Fitter report for DE0_NANO
Tue Apr 25 15:16:09 2017
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. I/O Assignment Warnings
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|altsyncram:memoryC0_uid62_sqrtTableGenerator_lutmem_dmem|altsyncram_0au3:auto_generated|ALTSYNCRAM
 30. |DE0_NANO|Nios_sopc:u0|Nios_sopc_mem_Nios_PI:mem_nios_pi|altsyncram:the_altsyncram|altsyncram_b132:auto_generated|ALTSYNCRAM
 31. |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|altsyncram:memoryC1_uid64_sqrtTableGenerator_lutmem_dmem|altsyncram_99u3:auto_generated|ALTSYNCRAM
 32. |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|altsyncram:memoryC2_uid66_sqrtTableGenerator_lutmem_dmem|altsyncram_b9u3:auto_generated|ALTSYNCRAM
 33. Fitter DSP Block Usage Summary
 34. DSP Block Details
 35. Routing Usage Summary
 36. LAB Logic Elements
 37. LAB-wide Signals
 38. LAB Signals Sourced
 39. LAB Signals Sourced Out
 40. LAB Distinct Inputs
 41. I/O Rules Summary
 42. I/O Rules Details
 43. I/O Rules Matrix
 44. Fitter Device Options
 45. Operating Settings and Conditions
 46. Estimated Delay Added for Hold Timing Summary
 47. Estimated Delay Added for Hold Timing Details
 48. Fitter Messages
 49. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Tue Apr 25 15:16:09 2017       ;
; Quartus Prime Version              ; 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Revision Name                      ; DE0_NANO                                    ;
; Top-level Entity Name              ; DE0_NANO                                    ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE22F17C6                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 10,217 / 22,320 ( 46 % )                    ;
;     Total combinational functions  ; 9,127 / 22,320 ( 41 % )                     ;
;     Dedicated logic registers      ; 4,646 / 22,320 ( 21 % )                     ;
; Total registers                    ; 4715                                        ;
; Total pins                         ; 148 / 154 ( 96 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 85,088 / 608,256 ( 14 % )                   ;
; Embedded Multiplier 9-bit elements ; 88 / 132 ( 67 % )                           ;
; Total PLLs                         ; 2 / 4 ( 50 % )                              ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.15        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.2%      ;
;     Processor 3            ;   4.8%      ;
;     Processor 4            ;   4.6%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                          ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                             ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|D_bht_data[0]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_bht_module:Nios_sopc_cpu_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated|q_b[0]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|D_bht_data[1]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_bht_module:Nios_sopc_cpu_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated|q_b[1]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[0]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[0]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[0]~_Duplicate_2                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[1]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[1]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[1]~_Duplicate_2                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[2]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[2]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[2]~_Duplicate_2                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[3]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[3]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[3]~_Duplicate_2                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[4]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[4]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[4]~_Duplicate_2                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[5]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[5]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[5]~_Duplicate_2                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[6]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[6]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[6]~_Duplicate_2                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[7]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[7]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[7]~_Duplicate_2                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[8]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[8]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[8]~_Duplicate_2                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[9]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[9]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[9]~_Duplicate_2                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[10]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[10]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[10]~_Duplicate_2                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[11]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[11]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[11]~_Duplicate_2                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[12]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[12]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[12]~_Duplicate_2                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[13]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[13]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[13]~_Duplicate_2                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[14]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[14]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[14]~_Duplicate_2                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[15]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[15]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[15]~_Duplicate_2                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[16]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[16]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[16]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[17]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[17]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[17]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[18]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[18]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[18]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[19]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[19]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[19]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[20]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[20]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[20]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[21]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[21]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[21]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[22]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[22]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[22]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[23]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[23]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[23]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[24]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[24]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[24]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[25]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[25]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[25]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[26]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[26]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[26]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[27]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[27]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[27]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[28]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[28]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[28]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[29]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[29]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[29]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[30]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[30]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[30]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[31]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[31]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_src1[31]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|alt_jtag_atlantic:Nios_sopc_jtag_uart_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|Nios_sopc_jtag_uart_scfifo_w:the_Nios_sopc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[0]                                                                                                                                         ; PORTBDATAOUT     ;                       ;
; Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|alt_jtag_atlantic:Nios_sopc_jtag_uart_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|Nios_sopc_jtag_uart_scfifo_w:the_Nios_sopc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[1]                                                                                                                                         ; PORTBDATAOUT     ;                       ;
; Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|alt_jtag_atlantic:Nios_sopc_jtag_uart_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|Nios_sopc_jtag_uart_scfifo_w:the_Nios_sopc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[2]                                                                                                                                         ; PORTBDATAOUT     ;                       ;
; Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|alt_jtag_atlantic:Nios_sopc_jtag_uart_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|Nios_sopc_jtag_uart_scfifo_w:the_Nios_sopc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[3]                                                                                                                                         ; PORTBDATAOUT     ;                       ;
; Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|alt_jtag_atlantic:Nios_sopc_jtag_uart_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|Nios_sopc_jtag_uart_scfifo_w:the_Nios_sopc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[4]                                                                                                                                         ; PORTBDATAOUT     ;                       ;
; Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|alt_jtag_atlantic:Nios_sopc_jtag_uart_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|Nios_sopc_jtag_uart_scfifo_w:the_Nios_sopc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[5]                                                                                                                                         ; PORTBDATAOUT     ;                       ;
; Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|alt_jtag_atlantic:Nios_sopc_jtag_uart_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|Nios_sopc_jtag_uart_scfifo_w:the_Nios_sopc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[6]                                                                                                                                         ; PORTBDATAOUT     ;                       ;
; Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|alt_jtag_atlantic:Nios_sopc_jtag_uart_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|Nios_sopc_jtag_uart_scfifo_w:the_Nios_sopc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[7]                                                                                                                                         ; PORTBDATAOUT     ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid81_pT1_uid69_sqrtPolynomialEvaluator_cma_a0[0][0]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult0|mult_v5t:auto_generated|mac_mult1                                                                                                           ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid81_pT1_uid69_sqrtPolynomialEvaluator_cma_a0[0][1]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult0|mult_v5t:auto_generated|mac_mult1                                                                                                           ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid81_pT1_uid69_sqrtPolynomialEvaluator_cma_a0[0][2]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult0|mult_v5t:auto_generated|mac_mult1                                                                                                           ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid81_pT1_uid69_sqrtPolynomialEvaluator_cma_a0[0][3]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult0|mult_v5t:auto_generated|mac_mult1                                                                                                           ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid81_pT1_uid69_sqrtPolynomialEvaluator_cma_a0[0][4]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult0|mult_v5t:auto_generated|mac_mult1                                                                                                           ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid81_pT1_uid69_sqrtPolynomialEvaluator_cma_a0[0][5]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult0|mult_v5t:auto_generated|mac_mult1                                                                                                           ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid81_pT1_uid69_sqrtPolynomialEvaluator_cma_a0[0][6]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult0|mult_v5t:auto_generated|mac_mult1                                                                                                           ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid81_pT1_uid69_sqrtPolynomialEvaluator_cma_a0[0][7]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult0|mult_v5t:auto_generated|mac_mult1                                                                                                           ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid81_pT1_uid69_sqrtPolynomialEvaluator_cma_a0[0][8]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult0|mult_v5t:auto_generated|mac_mult1                                                                                                           ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid81_pT1_uid69_sqrtPolynomialEvaluator_cma_a0[0][9]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult0|mult_v5t:auto_generated|mac_mult1                                                                                                           ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid81_pT1_uid69_sqrtPolynomialEvaluator_cma_a0[0][10]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult0|mult_v5t:auto_generated|mac_mult1                                                                                                           ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid81_pT1_uid69_sqrtPolynomialEvaluator_cma_a0[0][11]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult0|mult_v5t:auto_generated|mac_mult1                                                                                                           ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid81_pT1_uid69_sqrtPolynomialEvaluator_cma_c0[0][0]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult0|mult_v5t:auto_generated|mac_mult1                                                                                                           ; DATAB            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid81_pT1_uid69_sqrtPolynomialEvaluator_cma_c0[0][1]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult0|mult_v5t:auto_generated|mac_mult1                                                                                                           ; DATAB            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid81_pT1_uid69_sqrtPolynomialEvaluator_cma_c0[0][2]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult0|mult_v5t:auto_generated|mac_mult1                                                                                                           ; DATAB            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid81_pT1_uid69_sqrtPolynomialEvaluator_cma_c0[0][3]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult0|mult_v5t:auto_generated|mac_mult1                                                                                                           ; DATAB            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid81_pT1_uid69_sqrtPolynomialEvaluator_cma_c0[0][4]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult0|mult_v5t:auto_generated|mac_mult1                                                                                                           ; DATAB            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid81_pT1_uid69_sqrtPolynomialEvaluator_cma_c0[0][5]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult0|mult_v5t:auto_generated|mac_mult1                                                                                                           ; DATAB            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid81_pT1_uid69_sqrtPolynomialEvaluator_cma_c0[0][6]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult0|mult_v5t:auto_generated|mac_mult1                                                                                                           ; DATAB            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid81_pT1_uid69_sqrtPolynomialEvaluator_cma_c0[0][7]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult0|mult_v5t:auto_generated|mac_mult1                                                                                                           ; DATAB            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid81_pT1_uid69_sqrtPolynomialEvaluator_cma_c0[0][8]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult0|mult_v5t:auto_generated|mac_mult1                                                                                                           ; DATAB            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid81_pT1_uid69_sqrtPolynomialEvaluator_cma_c0[0][9]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult0|mult_v5t:auto_generated|mac_mult1                                                                                                           ; DATAB            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid81_pT1_uid69_sqrtPolynomialEvaluator_cma_c0[0][10]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult0|mult_v5t:auto_generated|mac_mult1                                                                                                           ; DATAB            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid81_pT1_uid69_sqrtPolynomialEvaluator_cma_c0[0][11]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult0|mult_v5t:auto_generated|mac_mult1                                                                                                           ; DATAB            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid81_pT1_uid69_sqrtPolynomialEvaluator_cma_s[0][11]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult0|mult_v5t:auto_generated|mac_out2                                                                                                            ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid81_pT1_uid69_sqrtPolynomialEvaluator_cma_s[0][12]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult0|mult_v5t:auto_generated|mac_out2                                                                                                            ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid81_pT1_uid69_sqrtPolynomialEvaluator_cma_s[0][13]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult0|mult_v5t:auto_generated|mac_out2                                                                                                            ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid81_pT1_uid69_sqrtPolynomialEvaluator_cma_s[0][14]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult0|mult_v5t:auto_generated|mac_out2                                                                                                            ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid81_pT1_uid69_sqrtPolynomialEvaluator_cma_s[0][15]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult0|mult_v5t:auto_generated|mac_out2                                                                                                            ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid81_pT1_uid69_sqrtPolynomialEvaluator_cma_s[0][16]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult0|mult_v5t:auto_generated|mac_out2                                                                                                            ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid81_pT1_uid69_sqrtPolynomialEvaluator_cma_s[0][17]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult0|mult_v5t:auto_generated|mac_out2                                                                                                            ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid81_pT1_uid69_sqrtPolynomialEvaluator_cma_s[0][18]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult0|mult_v5t:auto_generated|mac_out2                                                                                                            ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid81_pT1_uid69_sqrtPolynomialEvaluator_cma_s[0][19]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult0|mult_v5t:auto_generated|mac_out2                                                                                                            ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid81_pT1_uid69_sqrtPolynomialEvaluator_cma_s[0][20]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult0|mult_v5t:auto_generated|mac_out2                                                                                                            ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid81_pT1_uid69_sqrtPolynomialEvaluator_cma_s[0][21]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult0|mult_v5t:auto_generated|mac_out2                                                                                                            ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid81_pT1_uid69_sqrtPolynomialEvaluator_cma_s[0][22]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult0|mult_v5t:auto_generated|mac_out2                                                                                                            ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid81_pT1_uid69_sqrtPolynomialEvaluator_cma_s[0][23]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult0|mult_v5t:auto_generated|mac_out2                                                                                                            ; DATAOUT          ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][0]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult1                                                                                                           ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][0]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][0]~_Duplicate_1                                                                                   ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][0]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult3                                                                                                           ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][1]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult1                                                                                                           ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][1]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][1]~_Duplicate_1                                                                                   ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][1]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult3                                                                                                           ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][2]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult1                                                                                                           ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][2]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][2]~_Duplicate_1                                                                                   ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][2]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult3                                                                                                           ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][3]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult1                                                                                                           ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][3]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][3]~_Duplicate_1                                                                                   ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][3]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult3                                                                                                           ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][4]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult1                                                                                                           ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][4]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][4]~_Duplicate_1                                                                                   ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][4]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult3                                                                                                           ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][5]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult1                                                                                                           ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][5]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][5]~_Duplicate_1                                                                                   ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][5]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult3                                                                                                           ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][6]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult1                                                                                                           ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][6]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][6]~_Duplicate_1                                                                                   ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][6]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult3                                                                                                           ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][7]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult1                                                                                                           ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][7]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][7]~_Duplicate_1                                                                                   ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][7]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult3                                                                                                           ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][8]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult1                                                                                                           ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][8]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][8]~_Duplicate_1                                                                                   ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][8]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult3                                                                                                           ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][9]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult1                                                                                                           ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][9]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][9]~_Duplicate_1                                                                                   ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][9]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult3                                                                                                           ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][10]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult1                                                                                                           ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][10]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][10]~_Duplicate_1                                                                                  ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][10]~_Duplicate_1                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult3                                                                                                           ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][11]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult1                                                                                                           ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][11]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][11]~_Duplicate_1                                                                                  ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][11]~_Duplicate_1                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult3                                                                                                           ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][12]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult1                                                                                                           ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][12]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][12]~_Duplicate_1                                                                                  ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][12]~_Duplicate_1                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult3                                                                                                           ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][13]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult1                                                                                                           ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][13]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][13]~_Duplicate_1                                                                                  ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][13]~_Duplicate_1                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult3                                                                                                           ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][14]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult1                                                                                                           ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][14]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][14]~_Duplicate_1                                                                                  ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][14]~_Duplicate_1                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult3                                                                                                           ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][15]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult1                                                                                                           ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][15]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][15]~_Duplicate_1                                                                                  ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_a0[0][15]~_Duplicate_1                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult3                                                                                                           ; DATAA            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_c0[0][0]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult1                                                                                                           ; DATAB            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_c0[0][1]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult1                                                                                                           ; DATAB            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_c0[0][2]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult1                                                                                                           ; DATAB            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_c0[0][3]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult1                                                                                                           ; DATAB            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_c0[0][4]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult1                                                                                                           ; DATAB            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_c0[0][5]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult1                                                                                                           ; DATAB            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_c0[0][6]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult1                                                                                                           ; DATAB            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_c0[0][7]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult1                                                                                                           ; DATAB            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_c0[0][8]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult1                                                                                                           ; DATAB            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_c0[0][9]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult1                                                                                                           ; DATAB            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_c0[0][10]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult1                                                                                                           ; DATAB            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_c0[0][11]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult1                                                                                                           ; DATAB            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_c0[0][12]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult1                                                                                                           ; DATAB            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_c0[0][13]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult1                                                                                                           ; DATAB            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_c0[0][14]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult1                                                                                                           ; DATAB            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_c0[0][15]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult1                                                                                                           ; DATAB            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_c0[0][16]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult1                                                                                                           ; DATAB            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_c0[0][17]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult1                                                                                                           ; DATAB            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_c0[0][18]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult3                                                                                                           ; DATAB            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_c0[0][19]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult3                                                                                                           ; DATAB            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_c0[0][20]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult3                                                                                                           ; DATAB            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_c0[0][21]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult3                                                                                                           ; DATAB            ;                       ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|prodXY_uid84_pT2_uid75_sqrtPolynomialEvaluator_cma_c0[0][22]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult3                                                                                                           ; DATAB            ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_addr[0]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[0]~output                                                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_addr[1]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[1]~output                                                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_addr[2]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[2]~output                                                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_addr[3]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[3]~output                                                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_addr[4]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[4]~output                                                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_addr[5]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[5]~output                                                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_addr[6]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[6]~output                                                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_addr[7]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[7]~output                                                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_addr[8]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[8]~output                                                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_addr[9]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[9]~output                                                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_addr[10]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[10]~output                                                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_addr[11]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[11]~output                                                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_addr[12]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[12]~output                                                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_bank[0]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[0]~output                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_bank[1]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[1]~output                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_cmd[0]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_cmd[0]~_Duplicate_1                                                                                                                                                                                                                                                               ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_cmd[0]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_WE_N~output                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_cmd[0]                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_cmd[1]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_cmd[1]~_Duplicate_1                                                                                                                                                                                                                                                               ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_cmd[1]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CAS_N~output                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_cmd[1]                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_cmd[2]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_cmd[2]~_Duplicate_1                                                                                                                                                                                                                                                               ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_cmd[2]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_RAS_N~output                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_cmd[2]                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_cmd[3]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CS_N~output                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_cmd[3]                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_data[0]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_data[0]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_data[0]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_data[1]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_data[1]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_data[1]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_data[2]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_data[2]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_data[2]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_data[3]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_data[3]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_data[3]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_data[4]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_data[4]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_data[4]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_data[5]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_data[5]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_data[5]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_data[6]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_data[6]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_data[6]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_data[7]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_data[7]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_data[7]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_data[8]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_data[8]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_data[8]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_data[9]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_data[9]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_data[9]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_data[10]                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_data[10]~_Duplicate_1                                                                                                                                                                                                                                                             ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_data[10]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_data[11]                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_data[11]~_Duplicate_1                                                                                                                                                                                                                                                             ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_data[11]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_data[12]                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_data[12]~_Duplicate_1                                                                                                                                                                                                                                                             ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_data[12]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_data[13]                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_data[13]~_Duplicate_1                                                                                                                                                                                                                                                             ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_data[13]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_data[14]                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_data[14]~_Duplicate_1                                                                                                                                                                                                                                                             ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_data[14]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_data[15]                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_data[15]~_Duplicate_1                                                                                                                                                                                                                                                             ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_data[15]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_dqm[0]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[0]~output                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_dqm[1]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[1]~output                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                                                                                                                                            ; OE               ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe                                                                                                                                                                                                                                                                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_1                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_2                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_1                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                                                                                                                                            ; OE               ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_1                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_2                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_3                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_2                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                                                                                                                                            ; OE               ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_2                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_3                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_4                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_3                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                                                                                                                                            ; OE               ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_3                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_4                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_5                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_4                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                                                                                                                                            ; OE               ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_4                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_5                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_6                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_5                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                                                                                                                                            ; OE               ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_5                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_6                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_7                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_6                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                                                                                                                                            ; OE               ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_6                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_7                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_8                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_7                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                                                                                                                                            ; OE               ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_7                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_8                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_9                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_8                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                                                                                                                                            ; OE               ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_8                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_9                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_10                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_9                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                                                                                                                                            ; OE               ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_9                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_10                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_11                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_10                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                                                                                                                                           ; OE               ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_10                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_11                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_12                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_11                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                                                                                                                                           ; OE               ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_11                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_12                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_13                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_12                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                                                                                                                                           ; OE               ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_12                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_13                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_14                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_13                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                                                                                                                                           ; OE               ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_13                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_14                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_15                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_14                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                                                                                                                                           ; OE               ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_14                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_15                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                                                                                                                                           ; OE               ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_15                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|za_data[0]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[0]~input                                                                                                                                                                                                                                                                                                                             ; O                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|za_data[1]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[1]~input                                                                                                                                                                                                                                                                                                                             ; O                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|za_data[2]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[2]~input                                                                                                                                                                                                                                                                                                                             ; O                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|za_data[3]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[3]~input                                                                                                                                                                                                                                                                                                                             ; O                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|za_data[4]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[4]~input                                                                                                                                                                                                                                                                                                                             ; O                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|za_data[5]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[5]~input                                                                                                                                                                                                                                                                                                                             ; O                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|za_data[6]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[6]~input                                                                                                                                                                                                                                                                                                                             ; O                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|za_data[7]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[7]~input                                                                                                                                                                                                                                                                                                                             ; O                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|za_data[8]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[8]~input                                                                                                                                                                                                                                                                                                                             ; O                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|za_data[9]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[9]~input                                                                                                                                                                                                                                                                                                                             ; O                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|za_data[10]                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[10]~input                                                                                                                                                                                                                                                                                                                            ; O                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|za_data[11]                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[11]~input                                                                                                                                                                                                                                                                                                                            ; O                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|za_data[12]                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[12]~input                                                                                                                                                                                                                                                                                                                            ; O                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|za_data[13]                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[13]~input                                                                                                                                                                                                                                                                                                                            ; O                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|za_data[14]                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[14]~input                                                                                                                                                                                                                                                                                                                            ; O                ;                       ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|za_data[15]                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[15]~input                                                                                                                                                                                                                                                                                                                            ; O                ;                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                     ;
+-----------------------------+----------------------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity             ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+----------------------------+--------------+------------------+---------------+----------------------------+
; Fast Input Register         ; Nios_sopc_sdram_controller ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Nios_sopc_sdram_controller ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Nios_sopc_sdram_controller ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Nios_sopc_sdram_controller ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Nios_sopc_sdram_controller ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Nios_sopc_sdram_controller ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Nios_sopc_sdram_controller ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Nios_sopc_sdram_controller ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Nios_sopc_sdram_controller ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Nios_sopc_sdram_controller ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Nios_sopc_sdram_controller ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Nios_sopc_sdram_controller ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Nios_sopc_sdram_controller ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Nios_sopc_sdram_controller ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Nios_sopc_sdram_controller ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Nios_sopc_sdram_controller ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Nios_sopc_sdram_controller ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Nios_sopc_sdram_controller ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Nios_sopc_sdram_controller ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Nios_sopc_sdram_controller ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Nios_sopc_sdram_controller ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Nios_sopc_sdram_controller ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Nios_sopc_sdram_controller ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Nios_sopc_sdram_controller ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Nios_sopc_sdram_controller ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Nios_sopc_sdram_controller ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Nios_sopc_sdram_controller ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Nios_sopc_sdram_controller ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Nios_sopc_sdram_controller ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Nios_sopc_sdram_controller ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Nios_sopc_sdram_controller ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Nios_sopc_sdram_controller ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+----------------------------+--------------+------------------+---------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 14774 ) ; 0.00 % ( 0 / 14774 )       ; 0.00 % ( 0 / 14774 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 14774 ) ; 0.00 % ( 0 / 14774 )       ; 0.00 % ( 0 / 14774 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 14314 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; pzdyqx:nabboc                  ; 0.00 % ( 0 / 196 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 259 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 5 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 10,217 / 22,320 ( 46 % )   ;
;     -- Combinational with no register       ; 5571                       ;
;     -- Register only                        ; 1090                       ;
;     -- Combinational with a register        ; 3556                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 3938                       ;
;     -- 3 input functions                    ; 3255                       ;
;     -- <=2 input functions                  ; 1934                       ;
;     -- Register only                        ; 1090                       ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 6745                       ;
;     -- arithmetic mode                      ; 2382                       ;
;                                             ;                            ;
; Total registers*                            ; 4,715 / 23,018 ( 20 % )    ;
;     -- Dedicated logic registers            ; 4,646 / 22,320 ( 21 % )    ;
;     -- I/O registers                        ; 69 / 698 ( 10 % )          ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 790 / 1,395 ( 57 % )       ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 148 / 154 ( 96 % )         ;
;     -- Clock pins                           ; 7 / 7 ( 100 % )            ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )             ;
;                                             ;                            ;
; M9Ks                                        ; 21 / 66 ( 32 % )           ;
; Total block memory bits                     ; 85,088 / 608,256 ( 14 % )  ;
; Total block memory implementation bits      ; 193,536 / 608,256 ( 32 % ) ;
; Embedded Multiplier 9-bit elements          ; 88 / 132 ( 67 % )          ;
; PLLs                                        ; 2 / 4 ( 50 % )             ;
; Global signals                              ; 9                          ;
;     -- Global clocks                        ; 9 / 20 ( 45 % )            ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 16.3% / 16.1% / 16.7%      ;
; Peak interconnect usage (total/H/V)         ; 43.9% / 43.1% / 44.9%      ;
; Maximum fan-out                             ; 4438                       ;
; Highest non-global fan-out                  ; 957                        ;
; Total fan-out                               ; 48523                      ;
; Average fan-out                             ; 3.21                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                           ;
+----------------------------------------------+-----------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                    ; Top                   ; pzdyqx:nabboc         ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+----------------------------------------------+-----------------------+-----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                   ; Low                   ; Low                   ; Low                            ;
;                                              ;                       ;                       ;                       ;                                ;
; Total logic elements                         ; 9908 / 22320 ( 44 % ) ; 129 / 22320 ( < 1 % ) ; 180 / 22320 ( < 1 % ) ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register        ; 5425                  ; 57                    ; 89                    ; 0                              ;
;     -- Register only                         ; 1071                  ; 7                     ; 12                    ; 0                              ;
;     -- Combinational with a register         ; 3412                  ; 65                    ; 79                    ; 0                              ;
;                                              ;                       ;                       ;                       ;                                ;
; Logic element usage by number of LUT inputs  ;                       ;                       ;                       ;                                ;
;     -- 4 input functions                     ; 3804                  ; 54                    ; 80                    ; 0                              ;
;     -- 3 input functions                     ; 3189                  ; 22                    ; 44                    ; 0                              ;
;     -- <=2 input functions                   ; 1844                  ; 46                    ; 44                    ; 0                              ;
;     -- Register only                         ; 1071                  ; 7                     ; 12                    ; 0                              ;
;                                              ;                       ;                       ;                       ;                                ;
; Logic elements by mode                       ;                       ;                       ;                       ;                                ;
;     -- normal mode                           ; 6468                  ; 118                   ; 159                   ; 0                              ;
;     -- arithmetic mode                       ; 2369                  ; 4                     ; 9                     ; 0                              ;
;                                              ;                       ;                       ;                       ;                                ;
; Total registers                              ; 4552                  ; 72                    ; 91                    ; 0                              ;
;     -- Dedicated logic registers             ; 4483 / 22320 ( 20 % ) ; 72 / 22320 ( < 1 % )  ; 91 / 22320 ( < 1 % )  ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                         ; 138                   ; 0                     ; 0                     ; 0                              ;
;                                              ;                       ;                       ;                       ;                                ;
; Total LABs:  partially or completely used    ; 762 / 1395 ( 55 % )   ; 13 / 1395 ( < 1 % )   ; 16 / 1395 ( 1 % )     ; 0 / 1395 ( 0 % )               ;
;                                              ;                       ;                       ;                       ;                                ;
; Virtual pins                                 ; 0                     ; 0                     ; 0                     ; 0                              ;
; I/O pins                                     ; 148                   ; 0                     ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 88 / 132 ( 67 % )     ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ;
; Total memory bits                            ; 85088                 ; 0                     ; 0                     ; 0                              ;
; Total RAM block bits                         ; 193536                ; 0                     ; 0                     ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 2 / 4 ( 50 % )                 ;
; M9K                                          ; 21 / 66 ( 31 % )      ; 0 / 66 ( 0 % )        ; 0 / 66 ( 0 % )        ; 0 / 66 ( 0 % )                 ;
; Clock control block                          ; 5 / 24 ( 20 % )       ; 2 / 24 ( 8 % )        ; 0 / 24 ( 0 % )        ; 3 / 24 ( 12 % )                ;
; Double Data Rate I/O output circuitry        ; 37 / 220 ( 16 % )     ; 0 / 220 ( 0 % )       ; 0 / 220 ( 0 % )       ; 0 / 220 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 16 / 220 ( 7 % )      ; 0 / 220 ( 0 % )       ; 0 / 220 ( 0 % )       ; 0 / 220 ( 0 % )                ;
;                                              ;                       ;                       ;                       ;                                ;
; Connections                                  ;                       ;                       ;                       ;                                ;
;     -- Input Connections                     ; 408                   ; 73                    ; 140                   ; 2                              ;
;     -- Registered Input Connections          ; 202                   ; 30                    ; 101                   ; 0                              ;
;     -- Output Connections                    ; 328                   ; 5                     ; 216                   ; 74                             ;
;     -- Registered Output Connections         ; 6                     ; 3                     ; 216                   ; 0                              ;
;                                              ;                       ;                       ;                       ;                                ;
; Internal Connections                         ;                       ;                       ;                       ;                                ;
;     -- Total Connections                     ; 49357                 ; 571                   ; 1062                  ; 81                             ;
;     -- Registered Connections                ; 15844                 ; 294                   ; 752                   ; 0                              ;
;                                              ;                       ;                       ;                       ;                                ;
; External Connections                         ;                       ;                       ;                       ;                                ;
;     -- Top                                   ; 322                   ; 31                    ; 307                   ; 76                             ;
;     -- pzdyqx:nabboc                         ; 31                    ; 0                     ; 47                    ; 0                              ;
;     -- sld_hub:auto_hub                      ; 307                   ; 47                    ; 2                     ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 76                    ; 0                     ; 0                     ; 0                              ;
;                                              ;                       ;                       ;                       ;                                ;
; Partition Interface                          ;                       ;                       ;                       ;                                ;
;     -- Input Ports                           ; 68                    ; 11                    ; 87                    ; 2                              ;
;     -- Output Ports                          ; 74                    ; 4                     ; 104                   ; 3                              ;
;     -- Bidir Ports                           ; 65                    ; 0                     ; 0                     ; 0                              ;
;                                              ;                       ;                       ;                       ;                                ;
; Registered Ports                             ;                       ;                       ;                       ;                                ;
;     -- Registered Input Ports                ; 0                     ; 3                     ; 3                     ; 0                              ;
;     -- Registered Output Ports               ; 0                     ; 3                     ; 60                    ; 0                              ;
;                                              ;                       ;                       ;                       ;                                ;
; Port Connectivity                            ;                       ;                       ;                       ;                                ;
;     -- Input Ports driven by GND             ; 0                     ; 0                     ; 3                     ; 0                              ;
;     -- Output Ports driven by GND            ; 0                     ; 0                     ; 29                    ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                     ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                     ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Source            ; 0                     ; 0                     ; 68                    ; 0                              ;
;     -- Output Ports with no Source           ; 0                     ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                     ; 2                     ; 73                    ; 1                              ;
;     -- Output Ports with no Fanout           ; 0                     ; 0                     ; 73                    ; 0                              ;
+----------------------------------------------+-----------------------+-----------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                       ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; ADC_SDAT        ; A9    ; 7        ; 25           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; CLOCK_50        ; R8    ; 3        ; 27           ; 0            ; 21           ; 4440                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; EPCS_DATA0      ; H2    ; 1        ; 0            ; 22           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; GPIO_0_IN[0]    ; A8    ; 8        ; 25           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; GPIO_0_IN[1]    ; B8    ; 8        ; 25           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; GPIO_2_IN[0]    ; E15   ; 6        ; 53           ; 17           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; GPIO_2_IN[1]    ; E16   ; 6        ; 53           ; 17           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; GPIO_2_IN[2]    ; M16   ; 5        ; 53           ; 17           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; G_SENSOR_INT    ; M2    ; 2        ; 0            ; 16           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; KEY[0]          ; J15   ; 5        ; 53           ; 14           ; 0            ; 30                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; KEY[1]          ; E1    ; 1        ; 0            ; 16           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; MTL_TOUCH_INT_n ; J13   ; 5        ; 53           ; 16           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[0]           ; M1    ; 2        ; 0            ; 16           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[1]           ; T8    ; 3        ; 27           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[2]           ; B9    ; 7        ; 25           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[3]           ; M15   ; 5        ; 53           ; 17           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; ADC_CS_N          ; A10   ; 7        ; 34           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_SADDR         ; B10   ; 7        ; 34           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_SCLK          ; B14   ; 7        ; 45           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[0]      ; P2    ; 2        ; 0            ; 4            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10]     ; N2    ; 2        ; 0            ; 8            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11]     ; N1    ; 2        ; 0            ; 7            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12]     ; L4    ; 2        ; 0            ; 6            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]      ; N5    ; 3        ; 5            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]      ; N6    ; 3        ; 5            ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]      ; M8    ; 3        ; 20           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]      ; P8    ; 3        ; 25           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]      ; T7    ; 3        ; 18           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]      ; N8    ; 3        ; 20           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]      ; T6    ; 3        ; 14           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]      ; R1    ; 2        ; 0            ; 5            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]      ; P1    ; 2        ; 0            ; 4            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[0]        ; M7    ; 3        ; 11           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[1]        ; M6    ; 3        ; 7            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS_N        ; L1    ; 2        ; 0            ; 11           ; 7            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE          ; L7    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK          ; R4    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS_N         ; P6    ; 3        ; 11           ; 0            ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[0]       ; R6    ; 3        ; 14           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[1]       ; T5    ; 3        ; 14           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS_N        ; L2    ; 2        ; 0            ; 11           ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE_N         ; C2    ; 1        ; 0            ; 27           ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EPCS_ASDO         ; C1    ; 1        ; 0            ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EPCS_DCLK         ; H1    ; 1        ; 0            ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EPCS_NCSO         ; D2    ; 1        ; 0            ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; G_SENSOR_CS_N     ; G5    ; 1        ; 0            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; I2C_SCLK          ; F2    ; 1        ; 0            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[0]            ; A15   ; 7        ; 38           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[1]            ; A13   ; 7        ; 49           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[2]            ; B13   ; 7        ; 49           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[3]            ; A11   ; 7        ; 40           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[4]            ; D1    ; 1        ; 0            ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[5]            ; F3    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[6]            ; B1    ; 1        ; 0            ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[7]            ; L3    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_B[0]          ; R16   ; 5        ; 53           ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_B[1]          ; P15   ; 5        ; 53           ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_B[2]          ; P16   ; 5        ; 53           ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_B[3]          ; R14   ; 4        ; 49           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_B[4]          ; N16   ; 5        ; 53           ; 9            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_B[5]          ; N15   ; 5        ; 53           ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_B[6]          ; P14   ; 4        ; 49           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_B[7]          ; L14   ; 5        ; 53           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_DCLK          ; F13   ; 6        ; 53           ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_G[0]          ; R11   ; 4        ; 34           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_G[1]          ; P11   ; 4        ; 38           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_G[2]          ; R10   ; 4        ; 34           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_G[3]          ; N12   ; 4        ; 47           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_G[4]          ; P9    ; 4        ; 38           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_G[5]          ; L16   ; 5        ; 53           ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_G[6]          ; K16   ; 5        ; 53           ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_G[7]          ; L15   ; 5        ; 53           ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_HSD           ; M10   ; 4        ; 43           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_R[0]          ; T15   ; 4        ; 45           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_R[1]          ; T14   ; 4        ; 45           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_R[2]          ; T13   ; 4        ; 40           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_R[3]          ; R13   ; 4        ; 40           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_R[4]          ; T12   ; 4        ; 36           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_R[5]          ; R12   ; 4        ; 36           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_R[6]          ; T11   ; 4        ; 36           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_R[7]          ; T10   ; 4        ; 34           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_TOUCH_I2C_SCL ; J16   ; 5        ; 53           ; 14           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_VSD           ; L13   ; 5        ; 53           ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                                                                                                                                                        ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DRAM_DQ[0]        ; G2    ; 1        ; 0            ; 23           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe                                                                                                                                                                ;
; DRAM_DQ[10]       ; T3    ; 3        ; 1            ; 0            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_10                                                                                                                                                  ;
; DRAM_DQ[11]       ; R3    ; 3        ; 1            ; 0            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_11                                                                                                                                                  ;
; DRAM_DQ[12]       ; R5    ; 3        ; 14           ; 0            ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_12                                                                                                                                                  ;
; DRAM_DQ[13]       ; P3    ; 3        ; 1            ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_13                                                                                                                                                  ;
; DRAM_DQ[14]       ; N3    ; 3        ; 1            ; 0            ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_14                                                                                                                                                  ;
; DRAM_DQ[15]       ; K1    ; 2        ; 0            ; 12           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_15                                                                                                                                                  ;
; DRAM_DQ[1]        ; G1    ; 1        ; 0            ; 23           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_1                                                                                                                                                   ;
; DRAM_DQ[2]        ; L8    ; 3        ; 18           ; 0            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_2                                                                                                                                                   ;
; DRAM_DQ[3]        ; K5    ; 2        ; 0            ; 7            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_3                                                                                                                                                   ;
; DRAM_DQ[4]        ; K2    ; 2        ; 0            ; 12           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_4                                                                                                                                                   ;
; DRAM_DQ[5]        ; J2    ; 2        ; 0            ; 15           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_5                                                                                                                                                   ;
; DRAM_DQ[6]        ; J1    ; 2        ; 0            ; 15           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_6                                                                                                                                                   ;
; DRAM_DQ[7]        ; R7    ; 3        ; 16           ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_7                                                                                                                                                   ;
; DRAM_DQ[8]        ; T4    ; 3        ; 5            ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_8                                                                                                                                                   ;
; DRAM_DQ[9]        ; T2    ; 3        ; 3            ; 0            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_9                                                                                                                                                   ;
; GPIO_0[0]         ; D3    ; 8        ; 1            ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                          ;
; GPIO_0[10]        ; B6    ; 8        ; 16           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                          ;
; GPIO_0[11]        ; A6    ; 8        ; 16           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                          ;
; GPIO_0[12]        ; B7    ; 8        ; 18           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                          ;
; GPIO_0[13]        ; D6    ; 8        ; 9            ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; GPIO_0[9]~input                                                                                                                                                                                                            ;
; GPIO_0[14]        ; A7    ; 8        ; 20           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                          ;
; GPIO_0[15]        ; C6    ; 8        ; 18           ; 34           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                          ;
; GPIO_0[16]        ; C8    ; 8        ; 23           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                          ;
; GPIO_0[17]        ; E6    ; 8        ; 14           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                          ;
; GPIO_0[18]        ; E7    ; 8        ; 16           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                          ;
; GPIO_0[19]        ; D8    ; 8        ; 23           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                          ;
; GPIO_0[1]         ; C3    ; 8        ; 1            ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                          ;
; GPIO_0[20]        ; E8    ; 8        ; 20           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                          ;
; GPIO_0[21]        ; F8    ; 8        ; 20           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                          ;
; GPIO_0[22]        ; F9    ; 7        ; 34           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                          ;
; GPIO_0[23]        ; E9    ; 7        ; 29           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                          ;
; GPIO_0[24]        ; C9    ; 7        ; 31           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                          ;
; GPIO_0[25]        ; D9    ; 7        ; 31           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                          ;
; GPIO_0[26]        ; E11   ; 7        ; 45           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                          ;
; GPIO_0[27]        ; E10   ; 7        ; 45           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                          ;
; GPIO_0[28]        ; C11   ; 7        ; 38           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                          ;
; GPIO_0[29]        ; B11   ; 7        ; 40           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                          ;
; GPIO_0[2]         ; A2    ; 8        ; 7            ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                          ;
; GPIO_0[30]        ; A12   ; 7        ; 43           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                          ;
; GPIO_0[31]        ; D11   ; 7        ; 51           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                          ;
; GPIO_0[32]        ; D12   ; 7        ; 51           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                          ;
; GPIO_0[33]        ; B12   ; 7        ; 43           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                          ;
; GPIO_0[3]         ; A3    ; 8        ; 7            ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                          ;
; GPIO_0[4]         ; B3    ; 8        ; 3            ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                          ;
; GPIO_0[5]         ; B4    ; 8        ; 7            ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                          ;
; GPIO_0[6]         ; A4    ; 8        ; 9            ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                          ;
; GPIO_0[7]         ; B5    ; 8        ; 11           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                          ;
; GPIO_0[8]         ; A5    ; 8        ; 14           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                          ;
; GPIO_0[9]         ; D5    ; 8        ; 5            ; 34           ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                          ;
; GPIO_2[0]         ; A14   ; 7        ; 47           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                          ;
; GPIO_2[10]        ; F14   ; 6        ; 53           ; 24           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                          ;
; GPIO_2[11]        ; G16   ; 6        ; 53           ; 20           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                          ;
; GPIO_2[12]        ; G15   ; 6        ; 53           ; 20           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                          ;
; GPIO_2[1]         ; B16   ; 6        ; 53           ; 22           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                          ;
; GPIO_2[2]         ; C14   ; 7        ; 51           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                          ;
; GPIO_2[3]         ; C16   ; 6        ; 53           ; 30           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                          ;
; GPIO_2[4]         ; C15   ; 6        ; 53           ; 30           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                          ;
; GPIO_2[5]         ; D16   ; 6        ; 53           ; 25           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                          ;
; GPIO_2[6]         ; D15   ; 6        ; 53           ; 26           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                          ;
; GPIO_2[7]         ; D14   ; 7        ; 51           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                          ;
; GPIO_2[8]         ; F15   ; 6        ; 53           ; 22           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                          ;
; GPIO_2[9]         ; F16   ; 6        ; 53           ; 21           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                          ;
; I2C_SDAT          ; F1    ; 1        ; 0            ; 23           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Nios_sopc:u0|Nios_sopc_accelerometer_spi_0:accelerometer_spi_0|altera_up_accelerometer_spi_serial_bus_controller:Serial_Bus_Controller|serial_data~2 (inverted)                                                            ;
; MTL_TOUCH_I2C_SDA ; K15   ; 5        ; 53           ; 13           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                ;
+----------+------------------------------------------+------------------------+---------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As            ; User Signal Name    ; Pin Type                  ;
+----------+------------------------------------------+------------------------+---------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO                  ; Use as regular IO      ; EPCS_ASDO           ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO              ; Use as regular IO      ; EPCS_NCSO           ; Dual Purpose Pin          ;
; F4       ; nSTATUS                                  ; -                      ; -                   ; Dedicated Programming Pin ;
; H1       ; DCLK                                     ; Use as regular IO      ; EPCS_DCLK           ; Dual Purpose Pin          ;
; H2       ; DATA0                                    ; Use as regular IO      ; EPCS_DATA0          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                  ; -                      ; -                   ; Dedicated Programming Pin ;
; H4       ; TDI                                      ; -                      ; altera_reserved_tdi ; JTAG Pin                  ;
; H3       ; TCK                                      ; -                      ; altera_reserved_tck ; JTAG Pin                  ;
; J5       ; TMS                                      ; -                      ; altera_reserved_tms ; JTAG Pin                  ;
; J4       ; TDO                                      ; -                      ; altera_reserved_tdo ; JTAG Pin                  ;
; J3       ; nCE                                      ; -                      ; -                   ; Dedicated Programming Pin ;
; J16      ; DIFFIO_R9n, DEV_OE                       ; Use as regular IO      ; MTL_TOUCH_I2C_SCL   ; Dual Purpose Pin          ;
; J15      ; DIFFIO_R9p, DEV_CLRn                     ; Use as regular IO      ; KEY[0]              ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                                ; -                      ; -                   ; Dedicated Programming Pin ;
; H13      ; MSEL0                                    ; -                      ; -                   ; Dedicated Programming Pin ;
; H12      ; MSEL1                                    ; -                      ; -                   ; Dedicated Programming Pin ;
; G12      ; MSEL2                                    ; -                      ; -                   ; Dedicated Programming Pin ;
; G12      ; MSEL3                                    ; -                      ; -                   ; Dedicated Programming Pin ;
; G16      ; DIFFIO_R5n, INIT_DONE                    ; Use as regular IO      ; GPIO_2[11]          ; Dual Purpose Pin          ;
; G15      ; DIFFIO_R5p, CRC_ERROR                    ; Use as regular IO      ; GPIO_2[12]          ; Dual Purpose Pin          ;
; F16      ; DIFFIO_R4n, nCEO                         ; Use as programming pin ; GPIO_2[9]           ; Dual Purpose Pin          ;
; F15      ; DIFFIO_R4p, CLKUSR                       ; Use as regular IO      ; GPIO_2[8]           ; Dual Purpose Pin          ;
; D16      ;                                          ; Use as regular IO      ; GPIO_2[5]           ; Dual Purpose Pin          ;
; D15      ; PADD23                                   ; Use as regular IO      ; GPIO_2[6]           ; Dual Purpose Pin          ;
; C16      ; DIFFIO_R1n, PADD20, DQS2R/CQ3R,CDPCLK5   ; Use as regular IO      ; GPIO_2[3]           ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T20p, PADD0                       ; Use as regular IO      ; GPIO_0[29]          ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T19n, PADD1                       ; Use as regular IO      ; LED[0]              ; Dual Purpose Pin          ;
; F9       ; DIFFIO_T17p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO      ; GPIO_0[22]          ; Dual Purpose Pin          ;
; A10      ; DIFFIO_T16n, PADD5                       ; Use as regular IO      ; ADC_CS_N            ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T16p, PADD6                       ; Use as regular IO      ; ADC_SADDR           ; Dual Purpose Pin          ;
; C9       ; DIFFIO_T15n, PADD7                       ; Use as regular IO      ; GPIO_0[24]          ; Dual Purpose Pin          ;
; D9       ; DIFFIO_T15p, PADD8                       ; Use as regular IO      ; GPIO_0[25]          ; Dual Purpose Pin          ;
; E9       ; DIFFIO_T13p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO      ; GPIO_0[23]          ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T11p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO      ; GPIO_0[16]          ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T10n, DATA2                       ; Use as regular IO      ; GPIO_0[20]          ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T10p, DATA3                       ; Use as regular IO      ; GPIO_0[21]          ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T9n, PADD18                       ; Use as regular IO      ; GPIO_0[14]          ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T9p, DATA4                        ; Use as regular IO      ; GPIO_0[12]          ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T7n, DATA14, DQS3T/CQ3T#,DPCLK11  ; Use as regular IO      ; GPIO_0[11]          ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T7p, DATA13                       ; Use as regular IO      ; GPIO_0[10]          ; Dual Purpose Pin          ;
; E7       ; DATA5                                    ; Use as regular IO      ; GPIO_0[18]          ; Dual Purpose Pin          ;
; E6       ; DIFFIO_T6p, DATA6                        ; Use as regular IO      ; GPIO_0[17]          ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T5n, DATA7                        ; Use as regular IO      ; GPIO_0[8]           ; Dual Purpose Pin          ;
; B5       ; DIFFIO_T5p, DATA8                        ; Use as regular IO      ; GPIO_0[7]           ; Dual Purpose Pin          ;
; D6       ; DIFFIO_T4n, DATA9                        ; Use as regular IO      ; GPIO_0[13]          ; Dual Purpose Pin          ;
; A4       ; DIFFIO_T3n, DATA10                       ; Use as regular IO      ; GPIO_0[6]           ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T3p, DATA11                       ; Use as regular IO      ; GPIO_0[5]           ; Dual Purpose Pin          ;
; B3       ; DATA12, DQS1T/CQ1T#,CDPCLK7              ; Use as regular IO      ; GPIO_0[4]           ; Dual Purpose Pin          ;
+----------+------------------------------------------+------------------------+---------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 14 / 14 ( 100 % ) ; 3.3V          ; --           ;
; 2        ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ;
; 3        ; 25 / 25 ( 100 % ) ; 3.3V          ; --           ;
; 4        ; 16 / 20 ( 80 % )  ; 3.3V          ; --           ;
; 5        ; 16 / 18 ( 89 % )  ; 3.3V          ; --           ;
; 6        ; 13 / 13 ( 100 % ) ; 3.3V          ; --           ;
; 7        ; 24 / 24 ( 100 % ) ; 3.3V          ; --           ;
; 8        ; 24 / 24 ( 100 % ) ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                              ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; GPIO_0[2]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 239        ; 8        ; GPIO_0[3]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 236        ; 8        ; GPIO_0[6]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 232        ; 8        ; GPIO_0[8]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 225        ; 8        ; GPIO_0[11]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 220        ; 8        ; GPIO_0[14]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 211        ; 8        ; GPIO_0_IN[0]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 209        ; 7        ; ADC_SDAT                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 198        ; 7        ; ADC_CS_N                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 188        ; 7        ; LED[3]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 186        ; 7        ; GPIO_0[30]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 179        ; 7        ; LED[1]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 181        ; 7        ; GPIO_2[0]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 191        ; 7        ; LED[0]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; LED[6]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; GPIO_0[4]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 237        ; 8        ; GPIO_0[5]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 233        ; 8        ; GPIO_0[7]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 226        ; 8        ; GPIO_0[10]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 221        ; 8        ; GPIO_0[12]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 212        ; 8        ; GPIO_0_IN[1]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 210        ; 7        ; SW[2]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 199        ; 7        ; ADC_SADDR                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 189        ; 7        ; GPIO_0[29]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 187        ; 7        ; GPIO_0[33]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 180        ; 7        ; LED[2]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 182        ; 7        ; ADC_SCLK                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; GPIO_2[1]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 7          ; 1        ; EPCS_ASDO                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; C2       ; 6          ; 1        ; DRAM_WE_N                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 245        ; 8        ; GPIO_0[1]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; GPIO_0[15]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; GPIO_0[16]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 200        ; 7        ; GPIO_0[24]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; GPIO_0[28]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; GPIO_2[2]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 174        ; 6        ; GPIO_2[4]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C16      ; 173        ; 6        ; GPIO_2[3]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 10         ; 1        ; LED[4]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 9          ; 1        ; EPCS_NCSO                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; D3       ; 246        ; 8        ; GPIO_0[0]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D4       ;            ;          ; VCCD_PLL3                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; GPIO_0[9]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 234        ; 8        ; GPIO_0[13]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; GPIO_0[19]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 201        ; 7        ; GPIO_0[25]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; GPIO_0[31]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 178        ; 7        ; GPIO_0[32]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ;            ;          ; VCCD_PLL2                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; GPIO_2[7]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 170        ; 6        ; GPIO_2[6]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D16      ; 169        ; 6        ; GPIO_2[5]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 26         ; 1        ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; GPIO_0[17]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 227        ; 8        ; GPIO_0[18]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 218        ; 8        ; GPIO_0[20]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 205        ; 7        ; GPIO_0[23]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 184        ; 7        ; GPIO_0[27]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 183        ; 7        ; GPIO_0[26]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ;            ;          ; GNDA2                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GPIO_2_IN[0]                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E16      ; 150        ; 6        ; GPIO_2_IN[1]                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 14         ; 1        ; I2C_SDAT                        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 13         ; 1        ; I2C_SCLK                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 8          ; 1        ; LED[5]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 11         ; 1        ; ^nSTATUS                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; GPIO_0[21]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ; 197        ; 7        ; GPIO_0[22]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; MTL_DCLK                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F14      ; 167        ; 6        ; GPIO_2[10]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F15      ; 163        ; 6        ; GPIO_2[8]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F16      ; 162        ; 6        ; GPIO_2[9]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 16         ; 1        ; DRAM_DQ[1]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 15         ; 1        ; DRAM_DQ[0]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; G_SENSOR_CS_N                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; GPIO_2[12]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G16      ; 159        ; 6        ; GPIO_2[11]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 17         ; 1        ; EPCS_DCLK                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; H2       ; 18         ; 1        ; EPCS_DATA0                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; H3       ; 21         ; 1        ; altera_reserved_tck             ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; H4       ; 20         ; 1        ; altera_reserved_tdi             ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; H5       ; 19         ; 1        ; ^nCONFIG                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; DRAM_DQ[6]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 29         ; 2        ; DRAM_DQ[5]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 24         ; 1        ; ^nCE                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; altera_reserved_tdo             ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; J5       ; 22         ; 1        ; altera_reserved_tms             ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; J6       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; MTL_TOUCH_INT_n                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J14      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 143        ; 5        ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 142        ; 5        ; MTL_TOUCH_I2C_SCL               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 37         ; 2        ; DRAM_DQ[15]                     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 36         ; 2        ; DRAM_DQ[4]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; DRAM_DQ[3]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; MTL_TOUCH_I2C_SDA               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K16      ; 140        ; 5        ; MTL_G[6]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 39         ; 2        ; DRAM_CAS_N                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 38         ; 2        ; DRAM_RAS_N                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 40         ; 2        ; LED[7]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 46         ; 2        ; DRAM_ADDR[12]                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ; --       ; VCCA1                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; DRAM_CKE                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L8       ; 79         ; 3        ; DRAM_DQ[2]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; MTL_VSD                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L14      ; 134        ; 5        ; MTL_B[7]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 138        ; 5        ; MTL_G[7]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L16      ; 137        ; 5        ; MTL_G[5]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 28         ; 2        ; SW[0]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 27         ; 2        ; G_SENSOR_INT                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; DRAM_BA[1]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M7       ; 68         ; 3        ; DRAM_BA[0]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M8       ; 81         ; 3        ; DRAM_ADDR[3]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; MTL_HSD                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; SW[3]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M16      ; 148        ; 5        ; GPIO_2_IN[2]                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 44         ; 2        ; DRAM_ADDR[11]                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 43         ; 2        ; DRAM_ADDR[10]                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 52         ; 3        ; DRAM_DQ[14]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; DRAM_ADDR[1]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N6       ; 63         ; 3        ; DRAM_ADDR[2]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; DRAM_ADDR[6]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N9       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 117        ; 4        ; MTL_G[3]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N13      ;            ;          ; VCCD_PLL4                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 133        ; 5        ; MTL_B[5]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ; 132        ; 5        ; MTL_B[4]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 51         ; 2        ; DRAM_ADDR[9]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 50         ; 2        ; DRAM_ADDR[0]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 53         ; 3        ; DRAM_DQ[13]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; DRAM_CS_N                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P7       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; DRAM_ADDR[4]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P9       ; 105        ; 4        ; MTL_G[4]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; MTL_G[1]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; MTL_B[6]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P15      ; 127        ; 5        ; MTL_B[1]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ; 128        ; 5        ; MTL_B[2]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 49         ; 2        ; DRAM_ADDR[8]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; DRAM_DQ[11]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R4       ; 60         ; 3        ; DRAM_CLK                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R5       ; 71         ; 3        ; DRAM_DQ[12]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R6       ; 73         ; 3        ; DRAM_DQM[0]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R7       ; 76         ; 3        ; DRAM_DQ[7]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R8       ; 86         ; 3        ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; MTL_G[2]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 98         ; 4        ; MTL_G[0]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 100        ; 4        ; MTL_R[5]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 107        ; 4        ; MTL_R[3]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 120        ; 4        ; MTL_B[3]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; MTL_B[0]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; DRAM_DQ[9]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T3       ; 55         ; 3        ; DRAM_DQ[10]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T4       ; 61         ; 3        ; DRAM_DQ[8]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T5       ; 72         ; 3        ; DRAM_DQM[1]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T6       ; 74         ; 3        ; DRAM_ADDR[7]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T7       ; 77         ; 3        ; DRAM_ADDR[5]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 87         ; 3        ; SW[1]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 89         ; 4        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; MTL_R[7]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 99         ; 4        ; MTL_R[6]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 101        ; 4        ; MTL_R[4]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ; 108        ; 4        ; MTL_R[2]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 115        ; 4        ; MTL_R[1]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ; 116        ; 4        ; MTL_R[0]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                                                                  ;
+-------------------------------+---------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+
; Name                          ; sdram_pll:sdram_pll_inst|altpll:altpll_component|sdram_pll_altpll:auto_generated|pll1 ; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+
; SDC pin name                  ; sdram_pll_inst|altpll_component|auto_generated|pll1                                   ; u0|mtl_ip|controller|MTL_PLL_inst|altpll_component|auto_generated|pll1                                                               ;
; PLL mode                      ; Normal                                                                                ; Normal                                                                                                                               ;
; Compensate clock              ; clock0                                                                                ; clock0                                                                                                                               ;
; Compensated input/output pins ; --                                                                                    ; --                                                                                                                                   ;
; Switchover type               ; --                                                                                    ; --                                                                                                                                   ;
; Input frequency 0             ; 50.0 MHz                                                                              ; 50.0 MHz                                                                                                                             ;
; Input frequency 1             ; --                                                                                    ; --                                                                                                                                   ;
; Nominal PFD frequency         ; 50.0 MHz                                                                              ; 5.0 MHz                                                                                                                              ;
; Nominal VCO frequency         ; 650.0 MHz                                                                             ; 495.0 MHz                                                                                                                            ;
; VCO post scale K counter      ; 2                                                                                     ; 2                                                                                                                                    ;
; VCO frequency control         ; Auto                                                                                  ; Auto                                                                                                                                 ;
; VCO phase shift step          ; 192 ps                                                                                ; 252 ps                                                                                                                               ;
; VCO multiply                  ; --                                                                                    ; --                                                                                                                                   ;
; VCO divide                    ; --                                                                                    ; --                                                                                                                                   ;
; Freq min lock                 ; 23.08 MHz                                                                             ; 50.0 MHz                                                                                                                             ;
; Freq max lock                 ; 50.02 MHz                                                                             ; 65.68 MHz                                                                                                                            ;
; M VCO Tap                     ; 1                                                                                     ; 0                                                                                                                                    ;
; M Initial                     ; 1                                                                                     ; 1                                                                                                                                    ;
; M value                       ; 13                                                                                    ; 99                                                                                                                                   ;
; N value                       ; 1                                                                                     ; 10                                                                                                                                   ;
; Charge pump current           ; setting 1                                                                             ; setting 1                                                                                                                            ;
; Loop filter resistance        ; setting 27                                                                            ; setting 8                                                                                                                            ;
; Loop filter capacitance       ; setting 0                                                                             ; setting 0                                                                                                                            ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                                    ; 300 kHz to 390 kHz                                                                                                                   ;
; Bandwidth type                ; Medium                                                                                ; Low                                                                                                                                  ;
; Real time reconfigurable      ; Off                                                                                   ; Off                                                                                                                                  ;
; Scan chain MIF file           ; --                                                                                    ; --                                                                                                                                   ;
; Preserve PLL counter order    ; Off                                                                                   ; Off                                                                                                                                  ;
; PLL location                  ; PLL_1                                                                                 ; PLL_4                                                                                                                                ;
; Inclk0 signal                 ; CLOCK_50                                                                              ; CLOCK_50                                                                                                                             ;
; Inclk1 signal                 ; --                                                                                    ; --                                                                                                                                   ;
; Inclk0 signal type            ; Dedicated Pin                                                                         ; Dedicated Pin                                                                                                                        ;
; Inclk1 signal type            ; --                                                                                    ; --                                                                                                                                   ;
+-------------------------------+---------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------------------------------+
; Name                                                                                                                                             ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                                  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------------------------------+
; sdram_pll:sdram_pll_inst|altpll:altpll_component|sdram_pll_altpll:auto_generated|wire_pll1_clk[0]                                                ; clock0       ; 1    ; 1   ; 50.0 MHz         ; -3 (-192 ps)   ; 3.46 (192 ps)    ; 50/50      ; C0      ; 13            ; 7/6 Odd    ; --            ; 1       ; 0       ; sdram_pll_inst|altpll_component|auto_generated|pll1|clk[0]                    ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 33   ; 50  ; 33.0 MHz         ; 0 (0 ps)       ; 3.00 (252 ps)    ; 50/50      ; C0      ; 15            ; 8/7 Odd    ; --            ; 1       ; 0       ; u0|mtl_ip|controller|MTL_PLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 33   ; 50  ; 33.0 MHz         ; 120 (10101 ps) ; 3.00 (252 ps)    ; 50/50      ; C1      ; 15            ; 8/7 Odd    ; --            ; 6       ; 0       ; u0|mtl_ip|controller|MTL_PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------------------------------+


+--------------------------------------------+
; I/O Assignment Warnings                    ;
+-------------------+------------------------+
; Pin Name          ; Reason                 ;
+-------------------+------------------------+
; LED[0]            ; Missing drive strength ;
; LED[1]            ; Missing drive strength ;
; LED[2]            ; Missing drive strength ;
; LED[3]            ; Missing drive strength ;
; LED[4]            ; Missing drive strength ;
; LED[5]            ; Missing drive strength ;
; LED[6]            ; Missing drive strength ;
; LED[7]            ; Missing drive strength ;
; DRAM_ADDR[0]      ; Missing drive strength ;
; DRAM_ADDR[1]      ; Missing drive strength ;
; DRAM_ADDR[2]      ; Missing drive strength ;
; DRAM_ADDR[3]      ; Missing drive strength ;
; DRAM_ADDR[4]      ; Missing drive strength ;
; DRAM_ADDR[5]      ; Missing drive strength ;
; DRAM_ADDR[6]      ; Missing drive strength ;
; DRAM_ADDR[7]      ; Missing drive strength ;
; DRAM_ADDR[8]      ; Missing drive strength ;
; DRAM_ADDR[9]      ; Missing drive strength ;
; DRAM_ADDR[10]     ; Missing drive strength ;
; DRAM_ADDR[11]     ; Missing drive strength ;
; DRAM_ADDR[12]     ; Missing drive strength ;
; DRAM_BA[0]        ; Missing drive strength ;
; DRAM_BA[1]        ; Missing drive strength ;
; DRAM_CAS_N        ; Missing drive strength ;
; DRAM_CKE          ; Missing drive strength ;
; DRAM_CLK          ; Missing drive strength ;
; DRAM_CS_N         ; Missing drive strength ;
; DRAM_DQM[0]       ; Missing drive strength ;
; DRAM_DQM[1]       ; Missing drive strength ;
; DRAM_RAS_N        ; Missing drive strength ;
; DRAM_WE_N         ; Missing drive strength ;
; EPCS_ASDO         ; Missing drive strength ;
; EPCS_DCLK         ; Missing drive strength ;
; EPCS_NCSO         ; Missing drive strength ;
; G_SENSOR_CS_N     ; Missing drive strength ;
; I2C_SCLK          ; Missing drive strength ;
; ADC_CS_N          ; Missing drive strength ;
; ADC_SADDR         ; Missing drive strength ;
; ADC_SCLK          ; Missing drive strength ;
; MTL_DCLK          ; Missing drive strength ;
; MTL_HSD           ; Missing drive strength ;
; MTL_VSD           ; Missing drive strength ;
; MTL_TOUCH_I2C_SCL ; Missing drive strength ;
; MTL_R[0]          ; Missing drive strength ;
; MTL_R[1]          ; Missing drive strength ;
; MTL_R[2]          ; Missing drive strength ;
; MTL_R[3]          ; Missing drive strength ;
; MTL_R[4]          ; Missing drive strength ;
; MTL_R[5]          ; Missing drive strength ;
; MTL_R[6]          ; Missing drive strength ;
; MTL_R[7]          ; Missing drive strength ;
; MTL_G[0]          ; Missing drive strength ;
; MTL_G[1]          ; Missing drive strength ;
; MTL_G[2]          ; Missing drive strength ;
; MTL_G[3]          ; Missing drive strength ;
; MTL_G[4]          ; Missing drive strength ;
; MTL_G[5]          ; Missing drive strength ;
; MTL_G[6]          ; Missing drive strength ;
; MTL_G[7]          ; Missing drive strength ;
; MTL_B[0]          ; Missing drive strength ;
; MTL_B[1]          ; Missing drive strength ;
; MTL_B[2]          ; Missing drive strength ;
; MTL_B[3]          ; Missing drive strength ;
; MTL_B[4]          ; Missing drive strength ;
; MTL_B[5]          ; Missing drive strength ;
; MTL_B[6]          ; Missing drive strength ;
; MTL_B[7]          ; Missing drive strength ;
; GPIO_2[0]         ; Missing drive strength ;
; GPIO_2[1]         ; Missing drive strength ;
; GPIO_2[2]         ; Missing drive strength ;
; GPIO_2[3]         ; Missing drive strength ;
; GPIO_2[4]         ; Missing drive strength ;
; GPIO_2[5]         ; Missing drive strength ;
; GPIO_2[6]         ; Missing drive strength ;
; GPIO_2[7]         ; Missing drive strength ;
; GPIO_2[8]         ; Missing drive strength ;
; GPIO_2[9]         ; Missing drive strength ;
; GPIO_2[10]        ; Missing drive strength ;
; GPIO_2[11]        ; Missing drive strength ;
; GPIO_2[12]        ; Missing drive strength ;
; GPIO_0[0]         ; Missing drive strength ;
; GPIO_0[1]         ; Missing drive strength ;
; GPIO_0[2]         ; Missing drive strength ;
; GPIO_0[3]         ; Missing drive strength ;
; GPIO_0[4]         ; Missing drive strength ;
; GPIO_0[5]         ; Missing drive strength ;
; GPIO_0[6]         ; Missing drive strength ;
; GPIO_0[7]         ; Missing drive strength ;
; GPIO_0[8]         ; Missing drive strength ;
; GPIO_0[10]        ; Missing drive strength ;
; GPIO_0[12]        ; Missing drive strength ;
; GPIO_0[14]        ; Missing drive strength ;
; GPIO_0[16]        ; Missing drive strength ;
; GPIO_0[17]        ; Missing drive strength ;
; GPIO_0[18]        ; Missing drive strength ;
; GPIO_0[19]        ; Missing drive strength ;
; GPIO_0[20]        ; Missing drive strength ;
; GPIO_0[21]        ; Missing drive strength ;
; GPIO_0[22]        ; Missing drive strength ;
; GPIO_0[23]        ; Missing drive strength ;
; GPIO_0[24]        ; Missing drive strength ;
; GPIO_0[25]        ; Missing drive strength ;
; GPIO_0[26]        ; Missing drive strength ;
; GPIO_0[27]        ; Missing drive strength ;
; GPIO_0[28]        ; Missing drive strength ;
; GPIO_0[29]        ; Missing drive strength ;
; GPIO_0[30]        ; Missing drive strength ;
; GPIO_0[31]        ; Missing drive strength ;
; GPIO_0[32]        ; Missing drive strength ;
; GPIO_0[33]        ; Missing drive strength ;
; DRAM_DQ[0]        ; Missing drive strength ;
; DRAM_DQ[1]        ; Missing drive strength ;
; DRAM_DQ[2]        ; Missing drive strength ;
; DRAM_DQ[3]        ; Missing drive strength ;
; DRAM_DQ[4]        ; Missing drive strength ;
; DRAM_DQ[5]        ; Missing drive strength ;
; DRAM_DQ[6]        ; Missing drive strength ;
; DRAM_DQ[7]        ; Missing drive strength ;
; DRAM_DQ[8]        ; Missing drive strength ;
; DRAM_DQ[9]        ; Missing drive strength ;
; DRAM_DQ[10]       ; Missing drive strength ;
; DRAM_DQ[11]       ; Missing drive strength ;
; DRAM_DQ[12]       ; Missing drive strength ;
; DRAM_DQ[13]       ; Missing drive strength ;
; DRAM_DQ[14]       ; Missing drive strength ;
; DRAM_DQ[15]       ; Missing drive strength ;
; I2C_SDAT          ; Missing drive strength ;
; GPIO_0[9]         ; Missing drive strength ;
; GPIO_0[11]        ; Missing drive strength ;
; GPIO_0[13]        ; Missing drive strength ;
; GPIO_0[15]        ; Missing drive strength ;
; MTL_TOUCH_I2C_SDA ; Missing drive strength ;
+-------------------+------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                                                                                             ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                               ; Entity Name                                            ; Library Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------+--------------+
; |DE0_NANO                                                                                                                                                                                              ; 10217 (1)   ; 4646 (0)                  ; 69 (69)       ; 85088       ; 21   ; 88           ; 2       ; 43        ; 148  ; 0            ; 5571 (1)     ; 1090 (0)          ; 3556 (0)         ; |DE0_NANO                                                                                                                                                                                                                                                                                                                                                                         ; DE0_NANO                                               ; work         ;
;    |Nios_sopc:u0|                                                                                                                                                                                      ; 9879 (0)    ; 4456 (0)                  ; 0 (0)         ; 85088       ; 21   ; 88           ; 2       ; 43        ; 0    ; 0            ; 5422 (0)     ; 1071 (0)          ; 3386 (0)         ; |DE0_NANO|Nios_sopc:u0                                                                                                                                                                                                                                                                                                                                                            ; Nios_sopc                                              ; Nios_sopc    ;
;       |MTL_ip:mtl_ip|                                                                                                                                                                                  ; 2832 (173)  ; 753 (231)                 ; 0 (0)         ; 0           ; 0    ; 72           ; 0       ; 36        ; 0    ; 0            ; 2073 (61)    ; 243 (39)          ; 516 (24)         ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip                                                                                                                                                                                                                                                                                                                                              ; MTL_ip                                                 ; Nios_sopc    ;
;          |mtl_controller:controller|                                                                                                                                                                   ; 2712 (0)    ; 522 (0)                   ; 0 (0)         ; 0           ; 0    ; 72           ; 0       ; 36        ; 0    ; 0            ; 2012 (0)     ; 204 (0)           ; 496 (0)          ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller                                                                                                                                                                                                                                                                                                                    ; mtl_controller                                         ; work         ;
;             |MTL_PLL:MTL_PLL_inst|                                                                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|MTL_PLL:MTL_PLL_inst                                                                                                                                                                                                                                                                                               ; MTL_PLL                                                ; work         ;
;                |altpll:altpll_component|                                                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|MTL_PLL:MTL_PLL_inst|altpll:altpll_component                                                                                                                                                                                                                                                                       ; altpll                                                 ; work         ;
;                   |MTL_PLL_altpll:auto_generated|                                                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated                                                                                                                                                                                                                                         ; MTL_PLL_altpll                                         ; work         ;
;             |mtl_display_controller:mtl_display_controller_inst|                                                                                                                                       ; 1521 (1521) ; 72 (72)                   ; 0 (0)         ; 0           ; 0    ; 72           ; 0       ; 36        ; 0    ; 0            ; 1271 (1271)  ; 26 (26)           ; 224 (224)        ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst                                                                                                                                                                                                                                                                 ; mtl_display_controller                                 ; work         ;
;                |lpm_mult:Mult0|                                                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult0                                                                                                                                                                                                                                                  ; lpm_mult                                               ; work         ;
;                   |mult_t5t:auto_generated|                                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult0|mult_t5t:auto_generated                                                                                                                                                                                                                          ; mult_t5t                                               ; work         ;
;                |lpm_mult:Mult10|                                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult10                                                                                                                                                                                                                                                 ; lpm_mult                                               ; work         ;
;                   |mult_t5t:auto_generated|                                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult10|mult_t5t:auto_generated                                                                                                                                                                                                                         ; mult_t5t                                               ; work         ;
;                |lpm_mult:Mult11|                                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult11                                                                                                                                                                                                                                                 ; lpm_mult                                               ; work         ;
;                   |mult_p5t:auto_generated|                                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult11|mult_p5t:auto_generated                                                                                                                                                                                                                         ; mult_p5t                                               ; work         ;
;                |lpm_mult:Mult12|                                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult12                                                                                                                                                                                                                                                 ; lpm_mult                                               ; work         ;
;                   |mult_t5t:auto_generated|                                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult12|mult_t5t:auto_generated                                                                                                                                                                                                                         ; mult_t5t                                               ; work         ;
;                |lpm_mult:Mult13|                                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult13                                                                                                                                                                                                                                                 ; lpm_mult                                               ; work         ;
;                   |mult_p5t:auto_generated|                                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult13|mult_p5t:auto_generated                                                                                                                                                                                                                         ; mult_p5t                                               ; work         ;
;                |lpm_mult:Mult14|                                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult14                                                                                                                                                                                                                                                 ; lpm_mult                                               ; work         ;
;                   |mult_t5t:auto_generated|                                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult14|mult_t5t:auto_generated                                                                                                                                                                                                                         ; mult_t5t                                               ; work         ;
;                |lpm_mult:Mult15|                                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult15                                                                                                                                                                                                                                                 ; lpm_mult                                               ; work         ;
;                   |mult_p5t:auto_generated|                                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult15|mult_p5t:auto_generated                                                                                                                                                                                                                         ; mult_p5t                                               ; work         ;
;                |lpm_mult:Mult16|                                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult16                                                                                                                                                                                                                                                 ; lpm_mult                                               ; work         ;
;                   |mult_t5t:auto_generated|                                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult16|mult_t5t:auto_generated                                                                                                                                                                                                                         ; mult_t5t                                               ; work         ;
;                |lpm_mult:Mult17|                                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult17                                                                                                                                                                                                                                                 ; lpm_mult                                               ; work         ;
;                   |mult_p5t:auto_generated|                                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult17|mult_p5t:auto_generated                                                                                                                                                                                                                         ; mult_p5t                                               ; work         ;
;                |lpm_mult:Mult18|                                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult18                                                                                                                                                                                                                                                 ; lpm_mult                                               ; work         ;
;                   |mult_t5t:auto_generated|                                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult18|mult_t5t:auto_generated                                                                                                                                                                                                                         ; mult_t5t                                               ; work         ;
;                |lpm_mult:Mult19|                                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult19                                                                                                                                                                                                                                                 ; lpm_mult                                               ; work         ;
;                   |mult_p5t:auto_generated|                                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult19|mult_p5t:auto_generated                                                                                                                                                                                                                         ; mult_p5t                                               ; work         ;
;                |lpm_mult:Mult1|                                                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult1                                                                                                                                                                                                                                                  ; lpm_mult                                               ; work         ;
;                   |mult_p5t:auto_generated|                                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult1|mult_p5t:auto_generated                                                                                                                                                                                                                          ; mult_p5t                                               ; work         ;
;                |lpm_mult:Mult25|                                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult25                                                                                                                                                                                                                                                 ; lpm_mult                                               ; work         ;
;                   |mult_p5t:auto_generated|                                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult25|mult_p5t:auto_generated                                                                                                                                                                                                                         ; mult_p5t                                               ; work         ;
;                |lpm_mult:Mult26|                                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult26                                                                                                                                                                                                                                                 ; lpm_mult                                               ; work         ;
;                   |mult_t5t:auto_generated|                                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult26|mult_t5t:auto_generated                                                                                                                                                                                                                         ; mult_t5t                                               ; work         ;
;                |lpm_mult:Mult28|                                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult28                                                                                                                                                                                                                                                 ; lpm_mult                                               ; work         ;
;                   |mult_t5t:auto_generated|                                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult28|mult_t5t:auto_generated                                                                                                                                                                                                                         ; mult_t5t                                               ; work         ;
;                |lpm_mult:Mult2|                                                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult2                                                                                                                                                                                                                                                  ; lpm_mult                                               ; work         ;
;                   |mult_t5t:auto_generated|                                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult2|mult_t5t:auto_generated                                                                                                                                                                                                                          ; mult_t5t                                               ; work         ;
;                |lpm_mult:Mult30|                                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult30                                                                                                                                                                                                                                                 ; lpm_mult                                               ; work         ;
;                   |mult_t5t:auto_generated|                                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult30|mult_t5t:auto_generated                                                                                                                                                                                                                         ; mult_t5t                                               ; work         ;
;                |lpm_mult:Mult31|                                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult31                                                                                                                                                                                                                                                 ; lpm_mult                                               ; work         ;
;                   |mult_p5t:auto_generated|                                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult31|mult_p5t:auto_generated                                                                                                                                                                                                                         ; mult_p5t                                               ; work         ;
;                |lpm_mult:Mult35|                                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult35                                                                                                                                                                                                                                                 ; lpm_mult                                               ; work         ;
;                   |mult_p5t:auto_generated|                                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult35|mult_p5t:auto_generated                                                                                                                                                                                                                         ; mult_p5t                                               ; work         ;
;                |lpm_mult:Mult36|                                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult36                                                                                                                                                                                                                                                 ; lpm_mult                                               ; work         ;
;                   |mult_t5t:auto_generated|                                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult36|mult_t5t:auto_generated                                                                                                                                                                                                                         ; mult_t5t                                               ; work         ;
;                |lpm_mult:Mult38|                                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult38                                                                                                                                                                                                                                                 ; lpm_mult                                               ; work         ;
;                   |mult_t5t:auto_generated|                                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult38|mult_t5t:auto_generated                                                                                                                                                                                                                         ; mult_t5t                                               ; work         ;
;                |lpm_mult:Mult39|                                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult39                                                                                                                                                                                                                                                 ; lpm_mult                                               ; work         ;
;                   |mult_p5t:auto_generated|                                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult39|mult_p5t:auto_generated                                                                                                                                                                                                                         ; mult_p5t                                               ; work         ;
;                |lpm_mult:Mult3|                                                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult3                                                                                                                                                                                                                                                  ; lpm_mult                                               ; work         ;
;                   |mult_p5t:auto_generated|                                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult3|mult_p5t:auto_generated                                                                                                                                                                                                                          ; mult_p5t                                               ; work         ;
;                |lpm_mult:Mult43|                                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult43                                                                                                                                                                                                                                                 ; lpm_mult                                               ; work         ;
;                   |mult_p5t:auto_generated|                                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult43|mult_p5t:auto_generated                                                                                                                                                                                                                         ; mult_p5t                                               ; work         ;
;                |lpm_mult:Mult44|                                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult44                                                                                                                                                                                                                                                 ; lpm_mult                                               ; work         ;
;                   |mult_t5t:auto_generated|                                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult44|mult_t5t:auto_generated                                                                                                                                                                                                                         ; mult_t5t                                               ; work         ;
;                |lpm_mult:Mult46|                                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult46                                                                                                                                                                                                                                                 ; lpm_mult                                               ; work         ;
;                   |mult_t5t:auto_generated|                                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult46|mult_t5t:auto_generated                                                                                                                                                                                                                         ; mult_t5t                                               ; work         ;
;                |lpm_mult:Mult47|                                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult47                                                                                                                                                                                                                                                 ; lpm_mult                                               ; work         ;
;                   |mult_p5t:auto_generated|                                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult47|mult_p5t:auto_generated                                                                                                                                                                                                                         ; mult_p5t                                               ; work         ;
;                |lpm_mult:Mult49|                                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult49                                                                                                                                                                                                                                                 ; lpm_mult                                               ; work         ;
;                   |mult_p5t:auto_generated|                                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult49|mult_p5t:auto_generated                                                                                                                                                                                                                         ; mult_p5t                                               ; work         ;
;                |lpm_mult:Mult4|                                                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult4                                                                                                                                                                                                                                                  ; lpm_mult                                               ; work         ;
;                   |mult_t5t:auto_generated|                                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult4|mult_t5t:auto_generated                                                                                                                                                                                                                          ; mult_t5t                                               ; work         ;
;                |lpm_mult:Mult50|                                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult50                                                                                                                                                                                                                                                 ; lpm_mult                                               ; work         ;
;                   |mult_t5t:auto_generated|                                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult50|mult_t5t:auto_generated                                                                                                                                                                                                                         ; mult_t5t                                               ; work         ;
;                |lpm_mult:Mult51|                                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult51                                                                                                                                                                                                                                                 ; lpm_mult                                               ; work         ;
;                   |mult_p5t:auto_generated|                                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult51|mult_p5t:auto_generated                                                                                                                                                                                                                         ; mult_p5t                                               ; work         ;
;                |lpm_mult:Mult5|                                                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult5                                                                                                                                                                                                                                                  ; lpm_mult                                               ; work         ;
;                   |mult_p5t:auto_generated|                                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult5|mult_p5t:auto_generated                                                                                                                                                                                                                          ; mult_p5t                                               ; work         ;
;                |lpm_mult:Mult6|                                                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult6                                                                                                                                                                                                                                                  ; lpm_mult                                               ; work         ;
;                   |mult_t5t:auto_generated|                                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult6|mult_t5t:auto_generated                                                                                                                                                                                                                          ; mult_t5t                                               ; work         ;
;                |lpm_mult:Mult7|                                                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult7                                                                                                                                                                                                                                                  ; lpm_mult                                               ; work         ;
;                   |mult_p5t:auto_generated|                                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult7|mult_p5t:auto_generated                                                                                                                                                                                                                          ; mult_p5t                                               ; work         ;
;                |lpm_mult:Mult8|                                                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult8                                                                                                                                                                                                                                                  ; lpm_mult                                               ; work         ;
;                   |mult_t5t:auto_generated|                                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult8|mult_t5t:auto_generated                                                                                                                                                                                                                          ; mult_t5t                                               ; work         ;
;                |lpm_mult:Mult9|                                                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult9                                                                                                                                                                                                                                                  ; lpm_mult                                               ; work         ;
;                   |mult_p5t:auto_generated|                                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult9|mult_p5t:auto_generated                                                                                                                                                                                                                          ; mult_p5t                                               ; work         ;
;             |mtl_touch_controller:mtl_touch_controller_inst|                                                                                                                                           ; 1191 (0)    ; 450 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 741 (0)      ; 178 (0)           ; 272 (0)          ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst                                                                                                                                                                                                                                                                     ; mtl_touch_controller                                   ; work         ;
;                |i2c_touch_config:i2c_touch_config_inst|                                                                                                                                                ; 1191 (424)  ; 450 (378)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 741 (78)     ; 178 (175)         ; 272 (111)        ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst                                                                                                                                                                                                                              ; i2c_touch_config                                       ; work         ;
;                   |i2c_master_byte_ctrl:byte_controller|                                                                                                                                               ; 146 (46)    ; 72 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (21)      ; 3 (0)             ; 69 (25)          ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|i2c_master_byte_ctrl:byte_controller                                                                                                                                                                                         ; i2c_master_byte_ctrl                                   ; work         ;
;                      |i2c_master_bit_ctrl:bit_controller|                                                                                                                                              ; 100 (100)   ; 47 (47)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (53)      ; 3 (3)             ; 44 (44)          ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller                                                                                                                                                      ; i2c_master_bit_ctrl                                    ; work         ;
;                   |lpm_divide:Div0|                                                                                                                                                                    ; 117 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 12 (0)           ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|lpm_divide:Div0                                                                                                                                                                                                              ; lpm_divide                                             ; work         ;
;                      |lpm_divide_3jm:auto_generated|                                                                                                                                                   ; 117 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 12 (0)           ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|lpm_divide:Div0|lpm_divide_3jm:auto_generated                                                                                                                                                                                ; lpm_divide_3jm                                         ; work         ;
;                         |sign_div_unsign_rlh:divider|                                                                                                                                                  ; 117 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 12 (0)           ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider                                                                                                                                                    ; sign_div_unsign_rlh                                    ; work         ;
;                            |alt_u_div_a7f:divider|                                                                                                                                                     ; 117 (117)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (105)    ; 0 (0)             ; 12 (12)          ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|lpm_divide:Div0|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider                                                                                                                              ; alt_u_div_a7f                                          ; work         ;
;                   |lpm_divide:Div1|                                                                                                                                                                    ; 117 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 12 (0)           ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|lpm_divide:Div1                                                                                                                                                                                                              ; lpm_divide                                             ; work         ;
;                      |lpm_divide_3jm:auto_generated|                                                                                                                                                   ; 117 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 12 (0)           ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|lpm_divide:Div1|lpm_divide_3jm:auto_generated                                                                                                                                                                                ; lpm_divide_3jm                                         ; work         ;
;                         |sign_div_unsign_rlh:divider|                                                                                                                                                  ; 117 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 12 (0)           ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|lpm_divide:Div1|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider                                                                                                                                                    ; sign_div_unsign_rlh                                    ; work         ;
;                            |alt_u_div_a7f:divider|                                                                                                                                                     ; 117 (117)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (105)    ; 0 (0)             ; 12 (12)          ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|lpm_divide:Div1|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider                                                                                                                              ; alt_u_div_a7f                                          ; work         ;
;                   |lpm_divide:Div2|                                                                                                                                                                    ; 117 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 109 (0)      ; 0 (0)             ; 8 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|lpm_divide:Div2                                                                                                                                                                                                              ; lpm_divide                                             ; work         ;
;                      |lpm_divide_3jm:auto_generated|                                                                                                                                                   ; 117 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 109 (0)      ; 0 (0)             ; 8 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|lpm_divide:Div2|lpm_divide_3jm:auto_generated                                                                                                                                                                                ; lpm_divide_3jm                                         ; work         ;
;                         |sign_div_unsign_rlh:divider|                                                                                                                                                  ; 117 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 109 (0)      ; 0 (0)             ; 8 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|lpm_divide:Div2|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider                                                                                                                                                    ; sign_div_unsign_rlh                                    ; work         ;
;                            |alt_u_div_a7f:divider|                                                                                                                                                     ; 117 (117)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 109 (109)    ; 0 (0)             ; 8 (8)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|lpm_divide:Div2|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider                                                                                                                              ; alt_u_div_a7f                                          ; work         ;
;                   |lpm_divide:Div3|                                                                                                                                                                    ; 117 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 108 (0)      ; 0 (0)             ; 9 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|lpm_divide:Div3                                                                                                                                                                                                              ; lpm_divide                                             ; work         ;
;                      |lpm_divide_3jm:auto_generated|                                                                                                                                                   ; 117 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 108 (0)      ; 0 (0)             ; 9 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|lpm_divide:Div3|lpm_divide_3jm:auto_generated                                                                                                                                                                                ; lpm_divide_3jm                                         ; work         ;
;                         |sign_div_unsign_rlh:divider|                                                                                                                                                  ; 117 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 108 (0)      ; 0 (0)             ; 9 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|lpm_divide:Div3|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider                                                                                                                                                    ; sign_div_unsign_rlh                                    ; work         ;
;                            |alt_u_div_a7f:divider|                                                                                                                                                     ; 117 (117)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 108 (108)    ; 0 (0)             ; 9 (9)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|lpm_divide:Div3|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider                                                                                                                              ; alt_u_div_a7f                                          ; work         ;
;                   |lpm_divide:Div4|                                                                                                                                                                    ; 117 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (0)      ; 0 (0)             ; 14 (0)           ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|lpm_divide:Div4                                                                                                                                                                                                              ; lpm_divide                                             ; work         ;
;                      |lpm_divide_3jm:auto_generated|                                                                                                                                                   ; 117 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (0)      ; 0 (0)             ; 14 (0)           ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|lpm_divide:Div4|lpm_divide_3jm:auto_generated                                                                                                                                                                                ; lpm_divide_3jm                                         ; work         ;
;                         |sign_div_unsign_rlh:divider|                                                                                                                                                  ; 117 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (0)      ; 0 (0)             ; 14 (0)           ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|lpm_divide:Div4|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider                                                                                                                                                    ; sign_div_unsign_rlh                                    ; work         ;
;                            |alt_u_div_a7f:divider|                                                                                                                                                     ; 117 (117)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (103)    ; 0 (0)             ; 14 (14)          ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|lpm_divide:Div4|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider                                                                                                                              ; alt_u_div_a7f                                          ; work         ;
;                   |lpm_mult:Mult0|                                                                                                                                                                     ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 10 (0)           ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|lpm_mult:Mult0                                                                                                                                                                                                               ; lpm_mult                                               ; work         ;
;                      |multcore:mult_core|                                                                                                                                                              ; 24 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (8)       ; 0 (0)             ; 10 (7)           ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|lpm_mult:Mult0|multcore:mult_core                                                                                                                                                                                            ; multcore                                               ; work         ;
;                         |mpar_add:padder|                                                                                                                                                              ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 3 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                                                                                                            ; mpar_add                                               ; work         ;
;                            |lpm_add_sub:adder[0]|                                                                                                                                                      ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 3 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                       ; lpm_add_sub                                            ; work         ;
;                               |add_sub_bfh:auto_generated|                                                                                                                                             ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 3 (3)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_bfh:auto_generated                                                                                                                            ; add_sub_bfh                                            ; work         ;
;                   |lpm_mult:Mult1|                                                                                                                                                                     ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 7 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|lpm_mult:Mult1                                                                                                                                                                                                               ; lpm_mult                                               ; work         ;
;                      |multcore:mult_core|                                                                                                                                                              ; 24 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (11)      ; 0 (0)             ; 7 (4)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|lpm_mult:Mult1|multcore:mult_core                                                                                                                                                                                            ; multcore                                               ; work         ;
;                         |mpar_add:padder|                                                                                                                                                              ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 3 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                                                                                                                                            ; mpar_add                                               ; work         ;
;                            |lpm_add_sub:adder[0]|                                                                                                                                                      ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 3 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                       ; lpm_add_sub                                            ; work         ;
;                               |add_sub_bfh:auto_generated|                                                                                                                                             ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 3 (3)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_bfh:auto_generated                                                                                                                            ; add_sub_bfh                                            ; work         ;
;                   |lpm_mult:Mult2|                                                                                                                                                                     ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 10 (0)           ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|lpm_mult:Mult2                                                                                                                                                                                                               ; lpm_mult                                               ; work         ;
;                      |multcore:mult_core|                                                                                                                                                              ; 24 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (8)       ; 0 (0)             ; 10 (7)           ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|lpm_mult:Mult2|multcore:mult_core                                                                                                                                                                                            ; multcore                                               ; work         ;
;                         |mpar_add:padder|                                                                                                                                                              ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 3 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder                                                                                                                                                                            ; mpar_add                                               ; work         ;
;                            |lpm_add_sub:adder[0]|                                                                                                                                                      ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 3 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                       ; lpm_add_sub                                            ; work         ;
;                               |add_sub_bfh:auto_generated|                                                                                                                                             ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 3 (3)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_bfh:auto_generated                                                                                                                            ; add_sub_bfh                                            ; work         ;
;                   |lpm_mult:Mult3|                                                                                                                                                                     ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 10 (0)           ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|lpm_mult:Mult3                                                                                                                                                                                                               ; lpm_mult                                               ; work         ;
;                      |multcore:mult_core|                                                                                                                                                              ; 24 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (8)       ; 0 (0)             ; 10 (7)           ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|lpm_mult:Mult3|multcore:mult_core                                                                                                                                                                                            ; multcore                                               ; work         ;
;                         |mpar_add:padder|                                                                                                                                                              ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 3 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder                                                                                                                                                                            ; mpar_add                                               ; work         ;
;                            |lpm_add_sub:adder[0]|                                                                                                                                                      ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 3 (0)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                       ; lpm_add_sub                                            ; work         ;
;                               |add_sub_bfh:auto_generated|                                                                                                                                             ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 3 (3)            ; |DE0_NANO|Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_bfh:auto_generated                                                                                                                            ; add_sub_bfh                                            ; work         ;
;       |Nios_sopc_accelerometer_spi_0:accelerometer_spi_0|                                                                                                                                              ; 140 (49)    ; 109 (37)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (12)      ; 6 (6)             ; 103 (31)         ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_accelerometer_spi_0:accelerometer_spi_0                                                                                                                                                                                                                                                                                                          ; Nios_sopc_accelerometer_spi_0                          ; Nios_sopc    ;
;          |altera_up_accelerometer_spi_auto_init:Auto_Init_Accelerometer|                                                                                                                               ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_accelerometer_spi_0:accelerometer_spi_0|altera_up_accelerometer_spi_auto_init:Auto_Init_Accelerometer                                                                                                                                                                                                                                            ; altera_up_accelerometer_spi_auto_init                  ; Nios_sopc    ;
;          |altera_up_accelerometer_spi_auto_init_ctrl:Auto_Init_Controller|                                                                                                                             ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 19 (19)          ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_accelerometer_spi_0:accelerometer_spi_0|altera_up_accelerometer_spi_auto_init_ctrl:Auto_Init_Controller                                                                                                                                                                                                                                          ; altera_up_accelerometer_spi_auto_init_ctrl             ; Nios_sopc    ;
;          |altera_up_accelerometer_spi_serial_bus_controller:Serial_Bus_Controller|                                                                                                                     ; 70 (63)     ; 53 (46)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 53 (46)          ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_accelerometer_spi_0:accelerometer_spi_0|altera_up_accelerometer_spi_serial_bus_controller:Serial_Bus_Controller                                                                                                                                                                                                                                  ; altera_up_accelerometer_spi_serial_bus_controller      ; Nios_sopc    ;
;             |altera_up_accelerometer_spi_slow_clock_generator:Serial_Config_Clock_Generator|                                                                                                           ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_accelerometer_spi_0:accelerometer_spi_0|altera_up_accelerometer_spi_serial_bus_controller:Serial_Bus_Controller|altera_up_accelerometer_spi_slow_clock_generator:Serial_Config_Clock_Generator                                                                                                                                                   ; altera_up_accelerometer_spi_slow_clock_generator       ; Nios_sopc    ;
;       |Nios_sopc_cpu:cpu|                                                                                                                                                                              ; 2885 (41)   ; 1766 (40)                 ; 0 (0)         ; 64064       ; 13   ; 6            ; 0       ; 3         ; 0    ; 0            ; 1119 (1)     ; 433 (0)           ; 1333 (32)        ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu                                                                                                                                                                                                                                                                                                                                          ; Nios_sopc_cpu                                          ; Nios_sopc    ;
;          |Nios_sopc_cpu_cpu:cpu|                                                                                                                                                                       ; 2852 (2450) ; 1726 (1454)               ; 0 (0)         ; 64064       ; 13   ; 6            ; 0       ; 3         ; 0    ; 0            ; 1118 (988)   ; 433 (378)         ; 1301 (1084)      ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu                                                                                                                                                                                                                                                                                                                    ; Nios_sopc_cpu_cpu                                      ; Nios_sopc    ;
;             |Nios_sopc_cpu_cpu_bht_module:Nios_sopc_cpu_cpu_bht|                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_bht_module:Nios_sopc_cpu_cpu_bht                                                                                                                                                                                                                                                                 ; Nios_sopc_cpu_cpu_bht_module                           ; Nios_sopc    ;
;                |altsyncram:the_altsyncram|                                                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_bht_module:Nios_sopc_cpu_cpu_bht|altsyncram:the_altsyncram                                                                                                                                                                                                                                       ; altsyncram                                             ; work         ;
;                   |altsyncram_97d1:auto_generated|                                                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_bht_module:Nios_sopc_cpu_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated                                                                                                                                                                                                        ; altsyncram_97d1                                        ; work         ;
;             |Nios_sopc_cpu_cpu_dc_data_module:Nios_sopc_cpu_cpu_dc_data|                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_dc_data_module:Nios_sopc_cpu_cpu_dc_data                                                                                                                                                                                                                                                         ; Nios_sopc_cpu_cpu_dc_data_module                       ; Nios_sopc    ;
;                |altsyncram:the_altsyncram|                                                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_dc_data_module:Nios_sopc_cpu_cpu_dc_data|altsyncram:the_altsyncram                                                                                                                                                                                                                               ; altsyncram                                             ; work         ;
;                   |altsyncram_kdf1:auto_generated|                                                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_dc_data_module:Nios_sopc_cpu_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_kdf1:auto_generated                                                                                                                                                                                                ; altsyncram_kdf1                                        ; work         ;
;             |Nios_sopc_cpu_cpu_dc_tag_module:Nios_sopc_cpu_cpu_dc_tag|                                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1088        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_dc_tag_module:Nios_sopc_cpu_cpu_dc_tag                                                                                                                                                                                                                                                           ; Nios_sopc_cpu_cpu_dc_tag_module                        ; Nios_sopc    ;
;                |altsyncram:the_altsyncram|                                                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1088        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_dc_tag_module:Nios_sopc_cpu_cpu_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                 ; altsyncram                                             ; work         ;
;                   |altsyncram_1jc1:auto_generated|                                                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1088        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_dc_tag_module:Nios_sopc_cpu_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_1jc1:auto_generated                                                                                                                                                                                                  ; altsyncram_1jc1                                        ; work         ;
;             |Nios_sopc_cpu_cpu_dc_victim_module:Nios_sopc_cpu_cpu_dc_victim|                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_dc_victim_module:Nios_sopc_cpu_cpu_dc_victim                                                                                                                                                                                                                                                     ; Nios_sopc_cpu_cpu_dc_victim_module                     ; Nios_sopc    ;
;                |altsyncram:the_altsyncram|                                                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_dc_victim_module:Nios_sopc_cpu_cpu_dc_victim|altsyncram:the_altsyncram                                                                                                                                                                                                                           ; altsyncram                                             ; work         ;
;                   |altsyncram_r3d1:auto_generated|                                                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_dc_victim_module:Nios_sopc_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated                                                                                                                                                                                            ; altsyncram_r3d1                                        ; work         ;
;             |Nios_sopc_cpu_cpu_ic_data_module:Nios_sopc_cpu_cpu_ic_data|                                                                                                                               ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_ic_data_module:Nios_sopc_cpu_cpu_ic_data                                                                                                                                                                                                                                                         ; Nios_sopc_cpu_cpu_ic_data_module                       ; Nios_sopc    ;
;                |altsyncram:the_altsyncram|                                                                                                                                                             ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_ic_data_module:Nios_sopc_cpu_cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                                               ; altsyncram                                             ; work         ;
;                   |altsyncram_cjd1:auto_generated|                                                                                                                                                     ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_ic_data_module:Nios_sopc_cpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated                                                                                                                                                                                                ; altsyncram_cjd1                                        ; work         ;
;             |Nios_sopc_cpu_cpu_ic_tag_module:Nios_sopc_cpu_cpu_ic_tag|                                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2816        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_ic_tag_module:Nios_sopc_cpu_cpu_ic_tag                                                                                                                                                                                                                                                           ; Nios_sopc_cpu_cpu_ic_tag_module                        ; Nios_sopc    ;
;                |altsyncram:the_altsyncram|                                                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2816        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_ic_tag_module:Nios_sopc_cpu_cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                 ; altsyncram                                             ; work         ;
;                   |altsyncram_7ad1:auto_generated|                                                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2816        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_ic_tag_module:Nios_sopc_cpu_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_7ad1:auto_generated                                                                                                                                                                                                  ; altsyncram_7ad1                                        ; work         ;
;             |Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|                                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell                                                                                                                                                                                                                                                        ; Nios_sopc_cpu_cpu_mult_cell                            ; Nios_sopc    ;
;                |altera_mult_add:the_altmult_add_p1|                                                                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1                                                                                                                                                                                                                     ; altera_mult_add                                        ; work         ;
;                   |altera_mult_add_vkp2:auto_generated|                                                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated                                                                                                                                                                                 ; altera_mult_add_vkp2                                   ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                        ; altera_mult_add_rtl                                    ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                               ; ama_multiplier_function                                ; work         ;
;                            |lpm_mult:Mult0|                                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                                ; lpm_mult                                               ; work         ;
;                               |mult_jp01:auto_generated|                                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated                                                       ; mult_jp01                                              ; work         ;
;                |altera_mult_add:the_altmult_add_p2|                                                                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2                                                                                                                                                                                                                     ; altera_mult_add                                        ; work         ;
;                   |altera_mult_add_vkp2:auto_generated|                                                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated                                                                                                                                                                                 ; altera_mult_add_vkp2                                   ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                        ; altera_mult_add_rtl                                    ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                               ; ama_multiplier_function                                ; work         ;
;                            |lpm_mult:Mult0|                                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                                ; lpm_mult                                               ; work         ;
;                               |mult_j011:auto_generated|                                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated                                                       ; mult_j011                                              ; work         ;
;                |altera_mult_add:the_altmult_add_p3|                                                                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3                                                                                                                                                                                                                     ; altera_mult_add                                        ; work         ;
;                   |altera_mult_add_vkp2:auto_generated|                                                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated                                                                                                                                                                                 ; altera_mult_add_vkp2                                   ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                        ; altera_mult_add_rtl                                    ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                               ; ama_multiplier_function                                ; work         ;
;                            |lpm_mult:Mult0|                                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                                ; lpm_mult                                               ; work         ;
;                               |mult_j011:auto_generated|                                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated                                                       ; mult_j011                                              ; work         ;
;             |Nios_sopc_cpu_cpu_nios2_oci:the_Nios_sopc_cpu_cpu_nios2_oci|                                                                                                                              ; 400 (88)    ; 271 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 129 (8)      ; 55 (0)            ; 216 (77)         ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_nios2_oci:the_Nios_sopc_cpu_cpu_nios2_oci                                                                                                                                                                                                                                                        ; Nios_sopc_cpu_cpu_nios2_oci                            ; Nios_sopc    ;
;                |Nios_sopc_cpu_cpu_debug_slave_wrapper:the_Nios_sopc_cpu_cpu_debug_slave_wrapper|                                                                                                       ; 147 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (0)       ; 52 (0)            ; 44 (0)           ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_nios2_oci:the_Nios_sopc_cpu_cpu_nios2_oci|Nios_sopc_cpu_cpu_debug_slave_wrapper:the_Nios_sopc_cpu_cpu_debug_slave_wrapper                                                                                                                                                                        ; Nios_sopc_cpu_cpu_debug_slave_wrapper                  ; Nios_sopc    ;
;                   |Nios_sopc_cpu_cpu_debug_slave_sysclk:the_Nios_sopc_cpu_cpu_debug_slave_sysclk|                                                                                                      ; 53 (49)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 43 (40)           ; 6 (5)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_nios2_oci:the_Nios_sopc_cpu_cpu_nios2_oci|Nios_sopc_cpu_cpu_debug_slave_wrapper:the_Nios_sopc_cpu_cpu_debug_slave_wrapper|Nios_sopc_cpu_cpu_debug_slave_sysclk:the_Nios_sopc_cpu_cpu_debug_slave_sysclk                                                                                          ; Nios_sopc_cpu_cpu_debug_slave_sysclk                   ; Nios_sopc    ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_nios2_oci:the_Nios_sopc_cpu_cpu_nios2_oci|Nios_sopc_cpu_cpu_debug_slave_wrapper:the_Nios_sopc_cpu_cpu_debug_slave_wrapper|Nios_sopc_cpu_cpu_debug_slave_sysclk:the_Nios_sopc_cpu_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3                                     ; altera_std_synchronizer                                ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                                                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_nios2_oci:the_Nios_sopc_cpu_cpu_nios2_oci|Nios_sopc_cpu_cpu_debug_slave_wrapper:the_Nios_sopc_cpu_cpu_debug_slave_wrapper|Nios_sopc_cpu_cpu_debug_slave_sysclk:the_Nios_sopc_cpu_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4                                     ; altera_std_synchronizer                                ; work         ;
;                   |Nios_sopc_cpu_cpu_debug_slave_tck:the_Nios_sopc_cpu_cpu_debug_slave_tck|                                                                                                            ; 92 (88)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 9 (5)             ; 39 (39)          ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_nios2_oci:the_Nios_sopc_cpu_cpu_nios2_oci|Nios_sopc_cpu_cpu_debug_slave_wrapper:the_Nios_sopc_cpu_cpu_debug_slave_wrapper|Nios_sopc_cpu_cpu_debug_slave_tck:the_Nios_sopc_cpu_cpu_debug_slave_tck                                                                                                ; Nios_sopc_cpu_cpu_debug_slave_tck                      ; Nios_sopc    ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_nios2_oci:the_Nios_sopc_cpu_cpu_nios2_oci|Nios_sopc_cpu_cpu_debug_slave_wrapper:the_Nios_sopc_cpu_cpu_debug_slave_wrapper|Nios_sopc_cpu_cpu_debug_slave_tck:the_Nios_sopc_cpu_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1                                           ; altera_std_synchronizer                                ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_nios2_oci:the_Nios_sopc_cpu_cpu_nios2_oci|Nios_sopc_cpu_cpu_debug_slave_wrapper:the_Nios_sopc_cpu_cpu_debug_slave_wrapper|Nios_sopc_cpu_cpu_debug_slave_tck:the_Nios_sopc_cpu_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2                                           ; altera_std_synchronizer                                ; work         ;
;                   |sld_virtual_jtag_basic:Nios_sopc_cpu_cpu_debug_slave_phy|                                                                                                                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_nios2_oci:the_Nios_sopc_cpu_cpu_nios2_oci|Nios_sopc_cpu_cpu_debug_slave_wrapper:the_Nios_sopc_cpu_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:Nios_sopc_cpu_cpu_debug_slave_phy                                                                                                               ; sld_virtual_jtag_basic                                 ; work         ;
;                |Nios_sopc_cpu_cpu_nios2_avalon_reg:the_Nios_sopc_cpu_cpu_nios2_avalon_reg|                                                                                                             ; 11 (11)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 6 (6)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_nios2_oci:the_Nios_sopc_cpu_cpu_nios2_oci|Nios_sopc_cpu_cpu_nios2_avalon_reg:the_Nios_sopc_cpu_cpu_nios2_avalon_reg                                                                                                                                                                              ; Nios_sopc_cpu_cpu_nios2_avalon_reg                     ; Nios_sopc    ;
;                |Nios_sopc_cpu_cpu_nios2_oci_break:the_Nios_sopc_cpu_cpu_nios2_oci_break|                                                                                                               ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_nios2_oci:the_Nios_sopc_cpu_cpu_nios2_oci|Nios_sopc_cpu_cpu_nios2_oci_break:the_Nios_sopc_cpu_cpu_nios2_oci_break                                                                                                                                                                                ; Nios_sopc_cpu_cpu_nios2_oci_break                      ; Nios_sopc    ;
;                |Nios_sopc_cpu_cpu_nios2_oci_debug:the_Nios_sopc_cpu_cpu_nios2_oci_debug|                                                                                                               ; 11 (9)      ; 8 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (0)             ; 7 (7)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_nios2_oci:the_Nios_sopc_cpu_cpu_nios2_oci|Nios_sopc_cpu_cpu_nios2_oci_debug:the_Nios_sopc_cpu_cpu_nios2_oci_debug                                                                                                                                                                                ; Nios_sopc_cpu_cpu_nios2_oci_debug                      ; Nios_sopc    ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_nios2_oci:the_Nios_sopc_cpu_cpu_nios2_oci|Nios_sopc_cpu_cpu_nios2_oci_debug:the_Nios_sopc_cpu_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                            ; altera_std_synchronizer                                ; work         ;
;                |Nios_sopc_cpu_cpu_nios2_ocimem:the_Nios_sopc_cpu_cpu_nios2_ocimem|                                                                                                                     ; 116 (116)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 1 (1)             ; 53 (53)          ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_nios2_oci:the_Nios_sopc_cpu_cpu_nios2_oci|Nios_sopc_cpu_cpu_nios2_ocimem:the_Nios_sopc_cpu_cpu_nios2_ocimem                                                                                                                                                                                      ; Nios_sopc_cpu_cpu_nios2_ocimem                         ; Nios_sopc    ;
;                   |Nios_sopc_cpu_cpu_ociram_sp_ram_module:Nios_sopc_cpu_cpu_ociram_sp_ram|                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_nios2_oci:the_Nios_sopc_cpu_cpu_nios2_oci|Nios_sopc_cpu_cpu_nios2_ocimem:the_Nios_sopc_cpu_cpu_nios2_ocimem|Nios_sopc_cpu_cpu_ociram_sp_ram_module:Nios_sopc_cpu_cpu_ociram_sp_ram                                                                                                               ; Nios_sopc_cpu_cpu_ociram_sp_ram_module                 ; Nios_sopc    ;
;                      |altsyncram:the_altsyncram|                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_nios2_oci:the_Nios_sopc_cpu_cpu_nios2_oci|Nios_sopc_cpu_cpu_nios2_ocimem:the_Nios_sopc_cpu_cpu_nios2_ocimem|Nios_sopc_cpu_cpu_ociram_sp_ram_module:Nios_sopc_cpu_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                                                     ; altsyncram                                             ; work         ;
;                         |altsyncram_ac71:auto_generated|                                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_nios2_oci:the_Nios_sopc_cpu_cpu_nios2_oci|Nios_sopc_cpu_cpu_nios2_ocimem:the_Nios_sopc_cpu_cpu_nios2_ocimem|Nios_sopc_cpu_cpu_ociram_sp_ram_module:Nios_sopc_cpu_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated                                                      ; altsyncram_ac71                                        ; work         ;
;             |Nios_sopc_cpu_cpu_register_bank_a_module:Nios_sopc_cpu_cpu_register_bank_a|                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_register_bank_a_module:Nios_sopc_cpu_cpu_register_bank_a                                                                                                                                                                                                                                         ; Nios_sopc_cpu_cpu_register_bank_a_module               ; Nios_sopc    ;
;                |altsyncram:the_altsyncram|                                                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_register_bank_a_module:Nios_sopc_cpu_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                               ; altsyncram                                             ; work         ;
;                   |altsyncram_fic1:auto_generated|                                                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_register_bank_a_module:Nios_sopc_cpu_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_fic1:auto_generated                                                                                                                                                                                ; altsyncram_fic1                                        ; work         ;
;             |Nios_sopc_cpu_cpu_register_bank_b_module:Nios_sopc_cpu_cpu_register_bank_b|                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_register_bank_b_module:Nios_sopc_cpu_cpu_register_bank_b                                                                                                                                                                                                                                         ; Nios_sopc_cpu_cpu_register_bank_b_module               ; Nios_sopc    ;
;                |altsyncram:the_altsyncram|                                                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_register_bank_b_module:Nios_sopc_cpu_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                               ; altsyncram                                             ; work         ;
;                   |altsyncram_fic1:auto_generated|                                                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_register_bank_b_module:Nios_sopc_cpu_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_fic1:auto_generated                                                                                                                                                                                ; altsyncram_fic1                                        ; work         ;
;       |Nios_sopc_cpu_custom_instruction_master_multi_xconnect:cpu_custom_instruction_master_multi_xconnect|                                                                                            ; 55 (55)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (52)      ; 0 (0)             ; 3 (3)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_cpu_custom_instruction_master_multi_xconnect:cpu_custom_instruction_master_multi_xconnect                                                                                                                                                                                                                                                        ; Nios_sopc_cpu_custom_instruction_master_multi_xconnect ; Nios_sopc    ;
;       |Nios_sopc_jtag_uart:jtag_uart|                                                                                                                                                                  ; 162 (38)    ; 105 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (15)      ; 23 (3)            ; 92 (20)          ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart                                                                                                                                                                                                                                                                                                                              ; Nios_sopc_jtag_uart                                    ; Nios_sopc    ;
;          |Nios_sopc_jtag_uart_scfifo_r:the_Nios_sopc_jtag_uart_scfifo_r|                                                                                                                               ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|Nios_sopc_jtag_uart_scfifo_r:the_Nios_sopc_jtag_uart_scfifo_r                                                                                                                                                                                                                                                                ; Nios_sopc_jtag_uart_scfifo_r                           ; Nios_sopc    ;
;             |scfifo:rfifo|                                                                                                                                                                             ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|Nios_sopc_jtag_uart_scfifo_r:the_Nios_sopc_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                   ; scfifo                                                 ; work         ;
;                |scfifo_jr21:auto_generated|                                                                                                                                                            ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|Nios_sopc_jtag_uart_scfifo_r:the_Nios_sopc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                                        ; scfifo_jr21                                            ; work         ;
;                   |a_dpfifo_l011:dpfifo|                                                                                                                                                               ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|Nios_sopc_jtag_uart_scfifo_r:the_Nios_sopc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo                                                                                                                                                                                                   ; a_dpfifo_l011                                          ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                                                                                         ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|Nios_sopc_jtag_uart_scfifo_r:the_Nios_sopc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                           ; a_fefifo_7cf                                           ; work         ;
;                         |cntr_do7:count_usedw|                                                                                                                                                         ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|Nios_sopc_jtag_uart_scfifo_r:the_Nios_sopc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                                      ; cntr_do7                                               ; work         ;
;                      |altsyncram_nio1:FIFOram|                                                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|Nios_sopc_jtag_uart_scfifo_r:the_Nios_sopc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram                                                                                                                                                                           ; altsyncram_nio1                                        ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                                                                                                           ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|Nios_sopc_jtag_uart_scfifo_r:the_Nios_sopc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                             ; cntr_1ob                                               ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                                                                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|Nios_sopc_jtag_uart_scfifo_r:the_Nios_sopc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                                   ; cntr_1ob                                               ; work         ;
;          |Nios_sopc_jtag_uart_scfifo_w:the_Nios_sopc_jtag_uart_scfifo_w|                                                                                                                               ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|Nios_sopc_jtag_uart_scfifo_w:the_Nios_sopc_jtag_uart_scfifo_w                                                                                                                                                                                                                                                                ; Nios_sopc_jtag_uart_scfifo_w                           ; Nios_sopc    ;
;             |scfifo:wfifo|                                                                                                                                                                             ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|Nios_sopc_jtag_uart_scfifo_w:the_Nios_sopc_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                   ; scfifo                                                 ; work         ;
;                |scfifo_jr21:auto_generated|                                                                                                                                                            ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|Nios_sopc_jtag_uart_scfifo_w:the_Nios_sopc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                                        ; scfifo_jr21                                            ; work         ;
;                   |a_dpfifo_l011:dpfifo|                                                                                                                                                               ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|Nios_sopc_jtag_uart_scfifo_w:the_Nios_sopc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo                                                                                                                                                                                                   ; a_dpfifo_l011                                          ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                                                                                         ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|Nios_sopc_jtag_uart_scfifo_w:the_Nios_sopc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                           ; a_fefifo_7cf                                           ; work         ;
;                         |cntr_do7:count_usedw|                                                                                                                                                         ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|Nios_sopc_jtag_uart_scfifo_w:the_Nios_sopc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                                      ; cntr_do7                                               ; work         ;
;                      |altsyncram_nio1:FIFOram|                                                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|Nios_sopc_jtag_uart_scfifo_w:the_Nios_sopc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram                                                                                                                                                                           ; altsyncram_nio1                                        ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                                                                                                           ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|Nios_sopc_jtag_uart_scfifo_w:the_Nios_sopc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                             ; cntr_1ob                                               ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                                                                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|Nios_sopc_jtag_uart_scfifo_w:the_Nios_sopc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                                   ; cntr_1ob                                               ; work         ;
;          |alt_jtag_atlantic:Nios_sopc_jtag_uart_alt_jtag_atlantic|                                                                                                                                     ; 73 (73)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 20 (20)           ; 32 (32)          ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|alt_jtag_atlantic:Nios_sopc_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                                                      ; alt_jtag_atlantic                                      ; work         ;
;       |Nios_sopc_mem_Nios_PI:mem_nios_pi|                                                                                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_mem_Nios_PI:mem_nios_pi                                                                                                                                                                                                                                                                                                                          ; Nios_sopc_mem_Nios_PI                                  ; Nios_sopc    ;
;          |altsyncram:the_altsyncram|                                                                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_mem_Nios_PI:mem_nios_pi|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                ; altsyncram                                             ; work         ;
;             |altsyncram_b132:auto_generated|                                                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_mem_Nios_PI:mem_nios_pi|altsyncram:the_altsyncram|altsyncram_b132:auto_generated                                                                                                                                                                                                                                                                 ; altsyncram_b132                                        ; work         ;
;       |Nios_sopc_mm_interconnect_0:mm_interconnect_0|                                                                                                                                                  ; 1010 (0)    ; 559 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 297 (0)      ; 120 (0)           ; 593 (0)          ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                              ; Nios_sopc_mm_interconnect_0                            ; Nios_sopc    ;
;          |Nios_sopc_mm_interconnect_0_cmd_demux:cmd_demux|                                                                                                                                             ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|Nios_sopc_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                              ; Nios_sopc_mm_interconnect_0_cmd_demux                  ; Nios_sopc    ;
;          |Nios_sopc_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                                                                                     ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|Nios_sopc_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                      ; Nios_sopc_mm_interconnect_0_cmd_demux_001              ; Nios_sopc    ;
;          |Nios_sopc_mm_interconnect_0_cmd_mux_003:cmd_mux_003|                                                                                                                                         ; 54 (52)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 48 (44)          ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|Nios_sopc_mm_interconnect_0_cmd_mux_003:cmd_mux_003                                                                                                                                                                                                                                                          ; Nios_sopc_mm_interconnect_0_cmd_mux_003                ; Nios_sopc    ;
;             |altera_merlin_arbitrator:arb|                                                                                                                                                             ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|Nios_sopc_mm_interconnect_0_cmd_mux_003:cmd_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                                                             ; altera_merlin_arbitrator                               ; Nios_sopc    ;
;          |Nios_sopc_mm_interconnect_0_cmd_mux_003:cmd_mux_007|                                                                                                                                         ; 50 (48)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 47 (43)          ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|Nios_sopc_mm_interconnect_0_cmd_mux_003:cmd_mux_007                                                                                                                                                                                                                                                          ; Nios_sopc_mm_interconnect_0_cmd_mux_003                ; Nios_sopc    ;
;             |altera_merlin_arbitrator:arb|                                                                                                                                                             ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|Nios_sopc_mm_interconnect_0_cmd_mux_003:cmd_mux_007|altera_merlin_arbitrator:arb                                                                                                                                                                                                                             ; altera_merlin_arbitrator                               ; Nios_sopc    ;
;          |Nios_sopc_mm_interconnect_0_router:router|                                                                                                                                                   ; 44 (44)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 8 (8)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|Nios_sopc_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                    ; Nios_sopc_mm_interconnect_0_router                     ; Nios_sopc    ;
;          |Nios_sopc_mm_interconnect_0_router_001:router_001|                                                                                                                                           ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|Nios_sopc_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                            ; Nios_sopc_mm_interconnect_0_router_001                 ; Nios_sopc    ;
;          |Nios_sopc_mm_interconnect_0_rsp_demux_003:rsp_demux_003|                                                                                                                                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|Nios_sopc_mm_interconnect_0_rsp_demux_003:rsp_demux_003                                                                                                                                                                                                                                                      ; Nios_sopc_mm_interconnect_0_rsp_demux_003              ; Nios_sopc    ;
;          |Nios_sopc_mm_interconnect_0_rsp_demux_003:rsp_demux_007|                                                                                                                                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|Nios_sopc_mm_interconnect_0_rsp_demux_003:rsp_demux_007                                                                                                                                                                                                                                                      ; Nios_sopc_mm_interconnect_0_rsp_demux_003              ; Nios_sopc    ;
;          |Nios_sopc_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                                                                                 ; 202 (202)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 101 (101)    ; 0 (0)             ; 101 (101)        ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|Nios_sopc_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                  ; Nios_sopc_mm_interconnect_0_rsp_mux                    ; Nios_sopc    ;
;          |Nios_sopc_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                                                                                                                         ; 34 (34)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 33 (33)          ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|Nios_sopc_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                                          ; Nios_sopc_mm_interconnect_0_rsp_mux_001                ; Nios_sopc    ;
;          |altera_avalon_sc_fifo:accelerometer_spi_0_avalon_accelerometer_spi_mode_slave_agent_rsp_fifo|                                                                                                ; 21 (21)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 3 (3)             ; 9 (9)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:accelerometer_spi_0_avalon_accelerometer_spi_mode_slave_agent_rsp_fifo                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                                  ; Nios_sopc    ;
;          |altera_avalon_sc_fifo:cpu_debug_mem_slave_agent_rsp_fifo|                                                                                                                                    ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 7 (7)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                                  ; Nios_sopc    ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|                                                                                                                            ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                                  ; Nios_sopc    ;
;          |altera_avalon_sc_fifo:mem_nios_pi_s1_agent_rsp_fifo|                                                                                                                                         ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mem_nios_pi_s1_agent_rsp_fifo                                                                                                                                                                                                                                                          ; altera_avalon_sc_fifo                                  ; Nios_sopc    ;
;          |altera_avalon_sc_fifo:mtl_ip_s0_agent_rsp_fifo|                                                                                                                                              ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mtl_ip_s0_agent_rsp_fifo                                                                                                                                                                                                                                                               ; altera_avalon_sc_fifo                                  ; Nios_sopc    ;
;          |altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|                                                                                                                                  ; 189 (189)   ; 170 (170)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 74 (74)           ; 97 (97)          ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                                  ; Nios_sopc    ;
;          |altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|                                                                                                                                    ; 74 (74)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 7 (7)             ; 57 (57)          ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                                  ; Nios_sopc    ;
;          |altera_avalon_sc_fifo:sysid_qsys_control_slave_agent_rsp_fifo|                                                                                                                               ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_control_slave_agent_rsp_fifo                                                                                                                                                                                                                                                ; altera_avalon_sc_fifo                                  ; Nios_sopc    ;
;          |altera_avalon_sc_fifo:timer_system_s1_agent_rsp_fifo|                                                                                                                                        ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_system_s1_agent_rsp_fifo                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                                  ; Nios_sopc    ;
;          |altera_avalon_sc_fifo:timer_timestamp_s1_agent_rsp_fifo|                                                                                                                                     ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_timestamp_s1_agent_rsp_fifo                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                                  ; Nios_sopc    ;
;          |altera_merlin_master_agent:cpu_data_master_agent|                                                                                                                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:cpu_data_master_agent                                                                                                                                                                                                                                                             ; altera_merlin_master_agent                             ; Nios_sopc    ;
;          |altera_merlin_slave_agent:accelerometer_spi_0_avalon_accelerometer_spi_mode_slave_agent|                                                                                                     ; 12 (4)      ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (4)        ; 0 (0)             ; 4 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:accelerometer_spi_0_avalon_accelerometer_spi_mode_slave_agent                                                                                                                                                                                                                      ; altera_merlin_slave_agent                              ; Nios_sopc    ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                                                                                            ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:accelerometer_spi_0_avalon_accelerometer_spi_mode_slave_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                        ; altera_merlin_burst_uncompressor                       ; Nios_sopc    ;
;          |altera_merlin_slave_agent:cpu_debug_mem_slave_agent|                                                                                                                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:cpu_debug_mem_slave_agent                                                                                                                                                                                                                                                          ; altera_merlin_slave_agent                              ; Nios_sopc    ;
;          |altera_merlin_slave_agent:sdram_controller_s1_agent|                                                                                                                                         ; 16 (8)      ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (7)       ; 0 (0)             ; 4 (1)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_controller_s1_agent                                                                                                                                                                                                                                                          ; altera_merlin_slave_agent                              ; Nios_sopc    ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                                                                                            ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_controller_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                            ; altera_merlin_burst_uncompressor                       ; Nios_sopc    ;
;          |altera_merlin_slave_agent:sysid_qsys_control_slave_agent|                                                                                                                                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_qsys_control_slave_agent                                                                                                                                                                                                                                                     ; altera_merlin_slave_agent                              ; Nios_sopc    ;
;          |altera_merlin_slave_agent:timer_system_s1_agent|                                                                                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:timer_system_s1_agent                                                                                                                                                                                                                                                              ; altera_merlin_slave_agent                              ; Nios_sopc    ;
;          |altera_merlin_slave_agent:timer_timestamp_s1_agent|                                                                                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:timer_timestamp_s1_agent                                                                                                                                                                                                                                                           ; altera_merlin_slave_agent                              ; Nios_sopc    ;
;          |altera_merlin_slave_translator:accelerometer_spi_0_avalon_accelerometer_spi_mode_slave_translator|                                                                                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:accelerometer_spi_0_avalon_accelerometer_spi_mode_slave_translator                                                                                                                                                                                                            ; altera_merlin_slave_translator                         ; Nios_sopc    ;
;          |altera_merlin_slave_translator:cpu_debug_mem_slave_translator|                                                                                                                               ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 19 (19)          ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:cpu_debug_mem_slave_translator                                                                                                                                                                                                                                                ; altera_merlin_slave_translator                         ; Nios_sopc    ;
;          |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                                                                                                       ; 24 (24)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 23 (23)          ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                                                        ; altera_merlin_slave_translator                         ; Nios_sopc    ;
;          |altera_merlin_slave_translator:mem_nios_pi_s1_translator|                                                                                                                                    ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:mem_nios_pi_s1_translator                                                                                                                                                                                                                                                     ; altera_merlin_slave_translator                         ; Nios_sopc    ;
;          |altera_merlin_slave_translator:mtl_ip_s0_translator|                                                                                                                                         ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 7 (7)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:mtl_ip_s0_translator                                                                                                                                                                                                                                                          ; altera_merlin_slave_translator                         ; Nios_sopc    ;
;          |altera_merlin_slave_translator:sysid_qsys_control_slave_translator|                                                                                                                          ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 5 (5)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_control_slave_translator                                                                                                                                                                                                                                           ; altera_merlin_slave_translator                         ; Nios_sopc    ;
;          |altera_merlin_slave_translator:timer_system_s1_translator|                                                                                                                                   ; 24 (24)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 20 (20)          ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_system_s1_translator                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                         ; Nios_sopc    ;
;          |altera_merlin_slave_translator:timer_timestamp_s1_translator|                                                                                                                                ; 23 (23)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 3 (3)             ; 16 (16)          ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_timestamp_s1_translator                                                                                                                                                                                                                                                 ; altera_merlin_slave_translator                         ; Nios_sopc    ;
;          |altera_merlin_traffic_limiter:cpu_data_master_limiter|                                                                                                                                       ; 30 (30)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 2 (2)             ; 15 (15)          ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu_data_master_limiter                                                                                                                                                                                                                                                        ; altera_merlin_traffic_limiter                          ; Nios_sopc    ;
;          |altera_merlin_traffic_limiter:cpu_instruction_master_limiter|                                                                                                                                ; 15 (15)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 1 (1)             ; 6 (6)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu_instruction_master_limiter                                                                                                                                                                                                                                                 ; altera_merlin_traffic_limiter                          ; Nios_sopc    ;
;          |altera_merlin_width_adapter:accelerometer_spi_0_avalon_accelerometer_spi_mode_slave_cmd_width_adapter|                                                                                       ; 38 (38)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 32 (32)          ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:accelerometer_spi_0_avalon_accelerometer_spi_mode_slave_cmd_width_adapter                                                                                                                                                                                                        ; altera_merlin_width_adapter                            ; Nios_sopc    ;
;          |altera_merlin_width_adapter:accelerometer_spi_0_avalon_accelerometer_spi_mode_slave_rsp_width_adapter|                                                                                       ; 29 (29)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 25 (25)          ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:accelerometer_spi_0_avalon_accelerometer_spi_mode_slave_rsp_width_adapter                                                                                                                                                                                                        ; altera_merlin_width_adapter                            ; Nios_sopc    ;
;          |altera_merlin_width_adapter:sdram_controller_s1_cmd_width_adapter|                                                                                                                           ; 87 (87)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 85 (85)          ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_cmd_width_adapter                                                                                                                                                                                                                                            ; altera_merlin_width_adapter                            ; Nios_sopc    ;
;          |altera_merlin_width_adapter:sdram_controller_s1_rsp_width_adapter|                                                                                                                           ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_rsp_width_adapter                                                                                                                                                                                                                                            ; altera_merlin_width_adapter                            ; Nios_sopc    ;
;       |Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|                                                                                                            ; 2287 (0)    ; 646 (0)                   ; 0 (0)         ; 15904       ; 4    ; 10           ; 2       ; 4         ; 0    ; 0            ; 1597 (0)     ; 158 (0)           ; 532 (0)          ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0                                                                                                                                                                                                                                                                        ; Nios_sopc_nios_custom_instr_floating_point_2_0         ; Nios_sopc    ;
;          |fpoint2_combi:fpci_combi|                                                                                                                                                                    ; 167 (43)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 154 (39)     ; 0 (0)             ; 13 (4)           ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_combi:fpci_combi                                                                                                                                                                                                                                               ; fpoint2_combi                                          ; nios_sopc    ;
;             |FPCompareFused:\COMP_GEN:compare|                                                                                                                                                         ; 123 (123)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 115 (115)    ; 0 (0)             ; 8 (8)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_combi:fpci_combi|FPCompareFused:\COMP_GEN:compare                                                                                                                                                                                                              ; FPCompareFused                                         ; nios_sopc    ;
;             |FPMinMaxFused:\COMP_GEN:FPMinMax|                                                                                                                                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_combi:fpci_combi|FPMinMaxFused:\COMP_GEN:FPMinMax                                                                                                                                                                                                              ; FPMinMaxFused                                          ; nios_sopc    ;
;          |fpoint2_multi:fpci_multi|                                                                                                                                                                    ; 2120 (10)   ; 646 (5)                   ; 0 (0)         ; 15904       ; 4    ; 10           ; 2       ; 4         ; 0    ; 0            ; 1443 (5)     ; 158 (0)           ; 519 (5)          ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi                                                                                                                                                                                                                                               ; fpoint2_multi                                          ; nios_sopc    ;
;             |fpoint2_multi_datapath:datapath|                                                                                                                                                          ; 2110 (142)  ; 641 (0)                   ; 0 (0)         ; 15904       ; 4    ; 10           ; 2       ; 4         ; 0    ; 0            ; 1438 (142)   ; 158 (0)           ; 514 (4)          ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath                                                                                                                                                                                                               ; fpoint2_multi_datapath                                 ; nios_sopc    ;
;                |FPAddSub:\ARITH_GEN:addsub|                                                                                                                                                            ; 683 (569)   ; 235 (89)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 439 (428)    ; 19 (1)            ; 225 (211)        ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:\ARITH_GEN:addsub                                                                                                                                                                                    ; FPAddSub                                               ; nios_sopc    ;
;                   |fpoint2_multi_dspba_delay:ld_InvExcRNaN_uid138_fpAddSubTest_ieeeAdd_q_to_signRPostExc_uid139_fpAddSubTest_ieeeAdd_a|                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:\ARITH_GEN:addsub|fpoint2_multi_dspba_delay:ld_InvExcRNaN_uid138_fpAddSubTest_ieeeAdd_q_to_signRPostExc_uid139_fpAddSubTest_ieeeAdd_a                                                                ; fpoint2_multi_dspba_delay                              ; nios_sopc    ;
;                   |fpoint2_multi_dspba_delay:ld_closePathA_uid68_fpAddSubTest_ieeeAdd_n_to_closePath_uid69_fpAddSubTest_ieeeAdd_a|                                                                     ; 10 (10)     ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 1 (1)             ; 1 (1)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:\ARITH_GEN:addsub|fpoint2_multi_dspba_delay:ld_closePathA_uid68_fpAddSubTest_ieeeAdd_n_to_closePath_uid69_fpAddSubTest_ieeeAdd_a                                                                     ; fpoint2_multi_dspba_delay                              ; nios_sopc    ;
;                   |fpoint2_multi_dspba_delay:ld_effSub_uid58_fpAddSubTest_ieeeAdd_q_to_excRInfVInC_uid122_fpAddSubTest_ieeeAdd_a|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:\ARITH_GEN:addsub|fpoint2_multi_dspba_delay:ld_effSub_uid58_fpAddSubTest_ieeeAdd_q_to_excRInfVInC_uid122_fpAddSubTest_ieeeAdd_a                                                                      ; fpoint2_multi_dspba_delay                              ; nios_sopc    ;
;                   |fpoint2_multi_dspba_delay:ld_excRNaN_uid126_fpAddSubTest_ieeeAdd_q_to_concExc_uid127_fpAddSubTest_ieeeAdd_c|                                                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:\ARITH_GEN:addsub|fpoint2_multi_dspba_delay:ld_excRNaN_uid126_fpAddSubTest_ieeeAdd_q_to_concExc_uid127_fpAddSubTest_ieeeAdd_c                                                                        ; fpoint2_multi_dspba_delay                              ; nios_sopc    ;
;                   |fpoint2_multi_dspba_delay:ld_exc_I_uid29_fpAddSubTest_ieeeAdd_q_to_excRInfVInC_uid122_fpAddSubTest_ieeeAdd_b|                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:\ARITH_GEN:addsub|fpoint2_multi_dspba_delay:ld_exc_I_uid29_fpAddSubTest_ieeeAdd_q_to_excRInfVInC_uid122_fpAddSubTest_ieeeAdd_b                                                                       ; fpoint2_multi_dspba_delay                              ; nios_sopc    ;
;                   |fpoint2_multi_dspba_delay:ld_exc_I_uid45_fpAddSubTest_ieeeAdd_q_to_excRInfVInC_uid122_fpAddSubTest_ieeeAdd_c|                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:\ARITH_GEN:addsub|fpoint2_multi_dspba_delay:ld_exc_I_uid45_fpAddSubTest_ieeeAdd_q_to_excRInfVInC_uid122_fpAddSubTest_ieeeAdd_c                                                                       ; fpoint2_multi_dspba_delay                              ; nios_sopc    ;
;                   |fpoint2_multi_dspba_delay:ld_exc_N_uid31_fpAddSubTest_ieeeAdd_q_to_excRInfVInC_uid122_fpAddSubTest_ieeeAdd_d|                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:\ARITH_GEN:addsub|fpoint2_multi_dspba_delay:ld_exc_N_uid31_fpAddSubTest_ieeeAdd_q_to_excRInfVInC_uid122_fpAddSubTest_ieeeAdd_d                                                                       ; fpoint2_multi_dspba_delay                              ; nios_sopc    ;
;                   |fpoint2_multi_dspba_delay:ld_exc_N_uid47_fpAddSubTest_ieeeAdd_q_to_excRInfVInC_uid122_fpAddSubTest_ieeeAdd_e|                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:\ARITH_GEN:addsub|fpoint2_multi_dspba_delay:ld_exc_N_uid47_fpAddSubTest_ieeeAdd_q_to_excRInfVInC_uid122_fpAddSubTest_ieeeAdd_e                                                                       ; fpoint2_multi_dspba_delay                              ; nios_sopc    ;
;                   |fpoint2_multi_dspba_delay:ld_exc_R_uid35_fpAddSubTest_ieeeAdd_q_to_signRReg_uid130_fpAddSubTest_ieeeAdd_a|                                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:\ARITH_GEN:addsub|fpoint2_multi_dspba_delay:ld_exc_R_uid35_fpAddSubTest_ieeeAdd_q_to_signRReg_uid130_fpAddSubTest_ieeeAdd_a                                                                          ; fpoint2_multi_dspba_delay                              ; nios_sopc    ;
;                   |fpoint2_multi_dspba_delay:ld_exc_R_uid51_fpAddSubTest_ieeeAdd_q_to_signRReg_uid130_fpAddSubTest_ieeeAdd_b|                                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:\ARITH_GEN:addsub|fpoint2_multi_dspba_delay:ld_exc_R_uid51_fpAddSubTest_ieeeAdd_q_to_signRReg_uid130_fpAddSubTest_ieeeAdd_b                                                                          ; fpoint2_multi_dspba_delay                              ; nios_sopc    ;
;                   |fpoint2_multi_dspba_delay:ld_expAmExpBZ_uid75_fpAddSubTest_ieeeAdd_b_to_oFracBREXC2SPostAlign_uid80_fpAddSubTest_ieeeAdd_b|                                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:\ARITH_GEN:addsub|fpoint2_multi_dspba_delay:ld_expAmExpBZ_uid75_fpAddSubTest_ieeeAdd_b_to_oFracBREXC2SPostAlign_uid80_fpAddSubTest_ieeeAdd_b                                                         ; fpoint2_multi_dspba_delay                              ; nios_sopc    ;
;                   |fpoint2_multi_dspba_delay:ld_expRPreExc_uid117_fpAddSubTest_ieeeAdd_b_to_expRPostExc_uid147_fpAddSubTest_ieeeAdd_d|                                                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:\ARITH_GEN:addsub|fpoint2_multi_dspba_delay:ld_expRPreExc_uid117_fpAddSubTest_ieeeAdd_b_to_expRPostExc_uid147_fpAddSubTest_ieeeAdd_d                                                                 ; fpoint2_multi_dspba_delay                              ; nios_sopc    ;
;                   |fpoint2_multi_dspba_delay:ld_expXIsZero_uid24_fpAddSubTest_ieeeAdd_q_to_excRZeroVInC_uid119_fpAddSubTest_ieeeAdd_a|                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:\ARITH_GEN:addsub|fpoint2_multi_dspba_delay:ld_expXIsZero_uid24_fpAddSubTest_ieeeAdd_q_to_excRZeroVInC_uid119_fpAddSubTest_ieeeAdd_a                                                                 ; fpoint2_multi_dspba_delay                              ; nios_sopc    ;
;                   |fpoint2_multi_dspba_delay:ld_expXIsZero_uid40_fpAddSubTest_ieeeAdd_q_to_excRZeroVInC_uid119_fpAddSubTest_ieeeAdd_b|                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:\ARITH_GEN:addsub|fpoint2_multi_dspba_delay:ld_expXIsZero_uid40_fpAddSubTest_ieeeAdd_q_to_excRZeroVInC_uid119_fpAddSubTest_ieeeAdd_b                                                                 ; fpoint2_multi_dspba_delay                              ; nios_sopc    ;
;                   |fpoint2_multi_dspba_delay:ld_exp_uid23_fpAddSubTest_ieeeAdd_b_to_expInc_uid109_fpAddSubTest_ieeeAdd_a|                                                                              ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 15 (15)          ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:\ARITH_GEN:addsub|fpoint2_multi_dspba_delay:ld_exp_uid23_fpAddSubTest_ieeeAdd_b_to_expInc_uid109_fpAddSubTest_ieeeAdd_a                                                                              ; fpoint2_multi_dspba_delay                              ; nios_sopc    ;
;                   |fpoint2_multi_dspba_delay:ld_fracAddResultNoSignExt_closePath_uid82_fpAddSubTest_ieeeAdd_b_to_leftShiftStage0_uid202_fracPostNorm_closePathExt_uid84_fpAddSubTest_ieeeAdd_c|        ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 24 (24)          ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:\ARITH_GEN:addsub|fpoint2_multi_dspba_delay:ld_fracAddResultNoSignExt_closePath_uid82_fpAddSubTest_ieeeAdd_b_to_leftShiftStage0_uid202_fracPostNorm_closePathExt_uid84_fpAddSubTest_ieeeAdd_c        ; fpoint2_multi_dspba_delay                              ; nios_sopc    ;
;                   |fpoint2_multi_dspba_delay:ld_fracRPreExc_uid116_fpAddSubTest_ieeeAdd_b_to_fracRPostExc_uid143_fpAddSubTest_ieeeAdd_d|                                                               ; 26 (26)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 23 (23)          ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:\ARITH_GEN:addsub|fpoint2_multi_dspba_delay:ld_fracRPreExc_uid116_fpAddSubTest_ieeeAdd_b_to_fracRPostExc_uid143_fpAddSubTest_ieeeAdd_d                                                               ; fpoint2_multi_dspba_delay                              ; nios_sopc    ;
;                   |fpoint2_multi_dspba_delay:ld_frac_uid27_fpAddSubTest_ieeeAdd_b_to_oFracA_uid63_fpAddSubTest_ieeeAdd_a|                                                                              ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:\ARITH_GEN:addsub|fpoint2_multi_dspba_delay:ld_frac_uid27_fpAddSubTest_ieeeAdd_b_to_oFracA_uid63_fpAddSubTest_ieeeAdd_a                                                                              ; fpoint2_multi_dspba_delay                              ; nios_sopc    ;
;                   |fpoint2_multi_dspba_delay:ld_regInputs_uid118_fpAddSubTest_ieeeAdd_q_to_excRZeroVInC_uid119_fpAddSubTest_ieeeAdd_c|                                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:\ARITH_GEN:addsub|fpoint2_multi_dspba_delay:ld_regInputs_uid118_fpAddSubTest_ieeeAdd_q_to_excRZeroVInC_uid119_fpAddSubTest_ieeeAdd_c                                                                 ; fpoint2_multi_dspba_delay                              ; nios_sopc    ;
;                   |fpoint2_multi_dspba_delay:ld_reg_regInputs_uid118_fpAddSubTest_ieeeAdd_0_to_rInfOvf_uid121_fpAddSubTest_ieeeAdd_1_q_to_rInfOvf_uid121_fpAddSubTest_ieeeAdd_a|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:\ARITH_GEN:addsub|fpoint2_multi_dspba_delay:ld_reg_regInputs_uid118_fpAddSubTest_ieeeAdd_0_to_rInfOvf_uid121_fpAddSubTest_ieeeAdd_1_q_to_rInfOvf_uid121_fpAddSubTest_ieeeAdd_a                       ; fpoint2_multi_dspba_delay                              ; nios_sopc    ;
;                   |fpoint2_multi_dspba_delay:ld_rightShiftStageSel1Dto0_uid256_alignmentShifter_uid93_fpAddSubTest_ieeeAdd_b_to_rightShiftStage1_uid257_alignmentShifter_uid93_fpAddSubTest_ieeeAdd_b| ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:\ARITH_GEN:addsub|fpoint2_multi_dspba_delay:ld_rightShiftStageSel1Dto0_uid256_alignmentShifter_uid93_fpAddSubTest_ieeeAdd_b_to_rightShiftStage1_uid257_alignmentShifter_uid93_fpAddSubTest_ieeeAdd_b ; fpoint2_multi_dspba_delay                              ; nios_sopc    ;
;                   |fpoint2_multi_dspba_delay:ld_rightShiftStageSel4Dto2_uid242_alignmentShifter_uid93_fpAddSubTest_ieeeAdd_b_to_rightShiftStage0_uid243_alignmentShifter_uid93_fpAddSubTest_ieeeAdd_b| ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:\ARITH_GEN:addsub|fpoint2_multi_dspba_delay:ld_rightShiftStageSel4Dto2_uid242_alignmentShifter_uid93_fpAddSubTest_ieeeAdd_b_to_rightShiftStage0_uid243_alignmentShifter_uid93_fpAddSubTest_ieeeAdd_b ; fpoint2_multi_dspba_delay                              ; nios_sopc    ;
;                   |fpoint2_multi_dspba_delay:ld_sigA_uid56_fpAddSubTest_ieeeAdd_b_to_signRReg_uid130_fpAddSubTest_ieeeAdd_c|                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:\ARITH_GEN:addsub|fpoint2_multi_dspba_delay:ld_sigA_uid56_fpAddSubTest_ieeeAdd_b_to_signRReg_uid130_fpAddSubTest_ieeeAdd_c                                                                           ; fpoint2_multi_dspba_delay                              ; nios_sopc    ;
;                   |fpoint2_multi_dspba_delay:ld_signRInf_uid133_fpAddSubTest_ieeeAdd_q_to_signRInfRZRReg_uid137_fpAddSubTest_ieeeAdd_a|                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:\ARITH_GEN:addsub|fpoint2_multi_dspba_delay:ld_signRInf_uid133_fpAddSubTest_ieeeAdd_q_to_signRInfRZRReg_uid137_fpAddSubTest_ieeeAdd_a                                                                ; fpoint2_multi_dspba_delay                              ; nios_sopc    ;
;                   |fpoint2_multi_dspba_delay:ld_signRPostExc_uid139_fpAddSubTest_ieeeAdd_q_to_R_uid148_fpAddSubTest_ieeeAdd_c|                                                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:\ARITH_GEN:addsub|fpoint2_multi_dspba_delay:ld_signRPostExc_uid139_fpAddSubTest_ieeeAdd_q_to_R_uid148_fpAddSubTest_ieeeAdd_c                                                                         ; fpoint2_multi_dspba_delay                              ; nios_sopc    ;
;                   |fpoint2_multi_dspba_delay:ld_signRZero_uid136_fpAddSubTest_ieeeAdd_q_to_signRInfRZRReg_uid137_fpAddSubTest_ieeeAdd_b|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:\ARITH_GEN:addsub|fpoint2_multi_dspba_delay:ld_signRZero_uid136_fpAddSubTest_ieeeAdd_q_to_signRInfRZRReg_uid137_fpAddSubTest_ieeeAdd_b                                                               ; fpoint2_multi_dspba_delay                              ; nios_sopc    ;
;                   |fpoint2_multi_dspba_delay:ld_vCount_uid152_countValue_closePath_uid83_fpAddSubTest_ieeeAdd_q_to_r_uid179_countValue_closePath_uid83_fpAddSubTest_ieeeAdd_e|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:\ARITH_GEN:addsub|fpoint2_multi_dspba_delay:ld_vCount_uid152_countValue_closePath_uid83_fpAddSubTest_ieeeAdd_q_to_r_uid179_countValue_closePath_uid83_fpAddSubTest_ieeeAdd_e                         ; fpoint2_multi_dspba_delay                              ; nios_sopc    ;
;                   |fpoint2_multi_dspba_delay:ld_vStage_uid161_countValue_closePath_uid83_fpAddSubTest_ieeeAdd_b_to_vStagei_uid163_countValue_closePath_uid83_fpAddSubTest_ieeeAdd_d|                   ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:\ARITH_GEN:addsub|fpoint2_multi_dspba_delay:ld_vStage_uid161_countValue_closePath_uid83_fpAddSubTest_ieeeAdd_b_to_vStagei_uid163_countValue_closePath_uid83_fpAddSubTest_ieeeAdd_d                   ; fpoint2_multi_dspba_delay                              ; nios_sopc    ;
;                |FPDiv:\ARITH_GEN:div|                                                                                                                                                                  ; 428 (428)   ; 123 (123)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 304 (304)    ; 27 (27)           ; 97 (97)          ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPDiv:\ARITH_GEN:div                                                                                                                                                                                          ; FPDiv                                                  ; nios_sopc    ;
;                |FPMult:\ARITH_GEN:multiply|                                                                                                                                                            ; 168 (139)   ; 64 (34)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 2       ; 1         ; 0    ; 0            ; 104 (104)    ; 4 (0)             ; 60 (48)          ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:\ARITH_GEN:multiply                                                                                                                                                                                    ; FPMult                                                 ; nios_sopc    ;
;                   |fpoint2_multi_dspba_delay:ld_excRNaN_uid78_fpMulTest_q_to_concExc_uid79_fpMulTest_c|                                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:\ARITH_GEN:multiply|fpoint2_multi_dspba_delay:ld_excRNaN_uid78_fpMulTest_q_to_concExc_uid79_fpMulTest_c                                                                                                ; fpoint2_multi_dspba_delay                              ; nios_sopc    ;
;                   |fpoint2_multi_dspba_delay:ld_excXIAndExcYI_uid70_fpMulTest_q_to_excRInf_uid74_fpMulTest_a|                                                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:\ARITH_GEN:multiply|fpoint2_multi_dspba_delay:ld_excXIAndExcYI_uid70_fpMulTest_q_to_excRInf_uid74_fpMulTest_a                                                                                          ; fpoint2_multi_dspba_delay                              ; nios_sopc    ;
;                   |fpoint2_multi_dspba_delay:ld_excXRAndExcYI_uid71_fpMulTest_q_to_excRInf_uid74_fpMulTest_b|                                                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:\ARITH_GEN:multiply|fpoint2_multi_dspba_delay:ld_excXRAndExcYI_uid71_fpMulTest_q_to_excRInf_uid74_fpMulTest_b                                                                                          ; fpoint2_multi_dspba_delay                              ; nios_sopc    ;
;                   |fpoint2_multi_dspba_delay:ld_excXZAndExcYR_uid66_fpMulTest_q_to_excRZero_uid69_fpMulTest_b|                                                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:\ARITH_GEN:multiply|fpoint2_multi_dspba_delay:ld_excXZAndExcYR_uid66_fpMulTest_q_to_excRZero_uid69_fpMulTest_b                                                                                         ; fpoint2_multi_dspba_delay                              ; nios_sopc    ;
;                   |fpoint2_multi_dspba_delay:ld_excXZAndExcYZ_uid65_fpMulTest_q_to_excRZero_uid69_fpMulTest_a|                                                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:\ARITH_GEN:multiply|fpoint2_multi_dspba_delay:ld_excXZAndExcYZ_uid65_fpMulTest_q_to_excRZero_uid69_fpMulTest_a                                                                                         ; fpoint2_multi_dspba_delay                              ; nios_sopc    ;
;                   |fpoint2_multi_dspba_delay:ld_excYRAndExcXI_uid72_fpMulTest_q_to_excRInf_uid74_fpMulTest_c|                                                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:\ARITH_GEN:multiply|fpoint2_multi_dspba_delay:ld_excYRAndExcXI_uid72_fpMulTest_q_to_excRInf_uid74_fpMulTest_c                                                                                          ; fpoint2_multi_dspba_delay                              ; nios_sopc    ;
;                   |fpoint2_multi_dspba_delay:ld_excYZAndExcXR_uid67_fpMulTest_q_to_excRZero_uid69_fpMulTest_c|                                                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:\ARITH_GEN:multiply|fpoint2_multi_dspba_delay:ld_excYZAndExcXR_uid67_fpMulTest_q_to_excRZero_uid69_fpMulTest_c                                                                                         ; fpoint2_multi_dspba_delay                              ; nios_sopc    ;
;                   |fpoint2_multi_dspba_delay:ld_exc_R_uid29_fpMulTest_q_to_excZC3_uid68_fpMulTest_a|                                                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:\ARITH_GEN:multiply|fpoint2_multi_dspba_delay:ld_exc_R_uid29_fpMulTest_q_to_excZC3_uid68_fpMulTest_a                                                                                                   ; fpoint2_multi_dspba_delay                              ; nios_sopc    ;
;                   |fpoint2_multi_dspba_delay:ld_exc_R_uid45_fpMulTest_q_to_excZC3_uid68_fpMulTest_b|                                                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:\ARITH_GEN:multiply|fpoint2_multi_dspba_delay:ld_exc_R_uid45_fpMulTest_q_to_excZC3_uid68_fpMulTest_b                                                                                                   ; fpoint2_multi_dspba_delay                              ; nios_sopc    ;
;                   |fpoint2_multi_dspba_delay:ld_expSum_uid46_fpMulTest_q_to_expSumMBias_uid48_fpMulTest_a|                                                                                             ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:\ARITH_GEN:multiply|fpoint2_multi_dspba_delay:ld_expSum_uid46_fpMulTest_q_to_expSumMBias_uid48_fpMulTest_a                                                                                             ; fpoint2_multi_dspba_delay                              ; nios_sopc    ;
;                   |fpoint2_multi_dspba_delay:ld_normalizeBit_uid50_fpMulTest_b_to_roundBitAndNormalizationOp_uid57_fpMulTest_c|                                                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:\ARITH_GEN:multiply|fpoint2_multi_dspba_delay:ld_normalizeBit_uid50_fpMulTest_b_to_roundBitAndNormalizationOp_uid57_fpMulTest_c                                                                        ; fpoint2_multi_dspba_delay                              ; nios_sopc    ;
;                   |fpoint2_multi_dspba_delay:ld_signRPostExc_uid91_fpMulTest_q_to_R_uid92_fpMulTest_c|                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:\ARITH_GEN:multiply|fpoint2_multi_dspba_delay:ld_signRPostExc_uid91_fpMulTest_q_to_R_uid92_fpMulTest_c                                                                                                 ; fpoint2_multi_dspba_delay                              ; nios_sopc    ;
;                   |lpm_mult:sm0_uid99_prod_uid49_fpMulTest_component|                                                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:\ARITH_GEN:multiply|lpm_mult:sm0_uid99_prod_uid49_fpMulTest_component                                                                                                                                  ; lpm_mult                                               ; work         ;
;                      |mult_aiu:auto_generated|                                                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:\ARITH_GEN:multiply|lpm_mult:sm0_uid99_prod_uid49_fpMulTest_component|mult_aiu:auto_generated                                                                                                          ; mult_aiu                                               ; work         ;
;                   |lpm_mult:sm1_uid102_prod_uid49_fpMulTest_component|                                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:\ARITH_GEN:multiply|lpm_mult:sm1_uid102_prod_uid49_fpMulTest_component                                                                                                                                 ; lpm_mult                                               ; work         ;
;                      |mult_9iu:auto_generated|                                                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:\ARITH_GEN:multiply|lpm_mult:sm1_uid102_prod_uid49_fpMulTest_component|mult_9iu:auto_generated                                                                                                         ; mult_9iu                                               ; work         ;
;                   |lpm_mult:topProd_uid96_prod_uid49_fpMulTest_component|                                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:\ARITH_GEN:multiply|lpm_mult:topProd_uid96_prod_uid49_fpMulTest_component                                                                                                                              ; lpm_mult                                               ; work         ;
;                      |mult_flu:auto_generated|                                                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:\ARITH_GEN:multiply|lpm_mult:topProd_uid96_prod_uid49_fpMulTest_component|mult_flu:auto_generated                                                                                                      ; mult_flu                                               ; work         ;
;                |FPSqrt:\FPSQRT_GEN:sqrt|                                                                                                                                                               ; 271 (154)   ; 150 (38)                  ; 0 (0)         ; 15904       ; 4    ; 6            ; 0       ; 3         ; 0    ; 0            ; 121 (116)    ; 107 (0)           ; 43 (39)          ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt                                                                                                                                                                                       ; FPSqrt                                                 ; nios_sopc    ;
;                   |altsyncram:memoryC0_uid62_sqrtTableGenerator_lutmem_dmem|                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7424        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|altsyncram:memoryC0_uid62_sqrtTableGenerator_lutmem_dmem                                                                                                                              ; altsyncram                                             ; work         ;
;                      |altsyncram_0au3:auto_generated|                                                                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7424        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|altsyncram:memoryC0_uid62_sqrtTableGenerator_lutmem_dmem|altsyncram_0au3:auto_generated                                                                                               ; altsyncram_0au3                                        ; work         ;
;                   |altsyncram:memoryC1_uid64_sqrtTableGenerator_lutmem_dmem|                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5376        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|altsyncram:memoryC1_uid64_sqrtTableGenerator_lutmem_dmem                                                                                                                              ; altsyncram                                             ; work         ;
;                      |altsyncram_99u3:auto_generated|                                                                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5376        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|altsyncram:memoryC1_uid64_sqrtTableGenerator_lutmem_dmem|altsyncram_99u3:auto_generated                                                                                               ; altsyncram_99u3                                        ; work         ;
;                   |altsyncram:memoryC2_uid66_sqrtTableGenerator_lutmem_dmem|                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|altsyncram:memoryC2_uid66_sqrtTableGenerator_lutmem_dmem                                                                                                                              ; altsyncram                                             ; work         ;
;                      |altsyncram_b9u3:auto_generated|                                                                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|altsyncram:memoryC2_uid66_sqrtTableGenerator_lutmem_dmem|altsyncram_b9u3:auto_generated                                                                                               ; altsyncram_b9u3                                        ; work         ;
;                   |altsyncram:redist6_mem_dmem|                                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|altsyncram:redist6_mem_dmem                                                                                                                                                           ; altsyncram                                             ; work         ;
;                      |altsyncram_lip3:auto_generated|                                                                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|altsyncram:redist6_mem_dmem|altsyncram_lip3:auto_generated                                                                                                                            ; altsyncram_lip3                                        ; work         ;
;                   |fpoint2_multi_dspba_delay:negZero_uid59_fpSqrtTest_delay|                                                                                                                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|fpoint2_multi_dspba_delay:negZero_uid59_fpSqrtTest_delay                                                                                                                              ; fpoint2_multi_dspba_delay                              ; nios_sopc    ;
;                   |fpoint2_multi_dspba_delay:redist0|                                                                                                                                                  ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|fpoint2_multi_dspba_delay:redist0                                                                                                                                                     ; fpoint2_multi_dspba_delay                              ; nios_sopc    ;
;                   |fpoint2_multi_dspba_delay:redist1|                                                                                                                                                  ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 3 (3)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|fpoint2_multi_dspba_delay:redist1                                                                                                                                                     ; fpoint2_multi_dspba_delay                              ; nios_sopc    ;
;                   |fpoint2_multi_dspba_delay:redist2|                                                                                                                                                  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|fpoint2_multi_dspba_delay:redist2                                                                                                                                                     ; fpoint2_multi_dspba_delay                              ; nios_sopc    ;
;                   |fpoint2_multi_dspba_delay:redist3|                                                                                                                                                  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|fpoint2_multi_dspba_delay:redist3                                                                                                                                                     ; fpoint2_multi_dspba_delay                              ; nios_sopc    ;
;                   |fpoint2_multi_dspba_delay:redist4|                                                                                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 1 (1)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|fpoint2_multi_dspba_delay:redist4                                                                                                                                                     ; fpoint2_multi_dspba_delay                              ; nios_sopc    ;
;                   |fpoint2_multi_dspba_delay:redist5|                                                                                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|fpoint2_multi_dspba_delay:redist5                                                                                                                                                     ; fpoint2_multi_dspba_delay                              ; nios_sopc    ;
;                   |lpm_mult:Mult0|                                                                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult0                                                                                                                                                                        ; lpm_mult                                               ; work         ;
;                      |mult_v5t:auto_generated|                                                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult0|mult_v5t:auto_generated                                                                                                                                                ; mult_v5t                                               ; work         ;
;                   |lpm_mult:Mult1|                                                                                                                                                                     ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1                                                                                                                                                                        ; lpm_mult                                               ; work         ;
;                      |mult_16t:auto_generated|                                                                                                                                                         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated                                                                                                                                                ; mult_16t                                               ; work         ;
;                |FloatToInt:\CON_GEN:Float2Int|                                                                                                                                                         ; 194 (194)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 171 (171)    ; 0 (0)             ; 23 (23)          ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FloatToInt:\CON_GEN:Float2Int                                                                                                                                                                                 ; FloatToInt                                             ; nios_sopc    ;
;                |IntToFloat:\CON_GEN:int2float|                                                                                                                                                         ; 227 (198)   ; 69 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 157 (157)    ; 1 (0)             ; 69 (67)          ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|IntToFloat:\CON_GEN:int2float                                                                                                                                                                                 ; IntToFloat                                             ; nios_sopc    ;
;                   |fpoint2_multi_dspba_delay:ld_inIsZero_uid12_fxpToFPTest_q_to_excSelector_uid23_fxpToFPTest_a|                                                                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|IntToFloat:\CON_GEN:int2float|fpoint2_multi_dspba_delay:ld_inIsZero_uid12_fxpToFPTest_q_to_excSelector_uid23_fxpToFPTest_a                                                                                    ; fpoint2_multi_dspba_delay                              ; nios_sopc    ;
;                   |fpoint2_multi_dspba_delay:ld_signX_uid6_fxpToFPTest_b_to_outRes_uid33_fxpToFPTest_c|                                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|IntToFloat:\CON_GEN:int2float|fpoint2_multi_dspba_delay:ld_signX_uid6_fxpToFPTest_b_to_outRes_uid33_fxpToFPTest_c                                                                                             ; fpoint2_multi_dspba_delay                              ; nios_sopc    ;
;                   |fpoint2_multi_dspba_delay:ld_vCount_uid38_lzcShifterZ1_uid10_fxpToFPTest_q_to_vCount_uid76_lzcShifterZ1_uid10_fxpToFPTest_f|                                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|IntToFloat:\CON_GEN:int2float|fpoint2_multi_dspba_delay:ld_vCount_uid38_lzcShifterZ1_uid10_fxpToFPTest_q_to_vCount_uid76_lzcShifterZ1_uid10_fxpToFPTest_f                                                     ; fpoint2_multi_dspba_delay                              ; nios_sopc    ;
;                   |fpoint2_multi_dspba_delay:ld_vCount_uid43_lzcShifterZ1_uid10_fxpToFPTest_q_to_vCount_uid76_lzcShifterZ1_uid10_fxpToFPTest_e|                                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|IntToFloat:\CON_GEN:int2float|fpoint2_multi_dspba_delay:ld_vCount_uid43_lzcShifterZ1_uid10_fxpToFPTest_q_to_vCount_uid76_lzcShifterZ1_uid10_fxpToFPTest_e                                                     ; fpoint2_multi_dspba_delay                              ; nios_sopc    ;
;                   |fpoint2_multi_dspba_delay:ld_vStagei_uid47_lzcShifterZ1_uid10_fxpToFPTest_q_to_vStagei_uid54_lzcShifterZ1_uid10_fxpToFPTest_c|                                                      ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 24 (24)          ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|IntToFloat:\CON_GEN:int2float|fpoint2_multi_dspba_delay:ld_vStagei_uid47_lzcShifterZ1_uid10_fxpToFPTest_q_to_vStagei_uid54_lzcShifterZ1_uid10_fxpToFPTest_c                                                   ; fpoint2_multi_dspba_delay                              ; nios_sopc    ;
;       |Nios_sopc_sdram_controller:sdram_controller|                                                                                                                                                    ; 354 (239)   ; 210 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 144 (137)    ; 45 (4)            ; 165 (78)         ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller                                                                                                                                                                                                                                                                                                                ; Nios_sopc_sdram_controller                             ; Nios_sopc    ;
;          |Nios_sopc_sdram_controller_input_efifo_module:the_Nios_sopc_sdram_controller_input_efifo_module|                                                                                             ; 137 (137)   ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 41 (41)           ; 89 (89)          ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|Nios_sopc_sdram_controller_input_efifo_module:the_Nios_sopc_sdram_controller_input_efifo_module                                                                                                                                                                                                                ; Nios_sopc_sdram_controller_input_efifo_module          ; Nios_sopc    ;
;       |Nios_sopc_timer_system:timer_system|                                                                                                                                                            ; 141 (141)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 17 (17)           ; 103 (103)        ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_timer_system:timer_system                                                                                                                                                                                                                                                                                                                        ; Nios_sopc_timer_system                                 ; Nios_sopc    ;
;       |Nios_sopc_timer_system:timer_timestamp|                                                                                                                                                         ; 141 (141)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 15 (15)           ; 105 (105)        ; |DE0_NANO|Nios_sopc:u0|Nios_sopc_timer_system:timer_timestamp                                                                                                                                                                                                                                                                                                                     ; Nios_sopc_timer_system                                 ; Nios_sopc    ;
;       |altera_reset_controller:rst_controller|                                                                                                                                                         ; 16 (10)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (5)             ; 7 (5)            ; |DE0_NANO|Nios_sopc:u0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                     ; altera_reset_controller                                ; Nios_sopc    ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_NANO|Nios_sopc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                      ; altera_reset_synchronizer                              ; Nios_sopc    ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_NANO|Nios_sopc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                          ; altera_reset_synchronizer                              ; Nios_sopc    ;
;       |new_component:my_spi|                                                                                                                                                                           ; 71 (0)      ; 52 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 2 (0)             ; 50 (0)           ; |DE0_NANO|Nios_sopc:u0|new_component:my_spi                                                                                                                                                                                                                                                                                                                                       ; new_component                                          ; Nios_sopc    ;
;          |spi_slave:spi_slave_instance|                                                                                                                                                                ; 71 (71)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 2 (2)             ; 50 (50)          ; |DE0_NANO|Nios_sopc:u0|new_component:my_spi|spi_slave:spi_slave_instance                                                                                                                                                                                                                                                                                                          ; spi_slave                                              ; work         ;
;    |pzdyqx:nabboc|                                                                                                                                                                                     ; 129 (0)     ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 7 (0)             ; 65 (0)           ; |DE0_NANO|pzdyqx:nabboc                                                                                                                                                                                                                                                                                                                                                           ; pzdyqx                                                 ; work         ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                                                                                                                                   ; 129 (13)    ; 72 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (4)       ; 7 (1)             ; 65 (8)           ; |DE0_NANO|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                                                                                                                                              ; pzdyqx_impl                                            ; work         ;
;          |GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|                                                                                                                               ; 59 (29)     ; 28 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (21)      ; 6 (6)             ; 22 (2)           ; |DE0_NANO|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1                                                                                                                                                                                                                                                                ; GHVD5181                                               ; work         ;
;             |JEQQ5299:YEAJ1936|                                                                                                                                                                        ; 30 (30)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 20 (20)          ; |DE0_NANO|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|JEQQ5299:YEAJ1936                                                                                                                                                                                                                                              ; JEQQ5299                                               ; work         ;
;          |JEQQ5299:ESUL0435|                                                                                                                                                                           ; 22 (22)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 13 (13)          ; |DE0_NANO|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|JEQQ5299:ESUL0435                                                                                                                                                                                                                                                                                                            ; JEQQ5299                                               ; work         ;
;          |JKWY9152:RUWH6717|                                                                                                                                                                           ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE0_NANO|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|JKWY9152:RUWH6717                                                                                                                                                                                                                                                                                                            ; JKWY9152                                               ; work         ;
;          |PUDL0439:VWQM3427|                                                                                                                                                                           ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; |DE0_NANO|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:VWQM3427                                                                                                                                                                                                                                                                                                            ; PUDL0439                                               ; work         ;
;    |reset_delay:reset_delay_inst|                                                                                                                                                                      ; 29 (29)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 27 (27)          ; |DE0_NANO|reset_delay:reset_delay_inst                                                                                                                                                                                                                                                                                                                                            ; reset_delay                                            ; work         ;
;    |sdram_pll:sdram_pll_inst|                                                                                                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|sdram_pll:sdram_pll_inst                                                                                                                                                                                                                                                                                                                                                ; sdram_pll                                              ; work         ;
;       |altpll:altpll_component|                                                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|sdram_pll:sdram_pll_inst|altpll:altpll_component                                                                                                                                                                                                                                                                                                                        ; altpll                                                 ; work         ;
;          |sdram_pll_altpll:auto_generated|                                                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|sdram_pll:sdram_pll_inst|altpll:altpll_component|sdram_pll_altpll:auto_generated                                                                                                                                                                                                                                                                                        ; sdram_pll_altpll                                       ; work         ;
;    |sld_hub:auto_hub|                                                                                                                                                                                  ; 180 (1)     ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (1)       ; 12 (0)            ; 79 (0)           ; |DE0_NANO|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                        ; sld_hub                                                ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|                                                                ; 179 (0)     ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 12 (0)            ; 79 (0)           ; |DE0_NANO|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                        ; alt_sld_fab_with_jtag_input                            ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                                                                                          ; 179 (0)     ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 12 (0)            ; 79 (0)           ; |DE0_NANO|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                     ; alt_sld_fab                                            ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                                                                                      ; 179 (8)     ; 91 (7)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (1)       ; 12 (2)            ; 79 (0)           ; |DE0_NANO|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                 ; alt_sld_fab_alt_sld_fab                                ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                                                                                           ; 176 (0)     ; 84 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 87 (0)       ; 10 (0)            ; 79 (0)           ; |DE0_NANO|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                     ; alt_sld_fab_alt_sld_fab_sldfabric                      ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                                                                                       ; 176 (127)   ; 84 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 87 (67)      ; 10 (10)           ; 79 (52)          ; |DE0_NANO|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                        ; sld_jtag_hub                                           ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                                                                                         ; 28 (28)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 10 (10)          ; |DE0_NANO|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                ; sld_rom_sr                                             ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                                                                                       ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 19 (19)          ; |DE0_NANO|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                              ; sld_shadow_jsm                                         ; altera_sld   ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                        ;
+-------------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name              ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+-------------------+----------+---------------+---------------+-----------------------+----------+----------+
; LED[0]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[1]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[2]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[3]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[4]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[5]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[6]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[7]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; KEY[1]            ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[0]             ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[1]             ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[2]             ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[3]             ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_ADDR[0]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[1]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[2]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[3]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[4]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[5]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[6]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[7]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[8]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[9]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[10]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[11]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[12]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[0]        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[1]        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CAS_N        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CKE          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CLK          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CS_N         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[0]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[1]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_RAS_N        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_WE_N         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; EPCS_ASDO         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; EPCS_DATA0        ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; EPCS_DCLK         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; EPCS_NCSO         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; G_SENSOR_CS_N     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; I2C_SCLK          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ADC_CS_N          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ADC_SADDR         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ADC_SCLK          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ADC_SDAT          ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2_IN[0]      ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2_IN[1]      ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2_IN[2]      ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0_IN[0]      ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0_IN[1]      ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; MTL_DCLK          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; MTL_HSD           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; MTL_VSD           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; MTL_TOUCH_I2C_SCL ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; MTL_R[0]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; MTL_R[1]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; MTL_R[2]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; MTL_R[3]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; MTL_R[4]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; MTL_R[5]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; MTL_R[6]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; MTL_R[7]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; MTL_G[0]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; MTL_G[1]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; MTL_G[2]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; MTL_G[3]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; MTL_G[4]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; MTL_G[5]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; MTL_G[6]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; MTL_G[7]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; MTL_B[0]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; MTL_B[1]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; MTL_B[2]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; MTL_B[3]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; MTL_B[4]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; MTL_B[5]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; MTL_B[6]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; MTL_B[7]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2[0]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2[1]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2[2]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2[3]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2[4]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2[5]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2[6]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2[7]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2[8]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2[9]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2[10]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2[11]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2[12]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[0]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[1]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[2]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[3]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[4]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[5]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[6]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[7]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[8]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[10]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[12]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[14]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[16]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[17]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[18]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[19]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[20]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[21]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[22]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[23]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[24]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[25]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[26]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[27]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[28]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[29]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[30]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[31]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[32]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[33]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[0]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[1]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[2]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[3]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[4]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[5]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[6]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[7]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[8]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[9]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[10]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[11]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[12]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[13]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[14]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[15]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; I2C_SDAT          ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; GPIO_0[9]         ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; GPIO_0[11]        ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; GPIO_0[13]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[15]        ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; MTL_TOUCH_I2C_SDA ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; CLOCK_50          ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; KEY[0]            ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; MTL_TOUCH_INT_n   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; G_SENSOR_INT      ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
+-------------------+----------+---------------+---------------+-----------------------+----------+----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                              ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; KEY[1]                                                                                                                                                                                                                           ;                   ;         ;
; SW[0]                                                                                                                                                                                                                            ;                   ;         ;
; SW[1]                                                                                                                                                                                                                            ;                   ;         ;
; SW[2]                                                                                                                                                                                                                            ;                   ;         ;
; SW[3]                                                                                                                                                                                                                            ;                   ;         ;
; EPCS_DATA0                                                                                                                                                                                                                       ;                   ;         ;
; ADC_SDAT                                                                                                                                                                                                                         ;                   ;         ;
; GPIO_2_IN[0]                                                                                                                                                                                                                     ;                   ;         ;
; GPIO_2_IN[1]                                                                                                                                                                                                                     ;                   ;         ;
; GPIO_2_IN[2]                                                                                                                                                                                                                     ;                   ;         ;
; GPIO_0_IN[0]                                                                                                                                                                                                                     ;                   ;         ;
; GPIO_0_IN[1]                                                                                                                                                                                                                     ;                   ;         ;
; GPIO_2[0]                                                                                                                                                                                                                        ;                   ;         ;
; GPIO_2[1]                                                                                                                                                                                                                        ;                   ;         ;
; GPIO_2[2]                                                                                                                                                                                                                        ;                   ;         ;
; GPIO_2[3]                                                                                                                                                                                                                        ;                   ;         ;
; GPIO_2[4]                                                                                                                                                                                                                        ;                   ;         ;
; GPIO_2[5]                                                                                                                                                                                                                        ;                   ;         ;
; GPIO_2[6]                                                                                                                                                                                                                        ;                   ;         ;
; GPIO_2[7]                                                                                                                                                                                                                        ;                   ;         ;
; GPIO_2[8]                                                                                                                                                                                                                        ;                   ;         ;
; GPIO_2[9]                                                                                                                                                                                                                        ;                   ;         ;
; GPIO_2[10]                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_2[11]                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_2[12]                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[0]                                                                                                                                                                                                                        ;                   ;         ;
; GPIO_0[1]                                                                                                                                                                                                                        ;                   ;         ;
; GPIO_0[2]                                                                                                                                                                                                                        ;                   ;         ;
; GPIO_0[3]                                                                                                                                                                                                                        ;                   ;         ;
; GPIO_0[4]                                                                                                                                                                                                                        ;                   ;         ;
; GPIO_0[5]                                                                                                                                                                                                                        ;                   ;         ;
; GPIO_0[6]                                                                                                                                                                                                                        ;                   ;         ;
; GPIO_0[7]                                                                                                                                                                                                                        ;                   ;         ;
; GPIO_0[8]                                                                                                                                                                                                                        ;                   ;         ;
; GPIO_0[10]                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[12]                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[14]                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[16]                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[17]                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[18]                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[19]                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[20]                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[21]                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[22]                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[23]                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[24]                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[25]                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[26]                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[27]                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[28]                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[29]                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[30]                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[31]                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[32]                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[33]                                                                                                                                                                                                                       ;                   ;         ;
; DRAM_DQ[0]                                                                                                                                                                                                                       ;                   ;         ;
; DRAM_DQ[1]                                                                                                                                                                                                                       ;                   ;         ;
; DRAM_DQ[2]                                                                                                                                                                                                                       ;                   ;         ;
; DRAM_DQ[3]                                                                                                                                                                                                                       ;                   ;         ;
; DRAM_DQ[4]                                                                                                                                                                                                                       ;                   ;         ;
; DRAM_DQ[5]                                                                                                                                                                                                                       ;                   ;         ;
; DRAM_DQ[6]                                                                                                                                                                                                                       ;                   ;         ;
; DRAM_DQ[7]                                                                                                                                                                                                                       ;                   ;         ;
; DRAM_DQ[8]                                                                                                                                                                                                                       ;                   ;         ;
; DRAM_DQ[9]                                                                                                                                                                                                                       ;                   ;         ;
; DRAM_DQ[10]                                                                                                                                                                                                                      ;                   ;         ;
; DRAM_DQ[11]                                                                                                                                                                                                                      ;                   ;         ;
; DRAM_DQ[12]                                                                                                                                                                                                                      ;                   ;         ;
; DRAM_DQ[13]                                                                                                                                                                                                                      ;                   ;         ;
; DRAM_DQ[14]                                                                                                                                                                                                                      ;                   ;         ;
; DRAM_DQ[15]                                                                                                                                                                                                                      ;                   ;         ;
; I2C_SDAT                                                                                                                                                                                                                         ;                   ;         ;
;      - Nios_sopc:u0|Nios_sopc_accelerometer_spi_0:accelerometer_spi_0|altera_up_accelerometer_spi_serial_bus_controller:Serial_Bus_Controller|new_data~0                                                                         ; 0                 ; 6       ;
; GPIO_0[9]                                                                                                                                                                                                                        ;                   ;         ;
;      - GPIO_0[13]~output                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - Nios_sopc:u0|new_component:my_spi|spi_slave:spi_slave_instance|SPI_CS_sync~feeder                                                                                                                                         ; 0                 ; 6       ;
; GPIO_0[11]                                                                                                                                                                                                                       ;                   ;         ;
;      - Nios_sopc:u0|new_component:my_spi|spi_slave:spi_slave_instance|SPI_CLK_sync~feeder                                                                                                                                        ; 0                 ; 6       ;
; GPIO_0[13]                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[15]                                                                                                                                                                                                                       ;                   ;         ;
;      - Nios_sopc:u0|new_component:my_spi|spi_slave:spi_slave_instance|SPI_reg~8                                                                                                                                                  ; 0                 ; 6       ;
; MTL_TOUCH_I2C_SDA                                                                                                                                                                                                                ;                   ;         ;
;      - Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sSDA~0 ; 1                 ; 6       ;
; CLOCK_50                                                                                                                                                                                                                         ;                   ;         ;
; KEY[0]                                                                                                                                                                                                                           ;                   ;         ;
;      - reset_delay:reset_delay_inst|cont[0]                                                                                                                                                                                      ; 0                 ; 6       ;
;      - reset_delay:reset_delay_inst|cont[1]                                                                                                                                                                                      ; 0                 ; 6       ;
;      - reset_delay:reset_delay_inst|cont[2]                                                                                                                                                                                      ; 0                 ; 6       ;
;      - reset_delay:reset_delay_inst|cont[3]                                                                                                                                                                                      ; 0                 ; 6       ;
;      - reset_delay:reset_delay_inst|cont[4]                                                                                                                                                                                      ; 0                 ; 6       ;
;      - reset_delay:reset_delay_inst|cont[5]                                                                                                                                                                                      ; 0                 ; 6       ;
;      - reset_delay:reset_delay_inst|cont[6]                                                                                                                                                                                      ; 0                 ; 6       ;
;      - reset_delay:reset_delay_inst|cont[7]                                                                                                                                                                                      ; 0                 ; 6       ;
;      - reset_delay:reset_delay_inst|cont[8]                                                                                                                                                                                      ; 0                 ; 6       ;
;      - reset_delay:reset_delay_inst|cont[9]                                                                                                                                                                                      ; 0                 ; 6       ;
;      - reset_delay:reset_delay_inst|cont[10]                                                                                                                                                                                     ; 0                 ; 6       ;
;      - reset_delay:reset_delay_inst|cont[11]                                                                                                                                                                                     ; 0                 ; 6       ;
;      - reset_delay:reset_delay_inst|cont[12]                                                                                                                                                                                     ; 0                 ; 6       ;
;      - reset_delay:reset_delay_inst|cont[13]                                                                                                                                                                                     ; 0                 ; 6       ;
;      - reset_delay:reset_delay_inst|cont[14]                                                                                                                                                                                     ; 0                 ; 6       ;
;      - reset_delay:reset_delay_inst|cont[15]                                                                                                                                                                                     ; 0                 ; 6       ;
;      - reset_delay:reset_delay_inst|cont[16]                                                                                                                                                                                     ; 0                 ; 6       ;
;      - reset_delay:reset_delay_inst|cont[17]                                                                                                                                                                                     ; 0                 ; 6       ;
;      - reset_delay:reset_delay_inst|cont[18]                                                                                                                                                                                     ; 0                 ; 6       ;
;      - reset_delay:reset_delay_inst|cont[19]                                                                                                                                                                                     ; 0                 ; 6       ;
;      - reset_delay:reset_delay_inst|cont[20]                                                                                                                                                                                     ; 0                 ; 6       ;
;      - reset_delay:reset_delay_inst|cont[21]                                                                                                                                                                                     ; 0                 ; 6       ;
;      - reset_delay:reset_delay_inst|cont[22]                                                                                                                                                                                     ; 0                 ; 6       ;
;      - reset_delay:reset_delay_inst|cont[23]                                                                                                                                                                                     ; 0                 ; 6       ;
;      - reset_delay:reset_delay_inst|cont[24]                                                                                                                                                                                     ; 0                 ; 6       ;
;      - reset_delay:reset_delay_inst|cont[25]                                                                                                                                                                                     ; 0                 ; 6       ;
;      - reset_delay:reset_delay_inst|cont[26]                                                                                                                                                                                     ; 0                 ; 6       ;
;      - Nios_sopc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                    ; 0                 ; 6       ;
;      - Nios_sopc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]                                                                                     ; 0                 ; 6       ;
;      - Nios_sopc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]                                                                                     ; 0                 ; 6       ;
; MTL_TOUCH_INT_n                                                                                                                                                                                                                  ;                   ;         ;
;      - Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|int_n                                                                          ; 0                 ; 6       ;
;      - Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|pre_touch_int_n~0                                                              ; 0                 ; 6       ;
; G_SENSOR_INT                                                                                                                                                                                                                     ;                   ;         ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                        ; Location              ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                                                    ; PIN_R8                ; 4429    ; Clock                                              ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                                                    ; PIN_R8                ; 3       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; GPIO_0[9]                                                                                                                                                                                                                                                                                                                                                                                   ; PIN_D5                ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; KEY[0]                                                                                                                                                                                                                                                                                                                                                                                      ; PIN_J15               ; 30      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|Decoder0~10                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X27_Y8_N6      ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|Decoder0~11                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X28_Y8_N8      ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|Decoder0~12                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X27_Y8_N8      ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|Decoder0~13                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X28_Y8_N10     ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|Decoder0~14                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X28_Y8_N12     ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|Decoder0~15                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X28_Y8_N22     ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|Decoder0~2                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X28_Y8_N0      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|Decoder0~3                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X28_Y8_N14     ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|Decoder0~5                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X28_Y8_N30     ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|Decoder0~6                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X28_Y8_N24     ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|Decoder0~7                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X28_Y8_N18     ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|Decoder0~8                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X28_Y8_N4      ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                                                            ; PLL_4                 ; 72      ; Clock                                              ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|Equal21~0                                                                                                                                                                                                                                                                           ; LCCOMB_X37_Y5_N26     ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|Equal22~3                                                                                                                                                                                                                                                                           ; LCCOMB_X34_Y4_N30     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|read_green[4]~13                                                                                                                                                                                                                                                                    ; LCCOMB_X28_Y4_N26     ; 20      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|read_green[4]~21                                                                                                                                                                                                                                                                    ; LCCOMB_X28_Y4_N30     ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|Decoder0~61                                                                                                                                                                                                                                      ; LCCOMB_X18_Y27_N28    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|Decoder0~64                                                                                                                                                                                                                                      ; LCCOMB_X20_Y26_N16    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|Decoder0~65                                                                                                                                                                                                                                      ; LCCOMB_X21_Y26_N10    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|Decoder0~66                                                                                                                                                                                                                                      ; LCCOMB_X23_Y24_N14    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|Decoder0~68                                                                                                                                                                                                                                      ; LCCOMB_X18_Y27_N6     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|Decoder0~69                                                                                                                                                                                                                                      ; LCCOMB_X21_Y25_N20    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|Decoder0~70                                                                                                                                                                                                                                      ; LCCOMB_X21_Y26_N8     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|Decoder0~71                                                                                                                                                                                                                                      ; LCCOMB_X21_Y26_N26    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|Decoder0~72                                                                                                                                                                                                                                      ; LCCOMB_X19_Y26_N0     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|Decoder0~74                                                                                                                                                                                                                                      ; LCCOMB_X23_Y24_N30    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|Decoder0~75                                                                                                                                                                                                                                      ; LCCOMB_X23_Y24_N28    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|Decoder0~76                                                                                                                                                                                                                                      ; LCCOMB_X23_Y24_N26    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|Decoder0~77                                                                                                                                                                                                                                      ; LCCOMB_X18_Y27_N20    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|Decoder0~78                                                                                                                                                                                                                                      ; LCCOMB_X18_Y27_N18    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|Decoder0~79                                                                                                                                                                                                                                      ; LCCOMB_X21_Y26_N16    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|Decoder0~80                                                                                                                                                                                                                                      ; LCCOMB_X21_Y26_N2     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|Decoder0~81                                                                                                                                                                                                                                      ; LCCOMB_X21_Y26_N20    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|Decoder0~82                                                                                                                                                                                                                                      ; LCCOMB_X21_Y26_N30    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|Decoder0~83                                                                                                                                                                                                                                      ; LCCOMB_X18_Y27_N4     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|Decoder0~84                                                                                                                                                                                                                                      ; LCCOMB_X18_Y27_N22    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|Decoder0~85                                                                                                                                                                                                                                      ; LCCOMB_X21_Y26_N0     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|Decoder0~86                                                                                                                                                                                                                                      ; LCCOMB_X19_Y26_N6     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|Decoder0~87                                                                                                                                                                                                                                      ; LCCOMB_X23_Y24_N18    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|Decoder0~88                                                                                                                                                                                                                                      ; LCCOMB_X20_Y26_N10    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|Decoder0~89                                                                                                                                                                                                                                      ; LCCOMB_X21_Y25_N18    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|Decoder0~90                                                                                                                                                                                                                                      ; LCCOMB_X20_Y26_N28    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|Decoder0~91                                                                                                                                                                                                                                      ; LCCOMB_X18_Y27_N8     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|Decoder0~92                                                                                                                                                                                                                                      ; LCCOMB_X18_Y27_N2     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|Decoder0~93                                                                                                                                                                                                                                      ; LCCOMB_X18_Y27_N16    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|Decoder0~94                                                                                                                                                                                                                                      ; LCCOMB_X21_Y26_N6     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|Decoder0~95                                                                                                                                                                                                                                      ; LCCOMB_X21_Y25_N8     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|Decoder0~96                                                                                                                                                                                                                                      ; LCCOMB_X18_Y27_N26    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|Selector24~1                                                                                                                                                                                                                                     ; LCCOMB_X28_Y24_N24    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|c_state.0111                                                                                                                                                                                                                                     ; FF_X28_Y24_N1         ; 12      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|cnt[6]~21                                                                                                                                                                                                                                        ; LCCOMB_X28_Y24_N2     ; 7       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|cnt[6]~23                                                                                                                                                                                                                                        ; LCCOMB_X28_Y24_N26    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|i2c_master_byte_ctrl:byte_controller|core_cmd[2]~5                                                                                                                                                                                               ; LCCOMB_X27_Y29_N8     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|WideNor0~4                                                                                                                                                               ; LCCOMB_X30_Y28_N0     ; 17      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|al                                                                                                                                                                       ; FF_X31_Y29_N13        ; 37      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen~2                                                                                                                                                                ; LCCOMB_X31_Y29_N2     ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|i2c_master_byte_ctrl:byte_controller|sr[1]~1                                                                                                                                                                                                     ; LCCOMB_X27_Y27_N4     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|oREADY                                                                                                                                                                                                                                           ; FF_X27_Y24_N13        ; 90      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|read_cnt[1]~10                                                                                                                                                                                                                                   ; LCCOMB_X28_Y24_N4     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|readdata[8]~4                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X24_Y8_N6      ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_accelerometer_spi_0:accelerometer_spi_0|address_reg[5]~11                                                                                                                                                                                                                                                                                                            ; LCCOMB_X18_Y12_N22    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_accelerometer_spi_0:accelerometer_spi_0|altera_up_accelerometer_spi_auto_init_ctrl:Auto_Init_Controller|rom_address[3]~0                                                                                                                                                                                                                                             ; LCCOMB_X17_Y16_N26    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_accelerometer_spi_0:accelerometer_spi_0|altera_up_accelerometer_spi_serial_bus_controller:Serial_Bus_Controller|s_serial_protocol.STATE_1_INITIALIZE                                                                                                                                                                                                                 ; FF_X17_Y16_N23        ; 25      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_accelerometer_spi_0:accelerometer_spi_0|altera_up_accelerometer_spi_serial_bus_controller:Serial_Bus_Controller|serial_data~2                                                                                                                                                                                                                                        ; LCCOMB_X15_Y17_N18    ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_accelerometer_spi_0:accelerometer_spi_0|altera_up_accelerometer_spi_serial_bus_controller:Serial_Bus_Controller|shiftreg_data[8]~15                                                                                                                                                                                                                                  ; LCCOMB_X11_Y18_N24    ; 20      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_accelerometer_spi_0:accelerometer_spi_0|altera_up_accelerometer_spi_serial_bus_controller:Serial_Bus_Controller|shiftreg_mask[12]~1                                                                                                                                                                                                                                  ; LCCOMB_X11_Y18_N18    ; 14      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_accelerometer_spi_0:accelerometer_spi_0|altera_up_accelerometer_spi_serial_bus_controller:Serial_Bus_Controller|shiftreg_mask[12]~2                                                                                                                                                                                                                                  ; LCCOMB_X15_Y15_N28    ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_accelerometer_spi_0:accelerometer_spi_0|data_reg[3]~0                                                                                                                                                                                                                                                                                                                ; LCCOMB_X18_Y12_N10    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_accelerometer_spi_0:accelerometer_spi_0|readdata[2]~1                                                                                                                                                                                                                                                                                                                ; LCCOMB_X18_Y12_N16    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_accelerometer_spi_0:accelerometer_spi_0|start_external_transfer~1                                                                                                                                                                                                                                                                                                    ; LCCOMB_X16_Y15_N28    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|A_ci_multi_stall                                                                                                                                                                                                                                                                                                                       ; FF_X31_Y13_N17        ; 29      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|A_ctrl_custom_multi                                                                                                                                                                                                                                                                                                                    ; FF_X31_Y13_N25        ; 28      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|A_dc_rd_addr_cnt[0]~0                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X29_Y8_N2      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|A_dc_rd_data_cnt[2]~0                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X30_Y11_N24    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|A_dc_rd_data_cnt[2]~1                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X29_Y11_N30    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|A_dc_wb_update_av_writedata                                                                                                                                                                                                                                                                                                            ; LCCOMB_X30_Y10_N6     ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                                                                                                ; LCCOMB_X30_Y10_N8     ; 21      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|A_dc_wr_data_cnt[3]~0                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X30_Y10_N16    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                                                                             ; FF_X31_Y9_N31         ; 22      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|A_dc_xfer_wr_active                                                                                                                                                                                                                                                                                                                    ; FF_X31_Y10_N19        ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|A_exc_active_no_break                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X34_Y18_N14    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|A_pipe_flush_waddr[19]~20                                                                                                                                                                                                                                                                                                              ; LCCOMB_X34_Y16_N30    ; 21      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|A_slow_inst_result_en~0                                                                                                                                                                                                                                                                                                                ; LCCOMB_X32_Y11_N14    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|A_stall                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X31_Y9_N14     ; 957     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|A_wr_dst_reg~0                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X34_Y11_N26    ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Add10~5                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X48_Y17_N22    ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                                                                                 ; FF_X39_Y9_N7          ; 35      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|D_ic_fill_starting                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X38_Y9_N4      ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|D_iw[4]                                                                                                                                                                                                                                                                                                                                ; FF_X46_Y9_N23         ; 22      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|D_src2[0]~2                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X39_Y16_N26    ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|D_src2[16]~3                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X45_Y16_N8     ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|D_src2[5]~4                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X39_Y16_N20    ; 11      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|E_ctrl_mem8                                                                                                                                                                                                                                                                                                                            ; FF_X45_Y10_N1         ; 28      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|F_stall~0                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X38_Y9_N18     ; 173     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X44_Y10_N4     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|M_br_cond_taken_history[0]~4                                                                                                                                                                                                                                                                                                           ; LCCOMB_X44_Y10_N20    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|M_dc_raw_hazard~16                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X34_Y11_N22    ; 26      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_ic_data_module:Nios_sopc_cpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a0~0                                                                                                                                                                                                     ; LCCOMB_X34_Y6_N22     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_nios2_oci:the_Nios_sopc_cpu_cpu_nios2_oci|Nios_sopc_cpu_cpu_debug_slave_wrapper:the_Nios_sopc_cpu_cpu_debug_slave_wrapper|Nios_sopc_cpu_cpu_debug_slave_sysclk:the_Nios_sopc_cpu_cpu_debug_slave_sysclk|jxuir                                                                                                        ; FF_X21_Y18_N19        ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_nios2_oci:the_Nios_sopc_cpu_cpu_nios2_oci|Nios_sopc_cpu_cpu_debug_slave_wrapper:the_Nios_sopc_cpu_cpu_debug_slave_wrapper|Nios_sopc_cpu_cpu_debug_slave_sysclk:the_Nios_sopc_cpu_cpu_debug_slave_sysclk|take_action_ocimem_a                                                                                         ; LCCOMB_X21_Y17_N16    ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_nios2_oci:the_Nios_sopc_cpu_cpu_nios2_oci|Nios_sopc_cpu_cpu_debug_slave_wrapper:the_Nios_sopc_cpu_cpu_debug_slave_wrapper|Nios_sopc_cpu_cpu_debug_slave_sysclk:the_Nios_sopc_cpu_cpu_debug_slave_sysclk|take_action_ocimem_a~0                                                                                       ; LCCOMB_X21_Y18_N2     ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_nios2_oci:the_Nios_sopc_cpu_cpu_nios2_oci|Nios_sopc_cpu_cpu_debug_slave_wrapper:the_Nios_sopc_cpu_cpu_debug_slave_wrapper|Nios_sopc_cpu_cpu_debug_slave_sysclk:the_Nios_sopc_cpu_cpu_debug_slave_sysclk|take_action_ocimem_b                                                                                         ; LCCOMB_X21_Y18_N14    ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_nios2_oci:the_Nios_sopc_cpu_cpu_nios2_oci|Nios_sopc_cpu_cpu_debug_slave_wrapper:the_Nios_sopc_cpu_cpu_debug_slave_wrapper|Nios_sopc_cpu_cpu_debug_slave_sysclk:the_Nios_sopc_cpu_cpu_debug_slave_sysclk|update_jdo_strobe                                                                                            ; FF_X16_Y18_N1         ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_nios2_oci:the_Nios_sopc_cpu_cpu_nios2_oci|Nios_sopc_cpu_cpu_debug_slave_wrapper:the_Nios_sopc_cpu_cpu_debug_slave_wrapper|Nios_sopc_cpu_cpu_debug_slave_tck:the_Nios_sopc_cpu_cpu_debug_slave_tck|sr[18]~29                                                                                                          ; LCCOMB_X19_Y19_N30    ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_nios2_oci:the_Nios_sopc_cpu_cpu_nios2_oci|Nios_sopc_cpu_cpu_debug_slave_wrapper:the_Nios_sopc_cpu_cpu_debug_slave_wrapper|Nios_sopc_cpu_cpu_debug_slave_tck:the_Nios_sopc_cpu_cpu_debug_slave_tck|sr[36]~21                                                                                                          ; LCCOMB_X18_Y20_N2     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_nios2_oci:the_Nios_sopc_cpu_cpu_nios2_oci|Nios_sopc_cpu_cpu_debug_slave_wrapper:the_Nios_sopc_cpu_cpu_debug_slave_wrapper|Nios_sopc_cpu_cpu_debug_slave_tck:the_Nios_sopc_cpu_cpu_debug_slave_tck|sr[9]~13                                                                                                           ; LCCOMB_X18_Y20_N8     ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_nios2_oci:the_Nios_sopc_cpu_cpu_nios2_oci|Nios_sopc_cpu_cpu_debug_slave_wrapper:the_Nios_sopc_cpu_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:Nios_sopc_cpu_cpu_debug_slave_phy|virtual_state_sdr~0                                                                                                               ; LCCOMB_X18_Y20_N30    ; 39      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_nios2_oci:the_Nios_sopc_cpu_cpu_nios2_oci|Nios_sopc_cpu_cpu_debug_slave_wrapper:the_Nios_sopc_cpu_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:Nios_sopc_cpu_cpu_debug_slave_phy|virtual_state_uir~0                                                                                                               ; LCCOMB_X15_Y18_N6     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_nios2_oci:the_Nios_sopc_cpu_cpu_nios2_oci|Nios_sopc_cpu_cpu_nios2_avalon_reg:the_Nios_sopc_cpu_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                                                                  ; LCCOMB_X26_Y16_N28    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_nios2_oci:the_Nios_sopc_cpu_cpu_nios2_oci|Nios_sopc_cpu_cpu_nios2_oci_break:the_Nios_sopc_cpu_cpu_nios2_oci_break|break_readreg[20]~1                                                                                                                                                                                ; LCCOMB_X21_Y18_N26    ; 61      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_nios2_oci:the_Nios_sopc_cpu_cpu_nios2_oci|Nios_sopc_cpu_cpu_nios2_ocimem:the_Nios_sopc_cpu_cpu_nios2_ocimem|MonDReg[0]~14                                                                                                                                                                                            ; LCCOMB_X21_Y18_N16    ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_nios2_oci:the_Nios_sopc_cpu_cpu_nios2_oci|Nios_sopc_cpu_cpu_nios2_ocimem:the_Nios_sopc_cpu_cpu_nios2_ocimem|MonDReg[25]~21                                                                                                                                                                                           ; LCCOMB_X20_Y16_N26    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_nios2_oci:the_Nios_sopc_cpu_cpu_nios2_oci|Nios_sopc_cpu_cpu_nios2_ocimem:the_Nios_sopc_cpu_cpu_nios2_ocimem|ociram_reset_req                                                                                                                                                                                         ; LCCOMB_X23_Y17_N16    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_nios2_oci:the_Nios_sopc_cpu_cpu_nios2_oci|Nios_sopc_cpu_cpu_nios2_ocimem:the_Nios_sopc_cpu_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                                                                                                           ; LCCOMB_X21_Y18_N0     ; 2       ; Read enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|W_ienable_reg_irq0_nxt~0                                                                                                                                                                                                                                                                                                               ; LCCOMB_X31_Y19_N30    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|clr_break_line                                                                                                                                                                                                                                                                                                                         ; FF_X34_Y9_N15         ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|d_address_offset_field[1]~0                                                                                                                                                                                                                                                                                                            ; LCCOMB_X29_Y10_N6     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|dc_data_wr_port_en~1                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X30_Y11_N30    ; 2       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|dc_tag_wr_port_en~1                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X31_Y11_N0     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|dc_wb_rd_port_en                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X30_Y10_N10    ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                                                                                                                                                                                                                                                      ; LCCOMB_X16_Y20_N24    ; 2155    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|i_readdatavalid_d1                                                                                                                                                                                                                                                                                                                     ; FF_X25_Y12_N9         ; 7       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|ic_fill_ap_offset[0]~0                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X27_Y7_N0      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X31_Y8_N26     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X31_Y8_N16     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|ic_tag_clr_valid_bits_nxt~0                                                                                                                                                                                                                                                                                                            ; LCCOMB_X32_Y5_N26     ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|ic_tag_wren                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X32_Y5_N24     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|d_writedata[16]~32                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X30_Y10_N28    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|Nios_sopc_jtag_uart_scfifo_r:the_Nios_sopc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                                                                           ; LCCOMB_X19_Y14_N2     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|Nios_sopc_jtag_uart_scfifo_w:the_Nios_sopc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                                           ; LCCOMB_X20_Y14_N0     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|alt_jtag_atlantic:Nios_sopc_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                                                  ; LCCOMB_X23_Y14_N20    ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|alt_jtag_atlantic:Nios_sopc_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                                                            ; LCCOMB_X17_Y18_N6     ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|alt_jtag_atlantic:Nios_sopc_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                                                          ; LCCOMB_X17_Y18_N26    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|alt_jtag_atlantic:Nios_sopc_jtag_uart_alt_jtag_atlantic|write~1                                                                                                                                                                                                                                                                                  ; LCCOMB_X15_Y18_N30    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|fifo_rd~1                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X19_Y14_N8     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                                                                          ; FF_X23_Y14_N13        ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|ien_AF~0                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X23_Y14_N2     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X23_Y14_N6     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                                                                                                           ; FF_X25_Y9_N1          ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X19_Y14_N4     ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_mem_Nios_PI:mem_nios_pi|wren~0                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X26_Y10_N28    ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|Nios_sopc_mm_interconnect_0_cmd_mux_003:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                           ; LCCOMB_X23_Y8_N16     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|Nios_sopc_mm_interconnect_0_cmd_mux_003:cmd_mux_003|update_grant~1                                                                                                                                                                                                                                                               ; LCCOMB_X23_Y8_N10     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|Nios_sopc_mm_interconnect_0_cmd_mux_003:cmd_mux_007|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                           ; LCCOMB_X16_Y7_N26     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|Nios_sopc_mm_interconnect_0_cmd_mux_003:cmd_mux_007|update_grant~0                                                                                                                                                                                                                                                               ; LCCOMB_X19_Y8_N30     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:accelerometer_spi_0_avalon_accelerometer_spi_mode_slave_agent_rsp_fifo|always0~0                                                                                                                                                                                                                           ; LCCOMB_X17_Y11_N4     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:accelerometer_spi_0_avalon_accelerometer_spi_mode_slave_agent_rsp_fifo|mem[0][41]                                                                                                                                                                                                                          ; FF_X18_Y11_N1         ; 29      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_debug_mem_slave_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                           ; LCCOMB_X23_Y10_N22    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                                                                                                  ; LCCOMB_X17_Y8_N24     ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|mem~208                                                                                                                                                                                                                                                               ; LCCOMB_X6_Y6_N14      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|mem~209                                                                                                                                                                                                                                                               ; LCCOMB_X6_Y6_N4       ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|mem~210                                                                                                                                                                                                                                                               ; LCCOMB_X6_Y6_N26      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|mem~211                                                                                                                                                                                                                                                               ; LCCOMB_X6_Y6_N16      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|mem~212                                                                                                                                                                                                                                                               ; LCCOMB_X6_Y6_N30      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|mem~213                                                                                                                                                                                                                                                               ; LCCOMB_X6_Y6_N12      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|mem~214                                                                                                                                                                                                                                                               ; LCCOMB_X6_Y6_N2       ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|mem~215                                                                                                                                                                                                                                                               ; LCCOMB_X6_Y6_N20      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|write                                                                                                                                                                                                                                                                 ; LCCOMB_X8_Y7_N12      ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                               ; LCCOMB_X18_Y8_N6      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                                               ; LCCOMB_X19_Y9_N2      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                                               ; LCCOMB_X18_Y8_N26     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                                               ; LCCOMB_X19_Y9_N6      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                                               ; LCCOMB_X18_Y8_N28     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                                               ; LCCOMB_X17_Y9_N2      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always6~0                                                                                                                                                                                                                                                               ; LCCOMB_X17_Y8_N6      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem_used[6]~4                                                                                                                                                                                                                                                           ; LCCOMB_X18_Y8_N22     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:accelerometer_spi_0_avalon_accelerometer_spi_mode_slave_agent|comb~0                                                                                                                                                                                                                                   ; LCCOMB_X17_Y11_N0     ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:accelerometer_spi_0_avalon_accelerometer_spi_mode_slave_agent|rp_valid                                                                                                                                                                                                                                 ; LCCOMB_X17_Y11_N30    ; 27      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_controller_s1_agent|comb~0                                                                                                                                                                                                                                                                       ; LCCOMB_X17_Y8_N16     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_controller_s1_agent|rp_valid                                                                                                                                                                                                                                                                     ; LCCOMB_X17_Y8_N2      ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu_data_master_limiter|pending_response_count[3]~8                                                                                                                                                                                                                                                ; LCCOMB_X24_Y9_N30     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu_data_master_limiter|save_dest_id~2                                                                                                                                                                                                                                                             ; LCCOMB_X26_Y10_N16    ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu_instruction_master_limiter|pending_response_count[3]~8                                                                                                                                                                                                                                         ; LCCOMB_X27_Y9_N8      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu_instruction_master_limiter|save_dest_id~2                                                                                                                                                                                                                                                      ; LCCOMB_X27_Y7_N30     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:accelerometer_spi_0_avalon_accelerometer_spi_mode_slave_cmd_width_adapter|byteen_reg[1]~1                                                                                                                                                                                                            ; LCCOMB_X20_Y11_N30    ; 29      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:accelerometer_spi_0_avalon_accelerometer_spi_mode_slave_cmd_width_adapter|count~1                                                                                                                                                                                                                    ; LCCOMB_X19_Y11_N6     ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:accelerometer_spi_0_avalon_accelerometer_spi_mode_slave_cmd_width_adapter|use_reg                                                                                                                                                                                                                    ; FF_X20_Y11_N23        ; 59      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_cmd_width_adapter|data_reg[15]~0                                                                                                                                                                                                                                                 ; LCCOMB_X19_Y8_N24     ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_cmd_width_adapter|use_reg                                                                                                                                                                                                                                                        ; FF_X19_Y8_N21         ; 76      ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:\ARITH_GEN:addsub|fpoint2_multi_dspba_delay:ld_fracRPreExc_uid116_fpAddSubTest_ieeeAdd_b_to_fracRPostExc_uid143_fpAddSubTest_ieeeAdd_d|delay_signals[0][3]~13                                                            ; LCCOMB_X44_Y27_N16    ; 21      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:\ARITH_GEN:addsub|fpoint2_multi_dspba_delay:ld_rightShiftStageSel1Dto0_uid256_alignmentShifter_uid93_fpAddSubTest_ieeeAdd_b_to_rightShiftStage1_uid257_alignmentShifter_uid93_fpAddSubTest_ieeeAdd_b|delay_signals[0][0] ; FF_X51_Y24_N31        ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:\ARITH_GEN:addsub|fpoint2_multi_dspba_delay:ld_rightShiftStageSel4Dto2_uid242_alignmentShifter_uid93_fpAddSubTest_ieeeAdd_b_to_rightShiftStage0_uid243_alignmentShifter_uid93_fpAddSubTest_ieeeAdd_b|delay_signals[0][2] ; FF_X51_Y24_N27        ; 25      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:\ARITH_GEN:addsub|fracPostNorm_uid108_fpAddSubTest_ieeeAdd_s[0]                                                                                                                                                          ; LCCOMB_X44_Y26_N30    ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPDiv:\ARITH_GEN:div|div_step_en                                                                                                                                                                                                  ; FF_X38_Y28_N1         ; 71      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPDiv:\ARITH_GEN:div|quot_exp[0]~20                                                                                                                                                                                               ; LCCOMB_X38_Y28_N30    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPDiv:\ARITH_GEN:div|quot_exp[6]~31                                                                                                                                                                                               ; LCCOMB_X38_Y28_N6     ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPDiv:\ARITH_GEN:div|quot_man[3]~12                                                                                                                                                                                               ; LCCOMB_X38_Y28_N26    ; 54      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPDiv:\ARITH_GEN:div|quot_sign~1                                                                                                                                                                                                  ; LCCOMB_X38_Y28_N8     ; 51      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPDiv:\ARITH_GEN:div|quot_unbiased_exp[8]~27                                                                                                                                                                                      ; LCCOMB_X38_Y28_N2     ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|redist6_enaAnd_q[0]                                                                                                                                                                                       ; LCCOMB_X29_Y24_N22    ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|IntToFloat:\CON_GEN:int2float|vStagei_uid68_lzcShifterZ1_uid10_fxpToFPTest_q[31]~0                                                                                                                                                ; LCCOMB_X30_Y24_N12    ; 25      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|Nios_sopc_sdram_controller_input_efifo_module:the_Nios_sopc_sdram_controller_input_efifo_module|entry_0[42]~0                                                                                                                                                                                                                      ; LCCOMB_X17_Y7_N26     ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|Nios_sopc_sdram_controller_input_efifo_module:the_Nios_sopc_sdram_controller_input_efifo_module|entry_1[42]~0                                                                                                                                                                                                                      ; LCCOMB_X17_Y7_N12     ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|Selector27~6                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X8_Y4_N16      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|Selector34~4                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X8_Y4_N8       ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|WideOr16~0                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X16_Y4_N18     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|active_rnw~3                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X8_Y5_N20      ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_addr[0]~2                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X8_Y5_N2       ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_state.000000010                                                                                                                                                                                                                                                                                                                  ; FF_X15_Y5_N9          ; 32      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_state.000010000                                                                                                                                                                                                                                                                                                                  ; FF_X8_Y4_N27          ; 43      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|m_state.001000000                                                                                                                                                                                                                                                                                                                  ; FF_X9_Y5_N31          ; 20      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe                                                                                                                                                                                                                                                                                                                                 ; DDIOOECELL_X0_Y23_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; DDIOOECELL_X0_Y23_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X1_Y0_N5   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X1_Y0_N12  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X14_Y0_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X1_Y0_N19  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X1_Y0_N26  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X0_Y12_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                                    ; DDIOOECELL_X18_Y0_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                                    ; DDIOOECELL_X0_Y7_N12  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                                    ; DDIOOECELL_X0_Y12_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                                    ; DDIOOECELL_X0_Y15_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                                    ; DDIOOECELL_X0_Y15_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                                    ; DDIOOECELL_X16_Y0_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                                    ; DDIOOECELL_X5_Y0_N19  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_sdram_controller:sdram_controller|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                                    ; DDIOOECELL_X3_Y0_N5   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_timer_system:timer_system|always0~0                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X27_Y13_N30    ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_timer_system:timer_system|always0~1                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X28_Y13_N20    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_timer_system:timer_system|control_wr_strobe                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X28_Y13_N28    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_timer_system:timer_system|period_h_wr_strobe                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X27_Y8_N16     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_timer_system:timer_system|period_l_wr_strobe                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X27_Y8_N22     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_timer_system:timer_system|snap_strobe~2                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X28_Y13_N2     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_timer_system:timer_timestamp|always0~0                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X28_Y16_N16    ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_timer_system:timer_timestamp|always0~1                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X28_Y16_N0     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_timer_system:timer_timestamp|control_wr_strobe                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X27_Y10_N10    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_timer_system:timer_timestamp|period_h_wr_strobe                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X25_Y21_N2     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_timer_system:timer_timestamp|period_l_wr_strobe                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X27_Y8_N14     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|Nios_sopc_timer_system:timer_timestamp|snap_strobe~0                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X27_Y10_N16    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                                                             ; FF_X28_Y21_N5         ; 163     ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                                              ; FF_X28_Y21_N21        ; 868     ; Async. clear, Async. load                          ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; Nios_sopc:u0|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                                              ; FF_X28_Y21_N21        ; 85      ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|new_component:my_spi|spi_slave:spi_slave_instance|Data_WE~2                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X21_Y10_N12    ; 9       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|new_component:my_spi|spi_slave:spi_slave_instance|SPI_cnt_reset~0                                                                                                                                                                                                                                                                                                              ; LCCOMB_X21_Y9_N0      ; 40      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|new_component:my_spi|spi_slave:spi_slave_instance|SPI_reg[26]~45                                                                                                                                                                                                                                                                                                               ; LCCOMB_X21_Y10_N18    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios_sopc:u0|new_component:my_spi|spi_slave:spi_slave_instance|SPI_reg[26]~5                                                                                                                                                                                                                                                                                                                ; LCCOMB_X21_Y10_N4     ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y17_N0        ; 204     ; Clock                                              ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y17_N0        ; 25      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|BWHK8171_2                                                                                                                                                                                                                                                                                                                                       ; FF_X12_Y23_N23        ; 2       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|FWCA1915[0]                                                                                                                                                                                                                                                                                                                                      ; FF_X15_Y23_N5         ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|JEQQ5299:YEAJ1936|BMIN0175[0]                                                                                                                                                                                                                                                      ; FF_X25_Y33_N27        ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_0                                                                                                                                                                                                                                                                         ; FF_X10_Y19_N9         ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_1                                                                                                                                                                                                                                                                         ; FF_X5_Y16_N29         ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_2                                                                                                                                                                                                                                                                         ; FF_X8_Y16_N3          ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_3                                                                                                                                                                                                                                                                         ; FF_X8_Y16_N29         ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_4                                                                                                                                                                                                                                                                         ; FF_X7_Y16_N17         ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_5                                                                                                                                                                                                                                                                         ; FF_X7_Y15_N19         ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_6                                                                                                                                                                                                                                                                         ; FF_X7_Y15_N1          ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_7                                                                                                                                                                                                                                                                         ; FF_X1_Y16_N17         ; 20      ; Clock                                              ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|ZNXJ5711_0                                                                                                                                                                                                                                                                         ; LCCOMB_X25_Y33_N0     ; 17      ; Clock                                              ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|\SQHZ7915:13:AMGP4450_1                                                                                                                                                                                                                                                            ; LCCOMB_X10_Y19_N8     ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:VWQM3427|HENC6638~0                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X15_Y23_N0     ; 9       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:VWQM3427|RUGG7005[0]~1                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X15_Y23_N30    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X15_Y23_N6     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X15_Y23_N28    ; 13      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X12_Y23_N22    ; 4       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X15_Y23_N26    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; reset_delay:reset_delay_inst|cont[26]                                                                                                                                                                                                                                                                                                                                                       ; FF_X28_Y4_N31         ; 43      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; reset_delay:reset_delay_inst|cont[26]                                                                                                                                                                                                                                                                                                                                                       ; FF_X28_Y4_N31         ; 234     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                    ; FF_X15_Y20_N7         ; 64      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                                                         ; LCCOMB_X16_Y22_N20    ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                                                           ; LCCOMB_X16_Y22_N4     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1                                            ; LCCOMB_X17_Y22_N18    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~8                                                            ; LCCOMB_X14_Y19_N6     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~11                                                           ; LCCOMB_X14_Y19_N30    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~17                                                             ; LCCOMB_X16_Y20_N14    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]~15                                              ; LCCOMB_X17_Y22_N24    ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]~16                                              ; LCCOMB_X16_Y22_N8     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~14                                                                ; LCCOMB_X14_Y21_N16    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                                                       ; LCCOMB_X15_Y20_N10    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~10                                                    ; LCCOMB_X14_Y19_N10    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~7                                                     ; LCCOMB_X14_Y19_N22    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]~21                                      ; LCCOMB_X16_Y21_N4     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~17                                 ; LCCOMB_X17_Y21_N6     ; 6       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~24                                 ; LCCOMB_X16_Y21_N6     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                         ; FF_X14_Y21_N27        ; 15      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                        ; FF_X15_Y20_N31        ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                         ; FF_X15_Y20_N15        ; 38      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                         ; FF_X15_Y20_N23        ; 68      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state~0                                          ; LCCOMB_X16_Y22_N24    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                                  ; LCCOMB_X15_Y20_N26    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                        ; FF_X14_Y20_N21        ; 38      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                                      ; LCCOMB_X17_Y22_N2     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                             ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                         ; PIN_R8             ; 4429    ; 35                                   ; Global Clock         ; GCLK15           ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated|wire_pll1_clk[0] ; PLL_4              ; 72      ; 42                                   ; Global Clock         ; GCLK18           ; --                        ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated|wire_pll1_clk[1] ; PLL_4              ; 1       ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                           ; LCCOMB_X16_Y20_N24 ; 2155    ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; Nios_sopc:u0|altera_reset_controller:rst_controller|r_sync_rst                                                                                   ; FF_X28_Y21_N21     ; 868     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                     ; JTAG_X1_Y17_N0     ; 204     ; 1                                    ; Global Clock         ; GCLK4            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_7                              ; FF_X1_Y16_N17      ; 20      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|ZNXJ5711_0                              ; LCCOMB_X25_Y33_N0  ; 17      ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; reset_delay:reset_delay_inst|cont[26]                                                                                                            ; FF_X28_Y4_N31      ; 234     ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                        ;
+--------------------------------------------------------------+---------+
; Name                                                         ; Fan-Out ;
+--------------------------------------------------------------+---------+
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|A_stall ; 957     ;
+--------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------------------------------+--------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                          ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                                   ; Location                                                     ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------------------------------+--------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_bht_module:Nios_sopc_cpu_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated|ALTSYNCRAM                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; None                                                  ; M9K_X33_Y6_N0                                                ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_dc_data_module:Nios_sopc_cpu_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_kdf1:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None                                                  ; M9K_X33_Y12_N0, M9K_X33_Y13_N0                               ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_dc_tag_module:Nios_sopc_cpu_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_1jc1:auto_generated|ALTSYNCRAM                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 17           ; 64           ; 17           ; yes                    ; no                      ; yes                    ; no                      ; 1088  ; 64                          ; 17                          ; 64                          ; 17                          ; 1088                ; 1    ; None                                                  ; M9K_X33_Y7_N0                                                ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_dc_victim_module:Nios_sopc_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated|ALTSYNCRAM                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256   ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None                                                  ; M9K_X33_Y14_N0                                               ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_ic_data_module:Nios_sopc_cpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None                                                  ; M9K_X33_Y11_N0, M9K_X33_Y8_N0, M9K_X33_Y10_N0, M9K_X33_Y5_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_ic_tag_module:Nios_sopc_cpu_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_7ad1:auto_generated|ALTSYNCRAM                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 22           ; 128          ; 22           ; yes                    ; no                      ; yes                    ; no                      ; 2816  ; 128                         ; 22                          ; 128                         ; 22                          ; 2816                ; 1    ; None                                                  ; M9K_X33_Y9_N0                                                ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_nios2_oci:the_Nios_sopc_cpu_cpu_nios2_oci|Nios_sopc_cpu_cpu_nios2_ocimem:the_Nios_sopc_cpu_cpu_nios2_ocimem|Nios_sopc_cpu_cpu_ociram_sp_ram_module:Nios_sopc_cpu_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None                                                  ; M9K_X22_Y16_N0                                               ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_register_bank_a_module:Nios_sopc_cpu_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_fic1:auto_generated|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None                                                  ; M9K_X33_Y16_N0                                               ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_register_bank_b_module:Nios_sopc_cpu_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_fic1:auto_generated|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None                                                  ; M9K_X33_Y15_N0                                               ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|Nios_sopc_jtag_uart_scfifo_r:the_Nios_sopc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                                  ; M9K_X22_Y17_N0                                               ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|Nios_sopc_jtag_uart_scfifo_w:the_Nios_sopc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                                  ; M9K_X22_Y18_N0                                               ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Nios_sopc:u0|Nios_sopc_mem_Nios_PI:mem_nios_pi|altsyncram:the_altsyncram|altsyncram_b132:auto_generated|ALTSYNCRAM                                                                                                                                                                                                            ; AUTO ; True Dual Port   ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 2    ; Nios_sopc_mem_Nios_PI.hex                             ; M9K_X22_Y12_N0, M9K_X22_Y9_N0                                ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|altsyncram:memoryC0_uid62_sqrtTableGenerator_lutmem_dmem|altsyncram_0au3:auto_generated|ALTSYNCRAM                                          ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 29           ; 256          ; 29           ; yes                    ; no                      ; yes                    ; yes                     ; 7424  ; 256                         ; 29                          ; 256                         ; 29                          ; 7424                ; 1    ; ./FPSqrt_memoryC0_uid59_sqrtTableGenerator_lutmem.hex ; M9K_X33_Y22_N0                                               ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|altsyncram:memoryC1_uid64_sqrtTableGenerator_lutmem_dmem|altsyncram_99u3:auto_generated|ALTSYNCRAM                                          ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 21           ; 256          ; 21           ; yes                    ; no                      ; yes                    ; yes                     ; 5376  ; 256                         ; 21                          ; 256                         ; 21                          ; 5376                ; 1    ; ./FPSqrt_memoryC1_uid60_sqrtTableGenerator_lutmem.hex ; M9K_X33_Y23_N0                                               ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|altsyncram:memoryC2_uid66_sqrtTableGenerator_lutmem_dmem|altsyncram_b9u3:auto_generated|ALTSYNCRAM                                          ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 12           ; 256          ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 3072  ; 256                         ; 12                          ; 256                         ; 12                          ; 3072                ; 1    ; ./FPSqrt_memoryC2_uid61_sqrtTableGenerator_lutmem.hex ; M9K_X33_Y26_N0                                               ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|altsyncram:redist6_mem_dmem|altsyncram_lip3:auto_generated|ALTSYNCRAM                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 8            ; 4            ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 32    ; 4                           ; 8                           ; 4                           ; 8                           ; 32                  ; 1    ; None                                                  ; M9K_X33_Y24_N0                                               ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------------------------------+--------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|altsyncram:memoryC0_uid62_sqrtTableGenerator_lutmem_dmem|altsyncram_0au3:auto_generated|ALTSYNCRAM ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(01000000000000000000000000100) (1000000004) (134217732) (8000004)    ;(01000000001111111110000001000) (1001776010) (134741000) (807FC08)   ;(01000000011111111000000100100) (1003770044) (135262244) (80FF024)   ;(01000000101111101110001101111) (1005756157) (135781487) (817DC6F)   ;(01000000111111100000011111111) (1007740377) (136298751) (81FC0FF)   ;(01000001001111001110111101100) (1011716754) (136814060) (8279DEC)   ;(01000001011110111001101001100) (1013671514) (137327436) (82F734C)   ;(01000001101110100000100110011) (1015640463) (137838899) (8374133)   ;
;8;(01000001111110000011110110111) (1017603667) (138348471) (83F07B7)    ;(01000010001101100011011101110) (1021543356) (138856174) (846C6EE)   ;(01000010011100111111011101011) (1023477353) (139362027) (84E7EEB)   ;(01000010101100010111111000010) (1025427702) (139866050) (8562FC2)   ;(01000010111011101100110001000) (1027354610) (140368264) (85DD988)   ;(01000011001010111110001001111) (1031276117) (140868687) (8657C4F)   ;(01000011011010001100000101011) (1033214053) (141367339) (86D182B)   ;(01000011101001010110100101110) (1035126456) (141864238) (874AD2E)   ;
;16;(01000011111000011101101101011) (1037035553) (142359403) (87C3B6B)    ;(01000100000111100001011110011) (1040741363) (142852851) (883C2F3)   ;(01000100010110100001111011000) (1042641730) (143344600) (88B43D8)   ;(01000100100101011111000101101) (1044537055) (143834669) (892BE2D)   ;(01000100110100011001000000001) (1046431001) (144323073) (89A3201)   ;(01000101000011001111101100110) (1050317546) (144809830) (8A19F66)   ;(01000101010010000011001101101) (1052203155) (145294957) (8A9066D)   ;(01000101100000110011100100101) (1054063445) (145778469) (8B06725)   ;
;24;(01000101101111100000110011110) (1055740636) (146260382) (8B7C19E)    ;(01000101111110001010111101001) (1057612751) (146740713) (8BF15E9)   ;(01000110001100110010000010101) (1061462025) (147219477) (8C66415)   ;(01000110011011010110000110001) (1063326061) (147696689) (8CDAC31)   ;(01000110101001110111001001100) (1065167114) (148172364) (8D4EE4C)   ;(01000110111000010101001110101) (1067025165) (148646517) (8DC2A75)   ;(01000111000110110000010111010) (1070660272) (149119162) (8E360BA)   ;(01000111010101001000100101001) (1072510451) (149590313) (8EA9129)   ;
;32;(01000111100011011101111010010) (1074335722) (150059986) (8F1BBD2)    ;(01000111110001110000011000001) (1076160301) (150528193) (8F8E0C1)   ;(01001000000000000000000000100) (1100000004) (150994948) (9000004)   ;(01001000001110001100110101001) (1101614651) (151460265) (90719A9)   ;(01001000011100010110110111100) (1103426674) (151924156) (90E2DBC)   ;(01001000101010011110001001100) (1105236114) (152386636) (9153C4C)   ;(01001000111000100010101100100) (1107042544) (152847716) (91C4564)   ;(01001001000110100100100010001) (1110644421) (153307409) (9234911)   ;
;40;(01001001010100100011101100001) (1112443541) (153765729) (92A4761)    ;(01001001100010100000001011110) (1114240136) (154222686) (931405E)   ;(01001001110000011010000010101) (1116032025) (154678293) (9383415)   ;(01001001111110010001010010010) (1117621222) (155132562) (93F2292)   ;(01001010001100000101111100001) (1121405741) (155585505) (9460BE1)   ;(01001010011001111000000001101) (1123170015) (156037133) (94CF00D)   ;(01001010100111100111100100001) (1124747441) (156487457) (953CF21)   ;(01001010110101010100100101001) (1126524451) (156936489) (95AA929)   ;
;48;(01001011000010111111000110001) (1130277061) (157384241) (9617E31)    ;(01001011010000100111001000010) (1132047102) (157830722) (9684E42)   ;(01001011011110001100101100111) (1133614547) (158275943) (96F1967)   ;(01001011101011101111110101100) (1135357654) (158719916) (975DFAC)   ;(01001011111001010000100011010) (1137120432) (159162650) (97CA11A)   ;(01001100000110101110110111100) (1140656674) (159604156) (9835DBC)   ;(01001100010100001010110011100) (1142412634) (160044444) (98A159C)   ;(01001100100001100100011000101) (1144144305) (160483525) (990C8C5)   ;
;56;(01001100101110111011100111111) (1145673477) (160921407) (997773F)    ;(01001100111100010000100010101) (1147420425) (161358101) (99E2115)   ;(01001101001001100011001010000) (1151143120) (161793616) (9A4C650)   ;(01001101010110110011011111010) (1152663372) (162227962) (9AB66FA)   ;(01001101100100000001100011100) (1154401434) (162661148) (9B2031C)   ;(01001101110001001101011000000) (1156115300) (163093184) (9B89AC0)   ;(01001101111110010110111101110) (1157626756) (163524078) (9BF2DEE)   ;(01001110001011011110010110000) (1161336260) (163953840) (9C5BCB0)   ;
;64;(01001110011000100011100001110) (1163043416) (164382478) (9CC470E)    ;(01001110100101100110100010001) (1164546421) (164810001) (9D2CD11)   ;(01001110110010100111011000011) (1166247303) (165236419) (9D94EC3)   ;(01001110111111100110000101010) (1167746052) (165661738) (9DFCC2A)   ;(01001111001100100010101010001) (1171442521) (166085969) (9E64551)   ;(01001111011001011101000111111) (1173135077) (166509119) (9ECBA3F)   ;(01001111100110010101011111100) (1174625374) (166931196) (9F32AFC)   ;(01001111110011001011110010000) (1176313620) (167352208) (9F99790)   ;
;72;(01010000000000000000000000100) (1200000004) (167772164) (A000004)    ;(01010000001100110010001011111) (1201462137) (168191071) (A06645F)   ;(01010000011001100010010101010) (1203142252) (168608938) (A0CC4AA)   ;(01010000100110010000011101100) (1204620354) (169025772) (A1320EC)   ;(01010000110010111100100101100) (1206274454) (169441580) (A19792C)   ;(01010000111111100110101110010) (1207746562) (169856370) (A1FCD72)   ;(01010001001100001110111000110) (1211416706) (170270150) (A261DC6)   ;(01010001011000110101000101111) (1213065057) (170682927) (A2C6A2F)   ;
;80;(01010001100101011001010110100) (1214531264) (171094708) (A32B2B4)    ;(01010001110001111011101011100) (1216173534) (171505500) (A38F75C)   ;(01010001111110011100000101110) (1217634056) (171915310) (A3F382E)   ;(01010010001010111010100110010) (1221272462) (172324146) (A457532)   ;(01010010010111010111001101111) (1222727157) (172732015) (A4BAE6F)   ;(01010010100011110001111101010) (1224361752) (173138922) (A51E3EA)   ;(01010010110000001010110101100) (1226012654) (173544876) (A5815AC)   ;(01010010111100100001110111010) (1227441672) (173949882) (A5E43BA)   ;
;88;(01010011001000110111000011011) (1231067033) (174353947) (A646E1B)    ;(01010011010101001010011010110) (1232512326) (174757078) (A6A94D6)   ;(01010011100001011011111110001) (1234133761) (175159281) (A70B7F1)   ;(01010011101101101011101110011) (1235553563) (175560563) (A76D773)   ;(01010011111001111001101100010) (1237171542) (175960930) (A7CF362)   ;(01010100000110000101111000100) (1240605704) (176360388) (A830BC4)   ;(01010100010010010000010011111) (1242220237) (176758943) (A89209F)   ;(01010100011110011000111111001) (1243630771) (177156601) (A8F31F9)   ;
;96;(01010100101010011111111011001) (1245237731) (177553369) (A953FD9)    ;(01010100110110100101001000100) (1246645104) (177949252) (A9B4A44)   ;(01010101000010101000101000000) (1250250500) (178344256) (AA15140)   ;(01010101001110101010011010100) (1251652324) (178738388) (AA754D4)   ;(01010101011010101010100000100) (1253252404) (179131652) (AAD5504)   ;(01010101100110101000111010111) (1254650727) (179524055) (AB351D7)   ;(01010101110010100101101010010) (1256245522) (179915602) (AB94B52)   ;(01010101111110100000101111010) (1257640572) (180306298) (ABF417A)   ;
;104;(01010110001010011010001010110) (1261232126) (180696150) (AC53456)    ;(01010110010110010001111101011) (1262621753) (181085163) (ACB23EB)   ;(01010110100010001000000111110) (1264210076) (181473342) (AD1103E)   ;(01010110101101111100101010100) (1265574524) (181860692) (AD6F954)   ;(01010110111001101111100110011) (1267157463) (182247219) (ADCDF33)   ;(01010111000101100000111100000) (1270540740) (182632928) (AE2C1E0)   ;(01010111010001010000101011111) (1272120537) (183017823) (AE8A15F)   ;(01010111011100111110110111000) (1273476670) (183401912) (AEE7DB8)   ;
;112;(01010111101000101011011101101) (1275053355) (183785197) (AF456ED)    ;(01010111110100010110100000101) (1276426405) (184167685) (AFA2D05)   ;(01011000000000000000000000100) (1300000004) (184549380) (B000004)   ;(01011000001011100111111101111) (1301347757) (184930287) (B05CFEF)   ;(01011000010111001110011001100) (1302716314) (185310412) (B0B9CCC)   ;(01011000100010110011010011110) (1304263236) (185689758) (B11669E)   ;(01011000101110010110101101011) (1305626553) (186068331) (B172D6B)   ;(01011000111001111000100110111) (1307170467) (186446135) (B1CF137)   ;
;120;(01011001000101011001000000111) (1310531007) (186823175) (B22B207)    ;(01011001010000110111111011111) (1312067737) (187199455) (B286FDF)   ;(01011001011100010101011000101) (1313425305) (187574981) (B2E2AC5)   ;(01011001100111110001010111101) (1314761275) (187949757) (B33E2BD)   ;(01011001110011001011111001011) (1316313713) (188323787) (B3997CB)   ;(01011001111110100100111110011) (1317644763) (188697075) (B3F49F3)   ;(01011010001001111100100111010) (1321174472) (189069626) (B44F93A)   ;(01011010010101010010110100101) (1322522645) (189441445) (B4AA5A5)   ;
;128;(01011010100000100111100111100) (1324047474) (189812540) (B504F3C)    ;(01011010110111001100111101000) (1326714750) (190552552) (B5B99E8)   ;(01011011001101101100101100110) (1331554546) (191289702) (B66D966)   ;(01011011100100000110111010110) (1334406726) (192024022) (B720DD6)   ;(01011011111010011011101011000) (1337233530) (192755544) (B7D3758)   ;(01011100010000101011000001110) (1342053016) (193484302) (B88560E)   ;(01011100100110110101000010100) (1344665024) (194210324) (B936A14)   ;(01011100111100111001110001010) (1347471612) (194933642) (B9E738A)   ;
;136;(01011101010010111001010010000) (1352271220) (195654288) (BA97290)    ;(01011101101000110011100111110) (1355063476) (196372286) (BB4673E)   ;(01011101111110101000110110110) (1357650666) (197087670) (BBF51B6)   ;(01011110010100011001000010100) (1362431024) (197800468) (BCA3214)   ;(01011110101010000100001110000) (1365204160) (198510704) (BD50870)   ;(01011110111111101010011101010) (1367752352) (199218410) (BDFD4EA)   ;(01011111010101001011110011010) (1372513632) (199923610) (BEA979A)   ;(01011111101010101000010011100) (1375250234) (200626332) (BF5509C)   ;
;144;(01100000000000000000000001000) (1400000010) (201326600) (C000008)    ;(01100000010101010010111111010) (1402522772) (202024442) (C0AA5FA)   ;(01100000101010100001010001000) (1405241210) (202719880) (C154288)   ;(01100000111111101010111001110) (1407752716) (203412942) (C1FD5CE)   ;(01100001010100101111111100010) (1412457742) (204103650) (C2A5FE2)   ;(01100001101001110000011011100) (1415160334) (204792028) (C34E0DC)   ;(01100001111110101100011010100) (1417654324) (205478100) (C3F58D4)   ;(01100010010011100011111100010) (1422343742) (206161890) (C49C7E2)   ;
;152;(01100010101000010111000011010) (1425027032) (206843418) (C542E1A)    ;(01100010111101000101110010110) (1427505626) (207522710) (C5E8B96)   ;(01100011010001110000001101000) (1432160150) (208199784) (C68E068)   ;(01100011100110010110010100110) (1434626246) (208874662) (C732CA6)   ;(01100011111010111000001101000) (1437270150) (209547368) (C7D7068)   ;(01100100001111010101111000010) (1441725702) (210217922) (C87ABC2)   ;(01100100100011101111011001000) (1444357310) (210886344) (C91DEC8)   ;(01100100111000000100110001100) (1447004614) (211552652) (C9C098C)   ;
;160;(01100101001100010110000100110) (1451426046) (212216870) (CA62C26)    ;(01100101100000100011010100110) (1454043246) (212879014) (CB046A6)   ;(01100101110100101100100100010) (1456454442) (213539106) (CBA5922)   ;(01100110001000110001110101100) (1461061654) (214197164) (CC463AC)   ;(01100110011100110011001010100) (1463463124) (214853204) (CCE6654)   ;(01100110110000110000100110010) (1466060462) (215507250) (CD86132)   ;(01100111000100101010001010100) (1470452124) (216159316) (CE25454)   ;(01100111011000011111111001100) (1473037714) (216809420) (CEC3FCC)   ;
;168;(01100111101100010001110101110) (1475421656) (217457582) (CF623AE)    ;(01101000000000000000000001000) (1500000010) (218103816) (D000008)   ;(01101000010011101010011101110) (1502352356) (218748142) (D09D4EE)   ;(01101000100111010001001110000) (1504721160) (219390576) (D13A270)   ;(01101000111010110100010011110) (1507264236) (220031134) (D1D689E)   ;(01101001001110010011110001000) (1511623610) (220669832) (D272788)   ;(01101001100001101111100111110) (1514157476) (221306686) (D30DF3E)   ;(01101001110101000111111010010) (1516507722) (221941714) (D3A8FD2)   ;
;176;(01101010001000011100101010010) (1521034522) (222574930) (D443952)    ;(01101010011011101101111001110) (1523355716) (223206350) (D4DDBCE)   ;(01101010101110111011101010100) (1525673524) (223835988) (D577754)   ;(01101011000010000101111110100) (1530205764) (224463860) (D610BF4)   ;(01101011010101001100110111100) (1532514674) (225089980) (D6A99BC)   ;(01101011101000010000010111100) (1535020274) (225714364) (D7420BC)   ;(01101011111011010000100000010) (1537320402) (226337026) (D7DA102)   ;(01101100001110001101010011100) (1541615234) (226957980) (D871A9C)   ;
;184;(01101100100001000110110010110) (1544106626) (227577238) (D908D96)    ;(01101100110011111101000000000) (1546375000) (228194816) (D99FA00)   ;(01101101000110101111111101000) (1550657750) (228810728) (DA35FE8)   ;(01101101011001011111101011010) (1553137532) (229424986) (DACBF5A)   ;(01101101101100001100001100100) (1555414144) (230037604) (DB61864)   ;(01101101111110110101100010010) (1557665422) (230648594) (DBF6B12)   ;(01101110010001011011101110100) (1562133564) (231257972) (DC8B774)   ;(01101110100011111110110010010) (1564376622) (231865746) (DD1FD92)   ;
;192;(01101110110110011110101111100) (1566636574) (232471932) (DDB3D7C)    ;(01101111001000111011100111110) (1571073476) (233076542) (DE4773E)   ;(01101111011011010101011100010) (1573325342) (233679586) (DEDAAE2)   ;(01101111101101101100001111000) (1575554170) (234281080) (DF6D878)   ;(01110000000000000000000001000) (1600000010) (234881032) (E000008)   ;(01110000010010010000110100000) (1602220640) (235479456) (E0921A0)   ;(01110000100100011110101001100) (1604436514) (236076364) (E123D4C)   ;(01110000110110101001100010100) (1606651424) (236671764) (E1B5314)   ;
;200;(01110001001000110001100001000) (1611061410) (237265672) (E246308)    ;(01110001011010110110100110000) (1613266460) (237858096) (E2D6D30)   ;(01110001101100111000110011010) (1615470632) (238449050) (E36719A)   ;(01110001111110111000001001110) (1617670116) (239038542) (E3F704E)   ;(01110010010000110100101010110) (1622064526) (239626582) (E486956)   ;(01110010100010101110011000000) (1624256300) (240213184) (E515CC0)   ;(01110010110100100101010010110) (1626445226) (240798358) (E5A4A96)   ;(01110011000110011001011100000) (1630631340) (241382112) (E6332E0)   ;
;208;(01110011011000001010110101010) (1633012652) (241964458) (E6C15AA)    ;(01110011101001111001011111110) (1635171376) (242545406) (E74F2FE)   ;(01110011111011100101011100110) (1637345346) (243124966) (E7DCAE6)   ;(01110100001101001110101101100) (1641516554) (243703148) (E869D6C)   ;(01110100011110110101010011000) (1643665230) (244279960) (E8F6A98)   ;(01110100110000011001001110110) (1646031166) (244855414) (E983276)   ;(01110101000001111010100010000) (1650172420) (245429520) (EA0F510)   ;(01110101010011011001001101100) (1652331154) (246002284) (EA9B26C)   ;
;216;(01110101100100110101010011000) (1654465230) (246573720) (EB26A98)    ;(01110101110110001110110011000) (1656616630) (247143832) (EBB1D98)   ;(01110110000111100101101111010) (1660745572) (247712634) (EC3CB7A)   ;(01110110011000111010001000100) (1663072104) (248280132) (ECC7444)   ;(01110110101010001100000000000) (1665214000) (248846336) (ED51800)   ;(01110110111011011011010110110) (1667333266) (249411254) (EDDB6B6)   ;(01110111001100101000001110000) (1671450160) (249974896) (EE65070)   ;(01110111011101110010100110110) (1673562466) (250537270) (EEEE536)   ;
;224;(01110111101110111010100010000) (1675672420) (251098384) (EF77510)    ;(01111000000000000000000001000) (1700000010) (251658248) (F000008)   ;(01111000010001000011000100100) (1702103044) (252216868) (F088624)   ;(01111000100010000011101101110) (1704203556) (252774254) (F11076E)   ;(01111000110011000001111101110) (1706301756) (253330414) (F1983EE)   ;(01111001000011111101110101100) (1710375654) (253885356) (F21FBAC)   ;(01111001010100110111010101110) (1712467256) (254439086) (F2A6EAE)   ;(01111001100101101110100000000) (1714556400) (254991616) (F32DD00)   ;
;232;(01111001110110100011010100100) (1716643244) (255542948) (F3B46A4)    ;(01111010000111010101110101000) (1720725650) (256093096) (F43ABA8)   ;(01111010011000000110000010000) (1723006020) (256642064) (F4C0C10)   ;(01111010101000110011111100100) (1725063744) (257189860) (F5467E4)   ;(01111010111001011111100101010) (1727137452) (257736490) (F5CBF2A)   ;(01111011001010001000111101110) (1731210756) (258281966) (F6511EE)   ;(01111011011010110000000110010) (1733260062) (258826290) (F6D6032)   ;(01111011101011010101000000010) (1735325002) (259369474) (F75AA02)   ;
;240;(01111011111011110111101100000) (1737367540) (259911520) (F7DEF60)    ;(01111100001100011000001011000) (1741430130) (260452440) (F863058)   ;(01111100011100110110011101110) (1743466356) (260992238) (F8E6CEE)   ;(01111100101101010010100101010) (1745522452) (261530922) (F96A52A)   ;(01111100111101101100100010100) (1747554424) (262068500) (F9ED914)   ;(01111101001110000100010110000) (1751604260) (262604976) (FA708B0)   ;(01111101011110011010000000110) (1753632006) (263140358) (FAF3406)   ;(01111101101110101101100011110) (1755655436) (263674654) (FB75B1E)   ;
;248;(01111101111110111110111111110) (1757676776) (264207870) (FBF7DFE)    ;(01111110001111001110010101100) (1761716254) (264740012) (FC79CAC)   ;(01111110011111011011100101100) (1763733454) (265271084) (FCFB72C)   ;(01111110101111100110110001010) (1765746612) (265801098) (FD7CD8A)   ;(01111110111111101111111001000) (1767757710) (266330056) (FDFDFC8)   ;(01111111001111110110111101100) (1771766754) (266857964) (FE7EDEC)   ;(01111111011111111100000000000) (1773774000) (267384832) (FEFF800)   ;(01111111101111111111000001000) (1775777010) (267910664) (FF7FE08)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |DE0_NANO|Nios_sopc:u0|Nios_sopc_mem_Nios_PI:mem_nios_pi|altsyncram:the_altsyncram|altsyncram_b132:auto_generated|ALTSYNCRAM                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;32;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;40;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;48;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;56;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;64;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;72;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;80;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;88;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;96;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|altsyncram:memoryC1_uid64_sqrtTableGenerator_lutmem_dmem|altsyncram_99u3:auto_generated|ALTSYNCRAM ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(001111111111111111110) (1777776) (524286) (7FFFE)    ;(001111111100000001001) (1774011) (522249) (7F809)   ;(001111111000000101101) (1770055) (520237) (7F02D)   ;(001111110100001100110) (1764146) (518246) (7E866)   ;(001111110000010111010) (1760272) (516282) (7E0BA)   ;(001111101100100100010) (1754442) (514338) (7D922)   ;(001111101000110011100) (1750634) (512412) (7D19C)   ;(001111100101000110001) (1745061) (510513) (7CA31)   ;
;8;(001111100001011011001) (1741331) (508633) (7C2D9)    ;(001111011101110010100) (1735624) (506772) (7BB94)   ;(001111011010001100101) (1732145) (504933) (7B465)   ;(001111010110101001010) (1726512) (503114) (7AD4A)   ;(001111010011001000001) (1723101) (501313) (7A641)   ;(001111001111101001101) (1717515) (499533) (79F4D)   ;(001111001100001101010) (1714152) (497770) (7986A)   ;(001111001000110011011) (1710633) (496027) (7919B)   ;
;16;(001111000101011011011) (1705333) (494299) (78ADB)    ;(001111000010000110010) (1702062) (492594) (78432)   ;(001110111110110011010) (1676632) (490906) (77D9A)   ;(001110111011100001111) (1673417) (489231) (7770F)   ;(001110111000010011001) (1670231) (487577) (77099)   ;(001110110101000110011) (1665063) (485939) (76A33)   ;(001110110001111011001) (1661731) (484313) (763D9)   ;(001110101110110010100) (1656624) (482708) (75D94)   ;
;24;(001110101011101011111) (1653537) (481119) (7575F)    ;(001110101000100111000) (1650470) (479544) (75138)   ;(001110100101100011111) (1645437) (477983) (74B1F)   ;(001110100010100010110) (1642426) (476438) (74516)   ;(001110011111100011110) (1637436) (474910) (73F1E)   ;(001110011100100110001) (1634461) (473393) (73931)   ;(001110011001101010110) (1631526) (471894) (73356)   ;(001110010110110001010) (1626612) (470410) (72D8A)   ;
;32;(001110010011111000111) (1623707) (468935) (727C7)    ;(001110010001000010101) (1621025) (467477) (72215)   ;(001110001110001110000) (1616160) (466032) (71C70)   ;(001110001011011011001) (1613331) (464601) (716D9)   ;(001110001000101010000) (1610520) (463184) (71150)   ;(001110000101111010000) (1605720) (461776) (70BD0)   ;(001110000011001100000) (1603140) (460384) (70660)   ;(001110000000011111110) (1600376) (459006) (700FE)   ;
;40;(001101111101110100001) (1575641) (457633) (6FBA1)    ;(001101111011001010101) (1573125) (456277) (6F655)   ;(001101111000100010110) (1570426) (454934) (6F116)   ;(001101110101111100010) (1565742) (453602) (6EBE2)   ;(001101110011010111000) (1563270) (452280) (6E6B8)   ;(001101110000110011100) (1560634) (450972) (6E19C)   ;(001101101110010001101) (1556215) (449677) (6DC8D)   ;(001101101011110000110) (1553606) (448390) (6D786)   ;
;48;(001101101001010001000) (1551210) (447112) (6D288)    ;(001101100110110011000) (1546630) (445848) (6CD98)   ;(001101100100010110011) (1544263) (444595) (6C8B3)   ;(001101100001111010110) (1541726) (443350) (6C3D6)   ;(001101011111100000110) (1537406) (442118) (6BF06)   ;(001101011101001000000) (1535100) (440896) (6BA40)   ;(001101011010110000100) (1532604) (439684) (6B584)   ;(001101011000011001101) (1530315) (438477) (6B0CD)   ;
;56;(001101010110000100100) (1526044) (437284) (6AC24)    ;(001101010011110000101) (1523605) (436101) (6A785)   ;(001101010001011110000) (1521360) (434928) (6A2F0)   ;(001101001111001100100) (1517144) (433764) (69E64)   ;(001101001100111100001) (1514741) (432609) (699E1)   ;(001101001010101100110) (1512546) (431462) (69566)   ;(001101001000011110110) (1510366) (430326) (690F6)   ;(001101000110010001101) (1506215) (429197) (68C8D)   ;
;64;(001101000100000101111) (1504057) (428079) (6882F)    ;(001101000001111011001) (1501731) (426969) (683D9)   ;(001100111111110001010) (1477612) (425866) (67F8A)   ;(001100111101101000110) (1475506) (424774) (67B46)   ;(001100111011100001000) (1473410) (423688) (67708)   ;(001100111001011010001) (1471321) (422609) (672D1)   ;(001100110111010100101) (1467245) (421541) (66EA5)   ;(001100110101010000010) (1465202) (420482) (66A82)   ;
;72;(001100110011001100110) (1463146) (419430) (66666)    ;(001100110001001010011) (1461123) (418387) (66253)   ;(001100101111001000100) (1457104) (417348) (65E44)   ;(001100101101000111110) (1455076) (416318) (65A3E)   ;(001100101011001000001) (1453101) (415297) (65641)   ;(001100101001001001100) (1451114) (414284) (6524C)   ;(001100100111001011100) (1447134) (413276) (64E5C)   ;(001100100101001110011) (1445163) (412275) (64A73)   ;
;80;(001100100011010010011) (1443223) (411283) (64693)    ;(001100100001010111011) (1441273) (410299) (642BB)   ;(001100011111011101011) (1437353) (409323) (63EEB)   ;(001100011101100011111) (1435437) (408351) (63B1F)   ;(001100011011101011010) (1433532) (407386) (6375A)   ;(001100011001110011101) (1431635) (406429) (6339D)   ;(001100010111111100101) (1427745) (405477) (62FE5)   ;(001100010110000110110) (1426066) (404534) (62C36)   ;
;88;(001100010100010001101) (1424215) (403597) (6288D)    ;(001100010010011101011) (1422353) (402667) (624EB)   ;(001100010000101001111) (1420517) (401743) (6214F)   ;(001100001110110110111) (1416667) (400823) (61DB7)   ;(001100001101000100110) (1415046) (399910) (61A26)   ;(001100001011010011011) (1413233) (399003) (6169B)   ;(001100001001100011000) (1411430) (398104) (61318)   ;(001100000111110011100) (1407634) (397212) (60F9C)   ;
;96;(001100000110000100100) (1406044) (396324) (60C24)    ;(001100000100010110011) (1404263) (395443) (608B3)   ;(001100000010101001000) (1402510) (394568) (60548)   ;(001100000000111100000) (1400740) (393696) (601E0)   ;(001011111111010000000) (1377200) (392832) (5FE80)   ;(001011111101100100101) (1375445) (391973) (5FB25)   ;(001011111011111010000) (1373720) (391120) (5F7D0)   ;(001011111010010000011) (1372203) (390275) (5F483)   ;
;104;(001011111000100111000) (1370470) (389432) (5F138)    ;(001011110110111110001) (1366761) (388593) (5EDF1)   ;(001011110101010110001) (1365261) (387761) (5EAB1)   ;(001011110011101111000) (1363570) (386936) (5E778)   ;(001011110010001000010) (1362102) (386114) (5E442)   ;(001011110000100010010) (1360422) (385298) (5E112)   ;(001011101110111101101) (1356755) (384493) (5DDED)   ;(001011101101011000100) (1355304) (383684) (5DAC4)   ;
;112;(001011101011110100110) (1353646) (382886) (5D7A6)    ;(001011101010010001010) (1352212) (382090) (5D48A)   ;(001011101000101110100) (1350564) (381300) (5D174)   ;(001011100111001100101) (1347145) (380517) (5CE65)   ;(001011100101101010100) (1345524) (379732) (5CB54)   ;(001011100100001001101) (1344115) (378957) (5C84D)   ;(001011100010101001001) (1342511) (378185) (5C549)   ;(001011100001001001011) (1341113) (377419) (5C24B)   ;
;120;(001011011111101010011) (1337523) (376659) (5BF53)    ;(001011011110001100000) (1336140) (375904) (5BC60)   ;(001011011100101101110) (1334556) (375150) (5B96E)   ;(001011011011010000000) (1333200) (374400) (5B680)   ;(001011011001110011000) (1331630) (373656) (5B398)   ;(001011011000010110111) (1330267) (372919) (5B0B7)   ;(001011010110111011001) (1326731) (372185) (5ADD9)   ;(001011010101011111110) (1325376) (371454) (5AAFE)   ;
;128;(010110101000001001010) (2650112) (741450) (B504A)    ;(010110100010100001100) (2642414) (738572) (B450C)   ;(010110011100111101110) (2634756) (735726) (B39EE)   ;(010110010111011110010) (2627362) (732914) (B2EF2)   ;(010110010010000010110) (2622026) (730134) (B2416)   ;(010110001100101010110) (2614526) (727382) (B1956)   ;(010110000111010111000) (2607270) (724664) (B0EB8)   ;(010110000010000111010) (2602072) (721978) (B043A)   ;
;136;(010101111100111010000) (2574720) (719312) (AF9D0)    ;(010101110111110010000) (2567620) (716688) (AEF90)   ;(010101110010101100110) (2562546) (714086) (AE566)   ;(010101101101101010110) (2555526) (711510) (ADB56)   ;(010101101000101101000) (2550550) (708968) (AD168)   ;(010101100011110001110) (2543616) (706446) (AC78E)   ;(010101011110111010010) (2536722) (703954) (ABDD2)   ;(010101011010000101110) (2532056) (701486) (AB42E)   ;
;144;(010101010101010101000) (2525250) (699048) (AAAA8)    ;(010101010000100111000) (2520470) (696632) (AA138)   ;(010101001011111100100) (2513744) (694244) (A97E4)   ;(010101000111010100100) (2507244) (691876) (A8EA4)   ;(010101000010110000000) (2502600) (689536) (A8580)   ;(010100111110001110110) (2476166) (687222) (A7C76)   ;(010100111001101111110) (2471576) (684926) (A737E)   ;(010100110101010011110) (2465236) (682654) (A6A9E)   ;
;152;(010100110000111011000) (2460730) (680408) (A61D8)    ;(010100101100100011100) (2454434) (678172) (A591C)   ;(010100101000010000010) (2450202) (675970) (A5082)   ;(010100100100000000000) (2444000) (673792) (A4800)   ;(010100011111110001010) (2437612) (671626) (A3F8A)   ;(010100011011100101100) (2433454) (669484) (A372C)   ;(010100010111011011110) (2427336) (667358) (A2EDE)   ;(010100010011010101010) (2423252) (665258) (A26AA)   ;
;160;(010100001111010000110) (2417206) (663174) (A1E86)    ;(010100001011001111010) (2413172) (661114) (A167A)   ;(010100000111001111110) (2407176) (659070) (A0E7E)   ;(010100000011010010010) (2403222) (657042) (A0692)   ;(010011111111011000000) (2377300) (655040) (9FEC0)   ;(010011111011011111000) (2373370) (653048) (9F6F8)   ;(010011110111101000110) (2367506) (651078) (9EF46)   ;(010011110011110101010) (2363652) (649130) (9E7AA)   ;
;168;(010011110000000010110) (2360026) (647190) (9E016)    ;(010011101100010011100) (2354234) (645276) (9D89C)   ;(010011101000100101110) (2350456) (643374) (9D12E)   ;(010011100100111010000) (2344720) (641488) (9C9D0)   ;(010011100001010000100) (2341204) (639620) (9C284)   ;(010011011101101001100) (2335514) (637772) (9BB4C)   ;(010011011010000100100) (2332044) (635940) (9B424)   ;(010011010110100000110) (2326406) (634118) (9AD06)   ;
;176;(010011010010111111000) (2322770) (632312) (9A5F8)    ;(010011001111011111010) (2317372) (630522) (99EFA)   ;(010011001100000001110) (2314016) (628750) (9980E)   ;(010011001000100110010) (2310462) (626994) (99132)   ;(010011000101001100100) (2305144) (625252) (98A64)   ;(010011000001110100010) (2301642) (623522) (983A2)   ;(010010111110011101100) (2276354) (621804) (97CEC)   ;(010010111011001000100) (2273104) (620100) (97644)   ;
;184;(010010110111110110010) (2267662) (618418) (96FB2)    ;(010010110100100101000) (2264450) (616744) (96928)   ;(010010110001010101010) (2261252) (615082) (962AA)   ;(010010101110000111100) (2256074) (613436) (95C3C)   ;(010010101010111011010) (2252732) (611802) (955DA)   ;(010010100111110000110) (2247606) (610182) (94F86)   ;(010010100100100111010) (2244472) (608570) (9493A)   ;(010010100001100000010) (2241402) (606978) (94302)   ;
;192;(010010011110011010010) (2236322) (605394) (93CD2)    ;(010010011011010110000) (2233260) (603824) (936B0)   ;(010010011000010011100) (2230234) (602268) (9309C)   ;(010010010101010001110) (2225216) (600718) (92A8E)   ;(010010010010010010010) (2222222) (599186) (92492)   ;(010010001111010100000) (2217240) (597664) (91EA0)   ;(010010001100010110100) (2214264) (596148) (918B4)   ;(010010001001011011110) (2211336) (594654) (912DE)   ;
;200;(010010000110100001100) (2206414) (593164) (90D0C)    ;(010010000011101000110) (2203506) (591686) (90746)   ;(010010000000110001000) (2200610) (590216) (90188)   ;(010001111101111011010) (2175732) (588762) (8FBDA)   ;(010001111011000111010) (2173072) (587322) (8F63A)   ;(010001111000010011110) (2170236) (585886) (8F09E)   ;(010001110101100001100) (2165414) (584460) (8EB0C)   ;(010001110010110001000) (2162610) (583048) (8E588)   ;
;208;(010001110000000001110) (2160016) (581646) (8E00E)    ;(010001101101010011100) (2155234) (580252) (8DA9C)   ;(010001101010100110010) (2152462) (578866) (8D532)   ;(010001100111111010100) (2147724) (577492) (8CFD4)   ;(010001100101010000100) (2145204) (576132) (8CA84)   ;(010001100010100111010) (2142472) (574778) (8C53A)   ;(010001011111111110110) (2137766) (573430) (8BFF6)   ;(010001011101011000100) (2135304) (572100) (8BAC4)   ;
;216;(010001011010110010000) (2132620) (570768) (8B590)    ;(010001011000001110000) (2130160) (569456) (8B070)   ;(010001010101101010010) (2125522) (568146) (8AB52)   ;(010001010011001000000) (2123100) (566848) (8A640)   ;(010001010000100111000) (2120470) (565560) (8A138)   ;(010001001110000111000) (2116070) (564280) (89C38)   ;(010001001011101000000) (2113500) (563008) (89740)   ;(010001001001001010000) (2111120) (561744) (89250)   ;
;224;(010001000110101101010) (2106552) (560490) (88D6A)    ;(010001000100010001000) (2104210) (559240) (88888)   ;(010001000001110110100) (2101664) (558004) (883B4)   ;(010000111111011100110) (2077346) (556774) (87EE6)   ;(010000111101000011100) (2075034) (555548) (87A1C)   ;(010000111010101011110) (2072536) (554334) (8755E)   ;(010000111000010101100) (2070254) (553132) (870AC)   ;(010000110101111110110) (2065766) (551926) (86BF6)   ;
;232;(010000110011101010100) (2063524) (550740) (86754)    ;(010000110001010110010) (2061262) (549554) (862B2)   ;(010000101111000011000) (2057030) (548376) (85E18)   ;(010000101100110001010) (2054612) (547210) (8598A)   ;(010000101010100000100) (2052404) (546052) (85504)   ;(010000101000010000000) (2050200) (544896) (85080)   ;(010000100110000001100) (2046014) (543756) (84C0C)   ;(010000100011110010100) (2043624) (542612) (84794)   ;
;240;(010000100001100101100) (2041454) (541484) (8432C)    ;(010000011111011000110) (2037306) (540358) (83EC6)   ;(010000011101001101010) (2035152) (539242) (83A6A)   ;(010000011011000010010) (2033022) (538130) (83612)   ;(010000011000111000000) (2030700) (537024) (831C0)   ;(010000010110101111010) (2026572) (535930) (82D7A)   ;(010000010100100111010) (2024472) (534842) (8293A)   ;(010000010010011111100) (2022374) (533756) (824FC)   ;
;248;(010000010000011000010) (2020302) (532674) (820C2)    ;(010000001110010010100) (2016224) (531604) (81C94)   ;(010000001100001110000) (2014160) (530544) (81870)   ;(010000001010001001000) (2012110) (529480) (81448)   ;(010000001000000110000) (2010060) (528432) (81030)   ;(010000000110000011110) (2006036) (527390) (80C1E)   ;(010000000100000001110) (2004016) (526350) (8080E)   ;(010000000001111111110) (2001776) (525310) (803FE)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |DE0_NANO|Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|altsyncram:memoryC2_uid66_sqrtTableGenerator_lutmem_dmem|altsyncram_b9u3:auto_generated|ALTSYNCRAM ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(110000000110) (6006) (3078) (C06)    ;(110000010011) (6023) (3091) (C13)   ;(110000011101) (6035) (3101) (C1D)   ;(110000101010) (6052) (3114) (C2A)   ;(110000110011) (6063) (3123) (C33)   ;(110000111101) (6075) (3133) (C3D)   ;(110001001011) (6113) (3147) (C4B)   ;(110001010011) (6123) (3155) (C53)   ;
;8;(110001011110) (6136) (3166) (C5E)    ;(110001101001) (6151) (3177) (C69)   ;(110001110010) (6162) (3186) (C72)   ;(110001111100) (6174) (3196) (C7C)   ;(110010000110) (6206) (3206) (C86)   ;(110010001111) (6217) (3215) (C8F)   ;(110010011001) (6231) (3225) (C99)   ;(110010100001) (6241) (3233) (CA1)   ;
;16;(110010101101) (6255) (3245) (CAD)    ;(110010110011) (6263) (3251) (CB3)   ;(110010111011) (6273) (3259) (CBB)   ;(110011000101) (6305) (3269) (CC5)   ;(110011001100) (6314) (3276) (CCC)   ;(110011010011) (6323) (3283) (CD3)   ;(110011011111) (6337) (3295) (CDF)   ;(110011100101) (6345) (3301) (CE5)   ;
;24;(110011101100) (6354) (3308) (CEC)    ;(110011110100) (6364) (3316) (CF4)   ;(110011111101) (6375) (3325) (CFD)   ;(110100000101) (6405) (3333) (D05)   ;(110100001010) (6412) (3338) (D0A)   ;(110100010100) (6424) (3348) (D14)   ;(110100011001) (6431) (3353) (D19)   ;(110100011111) (6437) (3359) (D1F)   ;
;32;(110100101000) (6450) (3368) (D28)    ;(110100101110) (6456) (3374) (D2E)   ;(110100110101) (6465) (3381) (D35)   ;(110100111010) (6472) (3386) (D3A)   ;(110101000000) (6500) (3392) (D40)   ;(110101001000) (6510) (3400) (D48)   ;(110101001101) (6515) (3405) (D4D)   ;(110101010001) (6521) (3409) (D51)   ;
;40;(110101011100) (6534) (3420) (D5C)    ;(110101100010) (6542) (3426) (D62)   ;(110101100111) (6547) (3431) (D67)   ;(110101101101) (6555) (3437) (D6D)   ;(110101110100) (6564) (3444) (D74)   ;(110101111000) (6570) (3448) (D78)   ;(110101111011) (6573) (3451) (D7B)   ;(110110000010) (6602) (3458) (D82)   ;
;48;(110110001001) (6611) (3465) (D89)    ;(110110001101) (6615) (3469) (D8D)   ;(110110010010) (6622) (3474) (D92)   ;(110110011000) (6630) (3480) (D98)   ;(110110011100) (6634) (3484) (D9C)   ;(110110100000) (6640) (3488) (DA0)   ;(110110100100) (6644) (3492) (DA4)   ;(110110101101) (6655) (3501) (DAD)   ;
;56;(110110110010) (6662) (3506) (DB2)    ;(110110110110) (6666) (3510) (DB6)   ;(110110111010) (6672) (3514) (DBA)   ;(110110111110) (6676) (3518) (DBE)   ;(110111000011) (6703) (3523) (DC3)   ;(110111001000) (6710) (3528) (DC8)   ;(110111001100) (6714) (3532) (DCC)   ;(110111010001) (6721) (3537) (DD1)   ;
;64;(110111010100) (6724) (3540) (DD4)    ;(110111011001) (6731) (3545) (DD9)   ;(110111011101) (6735) (3549) (DDD)   ;(110111100001) (6741) (3553) (DE1)   ;(110111100101) (6745) (3557) (DE5)   ;(110111101100) (6754) (3564) (DEC)   ;(110111101111) (6757) (3567) (DEF)   ;(110111110010) (6762) (3570) (DF2)   ;
;72;(110111110101) (6765) (3573) (DF5)    ;(110111111000) (6770) (3576) (DF8)   ;(110111111110) (6776) (3582) (DFE)   ;(111000000010) (7002) (3586) (E02)   ;(111000000101) (7005) (3589) (E05)   ;(111000001000) (7010) (3592) (E08)   ;(111000001101) (7015) (3597) (E0D)   ;(111000010010) (7022) (3602) (E12)   ;
;80;(111000010101) (7025) (3605) (E15)    ;(111000010111) (7027) (3607) (E17)   ;(111000011001) (7031) (3609) (E19)   ;(111000011110) (7036) (3614) (E1E)   ;(111000100001) (7041) (3617) (E21)   ;(111000100101) (7045) (3621) (E25)   ;(111000101001) (7051) (3625) (E29)   ;(111000101011) (7053) (3627) (E2B)   ;
;88;(111000101110) (7056) (3630) (E2E)    ;(111000110000) (7060) (3632) (E30)   ;(111000110011) (7063) (3635) (E33)   ;(111000111000) (7070) (3640) (E38)   ;(111000111100) (7074) (3644) (E3C)   ;(111001000000) (7100) (3648) (E40)   ;(111001000010) (7102) (3650) (E42)   ;(111001000100) (7104) (3652) (E44)   ;
;96;(111001000111) (7107) (3655) (E47)    ;(111001001001) (7111) (3657) (E49)   ;(111001001100) (7114) (3660) (E4C)   ;(111001010000) (7120) (3664) (E50)   ;(111001010011) (7123) (3667) (E53)   ;(111001010110) (7126) (3670) (E56)   ;(111001011000) (7130) (3672) (E58)   ;(111001011001) (7131) (3673) (E59)   ;
;104;(111001011101) (7135) (3677) (E5D)    ;(111001100010) (7142) (3682) (E62)   ;(111001100101) (7145) (3685) (E65)   ;(111001100111) (7147) (3687) (E67)   ;(111001101011) (7153) (3691) (E6B)   ;(111001101110) (7156) (3694) (E6E)   ;(111001101011) (7153) (3691) (E6B)   ;(111001110001) (7161) (3697) (E71)   ;
;112;(111001110010) (7162) (3698) (E72)    ;(111001110101) (7165) (3701) (E75)   ;(111001110111) (7167) (3703) (E77)   ;(111001110111) (7167) (3703) (E77)   ;(111001111110) (7176) (3710) (E7E)   ;(111010000000) (7200) (3712) (E80)   ;(111010000011) (7203) (3715) (E83)   ;(111010000101) (7205) (3717) (E85)   ;
;120;(111010000101) (7205) (3717) (E85)    ;(111010000110) (7206) (3718) (E86)   ;(111010001010) (7212) (3722) (E8A)   ;(111010001110) (7216) (3726) (E8E)   ;(111010010000) (7220) (3728) (E90)   ;(111010010000) (7220) (3728) (E90)   ;(111010010010) (7222) (3730) (E92)   ;(111010010100) (7224) (3732) (E94)   ;
;128;(101001100010) (5142) (2658) (A62)    ;(101001110010) (5162) (2674) (A72)   ;(101010000010) (5202) (2690) (A82)   ;(101010010000) (5220) (2704) (A90)   ;(101010100000) (5240) (2720) (AA0)   ;(101010110000) (5260) (2736) (AB0)   ;(101010111110) (5276) (2750) (ABE)   ;(101011001010) (5312) (2762) (ACA)   ;
;136;(101011011110) (5336) (2782) (ADE)    ;(101011101000) (5350) (2792) (AE8)   ;(101011111000) (5370) (2808) (AF8)   ;(101100000110) (5406) (2822) (B06)   ;(101100010010) (5422) (2834) (B12)   ;(101100100010) (5442) (2850) (B22)   ;(101100110000) (5460) (2864) (B30)   ;(101100111110) (5476) (2878) (B3E)   ;
;144;(101101001010) (5512) (2890) (B4A)    ;(101101010110) (5526) (2902) (B56)   ;(101101100010) (5542) (2914) (B62)   ;(101101110000) (5560) (2928) (B70)   ;(101101111010) (5572) (2938) (B7A)   ;(101110000010) (5602) (2946) (B82)   ;(101110010000) (5620) (2960) (B90)   ;(101110011010) (5632) (2970) (B9A)   ;
;152;(101110100010) (5642) (2978) (BA2)    ;(101110110110) (5666) (2998) (BB6)   ;(101110111100) (5674) (3004) (BBC)   ;(101111000010) (5702) (3010) (BC2)   ;(101111010000) (5720) (3024) (BD0)   ;(101111011000) (5730) (3032) (BD8)   ;(101111100110) (5746) (3046) (BE6)   ;(101111110000) (5760) (3056) (BF0)   ;
;160;(101111111010) (5772) (3066) (BFA)    ;(110000000010) (6002) (3074) (C02)   ;(110000001010) (6012) (3082) (C0A)   ;(110000010110) (6026) (3094) (C16)   ;(110000011110) (6036) (3102) (C1E)   ;(110000101010) (6052) (3114) (C2A)   ;(110000110010) (6062) (3122) (C32)   ;(110000110110) (6066) (3126) (C36)   ;
;168;(110001000100) (6104) (3140) (C44)    ;(110001001010) (6112) (3146) (C4A)   ;(110001010100) (6124) (3156) (C54)   ;(110001011110) (6136) (3166) (C5E)   ;(110001100110) (6146) (3174) (C66)   ;(110001101010) (6152) (3178) (C6A)   ;(110001110000) (6160) (3184) (C70)   ;(110001111010) (6172) (3194) (C7A)   ;
;176;(110010000100) (6204) (3204) (C84)    ;(110010001100) (6214) (3212) (C8C)   ;(110010010010) (6222) (3218) (C92)   ;(110010010110) (6226) (3222) (C96)   ;(110010011100) (6234) (3228) (C9C)   ;(110010100100) (6244) (3236) (CA4)   ;(110010101110) (6256) (3246) (CAE)   ;(110010110110) (6266) (3254) (CB6)   ;
;184;(110010111000) (6270) (3256) (CB8)    ;(110011000000) (6300) (3264) (CC0)   ;(110011001000) (6310) (3272) (CC8)   ;(110011001110) (6316) (3278) (CCE)   ;(110011010100) (6324) (3284) (CD4)   ;(110011011100) (6334) (3292) (CDC)   ;(110011100100) (6344) (3300) (CE4)   ;(110011101000) (6350) (3304) (CE8)   ;
;192;(110011110000) (6360) (3312) (CF0)    ;(110011110100) (6364) (3316) (CF4)   ;(110011111010) (6372) (3322) (CFA)   ;(110100000010) (6402) (3330) (D02)   ;(110100000110) (6406) (3334) (D06)   ;(110100001010) (6412) (3338) (D0A)   ;(110100010100) (6424) (3348) (D14)   ;(110100010110) (6426) (3350) (D16)   ;
;200;(110100011100) (6434) (3356) (D1C)    ;(110100100100) (6444) (3364) (D24)   ;(110100101100) (6454) (3372) (D2C)   ;(110100101110) (6456) (3374) (D2E)   ;(110100110000) (6460) (3376) (D30)   ;(110100111000) (6470) (3384) (D38)   ;(110100111110) (6476) (3390) (D3E)   ;(110101000010) (6502) (3394) (D42)   ;
;208;(110101000110) (6506) (3398) (D46)    ;(110101001100) (6514) (3404) (D4C)   ;(110101010100) (6524) (3412) (D54)   ;(110101011000) (6530) (3416) (D58)   ;(110101011010) (6532) (3418) (D5A)   ;(110101100000) (6540) (3424) (D60)   ;(110101100110) (6546) (3430) (D66)   ;(110101100110) (6546) (3430) (D66)   ;
;216;(110101110000) (6560) (3440) (D70)    ;(110101110010) (6562) (3442) (D72)   ;(110101111000) (6570) (3448) (D78)   ;(110101111100) (6574) (3452) (D7C)   ;(110101111110) (6576) (3454) (D7E)   ;(110110000010) (6602) (3458) (D82)   ;(110110000110) (6606) (3462) (D86)   ;(110110001010) (6612) (3466) (D8A)   ;
;224;(110110001110) (6616) (3470) (D8E)    ;(110110010100) (6624) (3476) (D94)   ;(110110010110) (6626) (3478) (D96)   ;(110110011010) (6632) (3482) (D9A)   ;(110110100010) (6642) (3490) (DA2)   ;(110110100100) (6644) (3492) (DA4)   ;(110110100100) (6644) (3492) (DA4)   ;(110110101110) (6656) (3502) (DAE)   ;
;232;(110110110000) (6660) (3504) (DB0)    ;(110110110110) (6666) (3510) (DB6)   ;(110110111100) (6674) (3516) (DBC)   ;(110110111100) (6674) (3516) (DBC)   ;(110111000000) (6700) (3520) (DC0)   ;(110111000100) (6704) (3524) (DC4)   ;(110111000010) (6702) (3522) (DC2)   ;(110111001010) (6712) (3530) (DCA)   ;
;240;(110111001100) (6714) (3532) (DCC)    ;(110111010000) (6720) (3536) (DD0)   ;(110111010010) (6722) (3538) (DD2)   ;(110111011000) (6730) (3544) (DD8)   ;(110111011100) (6734) (3548) (DDC)   ;(110111011100) (6734) (3548) (DDC)   ;(110111011110) (6736) (3550) (DDE)   ;(110111100100) (6744) (3556) (DE4)   ;
;248;(110111101100) (6754) (3564) (DEC)    ;(110111101100) (6754) (3564) (DEC)   ;(110111101110) (6756) (3566) (DEE)   ;(110111110110) (6766) (3574) (DF6)   ;(110111110100) (6764) (3572) (DF4)   ;(110111110110) (6766) (3574) (DF6)   ;(110111111000) (6770) (3576) (DF8)   ;(111000000010) (7002) (3586) (E02)   ;


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 2           ; 2                   ; 132               ;
; Simple Multipliers (18-bit)           ; 43          ; 1                   ; 66                ;
; Embedded Multiplier Blocks            ; 44          ; --                  ; 66                ;
; Embedded Multiplier 9-bit elements    ; 88          ; 2                   ; 132               ;
; Signed Embedded Multipliers           ; 39          ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 5           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 1           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                                         ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult0|mult_t5t:auto_generated|mac_out2                                                                                                                                                                                      ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y3_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult0|mult_t5t:auto_generated|mac_mult1                                                                                                                                                                                  ;                            ; DSPMULT_X13_Y3_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult1|mult_p5t:auto_generated|mac_out2                                                                                                                                                                                      ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y4_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult1|mult_p5t:auto_generated|mac_mult1                                                                                                                                                                                  ;                            ; DSPMULT_X13_Y4_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult35|mult_p5t:auto_generated|mac_out2                                                                                                                                                                                     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult35|mult_p5t:auto_generated|mac_mult1                                                                                                                                                                                 ;                            ; DSPMULT_X13_Y10_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult36|mult_t5t:auto_generated|mac_out2                                                                                                                                                                                     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y9_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult36|mult_t5t:auto_generated|mac_mult1                                                                                                                                                                                 ;                            ; DSPMULT_X13_Y9_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult39|mult_p5t:auto_generated|mac_out2                                                                                                                                                                                     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult39|mult_p5t:auto_generated|mac_mult1                                                                                                                                                                                 ;                            ; DSPMULT_X13_Y12_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult38|mult_t5t:auto_generated|mac_out2                                                                                                                                                                                     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult38|mult_t5t:auto_generated|mac_mult1                                                                                                                                                                                 ;                            ; DSPMULT_X13_Y11_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult43|mult_p5t:auto_generated|mac_out2                                                                                                                                                                                     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult43|mult_p5t:auto_generated|mac_mult1                                                                                                                                                                                 ;                            ; DSPMULT_X42_Y20_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult44|mult_t5t:auto_generated|mac_out2                                                                                                                                                                                     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult44|mult_t5t:auto_generated|mac_mult1                                                                                                                                                                                 ;                            ; DSPMULT_X42_Y18_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult47|mult_p5t:auto_generated|mac_out2                                                                                                                                                                                     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult47|mult_p5t:auto_generated|mac_mult1                                                                                                                                                                                 ;                            ; DSPMULT_X42_Y21_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult46|mult_t5t:auto_generated|mac_out2                                                                                                                                                                                     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult46|mult_t5t:auto_generated|mac_mult1                                                                                                                                                                                 ;                            ; DSPMULT_X42_Y19_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult30|mult_t5t:auto_generated|mac_out2                                                                                                                                                                                     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult30|mult_t5t:auto_generated|mac_mult1                                                                                                                                                                                 ;                            ; DSPMULT_X13_Y18_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult31|mult_p5t:auto_generated|mac_out2                                                                                                                                                                                     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult31|mult_p5t:auto_generated|mac_mult1                                                                                                                                                                                 ;                            ; DSPMULT_X13_Y13_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult28|mult_t5t:auto_generated|mac_out2                                                                                                                                                                                     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult28|mult_t5t:auto_generated|mac_mult1                                                                                                                                                                                 ;                            ; DSPMULT_X13_Y15_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult26|mult_t5t:auto_generated|mac_out2                                                                                                                                                                                     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult26|mult_t5t:auto_generated|mac_mult1                                                                                                                                                                                 ;                            ; DSPMULT_X13_Y17_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult25|mult_p5t:auto_generated|mac_out2                                                                                                                                                                                     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult25|mult_p5t:auto_generated|mac_mult1                                                                                                                                                                                 ;                            ; DSPMULT_X13_Y16_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult6|mult_t5t:auto_generated|mac_out2                                                                                                                                                                                      ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y3_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult6|mult_t5t:auto_generated|mac_mult1                                                                                                                                                                                  ;                            ; DSPMULT_X42_Y3_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult7|mult_p5t:auto_generated|mac_out2                                                                                                                                                                                      ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y4_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult7|mult_p5t:auto_generated|mac_mult1                                                                                                                                                                                  ;                            ; DSPMULT_X42_Y4_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult18|mult_t5t:auto_generated|mac_out2                                                                                                                                                                                     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult18|mult_t5t:auto_generated|mac_mult1                                                                                                                                                                                 ;                            ; DSPMULT_X42_Y13_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult19|mult_p5t:auto_generated|mac_out2                                                                                                                                                                                     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult19|mult_p5t:auto_generated|mac_mult1                                                                                                                                                                                 ;                            ; DSPMULT_X42_Y14_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult2|mult_t5t:auto_generated|mac_out2                                                                                                                                                                                      ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y6_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult2|mult_t5t:auto_generated|mac_mult1                                                                                                                                                                                  ;                            ; DSPMULT_X42_Y6_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult3|mult_p5t:auto_generated|mac_out2                                                                                                                                                                                      ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y7_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult3|mult_p5t:auto_generated|mac_mult1                                                                                                                                                                                  ;                            ; DSPMULT_X42_Y7_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult4|mult_t5t:auto_generated|mac_out2                                                                                                                                                                                      ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y5_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult4|mult_t5t:auto_generated|mac_mult1                                                                                                                                                                                  ;                            ; DSPMULT_X42_Y5_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult5|mult_p5t:auto_generated|mac_out2                                                                                                                                                                                      ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y9_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult5|mult_p5t:auto_generated|mac_mult1                                                                                                                                                                                  ;                            ; DSPMULT_X42_Y9_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult10|mult_t5t:auto_generated|mac_out2                                                                                                                                                                                     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y1_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult10|mult_t5t:auto_generated|mac_mult1                                                                                                                                                                                 ;                            ; DSPMULT_X42_Y1_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult11|mult_p5t:auto_generated|mac_out2                                                                                                                                                                                     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y2_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult11|mult_p5t:auto_generated|mac_mult1                                                                                                                                                                                 ;                            ; DSPMULT_X42_Y2_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult16|mult_t5t:auto_generated|mac_out2                                                                                                                                                                                     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y8_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult16|mult_t5t:auto_generated|mac_mult1                                                                                                                                                                                 ;                            ; DSPMULT_X13_Y8_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult17|mult_p5t:auto_generated|mac_out2                                                                                                                                                                                     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y7_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult17|mult_p5t:auto_generated|mac_mult1                                                                                                                                                                                 ;                            ; DSPMULT_X13_Y7_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult12|mult_t5t:auto_generated|mac_out2                                                                                                                                                                                     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y2_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult12|mult_t5t:auto_generated|mac_mult1                                                                                                                                                                                 ;                            ; DSPMULT_X13_Y2_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult13|mult_p5t:auto_generated|mac_out2                                                                                                                                                                                     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y1_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult13|mult_p5t:auto_generated|mac_mult1                                                                                                                                                                                 ;                            ; DSPMULT_X13_Y1_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult8|mult_t5t:auto_generated|mac_out2                                                                                                                                                                                      ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult8|mult_t5t:auto_generated|mac_mult1                                                                                                                                                                                  ;                            ; DSPMULT_X42_Y12_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult9|mult_p5t:auto_generated|mac_out2                                                                                                                                                                                      ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult9|mult_p5t:auto_generated|mac_mult1                                                                                                                                                                                  ;                            ; DSPMULT_X42_Y11_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult14|mult_t5t:auto_generated|mac_out2                                                                                                                                                                                     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y6_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult14|mult_t5t:auto_generated|mac_mult1                                                                                                                                                                                 ;                            ; DSPMULT_X13_Y6_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult15|mult_p5t:auto_generated|mac_out2                                                                                                                                                                                     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y5_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult15|mult_p5t:auto_generated|mac_mult1                                                                                                                                                                                 ;                            ; DSPMULT_X13_Y5_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult50|mult_t5t:auto_generated|mac_out2                                                                                                                                                                                     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y8_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult50|mult_t5t:auto_generated|mac_mult1                                                                                                                                                                                 ;                            ; DSPMULT_X42_Y8_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult51|mult_p5t:auto_generated|mac_out2                                                                                                                                                                                     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult51|mult_p5t:auto_generated|mac_mult1                                                                                                                                                                                 ;                            ; DSPMULT_X42_Y10_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult49|mult_p5t:auto_generated|mac_out2                                                                                                                                                                                     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|lpm_mult:Mult49|mult_p5t:auto_generated|mac_mult1                                                                                                                                                                                 ;                            ; DSPMULT_X13_Y14_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1               ;                            ; DSPMULT_X42_Y17_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:\ARITH_GEN:multiply|lpm_mult:topProd_uid96_prod_uid49_fpMulTest_component|mult_flu:auto_generated|result[0]                                                                 ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y29_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:\ARITH_GEN:multiply|lpm_mult:topProd_uid96_prod_uid49_fpMulTest_component|mult_flu:auto_generated|mac_mult1                                                              ;                            ; DSPMULT_X42_Y29_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:\ARITH_GEN:multiply|lpm_mult:sm0_uid99_prod_uid49_fpMulTest_component|mult_aiu:auto_generated|result[0]                                                                     ; Simple Multiplier (9-bit)  ; DSPOUT_X42_Y30_N3  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:\ARITH_GEN:multiply|lpm_mult:sm0_uid99_prod_uid49_fpMulTest_component|mult_aiu:auto_generated|mac_mult1                                                                  ;                            ; DSPMULT_X42_Y30_N1 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:\ARITH_GEN:multiply|lpm_mult:sm1_uid102_prod_uid49_fpMulTest_component|mult_9iu:auto_generated|result[0]                                                                    ; Simple Multiplier (9-bit)  ; DSPOUT_X42_Y30_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:\ARITH_GEN:multiply|lpm_mult:sm1_uid102_prod_uid49_fpMulTest_component|mult_9iu:auto_generated|mac_mult1                                                                 ;                            ; DSPMULT_X42_Y30_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_out4                                                                                                            ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult3                                                                                                        ;                            ; DSPMULT_X42_Y22_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|w227w[0]                                                                                                            ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y23_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult1|mult_16t:auto_generated|mac_mult1                                                                                                        ;                            ; DSPMULT_X42_Y23_N0 ; Mixed               ;                                ; yes                   ; yes                   ; no                ;                 ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1               ;                            ; DSPMULT_X42_Y16_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_mult_cell:the_Nios_sopc_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1               ;                            ; DSPMULT_X42_Y15_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult0|mult_v5t:auto_generated|mac_out2                                                                                                            ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y26_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|lpm_mult:Mult0|mult_v5t:auto_generated|mac_mult1                                                                                                        ;                            ; DSPMULT_X42_Y26_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------+
; Routing Usage Summary                            ;
+-----------------------+--------------------------+
; Routing Resource Type ; Usage                    ;
+-----------------------+--------------------------+
; Block interconnects   ; 15,097 / 71,559 ( 21 % ) ;
; C16 interconnects     ; 133 / 2,597 ( 5 % )      ;
; C4 interconnects      ; 7,989 / 46,848 ( 17 % )  ;
; Direct links          ; 2,240 / 71,559 ( 3 % )   ;
; Global clocks         ; 9 / 20 ( 45 % )          ;
; Local interconnects   ; 5,032 / 24,624 ( 20 % )  ;
; R24 interconnects     ; 232 / 2,496 ( 9 % )      ;
; R4 interconnects      ; 9,957 / 62,424 ( 16 % )  ;
+-----------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.93) ; Number of LABs  (Total = 790) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 39                            ;
; 2                                           ; 20                            ;
; 3                                           ; 14                            ;
; 4                                           ; 18                            ;
; 5                                           ; 10                            ;
; 6                                           ; 14                            ;
; 7                                           ; 12                            ;
; 8                                           ; 9                             ;
; 9                                           ; 14                            ;
; 10                                          ; 25                            ;
; 11                                          ; 15                            ;
; 12                                          ; 33                            ;
; 13                                          ; 30                            ;
; 14                                          ; 50                            ;
; 15                                          ; 85                            ;
; 16                                          ; 402                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.07) ; Number of LABs  (Total = 790) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 450                           ;
; 1 Clock                            ; 612                           ;
; 1 Clock enable                     ; 343                           ;
; 1 Sync. clear                      ; 35                            ;
; 1 Sync. load                       ; 66                            ;
; 2 Async. clears                    ; 20                            ;
; 2 Clock enables                    ; 101                           ;
; 2 Clocks                           ; 8                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.71) ; Number of LABs  (Total = 790) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 3                             ;
; 1                                            ; 21                            ;
; 2                                            ; 32                            ;
; 3                                            ; 15                            ;
; 4                                            ; 15                            ;
; 5                                            ; 8                             ;
; 6                                            ; 23                            ;
; 7                                            ; 11                            ;
; 8                                            ; 13                            ;
; 9                                            ; 9                             ;
; 10                                           ; 8                             ;
; 11                                           ; 17                            ;
; 12                                           ; 14                            ;
; 13                                           ; 15                            ;
; 14                                           ; 26                            ;
; 15                                           ; 32                            ;
; 16                                           ; 92                            ;
; 17                                           ; 27                            ;
; 18                                           ; 22                            ;
; 19                                           ; 25                            ;
; 20                                           ; 38                            ;
; 21                                           ; 31                            ;
; 22                                           ; 35                            ;
; 23                                           ; 28                            ;
; 24                                           ; 31                            ;
; 25                                           ; 39                            ;
; 26                                           ; 40                            ;
; 27                                           ; 35                            ;
; 28                                           ; 22                            ;
; 29                                           ; 13                            ;
; 30                                           ; 13                            ;
; 31                                           ; 10                            ;
; 32                                           ; 27                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.30) ; Number of LABs  (Total = 790) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 11                            ;
; 1                                               ; 67                            ;
; 2                                               ; 67                            ;
; 3                                               ; 31                            ;
; 4                                               ; 29                            ;
; 5                                               ; 34                            ;
; 6                                               ; 48                            ;
; 7                                               ; 55                            ;
; 8                                               ; 68                            ;
; 9                                               ; 68                            ;
; 10                                              ; 70                            ;
; 11                                              ; 42                            ;
; 12                                              ; 44                            ;
; 13                                              ; 39                            ;
; 14                                              ; 33                            ;
; 15                                              ; 15                            ;
; 16                                              ; 42                            ;
; 17                                              ; 6                             ;
; 18                                              ; 4                             ;
; 19                                              ; 0                             ;
; 20                                              ; 1                             ;
; 21                                              ; 1                             ;
; 22                                              ; 2                             ;
; 23                                              ; 0                             ;
; 24                                              ; 7                             ;
; 25                                              ; 1                             ;
; 26                                              ; 1                             ;
; 27                                              ; 2                             ;
; 28                                              ; 1                             ;
; 29                                              ; 0                             ;
; 30                                              ; 0                             ;
; 31                                              ; 0                             ;
; 32                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 17.19) ; Number of LABs  (Total = 790) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 6                             ;
; 2                                            ; 6                             ;
; 3                                            ; 22                            ;
; 4                                            ; 25                            ;
; 5                                            ; 12                            ;
; 6                                            ; 14                            ;
; 7                                            ; 23                            ;
; 8                                            ; 15                            ;
; 9                                            ; 25                            ;
; 10                                           ; 21                            ;
; 11                                           ; 44                            ;
; 12                                           ; 28                            ;
; 13                                           ; 45                            ;
; 14                                           ; 40                            ;
; 15                                           ; 25                            ;
; 16                                           ; 26                            ;
; 17                                           ; 33                            ;
; 18                                           ; 26                            ;
; 19                                           ; 21                            ;
; 20                                           ; 31                            ;
; 21                                           ; 34                            ;
; 22                                           ; 38                            ;
; 23                                           ; 45                            ;
; 24                                           ; 26                            ;
; 25                                           ; 32                            ;
; 26                                           ; 15                            ;
; 27                                           ; 20                            ;
; 28                                           ; 10                            ;
; 29                                           ; 13                            ;
; 30                                           ; 22                            ;
; 31                                           ; 7                             ;
; 32                                           ; 9                             ;
; 33                                           ; 4                             ;
; 34                                           ; 9                             ;
; 35                                           ; 10                            ;
; 36                                           ; 3                             ;
; 37                                           ; 1                             ;
; 38                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                           ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                   ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000002    ; IO_000003    ; IO_000001    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000022    ; IO_000021    ; IO_000046    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000047    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Total Pass          ; 37           ; 148          ; 148          ; 0            ; 0            ; 152       ; 148          ; 0            ; 0            ; 4            ; 0            ; 48           ; 0            ; 0            ; 0            ; 0            ; 0            ; 80           ; 0            ; 0            ; 80           ; 4            ; 0            ; 0            ; 0            ; 152       ; 152       ; 152       ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 115          ; 4            ; 4            ; 152          ; 152          ; 0         ; 4            ; 152          ; 152          ; 148          ; 152          ; 104          ; 152          ; 152          ; 152          ; 152          ; 152          ; 72           ; 152          ; 152          ; 72           ; 148          ; 152          ; 152          ; 152          ; 0         ; 0         ; 0         ; 152          ; 152          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; LED[0]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LED[1]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LED[2]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LED[3]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LED[4]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LED[5]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LED[6]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LED[7]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CKE            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CLK            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CS_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_WE_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; EPCS_ASDO           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; EPCS_DATA0          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; EPCS_DCLK           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; EPCS_NCSO           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; G_SENSOR_CS_N       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SCLK            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_CS_N            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_SADDR           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_SCLK            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_SDAT            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2_IN[0]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2_IN[1]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2_IN[2]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_IN[0]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_IN[1]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_DCLK            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_HSD             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_VSD             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_TOUCH_I2C_SCL   ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_R[0]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_R[1]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_R[2]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_R[3]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_R[4]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_R[5]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_R[6]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_R[7]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_G[0]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_G[1]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_G[2]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_G[3]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_G[4]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_G[5]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_G[6]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_G[7]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_B[0]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_B[1]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_B[2]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_B[3]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_B[4]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_B[5]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_B[6]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_B[7]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[0]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[1]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[2]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[3]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[4]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[5]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[6]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[7]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[8]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[9]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[10]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[11]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[12]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[0]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[1]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[2]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[3]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[4]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[5]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[6]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[7]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[8]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[10]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[12]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[14]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[16]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[17]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[18]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[19]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[20]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[21]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[22]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[23]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[24]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[25]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[26]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[27]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[28]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[29]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[30]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[31]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[32]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[33]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SDAT            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[9]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[11]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[13]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[15]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_TOUCH_I2C_SDA   ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_TOUCH_INT_n     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; G_SENSOR_INT        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+


+----------------------------------------------------------------------------------+
; Fitter Device Options                                                            ;
+------------------------------------------------------------------+---------------+
; Option                                                           ; Setting       ;
+------------------------------------------------------------------+---------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off           ;
; Enable device-wide reset (DEV_CLRn)                              ; Off           ;
; Enable device-wide output enable (DEV_OE)                        ; Off           ;
; Enable INIT_DONE output                                          ; Off           ;
; Configuration scheme                                             ; Active Serial ;
; Error detection CRC                                              ; Off           ;
; Enable open drain on CRC_ERROR pin                               ; Off           ;
; Enable input tri-state on active configuration pins in user mode ; Off           ;
; Configuration Voltage Level                                      ; Auto          ;
; Force Configuration Voltage Level                                ; Off           ;
; nCEO                                                             ; Unreserved    ;
; Data[0]                                                          ; Unreserved    ;
; Data[1]/ASDO                                                     ; Unreserved    ;
; Data[7..2]                                                       ; Unreserved    ;
; FLASH_nCE/nCSO                                                   ; Unreserved    ;
; Other Active Parallel pins                                       ; Unreserved    ;
; DCLK                                                             ; Unreserved    ;
+------------------------------------------------------------------+---------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; CLOCK_50        ; CLOCK_50             ; 10.3              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                         ; Destination Register                                                                                                                                                                                                                                                                                      ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|ic_tag_wraddress[1]                                                                                                                                                                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_ic_tag_module:Nios_sopc_cpu_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_7ad1:auto_generated|ram_block1a17~porta_address_reg0                                                                                                   ; 0.256             ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|A_mem_baddr[21]                                                                                                                                                                    ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_dc_tag_module:Nios_sopc_cpu_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_1jc1:auto_generated|ram_block1a10~porta_datain_reg0                                                                                                    ; 0.213             ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|ic_fill_valid_bits[6]                                                                                                                                                              ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_ic_tag_module:Nios_sopc_cpu_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_7ad1:auto_generated|ram_block1a20~porta_datain_reg0                                                                                                    ; 0.213             ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|ic_fill_valid_bits[7]                                                                                                                                                              ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_ic_tag_module:Nios_sopc_cpu_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_7ad1:auto_generated|ram_block1a21~porta_datain_reg0                                                                                                    ; 0.213             ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|A_mem_baddr[22]                                                                                                                                                                    ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_dc_tag_module:Nios_sopc_cpu_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_1jc1:auto_generated|ram_block1a11~porta_datain_reg0                                                                                                    ; 0.213             ;
; Nios_sopc:u0|new_component:my_spi|spi_slave:spi_slave_instance|SPI_reg[25]                                                                                                                                                              ; Nios_sopc:u0|Nios_sopc_mem_Nios_PI:mem_nios_pi|altsyncram:the_altsyncram|altsyncram_b132:auto_generated|ram_block1a25~portb_datain_reg0                                                                                                                                                                   ; 0.207             ;
; Nios_sopc:u0|new_component:my_spi|spi_slave:spi_slave_instance|SPI_reg[0]                                                                                                                                                               ; Nios_sopc:u0|Nios_sopc_mem_Nios_PI:mem_nios_pi|altsyncram:the_altsyncram|altsyncram_b132:auto_generated|ram_block1a0~portb_datain_reg0                                                                                                                                                                    ; 0.207             ;
; Nios_sopc:u0|new_component:my_spi|spi_slave:spi_slave_instance|SPI_reg[1]                                                                                                                                                               ; Nios_sopc:u0|Nios_sopc_mem_Nios_PI:mem_nios_pi|altsyncram:the_altsyncram|altsyncram_b132:auto_generated|ram_block1a1~portb_datain_reg0                                                                                                                                                                    ; 0.207             ;
; Nios_sopc:u0|new_component:my_spi|spi_slave:spi_slave_instance|SPI_reg[2]                                                                                                                                                               ; Nios_sopc:u0|Nios_sopc_mem_Nios_PI:mem_nios_pi|altsyncram:the_altsyncram|altsyncram_b132:auto_generated|ram_block1a2~portb_datain_reg0                                                                                                                                                                    ; 0.207             ;
; Nios_sopc:u0|new_component:my_spi|spi_slave:spi_slave_instance|SPI_reg[3]                                                                                                                                                               ; Nios_sopc:u0|Nios_sopc_mem_Nios_PI:mem_nios_pi|altsyncram:the_altsyncram|altsyncram_b132:auto_generated|ram_block1a3~portb_datain_reg0                                                                                                                                                                    ; 0.207             ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|ic_fill_valid_bits[5]                                                                                                                                                              ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_ic_tag_module:Nios_sopc_cpu_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_7ad1:auto_generated|ram_block1a19~porta_datain_reg0                                                                                                    ; 0.204             ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|ic_fill_valid_bits[4]                                                                                                                                                              ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_ic_tag_module:Nios_sopc_cpu_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_7ad1:auto_generated|ram_block1a18~porta_datain_reg0                                                                                                    ; 0.204             ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|ic_fill_valid_bits[2]                                                                                                                                                              ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_ic_tag_module:Nios_sopc_cpu_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_7ad1:auto_generated|ram_block1a16~porta_datain_reg0                                                                                                    ; 0.204             ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|ic_fill_valid_bits[1]                                                                                                                                                              ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_ic_tag_module:Nios_sopc_cpu_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_7ad1:auto_generated|ram_block1a15~porta_datain_reg0                                                                                                    ; 0.204             ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|ic_fill_valid_bits[0]                                                                                                                                                              ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_ic_tag_module:Nios_sopc_cpu_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_7ad1:auto_generated|ram_block1a14~porta_datain_reg0                                                                                                    ; 0.204             ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|ic_fill_valid_bits[3]                                                                                                                                                              ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_ic_tag_module:Nios_sopc_cpu_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_7ad1:auto_generated|ram_block1a17~porta_datain_reg0                                                                                                    ; 0.204             ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|A_mem_baddr[24]                                                                                                                                                                    ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_dc_tag_module:Nios_sopc_cpu_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_1jc1:auto_generated|ram_block1a13~porta_datain_reg0                                                                                                    ; 0.204             ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|A_mem_baddr[23]                                                                                                                                                                    ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_dc_tag_module:Nios_sopc_cpu_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_1jc1:auto_generated|ram_block1a12~porta_datain_reg0                                                                                                    ; 0.204             ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|A_mem_baddr[25]                                                                                                                                                                    ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_dc_tag_module:Nios_sopc_cpu_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_1jc1:auto_generated|ram_block1a14~porta_datain_reg0                                                                                                    ; 0.204             ;
; Nios_sopc:u0|new_component:my_spi|spi_slave:spi_slave_instance|SPI_reg[31]                                                                                                                                                              ; Nios_sopc:u0|Nios_sopc_mem_Nios_PI:mem_nios_pi|altsyncram:the_altsyncram|altsyncram_b132:auto_generated|ram_block1a31~portb_datain_reg0                                                                                                                                                                   ; 0.197             ;
; Nios_sopc:u0|new_component:my_spi|spi_slave:spi_slave_instance|SPI_reg[7]                                                                                                                                                               ; Nios_sopc:u0|Nios_sopc_mem_Nios_PI:mem_nios_pi|altsyncram:the_altsyncram|altsyncram_b132:auto_generated|ram_block1a7~portb_datain_reg0                                                                                                                                                                    ; 0.197             ;
; Nios_sopc:u0|new_component:my_spi|spi_slave:spi_slave_instance|SPI_reg[26]                                                                                                                                                              ; Nios_sopc:u0|Nios_sopc_mem_Nios_PI:mem_nios_pi|altsyncram:the_altsyncram|altsyncram_b132:auto_generated|ram_block1a26~portb_datain_reg0                                                                                                                                                                   ; 0.197             ;
; Nios_sopc:u0|new_component:my_spi|spi_slave:spi_slave_instance|SPI_reg[27]                                                                                                                                                              ; Nios_sopc:u0|Nios_sopc_mem_Nios_PI:mem_nios_pi|altsyncram:the_altsyncram|altsyncram_b132:auto_generated|ram_block1a27~portb_datain_reg0                                                                                                                                                                   ; 0.197             ;
; Nios_sopc:u0|new_component:my_spi|spi_slave:spi_slave_instance|SPI_reg[28]                                                                                                                                                              ; Nios_sopc:u0|Nios_sopc_mem_Nios_PI:mem_nios_pi|altsyncram:the_altsyncram|altsyncram_b132:auto_generated|ram_block1a28~portb_datain_reg0                                                                                                                                                                   ; 0.197             ;
; Nios_sopc:u0|new_component:my_spi|spi_slave:spi_slave_instance|SPI_reg[29]                                                                                                                                                              ; Nios_sopc:u0|Nios_sopc_mem_Nios_PI:mem_nios_pi|altsyncram:the_altsyncram|altsyncram_b132:auto_generated|ram_block1a29~portb_datain_reg0                                                                                                                                                                   ; 0.197             ;
; Nios_sopc:u0|new_component:my_spi|spi_slave:spi_slave_instance|SPI_reg[6]                                                                                                                                                               ; Nios_sopc:u0|Nios_sopc_mem_Nios_PI:mem_nios_pi|altsyncram:the_altsyncram|altsyncram_b132:auto_generated|ram_block1a6~portb_datain_reg0                                                                                                                                                                    ; 0.197             ;
; Nios_sopc:u0|new_component:my_spi|spi_slave:spi_slave_instance|SPI_reg[30]                                                                                                                                                              ; Nios_sopc:u0|Nios_sopc_mem_Nios_PI:mem_nios_pi|altsyncram:the_altsyncram|altsyncram_b132:auto_generated|ram_block1a30~portb_datain_reg0                                                                                                                                                                   ; 0.197             ;
; Nios_sopc:u0|new_component:my_spi|spi_slave:spi_slave_instance|SPI_reg[24]                                                                                                                                                              ; Nios_sopc:u0|Nios_sopc_mem_Nios_PI:mem_nios_pi|altsyncram:the_altsyncram|altsyncram_b132:auto_generated|ram_block1a24~portb_datain_reg0                                                                                                                                                                   ; 0.197             ;
; Nios_sopc:u0|new_component:my_spi|spi_slave:spi_slave_instance|SPI_reg[4]                                                                                                                                                               ; Nios_sopc:u0|Nios_sopc_mem_Nios_PI:mem_nios_pi|altsyncram:the_altsyncram|altsyncram_b132:auto_generated|ram_block1a4~portb_datain_reg0                                                                                                                                                                    ; 0.197             ;
; Nios_sopc:u0|new_component:my_spi|spi_slave:spi_slave_instance|SPI_reg[5]                                                                                                                                                               ; Nios_sopc:u0|Nios_sopc_mem_Nios_PI:mem_nios_pi|altsyncram:the_altsyncram|altsyncram_b132:auto_generated|ram_block1a5~portb_datain_reg0                                                                                                                                                                    ; 0.197             ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|fpoint2_multi_dspba_delay:redist4|delay_signals[0][2] ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|altsyncram:memoryC1_uid64_sqrtTableGenerator_lutmem_dmem|altsyncram_99u3:auto_generated|ram_block1a0~portb_address_reg0 ; 0.189             ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|fpoint2_multi_dspba_delay:redist4|delay_signals[0][3] ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|altsyncram:memoryC1_uid64_sqrtTableGenerator_lutmem_dmem|altsyncram_99u3:auto_generated|ram_block1a0~portb_address_reg0 ; 0.189             ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|fpoint2_multi_dspba_delay:redist4|delay_signals[0][4] ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|altsyncram:memoryC1_uid64_sqrtTableGenerator_lutmem_dmem|altsyncram_99u3:auto_generated|ram_block1a0~portb_address_reg0 ; 0.189             ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|fpoint2_multi_dspba_delay:redist4|delay_signals[0][7] ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|altsyncram:memoryC1_uid64_sqrtTableGenerator_lutmem_dmem|altsyncram_99u3:auto_generated|ram_block1a0~portb_address_reg0 ; 0.189             ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|ic_tag_wraddress[2]                                                                                                                                                                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_ic_tag_module:Nios_sopc_cpu_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_7ad1:auto_generated|ram_block1a17~porta_address_reg0                                                                                                   ; 0.186             ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|ic_tag_wraddress[3]                                                                                                                                                                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_ic_tag_module:Nios_sopc_cpu_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_7ad1:auto_generated|ram_block1a17~porta_address_reg0                                                                                                   ; 0.186             ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|ic_tag_wraddress[4]                                                                                                                                                                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_ic_tag_module:Nios_sopc_cpu_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_7ad1:auto_generated|ram_block1a17~porta_address_reg0                                                                                                   ; 0.186             ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|ic_tag_wraddress[5]                                                                                                                                                                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_ic_tag_module:Nios_sopc_cpu_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_7ad1:auto_generated|ram_block1a17~porta_address_reg0                                                                                                   ; 0.186             ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|ic_tag_wraddress[6]                                                                                                                                                                ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_ic_tag_module:Nios_sopc_cpu_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_7ad1:auto_generated|ram_block1a17~porta_address_reg0                                                                                                   ; 0.186             ;
; Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|Nios_sopc_jtag_uart_scfifo_r:the_Nios_sopc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[4]                                ; Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|Nios_sopc_jtag_uart_scfifo_r:the_Nios_sopc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ram_block1a5~porta_address_reg0                                                                             ; 0.185             ;
; Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|Nios_sopc_jtag_uart_scfifo_r:the_Nios_sopc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[3]                                ; Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|Nios_sopc_jtag_uart_scfifo_r:the_Nios_sopc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ram_block1a5~porta_address_reg0                                                                             ; 0.185             ;
; Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|Nios_sopc_jtag_uart_scfifo_r:the_Nios_sopc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[2]                                ; Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|Nios_sopc_jtag_uart_scfifo_r:the_Nios_sopc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ram_block1a5~porta_address_reg0                                                                             ; 0.185             ;
; Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|Nios_sopc_jtag_uart_scfifo_r:the_Nios_sopc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[1]                                ; Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|Nios_sopc_jtag_uart_scfifo_r:the_Nios_sopc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ram_block1a5~porta_address_reg0                                                                             ; 0.185             ;
; Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|Nios_sopc_jtag_uart_scfifo_r:the_Nios_sopc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[0]                                ; Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|Nios_sopc_jtag_uart_scfifo_r:the_Nios_sopc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ram_block1a5~porta_address_reg0                                                                             ; 0.185             ;
; Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|Nios_sopc_jtag_uart_scfifo_r:the_Nios_sopc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[5]                                ; Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|Nios_sopc_jtag_uart_scfifo_r:the_Nios_sopc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ram_block1a5~porta_address_reg0                                                                             ; 0.185             ;
; Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|Nios_sopc_jtag_uart_scfifo_w:the_Nios_sopc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[4]                          ; Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|Nios_sopc_jtag_uart_scfifo_w:the_Nios_sopc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ram_block1a7~portb_address_reg0                                                                             ; 0.107             ;
; Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|Nios_sopc_jtag_uart_scfifo_w:the_Nios_sopc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[3]                          ; Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|Nios_sopc_jtag_uart_scfifo_w:the_Nios_sopc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ram_block1a7~portb_address_reg0                                                                             ; 0.107             ;
; Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|Nios_sopc_jtag_uart_scfifo_w:the_Nios_sopc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[2]                          ; Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|Nios_sopc_jtag_uart_scfifo_w:the_Nios_sopc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ram_block1a7~portb_address_reg0                                                                             ; 0.107             ;
; Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|Nios_sopc_jtag_uart_scfifo_w:the_Nios_sopc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[1]                          ; Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|Nios_sopc_jtag_uart_scfifo_w:the_Nios_sopc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ram_block1a7~portb_address_reg0                                                                             ; 0.107             ;
; Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|Nios_sopc_jtag_uart_scfifo_w:the_Nios_sopc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[0]                          ; Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|Nios_sopc_jtag_uart_scfifo_w:the_Nios_sopc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ram_block1a7~portb_address_reg0                                                                             ; 0.107             ;
; Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|Nios_sopc_jtag_uart_scfifo_w:the_Nios_sopc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[5]                          ; Nios_sopc:u0|Nios_sopc_jtag_uart:jtag_uart|Nios_sopc_jtag_uart_scfifo_w:the_Nios_sopc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ram_block1a7~portb_address_reg0                                                                             ; 0.107             ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|A_dc_xfer_wr_data[26]                                                                                                                                                              ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_dc_victim_module:Nios_sopc_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated|ram_block1a26~porta_datain_reg0                                                                                              ; 0.036             ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|A_dc_xfer_wr_data[30]                                                                                                                                                              ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_dc_victim_module:Nios_sopc_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated|ram_block1a30~porta_datain_reg0                                                                                              ; 0.036             ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|A_dc_xfer_wr_data[18]                                                                                                                                                              ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_dc_victim_module:Nios_sopc_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated|ram_block1a18~porta_datain_reg0                                                                                              ; 0.036             ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|A_dc_xfer_wr_data[9]                                                                                                                                                               ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_dc_victim_module:Nios_sopc_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated|ram_block1a9~porta_datain_reg0                                                                                               ; 0.036             ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|A_dc_xfer_wr_data[8]                                                                                                                                                               ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_dc_victim_module:Nios_sopc_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated|ram_block1a8~porta_datain_reg0                                                                                               ; 0.036             ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|A_dc_xfer_wr_data[5]                                                                                                                                                               ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_dc_victim_module:Nios_sopc_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated|ram_block1a5~porta_datain_reg0                                                                                               ; 0.036             ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|A_dc_xfer_wr_data[28]                                                                                                                                                              ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_dc_victim_module:Nios_sopc_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated|ram_block1a28~porta_datain_reg0                                                                                              ; 0.036             ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|A_dc_xfer_wr_data[2]                                                                                                                                                               ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_dc_victim_module:Nios_sopc_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated|ram_block1a2~porta_datain_reg0                                                                                               ; 0.036             ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|A_dc_xfer_wr_data[19]                                                                                                                                                              ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_dc_victim_module:Nios_sopc_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated|ram_block1a19~porta_datain_reg0                                                                                              ; 0.036             ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|A_dc_xfer_wr_data[23]                                                                                                                                                              ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_dc_victim_module:Nios_sopc_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated|ram_block1a23~porta_datain_reg0                                                                                              ; 0.036             ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|A_dc_xfer_wr_data[12]                                                                                                                                                              ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_dc_victim_module:Nios_sopc_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated|ram_block1a12~porta_datain_reg0                                                                                              ; 0.036             ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|ic_fill_dp_offset[0]                                                                                                                                                               ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_ic_data_module:Nios_sopc_cpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a15~porta_address_reg0                                                                                                 ; 0.030             ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|ic_fill_dp_offset[1]                                                                                                                                                               ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_ic_data_module:Nios_sopc_cpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a15~porta_address_reg0                                                                                                 ; 0.030             ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|A_dc_xfer_wr_data[31]                                                                                                                                                              ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_dc_victim_module:Nios_sopc_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated|ram_block1a31~porta_datain_reg0                                                                                              ; 0.025             ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|A_dc_xfer_wr_data[11]                                                                                                                                                              ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_dc_victim_module:Nios_sopc_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated|ram_block1a11~porta_datain_reg0                                                                                              ; 0.025             ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|ic_fill_dp_offset[2]                                                                                                                                                               ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_ic_data_module:Nios_sopc_cpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a15~porta_address_reg0                                                                                                 ; 0.025             ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|A_dc_xfer_wr_data[27]                                                                                                                                                              ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_dc_victim_module:Nios_sopc_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated|ram_block1a27~porta_datain_reg0                                                                                              ; 0.021             ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|A_dc_xfer_wr_data[7]                                                                                                                                                               ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_dc_victim_module:Nios_sopc_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated|ram_block1a7~porta_datain_reg0                                                                                               ; 0.018             ;
; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|fpoint2_multi_dspba_delay:redist4|delay_signals[0][0] ; Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|altsyncram:memoryC1_uid64_sqrtTableGenerator_lutmem_dmem|altsyncram_99u3:auto_generated|ram_block1a0~portb_address_reg0 ; 0.013             ;
; Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|Nios_sopc_mm_interconnect_0_cmd_mux_003:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                         ; Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|Nios_sopc_mm_interconnect_0_cmd_mux_003:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                           ; 0.010             ;
; Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|Nios_sopc_mm_interconnect_0_cmd_mux_003:cmd_mux_007|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                         ; Nios_sopc:u0|Nios_sopc_mm_interconnect_0:mm_interconnect_0|Nios_sopc_mm_interconnect_0_cmd_mux_003:cmd_mux_007|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                           ; 0.010             ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|M_pipe_flush_waddr[22]                                                                                                                                                             ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|F_pc[22]                                                                                                                                                                                                                                             ; 0.010             ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|M_pipe_flush_waddr[14]                                                                                                                                                             ; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|F_pc[14]                                                                                                                                                                                                                                             ; 0.010             ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|M_mem_byte_en[1]                                                                                                                                                                   ; Nios_sopc:u0|Nios_sopc_cpu:cpu|d_byteenable[1]                                                                                                                                                                                                                                                            ; 0.010             ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|M_mem_byte_en[0]                                                                                                                                                                   ; Nios_sopc:u0|Nios_sopc_cpu:cpu|d_byteenable[0]                                                                                                                                                                                                                                                            ; 0.010             ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|M_mem_byte_en[3]                                                                                                                                                                   ; Nios_sopc:u0|Nios_sopc_cpu:cpu|d_byteenable[3]                                                                                                                                                                                                                                                            ; 0.010             ;
; Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|M_mem_byte_en[2]                                                                                                                                                                   ; Nios_sopc:u0|Nios_sopc_cpu:cpu|d_byteenable[2]                                                                                                                                                                                                                                                            ; 0.010             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 78 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE22F17C6 for design "DE0_NANO"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "sdram_pll:sdram_pll_inst|altpll:altpll_component|sdram_pll_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/db/sdram_pll_altpll.v Line: 44
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of -3 degrees (-192 ps) for sdram_pll:sdram_pll_inst|altpll:altpll_component|sdram_pll_altpll:auto_generated|wire_pll1_clk[0] port File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/db/sdram_pll_altpll.v Line: 44
Info (15535): Implemented PLL "Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/db/MTL_PLL_altpll.v Line: 44
    Info (15099): Implementing clock multiplication of 33, clock division of 50, and phase shift of 0 degrees (0 ps) for Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated|wire_pll1_clk[0] port File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/db/MTL_PLL_altpll.v Line: 44
    Info (15099): Implementing clock multiplication of 33, clock division of 50, and phase shift of 120 degrees (10101 ps) for Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated|wire_pll1_clk[1] port File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/db/MTL_PLL_altpll.v Line: 44
Warning (18550): Found RAM instances implemented as ROM because the write logic is disabled. One instance is listed below as an example.
    Info (119043): Atom "Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:\FPSQRT_GEN:sqrt|altsyncram:memoryC0_uid62_sqrtTableGenerator_lutmem_dmem|altsyncram_0au3:auto_generated|ram_block1a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (176127): The parameters of the PLL Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated|pll1 and the PLL sdram_pll:sdram_pll_inst|altpll:altpll_component|sdram_pll_altpll:auto_generated|pll1 do not have the same values - hence these PLLs cannot be merged File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/db/MTL_PLL_altpll.v Line: 78
    Info (176120): The values of the parameter "M" do not match for the PLL atoms sdram_pll:sdram_pll_inst|altpll:altpll_component|sdram_pll_altpll:auto_generated|pll1 and PLL Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "M" for the PLL atom sdram_pll:sdram_pll_inst|altpll:altpll_component|sdram_pll_altpll:auto_generated|pll1 is 13
        Info (176121): The value of the parameter "M" for the PLL atom Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated|pll1 is 99
    Info (176120): The values of the parameter "N" do not match for the PLL atoms sdram_pll:sdram_pll_inst|altpll:altpll_component|sdram_pll_altpll:auto_generated|pll1 and PLL Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "N" for the PLL atom sdram_pll:sdram_pll_inst|altpll:altpll_component|sdram_pll_altpll:auto_generated|pll1 is 1
        Info (176121): The value of the parameter "N" for the PLL atom Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated|pll1 is 10
    Info (176120): The values of the parameter "LOOP FILTER R" do not match for the PLL atoms sdram_pll:sdram_pll_inst|altpll:altpll_component|sdram_pll_altpll:auto_generated|pll1 and PLL Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "LOOP FILTER R" for the PLL atom sdram_pll:sdram_pll_inst|altpll:altpll_component|sdram_pll_altpll:auto_generated|pll1 is 4000
        Info (176121): The value of the parameter "LOOP FILTER R" for the PLL atom Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated|pll1 is 14000
    Info (176120): The values of the parameter "Min Lock Period" do not match for the PLL atoms sdram_pll:sdram_pll_inst|altpll:altpll_component|sdram_pll_altpll:auto_generated|pll1 and PLL Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "Min Lock Period" for the PLL atom sdram_pll:sdram_pll_inst|altpll:altpll_component|sdram_pll_altpll:auto_generated|pll1 is 19994
        Info (176121): The value of the parameter "Min Lock Period" for the PLL atom Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated|pll1 is 15226
    Info (176120): The values of the parameter "Max Lock Period" do not match for the PLL atoms sdram_pll:sdram_pll_inst|altpll:altpll_component|sdram_pll_altpll:auto_generated|pll1 and PLL Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "Max Lock Period" for the PLL atom sdram_pll:sdram_pll_inst|altpll:altpll_component|sdram_pll_altpll:auto_generated|pll1 is 43329
        Info (176121): The value of the parameter "Max Lock Period" for the PLL atom Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated|pll1 is 20000
    Info (176120): The values of the parameter "M_PH" do not match for the PLL atoms sdram_pll:sdram_pll_inst|altpll:altpll_component|sdram_pll_altpll:auto_generated|pll1 and PLL Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "M_PH" for the PLL atom sdram_pll:sdram_pll_inst|altpll:altpll_component|sdram_pll_altpll:auto_generated|pll1 is 1
        Info (176121): The value of the parameter "M_PH" for the PLL atom Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated|pll1 is 0
Critical Warning (176598): PLL "sdram_pll:sdram_pll_inst|altpll:altpll_component|sdram_pll_altpll:auto_generated|pll1" input clock inclk[0] is not fully compensated because it is fed by a remote clock pin "Pin_R8" File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 148
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity GHVD5181
        Info (332166): set_disable_timing [get_cells -hierarchical AMGP4450_0]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_0]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_1]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_2]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_3]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_4]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_5]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_6]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_7]
        Info (332166): set_disable_timing [get_cells -hierarchical ZNXJ5711_0]
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity pzdyqx_impl
        Info (332166): set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'Nios_sopc/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'Nios_sopc/synthesis/submodules/Nios_sopc_cpu_cpu.sdc'
Info (332104): Reading SDC File: 'DE0_NANO.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {sdram_pll_inst|altpll_component|auto_generated|pll1|inclk[0]} -phase -3.46 -duty_cycle 50.00 -name {sdram_pll_inst|altpll_component|auto_generated|pll1|clk[0]} {sdram_pll_inst|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {u0|mtl_ip|controller|MTL_PLL_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 50 -multiply_by 33 -duty_cycle 50.00 -name {u0|mtl_ip|controller|MTL_PLL_inst|altpll_component|auto_generated|pll1|clk[0]} {u0|mtl_ip|controller|MTL_PLL_inst|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {u0|mtl_ip|controller|MTL_PLL_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 50 -multiply_by 33 -phase 120.00 -duty_cycle 50.00 -name {u0|mtl_ip|controller|MTL_PLL_inst|altpll_component|auto_generated|pll1|clk[1]} {u0|mtl_ip|controller|MTL_PLL_inst|altpll_component|auto_generated|pll1|clk[1]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DE0_NANO.SDC'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 5 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   20.000     CLOCK_50
    Info (332111):   20.000 sdram_pll_inst|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):   30.303 u0|mtl_ip|controller|MTL_PLL_inst|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):   30.303 u0|mtl_ip|controller|MTL_PLL_inst|altpll_component|auto_generated|pll1|clk[1]
Info (176353): Automatically promoted node CLOCK_50~input (placed in PIN R8 (CLK15, DIFFCLK_6p)) File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 71
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G15
Info (176353): Automatically promoted node Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_4) File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/db/MTL_PLL_altpll.v Line: 78
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_4) File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/db/MTL_PLL_altpll.v Line: 78
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node sdram_pll:sdram_pll_inst|altpll:altpll_component|sdram_pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/db/sdram_pll_altpll.v Line: 78
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL1E0
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_7  File: /home/damien/intelFPGA_lite/16.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 730
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_7~0 File: /home/damien/intelFPGA_lite/16.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 730
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|ZNXJ5711_0  File: /home/damien/intelFPGA_lite/16.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 829
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Nios_sopc:u0|Nios_sopc_cpu:cpu|Nios_sopc_cpu_cpu:cpu|Nios_sopc_cpu_cpu_nios2_oci:the_Nios_sopc_cpu_cpu_nios2_oci|Nios_sopc_cpu_cpu_nios2_oci_debug:the_Nios_sopc_cpu_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1 File: /home/damien/intelFPGA_lite/16.1/quartus/libraries/megafunctions/altera_std_synchronizer.v Line: 45
        Info (176357): Destination node Nios_sopc:u0|Nios_sopc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPDiv:\ARITH_GEN:div|quot_unbiased_exp[8]~27 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/Nios_sopc/synthesis/submodules/FPDiv/FPDiv.vhd Line: 316
Info (176353): Automatically promoted node Nios_sopc:u0|altera_reset_controller:rst_controller|r_sync_rst  File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/Nios_sopc/synthesis/submodules/altera_reset_controller.v Line: 288
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Nios_sopc:u0|Nios_sopc_accelerometer_spi_0:accelerometer_spi_0|altera_up_accelerometer_spi_serial_bus_controller:Serial_Bus_Controller|serial_en File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/Nios_sopc/synthesis/submodules/altera_up_accelerometer_spi_serial_bus_controller.v Line: 84
        Info (176357): Destination node Nios_sopc:u0|Nios_sopc_accelerometer_spi_0:accelerometer_spi_0|altera_up_accelerometer_spi_auto_init_ctrl:Auto_Init_Controller|auto_init_complete File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/Nios_sopc/synthesis/submodules/altera_up_accelerometer_spi_auto_init_ctrl.v Line: 84
        Info (176357): Destination node Nios_sopc:u0|Nios_sopc_accelerometer_spi_0:accelerometer_spi_0|altera_up_accelerometer_spi_serial_bus_controller:Serial_Bus_Controller|transfer_complete File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/Nios_sopc/synthesis/submodules/altera_up_accelerometer_spi_serial_bus_controller.v Line: 87
        Info (176357): Destination node Nios_sopc:u0|Nios_sopc_accelerometer_spi_0:accelerometer_spi_0|altera_up_accelerometer_spi_serial_bus_controller:Serial_Bus_Controller|altera_up_accelerometer_spi_slow_clock_generator:Serial_Config_Clock_Generator|middle_of_high_level File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/Nios_sopc/synthesis/submodules/altera_up_accelerometer_spi_slow_clock_generator.v Line: 78
        Info (176357): Destination node Nios_sopc:u0|Nios_sopc_accelerometer_spi_0:accelerometer_spi_0|altera_up_accelerometer_spi_auto_init_ctrl:Auto_Init_Controller|transfer_data File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/Nios_sopc/synthesis/submodules/altera_up_accelerometer_spi_auto_init_ctrl.v Line: 80
        Info (176357): Destination node Nios_sopc:u0|Nios_sopc_accelerometer_spi_0:accelerometer_spi_0|altera_up_accelerometer_spi_serial_bus_controller:Serial_Bus_Controller|shiftreg_data[15] File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/Nios_sopc/synthesis/submodules/altera_up_accelerometer_spi_serial_bus_controller.v Line: 215
        Info (176357): Destination node Nios_sopc:u0|Nios_sopc_accelerometer_spi_0:accelerometer_spi_0|altera_up_accelerometer_spi_serial_bus_controller:Serial_Bus_Controller|altera_up_accelerometer_spi_slow_clock_generator:Serial_Config_Clock_Generator|middle_of_low_level File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/Nios_sopc/synthesis/submodules/altera_up_accelerometer_spi_slow_clock_generator.v Line: 79
        Info (176357): Destination node Nios_sopc:u0|Nios_sopc_accelerometer_spi_0:accelerometer_spi_0|external_read_transfer File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/Nios_sopc/synthesis/submodules/Nios_sopc_accelerometer_spi_0.v Line: 145
        Info (176357): Destination node Nios_sopc:u0|Nios_sopc_accelerometer_spi_0:accelerometer_spi_0|altera_up_accelerometer_spi_auto_init_ctrl:Auto_Init_Controller|data_out[13] File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/Nios_sopc/synthesis/submodules/altera_up_accelerometer_spi_auto_init_ctrl.v Line: 114
        Info (176357): Destination node Nios_sopc:u0|Nios_sopc_accelerometer_spi_0:accelerometer_spi_0|altera_up_accelerometer_spi_auto_init_ctrl:Auto_Init_Controller|data_out[12] File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/Nios_sopc/synthesis/submodules/altera_up_accelerometer_spi_auto_init_ctrl.v Line: 114
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node reset_delay:reset_delay_inst|cont[26]  File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 271
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|read_red[0] File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/mtl_display_controller.sv Line: 199
        Info (176357): Destination node Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|read_red[1] File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/mtl_display_controller.sv Line: 199
        Info (176357): Destination node Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|read_green[2] File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/mtl_display_controller.sv Line: 199
        Info (176357): Destination node Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_display_controller:mtl_display_controller_inst|read_green[3] File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/mtl_display_controller.sv Line: 199
        Info (176357): Destination node reset_delay:reset_delay_inst|Add0~50 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 272
        Info (176357): Destination node Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|Decoder0~57 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/i2c_touch_config.v Line: 239
        Info (176357): Destination node Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|mtl_touch_controller:mtl_touch_controller_inst|i2c_touch_config:i2c_touch_config_inst|Decoder0~59 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/i2c_touch_config.v Line: 239
        Info (176357): Destination node reset_delay:reset_delay_inst|cont[25] File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 271
        Info (176357): Destination node reset_delay:reset_delay_inst|cont[24] File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 271
        Info (176357): Destination node reset_delay:reset_delay_inst|cont[23] File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 271
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 10 registers into blocks of type Block RAM
    Extra Info (176218): Packed 127 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 77 registers into blocks of type Embedded multiplier output
    Extra Info (176218): Packed 16 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 53 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 98 register duplicates
Warning (15058): PLL "sdram_pll:sdram_pll_inst|altpll:altpll_component|sdram_pll_altpll:auto_generated|pll1" is in normal or source synchronous mode with output clock "compensate_clock" set to clk[0] that is not fully compensated because it feeds an output pin -- only PLLs in zero delay buffer mode can fully compensate output pins File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/db/sdram_pll_altpll.v Line: 44
Warning (15064): PLL "Nios_sopc:u0|MTL_ip:mtl_ip|mtl_controller:controller|MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated|pll1" output port clk[1] feeds output pin "MTL_DCLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/db/MTL_PLL_altpll.v Line: 44
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:10
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:03
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:20
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 14% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 38% of the available device resources in the region that extends from location X32_Y11 to location X42_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:13
Info (11888): Total time spent on timing analysis during the Fitter is 12.24 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:06
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169180): Following 1 pins must use external clamping diodes.
    Info (169178): Pin EPCS_DATA0 uses I/O standard 3.3-V LVTTL at H2 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 96
Warning (169177): 80 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin KEY[1] uses I/O standard 3.3-V LVTTL at E1 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 77
    Info (169178): Pin SW[0] uses I/O standard 3.3-V LVTTL at M1 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 80
    Info (169178): Pin SW[1] uses I/O standard 3.3-V LVTTL at T8 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 80
    Info (169178): Pin SW[2] uses I/O standard 3.3-V LVTTL at B9 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 80
    Info (169178): Pin SW[3] uses I/O standard 3.3-V LVTTL at M15 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 80
    Info (169178): Pin ADC_SDAT uses I/O standard 3.3-V LVTTL at A9 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 110
    Info (169178): Pin GPIO_2_IN[0] uses I/O standard 3.3-V LVTTL at E15 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 114
    Info (169178): Pin GPIO_2_IN[1] uses I/O standard 3.3-V LVTTL at E16 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 114
    Info (169178): Pin GPIO_2_IN[2] uses I/O standard 3.3-V LVTTL at M16 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 114
    Info (169178): Pin GPIO_0_IN[0] uses I/O standard 3.3-V LVTTL at A8 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 118
    Info (169178): Pin GPIO_0_IN[1] uses I/O standard 3.3-V LVTTL at B8 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 118
    Info (169178): Pin GPIO_2[0] uses I/O standard 3.3-V LVTTL at A14 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 113
    Info (169178): Pin GPIO_2[1] uses I/O standard 3.3-V LVTTL at B16 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 113
    Info (169178): Pin GPIO_2[2] uses I/O standard 3.3-V LVTTL at C14 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 113
    Info (169178): Pin GPIO_2[3] uses I/O standard 3.3-V LVTTL at C16 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 113
    Info (169178): Pin GPIO_2[4] uses I/O standard 3.3-V LVTTL at C15 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 113
    Info (169178): Pin GPIO_2[5] uses I/O standard 3.3-V LVTTL at D16 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 113
    Info (169178): Pin GPIO_2[6] uses I/O standard 3.3-V LVTTL at D15 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 113
    Info (169178): Pin GPIO_2[7] uses I/O standard 3.3-V LVTTL at D14 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 113
    Info (169178): Pin GPIO_2[8] uses I/O standard 3.3-V LVTTL at F15 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 113
    Info (169178): Pin GPIO_2[9] uses I/O standard 3.3-V LVTTL at F16 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 113
    Info (169178): Pin GPIO_2[10] uses I/O standard 3.3-V LVTTL at F14 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 113
    Info (169178): Pin GPIO_2[11] uses I/O standard 3.3-V LVTTL at G16 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 113
    Info (169178): Pin GPIO_2[12] uses I/O standard 3.3-V LVTTL at G15 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 113
    Info (169178): Pin GPIO_0[0] uses I/O standard 3.3-V LVTTL at D3 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169178): Pin GPIO_0[1] uses I/O standard 3.3-V LVTTL at C3 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169178): Pin GPIO_0[2] uses I/O standard 3.3-V LVTTL at A2 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169178): Pin GPIO_0[3] uses I/O standard 3.3-V LVTTL at A3 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169178): Pin GPIO_0[4] uses I/O standard 3.3-V LVTTL at B3 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169178): Pin GPIO_0[5] uses I/O standard 3.3-V LVTTL at B4 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169178): Pin GPIO_0[6] uses I/O standard 3.3-V LVTTL at A4 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169178): Pin GPIO_0[7] uses I/O standard 3.3-V LVTTL at B5 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169178): Pin GPIO_0[8] uses I/O standard 3.3-V LVTTL at A5 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169178): Pin GPIO_0[10] uses I/O standard 3.3-V LVTTL at B6 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169178): Pin GPIO_0[12] uses I/O standard 3.3-V LVTTL at B7 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169178): Pin GPIO_0[14] uses I/O standard 3.3-V LVTTL at A7 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169178): Pin GPIO_0[16] uses I/O standard 3.3-V LVTTL at C8 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169178): Pin GPIO_0[17] uses I/O standard 3.3-V LVTTL at E6 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169178): Pin GPIO_0[18] uses I/O standard 3.3-V LVTTL at E7 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169178): Pin GPIO_0[19] uses I/O standard 3.3-V LVTTL at D8 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169178): Pin GPIO_0[20] uses I/O standard 3.3-V LVTTL at E8 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169178): Pin GPIO_0[21] uses I/O standard 3.3-V LVTTL at F8 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169178): Pin GPIO_0[22] uses I/O standard 3.3-V LVTTL at F9 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169178): Pin GPIO_0[23] uses I/O standard 3.3-V LVTTL at E9 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169178): Pin GPIO_0[24] uses I/O standard 3.3-V LVTTL at C9 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169178): Pin GPIO_0[25] uses I/O standard 3.3-V LVTTL at D9 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169178): Pin GPIO_0[26] uses I/O standard 3.3-V LVTTL at E11 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169178): Pin GPIO_0[27] uses I/O standard 3.3-V LVTTL at E10 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169178): Pin GPIO_0[28] uses I/O standard 3.3-V LVTTL at C11 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169178): Pin GPIO_0[29] uses I/O standard 3.3-V LVTTL at B11 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169178): Pin GPIO_0[30] uses I/O standard 3.3-V LVTTL at A12 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169178): Pin GPIO_0[31] uses I/O standard 3.3-V LVTTL at D11 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169178): Pin GPIO_0[32] uses I/O standard 3.3-V LVTTL at D12 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169178): Pin GPIO_0[33] uses I/O standard 3.3-V LVTTL at B12 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169178): Pin DRAM_DQ[0] uses I/O standard 3.3-V LVTTL at G2 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 89
    Info (169178): Pin DRAM_DQ[1] uses I/O standard 3.3-V LVTTL at G1 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 89
    Info (169178): Pin DRAM_DQ[2] uses I/O standard 3.3-V LVTTL at L8 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 89
    Info (169178): Pin DRAM_DQ[3] uses I/O standard 3.3-V LVTTL at K5 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 89
    Info (169178): Pin DRAM_DQ[4] uses I/O standard 3.3-V LVTTL at K2 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 89
    Info (169178): Pin DRAM_DQ[5] uses I/O standard 3.3-V LVTTL at J2 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 89
    Info (169178): Pin DRAM_DQ[6] uses I/O standard 3.3-V LVTTL at J1 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 89
    Info (169178): Pin DRAM_DQ[7] uses I/O standard 3.3-V LVTTL at R7 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 89
    Info (169178): Pin DRAM_DQ[8] uses I/O standard 3.3-V LVTTL at T4 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 89
    Info (169178): Pin DRAM_DQ[9] uses I/O standard 3.3-V LVTTL at T2 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 89
    Info (169178): Pin DRAM_DQ[10] uses I/O standard 3.3-V LVTTL at T3 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 89
    Info (169178): Pin DRAM_DQ[11] uses I/O standard 3.3-V LVTTL at R3 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 89
    Info (169178): Pin DRAM_DQ[12] uses I/O standard 3.3-V LVTTL at R5 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 89
    Info (169178): Pin DRAM_DQ[13] uses I/O standard 3.3-V LVTTL at P3 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 89
    Info (169178): Pin DRAM_DQ[14] uses I/O standard 3.3-V LVTTL at N3 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 89
    Info (169178): Pin DRAM_DQ[15] uses I/O standard 3.3-V LVTTL at K1 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 89
    Info (169178): Pin I2C_SDAT uses I/O standard 3.3-V LVTTL at F1 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 104
    Info (169178): Pin GPIO_0[9] uses I/O standard 3.3-V LVTTL at D5 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169178): Pin GPIO_0[11] uses I/O standard 3.3-V LVTTL at A6 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169178): Pin GPIO_0[13] uses I/O standard 3.3-V LVTTL at D6 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169178): Pin GPIO_0[15] uses I/O standard 3.3-V LVTTL at C6 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169178): Pin MTL_TOUCH_I2C_SDA uses I/O standard 3.3-V LVTTL at K15 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 125
    Info (169178): Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at R8 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 71
    Info (169178): Pin KEY[0] uses I/O standard 3.3-V LVTTL at J15 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 77
    Info (169178): Pin MTL_TOUCH_INT_n uses I/O standard 3.3-V LVTTL at J13 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 126
    Info (169178): Pin G_SENSOR_INT uses I/O standard 3.3-V LVTTL at M2 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 102
Warning (169203): PCI-clamp diode is not supported in this mode. The following 1 pins must meet the Intel FPGA requirements for 3.3V, 3.0V, and 2.5V interfaces if they are connected to devices other than the supported configuration devices. In these cases, Intel recommends termination method as specified in the Application Note 447.
    Info (169178): Pin EPCS_DATA0 uses I/O standard 3.3-V LVTTL at H2 File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 96
Warning (169064): Following 46 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin GPIO_2[0] has a permanently disabled output enable File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 113
    Info (169065): Pin GPIO_2[1] has a permanently disabled output enable File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 113
    Info (169065): Pin GPIO_2[2] has a permanently disabled output enable File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 113
    Info (169065): Pin GPIO_2[3] has a permanently disabled output enable File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 113
    Info (169065): Pin GPIO_2[4] has a permanently disabled output enable File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 113
    Info (169065): Pin GPIO_2[5] has a permanently disabled output enable File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 113
    Info (169065): Pin GPIO_2[6] has a permanently disabled output enable File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 113
    Info (169065): Pin GPIO_2[7] has a permanently disabled output enable File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 113
    Info (169065): Pin GPIO_2[8] has a permanently disabled output enable File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 113
    Info (169065): Pin GPIO_2[9] has a permanently disabled output enable File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 113
    Info (169065): Pin GPIO_2[10] has a permanently disabled output enable File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 113
    Info (169065): Pin GPIO_2[11] has a permanently disabled output enable File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 113
    Info (169065): Pin GPIO_2[12] has a permanently disabled output enable File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 113
    Info (169065): Pin GPIO_0[0] has a permanently disabled output enable File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169065): Pin GPIO_0[1] has a permanently disabled output enable File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169065): Pin GPIO_0[2] has a permanently disabled output enable File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169065): Pin GPIO_0[3] has a permanently disabled output enable File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169065): Pin GPIO_0[4] has a permanently disabled output enable File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169065): Pin GPIO_0[5] has a permanently disabled output enable File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169065): Pin GPIO_0[6] has a permanently disabled output enable File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169065): Pin GPIO_0[7] has a permanently disabled output enable File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169065): Pin GPIO_0[8] has a permanently disabled output enable File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169065): Pin GPIO_0[10] has a permanently disabled output enable File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169065): Pin GPIO_0[12] has a permanently disabled output enable File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169065): Pin GPIO_0[14] has a permanently disabled output enable File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169065): Pin GPIO_0[16] has a permanently disabled output enable File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169065): Pin GPIO_0[17] has a permanently disabled output enable File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169065): Pin GPIO_0[18] has a permanently disabled output enable File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169065): Pin GPIO_0[19] has a permanently disabled output enable File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169065): Pin GPIO_0[20] has a permanently disabled output enable File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169065): Pin GPIO_0[21] has a permanently disabled output enable File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169065): Pin GPIO_0[22] has a permanently disabled output enable File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169065): Pin GPIO_0[23] has a permanently disabled output enable File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169065): Pin GPIO_0[24] has a permanently disabled output enable File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169065): Pin GPIO_0[25] has a permanently disabled output enable File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169065): Pin GPIO_0[26] has a permanently disabled output enable File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169065): Pin GPIO_0[27] has a permanently disabled output enable File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169065): Pin GPIO_0[28] has a permanently disabled output enable File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169065): Pin GPIO_0[29] has a permanently disabled output enable File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169065): Pin GPIO_0[30] has a permanently disabled output enable File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169065): Pin GPIO_0[31] has a permanently disabled output enable File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169065): Pin GPIO_0[32] has a permanently disabled output enable File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169065): Pin GPIO_0[33] has a permanently disabled output enable File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169065): Pin GPIO_0[9] has a permanently disabled output enable File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169065): Pin GPIO_0[11] has a permanently disabled output enable File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
    Info (169065): Pin GPIO_0[15] has a permanently disabled output enable File: /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.sv Line: 117
Info (144001): Generated suppressed messages file /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 16 warnings
    Info: Peak virtual memory: 1423 megabytes
    Info: Processing ended: Tue Apr 25 15:16:11 2017
    Info: Elapsed time: 00:01:05
    Info: Total CPU time (on all processors): 00:01:51


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /mnt/Home/ELEC2103-Gr4/MTL2-Baseline-Quartus-Project/DE0_NANO.fit.smsg.


