# Branch & Control Flow

JMP:
  - { mem_rd:1, wr_mdr:1 }
  - { ir_load:1, pc_inc:1 }
  - { mem_rd:1, wr_mdr:1 }
  - { pc_inc:1, src_a: MDR, wr_mar:1 }
  - { mem_rd:1, wr_mdr:1 }
  - { src_a: MDR, src_b: MAR, alu_op: U_ALU_PASS, wr_pc:1, endi:1 }

JZ:
  - { mem_rd:1, wr_mdr:1 }
  - { ir_load:1, pc_inc:1 }
  - { mem_rd:1, wr_mdr:1 }
  - { pc_inc:1, src_a: MDR, wr_mar:1 }
  - { mem_rd:1, wr_mdr:1 }
  - { src_a: MDR, src_b: MAR, alu_op: U_ALU_PASS, wr_pc:1, jam_z:1, endi:1 }

JNZ:
  - { mem_rd:1, wr_mdr:1 }
  - { ir_load:1, pc_inc:1 }
  - { mem_rd:1, wr_mdr:1 }
  - { pc_inc:1, src_a: MDR, wr_mar:1 }
  - { mem_rd:1, wr_mdr:1 }
  - { src_a: MDR, src_b: MAR, alu_op: U_ALU_PASS, wr_pc:1, jam_z:0, endi:1 }

JC:
  - { mem_rd:1, wr_mdr:1 }
  - { ir_load:1, pc_inc:1 }
  - { mem_rd:1, wr_mdr:1 }
  - { pc_inc:1, src_a: MDR, wr_mar:1 }
  - { mem_rd:1, wr_mdr:1 }
  - { src_a: MDR, src_b: MAR, alu_op: U_ALU_PASS, wr_pc:1, jam_c:1, endi:1 }

JNC:
  - { mem_rd:1, wr_mdr:1 }
  - { ir_load:1, pc_inc:1 }
  - { mem_rd:1, wr_mdr:1 }
  - { pc_inc:1, src_a: MDR, wr_mar:1 }
  - { mem_rd:1, wr_mdr:1 }
  - { src_a: MDR, src_b: MAR, alu_op: U_ALU_PASS, wr_pc:1, jam_c:0, endi:1 }

JP:
  - { mem_rd:1, wr_mdr:1 }
  - { ir_load:1, pc_inc:1 }
  - { mem_rd:1, wr_mdr:1 }
  - { pc_inc:1, src_a: MDR, wr_mar:1 }
  - { mem_rd:1, wr_mdr:1 }
  - { src_a: MDR, src_b: MAR, alu_op: U_ALU_PASS, wr_pc:1, jam_n:0, endi:1 }

JM:
  - { mem_rd:1, wr_mdr:1 }
  - { ir_load:1, pc_inc:1 }
  - { mem_rd:1, wr_mdr:1 }
  - { pc_inc:1, src_a: MDR, wr_mar:1 }
  - { mem_rd:1, wr_mdr:1 }
  - { src_a: MDR, src_b: MAR, alu_op: U_ALU_PASS, wr_pc:1, jam_n:1, endi:1 }

JPE:
  - { mem_rd:1, wr_mdr:1 }
  - { ir_load:1, pc_inc:1 }
  - { mem_rd:1, wr_mdr:1 }
  - { pc_inc:1, src_a: MDR, wr_mar:1 }
  - { mem_rd:1, wr_mdr:1 }
  - { src_a: MDR, src_b: MAR, alu_op: U_ALU_PASS, wr_pc:1, jam_p:1, endi:1 }

JPO:
  - { mem_rd:1, wr_mdr:1 }
  - { ir_load:1, pc_inc:1 }
  - { mem_rd:1, wr_mdr:1 }
  - { pc_inc:1, src_a: MDR, wr_mar:1 }
  - { mem_rd:1, wr_mdr:1 }
  - { src_a: MDR, src_b: MAR, alu_op: U_ALU_PASS, wr_pc:1, jam_p:0, endi:1 }

CALL:
  - { mem_rd:1, wr_mdr:1 }
  - { ir_load:1, pc_inc:1 }
  - { mem_rd:1, wr_mdr:1 }
  - { pc_inc:1, src_a: MDR, wr_mar:1 }
  - { mem_rd:1, wr_mdr:1 }
  - { src_a: PC, wr_mdr:1 }
  - { mem_wr:1, src_a: MDR, wr_mar:1 }
  - { mem_wr:1, src_a: MDR, wr_mar:1 }
  - { src_a: MDR, src_b: MAR, alu_op: U_ALU_PASS, wr_pc:1, endi:1 }

# Conditional CALLS
CZ:   # Call if Zero
  - { mem_rd:1, wr_mdr:1 }
  - { ir_load:1, pc_inc:1 }
  - { mem_rd:1, wr_mdr:1 }
  - { pc_inc:1, src_a: MDR, wr_mar:1 }
  - { mem_rd:1, wr_mdr:1 }
  - { src_a: PC, wr_mdr:1 }
  - { mem_wr:1, src_a: MDR, wr_mar:1 }
  - { mem_wr:1, src_a: MDR, wr_mar:1 }
  - { src_a: MDR, src_b: MAR, alu_op: U_ALU_PASS, wr_pc:1, jam_z:1, endi:1 }

CNZ:  # Call if Not Zero
  - { mem_rd:1, wr_mdr:1 }
  - { ir_load:1, pc_inc:1 }
  - { mem_rd:1, wr_mdr:1 }
  - { pc_inc:1, src_a: MDR, wr_mar:1 }
  - { mem_rd:1, wr_mdr:1 }
  - { src_a: PC, wr_mdr:1 }
  - { mem_wr:1, src_a: MDR, wr_mar:1 }
  - { mem_wr:1, src_a: MDR, wr_mar:1 }
  - { src_a: MDR, src_b: MAR, alu_op: U_ALU_PASS, wr_pc:1, jam_z:0, endi:1 }

CC:   # Call if Carry
  - { mem_rd:1, wr_mdr:1 }
  - { ir_load:1, pc_inc:1 }
  - { mem_rd:1, wr_mdr:1 }
  - { pc_inc:1, src_a: MDR, wr_mar:1 }
  - { mem_rd:1, wr_mdr:1 }
  - { src_a: PC, wr_mdr:1 }
  - { mem_wr:1, src_a: MDR, wr_mar:1 }
  - { mem_wr:1, src_a: MDR, wr_mar:1 }
  - { src_a: MDR, src_b: MAR, alu_op: U_ALU_PASS, wr_pc:1, jam_c:1, endi:1 }

CNC:  # Call if Not Carry
  - { mem_rd:1, wr_mdr:1 }
  - { ir_load:1, pc_inc:1 }
  - { mem_rd:1, wr_mdr:1 }
  - { pc_inc:1, src_a: MDR, wr_mar:1 }
  - { mem_rd:1, wr_mdr:1 }
  - { src_a: PC, wr_mdr:1 }
  - { mem_wr:1, src_a: MDR, wr_mar:1 }
  - { mem_wr:1, src_a: MDR, wr_mar:1 }
  - { src_a: MDR, src_b: MAR, alu_op: U_ALU_PASS, wr_pc:1, jam_c:0, endi:1 }

RET:
  - { mem_rd:1, wr_mdr:1 }
  - { mem_rd:1, wr_mar:1 }
  - { src_a: MDR, src_b: MAR, alu_op: U_ALU_PASS, wr_pc:1, endi:1 }

RST:
  - { mem_rd:1, wr_mdr:1 }
  - { ir_load:1, pc_inc:1 }
  - { src_a: PC, wr_mdr:1 }
  - { mem_wr:1, src_a: MDR, wr_mar:1 }
  - { mem_wr:1, src_a: MDR, wr_mar:1 }
  - { src_a: CONST, alu_op: U_ALU_PASS, wr_pc:1, endi:1 }
