# Verilog_uart_fifo_smg
### 功能
串口接收任意字符，以ASIIC码形式显示在数码管上；
键盘输入数字，通过串口发送出去。

### 说明
顶层模块是uart_test
模块可细分为键盘输入、串口收发、FIFO、数码管显示四个部分
