{"patent_id": "10-2023-0069010", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2024-0171304", "출원번호": "10-2023-0069010", "발명의 명칭": "다진법 연산을 위한 반도체 소자 및 그 제조방법", "출원인": "광운대학교 산학협력단", "발명자": "김남영"}}
{"patent_id": "10-2023-0069010", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "기판;상기 기판 상에 위치하는 절연층;상기 절연층 상에 위치하는 반도체층;상기 반도체층 상에 적어도 하나 이상 증착된 금속 산화물 또는 화합물 박막층; 및상기 금속 산화물 또는 화합물 박막층 상에 위치하는 소스 전극 또는 드레인 전극을 포함하는,다진법 연산을 위한 반도체 소자."}
{"patent_id": "10-2023-0069010", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "청구항 1에서,상기 금속 산화물 또는 화합물 박막층은,펄스 레이저 증착(PLD), 원자층 증착(ALD), 금속유기 화학기상증착(MOCVD) 또는 플라즈마 화학기상 증착(PECVD)방법 중 어느 하나를 사용하여 증착되는 것을 특징으로 하는,다진법 연산을 위한 반도체 소자."}
{"patent_id": "10-2023-0069010", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "청구항 1에서,상기 금속 산화물 또는 화합물 박막층은,상기 반도체 층을 구성하는 물질의 에너지 밴드갭(Eg)의 값과 다른 에너지 밴드갭 값을 갖는 근속 산화물 또는화합물 박막층인 것을 특징으로 하는,다진법 연산을 위한 반도체 소자."}
{"patent_id": "10-2023-0069010", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "청구항 1에서,상기 금속 산화물 또는 화합물 박막층은,화학양론적으로 형성된 금속 산화물 또는 화합물, 비화학양론적으로 형성된 금속 산화물 또는 화합물 중 어느하나로 형성된 박막층인 것을 특징으로 하는,다진법 연산을 위한 반도체 소자."}
{"patent_id": "10-2023-0069010", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "청구항 1에서,상기 반도체 층은,Si, SiGe 또는 GaAs이고,공개특허 10-2024-0171304-3-상기 금속 산화물 또는 화합물 박막층은,상기 반도체 층과 n+ 또는 p+ 컨택트 지역의 사이에 형성되는 것을 특징으로 하는,다진법 연산을 위한 반도체 소자."}
{"patent_id": "10-2023-0069010", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "청구항 1에서,상기 반도체 층은,Si, SiGe 또는 GaAs이고,상기 금속 산화물 또는 화합물 박막층은,상기 소스 전극 또는 상기 드레인 전극과 n+ 또는 p+ 컨택트 지역의 사이에 형성되는 것을 특징으로 하는,다진법 연산을 위한 반도체 소자."}
{"patent_id": "10-2023-0069010", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "기판상에 절연층을 형성하는 단계;상기 절연층 상에 반도체 층을 형성하는 단계;상기 반도체층 상에 펄스 레이저 증착(PLD), 원자층 증착(ALD), 금속유기 화학기상증착(MOCVD) 또는 플라즈마화학기상 증착(PECVD) 방법 중 어느 하나를 사용하여 금속 산화물 또는 화합물 박막층을 증착하는 단계; 및상기 금속 산화물 박막층 상에 위치하는 소스 전극 또는 드레인 전극을 형성하는 단계;를 포함하는,다진법 연산을 위한 반도체 소자 제조 방법."}
{"patent_id": "10-2023-0069010", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "청구항 7에서,상기 반도체 층은,Si, SiGe 또는 GaAs이고,상기 금속 산화물 또는 화합물 박막층을 증착하는 단계는,상기 반도체 층과 n+ 또는 p+ 컨택트 지역의 사이에 증착하는 것을 특징으로 하는,다진법 연산을 위한 반도체 소자 제조 방법."}
{"patent_id": "10-2023-0069010", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "청구항 7에서,상기 반도체 층은,Si, SiGe 또는 GaAs이고,상기 금속 산화물 또는 화합물 박막층을 증착하는 단계는,상기 소스 전극 또는 상기 드레인 전극과 n+ 또는 p+ 컨택트 지역의 사이에 증착하는 것을 특징으로 하는,다진법 연산을 위한 반도체 소자 제조 방법.공개특허 10-2024-0171304-4-"}
{"patent_id": "10-2023-0069010", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명은 다진법 연산을 위한 반도체 소자 및 그 제조방법을 제공한다. 본 발명의 일 실시예에 따른 다진법 연 산을 위한 반도체 소자는 기판, 기판 상에 위치하는 절연층, 절연층 상에 위치하는 반도체층, 반도체층 상에 적 어도 하나 이상 증착된 금속 산화물 또는 화합물 박막층 및 금속 산화물 또는 화합물 박막층 상에 위치하는 소스 전극 또는 드레인 전극을 포함할 수 있다."}
{"patent_id": "10-2023-0069010", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 다진법 연산을 위한 반도체 소자 및 그 제조방법에 관한 것으로, 반도체층을 구성하는 물질과 서로 다른 에너지 밴드갭 값을 갖는 화합물 또는 금속 산화물 박막 층을 형성하여 다진법 연산이 가능한 반도체 소자 및 그 제조방법에 관한 것이다."}
{"patent_id": "10-2023-0069010", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "뉴로모픽(Neuromorphic) 컴퓨팅 네트워크 기술은 인간의 뇌를 모방해 기존 폰 노이만 방식의 컴퓨팅 아키텍쳐 기반 기술의 한계를 극복할 수 있는 기술이다. 앞으로 다가올 인공지능(AI), 사물인터넷(IoT), 자율주행등과 같 은 기술은 실시간으로 방대한 데이터의 연산과 메모리가 병목현상 없이 동시에 진행되는 뉴로모픽 컴퓨팅 네트 워크 기술이 적용되어야 하므로 현재 국내외 많은 연구진이 인간의 뇌에서 신경세포인 뉴런과 뉴런을 이어주는 시냅스에 해당하는 “멤리스터 소자(Memristor(Memory Resistor) device)”에 관해서 많은 연구가 진행되고 있 다. 그러나, 뉴로모픽 방식의 인공지능이 처리해야 할 데이터의 양은 기존의 데이터 처리량과 달리 천문학적 처리량 으로서 현재 사용되고 있는 2진법(binary) 기반의 연산 방식은 지나치게 많은 소자 공간 차지 및 소비 전력의 문제를 내포하고 있어 관련 기술 개선의 필요성이 함께 대두되고 있다. 현재 주로 사용되는 컴퓨팅 연산방식은 0과 1을 사용한 2진법 연산을 기초로 하며, 이 경우 10진법으로 표현되 는 수 \"128\"을 2진법으로 표현하는 경우 \"10000000\"와 같이 8자리의 정보처리 공간이 필요하다. 그러나, 반도체 가 3진법 연산이 가능하다면 기본적으로 0, 1, 2를 이용하여 \"11202\" 즉, 5개의 숫자 공간만이 요구되어 약 37% 의 연산 효율성을 확보할 수 있다. 하지만 2진법에서 차지하는 소자 공간과 소비 전력을 획기적으로 줄일 수 있는 다진법(多進法) 메모리 반도체 소자 관련 국내외 연구는 아직까지 많이 이루어지고 있지 않은 실정이다. 이에 따라, 연산 및 저장능력, 및 소비전력의 효율성을 고려하여 다진법 연산이 가능한 반도체 소자의 개발이 요구된다. 선행기술문헌 특허문헌 (특허문헌 0001) 국내특허공보 제10-1933771호"}
{"patent_id": "10-2023-0069010", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 다진법 연산을 위한 반도체 소자 및 그 제조방법을 제 공하는 데 있다."}
{"patent_id": "10-2023-0069010", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "상기 목적을 달성하기 위한 본 발명의 일 측면은, 다진법 연산을 위한 반도체 소자를 제공한다. 본 발명의 일 실시예에 따른 다진법 연산을 위한 반도체 소자는, 기판, 기판 상에 위치하는 절연층, 절연층 상 에 위치하는 반도체층, 반도체층 상에 적어도 하나 이상 증착된 금속 산화물 또는 화합물 박막층 및 금속 산화 물 또는 화합물 박막층 상에 위치하는 소스 전극 또는 드레인 전극을 포함할 수 있다.이때, 금속 산화물 또는 화합물 박막층은, 펄스 레이저 증착(PLD), 원자층 증착(ALD), 금속유기 화학기상증착 (MOCVD) 또는 플라즈마 화학기상 증착(PECVD) 방법 중 어느 하나를 사용하여 증착될 수 있다. 또한, 금속 산화물 또는 화합물 박막층은, 반도체 층을 구성하는 물질의 에너지 밴드갭(Eg)의 값과 다른 에너지 밴드갭 값을 갖는 근속 산화물 또는 화합물 박막층일 수 있다. 또한, 금속 산화물 또는 화합물 박막층은, 화학양론적으로 형성된 금속 산화물 또는 화합물, 비화학양론적으로 형성된 금속 산화물 또는 화합물 중 어느 하나로 형성된 박막층일 수 있다. 한편, 반도체 층은 Si, SiGe 또는 GaAs이고, 금속 산화물 또는 화합물 박막층은 반도체 층과 n+ 또는 p+ 컨택트 지역의 사이에 형성될 수 있다. 또한, 반도체 층은Si, SiGe 또는 GaAs이고 금속 산화물 또는 화합물 박막층은 소스 전극 또는 드레인 전극과 n+ 또는 p+ 컨택트 지역의 사이에 형성될 수 있다. 또한, 본 발명의 일 실시예에 따른 다진법 연산을 위한 반도체 소자 제조 방법은, 기판상에 절연층을 형성하는 단계, 절연층 상에 반도체 층을 형성하는 단계, 반도체층 상에 펄스 레이저 증착(PLD), 원자층 증착(ALD), 금속 유기 화학기상증착(MOCVD) 또는 플라즈마 화학기상 증착(PECVD) 방법 중 어느 하나를 사용하여 금속 산화물 또 는 화합물 박막층을 증착하는 단계 및 금속 산화물 박막층 상에 위치하는 소스 전극 또는 드레인 전극을 형성하 는 단계를 포함할 수 있다. 이때, 반도체 층은 Si, SiGe 또는 GaAs이고, 금속 산화물 또는 화합물 박막층을 증착하는 단계는 반도체 층과 n+ 또는 p+ 컨택트 지역의 사이에 증착할 수 있다. 반도체 층은 Si, SiGe 또는 GaAs이고, 금속 산화물 또는 화합물 박막층을 증착하는 단계는 소스 전극 또는 드 레인 전극과 n+ 또는 p+ 컨택트 지역의 사이에 증착할 수 있다."}
{"patent_id": "10-2023-0069010", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "상기와 같은 본 발명에 따른 다진법 연산을 위한 반도체 소자 및 그 제조방법을 이용할 경우에는 2진법 대비 소 자 공간과 소비 전력을 감소시켜 컴퓨팅 공간 절약 및 소자 소비전력의 효율성이 증대될 수 있다. 본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은"}
{"patent_id": "10-2023-0069010", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 2, "content": "아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다."}
{"patent_id": "10-2023-0069010", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세하게 설명한다. 실시예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더 욱 명확히 전달하기 위함이다. 마찬가지 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 개략적으로 도시되었다. 또한, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다. 각 도면에서 동일한 또는 대응하는 구성요소에 는 동일한 참조 번호를 부여하였다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서 로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하고, 본 발명이"}
{"patent_id": "10-2023-0069010", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 도 1은 InGaZnO 반도체 층(Layer)을 가지고 있는 박막트랜지스터(TFT, Thin Film Transistor) 소자의 예시적 구조도이다. 인듐갈륨아연산화물(InGaZnO) 반도체 층을 갖는 박막트랜지스터는 기존 비정질 실리콘에 비해 이동성, 유연성 및 투명도 측면에서 향상된 성능을 제공할 수 있다. 일 예로, 반도체 소자는 게이트 전압이 문턱 전압보다 낮은 경우(Vgs<Vth) 반도체 채널이 활성되지 않아 캐리어들이 채널을 통해 이동할 수 없게 되며, 이 경우 드레인 전 압(Vds)을 상승시키는 경우에도 드레인 전류(Id)가 거의 흐르지 않는 상태로 유지되어 차단영역(Cut-off)에 존 재하며, 반도체 소자는 꺼진(off) 상태로 동작한다. 반면, 게이트 전압이 문턱 전압을 초과하게 되는 경우 (Vgs>Vth) 반도체 채널은 활성화되고, 채널을 통해 드레인 전류가 흐르게 되어 소자는 온(on) 상태로 동작하게 된다. 도 2는 하단 게이트 및 상단게이트 각각에 대한 하단 콘택트 및 상단 콘택트 구조를 도시한 예시도이다. 여기서, 하단 콘택트(bottom contact) 및 상단 콘택트(topcontact)는 반도체에 대한 소스(source) 및 드레인 (drain) 단자의 콘택트의 위치를 의미하고, 하단 콘택트에서 소스 및 드레인 단자의 접촉면은 반도체 채널 아래 에 위치하고, 상단 콘택트 반도체는 소스 및 드레인 단자의 콘택트가 반도체 채널의 상부에 위치한다. 또한, 하단 게이트와 상단 게이트는 반도체에 대한 게이트 전극의 위치를 나타내며, 하단 게이트 반도체 소자에 서 게이트 전극은 반도체 채널 아래에 위치하며, 상단 게이트 반도체 소자에서는 게이트 전극이 반도체 채널 위 에 위치한다. 도 3는 소스 또는 드레인 전극이 상단 콘택트인 경우와 하단 콘택트인 경우에 반도체 층과 소스 또는 드레인 전 극 사이에 형성된 금속 산화물 박막층을 나타낸 예시도이다. 도 3을 참조하면, 반도체 소자의 반도체 층에 형성되는 반도체 채널에 대해 소스 또는 드레인 전극 사이에 적어 도 하나 이상의 금속 산화물 박막층이 형성될 수 있다.예를 들어, 금속 산화물 박막층은 하프늄산화물, 알루미늄산화물, 탄탈륨산화물, 타이타늄산화물, 지르코늄산화 물, 실리콘산화물등과 같이 금속과 산소가 결합된 금속 산화물 박막층을 의미할 수 있다. 이때, 금속산화물 박 막층은 금속산화물 박막과 접촉된 반도체층과 에너지 밴드갭(Eg)이 서로 다르며, 박막층 형성과정에서 화학 양 론적으로 형성(HfO2, Al2O3, Ta2O5, TiO2, ZrO2, SiO2) 될 수 있다. 또한, 이에 제한되지 않으며, 금속산화물 박막층은 산소의 결핍 등으로 완전히 화학양론적으로 형성이 안된 금속 산화물(HfOx, AlOx, TaOx, TiOx, ZrOx, SiOx)로 증착될 수 있다. 예를 들어, 반도체 소자의 반도체 층이 InGaZnO(인듐갈륨아연옥사이드)로 형성된 경우 반도체 층과 소스 (Source) 또는 드레인(Drain) 전극 사이에 형성되는 금속 산화물 박막층은 펄스레이저증착 또는 원자층증착 (ALD), 금속유기 화학기상증착(MOCVD) 또는 플라즈마화학증착법(PECVD) 방법을 사용하여 금속 산화물 박막을 적 어도 한층 이상 형성될 수 있다. 또한, 이에 제한되지 않으며, 필요한 연산에 따라 다수의 산화물 또는 화합물 층(예: 최대 5개 산화물 층 등)으로 제한되어 형성될 수 있다. 이때, 금속 산화물 박막층의 에너지 밴드갭(Eg)은 접촉하고 있는 반도체 층의 에너지 밴드갭(Eg)의 값과 서로 다른 금속 산화물을 사용할 수 있다. 예컨대, 반도체 층이 Si, SiGe 또는 GaAs로 형성된 반도체 소자인 경우 전자나 홀이 반도체 채널을 통과한 후 그 다음 영역에 형성되는 금속 산화물 박막은 펄스 레이저 증착 또는 원자층 증착(ALD), 금속유기 화학기상증착 (MOCVD) 또는 플라즈마화학증착법(PECVD) 방법을 사용하여 생성된 적어도 하나 이상의 금속 산화물 박막층을 의 미할 수 있다. 또한, 이에 제한되지 않으며, 최대 5개 산화물 층으로 제한되어 형성될 수 있다. 이때, 전자나 홀은 금속 산화물 박막층을 통과한 후 n+ 또는 p+ 컨택트 지역을 지난 후에 소스(Source) 또는 드 레인(drain) 전극으로 빠져나가는 구조로 형성될 수 있다. 다른 예로, 반도체 층이 Si, SiGe 또는 GaAs로 형성된 반도체 소자인 경우, 전자나 홀이 반도체 채널을 통과하 고 그 다음 n+ 또는 p+ 컨택트 지역을 지난 후에 형성되는 금속 산화물 박막은 펄스 레이저 증착 또는 원자층 증착(ALD), 금속유기 화학기상증착(MOCVD) 또는 플라즈마화학증착법(PECVD) 방법을 사용하여 적어도 하나 이상 의 금속 산화물 박막을 의미할 수 있고, 이에 제한되지 않으며, 최대 5개 산화물 층으로 제한되어 형성될 수 있 다. 이때, 전자나 홀이 이 박막층을 통과한 후에 소스(Source) 또는 드레인(drain) 전극으로 빠져나가는 구조로 형 성될 수 있다. 다시 말하면, 금속 산화물 박막층은 반도체층을 구성하는 물질의 에너지 밴드갭 값과 다른 에너지 밴드갭 값을 갖는 화합물을 사용할 수 있다. 예를 들어, 박막층은 화합물 박막층으로 형성될 수 있고, 화합물 박막층은 질화실리콘과 갈륨비소 계열의 박막 층을 의미할 수 있다. 이때, 화합물 박막층은 박막과 접촉하고 있는 반도체층을 구성하는 물질과 서로 에너지 밴드갭(Eg) 값이 서로 다르고 박막층 형성과정에서 화학 양론적으로 형성(Si3N4, GaAs, InGaAs, GaP, AlAs, GaN, GaSb, InP, InGaP, InAs, InAlAs, InSb, ZnS, ZnSe, ZnTe, CdS, CdSe, CdTe, PbS, PbSe, PbTe, MoS2, WSe2, MoSe2, SiGe)이 될 수 있지만 양이온(Cation, 예: Ga+) 또는 음이온(Anion, 예: As-)의 일부 결핍 등으로 완전히 화학양론적으로 형성이 안된 화합물(SiNx, GaAsx, InGaxAsx, GaPx, AlAsx, GaNx, GaSbx, InPx, InGaxPx, InAsx, InAlxAsx, InSbx, ZnSx, ZnSex, ZnTex, CdSx, CdSex, CdTex, PbSx, PbSex, PbTex, MoSx, WSex, MoSex, SiGex) 박막층이 증착 될 수 있다. 한편, 이하 설명되는 일 실시예에서는 금속 산화물 박막층과 화합물 박막층을 구분하여 설명하나, 반도체 층을 구성하는 물질과 서로 다른 밴드갭 에너지 값을 갖는 물질로 서 금속 산화물 및 화합물이 사용된다는 점에서 양 구성은 서로 교차하여 사용될 수 있다. 도 4a는 반도체층, 금속 산화물과 소스 또는 드레인 전극의 밴드갭 에너지(Eg) 형태를 도시한 예시도이다. 도 4a를 참조하면, 금속 산화물 박막층(MeOx)은 IGZO(In-Ga-Zn-O) 반도체층과 소스 또는 드레인 전극 사이에 형 성되며, 산화물층 위에 금속 산화물층을 형성한 후 열적 어닐링 단계를 거쳐 생성할 수 있다. 이와 같이 형성된 반도체 소자는 IGZO와 금속 산화물 박막층의 에너지 밴드갭 차이로 소스 또는 드레인 전극에 가해진 전압에 따라, 전계 강화 열이온 방출(Field enhanced thermionic emission) 또는 F-N(Fowler-Nordheim) 터널링 현상에 따라 발생하는 전기적 특성을 갖게 되며, 이를 사용하여 3진법 또는 다진법에 해당하는 연산을 수행할 수 있다.예를 들어, 반도체층과 밴드갭 에너지 값이 다른 금속 산화물 박막층 또는 화합물 박막층이 접하고, 박막층에 소스 또는 드레인 전극이 연결되면, 반도체 층과 박막층의 접합부에서 전계 강화 열이온 방출 및 F-N 터널링 현 상이 발생할 수 있다. 예컨대, 전계 강화 열이온 방출은 열전자 방출과 전기장의 결합된 효과로서 전자가 전위 장벽(Potential barrier)을 보다 쉽게 극복할 수 있도록 할 수 있고, F-N 터널링 현상은 강한 전기장의 영향으 로 전자가 전위 장벽을 통과하는 현상을 의미한다. 일 예로, 반도체층과 소스 또는 드레인 전극 사이에 금속 산화물 박막층이 형성된 경우 반도체 층과 금속 산화 물 박막층의 계면에 전위 장벽이 형성되며, 금속 산화물 박막층의 밴드갭 에너지는 이 전위 장벽의 크기에 영향 을 미칠 수 있다. 이때, 금속 산화물 박막층의 밴드갭 에너지가 반도체의 밴드갭 에너지와 다를 경우 접합부의 유효 전위 장벽이 변경될 수 있으며, 이는 전계 강화 열이온 방출 및 F-N 터널링 현상의 증가 또는 감소를 가져 올 수 있다. 또한, 반도체 및 금속 산화물의 구체적인 밴드갭 에너지 및 반도체 소자에 적용된 전기장의 크기에 따라 달라질 수 있다. 도 4b는 반도체층과 소스 또는 드레인 전극 사이의 박막층에 따른 전기적 특성을 도시한 예시도이다. 도 4b를 참조하면, 반도체 층과 소스 또는 드레인 전극 사이에 박막층이 없는 경우 (A)와 화합물 B, C, D가 반 도체 층과 소스 또는 드레인 전극 사이에 박막 층을 형성하는 경우, 게이트 전압에 따른 드레인 전류의 변화를 도시한다. 예를 들어, 반도체 층을 구성하는 물질의 에너지 밴드갭과 서로 다른 에너지 밴드갭 값을 같는 물질 B, C, D(예: 금속산화물 또는 화합물) 사이에 전계 강화 열이온 방출 현상과 F-N 터널링 현상을 이용한다면 트랜지스 터의 동작 특성 중 전이 곡선(Transfer Curve)에서 게이트 전압(Vgs)의 증가에 따라 드레인 전류(Ids)가 일정하 게 증가하지 않고 중간에 에너지 밴드갭의 장벽에 도달하는 현상과 장벽을 넘기 위한 전계 강화 열이온 방출 과 F-N 터널링 현상으로 일정 영역에 포화영역(saturation region)을 인위적으로 형성할 수 있다. 이를 통해, 반도체 층과 소스 또는 드레인 전극 사이에 박막층이 없는 경우(A), 게이트 전압의 증가에 따라 일 정 영역에서 비례하여 증가하는 드레인 전류와 달리, 게이트 전압의 증가에 따른 일정 영역에서의 포화 영역을 인위적으로 형성함으로써, 다진수 연산이 가능한 반도체 소자를 구현할 수 있다. 즉, off과 on사이에 포 화 영역이 1개 존재하도록 반도체 소자를 구성한 경우 0, 1, 2의 삼진법 연산이 가능한 반도체 소자를 구현할 수 있다. 도 5a는 Si CMOS 구조에서 반도체 층과 n+ 또는 p+ 컨택트 사이에 금속 산화물 박막층이 삽입된 구조를 도시한 예시도이고, 도 5b 및 도 5c는 반도체 층과 n+ 또는 p+ 컨택트 사이에 적어도 하나 이상의 금속 산화물 박막층 이 삽입되었을 때 전위 장벽의 변화를 도시한 예시도이다. 도 5a를 참조하면, Si CMOS 구조에서 Si, SiGe 또는 GaAs 반도체 층과 n+ 또는 p+ 컨택트 사이에 적어도 하나 이상의 화합물 박막이 삽입될 수 있다. 예를 들어, 도 5b를 참조하면 Si CMOS 구조에서 Si, SiGe 또는 GaAs 반도체 층과 n+ 또는 p+ 컨택트 사이에 하 나의 금속 산화물 박막층이 삽입되면, 에너지 밴드갭 값의 차이에 의해 전계 강화 열이온 방출과 F-N 터널링 현 상으로 일정 영역에 하나의 포화영역(saturation region)이 형성되고, 해당 포화 영역을 0(off) 또는 1(on)의 사이 값으로 결정하여 3진법 연산의 수행이 가능하다. 다른 예로, 도 5c를 참조하면, Si CMOS 구조에서 Si, SiGe 또는 GaAs 반도체 층과 n+ 또는 p+ 컨택트 사이에 에 너지 밴드갭 값이 서로 다른 최대 5개의 금속 산화물 박막층이 삽입되면, 에너지 밴드갭 값의 차이에 의해 전계 강화 열이온 방출과 F-N 터널링 현상으로 일정 영역에 다섯개의 포화영역이 형성되고, 해당 포화 영역을 0(off) 또는 1(on)의 사이 값으로 결정하여 4진법이상의 연산 수행이 가능하다. 다시 말하면, 반도체 층과 소스 또는 드레인 전극 사이에 에너지 밴드갭 값이 서로 다른 화합물 또는 금속 산화물 박막을 적어도 하나 이상 형성함으 로써 형성된 박막의 개수 이내에서 n진수의 연산이 가능한 반도체 소자를 제조할 수 있다. 도 6a는 Si CMOS 구조에서 n+ 또는 p+ 컨택트와 소스 또는 드레인 전극 사이에 금속 산화물 박막층이 삽입된 구 조를 도시한 예시도이고, 도 6b 및 도 6c는 n+ 또는 p+ 컨택트와 소스 또는 드레인 전극 사이에 적어도 하나 이 상의 금속 산화물 박막층이 삽입되었을 때 에너지 밴드의 변화를 도시한 예시도이다. 도 6a를 참조하면, Si CMOS 구조에서 n+ 또는 p+ 컨택트와 소스 또는 드레인 전극 사이에 적어도 하나 이상의 화합물 박막이 삽입될 수 있다. 예를 들어, 도 6b를 참조하면 Si CMOS 구조에서 n+ 또는 p+ 컨택트와 소스 또는 드레인 전극 사이에 하나의 화 합물 박막이 삽입되면, 에너지 밴드갭 값의 차이에 의해 전계 강화 열이온 방출과 F-N 터널링 현상으로 일정 영 역에 하나의 포화영역(saturation region)이 형성되고, 해당 포화 영역을 0(off) 또는 1(on)의 사이 값으로 결 정하여 3진법 연산의 수행이 가능하다. 다른 예로, 도 6c를 참조하면, Si CMOS 구조에서 n+ 또는 p+ 컨택트와 소스 또는 드레인 전극 사이에 최대 5개 의 화합물 박막이 삽입되면, 에너지 밴드갭 값의 차이에 의해 전계 강화 열이온 방출과 F-N 터널링 현상으로 일 정 영역에 다섯개의 포화영역(saturation region)이 형성되고, 해당 포화 영역을 0(off) 또는 1(on)의 사이 값 으로 결정하여 4진법이상의 연산 수행이 가능하다. 다시 말하면, 반도체 층과 소스 또는 드레인 전극 사이에 에 너지 밴드갭 값이 서로 다른 화합물 또는 금속 산화물 박막을 적어도 하나 이상 형성함으로써 형성된 박막의 개 수 이내에서 n진수의 연산이 가능한 반도체 소자를 제조할 수 있다. 본 발명의 일 실시 예에 따른 반도체 소자는 반도체 층과 금속산화물(Metal-oxide) 및 화합물이 서로 연결되는 구조를 이용하여, 다진법 연산 및 메모리 반도체 소자를 구현함으로써 2진법 대비 소자 공간과 소비 전력을 최 소 30% 이상 감소시키고, 뉴로모픽 컴퓨팅 방식 도래(到來)시 인공지능 컴퓨팅의 공간 절약과 소비 전력 효율화 에 기여할 수 있다. 또한, 상술한 방법 또는 장치는 그 구성이나 기능의 전부 또는 일부가 결합되어 구현되거나, 분리되어 구현될 수 있다. 상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특 허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다."}
{"patent_id": "10-2023-0069010", "section": "도면", "subsection": "도면설명", "item": 1, "content": "본 발명의 특정한 바람직한 실시예들의 상기에서 설명한 바와 같은 또한 다른 측면들과, 특징들 및 이득들은 첨 부 도면들과 함께 처리되는 하기의 설명으로부터 보다 명백하게 될 것이다. 도 1은 InGaZnO 반도체 층(Layer)을 가지고 있는 박막트랜지스터(TFT, Thin Film Transistor) 소자의 예시적 구조도이다. 도 2는 하단 게이트 및 상단게이트 각각에 대한 하단 콘택트 및 상단 콘택트 구조를 도시한 예시도이다. 도 3는 소스 또는 드레인 전극이 상단 콘택트인 경우와 하단 콘택트인 경우에 반도체 층과 소스 또는 드레인 전 극 사이에 형성된 금속 산화물 박막층을 나타낸 예시도이다. 도 4a는 반도체층, 금속 산화물과 소스 또는 드레인 전극의 밴드갭 에너지(Eg) 형태를 도시한 예시도이다. 도 4b는 반도체층과 소스 또는 드레인 전극 사이의 박막층에 따른 전기적 특성을 도시한 예시도이다. 도 5a는 Si CMOS 구조에서 반도체 층과 n+ 또는 p+ 컨택트 사이에 금속 산화물 박막층이 삽입된 구조를 도시한 예시도이다. 도 5b 반도체 층과 n+ 또는 p+ 컨택트 사이에 적어도 하나 이상의 금속 산화물 박막층이 삽입되었을 때 전위 장 벽의 변화를 도시한 예시도이다.도 5c는 반도체 층과 n+ 또는 p+ 컨택트 사이에 적어도 하나 이상의 금속 산화물 박막층이 삽입되었을 때 전위 장벽의 변화를 도시한 다른 예시도이다. 도 6a는 Si CMOS 구조에서 n+ 또는 p+ 컨택트와 소스 또는 드레인 전극 사이에 금속 산화물 박막층이 삽입된 구 조를 도시한 예시도이다. 도 6b는 n+ 또는 p+ 컨택트와 소스 또는 드레인 전극 사이에 적어도 하나 이상의 금속 산화물 박막층이 삽입되 었을 때 에너지 밴드의 변화를 도시한 예시도이다. 도 6c는 n+ 또는 p+ 컨택트와 소스 또는 드레인 전극 사이에 적어도 하나 이상의 금속 산화물 박막층이 삽입되 었을 때 에너지 밴드의 변화를 도시한 다른 예시도이다. 상기 도면들을 통해, 유사 참조 번호들은 동일한 혹은 유사한 엘리먼트들과, 특징들 및 구조들을 도시하기 위해 사용된다는 것에 유의해야만 한다."}
