Fitter report for part6
Mon Jul 07 22:33:53 2014
Quartus II 32-bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Interconnect Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Mon Jul 07 22:33:53 2014         ;
; Quartus II 32-bit Version          ; 11.1 Build 259 01/25/2012 SP 2 SJ Web Edition ;
; Revision Name                      ; part6                                         ;
; Top-level Entity Name              ; part6_top                                     ;
; Family                             ; Cyclone II                                    ;
; Device                             ; EP2C5T144C8                                   ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 185 / 4,608 ( 4 % )                           ;
;     Total combinational functions  ; 177 / 4,608 ( 4 % )                           ;
;     Dedicated logic registers      ; 91 / 4,608 ( 2 % )                            ;
; Total registers                    ; 91                                            ;
; Total pins                         ; 14 / 89 ( 16 % )                              ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 0 / 119,808 ( 0 % )                           ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                                ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                 ;
+------------------------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C5T144C8                    ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 294 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 294 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 130     ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 161     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/rr/Documents/GitHub/fpga_experiments/small_board/LABS/digital_logic/vhdl/lab1/part6a/part6.pin.


+---------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                     ;
+---------------------------------------------+-----------------------------------------------------+
; Resource                                    ; Usage                                               ;
+---------------------------------------------+-----------------------------------------------------+
; Total logic elements                        ; 185 / 4,608 ( 4 % )                                 ;
;     -- Combinational with no register       ; 94                                                  ;
;     -- Register only                        ; 8                                                   ;
;     -- Combinational with a register        ; 83                                                  ;
;                                             ;                                                     ;
; Logic element usage by number of LUT inputs ;                                                     ;
;     -- 4 input functions                    ; 106                                                 ;
;     -- 3 input functions                    ; 36                                                  ;
;     -- <=2 input functions                  ; 35                                                  ;
;     -- Register only                        ; 8                                                   ;
;                                             ;                                                     ;
; Logic elements by mode                      ;                                                     ;
;     -- normal mode                          ; 173                                                 ;
;     -- arithmetic mode                      ; 4                                                   ;
;                                             ;                                                     ;
; Total registers*                            ; 91 / 4,851 ( 2 % )                                  ;
;     -- Dedicated logic registers            ; 91 / 4,608 ( 2 % )                                  ;
;     -- I/O registers                        ; 0 / 243 ( 0 % )                                     ;
;                                             ;                                                     ;
; Total LABs:  partially or completely used   ; 16 / 288 ( 6 % )                                    ;
; User inserted logic elements                ; 0                                                   ;
; Virtual pins                                ; 0                                                   ;
; I/O pins                                    ; 14 / 89 ( 16 % )                                    ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )                                      ;
; Global signals                              ; 3                                                   ;
; M4Ks                                        ; 0 / 26 ( 0 % )                                      ;
; Total block memory bits                     ; 0 / 119,808 ( 0 % )                                 ;
; Total block memory implementation bits      ; 0 / 119,808 ( 0 % )                                 ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )                                      ;
; PLLs                                        ; 0 / 2 ( 0 % )                                       ;
; Global clocks                               ; 3 / 8 ( 38 % )                                      ;
; JTAGs                                       ; 1 / 1 ( 100 % )                                     ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                       ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                       ;
; Average interconnect usage (total/H/V)      ; 0% / 1% / 0%                                        ;
; Peak interconnect usage (total/H/V)         ; 1% / 1% / 1%                                        ;
; Maximum fan-out node                        ; altera_internal_jtag~TCKUTAPclkctrl                 ;
; Maximum fan-out                             ; 91                                                  ;
; Highest non-global fan-out signal           ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4] ;
; Highest non-global fan-out                  ; 32                                                  ;
; Total fan-out                               ; 897                                                 ;
; Average fan-out                             ; 2.99                                                ;
+---------------------------------------------+-----------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                             ;
+---------------------------------------------+---------------------+--------------------+--------------------------------+
; Statistic                                   ; Top                 ; sld_hub:auto_hub   ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                ; Low                            ;
;                                             ;                     ;                    ;                                ;
; Total logic elements                        ; 82 / 4608 ( 1 % )   ; 103 / 4608 ( 2 % ) ; 0 / 4608 ( 0 % )               ;
;     -- Combinational with no register       ; 55                  ; 39                 ; 0                              ;
;     -- Register only                        ; 0                   ; 8                  ; 0                              ;
;     -- Combinational with a register        ; 27                  ; 56                 ; 0                              ;
;                                             ;                     ;                    ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                    ;                                ;
;     -- 4 input functions                    ; 64                  ; 42                 ; 0                              ;
;     -- 3 input functions                    ; 5                   ; 31                 ; 0                              ;
;     -- <=2 input functions                  ; 13                  ; 22                 ; 0                              ;
;     -- Register only                        ; 0                   ; 8                  ; 0                              ;
;                                             ;                     ;                    ;                                ;
; Logic elements by mode                      ;                     ;                    ;                                ;
;     -- normal mode                          ; 82                  ; 91                 ; 0                              ;
;     -- arithmetic mode                      ; 0                   ; 4                  ; 0                              ;
;                                             ;                     ;                    ;                                ;
; Total registers                             ; 27                  ; 64                 ; 0                              ;
;     -- Dedicated logic registers            ; 27 / 4608 ( < 1 % ) ; 64 / 4608 ( 1 % )  ; 0 / 4608 ( 0 % )               ;
;     -- I/O registers                        ; 0                   ; 0                  ; 0                              ;
;                                             ;                     ;                    ;                                ;
; Total LABs:  partially or completely used   ; 10 / 288 ( 3 % )    ; 10 / 288 ( 3 % )   ; 0 / 288 ( 0 % )                ;
;                                             ;                     ;                    ;                                ;
; Virtual pins                                ; 0                   ; 0                  ; 0                              ;
; I/O pins                                    ; 14                  ; 0                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )      ; 0 / 26 ( 0 % )     ; 0 / 26 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                  ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                  ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )     ; 0 / 1 ( 0 % )      ; 0 / 1 ( 0 % )                  ;
; Clock control block                         ; 1 / 10 ( 10 % )     ; 2 / 10 ( 20 % )    ; 0 / 10 ( 0 % )                 ;
;                                             ;                     ;                    ;                                ;
; Connections                                 ;                     ;                    ;                                ;
;     -- Input Connections                    ; 78                  ; 100                ; 0                              ;
;     -- Registered Input Connections         ; 29                  ; 73                 ; 0                              ;
;     -- Output Connections                   ; 130                 ; 48                 ; 0                              ;
;     -- Registered Output Connections        ; 2                   ; 45                 ; 0                              ;
;                                             ;                     ;                    ;                                ;
; Internal Connections                        ;                     ;                    ;                                ;
;     -- Total Connections                    ; 477                 ; 569                ; 0                              ;
;     -- Registered Connections               ; 98                  ; 369                ; 0                              ;
;                                             ;                     ;                    ;                                ;
; External Connections                        ;                     ;                    ;                                ;
;     -- Top                                  ; 60                  ; 148                ; 0                              ;
;     -- sld_hub:auto_hub                     ; 148                 ; 0                  ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                  ; 0                              ;
;                                             ;                     ;                    ;                                ;
; Partition Interface                         ;                     ;                    ;                                ;
;     -- Input Ports                          ; 21                  ; 15                 ; 0                              ;
;     -- Output Ports                         ; 18                  ; 33                 ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                  ; 0                              ;
;                                             ;                     ;                    ;                                ;
; Registered Ports                            ;                     ;                    ;                                ;
;     -- Registered Input Ports               ; 0                   ; 4                  ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 23                 ; 0                              ;
;                                             ;                     ;                    ;                                ;
; Port Connectivity                           ;                     ;                    ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 4                  ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                  ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                  ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                  ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                  ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 1                  ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 19                 ; 0                              ;
+---------------------------------------------+---------------------+--------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                      ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Button[0] ; 48    ; 4        ; 5            ; 0            ; 0           ; 16                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Button[1] ; 43    ; 4        ; 3            ; 0            ; 2           ; 16                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk       ; 17    ; 1        ; 0            ; 6            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                           ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; DISP[0] ; 94    ; 3        ; 28           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DISP[1] ; 96    ; 3        ; 28           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DISP[2] ; 97    ; 3        ; 28           ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DISP[3] ; 99    ; 3        ; 28           ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SEG[0]  ; 93    ; 3        ; 28           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SEG[1]  ; 92    ; 3        ; 28           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SEG[2]  ; 87    ; 3        ; 28           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SEG[3]  ; 86    ; 3        ; 28           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SEG[4]  ; 55    ; 4        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SEG[5]  ; 58    ; 4        ; 12           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SEG[6]  ; 79    ; 3        ; 28           ; 5            ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 3 / 19 ( 16 % )  ; 3.3V          ; --           ;
; 2        ; 0 / 23 ( 0 % )   ; 3.3V          ; --           ;
; 3        ; 10 / 23 ( 43 % ) ; 3.3V          ; --           ;
; 4        ; 4 / 24 ( 17 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 8        ; 11         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ; 12         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 10       ; 13         ; 1        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; 11       ; 14         ; 1        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; 12       ; 15         ; 1        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; 13       ; 16         ; 1        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; 14       ; 17         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 20         ; 1        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 18       ; 21         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 23         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 22       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 24       ; 25         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 25       ; 26         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 26       ; 27         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 27       ; 28         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 28       ; 32         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 40         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 41         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 32       ; 42         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 43         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 41       ; 44         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 42       ; 45         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 43       ; 46         ; 4        ; Button[1]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 47         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 45       ; 48         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 49         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 48       ; 50         ; 4        ; Button[0]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 52         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 52       ; 53         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 53       ; 57         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 54       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 55       ; 58         ; 4        ; SEG[4]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 59         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 58       ; 60         ; 4        ; SEG[5]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 63         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 64         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 61       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 72         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 64       ; 75         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ; 76         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 79         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 80         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 81         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 71       ; 82         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 83         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ; 84         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 85         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 75       ; 86         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 76       ; 87         ; 3        ; ~LVDS41p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 95         ; 3        ; SEG[6]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 80       ; 97         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 81       ; 98         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 82       ; 99         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 100        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 101        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 102        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 103        ; 3        ; SEG[3]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 104        ; 3        ; SEG[2]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 105        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 106        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 107        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 108        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 109        ; 3        ; SEG[1]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 93       ; 110        ; 3        ; SEG[0]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 94       ; 111        ; 3        ; DISP[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ; 112        ; 3        ; DISP[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 97       ; 113        ; 3        ; DISP[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 98       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 119        ; 3        ; DISP[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 100      ; 120        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 101      ; 121        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 125        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 126        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 105      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 127        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 128        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 129        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ; 130        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 134        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 135        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 137        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 121      ; 138        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 122      ; 139        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 123      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 144        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 126      ; 145        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 148        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 130      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 153        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 133      ; 154        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 134      ; 155        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 135      ; 162        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 136      ; 163        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 137      ; 164        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 165        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 166        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 167        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 168        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 169        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                           ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                  ; Library Name ;
+----------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |part6_top                                                           ; 185 (1)     ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 14   ; 0            ; 94 (1)       ; 8 (0)             ; 83 (0)           ; |part6_top                                                                                                                                                           ;              ;
;    |DE1_disp:inst1|                                                  ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |part6_top|DE1_disp:inst1                                                                                                                                            ;              ;
;    |lpm_constant0:inst4|                                             ; 44 (0)      ; 27 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 27 (0)           ; |part6_top|lpm_constant0:inst4                                                                                                                                       ;              ;
;       |lpm_constant:LPM_CONSTANT_component|                          ; 44 (0)      ; 27 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 27 (0)           ; |part6_top|lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component                                                                                                   ;              ;
;          |lpm_constant_0f8:ag|                                       ; 44 (0)      ; 27 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 27 (0)           ; |part6_top|lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag                                                                               ;              ;
;             |sld_mod_ram_rom:mgl_prim1|                              ; 44 (26)     ; 27 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (7)       ; 0 (0)             ; 27 (19)          ; |part6_top|lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1                                                     ;              ;
;                |sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr| ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |part6_top|lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr ;              ;
;    |part6:part6_inst|                                                ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 4 (0)            ; |part6_top|part6:part6_inst                                                                                                                                          ;              ;
;       |char_7seg:H0|                                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |part6_top|part6:part6_inst|char_7seg:H0                                                                                                                             ;              ;
;       |char_7seg:H1|                                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |part6_top|part6:part6_inst|char_7seg:H1                                                                                                                             ;              ;
;       |char_7seg:H2|                                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |part6_top|part6:part6_inst|char_7seg:H2                                                                                                                             ;              ;
;       |char_7seg:H3|                                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |part6_top|part6:part6_inst|char_7seg:H3                                                                                                                             ;              ;
;       |mux_2bit_4to1:M0|                                             ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |part6_top|part6:part6_inst|mux_2bit_4to1:M0                                                                                                                         ;              ;
;       |mux_2bit_4to1:M1|                                             ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |part6_top|part6:part6_inst|mux_2bit_4to1:M1                                                                                                                         ;              ;
;       |mux_2bit_4to1:M2|                                             ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |part6_top|part6:part6_inst|mux_2bit_4to1:M2                                                                                                                         ;              ;
;       |mux_2bit_4to1:M3|                                             ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |part6_top|part6:part6_inst|mux_2bit_4to1:M3                                                                                                                         ;              ;
;    |sld_hub:auto_hub|                                                ; 103 (62)    ; 64 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (26)      ; 8 (8)             ; 56 (31)          ; |part6_top|sld_hub:auto_hub                                                                                                                                          ;              ;
;       |sld_rom_sr:hub_info_reg|                                      ; 21 (21)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; |part6_top|sld_hub:auto_hub|sld_rom_sr:hub_info_reg                                                                                                                  ;              ;
;       |sld_shadow_jsm:shadow_jsm|                                    ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |part6_top|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm                                                                                                                ;              ;
+----------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; DISP[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; DISP[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; DISP[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; DISP[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; clk       ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; SEG[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; SEG[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; SEG[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; SEG[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; SEG[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; SEG[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; SEG[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; Button[0] ; Input    ; (6) 4686 ps   ; (6) 4686 ps   ; --                    ; --  ;
; Button[1] ; Input    ; (6) 4686 ps   ; (6) 4686 ps   ; --                    ; --  ;
+-----------+----------+---------------+---------------+-----------------------+-----+


+-------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                ;
+-------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                             ; Pad To Core Index ; Setting ;
+-------------------------------------------------+-------------------+---------+
; clk                                             ;                   ;         ;
; Button[0]                                       ;                   ;         ;
;      - part6:part6_inst|mux_2bit_4to1:M2|Mux0~0 ; 0                 ; 6       ;
;      - part6:part6_inst|mux_2bit_4to1:M2|Mux0~1 ; 0                 ; 6       ;
;      - part6:part6_inst|mux_2bit_4to1:M2|Mux1~0 ; 0                 ; 6       ;
;      - part6:part6_inst|mux_2bit_4to1:M2|Mux1~1 ; 0                 ; 6       ;
;      - part6:part6_inst|mux_2bit_4to1:M1|Mux0~0 ; 0                 ; 6       ;
;      - part6:part6_inst|mux_2bit_4to1:M1|Mux0~1 ; 0                 ; 6       ;
;      - part6:part6_inst|mux_2bit_4to1:M1|Mux1~0 ; 0                 ; 6       ;
;      - part6:part6_inst|mux_2bit_4to1:M1|Mux1~1 ; 0                 ; 6       ;
;      - part6:part6_inst|mux_2bit_4to1:M0|Mux0~0 ; 0                 ; 6       ;
;      - part6:part6_inst|mux_2bit_4to1:M0|Mux0~1 ; 0                 ; 6       ;
;      - part6:part6_inst|mux_2bit_4to1:M0|Mux1~0 ; 0                 ; 6       ;
;      - part6:part6_inst|mux_2bit_4to1:M0|Mux1~1 ; 0                 ; 6       ;
;      - part6:part6_inst|mux_2bit_4to1:M3|Mux0~0 ; 0                 ; 6       ;
;      - part6:part6_inst|mux_2bit_4to1:M3|Mux0~1 ; 0                 ; 6       ;
;      - part6:part6_inst|mux_2bit_4to1:M3|Mux1~0 ; 0                 ; 6       ;
;      - part6:part6_inst|mux_2bit_4to1:M3|Mux1~1 ; 0                 ; 6       ;
; Button[1]                                       ;                   ;         ;
;      - part6:part6_inst|mux_2bit_4to1:M2|Mux0~0 ; 1                 ; 6       ;
;      - part6:part6_inst|mux_2bit_4to1:M2|Mux0~1 ; 1                 ; 6       ;
;      - part6:part6_inst|mux_2bit_4to1:M2|Mux1~0 ; 1                 ; 6       ;
;      - part6:part6_inst|mux_2bit_4to1:M2|Mux1~1 ; 1                 ; 6       ;
;      - part6:part6_inst|mux_2bit_4to1:M1|Mux0~0 ; 1                 ; 6       ;
;      - part6:part6_inst|mux_2bit_4to1:M1|Mux0~1 ; 1                 ; 6       ;
;      - part6:part6_inst|mux_2bit_4to1:M1|Mux1~0 ; 1                 ; 6       ;
;      - part6:part6_inst|mux_2bit_4to1:M1|Mux1~1 ; 1                 ; 6       ;
;      - part6:part6_inst|mux_2bit_4to1:M0|Mux0~0 ; 1                 ; 6       ;
;      - part6:part6_inst|mux_2bit_4to1:M0|Mux0~1 ; 1                 ; 6       ;
;      - part6:part6_inst|mux_2bit_4to1:M0|Mux1~0 ; 1                 ; 6       ;
;      - part6:part6_inst|mux_2bit_4to1:M0|Mux1~1 ; 1                 ; 6       ;
;      - part6:part6_inst|mux_2bit_4to1:M3|Mux0~0 ; 1                 ; 6       ;
;      - part6:part6_inst|mux_2bit_4to1:M3|Mux0~1 ; 1                 ; 6       ;
;      - part6:part6_inst|mux_2bit_4to1:M3|Mux1~0 ; 1                 ; 6       ;
;      - part6:part6_inst|mux_2bit_4to1:M3|Mux1~1 ; 1                 ; 6       ;
+-------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                        ; Location          ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                ; JTAG_X1_Y7_N0     ; 91      ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                ; JTAG_X1_Y7_N0     ; 24      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[0]~1                                               ; LCCOMB_X8_Y9_N20  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|process_0~0                                                           ; LCCOMB_X9_Y8_N6   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|process_1~1                                                           ; LCCOMB_X9_Y8_N8   ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]~2      ; LCCOMB_X12_Y8_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[3]~7 ; LCCOMB_X12_Y8_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                    ; LCFF_X12_Y6_N11   ; 21      ; Async. clear               ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; sld_hub:auto_hub|irf_reg[1][0]~3                                                                                                                                            ; LCCOMB_X10_Y8_N2  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irsr_reg[0]~2                                                                                                                                              ; LCCOMB_X9_Y8_N14  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~2                                                                                                                                     ; LCCOMB_X9_Y8_N24  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~16                                                                                                                      ; LCCOMB_X12_Y8_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]~14                                                                                                                 ; LCCOMB_X14_Y7_N2  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]~19                                                                                                                 ; LCCOMB_X14_Y7_N14 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                         ; LCFF_X13_Y6_N7    ; 12      ; Async. clear               ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                        ; LCFF_X12_Y6_N23   ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                         ; LCFF_X13_Y6_N9    ; 24      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                         ; LCFF_X13_Y6_N3    ; 13      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                  ; LCCOMB_X12_Y6_N16 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                        ; LCFF_X12_Y6_N5    ; 23      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                           ;
+-----------------------------------------------------+-----------------+---------+----------------------+------------------+---------------------------+
; Name                                                ; Location        ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------+-----------------+---------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                        ; JTAG_X1_Y7_N0   ; 91      ; Global Clock         ; GCLK2            ; --                        ;
; sld_hub:auto_hub|clr_reg                            ; LCFF_X12_Y6_N11 ; 21      ; Global Clock         ; GCLK3            ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0] ; LCFF_X13_Y6_N7  ; 12      ; Global Clock         ; GCLK5            ; --                        ;
+-----------------------------------------------------+-----------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                        ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                         ; 32      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                         ; 24      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                ; 24      ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                        ; 23      ;
; Button[1]                                                                                                                                                                   ; 16      ;
; Button[0]                                                                                                                                                                   ; 16      ;
; DE1_disp:inst1|Mux11~0                                                                                                                                                      ; 14      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                         ; 13      ;
; sld_hub:auto_hub|irsr_reg[5]                                                                                                                                                ; 13      ;
; sld_hub:auto_hub|hub_mode_reg[1]                                                                                                                                            ; 12      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                        ; 12      ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|sdr~0                                                                 ; 11      ;
; sld_hub:auto_hub|irsr_reg[0]                                                                                                                                                ; 9       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]   ; 9       ;
; sld_hub:auto_hub|irsr_reg[1]                                                                                                                                                ; 8       ;
; sld_hub:auto_hub|irsr_reg[2]                                                                                                                                                ; 8       ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                ; 8       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[0]~1                                               ; 8       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[1]   ; 8       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|process_0~0                                                           ; 8       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[2]   ; 7       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|clear_signal      ; 7       ;
; sld_hub:auto_hub|irsr_reg[3]                                                                                                                                                ; 6       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                    ; 6       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                    ; 6       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[3]   ; 6       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]~19                                                                                                                 ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]~14                                                                                                                 ; 5       ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~2                                                                                                                                     ; 5       ;
; sld_hub:auto_hub|irf_reg[1][0]~3                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                         ; 5       ;
; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                                                           ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                    ; 5       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[2]                                                ; 5       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[0]                                                ; 5       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[6]                                                ; 5       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[4]                                                ; 5       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[1]                                                ; 5       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[3]                                                ; 5       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[7]                                                ; 5       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[5]                                                ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~16                                                                                                                      ; 4       ;
; sld_hub:auto_hub|irsr_reg[0]~2                                                                                                                                              ; 4       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                         ; 4       ;
; sld_hub:auto_hub|irf_reg[1][2]                                                                                                                                              ; 4       ;
; sld_hub:auto_hub|irf_reg[1][1]                                                                                                                                              ; 4       ;
; sld_hub:auto_hub|irf_reg[1][0]                                                                                                                                              ; 4       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                    ; 4       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                    ; 4       ;
; ~GND                                                                                                                                                                        ; 4       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[3]~7 ; 4       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[3]~6 ; 4       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]~2      ; 4       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                                                                       ; 3       ;
; sld_hub:auto_hub|reset_ena_reg_proc~0                                                                                                                                       ; 3       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                       ; 3       ;
; sld_hub:auto_hub|hub_mode_reg[0]                                                                                                                                            ; 3       ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                  ; 3       ;
; sld_hub:auto_hub|jtag_ir_reg[1]                                                                                                                                             ; 3       ;
; sld_hub:auto_hub|virtual_dr_scan_reg                                                                                                                                        ; 3       ;
; sld_hub:auto_hub|irsr_reg[4]                                                                                                                                                ; 3       ;
; sld_hub:auto_hub|tdo_bypass_reg                                                                                                                                             ; 3       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                        ; 3       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                         ; 3       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                         ; 3       ;
; sld_hub:auto_hub|irf_reg[1][4]                                                                                                                                              ; 3       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                         ; 3       ;
; part6:part6_inst|mux_2bit_4to1:M3|Mux1~1                                                                                                                                    ; 3       ;
; part6:part6_inst|mux_2bit_4to1:M3|Mux1~0                                                                                                                                    ; 3       ;
; part6:part6_inst|mux_2bit_4to1:M3|Mux0~1                                                                                                                                    ; 3       ;
; part6:part6_inst|mux_2bit_4to1:M3|Mux0~0                                                                                                                                    ; 3       ;
; part6:part6_inst|mux_2bit_4to1:M0|Mux1~1                                                                                                                                    ; 3       ;
; part6:part6_inst|mux_2bit_4to1:M0|Mux1~0                                                                                                                                    ; 3       ;
; part6:part6_inst|mux_2bit_4to1:M0|Mux0~1                                                                                                                                    ; 3       ;
; part6:part6_inst|mux_2bit_4to1:M0|Mux0~0                                                                                                                                    ; 3       ;
; part6:part6_inst|mux_2bit_4to1:M1|Mux1~1                                                                                                                                    ; 3       ;
; part6:part6_inst|mux_2bit_4to1:M1|Mux1~0                                                                                                                                    ; 3       ;
; part6:part6_inst|mux_2bit_4to1:M1|Mux0~1                                                                                                                                    ; 3       ;
; part6:part6_inst|mux_2bit_4to1:M1|Mux0~0                                                                                                                                    ; 3       ;
; part6:part6_inst|mux_2bit_4to1:M2|Mux1~1                                                                                                                                    ; 3       ;
; part6:part6_inst|mux_2bit_4to1:M2|Mux1~0                                                                                                                                    ; 3       ;
; part6:part6_inst|mux_2bit_4to1:M2|Mux0~1                                                                                                                                    ; 3       ;
; part6:part6_inst|mux_2bit_4to1:M2|Mux0~0                                                                                                                                    ; 3       ;
; sld_hub:auto_hub|Equal6~0                                                                                                                                                   ; 2       ;
; sld_hub:auto_hub|hub_mode_reg[2]~0                                                                                                                                          ; 2       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR~8                                                                                                                          ; 2       ;
; sld_hub:auto_hub|irsr_reg[2]~1                                                                                                                                              ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[0]                                                                                                                                             ; 2       ;
; sld_hub:auto_hub|Equal0~1                                                                                                                                                   ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[4]                                                                                                                                             ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[5]                                                                                                                                             ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[2]                                                                                                                                             ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[3]                                                                                                                                             ; 2       ;
; sld_hub:auto_hub|Equal0~0                                                                                                                                                   ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[6]                                                                                                                                             ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[7]                                                                                                                                             ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[8]                                                                                                                                             ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[9]                                                                                                                                             ; 2       ;
; sld_hub:auto_hub|hub_mode_reg[2]                                                                                                                                            ; 2       ;
; sld_hub:auto_hub|node_ena_proc~1                                                                                                                                            ; 2       ;
; sld_hub:auto_hub|irf_proc~0                                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[14]                                                                                                                        ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[12]                                                                                                                        ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[10]                                                                                                                        ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[9]                                                                                                                         ; 2       ;
; sld_hub:auto_hub|tdo                                                                                                                                                        ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[1]                                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[2]                                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[13]                                                                                                                        ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[6]                                                                                                                         ; 2       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|process_1~0                                                           ; 2       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[2]                                                 ; 2       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[6]                                                 ; 2       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[4]                                                 ; 2       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[1]                                                 ; 2       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[3]                                                 ; 2       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[7]                                                 ; 2       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[5]                                                 ; 2       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|bypass_reg_out                                                        ; 2       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[0]                                                 ; 2       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|ir_loaded_address_reg[0]                                              ; 2       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|is_in_use_reg                                                         ; 2       ;
; DE1_disp:inst1|Mux8~1                                                                                                                                                       ; 2       ;
; DE1_disp:inst1|Mux5~3                                                                                                                                                       ; 2       ;
; DE1_disp:inst1|Mux4~1                                                                                                                                                       ; 2       ;
; altera_reserved_tdi                                                                                                                                                         ; 1       ;
; altera_reserved_tck                                                                                                                                                         ; 1       ;
; altera_reserved_tms                                                                                                                                                         ; 1       ;
; sld_hub:auto_hub|tdo~_wirecell                                                                                                                                              ; 1       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR~17                                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR~15                                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR~14                                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR~13                                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR~12                                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR~11                                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|tms_cnt~2                                                                                                                        ; 1       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|tms_cnt~1                                                                                                                        ; 1       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]~13                                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR~10                                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                                                                                         ; 1       ;
; sld_hub:auto_hub|hub_mode_reg[0]~6                                                                                                                                          ; 1       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|tms_cnt~0                                                                                                                        ; 1       ;
; sld_hub:auto_hub|hub_mode_reg[2]~5                                                                                                                                          ; 1       ;
; sld_hub:auto_hub|reset_ena_reg                                                                                                                                              ; 1       ;
; sld_hub:auto_hub|hub_mode_reg[2]~4                                                                                                                                          ; 1       ;
; sld_hub:auto_hub|Equal0~2                                                                                                                                                   ; 1       ;
; sld_hub:auto_hub|irsr_reg~10                                                                                                                                                ; 1       ;
; sld_hub:auto_hub|shadow_irf_reg~6                                                                                                                                           ; 1       ;
; sld_hub:auto_hub|irsr_reg[3]~9                                                                                                                                              ; 1       ;
; sld_hub:auto_hub|irsr_reg[3]~8                                                                                                                                              ; 1       ;
; sld_hub:auto_hub|irsr_reg[3]~7                                                                                                                                              ; 1       ;
; sld_hub:auto_hub|irsr_reg[3]~6                                                                                                                                              ; 1       ;
; sld_hub:auto_hub|shadow_irf_reg~5                                                                                                                                           ; 1       ;
; sld_hub:auto_hub|shadow_irf_reg~4                                                                                                                                           ; 1       ;
; sld_hub:auto_hub|shadow_irf_reg~3                                                                                                                                           ; 1       ;
; sld_hub:auto_hub|hub_mode_reg[1]~3                                                                                                                                          ; 1       ;
; sld_hub:auto_hub|hub_mode_reg[1]~2                                                                                                                                          ; 1       ;
; sld_hub:auto_hub|hub_mode_reg[1]~1                                                                                                                                          ; 1       ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~1                                                                                                                                     ; 1       ;
; sld_hub:auto_hub|shadow_irf_reg~0                                                                                                                                           ; 1       ;
; sld_hub:auto_hub|irsr_reg~5                                                                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR~9                                                                                                                          ; 1       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR~7                                                                                                                          ; 1       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR~6                                                                                                                          ; 1       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                                                                                         ; 1       ;
; sld_hub:auto_hub|tdo_bypass_reg~0                                                                                                                                           ; 1       ;
; sld_hub:auto_hub|irsr_reg~4                                                                                                                                                 ; 1       ;
; sld_hub:auto_hub|irsr_reg~3                                                                                                                                                 ; 1       ;
; sld_hub:auto_hub|irsr_reg~0                                                                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~12                                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~11                                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~10                                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~9                                                                                                                          ; 1       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~8                                                                                                                          ; 1       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~7                                                                                                                          ; 1       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~6                                                                                                                          ; 1       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~5                                                                                                                          ; 1       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~4                                                                                                                          ; 1       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~3                                                                                                                          ; 1       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~2                                                                                                                          ; 1       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~1                                                                                                                          ; 1       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~0                                                                                                                          ; 1       ;
; sld_hub:auto_hub|Equal1~0                                                                                                                                                   ; 1       ;
; sld_hub:auto_hub|clr_reg_proc~0                                                                                                                                             ; 1       ;
; sld_hub:auto_hub|node_ena~3                                                                                                                                                 ; 1       ;
; sld_hub:auto_hub|node_ena~2                                                                                                                                                 ; 1       ;
; sld_hub:auto_hub|node_ena_proc~0                                                                                                                                            ; 1       ;
; sld_hub:auto_hub|node_ena~1                                                                                                                                                 ; 1       ;
; sld_hub:auto_hub|node_ena~0                                                                                                                                                 ; 1       ;
; sld_hub:auto_hub|irf_reg~7                                                                                                                                                  ; 1       ;
; sld_hub:auto_hub|shadow_irf_reg[1][4]                                                                                                                                       ; 1       ;
; sld_hub:auto_hub|irf_reg~6                                                                                                                                                  ; 1       ;
; sld_hub:auto_hub|shadow_irf_reg[1][3]                                                                                                                                       ; 1       ;
; sld_hub:auto_hub|irf_reg~5                                                                                                                                                  ; 1       ;
; sld_hub:auto_hub|shadow_irf_reg[1][2]                                                                                                                                       ; 1       ;
; sld_hub:auto_hub|irf_reg~4                                                                                                                                                  ; 1       ;
; sld_hub:auto_hub|shadow_irf_reg[1][1]                                                                                                                                       ; 1       ;
; sld_hub:auto_hub|irf_reg[1][0]~2                                                                                                                                            ; 1       ;
; sld_hub:auto_hub|irf_reg[1][0]~1                                                                                                                                            ; 1       ;
; sld_hub:auto_hub|irf_reg~0                                                                                                                                                  ; 1       ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]                                                                                                                                       ; 1       ;
; sld_hub:auto_hub|tdo~5                                                                                                                                                      ; 1       ;
; sld_hub:auto_hub|tdo~4                                                                                                                                                      ; 1       ;
; sld_hub:auto_hub|tdo~3                                                                                                                                                      ; 1       ;
; sld_hub:auto_hub|tdo~2                                                                                                                                                      ; 1       ;
; sld_hub:auto_hub|tdo~1                                                                                                                                                      ; 1       ;
; sld_hub:auto_hub|tdo~0                                                                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]                                                                                                                         ; 1       ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                    ; 1       ;
; sld_hub:auto_hub|irf_reg[1][3]                                                                                                                                              ; 1       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[4]~17                                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[3]~16                                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[3]~15                                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~12                                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~11                                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[1]~10                                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[1]~9                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]~8                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]~7                                                                                                                  ; 1       ;
; altera_internal_jtag~TDO                                                                                                                                                    ; 1       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[2]~3                                              ; 1       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[6]~2                                              ; 1       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[7]~1                                              ; 1       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[5]~0                                              ; 1       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter~11   ; 1       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter~10   ; 1       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter~9    ; 1       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR~8         ; 1       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR~7         ; 1       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR~6         ; 1       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR~5         ; 1       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]        ; 1       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|Add0~1            ; 1       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter~8    ; 1       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|Add0~0            ; 1       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR~4         ; 1       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR~3         ; 1       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[2]        ; 1       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg~8                                                  ; 1       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg~7                                                  ; 1       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg~6                                                  ; 1       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg~5                                                  ; 1       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg~4                                                  ; 1       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg~3                                                  ; 1       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg~2                                                  ; 1       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|bypass_reg_out~0                                                      ; 1       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg~0                                                  ; 1       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR~1         ; 1       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR~0         ; 1       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[1]        ; 1       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|process_1~1                                                           ; 1       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|ir_loaded_address_reg[0]~0                                            ; 1       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|is_in_use_reg~0                                                       ; 1       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|tdo~1                                                                 ; 1       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|tdo~0                                                                 ; 1       ;
; lpm_constant0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_0f8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[0]        ; 1       ;
; part6:part6_inst|char_7seg:H3|Display[2]~0                                                                                                                                  ; 1       ;
; DE1_disp:inst1|Mux8~0                                                                                                                                                       ; 1       ;
; part6:part6_inst|char_7seg:H0|Display[2]~0                                                                                                                                  ; 1       ;
; part6:part6_inst|char_7seg:H1|Display[2]~0                                                                                                                                  ; 1       ;
; part6:part6_inst|char_7seg:H2|Display[2]~0                                                                                                                                  ; 1       ;
; DE1_disp:inst1|Mux7~3                                                                                                                                                       ; 1       ;
; DE1_disp:inst1|Mux7~2                                                                                                                                                       ; 1       ;
; DE1_disp:inst1|Mux7~1                                                                                                                                                       ; 1       ;
; DE1_disp:inst1|Mux7~0                                                                                                                                                       ; 1       ;
; DE1_disp:inst1|Mux5~2                                                                                                                                                       ; 1       ;
; DE1_disp:inst1|Mux5~1                                                                                                                                                       ; 1       ;
; DE1_disp:inst1|Mux5~0                                                                                                                                                       ; 1       ;
; part6:part6_inst|char_7seg:H3|Display[6]                                                                                                                                    ; 1       ;
; DE1_disp:inst1|Mux4~0                                                                                                                                                       ; 1       ;
; part6:part6_inst|char_7seg:H0|Display[6]                                                                                                                                    ; 1       ;
; part6:part6_inst|char_7seg:H1|Display[6]                                                                                                                                    ; 1       ;
; part6:part6_inst|char_7seg:H2|Display[6]                                                                                                                                    ; 1       ;
; DE1_disp:inst1|Mux0~3                                                                                                                                                       ; 1       ;
; DE1_disp:inst1|Mux2~0                                                                                                                                                       ; 1       ;
; DE1_disp:inst1|Mux1~0                                                                                                                                                       ; 1       ;
; DE1_disp:inst1|Mux0~2                                                                                                                                                       ; 1       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------+
; Interconnect Usage Summary                         ;
+----------------------------+-----------------------+
; Interconnect Resource Type ; Usage                 ;
+----------------------------+-----------------------+
; Block interconnects        ; 217 / 15,666 ( 1 % )  ;
; C16 interconnects          ; 2 / 812 ( < 1 % )     ;
; C4 interconnects           ; 87 / 11,424 ( < 1 % ) ;
; Direct links               ; 48 / 15,666 ( < 1 % ) ;
; Global clocks              ; 3 / 8 ( 38 % )        ;
; Local interconnects        ; 100 / 4,608 ( 2 % )   ;
; R24 interconnects          ; 3 / 652 ( < 1 % )     ;
; R4 interconnects           ; 152 / 13,328 ( 1 % )  ;
+----------------------------+-----------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 11.56) ; Number of LABs  (Total = 16) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 1                            ;
; 5                                           ; 1                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 1                            ;
; 12                                          ; 0                            ;
; 13                                          ; 0                            ;
; 14                                          ; 1                            ;
; 15                                          ; 1                            ;
; 16                                          ; 8                            ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.94) ; Number of LABs  (Total = 16) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 5                            ;
; 1 Clock                            ; 13                           ;
; 1 Clock enable                     ; 8                            ;
; 1 Sync. load                       ; 1                            ;
; 2 Async. clears                    ; 3                            ;
; 2 Clock enables                    ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 17.06) ; Number of LABs  (Total = 16) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 1                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 2                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 1                            ;
; 23                                           ; 2                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 0                            ;
; 27                                           ; 1                            ;
; 28                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.50) ; Number of LABs  (Total = 16) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 3                            ;
; 2                                               ; 0                            ;
; 3                                               ; 2                            ;
; 4                                               ; 0                            ;
; 5                                               ; 2                            ;
; 6                                               ; 2                            ;
; 7                                               ; 0                            ;
; 8                                               ; 0                            ;
; 9                                               ; 1                            ;
; 10                                              ; 1                            ;
; 11                                              ; 0                            ;
; 12                                              ; 2                            ;
; 13                                              ; 0                            ;
; 14                                              ; 1                            ;
; 15                                              ; 1                            ;
; 16                                              ; 0                            ;
; 17                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 12.50) ; Number of LABs  (Total = 16) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 2                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 2                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 2                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As input tri-stated      ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition
    Info: Processing started: Mon Jul 07 22:33:51 2014
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off part6 -c part6
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C5T144C8 for design "part6"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C5T144I8 is compatible
    Info (176445): Device EP2C8T144C8 is compatible
    Info (176445): Device EP2C8T144I8 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
    Info (169125): Pin ~LVDS41p/nCEO~ is reserved at location 76
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Critical Warning (332012): Synopsys Design Constraints File file not found: 'part6.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "inst1|Mux11~0|combout"
    Warning (332126): Node "inst1|Mux11~0|datac"
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node sld_hub:auto_hub|clr_reg 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|clr_reg~_wirecell
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~0
        Info (176357): Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~1
        Info (176357): Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell
Info (176233): Starting register packing
Extra Info (176273): Performing register packing on registers with non-logic cell location assignments
Extra Info (176274): Completed register packing on registers with non-logic cell location assignments
Extra Info (176236): Started Fast Input/Output/OE register processing
Extra Info (176237): Finished Fast Input/Output/OE register processing
Extra Info (176248): Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info (176249): Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 1% of the available device resources in the region that extends from location X0_Y0 to location X13_Y14
Info (170194): Fitter routing operations ending: elapsed time is 00:00:00
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 11 output pins without output pin load capacitance assignment
    Info (306007): Pin "DISP[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DISP[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DISP[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DISP[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SEG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SEG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SEG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SEG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SEG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SEG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SEG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info: Quartus II 32-bit Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 322 megabytes
    Info: Processing ended: Mon Jul 07 22:33:53 2014
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


