## 📝 Trabalhos do Laboratório de Sistemas Digitais da Universidade de Brasília

<p>Descrição dos trabalhos:</p>

1. Operações lógicas elementares e simulação de circuito utilizando Logisim;
2. Implementar um somador completo e um multiplexador 4 x 1 com VHDL;
3. Implementar um multiplexador 8 x 1 e um decodificador 4 x 16;
4. Implementar circuitos lógicos combinacionais utilizando multiplexadores e decodificadores;
5. Implementar um somador de palavras binárias utilizando somadores completos;
6. Implementar um flip-flop do tipo JK e um registrador de deslocamento bidirecional.
   
## 📁 Acesso ao projeto

Você pode [acessar o código fonte do projeto](https://github.com/ccarlaa/Lab-SD-UnB) ou [baixá-lo](https://github.com/ccarlaa/mywallet-front/archive/refs/heads/main.zip).

## 🛠️ Abrir e rodar o projeto

Após baixar o projeto, você pode abri-lo com o ModelSim. Para isso, na tela de principal clique em:

1. File > New > Project
2. Escolha um nome para seu projeto e cliq em OK
3. Selecione Add Existing File e adicione os arquivos do projeto.

Para rodar a simulação:

1. Primeiramente, é necessário compilar todos os arquivos. Para isso, vá em Compile > Compile All
   
   Obs.: Um aviso deve aparecer na janela "Transcript" dizendo se a compilação foi realizada com sucesso.
3. Em seguida, vá em Simulate > Start Simulation
4. Abra a pasta "work", selecione o arquivo de test bench e clique em OK.
5. Para gerar a onda basta clicar com o botão direito sobre a pasta do test_bench na janela "sim - Default" e selecionar Add wave
6. Por fim, basta ajustar o intervalo da simulação na navbar e clicar no botão imediatamente a direita.

