Timing Analyzer report for P12_ADC
Sat Nov 23 09:21:38 2024
Quartus Prime Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk'
 13. Slow 1200mV 85C Model Setup: 'i_CLK'
 14. Slow 1200mV 85C Model Setup: 'ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk'
 15. Slow 1200mV 85C Model Hold: 'DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk'
 16. Slow 1200mV 85C Model Hold: 'ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk'
 17. Slow 1200mV 85C Model Hold: 'i_CLK'
 18. Slow 1200mV 85C Model Metastability Summary
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk'
 26. Slow 1200mV 0C Model Setup: 'i_CLK'
 27. Slow 1200mV 0C Model Setup: 'ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk'
 28. Slow 1200mV 0C Model Hold: 'ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk'
 29. Slow 1200mV 0C Model Hold: 'DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk'
 30. Slow 1200mV 0C Model Hold: 'i_CLK'
 31. Slow 1200mV 0C Model Metastability Summary
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk'
 38. Fast 1200mV 0C Model Setup: 'i_CLK'
 39. Fast 1200mV 0C Model Setup: 'ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk'
 40. Fast 1200mV 0C Model Hold: 'ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk'
 41. Fast 1200mV 0C Model Hold: 'DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk'
 42. Fast 1200mV 0C Model Hold: 'i_CLK'
 43. Fast 1200mV 0C Model Metastability Summary
 44. Multicorner Timing Analysis Summary
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths Summary
 55. Clock Status Summary
 56. Unconstrained Input Ports
 57. Unconstrained Output Ports
 58. Unconstrained Input Ports
 59. Unconstrained Output Ports
 60. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; P12_ADC                                                ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE6E22C8                                            ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ;   0.4%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                             ;
+--------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------+
; Clock Name                                       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                              ;
+--------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------+
; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk }  ;
; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk } ;
; i_CLK                                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_CLK }                                            ;
+--------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                               ;
+------------+-----------------+--------------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                       ; Note                                           ;
+------------+-----------------+--------------------------------------------------+------------------------------------------------+
; 226.76 MHz ; 226.76 MHz      ; i_CLK                                            ;                                                ;
; 309.21 MHz ; 309.21 MHz      ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ;                                                ;
; 454.96 MHz ; 402.09 MHz      ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+--------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                       ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; -5.736 ; -43.711       ;
; i_CLK                                            ; -3.410 ; -108.344      ;
; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; -1.198 ; -12.324       ;
+--------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                       ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.452 ; 0.000         ;
; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; 0.453 ; 0.000         ;
; i_CLK                                            ; 0.611 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                         ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; i_CLK                                            ; -3.000 ; -53.558       ;
; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; -1.487 ; -25.279       ;
; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; -1.487 ; -19.331       ;
+--------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk'                                                                                                                                                             ;
+--------+------------------------------------------+------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -5.736 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[7]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 6.648      ;
; -5.734 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[7]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 6.646      ;
; -5.733 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[7]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 6.645      ;
; -5.670 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[6]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 6.582      ;
; -5.668 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[6]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 6.580      ;
; -5.665 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[6]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 6.577      ;
; -5.661 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[7]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 6.573      ;
; -5.657 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[7]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 6.569      ;
; -5.641 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[7]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 6.553      ;
; -5.618 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[7]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 6.530      ;
; -5.592 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[6]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 6.504      ;
; -5.588 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[6]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 6.500      ;
; -5.577 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[6]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 6.489      ;
; -5.554 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[6]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 6.466      ;
; -5.455 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[5]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 6.367      ;
; -5.453 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[5]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 6.365      ;
; -5.448 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[5]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 6.360      ;
; -5.414 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[4]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 6.326      ;
; -5.412 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[4]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 6.324      ;
; -5.411 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[4]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 6.323      ;
; -5.375 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[5]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 6.287      ;
; -5.371 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[5]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 6.283      ;
; -5.362 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[5]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 6.274      ;
; -5.339 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[5]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 6.251      ;
; -5.339 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[4]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 6.251      ;
; -5.335 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[4]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 6.247      ;
; -5.319 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[4]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 6.231      ;
; -5.296 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[4]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 6.208      ;
; -4.768 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[3]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 5.680      ;
; -4.767 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[3]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 5.679      ;
; -4.683 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[3]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 5.595      ;
; -4.554 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[3]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 5.466      ;
; -4.550 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[3]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 5.462      ;
; -4.534 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[3]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 5.446      ;
; -4.511 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[3]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 5.423      ;
; -3.712 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[2]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 4.624      ;
; -3.710 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[2]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 4.622      ;
; -3.709 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[2]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 4.621      ;
; -3.637 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[2]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 4.549      ;
; -3.633 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[2]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 4.545      ;
; -3.617 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[2]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 4.529      ;
; -3.594 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[2]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 4.506      ;
; -3.342 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[1]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 4.254      ;
; -3.341 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[1]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 4.253      ;
; -3.280 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[1]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 4.192      ;
; -2.994 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[1]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 3.906      ;
; -2.993 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[1]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 3.905      ;
; -2.990 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[1]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 3.902      ;
; -2.986 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[1]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 3.898      ;
; -2.234 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.081     ; 3.154      ;
; -2.232 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.081     ; 3.152      ;
; -2.231 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.081     ; 3.151      ;
; -2.189 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.081     ; 3.109      ;
; -2.187 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.081     ; 3.107      ;
; -2.176 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.081     ; 3.096      ;
; -2.159 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.081     ; 3.079      ;
; -2.155 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.081     ; 3.075      ;
; -2.139 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.081     ; 3.059      ;
; -2.116 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.081     ; 3.036      ;
; -1.937 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[0]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 2.849      ;
; -1.936 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[0]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 2.848      ;
; -1.852 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[0]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 2.764      ;
; -1.840 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.081     ; 2.760      ;
; -1.836 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.081     ; 2.756      ;
; -1.836 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.081     ; 2.756      ;
; -1.801 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.081     ; 2.721      ;
; -1.586 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[0]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 2.498      ;
; -1.585 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[0]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 2.497      ;
; -1.581 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[0]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 2.493      ;
; -1.580 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[0]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.089     ; 2.492      ;
; -1.309 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.081     ; 2.229      ;
; -0.527 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_COM[2]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.082     ; 1.446      ;
; -0.527 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_COM[0]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.082     ; 1.446      ;
; -0.527 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.082     ; 1.446      ;
; -0.521 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_COM[3]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.082     ; 1.440      ;
; -0.520 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_COM[1]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.082     ; 1.439      ;
; -0.229 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_COM[1]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.082     ; 1.148      ;
; -0.226 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_COM[0]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.082     ; 1.145      ;
; -0.188 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_COM[2]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.082     ; 1.107      ;
; -0.186 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_COM[3]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.082     ; 1.105      ;
; 0.061  ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.082     ; 0.858      ;
+--------+------------------------------------------+------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_CLK'                                                                                                                                                       ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.410 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[24] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[0]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 4.330      ;
; -3.410 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[24] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[1]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 4.330      ;
; -3.410 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[24] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[2]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 4.330      ;
; -3.410 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[24] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[3]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 4.330      ;
; -3.410 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[24] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 4.330      ;
; -3.410 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[24] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 4.330      ;
; -3.410 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[24] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[8]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 4.330      ;
; -3.410 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[24] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[12] ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 4.330      ;
; -3.410 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[24] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[10] ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 4.330      ;
; -3.410 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[24] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[11] ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 4.330      ;
; -3.410 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[24] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[14] ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 4.330      ;
; -3.410 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[24] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[15] ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 4.330      ;
; -3.403 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[0]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.826      ;
; -3.403 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[1]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.826      ;
; -3.403 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[2]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.826      ;
; -3.403 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[3]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.826      ;
; -3.403 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.826      ;
; -3.403 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.826      ;
; -3.403 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[8]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.826      ;
; -3.403 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[12] ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.826      ;
; -3.403 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[10] ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.826      ;
; -3.403 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[11] ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.826      ;
; -3.403 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[14] ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.826      ;
; -3.403 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[15] ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.826      ;
; -3.378 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[26] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[0]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 4.298      ;
; -3.378 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[26] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[1]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 4.298      ;
; -3.378 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[26] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[2]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 4.298      ;
; -3.378 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[26] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[3]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 4.298      ;
; -3.378 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[26] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 4.298      ;
; -3.378 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[26] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 4.298      ;
; -3.378 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[26] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[8]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 4.298      ;
; -3.378 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[26] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[12] ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 4.298      ;
; -3.378 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[26] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[10] ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 4.298      ;
; -3.378 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[26] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[11] ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 4.298      ;
; -3.378 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[26] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[14] ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 4.298      ;
; -3.378 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[26] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[15] ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 4.298      ;
; -3.361 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[0]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.784      ;
; -3.361 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[1]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.784      ;
; -3.361 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[2]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.784      ;
; -3.361 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[3]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.784      ;
; -3.361 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.784      ;
; -3.361 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.784      ;
; -3.361 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[8]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.784      ;
; -3.361 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[12] ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.784      ;
; -3.361 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[10] ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.784      ;
; -3.361 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[11] ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.784      ;
; -3.361 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[14] ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.784      ;
; -3.361 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[15] ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.784      ;
; -3.311 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[30] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[0]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 4.231      ;
; -3.311 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[30] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[1]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 4.231      ;
; -3.311 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[30] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[2]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 4.231      ;
; -3.311 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[30] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[3]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 4.231      ;
; -3.311 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[30] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 4.231      ;
; -3.311 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[30] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 4.231      ;
; -3.311 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[30] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[8]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 4.231      ;
; -3.311 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[30] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[12] ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 4.231      ;
; -3.311 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[30] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[10] ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 4.231      ;
; -3.311 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[30] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[11] ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 4.231      ;
; -3.311 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[30] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[14] ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 4.231      ;
; -3.311 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[30] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[15] ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 4.231      ;
; -3.308 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[0]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 4.228      ;
; -3.308 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[1]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 4.228      ;
; -3.308 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[2]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 4.228      ;
; -3.308 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[3]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 4.228      ;
; -3.308 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 4.228      ;
; -3.308 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 4.228      ;
; -3.308 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[8]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 4.228      ;
; -3.308 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[12] ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 4.228      ;
; -3.308 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[10] ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 4.228      ;
; -3.308 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[11] ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 4.228      ;
; -3.308 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[14] ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 4.228      ;
; -3.308 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[15] ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 4.228      ;
; -3.291 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[0]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.714      ;
; -3.291 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[1]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.714      ;
; -3.291 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[2]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.714      ;
; -3.291 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[3]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.714      ;
; -3.291 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.714      ;
; -3.291 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.714      ;
; -3.291 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[8]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.714      ;
; -3.291 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[12] ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.714      ;
; -3.291 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[10] ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.714      ;
; -3.291 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[11] ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.714      ;
; -3.291 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[14] ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.714      ;
; -3.291 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[15] ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.714      ;
; -3.260 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[21] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[0]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.683      ;
; -3.260 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[21] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[1]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.683      ;
; -3.260 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[21] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[2]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.683      ;
; -3.260 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[21] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[3]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.683      ;
; -3.260 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[21] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.683      ;
; -3.260 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[21] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.683      ;
; -3.260 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[21] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[8]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.683      ;
; -3.260 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[21] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[12] ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.683      ;
; -3.260 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[21] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[10] ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.683      ;
; -3.260 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[21] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[11] ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.683      ;
; -3.260 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[21] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[14] ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.683      ;
; -3.260 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[21] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[15] ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.683      ;
; -3.211 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[0]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 4.131      ;
; -3.211 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[1]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 4.131      ;
; -3.211 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[2]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 4.131      ;
; -3.211 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[3]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.081     ; 4.131      ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk'                                                                                                                                                                      ;
+--------+-----------------------------------------------+-----------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                       ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+-----------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -1.198 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[4]           ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.081     ; 2.118      ;
; -1.198 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[5]           ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.081     ; 2.118      ;
; -1.198 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[6]           ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.081     ; 2.118      ;
; -1.198 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[7]           ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.081     ; 2.118      ;
; -1.198 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[0]           ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.081     ; 2.118      ;
; -0.925 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[3]           ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.082     ; 1.844      ;
; -0.925 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[2]           ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.082     ; 1.844      ;
; -0.925 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[1]           ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.082     ; 1.844      ;
; -0.912 ; ADC_0804LCN:c_ADC_0804LCN|act_state.IDLE      ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC0 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.081     ; 1.832      ;
; -0.780 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC1 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.082     ; 1.699      ;
; -0.737 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC0 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC0 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.081     ; 1.657      ;
; -0.729 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|act_state.IDLE      ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.081     ; 1.649      ;
; -0.562 ; ADC_0804LCN:c_ADC_0804LCN|act_state.IDLE      ; ADC_0804LCN:c_ADC_0804LCN|act_state.IDLE      ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.081     ; 1.482      ;
; -0.374 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC1 ; ADC_0804LCN:c_ADC_0804LCN|o_RD                ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.081     ; 1.294      ;
; -0.358 ; ADC_0804LCN:c_ADC_0804LCN|act_state.GET_ADC1  ; ADC_0804LCN:c_ADC_0804LCN|act_state.IDLE      ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.081     ; 1.278      ;
; -0.331 ; ADC_0804LCN:c_ADC_0804LCN|act_state.IDLE      ; ADC_0804LCN:c_ADC_0804LCN|act_state.GET_ADC0  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.081     ; 1.251      ;
; -0.158 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC0 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC1 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.081     ; 1.078      ;
; -0.151 ; ADC_0804LCN:c_ADC_0804LCN|act_state.IDLE      ; ADC_0804LCN:c_ADC_0804LCN|o_CS                ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.081     ; 1.071      ;
; -0.124 ; ADC_0804LCN:c_ADC_0804LCN|act_state.GET_ADC1  ; ADC_0804LCN:c_ADC_0804LCN|o_WR                ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.081     ; 1.044      ;
; 0.039  ; ADC_0804LCN:c_ADC_0804LCN|act_state.GET_ADC0  ; ADC_0804LCN:c_ADC_0804LCN|act_state.GET_ADC1  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.081     ; 0.881      ;
; 0.098  ; ADC_0804LCN:c_ADC_0804LCN|act_state.GET_ADC0  ; ADC_0804LCN:c_ADC_0804LCN|act_state.GET_ADC0  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.081     ; 0.822      ;
+--------+-----------------------------------------------+-----------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk'                                                                                                                                                             ;
+-------+------------------------------------------+------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.452 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.082      ; 0.746      ;
; 0.679 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_COM[2]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.082      ; 0.973      ;
; 0.682 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_COM[3]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.082      ; 0.976      ;
; 0.700 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_COM[1]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.082      ; 0.994      ;
; 0.701 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_COM[0]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.082      ; 0.995      ;
; 1.037 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.081      ; 1.330      ;
; 1.037 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_COM[2]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.081      ; 1.330      ;
; 1.037 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_COM[0]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.081      ; 1.330      ;
; 1.061 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_COM[1]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.081      ; 1.354      ;
; 1.062 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_COM[3]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.081      ; 1.355      ;
; 1.315 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.082      ; 1.609      ;
; 1.350 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.082      ; 1.644      ;
; 1.360 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.082      ; 1.654      ;
; 1.414 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.082      ; 1.708      ;
; 1.433 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.081      ; 1.726      ;
; 1.434 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.081      ; 1.727      ;
; 1.435 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.081      ; 1.728      ;
; 1.452 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.081      ; 1.745      ;
; 1.724 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.082      ; 2.018      ;
; 1.725 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.082      ; 2.019      ;
; 1.726 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.082      ; 2.020      ;
; 1.740 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.081      ; 2.033      ;
; 1.741 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.081      ; 2.034      ;
; 1.750 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.081      ; 2.043      ;
; 1.839 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.081      ; 2.132      ;
; 1.850 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[0]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.177      ; 2.259      ;
; 1.855 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[0]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.177      ; 2.264      ;
; 1.857 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[0]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.177      ; 2.266      ;
; 1.882 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[0]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.177      ; 2.291      ;
; 1.929 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[1]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.178      ; 2.339      ;
; 1.930 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[1]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.178      ; 2.340      ;
; 1.931 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[1]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.178      ; 2.341      ;
; 2.135 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[0]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.177      ; 2.544      ;
; 2.144 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[0]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.177      ; 2.553      ;
; 2.145 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[0]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.177      ; 2.554      ;
; 2.166 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[1]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.178      ; 2.576      ;
; 2.167 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[1]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.178      ; 2.577      ;
; 2.168 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[1]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.178      ; 2.578      ;
; 2.185 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[1]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.178      ; 2.595      ;
; 2.311 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[5]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.177      ; 2.720      ;
; 2.313 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[5]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.177      ; 2.722      ;
; 2.313 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[5]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.177      ; 2.722      ;
; 2.335 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[5]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.177      ; 2.744      ;
; 2.373 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[2]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.178      ; 2.783      ;
; 2.375 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[2]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.178      ; 2.785      ;
; 2.414 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[7]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.177      ; 2.823      ;
; 2.420 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[7]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.177      ; 2.829      ;
; 2.437 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[2]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.178      ; 2.847      ;
; 2.454 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[2]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.178      ; 2.864      ;
; 2.470 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[7]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.177      ; 2.879      ;
; 2.478 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[7]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.177      ; 2.887      ;
; 2.513 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[2]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.178      ; 2.923      ;
; 2.515 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[2]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.178      ; 2.925      ;
; 2.539 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[2]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.178      ; 2.949      ;
; 2.553 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[7]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.177      ; 2.962      ;
; 2.554 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[7]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.177      ; 2.963      ;
; 2.555 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[7]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.177      ; 2.964      ;
; 2.600 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[5]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.177      ; 3.009      ;
; 2.604 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[5]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.177      ; 3.013      ;
; 2.605 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[5]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.177      ; 3.014      ;
; 2.636 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[4]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.177      ; 3.045      ;
; 2.637 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[4]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.177      ; 3.046      ;
; 2.638 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[4]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.177      ; 3.047      ;
; 2.650 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[3]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.178      ; 3.060      ;
; 2.655 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[4]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.177      ; 3.064      ;
; 2.656 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[3]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.178      ; 3.066      ;
; 2.683 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[3]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.178      ; 3.093      ;
; 2.705 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[3]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.178      ; 3.115      ;
; 2.706 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[6]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.177      ; 3.115      ;
; 2.708 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[6]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.177      ; 3.117      ;
; 2.708 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[6]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.177      ; 3.117      ;
; 2.730 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[6]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.177      ; 3.139      ;
; 2.789 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[3]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.178      ; 3.199      ;
; 2.790 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[3]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.178      ; 3.200      ;
; 2.791 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[3]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.178      ; 3.201      ;
; 2.943 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[4]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.177      ; 3.352      ;
; 2.944 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[4]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.177      ; 3.353      ;
; 2.948 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[4]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.177      ; 3.357      ;
; 2.966 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[6]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.177      ; 3.375      ;
; 2.968 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[6]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.177      ; 3.377      ;
; 2.975 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[6]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.177      ; 3.384      ;
+-------+------------------------------------------+------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk'                                                                                                                                                                      ;
+-------+-----------------------------------------------+-----------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.453 ; ADC_0804LCN:c_ADC_0804LCN|act_state.GET_ADC0  ; ADC_0804LCN:c_ADC_0804LCN|act_state.GET_ADC0  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.081      ; 0.746      ;
; 0.501 ; ADC_0804LCN:c_ADC_0804LCN|act_state.GET_ADC0  ; ADC_0804LCN:c_ADC_0804LCN|act_state.GET_ADC1  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.081      ; 0.794      ;
; 0.632 ; ADC_0804LCN:c_ADC_0804LCN|act_state.GET_ADC1  ; ADC_0804LCN:c_ADC_0804LCN|o_WR                ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.081      ; 0.925      ;
; 0.648 ; ADC_0804LCN:c_ADC_0804LCN|act_state.IDLE      ; ADC_0804LCN:c_ADC_0804LCN|o_CS                ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.081      ; 0.941      ;
; 0.652 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC0 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC1 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.081      ; 0.945      ;
; 0.791 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC1 ; ADC_0804LCN:c_ADC_0804LCN|o_RD                ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.081      ; 1.084      ;
; 0.794 ; ADC_0804LCN:c_ADC_0804LCN|act_state.IDLE      ; ADC_0804LCN:c_ADC_0804LCN|act_state.GET_ADC0  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.081      ; 1.087      ;
; 0.851 ; ADC_0804LCN:c_ADC_0804LCN|act_state.GET_ADC1  ; ADC_0804LCN:c_ADC_0804LCN|act_state.IDLE      ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.081      ; 1.144      ;
; 1.055 ; ADC_0804LCN:c_ADC_0804LCN|act_state.IDLE      ; ADC_0804LCN:c_ADC_0804LCN|act_state.IDLE      ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.081      ; 1.348      ;
; 1.187 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC0 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC0 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.081      ; 1.480      ;
; 1.266 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|act_state.IDLE      ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.082      ; 1.560      ;
; 1.325 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC1 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.081      ; 1.618      ;
; 1.423 ; ADC_0804LCN:c_ADC_0804LCN|act_state.IDLE      ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC0 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.081      ; 1.716      ;
; 1.617 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[3]           ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.082      ; 1.911      ;
; 1.617 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[2]           ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.082      ; 1.911      ;
; 1.617 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[1]           ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.082      ; 1.911      ;
; 1.863 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[4]           ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.082      ; 2.157      ;
; 1.863 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[5]           ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.082      ; 2.157      ;
; 1.863 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[6]           ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.082      ; 2.157      ;
; 1.863 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[7]           ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.082      ; 2.157      ;
; 1.863 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[0]           ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.082      ; 2.157      ;
+-------+-----------------------------------------------+-----------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_CLK'                                                                                                                                                                                           ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock                                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
; 0.611 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.578      ; 1.401      ;
; 0.618 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.578      ; 1.408      ;
; 0.627 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[7]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.578      ; 1.417      ;
; 0.627 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[16] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[17] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.578      ; 1.417      ;
; 0.628 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[12] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.578      ; 1.418      ;
; 0.629 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[30] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[31] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.578      ; 1.419      ;
; 0.629 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[8]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.578      ; 1.419      ;
; 0.629 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[20] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[21] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.578      ; 1.419      ;
; 0.733 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.578      ; 1.523      ;
; 0.736 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[1]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.081      ; 1.029      ;
; 0.738 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[2]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.081      ; 1.031      ;
; 0.740 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.102      ; 1.054      ;
; 0.742 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[7]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[7]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.102      ; 1.056      ;
; 0.742 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[17] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[17] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.101      ; 1.055      ;
; 0.742 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.102      ; 1.056      ;
; 0.742 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[21] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[21] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.101      ; 1.055      ;
; 0.743 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.102      ; 1.057      ;
; 0.743 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[31] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[31] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.101      ; 1.056      ;
; 0.749 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[15] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[17] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.578      ; 1.539      ;
; 0.750 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[7]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.578      ; 1.540      ;
; 0.750 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[11] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.578      ; 1.540      ;
; 0.750 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[19] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[21] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.578      ; 1.540      ;
; 0.751 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[29] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[31] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.578      ; 1.541      ;
; 0.751 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.578      ; 1.541      ;
; 0.760 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[3]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[15] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[15] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.081      ; 1.053      ;
; 0.761 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[0]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[11] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[11] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[19] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[19] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[27] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[27] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[29] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[29] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[16] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[16] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[12] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[12] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[14] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[14] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[18] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[18] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[22] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[22] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[23] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[23] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[25] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[25] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[8]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[8]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[10] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[10] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[20] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[20] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[30] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[30] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[24] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[24] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[26] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[26] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[28] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[28] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.081      ; 1.059      ;
; 0.767 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.578      ; 1.557      ;
; 0.768 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[14] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[17] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.578      ; 1.558      ;
; 0.768 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[18] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[21] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.578      ; 1.558      ;
; 0.769 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[10] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.578      ; 1.559      ;
; 0.770 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[28] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[31] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.578      ; 1.560      ;
; 0.882 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[7]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.578      ; 1.672      ;
; 0.889 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[7]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.578      ; 1.679      ;
; 0.890 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.578      ; 1.680      ;
; 0.891 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[27] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[31] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.578      ; 1.681      ;
; 0.905 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk      ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk      ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; i_CLK       ; 0.000        ; 2.618      ; 4.026      ;
; 0.907 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[16] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[21] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.578      ; 1.697      ;
; 0.908 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[12] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[17] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.578      ; 1.698      ;
; 0.909 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[8]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.578      ; 1.699      ;
; 0.910 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[26] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[31] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.578      ; 1.700      ;
; 0.920 ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk     ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk     ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; i_CLK       ; 0.000        ; 2.618      ; 4.041      ;
; 1.004 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[7]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.578      ; 1.794      ;
; 1.022 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.578      ; 1.812      ;
; 1.022 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[7]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.578      ; 1.812      ;
; 1.029 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.578      ; 1.819      ;
; 1.029 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[15] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[21] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.578      ; 1.819      ;
; 1.030 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[11] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[17] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.578      ; 1.820      ;
; 1.032 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[25] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[31] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.578      ; 1.822      ;
; 1.047 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.578      ; 1.837      ;
; 1.048 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[14] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[21] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.578      ; 1.838      ;
; 1.049 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[10] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[17] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.578      ; 1.839      ;
; 1.050 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[24] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[31] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.578      ; 1.840      ;
; 1.090 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[2]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.081      ; 1.383      ;
; 1.099 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[1]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.081      ; 1.392      ;
; 1.099 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[3]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.081      ; 1.392      ;
; 1.108 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[2]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.081      ; 1.401      ;
; 1.115 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[15] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[16] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.081      ; 1.408      ;
; 1.116 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[11] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[12] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[19] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[20] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[29] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[30] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[27] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[28] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[23] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[24] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[25] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[26] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.081      ; 1.411      ;
; 1.125 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[14] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[15] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[18] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[19] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[22] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[23] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.081      ; 1.418      ;
; 1.126 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[10] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[11] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.081      ; 1.419      ;
; 1.127 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[26] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[27] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[28] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[29] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[24] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[25] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.081      ; 1.420      ;
; 1.133 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[16] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[18] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.081      ; 1.426      ;
; 1.133 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[8]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.081      ; 1.426      ;
; 1.134 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[12] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[14] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.081      ; 1.427      ;
; 1.134 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[14] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[16] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.081      ; 1.427      ;
; 1.134 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[18] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[20] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.081      ; 1.427      ;
; 1.134 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[22] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[24] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.081      ; 1.427      ;
; 1.135 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[20] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[22] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.081      ; 1.428      ;
; 1.135 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[8]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[10] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.081      ; 1.428      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                ;
+------------+-----------------+--------------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                       ; Note                                           ;
+------------+-----------------+--------------------------------------------------+------------------------------------------------+
; 240.38 MHz ; 240.38 MHz      ; i_CLK                                            ;                                                ;
; 328.41 MHz ; 328.41 MHz      ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ;                                                ;
; 484.03 MHz ; 402.09 MHz      ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+--------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                        ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; -5.275 ; -39.824       ;
; i_CLK                                            ; -3.160 ; -99.994       ;
; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; -1.066 ; -10.248       ;
+--------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                        ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; 0.401 ; 0.000         ;
; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.401 ; 0.000         ;
; i_CLK                                            ; 0.555 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                          ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; i_CLK                                            ; -3.000 ; -53.558       ;
; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; -1.487 ; -25.279       ;
; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; -1.487 ; -19.331       ;
+--------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk'                                                                                                                                                              ;
+--------+------------------------------------------+------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -5.275 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[7]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.074     ; 6.203      ;
; -5.273 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[7]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.074     ; 6.201      ;
; -5.260 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[7]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.074     ; 6.188      ;
; -5.208 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[6]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.074     ; 6.136      ;
; -5.206 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[6]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.074     ; 6.134      ;
; -5.193 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[6]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.074     ; 6.121      ;
; -5.180 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[7]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.074     ; 6.108      ;
; -5.180 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[7]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.074     ; 6.108      ;
; -5.176 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[7]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.074     ; 6.104      ;
; -5.161 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[7]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.074     ; 6.089      ;
; -5.113 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[6]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.074     ; 6.041      ;
; -5.113 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[6]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.074     ; 6.041      ;
; -5.109 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[6]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.074     ; 6.037      ;
; -5.094 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[6]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.074     ; 6.022      ;
; -5.027 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[5]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.074     ; 5.955      ;
; -5.025 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[5]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.074     ; 5.953      ;
; -5.012 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[5]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.074     ; 5.940      ;
; -4.968 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[4]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.074     ; 5.896      ;
; -4.966 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[4]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.074     ; 5.894      ;
; -4.953 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[4]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.074     ; 5.881      ;
; -4.932 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[5]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.074     ; 5.860      ;
; -4.932 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[5]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.074     ; 5.860      ;
; -4.928 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[5]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.074     ; 5.856      ;
; -4.913 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[5]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.074     ; 5.841      ;
; -4.873 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[4]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.074     ; 5.801      ;
; -4.873 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[4]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.074     ; 5.801      ;
; -4.869 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[4]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.074     ; 5.797      ;
; -4.854 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[4]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.074     ; 5.782      ;
; -4.480 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[3]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.073     ; 5.409      ;
; -4.479 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[3]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.073     ; 5.408      ;
; -4.398 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[3]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.073     ; 5.327      ;
; -4.209 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[3]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.073     ; 5.138      ;
; -4.209 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[3]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.073     ; 5.138      ;
; -4.205 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[3]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.073     ; 5.134      ;
; -4.190 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[3]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.073     ; 5.119      ;
; -3.381 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[2]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.073     ; 4.310      ;
; -3.379 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[2]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.073     ; 4.308      ;
; -3.366 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[2]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.073     ; 4.295      ;
; -3.286 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[2]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.073     ; 4.215      ;
; -3.286 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[2]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.073     ; 4.215      ;
; -3.282 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[2]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.073     ; 4.211      ;
; -3.267 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[2]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.073     ; 4.196      ;
; -3.125 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[1]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.073     ; 4.054      ;
; -3.124 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[1]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.073     ; 4.053      ;
; -3.043 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[1]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.073     ; 3.972      ;
; -2.798 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[1]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.073     ; 3.727      ;
; -2.797 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[1]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.073     ; 3.726      ;
; -2.792 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[1]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.073     ; 3.721      ;
; -2.786 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[1]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.073     ; 3.715      ;
; -2.045 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.073     ; 2.974      ;
; -2.043 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.073     ; 2.972      ;
; -2.030 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.073     ; 2.959      ;
; -1.972 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.072     ; 2.902      ;
; -1.971 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.072     ; 2.901      ;
; -1.950 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.073     ; 2.879      ;
; -1.950 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.073     ; 2.879      ;
; -1.946 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.073     ; 2.875      ;
; -1.946 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.072     ; 2.876      ;
; -1.931 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.073     ; 2.860      ;
; -1.814 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[0]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.074     ; 2.742      ;
; -1.813 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[0]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.074     ; 2.741      ;
; -1.732 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[0]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.074     ; 2.660      ;
; -1.596 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.072     ; 2.526      ;
; -1.591 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.072     ; 2.521      ;
; -1.591 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.072     ; 2.521      ;
; -1.568 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.072     ; 2.498      ;
; -1.487 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[0]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.074     ; 2.415      ;
; -1.486 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[0]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.074     ; 2.414      ;
; -1.481 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[0]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.074     ; 2.409      ;
; -1.475 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[0]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.074     ; 2.403      ;
; -1.135 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.073     ; 2.064      ;
; -0.443 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.074     ; 1.371      ;
; -0.442 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_COM[2]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.074     ; 1.370      ;
; -0.442 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_COM[0]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.074     ; 1.370      ;
; -0.429 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_COM[3]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.074     ; 1.357      ;
; -0.428 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_COM[1]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.074     ; 1.356      ;
; -0.108 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_COM[1]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.073     ; 1.037      ;
; -0.103 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_COM[0]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.073     ; 1.032      ;
; -0.077 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_COM[2]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.073     ; 1.006      ;
; -0.075 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_COM[3]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.073     ; 1.004      ;
; 0.159  ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.073     ; 0.770      ;
+--------+------------------------------------------+------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_CLK'                                                                                                                                                        ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.160 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[0]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.540     ; 3.622      ;
; -3.160 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[1]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.540     ; 3.622      ;
; -3.160 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[2]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.540     ; 3.622      ;
; -3.160 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[3]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.540     ; 3.622      ;
; -3.160 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.540     ; 3.622      ;
; -3.160 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.540     ; 3.622      ;
; -3.160 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[8]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.540     ; 3.622      ;
; -3.160 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[12] ; i_CLK        ; i_CLK       ; 1.000        ; -0.540     ; 3.622      ;
; -3.160 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[10] ; i_CLK        ; i_CLK       ; 1.000        ; -0.540     ; 3.622      ;
; -3.160 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[11] ; i_CLK        ; i_CLK       ; 1.000        ; -0.540     ; 3.622      ;
; -3.160 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[14] ; i_CLK        ; i_CLK       ; 1.000        ; -0.540     ; 3.622      ;
; -3.160 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[15] ; i_CLK        ; i_CLK       ; 1.000        ; -0.540     ; 3.622      ;
; -3.151 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[24] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[0]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 4.080      ;
; -3.151 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[24] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[1]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 4.080      ;
; -3.151 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[24] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[2]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 4.080      ;
; -3.151 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[24] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[3]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 4.080      ;
; -3.151 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[24] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 4.080      ;
; -3.151 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[24] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 4.080      ;
; -3.151 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[24] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[8]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 4.080      ;
; -3.151 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[24] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[12] ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 4.080      ;
; -3.151 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[24] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[10] ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 4.080      ;
; -3.151 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[24] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[11] ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 4.080      ;
; -3.151 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[24] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[14] ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 4.080      ;
; -3.151 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[24] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[15] ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 4.080      ;
; -3.115 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[26] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[0]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 4.044      ;
; -3.115 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[26] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[1]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 4.044      ;
; -3.115 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[26] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[2]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 4.044      ;
; -3.115 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[26] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[3]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 4.044      ;
; -3.115 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[26] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 4.044      ;
; -3.115 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[26] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 4.044      ;
; -3.115 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[26] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[8]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 4.044      ;
; -3.115 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[26] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[12] ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 4.044      ;
; -3.115 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[26] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[10] ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 4.044      ;
; -3.115 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[26] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[11] ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 4.044      ;
; -3.115 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[26] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[14] ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 4.044      ;
; -3.115 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[26] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[15] ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 4.044      ;
; -3.098 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[0]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.540     ; 3.560      ;
; -3.098 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[1]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.540     ; 3.560      ;
; -3.098 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[2]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.540     ; 3.560      ;
; -3.098 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[3]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.540     ; 3.560      ;
; -3.098 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.540     ; 3.560      ;
; -3.098 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.540     ; 3.560      ;
; -3.098 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[8]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.540     ; 3.560      ;
; -3.098 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[12] ; i_CLK        ; i_CLK       ; 1.000        ; -0.540     ; 3.560      ;
; -3.098 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[10] ; i_CLK        ; i_CLK       ; 1.000        ; -0.540     ; 3.560      ;
; -3.098 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[11] ; i_CLK        ; i_CLK       ; 1.000        ; -0.540     ; 3.560      ;
; -3.098 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[14] ; i_CLK        ; i_CLK       ; 1.000        ; -0.540     ; 3.560      ;
; -3.098 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[15] ; i_CLK        ; i_CLK       ; 1.000        ; -0.540     ; 3.560      ;
; -3.066 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[0]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.995      ;
; -3.066 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[1]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.995      ;
; -3.066 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[2]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.995      ;
; -3.066 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[3]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.995      ;
; -3.066 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.995      ;
; -3.066 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.995      ;
; -3.066 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[8]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.995      ;
; -3.066 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[12] ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.995      ;
; -3.066 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[10] ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.995      ;
; -3.066 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[11] ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.995      ;
; -3.066 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[14] ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.995      ;
; -3.066 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[15] ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.995      ;
; -3.054 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[30] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[0]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.983      ;
; -3.054 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[30] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[1]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.983      ;
; -3.054 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[30] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[2]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.983      ;
; -3.054 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[30] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[3]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.983      ;
; -3.054 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[30] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.983      ;
; -3.054 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[30] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.983      ;
; -3.054 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[30] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[8]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.983      ;
; -3.054 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[30] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[12] ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.983      ;
; -3.054 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[30] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[10] ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.983      ;
; -3.054 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[30] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[11] ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.983      ;
; -3.054 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[30] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[14] ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.983      ;
; -3.054 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[30] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[15] ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.983      ;
; -3.041 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[0]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.540     ; 3.503      ;
; -3.041 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[1]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.540     ; 3.503      ;
; -3.041 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[2]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.540     ; 3.503      ;
; -3.041 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[3]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.540     ; 3.503      ;
; -3.041 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.540     ; 3.503      ;
; -3.041 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.540     ; 3.503      ;
; -3.041 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[8]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.540     ; 3.503      ;
; -3.041 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[12] ; i_CLK        ; i_CLK       ; 1.000        ; -0.540     ; 3.503      ;
; -3.041 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[10] ; i_CLK        ; i_CLK       ; 1.000        ; -0.540     ; 3.503      ;
; -3.041 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[11] ; i_CLK        ; i_CLK       ; 1.000        ; -0.540     ; 3.503      ;
; -3.041 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[14] ; i_CLK        ; i_CLK       ; 1.000        ; -0.540     ; 3.503      ;
; -3.041 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[15] ; i_CLK        ; i_CLK       ; 1.000        ; -0.540     ; 3.503      ;
; -2.989 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[21] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[0]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.539     ; 3.452      ;
; -2.989 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[21] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[1]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.539     ; 3.452      ;
; -2.989 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[21] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[2]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.539     ; 3.452      ;
; -2.989 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[21] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[3]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.539     ; 3.452      ;
; -2.989 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[21] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.539     ; 3.452      ;
; -2.989 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[21] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.539     ; 3.452      ;
; -2.989 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[21] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[8]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.539     ; 3.452      ;
; -2.989 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[21] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[12] ; i_CLK        ; i_CLK       ; 1.000        ; -0.539     ; 3.452      ;
; -2.989 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[21] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[10] ; i_CLK        ; i_CLK       ; 1.000        ; -0.539     ; 3.452      ;
; -2.989 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[21] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[11] ; i_CLK        ; i_CLK       ; 1.000        ; -0.539     ; 3.452      ;
; -2.989 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[21] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[14] ; i_CLK        ; i_CLK       ; 1.000        ; -0.539     ; 3.452      ;
; -2.989 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[21] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[15] ; i_CLK        ; i_CLK       ; 1.000        ; -0.539     ; 3.452      ;
; -2.963 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[8]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[0]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.892      ;
; -2.963 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[8]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[1]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.892      ;
; -2.963 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[8]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[2]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.892      ;
; -2.963 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[8]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[3]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.073     ; 3.892      ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk'                                                                                                                                                                       ;
+--------+-----------------------------------------------+-----------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                       ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+-----------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -1.066 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[4]           ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.072     ; 1.996      ;
; -1.066 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[5]           ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.072     ; 1.996      ;
; -1.066 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[6]           ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.072     ; 1.996      ;
; -1.066 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[7]           ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.072     ; 1.996      ;
; -1.066 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[0]           ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.072     ; 1.996      ;
; -0.775 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[3]           ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.073     ; 1.704      ;
; -0.775 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[2]           ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.073     ; 1.704      ;
; -0.775 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[1]           ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.073     ; 1.704      ;
; -0.743 ; ADC_0804LCN:c_ADC_0804LCN|act_state.IDLE      ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC0 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.073     ; 1.672      ;
; -0.677 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC1 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.074     ; 1.605      ;
; -0.624 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|act_state.IDLE      ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.072     ; 1.554      ;
; -0.573 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC0 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC0 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.073     ; 1.502      ;
; -0.430 ; ADC_0804LCN:c_ADC_0804LCN|act_state.IDLE      ; ADC_0804LCN:c_ADC_0804LCN|act_state.IDLE      ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.073     ; 1.359      ;
; -0.237 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC1 ; ADC_0804LCN:c_ADC_0804LCN|o_RD                ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.073     ; 1.166      ;
; -0.223 ; ADC_0804LCN:c_ADC_0804LCN|act_state.GET_ADC1  ; ADC_0804LCN:c_ADC_0804LCN|act_state.IDLE      ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.073     ; 1.152      ;
; -0.195 ; ADC_0804LCN:c_ADC_0804LCN|act_state.IDLE      ; ADC_0804LCN:c_ADC_0804LCN|act_state.GET_ADC0  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.073     ; 1.124      ;
; -0.046 ; ADC_0804LCN:c_ADC_0804LCN|act_state.IDLE      ; ADC_0804LCN:c_ADC_0804LCN|o_CS                ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.073     ; 0.975      ;
; -0.046 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC0 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC1 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.073     ; 0.975      ;
; -0.025 ; ADC_0804LCN:c_ADC_0804LCN|act_state.GET_ADC1  ; ADC_0804LCN:c_ADC_0804LCN|o_WR                ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.073     ; 0.954      ;
; 0.134  ; ADC_0804LCN:c_ADC_0804LCN|act_state.GET_ADC0  ; ADC_0804LCN:c_ADC_0804LCN|act_state.GET_ADC1  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.073     ; 0.795      ;
; 0.184  ; ADC_0804LCN:c_ADC_0804LCN|act_state.GET_ADC0  ; ADC_0804LCN:c_ADC_0804LCN|act_state.GET_ADC0  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.073     ; 0.745      ;
+--------+-----------------------------------------------+-----------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk'                                                                                                                                                                       ;
+-------+-----------------------------------------------+-----------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.401 ; ADC_0804LCN:c_ADC_0804LCN|act_state.GET_ADC0  ; ADC_0804LCN:c_ADC_0804LCN|act_state.GET_ADC0  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.073      ; 0.669      ;
; 0.470 ; ADC_0804LCN:c_ADC_0804LCN|act_state.GET_ADC0  ; ADC_0804LCN:c_ADC_0804LCN|act_state.GET_ADC1  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.073      ; 0.738      ;
; 0.587 ; ADC_0804LCN:c_ADC_0804LCN|act_state.GET_ADC1  ; ADC_0804LCN:c_ADC_0804LCN|o_WR                ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.073      ; 0.855      ;
; 0.603 ; ADC_0804LCN:c_ADC_0804LCN|act_state.IDLE      ; ADC_0804LCN:c_ADC_0804LCN|o_CS                ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.073      ; 0.871      ;
; 0.608 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC0 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC1 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.073      ; 0.876      ;
; 0.737 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC1 ; ADC_0804LCN:c_ADC_0804LCN|o_RD                ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.073      ; 1.005      ;
; 0.742 ; ADC_0804LCN:c_ADC_0804LCN|act_state.IDLE      ; ADC_0804LCN:c_ADC_0804LCN|act_state.GET_ADC0  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.073      ; 1.010      ;
; 0.793 ; ADC_0804LCN:c_ADC_0804LCN|act_state.GET_ADC1  ; ADC_0804LCN:c_ADC_0804LCN|act_state.IDLE      ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.073      ; 1.061      ;
; 0.974 ; ADC_0804LCN:c_ADC_0804LCN|act_state.IDLE      ; ADC_0804LCN:c_ADC_0804LCN|act_state.IDLE      ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.073      ; 1.242      ;
; 1.112 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC0 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC0 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.073      ; 1.380      ;
; 1.141 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|act_state.IDLE      ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.074      ; 1.410      ;
; 1.196 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC1 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.072      ; 1.463      ;
; 1.317 ; ADC_0804LCN:c_ADC_0804LCN|act_state.IDLE      ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC0 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.073      ; 1.585      ;
; 1.492 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[3]           ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.073      ; 1.760      ;
; 1.492 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[2]           ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.073      ; 1.760      ;
; 1.492 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[1]           ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.073      ; 1.760      ;
; 1.698 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[4]           ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.074      ; 1.967      ;
; 1.698 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[5]           ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.074      ; 1.967      ;
; 1.698 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[6]           ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.074      ; 1.967      ;
; 1.698 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[7]           ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.074      ; 1.967      ;
; 1.698 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[0]           ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.074      ; 1.967      ;
+-------+-----------------------------------------------+-----------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk'                                                                                                                                                              ;
+-------+------------------------------------------+------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.401 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.073      ; 0.669      ;
; 0.630 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_COM[2]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.073      ; 0.898      ;
; 0.633 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_COM[3]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.073      ; 0.901      ;
; 0.654 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_COM[1]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.073      ; 0.922      ;
; 0.654 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_COM[0]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.073      ; 0.922      ;
; 0.920 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.072      ; 1.187      ;
; 0.920 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_COM[2]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.072      ; 1.187      ;
; 0.920 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_COM[0]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.072      ; 1.187      ;
; 0.946 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_COM[1]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.072      ; 1.213      ;
; 0.947 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_COM[3]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.072      ; 1.214      ;
; 1.185 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.454      ;
; 1.200 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.469      ;
; 1.229 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.498      ;
; 1.254 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.523      ;
; 1.316 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.073      ; 1.584      ;
; 1.318 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.073      ; 1.586      ;
; 1.319 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.073      ; 1.587      ;
; 1.332 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.073      ; 1.600      ;
; 1.546 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.815      ;
; 1.547 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.816      ;
; 1.548 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.817      ;
; 1.563 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.073      ; 1.831      ;
; 1.567 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.073      ; 1.835      ;
; 1.567 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.073      ; 1.835      ;
; 1.625 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[0]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.168      ; 2.008      ;
; 1.630 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[0]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.168      ; 2.013      ;
; 1.632 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[0]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.168      ; 2.015      ;
; 1.659 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[0]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.168      ; 2.042      ;
; 1.704 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.073      ; 1.972      ;
; 1.760 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[1]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.169      ; 2.144      ;
; 1.761 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[1]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.169      ; 2.145      ;
; 1.761 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[1]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.169      ; 2.145      ;
; 1.880 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[0]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.168      ; 2.263      ;
; 1.885 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[0]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.168      ; 2.268      ;
; 1.886 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[0]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.168      ; 2.269      ;
; 1.953 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[1]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.169      ; 2.337      ;
; 1.955 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[1]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.169      ; 2.339      ;
; 1.956 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[1]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.169      ; 2.340      ;
; 1.969 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[1]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.169      ; 2.353      ;
; 2.059 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[5]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.168      ; 2.442      ;
; 2.061 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[5]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.168      ; 2.444      ;
; 2.062 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[5]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.168      ; 2.445      ;
; 2.075 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[5]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.168      ; 2.458      ;
; 2.098 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[2]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.169      ; 2.482      ;
; 2.101 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[2]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.169      ; 2.485      ;
; 2.159 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[2]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.169      ; 2.543      ;
; 2.175 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[2]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.169      ; 2.559      ;
; 2.203 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[7]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.168      ; 2.586      ;
; 2.206 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[7]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.168      ; 2.589      ;
; 2.225 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[2]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.169      ; 2.609      ;
; 2.228 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[2]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.169      ; 2.612      ;
; 2.253 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[2]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.169      ; 2.637      ;
; 2.264 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[7]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.168      ; 2.647      ;
; 2.276 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[7]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.168      ; 2.659      ;
; 2.306 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[5]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.168      ; 2.689      ;
; 2.310 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[5]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.168      ; 2.693      ;
; 2.310 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[5]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.168      ; 2.693      ;
; 2.330 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[7]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.168      ; 2.713      ;
; 2.333 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[7]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.168      ; 2.716      ;
; 2.349 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[7]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.168      ; 2.732      ;
; 2.371 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[3]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.169      ; 2.755      ;
; 2.373 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[4]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.168      ; 2.756      ;
; 2.374 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[3]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.169      ; 2.758      ;
; 2.375 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[4]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.168      ; 2.758      ;
; 2.376 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[4]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.168      ; 2.759      ;
; 2.389 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[4]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.168      ; 2.772      ;
; 2.392 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[3]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.169      ; 2.776      ;
; 2.406 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[3]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.169      ; 2.790      ;
; 2.418 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[6]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.168      ; 2.801      ;
; 2.420 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[6]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.168      ; 2.803      ;
; 2.421 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[6]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.168      ; 2.804      ;
; 2.434 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[6]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.168      ; 2.817      ;
; 2.498 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[3]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.169      ; 2.882      ;
; 2.501 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[3]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.169      ; 2.885      ;
; 2.526 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[3]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.169      ; 2.910      ;
; 2.620 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[4]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.168      ; 3.003      ;
; 2.624 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[4]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.168      ; 3.007      ;
; 2.624 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[4]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.168      ; 3.007      ;
; 2.665 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[6]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.168      ; 3.048      ;
; 2.669 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[6]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.168      ; 3.052      ;
; 2.669 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[6]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.168      ; 3.052      ;
+-------+------------------------------------------+------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_CLK'                                                                                                                                                                                            ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock                                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
; 0.555 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.540      ; 1.290      ;
; 0.559 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[7]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.540      ; 1.294      ;
; 0.559 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.540      ; 1.294      ;
; 0.561 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[16] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[17] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.539      ; 1.295      ;
; 0.561 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[12] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.540      ; 1.296      ;
; 0.562 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[8]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.540      ; 1.297      ;
; 0.562 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[20] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[21] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.539      ; 1.296      ;
; 0.563 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[30] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[31] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.539      ; 1.297      ;
; 0.653 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[15] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[17] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.539      ; 1.387      ;
; 0.653 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[11] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.540      ; 1.388      ;
; 0.653 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[7]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.540      ; 1.388      ;
; 0.654 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[19] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[21] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.539      ; 1.388      ;
; 0.655 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[29] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[31] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.539      ; 1.389      ;
; 0.663 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.540      ; 1.398      ;
; 0.676 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.540      ; 1.411      ;
; 0.681 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.540      ; 1.416      ;
; 0.683 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[14] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[17] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.539      ; 1.417      ;
; 0.683 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[10] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.540      ; 1.418      ;
; 0.684 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[1]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.073      ; 0.952      ;
; 0.684 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[18] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[21] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.539      ; 1.418      ;
; 0.685 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.092      ; 0.972      ;
; 0.685 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[28] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[31] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.539      ; 1.419      ;
; 0.687 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[21] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[21] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.091      ; 0.973      ;
; 0.688 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[2]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.073      ; 0.956      ;
; 0.688 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[17] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[17] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.091      ; 0.974      ;
; 0.688 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.092      ; 0.975      ;
; 0.689 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[31] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[31] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.091      ; 0.975      ;
; 0.689 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[7]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[7]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.092      ; 0.976      ;
; 0.691 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.092      ; 0.978      ;
; 0.704 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[3]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[15] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[15] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.073      ; 0.972      ;
; 0.705 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[11] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[11] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[19] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[19] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[29] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[29] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[27] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[27] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[22] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[22] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.073      ; 0.975      ;
; 0.708 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[23] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[23] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[25] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[25] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.073      ; 0.976      ;
; 0.709 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[14] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[14] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[16] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[16] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.073      ; 0.977      ;
; 0.710 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[12] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[12] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[10] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[10] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[18] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[18] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.073      ; 0.978      ;
; 0.711 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[0]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[8]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[8]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[20] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[20] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[26] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[26] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[28] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[28] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[30] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[30] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.073      ; 0.979      ;
; 0.712 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[24] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[24] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.073      ; 0.980      ;
; 0.774 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[7]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.540      ; 1.509      ;
; 0.775 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.540      ; 1.510      ;
; 0.777 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[27] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[31] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.539      ; 1.511      ;
; 0.782 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[7]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.540      ; 1.517      ;
; 0.805 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[16] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[21] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.539      ; 1.539      ;
; 0.806 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[12] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[17] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.539      ; 1.540      ;
; 0.806 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[8]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.540      ; 1.541      ;
; 0.807 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[26] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[31] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.539      ; 1.541      ;
; 0.867 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk      ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk      ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; i_CLK       ; 0.000        ; 2.406      ; 3.738      ;
; 0.879 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[7]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.540      ; 1.614      ;
; 0.880 ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk     ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk     ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; i_CLK       ; 0.000        ; 2.406      ; 3.751      ;
; 0.896 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.540      ; 1.631      ;
; 0.897 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[15] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[21] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.539      ; 1.631      ;
; 0.898 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[11] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[17] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.539      ; 1.632      ;
; 0.903 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[7]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.540      ; 1.638      ;
; 0.904 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.540      ; 1.639      ;
; 0.905 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[25] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[31] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.539      ; 1.639      ;
; 0.925 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.540      ; 1.660      ;
; 0.927 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[14] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[21] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.539      ; 1.661      ;
; 0.928 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[10] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[17] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.539      ; 1.662      ;
; 0.930 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[24] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[31] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.539      ; 1.664      ;
; 1.001 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.540      ; 1.736      ;
; 1.004 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[1]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.073      ; 1.272      ;
; 1.005 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[3]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.073      ; 1.273      ;
; 1.008 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[2]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.073      ; 1.276      ;
; 1.019 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.540      ; 1.754      ;
; 1.021 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[2]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.073      ; 1.289      ;
; 1.025 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.540      ; 1.760      ;
; 1.026 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[15] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[16] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[22] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[23] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.073      ; 1.294      ;
; 1.027 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[14] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[15] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[11] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[12] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[19] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[20] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[29] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[30] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.073      ; 1.295      ;
; 1.028 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[10] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[11] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[18] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[19] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[27] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[28] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[23] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[31] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.539      ; 1.762      ;
; 1.029 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[28] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[29] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[26] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[27] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.073      ; 1.297      ;
; 1.030 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[24] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[25] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.073      ; 1.298      ;
; 1.032 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[25] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[26] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.073      ; 1.300      ;
; 1.032 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[23] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[24] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.073      ; 1.300      ;
; 1.041 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[8]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.073      ; 1.309      ;
; 1.041 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[22] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[24] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.073      ; 1.309      ;
; 1.043 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[16] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[18] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.073      ; 1.311      ;
; 1.043 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[14] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[16] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.073      ; 1.311      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                        ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; -1.902 ; -13.156       ;
; i_CLK                                            ; -0.855 ; -25.550       ;
; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; 0.050  ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                        ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; 0.186 ; 0.000         ;
; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.187 ; 0.000         ;
; i_CLK                                            ; 0.251 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                          ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; i_CLK                                            ; -3.000 ; -39.355       ;
; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; -1.000 ; -17.000       ;
; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; -1.000 ; -13.000       ;
+--------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk'                                                                                                                                                              ;
+--------+------------------------------------------+------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -1.902 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[7]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 2.843      ;
; -1.900 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[7]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 2.841      ;
; -1.897 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[7]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 2.838      ;
; -1.892 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[6]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 2.833      ;
; -1.890 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[6]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 2.831      ;
; -1.887 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[6]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 2.828      ;
; -1.874 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[7]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 2.815      ;
; -1.872 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[7]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 2.813      ;
; -1.864 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[6]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 2.805      ;
; -1.862 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[6]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 2.803      ;
; -1.856 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[7]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 2.797      ;
; -1.855 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[7]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 2.796      ;
; -1.846 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[6]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 2.787      ;
; -1.845 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[6]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 2.786      ;
; -1.795 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[5]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 2.736      ;
; -1.793 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[5]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 2.734      ;
; -1.790 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[5]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 2.731      ;
; -1.767 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[5]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 2.708      ;
; -1.765 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[5]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 2.706      ;
; -1.759 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[4]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 2.700      ;
; -1.757 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[4]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 2.698      ;
; -1.754 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[4]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 2.695      ;
; -1.749 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[5]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 2.690      ;
; -1.748 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[5]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 2.689      ;
; -1.731 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[4]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 2.672      ;
; -1.729 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[4]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 2.670      ;
; -1.713 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[4]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 2.654      ;
; -1.712 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[4]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 2.653      ;
; -1.477 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[3]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 2.418      ;
; -1.475 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[3]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 2.416      ;
; -1.462 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[3]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 2.403      ;
; -1.390 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[3]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 2.331      ;
; -1.388 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[3]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 2.329      ;
; -1.372 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[3]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 2.313      ;
; -1.371 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[3]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 2.312      ;
; -1.052 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[2]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 1.993      ;
; -1.050 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[2]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 1.991      ;
; -1.043 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[2]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 1.984      ;
; -1.000 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[2]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 1.941      ;
; -0.998 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[2]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 1.939      ;
; -0.982 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[2]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 1.923      ;
; -0.981 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[2]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 1.922      ;
; -0.902 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[1]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 1.843      ;
; -0.900 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[1]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 1.841      ;
; -0.887 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[1]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 1.828      ;
; -0.752 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[1]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 1.693      ;
; -0.750 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[1]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 1.691      ;
; -0.749 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[1]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 1.690      ;
; -0.745 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[1]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 1.686      ;
; -0.421 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.037     ; 1.371      ;
; -0.419 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.037     ; 1.369      ;
; -0.417 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.036     ; 1.368      ;
; -0.416 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.037     ; 1.366      ;
; -0.415 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.036     ; 1.366      ;
; -0.408 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.036     ; 1.359      ;
; -0.393 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.037     ; 1.343      ;
; -0.391 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.037     ; 1.341      ;
; -0.375 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.037     ; 1.325      ;
; -0.374 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.037     ; 1.324      ;
; -0.279 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[0]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 1.220      ;
; -0.277 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[0]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 1.218      ;
; -0.264 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[0]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 1.205      ;
; -0.250 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.036     ; 1.201      ;
; -0.247 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.036     ; 1.198      ;
; -0.246 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.036     ; 1.197      ;
; -0.221 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.036     ; 1.172      ;
; -0.129 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[0]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 1.070      ;
; -0.127 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[0]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 1.068      ;
; -0.126 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[0]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 1.067      ;
; -0.122 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[0]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.046     ; 1.063      ;
; 0.026  ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.037     ; 0.924      ;
; 0.323  ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.037     ; 0.627      ;
; 0.324  ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_COM[2]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.037     ; 0.626      ;
; 0.324  ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_COM[0]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.037     ; 0.626      ;
; 0.328  ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_COM[3]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.037     ; 0.622      ;
; 0.329  ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_COM[1]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.037     ; 0.621      ;
; 0.463  ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_COM[1]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.036     ; 0.488      ;
; 0.465  ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_COM[0]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.036     ; 0.486      ;
; 0.493  ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_COM[2]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.036     ; 0.458      ;
; 0.495  ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_COM[3]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.036     ; 0.456      ;
; 0.592  ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 1.000        ; -0.036     ; 0.359      ;
+--------+------------------------------------------+------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_CLK'                                                                                                                                                        ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.855 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[30] ; i_CLK        ; i_CLK       ; 1.000        ; -0.239     ; 1.603      ;
; -0.835 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[7]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[30] ; i_CLK        ; i_CLK       ; 1.000        ; -0.239     ; 1.583      ;
; -0.826 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[0]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.238     ; 1.575      ;
; -0.826 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[1]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.238     ; 1.575      ;
; -0.826 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[2]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.238     ; 1.575      ;
; -0.826 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[3]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.238     ; 1.575      ;
; -0.826 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.238     ; 1.575      ;
; -0.826 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.238     ; 1.575      ;
; -0.826 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[8]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.238     ; 1.575      ;
; -0.826 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[12] ; i_CLK        ; i_CLK       ; 1.000        ; -0.238     ; 1.575      ;
; -0.826 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[10] ; i_CLK        ; i_CLK       ; 1.000        ; -0.238     ; 1.575      ;
; -0.826 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[11] ; i_CLK        ; i_CLK       ; 1.000        ; -0.238     ; 1.575      ;
; -0.826 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[14] ; i_CLK        ; i_CLK       ; 1.000        ; -0.238     ; 1.575      ;
; -0.826 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[15] ; i_CLK        ; i_CLK       ; 1.000        ; -0.238     ; 1.575      ;
; -0.825 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[29] ; i_CLK        ; i_CLK       ; 1.000        ; -0.239     ; 1.573      ;
; -0.825 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[30] ; i_CLK        ; i_CLK       ; 1.000        ; -0.038     ; 1.774      ;
; -0.794 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[0]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.238     ; 1.543      ;
; -0.794 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[1]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.238     ; 1.543      ;
; -0.794 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[2]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.238     ; 1.543      ;
; -0.794 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[3]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.238     ; 1.543      ;
; -0.794 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.238     ; 1.543      ;
; -0.794 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.238     ; 1.543      ;
; -0.794 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[8]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.238     ; 1.543      ;
; -0.794 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[12] ; i_CLK        ; i_CLK       ; 1.000        ; -0.238     ; 1.543      ;
; -0.794 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[10] ; i_CLK        ; i_CLK       ; 1.000        ; -0.238     ; 1.543      ;
; -0.794 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[11] ; i_CLK        ; i_CLK       ; 1.000        ; -0.238     ; 1.543      ;
; -0.794 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[14] ; i_CLK        ; i_CLK       ; 1.000        ; -0.238     ; 1.543      ;
; -0.794 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[15] ; i_CLK        ; i_CLK       ; 1.000        ; -0.238     ; 1.543      ;
; -0.787 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[28] ; i_CLK        ; i_CLK       ; 1.000        ; -0.239     ; 1.535      ;
; -0.777 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[0]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.238     ; 1.526      ;
; -0.777 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[1]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.238     ; 1.526      ;
; -0.777 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[2]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.238     ; 1.526      ;
; -0.777 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[3]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.238     ; 1.526      ;
; -0.777 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.238     ; 1.526      ;
; -0.777 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.238     ; 1.526      ;
; -0.777 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[8]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.238     ; 1.526      ;
; -0.777 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[12] ; i_CLK        ; i_CLK       ; 1.000        ; -0.238     ; 1.526      ;
; -0.777 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[10] ; i_CLK        ; i_CLK       ; 1.000        ; -0.238     ; 1.526      ;
; -0.777 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[11] ; i_CLK        ; i_CLK       ; 1.000        ; -0.238     ; 1.526      ;
; -0.777 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[14] ; i_CLK        ; i_CLK       ; 1.000        ; -0.238     ; 1.526      ;
; -0.777 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[15] ; i_CLK        ; i_CLK       ; 1.000        ; -0.238     ; 1.526      ;
; -0.777 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[30] ; i_CLK        ; i_CLK       ; 1.000        ; -0.038     ; 1.726      ;
; -0.771 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[7]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[29] ; i_CLK        ; i_CLK       ; 1.000        ; -0.239     ; 1.519      ;
; -0.767 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[30] ; i_CLK        ; i_CLK       ; 1.000        ; -0.239     ; 1.515      ;
; -0.767 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[24] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[0]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.718      ;
; -0.767 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[24] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[1]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.718      ;
; -0.767 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[24] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[2]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.718      ;
; -0.767 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[24] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[3]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.718      ;
; -0.767 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[24] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.718      ;
; -0.767 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[24] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.718      ;
; -0.767 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[24] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[8]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.718      ;
; -0.767 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[24] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[12] ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.718      ;
; -0.767 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[24] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[10] ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.718      ;
; -0.767 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[24] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[11] ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.718      ;
; -0.767 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[24] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[14] ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.718      ;
; -0.767 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[24] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[15] ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.718      ;
; -0.767 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[7]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[28] ; i_CLK        ; i_CLK       ; 1.000        ; -0.239     ; 1.515      ;
; -0.766 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[30] ; i_CLK        ; i_CLK       ; 1.000        ; -0.038     ; 1.715      ;
; -0.761 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[29] ; i_CLK        ; i_CLK       ; 1.000        ; -0.038     ; 1.710      ;
; -0.760 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[26] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[0]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.711      ;
; -0.760 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[26] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[1]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.711      ;
; -0.760 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[26] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[2]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.711      ;
; -0.760 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[26] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[3]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.711      ;
; -0.760 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[26] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.711      ;
; -0.760 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[26] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.711      ;
; -0.760 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[26] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[8]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.711      ;
; -0.760 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[26] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[12] ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.711      ;
; -0.760 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[26] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[10] ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.711      ;
; -0.760 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[26] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[11] ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.711      ;
; -0.760 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[26] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[14] ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.711      ;
; -0.760 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[26] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[15] ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.711      ;
; -0.757 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[27] ; i_CLK        ; i_CLK       ; 1.000        ; -0.239     ; 1.505      ;
; -0.757 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[28] ; i_CLK        ; i_CLK       ; 1.000        ; -0.038     ; 1.706      ;
; -0.752 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[0]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.702      ;
; -0.752 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[1]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.702      ;
; -0.752 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[2]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.702      ;
; -0.752 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[3]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.702      ;
; -0.752 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.702      ;
; -0.752 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.702      ;
; -0.752 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[8]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.702      ;
; -0.752 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[12] ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.702      ;
; -0.752 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[10] ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.702      ;
; -0.752 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[11] ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.702      ;
; -0.752 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[14] ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.702      ;
; -0.752 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[15] ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.702      ;
; -0.750 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[30] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[0]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.701      ;
; -0.750 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[30] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[1]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.701      ;
; -0.750 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[30] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[2]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.701      ;
; -0.750 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[30] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[3]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.701      ;
; -0.750 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[30] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.701      ;
; -0.750 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[30] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.701      ;
; -0.750 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[30] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[8]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.701      ;
; -0.750 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[30] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[12] ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.701      ;
; -0.750 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[30] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[10] ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.701      ;
; -0.750 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[30] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[11] ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.701      ;
; -0.750 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[30] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[14] ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.701      ;
; -0.750 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[30] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[15] ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.701      ;
; -0.747 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[29] ; i_CLK        ; i_CLK       ; 1.000        ; -0.038     ; 1.696      ;
; -0.747 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[0]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.697      ;
; -0.747 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[1]  ; i_CLK        ; i_CLK       ; 1.000        ; -0.037     ; 1.697      ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk'                                                                                                                                                                      ;
+-------+-----------------------------------------------+-----------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.050 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[4]           ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.037     ; 0.900      ;
; 0.050 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[5]           ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.037     ; 0.900      ;
; 0.050 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[6]           ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.037     ; 0.900      ;
; 0.050 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[7]           ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.037     ; 0.900      ;
; 0.050 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[0]           ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.037     ; 0.900      ;
; 0.169 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[3]           ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.037     ; 0.781      ;
; 0.169 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[2]           ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.037     ; 0.781      ;
; 0.169 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[1]           ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.037     ; 0.781      ;
; 0.190 ; ADC_0804LCN:c_ADC_0804LCN|act_state.IDLE      ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC0 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.037     ; 0.760      ;
; 0.223 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC1 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.037     ; 0.727      ;
; 0.239 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|act_state.IDLE      ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.037     ; 0.711      ;
; 0.253 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC0 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC0 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.037     ; 0.697      ;
; 0.337 ; ADC_0804LCN:c_ADC_0804LCN|act_state.IDLE      ; ADC_0804LCN:c_ADC_0804LCN|act_state.IDLE      ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.037     ; 0.613      ;
; 0.398 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC1 ; ADC_0804LCN:c_ADC_0804LCN|o_RD                ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.037     ; 0.552      ;
; 0.402 ; ADC_0804LCN:c_ADC_0804LCN|act_state.GET_ADC1  ; ADC_0804LCN:c_ADC_0804LCN|act_state.IDLE      ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.037     ; 0.548      ;
; 0.415 ; ADC_0804LCN:c_ADC_0804LCN|act_state.IDLE      ; ADC_0804LCN:c_ADC_0804LCN|act_state.GET_ADC0  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.037     ; 0.535      ;
; 0.498 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC0 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC1 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.037     ; 0.452      ;
; 0.512 ; ADC_0804LCN:c_ADC_0804LCN|act_state.IDLE      ; ADC_0804LCN:c_ADC_0804LCN|o_CS                ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.037     ; 0.438      ;
; 0.521 ; ADC_0804LCN:c_ADC_0804LCN|act_state.GET_ADC1  ; ADC_0804LCN:c_ADC_0804LCN|o_WR                ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.037     ; 0.429      ;
; 0.577 ; ADC_0804LCN:c_ADC_0804LCN|act_state.GET_ADC0  ; ADC_0804LCN:c_ADC_0804LCN|act_state.GET_ADC1  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.037     ; 0.373      ;
; 0.600 ; ADC_0804LCN:c_ADC_0804LCN|act_state.GET_ADC0  ; ADC_0804LCN:c_ADC_0804LCN|act_state.GET_ADC0  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 1.000        ; -0.037     ; 0.350      ;
+-------+-----------------------------------------------+-----------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk'                                                                                                                                                                       ;
+-------+-----------------------------------------------+-----------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.186 ; ADC_0804LCN:c_ADC_0804LCN|act_state.GET_ADC0  ; ADC_0804LCN:c_ADC_0804LCN|act_state.GET_ADC0  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; ADC_0804LCN:c_ADC_0804LCN|act_state.GET_ADC0  ; ADC_0804LCN:c_ADC_0804LCN|act_state.GET_ADC1  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.037      ; 0.314      ;
; 0.257 ; ADC_0804LCN:c_ADC_0804LCN|act_state.GET_ADC1  ; ADC_0804LCN:c_ADC_0804LCN|o_WR                ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.037      ; 0.378      ;
; 0.257 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC0 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC1 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.037      ; 0.378      ;
; 0.263 ; ADC_0804LCN:c_ADC_0804LCN|act_state.IDLE      ; ADC_0804LCN:c_ADC_0804LCN|o_CS                ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.037      ; 0.384      ;
; 0.318 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC1 ; ADC_0804LCN:c_ADC_0804LCN|o_RD                ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.037      ; 0.439      ;
; 0.321 ; ADC_0804LCN:c_ADC_0804LCN|act_state.IDLE      ; ADC_0804LCN:c_ADC_0804LCN|act_state.GET_ADC0  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.037      ; 0.442      ;
; 0.342 ; ADC_0804LCN:c_ADC_0804LCN|act_state.GET_ADC1  ; ADC_0804LCN:c_ADC_0804LCN|act_state.IDLE      ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.037      ; 0.463      ;
; 0.436 ; ADC_0804LCN:c_ADC_0804LCN|act_state.IDLE      ; ADC_0804LCN:c_ADC_0804LCN|act_state.IDLE      ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.037      ; 0.557      ;
; 0.468 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC0 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC0 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.037      ; 0.589      ;
; 0.493 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|act_state.IDLE      ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.037      ; 0.614      ;
; 0.509 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC1 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.037      ; 0.630      ;
; 0.587 ; ADC_0804LCN:c_ADC_0804LCN|act_state.IDLE      ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC0 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.037      ; 0.708      ;
; 0.656 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[3]           ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.037      ; 0.777      ;
; 0.656 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[2]           ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.037      ; 0.777      ;
; 0.656 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[1]           ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.037      ; 0.777      ;
; 0.750 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[4]           ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.037      ; 0.871      ;
; 0.750 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[5]           ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.037      ; 0.871      ;
; 0.750 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[6]           ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.037      ; 0.871      ;
; 0.750 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[7]           ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.037      ; 0.871      ;
; 0.750 ; ADC_0804LCN:c_ADC_0804LCN|act_state.READ_ADC2 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[0]           ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ; 0.000        ; 0.037      ; 0.871      ;
+-------+-----------------------------------------------+-----------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk'                                                                                                                                                              ;
+-------+------------------------------------------+------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.187 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.281 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_COM[2]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.036      ; 0.401      ;
; 0.282 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_COM[3]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.036      ; 0.402      ;
; 0.284 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_COM[0]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.036      ; 0.404      ;
; 0.286 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_COM[1]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.036      ; 0.406      ;
; 0.410 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.036      ; 0.530      ;
; 0.410 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_COM[0]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.036      ; 0.530      ;
; 0.410 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_COM[2]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.036      ; 0.530      ;
; 0.413 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_COM[1]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.036      ; 0.533      ;
; 0.414 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_COM[3]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.036      ; 0.534      ;
; 0.514 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.037      ; 0.635      ;
; 0.532 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.037      ; 0.653      ;
; 0.533 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.037      ; 0.654      ;
; 0.563 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.037      ; 0.684      ;
; 0.580 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.037      ; 0.701      ;
; 0.580 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.037      ; 0.701      ;
; 0.581 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.037      ; 0.702      ;
; 0.582 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.037      ; 0.703      ;
; 0.688 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.037      ; 0.809      ;
; 0.689 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.037      ; 0.810      ;
; 0.699 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.037      ; 0.820      ;
; 0.701 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.037      ; 0.822      ;
; 0.702 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.037      ; 0.823      ;
; 0.703 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[1] ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.037      ; 0.824      ;
; 0.728 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[0]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 0.906      ;
; 0.732 ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|comun_index[0] ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.037      ; 0.853      ;
; 0.733 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[0]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 0.911      ;
; 0.734 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[0]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 0.912      ;
; 0.739 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[0]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 0.917      ;
; 0.794 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[1]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 0.972      ;
; 0.796 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[1]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 0.974      ;
; 0.796 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[1]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 0.974      ;
; 0.838 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[0]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.016      ;
; 0.838 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[0]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.016      ;
; 0.848 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[0]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.026      ;
; 0.851 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[1]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.029      ;
; 0.851 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[1]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.029      ;
; 0.852 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[1]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.030      ;
; 0.853 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[1]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.031      ;
; 0.898 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[5]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.076      ;
; 0.898 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[5]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.076      ;
; 0.899 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[5]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.077      ;
; 0.900 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[5]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.078      ;
; 0.930 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[2]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.108      ;
; 0.935 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[2]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.113      ;
; 0.955 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[2]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.133      ;
; 0.960 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[2]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.138      ;
; 0.982 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[2]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.160      ;
; 0.983 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[2]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.161      ;
; 0.986 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[2]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.164      ;
; 1.006 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[5]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.184      ;
; 1.007 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[5]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.185      ;
; 1.010 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[7]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.188      ;
; 1.015 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[7]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.193      ;
; 1.020 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[5]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.198      ;
; 1.027 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[4]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.205      ;
; 1.027 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[4]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.205      ;
; 1.028 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[4]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.206      ;
; 1.029 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[4]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.207      ;
; 1.035 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[7]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.213      ;
; 1.040 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[7]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.218      ;
; 1.042 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[3]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.220      ;
; 1.047 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[3]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.225      ;
; 1.051 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[3]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.229      ;
; 1.051 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[3]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.229      ;
; 1.059 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[6]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.237      ;
; 1.059 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[6]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.237      ;
; 1.060 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[6]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.238      ;
; 1.061 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[6]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.239      ;
; 1.062 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[7]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.240      ;
; 1.063 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[7]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.241      ;
; 1.066 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[7]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.244      ;
; 1.094 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[3]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.272      ;
; 1.095 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[3]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.273      ;
; 1.098 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[3]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.276      ;
; 1.135 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[4]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.313      ;
; 1.136 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[4]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.314      ;
; 1.149 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[4]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.327      ;
; 1.162 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[6]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.340      ;
; 1.163 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[6]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.341      ;
; 1.166 ; ADC_0804LCN:c_ADC_0804LCN|o_DATA[6]      ; DISPLAY_BCD:c_DISPLAY_BCD|o_DISP_SEG[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 0.000        ; 0.074      ; 1.344      ;
+-------+------------------------------------------+------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_CLK'                                                                                                                                                                                            ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock                                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
; 0.251 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.238      ; 0.573      ;
; 0.254 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.238      ; 0.576      ;
; 0.261 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[7]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.238      ; 0.583      ;
; 0.262 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[8]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.238      ; 0.584      ;
; 0.262 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[16] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[17] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.238      ; 0.584      ;
; 0.263 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[30] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[31] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.238      ; 0.585      ;
; 0.263 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[12] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.238      ; 0.585      ;
; 0.263 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[20] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[21] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.238      ; 0.585      ;
; 0.292 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[1]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.037      ; 0.413      ;
; 0.294 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[2]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.037      ; 0.415      ;
; 0.295 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.045      ; 0.424      ;
; 0.296 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[7]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[7]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[31] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[31] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.044      ; 0.424      ;
; 0.297 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.045      ; 0.426      ;
; 0.297 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[17] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[17] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[21] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[21] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.044      ; 0.425      ;
; 0.298 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.045      ; 0.427      ;
; 0.302 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[15] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[15] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.037      ; 0.423      ;
; 0.303 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[3]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[0]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[11] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[11] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[19] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[19] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[27] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[27] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[29] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[29] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[8]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[8]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[14] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[14] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[16] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[16] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[22] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[22] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[23] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[23] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[25] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[25] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[12] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[12] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[10] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[10] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[18] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[18] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[20] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[20] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[24] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[24] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[30] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[30] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.238      ; 0.628      ;
; 0.307 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[26] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[26] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[28] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[28] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.037      ; 0.428      ;
; 0.314 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[7]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.238      ; 0.636      ;
; 0.314 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[15] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[17] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.237      ; 0.635      ;
; 0.315 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[29] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[31] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.238      ; 0.637      ;
; 0.315 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[11] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.238      ; 0.637      ;
; 0.315 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[19] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[21] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.238      ; 0.637      ;
; 0.316 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk      ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk      ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; i_CLK       ; 0.000        ; 1.190      ; 1.725      ;
; 0.319 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[4]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.238      ; 0.641      ;
; 0.327 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.238      ; 0.649      ;
; 0.329 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[14] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[17] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.237      ; 0.650      ;
; 0.329 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[10] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.238      ; 0.651      ;
; 0.329 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[18] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[21] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.238      ; 0.651      ;
; 0.330 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[28] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[31] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.238      ; 0.652      ;
; 0.332 ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk     ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk     ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; i_CLK       ; 0.000        ; 1.190      ; 1.741      ;
; 0.380 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[7]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.238      ; 0.702      ;
; 0.380 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.238      ; 0.702      ;
; 0.381 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[27] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[31] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.238      ; 0.703      ;
; 0.383 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[7]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.238      ; 0.705      ;
; 0.394 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[8]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.238      ; 0.716      ;
; 0.394 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[16] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[21] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.238      ; 0.716      ;
; 0.396 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[12] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[17] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.237      ; 0.717      ;
; 0.396 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[26] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[31] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.238      ; 0.718      ;
; 0.435 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[7]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.238      ; 0.757      ;
; 0.441 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[1]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[2]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.037      ; 0.562      ;
; 0.446 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[3]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.238      ; 0.768      ;
; 0.446 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[15] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[21] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.237      ; 0.767      ;
; 0.448 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[11] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[17] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.237      ; 0.769      ;
; 0.448 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[25] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[31] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.238      ; 0.770      ;
; 0.448 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[7]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.238      ; 0.770      ;
; 0.449 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[9]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.238      ; 0.771      ;
; 0.451 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[1]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.037      ; 0.572      ;
; 0.452 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[2]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[3]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[5]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[15] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[16] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.036      ; 0.572      ;
; 0.453 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[11] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[12] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[19] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[20] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[29] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[30] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[27] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[28] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.037      ; 0.574      ;
; 0.454 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[23] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[24] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[25] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[26] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[0]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[2]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.037      ; 0.575      ;
; 0.459 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[13] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.238      ; 0.781      ;
; 0.461 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[14] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[21] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.237      ; 0.782      ;
; 0.461 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[24] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[31] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.238      ; 0.783      ;
; 0.462 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[10] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[17] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.237      ; 0.783      ;
; 0.463 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[14] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[15] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[22] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[23] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[10] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[11] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[18] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[19] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[24] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[25] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.037      ; 0.585      ;
; 0.465 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[26] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[27] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[28] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[29] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[6]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[8]  ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.037      ; 0.586      ;
; 0.466 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[8]  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[10] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[16] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[18] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[22] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[24] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[12] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[14] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[20] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[22] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[14] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[16] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[10] ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clks[12] ; i_CLK                                            ; i_CLK       ; 0.000        ; 0.037      ; 0.588      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                             ;
+---------------------------------------------------+----------+-------+----------+---------+---------------------+
; Clock                                             ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                                  ; -5.736   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; -1.198   ; 0.186 ; N/A      ; N/A     ; -1.487              ;
;  DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; -5.736   ; 0.187 ; N/A      ; N/A     ; -1.487              ;
;  i_CLK                                            ; -3.410   ; 0.251 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS                                   ; -164.379 ; 0.0   ; 0.0      ; 0.0     ; -98.168             ;
;  ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; -12.324  ; 0.000 ; N/A      ; N/A     ; -25.279             ;
;  DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; -43.711  ; 0.000 ; N/A      ; N/A     ; -19.331             ;
;  i_CLK                                            ; -108.344 ; 0.000 ; N/A      ; N/A     ; -53.558             ;
+---------------------------------------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; o_CS          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_RD          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_WR          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_CLK_IN      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DISP_SEG[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DISP_SEG[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DISP_SEG[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DISP_SEG[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DISP_SEG[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DISP_SEG[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DISP_SEG[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DISP_SEG[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DISP_COM[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DISP_COM[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DISP_COM[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DISP_COM[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i_RST                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_CLK                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_INTR                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_READ                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_GET                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_DATA[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_DATA[7]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_DATA[6]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_DATA[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_DATA[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_DATA[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_DATA[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_DATA[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_CS          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_RD          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; o_WR          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; o_CLK_IN      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_DISP_SEG[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_DISP_SEG[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_DISP_SEG[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_DISP_SEG[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_DISP_SEG[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_DISP_SEG[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_DISP_SEG[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_DISP_SEG[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_DISP_COM[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_DISP_COM[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_DISP_COM[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; o_DISP_COM[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_CS          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_RD          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; o_WR          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; o_CLK_IN      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_DISP_SEG[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_DISP_SEG[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_DISP_SEG[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_DISP_SEG[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_DISP_SEG[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_DISP_SEG[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_DISP_SEG[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_DISP_SEG[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_DISP_COM[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_DISP_COM[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_DISP_COM[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; o_DISP_COM[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_CS          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_RD          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; o_WR          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; o_CLK_IN      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_DISP_SEG[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_DISP_SEG[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_DISP_SEG[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_DISP_SEG[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_DISP_SEG[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_DISP_SEG[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_DISP_SEG[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_DISP_SEG[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_DISP_COM[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_DISP_COM[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_DISP_COM[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; o_DISP_COM[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                 ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; 21       ; 0        ; 0        ; 0        ;
; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 6823     ; 0        ; 0        ; 0        ;
; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 121      ; 0        ; 0        ; 0        ;
; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; i_CLK                                            ; 1        ; 1        ; 0        ; 0        ;
; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; i_CLK                                            ; 1        ; 1        ; 0        ; 0        ;
; i_CLK                                            ; i_CLK                                            ; 1514     ; 0        ; 0        ; 0        ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                  ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; 21       ; 0        ; 0        ; 0        ;
; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 6823     ; 0        ; 0        ; 0        ;
; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; 121      ; 0        ; 0        ; 0        ;
; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; i_CLK                                            ; 1        ; 1        ; 0        ; 0        ;
; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; i_CLK                                            ; 1        ; 1        ; 0        ; 0        ;
; i_CLK                                            ; i_CLK                                            ; 1514     ; 0        ; 0        ; 0        ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 34    ; 34   ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 15    ; 15   ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                     ;
+--------------------------------------------------+--------------------------------------------------+------+-------------+
; Target                                           ; Clock                                            ; Type ; Status      ;
+--------------------------------------------------+--------------------------------------------------+------+-------------+
; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk  ; Base ; Constrained ;
; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk ; Base ; Constrained ;
; i_CLK                                            ; i_CLK                                            ; Base ; Constrained ;
+--------------------------------------------------+--------------------------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; i_DATA[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_DATA[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_DATA[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_DATA[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_DATA[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_DATA[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_DATA[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_DATA[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_GET      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_INTR     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_READ     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_RST      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                            ;
+---------------+---------------------------------------------------------------------------------------+
; Output Port   ; Comment                                                                               ;
+---------------+---------------------------------------------------------------------------------------+
; o_CLK_IN      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_CS          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_DISP_COM[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_DISP_COM[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_DISP_COM[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_DISP_COM[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_DISP_SEG[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_DISP_SEG[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_DISP_SEG[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_DISP_SEG[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_DISP_SEG[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_DISP_SEG[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_DISP_SEG[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RD          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_WR          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; i_DATA[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_DATA[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_DATA[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_DATA[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_DATA[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_DATA[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_DATA[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_DATA[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_GET      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_INTR     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_READ     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_RST      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                            ;
+---------------+---------------------------------------------------------------------------------------+
; Output Port   ; Comment                                                                               ;
+---------------+---------------------------------------------------------------------------------------+
; o_CLK_IN      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_CS          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_DISP_COM[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_DISP_COM[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_DISP_COM[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_DISP_COM[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_DISP_SEG[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_DISP_SEG[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_DISP_SEG[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_DISP_SEG[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_DISP_SEG[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_DISP_SEG[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_DISP_SEG[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RD          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_WR          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition
    Info: Processing started: Sat Nov 23 09:21:36 2024
Info: Command: quartus_sta P12_ADC -c P12_ADC
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'P12_ADC.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_CLK i_CLK
    Info (332105): create_clock -period 1.000 -name ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk
    Info (332105): create_clock -period 1.000 -name DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.736
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.736             -43.711 DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk 
    Info (332119):    -3.410            -108.344 i_CLK 
    Info (332119):    -1.198             -12.324 ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk 
Info (332146): Worst-case hold slack is 0.452
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.452               0.000 DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk 
    Info (332119):     0.453               0.000 ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk 
    Info (332119):     0.611               0.000 i_CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -53.558 i_CLK 
    Info (332119):    -1.487             -25.279 ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk 
    Info (332119):    -1.487             -19.331 DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.275
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.275             -39.824 DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk 
    Info (332119):    -3.160             -99.994 i_CLK 
    Info (332119):    -1.066             -10.248 ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk 
    Info (332119):     0.401               0.000 DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk 
    Info (332119):     0.555               0.000 i_CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -53.558 i_CLK 
    Info (332119):    -1.487             -25.279 ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk 
    Info (332119):    -1.487             -19.331 DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.902
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.902             -13.156 DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk 
    Info (332119):    -0.855             -25.550 i_CLK 
    Info (332119):     0.050               0.000 ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk 
    Info (332119):     0.187               0.000 DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk 
    Info (332119):     0.251               0.000 i_CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -39.355 i_CLK 
    Info (332119):    -1.000             -17.000 ADC_0804LCN:c_ADC_0804LCN|CLK_DIV:c_ADC_CLK|clk 
    Info (332119):    -1.000             -13.000 DISPLAY_BCD:c_DISPLAY_BCD|CLK_DIV:c_DISP_CLK|clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4777 megabytes
    Info: Processing ended: Sat Nov 23 09:21:38 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


