/*
 * This software is governed by the Broadcom Switch APIs license.
 * This license is set out in https://raw.githubusercontent.com/Broadcom-Network-Switching-Software/OpenMDK/master/Legal/LICENSE file.
 * 
 * Copyright 2007-2020 Broadcom Inc. All rights reserved.
 * All Rights Reserved.$
 *
 * TDM core main functions
 */
#include <bmd_config.h>
#if CDK_CONFIG_INCLUDE_BCM53570_B0 == 1

#include "bcm53570_b0_tdm_core_top.h"


/**
@name: tdm_core_init
@param:
 */
int
tdm_core_init( tdm_mod_t *_tdm )
{
    int idx, token_empty;

    token_empty = _tdm->_chip_data.soc_pkg.num_ext_ports;

    for (idx=0; idx<(_tdm->_core_data.vmap_max_wid); idx++) {
        TDM_MSET(_tdm->_core_data.vmap[idx], token_empty,
                 _tdm->_core_data.vmap_max_len);
    }

    _tdm->_core_data.vars_pkg.m_tdm_core_vbs_scheduler.y8=0;
    _tdm->_core_data.vars_pkg.m_tdm_core_vbs_scheduler.y7=0;
    _tdm->_core_data.vars_pkg.m_tdm_core_vbs_scheduler.y1=0;
    _tdm->_core_data.vars_pkg.m_tdm_core_vbs_scheduler.y2=0;
    _tdm->_core_data.vars_pkg.m_tdm_core_vbs_scheduler.y3=0;
    _tdm->_core_data.vars_pkg.m_tdm_core_vbs_scheduler.y4=0;
    _tdm->_core_data.vars_pkg.m_tdm_core_vbs_scheduler.y5=0;
    _tdm->_core_data.vars_pkg.m_tdm_core_vbs_scheduler.y6=0;
    _tdm->_core_data.vars_pkg.m_tdm_core_vbs_scheduler.yy=0;
    _tdm->_core_data.vars_pkg.m_tdm_core_vbs_scheduler.z8=0;
    _tdm->_core_data.vars_pkg.m_tdm_core_vbs_scheduler.z7=0;
    _tdm->_core_data.vars_pkg.m_tdm_core_vbs_scheduler.z6=0;
    _tdm->_core_data.vars_pkg.m_tdm_core_vbs_scheduler.z1=0;
    _tdm->_core_data.vars_pkg.m_tdm_core_vbs_scheduler.z2=0;
    _tdm->_core_data.vars_pkg.m_tdm_core_vbs_scheduler.z3=0;
    _tdm->_core_data.vars_pkg.m_tdm_core_vbs_scheduler.z4=0;
    _tdm->_core_data.vars_pkg.m_tdm_core_vbs_scheduler.z5=0;
    _tdm->_core_data.vars_pkg.m_tdm_core_vbs_scheduler.z11=0;
    _tdm->_core_data.vars_pkg.m_tdm_core_vbs_scheduler.z22=0;
    _tdm->_core_data.vars_pkg.m_tdm_core_vbs_scheduler.z33=0;
    _tdm->_core_data.vars_pkg.m_tdm_core_vbs_scheduler.z44=0;
    _tdm->_core_data.vars_pkg.m_tdm_core_vbs_scheduler.z55=0;
    _tdm->_core_data.vars_pkg.m_tdm_core_vbs_scheduler.z66=0;
    _tdm->_core_data.vars_pkg.m_tdm_core_vbs_scheduler.z77=0;
    _tdm->_core_data.vars_pkg.m_tdm_core_vbs_scheduler.z88=0;
    _tdm->_core_data.vars_pkg.m_tdm_core_vbs_scheduler.z99=0;
    _tdm->_core_data.vars_pkg.m_tdm_core_vbs_scheduler.zaa=0;
    _tdm->_core_data.vars_pkg.m_tdm_core_vbs_scheduler.zbb=0;
    _tdm->_core_data.vars_pkg.m_tdm_core_vbs_scheduler.zcc=0;
    _tdm->_core_data.vars_pkg.m_tdm_core_vbs_scheduler.lr_vec_cnt=0;

    _tdm->_core_data.vars_pkg.lr_1=BOOL_FALSE;
    _tdm->_core_data.vars_pkg.lr_10=BOOL_FALSE;
    _tdm->_core_data.vars_pkg.lr_20=BOOL_FALSE;
    _tdm->_core_data.vars_pkg.lr_25=BOOL_FALSE;
    _tdm->_core_data.vars_pkg.lr_40=BOOL_FALSE;
    _tdm->_core_data.vars_pkg.lr_50=BOOL_FALSE;
    _tdm->_core_data.vars_pkg.lr_100=BOOL_FALSE;
    _tdm->_core_data.vars_pkg.lr_120=BOOL_FALSE;
    _tdm->_core_data.vars_pkg.lr_enable=BOOL_FALSE;
    _tdm->_core_data.vars_pkg.os_1=BOOL_FALSE;
    _tdm->_core_data.vars_pkg.os_10=BOOL_FALSE;
    _tdm->_core_data.vars_pkg.os_20=BOOL_FALSE;
    _tdm->_core_data.vars_pkg.os_25=BOOL_FALSE;
    _tdm->_core_data.vars_pkg.os_40=BOOL_FALSE;
    _tdm->_core_data.vars_pkg.os_50=BOOL_FALSE;
    _tdm->_core_data.vars_pkg.os_100=BOOL_FALSE;
    _tdm->_core_data.vars_pkg.os_120=BOOL_FALSE;
    _tdm->_core_data.vars_pkg.os_enable=BOOL_FALSE;
    _tdm->_core_data.vars_pkg.HG4X106G_3X40G=BOOL_FALSE;
    _tdm->_core_data.vars_pkg.HG1X106G_xX40G_OVERSUB=BOOL_FALSE;
    _tdm->_core_data.vars_pkg.HGXx120G_Xx100G=BOOL_FALSE;
    _tdm->_core_data.vars_pkg.m_tdm_vmap_alloc.num_lr=0;
    _tdm->_core_data.vars_pkg.m_tdm_vmap_alloc.num_os=0;
    _tdm->_core_data.vars_pkg.m_tdm_vmap_alloc.num_40g=0;
    _tdm->_core_data.vars_pkg.m_tdm_vmap_alloc.num_100g=0;
    _tdm->_core_data.vars_pkg.m_tdm_vmap_alloc.tri_chk=BOOL_FALSE;
    _tdm->_core_data.vars_pkg.m_tdm_vmap_alloc.tri_en_50=BOOL_FALSE;
    _tdm->_core_data.vars_pkg.m_tdm_vmap_alloc.tri_en_40=BOOL_FALSE;
    _tdm->_core_data.vars_pkg.m_tdm_vmap_alloc.tri_en_20=BOOL_FALSE;
    _tdm->_core_data.vars_pkg.m_tdm_vmap_alloc.prox_swap=token_empty;

    TDM_MSET(_tdm->_core_data.vars_pkg.m_tdm_vmap_alloc.os1,  token_empty, TDM_AUX_SIZE);
    TDM_MSET(_tdm->_core_data.vars_pkg.m_tdm_vmap_alloc.os10, token_empty, TDM_AUX_SIZE);
    TDM_MSET(_tdm->_core_data.vars_pkg.m_tdm_vmap_alloc.os20, token_empty, TDM_AUX_SIZE);
    TDM_MSET(_tdm->_core_data.vars_pkg.m_tdm_vmap_alloc.os25, token_empty, TDM_AUX_SIZE);
    TDM_MSET(_tdm->_core_data.vars_pkg.m_tdm_vmap_alloc.os40, token_empty, TDM_AUX_SIZE);
    TDM_MSET(_tdm->_core_data.vars_pkg.m_tdm_vmap_alloc.os50, token_empty, TDM_AUX_SIZE);
    TDM_MSET(_tdm->_core_data.vars_pkg.m_tdm_vmap_alloc.os100,token_empty, TDM_AUX_SIZE);
    TDM_MSET(_tdm->_core_data.vars_pkg.m_tdm_vmap_alloc.os120,token_empty, TDM_AUX_SIZE);

    _tdm->_core_data.vars_pkg.m_tdm_pick_vec.triport_priority=BOOL_FALSE;

    /* NGTDM */
    _tdm->_core_data.vars_pkg.pipe_info.lr_en = 0;
    _tdm->_core_data.vars_pkg.pipe_info.os_en = 0;
    _tdm->_core_data.vars_pkg.pipe_info.num_lr_prt = 0;
    _tdm->_core_data.vars_pkg.pipe_info.num_os_prt = 0;
    TDM_MSET(_tdm->_core_data.vars_pkg.pipe_info.lr_spd_en, 0, MAX_SPEED_TYPES);
    TDM_MSET(_tdm->_core_data.vars_pkg.pipe_info.os_spd_en, 0, MAX_SPEED_TYPES);
    TDM_MSET(_tdm->_core_data.vars_pkg.pipe_info.lr_prt_cnt, 0, MAX_SPEED_TYPES);
    TDM_MSET(_tdm->_core_data.vars_pkg.pipe_info.os_prt_cnt, 0, MAX_SPEED_TYPES);
    for (idx = 0; idx < MAX_SPEED_TYPES; idx++) {
        TDM_MSET(_tdm->_core_data.vars_pkg.pipe_info.lr_prt[idx], token_empty, TDM_AUX_SIZE);
        TDM_MSET(_tdm->_core_data.vars_pkg.pipe_info.os_prt[idx], token_empty, TDM_AUX_SIZE);
    }

    return ( _tdm->_core_exec[TDM_CORE_EXEC__ALLOC]( _tdm ) );
	/* All TDM class data until return to SDK should now have heap allocation and be initialized to macro values */
}


/**
@name: tdm_core_post
@param:
 */
int
tdm_core_post( tdm_mod_t *_tdm )
{
	return ( _tdm->_chip_exec[TDM_CHIP_EXEC__POST]( _tdm ) );
}


/**
@name: tdm_core_null
@param:
 */
int
tdm_core_null( tdm_mod_t *_tdm )
{
	TDM_PRINT4("TDM: Null function was dereferenced | Pipe ID: %0d | Cal ID %0d | Grp ID %0d | Port #%0d\n",_tdm->_core_data.vars_pkg.pipe,_tdm->_core_data.vars_pkg.cal_id,_tdm->_core_data.vars_pkg.grp_id,_tdm->_core_data.vars_pkg.port);

	return PASS;
}
#endif /* CDK_CONFIG_INCLUDE_BCM53570_B0 */
