# **本科实验报告——实验十一**

- **实验项目名称：控制流指令预测硬件优化**   

- **学生姓名：段皞一**      
- **学号：3190105359**          

- **实验地点：紫金港东四509室**  
- **实验日期：2021 年 6 月 2 日**

## 一、操作方法与实验步骤

先介绍一下本实验的改进部分，如下图所示：

<img src="C:\Users\lenovo\AppData\Roaming\Typora\typora-user-images\image-20210605162639391.png" alt="image-20210605162639391" style="zoom:67%;" />

本实验对数据通路转移策略进行了改进，使用了not taken而不是实验10所用的taken.

相应的改变如下：

```verilog
//ID级计算目标地址
ID_Target = ID_PCurrent + Imm32;
//ID级判断转移条件
Btaken = Branch && (rs1_data == rs2_data);
```

1. **改进转移指令执行流程**

修改数据通路在ID级提前判断转换并完成PC更新。由于是在ID级别进行PC的更新，所有控制信号都是在ID级别传送出来的。一下是几个信号的修改：

- Btake信号的修改

```verilog
    wire [31:0] ID_ALUA, ID_ALUB;
    assign ID_zero = (ID_ALUA==ID_ALUB) ? 1 : 0;
    wire Btake = ((blt == 1) ? ID_zero : ~ID_zero) && Branch;
```

- PC_Jump & PC_Branch信号的修改

```verilog
    wire [31:0] ID_Target = ID_PCurrent + Imm32;
    wire [31:0] PC_4 = PCOUT + 4;
    wire [31:0] PC_Jump = ID_Target;
    wire [31:0] PC_Branch = Btake ? ID_Target : PCOUT;
```

- PCSource信号的修改

```verilog
    assign PCSource = {Jump, Branch};
```

- PCWR信号的修改

由于本实验中不再需要用到 J_stall 信号，所以对PCWR信号的相应修改如下所示：

```verilog
//    wire PCWR = ~J_stall && ~Data_stall && PCEN;
    wire PCWR = ~Data_stall && PCEN;
```

修改后，ID级的代码如下所示：

```verilog
    //IF stage
    wire MEM_blt, ID_zero;
    wire [31:0] ID_ALUA, ID_ALUB;
    assign ID_zero = (ID_ALUA==ID_ALUB) ? 1 : 0;
    wire Btake = ((blt == 1) ? ID_zero : ~ID_zero) && Branch;
    reg [31:0] PCNEXT;
    wire [31:0] ID_Target = ID_PCurrent + Imm32;
    wire [31:0] PC_4 = PCOUT + 4;
    wire [31:0] PC_Jump = ID_Target;
    wire [31:0] PC_Branch = Btake ? ID_Target : PCOUT;
    
    assign PCSource = {Jump, Branch};
//    wire PCWR = ~J_stall && ~Data_stall && PCEN;
    wire PCWR = ~Data_stall && PCEN;
    wire [31:0] MEM_ALUO;
    
    assign ID_ALUA = rs1_data;
    assign ID_ALUB = ALUSrc_B ? Imm32 : rs2_data;
    
   always @* begin
    case (PCSource)
        2'b00: PCNEXT = PC_4;
        2'b01: PCNEXT = PC_Branch;
        2'b10: PCNEXT = PC_Jump;
        2'b11: PCNEXT = rs1_data + Imm32;
    endcase
   end
```



2. **重新设计相关性检测电路**

本实验只是优化了数据通路的控制相关检测，所以数据通路的数据相关性检测是保持不变的。

```verilog
    // Hazards Detection bt Data dependence - - - - - - - - - - - - -
    wire Hazards = (EX_RegWrite && EX_rd != 0 || MEM_RegWrite && MEM_rd != 0);
    assign Data_stall = (rs1_used && rs1_addr != 0 && Hazards && (rs1_addr == EX_rd || rs1_addr == MEM_rd)) ||
                        (rs2_used && rs2_addr != 0 && Hazards && (rs2_addr == EX_rd || rs2_addr == MEM_rd));
```

而数据通路的控制相关检测需要做修改。如前面所述，J_stall已经再需要，而BJ_stall只需要增加一个nop就可以解决控制竞争。所以相关的修改如下所示：

```verilog
    // Hazards Detection bt Branch dependence - - - - - - - - - - - - 
    //assign BJ_stall = Branch || Jump || EX_Branch || EX_Jump || MEM_Branch || MEM_Jump;
    //assign J_stall = Branch || Jump || EX_Branch || EX_Jump;
    assign BJ_stall = Branch || Jump;
```



3. **硬件阻塞流水线电路沿用实验10**

​	阻塞流水线设计：部分流水线等待部分继续

​	冲刷流水线设计：清除无效指令



4. **.coe文件的说明**

由于本实验使用硬件插入气泡的方法解决控制竞争和数据竞争，所以使用实验六的RISC-V_DEMO功能测试程序进行验证。

- RISC-V 的汇编代码

```assembly
jal x0, 32
add x0, x0, x0
add x0, x0, x0
add x0, x0, x0
add x0, x0, x0
add x0, x0, x0
add x0, x0, x0
add x0, x0, x0
start:
lw x5, 12(x0)
slt x6, x0, x5
add x7, x6, x6
add x28, x7, x6
add x14, x7, x7
add x5, x28, x28
add x5, x5, x5
add x29, x5, x28
add x30, x29, x29
add x30, x30, x30
add x8, x30, x28
add x30, x30, x30
add x30, x30, x30
add x31, x30, x29
add x30, x30, x30
add x30, x30, x30
add x30, x30, x30
add x30, x30, x30
add x30, x30, x30
add x30, x30, x30
add x30, x30, x30
add x30, x30, x30
add x30, x30, x30
add x30, x30, x30
add x30, x30, x30
add x30, x30, x30
add x30, x30, x30
add x30, x30, x30
add x30, x30, x30
add x30, x30, x30
add x30, x30, x30
add x30, x30, x30
add x30, x30, x30
add x30, x30, x30
add x30, x30, x30
add x30, x30, x30
add x30, x30, x30
add x9, x30, x30
or x12, x9, x30
add x18, x9, x9
add x5, x18, x18
add x5, x5, x5
loop:
sub x13, x0, x6
sw x12, 4(x9)
lw x11, 0(x9)
add x11, x11, x11
add x11, x11, x11
sw x11, 0(x9)
add x21, x21, x6
sw x21 0(x18)
lw x22 20(x0)
loop2:
lw x11, 0(x9)
add x11, x11, x11
add x11, x11, x11
sw x11, 0(x9)
lw x11 0(x9)
and x24, x11, x5
add x22, x22, x6
beq x22, x0, C_init
l_next:
lw x11, 0(x9)
add x23, x14, x14
add x25, x23, x23
add x23, x23, x25
and x24, x11, x23
beq x24, x0, L00
beq x24, x23, L11
add x23, x14, x14
beq x24, x23, L01
sw x21, 0(x18)
jal x0, loop2
L00:
beq x15, x13, L4
jal x0, L3
L4:
add x15, x13, x13
L3:
sw x15, 0(x18)
jal x0, loop2
L11:
lw x21, 96(x19)
sw x21, 0(x18)
jal x0, loop2
L01:
lw x21, 32(x19)
sw x21, 0(x18)
jal x0, loop2
C_init:
lw x22, 20(x0)
add x15, x15, x15
or x15, x15, x6
add x19, x19,, x14
and x19, x19, x14
and x19, x19, x8
add x21, x21, x6
beq x21, x13, L6
jal x0, L7
L6:
add x21, x0, x14
add x21, x21, x6
L7:
lw x11, 0(x9)
add x24, x11, x11
add x24, x24, x24
sw x24, 0(x9)
sw x12, 4(x9)
jal x0, l_next
```

- 相应的机器码如下所示

```assembly
memory_initialization_radix=16;
memory_initialization_vector=
0200006F,
00000033,
00000033,
00000033,
00000033,
00000033,
00000033,
00000033,		
00C02283,
00502333,
006303B3,
00638E33,
00738733,
01CE02B3,
005282B3,
01C28EB3,
01DE8F33,
01EF0F33,
01CF0433,
01EF0F33,
01EF0F33,
01DF0FB3,
01EF0F33,
01EF0F33,
01EF0F33,
01EF0F33,
01EF0F33,
01EF0F33,
01EF0F33,
01EF0F33,
01EF0F33,
01EF0F33,
01EF0F33,
01EF0F33,
01EF0F33,
01EF0F33,
01EF0F33,
01EF0F33,
01EF0F33,
01EF0F33,
01EF0F33,
01EF0F33,
01EF0F33,
01EF0F33,
01EF0F33,
01EF04B3,
01E4E633,
00948933,
012902B3,
005282B3,
406006B3,
00C4A223,
0004A583,
00B585B3,
00B585B3,
00B4A023,
006A8AB3,
01592023,
01402B03,
0004A583,
00B585B3,
00B585B3,
00B4A023,
0004A583,
0055FC33,
006B0B33,
040B0E63,
0004A583,
00E70BB3,
017B8CB3,
019B8BB3,
0175FC33,
000C0C63,
037C0463,
00E70BB3,
037C0663,
01592023,
FB9FF06F,
00D78463,
0080006F,
00D687B3,
00F92023,
FA5FF06F,
0609AA83,
01592023,
F99FF06F,
0209AA83,
01592023,
F8DFF06F,
01402B03,
00F787B3,
0067E7B3,
00E989B3,
0089F9B3,
006A8AB3,
00DA8463,
00C0006F,
00E00AB3,
006A8AB3,
0004A583,
00B58C33,
018C0C33,
0184A023,
00C4A223,
F6DFF06F;
```



## 二、实验结果与分析

 **对数据冲突的检测，和前面的实验10相同，存在2个nop指令解决数据冲突问题。**

- 测试lw x5, x0, 00Ch指令

![image-20210602224231018](C:\Users\lenovo\AppData\Roaming\Typora\typora-user-images\image-20210602224231018.png)

指令执行到最后一级后，计算结果写回寄存器堆，可以发现x5的值从之前的0变成了3F。lw指令执行正确。

![image-20210602224616783](C:\Users\lenovo\AppData\Roaming\Typora\typora-user-images\image-20210602224616783.png)

- 测试slt x6, x0, x5指令

![image-20210602224758010](C:\Users\lenovo\AppData\Roaming\Typora\typora-user-images\image-20210602224758010.png)

指令执行完毕，可以发现x6的值从原来的0变为1，与预期结果相符，可以得出结论：slt指令执行正确。

![image-20210602224927628](C:\Users\lenovo\AppData\Roaming\Typora\typora-user-images\image-20210602224927628.png)

- 验证指令add x7, x6, x6

![image-20210602225041936](C:\Users\lenovo\AppData\Roaming\Typora\typora-user-images\image-20210602225041936.png)

指令执行完毕后，x7 = x6+x6 = 2，观察VGA上的显示情况，与预期结果相符。可以得出结论：add指令执行正确。

![image-20210602225230786](C:\Users\lenovo\AppData\Roaming\Typora\typora-user-images\image-20210602225230786.png)

- 验证指令 or x0C, x09, x1E 的正确性

指令执行前，x0C = 0, x09 = 0, x1E = 32'h78000000. 预期结果为x0C = 32'h78000000.

![image-20210602225529237](C:\Users\lenovo\AppData\Roaming\Typora\typora-user-images\image-20210602225529237.png)

指令执行完毕后，可以观察到，x0C的值确实为32'h78000000，or指令执行正确。

![image-20210602225750575](C:\Users\lenovo\AppData\Roaming\Typora\typora-user-images\image-20210602225750575.png)

- 验证指令 sub x0D, x0, x6

指令执行前，x6 = 1，所以预期x0D = 32'hFFFFFFFF.

![image-20210602225902518](C:\Users\lenovo\AppData\Roaming\Typora\typora-user-images\image-20210602225902518.png)

执行指令以后，通过观察得出x0D的值确实为32'hFFFFFFFF，可知sub指令执行正确。

![image-20210602230100609](C:\Users\lenovo\AppData\Roaming\Typora\typora-user-images\image-20210602230100609.png)

 **对控制冲突的检测，和之前的实验相比，有优化，插入的nop指令和之前相比减少了2个，提升了流水线CPU指令的性能。**

- 验证指令 beq x18, x0, 0050 指令的正确性

执行指令以前，x18的值为0，所以按预期情况，应该执行跳转。

以下是实验10的截图，可以发现，beq指令之后，执行了3个nop指令。

![image-20210602230735949](C:\Users\lenovo\AppData\Roaming\Typora\typora-user-images\image-20210602230735949.png)

以下是本实验的截图，可以发现beq指令之后，只有1个nop指令。

![image-20210605200316359](C:\Users\lenovo\AppData\Roaming\Typora\typora-user-images\image-20210605200316359.png)

执行指令以后，跳转到正确的位置，beq指令的执行在数据通路优化后仍然是正确的。

- 验证指令 jal x0, 001Ch

指令执行以前，PC = 0318. 按照预期指令执行以后PC=0318+001C = 0334.

![image-20210602230953644](C:\Users\lenovo\AppData\Roaming\Typora\typora-user-images\image-20210602230953644.png)

指令执行以后，可以观察到PC确实为0334h，可以得出结论：jal指令执行正确。在实验10中，可以观察到，如下图，jal后面插入了3个nop指令。

![image-20210602231215301](C:\Users\lenovo\AppData\Roaming\Typora\typora-user-images\image-20210602231215301.png)

而在本实验中,jal指令后面仅仅插入了1条nop指令，大大提升了性能。

![image-20210605200607638](C:\Users\lenovo\AppData\Roaming\Typora\typora-user-images\image-20210605200607638.png)



## 三、讨论、心得

- **讨论和心得**

本实验，我更加深入地了解了计算机的流水线体系结构，这是一种通过同步控制的、只能运行固定状态机事件的寄存器传输结构；此外，我还更加深入地理解流水线优化性能的本质，明白了流水线降低了单挑指令的执行性能，同时改善提高了指令执行的吞吐率；另外，我还深入理解了相关性与冒险竞争的本质，清楚了包括数据竞争与控制竞争在内的竞争的区别与各自的原理。

本实验的一个重点和难点就是理解PC选择为什么可以提前到ID级执行，从而提升控制竞争的效率。这要求我们非常熟悉流水级CPU的数据通路。我认真沿着数据通路的示意图，比照自己实验10的代码，终于设计出了兼容指令扩展的、控制竞争优化的数据通路。上板验证成功的那一刻，我明白一切的努力都是值得的。

现在，CPU流水级架构有了阻塞和冲刷功能，但是还不具备前递功能，期待实验12扩充前递功能后CPU的表现！

- **思考题**

1. **扩展下列指令，相关检测和冒险消除有什么不同？**

| 指令类型 | 指令                                                      |
| -------- | --------------------------------------------------------- |
| R-Type   | sra, sll, sltu                                            |
| I-Type   | addi, andi, ori, xori, lui, slti, slti, srai, slli, sltiu |
| B-Type   | bne, blt                                                  |
| UJ-type  | jal                                                       |
| U-Type   | lui                                                       |

 bne, blt, 相比于beq指令，要对zero信号进行取反；lui指令最后寄存器的传入值是 inst[31:12]+12'b0000_0000_0000，对应DatatoReg选择器的第4位。

总体来讲，由于同一种类型指令的相关检测和冒险竞争的处理方式基本上是一样的，所以在扩展时，相关检测和冒险消除不需要做太大的修改。



2. **流水结构增加stall消除数据冒险竞争和flush消除控制冒险竞争，你认为应该先解决哪一个更好？**

由于在代码中，数据冒险竞争是十分普遍的，所以我认为应该先解决数据冒险竞争，这样能够最大程度地提升性能。



3. **RISC-V用not taken预测优化应该如何修改实验10？**

本实验对数据通路转移策略进行了改进，使用了not taken而不是实验10所用的taken.

相应的改变如下：

```verilog
//ID级计算目标地址
ID_Target = ID_PCurrent + Imm32;
//ID级判断转移条件
Btaken = Branch && (rs1_data == rs2_data);
```

- **改进转移指令执行流程**

修改数据通路在ID级提前判断转换并完成PC更新。由于是在ID级别进行PC的更新，所有控制信号都是在ID级别传送出来的。一下是几个信号的修改：

- **Btake信号的修改**

```verilog
    wire [31:0] ID_ALUA, ID_ALUB;
    assign ID_zero = (ID_ALUA==ID_ALUB) ? 1 : 0;
    wire Btake = ((blt == 1) ? ID_zero : ~ID_zero) && Branch;
```

- **PC_Jump & PC_Branch信号的修改**

```verilog
    wire [31:0] ID_Target = ID_PCurrent + Imm32;
    wire [31:0] PC_4 = PCOUT + 4;
    wire [31:0] PC_Jump = ID_Target;
    wire [31:0] PC_Branch = Btake ? ID_Target : PCOUT;
```

- **PCSource信号的修改**

```verilog
    assign PCSource = {Jump, Branch};
```

- **PCWR信号的修改**

由于本实验中不再需要用到 J_stall 信号，所以对PCWR信号的相应修改如下所示：

```verilog
//    wire PCWR = ~J_stall && ~Data_stall && PCEN;
    wire PCWR = ~Data_stall && PCEN;
```

修改后，ID级的代码如下所示：

```verilog
    //IF stage
    wire MEM_blt, ID_zero;
    wire [31:0] ID_ALUA, ID_ALUB;
    assign ID_zero = (ID_ALUA==ID_ALUB) ? 1 : 0;
    wire Btake = ((blt == 1) ? ID_zero : ~ID_zero) && Branch;
    reg [31:0] PCNEXT;
    wire [31:0] ID_Target = ID_PCurrent + Imm32;
    wire [31:0] PC_4 = PCOUT + 4;
    wire [31:0] PC_Jump = ID_Target;
    wire [31:0] PC_Branch = Btake ? ID_Target : PCOUT;
    
    assign PCSource = {Jump, Branch};
//    wire PCWR = ~J_stall && ~Data_stall && PCEN;
    wire PCWR = ~Data_stall && PCEN;
    wire [31:0] MEM_ALUO;
    
    assign ID_ALUA = rs1_data;
    assign ID_ALUB = ALUSrc_B ? Imm32 : rs2_data;
    
   always @* begin
    case (PCSource)
        2'b00: PCNEXT = PC_4;
        2'b01: PCNEXT = PC_Branch;
        2'b10: PCNEXT = PC_Jump;
        2'b11: PCNEXT = rs1_data + Imm32;
    endcase
   end
```

- **重新设计相关性检测电路**

本实验只是优化了数据通路的控制相关检测，所以数据通路的数据相关性检测是保持不变的。

```verilog
    // Hazards Detection bt Data dependence - - - - - - - - - - - - -
    wire Hazards = (EX_RegWrite && EX_rd != 0 || MEM_RegWrite && MEM_rd != 0);
    assign Data_stall = (rs1_used && rs1_addr != 0 && Hazards && (rs1_addr == EX_rd || rs1_addr == MEM_rd)) ||
                        (rs2_used && rs2_addr != 0 && Hazards && (rs2_addr == EX_rd || rs2_addr == MEM_rd));
```

而数据通路的控制相关检测需要做修改。如前面所述，J_stall已经再需要，而BJ_stall只需要增加一个nop就可以解决控制竞争。所以相关的修改如下所示：

```verilog
    // Hazards Detection bt Branch dependence - - - - - - - - - - - - 
    //assign BJ_stall = Branch || Jump || EX_Branch || EX_Jump || MEM_Branch || MEM_Jump;
    //assign J_stall = Branch || Jump || EX_Branch || EX_Jump;
    assign BJ_stall = Branch || Jump;
```



4. **stall(flush)和foward相关性检测位置相同吗？**

 两者不一样。stall有Data_stall, BJ_stall, J_stall, 检测位置有ID, EXE, MEM阶段，而forward相干性检测在EXE阶段进行检测。