---
## 传统IC产业的挑战
随着芯片工艺不断演进，硅的工艺发展趋近于其物理瓶颈，晶体管再变小变得愈加困难，摩尔定律放缓，但是算力和存储的需求爆发，传统方式推进芯片性能很难维持产业的持续发展，行业进入后摩尔时代。

当前IC技术瓶颈与业务需求的主要矛盾在于：  

-   **单位算力与数据量增速的矛盾：**人工智能、大数据、5G 等技术发展，使数据量呈指数级增加，而单位算力的增速却愈发迟缓。

-   **性能和功耗比提升的矛盾：**芯片性能的提升会伴随着功耗的大幅增长，从而导致应用场景碎片化，无法摊薄芯片成本。

-  **研发成本和交付周期增加：**随着先进制程的进步，芯片制造成本与研发投入也大大增加。目前，5nm芯片的研发费用已经超过5亿美元 ，3nm的研发费用预期将超过15亿美元。

## Motivation
这些挑战无疑也是推进芯片产业进步的动力点

> 对CPU性能的需求增长（每2.5年翻一番）
![[Pasted image 20221016161409.png]]

> 摩尔定律放缓
![[Pasted image 20221016162400.png]]

> 大芯片的不足（通过在芯片上增加晶体管数量也是增强芯片性能的常用手段，但是出于光刻机的性能限制这个芯片的尺寸不能无限扩大。标线限制：光掩膜无法打印大于850平方毫米的芯片）
![[Pasted image 20221016163201.png]]

> 追求利润（一个CPU有多种系列，比如8核，10核，如果每种类型都单独设计，流片，验证，单独搞一个掩膜版，那芯片的设计成本就会很高）
![[Pasted image 20221016163251.png]]

## solution

而从后摩尔时代创新的方式看，主要围绕新封装、新材料和新架构三方面展开，如下图所示：
![[Pasted image 20221016171609.png]]
-   新封装领域，3D 封装、SiP（System In a Package，系统级封装）已实现规模商用，以 SiP等先进封装为基础的 Chiplet 模式未来市场规模有望快速增长，目前台积电、AMD、Intel 等厂商已纷纷推出基于 Chiplet 的解决方案。

-   新材料领域，随着 5G、新能源汽车等产业的发展，硅难以满足对高频、高功率、高压的需求以 GaAs、GaN、SiC 为代表的第二代和第三代半导体迎来发展契机。

-   新架构领域，以 RISC-V 为代表的开放指令集将取代传统芯片设计模式，更高效应对快速迭代、定制化与碎片化的芯片需求。为应对大数据、人工智能等高算力的应用要求，AI NPU 兴起。内存计算架构将数据存储单元和计算单元融合为一体，能显著减少数据搬运，极大地提高计算并行度和能效。长期来看，量子、光子、类脑计算也有望取得突破。

## chiplet
那么在新封装领域目前最热门的方案就是chiplet。*（据公开资料显示，华为于2019年推出了基于Chiplet技术的7nm鲲鹏920处理器。AMD今年3月推出了基于台积电3D Chiplet封装技术的第三代服务器处理芯片，苹果则推出了采用台积电CoWos-S桥接工艺的M1 Ultra芯片。）*

Chiplet也称“小芯片”或“芯粒”，它是一种功能电路块，包括可重复使用的IP块（Intellectual Property Core，是指芯片中具有独立功能的电路模块的成熟设计，也可以理解为芯片设计的中间构件）。具体来说，该技术是将一个功能丰富且面积较大的芯片裸片（die）拆分成多个芯粒（chiplet），这些预先生产好的、能实现特定功能的芯粒组合在一起，通过先进封装的形式（比如3D封装）被集成封装在一起即可组成一个系统芯片。
![[Pasted image 20221016173037.png]]

***Chiplet，本质上是一个设计理念，它将不同工艺、不同功能的模块化芯片，通过封装和互联等方式，像拼接乐高积木一样用封装技术整合在一起，形成一颗芯片。***

![[Pasted image 20221016173643.png]]
> 左边是华为海思在2021年的一篇论文，通过将五种具备不同功能的chiplet模块（CPU计算模块、计算io模块、人工智能计算模块、无线加速模块、网卡io模块），通过公共链接，遵从相同的物理设计规则排列组合出了六种芯片。

### chiplet封装技术-MCM（传统）
<u>封装技术是chiplet的关键点。</u>
- Multiple Chip Module (MCM)
- 将多块半导体裸芯片组装在一块布线基板上的一种封装。这里的基板相当于pcb板，芯片通过板子上的信号线互联
- 根据基板材料可分为MCM-L，MCM-C 和MCM-D 三大类。
![[Pasted image 20221016181819.png]]
> 绿色的是基板（substrate），可以看作一个小型的电路板；居于正中的就是CPU的心脏和大脑：Die；整个CPU构成了一个Package。图示是个典型的大核设计（monolithic die），它只有一个Die，所有重要电路都在Die里面。它的优点是明显的：Die内部的总线速度非常快，同时功耗很低，我们叫它片内总线。
![[Pasted image 20221016195704.png]]

> 这种封装方式由来已久，简单可靠。但是缺点也比较明显，就是集成密度较低，使用传统基板走线难以形成大规模的链接，限制了它的集成规模。

### chiplet封装技术-InFO（中端）
- InFO（Intergated Fanout）是由台积电2016年开发的先进封装工艺，可以理解为多个芯片的FanOut工艺的集成（Apple的A10/A11/A12系列CPU都经过台积电诸多扇出型封装技术加持）。
- Fan-out Wafer Level Packaging（**FOWLP**），与刚才的MCM封装技术不同它特指无基板（Substrate，载板、衬板等），直接将裸片通过RDL（重布线层，redistribution layer）扇出到芯片凸块Bump层

> ## 什么是扇出Fan-out？
扇出对应着扇入，它们并不是在芯片工业发明的新名词，在电路制作中也有。这里的扇入和扇出是指导出的凸点Bump是否超出了裸片Die的面积，也就是如果引脚全部位于裸die下面就是fan-in，引脚超出裸die面积的就是fan-out，这种封装可以提供更多IO管脚：
![[Pasted image 20221016200609.png]]

![[Pasted image 20221016200055.png]]

### chiplet封装技术-CoWoS（高端）
- CoWoS（Chip on Wafer on Substrate）是台积电推出的2.5D先进封装技术
- 把芯片封装到硅转接板（中介层）上，并使用硅转接板上的高密度布线进行互连，然后再安装在封装基板上

> 这个中介层也是传统的硅片，内部的走线用光刻机完成，所以其密度要比基板走线或RDL走线要高的多。中介层目前有两种形式：
> 1. Passive interposer。一种2.5D封装形式，interposer里面只有电路。
> 2. Active interposer。一种3D封装形式，interposer里面除了有电路还可以有其他器件。
![[Pasted image 20221016202815.png]]

## chiplet与SoC相比下的优势
-   通过把大芯片分割成芯粒，可有效改善生产的良率（芯片越大良率越低），降低制造成本。  

-   模块化设计思路可以提高芯片研发速度，降低研发成本。也可以使用现有的成熟芯片降低开发和验证成本。

-   可根据不同IP的需求，选择适合的工艺节点。在芯片设计中，对于不同目的和类型的电路，并不是最新的工艺就总是最合适的。在目前的单硅片系统里，系统只能在一个工艺节点上实现。而对于很多功能来说，使用成本高风险大的最新工艺既没有必要又非常困难，比如一些专用加速功能和模拟设计。在chiplet模式下，做系统设计的时候则有了更多的选择。对于追求性能极限的模块，比如高性能CPU，可以使用最新工艺；而特殊的功能模块，比如存储器，模拟接口和一些专用加速器，则可以按照需求选择性价比最高的方案。
> 传统的CPU package是把core和IO放在一个die上，使用同一个工艺节点。但是chiplet技术能够让IO使用更低的工艺节点，降低成本。这其中的关键就是die间互联总线。
   ![[Pasted image 20221016205217.png]]
   
-   架构设计的灵活性。以chiplet构成的系统可以说是一个“超级”异构系统，给传统的异构SoC增加了新的维度，至少包括空间维度和工艺选择的维度。首先，先进的集成技术在3D空间的扩展可以极大提高芯片规模；第二，结合前述的工艺灵活性，可能在架构设计中有更合理的功能/工艺的权衡；第三，系统的架构设计，特别是功能模块间的互联，有更多优化的空间。
   
-   不同的芯粒可以使用不同的工艺节点制造，甚至可以有不同的供应商提供。一些经过验证且技术成熟的芯粒可以重复使用，这样做既减少了企业的设计时间和成本，还能有效扩充企业的资源库。

![[Pasted image 20221016205030.png]]

## Chiplet的难点及发展趋势

让多个芯粒互联起来并最终异构集成成为一个大芯片，主要有两个技术难点：

-   **互联**：如何让芯粒之间高速互联，是Chiplet技术落地的关键。芯片设计公司在设计芯粒之间的互联接口时，首要保证的是高数据吞吐量，另外，数据延迟和误码率也是关键要求，还要考虑能效和连接距离。
    
-   **封装**：怎么把多个Chiplet封装起来，而且解决好散热问题：一是封装体内总热功耗将显著提升；二是芯片采用2.5D/3D堆叠，增加了垂直路径热阻；三是更加复杂的SiP，跨尺度与多物理场情况下热管理设计复杂。
