处理器
CPU(及其他众多的×PU): ALU & Register File 

CPU指令集架构(ISA)定义一组体系结构概念上的寄存器(architectural registers)，用于在CPU运算部件与内存之间暂存数据。

组合电路 vs 时序电路
寄存器堆由多个寄存器和组合逻辑电路组成
	ALU是纯粹的组合逻辑电路
组合逻辑电路：任意时刻输出信号的变化只与输入信号有关
时序逻辑电路：任一时刻的输出不仅与输入有关，还与电路之前的状态有关；不管输入如何变化，仅当时钟信号变化时，输入才可能变化

写代码之前，先设计好电路

回顾D触发器

寄存器组：reg r [7:0]
访问5号寄存器：r[5]

如果radder和waddr相同，读和写怎么操作？
读写同一个寄存器，读出来的是旧值，写的是新值

reg [31:0] r [31:0];

