{"hands_on_practices": [{"introduction": "在数字逻辑设计中，我们不仅要认识独立的逻辑门符号，更要理解它们组合起来的效用。不同的门电路组合可以实现相同的功能，而发现这些等价关系是简化电路和优化设计的关键。下面的练习将引导你通过一个具体的电路配置，运用布尔代数中的德摩根定律，揭示如何将多个门的组合简化为单个标准逻辑门[@problem_id:1944544]，这对于培养逻辑化简的思维至关重要。", "problem": "在一个数字逻辑电路中，两个由变量 $A$ 和 $B$ 表示的独立二进制信号，经过一系列逻辑门进行处理。首先，信号 $A$ 通过一个非门（反相器），同时信号 $B$ 通过另一个独立的非门。这两个非门的输出信号，随后被用作一个标准或非门的两个输入。这三个门构成的整个电路可以用一个单一的标准双输入逻辑门来替代，而其整体逻辑功能保持不变。\n\n以下哪种标准逻辑门在功能上等效于该电路配置？\n\nA. AND\nB. OR\nC. NAND\nD. NOR\nE. XOR\nF. XNOR", "solution": "设原始输入为 $A$ 和 $B$。经过非门后，信号变为 $\\overline{A}$ 和 $\\overline{B}$。一个输入为 $X$ 和 $Y$ 的双输入或非门，其输出为 $\\overline{X+Y}$。因此，当 $X=\\overline{A}$ 且 $Y=\\overline{B}$ 时，总输出为\n$$\nY = \\overline{\\overline{A} + \\overline{B}}\n$$\n应用德摩根定律 $\\overline{P+Q} \\equiv \\overline{P} \\cdot \\overline{Q}$，并令 $P=\\overline{A}$ 且 $Q=\\overline{B}$：\n$$\nY = \\overline{\\overline{A}} \\cdot \\overline{\\overline{B}} = A \\cdot B\n$$\n该表达式 $A \\cdot B$ 代表了与门的功能。因此，等效的单个标准门是一个与门，对应选项 A。", "answer": "$$\\boxed{A}$$", "id": "1944544"}, {"introduction": "从抽象的逻辑理论转向实际的工程应用时，我们会遇到许多现实世界的设计约束。一个常见的情况是，标准集成电路（IC）提供的逻辑门输入端数量可能多于我们当前设计所需。这个练习[@problem_id:1944570]探讨了一项至关重要的实践任务：如何正确地处理多输入与非门（NAND）和或非门（NOR）上未使用的输入端，以保证电路的行为可预测且稳定，这突显了理解逻辑门基本代数特性的重要性。", "problem": "在数字电路设计中，集成电路（IC）的输入端数量通常会多于特定应用所需。为确保可预测且可靠的运行，这些未使用的输入端必须进行正确端接。考虑一个场景，设计者手头有四输入与非门和四输入或非门，但需要用它们来实现三输入与非功能和三输入或非功能。\n\n假设三个有效输入为 $A$、$B$ 和 $C$。要将一个四输入门转换为一个三输入门，必须以不改变预期三输入逻辑功能的方式连接那个未使用的输入端。在本问题中，“逻辑高电平”指的是将输入端连接到正电源电压（$V_{CC}$），代表二进制“1”。“逻辑低电平”指的是将输入端连接到地（GND），代表二进制“0”。\n\n以下是处理四输入门上未使用的输入端以实现同类型三输入功能（例如，四输入与非门变为三输入与非门）的一系列建议方法。\n\nA. 对于四输入与非门，将未使用的输入端连接到逻辑高电平。\nB. 对于四输入与非门，将未使用的输入端连接到逻辑低电平。\nC. 对于四输入或非门，将未使用的输入端连接到逻辑高电平。\nD. 对于四输入或非门，将未使用的输入端连接到逻辑低电平。\nE. 对于与非门或或非门，将未使用的输入端连接到其中一个有效输入端（例如，将其连接到输入端 $A$）。\nF. 对于与非门或或非门，让未使用的输入端悬空（浮空）。\n\n请从列表中找出所有能正确且可靠地实现所需三输入逻辑功能的方法。你的答案应该是一个字符串，按字母顺序包含所有有效选项的大写字母。", "solution": "为了确定哪些方法是有效的，我们必须分析每种情况下的布尔表达式，看四输入门是否能表现为同类型的三输入门。设三个有效输入为 $A$、$B$和 $C$，未使用的输入为 $D$。\n\n首先，我们来分析四输入与非门。四输入与非门的布尔表达式是 $Y = \\overline{A \\cdot B \\cdot C \\cdot D}$。所需的功能是三输入与非，其表达式为 $Y = \\overline{A \\cdot B \\cdot C}$。要让四输入门表现得像三输入门，我们需要让输入 $D$ 的影响无效。这意味着我们必须找到一个 $D$ 的值，使得 $\\overline{A \\cdot B \\cdot C \\cdot D}$ 可以化简为 $\\overline{A \\cdot B \\cdot C}$。这要求反相运算内部的表达式 $A \\cdot B \\cdot C \\cdot D$ 等效于 $A \\cdot B \\cdot C$。与（$\\cdot$）运算的单位元是 1。如果我们设置 $D=1$（逻辑高电平），表达式变为 $Y = \\overline{A \\cdot B \\cdot C \\cdot 1} = \\overline{A \\cdot B \\cdot C}$。这是正确的三输入与非功能。因此，方法 **A** 是有效的。如果我们设置 $D=0$（逻辑低电平），表达式变为 $Y = \\overline{A \\cdot B \\cdot C \\cdot 0} = \\overline{0} = 1$。输出被永久固定在逻辑高电平，这不是所需的三输入与非功能。因此，方法 **B** 是无效的。\n\n接下来，我们分析四输入或非门。四输入或非门的布尔表达式是 $Y = \\overline{A + B + C + D}$。所需的功能是三输入或非，其表达式为 $Y = \\overline{A + B + C}$。要让四输入门表现得像三输入门，我们需要让反相运算内部的表达式 $A + B + C + D$ 等效于 $A + B + C$。或（$+$）运算的单位元是 0。如果我们设置 $D=0$（逻辑低电平），表达式变为 $Y = \\overline{A + B + C + 0} = \\overline{A + B + C}$。这是正确的三输入或非功能。因此，方法 **D** 是有效的。如果我们设置 $D=1$（逻辑高电平），表达式变为 $Y = \\overline{A + B + C + 1} = \\overline{1} = 0$。输出被永久固定在逻辑低电平，这不是所需的三输入或非功能。因此，方法 **C** 是无效的。\n\n现在，我们来分析将未使用的输入端连接到其中一个有效输入端的方法。让我们将输入 $D$ 连接到输入 $A$，即 $D = A$。\n对于与非门，表达式变为 $Y = \\overline{A \\cdot B \\cdot C \\cdot A}$。根据布尔代数的幂等律（$X \\cdot X = X$），我们有 $A \\cdot A = A$。所以，表达式化简为 $Y = \\overline{A \\cdot B \\cdot C}$。这正确地实现了三输入与非功能。\n对于或非门，表达式变为 $Y = \\overline{A + B + C + A}$。根据幂等律（$X + X = X$），我们有 $A + A = A$。所以，表达式化简为 $Y = \\overline{A + B + C}$。这正确地实现了三输入或非功能。\n由于这种方法对两种门都适用，因此方法 **E** 是有效的。\n\n最后，我们来分析输入端悬空的情况。在实际的数字电子学中，特别是对于互补金属氧化物半导体（CMOS）和晶体管-晶体管逻辑（TTL）系列，悬空的输入端没有确定的逻辑电平。它容易受到噪声的干扰，并可能导致门电路振荡或产生过大电流，从而导致不可预测的行为和对IC的潜在损坏。这在根本上是一种不可靠的设计实践。因此，方法 **F** 是无效的。\n\n总之，有效的方法是 A（将与非门的输入端连接到逻辑高电平）、D（将或非门的输入端连接到逻辑低电平）和 E（对于两种门，都可将未使用的输入端连接到一个有效输入端）。", "answer": "$$\\boxed{ADE}$$", "id": "1944570"}, {"introduction": "熟练掌握逻辑门符号与功能后，我们可以挑战一项更高级的分析任务，它模拟了工程师在现实中可能面对的逆向工程场景。在处理老旧设备或不完整文档时，工程师需要从系统的整体功能反推出未知部分的具体逻辑。这个思想实验[@problem_id:1944608]要求你通过分析一个未知逻辑门在一个功能明确的大电路中所扮演的角色，来推断出该未知门的逻辑功能，这将综合锻炼你的电路分析、布尔代数和解决问题的能力。", "problem": "你是一名逆向工程师，任务是分析一个来自旧式工业设备的关键安全子电路。其原理图不完整，包含一个未记录的、被命名为“Zeta”门的定制三输入逻辑门。你的目标是通过分析这个Zeta门在整个电路中的作用来确定其功能。\n\n整个电路处理一个由信号 $D_3, D_2, D_1, D_0$ 表示的4位二进制输入，其中 $D_3$ 是最高有效位 (MSB)。该电路有一个单一输出，标记为 `ERROR`。根据系统诊断，已知 `ERROR` 输出为逻辑 '1' 的充分必要条件是：当4位输入被解释为无符号二进制整数时，其表示的值大于9。否则，`ERROR` 输出为逻辑 '0'。该电路本质上是一个无效的二进制编码的十进制 (BCD) 码检测器。\n\n该电路由以下相互连接的理想逻辑门组成：\n- **G1**：一个2输入与门。其输入连接到 $D_3$ 和 $D_2$。其输出标记为 $P_1$。\n- **G2**：一个1输入非门。其输入连接到 $D_2$。其输出标记为 $P_2$。\n- **G3**：未知的3输入Zeta门。其输入通用地标记为 $A、B$ 和 $C$。\n- **G4**：一个2输入或门。其输出是电路的最终 `ERROR` 信号。\n\nZeta门和最终或门的连接如下：\n- Zeta门 (G3) 的输入 $A$ 连接到 $D_3$。\n- Zeta门 (G3) 的输入 $B$ 连接到 $D_1$。\n- Zeta门 (G3) 的输入 $C$ 连接到非门的输出 $P_2$。\n- Zeta门 (G3) 的输出标记为 $Z$。\n- 最终或门 (G4) 的两个输入连接到与门的输出 $P_1$ 和Zeta门的输出 $Z$。\n\n根据这些信息，请确定Zeta门的输出 $Z$ 关于其自身输入 $A、B$ 和 $C$ 的最小布尔逻辑表达式。", "solution": "设4位输入为 $D_{3}D_{2}D_{1}D_{0}$，其中 $D_{3}$ 为最高有效位（MSB）。系统对最终输出的要求是，当且仅当无符号值大于 $9$ 时，$\\text{ERROR}=1$，即对于输入 $10$ 到 $15$。\n\n枚举这些情况：$10=1010$, $11=1011$, $12=1100$, $13=1101$, $14=1110$, $15=1111$。在所有这些情况下 $D_{3}=1$，而在 $D_{3}=1$ 的有效情况中（即 $8=1000$ 和 $9=1001$），我们有 $D_{2}=0$ 和 $D_{1}=0$。因此，所需函数的最小布尔表达式为\n$$\n\\text{ERROR}=D_{3}(D_{2}+D_{1})=D_{3}D_{2}+D_{3}D_{1}.\n$$\n\n根据给定的电路，各信号如下：\n- $P_{1}=D_{3}D_{2}$ (G1的输出),\n- $P_{2}=\\overline{D_{2}}$ (G2的输出),\n- $A=D_{3}$, $B=D_{1}$, $C=P_{2}=\\overline{D_{2}}$ (G3的输入),\n- $\\text{ERROR}=P_{1}+Z=D_{3}D_{2}+Z$ (G4的输出)。\n\n为了匹配 $\\text{ERROR}=D_{3}D_{2}+D_{3}D_{1}$，只需选择\n$$\nZ=D_{3}D_{1}.\n$$\n代入Zeta门的输入 $A=D_{3}$ 和 $B=D_{1}$，可得出Zeta门的功能为\n$$\nZ(A,B,C)=AB,\n$$\n此表达式与 $C$ 无关。这是最小化的表达式，因为任何包含 $C$ (等于 $\\overline{D_{2}}$) 的项，要么会产生一个冗余因子（例如，$ABC$ 与或门组合后得到的总 $\\text{ERROR}$ 相同，但表达式不比 $AB$ 更简单），要么会导致不正确的行为。因此，Zeta门输出关于其输入的最小布尔逻辑表达式为 $Z=AB$。", "answer": "$$\\boxed{AB}$$", "id": "1944608"}]}