static void\r\nF_1 ( T_1 * V_1 , T_2 * V_2 , T_3 * V_3 )\r\n{\r\nT_4 V_4 = 0 ;\r\nconst T_5 * V_5 ;\r\nT_6 * V_6 , * V_7 ;\r\nT_3 * V_8 ;\r\nT_1 * V_9 ;\r\nconst T_7 V_10 [] = { V_11 , V_12 , V_13 } ;\r\nV_5 = F_2 ( V_1 , V_4 + 1 ) ;\r\nF_3 ( V_2 -> V_14 , V_15 , L_1 ) ;\r\nF_4 ( V_2 -> V_14 , V_16 , L_2 , V_5 ) ;\r\nV_7 = F_5 ( V_3 , V_17 , V_1 , 0 , - 1 ,\r\nL_3 ) ;\r\nV_8 = F_6 ( V_7 , V_18 ) ;\r\nV_6 = F_7 ( V_8 , V_19 ,\r\nV_1 , V_4 , V_20 , V_21 ) ;\r\nF_8 ( V_6 , L_4 , V_5 ) ;\r\nV_4 += 3 ;\r\nV_9 = F_9 ( V_1 , V_4 ) ;\r\nif ( F_10 ( V_1 , 1 , V_10 , V_20 ) == 0 )\r\n{\r\nF_11 ( V_9 , V_2 , V_8 ) ;\r\n}\r\n#if 0\r\nelse if (tvb_memeql(tvb, 1, xxx_oui, OUI_SIZE) == 0)\r\n{\r\ndissect_xxx_ossp(ossp_tvb, pinfo, ossp_tree);\r\n}\r\nelse if (tvb_memeql(tvb, 1, yyy_oui, OUI_SIZE) == 0)\r\n{\r\ndissect_yyy_ossp(ossp_tvb, pinfo, ossp_tree);\r\n}\r\n#endif\r\nelse\r\n{\r\nF_8 ( V_6 , L_5 ) ;\r\n}\r\n}\r\nstatic void\r\nF_11 ( T_1 * V_1 , T_2 * V_2 , T_3 * V_3 )\r\n{\r\nT_8 V_22 ;\r\nT_3 * V_23 , * V_24 ;\r\nV_22 = F_12 ( V_1 , 0 ) ;\r\nV_24 = F_7 ( V_3 , V_25 , V_1 , 0 , 2 , V_26 ) ;\r\nV_23 = F_6 ( V_24 , V_27 ) ;\r\nswitch ( V_22 )\r\n{\r\ncase V_28 :\r\nF_13 ( V_1 , V_2 , V_23 ) ;\r\nbreak;\r\n#if 0\r\ncase XXXX_ITU_SUBTYPE:\r\ndissect_xxxx_pdu(tvb, pinfo, itu_ossp_tree);\r\nbreak;\r\n#endif\r\ndefault:\r\nF_8 ( V_23 , L_6 ) ;\r\n}\r\n}\r\nstatic void\r\nF_13 ( T_1 * V_1 , T_2 * V_2 , T_3 * V_29 )\r\n{\r\nT_4 V_4 = 2 ;\r\nT_9 V_30 ;\r\nT_9 V_31 = FALSE ;\r\nT_4 V_32 = - 1 ;\r\nT_9 V_33 = FALSE ;\r\nT_10 V_34 = - 1 ;\r\nF_3 ( V_2 -> V_14 , V_15 , L_7 ) ;\r\nF_8 ( V_29 , L_8 ) ;\r\n{\r\nT_3 * V_35 ;\r\nV_35 = F_6 ( V_29 , V_36 ) ;\r\n{\r\nT_6 * V_37 ;\r\nV_37 = F_7 ( V_35 , V_38 , V_1 , V_4 , 1 , V_26 ) ;\r\nif ( ( F_14 ( V_1 , V_4 ) >> 4 ) != V_39 )\r\n{\r\nV_31 = TRUE ;\r\nF_15 ( V_2 , V_37 , & V_40 , L_9 , V_39 ) ;\r\n}\r\n}\r\n{\r\nV_30 = ( ( F_14 ( V_1 , V_4 ) & 0x08 ) != 0 ) ;\r\nF_7 ( V_35 , V_41 , V_1 , V_4 , 1 , V_26 ) ;\r\n}\r\nif ( V_42 )\r\n{\r\nV_33 = ( ( F_14 ( V_1 , V_4 ) & 0x04 ) != 0 ) ;\r\nF_7 ( V_35 , V_43 , V_1 , V_4 , 1 , V_26 ) ;\r\n}\r\n{\r\nT_6 * V_37 ;\r\nT_11 V_44 ;\r\nV_44 = F_16 ( V_1 , V_4 )\r\n& ( V_42 ? 0x3ffffff : 0x7ffffff ) ;\r\nV_37 = F_17 ( V_35 , V_45 , V_1 , V_4 , 4\r\n, V_44 , L_10 , V_44 ) ;\r\nif ( V_44 != 0x0 )\r\n{\r\nV_31 = TRUE ;\r\nF_15 ( V_2 , V_37 , & V_46 , L_11 ) ;\r\n}\r\nV_4 += 4 ;\r\n}\r\nF_8 ( V_29 , L_12 , V_30 ?\r\nL_13 : L_14 ) ;\r\n{\r\nT_6 * V_37 ;\r\nT_7 type ;\r\nV_37 = F_7 ( V_35 , V_47 , V_1 , V_4 , 4 , V_21 ) ;\r\n{\r\nT_3 * V_48 ;\r\nV_48 = F_6 ( V_37 , V_36 ) ;\r\n{\r\nT_6 * V_49 ;\r\nT_8 V_50 ;\r\nT_7 V_51 ;\r\ntype = F_14 ( V_1 , V_4 ) ;\r\nV_49 = F_7 ( V_48 , V_52 , V_1 , V_4 , 1 , V_26 ) ;\r\nif ( type != V_53 )\r\n{\r\nV_31 = TRUE ;\r\nF_15 ( V_2 , V_49 , & V_54 , L_15 , V_53 ) ;\r\nF_18 ( V_2 , V_49 , & V_55 ) ;\r\n}\r\nV_4 += 1 ;\r\nV_50 = F_12 ( V_1 , V_4 ) ;\r\nV_49 = F_7 ( V_48 , V_56 , V_1 , V_4 , 2 , V_26 ) ;\r\nif ( V_50 != V_57 )\r\n{\r\nV_31 = TRUE ;\r\nF_15 ( V_2 , V_49 , & V_58 , L_16 , V_57 ) ;\r\nF_15 ( V_2 , V_49 , & V_55 , L_17 ) ;\r\n}\r\nV_4 += 2 ;\r\nV_51 = F_14 ( V_1 , V_4 ) ;\r\nV_32 = V_51 & 0x0f ;\r\nV_51 &= 0xf0 ;\r\nV_49 = F_7 ( V_48 , V_59 , V_1 , V_4 , 1 , V_26 ) ;\r\nif ( V_51 != 0x00 )\r\n{\r\nV_31 = TRUE ;\r\nF_18 ( V_2 , V_49 , & V_60 ) ;\r\n}\r\nif ( NULL != F_19 ( V_32 , V_61 ) )\r\n{\r\nF_7 ( V_48 , V_62 , V_1 , V_4 , 1 , V_26 ) ;\r\n}\r\nelse\r\n{\r\nV_49 = F_7 ( V_48 , V_63 , V_1 , V_4 , 1 , V_26 ) ;\r\nF_18 ( V_2 , V_49 , & V_64 ) ;\r\n}\r\nV_4 += 1 ;\r\n}\r\n}\r\nF_8 ( V_37 , L_18\r\n, F_20 ( V_32 , V_65 , L_19 ) ) ;\r\n}\r\nF_8 ( V_29 , L_18\r\n, F_20 ( V_32 , V_65 , L_19 ) ) ;\r\nif ( V_42 )\r\n{\r\nT_7 type ;\r\ntype = F_14 ( V_1 , V_4 ) ;\r\nif ( V_33 || type == V_66 )\r\n{\r\nT_6 * V_37 ;\r\nV_37 = F_7 ( V_35 , V_47 , V_1 , V_4 , 8 , V_21 ) ;\r\n{\r\nT_3 * V_48 ;\r\nV_48 = F_6 ( V_37 , V_36 ) ;\r\n{\r\nT_6 * V_49 ;\r\nT_8 V_50 ;\r\nT_7 V_44 ;\r\nV_49 = F_7 ( V_48 , V_52 , V_1 , V_4 , 1 , V_26 ) ;\r\nif ( type != V_66 )\r\n{\r\nV_31 = TRUE ;\r\nF_15 ( V_2 , V_49 , & V_67 , L_20 , V_66 ) ;\r\nF_18 ( V_2 , V_49 , & V_68 ) ;\r\n}\r\nV_4 += 1 ;\r\nV_50 = F_12 ( V_1 , V_4 ) ;\r\nV_49 = F_7 ( V_48 , V_56 , V_1 , V_4 , 2 , V_26 ) ;\r\nif ( V_50 != V_69 )\r\n{\r\nV_31 = TRUE ;\r\nF_15 ( V_2 , V_49 , & V_58 , L_21 , V_69 ) ;\r\nF_15 ( V_2 , V_49 , & V_68 , L_17 ) ;\r\n}\r\nV_4 += 2 ;\r\nV_34 = ( T_10 ) F_16 ( V_1 , V_4 ) ;\r\nV_49 = F_7 ( V_48 , V_70 , V_1 , V_4 , 4 , V_26 ) ;\r\nif ( ! V_33 ) F_8 ( V_49 , L_22 ) ;\r\nV_4 += 4 ;\r\nV_44 = F_14 ( V_1 , V_4 ) ;\r\nV_49 = F_7 ( V_48 , V_71 , V_1 , V_4 , 1 , V_26 ) ;\r\nif ( V_44 != 0x0 )\r\n{\r\nF_18 ( V_2 , V_49 , & V_46 ) ;\r\n}\r\nV_4 += 1 ;\r\n}\r\n}\r\nF_8 ( V_37 , L_23 , V_34 ) ;\r\nif ( ! V_33 ) F_8 ( V_37 , L_22 ) ;\r\n}\r\n}\r\nif ( V_33 )\r\n{\r\nF_8 ( V_29 , L_24 , V_34 ) ;\r\n}\r\n}\r\n{\r\nT_4 V_72 ;\r\nV_72 = F_21 ( V_1 , V_4 ) ;\r\nif ( 0 != V_72 )\r\n{\r\nT_3 * V_35 ;\r\nV_35 = F_6 ( V_29 , V_36 ) ;\r\n{\r\nT_6 * V_37 ;\r\nT_1 * V_73 ;\r\nV_73 = F_9 ( V_1 , V_4 ) ;\r\nV_37 = F_7 ( V_35 , V_74 , V_73 , 0 , - 1 , V_21 ) ;\r\nF_8 ( V_37 , L_25 , V_72\r\n, L_26 , F_22 ( V_72 , L_27 , L_28 ) ) ;\r\n{\r\nT_3 * V_48 ;\r\nV_48 = F_6 ( V_37 , V_36 ) ;\r\nF_23 ( V_75 , V_73 , V_2 , V_48 ) ;\r\n}\r\n}\r\n}\r\n}\r\nF_4 ( V_2 -> V_14 , V_16 , L_29 , V_30 ?\r\nL_13 : L_14 ) ;\r\nif ( V_32 >= 0 )\r\n{\r\nF_24 ( V_2 -> V_14 , V_16 , L_18\r\n, F_20 ( V_32 , V_65 , L_30 ) ) ;\r\n}\r\nif ( V_33 )\r\n{\r\nF_24 ( V_2 -> V_14 , V_16 , L_31 , V_34 ) ;\r\n}\r\nif ( V_31 )\r\n{\r\nF_25 ( V_2 -> V_14 , V_16 , L_32 ) ;\r\n}\r\n}\r\nvoid\r\nF_26 ( void )\r\n{\r\nstatic T_12 V_76 [] = {\r\n{ & V_19 ,\r\n{ L_33 , L_34 ,\r\nV_77 , V_78 , NULL , 0 ,\r\nL_35 , V_79 } } ,\r\n{ & V_25 ,\r\n{ L_36 , L_37 ,\r\nV_80 , V_81 , NULL , 0 ,\r\nL_38 , V_79 } } ,\r\n{ & V_38 ,\r\n{ L_39 , L_40 ,\r\nV_82 , V_81 , NULL , 0xf0 ,\r\nL_41 , V_79 } } ,\r\n{ & V_41 ,\r\n{ L_42 , L_43 ,\r\nV_82 , V_81 , F_27 ( V_83 ) , 0x08 ,\r\nL_44\r\nL_45 , V_79 } } ,\r\n{ & V_43 ,\r\n{ L_46 , L_47 ,\r\nV_82 , V_81 , F_27 ( V_84 ) , 0x04 ,\r\nL_48 , V_79 } } ,\r\n{ & V_45 ,\r\n{ L_49 , L_50 ,\r\nV_85 , V_81 , NULL , 0 ,\r\nL_51 , V_79 } } ,\r\n{ & V_47 ,\r\n{ L_52 , L_53 ,\r\nV_86 , V_78 , NULL , 0 ,\r\nNULL , V_79 } } ,\r\n{ & V_52 ,\r\n{ L_54 , L_55 ,\r\nV_82 , V_81 , F_27 ( V_87 ) , 0 ,\r\nNULL , V_79 } } ,\r\n{ & V_56 ,\r\n{ L_56 , L_57 ,\r\nV_80 , V_81 , NULL , 0 ,\r\nNULL , V_79 } } ,\r\n{ & V_59 ,\r\n{ L_58 , L_59 ,\r\nV_82 , V_81 , NULL , 0xf0 ,\r\nL_60 , V_79 } } ,\r\n{ & V_62 ,\r\n{ L_61 , L_62 ,\r\nV_82 , V_81 , F_27 ( V_61 ) , 0x0f ,\r\nL_63 , V_79 } } ,\r\n#if 0\r\n{ &hf_esmc_quality_level_opt_2,\r\n{ "SSM Code", "ossp.esmc.ql",\r\nFT_UINT8, BASE_HEX, VALS(esmc_quality_level_opt_2_vals), 0x0f,\r\n"Quality Level information", HFILL }},\r\n#endif\r\n{ & V_63 ,\r\n{ L_61 , L_62 ,\r\nV_82 , V_81 , F_27 ( V_88 ) , 0x0f ,\r\nL_63 , V_79 } } ,\r\n{ & V_70 ,\r\n{ L_64 , L_65 ,\r\nV_89 , V_90 , NULL , 0 ,\r\nL_66 , V_79 } } ,\r\n{ & V_71 ,\r\n{ L_49 , L_67 ,\r\nV_82 , V_81 , NULL , 0 ,\r\nL_51 , V_79 } } ,\r\n{ & V_74 ,\r\n{ L_68 , L_69 ,\r\nV_77 , V_78 , NULL , 0x0 ,\r\nL_70 , V_79 } } ,\r\n} ;\r\nstatic T_4 * V_91 [] = {\r\n& V_36 ,\r\n& V_18 ,\r\n& V_27\r\n} ;\r\nstatic T_13 V_92 [] = {\r\n{ & V_40 , { L_71 , V_93 , V_94 , L_72 , V_95 } } ,\r\n{ & V_54 , { L_73 , V_93 , V_94 , L_74 , V_95 } } ,\r\n{ & V_55 , { L_75 , V_96 , V_97 , L_76 , V_95 } } ,\r\n{ & V_58 , { L_77 , V_93 , V_94 , L_78 , V_95 } } ,\r\n{ & V_60 , { L_79 , V_93 , V_98 , L_80 , V_95 } } ,\r\n{ & V_64 , { L_81 , V_96 , V_98 , L_82 , V_95 } } ,\r\n{ & V_67 , { L_83 , V_93 , V_94 , L_84 , V_95 } } ,\r\n{ & V_68 , { L_85 , V_96 , V_97 , L_86 , V_95 } } ,\r\n{ & V_46 , { L_87 , V_99 , V_98 , L_88 , V_95 } } ,\r\n} ;\r\nT_14 * V_100 ;\r\nV_17 = F_28 ( L_1 , L_3 , L_89 ) ;\r\nF_29 ( V_17 , V_76 , F_30 ( V_76 ) ) ;\r\nF_31 ( V_91 , F_30 ( V_91 ) ) ;\r\nV_100 = F_32 ( V_17 ) ;\r\nF_33 ( V_100 , V_92 , F_30 ( V_92 ) ) ;\r\n}\r\nvoid\r\nF_34 ( void )\r\n{\r\nT_15 V_101 ;\r\nV_101 = F_35 ( F_1 , V_17 ) ;\r\nF_36 ( L_90 , V_102 , V_101 ) ;\r\nV_75 = F_37 ( L_91 ) ;\r\n}
