Fitter report for sanji
Mon Sep 05 21:52:20 2011
Quartus II Version 7.2 Build 151 09/26/2007 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Pin-Out File
  5. Fitter Resource Usage Summary
  6. Input Pins
  7. Output Pins
  8. I/O Bank Usage
  9. All Package Pins
 10. PLL Summary
 11. PLL Usage
 12. Output Pin Default Load For Reported TCO
 13. Fitter Resource Utilization by Entity
 14. Delay Chain Summary
 15. Pad To Core Delay Chain Fanout
 16. Control Signals
 17. Global & Other Fast Signals
 18. Non-Global High Fan-Out Signals
 19. Fitter RAM Summary
 20. Interconnect Usage Summary
 21. LAB Logic Elements
 22. LAB-wide Signals
 23. LAB Signals Sourced
 24. LAB Signals Sourced Out
 25. LAB Distinct Inputs
 26. Fitter Device Options
 27. Advanced Data - General
 28. Advanced Data - Placement Preparation
 29. Advanced Data - Placement
 30. Advanced Data - Routing
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2007 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------+
; Fitter Summary                                                  ;
+-----------------------+-----------------------------------------+
; Fitter Status         ; Successful - Mon Sep 05 21:52:20 2011   ;
; Quartus II Version    ; 7.2 Build 151 09/26/2007 SJ Web Edition ;
; Revision Name         ; sanji                                   ;
; Top-level Entity Name ; sjlsTOP                                 ;
; Family                ; Cyclone                                 ;
; Device                ; EP1C12Q240C8                            ;
; Timing Models         ; Final                                   ;
; Total logic elements  ; 7,982 / 12,060 ( 66 % )                 ;
; Total pins            ; 68 / 173 ( 39 % )                       ;
; Total virtual pins    ; 0                                       ;
; Total memory bits     ; 43,008 / 239,616 ( 18 % )               ;
; Total PLLs            ; 1 / 2 ( 50 % )                          ;
+-----------------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                      ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                             ; Setting                        ; Default Value                  ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                             ; EP1C12Q240C8                   ;                                ;
; Fit Attempts to Skip                                               ; 0                              ; 0.0                            ;
; Use smart compilation                                              ; Off                            ; Off                            ;
; Maximum processors allowed for parallel compilation                ; 1                              ; 1                              ;
; Use TimeQuest Timing Analyzer                                      ; Off                            ; Off                            ;
; Router Timing Optimization Level                                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing                                        ; Off                            ; Off                            ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                           ; Care                           ;
; Optimize Timing                                                    ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing                         ; On                             ; On                             ;
; Limit to One Fitting Attempt                                       ; Off                            ; Off                            ;
; Final Placement Optimizations                                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                              ; 1                              ;
; Slow Slew Rate                                                     ; Off                            ; Off                            ;
; PCI I/O                                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                 ; Off                            ; Off                            ;
; Auto Packed Registers -- Cyclone                                   ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                  ; On                             ; On                             ;
; Auto Merge PLLs                                                    ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                       ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                            ;
; Fitter Effort                                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                           ; Auto                           ;
; Auto Register Duplication                                          ; Auto                           ; Auto                           ;
; Auto Global Clock                                                  ; On                             ; On                             ;
; Auto Global Register Control Signals                               ; On                             ; On                             ;
; Stop After Congestion Map Generation                               ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                            ; Off                            ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/2013透明三级流水线/sanji.pin.


+-------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                             ;
+---------------------------------------------+---------------------------------------------+
; Resource                                    ; Usage                                       ;
+---------------------------------------------+---------------------------------------------+
; Total logic elements                        ; 7,982 / 12,060 ( 66 % )                     ;
;     -- Combinational with no register       ; 6418                                        ;
;     -- Register only                        ; 172                                         ;
;     -- Combinational with a register        ; 1392                                        ;
;                                             ;                                             ;
; Logic element usage by number of LUT inputs ;                                             ;
;     -- 4 input functions                    ; 4808                                        ;
;     -- 3 input functions                    ; 2349                                        ;
;     -- 2 input functions                    ; 524                                         ;
;     -- 1 input functions                    ; 195                                         ;
;     -- 0 input functions                    ; 106                                         ;
;                                             ;                                             ;
; Logic elements by mode                      ;                                             ;
;     -- normal mode                          ; 5809                                        ;
;     -- arithmetic mode                      ; 2173                                        ;
;     -- qfbk mode                            ; 939                                         ;
;     -- register cascade mode                ; 0                                           ;
;     -- synchronous clear/load mode          ; 1335                                        ;
;     -- asynchronous clear/load mode         ; 108                                         ;
;                                             ;                                             ;
; Total registers                             ; 1,564 / 12,567 ( 12 % )                     ;
; Total LABs                                  ; 1,003 / 1,206 ( 83 % )                      ;
; Logic elements in carry chains              ; 2304                                        ;
; User inserted logic elements                ; 0                                           ;
; Virtual pins                                ; 0                                           ;
; I/O pins                                    ; 68 / 173 ( 39 % )                           ;
;     -- Clock pins                           ; 2 / 2 ( 100 % )                             ;
; Global signals                              ; 3                                           ;
; M4Ks                                        ; 11 / 52 ( 21 % )                            ;
; Total memory bits                           ; 43,008 / 239,616 ( 18 % )                   ;
; Total RAM block bits                        ; 50,688 / 239,616 ( 21 % )                   ;
; PLLs                                        ; 1 / 2 ( 50 % )                              ;
; Global clocks                               ; 3 / 8 ( 38 % )                              ;
; Average interconnect usage                  ; 35%                                         ;
; Peak interconnect usage                     ; 54%                                         ;
; Maximum fan-out node                        ; altpll0:altp0|altpll:altpll_component|_clk0 ;
; Maximum fan-out                             ; 1575                                        ;
; Highest non-global fan-out signal           ; buffcpu:cpu0|sjls_cpum:cpum|w[10]~1461      ;
; Highest non-global fan-out                  ; 673                                         ;
; Total fan-out                               ; 32769                                       ;
; Average fan-out                             ; 4.06                                        ;
+---------------------------------------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                   ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; KEY[0] ; 120   ; 4        ; 52           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[1] ; 119   ; 4        ; 52           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[2] ; 118   ; 4        ; 50           ; 0            ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[3] ; 117   ; 4        ; 50           ; 0            ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[4] ; 116   ; 4        ; 50           ; 0            ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[5] ; 115   ; 4        ; 48           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; RE_N   ; 28    ; 1        ; 0            ; 15           ; 2           ; 27                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[0]  ; 60    ; 1        ; 0            ; 1            ; 1           ; 44                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[10] ; 47    ; 1        ; 0            ; 5            ; 2           ; 130                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[11] ; 46    ; 1        ; 0            ; 5            ; 1           ; 130                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[1]  ; 59    ; 1        ; 0            ; 1            ; 0           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[2]  ; 58    ; 1        ; 0            ; 2            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[3]  ; 57    ; 1        ; 0            ; 2            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[4]  ; 56    ; 1        ; 0            ; 2            ; 0           ; 130                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[5]  ; 55    ; 1        ; 0            ; 3            ; 2           ; 130                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[6]  ; 54    ; 1        ; 0            ; 3            ; 1           ; 130                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[7]  ; 53    ; 1        ; 0            ; 3            ; 0           ; 130                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[8]  ; 49    ; 1        ; 0            ; 4            ; 1           ; 130                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[9]  ; 48    ; 1        ; 0            ; 4            ; 0           ; 130                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk27  ; 153   ; 3        ; 53           ; 15           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                 ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; HEX0[0]  ; 164   ; 3        ; 53           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX0[1]  ; 165   ; 3        ; 53           ; 22           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX0[2]  ; 166   ; 3        ; 53           ; 22           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX0[3]  ; 167   ; 3        ; 53           ; 22           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX0[4]  ; 168   ; 3        ; 53           ; 23           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX0[5]  ; 169   ; 3        ; 53           ; 23           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX0[6]  ; 170   ; 3        ; 53           ; 23           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX1[0]  ; 173   ; 3        ; 53           ; 24           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX1[1]  ; 174   ; 3        ; 53           ; 24           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX1[2]  ; 175   ; 3        ; 53           ; 24           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX1[3]  ; 176   ; 3        ; 53           ; 25           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX1[4]  ; 177   ; 3        ; 53           ; 25           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX1[5]  ; 178   ; 3        ; 53           ; 25           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX1[6]  ; 179   ; 3        ; 53           ; 26           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX2[0]  ; 181   ; 2        ; 52           ; 27           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX2[1]  ; 182   ; 2        ; 52           ; 27           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX2[2]  ; 183   ; 2        ; 50           ; 27           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX2[3]  ; 184   ; 2        ; 50           ; 27           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX2[4]  ; 185   ; 2        ; 50           ; 27           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX2[5]  ; 186   ; 2        ; 48           ; 27           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX2[6]  ; 187   ; 2        ; 48           ; 27           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX3[0]  ; 195   ; 2        ; 44           ; 27           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX3[1]  ; 196   ; 2        ; 44           ; 27           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX3[2]  ; 197   ; 2        ; 42           ; 27           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX3[3]  ; 200   ; 2        ; 32           ; 27           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX3[4]  ; 201   ; 2        ; 32           ; 27           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX3[5]  ; 202   ; 2        ; 32           ; 27           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX3[6]  ; 203   ; 2        ; 30           ; 27           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDG[0]  ; 87    ; 4        ; 16           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDG[1]  ; 86    ; 4        ; 16           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDG[2]  ; 85    ; 4        ; 16           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDG[3]  ; 84    ; 4        ; 14           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDG[4]  ; 83    ; 4        ; 14           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDG[5]  ; 82    ; 4        ; 14           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDG[6]  ; 79    ; 4        ; 12           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDG[7]  ; 78    ; 4        ; 12           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDR[0]  ; 77    ; 4        ; 10           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDR[10] ; 63    ; 4        ; 4            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDR[11] ; 62    ; 4        ; 2            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDR[1]  ; 76    ; 4        ; 10           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDR[2]  ; 75    ; 4        ; 10           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDR[3]  ; 74    ; 4        ; 8            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDR[4]  ; 73    ; 4        ; 8            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDR[5]  ; 68    ; 4        ; 6            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDR[6]  ; 67    ; 4        ; 6            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDR[7]  ; 66    ; 4        ; 6            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDR[8]  ; 65    ; 4        ; 4            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDR[9]  ; 64    ; 4        ; 4            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 15 / 44 ( 34 % ) ; 3.3V          ; --           ;
; 2        ; 14 / 42 ( 33 % ) ; 3.3V          ; --           ;
; 3        ; 15 / 45 ( 33 % ) ; 3.3V          ; --           ;
; 4        ; 26 / 42 ( 62 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 2        ; 1          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 3        ; 2          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ; 4          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 6        ; 5          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ; 6          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 8        ; 7          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 10       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 8          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 12       ; 9          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 13       ; 10         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 14       ; 11         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 15       ; 12         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 16       ; 13         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 17       ; 14         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 18       ; 15         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 19       ; 16         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 20       ; 17         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 21       ; 18         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 22       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 23       ; 28         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 24       ; 29         ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 25       ; 30         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 31         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 28       ; 32         ; 1        ; RE_N                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ; 33         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 30       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ;            ;          ; GNDG_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 32       ; 34         ; 1        ; ^nCEO                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 33       ; 35         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ; 36         ; 1        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ; 37         ; 1        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 36       ; 38         ; 1        ; ^DCLK                                    ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 39         ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 38       ; 40         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 39       ; 41         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 40       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 41       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 42       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 43       ; 54         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 44       ; 55         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 45       ; 56         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 46       ; 57         ; 1        ; SW[11]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 47       ; 58         ; 1        ; SW[10]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 48       ; 59         ; 1        ; SW[9]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 49       ; 60         ; 1        ; SW[8]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 50       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 51       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 52       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 53       ; 62         ; 1        ; SW[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 54       ; 63         ; 1        ; SW[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 55       ; 64         ; 1        ; SW[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 56       ; 65         ; 1        ; SW[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 57       ; 66         ; 1        ; SW[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 58       ; 67         ; 1        ; SW[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 59       ; 68         ; 1        ; SW[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 60       ; 69         ; 1        ; SW[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 61       ; 70         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 62       ; 71         ; 4        ; LEDR[11]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 63       ; 72         ; 4        ; LEDR[10]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ; 73         ; 4        ; LEDR[9]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 74         ; 4        ; LEDR[8]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ; 75         ; 4        ; LEDR[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 67       ; 76         ; 4        ; LEDR[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ; 77         ; 4        ; LEDR[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 70       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 71       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 72       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 73       ; 78         ; 4        ; LEDR[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 74       ; 79         ; 4        ; LEDR[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 75       ; 80         ; 4        ; LEDR[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 76       ; 81         ; 4        ; LEDR[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 77       ; 82         ; 4        ; LEDR[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 78       ; 83         ; 4        ; LEDG[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 79       ; 84         ; 4        ; LEDG[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 80       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 81       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 82       ; 86         ; 4        ; LEDG[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 83       ; 87         ; 4        ; LEDG[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 84       ; 88         ; 4        ; LEDG[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 85       ; 89         ; 4        ; LEDG[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 86       ; 90         ; 4        ; LEDG[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 87       ; 91         ; 4        ; LEDG[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 88       ; 92         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 89       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 90       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 91       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 92       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 93       ; 100        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 94       ; 103        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 95       ; 104        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 96       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 98       ; 106        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 99       ; 107        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 100      ; 108        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 101      ; 109        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 102      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 103      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 104      ; 118        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 105      ; 119        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 106      ; 120        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 107      ; 121        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 108      ; 122        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 109      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 113      ; 123        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 124        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ; 125        ; 4        ; KEY[5]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ; 126        ; 4        ; KEY[4]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 117      ; 127        ; 4        ; KEY[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 118      ; 128        ; 4        ; KEY[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 119      ; 129        ; 4        ; KEY[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 130        ; 4        ; KEY[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 131        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 122      ; 132        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 123      ; 133        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 124      ; 134        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 125      ; 135        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 126      ; 136        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 127      ; 137        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 128      ; 138        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 129      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 130      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 131      ; 139        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 132      ; 140        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 133      ; 141        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 134      ; 142        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 135      ; 143        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 136      ; 144        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 137      ; 145        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 138      ; 146        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 139      ; 147        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 140      ; 148        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 141      ; 149        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 142      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 143      ; 160        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 144      ; 161        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 145      ; 162        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 146      ; 163        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 147      ; 164        ; 3        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 148      ; 165        ; 3        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 149      ; 166        ; 3        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 150      ;            ;          ; GNDG_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 151      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 152      ; 167        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 153      ; 168        ; 3        ; clk27                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 154      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 155      ; 169        ; 3        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 156      ; 170        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 157      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 158      ; 180        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 159      ; 181        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 160      ; 182        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 161      ; 183        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 162      ; 184        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 163      ; 185        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 164      ; 186        ; 3        ; HEX0[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 165      ; 187        ; 3        ; HEX0[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 166      ; 188        ; 3        ; HEX0[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 167      ; 189        ; 3        ; HEX0[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 168      ; 190        ; 3        ; HEX0[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 169      ; 191        ; 3        ; HEX0[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 170      ; 192        ; 3        ; HEX0[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 171      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 172      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 173      ; 193        ; 3        ; HEX1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 174      ; 194        ; 3        ; HEX1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 175      ; 195        ; 3        ; HEX1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 176      ; 196        ; 3        ; HEX1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 177      ; 197        ; 3        ; HEX1[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 178      ; 198        ; 3        ; HEX1[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 179      ; 199        ; 3        ; HEX1[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 180      ; 200        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 181      ; 201        ; 2        ; HEX2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 182      ; 202        ; 2        ; HEX2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 183      ; 203        ; 2        ; HEX2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 184      ; 204        ; 2        ; HEX2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 185      ; 205        ; 2        ; HEX2[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 186      ; 206        ; 2        ; HEX2[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 187      ; 207        ; 2        ; HEX2[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 188      ; 208        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 189      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 190      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 191      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 192      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 193      ; 209        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 194      ; 210        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 195      ; 211        ; 2        ; HEX3[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 196      ; 212        ; 2        ; HEX3[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 197      ; 213        ; 2        ; HEX3[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 198      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 199      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 200      ; 222        ; 2        ; HEX3[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 201      ; 223        ; 2        ; HEX3[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 202      ; 224        ; 2        ; HEX3[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 203      ; 225        ; 2        ; HEX3[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 204      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 205      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 206      ; 227        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 207      ; 228        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 208      ; 231        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 209      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 210      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 211      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 212      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 213      ; 239        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 214      ; 240        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 215      ; 241        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 216      ; 242        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 217      ; 243        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 218      ; 244        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 219      ; 245        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 220      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 221      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 222      ; 247        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 223      ; 248        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 224      ; 249        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 225      ; 250        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 226      ; 251        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 227      ; 252        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 228      ; 253        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 229      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 230      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 231      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 232      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 233      ; 254        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 234      ; 255        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 235      ; 256        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 236      ; 257        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 237      ; 258        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 238      ; 259        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 239      ; 260        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 240      ; 261        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------+
; PLL Summary                                                             ;
+-----------------------------+-------------------------------------------+
; Name                        ; altpll0:altp0|altpll:altpll_component|pll ;
+-----------------------------+-------------------------------------------+
; PLL type                    ; -                                         ;
; Scan chain                  ; None                                      ;
; PLL mode                    ; Normal                                    ;
; Feedback source             ; --                                        ;
; Compensate clock            ; clock0                                    ;
; Switchover on loss of clock ; --                                        ;
; Switchover counter          ; --                                        ;
; Primary clock               ; --                                        ;
; Input frequency 0           ; 27.0 MHz                                  ;
; Input frequency 1           ; --                                        ;
; Nominal PFD frequency       ; 27.0 MHz                                  ;
; Nominal VCO frequency       ; 540.0 MHz                                 ;
; Freq min lock               ; 24.55 MHz                                 ;
; Freq max lock               ; 50.0 MHz                                  ;
; Clock Offset                ; 0 ps                                      ;
; M VCO Tap                   ; 0                                         ;
; M Initial                   ; 1                                         ;
; M value                     ; 20                                        ;
; N value                     ; 1                                         ;
; M counter delay             ; --                                        ;
; N counter delay             ; --                                        ;
; M2 value                    ; --                                        ;
; N2 value                    ; --                                        ;
; SS counter                  ; --                                        ;
; Downspread                  ; --                                        ;
; Spread frequency            ; --                                        ;
; enable0 counter             ; --                                        ;
; enable1 counter             ; --                                        ;
; Real time reconfigurable    ; --                                        ;
; Scan chain MIF file         ; --                                        ;
; Preserve counter order      ; Off                                       ;
; PLL location                ; PLL_2                                     ;
; Inclk0 signal               ; clk27                                     ;
; Inclk1 signal               ; --                                        ;
; Inclk0 signal type          ; Dedicated Pin                             ;
; Inclk1 signal type          ; --                                        ;
+-----------------------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                ;
+---------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+
; Name                                        ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Delay ; Duty Cycle ; Counter ; Counter Delay ; Counter Value ; High / Low ; Initial ; VCO Tap ;
+---------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+
; altpll0:altp0|altpll:altpll_component|_clk0 ; clock0       ; 2    ; 3   ; 18.0 MHz         ; 0 (0 ps)    ; 0 ps  ; 50/50      ; G1      ; --            ; 30            ; 15/15 Even ; 1       ; 0       ;
+---------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; 3.3-V LVTTL         ; 10 pF ; Not Available                      ;
; 3.3-V LVCMOS        ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm (Parallel)                  ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 10 pF ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                              ;
+-------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                      ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                  ; Library Name ;
+-------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------------------------------------------+--------------+
; |sjlsTOP                                        ; 7982 (283)  ; 1564         ; 43008       ; 11   ; 68   ; 0            ; 6418 (90)    ; 172 (22)          ; 1392 (171)       ; 2304 (184)      ; 939 (10)   ; |sjlsTOP                                                                                                             ; work         ;
;    |SEG7_LUT_4:u0|                              ; 56 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |sjlsTOP|SEG7_LUT_4:u0                                                                                               ; work         ;
;       |SEG7_LUT:u0|                             ; 14 (14)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |sjlsTOP|SEG7_LUT_4:u0|SEG7_LUT:u0                                                                                   ; work         ;
;       |SEG7_LUT:u1|                             ; 14 (14)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |sjlsTOP|SEG7_LUT_4:u0|SEG7_LUT:u1                                                                                   ; work         ;
;       |SEG7_LUT:u2|                             ; 14 (14)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |sjlsTOP|SEG7_LUT_4:u0|SEG7_LUT:u2                                                                                   ; work         ;
;       |SEG7_LUT:u3|                             ; 14 (14)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |sjlsTOP|SEG7_LUT_4:u0|SEG7_LUT:u3                                                                                   ; work         ;
;    |altpll0:altp0|                              ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |sjlsTOP|altpll0:altp0                                                                                               ; work         ;
;       |altpll:altpll_component|                 ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |sjlsTOP|altpll0:altp0|altpll:altpll_component                                                                       ; work         ;
;    |buffcpu:cpu0|                               ; 7643 (0)    ; 1371         ; 43008       ; 11   ; 0    ; 0            ; 6272 (0)     ; 150 (0)           ; 1221 (0)         ; 2120 (0)        ; 929 (0)    ; |sjlsTOP|buffcpu:cpu0                                                                                                ; work         ;
;       |buffin:buff0|                            ; 2311 (2311) ; 1088         ; 0           ; 0    ; 0    ; 0            ; 1223 (1223)  ; 113 (113)         ; 975 (975)        ; 26 (26)         ; 927 (927)  ; |sjlsTOP|buffcpu:cpu0|buffin:buff0                                                                                   ; work         ;
;       |sjls_cpum:cpum|                          ; 5332 (2636) ; 283          ; 43008       ; 11   ; 0    ; 0            ; 5049 (2353)  ; 37 (37)           ; 246 (246)        ; 2094 (614)      ; 2 (2)      ; |sjlsTOP|buffcpu:cpu0|sjls_cpum:cpum                                                                                 ; work         ;
;          |altsyncram0:iram|                     ; 0 (0)       ; 0            ; 16384       ; 4    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |sjlsTOP|buffcpu:cpu0|sjls_cpum:cpum|altsyncram0:iram                                                                ; work         ;
;             |altsyncram:altsyncram_component|   ; 0 (0)       ; 0            ; 16384       ; 4    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |sjlsTOP|buffcpu:cpu0|sjls_cpum:cpum|altsyncram0:iram|altsyncram:altsyncram_component                                ; work         ;
;                |altsyncram_e5d1:auto_generated| ; 0 (0)       ; 0            ; 16384       ; 4    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |sjlsTOP|buffcpu:cpu0|sjls_cpum:cpum|altsyncram0:iram|altsyncram:altsyncram_component|altsyncram_e5d1:auto_generated ; work         ;
;          |altsyncram4:dram|                     ; 0 (0)       ; 0            ; 16384       ; 4    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |sjlsTOP|buffcpu:cpu0|sjls_cpum:cpum|altsyncram4:dram                                                                ; work         ;
;             |altsyncram:altsyncram_component|   ; 0 (0)       ; 0            ; 16384       ; 4    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |sjlsTOP|buffcpu:cpu0|sjls_cpum:cpum|altsyncram4:dram|altsyncram:altsyncram_component                                ; work         ;
;                |altsyncram_toh1:auto_generated| ; 0 (0)       ; 0            ; 16384       ; 4    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |sjlsTOP|buffcpu:cpu0|sjls_cpum:cpum|altsyncram4:dram|altsyncram:altsyncram_component|altsyncram_toh1:auto_generated ; work         ;
;          |altsyncram4:sram|                     ; 0 (0)       ; 0            ; 10240       ; 3    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |sjlsTOP|buffcpu:cpu0|sjls_cpum:cpum|altsyncram4:sram                                                                ; work         ;
;             |altsyncram:altsyncram_component|   ; 0 (0)       ; 0            ; 10240       ; 3    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |sjlsTOP|buffcpu:cpu0|sjls_cpum:cpum|altsyncram4:sram|altsyncram:altsyncram_component                                ; work         ;
;                |altsyncram_toh1:auto_generated| ; 0 (0)       ; 0            ; 10240       ; 3    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |sjlsTOP|buffcpu:cpu0|sjls_cpum:cpum|altsyncram4:sram|altsyncram:altsyncram_component|altsyncram_toh1:auto_generated ; work         ;
;          |lpm_mult:Mult11|                      ; 337 (0)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 337 (0)      ; 0 (0)             ; 0 (0)            ; 185 (0)         ; 0 (0)      ; |sjlsTOP|buffcpu:cpu0|sjls_cpum:cpum|lpm_mult:Mult11                                                                 ; work         ;
;             |mult_nn01:auto_generated|          ; 337 (337)   ; 0            ; 0           ; 0    ; 0    ; 0            ; 337 (337)    ; 0 (0)             ; 0 (0)            ; 185 (185)       ; 0 (0)      ; |sjlsTOP|buffcpu:cpu0|sjls_cpum:cpum|lpm_mult:Mult11|mult_nn01:auto_generated                                        ; work         ;
;          |lpm_mult:Mult13|                      ; 337 (0)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 337 (0)      ; 0 (0)             ; 0 (0)            ; 185 (0)         ; 0 (0)      ; |sjlsTOP|buffcpu:cpu0|sjls_cpum:cpum|lpm_mult:Mult13                                                                 ; work         ;
;             |mult_nn01:auto_generated|          ; 337 (337)   ; 0            ; 0           ; 0    ; 0    ; 0            ; 337 (337)    ; 0 (0)             ; 0 (0)            ; 185 (185)       ; 0 (0)      ; |sjlsTOP|buffcpu:cpu0|sjls_cpum:cpum|lpm_mult:Mult13|mult_nn01:auto_generated                                        ; work         ;
;          |lpm_mult:Mult15|                      ; 337 (0)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 337 (0)      ; 0 (0)             ; 0 (0)            ; 185 (0)         ; 0 (0)      ; |sjlsTOP|buffcpu:cpu0|sjls_cpum:cpum|lpm_mult:Mult15                                                                 ; work         ;
;             |mult_nn01:auto_generated|          ; 337 (337)   ; 0            ; 0           ; 0    ; 0    ; 0            ; 337 (337)    ; 0 (0)             ; 0 (0)            ; 185 (185)       ; 0 (0)      ; |sjlsTOP|buffcpu:cpu0|sjls_cpum:cpum|lpm_mult:Mult15|mult_nn01:auto_generated                                        ; work         ;
;          |lpm_mult:Mult1|                       ; 337 (0)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 337 (0)      ; 0 (0)             ; 0 (0)            ; 185 (0)         ; 0 (0)      ; |sjlsTOP|buffcpu:cpu0|sjls_cpum:cpum|lpm_mult:Mult1                                                                  ; work         ;
;             |mult_nn01:auto_generated|          ; 337 (337)   ; 0            ; 0           ; 0    ; 0    ; 0            ; 337 (337)    ; 0 (0)             ; 0 (0)            ; 185 (185)       ; 0 (0)      ; |sjlsTOP|buffcpu:cpu0|sjls_cpum:cpum|lpm_mult:Mult1|mult_nn01:auto_generated                                         ; work         ;
;          |lpm_mult:Mult3|                       ; 337 (0)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 337 (0)      ; 0 (0)             ; 0 (0)            ; 185 (0)         ; 0 (0)      ; |sjlsTOP|buffcpu:cpu0|sjls_cpum:cpum|lpm_mult:Mult3                                                                  ; work         ;
;             |mult_nn01:auto_generated|          ; 337 (337)   ; 0            ; 0           ; 0    ; 0    ; 0            ; 337 (337)    ; 0 (0)             ; 0 (0)            ; 185 (185)       ; 0 (0)      ; |sjlsTOP|buffcpu:cpu0|sjls_cpum:cpum|lpm_mult:Mult3|mult_nn01:auto_generated                                         ; work         ;
;          |lpm_mult:Mult5|                       ; 337 (0)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 337 (0)      ; 0 (0)             ; 0 (0)            ; 185 (0)         ; 0 (0)      ; |sjlsTOP|buffcpu:cpu0|sjls_cpum:cpum|lpm_mult:Mult5                                                                  ; work         ;
;             |mult_nn01:auto_generated|          ; 337 (337)   ; 0            ; 0           ; 0    ; 0    ; 0            ; 337 (337)    ; 0 (0)             ; 0 (0)            ; 185 (185)       ; 0 (0)      ; |sjlsTOP|buffcpu:cpu0|sjls_cpum:cpum|lpm_mult:Mult5|mult_nn01:auto_generated                                         ; work         ;
;          |lpm_mult:Mult7|                       ; 337 (0)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 337 (0)      ; 0 (0)             ; 0 (0)            ; 185 (0)         ; 0 (0)      ; |sjlsTOP|buffcpu:cpu0|sjls_cpum:cpum|lpm_mult:Mult7                                                                  ; work         ;
;             |mult_nn01:auto_generated|          ; 337 (337)   ; 0            ; 0           ; 0    ; 0    ; 0            ; 337 (337)    ; 0 (0)             ; 0 (0)            ; 185 (185)       ; 0 (0)      ; |sjlsTOP|buffcpu:cpu0|sjls_cpum:cpum|lpm_mult:Mult7|mult_nn01:auto_generated                                         ; work         ;
;          |lpm_mult:Mult9|                       ; 337 (0)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 337 (0)      ; 0 (0)             ; 0 (0)            ; 185 (0)         ; 0 (0)      ; |sjlsTOP|buffcpu:cpu0|sjls_cpum:cpum|lpm_mult:Mult9                                                                  ; work         ;
;             |mult_nn01:auto_generated|          ; 337 (337)   ; 0            ; 0           ; 0    ; 0    ; 0            ; 337 (337)    ; 0 (0)             ; 0 (0)            ; 185 (185)       ; 0 (0)      ; |sjlsTOP|buffcpu:cpu0|sjls_cpum:cpum|lpm_mult:Mult9|mult_nn01:auto_generated                                         ; work         ;
+-------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------+
; Delay Chain Summary                                                               ;
+----------+----------+---------------+---------------+-----------------------+-----+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------+----------+---------------+---------------+-----------------------+-----+
; HEX0[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[10] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[11] ; Output   ; --            ; --            ; --                    ; --  ;
; SW[4]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; SW[0]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; SW[5]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; SW[6]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; SW[7]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; SW[8]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; SW[9]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; SW[11]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; SW[10]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; SW[1]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; RE_N     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; KEY[0]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; KEY[1]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; KEY[2]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; KEY[3]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; KEY[4]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; KEY[5]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; SW[2]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; SW[3]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; clk27    ; Input    ; --            ; --            ; --                    ; --  ;
+----------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                              ;
+-----------------------------------------------+-------------------+---------+
; Source Pin / Fanout                           ; Pad To Core Index ; Setting ;
+-----------------------------------------------+-------------------+---------+
; SW[4]                                         ;                   ;         ;
;      - buffcpu:cpu0|sjls_cpum:cpum|outd[0]    ; 0                 ; ON      ;
;      - LEDR~80                                ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[31][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[70][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[111][0]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[0][0]    ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[63][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[87][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[60][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[28][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[36][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[4][0]    ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[49][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[81][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[33][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[65][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[112][0]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[108][0]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[100][0]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[119][0]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[64][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[47][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[103][0]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[43][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[124][0]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[115][0]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[35][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[106][0]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[88][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[127][0]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[109][0]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[79][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[72][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[75][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[113][0]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[59][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[84][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[121][0]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[41][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[67][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[97][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[83][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[78][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[80][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[54][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[52][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[125][0]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[13][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[69][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[38][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[24][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[76][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[82][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[40][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[20][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[95][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[90][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[91][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[5][0]    ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[8][0]    ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[68][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[73][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[66][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[32][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[45][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[77][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[85][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[120][0]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[23][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[44][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[50][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[94][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[37][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[11][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[19][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[7][0]    ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[12][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[116][0]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[53][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[92][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[86][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[96][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[3][0]    ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[14][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[74][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[101][0]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[16][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[71][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[27][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[89][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[2][0]    ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[126][0]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[104][0]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[51][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[15][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[18][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[26][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[6][0]    ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[21][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[117][0]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[93][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[48][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[10][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[34][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[46][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[114][0]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[58][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[29][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[39][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[99][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[105][0]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[57][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[17][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[30][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[25][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[22][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[56][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[123][0]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[118][0]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[42][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[1][0]    ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[61][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[55][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[107][0]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[102][0]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[122][0]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[9][0]    ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[62][0]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[110][0]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[98][0]   ; 0                 ; ON      ;
; SW[0]                                         ;                   ;         ;
;      - buffcpu:cpu0|sjls_cpum:cpum|rrup[0]    ; 1                 ; ON      ;
;      - buffcpu:cpu0|sjls_cpum:cpum|outd[0]    ; 1                 ; ON      ;
;      - buffcpu:cpu0|sjls_cpum:cpum|outd[1]    ; 1                 ; ON      ;
;      - buffcpu:cpu0|sjls_cpum:cpum|outd[2]    ; 1                 ; ON      ;
;      - buffcpu:cpu0|sjls_cpum:cpum|outd[3]    ; 1                 ; ON      ;
;      - buffcpu:cpu0|sjls_cpum:cpum|outd[4]    ; 1                 ; ON      ;
;      - buffcpu:cpu0|sjls_cpum:cpum|outd[5]    ; 1                 ; ON      ;
;      - buffcpu:cpu0|sjls_cpum:cpum|outd[6]    ; 1                 ; ON      ;
;      - buffcpu:cpu0|sjls_cpum:cpum|outd[7]    ; 1                 ; ON      ;
;      - buffcpu:cpu0|sjls_cpum:cpum|outd[8]    ; 1                 ; ON      ;
;      - buffcpu:cpu0|sjls_cpum:cpum|outd[9]    ; 1                 ; ON      ;
;      - mSEG7_DIG[10]~1263                     ; 1                 ; ON      ;
;      - mSEG7_DIG[11]~1265                     ; 1                 ; ON      ;
;      - mSEG7_DIG[12]~1267                     ; 1                 ; ON      ;
;      - mSEG7_DIG[13]~1269                     ; 1                 ; ON      ;
;      - mSEG7_DIG[14]~1271                     ; 1                 ; ON      ;
;      - mSEG7_DIG[15]~1272                     ; 1                 ; ON      ;
;      - LEDG~86                                ; 1                 ; ON      ;
;      - LEDG~87                                ; 1                 ; ON      ;
;      - LEDG~88                                ; 1                 ; ON      ;
;      - LEDG~89                                ; 1                 ; ON      ;
;      - LEDG~90                                ; 1                 ; ON      ;
;      - LEDG~91                                ; 1                 ; ON      ;
;      - LEDG~92                                ; 1                 ; ON      ;
;      - LEDG~93                                ; 1                 ; ON      ;
;      - LEDR~80                                ; 1                 ; ON      ;
;      - LEDR~81                                ; 1                 ; ON      ;
;      - LEDR~82                                ; 1                 ; ON      ;
;      - LEDR~83                                ; 1                 ; ON      ;
;      - LEDR~84                                ; 1                 ; ON      ;
;      - LEDR~85                                ; 1                 ; ON      ;
;      - LEDR~86                                ; 1                 ; ON      ;
;      - LEDR~87                                ; 1                 ; ON      ;
;      - buffcpu:cpu0|sjls_cpum:cpum|rup[0]     ; 1                 ; ON      ;
;      - always1~6                              ; 1                 ; ON      ;
;      - writ~239                               ; 1                 ; ON      ;
;      - fw~224                                 ; 1                 ; ON      ;
;      - bak~224                                ; 1                 ; ON      ;
;      - buffcpu:cpu0|sjls_cpum:cpum|pc[0]~3803 ; 1                 ; ON      ;
;      - always1~1                              ; 1                 ; ON      ;
;      - always1~5                              ; 1                 ; ON      ;
;      - always1~3                              ; 1                 ; ON      ;
;      - LEDR[0]                                ; 1                 ; ON      ;
;      - buffcpu:cpu0|sjls_cpum:cpum|flag[0]    ; 1                 ; ON      ;
; SW[5]                                         ;                   ;         ;
;      - buffcpu:cpu0|sjls_cpum:cpum|outd[1]    ; 0                 ; ON      ;
;      - LEDR~81                                ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[31][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[123][1]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[28][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[16][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[40][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[46][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[61][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[22][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[37][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[5][1]    ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[57][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[65][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[47][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[112][1]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[64][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[80][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[72][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[78][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[100][1]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[106][1]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[88][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[127][1]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[79][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[103][1]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[109][1]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[54][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[32][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[94][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[108][1]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[82][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[84][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[90][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[35][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[41][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[119][1]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[66][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[83][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[15][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[85][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[50][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[125][1]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[11][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[81][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[43][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[38][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[113][1]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[48][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[68][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[59][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[115][1]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[121][1]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[96][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[9][1]    ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[8][1]    ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[67][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[14][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[73][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[97][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[75][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[45][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[0][1]    ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[120][1]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[44][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[19][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[13][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[24][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[7][1]    ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[69][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[12][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[36][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[20][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[34][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[124][1]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[60][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[86][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[114][1]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[17][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[33][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[74][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[39][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[99][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[89][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[21][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[122][1]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[77][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[30][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[70][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[51][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[53][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[23][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[52][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[42][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[18][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[4][1]    ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[26][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[49][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[76][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[107][1]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[87][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[117][1]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[10][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[2][1]    ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[118][1]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[102][1]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[92][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[29][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[71][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[105][1]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[3][1]    ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[25][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[56][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[111][1]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[95][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[104][1]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[98][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[62][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[1][1]    ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[6][1]    ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[55][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[93][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[116][1]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[91][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[58][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[126][1]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[63][1]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[110][1]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[101][1]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[27][1]   ; 0                 ; ON      ;
; SW[6]                                         ;                   ;         ;
;      - buffcpu:cpu0|sjls_cpum:cpum|outd[2]    ; 1                 ; ON      ;
;      - LEDR~82                                ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[31][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[55][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[56][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[87][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[39][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[60][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[36][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[99][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[49][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[81][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[57][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[89][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[34][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[65][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[112][2]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[43][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[100][2]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[106][2]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[119][2]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[127][2]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[47][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[109][2]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[103][2]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[108][2]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[124][2]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[115][2]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[121][2]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[35][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[41][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[88][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[64][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[78][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[79][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[72][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[76][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[59][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[84][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[90][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[68][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[74][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[97][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[75][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[80][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[44][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[125][2]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[21][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[67][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[69][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[24][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[113][2]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[12][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[95][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[91][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[3][2]    ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[14][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[8][2]    ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[73][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[66][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[85][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[53][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[77][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[0][2]    ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[120][2]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[23][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[52][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[82][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[94][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[32][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[4][2]    ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[20][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[26][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[11][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[19][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[13][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[38][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[7][2]    ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[93][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[40][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[107][2]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[10][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[29][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[92][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[46][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[116][2]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[5][2]    ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[33][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[16][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[71][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[105][2]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[126][2]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[9][2]    ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[50][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[25][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[28][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[51][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[83][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[15][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[42][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[6][2]    ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[96][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[37][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[86][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[117][2]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[61][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[48][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[18][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[2][2]    ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[114][2]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[27][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[22][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[70][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[104][2]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[123][2]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[45][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[110][2]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[54][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[1][2]    ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[30][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[102][2]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[118][2]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[58][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[122][2]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[17][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[111][2]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[63][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[62][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[98][2]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[101][2]  ; 1                 ; ON      ;
; SW[7]                                         ;                   ;         ;
;      - buffcpu:cpu0|sjls_cpum:cpum|outd[3]    ; 0                 ; ON      ;
;      - LEDR~83                                ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[31][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[56][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[24][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[48][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[16][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[0][3]    ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[40][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[8][3]    ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[46][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[62][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[22][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[5][3]    ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[105][3]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[47][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[112][3]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[64][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[80][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[35][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[41][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[127][3]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[79][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[72][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[78][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[54][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[32][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[94][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[108][3]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[100][3]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[106][3]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[88][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[45][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[103][3]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[109][3]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[15][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[85][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[52][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[125][3]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[13][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[69][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[43][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[7][3]    ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[38][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[82][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[20][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[34][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[59][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[84][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[90][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[96][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[33][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[119][3]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[67][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[14][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[73][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[66][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[2][3]    ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[75][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[51][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[23][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[120][3]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[74][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[42][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[50][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[11][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[37][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[49][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[113][3]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[107][3]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[36][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[61][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[10][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[18][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[124][3]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[115][3]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[121][3]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[60][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[3][3]    ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[65][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[68][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[97][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[71][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[4][3]    ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[89][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[21][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[122][3]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[17][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[19][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[77][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[30][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[25][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[28][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[104][3]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[98][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[83][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[76][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[44][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[1][3]    ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[81][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[12][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[91][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[87][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[93][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[118][3]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[102][3]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[92][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[29][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[116][3]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[114][3]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[58][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[39][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[99][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[57][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[111][3]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[63][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[70][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[26][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[53][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[6][3]    ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[55][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[117][3]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[86][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[126][3]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[9][3]    ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[123][3]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[95][3]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[110][3]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[101][3]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[27][3]   ; 0                 ; ON      ;
; SW[8]                                         ;                   ;         ;
;      - buffcpu:cpu0|sjls_cpum:cpum|outd[4]    ; 1                 ; ON      ;
;      - LEDR~84                                ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[46][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[61][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[30][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[37][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[6][4]    ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[16][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[0][4]    ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[40][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[123][4]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[28][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[57][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[65][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[112][4]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[43][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[100][4]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[106][4]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[119][4]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[127][4]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[47][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[109][4]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[103][4]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[108][4]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[124][4]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[115][4]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[121][4]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[35][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[41][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[88][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[64][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[78][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[79][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[72][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[76][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[59][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[84][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[90][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[68][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[74][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[97][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[83][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[80][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[50][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[125][4]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[11][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[81][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[69][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[24][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[75][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[113][4]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[48][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[95][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[91][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[9][4]    ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[14][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[8][4]    ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[67][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[73][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[66][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[32][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[4][4]    ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[45][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[120][4]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[23][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[44][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[82][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[94][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[20][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[26][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[13][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[19][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[38][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[7][4]    ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[12][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[36][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[34][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[29][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[92][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[86][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[60][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[96][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[17][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[33][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[15][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[39][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[99][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[89][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[126][4]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[77][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[25][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[70][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[85][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[53][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[51][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[52][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[42][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[21][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[49][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[117][4]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[87][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[107][4]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[10][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[2][4]    ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[116][4]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[54][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[71][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[105][4]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[3][4]    ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[114][4]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[111][4]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[56][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[104][4]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[98][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[93][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[62][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[5][4]    ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[18][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[1][4]    ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[31][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[102][4]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[55][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[118][4]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[58][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[122][4]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[63][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[110][4]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[22][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[27][4]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[101][4]  ; 1                 ; ON      ;
; SW[9]                                         ;                   ;         ;
;      - buffcpu:cpu0|sjls_cpum:cpum|outd[5]    ; 0                 ; ON      ;
;      - LEDR~85                                ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[31][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[60][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[55][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[56][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[24][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[0][5]    ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[95][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[36][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[99][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[14][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[22][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[57][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[58][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[26][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[49][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[34][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[2][5]    ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[47][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[112][5]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[64][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[80][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[35][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[41][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[127][5]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[79][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[72][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[78][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[54][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[32][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[94][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[108][5]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[100][5]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[106][5]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[88][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[75][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[103][5]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[109][5]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[15][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[85][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[44][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[125][5]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[67][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[21][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[43][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[7][5]    ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[13][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[38][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[82][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[12][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[59][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[84][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[90][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[96][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[3][5]    ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[119][5]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[73][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[66][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[8][5]    ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[77][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[53][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[23][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[120][5]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[52][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[11][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[19][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[69][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[81][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[113][5]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[107][5]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[40][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[68][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[20][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[93][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[10][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[124][5]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[115][5]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[121][5]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[116][5]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[46][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[5][5]    ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[33][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[74][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[97][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[16][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[29][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[105][5]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[122][5]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[17][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[71][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[30][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[37][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[25][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[51][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[83][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[76][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[42][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[1][5]    ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[4][5]    ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[6][5]    ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[91][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[48][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[117][5]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[61][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[18][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[118][5]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[102][5]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[92][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[87][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[86][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[114][5]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[39][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[27][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[123][5]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[104][5]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[70][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[45][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[110][5]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[50][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[89][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[65][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[126][5]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[9][5]    ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[111][5]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[63][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[28][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[62][5]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[101][5]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[98][5]   ; 0                 ; ON      ;
; SW[11]                                        ;                   ;         ;
;      - buffcpu:cpu0|sjls_cpum:cpum|outd[6]    ; 1                 ; ON      ;
;      - LEDR~86                                ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[31][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[21][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[46][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[62][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[6][6]    ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[48][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[16][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[0][6]    ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[96][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[56][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[40][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[105][6]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[112][6]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[43][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[100][6]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[106][6]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[119][6]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[127][6]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[47][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[109][6]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[103][6]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[108][6]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[124][6]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[115][6]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[121][6]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[35][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[41][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[88][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[64][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[78][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[79][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[72][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[76][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[59][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[84][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[90][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[68][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[74][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[97][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[45][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[80][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[52][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[125][6]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[13][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[69][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[24][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[75][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[113][6]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[20][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[34][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[95][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[91][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[33][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[14][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[70][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[8][6]    ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[67][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[73][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[66][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[2][6]    ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[51][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[120][6]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[23][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[50][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[42][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[94][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[32][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[26][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[37][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[11][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[49][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[38][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[7][6]    ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[82][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[61][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[107][6]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[36][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[18][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[10][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[29][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[92][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[60][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[3][6]    ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[65][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[71][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[4][6]    ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[89][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[126][6]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[9][6]    ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[77][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[19][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[25][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[104][6]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[28][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[98][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[85][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[83][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[15][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[44][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[81][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[86][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[93][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[87][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[12][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[117][6]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[116][6]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[114][6]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[58][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[39][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[99][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[27][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[57][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[111][6]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[63][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[53][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[118][6]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[54][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[5][6]    ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[1][6]    ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[30][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[55][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[102][6]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[122][6]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[17][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[123][6]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[110][6]  ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[22][6]   ; 1                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[101][6]  ; 1                 ; ON      ;
; SW[10]                                        ;                   ;         ;
;      - buffcpu:cpu0|sjls_cpum:cpum|outd[7]    ; 0                 ; ON      ;
;      - LEDR~87                                ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[31][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[123][7]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[28][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[16][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[40][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[8][7]    ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[99][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[46][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[14][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[61][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[22][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[37][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[57][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[2][7]    ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[47][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[112][7]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[64][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[80][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[35][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[41][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[127][7]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[79][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[72][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[78][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[54][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[32][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[94][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[108][7]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[100][7]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[106][7]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[88][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[83][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[103][7]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[109][7]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[15][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[85][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[50][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[125][7]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[11][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[81][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[43][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[7][7]    ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[13][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[38][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[82][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[48][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[68][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[59][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[84][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[90][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[96][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[9][7]    ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[119][7]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[67][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[73][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[66][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[75][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[45][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[0][7]    ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[23][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[120][7]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[44][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[19][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[69][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[113][7]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[12][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[36][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[115][7]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[20][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[34][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[124][7]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[121][7]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[60][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[86][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[114][7]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[5][7]    ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[17][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[33][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[74][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[97][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[39][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[89][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[21][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[122][7]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[71][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[77][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[30][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[25][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[70][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[52][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[51][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[53][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[42][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[18][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[1][7]    ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[4][7]    ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[24][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[49][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[76][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[107][7]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[87][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[117][7]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[10][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[118][7]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[102][7]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[92][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[29][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[116][7]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[105][7]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[3][7]    ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[56][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[111][7]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[95][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[104][7]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[26][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[98][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[62][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[6][7]    ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[55][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[93][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[91][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[58][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[65][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[126][7]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[63][7]   ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[110][7]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[101][7]  ; 0                 ; ON      ;
;      - buffcpu:cpu0|buffin:buff0|ram[27][7]   ; 0                 ; ON      ;
; SW[1]                                         ;                   ;         ;
;      - mSEG7_DIG[8]~1258                      ; 1                 ; ON      ;
;      - mSEG7_DIG[9]~1260                      ; 1                 ; ON      ;
;      - mSEG7_DIG[10]~1262                     ; 1                 ; ON      ;
;      - mSEG7_DIG[11]~1264                     ; 1                 ; ON      ;
;      - mSEG7_DIG[12]~1266                     ; 1                 ; ON      ;
;      - mSEG7_DIG[13]~1268                     ; 1                 ; ON      ;
;      - mSEG7_DIG[14]~1270                     ; 1                 ; ON      ;
;      - mSEG7_DIG[15]~1272                     ; 1                 ; ON      ;
;      - LEDR[1]                                ; 1                 ; ON      ;
; RE_N                                          ;                   ;         ;
; KEY[0]                                        ;                   ;         ;
;      - LEDG~87                                ; 1                 ; ON      ;
; KEY[1]                                        ;                   ;         ;
;      - LEDG~88                                ; 0                 ; ON      ;
; KEY[2]                                        ;                   ;         ;
;      - LEDG~89                                ; 0                 ; ON      ;
;      - writ~239                               ; 0                 ; ON      ;
;      - always1~1                              ; 0                 ; ON      ;
; KEY[3]                                        ;                   ;         ;
;      - LEDG~90                                ; 1                 ; ON      ;
;      - fw~224                                 ; 1                 ; ON      ;
;      - always1~5                              ; 1                 ; ON      ;
; KEY[4]                                        ;                   ;         ;
;      - LEDG~91                                ; 0                 ; ON      ;
;      - bak~224                                ; 0                 ; ON      ;
;      - always1~3                              ; 0                 ; ON      ;
; KEY[5]                                        ;                   ;         ;
;      - LEDG~92                                ; 1                 ; ON      ;
; SW[2]                                         ;                   ;         ;
;      - LEDR[2]                                ; 0                 ; ON      ;
; SW[3]                                         ;                   ;         ;
;      - LEDR[3]                                ; 1                 ; ON      ;
; clk27                                         ;                   ;         ;
+-----------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                       ;
+---------------------------------------------+---------------+---------+----------------------------+--------+----------------------+------------------+
; Name                                        ; Location      ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ;
+---------------------------------------------+---------------+---------+----------------------------+--------+----------------------+------------------+
; RE_N                                        ; PIN_28        ; 27      ; Async. clear, Clock enable ; yes    ; Global Clock         ; GCLK2            ;
; SW[0]                                       ; PIN_60        ; 44      ; Sync. load                 ; no     ; --                   ; --               ;
; altpll0:altp0|altpll:altpll_component|_clk0 ; PLL_2         ; 1575    ; Clock                      ; yes    ; Global Clock         ; GCLK7            ;
; always1~1                                   ; LC_X15_Y22_N8 ; 47      ; Sync. clear                ; no     ; --                   ; --               ;
; always1~3                                   ; LC_X13_Y22_N8 ; 47      ; Sync. clear                ; no     ; --                   ; --               ;
; always1~5                                   ; LC_X18_Y22_N7 ; 47      ; Sync. clear                ; no     ; --                   ; --               ;
; always1~6                                   ; LC_X22_Y4_N9  ; 24      ; Sync. clear                ; no     ; --                   ; --               ;
; bak~224                                     ; LC_X13_Y22_N7 ; 24      ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|count[3]~421      ; LC_X24_Y4_N1  ; 7       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|fll               ; LC_X16_Y18_N4 ; 36      ; Sync. load                 ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|out[0]~440        ; LC_X24_Y4_N9  ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|out[0]~441        ; LC_X24_Y4_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ptri[6]~1596      ; LC_X13_Y20_N8 ; 6       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|q[0]~47288        ; LC_X16_Y18_N9 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|q[3]~47884        ; LC_X16_Y18_N0 ; 7       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[0][0]~24175   ; LC_X9_Y19_N9  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[100][0]~24250 ; LC_X9_Y16_N5  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[101][0]~24151 ; LC_X10_Y16_N1 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[102][0]~24125 ; LC_X12_Y16_N6 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[103][0]~24201 ; LC_X9_Y17_N7  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[104][0]~24209 ; LC_X9_Y21_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[105][0]~24285 ; LC_X12_Y17_N2 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[106][0]~24282 ; LC_X12_Y17_N7 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[107][0]~24223 ; LC_X11_Y16_N8 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[108][0]~24220 ; LC_X9_Y17_N1  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[109][0]~24100 ; LC_X9_Y17_N9  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[10][0]~24287  ; LC_X11_Y17_N0 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[110][0]~24331 ; LC_X11_Y18_N2 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[111][0]~24166 ; LC_X10_Y20_N8 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[112][0]~24162 ; LC_X9_Y20_N1  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[112][6]~24080 ; LC_X22_Y4_N8  ; 135     ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[113][0]~24307 ; LC_X13_Y15_N1 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[114][0]~24275 ; LC_X11_Y15_N2 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[115][0]~24261 ; LC_X9_Y20_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[116][0]~24213 ; LC_X9_Y15_N7  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[117][0]~24090 ; LC_X10_Y16_N2 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[118][0]~24088 ; LC_X12_Y16_N0 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[119][0]~24187 ; LC_X8_Y18_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[11][0]~24211  ; LC_X11_Y17_N6 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[120][0]~24155 ; LC_X8_Y20_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[121][0]~24293 ; LC_X13_Y15_N3 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[122][0]~24139 ; LC_X9_Y14_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[123][0]~24237 ; LC_X8_Y15_N3  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[124][0]~24233 ; LC_X9_Y14_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[125][0]~24114 ; LC_X8_Y20_N5  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[126][0]~24243 ; LC_X10_Y15_N5 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[127][0]~24171 ; LC_X9_Y20_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[12][0]~24225  ; LC_X9_Y19_N5  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[13][0]~24093  ; LC_X9_Y19_N1  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[14][0]~24105  ; LC_X12_Y18_N3 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[15][0]~24153  ; LC_X9_Y19_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[16][0]~24168  ; LC_X8_Y19_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[17][0]~24303  ; LC_X13_Y15_N4 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[18][0]~24313  ; LC_X12_Y15_N9 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[19][0]~24257  ; LC_X10_Y18_N3 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[1][0]~24317   ; LC_X12_Y18_N2 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[20][0]~24267  ; LC_X9_Y15_N1  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[21][0]~24135  ; LC_X10_Y19_N9 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[22][0]~24137  ; LC_X12_Y15_N4 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[23][0]~24183  ; LC_X8_Y18_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[24][0]~24193  ; LC_X10_Y19_N3 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[25][0]~24289  ; LC_X13_Y15_N5 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[26][0]~24299  ; LC_X9_Y15_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[27][0]~24271  ; LC_X8_Y15_N9  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[28][0]~24239  ; LC_X8_Y19_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[29][0]~24109  ; LC_X10_Y18_N1 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[2][0]~24325   ; LC_X11_Y17_N5 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[30][0]~24121  ; LC_X10_Y15_N8 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[31][0]~24084  ; LC_X10_Y20_N6 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[32][0]~24169  ; LC_X9_Y21_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[33][0]~24322  ; LC_X11_Y16_N4 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[34][0]~24323  ; LC_X12_Y17_N5 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[35][0]~24248  ; LC_X10_Y17_N0 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[36][0]~24251  ; LC_X9_Y16_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[37][0]~24145  ; LC_X10_Y16_N3 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[38][0]~24142  ; LC_X12_Y16_N2 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[39][0]~24202  ; LC_X9_Y17_N5  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[3][0]~24241   ; LC_X9_Y19_N7  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[40][0]~24203  ; LC_X9_Y21_N9  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[41][0]~24280  ; LC_X12_Y17_N8 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[42][0]~24283  ; LC_X12_Y17_N4 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[43][0]~24218  ; LC_X11_Y16_N2 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[44][0]~24221  ; LC_X9_Y17_N3  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[45][0]~24102  ; LC_X10_Y17_N4 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[46][0]~24103  ; LC_X11_Y18_N8 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[47][0]~24160  ; LC_X10_Y20_N3 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[48][0]~24164  ; LC_X8_Y20_N3  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[49][0]~24309  ; LC_X13_Y15_N6 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[4][0]~24255   ; LC_X9_Y16_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[50][0]~24311  ; LC_X11_Y15_N7 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[51][0]~24263  ; LC_X9_Y20_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[52][0]~24265  ; LC_X11_Y15_N4 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[53][0]~24133  ; LC_X10_Y16_N6 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[54][0]~24129  ; LC_X12_Y16_N8 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[55][0]~24189  ; LC_X8_Y18_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[56][0]~24191  ; LC_X8_Y20_N1  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[57][0]~24295  ; LC_X13_Y11_N1 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[58][0]~24297  ; LC_X9_Y14_N7  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[59][0]~24231  ; LC_X8_Y15_N7  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[5][0]~24147   ; LC_X11_Y17_N3 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[60][0]~24235  ; LC_X9_Y14_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[61][0]~24117  ; LC_X8_Y20_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[62][0]~24119  ; LC_X10_Y15_N4 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[63][0]~24177  ; LC_X9_Y20_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[64][0]~24173  ; LC_X9_Y18_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[65][0]~24327  ; LC_X12_Y19_N3 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[66][0]~24319  ; LC_X12_Y19_N7 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[67][0]~24247  ; LC_X10_Y17_N8 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[68][0]~24245  ; LC_X9_Y16_N3  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[69][0]~24141  ; LC_X10_Y16_N4 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[6][0]~24149   ; LC_X11_Y17_N8 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[70][0]~24144  ; LC_X12_Y16_N4 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[71][0]~24207  ; LC_X12_Y19_N8 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[72][0]~24199  ; LC_X9_Y18_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[73][0]~24279  ; LC_X12_Y19_N9 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[74][0]~24277  ; LC_X9_Y18_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[75][0]~24217  ; LC_X9_Y18_N7  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[76][0]~24215  ; LC_X9_Y18_N1  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[77][0]~24107  ; LC_X10_Y17_N2 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[78][0]~24097  ; LC_X11_Y18_N1 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[79][0]~24159  ; LC_X12_Y19_N6 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[7][0]~24197   ; LC_X12_Y18_N4 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[80][0]~24157  ; LC_X8_Y19_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[81][0]~24315  ; LC_X10_Y19_N1 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[82][0]~24305  ; LC_X12_Y15_N6 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[83][0]~24269  ; LC_X10_Y18_N5 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[84][0]~24259  ; LC_X9_Y15_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[85][0]~24127  ; LC_X10_Y19_N7 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[86][0]~24131  ; LC_X12_Y15_N2 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[87][0]~24195  ; LC_X8_Y18_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[88][0]~24185  ; LC_X10_Y19_N4 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[89][0]~24301  ; LC_X13_Y11_N2 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[8][0]~24205   ; LC_X12_Y18_N5 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[90][0]~24291  ; LC_X9_Y15_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[91][0]~24229  ; LC_X8_Y15_N5  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[92][0]~24227  ; LC_X8_Y19_N7  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[93][0]~24123  ; LC_X10_Y18_N8 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[94][0]~24112  ; LC_X10_Y15_N0 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[95][0]~24179  ; LC_X10_Y20_N4 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[96][0]~24181  ; LC_X9_Y21_N7  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[97][0]~24321  ; LC_X11_Y16_N9 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[98][0]~24329  ; LC_X11_Y16_N3 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[99][0]~24253  ; LC_X10_Y17_N6 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|buffin:buff0|ram[9][0]~24273   ; LC_X12_Y18_N1 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|sjls_cpum:cpum|Decoder5~215    ; LC_X28_Y2_N2  ; 4       ; Sync. load                 ; no     ; --                   ; --               ;
; buffcpu:cpu0|sjls_cpum:cpum|da[14]~4285     ; LC_X30_Y5_N7  ; 7       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|sjls_cpum:cpum|da[3]~4342      ; LC_X30_Y5_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|sjls_cpum:cpum|da[4]~4340      ; LC_X30_Y5_N9  ; 8       ; Sync. load                 ; no     ; --                   ; --               ;
; buffcpu:cpu0|sjls_cpum:cpum|ddat[0]~580     ; LC_X29_Y3_N5  ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|sjls_cpum:cpum|dwren[0]        ; LC_X28_Y3_N4  ; 5       ; Write enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|sjls_cpum:cpum|idat[11]~612    ; LC_X31_Y4_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|sjls_cpum:cpum|iwren[0]        ; LC_X22_Y4_N4  ; 5       ; Write enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|sjls_cpum:cpum|mar[0]~474      ; LC_X32_Y7_N5  ; 10      ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|sjls_cpum:cpum|outd[0]~634     ; LC_X31_Y4_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|sjls_cpum:cpum|pc[0]~3802      ; LC_X29_Y2_N9  ; 10      ; Sync. load                 ; no     ; --                   ; --               ;
; buffcpu:cpu0|sjls_cpum:cpum|pc[0]~3809      ; LC_X29_Y2_N0  ; 10      ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|sjls_cpum:cpum|pc_back[0]~556  ; LC_X29_Y3_N8  ; 10      ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|sjls_cpum:cpum|pc_back[3]~551  ; LC_X28_Y4_N2  ; 10      ; Sync. load                 ; no     ; --                   ; --               ;
; buffcpu:cpu0|sjls_cpum:cpum|ptr[0]~337      ; LC_X31_Y4_N1  ; 10      ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|sjls_cpum:cpum|ptr[3]~335      ; LC_X30_Y7_N4  ; 10      ; Sync. load                 ; no     ; --                   ; --               ;
; buffcpu:cpu0|sjls_cpum:cpum|r_0[1]~1764     ; LC_X27_Y6_N5  ; 15      ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|sjls_cpum:cpum|r_0[5]~1767     ; LC_X31_Y22_N4 ; 9       ; Sync. clear                ; no     ; --                   ; --               ;
; buffcpu:cpu0|sjls_cpum:cpum|r_1[1]~1493     ; LC_X27_Y6_N8  ; 15      ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|sjls_cpum:cpum|r_1[8]~1494     ; LC_X31_Y7_N1  ; 9       ; Sync. clear                ; no     ; --                   ; --               ;
; buffcpu:cpu0|sjls_cpum:cpum|r_2[1]~1393     ; LC_X26_Y4_N0  ; 15      ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|sjls_cpum:cpum|r_2[7]~1394     ; LC_X29_Y22_N6 ; 9       ; Sync. clear                ; no     ; --                   ; --               ;
; buffcpu:cpu0|sjls_cpum:cpum|r_3[1]~1363     ; LC_X28_Y6_N2  ; 15      ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|sjls_cpum:cpum|r_3[1]~1371     ; LC_X29_Y22_N4 ; 9       ; Sync. clear                ; no     ; --                   ; --               ;
; buffcpu:cpu0|sjls_cpum:cpum|r_4[1]~1369     ; LC_X26_Y4_N2  ; 15      ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|sjls_cpum:cpum|r_4[8]~1370     ; LC_X31_Y14_N4 ; 9       ; Sync. clear                ; no     ; --                   ; --               ;
; buffcpu:cpu0|sjls_cpum:cpum|r_5[1]~1363     ; LC_X28_Y6_N7  ; 15      ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|sjls_cpum:cpum|r_5[8]~1365     ; LC_X31_Y7_N6  ; 9       ; Sync. clear                ; no     ; --                   ; --               ;
; buffcpu:cpu0|sjls_cpum:cpum|r_6[1]~2057     ; LC_X28_Y6_N4  ; 15      ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|sjls_cpum:cpum|r_6[3]~2064     ; LC_X31_Y7_N2  ; 9       ; Sync. clear                ; no     ; --                   ; --               ;
; buffcpu:cpu0|sjls_cpum:cpum|r_7[1]~1354     ; LC_X28_Y6_N1  ; 15      ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|sjls_cpum:cpum|r_7[5]~1362     ; LC_X29_Y22_N3 ; 9       ; Sync. clear                ; no     ; --                   ; --               ;
; buffcpu:cpu0|sjls_cpum:cpum|sp[9]~945       ; LC_X26_Y3_N8  ; 10      ; Clock enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|sjls_cpum:cpum|swren[0]        ; LC_X28_Y2_N7  ; 4       ; Write enable               ; no     ; --                   ; --               ;
; buffcpu:cpu0|sjls_cpum:cpum|w[0]~1454       ; LC_X36_Y7_N2  ; 101     ; Sync. load                 ; no     ; --                   ; --               ;
; buffcpu:cpu0|sjls_cpum:cpum|w[2]~1453       ; LC_X26_Y3_N3  ; 35      ; Sync. load                 ; no     ; --                   ; --               ;
; buffcpu:cpu0|sjls_cpum:cpum|x[3]~309        ; LC_X31_Y3_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; clar                                        ; LC_X23_Y4_N0  ; 97      ; Async. clear, Clock enable ; yes    ; Global Clock         ; GCLK3            ;
; clk27                                       ; PIN_153       ; 1       ; Clock                      ; no     ; --                   ; --               ;
; fw~224                                      ; LC_X18_Y22_N9 ; 24      ; Clock enable               ; no     ; --                   ; --               ;
; writ~239                                    ; LC_X15_Y22_N7 ; 24      ; Clock enable               ; no     ; --                   ; --               ;
+---------------------------------------------+---------------+---------+----------------------------+--------+----------------------+------------------+


+----------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                    ;
+---------------------------------------------+--------------+---------+----------------------+------------------+
; Name                                        ; Location     ; Fan-Out ; Global Resource Used ; Global Line Name ;
+---------------------------------------------+--------------+---------+----------------------+------------------+
; RE_N                                        ; PIN_28       ; 27      ; Global Clock         ; GCLK2            ;
; altpll0:altp0|altpll:altpll_component|_clk0 ; PLL_2        ; 1575    ; Global Clock         ; GCLK7            ;
; clar                                        ; LC_X23_Y4_N0 ; 97      ; Global Clock         ; GCLK3            ;
+---------------------------------------------+--------------+---------+----------------------+------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                              ;
+--------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                               ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------+---------+
; buffcpu:cpu0|sjls_cpum:cpum|w[10]~1461                                                                             ; 673     ;
; buffcpu:cpu0|sjls_cpum:cpum|w[9]~1460                                                                              ; 651     ;
; buffcpu:cpu0|sjls_cpum:cpum|w[11]~1462                                                                             ; 343     ;
; buffcpu:cpu0|sjls_cpum:cpum|q_w~8                                                                                  ; 218     ;
; buffcpu:cpu0|buffin:buff0|ptro[5]                                                                                  ; 174     ;
; buffcpu:cpu0|buffin:buff0|ptro[6]                                                                                  ; 173     ;
; buffcpu:cpu0|buffin:buff0|ptro[4]                                                                                  ; 169     ;
; buffcpu:cpu0|buffin:buff0|ptro[3]                                                                                  ; 169     ;
; buffcpu:cpu0|buffin:buff0|ptro[1]                                                                                  ; 165     ;
; buffcpu:cpu0|buffin:buff0|ptro[2]                                                                                  ; 164     ;
; buffcpu:cpu0|sjls_cpum:cpum|lda                                                                                    ; 161     ;
; buffcpu:cpu0|buffin:buff0|ram[112][6]~24080                                                                        ; 135     ;
; buffcpu:cpu0|sjls_cpum:cpum|r_6~2061                                                                               ; 133     ;
; buffcpu:cpu0|sjls_cpum:cpum|r_6~2060                                                                               ; 133     ;
; buffcpu:cpu0|sjls_cpum:cpum|r_6~2059                                                                               ; 133     ;
; buffcpu:cpu0|sjls_cpum:cpum|r_6~2058                                                                               ; 133     ;
; buffcpu:cpu0|sjls_cpum:cpum|r_6~2052                                                                               ; 133     ;
; SW[10]                                                                                                             ; 130     ;
; SW[11]                                                                                                             ; 130     ;
; SW[9]                                                                                                              ; 130     ;
; SW[8]                                                                                                              ; 130     ;
; SW[7]                                                                                                              ; 130     ;
; SW[6]                                                                                                              ; 130     ;
; SW[5]                                                                                                              ; 130     ;
; SW[4]                                                                                                              ; 130     ;
; buffcpu:cpu0|sjls_cpum:cpum|r_6~2072                                                                               ; 130     ;
; buffcpu:cpu0|sjls_cpum:cpum|r_6~2071                                                                               ; 130     ;
; buffcpu:cpu0|sjls_cpum:cpum|r_6~2070                                                                               ; 130     ;
; buffcpu:cpu0|sjls_cpum:cpum|r_6~2069                                                                               ; 130     ;
; buffcpu:cpu0|sjls_cpum:cpum|r_6~2068                                                                               ; 130     ;
; buffcpu:cpu0|sjls_cpum:cpum|r_6~2067                                                                               ; 130     ;
; buffcpu:cpu0|sjls_cpum:cpum|r_6~2066                                                                               ; 130     ;
; buffcpu:cpu0|sjls_cpum:cpum|r_6~2065                                                                               ; 130     ;
; buffcpu:cpu0|sjls_cpum:cpum|r_6~2063                                                                               ; 130     ;
; buffcpu:cpu0|sjls_cpum:cpum|r_6~2077                                                                               ; 128     ;
; buffcpu:cpu0|sjls_cpum:cpum|r_6~2062                                                                               ; 125     ;
; buffcpu:cpu0|sjls_cpum:cpum|w[0]~1454                                                                              ; 101     ;
; buffcpu:cpu0|buffin:buff0|ptr[4]                                                                                   ; 94      ;
; buffcpu:cpu0|buffin:buff0|ptr[6]                                                                                   ; 93      ;
; buffcpu:cpu0|buffin:buff0|ptri[6]                                                                                  ; 70      ;
; buffcpu:cpu0|buffin:buff0|ptr[5]                                                                                   ; 69      ;
; buffcpu:cpu0|sjls_cpum:cpum|r_0[12]~1759                                                                           ; 62      ;
; buffcpu:cpu0|sjls_cpum:cpum|r_0[12]~1758                                                                           ; 62      ;
; buffcpu:cpu0|sjls_cpum:cpum|r_0[5]~1766                                                                            ; 60      ;
; buffcpu:cpu0|sjls_cpum:cpum|r_0[5]~1765                                                                            ; 60      ;
; buffcpu:cpu0|sjls_cpum:cpum|altsyncram0:iram|altsyncram:altsyncram_component|altsyncram_e5d1:auto_generated|q_a[9] ; 59      ;
; buffcpu:cpu0|buffin:buff0|q[3]~46924                                                                               ; 54      ;
; buffcpu:cpu0|buffin:buff0|befw[6]                                                                                  ; 50      ;
; buffcpu:cpu0|sjls_cpum:cpum|r_0[12]~1757                                                                           ; 48      ;
; always1~3                                                                                                          ; 47      ;
+--------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+--------------------------------------------------+
; Name                                                                                                                   ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF          ; Location                                         ;
+------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+--------------------------------------------------+
; buffcpu:cpu0|sjls_cpum:cpum|altsyncram0:iram|altsyncram:altsyncram_component|altsyncram_e5d1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 1024         ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 16384 ; 1024                        ; 16                          ; --                          ; --                          ; 16384               ; 4    ; imem16_4.mif ; M4K_X33_Y5, M4K_X33_Y4, M4K_X33_Y6, M4K_X33_Y7   ;
; buffcpu:cpu0|sjls_cpum:cpum|altsyncram4:dram|altsyncram:altsyncram_component|altsyncram_toh1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 1024         ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 16384 ; 1024                        ; 16                          ; --                          ; --                          ; 16384               ; 4    ; imem16_4.mif ; M4K_X33_Y11, M4K_X33_Y9, M4K_X33_Y8, M4K_X33_Y10 ;
; buffcpu:cpu0|sjls_cpum:cpum|altsyncram4:sram|altsyncram:altsyncram_component|altsyncram_toh1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 1024         ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 16384 ; 1024                        ; 10                          ; --                          ; --                          ; 10240               ; 3    ; imem16_4.mif ; M4K_X19_Y4, M4K_X19_Y6, M4K_X19_Y5               ;
+------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+--------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------+
; Interconnect Usage Summary                            ;
+----------------------------+--------------------------+
; Interconnect Resource Type ; Usage                    ;
+----------------------------+--------------------------+
; C4s                        ; 11,835 / 30,600 ( 39 % ) ;
; Direct links               ; 739 / 43,552 ( 2 % )     ;
; Global clocks              ; 3 / 8 ( 38 % )           ;
; LAB clocks                 ; 73 / 312 ( 23 % )        ;
; LUT chains                 ; 657 / 10,854 ( 6 % )     ;
; Local interconnects        ; 14,531 / 43,552 ( 33 % ) ;
; M4K buffers                ; 42 / 1,872 ( 2 % )       ;
; R4s                        ; 10,287 / 28,560 ( 36 % ) ;
+----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+--------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 7.96) ; Number of LABs  (Total = 1003) ;
+--------------------------------------------+--------------------------------+
; 1                                          ; 26                             ;
; 2                                          ; 19                             ;
; 3                                          ; 26                             ;
; 4                                          ; 68                             ;
; 5                                          ; 54                             ;
; 6                                          ; 67                             ;
; 7                                          ; 48                             ;
; 8                                          ; 154                            ;
; 9                                          ; 82                             ;
; 10                                         ; 459                            ;
+--------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 0.84) ; Number of LABs  (Total = 1003) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 42                             ;
; 1 Clock                            ; 391                            ;
; 1 Clock enable                     ; 115                            ;
; 1 Sync. clear                      ; 36                             ;
; 1 Sync. load                       ; 35                             ;
; 2 Clock enables                    ; 221                            ;
+------------------------------------+--------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+---------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 8.92) ; Number of LABs  (Total = 1003) ;
+---------------------------------------------+--------------------------------+
; 0                                           ; 0                              ;
; 1                                           ; 26                             ;
; 2                                           ; 9                              ;
; 3                                           ; 7                              ;
; 4                                           ; 29                             ;
; 5                                           ; 41                             ;
; 6                                           ; 58                             ;
; 7                                           ; 57                             ;
; 8                                           ; 151                            ;
; 9                                           ; 91                             ;
; 10                                          ; 425                            ;
; 11                                          ; 25                             ;
; 12                                          ; 24                             ;
; 13                                          ; 13                             ;
; 14                                          ; 9                              ;
; 15                                          ; 8                              ;
; 16                                          ; 7                              ;
; 17                                          ; 2                              ;
; 18                                          ; 2                              ;
; 19                                          ; 5                              ;
; 20                                          ; 14                             ;
+---------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 6.65) ; Number of LABs  (Total = 1003) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 6                              ;
; 1                                               ; 45                             ;
; 2                                               ; 42                             ;
; 3                                               ; 55                             ;
; 4                                               ; 78                             ;
; 5                                               ; 160                            ;
; 6                                               ; 115                            ;
; 7                                               ; 88                             ;
; 8                                               ; 121                            ;
; 9                                               ; 78                             ;
; 10                                              ; 175                            ;
; 11                                              ; 9                              ;
; 12                                              ; 7                              ;
; 13                                              ; 3                              ;
; 14                                              ; 2                              ;
; 15                                              ; 12                             ;
; 16                                              ; 7                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 14.18) ; Number of LABs  (Total = 1003) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 0                              ;
; 2                                            ; 4                              ;
; 3                                            ; 25                             ;
; 4                                            ; 14                             ;
; 5                                            ; 10                             ;
; 6                                            ; 19                             ;
; 7                                            ; 12                             ;
; 8                                            ; 32                             ;
; 9                                            ; 16                             ;
; 10                                           ; 30                             ;
; 11                                           ; 76                             ;
; 12                                           ; 117                            ;
; 13                                           ; 113                            ;
; 14                                           ; 84                             ;
; 15                                           ; 33                             ;
; 16                                           ; 80                             ;
; 17                                           ; 61                             ;
; 18                                           ; 55                             ;
; 19                                           ; 79                             ;
; 20                                           ; 55                             ;
; 21                                           ; 88                             ;
+----------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+---------------------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                                   ;
+--------------------------------------------------------------------------------+------------------------+
; Name                                                                           ; Value                  ;
+--------------------------------------------------------------------------------+------------------------+
; Mid Wire Use - Fit Attempt 1                                                   ; 49                     ;
; Mid Slack - Fit Attempt 1                                                      ; 25970                  ;
; Internal Atom Count - Fit Attempt 1                                            ; 7983                   ;
; LE/ALM Count - Fit Attempt 1                                                   ; 7983                   ;
; LAB Count - Fit Attempt 1                                                      ; 1003                   ;
; Outputs per Lab - Fit Attempt 1                                                ; 6.662                  ;
; Inputs per LAB - Fit Attempt 1                                                 ; 13.619                 ;
; Global Inputs per LAB - Fit Attempt 1                                          ; 0.433                  ;
; LAB Constraint 'non-global clock / CE pair + async load' - Fit Attempt 1       ; 0:1003                 ;
; LAB Constraint 'ce + sync load' - Fit Attempt 1                                ; 0:652;1:92;2:259       ;
; LAB Constraint 'non-global controls' - Fit Attempt 1                           ; 0:640;1:95;2:249;3:19  ;
; LAB Constraint 'un-route combination' - Fit Attempt 1                          ; 0:640;1:95;2:249;3:19  ;
; LAB Constraint 'non-global with asyn_clear' - Fit Attempt 1                    ; 0:616;1:107;2:254;3:26 ;
; LAB Constraint 'un-route with async_clear' - Fit Attempt 1                     ; 0:616;1:107;2:254;3:26 ;
; LAB Constraint 'non-global async clear + sync clear' - Fit Attempt 1           ; 0:963;1:40             ;
; LAB Constraint 'global non-clock/non-asynch_clear' - Fit Attempt 1             ; 0:1003                 ;
; LAB Constraint 'ygr_cl_ngclk_gclkce_sload_aload_constraint' - Fit Attempt 1    ; 0:652;1:316;2:35       ;
; LAB Constraint 'global control signals' - Fit Attempt 1                        ; 0:612;1:348;2:43       ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1                    ; 0:612;1:151;2:240      ;
; LAB Constraint 'aload_aclr pair with aload used' - Fit Attempt 1               ; 0:1003                 ;
; LAB Constraint 'aload_aclr pair' - Fit Attempt 1                               ; 0:612;1:378;2:13       ;
; LAB Constraint 'sload_sclear pair' - Fit Attempt 1                             ; 0:689;1:314            ;
; LAB Constraint 'invert_a constraint' - Fit Attempt 1                           ; 0:36;1:967             ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1                      ; 0:755;1:248            ;
; LAB Constraint 'use of ADATA or SDATA by registers constraint' - Fit Attempt 1 ; 0:1003                 ;
; LEs in Chains - Fit Attempt 1                                                  ; 2304                   ;
; LEs in Long Chains - Fit Attempt 1                                             ; 2064                   ;
; LABs with Chains - Fit Attempt 1                                               ; 279                    ;
; LABs with Multiple Chains - Fit Attempt 1                                      ; 0                      ;
; Time - Fit Attempt 1                                                           ; 51                     ;
; Time in tsm_tan.dll - Fit Attempt 1                                            ; 0.765                  ;
+--------------------------------------------------------------------------------+------------------------+


+---------------------------------------------+
; Advanced Data - Placement                   ;
+-------------------------------------+-------+
; Name                                ; Value ;
+-------------------------------------+-------+
; Auto Fit Point 2 - Fit Attempt 1    ; ff    ;
; Early Wire Use - Fit Attempt 1      ; 21    ;
; Early Slack - Fit Attempt 1         ; 13035 ;
; Auto Fit Point 2 - Fit Attempt 1    ; ff    ;
; Auto Fit Point 4 - Fit Attempt 1    ; ff    ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff    ;
; Mid Wire Use - Fit Attempt 1        ; 38    ;
; Mid Slack - Fit Attempt 1           ; 20522 ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff    ;
; Late Wire Use - Fit Attempt 1       ; 42    ;
; Late Slack - Fit Attempt 1          ; 20522 ;
; Peak Regional Wire - Fit Attempt 1  ; 0.000 ;
; Time - Fit Attempt 1                ; 19    ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 1.235 ;
+-------------------------------------+-------+


+---------------------------------------------+
; Advanced Data - Routing                     ;
+-------------------------------------+-------+
; Name                                ; Value ;
+-------------------------------------+-------+
; Early Slack - Fit Attempt 1         ; 27961 ;
; Early Wire Use - Fit Attempt 1      ; 40    ;
; Peak Regional Wire - Fit Attempt 1  ; 54    ;
; Mid Slack - Fit Attempt 1           ; 21654 ;
; Late Slack - Fit Attempt 1          ; 21654 ;
; Late Wire Use - Fit Attempt 1       ; 38    ;
; Time - Fit Attempt 1                ; 22    ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 5.798 ;
+-------------------------------------+-------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 7.2 Build 151 09/26/2007 SJ Web Edition
    Info: Processing started: Mon Sep 05 21:50:29 2011
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off sanji -c sanji
Info: Selected device EP1C12Q240C8 for design "sanji"
Info: Implementing parameter values for PLL "altpll0:altp0|altpll:altpll_component|pll"
    Info: Implementing clock multiplication of 2, clock division of 3, and phase shift of 0 degrees (0 ps) for altpll0:altp0|altpll:altpll_component|_clk0 port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: The Fitter has identified 1 logical partitions of which 0 have a previous placement to use
    Info: Previous placement does not exist for 9057 of 9057 atoms in partition Top
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP1C6Q240C8 is compatible
Info: Fitter converted 2 user pins into dedicated programming pins
    Info: Pin ~nCSO~ is reserved at location 24
    Info: Pin ~ASDO~ is reserved at location 37
Info: Fitter is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Completed User Assigned Global Signals Promotion Operation
Info: DQS I/O pins require 0 global routing resources
Info: Promoted PLL clock signals
    Info: Promoted signal "altpll0:altp0|altpll:altpll_component|_clk0" to use global clock (user assigned)
Info: Completed PLL Placement Operation
Info: Automatically promoted some destinations of signal "RE_N" to use Global clock in PIN 28
    Info: Destination "flge" may be non-global or may not use global clock
    Info: Destination "LEDG~86" may be non-global or may not use global clock
    Info: Destination "always1~6" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "clar" to use Global clock
    Info: Destination "buffcpu:cpu0|sjls_cpum:cpum|ptr[0]~314" may be non-global or may not use global clock
    Info: Destination "buffcpu:cpu0|sjls_cpum:cpum|rea[0]" may be non-global or may not use global clock
    Info: Destination "buffcpu:cpu0|buffin:buff0|q[0]~47288" may be non-global or may not use global clock
    Info: Destination "buffcpu:cpu0|sjls_cpum:cpum|pc_back[0]~556" may be non-global or may not use global clock
    Info: Destination "buffcpu:cpu0|sjls_cpum:cpum|da[15]" may be non-global or may not use global clock
    Info: Destination "buffcpu:cpu0|sjls_cpum:cpum|iwren[0]" may be non-global or may not use global clock
    Info: Destination "buffcpu:cpu0|buffin:buff0|ram[112][6]~24080" may be non-global or may not use global clock
    Info: Destination "buffcpu:cpu0|sjls_cpum:cpum|outd[3]~633" may be non-global or may not use global clock
    Info: Destination "buffcpu:cpu0|sjls_cpum:cpum|da[14]~4285" may be non-global or may not use global clock
    Info: Destination "buffcpu:cpu0|sjls_cpum:cpum|da[3]~4342" may be non-global or may not use global clock
    Info: Limited to 10 non-global destinations
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info: Finished moving registers into I/O cells, LUTs, and RAM blocks
Info: Finished register packing: elapsed time is 00:00:01
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:51
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:19
Info: Estimated most critical path is register to register delay of 32.989 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X16_Y20; Fanout = 34; REG Node = 'buffcpu:cpu0|buffin:buff0|befw[4]'
    Info: 2: + IC(1.227 ns) + CELL(0.114 ns) = 1.341 ns; Loc. = LAB_X14_Y20; Fanout = 14; COMB Node = 'buffcpu:cpu0|buffin:buff0|q[3]~46793'
    Info: 3: + IC(0.063 ns) + CELL(0.590 ns) = 1.994 ns; Loc. = LAB_X14_Y20; Fanout = 7; COMB Node = 'buffcpu:cpu0|buffin:buff0|q[3]~46794'
    Info: 4: + IC(0.539 ns) + CELL(0.114 ns) = 2.647 ns; Loc. = LAB_X14_Y20; Fanout = 4; COMB Node = 'buffcpu:cpu0|buffin:buff0|q[3]~46795'
    Info: 5: + IC(1.551 ns) + CELL(0.114 ns) = 4.312 ns; Loc. = LAB_X17_Y21; Fanout = 4; COMB Node = 'buffcpu:cpu0|buffin:buff0|q[3]~47885'
    Info: 6: + IC(0.539 ns) + CELL(0.114 ns) = 4.965 ns; Loc. = LAB_X17_Y21; Fanout = 4; COMB Node = 'buffcpu:cpu0|buffin:buff0|q[3]~46797'
    Info: 7: + IC(0.900 ns) + CELL(0.442 ns) = 6.307 ns; Loc. = LAB_X17_Y20; Fanout = 3; COMB Node = 'buffcpu:cpu0|buffin:buff0|q[3]~46811'
    Info: 8: + IC(0.063 ns) + CELL(0.590 ns) = 6.960 ns; Loc. = LAB_X17_Y20; Fanout = 2; COMB Node = 'buffcpu:cpu0|buffin:buff0|q[3]~46815'
    Info: 9: + IC(0.539 ns) + CELL(0.114 ns) = 7.613 ns; Loc. = LAB_X17_Y20; Fanout = 13; COMB Node = 'buffcpu:cpu0|buffin:buff0|q[3]~46816'
    Info: 10: + IC(0.539 ns) + CELL(0.114 ns) = 8.266 ns; Loc. = LAB_X17_Y20; Fanout = 6; COMB Node = 'buffcpu:cpu0|buffin:buff0|q[3]~46817'
    Info: 11: + IC(0.539 ns) + CELL(0.114 ns) = 8.919 ns; Loc. = LAB_X17_Y20; Fanout = 8; COMB Node = 'buffcpu:cpu0|buffin:buff0|q[3]~46825'
    Info: 12: + IC(1.050 ns) + CELL(0.292 ns) = 10.261 ns; Loc. = LAB_X16_Y19; Fanout = 2; COMB Node = 'buffcpu:cpu0|buffin:buff0|q[3]~46826'
    Info: 13: + IC(0.675 ns) + CELL(0.590 ns) = 11.526 ns; Loc. = LAB_X14_Y19; Fanout = 14; COMB Node = 'buffcpu:cpu0|buffin:buff0|q[3]~46829'
    Info: 14: + IC(0.063 ns) + CELL(0.590 ns) = 12.179 ns; Loc. = LAB_X14_Y19; Fanout = 4; COMB Node = 'buffcpu:cpu0|buffin:buff0|q[3]~46842'
    Info: 15: + IC(0.063 ns) + CELL(0.590 ns) = 12.832 ns; Loc. = LAB_X14_Y19; Fanout = 17; COMB Node = 'buffcpu:cpu0|buffin:buff0|q[3]~46859'
    Info: 16: + IC(1.373 ns) + CELL(0.292 ns) = 14.497 ns; Loc. = LAB_X17_Y18; Fanout = 2; COMB Node = 'buffcpu:cpu0|buffin:buff0|q[3]~46871'
    Info: 17: + IC(0.063 ns) + CELL(0.590 ns) = 15.150 ns; Loc. = LAB_X17_Y18; Fanout = 2; COMB Node = 'buffcpu:cpu0|buffin:buff0|q[3]~46890'
    Info: 18: + IC(1.578 ns) + CELL(0.114 ns) = 16.842 ns; Loc. = LAB_X15_Y15; Fanout = 13; COMB Node = 'buffcpu:cpu0|buffin:buff0|q[3]~46891'
    Info: 19: + IC(0.539 ns) + CELL(0.114 ns) = 17.495 ns; Loc. = LAB_X15_Y15; Fanout = 6; COMB Node = 'buffcpu:cpu0|buffin:buff0|q[3]~46892'
    Info: 20: + IC(0.783 ns) + CELL(0.590 ns) = 18.868 ns; Loc. = LAB_X16_Y12; Fanout = 28; COMB Node = 'buffcpu:cpu0|buffin:buff0|q[3]~46925'
    Info: 21: + IC(0.752 ns) + CELL(0.590 ns) = 20.210 ns; Loc. = LAB_X15_Y11; Fanout = 13; COMB Node = 'buffcpu:cpu0|buffin:buff0|q[3]~47238'
    Info: 22: + IC(0.361 ns) + CELL(0.292 ns) = 20.863 ns; Loc. = LAB_X15_Y11; Fanout = 1; COMB Node = 'buffcpu:cpu0|buffin:buff0|q[3]~47239'
    Info: 23: + IC(0.063 ns) + CELL(0.590 ns) = 21.516 ns; Loc. = LAB_X15_Y11; Fanout = 13; COMB Node = 'buffcpu:cpu0|buffin:buff0|q[3]~47241'
    Info: 24: + IC(1.160 ns) + CELL(0.590 ns) = 23.266 ns; Loc. = LAB_X17_Y7; Fanout = 1; COMB Node = 'buffcpu:cpu0|buffin:buff0|q~47440'
    Info: 25: + IC(0.836 ns) + CELL(0.590 ns) = 24.692 ns; Loc. = LAB_X18_Y10; Fanout = 1; COMB Node = 'buffcpu:cpu0|buffin:buff0|q~47441'
    Info: 26: + IC(0.593 ns) + CELL(0.114 ns) = 25.399 ns; Loc. = LAB_X18_Y10; Fanout = 1; COMB Node = 'buffcpu:cpu0|buffin:buff0|q~47442'
    Info: 27: + IC(1.130 ns) + CELL(0.590 ns) = 27.119 ns; Loc. = LAB_X16_Y9; Fanout = 1; COMB Node = 'buffcpu:cpu0|buffin:buff0|q~47443'
    Info: 28: + IC(0.593 ns) + CELL(0.114 ns) = 27.826 ns; Loc. = LAB_X16_Y9; Fanout = 1; COMB Node = 'buffcpu:cpu0|buffin:buff0|q~47444'
    Info: 29: + IC(1.387 ns) + CELL(0.292 ns) = 29.505 ns; Loc. = LAB_X18_Y7; Fanout = 1; COMB Node = 'buffcpu:cpu0|buffin:buff0|q~47449'
    Info: 30: + IC(0.211 ns) + CELL(0.442 ns) = 30.158 ns; Loc. = LAB_X18_Y7; Fanout = 1; COMB Node = 'buffcpu:cpu0|buffin:buff0|q~47454'
    Info: 31: + IC(0.593 ns) + CELL(0.114 ns) = 30.865 ns; Loc. = LAB_X18_Y7; Fanout = 1; COMB Node = 'buffcpu:cpu0|buffin:buff0|q~47455'
    Info: 32: + IC(0.539 ns) + CELL(0.114 ns) = 31.518 ns; Loc. = LAB_X18_Y7; Fanout = 1; COMB Node = 'buffcpu:cpu0|buffin:buff0|q~47456'
    Info: 33: + IC(0.361 ns) + CELL(0.292 ns) = 32.171 ns; Loc. = LAB_X18_Y7; Fanout = 1; COMB Node = 'buffcpu:cpu0|buffin:buff0|q~47457'
    Info: 34: + IC(0.211 ns) + CELL(0.607 ns) = 32.989 ns; Loc. = LAB_X18_Y7; Fanout = 1; REG Node = 'buffcpu:cpu0|buffin:buff0|q[2]'
    Info: Total cell delay = 11.513 ns ( 34.90 % )
    Info: Total interconnect delay = 21.476 ns ( 65.10 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 35% of the available device resources
    Info: Peak interconnect usage is 54% of the available device resources in the region that extends from location X21_Y14 to location X31_Y27
Info: Fitter routing operations ending: elapsed time is 00:00:22
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Generated suppressed messages file C:/2013透明三级流水线/sanji.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 1 warning
    Info: Allocated 210 megabytes of memory during processing
    Info: Processing ended: Mon Sep 05 21:52:23 2011
    Info: Elapsed time: 00:01:54


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/2013透明三级流水线/sanji.fit.smsg.


