---
id: ATE-DC测试
title: ATE - DC 测试 🚧
---

## DC 测试与电阻率的关系

对绝大多数的 DC 测试而言，实质上是在验证半导体的电阻率，而解释电阻率用的就是欧姆定律。如需验证 DC 测试流程的可行性，也可以借电阻器来等效 DUT，以排除 DUT 之外的问题。比方说，在芯片规格书里出现的参数 VOL：

| Parameter | Description        | Test Conditions        | Min | Max | Units |
| --------- | ------------------ | ---------------------- | --- | --- | ----- |
| VOL       | Output LOW Voltage | VDD = Min, IOL = 8.0mA |     | 0.4 | V     |

我们可以看出，VOL 最大值为 0.4V，IOL 为 8mA，即当输出逻辑低电平的情况下，必须是在不大于 0.4V 的电压下产生 8mA 的电流，所以我们可以得出，这个器件的最大电阻不超过 50Ω。所以，可以借用不大于 50Ω 的电阻替代 DUT，以验证测试流程。我们的目的是把问题聚焦在 DUT 上，而非 DUT 以外的问题。

## VOH 与 IOH

VOH 表示输出（O）为高电平（H）时的最小电压值（V），即高电平输出时不会被识别成逻辑 0 的最低电压阈值。IOH 表示输出（O）为高电平时（H）时电流源的驱动能力（I）。

举个例子，下表是 256 x 4 Static RAM 的 VOH 和 IOH 参数：

| Parameter | Description         | Test Conditions           | Min | Max | Units |
| --------- | ------------------- | ------------------------- | --- | --- | ----- |
| VOH       | Output HIGH Voltage | VDD = 4.75V, IOH = -5.2mA | 2.4 |     | V     |

VOH 与 IOH 衡量的是引脚在高电平（逻辑 1）输出状态下的电阻，用来确保该电阻满足功能需求，保证在适当输出的电压下能维持特定的电流值。

### VOH 与 IOH 测试（串行静态法）

使用静态（DC）测试方法测量 VOH 与 IOH ，需要先通过预处理，将特定引脚输出设置为高电平，使用 PMU 向引脚吸收恒定的 IOH，等待 1-5 毫秒（在 PMU 设 delay），并将测得的 VOH 电压与规范值相比较，如果低于规范值则为不通过。

![](https://cos.wiki-power.com/img/20220728143124.png)

需要注意的事项：

- 这种方法测试的是引脚输出 Buffer 的电阻。
- 因为 IOH 是从 DUT 流向 PMU，所以它是一个负电流值。
- 因为施加的是恒流，所以需要设置电压钳，如果测出电压超出了钳位电压，有可能是逻辑设成了低电平。
- VDDmin 参数表示能使 DUT 正常进行测试的最小供电电压，再小将无法得出准确的测试结果。

## VOL 与 IOL

VOL 表示输出（O）为低电平（L）时的最大电压值（V），即低电平输出下不会被识别成逻辑 1 的最高电压阈值。IOL 表示输出（O）为低电平时（L）时电流源的驱动能力（I）。

举个例子，下表是 256 x 4 Static RAM 的 VOL 和 IOL 参数：

| Parameter | Description        | Test Conditions          | Min | Max | Units |
| --------- | ------------------ | ------------------------ | --- | --- | ----- |
| VOL       | Output LOW Voltage | VDD = 4.75V, IOL = 8.0mA |     | 0.4 | V     |

VOL 与 IOL 衡量的是引脚在低电平（逻辑 0）输出状态下的电阻，用来确保该电阻满足功能需求，保证在适当输出的电压下能维持吸收特定的电流值。

### VOL 与 IOL 测试（串行静态法）

如果使用静态（DC）测试方法，需要先通过预处理，将特定引脚输出设置为低电平，使用 PMU 向引脚施加恒定的 IOL，等待 1-5 毫秒（在 PMU 设 delay），并将测得的 VOL 电压与规范值相比较，如果高于规范值则为不通过。

![](https://cos.wiki-power.com/img/20220728150542.png)

需要注意的事项：

- 这种方法测试的是引脚输入 Buffer 的电阻。
- 因为 IOL 是从 PMU 流向 DUT，所以它是一个正电流值。
- 因为施加的是恒流，所以需要设置电压钳，如果测出电压低于钳位电压，有可能是逻辑设成了高电平。
- VDDmin 参数表示能使 DUT 正常进行测试的最小供电电压，再小将无法得出准确的测试结果。

## IDD 与 Gross IDD

IDD 表示的是 CMOS 电路中从漏极（D）到漏极（D）的电流（I），如果是 TTL 电路则称为 ICC（从集电极到集电极的电流）。

Gross IDD 指的是流入 VDD 管脚的总电流，在 Wafer Probe 或成品阶段都可以进行测试。

测试 Gross IDD 的目的是判断能否继续对 DUT 进行测试，通常紧接于 Open-Short 测试之后，是 DUT 通电之后的第一个测试。如果 DUT 消耗的电流异常大，则有可能损坏测试的硬件。如果 Gross IDD 测试不通过，那之后的测试流程也不用继续下去了。

在 Gross IDD 测试阶段时，还不知道预处理是否可以正常进行，所以需要放宽 IDD 规范。待 Gross IDD 测试通过之后进行预处理程序，才可以准确定义出 IDD 规范电流。

Gross IDD 测试需要先通过重置，以将所有输入引脚设低 / 高电平，通常 VIL 设置为 0V、VIH 设置为 VDD，所有输出引脚空载（否则可能使 IDD 变大）。然后测量输入电源的总电流，如果电流值超限则视为不通过。其测试拓扑图如下：

![](https://cos.wiki-power.com/img/20220728162655.png)

需要注意的事项：

- 需要设置电流钳，防止电流过大损坏测试设备。
- 如果出现负电流，也代表测试不通过。
- 如果测试发生错误，可以先排除是测试设备的问题，不加芯片空着 socket 跑测试，其电流应该是 0，否则意味着 DUT 以外的设备也在消耗电流。

### IDD 测试（静态法）

IDD 静态测试代表在 DUT 在测试时不改变其状态。静态 IDD 与 Gross IDD 测试的区别是，Gross IDD 还没有预处理程序，只是一种粗测，而静态 IDD 测试是已有预处理模式，通过预处理后再进行的测试。

举个例子，下表是一个 IDD 参数样本：

| Parameter  | Description          | Test Conditions                   | Min | Max | Units |
| ---------- | -------------------- | --------------------------------- | --- | --- | ----- |
| IDD Static | Power Supply Current | VDD = 5.25V, inputs = VDD, Iout=0 |     | +22 | µA    |

静态 IDD 是为了确保当 DUT 预处理到其最低电流消耗逻辑时，电流消耗不会超过规范值。

静态 IDD 测试是测量流入 VDD 引脚的总电流，通过测试向量模式，将器件预处理为消耗电流最少、且保持在静态的状态，随后将测试结果与规范值比较，得出结论。影响测试结果的因素有：VIL、VIH、VDD、向量序列、输出负载情况。

如果预计 IDD 比较小，通常需要在上电与测试之间加延时，以将旁路或寄生电容充满电，避免造成干扰。

![](https://cos.wiki-power.com/img/20220728162341.png)

如果需要测试不同逻辑下的静态电流，那么可以使用 IDDQ 测试，以提供更好的测试覆盖率。

### IDD 测试（动态法）

IDD 动态测试的目的，是测试 DUT 在 **动态执行功能** 时（通常为 DUT 最大工频）消耗的电流，确保其不会超过规范值。影响测试结果的因素有：VIL、VIH、VDD、测试频率、向量序列和输出负载情况。

举个例子，下表是一个动态 IDD 参数样本：

| Parameter   | Description          | Test Conditions                             | Min | Max | Units |
| ----------- | -------------------- | ------------------------------------------- | --- | --- | ----- |
| IDD Dynamic | Power Supply Current | VDD = 5.25V（commercial）, f=f_max（66MHz） |     | +18 | mA    |

![](https://cos.wiki-power.com/img/20220728171447.png)

## IIL 与 IIH

IIL 指的是引脚低电平（L）时的输入（I）电流（I）；IIH 指的是引脚高电平（H）时的输入（I）电流（I）。举个例子，下表是 256 x 4 Static RAM 的 IIL 和 IIH 参数：

| Parameter | Description        | Test Conditions        | Min | Max | Units |
| --------- | ------------------ | ---------------------- | --- | --- | ----- |
| IIL, IIH  | Input Load Current | Vss ≤ Vin ≤ VDD(5.25V) | -10 | +10 | µA    |

IIL 用于衡量的是输入引脚到 VDD 的电阻值；IIH 衡量输入引脚到 VSS 的电阻值。该测试用于确保输入电阻满足设计需求、输入电流不会超标。IIL 与 IIH 可通过以下集中方法进行测试：

### IIL/IIH 测试（串行静态法）

测试 IIL，首先要供 VDDmax 的电源给 DUT，将 DUT 所有输入引脚设高电平（VIH），随后使用 PMU 将每个输入引脚拉低，最终将检测的电流与标称值比较。

测试 IIH，首先要供 VDDmax 的电源给 DUT，将 DUT 所有输入引脚设低电平（VIL），随后使用 PMU 将每个输入引脚拉高，最终将检测的电流与标称值比较。

如果同时拉高拉低所有引脚会导致 DUT 出问题，则可以改为一个一个引脚测试，在测试下一个引脚前，将当前被测引脚复位。其缺点是耗时间。

### IIL 输入漏电流测试（串行法）

![](https://cos.wiki-power.com/img/20220729100620.png)

使用串行方法，对输入引脚进行 IIL 漏电流测试，首先要供 VDDmax 的电源给 DUT，将 DUT 所有输入引脚设高电平（VIH），随后使用 PMU 将单个输入引脚拉低到地，等待 1~5 微秒，将检测的电流与标称值比较。如果小于 -10µA（电流能够灌进 DUT）即视为不通过。

### IIH 输入漏电流测试（串行法）

![](https://cos.wiki-power.com/img/20220729100739.png)

使用串行方法，对输入引脚进行 IIH 漏电流测试，首先要供 VDDmax 的电源给 DUT，将 DUT 所有输入引脚设低电平（VIL），随后使用 PMU 将单个输入引脚拉高到 VDDmax，等待 1~5 微秒，将检测的电流与标称值比较。如果高于 +10µA（电流能够流出 DUT）即视为不通过。

IIL/IIH 的输入电流测试，通常仅能在纯输入引脚上执行。如果遇到双向引脚，需要加输出负载，将其电平稳定拉高或拉低，否则可能在保护器件上产生电流，影响测试结果。

### IIL/IIH 输入漏电流测试（并行法）

在一些测试系统上，能对漏电流进行并行测量。并行测试法（Parallel Test Method）指的是能够以单个为基础，同时进行所有测量。并行测漏电流是用多个 PMU 对多个 pin 分别进行测量，所有输入引脚都被强制拉高，并且并行（同时）测量每个引脚的电流，随后将测试结果与标称值做比较得出结论。

![](https://cos.wiki-power.com/img/20220729103317.png)

首先要供 VDDmax 的电源给 DUT，使用多个 PMU 对每个输入引脚强制拉高到 VDDmax（测 IIH），等待 1~5 微秒，得出结论。随后再拉低至 VSS（测 IIL）。

此方法的特定是可以同时测量每个引脚单个电流，快速完成 IIL/IIH 测试；缺点是输入引脚间的泄露更难检测到，因为所有输入都保持在相同的水平。

### IIL/IIH 输入漏电流测试（组合法）

一些系统能对漏电流进行组合测试。组合测试（Ganged Method）
指的是将 PMU 连接到所有输入一脚，测漏电流的总和。所有输入引脚强制拉高测总的漏电流，再强制拉低测总漏电流，再与标称值对比得出结论。

![](https://cos.wiki-power.com/img/20220729104449.png)

组合测试的电流限额是单个引脚的标称值，如果测试结果超限，则必须换回串行测试重测，这种测试对拥有高阻抗输入引脚的 CMOS 器件测试效果比较好。

## 上下拉阻性输入（Resistive Inputs）

有些输入引脚可能有主动上拉、下拉结构。在器件规格书内会定义电流范围，在这里我们假设输入引脚会消耗 100µA 左右的电流。由于此类引脚结构相异，所以不能组合测试，需要单独测试每个引脚（串行或并行测试）。并且，这类阻性输入也会影响 IDD 的值。

![](https://cos.wiki-power.com/img/20220729130655.png)

测试上下拉阻性输入的目的是，验证输入 Buffer 是否有正确的电源或接地路径。

目的：验证输入缓冲器的制造是否具有正确的 VDD 或接地电阻路径

## 输出扇出能力（Output Fanout）

扇出（Fanout）指的是单个输出引脚根据电压电流参数，驱动多个输入引脚的能力。个人理解就是 **引脚的带驱能力，衡量一个输出引脚可以带得动多少个输入引脚**，此名词容易与 PCB 设计专有名词混淆。

![](https://cos.wiki-power.com/img/20220729132621.png)

如上图，这个 TTL 输出可以拉高大约 17 个输入引脚，或者拉低 30 个输入引脚。在规格书中，引脚的参数会这样表示出来：

| Parameter | Description             | Test Conditions           | Min  | Max | Units |
| --------- | ----------------------- | ------------------------- | ---- | --- | ----- |
| VOH       | Output HIGH Voltage     | VCC = 4.75V, IOH = -2.6mA | 2.4  |     | V     |
| VOL       | Output LOW Voltage      | VCC = 4.75V, IOH = 24mA   |      | 0.4 | V     |
| IIL       | Input LOW Load Current  | Vin = 0.4V                | -800 |     | µA    |
| IIH       | Input HIGH Load Current | Vin = 2.4V                |      | 150 | µA    |

扇出能力在 TTL 和 CMOS 器件之间差别很大，因为 CMOS 输入阻抗高，所以其扇出能力很强（？），一个 CMOS 输出可驱动任意多个 CMOS 输入。而 CMOS 输入引脚像电容器，连接越多输入引脚，电容量越大，在高低电平切换时会存在电容充放电效应。

## IOZL/IOZH

IOZ 指的是输出引脚（O）高阻态（Z）下的漏电流（I）。IOZL 是指引脚低电平（L）状态时的电流；IOZH 是指高电平（H）状态时的电流。

进行高阻输出漏电流测试的目的，是确保双向 / 高阻输出引脚能正常输出高阻状态（关断）。IOZL 测的是输出高阻状态时，引脚对 VDD 的阻值；IOZH 测的是输出高阻状态时，引脚对地的阻值。通常在规格书内是这么表示的：

| Parameter | Description           | Test Conditions                         | Min  | Max  | Units |
| --------- | --------------------- | --------------------------------------- | ---- | ---- | ----- |
| IOZ       | Output Current High-Z | VSS ≤ Vout ≤VDD(5.25V), Output Disabled | -2.0 | +2.0 | µA    |

### IOZL/IOZH 测试（串行静态法）

串行静态测试 IOZL/IOZH，首先需要给器件供 VDD 的电源，并将器件引脚预处理为高阻状态，使用 PMU 强制将引脚拉高 / 拉低，测量电流值，与标称值作比较，得出结论。此测试需要加电流钳。

串行测试的优点是可以准确测量单个引脚的电流值，缺点是慢。

### IOZL/IOZH 测试（并行法）

有些测试系统能进行并行漏电流测量，即多个 PMU 同时（平行）测量多个引脚，此处不多赘述，优点是快。

## 输入电压钳 VI（Input Clamp）

输入电压钳 VI 指的是当在 TTL 器件（非 CMOS）输入引脚（I）上施加负电流（抽取电流）时，在引脚上测得的电压（V）。此测试的目的是为了验证三极管发射极和地之间钳位二极管的完整性。它在规格书上是这样表示的：

| Parameter | Description         | Test Conditions        | Min | Max  | Units |
| --------- | ------------------- | ---------------------- | --- | ---- | ----- |
| VI        | Input Clamp Voltage | VCC = Min, Iin = -18mA |     | +1.5 | V     |

测量输入电压钳，首先要确保这是个 TTL 器件的输入引脚，然后供 VCCmin 的电源，在设置了电压钳后，使用 PMU 施加-18mA 的电流（抽取 18mA 电流），随后测量得到引脚上的电压值，与标称值相对比。

![](https://cos.wiki-power.com/img/20220729145425.png)

### VI 测试（串行静态法）

串行静态法测 VI，就是 PMU 施加约-15mA~-20mA 电流，测引脚上的电压，并与标称值比较（通常为-1.5V）。

## 短路输出电流（IOS）

短路输出电流表示的是当输出引脚（O）在短路条件（S）下产生的电流（I）。目的是衡量当引脚输出高电平，但被短路至零电压时的电阻量，确保在最坏的负载条件下能产生设定的电流值；也表示了 DUT 引脚可提供容性负载充电的最大瞬时电流，可据此计算上升时间。IOS 在规格书中是这样表示的：

| Parameter | Description                  | Test Conditions                                                                  | Min | Max | Units |
| --------- | ---------------------------- | -------------------------------------------------------------------------------- | --- | --- | ----- |
| IOS       | Output Short Circuit Current | Vout = 0V, VDD = 5.25V, \*Short only 1 output at a time for no longer than 1 sec | -85 | -30 | mA    |

对 IOS 的测试，首先对器件预处理，使得引脚输出高电平，随后用 PMU 将引脚拉低至 0V，测量输出电流并与标称值对比，得出结论。

在对 IOS 的测试中，需要有合理的逻辑以避免热切换。需要首先将 PMU 设置为强制零电流的电压测量模式，连接到 DUT 输出，测量并保存 DUT 的 VOH 电压，随后断开连接并设定 PMU 为拉高至刚刚的 VOH 电压，然后重新连接 DUT（此时两端电压都是 VOH），随后再让 PMU 拉低为 0V，测量电流值。测量完成后，PMU 要恢复拉高到 VOH 才能断开连接。这样可以确保继电器在开关切换时，两端的电压是一致的。

### IOS 测试（串行静态法）

![](https://cos.wiki-power.com/img/20220729152549.png)

注：在测试 IOS 时，VDD 通常要设为 VDDmax。

导致测试不通过的因素：

- **超过上限值**
  - 输出电阻太高，导致电流绝对值不足。
  - 夹具本身有电阻。
  - 没有经过正确的预处理。
- **低于下限值**
  - 输出电阻太低，导致电流绝对值过大。

## 参考与致谢

- 《The Fundamentals Of Digital Semiconductor Testing》
- 《DC Test Theory》

> 本篇文章受 [CC BY-NC-SA 4.0](https://creativecommons.org/licenses/by/4.0/deed.zh) 协议保护，转载请注明出处。