m255
K4
z2
!s11e vcom 2020.1 2020.02, Feb 28 2020
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
Z0 dD:/Universidade-de-Aveiro---LECI/UA/FPGA/aula07/parte1/simulation/modelsim
Edec2_4_en_tb
Z1 w1651828668
Z2 DPx3 std 6 textio 0 22 zE1`LPoLg^DX3Oz^4Fj1K3
Z3 DPx4 ieee 14 std_logic_1164 0 22 cVAk:aDinOX8^VGI1ekP<3
!i122 3
R0
Z4 8D:/Universidade-de-Aveiro---LECI/UA/FPGA/aula07/parte1/Dec2_4En_Tb.vhd
Z5 FD:/Universidade-de-Aveiro---LECI/UA/FPGA/aula07/parte1/Dec2_4En_Tb.vhd
l0
L4 1
V^[E0LLk[1T1?Ca6Wj7N^71
!s100 <aeQ@>9<?>7_gWKXXIk=m0
Z6 OV;C;2020.1;71
32
Z7 !s110 1651828676
!i10b 1
Z8 !s108 1651828676.000000
Z9 !s90 -reportprogress|300|-work|work|D:/Universidade-de-Aveiro---LECI/UA/FPGA/aula07/parte1/Dec2_4En_Tb.vhd|
Z10 !s107 D:/Universidade-de-Aveiro---LECI/UA/FPGA/aula07/parte1/Dec2_4En_Tb.vhd|
!i113 1
Z11 o-work work
Z12 tExplicit 1 CvgOpt 0
Astimulus
Z13 DEx4 work 8 dec2_4en 0 22 kelmI`]8V2^9DZoI7Q_360
R2
R3
Z14 DEx4 work 12 dec2_4_en_tb 0 22 ^[E0LLk[1T1?Ca6Wj7N^71
!i122 3
l17
Z15 L8 41
V]ZSQ<`C0AWmHg72jJi[mz0
!s100 ?oR4YK[OAX@@hAEKY5IPD3
R6
32
R7
!i10b 1
R8
R9
R10
!i113 1
R11
R12
Edec2_4en
Z16 w1651792200
R2
R3
!i122 1
R0
Z17 8D:/Universidade-de-Aveiro---LECI/UA/FPGA/aula07/parte1/Dec2_4En.vhd
Z18 FD:/Universidade-de-Aveiro---LECI/UA/FPGA/aula07/parte1/Dec2_4En.vhd
l0
L4 1
VkelmI`]8V2^9DZoI7Q_360
!s100 ;IV45b2IzjOgBYD7JGz5o2
R6
32
Z19 !s110 1651828560
!i10b 1
Z20 !s108 1651828560.000000
Z21 !s90 -reportprogress|300|-work|work|D:/Universidade-de-Aveiro---LECI/UA/FPGA/aula07/parte1/Dec2_4En.vhd|
Z22 !s107 D:/Universidade-de-Aveiro---LECI/UA/FPGA/aula07/parte1/Dec2_4En.vhd|
!i113 1
R11
R12
Abehavioral
R2
R3
R13
!i122 1
l11
L10 15
V]AUBlBJDZhfYf:=K1C3<A0
!s100 E;5J7LSdQDOAccbdMCIiL2
R6
32
R19
!i10b 1
R20
R21
R22
!i113 1
R11
R12
