{
  "module_name": "pearl_pcie_regs.h",
  "hash_id": "83ebb444540653d4ce8c6d515aad2c7805985f49bc72daed8efb271ef9f593fa",
  "original_prompt": "Ingested from linux-6.6.14/drivers/net/wireless/quantenna/qtnfmac/pcie/pearl_pcie_regs.h",
  "human_readable_source": " \n \n\n#ifndef __PEARL_PCIE_H\n#define __PEARL_PCIE_H\n\n \n#define PCIE_HDP_CTRL(base)\t\t\t((base) + 0x2c00)\n#define PCIE_HDP_AXI_CTRL(base)\t\t\t((base) + 0x2c04)\n#define PCIE_HDP_HOST_WR_DESC0(base)\t\t((base) + 0x2c10)\n#define PCIE_HDP_HOST_WR_DESC0_H(base)\t\t((base) + 0x2c14)\n#define PCIE_HDP_HOST_WR_DESC1(base)\t\t((base) + 0x2c18)\n#define PCIE_HDP_HOST_WR_DESC1_H(base)\t\t((base) + 0x2c1c)\n#define PCIE_HDP_HOST_WR_DESC2(base)\t\t((base) + 0x2c20)\n#define PCIE_HDP_HOST_WR_DESC2_H(base)\t\t((base) + 0x2c24)\n#define PCIE_HDP_HOST_WR_DESC3(base)\t\t((base) + 0x2c28)\n#define PCIE_HDP_HOST_WR_DESC4_H(base)\t\t((base) + 0x2c2c)\n#define PCIE_HDP_RX_INT_CTRL(base)\t\t((base) + 0x2c30)\n#define PCIE_HDP_TX_INT_CTRL(base)\t\t((base) + 0x2c34)\n#define PCIE_HDP_INT_STATUS(base)\t\t((base) + 0x2c38)\n#define PCIE_HDP_INT_EN(base)\t\t\t((base) + 0x2c3c)\n#define PCIE_HDP_RX_DESC0_PTR(base)\t\t((base) + 0x2c40)\n#define PCIE_HDP_RX_DESC0_NOE(base)\t\t((base) + 0x2c44)\n#define PCIE_HDP_RX_DESC1_PTR(base)\t\t((base) + 0x2c48)\n#define PCIE_HDP_RX_DESC1_NOE(base)\t\t((base) + 0x2c4c)\n#define PCIE_HDP_RX_DESC2_PTR(base)\t\t((base) + 0x2c50)\n#define PCIE_HDP_RX_DESC2_NOE(base)\t\t((base) + 0x2c54)\n#define PCIE_HDP_RX_DESC3_PTR(base)\t\t((base) + 0x2c58)\n#define PCIE_HDP_RX_DESC3_NOE(base)\t\t((base) + 0x2c5c)\n\n#define PCIE_HDP_TX0_BASE_ADDR(base)\t\t((base) + 0x2c60)\n#define PCIE_HDP_TX1_BASE_ADDR(base)\t\t((base) + 0x2c64)\n#define PCIE_HDP_TX0_Q_CTRL(base)\t\t((base) + 0x2c70)\n#define PCIE_HDP_TX1_Q_CTRL(base)\t\t((base) + 0x2c74)\n#define PCIE_HDP_CFG0(base)\t\t\t((base) + 0x2c80)\n#define PCIE_HDP_CFG1(base)\t\t\t((base) + 0x2c84)\n#define PCIE_HDP_CFG2(base)\t\t\t((base) + 0x2c88)\n#define PCIE_HDP_CFG3(base)\t\t\t((base) + 0x2c8c)\n#define PCIE_HDP_CFG4(base)\t\t\t((base) + 0x2c90)\n#define PCIE_HDP_CFG5(base)\t\t\t((base) + 0x2c94)\n#define PCIE_HDP_CFG6(base)\t\t\t((base) + 0x2c98)\n#define PCIE_HDP_CFG7(base)\t\t\t((base) + 0x2c9c)\n#define PCIE_HDP_CFG8(base)\t\t\t((base) + 0x2ca0)\n#define PCIE_HDP_CFG9(base)\t\t\t((base) + 0x2ca4)\n#define PCIE_HDP_CFG10(base)\t\t\t((base) + 0x2ca8)\n#define PCIE_HDP_CFG11(base)\t\t\t((base) + 0x2cac)\n#define PCIE_INT(base)\t\t\t\t((base) + 0x2cb0)\n#define PCIE_INT_MASK(base)\t\t\t((base) + 0x2cb4)\n#define PCIE_MSI_MASK(base)\t\t\t((base) + 0x2cb8)\n#define PCIE_MSI_PNDG(base)\t\t\t((base) + 0x2cbc)\n#define PCIE_PRI_CFG(base)\t\t\t((base) + 0x2cc0)\n#define PCIE_PHY_CR(base)\t\t\t((base) + 0x2cc4)\n#define PCIE_HDP_CTAG_CTRL(base)\t\t((base) + 0x2cf4)\n#define PCIE_HDP_HHBM_BUF_PTR(base)\t\t((base) + 0x2d00)\n#define PCIE_HDP_HHBM_BUF_PTR_H(base)\t\t((base) + 0x2d04)\n#define PCIE_HDP_HHBM_BUF_FIFO_NOE(base)\t((base) + 0x2d04)\n#define PCIE_HDP_RX0DMA_CNT(base)\t\t((base) + 0x2d10)\n#define PCIE_HDP_RX1DMA_CNT(base)\t\t((base) + 0x2d14)\n#define PCIE_HDP_RX2DMA_CNT(base)\t\t((base) + 0x2d18)\n#define PCIE_HDP_RX3DMA_CNT(base)\t\t((base) + 0x2d1c)\n#define PCIE_HDP_TX0DMA_CNT(base)\t\t((base) + 0x2d20)\n#define PCIE_HDP_TX1DMA_CNT(base)\t\t((base) + 0x2d24)\n#define PCIE_HDP_RXDMA_CTRL(base)\t\t((base) + 0x2d28)\n#define PCIE_HDP_TX_HOST_Q_SZ_CTRL(base)\t((base) + 0x2d2c)\n#define PCIE_HDP_TX_HOST_Q_BASE_L(base)\t\t((base) + 0x2d30)\n#define PCIE_HDP_TX_HOST_Q_BASE_H(base)\t\t((base) + 0x2d34)\n#define PCIE_HDP_TX_HOST_Q_WR_PTR(base)\t\t((base) + 0x2d38)\n#define PCIE_HDP_TX_HOST_Q_RD_PTR(base)\t\t((base) + 0x2d3c)\n#define PCIE_HDP_TX_HOST_Q_STS(base)\t\t((base) + 0x2d40)\n\n \n#define PCIE_HHBM_CSR_REG(base)\t\t\t((base) + 0x2e00)\n#define PCIE_HHBM_Q_BASE_REG(base)\t\t((base) + 0x2e04)\n#define PCIE_HHBM_Q_LIMIT_REG(base)\t\t((base) + 0x2e08)\n#define PCIE_HHBM_Q_WR_REG(base)\t\t((base) + 0x2e0c)\n#define PCIE_HHBM_Q_RD_REG(base)\t\t((base) + 0x2e10)\n#define PCIE_HHBM_POOL_DATA_0_H(base)\t\t((base) + 0x2e90)\n#define PCIE_HHBM_CONFIG(base)\t\t\t((base) + 0x2f9c)\n#define PCIE_HHBM_POOL_REQ_0(base)\t\t((base) + 0x2f10)\n#define PCIE_HHBM_POOL_DATA_0(base)\t\t((base) + 0x2f40)\n#define PCIE_HHBM_WATERMARK_MASKED_INT(base)\t((base) + 0x2f68)\n#define PCIE_HHBM_WATERMARK_INT(base)\t\t((base) + 0x2f6c)\n#define PCIE_HHBM_POOL_WATERMARK(base)\t\t((base) + 0x2f70)\n#define PCIE_HHBM_POOL_OVERFLOW_CNT(base)\t((base) + 0x2f90)\n#define PCIE_HHBM_POOL_UNDERFLOW_CNT(base)\t((base) + 0x2f94)\n#define HBM_INT_STATUS(base)\t\t\t((base) + 0x2f9c)\n#define PCIE_HHBM_POOL_CNFIG(base)\t\t((base) + 0x2f9c)\n\n \n#define HHBM_CONFIG_SOFT_RESET\t\t\t(BIT(8))\n#define HHBM_WR_REQ\t\t\t\t(BIT(0))\n#define HHBM_RD_REQ\t\t\t\t(BIT(1))\n#define HHBM_DONE\t\t\t\t(BIT(31))\n#define HHBM_64BIT\t\t\t\t(BIT(10))\n\n \n#define PCIE_HDP_INT_EP_RXDMA\t\t(BIT(0))\n#define PCIE_HDP_INT_HBM_UF\t\t(BIT(1))\n#define PCIE_HDP_INT_RX_LEN_ERR\t\t(BIT(2))\n#define PCIE_HDP_INT_RX_HDR_LEN_ERR\t(BIT(3))\n#define PCIE_HDP_INT_EP_TXDMA\t\t(BIT(12))\n#define PCIE_HDP_INT_HHBM_UF\t\t(BIT(13))\n#define PCIE_HDP_INT_EP_TXEMPTY\t\t(BIT(15))\n#define PCIE_HDP_INT_IPC\t\t(BIT(29))\n\n \n#define PCIE_INT_MSI\t\t\t(BIT(24))\n#define PCIE_INT_INTX\t\t\t(BIT(23))\n\n \n#define PEARL_PCIE_CFG0_OFFSET\t\t(0x6C)\n#define PEARL_ASSERT_INTX\t\t(BIT(9))\n\n \n#define QTN_PEARL_SYSCTL_LHOST_IRQ_OFFSET\t(0x001C)\n\n#define QTN_PEARL_IPC_IRQ_WORD(irq)\t(BIT(irq) | BIT(irq + 16))\n#define QTN_PEARL_LHOST_IPC_IRQ\t\t(6)\n#define QTN_PEARL_LHOST_EP_RESET\t(7)\n\n#endif  \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}