# Makefile

### 컴파일과 linking

#### 컴파일

* foo.h

```c
int foo();    
```

* foo.c

```c
#include <stdio.h>
#include "foo.h"
int foo() {
  printf("foo\n");
  return 0;
}
```

* bar.h

```c
int bar();
```

* bar.c

```cc
#include <stdio.h>
#include "bar.h"
int bar() {
  printf("bar\n");
  return 0;
}
```

* main.c

```c
#include "bar.h"
#include "foo.h"
int main() {
  foo();
  bar();
}
```

* asm, object  file 생성

```
$ gcc -c main.c
$ gcc -S main.c
$ ls 
main.o main.s
```

*  objdump

```
$ objdump -d main.o

main.o:     file format elf64-x86-64


Disassembly of section .text:

0000000000000000 <main>:
   0:	55                   	push   %rbp
   1:	48 89 e5             	mov    %rsp,%rbp
   4:	b8 00 00 00 00       	mov    $0x0,%eax
   9:	e8 00 00 00 00       	callq  e <main+0xe>
   e:	b8 00 00 00 00       	mov    $0x0,%eax
  13:	e8 00 00 00 00       	callq  18 <main+0x18>
  18:	b8 00 00 00 00       	mov    $0x0,%eax
  1d:	5d                   	pop    %rbp
  1e:	c3                   	retq
```

* readelf 

```
$ file main.o
main.o: ELF 64-bit LSB relocatable, x86-64, version 1 (SYSV), not stripped
$ file main.s
main.s: assembler source, ASCII text
$ readelf -h main.o
```





#### 링킹 (Linking)

*  오류 발생 :   foo와 bar 못찾음

```
$ ld -o main main.o
ld: warning: cannot find entry symbol _start; defaulting to 00000000004000b0
main.o: In function `main':
main.c:(.text+0xa): undefined reference to `foo'
main.c:(.text+0x14): undefined reference to `bar'
```

* ld 이렇게 해도 안됨.

```sh
$ ld -o main main.o foo.o bar.o -lc -e main
jhyunlee@good:~/code/c1$ ./main
bash: ./main: No such file or directory
```

* gcc 이용해서 

```
$ gcc -o main main.o bar.o foo.o
jhyunlee@good:~/code/c1$ ./main
foo
bar
```



### make

*make* 는 간단히 말하자면 **주어진 조건과 실행방법을  target 생성하는 프로그램** 이다  *make* 는  *Makefile* 을 찾아서 읽어들이게 됩니다.

그렇다면 *Makefile* 에는 어떠한 방식으로 조건을 기술할까요?

```
target … : prerequisites …
(탭)recipe
				…
				…
```

*Makefile* 은 기본적으로 위와 같이 3 가지 요소로 구성되어 있습니다.

#### 1. target

*make* 를 실행할 때 `make abc` 과 같이 어떠한 것을 *make* 할 지 전달하게 되는데 이를 타겟(target) 이라고 부릅니다. 

#### 2. 실행할 명령어(recipes)

주어진 타겟을 *make* 할 때 실행할 명령어들의 나열입니다. 한 가지 중요한 점은 recipe 자리에 명령어를 쓸 때 **반드시 탭 한 번으로 들여쓰기를 해줘야만 합니다**.

#### 3. 필요 조건들(prerequisites)

주어진 타겟을 *make* 할 때 사용될 파일들의 목록 입니다. 다른 말로 의존 파일(dependency) 이라고도 합니다. 

**만일 주어진 파일들의 수정 시간 보다 타겟이 더 나중에 수정되었다면 해당 타겟의 명령어를 실행하지 않습니다.** 

* makefile 

```
foo.o : foo.h foo.cc
	gcc -c foo.cc

bar.o : bar.h bar.cc
	gcc -c bar.cc

main.o : main.cc foo.h bar.h
	gcc -c main.cc

main : foo.o bar.o main.o
	gcc foo.o bar.o main.o -o main
```

* target 지정:  make main 

```
$ make main
gcc -c bar.c
gcc -c main.c
gcc foo.o bar.o main.o -o main
```

*  target main 생성 절차
  * make main
  * main 의 필요한 파일들이 `foo.o bar.o main.o`  식별 
  * foo.o와 bar.o에 필요한  조건 식별, 시간 비교 
  * target 보다 최근 시간이면 recipes 실행 

### 변수

재미있게도 *Makefile* 내에서 변수를 정의할 수 있습니다.

```
CC = gcc
```

위 경우 `CC` 라는 변수를 정의하였는데, 이제 *Makefile* 내에서 `CC` 를 사용하게 된다면 해당 변수의 문자열인 `gcc` 로 치환됩니다. 이 때 변수를 사용하기 위해서는 `$(CC)` 와 같이 `$()` 안에 사용하고자 하는 변수의 이름을 지정하면 됩니다. 예를 들어서

```
CC = gcc

foo.o : foo.h foo.c
	$(CC) -c foo.c
```

참고로 정의하지 않는 변수를 참조하게 된다면 그냥 빈 문자열로 치환됩니다.

#### 변수를 정의하는 두 가지 방법

*Makefile* 상에서 변수를 정의하는 방법으로 = 를 사용해서 정의하는 방법과 `:=` 를 사용해서 정의하는 방법이 있습니다. 이 둘은 살짝 다릅니다.

##### 1. =  변수 정의 (보장)

= 를 사용해서 변수를 정의하였을 때, 정의에 다른 변수가 포함되어 있다면 해당 변수가 정의되기 될 때 까지 변수의 값이 정해지지 않습니다. 예를 들어서

```
B = $(A)
C = $(B)
A = a
```

`C` 의 경우 `B` 의 값을 참조하고 있고, `B` 의 경우 `A` 의 값을 참조하고 있습니다. 하지만 `B = `를 실행한 시점에서 `A` 가 정의되지 않았으므로 `B` 는 그냥 빈 문자열이 되어야 하지만 `=`로 정의하였기 때문에 `A` 가 실제로 정의될 때 까지 `B` 와 `C` 가 결정되지 않습니다. 결국 마지막에 `A = a` 를 통해 `A` 가 `a` 로 대응되어야, `C` 가 `a` 로 결정됩니다.

##### 2. := 변수 정의  (즉시)

```
B := $(A)
A = a
```

반면에 `:=` 로 변수를 정의할 경우, *해당 시점에의 변수의 값만 확인* 합니다. 따라서 위 경우 `B` 는 그냥 빈 문자열이 되겠지요.

대부분의 상황에서는 `=` 나 `:=` 중 아무거나 사용해도 상관 없습니다. 하지만

- 만일 변수들의 정의 순서에 크게 구애받고 싶지 않다면 `=` 를 사용하는 것이 편합니다.
- `A = `와 같이 자기 자신을 수정하고 싶다면 `:=` 를 사용해야지 무한 루프를 피할 수 있습니다.

#### 변수를 이용한 지정

```
CC = gcc
CFLAGS = -Wall -O2
OBJS = foo.o bar.o main.o

foo.o : foo.h foo.c
	$(CC) $(CXXFLAGS) -c foo.c

bar.o : bar.h bar.c
	$(CC) $(CXXFLAGS) -c bar.c

main.o : main.c foo.h bar.h
	$(CC) $(CXXFLAGS) -c main.c

main : $(OBJS)
	$(CC) $(CXXFLAGS) $(OBJS) -o main
```

*make* 를 실행해보면

```
$ make main
gcc -Wall -O2 -c foo.c
gcc -Wall -O2 -c bar.c
gcc -Wall -O2 -c main.c
gcc -Wall -O2 foo.o bar.o main.o -o main
```

`CC` 와 `CXXFLAGS` 는 *Makefile* 에서 자주 사용되는 변수로 보통 `CC` 에는 사용하는 컴파일러 이름을, `CXXFLAGS` 에는 컴파일러 옵션을 주는 것이 일반적 입니다. 참고로 이는 C++ 의 경우 이고, C 의 경우 CFLAGS 에 옵션을 줍니다.

우리의 경우 `gcc` 컴파일러를 사용하며, 옵션으로는 `Wall` (모든 컴파일 경고를 표시) 과 `O2` (최적화 레벨 2) 를 주었습니다.

사실 -Wall 은 이름과는 다르게 모든 경고를 표시하지 않습니다.



### PHONY

*Makefile* 에 흔히 추가하는 기능으로 빌드 관련된 파일들 (.o 파일들)을 모두 제거하는 명령을 넣습니다.

```
clean:
	rm -f $(OBJS) main
```

실제로 `make clean` 을 실행해보면 생성된 모든 목적 파일과 `main` 을 지워버림을 알 수 있습니다.

그런데, 만약에 실제로 `clean` 이라는 파일이 디렉토리에 생성된다면 어떨까요? 우리가 `make clean` 을 하게 되면, *make* 는 *clean 의 필요 파일들이 없는데, clean 파일이 있으니까 clean 파일은 항상 최신이네? recipe 를 실행 안해도 되겠네!* 하면서 그냥 `make clean` 명령을 무시해버리게 됩니다.

```
$ ls clean
clean
$ make clean
make: 'clean' is up to date.
```

실제로 디렉토리에 `clean` 이라는 파일을 만들어놓고 실행해보면 위와 같이 이미 `clean` 은 최신이라며 `recipe` 실행을 거부합니다.

이와 같은 상황을 막기 위해서는 `clean` 을 `PHONY` 라고 등록하면 됩니다.

Phony 는 '가짜의, 허위의' 이라는 뜻입니다.

아래와 같이 말이지요.



```
.PHONY: clean
clean:
	rm -f $(OBJS) main
```

이제 `make clean` 을 하게 되면 `clean` 파일의 유무와 상관 없이 언제나 해당 타겟의 명령을 실행하게 됩니다.

### 패턴 사용하기

우리의 경우 파일이 3 개 밖에 없어서 다행이였지만 실제 프로젝트에는 수십~ 수백 개의 파일들을 다루게 될 것입니다. 그런데, 각각의 파일들에 대해서 모두 빌드 방식을 명시해준다면 *Makefile* 의 크기가 엄청 커지겠지요.

다행이도 *Makefile* 에서는 패턴 매칭을 통해서 특정 조건에 부합하는 파일들에 대해서 간단하게 `recipe` 를 작성할 수 있게 해줍니다.

```
foo.o : foo.h foo.c
	$(CC) $(CFLAGS) -c foo.c

bar.o : bar.h bar.c
	$(CC) $(CFLAGS) -c bar.c
```

일단 먼저 비슷하게 생긴 위 두 명령들을 어떻게 하면 하나로 간단하게 나타낼 수 있는지 보겠습니다.

```
%.o: %.c %.h
	$(CC) $(CFLAGS) -c $<
```

먼저 `%.o` 는 와일드카드로 따지면 마치 `*.o` 와 같다고 볼 수 있습니다. 즉, `.o` 로 끝나는 파일 이름들이 타겟이 될 수 있겠지요. 예를 들어서 `foo.o` 가 타겟이라면 % 에는 `foo` 가 들어갈 것이고 `bar.o` 의 경우 % 에는 `bar` 가 들어갈 것입니다.

따라서 예를 들어 `foo.o` 가 타겟일 경우

```
foo.o: foo.c foo.h
	$(CC) $(CFLAGS) -c $<
```

가 됩니다. 참고로 패턴은 타겟과 `prerequisite` 부분에만 사용할 수 있습니다. `recipe` 부분에서는 패턴을 사용할 수 없습니다. 따라서 컴파일러에 `foo.cc` 를 전달하기 위해서는 *Makefile* 의 자동 변수를 사용해야 합니다.

`$<` 의 경우 `prerequisite` 에서 첫 번째 파일의 이름에 대응되어 있는 변수 입니다. 위 경우 `foo.cc` 가 되겠지요. 따라서 위 명령어는 결과적으로

```
foo.o: foo.cc foo.h
	$(CC) $(CFLAGS) -c foo.cc
```

가 되어서 이전의 명령어와 동일하게 만들어냅니다.

*Makefile* 에서 제공하는 자동 변수로는 그 외에도 아래 그림과 같이 `$@`, `$<`, `$^` 등등이 있습니다.



![img](https://modoocode.com/img/cpp/a.1.2.png)



- `$@` : 타겟 이름에 대응됩니다.
- `$<` : 의존 파일 목록에 첫 번째 파일에 대응됩니다.
- `$^` : 의존 파일 목록 전체에 대응됩니다.
- `$?` : 타겟 보다 최신인 의존 파일들에 대응됩니다.
- `$+` : `$^` 와 비슷하지만, 중복된 파일 이름들 까지 모두 포함합니다.

하지만 애석하게도 위 패턴으로는

```
main.o : main.c foo.h bar.h
	$(CC) $(CFLAGS) -c main.c
```

를 표현하기에는 부족합니다. 왜냐하면 의존 파일 목록에 `main.h` 가 없고 `foo.h` 와 `bar.h` 가 있기 때문이죠. 사실 곰곰히 생각해보면 이 의존파일 목록에는 는 해당 소스 파일이 어떠한 헤더파일을 포함하냐에 결정되어 있습니다. `main.cc` 가 `foo.h` 와 `bar.h` 를 `include` 하고 있기 때문에 `main.o` 의 `prerequisite` 로 `main.cc` 외에도 `foo.h` 와 `bar.h` 가 들어가 있는 것입니다.

물론 매번 이렇게 일일히 추가할 수 있겠지만, 소스 파일에 헤더 파일을 추가할 때 마다 *Makefile* 을 바꿀 수는 없는 노릇이니까요. 하지만 다행이도 컴파일러의 도움을 받아서 의존파일 목록 부분을 작성할 수 있습니다.

### 자동으로 prerequisite 만들기

##### -MD 옵션

컴파일 시에 `-MD` 옵션을 추가해서 컴파일 해봅시다.

```
$ gcc -c -MD main.cc
```

그렇다면 `main.d` 라는 파일을 생성합니다. 파일 내용을 살펴보면;

```
$ cat main.d  
main.o: main.cc /usr/include/stdc-predef.h foo.h bar.h
```

놀랍게도 마치 *Makefile* 의 `target: prerequisite` 인것 같은 부분을 생성하였습니다. 그렇습니다. 컴파일 시에 `-MD` 옵션을 추가해주면, 목적 파일 말고도 컴파일 한 소스파일을 타겟으로 하는 의존파일 목록을 담은 파일을 생성해줍니다.

참고로 `main.cc, foo.h, bar.h` 까지는 이해가 가는데 왜 생뚱맞은 `/usr/include/stdc-predef.h` 이 들어가 있냐고 물을 수 있는데, 이 파일은 컴파일러가 컴파일 할 때 암묵적으로 참조하는 헤더 파일이라고 보시면 됩니다. 아무튼 이 때문에 컴파일러가 생성한 의존 파일 목록에는 포함되었습니다.

##### include .d

문제는 이렇게 생성된 `main.d` 를 어떻게 우리의 *Makefile* 에 포함할 수 있냐 입니다. 이는 생각보다 간단합니다.

```
CC = gcc
CXXFLAGS = -Wall -O2
OBJS = foo.o bar.o main.o

%.o: %.c %.h
	$(CC) $(CFLAGS) -c $<

main : $(OBJS)
	$(CC) $(CFLAGS) $(OBJS) -o main

.PHONY: clean
clean:
	rm -f $(OBJS) main

include *.d
```

위 `include main.d` 는 `main.d` 라는 파일의 내용을 *Makefile* 에 포함하라는 의미 입니다.

그렇다면 

```
%.o: %.c %.h
	$(CC) $(CFLAGS) -c $<
```

부분을 아예 컴파일러가 생성한 `.d` 파일로 대체할 수는 없을까요? 물론 있습니다!

##### $(OBJS:.o=.d)

```
CC = g++
CXXFLAGS = -Wall -O2
OBJS = foo.o bar.o main.o

%.o: %.cc
	$(CC) $(CXXFLAGS) -c $<

main : $(OBJS)
	$(CC) $(CXXFLAGS) $(OBJS) -o main

.PHONY: clean
clean:
	rm -f $(OBJS) main

-include $(OBJS:.o=.d)
```

`$(OBJS:.o=.d)` 부분은 `OBJS` 에서 `.o` 로 끝나는 부분을 `.d` 로 모두 대체하라는 의미 입니다. 즉, 해당 부분은 `-include foo.d bar.d main.d` 가 되겠죠. 참고로 `foo.d` 나 `bar.d` 가 `include` 될 때 이미 있는 `%.o: %.c` 는 어떻게 되냐고 물을 수 있는데 **같은 타겟에 대해서 여러 의존 파일 목록들이 정해져 있다면 이는 make 에 의해 모두 하나로 합쳐집니다.** 따라서 크게 걱정하실 필요는 없습니다.

덧붙여 `include` 에서 `-include` 로 바꾸었는데, `-include` 의 경우 포함하고자 하는 파일이 존재하지 않아도 *make* 메세지를 출력하지 않습니다.

맨 처음에 *make* 를 할 때에는 `.d` 파일들이 제대로 생성되지 않은 상태이기 때문에 `include` 가 아무런 `.d` 파일들을 포함하지 않습니다. 물론 크게 문제 없는 것이 어차피 `.o` 파일들도 *make* 가 `%.o: %.cc` 부분의 명령어들을 실행하면서 컴파일을 하기 때문에 다음에 *make* 를 하게 될 때에는 제대로 `.d` 파일들을 로드할 수 있겠죠.

### 최종 정리

아래와 같이 간단한 프로젝트 구조를 생각해봅시다.

```
$ tree
.
├── Makefile
├── obj
└── src
    ├── bar.cc
    ├── bar.h
    ├── foo.cc
    ├── foo.h
    └── main.cc
```

모든 소스 파일은 `src` 에 들어가고 빌드 파일들은 `obj` 에 들어갑니다. 종종 헤더 파일들을 따로 `include` 에 빼는 경우가 있는데 굳이 라이브러리를 만드는 경우가 아니라면 별로 선호하지 않습니다. 

아무튼 이와 같은 구조에서 항상 사용할 수 있는 **만능** *Makefile* 은 아래와 같습니다.

주의 사항

복사한 후에 `$(CC)` 와 `rm` 앞에 스페이스 두 개를 꼭 TAB 으로 치환해주세요! 안 그러면 *make* 가 읽지 못합니다.

```
CC = gcc

# C++ 컴파일러 옵션
CXXFLAGS = -Wall -O2

# 링커 옵션
LDFLAGS =

# 소스 파일 디렉토리
SRC_DIR = ./src

# 오브젝트 파일 디렉토리
OBJ_DIR = ./obj

# 생성하고자 하는 실행 파일 이름
TARGET = main

# Make 할 소스 파일들
# wildcard 로 SRC_DIR 에서 *.c 로 된 파일들 목록을 뽑아낸 뒤에
# notdir 로 파일 이름만 뽑아낸다.
# (e.g SRCS 는 foo.cc bar.cc main.cc 가 된다.)
SRCS = $(notdir $(wildcard $(SRC_DIR)/*.c))

OBJS = $(SRCS:.c=.o)

# OBJS 안의 object 파일들 이름 앞에 $(OBJ_DIR)/ 을 붙인다.
OBJECTS = $(patsubst %.o,$(OBJ_DIR)/%.o,$(OBJS))
DEPS = $(OBJECTS:.o=.d)

all: main

$(OBJ_DIR)/%.o : $(SRC_DIR)/%.cc
	$(CC) $(CFLAGS) -c $< -o $@ -MD $(LDFLAGS)

$(TARGET) : $(OBJECTS)
	$(CC) $(CFLAGS) $(OBJECTS) -o $(TARGET) $(LDFLAGS)

.PHONY: clean all
clean:
	rm -f $(OBJECTS) $(DEPS) $(TARGET)

-include $(DEPS)
```

추가된 부분만 간단히 부연 설명을 하자면

```
# Make 할 소스 파일들
# wildcard 로 SRC_DIR 에서 *.c 로 된 파일들 목록을 뽑아낸 뒤에
# notdir 로 파일 이름만 뽑아낸다.
# (e.g SRCS 는 foo.cc bar.cc main.cc 가 된다.)
SRCS = $(notdir $(wildcard $(SRC_DIR)/*.cc))
```

먼저 `SRC_DIR` 안에 있는 모든 파일들을 `SRCS` 로 읽어들이려 하고 있습니다. `wildcard` 는 함수로 해당 조건에 맞는 파일들을 뽑아내게 되는데, 예를 들어서 `foo.cc, bar.cc, main.cc` 가 있을 경우 `$(wildcard $(SRC_DIR)/*.cc)` 의 실행 결과는 `./src/foo.cc ./src/bar.cc ./src/main.cc` 가 될 것입니다.

여기서 우리는 `foo.cc bar.cc main.cc` 로 깔끔하게 경로를 제외한 파일 이름만 뽑아내기 위해 `notdir` 함수를 사용합니다. `notdir` 은 앞에 오는 경로를 날려버리고 파일 이름만 깔끔하게 추출해줍니다.

```
OBJS = $(SRCS:.cc=.o)
```

따라서 이 부분에서 `OBJS` 는 `foo.o bar.o main.o` 가 될 것입니다.

이제 이 `OBJS` 를 바탕으로 실제 `.o` 파일들의 경로를 만들어내고 싶습니다. 이를 위해서는 이들 파일 이름 앞에 `$(OBJ_DIR)/` 을 붙여줘야 겠지요. 이를 위해선 `patsubst` 함수를 사용하면 됩니다.

```
# OBJS 안의 object 파일들 이름 앞에 $(OBJ_DIR)/ 을 붙인다.
OBJECTS = $(patsubst %.o,$(OBJ_DIR)/%.o,$(OBJS))
```

`patsubst` 함수는 `$(patsubst 패턴,치환 후 형태,변수)` 의 같은 꼴로 사용합니다.

따라서 위 경우 **`$(OBJS)` 안에 있는 모든 `%.o` 패턴을 `$(OBJ_DIR)/%.o` 로 치환해라** 라는 의미가 될 것입니다. 아무튼 덕분에 `OBJECTS` 에는 이제 .`/obj/foo.o ./obj/bar.o ./obj/main.o` 가 들어가게 됩니다.

그 뒤에 내용은 앞의 글을 잘 따라 오신 분들이라면 잘 이해 하실 수 있으리라 믿습니다.



### 멀티 코어를 활용해서 Make 속도를 올리자

한 가지 팁으로 그냥 *make* 를 실행하게 되면 1 개의 쓰레드만 실행되어서 속도가 꽤나 느립니다. 특히 GCC 나 커널을 컴파일 할 경우 한 두 시간은 그냥 걸리지요. 만일 여러분의 컴퓨터가 멀티 코어 CPU 를 사용한다면 (**아마 대부분 그럴 것이라 생각합니다**) *make* 를 여러 개의 쓰레드에서 돌릴 수 있습니다. 이를 위해서는 인자로 `-j` 뒤에 몇 개의 쓰레드를 사용할 지 숫자를 적어서 전달하면 됩니다.

예를 들어서

```
$ make -j8
```

을 하면 *make* 가 8 개의 쓰레드에 나뉘어서 실행됩니다. 아마 *make* 속도가 월등하게 향상되는 것을 보실 수 있을 것입니다. 통상적으로 **코어 개수 + 1** 만큼의 쓰레드를 생성해서 돌리는 것이 가장 속도가 빠릅니다.

만약에 내 컴퓨터의 코어 개수를 모른다면 리눅스 터미널의 경우

```
$ make -j$(nproc)
```

으로 하면 `$(nproc)` 이 알아서 내 컴퓨터의 현재 코어 개수로 치환됩니다.



### make

#### 간단예시

```
CC=gcc   
TARGET=foo  
OBJS=foo.o bar.o
CFLAGS=-g -Wall  
all: $(TARGET)  
$(TARGET): $(OBJS)
      $(CC) -o $@ $(OBJS)  // foo.o와 bar.o를 빌드하여 foo라는 실행파일 생성
foo.o: foo.c
        gcc -c $(CFLAGS) foo.c  // foo.c를 컴파일하여 foo.o라는 Object 파일 생성
bar.o: bar.c
       gcc -c bar.c  // bar.c를 컴파일하여 foo.o라는 Object 파일 생성
clean:
        rm -f foo foo.o bar.o  // make clean 명령어 입력 시, 해당 명령 실행 
        rm -f *.o
        rm -f $(TARGET)
```

$ `make targetname` 형태로 실행해야 한다. 

#### 내장 변수

* **CC**: 컴파일러

* **CFLAGS**: 컴파일 옵션
* **OBJS**: 중간 산물, Object 파일 목록
* **SRCS**: Source 파일
* **TARGET**: 빌드 대상(실행 파일) 이름
* **LDFLAGS**: 링커 옵션
* **LDLIBS**: 링크 라이브러리

#### 자동변수

* **$@**: 현재 Target 이름
* **$%**: 현재 Target이 의존하는 대상들의 전체 목록
* **$<**: 첫 번째 전제 조건의 이름
* **$^**: 모든 전제 조건의 이름

#### 지원함수

* **$(subst from, to, text)**: text 문자열 중에서 from에 해당하는 문자열을 to에 해당하는 문자열로 대체하는 것, substitution(치환)
* **$(wildcard pattern)**: 해당 패턴과 매칭되는 파일들을 불러온다.
* **$(patsubst pattern, replacement, text)**: subst와 다른 점은 특정 문자열이 아닌 특정 패턴을 대체한다는 것과 공백 문자로 각 단어를 구분한다는 것이다.
* **$(nodir names...)**: names에 입력된 파일명들 중에서 경로라고 판단되는 부분은 제거.



#### gdb 자주 사용하는 명령

* **gdb [실행 파일 이름]** : gdb 실행
* **backtrace** : 현재 실행 중인 함수가 호출된 역순으로 함수들이 열거된다(역추적)
* **frame 2** : n 번 스택으로 프레임 변경
* **list** : 소스의 내용이 출력된다.
* **list [function name]** : 해당 함수 내용 출력
* **list [번호]** : 해당 번호 줄 기본으로 내용 출력
* **set listsize 20** : 한 번에 출력하는 행의 개수 설정
* **info locals** : 현재 상태에서 어떤 지역변수들이 있는지 확인
* **print l-value** : 해당 L-Value의 값 확인
* **printf [Function name]** : 함수의 주소 값 확인
* **break [번호]** : 해당 번호 줄 breakpoint 설정
* **break [Function name]** : 해당 함수 breakpoint 설정
* **info break** : breakpoint 정보 확인
* **clear [번호]** : 해당 번호 줄 breakpoint 삭제
* **clear [Function name]** : 해당 함수 breakpoint 삭제
* **step** : 현재 출력된 행을 수행 후 멈춤, 함수의 경우 함수의 내부로 들어가 수행
* **next** : 현재 출력된 행을 수행 후 멈춤, 함수의 경우 함수를 수행하고 넘어간다
* **return <Value>** : 현재 함수를 수행하지 않고 빠져나감. Value 설정 시, Return Value는 해당 값으로 반환
* **quit, Ctrl + d** : 종료