实验一：基础电路设计与实现

一、实验目标

1. 掌握 Quartus II 集成开发环境的基本使用方法；
    
2. 学会使用图形编辑器进行顶层模块设计；
    
3. 理解电路设计、仿真到硬件部署的完整开发流程；
    
4. 熟悉 Cyclone V 实验开发板的结构与功能；
    
5. 入门 VHDL 硬件描述语言的基本语法及用法。
    

二、实验环境  
本实验使用 Altera Quartus II 开发软件与 Cyclone V Starter Kit 开发板，开发板搭载型号为 5CSEMA5F31C6 的 Cyclone V FPGA 芯片。该芯片具有低功耗特性并集成多种外设，如拨码开关、LED 灯、七段数码管、HDMI 接口与 SD 卡槽等。

实验中还包含仿真测试平台，用于输入信号模拟与逻辑验证。通过引脚绑定和仿真文件（如 force 文件）添加仿真信号，有助于检测电路设计的正确性。

三、实验任务

1. 使用 Quartus Prime 中的图形编辑器绘制简单的数字逻辑电路；
    
2. 实现一个两输入的 OR 门：当 sw0 或 sw1 为高电平时，ledr0 点亮；
    
3. 新建工程 lab1，设置顶层模块名为 or2in，并指定目标器件型号为 5CSEMA5F31C6；
    
4. 在图形文件中插入 or2 元件，连接两个输入（sw0、sw1）和一个输出（ledr0）；
    
5. 将 bdf 图形文件转化为 VHDL 文件，并设为顶层模块参与编译；
    
6. 使用 PinPlanner 工具，将逻辑引脚映射至开发板：sw0→AB12，sw1→AC12，ledr0→V16；
    
7. 设置未使用的引脚为三态输入，避免资源冲突；
    
8. 启动编译流程（Processing → Start Compilation），确保项目无错误；
    
9. 在 ModelSim 中导入 VHDL 文件，编写仿真脚本 or2in.do，模拟输入信号，观察输出波形；
    
10. 编译成功后，通过 Quartus Programmer 将生成的 .sof 文件下载到 FPGA 板；
    
11. 操作拨码开关 sw0 与 sw1，观察 ledr0 实际点亮情况，验证电路功能；
    
12. 保存当前版本，为后续优化与版本管理做准备。
    

四、实验过程

1. 阅读预习资料：《Introduction to VHDL.doc》与《DE1-SoC User Manual rev.FG.pdf》，掌握基本操作与引脚分配方法；
    
2. 在 Quartus 中创建新工程并绘制逻辑电路图（包括 or2 门、输入 sw0/sw1、输出 ledr0）；
    
3. 将电路图转换为 VHDL 文件，并将其设置为顶层设计，删除原图形文件；
    
4. 使用 ModelSim 编写仿真脚本，配置不同输入组合，观察波形输出（sw0、sw1 与 ledr0）；
    
5. 在 PinPlanner 中完成引脚绑定，保存设置并重新编译工程；
    
6. 使用 USB-Blaster 工具下载 .sof 文件至开发板，拨动开关测试 ledr0 的响应；
    

五、实验结果与分析

1. 成功完成两输入 OR 门电路的图形设计并转化为 VHDL 文件；
    
2. 编译过程顺利，完成综合、布局布线与时序分析，未发现错误，仅有轻微警告；
    
3. 在 ModelSim 中的仿真结果如下：
    
    - sw0=0，sw1=0 → ledr0=0
        
    - sw0=0，sw1=1 → ledr0=1
        
    - sw0=1，sw1=0 → ledr0=1
        
    - sw0=1，sw1=1 → ledr0=1
        
4. 成功完成引脚绑定与烧录，实际测试结果与逻辑设计一致：当任一输入为高电平，ledr0 点亮；否则熄灭。
    

六、实验总结  
本实验使我对 FPGA 开发流程有了全面认识。从图形设计、VHDL 转换、功能仿真、引脚绑定到硬件部署，整个过程加深了我对数字逻辑设计与实现的理解。

仿真环节中，我掌握了如何编写 ModelSim 脚本进行逻辑验证；而在硬件测试中，将设计变为现实电路运行过程让我对 FPGA 平台有了更深入的了解。

此外，本次实验让我意识到工程开发中的细节重要性：如顶层模块命名、文件组织、语法规范等，每一项都可能影响整体进程。培养严谨的操作习惯，对于提升工程素养至关重要。

综上所述，该实验不仅让我掌握了基本逻辑门的 FPGA 实现方法，也为未来更复杂的数字系统设计打下了坚实基础。