Fitter report for DE1_TOP
Wed May 02 22:56:01 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. Output Pin Default Load For Reported TCO
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Other Routing Usage Summary
 30. LAB Logic Elements
 31. LAB-wide Signals
 32. LAB Signals Sourced
 33. LAB Signals Sourced Out
 34. LAB Distinct Inputs
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Wed May 02 22:56:01 2018           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; DE1_TOP                                         ;
; Top-level Entity Name              ; DE1_TOP                                         ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C20F484C7                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 13,178 / 18,752 ( 70 % )                        ;
;     Total combinational functions  ; 11,687 / 18,752 ( 62 % )                        ;
;     Dedicated logic registers      ; 6,591 / 18,752 ( 35 % )                         ;
; Total registers                    ; 6591                                            ;
; Total pins                         ; 283 / 315 ( 90 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 12,501 / 239,616 ( 5 % )                        ;
; Embedded Multiplier 9-bit elements ; 51 / 52 ( 98 % )                                ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                  ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.02        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  35.3%      ;
;     Processors 3-4         ;  33.3%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                           ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                   ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_add_sub:remainder_sub_0|add_sub_e1i:auto_generated|pipeline_dffe[19] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:q_partial_1|mult_n8s:auto_generated|mac_mult1       ; DATAA            ;                       ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_add_sub:remainder_sub_0|add_sub_e1i:auto_generated|pipeline_dffe[20] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:q_partial_1|mult_n8s:auto_generated|mac_mult1       ; DATAA            ;                       ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_add_sub:remainder_sub_0|add_sub_e1i:auto_generated|pipeline_dffe[21] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:q_partial_1|mult_n8s:auto_generated|mac_mult1       ; DATAA            ;                       ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_add_sub:remainder_sub_0|add_sub_e1i:auto_generated|pipeline_dffe[22] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:q_partial_1|mult_n8s:auto_generated|mac_mult1       ; DATAA            ;                       ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_add_sub:remainder_sub_0|add_sub_e1i:auto_generated|pipeline_dffe[23] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:q_partial_1|mult_n8s:auto_generated|mac_mult1       ; DATAA            ;                       ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_add_sub:remainder_sub_0|add_sub_e1i:auto_generated|pipeline_dffe[24] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:q_partial_1|mult_n8s:auto_generated|mac_mult1       ; DATAA            ;                       ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_add_sub:remainder_sub_0|add_sub_e1i:auto_generated|pipeline_dffe[25] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:q_partial_1|mult_n8s:auto_generated|mac_mult1       ; DATAA            ;                       ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_add_sub:remainder_sub_0|add_sub_e1i:auto_generated|pipeline_dffe[26] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:q_partial_1|mult_n8s:auto_generated|mac_mult1       ; DATAA            ;                       ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_add_sub:remainder_sub_0|add_sub_e1i:auto_generated|pipeline_dffe[27] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:q_partial_1|mult_n8s:auto_generated|mac_mult1       ; DATAA            ;                       ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_add_sub:remainder_sub_0|add_sub_e1i:auto_generated|pipeline_dffe[28] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:q_partial_1|mult_n8s:auto_generated|mac_mult1       ; DATAA            ;                       ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_add_sub:remainder_sub_0|add_sub_e1i:auto_generated|pipeline_dffe[29] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:q_partial_1|mult_n8s:auto_generated|mac_mult1       ; DATAA            ;                       ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_add_sub:remainder_sub_0|add_sub_e1i:auto_generated|pipeline_dffe[30] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:q_partial_1|mult_n8s:auto_generated|mac_mult1       ; DATAA            ;                       ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_add_sub:remainder_sub_0|add_sub_e1i:auto_generated|pipeline_dffe[31] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:q_partial_1|mult_n8s:auto_generated|mac_mult1       ; DATAA            ;                       ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_add_sub:remainder_sub_0|add_sub_e1i:auto_generated|pipeline_dffe[32] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:q_partial_1|mult_n8s:auto_generated|mac_mult1       ; DATAA            ;                       ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_add_sub:remainder_sub_0|add_sub_e1i:auto_generated|pipeline_dffe[33] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:q_partial_1|mult_n8s:auto_generated|mac_mult1       ; DATAA            ;                       ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_add_sub:remainder_sub_0|add_sub_e1i:auto_generated|pipeline_dffe[34] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:q_partial_1|mult_n8s:auto_generated|mac_mult1       ; DATAA            ;                       ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_add_sub:remainder_sub_0|add_sub_e1i:auto_generated|pipeline_dffe[35] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:q_partial_1|mult_n8s:auto_generated|mac_mult1       ; DATAA            ;                       ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:a1_prod|mult_i8s:auto_generated|dffe23                          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:q_partial_0|mult_n8s:auto_generated|mac_mult1       ; DATAA            ;                       ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:a1_prod|mult_i8s:auto_generated|dffe23                          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:a1_prod|mult_i8s:auto_generated|dffe23~_Duplicate_1 ; REGOUT           ;                       ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:a1_prod|mult_i8s:auto_generated|dffe24                          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:q_partial_0|mult_n8s:auto_generated|mac_mult1       ; DATAA            ;                       ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:a1_prod|mult_i8s:auto_generated|dffe24                          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:a1_prod|mult_i8s:auto_generated|dffe24~_Duplicate_1 ; REGOUT           ;                       ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:a1_prod|mult_i8s:auto_generated|dffe25                          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:q_partial_0|mult_n8s:auto_generated|mac_mult1       ; DATAA            ;                       ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:a1_prod|mult_i8s:auto_generated|dffe25                          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:a1_prod|mult_i8s:auto_generated|dffe25~_Duplicate_1 ; REGOUT           ;                       ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:a1_prod|mult_i8s:auto_generated|dffe26                          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:q_partial_0|mult_n8s:auto_generated|mac_mult1       ; DATAA            ;                       ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:a1_prod|mult_i8s:auto_generated|dffe27                          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:q_partial_0|mult_n8s:auto_generated|mac_mult1       ; DATAA            ;                       ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:a1_prod|mult_i8s:auto_generated|dffe28                          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:q_partial_0|mult_n8s:auto_generated|mac_mult1       ; DATAA            ;                       ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:a1_prod|mult_i8s:auto_generated|dffe29                          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:q_partial_0|mult_n8s:auto_generated|mac_mult1       ; DATAA            ;                       ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:a1_prod|mult_i8s:auto_generated|dffe30                          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:q_partial_0|mult_n8s:auto_generated|mac_mult1       ; DATAA            ;                       ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:a1_prod|mult_i8s:auto_generated|dffe31                          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:q_partial_0|mult_n8s:auto_generated|mac_mult1       ; DATAA            ;                       ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:a1_prod|mult_i8s:auto_generated|dffe32                          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:q_partial_0|mult_n8s:auto_generated|mac_mult1       ; DATAA            ;                       ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:a1_prod|mult_i8s:auto_generated|dffe33                          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:q_partial_0|mult_n8s:auto_generated|mac_mult1       ; DATAA            ;                       ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:a1_prod|mult_i8s:auto_generated|dffe34                          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:q_partial_0|mult_n8s:auto_generated|mac_mult1       ; DATAA            ;                       ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:a1_prod|mult_i8s:auto_generated|dffe35                          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:q_partial_0|mult_n8s:auto_generated|mac_mult1       ; DATAA            ;                       ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:a1_prod|mult_i8s:auto_generated|dffe36                          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:q_partial_0|mult_n8s:auto_generated|mac_mult1       ; DATAA            ;                       ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:a1_prod|mult_i8s:auto_generated|dffe37                          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:q_partial_0|mult_n8s:auto_generated|mac_mult1       ; DATAA            ;                       ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:a1_prod|mult_i8s:auto_generated|dffe38                          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:q_partial_0|mult_n8s:auto_generated|mac_mult1       ; DATAA            ;                       ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:a1_prod|mult_i8s:auto_generated|dffe39                          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:q_partial_0|mult_n8s:auto_generated|mac_mult1       ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[1]                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|lpm_mult:cmul|mult_d7o:auto_generated|mac_mult3                                                                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[1]                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[1]~_Duplicate_1                                                                                          ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[1]~_Duplicate_1                                                                                                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|lpm_mult:cmul|mult_d7o:auto_generated|mac_mult1                                                                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[2]                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|lpm_mult:cmul|mult_d7o:auto_generated|mac_mult3                                                                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[2]                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[2]~_Duplicate_1                                                                                          ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[2]~_Duplicate_1                                                                                                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|lpm_mult:cmul|mult_d7o:auto_generated|mac_mult1                                                                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[3]                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|lpm_mult:cmul|mult_d7o:auto_generated|mac_mult3                                                                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[3]                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[3]~_Duplicate_1                                                                                          ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[3]~_Duplicate_1                                                                                                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|lpm_mult:cmul|mult_d7o:auto_generated|mac_mult1                                                                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[4]                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|lpm_mult:cmul|mult_d7o:auto_generated|mac_mult3                                                                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[4]                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[4]~_Duplicate_1                                                                                          ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[4]~_Duplicate_1                                                                                                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|lpm_mult:cmul|mult_d7o:auto_generated|mac_mult1                                                                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[5]                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|lpm_mult:cmul|mult_d7o:auto_generated|mac_mult3                                                                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[5]                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[5]~_Duplicate_1                                                                                          ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[5]~_Duplicate_1                                                                                                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|lpm_mult:cmul|mult_d7o:auto_generated|mac_mult1                                                                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[6]                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|lpm_mult:cmul|mult_d7o:auto_generated|mac_mult3                                                                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[6]                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[6]~_Duplicate_1                                                                                          ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[6]~_Duplicate_1                                                                                                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|lpm_mult:cmul|mult_d7o:auto_generated|mac_mult1                                                                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[7]                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|lpm_mult:cmul|mult_d7o:auto_generated|mac_mult3                                                                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[7]                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[7]~_Duplicate_1                                                                                          ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[7]~_Duplicate_1                                                                                                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|lpm_mult:cmul|mult_d7o:auto_generated|mac_mult1                                                                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[8]                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|lpm_mult:cmul|mult_d7o:auto_generated|mac_mult3                                                                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[8]                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[8]~_Duplicate_1                                                                                          ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[8]~_Duplicate_1                                                                                                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|lpm_mult:cmul|mult_d7o:auto_generated|mac_mult1                                                                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[9]                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|lpm_mult:cmul|mult_d7o:auto_generated|mac_mult3                                                                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[9]                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[9]~_Duplicate_1                                                                                          ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[9]~_Duplicate_1                                                                                                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|lpm_mult:cmul|mult_d7o:auto_generated|mac_mult1                                                                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[10]                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|lpm_mult:cmul|mult_d7o:auto_generated|mac_mult3                                                                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[10]                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[10]~_Duplicate_1                                                                                         ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[10]~_Duplicate_1                                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|lpm_mult:cmul|mult_d7o:auto_generated|mac_mult1                                                                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[11]                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|lpm_mult:cmul|mult_d7o:auto_generated|mac_mult3                                                                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[11]                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[11]~_Duplicate_1                                                                                         ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[11]~_Duplicate_1                                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|lpm_mult:cmul|mult_d7o:auto_generated|mac_mult1                                                                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[12]                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|lpm_mult:cmul|mult_d7o:auto_generated|mac_mult3                                                                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[12]                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[12]~_Duplicate_1                                                                                         ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[12]~_Duplicate_1                                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|lpm_mult:cmul|mult_d7o:auto_generated|mac_mult1                                                                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[13]                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|lpm_mult:cmul|mult_d7o:auto_generated|mac_mult3                                                                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[13]                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[13]~_Duplicate_1                                                                                         ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[13]~_Duplicate_1                                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|lpm_mult:cmul|mult_d7o:auto_generated|mac_mult1                                                                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[14]                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|lpm_mult:cmul|mult_d7o:auto_generated|mac_mult3                                                                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[14]                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[14]~_Duplicate_1                                                                                         ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[14]~_Duplicate_1                                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|lpm_mult:cmul|mult_d7o:auto_generated|mac_mult1                                                                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[15]                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|lpm_mult:cmul|mult_d7o:auto_generated|mac_mult3                                                                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[15]                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[15]~_Duplicate_1                                                                                         ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[15]~_Duplicate_1                                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|lpm_mult:cmul|mult_d7o:auto_generated|mac_mult1                                                                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[16]                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|lpm_mult:cmul|mult_d7o:auto_generated|mac_mult3                                                                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[16]                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[16]~_Duplicate_1                                                                                         ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[16]~_Duplicate_1                                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|lpm_mult:cmul|mult_d7o:auto_generated|mac_mult1                                                                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[17]                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|lpm_mult:cmul|mult_d7o:auto_generated|mac_mult3                                                                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[17]                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[17]~_Duplicate_1                                                                                         ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[17]~_Duplicate_1                                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|lpm_mult:cmul|mult_d7o:auto_generated|mac_mult1                                                                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[0]                                                                         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult5                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[0]                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[0]~_Duplicate_1                                                ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[0]~_Duplicate_1                                                            ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult1                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[1]                                                                         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult5                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[1]                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[1]~_Duplicate_1                                                ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[1]~_Duplicate_1                                                            ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult1                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[2]                                                                         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult5                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[2]                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[2]~_Duplicate_1                                                ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[2]~_Duplicate_1                                                            ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult1                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[3]                                                                         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult5                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[3]                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[3]~_Duplicate_1                                                ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[3]~_Duplicate_1                                                            ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult1                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[4]                                                                         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult5                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[4]                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[4]~_Duplicate_1                                                ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[4]~_Duplicate_1                                                            ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult1                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[5]                                                                         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult5                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[5]                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[5]~_Duplicate_1                                                ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[5]~_Duplicate_1                                                            ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult1                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[6]                                                                         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult5                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[6]                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[6]~_Duplicate_1                                                ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[6]~_Duplicate_1                                                            ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult1                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[7]                                                                         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult5                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[7]                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[7]~_Duplicate_1                                                ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[7]~_Duplicate_1                                                            ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult1                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[8]                                                                         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult5                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[8]                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[8]~_Duplicate_1                                                ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[8]~_Duplicate_1                                                            ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult1                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[9]                                                                         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult5                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[9]                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[9]~_Duplicate_1                                                ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[9]~_Duplicate_1                                                            ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult1                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[10]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult5                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[10]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[10]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[10]~_Duplicate_1                                                           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult1                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[11]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult5                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[11]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[11]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[11]~_Duplicate_1                                                           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult1                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[12]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult5                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[12]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[12]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[12]~_Duplicate_1                                                           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult1                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[13]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult5                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[13]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[13]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[13]~_Duplicate_1                                                           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult1                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[14]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult5                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[14]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[14]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[14]~_Duplicate_1                                                           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult1                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[15]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult5                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[15]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[15]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[15]~_Duplicate_1                                                           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult1                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[16]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult5                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[16]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[16]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[16]~_Duplicate_1                                                           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult1                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[17]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult5                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[17]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[17]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[17]~_Duplicate_1                                                           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult1                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[18]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult7                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[18]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[18]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[18]~_Duplicate_1                                                           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult3                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[19]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult7                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[19]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[19]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[19]~_Duplicate_1                                                           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult3                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[20]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult7                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[20]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[20]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[20]~_Duplicate_1                                                           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult3                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[21]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult7                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[21]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[21]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[21]~_Duplicate_1                                                           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult3                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[22]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult7                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[22]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[22]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[22]~_Duplicate_1                                                           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult3                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[23]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult7                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[23]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[23]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[23]~_Duplicate_1                                                           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult3                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[24]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult7                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[24]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[24]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[24]~_Duplicate_1                                                           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult3                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[25]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult7                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[25]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[25]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[25]~_Duplicate_1                                                           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult3                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[26]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult7                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[26]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[26]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[26]~_Duplicate_1                                                           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult3                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[27]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult7                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[27]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[27]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[27]~_Duplicate_1                                                           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult3                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[28]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult7                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[28]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[28]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[28]~_Duplicate_1                                                           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult3                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[29]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult7                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[29]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[29]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[29]~_Duplicate_1                                                           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult3                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[30]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult7                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[30]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[30]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[30]~_Duplicate_1                                                           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult3                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[31]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult7                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[31]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[31]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[31]~_Duplicate_1                                                           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult3                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[32]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult7                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[32]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[32]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[32]~_Duplicate_1                                                           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult3                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[33]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult7                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[33]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[33]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_13[33]~_Duplicate_1                                                           ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult3                             ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[3]                                                                         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult1                         ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[3]                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[3]~_Duplicate_1                                                ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[4]                                                                         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult1                         ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[4]                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[4]~_Duplicate_1                                                ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[5]                                                                         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult1                         ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[5]                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[5]~_Duplicate_1                                                ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[6]                                                                         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult1                         ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[6]                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[6]~_Duplicate_1                                                ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[7]                                                                         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult1                         ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[7]                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[7]~_Duplicate_1                                                ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[8]                                                                         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult1                         ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[8]                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[8]~_Duplicate_1                                                ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[9]                                                                         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult1                         ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[9]                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[9]~_Duplicate_1                                                ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[10]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult1                         ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[10]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[10]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[11]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult1                         ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[11]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[11]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[12]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult1                         ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[12]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[12]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[13]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult1                         ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[13]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[13]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[14]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult1                         ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[14]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[14]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[15]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult1                         ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[15]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[15]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[16]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult1                         ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[16]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[16]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[17]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult1                         ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[17]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[17]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[18]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult3                         ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[18]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[18]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[19]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult3                         ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[19]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[19]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[20]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult3                         ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[20]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[20]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[21]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult3                         ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[21]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[21]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[22]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult3                         ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[22]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[22]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[23]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult3                         ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[23]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[23]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[24]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult3                         ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[24]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[24]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[25]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult3                         ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[25]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[25]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[26]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult3                         ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[26]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[26]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[27]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult3                         ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[27]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[27]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[28]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult3                         ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[28]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[28]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[29]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult3                         ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[29]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[29]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[30]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult3                         ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[30]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[30]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[31]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult3                         ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[31]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[31]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[32]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult3                         ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[32]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[32]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[33]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult3                         ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[33]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[33]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[34]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult3                         ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[34]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[34]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[35]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult3                         ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[35]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[35]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[36]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult5                         ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[36]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[36]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[37]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult5                         ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[37]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[37]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[38]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult5                         ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[38]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[38]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[39]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult5                         ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[39]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[39]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[40]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult5                         ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[40]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[40]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[41]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult5                         ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[41]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[41]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[42]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult5                         ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[42]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[42]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[43]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult5                         ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[43]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[43]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[44]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult5                         ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[44]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[44]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[45]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult5                         ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[45]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[45]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[46]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult5                         ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[46]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[46]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[47]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult5                         ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[47]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[47]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[48]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult5                         ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[48]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[48]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[49]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult5                         ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[49]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[49]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[50]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult5                         ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[50]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[50]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[51]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult5                         ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[51]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[51]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[52]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult5                         ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[52]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[52]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[53]                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult5                         ; DATAB            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[53]                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[53]~_Duplicate_1                                               ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[0]                                                                  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult1                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[0]                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[0]~_Duplicate_1                                         ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[0]~_Duplicate_1                                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult5                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[0]~_Duplicate_1                                                     ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[0]~_Duplicate_2                                         ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[0]~_Duplicate_2                                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult3                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[0]~_Duplicate_2                                                     ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[0]~_Duplicate_3                                         ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[1]                                                                  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult1                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[1]                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[1]~_Duplicate_1                                         ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[1]~_Duplicate_1                                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult5                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[1]~_Duplicate_1                                                     ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[1]~_Duplicate_2                                         ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[1]~_Duplicate_2                                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult3                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[1]~_Duplicate_2                                                     ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[1]~_Duplicate_3                                         ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[2]                                                                  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult1                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[2]                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[2]~_Duplicate_1                                         ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[2]~_Duplicate_1                                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult5                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[2]~_Duplicate_1                                                     ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[2]~_Duplicate_2                                         ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[2]~_Duplicate_2                                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult3                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[2]~_Duplicate_2                                                     ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[2]~_Duplicate_3                                         ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[3]                                                                  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult1                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[3]                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[3]~_Duplicate_1                                         ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[3]~_Duplicate_1                                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult5                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[3]~_Duplicate_1                                                     ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[3]~_Duplicate_2                                         ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[3]~_Duplicate_2                                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult3                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[3]~_Duplicate_2                                                     ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[3]~_Duplicate_3                                         ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[4]                                                                  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult1                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[4]                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[4]~_Duplicate_1                                         ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[4]~_Duplicate_1                                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult5                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[4]~_Duplicate_1                                                     ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[4]~_Duplicate_2                                         ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[4]~_Duplicate_2                                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult3                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[4]~_Duplicate_2                                                     ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[4]~_Duplicate_3                                         ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[5]                                                                  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult1                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[5]                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[5]~_Duplicate_1                                         ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[5]~_Duplicate_1                                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult5                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[5]~_Duplicate_1                                                     ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[5]~_Duplicate_2                                         ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[5]~_Duplicate_2                                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult3                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[5]~_Duplicate_2                                                     ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[5]~_Duplicate_3                                         ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[6]                                                                  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult1                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[6]                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[6]~_Duplicate_1                                         ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[6]~_Duplicate_1                                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult5                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[6]~_Duplicate_1                                                     ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[6]~_Duplicate_2                                         ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[6]~_Duplicate_2                                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult3                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[6]~_Duplicate_2                                                     ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[6]~_Duplicate_3                                         ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[7]                                                                  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult1                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[7]                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[7]~_Duplicate_1                                         ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[7]~_Duplicate_1                                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult5                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[7]~_Duplicate_1                                                     ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[7]~_Duplicate_2                                         ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[7]~_Duplicate_2                                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult3                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[7]~_Duplicate_2                                                     ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[7]~_Duplicate_3                                         ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[8]                                                                  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult1                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[8]                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[8]~_Duplicate_1                                         ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[8]~SCLR_LUT                                                         ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                                                                    ;                  ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[8]~_Duplicate_1                                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult5                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[8]~_Duplicate_1                                                     ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[8]~_Duplicate_2                                         ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[8]~_Duplicate_2                                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult3                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[8]~_Duplicate_2                                                     ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[8]~_Duplicate_3                                         ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[9]                                                                  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult1                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[9]                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[9]~_Duplicate_1                                         ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[9]~SCLR_LUT                                                         ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                                                                    ;                  ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[9]~_Duplicate_1                                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult5                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[9]~_Duplicate_1                                                     ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[9]~_Duplicate_2                                         ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[9]~_Duplicate_2                                                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult3                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[9]~_Duplicate_2                                                     ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[9]~_Duplicate_3                                         ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[10]                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult1                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[10]                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[10]~_Duplicate_1                                        ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[10]~SCLR_LUT                                                        ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                                                                    ;                  ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[10]~_Duplicate_1                                                    ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult5                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[10]~_Duplicate_1                                                    ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[10]~_Duplicate_2                                        ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[10]~_Duplicate_2                                                    ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult3                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[10]~_Duplicate_2                                                    ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[10]~_Duplicate_3                                        ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[11]                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult1                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[11]                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[11]~_Duplicate_1                                        ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[11]~SCLR_LUT                                                        ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                                                                    ;                  ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[11]~_Duplicate_1                                                    ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult5                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[11]~_Duplicate_1                                                    ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[11]~_Duplicate_2                                        ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[11]~_Duplicate_2                                                    ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult3                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[11]~_Duplicate_2                                                    ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[11]~_Duplicate_3                                        ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[12]                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult1                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[12]                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[12]~_Duplicate_1                                        ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[12]~SCLR_LUT                                                        ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                                                                    ;                  ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[12]~_Duplicate_1                                                    ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult5                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[12]~_Duplicate_1                                                    ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[12]~_Duplicate_2                                        ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[12]~_Duplicate_2                                                    ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult3                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[12]~_Duplicate_2                                                    ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[12]~_Duplicate_3                                        ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[13]                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult1                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[13]                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[13]~_Duplicate_1                                        ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[13]~SCLR_LUT                                                        ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                                                                    ;                  ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[13]~_Duplicate_1                                                    ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult5                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[13]~_Duplicate_1                                                    ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[13]~_Duplicate_2                                        ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[13]~_Duplicate_2                                                    ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult3                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[13]~_Duplicate_2                                                    ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[13]~_Duplicate_3                                        ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[14]                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult1                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[14]                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[14]~_Duplicate_1                                        ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[14]~SCLR_LUT                                                        ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                                                                    ;                  ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[14]~_Duplicate_1                                                    ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult5                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[14]~_Duplicate_1                                                    ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[14]~_Duplicate_2                                        ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[14]~_Duplicate_2                                                    ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult3                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[14]~_Duplicate_2                                                    ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[14]~_Duplicate_3                                        ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[15]                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult1                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[15]                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[15]~_Duplicate_1                                        ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[15]~_Duplicate_1                                                    ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult5                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[15]~_Duplicate_1                                                    ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[15]~_Duplicate_2                                        ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[15]~_Duplicate_2                                                    ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult3                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[15]~_Duplicate_2                                                    ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[15]~_Duplicate_3                                        ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[16]                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult1                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[16]                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[16]~_Duplicate_1                                        ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[16]~_Duplicate_1                                                    ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult5                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[16]~_Duplicate_1                                                    ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[16]~_Duplicate_2                                        ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[16]~_Duplicate_2                                                    ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult3                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[16]~_Duplicate_2                                                    ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[16]~_Duplicate_3                                        ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[17]                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult1                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[17]                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[17]~_Duplicate_1                                        ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[17]~_Duplicate_1                                                    ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult5                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[17]~_Duplicate_1                                                    ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[17]~_Duplicate_2                                        ; REGOUT           ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[17]~_Duplicate_2                                                    ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult3                         ; DATAA            ;                       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[17]~_Duplicate_2                                                    ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[17]~_Duplicate_3                                        ; REGOUT           ;                       ;
; vibrato:vib|delay_c[0]                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; vibrato:vib|lpm_mult:Mult1|mult_dct:auto_generated|mac_mult1                                                                                                                                       ; DATAA            ;                       ;
; vibrato:vib|delay_c[0]                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; vibrato:vib|delay_c[0]~_Duplicate_1                                                                                                                                                                ; REGOUT           ;                       ;
; vibrato:vib|delay_c[1]                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; vibrato:vib|lpm_mult:Mult1|mult_dct:auto_generated|mac_mult1                                                                                                                                       ; DATAA            ;                       ;
; vibrato:vib|delay_c[1]                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; vibrato:vib|delay_c[1]~_Duplicate_1                                                                                                                                                                ; REGOUT           ;                       ;
; vibrato:vib|delay_c[2]                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; vibrato:vib|lpm_mult:Mult1|mult_dct:auto_generated|mac_mult1                                                                                                                                       ; DATAA            ;                       ;
; vibrato:vib|delay_c[2]                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; vibrato:vib|delay_c[2]~_Duplicate_1                                                                                                                                                                ; REGOUT           ;                       ;
; vibrato:vib|delay_c[3]                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; vibrato:vib|lpm_mult:Mult1|mult_dct:auto_generated|mac_mult1                                                                                                                                       ; DATAA            ;                       ;
; vibrato:vib|delay_c[3]                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; vibrato:vib|delay_c[3]~_Duplicate_1                                                                                                                                                                ; REGOUT           ;                       ;
; vibrato:vib|delay_c[4]                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; vibrato:vib|lpm_mult:Mult1|mult_dct:auto_generated|mac_mult1                                                                                                                                       ; DATAA            ;                       ;
; vibrato:vib|delay_c[4]                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; vibrato:vib|delay_c[4]~_Duplicate_1                                                                                                                                                                ; REGOUT           ;                       ;
; vibrato:vib|delay_c[5]                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; vibrato:vib|lpm_mult:Mult1|mult_dct:auto_generated|mac_mult1                                                                                                                                       ; DATAA            ;                       ;
; vibrato:vib|delay_c[5]                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; vibrato:vib|delay_c[5]~_Duplicate_1                                                                                                                                                                ; REGOUT           ;                       ;
; vibrato:vib|delay_c[6]                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; vibrato:vib|lpm_mult:Mult1|mult_dct:auto_generated|mac_mult1                                                                                                                                       ; DATAA            ;                       ;
; vibrato:vib|delay_c[6]                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; vibrato:vib|delay_c[6]~_Duplicate_1                                                                                                                                                                ; REGOUT           ;                       ;
; vibrato:vib|delay_c[7]                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; vibrato:vib|lpm_mult:Mult1|mult_dct:auto_generated|mac_mult1                                                                                                                                       ; DATAA            ;                       ;
; vibrato:vib|delay_c[7]                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; vibrato:vib|delay_c[7]~_Duplicate_1                                                                                                                                                                ; REGOUT           ;                       ;
; vibrato:vib|delay_c[8]                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; vibrato:vib|lpm_mult:Mult1|mult_dct:auto_generated|mac_mult1                                                                                                                                       ; DATAA            ;                       ;
; vibrato:vib|delay_c[8]                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; vibrato:vib|delay_c[8]~_Duplicate_1                                                                                                                                                                ; REGOUT           ;                       ;
; vibrato:vib|delay_c[9]                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; vibrato:vib|lpm_mult:Mult1|mult_dct:auto_generated|mac_mult1                                                                                                                                       ; DATAA            ;                       ;
; vibrato:vib|delay_c[9]                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; vibrato:vib|delay_c[9]~_Duplicate_1                                                                                                                                                                ; REGOUT           ;                       ;
; vibrato:vib|delay_c[10]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; vibrato:vib|lpm_mult:Mult1|mult_dct:auto_generated|mac_mult1                                                                                                                                       ; DATAA            ;                       ;
; vibrato:vib|delay_c[10]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; vibrato:vib|delay_c[10]~_Duplicate_1                                                                                                                                                               ; REGOUT           ;                       ;
; vibrato:vib|delay_c[11]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; vibrato:vib|lpm_mult:Mult1|mult_dct:auto_generated|mac_mult1                                                                                                                                       ; DATAA            ;                       ;
; vibrato:vib|delay_c[11]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; vibrato:vib|delay_c[11]~_Duplicate_1                                                                                                                                                               ; REGOUT           ;                       ;
; vibrato:vib|delay_c[12]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; vibrato:vib|lpm_mult:Mult1|mult_dct:auto_generated|mac_mult1                                                                                                                                       ; DATAA            ;                       ;
; vibrato:vib|delay_c[12]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; vibrato:vib|delay_c[12]~_Duplicate_1                                                                                                                                                               ; REGOUT           ;                       ;
; vibrato:vib|delay_c[13]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; vibrato:vib|lpm_mult:Mult1|mult_dct:auto_generated|mac_mult1                                                                                                                                       ; DATAA            ;                       ;
; vibrato:vib|delay_c[13]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; vibrato:vib|delay_c[13]~_Duplicate_1                                                                                                                                                               ; REGOUT           ;                       ;
; vibrato:vib|delay_c[14]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; vibrato:vib|lpm_mult:Mult1|mult_dct:auto_generated|mac_mult1                                                                                                                                       ; DATAA            ;                       ;
; vibrato:vib|delay_c[14]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; vibrato:vib|delay_c[14]~_Duplicate_1                                                                                                                                                               ; REGOUT           ;                       ;
; vibrato:vib|delay_c[15]                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; vibrato:vib|lpm_mult:Mult1|mult_dct:auto_generated|mac_mult1                                                                                                                                       ; DATAA            ;                       ;
; vibrato:vib|delay_c[15]                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; vibrato:vib|delay_c[15]~_Duplicate_1                                                                                                                                                               ; REGOUT           ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 18888 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 18888 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 18883   ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 5       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in G:/Projects/FPGAGuitarProcessor/DE1_TOP/DE1_TOP.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 13,178 / 18,752 ( 70 % )  ;
;     -- Combinational with no register       ; 6587                      ;
;     -- Register only                        ; 1491                      ;
;     -- Combinational with a register        ; 5100                      ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 5300                      ;
;     -- 3 input functions                    ; 4324                      ;
;     -- <=2 input functions                  ; 2063                      ;
;     -- Register only                        ; 1491                      ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 8182                      ;
;     -- arithmetic mode                      ; 3505                      ;
;                                             ;                           ;
; Total registers*                            ; 6,591 / 19,649 ( 34 % )   ;
;     -- Dedicated logic registers            ; 6,591 / 18,752 ( 35 % )   ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 949 / 1,172 ( 81 % )      ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 283 / 315 ( 90 % )        ;
;     -- Clock pins                           ; 8 / 8 ( 100 % )           ;
;                                             ;                           ;
; Global signals                              ; 2                         ;
; M4Ks                                        ; 15 / 52 ( 29 % )          ;
; Total block memory bits                     ; 12,501 / 239,616 ( 5 % )  ;
; Total block memory implementation bits      ; 69,120 / 239,616 ( 29 % ) ;
; Embedded Multiplier 9-bit elements          ; 51 / 52 ( 98 % )          ;
; PLLs                                        ; 1 / 4 ( 25 % )            ;
; Global clocks                               ; 2 / 16 ( 13 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 22% / 22% / 23%           ;
; Peak interconnect usage (total/H/V)         ; 33% / 34% / 32%           ;
; Maximum fan-out                             ; 6651                      ;
; Highest non-global fan-out                  ; 2545                      ;
; Total fan-out                               ; 60247                     ;
; Average fan-out                             ; 3.09                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 13178 / 18752 ( 70 % ) ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 6587                   ; 0                              ;
;     -- Register only                        ; 1491                   ; 0                              ;
;     -- Combinational with a register        ; 5100                   ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 5300                   ; 0                              ;
;     -- 3 input functions                    ; 4324                   ; 0                              ;
;     -- <=2 input functions                  ; 2063                   ; 0                              ;
;     -- Register only                        ; 1491                   ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 8182                   ; 0                              ;
;     -- arithmetic mode                      ; 3505                   ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 6591                   ; 0                              ;
;     -- Dedicated logic registers            ; 6591 / 18752 ( 35 % )  ; 0 / 18752 ( 0 % )              ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 949 / 1172 ( 81 % )    ; 0 / 1172 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 283                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 51 / 52 ( 98 % )       ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 12501                  ; 0                              ;
; Total RAM block bits                        ; 69120                  ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )          ; 1 / 4 ( 25 % )                 ;
; M4K                                         ; 15 / 52 ( 28 % )       ; 0 / 52 ( 0 % )                 ;
; Clock control block                         ; 1 / 20 ( 5 % )         ; 1 / 20 ( 5 % )                 ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 1                      ; 1                              ;
;     -- Registered Input Connections         ; 0                      ; 0                              ;
;     -- Output Connections                   ; 1                      ; 1                              ;
;     -- Registered Output Connections        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 61387                  ; 3                              ;
;     -- Registered Connections               ; 21209                  ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 0                      ; 2                              ;
;     -- hard_block:auto_generated_inst       ; 2                      ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 27                     ; 1                              ;
;     -- Output Ports                         ; 137                    ; 1                              ;
;     -- Bidir Ports                          ; 119                    ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                        ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; AUD_ADCDAT  ; B6    ; 3        ; 3            ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_24[0] ; B12   ; 4        ; 24           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_24[1] ; A12   ; 4        ; 24           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_27[0] ; D12   ; 3        ; 24           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_27[1] ; E12   ; 3        ; 24           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_50    ; L1    ; 2        ; 0            ; 13           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; EXT_CLOCK   ; M21   ; 6        ; 50           ; 14           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[0]      ; R22   ; 6        ; 50           ; 10           ; 1           ; 280                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[1]      ; R21   ; 6        ; 50           ; 10           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[2]      ; T22   ; 6        ; 50           ; 9            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[3]      ; T21   ; 6        ; 50           ; 9            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PS2_CLK     ; H15   ; 4        ; 44           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PS2_DAT     ; J14   ; 4        ; 42           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[0]       ; L22   ; 5        ; 50           ; 14           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[1]       ; L21   ; 5        ; 50           ; 14           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[2]       ; M22   ; 6        ; 50           ; 14           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[3]       ; V12   ; 7        ; 26           ; 0            ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[4]       ; W12   ; 7        ; 26           ; 0            ; 1           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[5]       ; U12   ; 8        ; 26           ; 0            ; 2           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[6]       ; U11   ; 8        ; 26           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[7]       ; M2    ; 1        ; 0            ; 13           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[8]       ; M1    ; 1        ; 0            ; 13           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[9]       ; L2    ; 2        ; 0            ; 13           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TCK         ; C7    ; 3        ; 7            ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TCS         ; D8    ; 3        ; 9            ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TDI         ; E8    ; 3        ; 11           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; UART_RXD    ; F14   ; 4        ; 35           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; AUD_DACDAT    ; B5    ; 3        ; 3            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AUD_XCK       ; B4    ; 3        ; 1            ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[0]  ; W4    ; 1        ; 0            ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[10] ; W3    ; 1        ; 0            ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[11] ; N6    ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[1]  ; W5    ; 1        ; 0            ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[2]  ; Y3    ; 1        ; 0            ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[3]  ; Y4    ; 1        ; 0            ; 3            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[4]  ; R6    ; 1        ; 0            ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[5]  ; R5    ; 1        ; 0            ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[6]  ; P6    ; 1        ; 0            ; 9            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[7]  ; P5    ; 1        ; 0            ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[8]  ; P3    ; 1        ; 0            ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[9]  ; N4    ; 1        ; 0            ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA_0     ; U3    ; 1        ; 0            ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA_1     ; V4    ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CAS_N    ; T3    ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CKE      ; N3    ; 1        ; 0            ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CLK      ; U4    ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CS_N     ; T6    ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_LDQM     ; R7    ; 1        ; 0            ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_RAS_N    ; T5    ; 1        ; 0            ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_UDQM     ; M5    ; 1        ; 0            ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_WE_N     ; R8    ; 1        ; 0            ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[0]    ; AB20  ; 7        ; 48           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[10]   ; R12   ; 7        ; 33           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[11]   ; T12   ; 7        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[12]   ; AB14  ; 7        ; 33           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[13]   ; AA13  ; 7        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[14]   ; AB13  ; 7        ; 29           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[15]   ; AA12  ; 7        ; 29           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[16]   ; AB12  ; 7        ; 29           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[17]   ; AA20  ; 7        ; 48           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[18]   ; U14   ; 7        ; 39           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[19]   ; V14   ; 7        ; 37           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[1]    ; AA14  ; 7        ; 33           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[20]   ; U13   ; 7        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[21]   ; R13   ; 7        ; 37           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[2]    ; Y16   ; 7        ; 44           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[3]    ; R15   ; 7        ; 42           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[4]    ; T15   ; 7        ; 39           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[5]    ; U15   ; 7        ; 46           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[6]    ; V15   ; 7        ; 46           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[7]    ; W15   ; 7        ; 39           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[8]    ; R14   ; 7        ; 42           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[9]    ; Y13   ; 7        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_CE_N       ; AB15  ; 7        ; 33           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_OE_N       ; AA15  ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_RST_N      ; W14   ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_WE_N       ; Y14   ; 7        ; 39           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[0]       ; J2    ; 2        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[1]       ; J1    ; 2        ; 0            ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[2]       ; H2    ; 2        ; 0            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[3]       ; H1    ; 2        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[4]       ; F2    ; 2        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[5]       ; F1    ; 2        ; 0            ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[6]       ; E2    ; 2        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[0]       ; E1    ; 2        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[1]       ; H6    ; 2        ; 0            ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[2]       ; H5    ; 2        ; 0            ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[3]       ; H4    ; 2        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[4]       ; G3    ; 2        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[5]       ; D2    ; 2        ; 0            ; 22           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[6]       ; D1    ; 2        ; 0            ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[0]       ; G5    ; 2        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[1]       ; G6    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[2]       ; C2    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[3]       ; C1    ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[4]       ; E3    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[5]       ; E4    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[6]       ; D3    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[0]       ; F4    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[1]       ; D5    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[2]       ; D6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[3]       ; J4    ; 2        ; 0            ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[4]       ; L8    ; 2        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[5]       ; F3    ; 2        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[6]       ; D4    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; I2C_SCLK      ; A3    ; 3        ; 1            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[0]       ; U22   ; 6        ; 50           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[1]       ; U21   ; 6        ; 50           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[2]       ; V22   ; 6        ; 50           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[3]       ; V21   ; 6        ; 50           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[4]       ; W22   ; 6        ; 50           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[5]       ; W21   ; 6        ; 50           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[6]       ; Y22   ; 6        ; 50           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[7]       ; Y21   ; 6        ; 50           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[0]       ; R20   ; 6        ; 50           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[1]       ; R19   ; 6        ; 50           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[2]       ; U19   ; 6        ; 50           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[3]       ; Y19   ; 6        ; 50           ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[4]       ; T18   ; 6        ; 50           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[5]       ; V19   ; 6        ; 50           ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[6]       ; Y18   ; 6        ; 50           ; 2            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[7]       ; U18   ; 6        ; 50           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[8]       ; R18   ; 6        ; 50           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[9]       ; R17   ; 6        ; 50           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SD_CLK        ; M19   ; 6        ; 50           ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[0]  ; AA3   ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[10] ; R11   ; 8        ; 20           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[11] ; T11   ; 8        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[12] ; Y10   ; 8        ; 15           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[13] ; U10   ; 8        ; 13           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[14] ; R10   ; 8        ; 13           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[15] ; T7    ; 8        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[16] ; Y6    ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[17] ; Y5    ; 8        ; 3            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[1]  ; AB3   ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[2]  ; AA4   ; 8        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[3]  ; AB4   ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[4]  ; AA5   ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[5]  ; AB10  ; 8        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[6]  ; AA11  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[7]  ; AB11  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[8]  ; V11   ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[9]  ; W11   ; 8        ; 20           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_CE_N     ; AB5   ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_LB_N     ; Y7    ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_OE_N     ; T8    ; 8        ; 5            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_UB_N     ; W7    ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_WE_N     ; AA10  ; 8        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; TDO           ; D7    ; 3        ; 9            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; UART_TXD      ; G12   ; 4        ; 31           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[0]      ; A9    ; 3        ; 15           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[1]      ; D11   ; 3        ; 22           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[2]      ; A10   ; 3        ; 20           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[3]      ; B10   ; 3        ; 20           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[0]      ; B8    ; 3        ; 13           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[1]      ; C10   ; 3        ; 18           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[2]      ; B9    ; 3        ; 15           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[3]      ; A8    ; 3        ; 13           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_HS        ; A11   ; 3        ; 22           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[0]      ; D9    ; 3        ; 13           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[1]      ; C9    ; 3        ; 9            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[2]      ; A7    ; 3        ; 11           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[3]      ; B7    ; 3        ; 11           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_VS        ; B11   ; 3        ; 22           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------------------------------------------------------------------------------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                                                                                                           ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------------------------------------------------------------------------------------------------+---------------------+
; AUD_ADCLRCK ; A6    ; 3        ; 3            ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; AUD_BCLK    ; A4    ; 3        ; 1            ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; AUD_DACLRCK ; A5    ; 3        ; 3            ; 27           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; DRAM_DQ[0]  ; U1    ; 1        ; 0            ; 7            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; DRAM_DQ[10] ; P1    ; 1        ; 0            ; 11           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; DRAM_DQ[11] ; P2    ; 1        ; 0            ; 11           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; DRAM_DQ[12] ; R1    ; 1        ; 0            ; 8            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; DRAM_DQ[13] ; R2    ; 1        ; 0            ; 8            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; DRAM_DQ[14] ; T1    ; 1        ; 0            ; 8            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; DRAM_DQ[15] ; T2    ; 1        ; 0            ; 8            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; DRAM_DQ[1]  ; U2    ; 1        ; 0            ; 7            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; DRAM_DQ[2]  ; V1    ; 1        ; 0            ; 6            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; DRAM_DQ[3]  ; V2    ; 1        ; 0            ; 6            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; DRAM_DQ[4]  ; W1    ; 1        ; 0            ; 4            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; DRAM_DQ[5]  ; W2    ; 1        ; 0            ; 4            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; DRAM_DQ[6]  ; Y1    ; 1        ; 0            ; 4            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; DRAM_DQ[7]  ; Y2    ; 1        ; 0            ; 4            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; DRAM_DQ[8]  ; N1    ; 1        ; 0            ; 12           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; DRAM_DQ[9]  ; N2    ; 1        ; 0            ; 12           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; FL_DQ[0]    ; AB16  ; 7        ; 35           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; FL_DQ[1]    ; AA16  ; 7        ; 35           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; FL_DQ[2]    ; AB17  ; 7        ; 37           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; FL_DQ[3]    ; AA17  ; 7        ; 37           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; FL_DQ[4]    ; AB18  ; 7        ; 42           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; FL_DQ[5]    ; AA18  ; 7        ; 44           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; FL_DQ[6]    ; AB19  ; 7        ; 48           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; FL_DQ[7]    ; AA19  ; 7        ; 48           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_0[0]   ; A13   ; 4        ; 26           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_0[10]  ; A18   ; 4        ; 46           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_0[11]  ; B18   ; 4        ; 46           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_0[12]  ; A19   ; 4        ; 46           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_0[13]  ; B19   ; 4        ; 46           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_0[14]  ; A20   ; 4        ; 48           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_0[15]  ; B20   ; 4        ; 48           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_0[16]  ; C21   ; 5        ; 50           ; 24           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_0[17]  ; C22   ; 5        ; 50           ; 24           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_0[18]  ; D21   ; 5        ; 50           ; 21           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_0[19]  ; D22   ; 5        ; 50           ; 22           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_0[1]   ; B13   ; 4        ; 26           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_0[20]  ; E21   ; 5        ; 50           ; 21           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_0[21]  ; E22   ; 5        ; 50           ; 21           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_0[22]  ; F21   ; 5        ; 50           ; 20           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_0[23]  ; F22   ; 5        ; 50           ; 20           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_0[24]  ; G21   ; 5        ; 50           ; 19           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_0[25]  ; G22   ; 5        ; 50           ; 19           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_0[26]  ; J21   ; 5        ; 50           ; 16           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_0[27]  ; J22   ; 5        ; 50           ; 16           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_0[28]  ; K21   ; 5        ; 50           ; 15           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_0[29]  ; K22   ; 5        ; 50           ; 15           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_0[2]   ; A14   ; 4        ; 29           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_0[30]  ; J19   ; 5        ; 50           ; 17           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_0[31]  ; J20   ; 5        ; 50           ; 16           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_0[32]  ; J18   ; 5        ; 50           ; 17           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_0[33]  ; K20   ; 5        ; 50           ; 17           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_0[34]  ; L19   ; 5        ; 50           ; 15           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_0[35]  ; L18   ; 5        ; 50           ; 15           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_0[3]   ; B14   ; 4        ; 29           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_0[4]   ; A15   ; 4        ; 33           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_0[5]   ; B15   ; 4        ; 33           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_0[6]   ; A16   ; 4        ; 33           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_0[7]   ; B16   ; 4        ; 33           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_0[8]   ; A17   ; 4        ; 37           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_0[9]   ; B17   ; 4        ; 37           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_1[0]   ; H12   ; 4        ; 31           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_1[10]  ; C14   ; 4        ; 39           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_1[11]  ; D14   ; 4        ; 35           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_1[12]  ; D15   ; 4        ; 39           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_1[13]  ; D16   ; 4        ; 42           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_1[14]  ; C17   ; 4        ; 48           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_1[15]  ; C18   ; 4        ; 48           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_1[16]  ; C19   ; 5        ; 50           ; 24           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_1[17]  ; C20   ; 5        ; 50           ; 25           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_1[18]  ; D19   ; 5        ; 50           ; 25           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_1[19]  ; D20   ; 5        ; 50           ; 25           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_1[1]   ; H13   ; 4        ; 37           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_1[20]  ; E20   ; 5        ; 50           ; 23           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_1[21]  ; F20   ; 5        ; 50           ; 23           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_1[22]  ; E19   ; 5        ; 50           ; 25           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_1[23]  ; E18   ; 5        ; 50           ; 25           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_1[24]  ; G20   ; 5        ; 50           ; 23           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_1[25]  ; G18   ; 5        ; 50           ; 22           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_1[26]  ; G17   ; 5        ; 50           ; 22           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_1[27]  ; H17   ; 5        ; 50           ; 20           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_1[28]  ; J15   ; 5        ; 50           ; 18           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_1[29]  ; H18   ; 5        ; 50           ; 20           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_1[2]   ; H14   ; 4        ; 42           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_1[30]  ; N22   ; 6        ; 50           ; 12           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_1[31]  ; N21   ; 6        ; 50           ; 12           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_1[32]  ; P15   ; 6        ; 50           ; 11           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_1[33]  ; N15   ; 6        ; 50           ; 11           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_1[34]  ; P17   ; 6        ; 50           ; 8            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_1[35]  ; P18   ; 6        ; 50           ; 9            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_1[3]   ; G15   ; 4        ; 39           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_1[4]   ; E14   ; 4        ; 35           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_1[5]   ; E15   ; 4        ; 42           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_1[6]   ; F15   ; 4        ; 39           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_1[7]   ; G16   ; 4        ; 44           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_1[8]   ; F12   ; 4        ; 31           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; GPIO_1[9]   ; F13   ; 4        ; 35           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                              ; -                   ;
; I2C_SDAT    ; B3    ; 3        ; 1            ; 27           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|serial_data~2 ; -                   ;
; SD_CMD      ; H11   ; 3        ; 20           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                                                                                                              ; -                   ;
; SD_DAT      ; G7    ; 3        ; 5            ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                                                                                                              ; -                   ;
; SD_DAT3     ; P8    ; 8        ; 7            ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                                                                                                              ; -                   ;
; SRAM_DQ[0]  ; AA6   ; 8        ; 7            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; smart_ram:smv1|sram:r|sram_0002:sram_inst|is_write                                                                             ; -                   ;
; SRAM_DQ[10] ; V9    ; 8        ; 9            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; smart_ram:smv1|sram:r|sram_0002:sram_inst|is_write                                                                             ; -                   ;
; SRAM_DQ[11] ; U9    ; 8        ; 13           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; smart_ram:smv1|sram:r|sram_0002:sram_inst|is_write                                                                             ; -                   ;
; SRAM_DQ[12] ; R9    ; 8        ; 13           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; smart_ram:smv1|sram:r|sram_0002:sram_inst|is_write                                                                             ; -                   ;
; SRAM_DQ[13] ; W8    ; 8        ; 9            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; smart_ram:smv1|sram:r|sram_0002:sram_inst|is_write                                                                             ; -                   ;
; SRAM_DQ[14] ; V8    ; 8        ; 9            ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; smart_ram:smv1|sram:r|sram_0002:sram_inst|is_write                                                                             ; -                   ;
; SRAM_DQ[15] ; U8    ; 8        ; 5            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; smart_ram:smv1|sram:r|sram_0002:sram_inst|is_write                                                                             ; -                   ;
; SRAM_DQ[1]  ; AB6   ; 8        ; 7            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; smart_ram:smv1|sram:r|sram_0002:sram_inst|is_write                                                                             ; -                   ;
; SRAM_DQ[2]  ; AA7   ; 8        ; 11           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; smart_ram:smv1|sram:r|sram_0002:sram_inst|is_write                                                                             ; -                   ;
; SRAM_DQ[3]  ; AB7   ; 8        ; 11           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; smart_ram:smv1|sram:r|sram_0002:sram_inst|is_write                                                                             ; -                   ;
; SRAM_DQ[4]  ; AA8   ; 8        ; 15           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; smart_ram:smv1|sram:r|sram_0002:sram_inst|is_write                                                                             ; -                   ;
; SRAM_DQ[5]  ; AB8   ; 8        ; 15           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; smart_ram:smv1|sram:r|sram_0002:sram_inst|is_write                                                                             ; -                   ;
; SRAM_DQ[6]  ; AA9   ; 8        ; 18           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; smart_ram:smv1|sram:r|sram_0002:sram_inst|is_write                                                                             ; -                   ;
; SRAM_DQ[7]  ; AB9   ; 8        ; 18           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; smart_ram:smv1|sram:r|sram_0002:sram_inst|is_write                                                                             ; -                   ;
; SRAM_DQ[8]  ; Y9    ; 8        ; 11           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; smart_ram:smv1|sram:r|sram_0002:sram_inst|is_write                                                                             ; -                   ;
; SRAM_DQ[9]  ; W9    ; 8        ; 11           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; smart_ram:smv1|sram:r|sram_0002:sram_inst|is_write                                                                             ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------------------------------------------------------------------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 40 / 41 ( 98 % ) ; 3.3V          ; --           ;
; 2        ; 32 / 33 ( 97 % ) ; 3.3V          ; --           ;
; 3        ; 30 / 43 ( 70 % ) ; 3.3V          ; --           ;
; 4        ; 38 / 40 ( 95 % ) ; 3.3V          ; --           ;
; 5        ; 36 / 39 ( 92 % ) ; 3.3V          ; --           ;
; 6        ; 32 / 36 ( 89 % ) ; 3.3V          ; --           ;
; 7        ; 36 / 40 ( 90 % ) ; 3.3V          ; --           ;
; 8        ; 42 / 43 ( 98 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; I2C_SCLK                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 324        ; 3        ; AUD_BCLK                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 322        ; 3        ; AUD_DACLRCK                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 320        ; 3        ; AUD_ADCLRCK                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 306        ; 3        ; VGA_R[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 304        ; 3        ; VGA_G[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 298        ; 3        ; VGA_B[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 293        ; 3        ; VGA_B[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 287        ; 3        ; VGA_HS                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 283        ; 4        ; CLOCK_24[1]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 281        ; 4        ; GPIO_0[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 279        ; 4        ; GPIO_0[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 273        ; 4        ; GPIO_0[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 271        ; 4        ; GPIO_0[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 265        ; 4        ; GPIO_0[8]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 251        ; 4        ; GPIO_0[10]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 249        ; 4        ; GPIO_0[12]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 247        ; 4        ; GPIO_0[14]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; SRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA4      ; 85         ; 8        ; SRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA5      ; 89         ; 8        ; SRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA6      ; 97         ; 8        ; SRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA7      ; 103        ; 8        ; SRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA8      ; 111        ; 8        ; SRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ; 114        ; 8        ; SRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 120        ; 8        ; SRAM_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 122        ; 8        ; SRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 128        ; 7        ; FL_ADDR[15]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA13     ; 130        ; 7        ; FL_ADDR[13]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 136        ; 7        ; FL_ADDR[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 138        ; 7        ; FL_OE_N                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 140        ; 7        ; FL_DQ[1]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 144        ; 7        ; FL_DQ[3]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ; 153        ; 7        ; FL_DQ[5]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA19     ; 162        ; 7        ; FL_DQ[7]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ; 164        ; 7        ; FL_ADDR[17]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; SRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB4      ; 84         ; 8        ; SRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB5      ; 88         ; 8        ; SRAM_CE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ; 96         ; 8        ; SRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB7      ; 102        ; 8        ; SRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 110        ; 8        ; SRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 113        ; 8        ; SRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 119        ; 8        ; SRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 121        ; 8        ; SRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 127        ; 7        ; FL_ADDR[16]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ; 129        ; 7        ; FL_ADDR[14]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ; 135        ; 7        ; FL_ADDR[12]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB15     ; 137        ; 7        ; FL_CE_N                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 139        ; 7        ; FL_DQ[0]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 143        ; 7        ; FL_DQ[2]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 152        ; 7        ; FL_DQ[4]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 161        ; 7        ; FL_DQ[6]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 163        ; 7        ; FL_ADDR[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; I2C_SDAT                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 323        ; 3        ; AUD_XCK                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 321        ; 3        ; AUD_DACDAT                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 319        ; 3        ; AUD_ADCDAT                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 305        ; 3        ; VGA_R[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 303        ; 3        ; VGA_G[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 297        ; 3        ; VGA_G[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 292        ; 3        ; VGA_B[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 286        ; 3        ; VGA_VS                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 282        ; 4        ; CLOCK_24[0]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 280        ; 4        ; GPIO_0[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 278        ; 4        ; GPIO_0[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 272        ; 4        ; GPIO_0[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 270        ; 4        ; GPIO_0[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 264        ; 4        ; GPIO_0[9]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 250        ; 4        ; GPIO_0[11]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 248        ; 4        ; GPIO_0[13]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 246        ; 4        ; GPIO_0[15]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; HEX2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 9          ; 2        ; HEX2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; TCK                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; VGA_R[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 296        ; 3        ; VGA_G[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ; 260        ; 4        ; GPIO_1[10]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C17      ; 245        ; 4        ; GPIO_1[14]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ; 244        ; 4        ; GPIO_1[15]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 238        ; 5        ; GPIO_1[16]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C20      ; 239        ; 5        ; GPIO_1[17]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C21      ; 236        ; 5        ; GPIO_0[16]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C22      ; 237        ; 5        ; GPIO_0[17]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 14         ; 2        ; HEX1[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 15         ; 2        ; HEX1[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 2          ; 2        ; HEX2[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 3          ; 2        ; HEX3[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 4          ; 2        ; HEX3[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D6       ; 5          ; 2        ; HEX3[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D7       ; 311        ; 3        ; TDO                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 309        ; 3        ; TCS                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 302        ; 3        ; VGA_R[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; VGA_B[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 284        ; 3        ; CLOCK_27[0]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GPIO_1[11]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 259        ; 4        ; GPIO_1[12]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ; 255        ; 4        ; GPIO_1[13]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GPIO_1[18]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D20      ; 241        ; 5        ; GPIO_1[19]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D21      ; 229        ; 5        ; GPIO_0[18]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D22      ; 230        ; 5        ; GPIO_0[19]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 20         ; 2        ; HEX1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 21         ; 2        ; HEX0[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 6          ; 2        ; HEX2[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 7          ; 2        ; HEX2[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; TDI                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; CLOCK_27[1]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GPIO_1[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 256        ; 4        ; GPIO_1[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GPIO_1[23]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E19      ; 242        ; 5        ; GPIO_1[22]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E20      ; 234        ; 5        ; GPIO_1[20]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E21      ; 227        ; 5        ; GPIO_0[20]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E22      ; 228        ; 5        ; GPIO_0[21]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 22         ; 2        ; HEX0[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 23         ; 2        ; HEX0[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 13         ; 2        ; HEX3[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 10         ; 2        ; HEX3[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; GPIO_1[8]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 269        ; 4        ; GPIO_1[9]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 268        ; 4        ; UART_RXD                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 262        ; 4        ; GPIO_1[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GPIO_1[21]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F21      ; 223        ; 5        ; GPIO_0[22]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F22      ; 224        ; 5        ; GPIO_0[23]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; HEX1[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; HEX2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 11         ; 2        ; HEX2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 317        ; 3        ; SD_DAT                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; UART_TXD                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GPIO_1[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 252        ; 4        ; GPIO_1[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 231        ; 5        ; GPIO_1[26]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G18      ; 232        ; 5        ; GPIO_1[25]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GPIO_1[24]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G21      ; 221        ; 5        ; GPIO_0[24]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 222        ; 5        ; GPIO_0[25]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 24         ; 2        ; HEX0[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 2        ; HEX0[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H4       ; 17         ; 2        ; HEX1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 18         ; 2        ; HEX1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 19         ; 2        ; HEX1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; SD_CMD                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 274        ; 4        ; GPIO_1[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 263        ; 4        ; GPIO_1[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 257        ; 4        ; GPIO_1[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H15      ; 253        ; 4        ; PS2_CLK                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GPIO_1[27]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H18      ; 225        ; 5        ; GPIO_1[29]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; HEX0[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 30         ; 2        ; HEX0[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; HEX3[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; PS2_DAT                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J15      ; 220        ; 5        ; GPIO_1[28]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GPIO_0[32]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J19      ; 216        ; 5        ; GPIO_0[30]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J20      ; 213        ; 5        ; GPIO_0[31]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J21      ; 211        ; 5        ; GPIO_0[26]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 212        ; 5        ; GPIO_0[27]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GPIO_0[33]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K21      ; 209        ; 5        ; GPIO_0[28]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 210        ; 5        ; GPIO_0[29]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 38         ; 2        ; CLOCK_50                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 39         ; 2        ; SW[9]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; HEX3[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GPIO_0[35]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L19      ; 207        ; 5        ; GPIO_0[34]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; SW[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 206        ; 5        ; SW[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 41         ; 1        ; SW[8]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 42         ; 1        ; SW[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; DRAM_UDQM                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; SD_CLK                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; EXT_CLOCK                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 204        ; 6        ; SW[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 45         ; 1        ; DRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 46         ; 1        ; DRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 51         ; 1        ; DRAM_CKE                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 52         ; 1        ; DRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; DRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GPIO_1[33]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GPIO_1[31]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 200        ; 6        ; GPIO_1[30]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 47         ; 1        ; DRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 48         ; 1        ; DRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 50         ; 1        ; DRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; DRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P6       ; 56         ; 1        ; DRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; SD_DAT3                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GPIO_1[32]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GPIO_1[34]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P18      ; 187        ; 6        ; GPIO_1[35]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; DRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 58         ; 1        ; DRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; DRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 64         ; 1        ; DRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 54         ; 1        ; DRAM_LDQM                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 53         ; 1        ; DRAM_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R9       ; 109        ; 8        ; SRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 108        ; 8        ; SRAM_ADDR[14]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 116        ; 8        ; SRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 134        ; 7        ; FL_ADDR[10]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 145        ; 7        ; FL_ADDR[21]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 150        ; 7        ; FL_ADDR[8]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ; 151        ; 7        ; FL_ADDR[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; LEDR[9]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R18      ; 184        ; 6        ; LEDR[8]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R19      ; 185        ; 6        ; LEDR[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 192        ; 6        ; LEDR[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ; 190        ; 6        ; KEY[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 191        ; 6        ; KEY[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 59         ; 1        ; DRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T2       ; 60         ; 1        ; DRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 69         ; 1        ; DRAM_CAS_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; DRAM_RAS_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T6       ; 68         ; 1        ; DRAM_CS_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ; 91         ; 8        ; SRAM_ADDR[15]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 90         ; 8        ; SRAM_OE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; SRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 131        ; 7        ; FL_ADDR[11]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; FL_ADDR[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; LEDR[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; KEY[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 189        ; 6        ; KEY[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 61         ; 1        ; DRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 62         ; 1        ; DRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 70         ; 1        ; DRAM_BA_0                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 80         ; 1        ; DRAM_CLK                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; SRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U9       ; 106        ; 8        ; SRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U10      ; 107        ; 8        ; SRAM_ADDR[13]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U11      ; 123        ; 8        ; SW[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U12      ; 124        ; 8        ; SW[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 132        ; 7        ; FL_ADDR[20]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U14      ; 146        ; 7        ; FL_ADDR[18]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U15      ; 157        ; 7        ; FL_ADDR[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; LEDR[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U19      ; 172        ; 6        ; LEDR[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U21      ; 182        ; 6        ; LEDG[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 183        ; 6        ; LEDG[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 65         ; 1        ; DRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 66         ; 1        ; DRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; DRAM_BA_1                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; SRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 101        ; 8        ; SRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; SRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V12      ; 126        ; 7        ; SW[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; FL_ADDR[19]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ; 158        ; 7        ; FL_ADDR[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; LEDR[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; LEDG[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 181        ; 6        ; LEDG[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 71         ; 1        ; DRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 72         ; 1        ; DRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 75         ; 1        ; DRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 76         ; 1        ; DRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ; 79         ; 1        ; DRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; SRAM_UB_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W8       ; 100        ; 8        ; SRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ; 105        ; 8        ; SRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; SRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W12      ; 125        ; 7        ; SW[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; FL_RST_N                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W15      ; 149        ; 7        ; FL_ADDR[7]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; LEDG[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 175        ; 6        ; LEDG[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 73         ; 1        ; DRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ; 74         ; 1        ; DRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 77         ; 1        ; DRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 78         ; 1        ; DRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 86         ; 8        ; SRAM_ADDR[17]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y6       ; 87         ; 8        ; SRAM_ADDR[16]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y7       ; 93         ; 8        ; SRAM_LB_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; SRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y10      ; 112        ; 8        ; SRAM_ADDR[12]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; FL_ADDR[9]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 148        ; 7        ; FL_WE_N                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; FL_ADDR[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; LEDR[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y19      ; 168        ; 6        ; LEDR[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; LEDG[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 179        ; 6        ; LEDG[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                          ;
+----------------------------------+---------------------------------------------------------------------------------------------------+
; Name                             ; audio_clock_gen:gen|audio_clock_gen_0002:audio_clock_gen_inst|altpll:DE_Clock_Generator_Audio|pll ;
+----------------------------------+---------------------------------------------------------------------------------------------------+
; SDC pin name                     ; gen|audio_clock_gen_inst|DE_Clock_Generator_Audio|pll                                             ;
; PLL mode                         ; Normal                                                                                            ;
; Compensate clock                 ; clock1                                                                                            ;
; Compensated input/output pins    ; --                                                                                                ;
; Self reset on gated loss of lock ; Off                                                                                               ;
; Gate lock counter                ; --                                                                                                ;
; Input frequency 0                ; 27.0 MHz                                                                                          ;
; Input frequency 1                ; --                                                                                                ;
; Nominal PFD frequency            ; 27.0 MHz                                                                                          ;
; Nominal VCO frequency            ; 377.9 MHz                                                                                         ;
; VCO post scale K counter         ; 2                                                                                                 ;
; VCO multiply                     ; --                                                                                                ;
; VCO divide                       ; --                                                                                                ;
; Freq min lock                    ; 21.43 MHz                                                                                         ;
; Freq max lock                    ; 35.71 MHz                                                                                         ;
; M VCO Tap                        ; 0                                                                                                 ;
; M Initial                        ; 1                                                                                                 ;
; M value                          ; 14                                                                                                ;
; N value                          ; 1                                                                                                 ;
; Preserve PLL counter order       ; Off                                                                                               ;
; PLL location                     ; PLL_3                                                                                             ;
; Inclk0 signal                    ; CLOCK_27[0]                                                                                       ;
; Inclk1 signal                    ; --                                                                                                ;
; Inclk0 signal type               ; Dedicated Pin                                                                                     ;
; Inclk1 signal type               ; --                                                                                                ;
+----------------------------------+---------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+--------------------------------------------------------------+
; Name                                                                                                ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                                                 ;
+-----------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+--------------------------------------------------------------+
; audio_clock_gen:gen|audio_clock_gen_0002:audio_clock_gen_inst|altpll:DE_Clock_Generator_Audio|_clk1 ; clock1       ; 14   ; 31  ; 12.19 MHz        ; 0 (0 ps)    ; 50/50      ; C0      ; 31            ; 16/15 Odd  ; 1       ; 0       ; gen|audio_clock_gen_inst|DE_Clock_Generator_Audio|pll|clk[1] ;
+-----------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+--------------------------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+
; Compilation Hierarchy Node                                                          ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                 ; Library Name    ;
+-------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+
; |DE1_TOP                                                                            ; 13178 (238) ; 6591 (54)                 ; 0 (0)         ; 12501       ; 15   ; 51           ; 1       ; 25        ; 283  ; 0            ; 6587 (169)   ; 1491 (28)         ; 5100 (95)        ; |DE1_TOP                                                                                                                                                                                                                                                                                                                                                                            ; work            ;
;    |audio_clock_gen:gen|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|audio_clock_gen:gen                                                                                                                                                                                                                                                                                                                                                        ; audio_clock_gen ;
;       |audio_clock_gen_0002:audio_clock_gen_inst|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|audio_clock_gen:gen|audio_clock_gen_0002:audio_clock_gen_inst                                                                                                                                                                                                                                                                                                              ; audio_clock_gen ;
;          |altpll:DE_Clock_Generator_Audio|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|audio_clock_gen:gen|audio_clock_gen_0002:audio_clock_gen_inst|altpll:DE_Clock_Generator_Audio                                                                                                                                                                                                                                                                              ; work            ;
;    |audio_core:ac|                                                                  ; 287 (0)     ; 191 (0)                   ; 0 (0)         ; 6144        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (0)       ; 9 (0)             ; 182 (0)          ; |DE1_TOP|audio_core:ac                                                                                                                                                                                                                                                                                                                                                              ; audio_core      ;
;       |audio_core_0002:audio_core_inst|                                             ; 287 (10)    ; 191 (2)                   ; 0 (0)         ; 6144        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (8)       ; 9 (0)             ; 182 (2)          ; |DE1_TOP|audio_core:ac|audio_core_0002:audio_core_inst                                                                                                                                                                                                                                                                                                                              ; audio_core      ;
;          |altera_up_audio_in_deserializer:Audio_In_Deserializer|                    ; 121 (37)    ; 83 (32)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (5)       ; 1 (0)             ; 82 (32)          ; |DE1_TOP|audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer                                                                                                                                                                                                                                                                        ; audio_core      ;
;             |altera_up_audio_bit_counter:Audio_Out_Bit_Counter|                     ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 6 (6)            ; |DE1_TOP|audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_audio_bit_counter:Audio_Out_Bit_Counter                                                                                                                                                                                                                      ; audio_core      ;
;             |altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|                        ; 53 (0)      ; 33 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 1 (0)             ; 32 (0)           ; |DE1_TOP|audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO                                                                                                                                                                                                                         ; audio_core      ;
;                |scfifo:Sync_FIFO|                                                   ; 53 (0)      ; 33 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 1 (0)             ; 32 (0)           ; |DE1_TOP|audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO                                                                                                                                                                                                        ; work            ;
;                   |scfifo_7041:auto_generated|                                      ; 53 (0)      ; 33 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 1 (0)             ; 32 (0)           ; |DE1_TOP|audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated                                                                                                                                                                             ; work            ;
;                      |a_dpfifo_qn31:dpfifo|                                         ; 53 (30)     ; 33 (13)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (17)      ; 1 (1)             ; 32 (12)          ; |DE1_TOP|audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo                                                                                                                                                        ; work            ;
;                         |altsyncram_vc81:FIFOram|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|altsyncram_vc81:FIFOram                                                                                                                                ; work            ;
;                         |cntr_d5b:rd_ptr_msb|                                       ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |DE1_TOP|audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_d5b:rd_ptr_msb                                                                                                                                    ; work            ;
;                         |cntr_e5b:wr_ptr|                                           ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |DE1_TOP|audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_e5b:wr_ptr                                                                                                                                        ; work            ;
;                         |cntr_q57:usedw_counter|                                    ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |DE1_TOP|audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_q57:usedw_counter                                                                                                                                 ; work            ;
;             |altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|                       ; 21 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 12 (0)           ; |DE1_TOP|audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO                                                                                                                                                                                                                        ; audio_core      ;
;                |scfifo:Sync_FIFO|                                                   ; 21 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 12 (0)           ; |DE1_TOP|audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO                                                                                                                                                                                                       ; work            ;
;                   |scfifo_7041:auto_generated|                                      ; 21 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 12 (0)           ; |DE1_TOP|audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated                                                                                                                                                                            ; work            ;
;                      |a_dpfifo_qn31:dpfifo|                                         ; 21 (13)     ; 12 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (8)        ; 0 (0)             ; 12 (5)           ; |DE1_TOP|audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo                                                                                                                                                       ; work            ;
;                         |cntr_q57:usedw_counter|                                    ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |DE1_TOP|audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_q57:usedw_counter                                                                                                                                ; work            ;
;          |altera_up_audio_out_serializer:Audio_Out_Serializer|                      ; 149 (43)    ; 100 (34)                  ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (9)       ; 2 (0)             ; 98 (34)          ; |DE1_TOP|audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer                                                                                                                                                                                                                                                                          ; audio_core      ;
;             |altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|                       ; 53 (0)      ; 33 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 1 (0)             ; 32 (0)           ; |DE1_TOP|audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO                                                                                                                                                                                                                          ; audio_core      ;
;                |scfifo:Sync_FIFO|                                                   ; 53 (0)      ; 33 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 1 (0)             ; 32 (0)           ; |DE1_TOP|audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO                                                                                                                                                                                                         ; work            ;
;                   |scfifo_7041:auto_generated|                                      ; 53 (0)      ; 33 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 1 (0)             ; 32 (0)           ; |DE1_TOP|audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated                                                                                                                                                                              ; work            ;
;                      |a_dpfifo_qn31:dpfifo|                                         ; 53 (30)     ; 33 (13)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (17)      ; 1 (1)             ; 32 (12)          ; |DE1_TOP|audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo                                                                                                                                                         ; work            ;
;                         |altsyncram_vc81:FIFOram|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|altsyncram_vc81:FIFOram                                                                                                                                 ; work            ;
;                         |cntr_d5b:rd_ptr_msb|                                       ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |DE1_TOP|audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_d5b:rd_ptr_msb                                                                                                                                     ; work            ;
;                         |cntr_e5b:wr_ptr|                                           ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |DE1_TOP|audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_e5b:wr_ptr                                                                                                                                         ; work            ;
;                         |cntr_q57:usedw_counter|                                    ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |DE1_TOP|audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_q57:usedw_counter                                                                                                                                  ; work            ;
;             |altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|                      ; 53 (0)      ; 33 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 1 (0)             ; 32 (0)           ; |DE1_TOP|audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO                                                                                                                                                                                                                         ; audio_core      ;
;                |scfifo:Sync_FIFO|                                                   ; 53 (0)      ; 33 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 1 (0)             ; 32 (0)           ; |DE1_TOP|audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO                                                                                                                                                                                                        ; work            ;
;                   |scfifo_7041:auto_generated|                                      ; 53 (0)      ; 33 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 1 (0)             ; 32 (0)           ; |DE1_TOP|audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated                                                                                                                                                                             ; work            ;
;                      |a_dpfifo_qn31:dpfifo|                                         ; 53 (30)     ; 33 (13)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (17)      ; 1 (1)             ; 32 (12)          ; |DE1_TOP|audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo                                                                                                                                                        ; work            ;
;                         |altsyncram_vc81:FIFOram|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|altsyncram_vc81:FIFOram                                                                                                                                ; work            ;
;                         |cntr_d5b:rd_ptr_msb|                                       ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |DE1_TOP|audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_d5b:rd_ptr_msb                                                                                                                                    ; work            ;
;                         |cntr_e5b:wr_ptr|                                           ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |DE1_TOP|audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_e5b:wr_ptr                                                                                                                                        ; work            ;
;                         |cntr_q57:usedw_counter|                                    ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |DE1_TOP|audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_q57:usedw_counter                                                                                                                                 ; work            ;
;          |altera_up_clock_edge:ADC_Left_Right_Clock_Edges|                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE1_TOP|audio_core:ac|audio_core_0002:audio_core_inst|altera_up_clock_edge:ADC_Left_Right_Clock_Edges                                                                                                                                                                                                                                                                              ; audio_core      ;
;          |altera_up_clock_edge:Bit_Clock_Edges|                                     ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 0 (0)            ; |DE1_TOP|audio_core:ac|audio_core_0002:audio_core_inst|altera_up_clock_edge:Bit_Clock_Edges                                                                                                                                                                                                                                                                                         ; audio_core      ;
;          |altera_up_clock_edge:DAC_Left_Right_Clock_Edges|                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE1_TOP|audio_core:ac|audio_core_0002:audio_core_inst|altera_up_clock_edge:DAC_Left_Right_Clock_Edges                                                                                                                                                                                                                                                                              ; audio_core      ;
;    |av_config:avconfig|                                                             ; 135 (0)     ; 102 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 102 (0)          ; |DE1_TOP|av_config:avconfig                                                                                                                                                                                                                                                                                                                                                         ; av_config       ;
;       |av_config_0002:av_config_inst|                                               ; 135 (0)     ; 102 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 102 (0)          ; |DE1_TOP|av_config:avconfig|av_config_0002:av_config_inst                                                                                                                                                                                                                                                                                                                           ; av_config       ;
;          |altera_up_av_config_auto_init:AV_Config_Auto_Init|                        ; 23 (23)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 21 (21)          ; |DE1_TOP|av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_auto_init:AV_Config_Auto_Init                                                                                                                                                                                                                                                                         ; av_config       ;
;          |altera_up_av_config_auto_init_ob_audio:Auto_Init_OB_Devices_ROM|          ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 13 (13)          ; |DE1_TOP|av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_auto_init_ob_audio:Auto_Init_OB_Devices_ROM                                                                                                                                                                                                                                                           ; av_config       ;
;          |altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|          ; 105 (88)    ; 81 (67)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (21)      ; 0 (0)             ; 81 (67)          ; |DE1_TOP|av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller                                                                                                                                                                                                                                                           ; av_config       ;
;             |altera_up_slow_clock_generator:Serial_Config_Clock_Generator|          ; 17 (17)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 14 (14)          ; |DE1_TOP|av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|altera_up_slow_clock_generator:Serial_Config_Clock_Generator                                                                                                                                                                                              ; av_config       ;
;    |chorus:ch|                                                                      ; 133 (133)   ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (61)      ; 1 (1)             ; 71 (71)          ; |DE1_TOP|chorus:ch                                                                                                                                                                                                                                                                                                                                                                  ; work            ;
;    |echo:ech|                                                                       ; 44 (44)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 12 (12)           ; 27 (27)          ; |DE1_TOP|echo:ech                                                                                                                                                                                                                                                                                                                                                                   ; work            ;
;    |fpUnit:u0|                                                                      ; 2472 (74)   ; 1501 (0)                  ; 0 (0)         ; 4995        ; 7    ; 23           ; 1       ; 11        ; 0    ; 0            ; 966 (72)     ; 290 (0)           ; 1216 (4)         ; |DE1_TOP|fpUnit:u0                                                                                                                                                                                                                                                                                                                                                                  ; work            ;
;       |fpAddWrapper:fadd|                                                           ; 851 (45)    ; 373 (33)                  ; 0 (0)         ; 36          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 464 (12)     ; 42 (0)            ; 345 (33)         ; |DE1_TOP|fpUnit:u0|fpAddWrapper:fadd                                                                                                                                                                                                                                                                                                                                                ; work            ;
;          |fpAdd:fpAdd_inst|                                                         ; 806 (0)     ; 340 (0)                   ; 0 (0)         ; 36          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 452 (0)      ; 42 (0)            ; 312 (0)          ; |DE1_TOP|fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst                                                                                                                                                                                                                                                                                                                               ; work            ;
;             |fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|             ; 806 (341)   ; 340 (219)                 ; 0 (0)         ; 36          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 452 (123)    ; 42 (41)           ; 312 (158)        ; |DE1_TOP|fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component                                                                                                                                                                                                                                                                     ; work            ;
;                |altshift_taps:man_res_is_not_zero_dffe31_rtl_0|                     ; 8 (0)       ; 4 (0)                     ; 0 (0)         ; 36          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 1 (0)             ; 3 (0)            ; |DE1_TOP|fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|altshift_taps:man_res_is_not_zero_dffe31_rtl_0                                                                                                                                                                                                                      ; work            ;
;                   |shift_taps_3jm:auto_generated|                                   ; 8 (3)       ; 4 (2)                     ; 0 (0)         ; 36          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (1)        ; 1 (1)             ; 3 (1)            ; |DE1_TOP|fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|altshift_taps:man_res_is_not_zero_dffe31_rtl_0|shift_taps_3jm:auto_generated                                                                                                                                                                                        ; work            ;
;                      |altsyncram_9g31:altsyncram4|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 36          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|altshift_taps:man_res_is_not_zero_dffe31_rtl_0|shift_taps_3jm:auto_generated|altsyncram_9g31:altsyncram4                                                                                                                                                            ; work            ;
;                      |cntr_kkf:cntr1|                                               ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |DE1_TOP|fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|altshift_taps:man_res_is_not_zero_dffe31_rtl_0|shift_taps_3jm:auto_generated|cntr_kkf:cntr1                                                                                                                                                                         ; work            ;
;                |fpAdd_altbarrel_shift_6hb:rbarrel_shift|                            ; 105 (105)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (105)    ; 0 (0)             ; 0 (0)            ; |DE1_TOP|fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|fpAdd_altbarrel_shift_6hb:rbarrel_shift                                                                                                                                                                                                                             ; work            ;
;                |fpAdd_altbarrel_shift_h0e:lbarrel_shift|                            ; 111 (111)   ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (74)      ; 0 (0)             ; 37 (37)          ; |DE1_TOP|fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|fpAdd_altbarrel_shift_h0e:lbarrel_shift                                                                                                                                                                                                                             ; work            ;
;                |fpAdd_altpriority_encoder_e48:trailing_zeros_cnt|                   ; 26 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (14)      ; 0 (0)             ; 0 (0)            ; |DE1_TOP|fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|fpAdd_altpriority_encoder_e48:trailing_zeros_cnt                                                                                                                                                                                                                    ; work            ;
;                   |fpAdd_altpriority_encoder_fj8:altpriority_encoder21|             ; 12 (7)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (7)       ; 0 (0)             ; 0 (0)            ; |DE1_TOP|fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|fpAdd_altpriority_encoder_e48:trailing_zeros_cnt|fpAdd_altpriority_encoder_fj8:altpriority_encoder21                                                                                                                                                                ; work            ;
;                      |fpAdd_altpriority_encoder_vh8:altpriority_encoder23|          ; 3 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|fpAdd_altpriority_encoder_e48:trailing_zeros_cnt|fpAdd_altpriority_encoder_fj8:altpriority_encoder21|fpAdd_altpriority_encoder_vh8:altpriority_encoder23                                                                                                            ; work            ;
;                         |fpAdd_altpriority_encoder_qh8:altpriority_encoder25|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|fpAdd_altpriority_encoder_e48:trailing_zeros_cnt|fpAdd_altpriority_encoder_fj8:altpriority_encoder21|fpAdd_altpriority_encoder_vh8:altpriority_encoder23|fpAdd_altpriority_encoder_qh8:altpriority_encoder25                                                        ; work            ;
;                      |fpAdd_altpriority_encoder_vh8:altpriority_encoder24|          ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|fpAdd_altpriority_encoder_e48:trailing_zeros_cnt|fpAdd_altpriority_encoder_fj8:altpriority_encoder21|fpAdd_altpriority_encoder_vh8:altpriority_encoder24                                                                                                            ; work            ;
;                         |fpAdd_altpriority_encoder_qh8:altpriority_encoder25|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|fpAdd_altpriority_encoder_e48:trailing_zeros_cnt|fpAdd_altpriority_encoder_fj8:altpriority_encoder21|fpAdd_altpriority_encoder_vh8:altpriority_encoder24|fpAdd_altpriority_encoder_qh8:altpriority_encoder25                                                        ; work            ;
;                         |fpAdd_altpriority_encoder_qh8:altpriority_encoder26|       ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|fpAdd_altpriority_encoder_e48:trailing_zeros_cnt|fpAdd_altpriority_encoder_fj8:altpriority_encoder21|fpAdd_altpriority_encoder_vh8:altpriority_encoder24|fpAdd_altpriority_encoder_qh8:altpriority_encoder26                                                        ; work            ;
;                            |fpAdd_altpriority_encoder_nh8:altpriority_encoder27|    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|fpAdd_altpriority_encoder_e48:trailing_zeros_cnt|fpAdd_altpriority_encoder_fj8:altpriority_encoder21|fpAdd_altpriority_encoder_vh8:altpriority_encoder24|fpAdd_altpriority_encoder_qh8:altpriority_encoder26|fpAdd_altpriority_encoder_nh8:altpriority_encoder27    ; work            ;
;                |fpAdd_altpriority_encoder_qb6:leading_zeroes_cnt|                   ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |DE1_TOP|fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|fpAdd_altpriority_encoder_qb6:leading_zeroes_cnt                                                                                                                                                                                                                    ; work            ;
;                |lpm_add_sub:add_sub1|                                               ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 8 (0)            ; |DE1_TOP|fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|lpm_add_sub:add_sub1                                                                                                                                                                                                                                                ; work            ;
;                   |add_sub_ore:auto_generated|                                      ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |DE1_TOP|fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|lpm_add_sub:add_sub1|add_sub_ore:auto_generated                                                                                                                                                                                                                     ; work            ;
;                |lpm_add_sub:add_sub2|                                               ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|lpm_add_sub:add_sub2                                                                                                                                                                                                                                                ; work            ;
;                   |add_sub_ore:auto_generated|                                      ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|lpm_add_sub:add_sub2|add_sub_ore:auto_generated                                                                                                                                                                                                                     ; work            ;
;                |lpm_add_sub:add_sub3|                                               ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|lpm_add_sub:add_sub3                                                                                                                                                                                                                                                ; work            ;
;                   |add_sub_lre:auto_generated|                                      ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|lpm_add_sub:add_sub3|add_sub_lre:auto_generated                                                                                                                                                                                                                     ; work            ;
;                |lpm_add_sub:add_sub4|                                               ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|lpm_add_sub:add_sub4                                                                                                                                                                                                                                                ; work            ;
;                   |add_sub_nqe:auto_generated|                                      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|lpm_add_sub:add_sub4|add_sub_nqe:auto_generated                                                                                                                                                                                                                     ; work            ;
;                |lpm_add_sub:add_sub5|                                               ; 9 (0)       ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; |DE1_TOP|fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|lpm_add_sub:add_sub5                                                                                                                                                                                                                                                ; work            ;
;                   |add_sub_l8j:auto_generated|                                      ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE1_TOP|fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|lpm_add_sub:add_sub5|add_sub_l8j:auto_generated                                                                                                                                                                                                                     ; work            ;
;                |lpm_add_sub:add_sub6|                                               ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 7 (0)            ; |DE1_TOP|fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|lpm_add_sub:add_sub6                                                                                                                                                                                                                                                ; work            ;
;                   |add_sub_nqe:auto_generated|                                      ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |DE1_TOP|fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|lpm_add_sub:add_sub6|add_sub_nqe:auto_generated                                                                                                                                                                                                                     ; work            ;
;                |lpm_add_sub:man_2comp_res_lower|                                    ; 30 (0)      ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 15 (0)           ; |DE1_TOP|fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|lpm_add_sub:man_2comp_res_lower                                                                                                                                                                                                                                     ; work            ;
;                   |add_sub_l1j:auto_generated|                                      ; 30 (30)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 15 (15)          ; |DE1_TOP|fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|lpm_add_sub:man_2comp_res_lower|add_sub_l1j:auto_generated                                                                                                                                                                                                          ; work            ;
;                |lpm_add_sub:man_2comp_res_upper0|                                   ; 25 (0)      ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 13 (0)           ; |DE1_TOP|fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|lpm_add_sub:man_2comp_res_upper0                                                                                                                                                                                                                                    ; work            ;
;                   |add_sub_qii:auto_generated|                                      ; 25 (25)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 13 (13)          ; |DE1_TOP|fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|lpm_add_sub:man_2comp_res_upper0|add_sub_qii:auto_generated                                                                                                                                                                                                         ; work            ;
;                |lpm_add_sub:man_2comp_res_upper1|                                   ; 13 (0)      ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (0)           ; |DE1_TOP|fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|lpm_add_sub:man_2comp_res_upper1                                                                                                                                                                                                                                    ; work            ;
;                   |add_sub_qii:auto_generated|                                      ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE1_TOP|fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|lpm_add_sub:man_2comp_res_upper1|add_sub_qii:auto_generated                                                                                                                                                                                                         ; work            ;
;                |lpm_add_sub:man_add_sub_lower|                                      ; 30 (0)      ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 15 (0)           ; |DE1_TOP|fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|lpm_add_sub:man_add_sub_lower                                                                                                                                                                                                                                       ; work            ;
;                   |add_sub_l1j:auto_generated|                                      ; 30 (30)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 15 (15)          ; |DE1_TOP|fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|lpm_add_sub:man_add_sub_lower|add_sub_l1j:auto_generated                                                                                                                                                                                                            ; work            ;
;                |lpm_add_sub:man_add_sub_upper0|                                     ; 26 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 14 (0)           ; |DE1_TOP|fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|lpm_add_sub:man_add_sub_upper0                                                                                                                                                                                                                                      ; work            ;
;                   |add_sub_qii:auto_generated|                                      ; 26 (26)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 14 (14)          ; |DE1_TOP|fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|lpm_add_sub:man_add_sub_upper0|add_sub_qii:auto_generated                                                                                                                                                                                                           ; work            ;
;                |lpm_add_sub:man_add_sub_upper1|                                     ; 14 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (0)           ; |DE1_TOP|fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|lpm_add_sub:man_add_sub_upper1                                                                                                                                                                                                                                      ; work            ;
;                   |add_sub_qii:auto_generated|                                      ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |DE1_TOP|fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|lpm_add_sub:man_add_sub_upper1|add_sub_qii:auto_generated                                                                                                                                                                                                           ; work            ;
;                |lpm_add_sub:man_res_rounding_add_sub_lower|                         ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |DE1_TOP|fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|lpm_add_sub:man_res_rounding_add_sub_lower                                                                                                                                                                                                                          ; work            ;
;                   |add_sub_taf:auto_generated|                                      ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |DE1_TOP|fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|lpm_add_sub:man_res_rounding_add_sub_lower|add_sub_taf:auto_generated                                                                                                                                                                                               ; work            ;
;                |lpm_add_sub:man_res_rounding_add_sub_upper1|                        ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |DE1_TOP|fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|lpm_add_sub:man_res_rounding_add_sub_upper1                                                                                                                                                                                                                         ; work            ;
;                   |add_sub_6jf:auto_generated|                                      ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |DE1_TOP|fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|lpm_add_sub:man_res_rounding_add_sub_upper1|add_sub_6jf:auto_generated                                                                                                                                                                                              ; work            ;
;                |lpm_compare:trailing_zeros_limit_comparator|                        ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |DE1_TOP|fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|lpm_compare:trailing_zeros_limit_comparator                                                                                                                                                                                                                         ; work            ;
;                   |cmpr_aag:auto_generated|                                         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE1_TOP|fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|lpm_compare:trailing_zeros_limit_comparator|cmpr_aag:auto_generated                                                                                                                                                                                                 ; work            ;
;       |fpDivWrapper:fdiv|                                                           ; 423 (45)    ; 324 (33)                  ; 0 (0)         ; 4959        ; 6    ; 16           ; 0       ; 8         ; 0    ; 0            ; 94 (12)      ; 71 (0)            ; 258 (33)         ; |DE1_TOP|fpUnit:u0|fpDivWrapper:fdiv                                                                                                                                                                                                                                                                                                                                                ; work            ;
;          |fpDiv:fpDiv_inst|                                                         ; 378 (0)     ; 291 (0)                   ; 0 (0)         ; 4959        ; 6    ; 16           ; 0       ; 8         ; 0    ; 0            ; 82 (0)       ; 71 (0)            ; 225 (0)          ; |DE1_TOP|fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst                                                                                                                                                                                                                                                                                                                               ; work            ;
;             |fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|                     ; 378 (0)     ; 291 (0)                   ; 0 (0)         ; 4959        ; 6    ; 16           ; 0       ; 8         ; 0    ; 0            ; 82 (0)       ; 71 (0)            ; 225 (0)          ; |DE1_TOP|fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component                                                                                                                                                                                                                                                                             ; work            ;
;                |fpDiv_altfp_div_pst_jge:altfp_div_pst1|                             ; 378 (194)   ; 291 (178)                 ; 0 (0)         ; 4959        ; 6    ; 16           ; 0       ; 8         ; 0    ; 0            ; 82 (27)      ; 71 (66)           ; 225 (101)        ; |DE1_TOP|fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1                                                                                                                                                                                                                                      ; work            ;
;                   |altshift_taps:a_is_infinity_dffe_2_rtl_0|                        ; 7 (0)       ; 4 (0)                     ; 0 (0)         ; 54          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 4 (0)            ; |DE1_TOP|fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|altshift_taps:a_is_infinity_dffe_2_rtl_0                                                                                                                                                                                             ; work            ;
;                      |shift_taps_6jm:auto_generated|                                ; 7 (0)       ; 4 (0)                     ; 0 (0)         ; 54          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 4 (0)            ; |DE1_TOP|fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|altshift_taps:a_is_infinity_dffe_2_rtl_0|shift_taps_6jm:auto_generated                                                                                                                                                               ; work            ;
;                         |altsyncram_u681:altsyncram2|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 54          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|altshift_taps:a_is_infinity_dffe_2_rtl_0|shift_taps_6jm:auto_generated|altsyncram_u681:altsyncram2                                                                                                                                   ; work            ;
;                         |cntr_skf:cntr1|                                            ; 7 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 4 (4)            ; |DE1_TOP|fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|altshift_taps:a_is_infinity_dffe_2_rtl_0|shift_taps_6jm:auto_generated|cntr_skf:cntr1                                                                                                                                                ; work            ;
;                            |cmpr_8cc:cmpr5|                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|altshift_taps:a_is_infinity_dffe_2_rtl_0|shift_taps_6jm:auto_generated|cntr_skf:cntr1|cmpr_8cc:cmpr5                                                                                                                                 ; work            ;
;                   |altshift_taps:e1_dffe_perf_1_rtl_0|                              ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 34          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |DE1_TOP|fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|altshift_taps:e1_dffe_perf_1_rtl_0                                                                                                                                                                                                   ; work            ;
;                      |shift_taps_ajm:auto_generated|                                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 34          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |DE1_TOP|fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|altshift_taps:e1_dffe_perf_1_rtl_0|shift_taps_ajm:auto_generated                                                                                                                                                                     ; work            ;
;                         |altsyncram_f981:altsyncram2|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 34          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|altshift_taps:e1_dffe_perf_1_rtl_0|shift_taps_ajm:auto_generated|altsyncram_f981:altsyncram2                                                                                                                                         ; work            ;
;                         |cntr_ikf:cntr1|                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_TOP|fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|altshift_taps:e1_dffe_perf_1_rtl_0|shift_taps_ajm:auto_generated|cntr_ikf:cntr1                                                                                                                                                      ; work            ;
;                   |altshift_taps:exp_result_dffe_0_rtl_0|                           ; 7 (0)       ; 4 (0)                     ; 0 (0)         ; 80          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 4 (0)            ; |DE1_TOP|fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|altshift_taps:exp_result_dffe_0_rtl_0                                                                                                                                                                                                ; work            ;
;                      |shift_taps_8jm:auto_generated|                                ; 7 (0)       ; 4 (0)                     ; 0 (0)         ; 80          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 4 (0)            ; |DE1_TOP|fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|altshift_taps:exp_result_dffe_0_rtl_0|shift_taps_8jm:auto_generated                                                                                                                                                                  ; work            ;
;                         |altsyncram_i981:altsyncram2|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 80          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|altshift_taps:exp_result_dffe_0_rtl_0|shift_taps_8jm:auto_generated|altsyncram_i981:altsyncram2                                                                                                                                      ; work            ;
;                         |cntr_4mf:cntr1|                                            ; 7 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 4 (4)            ; |DE1_TOP|fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|altshift_taps:exp_result_dffe_0_rtl_0|shift_taps_8jm:auto_generated|cntr_4mf:cntr1                                                                                                                                                   ; work            ;
;                            |cmpr_8cc:cmpr5|                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|altshift_taps:exp_result_dffe_0_rtl_0|shift_taps_8jm:auto_generated|cntr_4mf:cntr1|cmpr_8cc:cmpr5                                                                                                                                    ; work            ;
;                   |altshift_taps:quotient_j_dffe_rtl_0|                             ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 132         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |DE1_TOP|fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|altshift_taps:quotient_j_dffe_rtl_0                                                                                                                                                                                                  ; work            ;
;                      |shift_taps_9jm:auto_generated|                                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 132         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |DE1_TOP|fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|altshift_taps:quotient_j_dffe_rtl_0|shift_taps_9jm:auto_generated                                                                                                                                                                    ; work            ;
;                         |altsyncram_g981:altsyncram2|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 132         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|altshift_taps:quotient_j_dffe_rtl_0|shift_taps_9jm:auto_generated|altsyncram_g981:altsyncram2                                                                                                                                        ; work            ;
;                         |cntr_lkf:cntr1|                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE1_TOP|fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|altshift_taps:quotient_j_dffe_rtl_0|shift_taps_9jm:auto_generated|cntr_lkf:cntr1                                                                                                                                                     ; work            ;
;                   |altsyncram:altsyncram3|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4608        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|altsyncram:altsyncram3                                                                                                                                                                                                               ; work            ;
;                      |altsyncram_roo:auto_generated|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4608        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|altsyncram:altsyncram3|altsyncram_roo:auto_generated                                                                                                                                                                                 ; work            ;
;                   |lpm_add_sub:bias_addition|                                       ; 19 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 14 (0)           ; |DE1_TOP|fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_add_sub:bias_addition                                                                                                                                                                                                            ; work            ;
;                      |add_sub_iki:auto_generated|                                   ; 19 (19)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 14 (14)          ; |DE1_TOP|fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_add_sub:bias_addition|add_sub_iki:auto_generated                                                                                                                                                                                 ; work            ;
;                   |lpm_add_sub:exp_sub|                                             ; 9 (0)       ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 8 (0)            ; |DE1_TOP|fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_add_sub:exp_sub                                                                                                                                                                                                                  ; work            ;
;                      |add_sub_voh:auto_generated|                                   ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |DE1_TOP|fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_add_sub:exp_sub|add_sub_voh:auto_generated                                                                                                                                                                                       ; work            ;
;                   |lpm_add_sub:quotient_process|                                    ; 23 (0)      ; 23 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (0)           ; |DE1_TOP|fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_add_sub:quotient_process                                                                                                                                                                                                         ; work            ;
;                      |add_sub_6bi:auto_generated|                                   ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |DE1_TOP|fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_add_sub:quotient_process|add_sub_6bi:auto_generated                                                                                                                                                                              ; work            ;
;                   |lpm_add_sub:remainder_sub_0|                                     ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 22 (0)           ; |DE1_TOP|fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_add_sub:remainder_sub_0                                                                                                                                                                                                          ; work            ;
;                      |add_sub_e1i:auto_generated|                                   ; 35 (35)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 22 (22)          ; |DE1_TOP|fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_add_sub:remainder_sub_0|add_sub_e1i:auto_generated                                                                                                                                                                               ; work            ;
;                   |lpm_compare:cmpr2|                                               ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 1 (0)            ; |DE1_TOP|fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_compare:cmpr2                                                                                                                                                                                                                    ; work            ;
;                      |cmpr_1jg:auto_generated|                                      ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 1 (1)            ; |DE1_TOP|fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_compare:cmpr2|cmpr_1jg:auto_generated                                                                                                                                                                                            ; work            ;
;                   |lpm_mult:a1_prod|                                                ; 18 (0)      ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 9 (0)        ; 1 (0)             ; 8 (0)            ; |DE1_TOP|fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:a1_prod                                                                                                                                                                                                                     ; work            ;
;                      |mult_i8s:auto_generated|                                      ; 18 (18)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 9 (9)        ; 1 (1)             ; 8 (8)            ; |DE1_TOP|fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:a1_prod|mult_i8s:auto_generated                                                                                                                                                                                             ; work            ;
;                   |lpm_mult:b1_prod|                                                ; 26 (0)      ; 21 (0)                    ; 0 (0)         ; 51          ; 1    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 24 (0)           ; |DE1_TOP|fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:b1_prod                                                                                                                                                                                                                     ; work            ;
;                      |mult_g8s:auto_generated|                                      ; 26 (18)     ; 21 (17)                   ; 0 (0)         ; 51          ; 1    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 2 (1)             ; 24 (17)          ; |DE1_TOP|fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:b1_prod|mult_g8s:auto_generated                                                                                                                                                                                             ; work            ;
;                         |altshift_taps:dffe5_rtl_0|                                 ; 8 (0)       ; 4 (0)                     ; 0 (0)         ; 51          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 7 (0)            ; |DE1_TOP|fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:b1_prod|mult_g8s:auto_generated|altshift_taps:dffe5_rtl_0                                                                                                                                                                   ; work            ;
;                            |shift_taps_c3r:auto_generated|                          ; 8 (3)       ; 4 (2)                     ; 0 (0)         ; 51          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (2)            ; |DE1_TOP|fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:b1_prod|mult_g8s:auto_generated|altshift_taps:dffe5_rtl_0|shift_taps_c3r:auto_generated                                                                                                                                     ; work            ;
;                               |altsyncram_kg31:altsyncram4|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 51          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:b1_prod|mult_g8s:auto_generated|altshift_taps:dffe5_rtl_0|shift_taps_c3r:auto_generated|altsyncram_kg31:altsyncram4                                                                                                         ; work            ;
;                               |cntr_kkf:cntr1|                                      ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |DE1_TOP|fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:b1_prod|mult_g8s:auto_generated|altshift_taps:dffe5_rtl_0|shift_taps_c3r:auto_generated|cntr_kkf:cntr1                                                                                                                      ; work            ;
;                   |lpm_mult:q_partial_0|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:q_partial_0                                                                                                                                                                                                                 ; work            ;
;                      |mult_n8s:auto_generated|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:q_partial_0|mult_n8s:auto_generated                                                                                                                                                                                         ; work            ;
;                   |lpm_mult:q_partial_1|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:q_partial_1                                                                                                                                                                                                                 ; work            ;
;                      |mult_n8s:auto_generated|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:q_partial_1|mult_n8s:auto_generated                                                                                                                                                                                         ; work            ;
;                   |lpm_mult:remainder_mult_0|                                       ; 36 (0)      ; 36 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 35 (0)           ; |DE1_TOP|fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:remainder_mult_0                                                                                                                                                                                                            ; work            ;
;                      |mult_o8s:auto_generated|                                      ; 36 (36)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 35 (35)          ; |DE1_TOP|fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_o8s:auto_generated                                                                                                                                                                                    ; work            ;
;       |fpFloat2IntWrapper:fti|                                                      ; 477 (45)    ; 285 (33)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 192 (12)     ; 58 (0)            ; 227 (33)         ; |DE1_TOP|fpUnit:u0|fpFloat2IntWrapper:fti                                                                                                                                                                                                                                                                                                                                           ; work            ;
;          |fpFloat2Int:fpFloat2Int_inst|                                             ; 432 (0)     ; 252 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 180 (0)      ; 58 (0)            ; 194 (0)          ; |DE1_TOP|fpUnit:u0|fpFloat2IntWrapper:fti|fpFloat2Int:fpFloat2Int_inst                                                                                                                                                                                                                                                                                                              ; work            ;
;             |fpFloat2Int_altfp_convert_fhn:fpFloat2Int_altfp_convert_fhn_component| ; 432 (195)   ; 252 (164)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 180 (48)     ; 58 (49)           ; 194 (86)         ; |DE1_TOP|fpUnit:u0|fpFloat2IntWrapper:fti|fpFloat2Int:fpFloat2Int_inst|fpFloat2Int_altfp_convert_fhn:fpFloat2Int_altfp_convert_fhn_component                                                                                                                                                                                                                                        ; work            ;
;                |fpFloat2Int_altbarrel_shift_grf:altbarrel_shift6|                   ; 180 (180)   ; 88 (88)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (76)      ; 9 (9)             ; 95 (95)          ; |DE1_TOP|fpUnit:u0|fpFloat2IntWrapper:fti|fpFloat2Int:fpFloat2Int_inst|fpFloat2Int_altfp_convert_fhn:fpFloat2Int_altfp_convert_fhn_component|fpFloat2Int_altbarrel_shift_grf:altbarrel_shift6                                                                                                                                                                                       ; work            ;
;                |lpm_add_sub:add_sub7|                                               ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 0 (0)            ; |DE1_TOP|fpUnit:u0|fpFloat2IntWrapper:fti|fpFloat2Int:fpFloat2Int_inst|fpFloat2Int_altfp_convert_fhn:fpFloat2Int_altfp_convert_fhn_component|lpm_add_sub:add_sub7                                                                                                                                                                                                                   ; work            ;
;                   |add_sub_ebf:auto_generated|                                      ; 31 (31)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 0 (0)            ; |DE1_TOP|fpUnit:u0|fpFloat2IntWrapper:fti|fpFloat2Int:fpFloat2Int_inst|fpFloat2Int_altfp_convert_fhn:fpFloat2Int_altfp_convert_fhn_component|lpm_add_sub:add_sub7|add_sub_ebf:auto_generated                                                                                                                                                                                        ; work            ;
;                |lpm_add_sub:add_sub8|                                               ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |DE1_TOP|fpUnit:u0|fpFloat2IntWrapper:fti|fpFloat2Int:fpFloat2Int_inst|fpFloat2Int_altfp_convert_fhn:fpFloat2Int_altfp_convert_fhn_component|lpm_add_sub:add_sub8                                                                                                                                                                                                                   ; work            ;
;                   |add_sub_gbf:auto_generated|                                      ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |DE1_TOP|fpUnit:u0|fpFloat2IntWrapper:fti|fpFloat2Int:fpFloat2Int_inst|fpFloat2Int_altfp_convert_fhn:fpFloat2Int_altfp_convert_fhn_component|lpm_add_sub:add_sub8|add_sub_gbf:auto_generated                                                                                                                                                                                        ; work            ;
;                |lpm_add_sub:add_sub9|                                               ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 8 (0)            ; |DE1_TOP|fpUnit:u0|fpFloat2IntWrapper:fti|fpFloat2Int:fpFloat2Int_inst|fpFloat2Int_altfp_convert_fhn:fpFloat2Int_altfp_convert_fhn_component|lpm_add_sub:add_sub9                                                                                                                                                                                                                   ; work            ;
;                   |add_sub_mse:auto_generated|                                      ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 8 (8)            ; |DE1_TOP|fpUnit:u0|fpFloat2IntWrapper:fti|fpFloat2Int:fpFloat2Int_inst|fpFloat2Int_altfp_convert_fhn:fpFloat2Int_altfp_convert_fhn_component|lpm_add_sub:add_sub9|add_sub_mse:auto_generated                                                                                                                                                                                        ; work            ;
;                |lpm_compare:cmpr1|                                                  ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 2 (0)            ; |DE1_TOP|fpUnit:u0|fpFloat2IntWrapper:fti|fpFloat2Int:fpFloat2Int_inst|fpFloat2Int_altfp_convert_fhn:fpFloat2Int_altfp_convert_fhn_component|lpm_compare:cmpr1                                                                                                                                                                                                                      ; work            ;
;                   |cmpr_nrg:auto_generated|                                         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |DE1_TOP|fpUnit:u0|fpFloat2IntWrapper:fti|fpFloat2Int:fpFloat2Int_inst|fpFloat2Int_altfp_convert_fhn:fpFloat2Int_altfp_convert_fhn_component|lpm_compare:cmpr1|cmpr_nrg:auto_generated                                                                                                                                                                                              ; work            ;
;                |lpm_compare:cmpr2|                                                  ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |DE1_TOP|fpUnit:u0|fpFloat2IntWrapper:fti|fpFloat2Int:fpFloat2Int_inst|fpFloat2Int_altfp_convert_fhn:fpFloat2Int_altfp_convert_fhn_component|lpm_compare:cmpr2                                                                                                                                                                                                                      ; work            ;
;                   |cmpr_dhg:auto_generated|                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_TOP|fpUnit:u0|fpFloat2IntWrapper:fti|fpFloat2Int:fpFloat2Int_inst|fpFloat2Int_altfp_convert_fhn:fpFloat2Int_altfp_convert_fhn_component|lpm_compare:cmpr2|cmpr_dhg:auto_generated                                                                                                                                                                                              ; work            ;
;                |lpm_compare:cmpr3|                                                  ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |DE1_TOP|fpUnit:u0|fpFloat2IntWrapper:fti|fpFloat2Int:fpFloat2Int_inst|fpFloat2Int_altfp_convert_fhn:fpFloat2Int_altfp_convert_fhn_component|lpm_compare:cmpr3                                                                                                                                                                                                                      ; work            ;
;                   |cmpr_khg:auto_generated|                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_TOP|fpUnit:u0|fpFloat2IntWrapper:fti|fpFloat2Int:fpFloat2Int_inst|fpFloat2Int_altfp_convert_fhn:fpFloat2Int_altfp_convert_fhn_component|lpm_compare:cmpr3|cmpr_khg:auto_generated                                                                                                                                                                                              ; work            ;
;                |lpm_compare:max_shift_compare|                                      ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |DE1_TOP|fpUnit:u0|fpFloat2IntWrapper:fti|fpFloat2Int:fpFloat2Int_inst|fpFloat2Int_altfp_convert_fhn:fpFloat2Int_altfp_convert_fhn_component|lpm_compare:max_shift_compare                                                                                                                                                                                                          ; work            ;
;                   |cmpr_ehg:auto_generated|                                         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE1_TOP|fpUnit:u0|fpFloat2IntWrapper:fti|fpFloat2Int:fpFloat2Int_inst|fpFloat2Int_altfp_convert_fhn:fpFloat2Int_altfp_convert_fhn_component|lpm_compare:max_shift_compare|cmpr_ehg:auto_generated                                                                                                                                                                                  ; work            ;
;       |fpInt2FloatWrapper:i2f|                                                      ; 367 (45)    ; 269 (33)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 98 (12)      ; 71 (0)            ; 198 (33)         ; |DE1_TOP|fpUnit:u0|fpInt2FloatWrapper:i2f                                                                                                                                                                                                                                                                                                                                           ; work            ;
;          |fpInt2Float:fpInt2Float_inst|                                             ; 322 (0)     ; 236 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 86 (0)       ; 71 (0)            ; 165 (0)          ; |DE1_TOP|fpUnit:u0|fpInt2FloatWrapper:i2f|fpInt2Float:fpInt2Float_inst                                                                                                                                                                                                                                                                                                              ; work            ;
;             |fpInt2Float_altfp_convert_fhn:fpInt2Float_altfp_convert_fhn_component| ; 322 (168)   ; 236 (172)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 86 (2)       ; 71 (48)           ; 165 (95)         ; |DE1_TOP|fpUnit:u0|fpInt2FloatWrapper:i2f|fpInt2Float:fpInt2Float_inst|fpInt2Float_altfp_convert_fhn:fpInt2Float_altfp_convert_fhn_component                                                                                                                                                                                                                                        ; work            ;
;                |fpInt2Float_altbarrel_shift_brf:altbarrel_shift5|                   ; 138 (138)   ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (50)      ; 23 (23)           ; 65 (65)          ; |DE1_TOP|fpUnit:u0|fpInt2FloatWrapper:i2f|fpInt2Float:fpInt2Float_inst|fpInt2Float_altfp_convert_fhn:fpInt2Float_altfp_convert_fhn_component|fpInt2Float_altbarrel_shift_brf:altbarrel_shift5                                                                                                                                                                                       ; work            ;
;                |fpInt2Float_altpriority_encoder_qb6:altpriority_encoder2|           ; 33 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (14)      ; 0 (0)             ; 5 (4)            ; |DE1_TOP|fpUnit:u0|fpInt2FloatWrapper:i2f|fpInt2Float:fpInt2Float_inst|fpInt2Float_altfp_convert_fhn:fpInt2Float_altfp_convert_fhn_component|fpInt2Float_altpriority_encoder_qb6:altpriority_encoder2                                                                                                                                                                               ; work            ;
;                   |fpInt2Float_altpriority_encoder_r08:altpriority_encoder9|        ; 9 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (5)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|fpUnit:u0|fpInt2FloatWrapper:i2f|fpInt2Float:fpInt2Float_inst|fpInt2Float_altfp_convert_fhn:fpInt2Float_altfp_convert_fhn_component|fpInt2Float_altpriority_encoder_qb6:altpriority_encoder2|fpInt2Float_altpriority_encoder_r08:altpriority_encoder9                                                                                                                      ; work            ;
;                      |fpInt2Float_altpriority_encoder_be8:altpriority_encoder18|    ; 3 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|fpUnit:u0|fpInt2FloatWrapper:i2f|fpInt2Float:fpInt2Float_inst|fpInt2Float_altfp_convert_fhn:fpInt2Float_altfp_convert_fhn_component|fpInt2Float_altpriority_encoder_qb6:altpriority_encoder2|fpInt2Float_altpriority_encoder_r08:altpriority_encoder9|fpInt2Float_altpriority_encoder_be8:altpriority_encoder18                                                            ; work            ;
;                         |fpInt2Float_altpriority_encoder_6e8:altpriority_encoder14| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|fpUnit:u0|fpInt2FloatWrapper:i2f|fpInt2Float:fpInt2Float_inst|fpInt2Float_altfp_convert_fhn:fpInt2Float_altfp_convert_fhn_component|fpInt2Float_altpriority_encoder_qb6:altpriority_encoder2|fpInt2Float_altpriority_encoder_r08:altpriority_encoder9|fpInt2Float_altpriority_encoder_be8:altpriority_encoder18|fpInt2Float_altpriority_encoder_6e8:altpriority_encoder14  ; work            ;
;                      |fpInt2Float_altpriority_encoder_bv7:altpriority_encoder17|    ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|fpUnit:u0|fpInt2FloatWrapper:i2f|fpInt2Float:fpInt2Float_inst|fpInt2Float_altfp_convert_fhn:fpInt2Float_altfp_convert_fhn_component|fpInt2Float_altpriority_encoder_qb6:altpriority_encoder2|fpInt2Float_altpriority_encoder_r08:altpriority_encoder9|fpInt2Float_altpriority_encoder_bv7:altpriority_encoder17                                                            ; work            ;
;                         |fpInt2Float_altpriority_encoder_6e8:altpriority_encoder20| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|fpUnit:u0|fpInt2FloatWrapper:i2f|fpInt2Float:fpInt2Float_inst|fpInt2Float_altfp_convert_fhn:fpInt2Float_altfp_convert_fhn_component|fpInt2Float_altpriority_encoder_qb6:altpriority_encoder2|fpInt2Float_altpriority_encoder_r08:altpriority_encoder9|fpInt2Float_altpriority_encoder_bv7:altpriority_encoder17|fpInt2Float_altpriority_encoder_6e8:altpriority_encoder20  ; work            ;
;                   |fpInt2Float_altpriority_encoder_rf8:altpriority_encoder10|       ; 6 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (2)        ; 0 (0)             ; 1 (0)            ; |DE1_TOP|fpUnit:u0|fpInt2FloatWrapper:i2f|fpInt2Float:fpInt2Float_inst|fpInt2Float_altfp_convert_fhn:fpInt2Float_altfp_convert_fhn_component|fpInt2Float_altpriority_encoder_qb6:altpriority_encoder2|fpInt2Float_altpriority_encoder_rf8:altpriority_encoder10                                                                                                                     ; work            ;
;                      |fpInt2Float_altpriority_encoder_be8:altpriority_encoder11|    ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|fpUnit:u0|fpInt2FloatWrapper:i2f|fpInt2Float:fpInt2Float_inst|fpInt2Float_altfp_convert_fhn:fpInt2Float_altfp_convert_fhn_component|fpInt2Float_altpriority_encoder_qb6:altpriority_encoder2|fpInt2Float_altpriority_encoder_rf8:altpriority_encoder10|fpInt2Float_altpriority_encoder_be8:altpriority_encoder11                                                           ; work            ;
;                         |fpInt2Float_altpriority_encoder_6e8:altpriority_encoder14| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|fpUnit:u0|fpInt2FloatWrapper:i2f|fpInt2Float:fpInt2Float_inst|fpInt2Float_altfp_convert_fhn:fpInt2Float_altfp_convert_fhn_component|fpInt2Float_altpriority_encoder_qb6:altpriority_encoder2|fpInt2Float_altpriority_encoder_rf8:altpriority_encoder10|fpInt2Float_altpriority_encoder_be8:altpriority_encoder11|fpInt2Float_altpriority_encoder_6e8:altpriority_encoder14 ; work            ;
;                      |fpInt2Float_altpriority_encoder_be8:altpriority_encoder12|    ; 3 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 1 (1)            ; |DE1_TOP|fpUnit:u0|fpInt2FloatWrapper:i2f|fpInt2Float:fpInt2Float_inst|fpInt2Float_altfp_convert_fhn:fpInt2Float_altfp_convert_fhn_component|fpInt2Float_altpriority_encoder_qb6:altpriority_encoder2|fpInt2Float_altpriority_encoder_rf8:altpriority_encoder10|fpInt2Float_altpriority_encoder_be8:altpriority_encoder12                                                           ; work            ;
;                         |fpInt2Float_altpriority_encoder_6e8:altpriority_encoder14| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|fpUnit:u0|fpInt2FloatWrapper:i2f|fpInt2Float:fpInt2Float_inst|fpInt2Float_altfp_convert_fhn:fpInt2Float_altfp_convert_fhn_component|fpInt2Float_altpriority_encoder_qb6:altpriority_encoder2|fpInt2Float_altpriority_encoder_rf8:altpriority_encoder10|fpInt2Float_altpriority_encoder_be8:altpriority_encoder12|fpInt2Float_altpriority_encoder_6e8:altpriority_encoder14 ; work            ;
;                |lpm_add_sub:add_sub3|                                               ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|fpUnit:u0|fpInt2FloatWrapper:i2f|fpInt2Float:fpInt2Float_inst|fpInt2Float_altfp_convert_fhn:fpInt2Float_altfp_convert_fhn_component|lpm_add_sub:add_sub3                                                                                                                                                                                                                   ; work            ;
;                   |add_sub_8se:auto_generated|                                      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|fpUnit:u0|fpInt2FloatWrapper:i2f|fpInt2Float:fpInt2Float_inst|fpInt2Float_altfp_convert_fhn:fpInt2Float_altfp_convert_fhn_component|lpm_add_sub:add_sub3|add_sub_8se:auto_generated                                                                                                                                                                                        ; work            ;
;                |lpm_compare:cmpr4|                                                  ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|fpUnit:u0|fpInt2FloatWrapper:i2f|fpInt2Float:fpInt2Float_inst|fpInt2Float_altfp_convert_fhn:fpInt2Float_altfp_convert_fhn_component|lpm_compare:cmpr4                                                                                                                                                                                                                      ; work            ;
;                   |cmpr_khg:auto_generated|                                         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|fpUnit:u0|fpInt2FloatWrapper:i2f|fpInt2Float:fpInt2Float_inst|fpInt2Float_altfp_convert_fhn:fpInt2Float_altfp_convert_fhn_component|lpm_compare:cmpr4|cmpr_khg:auto_generated                                                                                                                                                                                              ; work            ;
;       |fpMulWrapper:fmul|                                                           ; 296 (44)    ; 250 (33)                  ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 46 (11)      ; 48 (0)            ; 202 (33)         ; |DE1_TOP|fpUnit:u0|fpMulWrapper:fmul                                                                                                                                                                                                                                                                                                                                                ; work            ;
;          |fpMult:fpMult_inst|                                                       ; 252 (0)     ; 217 (0)                   ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 35 (0)       ; 48 (0)            ; 169 (0)          ; |DE1_TOP|fpUnit:u0|fpMulWrapper:fmul|fpMult:fpMult_inst                                                                                                                                                                                                                                                                                                                             ; work            ;
;             |fpMult_altfp_mult_nbo:fpMult_altfp_mult_nbo_component|                 ; 252 (147)   ; 217 (135)                 ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 35 (20)      ; 48 (22)           ; 169 (110)        ; |DE1_TOP|fpUnit:u0|fpMulWrapper:fmul|fpMult:fpMult_inst|fpMult_altfp_mult_nbo:fpMult_altfp_mult_nbo_component                                                                                                                                                                                                                                                                       ; work            ;
;                |lpm_add_sub:exp_add_adder|                                          ; 10 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 9 (0)            ; |DE1_TOP|fpUnit:u0|fpMulWrapper:fmul|fpMult:fpMult_inst|fpMult_altfp_mult_nbo:fpMult_altfp_mult_nbo_component|lpm_add_sub:exp_add_adder                                                                                                                                                                                                                                             ; work            ;
;                   |add_sub_pvd:auto_generated|                                      ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |DE1_TOP|fpUnit:u0|fpMulWrapper:fmul|fpMult:fpMult_inst|fpMult_altfp_mult_nbo:fpMult_altfp_mult_nbo_component|lpm_add_sub:exp_add_adder|add_sub_pvd:auto_generated                                                                                                                                                                                                                  ; work            ;
;                |lpm_add_sub:exp_adj_adder|                                          ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (0)           ; |DE1_TOP|fpUnit:u0|fpMulWrapper:fmul|fpMult:fpMult_inst|fpMult_altfp_mult_nbo:fpMult_altfp_mult_nbo_component|lpm_add_sub:exp_adj_adder                                                                                                                                                                                                                                             ; work            ;
;                   |add_sub_gna:auto_generated|                                      ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |DE1_TOP|fpUnit:u0|fpMulWrapper:fmul|fpMult:fpMult_inst|fpMult_altfp_mult_nbo:fpMult_altfp_mult_nbo_component|lpm_add_sub:exp_adj_adder|add_sub_gna:auto_generated                                                                                                                                                                                                                  ; work            ;
;                |lpm_mult:man_product2_mult|                                         ; 88 (0)      ; 73 (0)                    ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 15 (0)       ; 25 (0)            ; 48 (0)           ; |DE1_TOP|fpUnit:u0|fpMulWrapper:fmul|fpMult:fpMult_inst|fpMult_altfp_mult_nbo:fpMult_altfp_mult_nbo_component|lpm_mult:man_product2_mult                                                                                                                                                                                                                                            ; work            ;
;                   |mult_01t:auto_generated|                                         ; 88 (88)     ; 73 (73)                   ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 15 (15)      ; 25 (25)           ; 48 (48)          ; |DE1_TOP|fpUnit:u0|fpMulWrapper:fmul|fpMult:fpMult_inst|fpMult_altfp_mult_nbo:fpMult_altfp_mult_nbo_component|lpm_mult:man_product2_mult|mult_01t:auto_generated                                                                                                                                                                                                                    ; work            ;
;    |noise_filter:nf|                                                                ; 1332 (1332) ; 1053 (1053)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 279 (279)    ; 515 (515)         ; 538 (538)        ; |DE1_TOP|noise_filter:nf                                                                                                                                                                                                                                                                                                                                                            ; work            ;
;    |sin:iSinus|                                                                     ; 5719 (45)   ; 2550 (33)                 ; 0 (0)         ; 1362        ; 5    ; 22           ; 0       ; 11        ; 0    ; 0            ; 3160 (12)    ; 304 (0)           ; 2255 (33)        ; |DE1_TOP|sin:iSinus                                                                                                                                                                                                                                                                                                                                                                 ; work            ;
;       |sinus:s|                                                                     ; 5674 (0)    ; 2517 (0)                  ; 0 (0)         ; 1362        ; 5    ; 22           ; 0       ; 11        ; 0    ; 0            ; 3148 (0)     ; 304 (0)           ; 2222 (0)         ; |DE1_TOP|sin:iSinus|sinus:s                                                                                                                                                                                                                                                                                                                                                         ; work            ;
;          |sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|                  ; 5674 (246)  ; 2517 (197)                ; 0 (0)         ; 1362        ; 5    ; 22           ; 0       ; 11        ; 0    ; 0            ; 3148 (45)    ; 304 (35)          ; 2222 (135)       ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component                                                                                                                                                                                                                                                                                                 ; work            ;
;             |altshift_taps:input_delay_ff_2_rtl_0|                                  ; 8 (0)       ; 5 (0)                     ; 0 (0)         ; 992         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 5 (0)            ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|altshift_taps:input_delay_ff_2_rtl_0                                                                                                                                                                                                                                                            ; work            ;
;                |shift_taps_okm:auto_generated|                                      ; 8 (0)       ; 5 (0)                     ; 0 (0)         ; 992         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 5 (0)            ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|altshift_taps:input_delay_ff_2_rtl_0|shift_taps_okm:auto_generated                                                                                                                                                                                                                              ; work            ;
;                   |altsyncram_kc81:altsyncram2|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 992         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|altshift_taps:input_delay_ff_2_rtl_0|shift_taps_okm:auto_generated|altsyncram_kc81:altsyncram2                                                                                                                                                                                                  ; work            ;
;                   |cntr_8mf:cntr1|                                                  ; 8 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 5 (5)            ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|altshift_taps:input_delay_ff_2_rtl_0|shift_taps_okm:auto_generated|cntr_8mf:cntr1                                                                                                                                                                                                               ; work            ;
;                      |cmpr_9cc:cmpr5|                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|altshift_taps:input_delay_ff_2_rtl_0|shift_taps_okm:auto_generated|cntr_8mf:cntr1|cmpr_9cc:cmpr5                                                                                                                                                                                                ; work            ;
;             |altshift_taps:signcalcff_rtl_0|                                        ; 8 (0)       ; 5 (0)                     ; 0 (0)         ; 44          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 5 (0)            ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|altshift_taps:signcalcff_rtl_0                                                                                                                                                                                                                                                                  ; work            ;
;                |shift_taps_5jm:auto_generated|                                      ; 8 (0)       ; 5 (0)                     ; 0 (0)         ; 44          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 5 (0)            ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|altshift_taps:signcalcff_rtl_0|shift_taps_5jm:auto_generated                                                                                                                                                                                                                                    ; work            ;
;                   |altsyncram_e981:altsyncram2|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 44          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|altshift_taps:signcalcff_rtl_0|shift_taps_5jm:auto_generated|altsyncram_e981:altsyncram2                                                                                                                                                                                                        ; work            ;
;                   |cntr_9mf:cntr1|                                                  ; 8 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 5 (5)            ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|altshift_taps:signcalcff_rtl_0|shift_taps_5jm:auto_generated|cntr_9mf:cntr1                                                                                                                                                                                                                     ; work            ;
;                      |cmpr_9cc:cmpr5|                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|altshift_taps:signcalcff_rtl_0|shift_taps_5jm:auto_generated|cntr_9mf:cntr1|cmpr_9cc:cmpr5                                                                                                                                                                                                      ; work            ;
;             |lpm_add_sub:exponentnormmode_sub|                                      ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 4 (0)            ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|lpm_add_sub:exponentnormmode_sub                                                                                                                                                                                                                                                                ; work            ;
;                |add_sub_q2f:auto_generated|                                         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|lpm_add_sub:exponentnormmode_sub|add_sub_q2f:auto_generated                                                                                                                                                                                                                                     ; work            ;
;             |lpm_clshift:sft|                                                       ; 143 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 119 (0)      ; 0 (0)             ; 24 (0)           ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|lpm_clshift:sft                                                                                                                                                                                                                                                                                 ; work            ;
;                |lpm_clshift_vc9:auto_generated|                                     ; 143 (143)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 119 (119)    ; 0 (0)             ; 24 (24)          ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|lpm_clshift:sft|lpm_clshift_vc9:auto_generated                                                                                                                                                                                                                                                  ; work            ;
;             |lpm_mult:cmul|                                                         ; 131 (0)     ; 125 (0)                   ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 6 (0)        ; 39 (0)            ; 86 (0)           ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|lpm_mult:cmul                                                                                                                                                                                                                                                                                   ; work            ;
;                |mult_d7o:auto_generated|                                            ; 131 (131)   ; 125 (125)                 ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 6 (6)        ; 39 (39)           ; 86 (86)          ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|lpm_mult:cmul|mult_d7o:auto_generated                                                                                                                                                                                                                                                           ; work            ;
;             |sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|                          ; 2152 (2014) ; 1393 (1272)               ; 0 (0)         ; 156         ; 2    ; 8            ; 0       ; 4         ; 0    ; 0            ; 759 (744)    ; 58 (28)           ; 1335 (1238)      ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m                                                                                                                                                                                                                                                    ; work            ;
;                |altshift_taps:cdaff_0_rtl_0|                                        ; 8 (0)       ; 4 (0)                     ; 0 (0)         ; 156         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 1 (0)             ; 3 (0)            ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|altshift_taps:cdaff_0_rtl_0                                                                                                                                                                                                                        ; work            ;
;                   |shift_taps_7jm:auto_generated|                                   ; 8 (3)       ; 4 (2)                     ; 0 (0)         ; 156         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (1)        ; 1 (1)             ; 3 (1)            ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|altshift_taps:cdaff_0_rtl_0|shift_taps_7jm:auto_generated                                                                                                                                                                                          ; work            ;
;                      |altsyncram_hg31:altsyncram4|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 156         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|altshift_taps:cdaff_0_rtl_0|shift_taps_7jm:auto_generated|altsyncram_hg31:altsyncram4                                                                                                                                                              ; work            ;
;                      |cntr_kkf:cntr1|                                               ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|altshift_taps:cdaff_0_rtl_0|shift_taps_7jm:auto_generated|cntr_kkf:cntr1                                                                                                                                                                           ; work            ;
;                |lpm_add_sub:x_pipenode_2_add|                                       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_add_sub:x_pipenode_2_add                                                                                                                                                                                                                       ; work            ;
;                   |add_sub_2ef:auto_generated|                                      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_add_sub:x_pipenode_2_add|add_sub_2ef:auto_generated                                                                                                                                                                                            ; work            ;
;                |lpm_add_sub:y_pipenode_2_add|                                       ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 3 (0)            ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_add_sub:y_pipenode_2_add                                                                                                                                                                                                                       ; work            ;
;                   |add_sub_2ef:auto_generated|                                      ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_add_sub:y_pipenode_2_add|add_sub_2ef:auto_generated                                                                                                                                                                                            ; work            ;
;                |lpm_mult:cmx|                                                       ; 129 (0)     ; 117 (0)                   ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 10 (0)       ; 29 (0)            ; 90 (0)           ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx                                                                                                                                                                                                                                       ; work            ;
;                   |mult_feo:auto_generated|                                         ; 129 (129)   ; 117 (117)                 ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 10 (10)      ; 29 (29)           ; 90 (90)          ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated                                                                                                                                                                                                               ; work            ;
;             |sinus_altfp_sincos_range_79c:crr_fp_range1|                            ; 2998 (414)  ; 792 (414)                 ; 0 (0)         ; 170         ; 1    ; 6            ; 0       ; 3         ; 0    ; 0            ; 2183 (13)    ; 172 (104)         ; 643 (238)        ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1                                                                                                                                                                                                                                                      ; work            ;
;                |altshift_taps:basefractionff_rtl_0|                                 ; 8 (0)       ; 3 (0)                     ; 0 (0)         ; 170         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 3 (0)            ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|altshift_taps:basefractionff_rtl_0                                                                                                                                                                                                                   ; work            ;
;                   |shift_taps_bjm:auto_generated|                                   ; 8 (0)       ; 3 (0)                     ; 0 (0)         ; 170         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 3 (0)            ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|altshift_taps:basefractionff_rtl_0|shift_taps_bjm:auto_generated                                                                                                                                                                                     ; work            ;
;                      |altsyncram_m981:altsyncram2|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 170         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|altshift_taps:basefractionff_rtl_0|shift_taps_bjm:auto_generated|altsyncram_m981:altsyncram2                                                                                                                                                         ; work            ;
;                      |cntr_nkf:cntr1|                                               ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|altshift_taps:basefractionff_rtl_0|shift_taps_bjm:auto_generated|cntr_nkf:cntr1                                                                                                                                                                      ; work            ;
;                |lpm_add_sub:exponent_adjust_sub|                                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_add_sub:exponent_adjust_sub                                                                                                                                                                                                                      ; work            ;
;                   |add_sub_r2f:auto_generated|                                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_add_sub:exponent_adjust_sub|add_sub_r2f:auto_generated                                                                                                                                                                                           ; work            ;
;                |lpm_clshift:csftin|                                                 ; 91 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (0)       ; 0 (0)             ; 21 (0)           ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_clshift:csftin                                                                                                                                                                                                                                   ; work            ;
;                   |lpm_clshift_qc9:auto_generated|                                  ; 91 (91)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 0 (0)             ; 21 (21)          ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_clshift:csftin|lpm_clshift_qc9:auto_generated                                                                                                                                                                                                    ; work            ;
;                |lpm_clshift:fp_lsft_rsft78|                                         ; 727 (0)     ; 36 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 684 (0)      ; 0 (0)             ; 43 (0)           ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_clshift:fp_lsft_rsft78                                                                                                                                                                                                                           ; work            ;
;                   |lpm_clshift_e9d:auto_generated|                                  ; 727 (727)   ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 684 (684)    ; 0 (0)             ; 43 (43)          ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_clshift:fp_lsft_rsft78|lpm_clshift_e9d:auto_generated                                                                                                                                                                                            ; work            ;
;                |lpm_mult:mult23x56|                                                 ; 620 (0)     ; 339 (0)                   ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 235 (0)      ; 68 (0)            ; 317 (0)          ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56                                                                                                                                                                                                                                   ; work            ;
;                   |mult_nlo:auto_generated|                                         ; 620 (246)   ; 339 (243)                 ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 235 (0)      ; 68 (67)           ; 317 (175)        ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated                                                                                                                                                                                                           ; work            ;
;                      |alt_mac_mult:mac_mult11|                                      ; 81 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (0)       ; 0 (0)             ; 13 (0)           ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|alt_mac_mult:mac_mult11                                                                                                                                                                                   ; work            ;
;                         |mac_mult_vog1:auto_generated|                              ; 81 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (0)       ; 0 (0)             ; 13 (0)           ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|alt_mac_mult:mac_mult11|mac_mult_vog1:auto_generated                                                                                                                                                      ; work            ;
;                            |mult_nkl:mult1|                                         ; 81 (81)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (68)      ; 0 (0)             ; 13 (13)          ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|alt_mac_mult:mac_mult11|mac_mult_vog1:auto_generated|mult_nkl:mult1                                                                                                                                       ; work            ;
;                      |alt_mac_mult:mac_mult13|                                      ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (0)       ; 0 (0)             ; 8 (0)            ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|alt_mac_mult:mac_mult13                                                                                                                                                                                   ; work            ;
;                         |mac_mult_vog1:auto_generated|                              ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (0)       ; 0 (0)             ; 8 (0)            ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|alt_mac_mult:mac_mult13|mac_mult_vog1:auto_generated                                                                                                                                                      ; work            ;
;                            |mult_nkl:mult1|                                         ; 79 (79)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 8 (8)            ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|alt_mac_mult:mac_mult13|mac_mult_vog1:auto_generated|mult_nkl:mult1                                                                                                                                       ; work            ;
;                      |alt_mac_mult:mac_mult15|                                      ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 3 (0)            ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|alt_mac_mult:mac_mult15                                                                                                                                                                                   ; work            ;
;                         |lpm_mult:mult|                                             ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 3 (0)            ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|alt_mac_mult:mac_mult15|lpm_mult:mult                                                                                                                                                                     ; work            ;
;                            |multcore:mult_core|                                     ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 3 (3)            ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|alt_mac_mult:mac_mult15|lpm_mult:mult|multcore:mult_core                                                                                                                                                  ; work            ;
;                      |alt_mac_mult:mac_mult7|                                       ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 10 (0)           ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|alt_mac_mult:mac_mult7                                                                                                                                                                                    ; work            ;
;                         |lpm_mult:mult|                                             ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 10 (0)           ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|alt_mac_mult:mac_mult7|lpm_mult:mult                                                                                                                                                                      ; work            ;
;                            |multcore:mult_core|                                     ; 36 (36)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 10 (10)          ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|alt_mac_mult:mac_mult7|lpm_mult:mult|multcore:mult_core                                                                                                                                                   ; work            ;
;                      |alt_mac_mult:mac_mult9|                                       ; 74 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (0)       ; 0 (0)             ; 13 (0)           ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|alt_mac_mult:mac_mult9                                                                                                                                                                                    ; work            ;
;                         |mac_mult_vog1:auto_generated|                              ; 74 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (0)       ; 0 (0)             ; 13 (0)           ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|alt_mac_mult:mac_mult9|mac_mult_vog1:auto_generated                                                                                                                                                       ; work            ;
;                            |mult_nkl:mult1|                                         ; 74 (74)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (61)      ; 0 (0)             ; 13 (13)          ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|alt_mac_mult:mac_mult9|mac_mult_vog1:auto_generated|mult_nkl:mult1                                                                                                                                        ; work            ;
;                      |alt_mac_out:mac_out10|                                        ; 27 (0)      ; 23 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (0)             ; 24 (0)           ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|alt_mac_out:mac_out10                                                                                                                                                                                     ; work            ;
;                         |mac_out_2r92:auto_generated|                               ; 27 (27)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 24 (24)          ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|alt_mac_out:mac_out10|mac_out_2r92:auto_generated                                                                                                                                                         ; work            ;
;                      |alt_mac_out:mac_out12|                                        ; 23 (0)      ; 23 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (0)           ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|alt_mac_out:mac_out12                                                                                                                                                                                     ; work            ;
;                         |mac_out_2r92:auto_generated|                               ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|alt_mac_out:mac_out12|mac_out_2r92:auto_generated                                                                                                                                                         ; work            ;
;                      |alt_mac_out:mac_out14|                                        ; 23 (0)      ; 23 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (0)           ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|alt_mac_out:mac_out14                                                                                                                                                                                     ; work            ;
;                         |mac_out_2r92:auto_generated|                               ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|alt_mac_out:mac_out14|mac_out_2r92:auto_generated                                                                                                                                                         ; work            ;
;                      |alt_mac_out:mac_out16|                                        ; 7 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|alt_mac_out:mac_out16                                                                                                                                                                                     ; work            ;
;                         |mac_out_6o92:auto_generated|                               ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|alt_mac_out:mac_out16|mac_out_6o92:auto_generated                                                                                                                                                         ; work            ;
;                      |alt_mac_out:mac_out8|                                         ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (0)           ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|alt_mac_out:mac_out8                                                                                                                                                                                      ; work            ;
;                         |mac_out_sq92:auto_generated|                               ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (20)          ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|alt_mac_out:mac_out8|mac_out_sq92:auto_generated                                                                                                                                                          ; work            ;
;                |sinus_altfp_sincos_srrt_gra:fp_range_table1|                        ; 1179 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1160 (0)     ; 0 (0)             ; 19 (0)           ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|sinus_altfp_sincos_srrt_gra:fp_range_table1                                                                                                                                                                                                          ; work            ;
;                   |lpm_mux:mux2|                                                    ; 1179 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1160 (0)     ; 0 (0)             ; 19 (0)           ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|sinus_altfp_sincos_srrt_gra:fp_range_table1|lpm_mux:mux2                                                                                                                                                                                             ; work            ;
;                      |mux_btc:auto_generated|                                       ; 1179 (1179) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1160 (1160)  ; 0 (0)             ; 19 (19)          ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|sinus_altfp_sincos_srrt_gra:fp_range_table1|lpm_mux:mux2|mux_btc:auto_generated                                                                                                                                                                      ; work            ;
;                |sinus_altpriority_encoder_qb6:clz23|                                ; 26 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (11)      ; 0 (0)             ; 10 (8)           ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|sinus_altpriority_encoder_qb6:clz23                                                                                                                                                                                                                  ; work            ;
;                   |sinus_altpriority_encoder_rf8:altpriority_encoder4|              ; 7 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (1)        ; 0 (0)             ; 2 (0)            ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|sinus_altpriority_encoder_qb6:clz23|sinus_altpriority_encoder_rf8:altpriority_encoder4                                                                                                                                                               ; work            ;
;                      |sinus_altpriority_encoder_be8:altpriority_encoder15|          ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|sinus_altpriority_encoder_qb6:clz23|sinus_altpriority_encoder_rf8:altpriority_encoder4|sinus_altpriority_encoder_be8:altpriority_encoder15                                                                                                           ; work            ;
;                         |sinus_altpriority_encoder_6e8:altpriority_encoder13|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|sinus_altpriority_encoder_qb6:clz23|sinus_altpriority_encoder_rf8:altpriority_encoder4|sinus_altpriority_encoder_be8:altpriority_encoder15|sinus_altpriority_encoder_6e8:altpriority_encoder13                                                       ; work            ;
;                         |sinus_altpriority_encoder_6e8:altpriority_encoder14|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|sinus_altpriority_encoder_qb6:clz23|sinus_altpriority_encoder_rf8:altpriority_encoder4|sinus_altpriority_encoder_be8:altpriority_encoder15|sinus_altpriority_encoder_6e8:altpriority_encoder14                                                       ; work            ;
;                      |sinus_altpriority_encoder_be8:altpriority_encoder16|          ; 4 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|sinus_altpriority_encoder_qb6:clz23|sinus_altpriority_encoder_rf8:altpriority_encoder4|sinus_altpriority_encoder_be8:altpriority_encoder16                                                                                                           ; work            ;
;                         |sinus_altpriority_encoder_6e8:altpriority_encoder14|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|sinus_altpriority_encoder_qb6:clz23|sinus_altpriority_encoder_rf8:altpriority_encoder4|sinus_altpriority_encoder_be8:altpriority_encoder16|sinus_altpriority_encoder_6e8:altpriority_encoder14                                                       ; work            ;
;             |sinus_altpriority_encoder_0c6:clz|                                     ; 40 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (11)      ; 0 (0)             ; 13 (9)           ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altpriority_encoder_0c6:clz                                                                                                                                                                                                                                                               ; work            ;
;                |sinus_altpriority_encoder_qf8:altpriority_encoder18|                ; 20 (5)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (4)       ; 0 (0)             ; 4 (1)            ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altpriority_encoder_0c6:clz|sinus_altpriority_encoder_qf8:altpriority_encoder18                                                                                                                                                                                                           ; work            ;
;                   |sinus_altpriority_encoder_rf8:altpriority_encoder21|             ; 9 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (3)        ; 0 (0)             ; 3 (1)            ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altpriority_encoder_0c6:clz|sinus_altpriority_encoder_qf8:altpriority_encoder18|sinus_altpriority_encoder_rf8:altpriority_encoder21                                                                                                                                                       ; work            ;
;                      |sinus_altpriority_encoder_be8:altpriority_encoder15|          ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altpriority_encoder_0c6:clz|sinus_altpriority_encoder_qf8:altpriority_encoder18|sinus_altpriority_encoder_rf8:altpriority_encoder21|sinus_altpriority_encoder_be8:altpriority_encoder15                                                                                                   ; work            ;
;                         |sinus_altpriority_encoder_6e8:altpriority_encoder13|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altpriority_encoder_0c6:clz|sinus_altpriority_encoder_qf8:altpriority_encoder18|sinus_altpriority_encoder_rf8:altpriority_encoder21|sinus_altpriority_encoder_be8:altpriority_encoder15|sinus_altpriority_encoder_6e8:altpriority_encoder13                                               ; work            ;
;                         |sinus_altpriority_encoder_6e8:altpriority_encoder14|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altpriority_encoder_0c6:clz|sinus_altpriority_encoder_qf8:altpriority_encoder18|sinus_altpriority_encoder_rf8:altpriority_encoder21|sinus_altpriority_encoder_be8:altpriority_encoder15|sinus_altpriority_encoder_6e8:altpriority_encoder14                                               ; work            ;
;                      |sinus_altpriority_encoder_be8:altpriority_encoder16|          ; 3 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 2 (2)            ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altpriority_encoder_0c6:clz|sinus_altpriority_encoder_qf8:altpriority_encoder18|sinus_altpriority_encoder_rf8:altpriority_encoder21|sinus_altpriority_encoder_be8:altpriority_encoder16                                                                                                   ; work            ;
;                         |sinus_altpriority_encoder_6e8:altpriority_encoder14|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altpriority_encoder_0c6:clz|sinus_altpriority_encoder_qf8:altpriority_encoder18|sinus_altpriority_encoder_rf8:altpriority_encoder21|sinus_altpriority_encoder_be8:altpriority_encoder16|sinus_altpriority_encoder_6e8:altpriority_encoder14                                               ; work            ;
;                   |sinus_altpriority_encoder_rf8:altpriority_encoder22|             ; 6 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (2)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altpriority_encoder_0c6:clz|sinus_altpriority_encoder_qf8:altpriority_encoder18|sinus_altpriority_encoder_rf8:altpriority_encoder22                                                                                                                                                       ; work            ;
;                      |sinus_altpriority_encoder_be8:altpriority_encoder15|          ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altpriority_encoder_0c6:clz|sinus_altpriority_encoder_qf8:altpriority_encoder18|sinus_altpriority_encoder_rf8:altpriority_encoder22|sinus_altpriority_encoder_be8:altpriority_encoder15                                                                                                   ; work            ;
;                         |sinus_altpriority_encoder_6e8:altpriority_encoder14|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altpriority_encoder_0c6:clz|sinus_altpriority_encoder_qf8:altpriority_encoder18|sinus_altpriority_encoder_rf8:altpriority_encoder22|sinus_altpriority_encoder_be8:altpriority_encoder15|sinus_altpriority_encoder_6e8:altpriority_encoder14                                               ; work            ;
;                      |sinus_altpriority_encoder_be8:altpriority_encoder16|          ; 3 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altpriority_encoder_0c6:clz|sinus_altpriority_encoder_qf8:altpriority_encoder18|sinus_altpriority_encoder_rf8:altpriority_encoder22|sinus_altpriority_encoder_be8:altpriority_encoder16                                                                                                   ; work            ;
;                         |sinus_altpriority_encoder_6e8:altpriority_encoder14|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE1_TOP|sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altpriority_encoder_0c6:clz|sinus_altpriority_encoder_qf8:altpriority_encoder18|sinus_altpriority_encoder_rf8:altpriority_encoder22|sinus_altpriority_encoder_be8:altpriority_encoder16|sinus_altpriority_encoder_6e8:altpriority_encoder14                                               ; work            ;
;    |smart_ram:smv1|                                                                 ; 144 (87)    ; 131 (75)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (12)      ; 50 (21)           ; 81 (54)          ; |DE1_TOP|smart_ram:smv1                                                                                                                                                                                                                                                                                                                                                             ; work            ;
;       |sram:r|                                                                      ; 57 (0)      ; 56 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 29 (0)            ; 27 (0)           ; |DE1_TOP|smart_ram:smv1|sram:r                                                                                                                                                                                                                                                                                                                                                      ; sram            ;
;          |sram_0002:sram_inst|                                                      ; 57 (57)     ; 56 (56)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 29 (29)           ; 27 (27)          ; |DE1_TOP|smart_ram:smv1|sram:r|sram_0002:sram_inst                                                                                                                                                                                                                                                                                                                                  ; sram            ;
;    |tremolo:tremolo|                                                                ; 503 (503)   ; 360 (360)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 142 (142)    ; 103 (103)         ; 258 (258)        ; |DE1_TOP|tremolo:tremolo                                                                                                                                                                                                                                                                                                                                                            ; work            ;
;    |vibrato:vib|                                                                    ; 2244 (1062) ; 540 (540)                 ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 1663 (518)   ; 179 (179)         ; 402 (353)        ; |DE1_TOP|vibrato:vib                                                                                                                                                                                                                                                                                                                                                                ; work            ;
;       |lpm_divide:Div0|                                                             ; 530 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 511 (0)      ; 0 (0)             ; 19 (0)           ; |DE1_TOP|vibrato:vib|lpm_divide:Div0                                                                                                                                                                                                                                                                                                                                                ; work            ;
;          |lpm_divide_rfm:auto_generated|                                            ; 530 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 511 (0)      ; 0 (0)             ; 19 (0)           ; |DE1_TOP|vibrato:vib|lpm_divide:Div0|lpm_divide_rfm:auto_generated                                                                                                                                                                                                                                                                                                                  ; work            ;
;             |sign_div_unsign_5nh:divider|                                           ; 530 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 511 (0)      ; 0 (0)             ; 19 (0)           ; |DE1_TOP|vibrato:vib|lpm_divide:Div0|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider                                                                                                                                                                                                                                                                                      ; work            ;
;                |alt_u_div_c5f:divider|                                              ; 530 (530)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 511 (511)    ; 0 (0)             ; 19 (19)          ; |DE1_TOP|vibrato:vib|lpm_divide:Div0|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider                                                                                                                                                                                                                                                                ; work            ;
;       |lpm_divide:Div1|                                                             ; 530 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 509 (0)      ; 0 (0)             ; 21 (0)           ; |DE1_TOP|vibrato:vib|lpm_divide:Div1                                                                                                                                                                                                                                                                                                                                                ; work            ;
;          |lpm_divide_rfm:auto_generated|                                            ; 530 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 509 (0)      ; 0 (0)             ; 21 (0)           ; |DE1_TOP|vibrato:vib|lpm_divide:Div1|lpm_divide_rfm:auto_generated                                                                                                                                                                                                                                                                                                                  ; work            ;
;             |sign_div_unsign_5nh:divider|                                           ; 530 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 509 (0)      ; 0 (0)             ; 21 (0)           ; |DE1_TOP|vibrato:vib|lpm_divide:Div1|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider                                                                                                                                                                                                                                                                                      ; work            ;
;                |alt_u_div_c5f:divider|                                              ; 530 (530)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 509 (509)    ; 0 (0)             ; 21 (21)          ; |DE1_TOP|vibrato:vib|lpm_divide:Div1|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider                                                                                                                                                                                                                                                                ; work            ;
;       |lpm_mult:Mult0|                                                              ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |DE1_TOP|vibrato:vib|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                                                                 ; work            ;
;          |mult_dct:auto_generated|                                                  ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |DE1_TOP|vibrato:vib|lpm_mult:Mult0|mult_dct:auto_generated                                                                                                                                                                                                                                                                                                                         ; work            ;
;       |lpm_mult:Mult1|                                                              ; 120 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 111 (0)      ; 0 (0)             ; 9 (0)            ; |DE1_TOP|vibrato:vib|lpm_mult:Mult1                                                                                                                                                                                                                                                                                                                                                 ; work            ;
;          |mult_dct:auto_generated|                                                  ; 120 (14)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 111 (14)     ; 0 (0)             ; 9 (0)            ; |DE1_TOP|vibrato:vib|lpm_mult:Mult1|mult_dct:auto_generated                                                                                                                                                                                                                                                                                                                         ; work            ;
;             |alt_mac_mult:mac_mult3|                                                ; 106 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 97 (0)       ; 0 (0)             ; 9 (0)            ; |DE1_TOP|vibrato:vib|lpm_mult:Mult1|mult_dct:auto_generated|alt_mac_mult:mac_mult3                                                                                                                                                                                                                                                                                                  ; work            ;
;                |mac_mult_bqg1:auto_generated|                                       ; 106 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 97 (0)       ; 0 (0)             ; 9 (0)            ; |DE1_TOP|vibrato:vib|lpm_mult:Mult1|mult_dct:auto_generated|alt_mac_mult:mac_mult3|mac_mult_bqg1:auto_generated                                                                                                                                                                                                                                                                     ; work            ;
;                   |mult_3ml:mult1|                                                  ; 106 (106)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 97 (97)      ; 0 (0)             ; 9 (9)            ; |DE1_TOP|vibrato:vib|lpm_mult:Mult1|mult_dct:auto_generated|alt_mac_mult:mac_mult3|mac_mult_bqg1:auto_generated|mult_3ml:mult1                                                                                                                                                                                                                                                      ; work            ;
+-------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; SD_DAT3       ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SD_CMD        ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; DRAM_DQ[0]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[1]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[2]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[3]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[4]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[5]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[6]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[7]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[8]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[9]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[10]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[11]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[12]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[13]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[14]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[15]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; FL_DQ[0]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; FL_DQ[1]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; FL_DQ[2]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; FL_DQ[3]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; FL_DQ[4]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; FL_DQ[5]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; FL_DQ[6]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; FL_DQ[7]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[0]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[1]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[2]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[3]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[4]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[5]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[6]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[7]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[8]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[9]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[10]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[11]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[12]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[13]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[14]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[15]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SD_DAT        ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; I2C_SDAT      ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; AUD_ADCLRCK   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; AUD_DACLRCK   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; AUD_BCLK      ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; GPIO_0[0]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[1]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[2]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[3]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[4]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[5]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[6]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[7]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[8]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[9]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[10]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[11]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[12]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[13]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[14]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[15]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[16]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[17]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[18]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[19]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[20]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[21]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[22]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[23]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[24]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[25]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[26]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[27]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[28]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[29]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[30]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[31]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[32]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[33]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[34]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[35]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[0]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_1[1]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_1[2]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_1[3]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_1[4]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_1[5]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_1[6]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_1[7]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_1[8]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_1[9]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_1[10]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_1[11]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_1[12]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_1[13]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_1[14]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_1[15]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_1[16]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[17]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[18]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[19]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[20]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[21]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[22]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[23]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[24]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[25]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[26]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[27]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[28]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[29]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[30]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[31]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[32]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[33]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[34]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[35]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; CLOCK_24[0]   ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; CLOCK_24[1]   ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; CLOCK_27[1]   ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; EXT_CLOCK     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; KEY[1]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; KEY[2]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; KEY[3]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[6]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[7]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[8]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[9]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; HEX0[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; UART_TXD      ; Output   ; --            ; --            ; --                    ; --  ;
; UART_RXD      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_LDQM     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_UDQM     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_BA_0     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_BA_1     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[14]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[15]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[16]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[17]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[18]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[19]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[20]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[21]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_WE_N       ; Output   ; --            ; --            ; --                    ; --  ;
; FL_RST_N      ; Output   ; --            ; --            ; --                    ; --  ;
; FL_OE_N       ; Output   ; --            ; --            ; --                    ; --  ;
; FL_CE_N       ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[13] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[14] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[15] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[16] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[17] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_UB_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_LB_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_CE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_OE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SD_CLK        ; Output   ; --            ; --            ; --                    ; --  ;
; TDI           ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; TCK           ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; TCS           ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; TDO           ; Output   ; --            ; --            ; --                    ; --  ;
; I2C_SCLK      ; Output   ; --            ; --            ; --                    ; --  ;
; PS2_DAT       ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; PS2_CLK       ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; VGA_HS        ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_VS        ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; AUD_DACDAT    ; Output   ; --            ; --            ; --                    ; --  ;
; AUD_XCK       ; Output   ; --            ; --            ; --                    ; --  ;
; CLOCK_50      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[5]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[4]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[2]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[1]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[3]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; KEY[0]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; CLOCK_27[0]   ; Input    ; --            ; --            ; --                    ; --  ;
; SW[0]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; AUD_ADCDAT    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
+---------------+----------+---------------+---------------+-----------------------+-----+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                                                                     ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; SD_DAT3                                                                                                                                                                                                                                                                 ;                   ;         ;
; SD_CMD                                                                                                                                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[0]                                                                                                                                                                                                                                                              ;                   ;         ;
; DRAM_DQ[1]                                                                                                                                                                                                                                                              ;                   ;         ;
; DRAM_DQ[2]                                                                                                                                                                                                                                                              ;                   ;         ;
; DRAM_DQ[3]                                                                                                                                                                                                                                                              ;                   ;         ;
; DRAM_DQ[4]                                                                                                                                                                                                                                                              ;                   ;         ;
; DRAM_DQ[5]                                                                                                                                                                                                                                                              ;                   ;         ;
; DRAM_DQ[6]                                                                                                                                                                                                                                                              ;                   ;         ;
; DRAM_DQ[7]                                                                                                                                                                                                                                                              ;                   ;         ;
; DRAM_DQ[8]                                                                                                                                                                                                                                                              ;                   ;         ;
; DRAM_DQ[9]                                                                                                                                                                                                                                                              ;                   ;         ;
; DRAM_DQ[10]                                                                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[11]                                                                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[12]                                                                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[13]                                                                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[14]                                                                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[15]                                                                                                                                                                                                                                                             ;                   ;         ;
; FL_DQ[0]                                                                                                                                                                                                                                                                ;                   ;         ;
; FL_DQ[1]                                                                                                                                                                                                                                                                ;                   ;         ;
; FL_DQ[2]                                                                                                                                                                                                                                                                ;                   ;         ;
; FL_DQ[3]                                                                                                                                                                                                                                                                ;                   ;         ;
; FL_DQ[4]                                                                                                                                                                                                                                                                ;                   ;         ;
; FL_DQ[5]                                                                                                                                                                                                                                                                ;                   ;         ;
; FL_DQ[6]                                                                                                                                                                                                                                                                ;                   ;         ;
; FL_DQ[7]                                                                                                                                                                                                                                                                ;                   ;         ;
; SRAM_DQ[0]                                                                                                                                                                                                                                                              ;                   ;         ;
;      - smart_ram:smv1|sram:r|sram_0002:sram_inst|readdata[0]                                                                                                                                                                                                            ; 0                 ; 6       ;
; SRAM_DQ[1]                                                                                                                                                                                                                                                              ;                   ;         ;
;      - smart_ram:smv1|sram:r|sram_0002:sram_inst|readdata[1]~feeder                                                                                                                                                                                                     ; 0                 ; 6       ;
; SRAM_DQ[2]                                                                                                                                                                                                                                                              ;                   ;         ;
;      - smart_ram:smv1|sram:r|sram_0002:sram_inst|readdata[2]                                                                                                                                                                                                            ; 0                 ; 6       ;
; SRAM_DQ[3]                                                                                                                                                                                                                                                              ;                   ;         ;
;      - smart_ram:smv1|sram:r|sram_0002:sram_inst|readdata[3]~feeder                                                                                                                                                                                                     ; 1                 ; 6       ;
; SRAM_DQ[4]                                                                                                                                                                                                                                                              ;                   ;         ;
;      - smart_ram:smv1|sram:r|sram_0002:sram_inst|readdata[4]~feeder                                                                                                                                                                                                     ; 0                 ; 6       ;
; SRAM_DQ[5]                                                                                                                                                                                                                                                              ;                   ;         ;
;      - smart_ram:smv1|sram:r|sram_0002:sram_inst|readdata[5]~feeder                                                                                                                                                                                                     ; 0                 ; 6       ;
; SRAM_DQ[6]                                                                                                                                                                                                                                                              ;                   ;         ;
;      - smart_ram:smv1|sram:r|sram_0002:sram_inst|readdata[6]~feeder                                                                                                                                                                                                     ; 0                 ; 6       ;
; SRAM_DQ[7]                                                                                                                                                                                                                                                              ;                   ;         ;
;      - smart_ram:smv1|sram:r|sram_0002:sram_inst|readdata[7]~feeder                                                                                                                                                                                                     ; 1                 ; 6       ;
; SRAM_DQ[8]                                                                                                                                                                                                                                                              ;                   ;         ;
;      - smart_ram:smv1|sram:r|sram_0002:sram_inst|readdata[8]~feeder                                                                                                                                                                                                     ; 0                 ; 6       ;
; SRAM_DQ[9]                                                                                                                                                                                                                                                              ;                   ;         ;
;      - smart_ram:smv1|sram:r|sram_0002:sram_inst|readdata[9]                                                                                                                                                                                                            ; 0                 ; 6       ;
; SRAM_DQ[10]                                                                                                                                                                                                                                                             ;                   ;         ;
;      - smart_ram:smv1|sram:r|sram_0002:sram_inst|readdata[10]                                                                                                                                                                                                           ; 1                 ; 6       ;
; SRAM_DQ[11]                                                                                                                                                                                                                                                             ;                   ;         ;
;      - smart_ram:smv1|sram:r|sram_0002:sram_inst|readdata[11]                                                                                                                                                                                                           ; 0                 ; 6       ;
; SRAM_DQ[12]                                                                                                                                                                                                                                                             ;                   ;         ;
;      - smart_ram:smv1|sram:r|sram_0002:sram_inst|readdata[12]~feeder                                                                                                                                                                                                    ; 0                 ; 6       ;
; SRAM_DQ[13]                                                                                                                                                                                                                                                             ;                   ;         ;
;      - smart_ram:smv1|sram:r|sram_0002:sram_inst|readdata[13]                                                                                                                                                                                                           ; 1                 ; 6       ;
; SRAM_DQ[14]                                                                                                                                                                                                                                                             ;                   ;         ;
;      - smart_ram:smv1|sram:r|sram_0002:sram_inst|readdata[14]                                                                                                                                                                                                           ; 0                 ; 6       ;
; SRAM_DQ[15]                                                                                                                                                                                                                                                             ;                   ;         ;
;      - smart_ram:smv1|sram:r|sram_0002:sram_inst|readdata[15]~feeder                                                                                                                                                                                                    ; 0                 ; 6       ;
; SD_DAT                                                                                                                                                                                                                                                                  ;                   ;         ;
; I2C_SDAT                                                                                                                                                                                                                                                                ;                   ;         ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|new_data~0                                                                                                                                      ; 0                 ; 6       ;
; AUD_ADCLRCK                                                                                                                                                                                                                                                             ;                   ;         ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_clock_edge:ADC_Left_Right_Clock_Edges|cur_test_clk~feeder                                                                                                                                                ; 0                 ; 6       ;
; AUD_DACLRCK                                                                                                                                                                                                                                                             ;                   ;         ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_clock_edge:DAC_Left_Right_Clock_Edges|cur_test_clk~feeder                                                                                                                                                ; 0                 ; 6       ;
; AUD_BCLK                                                                                                                                                                                                                                                                ;                   ;         ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_clock_edge:Bit_Clock_Edges|cur_test_clk~feeder                                                                                                                                                           ; 1                 ; 6       ;
; GPIO_0[0]                                                                                                                                                                                                                                                               ;                   ;         ;
; GPIO_0[1]                                                                                                                                                                                                                                                               ;                   ;         ;
; GPIO_0[2]                                                                                                                                                                                                                                                               ;                   ;         ;
; GPIO_0[3]                                                                                                                                                                                                                                                               ;                   ;         ;
; GPIO_0[4]                                                                                                                                                                                                                                                               ;                   ;         ;
; GPIO_0[5]                                                                                                                                                                                                                                                               ;                   ;         ;
; GPIO_0[6]                                                                                                                                                                                                                                                               ;                   ;         ;
; GPIO_0[7]                                                                                                                                                                                                                                                               ;                   ;         ;
; GPIO_0[8]                                                                                                                                                                                                                                                               ;                   ;         ;
; GPIO_0[9]                                                                                                                                                                                                                                                               ;                   ;         ;
; GPIO_0[10]                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_0[11]                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_0[12]                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_0[13]                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_0[14]                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_0[15]                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_0[16]                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_0[17]                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_0[18]                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_0[19]                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_0[20]                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_0[21]                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_0[22]                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_0[23]                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_0[24]                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_0[25]                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_0[26]                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_0[27]                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_0[28]                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_0[29]                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_0[30]                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_0[31]                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_0[32]                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_0[33]                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_0[34]                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_0[35]                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_1[0]                                                                                                                                                                                                                                                               ;                   ;         ;
; GPIO_1[1]                                                                                                                                                                                                                                                               ;                   ;         ;
; GPIO_1[2]                                                                                                                                                                                                                                                               ;                   ;         ;
; GPIO_1[3]                                                                                                                                                                                                                                                               ;                   ;         ;
; GPIO_1[4]                                                                                                                                                                                                                                                               ;                   ;         ;
; GPIO_1[5]                                                                                                                                                                                                                                                               ;                   ;         ;
; GPIO_1[6]                                                                                                                                                                                                                                                               ;                   ;         ;
; GPIO_1[7]                                                                                                                                                                                                                                                               ;                   ;         ;
; GPIO_1[8]                                                                                                                                                                                                                                                               ;                   ;         ;
; GPIO_1[9]                                                                                                                                                                                                                                                               ;                   ;         ;
; GPIO_1[10]                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_1[11]                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_1[12]                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_1[13]                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_1[14]                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_1[15]                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_1[16]                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_1[17]                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_1[18]                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_1[19]                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_1[20]                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_1[21]                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_1[22]                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_1[23]                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_1[24]                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_1[25]                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_1[26]                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_1[27]                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_1[28]                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_1[29]                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_1[30]                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_1[31]                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_1[32]                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_1[33]                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_1[34]                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_1[35]                                                                                                                                                                                                                                                              ;                   ;         ;
; CLOCK_24[0]                                                                                                                                                                                                                                                             ;                   ;         ;
; CLOCK_24[1]                                                                                                                                                                                                                                                             ;                   ;         ;
; CLOCK_27[1]                                                                                                                                                                                                                                                             ;                   ;         ;
; EXT_CLOCK                                                                                                                                                                                                                                                               ;                   ;         ;
; KEY[1]                                                                                                                                                                                                                                                                  ;                   ;         ;
; KEY[2]                                                                                                                                                                                                                                                                  ;                   ;         ;
; KEY[3]                                                                                                                                                                                                                                                                  ;                   ;         ;
; SW[6]                                                                                                                                                                                                                                                                   ;                   ;         ;
; SW[7]                                                                                                                                                                                                                                                                   ;                   ;         ;
; SW[8]                                                                                                                                                                                                                                                                   ;                   ;         ;
; SW[9]                                                                                                                                                                                                                                                                   ;                   ;         ;
; UART_RXD                                                                                                                                                                                                                                                                ;                   ;         ;
; TDI                                                                                                                                                                                                                                                                     ;                   ;         ;
; TCK                                                                                                                                                                                                                                                                     ;                   ;         ;
; TCS                                                                                                                                                                                                                                                                     ;                   ;         ;
; PS2_DAT                                                                                                                                                                                                                                                                 ;                   ;         ;
; PS2_CLK                                                                                                                                                                                                                                                                 ;                   ;         ;
; CLOCK_50                                                                                                                                                                                                                                                                ;                   ;         ;
; SW[5]                                                                                                                                                                                                                                                                   ;                   ;         ;
; SW[4]                                                                                                                                                                                                                                                                   ;                   ;         ;
; SW[2]                                                                                                                                                                                                                                                                   ;                   ;         ;
; SW[1]                                                                                                                                                                                                                                                                   ;                   ;         ;
; SW[3]                                                                                                                                                                                                                                                                   ;                   ;         ;
; KEY[0]                                                                                                                                                                                                                                                                  ;                   ;         ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_e5b:wr_ptr|counter_reg_bit4a[6]         ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_e5b:wr_ptr|counter_reg_bit4a[5]         ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_e5b:wr_ptr|counter_reg_bit4a[4]         ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_e5b:wr_ptr|counter_reg_bit4a[3]         ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_e5b:wr_ptr|counter_reg_bit4a[2]         ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_e5b:wr_ptr|counter_reg_bit4a[1]         ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_e5b:wr_ptr|counter_reg_bit4a[0]         ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[6]  ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[5]  ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[4]  ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[3]  ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[2]  ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[1]  ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[0]  ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_d5b:rd_ptr_msb|counter_reg_bit2a[5]     ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_d5b:rd_ptr_msb|counter_reg_bit2a[4]     ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_d5b:rd_ptr_msb|counter_reg_bit2a[3]     ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_d5b:rd_ptr_msb|counter_reg_bit2a[2]     ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_d5b:rd_ptr_msb|counter_reg_bit2a[1]     ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_d5b:rd_ptr_msb|counter_reg_bit2a[0]     ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_e5b:wr_ptr|counter_reg_bit4a[6]          ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_e5b:wr_ptr|counter_reg_bit4a[5]          ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_e5b:wr_ptr|counter_reg_bit4a[4]          ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_e5b:wr_ptr|counter_reg_bit4a[3]          ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_e5b:wr_ptr|counter_reg_bit4a[2]          ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_e5b:wr_ptr|counter_reg_bit4a[1]          ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_e5b:wr_ptr|counter_reg_bit4a[0]          ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[6]   ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[5]   ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[4]   ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[3]   ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[2]   ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[1]   ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[0]   ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_d5b:rd_ptr_msb|counter_reg_bit2a[5]      ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_d5b:rd_ptr_msb|counter_reg_bit2a[4]      ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_d5b:rd_ptr_msb|counter_reg_bit2a[3]      ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_d5b:rd_ptr_msb|counter_reg_bit2a[2]      ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_d5b:rd_ptr_msb|counter_reg_bit2a[1]      ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_d5b:rd_ptr_msb|counter_reg_bit2a[0]      ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[6] ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[5] ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[4] ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[3] ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[2] ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[1] ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[0] ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_e5b:wr_ptr|counter_reg_bit4a[6]         ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_e5b:wr_ptr|counter_reg_bit4a[5]         ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_e5b:wr_ptr|counter_reg_bit4a[4]         ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_e5b:wr_ptr|counter_reg_bit4a[3]         ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_e5b:wr_ptr|counter_reg_bit4a[2]         ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_e5b:wr_ptr|counter_reg_bit4a[1]         ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_e5b:wr_ptr|counter_reg_bit4a[0]         ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[6]  ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[5]  ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[4]  ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[3]  ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[2]  ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[1]  ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_q57:usedw_counter|counter_reg_bit3a[0]  ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_d5b:rd_ptr_msb|counter_reg_bit2a[5]     ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_d5b:rd_ptr_msb|counter_reg_bit2a[4]     ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_d5b:rd_ptr_msb|counter_reg_bit2a[3]     ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_d5b:rd_ptr_msb|counter_reg_bit2a[2]     ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_d5b:rd_ptr_msb|counter_reg_bit2a[1]     ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_d5b:rd_ptr_msb|counter_reg_bit2a[0]     ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|transfer_complete                                                                                                                               ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|altera_up_slow_clock_generator:Serial_Config_Clock_Generator|middle_of_high_level                                                               ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_auto_init:AV_Config_Auto_Init|transfer_data                                                                                                                                                 ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_auto_init:AV_Config_Auto_Init|auto_init_complete                                                                                                                                            ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|altera_up_slow_clock_generator:Serial_Config_Clock_Generator|middle_of_low_level                                                                ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|full_dff                                    ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|full_dff                                     ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|full_dff                                     ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|full_dff                                      ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|done_dac_channel_sync                                                                                                                                                                                              ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|done_adc_channel_sync                                                                                                                                                                                              ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|usedw_is_2_dff                                ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|usedw_is_2_dff                               ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|usedw_is_2_dff                              ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|usedw_is_2_dff                               ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_auto_init:AV_Config_Auto_Init|data_out[21]                                                                                                                                                  ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_audio_bit_counter:Audio_Out_Bit_Counter|counting                                                                                                   ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_auto_init:AV_Config_Auto_Init|data_out[14]                                                                                                                                                  ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_auto_init:AV_Config_Auto_Init|data_out[13]                                                                                                                                                  ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_auto_init:AV_Config_Auto_Init|data_out[12]                                                                                                                                                  ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_auto_init:AV_Config_Auto_Init|data_out[11]                                                                                                                                                  ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_auto_init:AV_Config_Auto_Init|data_out[8]                                                                                                                                                   ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_auto_init:AV_Config_Auto_Init|data_out[7]                                                                                                                                                   ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_auto_init:AV_Config_Auto_Init|data_out[6]                                                                                                                                                   ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_auto_init:AV_Config_Auto_Init|data_out[5]                                                                                                                                                   ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_auto_init:AV_Config_Auto_Init|data_out[4]                                                                                                                                                   ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_auto_init:AV_Config_Auto_Init|data_out[3]                                                                                                                                                   ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_auto_init:AV_Config_Auto_Init|data_out[2]                                                                                                                                                   ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_mask[0]                                                                                                                                ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_data[0]                                                                                                                                ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_auto_init:AV_Config_Auto_Init|data_out[1]                                                                                                                                                   ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|new_data                                                                                                                                        ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|s_serial_protocol.STATE_5_STOP_BIT                                                                                                              ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|s_serial_protocol.STATE_4_TRANSFER                                                                                                              ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|left_channel_was_read                                                                                                                                          ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|s_serial_protocol.STATE_2_RESTART_BIT                                                                                                           ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|s_serial_protocol.STATE_3_START_BIT                                                                                                             ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|left_channel_fifo_write_space[0]                                                                                                                               ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|left_channel_fifo_write_space[1]                                                                                                                               ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|left_channel_fifo_write_space[2]                                                                                                                               ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|left_channel_fifo_write_space[3]                                                                                                                               ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|left_channel_fifo_write_space[4]                                                                                                                               ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|left_channel_fifo_write_space[5]                                                                                                                               ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|left_channel_fifo_write_space[6]                                                                                                                               ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|left_channel_fifo_write_space[7]                                                                                                                               ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|altera_up_slow_clock_generator:Serial_Config_Clock_Generator|clk_counter[11]                                                                    ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|right_channel_fifo_write_space[0]                                                                                                                              ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|right_channel_fifo_write_space[1]                                                                                                                              ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|right_channel_fifo_write_space[2]                                                                                                                              ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|right_channel_fifo_write_space[3]                                                                                                                              ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|right_channel_fifo_write_space[4]                                                                                                                              ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|right_channel_fifo_write_space[5]                                                                                                                              ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|right_channel_fifo_write_space[6]                                                                                                                              ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|right_channel_fifo_write_space[7]                                                                                                                              ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|altera_up_slow_clock_generator:Serial_Config_Clock_Generator|clk_counter[10]                                                                    ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|altera_up_slow_clock_generator:Serial_Config_Clock_Generator|clk_counter[1]                                                                     ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|altera_up_slow_clock_generator:Serial_Config_Clock_Generator|clk_counter[2]                                                                     ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|altera_up_slow_clock_generator:Serial_Config_Clock_Generator|clk_counter[3]                                                                     ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|altera_up_slow_clock_generator:Serial_Config_Clock_Generator|clk_counter[4]                                                                     ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|altera_up_slow_clock_generator:Serial_Config_Clock_Generator|clk_counter[5]                                                                     ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|altera_up_slow_clock_generator:Serial_Config_Clock_Generator|clk_counter[6]                                                                     ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|altera_up_slow_clock_generator:Serial_Config_Clock_Generator|clk_counter[7]                                                                     ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|altera_up_slow_clock_generator:Serial_Config_Clock_Generator|clk_counter[8]                                                                     ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|altera_up_slow_clock_generator:Serial_Config_Clock_Generator|clk_counter[9]                                                                     ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_auto_init:AV_Config_Auto_Init|rom_address[0]                                                                                                                                                ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_auto_init:AV_Config_Auto_Init|rom_address[1]                                                                                                                                                ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_auto_init:AV_Config_Auto_Init|rom_address[2]                                                                                                                                                ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_auto_init:AV_Config_Auto_Init|rom_address[3]                                                                                                                                                ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_auto_init:AV_Config_Auto_Init|rom_address[4]                                                                                                                                                ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_auto_init:AV_Config_Auto_Init|rom_address[5]                                                                                                                                                ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_audio_bit_counter:Audio_Out_Bit_Counter|bit_counter[0]                                                                                             ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_audio_bit_counter:Audio_Out_Bit_Counter|bit_counter[1]                                                                                             ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_audio_bit_counter:Audio_Out_Bit_Counter|bit_counter[2]                                                                                             ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_audio_bit_counter:Audio_Out_Bit_Counter|bit_counter[3]                                                                                             ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|altera_up_slow_clock_generator:Serial_Config_Clock_Generator|new_clk~0                                                                          ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|s_serial_protocol~11                                                                                                                            ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|serial_audio_out_data~0                                                                                                                                        ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|left_audio_fifo_read_space~0                                                                                                                                 ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|left_audio_fifo_read_space~1                                                                                                                                 ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|left_audio_fifo_read_space~2                                                                                                                                 ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|left_audio_fifo_read_space~3                                                                                                                                 ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|left_audio_fifo_read_space~4                                                                                                                                 ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|left_audio_fifo_read_space~5                                                                                                                                 ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|left_audio_fifo_read_space~6                                                                                                                                 ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|left_audio_fifo_read_space~7                                                                                                                                 ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|data_out_shift_reg[12]~17                                                                                                                                      ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_q57:usedw_counter|_~0                    ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|right_audio_fifo_read_space~0                                                                                                                                ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|right_audio_fifo_read_space~1                                                                                                                                ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|right_audio_fifo_read_space~2                                                                                                                                ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|right_audio_fifo_read_space~3                                                                                                                                ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|right_audio_fifo_read_space~4                                                                                                                                ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|right_audio_fifo_read_space~5                                                                                                                                ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|right_audio_fifo_read_space~6                                                                                                                                ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|right_audio_fifo_read_space~7                                                                                                                                ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_q57:usedw_counter|_~0                   ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|Add0~4                                                                                                                                          ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_mask[3]~0                                                                                                                              ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|counter~0                                                                                                                                       ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|counter~1                                                                                                                                       ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|Add0~9                                                                                                                                          ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|Add0~12                                                                                                                                         ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_auto_init:AV_Config_Auto_Init|rom_address[0]~14                                                                                                                                             ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|usedw_will_be_1~2                             ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|empty_dff~1                                   ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|usedw_will_be_1~2                            ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|empty_dff~1                                  ; 1                 ; 6       ;
;      - smart_ram:smv1|sram:r|sram_0002:sram_inst|is_write~0                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_data~1                                                                                                                                 ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_mask~1                                                                                                                                 ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_q57:usedw_counter|_~0                   ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_q57:usedw_counter|_~0                  ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|usedw_will_be_1~2                            ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|empty_dff~1                                  ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|s_serial_protocol~14                                                                                                                            ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_e5b:wr_ptr|_~0                          ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|low_addressa[0]~0                            ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|rd_ptr_lsb~0                                 ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|rd_ptr_lsb~1                                 ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_d5b:rd_ptr_msb|_~0                      ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|low_addressa[1]~1                            ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|low_addressa[2]~2                            ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|low_addressa[3]~3                            ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|low_addressa[4]~4                            ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|low_addressa[5]~5                            ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|low_addressa[6]~6                            ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_e5b:wr_ptr|_~0                           ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|low_addressa[0]~0                             ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|rd_ptr_lsb~0                                  ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|rd_ptr_lsb~1                                  ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_d5b:rd_ptr_msb|_~0                       ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|low_addressa[1]~1                             ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|low_addressa[2]~2                             ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|low_addressa[3]~3                             ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|low_addressa[4]~4                             ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|low_addressa[5]~5                             ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|low_addressa[6]~6                             ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|empty_dff~2                                   ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|empty_dff~2                                  ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_data~2                                                                                                                                 ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_mask~2                                                                                                                                 ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|usedw_will_be_1~2                           ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|empty_dff~1                                 ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|empty_dff~2                                  ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_data~4                                                                                                                                 ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_mask~3                                                                                                                                 ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|empty_dff~2                                 ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|data_in_shift_reg~0                                                                                                                                          ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|data_in_shift_reg[4]~1                                                                                                                                       ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_e5b:wr_ptr|_~0                          ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|low_addressa[0]~0                            ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|rd_ptr_lsb~0                                 ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|rd_ptr_lsb~1                                 ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_d5b:rd_ptr_msb|_~0                      ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|low_addressa[1]~1                            ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|low_addressa[2]~2                            ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|low_addressa[3]~3                            ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|low_addressa[4]~4                            ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|low_addressa[5]~5                            ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|low_addressa[6]~6                            ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_data~5                                                                                                                                 ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_mask~4                                                                                                                                 ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|data_in_shift_reg~2                                                                                                                                          ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|data_in_shift_reg~3                                                                                                                                          ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|data_in_shift_reg~4                                                                                                                                          ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|data_in_shift_reg~5                                                                                                                                          ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|data_in_shift_reg~6                                                                                                                                          ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|data_in_shift_reg~7                                                                                                                                          ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|data_in_shift_reg~8                                                                                                                                          ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|data_in_shift_reg~9                                                                                                                                          ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|data_in_shift_reg~10                                                                                                                                         ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|data_in_shift_reg~11                                                                                                                                         ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|data_in_shift_reg~12                                                                                                                                         ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|data_in_shift_reg~13                                                                                                                                         ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|data_in_shift_reg~14                                                                                                                                         ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|data_in_shift_reg~15                                                                                                                                         ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|data_in_shift_reg~16                                                                                                                                         ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_data~6                                                                                                                                 ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_mask~5                                                                                                                                 ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_audio_bit_counter:Audio_Out_Bit_Counter|bit_counter[4]~16                                                                                          ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_data~7                                                                                                                                 ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_mask~6                                                                                                                                 ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_data~8                                                                                                                                 ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_mask~7                                                                                                                                 ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_data~9                                                                                                                                 ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_mask~8                                                                                                                                 ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_data~10                                                                                                                                ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_mask~9                                                                                                                                 ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_data~11                                                                                                                                ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_mask~10                                                                                                                                ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_data~12                                                                                                                                ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_mask~11                                                                                                                                ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_data~13                                                                                                                                ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_mask~12                                                                                                                                ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_data[12]~14                                                                                                                            ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_mask~13                                                                                                                                ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_mask~14                                                                                                                                ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|data_out_shift_reg~20                                                                                                                                          ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_mask~15                                                                                                                                ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_mask~16                                                                                                                                ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_data~19                                                                                                                                ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_mask~17                                                                                                                                ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_data~20                                                                                                                                ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_mask~18                                                                                                                                ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_mask~19                                                                                                                                ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_mask~20                                                                                                                                ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_mask~21                                                                                                                                ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_mask~22                                                                                                                                ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_mask~23                                                                                                                                ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_mask~24                                                                                                                                ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_mask~25                                                                                                                                ; 1                 ; 6       ;
;      - av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_mask~26                                                                                                                                ; 1                 ; 6       ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|data_out_shift_reg[12]~21                                                                                                                                      ; 1                 ; 6       ;
; CLOCK_27[0]                                                                                                                                                                                                                                                             ;                   ;         ;
; SW[0]                                                                                                                                                                                                                                                                   ;                   ;         ;
; AUD_ADCDAT                                                                                                                                                                                                                                                              ;                   ;         ;
;      - audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|data_in_shift_reg~16                                                                                                                                         ; 0                 ; 6       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                            ; Location           ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_27[0]                                                                                                                                                                                                                                     ; PIN_D12            ; 1       ; Clock                   ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                        ; PIN_L1             ; 6647    ; Clock                   ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; KEY[0]                                                                                                                                                                                                                                          ; PIN_R22            ; 280     ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; Selector154~0                                                                                                                                                                                                                                   ; LCCOMB_X23_Y22_N2  ; 34      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; Selector156~0                                                                                                                                                                                                                                   ; LCCOMB_X21_Y20_N16 ; 2543    ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_audio_bit_counter:Audio_Out_Bit_Counter|bit_counter[4]~16                                                                         ; LCCOMB_X40_Y10_N20 ; 6       ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_audio_bit_counter:Audio_Out_Bit_Counter|bit_counter[4]~17                                                                         ; LCCOMB_X42_Y10_N0  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_d5b:rd_ptr_msb|_~0     ; LCCOMB_X37_Y11_N14 ; 6       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_e5b:wr_ptr|_~0         ; LCCOMB_X42_Y11_N26 ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_q57:usedw_counter|_~0  ; LCCOMB_X38_Y12_N0  ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|rd_ptr_lsb~1                ; LCCOMB_X37_Y11_N24 ; 1       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_q57:usedw_counter|_~0 ; LCCOMB_X38_Y10_N2  ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|comb~0                                                                                                                                      ; LCCOMB_X40_Y10_N26 ; 16      ; Write enable            ; no     ; --                   ; --               ; --                        ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|data_in_shift_reg[4]~1                                                                                                                      ; LCCOMB_X40_Y11_N12 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_d5b:rd_ptr_msb|_~0      ; LCCOMB_X40_Y10_N6  ; 6       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_e5b:wr_ptr|_~0          ; LCCOMB_X42_Y9_N0   ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_q57:usedw_counter|_~0   ; LCCOMB_X38_Y9_N20  ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|rd_ptr_lsb~1                 ; LCCOMB_X40_Y10_N24 ; 1       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_d5b:rd_ptr_msb|_~0     ; LCCOMB_X40_Y8_N24  ; 6       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_e5b:wr_ptr|_~0         ; LCCOMB_X42_Y8_N0   ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_q57:usedw_counter|_~0  ; LCCOMB_X39_Y7_N2   ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|rd_ptr_lsb~1                ; LCCOMB_X40_Y8_N2   ; 1       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|comb~0                                                                                                                                        ; LCCOMB_X37_Y7_N4   ; 16      ; Write enable            ; no     ; --                   ; --               ; --                        ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|comb~1                                                                                                                                        ; LCCOMB_X37_Y7_N0   ; 16      ; Write enable            ; no     ; --                   ; --               ; --                        ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|data_out_shift_reg[12]~17                                                                                                                     ; LCCOMB_X40_Y9_N14  ; 15      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|data_out_shift_reg[12]~21                                                                                                                     ; LCCOMB_X40_Y11_N26 ; 15      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|read_left_channel                                                                                                                             ; LCCOMB_X38_Y8_N4   ; 42      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_auto_init:AV_Config_Auto_Init|rom_address[0]~14                                                                                                                            ; LCCOMB_X9_Y15_N30  ; 6       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|s_serial_protocol.STATE_1_INITIALIZE                                                                                           ; LCFF_X9_Y16_N1     ; 31      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|serial_data~2                                                                                                                  ; LCCOMB_X7_Y15_N8   ; 1       ; Output enable           ; no     ; --                   ; --               ; --                        ;
; av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_mask[3]~0                                                                                                             ; LCCOMB_X9_Y16_N20  ; 57      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; chorus:ch|data_out_reg[14]~54                                                                                                                                                                                                                   ; LCCOMB_X32_Y5_N6   ; 18      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; chorus:ch|index_third[0]~0                                                                                                                                                                                                                      ; LCCOMB_X34_Y3_N4   ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; chorus:ch|sr_offset[6]~0                                                                                                                                                                                                                        ; LCCOMB_X33_Y5_N24  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; chorus:ch|state.DONE                                                                                                                                                                                                                            ; LCFF_X32_Y5_N3     ; 43      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; chorus:ch|state.PASSIVE                                                                                                                                                                                                                         ; LCFF_X33_Y5_N9     ; 24      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; echo:ech|sr_wr_next~0                                                                                                                                                                                                                           ; LCCOMB_X32_Y11_N2  ; 19      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; echo:ech|sr_wr_next~1                                                                                                                                                                                                                           ; LCCOMB_X32_Y11_N22 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; fpUnit:u0|clk_en_add~0                                                                                                                                                                                                                          ; LCCOMB_X21_Y21_N8  ; 342     ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; fpUnit:u0|clk_en_div~0                                                                                                                                                                                                                          ; LCCOMB_X21_Y21_N22 ; 314     ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; fpUnit:u0|clk_en_f2i~0                                                                                                                                                                                                                          ; LCCOMB_X21_Y21_N0  ; 253     ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; fpUnit:u0|clk_en_i2f~0                                                                                                                                                                                                                          ; LCCOMB_X21_Y21_N16 ; 237     ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; fpUnit:u0|clk_en_mul~0                                                                                                                                                                                                                          ; LCCOMB_X21_Y21_N30 ; 222     ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; fpUnit:u0|fpAddWrapper:fadd|Equal1~10                                                                                                                                                                                                           ; LCCOMB_X6_Y25_N18  ; 34      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|lpm_add_sub:add_sub1|add_sub_ore:auto_generated|result[8]~16                                                                             ; LCCOMB_X21_Y23_N20 ; 64      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|lpm_add_sub:man_res_rounding_add_sub_upper1|add_sub_6jf:auto_generated|op_1~22                                                           ; LCCOMB_X8_Y23_N2   ; 11      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|man_add_sub_res_mag_w2[26]~2                                                                                                             ; LCCOMB_X12_Y26_N26 ; 30      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|man_leading_zeros_dffe31[4]                                                                                                              ; LCFF_X9_Y24_N3     ; 22      ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; fpUnit:u0|fpDivWrapper:fdiv|Equal1~10                                                                                                                                                                                                           ; LCCOMB_X6_Y19_N0   ; 34      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|altshift_taps:a_is_infinity_dffe_2_rtl_0|shift_taps_6jm:auto_generated|cntr_skf:cntr1|cout_actual         ; LCCOMB_X15_Y21_N22 ; 4       ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|altshift_taps:exp_result_dffe_0_rtl_0|shift_taps_8jm:auto_generated|cntr_4mf:cntr1|cout_actual            ; LCCOMB_X24_Y22_N6  ; 4       ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; fpUnit:u0|fpFloat2IntWrapper:fti|Equal1~10                                                                                                                                                                                                      ; LCCOMB_X6_Y6_N16   ; 34      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; fpUnit:u0|fpFloat2IntWrapper:fti|fpFloat2Int:fpFloat2Int_inst|fpFloat2Int_altfp_convert_fhn:fpFloat2Int_altfp_convert_fhn_component|fpFloat2Int_altbarrel_shift_grf:altbarrel_shift6|sel_pipec5r1d                                              ; LCFF_X12_Y17_N1    ; 56      ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; fpUnit:u0|fpFloat2IntWrapper:fti|fpFloat2Int:fpFloat2Int_inst|fpFloat2Int_altfp_convert_fhn:fpFloat2Int_altfp_convert_fhn_component|power2_value_reg[2]                                                                                         ; LCFF_X15_Y17_N19   ; 32      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; fpUnit:u0|fpFloat2IntWrapper:fti|fpFloat2Int:fpFloat2Int_inst|fpFloat2Int_altfp_convert_fhn:fpFloat2Int_altfp_convert_fhn_component|sign_input_reg4                                                                                             ; LCFF_X11_Y20_N31   ; 62      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; fpUnit:u0|fpInt2FloatWrapper:i2f|Equal1~10                                                                                                                                                                                                      ; LCCOMB_X34_Y5_N16  ; 37      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; fpUnit:u0|fpInt2FloatWrapper:i2f|fpInt2Float:fpInt2Float_inst|fpInt2Float_altfp_convert_fhn:fpInt2Float_altfp_convert_fhn_component|fpInt2Float_altbarrel_shift_brf:altbarrel_shift5|sel_pipec4r1d                                              ; LCFF_X9_Y21_N19    ; 31      ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; fpUnit:u0|fpInt2FloatWrapper:i2f|fpInt2Float:fpInt2Float_inst|fpInt2Float_altfp_convert_fhn:fpInt2Float_altfp_convert_fhn_component|mantissa_overflow                                                                                           ; LCCOMB_X7_Y20_N30  ; 7       ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; fpUnit:u0|fpInt2FloatWrapper:i2f|fpInt2Float:fpInt2Float_inst|fpInt2Float_altfp_convert_fhn:fpInt2Float_altfp_convert_fhn_component|priority_encoder_reg[2]                                                                                     ; LCFF_X12_Y22_N1    ; 36      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; fpUnit:u0|fpMulWrapper:fmul|Equal1~10                                                                                                                                                                                                           ; LCCOMB_X47_Y9_N2   ; 33      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2095                                                                                                                                                                                                                       ; LCCOMB_X44_Y17_N24 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2097                                                                                                                                                                                                                       ; LCCOMB_X39_Y17_N8  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2099                                                                                                                                                                                                                       ; LCCOMB_X39_Y18_N22 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2101                                                                                                                                                                                                                       ; LCCOMB_X39_Y18_N6  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2103                                                                                                                                                                                                                       ; LCCOMB_X40_Y18_N10 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2105                                                                                                                                                                                                                       ; LCCOMB_X44_Y16_N2  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2107                                                                                                                                                                                                                       ; LCCOMB_X38_Y17_N18 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2109                                                                                                                                                                                                                       ; LCCOMB_X35_Y17_N2  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2111                                                                                                                                                                                                                       ; LCCOMB_X40_Y17_N0  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2113                                                                                                                                                                                                                       ; LCCOMB_X38_Y15_N2  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2115                                                                                                                                                                                                                       ; LCCOMB_X38_Y18_N2  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2117                                                                                                                                                                                                                       ; LCCOMB_X39_Y17_N24 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2119                                                                                                                                                                                                                       ; LCCOMB_X39_Y13_N22 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2121                                                                                                                                                                                                                       ; LCCOMB_X40_Y18_N0  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2123                                                                                                                                                                                                                       ; LCCOMB_X35_Y17_N30 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2125                                                                                                                                                                                                                       ; LCCOMB_X40_Y17_N16 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2126                                                                                                                                                                                                                       ; LCCOMB_X40_Y17_N22 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2127                                                                                                                                                                                                                       ; LCCOMB_X39_Y16_N26 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2128                                                                                                                                                                                                                       ; LCCOMB_X39_Y13_N4  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2129                                                                                                                                                                                                                       ; LCCOMB_X39_Y13_N18 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2130                                                                                                                                                                                                                       ; LCCOMB_X44_Y16_N0  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2131                                                                                                                                                                                                                       ; LCCOMB_X44_Y17_N22 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2132                                                                                                                                                                                                                       ; LCCOMB_X40_Y17_N28 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2133                                                                                                                                                                                                                       ; LCCOMB_X39_Y18_N10 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2134                                                                                                                                                                                                                       ; LCCOMB_X42_Y14_N8  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2135                                                                                                                                                                                                                       ; LCCOMB_X38_Y18_N28 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2136                                                                                                                                                                                                                       ; LCCOMB_X39_Y16_N16 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2137                                                                                                                                                                                                                       ; LCCOMB_X39_Y17_N2  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2138                                                                                                                                                                                                                       ; LCCOMB_X35_Y17_N20 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2139                                                                                                                                                                                                                       ; LCCOMB_X39_Y18_N16 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2140                                                                                                                                                                                                                       ; LCCOMB_X39_Y17_N12 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2141                                                                                                                                                                                                                       ; LCCOMB_X40_Y15_N24 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2142                                                                                                                                                                                                                       ; LCCOMB_X44_Y16_N6  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2143                                                                                                                                                                                                                       ; LCCOMB_X39_Y16_N2  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2144                                                                                                                                                                                                                       ; LCCOMB_X38_Y17_N0  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2145                                                                                                                                                                                                                       ; LCCOMB_X35_Y17_N18 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2146                                                                                                                                                                                                                       ; LCCOMB_X44_Y17_N4  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2147                                                                                                                                                                                                                       ; LCCOMB_X40_Y17_N26 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2148                                                                                                                                                                                                                       ; LCCOMB_X38_Y18_N22 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2149                                                                                                                                                                                                                       ; LCCOMB_X39_Y18_N2  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2150                                                                                                                                                                                                                       ; LCCOMB_X40_Y17_N24 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2151                                                                                                                                                                                                                       ; LCCOMB_X39_Y13_N20 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2152                                                                                                                                                                                                                       ; LCCOMB_X39_Y16_N20 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2153                                                                                                                                                                                                                       ; LCCOMB_X39_Y17_N26 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2154                                                                                                                                                                                                                       ; LCCOMB_X40_Y18_N2  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2155                                                                                                                                                                                                                       ; LCCOMB_X39_Y13_N10 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2156                                                                                                                                                                                                                       ; LCCOMB_X39_Y17_N0  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2157                                                                                                                                                                                                                       ; LCCOMB_X40_Y15_N26 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2158                                                                                                                                                                                                                       ; LCCOMB_X44_Y17_N26 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2159                                                                                                                                                                                                                       ; LCCOMB_X44_Y16_N8  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2160                                                                                                                                                                                                                       ; LCCOMB_X40_Y17_N2  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2161                                                                                                                                                                                                                       ; LCCOMB_X39_Y18_N8  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2162                                                                                                                                                                                                                       ; LCCOMB_X39_Y16_N22 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2163                                                                                                                                                                                                                       ; LCCOMB_X39_Y17_N6  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2164                                                                                                                                                                                                                       ; LCCOMB_X38_Y15_N20 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2165                                                                                                                                                                                                                       ; LCCOMB_X38_Y13_N10 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2166                                                                                                                                                                                                                       ; LCCOMB_X42_Y14_N2  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2167                                                                                                                                                                                                                       ; LCCOMB_X38_Y18_N4  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2168                                                                                                                                                                                                                       ; LCCOMB_X38_Y18_N10 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2169                                                                                                                                                                                                                       ; LCCOMB_X35_Y17_N4  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2170                                                                                                                                                                                                                       ; LCCOMB_X39_Y18_N14 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2171                                                                                                                                                                                                                       ; LCCOMB_X39_Y17_N28 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2172                                                                                                                                                                                                                       ; LCCOMB_X39_Y17_N22 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|fifo~2173                                                                                                                                                                                                                       ; LCCOMB_X40_Y15_N16 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; noise_filter:nf|isDone~0                                                                                                                                                                                                                        ; LCCOMB_X36_Y11_N8  ; 92      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; sin:iSinus|Equal1~0                                                                                                                                                                                                                             ; LCCOMB_X20_Y20_N18 ; 44      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|altshift_taps:input_delay_ff_2_rtl_0|shift_taps_okm:auto_generated|cntr_8mf:cntr1|cout_actual                                                                        ; LCCOMB_X18_Y2_N2   ; 5       ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|altshift_taps:signcalcff_rtl_0|shift_taps_5jm:auto_generated|cntr_9mf:cntr1|cout_actual                                                                              ; LCCOMB_X42_Y6_N2   ; 5       ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|comb~0                                                                                                                    ; LCCOMB_X11_Y11_N22 ; 36      ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|leadff[4]                                                                                                                 ; LCFF_X21_Y9_N5     ; 23      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_clshift:fp_lsft_rsft78|lpm_clshift_e9d:auto_generated|sbit_w[510]~129                                                 ; LCCOMB_X10_Y11_N2  ; 46      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; smart_ram:smv1|curr_address[2]~20                                                                                                                                                                                                               ; LCCOMB_X25_Y3_N24  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; smart_ram:smv1|offset_reg[0]~16                                                                                                                                                                                                                 ; LCCOMB_X26_Y4_N28  ; 18      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; smart_ram:smv1|rdfinish                                                                                                                                                                                                                         ; LCFF_X26_Y4_N1     ; 22      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; smart_ram:smv1|sram:r|sram_0002:sram_inst|is_write                                                                                                                                                                                              ; LCFF_X24_Y4_N11    ; 16      ; Output enable           ; no     ; --                   ; --               ; --                        ;
; smart_ram:smv1|state.INIT                                                                                                                                                                                                                       ; LCFF_X26_Y4_N25    ; 8       ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; smart_ram:smv1|state.READ                                                                                                                                                                                                                       ; LCFF_X26_Y4_N7     ; 18      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; smart_ram:smv1|state_next.WRITE~0                                                                                                                                                                                                               ; LCCOMB_X34_Y11_N0  ; 18      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; state_left.CHORUS                                                                                                                                                                                                                               ; LCFF_X35_Y11_N3    ; 24      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; state_left.SAVING                                                                                                                                                                                                                               ; LCFF_X35_Y11_N13   ; 21      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; state_left.VIBRATO                                                                                                                                                                                                                              ; LCFF_X35_Y11_N27   ; 29      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; tremolo:tremolo|Equal5~2                                                                                                                                                                                                                        ; LCCOMB_X32_Y19_N22 ; 43      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; tremolo:tremolo|Equal5~4                                                                                                                                                                                                                        ; LCCOMB_X32_Y19_N30 ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; tremolo:tremolo|angle[23]~2                                                                                                                                                                                                                     ; LCCOMB_X32_Y19_N24 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; tremolo:tremolo|cont1[23]~0                                                                                                                                                                                                                     ; LCCOMB_X22_Y20_N16 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; tremolo:tremolo|data_in_float[23]~2                                                                                                                                                                                                             ; LCCOMB_X32_Y19_N6  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; tremolo:tremolo|data_in_reg[15]~2                                                                                                                                                                                                               ; LCCOMB_X32_Y19_N20 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; tremolo:tremolo|dataa[25]~32                                                                                                                                                                                                                    ; LCCOMB_X32_Y20_N28 ; 129     ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; tremolo:tremolo|dataa[25]~34                                                                                                                                                                                                                    ; LCCOMB_X32_Y19_N16 ; 32      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; tremolo:tremolo|operation[2]~1                                                                                                                                                                                                                  ; LCCOMB_X20_Y20_N14 ; 65      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; tremolo:tremolo|result_tremolo[15]~50                                                                                                                                                                                                           ; LCCOMB_X33_Y19_N16 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; tremolo:tremolo|sin_arg[23]~97                                                                                                                                                                                                                  ; LCCOMB_X32_Y19_N10 ; 31      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; tremolo:tremolo|sin_val[23]~0                                                                                                                                                                                                                   ; LCCOMB_X20_Y20_N16 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; tremolo:tremolo|started_action                                                                                                                                                                                                                  ; LCFF_X20_Y20_N13   ; 8       ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; tremolo:tremolo|substate[2]~3                                                                                                                                                                                                                   ; LCCOMB_X33_Y19_N8  ; 31      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; vibrato:vib|Equal10~0                                                                                                                                                                                                                           ; LCCOMB_X32_Y8_N22  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; vibrato:vib|angle[23]~0                                                                                                                                                                                                                         ; LCCOMB_X26_Y15_N16 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; vibrato:vib|cont1[29]~33                                                                                                                                                                                                                        ; LCCOMB_X26_Y15_N28 ; 32      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; vibrato:vib|cont1[29]~36                                                                                                                                                                                                                        ; LCCOMB_X32_Y17_N20 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; vibrato:vib|cont2[23]~0                                                                                                                                                                                                                         ; LCCOMB_X26_Y16_N10 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; vibrato:vib|counter[29]~2                                                                                                                                                                                                                       ; LCCOMB_X32_Y8_N2   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; vibrato:vib|dataa[18]~10                                                                                                                                                                                                                        ; LCCOMB_X31_Y18_N16 ; 60      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; vibrato:vib|datab[9]~10                                                                                                                                                                                                                         ; LCCOMB_X26_Y16_N8  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; vibrato:vib|delay_c[23]~0                                                                                                                                                                                                                       ; LCCOMB_X30_Y13_N18 ; 33      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; vibrato:vib|first_delay[23]~0                                                                                                                                                                                                                   ; LCCOMB_X30_Y13_N22 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; vibrato:vib|one_f[23]~0                                                                                                                                                                                                                         ; LCCOMB_X26_Y15_N4  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; vibrato:vib|result_vibrato[23]~2                                                                                                                                                                                                                ; LCCOMB_X29_Y17_N16 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; vibrato:vib|second_delay[23]~2                                                                                                                                                                                                                  ; LCCOMB_X29_Y17_N22 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; vibrato:vib|sin_arg[23]~59                                                                                                                                                                                                                      ; LCCOMB_X22_Y18_N2  ; 31      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; vibrato:vib|sin_val[23]~0                                                                                                                                                                                                                       ; LCCOMB_X25_Y13_N0  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; vibrato:vib|sram_offset_reg[0]~0                                                                                                                                                                                                                ; LCCOMB_X26_Y13_N22 ; 19      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; vibrato:vib|started_action                                                                                                                                                                                                                      ; LCFF_X32_Y18_N25   ; 54      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; vibrato:vib|zeiger[23]~0                                                                                                                                                                                                                        ; LCCOMB_X26_Y15_N18 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------+----------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------+----------+---------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                            ; PIN_L1   ; 6647    ; Global Clock         ; GCLK2            ; --                        ;
; audio_clock_gen:gen|audio_clock_gen_0002:audio_clock_gen_inst|altpll:DE_Clock_Generator_Audio|_clk1 ; PLL_3    ; 1       ; Global Clock         ; GCLK11           ; --                        ;
+-----------------------------------------------------------------------------------------------------+----------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                                                ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Selector156~0                                                                                                                                                                                                                                                                                                                       ; 2545    ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|input_delay_ff_1[25]                                                                                                                                                                                                                                     ; 526     ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|input_delay_ff_1[26]                                                                                                                                                                                                                                     ; 520     ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|input_delay_ff_1[24]                                                                                                                                                                                                                                     ; 490     ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|input_delay_ff_1[23]                                                                                                                                                                                                                                     ; 469     ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|input_delay_ff_1[27]                                                                                                                                                                                                                                     ; 423     ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|negrangeexponentff5[8]                                                                                                                                                                                        ; 408     ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|input_delay_ff_1[28]                                                                                                                                                                                                                                     ; 367     ;
; fpUnit:u0|clk_en_add~0                                                                                                                                                                                                                                                                                                              ; 343     ;
; fpUnit:u0|clk_en_div~0                                                                                                                                                                                                                                                                                                              ; 315     ;
; KEY[0]                                                                                                                                                                                                                                                                                                                              ; 280     ;
; fpUnit:u0|clk_en_f2i~0                                                                                                                                                                                                                                                                                                              ; 253     ;
; fpUnit:u0|clk_en_i2f~0                                                                                                                                                                                                                                                                                                              ; 237     ;
; fpUnit:u0|clk_en_mul~0                                                                                                                                                                                                                                                                                                              ; 222     ;
; noise_filter:nf|counter[1]                                                                                                                                                                                                                                                                                                          ; 210     ;
; noise_filter:nf|counter[2]                                                                                                                                                                                                                                                                                                          ; 209     ;
; noise_filter:nf|counter[3]                                                                                                                                                                                                                                                                                                          ; 206     ;
; noise_filter:nf|counter[0]                                                                                                                                                                                                                                                                                                          ; 205     ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|input_delay_ff_1[29]                                                                                                                                                                                                                                     ; 201     ;
; noise_filter:nf|counter[4]                                                                                                                                                                                                                                                                                                          ; 199     ;
; noise_filter:nf|counter[5]                                                                                                                                                                                                                                                                                                          ; 199     ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_clshift:fp_lsft_rsft78|lpm_clshift_e9d:auto_generated|sbit_w[198]~7                                                                                                                                       ; 152     ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_clshift:fp_lsft_rsft78|lpm_clshift_e9d:auto_generated|sbit_w[276]~6                                                                                                                                       ; 152     ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_clshift:fp_lsft_rsft78|lpm_clshift_e9d:auto_generated|sbit_w[354]~5                                                                                                                                       ; 141     ;
; ~GND                                                                                                                                                                                                                                                                                                                                ; 135     ;
; tremolo:tremolo|dataa[25]~32                                                                                                                                                                                                                                                                                                        ; 129     ;
; state_left.TREMOLO                                                                                                                                                                                                                                                                                                                  ; 123     ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|input_delay_ff_1[30]                                                                                                                                                                                                                                     ; 97      ;
; tremolo:tremolo|dataa[25]~33                                                                                                                                                                                                                                                                                                        ; 97      ;
; noise_filter:nf|isDone~0                                                                                                                                                                                                                                                                                                            ; 92      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_6[33]                                                                                                                                                                                              ; 90      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_7[33]                                                                                                                                                                                              ; 89      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_3[33]                                                                                                                                                                                              ; 88      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_5[33]                                                                                                                                                                                              ; 88      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_4[33]                                                                                                                                                                                              ; 87      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_8[33]                                                                                                                                                                                              ; 87      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[19]                                                                                                                                                                                      ; 86      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_9[33]                                                                                                                                                                                              ; 85      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_10[33]                                                                                                                                                                                             ; 84      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_11[33]                                                                                                                                                                                             ; 82      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|dffe312                                                                                                                                                            ; 80      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_12[33]                                                                                                                                                                                             ; 80      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_clshift:fp_lsft_rsft78|lpm_clshift_e9d:auto_generated|sbit_w[120]~10                                                                                                                                      ; 78      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_clshift:fp_lsft_rsft78|lpm_clshift_e9d:auto_generated|sbit_w[120]~9                                                                                                                                       ; 78      ;
; fpUnit:u0|fpFloat2IntWrapper:fti|fpFloat2Int:fpFloat2Int_inst|fpFloat2Int_altfp_convert_fhn:fpFloat2Int_altfp_convert_fhn_component|fpFloat2Int_altbarrel_shift_grf:altbarrel_shift6|sel_pipec3r1d                                                                                                                                  ; 77      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_2[33]                                                                                                                                                                                              ; 76      ;
; data_left[15]~14                                                                                                                                                                                                                                                                                                                    ; 73      ;
; vibrato:vib|substate[2]                                                                                                                                                                                                                                                                                                             ; 70      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|sincosbitff[13]                                                                                                                                                                                             ; 69      ;
; vibrato:vib|substate[1]                                                                                                                                                                                                                                                                                                             ; 68      ;
; data_left[0]~74                                                                                                                                                                                                                                                                                                                     ; 67      ;
; data_left[1]~70                                                                                                                                                                                                                                                                                                                     ; 67      ;
; data_left[2]~66                                                                                                                                                                                                                                                                                                                     ; 67      ;
; data_left[3]~62                                                                                                                                                                                                                                                                                                                     ; 67      ;
; data_left[4]~58                                                                                                                                                                                                                                                                                                                     ; 67      ;
; data_left[5]~54                                                                                                                                                                                                                                                                                                                     ; 67      ;
; data_left[6]~50                                                                                                                                                                                                                                                                                                                     ; 67      ;
; data_left[7]~46                                                                                                                                                                                                                                                                                                                     ; 67      ;
; data_left[8]~42                                                                                                                                                                                                                                                                                                                     ; 67      ;
; data_left[9]~38                                                                                                                                                                                                                                                                                                                     ; 67      ;
; data_left[10]~34                                                                                                                                                                                                                                                                                                                    ; 67      ;
; data_left[11]~30                                                                                                                                                                                                                                                                                                                    ; 67      ;
; data_left[12]~26                                                                                                                                                                                                                                                                                                                    ; 67      ;
; data_left[13]~22                                                                                                                                                                                                                                                                                                                    ; 67      ;
; data_left[14]~18                                                                                                                                                                                                                                                                                                                    ; 67      ;
; tremolo:tremolo|operation[2]~1                                                                                                                                                                                                                                                                                                      ; 65      ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|lpm_add_sub:add_sub1|add_sub_ore:auto_generated|result[8]~16                                                                                                                                                                 ; 64      ;
; fpUnit:u0|fpFloat2IntWrapper:fti|fpFloat2Int:fpFloat2Int_inst|fpFloat2Int_altfp_convert_fhn:fpFloat2Int_altfp_convert_fhn_component|fpFloat2Int_altbarrel_shift_grf:altbarrel_shift6|sel_pipec4r1d                                                                                                                                  ; 63      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|indexbitff[3]                                                                                                                                                                                               ; 62      ;
; fpUnit:u0|fpFloat2IntWrapper:fti|fpFloat2Int:fpFloat2Int_inst|fpFloat2Int_altfp_convert_fhn:fpFloat2Int_altfp_convert_fhn_component|sign_input_reg4                                                                                                                                                                                 ; 62      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|indexbitff[4]                                                                                                                                                                                               ; 60      ;
; vibrato:vib|dataa[18]~10                                                                                                                                                                                                                                                                                                            ; 60      ;
; vibrato:vib|Equal3~0                                                                                                                                                                                                                                                                                                                ; 59      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|indexbitff[5]                                                                                                                                                                                               ; 58      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_clshift:fp_lsft_rsft78|lpm_clshift_e9d:auto_generated|sbit_w[432]~4                                                                                                                                       ; 58      ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|dataa_sign_dffe1                                                                                                                                                                                                             ; 57      ;
; av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_mask[3]~0                                                                                                                                                                                                 ; 57      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|indexbitff[2]                                                                                                                                                                                               ; 56      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[18]                                                                                                                                                                                      ; 56      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|indexbitff[6]                                                                                                                                                                                               ; 56      ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|datab_sign_dffe1                                                                                                                                                                                                             ; 56      ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|add_sub_dffe1                                                                                                                                                                                                                ; 56      ;
; fpUnit:u0|fpFloat2IntWrapper:fti|fpFloat2Int:fpFloat2Int_inst|fpFloat2Int_altfp_convert_fhn:fpFloat2Int_altfp_convert_fhn_component|fpFloat2Int_altbarrel_shift_grf:altbarrel_shift6|sel_pipec5r1d                                                                                                                                  ; 56      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|indexbitff[7]                                                                                                                                                                                               ; 54      ;
; vibrato:vib|started_action                                                                                                                                                                                                                                                                                                          ; 54      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|alt_mac_mult:mac_mult13|mac_mult_vog1:auto_generated|mult_nkl:mult1|le5a[19]                                                                                       ; 52      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|indexbitff[8]                                                                                                                                                                                               ; 52      ;
; fpUnit:u0|result[11]~0                                                                                                                                                                                                                                                                                                              ; 52      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|alt_mac_mult:mac_mult11|mac_mult_vog1:auto_generated|mult_nkl:mult1|_~0                                                                                            ; 51      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|alt_mac_mult:mac_mult9|mac_mult_vog1:auto_generated|mult_nkl:mult1|_~0                                                                                             ; 51      ;
; vibrato:vib|dataa[18]~2                                                                                                                                                                                                                                                                                                             ; 51      ;
; vibrato:vib|Equal7~0                                                                                                                                                                                                                                                                                                                ; 51      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|indexbitff[9]                                                                                                                                                                                               ; 50      ;
; fpUnit:u0|result[11]~1                                                                                                                                                                                                                                                                                                              ; 50      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|alt_mac_mult:mac_mult11|mac_mult_vog1:auto_generated|mult_nkl:mult1|cs3a[1]~0                                                                                      ; 48      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|indexbitff[10]                                                                                                                                                                                              ; 48      ;
; vibrato:vib|WideOr3~0                                                                                                                                                                                                                                                                                                               ; 48      ;
; tremolo:tremolo|Equal1~0                                                                                                                                                                                                                                                                                                            ; 48      ;
; vibrato:vib|dataa[18]~3                                                                                                                                                                                                                                                                                                             ; 47      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_clshift:fp_lsft_rsft78|lpm_clshift_e9d:auto_generated|sbit_w[510]~129                                                                                                                                     ; 46      ;
; fpUnit:u0|fpInt2FloatWrapper:i2f|fpInt2Float:fpInt2Float_inst|fpInt2Float_altfp_convert_fhn:fpInt2Float_altfp_convert_fhn_component|fpInt2Float_altbarrel_shift_brf:altbarrel_shift5|sel_pipec3r1d                                                                                                                                  ; 46      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|indexbitff[11]                                                                                                                                                                                              ; 45      ;
; vibrato:vib|dataa[18]~6                                                                                                                                                                                                                                                                                                             ; 45      ;
; vibrato:vib|dataa[18]~5                                                                                                                                                                                                                                                                                                             ; 45      ;
; vibrato:vib|datab[9]~8                                                                                                                                                                                                                                                                                                              ; 44      ;
; vibrato:vib|datab[9]~7                                                                                                                                                                                                                                                                                                              ; 44      ;
; sin:iSinus|Equal1~0                                                                                                                                                                                                                                                                                                                 ; 44      ;
; vibrato:vib|Equal12~0                                                                                                                                                                                                                                                                                                               ; 44      ;
; vibrato:vib|datab[9]~11                                                                                                                                                                                                                                                                                                             ; 43      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|indexbitff[12]                                                                                                                                                                                              ; 43      ;
; chorus:ch|state.DONE                                                                                                                                                                                                                                                                                                                ; 43      ;
; tremolo:tremolo|Equal5~2                                                                                                                                                                                                                                                                                                            ; 43      ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|read_left_channel                                                                                                                                                                                                                 ; 42      ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|read_right_channel~0                                                                                                                                                                                                              ; 42      ;
; fpUnit:u0|fpInt2FloatWrapper:i2f|fpInt2Float:fpInt2Float_inst|fpInt2Float_altfp_convert_fhn:fpInt2Float_altfp_convert_fhn_component|priority_encoder_reg[1]                                                                                                                                                                         ; 41      ;
; vibrato:vib|Equal9~0                                                                                                                                                                                                                                                                                                                ; 40      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|countff[2]                                                                                                                                                                                                                                               ; 38      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|countff[1]                                                                                                                                                                                                                                               ; 37      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|countff[0]                                                                                                                                                                                                                                               ; 37      ;
; fpUnit:u0|fpInt2FloatWrapper:i2f|Equal1~10                                                                                                                                                                                                                                                                                          ; 37      ;
; tremolo:tremolo|Equal5~0                                                                                                                                                                                                                                                                                                            ; 37      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|comb~0                                                                                                                                                                                                        ; 36      ;
; fpUnit:u0|fpInt2FloatWrapper:i2f|fpInt2Float:fpInt2Float_inst|fpInt2Float_altfp_convert_fhn:fpInt2Float_altfp_convert_fhn_component|priority_encoder_reg[2]                                                                                                                                                                         ; 36      ;
; fpUnit:u0|fpInt2FloatWrapper:i2f|fpInt2Float:fpInt2Float_inst|fpInt2Float_altfp_convert_fhn:fpInt2Float_altfp_convert_fhn_component|priority_encoder_reg[0]                                                                                                                                                                         ; 36      ;
; fpUnit:u0|result[11]~4                                                                                                                                                                                                                                                                                                              ; 36      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|positive_quadrant_w[34]~0                                                                                                                                                                                                                                ; 35      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|sincosbitff[16]                                                                                                                                                                                             ; 35      ;
; tremolo:tremolo|data_in_reg[15]                                                                                                                                                                                                                                                                                                     ; 35      ;
; state_left.ECHO                                                                                                                                                                                                                                                                                                                     ; 35      ;
; Selector154~0                                                                                                                                                                                                                                                                                                                       ; 34      ;
; av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_data~0                                                                                                                                                                                                    ; 34      ;
; fpUnit:u0|fpAddWrapper:fadd|Equal1~10                                                                                                                                                                                                                                                                                               ; 34      ;
; fpUnit:u0|fpDivWrapper:fdiv|Equal1~10                                                                                                                                                                                                                                                                                               ; 34      ;
; fpUnit:u0|fpFloat2IntWrapper:fti|Equal1~10                                                                                                                                                                                                                                                                                          ; 34      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|circleff[34]                                                                                                                                                                                                  ; 34      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|leadff[2]                                                                                                                                                                                                     ; 33      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|indexbitff[16]                                                                                                                                                                                              ; 33      ;
; vibrato:vib|datab[9]~4                                                                                                                                                                                                                                                                                                              ; 33      ;
; vibrato:vib|delay_c[23]~0                                                                                                                                                                                                                                                                                                           ; 33      ;
; fpUnit:u0|fpFloat2IntWrapper:fti|fpFloat2Int:fpFloat2Int_inst|fpFloat2Int_altfp_convert_fhn:fpFloat2Int_altfp_convert_fhn_component|power2_value_reg[0]                                                                                                                                                                             ; 33      ;
; fpUnit:u0|fpMulWrapper:fmul|Equal1~10                                                                                                                                                                                                                                                                                               ; 33      ;
; fpUnit:u0|fpFloat2IntWrapper:fti|fpFloat2Int:fpFloat2Int_inst|fpFloat2Int_altfp_convert_fhn:fpFloat2Int_altfp_convert_fhn_component|add_1_w~7                                                                                                                                                                                       ; 33      ;
; fpUnit:u0|fpFloat2IntWrapper:fti|fpFloat2Int:fpFloat2Int_inst|fpFloat2Int_altfp_convert_fhn:fpFloat2Int_altfp_convert_fhn_component|exceed_limit_exceeders~0                                                                                                                                                                        ; 33      ;
; fpUnit:u0|fpFloat2IntWrapper:fti|fpFloat2Int:fpFloat2Int_inst|fpFloat2Int_altfp_convert_fhn:fpFloat2Int_altfp_convert_fhn_component|power2_value_reg[1]                                                                                                                                                                             ; 33      ;
; tremolo:tremolo|angle[23]~2                                                                                                                                                                                                                                                                                                         ; 32      ;
; vibrato:vib|second_delay[23]~2                                                                                                                                                                                                                                                                                                      ; 32      ;
; tremolo:tremolo|data_in_float[23]~2                                                                                                                                                                                                                                                                                                 ; 32      ;
; vibrato:vib|result_vibrato[23]~2                                                                                                                                                                                                                                                                                                    ; 32      ;
; vibrato:vib|counter[29]~2                                                                                                                                                                                                                                                                                                           ; 32      ;
; vibrato:vib|angle[23]~0                                                                                                                                                                                                                                                                                                             ; 32      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|countff[3]                                                                                                                                                                                                                                               ; 32      ;
; vibrato:vib|sin_val[23]~0                                                                                                                                                                                                                                                                                                           ; 32      ;
; vibrato:vib|cont2[23]~0                                                                                                                                                                                                                                                                                                             ; 32      ;
; vibrato:vib|datab[9]~10                                                                                                                                                                                                                                                                                                             ; 32      ;
; vibrato:vib|cont1[29]~36                                                                                                                                                                                                                                                                                                            ; 32      ;
; vibrato:vib|cont1[29]~33                                                                                                                                                                                                                                                                                                            ; 32      ;
; vibrato:vib|zeiger[23]~0                                                                                                                                                                                                                                                                                                            ; 32      ;
; vibrato:vib|one_f[23]~0                                                                                                                                                                                                                                                                                                             ; 32      ;
; vibrato:vib|first_delay[23]~0                                                                                                                                                                                                                                                                                                       ; 32      ;
; tremolo:tremolo|sin_val[23]~0                                                                                                                                                                                                                                                                                                       ; 32      ;
; tremolo:tremolo|cont1[23]~0                                                                                                                                                                                                                                                                                                         ; 32      ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|rshift_distance_dffe13_wo[0]                                                                                                                                                                                                 ; 32      ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|rshift_distance_dffe13_wo[1]                                                                                                                                                                                                 ; 32      ;
; vibrato:vib|dataa[18]~7                                                                                                                                                                                                                                                                                                             ; 32      ;
; tremolo:tremolo|dataa[25]~34                                                                                                                                                                                                                                                                                                        ; 32      ;
; vibrato:vib|delay_c[17]                                                                                                                                                                                                                                                                                                             ; 32      ;
; vibrato:vib|WideOr4                                                                                                                                                                                                                                                                                                                 ; 32      ;
; vibrato:vib|state[2]                                                                                                                                                                                                                                                                                                                ; 32      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|altshift_taps:input_delay_ff_2_rtl_0|shift_taps_okm:auto_generated|altsyncram_kc81:altsyncram2|ram_block3a1                                                                                                                                              ; 32      ;
; fpUnit:u0|fpFloat2IntWrapper:fti|fpFloat2Int:fpFloat2Int_inst|fpFloat2Int_altfp_convert_fhn:fpFloat2Int_altfp_convert_fhn_component|power2_value_reg[2]                                                                                                                                                                             ; 32      ;
; tremolo:tremolo|sin_arg[23]~97                                                                                                                                                                                                                                                                                                      ; 31      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|leadff[3]                                                                                                                                                                                                     ; 31      ;
; vibrato:vib|sin_arg[23]~59                                                                                                                                                                                                                                                                                                          ; 31      ;
; av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|s_serial_protocol.STATE_1_INITIALIZE                                                                                                                                                                               ; 31      ;
; fpUnit:u0|fpInt2FloatWrapper:i2f|fpInt2Float:fpInt2Float_inst|fpInt2Float_altfp_convert_fhn:fpInt2Float_altfp_convert_fhn_component|fpInt2Float_altbarrel_shift_brf:altbarrel_shift5|sel_pipec4r1d                                                                                                                                  ; 31      ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|man_leading_zeros_dffe31[2]                                                                                                                                                                                                  ; 31      ;
; tremolo:tremolo|substate[2]~3                                                                                                                                                                                                                                                                                                       ; 31      ;
; tremolo:tremolo|Selector300~0                                                                                                                                                                                                                                                                                                       ; 31      ;
; fpUnit:u0|fpFloat2IntWrapper:fti|fpFloat2Int:fpFloat2Int_inst|fpFloat2Int_altfp_convert_fhn:fpFloat2Int_altfp_convert_fhn_component|lowest_integer_selector                                                                                                                                                                         ; 31      ;
; fpUnit:u0|fpFloat2IntWrapper:fti|fpFloat2Int:fpFloat2Int_inst|fpFloat2Int_altfp_convert_fhn:fpFloat2Int_altfp_convert_fhn_component|exceed_limit_integer~0                                                                                                                                                                          ; 31      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|countff[4]                                                                                                                                                                                                                                               ; 30      ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|man_add_sub_res_mag_w2[26]~2                                                                                                                                                                                                 ; 30      ;
; vibrato:vib|substate[21]~30                                                                                                                                                                                                                                                                                                         ; 30      ;
; vibrato:vib|state[1]                                                                                                                                                                                                                                                                                                                ; 30      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|indexcheck_w[3]                                                                                                                                                                                                                                          ; 29      ;
; vibrato:vib|Selector273~0                                                                                                                                                                                                                                                                                                           ; 29      ;
; chorus:ch|Equal0~10                                                                                                                                                                                                                                                                                                                 ; 29      ;
; vibrato:vib|substate[31]~31                                                                                                                                                                                                                                                                                                         ; 29      ;
; state_left.VIBRATO                                                                                                                                                                                                                                                                                                                  ; 29      ;
; vibrato:vib|state[0]                                                                                                                                                                                                                                                                                                                ; 29      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|rangeexponentff_5[4]                                                                                                                                                                                          ; 29      ;
; vibrato:vib|Equal2~9                                                                                                                                                                                                                                                                                                                ; 28      ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|man_add_sub_w[27]~0                                                                                                                                                                                                          ; 27      ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|man_leading_zeros_dffe31[0]                                                                                                                                                                                                  ; 27      ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|man_leading_zeros_dffe31[1]                                                                                                                                                                                                  ; 27      ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|man_leading_zeros_dffe31[3]                                                                                                                                                                                                  ; 27      ;
; fpUnit:u0|fpMulWrapper:fmul|fpMult:fpMult_inst|fpMult_altfp_mult_nbo:fpMult_altfp_mult_nbo_component|lpm_mult:man_product2_mult|mult_01t:auto_generated|op_2~58                                                                                                                                                                     ; 27      ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|man_add_sub_res_mag_w2[25]~0                                                                                                                                                                                                 ; 26      ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|frac_a_smaller_dffe1                                                                                                                                                                          ; 26      ;
; vibrato:vib|Equal0~0                                                                                                                                                                                                                                                                                                                ; 26      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|leadff[0]                                                                                                                                                                                                     ; 25      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|countff[5]                                                                                                                                                                                                                                               ; 25      ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|rshift_distance_dffe13_wo[3]~0                                                                                                                                                                                               ; 25      ;
; data_left[8]~8                                                                                                                                                                                                                                                                                                                      ; 25      ;
; data_left[8]~4                                                                                                                                                                                                                                                                                                                      ; 25      ;
; fpUnit:u0|fpInt2FloatWrapper:i2f|fpInt2Float:fpInt2Float_inst|fpInt2Float_altfp_convert_fhn:fpInt2Float_altfp_convert_fhn_component|add_1_reg                                                                                                                                                                                       ; 25      ;
; tremolo:tremolo|Equal5~1                                                                                                                                                                                                                                                                                                            ; 25      ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|lpm_add_sub:man_res_rounding_add_sub_lower|add_sub_taf:auto_generated|result_int[13]~26                                                                                                                                      ; 25      ;
; fpUnit:u0|fpMulWrapper:fmul|fpMult:fpMult_inst|fpMult_altfp_mult_nbo:fpMult_altfp_mult_nbo_component|man_round_p2[24]                                                                                                                                                                                                               ; 25      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|sinus_altfp_sincos_srrt_gra:fp_range_table1|lpm_mux:mux2|mux_btc:auto_generated|result_node[39]~255                                                                                                           ; 24      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|leadff[1]                                                                                                                                                                                                     ; 24      ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|rshift_distance_dffe13_wo[2]                                                                                                                                                                                                 ; 24      ;
; data_left[8]~6                                                                                                                                                                                                                                                                                                                      ; 24      ;
; chorus:ch|state.PASSIVE                                                                                                                                                                                                                                                                                                             ; 24      ;
; fpUnit:u0|done~2                                                                                                                                                                                                                                                                                                                    ; 24      ;
; tremolo:tremolo|Equal3~0                                                                                                                                                                                                                                                                                                            ; 24      ;
; state_left.CHORUS                                                                                                                                                                                                                                                                                                                   ; 24      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[54]                                                                                                                                                                                             ; 23      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[55]                                                                                                                                                                                             ; 23      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|leadff[4]                                                                                                                                                                                                     ; 23      ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|datab_man_dffe1_wi[22]~0                                                                                                                                                                                                     ; 23      ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|man_smaller_dffe13_wo[20]~0                                                                                                                                                                                                  ; 23      ;
; data_left[8]~10                                                                                                                                                                                                                                                                                                                     ; 23      ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|comb~1                                                                                                                                                                                                                          ; 23      ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|wire_man_result_muxa_dataout[22]~0                                                                                                                                                            ; 23      ;
; vibrato:vib|Equal1~0                                                                                                                                                                                                                                                                                                                ; 23      ;
; tremolo:tremolo|Equal2~0                                                                                                                                                                                                                                                                                                            ; 23      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_pipeff_1[33]                                                                                                                                                                                              ; 23      ;
; vibrato:vib|lpm_divide:Div1|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|op_16~16                                                                                                                                                                                                                ; 23      ;
; vibrato:vib|lpm_divide:Div1|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|op_15~16                                                                                                                                                                                                                ; 23      ;
; vibrato:vib|lpm_divide:Div1|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_22_result_int[11]~16                                                                                                                                                                                            ; 23      ;
; vibrato:vib|lpm_divide:Div1|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_21_result_int[11]~16                                                                                                                                                                                            ; 23      ;
; vibrato:vib|lpm_divide:Div1|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_20_result_int[11]~16                                                                                                                                                                                            ; 23      ;
; vibrato:vib|lpm_divide:Div1|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_19_result_int[11]~16                                                                                                                                                                                            ; 23      ;
; vibrato:vib|lpm_divide:Div1|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_18_result_int[11]~16                                                                                                                                                                                            ; 23      ;
; vibrato:vib|lpm_divide:Div1|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_17_result_int[11]~16                                                                                                                                                                                            ; 23      ;
; vibrato:vib|lpm_divide:Div1|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_16_result_int[11]~16                                                                                                                                                                                            ; 23      ;
; vibrato:vib|lpm_divide:Div1|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_15_result_int[11]~16                                                                                                                                                                                            ; 23      ;
; vibrato:vib|lpm_divide:Div1|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_14_result_int[11]~16                                                                                                                                                                                            ; 23      ;
; vibrato:vib|lpm_divide:Div0|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|op_16~16                                                                                                                                                                                                                ; 23      ;
; vibrato:vib|lpm_divide:Div0|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|op_15~16                                                                                                                                                                                                                ; 23      ;
; vibrato:vib|lpm_divide:Div0|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_22_result_int[11]~16                                                                                                                                                                                            ; 23      ;
; vibrato:vib|lpm_divide:Div0|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_21_result_int[11]~16                                                                                                                                                                                            ; 23      ;
; vibrato:vib|lpm_divide:Div0|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_20_result_int[11]~16                                                                                                                                                                                            ; 23      ;
; vibrato:vib|lpm_divide:Div0|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_19_result_int[11]~16                                                                                                                                                                                            ; 23      ;
; vibrato:vib|lpm_divide:Div0|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_18_result_int[11]~16                                                                                                                                                                                            ; 23      ;
; vibrato:vib|lpm_divide:Div0|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_17_result_int[11]~16                                                                                                                                                                                            ; 23      ;
; vibrato:vib|lpm_divide:Div0|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_16_result_int[11]~16                                                                                                                                                                                            ; 23      ;
; vibrato:vib|lpm_divide:Div0|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_15_result_int[11]~16                                                                                                                                                                                            ; 23      ;
; vibrato:vib|lpm_divide:Div0|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_14_result_int[11]~16                                                                                                                                                                                            ; 23      ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|altshift_taps:a_is_infinity_dffe_2_rtl_0|shift_taps_6jm:auto_generated|altsyncram_u681:altsyncram2|ram_block3a4                                                                               ; 23      ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|altshift_taps:a_is_infinity_dffe_2_rtl_0|shift_taps_6jm:auto_generated|altsyncram_u681:altsyncram2|ram_block3a5                                                                               ; 23      ;
; smart_ram:smv1|data_out_reg[15]                                                                                                                                                                                                                                                                                                     ; 22      ;
; vibrato:vib|delay_c[21]                                                                                                                                                                                                                                                                                                             ; 22      ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|man_leading_zeros_dffe31[4]                                                                                                                                                                                                  ; 22      ;
; fpUnit:u0|fpMulWrapper:fmul|fpMult:fpMult_inst|fpMult_altfp_mult_nbo:fpMult_altfp_mult_nbo_component|man_result_ff~1                                                                                                                                                                                                                ; 22      ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|man_out_dffe5_wi~0                                                                                                                                                                                                           ; 22      ;
; vibrato:vib|Equal8~1                                                                                                                                                                                                                                                                                                                ; 22      ;
; vibrato:vib|Equal11~0                                                                                                                                                                                                                                                                                                               ; 22      ;
; vibrato:vib|lpm_divide:Div1|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_13_result_int[11]~16                                                                                                                                                                                            ; 22      ;
; vibrato:vib|lpm_divide:Div1|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_12_result_int[11]~16                                                                                                                                                                                            ; 22      ;
; vibrato:vib|lpm_divide:Div1|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_11_result_int[11]~16                                                                                                                                                                                            ; 22      ;
; vibrato:vib|lpm_divide:Div1|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_10_result_int[11]~16                                                                                                                                                                                            ; 22      ;
; vibrato:vib|lpm_divide:Div1|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_9_result_int[10]~14                                                                                                                                                                                             ; 22      ;
; vibrato:vib|lpm_divide:Div0|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_13_result_int[11]~16                                                                                                                                                                                            ; 22      ;
; vibrato:vib|lpm_divide:Div0|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_12_result_int[11]~16                                                                                                                                                                                            ; 22      ;
; vibrato:vib|lpm_divide:Div0|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_11_result_int[11]~16                                                                                                                                                                                            ; 22      ;
; vibrato:vib|lpm_divide:Div0|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_10_result_int[11]~16                                                                                                                                                                                            ; 22      ;
; vibrato:vib|lpm_divide:Div0|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_9_result_int[10]~14                                                                                                                                                                                             ; 22      ;
; smart_ram:smv1|rdfinish                                                                                                                                                                                                                                                                                                             ; 22      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|y_subnode_2_w[0]                                                                                                                                                                                            ; 21      ;
; state_left.SAVING                                                                                                                                                                                                                                                                                                                   ; 21      ;
; vibrato:vib|lpm_divide:Div1|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|op_20~14                                                                                                                                                                                                                ; 21      ;
; vibrato:vib|lpm_divide:Div1|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|op_19~14                                                                                                                                                                                                                ; 21      ;
; vibrato:vib|lpm_divide:Div1|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|op_18~14                                                                                                                                                                                                                ; 21      ;
; vibrato:vib|lpm_divide:Div1|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|op_17~16                                                                                                                                                                                                                ; 21      ;
; vibrato:vib|lpm_divide:Div0|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|op_20~14                                                                                                                                                                                                                ; 21      ;
; vibrato:vib|lpm_divide:Div0|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|op_19~14                                                                                                                                                                                                                ; 21      ;
; vibrato:vib|lpm_divide:Div0|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|op_18~14                                                                                                                                                                                                                ; 21      ;
; vibrato:vib|lpm_divide:Div0|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|op_17~16                                                                                                                                                                                                                ; 21      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|x_pipeff_2[29]                                                                                                                                                                                              ; 20      ;
; vibrato:vib|lpm_divide:Div1|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|op_21~14                                                                                                                                                                                                                ; 20      ;
; vibrato:vib|lpm_divide:Div0|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|op_21~14                                                                                                                                                                                                                ; 20      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|indexbitff[0]                                                                                                                                                                                               ; 19      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|sinus_altfp_sincos_srrt_gra:fp_range_table1|lpm_mux:mux2|mux_btc:auto_generated|_~364                                                                                                                         ; 19      ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|dataa_man_dffe1_wi[22]~5                                                                                                                                                                                                     ; 19      ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|man_smaller_dffe13_wo[20]~2                                                                                                                                                                                                  ; 19      ;
; vibrato:vib|sram_offset_reg[0]~0                                                                                                                                                                                                                                                                                                    ; 19      ;
; echo:ech|sr_wr_next~0                                                                                                                                                                                                                                                                                                               ; 19      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_subnode_3_w[24]~0                                                                                                                                                                                         ; 18      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|sinus_altfp_sincos_srrt_gra:fp_range_table1|lpm_mux:mux2|mux_btc:auto_generated|_~354                                                                                                                         ; 18      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|sinus_altfp_sincos_srrt_gra:fp_range_table1|lpm_mux:mux2|mux_btc:auto_generated|result_node[33]~137                                                                                                           ; 18      ;
; chorus:ch|data_out_reg[14]~54                                                                                                                                                                                                                                                                                                       ; 18      ;
; vibrato:vib|Equal6~10                                                                                                                                                                                                                                                                                                               ; 18      ;
; vibrato:vib|delay_c[23]                                                                                                                                                                                                                                                                                                             ; 18      ;
; smart_ram:smv1|state_next.WRITE~0                                                                                                                                                                                                                                                                                                   ; 18      ;
; smart_ram:smv1|offset_reg[0]~16                                                                                                                                                                                                                                                                                                     ; 18      ;
; smart_ram:smv1|state.READ                                                                                                                                                                                                                                                                                                           ; 18      ;
; vibrato:vib|Equal5~0                                                                                                                                                                                                                                                                                                                ; 18      ;
; tremolo:tremolo|state[2]                                                                                                                                                                                                                                                                                                            ; 18      ;
; tremolo:tremolo|state[1]                                                                                                                                                                                                                                                                                                            ; 18      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[20]                                                                                                                                                                                      ; 17      ;
; vibrato:vib|delay_c[18]                                                                                                                                                                                                                                                                                                             ; 17      ;
; vibrato:vib|delay_c[19]                                                                                                                                                                                                                                                                                                             ; 17      ;
; tremolo:tremolo|state[0]                                                                                                                                                                                                                                                                                                            ; 17      ;
; vibrato:vib|cont1[9]~26                                                                                                                                                                                                                                                                                                             ; 17      ;
; vibrato:vib|cont1[8]~11                                                                                                                                                                                                                                                                                                             ; 17      ;
; vibrato:vib|cont1[7]~25                                                                                                                                                                                                                                                                                                             ; 17      ;
; vibrato:vib|cont1[6]~19                                                                                                                                                                                                                                                                                                             ; 17      ;
; vibrato:vib|cont1[5]~18                                                                                                                                                                                                                                                                                                             ; 17      ;
; vibrato:vib|cont1[4]~17                                                                                                                                                                                                                                                                                                             ; 17      ;
; vibrato:vib|cont1[3]~16                                                                                                                                                                                                                                                                                                             ; 17      ;
; vibrato:vib|cont1[2]~14                                                                                                                                                                                                                                                                                                             ; 17      ;
; vibrato:vib|cont1[1]~8                                                                                                                                                                                                                                                                                                              ; 17      ;
; vibrato:vib|cont1[0]~9                                                                                                                                                                                                                                                                                                              ; 17      ;
; tremolo:tremolo|data_in_reg[15]~2                                                                                                                                                                                                                                                                                                   ; 16      ;
; tremolo:tremolo|result_tremolo[15]~50                                                                                                                                                                                                                                                                                               ; 16      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|sinus_altfp_sincos_srrt_gra:fp_range_table1|lpm_mux:mux2|mux_btc:auto_generated|result_node[33]~197                                                                                                           ; 16      ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|data_in_shift_reg[4]~1                                                                                                                                                                                                          ; 16      ;
; noise_filter:nf|fifo~2173                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2172                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2171                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2170                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2169                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2168                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2167                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2166                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2165                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2164                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2163                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2162                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2161                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2160                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2159                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2158                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2157                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2156                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2155                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2154                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2153                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2152                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2151                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2150                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2149                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2148                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2147                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2146                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2145                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2144                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2143                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2142                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2141                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2140                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2139                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2138                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2137                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2136                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2135                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2134                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2133                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2132                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2131                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2130                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2129                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2128                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2127                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2126                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2125                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2123                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2121                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2119                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2117                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2115                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2113                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2111                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2109                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2107                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2105                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2103                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2101                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2099                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2097                                                                                                                                                                                                                                                                                                           ; 16      ;
; noise_filter:nf|fifo~2095                                                                                                                                                                                                                                                                                                           ; 16      ;
; echo:ech|sr_wr_next~1                                                                                                                                                                                                                                                                                                               ; 16      ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|comb~1                                                                                                                                                                                                                            ; 16      ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|comb~0                                                                                                                                                                                                                          ; 16      ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|comb~0                                                                                                                                                                                                                            ; 16      ;
; smart_ram:smv1|sram:r|sram_0002:sram_inst|is_write                                                                                                                                                                                                                                                                                  ; 16      ;
; smart_ram:smv1|curr_address[2]~20                                                                                                                                                                                                                                                                                                   ; 16      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[21]                                                                                                                                                                                      ; 16      ;
; vibrato:vib|cont1[10]~27                                                                                                                                                                                                                                                                                                            ; 16      ;
; vibrato:vib|cont1[13]~30                                                                                                                                                                                                                                                                                                            ; 16      ;
; vibrato:vib|cont1[12]~29                                                                                                                                                                                                                                                                                                            ; 16      ;
; vibrato:vib|cont1[11]~28                                                                                                                                                                                                                                                                                                            ; 16      ;
; vibrato:vib|cont1[14]~10                                                                                                                                                                                                                                                                                                            ; 16      ;
; vibrato:vib|cont1[15]~12                                                                                                                                                                                                                                                                                                            ; 16      ;
; fpUnit:u0|fpFloat2IntWrapper:fti|fpFloat2Int:fpFloat2Int_inst|fpFloat2Int_altfp_convert_fhn:fpFloat2Int_altfp_convert_fhn_component|lpm_add_sub:add_sub8|add_sub_gbf:auto_generated|op_1~28                                                                                                                                         ; 16      ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|data_out_shift_reg[12]~21                                                                                                                                                                                                         ; 15      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|y_pipeff_2[18]                                                                                                                                                                                              ; 15      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|sinus_altfp_sincos_srrt_gra:fp_range_table1|lpm_mux:mux2|mux_btc:auto_generated|result_node[97]~316                                                                                                           ; 15      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|sinus_altfp_sincos_srrt_gra:fp_range_table1|lpm_mux:mux2|mux_btc:auto_generated|_~353                                                                                                                         ; 15      ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|rshift_distance_dffe13_wo[4]~2                                                                                                                                                                                               ; 15      ;
; av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|always4~0                                                                                                                                                                                                          ; 15      ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|data_out_shift_reg[12]~17                                                                                                                                                                                                         ; 15      ;
; vibrato:vib|cont1[31]~31                                                                                                                                                                                                                                                                                                            ; 15      ;
; vibrato:vib|cont1[30]~0                                                                                                                                                                                                                                                                                                             ; 15      ;
; vibrato:vib|cont1[29]~1                                                                                                                                                                                                                                                                                                             ; 15      ;
; vibrato:vib|cont1[28]~2                                                                                                                                                                                                                                                                                                             ; 15      ;
; vibrato:vib|cont1[16]~13                                                                                                                                                                                                                                                                                                            ; 15      ;
; vibrato:vib|cont1[26]~4                                                                                                                                                                                                                                                                                                             ; 15      ;
; vibrato:vib|cont1[25]~5                                                                                                                                                                                                                                                                                                             ; 15      ;
; vibrato:vib|cont1[24]~6                                                                                                                                                                                                                                                                                                             ; 15      ;
; vibrato:vib|cont1[18]~24                                                                                                                                                                                                                                                                                                            ; 15      ;
; vibrato:vib|cont1[17]~15                                                                                                                                                                                                                                                                                                            ; 15      ;
; vibrato:vib|cont1[19]~23                                                                                                                                                                                                                                                                                                            ; 15      ;
; vibrato:vib|cont1[20]~22                                                                                                                                                                                                                                                                                                            ; 15      ;
; vibrato:vib|cont1[21]~21                                                                                                                                                                                                                                                                                                            ; 15      ;
; vibrato:vib|cont1[22]~20                                                                                                                                                                                                                                                                                                            ; 15      ;
; vibrato:vib|cont1[23]~7                                                                                                                                                                                                                                                                                                             ; 15      ;
; vibrato:vib|cont1[27]~3                                                                                                                                                                                                                                                                                                             ; 15      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|dffe148                                                                                                                                                                ; 14      ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|comb~2                                                                                                                                                                                                                          ; 14      ;
; vibrato:vib|delay_c[20]                                                                                                                                                                                                                                                                                                             ; 14      ;
; vibrato:vib|lpm_divide:Div1|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|op_23~14                                                                                                                                                                                                                ; 14      ;
; vibrato:vib|lpm_divide:Div0|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|op_23~14                                                                                                                                                                                                                ; 14      ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|lpm_add_sub:man_res_rounding_add_sub_upper1|add_sub_6jf:auto_generated|op_1~20                                                                                                                                               ; 14      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|sinus_altfp_sincos_srrt_gra:fp_range_table1|lpm_mux:mux2|mux_btc:auto_generated|_~975                                                                                                                         ; 13      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|x_subnode_13_w[33]                                                                                                                                                                                          ; 13      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|y_subnode_13_w[33]                                                                                                                                                                                          ; 13      ;
; fpUnit:u0|fpInt2FloatWrapper:i2f|fpInt2Float:fpInt2Float_inst|fpInt2Float_altfp_convert_fhn:fpInt2Float_altfp_convert_fhn_component|add_1_adder1_cout_reg                                                                                                                                                                           ; 13      ;
; av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_data[12]~14                                                                                                                                                                                               ; 12      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|y_subnode_12_w[33]                                                                                                                                                                                          ; 12      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|x_subnode_12_w[33]                                                                                                                                                                                          ; 12      ;
; vibrato:vib|delay_c[22]                                                                                                                                                                                                                                                                                                             ; 12      ;
; vibrato:vib|dataa~1                                                                                                                                                                                                                                                                                                                 ; 12      ;
; av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_auto_init:AV_Config_Auto_Init|rom_address[3]                                                                                                                                                                                                                   ; 12      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_subnode_4_w[21]                                                                                                                                                                                           ; 11      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|x_subnode_11_w[33]                                                                                                                                                                                          ; 11      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|y_subnode_11_w[33]                                                                                                                                                                                          ; 11      ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|exp_a_not_zero_w[7]                                                                                                                                                                                                          ; 11      ;
; vibrato:vib|delay_c[0]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; 11      ;
; chorus:ch|state.GET_SECOND                                                                                                                                                                                                                                                                                                          ; 11      ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|lpm_add_sub:man_res_rounding_add_sub_upper1|add_sub_6jf:auto_generated|op_1~22                                                                                                                                               ; 11      ;
; vibrato:vib|datab[9]~2                                                                                                                                                                                                                                                                                                              ; 11      ;
; tremolo:tremolo|substate[0]                                                                                                                                                                                                                                                                                                         ; 11      ;
; av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_auto_init:AV_Config_Auto_Init|rom_address[2]                                                                                                                                                                                                                   ; 11      ;
; av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_auto_init:AV_Config_Auto_Init|rom_address[1]                                                                                                                                                                                                                   ; 11      ;
; av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_auto_init:AV_Config_Auto_Init|rom_address[5]                                                                                                                                                                                                                   ; 11      ;
; av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_auto_init:AV_Config_Auto_Init|rom_address[4]                                                                                                                                                                                                                   ; 11      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_subnode_5_w[18]                                                                                                                                                                                           ; 10      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|y_subnode_10_w[33]                                                                                                                                                                                          ; 10      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|x_subnode_10_w[33]                                                                                                                                                                                          ; 10      ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|datab_man_dffe1_wi[25]~5                                                                                                                                                                                                     ; 10      ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|dataa_man_dffe1_wi[25]~3                                                                                                                                                                                                     ; 10      ;
; vibrato:vib|Equal4~0                                                                                                                                                                                                                                                                                                                ; 10      ;
; vibrato:vib|delay_c[16]                                                                                                                                                                                                                                                                                                             ; 10      ;
; vibrato:vib|datab[1]                                                                                                                                                                                                                                                                                                                ; 10      ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|man_a_not_zero_w[22]~7                                                                                                                                                                                                       ; 10      ;
; Selector112~0                                                                                                                                                                                                                                                                                                                       ; 10      ;
; Selector102~0                                                                                                                                                                                                                                                                                                                       ; 10      ;
; Selector100~0                                                                                                                                                                                                                                                                                                                       ; 10      ;
; Selector98~0                                                                                                                                                                                                                                                                                                                        ; 10      ;
; Selector96~0                                                                                                                                                                                                                                                                                                                        ; 10      ;
; Selector108~0                                                                                                                                                                                                                                                                                                                       ; 10      ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|man_a_not_zero_w[22]~3                                                                                                                                                                                                       ; 10      ;
; Selector118~0                                                                                                                                                                                                                                                                                                                       ; 10      ;
; Selector116~0                                                                                                                                                                                                                                                                                                                       ; 10      ;
; Selector114~0                                                                                                                                                                                                                                                                                                                       ; 10      ;
; Selector128~0                                                                                                                                                                                                                                                                                                                       ; 10      ;
; Selector130~0                                                                                                                                                                                                                                                                                                                       ; 10      ;
; Selector132~0                                                                                                                                                                                                                                                                                                                       ; 10      ;
; Selector134~0                                                                                                                                                                                                                                                                                                                       ; 10      ;
; Selector136~0                                                                                                                                                                                                                                                                                                                       ; 10      ;
; Selector126~0                                                                                                                                                                                                                                                                                                                       ; 10      ;
; Selector124~0                                                                                                                                                                                                                                                                                                                       ; 10      ;
; Selector122~0                                                                                                                                                                                                                                                                                                                       ; 10      ;
; Selector120~0                                                                                                                                                                                                                                                                                                                       ; 10      ;
; vibrato:vib|lpm_mult:Mult1|mult_dct:auto_generated|alt_mac_mult:mac_mult3|mac_mult_bqg1:auto_generated|mult_3ml:mult1|cs2a[1]~3                                                                                                                                                                                                     ; 10      ;
; vibrato:vib|delay_c[25]                                                                                                                                                                                                                                                                                                             ; 10      ;
; vibrato:vib|delay_c[24]                                                                                                                                                                                                                                                                                                             ; 10      ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|lpm_add_sub:add_sub5|add_sub_l8j:auto_generated|lcell_ffa[8]                                                                                                                                                                 ; 10      ;
; fpUnit:u0|fpMulWrapper:fmul|fpMult:fpMult_inst|fpMult_altfp_mult_nbo:fpMult_altfp_mult_nbo_component|input_not_zero_ff1                                                                                                                                                                                                             ; 10      ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|denormal_res_dffe4                                                                                                                                                                                                           ; 10      ;
; vibrato:vib|WideOr2~1                                                                                                                                                                                                                                                                                                               ; 10      ;
; vibrato:vib|WideNor1~0                                                                                                                                                                                                                                                                                                              ; 10      ;
; tremolo:tremolo|substate[1]                                                                                                                                                                                                                                                                                                         ; 10      ;
; fpUnit:u0|fpMulWrapper:fmul|fpMult:fpMult_inst|fpMult_altfp_mult_nbo:fpMult_altfp_mult_nbo_component|lpm_add_sub:exp_adj_adder|add_sub_gna:auto_generated|op_1~18                                                                                                                                                                   ; 10      ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|altshift_taps:man_res_is_not_zero_dffe31_rtl_0|shift_taps_3jm:auto_generated|altsyncram_9g31:altsyncram4|ram_block5a0                                                                                                        ; 10      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|indexbitff[1]                                                                                                                                                                                               ; 9       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|y_pipeff_2[31]                                                                                                                                                                                              ; 9       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|x_subnode_9_w[33]                                                                                                                                                                                           ; 9       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|y_subnode_9_w[33]                                                                                                                                                                                           ; 9       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|sinus_altfp_sincos_srrt_gra:fp_range_table1|lpm_mux:mux2|mux_btc:auto_generated|_~263                                                                                                                         ; 9       ;
; vibrato:vib|datab[14]~9                                                                                                                                                                                                                                                                                                             ; 9       ;
; vibrato:vib|Equal2~10                                                                                                                                                                                                                                                                                                               ; 9       ;
; Selector110~0                                                                                                                                                                                                                                                                                                                       ; 9       ;
; Selector142~0                                                                                                                                                                                                                                                                                                                       ; 9       ;
; Selector152~0                                                                                                                                                                                                                                                                                                                       ; 9       ;
; Selector150~0                                                                                                                                                                                                                                                                                                                       ; 9       ;
; Selector148~0                                                                                                                                                                                                                                                                                                                       ; 9       ;
; Selector146~0                                                                                                                                                                                                                                                                                                                       ; 9       ;
; Selector140~0                                                                                                                                                                                                                                                                                                                       ; 9       ;
; Selector138~0                                                                                                                                                                                                                                                                                                                       ; 9       ;
; Selector106~0                                                                                                                                                                                                                                                                                                                       ; 9       ;
; Selector104~0                                                                                                                                                                                                                                                                                                                       ; 9       ;
; Selector92~0                                                                                                                                                                                                                                                                                                                        ; 9       ;
; Selector94~0                                                                                                                                                                                                                                                                                                                        ; 9       ;
; vibrato:vib|lpm_mult:Mult1|mult_dct:auto_generated|alt_mac_mult:mac_mult3|mac_mult_bqg1:auto_generated|mult_3ml:mult1|_~0                                                                                                                                                                                                           ; 9       ;
; echo:ech|sr_offset[0]                                                                                                                                                                                                                                                                                                               ; 9       ;
; state_left_next.TREMOLO~23                                                                                                                                                                                                                                                                                                          ; 9       ;
; tremolo:tremolo|substate[2]                                                                                                                                                                                                                                                                                                         ; 9       ;
; av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|s_serial_protocol.STATE_4_TRANSFER                                                                                                                                                                                 ; 9       ;
; av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|altera_up_slow_clock_generator:Serial_Config_Clock_Generator|middle_of_high_level                                                                                                                                  ; 9       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|y_pipeff_2[24]                                                                                                                                                                                              ; 8       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|y_pipeff_2[26]                                                                                                                                                                                              ; 8       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|sinus_altfp_sincos_srrt_gra:fp_range_table1|lpm_mux:mux2|mux_btc:auto_generated|_~593                                                                                                                         ; 8       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|y_subnode_8_w[33]                                                                                                                                                                                           ; 8       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|x_subnode_8_w[33]                                                                                                                                                                                           ; 8       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|sinus_altfp_sincos_srrt_gra:fp_range_table1|lpm_mux:mux2|mux_btc:auto_generated|_~472                                                                                                                         ; 8       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|sinus_altfp_sincos_srrt_gra:fp_range_table1|lpm_mux:mux2|mux_btc:auto_generated|_~330                                                                                                                         ; 8       ;
; fpUnit:u0|fpMulWrapper:fmul|fpMult:fpMult_inst|fpMult_altfp_mult_nbo:fpMult_altfp_mult_nbo_component|exp_result_ff~2                                                                                                                                                                                                                ; 8       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|denormal_flag_w~0                                                                                                                                                                                                            ; 8       ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|exp_result_mux_sel_w~3                                                                                                                                                                        ; 8       ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|exp_result_w~1                                                                                                                                                                                ; 8       ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|exp_result_w~0                                                                                                                                                                                ; 8       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|fpAdd_altbarrel_shift_6hb:rbarrel_shift|result[5]~8                                                                                                                                                                          ; 8       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|exp_diff_abs_exceed_max_w[2]~2                                                                                                                                                                                               ; 8       ;
; vibrato:vib|Selector305~0                                                                                                                                                                                                                                                                                                           ; 8       ;
; vibrato:vib|Selector306~0                                                                                                                                                                                                                                                                                                           ; 8       ;
; vibrato:vib|Selector309~0                                                                                                                                                                                                                                                                                                           ; 8       ;
; fpUnit:u0|fpFloat2IntWrapper:fti|fpFloat2Int:fpFloat2Int_inst|fpFloat2Int_altfp_convert_fhn:fpFloat2Int_altfp_convert_fhn_component|dataa_reg[23]                                                                                                                                                                                   ; 8       ;
; vibrato:vib|datab[2]                                                                                                                                                                                                                                                                                                                ; 8       ;
; Selector1~0                                                                                                                                                                                                                                                                                                                         ; 8       ;
; Selector3~0                                                                                                                                                                                                                                                                                                                         ; 8       ;
; Selector5~0                                                                                                                                                                                                                                                                                                                         ; 8       ;
; Selector7~0                                                                                                                                                                                                                                                                                                                         ; 8       ;
; Selector64~0                                                                                                                                                                                                                                                                                                                        ; 8       ;
; Selector66~0                                                                                                                                                                                                                                                                                                                        ; 8       ;
; Selector68~0                                                                                                                                                                                                                                                                                                                        ; 8       ;
; Selector70~0                                                                                                                                                                                                                                                                                                                        ; 8       ;
; Selector72~0                                                                                                                                                                                                                                                                                                                        ; 8       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|exp_b_not_zero_w[7]                                                                                                                                                                                                          ; 8       ;
; Selector144~0                                                                                                                                                                                                                                                                                                                       ; 8       ;
; writedata_right[15]                                                                                                                                                                                                                                                                                                                 ; 8       ;
; chorus:ch|Selector27~0                                                                                                                                                                                                                                                                                                              ; 8       ;
; vibrato:vib|cont1[29]~32                                                                                                                                                                                                                                                                                                            ; 8       ;
; vibrato:vib|WideNor0                                                                                                                                                                                                                                                                                                                ; 8       ;
; tremolo:tremolo|started_action                                                                                                                                                                                                                                                                                                      ; 8       ;
; smart_ram:smv1|state.INIT                                                                                                                                                                                                                                                                                                           ; 8       ;
; av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_auto_init:AV_Config_Auto_Init|rom_address[0]                                                                                                                                                                                                                   ; 8       ;
; av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|altera_up_slow_clock_generator:Serial_Config_Clock_Generator|middle_of_low_level                                                                                                                                   ; 8       ;
; SW[5]                                                                                                                                                                                                                                                                                                                               ; 7       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|z_subnode_6_w[15]                                                                                                                                                                                           ; 7       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|x_subnode_7_w[33]                                                                                                                                                                                           ; 7       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|y_subnode_7_w[33]                                                                                                                                                                                           ; 7       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|sinus_altfp_sincos_srrt_gra:fp_range_table1|lpm_mux:mux2|mux_btc:auto_generated|_~323                                                                                                                         ; 7       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|sinus_altfp_sincos_srrt_gra:fp_range_table1|lpm_mux:mux2|mux_btc:auto_generated|result_node[96]~144                                                                                                           ; 7       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|sinus_altfp_sincos_srrt_gra:fp_range_table1|lpm_mux:mux2|mux_btc:auto_generated|result_node[33]~139                                                                                                           ; 7       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|lpm_clshift:sft|lpm_clshift_vc9:auto_generated|sbit_w[250]~108                                                                                                                                                                                           ; 7       ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_e5b:wr_ptr|_~0                                                                                             ; 7       ;
; fpUnit:u0|fpInt2FloatWrapper:i2f|fpInt2Float:fpInt2Float_inst|fpInt2Float_altfp_convert_fhn:fpInt2Float_altfp_convert_fhn_component|mantissa_overflow                                                                                                                                                                               ; 7       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|fpAdd_altbarrel_shift_6hb:rbarrel_shift|result[5]~9                                                                                                                                                                          ; 7       ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_e5b:wr_ptr|_~0                                                                                              ; 7       ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_e5b:wr_ptr|_~0                                                                                             ; 7       ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|b_is_infinity_w                                                                                                                                                                               ; 7       ;
; Selector21~0                                                                                                                                                                                                                                                                                                                        ; 7       ;
; Selector19~0                                                                                                                                                                                                                                                                                                                        ; 7       ;
; Selector23~0                                                                                                                                                                                                                                                                                                                        ; 7       ;
; Selector25~0                                                                                                                                                                                                                                                                                                                        ; 7       ;
; Selector27~0                                                                                                                                                                                                                                                                                                                        ; 7       ;
; Selector31~0                                                                                                                                                                                                                                                                                                                        ; 7       ;
; Selector17~0                                                                                                                                                                                                                                                                                                                        ; 7       ;
; Selector33~0                                                                                                                                                                                                                                                                                                                        ; 7       ;
; Selector35~0                                                                                                                                                                                                                                                                                                                        ; 7       ;
; vibrato:vib|datab[0]                                                                                                                                                                                                                                                                                                                ; 7       ;
; Selector29~0                                                                                                                                                                                                                                                                                                                        ; 7       ;
; Selector9~0                                                                                                                                                                                                                                                                                                                         ; 7       ;
; Selector11~0                                                                                                                                                                                                                                                                                                                        ; 7       ;
; Selector13~0                                                                                                                                                                                                                                                                                                                        ; 7       ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_q57:usedw_counter|_~0                                                                                     ; 7       ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|comb~3                                                                                                                                                                                                                          ; 7       ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_q57:usedw_counter|_~0                                                                                      ; 7       ;
; chorus:ch|Selector26~0                                                                                                                                                                                                                                                                                                              ; 7       ;
; chorus:ch|index_third[0]                                                                                                                                                                                                                                                                                                            ; 7       ;
; vibrato:vib|delay_c[26]                                                                                                                                                                                                                                                                                                             ; 7       ;
; vibrato:vib|lpm_mult:Mult1|mult_dct:auto_generated|alt_mac_mult:mac_mult3|mac_mult_bqg1:auto_generated|mult_3ml:mult1|_~1                                                                                                                                                                                                           ; 7       ;
; vibrato:vib|delay_c[27]                                                                                                                                                                                                                                                                                                             ; 7       ;
; vibrato:vib|delay_c[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; 7       ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|both_exp_zeros_dffe                                                                                                                                                                           ; 7       ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_q57:usedw_counter|_~0                                                                                      ; 7       ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_q57:usedw_counter|_~0                                                                                       ; 7       ;
; chorus:ch|state.GET_FIRST                                                                                                                                                                                                                                                                                                           ; 7       ;
; state_left.DONE                                                                                                                                                                                                                                                                                                                     ; 7       ;
; echo:ech|state.DONE                                                                                                                                                                                                                                                                                                                 ; 7       ;
; vibrato:vib|substate[0]                                                                                                                                                                                                                                                                                                             ; 7       ;
; tremolo:tremolo|substate[2]~0                                                                                                                                                                                                                                                                                                       ; 7       ;
; tremolo:tremolo|Equal0~9                                                                                                                                                                                                                                                                                                            ; 7       ;
; vibrato:vib|operation[1]                                                                                                                                                                                                                                                                                                            ; 7       ;
; Selector41~0                                                                                                                                                                                                                                                                                                                        ; 7       ;
; vibrato:vib|operation[2]                                                                                                                                                                                                                                                                                                            ; 7       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|lpm_mult:cmul|mult_d7o:auto_generated|dffe186                                                                                                                                                                                                            ; 7       ;
; vibrato:vib|cont1[2]                                                                                                                                                                                                                                                                                                                ; 7       ;
; SW[4]                                                                                                                                                                                                                                                                                                                               ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|alt_mac_out:mac_out10|mac_out_2r92:auto_generated|~QUARTUS_CREATED_GND~I                                                                                           ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|x_pipeff_2[22]                                                                                                                                                                                              ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|y_subnode_6_w[33]                                                                                                                                                                                           ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|x_subnode_6_w[33]                                                                                                                                                                                           ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[18]~_Duplicate_1                                                                                                                                                                                ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[19]~_Duplicate_1                                                                                                                                                                                ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[20]~_Duplicate_1                                                                                                                                                                                ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[21]~_Duplicate_1                                                                                                                                                                                ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[22]~_Duplicate_1                                                                                                                                                                                ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[23]~_Duplicate_1                                                                                                                                                                                ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[24]~_Duplicate_1                                                                                                                                                                                ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[25]~_Duplicate_1                                                                                                                                                                                ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[26]~_Duplicate_1                                                                                                                                                                                ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[27]~_Duplicate_1                                                                                                                                                                                ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[28]~_Duplicate_1                                                                                                                                                                                ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[29]~_Duplicate_1                                                                                                                                                                                ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[30]~_Duplicate_1                                                                                                                                                                                ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[31]~_Duplicate_1                                                                                                                                                                                ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[32]~_Duplicate_1                                                                                                                                                                                ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[33]~_Duplicate_1                                                                                                                                                                                ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[34]~_Duplicate_1                                                                                                                                                                                ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[35]~_Duplicate_1                                                                                                                                                                                ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[36]~_Duplicate_1                                                                                                                                                                                ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[37]~_Duplicate_1                                                                                                                                                                                ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[38]~_Duplicate_1                                                                                                                                                                                ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[39]~_Duplicate_1                                                                                                                                                                                ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[40]~_Duplicate_1                                                                                                                                                                                ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[41]~_Duplicate_1                                                                                                                                                                                ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[42]~_Duplicate_1                                                                                                                                                                                ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[43]~_Duplicate_1                                                                                                                                                                                ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[44]~_Duplicate_1                                                                                                                                                                                ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[45]~_Duplicate_1                                                                                                                                                                                ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[46]~_Duplicate_1                                                                                                                                                                                ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[47]~_Duplicate_1                                                                                                                                                                                ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[48]~_Duplicate_1                                                                                                                                                                                ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[49]~_Duplicate_1                                                                                                                                                                                ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[50]~_Duplicate_1                                                                                                                                                                                ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[51]~_Duplicate_1                                                                                                                                                                                ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[53]~_Duplicate_1                                                                                                                                                                                ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[52]~_Duplicate_1                                                                                                                                                                                ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|sinus_altfp_sincos_srrt_gra:fp_range_table1|lpm_mux:mux2|mux_btc:auto_generated|_~626                                                                                                                         ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_clshift:csftin|lpm_clshift_qc9:auto_generated|sbit_w[122]~36                                                                                                                                              ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[17]~_Duplicate_1                                                                                                                                                                                ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[16]~_Duplicate_1                                                                                                                                                                                ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[15]~_Duplicate_1                                                                                                                                                                                ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[14]~_Duplicate_1                                                                                                                                                                                ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[13]~_Duplicate_1                                                                                                                                                                                ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[12]~_Duplicate_1                                                                                                                                                                                ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[11]~_Duplicate_1                                                                                                                                                                                ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[10]~_Duplicate_1                                                                                                                                                                                ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[9]~_Duplicate_1                                                                                                                                                                                 ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[8]~_Duplicate_1                                                                                                                                                                                 ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[7]~_Duplicate_1                                                                                                                                                                                 ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[6]~_Duplicate_1                                                                                                                                                                                 ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[5]~_Duplicate_1                                                                                                                                                                                 ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[4]~_Duplicate_1                                                                                                                                                                                 ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|incmantissaff[3]~_Duplicate_1                                                                                                                                                                                 ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altpriority_encoder_0c6:clz|sinus_altpriority_encoder_qf8:altpriority_encoder18|sinus_altpriority_encoder_rf8:altpriority_encoder22|zero~1                                                                                                         ; 6       ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_audio_bit_counter:Audio_Out_Bit_Counter|bit_counter[4]~16                                                                                                                                                             ; 6       ;
; fpUnit:u0|fpInt2FloatWrapper:i2f|fpInt2Float:fpInt2Float_inst|fpInt2Float_altfp_convert_fhn:fpInt2Float_altfp_convert_fhn_component|sign_int_a_reg2                                                                                                                                                                                 ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|lpm_clshift:sft|lpm_clshift_vc9:auto_generated|sbit_w[208]~109                                                                                                                                                                                           ; 6       ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_d5b:rd_ptr_msb|_~0                                                                                         ; 6       ;
; writedata_right[0]                                                                                                                                                                                                                                                                                                                  ; 6       ;
; writedata_right[1]                                                                                                                                                                                                                                                                                                                  ; 6       ;
; writedata_right[2]                                                                                                                                                                                                                                                                                                                  ; 6       ;
; writedata_right[3]                                                                                                                                                                                                                                                                                                                  ; 6       ;
; writedata_right[4]                                                                                                                                                                                                                                                                                                                  ; 6       ;
; writedata_right[5]                                                                                                                                                                                                                                                                                                                  ; 6       ;
; writedata_right[6]                                                                                                                                                                                                                                                                                                                  ; 6       ;
; writedata_right[7]                                                                                                                                                                                                                                                                                                                  ; 6       ;
; writedata_right[8]                                                                                                                                                                                                                                                                                                                  ; 6       ;
; writedata_right[9]                                                                                                                                                                                                                                                                                                                  ; 6       ;
; writedata_right[10]                                                                                                                                                                                                                                                                                                                 ; 6       ;
; writedata_right[11]                                                                                                                                                                                                                                                                                                                 ; 6       ;
; writedata_right[12]                                                                                                                                                                                                                                                                                                                 ; 6       ;
; writedata_right[13]                                                                                                                                                                                                                                                                                                                 ; 6       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|man_smaller_dffe13_wo[0]~9                                                                                                                                                                                                   ; 6       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|man_smaller_dffe13_wo[1]~8                                                                                                                                                                                                   ; 6       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|man_smaller_dffe13_wo[5]~5                                                                                                                                                                                                   ; 6       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|man_smaller_dffe13_wo[4]~3                                                                                                                                                                                                   ; 6       ;
; tremolo:tremolo|datab[13]~0                                                                                                                                                                                                                                                                                                         ; 6       ;
; fpUnit:u0|fpFloat2IntWrapper:fti|fpFloat2Int:fpFloat2Int_inst|fpFloat2Int_altfp_convert_fhn:fpFloat2Int_altfp_convert_fhn_component|dataa_reg[30]                                                                                                                                                                                   ; 6       ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_d5b:rd_ptr_msb|_~0                                                                                          ; 6       ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_d5b:rd_ptr_msb|_~0                                                                                         ; 6       ;
; writedata_right[14]                                                                                                                                                                                                                                                                                                                 ; 6       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|add_sub_w2~0                                                                                                                                                                                                                 ; 6       ;
; Selector15~0                                                                                                                                                                                                                                                                                                                        ; 6       ;
; Selector88~0                                                                                                                                                                                                                                                                                                                        ; 6       ;
; Selector86~0                                                                                                                                                                                                                                                                                                                        ; 6       ;
; Selector82~0                                                                                                                                                                                                                                                                                                                        ; 6       ;
; Selector80~0                                                                                                                                                                                                                                                                                                                        ; 6       ;
; Selector78~0                                                                                                                                                                                                                                                                                                                        ; 6       ;
; Selector76~0                                                                                                                                                                                                                                                                                                                        ; 6       ;
; Selector74~0                                                                                                                                                                                                                                                                                                                        ; 6       ;
; vibrato:vib|dataa[2]                                                                                                                                                                                                                                                                                                                ; 6       ;
; av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_auto_init:AV_Config_Auto_Init|rom_address[0]~14                                                                                                                                                                                                                ; 6       ;
; chorus:ch|index_third[1]                                                                                                                                                                                                                                                                                                            ; 6       ;
; vibrato:vib|delay_c[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; 6       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|fpAdd_altbarrel_shift_h0e:lbarrel_shift|sbit_piper1d[18]~8                                                                                                                                                                   ; 6       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|fpAdd_altbarrel_shift_h0e:lbarrel_shift|sbit_piper1d[18]~7                                                                                                                                                                   ; 6       ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_clock_edge:ADC_Left_Right_Clock_Edges|cur_test_clk                                                                                                                                                                                                                          ; 6       ;
; chorus:ch|Selector23~0                                                                                                                                                                                                                                                                                                              ; 6       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|man_res_not_zero_w2[24]~6                                                                                                                                                                                                    ; 6       ;
; echo:ech|state.GETDATA_AND_CALCULATE                                                                                                                                                                                                                                                                                                ; 6       ;
; vibrato:vib|WideOr3                                                                                                                                                                                                                                                                                                                 ; 6       ;
; Selector62~2                                                                                                                                                                                                                                                                                                                        ; 6       ;
; vibrato:vib|Equal3~1                                                                                                                                                                                                                                                                                                                ; 6       ;
; tremolo:tremolo|Equal4~0                                                                                                                                                                                                                                                                                                            ; 6       ;
; state_right.DONE                                                                                                                                                                                                                                                                                                                    ; 6       ;
; vibrato:vib|Equal15~0                                                                                                                                                                                                                                                                                                               ; 6       ;
; state_left_next.TREMOLO~6                                                                                                                                                                                                                                                                                                           ; 6       ;
; tremolo:tremolo|Equal5~3                                                                                                                                                                                                                                                                                                            ; 6       ;
; Selector37~0                                                                                                                                                                                                                                                                                                                        ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|lpm_mult:cmul|mult_d7o:auto_generated|dffe182                                                                                                                                                                                                            ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|lpm_mult:cmul|mult_d7o:auto_generated|dffe184                                                                                                                                                                                                            ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|altshift_taps:cdaff_0_rtl_0|shift_taps_7jm:auto_generated|cntr_kkf:cntr1|current_reg_q_w[1]                                                                                                                 ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|altshift_taps:cdaff_0_rtl_0|shift_taps_7jm:auto_generated|cntr_kkf:cntr1|current_reg_q_w[0]                                                                                                                 ; 6       ;
; av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|s_serial_protocol.STATE_2_RESTART_BIT                                                                                                                                                                              ; 6       ;
; av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_auto_init:AV_Config_Auto_Init|auto_init_complete                                                                                                                                                                                                               ; 6       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|sinus_altfp_sincos_srrt_gra:fp_range_table1|lpm_mux:mux2|mux_btc:auto_generated|_~974                                                                                                                         ; 5       ;
; state_left_next.ACK_SAVE~3                                                                                                                                                                                                                                                                                                          ; 5       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|y_pipeff_2[27]                                                                                                                                                                                              ; 5       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|x_subnode_5_w[33]                                                                                                                                                                                           ; 5       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|y_subnode_5_w[33]                                                                                                                                                                                           ; 5       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|sinus_altfp_sincos_srrt_gra:fp_range_table1|lpm_mux:mux2|mux_btc:auto_generated|_~777                                                                                                                         ; 5       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|sinus_altfp_sincos_srrt_gra:fp_range_table1|lpm_mux:mux2|mux_btc:auto_generated|_~690                                                                                                                         ; 5       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|sinus_altfp_sincos_srrt_gra:fp_range_table1|lpm_mux:mux2|mux_btc:auto_generated|_~587                                                                                                                         ; 5       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_clshift:csftin|lpm_clshift_qc9:auto_generated|sbit_w[49]~23                                                                                                                                               ; 5       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_clshift:csftin|lpm_clshift_qc9:auto_generated|sbit_w[48]~20                                                                                                                                               ; 5       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_clshift:csftin|lpm_clshift_qc9:auto_generated|sbit_w[47]~18                                                                                                                                               ; 5       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_clshift:csftin|lpm_clshift_qc9:auto_generated|sbit_w[92]~17                                                                                                                                               ; 5       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|sinus_altfp_sincos_srrt_gra:fp_range_table1|lpm_mux:mux2|mux_btc:auto_generated|_~473                                                                                                                         ; 5       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|sinus_altfp_sincos_srrt_gra:fp_range_table1|lpm_mux:mux2|mux_btc:auto_generated|_~374                                                                                                                         ; 5       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|sinus_altfp_sincos_srrt_gra:fp_range_table1|lpm_mux:mux2|mux_btc:auto_generated|result_node[32]~142                                                                                                           ; 5       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|altshift_taps:signcalcff_rtl_0|shift_taps_5jm:auto_generated|cntr_9mf:cntr1|cout_actual                                                                                                                                                                  ; 5       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|input_delay_ff_0[18]                                                                                                                                                                                                                                     ; 5       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|input_delay_ff_0[17]                                                                                                                                                                                                                                     ; 5       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altpriority_encoder_0c6:clz|sinus_altpriority_encoder_qf8:altpriority_encoder18|zero                                                                                                                                                               ; 5       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|altshift_taps:input_delay_ff_2_rtl_0|shift_taps_okm:auto_generated|cntr_8mf:cntr1|cout_actual                                                                                                                                                            ; 5       ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_audio_bit_counter:Audio_Out_Bit_Counter|bit_counter[4]~17                                                                                                                                                             ; 5       ;
; fpUnit:u0|fpInt2FloatWrapper:i2f|fpInt2Float:fpInt2Float_inst|fpInt2Float_altfp_convert_fhn:fpInt2Float_altfp_convert_fhn_component|lpm_compare:cmpr4|cmpr_khg:auto_generated|op_1~2                                                                                                                                                ; 5       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|input_delay_ff_1[0]                                                                                                                                                                                                                                      ; 5       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|fixed_sincosff[2]                                                                                                                                                                                                                                        ; 5       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|fpAdd_altpriority_encoder_e48:trailing_zeros_cnt|fpAdd_altpriority_encoder_fj8:altpriority_encoder21|fpAdd_altpriority_encoder_vh8:altpriority_encoder23|fpAdd_altpriority_encoder_qh8:altpriority_encoder25|zero            ; 5       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|man_smaller_dffe13_wo[16]~24                                                                                                                                                                                                 ; 5       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|man_smaller_dffe13_wo[18]~23                                                                                                                                                                                                 ; 5       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|man_smaller_dffe13_wo[17]~22                                                                                                                                                                                                 ; 5       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|man_smaller_dffe13_wo[19]~21                                                                                                                                                                                                 ; 5       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|man_smaller_dffe13_wo[20]~19                                                                                                                                                                                                 ; 5       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|man_smaller_dffe13_wo[21]~18                                                                                                                                                                                                 ; 5       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|man_smaller_dffe13_wo[8]~17                                                                                                                                                                                                  ; 5       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|man_smaller_dffe13_wo[10]~16                                                                                                                                                                                                 ; 5       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|man_smaller_dffe13_wo[9]~15                                                                                                                                                                                                  ; 5       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|man_smaller_dffe13_wo[11]~14                                                                                                                                                                                                 ; 5       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|man_smaller_dffe13_wo[12]~13                                                                                                                                                                                                 ; 5       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|man_smaller_dffe13_wo[13]~11                                                                                                                                                                                                 ; 5       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|fpAdd_altbarrel_shift_6hb:rbarrel_shift|result[2]~2                                                                                                                                                                          ; 5       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|man_smaller_dffe13_wo[2]~7                                                                                                                                                                                                   ; 5       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|man_smaller_dffe13_wo[3]~6                                                                                                                                                                                                   ; 5       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|man_smaller_dffe13_wo[6]~1                                                                                                                                                                                                   ; 5       ;
; vibrato:vib|Selector312~0                                                                                                                                                                                                                                                                                                           ; 5       ;
; fpUnit:u0|fpFloat2IntWrapper:fti|fpFloat2Int:fpFloat2Int_inst|fpFloat2Int_altfp_convert_fhn:fpFloat2Int_altfp_convert_fhn_component|lpm_compare:cmpr1|cmpr_nrg:auto_generated|aeb_int~0                                                                                                                                             ; 5       ;
; chorus:ch|index_third[0]~0                                                                                                                                                                                                                                                                                                          ; 5       ;
; fpUnit:u0|fpInt2FloatWrapper:i2f|fpInt2Float:fpInt2Float_inst|fpInt2Float_altfp_convert_fhn:fpInt2Float_altfp_convert_fhn_component|priority_encoder_reg[3]                                                                                                                                                                         ; 5       ;
; fpUnit:u0|fpInt2FloatWrapper:i2f|fpInt2Float:fpInt2Float_inst|fpInt2Float_altfp_convert_fhn:fpInt2Float_altfp_convert_fhn_component|mag_int_a_reg2[0]                                                                                                                                                                               ; 5       ;
; Selector84~0                                                                                                                                                                                                                                                                                                                        ; 5       ;
; fpUnit:u0|fpMulWrapper:fmul|fpMult:fpMult_inst|fpMult_altfp_mult_nbo:fpMult_altfp_mult_nbo_component|datab_man_not_zero[10]~3                                                                                                                                                                                                       ; 5       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|man_b_not_zero_w[22]~3                                                                                                                                                                                                       ; 5       ;
; fpUnit:u0|fpFloat2IntWrapper:fti|fpFloat2Int:fpFloat2Int_inst|fpFloat2Int_altfp_convert_fhn:fpFloat2Int_altfp_convert_fhn_component|mantissa_input_reg[0]                                                                                                                                                                           ; 5       ;
; chorus:ch|Selector25~1                                                                                                                                                                                                                                                                                                              ; 5       ;
; chorus:ch|sr_offset[6]~0                                                                                                                                                                                                                                                                                                            ; 5       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|man_add_sub_res_mag_w2[25]~4                                                                                                                                                                                                 ; 5       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|fpAdd_altbarrel_shift_h0e:lbarrel_shift|smux_w[28]~16                                                                                                                                                                        ; 5       ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_clock_edge:ADC_Left_Right_Clock_Edges|last_test_clk                                                                                                                                                                                                                         ; 5       ;
; fpUnit:u0|fpFloat2IntWrapper:fti|fpFloat2Int:fpFloat2Int_inst|fpFloat2Int_altfp_convert_fhn:fpFloat2Int_altfp_convert_fhn_component|fpFloat2Int_altbarrel_shift_grf:altbarrel_shift6|sbit_piper1d[0]                                                                                                                                ; 5       ;
; fpUnit:u0|fpFloat2IntWrapper:fti|fpFloat2Int:fpFloat2Int_inst|fpFloat2Int_altfp_convert_fhn:fpFloat2Int_altfp_convert_fhn_component|fpFloat2Int_altbarrel_shift_grf:altbarrel_shift6|sbit_piper1d[1]                                                                                                                                ; 5       ;
; fpUnit:u0|fpFloat2IntWrapper:fti|fpFloat2Int:fpFloat2Int_inst|fpFloat2Int_altfp_convert_fhn:fpFloat2Int_altfp_convert_fhn_component|fpFloat2Int_altbarrel_shift_grf:altbarrel_shift6|sbit_piper1d[2]                                                                                                                                ; 5       ;
; fpUnit:u0|fpFloat2IntWrapper:fti|fpFloat2Int:fpFloat2Int_inst|fpFloat2Int_altfp_convert_fhn:fpFloat2Int_altfp_convert_fhn_component|fpFloat2Int_altbarrel_shift_grf:altbarrel_shift6|sbit_piper1d[3]                                                                                                                                ; 5       ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_clock_edge:DAC_Left_Right_Clock_Edges|cur_test_clk                                                                                                                                                                                                                          ; 5       ;
; vibrato:vib|counter[0]                                                                                                                                                                                                                                                                                                              ; 5       ;
; vibrato:vib|counter[1]                                                                                                                                                                                                                                                                                                              ; 5       ;
; Selector63~1                                                                                                                                                                                                                                                                                                                        ; 5       ;
; smart_ram:smv1|state.WRITE                                                                                                                                                                                                                                                                                                          ; 5       ;
; vibrato:vib|Equal10~0                                                                                                                                                                                                                                                                                                               ; 5       ;
; state_left.READING                                                                                                                                                                                                                                                                                                                  ; 5       ;
; always0~2                                                                                                                                                                                                                                                                                                                           ; 5       ;
; state_left.FILTER_NOISE                                                                                                                                                                                                                                                                                                             ; 5       ;
; vibrato:vib|WideNor2~0                                                                                                                                                                                                                                                                                                              ; 5       ;
; vibrato:vib|substate[3]                                                                                                                                                                                                                                                                                                             ; 5       ;
; tremolo:tremolo|Equal0~10                                                                                                                                                                                                                                                                                                           ; 5       ;
; Selector43~0                                                                                                                                                                                                                                                                                                                        ; 5       ;
; Selector39~0                                                                                                                                                                                                                                                                                                                        ; 5       ;
; vibrato:vib|operation[0]                                                                                                                                                                                                                                                                                                            ; 5       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|rangeexponentff_5[5]                                                                                                                                                                                          ; 5       ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:b1_prod|mult_g8s:auto_generated|altshift_taps:dffe5_rtl_0|shift_taps_c3r:auto_generated|cntr_kkf:cntr1|current_reg_q_w[1]                                                            ; 5       ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:b1_prod|mult_g8s:auto_generated|altshift_taps:dffe5_rtl_0|shift_taps_c3r:auto_generated|cntr_kkf:cntr1|current_reg_q_w[0]                                                            ; 5       ;
; fpUnit:u0|fpFloat2IntWrapper:fti|fpFloat2Int:fpFloat2Int_inst|fpFloat2Int_altfp_convert_fhn:fpFloat2Int_altfp_convert_fhn_component|fpFloat2Int_altbarrel_shift_grf:altbarrel_shift6|sbit_piper1d[4]                                                                                                                                ; 5       ;
; fpUnit:u0|fpFloat2IntWrapper:fti|fpFloat2Int:fpFloat2Int_inst|fpFloat2Int_altfp_convert_fhn:fpFloat2Int_altfp_convert_fhn_component|fpFloat2Int_altbarrel_shift_grf:altbarrel_shift6|sbit_piper1d[5]                                                                                                                                ; 5       ;
; fpUnit:u0|fpFloat2IntWrapper:fti|fpFloat2Int:fpFloat2Int_inst|fpFloat2Int_altfp_convert_fhn:fpFloat2Int_altfp_convert_fhn_component|fpFloat2Int_altbarrel_shift_grf:altbarrel_shift6|sbit_piper1d[6]                                                                                                                                ; 5       ;
; fpUnit:u0|fpFloat2IntWrapper:fti|fpFloat2Int:fpFloat2Int_inst|fpFloat2Int_altfp_convert_fhn:fpFloat2Int_altfp_convert_fhn_component|fpFloat2Int_altbarrel_shift_grf:altbarrel_shift6|sbit_piper1d[7]                                                                                                                                ; 5       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|altshift_taps:man_res_is_not_zero_dffe31_rtl_0|shift_taps_3jm:auto_generated|cntr_kkf:cntr1|current_reg_q_w[1]                                                                                                               ; 5       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|altshift_taps:man_res_is_not_zero_dffe31_rtl_0|shift_taps_3jm:auto_generated|cntr_kkf:cntr1|current_reg_q_w[0]                                                                                                               ; 5       ;
; av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|transfer_complete                                                                                                                                                                                                  ; 5       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[14]~SCLR_LUT                                                                                                                                                                             ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[13]~SCLR_LUT                                                                                                                                                                             ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[12]~SCLR_LUT                                                                                                                                                                             ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[11]~SCLR_LUT                                                                                                                                                                             ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[10]~SCLR_LUT                                                                                                                                                                             ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[9]~SCLR_LUT                                                                                                                                                                              ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[8]~SCLR_LUT                                                                                                                                                                              ; 4       ;
; SW[3]                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_clshift:csftin|lpm_clshift_qc9:auto_generated|sbit_w[118]~103                                                                                                                                             ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_clshift:csftin|lpm_clshift_qc9:auto_generated|sbit_w[117]~102                                                                                                                                             ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_clshift:csftin|lpm_clshift_qc9:auto_generated|sbit_w[116]~101                                                                                                                                             ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_clshift:csftin|lpm_clshift_qc9:auto_generated|sbit_w[115]~100                                                                                                                                             ; 4       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|fpAdd_altbarrel_shift_6hb:rbarrel_shift|result[2]~37                                                                                                                                                                         ; 4       ;
; vibrato:vib|substate[2]~62                                                                                                                                                                                                                                                                                                          ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|x_subnode_3_w[24]                                                                                                                                                                                           ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|x_pipeff_2[18]                                                                                                                                                                                              ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|x_pipeff_2[28]                                                                                                                                                                                              ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|y_subnode_4_w[33]                                                                                                                                                                                           ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|x_subnode_4_w[33]                                                                                                                                                                                           ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|sinus_altfp_sincos_srrt_gra:fp_range_table1|lpm_mux:mux2|mux_btc:auto_generated|_~798                                                                                                                         ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|sinus_altpriority_encoder_qb6:clz23|sinus_altpriority_encoder_rf8:altpriority_encoder4|zero                                                                                                                   ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|sinus_altfp_sincos_srrt_gra:fp_range_table1|lpm_mux:mux2|mux_btc:auto_generated|_~673                                                                                                                         ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|sinus_altfp_sincos_srrt_gra:fp_range_table1|lpm_mux:mux2|mux_btc:auto_generated|_~671                                                                                                                         ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|sinus_altfp_sincos_srrt_gra:fp_range_table1|lpm_mux:mux2|mux_btc:auto_generated|_~609                                                                                                                         ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|sinus_altfp_sincos_srrt_gra:fp_range_table1|lpm_mux:mux2|mux_btc:auto_generated|_~571                                                                                                                         ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_clshift:csftin|lpm_clshift_qc9:auto_generated|sbit_w[132]~82                                                                                                                                              ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_clshift:csftin|lpm_clshift_qc9:auto_generated|sbit_w[131]~78                                                                                                                                              ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[16]~2                                                                                                                                                                                    ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_clshift:csftin|lpm_clshift_qc9:auto_generated|sbit_w[130]~74                                                                                                                                              ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_clshift:csftin|lpm_clshift_qc9:auto_generated|sbit_w[122]~39                                                                                                                                              ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_clshift:csftin|lpm_clshift_qc9:auto_generated|sbit_w[121]~35                                                                                                                                              ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_clshift:csftin|lpm_clshift_qc9:auto_generated|sbit_w[120]~31                                                                                                                                              ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_clshift:csftin|lpm_clshift_qc9:auto_generated|sbit_w[119]~27                                                                                                                                              ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_clshift:csftin|lpm_clshift_qc9:auto_generated|sbit_w[92]~16                                                                                                                                               ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|sinus_altfp_sincos_srrt_gra:fp_range_table1|lpm_mux:mux2|mux_btc:auto_generated|result_node[8]~227                                                                                                            ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|sinus_altfp_sincos_srrt_gra:fp_range_table1|lpm_mux:mux2|mux_btc:auto_generated|_~444                                                                                                                         ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|sinus_altfp_sincos_srrt_gra:fp_range_table1|lpm_mux:mux2|mux_btc:auto_generated|_~390                                                                                                                         ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|sinus_altfp_sincos_srrt_gra:fp_range_table1|lpm_mux:mux2|mux_btc:auto_generated|result_node[27]~159                                                                                                           ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_clshift:fp_lsft_rsft78|lpm_clshift_e9d:auto_generated|sbit_w[280]~537                                                                                                                                     ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|sinus_altfp_sincos_srrt_gra:fp_range_table1|lpm_mux:mux2|mux_btc:auto_generated|_~302                                                                                                                         ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_clshift:fp_lsft_rsft78|lpm_clshift_e9d:auto_generated|sbit_w[281]~509                                                                                                                                     ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|sinus_altfp_sincos_srrt_gra:fp_range_table1|lpm_mux:mux2|mux_btc:auto_generated|_~267                                                                                                                         ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|input_delay_ff_0[10]                                                                                                                                                                                                                                     ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|input_delay_ff_0[9]                                                                                                                                                                                                                                      ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|input_delay_ff_0[6]                                                                                                                                                                                                                                      ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|input_delay_ff_0[5]                                                                                                                                                                                                                                      ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|input_delay_ff_0[4]                                                                                                                                                                                                                                      ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|input_delay_ff_0[3]                                                                                                                                                                                                                                      ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|input_delay_ff_0[13]                                                                                                                                                                                                                                     ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|input_delay_ff_0[12]                                                                                                                                                                                                                                     ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|input_delay_ff_0[11]                                                                                                                                                                                                                                     ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|input_delay_ff_0[19]                                                                                                                                                                                                                                     ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|input_delay_ff_0[20]                                                                                                                                                                                                                                     ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|input_delay_ff_0[21]                                                                                                                                                                                                                                     ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|input_delay_ff_0[22]                                                                                                                                                                                                                                     ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|input_delay_ff_0[16]                                                                                                                                                                                                                                     ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|input_delay_ff_0[15]                                                                                                                                                                                                                                     ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altpriority_encoder_0c6:clz|sinus_altpriority_encoder_qf8:altpriority_encoder18|sinus_altpriority_encoder_rf8:altpriority_encoder21|sinus_altpriority_encoder_be8:altpriority_encoder15|sinus_altpriority_encoder_6e8:altpriority_encoder14|zero~0 ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altpriority_encoder_0c6:clz|sinus_altpriority_encoder_qf8:altpriority_encoder18|sinus_altpriority_encoder_rf8:altpriority_encoder21|sinus_altpriority_encoder_be8:altpriority_encoder16|zero                                                       ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altpriority_encoder_0c6:clz|sinus_altpriority_encoder_qf8:altpriority_encoder18|sinus_altpriority_encoder_rf8:altpriority_encoder22|sinus_altpriority_encoder_be8:altpriority_encoder16|zero                                                       ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|input_delay_ff_0[14]                                                                                                                                                                                                                                     ; 4       ;
; fpUnit:u0|fpInt2FloatWrapper:i2f|fpInt2Float:fpInt2Float_inst|fpInt2Float_altfp_convert_fhn:fpInt2Float_altfp_convert_fhn_component|fpInt2Float_altbarrel_shift_brf:altbarrel_shift5|sbit_piper1d[29]~25                                                                                                                            ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|input_delay_ff_1[1]                                                                                                                                                                                                                                      ; 4       ;
; fpUnit:u0|fpInt2FloatWrapper:i2f|fpInt2Float:fpInt2Float_inst|fpInt2Float_altfp_convert_fhn:fpInt2Float_altfp_convert_fhn_component|exponent_bus_pre_reg[5]                                                                                                                                                                         ; 4       ;
; noise_filter:nf|fifo~2124                                                                                                                                                                                                                                                                                                           ; 4       ;
; noise_filter:nf|fifo~2122                                                                                                                                                                                                                                                                                                           ; 4       ;
; noise_filter:nf|fifo~2120                                                                                                                                                                                                                                                                                                           ; 4       ;
; noise_filter:nf|fifo~2118                                                                                                                                                                                                                                                                                                           ; 4       ;
; noise_filter:nf|fifo~2116                                                                                                                                                                                                                                                                                                           ; 4       ;
; noise_filter:nf|fifo~2114                                                                                                                                                                                                                                                                                                           ; 4       ;
; noise_filter:nf|fifo~2112                                                                                                                                                                                                                                                                                                           ; 4       ;
; noise_filter:nf|fifo~2110                                                                                                                                                                                                                                                                                                           ; 4       ;
; noise_filter:nf|fifo~2108                                                                                                                                                                                                                                                                                                           ; 4       ;
; noise_filter:nf|fifo~2106                                                                                                                                                                                                                                                                                                           ; 4       ;
; noise_filter:nf|fifo~2104                                                                                                                                                                                                                                                                                                           ; 4       ;
; noise_filter:nf|fifo~2102                                                                                                                                                                                                                                                                                                           ; 4       ;
; noise_filter:nf|fifo~2100                                                                                                                                                                                                                                                                                                           ; 4       ;
; noise_filter:nf|fifo~2098                                                                                                                                                                                                                                                                                                           ; 4       ;
; noise_filter:nf|fifo~2096                                                                                                                                                                                                                                                                                                           ; 4       ;
; noise_filter:nf|fifo~2094                                                                                                                                                                                                                                                                                                           ; 4       ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|altshift_taps:exp_result_dffe_0_rtl_0|shift_taps_8jm:auto_generated|cntr_4mf:cntr1|cout_actual                                                                                                ; 4       ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|rd_ptr_lsb                                                                                                      ; 4       ;
; fpUnit:u0|fpInt2FloatWrapper:i2f|fpInt2Float:fpInt2Float_inst|fpInt2Float_altfp_convert_fhn:fpInt2Float_altfp_convert_fhn_component|fpInt2Float_altpriority_encoder_qb6:altpriority_encoder2|fpInt2Float_altpriority_encoder_rf8:altpriority_encoder10|zero~1                                                                       ; 4       ;
; fpUnit:u0|fpInt2FloatWrapper:i2f|fpInt2Float:fpInt2Float_inst|fpInt2Float_altfp_convert_fhn:fpInt2Float_altfp_convert_fhn_component|fpInt2Float_altpriority_encoder_qb6:altpriority_encoder2|fpInt2Float_altpriority_encoder_r08:altpriority_encoder9|fpInt2Float_altpriority_encoder_be8:altpriority_encoder18|zero                ; 4       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|fpAdd_altbarrel_shift_6hb:rbarrel_shift|smux_w[49]~54                                                                                                                                                                        ; 4       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|fpAdd_altpriority_encoder_e48:trailing_zeros_cnt|fpAdd_altpriority_encoder_fj8:altpriority_encoder21|zero                                                                                                                    ; 4       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|fpAdd_altpriority_encoder_e48:trailing_zeros_cnt|fpAdd_altpriority_encoder_fj8:altpriority_encoder21|fpAdd_altpriority_encoder_vh8:altpriority_encoder23|zero~0                                                              ; 4       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|fpAdd_altpriority_encoder_e48:trailing_zeros_cnt|fpAdd_altpriority_encoder_fj8:altpriority_encoder21|fpAdd_altpriority_encoder_vh8:altpriority_encoder24|fpAdd_altpriority_encoder_qh8:altpriority_encoder25|zero            ; 4       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|fpAdd_altbarrel_shift_6hb:rbarrel_shift|smux_w[95]~37                                                                                                                                                                        ; 4       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|fpAdd_altbarrel_shift_6hb:rbarrel_shift|smux_w[48]~15                                                                                                                                                                        ; 4       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|fpAdd_altbarrel_shift_6hb:rbarrel_shift|smux_w[24]~14                                                                                                                                                                        ; 4       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|man_smaller_dffe13_wo[22]~20                                                                                                                                                                                                 ; 4       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|man_smaller_dffe13_wo[14]~12                                                                                                                                                                                                 ; 4       ;
; vibrato:vib|datab[9]~6                                                                                                                                                                                                                                                                                                              ; 4       ;
; vibrato:vib|datab[9]~5                                                                                                                                                                                                                                                                                                              ; 4       ;
; vibrato:vib|sin_arg[0]                                                                                                                                                                                                                                                                                                              ; 4       ;
; tremolo:tremolo|sin_arg[0]                                                                                                                                                                                                                                                                                                          ; 4       ;
; fpUnit:u0|fpInt2FloatWrapper:i2f|fpInt2Float:fpInt2Float_inst|fpInt2Float_altfp_convert_fhn:fpInt2Float_altfp_convert_fhn_component|priority_encoder_reg[4]                                                                                                                                                                         ; 4       ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|a_is_infinity_w                                                                                                                                                                               ; 4       ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|exp_a_all_one_w[7]~1                                                                                                                                                                          ; 4       ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|exp_a_all_one_w[7]~0                                                                                                                                                                          ; 4       ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|rd_ptr_lsb                                                                                                       ; 4       ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|rd_ptr_lsb                                                                                                      ; 4       ;
; chorus:ch|Selector24~1                                                                                                                                                                                                                                                                                                              ; 4       ;
; chorus:ch|index_third[2]                                                                                                                                                                                                                                                                                                            ; 4       ;
; vibrato:vib|lpm_mult:Mult1|mult_dct:auto_generated|alt_mac_mult:mac_mult3|mac_mult_bqg1:auto_generated|mult_3ml:mult1|cs2a[5]~0                                                                                                                                                                                                     ; 4       ;
; fpUnit:u0|fpInt2FloatWrapper:i2f|fpInt2Float:fpInt2Float_inst|fpInt2Float_altfp_convert_fhn:fpInt2Float_altfp_convert_fhn_component|fpInt2Float_altbarrel_shift_brf:altbarrel_shift5|sbit_piper1d[0]                                                                                                                                ; 4       ;
; fpUnit:u0|fpInt2FloatWrapper:i2f|fpInt2Float:fpInt2Float_inst|fpInt2Float_altfp_convert_fhn:fpInt2Float_altfp_convert_fhn_component|fpInt2Float_altbarrel_shift_brf:altbarrel_shift5|sbit_piper1d[1]                                                                                                                                ; 4       ;
; fpUnit:u0|fpInt2FloatWrapper:i2f|fpInt2Float:fpInt2Float_inst|fpInt2Float_altfp_convert_fhn:fpInt2Float_altfp_convert_fhn_component|fpInt2Float_altbarrel_shift_brf:altbarrel_shift5|sbit_piper1d[2]                                                                                                                                ; 4       ;
; fpUnit:u0|fpInt2FloatWrapper:i2f|fpInt2Float:fpInt2Float_inst|fpInt2Float_altfp_convert_fhn:fpInt2Float_altfp_convert_fhn_component|fpInt2Float_altbarrel_shift_brf:altbarrel_shift5|sbit_piper1d[3]                                                                                                                                ; 4       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|fpAdd_altbarrel_shift_h0e:lbarrel_shift|smux_w~57                                                                                                                                                                            ; 4       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|fpAdd_altbarrel_shift_h0e:lbarrel_shift|smux_w~36                                                                                                                                                                            ; 4       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|man_dffe31[0]                                                                                                                                                                                                                ; 4       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|fpAdd_altbarrel_shift_h0e:lbarrel_shift|smux_w~10                                                                                                                                                                            ; 4       ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|altshift_taps:a_is_infinity_dffe_2_rtl_0|shift_taps_6jm:auto_generated|cntr_skf:cntr1|cout_actual                                                                                             ; 4       ;
; fpUnit:u0|fpFloat2IntWrapper:fti|fpFloat2Int:fpFloat2Int_inst|fpFloat2Int_altfp_convert_fhn:fpFloat2Int_altfp_convert_fhn_component|fpFloat2Int_altbarrel_shift_grf:altbarrel_shift6|sbit_piper1d[25]                                                                                                                               ; 4       ;
; fpUnit:u0|fpFloat2IntWrapper:fti|fpFloat2Int:fpFloat2Int_inst|fpFloat2Int_altfp_convert_fhn:fpFloat2Int_altfp_convert_fhn_component|fpFloat2Int_altbarrel_shift_grf:altbarrel_shift6|sbit_piper1d[26]                                                                                                                               ; 4       ;
; fpUnit:u0|fpFloat2IntWrapper:fti|fpFloat2Int:fpFloat2Int_inst|fpFloat2Int_altfp_convert_fhn:fpFloat2Int_altfp_convert_fhn_component|fpFloat2Int_altbarrel_shift_grf:altbarrel_shift6|sbit_piper1d[27]                                                                                                                               ; 4       ;
; fpUnit:u0|fpFloat2IntWrapper:fti|fpFloat2Int:fpFloat2Int_inst|fpFloat2Int_altfp_convert_fhn:fpFloat2Int_altfp_convert_fhn_component|fpFloat2Int_altbarrel_shift_grf:altbarrel_shift6|sbit_piper1d[28]                                                                                                                               ; 4       ;
; fpUnit:u0|fpFloat2IntWrapper:fti|fpFloat2Int:fpFloat2Int_inst|fpFloat2Int_altfp_convert_fhn:fpFloat2Int_altfp_convert_fhn_component|fpFloat2Int_altbarrel_shift_grf:altbarrel_shift6|sbit_piper1d[29]                                                                                                                               ; 4       ;
; echo:ech|Selector0~0                                                                                                                                                                                                                                                                                                                ; 4       ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_clock_edge:Bit_Clock_Edges|cur_test_clk                                                                                                                                                                                                                                     ; 4       ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|always4~0                                                                                                                                                                                                                         ; 4       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|man_res_not_zero_w2[24]~7                                                                                                                                                                                                    ; 4       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|man_res_not_zero_w2[24]~4                                                                                                                                                                                                    ; 4       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|man_add_sub_res_mag_dffe21[14]                                                                                                                                                                                               ; 4       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|man_add_sub_res_mag_dffe21[15]                                                                                                                                                                                               ; 4       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|man_add_sub_res_mag_dffe21[16]                                                                                                                                                                                               ; 4       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|man_add_sub_res_mag_dffe21[17]                                                                                                                                                                                               ; 4       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|man_res_not_zero_w2[24]~3                                                                                                                                                                                                    ; 4       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|man_add_sub_res_mag_dffe21[20]                                                                                                                                                                                               ; 4       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|man_add_sub_res_mag_dffe21[21]                                                                                                                                                                                               ; 4       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|man_add_sub_res_mag_dffe21[22]                                                                                                                                                                                               ; 4       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|man_add_sub_res_mag_dffe21[23]                                                                                                                                                                                               ; 4       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|man_add_sub_res_mag_dffe21[24]                                                                                                                                                                                               ; 4       ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|man_add_sub_res_mag_dffe21[25]                                                                                                                                                                                               ; 4       ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_add_sub:bias_addition|add_sub_iki:auto_generated|overflow_dffe[0]                                                                                                                         ; 4       ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|nan_pipe_dffe_1                                                                                                                                                                               ; 4       ;
; state_right_next.READING~0                                                                                                                                                                                                                                                                                                          ; 4       ;
; audio_core:ac|audio_core_0002:audio_core_inst|WideOr3~1                                                                                                                                                                                                                                                                             ; 4       ;
; audio_core:ac|audio_core_0002:audio_core_inst|WideOr3~0                                                                                                                                                                                                                                                                             ; 4       ;
; valid_output_right_r                                                                                                                                                                                                                                                                                                                ; 4       ;
; state_left.WRITING                                                                                                                                                                                                                                                                                                                  ; 4       ;
; chorus:ch|state.GET_THIRD                                                                                                                                                                                                                                                                                                           ; 4       ;
; tremolo:tremolo|Equal5~4                                                                                                                                                                                                                                                                                                            ; 4       ;
; fpUnit:u0|done~1                                                                                                                                                                                                                                                                                                                    ; 4       ;
; fpUnit:u0|fpFloat2IntWrapper:fti|fpFloat2Int:fpFloat2Int_inst|fpFloat2Int_altfp_convert_fhn:fpFloat2Int_altfp_convert_fhn_component|int_or_reg3                                                                                                                                                                                     ; 4       ;
; smart_ram:smv1|wrreg                                                                                                                                                                                                                                                                                                                ; 4       ;
; state_left_next.TREMOLO~18                                                                                                                                                                                                                                                                                                          ; 4       ;
; always0~3                                                                                                                                                                                                                                                                                                                           ; 4       ;
; state_left_next.TREMOLO~8                                                                                                                                                                                                                                                                                                           ; 4       ;
; noise_filter:nf|isDone                                                                                                                                                                                                                                                                                                              ; 4       ;
; state_left.ACK_SAVE                                                                                                                                                                                                                                                                                                                 ; 4       ;
; state_left_next.TREMOLO~1                                                                                                                                                                                                                                                                                                           ; 4       ;
; state_left_next.TREMOLO~0                                                                                                                                                                                                                                                                                                           ; 4       ;
; vibrato:vib|WideOr2~0                                                                                                                                                                                                                                                                                                               ; 4       ;
; vibrato:vib|Equal2~8                                                                                                                                                                                                                                                                                                                ; 4       ;
; vibrato:vib|Equal2~4                                                                                                                                                                                                                                                                                                                ; 4       ;
; vibrato:vib|dataa~0                                                                                                                                                                                                                                                                                                                 ; 4       ;
; av_config:avconfig|av_config_0002:av_config_inst|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|s_serial_protocol.STATE_0_IDLE                                                                                                                                                                                     ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|quadrant_sumff[35]                                                                                                                                                                                                                                       ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|x_pipeff_3[33]                                                                                                                                                                                              ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|y_pipeff_3[33]                                                                                                                                                                                              ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|y_pipeff_4[33]                                                                                                                                                                                              ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|x_pipeff_4[33]                                                                                                                                                                                              ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|x_pipeff_5[33]                                                                                                                                                                                              ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|y_pipeff_5[33]                                                                                                                                                                                              ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|mantissamultiplierff[22]                                                                                                                                                                                      ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|y_pipeff_6[33]                                                                                                                                                                                              ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|x_pipeff_6[33]                                                                                                                                                                                              ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|x_pipeff_7[33]                                                                                                                                                                                              ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|y_pipeff_7[33]                                                                                                                                                                                              ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|y_pipeff_8[33]                                                                                                                                                                                              ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|x_pipeff_8[33]                                                                                                                                                                                              ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|x_pipeff_9[33]                                                                                                                                                                                              ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|y_pipeff_9[33]                                                                                                                                                                                              ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|y_pipeff_10[33]                                                                                                                                                                                             ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|x_pipeff_10[33]                                                                                                                                                                                             ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|x_pipeff_11[33]                                                                                                                                                                                             ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|y_pipeff_11[33]                                                                                                                                                                                             ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|altshift_taps:basefractionff_rtl_0|shift_taps_bjm:auto_generated|cntr_nkf:cntr1|current_reg_q_w[2]                                                                                                            ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|altshift_taps:basefractionff_rtl_0|shift_taps_bjm:auto_generated|cntr_nkf:cntr1|current_reg_q_w[1]                                                                                                            ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|altshift_taps:basefractionff_rtl_0|shift_taps_bjm:auto_generated|cntr_nkf:cntr1|current_reg_q_w[0]                                                                                                            ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|y_pipeff_12[33]                                                                                                                                                                                             ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|x_pipeff_12[33]                                                                                                                                                                                             ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|altshift_taps:signcalcff_rtl_0|shift_taps_5jm:auto_generated|cntr_9mf:cntr1|safe_q[4]                                                                                                                                                                    ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|altshift_taps:signcalcff_rtl_0|shift_taps_5jm:auto_generated|cntr_9mf:cntr1|safe_q[3]                                                                                                                                                                    ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|altshift_taps:signcalcff_rtl_0|shift_taps_5jm:auto_generated|cntr_9mf:cntr1|safe_q[2]                                                                                                                                                                    ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|altshift_taps:signcalcff_rtl_0|shift_taps_5jm:auto_generated|cntr_9mf:cntr1|safe_q[1]                                                                                                                                                                    ; 4       ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|altshift_taps:signcalcff_rtl_0|shift_taps_5jm:auto_generated|cntr_9mf:cntr1|safe_q[0]                                                                                                                                                                    ; 4       ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|altsyncram:altsyncram3|altsyncram_roo:auto_generated|q_a[1]                                                                                                                                   ; 4       ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|altsyncram:altsyncram3|altsyncram_roo:auto_generated|q_a[2]                                                                                                                                   ; 4       ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|altsyncram:altsyncram3|altsyncram_roo:auto_generated|q_a[3]                                                                                                                                   ; 4       ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|altsyncram:altsyncram3|altsyncram_roo:auto_generated|q_a[4]                                                                                                                                   ; 4       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------+------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                                                                                                                                                                          ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF       ; Location               ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------+------------------------+----------------------+-----------------+-----------------+
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|altsyncram_vc81:FIFOram|ALTSYNCRAM                        ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 16           ; 128          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 2048 ; 128                         ; 16                          ; 128                         ; 16                          ; 2048                ; 1    ; None      ; M4K_X41_Y11            ; Don't care           ; Don't care      ; Don't care      ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|altsyncram_vc81:FIFOram|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 16           ; 128          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 2048 ; 128                         ; 16                          ; 128                         ; 16                          ; 2048                ; 1    ; None      ; M4K_X41_Y9             ; Don't care           ; Don't care      ; Don't care      ;
; audio_core:ac|audio_core_0002:audio_core_inst|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|altsyncram_vc81:FIFOram|ALTSYNCRAM                        ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 16           ; 128          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 2048 ; 128                         ; 16                          ; 128                         ; 16                          ; 2048                ; 1    ; None      ; M4K_X41_Y8             ; Don't care           ; Don't care      ; Don't care      ;
; fpUnit:u0|fpAddWrapper:fadd|fpAdd:fpAdd_inst|fpAdd_altfp_add_sub_etk:fpAdd_altfp_add_sub_etk_component|altshift_taps:man_res_is_not_zero_dffe31_rtl_0|shift_taps_3jm:auto_generated|altsyncram_9g31:altsyncram4|ALTSYNCRAM                                                    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 3            ; 12           ; 3            ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 36   ; 3                           ; 12                          ; 3                           ; 12                          ; 36                  ; 1    ; None      ; M4K_X17_Y23            ; Don't care           ; Don't care      ; Don't care      ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|altshift_taps:a_is_infinity_dffe_2_rtl_0|shift_taps_6jm:auto_generated|altsyncram_u681:altsyncram2|ALTSYNCRAM                           ; AUTO ; Simple Dual Port ; Single Clock ; 9            ; 6            ; 9            ; 6            ; yes                    ; no                      ; yes                    ; yes                     ; 54   ; 9                           ; 6                           ; 9                           ; 6                           ; 54                  ; 1    ; None      ; M4K_X17_Y21            ; Old data             ; Don't care      ; Don't care      ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|altshift_taps:e1_dffe_perf_1_rtl_0|shift_taps_ajm:auto_generated|altsyncram_f981:altsyncram2|ALTSYNCRAM                                 ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 17           ; 2            ; 17           ; yes                    ; no                      ; yes                    ; yes                     ; 34   ; 2                           ; 17                          ; 2                           ; 17                          ; 34                  ; 1    ; None      ; M4K_X17_Y16            ; Old data             ; Don't care      ; Don't care      ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|altshift_taps:exp_result_dffe_0_rtl_0|shift_taps_8jm:auto_generated|altsyncram_i981:altsyncram2|ALTSYNCRAM                              ; AUTO ; Simple Dual Port ; Single Clock ; 10           ; 8            ; 10           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 80   ; 10                          ; 8                           ; 10                          ; 8                           ; 80                  ; 1    ; None      ; M4K_X17_Y22            ; Old data             ; Don't care      ; Don't care      ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|altshift_taps:quotient_j_dffe_rtl_0|shift_taps_9jm:auto_generated|altsyncram_g981:altsyncram2|ALTSYNCRAM                                ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 33           ; 4            ; 33           ; yes                    ; no                      ; yes                    ; yes                     ; 132  ; 4                           ; 33                          ; 4                           ; 33                          ; 132                 ; 1    ; None      ; M4K_X17_Y15            ; Old data             ; Don't care      ; Don't care      ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|altsyncram:altsyncram3|altsyncram_roo:auto_generated|ALTSYNCRAM                                                                         ; AUTO ; ROM              ; Single Clock ; 512          ; 9            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4608 ; 512                         ; 9                           ; --                          ; --                          ; 4608                ; 1    ; fpDiv.hex ; M4K_X17_Y18            ; Don't care           ; Don't care      ; Don't care      ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:b1_prod|mult_g8s:auto_generated|altshift_taps:dffe5_rtl_0|shift_taps_c3r:auto_generated|altsyncram_kg31:altsyncram4|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 3            ; 17           ; 3            ; 17           ; yes                    ; no                      ; yes                    ; yes                     ; 51   ; 3                           ; 17                          ; 3                           ; 17                          ; 51                  ; 1    ; None      ; M4K_X17_Y17            ; Don't care           ; Don't care      ; Don't care      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|altshift_taps:input_delay_ff_2_rtl_0|shift_taps_okm:auto_generated|altsyncram_kc81:altsyncram2|ALTSYNCRAM                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 31           ; 32           ; 31           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 992  ; 31                          ; 32                          ; 31                          ; 32                          ; 992                 ; 1    ; None      ; M4K_X17_Y10            ; Old data             ; Don't care      ; Don't care      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|altshift_taps:signcalcff_rtl_0|shift_taps_5jm:auto_generated|altsyncram_e981:altsyncram2|ALTSYNCRAM                                                                                                ; AUTO ; Simple Dual Port ; Single Clock ; 22           ; 2            ; 22           ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 44   ; 22                          ; 2                           ; 22                          ; 2                           ; 44                  ; 1    ; None      ; M4K_X41_Y6             ; Old data             ; Don't care      ; Don't care      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|altshift_taps:cdaff_0_rtl_0|shift_taps_7jm:auto_generated|altsyncram_hg31:altsyncram4|ALTSYNCRAM                                                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 3            ; 52           ; 3            ; 52           ; yes                    ; no                      ; yes                    ; yes                     ; 156  ; 3                           ; 52                          ; 3                           ; 52                          ; 156                 ; 2    ; None      ; M4K_X41_Y2, M4K_X17_Y9 ; Don't care           ; Don't care      ; Don't care      ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|altshift_taps:basefractionff_rtl_0|shift_taps_bjm:auto_generated|altsyncram_m981:altsyncram2|ALTSYNCRAM                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 5            ; 34           ; 5            ; 34           ; yes                    ; no                      ; yes                    ; yes                     ; 170  ; 5                           ; 34                          ; 5                           ; 34                          ; 170                 ; 1    ; None      ; M4K_X17_Y13            ; Old data             ; Don't care      ; Don't care      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------+------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 1           ; 2                   ; 52                ;
; Simple Multipliers (18-bit)           ; 25          ; 1                   ; 26                ;
; Embedded Multiplier Blocks            ; 26          ; --                  ; 26                ;
; Embedded Multiplier 9-bit elements    ; 51          ; 2                   ; 52                ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 23          ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 2           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                   ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                 ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:q_partial_1|mult_n8s:auto_generated|result[0]         ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:q_partial_1|mult_n8s:auto_generated|mac_mult1      ;                            ; DSPMULT_X28_Y16_N0 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; vibrato:vib|lpm_mult:Mult0|mult_dct:auto_generated|mac_out4                                                                                                                                          ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y7_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    vibrato:vib|lpm_mult:Mult0|mult_dct:auto_generated|mac_mult3                                                                                                                                      ;                            ; DSPMULT_X28_Y7_N0  ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; vibrato:vib|lpm_mult:Mult0|mult_dct:auto_generated|w241w[0]                                                                                                                                          ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y8_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    vibrato:vib|lpm_mult:Mult0|mult_dct:auto_generated|mac_mult1                                                                                                                                      ;                            ; DSPMULT_X28_Y8_N0  ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; vibrato:vib|lpm_mult:Mult1|mult_dct:auto_generated|w241w[0]                                                                                                                                          ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    vibrato:vib|lpm_mult:Mult1|mult_dct:auto_generated|mac_mult1                                                                                                                                      ;                            ; DSPMULT_X28_Y10_N0 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; fpUnit:u0|fpMulWrapper:fmul|fpMult:fpMult_inst|fpMult_altfp_mult_nbo:fpMult_altfp_mult_nbo_component|lpm_mult:man_product2_mult|mult_01t:auto_generated|mac_out8                                     ; Simple Multiplier (9-bit)  ; DSPOUT_X28_Y25_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fpUnit:u0|fpMulWrapper:fmul|fpMult:fpMult_inst|fpMult_altfp_mult_nbo:fpMult_altfp_mult_nbo_component|lpm_mult:man_product2_mult|mult_01t:auto_generated|mac_mult7                                 ;                            ; DSPMULT_X28_Y25_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; fpUnit:u0|fpMulWrapper:fmul|fpMult:fpMult_inst|fpMult_altfp_mult_nbo:fpMult_altfp_mult_nbo_component|lpm_mult:man_product2_mult|mult_01t:auto_generated|mac_out6                                     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y26_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fpUnit:u0|fpMulWrapper:fmul|fpMult:fpMult_inst|fpMult_altfp_mult_nbo:fpMult_altfp_mult_nbo_component|lpm_mult:man_product2_mult|mult_01t:auto_generated|mac_mult5                                 ;                            ; DSPMULT_X28_Y26_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; fpUnit:u0|fpMulWrapper:fmul|fpMult:fpMult_inst|fpMult_altfp_mult_nbo:fpMult_altfp_mult_nbo_component|lpm_mult:man_product2_mult|mult_01t:auto_generated|mac_out4                                     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y23_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fpUnit:u0|fpMulWrapper:fmul|fpMult:fpMult_inst|fpMult_altfp_mult_nbo:fpMult_altfp_mult_nbo_component|lpm_mult:man_product2_mult|mult_01t:auto_generated|mac_mult3                                 ;                            ; DSPMULT_X28_Y23_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; fpUnit:u0|fpMulWrapper:fmul|fpMult:fpMult_inst|fpMult_altfp_mult_nbo:fpMult_altfp_mult_nbo_component|lpm_mult:man_product2_mult|mult_01t:auto_generated|mac_out2                                     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y24_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fpUnit:u0|fpMulWrapper:fmul|fpMult:fpMult_inst|fpMult_altfp_mult_nbo:fpMult_altfp_mult_nbo_component|lpm_mult:man_product2_mult|mult_01t:auto_generated|mac_mult1                                 ;                            ; DSPMULT_X28_Y24_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:q_partial_0|mult_n8s:auto_generated|result[0]         ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:q_partial_0|mult_n8s:auto_generated|mac_mult1      ;                            ; DSPMULT_X28_Y14_N0 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:a1_prod|mult_i8s:auto_generated|mac_out2              ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:a1_prod|mult_i8s:auto_generated|mac_mult1          ;                            ; DSPMULT_X28_Y15_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_o8s:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_o8s:auto_generated|mac_mult3 ;                            ; DSPMULT_X28_Y12_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_o8s:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_o8s:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y13_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:a1_prod|mult_i8s:auto_generated|mac_out4              ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:a1_prod|mult_i8s:auto_generated|mac_mult3          ;                            ; DSPMULT_X28_Y11_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:b1_prod|mult_g8s:auto_generated|mac_out2              ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:b1_prod|mult_g8s:auto_generated|mac_mult1          ;                            ; DSPMULT_X28_Y17_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:b1_prod|mult_g8s:auto_generated|mac_out4              ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fpUnit:u0|fpDivWrapper:fdiv|fpDiv:fpDiv_inst|fpDiv_altfp_div_jth:fpDiv_altfp_div_jth_component|fpDiv_altfp_div_pst_jge:altfp_div_pst1|lpm_mult:b1_prod|mult_g8s:auto_generated|mac_mult3          ;                            ; DSPMULT_X28_Y18_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_out8                                ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y1_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult7                            ;                            ; DSPMULT_X28_Y1_N0  ; Signed              ;                                ; no                    ; yes                   ; no                ;                 ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_out6                                ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y2_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult5                            ;                            ; DSPMULT_X28_Y2_N0  ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_out4                                ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y3_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult3                            ;                            ; DSPMULT_X28_Y3_N0  ; Variable            ;                                ; no                    ; yes                   ; no                ;                 ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_out2                                ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y4_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_cordic_m_a8e:ccc_cordic_m|lpm_mult:cmx|mult_feo:auto_generated|mac_mult1                            ;                            ; DSPMULT_X28_Y4_N0  ; Variable            ;                                ; no                    ; yes                   ; no                ;                 ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_out2                            ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y9_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult1                        ;                            ; DSPMULT_X28_Y9_N0  ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_out6                            ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y5_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult5                        ;                            ; DSPMULT_X28_Y5_N0  ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_out4                            ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y6_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|sinus_altfp_sincos_range_79c:crr_fp_range1|lpm_mult:mult23x56|mult_nlo:auto_generated|mac_mult3                        ;                            ; DSPMULT_X28_Y6_N0  ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|lpm_mult:cmul|mult_d7o:auto_generated|mac_out8                                                                            ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|lpm_mult:cmul|mult_d7o:auto_generated|mac_mult7                                                                        ;                            ; DSPMULT_X28_Y21_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|lpm_mult:cmul|mult_d7o:auto_generated|mac_out6                                                                            ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|lpm_mult:cmul|mult_d7o:auto_generated|mac_mult5                                                                        ;                            ; DSPMULT_X28_Y22_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|lpm_mult:cmul|mult_d7o:auto_generated|mac_out4                                                                            ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|lpm_mult:cmul|mult_d7o:auto_generated|mac_mult3                                                                        ;                            ; DSPMULT_X28_Y20_N0 ; Variable            ;                                ; no                    ; yes                   ; no                ;                 ;
; sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|lpm_mult:cmul|mult_d7o:auto_generated|mac_out2                                                                            ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    sin:iSinus|sinus:s|sinus_altfp_sincos_cue:sinus_altfp_sincos_cue_component|lpm_mult:cmul|mult_d7o:auto_generated|mac_mult1                                                                        ;                            ; DSPMULT_X28_Y19_N0 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------------+
; Other Routing Usage Summary                            ;
+-----------------------------+--------------------------+
; Other Routing Resource Type ; Usage                    ;
+-----------------------------+--------------------------+
; Block interconnects         ; 18,904 / 54,004 ( 35 % ) ;
; C16 interconnects           ; 98 / 2,100 ( 5 % )       ;
; C4 interconnects            ; 8,527 / 36,000 ( 24 % )  ;
; Direct links                ; 3,920 / 54,004 ( 7 % )   ;
; Global clocks               ; 2 / 16 ( 13 % )          ;
; Local interconnects         ; 4,943 / 18,752 ( 26 % )  ;
; R24 interconnects           ; 186 / 1,900 ( 10 % )     ;
; R4 interconnects            ; 10,867 / 46,920 ( 23 % ) ;
+-----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.89) ; Number of LABs  (Total = 949) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 14                            ;
; 2                                           ; 7                             ;
; 3                                           ; 14                            ;
; 4                                           ; 10                            ;
; 5                                           ; 16                            ;
; 6                                           ; 19                            ;
; 7                                           ; 14                            ;
; 8                                           ; 12                            ;
; 9                                           ; 20                            ;
; 10                                          ; 35                            ;
; 11                                          ; 18                            ;
; 12                                          ; 20                            ;
; 13                                          ; 36                            ;
; 14                                          ; 47                            ;
; 15                                          ; 86                            ;
; 16                                          ; 581                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.49) ; Number of LABs  (Total = 949) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 707                           ;
; 1 Clock enable                     ; 470                           ;
; 1 Sync. clear                      ; 34                            ;
; 1 Sync. load                       ; 42                            ;
; 2 Clock enables                    ; 162                           ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.94) ; Number of LABs  (Total = 949) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 9                             ;
; 2                                            ; 6                             ;
; 3                                            ; 4                             ;
; 4                                            ; 13                            ;
; 5                                            ; 10                            ;
; 6                                            ; 12                            ;
; 7                                            ; 10                            ;
; 8                                            ; 10                            ;
; 9                                            ; 14                            ;
; 10                                           ; 10                            ;
; 11                                           ; 7                             ;
; 12                                           ; 18                            ;
; 13                                           ; 14                            ;
; 14                                           ; 22                            ;
; 15                                           ; 75                            ;
; 16                                           ; 148                           ;
; 17                                           ; 35                            ;
; 18                                           ; 34                            ;
; 19                                           ; 36                            ;
; 20                                           ; 33                            ;
; 21                                           ; 31                            ;
; 22                                           ; 27                            ;
; 23                                           ; 53                            ;
; 24                                           ; 28                            ;
; 25                                           ; 20                            ;
; 26                                           ; 46                            ;
; 27                                           ; 42                            ;
; 28                                           ; 28                            ;
; 29                                           ; 16                            ;
; 30                                           ; 33                            ;
; 31                                           ; 18                            ;
; 32                                           ; 86                            ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 10.54) ; Number of LABs  (Total = 949) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 2                             ;
; 1                                                ; 25                            ;
; 2                                                ; 20                            ;
; 3                                                ; 25                            ;
; 4                                                ; 32                            ;
; 5                                                ; 36                            ;
; 6                                                ; 48                            ;
; 7                                                ; 55                            ;
; 8                                                ; 75                            ;
; 9                                                ; 79                            ;
; 10                                               ; 87                            ;
; 11                                               ; 62                            ;
; 12                                               ; 54                            ;
; 13                                               ; 67                            ;
; 14                                               ; 60                            ;
; 15                                               ; 43                            ;
; 16                                               ; 131                           ;
; 17                                               ; 26                            ;
; 18                                               ; 4                             ;
; 19                                               ; 3                             ;
; 20                                               ; 4                             ;
; 21                                               ; 2                             ;
; 22                                               ; 6                             ;
; 23                                               ; 0                             ;
; 24                                               ; 0                             ;
; 25                                               ; 0                             ;
; 26                                               ; 0                             ;
; 27                                               ; 1                             ;
; 28                                               ; 0                             ;
; 29                                               ; 0                             ;
; 30                                               ; 1                             ;
; 31                                               ; 0                             ;
; 32                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 18.48) ; Number of LABs  (Total = 949) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 6                             ;
; 3                                            ; 23                            ;
; 4                                            ; 17                            ;
; 5                                            ; 10                            ;
; 6                                            ; 9                             ;
; 7                                            ; 12                            ;
; 8                                            ; 14                            ;
; 9                                            ; 21                            ;
; 10                                           ; 29                            ;
; 11                                           ; 27                            ;
; 12                                           ; 35                            ;
; 13                                           ; 54                            ;
; 14                                           ; 37                            ;
; 15                                           ; 48                            ;
; 16                                           ; 56                            ;
; 17                                           ; 52                            ;
; 18                                           ; 47                            ;
; 19                                           ; 37                            ;
; 20                                           ; 49                            ;
; 21                                           ; 44                            ;
; 22                                           ; 53                            ;
; 23                                           ; 35                            ;
; 24                                           ; 27                            ;
; 25                                           ; 24                            ;
; 26                                           ; 19                            ;
; 27                                           ; 22                            ;
; 28                                           ; 17                            ;
; 29                                           ; 27                            ;
; 30                                           ; 27                            ;
; 31                                           ; 34                            ;
; 32                                           ; 1                             ;
; 33                                           ; 2                             ;
; 34                                           ; 6                             ;
; 35                                           ; 22                            ;
; 36                                           ; 3                             ;
; 37                                           ; 2                             ;
; 38                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Critical Warning (138069): Setting INCREMENTAL_COMPILATION to "OFF" is no longer supported. Assignment is ignored. To disable partitions, set the IGNORE_PARTITIONS global assignment to "ON" instead.
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP2C20F484C7 for design "DE1_TOP"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (15564): Compensate clock of PLL "audio_clock_gen:gen|audio_clock_gen_0002:audio_clock_gen_inst|altpll:DE_Clock_Generator_Audio|pll" has been set to clock1
Info (15535): Implemented PLL "audio_clock_gen:gen|audio_clock_gen_0002:audio_clock_gen_inst|altpll:DE_Clock_Generator_Audio|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 14, clock division of 31, and phase shift of 0 degrees (0 ps) for audio_clock_gen:gen|audio_clock_gen_0002:audio_clock_gen_inst|altpll:DE_Clock_Generator_Audio|_clk1 port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 4 pins of 283 total pins
    Info (169086): Pin SD_DAT3 not assigned to an exact location on the device
    Info (169086): Pin SD_CMD not assigned to an exact location on the device
    Info (169086): Pin SD_DAT not assigned to an exact location on the device
    Info (169086): Pin SD_CLK not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DE1_TOP.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node audio_clock_gen:gen|audio_clock_gen_0002:audio_clock_gen_inst|altpll:DE_Clock_Generator_Audio|_clk1 (placed in counter C0 of PLL_3)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G11
Info (176353): Automatically promoted node CLOCK_50 (placed in PIN L1 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 257 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 175 register duplicates
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 4 (unused VREF, 3.3V VCCIO, 0 input, 1 output, 3 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 40 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 32 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 28 total pin(s) used --  15 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 38 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has 3.3V VCCIO pins. 36 total pin(s) used --  3 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 31 total pin(s) used --  5 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 36 total pin(s) used --  4 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 41 total pin(s) used --  2 pins available
Warning (15058): PLL "audio_clock_gen:gen|audio_clock_gen_0002:audio_clock_gen_inst|altpll:DE_Clock_Generator_Audio|pll" is in normal or source synchronous mode with output clock "compensate_clock" set to clk[1] that is not fully compensated because it feeds an output pin -- only PLLs in zero delay buffer mode can fully compensate output pins
Warning (15064): PLL "audio_clock_gen:gen|audio_clock_gen_0002:audio_clock_gen_inst|altpll:DE_Clock_Generator_Audio|pll" output port clk[1] feeds output pin "AUD_XCK" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:03
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:24
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 20% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 30% of the available device resources in the region that extends from location X12_Y14 to location X24_Y27
Info (170194): Fitter routing operations ending: elapsed time is 00:00:10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 12.73 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 256 output pins without output pin load capacitance assignment
    Info (306007): Pin "SD_DAT3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_CMD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_DAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "I2C_SDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_ADCLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_DACLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_BCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "UART_TXD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_LDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_UDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_RAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_BA_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_BA_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CKE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_UB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_LB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "TDO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "I2C_SCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_HS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_VS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_DACDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_XCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:04
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169064): Following 102 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin SD_DAT3 has a permanently disabled output enable
    Info (169065): Pin SD_CMD has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[0] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[1] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[2] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[3] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[4] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[5] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[6] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[7] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[8] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[9] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[10] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[11] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[12] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[13] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[14] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[15] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[0] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[1] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[2] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[3] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[4] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[5] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[6] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[7] has a permanently disabled output enable
    Info (169065): Pin SD_DAT has a permanently disabled output enable
    Info (169065): Pin AUD_ADCLRCK has a permanently disabled output enable
    Info (169065): Pin AUD_DACLRCK has a permanently disabled output enable
    Info (169065): Pin AUD_BCLK has a permanently disabled output enable
    Info (169065): Pin GPIO_0[0] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[1] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[2] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[3] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[4] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[5] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[6] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[7] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[8] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[9] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[10] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[11] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[12] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[13] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[14] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[15] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[16] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[17] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[18] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[19] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[20] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[21] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[22] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[23] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[24] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[25] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[26] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[27] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[28] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[29] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[30] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[31] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[32] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[33] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[34] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[35] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[0] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[1] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[2] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[3] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[4] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[5] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[6] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[7] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[8] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[9] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[10] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[11] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[12] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[13] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[14] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[15] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[16] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[17] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[18] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[19] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[20] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[21] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[22] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[23] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[24] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[25] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[26] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[27] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[28] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[29] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[30] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[31] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[32] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[33] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[34] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[35] has a permanently disabled output enable
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file G:/Projects/FPGAGuitarProcessor/DE1_TOP/DE1_TOP.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 10 warnings
    Info: Peak virtual memory: 1318 megabytes
    Info: Processing ended: Wed May 02 22:56:04 2018
    Info: Elapsed time: 00:00:54
    Info: Total CPU time (on all processors): 00:01:38


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in G:/Projects/FPGAGuitarProcessor/DE1_TOP/DE1_TOP.fit.smsg.


