<?xml version="1.0" encoding="UTF-8"?>
<DARoots Version="1" Minor="26">
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/verilog/counter_50.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/counter_50.v"/>
        <Attr Name="ImportTime" Val="1546569850"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/counter_49.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/counter_49.v"/>
        <Attr Name="ImportTime" Val="1546569850"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/counter_48.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/counter_48.v"/>
        <Attr Name="ImportTime" Val="1546569850"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/counter_47.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/counter_47.v"/>
        <Attr Name="ImportTime" Val="1546569850"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/counter_46.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/counter_46.v"/>
        <Attr Name="ImportTime" Val="1546569850"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/counter_45.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/counter_45.v"/>
        <Attr Name="ImportTime" Val="1546569850"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/alu_adder_25.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/alu_adder_25.v"/>
        <Attr Name="ImportTime" Val="1546569850"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/pwm_44.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/pwm_44.v"/>
        <Attr Name="ImportTime" Val="1546569850"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/pwm_43.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/pwm_43.v"/>
        <Attr Name="ImportTime" Val="1546569850"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/pwm_42.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/pwm_42.v"/>
        <Attr Name="ImportTime" Val="1546569850"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/pwm_41.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/pwm_41.v"/>
        <Attr Name="ImportTime" Val="1546569850"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/pwm_40.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/pwm_40.v"/>
        <Attr Name="ImportTime" Val="1546569850"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/pwm_39.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/pwm_39.v"/>
        <Attr Name="ImportTime" Val="1546569850"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/pipeline_29.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/pipeline_29.v"/>
        <Attr Name="ImportTime" Val="1546569850"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/digit_lut_36.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/digit_lut_36.v"/>
        <Attr Name="ImportTime" Val="1546569850"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/decoder_37.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/decoder_37.v"/>
        <Attr Name="ImportTime" Val="1546569850"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/counter_38.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/counter_38.v"/>
        <Attr Name="ImportTime" Val="1546569850"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/counter_35.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/counter_35.v"/>
        <Attr Name="ImportTime" Val="1546569850"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/counter_24.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/counter_24.v"/>
        <Attr Name="ImportTime" Val="1546569850"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/alu_shift_28.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/alu_shift_28.v"/>
        <Attr Name="ImportTime" Val="1546569850"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/alu_cmp_26.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/alu_cmp_26.v"/>
        <Attr Name="ImportTime" Val="1546569850"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/alu_boole_27.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/alu_boole_27.v"/>
        <Attr Name="ImportTime" Val="1546569850"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/tracks_rom_23.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/tracks_rom_23.v"/>
        <Attr Name="ImportTime" Val="1546569850"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/reset_conditioner_7.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/reset_conditioner_7.v"/>
        <Attr Name="ImportTime" Val="1546569850"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/multi_seven_seg_20.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/multi_seven_seg_20.v"/>
        <Attr Name="ImportTime" Val="1546569850"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/matrix_display_1.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/matrix_display_1.v"/>
        <Attr Name="ImportTime" Val="1546569850"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/matrix_decoder_4.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/matrix_decoder_4.v"/>
        <Attr Name="ImportTime" Val="1546569850"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/map_to_display_3.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/map_to_display_3.v"/>
        <Attr Name="ImportTime" Val="1546569850"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/map_rom_2.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/map_rom_2.v"/>
        <Attr Name="ImportTime" Val="1546569850"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/edge_detector_8.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/edge_detector_8.v"/>
        <Attr Name="ImportTime" Val="1546569850"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/counter_22.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/counter_22.v"/>
        <Attr Name="ImportTime" Val="1546569850"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/counter_21.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/counter_21.v"/>
        <Attr Name="ImportTime" Val="1546569850"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/control_n_6.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/control_n_6.v"/>
        <Attr Name="ImportTime" Val="1546569850"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/button_conditioner_12.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/button_conditioner_12.v"/>
        <Attr Name="ImportTime" Val="1546569850"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/alu_main_5.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/alu_main_5.v"/>
        <Attr Name="ImportTime" Val="1546569850"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/mojo_top_0.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/mojo_top_0.v"/>
        <Attr Name="ImportTime" Val="1546569850"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="mojo_top_0"/>
      <Option Name="TopLib" Val="work"/>
      <Option Name="TopRTLFile" Val="$PSRCDIR/sources_1/imports/verilog/mojo_top_0.v"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
</DARoots>
