 2
電路效能參數，這也大幅增加在測試與驗證過
程當中的成本。 
本研究計畫中，對於管線式(pipelined)ADC
提出一種基於轉換碼(transition code)的測試方
式與相關電路硬體。只需驗證少量轉換碼便可
利用簡單的數位可測試性(design for test, DFT)
電路來驗證管線式 ADC 之非線性誤差 INL 與
DNL。而對於電流導向式(current-steering) DAC
電路，則利用電流模式取樣差分電路提高取樣
電流之精確度並控制電流控制振盪器(ICO)。利
用「選擇碼」(selected-code method)的測試方式
來取代傳統上的「全數位碼」(all-code method)
測試方式來節省測試時間。 
 
三、 研究報告內容 
1. 文獻探討 
對於ADC之非線性誤差偵測的技術而言，
主要可以分成「以模型為基礎」(model based 
method)[6-10] 、「 選 擇 碼 」 (selected-code 
method)[11], [12] 與「數位誤差校正(digital error 
correction, DEC)」[13-16]三種方式。 
在模型為基礎的方法中，需要建立相對應
電路規格之ADC模型。可解析的待測量通常會
遠少於ADC之總數位碼之數目，因此這些方法
有一定的侷限性。有限的ADC電路之解析度
(resolution) 會 造 成 不 可 避 免 的 截 斷 誤 差
(truncation error)；另外，模型的準確性也大大
影響了ADC的線性度測試之結果。 
而在選擇碼為基礎的方法中，在[11]發現到
ADC的非線性事實上所造成的是規律且重複的
誤差，因此所需驗證的數位碼之數目是有限
的。這也代表在較短的測試時間之下，也能得
到足夠正確的測試結果。然而在以選擇碼為基
礎的方法中，需要先行知道ADC電路的硬體架
構，因為不同的硬體架構對應到不同的選擇碼。 
數位誤差校正的技巧除應用於管線式ADC
之校正外，亦可延伸應用於以選擇碼為基礎的
測試方法中，然而卻僅限於1位元管線式ADC之
架構，因此大幅限制了實用性。 
而對於 DAC 之非線性誤差偵測的技術而
言，在[17]與[18]，DAC之誤差的測試參數直接
儲存和檢查，以檢查是否有任何的誤差超過±0.5 
LSB 的範圍。然而多精密電壓參考和增益放大
器的設計相當困難，限制了它的可行性。為了
減少參考電壓數目，可以採用可變增益放大器
[19]。但是相關週邊電路的對稱性(matching)卻
不易達成。在[20]，利用線性斜坡的時間差來評
估每一個準位步階(step)大小，但是非單調性會
造成測試誤判。在[21]，DAC 輸出電壓用於控
制壓控振盪器(voltage controlled oscillator, VCO)
和獲得誤差範圍的頻率變化。然而，這一種方
法要求 VCO的線性度要優於 DAC本身，這會
大幅增加電路設計的難度。 
 
2. 研究方法 
在本計畫中，對於管線式 ADC的部份，提
出一種「基於轉換碼的測試方式」與相關電路硬
體。只需驗證少量轉換碼便可利用簡單的數位
DFT電路來驗證管線式ADC之非線性誤差 INL
與 DNL。而對於電流導向式 DAC 則提出「電
流模式 BIST 方案」，電流模式採樣差分電路不
僅能夠限制 DAC 電路的輸出範圍用以來提昇
DAC電路本身之線性度，提高取樣電流之精確
度，而且還能接著來控制電流控制振盪器。所
提出的測試方案能夠以低成本與高正確性來估
算DAC電路的靜態參數，包括DNL誤差和 INL
誤差。茲分述如下： 
 
3. 管線式 ADC基於轉換碼的測試方式 
管線式 ADC 每一級(stage)都會有 MDAC 
(multiple DAC)如圖一所示，MDAC的增益誤差
(gain error)會造成每一級增益誤差並使得 DAC
電位值偏離理想值，影響管線式ADC之線性度。 
對於每一級 1.5位元(1.5-bit/stage)之 N位元
管線式 ADC 而言，若第一級有增益誤差(其他
級假設為理想)，則轉移函數會如圖二所示，在
第 3/8×2N與 5/8×2N會有大量跳動，而其他區域
會有相同斜率(小於理想值)。這就代表只需觀測
在第一級轉換碼周圍的數位碼即可獲得整體轉
移函數之全貌。 
 4
應用上述之技巧，設計一個 12-bit 管線式
ADC，整體晶片佈局之照片圖如圖七所示。並
且把利用所提出之方法，即「基於轉換碼的測
試方式」應用在此 12-bit管線式 ADC上之測試
結果與採用傳統直方圖(histogram)來驗證同樣
的 12-bit管線式 ADC之結果相比較於圖八與圖
九，可發現有相當之ㄧ致性。 
Stop
Start
Detect 
Transition Codes
Estimate
ADC Offset 
Test 
Transition Codes
Fill results in 
Un-selected 
Transition Codes 
Calculate
INL/DNL
Identify if out 
of range occurs
Step 1
Step 2
Step 3
Step 4
Step 5
Identify if missing
codes appear
 
圖六、整體測試流程 
SHA
Stage
1
Stage
2
Stage
3
Stage
4
Stage
5
Stage
6
Stage
7
Stage
8
Stage
9
Stage
10
last
DEC 
&DfT
 
圖七、晶片照片圖 
500 1000 1500 2000 2500 3000 3500 4000-0.5
0
0.5
LS
B
 @
 1
2-
b 
le
ve
l
500 1000 1500 2000 2500 3000 3500 4000-0.5
0
0.5
LS
B 
@
 1
2-
b 
le
ve
l
DNL from Histogram Based Method (- 0.37 LSB< DNL < 0.37 LSB)
DNL from Transition Code Based Method (-0.22 LSB< DNL < 0.22 LSB)
Digital Code
Digital Code  
圖八、DNL測試結果比較圖 
500 1000 1500 2000 2500 3000 3500 4000-1
-0.5
0
0.5
1
LS
B
 @
 1
2-
b 
le
ve
l
500 1000 1500 2000 2500 3000 3500 4000-1
-0.5
0
0.5
1
LS
B
 @
 1
2-
b 
le
ve
l
INL from Histogram Based Method (- 0.67 LSB< INL < 0.61 LSB)
INL from Transition Code Based Method (-0.53 LSB< INL < 0.79 LSB)
Digital Code
Digital Code  
圖九、INL測試結果比較圖 
 
4. 電流導向式 DAC基於轉換碼的測試方式 
首要的研究課題即是對於 current-steering 
DAC電路規格中，相當重要的線性度(linearity)
規格，規劃將藉由量測電流差和搭配選擇碼
(selected-code)的測試方法，來大幅度來降低數
位類比轉換器所需耗費的測試時間，並且減少
對於高精確度量測儀器的需求。而所提出之測
試方法則可以如圖十之圖所示。電路驗證概念
之示意圖可如圖十一所示，將電路分成兩部分
執行驗證，而非執行傳統的全數位碼驗證(all 
code testing)，根據此安排可減少約 85%的驗證
時間，並且使得每一個數位碼轉換過程當中對
應有接近的電流值。最終並可以基於此概念來
開發出容易以積體電路製程技術來實現的驗證
技術。 
 6
INL yield >99%
The standard deviation 
of unit current cell 
σ(I)/I
1. Process parameters Aβ, AVT
2. Gate overdrive voltage (VGS-VT)
IFS
W=? , L=?
Finite output impedance
Zreq=NRL/4Q
( ) 222
2
4 2
( )
VT
GS T
IAWL A
V V Iβ
σ⎛ ⎞⎛ ⎞= + ⎜ ⎟⎜ ⎟−⎝ ⎠ ⎝ ⎠
2
2
(2 1)( )
FS
N
ox GS T
IW
L C V Vµ= − −
 
圖十三、單位電流源的設計準則與流程 
而為了要能夠藉由所觀察到的電流值來重
建 current-steering DAC電路之輸出曲線，我們
採用了在式(2)當中之數學關係來估計每一個電
流級距(step size)所相對應之電流值。接下來便
利用式 (2)當中之數學關係再來預估整體
current-steering DAC 之轉移函數，跟據此預估
之轉移函數而來估計 current-steering DAC之線
性度規格。 
 
0 1 0
1 2 1 0
3 4 2 1 0
7 8 3 2 1 0
15 16 4 3 2 1 0
31 0 0 4 3 2 1 0
31 1 1 4 3 2 1 0
31 31 30 4 3 2 1
    
    
    ( )
    ( )
  ( )
  ( )
  ( )
           ........
 (
T
T
T
I B
I B B
I B B B
I B B B B
I B B B B B
I T B B B B B
I T B B B B B
I T B B B B
→
→
→
→
→
→
→
→
∆ =
∆ = −
∆ = − +
∆ = − + +
∆ = − + + +
∆ = − + + + +
∆ = − + + + +
∆ = − + + + + 0 )B
     (2) 
本計畫中所採用的 10 位元 current-steering 
DAC 電路是由 5 位元的高位元部份 (most 
significant bit, MSB)與 5 位元的低位元部份
(least significant bit, LSB)所組成。因此其全範圍
(full scale, FS)可以表示如式(3)所示。 
4 30
9
31(2 1) 2
0 0
2 i ii Ti
i i
FS I I− →− →= =
= ×∆ + ∆∑ ∑         (3) 
由式(3)觀察到所需執行觀測的次數將只會有 36
次，對比於傳統上 1024次的觀測次數而言，可
以大幅度降低測試所需時間。 
而DNL誤差與 INL誤差則可利用下面三個
數學式的關係來進行分析，其中(4)式代表每一
個最小單位之對應電流值(參數 N 指 DAC 電路
解析度)，(5)式代表 DNL，(6)式代表 INL。 
2 1LSBa N
FSI = −                           (4) 
( 1) 1      1, 2,..., 2 2j j Nj
LSBa
I
DNL i
I
− →∆= − = −           (5) 
1
     1, 2,..., 2 2
i
N
i j
j
INL DNL i
=
= = −∑         (6) 
在本計畫之中所提出之內建自我測試架構
中所需要的「電流模式取樣差分電路
(current-mode sample-and-difference circuit)」，
是用來提高取樣電流之精確度並且控制「電流
控制振盪器(ICO)」之輸出震盪頻率。此電流模
式取樣差分電路基本上是由圖十四之電流複製
器(current copier)來達成。利用電流複製器會比
傳統上利用電流鏡(current mirror)實現具有更佳
之正確性。而相對應之時序控制信號 S0、S1與
S2亦表示於圖十四。 
圖十四、電流模式取樣差分電路之示意圖 
整體之電流控制振盪器，即 ICO 則可以表
示如圖十四所示，需要「電流模式取樣差分電
路」、「自我偏壓電流源 (self-biased current 
source)」以及「N型對稱負載之延遲元件(delay 
element with NMOS symmetric element)」來構成
一個基本的延遲元件。再透過圖十五所示之基
本的延遲元件，可以再進行適當的電路連接以
構成環形震盪器電路如圖十六所示，則可以藉
此將 current-steering DAC電路的電流輸出轉換
 8
0 200 400 600 800 1000 1200
-0.6
-0.5
-0.4
-0.3
-0.2
-0.1
0
0.1
0.2
0.3
DAC input code
IN
L 
[L
S
B
]
The measured INL
 
圖十九、INL誤差 
 
四、 結果與討論 
在此研究計畫之中，我們針對類比/混合訊
號電路中，相當重要的 ADC與 DAC電路之「驗
證流程的開發」與「驗證用之周邊電路的設計」
開發相關的技術。以期能夠達到在合理的成本
之下，研究發展出針對於 ADC與 DAC電路兼
具有驗證之高可靠度以及容易實現之驗證流程
與周邊電路的目標。 
在ADC電路的部份，我們針對管線式ADC
提出一種基於轉換碼的測試方式與相關電路硬
體。只需驗證少量轉換碼便可利用簡單的數位
DFT電路來驗證管線式ADC之非線性誤差 INL
與 DNL。解決了比較器偏移對於測試誤差的干
擾。另外，所外加之額外電路也不會造成果量
之負載效應與硬體成本。應用所提出之技巧於
12-bit管線式 ADC上之測試結果與採用傳統直
方圖來驗證同樣的 12-bit管線式 ADC之結果除
了有相當之ㄧ致性外，測試時間也大幅減少。
事實上，所提出之技巧可以應用於採用 DEC技
術的任意 ADC電路。 
而對於 DAC電路部份，我們針對於電流導
向式 DAC，利用電流模式取樣差分電路提高取
樣電流之精確度並控制電流控制振盪器。利用
「選擇碼」的測試方式來取代傳統上的「全數
位碼」測試方式來節省測試時間。所提出之 BIST
方案，測試時間和成本大大降低，因為該功能
的改進了傳統上的分割方法。對於 10-bit 電流
導向式 DAC 而言，只有 36 個需要測量的數位
碼，而不是傳統全數位碼的在 1024個需要測量
的量。因此，測試時間縮短至約傳統的 3.5％，
降低測試成本的效果相當顯著。 
 
五、 計畫成果自評與致謝 
非常感謝國科會(NSC 98-2218-E-151-006-)
大力贊助，提供資源進行研究，使得本計畫能
夠順利進行。 
藉由本計畫之進行，主要建立本實驗室之
研究人力具備類比與混合信號電路設計與測
試、可測試性設計、積體電路可靠性分析、數
理統計分析等領域之基本知識。 
並提出基於「轉換碼」的測試方式來驗證
管線式 ADC 之非線性誤差 INL 與 DNL；另提
出電流模式 BIST方案，利用「選擇碼」的測試
方式來驗證電流導向式 DAC之非線性。 
本計畫之相關成果已發表於 IEEE TVLSI
與 JETTA等國際期刊。亦有本計畫之中關於積
體電路測試與驗證方面之衍生研究成果正於
JETTA 期刊審查當中；以及本計畫之中關於積
體電路設計方面之衍生研究成果正於 IEEE 
JESTCAS期刊審查當中。相關積體電路之設計
與實作同時藉由執行本計畫而進行。 
六、 參考文獻 
[1] A. Sehgal, S.K. Goel, E.J. Marinissen, and K. 
Chakrabarty “IEEE P1500-compliant test 
wrapper design for hierarchical cores,” in Proc. 
IEEE Int. Test Conf., 2004, pp.1203- 1212. 
[2] S. Koranne, “Design of reconfigurable access 
wrappers for embedded core based SoC test,” 
IEEE Trans. VLSI Syst., vol. 11, pp.955-960, 
2003. 
[3] H. Yi, J. Song, and S. Park, “Low-cost scan test 
for IEEE-1500-based SoC,” IEEE Trans. Instrum. 
Meas., 2008. 
[4] Standard Testability Method for Embedded 
Core-based Integrated Circuits. IEEE Std. 2007. 
[5] F. D. Silva, Yervant Zorian, and Lee Whetsel, 
“Overview of the IEEE P1500 standard,” in Proc. 
IEEE Int. Test Conf., Sep. 2003.pp. 988-997. 
[6] T. M. Souders and G. N. Stenbakken, “A 
comprehensive approach for modeling and testing 
analog and mixed-signal devices,” in Proc. IEEE 
Int. Test Conf., Washington, DC, Sep. 1990, pp. 
169–176. 
[7] G. N. Stenbakken and T. M. Souders, “Linear 
 1
國科會補助專題研究計畫項下出席國際學術會議心得報告 
                                     日期：100年 04月 12日 
一、參加會議經過 
ASP DAC 2011 會議於 2011 年 1 月 25 日至 1 月 28 日在日本橫濱的 PACIFICO 
Yokohama所舉行。PACIFICO Yokohama是以世界一流的會議設施來自許，並且在落成
之後已舉辦數次高規格之國際級會議。 
在會議當中，於 1月 25日的議程主要是由 tutorial所構成。包含了「Advanced CMOS 
Device Technologies」、「3D Integration」、「Post Silicon Debug」與「MPSoC: Multiprocessor 
System on Chip」等講題所構成。除了對於積體電路領域之從業人員與研究人員以外，對
於在研究所當中學習的學生也是相當有助益並且實際的講題內容。而由 1 月 26 日到 1
月 28 日的議程中，總共舉辦有三場精采演講的 Keynote speech，分別是「Non-Volatile 
Memory and Normally-Off Computing」、「Managing Increasing Complexity through 
Higher-Level of Abstraction: What the Past Has Taught Us about the Future」與「Robust 
Systems: From Clouds to Nanotubes」。「Non-Volatile Memory and Normally-Off Computing」
這一場演講由東芝的 Chief Researcher，Dr. Takayuki Kawahara 所提供。這一場演講探討
了非揮發性記憶體的研究現況與各方面的突破；「Managing Increasing Complexity through 
計畫編號 NSC-98-2218-E-151-006 
計畫名稱 類比數位轉換器測試理論與方法之開發 
出國人員
姓名 丁信文 
服務機構
及職稱 
國立高雄應用科技大學  
電子工程系助理教授 
會議時間 
100 年 1 月 22 日至
100年 1月 28日 
會議地點 日本橫濱 
會議名稱 16th Asia and South Pacific Design Automation Conference 
發表論文
題目 無 
 3
 
二、與會心得 
ASP DAC 2011是一個在電子設計、測試與自動化設計領域相當著名且重要的國際
會議。今年度，共有來自 26個國家的 335篇文章投稿。基於嚴格和徹底的審查與討論，
共選取 104 篇高水準的文章彙編成 26 個技術會議，所選取之文章不但在文章撰寫或技
術前瞻與創新部份皆具有相當高的品質與內容。 
在聆聽了許多技術論文報告之後，也可以在休息的時間和相關的學者進行討論，了
解他們對於該問題的想法並有近一步的討論。出席國際性會議對於研究人員是一種鼓
勵，除了了解到相關領域的研究外，也能和其他外國學者相互切磋討論，構思出新的想
法及研究主題。 
 
三、考察參觀活動(無是項活動者略) 
省略 
 
四、建議 
此次會議舉辦的相當成功，同時也藉由與會的機會可以多認識了幾位學者與相關的
研究人員，和這些學者與研究人員日後維持良好的互動，相信可以讓我在日後的研究工
作上有所幫助。 
 
五、攜回資料名稱及內容 
攜回會議論文光碟資料一份 
 
六、其他 
無額外補充內容 
 
98年度專題研究計畫研究成果彙整表 
計畫主持人：丁信文 計畫編號：98-2218-E-151-006- 
計畫名稱：類比數位轉換器測試理論與方法之開發 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 2 1 100%  
研究報告/技術報告 0 0 100%  
研討會論文 1 1 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 2 2 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
 
