Fitter report for PCI_SLAVE
Mon Jun 25 17:27:42 2007
Version 6.0 Build 202 06/20/2006 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Pin-Out File
  5. Fitter Resource Usage Summary
  6. Input Pins
  7. Output Pins
  8. Bidir Pins
  9. I/O Bank Usage
 10. All Package Pins
 11. Output Pin Default Load For Reported TCO
 12. Fitter Resource Utilization by Entity
 13. Delay Chain Summary
 14. Pad To Core Delay Chain Fanout
 15. Control Signals
 16. Global & Other Fast Signals
 17. Non-Global High Fan-Out Signals
 18. Interconnect Usage Summary
 19. LAB Logic Elements
 20. LAB-wide Signals
 21. LAB Signals Sourced
 22. LAB Signals Sourced Out
 23. LAB Distinct Inputs
 24. Fitter Device Options
 25. Fitter Messages
 26. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2006 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Mon Jun 25 17:27:41 2007         ;
; Quartus II Version                 ; 6.0 Build 202 06/20/2006 SP 1 SJ Full Version ;
; Revision Name                      ; PCI_SLAVE                                     ;
; Top-level Entity Name              ; PCI_SLAVE                                     ;
; Family                             ; Cyclone II                                    ;
; Device                             ; EP2C35F672C7                                  ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 200 / 33,216 ( < 1 % )                        ;
; Total registers                    ; 50                                            ;
; Total pins                         ; 394 / 475 ( 83 % )                            ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 0 / 483,840 ( 0 % )                           ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                                ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                 ;
+------------------------------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                  ;
+------------------------------------------------+--------------------------------+--------------------------------+
; Option                                         ; Setting                        ; Default Value                  ;
+------------------------------------------------+--------------------------------+--------------------------------+
; Device                                         ; EP2C35F672C7                   ;                                ;
; Use smart compilation                          ; Off                            ; Off                            ;
; Router Timing Optimization Level               ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                    ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                       ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                           ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing                    ; Off                            ; Off                            ;
; PowerPlay Power Optimization                   ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing     ; On                             ; On                             ;
; Limit to One Fitting Attempt                   ; Off                            ; Off                            ;
; Final Placement Optimizations                  ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations    ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                  ; 1                              ; 1                              ;
; PCI I/O                                        ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                          ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                      ; Off                            ; Off                            ;
; Auto Global Memory Control Signals             ; Off                            ; Off                            ;
; Auto Packed Registers -- Stratix II/Cyclone II ; Auto                           ; Auto                           ;
; Auto Delay Chains                              ; On                             ; On                             ;
; Auto Merge PLLs                                ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs              ; Off                            ; Off                            ;
; Fitter Effort                                  ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                ; Normal                         ; Normal                         ;
; Auto Global Clock                              ; On                             ; On                             ;
; Auto Global Register Control Signals           ; On                             ; On                             ;
; Always Enable Input Buffers                    ; Off                            ; Off                            ;
+------------------------------------------------+--------------------------------+--------------------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/DESIGNS/PCB/TRIC/VHDL/VHDL_v0.7/FPGA/PCI_SLAVE/PCI_SLAVE.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 200 / 33,216 ( < 1 % ) ;
;     -- Combinational with no register       ; 150                    ;
;     -- Register only                        ; 19                     ;
;     -- Combinational with a register        ; 31                     ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 133                    ;
;     -- 3 input functions                    ; 26                     ;
;     -- <=2 input functions                  ; 22                     ;
;     -- Register only                        ; 19                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 166                    ;
;     -- arithmetic mode                      ; 15                     ;
;                                             ;                        ;
; Total registers                             ; 50 / 33,216 ( < 1 % )  ;
; Total LABs                                  ; 29 / 2,076 ( 1 % )     ;
; User inserted logic elements                ; 0                      ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 394 / 475 ( 83 % )     ;
;     -- Clock pins                           ; 5 / 8 ( 63 % )         ;
; Global signals                              ; 3                      ;
; M4Ks                                        ; 0 / 105 ( 0 % )        ;
; Total memory bits                           ; 0 / 483,840 ( 0 % )    ;
; Total RAM block bits                        ; 0 / 483,840 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 3 / 16 ( 19 % )        ;
; Maximum fan-out node                        ; CLK~clkctrl            ;
; Maximum fan-out                             ; 50                     ;
; Highest non-global fan-out signal           ; state.read_dat_msb     ;
; Highest non-global fan-out                  ; 36                     ;
; Total fan-out                               ; 980                    ;
; Average fan-out                             ; 1.52                   ;
+---------------------------------------------+------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                   ;
+------------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name                   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLK                    ; P2    ; 1        ; 0            ; 18           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM0_RW_DAT_READ[0]  ; E25   ; 5        ; 65           ; 31           ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM0_RW_DAT_READ[10] ; L2    ; 2        ; 0            ; 24           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM0_RW_DAT_READ[11] ; R24   ; 6        ; 65           ; 17           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM0_RW_DAT_READ[12] ; AF14  ; 7        ; 33           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM0_RW_DAT_READ[13] ; Y22   ; 6        ; 65           ; 4            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM0_RW_DAT_READ[14] ; T18   ; 6        ; 65           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM0_RW_DAT_READ[15] ; AC10  ; 8        ; 20           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM0_RW_DAT_READ[16] ; U18   ; 7        ; 57           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM0_RW_DAT_READ[17] ; C23   ; 4        ; 63           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM0_RW_DAT_READ[18] ; L25   ; 5        ; 65           ; 23           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM0_RW_DAT_READ[19] ; N24   ; 5        ; 65           ; 20           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM0_RW_DAT_READ[1]  ; J25   ; 5        ; 65           ; 24           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM0_RW_DAT_READ[20] ; L23   ; 5        ; 65           ; 23           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM0_RW_DAT_READ[21] ; J26   ; 5        ; 65           ; 24           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM0_RW_DAT_READ[22] ; F25   ; 5        ; 65           ; 29           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM0_RW_DAT_READ[23] ; Y15   ; 7        ; 37           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM0_RW_DAT_READ[24] ; H3    ; 2        ; 0            ; 28           ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM0_RW_DAT_READ[25] ; G2    ; 2        ; 0            ; 28           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM0_RW_DAT_READ[26] ; R3    ; 1        ; 0            ; 17           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM0_RW_DAT_READ[27] ; M25   ; 5        ; 65           ; 20           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM0_RW_DAT_READ[28] ; P26   ; 6        ; 65           ; 19           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM0_RW_DAT_READ[29] ; AA23  ; 6        ; 65           ; 5            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM0_RW_DAT_READ[2]  ; P4    ; 1        ; 0            ; 17           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM0_RW_DAT_READ[30] ; U20   ; 6        ; 65           ; 12           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM0_RW_DAT_READ[31] ; V14   ; 8        ; 27           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM0_RW_DAT_READ[3]  ; J24   ; 5        ; 65           ; 26           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM0_RW_DAT_READ[4]  ; U10   ; 1        ; 0            ; 13           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM0_RW_DAT_READ[5]  ; AA24  ; 6        ; 65           ; 4            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM0_RW_DAT_READ[6]  ; W23   ; 6        ; 65           ; 9            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM0_RW_DAT_READ[7]  ; H26   ; 5        ; 65           ; 26           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM0_RW_DAT_READ[8]  ; B4    ; 3        ; 1            ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM0_RW_DAT_READ[9]  ; B24   ; 5        ; 65           ; 32           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM1_R_DAT_READ[0]   ; B25   ; 5        ; 65           ; 32           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM1_R_DAT_READ[10]  ; L4    ; 2        ; 0            ; 25           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM1_R_DAT_READ[11]  ; T22   ; 6        ; 65           ; 16           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM1_R_DAT_READ[12]  ; R7    ; 1        ; 0            ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM1_R_DAT_READ[13]  ; Y26   ; 6        ; 65           ; 8            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM1_R_DAT_READ[14]  ; U23   ; 6        ; 65           ; 13           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM1_R_DAT_READ[15]  ; AE16  ; 7        ; 40           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM1_R_DAT_READ[16]  ; J22   ; 5        ; 65           ; 31           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM1_R_DAT_READ[17]  ; K21   ; 5        ; 65           ; 25           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM1_R_DAT_READ[18]  ; H23   ; 5        ; 65           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM1_R_DAT_READ[19]  ; M21   ; 5        ; 65           ; 21           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM1_R_DAT_READ[1]   ; L24   ; 5        ; 65           ; 23           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM1_R_DAT_READ[20]  ; L20   ; 5        ; 65           ; 24           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM1_R_DAT_READ[21]  ; K24   ; 5        ; 65           ; 25           ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM1_R_DAT_READ[22]  ; H25   ; 5        ; 65           ; 26           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM1_R_DAT_READ[23]  ; AE7   ; 8        ; 16           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM1_R_DAT_READ[24]  ; H1    ; 2        ; 0            ; 27           ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM1_R_DAT_READ[25]  ; A4    ; 3        ; 1            ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM1_R_DAT_READ[26]  ; J9    ; 3        ; 5            ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM1_R_DAT_READ[27]  ; P3    ; 1        ; 0            ; 17           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM1_R_DAT_READ[28]  ; U9    ; 1        ; 0            ; 13           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM1_R_DAT_READ[29]  ; AC25  ; 6        ; 65           ; 6            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM1_R_DAT_READ[2]   ; L7    ; 2        ; 0            ; 24           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM1_R_DAT_READ[30]  ; U24   ; 6        ; 65           ; 13           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM1_R_DAT_READ[31]  ; Y14   ; 7        ; 37           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM1_R_DAT_READ[3]   ; K19   ; 5        ; 65           ; 25           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM1_R_DAT_READ[4]   ; W2    ; 1        ; 0            ; 10           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM1_R_DAT_READ[5]   ; Y23   ; 6        ; 65           ; 7            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM1_R_DAT_READ[6]   ; AA26  ; 6        ; 65           ; 8            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM1_R_DAT_READ[7]   ; K22   ; 5        ; 65           ; 28           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM1_R_DAT_READ[8]   ; J8    ; 2        ; 0            ; 31           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM1_R_DAT_READ[9]   ; K23   ; 5        ; 65           ; 25           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM2_R_DATA[0]       ; F26   ; 5        ; 65           ; 29           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM2_R_DATA[10]      ; R2    ; 1        ; 0            ; 17           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM2_R_DATA[11]      ; M20   ; 5        ; 65           ; 21           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM2_R_DATA[12]      ; V3    ; 1        ; 0            ; 11           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM2_R_DATA[13]      ; AE22  ; 7        ; 59           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM2_R_DATA[14]      ; U26   ; 6        ; 65           ; 13           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM2_R_DATA[15]      ; Y12   ; 8        ; 29           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM2_R_DATA[16]      ; B23   ; 4        ; 61           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM2_R_DATA[17]      ; L21   ; 5        ; 65           ; 24           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM2_R_DATA[18]      ; L6    ; 2        ; 0            ; 24           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM2_R_DATA[19]      ; R25   ; 6        ; 65           ; 17           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM2_R_DATA[1]       ; K18   ; 5        ; 65           ; 25           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM2_R_DATA[20]      ; T7    ; 1        ; 0            ; 11           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM2_R_DATA[21]      ; AC26  ; 6        ; 65           ; 6            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM2_R_DATA[22]      ; W25   ; 6        ; 65           ; 10           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM2_R_DATA[23]      ; W12   ; 8        ; 18           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM2_R_DATA[24]      ; C4    ; 3        ; 5            ; 36           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM2_R_DATA[25]      ; G3    ; 2        ; 0            ; 29           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM2_R_DATA[26]      ; L3    ; 2        ; 0            ; 24           ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM2_R_DATA[27]      ; N20   ; 5        ; 65           ; 21           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM2_R_DATA[28]      ; W1    ; 1        ; 0            ; 10           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM2_R_DATA[29]      ; AF22  ; 7        ; 59           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM2_R_DATA[2]       ; N25   ; 5        ; 65           ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM2_R_DATA[30]      ; V25   ; 6        ; 65           ; 11           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM2_R_DATA[31]      ; AC15  ; 7        ; 40           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM2_R_DATA[3]       ; T23   ; 6        ; 65           ; 16           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM2_R_DATA[4]       ; V1    ; 1        ; 0            ; 12           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM2_R_DATA[5]       ; U22   ; 6        ; 65           ; 9            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM2_R_DATA[6]       ; U21   ; 6        ; 65           ; 11           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM2_R_DATA[7]       ; AA15  ; 7        ; 40           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM2_R_DATA[8]       ; F2    ; 2        ; 0            ; 28           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM2_R_DATA[9]       ; G1    ; 2        ; 0            ; 28           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM3_R_DATA[0]       ; D26   ; 5        ; 65           ; 31           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM3_R_DATA[10]      ; K3    ; 2        ; 0            ; 26           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM3_R_DATA[11]      ; M19   ; 5        ; 65           ; 21           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM3_R_DATA[12]      ; P25   ; 6        ; 65           ; 19           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM3_R_DATA[13]      ; W21   ; 6        ; 65           ; 4            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM3_R_DATA[14]      ; V24   ; 6        ; 65           ; 10           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM3_R_DATA[15]      ; T8    ; 1        ; 0            ; 7            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM3_R_DATA[16]      ; N18   ; 5        ; 65           ; 29           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM3_R_DATA[17]      ; H19   ; 5        ; 65           ; 26           ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM3_R_DATA[18]      ; M5    ; 2        ; 0            ; 23           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM3_R_DATA[19]      ; K25   ; 5        ; 65           ; 22           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM3_R_DATA[1]       ; L19   ; 5        ; 65           ; 23           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM3_R_DATA[20]      ; V4    ; 1        ; 0            ; 11           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM3_R_DATA[21]      ; AB26  ; 6        ; 65           ; 7            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM3_R_DATA[22]      ; W26   ; 6        ; 65           ; 10           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM3_R_DATA[23]      ; AD10  ; 8        ; 22           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM3_R_DATA[24]      ; J4    ; 2        ; 0            ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM3_R_DATA[25]      ; H10   ; 3        ; 7            ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM3_R_DATA[26]      ; R5    ; 1        ; 0            ; 16           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM3_R_DATA[27]      ; P23   ; 6        ; 65           ; 18           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM3_R_DATA[28]      ; T6    ; 1        ; 0            ; 11           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM3_R_DATA[29]      ; AB25  ; 6        ; 65           ; 7            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM3_R_DATA[2]       ; N26   ; 5        ; 65           ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM3_R_DATA[30]      ; U25   ; 6        ; 65           ; 13           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM3_R_DATA[31]      ; AC11  ; 8        ; 22           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM3_R_DATA[3]       ; K26   ; 5        ; 65           ; 22           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM3_R_DATA[4]       ; V2    ; 1        ; 0            ; 12           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM3_R_DATA[5]       ; AA25  ; 6        ; 65           ; 8            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM3_R_DATA[6]       ; R19   ; 6        ; 65           ; 12           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM3_R_DATA[7]       ; AA13  ; 7        ; 35           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM3_R_DATA[8]       ; J2    ; 2        ; 0            ; 26           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM3_R_DATA[9]       ; K9    ; 3        ; 5            ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; DPRAM_ADDR_RST         ; T9    ; 1        ; 0            ; 16           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; INT_IN                 ; D13   ; 3        ; 31           ; 36           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; PCI_BEn[0]             ; G25   ; 5        ; 65           ; 27           ; 0           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; PCI_BEn[1]             ; G24   ; 5        ; 65           ; 28           ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; PCI_FRAMEn             ; G26   ; 5        ; 65           ; 27           ; 1           ; 12                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; PCI_IRDYn              ; C13   ; 3        ; 31           ; 36           ; 2           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_RW_DAT_READ[0]    ; P18   ; 5        ; 65           ; 29           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_RW_DAT_READ[10]   ; M4    ; 2        ; 0            ; 23           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_RW_DAT_READ[11]   ; N23   ; 5        ; 65           ; 20           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_RW_DAT_READ[12]   ; U2    ; 1        ; 0            ; 13           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_RW_DAT_READ[13]   ; AD23  ; 7        ; 61           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_RW_DAT_READ[14]   ; T19   ; 6        ; 65           ; 12           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_RW_DAT_READ[15]   ; AE13  ; 8        ; 31           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_RW_DAT_READ[16]   ; J20   ; 5        ; 65           ; 30           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_RW_DAT_READ[17]   ; H24   ; 5        ; 65           ; 27           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_RW_DAT_READ[18]   ; T10   ; 1        ; 0            ; 16           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_RW_DAT_READ[19]   ; R4    ; 1        ; 0            ; 16           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_RW_DAT_READ[1]    ; J21   ; 5        ; 65           ; 30           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_RW_DAT_READ[20]   ; R6    ; 1        ; 0            ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_RW_DAT_READ[21]   ; V22   ; 6        ; 65           ; 6            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_RW_DAT_READ[22]   ; T21   ; 6        ; 65           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_RW_DAT_READ[23]   ; AB12  ; 8        ; 24           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_RW_DAT_READ[24]   ; F1    ; 2        ; 0            ; 28           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_RW_DAT_READ[25]   ; J3    ; 2        ; 0            ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_RW_DAT_READ[26]   ; P7    ; 1        ; 0            ; 15           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_RW_DAT_READ[27]   ; R20   ; 6        ; 65           ; 16           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_RW_DAT_READ[28]   ; U7    ; 1        ; 0            ; 10           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_RW_DAT_READ[29]   ; V21   ; 6        ; 65           ; 3            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_RW_DAT_READ[2]    ; L10   ; 2        ; 0            ; 23           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_RW_DAT_READ[30]   ; W24   ; 6        ; 65           ; 9            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_RW_DAT_READ[31]   ; AC12  ; 8        ; 24           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_RW_DAT_READ[3]    ; M22   ; 5        ; 65           ; 22           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_RW_DAT_READ[4]    ; U4    ; 1        ; 0            ; 12           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_RW_DAT_READ[5]    ; AE23  ; 7        ; 63           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_RW_DAT_READ[6]    ; V23   ; 6        ; 65           ; 10           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_RW_DAT_READ[7]    ; R8    ; 1        ; 0            ; 7            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_RW_DAT_READ[8]    ; K4    ; 2        ; 0            ; 26           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_RW_DAT_READ[9]    ; G9    ; 3        ; 7            ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_R_DAT_READ[0]     ; F24   ; 5        ; 65           ; 30           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_R_DAT_READ[10]    ; P9    ; 2        ; 0            ; 25           ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_R_DAT_READ[11]    ; M24   ; 5        ; 65           ; 20           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_R_DAT_READ[12]    ; AC6   ; 8        ; 1            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_R_DAT_READ[13]    ; AB23  ; 6        ; 65           ; 5            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_R_DAT_READ[14]    ; T20   ; 6        ; 65           ; 14           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_R_DAT_READ[15]    ; AF13  ; 8        ; 31           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_R_DAT_READ[16]    ; D25   ; 5        ; 65           ; 31           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_R_DAT_READ[17]    ; C22   ; 4        ; 63           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_R_DAT_READ[18]    ; L9    ; 2        ; 0            ; 24           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_R_DAT_READ[19]    ; P24   ; 6        ; 65           ; 18           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_R_DAT_READ[1]     ; J23   ; 5        ; 65           ; 26           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_R_DAT_READ[20]    ; T4    ; 1        ; 0            ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_R_DAT_READ[21]    ; Y24   ; 6        ; 65           ; 7            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_R_DAT_READ[22]    ; AF23  ; 7        ; 63           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_R_DAT_READ[23]    ; AC14  ; 7        ; 35           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_R_DAT_READ[24]    ; K8    ; 2        ; 0            ; 29           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_R_DAT_READ[25]    ; H2    ; 2        ; 0            ; 27           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_R_DAT_READ[26]    ; M2    ; 2        ; 0            ; 23           ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_R_DAT_READ[27]    ; T3    ; 1        ; 0            ; 15           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_R_DAT_READ[28]    ; AE14  ; 7        ; 33           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_R_DAT_READ[29]    ; Y25   ; 6        ; 65           ; 8            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_R_DAT_READ[2]     ; K1    ; 2        ; 0            ; 25           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_R_DAT_READ[30]    ; V26   ; 6        ; 65           ; 11           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_R_DAT_READ[31]    ; AA12  ; 8        ; 29           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_R_DAT_READ[3]     ; M23   ; 5        ; 65           ; 22           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_R_DAT_READ[4]     ; U1    ; 1        ; 0            ; 13           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_R_DAT_READ[5]     ; V20   ; 6        ; 65           ; 3            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_R_DAT_READ[6]     ; T17   ; 6        ; 65           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_R_DAT_READ[7]     ; V13   ; 8        ; 27           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_R_DAT_READ[8]     ; J6    ; 2        ; 0            ; 29           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; REGS_R_DAT_READ[9]     ; F9    ; 3        ; 9            ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; RESET                  ; P1    ; 1        ; 0            ; 18           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
+------------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                              ;
+-------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name                    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+-------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; DPRAM0_RW_ADDR[0]       ; AC18  ; 7        ; 48           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM0_RW_ADDR[1]       ; B16   ; 4        ; 37           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM0_RW_ADDR[2]       ; F13   ; 4        ; 35           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM0_RW_ADDR[3]       ; J14   ; 3        ; 24           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM0_RW_ADDR[4]       ; D2    ; 2        ; 0            ; 32           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM0_RW_ADDR[5]       ; K5    ; 2        ; 0            ; 30           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM0_RW_ADDR[6]       ; D7    ; 3        ; 9            ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM0_RW_ADDR[7]       ; E18   ; 4        ; 50           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM0_RW_DAT_WRITE[0]  ; G14   ; 4        ; 35           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM0_RW_DAT_WRITE[10] ; P6    ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM0_RW_DAT_WRITE[11] ; E22   ; 5        ; 65           ; 34           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM0_RW_DAT_WRITE[12] ; C10   ; 3        ; 20           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM0_RW_DAT_WRITE[13] ; F14   ; 4        ; 35           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM0_RW_DAT_WRITE[14] ; AB20  ; 7        ; 55           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM0_RW_DAT_WRITE[15] ; AC5   ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM0_RW_DAT_WRITE[16] ; B7    ; 3        ; 11           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM0_RW_DAT_WRITE[17] ; G18   ; 4        ; 50           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM0_RW_DAT_WRITE[18] ; AA3   ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM0_RW_DAT_WRITE[19] ; J5    ; 2        ; 0            ; 31           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM0_RW_DAT_WRITE[1]  ; G17   ; 4        ; 48           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM0_RW_DAT_WRITE[20] ; AD2   ; 1        ; 0            ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM0_RW_DAT_WRITE[21] ; W4    ; 1        ; 0            ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM0_RW_DAT_WRITE[22] ; E23   ; 5        ; 65           ; 33           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM0_RW_DAT_WRITE[23] ; C2    ; 2        ; 0            ; 33           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM0_RW_DAT_WRITE[24] ; A21   ; 4        ; 59           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM0_RW_DAT_WRITE[25] ; F7    ; 2        ; 0            ; 32           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM0_RW_DAT_WRITE[26] ; Y1    ; 1        ; 0            ; 9            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM0_RW_DAT_WRITE[27] ; D17   ; 4        ; 46           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM0_RW_DAT_WRITE[28] ; G10   ; 3        ; 14           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM0_RW_DAT_WRITE[29] ; J1    ; 2        ; 0            ; 26           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM0_RW_DAT_WRITE[2]  ; U6    ; 1        ; 0            ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM0_RW_DAT_WRITE[30] ; T25   ; 6        ; 65           ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM0_RW_DAT_WRITE[31] ; G6    ; 2        ; 0            ; 33           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM0_RW_DAT_WRITE[3]  ; D11   ; 3        ; 22           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM0_RW_DAT_WRITE[4]  ; AC1   ; 1        ; 0            ; 5            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM0_RW_DAT_WRITE[5]  ; W16   ; 7        ; 42           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM0_RW_DAT_WRITE[6]  ; E24   ; 5        ; 65           ; 33           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM0_RW_DAT_WRITE[7]  ; B3    ; 2        ; 0            ; 34           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM0_RW_DAT_WRITE[8]  ; W15   ; 7        ; 42           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM0_RW_DAT_WRITE[9]  ; J7    ; 2        ; 0            ; 31           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM0_RW_WREN          ; G23   ; 5        ; 65           ; 28           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM1_R_ADDR[0]        ; AF18  ; 7        ; 46           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM1_R_ADDR[1]        ; B17   ; 4        ; 42           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM1_R_ADDR[2]        ; J11   ; 3        ; 27           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM1_R_ADDR[3]        ; B10   ; 3        ; 22           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM1_R_ADDR[4]        ; F4    ; 2        ; 0            ; 32           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM1_R_ADDR[5]        ; E1    ; 2        ; 0            ; 30           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM1_R_ADDR[6]        ; C7    ; 3        ; 9            ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM1_R_ADDR[7]        ; J17   ; 4        ; 48           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM2_R_ADDR[0]        ; B20   ; 4        ; 55           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM2_R_ADDR[1]        ; A17   ; 4        ; 42           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM2_R_ADDR[2]        ; AF21  ; 7        ; 55           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM2_R_ADDR[3]        ; AF20  ; 7        ; 53           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM2_R_ADDR[4]        ; C24   ; 5        ; 65           ; 32           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM2_R_ADDR[5]        ; C19   ; 4        ; 53           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM2_R_ADDR[6]        ; D18   ; 4        ; 50           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM2_R_ADDR[7]        ; D23   ; 5        ; 65           ; 34           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM2_R_ADDR[8]        ; F16   ; 4        ; 44           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM2_R_ADDR[9]        ; B6    ; 3        ; 3            ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM3_R_ADDR[0]        ; D20   ; 4        ; 57           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM3_R_ADDR[1]        ; H15   ; 4        ; 42           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM3_R_ADDR[2]        ; AE21  ; 7        ; 55           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM3_R_ADDR[3]        ; AE20  ; 7        ; 53           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM3_R_ADDR[4]        ; C25   ; 5        ; 65           ; 32           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM3_R_ADDR[5]        ; D19   ; 4        ; 53           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM3_R_ADDR[6]        ; A19   ; 4        ; 53           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM3_R_ADDR[7]        ; H21   ; 5        ; 65           ; 33           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM3_R_ADDR[8]        ; G16   ; 4        ; 44           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; DPRAM3_R_ADDR[9]        ; K6    ; 2        ; 0            ; 30           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; PCI_INTn                ; B12   ; 3        ; 29           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; PCI_TRDYn               ; K17   ; 4        ; 59           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; REGS_RW_ADDR[0]         ; AD17  ; 7        ; 44           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; REGS_RW_ADDR[1]         ; E15   ; 4        ; 40           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; REGS_RW_ADDR[2]         ; G13   ; 4        ; 35           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; REGS_RW_ADDR[3]         ; A10   ; 3        ; 22           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; REGS_RW_ADDR[4]         ; B8    ; 3        ; 16           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; REGS_RW_DAT_WRITE[0]    ; D10   ; 3        ; 20           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; REGS_RW_DAT_WRITE[10]   ; K2    ; 2        ; 0            ; 25           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; REGS_RW_DAT_WRITE[11]   ; F20   ; 5        ; 65           ; 34           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; REGS_RW_DAT_WRITE[12]   ; H12   ; 3        ; 18           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; REGS_RW_DAT_WRITE[13]   ; C16   ; 4        ; 37           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; REGS_RW_DAT_WRITE[14]   ; U17   ; 7        ; 57           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; REGS_RW_DAT_WRITE[15]   ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; REGS_RW_DAT_WRITE[16]   ; A7    ; 3        ; 11           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; REGS_RW_DAT_WRITE[17]   ; H17   ; 4        ; 48           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; REGS_RW_DAT_WRITE[18]   ; AD3   ; 1        ; 0            ; 4            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; REGS_RW_DAT_WRITE[19]   ; F3    ; 2        ; 0            ; 32           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; REGS_RW_DAT_WRITE[1]    ; F17   ; 4        ; 48           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; REGS_RW_DAT_WRITE[20]   ; AA5   ; 1        ; 0            ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; REGS_RW_DAT_WRITE[21]   ; W3    ; 1        ; 0            ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; REGS_RW_DAT_WRITE[22]   ; G21   ; 5        ; 65           ; 33           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; REGS_RW_DAT_WRITE[23]   ; C3    ; 2        ; 0            ; 33           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; REGS_RW_DAT_WRITE[24]   ; B21   ; 4        ; 59           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; REGS_RW_DAT_WRITE[25]   ; H6    ; 2        ; 0            ; 31           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; REGS_RW_DAT_WRITE[26]   ; U5    ; 1        ; 0            ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; REGS_RW_DAT_WRITE[27]   ; C17   ; 4        ; 46           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; REGS_RW_DAT_WRITE[28]   ; F10   ; 3        ; 14           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; REGS_RW_DAT_WRITE[29]   ; H4    ; 2        ; 0            ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; REGS_RW_DAT_WRITE[2]    ; Y3    ; 1        ; 0            ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; REGS_RW_DAT_WRITE[30]   ; R17   ; 6        ; 65           ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; REGS_RW_DAT_WRITE[31]   ; F6    ; 2        ; 0            ; 33           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; REGS_RW_DAT_WRITE[3]    ; E10   ; 3        ; 18           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; REGS_RW_DAT_WRITE[4]    ; AA4   ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; REGS_RW_DAT_WRITE[5]    ; V9    ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; REGS_RW_DAT_WRITE[6]    ; G22   ; 5        ; 65           ; 33           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; REGS_RW_DAT_WRITE[7]    ; E12   ; 3        ; 24           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; REGS_RW_DAT_WRITE[8]    ; W17   ; 7        ; 50           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; REGS_RW_DAT_WRITE[9]    ; G4    ; 2        ; 0            ; 30           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; REGS_RW_WREN            ; E26   ; 5        ; 65           ; 31           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; REGS_R_ADDR[0]          ; AB18  ; 7        ; 48           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; REGS_R_ADDR[1]          ; D15   ; 4        ; 40           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; REGS_R_ADDR[2]          ; B11   ; 3        ; 29           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; REGS_R_ADDR[3]          ; J13   ; 3        ; 24           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; REGS_R_ADDR[4]          ; G5    ; 2        ; 0            ; 33           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST1[0]                ; AE18  ; 7        ; 46           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST1[10]               ; AB2   ; 1        ; 0            ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST1[11]               ; V5    ; 1        ; 0            ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST1[12]               ; Y21   ; 6        ; 65           ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST1[13]               ; AC2   ; 1        ; 0            ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST1[14]               ; AA9   ; 8        ; 11           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST1[15]               ; A8    ; 3        ; 16           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST1[16]               ; C6    ; 3        ; 1            ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST1[17]               ; AE2   ; 1        ; 0            ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST1[18]               ; C11   ; 3        ; 29           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST1[19]               ; AD25  ; 6        ; 65           ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST1[1]                ; D16   ; 4        ; 40           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST1[20]               ; B19   ; 4        ; 53           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST1[21]               ; D1    ; 2        ; 0            ; 32           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST1[22]               ; AE9   ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST1[23]               ; F11   ; 3        ; 18           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST1[24]               ; Y4    ; 1        ; 0            ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST1[25]               ; AA7   ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST1[26]               ; Y5    ; 1        ; 0            ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST1[27]               ; AA11  ; 8        ; 14           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST1[28]               ; AE25  ; 6        ; 65           ; 2            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST1[29]               ; AE17  ; 7        ; 44           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST1[2]                ; C12   ; 3        ; 29           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST1[30]               ; C21   ; 4        ; 63           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST1[31]               ; E8    ; 3        ; 7            ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST1[3]                ; A14   ; 4        ; 33           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST1[4]                ; A6    ; 3        ; 3            ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST1[5]                ; E2    ; 2        ; 0            ; 30           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST1[6]                ; AA6   ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST1[7]                ; E20   ; 4        ; 55           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST1[8]                ; AC8   ; 8        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST1[9]                ; V7    ; 1        ; 0            ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST2[0]                ; AF6   ; 8        ; 11           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST2[10]               ; V6    ; 1        ; 0            ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST2[11]               ; A9    ; 3        ; 20           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST2[12]               ; AD24  ; 6        ; 65           ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST2[13]               ; W6    ; 1        ; 0            ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST2[14]               ; AA1   ; 1        ; 0            ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST2[15]               ; Y16   ; 7        ; 46           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST2[16]               ; F21   ; 5        ; 65           ; 34           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST2[17]               ; T2    ; 1        ; 0            ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST2[18]               ; Y10   ; 8        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST2[19]               ; D6    ; 3        ; 11           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST2[1]                ; H8    ; 3        ; 7            ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST2[20]               ; G11   ; 3        ; 22           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST2[21]               ; AA2   ; 1        ; 0            ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST2[22]               ; W10   ; 8        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST2[23]               ; AB1   ; 1        ; 0            ; 6            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST2[24]               ; J10   ; 3        ; 27           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST2[25]               ; C15   ; 4        ; 37           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST2[26]               ; AF7   ; 8        ; 16           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST2[27]               ; AA18  ; 7        ; 50           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST2[28]               ; V10   ; 8        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST2[29]               ; D14   ; 4        ; 33           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST2[2]                ; A5    ; 3        ; 3            ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST2[30]               ; AC3   ; 1        ; 0            ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST2[31]               ; E5    ; 2        ; 0            ; 34           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST2[3]                ; AD8   ; 8        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST2[4]                ; D12   ; 3        ; 24           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST2[5]                ; AB10  ; 8        ; 14           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST2[6]                ; B2    ; 2        ; 0            ; 34           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST2[7]                ; AE3   ; 1        ; 0            ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST2[8]                ; P17   ; 6        ; 65           ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; TEST2[9]                ; AC23  ; 6        ; 65           ; 2            ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
+-------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                         ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; PCI_AD[0]  ; K16   ; 4        ; 57           ; 36           ; 1           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; PCI_AD[10] ; N9    ; 2        ; 0            ; 25           ; 3           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; PCI_AD[11] ; F23   ; 5        ; 65           ; 30           ; 1           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; PCI_AD[12] ; D9    ; 3        ; 16           ; 36           ; 3           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; PCI_AD[13] ; A20   ; 4        ; 55           ; 36           ; 2           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; PCI_AD[14] ; AD22  ; 7        ; 61           ; 0            ; 0           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; PCI_AD[15] ; W11   ; 8        ; 18           ; 0            ; 1           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; PCI_AD[1]  ; J16   ; 4        ; 57           ; 36           ; 0           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; PCI_AD[2]  ; M3    ; 2        ; 0            ; 23           ; 3           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; PCI_AD[3]  ; A23   ; 4        ; 61           ; 36           ; 1           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; PCI_AD[4]  ; U3    ; 1        ; 0            ; 12           ; 0           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; PCI_AD[5]  ; AA17  ; 7        ; 50           ; 0            ; 1           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; PCI_AD[6]  ; T24   ; 6        ; 65           ; 15           ; 2           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; PCI_AD[7]  ; F12   ; 3        ; 27           ; 36           ; 3           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; PCI_AD[8]  ; AC17  ; 7        ; 44           ; 0            ; 1           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; PCI_AD[9]  ; K7    ; 2        ; 0            ; 29           ; 3           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 62 / 64 ( 97 % )  ; 3.3V          ; --           ;
; 2        ; 57 / 59 ( 97 % )  ; 3.3V          ; --           ;
; 3        ; 47 / 56 ( 84 % )  ; 3.3V          ; --           ;
; 4        ; 44 / 58 ( 76 % )  ; 3.3V          ; --           ;
; 5        ; 65 / 65 ( 100 % ) ; 3.3V          ; --           ;
; 6        ; 59 / 59 ( 100 % ) ; 3.3V          ; --           ;
; 7        ; 35 / 58 ( 60 % )  ; 3.3V          ; --           ;
; 8        ; 28 / 56 ( 50 % )  ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                        ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; DPRAM1_R_DAT_READ[25]                     ; input  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; A5       ; 482        ; 3        ; TEST2[2]                                  ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 479        ; 3        ; TEST1[4]                                  ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 465        ; 3        ; REGS_RW_DAT_WRITE[16]                     ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 457        ; 3        ; TEST1[15]                                 ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 451        ; 3        ; TEST2[11]                                 ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 447        ; 3        ; REGS_RW_ADDR[3]                           ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; GND+                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 427        ; 4        ; TEST1[3]                                  ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; DPRAM2_R_ADDR[1]                          ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 406        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; DPRAM3_R_ADDR[6]                          ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; A20      ; 390        ; 4        ; PCI_AD[13]                                ; bidir  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; A21      ; 382        ; 4        ; DPRAM0_RW_DAT_WRITE[24]                   ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; A22      ; 379        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; PCI_AD[3]                                 ; bidir  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; TEST2[14]                                 ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA2      ; 106        ; 1        ; TEST2[21]                                 ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA3      ; 117        ; 1        ; DPRAM0_RW_DAT_WRITE[18]                   ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA4      ; 116        ; 1        ; REGS_RW_DAT_WRITE[4]                      ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA5      ; 120        ; 1        ; REGS_RW_DAT_WRITE[20]                     ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA6      ; 130        ; 1        ; TEST1[6]                                  ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA7      ; 129        ; 1        ; TEST1[25]                                 ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; TEST1[14]                                 ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA10     ; 153        ; 8        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; TEST1[27]                                 ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA12     ; 179        ; 8        ; REGS_R_DAT_READ[31]                       ; input  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA13     ; 192        ; 7        ; DPRAM3_R_DATA[7]                          ; input  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA14     ; 194        ; 7        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 197        ; 7        ; DPRAM2_R_DATA[7]                          ; input  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA16     ; 209        ; 7        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; PCI_AD[5]                                 ; bidir  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA18     ; 220        ; 7        ; TEST2[27]                                 ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                  ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; DPRAM0_RW_DAT_READ[29]                    ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; DPRAM0_RW_DAT_READ[5]                     ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; DPRAM3_R_DATA[5]                          ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA26     ; 267        ; 6        ; DPRAM1_R_DAT_READ[6]                      ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB1      ; 115        ; 1        ; TEST2[23]                                 ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB2      ; 114        ; 1        ; TEST1[10]                                 ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB3      ; 126        ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; TEST2[5]                                  ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB11     ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; REGS_RW_DAT_READ[23]                      ; input  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; REGS_R_ADDR[0]                            ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB19     ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; DPRAM0_RW_DAT_WRITE[14]                   ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB21     ; 242        ; 7        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; REGS_R_DAT_READ[13]                       ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB24     ; 257        ; 6        ; REGS_RW_DAT_WRITE[15]                     ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; DPRAM3_R_DATA[29]                         ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB26     ; 262        ; 6        ; DPRAM3_R_DATA[21]                         ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AC1      ; 119        ; 1        ; DPRAM0_RW_DAT_WRITE[4]                    ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AC2      ; 118        ; 1        ; TEST1[13]                                 ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AC3      ; 128        ; 1        ; TEST2[30]                                 ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AC4      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; DPRAM0_RW_DAT_WRITE[15]                   ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; AC6      ; 134        ; 8        ; REGS_R_DAT_READ[12]                       ; input  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; AC7      ; 143        ; 8        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC8      ; 148        ; 8        ; TEST1[8]                                  ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; AC9      ; 163        ; 8        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; DPRAM0_RW_DAT_READ[15]                    ; input  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; AC11     ; 168        ; 8        ; DPRAM3_R_DATA[31]                         ; input  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; AC12     ; 172        ; 8        ; REGS_RW_DAT_READ[31]                      ; input  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; GND+                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC14     ; 191        ; 7        ; REGS_R_DAT_READ[23]                       ; input  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; AC15     ; 199        ; 7        ; DPRAM2_R_DATA[31]                         ; input  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; AC16     ; 202        ; 7        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC17     ; 207        ; 7        ; PCI_AD[8]                                 ; bidir  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; AC18     ; 216        ; 7        ; DPRAM0_RW_ADDR[0]                         ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; AC19     ; 222        ; 7        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 241        ; 7        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 245        ; 6        ; TEST2[9]                                  ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AC24     ;            ;          ; NC                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; DPRAM1_R_DAT_READ[29]                     ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AC26     ; 261        ; 6        ; DPRAM2_R_DATA[21]                         ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; DPRAM0_RW_DAT_WRITE[20]                   ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AD3      ; 123        ; 1        ; REGS_RW_DAT_WRITE[18]                     ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AD4      ; 135        ; 8        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; TEST2[3]                                  ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; AD9      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; DPRAM3_R_DATA[23]                         ; input  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; AD11     ; 173        ; 8        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD12     ; 181        ; 8        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 186        ; 8        ; GND+                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ; 201        ; 7        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; REGS_RW_ADDR[0]                           ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; AD18     ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 240        ; 7        ; PCI_AD[14]                                ; bidir  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; AD23     ; 239        ; 7        ; REGS_RW_DAT_READ[13]                      ; input  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; AD24     ; 249        ; 6        ; TEST2[12]                                 ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AD25     ; 248        ; 6        ; TEST1[19]                                 ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; TEST1[17]                                 ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE3      ; 125        ; 1        ; TEST2[7]                                  ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE4      ; 131        ; 8        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; DPRAM1_R_DAT_READ[23]                     ; input  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE8      ; 159        ; 8        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; TEST1[22]                                 ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE10     ; 169        ; 8        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 174        ; 8        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE12     ; 182        ; 8        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 183        ; 8        ; REGS_RW_DAT_READ[15]                      ; input  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE14     ; 188        ; 7        ; REGS_R_DAT_READ[28]                       ; input  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE15     ; 189        ; 7        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 200        ; 7        ; DPRAM1_R_DAT_READ[15]                     ; input  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE17     ; 206        ; 7        ; TEST1[29]                                 ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE18     ; 212        ; 7        ; TEST1[0]                                  ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE19     ; 214        ; 7        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; DPRAM3_R_ADDR[3]                          ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE21     ; 228        ; 7        ; DPRAM3_R_ADDR[2]                          ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE22     ; 236        ; 7        ; DPRAM2_R_DATA[13]                         ; input  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE23     ; 244        ; 7        ; REGS_RW_DAT_READ[5]                       ; input  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE24     ; 247        ; 6        ; *~LVDS150p/nCEO~ / GND*                   ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; TEST1[28]                                 ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE26     ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; TEST2[0]                                  ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF7      ; 158        ; 8        ; TEST2[26]                                 ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF8      ; 160        ; 8        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 170        ; 8        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; REGS_R_DAT_READ[15]                       ; input  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF14     ; 187        ; 7        ; DPRAM0_RW_DAT_READ[12]                    ; input  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF15     ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; DPRAM1_R_ADDR[0]                          ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF19     ; 213        ; 7        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; DPRAM2_R_ADDR[3]                          ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF21     ; 227        ; 7        ; DPRAM2_R_ADDR[2]                          ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF22     ; 235        ; 7        ; DPRAM2_R_DATA[29]                         ; input  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF23     ; 243        ; 7        ; REGS_R_DAT_READ[22]                       ; input  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; TEST2[6]                                  ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; B3       ; 3          ; 2        ; DPRAM0_RW_DAT_WRITE[7]                    ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; B4       ; 483        ; 3        ; DPRAM0_RW_DAT_READ[8]                     ; input  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; B5       ; 481        ; 3        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; DPRAM2_R_ADDR[9]                          ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 466        ; 3        ; DPRAM0_RW_DAT_WRITE[16]                   ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 458        ; 3        ; REGS_RW_ADDR[4]                           ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 452        ; 3        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 448        ; 3        ; DPRAM1_R_ADDR[3]                          ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 435        ; 3        ; REGS_R_ADDR[2]                            ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 433        ; 3        ; PCI_INTn                                  ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 429        ; 4        ; GND+                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 428        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; DPRAM0_RW_ADDR[1]                         ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 411        ; 4        ; DPRAM1_R_ADDR[1]                          ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; B18      ; 405        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; TEST1[20]                                 ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; B20      ; 389        ; 4        ; DPRAM2_R_ADDR[0]                          ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; B21      ; 381        ; 4        ; REGS_RW_DAT_WRITE[24]                     ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; B22      ; 380        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; DPRAM2_R_DATA[16]                         ; input  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; B24      ; 363        ; 5        ; DPRAM0_RW_DAT_READ[9]                     ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; B25      ; 362        ; 5        ; DPRAM1_R_DAT_READ[0]                      ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; B26      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; DPRAM0_RW_DAT_WRITE[23]                   ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C3       ; 7          ; 2        ; REGS_RW_DAT_WRITE[23]                     ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C4       ; 478        ; 3        ; DPRAM2_R_DATA[24]                         ; input  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; C5       ; 486        ; 3        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; TEST1[16]                                 ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ; 468        ; 3        ; DPRAM1_R_ADDR[6]                          ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; C8       ; 463        ; 3        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; DPRAM0_RW_DAT_WRITE[12]                   ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ; 436        ; 3        ; TEST1[18]                                 ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ; 434        ; 3        ; TEST1[2]                                  ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ; 431        ; 3        ; PCI_IRDYn                                 ; input  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; TEST2[25]                                 ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ; 418        ; 4        ; REGS_RW_DAT_WRITE[13]                     ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; C17      ; 404        ; 4        ; REGS_RW_DAT_WRITE[27]                     ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; C18      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; DPRAM2_R_ADDR[5]                          ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; TEST1[30]                                 ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; C22      ; 374        ; 4        ; REGS_R_DAT_READ[17]                       ; input  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; C23      ; 373        ; 4        ; DPRAM0_RW_DAT_READ[17]                    ; input  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; C24      ; 360        ; 5        ; DPRAM2_R_ADDR[4]                          ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C25      ; 361        ; 5        ; DPRAM3_R_ADDR[4]                          ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; TEST1[21]                                 ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D2       ; 12         ; 2        ; DPRAM0_RW_ADDR[4]                         ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D3       ; 1          ; 2        ; +~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D4       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; TEST2[19]                                 ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; D7       ; 469        ; 3        ; DPRAM0_RW_ADDR[6]                         ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; D8       ; 464        ; 3        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; PCI_AD[12]                                ; bidir  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ; 449        ; 3        ; REGS_RW_DAT_WRITE[0]                      ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ; 445        ; 3        ; DPRAM0_RW_DAT_WRITE[3]                    ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 443        ; 3        ; TEST2[4]                                  ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 432        ; 3        ; INT_IN                                    ; input  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ; 426        ; 4        ; TEST2[29]                                 ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 417        ; 4        ; REGS_R_ADDR[1]                            ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ; 415        ; 4        ; TEST1[1]                                  ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; D17      ; 403        ; 4        ; DPRAM0_RW_DAT_WRITE[27]                   ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; D18      ; 396        ; 4        ; DPRAM2_R_ADDR[6]                          ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; D19      ; 392        ; 4        ; DPRAM3_R_ADDR[5]                          ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; D20      ; 387        ; 4        ; DPRAM3_R_ADDR[0]                          ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; DPRAM2_R_ADDR[7]                          ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D24      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; REGS_R_DAT_READ[16]                       ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D26      ; 359        ; 5        ; DPRAM3_R_DATA[0]                          ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ; 20         ; 2        ; DPRAM1_R_ADDR[5]                          ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ; 19         ; 2        ; TEST1[5]                                  ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E3       ; 0          ; 2        ; +~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E4       ;            ;          ; GND_PLL3                                  ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; TEST2[31]                                 ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; TEST1[31]                                 ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ;            ; 3        ; VCCIO3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; REGS_RW_DAT_WRITE[3]                      ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; REGS_RW_DAT_WRITE[7]                      ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; REGS_RW_ADDR[1]                           ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; DPRAM0_RW_ADDR[7]                         ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; E19      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; TEST1[7]                                  ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; E21      ;            ;          ; GND_PLL2                                  ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; DPRAM0_RW_DAT_WRITE[11]                   ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E23      ; 365        ; 5        ; DPRAM0_RW_DAT_WRITE[22]                   ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E24      ; 364        ; 5        ; DPRAM0_RW_DAT_WRITE[6]                    ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E25      ; 355        ; 5        ; DPRAM0_RW_DAT_READ[0]                     ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E26      ; 356        ; 5        ; REGS_RW_WREN                              ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 29         ; 2        ; REGS_RW_DAT_READ[24]                      ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F2       ; 28         ; 2        ; DPRAM2_R_DATA[8]                          ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F3       ; 10         ; 2        ; REGS_RW_DAT_WRITE[19]                     ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F4       ; 11         ; 2        ; DPRAM1_R_ADDR[4]                          ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; REGS_RW_DAT_WRITE[31]                     ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F7       ; 14         ; 2        ; DPRAM0_RW_DAT_WRITE[25]                   ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; REGS_R_DAT_READ[9]                        ; input  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; F10      ; 462        ; 3        ; REGS_RW_DAT_WRITE[28]                     ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ; 454        ; 3        ; TEST1[23]                                 ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ; 440        ; 3        ; PCI_AD[7]                                 ; bidir  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; F13      ; 423        ; 4        ; DPRAM0_RW_ADDR[2]                         ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; F14      ; 425        ; 4        ; DPRAM0_RW_DAT_WRITE[13]                   ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; F15      ; 409        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; DPRAM2_R_ADDR[8]                          ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; F17      ; 401        ; 4        ; REGS_RW_DAT_WRITE[1]                      ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; REGS_RW_DAT_WRITE[11]                     ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F21      ; 371        ; 5        ; TEST2[16]                                 ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; PCI_AD[11]                                ; bidir  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F24      ; 354        ; 5        ; REGS_R_DAT_READ[0]                        ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F25      ; 350        ; 5        ; DPRAM0_RW_DAT_READ[22]                    ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F26      ; 349        ; 5        ; DPRAM2_R_DATA[0]                          ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 30         ; 2        ; DPRAM2_R_DATA[9]                          ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G2       ; 31         ; 2        ; DPRAM0_RW_DAT_READ[25]                    ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 24         ; 2        ; DPRAM2_R_DATA[25]                         ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G4       ; 23         ; 2        ; REGS_RW_DAT_WRITE[9]                      ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G5       ; 8          ; 2        ; REGS_R_ADDR[4]                            ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G6       ; 9          ; 2        ; DPRAM0_RW_DAT_WRITE[31]                   ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                  ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; REGS_RW_DAT_READ[9]                       ; input  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ; 461        ; 3        ; DPRAM0_RW_DAT_WRITE[28]                   ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; G11      ; 446        ; 3        ; TEST2[20]                                 ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 439        ; 3        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 422        ; 4        ; REGS_RW_ADDR[2]                           ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; G14      ; 424        ; 4        ; DPRAM0_RW_DAT_WRITE[0]                    ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; G15      ; 410        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; DPRAM3_R_ADDR[8]                          ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; G17      ; 402        ; 4        ; DPRAM0_RW_DAT_WRITE[1]                    ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; G18      ; 397        ; 4        ; DPRAM0_RW_DAT_WRITE[17]                   ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                  ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; REGS_RW_DAT_WRITE[22]                     ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G22      ; 367        ; 5        ; REGS_RW_DAT_WRITE[6]                      ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G23      ; 346        ; 5        ; DPRAM0_RW_WREN                            ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G24      ; 345        ; 5        ; PCI_BEn[1]                                ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G25      ; 343        ; 5        ; PCI_BEn[0]                                ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G26      ; 342        ; 5        ; PCI_FRAMEn                                ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 37         ; 2        ; DPRAM1_R_DAT_READ[24]                     ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H2       ; 36         ; 2        ; REGS_R_DAT_READ[25]                       ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H3       ; 32         ; 2        ; DPRAM0_RW_DAT_READ[24]                    ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H4       ; 33         ; 2        ; REGS_RW_DAT_WRITE[29]                     ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H5       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; REGS_RW_DAT_WRITE[25]                     ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; TEST2[1]                                  ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; DPRAM3_R_DATA[25]                         ; input  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 456        ; 3        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 455        ; 3        ; REGS_RW_DAT_WRITE[12]                     ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; H13      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; DPRAM3_R_ADDR[1]                          ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; H16      ; 413        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; REGS_RW_DAT_WRITE[17]                     ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; DPRAM3_R_DATA[17]                         ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; DPRAM3_R_ADDR[7]                          ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H22      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; DPRAM1_R_DAT_READ[18]                     ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H24      ; 340        ; 5        ; REGS_RW_DAT_READ[17]                      ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H25      ; 337        ; 5        ; DPRAM1_R_DAT_READ[22]                     ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H26      ; 336        ; 5        ; DPRAM0_RW_DAT_READ[7]                     ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J1       ; 39         ; 2        ; DPRAM0_RW_DAT_WRITE[29]                   ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ; 38         ; 2        ; DPRAM3_R_DATA[8]                          ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ; 34         ; 2        ; REGS_RW_DAT_READ[25]                      ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J4       ; 35         ; 2        ; DPRAM3_R_DATA[24]                         ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J5       ; 15         ; 2        ; DPRAM0_RW_DAT_WRITE[19]                   ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J6       ; 25         ; 2        ; REGS_R_DAT_READ[8]                        ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J7       ; 17         ; 2        ; DPRAM0_RW_DAT_WRITE[9]                    ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J8       ; 16         ; 2        ; DPRAM1_R_DAT_READ[8]                      ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J9       ; 475        ; 3        ; DPRAM1_R_DAT_READ[26]                     ; input  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; J10      ; 438        ; 3        ; TEST2[24]                                 ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; J11      ; 437        ; 3        ; DPRAM1_R_ADDR[2]                          ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; REGS_R_ADDR[3]                            ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; J14      ; 441        ; 3        ; DPRAM0_RW_ADDR[3]                         ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; PCI_AD[1]                                 ; bidir  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; J17      ; 399        ; 4        ; DPRAM1_R_ADDR[7]                          ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; REGS_RW_DAT_READ[16]                      ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J21      ; 352        ; 5        ; REGS_RW_DAT_READ[1]                       ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J22      ; 357        ; 5        ; DPRAM1_R_DAT_READ[16]                     ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J23      ; 339        ; 5        ; REGS_R_DAT_READ[1]                        ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J24      ; 338        ; 5        ; DPRAM0_RW_DAT_READ[3]                     ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J25      ; 327        ; 5        ; DPRAM0_RW_DAT_READ[1]                     ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J26      ; 326        ; 5        ; DPRAM0_RW_DAT_READ[21]                    ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 42         ; 2        ; REGS_R_DAT_READ[2]                        ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K2       ; 43         ; 2        ; REGS_RW_DAT_WRITE[10]                     ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K3       ; 41         ; 2        ; DPRAM3_R_DATA[10]                         ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K4       ; 40         ; 2        ; REGS_RW_DAT_READ[8]                       ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K5       ; 22         ; 2        ; DPRAM0_RW_ADDR[5]                         ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K6       ; 21         ; 2        ; DPRAM3_R_ADDR[9]                          ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K7       ; 27         ; 2        ; PCI_AD[9]                                 ; bidir  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K8       ; 26         ; 2        ; REGS_R_DAT_READ[24]                       ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K9       ; 476        ; 3        ; DPRAM3_R_DATA[9]                          ; input  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; PCI_AD[0]                                 ; bidir  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; K17      ; 384        ; 4        ; PCI_TRDYn                                 ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; K18      ; 334        ; 5        ; DPRAM2_R_DATA[1]                          ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K19      ; 333        ; 5        ; DPRAM1_R_DAT_READ[3]                      ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K20      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; DPRAM1_R_DAT_READ[17]                     ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K22      ; 344        ; 5        ; DPRAM1_R_DAT_READ[7]                      ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K23      ; 331        ; 5        ; DPRAM1_R_DAT_READ[9]                      ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K24      ; 330        ; 5        ; DPRAM1_R_DAT_READ[21]                     ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K25      ; 321        ; 5        ; DPRAM3_R_DATA[19]                         ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K26      ; 320        ; 5        ; DPRAM3_R_DATA[3]                          ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; DPRAM0_RW_DAT_READ[10]                    ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L3       ; 51         ; 2        ; DPRAM2_R_DATA[26]                         ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L4       ; 44         ; 2        ; DPRAM1_R_DAT_READ[10]                     ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; DPRAM2_R_DATA[18]                         ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L7       ; 47         ; 2        ; DPRAM1_R_DAT_READ[2]                      ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; REGS_R_DAT_READ[18]                       ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L10      ; 52         ; 2        ; REGS_RW_DAT_READ[2]                       ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; DPRAM3_R_DATA[1]                          ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L20      ; 328        ; 5        ; DPRAM1_R_DAT_READ[20]                     ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L21      ; 329        ; 5        ; DPRAM2_R_DATA[17]                         ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L22      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; DPRAM0_RW_DAT_READ[20]                    ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L24      ; 324        ; 5        ; DPRAM1_R_DAT_READ[1]                      ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L25      ; 323        ; 5        ; DPRAM0_RW_DAT_READ[18]                    ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; REGS_R_DAT_READ[26]                       ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ; 55         ; 2        ; PCI_AD[2]                                 ; bidir  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M4       ; 53         ; 2        ; REGS_RW_DAT_READ[10]                      ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M5       ; 54         ; 2        ; DPRAM3_R_DATA[18]                         ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; DPRAM3_R_DATA[11]                         ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M20      ; 316        ; 5        ; DPRAM2_R_DATA[11]                         ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M21      ; 314        ; 5        ; DPRAM1_R_DAT_READ[19]                     ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M22      ; 319        ; 5        ; REGS_RW_DAT_READ[3]                       ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M23      ; 318        ; 5        ; REGS_R_DAT_READ[3]                        ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M24      ; 313        ; 5        ; REGS_R_DAT_READ[11]                       ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M25      ; 312        ; 5        ; DPRAM0_RW_DAT_READ[27]                    ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M26      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N3       ; 62         ; 2        ; ^DATA0                                    ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; PCI_AD[10]                                ; bidir  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; DPRAM3_R_DATA[16]                         ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N19      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; DPRAM2_R_DATA[27]                         ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N21      ;            ;          ; NC                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; REGS_RW_DAT_READ[11]                      ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N24      ; 310        ; 5        ; DPRAM0_RW_DAT_READ[19]                    ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N25      ; 309        ; 5        ; DPRAM2_R_DATA[2]                          ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N26      ; 308        ; 5        ; DPRAM3_R_DATA[2]                          ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 68         ; 1        ; RESET                                     ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 67         ; 1        ; CLK                                       ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 69         ; 1        ; DPRAM1_R_DAT_READ[27]                     ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P4       ; 70         ; 1        ; DPRAM0_RW_DAT_READ[2]                     ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; DPRAM0_RW_DAT_WRITE[10]                   ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P7       ; 77         ; 1        ; REGS_RW_DAT_READ[26]                      ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P8       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; REGS_R_DAT_READ[10]                       ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; TEST2[8]                                  ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P18      ; 347        ; 5        ; REGS_RW_DAT_READ[0]                       ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P19      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; DPRAM3_R_DATA[27]                         ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P24      ; 304        ; 6        ; REGS_R_DAT_READ[19]                       ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P25      ; 307        ; 6        ; DPRAM3_R_DATA[12]                         ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P26      ; 306        ; 6        ; DPRAM0_RW_DAT_READ[28]                    ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; DPRAM2_R_DATA[10]                         ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R3       ; 72         ; 1        ; DPRAM0_RW_DAT_READ[26]                    ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R4       ; 73         ; 1        ; REGS_RW_DAT_READ[19]                      ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R5       ; 74         ; 1        ; DPRAM3_R_DATA[26]                         ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R6       ; 81         ; 1        ; REGS_RW_DAT_READ[20]                      ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R7       ; 82         ; 1        ; DPRAM1_R_DAT_READ[12]                     ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R8       ; 110        ; 1        ; REGS_RW_DAT_READ[7]                       ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; REGS_RW_DAT_WRITE[30]                     ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; DPRAM3_R_DATA[6]                          ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R20      ; 297        ; 6        ; REGS_RW_DAT_READ[27]                      ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R21      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; DPRAM0_RW_DAT_READ[11]                    ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R25      ; 303        ; 6        ; DPRAM2_R_DATA[19]                         ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R26      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; TEST2[17]                                 ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T3       ; 80         ; 1        ; REGS_R_DAT_READ[27]                       ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T4       ; 83         ; 1        ; REGS_R_DAT_READ[20]                       ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T5       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; DPRAM3_R_DATA[28]                         ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T7       ; 92         ; 1        ; DPRAM2_R_DATA[20]                         ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T8       ; 111        ; 1        ; DPRAM3_R_DATA[15]                         ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T9       ; 76         ; 1        ; DPRAM_ADDR_RST                            ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T10      ; 75         ; 1        ; REGS_RW_DAT_READ[18]                      ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; REGS_R_DAT_READ[6]                        ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T18      ; 290        ; 6        ; DPRAM0_RW_DAT_READ[14]                    ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T19      ; 281        ; 6        ; REGS_RW_DAT_READ[14]                      ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T20      ; 287        ; 6        ; REGS_R_DAT_READ[14]                       ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T21      ; 288        ; 6        ; REGS_RW_DAT_READ[22]                      ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T22      ; 296        ; 6        ; DPRAM1_R_DAT_READ[11]                     ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T23      ; 295        ; 6        ; DPRAM2_R_DATA[3]                          ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T24      ; 292        ; 6        ; PCI_AD[6]                                 ; bidir  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T25      ; 291        ; 6        ; DPRAM0_RW_DAT_WRITE[30]                   ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; REGS_R_DAT_READ[4]                        ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U2       ; 84         ; 1        ; REGS_RW_DAT_READ[12]                      ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U3       ; 88         ; 1        ; PCI_AD[4]                                 ; bidir  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U4       ; 89         ; 1        ; REGS_RW_DAT_READ[4]                       ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U5       ; 100        ; 1        ; REGS_RW_DAT_WRITE[26]                     ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U6       ; 98         ; 1        ; DPRAM0_RW_DAT_WRITE[2]                    ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U7       ; 99         ; 1        ; REGS_RW_DAT_READ[28]                      ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U8       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; DPRAM1_R_DAT_READ[28]                     ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U10      ; 87         ; 1        ; DPRAM0_RW_DAT_READ[4]                     ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; REGS_RW_DAT_WRITE[14]                     ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; U18      ; 232        ; 7        ; DPRAM0_RW_DAT_READ[16]                    ; input  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; U19      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; DPRAM0_RW_DAT_READ[30]                    ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U21      ; 279        ; 6        ; DPRAM2_R_DATA[6]                          ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U22      ; 270        ; 6        ; DPRAM2_R_DATA[5]                          ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U23      ; 284        ; 6        ; DPRAM1_R_DAT_READ[14]                     ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U24      ; 283        ; 6        ; DPRAM1_R_DAT_READ[30]                     ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U25      ; 285        ; 6        ; DPRAM3_R_DATA[30]                         ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U26      ; 286        ; 6        ; DPRAM2_R_DATA[14]                         ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V1       ; 90         ; 1        ; DPRAM2_R_DATA[4]                          ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V2       ; 91         ; 1        ; DPRAM3_R_DATA[4]                          ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V3       ; 95         ; 1        ; DPRAM2_R_DATA[12]                         ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V4       ; 94         ; 1        ; DPRAM3_R_DATA[20]                         ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V5       ; 104        ; 1        ; TEST1[11]                                 ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V6       ; 105        ; 1        ; TEST2[10]                                 ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V7       ; 112        ; 1        ; TEST1[9]                                  ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; REGS_RW_DAT_WRITE[5]                      ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; V10      ; 141        ; 8        ; TEST2[28]                                 ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; V11      ; 177        ; 8        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; REGS_R_DAT_READ[7]                        ; input  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; V14      ; 175        ; 8        ; DPRAM0_RW_DAT_READ[31]                    ; input  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; REGS_R_DAT_READ[5]                        ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V21      ; 252        ; 6        ; REGS_RW_DAT_READ[29]                      ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V22      ; 259        ; 6        ; REGS_RW_DAT_READ[21]                      ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V23      ; 275        ; 6        ; REGS_RW_DAT_READ[6]                       ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V24      ; 276        ; 6        ; DPRAM3_R_DATA[14]                         ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V25      ; 277        ; 6        ; DPRAM2_R_DATA[30]                         ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V26      ; 278        ; 6        ; REGS_R_DAT_READ[30]                       ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W1       ; 97         ; 1        ; DPRAM2_R_DATA[28]                         ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W2       ; 96         ; 1        ; DPRAM1_R_DAT_READ[4]                      ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W3       ; 102        ; 1        ; REGS_RW_DAT_WRITE[21]                     ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W4       ; 101        ; 1        ; DPRAM0_RW_DAT_WRITE[21]                   ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W5       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; TEST2[13]                                 ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W7       ;            ;          ; GND_PLL1                                  ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; TEST2[22]                                 ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; W11      ; 161        ; 8        ; PCI_AD[15]                                ; bidir  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; W12      ; 162        ; 8        ; DPRAM2_R_DATA[23]                         ; input  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; W13      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; DPRAM0_RW_DAT_WRITE[8]                    ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; W16      ; 204        ; 7        ; DPRAM0_RW_DAT_WRITE[5]                    ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; W17      ; 217        ; 7        ; REGS_RW_DAT_WRITE[8]                      ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                  ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; DPRAM3_R_DATA[13]                         ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W22      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; DPRAM0_RW_DAT_READ[6]                     ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W24      ; 271        ; 6        ; REGS_RW_DAT_READ[30]                      ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W25      ; 273        ; 6        ; DPRAM2_R_DATA[22]                         ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W26      ; 274        ; 6        ; DPRAM3_R_DATA[22]                         ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y1       ; 103        ; 1        ; DPRAM0_RW_DAT_WRITE[26]                   ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y2       ;            ;          ; NC                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; REGS_RW_DAT_WRITE[2]                      ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y4       ; 109        ; 1        ; TEST1[24]                                 ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y5       ; 121        ; 1        ; TEST1[26]                                 ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                  ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; TEST2[18]                                 ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y11      ; 156        ; 8        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; DPRAM2_R_DATA[15]                         ; input  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y13      ; 193        ; 7        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 195        ; 7        ; DPRAM1_R_DAT_READ[31]                     ; input  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y15      ; 196        ; 7        ; DPRAM0_RW_DAT_READ[23]                    ; input  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y16      ; 210        ; 7        ; TEST2[15]                                 ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y17      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; TEST1[12]                                 ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y22      ; 254        ; 6        ; DPRAM0_RW_DAT_READ[13]                    ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; DPRAM1_R_DAT_READ[5]                      ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y24      ; 264        ; 6        ; REGS_R_DAT_READ[21]                       ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y25      ; 269        ; 6        ; REGS_R_DAT_READ[29]                       ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y26      ; 268        ; 6        ; DPRAM1_R_DAT_READ[13]                     ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; LVTTL                            ; 0 pF  ; Not Available                      ;
; LVCMOS                           ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                   ;
+----------------------------+-------------+-------------------+--------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Combinationals ; LC Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name ;
+----------------------------+-------------+-------------------+--------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------+
; |PCI_SLAVE                 ; 200 (200)   ; 181 (181)         ; 50 (50)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 394  ; 0            ; 150 (150)    ; 19 (19)           ; 31 (31)          ; |PCI_SLAVE          ;
+----------------------------+-------------+-------------------+--------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                              ;
+-------------------------+----------+---------------+---------------+-----------------------+-----+
; Name                    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------------------+----------+---------------+---------------+-----------------------+-----+
; PCI_IRDYn               ; Input    ; 0             ; 0             ; --                    ; --  ;
; INT_IN                  ; Input    ; 0             ; 0             ; --                    ; --  ;
; PCI_BEn[0]              ; Input    ; 6             ; 6             ; --                    ; --  ;
; CLK                     ; Input    ; 0             ; 0             ; --                    ; --  ;
; RESET                   ; Input    ; 0             ; 0             ; --                    ; --  ;
; PCI_FRAMEn              ; Input    ; 6             ; 6             ; --                    ; --  ;
; PCI_BEn[1]              ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM_ADDR_RST          ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_R_DAT_READ[0]      ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM3_R_DATA[16]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM2_R_DATA[16]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM1_R_DAT_READ[16]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM0_RW_DAT_READ[16]  ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM3_R_DATA[0]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM2_R_DATA[0]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM1_R_DAT_READ[0]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM0_RW_DAT_READ[0]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_R_DAT_READ[16]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_RW_DAT_READ[16]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_RW_DAT_READ[0]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_R_DAT_READ[1]      ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM3_R_DATA[17]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM2_R_DATA[17]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM1_R_DAT_READ[17]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM0_RW_DAT_READ[17]  ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM3_R_DATA[1]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM2_R_DATA[1]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM1_R_DAT_READ[1]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM0_RW_DAT_READ[1]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_R_DAT_READ[17]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_RW_DAT_READ[17]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_RW_DAT_READ[1]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_R_DAT_READ[2]      ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM3_R_DATA[18]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM2_R_DATA[18]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM1_R_DAT_READ[18]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM0_RW_DAT_READ[18]  ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM3_R_DATA[2]        ; Input    ; 0             ; 0             ; --                    ; --  ;
; DPRAM2_R_DATA[2]        ; Input    ; 0             ; 0             ; --                    ; --  ;
; DPRAM1_R_DAT_READ[2]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM0_RW_DAT_READ[2]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_R_DAT_READ[18]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_RW_DAT_READ[18]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_RW_DAT_READ[2]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_R_DAT_READ[3]      ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM3_R_DATA[19]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM2_R_DATA[19]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM1_R_DAT_READ[19]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM0_RW_DAT_READ[19]  ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM3_R_DATA[3]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM2_R_DATA[3]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM1_R_DAT_READ[3]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM0_RW_DAT_READ[3]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_R_DAT_READ[19]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_RW_DAT_READ[19]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_RW_DAT_READ[3]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_R_DAT_READ[4]      ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM3_R_DATA[20]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM2_R_DATA[20]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM1_R_DAT_READ[20]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM0_RW_DAT_READ[20]  ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM3_R_DATA[4]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM2_R_DATA[4]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM1_R_DAT_READ[4]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM0_RW_DAT_READ[4]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_R_DAT_READ[20]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_RW_DAT_READ[20]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_RW_DAT_READ[4]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_R_DAT_READ[5]      ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM3_R_DATA[21]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM2_R_DATA[21]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM1_R_DAT_READ[21]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM0_RW_DAT_READ[21]  ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM3_R_DATA[5]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM2_R_DATA[5]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM1_R_DAT_READ[5]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM0_RW_DAT_READ[5]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_R_DAT_READ[21]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_RW_DAT_READ[21]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_RW_DAT_READ[5]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_R_DAT_READ[6]      ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM3_R_DATA[22]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM2_R_DATA[22]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM1_R_DAT_READ[22]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM0_RW_DAT_READ[22]  ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM3_R_DATA[6]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM2_R_DATA[6]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM1_R_DAT_READ[6]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM0_RW_DAT_READ[6]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_R_DAT_READ[22]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_RW_DAT_READ[22]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_RW_DAT_READ[6]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_R_DAT_READ[7]      ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM3_R_DATA[23]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM2_R_DATA[23]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM1_R_DAT_READ[23]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM0_RW_DAT_READ[23]  ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM3_R_DATA[7]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM2_R_DATA[7]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM1_R_DAT_READ[7]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM0_RW_DAT_READ[7]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_R_DAT_READ[23]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_RW_DAT_READ[23]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_RW_DAT_READ[7]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_R_DAT_READ[8]      ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM3_R_DATA[24]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM2_R_DATA[24]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM1_R_DAT_READ[24]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM0_RW_DAT_READ[24]  ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM3_R_DATA[8]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM2_R_DATA[8]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM1_R_DAT_READ[8]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM0_RW_DAT_READ[8]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_R_DAT_READ[24]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_RW_DAT_READ[24]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_RW_DAT_READ[8]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_R_DAT_READ[9]      ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM3_R_DATA[25]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM2_R_DATA[25]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM1_R_DAT_READ[25]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM0_RW_DAT_READ[25]  ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM3_R_DATA[9]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM2_R_DATA[9]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM1_R_DAT_READ[9]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM0_RW_DAT_READ[9]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_R_DAT_READ[25]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_RW_DAT_READ[25]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_RW_DAT_READ[9]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_R_DAT_READ[10]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM3_R_DATA[26]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM2_R_DATA[26]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM1_R_DAT_READ[26]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM0_RW_DAT_READ[26]  ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM3_R_DATA[10]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM2_R_DATA[10]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM1_R_DAT_READ[10]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM0_RW_DAT_READ[10]  ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_R_DAT_READ[26]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_RW_DAT_READ[26]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_RW_DAT_READ[10]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_R_DAT_READ[11]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM3_R_DATA[27]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM2_R_DATA[27]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM1_R_DAT_READ[27]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM0_RW_DAT_READ[27]  ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM3_R_DATA[11]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM2_R_DATA[11]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM1_R_DAT_READ[11]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM0_RW_DAT_READ[11]  ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_R_DAT_READ[27]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_RW_DAT_READ[27]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_RW_DAT_READ[11]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_R_DAT_READ[12]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM3_R_DATA[28]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM2_R_DATA[28]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM1_R_DAT_READ[28]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM0_RW_DAT_READ[28]  ; Input    ; 0             ; 0             ; --                    ; --  ;
; DPRAM3_R_DATA[12]       ; Input    ; 0             ; 0             ; --                    ; --  ;
; DPRAM2_R_DATA[12]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM1_R_DAT_READ[12]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM0_RW_DAT_READ[12]  ; Input    ; 0             ; 0             ; --                    ; --  ;
; REGS_R_DAT_READ[28]     ; Input    ; 0             ; 0             ; --                    ; --  ;
; REGS_RW_DAT_READ[28]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_RW_DAT_READ[12]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_R_DAT_READ[13]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM3_R_DATA[29]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM2_R_DATA[29]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM1_R_DAT_READ[29]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM0_RW_DAT_READ[29]  ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM3_R_DATA[13]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM2_R_DATA[13]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM1_R_DAT_READ[13]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM0_RW_DAT_READ[13]  ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_R_DAT_READ[29]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_RW_DAT_READ[29]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_RW_DAT_READ[13]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_R_DAT_READ[14]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM3_R_DATA[30]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM2_R_DATA[30]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM1_R_DAT_READ[30]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM0_RW_DAT_READ[30]  ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM3_R_DATA[14]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM2_R_DATA[14]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM1_R_DAT_READ[14]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM0_RW_DAT_READ[14]  ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_R_DAT_READ[30]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_RW_DAT_READ[30]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_RW_DAT_READ[14]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_R_DAT_READ[15]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM3_R_DATA[31]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM2_R_DATA[31]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM1_R_DAT_READ[31]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM0_RW_DAT_READ[31]  ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM3_R_DATA[15]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM2_R_DATA[15]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM1_R_DAT_READ[15]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; DPRAM0_RW_DAT_READ[15]  ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_R_DAT_READ[31]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_RW_DAT_READ[31]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_RW_DAT_READ[15]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; REGS_RW_DAT_WRITE[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; REGS_RW_DAT_WRITE[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; REGS_RW_DAT_WRITE[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; REGS_RW_DAT_WRITE[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; REGS_RW_DAT_WRITE[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; REGS_RW_DAT_WRITE[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; REGS_RW_DAT_WRITE[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; REGS_RW_DAT_WRITE[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; REGS_RW_DAT_WRITE[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; REGS_RW_DAT_WRITE[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; REGS_RW_DAT_WRITE[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; REGS_RW_DAT_WRITE[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; REGS_RW_DAT_WRITE[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; REGS_RW_DAT_WRITE[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; REGS_RW_DAT_WRITE[14]   ; Output   ; --            ; --            ; --                    ; --  ;
; REGS_RW_DAT_WRITE[15]   ; Output   ; --            ; --            ; --                    ; --  ;
; REGS_RW_DAT_WRITE[16]   ; Output   ; --            ; --            ; --                    ; --  ;
; REGS_RW_DAT_WRITE[17]   ; Output   ; --            ; --            ; --                    ; --  ;
; REGS_RW_DAT_WRITE[18]   ; Output   ; --            ; --            ; --                    ; --  ;
; REGS_RW_DAT_WRITE[19]   ; Output   ; --            ; --            ; --                    ; --  ;
; REGS_RW_DAT_WRITE[20]   ; Output   ; --            ; --            ; --                    ; --  ;
; REGS_RW_DAT_WRITE[21]   ; Output   ; --            ; --            ; --                    ; --  ;
; REGS_RW_DAT_WRITE[22]   ; Output   ; --            ; --            ; --                    ; --  ;
; REGS_RW_DAT_WRITE[23]   ; Output   ; --            ; --            ; --                    ; --  ;
; REGS_RW_DAT_WRITE[24]   ; Output   ; --            ; --            ; --                    ; --  ;
; REGS_RW_DAT_WRITE[25]   ; Output   ; --            ; --            ; --                    ; --  ;
; REGS_RW_DAT_WRITE[26]   ; Output   ; --            ; --            ; --                    ; --  ;
; REGS_RW_DAT_WRITE[27]   ; Output   ; --            ; --            ; --                    ; --  ;
; REGS_RW_DAT_WRITE[28]   ; Output   ; --            ; --            ; --                    ; --  ;
; REGS_RW_DAT_WRITE[29]   ; Output   ; --            ; --            ; --                    ; --  ;
; REGS_RW_DAT_WRITE[30]   ; Output   ; --            ; --            ; --                    ; --  ;
; REGS_RW_DAT_WRITE[31]   ; Output   ; --            ; --            ; --                    ; --  ;
; REGS_RW_ADDR[0]         ; Output   ; --            ; --            ; --                    ; --  ;
; REGS_RW_ADDR[1]         ; Output   ; --            ; --            ; --                    ; --  ;
; REGS_RW_ADDR[2]         ; Output   ; --            ; --            ; --                    ; --  ;
; REGS_RW_ADDR[3]         ; Output   ; --            ; --            ; --                    ; --  ;
; REGS_RW_ADDR[4]         ; Output   ; --            ; --            ; --                    ; --  ;
; REGS_RW_WREN            ; Output   ; --            ; --            ; --                    ; --  ;
; REGS_R_ADDR[0]          ; Output   ; --            ; --            ; --                    ; --  ;
; REGS_R_ADDR[1]          ; Output   ; --            ; --            ; --                    ; --  ;
; REGS_R_ADDR[2]          ; Output   ; --            ; --            ; --                    ; --  ;
; REGS_R_ADDR[3]          ; Output   ; --            ; --            ; --                    ; --  ;
; REGS_R_ADDR[4]          ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM0_RW_DAT_WRITE[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM0_RW_DAT_WRITE[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM0_RW_DAT_WRITE[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM0_RW_DAT_WRITE[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM0_RW_DAT_WRITE[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM0_RW_DAT_WRITE[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM0_RW_DAT_WRITE[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM0_RW_DAT_WRITE[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM0_RW_DAT_WRITE[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM0_RW_DAT_WRITE[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM0_RW_DAT_WRITE[10] ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM0_RW_DAT_WRITE[11] ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM0_RW_DAT_WRITE[12] ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM0_RW_DAT_WRITE[13] ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM0_RW_DAT_WRITE[14] ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM0_RW_DAT_WRITE[15] ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM0_RW_DAT_WRITE[16] ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM0_RW_DAT_WRITE[17] ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM0_RW_DAT_WRITE[18] ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM0_RW_DAT_WRITE[19] ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM0_RW_DAT_WRITE[20] ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM0_RW_DAT_WRITE[21] ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM0_RW_DAT_WRITE[22] ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM0_RW_DAT_WRITE[23] ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM0_RW_DAT_WRITE[24] ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM0_RW_DAT_WRITE[25] ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM0_RW_DAT_WRITE[26] ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM0_RW_DAT_WRITE[27] ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM0_RW_DAT_WRITE[28] ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM0_RW_DAT_WRITE[29] ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM0_RW_DAT_WRITE[30] ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM0_RW_DAT_WRITE[31] ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM0_RW_ADDR[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM0_RW_ADDR[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM0_RW_ADDR[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM0_RW_ADDR[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM0_RW_ADDR[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM0_RW_ADDR[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM0_RW_ADDR[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM0_RW_ADDR[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM0_RW_WREN          ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM1_R_ADDR[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM1_R_ADDR[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM1_R_ADDR[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM1_R_ADDR[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM1_R_ADDR[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM1_R_ADDR[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM1_R_ADDR[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM1_R_ADDR[7]        ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM2_R_ADDR[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM2_R_ADDR[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM2_R_ADDR[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM2_R_ADDR[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM2_R_ADDR[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM2_R_ADDR[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM2_R_ADDR[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM2_R_ADDR[7]        ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM2_R_ADDR[8]        ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM2_R_ADDR[9]        ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM3_R_ADDR[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM3_R_ADDR[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM3_R_ADDR[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM3_R_ADDR[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM3_R_ADDR[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM3_R_ADDR[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM3_R_ADDR[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM3_R_ADDR[7]        ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM3_R_ADDR[8]        ; Output   ; --            ; --            ; --                    ; --  ;
; DPRAM3_R_ADDR[9]        ; Output   ; --            ; --            ; --                    ; --  ;
; PCI_TRDYn               ; Output   ; --            ; --            ; --                    ; --  ;
; PCI_INTn                ; Output   ; --            ; --            ; --                    ; --  ;
; TEST1[0]                ; Output   ; --            ; --            ; --                    ; --  ;
; TEST1[1]                ; Output   ; --            ; --            ; --                    ; --  ;
; TEST1[2]                ; Output   ; --            ; --            ; --                    ; --  ;
; TEST1[3]                ; Output   ; --            ; --            ; --                    ; --  ;
; TEST1[4]                ; Output   ; --            ; --            ; --                    ; --  ;
; TEST1[5]                ; Output   ; --            ; --            ; --                    ; --  ;
; TEST1[6]                ; Output   ; --            ; --            ; --                    ; --  ;
; TEST1[7]                ; Output   ; --            ; --            ; --                    ; --  ;
; TEST1[8]                ; Output   ; --            ; --            ; --                    ; --  ;
; TEST1[9]                ; Output   ; --            ; --            ; --                    ; --  ;
; TEST1[10]               ; Output   ; --            ; --            ; --                    ; --  ;
; TEST1[11]               ; Output   ; --            ; --            ; --                    ; --  ;
; TEST1[12]               ; Output   ; --            ; --            ; --                    ; --  ;
; TEST1[13]               ; Output   ; --            ; --            ; --                    ; --  ;
; TEST1[14]               ; Output   ; --            ; --            ; --                    ; --  ;
; TEST1[15]               ; Output   ; --            ; --            ; --                    ; --  ;
; TEST1[16]               ; Output   ; --            ; --            ; --                    ; --  ;
; TEST1[17]               ; Output   ; --            ; --            ; --                    ; --  ;
; TEST1[18]               ; Output   ; --            ; --            ; --                    ; --  ;
; TEST1[19]               ; Output   ; --            ; --            ; --                    ; --  ;
; TEST1[20]               ; Output   ; --            ; --            ; --                    ; --  ;
; TEST1[21]               ; Output   ; --            ; --            ; --                    ; --  ;
; TEST1[22]               ; Output   ; --            ; --            ; --                    ; --  ;
; TEST1[23]               ; Output   ; --            ; --            ; --                    ; --  ;
; TEST1[24]               ; Output   ; --            ; --            ; --                    ; --  ;
; TEST1[25]               ; Output   ; --            ; --            ; --                    ; --  ;
; TEST1[26]               ; Output   ; --            ; --            ; --                    ; --  ;
; TEST1[27]               ; Output   ; --            ; --            ; --                    ; --  ;
; TEST1[28]               ; Output   ; --            ; --            ; --                    ; --  ;
; TEST1[29]               ; Output   ; --            ; --            ; --                    ; --  ;
; TEST1[30]               ; Output   ; --            ; --            ; --                    ; --  ;
; TEST1[31]               ; Output   ; --            ; --            ; --                    ; --  ;
; TEST2[0]                ; Output   ; --            ; --            ; --                    ; --  ;
; TEST2[1]                ; Output   ; --            ; --            ; --                    ; --  ;
; TEST2[2]                ; Output   ; --            ; --            ; --                    ; --  ;
; TEST2[3]                ; Output   ; --            ; --            ; --                    ; --  ;
; TEST2[4]                ; Output   ; --            ; --            ; --                    ; --  ;
; TEST2[5]                ; Output   ; --            ; --            ; --                    ; --  ;
; TEST2[6]                ; Output   ; --            ; --            ; --                    ; --  ;
; TEST2[7]                ; Output   ; --            ; --            ; --                    ; --  ;
; TEST2[8]                ; Output   ; --            ; --            ; --                    ; --  ;
; TEST2[9]                ; Output   ; --            ; --            ; --                    ; --  ;
; TEST2[10]               ; Output   ; --            ; --            ; --                    ; --  ;
; TEST2[11]               ; Output   ; --            ; --            ; --                    ; --  ;
; TEST2[12]               ; Output   ; --            ; --            ; --                    ; --  ;
; TEST2[13]               ; Output   ; --            ; --            ; --                    ; --  ;
; TEST2[14]               ; Output   ; --            ; --            ; --                    ; --  ;
; TEST2[15]               ; Output   ; --            ; --            ; --                    ; --  ;
; TEST2[16]               ; Output   ; --            ; --            ; --                    ; --  ;
; TEST2[17]               ; Output   ; --            ; --            ; --                    ; --  ;
; TEST2[18]               ; Output   ; --            ; --            ; --                    ; --  ;
; TEST2[19]               ; Output   ; --            ; --            ; --                    ; --  ;
; TEST2[20]               ; Output   ; --            ; --            ; --                    ; --  ;
; TEST2[21]               ; Output   ; --            ; --            ; --                    ; --  ;
; TEST2[22]               ; Output   ; --            ; --            ; --                    ; --  ;
; TEST2[23]               ; Output   ; --            ; --            ; --                    ; --  ;
; TEST2[24]               ; Output   ; --            ; --            ; --                    ; --  ;
; TEST2[25]               ; Output   ; --            ; --            ; --                    ; --  ;
; TEST2[26]               ; Output   ; --            ; --            ; --                    ; --  ;
; TEST2[27]               ; Output   ; --            ; --            ; --                    ; --  ;
; TEST2[28]               ; Output   ; --            ; --            ; --                    ; --  ;
; TEST2[29]               ; Output   ; --            ; --            ; --                    ; --  ;
; TEST2[30]               ; Output   ; --            ; --            ; --                    ; --  ;
; TEST2[31]               ; Output   ; --            ; --            ; --                    ; --  ;
; PCI_AD[0]               ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; PCI_AD[1]               ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; PCI_AD[2]               ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; PCI_AD[3]               ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; PCI_AD[4]               ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; PCI_AD[5]               ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; PCI_AD[6]               ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; PCI_AD[7]               ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; PCI_AD[8]               ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; PCI_AD[9]               ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; PCI_AD[10]              ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; PCI_AD[11]              ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; PCI_AD[12]              ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; PCI_AD[13]              ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; PCI_AD[14]              ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; PCI_AD[15]              ; Bidir    ; 6             ; 6             ; --                    ; --  ;
+-------------------------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                               ;
+--------------------------------+-------------------+---------+
; Source Pin / Fanout            ; Pad To Core Index ; Setting ;
+--------------------------------+-------------------+---------+
; PCI_IRDYn                      ;                   ;         ;
; INT_IN                         ;                   ;         ;
; PCI_BEn[0]                     ;                   ;         ;
;      - Selector6~29            ; 0                 ; 6       ;
;      - Selector2~275           ; 0                 ; 6       ;
;      - Selector4~76            ; 0                 ; 6       ;
;      - Selector0~35            ; 0                 ; 6       ;
;      - Selector6~30            ; 0                 ; 6       ;
;      - Selector4~78            ; 0                 ; 6       ;
; CLK                            ;                   ;         ;
; RESET                          ;                   ;         ;
; PCI_FRAMEn                     ;                   ;         ;
;      - Selector2~274           ; 1                 ; 6       ;
;      - Selector2~276           ; 1                 ; 6       ;
;      - Selector2~277           ; 1                 ; 6       ;
;      - Selector4~77            ; 1                 ; 6       ;
;      - Selector3~192           ; 1                 ; 6       ;
;      - Selector3~193           ; 1                 ; 6       ;
;      - Selector3~194           ; 1                 ; 6       ;
;      - Selector3~195           ; 1                 ; 6       ;
;      - Selector0~35            ; 1                 ; 6       ;
;      - Selector6~30            ; 1                 ; 6       ;
;      - Selector1~130           ; 1                 ; 6       ;
;      - state.read_dat_msb~181  ; 1                 ; 6       ;
; PCI_BEn[1]                     ;                   ;         ;
;      - Selector2~274           ; 1                 ; 6       ;
;      - Selector2~276           ; 1                 ; 6       ;
;      - Selector4~76            ; 1                 ; 6       ;
;      - PCI_BEn[1]~41           ; 1                 ; 6       ;
;      - Selector1~129           ; 1                 ; 6       ;
; DPRAM_ADDR_RST                 ;                   ;         ;
;      - process3~0              ; 1                 ; 6       ;
; REGS_R_DAT_READ[0]             ;                   ;         ;
;      - Selector7~277           ; 1                 ; 6       ;
; DPRAM3_R_DATA[16]              ;                   ;         ;
;      - Selector7~273           ; 0                 ; 6       ;
; DPRAM2_R_DATA[16]              ;                   ;         ;
;      - Selector7~273           ; 0                 ; 6       ;
; DPRAM1_R_DAT_READ[16]          ;                   ;         ;
;      - Selector7~272           ; 0                 ; 6       ;
; DPRAM0_RW_DAT_READ[16]         ;                   ;         ;
;      - Selector7~272           ; 0                 ; 6       ;
; DPRAM3_R_DATA[0]               ;                   ;         ;
;      - Selector7~275           ; 1                 ; 6       ;
; DPRAM2_R_DATA[0]               ;                   ;         ;
;      - Selector7~275           ; 1                 ; 6       ;
; DPRAM1_R_DAT_READ[0]           ;                   ;         ;
;      - Selector7~274           ; 0                 ; 6       ;
; DPRAM0_RW_DAT_READ[0]          ;                   ;         ;
;      - Selector7~274           ; 0                 ; 6       ;
; REGS_R_DAT_READ[16]            ;                   ;         ;
;      - Selector7~277           ; 1                 ; 6       ;
; REGS_RW_DAT_READ[16]           ;                   ;         ;
;      - Selector7~278           ; 0                 ; 6       ;
; REGS_RW_DAT_READ[0]            ;                   ;         ;
;      - Selector7~278           ; 1                 ; 6       ;
; REGS_R_DAT_READ[1]             ;                   ;         ;
;      - Selector8~254           ; 0                 ; 6       ;
; DPRAM3_R_DATA[17]              ;                   ;         ;
;      - Selector8~250           ; 1                 ; 6       ;
; DPRAM2_R_DATA[17]              ;                   ;         ;
;      - Selector8~250           ; 1                 ; 6       ;
; DPRAM1_R_DAT_READ[17]          ;                   ;         ;
;      - Selector8~249           ; 1                 ; 6       ;
; DPRAM0_RW_DAT_READ[17]         ;                   ;         ;
;      - Selector8~249           ; 1                 ; 6       ;
; DPRAM3_R_DATA[1]               ;                   ;         ;
;      - Selector8~252           ; 0                 ; 6       ;
; DPRAM2_R_DATA[1]               ;                   ;         ;
;      - Selector8~252           ; 1                 ; 6       ;
; DPRAM1_R_DAT_READ[1]           ;                   ;         ;
;      - Selector8~251           ; 1                 ; 6       ;
; DPRAM0_RW_DAT_READ[1]          ;                   ;         ;
;      - Selector8~251           ; 1                 ; 6       ;
; REGS_R_DAT_READ[17]            ;                   ;         ;
;      - Selector8~254           ; 1                 ; 6       ;
; REGS_RW_DAT_READ[17]           ;                   ;         ;
;      - Selector8~255           ; 0                 ; 6       ;
; REGS_RW_DAT_READ[1]            ;                   ;         ;
;      - Selector8~255           ; 1                 ; 6       ;
; REGS_R_DAT_READ[2]             ;                   ;         ;
;      - Selector9~254           ; 0                 ; 6       ;
; DPRAM3_R_DATA[18]              ;                   ;         ;
;      - Selector9~250           ; 1                 ; 6       ;
; DPRAM2_R_DATA[18]              ;                   ;         ;
;      - Selector9~250           ; 1                 ; 6       ;
; DPRAM1_R_DAT_READ[18]          ;                   ;         ;
;      - Selector9~249           ; 1                 ; 6       ;
; DPRAM0_RW_DAT_READ[18]         ;                   ;         ;
;      - Selector9~249           ; 0                 ; 6       ;
; DPRAM3_R_DATA[2]               ;                   ;         ;
; DPRAM2_R_DATA[2]               ;                   ;         ;
; DPRAM1_R_DAT_READ[2]           ;                   ;         ;
;      - Selector9~251           ; 0                 ; 6       ;
; DPRAM0_RW_DAT_READ[2]          ;                   ;         ;
;      - Selector9~251           ; 0                 ; 6       ;
; REGS_R_DAT_READ[18]            ;                   ;         ;
;      - Selector9~254           ; 1                 ; 6       ;
; REGS_RW_DAT_READ[18]           ;                   ;         ;
;      - Selector9~255           ; 0                 ; 6       ;
; REGS_RW_DAT_READ[2]            ;                   ;         ;
;      - Selector9~255           ; 0                 ; 6       ;
; REGS_R_DAT_READ[3]             ;                   ;         ;
;      - Selector10~254          ; 0                 ; 6       ;
; DPRAM3_R_DATA[19]              ;                   ;         ;
;      - Selector10~250          ; 0                 ; 6       ;
; DPRAM2_R_DATA[19]              ;                   ;         ;
;      - Selector10~250          ; 1                 ; 6       ;
; DPRAM1_R_DAT_READ[19]          ;                   ;         ;
;      - Selector10~249          ; 0                 ; 6       ;
; DPRAM0_RW_DAT_READ[19]         ;                   ;         ;
;      - Selector10~249          ; 1                 ; 6       ;
; DPRAM3_R_DATA[3]               ;                   ;         ;
;      - Selector10~252          ; 1                 ; 6       ;
; DPRAM2_R_DATA[3]               ;                   ;         ;
;      - Selector10~252          ; 0                 ; 6       ;
; DPRAM1_R_DAT_READ[3]           ;                   ;         ;
;      - Selector10~251          ; 1                 ; 6       ;
; DPRAM0_RW_DAT_READ[3]          ;                   ;         ;
;      - Selector10~251          ; 1                 ; 6       ;
; REGS_R_DAT_READ[19]            ;                   ;         ;
;      - Selector10~254          ; 1                 ; 6       ;
; REGS_RW_DAT_READ[19]           ;                   ;         ;
;      - Selector10~255          ; 1                 ; 6       ;
; REGS_RW_DAT_READ[3]            ;                   ;         ;
;      - Selector10~255          ; 0                 ; 6       ;
; REGS_R_DAT_READ[4]             ;                   ;         ;
;      - Selector11~254          ; 0                 ; 6       ;
; DPRAM3_R_DATA[20]              ;                   ;         ;
;      - Selector11~250          ; 0                 ; 6       ;
; DPRAM2_R_DATA[20]              ;                   ;         ;
;      - Selector11~250          ; 1                 ; 6       ;
; DPRAM1_R_DAT_READ[20]          ;                   ;         ;
;      - Selector11~249          ; 1                 ; 6       ;
; DPRAM0_RW_DAT_READ[20]         ;                   ;         ;
;      - Selector11~249          ; 1                 ; 6       ;
; DPRAM3_R_DATA[4]               ;                   ;         ;
;      - Selector11~252          ; 1                 ; 6       ;
; DPRAM2_R_DATA[4]               ;                   ;         ;
;      - Selector11~252          ; 1                 ; 6       ;
; DPRAM1_R_DAT_READ[4]           ;                   ;         ;
;      - Selector11~251          ; 1                 ; 6       ;
; DPRAM0_RW_DAT_READ[4]          ;                   ;         ;
;      - Selector11~251          ; 1                 ; 6       ;
; REGS_R_DAT_READ[20]            ;                   ;         ;
;      - Selector11~254          ; 1                 ; 6       ;
; REGS_RW_DAT_READ[20]           ;                   ;         ;
;      - Selector11~255          ; 1                 ; 6       ;
; REGS_RW_DAT_READ[4]            ;                   ;         ;
;      - Selector11~255          ; 0                 ; 6       ;
; REGS_R_DAT_READ[5]             ;                   ;         ;
;      - Selector12~254          ; 1                 ; 6       ;
; DPRAM3_R_DATA[21]              ;                   ;         ;
;      - Selector12~250          ; 1                 ; 6       ;
; DPRAM2_R_DATA[21]              ;                   ;         ;
;      - Selector12~250          ; 1                 ; 6       ;
; DPRAM1_R_DAT_READ[21]          ;                   ;         ;
;      - Selector12~249          ; 0                 ; 6       ;
; DPRAM0_RW_DAT_READ[21]         ;                   ;         ;
;      - Selector12~249          ; 1                 ; 6       ;
; DPRAM3_R_DATA[5]               ;                   ;         ;
;      - Selector12~252          ; 1                 ; 6       ;
; DPRAM2_R_DATA[5]               ;                   ;         ;
;      - Selector12~252          ; 1                 ; 6       ;
; DPRAM1_R_DAT_READ[5]           ;                   ;         ;
;      - Selector12~251          ; 1                 ; 6       ;
; DPRAM0_RW_DAT_READ[5]          ;                   ;         ;
;      - Selector12~251          ; 1                 ; 6       ;
; REGS_R_DAT_READ[21]            ;                   ;         ;
;      - Selector12~254          ; 0                 ; 6       ;
; REGS_RW_DAT_READ[21]           ;                   ;         ;
;      - Selector12~255          ; 0                 ; 6       ;
; REGS_RW_DAT_READ[5]            ;                   ;         ;
;      - Selector12~255          ; 0                 ; 6       ;
; REGS_R_DAT_READ[6]             ;                   ;         ;
;      - Selector13~254          ; 1                 ; 6       ;
; DPRAM3_R_DATA[22]              ;                   ;         ;
;      - Selector13~250          ; 0                 ; 6       ;
; DPRAM2_R_DATA[22]              ;                   ;         ;
;      - Selector13~250          ; 0                 ; 6       ;
; DPRAM1_R_DAT_READ[22]          ;                   ;         ;
;      - Selector13~249          ; 1                 ; 6       ;
; DPRAM0_RW_DAT_READ[22]         ;                   ;         ;
;      - Selector13~249          ; 0                 ; 6       ;
; DPRAM3_R_DATA[6]               ;                   ;         ;
;      - Selector13~252          ; 0                 ; 6       ;
; DPRAM2_R_DATA[6]               ;                   ;         ;
;      - Selector13~252          ; 1                 ; 6       ;
; DPRAM1_R_DAT_READ[6]           ;                   ;         ;
;      - Selector13~251          ; 0                 ; 6       ;
; DPRAM0_RW_DAT_READ[6]          ;                   ;         ;
;      - Selector13~251          ; 1                 ; 6       ;
; REGS_R_DAT_READ[22]            ;                   ;         ;
;      - Selector13~254          ; 1                 ; 6       ;
; REGS_RW_DAT_READ[22]           ;                   ;         ;
;      - Selector13~255          ; 0                 ; 6       ;
; REGS_RW_DAT_READ[6]            ;                   ;         ;
;      - Selector13~255          ; 1                 ; 6       ;
; REGS_R_DAT_READ[7]             ;                   ;         ;
;      - Selector14~254          ; 0                 ; 6       ;
; DPRAM3_R_DATA[23]              ;                   ;         ;
;      - Selector14~250          ; 0                 ; 6       ;
; DPRAM2_R_DATA[23]              ;                   ;         ;
;      - Selector14~250          ; 1                 ; 6       ;
; DPRAM1_R_DAT_READ[23]          ;                   ;         ;
;      - Selector14~249          ; 1                 ; 6       ;
; DPRAM0_RW_DAT_READ[23]         ;                   ;         ;
;      - Selector14~249          ; 1                 ; 6       ;
; DPRAM3_R_DATA[7]               ;                   ;         ;
;      - Selector14~252          ; 1                 ; 6       ;
; DPRAM2_R_DATA[7]               ;                   ;         ;
;      - Selector14~252          ; 1                 ; 6       ;
; DPRAM1_R_DAT_READ[7]           ;                   ;         ;
;      - Selector14~251          ; 0                 ; 6       ;
; DPRAM0_RW_DAT_READ[7]          ;                   ;         ;
;      - Selector14~251          ; 1                 ; 6       ;
; REGS_R_DAT_READ[23]            ;                   ;         ;
;      - Selector14~254          ; 0                 ; 6       ;
; REGS_RW_DAT_READ[23]           ;                   ;         ;
;      - Selector14~255          ; 0                 ; 6       ;
; REGS_RW_DAT_READ[7]            ;                   ;         ;
;      - Selector14~255          ; 1                 ; 6       ;
; REGS_R_DAT_READ[8]             ;                   ;         ;
;      - Selector15~254          ; 1                 ; 6       ;
; DPRAM3_R_DATA[24]              ;                   ;         ;
;      - Selector15~250          ; 1                 ; 6       ;
; DPRAM2_R_DATA[24]              ;                   ;         ;
;      - Selector15~250          ; 0                 ; 6       ;
; DPRAM1_R_DAT_READ[24]          ;                   ;         ;
;      - Selector15~249          ; 0                 ; 6       ;
; DPRAM0_RW_DAT_READ[24]         ;                   ;         ;
;      - Selector15~249          ; 1                 ; 6       ;
; DPRAM3_R_DATA[8]               ;                   ;         ;
;      - Selector15~252          ; 1                 ; 6       ;
; DPRAM2_R_DATA[8]               ;                   ;         ;
;      - Selector15~252          ; 1                 ; 6       ;
; DPRAM1_R_DAT_READ[8]           ;                   ;         ;
;      - Selector15~251          ; 0                 ; 6       ;
; DPRAM0_RW_DAT_READ[8]          ;                   ;         ;
;      - Selector15~251          ; 0                 ; 6       ;
; REGS_R_DAT_READ[24]            ;                   ;         ;
;      - Selector15~254          ; 1                 ; 6       ;
; REGS_RW_DAT_READ[24]           ;                   ;         ;
;      - Selector15~255          ; 0                 ; 6       ;
; REGS_RW_DAT_READ[8]            ;                   ;         ;
;      - Selector15~255          ; 0                 ; 6       ;
; REGS_R_DAT_READ[9]             ;                   ;         ;
;      - Selector16~254          ; 1                 ; 6       ;
; DPRAM3_R_DATA[25]              ;                   ;         ;
;      - Selector16~250          ; 1                 ; 6       ;
; DPRAM2_R_DATA[25]              ;                   ;         ;
;      - Selector16~250          ; 1                 ; 6       ;
; DPRAM1_R_DAT_READ[25]          ;                   ;         ;
;      - Selector16~249          ; 1                 ; 6       ;
; DPRAM0_RW_DAT_READ[25]         ;                   ;         ;
;      - Selector16~249          ; 1                 ; 6       ;
; DPRAM3_R_DATA[9]               ;                   ;         ;
;      - Selector16~252          ; 0                 ; 6       ;
; DPRAM2_R_DATA[9]               ;                   ;         ;
;      - Selector16~252          ; 0                 ; 6       ;
; DPRAM1_R_DAT_READ[9]           ;                   ;         ;
;      - Selector16~251          ; 0                 ; 6       ;
; DPRAM0_RW_DAT_READ[9]          ;                   ;         ;
;      - Selector16~251          ; 0                 ; 6       ;
; REGS_R_DAT_READ[25]            ;                   ;         ;
;      - Selector16~254          ; 0                 ; 6       ;
; REGS_RW_DAT_READ[25]           ;                   ;         ;
;      - Selector16~255          ; 0                 ; 6       ;
; REGS_RW_DAT_READ[9]            ;                   ;         ;
;      - Selector16~255          ; 0                 ; 6       ;
; REGS_R_DAT_READ[10]            ;                   ;         ;
;      - Selector17~254          ; 0                 ; 6       ;
; DPRAM3_R_DATA[26]              ;                   ;         ;
;      - Selector17~250          ; 1                 ; 6       ;
; DPRAM2_R_DATA[26]              ;                   ;         ;
;      - Selector17~250          ; 1                 ; 6       ;
; DPRAM1_R_DAT_READ[26]          ;                   ;         ;
;      - Selector17~249          ; 1                 ; 6       ;
; DPRAM0_RW_DAT_READ[26]         ;                   ;         ;
;      - Selector17~249          ; 0                 ; 6       ;
; DPRAM3_R_DATA[10]              ;                   ;         ;
;      - Selector17~252          ; 1                 ; 6       ;
; DPRAM2_R_DATA[10]              ;                   ;         ;
;      - Selector17~252          ; 1                 ; 6       ;
; DPRAM1_R_DAT_READ[10]          ;                   ;         ;
;      - Selector17~251          ; 0                 ; 6       ;
; DPRAM0_RW_DAT_READ[10]         ;                   ;         ;
;      - Selector17~251          ; 0                 ; 6       ;
; REGS_R_DAT_READ[26]            ;                   ;         ;
;      - Selector17~254          ; 1                 ; 6       ;
; REGS_RW_DAT_READ[26]           ;                   ;         ;
;      - Selector17~255          ; 1                 ; 6       ;
; REGS_RW_DAT_READ[10]           ;                   ;         ;
;      - Selector17~255          ; 0                 ; 6       ;
; REGS_R_DAT_READ[11]            ;                   ;         ;
;      - Selector18~254          ; 0                 ; 6       ;
; DPRAM3_R_DATA[27]              ;                   ;         ;
;      - Selector18~250          ; 1                 ; 6       ;
; DPRAM2_R_DATA[27]              ;                   ;         ;
;      - Selector18~250          ; 0                 ; 6       ;
; DPRAM1_R_DAT_READ[27]          ;                   ;         ;
;      - Selector18~249          ; 1                 ; 6       ;
; DPRAM0_RW_DAT_READ[27]         ;                   ;         ;
;      - Selector18~249          ; 1                 ; 6       ;
; DPRAM3_R_DATA[11]              ;                   ;         ;
;      - Selector18~252          ; 0                 ; 6       ;
; DPRAM2_R_DATA[11]              ;                   ;         ;
;      - Selector18~252          ; 1                 ; 6       ;
; DPRAM1_R_DAT_READ[11]          ;                   ;         ;
;      - Selector18~251          ; 0                 ; 6       ;
; DPRAM0_RW_DAT_READ[11]         ;                   ;         ;
;      - Selector18~251          ; 1                 ; 6       ;
; REGS_R_DAT_READ[27]            ;                   ;         ;
;      - Selector18~254          ; 1                 ; 6       ;
; REGS_RW_DAT_READ[27]           ;                   ;         ;
;      - Selector18~255          ; 1                 ; 6       ;
; REGS_RW_DAT_READ[11]           ;                   ;         ;
;      - Selector18~255          ; 0                 ; 6       ;
; REGS_R_DAT_READ[12]            ;                   ;         ;
;      - Selector19~254          ; 0                 ; 6       ;
; DPRAM3_R_DATA[28]              ;                   ;         ;
;      - Selector19~250          ; 0                 ; 6       ;
; DPRAM2_R_DATA[28]              ;                   ;         ;
;      - Selector19~250          ; 0                 ; 6       ;
; DPRAM1_R_DAT_READ[28]          ;                   ;         ;
;      - Selector19~249          ; 1                 ; 6       ;
; DPRAM0_RW_DAT_READ[28]         ;                   ;         ;
; DPRAM3_R_DATA[12]              ;                   ;         ;
; DPRAM2_R_DATA[12]              ;                   ;         ;
;      - Selector19~252          ; 0                 ; 6       ;
; DPRAM1_R_DAT_READ[12]          ;                   ;         ;
;      - Selector19~251          ; 0                 ; 6       ;
; DPRAM0_RW_DAT_READ[12]         ;                   ;         ;
; REGS_R_DAT_READ[28]            ;                   ;         ;
; REGS_RW_DAT_READ[28]           ;                   ;         ;
;      - Selector19~255          ; 0                 ; 6       ;
; REGS_RW_DAT_READ[12]           ;                   ;         ;
;      - Selector19~255          ; 0                 ; 6       ;
; REGS_R_DAT_READ[13]            ;                   ;         ;
;      - Selector20~254          ; 0                 ; 6       ;
; DPRAM3_R_DATA[29]              ;                   ;         ;
;      - Selector20~250          ; 0                 ; 6       ;
; DPRAM2_R_DATA[29]              ;                   ;         ;
;      - Selector20~250          ; 1                 ; 6       ;
; DPRAM1_R_DAT_READ[29]          ;                   ;         ;
;      - Selector20~249          ; 1                 ; 6       ;
; DPRAM0_RW_DAT_READ[29]         ;                   ;         ;
;      - Selector20~249          ; 0                 ; 6       ;
; DPRAM3_R_DATA[13]              ;                   ;         ;
;      - Selector20~252          ; 0                 ; 6       ;
; DPRAM2_R_DATA[13]              ;                   ;         ;
;      - Selector20~252          ; 1                 ; 6       ;
; DPRAM1_R_DAT_READ[13]          ;                   ;         ;
;      - Selector20~251          ; 0                 ; 6       ;
; DPRAM0_RW_DAT_READ[13]         ;                   ;         ;
;      - Selector20~251          ; 1                 ; 6       ;
; REGS_R_DAT_READ[29]            ;                   ;         ;
;      - Selector20~254          ; 0                 ; 6       ;
; REGS_RW_DAT_READ[29]           ;                   ;         ;
;      - Selector20~255          ; 0                 ; 6       ;
; REGS_RW_DAT_READ[13]           ;                   ;         ;
;      - Selector20~255          ; 1                 ; 6       ;
; REGS_R_DAT_READ[14]            ;                   ;         ;
;      - Selector21~254          ; 0                 ; 6       ;
; DPRAM3_R_DATA[30]              ;                   ;         ;
;      - Selector21~250          ; 1                 ; 6       ;
; DPRAM2_R_DATA[30]              ;                   ;         ;
;      - Selector21~250          ; 0                 ; 6       ;
; DPRAM1_R_DAT_READ[30]          ;                   ;         ;
;      - Selector21~249          ; 1                 ; 6       ;
; DPRAM0_RW_DAT_READ[30]         ;                   ;         ;
;      - Selector21~249          ; 1                 ; 6       ;
; DPRAM3_R_DATA[14]              ;                   ;         ;
;      - Selector21~252          ; 1                 ; 6       ;
; DPRAM2_R_DATA[14]              ;                   ;         ;
;      - Selector21~252          ; 0                 ; 6       ;
; DPRAM1_R_DAT_READ[14]          ;                   ;         ;
;      - Selector21~251          ; 1                 ; 6       ;
; DPRAM0_RW_DAT_READ[14]         ;                   ;         ;
;      - Selector21~251          ; 0                 ; 6       ;
; REGS_R_DAT_READ[30]            ;                   ;         ;
;      - Selector21~254          ; 1                 ; 6       ;
; REGS_RW_DAT_READ[30]           ;                   ;         ;
;      - Selector21~255          ; 0                 ; 6       ;
; REGS_RW_DAT_READ[14]           ;                   ;         ;
;      - Selector21~255          ; 0                 ; 6       ;
; REGS_R_DAT_READ[15]            ;                   ;         ;
;      - Selector22~380          ; 0                 ; 6       ;
; DPRAM3_R_DATA[31]              ;                   ;         ;
;      - Selector22~376          ; 0                 ; 6       ;
; DPRAM2_R_DATA[31]              ;                   ;         ;
;      - Selector22~376          ; 1                 ; 6       ;
; DPRAM1_R_DAT_READ[31]          ;                   ;         ;
;      - Selector22~375          ; 1                 ; 6       ;
; DPRAM0_RW_DAT_READ[31]         ;                   ;         ;
;      - Selector22~375          ; 0                 ; 6       ;
; DPRAM3_R_DATA[15]              ;                   ;         ;
;      - Selector22~378          ; 1                 ; 6       ;
; DPRAM2_R_DATA[15]              ;                   ;         ;
;      - Selector22~378          ; 0                 ; 6       ;
; DPRAM1_R_DAT_READ[15]          ;                   ;         ;
;      - Selector22~377          ; 1                 ; 6       ;
; DPRAM0_RW_DAT_READ[15]         ;                   ;         ;
;      - Selector22~377          ; 0                 ; 6       ;
; REGS_R_DAT_READ[31]            ;                   ;         ;
;      - Selector22~380          ; 0                 ; 6       ;
; REGS_RW_DAT_READ[31]           ;                   ;         ;
;      - Selector22~381          ; 0                 ; 6       ;
; REGS_RW_DAT_READ[15]           ;                   ;         ;
;      - Selector22~381          ; 0                 ; 6       ;
; PCI_AD[0]                      ;                   ;         ;
;      - REGS_RW_DAT_WRITE[0]    ; 0                 ; 6       ;
;      - DPRAM0_RW_DAT_WRITE[0]  ; 0                 ; 6       ;
;      - addr_count[0]           ; 0                 ; 6       ;
;      - dat_MSB[0]~feeder       ; 0                 ; 6       ;
; PCI_AD[1]                      ;                   ;         ;
;      - REGS_RW_DAT_WRITE[1]    ; 0                 ; 6       ;
;      - DPRAM0_RW_DAT_WRITE[1]  ; 0                 ; 6       ;
;      - addr_count[1]           ; 0                 ; 6       ;
;      - dat_MSB[1]~feeder       ; 0                 ; 6       ;
; PCI_AD[2]                      ;                   ;         ;
;      - REGS_RW_DAT_WRITE[2]    ; 1                 ; 6       ;
;      - DPRAM0_RW_DAT_WRITE[2]  ; 1                 ; 6       ;
;      - addr_count[2]           ; 1                 ; 6       ;
;      - dat_MSB[2]~feeder       ; 1                 ; 6       ;
; PCI_AD[3]                      ;                   ;         ;
;      - REGS_RW_DAT_WRITE[3]    ; 0                 ; 6       ;
;      - DPRAM0_RW_DAT_WRITE[3]  ; 0                 ; 6       ;
;      - addr_count[3]           ; 0                 ; 6       ;
;      - dat_MSB[3]~feeder       ; 0                 ; 6       ;
; PCI_AD[4]                      ;                   ;         ;
;      - REGS_RW_DAT_WRITE[4]    ; 1                 ; 6       ;
;      - DPRAM0_RW_DAT_WRITE[4]  ; 1                 ; 6       ;
;      - addr_count[4]           ; 1                 ; 6       ;
;      - dat_MSB[4]~feeder       ; 1                 ; 6       ;
; PCI_AD[5]                      ;                   ;         ;
;      - REGS_RW_DAT_WRITE[5]    ; 0                 ; 6       ;
;      - DPRAM0_RW_DAT_WRITE[5]  ; 0                 ; 6       ;
;      - addr_count[5]           ; 0                 ; 6       ;
;      - dat_MSB[5]~feeder       ; 0                 ; 6       ;
; PCI_AD[6]                      ;                   ;         ;
;      - REGS_RW_DAT_WRITE[6]    ; 0                 ; 6       ;
;      - DPRAM0_RW_DAT_WRITE[6]  ; 0                 ; 6       ;
;      - addr_count[6]           ; 0                 ; 6       ;
;      - dat_MSB[6]~feeder       ; 0                 ; 6       ;
; PCI_AD[7]                      ;                   ;         ;
;      - REGS_RW_DAT_WRITE[7]    ; 1                 ; 6       ;
;      - DPRAM0_RW_DAT_WRITE[7]  ; 1                 ; 6       ;
;      - base_ad[7]              ; 1                 ; 6       ;
;      - addr_count[7]           ; 1                 ; 6       ;
;      - dat_MSB[7]~feeder       ; 1                 ; 6       ;
; PCI_AD[8]                      ;                   ;         ;
;      - REGS_RW_DAT_WRITE[8]    ; 1                 ; 6       ;
;      - DPRAM0_RW_DAT_WRITE[8]  ; 1                 ; 6       ;
;      - dat_MSB[8]              ; 1                 ; 6       ;
;      - base_ad[8]              ; 1                 ; 6       ;
; PCI_AD[9]                      ;                   ;         ;
;      - REGS_RW_DAT_WRITE[9]    ; 0                 ; 6       ;
;      - DPRAM0_RW_DAT_WRITE[9]  ; 0                 ; 6       ;
;      - dat_MSB[9]              ; 0                 ; 6       ;
;      - base_ad[9]              ; 0                 ; 6       ;
; PCI_AD[10]                     ;                   ;         ;
;      - REGS_RW_DAT_WRITE[10]   ; 0                 ; 6       ;
;      - DPRAM0_RW_DAT_WRITE[10] ; 1                 ; 6       ;
;      - base_ad[10]             ; 1                 ; 6       ;
;      - dat_MSB[10]~feeder      ; 1                 ; 6       ;
; PCI_AD[11]                     ;                   ;         ;
;      - REGS_RW_DAT_WRITE[11]   ; 1                 ; 6       ;
;      - DPRAM0_RW_DAT_WRITE[11] ; 1                 ; 6       ;
;      - base_ad[11]~feeder      ; 1                 ; 6       ;
;      - dat_MSB[11]~feeder      ; 1                 ; 6       ;
; PCI_AD[12]                     ;                   ;         ;
;      - REGS_RW_DAT_WRITE[12]   ; 0                 ; 6       ;
;      - DPRAM0_RW_DAT_WRITE[12] ; 0                 ; 6       ;
;      - dat_MSB[12]             ; 0                 ; 6       ;
;      - base_ad[12]             ; 0                 ; 6       ;
; PCI_AD[13]                     ;                   ;         ;
;      - REGS_RW_DAT_WRITE[13]   ; 0                 ; 6       ;
;      - DPRAM0_RW_DAT_WRITE[13] ; 0                 ; 6       ;
;      - dat_MSB[13]             ; 0                 ; 6       ;
;      - base_ad[13]~feeder      ; 0                 ; 6       ;
; PCI_AD[14]                     ;                   ;         ;
;      - REGS_RW_DAT_WRITE[14]   ; 0                 ; 6       ;
;      - DPRAM0_RW_DAT_WRITE[14] ; 0                 ; 6       ;
;      - dat_MSB[14]             ; 0                 ; 6       ;
;      - base_ad[14]             ; 0                 ; 6       ;
; PCI_AD[15]                     ;                   ;         ;
;      - REGS_RW_DAT_WRITE[15]   ; 1                 ; 6       ;
;      - DPRAM0_RW_DAT_WRITE[15] ; 1                 ; 6       ;
;      - base_ad[15]             ; 1                 ; 6       ;
;      - dat_MSB[15]~feeder      ; 1                 ; 6       ;
+--------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                ;
+-----------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Name                  ; Location           ; Fan-Out ; Usage                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; CLK                   ; PIN_P2             ; 50      ; Clock                    ; yes    ; Global clock         ; GCLK3            ; --                        ;
; RESET                 ; PIN_P1             ; 15      ; Async. clear             ; yes    ; Global clock         ; GCLK1            ; --                        ;
; WideNor1              ; LCCOMB_X64_Y25_N24 ; 16      ; Output enable            ; no     ; --                   ; --               ; --                        ;
; dpram_count_enable~33 ; LCCOMB_X56_Y27_N30 ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; process3~0            ; LCCOMB_X1_Y18_N20  ; 10      ; Async. clear             ; yes    ; Global clock         ; GCLK8            ; --                        ;
; state.idle            ; LCFF_X57_Y27_N31   ; 22      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
+-----------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                    ;
+------------+-------------------+---------+----------------------+------------------+---------------------------+
; Name       ; Location          ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------+-------------------+---------+----------------------+------------------+---------------------------+
; CLK        ; PIN_P2            ; 50      ; Global clock         ; GCLK3            ; --                        ;
; RESET      ; PIN_P1            ; 15      ; Global clock         ; GCLK1            ; --                        ;
; process3~0 ; LCCOMB_X1_Y18_N20 ; 10      ; Global clock         ; GCLK8            ; --                        ;
+------------+-------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-----------------------+---------+
; Name                  ; Fan-Out ;
+-----------------------+---------+
; state.read_dat_msb    ; 36      ;
; Equal4~50             ; 33      ;
; Selector22~374        ; 32      ;
; Selector22~373        ; 32      ;
; Equal3~29             ; 32      ;
; base_ad[9]            ; 23      ;
; state.idle            ; 22      ;
; Equal2~60             ; 17      ;
; WideNor1              ; 16      ;
; PCI_FRAMEn            ; 12      ;
; dpram_count_enable~33 ; 9       ;
; PCI_IRDYn             ; 8       ;
; PCI_BEn[0]            ; 6       ;
; state.write_dat_lsb   ; 6       ;
; addr_count[4]         ; 6       ;
; addr_count[3]         ; 6       ;
; addr_count[2]         ; 6       ;
; addr_count[1]         ; 6       ;
; addr_count[0]         ; 6       ;
; PCI_AD[7]~8           ; 5       ;
; PCI_BEn[1]            ; 5       ;
; state.read_dat_lsb    ; 5       ;
; PCI_AD[15]~0          ; 4       ;
; PCI_AD[14]~1          ; 4       ;
; PCI_AD[13]~2          ; 4       ;
; PCI_AD[12]~3          ; 4       ;
; PCI_AD[11]~4          ; 4       ;
; PCI_AD[10]~5          ; 4       ;
; PCI_AD[9]~6           ; 4       ;
; PCI_AD[8]~7           ; 4       ;
; PCI_AD[6]~9           ; 4       ;
; PCI_AD[5]~10          ; 4       ;
; PCI_AD[4]~11          ; 4       ;
; PCI_AD[3]~12          ; 4       ;
; PCI_AD[2]~13          ; 4       ;
; PCI_AD[1]~14          ; 4       ;
; PCI_AD[0]~15          ; 4       ;
; count_enable~38       ; 4       ;
; Selector6~29          ; 4       ;
; state.deselect        ; 4       ;
; state.set_trdy        ; 4       ;
; dpram_addr_count[0]   ; 4       ;
; addr_count[5]         ; 4       ;
; base_ad[7]            ; 4       ;
; Equal2~59             ; 4       ;
; base_ad[8]            ; 4       ;
; PCI_BEn[1]~41         ; 3       ;
; state.write_dat_msb   ; 3       ;
; dpram_addr_count[9]   ; 3       ;
; dpram_addr_count[8]   ; 3       ;
+-----------------------+---------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 471 / 94,460 ( < 1 % ) ;
; C16 interconnects          ; 98 / 3,315 ( 3 % )     ;
; C4 interconnects           ; 486 / 60,840 ( < 1 % ) ;
; Direct links               ; 33 / 94,460 ( < 1 % )  ;
; Global clocks              ; 3 / 16 ( 19 % )        ;
; Local interconnects        ; 140 / 33,216 ( < 1 % ) ;
; R24 interconnects          ; 136 / 3,091 ( 4 % )    ;
; R4 interconnects           ; 336 / 81,294 ( < 1 % ) ;
+----------------------------+------------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 6.90) ; Number of LABs  (Total = 29) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 17                           ;
; 2                                          ; 0                            ;
; 3                                          ; 0                            ;
; 4                                          ; 0                            ;
; 5                                          ; 0                            ;
; 6                                          ; 0                            ;
; 7                                          ; 0                            ;
; 8                                          ; 0                            ;
; 9                                          ; 0                            ;
; 10                                         ; 0                            ;
; 11                                         ; 0                            ;
; 12                                         ; 0                            ;
; 13                                         ; 0                            ;
; 14                                         ; 1                            ;
; 15                                         ; 7                            ;
; 16                                         ; 4                            ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.83) ; Number of LABs  (Total = 29) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 2                            ;
; 1 Clock                            ; 19                           ;
; 1 Clock enable                     ; 2                            ;
; 2 Async. clears                    ; 1                            ;
+------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+---------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 8.41) ; Number of LABs  (Total = 29) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 6                            ;
; 2                                           ; 11                           ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 0                            ;
; 14                                          ; 1                            ;
; 15                                          ; 7                            ;
; 16                                          ; 0                            ;
; 17                                          ; 0                            ;
; 18                                          ; 1                            ;
; 19                                          ; 0                            ;
; 20                                          ; 1                            ;
; 21                                          ; 0                            ;
; 22                                          ; 0                            ;
; 23                                          ; 0                            ;
; 24                                          ; 0                            ;
; 25                                          ; 0                            ;
; 26                                          ; 0                            ;
; 27                                          ; 0                            ;
; 28                                          ; 1                            ;
; 29                                          ; 0                            ;
; 30                                          ; 0                            ;
; 31                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 2.97) ; Number of LABs  (Total = 29) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 17                           ;
; 2                                               ; 7                            ;
; 3                                               ; 0                            ;
; 4                                               ; 0                            ;
; 5                                               ; 0                            ;
; 6                                               ; 0                            ;
; 7                                               ; 0                            ;
; 8                                               ; 0                            ;
; 9                                               ; 2                            ;
; 10                                              ; 0                            ;
; 11                                              ; 1                            ;
; 12                                              ; 1                            ;
; 13                                              ; 0                            ;
; 14                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 11.93) ; Number of LABs  (Total = 29) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 16                           ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 2                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 1                            ;
; 23                                           ; 1                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 8                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; Reserve nCEO pin after configuration         ; As output driving ground ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 6.0 Build 202 06/20/2006 Service Pack 1 SJ Full Version
    Info: Processing started: Mon Jun 25 17:27:24 2007
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off PCI_SLAVE -c PCI_SLAVE
Info: Selected device EP2C35F672C7 for design "PCI_SLAVE"
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Timing requirements not specified -- quality metrics such as performance and power consumption may be sacrificed to reduce compilation time.
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
Info: No exact pin location assignment(s) for 394 pins of 394 total pins
    Info: Pin REGS_RW_DAT_WRITE[0] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_WRITE[1] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_WRITE[2] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_WRITE[3] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_WRITE[4] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_WRITE[5] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_WRITE[6] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_WRITE[7] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_WRITE[8] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_WRITE[9] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_WRITE[10] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_WRITE[11] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_WRITE[12] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_WRITE[13] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_WRITE[14] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_WRITE[15] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_WRITE[16] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_WRITE[17] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_WRITE[18] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_WRITE[19] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_WRITE[20] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_WRITE[21] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_WRITE[22] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_WRITE[23] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_WRITE[24] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_WRITE[25] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_WRITE[26] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_WRITE[27] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_WRITE[28] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_WRITE[29] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_WRITE[30] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_WRITE[31] not assigned to an exact location on the device
    Info: Pin REGS_RW_ADDR[0] not assigned to an exact location on the device
    Info: Pin REGS_RW_ADDR[1] not assigned to an exact location on the device
    Info: Pin REGS_RW_ADDR[2] not assigned to an exact location on the device
    Info: Pin REGS_RW_ADDR[3] not assigned to an exact location on the device
    Info: Pin REGS_RW_ADDR[4] not assigned to an exact location on the device
    Info: Pin REGS_RW_WREN not assigned to an exact location on the device
    Info: Pin REGS_R_ADDR[0] not assigned to an exact location on the device
    Info: Pin REGS_R_ADDR[1] not assigned to an exact location on the device
    Info: Pin REGS_R_ADDR[2] not assigned to an exact location on the device
    Info: Pin REGS_R_ADDR[3] not assigned to an exact location on the device
    Info: Pin REGS_R_ADDR[4] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_WRITE[0] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_WRITE[1] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_WRITE[2] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_WRITE[3] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_WRITE[4] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_WRITE[5] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_WRITE[6] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_WRITE[7] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_WRITE[8] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_WRITE[9] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_WRITE[10] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_WRITE[11] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_WRITE[12] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_WRITE[13] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_WRITE[14] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_WRITE[15] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_WRITE[16] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_WRITE[17] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_WRITE[18] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_WRITE[19] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_WRITE[20] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_WRITE[21] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_WRITE[22] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_WRITE[23] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_WRITE[24] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_WRITE[25] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_WRITE[26] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_WRITE[27] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_WRITE[28] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_WRITE[29] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_WRITE[30] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_WRITE[31] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_ADDR[0] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_ADDR[1] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_ADDR[2] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_ADDR[3] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_ADDR[4] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_ADDR[5] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_ADDR[6] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_ADDR[7] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_WREN not assigned to an exact location on the device
    Info: Pin DPRAM1_R_ADDR[0] not assigned to an exact location on the device
    Info: Pin DPRAM1_R_ADDR[1] not assigned to an exact location on the device
    Info: Pin DPRAM1_R_ADDR[2] not assigned to an exact location on the device
    Info: Pin DPRAM1_R_ADDR[3] not assigned to an exact location on the device
    Info: Pin DPRAM1_R_ADDR[4] not assigned to an exact location on the device
    Info: Pin DPRAM1_R_ADDR[5] not assigned to an exact location on the device
    Info: Pin DPRAM1_R_ADDR[6] not assigned to an exact location on the device
    Info: Pin DPRAM1_R_ADDR[7] not assigned to an exact location on the device
    Info: Pin DPRAM2_R_ADDR[0] not assigned to an exact location on the device
    Info: Pin DPRAM2_R_ADDR[1] not assigned to an exact location on the device
    Info: Pin DPRAM2_R_ADDR[2] not assigned to an exact location on the device
    Info: Pin DPRAM2_R_ADDR[3] not assigned to an exact location on the device
    Info: Pin DPRAM2_R_ADDR[4] not assigned to an exact location on the device
    Info: Pin DPRAM2_R_ADDR[5] not assigned to an exact location on the device
    Info: Pin DPRAM2_R_ADDR[6] not assigned to an exact location on the device
    Info: Pin DPRAM2_R_ADDR[7] not assigned to an exact location on the device
    Info: Pin DPRAM2_R_ADDR[8] not assigned to an exact location on the device
    Info: Pin DPRAM2_R_ADDR[9] not assigned to an exact location on the device
    Info: Pin DPRAM3_R_ADDR[0] not assigned to an exact location on the device
    Info: Pin DPRAM3_R_ADDR[1] not assigned to an exact location on the device
    Info: Pin DPRAM3_R_ADDR[2] not assigned to an exact location on the device
    Info: Pin DPRAM3_R_ADDR[3] not assigned to an exact location on the device
    Info: Pin DPRAM3_R_ADDR[4] not assigned to an exact location on the device
    Info: Pin DPRAM3_R_ADDR[5] not assigned to an exact location on the device
    Info: Pin DPRAM3_R_ADDR[6] not assigned to an exact location on the device
    Info: Pin DPRAM3_R_ADDR[7] not assigned to an exact location on the device
    Info: Pin DPRAM3_R_ADDR[8] not assigned to an exact location on the device
    Info: Pin DPRAM3_R_ADDR[9] not assigned to an exact location on the device
    Info: Pin PCI_TRDYn not assigned to an exact location on the device
    Info: Pin PCI_INTn not assigned to an exact location on the device
    Info: Pin TEST1[0] not assigned to an exact location on the device
    Info: Pin TEST1[1] not assigned to an exact location on the device
    Info: Pin TEST1[2] not assigned to an exact location on the device
    Info: Pin TEST1[3] not assigned to an exact location on the device
    Info: Pin TEST1[4] not assigned to an exact location on the device
    Info: Pin TEST1[5] not assigned to an exact location on the device
    Info: Pin TEST1[6] not assigned to an exact location on the device
    Info: Pin TEST1[7] not assigned to an exact location on the device
    Info: Pin TEST1[8] not assigned to an exact location on the device
    Info: Pin TEST1[9] not assigned to an exact location on the device
    Info: Pin TEST1[10] not assigned to an exact location on the device
    Info: Pin TEST1[11] not assigned to an exact location on the device
    Info: Pin TEST1[12] not assigned to an exact location on the device
    Info: Pin TEST1[13] not assigned to an exact location on the device
    Info: Pin TEST1[14] not assigned to an exact location on the device
    Info: Pin TEST1[15] not assigned to an exact location on the device
    Info: Pin TEST1[16] not assigned to an exact location on the device
    Info: Pin TEST1[17] not assigned to an exact location on the device
    Info: Pin TEST1[18] not assigned to an exact location on the device
    Info: Pin TEST1[19] not assigned to an exact location on the device
    Info: Pin TEST1[20] not assigned to an exact location on the device
    Info: Pin TEST1[21] not assigned to an exact location on the device
    Info: Pin TEST1[22] not assigned to an exact location on the device
    Info: Pin TEST1[23] not assigned to an exact location on the device
    Info: Pin TEST1[24] not assigned to an exact location on the device
    Info: Pin TEST1[25] not assigned to an exact location on the device
    Info: Pin TEST1[26] not assigned to an exact location on the device
    Info: Pin TEST1[27] not assigned to an exact location on the device
    Info: Pin TEST1[28] not assigned to an exact location on the device
    Info: Pin TEST1[29] not assigned to an exact location on the device
    Info: Pin TEST1[30] not assigned to an exact location on the device
    Info: Pin TEST1[31] not assigned to an exact location on the device
    Info: Pin TEST2[0] not assigned to an exact location on the device
    Info: Pin TEST2[1] not assigned to an exact location on the device
    Info: Pin TEST2[2] not assigned to an exact location on the device
    Info: Pin TEST2[3] not assigned to an exact location on the device
    Info: Pin TEST2[4] not assigned to an exact location on the device
    Info: Pin TEST2[5] not assigned to an exact location on the device
    Info: Pin TEST2[6] not assigned to an exact location on the device
    Info: Pin TEST2[7] not assigned to an exact location on the device
    Info: Pin TEST2[8] not assigned to an exact location on the device
    Info: Pin TEST2[9] not assigned to an exact location on the device
    Info: Pin TEST2[10] not assigned to an exact location on the device
    Info: Pin TEST2[11] not assigned to an exact location on the device
    Info: Pin TEST2[12] not assigned to an exact location on the device
    Info: Pin TEST2[13] not assigned to an exact location on the device
    Info: Pin TEST2[14] not assigned to an exact location on the device
    Info: Pin TEST2[15] not assigned to an exact location on the device
    Info: Pin TEST2[16] not assigned to an exact location on the device
    Info: Pin TEST2[17] not assigned to an exact location on the device
    Info: Pin TEST2[18] not assigned to an exact location on the device
    Info: Pin TEST2[19] not assigned to an exact location on the device
    Info: Pin TEST2[20] not assigned to an exact location on the device
    Info: Pin TEST2[21] not assigned to an exact location on the device
    Info: Pin TEST2[22] not assigned to an exact location on the device
    Info: Pin TEST2[23] not assigned to an exact location on the device
    Info: Pin TEST2[24] not assigned to an exact location on the device
    Info: Pin TEST2[25] not assigned to an exact location on the device
    Info: Pin TEST2[26] not assigned to an exact location on the device
    Info: Pin TEST2[27] not assigned to an exact location on the device
    Info: Pin TEST2[28] not assigned to an exact location on the device
    Info: Pin TEST2[29] not assigned to an exact location on the device
    Info: Pin TEST2[30] not assigned to an exact location on the device
    Info: Pin TEST2[31] not assigned to an exact location on the device
    Info: Pin PCI_AD[0] not assigned to an exact location on the device
    Info: Pin PCI_AD[1] not assigned to an exact location on the device
    Info: Pin PCI_AD[2] not assigned to an exact location on the device
    Info: Pin PCI_AD[3] not assigned to an exact location on the device
    Info: Pin PCI_AD[4] not assigned to an exact location on the device
    Info: Pin PCI_AD[5] not assigned to an exact location on the device
    Info: Pin PCI_AD[6] not assigned to an exact location on the device
    Info: Pin PCI_AD[7] not assigned to an exact location on the device
    Info: Pin PCI_AD[8] not assigned to an exact location on the device
    Info: Pin PCI_AD[9] not assigned to an exact location on the device
    Info: Pin PCI_AD[10] not assigned to an exact location on the device
    Info: Pin PCI_AD[11] not assigned to an exact location on the device
    Info: Pin PCI_AD[12] not assigned to an exact location on the device
    Info: Pin PCI_AD[13] not assigned to an exact location on the device
    Info: Pin PCI_AD[14] not assigned to an exact location on the device
    Info: Pin PCI_AD[15] not assigned to an exact location on the device
    Info: Pin PCI_IRDYn not assigned to an exact location on the device
    Info: Pin INT_IN not assigned to an exact location on the device
    Info: Pin PCI_BEn[0] not assigned to an exact location on the device
    Info: Pin CLK not assigned to an exact location on the device
    Info: Pin RESET not assigned to an exact location on the device
    Info: Pin PCI_FRAMEn not assigned to an exact location on the device
    Info: Pin PCI_BEn[1] not assigned to an exact location on the device
    Info: Pin DPRAM_ADDR_RST not assigned to an exact location on the device
    Info: Pin REGS_R_DAT_READ[0] not assigned to an exact location on the device
    Info: Pin DPRAM3_R_DATA[16] not assigned to an exact location on the device
    Info: Pin DPRAM2_R_DATA[16] not assigned to an exact location on the device
    Info: Pin DPRAM1_R_DAT_READ[16] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_READ[16] not assigned to an exact location on the device
    Info: Pin DPRAM3_R_DATA[0] not assigned to an exact location on the device
    Info: Pin DPRAM2_R_DATA[0] not assigned to an exact location on the device
    Info: Pin DPRAM1_R_DAT_READ[0] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_READ[0] not assigned to an exact location on the device
    Info: Pin REGS_R_DAT_READ[16] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_READ[16] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_READ[0] not assigned to an exact location on the device
    Info: Pin REGS_R_DAT_READ[1] not assigned to an exact location on the device
    Info: Pin DPRAM3_R_DATA[17] not assigned to an exact location on the device
    Info: Pin DPRAM2_R_DATA[17] not assigned to an exact location on the device
    Info: Pin DPRAM1_R_DAT_READ[17] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_READ[17] not assigned to an exact location on the device
    Info: Pin DPRAM3_R_DATA[1] not assigned to an exact location on the device
    Info: Pin DPRAM2_R_DATA[1] not assigned to an exact location on the device
    Info: Pin DPRAM1_R_DAT_READ[1] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_READ[1] not assigned to an exact location on the device
    Info: Pin REGS_R_DAT_READ[17] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_READ[17] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_READ[1] not assigned to an exact location on the device
    Info: Pin REGS_R_DAT_READ[2] not assigned to an exact location on the device
    Info: Pin DPRAM3_R_DATA[18] not assigned to an exact location on the device
    Info: Pin DPRAM2_R_DATA[18] not assigned to an exact location on the device
    Info: Pin DPRAM1_R_DAT_READ[18] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_READ[18] not assigned to an exact location on the device
    Info: Pin DPRAM3_R_DATA[2] not assigned to an exact location on the device
    Info: Pin DPRAM2_R_DATA[2] not assigned to an exact location on the device
    Info: Pin DPRAM1_R_DAT_READ[2] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_READ[2] not assigned to an exact location on the device
    Info: Pin REGS_R_DAT_READ[18] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_READ[18] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_READ[2] not assigned to an exact location on the device
    Info: Pin REGS_R_DAT_READ[3] not assigned to an exact location on the device
    Info: Pin DPRAM3_R_DATA[19] not assigned to an exact location on the device
    Info: Pin DPRAM2_R_DATA[19] not assigned to an exact location on the device
    Info: Pin DPRAM1_R_DAT_READ[19] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_READ[19] not assigned to an exact location on the device
    Info: Pin DPRAM3_R_DATA[3] not assigned to an exact location on the device
    Info: Pin DPRAM2_R_DATA[3] not assigned to an exact location on the device
    Info: Pin DPRAM1_R_DAT_READ[3] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_READ[3] not assigned to an exact location on the device
    Info: Pin REGS_R_DAT_READ[19] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_READ[19] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_READ[3] not assigned to an exact location on the device
    Info: Pin REGS_R_DAT_READ[4] not assigned to an exact location on the device
    Info: Pin DPRAM3_R_DATA[20] not assigned to an exact location on the device
    Info: Pin DPRAM2_R_DATA[20] not assigned to an exact location on the device
    Info: Pin DPRAM1_R_DAT_READ[20] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_READ[20] not assigned to an exact location on the device
    Info: Pin DPRAM3_R_DATA[4] not assigned to an exact location on the device
    Info: Pin DPRAM2_R_DATA[4] not assigned to an exact location on the device
    Info: Pin DPRAM1_R_DAT_READ[4] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_READ[4] not assigned to an exact location on the device
    Info: Pin REGS_R_DAT_READ[20] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_READ[20] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_READ[4] not assigned to an exact location on the device
    Info: Pin REGS_R_DAT_READ[5] not assigned to an exact location on the device
    Info: Pin DPRAM3_R_DATA[21] not assigned to an exact location on the device
    Info: Pin DPRAM2_R_DATA[21] not assigned to an exact location on the device
    Info: Pin DPRAM1_R_DAT_READ[21] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_READ[21] not assigned to an exact location on the device
    Info: Pin DPRAM3_R_DATA[5] not assigned to an exact location on the device
    Info: Pin DPRAM2_R_DATA[5] not assigned to an exact location on the device
    Info: Pin DPRAM1_R_DAT_READ[5] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_READ[5] not assigned to an exact location on the device
    Info: Pin REGS_R_DAT_READ[21] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_READ[21] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_READ[5] not assigned to an exact location on the device
    Info: Pin REGS_R_DAT_READ[6] not assigned to an exact location on the device
    Info: Pin DPRAM3_R_DATA[22] not assigned to an exact location on the device
    Info: Pin DPRAM2_R_DATA[22] not assigned to an exact location on the device
    Info: Pin DPRAM1_R_DAT_READ[22] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_READ[22] not assigned to an exact location on the device
    Info: Pin DPRAM3_R_DATA[6] not assigned to an exact location on the device
    Info: Pin DPRAM2_R_DATA[6] not assigned to an exact location on the device
    Info: Pin DPRAM1_R_DAT_READ[6] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_READ[6] not assigned to an exact location on the device
    Info: Pin REGS_R_DAT_READ[22] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_READ[22] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_READ[6] not assigned to an exact location on the device
    Info: Pin REGS_R_DAT_READ[7] not assigned to an exact location on the device
    Info: Pin DPRAM3_R_DATA[23] not assigned to an exact location on the device
    Info: Pin DPRAM2_R_DATA[23] not assigned to an exact location on the device
    Info: Pin DPRAM1_R_DAT_READ[23] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_READ[23] not assigned to an exact location on the device
    Info: Pin DPRAM3_R_DATA[7] not assigned to an exact location on the device
    Info: Pin DPRAM2_R_DATA[7] not assigned to an exact location on the device
    Info: Pin DPRAM1_R_DAT_READ[7] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_READ[7] not assigned to an exact location on the device
    Info: Pin REGS_R_DAT_READ[23] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_READ[23] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_READ[7] not assigned to an exact location on the device
    Info: Pin REGS_R_DAT_READ[8] not assigned to an exact location on the device
    Info: Pin DPRAM3_R_DATA[24] not assigned to an exact location on the device
    Info: Pin DPRAM2_R_DATA[24] not assigned to an exact location on the device
    Info: Pin DPRAM1_R_DAT_READ[24] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_READ[24] not assigned to an exact location on the device
    Info: Pin DPRAM3_R_DATA[8] not assigned to an exact location on the device
    Info: Pin DPRAM2_R_DATA[8] not assigned to an exact location on the device
    Info: Pin DPRAM1_R_DAT_READ[8] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_READ[8] not assigned to an exact location on the device
    Info: Pin REGS_R_DAT_READ[24] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_READ[24] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_READ[8] not assigned to an exact location on the device
    Info: Pin REGS_R_DAT_READ[9] not assigned to an exact location on the device
    Info: Pin DPRAM3_R_DATA[25] not assigned to an exact location on the device
    Info: Pin DPRAM2_R_DATA[25] not assigned to an exact location on the device
    Info: Pin DPRAM1_R_DAT_READ[25] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_READ[25] not assigned to an exact location on the device
    Info: Pin DPRAM3_R_DATA[9] not assigned to an exact location on the device
    Info: Pin DPRAM2_R_DATA[9] not assigned to an exact location on the device
    Info: Pin DPRAM1_R_DAT_READ[9] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_READ[9] not assigned to an exact location on the device
    Info: Pin REGS_R_DAT_READ[25] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_READ[25] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_READ[9] not assigned to an exact location on the device
    Info: Pin REGS_R_DAT_READ[10] not assigned to an exact location on the device
    Info: Pin DPRAM3_R_DATA[26] not assigned to an exact location on the device
    Info: Pin DPRAM2_R_DATA[26] not assigned to an exact location on the device
    Info: Pin DPRAM1_R_DAT_READ[26] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_READ[26] not assigned to an exact location on the device
    Info: Pin DPRAM3_R_DATA[10] not assigned to an exact location on the device
    Info: Pin DPRAM2_R_DATA[10] not assigned to an exact location on the device
    Info: Pin DPRAM1_R_DAT_READ[10] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_READ[10] not assigned to an exact location on the device
    Info: Pin REGS_R_DAT_READ[26] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_READ[26] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_READ[10] not assigned to an exact location on the device
    Info: Pin REGS_R_DAT_READ[11] not assigned to an exact location on the device
    Info: Pin DPRAM3_R_DATA[27] not assigned to an exact location on the device
    Info: Pin DPRAM2_R_DATA[27] not assigned to an exact location on the device
    Info: Pin DPRAM1_R_DAT_READ[27] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_READ[27] not assigned to an exact location on the device
    Info: Pin DPRAM3_R_DATA[11] not assigned to an exact location on the device
    Info: Pin DPRAM2_R_DATA[11] not assigned to an exact location on the device
    Info: Pin DPRAM1_R_DAT_READ[11] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_READ[11] not assigned to an exact location on the device
    Info: Pin REGS_R_DAT_READ[27] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_READ[27] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_READ[11] not assigned to an exact location on the device
    Info: Pin REGS_R_DAT_READ[12] not assigned to an exact location on the device
    Info: Pin DPRAM3_R_DATA[28] not assigned to an exact location on the device
    Info: Pin DPRAM2_R_DATA[28] not assigned to an exact location on the device
    Info: Pin DPRAM1_R_DAT_READ[28] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_READ[28] not assigned to an exact location on the device
    Info: Pin DPRAM3_R_DATA[12] not assigned to an exact location on the device
    Info: Pin DPRAM2_R_DATA[12] not assigned to an exact location on the device
    Info: Pin DPRAM1_R_DAT_READ[12] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_READ[12] not assigned to an exact location on the device
    Info: Pin REGS_R_DAT_READ[28] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_READ[28] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_READ[12] not assigned to an exact location on the device
    Info: Pin REGS_R_DAT_READ[13] not assigned to an exact location on the device
    Info: Pin DPRAM3_R_DATA[29] not assigned to an exact location on the device
    Info: Pin DPRAM2_R_DATA[29] not assigned to an exact location on the device
    Info: Pin DPRAM1_R_DAT_READ[29] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_READ[29] not assigned to an exact location on the device
    Info: Pin DPRAM3_R_DATA[13] not assigned to an exact location on the device
    Info: Pin DPRAM2_R_DATA[13] not assigned to an exact location on the device
    Info: Pin DPRAM1_R_DAT_READ[13] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_READ[13] not assigned to an exact location on the device
    Info: Pin REGS_R_DAT_READ[29] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_READ[29] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_READ[13] not assigned to an exact location on the device
    Info: Pin REGS_R_DAT_READ[14] not assigned to an exact location on the device
    Info: Pin DPRAM3_R_DATA[30] not assigned to an exact location on the device
    Info: Pin DPRAM2_R_DATA[30] not assigned to an exact location on the device
    Info: Pin DPRAM1_R_DAT_READ[30] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_READ[30] not assigned to an exact location on the device
    Info: Pin DPRAM3_R_DATA[14] not assigned to an exact location on the device
    Info: Pin DPRAM2_R_DATA[14] not assigned to an exact location on the device
    Info: Pin DPRAM1_R_DAT_READ[14] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_READ[14] not assigned to an exact location on the device
    Info: Pin REGS_R_DAT_READ[30] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_READ[30] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_READ[14] not assigned to an exact location on the device
    Info: Pin REGS_R_DAT_READ[15] not assigned to an exact location on the device
    Info: Pin DPRAM3_R_DATA[31] not assigned to an exact location on the device
    Info: Pin DPRAM2_R_DATA[31] not assigned to an exact location on the device
    Info: Pin DPRAM1_R_DAT_READ[31] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_READ[31] not assigned to an exact location on the device
    Info: Pin DPRAM3_R_DATA[15] not assigned to an exact location on the device
    Info: Pin DPRAM2_R_DATA[15] not assigned to an exact location on the device
    Info: Pin DPRAM1_R_DAT_READ[15] not assigned to an exact location on the device
    Info: Pin DPRAM0_RW_DAT_READ[15] not assigned to an exact location on the device
    Info: Pin REGS_R_DAT_READ[31] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_READ[31] not assigned to an exact location on the device
    Info: Pin REGS_RW_DAT_READ[15] not assigned to an exact location on the device
Info: Automatically promoted node CLK (placed in PIN P2 (CLK2, LVDSCLK1p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Automatically promoted node RESET (placed in PIN P1 (CLK3, LVDSCLK1n, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node process3~0
Info: Automatically promoted node process3~0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Starting register packing
Info: Finished register packing: elapsed time is 00:00:00
    Extra Info: No registers were packed into other blocks
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 392 (unused VREF, 3.30 VCCIO, 198 input, 178 output, 16 bidirectional)
        Info: I/O standards used: LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has unused VCCIO pins. 2 total pin(s) used --  62 pins available
        Info: I/O bank number 2 does not use VREF pins and has unused VCCIO pins. 2 total pin(s) used --  57 pins available
        Info: I/O bank number 3 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  56 pins available
        Info: I/O bank number 4 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  58 pins available
        Info: I/O bank number 5 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  65 pins available
        Info: I/O bank number 6 does not use VREF pins and has unused VCCIO pins. 1 total pin(s) used --  58 pins available
        Info: I/O bank number 7 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  58 pins available
        Info: I/O bank number 8 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  56 pins available
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Estimated most critical path is register to register delay of 3.443 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X57_Y27; Fanout = 22; REG Node = 'state.idle'
    Info: 2: + IC(0.561 ns) + CELL(0.178 ns) = 0.739 ns; Loc. = LAB_X57_Y27; Fanout = 2; COMB Node = 'WideOr1'
    Info: 3: + IC(0.499 ns) + CELL(0.177 ns) = 1.415 ns; Loc. = LAB_X57_Y27; Fanout = 5; COMB Node = 'count_enable~38'
    Info: 4: + IC(0.499 ns) + CELL(0.495 ns) = 2.409 ns; Loc. = LAB_X57_Y27; Fanout = 2; COMB Node = 'addr_count[0]~200'
    Info: 5: + IC(0.000 ns) + CELL(0.080 ns) = 2.489 ns; Loc. = LAB_X57_Y27; Fanout = 2; COMB Node = 'addr_count[1]~201'
    Info: 6: + IC(0.000 ns) + CELL(0.080 ns) = 2.569 ns; Loc. = LAB_X57_Y27; Fanout = 2; COMB Node = 'addr_count[2]~202'
    Info: 7: + IC(0.000 ns) + CELL(0.080 ns) = 2.649 ns; Loc. = LAB_X57_Y27; Fanout = 2; COMB Node = 'addr_count[3]~203'
    Info: 8: + IC(0.000 ns) + CELL(0.080 ns) = 2.729 ns; Loc. = LAB_X57_Y27; Fanout = 2; COMB Node = 'addr_count[4]~204'
    Info: 9: + IC(0.000 ns) + CELL(0.080 ns) = 2.809 ns; Loc. = LAB_X57_Y27; Fanout = 2; COMB Node = 'addr_count[5]~205'
    Info: 10: + IC(0.000 ns) + CELL(0.080 ns) = 2.889 ns; Loc. = LAB_X57_Y27; Fanout = 1; COMB Node = 'addr_count[6]~206'
    Info: 11: + IC(0.000 ns) + CELL(0.458 ns) = 3.347 ns; Loc. = LAB_X57_Y27; Fanout = 1; COMB Node = 'addr_count[7]~199'
    Info: 12: + IC(0.000 ns) + CELL(0.096 ns) = 3.443 ns; Loc. = LAB_X57_Y27; Fanout = 3; REG Node = 'addr_count[7]'
    Info: Total cell delay = 1.884 ns ( 54.72 % )
    Info: Total interconnect delay = 1.559 ns ( 45.28 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 1% of the available device resources. Peak interconnect usage is 3%
    Info: The peak interconnect region extends from location x55_y24 to location x65_y36
Info: Fitter routing operations ending: elapsed time is 00:00:01
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Warning: Found 194 output pins without output pin load capacitance assignment
    Info: Pin "REGS_RW_DAT_WRITE[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGS_RW_DAT_WRITE[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGS_RW_DAT_WRITE[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGS_RW_DAT_WRITE[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGS_RW_DAT_WRITE[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGS_RW_DAT_WRITE[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGS_RW_DAT_WRITE[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGS_RW_DAT_WRITE[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGS_RW_DAT_WRITE[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGS_RW_DAT_WRITE[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGS_RW_DAT_WRITE[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGS_RW_DAT_WRITE[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGS_RW_DAT_WRITE[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGS_RW_DAT_WRITE[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGS_RW_DAT_WRITE[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGS_RW_DAT_WRITE[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGS_RW_DAT_WRITE[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGS_RW_DAT_WRITE[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGS_RW_DAT_WRITE[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGS_RW_DAT_WRITE[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGS_RW_DAT_WRITE[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGS_RW_DAT_WRITE[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGS_RW_DAT_WRITE[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGS_RW_DAT_WRITE[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGS_RW_DAT_WRITE[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGS_RW_DAT_WRITE[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGS_RW_DAT_WRITE[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGS_RW_DAT_WRITE[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGS_RW_DAT_WRITE[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGS_RW_DAT_WRITE[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGS_RW_DAT_WRITE[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGS_RW_DAT_WRITE[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGS_RW_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGS_RW_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGS_RW_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGS_RW_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGS_RW_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGS_RW_WREN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGS_R_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGS_R_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGS_R_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGS_R_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "REGS_R_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM0_RW_DAT_WRITE[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM0_RW_DAT_WRITE[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM0_RW_DAT_WRITE[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM0_RW_DAT_WRITE[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM0_RW_DAT_WRITE[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM0_RW_DAT_WRITE[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM0_RW_DAT_WRITE[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM0_RW_DAT_WRITE[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM0_RW_DAT_WRITE[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM0_RW_DAT_WRITE[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM0_RW_DAT_WRITE[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM0_RW_DAT_WRITE[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM0_RW_DAT_WRITE[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM0_RW_DAT_WRITE[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM0_RW_DAT_WRITE[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM0_RW_DAT_WRITE[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM0_RW_DAT_WRITE[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM0_RW_DAT_WRITE[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM0_RW_DAT_WRITE[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM0_RW_DAT_WRITE[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM0_RW_DAT_WRITE[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM0_RW_DAT_WRITE[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM0_RW_DAT_WRITE[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM0_RW_DAT_WRITE[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM0_RW_DAT_WRITE[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM0_RW_DAT_WRITE[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM0_RW_DAT_WRITE[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM0_RW_DAT_WRITE[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM0_RW_DAT_WRITE[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM0_RW_DAT_WRITE[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM0_RW_DAT_WRITE[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM0_RW_DAT_WRITE[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM0_RW_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM0_RW_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM0_RW_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM0_RW_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM0_RW_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM0_RW_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM0_RW_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM0_RW_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM0_RW_WREN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM1_R_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM1_R_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM1_R_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM1_R_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM1_R_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM1_R_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM1_R_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM1_R_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM2_R_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM2_R_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM2_R_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM2_R_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM2_R_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM2_R_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM2_R_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM2_R_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM2_R_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM2_R_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM3_R_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM3_R_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM3_R_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM3_R_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM3_R_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM3_R_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM3_R_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM3_R_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM3_R_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DPRAM3_R_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PCI_TRDYn" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PCI_INTn" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST1[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST1[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST1[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST1[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST1[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST1[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST1[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST1[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST1[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST1[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST1[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST1[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST1[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST1[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST1[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST1[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST1[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST1[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST1[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST1[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST1[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST1[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST1[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST1[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST1[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST2[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST2[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST2[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST2[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST2[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST2[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST2[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST2[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST2[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST2[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST2[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST2[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST2[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST2[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST2[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST2[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST2[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST2[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST2[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST2[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST2[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST2[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST2[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST2[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TEST2[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PCI_AD[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PCI_AD[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PCI_AD[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PCI_AD[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PCI_AD[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PCI_AD[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PCI_AD[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PCI_AD[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PCI_AD[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PCI_AD[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PCI_AD[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PCI_AD[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PCI_AD[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PCI_AD[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PCI_AD[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PCI_AD[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Node process3~0clkctrl uses non-global routing resources to route signals to global destination nodes
    Info: Port clear -- assigned as a global for destination node dpram_addr_count[0] -- routed using non-global resources
Warning: Following 57 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin TEST1[6] has GND driving its datain port
    Info: Pin TEST1[8] has GND driving its datain port
    Info: Pin TEST1[9] has GND driving its datain port
    Info: Pin TEST1[10] has GND driving its datain port
    Info: Pin TEST1[11] has GND driving its datain port
    Info: Pin TEST1[12] has GND driving its datain port
    Info: Pin TEST1[13] has GND driving its datain port
    Info: Pin TEST1[14] has GND driving its datain port
    Info: Pin TEST1[15] has GND driving its datain port
    Info: Pin TEST1[16] has GND driving its datain port
    Info: Pin TEST1[17] has GND driving its datain port
    Info: Pin TEST1[18] has GND driving its datain port
    Info: Pin TEST1[19] has GND driving its datain port
    Info: Pin TEST1[20] has GND driving its datain port
    Info: Pin TEST1[21] has GND driving its datain port
    Info: Pin TEST1[22] has GND driving its datain port
    Info: Pin TEST1[23] has GND driving its datain port
    Info: Pin TEST1[24] has GND driving its datain port
    Info: Pin TEST1[25] has GND driving its datain port
    Info: Pin TEST1[26] has GND driving its datain port
    Info: Pin TEST1[27] has GND driving its datain port
    Info: Pin TEST1[28] has GND driving its datain port
    Info: Pin TEST1[29] has GND driving its datain port
    Info: Pin TEST1[30] has GND driving its datain port
    Info: Pin TEST1[31] has GND driving its datain port
    Info: Pin TEST2[0] has GND driving its datain port
    Info: Pin TEST2[1] has GND driving its datain port
    Info: Pin TEST2[2] has GND driving its datain port
    Info: Pin TEST2[3] has GND driving its datain port
    Info: Pin TEST2[4] has GND driving its datain port
    Info: Pin TEST2[5] has GND driving its datain port
    Info: Pin TEST2[6] has GND driving its datain port
    Info: Pin TEST2[7] has GND driving its datain port
    Info: Pin TEST2[8] has GND driving its datain port
    Info: Pin TEST2[9] has GND driving its datain port
    Info: Pin TEST2[10] has GND driving its datain port
    Info: Pin TEST2[11] has GND driving its datain port
    Info: Pin TEST2[12] has GND driving its datain port
    Info: Pin TEST2[13] has GND driving its datain port
    Info: Pin TEST2[14] has GND driving its datain port
    Info: Pin TEST2[15] has GND driving its datain port
    Info: Pin TEST2[16] has GND driving its datain port
    Info: Pin TEST2[17] has GND driving its datain port
    Info: Pin TEST2[18] has GND driving its datain port
    Info: Pin TEST2[19] has GND driving its datain port
    Info: Pin TEST2[20] has GND driving its datain port
    Info: Pin TEST2[21] has GND driving its datain port
    Info: Pin TEST2[22] has GND driving its datain port
    Info: Pin TEST2[23] has GND driving its datain port
    Info: Pin TEST2[24] has GND driving its datain port
    Info: Pin TEST2[25] has GND driving its datain port
    Info: Pin TEST2[26] has GND driving its datain port
    Info: Pin TEST2[27] has GND driving its datain port
    Info: Pin TEST2[28] has GND driving its datain port
    Info: Pin TEST2[29] has GND driving its datain port
    Info: Pin TEST2[30] has GND driving its datain port
    Info: Pin TEST2[31] has GND driving its datain port
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: WideNor1
        Info: Type bidirectional pin PCI_AD[2] uses the LVTTL I/O standard
        Info: Type bidirectional pin PCI_AD[6] uses the LVTTL I/O standard
        Info: Type bidirectional pin PCI_AD[10] uses the LVTTL I/O standard
        Info: Type bidirectional pin PCI_AD[14] uses the LVTTL I/O standard
        Info: Type bidirectional pin PCI_AD[1] uses the LVTTL I/O standard
        Info: Type bidirectional pin PCI_AD[5] uses the LVTTL I/O standard
        Info: Type bidirectional pin PCI_AD[9] uses the LVTTL I/O standard
        Info: Type bidirectional pin PCI_AD[13] uses the LVTTL I/O standard
        Info: Type bidirectional pin PCI_AD[0] uses the LVTTL I/O standard
        Info: Type bidirectional pin PCI_AD[4] uses the LVTTL I/O standard
        Info: Type bidirectional pin PCI_AD[8] uses the LVTTL I/O standard
        Info: Type bidirectional pin PCI_AD[12] uses the LVTTL I/O standard
        Info: Type bidirectional pin PCI_AD[3] uses the LVTTL I/O standard
        Info: Type bidirectional pin PCI_AD[7] uses the LVTTL I/O standard
        Info: Type bidirectional pin PCI_AD[11] uses the LVTTL I/O standard
        Info: Type bidirectional pin PCI_AD[15] uses the LVTTL I/O standard
Info: Quartus II Fitter was successful. 0 errors, 2 warnings
    Info: Processing ended: Mon Jun 25 17:27:41 2007
    Info: Elapsed time: 00:00:18


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/DESIGNS/PCB/TRIC/VHDL/VHDL_v0.7/FPGA/PCI_SLAVE/PCI_SLAVE.fit.smsg.


