#Setup the Clocks

echo DEBUGS OFF
#echo 9 >/proc/sys/kernel/printk
#echo file spi-cadence.c -p >/dev/ddc

MT=$(get.site 2 MTYPE)

MT_RAD=69
MT_WER=70

case $MT in
$MT_RAD)
	CSPDX=00
	CLKDA_DIVX=1100
	DDSn_CRX=00440041
	echo DDS Module type $MT init CR X4 100MHz;;
$MT_WER)
	CSPDX=01
	CLKDA_DIVX=0080
	DDSn_CRX=00520041
	echo DDS Module type $MT init CR X18 180MHz;;
*)
	error "Unknown DDS Module type, abort"
	exit 1
esac
	 

#Reset the entire clock chain
#
set.site 2 clkd_hard_reset=1
set.site 2 clkd_hard_reset=0

set.clkdA CSPD 		$CSPDX
set.clkdA UPDATE 	01


# Set Primary Clock LVPECL 2 Off, set LVDS 3 to Off, Set LVDS 4 to TTL
set.clkdA LVPECL2 	0a
set.clkdA LVDS3 	01
set.clkdA LVDS4 	08
set.clkdA UPDATE	01

# Set Secondary Clock LVPECL 2 Off, set LVDS 3 to TTL
set.clkdB LVPECL2	0a
set.clkdB LVDS3		08
set.clkdB UPDATE	01


#Set all the clkdA AD9512 dividers to divide by 4 to avoid overheat
#100MHz / 4 = 25Mhz source clock
set.clkdA	DIV0	$CLKDA_DIVX
set.clkdA	DIV1	$CLKDA_DIVX
set.clkdA	DIV2	$CLKDA_DIVX
set.clkdA	DIV3	$CLKDA_DIVX
set.clkdA	DIV4	$CLKDA_DIVX
set.clkdA	UPDATE	1

# set clkdB to pass-thru
set.clkdB	DIV0	0080
set.clkdB	DIV1	0080
set.clkdB	DIV2	0080
set.clkdB	DIV3	0080
set.clkdB	DIV4	0080
set.clkdB	UPDATE	1



# Reset the DDS
set.site 2 ddsX_hard_reset=1
set.site 2 ddsX_hard_reset=0

#Switch the clocks off on the DDS Devices to stop I/O Updates

#Clock Remapping DDS - Device clkA Output 1
set.clkdA	LVPECL1	0a
set.clkdA	UPDATE	01

#The two Main DDS devices on device clkB Outputs 0 and 1
set.clkdB	LVPECL0	0a
set.clkdB	LVPECL1	0a
set.clkdB	UPDATE	1

#Write to the Control Registers on the 3 DDS devices - 
# External I/O Update and SDO On
# Set the RefClk Multiplier on at x4 switch off the Inverse Sinc Filter
set.ddsA	CR	$DDSn_CRX
set.ddsB	CR	$DDSn_CRX
set.ddsC	CR	$DDSn_CRX


#Switch the Clocks back on again
set.clkdA	LVPECL1	08
set.clkdA	LVPECL0 08
set.clkdB	LVPECL1	08
set.clkdB	LVPECL0 08
set.clkdA	UPDATE	1
set.clkdB	UPDATE	1

# tell FPGA to take over the clocking

set.site 2 ddsA_upd_clk_fpga	1
set.site 2 ddsB_upd_clk_fpga	1
set.site 2 ddsC_upd_clk_fpga	1

set.ddsA strobe_mode 1
set.ddsB strobe_mode 1
set.ddsC strobe_mode 1


