# Verilog

Created: 2021-08-06

#Language/Verilog 

Verilog 是一种硬件描述语言（HDL），用于对电子系统建模。其语法相对来说并不复杂，不过其逻辑和 C 语言差别很大，需要理解。本文是 Verilog 的总目录，或者说 README 文件，具体内容会在下面列出的其他文件中详细陈述。

## [Verilog 语言](MikePedia/Verilog%20语言.md)
  uftf78
## [Verilog 应用](MikePedia/Verilog%20应用.md)

## 实用资源

1. [HDLBits](https://hdlbits.01xz.net/wiki/Main_Page) 非常适合新手的入门题目，结合语法手册可以很好上手。
2. 知乎上有 [HDLBits 中文导学](https://www.zhihu.com/column/c_1131528588117385216)。
3. [xiaop1/Verilog-Practice: HDLBits website practices & solutions](https://github.com/xiaop1/Verilog-Practice) GitHub 上收藏最多的 HDLBits 参考答案
4. [Verilog 教程 | 菜鸟教程](https://www.runoob.com/w3cnote/verilog-tutorial.html)