AArch64 SM+cachesync


{
0:X0=0x14000001; 0:X1=P0:L1;
}
 P0           ;
  STR W0,[X1] ;
  DC CVAU,X1  ;
  DSB ISH     ;
  IC IVAU,X1  ;
  DSB ISH     ;
  NOP         ;
L1:           ;
  B Lfail     ;
  MOV X9,#1   ;
  B Lout      ;
Lfail:        ;
  MOV X9,#0   ;
Lout:         ;
exists 0:X9=0
