Fitter report for PINGMATRONIX
Wed Nov 29 16:24:25 2017
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Wed Nov 29 16:24:25 2017      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; PINGMATRONIX                               ;
; Top-level Entity Name              ; control                                    ;
; Family                             ; Cyclone III                                ;
; Device                             ; EP3C16U256C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 473 / 15,408 ( 3 % )                       ;
;     Total combinational functions  ; 473 / 15,408 ( 3 % )                       ;
;     Dedicated logic registers      ; 134 / 15,408 ( < 1 % )                     ;
; Total registers                    ; 134                                        ;
; Total pins                         ; 17 / 169 ( 10 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 516,096 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                            ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16U256C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.86        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  28.6%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; I/O Assignment Warnings                           ;
+-------------------+-------------------------------+
; Pin Name          ; Reason                        ;
+-------------------+-------------------------------+
; in_sobe_raquete1  ; Incomplete set of assignments ;
; in_desce_raquete1 ; Incomplete set of assignments ;
; red[0]            ; Incomplete set of assignments ;
; red[1]            ; Incomplete set of assignments ;
; red[2]            ; Incomplete set of assignments ;
; red[3]            ; Incomplete set of assignments ;
; green[0]          ; Incomplete set of assignments ;
; green[1]          ; Incomplete set of assignments ;
; green[2]          ; Incomplete set of assignments ;
; green[3]          ; Incomplete set of assignments ;
; blue[0]           ; Incomplete set of assignments ;
; blue[1]           ; Incomplete set of assignments ;
; blue[2]           ; Incomplete set of assignments ;
; blue[3]           ; Incomplete set of assignments ;
; Hsync             ; Incomplete set of assignments ;
; Vsync             ; Incomplete set of assignments ;
; clk               ; Incomplete set of assignments ;
+-------------------+-------------------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 654 ) ; 0.00 % ( 0 / 654 )         ; 0.00 % ( 0 / 654 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 654 ) ; 0.00 % ( 0 / 654 )         ; 0.00 % ( 0 / 654 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 644 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/Dropbox/UTFPR - Engenharia Eletrônica/9º Semestre/VHDL/Pingmatronix/PINGMATRONIX.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 473 / 15,408 ( 3 % )   ;
;     -- Combinational with no register       ; 339                    ;
;     -- Register only                        ; 0                      ;
;     -- Combinational with a register        ; 134                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 108                    ;
;     -- 3 input functions                    ; 83                     ;
;     -- <=2 input functions                  ; 282                    ;
;     -- Register only                        ; 0                      ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 268                    ;
;     -- arithmetic mode                      ; 205                    ;
;                                             ;                        ;
; Total registers*                            ; 134 / 16,178 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 134 / 15,408 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 770 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 37 / 963 ( 4 % )       ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 17 / 169 ( 10 % )      ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; Global signals                              ; 2                      ;
; M9Ks                                        ; 0 / 56 ( 0 % )         ;
; Total block memory bits                     ; 0 / 516,096 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 516,096 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )        ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 2 / 20 ( 10 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%           ;
; Peak interconnect usage (total/H/V)         ; 2% / 1% / 2%           ;
; Maximum fan-out                             ; 120                    ;
; Highest non-global fan-out                  ; 49                     ;
; Total fan-out                               ; 1578                   ;
; Average fan-out                             ; 2.42                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 473 / 15408 ( 3 % )   ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 339                   ; 0                              ;
;     -- Register only                        ; 0                     ; 0                              ;
;     -- Combinational with a register        ; 134                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 108                   ; 0                              ;
;     -- 3 input functions                    ; 83                    ; 0                              ;
;     -- <=2 input functions                  ; 282                   ; 0                              ;
;     -- Register only                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 268                   ; 0                              ;
;     -- arithmetic mode                      ; 205                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 134                   ; 0                              ;
;     -- Dedicated logic registers            ; 134 / 15408 ( < 1 % ) ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 37 / 963 ( 4 % )      ; 0 / 963 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 17                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )       ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 2 / 24 ( 8 % )        ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 1573                  ; 5                              ;
;     -- Registered Connections               ; 374                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 3                     ; 0                              ;
;     -- Output Ports                         ; 14                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                             ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk               ; E2    ; 1        ; 0            ; 14           ; 0            ; 120                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; in_desce_raquete1 ; K15   ; 5        ; 41           ; 13           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; in_sobe_raquete1  ; R12   ; 4        ; 26           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Hsync    ; D8    ; 8        ; 14           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Vsync    ; E9    ; 7        ; 21           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; blue[0]  ; F9    ; 7        ; 26           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; blue[1]  ; A11   ; 7        ; 30           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; blue[2]  ; E11   ; 7        ; 32           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; blue[3]  ; A13   ; 7        ; 28           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; green[0] ; A10   ; 7        ; 26           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; green[1] ; D9    ; 7        ; 23           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; green[2] ; B10   ; 7        ; 26           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; green[3] ; C9    ; 7        ; 23           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; red[0]   ; E10   ; 7        ; 32           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; red[1]   ; B14   ; 7        ; 35           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; red[2]   ; B12   ; 7        ; 32           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; red[3]   ; B11   ; 7        ; 30           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                    ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                               ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L4n, DATA1, ASDO                ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L6p, FLASH_nCE, nCSO            ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                                ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                                   ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                                  ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                              ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R16n, nCEO                      ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; A11      ; DIFFIO_T25n, PADD1                     ; Use as regular IO        ; blue[1]                 ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T25p, PADD2                     ; Use as regular IO        ; red[3]                  ; Dual Purpose Pin          ;
; F9       ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8  ; Use as regular IO        ; blue[0]                 ; Dual Purpose Pin          ;
; A10      ; DIFFIO_T20n, PADD5                     ; Use as regular IO        ; green[0]                ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T20p, PADD6                     ; Use as regular IO        ; green[2]                ; Dual Purpose Pin          ;
; C9       ; DIFFIO_T19n, PADD7                     ; Use as regular IO        ; green[3]                ; Dual Purpose Pin          ;
; D9       ; DIFFIO_T19p, PADD8                     ; Use as regular IO        ; green[1]                ; Dual Purpose Pin          ;
; E9       ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9 ; Use as regular IO        ; Vsync                   ; Dual Purpose Pin          ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 5 / 15 ( 33 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 18 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 25 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 1 / 27 ( 4 % )   ; 2.5V          ; --           ;
; 5        ; 1 / 20 ( 5 % )   ; 2.5V          ; --           ;
; 6        ; 1 / 16 ( 6 % )   ; 2.5V          ; --           ;
; 7        ; 13 / 24 ( 54 % ) ; 2.5V          ; --           ;
; 8        ; 1 / 24 ( 4 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 307        ; 7        ; green[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 296        ; 7        ; blue[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 292        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 300        ; 7        ; blue[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 301        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 308        ; 7        ; green[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 297        ; 7        ; red[3]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 293        ; 7        ; red[2]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 282        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 285        ; 7        ; red[1]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 309        ; 7        ; green[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 330        ; 8        ; Hsync                                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 310        ; 7        ; green[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 278        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 279        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ; 38         ; 1        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 315        ; 7        ; Vsync                                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 290        ; 7        ; red[0]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 289        ; 7        ; blue[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 226        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 306        ; 7        ; blue[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F14      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J13      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 215        ; 5        ; in_desce_raquete1                                         ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K16      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L10      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L11      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L16      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M10      ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R9       ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 147        ; 4        ; in_sobe_raquete1                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T4       ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T9       ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                       ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+
; |control                                  ; 473 (225)   ; 134 (92)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 17   ; 0            ; 339 (133)    ; 0 (0)             ; 134 (92)         ; |control                                                                                                                  ; work         ;
;    |ScreenRender:VGA|                     ; 248 (15)    ; 42 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 206 (15)     ; 0 (0)             ; 42 (0)           ; |control|ScreenRender:VGA                                                                                                 ; work         ;
;       |lpm_divide:Div0|                   ; 82 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; |control|ScreenRender:VGA|lpm_divide:Div0                                                                                 ; work         ;
;          |lpm_divide_jhm:auto_generated|  ; 82 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; |control|ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_klh:divider| ; 82 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; |control|ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider                       ; work         ;
;                |alt_u_div_j5f:divider|    ; 82 (82)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (82)      ; 0 (0)             ; 0 (0)            ; |control|ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider ; work         ;
;       |lpm_divide:Div1|                   ; 82 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; |control|ScreenRender:VGA|lpm_divide:Div1                                                                                 ; work         ;
;          |lpm_divide_jhm:auto_generated|  ; 82 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; |control|ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_klh:divider| ; 82 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; |control|ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider                       ; work         ;
;                |alt_u_div_j5f:divider|    ; 82 (82)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (82)      ; 0 (0)             ; 0 (0)            ; |control|ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider ; work         ;
;       |sync_mod:vga_sync|                 ; 69 (69)     ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 42 (42)          ; |control|ScreenRender:VGA|sync_mod:vga_sync                                                                               ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                               ;
+-------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name              ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------------+----------+---------------+---------------+-----------------------+-----+------+
; in_sobe_raquete1  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; in_desce_raquete1 ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; red[0]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; red[1]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; red[2]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; red[3]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; green[0]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; green[1]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; green[2]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; green[3]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; blue[0]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; blue[1]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; blue[2]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; blue[3]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Hsync             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Vsync             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk               ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+-------------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; in_sobe_raquete1    ;                   ;         ;
; in_desce_raquete1   ;                   ;         ;
; clk                 ;                   ;         ;
+---------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                  ;
+-----------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Equal1~8                                            ; LCCOMB_X7_Y24_N6   ; 49      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; SYS_CLK                                             ; FF_X7_Y10_N5       ; 14      ; Clock        ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; ScreenRender:VGA|sync_mod:vga_sync|process_4~0      ; LCCOMB_X21_Y23_N26 ; 20      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ScreenRender:VGA|sync_mod:vga_sync|x_counter[4]~30  ; LCCOMB_X28_Y24_N6  ; 10      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; ScreenRender:VGA|sync_mod:vga_sync|x_counter[4]~31  ; LCCOMB_X28_Y24_N28 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ScreenRender:VGA|sync_mod:vga_sync|y_counter_next~0 ; LCCOMB_X22_Y23_N14 ; 10      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; clk                                                 ; PIN_E2             ; 120     ; Clock        ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; counter_aumenta_tempo[0]                            ; FF_X6_Y25_N1       ; 13      ; Clock enable ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                   ;
+---------+--------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name    ; Location     ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------+--------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; SYS_CLK ; FF_X7_Y10_N5 ; 14      ; 1                                    ; Global Clock         ; GCLK1            ; --                        ;
; clk     ; PIN_E2       ; 120     ; 42                                   ; Global Clock         ; GCLK4            ; --                        ;
+---------+--------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                      ;
+--------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                       ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Equal1~8                                                                                                                                   ; 49      ;
; Equal0~16                                                                                                                                  ; 29      ;
; ScreenRender:VGA|sync_mod:vga_sync|process_4~0                                                                                             ; 20      ;
; counter_aumenta_tempo[0]                                                                                                                   ; 13      ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_5_result_int[5]~8 ; 13      ;
; X[0]                                                                                                                                       ; 12      ;
; X[1]                                                                                                                                       ; 12      ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_7_result_int[5]~8 ; 12      ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_6_result_int[5]~8 ; 12      ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_7_result_int[5]~8 ; 12      ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_6_result_int[5]~8 ; 12      ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_5_result_int[5]~8 ; 12      ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_4_result_int[5]~8 ; 12      ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_3_result_int[4]~6 ; 12      ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_4_result_int[5]~8 ; 12      ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_3_result_int[4]~6 ; 12      ;
; ScreenRender:VGA|sync_mod:vga_sync|y_counter_next~0                                                                                        ; 10      ;
; ScreenRender:VGA|sync_mod:vga_sync|x_counter[4]~31                                                                                         ; 10      ;
; ScreenRender:VGA|sync_mod:vga_sync|x_counter[4]~30                                                                                         ; 10      ;
; Y[5]                                                                                                                                       ; 10      ;
; Y[4]                                                                                                                                       ; 10      ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_8_result_int[5]~8 ; 10      ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_8_result_int[5]~8 ; 10      ;
; DIR_Y                                                                                                                                      ; 8       ;
; DIR_X                                                                                                                                      ; 8       ;
; ScreenRender:VGA|red[0]~5                                                                                                                  ; 8       ;
; Y[0]                                                                                                                                       ; 7       ;
; Y[1]                                                                                                                                       ; 7       ;
; ScreenRender:VGA|sync_mod:vga_sync|counter_v[2]                                                                                            ; 7       ;
; LessThan2~0                                                                                                                                ; 6       ;
; LessThan0~0                                                                                                                                ; 6       ;
; ScreenRender:VGA|sync_mod:vga_sync|Equal1~0                                                                                                ; 6       ;
; ScreenRender:VGA|sync_mod:vga_sync|x_counter[3]                                                                                            ; 6       ;
; ScreenRender:VGA|sync_mod:vga_sync|x_counter[4]                                                                                            ; 6       ;
; ScreenRender:VGA|sync_mod:vga_sync|x_counter[5]                                                                                            ; 6       ;
; ScreenRender:VGA|sync_mod:vga_sync|x_counter[6]                                                                                            ; 6       ;
; Y~0                                                                                                                                        ; 5       ;
; Add5~4                                                                                                                                     ; 5       ;
; Y[2]                                                                                                                                       ; 5       ;
; Y[3]                                                                                                                                       ; 5       ;
; X[4]                                                                                                                                       ; 5       ;
; X[5]                                                                                                                                       ; 5       ;
; X[2]                                                                                                                                       ; 5       ;
; X[3]                                                                                                                                       ; 5       ;
; ScreenRender:VGA|sync_mod:vga_sync|counter_v[9]                                                                                            ; 5       ;
; ScreenRender:VGA|sync_mod:vga_sync|counter_h[9]                                                                                            ; 5       ;
; ScreenRender:VGA|sync_mod:vga_sync|x_counter[2]                                                                                            ; 5       ;
; ScreenRender:VGA|sync_mod:vga_sync|y_counter[3]                                                                                            ; 5       ;
; ScreenRender:VGA|sync_mod:vga_sync|y_counter[4]                                                                                            ; 5       ;
; ScreenRender:VGA|sync_mod:vga_sync|y_counter[5]                                                                                            ; 5       ;
; ScreenRender:VGA|sync_mod:vga_sync|y_counter[6]                                                                                            ; 5       ;
; ScreenRender:VGA|sync_mod:vga_sync|x_counter[7]                                                                                            ; 5       ;
; ScreenRender:VGA|sync_mod:vga_sync|x_counter[8]                                                                                            ; 5       ;
; TEMPO_ATUALIZACAO[5]                                                                                                                       ; 4       ;
; ScreenRender:VGA|sync_mod:vga_sync|Equal1~1                                                                                                ; 4       ;
; ScreenRender:VGA|sync_mod:vga_sync|Equal0~2                                                                                                ; 4       ;
; ScreenRender:VGA|green[0]~8                                                                                                                ; 4       ;
; ScreenRender:VGA|sync_mod:vga_sync|video_on~4                                                                                              ; 4       ;
; ScreenRender:VGA|sync_mod:vga_sync|counter_v[3]                                                                                            ; 4       ;
; ScreenRender:VGA|sync_mod:vga_sync|counter_v[0]                                                                                            ; 4       ;
; ScreenRender:VGA|sync_mod:vga_sync|counter_v[1]                                                                                            ; 4       ;
; ScreenRender:VGA|sync_mod:vga_sync|counter_h[6]                                                                                            ; 4       ;
; ScreenRender:VGA|sync_mod:vga_sync|counter_h[7]                                                                                            ; 4       ;
; ScreenRender:VGA|sync_mod:vga_sync|counter_h[8]                                                                                            ; 4       ;
; ScreenRender:VGA|sync_mod:vga_sync|x_counter[1]                                                                                            ; 4       ;
; ScreenRender:VGA|sync_mod:vga_sync|y_counter[2]                                                                                            ; 4       ;
; ScreenRender:VGA|sync_mod:vga_sync|y_counter[7]                                                                                            ; 4       ;
; ScreenRender:VGA|sync_mod:vga_sync|y_counter[8]                                                                                            ; 4       ;
; ScreenRender:VGA|sync_mod:vga_sync|x_counter[9]                                                                                            ; 4       ;
; LessThan3~0                                                                                                                                ; 3       ;
; process_2~0                                                                                                                                ; 3       ;
; ScreenRender:VGA|sync_mod:vga_sync|counter_v[4]                                                                                            ; 3       ;
; ScreenRender:VGA|sync_mod:vga_sync|counter_v[5]                                                                                            ; 3       ;
; ScreenRender:VGA|sync_mod:vga_sync|counter_h[4]                                                                                            ; 3       ;
; ScreenRender:VGA|sync_mod:vga_sync|counter_h[5]                                                                                            ; 3       ;
; ScreenRender:VGA|sync_mod:vga_sync|y_counter[1]                                                                                            ; 3       ;
; ScreenRender:VGA|sync_mod:vga_sync|y_counter[9]                                                                                            ; 3       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[37]~102          ; 2       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[32]~101          ; 2       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[27]~100          ; 2       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[22]~99           ; 2       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[37]~102          ; 2       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[32]~101          ; 2       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[27]~100          ; 2       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[22]~99           ; 2       ;
; TEMPO_ATUALIZACAO[21]                                                                                                                      ; 2       ;
; TEMPO_ATUALIZACAO[22]                                                                                                                      ; 2       ;
; TEMPO_ATUALIZACAO[23]                                                                                                                      ; 2       ;
; TEMPO_ATUALIZACAO[24]                                                                                                                      ; 2       ;
; TEMPO_ATUALIZACAO[25]                                                                                                                      ; 2       ;
; TEMPO_ATUALIZACAO[19]                                                                                                                      ; 2       ;
; TEMPO_ATUALIZACAO[20]                                                                                                                      ; 2       ;
; TEMPO_ATUALIZACAO[17]                                                                                                                      ; 2       ;
; TEMPO_ATUALIZACAO[18]                                                                                                                      ; 2       ;
; TEMPO_ATUALIZACAO[15]                                                                                                                      ; 2       ;
; TEMPO_ATUALIZACAO[16]                                                                                                                      ; 2       ;
; TEMPO_ATUALIZACAO[13]                                                                                                                      ; 2       ;
; TEMPO_ATUALIZACAO[14]                                                                                                                      ; 2       ;
; TEMPO_ATUALIZACAO[11]                                                                                                                      ; 2       ;
; TEMPO_ATUALIZACAO[12]                                                                                                                      ; 2       ;
; TEMPO_ATUALIZACAO[9]                                                                                                                       ; 2       ;
; TEMPO_ATUALIZACAO[10]                                                                                                                      ; 2       ;
; TEMPO_ATUALIZACAO[7]                                                                                                                       ; 2       ;
; TEMPO_ATUALIZACAO[8]                                                                                                                       ; 2       ;
; TEMPO_ATUALIZACAO[6]                                                                                                                       ; 2       ;
; Y~4                                                                                                                                        ; 2       ;
; LessThan0~1                                                                                                                                ; 2       ;
; ScreenRender:VGA|sync_mod:vga_sync|counter_h[0]                                                                                            ; 2       ;
; ScreenRender:VGA|sync_mod:vga_sync|counter_h[1]                                                                                            ; 2       ;
; ScreenRender:VGA|sync_mod:vga_sync|counter_h[2]                                                                                            ; 2       ;
; ScreenRender:VGA|sync_mod:vga_sync|counter_h[3]                                                                                            ; 2       ;
; ScreenRender:VGA|sync_mod:vga_sync|LessThan0~1                                                                                             ; 2       ;
; ScreenRender:VGA|sync_mod:vga_sync|LessThan0~0                                                                                             ; 2       ;
; ScreenRender:VGA|sync_mod:vga_sync|counter_v[6]                                                                                            ; 2       ;
; ScreenRender:VGA|sync_mod:vga_sync|counter_v[7]                                                                                            ; 2       ;
; ScreenRender:VGA|sync_mod:vga_sync|counter_v[8]                                                                                            ; 2       ;
; ScreenRender:VGA|sync_mod:vga_sync|video_on~2                                                                                              ; 2       ;
; ScreenRender:VGA|red~4                                                                                                                     ; 2       ;
; Add1~54                                                                                                                                    ; 2       ;
; Add1~52                                                                                                                                    ; 2       ;
; Add1~50                                                                                                                                    ; 2       ;
; Add1~48                                                                                                                                    ; 2       ;
; Add1~46                                                                                                                                    ; 2       ;
; Add1~44                                                                                                                                    ; 2       ;
; Add1~42                                                                                                                                    ; 2       ;
; Add1~40                                                                                                                                    ; 2       ;
; Add1~38                                                                                                                                    ; 2       ;
; Add1~36                                                                                                                                    ; 2       ;
; Add1~34                                                                                                                                    ; 2       ;
; Add1~32                                                                                                                                    ; 2       ;
; Add1~30                                                                                                                                    ; 2       ;
; Add1~28                                                                                                                                    ; 2       ;
; Add1~26                                                                                                                                    ; 2       ;
; Add1~24                                                                                                                                    ; 2       ;
; Add1~22                                                                                                                                    ; 2       ;
; Add1~20                                                                                                                                    ; 2       ;
; Add1~18                                                                                                                                    ; 2       ;
; Add1~16                                                                                                                                    ; 2       ;
; Add1~14                                                                                                                                    ; 2       ;
; Add1~12                                                                                                                                    ; 2       ;
; Add1~10                                                                                                                                    ; 2       ;
; Add1~8                                                                                                                                     ; 2       ;
; Add1~6                                                                                                                                     ; 2       ;
; Add1~4                                                                                                                                     ; 2       ;
; Add1~2                                                                                                                                     ; 2       ;
; Add0~54                                                                                                                                    ; 2       ;
; Add0~52                                                                                                                                    ; 2       ;
; Add0~50                                                                                                                                    ; 2       ;
; Add0~48                                                                                                                                    ; 2       ;
; Add0~46                                                                                                                                    ; 2       ;
; Add0~44                                                                                                                                    ; 2       ;
; Add0~42                                                                                                                                    ; 2       ;
; Add0~40                                                                                                                                    ; 2       ;
; Add0~38                                                                                                                                    ; 2       ;
; Add0~36                                                                                                                                    ; 2       ;
; Add0~34                                                                                                                                    ; 2       ;
; Add0~32                                                                                                                                    ; 2       ;
; Add0~30                                                                                                                                    ; 2       ;
; Add0~28                                                                                                                                    ; 2       ;
; Add0~26                                                                                                                                    ; 2       ;
; Add0~24                                                                                                                                    ; 2       ;
; Add0~22                                                                                                                                    ; 2       ;
; Add0~20                                                                                                                                    ; 2       ;
; Add0~18                                                                                                                                    ; 2       ;
; Add0~16                                                                                                                                    ; 2       ;
; Add0~14                                                                                                                                    ; 2       ;
; Add0~12                                                                                                                                    ; 2       ;
; Add0~10                                                                                                                                    ; 2       ;
; Add0~8                                                                                                                                     ; 2       ;
; Add0~6                                                                                                                                     ; 2       ;
; Add0~4                                                                                                                                     ; 2       ;
; Add0~2                                                                                                                                     ; 2       ;
; Add0~0                                                                                                                                     ; 2       ;
; Add1~0                                                                                                                                     ; 2       ;
; ScreenRender:VGA|sync_mod:vga_sync|x_counter[0]                                                                                            ; 2       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_9_result_int[5]~8 ; 2       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_7_result_int[2]~2 ; 2       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_7_result_int[1]~0 ; 2       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_6_result_int[2]~2 ; 2       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_6_result_int[1]~0 ; 2       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_5_result_int[2]~2 ; 2       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_5_result_int[1]~0 ; 2       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_9_result_int[5]~8 ; 2       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_7_result_int[2]~2 ; 2       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_7_result_int[1]~0 ; 2       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_6_result_int[2]~2 ; 2       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_6_result_int[1]~0 ; 2       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_5_result_int[2]~2 ; 2       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_5_result_int[1]~0 ; 2       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_4_result_int[2]~2 ; 2       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_4_result_int[1]~0 ; 2       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_3_result_int[2]~2 ; 2       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_3_result_int[1]~0 ; 2       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_4_result_int[2]~2 ; 2       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_4_result_int[1]~0 ; 2       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_3_result_int[2]~2 ; 2       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_3_result_int[1]~0 ; 2       ;
; TEMPO_ATUALIZACAO[21]~12                                                                                                                   ; 1       ;
; TEMPO_ATUALIZACAO[22]~11                                                                                                                   ; 1       ;
; TEMPO_ATUALIZACAO[24]~10                                                                                                                   ; 1       ;
; TEMPO_ATUALIZACAO[19]~9                                                                                                                    ; 1       ;
; TEMPO_ATUALIZACAO[20]~8                                                                                                                    ; 1       ;
; TEMPO_ATUALIZACAO[18]~7                                                                                                                    ; 1       ;
; TEMPO_ATUALIZACAO[16]~6                                                                                                                    ; 1       ;
; TEMPO_ATUALIZACAO[13]~5                                                                                                                    ; 1       ;
; TEMPO_ATUALIZACAO[14]~4                                                                                                                    ; 1       ;
; TEMPO_ATUALIZACAO[11]~3                                                                                                                    ; 1       ;
; TEMPO_ATUALIZACAO[12]~2                                                                                                                    ; 1       ;
; TEMPO_ATUALIZACAO[5]~1                                                                                                                     ; 1       ;
; TEMPO_ATUALIZACAO[6]~0                                                                                                                     ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[42]~103          ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[23]~98           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[42]~103          ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[23]~98           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[43]~97           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[38]~96           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[33]~95           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[28]~94           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[43]~97           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[38]~96           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[33]~95           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[28]~94           ; 1       ;
; counter~27                                                                                                                                 ; 1       ;
; counter~26                                                                                                                                 ; 1       ;
; counter~25                                                                                                                                 ; 1       ;
; counter~24                                                                                                                                 ; 1       ;
; counter~23                                                                                                                                 ; 1       ;
; counter~22                                                                                                                                 ; 1       ;
; counter~21                                                                                                                                 ; 1       ;
; counter~20                                                                                                                                 ; 1       ;
; counter~19                                                                                                                                 ; 1       ;
; counter~18                                                                                                                                 ; 1       ;
; counter~17                                                                                                                                 ; 1       ;
; counter~16                                                                                                                                 ; 1       ;
; counter~15                                                                                                                                 ; 1       ;
; counter~14                                                                                                                                 ; 1       ;
; counter~13                                                                                                                                 ; 1       ;
; counter~12                                                                                                                                 ; 1       ;
; counter~11                                                                                                                                 ; 1       ;
; counter~10                                                                                                                                 ; 1       ;
; counter~9                                                                                                                                  ; 1       ;
; counter~8                                                                                                                                  ; 1       ;
; counter~7                                                                                                                                  ; 1       ;
; counter~6                                                                                                                                  ; 1       ;
; counter~5                                                                                                                                  ; 1       ;
; counter~4                                                                                                                                  ; 1       ;
; counter~3                                                                                                                                  ; 1       ;
; counter~2                                                                                                                                  ; 1       ;
; counter~1                                                                                                                                  ; 1       ;
; counter~0                                                                                                                                  ; 1       ;
; Equal1~7                                                                                                                                   ; 1       ;
; Equal1~6                                                                                                                                   ; 1       ;
; Equal1~5                                                                                                                                   ; 1       ;
; Equal1~4                                                                                                                                   ; 1       ;
; Equal1~3                                                                                                                                   ; 1       ;
; Equal1~2                                                                                                                                   ; 1       ;
; Equal1~1                                                                                                                                   ; 1       ;
; Equal1~0                                                                                                                                   ; 1       ;
; counter_aumenta_tempo[27]                                                                                                                  ; 1       ;
; counter_aumenta_tempo[26]                                                                                                                  ; 1       ;
; counter_aumenta_tempo[1]                                                                                                                   ; 1       ;
; counter_aumenta_tempo[2]                                                                                                                   ; 1       ;
; counter_aumenta_tempo[3]                                                                                                                   ; 1       ;
; counter_aumenta_tempo[4]                                                                                                                   ; 1       ;
; counter_aumenta_tempo[5]                                                                                                                   ; 1       ;
; counter_aumenta_tempo[6]                                                                                                                   ; 1       ;
; counter_aumenta_tempo[7]                                                                                                                   ; 1       ;
; counter_aumenta_tempo[8]                                                                                                                   ; 1       ;
; counter_aumenta_tempo[9]                                                                                                                   ; 1       ;
; counter_aumenta_tempo[10]                                                                                                                  ; 1       ;
; counter_aumenta_tempo[11]                                                                                                                  ; 1       ;
; counter_aumenta_tempo[12]                                                                                                                  ; 1       ;
; counter_aumenta_tempo[13]                                                                                                                  ; 1       ;
; counter_aumenta_tempo[14]                                                                                                                  ; 1       ;
; counter_aumenta_tempo[15]                                                                                                                  ; 1       ;
; counter_aumenta_tempo[16]                                                                                                                  ; 1       ;
; counter_aumenta_tempo[17]                                                                                                                  ; 1       ;
; counter_aumenta_tempo[18]                                                                                                                  ; 1       ;
; counter_aumenta_tempo[19]                                                                                                                  ; 1       ;
; counter_aumenta_tempo[20]                                                                                                                  ; 1       ;
; counter_aumenta_tempo[21]                                                                                                                  ; 1       ;
; counter_aumenta_tempo[22]                                                                                                                  ; 1       ;
; counter_aumenta_tempo[23]                                                                                                                  ; 1       ;
; counter_aumenta_tempo[24]                                                                                                                  ; 1       ;
; counter_aumenta_tempo[25]                                                                                                                  ; 1       ;
; DIR_Y~1                                                                                                                                    ; 1       ;
; DIR_Y~0                                                                                                                                    ; 1       ;
; Equal0~15                                                                                                                                  ; 1       ;
; Equal0~14                                                                                                                                  ; 1       ;
; Equal0~13                                                                                                                                  ; 1       ;
; Equal0~12                                                                                                                                  ; 1       ;
; Equal0~11                                                                                                                                  ; 1       ;
; counter[21]                                                                                                                                ; 1       ;
; counter[22]                                                                                                                                ; 1       ;
; counter[23]                                                                                                                                ; 1       ;
; counter[24]                                                                                                                                ; 1       ;
; counter[25]                                                                                                                                ; 1       ;
; counter[26]                                                                                                                                ; 1       ;
; counter[27]                                                                                                                                ; 1       ;
; Equal0~10                                                                                                                                  ; 1       ;
; Equal0~9                                                                                                                                   ; 1       ;
; Equal0~8                                                                                                                                   ; 1       ;
; counter[20]                                                                                                                                ; 1       ;
; counter[19]                                                                                                                                ; 1       ;
; Equal0~7                                                                                                                                   ; 1       ;
; counter[18]                                                                                                                                ; 1       ;
; counter[17]                                                                                                                                ; 1       ;
; Equal0~6                                                                                                                                   ; 1       ;
; counter[16]                                                                                                                                ; 1       ;
; counter[15]                                                                                                                                ; 1       ;
; Equal0~5                                                                                                                                   ; 1       ;
; counter[14]                                                                                                                                ; 1       ;
; counter[13]                                                                                                                                ; 1       ;
; Equal0~4                                                                                                                                   ; 1       ;
; Equal0~3                                                                                                                                   ; 1       ;
; counter[12]                                                                                                                                ; 1       ;
; counter[11]                                                                                                                                ; 1       ;
; Equal0~2                                                                                                                                   ; 1       ;
; counter[10]                                                                                                                                ; 1       ;
; counter[9]                                                                                                                                 ; 1       ;
; Equal0~1                                                                                                                                   ; 1       ;
; counter[8]                                                                                                                                 ; 1       ;
; counter[7]                                                                                                                                 ; 1       ;
; Equal0~0                                                                                                                                   ; 1       ;
; counter[0]                                                                                                                                 ; 1       ;
; counter[1]                                                                                                                                 ; 1       ;
; counter[2]                                                                                                                                 ; 1       ;
; counter[3]                                                                                                                                 ; 1       ;
; counter[4]                                                                                                                                 ; 1       ;
; counter[5]                                                                                                                                 ; 1       ;
; counter[6]                                                                                                                                 ; 1       ;
; DIR_X~0                                                                                                                                    ; 1       ;
; process_2~1                                                                                                                                ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|LessThan7~1                                                                                             ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|LessThan7~0                                                                                             ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|LessThan6~0                                                                                             ; 1       ;
; Y~12                                                                                                                                       ; 1       ;
; Y~11                                                                                                                                       ; 1       ;
; Y~10                                                                                                                                       ; 1       ;
; Y~9                                                                                                                                        ; 1       ;
; Y~8                                                                                                                                        ; 1       ;
; Y~7                                                                                                                                        ; 1       ;
; Y~6                                                                                                                                        ; 1       ;
; Y~5                                                                                                                                        ; 1       ;
; Y~3                                                                                                                                        ; 1       ;
; Y~2                                                                                                                                        ; 1       ;
; Y~1                                                                                                                                        ; 1       ;
; Add5~24                                                                                                                                    ; 1       ;
; Add5~23                                                                                                                                    ; 1       ;
; Add5~22                                                                                                                                    ; 1       ;
; Add5~21                                                                                                                                    ; 1       ;
; Add5~16                                                                                                                                    ; 1       ;
; Add5~15                                                                                                                                    ; 1       ;
; Add5~14                                                                                                                                    ; 1       ;
; Add5~13                                                                                                                                    ; 1       ;
; Add5~8                                                                                                                                     ; 1       ;
; Add5~7                                                                                                                                     ; 1       ;
; Add5~6                                                                                                                                     ; 1       ;
; Add5~5                                                                                                                                     ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|counter_v_next~3                                                                                        ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|counter_v_next~2                                                                                        ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|counter_v_next~1                                                                                        ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|counter_v_next~0                                                                                        ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|counter_h_next~2                                                                                        ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|counter_h_next~1                                                                                        ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|counter_h_next~0                                                                                        ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|Equal0~1                                                                                                ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|Equal0~0                                                                                                ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|Equal2~2                                                                                                ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|Equal2~1                                                                                                ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|Equal2~0                                                                                                ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|vs_buffer                                                                                               ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|hs_buffer                                                                                               ; 1       ;
; ScreenRender:VGA|green[0]~7                                                                                                                ; 1       ;
; ScreenRender:VGA|green[0]~6                                                                                                                ; 1       ;
; ScreenRender:VGA|green[0]~5                                                                                                                ; 1       ;
; ScreenRender:VGA|green[0]~4                                                                                                                ; 1       ;
; ScreenRender:VGA|green[0]~3                                                                                                                ; 1       ;
; ScreenRender:VGA|green[0]~2                                                                                                                ; 1       ;
; ScreenRender:VGA|green[0]~1                                                                                                                ; 1       ;
; ScreenRender:VGA|green[0]~0                                                                                                                ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|video_on~3                                                                                              ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|video_on~1                                                                                              ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|video_on~0                                                                                              ; 1       ;
; ScreenRender:VGA|red~3                                                                                                                     ; 1       ;
; ScreenRender:VGA|red~2                                                                                                                     ; 1       ;
; ScreenRender:VGA|red~1                                                                                                                     ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[40]~93           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[40]~92           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[41]~91           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[41]~90           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[42]~89           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[43]~88           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[35]~87           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[35]~86           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[36]~85           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[36]~84           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[37]~83           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[38]~82           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[30]~81           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[30]~80           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[31]~79           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[31]~78           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[32]~77           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[33]~76           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[25]~75           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[25]~74           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[26]~73           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[26]~72           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[27]~71           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[28]~70           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[20]~69           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[20]~68           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[21]~67           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[21]~66           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[22]~65           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[23]~64           ; 1       ;
; ScreenRender:VGA|red~0                                                                                                                     ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[40]~93           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[40]~92           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[41]~91           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[41]~90           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[42]~89           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[43]~88           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[35]~87           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[35]~86           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[36]~85           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[36]~84           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[37]~83           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[38]~82           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[30]~81           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[30]~80           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[31]~79           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[31]~78           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[32]~77           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[33]~76           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[25]~75           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[25]~74           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[26]~73           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[26]~72           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[27]~71           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[28]~70           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[20]~69           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[20]~68           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[21]~67           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[21]~66           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[22]~65           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[23]~64           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[15]~63           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[15]~62           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[16]~61           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[16]~60           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[17]~59           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[17]~58           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[18]~57           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[18]~56           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[15]~63           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[15]~62           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[16]~61           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[16]~60           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[17]~59           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[17]~58           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[18]~57           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[18]~56           ; 1       ;
; Add3~40                                                                                                                                    ; 1       ;
; Add3~39                                                                                                                                    ; 1       ;
; Add3~38                                                                                                                                    ; 1       ;
; Add3~37                                                                                                                                    ; 1       ;
; Add3~36                                                                                                                                    ; 1       ;
; Add3~35                                                                                                                                    ; 1       ;
; Add3~34                                                                                                                                    ; 1       ;
; Add3~33                                                                                                                                    ; 1       ;
; Add3~32                                                                                                                                    ; 1       ;
; Add3~31                                                                                                                                    ; 1       ;
; Add3~30                                                                                                                                    ; 1       ;
; Add3~29                                                                                                                                    ; 1       ;
; Add3~28                                                                                                                                    ; 1       ;
; Add3~27                                                                                                                                    ; 1       ;
; Add3~26                                                                                                                                    ; 1       ;
; Add3~25                                                                                                                                    ; 1       ;
; Add3~24                                                                                                                                    ; 1       ;
; Add3~23                                                                                                                                    ; 1       ;
; Add3~22                                                                                                                                    ; 1       ;
; Add3~21                                                                                                                                    ; 1       ;
; Add3~20                                                                                                                                    ; 1       ;
; Add3~19                                                                                                                                    ; 1       ;
; Add3~18                                                                                                                                    ; 1       ;
; Add3~17                                                                                                                                    ; 1       ;
; Add3~16                                                                                                                                    ; 1       ;
; Add3~15                                                                                                                                    ; 1       ;
; Add3~14                                                                                                                                    ; 1       ;
; Add3~13                                                                                                                                    ; 1       ;
; Add3~12                                                                                                                                    ; 1       ;
; Add3~11                                                                                                                                    ; 1       ;
; Add3~10                                                                                                                                    ; 1       ;
; Add3~9                                                                                                                                     ; 1       ;
; Add3~8                                                                                                                                     ; 1       ;
; Add3~7                                                                                                                                     ; 1       ;
; Add3~6                                                                                                                                     ; 1       ;
; Add3~5                                                                                                                                     ; 1       ;
; Add3~4                                                                                                                                     ; 1       ;
; Add3~3                                                                                                                                     ; 1       ;
; Add3~2                                                                                                                                     ; 1       ;
; Add3~1                                                                                                                                     ; 1       ;
; Add1~53                                                                                                                                    ; 1       ;
; Add1~51                                                                                                                                    ; 1       ;
; Add1~49                                                                                                                                    ; 1       ;
; Add1~47                                                                                                                                    ; 1       ;
; Add1~45                                                                                                                                    ; 1       ;
; Add1~43                                                                                                                                    ; 1       ;
; Add1~41                                                                                                                                    ; 1       ;
; Add1~39                                                                                                                                    ; 1       ;
; Add1~37                                                                                                                                    ; 1       ;
; Add1~35                                                                                                                                    ; 1       ;
; Add1~33                                                                                                                                    ; 1       ;
; Add1~31                                                                                                                                    ; 1       ;
; Add1~29                                                                                                                                    ; 1       ;
; Add1~27                                                                                                                                    ; 1       ;
; Add1~25                                                                                                                                    ; 1       ;
; Add1~23                                                                                                                                    ; 1       ;
; Add1~21                                                                                                                                    ; 1       ;
; Add1~19                                                                                                                                    ; 1       ;
; Add1~17                                                                                                                                    ; 1       ;
; Add1~15                                                                                                                                    ; 1       ;
; Add1~13                                                                                                                                    ; 1       ;
; Add1~11                                                                                                                                    ; 1       ;
; Add1~9                                                                                                                                     ; 1       ;
; Add1~7                                                                                                                                     ; 1       ;
; Add1~5                                                                                                                                     ; 1       ;
; Add1~3                                                                                                                                     ; 1       ;
; Add2~42                                                                                                                                    ; 1       ;
; Add2~41                                                                                                                                    ; 1       ;
; Add2~40                                                                                                                                    ; 1       ;
; Add2~39                                                                                                                                    ; 1       ;
; Add2~38                                                                                                                                    ; 1       ;
; Add2~37                                                                                                                                    ; 1       ;
; Add2~36                                                                                                                                    ; 1       ;
; Add2~35                                                                                                                                    ; 1       ;
; Add2~34                                                                                                                                    ; 1       ;
; Add2~33                                                                                                                                    ; 1       ;
; Add2~32                                                                                                                                    ; 1       ;
; Add0~53                                                                                                                                    ; 1       ;
; Add0~51                                                                                                                                    ; 1       ;
; Add0~49                                                                                                                                    ; 1       ;
; Add0~47                                                                                                                                    ; 1       ;
; Add0~45                                                                                                                                    ; 1       ;
; Add0~43                                                                                                                                    ; 1       ;
; Add2~31                                                                                                                                    ; 1       ;
; Add2~30                                                                                                                                    ; 1       ;
; Add2~29                                                                                                                                    ; 1       ;
; Add2~28                                                                                                                                    ; 1       ;
; Add0~41                                                                                                                                    ; 1       ;
; Add0~39                                                                                                                                    ; 1       ;
; Add2~27                                                                                                                                    ; 1       ;
; Add2~26                                                                                                                                    ; 1       ;
; Add2~25                                                                                                                                    ; 1       ;
; Add2~24                                                                                                                                    ; 1       ;
; Add0~37                                                                                                                                    ; 1       ;
; Add0~35                                                                                                                                    ; 1       ;
; Add2~23                                                                                                                                    ; 1       ;
; Add2~22                                                                                                                                    ; 1       ;
; Add2~21                                                                                                                                    ; 1       ;
; Add2~20                                                                                                                                    ; 1       ;
; Add0~33                                                                                                                                    ; 1       ;
; Add0~31                                                                                                                                    ; 1       ;
; Add2~19                                                                                                                                    ; 1       ;
; Add2~18                                                                                                                                    ; 1       ;
; Add2~17                                                                                                                                    ; 1       ;
; Add2~16                                                                                                                                    ; 1       ;
; Add0~29                                                                                                                                    ; 1       ;
; Add0~27                                                                                                                                    ; 1       ;
; Add2~15                                                                                                                                    ; 1       ;
; Add2~14                                                                                                                                    ; 1       ;
; Add2~13                                                                                                                                    ; 1       ;
; Add2~12                                                                                                                                    ; 1       ;
; Add0~25                                                                                                                                    ; 1       ;
; Add0~23                                                                                                                                    ; 1       ;
; Add2~11                                                                                                                                    ; 1       ;
; Add2~10                                                                                                                                    ; 1       ;
; Add2~9                                                                                                                                     ; 1       ;
; Add2~8                                                                                                                                     ; 1       ;
; Add0~21                                                                                                                                    ; 1       ;
; Add0~19                                                                                                                                    ; 1       ;
; Add2~7                                                                                                                                     ; 1       ;
; Add2~6                                                                                                                                     ; 1       ;
; Add2~5                                                                                                                                     ; 1       ;
; Add2~4                                                                                                                                     ; 1       ;
; Add0~17                                                                                                                                    ; 1       ;
; Add0~15                                                                                                                                    ; 1       ;
; Add2~3                                                                                                                                     ; 1       ;
; Add2~2                                                                                                                                     ; 1       ;
; Add2~1                                                                                                                                     ; 1       ;
; Add0~13                                                                                                                                    ; 1       ;
; Add0~11                                                                                                                                    ; 1       ;
; Add0~9                                                                                                                                     ; 1       ;
; Add0~7                                                                                                                                     ; 1       ;
; Add0~5                                                                                                                                     ; 1       ;
; Add0~3                                                                                                                                     ; 1       ;
; Add0~1                                                                                                                                     ; 1       ;
; Add1~1                                                                                                                                     ; 1       ;
; Add6~10                                                                                                                                    ; 1       ;
; Add7~10                                                                                                                                    ; 1       ;
; Add6~9                                                                                                                                     ; 1       ;
; Add6~8                                                                                                                                     ; 1       ;
; Add7~9                                                                                                                                     ; 1       ;
; Add7~8                                                                                                                                     ; 1       ;
; Add6~7                                                                                                                                     ; 1       ;
; Add6~6                                                                                                                                     ; 1       ;
; Add6~5                                                                                                                                     ; 1       ;
; Add6~4                                                                                                                                     ; 1       ;
; Add7~7                                                                                                                                     ; 1       ;
; Add7~6                                                                                                                                     ; 1       ;
; Add7~5                                                                                                                                     ; 1       ;
; Add7~4                                                                                                                                     ; 1       ;
; Add6~3                                                                                                                                     ; 1       ;
; Add6~2                                                                                                                                     ; 1       ;
; Add6~1                                                                                                                                     ; 1       ;
; Add6~0                                                                                                                                     ; 1       ;
; Add7~3                                                                                                                                     ; 1       ;
; Add7~2                                                                                                                                     ; 1       ;
; Add7~1                                                                                                                                     ; 1       ;
; Add7~0                                                                                                                                     ; 1       ;
; Add4~10                                                                                                                                    ; 1       ;
; Add4~9                                                                                                                                     ; 1       ;
; Add4~8                                                                                                                                     ; 1       ;
; Add5~19                                                                                                                                    ; 1       ;
; Add5~18                                                                                                                                    ; 1       ;
; Add5~17                                                                                                                                    ; 1       ;
; Add4~7                                                                                                                                     ; 1       ;
; Add4~6                                                                                                                                     ; 1       ;
; Add4~5                                                                                                                                     ; 1       ;
; Add4~4                                                                                                                                     ; 1       ;
; Add5~12                                                                                                                                    ; 1       ;
; Add5~11                                                                                                                                    ; 1       ;
; Add5~10                                                                                                                                    ; 1       ;
; Add5~9                                                                                                                                     ; 1       ;
; Add4~3                                                                                                                                     ; 1       ;
; Add4~2                                                                                                                                     ; 1       ;
; Add4~1                                                                                                                                     ; 1       ;
; Add4~0                                                                                                                                     ; 1       ;
; Add5~3                                                                                                                                     ; 1       ;
; Add5~2                                                                                                                                     ; 1       ;
; Add5~1                                                                                                                                     ; 1       ;
; Add5~0                                                                                                                                     ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|Add1~18                                                                                                 ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|Add1~17                                                                                                 ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|Add1~16                                                                                                 ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|Add1~15                                                                                                 ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|Add1~14                                                                                                 ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|Add1~13                                                                                                 ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|Add1~12                                                                                                 ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|Add1~11                                                                                                 ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|Add1~10                                                                                                 ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|Add1~9                                                                                                  ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|Add1~8                                                                                                  ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|Add1~7                                                                                                  ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|Add1~6                                                                                                  ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|Add1~5                                                                                                  ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|Add1~4                                                                                                  ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|Add1~3                                                                                                  ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|Add1~2                                                                                                  ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|Add1~1                                                                                                  ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|Add1~0                                                                                                  ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|Add0~18                                                                                                 ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|Add0~17                                                                                                 ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|Add0~16                                                                                                 ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|Add0~15                                                                                                 ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|Add0~14                                                                                                 ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|Add0~13                                                                                                 ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|Add0~12                                                                                                 ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|Add0~11                                                                                                 ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|Add0~10                                                                                                 ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|Add0~9                                                                                                  ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|Add0~8                                                                                                  ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|Add0~7                                                                                                  ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|Add0~6                                                                                                  ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|Add0~5                                                                                                  ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|Add0~4                                                                                                  ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|Add0~3                                                                                                  ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|Add0~2                                                                                                  ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|Add0~1                                                                                                  ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|Add0~0                                                                                                  ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|y_counter[9]~28                                                                                         ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|y_counter[8]~27                                                                                         ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|y_counter[8]~26                                                                                         ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|y_counter[7]~25                                                                                         ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|y_counter[7]~24                                                                                         ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|y_counter[6]~23                                                                                         ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|y_counter[6]~22                                                                                         ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|y_counter[5]~21                                                                                         ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|y_counter[5]~20                                                                                         ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|y_counter[4]~19                                                                                         ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|y_counter[4]~18                                                                                         ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|y_counter[3]~17                                                                                         ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|y_counter[3]~16                                                                                         ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|y_counter[2]~15                                                                                         ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|y_counter[2]~14                                                                                         ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|y_counter[1]~13                                                                                         ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|y_counter[1]~12                                                                                         ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|y_counter[0]~11                                                                                         ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|y_counter[0]~10                                                                                         ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|y_counter[0]                                                                                            ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|x_counter[9]~28                                                                                         ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|x_counter[8]~27                                                                                         ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|x_counter[8]~26                                                                                         ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|x_counter[7]~25                                                                                         ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|x_counter[7]~24                                                                                         ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|x_counter[6]~23                                                                                         ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|x_counter[6]~22                                                                                         ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|x_counter[5]~21                                                                                         ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|x_counter[5]~20                                                                                         ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|x_counter[4]~19                                                                                         ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|x_counter[4]~18                                                                                         ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|x_counter[3]~17                                                                                         ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|x_counter[3]~16                                                                                         ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|x_counter[2]~15                                                                                         ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|x_counter[2]~14                                                                                         ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|x_counter[1]~13                                                                                         ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|x_counter[1]~12                                                                                         ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|x_counter[0]~11                                                                                         ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|x_counter[0]~10                                                                                         ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_9_result_int[4]~7 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_9_result_int[3]~5 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_9_result_int[2]~3 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_9_result_int[1]~1 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_8_result_int[4]~7 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_8_result_int[3]~5 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_8_result_int[3]~4 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_8_result_int[2]~3 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_8_result_int[2]~2 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_8_result_int[1]~1 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_8_result_int[1]~0 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_7_result_int[4]~7 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_7_result_int[3]~5 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_7_result_int[3]~4 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_7_result_int[2]~3 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_7_result_int[1]~1 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_6_result_int[4]~7 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_6_result_int[3]~5 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_6_result_int[3]~4 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_6_result_int[2]~3 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_6_result_int[1]~1 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_5_result_int[4]~7 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_5_result_int[3]~5 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_5_result_int[3]~4 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_5_result_int[2]~3 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_5_result_int[1]~1 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_9_result_int[4]~7 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_9_result_int[3]~5 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_9_result_int[2]~3 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_9_result_int[1]~1 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_8_result_int[4]~7 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_8_result_int[3]~5 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_8_result_int[3]~4 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_8_result_int[2]~3 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_8_result_int[2]~2 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_8_result_int[1]~1 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_8_result_int[1]~0 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_7_result_int[4]~7 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_7_result_int[3]~5 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_7_result_int[3]~4 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_7_result_int[2]~3 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_7_result_int[1]~1 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_6_result_int[4]~7 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_6_result_int[3]~5 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_6_result_int[3]~4 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_6_result_int[2]~3 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_6_result_int[1]~1 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_5_result_int[4]~7 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_5_result_int[3]~5 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_5_result_int[3]~4 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_5_result_int[2]~3 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_5_result_int[1]~1 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_4_result_int[4]~7 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_4_result_int[3]~5 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_4_result_int[3]~4 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_4_result_int[2]~3 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_4_result_int[1]~1 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_3_result_int[3]~5 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_3_result_int[3]~4 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_3_result_int[2]~3 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_3_result_int[1]~1 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_4_result_int[4]~7 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_4_result_int[3]~5 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_4_result_int[3]~4 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_4_result_int[2]~3 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_4_result_int[1]~1 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_3_result_int[3]~5 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_3_result_int[3]~4 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_3_result_int[2]~3 ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_3_result_int[1]~1 ; 1       ;
+--------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 392 / 47,787 ( < 1 % ) ;
; C16 interconnects     ; 8 / 1,804 ( < 1 % )    ;
; C4 interconnects      ; 154 / 31,272 ( < 1 % ) ;
; Direct links          ; 176 / 47,787 ( < 1 % ) ;
; Global clocks         ; 2 / 20 ( 10 % )        ;
; Local interconnects   ; 280 / 15,408 ( 2 % )   ;
; R24 interconnects     ; 1 / 1,775 ( < 1 % )    ;
; R4 interconnects      ; 130 / 41,310 ( < 1 % ) ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.78) ; Number of LABs  (Total = 37) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 1                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 1                            ;
; 6                                           ; 1                            ;
; 7                                           ; 1                            ;
; 8                                           ; 0                            ;
; 9                                           ; 1                            ;
; 10                                          ; 1                            ;
; 11                                          ; 1                            ;
; 12                                          ; 2                            ;
; 13                                          ; 2                            ;
; 14                                          ; 3                            ;
; 15                                          ; 7                            ;
; 16                                          ; 14                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.78) ; Number of LABs  (Total = 37) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 21                           ;
; 1 Clock enable                     ; 7                            ;
; 1 Sync. clear                      ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 15.86) ; Number of LABs  (Total = 37) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 1                            ;
; 12                                           ; 2                            ;
; 13                                           ; 1                            ;
; 14                                           ; 5                            ;
; 15                                           ; 3                            ;
; 16                                           ; 2                            ;
; 17                                           ; 2                            ;
; 18                                           ; 2                            ;
; 19                                           ; 0                            ;
; 20                                           ; 3                            ;
; 21                                           ; 2                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 2                            ;
; 26                                           ; 2                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
; 30                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.43) ; Number of LABs  (Total = 37) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 5                            ;
; 2                                               ; 1                            ;
; 3                                               ; 0                            ;
; 4                                               ; 0                            ;
; 5                                               ; 4                            ;
; 6                                               ; 4                            ;
; 7                                               ; 5                            ;
; 8                                               ; 5                            ;
; 9                                               ; 3                            ;
; 10                                              ; 3                            ;
; 11                                              ; 2                            ;
; 12                                              ; 0                            ;
; 13                                              ; 1                            ;
; 14                                              ; 3                            ;
; 15                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 9.92) ; Number of LABs  (Total = 37) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 1                            ;
; 2                                           ; 2                            ;
; 3                                           ; 5                            ;
; 4                                           ; 0                            ;
; 5                                           ; 2                            ;
; 6                                           ; 1                            ;
; 7                                           ; 1                            ;
; 8                                           ; 6                            ;
; 9                                           ; 5                            ;
; 10                                          ; 2                            ;
; 11                                          ; 1                            ;
; 12                                          ; 1                            ;
; 13                                          ; 2                            ;
; 14                                          ; 0                            ;
; 15                                          ; 2                            ;
; 16                                          ; 1                            ;
; 17                                          ; 0                            ;
; 18                                          ; 0                            ;
; 19                                          ; 1                            ;
; 20                                          ; 0                            ;
; 21                                          ; 0                            ;
; 22                                          ; 1                            ;
; 23                                          ; 1                            ;
; 24                                          ; 0                            ;
; 25                                          ; 1                            ;
; 26                                          ; 0                            ;
; 27                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 17        ; 0            ; 0            ; 17        ; 17        ; 0            ; 14           ; 0            ; 0            ; 3            ; 0            ; 14           ; 3            ; 0            ; 0            ; 0            ; 14           ; 0            ; 0            ; 0            ; 0            ; 0            ; 17        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 17           ; 17           ; 17           ; 17           ; 17           ; 0         ; 17           ; 17           ; 0         ; 0         ; 17           ; 3            ; 17           ; 17           ; 14           ; 17           ; 3            ; 14           ; 17           ; 17           ; 17           ; 3            ; 17           ; 17           ; 17           ; 17           ; 17           ; 0         ; 17           ; 17           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; in_sobe_raquete1   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; in_desce_raquete1  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; red[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; red[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; red[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; red[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; green[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; green[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; green[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; green[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; blue[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; blue[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; blue[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; blue[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Hsync              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Vsync              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 °C   ;
; High Junction Temperature ; 85 °C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP3C16U256C6 for design "PINGMATRONIX"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C5U256C6 is compatible
    Info (176445): Device EP3C10U256C6 is compatible
    Info (176445): Device EP3C25U256C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 17 pins of 17 total pins
    Info (169086): Pin in_sobe_raquete1 not assigned to an exact location on the device
    Info (169086): Pin in_desce_raquete1 not assigned to an exact location on the device
    Info (169086): Pin red[0] not assigned to an exact location on the device
    Info (169086): Pin red[1] not assigned to an exact location on the device
    Info (169086): Pin red[2] not assigned to an exact location on the device
    Info (169086): Pin red[3] not assigned to an exact location on the device
    Info (169086): Pin green[0] not assigned to an exact location on the device
    Info (169086): Pin green[1] not assigned to an exact location on the device
    Info (169086): Pin green[2] not assigned to an exact location on the device
    Info (169086): Pin green[3] not assigned to an exact location on the device
    Info (169086): Pin blue[0] not assigned to an exact location on the device
    Info (169086): Pin blue[1] not assigned to an exact location on the device
    Info (169086): Pin blue[2] not assigned to an exact location on the device
    Info (169086): Pin blue[3] not assigned to an exact location on the device
    Info (169086): Pin Hsync not assigned to an exact location on the device
    Info (169086): Pin Vsync not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'PINGMATRONIX.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN E2 (CLK0, DIFFCLK_0p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node SYS_CLK 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 16 (unused VREF, 2.5V VCCIO, 2 input, 14 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  10 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  18 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  27 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  15 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 1% of the available device resources in the region that extends from location X0_Y10 to location X9_Y19
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.55 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file F:/Dropbox/UTFPR - Engenharia Eletrônica/9º Semestre/VHDL/Pingmatronix/PINGMATRONIX.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 1277 megabytes
    Info: Processing ended: Wed Nov 29 16:24:26 2017
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:09


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in F:/Dropbox/UTFPR - Engenharia Eletrônica/9º Semestre/VHDL/Pingmatronix/PINGMATRONIX.fit.smsg.


