Fitter report for russian_core
Mon Oct 14 23:13:03 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. PLL Usage Summary
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Routing Usage Summary
 26. I/O Rules Summary
 27. I/O Rules Details
 28. I/O Rules Matrix
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Mon Oct 14 23:13:03 2024       ;
; Quartus Prime Version           ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                   ; russian_core                                ;
; Top-level Entity Name           ; russian_core                                ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEBA6U23I7                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 473 / 41,910 ( 1 % )                        ;
; Total registers                 ; 670                                         ;
; Total pins                      ; 27 / 314 ( 9 % )                            ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 400 / 5,662,720 ( < 1 % )                   ;
; Total RAM Blocks                ; 2 / 553 ( < 1 % )                           ;
; Total DSP Blocks                ; 0 / 112 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 1 / 6 ( 17 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSEBA6U23I7                          ;                                       ;
; Minimum Core Junction Temperature                                  ; -40                                   ;                                       ;
; Maximum Core Junction Temperature                                  ; 100                                   ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.9%      ;
;     Processor 3            ;   0.7%      ;
;     Processor 4            ;   0.6%      ;
;     Processor 5            ;   0.5%      ;
;     Processor 6            ;   0.5%      ;
;     Processor 7            ;   0.5%      ;
;     Processor 8            ;   0.5%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                      ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                    ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; clkpll_0002:nesclk|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                         ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                     ;                  ;                       ;
; RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_PCM_LATCH                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_PCM_LATCH~DUPLICATE                                                                    ;                  ;                       ;
; RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQA|STEP_LATCH                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQA|STEP_LATCH~DUPLICATE                                                                   ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|ABH_LATCH[0]                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|ABH_LATCH[0]~DUPLICATE                                                                     ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|ABH_LATCH[2]                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|ABH_LATCH[2]~DUPLICATE                                                                     ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|ABH_LATCH[7]                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|ABH_LATCH[7]~DUPLICATE                                                                     ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|ABL_LATCH[3]                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|ABL_LATCH[3]~DUPLICATE                                                                     ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|ALU:MOD_ALU|ADD[2]                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|ALU:MOD_ALU|ADD[2]~DUPLICATE                                                               ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|ALU:MOD_ALU|ADD[3]                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|ALU:MOD_ALU|ADD[3]~DUPLICATE                                                               ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|ALU:MOD_ALU|ADD[5]                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|ALU:MOD_ALU|ADD[5]~DUPLICATE                                                               ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|ALU:MOD_ALU|ADD[6]                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|ALU:MOD_ALU|ADD[6]~DUPLICATE                                                               ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|ALU:MOD_ALU|ADD[7]                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|ALU:MOD_ALU|ADD[7]~DUPLICATE                                                               ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|ALU:MOD_ALU|AI[6]                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|ALU:MOD_ALU|AI[6]~DUPLICATE                                                                ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|ALU:MOD_ALU|BI[6]                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|ALU:MOD_ALU|BI[6]~DUPLICATE                                                                ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH1[0]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH1[0]~DUPLICATE                                        ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH2[0]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH2[0]~DUPLICATE                                        ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCH[0]                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCH[0]~DUPLICATE                                                                 ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCH[1]                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCH[1]~DUPLICATE                                                                 ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCH[2]                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCH[2]~DUPLICATE                                                                 ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCH[4]                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCH[4]~DUPLICATE                                                                 ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCH[5]                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCH[5]~DUPLICATE                                                                 ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCH[7]                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCH[7]~DUPLICATE                                                                 ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCLS[0]                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCLS[0]~DUPLICATE                                                                ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCLS[4]                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCLS[4]~DUPLICATE                                                                ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCLS[5]                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCLS[5]~DUPLICATE                                                                ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCLS[6]                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCLS[6]~DUPLICATE                                                                ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCLS[7]                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCLS[7]~DUPLICATE                                                                ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCL[1]                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCL[1]~DUPLICATE                                                                 ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCL[2]                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCL[2]~DUPLICATE                                                                 ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCL[3]                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCL[3]~DUPLICATE                                                                 ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCL[5]                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCL[5]~DUPLICATE                                                                 ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PREDECODE_IR:MOD_PREDECODE_IR|IR[0]                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PREDECODE_IR:MOD_PREDECODE_IR|IR[0]~DUPLICATE                                              ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PREDECODE_IR:MOD_PREDECODE_IR|IR[1]                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PREDECODE_IR:MOD_PREDECODE_IR|IR[1]~DUPLICATE                                              ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PREDECODE_IR:MOD_PREDECODE_IR|IR[2]                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PREDECODE_IR:MOD_PREDECODE_IR|IR[2]~DUPLICATE                                              ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PREDECODE_IR:MOD_PREDECODE_IR|IR[4]                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PREDECODE_IR:MOD_PREDECODE_IR|IR[4]~DUPLICATE                                              ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PREDECODE_IR:MOD_PREDECODE_IR|IR[5]                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PREDECODE_IR:MOD_PREDECODE_IR|IR[5]~DUPLICATE                                              ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PREDECODE_IR:MOD_PREDECODE_IR|IR[6]                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PREDECODE_IR:MOD_PREDECODE_IR|IR[6]~DUPLICATE                                              ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PREDECODE_IR:MOD_PREDECODE_IR|IR[7]                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PREDECODE_IR:MOD_PREDECODE_IR|IR[7]~DUPLICATE                                              ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|ADD_ADLR                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|ADD_ADLR~DUPLICATE                   ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|ADD_SB06R                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|ADD_SB06R~DUPLICATE                  ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|SUMS                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|SUMS~DUPLICATE                       ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|AC_DBR                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|AC_DBR~DUPLICATE                 ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|AC_SBR                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|AC_SBR~DUPLICATE                 ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|DL_ADHR                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|DL_ADHR~DUPLICATE                ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|DL_DBR                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|DL_DBR~DUPLICATE                 ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|SB_ADHR                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|SB_ADHR~DUPLICATE                ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|SB_DBR                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|SB_DBR~DUPLICATE                 ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|COMPLATCH2                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|COMPLATCH2~DUPLICATE                   ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|IPC3                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|IPC3~DUPLICATE                         ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T0LATCH                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T0LATCH~DUPLICATE                      ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T1LATCH                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T1LATCH~DUPLICATE                      ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T61                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T61~DUPLICATE                          ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|TRES2LATCH                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|TRES2LATCH~DUPLICATE                   ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|nREADY2                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|nREADY2~DUPLICATE                      ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|ARC_CR                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|ARC_CR~DUPLICATE                             ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|P_DBR                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|P_DBR~DUPLICATE                              ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|nC_OUT                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|nC_OUT~DUPLICATE                             ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|nV_OUT                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|nV_OUT~DUPLICATE                             ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|nZ_OUT                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|nZ_OUT~DUPLICATE                             ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BLATCH2    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BLATCH2~DUPLICATE    ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BRK6LATCH2 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BRK6LATCH2~DUPLICATE ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|RESLATCH2  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|RESLATCH2~DUPLICATE  ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|PC_SETUP:MOD_PC_SETUP|ADL_PCLR                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|PC_SETUP:MOD_PC_SETUP|ADL_PCLR~DUPLICATE                     ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|PC_SETUP:MOD_PC_SETUP|PCH_ADHR                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|PC_SETUP:MOD_PC_SETUP|PCH_ADHR~DUPLICATE                     ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|PC_SETUP:MOD_PC_SETUP|PCH_DBR                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|PC_SETUP:MOD_PC_SETUP|PCH_DBR~DUPLICATE                      ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|PC_SETUP:MOD_PC_SETUP|PCL_DBR                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|PC_SETUP:MOD_PC_SETUP|PCL_DBR~DUPLICATE                      ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|S_SB                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|S_SB~DUPLICATE                 ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|Y_SBR                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|Y_SBR~DUPLICATE                ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|S_REG[4]                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|S_REG[4]~DUPLICATE                                                                         ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|S_REG[7]                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|S_REG[7]~DUPLICATE                                                                         ;                  ;                       ;
; RP2A03:apu|SPRITE_DMA:MOD_SPRITE_DMA|NO_SPR                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|SPRITE_DMA:MOD_SPRITE_DMA|NO_SPR~DUPLICATE                                                                               ;                  ;                       ;
; RP2C02:PPU|REGISTER_SELECT:MOD_REGISTER_SELECT|RnWR                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2C02:PPU|REGISTER_SELECT:MOD_REGISTER_SELECT|RnWR~DUPLICATE                                                                       ;                  ;                       ;
; clock_divider:clkdivider|counter[13]                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clock_divider:clkdivider|counter[13]~DUPLICATE                                                                                      ;                  ;                       ;
; clock_divider:clkdivider|counter[19]                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clock_divider:clkdivider|counter[19]~DUPLICATE                                                                                      ;                  ;                       ;
; clock_divider:clkdivider|counter[21]                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clock_divider:clkdivider|counter[21]~DUPLICATE                                                                                      ;                  ;                       ;
; clock_divider:clkdivider|counter[23]                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clock_divider:clkdivider|counter[23]~DUPLICATE                                                                                      ;                  ;                       ;
; clock_divider:clkdivider|counter[24]                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clock_divider:clkdivider|counter[24]~DUPLICATE                                                                                      ;                  ;                       ;
; clock_divider:clkdivider|counter[25]                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clock_divider:clkdivider|counter[25]~DUPLICATE                                                                                      ;                  ;                       ;
; clock_divider:clkdivider|counter[27]                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clock_divider:clkdivider|counter[27]~DUPLICATE                                                                                      ;                  ;                       ;
+---------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1405 ) ; 0.00 % ( 0 / 1405 )        ; 0.00 % ( 0 / 1405 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1405 ) ; 0.00 % ( 0 / 1405 )        ; 0.00 % ( 0 / 1405 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1396 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 9 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/steve/git_repos/school/cen3907/NES_fpga_development/hardware_development/russian/output_files/russian_core.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 473 / 41,910          ; 1 %   ;
; ALMs needed [=A-B+C]                                        ; 473                   ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 523 / 41,910          ; 1 %   ;
;         [a] ALMs used for LUT logic and registers           ; 211                   ;       ;
;         [b] ALMs used for LUT logic                         ; 227                   ;       ;
;         [c] ALMs used for registers                         ; 85                    ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 55 / 41,910           ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 5 / 41,910            ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 1                     ;       ;
;         [c] Due to LAB input limits                         ; 4                     ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 69 / 4,191            ; 2 %   ;
;     -- Logic LABs                                           ; 69                    ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 737                   ;       ;
;     -- 7 input functions                                    ; 7                     ;       ;
;     -- 6 input functions                                    ; 184                   ;       ;
;     -- 5 input functions                                    ; 167                   ;       ;
;     -- 4 input functions                                    ; 152                   ;       ;
;     -- <=3 input functions                                  ; 227                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 69                    ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 670                   ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 591 / 83,820          ; < 1 % ;
;         -- Secondary logic registers                        ; 79 / 83,820           ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 592                   ;       ;
;         -- Routing optimization registers                   ; 78                    ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 27 / 314              ; 9 %   ;
;     -- Clock pins                                           ; 2 / 8                 ; 25 %  ;
;     -- Dedicated input pins                                 ; 0 / 21                ; 0 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 2 / 553               ; < 1 % ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 400 / 5,662,720       ; < 1 % ;
; Total block memory implementation bits                      ; 20,480 / 5,662,720    ; < 1 % ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 112               ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 6                 ; 17 %  ;
; Global signals                                              ; 1                     ;       ;
;     -- Global clocks                                        ; 1 / 16                ; 6 %   ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 1                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 0.7% / 0.8% / 0.7%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 19.6% / 20.1% / 17.9% ;       ;
; Maximum fan-out                                             ; 638                   ;       ;
; Highest non-global fan-out                                  ; 638                   ;       ;
; Total fan-out                                               ; 5468                  ;       ;
; Average fan-out                                             ; 3.56                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 473 / 41910 ( 1 % )   ; 0 / 41910 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 473                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 523 / 41910 ( 1 % )   ; 0 / 41910 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 211                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 227                   ; 0                              ;
;         [c] ALMs used for registers                         ; 85                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 55 / 41910 ( < 1 % )  ; 0 / 41910 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 5 / 41910 ( < 1 % )   ; 0 / 41910 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 1                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 4                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 69 / 4191 ( 2 % )     ; 0 / 4191 ( 0 % )               ;
;     -- Logic LABs                                           ; 69                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 737                   ; 0                              ;
;     -- 7 input functions                                    ; 7                     ; 0                              ;
;     -- 6 input functions                                    ; 184                   ; 0                              ;
;     -- 5 input functions                                    ; 167                   ; 0                              ;
;     -- 4 input functions                                    ; 152                   ; 0                              ;
;     -- <=3 input functions                                  ; 227                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 69                    ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 591 / 83820 ( < 1 % ) ; 0 / 83820 ( 0 % )              ;
;         -- Secondary logic registers                        ; 79 / 83820 ( < 1 % )  ; 0 / 83820 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 592                   ; 0                              ;
;         -- Routing optimization registers                   ; 78                    ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 25                    ; 2                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 400                   ; 0                              ;
; Total block memory implementation bits                      ; 20480                 ; 0                              ;
; M10K block                                                  ; 2 / 553 ( < 1 % )     ; 0 / 553 ( 0 % )                ;
; Clock enable block                                          ; 0 / 116 ( 0 % )       ; 1 / 116 ( < 1 % )              ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 1 / 54 ( 1 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 244                   ; 0                              ;
;     -- Registered Input Connections                         ; 145                   ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 244                            ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 5457                  ; 278                            ;
;     -- Registered Connections                               ; 3182                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 244                            ;
;     -- hard_block:auto_generated_inst                       ; 244                   ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 2                     ; 2                              ;
;     -- Output Ports                                         ; 25                    ; 2                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; clk50mhz ; V11   ; 3B       ; 32           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; rstn     ; Y24   ; 5B       ; 89           ; 25           ; 3            ; 209                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; debug_addressoutput[0]  ; W11   ; 3B       ; 32           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; debug_addressoutput[10] ; AA20  ; 5A       ; 89           ; 4            ; 43           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; debug_addressoutput[11] ; AG21  ; 4A       ; 74           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; debug_addressoutput[12] ; AH22  ; 4A       ; 78           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; debug_addressoutput[13] ; AF23  ; 4A       ; 78           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; debug_addressoutput[14] ; AF25  ; 4A       ; 86           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; debug_addressoutput[15] ; AH26  ; 4A       ; 84           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; debug_addressoutput[1]  ; AB23  ; 5A       ; 89           ; 8            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; debug_addressoutput[2]  ; AC22  ; 4A       ; 84           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; debug_addressoutput[3]  ; AD17  ; 4A       ; 62           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; debug_addressoutput[4]  ; AD20  ; 4A       ; 70           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; debug_addressoutput[5]  ; AE24  ; 4A       ; 82           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; debug_addressoutput[6]  ; AE6   ; 3A       ; 8            ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; debug_addressoutput[7]  ; AG14  ; 4A       ; 60           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; debug_addressoutput[8]  ; AF21  ; 4A       ; 74           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; debug_addressoutput[9]  ; AE22  ; 4A       ; 76           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; debug_clk               ; AC24  ; 5A       ; 89           ; 8            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; debug_dataoutput[0]     ; AG18  ; 4A       ; 68           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; debug_dataoutput[1]     ; AF20  ; 4A       ; 72           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; debug_dataoutput[2]     ; AE20  ; 4A       ; 70           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; debug_dataoutput[3]     ; AA19  ; 4A       ; 68           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; debug_dataoutput[4]     ; AG20  ; 4A       ; 72           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; debug_dataoutput[5]     ; AA18  ; 4A       ; 68           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; debug_dataoutput[6]     ; AH19  ; 4A       ; 70           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; debug_dataoutput[7]     ; AH18  ; 4A       ; 68           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+-------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 1 / 16 ( 6 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 2 / 32 ( 6 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 20 / 68 ( 29 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 3 / 16 ( 19 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 1 / 7 ( 14 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 6 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A4       ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A11      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A24      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A25      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A26      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A27      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 59         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA5      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA6      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA8      ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA12     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA13     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA15     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; debug_dataoutput[5]             ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA19     ; 170        ; 4A             ; debug_dataoutput[3]             ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA20     ; 213        ; 5A             ; debug_addressoutput[10]         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA21     ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA23     ; 226        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA24     ; 224        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA26     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA28     ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 57         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB23     ; 222        ; 5A             ; debug_addressoutput[1]          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB25     ; 259        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB28     ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC5      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC6      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC7      ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC8      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC21     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 202        ; 4A             ; debug_addressoutput[2]          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC23     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ; 220        ; 5A             ; debug_clk                       ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC25     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC26     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD5      ; 67         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AD8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD9      ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD10     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 111        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD15     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 159        ; 4A             ; debug_addressoutput[3]          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 173        ; 4A             ; debug_addressoutput[4]          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD23     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD24     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AD25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD26     ; 218        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD28     ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE5      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 65         ; 3A             ; debug_addressoutput[6]          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE7      ; 107        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE9      ; 101        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE11     ; 109        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE14     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE15     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE17     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE19     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ; 175        ; 4A             ; debug_dataoutput[2]             ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 184        ; 4A             ; debug_addressoutput[9]          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE23     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 199        ; 4A             ; debug_addressoutput[5]          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE25     ; 216        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE26     ; 214        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 113        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF8      ; 105        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 108        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 117        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 119        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF15     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF18     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF20     ; 179        ; 4A             ; debug_dataoutput[1]             ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF21     ; 181        ; 4A             ; debug_addressoutput[8]          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF22     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF23     ; 189        ; 4A             ; debug_addressoutput[13]         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF25     ; 207        ; 4A             ; debug_addressoutput[14]         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF26     ; 212        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF27     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF28     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG4      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG8      ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG10     ; 142        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG13     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ; 155        ; 4A             ; debug_addressoutput[7]          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG15     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG18     ; 171        ; 4A             ; debug_dataoutput[0]             ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG19     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG20     ; 177        ; 4A             ; debug_dataoutput[4]             ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG21     ; 182        ; 4A             ; debug_addressoutput[11]         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG23     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG25     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG28     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH2      ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH7      ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH11     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH12     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH16     ; 161        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH17     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 169        ; 4A             ; debug_dataoutput[7]             ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH19     ; 172        ; 4A             ; debug_dataoutput[6]             ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH21     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH22     ; 188        ; 4A             ; debug_addressoutput[12]         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH23     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH26     ; 201        ; 4A             ; debug_addressoutput[15]         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH27     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B8       ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B10      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B11      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B14      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B16      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B23      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B24      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B26      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C12      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C21      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C23      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C24      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C25      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C26      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C28      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D7       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; D8       ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D9       ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D17      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D23      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D25      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D26      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D27      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E6       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E8       ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E11      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E13      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E14      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E15      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E18      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E25      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E26      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E28      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F5       ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F23      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F25      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F26      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F28      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G5       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G23      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G25      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H9       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H16      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H19      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H23      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H25      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H28      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J8       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J10      ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J12      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J16      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J17      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J20      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J21      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K10      ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K18      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K19      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K26      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L21      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L25      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L28      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R21      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R24      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R26      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T8       ; 56         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T12      ; 120        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 122        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T16      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T17      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T24      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T28      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U8       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U10      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U13      ; 136        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ; 138        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U15      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U16      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U21      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ; 114        ; 3B             ; clk50mhz                        ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V12      ; 130        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V13      ; 152        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ; 227        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V16      ; 225        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V17      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V18      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V19      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V20      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V24      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V25      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V27      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 54         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W10      ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W11      ; 112        ; 3B             ; debug_addressoutput[0]          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W12      ; 128        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W13      ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ; 154        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W15      ; 223        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W17      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W20      ; 254        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 252        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W24      ; 258        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W26      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y5       ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y8       ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y9       ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; Y10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; Y11      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 221        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y17      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y18      ; 219        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y19      ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y24      ; 256        ; 5B             ; rstn                            ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------+
; I/O Assignment Warnings                                 ;
+-------------------------+-------------------------------+
; Pin Name                ; Reason                        ;
+-------------------------+-------------------------------+
; debug_addressoutput[0]  ; Incomplete set of assignments ;
; debug_addressoutput[1]  ; Incomplete set of assignments ;
; debug_addressoutput[2]  ; Incomplete set of assignments ;
; debug_addressoutput[3]  ; Incomplete set of assignments ;
; debug_addressoutput[4]  ; Incomplete set of assignments ;
; debug_addressoutput[5]  ; Incomplete set of assignments ;
; debug_addressoutput[6]  ; Incomplete set of assignments ;
; debug_addressoutput[7]  ; Incomplete set of assignments ;
; debug_addressoutput[8]  ; Incomplete set of assignments ;
; debug_addressoutput[9]  ; Incomplete set of assignments ;
; debug_addressoutput[10] ; Incomplete set of assignments ;
; debug_addressoutput[11] ; Incomplete set of assignments ;
; debug_addressoutput[12] ; Incomplete set of assignments ;
; debug_addressoutput[13] ; Incomplete set of assignments ;
; debug_addressoutput[14] ; Incomplete set of assignments ;
; debug_addressoutput[15] ; Incomplete set of assignments ;
; debug_dataoutput[0]     ; Incomplete set of assignments ;
; debug_dataoutput[1]     ; Incomplete set of assignments ;
; debug_dataoutput[2]     ; Incomplete set of assignments ;
; debug_dataoutput[3]     ; Incomplete set of assignments ;
; debug_dataoutput[4]     ; Incomplete set of assignments ;
; debug_dataoutput[5]     ; Incomplete set of assignments ;
; debug_dataoutput[6]     ; Incomplete set of assignments ;
; debug_dataoutput[7]     ; Incomplete set of assignments ;
; debug_clk               ; Incomplete set of assignments ;
; rstn                    ; Incomplete set of assignments ;
; clk50mhz                ; Incomplete set of assignments ;
; debug_dataoutput[0]     ; Missing location assignment   ;
; debug_dataoutput[1]     ; Missing location assignment   ;
; debug_dataoutput[2]     ; Missing location assignment   ;
; debug_dataoutput[3]     ; Missing location assignment   ;
; debug_dataoutput[4]     ; Missing location assignment   ;
; debug_dataoutput[5]     ; Missing location assignment   ;
; debug_dataoutput[6]     ; Missing location assignment   ;
; debug_dataoutput[7]     ; Missing location assignment   ;
+-------------------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                     ;
+------------------------------------------------------------------------------------------+----------------------------+
;                                                                                          ;                            ;
+------------------------------------------------------------------------------------------+----------------------------+
; clkpll_0002:nesclk|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                          ; Integer PLL                ;
;     -- PLL Location                                                                      ; FRACTIONALPLL_X0_Y15_N0    ;
;     -- PLL Feedback clock type                                                           ; none                       ;
;     -- PLL Bandwidth                                                                     ; Auto                       ;
;         -- PLL Bandwidth Range                                                           ; 400000 to 300000 Hz        ;
;     -- Reference Clock Frequency                                                         ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                        ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                 ; 945.0 MHz                  ;
;     -- PLL Operation Mode                                                                ; Direct                     ;
;     -- PLL Freq Min Lock                                                                 ; 50.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                 ; 84.656084 MHz              ;
;     -- PLL Enable                                                                        ; On                         ;
;     -- PLL Fractional Division                                                           ; N/A                        ;
;     -- M Counter                                                                         ; 189                        ;
;     -- N Counter                                                                         ; 10                         ;
;     -- PLL Refclk Select                                                                 ;                            ;
;             -- PLL Refclk Select Location                                                ; PLLREFCLKSELECT_X0_Y21_N0  ;
;             -- PLL Reference Clock Input 0 source                                        ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                        ; ref_clk1                   ;
;             -- ADJPLLIN source                                                           ; N/A                        ;
;             -- CORECLKIN source                                                          ; N/A                        ;
;             -- IQTXRXCLKIN source                                                        ; N/A                        ;
;             -- PLLIQCLKIN source                                                         ; N/A                        ;
;             -- RXIQCLKIN source                                                          ; N/A                        ;
;             -- CLKIN(0) source                                                           ; clk50mhz~input             ;
;             -- CLKIN(1) source                                                           ; N/A                        ;
;             -- CLKIN(2) source                                                           ; N/A                        ;
;             -- CLKIN(3) source                                                           ; N/A                        ;
;     -- PLL Output Counter                                                                ;                            ;
;         -- clkpll_0002:nesclk|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                    ; 21.477272 MHz              ;
;             -- Output Clock Location                                                     ; PLLOUTPUTCOUNTER_X0_Y20_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                    ; Off                        ;
;             -- Duty Cycle                                                                ; 50.0000                    ;
;             -- Phase Shift                                                               ; 0.000000 degrees           ;
;             -- C Counter                                                                 ; 44                         ;
;             -- C Counter PH Mux PRST                                                     ; 0                          ;
;             -- C Counter PRST                                                            ; 1                          ;
;                                                                                          ;                            ;
+------------------------------------------------------------------------------------------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+--------------+
; Compilation Hierarchy Node                            ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                             ; Entity Name       ; Library Name ;
+-------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+--------------+
; |russian_core                                         ; 473.0 (0.5)          ; 522.5 (0.5)                      ; 54.0 (0.0)                                        ; 4.5 (0.0)                        ; 0.0 (0.0)            ; 737 (1)             ; 670 (0)                   ; 0 (0)         ; 400               ; 2     ; 0          ; 27   ; 0            ; |russian_core                                                                                                                                   ; russian_core      ; work         ;
;    |RP2A03:apu|                                       ; 428.8 (4.0)          ; 476.6 (4.1)                      ; 52.2 (0.2)                                        ; 4.5 (0.1)                        ; 0.0 (0.0)            ; 659 (10)            ; 617 (0)                   ; 0 (0)         ; 400               ; 2     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu                                                                                                                        ; RP2A03            ; work         ;
;       |CDIV:MOD_CDIV|                                 ; 4.3 (4.3)            ; 5.5 (5.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|CDIV:MOD_CDIV                                                                                                          ; CDIV              ; work         ;
;       |DPCM_CHANNEL:MOD_DPCM_CHANNEL|                 ; 64.3 (64.3)          ; 72.8 (72.8)                      ; 8.6 (8.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 80 (80)             ; 114 (114)                 ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL                                                                                          ; DPCM_CHANNEL      ; work         ;
;          |DPCM_TABLE:MOD_DPCM_TABLE|                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE                                                                ; DPCM_TABLE        ; work         ;
;             |altsyncram:altsyncram_component|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component                                ; altsyncram        ; work         ;
;                |altsyncram_9pd1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_9pd1:auto_generated ; altsyncram_9pd1   ; work         ;
;       |LENGTH_COUNTER:LENGTH_COUNTER_RND|             ; 11.6 (11.6)          ; 13.6 (13.6)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_RND                                                                                      ; LENGTH_COUNTER    ; work         ;
;       |LENGTH_COUNTER:LENGTH_COUNTER_SQA|             ; 12.2 (12.2)          ; 13.5 (13.5)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQA                                                                                      ; LENGTH_COUNTER    ; work         ;
;       |LENGTH_COUNTER:LENGTH_COUNTER_SQB|             ; 11.7 (11.7)          ; 14.3 (14.3)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQB                                                                                      ; LENGTH_COUNTER    ; work         ;
;       |LENGTH_COUNTER:LENGTH_COUNTER_TRI|             ; 12.0 (12.0)          ; 12.8 (12.8)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_TRI                                                                                      ; LENGTH_COUNTER    ; work         ;
;       |LENGTH_TABLE:MOD_LENGTH_TABLE|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|LENGTH_TABLE:MOD_LENGTH_TABLE                                                                                          ; LENGTH_TABLE      ; work         ;
;          |altsyncram:altsyncram_component|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component                                                          ; altsyncram        ; work         ;
;             |altsyncram_60e1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_60e1:auto_generated                           ; altsyncram_60e1   ; work         ;
;       |LFO:MOD_LFO|                                   ; 19.5 (19.5)          ; 22.0 (22.0)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|LFO:MOD_LFO                                                                                                            ; LFO               ; work         ;
;       |MOS6502_WBCD:MOD_MOS6502_WBCD|                 ; 235.6 (23.3)         ; 256.9 (22.8)                     ; 25.7 (1.0)                                        ; 4.3 (1.4)                        ; 0.0 (0.0)            ; 396 (3)             ; 330 (74)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD                                                                                          ; MOS6502_WBCD      ; work         ;
;          |ALU:MOD_ALU|                                ; 25.2 (25.2)          ; 25.1 (25.1)                      ; 0.7 (0.7)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 39 (39)             ; 41 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|ALU:MOD_ALU                                                                              ; ALU               ; work         ;
;          |BUS_MUX:MOD_BUS_MUX|                        ; 46.1 (46.1)          ; 50.2 (50.2)                      ; 5.5 (5.5)                                         ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 95 (95)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|BUS_MUX:MOD_BUS_MUX                                                                      ; BUS_MUX           ; work         ;
;          |DECODER:MOD_DECODER|                        ; 10.5 (10.5)          ; 10.6 (10.6)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|DECODER:MOD_DECODER                                                                      ; DECODER           ; work         ;
;          |EXTRA_COUNTER:MOD_EXTRA_COUNTER|            ; 4.3 (4.3)            ; 5.5 (5.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|EXTRA_COUNTER:MOD_EXTRA_COUNTER                                                          ; EXTRA_COUNTER     ; work         ;
;          |PC:MOD_PC|                                  ; 18.5 (18.5)          ; 19.3 (19.3)                      ; 1.2 (1.2)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 36 (36)             ; 47 (47)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC                                                                                ; PC                ; work         ;
;          |PREDECODE_IR:MOD_PREDECODE_IR|              ; 5.0 (5.0)            ; 5.7 (5.7)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PREDECODE_IR:MOD_PREDECODE_IR                                                            ; PREDECODE_IR      ; work         ;
;          |RANDOM_LOGIC:MOD_RANDOM_LOGIC|              ; 102.7 (0.0)          ; 117.6 (0.0)                      ; 15.3 (0.0)                                        ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 177 (0)             ; 143 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC                                                            ; RANDOM_LOGIC      ; work         ;
;             |ALU_SETUP:MOD_ALU_SETUP|                 ; 23.2 (23.2)          ; 29.8 (29.8)                      ; 6.6 (6.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 29 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP                                    ; ALU_SETUP         ; work         ;
;             |BUS_CONTROL:MOD_BUS_CONTROL|             ; 17.5 (17.5)          ; 18.3 (18.3)                      ; 1.0 (1.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 29 (29)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL                                ; BUS_CONTROL       ; work         ;
;             |DISPATCH:MOD_DISPATCH|                   ; 23.7 (23.7)          ; 24.8 (24.8)                      ; 1.2 (1.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 42 (42)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH                                      ; DISPATCH          ; work         ;
;             |FLAGS:MOD_FLAGS|                         ; 15.8 (15.8)          ; 17.9 (17.9)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS                                            ; FLAGS             ; work         ;
;             |INT_RESET_CONTROL:MOD_INT_RESET_CONTROL| ; 3.1 (3.1)            ; 5.4 (5.4)                        ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL                    ; INT_RESET_CONTROL ; work         ;
;             |PC_SETUP:MOD_PC_SETUP|                   ; 7.3 (7.3)            ; 7.8 (7.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|PC_SETUP:MOD_PC_SETUP                                      ; PC_SETUP          ; work         ;
;             |REGS_CONTROL:MOD_REGS_CONTROL|           ; 12.1 (12.1)          ; 13.7 (13.7)                      ; 1.6 (1.6)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 24 (24)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL                              ; REGS_CONTROL      ; work         ;
;       |NOISE_CHANNEL:MOD_NOISE_CHANNEL|               ; 1.3 (0.0)            ; 1.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|NOISE_CHANNEL:MOD_NOISE_CHANNEL                                                                                        ; NOISE_CHANNEL     ; work         ;
;          |ENVELOPE_GEN:MOD_ENVELOPE_GEN|              ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|NOISE_CHANNEL:MOD_NOISE_CHANNEL|ENVELOPE_GEN:MOD_ENVELOPE_GEN                                                          ; ENVELOPE_GEN      ; work         ;
;       |REG_SEL:MOD_REG_SEL|                           ; 16.3 (16.3)          ; 17.7 (17.7)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|REG_SEL:MOD_REG_SEL                                                                                                    ; REG_SEL           ; work         ;
;       |SPRITE_DMA:MOD_SPRITE_DMA|                     ; 33.3 (33.3)          ; 38.4 (38.4)                      ; 5.1 (5.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (46)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|SPRITE_DMA:MOD_SPRITE_DMA                                                                                              ; SPRITE_DMA        ; work         ;
;       |SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|           ; 0.8 (0.0)            ; 1.0 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A                                                                                    ; SQUARE_CHANNEL    ; work         ;
;          |ENVELOPE_GEN:MOD_ENVELOPE_GEN|              ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN                                                      ; ENVELOPE_GEN      ; work         ;
;       |SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|           ; 0.8 (0.0)            ; 1.3 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B                                                                                    ; SQUARE_CHANNEL    ; work         ;
;          |ENVELOPE_GEN:MOD_ENVELOPE_GEN|              ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|ENVELOPE_GEN:MOD_ENVELOPE_GEN                                                      ; ENVELOPE_GEN      ; work         ;
;       |TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|         ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL                                                                                  ; TRIANGLE_CHANNEL  ; work         ;
;    |RP2C02:PPU|                                       ; 8.7 (0.0)            ; 10.2 (0.0)                       ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2C02:PPU                                                                                                                        ; RP2C02            ; work         ;
;       |READBUSMUX:MOD_READBUSMUX|                     ; 2.0 (2.0)            ; 3.7 (3.7)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2C02:PPU|READBUSMUX:MOD_READBUSMUX                                                                                              ; READBUSMUX        ; work         ;
;       |REGISTER_SELECT:MOD_REGISTER_SELECT|           ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2C02:PPU|REGISTER_SELECT:MOD_REGISTER_SELECT                                                                                    ; REGISTER_SELECT   ; work         ;
;    |clkpll_0002:nesclk|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|clkpll_0002:nesclk                                                                                                                ; clkpll_0002       ; clkpll       ;
;       |altera_pll:altera_pll_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|clkpll_0002:nesclk|altera_pll:altera_pll_i                                                                                        ; altera_pll        ; work         ;
;    |clock_divider:clkdivider|                         ; 18.9 (18.9)          ; 18.9 (18.9)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|clock_divider:clkdivider                                                                                                          ; clock_divider     ; work         ;
;    |ls139:dmx|                                        ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|ls139:dmx                                                                                                                         ; ls139             ; work         ;
;    |singleportram:wram|                               ; 13.8 (13.8)          ; 15.7 (15.7)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (28)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|singleportram:wram                                                                                                                ; singleportram     ; work         ;
+-------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                    ;
+-------------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name                    ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-------------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; debug_addressoutput[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug_addressoutput[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug_addressoutput[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug_addressoutput[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug_addressoutput[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug_addressoutput[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug_addressoutput[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug_addressoutput[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug_addressoutput[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug_addressoutput[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug_addressoutput[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug_addressoutput[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug_addressoutput[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug_addressoutput[13] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug_addressoutput[14] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug_addressoutput[15] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug_dataoutput[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug_dataoutput[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug_dataoutput[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug_dataoutput[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug_dataoutput[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug_dataoutput[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug_dataoutput[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug_dataoutput[7]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug_clk               ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rstn                    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; clk50mhz                ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-------------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                 ;
+----------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                              ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------+-------------------+---------+
; rstn                                                                             ;                   ;         ;
;      - clock_divider:clkdivider|out                                              ; 1                 ; 0       ;
;      - debug_addressoutput[3]~output                                             ; 1                 ; 0       ;
;      - debug_addressoutput[4]~output                                             ; 1                 ; 0       ;
;      - debug_addressoutput[5]~output                                             ; 1                 ; 0       ;
;      - debug_addressoutput[6]~output                                             ; 1                 ; 0       ;
;      - debug_addressoutput[7]~output                                             ; 1                 ; 0       ;
;      - debug_addressoutput[8]~output                                             ; 1                 ; 0       ;
;      - debug_addressoutput[9]~output                                             ; 1                 ; 0       ;
;      - debug_addressoutput[10]~output                                            ; 1                 ; 0       ;
;      - debug_addressoutput[11]~output                                            ; 1                 ; 0       ;
;      - debug_addressoutput[12]~output                                            ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[8]                                       ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[7]                                       ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[6]                                       ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[5]                                       ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[4]                                       ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[3]                                       ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[2]                                       ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[1]                                       ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[0]                                       ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[9]                                       ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[25]                                      ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[19]                                      ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[27]                                      ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[26]                                      ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[24]                                      ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[23]                                      ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[22]                                      ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[21]                                      ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[20]                                      ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[18]                                      ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[17]                                      ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[16]                                      ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[15]                                      ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[14]                                      ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[13]                                      ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[12]                                      ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[11]                                      ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[10]                                      ; 1                 ; 0       ;
;      - RP2A03:apu|SPRITE_DMA:MOD_SPRITE_DMA|SPRA[6]                              ; 1                 ; 0       ;
;      - RP2A03:apu|SPRITE_DMA:MOD_SPRITE_DMA|SPRA[7]                              ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQB|ENABLE_REG1                  ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQA|ENABLE_REG1                  ; 1                 ; 0       ;
;      - RP2A03:apu|SPRITE_DMA:MOD_SPRITE_DMA|SPRA[0]                              ; 1                 ; 0       ;
;      - RP2A03:apu|SPRITE_DMA:MOD_SPRITE_DMA|SPRA[1]                              ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_TRI|ENABLE_REG1                  ; 1                 ; 0       ;
;      - RP2A03:apu|SPRITE_DMA:MOD_SPRITE_DMA|SPRA[2]                              ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_RND|ENABLE_REG1                  ; 1                 ; 0       ;
;      - RP2A03:apu|SPRITE_DMA:MOD_SPRITE_DMA|SPRA[3]                              ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSBCNT[0]                      ; 1                 ; 0       ;
;      - RP2A03:apu|SPRITE_DMA:MOD_SPRITE_DMA|SPRA[4]                              ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSBCNT[1]                      ; 1                 ; 0       ;
;      - RP2A03:apu|SPRITE_DMA:MOD_SPRITE_DMA|SPRA[5]                              ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSBCNT[2]                      ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSLCNT[0]                      ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSLCNT[2]                      ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSLCNT[3]                      ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_A[2]                         ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_A[5]                         ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_A[14]                        ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_A[4]                         ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_A[3]                         ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_A[1]                         ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSLCNT[1]                      ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_A[6]                         ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_A[7]                         ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSLCNT[6]                      ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_A[8]                         ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSLCNT[7]                      ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_A[9]                         ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSLCNT[8]                      ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_A[10]                        ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSLCNT[9]                      ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_A[11]                        ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSLCNT[10]                     ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_A[12]                        ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSLCNT[11]                     ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_A[13]                        ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSLCNT[4]                      ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSLCNT[5]                      ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQA|LCNT1[7]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQA|LCNT1[5]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQA|LCNT1[4]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQA|LCNT1[3]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQA|LCNT1[2]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQA|LCNT1[6]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQA|LCNT1[1]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQA|LCNT1[0]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQB|LCNT1[7]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQB|LCNT1[6]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQB|LCNT1[5]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQB|LCNT1[4]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQB|LCNT1[3]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQB|LCNT1[2]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQB|LCNT1[1]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQB|LCNT1[0]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_TRI|LCNT1[2]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_TRI|LCNT1[7]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_TRI|LCNT1[6]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_TRI|LCNT1[5]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_TRI|LCNT1[4]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_TRI|LCNT1[3]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_TRI|LCNT1[0]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_TRI|LCNT1[1]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_RND|LCNT1[3]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_RND|LCNT1[2]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_RND|LCNT1[1]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_RND|LCNT1[0]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_RND|LCNT1[4]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_RND|LCNT1[5]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_RND|LCNT1[6]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_RND|LCNT1[7]                     ; 1                 ; 0       ;
;      - debug_addressoutput[0]~output                                             ; 1                 ; 0       ;
;      - debug_addressoutput[1]~output                                             ; 1                 ; 0       ;
;      - debug_addressoutput[2]~output                                             ; 1                 ; 0       ;
;      - debug_addressoutput[13]~output                                            ; 1                 ; 0       ;
;      - debug_addressoutput[14]~output                                            ; 1                 ; 0       ;
;      - debug_addressoutput[15]~output                                            ; 1                 ; 0       ;
;      - singleportram:wram|always0~0                                              ; 1                 ; 0       ;
;      - singleportram:wram|temp_data[0]~17                                        ; 1                 ; 0       ;
;      - singleportram:wram|temp_data[0]~19                                        ; 1                 ; 0       ;
;      - singleportram:wram|temp_data[1]~21                                        ; 1                 ; 0       ;
;      - singleportram:wram|temp_data[2]~23                                        ; 1                 ; 0       ;
;      - singleportram:wram|temp_data[3]~25                                        ; 1                 ; 0       ;
;      - singleportram:wram|temp_data[4]~27                                        ; 1                 ; 0       ;
;      - singleportram:wram|temp_data[5]~29                                        ; 1                 ; 0       ;
;      - singleportram:wram|temp_data[6]~31                                        ; 1                 ; 0       ;
;      - singleportram:wram|temp_data[7]~33                                        ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|nDMC_AB~0                        ; 1                 ; 0       ;
;      - RP2A03:apu|SPRITE_DMA:MOD_SPRITE_DMA|DIR_TOGGLE_FF~0                      ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSLCNT~0                       ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|always0~0                        ; 1                 ; 0       ;
;      - RP2A03:apu|SPRITE_DMA:MOD_SPRITE_DMA|always0~1                            ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_A~0                          ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_A~1                          ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_A~2                          ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_A~3                          ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_A~4                          ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DSLOAD~1                         ; 1                 ; 0       ;
;      - singleportram:wram|temp_data[0]~34                                        ; 1                 ; 0       ;
;      - singleportram:wram|temp_data[1]~35                                        ; 1                 ; 0       ;
;      - singleportram:wram|temp_data[2]~36                                        ; 1                 ; 0       ;
;      - singleportram:wram|temp_data[3]~37                                        ; 1                 ; 0       ;
;      - singleportram:wram|temp_data[4]~38                                        ; 1                 ; 0       ;
;      - singleportram:wram|temp_data[5]~39                                        ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_A~5                          ; 1                 ; 0       ;
;      - singleportram:wram|temp_data[6]~40                                        ; 1                 ; 0       ;
;      - singleportram:wram|temp_data[7]~41                                        ; 1                 ; 0       ;
;      - RP2C02:PPU|REGISTER_SELECT:MOD_REGISTER_SELECT|always0~0                  ; 1                 ; 0       ;
;      - ls139:dmx|Mux6~0                                                          ; 1                 ; 0       ;
;      - singleportram:wram|always0~1                                              ; 1                 ; 0       ;
;      - RP2A03:apu|CDIV:MOD_CDIV|nACLK2                                           ; 1                 ; 0       ;
;      - RP2A03:apu|SPRITE_DMA:MOD_SPRITE_DMA|STOP_DMA_FF~1                        ; 1                 ; 0       ;
;      - RP2A03:apu|ADDR_BUS[0]~6                                                  ; 1                 ; 0       ;
;      - RP2A03:apu|ADDR_BUS[2]~7                                                  ; 1                 ; 0       ;
;      - RP2A03:apu|ADDR_BUS[1]~8                                                  ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQA|ENABLE_FF~1                  ; 1                 ; 0       ;
;      - RP2A03:apu|CDIV:MOD_CDIV|nACLK2~0                                         ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_START_FF~0                   ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_EN~0                         ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_EN~1                         ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_EN~2                         ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSLCNT~1                       ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSLCNT~2                       ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSLCNT~3                       ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_PCM_FF~0                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQB|ENABLE_FF~1                  ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_TRI|ENABLE_FF~1                  ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_RND|ENABLE_FF~1                  ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_INT_FF~0                     ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_INT_FF~1                     ; 1                 ; 0       ;
;      - RP2A03:apu|SPRITE_DMA:MOD_SPRITE_DMA|START_DMA_FF~0                       ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DLFSR1~1                         ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_STOP_FF~1                    ; 1                 ; 0       ;
;      - RP2A03:apu|LFO:MOD_LFO|INT_FLAG_FF~1                                      ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQA|always0~0                    ; 1                 ; 0       ;
;      - RP2A03:apu|LFO:MOD_LFO|LFSR1~1                                            ; 1                 ; 0       ;
;      - RP2A03:apu|LFO:MOD_LFO|LFSR1~2                                            ; 1                 ; 0       ;
;      - RP2A03:apu|LFO:MOD_LFO|LFSR1~3                                            ; 1                 ; 0       ;
;      - RP2A03:apu|LFO:MOD_LFO|LFSR1~4                                            ; 1                 ; 0       ;
;      - RP2A03:apu|LFO:MOD_LFO|LFSR1~5                                            ; 1                 ; 0       ;
;      - RP2A03:apu|LFO:MOD_LFO|LFSR1~6                                            ; 1                 ; 0       ;
;      - RP2A03:apu|LFO:MOD_LFO|LFSR1~9                                            ; 1                 ; 0       ;
;      - RP2A03:apu|LFO:MOD_LFO|LFSR1~10                                           ; 1                 ; 0       ;
;      - RP2A03:apu|LFO:MOD_LFO|LFSR1~11                                           ; 1                 ; 0       ;
;      - RP2A03:apu|LFO:MOD_LFO|LFSR1~12                                           ; 1                 ; 0       ;
;      - RP2A03:apu|LFO:MOD_LFO|LFSR1~13                                           ; 1                 ; 0       ;
;      - RP2A03:apu|LFO:MOD_LFO|LFSR1~14                                           ; 1                 ; 0       ;
;      - RP2A03:apu|LFO:MOD_LFO|LFSR1~15                                           ; 1                 ; 0       ;
;      - RP2A03:apu|LFO:MOD_LFO|LFSR1~16                                           ; 1                 ; 0       ;
;      - RP2A03:apu|LFO:MOD_LFO|LFSR1~17                                           ; 1                 ; 0       ;
;      - RP2A03:apu|LFO:MOD_LFO|CLEAR_FF~0                                         ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQB|always0~0                    ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_TRI|always0~0                    ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_RND|always0~0                    ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DLFSR1~3                         ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DLFSR1~6                         ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DLFSR1~10                        ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DLFSR1~12                        ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DLFSR1~15                        ; 1                 ; 0       ;
;      - clkpll_0002:nesclk|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL ; 1                 ; 0       ;
;      - RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RESPR1~feeder                    ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[13]~DUPLICATE                            ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[27]~DUPLICATE                            ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[24]~DUPLICATE                            ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[23]~DUPLICATE                            ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[21]~DUPLICATE                            ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[25]~DUPLICATE                            ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[19]~DUPLICATE                            ; 1                 ; 0       ;
; clk50mhz                                                                         ;                   ;         ;
+----------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                              ;
+-------------------------------------------------------------------------------------------------------------+----------------------------+---------+------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                        ; Location                   ; Fan-Out ; Usage                                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------+----------------------------+---------+------------------------------------------+--------+----------------------+------------------+---------------------------+
; RP2A03:apu|CDIV:MOD_CDIV|ACLK1~0                                                                            ; LABCELL_X74_Y4_N9          ; 121     ; Clock enable, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|CDIV:MOD_CDIV|DIV0                                                                               ; FF_X77_Y6_N50              ; 370     ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|CDIV:MOD_CDIV|nACLK2                                                                             ; LABCELL_X74_Y7_N57         ; 30      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DLFSR1~15                                                          ; LABCELL_X74_Y3_N51         ; 3       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_EN~0                                                           ; LABCELL_X73_Y4_N9          ; 5       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DSLOAD~1                                                           ; MLABCELL_X72_Y6_N39        ; 16      ; Sync. load                               ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|always0~0                                                          ; MLABCELL_X72_Y6_N18        ; 26      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_RND|always0~0                                                      ; MLABCELL_X72_Y4_N21        ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQA|always0~0                                                      ; LABCELL_X71_Y4_N57         ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQB|always0~0                                                      ; MLABCELL_X72_Y3_N54        ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_TRI|always0~0                                                      ; MLABCELL_X72_Y4_N18        ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|ALU:MOD_ALU|always0~0                                              ; LABCELL_X81_Y3_N30         ; 9       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PREDECODE_IR:MOD_PREDECODE_IR|always0~0                            ; MLABCELL_X82_Y5_N3         ; 15      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|Z_ADD~0      ; LABCELL_X77_Y3_N15         ; 9       ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|SB_AC~0  ; LABCELL_X79_Y7_N48         ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|nREADY         ; FF_X78_Y4_N50              ; 33      ; Sync. load                               ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|SB_S~0 ; LABCELL_X80_Y7_N57         ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|SB_X~0 ; LABCELL_X80_Y6_N12         ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|SB_Y~0 ; MLABCELL_X78_Y7_N12        ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|always0~0                                                          ; LABCELL_X77_Y5_N54         ; 9       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|always0~1                                                          ; LABCELL_X79_Y4_N39         ; 11      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|REG_SEL:MOD_REG_SEL|W4003~0                                                                      ; MLABCELL_X72_Y4_N30        ; 10      ; Sync. load                               ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|REG_SEL:MOD_REG_SEL|W4007~0                                                                      ; MLABCELL_X72_Y4_N45        ; 10      ; Sync. load                               ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|REG_SEL:MOD_REG_SEL|W400B~0                                                                      ; MLABCELL_X72_Y4_N48        ; 10      ; Sync. load                               ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|REG_SEL:MOD_REG_SEL|W400F~0                                                                      ; MLABCELL_X72_Y4_N6         ; 10      ; Sync. load                               ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|REG_SEL:MOD_REG_SEL|W4010~0                                                                      ; LABCELL_X74_Y4_N12         ; 6       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|REG_SEL:MOD_REG_SEL|W4012~1                                                                      ; LABCELL_X73_Y4_N45         ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|REG_SEL:MOD_REG_SEL|W4013~0                                                                      ; LABCELL_X73_Y6_N54         ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|REG_SEL:MOD_REG_SEL|W4014~0                                                                      ; LABCELL_X74_Y4_N24         ; 9       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|REG_SEL:MOD_REG_SEL|W4017~1                                                                      ; LABCELL_X70_Y4_N36         ; 3       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|SPRITE_DMA:MOD_SPRITE_DMA|always0~1                                                              ; LABCELL_X73_Y5_N27         ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; RP2C02:PPU|REGISTER_SELECT:MOD_REGISTER_SELECT|always0~0                                                    ; LABCELL_X73_Y7_N42         ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; clkpll_0002:nesclk|altera_pll:altera_pll_i|outclk_wire[0]                                                   ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 36      ; Clock                                    ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; clock_divider:clkdivider|Equal0~5                                                                           ; LABCELL_X75_Y5_N12         ; 35      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; clock_divider:clkdivider|out                                                                                ; FF_X75_Y5_N23              ; 638     ; Clock                                    ; no     ; --                   ; --               ; --                        ;
; rstn                                                                                                        ; PIN_Y24                    ; 209     ; Async. clear, Output enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; singleportram:wram|temp_data[0]~19                                                                          ; LABCELL_X71_Y6_N15         ; 8       ; Output enable                            ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------+----------------------------+---------+------------------------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                            ;
+-----------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                      ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; clkpll_0002:nesclk|altera_pll:altera_pll_i|outclk_wire[0] ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 36      ; Global Clock         ; GCLK0            ; --                        ;
+-----------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------+
; Non-Global High Fan-Out Signals        ;
+------------------------------+---------+
; Name                         ; Fan-Out ;
+------------------------------+---------+
; clock_divider:clkdivider|out ; 638     ;
+------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------+----------------+----------------------+-----------------+-----------------+----------+------------------------+---------------+
; Name                                                                                                                                         ; Type ; Mode ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF              ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+----------------------------------------------------------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------+----------------+----------------------+-----------------+-----------------+----------+------------------------+---------------+
; RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_9pd1:auto_generated|ALTSYNCRAM ; AUTO ; ROM  ; Single Clock ; 32           ; 9            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 288  ; 16                          ; 9                           ; --                          ; --                          ; 144                 ; 1           ; 0     ; DPCM_TABLE.mif   ; M10K_X76_Y7_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes           ;
; RP2A03:apu|LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_60e1:auto_generated|ALTSYNCRAM                           ; AUTO ; ROM  ; Single Clock ; 32           ; 8            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 256  ; 32                          ; 8                           ; --                          ; --                          ; 256                 ; 1           ; 0     ; LENGTH_TABLE.mif ; M10K_X76_Y6_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes           ;
+----------------------------------------------------------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------+----------------+----------------------+-----------------+-----------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 2,151 / 289,320 ( < 1 % ) ;
; C12 interconnects                           ; 15 / 13,420 ( < 1 % )     ;
; C2 interconnects                            ; 913 / 119,108 ( < 1 % )   ;
; C4 interconnects                            ; 447 / 56,300 ( < 1 % )    ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 129 / 289,320 ( < 1 % )   ;
; Global clocks                               ; 1 / 16 ( 6 % )            ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 331 / 84,580 ( < 1 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 95 / 12,676 ( < 1 % )     ;
; R14/C12 interconnect drivers                ; 104 / 20,720 ( < 1 % )    ;
; R3 interconnects                            ; 1,155 / 130,992 ( < 1 % ) ;
; R6 interconnects                            ; 1,447 / 266,960 ( < 1 % ) ;
; Spine clocks                                ; 1 / 360 ( < 1 % )         ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules               ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+-------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass              ; 19           ; 0            ; 19           ; 0            ; 0            ; 27        ; 19           ; 0            ; 27        ; 27        ; 0            ; 25           ; 0            ; 0            ; 0            ; 0            ; 25           ; 0            ; 0            ; 0            ; 0            ; 25           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable      ; 8            ; 27           ; 8            ; 27           ; 27           ; 0         ; 8            ; 27           ; 0         ; 0         ; 27           ; 2            ; 27           ; 27           ; 27           ; 27           ; 2            ; 27           ; 27           ; 27           ; 27           ; 2            ; 27           ; 27           ; 27           ; 27           ; 27           ; 27           ;
; Total Fail              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; debug_addressoutput[0]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_addressoutput[1]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_addressoutput[2]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_addressoutput[3]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_addressoutput[4]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_addressoutput[5]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_addressoutput[6]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_addressoutput[7]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_addressoutput[8]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_addressoutput[9]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_addressoutput[10] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_addressoutput[11] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_addressoutput[12] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_addressoutput[13] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_addressoutput[14] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_addressoutput[15] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_dataoutput[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_dataoutput[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_dataoutput[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_dataoutput[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_dataoutput[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_dataoutput[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_dataoutput[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_dataoutput[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_clk               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rstn                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk50mhz                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+-------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                    ;
+---------------------------------------------------------------+------------------------------+-------------------+
; Source Clock(s)                                               ; Destination Clock(s)         ; Delay Added in ns ;
+---------------------------------------------------------------+------------------------------+-------------------+
; clock_divider:clkdivider|out                                  ; clock_divider:clkdivider|out ; 741.2             ;
; nesclk|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; clock_divider:clkdivider|out ; 19.7              ;
+---------------------------------------------------------------+------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                           ; Destination Register                                                                                                                    ; Delay Added in ns ;
+---------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; clock_divider:clkdivider|out                                                                                              ; clock_divider:clkdivider|out                                                                                                            ; 11.709            ;
; clock_divider:clkdivider|counter[27]                                                                                      ; clock_divider:clkdivider|out                                                                                                            ; 5.855             ;
; clock_divider:clkdivider|counter[25]                                                                                      ; clock_divider:clkdivider|out                                                                                                            ; 5.855             ;
; clock_divider:clkdivider|counter[26]                                                                                      ; clock_divider:clkdivider|out                                                                                                            ; 5.855             ;
; clock_divider:clkdivider|counter[24]                                                                                      ; clock_divider:clkdivider|out                                                                                                            ; 5.855             ;
; clock_divider:clkdivider|counter[23]                                                                                      ; clock_divider:clkdivider|out                                                                                                            ; 5.855             ;
; clock_divider:clkdivider|counter[22]                                                                                      ; clock_divider:clkdivider|out                                                                                                            ; 5.855             ;
; clock_divider:clkdivider|counter[20]                                                                                      ; clock_divider:clkdivider|out                                                                                                            ; 5.855             ;
; clock_divider:clkdivider|counter[18]                                                                                      ; clock_divider:clkdivider|out                                                                                                            ; 5.855             ;
; clock_divider:clkdivider|counter[17]                                                                                      ; clock_divider:clkdivider|out                                                                                                            ; 5.855             ;
; clock_divider:clkdivider|counter[16]                                                                                      ; clock_divider:clkdivider|out                                                                                                            ; 5.855             ;
; clock_divider:clkdivider|counter[15]                                                                                      ; clock_divider:clkdivider|out                                                                                                            ; 5.855             ;
; clock_divider:clkdivider|counter[14]                                                                                      ; clock_divider:clkdivider|out                                                                                                            ; 5.855             ;
; clock_divider:clkdivider|counter[13]                                                                                      ; clock_divider:clkdivider|out                                                                                                            ; 5.855             ;
; clock_divider:clkdivider|counter[12]                                                                                      ; clock_divider:clkdivider|out                                                                                                            ; 5.855             ;
; clock_divider:clkdivider|counter[11]                                                                                      ; clock_divider:clkdivider|out                                                                                                            ; 5.855             ;
; clock_divider:clkdivider|counter[10]                                                                                      ; clock_divider:clkdivider|out                                                                                                            ; 5.855             ;
; clock_divider:clkdivider|counter[9]                                                                                       ; clock_divider:clkdivider|out                                                                                                            ; 5.855             ;
; clock_divider:clkdivider|counter[21]                                                                                      ; clock_divider:clkdivider|out                                                                                                            ; 5.855             ;
; clock_divider:clkdivider|counter[8]                                                                                       ; clock_divider:clkdivider|out                                                                                                            ; 5.855             ;
; clock_divider:clkdivider|counter[7]                                                                                       ; clock_divider:clkdivider|out                                                                                                            ; 5.855             ;
; clock_divider:clkdivider|counter[6]                                                                                       ; clock_divider:clkdivider|out                                                                                                            ; 5.855             ;
; clock_divider:clkdivider|counter[5]                                                                                       ; clock_divider:clkdivider|out                                                                                                            ; 5.855             ;
; clock_divider:clkdivider|counter[4]                                                                                       ; clock_divider:clkdivider|out                                                                                                            ; 5.855             ;
; clock_divider:clkdivider|counter[2]                                                                                       ; clock_divider:clkdivider|out                                                                                                            ; 5.855             ;
; clock_divider:clkdivider|counter[1]                                                                                       ; clock_divider:clkdivider|out                                                                                                            ; 5.855             ;
; clock_divider:clkdivider|counter[0]                                                                                       ; clock_divider:clkdivider|out                                                                                                            ; 5.855             ;
; clock_divider:clkdivider|counter[3]                                                                                       ; clock_divider:clkdivider|out                                                                                                            ; 5.855             ;
; clock_divider:clkdivider|counter[19]                                                                                      ; clock_divider:clkdivider|out                                                                                                            ; 5.855             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|TRES2LATCH                   ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|ENDS1LATCH                                 ; 1.446             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH1[0]                                        ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|ENDS1LATCH                                 ; 1.382             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PREDECODE_IR:MOD_PREDECODE_IR|IR[4]                                              ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|ENDS1LATCH                                 ; 1.362             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PREDECODE_IR:MOD_PREDECODE_IR|IR[3]                                              ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|ENDS1LATCH                                 ; 1.354             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PREDECODE_IR:MOD_PREDECODE_IR|IR[0]                                              ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|ENDS1LATCH                                 ; 1.342             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PREDECODE_IR:MOD_PREDECODE_IR|IR[2]                                              ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|ENDS1LATCH                                 ; 1.320             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T1XLATCH                     ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|ADD_ADLR                                 ; 1.307             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T0LATCH                      ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|ADD_ADLR                                 ; 1.305             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|PC_SETUP:MOD_PC_SETUP|PCH_DBR                      ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|X_REG[0]                                                                                       ; 1.293             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PREDECODE_IR:MOD_PREDECODE_IR|IR[1]                                              ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|ENDS1LATCH                                 ; 1.287             ;
; RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|nDMC_AB                                                                          ; RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_EN                                                                                         ; 1.286             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|ALU:MOD_ALU|AI[4]                                                                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|ALU:MOD_ALU|ADD[5]                                                                             ; 1.271             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|SUMS                       ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|ALU:MOD_ALU|ADD[1]                                                                             ; 1.249             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|BR2_LATCH                          ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|BRFW                                             ; 1.244             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCLS[2]                                                                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCL[2]                                                                               ; 1.243             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|BRFW                               ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|STEPLATCH2                                 ; 1.240             ;
; RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQB|ENABLE_REG1                                                                  ; RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQB|ENABLE_REG2                                                                                ; 1.234             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|IR5_C                              ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|nC_OUT                                           ; 1.234             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|ALU:MOD_ALU|AI[3]                                                                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|ALU:MOD_ALU|ADD[5]                                                                             ; 1.234             ;
; RP2A03:apu|SPRITE_DMA:MOD_SPRITE_DMA|NO_SPR                                                                               ; RP2A03:apu|LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_60e1:auto_generated|ram_block1a0~porta_address_reg0 ; 1.224             ;
; RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|RUNDMC                                                                           ; RP2A03:apu|LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_60e1:auto_generated|ram_block1a0~porta_address_reg0 ; 1.222             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCL[2]                                                                 ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCLS[2]                                                                              ; 1.218             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCHS[4]                                                                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCH[7]                                                                               ; 1.217             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCHS[5]                                                                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCH[7]                                                                               ; 1.216             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|ACIN4                      ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|nACIN                                    ; 1.213             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PREDECODE_IR:MOD_PREDECODE_IR|IR[5]                                              ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|DBZ_ZR                                           ; 1.213             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T61                          ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|ADL_ABLR                             ; 1.213             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCL[3]                                                                 ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCLS[3]                                                                              ; 1.212             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCLS[4]                                                                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCL[4]                                                                               ; 1.211             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCHS[3]                                                                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCH[7]                                                                               ; 1.210             ;
; RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSBCNT[2]                                                                      ; RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSBCNT1[2]                                                                                   ; 1.205             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|ACIN1                      ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|nACIN                                    ; 1.204             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCL[4]                                                                 ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCLS[4]                                                                              ; 1.203             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCLS[3]                                                                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCL[3]                                                                               ; 1.202             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PREDECODE_IR:MOD_PREDECODE_IR|IR[7]                                              ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|TRESXLATCH2                                ; 1.202             ;
; RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSBCNT[0]                                                                      ; RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSBCNT1[2]                                                                                   ; 1.198             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCH[3]                                                                 ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCHS[3]                                                                              ; 1.197             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BLATCH1    ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BLATCH2                  ; 1.194             ;
; RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQA|ENABLE_FF                                                                    ; RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQA|STEP_LATCH                                                                                 ; 1.192             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T62                          ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T61                                        ; 1.191             ;
; RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DLFSROUT[7]                                                                      ; RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DLFSR1[8]                                                                                      ; 1.188             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|RESLATCH2  ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|Z_ADL1                   ; 1.188             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T67                          ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T61                                        ; 1.187             ;
; RP2A03:apu|CDIV:MOD_CDIV|DIV5                                                                                             ; RP2A03:apu|CDIV:MOD_CDIV|DIV4                                                                                                           ; 1.187             ;
; RP2A03:apu|CDIV:MOD_CDIV|DIV3                                                                                             ; RP2A03:apu|CDIV:MOD_CDIV|DIV2                                                                                                           ; 1.187             ;
; RP2A03:apu|CDIV:MOD_CDIV|DIVACLK2                                                                                         ; RP2A03:apu|CDIV:MOD_CDIV|DIVACLK1                                                                                                       ; 1.187             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PREDECODE_IR:MOD_PREDECODE_IR|IR[6]                                              ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|DBZ_ZR                                           ; 1.186             ;
; RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DLFSROUT[2]                                                                      ; RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DLFSR1[3]                                                                                      ; 1.185             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|ACIN3                      ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|nACIN                                    ; 1.183             ;
; RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DLFSROUT[8]                                                                      ; RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DLFSR1[5]                                                                                      ; 1.182             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCH[6]                                                                 ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCHS[6]                                                                              ; 1.181             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCLS[5]                                                                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCL[7]                                                                               ; 1.177             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCH[5]                                                                 ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCHS[5]                                                                              ; 1.176             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCLS[7]                                                                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCL[7]                                                                               ; 1.176             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|nREADY                       ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BLATCH1                  ; 1.172             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|BRLATCH1                     ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|IPC3                                       ; 1.172             ;
; RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DLFSROUT[4]                                                                      ; RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DLFSR1[6]                                                                                      ; 1.170             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCL[6]                                                                 ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCLS[6]                                                                              ; 1.169             ;
; RP2A03:apu|CDIV:MOD_CDIV|DIV4                                                                                             ; RP2A03:apu|CDIV:MOD_CDIV|DIV3                                                                                                           ; 1.169             ;
; RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSBCNT[1]                                                                      ; RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSBCNT1[2]                                                                                   ; 1.165             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCL[7]                                                                 ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCLS[7]                                                                              ; 1.165             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCH[4]                                                                 ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCHS[4]                                                                              ; 1.164             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCH[7]                                                                 ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCHS[7]                                                                              ; 1.164             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|ENDS1LATCH                   ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T1LATCH                                    ; 1.162             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T7                           ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|ADL_ABLR                             ; 1.162             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCHS[0]                                                                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCH[2]                                                                               ; 1.160             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH2[0]                                        ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH1[0]                                                      ; 1.160             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCH[2]                                                                 ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCHS[2]                                                                              ; 1.158             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH2[1]                                        ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH1[2]                                                      ; 1.156             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BRK6LATCH2 ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BLATCH1                  ; 1.155             ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|SRS                        ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|ALU:MOD_ALU|ADD[3]                                                                             ; 1.153             ;
+---------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (119006): Selected device 5CSEBA6U23I7 for design "russian_core"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Warning (21300): LOCKED port on the PLL is not properly connected on instance "clkpll_0002:nesclk|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 8 pins of 27 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 1 clock (1 global)
    Info (11162): clkpll_0002:nesclk|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 29 fanout uses global clock CLKCTRL_G0
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Critical Warning (332012): Synopsys Design Constraints File file not found: 'russian_core.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: nesclk|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: nesclk|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: nesclk|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:09
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:01:07
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 15% of the available device resources in the region that extends from location X67_Y0 to location X77_Y10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:10
Info (11888): Total time spent on timing analysis during the Fitter is 2.29 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:05
Info (144001): Generated suppressed messages file C:/Users/steve/git_repos/school/cen3907/NES_fpga_development/hardware_development/russian/output_files/russian_core.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 7001 megabytes
    Info: Processing ended: Mon Oct 14 23:13:03 2024
    Info: Elapsed time: 00:02:09
    Info: Total CPU time (on all processors): 00:03:11


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/steve/git_repos/school/cen3907/NES_fpga_development/hardware_development/russian/output_files/russian_core.fit.smsg.


