# Progetto di Reti Logiche - A.A. 2021-2022

[![License: GPL v2](https://img.shields.io/badge/License-GPL_v2-blue.svg)](https://github.com/AuroraTes/Progetto-Reti-Logiche-21-22/blob/main/LICENSE)

Prova finale di Reti Logiche per l'anno accademico 2021-2022.

Docente: Palermo Gianluca

**Valutazione**: 30/30

## Obiettivo del progetto

L'obiettivo del progetto è quello di descrivere in VHDL un componente hardware che applica ad un flusso di bit il **codice convoluzionale 1/2**, ovvero per ogni bit ricevuto in ingresso viene codificato con due bit in uscita .

La specifica completa è disponibile [qui](https://github.com/AuroraTes/Progetto-Reti-Logiche-21-22/blob/main/Documents/PFRL_Specifica_21_22_V3.pdf)

Le regole del progetto sono disponibili [qui](https://github.com/AuroraTes/Progetto-Reti-Logiche-21-22/blob/main/Documents/PFRL_Regole_21_22.pdf)

## Documentazione

Il report che documenta la creazione e lo sviluppo del progetto è disponibile [qui](https://github.com/AuroraTes/Progetto-Reti-Logiche-21-22/blob/main/Documents/Report.pdf)

## Strumenti utilizzati

| Descrizione       | Strumento              |
|-------------------|------------------------|
| Linguaggio        | VHDL                   |
| Suite di sviluppo | Xilinx Vivado v.2016.4 |

## Copyright e licenza

Il progetto è distribuito sotto [licenza GPL v2](https://github.com/AuroraTes/Progetto-Reti-Logiche-21-22/blob/main/LICENSE), si applicano le limitazioni descritte in tale licenza.
