/*
 * This license is set out in https://raw.githubusercontent.com/Broadcom-Network-Switching-Software/OpenBCM/master/Legal/LICENSE file.
 * 
 * Copyright 2007-2020 Broadcom Inc. All rights reserved.
 *
 * This File is Auto-generated - DO NOT TOUCH IT!!!!
 */



#include <shared/utilex/utilex_str.h>
#include <shared/shrextend/shrextend_debug.h>
#include <sal/core/libc.h>
#include <soc/dpp/auto_generated/dpp_devices_dbx_pre_compiled.h>




const char *arad_AccessObjects_0="<?xml version=\"1.0\"?>\n\
<top type=\"arad\">\n\
    <registers>\n\
        <reg name=\"CMIC_MMU_COSLC_COUNT_ADDR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_MMU_COSLC_COUNT_DATA\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FSCHAN_DATA32\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FSCHAN_DATA64_LO\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_FSCHAN_DATA32\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_FSCHAN_DATA64_LO\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_FSCHAN_DATA32\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_FSCHAN_DATA64_LO\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_FSCHAN_DATA32\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_FSCHAN_DATA64_LO\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_FREQ_CTRL_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_FREQ_CTRL_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BROADSYNC_REF_CLK_GEN_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_BROADSYNC0_CLK_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_BROADSYNC1_CLK_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_CAPTURE_STATUS_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_CAPTURE_STATUS_CLR_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_INTERRUPT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_INTERRUPT_STATUS\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_INTERRUPT_CLR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TM\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS0_FREQ_CTRL_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS1_FREQ_CTRL_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_COUNTER_CONFIG_SELECT\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS0_COUNTER_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS0_FREQ_CTRL_FRAC\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS0_FREQ_CTRL_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS1_COUNTER_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS1_FREQ_CTRL_FRAC\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS1_FREQ_CTRL_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TIME_CAPTURE_MODE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_INPUT_TIME_FIFO_TS_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_INPUT_TIME_FIFO_TS_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_FIFO_STATUS\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_0_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_0_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_0_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_0_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_0_PHASE_ADJUST_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_0_PHASE_ADJUST_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_0_INPUT_DIVISOR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_1_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_1_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_1_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_1_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_1_PHASE_ADJUST_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_1_PHASE_ADJUST_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_1_INPUT_DIVISOR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_2_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_2_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_2_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_2_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_2_PHASE_ADJUST_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_2_PHASE_ADJUST_UPPER\" no_read=";

const char *arad_AccessObjects_1="\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_2_INPUT_DIVISOR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_3_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_3_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_3_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_3_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_3_PHASE_ADJUST_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_3_PHASE_ADJUST_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_3_INPUT_DIVISOR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_4_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_4_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_4_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_4_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_4_PHASE_ADJUST_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_4_PHASE_ADJUST_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_4_INPUT_DIVISOR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_5_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_5_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_5_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_5_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_5_PHASE_ADJUST_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_5_PHASE_ADJUST_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_5_INPUT_DIVISOR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_SYNCE_CLK1_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_SYNCE_CLK2_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_SYNCE_CLK3_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_SYNCE_CLK4_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_SYNCE_CLK5_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TIME_CAPTURE_CONTROL\" no_read=\"1\"/>\n\
        <reg name=\"CMICTXCOSMASK\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_CLK_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_CONFIG\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_HEARTBEAT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_HEARTBEAT_DOWN_DURATION\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_HEARTBEAT_UP_DURATION\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_INITIAL_CRC\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_INPUT_TIME_0\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_INPUT_TIME_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_INPUT_TIME_2\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_OFFSET_ADJUST_0\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_OFFSET_ADJUST_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_OUTPUT_TIME_0\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_OUTPUT_TIME_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_OUTPUT_TIME_2\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_REF_CLK_GEN_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH2_RD_DMA_HOSTMEM_START_ADDRESS\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_CAPTURE_STATUS\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_CAPTURE_STATUS_CLR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_FIFO_STATUS\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_INPUT_TIME_FIFO_ID\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_INPUT_TIME_FIFO_TS\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_L1_CLK_RECOVERED_CLK_BKUP_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_L1_CLK_RECOVERED_CLK_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_LCPLL_CLK_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_TIME_CAPTURE_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_1_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_1_DOWN_EVENT_CTRL\" no";

const char *arad_AccessObjects_2="_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_1_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_1_PHASE_ADJUST\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_1_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_2_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_2_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_2_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_2_PHASE_ADJUST\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_2_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_3_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_3_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_3_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_3_PHASE_ADJUST\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_3_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_4_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_4_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_4_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_4_PHASE_ADJUST\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_4_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_5_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_5_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_5_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_5_PHASE_ADJUST\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_5_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_6_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_6_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_6_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_6_PHASE_ADJUST\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_6_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_DEBUG_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_FIFO_ECC_CONFIG\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_FIFO_ECC_STATUS\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_INITIAL_CRC\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_INITIAL_CRC\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_OUTPUT_TIME_0\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_OUTPUT_TIME_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_OUTPUT_TIME_2\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_OUTPUT_TIME_0\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_OUTPUT_TIME_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_OUTPUT_TIME_2\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_INPUT_TIME_0\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_INPUT_TIME_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_INPUT_TIME_2\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_INPUT_TIME_0\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_INPUT_TIME_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_INPUT_TIME_2\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_HEARTBEAT_UP_DURATION\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_HEARTBEAT_UP_DURATION\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_HEARTBEAT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_HEARTBEAT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_HEARTBEAT_DOWN_DURATION\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_HEARTBEAT_DOWN_DURATION\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_1_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_2_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_3_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_4_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_5_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_6_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_7_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_8_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEM";

const char *arad_AccessObjects_3="APHORE_9_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_10_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_11_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_12_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_13_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_14_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_15_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_16_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_17_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_18_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_19_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_20_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_21_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_22_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_23_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_24_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_25_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_26_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_27_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_28_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_29_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_30_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_31_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_32_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"FDR_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_read=\"1\"/>\n\
        <reg name=\"FMAC_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_read=\"1\"/>\n\
        <reg name=\"NBIH_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_read=\"1\"/>\n\
        <reg name=\"NBIL_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_read=\"1\"/>\n\
        <reg name=\"FDR_INDIRECT_COMMAND_ADDRESS\" no_read=\"1\"/>\n\
        <reg name=\"FMAC_INDIRECT_COMMAND_ADDRESS\" no_read=\"1\"/>\n\
        <reg name=\"NBIH_INDIRECT_COMMAND_ADDRESS\" no_read=\"1\"/>\n\
        <reg name=\"NBIL_INDIRECT_COMMAND_ADDRESS\" no_read=\"1\"/>\n\
        <reg name=\"FDR_INDIRECT_COMMAND_DATA_INCREMENT\" no_read=\"1\"/>\n\
        <reg name=\"FMAC_INDIRECT_COMMAND_DATA_INCREMENT\" no_read=\"1\"/>\n\
        <reg name=\"NBIH_INDIRECT_COMMAND_DATA_INCREMENT\" no_read=\"1\"/>\n\
        <reg name=\"NBIL_INDIRECT_COMMAND_DATA_INCREMENT\" no_read=\"1\"/>\n\
        <reg name=\"FDR_INDIRECT_COMMAND_WIDE_MEM\" no_read=\"1\"/>\n\
        <reg name=\"FMAC_INDIRECT_COMMAND_WIDE_MEM\" no_read=\"1\"/>\n\
        <reg name=\"NBIH_INDIRECT_COMMAND_WIDE_MEM\" no_read=\"1\"/>\n\
        <reg name=\"NBIL_INDIRECT_COMMAND_WIDE_MEM\" no_read=\"1\"/>\n\
        <reg name=\"FDR_INDIRECT_FORCE_BUBBLE\" no_read=\"1\"/>\n\
        <reg name=\"FMAC_INDIRECT_FORCE_BUBBLE\" no_read=\"1\"/>\n\
        <reg name=\"NBIH_INDIRECT_FORCE_BUBBLE\" no_read=\"1\"/>\n\
        <reg name=\"NBIL_INDIRECT_FORCE_BUBBLE\" no_read=\"1\"/>\n\
<!-- Unknown errors -->\n\
        <reg name=\"CLPORT_SGNDET_EARLYCRS\" no_read=\"1\"/>\n\
        <reg name=\"EDB_PAR_ERR_INITIATE\" no_read=\"1\"/>\n\
        <reg name=\"MACSEC_PROG_TX_CRC\" no_read=\"1\"/>\n\
        <reg name=\"MAC_PFC_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"MAC_PFC_REFRESH_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"SFD_OFFSET\" no_read=\"1\"/>\n\
<!-- additional regs r/w test at tr 3 failed on emulation -->\n\
        <reg name=\"IHB_INTERRUPT_MASK_REGISTER\" no_read=\"1\"/>\n\
        <reg name=\"IHP_VTT_PROGRAM_ENCOUNTERED\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_INTERRUPT_REGISTER_TEST\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_COMMAND_WR_DATA\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_COMMAND\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INTERRUPT_REGISTER_TEST\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_INTERRUPT_REGISTER_TEST\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_";

const char *arad_AccessObjects_4="COMMAND_WR_DATA\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_COMMAND\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PML_INTERRUPT_REGISTER_TEST\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CFG\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_ERRINS_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_LANE\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_WT_ERR_HIGH\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_WT_ERR_LOW\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_WT_PARITY\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_WT_PKT_LOW\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CFG\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_ERRINS_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_LANE\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_WT_ERR_HIGH\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_WT_ERR_LOW\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_WT_PARITY\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_WT_PKT_LOW\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_AFIFO_WM\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_BURST\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CAL_ACC\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CAL_INBAND_DYN\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CAL_INBAND\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CAL_OUTBAND_DYN\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CAL_OUTBAND\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CAL_WT\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CTL\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_1\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_3\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_HOLD_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_HOLD_1\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_HOLD_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_HOLD_3\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_ERRINS_1\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_ERRINS_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_ERRINS_3\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_EXT_INT_2_ND_MASK\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_EXT_INT_FORCE\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_EXT_INT_MASK\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_FCOB_RETRANSMIT_SLOT_DY\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_FCOB_RETRANSMIT_SLOT\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INT_2_ND_MASK\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INT_FORCE\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INT_MASK\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_LANE_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_METAFRAME\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_14_10\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_19_15\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_24_20\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_29_25\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_34_30\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_39_35\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_44_40\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_47_45\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_4_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_9_5\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_RETRANSMIT_CONFIG\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_RETRANSMIT_TIME_CONFIG_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_RETRANSMIT_TIME_CONFIG\" no_read=\"1\"/>";

const char *arad_AccessObjects_5="\n\
        <reg name=\"ILKN_SLE_RX_SEGMENT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_SERDES_TEST_CNTL\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_SERDES_TEST_PATTERNA\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_SERDES_TEST_PATTERNB\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_SERDES_TEST_PATTERNC\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_ACC\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_WT_BYTE_LOW\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_AFIFO_WM\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_BURST\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CAL_ACC\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CAL_INBAND_DYN\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CAL_INBAND\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CAL_OUTBAND_DYN\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CAL_OUTBAND\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CAL_WT\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CTL\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_1\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_3\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_HOLD_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_HOLD_1\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_HOLD_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_HOLD_3\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_ERRINS_1\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_ERRINS_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_ERRINS_3\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_FCOB_RETRANSMIT_SLOT_DY\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_FCOB_RETRANSMIT_SLOT\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_FIFO_CFG\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INT_2_ND_MASK\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INT_FORCE\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INT_MASK\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_LANE_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_METAFRAME\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_RATE_1\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_14_10\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_19_15\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_24_20\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_29_25\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_34_30\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_39_35\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_44_40\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_47_45\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_4_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_9_5\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_RETRANSMIT_CONFIG\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_SEGMENT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_SERDES_AFIFO_STALL_SEL\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_SERDES_TEST_CNTL\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_SERDES_TEST_PATTERNA\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_SERDES_TEST_PATTERNB\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_SERDES_TEST_PATTERNC\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_ACC\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_WT_BYTE_LOW\" no_read=\"1\"/>\n\
<!-- tr3 emulation reg=CFC_INTERRUPT_MASK_REGISTERr,value=0x55501,expected0x55555 -->\n\
        <reg name=\"CFC_INTERRUPT_MASK_REGISTER\" no_read=\"1\"/>\n\
        <reg name=\"CGM_REG_0519\" no_read=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_ECC_ERR_1B_INITIATE\" no_read=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_ECC_ERR_1B_MONITOR_MEM_MASK\" no_read=\"1\"/>\n\
        <r";

const char *arad_AccessObjects_6="eg name=\"MESH_TOPOLOGY_ECC_ERR_2B_INITIATE\" no_read=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_ECC_ERR_2B_MONITOR_MEM_MASK\" no_read=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_GLOBAL_MEM_OPTIONS\" no_read=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_RESERVED_MTCP\" no_read=\"1\"/>\n\
        <reg name=\"CFC_CMIC_RX_FC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_SPI_OOB_RX_0_GEN_PFC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_SPI_OOB_RX_1_GEN_PFC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_SPI_OOB_RX_GEN_PFC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_TSC_PLL_LOCK_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_BS0_CLK_CTRL\" no_read=\"1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_BS0_CONFIG\" no_read=\"1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_BS1_CLK_CTRL\" no_read=\"1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_BS1_CONFIG\" no_read=\"1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_CH1_DMA_CURR_DESC\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_DMA_DESC1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH0_RD_DMA_CUR_HOSTMEM_WRITE_PTR\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH0_RD_DMA_HOSTMEM_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_MIIM_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_MIIM_READ_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_PCIE_IRQ_MASK0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CUR_HOSTMEM_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CUR_SBUS_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CUR_SBUSDMA_CONFIG_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CUR_SBUSDMA_CONFIG_OPCODE\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CUR_SBUSDMA_CONFIG_SBUS_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_OPCODE\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_SBUSDMA_ECCERR_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_SBUS_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SCHAN_ACK_DATA_BEAT_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SCHAN_MESSAGE0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM100\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM101\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM103\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM105\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM106\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM107\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM108\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM114\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM117\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM119\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM123\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM127\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM128\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM161\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM165\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM173\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM22\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM224\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM5\" no_wb";

const char *arad_AccessObjects_7="=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM50\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM51\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM52\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM55\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM56\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM61\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM62\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM65\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM66\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM68\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM69\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM72\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM76\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM78\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM79\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM80\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM81\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM84\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM89\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM9\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM90\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM93\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM102\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM104\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM105\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM108\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM109\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM111\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM113\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM116\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM119\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM123\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM125\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM128\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM161\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM22\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM224\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM30\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM32\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM33\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM36\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM38\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM39\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM45\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM48\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM49\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM52\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM53\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM61\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM64\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM76\" no_wb=\"1\"/>\n\
        <reg name";

const char *arad_AccessObjects_8="=\"CMIC_LEDUP1_DATA_RAM78\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM79\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM9\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM93\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM103\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM105\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM110\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM111\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM112\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM116\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM120\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM123\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM126\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM128\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM189\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM197\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM209\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM217\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM22\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM224\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM32\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM39\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM40\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM44\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM47\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM53\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM57\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM60\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM61\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM62\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM64\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM71\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM72\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM73\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM77\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM79\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM81\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM88\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM9\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM94\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE13\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE14\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE16\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE17\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE18\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE19\" no_wb=\"1\"/>\n\
        <reg";

const char *arad_AccessObjects_9=" name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE20\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE21\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE9\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_13\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_14\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_16\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_17\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_18\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_19\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_20\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_21\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_22\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_24\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_25\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_26\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_27\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_28\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_29\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_30\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_31\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_32\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_9\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_PIPE_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_PIPE_COUNTERS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_GDDR_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_GDDR_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_GDDR_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_GDDR_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_GDDR_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_GDDR_BIST_LAST_READ_DATA_";

const char *arad_AccessObjects_10="LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_GDDR_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_GDDR_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_MON_A_THERMAL_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_MON_B_THERMAL_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_MON_C_THERMAL_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_MON_D_THERMAL_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_SW_VERSION\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_TAP_CPU_INTERFACE_DATA_OUT\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_UPI_RES_RO\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_DBG_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_DBG_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_EFMS_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_REACHABILITY_CELLS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_REG_0197\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_TOTAL_CELLS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_REG_0124\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_TRANSMITTED_CONTROL_CELLS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_TRANSMITTED_RTP_CELLS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_REG_0101\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_REG_0102\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_REG_0103\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_REG_0104\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_INBAND_HEADER\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_INBAND_PAYLOAD_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_INBAND_PAYLOAD_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_CPU_DATA_CELL_A\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_CPU_DATA_CELL_B\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_CPU_DATA_CELL_C\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_CPU_DATA_CELL_D\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_FDR_OVERFLOWS_AND_FIFOS_STATUSES_FDRA\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_FDR_OVERFLOWS_AND_FIFOS_STATUSES_FDR_B\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_016B\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_017E\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_0191\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_01A4\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_01B7\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_01CA\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_01DD\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_01F0\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_0224\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_0226\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_0244\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_0256\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_LOAD_BALANCING_SWITCH_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_FMAL_STATISTICS_OUTPUT\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_FMAL_STATISTICS_OUTPUT_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_KPCS_RX_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_LEAKY_BUCKET\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_RSF_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_IQM_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_MMU_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_DBG_LAST_KEY_A\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_DBG_LAST_KEY_B\" no_wb=";

const char *arad_AccessObjects_11="\"1\"/>\n\
        <reg name=\"IHB_DBG_LAST_KEY_C\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_DBG_LAST_KEY_D\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_DIAGNOSTICS_LOOKUP_RESULT\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_LOOKUP_REPLY\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_REG_00FF\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LINK_LAYER_LOOKUP_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LL_MIRROR_VID_01\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LL_MIRROR_VID_23\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LL_MIRROR_VID_45\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LLR_FIFO_P_14_PIPE_FIXED_DELAY\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LLR_FIFO_P_14_PIPE_SKIP_ENTRY\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LSR_ACTION_PROFILE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LSR_ELSP_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LSR_P2P_SERVICE_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MAC_LAYER_TRAP_ARP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MAC_LAYER_TRAP_DHCP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MAC_LAYER_TRAP_ICMP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MAC_LAYER_TRAP_IGMP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MAP_NEXT_PROTOCOL_TO_FWD_CODE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MAP_VRID_TO_IP_VERSION\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MEF_L_2_CP_DROP_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MEF_L_2_CP_PEER_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MEF_L_2_CP_TRANSPARENT_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_METER_TRAFFIC_CLASS_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_ACTION_PROFILES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_EXP_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_LABEL_PROCEDURE_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_LABEL_RANGE_BASE_LIF\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_LABEL_RANGE_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_LABEL_RANGE_LOW\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_LABEL_TERMINATION_ERROR_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_SPECIAL_LABEL_PROFILE_TABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_SPECIAL_LABELS_TO_TERMINATE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MY_ARP_IP_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MY_ARP_IP_2\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MY_B_MAC_LSB_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MY_B_MAC_MC\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MY_B_MAC_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MY_MAC\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MY_TRILL_NICKNAME\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_BFD_MISCONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_BFD_OVER_IP_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_BFD_YOUR_DISCR_TO_LIF_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_COUNTER_DISABLE_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_COUNTER_INCREMENT_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_COUNTER_IN_RANGE_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_COUNTER_NOT_IN_RANGE_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_COUNTER_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_DEFAULT_ACC_MEP_PROFILES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_DEFAULT_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_DEFAULT_MP_TYPE_VECTOR\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_ETHERNET_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_IDENTIFICATION_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_IN_LIF_PROFILE_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_MP_TYPE_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_PACKET_INJECTED_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_PDU_DS_TO_PCP_0\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_PDU_DS_TO_PCP_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_PDU_DS_TO_PCP_2\" no";

const char *arad_AccessObjects_12="_wb=\"1\"/>\n\
        <reg name=\"IHP_OEMA_LKP_DISABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OEMB_LKP_DISABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PAR_ERR_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PBP_ACTION_PROFILES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PBP_TE_BVID_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PCP_DECODING_TABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PFC_IS_ETHERNET\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PFC_IS_IPV4\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PFC_IS_IPV6\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PFC_IS_MPLS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PFC_IS_TRILL\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PFC_IS_UD\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PROGRAM_ILLEGEL_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PROTOCOL_TRAPS_PROGRAM_SELECT\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RCVD_PACKET_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_REG_00A3\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_REG_010C\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_REG_010D\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_MIRROR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_MTCP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_0\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_0_S\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_0_T\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_1_S\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_1_T\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_2\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_2_S\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_2_T\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_3\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_3_S\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_3_T\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_4\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_4_S\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_4_T\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_SPARE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_SPARE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_SPARE_2\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_SPARE_3\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RFC_6374_FLAGS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RPF_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_SA_LOOKUP_RESULT_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_SERVICE_TYPE_VALUES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_SHARED_BFID\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_SYNC_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TCP_ACTION_PROFILES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TM_FORWARDING_OFFSET_INDEX_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TPID_ADDITIONAL_VALUES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TRAFFIC_CLASS_L_4_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TRAFFIC_CLASS_L_4_RANGE_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TRAFFIC_CLASS_TO_USER_PRIORITY\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TRILL_DEFAULT_VSI\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TT_LIF_BANK_CONTETION_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_UDP_ACTION_PROFILES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_UNDEF_PROGRAM_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASK_PROFILE_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASKS_BASE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASKS_KEY_A\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASKS_KEY_B\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASKS_KEY_C\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASKS_RE";

const char *arad_AccessObjects_13="SULT_A\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASKS_RESULT_B\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASKS_RESULT_C\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_PROFILE_TO_VSI_ASSIGNMENT_MODE_TABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_PROFILE_TO_VSI_TABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VT_LIF_BANK_CONTETION_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_FEC_POINTER_PREFIX\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_FIFOS_SKIP_ENTRY\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_FLOW_ID_PREFIX\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_GENERAL_CONFIGS_0\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_GENERAL_CONFIGS_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_INNER_ETHERNET_TERMINATION_ACTION\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MAP_0_DSCP_EXP_INDEX\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MAP_1_DSCP_EXP_INDEX\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MPLS_DUMMY_LIF\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MPLS_ENH_DUMMY_LIF_TERMINATION_PROFILE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MPLS_ENH_EXCLUDE_SPECIAL_LABEL_BIT_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MPLS_ILLEGAL_LABEL_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MPLS_ILLEGAL_RSRVD_LABEL_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MPLS_LABEL_RANGE_PROFILE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MPLS_TERMINATE_FIRST_LABEL_BIT_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAPS_ENCOUNTERED\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_0\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_10\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_2\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_3\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_4\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_5\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_6\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_8\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_9\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_ERR_1B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_ERR_2B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_INTERRUPT_REGISTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ENABLE_INTERLAKEN\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ERROR_INITIATION_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_GLOBAL_MEM_OPTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_GTIMER_TRIGGER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_FC_OOB_CONF\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_GEN_CREDITS_BURST_FROM_SERDES\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_INVERT_POLARITY_SIGNALS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_OVER_FABRIC\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_REVERT_SERDES_DATA_ORDER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_RX_0_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_RX_1_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_RX_RETRANS_FSM_CLKS_IN_STATE_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_RX_RETRANS_FSM_ENTER_STATE_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_RX_RETRANS_FSM_STATE_TO_MONITOR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_RX_RETRANSMIT_DEBUG_";

const char *arad_AccessObjects_14="INFORMATION\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_TX_0_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_TX_1_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_TX_CONF\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_COMMAND_DATA_INCREMENT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_COMMAND_WIDE_MEM\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_WR_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INTERRUPT_MASK_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_PAR_ERR_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_MIRROR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_MTCP\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_0\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_0_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_0_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_1\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_1_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_1_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_2_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_2_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_3_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_3_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_4\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_4_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_4_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_SPARE_0\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_SPARE_1\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_SPARE_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_SPARE_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESET_WRAP_WITHOUT_ILKN_PORTS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RX_BYTES_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RX_ERR_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RX_FRAMELOCK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RX_ILKN_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RX_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TRANSMIT_RETRANSMIT_DEBUG\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TX_BYTES_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TX_ERR_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TX_ILKN_0_FLUSHED_PACKETS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TX_ILKN_1_FLUSHED_PACKETS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TX_ILKN_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TX_ILKN_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TX_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_ERR_1B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_ERR_2B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <re";

const char *arad_AccessObjects_15="g name=\"ILKN_PML_ECC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_INTERRUPT_REGISTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ENABLE_INTERLAKEN\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ERROR_INITIATION_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_GLOBAL_MEM_OPTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_GTIMER_TRIGGER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_FC_OOB_CONF\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_GEN_CREDITS_BURST_FROM_SERDES\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_INVERT_POLARITY_SIGNALS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_OVER_FABRIC\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_REVERT_SERDES_DATA_ORDER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_RX_0_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_RX_1_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_RX_RETRANS_FSM_CLKS_IN_STATE_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_RX_RETRANS_FSM_ENTER_STATE_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_RX_RETRANS_FSM_STATE_TO_MONITOR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_RX_RETRANSMIT_DEBUG_INFORMATION\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_TX_0_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_TX_1_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_TX_CONF\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_COMMAND_DATA_INCREMENT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_COMMAND_WIDE_MEM\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_WR_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INTERRUPT_MASK_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_PAR_ERR_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_MIRROR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_MTCP\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_0\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_0_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_0_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_1\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_1_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_1_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_2_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_2_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_3_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_3_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_4\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_4_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_4_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_SPARE_0\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_SPARE_1\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_SPARE_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_SPARE_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESET_WRAP_WITHOUT_ILKN_PORTS\" no_wb=\"1\"/>\n\
        <";

const char *arad_AccessObjects_16="reg name=\"ILKN_PML_RX_BYTES_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RX_ERR_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RX_FRAMELOCK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RX_ILKN_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RX_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TRANSMIT_RETRANSMIT_DEBUG\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TX_BYTES_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TX_ERR_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TX_ILKN_0_FLUSHED_PACKETS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TX_ILKN_1_FLUSHED_PACKETS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TX_ILKN_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TX_ILKN_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TX_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_ALIGN\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_BADCTL_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_BADCTL_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CAL_RD\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CDR_CNT_FILL\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CDR_CNT_FILL_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CDR_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CRC_32_CNT_FILL\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CRC_32_CNT_FILL_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CRC_32_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CRC_32_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DAT_AFIFO_CORR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DAT_AFIFO_CORR_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DAT_AFIFO_OFLW_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DAT_AFIFO_OFLW_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DAT_AFIFO_UNCORR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DAT_AFIFO_UNCORR_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_OBS_0\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_OBS_1\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_OBS_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_OBS_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DSKW_FIFO_CORR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DSKW_FIFO_CORR_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DSKW_FIFO_UNCORR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DSKW_FIFO_UNCORR_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_EXT_INT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_EXT_INT_2_ND\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INFO\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INFO_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INFO_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INT_2_ND\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_MF_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_MF_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_PIPE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_SCRAM_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_SCRAM_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_FILL\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_PARITY\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_RD_BYTE_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_RD_BYTE_LOW\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_RD_ERR_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_RD_ERR_LOW\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_RD_FLAG\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_RD_PARITY\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_S";

const char *arad_AccessObjects_17="TATS_RD_PKT_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_RD_PKT_LOW\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_WT_BYTE_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_WT_PKT_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATUS_MSG\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATUS_MSG_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_WRD_SYNC\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_WRD_SYNC_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_WRD_SYNC_CHG\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_WRD_SYNC_CHG_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_WRD_SYNC_CNT_FILL\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_WRD_SYNC_CNT_FILL_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CAL_RD\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_CORR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_CORR_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_OFLW_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_OFLW_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_UFLW_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_UFLW_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_UNCORR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_UNCORR_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_OBS_0\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_OBS_1\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_OBS_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_OBS_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INFO\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INFO_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INFO_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INT_2_ND\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_MSG\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_MSG_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_PIPE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_RATE_0\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_FILL\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_PARITY\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_BYTE_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_BYTE_LOW\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_ERR_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_ERR_LOW\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_FLAG\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_PARITY\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_PKT_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_PKT_LOW\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_WT_BYTE_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_WT_PKT_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ACTIVE_PUSH_QUEUE_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ACTIVE_QUEUE_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_AUTO_CREDIT_MECHANISM_FIRST_QUEUE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_AUTO_CREDIT_MECHANISM_LAST_QUEUE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_AUTO_CREDIT_MECHANISM_RATE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_BFMC_CLASS_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_BFMC_SHAPER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CAPTURE_QUEUE_DESCRIPTOR\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CAPTURE_QUEUE_DESCRIPTOR_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_BALANCE_RESOLUTION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_FABRIC_LATENCY_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_FABRIC_LATENCY_COUNTER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_OVERFLOW_QUEUE_NUM\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_VALUE_SELE";

const char *arad_AccessObjects_18="CT_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_WATCHDOG_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_WATCHDOG_CURRENT_TIME\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CR_FLW_ID_VERIFY_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CR_FLW_ID_VERIFY_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CR_FLW_ID_VERIFY_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CR_WD_BOTTOM_Q\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CRWD_EVENT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CR_WD_TOP_Q\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DELETED_CREDIT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DEL_QUEUE_NUMBER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DEQ_CMD_BYTE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DEQ_CMD_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DEQ_CMD_TIMEOUT_QUEUE_NUM\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DEQ_COMMAND_CREDIT_ADJUST\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DEQ_COMMAND_TIMEOUT_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_BYTES_CNT_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_BYTES_CNT_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_BYTES_CNT_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_BYTES_CNT_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_BYTES_CNT_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_BYTES_CNT_5\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_DEPTH_CONFIG_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_DEPTH_CONFIG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_DEPTH_CONFIG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_DEPTH_CONFIG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_DEPTH_CONFIG_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_DEPTH_CONFIG_5\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_EIR_FC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_ID_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_MAX_OCCUPANCY_HP\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_MAX_OCCUPANCY_LP\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_QUEUE_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_SCHEDULING_CONFIG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_SCHEDULING_CONFIG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_SCHEDULING_CONFIG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_STATUS_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_STATUS_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_STATUS_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_STATUS_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_STATUS_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_STATUS_5\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_ERR_1B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_ERR_2B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_INTERRUPT_REGISTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_BYTE_FLOW_CONTROL_TH_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_BYTE_FLOW_CONTROL_TH_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_BYTE_FLOW_CONTROL_TH_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_BYTE_FLOW_CONTROL_TH_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_BYTE_FLOW_CONTROL_TH_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_CREDIT_REJECT_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_CREDIT_REJECT_FLOW_CONTROL_TH_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_CREDIT_REJECT_FLOW_CONTROL_TH_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_CREDIT_REJECT_FLOW_CONTROL_TH_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_CREDIT_REJECT_FLOW_CONTROL_TH_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_CREDIT_REJECT_FLOW_CONTROL_TH_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_REJ_STATUS\" no_wb=\"1\"/>\n\
    ";

const char *arad_AccessObjects_19="    <reg name=\"IPS_EMPTY_DQCQ_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ENQ_BLOCK_OVERFLOW_QNUM\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ERROR_INITIATION_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FCR_CREDIT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FLOW_CONTROL_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FLOW_CONTROL_COUNT_SELECT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FLOW_CONTROL_INDICATION_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FLOW_CONTROL_INDICATION_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FLOW_STATUS_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FLOW_STATUS_FILTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_CLASS_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_CREDIT_CNT_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_CREDIT_CNT_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_CREDIT_CNT_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_CREDIT_COUNTER_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_CREDIT_FLOW_CONTROL_THRESHOLD_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_CREDIT_FLOW_CONTROL_THRESHOLD_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_DQCQ_FLOW_CONTROL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_RETURN_CREDIT_BFMC\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_RETURN_CREDIT_GFMC\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_SHAPER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_TOP_MAX_BURST_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMS_DELAY_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMS_DELAY_COUNTER_CONFIGS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMS_FLOW_STATUS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMS_FSM_STAMP_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMS_MAX_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMS_PARAMETERS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSM_ARBITER_SN\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSM_ON_MESSAGE_SHAPER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSMRQ_DELAY_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSMRQ_DELAY_COUNTER_CONFIGS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSMRQ_FLOW_STATUS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSMRQ_MAX_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSMRQ_REQ_QUEUES\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSMRQ_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GFMC_SHAPER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_CREDIT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_DQCQ_MAP_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_DQCQ_MAP_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_FLOW_STATUS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_GENERAL_CFG_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_IQM_REPORT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_MEM_OPTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GTIMER_TRIGGER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INDIRECT_COMMAND_DATA_INCREMENT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INDIRECT_COMMAND_WIDE_MEM\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INGRESS_SHAPE_DEQ_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INGRESS_SHAPE_SCHEDULER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INS_CREDIT_FABRIC_LATENCY_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INS_FMS_DELAY_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INS_FSMRQ_DELAY_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INTERDIGITATED_MODE\" no_wb=\"1\"/>\n\
  ";

const char *arad_AccessObjects_20="      <reg name=\"IPS_INTERRUPT_MASK_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INT_LP_DQCQ_FC_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INT_LP_DQCQ_FC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IPS_CREDIT_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IPS_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IPS_REG_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IPS_REG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IPS_REG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IPS_REG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IPT_FLOW_CONTROL_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IQM_NRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IQM_REPORT_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IS_CREDIT_FLOW_CONTROL_THRESHOLD\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_LOST_CREDIT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_LOST_CREDIT_QUEUE_NUMBER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MANUAL_QUEUE_OPERATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MANUAL_QUEUE_OPERATION_QUEUE_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MASKED_IQM_EVENT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_ACTIVE_QUEUE_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_CR_BAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_CR_BAL_QUEUE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_DEQ_COMMAND_CREDIT_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_DEQ_COMMAND_CREDIT_CONFIG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_DEQ_COMMAND_CREDIT_SELECTION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_DEQ_COMMAND_DQCQ_BASED_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_DQCQ_QUEUE_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_FSMRQ_REQ_QUEUES\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_PORT_QUEUE_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MIN_CR_BAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MIN_CR_BAL_QUEUE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ONE_PACKET_DEQ_LIMIT_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ONE_PKT_DEQ_DISABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ONE_PKT_DEQ_LIMIT_CONFIG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ONE_PKT_DEQ_LIMIT_CONFIG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ONE_PKT_DEQ_LIMIT_QUEUE_TYPE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_OPDL_HP_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_OPDL_LP_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_OPDL_REJ_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_OVERFLOW_DQCQ_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_PROGRAMMABLE_IQM_REPORT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_PUSH_QUEUE_TYPES_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_QTYPE_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_QUEUE_NUM_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_QUEUE_NUM_FILTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_REJ_CREDITS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RESERVED_MIRROR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RESERVED_MTCP\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RESERVED_SPARE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RESERVED_SPARE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RESERVED_SPARE_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RESERVED_SPARE_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RETURNED_CREDIT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_STORED_CREDITS_USAGE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_SYSTEM_RED_AGING_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_CREDIT_ARBITER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_CREDIT_ARBITER_DEBUG\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_CREDIT_ARBITER_DROPS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_CREDIT_ARBITER_EIR_REJECT\" no_wb=\"1\"/>\n\
        <";

const char *arad_AccessObjects_21="reg name=\"IPST_CREDIT_ARBITER_IPS_0_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_CREDIT_ARBITER_IPS_1_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_CREDIT_CONFIG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_CREDIT_MSG_ERROR\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_AVERAGE\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_HIST_BIN_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_HIST_BIN_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_HIST_BIN_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_HIST_BIN_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_HIST_BIN_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_HIST_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_HIST_VALID\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_MIN_MAX\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_AVERAGE\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_HIST_BIN_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_HIST_BIN_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_HIST_BIN_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_HIST_BIN_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_HIST_BIN_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_HIST_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_HIST_VALID\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_MIN_MAX\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_CONFIG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_LATENCY_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_LATENCY_FSM_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_LATENCY_FSM_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_LATENCY_FSM_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_LATENCY_STATUS_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_LATENCY_STATUS_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_ERR_1B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_ERR_2B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_INTERRUPT_REGISTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_EIR_CREDIT_ARBITER_DROPS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ERROR_INITIATION_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FCT_NRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FMC_IPS_WFQ_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FMC_TOP_SHAPER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_ARBITER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_GEN_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_GEN_CONFIG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_GEN_CONFIG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_GEN_CONFIG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_GEN_CONFIG_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_GEN_CONFIG_5\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_GEN_CONFIG_6\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_IPS_0_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_IPS_1_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GLOBAL_FMC_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GLOBAL_FMC_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GLOBAL_ISP_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GLOBAL_ISP_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GLOBAL_MEM_OPTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GTIMER_TRIGGER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_TIME_IN_NORM\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_TIME_IN_SLOW\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_IND";

const char *arad_AccessObjects_22="IRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INDIRECT_COMMAND_DATA_INCREMENT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INDIRECT_COMMAND_WIDE_MEM\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INTERRUPT_MASK_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_IRR_FLOW_CONTROL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_MIRROR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_MTCP\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_0_S\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_0_T\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_1_S\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_1_T\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_2_S\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_2_T\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_3_S\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_3_T\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_4_S\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_4_T\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_SPARE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_SPARE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_SPARE_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_SPARE_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ARAD_PACKETS_FORMAT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_BIG_LAT_PKTS_CNTR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CFG_BYTE_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CFG_BYTE_CNT_SRC_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CFG_EVENT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CFG_EVENT_CNT_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CLOS_COMMON_SHAPERS_FC_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_CONTORL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_ETHER_TYPE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_EXTERNAL_PP_SAMPLING_DATA_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_FTMH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_FTMH_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_FTMH_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_FTMH_DSP_EXT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_FTMH_LB_EXT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_FTMH_STACK_EXT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_GENERATED_PACKET_ACTUAL_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_INGRESS_VLAN_EDIT_CMD_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_MAC_SA\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_PDU\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_PDU_CN_TAG\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_PDU_CPID_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_PPH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_PPHFHEI\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_PPH_INLIF\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_PPH_VSI\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_COMMON_SHAPERS_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_COMMON_SHAPERS_DCR_FACTOR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_COMMON_SHAPERS_DECIDE_ON_EOBST\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_COMMON_SHAPERS_DELAY\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_COMMON_SHAPERS_MAX_CREDIT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_COMMON_SH_DELAY_JITTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CPU_D_BUFF_DELETE_CONTROL";

const char *arad_AccessObjects_23="\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CPU_D_BUFF_RELEASE_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CPU_DEL_BUFF_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CPU_REL_BUFF_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_BUFF_FIFO_FULL_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_DEL_BUFF_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_DELETED_BUFFERS_FIFO_HEAD\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_DELETED_BUFFERS_FIFO_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERROR_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERROR_D_BUFF_DELETE_CONFIGS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_RATE_CONFIGURATION_REGISTER_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_RATE_CONFIGURATION_REGISTER_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_RATE_WEIGHT_DEBUG\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_WEIGHT_CONFIGURATION_REGISTER_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_WEIGHT_CONFIGURATION_REGISTER_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRPS_LATENCY_PTR_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DATA_QUEUE_EGQ_THRESHOLD\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DEBUG_CONTROLS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DELETED_CNM_PKTS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DELETED_LAT_PKTS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DESTINATION_ID_FORMAT_TO_FABRIC\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_0_DQCQ_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_0_EIR_CRDT_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_0_MAX_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_0_MC_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_0_START\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_1_DQCQ_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_1_EIR_CRDT_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_1_MAX_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_1_MC_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_1_START\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DTQ_0_DQCF_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DTQ_1_DQCF_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DTQ_DQCF_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DTQ_MAX_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DTQ_START\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DTQ_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_ERR_1B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_ERR_2B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_INTERRUPT_REGISTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_0_PKT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_0_TXQ_RD_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_0_TXQ_WR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_1_PKT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_1_TXQ_RD_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_1_TXQ_WR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_2_DQCF_FC_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_SKIP_ADDRESS_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_TX_IRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ENQ_0_PKT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ENQ_1_PKT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ERROR_INITIATION_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_0_PKT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_1_PKT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_CTRL_IRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_NUM_LINKS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_NUM_LINKS_STATUS_MAX_VAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_NUM_LINK";

const char *arad_AccessObjects_24="S_STATUS_MIN_VAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_QNUM_CNT_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_SKIP_ADDRESS_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_TXQ_RD_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_TXQ_WR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_MAX_OCC_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_MAX_OCC_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_MAX_OCC_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_MAX_OCC_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_MAX_OCC_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_MAX_OCC_5\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_STATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_STATE_STICKY\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FLIPPED_LAT_PKTS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FMC_FC_STATUS_VEC\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_BACKOFF_CS_WEIGHTS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_BACKOFF_MASK_LUT_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_BACKOFF_MASK_LUT_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_BACKOFF_MASK_LUT_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_BACKOFF_RANGE_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_BKFF_LEVEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_FLOW_CONTROL_TO_DTQ_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_LEAKY_BUCKET_CONFIGURATION_REGISTER_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_LEAKY_BUCKET_CONFIGURATION_REGISTER_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_LEAKY_BUCKET_CONFIGURATION_REGISTER_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_LKY_MAX_OC_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_DQCQ_MAP_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_DQCQ_MAP_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_FULL_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_FULL_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_MEM_OPTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_MINI_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_MINI_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_OCB_BUF_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_OCB_BUF_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_SYS_HEADER_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GTIMER_TRIGGER\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INDIRECT_COMMAND_DATA_INCREMENT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INDIRECT_COMMAND_WIDE_MEM\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INTERRUPT_MASK_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_2_IPS_FC_STATUS_VEC\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_2_IPS_FC_STATUS_VEC_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_ENABLES\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_EOB_FDT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_FC_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_FC_CNT_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_FMC_IPS_FC_MAP_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_FMC_IPS_FC_MAP_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_INTRNL_FMC_FC_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_0_DTQ_WRAP_BURST_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_1_DTQ_WRAP_BURST_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_CLOS_SHAPERS_FC_MASK\" no_wb=\"1\"/>\n\
        <reg";

const char *arad_AccessObjects_25=" name=\"IPT_IQM_DQCF_STOP_ONLY_AT_EOB\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_DTQ_2_DQCF_FC_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_LAST_SCH_BUFFER\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_MC_TRAFFIC_JITTER_SHAPER_10\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_MC_TRAFFIC_JITTER_SHAPER_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_MC_TRAFFIC_JITTER_SHAPER_9\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_MESH_SHAPERS_FC_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPER_10_SLOW_START_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPER_10_SLOW_START_DELAY\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPER_4_SLOW_START_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPER_4_SLOW_START_DELAY\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPER_9_SLOW_START_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPER_9_SLOW_START_DELAY\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPERS_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPERS_DCR_FACTOR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPERS_DECIDE_ON_EOBST\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPERS_DELAY\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPERS_MAX_CREDIT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SLOW_START_CFG_TIMER_PERIOD\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_TX_IRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_TX_NIRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_WFQ_DEFAULT_PKT_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_WFQ_MASK_RD_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_WFQ_WEIGHTS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IS_FULL_PKT_SNOOP_MIRROR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MAPPING_QUEUE_TYPE_TO_MIRROR_PACKET\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MAPPING_QUEUE_TYPE_TO_SNOOP_PACKET\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MAPPING_QUEUE_TYPE_TO_TDM_PACKET\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MAX_LATENCY_1588_PKT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MAX_LATENCY_CRPS_FIFOS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MESH_COMMON_SHAPERS_FC_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MIX_MOP_DESC_CNTXTS_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MIX_MOP_DESC_CNTXTS_START\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MIX_MOP_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MIX_OCB_REQ_CNTXTS_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MIX_OCB_REQ_CNTXTS_START\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MIX_OCB_RET_DATA_CNTXTS_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MIX_OCB_RET_DATA_CNTXTS_START\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MMU_TXI_IRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_OCB_MOP_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_OCB_TXI_IRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ONE_PLUS_ONE_PORT_PROTECTION\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_PACKET_LATENCY_FORMAT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_PACKET_LATENCY_MEASURE_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_PAR_ERR_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_PKT_LST_RD_DBUFF\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_PRIORITIZER_WFQ_CFGS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_QNUM_CNT_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_RESERVED_MIRROR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_RESERVED_MTCP\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_RESERVED_SPARE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_RESERVED_SPARE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_RESERVED_SPARE_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_RESERVED_SPARE_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_SCHEDULING_GENERAL_CONFIGS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_STAMPING_FABRIC_HEADER_ENABLE\" no_";

const char *arad_AccessObjects_26="wb=\"1\"/>\n\
        <reg name=\"IPT_STAMPING_FTMH_OUTLIF_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_STAMPING_USR_DEF_OUTLIF_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_BDB_DYN_SIZE_RJCT_TH_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_BURST_SETTINGS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_CNI_PACKET_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_CNM_PACKET_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_CP_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_CP_QUEUES_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DEQ_INTERNAL_SETTING\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DEQUEUE_BYTE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DEQUEUE_DELETED_PACKET_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DEQUEUE_ISP_PACKET_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DEQUEUE_PACKET_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DRAM_BUFF_DYN_SIZE_RJCT_TH_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DRAM_DYN_SIZE_RJCT_TH_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DRAM_ELIGIBLE_RJCT_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DRAM_REJECT_STATE\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DYNAMIC_BDBS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DYNAMIC_BUFFER_BDS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DYNAMIC_BYTE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DYNAMIC_OCB_BUFFER_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DYN_REJECT_PACKET_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ECC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ECC_INTERRUPT_REGISTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ENQUEUE_BYTE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ENQUEUE_DISCARDED_PACKET_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ENQUEUE_PACKET_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ERROR_INITIATION_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FLOW_CONTROL_CONFIGURATION_FULL_MC_D_BS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FLOW_CONTROL_CONFIGURATION_MINI_MC_D_BS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_BDB_MINIMUM_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_BDB_RANGE_VALUES\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_BDB_THRESHOLD\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_BD_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_FULL_MULTICAST_DBUFF_RANGE_VALUES\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_FULL_MULTICAST_DBUFFS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_FULL_MULTICAST_DBUFFS_MINIMUM_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_FULL_MULTICAST_DBUFF_THRESHOLD\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_MNMC_DBUFF_RANGE_VALUES\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_MNMC_DBUFFS_MINIMUM_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_OCB_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_OCB_MINIMUM_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_OCB_RANGE_VALUES\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_OCB_THRESHOLD\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_U_MNMC_DBUFFS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_VOQ_DRAM_DYNAMIC_MINIMAL_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_VOQ_OCB_DYNAMIC_MINIMAL_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FR_OCB_PRM_SEL_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FR_RSRC_DYN_TH_SETTINGS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FULL_USER_COUNT_START_INDEX\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GENERAL_FLOW_CONTROL_CONFIGURATION_BDB\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GENERAL_FLOW_CONTROL_CONFIGURATION_OCB\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GENERAL_";

const char *arad_AccessObjects_27="REJECT_CONFIGURATION_BD_BS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GENERAL_REJECT_CONFIGURATION_B_DS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GLBL_MIX_MAX_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GLOBAL_FLOW_CONTROL_STATE\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GLOBAL_GENERAL_CFG_4\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GLOBAL_MEM_OPTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GLOBAL_REJECT_STATE\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GLOBAL_RESOURCE_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GTIMER_TRIGGER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INDIRECT_COMMAND_DATA_INCREMENT\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INDIRECT_COMMAND_WIDE_MEM\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_FMQ_TC_0_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_FMQ_TC_1_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_FMQ_TC_2_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_FMQ_TC_3_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_VOQ_TC_0_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_VOQ_TC_1_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_VOQ_TC_2_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_VOQ_TC_3_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERNAL_FIFOS_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERRUPT_MASK_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_IQM_CNT_CMD_CONFIG_A\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_IQM_CNT_CMD_CONFIG_B\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_IQM_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_IQM_INIT\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_IRPP_CNT_CMD_CONFIG_A\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_IRPP_CNT_CMD_CONFIG_B\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_LST_PDM_READ_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_MIX_SHRD_POOL_0_RSRC_FC_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_MIX_SHRD_POOL_0_RSRC_RJCT_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_MIX_SHRD_POOL_1_RSRC_FC_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_MIX_SHRD_POOL_1_RSRC_RJCT_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCB_DYN_SIZE_RJCT_TH_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCB_SHRD_POOL_0_RSRC_FC_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCB_SHRD_POOL_0_RSRC_RJCT_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCB_SHRD_POOL_1_RSRC_FC_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCB_SHRD_POOL_1_RSRC_RJCT_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCCUPIED_BDB_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCCUPIED_BD_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCCUPIED_MNMC_DBUFFS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_PACKET_QUEUES_CATEGORIES\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_QDC_TAG_CTRL_DBG\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_FDT_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_IDR_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_IHP_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_OAMP_TX_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_IQM_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_IS_IQM_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_MESH_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01A4\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01A5\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01A6\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01A7\" no_wb=\"1\"/>\n\
     ";

const char *arad_AccessObjects_28="   <reg name=\"MESH_TOPOLOGY_REG_01A8\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01A9\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01AA\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01AB\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01B4\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01C0\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ILKN_TX_GEN_LLFC_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_TXI_PIPE_0_NOT_READY\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_TXI_PIPE_1_NOT_READY\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_TXI_TDM_NOT_READY\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_LAST_RD_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_LAST_RD_BANK\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_LAST_RD_DBUFF_POINTER\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_RD_ADDR_FIFO_ALMOST_FULL_BANK\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_INTERRUPT_REGISTER_TWO\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_MASTER_JR_TO_AR_TRANSLATION_ERR_EVENT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_SLAVE_JR_TO_AR_TRANSLATION_ERR_EVENT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_ATTEMPT_TO_ACTIVATE_BAD_FLOW_PARAMS\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_DBG_DVS_RCI_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_DBG_SMP_MESSAGE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INCORRECT_STATUS_MESSAGE\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_LAST_FLOW_RESTART_EVENT\" no_wb=\"1\"/>\n\
        <reg name=\"TERR\" no_wb=\"1\"/>\n\
        <reg name=\"BRDC_FMAC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"BRDC_FSRD_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_I2CM_SMBUS_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DMU_PCU_IPROC_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCBROADCAST_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"GRFCS\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <r";

const char *arad_AccessObjects_29="eg name=\"IHP_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INFO\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_REVISION\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_MESH_INTERRUPTS\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"R64\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_HOSTMEM_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_HOSTMEM_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_HOSTMEM_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_IRR_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_DIAGNOSTICS\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_FC_ILKN\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <";

const char *arad_AccessObjects_30="reg name=\"PPDB_A_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ESEM_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_GLEM_MANAGEMENT_UNIT_FAILURE\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_GLEM_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_CONTROL_CELL_FIFO_BUFFER\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_OCB_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_DIAGNOSTICS_READ_RESULT\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_FC_ILKN\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_REMOTE_MEP_EXACT_MATCH_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMA_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMB_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_REG_0169\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_SCL_SMP_MESSAGES\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_DIAGNOSTICS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_CFC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ILKN_0_MUB_TX_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ILKN_1_MUB_TX_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ILKN_2_MUB_TX_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ILKN_3_MUB_TX_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ILKN_4_MUB_TX_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ILKN_5_MUB_TX_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ILKN_TX_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_NIF_AF_FC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_NIF_MUB_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_OOB_RX_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CGM_DYN_TH_DEBUG\" no_w";

const char *arad_AccessObjects_31="b=\"1\"/>\n\
        <reg name=\"CGM_CGM_MAP_TC_TO_SP\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CGM_MC_PD_TC_FC_TH\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_DB_SERVICE_POOL_MAXIMUM_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_GLOBAL_DB_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_GLOBAL_FLOW_CONTROL_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_GLOBAL_PD_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_MULTICAST_FLOW_CONTROL_PER_TC_THREHOSL\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_MULTICAST_RESERVED_RESOURCES\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_MULTICAST_RESERVED_RESOURCES_PER_CLASS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_PD_SERVICE_POOL_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_SERVICE_POOL_0_RESERVED_DATA_BUFFERS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_SERVICE_POOL_0_RESERVED_PACKET_DESCRIPTORS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_SERVICE_POOL_1_RESERVED_DATA_BUFFERS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_SERVICE_POOL_1_RESERVED_PACKET_DESCRIPTORS\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2ECC_DATA_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2ECC_DATA_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2ECC_MODULE_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2ECC_MODULE_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2E_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2EFC_DATA_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2EFC_DATA_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2EFC_MODULE_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2EFC_MODULE_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_ECC_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_ECC_FORCE_DOUBLE_BIT_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_MEM_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_PAUSE_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_PFC_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_RX_LSS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_RX_MAX_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_TX_CRC_CORRUPT_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_TX_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_TXFIFO_CELL_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_VERSION_ID\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_EEE_DURATION_TIMER_PULSE\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_ENABLE_REG\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_FAULT_LINK_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_MAC_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_MAC_RSV_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_MODE_REG\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_SBUS_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_XGXS0_CTRL_REG\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_XGXS_COUNTER_MODE\" no_wb=\"1\"/>\n\
        <reg name=\"CLP_REG_2022300\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_CH0_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_CH1_COS_CTRL_RX_0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_CH1_COS_CTRL_RX_1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_CH1_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_CH2_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_CH3_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_DMA_STAT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_DMA_STAT_CLR\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH0_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH0_RD_DMA_HOSTMEM_THRESHOLD\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH0_RD_DMA_OPCODE\" no_wb=\"1\"/>\n\
        <reg na";

const char *arad_AccessObjects_32="me=\"CMIC_CMC0_FIFO_CH0_RD_DMA_SBUS_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH0_RD_DMA_STAT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH1_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH2_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH3_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_HOSTMEM_ADDR_REMAP_0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_HOSTMEM_ADDR_REMAP_1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_HOSTMEM_ADDR_REMAP_2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_HOSTMEM_ADDR_REMAP_3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_IRQ_STAT0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_IRQ_STAT2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_MIIM_PARAM\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_PCIE_IRQ_MASK2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_PCIE_IRQ_MASK3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_PCIE_IRQ_MASK4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_PCIE_IRQ_MASK5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_PCIE_IRQ_MASK6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CUR_SBUSDMA_CONFIG_HOSTMEM_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_HOSTMEM_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_ITER_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_SBUSDMA_DEBUG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_HOSTMEM_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_SBUS_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_HOSTMEM_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_OPCODE\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_SBUS_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_HOSTMEM_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_ITER_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_OPCODE\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_SBUSDMA_DEBUG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_SBUSDMA_ECCERR_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_SBUS_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH2_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH2_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH2_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SCHAN_MESSAGE7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SCHAN_MESSAGE8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_CH0_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_CH1_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_CH2_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_CH3_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_FIFO_CH0_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_FIFO_CH1_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_FIFO_CH2_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_FIFO_CH3_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg nam";

const char *arad_AccessObjects_33="e=\"CMIC_CMC1_IRQ_STAT2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH0_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH0_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH0_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH1_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH1_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH2_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH2_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH2_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_CH0_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_CH1_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_CH2_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_CH3_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_FIFO_CH0_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_FIFO_CH1_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_FIFO_CH2_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_FIFO_CH3_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_IRQ_STAT2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH0_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH0_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH0_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH1_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH1_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH2_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH2_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH2_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_COMMON_STRAP_STATUS_0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_DEV_REV_ID\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_GP_DATA_IN\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_GP_INIT_VAL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_CLK_DIV\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_CLK_PARAMS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM30\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM31\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM32\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM33\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM34\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM35\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM36\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM37\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM38\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM39\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM40\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM41\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM42\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM43\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM44\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM45\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM46\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM47\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM48\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM49\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PORT_ORDER_REMAP_0_3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PORT_ORDER_REMAP_12_15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PORT_ORD";

const char *arad_AccessObjects_34="ER_REMAP_16_19\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PORT_ORDER_REMAP_20_23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PORT_ORDER_REMAP_4_7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PORT_ORDER_REMAP_8_11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM13\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM14\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM16\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM17\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM18\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM19\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM20\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM21\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM22\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM24\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM25\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM26\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM27\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM28\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM29\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM31\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM32\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM33\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM34\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM35\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM36\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM37\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM38\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM39\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM40\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM41\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM42\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM43\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM44\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM45\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM46\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM47\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM48\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM49\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM50\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM51\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM52\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM53\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM54\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM55\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM57\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM58\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM59\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM60\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM61\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM62\" n";

const char *arad_AccessObjects_35="o_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM63\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM64\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM65\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM9\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_CLK_DIV\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_CLK_PARAMS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM80\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM81\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM82\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM83\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM84\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM85\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM86\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM87\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM88\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM89\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PORT_ORDER_REMAP_0_3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PORT_ORDER_REMAP_12_15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PORT_ORDER_REMAP_16_19\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PORT_ORDER_REMAP_20_23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PORT_ORDER_REMAP_4_7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PORT_ORDER_REMAP_8_11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM13\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM14\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM16\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM17\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM18\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM19\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM20\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM21\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM22\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM24\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM25\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM26\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM27\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM28\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM29\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM31\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM32\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM33\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM34\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM35\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM36\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM37\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM38\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM39\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_";

const char *arad_AccessObjects_36="RAM4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM40\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM41\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM42\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM43\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM44\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM45\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM46\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM47\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM48\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM49\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM50\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM51\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM52\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM53\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM54\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM55\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM57\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM58\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM59\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM60\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM61\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM62\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM63\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM64\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM65\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM9\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_CLK_DIV\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_CLK_PARAMS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PORT_ORDER_REMAP_0_3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PORT_ORDER_REMAP_12_15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PORT_ORDER_REMAP_16_19\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PORT_ORDER_REMAP_20_23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PORT_ORDER_REMAP_4_7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PORT_ORDER_REMAP_8_11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM13\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM14\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM16\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM17\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM18\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM19\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM20\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM21\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM22\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM24\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM25\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM26\" no_wb=\"1\"/>\n";

const char *arad_AccessObjects_37="\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM27\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM28\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM29\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM31\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM32\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM33\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM34\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM35\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM36\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM37\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM38\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM39\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM40\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM41\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM42\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM43\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM44\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM45\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM46\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM47\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM48\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM49\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM50\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM51\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM52\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM53\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM54\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM55\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM57\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM58\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM59\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM60\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM61\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM62\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM63\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM64\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM65\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM9\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_CLR_SCAN_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_INT_SEL_MAP_0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_INT_SEL_MAP_1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_INT_SEL_MAP_2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_INT_SEL_MAP_3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_INT_SEL_MAP_4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_INT_SEL_MAP_5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_SCAN_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MISC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_PCIE_USERIF_PURGE_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_RATE_ADJUST_EXT_MDIO\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_RATE_ADJUST_INT_MDIO\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_RPE_IRQ_STAT2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_RXBUF_EPINTF_RELEASE_ALL_CREDITS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_0_7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_104_111\" no_wb=\"1\"/>\n\
        <re";

const char *arad_AccessObjects_38="g name=\"CMIC_SBUS_RING_MAP_112_119\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_120_127\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_16_23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_24_31\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_32_39\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_40_47\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_48_55\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_56_63\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_64_71\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_72_79\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_80_87\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_8_15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_88_95\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_96_103\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_TIMEOUT\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_CNT_SRC_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_CNT_SRC_GROUP_SIZES\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_DO_NOT_COUNT_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_GENERAL_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_INIT_ON\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_PREFETCH_TIMER_PERIOD_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_PREFETCH_TIMERS_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_THRESHOLDS_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_EGQ_0_OFFSET_BMAP_A\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_IQM_0_OFFSET_BMAP_A\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_IRPP_0_OFFSET_BMAP_A\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_IRPP_0_OFFSET_BMAP_B\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg n";

const char *arad_AccessObjects_39="ame=\"DRCA_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DPRC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DQ_BYTE_1_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_MR_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_MR_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_MR_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_SPECIAL_FEATURES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DPRC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
      ";

const char *arad_AccessObjects_40="  <reg name=\"DRCB_DQ_BYTE_1_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_MR_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_MR_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_MR_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_SPECIAL_FEATURES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DPRC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DQ_BYTE_1_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
   ";

const char *arad_AccessObjects_41="     <reg name=\"DRCC_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_MR_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_MR_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_MR_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_SPECIAL_FEATURES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DPRC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DQ_BYTE_1_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_MR_0\" no_";

const char *arad_AccessObjects_42="wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_MR_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_MR_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_SPECIAL_FEATURES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DPRC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DQ_BYTE_1_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_MR_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_MR_2\" no_wb=\"";

const char *arad_AccessObjects_43="1\"/>\n\
        <reg name=\"DRCE_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_MR_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_SPECIAL_FEATURES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DPRC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DQ_BYTE_1_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_MR_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_MR_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_MR_5\" no_wb=\"1\"/>";

const char *arad_AccessObjects_44="\n\
        <reg name=\"DRCF_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_SPECIAL_FEATURES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DPRC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DQ_BYTE_1_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_MR_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_MR_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_MR_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_SPECIAL_FEATURES\" no_wb=";

const char *arad_AccessObjects_45="\"1\"/>\n\
        <reg name=\"DRCG_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DPRC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DQ_BYTE_1_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_MR_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_MR_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_MR_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_SPECIAL_FEATURES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_ECC_E";

const char *arad_AccessObjects_46="RR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_REG_0087\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_BLOCKS_SBUS_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_BLOCKS_SOFT_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_CM_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_CORE_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_ECIC_BLOCKS_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_FAB_0_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_FAB_0_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_FAB_1_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_FAB_1_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_FIFO_DMA_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_ADDR_TRANS_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_DQCQ_MAP_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_DRAM_NUMBER_SWAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_FULL_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_FULL_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_GENERAL_CFG_4\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_MINI_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_MINI_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_OCB_BANK_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_OCB_BUF_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_OCB_BUF_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_PP_1\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_PP_2\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_PP_5\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_PP_6\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_PP_8\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GP_STATUS_5\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_NIF_PMH_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_NIF_PML_0_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_NIF_PML_1_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_OGER_1001\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_OGER_1002\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_OGER_1004\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_OGER_1006\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_OGER_1007\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PMH_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PML_0_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PML_1_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_POWERUP_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_MON_A_CONTROL_REG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_MON_";

const char *arad_AccessObjects_47="B_CONTROL_REG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_MON_C_CONTROL_REG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_MON_D_CONTROL_REG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_REG_01AE\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_ROV_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_SELECT_OUTPUT_OF_SYNCHRONOUS_ETHERNET_PADS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_SYNCE_MASTER_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_SYNCE_SLAVE_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_TEST_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_UC_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_UC_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_VERSION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ESEM_GENERAL_EM_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ESEM_MANAGEMENT_UNIT_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ESEM_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ESEM_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_GLEM_MANAGEMENT_UNIT_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_GLEM_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_GLEM_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_XOR_INIT_DONE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_ACCEPTABLE_FRAME_TYPE_TABLE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_ACTION_PROFILE_1\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_ACTION_PROFILE_2\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_CFG_BUG_FIX_CHICKEN_BITS_REG_1\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_CONTEXT_FIFO_THRESHOLD_VALUES\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_DBG_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_DELETE_FIFO_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_DELETE_FIFO_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_EGQ_BLOCK_INIT_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_EGRESS_PORT_PRIORITY_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_EGRESS_QUEUES_EMPTY\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_EGRESS_REPLICATION_GENERAL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_EGRESS_SHAPER_CALENDARS_ARBITRATION_CYCLE_LENGTH\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_EGRESS_SHAPER_ENABLE_SETTINGS\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_ETHERNET_TYPES\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_FQP_2_PQP_RDY\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GENERAL_RQP_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GENERAL_RQP_DEBUG_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GLOBAL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GLOBAL_PP_2\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GLOBAL_PP_5\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GLOBAL_PP_8\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_IFC_IS_CHANNELIZED\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_I";

const char *arad_AccessObjects_48="NDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_KEYA_DATA_BASE_PROFILE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_KEYB_DATA_BASE_PROFILE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_LAG_FILTER_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_MC_PRIORITY_LOOKUP_TABLE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_MULTICAST_OFFSET_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_NIF_FLOW_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_NRDY_TH_0_2\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_NRDY_TH_3_5\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_OUTRIF_MAX_VALUE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_PP_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_PQP_AND_FQP_CALENDER_SETTING\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_PRIVATE_VLAN_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_PS_MODE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_SYSTEM_HEADERS_FORMAT_CODE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_UNICAST_EGRESS_PACKET_HEADER_COMPENSATION_FOR_TYPE_A\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_UNICAST_EGRESS_PACKET_HEADER_COMPENSATION_FOR_TYPE_B\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_ACC_FRAME_TYPE_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_BUG_FIX_CHICKEN_BITS_REG_1\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_BUG_FIX_CHICKEN_BITS_REG_2\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_DC_OVERLAY\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_EEI_MAPPING_IS_REQUIRED\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_EES_ACTION_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_ENABLE_FILTERING_PER_FWD_CODE\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_GLEM_LKUP_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_GLEM_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_LINK_FIFOS_FIXED_LATENCY_SETTING\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_MAP_OUTLIF_PROFILE_TO_ORIENTATION\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_MTU_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_OUTLIF_MAPPING_IS_REQUIRED\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_PROTECTION_PATH_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_PROTECTION_PTR_MODE\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_SPLIT_HORIZON_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_SPLIT_HORIZON_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_STP_STATE_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_VSI_MEMBERSHIP_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_COUNTER_OUT_LIF_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_COUNTER_OUT_LIF_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_DBG_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_ECN_IP_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_ECN_MPLS_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_EEDB_OUTLIF_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_EGRESS_INTERFACE_NO_FRAGMENTATION_MODE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_ETPP_PIPE_LENGTH\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_FHEI_MPLS_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_PP_2\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_PP_5\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_PP_6\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_PP_8\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_HEADER_EDITING_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_IEEE_1588\" no_wb=\"1\"/>\n\
        <reg name=";

const char *arad_AccessObjects_49="\"EPNI_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_IPV4_EXP_TO_TOS_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_IPV4_UNKNOWN_HEADER_CODE_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_IPV6_EXP_TO_TC_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_LINK_FILTER_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_MAPPING_RECYCLE_TRAFFICTO_INGRESS_PIPE\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_MIRR_AND_TRAP_FIFO_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_OUTRIF_MAX_VALUE\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_PMC_PARITY_EN\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_PP_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_REMARK_PROFILE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_TTL_DECREMENT_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_CONNECTIVITY_MAP_CHANGE_EVENT_REGISTERS\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_CONNECTIVITY_MAP_REGISTERS\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_CRMA_WATERMARKS\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_CRMB_WATERMARKS\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_EFMS_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_REG_01B8\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_FCT_ENABLER_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_FDA_EGQ_FABRIC_RCI\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_FDA_EGQ_PIPE_TO_FIFO_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_REG_0153\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_FDR_ENABLERS_REGISTER_1\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_FDR_ENABLERS_REGISTER_3\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_LINK_LEVEL_FLOW_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_LINK_UP_STATUS_FROM_FDRA_PRIMARY\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_LINK_UP_STATUS_FROM_FDRB_PRIMARY\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_FDR_DISCARD_COUNTER_A\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_FDR_DISCARD_COUNTER_B\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_011E\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_024A\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_0250\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_025C\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_0262\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_FDT_CONTEXTS_FABRIC_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_FDT_CONTEXTS_INTERLEAVING\" no_wb=\"1\"";

const char *arad_AccessObjects_50="/>\n\
        <reg name=\"FDT_FDT_ENABLER_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_LINK_BITMAP_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_LOAD_BALANCING_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_ASYNC_FIFO_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_FMAL_GENERAL_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_FMAL_RX_GENERAL_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_FMAL_TX_COMMA_BURST_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_FPS_CONFIGURATION_RX_SYNC\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_GENERAL_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_LEAKY_BUCKET_CONTROL_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_LINK_LEVEL_FLOW_CONTROL_ENABLE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_LINK_TOPO_MODE_REG_0\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_LINK_TOPO_MODE_REG_2\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_RECEIVE_RESET_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_REG_0102\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_REG_0151\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_RSF_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_RES_CAL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_RES_CAL_STICKY_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_SRD_QUAD_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_SRD_QUAD_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_WC_UC_MEM_MASK_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_BUFFER_CHANGE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_DRAM_FIFO_RECYCLE_TIMEOUT_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_DRAM_REJECT_MULTICAST_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_DYNAMIC_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_FBC_BANK_IS_USED_BY_OCB\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_FBC_CACHE_POINTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_FBC_EXTERNAL_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_FBC_EXTERNAL_LIMITS\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_FBC_EXTERNAL_POINTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_FBC_RRG_POINTER_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_FULL_MULTICAST_AUTOGEN_PTR\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_ADDR_TRANS_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_DRAM_NUMBER_SWAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_FULL_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_FULL_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_MINI_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_MINI_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_OCB_BANK_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GL";

const char *arad_AccessObjects_51="OBAL_OCB_BUF_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_OCB_BUF_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_IQM_RETURNED_BUFFER\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_IRR_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_MINI_MULTICAST_AUTOGEN_PTR\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_OCB_BUFFER_FIFO_WATERMARK_REG\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_OCB_COMMITTED_MULTICAST_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_OCB_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_OCB_USE_SHAPER\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_OCCUPIED_DBUFF_THRESHOLD\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_PAUSE_PIPE_STATUS_BMP\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_REASSEMBLY_CONTEXT_PIPE_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_REASSEMBLY_TIMEOUT\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_SNOOP_MIRROR_IS_OCB_ELIGIBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_STATIC_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_WATERMARK_REG\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_COE_CFGS\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_CONSISTENT_HASHING_FORBIDDEN_TRAPS\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_CONSISTENT_HASHING_LB_KEY_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_CONSISTENT_HASHING_VARIABLES\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ECMP_LB_KEY_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_FER_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_GLOBAL_PP_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_GLOBAL_PP_8\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_INDIRECT_WR_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_IN_LIF_ORIENTATION_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_DIAGNOSTICS\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_DIAGNOSTICS_KEY\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_DIAGNOSTICS_READ_RESULT\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_GENERAL_EM_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_MANAGEMENT_UNIT_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_LAG_LB_KEY_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_LB_KEY_PARSER_LEAF_CONTEXT_PROFILE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_LBP_GENERAL_CONFIG_0\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_LBP_GENERAL_CONFIG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_OUT_LIF_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_OUT_RIF_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PACKET_HEADER_SIZE_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PMF_GENERAL\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PMF_PFC_ACL_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PMF_PFC_IS_ETH\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PMF_PFC_PS_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PPH_FHEI_EEI_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PPH_FHEI_FWD_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PPH_FHEI_IVE_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PPH_VSI_SOURCE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_REG_00FE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg nam";

const char *arad_AccessObjects_52="e=\"IHB_RESERVED_SPARE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_ACTION_PROFILE_ACCEPTABLE_FRAME_TYPES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_ACTION_PROFILE_IEEE_1588\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_ACTION_PROFILE_SA_DROP_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_ACTION_PROFILE_SAME_INTERFACE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_ACTION_PROFILE_SA_NOT_FOUND_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_DBG_FLP_CONSISTENT_HASHING_PROGRAM\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_DE_TO_DP_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_DROP_PRECEDENCE_MAP_PCP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_FLP_GENERAL_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_GLOBAL_PP_2\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_GLOBAL_PP_5\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_GLOBAL_PP_6\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_GLOBAL_PP_8\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_IHP_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_INDIRECT_WR_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LEARNING_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_REJECT_ADMISSION\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_REJECT_CONFIGURATION_FULL_MC_D_BS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_REJECT_CONFIGURATION_MINI_MC_D_BS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_REJECT_CONFIGURATION_OCBS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_RESERVED_SPARE_2\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_RJCT_GLBL_TESTS_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_SRC_VSQ_GLBL_OCB_MAX_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_STE_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_STE_RJCT_TESTS_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_GLOBAL_FULL_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_GLOBAL_FULL_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_GLOBAL_GENERAL_CFG_4\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_GLOBAL_MINI_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_GLOBAL_MINI_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_GLOBAL_OCB_BUF_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_GLOBAL_OCB_BUF_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_IQMT_INIT\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_MEM_BANK_SELECT\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_RPT_PKTSIZE_COMPENSATION_SETTING\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_BLAME_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_CPU_CHANNEL_PIPE_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_DYNAMIC_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/";

const char *arad_AccessObjects_53=">\n\
        <reg name=\"IRE_OAMP_REASSEMBLY_CONTEXT_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_OLP_REASSEMBLY_CONTEXT_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_STATIC_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_TAG_SWAP_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_TDM_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_DYNAMIC_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_MIRROR_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_MULTICAST_FIFO_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_STATIC_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_UNICAST_FIFO_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_WATERMARK_REG\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_CONFIG_CFIFO\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_CONFIG_RFIFO\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_GLOBAL_EVENT\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_PD_ASSIST_DEBUG\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_CORE_CONFIGA\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_CORE_CONFIGB\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_CORE_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_CORE_MEM_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_DEBUG_CONFIGA\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_DEBUG_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_ECC_ERR_RD_TCM_A\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_ECC_ERR_RD_TCM_B_0\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_ECC_ERR_RD_TCM_B_1\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_ECC_ERR_WR_TCM_A\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_ECC_ERR_WR_TCM_B_0\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_ECC_ERR_WR_TCM_B_1\" no_wb=\"1\"/>\n\
        <reg name=\"MAC_PFC_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_FAP_DETECT_CTRL_CELLS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_INIT\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_MESH_TOPOLOGY\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_0117\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01C3\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_SYS_CONFIG_2\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_BANK_ACCESS_CONTROLLER_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_BANK_ACCESS_CONTROLLER_CONFIGURATIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_ECC_ERR_1B_MONITOR_MEM_MASK_1\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_ECC_ERR_2B_MONITOR_MEM_MASK_1\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_GENERAL_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_GLOBAL_ADDR_TRANS_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_GLOBAL_DRAM_NUMBER_SWAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_GLOBAL_FULL_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_GLOBAL_FULL_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_INDIRECT_COMMAND_ADDRESS\" no_w";

const char *arad_AccessObjects_54="b=\"1\"/>\n\
        <reg name=\"MMU_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_PDC_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_GLBL_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INIT_SEQ_ON\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_MCDA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_MCDA_WRAP_INDEX\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_MCDB_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_MCDB_WRAP_INDEX\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_GLBL_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_INIT_SEQ_ON\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_MCDA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_MCDA_WRAP_INDEX\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_MCDB_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_MCDB_WRAP_INDEX\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_BIST_EVENTS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_EGQ_CORE_FOR_NIF_QMLF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_EGQ_PORT_FOR_HRF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_EGQ_PORT_FOR_NIF_PORT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ENABLE_INTERLAKEN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ENABLE_INTERLAKEN_HRF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_FC_ILKN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_FC_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_FC_RX_MUBITS_TO_CFC\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_FC_TX_GEN_LLFC_TO_PM\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_GLOBAL_GENERAL_CFG_4\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_HRF_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_HRF_RX_CONTROLLER_MAX_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ILKN_RX_TDM_AND_DATA_TRAFFIC_ON_SAME_HRF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ILKN_TX_RETRANSMIT_CONFIG_HRF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_LAST_RECEIVED_CONTROLS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_LAST_RECEIVED_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_LAST_RECEIVED_DATA_ON_SOP\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_LAST_SENT_CONTROLS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_LAST_SENT_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_LAST_SENT_DATA_ON_SOP\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_NIF_PM_ILKN_TX_RSTN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_PM_EEE_LPI_DETECT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_PM_TX_PLL_LOCK_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RES_CAL_0_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RES_CAL_1_S";

const char *arad_AccessObjects_55="TATUS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_MLF_LEVEL_PM\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_PORTS_SRSTN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_QMLF_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_REQ_PIPE_0_HIGH_EN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_REQ_PIPE_1_HIGH_EN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_SCH_CONFIG_HRF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_SCH_CONFIG_HRF_4\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_SCH_DEBUG_RESULT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_SYNC_ETH_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_TX_MLF_NUM_CREDITS_FROM_PM\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_TX_PORTS_SRSTN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_TX_QMLF_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_ENABLE_INTERLAKEN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_GLOBAL_GENERAL_CFG_4\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_HRF_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_HRF_RX_CONTROLLER_MAX_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_HRF_RX_MEM_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_HRF_TX_MEM_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_ILKN_RX_TDM_AND_DATA_TRAFFIC_ON_SAME_HRF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_ILKN_TX_RETRANSMIT_CONFIG_HRF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_LAST_RECEIVED_CONTROLS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_LAST_RECEIVED_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_LAST_RECEIVED_DATA_ON_SOP\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_LAST_SENT_CONTROLS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_LAST_SENT_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_LAST_SENT_DATA_ON_SOP\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_NIF_PM_ILKN_TX_RSTN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_PM_TX_PLL_LOCK_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_PORT_EEE_LPI_DETECT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_RX_MLF_LEVEL_PM\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_RX_MLF_LEVEL_PM_4\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_RX_MLF_LEVEL_PM_5\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_RX_PORTS_SRSTN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_RX_QMLF_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_TX_MLF_NUM_CREDITS_FROM_PM\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_TX_MLF_NUM_CREDITS_FROM_PM_4\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_TX_MLF_NUM_CREDITS_FROM_PM_5\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_TX_PORTS_SRSTN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_TX_QMLF_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_CCM_TPID_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_DMA_TX_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_PE_CONST\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_PE_FEM_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_PE_FEM_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_PE_INST\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_PE_PROF\" no_wb=\"1\"/>\n";

const char *arad_AccessObjects_56="\
        <reg name=\"OAMP_PE_PTR\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_REMOTE_MEP_EXACT_MATCH_GENERAL_EM_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_REMOTE_MEP_EXACT_MATCH_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_REMOTE_MEP_EXACT_MATCH_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_SAT_GEN_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_GLOBAL_OCB_BANK_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_LAST_WR_BANK\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_LAST_WR_DBUFF_POINTER\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_DSP_ENGINE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_DSP_HEADER\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_GLOBAL_PP_1\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_HEAD_OF_CPU_DSPG_CMD_FIFO\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_RX_CONFIGS_DSP_IDENTIFIER\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_RX_CONFIGS_GENERAL\" no_wb=\"1\"/>\n\
        <reg name=\"PFC_XOFF_TIMER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_INDIRECT_WR_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMA_GENERAL_EM_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMA_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMA_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMB_GENERAL_EM_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMB_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMB_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_REG_0100\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_CONSISTENT_HASHING_CONFIGRATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_GLOBAL_PP_1\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_GLOBAL_SYS_HEADER_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_INDIRECT_WR_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_AGE_AGING_MODE\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_AGE_AGING_RESOLUTION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_AR_TO_JR_TRANSLATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_CMD_TO_CMD_TRANSLATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_COUNTER_DB_CNTR_PTR_CONFIGURATIO";

const char *arad_AccessObjects_57="N\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_COUNTER_LIMIT_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_EVENT_FIFO_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_FLU_MACHINE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_GENERAL_EM_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_JR_TO_AR_TRANSLATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_LEARN_FILTER_PROPERTIES\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_LOOKUP_FILTER_PROPERTIES\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_LOOKUP_LOOKUP_MODE\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_MANAGEMENT_UNIT_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_MNGMNT_REQ_FLU_DB_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_REPLY\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_REPLY_FIFO_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_TRANSLATION_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_REG_0100\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_ACL_RECEIVED\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_LINK_ACTIVE_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_LINK_STATE_FOR_SC_HAND_FDT\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_LOCALLY_GENERATED_ACL\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_MC_DISTRIBUTION_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_MULTICAST_DISTRIBUTION_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_RTP_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_ASSIGNED_CREDIT_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_ASSIGNED_CREDIT_CONFIGURATION_1\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_CIR_SHAPERS_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_CIR_SHAPERS_CONFIGURATION_1\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_DBG_DVS_LINK_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_DELETE_MECHANISM_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_DVS_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_DVS_CREDIT_SHARE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_DVS_NIF_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_FSF_COMPOSITE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_HR_PRIORITY_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INDIRECT_WR_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_PIR_SHAPERS_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_PIR_SHAPERS_CONFIGURATION_1\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_PS_2P_PRIORITY_MODE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_PS_CALENDAR_SELECT\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_RCI_PARAMS\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_REBOUNDED_CREDIT_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_REBOUNDED_CREDIT_CONFIGURATION_1\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_RESERVED_MTCD\" no_wb=\"1\"/>";

const char *arad_AccessObjects_58="\n\
        <reg name=\"SCH_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_SCHEDULER_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_SELECT_FLOW_TO_QUEUE_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_SHAPER_CONFIGURATION_REGISTER_1\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_SMP_BACK_UP_MESSAGES\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_SWITCH_CIR_EIR_IN_DUAL_SHAPERS\" no_wb=\"1\"/>\n\
        <reg name=\"TX_PREAMBLE\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2ECC_DATA_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2ECC_DATA_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2ECC_MODULE_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2ECC_MODULE_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2E_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2EFC_DATA_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2EFC_DATA_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2EFC_MODULE_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2EFC_MODULE_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_ECC_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_ECC_FORCE_DOUBLE_BIT_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_MEM_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_PAUSE_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_PFC_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_RX_LSS_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_RX_LSS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_RX_MAX_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_TX_CRC_CORRUPT_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_TX_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_TXFIFO_CELL_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_VERSION_ID\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_EEE_DURATION_TIMER_PULSE\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_ENABLE_REG\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_FAULT_LINK_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_MAC_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_MAC_RSV_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_MODE_REG\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_SBUS_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_XGXS0_CTRL_REG\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_XGXS_COUNTER_MODE\" no_wb=\"1\"/>\n\
        <reg name=\"XLP_REG_2022300\" no_wb=\"1\"/>\n\
    </registers>\n\
    <memories>\n\
        <mem name=\"MMU_DRAM_ADDRESS_SPACE\" no_read=\"1\"/>\n\
<!-- src/soc/common/mem.c[9409]_soc_mem_read_schan_msg_send unit 0:soc_mem_read: Mem(XXXXXXXXX) invalid S-Channel reply, expected READ_MEMORY_ACK:, opcode 8 -->\n\
        <mem name=\"EGQ_QP_CBM\" no_read=\"1\"/>\n\
        <mem name=\"EGQ_TCG_CBM\" no_read=\"1\"/>\n\
<!-- src/soc/common/mem.c[9409]_soc_mem_read_schan_msg_send unit 0:soc_mem_read: Mem(XXXXXXXXX) invalid S-Channel reply, expected READ_MEMORY_ACK:, opcode 7 /> -->\n\
        <mem name=\"SER_ACC_TYPE_MAP\" no_read=\"1\"/>\n\
        <mem name=\"SER_MEMORY\" no_read=\"1\"/>\n\
        <mem name=\"SER_RESULT_0\" no_read=\"1\"/>\n\
        <mem name=\"SER_RESULT_1\" no_read=\"1\"/>\n\
        <mem name=\"SER_RESULT_DATA_0\" no_read=\"1\"/>\n\
        <mem name=\"SER_RESULT_DATA_1\" no_read=\"1\"/>\n\
        <mem name=\"SER_RESULT_EXPECTED_0\" no_read=\"1\"/>\n\
        <mem name=\"SER_RESULT_EXPECTED_1\" no_read=\"1\"/>\n\
<!-- [bcmDPC]src/soc/dcmn/dcmn_intr_corr_act_func.c[1025]dcmn_interrupt_print_info -->\n\
        <mem name=\"IDR_MEM_7_INTERNAL\" no_read=\"1\"/>\n\
        <mem name=\"IQM_MEM_1400000\" no_read=\"1\"/>\n\
        <mem name=\"IRE_MEM_2_INTERNAL\" no_read=\"1\"/>\n\
        <mem name=\"IRE_MEM_7_INTERNAL\" no_read=\"1\"/>\n\
        <mem name=\"IRE_MEM_8_INTERNAL\" no_read=\"1\"/>\n\
        <mem name=\"EDB_PROTECTION_ENTRY\" no_read=\"1\"/>\n\
        <mem name=\"EDB_EEDB_TOP_BANK\" no_read=\"1\"/>\n\
        <mem name=\"MTM_MCDB\" no_read=\"1\"/>";

const char *arad_AccessObjects_59="\n\
        <mem name=\"IHB_FIFO_DSP_1\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_KEYT_PLDT_H\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_AGET_H\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE\" no_read=\"1\"/>\n\
        <mem name=\"OCB_OCB_ADDRESS_SPACE\" no_read=\"1\"/>\n\
        <mem name=\"IHP_LIF_TABLE\" no_read=\"1\"/>\n\
        <mem name=\"IRR_MCDB\" no_read=\"1\"/>\n\
        <mem name=\"IDR_MEM_2_INTERNAL\" no_read=\"1\"/>\n\
        <mem name=\"IDR_MEM_11_INTERNAL\" no_read=\"1\"/>\n\
        <mem name=\"FCR_EFMSM\" no_read=\"1\"/>\n\
        <mem name=\"FCR_FCR_CRM_A\" no_read=\"1\"/>\n\
        <mem name=\"FCR_FCR_CRM_B\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_A_FEC_ENTRY_FORMAT_A\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_A_FEC_ENTRY_FORMAT_B\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_A_FEC_ENTRY_FORMAT_C\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_A_FEC_ENTRY_GENERAL\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_A_FEC_ENTRY_FORMAT_NULL\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_A_FEC_SUPER_ENTRY_BANK\" no_read=\"1\"/>\n\
        <mem name=\"IQM_PAKCET_DESCRIPTOR_MEMORY_A_DYNAMIC\" no_read=\"1\"/>\n\
        <mem name=\"IQM_PAKCET_DESCRIPTOR_MEMORY_B_DYNAMIC\" no_read=\"1\"/>\n\
        <mem name=\"IQM_PAKCET_DESCRIPTOR_MEMORY_ECC_DYNAMIC\" no_read=\"1\"/>\n\
        <mem name=\"ERPP_EPMFCS_TCAM_BANK\" no_read=\"1\"/>\n\
        <mem name=\"ERPP_EPMFCS_TCAM_BANK_COMMAND\" no_read=\"1\"/>\n\
        <mem name=\"ERPP_EPMFCS_TCAM_BANK_REPLY\" no_read=\"1\"/>\n\
        <mem name=\"HBC_WRITE_REQUEST_ASYNC_FIFO\" no_read=\"1\"/>\n\
        <mem name=\"HBC_WRITE_DATA_ASYNC_FIFO\" no_read=\"1\"/>\n\
        <mem name=\"HBC_READ_REQUEST_ASYNC_FIFO\" no_read=\"1\"/>\n\
        <mem name=\"HBC_READ_DATA_ASYNC_FIFO\" no_read=\"1\"/>\n\
        <mem name=\"HBC_READ_DATA_REORDER\" no_read=\"1\"/>\n\
        <mem name=\"HBC_WRITE_DATA_BUFFER\" no_read=\"1\"/>\n\
        <mem name=\"HBC_WRITE_PER_BANK_QUEUES\" no_read=\"1\"/>\n\
        <mem name=\"HBC_READ_PER_BANK_QUEUES\" no_read=\"1\"/>\n\
        <mem name=\"HBC_WRITE_LATENCY_DELAY\" no_read=\"1\"/>\n\
        <mem name=\"HBC_ECC_INFO_FIFO\" no_read=\"1\"/>\n\
        <mem name=\"HBC_RDR_INFO_FIFO\" no_read=\"1\"/>\n\
        <mem name=\"HBC_RDR_CHUNK_STORAGE\" no_read=\"1\"/>\n\
        <mem name=\"HBC_BANK_ORDER_FIFO\" no_read=\"1\"/>\n\
        <mem name=\"HBC_HBM_DRAM_CPU_ACCESS\" no_read=\"1\"/>\n\
        <mem name=\"TCAM_TCAM_BANK\" no_read=\"1\"/>\n\
        <mem name=\"TCAM_TCAM_BANK_REPLY\" no_read=\"1\"/>\n\
        <mem name=\"TCAM_TCAM_BANK_COMMAND\" no_read=\"1\"/>\n\
        <mem name=\"IQM_MEM_1600000\" no_read=\"1\"/>\n\
        <mem name=\"IRR_IS_PC_MEMORY\" no_read=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_RX_0_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_RX_1_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_RX_2_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_RX_3_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_RX_4_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_RX_5_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_TX_0_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_TX_1_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_TX_2_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_TX_3_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_TX_4_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_TX_5_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_NIF_PFC_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_OOB_RX_0_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_OOB_RX_1_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_OOB_RX_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_OOB_TX_0_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_OOB_TX_1_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_OOB_TX_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"DRCA_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCB_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCC_DWF\" no";

const char *arad_AccessObjects_60="_wb=\"1\"/>\n\
        <mem name=\"DRCD_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCE_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCF_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCG_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCH_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_AC_ENTRY_WITH_DATA_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_AC_HALF_ENTRY_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_DATA_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_EEDB_BANK\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_ESEM_STEP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_GLEM_STEP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_IPV4_TUNNEL_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_LINK_LAYER_OR_ARP_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_LINK_LAYER_OR_ARP_NEW_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_MAP_OUTLIF_TO_DSP\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_MPLS_POP_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_MPLS_PUSH_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_MPLS_SWAP_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_OUT_RIF_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_TRILL_FORMAT_FULL_ENTRY\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_TRILL_FORMAT_HALF_ENTRY\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_ACTION_PROFILE_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_CCM\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_CH_SCM_4\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_CH_SCM_5\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_CH_SCM_6\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_DSP_PTR_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_EGRESS_SHAPER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_FBM\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_FDM\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_FQP_NIF_PORT_MUX\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_IVEC_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_MAP_PS_TO_IFC\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_MC_SP_TC_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_NONCH_SCM\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PCT\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PDCT_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PER_IFC_CFG\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PMC\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PMF_PROGRAM_SELECTION_CAM\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PPCT\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PQP_NIF_PORT_MUX\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PQST_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_QDCT_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_QP_PMC\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_QP_SCM\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_QQST_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_RCM\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_RCM_DEBUG\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_TC_DP_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_TCG_PMC\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_VLAN_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_COUNTER_SOURCE_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_DSCP_REMARK\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_EXP_REMARK\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_IVEC_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_LFEM_FIELD_SELECT_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_LINK_LAYER_VLAN_PROCESSING_LLVP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_PMF_MIRROR_PROFILE_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_PRGE_PROGRAM\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_PRGE_PROGRAM_SELECTION_CAM\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_REMARK_IPV4_TO_DSCP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_REMARK_IPV4_TO_EXP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_REMARK_IPV6_TO_DSCP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_REMARK_IPV6_TO_EXP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_REMARK_MPLS_TO_DSCP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_REMARK_MPLS_TO_EXP\" no_wb=\"1\"/>\n\
        <mem name=\"FCR_EFMS_SOURCE_PIPE\" no_wb=\"1\"/>\n\
        <mem name=\"FDT_IPT_MESH_MC\" no_wb=\"1\"/>\n\
        <mem name=\"I";

const char *arad_AccessObjects_61="DR_DRAM_BUFFER_TYPE\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_DROP_PRECEDENCE_MAPPING\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_IRDB\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_MEM_13_INTERNAL\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_MEM_4_INTERNAL\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_MRPS_0_IN_DP_MAPPING\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_MRPS_1_IN_DP_MAPPING\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_QUEUE_IS_DRAM_ELIGIBLE\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_QUEUE_IS_OCB_ELIGIBLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_CONSISTENT_HASHING_PROGRAM_VARIABLES\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_DESTINATION_STATUS\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_0_4B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_10_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_11_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_12_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_13_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_14_24B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_1_4B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_15_24B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_2_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_3_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_4_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_5_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_6_24B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_7_24B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_8_4B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_9_4B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_BIT_SELECT\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_MAP_INDEX_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_HEADER_PROFILE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_ISEM_STEP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_L_4_OPS\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_LB_VECTOR_PROGRAM_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_PFC_INFO\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_PMF_PROGRAM_COUNTERS\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_PMF_PROGRAM_SELECTION_CAM\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_PTC_KEY_GEN_VAR\" no_wb=\"1\"/>\n\
        <mem name=\"IHP_CONSISTENT_HASHING_PROGRAM_SEL_TCAM\" no_wb=\"1\"/>\n\
        <mem name=\"IHP_ELK_PAYLOAD_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"IHP_FLP_PROGRAM_SELECTION_CAM\" no_wb=\"1\"/>\n\
        <mem name=\"IHP_IEEE_1588_IDENTIFICATION_CAM\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_PQDMS\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_PQRED\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_PQWQ\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_SCH_CCCP\" no_wb=\"1\"/>\n\
        <mem name=\"IQMT_EGR_RPT_CPM\" no_wb=\"1\"/>\n\
        <mem name=\"IQMT_ING_RPT_CPM\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_VSQA_PRM\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_VSQB_PRM\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_VSQC_PRM\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_VSQD_PRM\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_VSQE_PRM\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_VSQF_PRM\" no_wb=\"1\"/>\n\
        <mem name=\"IRE_CTXT_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"IRE_NIF_PORT_TO_CTXT_BIT_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_DESTINATION_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_FREE_PCB_MEMORY\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_IS_FREE_PCB_MEMORY\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_SMOOTH_DIVISION\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_TRAFFIC_CLASS_MAPPING_0\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_TRAFFIC_CLASS_MAPPING_1\" no_wb=\"1\"/>\n\
        <mem name=\"MRPS_MCDA_PRFCFG_0\" no_wb=\"1\"/>\n\
        <mem name=\"MRPS_MCDA_PRFCFG_1\" no_wb=\"1\"/>\n\
        <mem name=\"MRPS_MCDA_PRFCFG_SHARING_DIS\" no_wb=\"1\"/>\n\
        <mem name=\"MRPS_MCDA_PRFCFG_SHARING_EN\" no_wb=\"1\"/>\n\
        <mem name=\"MRPS_MCDB_PRFCFG_0\" no_wb=\"1\"/>\n\
        <mem";

const char *arad_AccessObjects_62=" name=\"MRPS_MCDB_PRFCFG_1\" no_wb=\"1\"/>\n\
        <mem name=\"MRPS_PCD_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"MTRPS_EM_MCDA_PRFCFG_0\" no_wb=\"1\"/>\n\
        <mem name=\"MTRPS_EM_MCDA_PRFCFG_1\" no_wb=\"1\"/>\n\
        <mem name=\"MTRPS_EM_MCDA_PRFCFG_SHARING_DIS\" no_wb=\"1\"/>\n\
        <mem name=\"MTRPS_EM_MCDA_PRFCFG_SHARING_EN\" no_wb=\"1\"/>\n\
        <mem name=\"MTRPS_EM_MCDB_PRFCFG_0\" no_wb=\"1\"/>\n\
        <mem name=\"MTRPS_EM_MCDB_PRFCFG_1\" no_wb=\"1\"/>\n\
        <mem name=\"MTRPS_EM_PCD_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"OAMP_FLOW_STAT_1_SEC_ENTRY_3\" no_wb=\"1\"/>\n\
        <mem name=\"OAMP_PE_0_PROG_TCAM\" no_wb=\"1\"/>\n\
        <mem name=\"OAMP_PE_1_PROG_TCAM\" no_wb=\"1\"/>\n\
        <mem name=\"OAMP_REMOTE_MEP_EXACT_MATCH_STEP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"OLP_DSP_EVENT_ROUTE\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_A_OEMA_STEP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_A_OEMB_STEP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_A_TCAM_ACCESS_PROFILE\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_A_TCAM_BANK\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_A_TCAM_BANK_COMMAND\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_A_TCAM_BANK_REPLY\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_AGING_CONFIGURATION_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_AMSG_FIFO\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_FID_COUNTER_PROFILE_DB\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_FMSG_FIFO\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_PORT_MINE_TABLE_PHYSICAL_PORT\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_STEP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_AC_2_EEI\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_AC_2_OUT_LIF\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_AC_MP\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_IP_TT\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_ISID_MP\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_ISID_P2P\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_LABEL_DOUBLE_DATA\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_LABEL_PROTOCOL_OR_LSP\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_LABEL_PWE_MP\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_LABEL_PWE_P2P\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_TRILL\" no_wb=\"1\"/>\n\
        <mem name=\"RTP_UNICAST_DISTRIBUTION_MEMORY\" no_wb=\"1\"/>\n\
        <mem name=\"RTP_UNICAST_DISTRIBUTION_MEMORY_FOR_CTRL_CELLS\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_CH_NIF_CALENDAR_CONFIGURATION_CNCC\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_CH_NIF_RATES_CONFIGURATION_CNRC\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_CIR_SHAPER_CALENDAR_CSC\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_CIR_SHAPERS_DYNAMIC_TABEL_CSDT\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_DEVICE_RATE_MEMORY_DRM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_DSP_2_PORT_MAP_DSPP\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_FC_MAP_FCM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_FLOW_GROUP_MEMORY_FGM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_FLOW_TO_FIP_MAPPING_FFM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_FLOW_TO_QUEUE_MAPPING_FQM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_HR_SCHEDULER_CONFIGURATION_SHC\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_MEM_01C00000\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_ONE_PORT_NIF_CONFIGURATION_OPNC\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_PIR_SHAPER_CALENDAR_PSC\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_PIR_SHAPERS_DYNAMIC_TABEL_PSDT\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_PORT_ENABLE_PORTEN\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_PORT_GROUP_PFGM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_PORT_SCHEDULER_MAP_PSM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_PORT_SCHEDULER_WEIGHTS_PSW\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_PS_8P_RATES_PSR\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_SCHEDULER_ENABLE_MEMORY_SEM\" no_wb=\"1\"/>\n\
        <mem";

const char *arad_AccessObjects_63=" name=\"SCH_SCHEDULER_ENABLE_MEMORY_SEM_B\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_SHAPER_DESCRIPTOR_MEMORY_STATIC_SHDS\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_SHARED_DEVICE_RATE_SHARED_DRM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_SLOW_SCALE_A_SSA\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_SLOW_SCALE_B_SSB\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_CAT_2_TC_CGM_MAP_NIF\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_CAT_2_TC_IQM_0_MAP_NIF\" no_wb=\"1\"/>\n\
        <mem name=\"CLPORT_WC_UCMEM_DATA\" no_read=\"1\"/>\n\
        <mem name=\"DRCA_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"DRCB_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"DRCC_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"DRCD_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"DRCE_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"DRCF_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"DRCG_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"DRCH_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_CONTEXT_MRU\" no_wb=\"1\"/>\n\
        <mem name=\"IHP_PTC_VIRTUAL_PORT_CONFIG\" no_wb=\"1\"/>\n\
        <mem name=\"IPST_IPS_0_CREDIT_ARBITER_FIFO\" no_wb=\"1\"/>\n\
        <mem name=\"IPS_QPM_1_NO_SYS_RED\" no_wb=\"1\"/>\n\
        <mem name=\"IPS_QPM_1_SYS_RED\" no_wb=\"1\"/>\n\
        <mem name=\"IPT_DBLF\" no_wb=\"1\"/>\n\
        <mem name=\"IQMT_BDBLL\" no_wb=\"1\"/>\n\
        <mem name=\"IRE_PORT_TO_BASE_ADDRESS_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_1\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_2\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_3\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_4\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_5\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_6\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_7\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_2_PP\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_SPECIAL_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_TDM_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"KAPS_TCM\" no_wb=\"1\"/>\n\
        <mem name=\"OLP_MEM_00000\" no_wb=\"1\"/>\n\
        <mem name=\"RTP_UNICAST_DISTRIBUTION_MEMORY_FOR_DATA_CELLS\" no_wb=\"1\"/>\n\
        <mem name=\"DRCA_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCB_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCC_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCD_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCE_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCF_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCG_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCH_DWF\" no_wb=\"1\"/>\n\
 </memories>\n\
</top>\n\
";

const char *arad_DebugSignals_ERPP_0="<?xml version=\"1.0\"?>\n\
<SignalInfo device=\"arad\">\n\
    <Signal>\n\
        <Attribute>Dst_System_Port</Attribute>\n\
        <Size>16</Size>\n\
        <From>PRP</From>\n\
        <To>Filter</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [186 : 171] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VSI_or_VRF</Attribute>\n\
        <Size>16</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [15 : 0] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [16 : 16] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_LIF</Attribute>\n\
        <Size>16</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [32 : 17] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_TM_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [40 : 33] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [48 : 41] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Header_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [84 : 81] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [88 : 85] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fabric_or_Egress_MC</Attribute>\n\
        <Size>1</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [89 : 89] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Eth_Type_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [93 : 90] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Eth_Tag_Format</Attribute>\n\
        <Size>5</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [98 : 94] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Dst_System_Port</Attribute>\n\
        <Size>16</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [114 : 99] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>DSP_Ptr</Attribute>\n\
        <Size>8</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [122 : 115] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Action_Profile_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [123 : 123] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n";

const char *arad_DebugSignals_ERPP_1="\
    <Signal>\n\
        <Attribute>Action_Profile_Index</Attribute>\n\
        <Size>3</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [126 : 124] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [0 : 0] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>System_Headers_Record</Attribute>\n\
        <Size>44</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [44 : 1] </Address>\n\
        <Expansion>SHR_ERPP_PMF</Expansion>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_TM_Port_Updated</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [45 : 45] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_TM_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [53 : 46] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [61 : 54] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Mirror_Profile</Attribute>\n\
        <Size>4</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [65 : 62] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Header_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [101 : 98] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fabric_or_Egress_MC</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [102 : 102] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Counter_Profile</Attribute>\n\
        <Size>3</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [121 : 119] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>COS_Profile</Attribute>\n\
        <Size>4</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [125 : 122] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Action_Profile_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [126 : 126] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Action_Profile_Index</Attribute>\n\
        <Size>3</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [129 : 127] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>ACE_Ptr</Attribute>\n\
        <Size>12</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits";

const char *arad_DebugSignals_ERPP_2=": [141 : 130] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>System_Headers_Record</Attribute>\n\
        <Size>341</Size>\n\
        <From>Parser</From>\n\
        <To>DSPM</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [255 : 1]  | {15'd4,16'd1} bits: [85 : 0] </Address>\n\
        <Expansion>SHR</Expansion>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>CUD</Attribute>\n\
        <Size>16</Size>\n\
        <From>DSPM</From>\n\
        <To>PRP</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [209 : 194] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
</SignalInfo>\n\
";

const char *arad_DebugSignals_ETPP_0="<?xml version=\"1.0\"?>\n\
<SignalInfo device=\"arad\">\n\
    <Signal>\n\
        <Attribute>System_Headers_Record</Attribute>\n\
        <Size>341</Size>\n\
        <From>Parser</From>\n\
        <To>PRP</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [255 : 0] | {15'd2,16'd1} bits: [84 : 0]</Address>\n\
        <Expansion>SHR</Expansion>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>PP_PCT_Data</Attribute>\n\
        <Size>106</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [168 : 63]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_3_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [38 : 38]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_3</Attribute>\n\
        <Size>97</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [135 : 39]</Address>\n\
        <Expansion>EES_Action</Expansion>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_2_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [136 : 136]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_2</Attribute>\n\
        <Size>97</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [233 : 137]</Address>\n\
        <Expansion>EES_Action</Expansion>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_1_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [234 : 234]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_1</Attribute>\n\
        <Size>97</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [255 : 235] | {15'd4,16'd2} bits: [75 : 0]</Address>\n\
        <Expansion>EES_Action</Expansion>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_0_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [76 : 76]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_0</Attribute>\n\
        <Size>24</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [100 : 77]</Address>\n\
        <Expansion>EES_Action_Short</Expansion>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_DSCP_EXP</Attribute>\n\
        <Size>8</Size>\n\
        <From>Term</From>\n\
        <To>Fwd</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd5,16'd0} bits: [178 : 171]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_TM_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>Fwd</From>\n\
        <To>Encap</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [42 : 35]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>Fwd</From>\n\
        <To>Encap</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [50 : 43]</Address>\n\
        <Perm>1</Perm>\n\
    ";

const char *arad_DebugSignals_ETPP_1="</Signal>\n\
    <Signal>\n\
        <Attribute>Out_DSCP_EXP</Attribute>\n\
        <Size>8</Size>\n\
        <From>Fwd</From>\n\
        <To>Encap</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [74 : 67]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VSI</Attribute>\n\
        <Size>16</Size>\n\
        <From>Encap</From>\n\
        <To>LL</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd8,16'd0} bits: [15 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_LIF</Attribute>\n\
        <Size>16</Size>\n\
        <From>Encap</From>\n\
        <To>LL</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd8,16'd0} bits: [65 : 50]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_DSCP_EXP</Attribute>\n\
        <Size>8</Size>\n\
        <From>Encap</From>\n\
        <To>LL</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd8,16'd0} bits: [73 : 66]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>PRGE_Instruction_1_Index</Attribute>\n\
        <Size>6</Size>\n\
        <From>PRGE</From>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd11,16'd0} bits: [29 : 24]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EVEC_Table_Index</Attribute>\n\
        <Size>8</Size>\n\
        <From>LL</From>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd11,16'd0} bits: [88 : 81]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>ESEM_Key</Attribute>\n\
        <Size>37</Size>\n\
        <From>LL</From>\n\
        <To>ESEM</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd11,16'd0} bits: [137 : 101]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>DSCP_Remark_Index</Attribute>\n\
        <Size>13</Size>\n\
        <From>Encap</From>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd11,16'd0} bits: [247 : 235]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Exp_Remark_Index</Attribute>\n\
        <Size>7</Size>\n\
        <From>Encap</From>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd11,16'd0} bits: [254 : 248]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
</SignalInfo>\n\
";

const char *arad_DebugSignals_IRPP_0="<?xml version=\"1.0\"?>\n\
<SignalInfo device=\"arad\">\n\
    <Signal>\n\
        <Attribute>Parser_Leaf_Context</Attribute>\n\
        <Size>4</Size>\n\
        <From>Parser</From>\n\
        <To>LL</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd2} bits: [60 : 57]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Code</Attribute>\n\
        <Size>6</Size>\n\
        <From>Parser</From>\n\
        <To>LL</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd2} bits: [66 : 61]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Parser_Program_Ptr</Attribute>\n\
        <Size>4</Size>\n\
        <From>Port Termination</From>\n\
        <To>Parser</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd2} bits: [71 : 68]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Header_Size</Attribute>\n\
        <Size>7</Size>\n\
        <From>NIF</From>\n\
        <To>Port Termination</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd2} bits: [89 : 83]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Header</Attribute>\n\
        <Size>1024</Size>\n\
        <From>NIF</From>\n\
        <To>Port Termination</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd2} bits: [255 : 90] | {15'd1,16'd3} bits: [255 : 0] | {15'd1,16'd4} bits: [255 : 0] | {15'd1,16'd5} bits: [255 : 0] | {15'd1,16'd6} bits: [89 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Qualifier</Attribute>\n\
        <Size>55</Size>\n\
        <From>Parser</From>\n\
        <To>LL</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd6} bits: [147 : 93]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Header_Offset</Attribute>\n\
        <Size>42</Size>\n\
        <From>Parser</From>\n\
        <To>LL</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd6} bits: [190 : 149]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Src_System_Port</Attribute>\n\
        <Size>16</Size>\n\
        <From>Port Termination</From>\n\
        <To>Parser</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd6} bits: [206 : 191]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Port_Termination_Context</Attribute>\n\
        <Size>8</Size>\n\
        <From>NIF</From>\n\
        <To>Port Termination</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd6} bits: [218 : 211]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>Port Termination</From>\n\
        <To>Parser</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd6} bits: [226 : 219]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Initial_VID</Attribute>\n\
        <Size>12</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd0} bits: [11 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Strength</Attribute>\n\
        <Size>2</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd0} bits: [42 : 41]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Code</Attribute>\n\
        <Size>8</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd0} bits: [50 : 43]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LL_Mirror_Profile</Attribute>\n\
   ";

const char *arad_DebugSignals_IRPP_1="     <Size>4</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd0} bits: [55 : 52]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_TC</Attribute>\n\
        <Size>3</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd0} bits: [102 : 100]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_Strength</Attribute>\n\
        <Size>3</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd0} bits: [105 : 103]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_DP</Attribute>\n\
        <Size>2</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd0} bits: [107 : 106]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_CPU_Trap_Qualifier</Attribute>\n\
        <Size>16</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd0} bits: [123 : 108]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_CPU_Trap_Code</Attribute>\n\
        <Size>8</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd0} bits: [131 : 124]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Outer_VID</Attribute>\n\
        <Size>12</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd4} bits: [247 : 236]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Inner_VID</Attribute>\n\
        <Size>12</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd4} bits: [255 : 249] | {15'd3,16'd5} bits: [4 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd5} bits: [16 : 9]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_TC</Attribute>\n\
        <Size>3</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [58 : 56]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_DP</Attribute>\n\
        <Size>2</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [62 : 61]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VSI</Attribute>\n\
        <Size>16</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [192 : 177]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VRF</Attribute>\n\
        <Size>12</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [204 : 193]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [211 : 208]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TRILL_MC</Attribute>\n\
        <Size>1</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockI";

const char *arad_DebugSignals_IRPP_2="D>\n\
        <Address>{15'd4,16'd1} bits: [34 : 34]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Strength</Attribute>\n\
        <Size>2</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [54 : 53]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Code</Attribute>\n\
        <Size>8</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [62 : 55]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Code</Attribute>\n\
        <Size>6</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [141 : 136]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_LIF</Attribute>\n\
        <Size>16</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [157 : 142]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LL_Mirror_Profile</Attribute>\n\
        <Size>4</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [163 : 160]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Incoming_Tag_Structure</Attribute>\n\
        <Size>4</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [212 : 209]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_LIF</Attribute>\n\
        <Size>16</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [245 : 230]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_Strength</Attribute>\n\
        <Size>3</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [16 : 14]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_Dst</Attribute>\n\
        <Size>19</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [35 : 17]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_CPU_Trap_Qualifier</Attribute>\n\
        <Size>16</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [51 : 36]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_CPU_Trap_Code</Attribute>\n\
        <Size>8</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [59 : 52]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EEI</Attribute>\n\
        <Size>24</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [83 : 60]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>COS_Profile</Attribute>\n\
        <Size>6</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [133 : 128]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Terminated_DSCP_EXP</Attribute>\n\
        <Size>8</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [152 : 145]</Address>\n\
        <Perm>1</Per";

const char *arad_DebugSignals_IRPP_3="m>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Offset_Index</Attribute>\n\
        <Size>3</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [213 : 211]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Offset_Extension</Attribute>\n\
        <Size>2</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [215 : 214]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [219 : 216]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LL_LEM_Result</Attribute>\n\
        <Size>43</Size>\n\
        <From>LEM</From>\n\
        <To>LL</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd21,16'd0} bits: [44 : 2]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LL_LEM_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>LEM</From>\n\
        <To>LL</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd21,16'd0} bits: [45 : 45]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_Processing_Profile</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [2 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_B_Result</Attribute>\n\
        <Size>16</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [18 : 3]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_B_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [19 : 19]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_A_Result</Attribute>\n\
        <Size>16</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [35 : 20]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_A_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [36 : 36]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VSI_Profile</Attribute>\n\
        <Size>4</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [40 : 37]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VSI</Attribute>\n\
        <Size>16</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [56 : 41]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VRF</Attribute>\n\
        <Size>12</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [68 : 57]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VLAN_Edit_Cmd</Attribute>\n\
        <Size>34</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [102 : 69]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>User_Priority</Attribute>\n\
        <Size>3</Siz";

const char *arad_DebugSignals_IRPP_4="e>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [105 : 103]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Unknown_Addr</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [106 : 106]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [110 : 107]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_Processing_Profile</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [113 : 111]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_B_Result</Attribute>\n\
        <Size>16</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [129 : 114]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_B_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [130 : 130]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_A_Result</Attribute>\n\
        <Size>16</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [146 : 131]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_A_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [147 : 147]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Traps_1_Result</Attribute>\n\
        <Size>40</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [187 : 148]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Traps_1_Match</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [188 : 188]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Traps_0_Result</Attribute>\n\
        <Size>40</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [228 : 189]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Traps_0_Match</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [229 : 229]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Result</Attribute>\n\
        <Size>40</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [255 : 230] | {15'd0,16'd1} bits: [13 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Match</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd1} bits: [14 : 14]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>STP_State</Attribute>\n\
        <Size>2</Size>\n\
        <From>FL";

const char *arad_DebugSignals_IRPP_5="P</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd1} bits: [16 : 15]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Src_System_Port</Attribute>\n\
        <Size>16</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd1} bits: [32 : 17]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Strength</Attribute>\n\
        <Size>2</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd1} bits: [34 : 33]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Code</Attribute>\n\
        <Size>8</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd1} bits: [42 : 35]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>RPF_Dst_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd1} bits: [43 : 43]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>RPF_Dst</Attribute>\n\
        <Size>19</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd1} bits: [62 : 44]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Parser_Leaf_Context</Attribute>\n\
        <Size>4</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd1} bits: [66 : 63]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_is_IEEE1588</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd1} bits: [67 : 67]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_is_Compatible_MC</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd1} bits: [68 : 68]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_is_BOOTP_DHCP</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd1} bits: [69 : 69]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Header_Size</Attribute>\n\
        <Size>7</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd1} bits: [76 : 70]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Header</Attribute>\n\
        <Size>1024</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd1} bits: [255 : 77] | {15'd0,16'd2} bits: [255 : 0] | {15'd0,16'd3} bits: [255 : 0] | {15'd0,16'd4} bits: [255 : 0] | {15'd0,16'd5} bits: [76 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Qualifier_0</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd5} bits: [79 : 77]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Qualifier</Attribute>\n\
        <Size>55</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd5} bits: [134 : 80]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attri";

const char *arad_DebugSignals_IRPP_6="bute>Orientation_is_Hub</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd5} bits: [135 : 135]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Up_MEP</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd5} bits: [136 : 136]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Sub_Type</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd5} bits: [139 : 137]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Stamp_Offset</Attribute>\n\
        <Size>7</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd5} bits: [146 : 140]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Offset</Attribute>\n\
        <Size>7</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd5} bits: [153 : 147]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Meter_Disable</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd5} bits: [154 : 154]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_ID</Attribute>\n\
        <Size>17</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd5} bits: [171 : 155]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_Lookup_Result</Attribute>\n\
        <Size>15</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd5} bits: [187 : 173]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_Lookup_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd5} bits: [188 : 188]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_Lookup_Result</Attribute>\n\
        <Size>15</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd5} bits: [203 : 189]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_Lookup_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd5} bits: [204 : 204]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LL_Mirror_Profile</Attribute>\n\
        <Size>4</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd5} bits: [208 : 205]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_2nd_Result</Attribute>\n\
        <Size>43</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd5} bits: [251 : 209]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_2nd_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd5} bits: [252 : 252]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_1st_Result</Attribute>\n\
        ";

const char *arad_DebugSignals_IRPP_7="<Size>43</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd5} bits: [255 : 253] | {15'd0,16'd6} bits: [39 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_1st_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd6} bits: [40 : 40]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_or_Transplant</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd6} bits: [41 : 41]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_Key</Attribute>\n\
        <Size>63</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd6} bits: [104 : 42]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_Data</Attribute>\n\
        <Size>40</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd6} bits: [144 : 105]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Ingress_Learn_Enable</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd6} bits: [145 : 145]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Incoming_Tag_Structure</Attribute>\n\
        <Size>4</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd6} bits: [149 : 146]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_TTL</Attribute>\n\
        <Size>8</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd6} bits: [157 : 150]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_RIF</Attribute>\n\
        <Size>12</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd6} bits: [169 : 158]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_LIF_Profile</Attribute>\n\
        <Size>4</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd6} bits: [173 : 170]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_LIF</Attribute>\n\
        <Size>16</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd6} bits: [189 : 174]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_DSCP_EXP</Attribute>\n\
        <Size>8</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd6} bits: [197 : 190]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Header_Offset</Attribute>\n\
        <Size>7</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd6} bits: [204 : 198]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Enc</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd6} bits: [205 : 205]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Compensate_Time_Stamp</Attribute>\n\
        <Size>1</Size>\n\
        <From";

const char *arad_DebugSignals_IRPP_8=">FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd6} bits: [206 : 206]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Header_Offset</Attribute>\n\
        <Size>42</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd6} bits: [250 : 209]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Processing_Profile</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd6} bits: [253 : 251]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Offset_Index</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd6} bits: [255 : 254] | {15'd0,16'd7} bits: [0 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Offset_Extension</Attribute>\n\
        <Size>2</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd7} bits: [2 : 1]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd7} bits: [6 : 3]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_TC</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd7} bits: [9 : 7]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_Strength</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd7} bits: [12 : 10]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_Meter_TC</Attribute>\n\
        <Size>2</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd7} bits: [14 : 13]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_DP</Attribute>\n\
        <Size>2</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd7} bits: [16 : 15]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_Dst</Attribute>\n\
        <Size>19</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd7} bits: [35 : 17]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_CPU_Trap_Qualifier</Attribute>\n\
        <Size>16</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd7} bits: [51 : 36]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_CPU_Trap_Code</Attribute>\n\
        <Size>8</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd7} bits: [59 : 52]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>FID</Attribute>\n\
        <Size>15</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd7} bits: [74 : 60]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>KBP_Result_LSB</Attribute>\n\
        <Size>128</Size>\n\
        <From>FLP</From>\n\
        <T";

const char *arad_DebugSignals_IRPP_9="o>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd7} bits: [202 : 75]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>KBP_Error</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd7} bits: [203 : 203]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Egress_Learn_Enable</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd7} bits: [204 : 204]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EEI</Attribute>\n\
        <Size>24</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd7} bits: [228 : 205]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Counter_B_Update</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd7} bits: [229 : 229]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Counter_A_Update</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd7} bits: [230 : 230]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Counter_B_Ptr</Attribute>\n\
        <Size>21</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd7} bits: [251 : 231]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Counter_A_Ptr</Attribute>\n\
        <Size>21</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd7} bits: [255 : 252] | {15'd0,16'd8} bits: [16 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Code</Attribute>\n\
        <Size>6</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd8} bits: [22 : 17]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_LIF</Attribute>\n\
        <Size>16</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd8} bits: [38 : 23]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Port_Termination_Context</Attribute>\n\
        <Size>8</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd8} bits: [46 : 39]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd8} bits: [54 : 47]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Counter</Attribute>\n\
        <Size>32</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [31 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>KBP_Key</Attribute>\n\
        <Size>1024</Size>\n\
        <From>FLP</From>\n\
        <To>KBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd3,16'd0} bits: [255 : 8] | {15'd3,16'd1} bits: [255 : 0] | {15'd3,16'd2} bits: [255 : 0] | {15'd3,16'd3} bits: [255 : 0] | {15'd3,16'd4} bits: [7 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>KBP_Result_LSB</Attribute";

const char *arad_DebugSignals_IRPP_10=">\n\
        <Size>128</Size>\n\
        <From>KBP</From>\n\
        <To>FLP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [128 : 1]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VSI_VTT</Attribute>\n\
        <Size>16</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd0} bits: [15 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Header</Attribute>\n\
        <Size>1024</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd0} bits: [255 : 16] | {15'd9,16'd1} bits: [255 : 0] | {15'd9,16'd2} bits: [255 : 0] | {15'd9,16'd3} bits: [255 : 0] | {15'd9,16'd4} bits: [15 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Qualifier</Attribute>\n\
        <Size>55</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd4} bits: [70 : 16]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VSI_LB</Attribute>\n\
        <Size>16</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd4} bits: [86 : 71]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Header</Attribute>\n\
        <Size>1024</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd4} bits: [255 : 87] | {15'd9,16'd5} bits: [255 : 0] | {15'd9,16'd6} bits: [255 : 0] | {15'd9,16'd7} bits: [255 : 0] | {15'd9,16'd8} bits: [86 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Qualifier</Attribute>\n\
        <Size>55</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd8} bits: [141 : 87]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Header_Offset</Attribute>\n\
        <Size>42</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd8} bits: [183 : 142]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Offset_Index</Attribute>\n\
        <Size>3</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd8} bits: [186 : 184]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Offset_Extension</Attribute>\n\
        <Size>2</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd8} bits: [188 : 187]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VSI_ACL</Attribute>\n\
        <Size>16</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd8} bits: [204 : 189]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VRF</Attribute>\n\
        <Size>12</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd8} bits: [216 : 205]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Vlan_Edit_Cmd</Attribute>\n\
        <Size>34</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd8} bits: [250 : 217]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>User_Priority</Attribute>\n\
        <Size>3</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>2";

const char *arad_DebugSignals_IRPP_11="1</BlockID>\n\
        <Address>{15'd9,16'd8} bits: [253 : 251]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>User_Header2</Attribute>\n\
        <Size>32</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd8} bits: [255 : 254] | {15'd9,16'd9} bits: [29 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>User_Header1</Attribute>\n\
        <Size>32</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [61 : 30]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Unknown_Addr</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [62 : 62]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>System_Header_Profile_Index</Attribute>\n\
        <Size>4</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [66 : 63]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Statistics_Tag</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [74 : 67]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Stacking_Route_History_Bitmap</Attribute>\n\
        <Size>16</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [90 : 75]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>St_Vsq_Pointer</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [98 : 91]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Src_System_Port</Attribute>\n\
        <Size>16</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [114 : 99]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Strength</Attribute>\n\
        <Size>2</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [116 : 115]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Code</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [124 : 117]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Sequence_Number_Tag</Attribute>\n\
        <Size>16</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [140 : 125]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Rpf_Dst_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [141 : 141]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Rpf_Dst</Attribute>\n\
        <Size>19</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [160 : 142]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>PPH_Type</Attribute>\n\
        <Size>2</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>";

const char *arad_DebugSignals_IRPP_12="{15'd9,16'd9} bits: [162 : 161]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Is_IEEE1588</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [163 : 163]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Is_Bootp_DHCP</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [164 : 164]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_Mirror_Disable</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [165 : 165]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_LIF</Attribute>\n\
        <Size>16</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [181 : 166]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Orientation_Is_Hub</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [182 : 182]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Oam_Up_Mep</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [183 : 183]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Oam_Sub_Type</Attribute>\n\
        <Size>3</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [186 : 184]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Oam_Stamp_Offset</Attribute>\n\
        <Size>7</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [193 : 187]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Oam_Offset</Attribute>\n\
        <Size>7</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [200 : 194]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Mirror_Action</Attribute>\n\
        <Size>4</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [204 : 201]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Mem_Soft_Error</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [205 : 205]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_Or_Transplant</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [206 : 206]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_Key</Attribute>\n\
        <Size>63</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [255 : 207] | {15'd9,16'd10} bits: [13 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_Data</Attribute>\n\
        <Size>40</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd10} bits: [53 : 14]</A";

const char *arad_DebugSignals_IRPP_13="ddress>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Lag_LB_Key_Packet_Data</Attribute>\n\
        <Size>20</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd10} bits: [73 : 54]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Ingress_Shaping_Dst</Attribute>\n\
        <Size>19</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd10} bits: [92 : 74]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Ingress_Learn_Enable</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd10} bits: [93 : 93]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_TTL</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd10} bits: [101 : 94]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_RIF</Attribute>\n\
        <Size>12</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd10} bits: [113 : 102]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd10} bits: [121 : 114]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_LIF</Attribute>\n\
        <Size>16</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd10} bits: [137 : 122]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_DSCP_EXP</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd10} bits: [145 : 138]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Ignore_Cp</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd10} bits: [146 : 146]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Header_Offset</Attribute>\n\
        <Size>7</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd10} bits: [153 : 147]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Enc</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd10} bits: [154 : 154]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Compensate_Time_Stamp</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd10} bits: [155 : 155]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Cmd</Attribute>\n\
        <Size>2</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd10} bits: [157 : 156]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Offset_Index</Attribute>\n\
        <Size>3</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd10} bits: [160 : 158]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>";

const char *arad_DebugSignals_IRPP_14="\n\
    <Signal>\n\
        <Attribute>Fwd_Offset_Fix</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd10} bits: [166 : 161]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Header_Enc</Attribute>\n\
        <Size>2</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd10} bits: [168 : 167]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd10} bits: [172 : 169]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action</Attribute>\n\
        <Size>129</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd10} bits: [255 : 173] | {15'd9,16'd11} bits: [45 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Exclude_Src_Action</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd11} bits: [46 : 46]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Egress_Learn_Enable</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd11} bits: [47 : 47]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EEI</Attribute>\n\
        <Size>24</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd11} bits: [71 : 48]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>ECMP_LB_Key_Packet_Data</Attribute>\n\
        <Size>20</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd11} bits: [91 : 72]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Bytes_To_Remove_Header</Attribute>\n\
        <Size>2</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd11} bits: [93 : 92]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Bytes_To_Remove_Fix</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd11} bits: [99 : 94]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Parser_Leaf_Context</Attribute>\n\
        <Size>4</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd11} bits: [103 : 100]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd11} bits: [117 : 110]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_Data</Attribute>\n\
        <Size>40</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd10,16'd0} bits: [59 : 20]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VLAN_Edit_Cmd</Attribute>\n\
        <Size>34</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd10,16'd0} bits: [145 : 112]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
  ";

const char *arad_DebugSignals_IRPP_15="      <Attribute>Out_LIF</Attribute>\n\
        <Size>16</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd10,16'd1} bits: [30 : 15]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_Or_Transplant</Attribute>\n\
        <Size>1</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd10,16'd1} bits: [48 : 48]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_Key</Attribute>\n\
        <Size>63</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd10,16'd1} bits: [111 : 49]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Ingress_Learn_Enable</Attribute>\n\
        <Size>1</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd10,16'd1} bits: [147 : 147]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action</Attribute>\n\
        <Size>129</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd10,16'd2} bits: [227 : 99]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Egress_Learn_Enable</Attribute>\n\
        <Size>1</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd10,16'd2} bits: [229 : 229]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EEI</Attribute>\n\
        <Size>24</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd10,16'd2} bits: [253 : 230]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TM_Cmd</Attribute>\n\
        <Size>310</Size>\n\
        <From>LBP</From>\n\
        <To>ITM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd12,16'd0} bits: [255 : 0] | {15'd12,16'd1} bits: [53 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Key_7</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd17,16'd0} bits: [159 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Profile_Index_7</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd17,16'd0} bits: [165 : 160]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Key_6</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd17,16'd0} bits: [255 : 166] | {15'd17,16'd1} bits: [69 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Profile_Index_6</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd17,16'd1} bits: [75 : 70]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Key_5</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd17,16'd1} bits: [235 : 76]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Profile_Index_5</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd17,16'd1} bits: [241 : 236]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>";

const char *arad_DebugSignals_IRPP_16="\n\
        <Attribute>TCAM_Key_4</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd17,16'd1} bits: [255 : 242] | {15'd17,16'd2} bits: [145 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Profile_Index_4</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd17,16'd2} bits: [151 : 146]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Key_3</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd17,16'd2} bits: [255 : 152] | {15'd17,16'd3} bits: [55 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Profile_Index_3</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd17,16'd3} bits: [61 : 56]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Key_2</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd17,16'd3} bits: [221 : 62]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Profile_Index_2</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd17,16'd3} bits: [227 : 222]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Key_1</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd17,16'd3} bits: [255 : 228] | {15'd17,16'd4} bits: [131 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Profile_Index_1</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd17,16'd4} bits: [137 : 132]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Key_0</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd17,16'd4} bits: [255 : 138] | {15'd17,16'd5} bits: [41 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Profile_Index_0</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd17,16'd5} bits: [47 : 42]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Mem_Soft_Error</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd18,16'd0} bits: [0 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Action_7</Attribute>\n\
        <Size>40</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd18,16'd0} bits: [40 : 1]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Action_Match_7</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd18,16'd0} bits: [41 : 41]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Mem_Soft_Error_6</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Addre";

const char *arad_DebugSignals_IRPP_17="ss>{15'd18,16'd0} bits: [42 : 42]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Action_6</Attribute>\n\
        <Size>40</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd18,16'd0} bits: [82 : 43]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Action_Match_6</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd18,16'd0} bits: [83 : 83]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Mem_Soft_Error_5</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd18,16'd0} bits: [84 : 84]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Action_5</Attribute>\n\
        <Size>40</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd18,16'd0} bits: [124 : 85]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Action_Match_5</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd18,16'd0} bits: [125 : 125]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Mem_Soft_Error_4</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd18,16'd0} bits: [126 : 126]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Action_4</Attribute>\n\
        <Size>40</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd18,16'd0} bits: [166 : 127]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Action_Match_4</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd18,16'd0} bits: [167 : 167]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Mem_Soft_Error_3</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd18,16'd0} bits: [168 : 168]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Action_3</Attribute>\n\
        <Size>40</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd18,16'd0} bits: [208 : 169]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Action_Match_3</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd18,16'd0} bits: [209 : 209]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Mem_Soft_Error_2</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd18,16'd0} bits: [210 : 210]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Action_2</Attribute>\n\
        <Size>40</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd18,16'd0} bits: [250 : 211]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Action_Match_2</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd18,16'";

const char *arad_DebugSignals_IRPP_18="d0} bits: [251 : 251]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Mem_Soft_Error_1</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd18,16'd0} bits: [252 : 252]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Action_1</Attribute>\n\
        <Size>40</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd18,16'd0} bits: [255 : 253] | {15'd18,16'd1} bits: [36 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Action_Match_1</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd18,16'd1} bits: [37 : 37]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Mem_Soft_Error_0</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd18,16'd1} bits: [38 : 38]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Action_0</Attribute>\n\
        <Size>40</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd18,16'd1} bits: [78 : 39]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Action_Match_0</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd18,16'd1} bits: [79 : 79]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_2nd_Result</Attribute>\n\
        <Size>43</Size>\n\
        <From>LEM</From>\n\
        <To>FLP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd21,16'd0} bits: [42 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_2nd_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>LEM</From>\n\
        <To>FLP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd21,16'd0} bits: [45 : 45]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_1st_Result</Attribute>\n\
        <Size>43</Size>\n\
        <From>LEM</From>\n\
        <To>FLP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd21,16'd0} bits: [88 : 46]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_2nd_Key</Attribute>\n\
        <Size>74</Size>\n\
        <From>FLP</From>\n\
        <To>LEM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd22,16'd0} bits: [116 : 43]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_1st_Key</Attribute>\n\
        <Size>74</Size>\n\
        <From>FLP</From>\n\
        <To>LEM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd22,16'd0} bits: [234 : 161]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
</SignalInfo>\n\
";

const char *arad_PP_0="<?xml version=\"1.0\" encoding=\"UTF-8\"?>\n\
<top device=\"arad\" expansion=\"SignalStructures.xml\">\n\
    <block-list>\n\
        <block name=\"IRPP\" debug-signals=\"DebugSignals-IRPP.xml\">\n\
            <stage name=\"NIF\"/>\n\
            <stage name=\"Port Termination\"/>\n\
            <stage name=\"Parser\" programmable=\"macro\"/>\n\
            <stage name=\"LL\"/>\n\
            <stage name=\"VT\" programmable=\"klear\">\n\
               <db name=\"ISEM_A\" access-num=\"1\"/>\n\
               <db name=\"ISEM_B\"/>\n\
               <db name=\"TCAM\"/>\n\
            </stage>\n\
            <stage name=\"TT\" programmable=\"klear\">\n\
               <db name=\"ISEM_A\" access-num=\"1\"/>\n\
               <db name=\"ISEM_B\"/>\n\
               <db name=\"TCAM\"/>\n\
            </stage>\n\
            <stage name=\"FLP\" programmable=\"klear\" stage-qualifier=\"External\">\n\
               <db name=\"LEM\" access-num=\"2\" group-mode=\"ExactMatch\"/>\n\
               <db name=\"KAPS\" access-num=\"2\"/>\n\
               <db name=\"TCAM\" access-num=\"2\" group-mode=\"Auto\"/>\n\
               <db name=\"KBP\" access-num=\"1\"/>\n\
            </stage>\n\
            <stage name=\"PMF\" programmable=\"klear\" stage-qualifier=\"Ingress\">\n\
               <db name=\"KAPS\" access-num=\"2\"/>\n\
               <db name=\"TCAM\" access-num=\"2\" group-mode=\"Auto\"/>\n\
            </stage>\n\
            <stage name=\"FER\"/>\n\
            <stage name=\"LBP\"/>\n\
            <stage name=\"ITM\"/>\n\
        </block>\n\
        <block name=\"ERPP\" debug-signals=\"DebugSignals-ERPP.xml\">\n\
            <stage name=\"Fab\"/>\n\
            <stage name=\"Parser\"/>\n\
            <stage name=\"DSPM\"/>\n\
            <stage name=\"PRP\"/>\n\
            <stage name=\"Filter\"/>\n\
            <stage name=\"PMF\" programmable=\"klear\" stage-qualifier=\"Egress\">\n\
                 <db name=\"TCAM\" access-num=\"2\" group-mode=\"Auto\"/>\n\
            </stage>\n\
            <stage name=\"TM Action\"/>\n\
            <stage name=\"ETM\"/>\n\
        </block>\n\
        <block name=\"ETPP\" debug-signals=\"DebugSignals-ETPP.xml\">\n\
            <stage name=\"ETM\"/>\n\
            <stage name=\"Parser\"/>\n\
            <stage name=\"PRP\"/>\n\
            <stage name=\"Term\"/>\n\
            <stage name=\"Fwd\"/>\n\
            <stage name=\"Encap\"/>\n\
            <stage name=\"LL\"/>\n\
            <stage name=\"PRGE\" programmable=\"editor\"/>\n\
            <stage name=\"NIF\"/>\n\
        </block>\n\
        <block name=\"Memories\">\n\
            <stage name=\"ISEM_A\"/>\n\
            <stage name=\"ISEM_B\"/>\n\
            <stage name=\"TCAM\"/>\n\
            <stage name=\"LEM\"/>\n\
            <stage name=\"OEM_A\"/>\n\
            <stage name=\"OEM_B\"/>\n\
            <stage name=\"ESEM\"/>\n\
            <stage name=\"KAPS\"/>\n\
            <stage name=\"KBP\"/>\n\
            <stage name=\"FEC Table\"/>\n\
            <stage name=\"VSI Table\"/>\n\
            <stage name=\"VLAN Table\"/>\n\
            <stage name=\"EEDB\"/>\n\
        </block>\n\
    </block-list>\n\
</top>\n\
";

const char *arad_SignalStructures_0="<?xml version=\"1.0\" encoding=\"UTF-8\"?>\n\
<top device=\"arad\">\n\
    <signal-structures>\n\
        <structure name=\"VLAN_Edit_Cmd\" size=\"34\" perm=\"1\">\n\
            <field name=\"VID_1\" bits=\"11:0\"/>\n\
            <field name=\"VID_2\" bits=\"23:12\"/>\n\
            <field name=\"DEI\" bits=\"24:24\"/>\n\
            <field name=\"PCP\" bits=\"27:25\"/>\n\
            <field name=\"Cmd\" bits=\"33:28\"/>\n\
        </structure>\n\
        <structure name=\"Fwd_Action_Dst_Flow\" size=\"19\" perm=\"1\">\n\
            <field name=\"Flow_ID\" bits=\"16:0\"/>\n\
            <field name=\"Type_Flow\" bits=\"18:17\"/>\n\
        </structure>\n\
        <structure name=\"Fwd_Action_Dst_MC\" size=\"19\" perm=\"1\">\n\
            <field name=\"MC_ID\" bits=\"15:0\"/>\n\
            <field name=\"MC_Flag\" bits=\"16:16\"/>\n\
            <field name=\"Enc_Type\" bits=\"18:17\"/>\n\
        </structure>\n\
        <structure name=\"Fwd_Action_Dst_FEC\" size=\"19\" perm=\"1\">\n\
            <field name=\"FEC_Ptr\" bits=\"14:0\"/>\n\
            <field name=\"FEC_Flag\" bits=\"15:15\"/>\n\
            <field name=\"MC_Flag\" bits=\"16:16\"/>\n\
            <field name=\"Enc_Type\" bits=\"18:17\"/>\n\
        </structure>\n\
        <structure name=\"Fwd_Action_Dst_DSPA\" size=\"19\" perm=\"1\">\n\
            <field name=\"Dst_System_Port_Aggr\" bits=\"15:0\"/>\n\
            <field name=\"MC_Flag\" bits=\"16:16\"/>\n\
            <field name=\"Enc_Type\" bits=\"18:17\"/>\n\
        </structure>\n\
        <structure name=\"Fwd_Action_Dst_Trap\" size=\"19\" perm=\"1\">\n\
            <field name=\"Trap_ID\" bits=\"07:00\"/>\n\
            <field name=\"Snoop_Action_Profile\" bits=\"11:08\"/>\n\
            <field name=\"Fwd_Strength\" bits=\"14:12\"/>\n\
            <field name=\"Snoop_Strength\" bits=\"16:15\"/>\n\
            <field name=\"Enc_Type\" bits=\"18:17\"/>\n\
        </structure>\n\
        <structure name=\"Fwd_Action_Dst\" size=\"19\" expansion=\"Dynamic\" perm=\"1\">\n\
            <option expansion=\"Fwd_Action_Dst_Flow\" Enc_Type=\"3\"/>\n\
            <option expansion=\"Fwd_Action_Dst_MC\" Enc_Type=\"2\" MC_Flag=\"1\"/>\n\
            <option expansion=\"Fwd_Action_Dst_FEC\" Enc_Type=\"1\" MC_Flag=\"0\"/>\n\
            <option expansion=\"Fwd_Action_Dst_DSPA\" Enc_Type=\"2\" MC_Flag=\"0\"/>\n\
            <option expansion=\"Fwd_Action_Dst_Trap\" Enc_Type=\"0\"/>\n\
            <field name=\"MC_Flag\" bits=\"16:16\"/>\n\
            <field name=\"Enc_Type\" bits=\"18:17\"/>\n\
        </structure>\n\
        <structure name=\"PP_PCT_Data\" size=\"106\" perm=\"1\">\n\
            <field name=\"Acceptable_Frame_Type_Profile\" bits=\"1:0\"/>\n\
            <field name=\"Port_is_PBP\" bits=\"2:2\"/>\n\
            <field name=\"Egress_STP_Filter_Enable\" bits=\"3:3\"/>\n\
            <field name=\"Egress_VSI_Filter_Enable\" bits=\"4:4\"/>\n\
            <field name=\"Disable_Filter\" bits=\"5:5\"/>\n\
            <field name=\"Default_SEM_Result\" bits=\"21:6\"/>\n\
            <field name=\"Exp_Map_Profile\" bits=\"23:22\"/>\n\
            <field name=\"VLAN_Domain\" bits=\"31:24\"/>\n\
            <field name=\"CEP_C_VLAN_Edit\" bits=\"32:32\"/>\n\
            <field name=\"LLVP_Profile\" bits=\"35:33\"/>\n\
            <field name=\"MPLS_Eth_Type_Select\" bits=\"36:36\"/>\n\
            <field name=\"PRGE_Profile\" bits=\"40:37\"/>\n\
            <field name=\"PRGE_Var\" bits=\"72:41\"/>\n\
            <field name=\"Dst_System_Port\" bits=\"88:73\"/>\n\
            <field name=\"MTU\" bits=\"102:89\"/>\n\
            <field name=\"IEEE1588_MAC_Enable\" bits=\"103:103\"/>\n\
            <field name=\"OAM_Port_Profile\" bits=\"104:104\"/>\n\
            <field name=\"OSTS_Enable\" bits=\"105:105\"/>\n\
        </structure>\n\
        <structure name=\"SHR\" size=\"341\">\n\
            <field name=\"PPH_Learn_Extension\" bits=\"39:0\"/>\n\
            <field name=\"EEI_Extension\" bits=\"63:40\"/>\n\
";

const char *arad_SignalStructures_1="            <field name=\"FHEI_Extension\" bits=\"103:64\" expansion=\"Dynamic\">\n\
                <option expansion=\"FHEI_Bridge_3B\" PPH_Base.Fwd_Code=\"Bridge\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
                <option expansion=\"FHEI_Bridge_5B\" PPH_Base.Fwd_Code=\"Bridge\" PPH_Base.FHEI_Code=\"FHEI_5B\"/>\n\
                <option expansion=\"FHEI_CPU_TRAP_3B\" PPH_Base.Fwd_Code=\"CPU_TRAP\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
                <option expansion=\"FHEI_CPU_TRAP_5B\" PPH_Base.Fwd_Code=\"CPU_TRAP\" PPH_Base.FHEI_Code=\"FHEI_5B\"/>\n\
                <option expansion=\"FHEI_IP_Routed_3B\" PPH_Base.Fwd_Code=\"IPv4_UC_Routed\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
                <option expansion=\"FHEI_IP_Routed_3B\" PPH_Base.Fwd_Code=\"IPv4_MC_Routed\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
                <option expansion=\"FHEI_IP_Routed_3B\" PPH_Base.Fwd_Code=\"IPv6_UC_Routed\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
                <option expansion=\"FHEI_IP_Routed_3B\" PPH_Base.Fwd_Code=\"IPv6_MC_Routed\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
                <option expansion=\"FHEI_MPLS_3B\" PPH_Base.Fwd_Code=\"MPLS\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
                <option expansion=\"FHEI_MPLS_5B\" PPH_Base.Fwd_Code=\"MPLS\" PPH_Base.FHEI_Code=\"FHEI_5B\"/>\n\
                <option expansion=\"FHEI_TRILL_3B\" PPH_Base.Fwd_Code=\"TRILL\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
            </field>\n\
            <field name=\"PPH_Base\" bits=\"159:104\" condition=\"FTMH_Base.PPH_Type\"/>\n\
            <field name=\"OTSH\" bits=\"205:160\" expansion=\"Dynamic\">\n\
                <option expansion=\"OAM_Header\" OTSH_Type=\"OAM\"/>\n\
                <option expansion=\"IEEE1588v2_Header\" OTSH_Type=\"IEEE1588v2\"/>\n\
                <option expansion=\"Latency_Measurement_Header\" OTSH_Type=\"Latency_Measurement\"/>\n\
            </field>\n\
            <field name=\"OTSH_Type\" bits=\"207:206\"/>\n\
            <field name=\"Stacking_Extension\" bits=\"223:208\"/>\n\
            <field name=\"DSP_Extension\" bits=\"239:224\" condition=\"FTMH_Base.DSP_Extension_Valid\"/>\n\
            <field name=\"LB_Key_Extension\" bits=\"247:240\"/>\n\
            <field name=\"FTMH_Base\" bits=\"319:248\" perm=\"1\"/>\n\
            <field name=\"Format_Code\" bits=\"322:320\"/>\n\
            <field name=\"Value_1\" bits=\"330:323\"/>\n\
            <field name=\"Value_2\" bits=\"338:331\"/>\n\
            <field name=\"Exclude_Src\" bits=\"339:339\"/>\n\
            <field name=\"Drop\" bits=\"340:340\"/>\n\
        </structure>\n\
        <structure name=\"SHR_ERPP_PMF\" size=\"44\" perm=\"1\">\n\
            <field name=\"DSP_Ptr\" bits=\"7:0\"/>\n\
            <field name=\"Out_LIF\" bits=\"23:8\"/>\n\
            <field name=\"VSI_or_VRF\" bits=\"39:24\"/>\n\
            <field name=\"TC\" bits=\"42:40\"/>\n\
            <field name=\"Drop\" bits=\"43:43\"/>\n\
        </structure>\n\
        <structure name=\"EES_Action_Short\" size=\"24\" perm=\"1\">\n\
            <field name=\"EEI\" bits=\"23:0\"/>\n\
        </structure>\n\
        <structure name=\"EES_Action\" size=\"97\" perm=\"1\">\n\
            <field name=\"Type\" bits=\"3:0\"/>\n\
            <field name=\"EEDB_Ptr\" bits=\"19:4\"/>\n\
            <field name=\"EEDB_Entry\" bits=\"96:20\"/>\n\
        </structure>\n\
        <structure name=\"TM_Cmd\" size=\"310\" perm=\"1\">\n\
            <field name=\"Eth_Meter_Ptr\" bits=\"10:0\"/>\n\
            <field name=\"Learn_Info_Valid\" bits=\"11\"/>\n\
            <field name=\"Learn_Info\" bits=\"115:12\"/>\n\
            <fi_ld name=\"Learn_Info_Reserved\" bits=\"117:116\"/>\n\
            <field name=\"Dst_Valid\" bits=\"116\"/>\n\
            <field name=\"Snoop_Cmd\" bits=\"120:117\"/>\n\
            <field name=\"Mirror_Cmd\" bits=\"124:121\"/>\n\
            <field name=\"DP\" bits=\"126:125\"/>\n\
            <field name=\"TC\" bits=\"129:127\"/>\n\
            <field name=\"Dst\" bits=";

const char *arad_SignalStructures_2="\"147:130\" expansion=\"Fwd_Action_Dst\"/>\n\
            <field name=\"Ingress_is_Shaped\" bits=\"148\"/>\n\
            <field name=\"Ingress_Shaping_Dst\" bits=\"165:149\"/>\n\
            <field name=\"Eth_Enc\" bits=\"167:166\"/>\n\
            <field name=\"Eth_DA_Type\" bits=\"169:168\"/>\n\
            <field name=\"Statistics_Tag\" bits=\"187:170\"/>\n\
            <field name=\"St_VSQ_Ptr\" bits=\"195:188\"/>\n\
            <field name=\"Meter_Action\" bits=\"225:196\"/>\n\
            <field name=\"Counter_B_Ptr\" bits=\"241:226\" condition=\"Counter_B_Update\"/>\n\
            <field name=\"Counter_B_Update\" bits=\"242\"/>\n\
            <field name=\"Counter_A_Ptr\" bits=\"258:243\" condition=\"Counter_A_Update\"/>\n\
            <field name=\"Counter_A_Update\" bits=\"259\"/>\n\
            <field name=\"MTR_CNT_COMPENSATION\" bits=\"265:260\"/>\n\
            <field name=\"SEQUENCE_NUMBER\" bits=\"281:266\"/>\n\
            <field name=\"LAG_LB_Key\" bits=\"297:282\"/>\n\
            <field name=\"DP_Meter_Cmd\" bits=\"299:298\"/>\n\
            <field name=\"Ignore_CP\" bits=\"300\"/>\n\
            <field name=\"LAG_Member_Valid\" bits=\"301\"/>\n\
            <field name=\"Reserved\" bits=\"309:302\"/>\n\
        </structure>\n\
        <structure name=\"Fwd_Action\" size=\"129\" perm=\"1\">\n\
            <field name=\"Strength\" bits=\"2:0\"/>\n\
            <field name=\"Dst\" bits=\"21:3\" expansion=\"Fwd_Action_Dst\"/>\n\
            <field name=\"TC\" bits=\"24:22\"/>\n\
            <field name=\"DP\" bits=\"26:25\"/>\n\
            <field name=\"Meter_A_Update\" bits=\"27\"/>\n\
            <field name=\"Meter_A_Ptr\" bits=\"42:28\"/>\n\
            <field name=\"Meter_B_Update\" bits=\"43\"/>\n\
            <field name=\"Meter_B_Ptr\" bits=\"60:44\"/>\n\
            <field name=\"DP_Meter_Cmd\" bits=\"60:59\"/>\n\
            <field name=\"Counter_A_Update\" bits=\"61\"/>\n\
            <field name=\"Counter_A_Ptr\" bits=\"82:62\"/>\n\
            <field name=\"Counter_B_Update\" bits=\"83\"/>\n\
            <field name=\"Counter_B_Ptr\" bits=\"104:84\"/>\n\
            <field name=\"CPU_Trap_Code\" bits=\"112:105\"/>\n\
            <field name=\"CPU_Trap_Qualifier\" bits=\"128:113\"/>\n\
        </structure>\n\
        <structure name=\"Learn_Info\" size=\"104\" perm=\"1\">\n\
            <field name=\"MAC\" bits=\"47:0\"/>\n\
            <field name=\"FID\" bits=\"62:48\"/>\n\
            <field name=\"Payload\" bits=\"102:63\"/>\n\
            <field name=\"Learn_or_Transplant\" bits=\"103:103\"/>\n\
        </structure>\n\
        <structure name=\"Eth_Tag_Format\" size=\"5\" perm=\"1\">\n\
            <field name=\"Inner_Tag\" bits=\"1:0\" resolution=\"Tag_Encoding\"/>\n\
            <field name=\"Outer_Tag_is_Priority\" bits=\"2\"/>\n\
            <field name=\"Outer_Tag\" bits=\"4:3\" resolution=\"Tag_Encoding\"/>\n\
        </structure>\n\
        <structure name=\"Header_Offset\" size=\"42\" perm=\"1\">\n\
            <field name=\"Header_0\" bits=\"6:0\"/>\n\
            <field name=\"Header_1\" bits=\"13:7\"/>\n\
            <field name=\"Header_2\" bits=\"20:14\"/>\n\
            <field name=\"Header_3\" bits=\"27:21\"/>\n\
            <field name=\"Header_4\" bits=\"34:28\"/>\n\
            <field name=\"Header_5\" bits=\"41:35\"/>\n\
        </structure>\n\
        <structure name=\"PFQ\" size=\"11\" perm=\"1\">\n\
            <field name=\"Next_Protocol\" bits=\"10:7\"/>\n\
        </structure>\n\
        <structure name=\"Packet_Format_Qualifier\" size=\"55\" perm=\"1\">\n\
            <field name=\"Header_1\" bits=\"10:00\" expansion=\"PFQ\"/>\n\
            <field name=\"Header_2\" bits=\"21:11\" expansion=\"PFQ\"/>\n\
            <field name=\"Header_3\" bits=\"32:22\" expansion=\"PFQ\"/>\n\
            <field name=\"Header_4\" bits=\"43:33\" expansion=\"PFQ\"/>\n\
            <field name=\"Header_5\" bits=\"54:44\" expansion=\"PFQ\"/>\n\
        </structure>\n\
    </signal-struct";

const char *arad_SignalStructures_3="ures>\n\
    <signal-params>\n\
        <signal name=\"Tag_Encoding\" size=\"2\">\n\
            <entry value=\"0\" name=\"None\"/>\n\
            <entry value=\"1\" name=\"TPID1\"/>\n\
            <entry value=\"2\" name=\"TPID2\"/>\n\
            <entry value=\"3\" name=\"TPID3\"/>\n\
        </signal>\n\
        <signal name=\"PPH_Type\" size=\"2\">\n\
            <entry value=\"0\" name=\"No_PPH\"/>\n\
            <entry value=\"1\" name=\"PPH_Base\"/>\n\
            <entry value=\"2\" name=\"PPH_OAM_TS\"/>\n\
            <entry value=\"3\" name=\"PPH_Base_OAM_TS\"/>\n\
        </signal>\n\
        <signal name=\"TM Action_Type\" size=\"2\">\n\
            <entry value=\"0\" name=\"Fwd\"/>\n\
            <entry value=\"1\" name=\"Snoop\"/>\n\
            <entry value=\"2\" name=\"Mirror\"/>\n\
            <entry value=\"3\" name=\"TDM\"/>\n\
        </signal>\n\
        <signal name=\"OTSH_Type\" size=\"2\">\n\
            <entry value=\"0\" name=\"OAM\"/>\n\
            <entry value=\"1\" name=\"IEEE1588v2\"/>\n\
            <entry value=\"2\" name=\"Latency_Measurement\"/>\n\
            <entry value=\"3\" name=\"Reserved\"/>\n\
        </signal>\n\
        <signal name=\"Fwd_Code\" size=\"4\" default=\"Reserved\">\n\
            <entry value=\"0\" name=\"Bridge\"/>\n\
            <entry value=\"1\" name=\"IPv4_UC_Routed\"/>\n\
            <entry value=\"2\" name=\"IPv4_MC_Routed\"/>\n\
            <entry value=\"3\" name=\"IPv6_UC_Routed\"/>\n\
            <entry value=\"4\" name=\"IPv6_MC_Routed\"/>\n\
            <entry value=\"5\" name=\"MPLS\"/>\n\
            <entry value=\"6\" name=\"TRILL\"/>\n\
            <entry value=\"7\" name=\"CPU_Trap\"/>\n\
            <entry value=\"8\" name=\"Reserved_8\"/>\n\
            <entry value=\"9\" name=\"Custom_1\"/>\n\
            <entry value=\"10\" name=\"Custom_2\"/>\n\
            <entry value=\"11\" name=\"Snoop/Mirror\"/>\n\
        </signal>\n\
        <signal name=\"FHEI_Code\" size=\"2\">\n\
            <entry value=\"0\" name=\"None\"/>\n\
            <entry value=\"1\" name=\"FHEI_3B\"/>\n\
            <entry value=\"2\" name=\"FHEI_5B\"/>\n\
            <entry value=\"3\" name=\"Not Supported\"/>\n\
        </signal>\n\
        <signal name=\"STP_State\" size=\"2\" default=\"Reserved\">\n\
            <entry value=\"0\" name=\"Forward\"/>\n\
            <entry value=\"1\" name=\"Learn\"/>\n\
            <entry value=\"2\" name=\"Block\"/>\n\
        </signal>\n\
    </signal-params>\n\
</top>\n\
";

const char *aradplus_AccessObjects_0="<?xml version=\"1.0\"?>\n\
<top type=\"aradplus\">\n\
    <registers>\n\
        <reg name=\"CMIC_MMU_COSLC_COUNT_ADDR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_MMU_COSLC_COUNT_DATA\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FSCHAN_DATA32\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FSCHAN_DATA64_LO\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_FSCHAN_DATA32\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_FSCHAN_DATA64_LO\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_FSCHAN_DATA32\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_FSCHAN_DATA64_LO\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_FSCHAN_DATA32\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_FSCHAN_DATA64_LO\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_FREQ_CTRL_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_FREQ_CTRL_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BROADSYNC_REF_CLK_GEN_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_BROADSYNC0_CLK_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_BROADSYNC1_CLK_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_CAPTURE_STATUS_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_CAPTURE_STATUS_CLR_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_INTERRUPT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_INTERRUPT_STATUS\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_INTERRUPT_CLR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TM\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS0_FREQ_CTRL_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS1_FREQ_CTRL_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_COUNTER_CONFIG_SELECT\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS0_COUNTER_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS0_FREQ_CTRL_FRAC\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS0_FREQ_CTRL_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS1_COUNTER_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS1_FREQ_CTRL_FRAC\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS1_FREQ_CTRL_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TIME_CAPTURE_MODE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_INPUT_TIME_FIFO_TS_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_INPUT_TIME_FIFO_TS_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_FIFO_STATUS\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_0_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_0_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_0_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_0_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_0_PHASE_ADJUST_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_0_PHASE_ADJUST_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_0_INPUT_DIVISOR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_1_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_1_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_1_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_1_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_1_PHASE_ADJUST_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_1_PHASE_ADJUST_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_1_INPUT_DIVISOR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_2_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_2_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_2_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_2_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_2_PHASE_ADJUST_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_2_PHASE_ADJUST_UPPER\" no_r";

const char *aradplus_AccessObjects_1="ead=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_2_INPUT_DIVISOR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_3_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_3_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_3_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_3_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_3_PHASE_ADJUST_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_3_PHASE_ADJUST_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_3_INPUT_DIVISOR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_4_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_4_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_4_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_4_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_4_PHASE_ADJUST_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_4_PHASE_ADJUST_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_4_INPUT_DIVISOR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_5_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_5_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_5_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_5_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_5_PHASE_ADJUST_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_5_PHASE_ADJUST_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_5_INPUT_DIVISOR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_SYNCE_CLK1_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_SYNCE_CLK2_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_SYNCE_CLK3_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_SYNCE_CLK4_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_SYNCE_CLK5_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TIME_CAPTURE_CONTROL\" no_read=\"1\"/>\n\
        <reg name=\"CMICTXCOSMASK\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_CLK_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_CONFIG\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_HEARTBEAT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_HEARTBEAT_DOWN_DURATION\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_HEARTBEAT_UP_DURATION\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_INITIAL_CRC\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_INPUT_TIME_0\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_INPUT_TIME_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_INPUT_TIME_2\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_OFFSET_ADJUST_0\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_OFFSET_ADJUST_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_OUTPUT_TIME_0\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_OUTPUT_TIME_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_OUTPUT_TIME_2\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_REF_CLK_GEN_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH2_RD_DMA_HOSTMEM_START_ADDRESS\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_CAPTURE_STATUS\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_CAPTURE_STATUS_CLR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_FIFO_STATUS\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_INPUT_TIME_FIFO_ID\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_INPUT_TIME_FIFO_TS\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_L1_CLK_RECOVERED_CLK_BKUP_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_L1_CLK_RECOVERED_CLK_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_LCPLL_CLK_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_TIME_CAPTURE_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_1_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_1_DOWN_EVENT_CTRL";

const char *aradplus_AccessObjects_2="\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_1_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_1_PHASE_ADJUST\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_1_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_2_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_2_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_2_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_2_PHASE_ADJUST\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_2_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_3_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_3_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_3_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_3_PHASE_ADJUST\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_3_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_4_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_4_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_4_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_4_PHASE_ADJUST\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_4_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_5_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_5_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_5_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_5_PHASE_ADJUST\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_5_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_6_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_6_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_6_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_6_PHASE_ADJUST\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_6_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_DEBUG_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_FIFO_ECC_CONFIG\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_FIFO_ECC_STATUS\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_INITIAL_CRC\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_INITIAL_CRC\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_OUTPUT_TIME_0\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_OUTPUT_TIME_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_OUTPUT_TIME_2\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_OUTPUT_TIME_0\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_OUTPUT_TIME_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_OUTPUT_TIME_2\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_INPUT_TIME_0\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_INPUT_TIME_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_INPUT_TIME_2\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_INPUT_TIME_0\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_INPUT_TIME_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_INPUT_TIME_2\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_HEARTBEAT_UP_DURATION\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_HEARTBEAT_UP_DURATION\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_HEARTBEAT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_HEARTBEAT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_HEARTBEAT_DOWN_DURATION\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_HEARTBEAT_DOWN_DURATION\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_1_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_2_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_3_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_4_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_5_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_6_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_7_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_8_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC";

const char *aradplus_AccessObjects_3="_SEMAPHORE_9_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_10_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_11_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_12_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_13_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_14_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_15_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_16_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_17_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_18_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_19_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_20_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_21_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_22_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_23_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_24_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_25_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_26_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_27_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_28_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_29_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_30_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_31_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_32_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"FDR_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_read=\"1\"/>\n\
        <reg name=\"FMAC_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_read=\"1\"/>\n\
        <reg name=\"NBIH_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_read=\"1\"/>\n\
        <reg name=\"NBIL_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_read=\"1\"/>\n\
        <reg name=\"FDR_INDIRECT_COMMAND_ADDRESS\" no_read=\"1\"/>\n\
        <reg name=\"FMAC_INDIRECT_COMMAND_ADDRESS\" no_read=\"1\"/>\n\
        <reg name=\"NBIH_INDIRECT_COMMAND_ADDRESS\" no_read=\"1\"/>\n\
        <reg name=\"NBIL_INDIRECT_COMMAND_ADDRESS\" no_read=\"1\"/>\n\
        <reg name=\"FDR_INDIRECT_COMMAND_DATA_INCREMENT\" no_read=\"1\"/>\n\
        <reg name=\"FMAC_INDIRECT_COMMAND_DATA_INCREMENT\" no_read=\"1\"/>\n\
        <reg name=\"NBIH_INDIRECT_COMMAND_DATA_INCREMENT\" no_read=\"1\"/>\n\
        <reg name=\"NBIL_INDIRECT_COMMAND_DATA_INCREMENT\" no_read=\"1\"/>\n\
        <reg name=\"FDR_INDIRECT_COMMAND_WIDE_MEM\" no_read=\"1\"/>\n\
        <reg name=\"FMAC_INDIRECT_COMMAND_WIDE_MEM\" no_read=\"1\"/>\n\
        <reg name=\"NBIH_INDIRECT_COMMAND_WIDE_MEM\" no_read=\"1\"/>\n\
        <reg name=\"NBIL_INDIRECT_COMMAND_WIDE_MEM\" no_read=\"1\"/>\n\
        <reg name=\"FDR_INDIRECT_FORCE_BUBBLE\" no_read=\"1\"/>\n\
        <reg name=\"FMAC_INDIRECT_FORCE_BUBBLE\" no_read=\"1\"/>\n\
        <reg name=\"NBIH_INDIRECT_FORCE_BUBBLE\" no_read=\"1\"/>\n\
        <reg name=\"NBIL_INDIRECT_FORCE_BUBBLE\" no_read=\"1\"/>\n\
<!-- Unknown errors -->\n\
        <reg name=\"CLPORT_SGNDET_EARLYCRS\" no_read=\"1\"/>\n\
        <reg name=\"EDB_PAR_ERR_INITIATE\" no_read=\"1\"/>\n\
        <reg name=\"MACSEC_PROG_TX_CRC\" no_read=\"1\"/>\n\
        <reg name=\"MAC_PFC_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"MAC_PFC_REFRESH_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"SFD_OFFSET\" no_read=\"1\"/>\n\
<!-- additional regs r/w test at tr 3 failed on emulation -->\n\
        <reg name=\"IHB_INTERRUPT_MASK_REGISTER\" no_read=\"1\"/>\n\
        <reg name=\"IHP_VTT_PROGRAM_ENCOUNTERED\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_INTERRUPT_REGISTER_TEST\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_COMMAND_WR_DATA\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_COMMAND\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INTERRUPT_REGISTER_TEST\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_INTERRUPT_REGISTER_TEST\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIR";

const char *aradplus_AccessObjects_4="ECT_COMMAND_WR_DATA\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_COMMAND\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PML_INTERRUPT_REGISTER_TEST\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CFG\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_ERRINS_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_LANE\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_WT_ERR_HIGH\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_WT_ERR_LOW\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_WT_PARITY\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_WT_PKT_LOW\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CFG\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_ERRINS_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_LANE\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_WT_ERR_HIGH\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_WT_ERR_LOW\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_WT_PARITY\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_WT_PKT_LOW\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_AFIFO_WM\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_BURST\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CAL_ACC\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CAL_INBAND_DYN\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CAL_INBAND\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CAL_OUTBAND_DYN\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CAL_OUTBAND\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CAL_WT\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CTL\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_1\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_3\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_HOLD_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_HOLD_1\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_HOLD_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_HOLD_3\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_ERRINS_1\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_ERRINS_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_ERRINS_3\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_EXT_INT_2_ND_MASK\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_EXT_INT_FORCE\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_EXT_INT_MASK\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_FCOB_RETRANSMIT_SLOT_DY\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_FCOB_RETRANSMIT_SLOT\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INT_2_ND_MASK\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INT_FORCE\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INT_MASK\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_LANE_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_METAFRAME\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_14_10\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_19_15\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_24_20\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_29_25\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_34_30\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_39_35\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_44_40\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_47_45\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_4_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_9_5\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_RETRANSMIT_CONFIG\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_RETRANSMIT_TIME_CONFIG_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_RETRANSMIT_TIME_CONFIG\" no_read=\"1";

const char *aradplus_AccessObjects_5="\"/>\n\
        <reg name=\"ILKN_SLE_RX_SEGMENT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_SERDES_TEST_CNTL\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_SERDES_TEST_PATTERNA\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_SERDES_TEST_PATTERNB\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_SERDES_TEST_PATTERNC\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_ACC\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_WT_BYTE_LOW\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_AFIFO_WM\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_BURST\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CAL_ACC\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CAL_INBAND_DYN\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CAL_INBAND\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CAL_OUTBAND_DYN\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CAL_OUTBAND\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CAL_WT\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CTL\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_1\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_3\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_HOLD_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_HOLD_1\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_HOLD_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_HOLD_3\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_ERRINS_1\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_ERRINS_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_ERRINS_3\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_FCOB_RETRANSMIT_SLOT_DY\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_FCOB_RETRANSMIT_SLOT\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_FIFO_CFG\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INT_2_ND_MASK\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INT_FORCE\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INT_MASK\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_LANE_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_METAFRAME\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_RATE_1\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_14_10\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_19_15\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_24_20\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_29_25\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_34_30\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_39_35\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_44_40\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_47_45\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_4_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_9_5\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_RETRANSMIT_CONFIG\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_SEGMENT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_SERDES_AFIFO_STALL_SEL\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_SERDES_TEST_CNTL\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_SERDES_TEST_PATTERNA\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_SERDES_TEST_PATTERNB\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_SERDES_TEST_PATTERNC\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_ACC\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_WT_BYTE_LOW\" no_read=\"1\"/>\n\
<!-- tr3 emulation reg=CFC_INTERRUPT_MASK_REGISTERr,value=0x55501,expected0x55555 -->\n\
        <reg name=\"CFC_INTERRUPT_MASK_REGISTER\" no_read=\"1\"/>\n\
        <reg name=\"CGM_REG_0519\" no_read=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_ECC_ERR_1B_INITIATE\" no_read=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_ECC_ERR_1B_MONITOR_MEM_MASK\" no_read=\"1\"/>\n\
      ";

const char *aradplus_AccessObjects_6="  <reg name=\"MESH_TOPOLOGY_ECC_ERR_2B_INITIATE\" no_read=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_ECC_ERR_2B_MONITOR_MEM_MASK\" no_read=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_GLOBAL_MEM_OPTIONS\" no_read=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_RESERVED_MTCP\" no_read=\"1\"/>\n\
        <reg name=\"CFC_CMIC_RX_FC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_SPI_OOB_RX_0_GEN_PFC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_SPI_OOB_RX_1_GEN_PFC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_SPI_OOB_RX_GEN_PFC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_TSC_PLL_LOCK_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_BS0_CLK_CTRL\" no_read=\"1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_BS0_CONFIG\" no_read=\"1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_BS1_CLK_CTRL\" no_read=\"1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_BS1_CONFIG\" no_read=\"1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_CH1_DMA_CURR_DESC\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_DMA_DESC1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH0_RD_DMA_CUR_HOSTMEM_WRITE_PTR\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH0_RD_DMA_HOSTMEM_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_MIIM_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_MIIM_READ_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_PCIE_IRQ_MASK0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CUR_HOSTMEM_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CUR_SBUS_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CUR_SBUSDMA_CONFIG_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CUR_SBUSDMA_CONFIG_OPCODE\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CUR_SBUSDMA_CONFIG_SBUS_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_OPCODE\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_SBUSDMA_ECCERR_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_SBUS_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SCHAN_ACK_DATA_BEAT_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SCHAN_MESSAGE0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM100\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM101\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM103\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM105\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM106\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM107\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM108\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM114\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM117\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM119\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM123\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM127\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM128\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM161\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM165\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM173\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM22\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM224\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM5\" n";

const char *aradplus_AccessObjects_7="o_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM50\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM51\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM52\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM55\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM56\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM61\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM62\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM65\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM66\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM68\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM69\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM72\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM76\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM78\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM79\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM80\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM81\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM84\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM89\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM9\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM90\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM93\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM102\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM104\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM105\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM108\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM109\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM111\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM113\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM116\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM119\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM123\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM125\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM128\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM161\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM22\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM224\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM30\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM32\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM33\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM36\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM38\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM39\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM45\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM48\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM49\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM52\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM53\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM61\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM64\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM76\" no_wb=\"1\"/>\n\
        <reg ";

const char *aradplus_AccessObjects_8="name=\"CMIC_LEDUP1_DATA_RAM78\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM79\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM9\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM93\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM103\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM105\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM110\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM111\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM112\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM116\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM120\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM123\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM126\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM128\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM189\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM197\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM209\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM217\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM22\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM224\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM32\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM39\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM40\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM44\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM47\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM53\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM57\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM60\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM61\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM62\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM64\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM71\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM72\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM73\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM77\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM79\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM81\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM88\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM9\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM94\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE13\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE14\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE16\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE17\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE18\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE19\" no_wb=\"1\"/>\n\
        ";

const char *aradplus_AccessObjects_9="<reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE20\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE21\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE9\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_13\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_14\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_16\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_17\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_18\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_19\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_20\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_21\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_22\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_24\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_25\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_26\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_27\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_28\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_29\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_30\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_31\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_32\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_9\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_PIPE_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_PIPE_COUNTERS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_GDDR_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_GDDR_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_GDDR_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_GDDR_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_GDDR_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_GDDR_BIST_LAST_READ_D";

const char *aradplus_AccessObjects_10="ATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_GDDR_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_GDDR_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_MON_A_THERMAL_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_MON_B_THERMAL_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_MON_C_THERMAL_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_MON_D_THERMAL_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_SW_VERSION\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_TAP_CPU_INTERFACE_DATA_OUT\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_UPI_RES_RO\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_DBG_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_DBG_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_EFMS_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_REACHABILITY_CELLS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_REG_0197\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_TOTAL_CELLS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_REG_0124\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_TRANSMITTED_CONTROL_CELLS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_TRANSMITTED_RTP_CELLS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_REG_0101\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_REG_0102\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_REG_0103\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_REG_0104\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_INBAND_HEADER\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_INBAND_PAYLOAD_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_INBAND_PAYLOAD_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_CPU_DATA_CELL_A\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_CPU_DATA_CELL_B\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_CPU_DATA_CELL_C\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_CPU_DATA_CELL_D\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_FDR_OVERFLOWS_AND_FIFOS_STATUSES_FDRA\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_FDR_OVERFLOWS_AND_FIFOS_STATUSES_FDR_B\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_016B\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_017E\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_0191\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_01A4\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_01B7\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_01CA\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_01DD\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_01F0\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_0224\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_0226\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_0244\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_0256\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_LOAD_BALANCING_SWITCH_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_FMAL_STATISTICS_OUTPUT\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_FMAL_STATISTICS_OUTPUT_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_KPCS_RX_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_LEAKY_BUCKET\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_RSF_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_IQM_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_MMU_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_DBG_LAST_KEY_A\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_DBG_LAST_KEY_B\" no_";

const char *aradplus_AccessObjects_11="wb=\"1\"/>\n\
        <reg name=\"IHB_DBG_LAST_KEY_C\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_DBG_LAST_KEY_D\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_DIAGNOSTICS_LOOKUP_RESULT\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_LOOKUP_REPLY\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_REG_00FF\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LINK_LAYER_LOOKUP_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LL_MIRROR_VID_01\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LL_MIRROR_VID_23\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LL_MIRROR_VID_45\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LLR_FIFO_P_14_PIPE_FIXED_DELAY\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LLR_FIFO_P_14_PIPE_SKIP_ENTRY\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LSR_ACTION_PROFILE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LSR_ELSP_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LSR_P2P_SERVICE_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MAC_LAYER_TRAP_ARP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MAC_LAYER_TRAP_DHCP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MAC_LAYER_TRAP_ICMP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MAC_LAYER_TRAP_IGMP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MAP_NEXT_PROTOCOL_TO_FWD_CODE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MAP_VRID_TO_IP_VERSION\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MEF_L_2_CP_DROP_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MEF_L_2_CP_PEER_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MEF_L_2_CP_TRANSPARENT_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_METER_TRAFFIC_CLASS_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_ACTION_PROFILES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_EXP_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_LABEL_PROCEDURE_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_LABEL_RANGE_BASE_LIF\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_LABEL_RANGE_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_LABEL_RANGE_LOW\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_LABEL_TERMINATION_ERROR_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_SPECIAL_LABEL_PROFILE_TABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_SPECIAL_LABELS_TO_TERMINATE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MY_ARP_IP_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MY_ARP_IP_2\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MY_B_MAC_LSB_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MY_B_MAC_MC\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MY_B_MAC_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MY_MAC\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MY_TRILL_NICKNAME\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_BFD_MISCONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_BFD_OVER_IP_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_BFD_YOUR_DISCR_TO_LIF_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_COUNTER_DISABLE_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_COUNTER_INCREMENT_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_COUNTER_IN_RANGE_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_COUNTER_NOT_IN_RANGE_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_COUNTER_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_DEFAULT_ACC_MEP_PROFILES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_DEFAULT_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_DEFAULT_MP_TYPE_VECTOR\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_ETHERNET_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_IDENTIFICATION_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_IN_LIF_PROFILE_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_MP_TYPE_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_PACKET_INJECTED_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_PDU_DS_TO_PCP_0\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_PDU_DS_TO_PCP_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_PDU_DS_TO_PCP_2";

const char *aradplus_AccessObjects_12="\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OEMA_LKP_DISABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OEMB_LKP_DISABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PAR_ERR_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PBP_ACTION_PROFILES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PBP_TE_BVID_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PCP_DECODING_TABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PFC_IS_ETHERNET\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PFC_IS_IPV4\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PFC_IS_IPV6\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PFC_IS_MPLS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PFC_IS_TRILL\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PFC_IS_UD\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PROGRAM_ILLEGEL_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PROTOCOL_TRAPS_PROGRAM_SELECT\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RCVD_PACKET_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_REG_00A3\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_REG_010C\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_REG_010D\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_MIRROR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_MTCP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_0\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_0_S\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_0_T\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_1_S\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_1_T\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_2\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_2_S\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_2_T\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_3\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_3_S\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_3_T\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_4\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_4_S\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_4_T\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_SPARE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_SPARE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_SPARE_2\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_SPARE_3\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RFC_6374_FLAGS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RPF_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_SA_LOOKUP_RESULT_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_SERVICE_TYPE_VALUES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_SHARED_BFID\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_SYNC_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TCP_ACTION_PROFILES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TM_FORWARDING_OFFSET_INDEX_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TPID_ADDITIONAL_VALUES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TRAFFIC_CLASS_L_4_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TRAFFIC_CLASS_L_4_RANGE_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TRAFFIC_CLASS_TO_USER_PRIORITY\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TRILL_DEFAULT_VSI\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TT_LIF_BANK_CONTETION_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_UDP_ACTION_PROFILES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_UNDEF_PROGRAM_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASK_PROFILE_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASKS_BASE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASKS_KEY_A\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASKS_KEY_B\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASKS_KEY_C\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASK";

const char *aradplus_AccessObjects_13="S_RESULT_A\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASKS_RESULT_B\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASKS_RESULT_C\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_PROFILE_TO_VSI_ASSIGNMENT_MODE_TABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_PROFILE_TO_VSI_TABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VT_LIF_BANK_CONTETION_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_FEC_POINTER_PREFIX\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_FIFOS_SKIP_ENTRY\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_FLOW_ID_PREFIX\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_GENERAL_CONFIGS_0\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_GENERAL_CONFIGS_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_INNER_ETHERNET_TERMINATION_ACTION\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MAP_0_DSCP_EXP_INDEX\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MAP_1_DSCP_EXP_INDEX\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MPLS_DUMMY_LIF\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MPLS_ENH_DUMMY_LIF_TERMINATION_PROFILE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MPLS_ENH_EXCLUDE_SPECIAL_LABEL_BIT_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MPLS_ILLEGAL_LABEL_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MPLS_ILLEGAL_RSRVD_LABEL_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MPLS_LABEL_RANGE_PROFILE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MPLS_TERMINATE_FIRST_LABEL_BIT_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAPS_ENCOUNTERED\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_0\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_10\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_2\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_3\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_4\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_5\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_6\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_8\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_9\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_ERR_1B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_ERR_2B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_INTERRUPT_REGISTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ENABLE_INTERLAKEN\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ERROR_INITIATION_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_GLOBAL_MEM_OPTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_GTIMER_TRIGGER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_FC_OOB_CONF\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_GEN_CREDITS_BURST_FROM_SERDES\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_INVERT_POLARITY_SIGNALS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_OVER_FABRIC\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_REVERT_SERDES_DATA_ORDER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_RX_0_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_RX_1_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_RX_RETRANS_FSM_CLKS_IN_STATE_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_RX_RETRANS_FSM_ENTER_STATE_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_RX_RETRANS_FSM_STATE_TO_MONITOR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_RX_RETRANSMIT_DE";

const char *aradplus_AccessObjects_14="BUG_INFORMATION\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_TX_0_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_TX_1_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_TX_CONF\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_COMMAND_DATA_INCREMENT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_COMMAND_WIDE_MEM\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_WR_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INTERRUPT_MASK_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_PAR_ERR_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_MIRROR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_MTCP\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_0\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_0_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_0_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_1\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_1_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_1_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_2_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_2_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_3_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_3_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_4\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_4_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_4_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_SPARE_0\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_SPARE_1\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_SPARE_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_SPARE_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESET_WRAP_WITHOUT_ILKN_PORTS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RX_BYTES_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RX_ERR_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RX_FRAMELOCK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RX_ILKN_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RX_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TRANSMIT_RETRANSMIT_DEBUG\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TX_BYTES_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TX_ERR_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TX_ILKN_0_FLUSHED_PACKETS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TX_ILKN_1_FLUSHED_PACKETS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TX_ILKN_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TX_ILKN_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TX_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_ERR_1B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_ERR_2B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
       ";

const char *aradplus_AccessObjects_15=" <reg name=\"ILKN_PML_ECC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_INTERRUPT_REGISTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ENABLE_INTERLAKEN\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ERROR_INITIATION_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_GLOBAL_MEM_OPTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_GTIMER_TRIGGER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_FC_OOB_CONF\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_GEN_CREDITS_BURST_FROM_SERDES\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_INVERT_POLARITY_SIGNALS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_OVER_FABRIC\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_REVERT_SERDES_DATA_ORDER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_RX_0_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_RX_1_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_RX_RETRANS_FSM_CLKS_IN_STATE_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_RX_RETRANS_FSM_ENTER_STATE_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_RX_RETRANS_FSM_STATE_TO_MONITOR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_RX_RETRANSMIT_DEBUG_INFORMATION\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_TX_0_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_TX_1_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_TX_CONF\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_COMMAND_DATA_INCREMENT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_COMMAND_WIDE_MEM\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_WR_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INTERRUPT_MASK_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_PAR_ERR_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_MIRROR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_MTCP\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_0\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_0_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_0_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_1\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_1_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_1_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_2_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_2_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_3_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_3_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_4\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_4_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_4_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_SPARE_0\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_SPARE_1\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_SPARE_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_SPARE_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESET_WRAP_WITHOUT_ILKN_PORTS\" no_wb=\"1\"/>\n\
     ";

const char *aradplus_AccessObjects_16="   <reg name=\"ILKN_PML_RX_BYTES_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RX_ERR_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RX_FRAMELOCK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RX_ILKN_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RX_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TRANSMIT_RETRANSMIT_DEBUG\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TX_BYTES_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TX_ERR_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TX_ILKN_0_FLUSHED_PACKETS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TX_ILKN_1_FLUSHED_PACKETS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TX_ILKN_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TX_ILKN_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TX_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_ALIGN\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_BADCTL_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_BADCTL_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CAL_RD\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CDR_CNT_FILL\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CDR_CNT_FILL_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CDR_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CRC_32_CNT_FILL\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CRC_32_CNT_FILL_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CRC_32_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CRC_32_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DAT_AFIFO_CORR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DAT_AFIFO_CORR_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DAT_AFIFO_OFLW_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DAT_AFIFO_OFLW_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DAT_AFIFO_UNCORR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DAT_AFIFO_UNCORR_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_OBS_0\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_OBS_1\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_OBS_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_OBS_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DSKW_FIFO_CORR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DSKW_FIFO_CORR_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DSKW_FIFO_UNCORR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DSKW_FIFO_UNCORR_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_EXT_INT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_EXT_INT_2_ND\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INFO\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INFO_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INFO_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INT_2_ND\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_MF_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_MF_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_PIPE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_SCRAM_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_SCRAM_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_FILL\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_PARITY\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_RD_BYTE_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_RD_BYTE_LOW\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_RD_ERR_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_RD_ERR_LOW\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_RD_FLAG\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_RD_PARITY\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_";

const char *aradplus_AccessObjects_17="RX_STATS_RD_PKT_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_RD_PKT_LOW\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_WT_BYTE_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_WT_PKT_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATUS_MSG\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATUS_MSG_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_WRD_SYNC\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_WRD_SYNC_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_WRD_SYNC_CHG\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_WRD_SYNC_CHG_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_WRD_SYNC_CNT_FILL\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_WRD_SYNC_CNT_FILL_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CAL_RD\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_CORR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_CORR_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_OFLW_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_OFLW_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_UFLW_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_UFLW_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_UNCORR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_UNCORR_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_OBS_0\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_OBS_1\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_OBS_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_OBS_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INFO\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INFO_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INFO_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INT_2_ND\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_MSG\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_MSG_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_PIPE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_RATE_0\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_FILL\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_PARITY\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_BYTE_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_BYTE_LOW\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_ERR_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_ERR_LOW\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_FLAG\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_PARITY\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_PKT_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_PKT_LOW\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_WT_BYTE_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_WT_PKT_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ACTIVE_PUSH_QUEUE_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ACTIVE_QUEUE_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_AUTO_CREDIT_MECHANISM_FIRST_QUEUE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_AUTO_CREDIT_MECHANISM_LAST_QUEUE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_AUTO_CREDIT_MECHANISM_RATE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_BFMC_CLASS_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_BFMC_SHAPER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CAPTURE_QUEUE_DESCRIPTOR\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CAPTURE_QUEUE_DESCRIPTOR_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_BALANCE_RESOLUTION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_FABRIC_LATENCY_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_FABRIC_LATENCY_COUNTER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_OVERFLOW_QUEUE_NUM\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_VALUE_";

const char *aradplus_AccessObjects_18="SELECT_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_WATCHDOG_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_WATCHDOG_CURRENT_TIME\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CR_FLW_ID_VERIFY_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CR_FLW_ID_VERIFY_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CR_FLW_ID_VERIFY_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CR_WD_BOTTOM_Q\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CRWD_EVENT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CR_WD_TOP_Q\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DELETED_CREDIT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DEL_QUEUE_NUMBER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DEQ_CMD_BYTE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DEQ_CMD_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DEQ_CMD_TIMEOUT_QUEUE_NUM\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DEQ_COMMAND_CREDIT_ADJUST\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DEQ_COMMAND_TIMEOUT_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_BYTES_CNT_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_BYTES_CNT_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_BYTES_CNT_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_BYTES_CNT_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_BYTES_CNT_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_BYTES_CNT_5\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_DEPTH_CONFIG_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_DEPTH_CONFIG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_DEPTH_CONFIG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_DEPTH_CONFIG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_DEPTH_CONFIG_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_DEPTH_CONFIG_5\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_EIR_FC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_ID_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_MAX_OCCUPANCY_HP\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_MAX_OCCUPANCY_LP\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_QUEUE_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_SCHEDULING_CONFIG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_SCHEDULING_CONFIG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_SCHEDULING_CONFIG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_STATUS_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_STATUS_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_STATUS_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_STATUS_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_STATUS_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_STATUS_5\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_ERR_1B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_ERR_2B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_INTERRUPT_REGISTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_BYTE_FLOW_CONTROL_TH_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_BYTE_FLOW_CONTROL_TH_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_BYTE_FLOW_CONTROL_TH_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_BYTE_FLOW_CONTROL_TH_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_BYTE_FLOW_CONTROL_TH_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_CREDIT_REJECT_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_CREDIT_REJECT_FLOW_CONTROL_TH_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_CREDIT_REJECT_FLOW_CONTROL_TH_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_CREDIT_REJECT_FLOW_CONTROL_TH_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_CREDIT_REJECT_FLOW_CONTROL_TH_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_CREDIT_REJECT_FLOW_CONTROL_TH_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_REJ_STATUS\" no_wb=\"1\"/>\n\
";

const char *aradplus_AccessObjects_19="        <reg name=\"IPS_EMPTY_DQCQ_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ENQ_BLOCK_OVERFLOW_QNUM\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ERROR_INITIATION_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FCR_CREDIT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FLOW_CONTROL_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FLOW_CONTROL_COUNT_SELECT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FLOW_CONTROL_INDICATION_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FLOW_CONTROL_INDICATION_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FLOW_STATUS_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FLOW_STATUS_FILTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_CLASS_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_CREDIT_CNT_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_CREDIT_CNT_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_CREDIT_CNT_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_CREDIT_COUNTER_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_CREDIT_FLOW_CONTROL_THRESHOLD_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_CREDIT_FLOW_CONTROL_THRESHOLD_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_DQCQ_FLOW_CONTROL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_RETURN_CREDIT_BFMC\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_RETURN_CREDIT_GFMC\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_SHAPER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_TOP_MAX_BURST_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMS_DELAY_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMS_DELAY_COUNTER_CONFIGS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMS_FLOW_STATUS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMS_FSM_STAMP_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMS_MAX_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMS_PARAMETERS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSM_ARBITER_SN\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSM_ON_MESSAGE_SHAPER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSMRQ_DELAY_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSMRQ_DELAY_COUNTER_CONFIGS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSMRQ_FLOW_STATUS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSMRQ_MAX_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSMRQ_REQ_QUEUES\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSMRQ_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GFMC_SHAPER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_CREDIT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_DQCQ_MAP_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_DQCQ_MAP_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_FLOW_STATUS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_GENERAL_CFG_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_IQM_REPORT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_MEM_OPTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GTIMER_TRIGGER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INDIRECT_COMMAND_DATA_INCREMENT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INDIRECT_COMMAND_WIDE_MEM\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INGRESS_SHAPE_DEQ_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INGRESS_SHAPE_SCHEDULER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INS_CREDIT_FABRIC_LATENCY_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INS_FMS_DELAY_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INS_FSMRQ_DELAY_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INTERDIGITATED_MODE\" no_wb=\"1\"/>\n";

const char *aradplus_AccessObjects_20="\
        <reg name=\"IPS_INTERRUPT_MASK_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INT_LP_DQCQ_FC_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INT_LP_DQCQ_FC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IPS_CREDIT_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IPS_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IPS_REG_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IPS_REG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IPS_REG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IPS_REG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IPT_FLOW_CONTROL_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IQM_NRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IQM_REPORT_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IS_CREDIT_FLOW_CONTROL_THRESHOLD\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_LOST_CREDIT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_LOST_CREDIT_QUEUE_NUMBER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MANUAL_QUEUE_OPERATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MANUAL_QUEUE_OPERATION_QUEUE_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MASKED_IQM_EVENT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_ACTIVE_QUEUE_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_CR_BAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_CR_BAL_QUEUE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_DEQ_COMMAND_CREDIT_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_DEQ_COMMAND_CREDIT_CONFIG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_DEQ_COMMAND_CREDIT_SELECTION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_DEQ_COMMAND_DQCQ_BASED_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_DQCQ_QUEUE_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_FSMRQ_REQ_QUEUES\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_PORT_QUEUE_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MIN_CR_BAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MIN_CR_BAL_QUEUE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ONE_PACKET_DEQ_LIMIT_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ONE_PKT_DEQ_DISABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ONE_PKT_DEQ_LIMIT_CONFIG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ONE_PKT_DEQ_LIMIT_CONFIG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ONE_PKT_DEQ_LIMIT_QUEUE_TYPE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_OPDL_HP_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_OPDL_LP_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_OPDL_REJ_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_OVERFLOW_DQCQ_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_PROGRAMMABLE_IQM_REPORT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_PUSH_QUEUE_TYPES_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_QTYPE_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_QUEUE_NUM_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_QUEUE_NUM_FILTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_REJ_CREDITS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RESERVED_MIRROR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RESERVED_MTCP\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RESERVED_SPARE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RESERVED_SPARE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RESERVED_SPARE_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RESERVED_SPARE_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RETURNED_CREDIT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_STORED_CREDITS_USAGE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_SYSTEM_RED_AGING_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_CREDIT_ARBITER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_CREDIT_ARBITER_DEBUG\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_CREDIT_ARBITER_DROPS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_CREDIT_ARBITER_EIR_REJECT\" no_wb=\"1\"/>\n\
     ";

const char *aradplus_AccessObjects_21="   <reg name=\"IPST_CREDIT_ARBITER_IPS_0_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_CREDIT_ARBITER_IPS_1_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_CREDIT_CONFIG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_CREDIT_MSG_ERROR\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_AVERAGE\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_HIST_BIN_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_HIST_BIN_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_HIST_BIN_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_HIST_BIN_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_HIST_BIN_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_HIST_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_HIST_VALID\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_MIN_MAX\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_AVERAGE\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_HIST_BIN_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_HIST_BIN_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_HIST_BIN_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_HIST_BIN_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_HIST_BIN_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_HIST_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_HIST_VALID\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_MIN_MAX\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_CONFIG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_LATENCY_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_LATENCY_FSM_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_LATENCY_FSM_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_LATENCY_FSM_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_LATENCY_STATUS_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_LATENCY_STATUS_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_ERR_1B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_ERR_2B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_INTERRUPT_REGISTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_EIR_CREDIT_ARBITER_DROPS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ERROR_INITIATION_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FCT_NRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FMC_IPS_WFQ_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FMC_TOP_SHAPER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_ARBITER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_GEN_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_GEN_CONFIG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_GEN_CONFIG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_GEN_CONFIG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_GEN_CONFIG_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_GEN_CONFIG_5\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_GEN_CONFIG_6\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_IPS_0_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_IPS_1_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GLOBAL_FMC_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GLOBAL_FMC_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GLOBAL_ISP_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GLOBAL_ISP_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GLOBAL_MEM_OPTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GTIMER_TRIGGER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_TIME_IN_NORM\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_TIME_IN_SLOW\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IPST";

const char *aradplus_AccessObjects_22="_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INDIRECT_COMMAND_DATA_INCREMENT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INDIRECT_COMMAND_WIDE_MEM\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INTERRUPT_MASK_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_IRR_FLOW_CONTROL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_MIRROR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_MTCP\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_0_S\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_0_T\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_1_S\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_1_T\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_2_S\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_2_T\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_3_S\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_3_T\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_4_S\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_4_T\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_SPARE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_SPARE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_SPARE_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_SPARE_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ARAD_PACKETS_FORMAT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_BIG_LAT_PKTS_CNTR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CFG_BYTE_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CFG_BYTE_CNT_SRC_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CFG_EVENT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CFG_EVENT_CNT_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CLOS_COMMON_SHAPERS_FC_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_CONTORL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_ETHER_TYPE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_EXTERNAL_PP_SAMPLING_DATA_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_FTMH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_FTMH_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_FTMH_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_FTMH_DSP_EXT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_FTMH_LB_EXT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_FTMH_STACK_EXT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_GENERATED_PACKET_ACTUAL_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_INGRESS_VLAN_EDIT_CMD_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_MAC_SA\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_PDU\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_PDU_CN_TAG\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_PDU_CPID_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_PPH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_PPHFHEI\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_PPH_INLIF\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_PPH_VSI\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_COMMON_SHAPERS_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_COMMON_SHAPERS_DCR_FACTOR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_COMMON_SHAPERS_DECIDE_ON_EOBST\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_COMMON_SHAPERS_DELAY\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_COMMON_SHAPERS_MAX_CREDIT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_COMMON_SH_DELAY_JITTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CPU_D_BUFF_DELETE_CONT";

const char *aradplus_AccessObjects_23="ROL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CPU_D_BUFF_RELEASE_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CPU_DEL_BUFF_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CPU_REL_BUFF_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_BUFF_FIFO_FULL_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_DEL_BUFF_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_DELETED_BUFFERS_FIFO_HEAD\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_DELETED_BUFFERS_FIFO_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERROR_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERROR_D_BUFF_DELETE_CONFIGS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_RATE_CONFIGURATION_REGISTER_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_RATE_CONFIGURATION_REGISTER_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_RATE_WEIGHT_DEBUG\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_WEIGHT_CONFIGURATION_REGISTER_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_WEIGHT_CONFIGURATION_REGISTER_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRPS_LATENCY_PTR_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DATA_QUEUE_EGQ_THRESHOLD\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DEBUG_CONTROLS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DELETED_CNM_PKTS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DELETED_LAT_PKTS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DESTINATION_ID_FORMAT_TO_FABRIC\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_0_DQCQ_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_0_EIR_CRDT_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_0_MAX_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_0_MC_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_0_START\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_1_DQCQ_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_1_EIR_CRDT_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_1_MAX_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_1_MC_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_1_START\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DTQ_0_DQCF_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DTQ_1_DQCF_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DTQ_DQCF_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DTQ_MAX_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DTQ_START\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DTQ_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_ERR_1B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_ERR_2B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_INTERRUPT_REGISTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_0_PKT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_0_TXQ_RD_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_0_TXQ_WR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_1_PKT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_1_TXQ_RD_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_1_TXQ_WR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_2_DQCF_FC_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_SKIP_ADDRESS_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_TX_IRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ENQ_0_PKT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ENQ_1_PKT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ERROR_INITIATION_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_0_PKT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_1_PKT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_CTRL_IRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_NUM_LINKS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_NUM_LINKS_STATUS_MAX_VAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_NUM_";

const char *aradplus_AccessObjects_24="LINKS_STATUS_MIN_VAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_QNUM_CNT_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_SKIP_ADDRESS_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_TXQ_RD_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_TXQ_WR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_MAX_OCC_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_MAX_OCC_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_MAX_OCC_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_MAX_OCC_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_MAX_OCC_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_MAX_OCC_5\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_STATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_STATE_STICKY\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FLIPPED_LAT_PKTS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FMC_FC_STATUS_VEC\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_BACKOFF_CS_WEIGHTS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_BACKOFF_MASK_LUT_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_BACKOFF_MASK_LUT_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_BACKOFF_MASK_LUT_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_BACKOFF_RANGE_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_BKFF_LEVEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_FLOW_CONTROL_TO_DTQ_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_LEAKY_BUCKET_CONFIGURATION_REGISTER_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_LEAKY_BUCKET_CONFIGURATION_REGISTER_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_LEAKY_BUCKET_CONFIGURATION_REGISTER_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_LKY_MAX_OC_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_DQCQ_MAP_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_DQCQ_MAP_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_FULL_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_FULL_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_MEM_OPTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_MINI_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_MINI_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_OCB_BUF_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_OCB_BUF_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_SYS_HEADER_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GTIMER_TRIGGER\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INDIRECT_COMMAND_DATA_INCREMENT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INDIRECT_COMMAND_WIDE_MEM\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INTERRUPT_MASK_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_2_IPS_FC_STATUS_VEC\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_2_IPS_FC_STATUS_VEC_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_ENABLES\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_EOB_FDT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_FC_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_FC_CNT_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_FMC_IPS_FC_MAP_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_FMC_IPS_FC_MAP_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_INTRNL_FMC_FC_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_0_DTQ_WRAP_BURST_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_1_DTQ_WRAP_BURST_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_CLOS_SHAPERS_FC_MASK\" no_wb=\"1\"/>\n\
        ";

const char *aradplus_AccessObjects_25="<reg name=\"IPT_IQM_DQCF_STOP_ONLY_AT_EOB\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_DTQ_2_DQCF_FC_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_LAST_SCH_BUFFER\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_MC_TRAFFIC_JITTER_SHAPER_10\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_MC_TRAFFIC_JITTER_SHAPER_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_MC_TRAFFIC_JITTER_SHAPER_9\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_MESH_SHAPERS_FC_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPER_10_SLOW_START_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPER_10_SLOW_START_DELAY\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPER_4_SLOW_START_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPER_4_SLOW_START_DELAY\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPER_9_SLOW_START_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPER_9_SLOW_START_DELAY\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPERS_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPERS_DCR_FACTOR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPERS_DECIDE_ON_EOBST\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPERS_DELAY\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPERS_MAX_CREDIT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SLOW_START_CFG_TIMER_PERIOD\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_TX_IRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_TX_NIRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_WFQ_DEFAULT_PKT_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_WFQ_MASK_RD_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_WFQ_WEIGHTS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IS_FULL_PKT_SNOOP_MIRROR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MAPPING_QUEUE_TYPE_TO_MIRROR_PACKET\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MAPPING_QUEUE_TYPE_TO_SNOOP_PACKET\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MAPPING_QUEUE_TYPE_TO_TDM_PACKET\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MAX_LATENCY_1588_PKT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MAX_LATENCY_CRPS_FIFOS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MESH_COMMON_SHAPERS_FC_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MIX_MOP_DESC_CNTXTS_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MIX_MOP_DESC_CNTXTS_START\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MIX_MOP_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MIX_OCB_REQ_CNTXTS_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MIX_OCB_REQ_CNTXTS_START\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MIX_OCB_RET_DATA_CNTXTS_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MIX_OCB_RET_DATA_CNTXTS_START\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MMU_TXI_IRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_OCB_MOP_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_OCB_TXI_IRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ONE_PLUS_ONE_PORT_PROTECTION\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_PACKET_LATENCY_FORMAT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_PACKET_LATENCY_MEASURE_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_PAR_ERR_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_PKT_LST_RD_DBUFF\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_PRIORITIZER_WFQ_CFGS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_QNUM_CNT_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_RESERVED_MIRROR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_RESERVED_MTCP\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_RESERVED_SPARE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_RESERVED_SPARE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_RESERVED_SPARE_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_RESERVED_SPARE_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_SCHEDULING_GENERAL_CONFIGS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_STAMPING_FABRIC_HEADER_ENABLE\"";

const char *aradplus_AccessObjects_26=" no_wb=\"1\"/>\n\
        <reg name=\"IPT_STAMPING_FTMH_OUTLIF_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_STAMPING_USR_DEF_OUTLIF_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_BDB_DYN_SIZE_RJCT_TH_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_BURST_SETTINGS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_CNI_PACKET_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_CNM_PACKET_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_CP_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_CP_QUEUES_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DEQ_INTERNAL_SETTING\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DEQUEUE_BYTE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DEQUEUE_DELETED_PACKET_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DEQUEUE_ISP_PACKET_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DEQUEUE_PACKET_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DRAM_BUFF_DYN_SIZE_RJCT_TH_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DRAM_DYN_SIZE_RJCT_TH_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DRAM_ELIGIBLE_RJCT_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DRAM_REJECT_STATE\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DYNAMIC_BDBS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DYNAMIC_BUFFER_BDS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DYNAMIC_BYTE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DYNAMIC_OCB_BUFFER_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DYN_REJECT_PACKET_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ECC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ECC_INTERRUPT_REGISTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ENQUEUE_BYTE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ENQUEUE_DISCARDED_PACKET_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ENQUEUE_PACKET_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ERROR_INITIATION_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FLOW_CONTROL_CONFIGURATION_FULL_MC_D_BS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FLOW_CONTROL_CONFIGURATION_MINI_MC_D_BS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_BDB_MINIMUM_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_BDB_RANGE_VALUES\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_BDB_THRESHOLD\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_BD_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_FULL_MULTICAST_DBUFF_RANGE_VALUES\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_FULL_MULTICAST_DBUFFS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_FULL_MULTICAST_DBUFFS_MINIMUM_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_FULL_MULTICAST_DBUFF_THRESHOLD\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_MNMC_DBUFF_RANGE_VALUES\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_MNMC_DBUFFS_MINIMUM_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_OCB_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_OCB_MINIMUM_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_OCB_RANGE_VALUES\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_OCB_THRESHOLD\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_U_MNMC_DBUFFS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_VOQ_DRAM_DYNAMIC_MINIMAL_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_VOQ_OCB_DYNAMIC_MINIMAL_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FR_OCB_PRM_SEL_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FR_RSRC_DYN_TH_SETTINGS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FULL_USER_COUNT_START_INDEX\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GENERAL_FLOW_CONTROL_CONFIGURATION_BDB\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GENERAL_FLOW_CONTROL_CONFIGURATION_OCB\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GENE";

const char *aradplus_AccessObjects_27="RAL_REJECT_CONFIGURATION_BD_BS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GENERAL_REJECT_CONFIGURATION_B_DS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GLBL_MIX_MAX_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GLOBAL_FLOW_CONTROL_STATE\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GLOBAL_GENERAL_CFG_4\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GLOBAL_MEM_OPTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GLOBAL_REJECT_STATE\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GLOBAL_RESOURCE_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GTIMER_TRIGGER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INDIRECT_COMMAND_DATA_INCREMENT\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INDIRECT_COMMAND_WIDE_MEM\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_FMQ_TC_0_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_FMQ_TC_1_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_FMQ_TC_2_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_FMQ_TC_3_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_VOQ_TC_0_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_VOQ_TC_1_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_VOQ_TC_2_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_VOQ_TC_3_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERNAL_FIFOS_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERRUPT_MASK_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_IQM_CNT_CMD_CONFIG_A\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_IQM_CNT_CMD_CONFIG_B\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_IQM_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_IQM_INIT\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_IRPP_CNT_CMD_CONFIG_A\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_IRPP_CNT_CMD_CONFIG_B\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_LST_PDM_READ_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_MIX_SHRD_POOL_0_RSRC_FC_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_MIX_SHRD_POOL_0_RSRC_RJCT_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_MIX_SHRD_POOL_1_RSRC_FC_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_MIX_SHRD_POOL_1_RSRC_RJCT_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCB_DYN_SIZE_RJCT_TH_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCB_SHRD_POOL_0_RSRC_FC_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCB_SHRD_POOL_0_RSRC_RJCT_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCB_SHRD_POOL_1_RSRC_FC_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCB_SHRD_POOL_1_RSRC_RJCT_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCCUPIED_BDB_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCCUPIED_BD_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCCUPIED_MNMC_DBUFFS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_PACKET_QUEUES_CATEGORIES\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_QDC_TAG_CTRL_DBG\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_FDT_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_IDR_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_IHP_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_OAMP_TX_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_IQM_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_IS_IQM_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_MESH_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01A4\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01A5\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01A6\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01A7\" no_wb=\"1\"/>\n\
 ";

const char *aradplus_AccessObjects_28="       <reg name=\"MESH_TOPOLOGY_REG_01A8\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01A9\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01AA\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01AB\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01B4\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01C0\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ILKN_TX_GEN_LLFC_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_TXI_PIPE_0_NOT_READY\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_TXI_PIPE_1_NOT_READY\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_TXI_TDM_NOT_READY\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_LAST_RD_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_LAST_RD_BANK\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_LAST_RD_DBUFF_POINTER\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_RD_ADDR_FIFO_ALMOST_FULL_BANK\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_INTERRUPT_REGISTER_TWO\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_MASTER_JR_TO_AR_TRANSLATION_ERR_EVENT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_SLAVE_JR_TO_AR_TRANSLATION_ERR_EVENT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_ATTEMPT_TO_ACTIVATE_BAD_FLOW_PARAMS\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_DBG_DVS_RCI_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_DBG_SMP_MESSAGE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INCORRECT_STATUS_MESSAGE\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_LAST_FLOW_RESTART_EVENT\" no_wb=\"1\"/>\n\
        <reg name=\"TERR\" no_wb=\"1\"/>\n\
        <reg name=\"BRDC_FMAC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"BRDC_FSRD_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_I2CM_SMBUS_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DMU_PCU_IPROC_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCBROADCAST_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"GRFCS\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
      ";

const char *aradplus_AccessObjects_29="  <reg name=\"IHP_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INFO\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_REVISION\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_MESH_INTERRUPTS\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"R64\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_HOSTMEM_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_HOSTMEM_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_HOSTMEM_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_IRR_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_DIAGNOSTICS\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_FC_ILKN\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
     ";

const char *aradplus_AccessObjects_30="   <reg name=\"PPDB_A_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ESEM_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_GLEM_MANAGEMENT_UNIT_FAILURE\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_GLEM_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_CONTROL_CELL_FIFO_BUFFER\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_OCB_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_DIAGNOSTICS_READ_RESULT\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_FC_ILKN\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_REMOTE_MEP_EXACT_MATCH_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMA_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMB_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_REG_0169\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_SCL_SMP_MESSAGES\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_DIAGNOSTICS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_CFC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ILKN_0_MUB_TX_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ILKN_1_MUB_TX_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ILKN_2_MUB_TX_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ILKN_3_MUB_TX_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ILKN_4_MUB_TX_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ILKN_5_MUB_TX_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ILKN_TX_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_NIF_AF_FC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_NIF_MUB_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_OOB_RX_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CGM_DYN_TH_DEBUG\" ";

const char *aradplus_AccessObjects_31="no_wb=\"1\"/>\n\
        <reg name=\"CGM_CGM_MAP_TC_TO_SP\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CGM_MC_PD_TC_FC_TH\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_DB_SERVICE_POOL_MAXIMUM_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_GLOBAL_DB_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_GLOBAL_FLOW_CONTROL_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_GLOBAL_PD_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_MULTICAST_FLOW_CONTROL_PER_TC_THREHOSL\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_MULTICAST_RESERVED_RESOURCES\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_MULTICAST_RESERVED_RESOURCES_PER_CLASS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_PD_SERVICE_POOL_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_SERVICE_POOL_0_RESERVED_DATA_BUFFERS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_SERVICE_POOL_0_RESERVED_PACKET_DESCRIPTORS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_SERVICE_POOL_1_RESERVED_DATA_BUFFERS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_SERVICE_POOL_1_RESERVED_PACKET_DESCRIPTORS\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2ECC_DATA_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2ECC_DATA_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2ECC_MODULE_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2ECC_MODULE_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2E_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2EFC_DATA_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2EFC_DATA_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2EFC_MODULE_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2EFC_MODULE_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_ECC_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_ECC_FORCE_DOUBLE_BIT_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_MEM_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_PAUSE_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_PFC_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_RX_LSS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_RX_MAX_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_TX_CRC_CORRUPT_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_TX_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_TXFIFO_CELL_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_VERSION_ID\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_EEE_DURATION_TIMER_PULSE\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_ENABLE_REG\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_FAULT_LINK_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_MAC_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_MAC_RSV_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_MODE_REG\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_SBUS_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_XGXS0_CTRL_REG\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_XGXS_COUNTER_MODE\" no_wb=\"1\"/>\n\
        <reg name=\"CLP_REG_2022300\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_CH0_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_CH1_COS_CTRL_RX_0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_CH1_COS_CTRL_RX_1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_CH1_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_CH2_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_CH3_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_DMA_STAT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_DMA_STAT_CLR\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH0_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH0_RD_DMA_HOSTMEM_THRESHOLD\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH0_RD_DMA_OPCODE\" no_wb=\"1\"/>\n\
        <re";

const char *aradplus_AccessObjects_32="g name=\"CMIC_CMC0_FIFO_CH0_RD_DMA_SBUS_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH0_RD_DMA_STAT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH1_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH2_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH3_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_HOSTMEM_ADDR_REMAP_0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_HOSTMEM_ADDR_REMAP_1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_HOSTMEM_ADDR_REMAP_2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_HOSTMEM_ADDR_REMAP_3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_IRQ_STAT0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_IRQ_STAT2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_MIIM_PARAM\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_PCIE_IRQ_MASK2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_PCIE_IRQ_MASK3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_PCIE_IRQ_MASK4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_PCIE_IRQ_MASK5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_PCIE_IRQ_MASK6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CUR_SBUSDMA_CONFIG_HOSTMEM_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_HOSTMEM_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_ITER_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_SBUSDMA_DEBUG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_HOSTMEM_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_SBUS_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_HOSTMEM_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_OPCODE\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_SBUS_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_HOSTMEM_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_ITER_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_OPCODE\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_SBUSDMA_DEBUG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_SBUSDMA_ECCERR_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_SBUS_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH2_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH2_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH2_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SCHAN_MESSAGE7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SCHAN_MESSAGE8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_CH0_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_CH1_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_CH2_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_CH3_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_FIFO_CH0_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_FIFO_CH1_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_FIFO_CH2_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_FIFO_CH3_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg";

const char *aradplus_AccessObjects_33=" name=\"CMIC_CMC1_IRQ_STAT2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH0_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH0_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH0_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH1_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH1_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH2_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH2_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH2_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_CH0_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_CH1_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_CH2_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_CH3_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_FIFO_CH0_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_FIFO_CH1_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_FIFO_CH2_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_FIFO_CH3_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_IRQ_STAT2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH0_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH0_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH0_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH1_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH1_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH2_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH2_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH2_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_COMMON_STRAP_STATUS_0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_DEV_REV_ID\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_GP_DATA_IN\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_GP_INIT_VAL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_CLK_DIV\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_CLK_PARAMS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM30\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM31\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM32\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM33\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM34\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM35\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM36\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM37\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM38\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM39\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM40\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM41\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM42\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM43\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM44\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM45\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM46\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM47\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM48\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM49\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PORT_ORDER_REMAP_0_3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PORT_ORDER_REMAP_12_15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PORT";

const char *aradplus_AccessObjects_34="_ORDER_REMAP_16_19\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PORT_ORDER_REMAP_20_23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PORT_ORDER_REMAP_4_7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PORT_ORDER_REMAP_8_11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM13\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM14\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM16\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM17\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM18\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM19\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM20\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM21\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM22\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM24\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM25\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM26\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM27\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM28\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM29\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM31\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM32\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM33\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM34\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM35\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM36\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM37\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM38\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM39\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM40\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM41\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM42\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM43\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM44\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM45\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM46\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM47\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM48\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM49\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM50\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM51\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM52\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM53\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM54\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM55\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM57\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM58\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM59\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM60\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM61\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM62";

const char *aradplus_AccessObjects_35="\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM63\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM64\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM65\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM9\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_CLK_DIV\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_CLK_PARAMS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM80\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM81\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM82\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM83\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM84\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM85\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM86\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM87\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM88\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM89\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PORT_ORDER_REMAP_0_3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PORT_ORDER_REMAP_12_15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PORT_ORDER_REMAP_16_19\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PORT_ORDER_REMAP_20_23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PORT_ORDER_REMAP_4_7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PORT_ORDER_REMAP_8_11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM13\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM14\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM16\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM17\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM18\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM19\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM20\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM21\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM22\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM24\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM25\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM26\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM27\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM28\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM29\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM31\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM32\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM33\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM34\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM35\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM36\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM37\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM38\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM39\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROG";

const char *aradplus_AccessObjects_36="RAM_RAM4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM40\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM41\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM42\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM43\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM44\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM45\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM46\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM47\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM48\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM49\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM50\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM51\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM52\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM53\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM54\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM55\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM57\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM58\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM59\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM60\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM61\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM62\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM63\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM64\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM65\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM9\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_CLK_DIV\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_CLK_PARAMS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PORT_ORDER_REMAP_0_3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PORT_ORDER_REMAP_12_15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PORT_ORDER_REMAP_16_19\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PORT_ORDER_REMAP_20_23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PORT_ORDER_REMAP_4_7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PORT_ORDER_REMAP_8_11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM13\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM14\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM16\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM17\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM18\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM19\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM20\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM21\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM22\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM24\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM25\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM26\" no_wb=\"1\"/";

const char *aradplus_AccessObjects_37=">\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM27\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM28\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM29\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM31\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM32\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM33\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM34\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM35\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM36\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM37\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM38\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM39\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM40\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM41\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM42\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM43\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM44\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM45\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM46\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM47\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM48\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM49\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM50\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM51\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM52\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM53\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM54\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM55\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM57\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM58\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM59\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM60\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM61\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM62\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM63\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM64\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM65\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM9\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_CLR_SCAN_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_INT_SEL_MAP_0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_INT_SEL_MAP_1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_INT_SEL_MAP_2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_INT_SEL_MAP_3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_INT_SEL_MAP_4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_INT_SEL_MAP_5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_SCAN_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MISC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_PCIE_USERIF_PURGE_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_RATE_ADJUST_EXT_MDIO\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_RATE_ADJUST_INT_MDIO\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_RPE_IRQ_STAT2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_RXBUF_EPINTF_RELEASE_ALL_CREDITS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_0_7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_104_111\" no_wb=\"1\"/>\n\
       ";

const char *aradplus_AccessObjects_38=" <reg name=\"CMIC_SBUS_RING_MAP_112_119\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_120_127\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_16_23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_24_31\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_32_39\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_40_47\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_48_55\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_56_63\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_64_71\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_72_79\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_80_87\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_8_15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_88_95\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_96_103\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_TIMEOUT\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_CNT_SRC_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_CNT_SRC_GROUP_SIZES\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_DO_NOT_COUNT_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_GENERAL_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_INIT_ON\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_PREFETCH_TIMER_PERIOD_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_PREFETCH_TIMERS_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_THRESHOLDS_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_EGQ_0_OFFSET_BMAP_A\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_IQM_0_OFFSET_BMAP_A\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_IRPP_0_OFFSET_BMAP_A\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_IRPP_0_OFFSET_BMAP_B\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <r";

const char *aradplus_AccessObjects_39="eg name=\"DRCA_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DPRC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DQ_BYTE_1_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_MR_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_MR_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_MR_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_SPECIAL_FEATURES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DPRC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
  ";

const char *aradplus_AccessObjects_40="      <reg name=\"DRCB_DQ_BYTE_1_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_MR_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_MR_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_MR_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_SPECIAL_FEATURES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DPRC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DQ_BYTE_1_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n";

const char *aradplus_AccessObjects_41="\
        <reg name=\"DRCC_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_MR_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_MR_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_MR_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_SPECIAL_FEATURES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DPRC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DQ_BYTE_1_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_MR_0\"";

const char *aradplus_AccessObjects_42=" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_MR_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_MR_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_SPECIAL_FEATURES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DPRC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DQ_BYTE_1_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_MR_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_MR_2\" no_w";

const char *aradplus_AccessObjects_43="b=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_MR_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_SPECIAL_FEATURES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DPRC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DQ_BYTE_1_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_MR_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_MR_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_MR_5\" no_wb=\"1";

const char *aradplus_AccessObjects_44="\"/>\n\
        <reg name=\"DRCF_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_SPECIAL_FEATURES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DPRC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DQ_BYTE_1_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_MR_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_MR_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_MR_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_SPECIAL_FEATURES\" no";

const char *aradplus_AccessObjects_45="_wb=\"1\"/>\n\
        <reg name=\"DRCG_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DPRC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DQ_BYTE_1_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_MR_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_MR_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_MR_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_SPECIAL_FEATURES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_E";

const char *aradplus_AccessObjects_46="CC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_REG_0087\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_BLOCKS_SBUS_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_BLOCKS_SOFT_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_CM_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_CORE_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_ECIC_BLOCKS_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_FAB_0_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_FAB_0_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_FAB_1_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_FAB_1_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_FIFO_DMA_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_ADDR_TRANS_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_DQCQ_MAP_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_DRAM_NUMBER_SWAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_FULL_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_FULL_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_GENERAL_CFG_4\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_MINI_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_MINI_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_OCB_BANK_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_OCB_BUF_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_OCB_BUF_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_PP_1\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_PP_2\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_PP_5\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_PP_6\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_PP_8\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GP_STATUS_5\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_NIF_PMH_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_NIF_PML_0_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_NIF_PML_1_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_OGER_1001\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_OGER_1002\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_OGER_1004\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_OGER_1006\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_OGER_1007\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PMH_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PML_0_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PML_1_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_POWERUP_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_MON_A_CONTROL_REG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_";

const char *aradplus_AccessObjects_47="MON_B_CONTROL_REG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_MON_C_CONTROL_REG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_MON_D_CONTROL_REG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_REG_01AE\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_ROV_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_SELECT_OUTPUT_OF_SYNCHRONOUS_ETHERNET_PADS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_SYNCE_MASTER_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_SYNCE_SLAVE_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_TEST_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_UC_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_UC_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_VERSION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ESEM_GENERAL_EM_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ESEM_MANAGEMENT_UNIT_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ESEM_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ESEM_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_GLEM_MANAGEMENT_UNIT_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_GLEM_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_GLEM_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_XOR_INIT_DONE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_ACCEPTABLE_FRAME_TYPE_TABLE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_ACTION_PROFILE_1\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_ACTION_PROFILE_2\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_CFG_BUG_FIX_CHICKEN_BITS_REG_1\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_CONTEXT_FIFO_THRESHOLD_VALUES\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_DBG_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_DELETE_FIFO_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_DELETE_FIFO_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_EGQ_BLOCK_INIT_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_EGRESS_PORT_PRIORITY_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_EGRESS_QUEUES_EMPTY\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_EGRESS_REPLICATION_GENERAL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_EGRESS_SHAPER_CALENDARS_ARBITRATION_CYCLE_LENGTH\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_EGRESS_SHAPER_ENABLE_SETTINGS\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_ETHERNET_TYPES\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_FQP_2_PQP_RDY\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GENERAL_RQP_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GENERAL_RQP_DEBUG_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GLOBAL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GLOBAL_PP_2\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GLOBAL_PP_5\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GLOBAL_PP_8\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_IFC_IS_CHANNELIZED\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"E";

const char *aradplus_AccessObjects_48="GQ_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_KEYA_DATA_BASE_PROFILE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_KEYB_DATA_BASE_PROFILE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_LAG_FILTER_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_MC_PRIORITY_LOOKUP_TABLE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_MULTICAST_OFFSET_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_NIF_FLOW_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_NRDY_TH_0_2\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_NRDY_TH_3_5\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_OUTRIF_MAX_VALUE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_PP_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_PQP_AND_FQP_CALENDER_SETTING\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_PRIVATE_VLAN_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_PS_MODE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_SYSTEM_HEADERS_FORMAT_CODE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_UNICAST_EGRESS_PACKET_HEADER_COMPENSATION_FOR_TYPE_A\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_UNICAST_EGRESS_PACKET_HEADER_COMPENSATION_FOR_TYPE_B\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_ACC_FRAME_TYPE_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_BUG_FIX_CHICKEN_BITS_REG_1\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_BUG_FIX_CHICKEN_BITS_REG_2\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_DC_OVERLAY\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_EEI_MAPPING_IS_REQUIRED\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_EES_ACTION_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_ENABLE_FILTERING_PER_FWD_CODE\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_GLEM_LKUP_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_GLEM_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_LINK_FIFOS_FIXED_LATENCY_SETTING\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_MAP_OUTLIF_PROFILE_TO_ORIENTATION\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_MTU_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_OUTLIF_MAPPING_IS_REQUIRED\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_PROTECTION_PATH_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_PROTECTION_PTR_MODE\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_SPLIT_HORIZON_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_SPLIT_HORIZON_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_STP_STATE_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_VSI_MEMBERSHIP_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_COUNTER_OUT_LIF_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_COUNTER_OUT_LIF_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_DBG_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_ECN_IP_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_ECN_MPLS_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_EEDB_OUTLIF_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_EGRESS_INTERFACE_NO_FRAGMENTATION_MODE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_ETPP_PIPE_LENGTH\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_FHEI_MPLS_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_PP_2\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_PP_5\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_PP_6\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_PP_8\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_HEADER_EDITING_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_IEEE_1588\" no_wb=\"1\"/>\n\
        <reg na";

const char *aradplus_AccessObjects_49="me=\"EPNI_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_IPV4_EXP_TO_TOS_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_IPV4_UNKNOWN_HEADER_CODE_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_IPV6_EXP_TO_TC_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_LINK_FILTER_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_MAPPING_RECYCLE_TRAFFICTO_INGRESS_PIPE\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_MIRR_AND_TRAP_FIFO_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_OUTRIF_MAX_VALUE\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_PMC_PARITY_EN\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_PP_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_REMARK_PROFILE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_TTL_DECREMENT_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_CONNECTIVITY_MAP_CHANGE_EVENT_REGISTERS\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_CONNECTIVITY_MAP_REGISTERS\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_CRMA_WATERMARKS\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_CRMB_WATERMARKS\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_EFMS_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_REG_01B8\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_FCT_ENABLER_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_FDA_EGQ_FABRIC_RCI\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_FDA_EGQ_PIPE_TO_FIFO_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_REG_0153\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_FDR_ENABLERS_REGISTER_1\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_FDR_ENABLERS_REGISTER_3\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_LINK_LEVEL_FLOW_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_LINK_UP_STATUS_FROM_FDRA_PRIMARY\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_LINK_UP_STATUS_FROM_FDRB_PRIMARY\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_FDR_DISCARD_COUNTER_A\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_FDR_DISCARD_COUNTER_B\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_011E\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_024A\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_0250\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_025C\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_0262\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_FDT_CONTEXTS_FABRIC_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_FDT_CONTEXTS_INTERLEAVING\" no_wb=";

const char *aradplus_AccessObjects_50="\"1\"/>\n\
        <reg name=\"FDT_FDT_ENABLER_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_LINK_BITMAP_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_LOAD_BALANCING_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_ASYNC_FIFO_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_FMAL_GENERAL_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_FMAL_RX_GENERAL_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_FMAL_TX_COMMA_BURST_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_FPS_CONFIGURATION_RX_SYNC\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_GENERAL_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_LEAKY_BUCKET_CONTROL_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_LINK_LEVEL_FLOW_CONTROL_ENABLE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_LINK_TOPO_MODE_REG_0\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_LINK_TOPO_MODE_REG_2\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_RECEIVE_RESET_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_REG_0102\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_REG_0151\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_RSF_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_RES_CAL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_RES_CAL_STICKY_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_SRD_QUAD_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_SRD_QUAD_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_WC_UC_MEM_MASK_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_BUFFER_CHANGE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_DRAM_FIFO_RECYCLE_TIMEOUT_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_DRAM_REJECT_MULTICAST_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_DYNAMIC_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_FBC_BANK_IS_USED_BY_OCB\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_FBC_CACHE_POINTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_FBC_EXTERNAL_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_FBC_EXTERNAL_LIMITS\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_FBC_EXTERNAL_POINTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_FBC_RRG_POINTER_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_FULL_MULTICAST_AUTOGEN_PTR\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_ADDR_TRANS_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_DRAM_NUMBER_SWAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_FULL_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_FULL_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_MINI_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_MINI_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_OCB_BANK_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"ID";

const char *aradplus_AccessObjects_51="R_GLOBAL_OCB_BUF_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_OCB_BUF_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_IQM_RETURNED_BUFFER\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_IRR_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_MINI_MULTICAST_AUTOGEN_PTR\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_OCB_BUFFER_FIFO_WATERMARK_REG\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_OCB_COMMITTED_MULTICAST_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_OCB_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_OCB_USE_SHAPER\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_OCCUPIED_DBUFF_THRESHOLD\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_PAUSE_PIPE_STATUS_BMP\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_REASSEMBLY_CONTEXT_PIPE_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_REASSEMBLY_TIMEOUT\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_SNOOP_MIRROR_IS_OCB_ELIGIBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_STATIC_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_WATERMARK_REG\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_COE_CFGS\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_CONSISTENT_HASHING_FORBIDDEN_TRAPS\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_CONSISTENT_HASHING_LB_KEY_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_CONSISTENT_HASHING_VARIABLES\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ECMP_LB_KEY_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_FER_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_GLOBAL_PP_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_GLOBAL_PP_8\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_INDIRECT_WR_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_IN_LIF_ORIENTATION_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_DIAGNOSTICS\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_DIAGNOSTICS_KEY\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_DIAGNOSTICS_READ_RESULT\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_GENERAL_EM_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_MANAGEMENT_UNIT_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_LAG_LB_KEY_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_LB_KEY_PARSER_LEAF_CONTEXT_PROFILE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_LBP_GENERAL_CONFIG_0\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_LBP_GENERAL_CONFIG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_OUT_LIF_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_OUT_RIF_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PACKET_HEADER_SIZE_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PMF_GENERAL\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PMF_PFC_ACL_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PMF_PFC_IS_ETH\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PMF_PFC_PS_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PPH_FHEI_EEI_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PPH_FHEI_FWD_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PPH_FHEI_IVE_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PPH_VSI_SOURCE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_REG_00FE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg";

const char *aradplus_AccessObjects_52=" name=\"IHB_RESERVED_SPARE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_ACTION_PROFILE_ACCEPTABLE_FRAME_TYPES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_ACTION_PROFILE_IEEE_1588\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_ACTION_PROFILE_SA_DROP_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_ACTION_PROFILE_SAME_INTERFACE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_ACTION_PROFILE_SA_NOT_FOUND_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_DBG_FLP_CONSISTENT_HASHING_PROGRAM\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_DE_TO_DP_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_DROP_PRECEDENCE_MAP_PCP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_FLP_GENERAL_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_GLOBAL_PP_2\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_GLOBAL_PP_5\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_GLOBAL_PP_6\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_GLOBAL_PP_8\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_IHP_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_INDIRECT_WR_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LEARNING_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_REJECT_ADMISSION\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_REJECT_CONFIGURATION_FULL_MC_D_BS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_REJECT_CONFIGURATION_MINI_MC_D_BS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_REJECT_CONFIGURATION_OCBS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_RESERVED_SPARE_2\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_RJCT_GLBL_TESTS_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_SRC_VSQ_GLBL_OCB_MAX_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_STE_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_STE_RJCT_TESTS_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_GLOBAL_FULL_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_GLOBAL_FULL_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_GLOBAL_GENERAL_CFG_4\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_GLOBAL_MINI_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_GLOBAL_MINI_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_GLOBAL_OCB_BUF_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_GLOBAL_OCB_BUF_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_IQMT_INIT\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_MEM_BANK_SELECT\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_RPT_PKTSIZE_COMPENSATION_SETTING\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_BLAME_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_CPU_CHANNEL_PIPE_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_DYNAMIC_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_INDIRECT_FORCE_BUBBLE\" no_wb=\"";

const char *aradplus_AccessObjects_53="1\"/>\n\
        <reg name=\"IRE_OAMP_REASSEMBLY_CONTEXT_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_OLP_REASSEMBLY_CONTEXT_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_STATIC_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_TAG_SWAP_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_TDM_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_DYNAMIC_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_MIRROR_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_MULTICAST_FIFO_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_STATIC_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_UNICAST_FIFO_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_WATERMARK_REG\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_CONFIG_CFIFO\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_CONFIG_RFIFO\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_GLOBAL_EVENT\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_PD_ASSIST_DEBUG\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_CORE_CONFIGA\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_CORE_CONFIGB\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_CORE_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_CORE_MEM_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_DEBUG_CONFIGA\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_DEBUG_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_ECC_ERR_RD_TCM_A\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_ECC_ERR_RD_TCM_B_0\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_ECC_ERR_RD_TCM_B_1\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_ECC_ERR_WR_TCM_A\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_ECC_ERR_WR_TCM_B_0\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_ECC_ERR_WR_TCM_B_1\" no_wb=\"1\"/>\n\
        <reg name=\"MAC_PFC_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_FAP_DETECT_CTRL_CELLS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_INIT\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_MESH_TOPOLOGY\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_0117\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01C3\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_SYS_CONFIG_2\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_BANK_ACCESS_CONTROLLER_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_BANK_ACCESS_CONTROLLER_CONFIGURATIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_ECC_ERR_1B_MONITOR_MEM_MASK_1\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_ECC_ERR_2B_MONITOR_MEM_MASK_1\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_GENERAL_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_GLOBAL_ADDR_TRANS_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_GLOBAL_DRAM_NUMBER_SWAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_GLOBAL_FULL_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_GLOBAL_FULL_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_INDIRECT_COMMAND_ADDRESS\" ";

const char *aradplus_AccessObjects_54="no_wb=\"1\"/>\n\
        <reg name=\"MMU_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_PDC_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_GLBL_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INIT_SEQ_ON\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_MCDA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_MCDA_WRAP_INDEX\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_MCDB_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_MCDB_WRAP_INDEX\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_GLBL_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_INIT_SEQ_ON\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_MCDA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_MCDA_WRAP_INDEX\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_MCDB_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_MCDB_WRAP_INDEX\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_BIST_EVENTS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_EGQ_CORE_FOR_NIF_QMLF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_EGQ_PORT_FOR_HRF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_EGQ_PORT_FOR_NIF_PORT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ENABLE_INTERLAKEN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ENABLE_INTERLAKEN_HRF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_FC_ILKN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_FC_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_FC_RX_MUBITS_TO_CFC\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_FC_TX_GEN_LLFC_TO_PM\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_GLOBAL_GENERAL_CFG_4\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_HRF_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_HRF_RX_CONTROLLER_MAX_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ILKN_RX_TDM_AND_DATA_TRAFFIC_ON_SAME_HRF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ILKN_TX_RETRANSMIT_CONFIG_HRF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_LAST_RECEIVED_CONTROLS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_LAST_RECEIVED_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_LAST_RECEIVED_DATA_ON_SOP\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_LAST_SENT_CONTROLS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_LAST_SENT_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_LAST_SENT_DATA_ON_SOP\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_NIF_PM_ILKN_TX_RSTN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_PM_EEE_LPI_DETECT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_PM_TX_PLL_LOCK_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RES_CAL_0_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RES_CAL";

const char *aradplus_AccessObjects_55="_1_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_MLF_LEVEL_PM\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_PORTS_SRSTN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_QMLF_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_REQ_PIPE_0_HIGH_EN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_REQ_PIPE_1_HIGH_EN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_SCH_CONFIG_HRF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_SCH_CONFIG_HRF_4\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_SCH_DEBUG_RESULT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_SYNC_ETH_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_TX_MLF_NUM_CREDITS_FROM_PM\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_TX_PORTS_SRSTN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_TX_QMLF_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_ENABLE_INTERLAKEN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_GLOBAL_GENERAL_CFG_4\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_HRF_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_HRF_RX_CONTROLLER_MAX_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_HRF_RX_MEM_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_HRF_TX_MEM_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_ILKN_RX_TDM_AND_DATA_TRAFFIC_ON_SAME_HRF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_ILKN_TX_RETRANSMIT_CONFIG_HRF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_LAST_RECEIVED_CONTROLS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_LAST_RECEIVED_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_LAST_RECEIVED_DATA_ON_SOP\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_LAST_SENT_CONTROLS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_LAST_SENT_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_LAST_SENT_DATA_ON_SOP\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_NIF_PM_ILKN_TX_RSTN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_PM_TX_PLL_LOCK_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_PORT_EEE_LPI_DETECT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_RX_MLF_LEVEL_PM\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_RX_MLF_LEVEL_PM_4\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_RX_MLF_LEVEL_PM_5\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_RX_PORTS_SRSTN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_RX_QMLF_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_TX_MLF_NUM_CREDITS_FROM_PM\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_TX_MLF_NUM_CREDITS_FROM_PM_4\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_TX_MLF_NUM_CREDITS_FROM_PM_5\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_TX_PORTS_SRSTN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_TX_QMLF_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_CCM_TPID_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_DMA_TX_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_PE_CONST\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_PE_FEM_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_PE_FEM_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_PE_INST\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_PE_PROF\" no_wb=\"1\"";

const char *aradplus_AccessObjects_56="/>\n\
        <reg name=\"OAMP_PE_PTR\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_REMOTE_MEP_EXACT_MATCH_GENERAL_EM_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_REMOTE_MEP_EXACT_MATCH_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_REMOTE_MEP_EXACT_MATCH_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_SAT_GEN_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_GLOBAL_OCB_BANK_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_LAST_WR_BANK\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_LAST_WR_DBUFF_POINTER\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_DSP_ENGINE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_DSP_HEADER\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_GLOBAL_PP_1\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_HEAD_OF_CPU_DSPG_CMD_FIFO\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_RX_CONFIGS_DSP_IDENTIFIER\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_RX_CONFIGS_GENERAL\" no_wb=\"1\"/>\n\
        <reg name=\"PFC_XOFF_TIMER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_INDIRECT_WR_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMA_GENERAL_EM_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMA_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMA_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMB_GENERAL_EM_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMB_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMB_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_REG_0100\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_CONSISTENT_HASHING_CONFIGRATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_GLOBAL_PP_1\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_GLOBAL_SYS_HEADER_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_INDIRECT_WR_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_AGE_AGING_MODE\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_AGE_AGING_RESOLUTION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_AR_TO_JR_TRANSLATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_CMD_TO_CMD_TRANSLATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_COUNTER_DB_CNTR_PTR_CONFIGUR";

const char *aradplus_AccessObjects_57="ATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_COUNTER_LIMIT_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_EVENT_FIFO_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_FLU_MACHINE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_GENERAL_EM_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_JR_TO_AR_TRANSLATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_LEARN_FILTER_PROPERTIES\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_LOOKUP_FILTER_PROPERTIES\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_LOOKUP_LOOKUP_MODE\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_MANAGEMENT_UNIT_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_MNGMNT_REQ_FLU_DB_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_REPLY\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_REPLY_FIFO_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_TRANSLATION_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_REG_0100\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_ACL_RECEIVED\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_LINK_ACTIVE_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_LINK_STATE_FOR_SC_HAND_FDT\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_LOCALLY_GENERATED_ACL\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_MC_DISTRIBUTION_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_MULTICAST_DISTRIBUTION_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_RTP_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_ASSIGNED_CREDIT_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_ASSIGNED_CREDIT_CONFIGURATION_1\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_CIR_SHAPERS_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_CIR_SHAPERS_CONFIGURATION_1\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_DBG_DVS_LINK_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_DELETE_MECHANISM_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_DVS_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_DVS_CREDIT_SHARE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_DVS_NIF_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_FSF_COMPOSITE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_HR_PRIORITY_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INDIRECT_WR_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_PIR_SHAPERS_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_PIR_SHAPERS_CONFIGURATION_1\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_PS_2P_PRIORITY_MODE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_PS_CALENDAR_SELECT\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_RCI_PARAMS\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_REBOUNDED_CREDIT_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_REBOUNDED_CREDIT_CONFIGURATION_1\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_RESERVED_MTCD\" no_wb=\"1";

const char *aradplus_AccessObjects_58="\"/>\n\
        <reg name=\"SCH_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_SCHEDULER_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_SELECT_FLOW_TO_QUEUE_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_SHAPER_CONFIGURATION_REGISTER_1\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_SMP_BACK_UP_MESSAGES\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_SWITCH_CIR_EIR_IN_DUAL_SHAPERS\" no_wb=\"1\"/>\n\
        <reg name=\"TX_PREAMBLE\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2ECC_DATA_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2ECC_DATA_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2ECC_MODULE_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2ECC_MODULE_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2E_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2EFC_DATA_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2EFC_DATA_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2EFC_MODULE_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2EFC_MODULE_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_ECC_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_ECC_FORCE_DOUBLE_BIT_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_MEM_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_PAUSE_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_PFC_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_RX_LSS_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_RX_LSS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_RX_MAX_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_TX_CRC_CORRUPT_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_TX_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_TXFIFO_CELL_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_VERSION_ID\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_EEE_DURATION_TIMER_PULSE\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_ENABLE_REG\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_FAULT_LINK_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_MAC_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_MAC_RSV_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_MODE_REG\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_SBUS_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_XGXS0_CTRL_REG\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_XGXS_COUNTER_MODE\" no_wb=\"1\"/>\n\
        <reg name=\"XLP_REG_2022300\" no_wb=\"1\"/>\n\
    </registers>\n\
    <memories>\n\
        <mem name=\"MMU_DRAM_ADDRESS_SPACE\" no_read=\"1\"/>\n\
<!-- src/soc/common/mem.c[9409]_soc_mem_read_schan_msg_send unit 0:soc_mem_read: Mem(XXXXXXXXX) invalid S-Channel reply, expected READ_MEMORY_ACK:, opcode 8 -->\n\
        <mem name=\"EGQ_QP_CBM\" no_read=\"1\"/>\n\
        <mem name=\"EGQ_TCG_CBM\" no_read=\"1\"/>\n\
<!-- src/soc/common/mem.c[9409]_soc_mem_read_schan_msg_send unit 0:soc_mem_read: Mem(XXXXXXXXX) invalid S-Channel reply, expected READ_MEMORY_ACK:, opcode 7 /> -->\n\
        <mem name=\"SER_ACC_TYPE_MAP\" no_read=\"1\"/>\n\
        <mem name=\"SER_MEMORY\" no_read=\"1\"/>\n\
        <mem name=\"SER_RESULT_0\" no_read=\"1\"/>\n\
        <mem name=\"SER_RESULT_1\" no_read=\"1\"/>\n\
        <mem name=\"SER_RESULT_DATA_0\" no_read=\"1\"/>\n\
        <mem name=\"SER_RESULT_DATA_1\" no_read=\"1\"/>\n\
        <mem name=\"SER_RESULT_EXPECTED_0\" no_read=\"1\"/>\n\
        <mem name=\"SER_RESULT_EXPECTED_1\" no_read=\"1\"/>\n\
<!-- [bcmDPC]src/soc/dcmn/dcmn_intr_corr_act_func.c[1025]dcmn_interrupt_print_info -->\n\
        <mem name=\"IDR_MEM_7_INTERNAL\" no_read=\"1\"/>\n\
        <mem name=\"IQM_MEM_1400000\" no_read=\"1\"/>\n\
        <mem name=\"IRE_MEM_2_INTERNAL\" no_read=\"1\"/>\n\
        <mem name=\"IRE_MEM_7_INTERNAL\" no_read=\"1\"/>\n\
        <mem name=\"IRE_MEM_8_INTERNAL\" no_read=\"1\"/>\n\
        <mem name=\"EDB_PROTECTION_ENTRY\" no_read=\"1\"/>\n\
        <mem name=\"EDB_EEDB_TOP_BANK\" no_read=\"1\"/>\n\
        <mem name=\"MTM_MCDB\" no_read=\"1";

const char *aradplus_AccessObjects_59="\"/>\n\
        <mem name=\"IHB_FIFO_DSP_1\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_KEYT_PLDT_H\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_AGET_H\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE\" no_read=\"1\"/>\n\
        <mem name=\"OCB_OCB_ADDRESS_SPACE\" no_read=\"1\"/>\n\
        <mem name=\"IHP_LIF_TABLE\" no_read=\"1\"/>\n\
        <mem name=\"IRR_MCDB\" no_read=\"1\"/>\n\
        <mem name=\"IDR_MEM_2_INTERNAL\" no_read=\"1\"/>\n\
        <mem name=\"IDR_MEM_11_INTERNAL\" no_read=\"1\"/>\n\
        <mem name=\"FCR_EFMSM\" no_read=\"1\"/>\n\
        <mem name=\"FCR_FCR_CRM_A\" no_read=\"1\"/>\n\
        <mem name=\"FCR_FCR_CRM_B\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_A_FEC_ENTRY_FORMAT_A\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_A_FEC_ENTRY_FORMAT_B\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_A_FEC_ENTRY_FORMAT_C\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_A_FEC_ENTRY_GENERAL\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_A_FEC_ENTRY_FORMAT_NULL\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_A_FEC_SUPER_ENTRY_BANK\" no_read=\"1\"/>\n\
        <mem name=\"IQM_PAKCET_DESCRIPTOR_MEMORY_A_DYNAMIC\" no_read=\"1\"/>\n\
        <mem name=\"IQM_PAKCET_DESCRIPTOR_MEMORY_B_DYNAMIC\" no_read=\"1\"/>\n\
        <mem name=\"IQM_PAKCET_DESCRIPTOR_MEMORY_ECC_DYNAMIC\" no_read=\"1\"/>\n\
        <mem name=\"ERPP_EPMFCS_TCAM_BANK\" no_read=\"1\"/>\n\
        <mem name=\"ERPP_EPMFCS_TCAM_BANK_COMMAND\" no_read=\"1\"/>\n\
        <mem name=\"ERPP_EPMFCS_TCAM_BANK_REPLY\" no_read=\"1\"/>\n\
        <mem name=\"HBC_WRITE_REQUEST_ASYNC_FIFO\" no_read=\"1\"/>\n\
        <mem name=\"HBC_WRITE_DATA_ASYNC_FIFO\" no_read=\"1\"/>\n\
        <mem name=\"HBC_READ_REQUEST_ASYNC_FIFO\" no_read=\"1\"/>\n\
        <mem name=\"HBC_READ_DATA_ASYNC_FIFO\" no_read=\"1\"/>\n\
        <mem name=\"HBC_READ_DATA_REORDER\" no_read=\"1\"/>\n\
        <mem name=\"HBC_WRITE_DATA_BUFFER\" no_read=\"1\"/>\n\
        <mem name=\"HBC_WRITE_PER_BANK_QUEUES\" no_read=\"1\"/>\n\
        <mem name=\"HBC_READ_PER_BANK_QUEUES\" no_read=\"1\"/>\n\
        <mem name=\"HBC_WRITE_LATENCY_DELAY\" no_read=\"1\"/>\n\
        <mem name=\"HBC_ECC_INFO_FIFO\" no_read=\"1\"/>\n\
        <mem name=\"HBC_RDR_INFO_FIFO\" no_read=\"1\"/>\n\
        <mem name=\"HBC_RDR_CHUNK_STORAGE\" no_read=\"1\"/>\n\
        <mem name=\"HBC_BANK_ORDER_FIFO\" no_read=\"1\"/>\n\
        <mem name=\"HBC_HBM_DRAM_CPU_ACCESS\" no_read=\"1\"/>\n\
        <mem name=\"TCAM_TCAM_BANK\" no_read=\"1\"/>\n\
        <mem name=\"TCAM_TCAM_BANK_REPLY\" no_read=\"1\"/>\n\
        <mem name=\"TCAM_TCAM_BANK_COMMAND\" no_read=\"1\"/>\n\
        <mem name=\"IQM_MEM_1600000\" no_read=\"1\"/>\n\
        <mem name=\"IRR_IS_PC_MEMORY\" no_read=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_RX_0_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_RX_1_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_RX_2_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_RX_3_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_RX_4_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_RX_5_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_TX_0_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_TX_1_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_TX_2_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_TX_3_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_TX_4_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_TX_5_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_NIF_PFC_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_OOB_RX_0_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_OOB_RX_1_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_OOB_RX_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_OOB_TX_0_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_OOB_TX_1_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_OOB_TX_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"DRCA_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCB_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCC_DWF";

const char *aradplus_AccessObjects_60="\" no_wb=\"1\"/>\n\
        <mem name=\"DRCD_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCE_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCF_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCG_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCH_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_AC_ENTRY_WITH_DATA_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_AC_HALF_ENTRY_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_DATA_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_EEDB_BANK\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_ESEM_STEP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_GLEM_STEP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_IPV4_TUNNEL_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_LINK_LAYER_OR_ARP_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_LINK_LAYER_OR_ARP_NEW_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_MAP_OUTLIF_TO_DSP\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_MPLS_POP_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_MPLS_PUSH_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_MPLS_SWAP_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_OUT_RIF_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_TRILL_FORMAT_FULL_ENTRY\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_TRILL_FORMAT_HALF_ENTRY\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_ACTION_PROFILE_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_CCM\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_CH_SCM_4\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_CH_SCM_5\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_CH_SCM_6\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_DSP_PTR_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_EGRESS_SHAPER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_FBM\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_FDM\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_FQP_NIF_PORT_MUX\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_IVEC_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_MAP_PS_TO_IFC\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_MC_SP_TC_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_NONCH_SCM\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PCT\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PDCT_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PER_IFC_CFG\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PMC\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PMF_PROGRAM_SELECTION_CAM\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PPCT\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PQP_NIF_PORT_MUX\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PQST_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_QDCT_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_QP_PMC\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_QP_SCM\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_QQST_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_RCM\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_RCM_DEBUG\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_TC_DP_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_TCG_PMC\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_VLAN_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_COUNTER_SOURCE_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_DSCP_REMARK\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_EXP_REMARK\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_IVEC_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_LFEM_FIELD_SELECT_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_LINK_LAYER_VLAN_PROCESSING_LLVP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_PMF_MIRROR_PROFILE_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_PRGE_PROGRAM\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_PRGE_PROGRAM_SELECTION_CAM\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_REMARK_IPV4_TO_DSCP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_REMARK_IPV4_TO_EXP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_REMARK_IPV6_TO_DSCP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_REMARK_IPV6_TO_EXP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_REMARK_MPLS_TO_DSCP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_REMARK_MPLS_TO_EXP\" no_wb=\"1\"/>\n\
        <mem name=\"FCR_EFMS_SOURCE_PIPE\" no_wb=\"1\"/>\n\
        <mem name=\"FDT_IPT_MESH_MC\" no_wb=\"1\"/>\n\
        <mem name";

const char *aradplus_AccessObjects_61="=\"IDR_DRAM_BUFFER_TYPE\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_DROP_PRECEDENCE_MAPPING\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_IRDB\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_MEM_13_INTERNAL\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_MEM_4_INTERNAL\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_MRPS_0_IN_DP_MAPPING\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_MRPS_1_IN_DP_MAPPING\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_QUEUE_IS_DRAM_ELIGIBLE\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_QUEUE_IS_OCB_ELIGIBLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_CONSISTENT_HASHING_PROGRAM_VARIABLES\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_DESTINATION_STATUS\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_0_4B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_10_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_11_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_12_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_13_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_14_24B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_1_4B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_15_24B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_2_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_3_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_4_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_5_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_6_24B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_7_24B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_8_4B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_9_4B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_BIT_SELECT\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_MAP_INDEX_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_HEADER_PROFILE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_ISEM_STEP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_L_4_OPS\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_LB_VECTOR_PROGRAM_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_PFC_INFO\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_PMF_PROGRAM_COUNTERS\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_PMF_PROGRAM_SELECTION_CAM\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_PTC_KEY_GEN_VAR\" no_wb=\"1\"/>\n\
        <mem name=\"IHP_CONSISTENT_HASHING_PROGRAM_SEL_TCAM\" no_wb=\"1\"/>\n\
        <mem name=\"IHP_ELK_PAYLOAD_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"IHP_FLP_PROGRAM_SELECTION_CAM\" no_wb=\"1\"/>\n\
        <mem name=\"IHP_IEEE_1588_IDENTIFICATION_CAM\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_PQDMS\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_PQRED\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_PQWQ\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_SCH_CCCP\" no_wb=\"1\"/>\n\
        <mem name=\"IQMT_EGR_RPT_CPM\" no_wb=\"1\"/>\n\
        <mem name=\"IQMT_ING_RPT_CPM\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_VSQA_PRM\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_VSQB_PRM\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_VSQC_PRM\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_VSQD_PRM\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_VSQE_PRM\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_VSQF_PRM\" no_wb=\"1\"/>\n\
        <mem name=\"IRE_CTXT_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"IRE_NIF_PORT_TO_CTXT_BIT_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_DESTINATION_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_FREE_PCB_MEMORY\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_IS_FREE_PCB_MEMORY\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_SMOOTH_DIVISION\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_TRAFFIC_CLASS_MAPPING_0\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_TRAFFIC_CLASS_MAPPING_1\" no_wb=\"1\"/>\n\
        <mem name=\"MRPS_MCDA_PRFCFG_0\" no_wb=\"1\"/>\n\
        <mem name=\"MRPS_MCDA_PRFCFG_1\" no_wb=\"1\"/>\n\
        <mem name=\"MRPS_MCDA_PRFCFG_SHARING_DIS\" no_wb=\"1\"/>\n\
        <mem name=\"MRPS_MCDA_PRFCFG_SHARING_EN\" no_wb=\"1\"/>\n\
        <mem name=\"MRPS_MCDB_PRFCFG_0\" no_wb=\"1\"/>\n\
        ";

const char *aradplus_AccessObjects_62="<mem name=\"MRPS_MCDB_PRFCFG_1\" no_wb=\"1\"/>\n\
        <mem name=\"MRPS_PCD_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"MTRPS_EM_MCDA_PRFCFG_0\" no_wb=\"1\"/>\n\
        <mem name=\"MTRPS_EM_MCDA_PRFCFG_1\" no_wb=\"1\"/>\n\
        <mem name=\"MTRPS_EM_MCDA_PRFCFG_SHARING_DIS\" no_wb=\"1\"/>\n\
        <mem name=\"MTRPS_EM_MCDA_PRFCFG_SHARING_EN\" no_wb=\"1\"/>\n\
        <mem name=\"MTRPS_EM_MCDB_PRFCFG_0\" no_wb=\"1\"/>\n\
        <mem name=\"MTRPS_EM_MCDB_PRFCFG_1\" no_wb=\"1\"/>\n\
        <mem name=\"MTRPS_EM_PCD_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"OAMP_FLOW_STAT_1_SEC_ENTRY_3\" no_wb=\"1\"/>\n\
        <mem name=\"OAMP_PE_0_PROG_TCAM\" no_wb=\"1\"/>\n\
        <mem name=\"OAMP_PE_1_PROG_TCAM\" no_wb=\"1\"/>\n\
        <mem name=\"OAMP_REMOTE_MEP_EXACT_MATCH_STEP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"OLP_DSP_EVENT_ROUTE\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_A_OEMA_STEP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_A_OEMB_STEP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_A_TCAM_ACCESS_PROFILE\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_A_TCAM_BANK\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_A_TCAM_BANK_COMMAND\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_A_TCAM_BANK_REPLY\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_AGING_CONFIGURATION_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_AMSG_FIFO\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_FID_COUNTER_PROFILE_DB\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_FMSG_FIFO\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_PORT_MINE_TABLE_PHYSICAL_PORT\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_STEP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_AC_2_EEI\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_AC_2_OUT_LIF\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_AC_MP\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_IP_TT\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_ISID_MP\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_ISID_P2P\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_LABEL_DOUBLE_DATA\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_LABEL_PROTOCOL_OR_LSP\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_LABEL_PWE_MP\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_LABEL_PWE_P2P\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_TRILL\" no_wb=\"1\"/>\n\
        <mem name=\"RTP_UNICAST_DISTRIBUTION_MEMORY\" no_wb=\"1\"/>\n\
        <mem name=\"RTP_UNICAST_DISTRIBUTION_MEMORY_FOR_CTRL_CELLS\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_CH_NIF_CALENDAR_CONFIGURATION_CNCC\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_CH_NIF_RATES_CONFIGURATION_CNRC\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_CIR_SHAPER_CALENDAR_CSC\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_CIR_SHAPERS_DYNAMIC_TABEL_CSDT\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_DEVICE_RATE_MEMORY_DRM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_DSP_2_PORT_MAP_DSPP\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_FC_MAP_FCM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_FLOW_GROUP_MEMORY_FGM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_FLOW_TO_FIP_MAPPING_FFM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_FLOW_TO_QUEUE_MAPPING_FQM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_HR_SCHEDULER_CONFIGURATION_SHC\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_MEM_01C00000\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_ONE_PORT_NIF_CONFIGURATION_OPNC\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_PIR_SHAPER_CALENDAR_PSC\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_PIR_SHAPERS_DYNAMIC_TABEL_PSDT\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_PORT_ENABLE_PORTEN\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_PORT_GROUP_PFGM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_PORT_SCHEDULER_MAP_PSM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_PORT_SCHEDULER_WEIGHTS_PSW\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_PS_8P_RATES_PSR\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_SCHEDULER_ENABLE_MEMORY_SEM\" no_wb=\"1\"/>\n\
        ";

const char *aradplus_AccessObjects_63="<mem name=\"SCH_SCHEDULER_ENABLE_MEMORY_SEM_B\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_SHAPER_DESCRIPTOR_MEMORY_STATIC_SHDS\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_SHARED_DEVICE_RATE_SHARED_DRM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_SLOW_SCALE_A_SSA\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_SLOW_SCALE_B_SSB\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_CAT_2_TC_CGM_MAP_NIF\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_CAT_2_TC_IQM_0_MAP_NIF\" no_wb=\"1\"/>\n\
        <mem name=\"CLPORT_WC_UCMEM_DATA\" no_read=\"1\"/>\n\
        <mem name=\"DRCA_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"DRCB_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"DRCC_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"DRCD_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"DRCE_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"DRCF_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"DRCG_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"DRCH_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_CONTEXT_MRU\" no_wb=\"1\"/>\n\
        <mem name=\"IHP_PTC_VIRTUAL_PORT_CONFIG\" no_wb=\"1\"/>\n\
        <mem name=\"IPST_IPS_0_CREDIT_ARBITER_FIFO\" no_wb=\"1\"/>\n\
        <mem name=\"IPS_QPM_1_NO_SYS_RED\" no_wb=\"1\"/>\n\
        <mem name=\"IPS_QPM_1_SYS_RED\" no_wb=\"1\"/>\n\
        <mem name=\"IPT_DBLF\" no_wb=\"1\"/>\n\
        <mem name=\"IQMT_BDBLL\" no_wb=\"1\"/>\n\
        <mem name=\"IRE_PORT_TO_BASE_ADDRESS_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_1\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_2\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_3\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_4\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_5\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_6\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_7\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_2_PP\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_SPECIAL_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_TDM_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"KAPS_TCM\" no_wb=\"1\"/>\n\
        <mem name=\"OLP_MEM_00000\" no_wb=\"1\"/>\n\
        <mem name=\"RTP_UNICAST_DISTRIBUTION_MEMORY_FOR_DATA_CELLS\" no_wb=\"1\"/>\n\
        <mem name=\"DRCA_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCB_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCC_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCD_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCE_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCF_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCG_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCH_DWF\" no_wb=\"1\"/>\n\
 </memories>\n\
</top>\n\
";

const char *aradplus_DebugSignals_ERPP_0="<?xml version=\"1.0\"?>\n\
<SignalInfo device=\"aradplus\">\n\
    <Signal>\n\
        <Attribute>Dst_System_Port</Attribute>\n\
        <Size>16</Size>\n\
        <From>PRP</From>\n\
        <To>Filter</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [186 : 171] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VSI_or_VRF</Attribute>\n\
        <Size>16</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [15 : 0] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [16 : 16] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_LIF</Attribute>\n\
        <Size>16</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [32 : 17] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_TM_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [40 : 33] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [48 : 41] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Header_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [84 : 81] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [88 : 85] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fabric_or_Egress_MC</Attribute>\n\
        <Size>1</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [89 : 89] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Eth_Type_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [93 : 90] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Eth_Tag_Format</Attribute>\n\
        <Size>5</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [98 : 94] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Dst_System_Port</Attribute>\n\
        <Size>16</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [114 : 99] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>DSP_Ptr</Attribute>\n\
        <Size>8</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [122 : 115] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Action_Profile_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [123 : 123] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal";

const char *aradplus_DebugSignals_ERPP_1=">\n\
    <Signal>\n\
        <Attribute>Action_Profile_Index</Attribute>\n\
        <Size>3</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [126 : 124] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [0 : 0] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>System_Headers_Record</Attribute>\n\
        <Size>44</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [44 : 1] </Address>\n\
        <Expansion>SHR_ERPP_PMF</Expansion>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_TM_Port_Updated</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [45 : 45] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_TM_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [53 : 46] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [61 : 54] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Mirror_Profile</Attribute>\n\
        <Size>4</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [65 : 62] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Header_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [101 : 98] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fabric_or_Egress_MC</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [102 : 102] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Counter_Profile</Attribute>\n\
        <Size>3</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [121 : 119] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>COS_Profile</Attribute>\n\
        <Size>4</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [125 : 122] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Action_Profile_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [126 : 126] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Action_Profile_Index</Attribute>\n\
        <Size>3</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [129 : 127] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>ACE_Ptr</Attribute>\n\
        <Size>12</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} ";

const char *aradplus_DebugSignals_ERPP_2="bits: [141 : 130] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>System_Headers_Record</Attribute>\n\
        <Size>341</Size>\n\
        <From>Parser</From>\n\
        <To>DSPM</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [255 : 1]  | {15'd4,16'd1} bits: [85 : 0] </Address>\n\
        <Expansion>SHR</Expansion>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>CUD</Attribute>\n\
        <Size>16</Size>\n\
        <From>DSPM</From>\n\
        <To>PRP</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [209 : 194] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
</SignalInfo>\n\
";

const char *aradplus_DebugSignals_ETPP_0="<?xml version=\"1.0\"?>\n\
<SignalInfo device=\"aradplus\">\n\
    <Signal>\n\
        <Attribute>System_Headers_Record</Attribute>\n\
        <Size>341</Size>\n\
        <From>Parser</From>\n\
        <To>PRP</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [255 : 0] | {15'd2,16'd1} bits: [84 : 0]</Address>\n\
        <Expansion>SHR</Expansion>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>PP_PCT_Data</Attribute>\n\
        <Size>106</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [168 : 63]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_3_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [38 : 38]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_3</Attribute>\n\
        <Size>97</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [135 : 39]</Address>\n\
        <Expansion>EES_Action</Expansion>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_2_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [136 : 136]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_2</Attribute>\n\
        <Size>97</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [233 : 137]</Address>\n\
        <Expansion>EES_Action</Expansion>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_1_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [234 : 234]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_1</Attribute>\n\
        <Size>97</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [255 : 235] | {15'd4,16'd2} bits: [75 : 0]</Address>\n\
        <Expansion>EES_Action</Expansion>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_0_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [76 : 76]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_0</Attribute>\n\
        <Size>24</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [100 : 77]</Address>\n\
        <Expansion>EES_Action_Short</Expansion>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_DSCP_EXP</Attribute>\n\
        <Size>8</Size>\n\
        <From>Term</From>\n\
        <To>Fwd</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd5,16'd0} bits: [178 : 171]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_TM_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>Fwd</From>\n\
        <To>Encap</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [42 : 35]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>Fwd</From>\n\
        <To>Encap</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [50 : 43]</Address>\n\
        <Perm>1</Perm>\n\
";

const char *aradplus_DebugSignals_ETPP_1="    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_DSCP_EXP</Attribute>\n\
        <Size>8</Size>\n\
        <From>Fwd</From>\n\
        <To>Encap</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [74 : 67]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VSI</Attribute>\n\
        <Size>16</Size>\n\
        <From>Encap</From>\n\
        <To>LL</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd8,16'd0} bits: [15 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_LIF</Attribute>\n\
        <Size>16</Size>\n\
        <From>Encap</From>\n\
        <To>LL</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd8,16'd0} bits: [65 : 50]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_DSCP_EXP</Attribute>\n\
        <Size>8</Size>\n\
        <From>Encap</From>\n\
        <To>LL</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd8,16'd0} bits: [73 : 66]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>PRGE_Instruction_1_Index</Attribute>\n\
        <Size>6</Size>\n\
        <From>PRGE</From>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd11,16'd0} bits: [29 : 24]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EVEC_Table_Index</Attribute>\n\
        <Size>8</Size>\n\
        <From>LL</From>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd11,16'd0} bits: [88 : 81]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>ESEM_Key</Attribute>\n\
        <Size>37</Size>\n\
        <From>LL</From>\n\
        <To>ESEM</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd11,16'd0} bits: [137 : 101]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>DSCP_Remark_Index</Attribute>\n\
        <Size>13</Size>\n\
        <From>Encap</From>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd11,16'd0} bits: [247 : 235]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Exp_Remark_Index</Attribute>\n\
        <Size>7</Size>\n\
        <From>Encap</From>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd11,16'd0} bits: [254 : 248]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
</SignalInfo>\n\
";

const char *aradplus_DebugSignals_IRPP_0="<?xml version=\"1.0\"?>\n\
<SignalInfo device=\"aradplus\">\n\
    <Signal>\n\
        <Attribute>Parser_Leaf_Context</Attribute>\n\
        <Size>4</Size>\n\
        <From>Parser</From>\n\
        <To>LL</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd2} bits: [60 : 57]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Code</Attribute>\n\
        <Size>6</Size>\n\
        <From>Parser</From>\n\
        <To>LL</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd2} bits: [66 : 61]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Parser_Program_Ptr</Attribute>\n\
        <Size>4</Size>\n\
        <From>Port Termination</From>\n\
        <To>Parser</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd2} bits: [71 : 68]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Header_Size</Attribute>\n\
        <Size>7</Size>\n\
        <From>NIF</From>\n\
        <To>Port Termination</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd2} bits: [89 : 83]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Header</Attribute>\n\
        <Size>1024</Size>\n\
        <From>NIF</From>\n\
        <To>Port Termination</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd2} bits: [255 : 90] | {15'd1,16'd3} bits: [255 : 0] | {15'd1,16'd4} bits: [255 : 0] | {15'd1,16'd5} bits: [255 : 0] | {15'd1,16'd6} bits: [89 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Qualifier</Attribute>\n\
        <Size>55</Size>\n\
        <From>Parser</From>\n\
        <To>LL</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd6} bits: [147 : 93]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Header_Offset</Attribute>\n\
        <Size>42</Size>\n\
        <From>Parser</From>\n\
        <To>LL</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd6} bits: [190 : 149]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Src_System_Port</Attribute>\n\
        <Size>16</Size>\n\
        <From>Port Termination</From>\n\
        <To>Parser</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd6} bits: [206 : 191]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Port_Termination_Context</Attribute>\n\
        <Size>8</Size>\n\
        <From>NIF</From>\n\
        <To>Port Termination</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd6} bits: [218 : 211]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>Port Termination</From>\n\
        <To>Parser</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd6} bits: [226 : 219]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Initial_VID</Attribute>\n\
        <Size>12</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd0} bits: [11 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Strength</Attribute>\n\
        <Size>2</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd0} bits: [42 : 41]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Code</Attribute>\n\
        <Size>8</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd0} bits: [50 : 43]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LL_Mirror_Profile</Attribute>\n";

const char *aradplus_DebugSignals_IRPP_1="\
        <Size>4</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd0} bits: [55 : 52]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_TC</Attribute>\n\
        <Size>3</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd0} bits: [102 : 100]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_Strength</Attribute>\n\
        <Size>3</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd0} bits: [105 : 103]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_DP</Attribute>\n\
        <Size>2</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd0} bits: [107 : 106]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_CPU_Trap_Qualifier</Attribute>\n\
        <Size>16</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd0} bits: [123 : 108]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_CPU_Trap_Code</Attribute>\n\
        <Size>8</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd0} bits: [131 : 124]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Outer_VID</Attribute>\n\
        <Size>12</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd4} bits: [247 : 236]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Inner_VID</Attribute>\n\
        <Size>12</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd4} bits: [255 : 249] | {15'd3,16'd5} bits: [4 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd5} bits: [16 : 9]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_TC</Attribute>\n\
        <Size>3</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [58 : 56]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_DP</Attribute>\n\
        <Size>2</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [62 : 61]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VSI</Attribute>\n\
        <Size>16</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [192 : 177]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VRF</Attribute>\n\
        <Size>12</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [204 : 193]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [211 : 208]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TRILL_MC</Attribute>\n\
        <Size>1</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</Bl";

const char *aradplus_DebugSignals_IRPP_2="ockID>\n\
        <Address>{15'd4,16'd1} bits: [34 : 34]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Strength</Attribute>\n\
        <Size>2</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [54 : 53]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Code</Attribute>\n\
        <Size>8</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [62 : 55]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Code</Attribute>\n\
        <Size>6</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [141 : 136]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_LIF</Attribute>\n\
        <Size>16</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [157 : 142]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LL_Mirror_Profile</Attribute>\n\
        <Size>4</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [163 : 160]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Incoming_Tag_Structure</Attribute>\n\
        <Size>4</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [212 : 209]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_LIF</Attribute>\n\
        <Size>16</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [245 : 230]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_Strength</Attribute>\n\
        <Size>3</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [16 : 14]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_Dst</Attribute>\n\
        <Size>19</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [35 : 17]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_CPU_Trap_Qualifier</Attribute>\n\
        <Size>16</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [51 : 36]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_CPU_Trap_Code</Attribute>\n\
        <Size>8</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [59 : 52]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EEI</Attribute>\n\
        <Size>24</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [83 : 60]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>COS_Profile</Attribute>\n\
        <Size>6</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [133 : 128]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Terminated_DSCP_EXP</Attribute>\n\
        <Size>8</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [152 : 145]</Address>\n\
        <Perm>1<";

const char *aradplus_DebugSignals_IRPP_3="/Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Offset_Index</Attribute>\n\
        <Size>3</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [213 : 211]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Offset_Extension</Attribute>\n\
        <Size>2</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [215 : 214]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [219 : 216]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LL_LEM_Result</Attribute>\n\
        <Size>43</Size>\n\
        <From>LEM</From>\n\
        <To>LL</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd21,16'd0} bits: [44 : 2]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LL_LEM_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>LEM</From>\n\
        <To>LL</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd21,16'd0} bits: [45 : 45]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Consistent_Hashing_Key_Gen_Instructions</Attribute>\n\
        <Size>136</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [135 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Mem_Soft_Error</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [136 : 136]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_Processing_Profile</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [139 : 137]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_B_Result</Attribute>\n\
        <Size>16</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [155 : 140]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_B_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [156 : 156]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_A_Result</Attribute>\n\
        <Size>16</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [172 : 157]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_A_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [173 : 173]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VSI_Profile</Attribute>\n\
        <Size>4</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [177 : 174]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VSI</Attribute>\n\
        <Size>16</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [193 : 178]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <";

const char *aradplus_DebugSignals_IRPP_4="Attribute>VRF</Attribute>\n\
        <Size>12</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [205 : 194]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VLAN_Edit_Cmd</Attribute>\n\
        <Size>34</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [239 : 206]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>User_Priority</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [242 : 240]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Unknown_Addr</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [243 : 243]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [247 : 244]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_Processing_Profile</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [250 : 248]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_B_Result</Attribute>\n\
        <Size>16</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [255 : 251] | {15'd0,16'd1} bits: [10 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_B_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd1} bits: [11 : 11]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_A_Result</Attribute>\n\
        <Size>16</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd1} bits: [27 : 12]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_A_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd1} bits: [28 : 28]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Traps_1_Result</Attribute>\n\
        <Size>40</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd1} bits: [68 : 29]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Traps_1_Match</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd1} bits: [69 : 69]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Traps_0_Result</Attribute>\n\
        <Size>40</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd1} bits: [109 : 70]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Traps_0_Match</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd1} bits: [110 : 110]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Result</Attribut";

const char *aradplus_DebugSignals_IRPP_5="e>\n\
        <Size>40</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd1} bits: [150 : 111]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Match</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd1} bits: [151 : 151]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>STP_State</Attribute>\n\
        <Size>2</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd1} bits: [153 : 152]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Stamp_Native_VSI</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd1} bits: [154 : 154]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Src_System_Port</Attribute>\n\
        <Size>16</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd1} bits: [170 : 155]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Strength</Attribute>\n\
        <Size>2</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd1} bits: [172 : 171]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Code</Attribute>\n\
        <Size>8</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd1} bits: [180 : 173]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>RPF_Dst_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd1} bits: [181 : 181]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>RPF_Dst</Attribute>\n\
        <Size>19</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd1} bits: [200 : 182]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Parser_Leaf_Context</Attribute>\n\
        <Size>4</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd1} bits: [204 : 201]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_is_IEEE1588</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd1} bits: [205 : 205]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_is_Compatible_MC</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd1} bits: [206 : 206]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_is_BOOTP_DHCP</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd1} bits: [207 : 207]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Header_Size</Attribute>\n\
        <Size>7</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd1} bits: [214 : 208]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Header</Attribute>\n\
        <Size>1024</Size>\n\
        <From>FLP</";

const char *aradplus_DebugSignals_IRPP_6="From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd1} bits: [255 : 215] | {15'd0,16'd2} bits: [255 : 0] | {15'd0,16'd3} bits: [255 : 0] | {15'd0,16'd4} bits: [255 : 0] | {15'd0,16'd5} bits: [214 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Qualifier_0</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd5} bits: [217 : 215]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Qualifier</Attribute>\n\
        <Size>55</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd5} bits: [255 : 218] | {15'd0,16'd6} bits: [16 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Orientation_is_Hub</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd6} bits: [17 : 17]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Up_MEP</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd6} bits: [18 : 18]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Sub_Type</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd6} bits: [21 : 19]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Stamp_Offset</Attribute>\n\
        <Size>7</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd6} bits: [28 : 22]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Offset</Attribute>\n\
        <Size>7</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd6} bits: [35 : 29]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Meter_Disable</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd6} bits: [36 : 36]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_ID</Attribute>\n\
        <Size>17</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd6} bits: [53 : 37]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Native_VSI</Attribute>\n\
        <Size>12</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd6} bits: [65 : 54]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_Lookup_Result</Attribute>\n\
        <Size>15</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd6} bits: [80 : 66]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_Lookup_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd6} bits: [81 : 81]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_Lookup_Result</Attribute>\n\
        <Size>15</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd6} bits: [96 : 82]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Si";

const char *aradplus_DebugSignals_IRPP_7="gnal>\n\
        <Attribute>LPM_1st_Lookup_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd6} bits: [97 : 97]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LL_Mirror_Profile</Attribute>\n\
        <Size>4</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd6} bits: [101 : 98]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_2nd_Result</Attribute>\n\
        <Size>43</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd6} bits: [144 : 102]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_2nd_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd6} bits: [145 : 145]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_1st_Result</Attribute>\n\
        <Size>43</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd6} bits: [188 : 146]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_1st_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd6} bits: [189 : 189]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_or_Transplant</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd6} bits: [190 : 190]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_Key</Attribute>\n\
        <Size>63</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd6} bits: [253 : 191]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_Data</Attribute>\n\
        <Size>40</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd6} bits: [255 : 254] | {15'd0,16'd7} bits: [37 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Ingress_Learn_Enable</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd7} bits: [38 : 38]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Incoming_Tag_Structure</Attribute>\n\
        <Size>4</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd7} bits: [42 : 39]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_TTL</Attribute>\n\
        <Size>8</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd7} bits: [50 : 43]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_RIF</Attribute>\n\
        <Size>12</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd7} bits: [62 : 51]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_LIF_Profile</Attribute>\n\
        <Size>4</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd7} bits: [66 : 63]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_LIF</Attrib";

const char *aradplus_DebugSignals_IRPP_8="ute>\n\
        <Size>16</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd7} bits: [82 : 67]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_DSCP_EXP</Attribute>\n\
        <Size>8</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd7} bits: [90 : 83]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Header_Offset</Attribute>\n\
        <Size>7</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd7} bits: [97 : 91]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Enc</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd7} bits: [98 : 98]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Compensate_Time_Stamp</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd7} bits: [99 : 99]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Cmd</Attribute>\n\
        <Size>2</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd7} bits: [101 : 100]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Header_Offset</Attribute>\n\
        <Size>42</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd7} bits: [143 : 102]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Processing_Profile</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd7} bits: [146 : 144]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Offset_Index</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd7} bits: [149 : 147]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Offset_Extension</Attribute>\n\
        <Size>2</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd7} bits: [151 : 150]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd7} bits: [155 : 152]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_TC</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd7} bits: [158 : 156]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_Strength</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd7} bits: [161 : 159]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_Meter_TC</Attribute>\n\
        <Size>2</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd7} bits: [163 : 162]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_DP</Attribute>\n\
        <Size>2</Size>\n\
      ";

const char *aradplus_DebugSignals_IRPP_9="  <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd7} bits: [165 : 164]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_Dst</Attribute>\n\
        <Size>19</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd7} bits: [184 : 166]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_CPU_Trap_Qualifier</Attribute>\n\
        <Size>16</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd7} bits: [200 : 185]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_CPU_Trap_Code</Attribute>\n\
        <Size>8</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd7} bits: [208 : 201]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>FID</Attribute>\n\
        <Size>15</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd7} bits: [223 : 209]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>KBP_Result_LSB</Attribute>\n\
        <Size>128</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd7} bits: [255 : 224] | {15'd0,16'd8} bits: [95 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>KBP_Error</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd8} bits: [96 : 96]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Egress_Learn_Enable</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd8} bits: [97 : 97]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EEI</Attribute>\n\
        <Size>24</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd8} bits: [121 : 98]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Counter_B_Update</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd8} bits: [122 : 122]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Counter_A_Update</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd8} bits: [123 : 123]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Counter_B_Ptr</Attribute>\n\
        <Size>21</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd8} bits: [144 : 124]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Counter_A_Ptr</Attribute>\n\
        <Size>21</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd8} bits: [165 : 145]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Consistent_Hashing_Program_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd8} bits: [166 : 166]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Consistent_Hashing_Program</Attribute>\n\
        <Size>3</Size>\n\
   ";

const char *aradplus_DebugSignals_IRPP_10="     <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd8} bits: [169 : 167]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Code</Attribute>\n\
        <Size>6</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd8} bits: [175 : 170]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_LIF</Attribute>\n\
        <Size>16</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd8} bits: [191 : 176]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Port_Termination_Context</Attribute>\n\
        <Size>8</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd8} bits: [199 : 192]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd8} bits: [207 : 200]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Counter</Attribute>\n\
        <Size>32</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [31 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>KBP_Key</Attribute>\n\
        <Size>1024</Size>\n\
        <From>FLP</From>\n\
        <To>KBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd3,16'd0} bits: [255 : 8] | {15'd3,16'd1} bits: [255 : 0] | {15'd3,16'd2} bits: [255 : 0] | {15'd3,16'd3} bits: [255 : 0] | {15'd3,16'd4} bits: [7 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>KBP_Result_LSB</Attribute>\n\
        <Size>128</Size>\n\
        <From>KBP</From>\n\
        <To>FLP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [128 : 1]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VSI_VTT</Attribute>\n\
        <Size>16</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd0} bits: [15 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Header</Attribute>\n\
        <Size>1024</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd0} bits: [255 : 16] | {15'd9,16'd1} bits: [255 : 0] | {15'd9,16'd2} bits: [255 : 0] | {15'd9,16'd3} bits: [255 : 0] | {15'd9,16'd4} bits: [15 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Qualifier</Attribute>\n\
        <Size>55</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd4} bits: [70 : 16]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VSI_LB</Attribute>\n\
        <Size>16</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd4} bits: [86 : 71]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Header</Attribute>\n\
        <Size>1024</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd4} bits: [255 : 87] | {15'd9,16'd5} bits: [255 : 0] | {15'd9,16'd6} bits: [255 : 0] | {15'd9,16'd7} bits: [255 : 0] | {15'd9,16'd8} bits: [86 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Qualifier</Attribute>\n\
  ";

const char *aradplus_DebugSignals_IRPP_11="      <Size>55</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd8} bits: [141 : 87]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Header_Offset</Attribute>\n\
        <Size>42</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd8} bits: [183 : 142]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Offset_Index</Attribute>\n\
        <Size>3</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd8} bits: [186 : 184]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Offset_Extension</Attribute>\n\
        <Size>2</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd8} bits: [188 : 187]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VSI_ACL</Attribute>\n\
        <Size>16</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd8} bits: [204 : 189]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VRF</Attribute>\n\
        <Size>12</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd8} bits: [216 : 205]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Vlan_Edit_Cmd</Attribute>\n\
        <Size>34</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd8} bits: [250 : 217]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>User_Priority</Attribute>\n\
        <Size>3</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd8} bits: [253 : 251]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>User_Header2</Attribute>\n\
        <Size>32</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd8} bits: [255 : 254] | {15'd9,16'd9} bits: [29 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>User_Header1</Attribute>\n\
        <Size>32</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [61 : 30]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Unknown_Addr</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [62 : 62]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>System_Port_Lag_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [63 : 63]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>System_Port_Lag</Attribute>\n\
        <Size>15</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [78 : 64]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>System_Header_Profile_Index</Attribute>\n\
        <Size>4</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [82 : 79]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Statistics_Tag</Attribute>\n\
        <Size>8</Size>\n\
        <Fro";

const char *aradplus_DebugSignals_IRPP_12="m>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [90 : 83]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Stamp_Native_VSI</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [91 : 91]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Stacking_Route_History_Bitmap</Attribute>\n\
        <Size>16</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [107 : 92]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>St_Vsq_Pointer</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [115 : 108]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Src_System_Port</Attribute>\n\
        <Size>16</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [131 : 116]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Strength</Attribute>\n\
        <Size>2</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [133 : 132]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Code</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [141 : 134]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Sequence_Number_Tag</Attribute>\n\
        <Size>16</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [157 : 142]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Rpf_Dst_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [158 : 158]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Rpf_Dst</Attribute>\n\
        <Size>19</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [177 : 159]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>PPH_Type</Attribute>\n\
        <Size>2</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [179 : 178]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Is_IEEE1588</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [180 : 180]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Is_Bootp_DHCP</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [181 : 181]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_Mirror_Disable</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [182 : 182]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_LIF</Attribute>\n\
        <Size>16</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <Block";

const char *aradplus_DebugSignals_IRPP_13="ID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [198 : 183]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Orientation_Is_Hub</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [199 : 199]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Oam_Up_Mep</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [200 : 200]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Oam_Sub_Type</Attribute>\n\
        <Size>3</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [203 : 201]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Oam_Stamp_Offset</Attribute>\n\
        <Size>7</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [210 : 204]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Oam_Offset</Attribute>\n\
        <Size>7</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [217 : 211]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Native_VSI</Attribute>\n\
        <Size>12</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [229 : 218]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Mirror_Action</Attribute>\n\
        <Size>4</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [233 : 230]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Mem_Soft_Error</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [234 : 234]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_Or_Transplant</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [235 : 235]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_Key</Attribute>\n\
        <Size>63</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd9} bits: [255 : 236] | {15'd9,16'd10} bits: [42 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_Data</Attribute>\n\
        <Size>40</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd10} bits: [82 : 43]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Lag_LB_Key_Packet_Data</Attribute>\n\
        <Size>20</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd10} bits: [102 : 83]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Ingress_Shaping_Dst</Attribute>\n\
        <Size>19</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd10} bits: [121 : 103]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Ingress_Learn_Enable</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
    ";

const char *aradplus_DebugSignals_IRPP_14="    <Address>{15'd9,16'd10} bits: [122 : 122]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_TTL</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd10} bits: [130 : 123]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_RIF</Attribute>\n\
        <Size>12</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd10} bits: [142 : 131]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd10} bits: [150 : 143]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_LIF_Profile</Attribute>\n\
        <Size>4</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd10} bits: [154 : 151]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_LIF</Attribute>\n\
        <Size>16</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd10} bits: [170 : 155]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_DSCP_EXP</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd10} bits: [178 : 171]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Ignore_Cp</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd10} bits: [179 : 179]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Header_Offset</Attribute>\n\
        <Size>7</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd10} bits: [186 : 180]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Enc</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd10} bits: [187 : 187]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Compensate_Time_Stamp</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd10} bits: [188 : 188]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Cmd</Attribute>\n\
        <Size>2</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd10} bits: [190 : 189]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Offset_Index</Attribute>\n\
        <Size>3</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd10} bits: [193 : 191]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Offset_Fix</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd10} bits: [199 : 194]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Header_Enc</Attribute>\n\
        <Size>2</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd10} bits: [201 : 200]</Address>\n\
     ";

const char *aradplus_DebugSignals_IRPP_15="   <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd10} bits: [205 : 202]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action</Attribute>\n\
        <Size>129</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd10} bits: [255 : 206] | {15'd9,16'd11} bits: [78 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>FEC_ECMP_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd11} bits: [79 : 79]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>FEC_ECMP</Attribute>\n\
        <Size>15</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd11} bits: [94 : 80]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Exclude_Src_Action</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd11} bits: [95 : 95]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Egress_Learn_Enable</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd11} bits: [96 : 96]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EEI</Attribute>\n\
        <Size>24</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd11} bits: [120 : 97]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>ECMP_LB_Key_Packet_Data</Attribute>\n\
        <Size>20</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd11} bits: [140 : 121]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Consistent_Hashing_LEM_Key</Attribute>\n\
        <Size>74</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd11} bits: [214 : 141]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Consistent_Hashing_LEM_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd11} bits: [215 : 215]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Bytes_To_Remove_Header</Attribute>\n\
        <Size>2</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd11} bits: [217 : 216]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Bytes_To_Remove_Fix</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd11} bits: [223 : 218]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Parser_Leaf_Context</Attribute>\n\
        <Size>4</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd11} bits: [227 : 224]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Code</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd11} bits: [233 : 228]</A";

const char *aradplus_DebugSignals_IRPP_16="ddress>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd11} bits: [241 : 234]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_Data</Attribute>\n\
        <Size>40</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd10,16'd0} bits: [59 : 20]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VLAN_Edit_Cmd</Attribute>\n\
        <Size>34</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd10,16'd0} bits: [145 : 112]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_LIF</Attribute>\n\
        <Size>16</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd10,16'd1} bits: [48 : 33]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_Or_Transplant</Attribute>\n\
        <Size>1</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd10,16'd1} bits: [78 : 78]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_Key</Attribute>\n\
        <Size>63</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd10,16'd1} bits: [141 : 79]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Ingress_Learn_Enable</Attribute>\n\
        <Size>1</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd10,16'd1} bits: [177 : 177]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action</Attribute>\n\
        <Size>129</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd10,16'd2} bits: [255 : 133] | {15'd10,16'd3} bits: [5 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>FEC_ECMP_Pointer_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd10,16'd3} bits: [6 : 6]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>FEC_ECMP_Pointer_Is_Stateful</Attribute>\n\
        <Size>1</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd10,16'd3} bits: [7 : 7]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>FEC_ECMP_Pointer</Attribute>\n\
        <Size>15</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd10,16'd3} bits: [22 : 8]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Egress_Learn_Enable</Attribute>\n\
        <Size>1</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd10,16'd3} bits: [24 : 24]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EEI</Attribute>\n\
        <Size>24</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd10,16'd3} bits: [48 : 25]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TM_Cmd</Attribute>\n\
        <Size>310</Size>\n\
        <From>LBP</From>\n\
        <To>ITM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd12,16'd0} bits: [255 : 0] | {15'd12,16'd1} bits: [53 : 0]</Address>";

const char *aradplus_DebugSignals_IRPP_17="\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Key_7</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd17,16'd0} bits: [159 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Profile_Index_7</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd17,16'd0} bits: [165 : 160]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Key_6</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd17,16'd0} bits: [255 : 166] | {15'd17,16'd1} bits: [69 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Profile_Index_6</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd17,16'd1} bits: [75 : 70]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Key_5</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd17,16'd1} bits: [235 : 76]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Profile_Index_5</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd17,16'd1} bits: [241 : 236]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Key_4</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd17,16'd1} bits: [255 : 242] | {15'd17,16'd2} bits: [145 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Profile_Index_4</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd17,16'd2} bits: [151 : 146]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Key_3</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd17,16'd2} bits: [255 : 152] | {15'd17,16'd3} bits: [55 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Profile_Index_3</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd17,16'd3} bits: [61 : 56]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Key_2</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd17,16'd3} bits: [221 : 62]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Profile_Index_2</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd17,16'd3} bits: [227 : 222]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Key_1</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd17,16'd3} bits: [255 : 228] | {15'd17,16'd4} bits: [131 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Profile_Index_1</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
     ";

const char *aradplus_DebugSignals_IRPP_18="   <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd17,16'd4} bits: [137 : 132]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Key_0</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd17,16'd4} bits: [255 : 138] | {15'd17,16'd5} bits: [41 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Profile_Index_0</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd17,16'd5} bits: [47 : 42]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Mem_Soft_Error</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd18,16'd0} bits: [0 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Action_7</Attribute>\n\
        <Size>40</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd18,16'd0} bits: [40 : 1]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Action_Match_7</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd18,16'd0} bits: [41 : 41]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Mem_Soft_Error_6</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd18,16'd0} bits: [42 : 42]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Action_6</Attribute>\n\
        <Size>40</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd18,16'd0} bits: [82 : 43]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Action_Match_6</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd18,16'd0} bits: [83 : 83]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Mem_Soft_Error_5</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd18,16'd0} bits: [84 : 84]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Action_5</Attribute>\n\
        <Size>40</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd18,16'd0} bits: [124 : 85]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Action_Match_5</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd18,16'd0} bits: [125 : 125]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Mem_Soft_Error_4</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd18,16'd0} bits: [126 : 126]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Action_4</Attribute>\n\
        <Size>40</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd18,16'd0} bits: [166 : 127]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Action_Match_4</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
";

const char *aradplus_DebugSignals_IRPP_19="        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd18,16'd0} bits: [167 : 167]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Mem_Soft_Error_3</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd18,16'd0} bits: [168 : 168]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Action_3</Attribute>\n\
        <Size>40</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd18,16'd0} bits: [208 : 169]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Action_Match_3</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd18,16'd0} bits: [209 : 209]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Mem_Soft_Error_2</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd18,16'd0} bits: [210 : 210]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Action_2</Attribute>\n\
        <Size>40</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd18,16'd0} bits: [250 : 211]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Action_Match_2</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd18,16'd0} bits: [251 : 251]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Mem_Soft_Error_1</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd18,16'd0} bits: [252 : 252]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Action_1</Attribute>\n\
        <Size>40</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd18,16'd0} bits: [255 : 253] | {15'd18,16'd1} bits: [36 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Action_Match_1</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd18,16'd1} bits: [37 : 37]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Mem_Soft_Error_0</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd18,16'd1} bits: [38 : 38]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Action_0</Attribute>\n\
        <Size>40</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd18,16'd1} bits: [78 : 39]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Action_Match_0</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd18,16'd1} bits: [79 : 79]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_2nd_Result</Attribute>\n\
        <Size>43</Size>\n\
        <From>LEM</From>\n\
        <To>FLP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd21,16'd0} bits: [42 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_2nd_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>LEM</";

const char *aradplus_DebugSignals_IRPP_20="From>\n\
        <To>FLP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd21,16'd0} bits: [45 : 45]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_1st_Result</Attribute>\n\
        <Size>43</Size>\n\
        <From>LEM</From>\n\
        <To>FLP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd21,16'd0} bits: [88 : 46]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_1st_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>LEM</From>\n\
        <To>FLP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd21,16'd0} bits: [91 : 91]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_2nd_Key</Attribute>\n\
        <Size>74</Size>\n\
        <From>FLP</From>\n\
        <To>LEM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd22,16'd0} bits: [116 : 43]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_1st_Key</Attribute>\n\
        <Size>74</Size>\n\
        <From>FLP</From>\n\
        <To>LEM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd22,16'd0} bits: [234 : 161]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
</SignalInfo>\n\
";

const char *aradplus_PP_0="<?xml version=\"1.0\" encoding=\"UTF-8\"?>\n\
<top device=\"arad_plus\" expansion=\"SignalStructures.xml\">\n\
    <block-list>\n\
        <block name=\"IRPP\" debug-signals=\"DebugSignals-IRPP.xml\">\n\
            <stage name=\"NIF\"/>\n\
            <stage name=\"Port Termination\"/>\n\
            <stage name=\"Parser\" programmable=\"macro\"/>\n\
            <stage name=\"LL\"/>\n\
            <stage name=\"VT\" programmable=\"klear\">\n\
               <db name=\"ISEM_A\" access-num=\"1\"/>\n\
               <db name=\"ISEM_B\"/>\n\
               <db name=\"TCAM\"/>\n\
            </stage>\n\
            <stage name=\"TT\" programmable=\"klear\">\n\
               <db name=\"ISEM_A\" access-num=\"1\"/>\n\
               <db name=\"ISEM_B\"/>\n\
               <db name=\"TCAM\"/>\n\
            </stage>\n\
            <stage name=\"FLP\" programmable=\"klear\" stage-qualifier=\"External\">\n\
               <db name=\"LEM\" access-num=\"2\" group-mode=\"ExactMatch\"/>\n\
               <db name=\"KAPS\" access-num=\"2\"/>\n\
               <db name=\"TCAM\" access-num=\"2\" group-mode=\"Auto\"/>\n\
               <db name=\"KBP\" access-num=\"1\"/>\n\
               <db name=\"OAM\" group-mode=\"ExactMatch\"/>\n\
            </stage>\n\
            <stage name=\"PMF\" programmable=\"klear\" stage-qualifier=\"Ingress\">\n\
               <db name=\"KAPS\" access-num=\"2\"/>\n\
               <db name=\"TCAM\" access-num=\"2\" group-mode=\"Auto\"/>\n\
            </stage>\n\
            <stage name=\"FER\"/>\n\
            <stage name=\"LBP\"/>\n\
            <stage name=\"ITM\"/>\n\
        </block>\n\
        <block name=\"ERPP\" debug-signals=\"DebugSignals-ERPP.xml\">\n\
            <stage name=\"Fab\"/>\n\
            <stage name=\"Parser\"/>\n\
            <stage name=\"DSPM\"/>\n\
            <stage name=\"PRP\"/>\n\
            <stage name=\"Filter\"/>\n\
            <stage name=\"PMF\" programmable=\"klear\" stage-qualifier=\"Egress\">\n\
                 <db name=\"TCAM\" access-num=\"2\" group-mode=\"Auto\"/>\n\
            </stage>\n\
            <stage name=\"TM Action\"/>\n\
            <stage name=\"ETM\"/>\n\
        </block>\n\
        <block name=\"ETPP\" debug-signals=\"DebugSignals-ETPP.xml\">\n\
            <stage name=\"ETM\"/>\n\
            <stage name=\"Parser\"/>\n\
            <stage name=\"PRP\"/>\n\
            <stage name=\"Term\"/>\n\
            <stage name=\"Fwd\"/>\n\
            <stage name=\"Encap\"/>\n\
            <stage name=\"LL\"/>\n\
            <stage name=\"PRGE\" programmable=\"editor\"/>\n\
            <stage name=\"NIF\"/>\n\
        </block>\n\
        <block name=\"Memories\">\n\
            <stage name=\"ISEM_A\"/>\n\
            <stage name=\"ISEM_B\"/>\n\
            <stage name=\"TCAM\"/>\n\
            <stage name=\"LEM\"/>\n\
            <stage name=\"OEM_A\"/>\n\
            <stage name=\"OEM_B\"/>\n\
            <stage name=\"ESEM\"/>\n\
            <stage name=\"KAPS\"/>\n\
            <stage name=\"KBP\"/>\n\
            <stage name=\"FEC Table\"/>\n\
            <stage name=\"VSI Table\"/>\n\
            <stage name=\"VLAN Table\"/>\n\
            <stage name=\"EEDB\"/>\n\
        </block>\n\
    </block-list>\n\
</top>\n\
";

const char *aradplus_SignalStructures_0="<?xml version=\"1.0\" encoding=\"UTF-8\"?>\n\
<top device=\"arad_plus\">\n\
    <signal-structures>\n\
        <structure name=\"VLAN_Edit_Cmd\" size=\"34\" perm=\"1\">\n\
            <field name=\"VID_1\" bits=\"11:0\"/>\n\
            <field name=\"VID_2\" bits=\"23:12\"/>\n\
            <field name=\"DEI\" bits=\"24:24\"/>\n\
            <field name=\"PCP\" bits=\"27:25\"/>\n\
            <field name=\"Cmd\" bits=\"33:28\"/>\n\
        </structure>\n\
        <structure name=\"Fwd_Action_Dst_Flow\" size=\"19\" perm=\"1\">\n\
            <field name=\"Flow_ID\" bits=\"16:0\"/>\n\
            <field name=\"Type_Flow\" bits=\"18:17\"/>\n\
        </structure>\n\
        <structure name=\"Fwd_Action_Dst_MC\" size=\"19\" perm=\"1\">\n\
            <field name=\"MC_ID\" bits=\"15:0\"/>\n\
            <field name=\"MC_Flag\" bits=\"16:16\"/>\n\
            <field name=\"Enc_Type\" bits=\"18:17\"/>\n\
        </structure>\n\
        <structure name=\"Fwd_Action_Dst_FEC\" size=\"19\" perm=\"1\">\n\
            <field name=\"FEC_Ptr\" bits=\"14:0\"/>\n\
            <field name=\"FEC_Flag\" bits=\"15:15\"/>\n\
            <field name=\"MC_Flag\" bits=\"16:16\"/>\n\
            <field name=\"Enc_Type\" bits=\"18:17\"/>\n\
        </structure>\n\
        <structure name=\"Fwd_Action_Dst_DSPA\" size=\"19\" perm=\"1\">\n\
            <field name=\"Dst_System_Port_Aggr\" bits=\"15:0\"/>\n\
            <field name=\"MC_Flag\" bits=\"16:16\"/>\n\
            <field name=\"Enc_Type\" bits=\"18:17\"/>\n\
        </structure>\n\
        <structure name=\"Fwd_Action_Dst_Trap\" size=\"19\" perm=\"1\">\n\
            <field name=\"Trap_ID\" bits=\"07:00\"/>\n\
            <field name=\"Snoop_Action_Profile\" bits=\"11:08\"/>\n\
            <field name=\"Fwd_Strength\" bits=\"14:12\"/>\n\
            <field name=\"Snoop_Strength\" bits=\"16:15\"/>\n\
            <field name=\"Enc_Type\" bits=\"18:17\"/>\n\
        </structure>\n\
        <structure name=\"Fwd_Action_Dst\" size=\"19\" expansion=\"Dynamic\" perm=\"1\">\n\
            <option expansion=\"Fwd_Action_Dst_Flow\" Enc_Type=\"3\"/>\n\
            <option expansion=\"Fwd_Action_Dst_MC\" Enc_Type=\"2\" MC_Flag=\"1\"/>\n\
            <option expansion=\"Fwd_Action_Dst_FEC\" Enc_Type=\"1\" MC_Flag=\"0\"/>\n\
            <option expansion=\"Fwd_Action_Dst_DSPA\" Enc_Type=\"2\" MC_Flag=\"0\"/>\n\
            <option expansion=\"Fwd_Action_Dst_Trap\" Enc_Type=\"0\"/>\n\
            <field name=\"MC_Flag\" bits=\"16:16\"/>\n\
            <field name=\"Enc_Type\" bits=\"18:17\"/>\n\
        </structure>\n\
        <structure name=\"PP_PCT_Data\" size=\"106\" perm=\"1\">\n\
            <field name=\"Acceptable_Frame_Type_Profile\" bits=\"1:0\"/>\n\
            <field name=\"Port_is_PBP\" bits=\"2:2\"/>\n\
            <field name=\"Egress_STP_Filter_Enable\" bits=\"3:3\"/>\n\
            <field name=\"Egress_VSI_Filter_Enable\" bits=\"4:4\"/>\n\
            <field name=\"Disable_Filter\" bits=\"5:5\"/>\n\
            <field name=\"Default_SEM_Result\" bits=\"21:6\"/>\n\
            <field name=\"Exp_Map_Profile\" bits=\"23:22\"/>\n\
            <field name=\"VLAN_Domain\" bits=\"31:24\"/>\n\
            <field name=\"CEP_C_VLAN_Edit\" bits=\"32:32\"/>\n\
            <field name=\"LLVP_Profile\" bits=\"35:33\"/>\n\
            <field name=\"MPLS_Eth_Type_Select\" bits=\"36:36\"/>\n\
            <field name=\"PRGE_Profile\" bits=\"40:37\"/>\n\
            <field name=\"PRGE_Var\" bits=\"72:41\"/>\n\
            <field name=\"Dst_System_Port\" bits=\"88:73\"/>\n\
            <field name=\"MTU\" bits=\"102:89\"/>\n\
            <field name=\"IEEE1588_MAC_Enable\" bits=\"103:103\"/>\n\
            <field name=\"OAM_Port_Profile\" bits=\"104:104\"/>\n\
            <field name=\"OSTS_Enable\" bits=\"105:105\"/>\n\
        </structure>\n\
        <structure name=\"SHR\" size=\"341\">\n\
            <field name=\"PPH_Learn_Extension\" bits=\"39:0\"/>\n\
            <field name=\"EEI_Extension\" bits=\"63:40\"/";

const char *aradplus_SignalStructures_1=">\n\
            <field name=\"FHEI_Extension\" bits=\"103:64\" expansion=\"Dynamic\">\n\
                <option expansion=\"FHEI_Bridge_3B\" PPH_Base.Fwd_Code=\"Bridge\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
                <option expansion=\"FHEI_Bridge_5B\" PPH_Base.Fwd_Code=\"Bridge\" PPH_Base.FHEI_Code=\"FHEI_5B\"/>\n\
                <option expansion=\"FHEI_CPU_TRAP_3B\" PPH_Base.Fwd_Code=\"CPU_TRAP\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
                <option expansion=\"FHEI_CPU_TRAP_5B\" PPH_Base.Fwd_Code=\"CPU_TRAP\" PPH_Base.FHEI_Code=\"FHEI_5B\"/>\n\
                <option expansion=\"FHEI_IP_Routed_3B\" PPH_Base.Fwd_Code=\"IPv4_UC_Routed\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
                <option expansion=\"FHEI_IP_Routed_3B\" PPH_Base.Fwd_Code=\"IPv4_MC_Routed\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
                <option expansion=\"FHEI_IP_Routed_3B\" PPH_Base.Fwd_Code=\"IPv6_UC_Routed\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
                <option expansion=\"FHEI_IP_Routed_3B\" PPH_Base.Fwd_Code=\"IPv6_MC_Routed\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
                <option expansion=\"FHEI_MPLS_3B\" PPH_Base.Fwd_Code=\"MPLS\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
                <option expansion=\"FHEI_MPLS_5B\" PPH_Base.Fwd_Code=\"MPLS\" PPH_Base.FHEI_Code=\"FHEI_5B\"/>\n\
                <option expansion=\"FHEI_TRILL_3B\" PPH_Base.Fwd_Code=\"TRILL\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
            </field>\n\
            <field name=\"PPH_Base\" bits=\"159:104\" condition=\"FTMH_Base.PPH_Type\"/>\n\
            <field name=\"OTSH\" bits=\"205:160\" expansion=\"Dynamic\">\n\
                <option expansion=\"OAM_Header\" OTSH_Type=\"OAM\"/>\n\
                <option expansion=\"IEEE1588v2_Header\" OTSH_Type=\"IEEE1588v2\"/>\n\
                <option expansion=\"Latency_Measurement_Header\" OTSH_Type=\"Latency_Measurement\"/>\n\
            </field>\n\
            <field name=\"OTSH_Type\" bits=\"207:206\"/>\n\
            <field name=\"Stacking_Extension\" bits=\"223:208\"/>\n\
            <field name=\"DSP_Extension\" bits=\"239:224\" condition=\"FTMH_Base.DSP_Extension_Valid\"/>\n\
            <field name=\"LB_Key_Extension\" bits=\"247:240\"/>\n\
            <field name=\"FTMH_Base\" bits=\"319:248\" perm=\"1\"/>\n\
            <field name=\"Format_Code\" bits=\"322:320\"/>\n\
            <field name=\"Value_1\" bits=\"330:323\"/>\n\
            <field name=\"Value_2\" bits=\"338:331\"/>\n\
            <field name=\"Exclude_Src\" bits=\"339:339\"/>\n\
            <field name=\"Drop\" bits=\"340:340\"/>\n\
        </structure>\n\
        <structure name=\"SHR_ERPP_PMF\" size=\"44\" perm=\"1\">\n\
            <field name=\"DSP_Ptr\" bits=\"7:0\"/>\n\
            <field name=\"Out_LIF\" bits=\"23:8\"/>\n\
            <field name=\"VSI_or_VRF\" bits=\"39:24\"/>\n\
            <field name=\"TC\" bits=\"42:40\"/>\n\
            <field name=\"Drop\" bits=\"43:43\"/>\n\
        </structure>\n\
        <structure name=\"EES_Action_Short\" size=\"24\" perm=\"1\">\n\
            <field name=\"EEI\" bits=\"23:0\"/>\n\
        </structure>\n\
        <structure name=\"EES_Action\" size=\"97\" perm=\"1\">\n\
            <field name=\"Type\" bits=\"3:0\"/>\n\
            <field name=\"EEDB_Ptr\" bits=\"19:4\"/>\n\
            <field name=\"EEDB_Entry\" bits=\"96:20\"/>\n\
        </structure>\n\
        <structure name=\"TM_Cmd\" size=\"310\" perm=\"1\">\n\
            <field name=\"Eth_Meter_Ptr\" bits=\"10:0\"/>\n\
            <field name=\"Learn_Info_Valid\" bits=\"11\"/>\n\
            <field name=\"Learn_Info\" bits=\"115:12\"/>\n\
            <field name=\"Learn_Info_Reserved\" bits=\"117:116\"/>\n\
            <field name=\"Dst_Valid\" bits=\"116\"/>\n\
            <field name=\"Snoop_Cmd\" bits=\"120:117\"/>\n\
            <field name=\"Mirror_Cmd\" bits=\"124:121\"/>\n\
            <field name=\"DP\" bits=\"126:125\"/>\n\
            <field name=\"TC\" bits=\"129:127\"/>\n\
            <field name=\"Dst\" ";

const char *aradplus_SignalStructures_2="bits=\"147:130\" expansion=\"Fwd_Action_Dst\"/>\n\
            <field name=\"Ingress_is_Shaped\" bits=\"148\"/>\n\
            <field name=\"Ingress_Shaping_Dst\" bits=\"165:149\"/>\n\
            <field name=\"Eth_Enc\" bits=\"167:166\"/>\n\
            <field name=\"Eth_DA_Type\" bits=\"169:168\"/>\n\
            <field name=\"Statistics_Tag\" bits=\"187:170\"/>\n\
            <field name=\"St_VSQ_Ptr\" bits=\"195:188\"/>\n\
            <field name=\"Meter_Action\" bits=\"225:196\"/>\n\
            <field name=\"Counter_B_Ptr\" bits=\"241:226\" condition=\"Counter_B_Update\"/>\n\
            <field name=\"Counter_B_Update\" bits=\"242\"/>\n\
            <field name=\"Counter_A_Ptr\" bits=\"258:243\" condition=\"Counter_A_Update\"/>\n\
            <field name=\"Counter_A_Update\" bits=\"259\"/>\n\
            <field name=\"MTR_CNT_COMPENSATION\" bits=\"265:260\"/>\n\
            <field name=\"SEQUENCE_NUMBER\" bits=\"281:266\"/>\n\
            <field name=\"LAG_LB_Key\" bits=\"297:282\"/>\n\
            <field name=\"DP_Meter_Cmd\" bits=\"299:298\"/>\n\
            <field name=\"Ignore_CP\" bits=\"300\"/>\n\
            <field name=\"LAG_Member_Valid\" bits=\"301\"/>\n\
            <field name=\"Reserved\" bits=\"309:302\"/>\n\
        </structure>\n\
        <structure name=\"Fwd_Action\" size=\"129\" perm=\"1\">\n\
            <field name=\"Strength\" bits=\"2:0\"/>\n\
            <field name=\"Dst\" bits=\"21:3\" expansion=\"Fwd_Action_Dst\"/>\n\
            <field name=\"TC\" bits=\"24:22\"/>\n\
            <field name=\"DP\" bits=\"26:25\"/>\n\
            <field name=\"Meter_A_Update\" bits=\"27\"/>\n\
            <field name=\"Meter_A_Ptr\" bits=\"42:28\"/>\n\
            <field name=\"Meter_B_Update\" bits=\"43\"/>\n\
            <field name=\"Meter_B_Ptr\" bits=\"58:44\"/>\n\
            <field name=\"DP_Meter_Cmd\" bits=\"60:59\"/>\n\
            <field name=\"Counter_A_Update\" bits=\"61\"/>\n\
            <field name=\"Counter_A_Ptr\" bits=\"82:62\"/>\n\
            <field name=\"Counter_B_Update\" bits=\"83\"/>\n\
            <field name=\"Counter_B_Ptr\" bits=\"104:84\"/>\n\
            <field name=\"CPU_Trap_Code\" bits=\"112:105\"/>\n\
            <field name=\"CPU_Trap_Qualifier\" bits=\"128:113\"/>\n\
        </structure>\n\
        <structure name=\"Learn_Info\" size=\"104\" perm=\"1\">\n\
            <field name=\"MAC\" bits=\"47:0\"/>\n\
            <field name=\"FID\" bits=\"62:48\"/>\n\
            <field name=\"Payload\" bits=\"102:63\"/>\n\
            <field name=\"Learn_or_Transplant\" bits=\"103:103\"/>\n\
        </structure>\n\
        <structure name=\"Eth_Tag_Format\" size=\"5\" perm=\"1\">\n\
            <field name=\"Inner_Tag\" bits=\"1:0\" resolution=\"Tag_Encoding\"/>\n\
            <field name=\"Outer_Tag_is_Priority\" bits=\"2\"/>\n\
            <field name=\"Outer_Tag\" bits=\"4:3\" resolution=\"Tag_Encoding\"/>\n\
        </structure>\n\
        <structure name=\"Header_Offset\" size=\"42\" perm=\"1\">\n\
            <field name=\"Header_0\" bits=\"6:0\"/>\n\
            <field name=\"Header_1\" bits=\"13:7\"/>\n\
            <field name=\"Header_2\" bits=\"20:14\"/>\n\
            <field name=\"Header_3\" bits=\"27:21\"/>\n\
            <field name=\"Header_4\" bits=\"34:28\"/>\n\
            <field name=\"Header_5\" bits=\"41:35\"/>\n\
        </structure>\n\
        <structure name=\"PFQ\" size=\"11\" perm=\"1\">\n\
            <field name=\"Next_Protocol\" bits=\"10:7\"/>\n\
        </structure>\n\
        <structure name=\"Packet_Format_Qualifier\" size=\"55\" perm=\"1\">\n\
            <field name=\"Header_1\" bits=\"10:00\" expansion=\"PFQ\"/>\n\
            <field name=\"Header_2\" bits=\"21:11\" expansion=\"PFQ\"/>\n\
            <field name=\"Header_3\" bits=\"32:22\" expansion=\"PFQ\"/>\n\
            <field name=\"Header_4\" bits=\"43:33\" expansion=\"PFQ\"/>\n\
            <field name=\"Header_5\" bits=\"54:44\" expansion=\"PFQ\"/>\n\
        </structure>\n\
    </signal-s";

const char *aradplus_SignalStructures_3="tructures>\n\
    <signal-params>\n\
        <signal name=\"Tag_Encoding\" size=\"2\">\n\
            <entry value=\"0\" name=\"None\"/>\n\
            <entry value=\"1\" name=\"TPID1\"/>\n\
            <entry value=\"2\" name=\"TPID2\"/>\n\
            <entry value=\"3\" name=\"TPID3\"/>\n\
        </signal>\n\
        <signal name=\"PPH_Type\" size=\"2\">\n\
            <entry value=\"0\" name=\"No_PPH\"/>\n\
            <entry value=\"1\" name=\"PPH_Base\"/>\n\
            <entry value=\"2\" name=\"PPH_OAM_TS\"/>\n\
            <entry value=\"3\" name=\"PPH_Base_OAM_TS\"/>\n\
        </signal>\n\
        <signal name=\"TM Action_Type\" size=\"2\">\n\
            <entry value=\"0\" name=\"Fwd\"/>\n\
            <entry value=\"1\" name=\"Snoop\"/>\n\
            <entry value=\"2\" name=\"Mirror\"/>\n\
            <entry value=\"3\" name=\"TDM\"/>\n\
        </signal>\n\
        <signal name=\"OTSH_Type\" size=\"2\">\n\
            <entry value=\"0\" name=\"OAM\"/>\n\
            <entry value=\"1\" name=\"IEEE1588v2\"/>\n\
            <entry value=\"2\" name=\"Latency_Measurement\"/>\n\
            <entry value=\"3\" name=\"Reserved\"/>\n\
        </signal>\n\
        <signal name=\"Fwd_Code\" size=\"4\" default=\"Reserved\">\n\
            <entry value=\"0\" name=\"Bridge\"/>\n\
            <entry value=\"1\" name=\"IPv4_UC_Routed\"/>\n\
            <entry value=\"2\" name=\"IPv4_MC_Routed\"/>\n\
            <entry value=\"3\" name=\"IPv6_UC_Routed\"/>\n\
            <entry value=\"4\" name=\"IPv6_MC_Routed\"/>\n\
            <entry value=\"5\" name=\"MPLS\"/>\n\
            <entry value=\"6\" name=\"TRILL\"/>\n\
            <entry value=\"7\" name=\"CPU_Trap\"/>\n\
            <entry value=\"8\" name=\"Reserved_8\"/>\n\
            <entry value=\"9\" name=\"Custom_1\"/>\n\
            <entry value=\"10\" name=\"Custom_2\"/>\n\
            <entry value=\"11\" name=\"Snoop/Mirror\"/>\n\
        </signal>\n\
        <signal name=\"FHEI_Code\" size=\"2\">\n\
            <entry value=\"0\" name=\"None\"/>\n\
            <entry value=\"1\" name=\"FHEI_3B\"/>\n\
            <entry value=\"2\" name=\"FHEI_5B\"/>\n\
            <entry value=\"3\" name=\"Not Supported\"/>\n\
        </signal>\n\
        <signal name=\"STP_State\" size=\"2\" default=\"Reserved\">\n\
            <entry value=\"0\" name=\"Forward\"/>\n\
            <entry value=\"1\" name=\"Learn\"/>\n\
            <entry value=\"2\" name=\"Block\"/>\n\
        </signal>\n\
    </signal-params>\n\
</top>\n\
";

const char *jericho_AccessObjects_0="<?xml version=\"1.0\"?>\n\
<top type=\"jericho\">\n\
    <registers>\n\
<!-- Dana Ziman (Block Owner) : \"The NBIL/NBIH in Jericho has no indirect access.\" -->\n\
        <reg name=\"NBIH_INDIRECT_COMMAND_RD_DATA\" no_read=\"1\"/>\n\
        <reg name=\"NBIL_INDIRECT_COMMAND_RD_DATA\" no_read=\"1\"/>\n\
<!-- Uri Amit (Block Owner) : \"FDR, FMAC and MESH_TOPOLOGY in Jericho has no indirect access.\" -->\n\
        <reg name=\"FDR_INDIRECT_COMMAND_RD_DATA\" no_read=\"1\"/>\n\
        <reg name=\"FMAC_INDIRECT_COMMAND_RD_DATA\" no_read=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_ECC_1B_ERR_CNT\" no_read=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_ECC_2B_ERR_CNT\" no_read=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_ERROR_INITIATION_DATA\" no_read=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_PARITY_ERR_CNT\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_MMU_COSLC_COUNT_ADDR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_MMU_COSLC_COUNT_DATA\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FSCHAN_DATA32\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FSCHAN_DATA64_LO\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_FSCHAN_DATA32\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_FSCHAN_DATA64_LO\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_FSCHAN_DATA32\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_FSCHAN_DATA64_LO\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_FSCHAN_DATA32\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_FSCHAN_DATA64_LO\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_FREQ_CTRL_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_FREQ_CTRL_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BROADSYNC_REF_CLK_GEN_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_BROADSYNC0_CLK_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_BROADSYNC1_CLK_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_CAPTURE_STATUS_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_CAPTURE_STATUS_CLR_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_INTERRUPT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_INTERRUPT_STATUS\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_INTERRUPT_CLR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TM\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS0_FREQ_CTRL_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS1_FREQ_CTRL_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_COUNTER_CONFIG_SELECT\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS0_COUNTER_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS0_FREQ_CTRL_FRAC\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS0_FREQ_CTRL_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS1_COUNTER_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS1_FREQ_CTRL_FRAC\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS1_FREQ_CTRL_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TIME_CAPTURE_MODE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_INPUT_TIME_FIFO_TS_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_INPUT_TIME_FIFO_TS_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_FIFO_STATUS\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_0_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_0_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_0_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_0_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_0_PHASE_ADJUST_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_0_PHASE_ADJUST_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_0_INPUT_DIVISOR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_1_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_1_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_1_UP_EVENT_CTRL\" no_read=\"1\"/";

const char *jericho_AccessObjects_1=">\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_1_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_1_PHASE_ADJUST_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_1_PHASE_ADJUST_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_1_INPUT_DIVISOR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_2_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_2_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_2_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_2_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_2_PHASE_ADJUST_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_2_PHASE_ADJUST_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_2_INPUT_DIVISOR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_3_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_3_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_3_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_3_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_3_PHASE_ADJUST_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_3_PHASE_ADJUST_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_3_INPUT_DIVISOR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_4_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_4_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_4_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_4_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_4_PHASE_ADJUST_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_4_PHASE_ADJUST_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_4_INPUT_DIVISOR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_5_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_5_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_5_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_5_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_5_PHASE_ADJUST_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_5_PHASE_ADJUST_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_5_INPUT_DIVISOR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_SYNCE_CLK1_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_SYNCE_CLK2_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_SYNCE_CLK3_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_SYNCE_CLK4_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_SYNCE_CLK5_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TIME_CAPTURE_CONTROL\" no_read=\"1\"/>\n\
        <reg name=\"CMICTXCOSMASK\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_CLK_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_CONFIG\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_HEARTBEAT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_HEARTBEAT_DOWN_DURATION\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_HEARTBEAT_UP_DURATION\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_INITIAL_CRC\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_INPUT_TIME_0\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_INPUT_TIME_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_INPUT_TIME_2\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_OFFSET_ADJUST_0\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_OFFSET_ADJUST_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_OUTPUT_TIME_0\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_OUTPUT_TIME_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_OUTPUT_TIME_2\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_REF_CLK_GEN_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH2_RD_DMA_HOSTMEM_START_ADDRESS\"";

const char *jericho_AccessObjects_2=" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_CAPTURE_STATUS\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_CAPTURE_STATUS_CLR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_FIFO_STATUS\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_INPUT_TIME_FIFO_ID\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_INPUT_TIME_FIFO_TS\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_L1_CLK_RECOVERED_CLK_BKUP_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_L1_CLK_RECOVERED_CLK_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_LCPLL_CLK_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_TIME_CAPTURE_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_1_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_1_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_1_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_1_PHASE_ADJUST\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_1_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_2_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_2_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_2_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_2_PHASE_ADJUST\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_2_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_3_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_3_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_3_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_3_PHASE_ADJUST\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_3_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_4_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_4_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_4_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_4_PHASE_ADJUST\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_4_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_5_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_5_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_5_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_5_PHASE_ADJUST\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_5_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_6_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_6_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_6_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_6_PHASE_ADJUST\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_6_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_DEBUG_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_FIFO_ECC_CONFIG\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_FIFO_ECC_STATUS\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_INITIAL_CRC\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_INITIAL_CRC\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_OUTPUT_TIME_0\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_OUTPUT_TIME_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_OUTPUT_TIME_2\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_OUTPUT_TIME_0\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_OUTPUT_TIME_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_OUTPUT_TIME_2\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_INPUT_TIME_0\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_INPUT_TIME_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_INPUT_TIME_2\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_INPUT_TIME_0\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_INPUT_TIME_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_INPUT_TIME_2\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_HEARTBEAT_UP_DURATION\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_HEARTBEAT_UP_DURATION\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_HEARTBEAT_CTRL\" no_read=\"1";

const char *jericho_AccessObjects_3="\"/>\n\
        <reg name=\"CMIC_BS1_HEARTBEAT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_HEARTBEAT_DOWN_DURATION\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_HEARTBEAT_DOWN_DURATION\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_1_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_2_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_3_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_4_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_5_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_6_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_7_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_8_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_9_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_10_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_11_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_12_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_13_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_14_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_15_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_16_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_17_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_18_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_19_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_20_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_21_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_22_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_23_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_24_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_25_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_26_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_27_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_28_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_29_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_30_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_31_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_32_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"FDR_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_read=\"1\"/>\n\
        <reg name=\"FMAC_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_read=\"1\"/>\n\
        <reg name=\"NBIH_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_read=\"1\"/>\n\
        <reg name=\"NBIL_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_read=\"1\"/>\n\
        <reg name=\"FDR_INDIRECT_COMMAND_ADDRESS\" no_read=\"1\"/>\n\
        <reg name=\"FMAC_INDIRECT_COMMAND_ADDRESS\" no_read=\"1\"/>\n\
        <reg name=\"NBIH_INDIRECT_COMMAND_ADDRESS\" no_read=\"1\"/>\n\
        <reg name=\"NBIL_INDIRECT_COMMAND_ADDRESS\" no_read=\"1\"/>\n\
        <reg name=\"FDR_INDIRECT_COMMAND_DATA_INCREMENT\" no_read=\"1\"/>\n\
        <reg name=\"FMAC_INDIRECT_COMMAND_DATA_INCREMENT\" no_read=\"1\"/>\n\
        <reg name=\"NBIH_INDIRECT_COMMAND_DATA_INCREMENT\" no_read=\"1\"/>\n\
        <reg name=\"NBIL_INDIRECT_COMMAND_DATA_INCREMENT\" no_read=\"1\"/>\n\
        <reg name=\"FDR_INDIRECT_COMMAND_WIDE_MEM\" no_read=\"1\"/>\n\
        <reg name=\"FMAC_INDIRECT_COMMAND_WIDE_MEM\" no_read=\"1\"/>\n\
        <reg name=\"NBIH_INDIRECT_COMMAND_WIDE_MEM\" no_read=\"1\"/>\n\
        <reg name=\"NBIL_INDIRECT_COMMAND_WIDE_MEM\" no_read=\"1\"/>\n\
        <reg name=\"FDR_INDIRECT_FORCE_BUBBLE\" no_read=\"1\"/>\n\
        <reg name=\"FMAC_INDIRECT_FORCE_BUBBLE\" no_read=\"1\"/>\n\
        <reg name=\"NBIH_INDIRECT_FORCE_BUBBLE\" no_read=\"1\"/>\n\
        <reg name=\"NBIL_INDIRECT_FORCE_BUBBLE\" no_read=\"1\"/>\n\
<!-- Unknown errors -->\n\
        <reg name=\"CLPORT_SGNDET_EARLYCRS\" no_read=\"1\"/>\n\
        <reg name=\"EDB_PAR_ERR_INITIATE\" no_read=\"1\"/>\n\
        <reg name=\"MACSEC_PROG_TX_CRC\" no_read=\"1\"/>\n\
        <reg";

const char *jericho_AccessObjects_4=" name=\"MAC_PFC_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"MAC_PFC_REFRESH_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"SFD_OFFSET\" no_read=\"1\"/>\n\
<!-- additional regs r/w test at tr 3 failed on emulation -->\n\
        <reg name=\"IHB_INTERRUPT_MASK_REGISTER\" no_read=\"1\"/>\n\
        <reg name=\"IHP_VTT_PROGRAM_ENCOUNTERED\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_INTERRUPT_REGISTER_TEST\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_COMMAND_WR_DATA\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_COMMAND\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INTERRUPT_REGISTER_TEST\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_INTERRUPT_REGISTER_TEST\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_COMMAND_WR_DATA\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_COMMAND\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PML_INTERRUPT_REGISTER_TEST\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CFG\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_ERRINS_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_LANE\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_WT_ERR_HIGH\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_WT_ERR_LOW\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_WT_PARITY\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_WT_PKT_LOW\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CFG\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_ERRINS_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_LANE\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_WT_ERR_HIGH\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_WT_ERR_LOW\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_WT_PARITY\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_WT_PKT_LOW\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_AFIFO_WM\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_BURST\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CAL_ACC\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CAL_INBAND_DYN\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CAL_INBAND\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CAL_OUTBAND_DYN\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CAL_OUTBAND\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CAL_WT\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CTL\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_1\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_3\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_HOLD_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_HOLD_1\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_HOLD_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_HOLD_3\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_ERRINS_1\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_ERRINS_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_ERRINS_3\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_EXT_INT_2_ND_MASK\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_EXT_INT_FORCE\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_EXT_INT_MASK\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_FCOB_RETRANSMIT_SLOT_DY\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_FCOB_RETRANSMIT_SLOT\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INT_2_ND_MASK\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INT_FORCE\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INT_MASK\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_LANE_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_METAFRAME\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_14_10\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_19_15\" no_read=\"1\"/>\n\
        <";

const char *jericho_AccessObjects_5="reg name=\"ILKN_SLE_RX_REMAP_LANE_24_20\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_29_25\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_34_30\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_39_35\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_44_40\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_47_45\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_4_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_9_5\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_RETRANSMIT_CONFIG\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_RETRANSMIT_TIME_CONFIG_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_RETRANSMIT_TIME_CONFIG\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_SEGMENT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_SERDES_TEST_CNTL\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_SERDES_TEST_PATTERNA\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_SERDES_TEST_PATTERNB\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_SERDES_TEST_PATTERNC\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_ACC\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_WT_BYTE_LOW\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_AFIFO_WM\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_BURST\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CAL_ACC\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CAL_INBAND_DYN\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CAL_INBAND\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CAL_OUTBAND_DYN\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CAL_OUTBAND\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CAL_WT\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CTL\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_1\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_3\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_HOLD_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_HOLD_1\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_HOLD_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_HOLD_3\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_ERRINS_1\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_ERRINS_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_ERRINS_3\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_FCOB_RETRANSMIT_SLOT_DY\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_FCOB_RETRANSMIT_SLOT\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_FIFO_CFG\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INT_2_ND_MASK\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INT_FORCE\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INT_MASK\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_LANE_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_METAFRAME\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_RATE_1\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_14_10\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_19_15\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_24_20\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_29_25\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_34_30\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_39_35\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_44_40\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_47_45\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_4_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_9_5\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_RETRANSMIT_CONFIG\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_SEGMENT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_SERDES_AFIFO_STALL_SEL\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_SERDE";

const char *jericho_AccessObjects_6="S_TEST_CNTL\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_SERDES_TEST_PATTERNA\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_SERDES_TEST_PATTERNB\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_SERDES_TEST_PATTERNC\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_ACC\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_WT_BYTE_LOW\" no_read=\"1\"/>\n\
<!-- tr3 emulation reg=CFC_INTERRUPT_MASK_REGISTERr,value=0x55501,expected0x55555 -->\n\
        <reg name=\"CFC_INTERRUPT_MASK_REGISTER\" no_read=\"1\"/>\n\
        <reg name=\"CGM_REG_0519\" no_read=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_ECC_ERR_1B_INITIATE\" no_read=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_ECC_ERR_1B_MONITOR_MEM_MASK\" no_read=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_ECC_ERR_2B_INITIATE\" no_read=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_ECC_ERR_2B_MONITOR_MEM_MASK\" no_read=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_GLOBAL_MEM_OPTIONS\" no_read=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_RESERVED_MTCP\" no_read=\"1\"/>\n\
        <reg name=\"CFC_CMIC_RX_FC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_SPI_OOB_RX_0_GEN_PFC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_SPI_OOB_RX_1_GEN_PFC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_SPI_OOB_RX_GEN_PFC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_TSC_PLL_LOCK_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_BS0_CLK_CTRL\" no_read=\"1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_BS0_CONFIG\" no_read=\"1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_BS1_CLK_CTRL\" no_read=\"1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_BS1_CONFIG\" no_read=\"1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_CH1_DMA_CURR_DESC\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_DMA_DESC1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH0_RD_DMA_CUR_HOSTMEM_WRITE_PTR\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH0_RD_DMA_HOSTMEM_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_MIIM_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_MIIM_READ_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_PCIE_IRQ_MASK0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CUR_HOSTMEM_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CUR_SBUS_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CUR_SBUSDMA_CONFIG_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CUR_SBUSDMA_CONFIG_OPCODE\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CUR_SBUSDMA_CONFIG_SBUS_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_OPCODE\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_SBUSDMA_ECCERR_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_SBUS_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SCHAN_ACK_DATA_BEAT_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SCHAN_MESSAGE0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM100\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM101\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM103\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM105\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM106\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM107\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM108\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM114\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_";

const char *jericho_AccessObjects_7="DATA_RAM117\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM119\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM123\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM127\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM128\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM161\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM165\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM173\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM22\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM224\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM50\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM51\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM52\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM55\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM56\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM61\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM62\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM65\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM66\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM68\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM69\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM72\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM76\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM78\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM79\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM80\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM81\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM84\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM89\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM9\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM90\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM93\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM102\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM104\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM105\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM108\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM109\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM111\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM113\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM116\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM119\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM123\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM125\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM128\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM161\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM22\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM224\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM30\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM32\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM33\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM36\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM38\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM39\" no_wb";

const char *jericho_AccessObjects_8="=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM45\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM48\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM49\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM52\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM53\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM61\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM64\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM76\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM78\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM79\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM9\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM93\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM103\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM105\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM110\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM111\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM112\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM116\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM120\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM123\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM126\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM128\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM189\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM197\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM209\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM217\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM22\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM224\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM32\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM39\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM40\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM44\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM47\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM53\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM57\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM60\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM61\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM62\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM64\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM71\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM72\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM73\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM77\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM79\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM81\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM88\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM9\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM94\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE0\" no_wb=\"1\"/>\n\
        <reg";

const char *jericho_AccessObjects_9=" name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE13\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE14\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE16\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE17\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE18\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE19\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE20\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE21\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE9\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_13\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_14\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_16\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_17\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_18\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_19\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_20\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_21\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_22\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_24\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_25\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_26\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_27\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_28\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_29\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_30\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_31\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_32\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_9\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_PIPE_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_PIPE_COUNTERS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_GDDR_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_GDDR_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_GDDR_BIST_LAST_READ_DATA_L";

const char *jericho_AccessObjects_10="SB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_GDDR_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_GDDR_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_GDDR_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_GDDR_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_GDDR_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_MON_A_THERMAL_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_MON_B_THERMAL_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_MON_C_THERMAL_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_MON_D_THERMAL_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_SW_VERSION\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_TAP_CPU_INTERFACE_DATA_OUT\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_UPI_RES_RO\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_DBG_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_DBG_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_EFMS_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_REACHABILITY_CELLS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_REG_0197\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_TOTAL_CELLS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_REG_0124\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_TRANSMITTED_CONTROL_CELLS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_TRANSMITTED_RTP_CELLS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_REG_0101\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_REG_0102\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_REG_0103\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_REG_0104\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_INBAND_HEADER\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_INBAND_PAYLOAD_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_INBAND_PAYLOAD_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_CPU_DATA_CELL_A\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_CPU_DATA_CELL_B\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_CPU_DATA_CELL_C\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_CPU_DATA_CELL_D\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_FDR_OVERFLOWS_AND_FIFOS_STATUSES_FDRA\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_FDR_OVERFLOWS_AND_FIFOS_STATUSES_FDR_B\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_016B\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_017E\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_0191\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_01A4\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_01B7\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_01CA\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_01DD\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_01F0\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_0224\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_0226\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_0244\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_0256\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_LOAD_BALANCING_SWITCH_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg nam";

const char *jericho_AccessObjects_11="e=\"FMAC_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_FMAL_STATISTICS_OUTPUT\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_FMAL_STATISTICS_OUTPUT_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_KPCS_RX_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_LEAKY_BUCKET\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_RSF_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_IQM_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_MMU_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_DBG_LAST_KEY_A\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_DBG_LAST_KEY_B\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_DBG_LAST_KEY_C\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_DBG_LAST_KEY_D\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_DIAGNOSTICS_LOOKUP_RESULT\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_LOOKUP_REPLY\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_REG_00FF\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LINK_LAYER_LOOKUP_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LL_MIRROR_VID_01\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LL_MIRROR_VID_23\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LL_MIRROR_VID_45\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LLR_FIFO_P_14_PIPE_FIXED_DELAY\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LLR_FIFO_P_14_PIPE_SKIP_ENTRY\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LSR_ACTION_PROFILE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LSR_ELSP_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LSR_P2P_SERVICE_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MAC_LAYER_TRAP_ARP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MAC_LAYER_TRAP_DHCP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MAC_LAYER_TRAP_ICMP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MAC_LAYER_TRAP_IGMP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MAP_NEXT_PROTOCOL_TO_FWD_CODE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MAP_VRID_TO_IP_VERSION\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MEF_L_2_CP_DROP_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MEF_L_2_CP_PEER_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MEF_L_2_CP_TRANSPARENT_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_METER_TRAFFIC_CLASS_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_ACTION_PROFILES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_EXP_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_LABEL_PROCEDURE_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_LABEL_RANGE_BASE_LIF\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_LABEL_RANGE_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_LABEL_RANGE_LOW\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_LABEL_TERMINATION_ERROR_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_SPECIAL_LABEL_PROFILE_TABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_SPECIAL_LABELS_TO_TERMINATE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MY_ARP_IP_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MY_ARP_IP_2\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MY_B_MAC_LSB_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MY_B_MAC_MC\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MY_B_MAC_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MY_MAC\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MY_TRILL_NICKNAME\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_BFD_MISCONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_BFD_OVER_IP_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_BFD_YOUR_DISCR_TO_LIF_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_COUNTER_DISABLE_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_COUNTER_INCREMENT_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_COUNTER_IN_RANGE_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_COUNTER_NOT_IN_RANGE_CFG\" no_wb=\"1\"/>";

const char *jericho_AccessObjects_12="\n\
        <reg name=\"IHP_OAM_COUNTER_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_DEFAULT_ACC_MEP_PROFILES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_DEFAULT_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_DEFAULT_MP_TYPE_VECTOR\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_ETHERNET_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_IDENTIFICATION_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_IN_LIF_PROFILE_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_MP_TYPE_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_PACKET_INJECTED_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_PDU_DS_TO_PCP_0\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_PDU_DS_TO_PCP_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_PDU_DS_TO_PCP_2\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OEMA_LKP_DISABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OEMB_LKP_DISABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PAR_ERR_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PBP_ACTION_PROFILES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PBP_TE_BVID_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PCP_DECODING_TABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PFC_IS_ETHERNET\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PFC_IS_IPV4\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PFC_IS_IPV6\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PFC_IS_MPLS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PFC_IS_TRILL\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PFC_IS_UD\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PROGRAM_ILLEGEL_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PROTOCOL_TRAPS_PROGRAM_SELECT\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RCVD_PACKET_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_REG_00A3\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_REG_010C\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_REG_010D\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_MIRROR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_MTCP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_0\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_0_S\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_0_T\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_1_S\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_1_T\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_2\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_2_S\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_2_T\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_3\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_3_S\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_3_T\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_4\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_4_S\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_4_T\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_SPARE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_SPARE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_SPARE_2\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_SPARE_3\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RFC_6374_FLAGS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RPF_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_SA_LOOKUP_RESULT_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_SERVICE_TYPE_VALUES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_SHARED_BFID\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_SYNC_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TCP_ACTION_PROFILES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TM_FORWARDING_OFFSET_INDEX_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TPID_ADDITIONAL_VALUES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TRAFFIC_CLAS";

const char *jericho_AccessObjects_13="S_L_4_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TRAFFIC_CLASS_L_4_RANGE_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TRAFFIC_CLASS_TO_USER_PRIORITY\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TRILL_DEFAULT_VSI\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TT_LIF_BANK_CONTETION_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_UDP_ACTION_PROFILES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_UNDEF_PROGRAM_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASK_PROFILE_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASKS_BASE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASKS_KEY_A\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASKS_KEY_B\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASKS_KEY_C\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASKS_RESULT_A\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASKS_RESULT_B\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASKS_RESULT_C\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_PROFILE_TO_VSI_ASSIGNMENT_MODE_TABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_PROFILE_TO_VSI_TABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VT_LIF_BANK_CONTETION_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_FEC_POINTER_PREFIX\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_FIFOS_SKIP_ENTRY\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_FLOW_ID_PREFIX\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_GENERAL_CONFIGS_0\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_GENERAL_CONFIGS_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_INNER_ETHERNET_TERMINATION_ACTION\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MAP_0_DSCP_EXP_INDEX\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MAP_1_DSCP_EXP_INDEX\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MPLS_DUMMY_LIF\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MPLS_ENH_DUMMY_LIF_TERMINATION_PROFILE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MPLS_ENH_EXCLUDE_SPECIAL_LABEL_BIT_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MPLS_ILLEGAL_LABEL_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MPLS_ILLEGAL_RSRVD_LABEL_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MPLS_LABEL_RANGE_PROFILE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MPLS_TERMINATE_FIRST_LABEL_BIT_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAPS_ENCOUNTERED\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_0\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_10\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_2\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_3\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_4\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_5\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_6\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_8\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_9\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_ERR_1B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_ERR_2B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_INTERRUPT_REGISTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ENABLE_INTERLAKEN\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ERROR_INITIATION_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_GLOBAL_MEM_OPTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_GTIMER_TRIGGER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_FC_OOB_CONF\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_GEN_";

const char *jericho_AccessObjects_14="CREDITS_BURST_FROM_SERDES\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_INVERT_POLARITY_SIGNALS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_OVER_FABRIC\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_REVERT_SERDES_DATA_ORDER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_RX_0_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_RX_1_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_RX_RETRANS_FSM_CLKS_IN_STATE_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_RX_RETRANS_FSM_ENTER_STATE_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_RX_RETRANS_FSM_STATE_TO_MONITOR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_RX_RETRANSMIT_DEBUG_INFORMATION\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_TX_0_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_TX_1_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_TX_CONF\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_COMMAND_DATA_INCREMENT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_COMMAND_WIDE_MEM\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_WR_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INTERRUPT_MASK_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_PAR_ERR_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_MIRROR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_MTCP\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_0\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_0_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_0_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_1\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_1_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_1_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_2_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_2_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_3_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_3_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_4\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_4_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_4_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_SPARE_0\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_SPARE_1\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_SPARE_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_SPARE_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESET_WRAP_WITHOUT_ILKN_PORTS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RX_BYTES_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RX_ERR_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RX_FRAMELOCK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RX_ILKN_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RX_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TRANSMIT_RETRANSMIT_DEBUG\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TX_BYTES_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TX_ERR_PKT_COUNTER\" no_wb=\"1\"/>\n\
  ";

const char *jericho_AccessObjects_15="      <reg name=\"ILKN_PMH_TX_ILKN_0_FLUSHED_PACKETS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TX_ILKN_1_FLUSHED_PACKETS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TX_ILKN_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TX_ILKN_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TX_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_ERR_1B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_ERR_2B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_INTERRUPT_REGISTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ENABLE_INTERLAKEN\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ERROR_INITIATION_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_GLOBAL_MEM_OPTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_GTIMER_TRIGGER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_FC_OOB_CONF\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_GEN_CREDITS_BURST_FROM_SERDES\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_INVERT_POLARITY_SIGNALS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_OVER_FABRIC\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_REVERT_SERDES_DATA_ORDER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_RX_0_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_RX_1_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_RX_RETRANS_FSM_CLKS_IN_STATE_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_RX_RETRANS_FSM_ENTER_STATE_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_RX_RETRANS_FSM_STATE_TO_MONITOR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_RX_RETRANSMIT_DEBUG_INFORMATION\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_TX_0_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_TX_1_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_TX_CONF\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_COMMAND_DATA_INCREMENT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_COMMAND_WIDE_MEM\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_WR_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INTERRUPT_MASK_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_PAR_ERR_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_MIRROR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_MTCP\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_0\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_0_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_0_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_1\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_1_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_1_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_2_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVE";

const char *jericho_AccessObjects_16="D_PCMI_2_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_3_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_3_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_4\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_4_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_4_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_SPARE_0\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_SPARE_1\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_SPARE_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_SPARE_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESET_WRAP_WITHOUT_ILKN_PORTS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RX_BYTES_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RX_ERR_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RX_FRAMELOCK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RX_ILKN_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RX_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TRANSMIT_RETRANSMIT_DEBUG\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TX_BYTES_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TX_ERR_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TX_ILKN_0_FLUSHED_PACKETS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TX_ILKN_1_FLUSHED_PACKETS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TX_ILKN_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TX_ILKN_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TX_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_ALIGN\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_BADCTL_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_BADCTL_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CAL_RD\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CDR_CNT_FILL\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CDR_CNT_FILL_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CDR_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CRC_32_CNT_FILL\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CRC_32_CNT_FILL_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CRC_32_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CRC_32_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DAT_AFIFO_CORR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DAT_AFIFO_CORR_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DAT_AFIFO_OFLW_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DAT_AFIFO_OFLW_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DAT_AFIFO_UNCORR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DAT_AFIFO_UNCORR_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_OBS_0\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_OBS_1\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_OBS_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_OBS_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DSKW_FIFO_CORR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DSKW_FIFO_CORR_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DSKW_FIFO_UNCORR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DSKW_FIFO_UNCORR_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_EXT_INT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_EXT_INT_2_ND\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INFO\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INFO_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INFO_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INT_2_ND\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_MF_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_MF_ERR_2\" no";

const char *jericho_AccessObjects_17="_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_PIPE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_SCRAM_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_SCRAM_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_FILL\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_PARITY\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_RD_BYTE_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_RD_BYTE_LOW\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_RD_ERR_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_RD_ERR_LOW\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_RD_FLAG\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_RD_PARITY\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_RD_PKT_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_RD_PKT_LOW\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_WT_BYTE_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_WT_PKT_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATUS_MSG\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATUS_MSG_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_WRD_SYNC\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_WRD_SYNC_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_WRD_SYNC_CHG\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_WRD_SYNC_CHG_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_WRD_SYNC_CNT_FILL\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_WRD_SYNC_CNT_FILL_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CAL_RD\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_CORR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_CORR_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_OFLW_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_OFLW_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_UFLW_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_UFLW_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_UNCORR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_UNCORR_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_OBS_0\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_OBS_1\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_OBS_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_OBS_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INFO\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INFO_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INFO_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INT_2_ND\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_MSG\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_MSG_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_PIPE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_RATE_0\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_FILL\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_PARITY\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_BYTE_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_BYTE_LOW\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_ERR_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_ERR_LOW\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_FLAG\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_PARITY\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_PKT_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_PKT_LOW\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_WT_BYTE_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_WT_PKT_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ACTIVE_PUSH_QUEUE_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ACTIVE_QUEUE_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_AUTO_CREDIT_MECHANISM_FIRST_QUEUE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_AUTO_CREDIT_MECHANISM_LAST_QUEU";

const char *jericho_AccessObjects_18="E\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_AUTO_CREDIT_MECHANISM_RATE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_BFMC_CLASS_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_BFMC_SHAPER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CAPTURE_QUEUE_DESCRIPTOR\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CAPTURE_QUEUE_DESCRIPTOR_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_BALANCE_RESOLUTION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_FABRIC_LATENCY_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_FABRIC_LATENCY_COUNTER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_OVERFLOW_QUEUE_NUM\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_VALUE_SELECT_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_WATCHDOG_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_WATCHDOG_CURRENT_TIME\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CR_FLW_ID_VERIFY_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CR_FLW_ID_VERIFY_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CR_FLW_ID_VERIFY_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CR_WD_BOTTOM_Q\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CRWD_EVENT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CR_WD_TOP_Q\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DELETED_CREDIT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DEL_QUEUE_NUMBER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DEQ_CMD_BYTE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DEQ_CMD_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DEQ_CMD_TIMEOUT_QUEUE_NUM\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DEQ_COMMAND_CREDIT_ADJUST\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DEQ_COMMAND_TIMEOUT_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_BYTES_CNT_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_BYTES_CNT_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_BYTES_CNT_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_BYTES_CNT_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_BYTES_CNT_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_BYTES_CNT_5\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_DEPTH_CONFIG_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_DEPTH_CONFIG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_DEPTH_CONFIG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_DEPTH_CONFIG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_DEPTH_CONFIG_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_DEPTH_CONFIG_5\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_EIR_FC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_ID_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_MAX_OCCUPANCY_HP\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_MAX_OCCUPANCY_LP\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_QUEUE_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_SCHEDULING_CONFIG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_SCHEDULING_CONFIG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_SCHEDULING_CONFIG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_STATUS_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_STATUS_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_STATUS_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_STATUS_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_STATUS_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_STATUS_5\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_ERR_1B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_ERR_2B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_INTERRUPT_REGISTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_BYTE_FLOW_CONTROL_TH_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_BYTE_FLOW_CO";

const char *jericho_AccessObjects_19="NTROL_TH_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_BYTE_FLOW_CONTROL_TH_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_BYTE_FLOW_CONTROL_TH_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_BYTE_FLOW_CONTROL_TH_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_CREDIT_REJECT_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_CREDIT_REJECT_FLOW_CONTROL_TH_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_CREDIT_REJECT_FLOW_CONTROL_TH_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_CREDIT_REJECT_FLOW_CONTROL_TH_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_CREDIT_REJECT_FLOW_CONTROL_TH_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_CREDIT_REJECT_FLOW_CONTROL_TH_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_REJ_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EMPTY_DQCQ_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ENQ_BLOCK_OVERFLOW_QNUM\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ERROR_INITIATION_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FCR_CREDIT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FLOW_CONTROL_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FLOW_CONTROL_COUNT_SELECT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FLOW_CONTROL_INDICATION_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FLOW_CONTROL_INDICATION_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FLOW_STATUS_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FLOW_STATUS_FILTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_CLASS_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_CREDIT_CNT_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_CREDIT_CNT_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_CREDIT_CNT_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_CREDIT_COUNTER_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_CREDIT_FLOW_CONTROL_THRESHOLD_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_CREDIT_FLOW_CONTROL_THRESHOLD_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_DQCQ_FLOW_CONTROL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_RETURN_CREDIT_BFMC\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_RETURN_CREDIT_GFMC\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_SHAPER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_TOP_MAX_BURST_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMS_DELAY_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMS_DELAY_COUNTER_CONFIGS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMS_FLOW_STATUS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMS_FSM_STAMP_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMS_MAX_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMS_PARAMETERS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSM_ARBITER_SN\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSM_ON_MESSAGE_SHAPER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSMRQ_DELAY_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSMRQ_DELAY_COUNTER_CONFIGS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSMRQ_FLOW_STATUS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSMRQ_MAX_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSMRQ_REQ_QUEUES\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSMRQ_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GFMC_SHAPER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_CREDIT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_DQCQ_MAP_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_DQCQ_MAP_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_FLOW_STATUS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_GENERAL_CFG_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_IQM_REPORT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_MEM_OPTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GTIMER_TRIGGER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INDIRECT_COMMAND\" no_wb=\"1";

const char *jericho_AccessObjects_20="\"/>\n\
        <reg name=\"IPS_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INDIRECT_COMMAND_DATA_INCREMENT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INDIRECT_COMMAND_WIDE_MEM\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INGRESS_SHAPE_DEQ_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INGRESS_SHAPE_SCHEDULER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INS_CREDIT_FABRIC_LATENCY_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INS_FMS_DELAY_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INS_FSMRQ_DELAY_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INTERDIGITATED_MODE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INTERRUPT_MASK_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INT_LP_DQCQ_FC_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INT_LP_DQCQ_FC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IPS_CREDIT_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IPS_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IPS_REG_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IPS_REG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IPS_REG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IPS_REG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IPT_FLOW_CONTROL_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IQM_NRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IQM_REPORT_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IS_CREDIT_FLOW_CONTROL_THRESHOLD\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_LOST_CREDIT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_LOST_CREDIT_QUEUE_NUMBER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MANUAL_QUEUE_OPERATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MANUAL_QUEUE_OPERATION_QUEUE_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MASKED_IQM_EVENT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_ACTIVE_QUEUE_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_CR_BAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_CR_BAL_QUEUE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_DEQ_COMMAND_CREDIT_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_DEQ_COMMAND_CREDIT_CONFIG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_DEQ_COMMAND_CREDIT_SELECTION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_DEQ_COMMAND_DQCQ_BASED_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_DQCQ_QUEUE_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_FSMRQ_REQ_QUEUES\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_PORT_QUEUE_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MIN_CR_BAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MIN_CR_BAL_QUEUE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ONE_PACKET_DEQ_LIMIT_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ONE_PKT_DEQ_DISABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ONE_PKT_DEQ_LIMIT_CONFIG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ONE_PKT_DEQ_LIMIT_CONFIG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ONE_PKT_DEQ_LIMIT_QUEUE_TYPE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_OPDL_HP_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_OPDL_LP_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_OPDL_REJ_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_OVERFLOW_DQCQ_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_PROGRAMMABLE_IQM_REPORT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_PUSH_QUEUE_TYPES_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_QTYPE_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_QUEUE_NUM_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_QUEUE_NUM_FILTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_REJ_CREDITS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RESERVED_MIRROR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RESERVED_MTCP\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RESERVED_SPARE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RESERVED";

const char *jericho_AccessObjects_21="_SPARE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RESERVED_SPARE_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RESERVED_SPARE_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RETURNED_CREDIT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_STORED_CREDITS_USAGE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_SYSTEM_RED_AGING_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_CREDIT_ARBITER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_CREDIT_ARBITER_DEBUG\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_CREDIT_ARBITER_DROPS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_CREDIT_ARBITER_EIR_REJECT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_CREDIT_ARBITER_IPS_0_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_CREDIT_ARBITER_IPS_1_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_CREDIT_CONFIG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_CREDIT_MSG_ERROR\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_AVERAGE\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_HIST_BIN_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_HIST_BIN_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_HIST_BIN_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_HIST_BIN_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_HIST_BIN_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_HIST_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_HIST_VALID\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_MIN_MAX\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_AVERAGE\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_HIST_BIN_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_HIST_BIN_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_HIST_BIN_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_HIST_BIN_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_HIST_BIN_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_HIST_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_HIST_VALID\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_MIN_MAX\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_CONFIG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_LATENCY_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_LATENCY_FSM_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_LATENCY_FSM_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_LATENCY_FSM_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_LATENCY_STATUS_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_LATENCY_STATUS_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_ERR_1B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_ERR_2B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_INTERRUPT_REGISTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_EIR_CREDIT_ARBITER_DROPS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ERROR_INITIATION_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FCT_NRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FMC_IPS_WFQ_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FMC_TOP_SHAPER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_ARBITER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_GEN_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_GEN_CONFIG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_GEN_CONFIG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_GEN_CONFIG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_GEN_CONFIG_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_GEN_CONFIG_5\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_GEN_CONFIG_6\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM";

const char *jericho_AccessObjects_22="_IPS_0_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_IPS_1_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GLOBAL_FMC_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GLOBAL_FMC_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GLOBAL_ISP_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GLOBAL_ISP_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GLOBAL_MEM_OPTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GTIMER_TRIGGER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_TIME_IN_NORM\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_TIME_IN_SLOW\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INDIRECT_COMMAND_DATA_INCREMENT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INDIRECT_COMMAND_WIDE_MEM\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INTERRUPT_MASK_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_IRR_FLOW_CONTROL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_MIRROR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_MTCP\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_0_S\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_0_T\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_1_S\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_1_T\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_2_S\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_2_T\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_3_S\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_3_T\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_4_S\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_4_T\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_SPARE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_SPARE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_SPARE_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_SPARE_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ARAD_PACKETS_FORMAT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_BIG_LAT_PKTS_CNTR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CFG_BYTE_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CFG_BYTE_CNT_SRC_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CFG_EVENT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CFG_EVENT_CNT_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CLOS_COMMON_SHAPERS_FC_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_CONTORL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_ETHER_TYPE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_EXTERNAL_PP_SAMPLING_DATA_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_FTMH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_FTMH_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_FTMH_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_FTMH_DSP_EXT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_FTMH_LB_EXT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_FTMH_STACK_EXT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_GENERATED_PACKET_ACTUAL_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_INGRESS_VLAN_EDIT_CMD_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_MAC_SA\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_PDU\" no_wb=\"1\"/>\n\
        <reg name=\"I";

const char *jericho_AccessObjects_23="PT_CNM_PDU_CN_TAG\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_PDU_CPID_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_PPH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_PPHFHEI\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_PPH_INLIF\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_PPH_VSI\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_COMMON_SHAPERS_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_COMMON_SHAPERS_DCR_FACTOR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_COMMON_SHAPERS_DECIDE_ON_EOBST\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_COMMON_SHAPERS_DELAY\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_COMMON_SHAPERS_MAX_CREDIT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_COMMON_SH_DELAY_JITTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CPU_D_BUFF_DELETE_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CPU_D_BUFF_RELEASE_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CPU_DEL_BUFF_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CPU_REL_BUFF_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_BUFF_FIFO_FULL_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_DEL_BUFF_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_DELETED_BUFFERS_FIFO_HEAD\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_DELETED_BUFFERS_FIFO_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERROR_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERROR_D_BUFF_DELETE_CONFIGS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_RATE_CONFIGURATION_REGISTER_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_RATE_CONFIGURATION_REGISTER_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_RATE_WEIGHT_DEBUG\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_WEIGHT_CONFIGURATION_REGISTER_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_WEIGHT_CONFIGURATION_REGISTER_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRPS_LATENCY_PTR_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DATA_QUEUE_EGQ_THRESHOLD\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DEBUG_CONTROLS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DELETED_CNM_PKTS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DELETED_LAT_PKTS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DESTINATION_ID_FORMAT_TO_FABRIC\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_0_DQCQ_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_0_EIR_CRDT_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_0_MAX_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_0_MC_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_0_START\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_1_DQCQ_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_1_EIR_CRDT_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_1_MAX_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_1_MC_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_1_START\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DTQ_0_DQCF_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DTQ_1_DQCF_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DTQ_DQCF_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DTQ_MAX_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DTQ_START\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DTQ_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_ERR_1B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_ERR_2B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_INTERRUPT_REGISTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_0_PKT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_0_TXQ_RD_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_0_TXQ_WR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_1_PKT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_1_TXQ_RD_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_1_TXQ_WR_ADDR\" no_wb=\"1\"/>\n\
        <reg ";

const char *jericho_AccessObjects_24="name=\"IPT_EGQ_2_DQCF_FC_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_SKIP_ADDRESS_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_TX_IRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ENQ_0_PKT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ENQ_1_PKT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ERROR_INITIATION_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_0_PKT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_1_PKT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_CTRL_IRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_NUM_LINKS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_NUM_LINKS_STATUS_MAX_VAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_NUM_LINKS_STATUS_MIN_VAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_QNUM_CNT_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_SKIP_ADDRESS_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_TXQ_RD_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_TXQ_WR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_MAX_OCC_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_MAX_OCC_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_MAX_OCC_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_MAX_OCC_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_MAX_OCC_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_MAX_OCC_5\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_STATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_STATE_STICKY\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FLIPPED_LAT_PKTS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FMC_FC_STATUS_VEC\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_BACKOFF_CS_WEIGHTS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_BACKOFF_MASK_LUT_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_BACKOFF_MASK_LUT_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_BACKOFF_MASK_LUT_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_BACKOFF_RANGE_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_BKFF_LEVEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_FLOW_CONTROL_TO_DTQ_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_LEAKY_BUCKET_CONFIGURATION_REGISTER_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_LEAKY_BUCKET_CONFIGURATION_REGISTER_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_LEAKY_BUCKET_CONFIGURATION_REGISTER_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_LKY_MAX_OC_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_DQCQ_MAP_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_DQCQ_MAP_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_FULL_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_FULL_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_MEM_OPTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_MINI_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_MINI_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_OCB_BUF_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_OCB_BUF_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_SYS_HEADER_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GTIMER_TRIGGER\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INDIRECT_COMMAND_DATA_INCREMENT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INDIRECT_COMMAND_WIDE_MEM\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INTERRUPT_MASK_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg";

const char *jericho_AccessObjects_25=" name=\"IPT_IPT_2_IPS_FC_STATUS_VEC\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_2_IPS_FC_STATUS_VEC_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_ENABLES\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_EOB_FDT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_FC_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_FC_CNT_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_FMC_IPS_FC_MAP_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_FMC_IPS_FC_MAP_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_INTRNL_FMC_FC_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_0_DTQ_WRAP_BURST_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_1_DTQ_WRAP_BURST_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_CLOS_SHAPERS_FC_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_DQCF_STOP_ONLY_AT_EOB\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_DTQ_2_DQCF_FC_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_LAST_SCH_BUFFER\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_MC_TRAFFIC_JITTER_SHAPER_10\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_MC_TRAFFIC_JITTER_SHAPER_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_MC_TRAFFIC_JITTER_SHAPER_9\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_MESH_SHAPERS_FC_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPER_10_SLOW_START_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPER_10_SLOW_START_DELAY\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPER_4_SLOW_START_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPER_4_SLOW_START_DELAY\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPER_9_SLOW_START_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPER_9_SLOW_START_DELAY\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPERS_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPERS_DCR_FACTOR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPERS_DECIDE_ON_EOBST\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPERS_DELAY\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPERS_MAX_CREDIT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SLOW_START_CFG_TIMER_PERIOD\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_TX_IRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_TX_NIRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_WFQ_DEFAULT_PKT_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_WFQ_MASK_RD_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_WFQ_WEIGHTS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IS_FULL_PKT_SNOOP_MIRROR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MAPPING_QUEUE_TYPE_TO_MIRROR_PACKET\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MAPPING_QUEUE_TYPE_TO_SNOOP_PACKET\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MAPPING_QUEUE_TYPE_TO_TDM_PACKET\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MAX_LATENCY_1588_PKT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MAX_LATENCY_CRPS_FIFOS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MESH_COMMON_SHAPERS_FC_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MIX_MOP_DESC_CNTXTS_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MIX_MOP_DESC_CNTXTS_START\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MIX_MOP_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MIX_OCB_REQ_CNTXTS_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MIX_OCB_REQ_CNTXTS_START\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MIX_OCB_RET_DATA_CNTXTS_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MIX_OCB_RET_DATA_CNTXTS_START\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MMU_TXI_IRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_OCB_MOP_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_OCB_TXI_IRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ONE_PLUS_ONE_PORT_PROTECTION\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_PACKET_LATENCY_FORMAT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_PACKET_LATENCY_MEASURE_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_PAR_ERR_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_PKT_LST_RD_DBUFF\" no_wb=\"1\"/>\n\
        <reg name=\"I";

const char *jericho_AccessObjects_26="PT_PRIORITIZER_WFQ_CFGS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_QNUM_CNT_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_RESERVED_MIRROR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_RESERVED_MTCP\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_RESERVED_SPARE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_RESERVED_SPARE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_RESERVED_SPARE_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_RESERVED_SPARE_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_SCHEDULING_GENERAL_CONFIGS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_STAMPING_FABRIC_HEADER_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_STAMPING_FTMH_OUTLIF_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_STAMPING_USR_DEF_OUTLIF_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_BDB_DYN_SIZE_RJCT_TH_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_BURST_SETTINGS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_CNI_PACKET_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_CNM_PACKET_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_CP_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_CP_QUEUES_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DEQ_INTERNAL_SETTING\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DEQUEUE_BYTE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DEQUEUE_DELETED_PACKET_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DEQUEUE_ISP_PACKET_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DEQUEUE_PACKET_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DRAM_BUFF_DYN_SIZE_RJCT_TH_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DRAM_DYN_SIZE_RJCT_TH_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DRAM_ELIGIBLE_RJCT_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DRAM_REJECT_STATE\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DYNAMIC_BDBS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DYNAMIC_BUFFER_BDS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DYNAMIC_BYTE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DYNAMIC_OCB_BUFFER_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DYN_REJECT_PACKET_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ECC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ECC_INTERRUPT_REGISTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ENQUEUE_BYTE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ENQUEUE_DISCARDED_PACKET_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ENQUEUE_PACKET_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ERROR_INITIATION_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FLOW_CONTROL_CONFIGURATION_FULL_MC_D_BS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FLOW_CONTROL_CONFIGURATION_MINI_MC_D_BS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_BDB_MINIMUM_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_BDB_RANGE_VALUES\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_BDB_THRESHOLD\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_BD_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_FULL_MULTICAST_DBUFF_RANGE_VALUES\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_FULL_MULTICAST_DBUFFS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_FULL_MULTICAST_DBUFFS_MINIMUM_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_FULL_MULTICAST_DBUFF_THRESHOLD\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_MNMC_DBUFF_RANGE_VALUES\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_MNMC_DBUFFS_MINIMUM_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_OCB_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_OCB_MINIMUM_OCCUPANCY\" no_wb";

const char *jericho_AccessObjects_27="=\"1\"/>\n\
        <reg name=\"IQM_FREE_OCB_RANGE_VALUES\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_OCB_THRESHOLD\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_U_MNMC_DBUFFS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_VOQ_DRAM_DYNAMIC_MINIMAL_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_VOQ_OCB_DYNAMIC_MINIMAL_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FR_OCB_PRM_SEL_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FR_RSRC_DYN_TH_SETTINGS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FULL_USER_COUNT_START_INDEX\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GENERAL_FLOW_CONTROL_CONFIGURATION_BDB\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GENERAL_FLOW_CONTROL_CONFIGURATION_OCB\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GENERAL_REJECT_CONFIGURATION_BD_BS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GENERAL_REJECT_CONFIGURATION_B_DS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GLBL_MIX_MAX_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GLOBAL_FLOW_CONTROL_STATE\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GLOBAL_GENERAL_CFG_4\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GLOBAL_MEM_OPTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GLOBAL_REJECT_STATE\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GLOBAL_RESOURCE_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GTIMER_TRIGGER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INDIRECT_COMMAND_DATA_INCREMENT\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INDIRECT_COMMAND_WIDE_MEM\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_FMQ_TC_0_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_FMQ_TC_1_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_FMQ_TC_2_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_FMQ_TC_3_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_VOQ_TC_0_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_VOQ_TC_1_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_VOQ_TC_2_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_VOQ_TC_3_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERNAL_FIFOS_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERRUPT_MASK_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_IQM_CNT_CMD_CONFIG_A\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_IQM_CNT_CMD_CONFIG_B\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_IQM_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_IQM_INIT\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_IRPP_CNT_CMD_CONFIG_A\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_IRPP_CNT_CMD_CONFIG_B\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_LST_PDM_READ_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_MIX_SHRD_POOL_0_RSRC_FC_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_MIX_SHRD_POOL_0_RSRC_RJCT_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_MIX_SHRD_POOL_1_RSRC_FC_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_MIX_SHRD_POOL_1_RSRC_RJCT_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCB_DYN_SIZE_RJCT_TH_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCB_SHRD_POOL_0_RSRC_FC_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCB_SHRD_POOL_0_RSRC_RJCT_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCB_SHRD_POOL_1_RSRC_FC_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCB_SHRD_POOL_1_RSRC_RJCT_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCCUPIED_BDB_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCCUPIED_BD_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCCUPIED_MNMC_DBUFFS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_PACKET_QUEUES_CATEGORIES\" no_wb=\"1\"/>\n\
        ";

const char *jericho_AccessObjects_28="<reg name=\"IQM_QDC_TAG_CTRL_DBG\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_FDT_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_IDR_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_IHP_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_OAMP_TX_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_IQM_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_IS_IQM_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_MESH_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01A4\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01A5\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01A6\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01A7\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01A8\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01A9\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01AA\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01AB\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01B4\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01C0\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ILKN_TX_GEN_LLFC_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_TXI_PIPE_0_NOT_READY\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_TXI_PIPE_1_NOT_READY\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_TXI_TDM_NOT_READY\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_LAST_RD_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_LAST_RD_BANK\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_LAST_RD_DBUFF_POINTER\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_RD_ADDR_FIFO_ALMOST_FULL_BANK\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_INTERRUPT_REGISTER_TWO\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_MASTER_JR_TO_AR_TRANSLATION_ERR_EVENT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_SLAVE_JR_TO_AR_TRANSLATION_ERR_EVENT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_ATTEMPT_TO_ACTIVATE_BAD_FLOW_PARAMS\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_DBG_DVS_RCI_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_DBG_SMP_MESSAGE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INCORRECT_STATUS_MESSAGE\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_LAST_FLOW_RESTART_EVENT\" no_wb=\"1\"/>\n\
        <reg name=\"TERR\" no_wb=\"1\"/>\n\
        <reg name=\"BRDC_FMAC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"BRDC_FSRD_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_I2CM_SMBUS_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DMU_PCU_IPROC_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCBROADCAST_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_INTERRUPT";

const char *jericho_AccessObjects_29="_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"GRFCS\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INFO\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_REVISION\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_MESH_INTERRUPTS\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"R64\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_HOSTMEM_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_HOSTMEM_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_HOSTMEM_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_IRR_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_DIAGNOSTICS\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
      ";

const char *jericho_AccessObjects_30="  <reg name=\"IRR_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_FC_ILKN\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ESEM_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_GLEM_MANAGEMENT_UNIT_FAILURE\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_GLEM_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_CONTROL_CELL_FIFO_BUFFER\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_OCB_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_DIAGNOSTICS_READ_RESULT\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_FC_ILKN\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_REMOTE_MEP_EXACT_MATCH_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMA_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMB_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_REG_0169\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_SCL_SMP_MESSAGES\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_DIAGNOSTICS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_CFC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ILKN_0_MUB_TX_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ILKN_1_MUB_TX_CAL\" no_wb=\"1\"/>\n\
    ";

const char *jericho_AccessObjects_31="    <reg name=\"CFC_ILKN_2_MUB_TX_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ILKN_3_MUB_TX_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ILKN_4_MUB_TX_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ILKN_5_MUB_TX_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ILKN_TX_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_NIF_AF_FC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_NIF_MUB_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_OOB_RX_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CGM_DYN_TH_DEBUG\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CGM_MAP_TC_TO_SP\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CGM_MC_PD_TC_FC_TH\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_DB_SERVICE_POOL_MAXIMUM_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_GLOBAL_DB_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_GLOBAL_FLOW_CONTROL_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_GLOBAL_PD_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_MULTICAST_FLOW_CONTROL_PER_TC_THREHOSL\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_MULTICAST_RESERVED_RESOURCES\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_MULTICAST_RESERVED_RESOURCES_PER_CLASS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_PD_SERVICE_POOL_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_SERVICE_POOL_0_RESERVED_DATA_BUFFERS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_SERVICE_POOL_0_RESERVED_PACKET_DESCRIPTORS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_SERVICE_POOL_1_RESERVED_DATA_BUFFERS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_SERVICE_POOL_1_RESERVED_PACKET_DESCRIPTORS\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2ECC_DATA_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2ECC_DATA_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2ECC_MODULE_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2ECC_MODULE_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2E_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2EFC_DATA_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2EFC_DATA_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2EFC_MODULE_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2EFC_MODULE_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_ECC_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_ECC_FORCE_DOUBLE_BIT_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_MEM_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_PAUSE_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_PFC_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_RX_LSS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_RX_MAX_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_TX_CRC_CORRUPT_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_TX_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_TXFIFO_CELL_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_VERSION_ID\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_EEE_DURATION_TIMER_PULSE\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_ENABLE_REG\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_FAULT_LINK_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_MAC_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_MAC_RSV_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_MODE_REG\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_SBUS_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_XGXS0_CTRL_REG\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_XGXS_COUNTER_MODE\" no_wb=\"1\"/>\n\
        <reg name=\"CLP_REG";

const char *jericho_AccessObjects_32="_2022300\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_CH0_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_CH1_COS_CTRL_RX_0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_CH1_COS_CTRL_RX_1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_CH1_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_CH2_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_CH3_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_DMA_STAT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_DMA_STAT_CLR\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH0_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH0_RD_DMA_HOSTMEM_THRESHOLD\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH0_RD_DMA_OPCODE\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH0_RD_DMA_SBUS_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH0_RD_DMA_STAT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH1_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH2_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH3_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_HOSTMEM_ADDR_REMAP_0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_HOSTMEM_ADDR_REMAP_1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_HOSTMEM_ADDR_REMAP_2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_HOSTMEM_ADDR_REMAP_3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_IRQ_STAT0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_IRQ_STAT2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_MIIM_PARAM\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_PCIE_IRQ_MASK2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_PCIE_IRQ_MASK3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_PCIE_IRQ_MASK4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_PCIE_IRQ_MASK5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_PCIE_IRQ_MASK6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CUR_SBUSDMA_CONFIG_HOSTMEM_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_HOSTMEM_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_ITER_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_SBUSDMA_DEBUG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_HOSTMEM_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_SBUS_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_HOSTMEM_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_OPCODE\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_SBUS_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_HOSTMEM_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_ITER_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_OPCODE\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_SBUSDMA_DEBUG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_SBUSDMA_ECCERR_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_SBUS_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH2_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH2_CUR_SBUSDMA_CO";

const char *jericho_AccessObjects_33="NFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH2_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SCHAN_MESSAGE7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SCHAN_MESSAGE8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_CH0_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_CH1_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_CH2_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_CH3_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_FIFO_CH0_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_FIFO_CH1_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_FIFO_CH2_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_FIFO_CH3_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_IRQ_STAT2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH0_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH0_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH0_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH1_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH1_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH2_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH2_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH2_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_CH0_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_CH1_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_CH2_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_CH3_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_FIFO_CH0_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_FIFO_CH1_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_FIFO_CH2_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_FIFO_CH3_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_IRQ_STAT2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH0_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH0_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH0_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH1_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH1_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH2_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH2_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH2_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_COMMON_STRAP_STATUS_0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_DEV_REV_ID\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_GP_DATA_IN\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_GP_INIT_VAL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_CLK_DIV\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_CLK_PARAMS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM30\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM31\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM32\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM33\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM34\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM35\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM36\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM37\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM38\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM39\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_";

const char *jericho_AccessObjects_34="RAM40\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM41\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM42\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM43\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM44\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM45\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM46\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM47\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM48\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM49\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PORT_ORDER_REMAP_0_3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PORT_ORDER_REMAP_12_15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PORT_ORDER_REMAP_16_19\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PORT_ORDER_REMAP_20_23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PORT_ORDER_REMAP_4_7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PORT_ORDER_REMAP_8_11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM13\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM14\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM16\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM17\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM18\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM19\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM20\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM21\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM22\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM24\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM25\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM26\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM27\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM28\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM29\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM31\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM32\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM33\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM34\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM35\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM36\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM37\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM38\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM39\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM40\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM41\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM42\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM43\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM44\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM45\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM46\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM47\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM48\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM49\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM50\" no_wb=\"1\"";

const char *jericho_AccessObjects_35="/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM51\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM52\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM53\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM54\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM55\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM57\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM58\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM59\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM60\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM61\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM62\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM63\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM64\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM65\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM9\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_CLK_DIV\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_CLK_PARAMS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM80\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM81\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM82\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM83\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM84\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM85\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM86\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM87\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM88\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM89\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PORT_ORDER_REMAP_0_3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PORT_ORDER_REMAP_12_15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PORT_ORDER_REMAP_16_19\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PORT_ORDER_REMAP_20_23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PORT_ORDER_REMAP_4_7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PORT_ORDER_REMAP_8_11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM13\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM14\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM16\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM17\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM18\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM19\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM20\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM21\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM22\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM24\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM25\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM26\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM27\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM28\" no";

const char *jericho_AccessObjects_36="_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM29\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM31\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM32\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM33\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM34\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM35\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM36\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM37\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM38\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM39\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM40\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM41\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM42\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM43\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM44\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM45\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM46\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM47\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM48\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM49\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM50\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM51\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM52\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM53\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM54\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM55\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM57\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM58\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM59\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM60\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM61\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM62\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM63\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM64\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM65\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM9\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_CLK_DIV\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_CLK_PARAMS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PORT_ORDER_REMAP_0_3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PORT_ORDER_REMAP_12_15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PORT_ORDER_REMAP_16_19\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PORT_ORDER_REMAP_20_23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PORT_ORDER_REMAP_4_7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PORT_ORDER_REMAP_8_11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM13\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM14\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM15\" no_wb=\"1\"/>\n\
        <";

const char *jericho_AccessObjects_37="reg name=\"CMIC_LEDUP2_PROGRAM_RAM16\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM17\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM18\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM19\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM20\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM21\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM22\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM24\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM25\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM26\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM27\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM28\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM29\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM31\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM32\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM33\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM34\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM35\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM36\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM37\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM38\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM39\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM40\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM41\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM42\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM43\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM44\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM45\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM46\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM47\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM48\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM49\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM50\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM51\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM52\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM53\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM54\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM55\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM57\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM58\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM59\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM60\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM61\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM62\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM63\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM64\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM65\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM9\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_CLR_SCAN_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_INT_SEL_MAP_0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_INT_SEL_MAP_1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_INT_SEL_MAP_2\" no_wb=\"1\"/>\n\
        <";

const char *jericho_AccessObjects_38="reg name=\"CMIC_MIIM_INT_SEL_MAP_3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_INT_SEL_MAP_4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_INT_SEL_MAP_5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_SCAN_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MISC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_PCIE_USERIF_PURGE_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_RATE_ADJUST_EXT_MDIO\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_RATE_ADJUST_INT_MDIO\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_RPE_IRQ_STAT2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_RXBUF_EPINTF_RELEASE_ALL_CREDITS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_0_7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_104_111\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_112_119\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_120_127\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_16_23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_24_31\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_32_39\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_40_47\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_48_55\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_56_63\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_64_71\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_72_79\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_80_87\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_8_15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_88_95\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_96_103\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_TIMEOUT\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_CNT_SRC_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_CNT_SRC_GROUP_SIZES\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_DO_NOT_COUNT_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_GENERAL_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_INIT_ON\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_PREFETCH_TIMER_PERIOD_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_PREFETCH_TIMERS_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_THRESHOLDS_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_EGQ_0_OFFSET_BMAP_A\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_IQM_0_OFFSET_BMAP_A\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_IRPP_0_OFFSET_BMAP_A\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_IRPP_0_OFFSET_BMAP_B\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_3\" no_wb=\"1\"/";

const char *jericho_AccessObjects_39=">\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DPRC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DQ_BYTE_1_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_MR_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_MR_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_MR_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_SPECIAL_FEATURES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WOR";

const char *jericho_AccessObjects_40="D_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DPRC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DQ_BYTE_1_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_MR_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_MR_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_MR_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_SPECIAL_FEATURES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_B";

const char *jericho_AccessObjects_41="IST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DPRC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DQ_BYTE_1_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_MR_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_MR_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_MR_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_SPECIAL_FEATURES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRC";

const char *jericho_AccessObjects_42="D_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DPRC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DQ_BYTE_1_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_MR_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_MR_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_MR_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_SPECIAL_FEATURES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <re";

const char *jericho_AccessObjects_43="g name=\"DRCE_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DPRC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DQ_BYTE_1_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_MR_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_MR_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_MR_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_SPECIAL_FEATURES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n";

const char *jericho_AccessObjects_44="\
        <reg name=\"DRCF_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DPRC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DQ_BYTE_1_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_MR_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_MR_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_MR_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_SPECIAL_FEATURES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DPRC_ENABLERS\" no_wb";

const char *jericho_AccessObjects_45="=\"1\"/>\n\
        <reg name=\"DRCG_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DQ_BYTE_1_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_MR_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_MR_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_MR_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_SPECIAL_FEATURES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DPRC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DQ_BYTE_1_MAP\" no";

const char *jericho_AccessObjects_46="_wb=\"1\"/>\n\
        <reg name=\"DRCH_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_MR_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_MR_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_MR_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_SPECIAL_FEATURES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_REG_0087\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_BLOCKS_SBUS_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_BLOCKS_SOFT_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_CM_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_CORE_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_ECIC_BLOCKS_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_FAB_0_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_FAB_0_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_FAB_1_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_FAB_1_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_FIFO_DMA_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_ADDR_TRANS_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_DQCQ_MAP_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_DRAM_NUMBER_SWAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_FULL_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_FULL_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_GENERAL_CFG_4\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_MINI_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_MINI_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_OCB_BANK_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_OCB_BUF_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_OCB_BUF_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_PP_1\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_PP_2\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_PP_5\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_PP_6\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_PP_8\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GP_STATUS_5\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=";

const char *jericho_AccessObjects_47="\"ECI_NIF_PMH_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_NIF_PML_0_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_NIF_PML_1_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_OGER_1001\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_OGER_1002\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_OGER_1004\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_OGER_1006\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_OGER_1007\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PMH_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PML_0_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PML_1_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_POWERUP_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_MON_A_CONTROL_REG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_MON_B_CONTROL_REG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_MON_C_CONTROL_REG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_MON_D_CONTROL_REG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_REG_01AE\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_ROV_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_SELECT_OUTPUT_OF_SYNCHRONOUS_ETHERNET_PADS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_SYNCE_MASTER_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_SYNCE_SLAVE_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_TEST_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_UC_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_UC_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_VERSION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ESEM_GENERAL_EM_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ESEM_MANAGEMENT_UNIT_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ESEM_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ESEM_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_GLEM_MANAGEMENT_UNIT_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_GLEM_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_GLEM_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_XOR_INIT_DONE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_ACCEPTABLE_FRAME_TYPE_TABLE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_ACTION_PROFILE_1\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_ACTION_PROFILE_2\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_CFG_BUG_FIX_CHICKEN_BITS_REG_1\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_CONTEXT_FIFO_THRESHOLD_VALUES\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_DBG_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_DELETE_FIFO_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_DELETE_FIFO_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_EGQ_BLOCK_INIT_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_EGRESS_PORT_PRIORITY_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_EGRESS_QUEUES_EMPTY\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_EGRESS_REPLICATION_GENERAL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_EGRESS_SHAPER_CALENDARS_ARBITRATION_CYCLE_LENGTH\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_EGRESS_SHAPER_ENABLE_SETTINGS\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_ETHERNET_TYPES\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_FQP_2_PQP_RDY\" no_wb=";

const char *jericho_AccessObjects_48="\"1\"/>\n\
        <reg name=\"EGQ_GENERAL_RQP_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GENERAL_RQP_DEBUG_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GLOBAL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GLOBAL_PP_2\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GLOBAL_PP_5\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GLOBAL_PP_8\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_IFC_IS_CHANNELIZED\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_KEYA_DATA_BASE_PROFILE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_KEYB_DATA_BASE_PROFILE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_LAG_FILTER_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_MC_PRIORITY_LOOKUP_TABLE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_MULTICAST_OFFSET_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_NIF_FLOW_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_NRDY_TH_0_2\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_NRDY_TH_3_5\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_OUTRIF_MAX_VALUE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_PP_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_PQP_AND_FQP_CALENDER_SETTING\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_PRIVATE_VLAN_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_PS_MODE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_SYSTEM_HEADERS_FORMAT_CODE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_UNICAST_EGRESS_PACKET_HEADER_COMPENSATION_FOR_TYPE_A\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_UNICAST_EGRESS_PACKET_HEADER_COMPENSATION_FOR_TYPE_B\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_ACC_FRAME_TYPE_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_BUG_FIX_CHICKEN_BITS_REG_1\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_BUG_FIX_CHICKEN_BITS_REG_2\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_DC_OVERLAY\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_EEI_MAPPING_IS_REQUIRED\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_EES_ACTION_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_ENABLE_FILTERING_PER_FWD_CODE\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_GLEM_LKUP_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_GLEM_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_LINK_FIFOS_FIXED_LATENCY_SETTING\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_MAP_OUTLIF_PROFILE_TO_ORIENTATION\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_MTU_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_OUTLIF_MAPPING_IS_REQUIRED\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_PROTECTION_PATH_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_PROTECTION_PTR_MODE\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_SPLIT_HORIZON_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_SPLIT_HORIZON_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_STP_STATE_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_VSI_MEMBERSHIP_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_COUNTER_OUT_LIF_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_COUNTER_OUT_LIF_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_DBG_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_ECN_IP_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_ECN_MPLS_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_EEDB_OUTLIF_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_EGRESS_INTERFACE_NO_FRAGMENTATION_MODE_C";

const char *jericho_AccessObjects_49="ONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_ETPP_PIPE_LENGTH\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_FHEI_MPLS_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_PP_2\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_PP_5\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_PP_6\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_PP_8\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_HEADER_EDITING_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_IEEE_1588\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_IPV4_EXP_TO_TOS_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_IPV4_UNKNOWN_HEADER_CODE_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_IPV6_EXP_TO_TC_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_LINK_FILTER_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_MAPPING_RECYCLE_TRAFFICTO_INGRESS_PIPE\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_MIRR_AND_TRAP_FIFO_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_OUTRIF_MAX_VALUE\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_PMC_PARITY_EN\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_PP_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_REMARK_PROFILE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_TTL_DECREMENT_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_CONNECTIVITY_MAP_CHANGE_EVENT_REGISTERS\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_CONNECTIVITY_MAP_REGISTERS\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_CRMA_WATERMARKS\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_CRMB_WATERMARKS\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_EFMS_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_REG_01B8\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_FCT_ENABLER_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_FDA_EGQ_FABRIC_RCI\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_FDA_EGQ_PIPE_TO_FIFO_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_REG_0153\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_FDR_ENABLERS_REGISTER_1\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_FDR_ENABLERS_REGISTER_3\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_LINK_LEVEL_FLOW_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_LINK_UP_";

const char *jericho_AccessObjects_50="STATUS_FROM_FDRA_PRIMARY\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_LINK_UP_STATUS_FROM_FDRB_PRIMARY\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_FDR_DISCARD_COUNTER_A\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_FDR_DISCARD_COUNTER_B\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_011E\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_024A\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_0250\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_025C\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_0262\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_FDT_CONTEXTS_FABRIC_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_FDT_CONTEXTS_INTERLEAVING\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_FDT_ENABLER_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_LINK_BITMAP_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_LOAD_BALANCING_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_ASYNC_FIFO_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_FMAL_GENERAL_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_FMAL_RX_GENERAL_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_FMAL_TX_COMMA_BURST_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_FPS_CONFIGURATION_RX_SYNC\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_GENERAL_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_LEAKY_BUCKET_CONTROL_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_LINK_LEVEL_FLOW_CONTROL_ENABLE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_LINK_TOPO_MODE_REG_0\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_LINK_TOPO_MODE_REG_2\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_RECEIVE_RESET_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_REG_0102\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_REG_0151\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_RSF_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_RES_CAL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_RES_CAL_STICKY_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_SRD_QUAD_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_SRD_QUAD_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_WC_UC_MEM_MASK_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_BUFFER_CHANGE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_DRAM_FIFO_RECYCLE_TIMEOUT_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_DRAM_REJECT_MULTICAST_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_DYNAMIC_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_FBC_BANK_IS_USED_BY_OCB\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_FBC_CACHE_POINTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_FBC_EXTERNAL_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_FBC_EXTERNAL_LIMITS\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_FBC_EXTERNAL_POINTERS\" no_wb=\"1\"/>";

const char *jericho_AccessObjects_51="\n\
        <reg name=\"IDR_FBC_RRG_POINTER_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_FULL_MULTICAST_AUTOGEN_PTR\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_ADDR_TRANS_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_DRAM_NUMBER_SWAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_FULL_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_FULL_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_MINI_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_MINI_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_OCB_BANK_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_OCB_BUF_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_OCB_BUF_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_IQM_RETURNED_BUFFER\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_IRR_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_MINI_MULTICAST_AUTOGEN_PTR\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_OCB_BUFFER_FIFO_WATERMARK_REG\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_OCB_COMMITTED_MULTICAST_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_OCB_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_OCB_USE_SHAPER\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_OCCUPIED_DBUFF_THRESHOLD\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_PAUSE_PIPE_STATUS_BMP\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_REASSEMBLY_CONTEXT_PIPE_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_REASSEMBLY_TIMEOUT\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_SNOOP_MIRROR_IS_OCB_ELIGIBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_STATIC_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_WATERMARK_REG\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_COE_CFGS\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_CONSISTENT_HASHING_FORBIDDEN_TRAPS\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_CONSISTENT_HASHING_LB_KEY_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_CONSISTENT_HASHING_VARIABLES\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ECMP_LB_KEY_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_FER_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_GLOBAL_PP_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_GLOBAL_PP_8\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_INDIRECT_WR_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_IN_LIF_ORIENTATION_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_DIAGNOSTICS\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_DIAGNOSTICS_KEY\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_DIAGNOSTICS_READ_RESULT\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_GENERAL_EM_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_MANAGEMENT_UNIT_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_LAG_LB_KEY_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_LB_KEY_PARSER_LEAF_CONTEXT_PROFILE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_LBP_GENERAL_CONFIG_0\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_LBP_GENERAL_CONFIG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_OUT_LIF_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"";

const char *jericho_AccessObjects_52="IHB_OUT_RIF_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PACKET_HEADER_SIZE_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PMF_GENERAL\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PMF_PFC_ACL_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PMF_PFC_IS_ETH\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PMF_PFC_PS_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PPH_FHEI_EEI_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PPH_FHEI_FWD_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PPH_FHEI_IVE_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PPH_VSI_SOURCE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_REG_00FE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_RESERVED_SPARE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_ACTION_PROFILE_ACCEPTABLE_FRAME_TYPES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_ACTION_PROFILE_IEEE_1588\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_ACTION_PROFILE_SA_DROP_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_ACTION_PROFILE_SAME_INTERFACE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_ACTION_PROFILE_SA_NOT_FOUND_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_DBG_FLP_CONSISTENT_HASHING_PROGRAM\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_DE_TO_DP_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_DROP_PRECEDENCE_MAP_PCP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_FLP_GENERAL_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_GLOBAL_PP_2\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_GLOBAL_PP_5\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_GLOBAL_PP_6\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_GLOBAL_PP_8\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_IHP_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_INDIRECT_WR_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LEARNING_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_REJECT_ADMISSION\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_REJECT_CONFIGURATION_FULL_MC_D_BS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_REJECT_CONFIGURATION_MINI_MC_D_BS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_REJECT_CONFIGURATION_OCBS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_RESERVED_SPARE_2\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_RJCT_GLBL_TESTS_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_SRC_VSQ_GLBL_OCB_MAX_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_STE_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_STE_RJCT_TESTS_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_GLOBAL_FULL_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_GLOBAL_FULL_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_GLOBAL_GENERAL_CFG_4\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_GLOBAL_MINI_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_GLOBAL_MINI_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_GLOBAL_OCB_BUF_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_GLOBAL_OCB_BUF_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_IQMT_INIT\" no_wb=\"1\"/>\n\
        ";

const char *jericho_AccessObjects_53="<reg name=\"IQMT_MEM_BANK_SELECT\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_RPT_PKTSIZE_COMPENSATION_SETTING\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_BLAME_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_CPU_CHANNEL_PIPE_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_DYNAMIC_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_OAMP_REASSEMBLY_CONTEXT_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_OLP_REASSEMBLY_CONTEXT_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_STATIC_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_TAG_SWAP_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_TDM_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_DYNAMIC_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_MIRROR_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_MULTICAST_FIFO_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_STATIC_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_UNICAST_FIFO_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_WATERMARK_REG\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_CONFIG_CFIFO\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_CONFIG_RFIFO\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_GLOBAL_EVENT\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_PD_ASSIST_DEBUG\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_CORE_CONFIGA\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_CORE_CONFIGB\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_CORE_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_CORE_MEM_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_DEBUG_CONFIGA\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_DEBUG_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_ECC_ERR_RD_TCM_A\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_ECC_ERR_RD_TCM_B_0\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_ECC_ERR_RD_TCM_B_1\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_ECC_ERR_WR_TCM_A\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_ECC_ERR_WR_TCM_B_0\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_ECC_ERR_WR_TCM_B_1\" no_wb=\"1\"/>\n\
        <reg name=\"MAC_PFC_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_FAP_DETECT_CTRL_CELLS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_INIT\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_MESH_TOPOLOGY\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_0117\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01C3\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_SYS_CONFIG_2\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_BANK_ACCESS_CONTROLLER_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_BANK_ACCESS_CONTROLLER_CONFIGURATIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_ECC_ERR_1B_MONITOR_MEM";

const char *jericho_AccessObjects_54="_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_ECC_ERR_1B_MONITOR_MEM_MASK_1\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_ECC_ERR_2B_MONITOR_MEM_MASK_1\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_GENERAL_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_GLOBAL_ADDR_TRANS_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_GLOBAL_DRAM_NUMBER_SWAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_GLOBAL_FULL_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_GLOBAL_FULL_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_PDC_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_GLBL_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INIT_SEQ_ON\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_MCDA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_MCDA_WRAP_INDEX\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_MCDB_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_MCDB_WRAP_INDEX\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_GLBL_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_INIT_SEQ_ON\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_MCDA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_MCDA_WRAP_INDEX\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_MCDB_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_MCDB_WRAP_INDEX\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_BIST_EVENTS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_EGQ_CORE_FOR_NIF_QMLF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_EGQ_PORT_FOR_HRF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_EGQ_PORT_FOR_NIF_PORT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ENABLE_INTERLAKEN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ENABLE_INTERLAKEN_HRF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_FC_ILKN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_FC_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_FC_RX_MUBITS_TO_CFC\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_FC_TX_GEN_LLFC_TO_PM\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_GLOBAL_GENERAL_CFG_4\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_HRF_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_HRF_RX_CONTROLLER_MAX_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ILKN_RX_TDM_AND_DATA_TRAFFIC_ON_SAME_HRF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ILKN_TX_RETRANSMIT_CONFIG_HRF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_LAS";

const char *jericho_AccessObjects_55="T_RECEIVED_CONTROLS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_LAST_RECEIVED_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_LAST_RECEIVED_DATA_ON_SOP\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_LAST_SENT_CONTROLS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_LAST_SENT_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_LAST_SENT_DATA_ON_SOP\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_NIF_PM_ILKN_TX_RSTN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_PM_EEE_LPI_DETECT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_PM_TX_PLL_LOCK_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RES_CAL_0_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RES_CAL_1_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_MLF_LEVEL_PM\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_PORTS_SRSTN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_QMLF_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_REQ_PIPE_0_HIGH_EN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_REQ_PIPE_1_HIGH_EN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_SCH_CONFIG_HRF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_SCH_CONFIG_HRF_4\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_SCH_DEBUG_RESULT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_SYNC_ETH_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_TX_MLF_NUM_CREDITS_FROM_PM\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_TX_PORTS_SRSTN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_TX_QMLF_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_ENABLE_INTERLAKEN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_GLOBAL_GENERAL_CFG_4\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_HRF_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_HRF_RX_CONTROLLER_MAX_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_HRF_RX_MEM_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_HRF_TX_MEM_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_ILKN_RX_TDM_AND_DATA_TRAFFIC_ON_SAME_HRF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_ILKN_TX_RETRANSMIT_CONFIG_HRF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_LAST_RECEIVED_CONTROLS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_LAST_RECEIVED_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_LAST_RECEIVED_DATA_ON_SOP\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_LAST_SENT_CONTROLS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_LAST_SENT_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_LAST_SENT_DATA_ON_SOP\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_NIF_PM_ILKN_TX_RSTN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_PM_TX_PLL_LOCK_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_PORT_EEE_LPI_DETECT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_RX_MLF_LEVEL_PM\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_RX_MLF_LEVEL_PM_4\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_RX_MLF_LEVEL_PM_5\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_RX_PORTS_SRSTN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_RX_QMLF_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_TX_MLF_NUM_CREDITS_FROM_PM\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_TX_MLF_NUM_CREDITS_FROM_PM_4\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_TX_MLF_NUM_CREDITS_FROM_PM_5\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_TX_PORTS_SRSTN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_TX_QMLF_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_CCM_TPID_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_DMA_TX_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=";

const char *jericho_AccessObjects_56="\"OAMP_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_PE_CONST\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_PE_FEM_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_PE_FEM_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_PE_INST\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_PE_PROF\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_PE_PTR\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_REMOTE_MEP_EXACT_MATCH_GENERAL_EM_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_REMOTE_MEP_EXACT_MATCH_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_REMOTE_MEP_EXACT_MATCH_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_SAT_GEN_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_GLOBAL_OCB_BANK_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_LAST_WR_BANK\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_LAST_WR_DBUFF_POINTER\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_DSP_ENGINE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_DSP_HEADER\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_GLOBAL_PP_1\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_HEAD_OF_CPU_DSPG_CMD_FIFO\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_RX_CONFIGS_DSP_IDENTIFIER\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_RX_CONFIGS_GENERAL\" no_wb=\"1\"/>\n\
        <reg name=\"PFC_XOFF_TIMER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_INDIRECT_WR_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMA_GENERAL_EM_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMA_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMA_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMB_GENERAL_EM_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMB_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMB_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_REG_0100\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_CONSISTENT_HASHING_CONFIGRATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
    ";

const char *jericho_AccessObjects_57="    <reg name=\"PPDB_B_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_GLOBAL_PP_1\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_GLOBAL_SYS_HEADER_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_INDIRECT_WR_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_AGE_AGING_MODE\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_AGE_AGING_RESOLUTION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_AR_TO_JR_TRANSLATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_CMD_TO_CMD_TRANSLATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_COUNTER_DB_CNTR_PTR_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_COUNTER_LIMIT_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_EVENT_FIFO_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_FLU_MACHINE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_GENERAL_EM_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_JR_TO_AR_TRANSLATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_LEARN_FILTER_PROPERTIES\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_LOOKUP_FILTER_PROPERTIES\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_LOOKUP_LOOKUP_MODE\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_MANAGEMENT_UNIT_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_MNGMNT_REQ_FLU_DB_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_REPLY\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_REPLY_FIFO_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_TRANSLATION_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_REG_0100\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_ACL_RECEIVED\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_LINK_ACTIVE_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_LINK_STATE_FOR_SC_HAND_FDT\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_LOCALLY_GENERATED_ACL\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_MC_DISTRIBUTION_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_MULTICAST_DISTRIBUTION_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_RTP_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_ASSIGNED_CREDIT_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_ASSIGNED_CREDIT_CONFIGURATION_1\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_CIR_SHAPERS_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_CIR_SHAPERS_CONFIGURATION_1\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_DBG_DVS_LINK_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_DELETE_MECHANISM_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_DVS_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_DVS_CREDIT_SHARE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_DVS_NIF_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_FSF_COMPOSITE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_HR_PRIORITY_MASK\" no_wb=\"1\"/>\n\
        <r";

const char *jericho_AccessObjects_58="eg name=\"SCH_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INDIRECT_WR_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_PIR_SHAPERS_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_PIR_SHAPERS_CONFIGURATION_1\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_PS_2P_PRIORITY_MODE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_PS_CALENDAR_SELECT\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_RCI_PARAMS\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_REBOUNDED_CREDIT_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_REBOUNDED_CREDIT_CONFIGURATION_1\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_SCHEDULER_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_SELECT_FLOW_TO_QUEUE_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_SHAPER_CONFIGURATION_REGISTER_1\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_SMP_BACK_UP_MESSAGES\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_SWITCH_CIR_EIR_IN_DUAL_SHAPERS\" no_wb=\"1\"/>\n\
        <reg name=\"TX_PREAMBLE\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2ECC_DATA_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2ECC_DATA_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2ECC_MODULE_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2ECC_MODULE_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2E_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2EFC_DATA_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2EFC_DATA_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2EFC_MODULE_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2EFC_MODULE_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_ECC_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_ECC_FORCE_DOUBLE_BIT_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_MEM_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_PAUSE_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_PFC_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_RX_LSS_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_RX_LSS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_RX_MAX_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_TX_CRC_CORRUPT_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_TX_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_TXFIFO_CELL_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_VERSION_ID\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_EEE_DURATION_TIMER_PULSE\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_ENABLE_REG\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_FAULT_LINK_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_MAC_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_MAC_RSV_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_MODE_REG\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_SBUS_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_XGXS0_CTRL_REG\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_XGXS_COUNTER_MODE\" no_wb=\"1\"/>\n\
        <reg name=\"XLP_REG_2022300\" no_wb=\"1\"/>\n\
    </registers>\n\
    <memories>\n\
        <mem name=\"MMU_DRAM_ADDRESS_SPACE\" no_read=\"1\"/>\n\
<!-- src/soc/common/mem.c[9409]_soc_mem_read_schan_msg_send unit 0:soc_mem_read: Mem(XXXXXXXXX) invalid S-Channel reply, expected READ_MEMORY_ACK:, opcode 8 -->\n\
        <mem name=\"EGQ_QP_CBM\" no_read=\"1\"/>\n\
        <mem name=\"EGQ_TCG_CBM\" no_read=\"1\"/>\n\
<!-- src/soc/common/mem.c[9409]_soc_mem_read_schan_msg_send unit 0:soc_mem_read: Mem(XXXXXXXXX) invalid S-Channel reply, expected READ_MEMORY_ACK:, opcode 7 /> -->\n\
        <mem name=\"SER_ACC_TYPE_MAP\" no_read=\"1\"/>\n\
        <mem name=\"SER_MEMORY\" no_read=\"1\"/>\n\
        <mem name=\"SER_RESULT_0\" no_read=\"1\"/>\n\
        <mem name=\"SER_RESULT_1\" no_read=\"1\"/>\n\
        <mem name=\"SER_RESUL";

const char *jericho_AccessObjects_59="T_DATA_0\" no_read=\"1\"/>\n\
        <mem name=\"SER_RESULT_DATA_1\" no_read=\"1\"/>\n\
        <mem name=\"SER_RESULT_EXPECTED_0\" no_read=\"1\"/>\n\
        <mem name=\"SER_RESULT_EXPECTED_1\" no_read=\"1\"/>\n\
<!-- [bcmDPC]src/soc/dcmn/dcmn_intr_corr_act_func.c[1025]dcmn_interrupt_print_info -->\n\
        <mem name=\"IDR_MEM_7_INTERNAL\" no_read=\"1\"/>\n\
        <mem name=\"IQM_MEM_1400000\" no_read=\"1\"/>\n\
        <mem name=\"IRE_MEM_2_INTERNAL\" no_read=\"1\"/>\n\
        <mem name=\"IRE_MEM_7_INTERNAL\" no_read=\"1\"/>\n\
        <mem name=\"IRE_MEM_8_INTERNAL\" no_read=\"1\"/>\n\
        <mem name=\"EDB_PROTECTION_ENTRY\" no_read=\"1\"/>\n\
        <mem name=\"EDB_EEDB_TOP_BANK\" no_read=\"1\"/>\n\
        <mem name=\"MTM_MCDB\" no_read=\"1\"/>\n\
        <mem name=\"IHB_FIFO_DSP_1\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_KEYT_PLDT_H\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_AGET_H\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE\" no_read=\"1\"/>\n\
        <mem name=\"OCB_OCB_ADDRESS_SPACE\" no_read=\"1\"/>\n\
        <mem name=\"IHP_LIF_TABLE\" no_read=\"1\"/>\n\
        <mem name=\"IRR_MCDB\" no_read=\"1\"/>\n\
        <mem name=\"IDR_MEM_2_INTERNAL\" no_read=\"1\"/>\n\
        <mem name=\"IDR_MEM_11_INTERNAL\" no_read=\"1\"/>\n\
        <mem name=\"FCR_EFMSM\" no_read=\"1\"/>\n\
        <mem name=\"FCR_FCR_CRM_A\" no_read=\"1\"/>\n\
        <mem name=\"FCR_FCR_CRM_B\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_A_FEC_ENTRY_FORMAT_A\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_A_FEC_ENTRY_FORMAT_B\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_A_FEC_ENTRY_FORMAT_C\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_A_FEC_ENTRY_GENERAL\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_A_FEC_ENTRY_FORMAT_NULL\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_A_FEC_SUPER_ENTRY_BANK\" no_read=\"1\"/>\n\
        <mem name=\"IQM_PAKCET_DESCRIPTOR_MEMORY_A_DYNAMIC\" no_read=\"1\"/>\n\
        <mem name=\"IQM_PAKCET_DESCRIPTOR_MEMORY_B_DYNAMIC\" no_read=\"1\"/>\n\
        <mem name=\"IQM_PAKCET_DESCRIPTOR_MEMORY_ECC_DYNAMIC\" no_read=\"1\"/>\n\
        <mem name=\"ERPP_EPMFCS_TCAM_BANK\" no_read=\"1\"/>\n\
        <mem name=\"ERPP_EPMFCS_TCAM_BANK_COMMAND\" no_read=\"1\"/>\n\
        <mem name=\"ERPP_EPMFCS_TCAM_BANK_REPLY\" no_read=\"1\"/>\n\
        <mem name=\"HBC_WRITE_REQUEST_ASYNC_FIFO\" no_read=\"1\"/>\n\
        <mem name=\"HBC_WRITE_DATA_ASYNC_FIFO\" no_read=\"1\"/>\n\
        <mem name=\"HBC_READ_REQUEST_ASYNC_FIFO\" no_read=\"1\"/>\n\
        <mem name=\"HBC_READ_DATA_ASYNC_FIFO\" no_read=\"1\"/>\n\
        <mem name=\"HBC_READ_DATA_REORDER\" no_read=\"1\"/>\n\
        <mem name=\"HBC_WRITE_DATA_BUFFER\" no_read=\"1\"/>\n\
        <mem name=\"HBC_WRITE_PER_BANK_QUEUES\" no_read=\"1\"/>\n\
        <mem name=\"HBC_READ_PER_BANK_QUEUES\" no_read=\"1\"/>\n\
        <mem name=\"HBC_WRITE_LATENCY_DELAY\" no_read=\"1\"/>\n\
        <mem name=\"HBC_ECC_INFO_FIFO\" no_read=\"1\"/>\n\
        <mem name=\"HBC_RDR_INFO_FIFO\" no_read=\"1\"/>\n\
        <mem name=\"HBC_RDR_CHUNK_STORAGE\" no_read=\"1\"/>\n\
        <mem name=\"HBC_BANK_ORDER_FIFO\" no_read=\"1\"/>\n\
        <mem name=\"HBC_HBM_DRAM_CPU_ACCESS\" no_read=\"1\"/>\n\
        <mem name=\"TCAM_TCAM_BANK\" no_read=\"1\"/>\n\
        <mem name=\"TCAM_TCAM_BANK_REPLY\" no_read=\"1\"/>\n\
        <mem name=\"TCAM_TCAM_BANK_COMMAND\" no_read=\"1\"/>\n\
        <mem name=\"IQM_MEM_1600000\" no_read=\"1\"/>\n\
        <mem name=\"IRR_IS_PC_MEMORY\" no_read=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_RX_0_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_RX_1_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_RX_2_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_RX_3_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_RX_4_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_RX_5_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_TX_0_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_TX_1_CAL\" no_wb=\"";

const char *jericho_AccessObjects_60="1\"/>\n\
        <mem name=\"CFC_ILKN_INB_TX_2_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_TX_3_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_TX_4_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_TX_5_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_NIF_PFC_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_OOB_RX_0_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_OOB_RX_1_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_OOB_RX_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_OOB_TX_0_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_OOB_TX_1_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_OOB_TX_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"DRCA_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCB_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCC_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCD_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCE_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCF_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCG_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCH_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_AC_ENTRY_WITH_DATA_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_AC_HALF_ENTRY_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_DATA_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_EEDB_BANK\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_ESEM_STEP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_GLEM_STEP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_IPV4_TUNNEL_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_LINK_LAYER_OR_ARP_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_LINK_LAYER_OR_ARP_NEW_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_MAP_OUTLIF_TO_DSP\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_MPLS_POP_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_MPLS_PUSH_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_MPLS_SWAP_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_OUT_RIF_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_TRILL_FORMAT_FULL_ENTRY\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_TRILL_FORMAT_HALF_ENTRY\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_ACTION_PROFILE_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_CCM\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_CH_SCM_4\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_CH_SCM_5\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_CH_SCM_6\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_DSP_PTR_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_EGRESS_SHAPER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_FBM\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_FDM\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_FQP_NIF_PORT_MUX\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_IVEC_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_MAP_PS_TO_IFC\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_MC_SP_TC_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_NONCH_SCM\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PCT\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PDCT_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PER_IFC_CFG\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PMC\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PMF_PROGRAM_SELECTION_CAM\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PPCT\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PQP_NIF_PORT_MUX\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PQST_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_QDCT_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_QP_PMC\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_QP_SCM\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_QQST_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_RCM\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_RCM_DEBUG\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_TC_DP_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_TCG_PMC\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_VLAN_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_COUNTER_SOURCE_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_DSCP_REMARK\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_EXP_REMARK\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_IVEC_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_LFEM_FIELD_SELECT_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"E";

const char *jericho_AccessObjects_61="PNI_LINK_LAYER_VLAN_PROCESSING_LLVP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_PMF_MIRROR_PROFILE_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_PRGE_PROGRAM\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_PRGE_PROGRAM_SELECTION_CAM\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_REMARK_IPV4_TO_DSCP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_REMARK_IPV4_TO_EXP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_REMARK_IPV6_TO_DSCP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_REMARK_IPV6_TO_EXP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_REMARK_MPLS_TO_DSCP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_REMARK_MPLS_TO_EXP\" no_wb=\"1\"/>\n\
        <mem name=\"FCR_EFMS_SOURCE_PIPE\" no_wb=\"1\"/>\n\
        <mem name=\"FDT_IPT_MESH_MC\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_DRAM_BUFFER_TYPE\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_DROP_PRECEDENCE_MAPPING\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_IRDB\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_MEM_13_INTERNAL\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_MEM_4_INTERNAL\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_MRPS_0_IN_DP_MAPPING\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_MRPS_1_IN_DP_MAPPING\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_QUEUE_IS_DRAM_ELIGIBLE\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_QUEUE_IS_OCB_ELIGIBLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_CONSISTENT_HASHING_PROGRAM_VARIABLES\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_DESTINATION_STATUS\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_0_4B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_10_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_11_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_12_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_13_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_14_24B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_1_4B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_15_24B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_2_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_3_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_4_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_5_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_6_24B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_7_24B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_8_4B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_9_4B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_BIT_SELECT\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_MAP_INDEX_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_HEADER_PROFILE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_ISEM_STEP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_L_4_OPS\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_LB_VECTOR_PROGRAM_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_PFC_INFO\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_PMF_PROGRAM_COUNTERS\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_PMF_PROGRAM_SELECTION_CAM\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_PTC_KEY_GEN_VAR\" no_wb=\"1\"/>\n\
        <mem name=\"IHP_CONSISTENT_HASHING_PROGRAM_SEL_TCAM\" no_wb=\"1\"/>\n\
        <mem name=\"IHP_ELK_PAYLOAD_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"IHP_FLP_PROGRAM_SELECTION_CAM\" no_wb=\"1\"/>\n\
        <mem name=\"IHP_IEEE_1588_IDENTIFICATION_CAM\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_PQDMS\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_PQRED\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_PQWQ\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_SCH_CCCP\" no_wb=\"1\"/>\n\
        <mem name=\"IQMT_EGR_RPT_CPM\" no_wb=\"1\"/>\n\
        <mem name=\"IQMT_ING_RPT_CPM\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_VSQA_PRM\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_VSQB_PRM\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_VSQC_PRM\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_VSQD_PRM\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_VSQE_PRM\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_VSQF_PRM\" no_wb=\"1\"/>\n\
        <mem name=\"IRE_CTXT_MAP\" no_wb=\"1\"/";

const char *jericho_AccessObjects_62=">\n\
        <mem name=\"IRE_NIF_PORT_TO_CTXT_BIT_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_DESTINATION_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_FREE_PCB_MEMORY\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_IS_FREE_PCB_MEMORY\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_SMOOTH_DIVISION\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_TRAFFIC_CLASS_MAPPING_0\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_TRAFFIC_CLASS_MAPPING_1\" no_wb=\"1\"/>\n\
        <mem name=\"MRPS_MCDA_PRFCFG_0\" no_wb=\"1\"/>\n\
        <mem name=\"MRPS_MCDA_PRFCFG_1\" no_wb=\"1\"/>\n\
        <mem name=\"MRPS_MCDA_PRFCFG_SHARING_DIS\" no_wb=\"1\"/>\n\
        <mem name=\"MRPS_MCDA_PRFCFG_SHARING_EN\" no_wb=\"1\"/>\n\
        <mem name=\"MRPS_MCDB_PRFCFG_0\" no_wb=\"1\"/>\n\
        <mem name=\"MRPS_MCDB_PRFCFG_1\" no_wb=\"1\"/>\n\
        <mem name=\"MRPS_PCD_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"MTRPS_EM_MCDA_PRFCFG_0\" no_wb=\"1\"/>\n\
        <mem name=\"MTRPS_EM_MCDA_PRFCFG_1\" no_wb=\"1\"/>\n\
        <mem name=\"MTRPS_EM_MCDA_PRFCFG_SHARING_DIS\" no_wb=\"1\"/>\n\
        <mem name=\"MTRPS_EM_MCDA_PRFCFG_SHARING_EN\" no_wb=\"1\"/>\n\
        <mem name=\"MTRPS_EM_MCDB_PRFCFG_0\" no_wb=\"1\"/>\n\
        <mem name=\"MTRPS_EM_MCDB_PRFCFG_1\" no_wb=\"1\"/>\n\
        <mem name=\"MTRPS_EM_PCD_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"OAMP_FLOW_STAT_1_SEC_ENTRY_3\" no_wb=\"1\"/>\n\
        <mem name=\"OAMP_PE_0_PROG_TCAM\" no_wb=\"1\"/>\n\
        <mem name=\"OAMP_PE_1_PROG_TCAM\" no_wb=\"1\"/>\n\
        <mem name=\"OAMP_REMOTE_MEP_EXACT_MATCH_STEP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"OLP_DSP_EVENT_ROUTE\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_A_OEMA_STEP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_A_OEMB_STEP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_A_TCAM_ACCESS_PROFILE\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_A_TCAM_BANK\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_A_TCAM_BANK_COMMAND\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_A_TCAM_BANK_REPLY\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_AGING_CONFIGURATION_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_AMSG_FIFO\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_FID_COUNTER_PROFILE_DB\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_FMSG_FIFO\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_PORT_MINE_TABLE_PHYSICAL_PORT\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_STEP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_AC_2_EEI\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_AC_2_OUT_LIF\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_AC_MP\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_IP_TT\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_ISID_MP\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_ISID_P2P\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_LABEL_DOUBLE_DATA\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_LABEL_PROTOCOL_OR_LSP\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_LABEL_PWE_MP\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_LABEL_PWE_P2P\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_TRILL\" no_wb=\"1\"/>\n\
        <mem name=\"RTP_UNICAST_DISTRIBUTION_MEMORY\" no_wb=\"1\"/>\n\
        <mem name=\"RTP_UNICAST_DISTRIBUTION_MEMORY_FOR_CTRL_CELLS\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_CH_NIF_CALENDAR_CONFIGURATION_CNCC\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_CH_NIF_RATES_CONFIGURATION_CNRC\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_CIR_SHAPER_CALENDAR_CSC\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_CIR_SHAPERS_DYNAMIC_TABEL_CSDT\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_DEVICE_RATE_MEMORY_DRM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_DSP_2_PORT_MAP_DSPP\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_FC_MAP_FCM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_FLOW_GROUP_MEMORY_FGM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_FLOW_TO_FIP_MAPPING_FFM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_FLOW_TO_QUEUE_MAPPING";

const char *jericho_AccessObjects_63="_FQM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_HR_SCHEDULER_CONFIGURATION_SHC\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_MEM_01C00000\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_ONE_PORT_NIF_CONFIGURATION_OPNC\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_PIR_SHAPER_CALENDAR_PSC\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_PIR_SHAPERS_DYNAMIC_TABEL_PSDT\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_PORT_ENABLE_PORTEN\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_PORT_GROUP_PFGM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_PORT_SCHEDULER_MAP_PSM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_PORT_SCHEDULER_WEIGHTS_PSW\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_PS_8P_RATES_PSR\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_SCHEDULER_ENABLE_MEMORY_SEM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_SCHEDULER_ENABLE_MEMORY_SEM_B\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_SHAPER_DESCRIPTOR_MEMORY_STATIC_SHDS\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_SHARED_DEVICE_RATE_SHARED_DRM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_SLOW_SCALE_A_SSA\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_SLOW_SCALE_B_SSB\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_CAT_2_TC_CGM_MAP_NIF\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_CAT_2_TC_IQM_0_MAP_NIF\" no_wb=\"1\"/>\n\
        <mem name=\"CLPORT_WC_UCMEM_DATA\" no_read=\"1\"/>\n\
        <mem name=\"DRCA_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"DRCB_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"DRCC_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"DRCD_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"DRCE_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"DRCF_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"DRCG_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"DRCH_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_CONTEXT_MRU\" no_wb=\"1\"/>\n\
        <mem name=\"IHP_PTC_VIRTUAL_PORT_CONFIG\" no_wb=\"1\"/>\n\
        <mem name=\"IPST_IPS_0_CREDIT_ARBITER_FIFO\" no_wb=\"1\"/>\n\
        <mem name=\"IPS_QPM_1_NO_SYS_RED\" no_wb=\"1\"/>\n\
        <mem name=\"IPS_QPM_1_SYS_RED\" no_wb=\"1\"/>\n\
        <mem name=\"IPT_DBLF\" no_wb=\"1\"/>\n\
        <mem name=\"IQMT_BDBLL\" no_wb=\"1\"/>\n\
        <mem name=\"IRE_PORT_TO_BASE_ADDRESS_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_1\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_2\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_3\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_4\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_5\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_6\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_7\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_2_PP\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_SPECIAL_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_TDM_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"KAPS_TCM\" no_wb=\"1\"/>\n\
        <mem name=\"OLP_MEM_00000\" no_wb=\"1\"/>\n\
        <mem name=\"RTP_UNICAST_DISTRIBUTION_MEMORY_FOR_DATA_CELLS\" no_wb=\"1\"/>\n\
        <mem name=\"DRCA_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCB_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCC_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCD_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCE_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCF_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCG_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCH_DWF\" no_wb=\"1\"/>\n\
 </memories>\n\
</top>\n\
";

const char *jericho_DebugSignals_ERPP_0="<?xml version=\"1.0\"?>\n\
<SignalInfo device=\"jericho\">\n\
    <Signal>\n\
        <Attribute>VSI_or_VRF</Attribute>\n\
        <Size>16</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [15 : 0] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [16 : 16] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_LIF</Attribute>\n\
        <Size>18</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [34 : 17] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_TM_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [42 : 35] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [50 : 43] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Header_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [94 : 91] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [98 : 95] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fabric_or_Egress_MC</Attribute>\n\
        <Size>1</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [99 : 99] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Eth_Type_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [103 : 100] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Eth_Tag_Format</Attribute>\n\
        <Size>5</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [108 : 104] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Dst_System_Port</Attribute>\n\
        <Size>16</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [124 : 109] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>DSP_Ptr</Attribute>\n\
        <Size>8</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [132 : 125] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Action_Profile_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [133 : 133] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Action_Profile_Index</Attribute>\n\
        <Size>3</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [136 : 134] </Address>\n\
        <Perm>1</Perm>\n\
    ";

const char *jericho_DebugSignals_ERPP_1="</Signal>\n\
    <Signal>\n\
        <Attribute>Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [0 : 0] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>System_Headers_Record</Attribute>\n\
        <Size>46</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [46 : 1] </Address>\n\
        <Expansion>SHR_ERPP_PMF</Expansion>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_TM_Port_Updated</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [47 : 47] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_TM_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [55 : 48] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [63 : 56] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Mirror_Profile</Attribute>\n\
        <Size>4</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [67 : 64] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Header_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [111 : 108] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fabric_or_Egress_MC</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [112 : 112] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Dst_System_Port</Attribute>\n\
        <Size>16</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [128 : 113] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Counter_Profile</Attribute>\n\
        <Size>3</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [131 : 129] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>COS_Profile</Attribute>\n\
        <Size>4</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [135 : 132] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Action_Profile_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [136 : 136] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Action_Profile_Index</Attribute>\n\
        <Size>3</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [139 : 137] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>ACE_Type</Attribute>\n\
        <Size>2</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2";

const char *jericho_DebugSignals_ERPP_2=",16'd0} bits: [141 : 140] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>ACE_Ptr</Attribute>\n\
        <Size>12</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [153 : 142] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>System_Headers_Record</Attribute>\n\
        <Size>365</Size>\n\
        <From>Parser</From>\n\
        <To>DSPM</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [255 : 1] |{15'd4,16'd1} bits: [109 : 0]</Address>\n\
        <Expansion>SHR</Expansion>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>New_CUD</Attribute>\n\
        <Size>18</Size>\n\
        <From>DSPM</From>\n\
        <To>PRP</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd4,16'd3} bits: [32 : 15] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>CUD</Attribute>\n\
        <Size>18</Size>\n\
        <From>DSPM</From>\n\
        <To>PRP</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd4,16'd3} bits: [50 : 33] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
</SignalInfo>\n\
";

const char *jericho_DebugSignals_ETPP_0="<?xml version=\"1.0\"?>\n\
<SignalInfo device=\"jericho\">\n\
    <Signal>\n\
        <Attribute>GLEM_Data</Attribute>\n\
        <Size>41</Size>\n\
        <From>GLEM</From>\n\
        <To>Parser</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [59 : 19]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>System_Headers_Record</Attribute>\n\
        <Size>365</Size>\n\
        <From>Parser</From>\n\
        <To>PRP</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [255 : 0] | {15'd2,16'd1} bits: [108 : 0]</Address>\n\
        <Expansion>SHR</Expansion>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>PP_PCT_Data</Attribute>\n\
        <Size>108</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [196 : 89]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_3_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [88 : 88]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_3</Attribute>\n\
        <Size>131</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [219 : 89]</Address>\n\
        <Expansion>EES_Action</Expansion>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_2_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [220 : 220]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_2</Attribute>\n\
        <Size>131</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [255 : 221] | {15'd4,16'd2} bits: [95 : 0]</Address>\n\
        <Expansion>EES_Action</Expansion>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_1_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [96 : 96]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_1</Attribute>\n\
        <Size>131</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [227 : 97]</Address>\n\
        <Expansion>EES_Action</Expansion>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_0_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [228 : 228]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_0</Attribute>\n\
        <Size>28</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [255 : 229] | {15'd4,16'd3} bits: [0 : 0]</Address>\n\
        <Expansion>EES_Action_Short</Expansion>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_DSCP_EXP</Attribute>\n\
        <Size>8</Size>\n\
        <From>Term</From>\n\
        <To>Fwd</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd5,16'd0} bits: [180 : 173]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Header_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>Term</From>\n\
        <To>Fwd</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd5,16'd0} bits: [184 : 181]</Add";

const char *jericho_DebugSignals_ETPP_1="ress>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_TM_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>Fwd</From>\n\
        <To>Encap</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [42 : 35]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>Fwd</From>\n\
        <To>Encap</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [50 : 43]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_DSCP_EXP</Attribute>\n\
        <Size>8</Size>\n\
        <From>Fwd</From>\n\
        <To>Encap</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [76 : 69]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VSI</Attribute>\n\
        <Size>16</Size>\n\
        <From>Encap</From>\n\
        <To>LL</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd8,16'd0} bits: [25 : 10]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_LIF</Attribute>\n\
        <Size>18</Size>\n\
        <From>Encap</From>\n\
        <To>LL</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd8,16'd0} bits: [77 : 60]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_DSCP_EXP</Attribute>\n\
        <Size>8</Size>\n\
        <From>Encap</From>\n\
        <To>LL</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd8,16'd0} bits: [85 : 78]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>PRGE_Instruction_1_Index</Attribute>\n\
        <Size>7</Size>\n\
        <From>PRGE</From>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd11,16'd0} bits: [86 : 80]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EVEC_Table_Index</Attribute>\n\
        <Size>9</Size>\n\
        <From>LL</From>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd11,16'd0} bits: [149 : 141]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>ESEM_Key</Attribute>\n\
        <Size>40</Size>\n\
        <From>LL</From>\n\
        <To>ESEM</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd11,16'd0} bits: [201 : 162]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>DSCP_Remark_Index</Attribute>\n\
        <Size>13</Size>\n\
        <From>Encap</From>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd11,16'd1} bits: [53 : 41]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Exp_Remark_Index</Attribute>\n\
        <Size>7</Size>\n\
        <From>Encap</From>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd11,16'd1} bits: [60 : 54]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
</SignalInfo>\n\
";

const char *jericho_DebugSignals_IRPP_0="<?xml version=\"1.0\"?>\n\
<SignalInfo device=\"jericho\">\n\
    <Signal>\n\
        <Attribute>Parser_Leaf_Context</Attribute>\n\
        <Size>4</Size>\n\
        <From>Parser</From>\n\
        <To>LL</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [3 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Code</Attribute>\n\
        <Size>6</Size>\n\
        <From>Parser</From>\n\
        <To>LL</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd2} bits: [66 : 61]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Parser_Program_Ptr</Attribute>\n\
        <Size>4</Size>\n\
        <From>Port Termination</From>\n\
        <To>Parser</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd2} bits: [70 : 67]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Header_Size</Attribute>\n\
        <Size>7</Size>\n\
        <From>NIF</From>\n\
        <To>Port Termination</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd2} bits: [88 : 82]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Header</Attribute>\n\
        <Size>1024</Size>\n\
        <From>NIF</From>\n\
        <To>Port Termination</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd2} bits: [255 : 89] | {15'd1,16'd3} bits: [255 : 0] | {15'd1,16'd4} bits: [255 : 0] | {15'd1,16'd5} bits: [255 : 0] | {15'd1,16'd6} bits: [88 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Qualifier</Attribute>\n\
        <Size>55</Size>\n\
        <From>Parser</From>\n\
        <To>LL</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd6} bits: [146 : 92]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Header_Offset</Attribute>\n\
        <Size>42</Size>\n\
        <From>Parser</From>\n\
        <To>LL</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd6} bits: [190 : 149]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Src_System_Port</Attribute>\n\
        <Size>16</Size>\n\
        <From>Port Termination</From>\n\
        <To>Parser</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd6} bits: [206 : 191]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Port_Termination_Context</Attribute>\n\
        <Size>8</Size>\n\
        <From>NIF</From>\n\
        <To>Port Termination</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd6} bits: [218 : 211]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>Port Termination</From>\n\
        <To>Parser</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd6} bits: [226 : 219]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Initial_VID</Attribute>\n\
        <Size>12</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [24 : 13]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Strength</Attribute>\n\
        <Size>2</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [55 : 54]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Code</Attribute>\n\
        <Size>8</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [63 : 56]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LL_Mirror_Profile</Attribute>\n\
 ";

const char *jericho_DebugSignals_IRPP_1="       <Size>4</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [68 : 65]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_TC</Attribute>\n\
        <Size>3</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [117 : 115]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_Strength</Attribute>\n\
        <Size>3</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [120 : 118]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_DP</Attribute>\n\
        <Size>2</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [122 : 121]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_CPU_Trap_Qualifier</Attribute>\n\
        <Size>16</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [138 : 123]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_CPU_Trap_Code</Attribute>\n\
        <Size>8</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [146 : 139]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Outer_VID</Attribute>\n\
        <Size>12</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd4} bits: [255 : 251] | {15'd2,16'd5} bits: [6 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Inner_VID</Attribute>\n\
        <Size>12</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd5} bits: [19 : 8]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd5} bits: [35 : 28]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_TC</Attribute>\n\
        <Size>3</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd0} bits: [58 : 56]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_DP</Attribute>\n\
        <Size>2</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd0} bits: [62 : 61]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VSI</Attribute>\n\
        <Size>16</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd0} bits: [208 : 193]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VRF</Attribute>\n\
        <Size>14</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd0} bits: [222 : 209]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd0} bits: [229 : 226]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TRILL_MC</Attribute>\n\
        <Size>1</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockI";

const char *jericho_DebugSignals_IRPP_2="D>\n\
        <Address>{15'd3,16'd1} bits: [54 : 54]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Strength</Attribute>\n\
        <Size>2</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd1} bits: [74 : 73]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Code</Attribute>\n\
        <Size>8</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd1} bits: [82 : 75]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Code</Attribute>\n\
        <Size>6</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd1} bits: [104 : 99]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_LIF</Attribute>\n\
        <Size>18</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd1} bits: [122 : 105]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LL_Mirror_Profile</Attribute>\n\
        <Size>4</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd1} bits: [144 : 141]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Incoming_Tag_Structure</Attribute>\n\
        <Size>4</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd1} bits: [194 : 191]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_LIF</Attribute>\n\
        <Size>18</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd2} bits: [40 : 23]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_Strength</Attribute>\n\
        <Size>3</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd2} bits: [67 : 65]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_Dst</Attribute>\n\
        <Size>19</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd2} bits: [86 : 68]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_CPU_Trap_Qualifier</Attribute>\n\
        <Size>16</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd2} bits: [102 : 87]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_CPU_Trap_Code</Attribute>\n\
        <Size>8</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd2} bits: [110 : 103]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EEI</Attribute>\n\
        <Size>24</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd2} bits: [135 : 112]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>COS_Profile</Attribute>\n\
        <Size>6</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd2} bits: [185 : 180]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Terminated_DSCP_EXP</Attribute>\n\
        <Size>8</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd2} bits: [204 : 197]</Address>\n\
        <Perm>1</P";

const char *jericho_DebugSignals_IRPP_3="erm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Offset_Index</Attribute>\n\
        <Size>3</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd7} bits: [67 : 65]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Offset_Extension</Attribute>\n\
        <Size>2</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd7} bits: [69 : 68]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd7} bits: [73 : 70]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Consistent_Hashing_Key_Gen_Instructions</Attribute>\n\
        <Size>136</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [135 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Mem_Soft_Error</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [136 : 136]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_Processing_Profile</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [139 : 137]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_B_Result</Attribute>\n\
        <Size>17</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [156 : 140]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_B_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [157 : 157]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_A_Result</Attribute>\n\
        <Size>17</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [174 : 158]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_A_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [175 : 175]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VSI_Profile</Attribute>\n\
        <Size>4</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [179 : 176]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VSI</Attribute>\n\
        <Size>16</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [195 : 180]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VRF</Attribute>\n\
        <Size>14</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [209 : 196]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VLAN_Edit_Cmd</Attribute>\n\
        <Size>34</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [243 : 210]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>User_Prior";

const char *jericho_DebugSignals_IRPP_4="ity</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [246 : 244]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Unknown_Addr</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [247 : 247]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [251 : 248]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_Processing_Profile</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [254 : 252]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_B_Result</Attribute>\n\
        <Size>17</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [255 : 255] | {15'd4,16'd1} bits: [15 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_B_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [16 : 16]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_A_Result</Attribute>\n\
        <Size>17</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [33 : 17]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_A_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [34 : 34]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Traps_1_Result</Attribute>\n\
        <Size>48</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [82 : 35]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Traps_1_Match</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [83 : 83]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Traps_0_Result</Attribute>\n\
        <Size>48</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [131 : 84]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Traps_0_Match</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [132 : 132]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Result</Attribute>\n\
        <Size>48</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [180 : 133]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Match</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [181 : 181]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Result</Attribute>\n\
        <Siz";

const char *jericho_DebugSignals_IRPP_5="e>48</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [229 : 182]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Match</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [230 : 230]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>STP_State</Attribute>\n\
        <Size>2</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [232 : 231]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Stamp_Native_VSI</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [233 : 233]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Src_System_Port</Attribute>\n\
        <Size>16</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [249 : 234]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Strength</Attribute>\n\
        <Size>2</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [251 : 250]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Code</Attribute>\n\
        <Size>8</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [255 : 252] | {15'd4,16'd2} bits: [3 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>RPF_Native_VSI_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [4 : 4]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>RPF_Native_VSI</Attribute>\n\
        <Size>15</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [19 : 5]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>RPF_Dst_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [20 : 20]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>RPF_Dst</Attribute>\n\
        <Size>19</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [39 : 21]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Parser_Leaf_Context</Attribute>\n\
        <Size>4</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [43 : 40]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_is_IEEE1588</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [44 : 44]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_is_Compatible_MC</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [45 : 45]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_is_BOOTP_DHCP</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
     ";

const char *jericho_DebugSignals_IRPP_6="   <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [46 : 46]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Header_Size</Attribute>\n\
        <Size>7</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [53 : 47]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Header</Attribute>\n\
        <Size>1024</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [255 : 54] | {15'd4,16'd3} bits: [255 : 0] | {15'd4,16'd4} bits: [255 : 0] | {15'd4,16'd5} bits: [255 : 0] | {15'd4,16'd6} bits: [53 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Qualifier_0</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [56 : 54]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Qualifier</Attribute>\n\
        <Size>55</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [111 : 57]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Orientation_is_Hub</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [112 : 112]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Up_MEP</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [113 : 113]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Sub_Type</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [116 : 114]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Stamp_Offset</Attribute>\n\
        <Size>7</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [123 : 117]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Offset</Attribute>\n\
        <Size>7</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [130 : 124]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Meter_Disable</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [131 : 131]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_ID</Attribute>\n\
        <Size>17</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [148 : 132]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Native_VSI</Attribute>\n\
        <Size>15</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [163 : 149]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_Lookup_Result</Attribute>\n\
        <Size>20</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [183 : 164]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_Lookup_Found</Attr";

const char *jericho_DebugSignals_IRPP_7="ibute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [184 : 184]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_Lookup_Result</Attribute>\n\
        <Size>20</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [204 : 185]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_Lookup_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [205 : 205]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Local_In_LIF</Attribute>\n\
        <Size>17</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [222 : 206]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LL_Mirror_Profile</Attribute>\n\
        <Size>4</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [226 : 223]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_2nd_Result</Attribute>\n\
        <Size>45</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [255 : 227] | {15'd4,16'd7} bits: [15 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_2nd_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [16 : 16]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_1st_Result</Attribute>\n\
        <Size>45</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [61 : 17]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_1st_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [62 : 62]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_or_Transplant</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [63 : 63]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_Key</Attribute>\n\
        <Size>63</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [126 : 64]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_Data</Attribute>\n\
        <Size>40</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [166 : 127]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Ingress_Learn_Enable</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [167 : 167]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Incoming_Tag_Structure</Attribute>\n\
        <Size>4</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [171 : 168]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_TTL</Attribute>\n\
        <Size>8</Size>\n\
  ";

const char *jericho_DebugSignals_IRPP_8="      <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [179 : 172]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_RIF_Profile</Attribute>\n\
        <Size>6</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [185 : 180]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_RIF</Attribute>\n\
        <Size>15</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [200 : 186]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_LIF_Profile</Attribute>\n\
        <Size>4</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [204 : 201]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_LIF_Data_Index</Attribute>\n\
        <Size>2</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [206 : 205]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_LIF_Data</Attribute>\n\
        <Size>57</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [255 : 207] | {15'd4,16'd8} bits: [7 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_LIF</Attribute>\n\
        <Size>18</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [25 : 8]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_DSCP_EXP</Attribute>\n\
        <Size>8</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [33 : 26]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Header_Offset</Attribute>\n\
        <Size>7</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [40 : 34]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Enc</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [41 : 41]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Compensate_Time_Stamp</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [42 : 42]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Cmd</Attribute>\n\
        <Size>2</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [44 : 43]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Header_Offset</Attribute>\n\
        <Size>42</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [86 : 45]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Processing_Profile</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [89 : 87]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Offset_Index</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
   ";

const char *jericho_DebugSignals_IRPP_9="     <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [92 : 90]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Offset_Extension</Attribute>\n\
        <Size>2</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [94 : 93]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [98 : 95]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_TC</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [101 : 99]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_Strength</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [104 : 102]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_Meter_TC</Attribute>\n\
        <Size>2</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [106 : 105]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_DP</Attribute>\n\
        <Size>2</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [108 : 107]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_Dst</Attribute>\n\
        <Size>19</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [127 : 109]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_CPU_Trap_Qualifier</Attribute>\n\
        <Size>16</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [143 : 128]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_CPU_Trap_Code</Attribute>\n\
        <Size>8</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [151 : 144]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>FID</Attribute>\n\
        <Size>15</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [166 : 152]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>KBP_Result_LSB</Attribute>\n\
        <Size>128</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [255 : 167] | {15'd4,16'd9} bits: [38 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>KBP_Result_MSB</Attribute>\n\
        <Size>128</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd9} bits: [166 : 39]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>KBP_Error</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd9} bits: [167 : 167]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Egress_Learn_Enable</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n";

const char *jericho_DebugSignals_IRPP_10="\
        <Address>{15'd4,16'd9} bits: [168 : 168]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EEI</Attribute>\n\
        <Size>24</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd9} bits: [192 : 169]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Counter_B_Update</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd9} bits: [193 : 193]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Counter_A_Update</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd9} bits: [194 : 194]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Counter_B_Ptr</Attribute>\n\
        <Size>21</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd9} bits: [215 : 195]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Counter_A_Ptr</Attribute>\n\
        <Size>21</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd9} bits: [236 : 216]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Consistent_Hashing_Program_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd9} bits: [237 : 237]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Consistent_Hashing_Program</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd9} bits: [240 : 238]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Code</Attribute>\n\
        <Size>6</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd9} bits: [246 : 241]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_LIF</Attribute>\n\
        <Size>18</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd9} bits: [255 : 247] | {15'd4,16'd10} bits: [8 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Port_Termination_Context</Attribute>\n\
        <Size>8</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd10} bits: [16 : 9]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd10} bits: [24 : 17]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Counter</Attribute>\n\
        <Size>32</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd5,16'd0} bits: [31 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LL_LEM_Result</Attribute>\n\
        <Size>45</Size>\n\
        <From>LEM</From>\n\
        <To>LL</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [44 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LL_LEM_Match</Attribute>\n\
        <Size>1</Size>\n\
        <From>LEM</From>\n\
        <To>LL</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd7,16'd0} bits";

const char *jericho_DebugSignals_IRPP_11=": [45 : 45]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LL_LEM_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>LEM</From>\n\
        <To>LL</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [46 : 46]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_A_Key</Attribute>\n\
        <Size>50</Size>\n\
        <From>TT</From>\n\
        <To>ISEM_A</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd20,16'd0} bits: [49 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_A_Key</Attribute>\n\
        <Size>50</Size>\n\
        <From>VT</From>\n\
        <To>ISEM_A</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd20,16'd0} bits: [99 : 50]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_A_Result</Attribute>\n\
        <Size>17</Size>\n\
        <From>ISEM_A</From>\n\
        <To>TT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd21,16'd0} bits: [16 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_A_Error</Attribute>\n\
        <Size>1</Size>\n\
        <From>ISEM_A</From>\n\
        <To>TT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd21,16'd0} bits: [17 : 17]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_A_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>ISEM_A</From>\n\
        <To>TT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd21,16'd0} bits: [18 : 18]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_A_Result</Attribute>\n\
        <Size>17</Size>\n\
        <From>ISEM_A</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd21,16'd0} bits: [35 : 19]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_A_Error</Attribute>\n\
        <Size>1</Size>\n\
        <From>ISEM_A</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd21,16'd0} bits: [36 : 36]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_A_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>ISEM_A</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd21,16'd0} bits: [37 : 37]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_B_Key</Attribute>\n\
        <Size>50</Size>\n\
        <From>TT</From>\n\
        <To>ISEM_B</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd22,16'd0} bits: [49 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_B_Key</Attribute>\n\
        <Size>50</Size>\n\
        <From>VT</From>\n\
        <To>ISEM_B</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd22,16'd0} bits: [99 : 50]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_B_Result</Attribute>\n\
        <Size>17</Size>\n\
        <From>ISEM_B</From>\n\
        <To>TT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd23,16'd0} bits: [16 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_B_Error</Attribute>\n\
        <Size>1</Size>\n\
        <From>ISEM_B</From>\n\
        <To>TT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd23,16'd0} bits: [17 : 17]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_B_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>ISEM_B</From>\n\
        <To>TT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd23,16'd0} bits: [18 : 18]</Address>\n\
        <Perm>1</Perm>\n\
    </Sign";

const char *jericho_DebugSignals_IRPP_12="al>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_B_Error</Attribute>\n\
        <Size>1</Size>\n\
        <From>ISEM_B</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd23,16'd0} bits: [36 : 36]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_B_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>ISEM_B</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd23,16'd0} bits: [37 : 37]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_TCAM_Key</Attribute>\n\
        <Size>160</Size>\n\
        <From>TT</From>\n\
        <To>TCAM</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd24,16'd0} bits: [165 : 6]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_TCAM_Key</Attribute>\n\
        <Size>160</Size>\n\
        <From>VT</From>\n\
        <To>TCAM</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd24,16'd0} bits: [255 : 172] | {15'd24,16'd1} bits: [75 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_TCAM_Mem_Soft_Error</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>TT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd25,16'd0} bits: [0 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_TCAM_Result</Attribute>\n\
        <Size>48</Size>\n\
        <From>TCAM</From>\n\
        <To>TT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd25,16'd0} bits: [48 : 1]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_TCAM_Match</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>TT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd25,16'd0} bits: [49 : 49]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_TCAM_Mem_Soft_Error</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd25,16'd0} bits: [50 : 50]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_TCAM_Result</Attribute>\n\
        <Size>48</Size>\n\
        <From>TCAM</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd25,16'd0} bits: [98 : 51]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_TCAM_Match</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd25,16'd0} bits: [99 : 99]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_2nd_Key</Attribute>\n\
        <Size>80</Size>\n\
        <From>FLP</From>\n\
        <To>LEM</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd26,16'd0} bits: [79 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_1st_Key</Attribute>\n\
        <Size>80</Size>\n\
        <From>FLP</From>\n\
        <To>LEM</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd26,16'd0} bits: [205 : 126]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_2nd_Result</Attribute>\n\
        <Size>45</Size>\n\
        <From>LEM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd27,16'd0} bits: [44 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_2nd_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>LEM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd27,16'd0} bits: [47 : 47]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_1";

const char *jericho_DebugSignals_IRPP_13="st_Result</Attribute>\n\
        <Size>45</Size>\n\
        <From>LEM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd27,16'd0} bits: [92 : 48]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_1st_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>LEM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd27,16'd0} bits: [95 : 95]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_B_Lookup_Key</Attribute>\n\
        <Size>160</Size>\n\
        <From>FLP</From>\n\
        <To>LPM</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd30,16'd0} bits: [166 : 7]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_B_Lookup_Key</Attribute>\n\
        <Size>160</Size>\n\
        <From>FLP</From>\n\
        <To>LPM</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd30,16'd0} bits: [255 : 174] | {15'd30,16'd1} bits: [77 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_A_Lookup_Key</Attribute>\n\
        <Size>160</Size>\n\
        <From>FLP</From>\n\
        <To>LPM</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd30,16'd1} bits: [244 : 85]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_A_Lookup_Key</Attribute>\n\
        <Size>160</Size>\n\
        <From>FLP</From>\n\
        <To>LPM</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd30,16'd1} bits: [255 : 252] | {15'd30,16'd2} bits: [155 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_B_Lookup_Length</Attribute>\n\
        <Size>8</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd31,16'd0} bits: [7 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_B_Lookup_Status</Attribute>\n\
        <Size>2</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd31,16'd0} bits: [9 : 8]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_B_Lookup_Result</Attribute>\n\
        <Size>20</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd31,16'd0} bits: [29 : 10]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_B_Lookup_Length</Attribute>\n\
        <Size>8</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd31,16'd0} bits: [37 : 30]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_B_Lookup_Status</Attribute>\n\
        <Size>2</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd31,16'd0} bits: [39 : 38]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_B_Lookup_Result</Attribute>\n\
        <Size>20</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd31,16'd0} bits: [59 : 40]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_A_Lookup_Length</Attribute>\n\
        <Size>8</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd31,16'd0} bits: [67 : 60]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_A_Lookup_Status</Attribute>\n\
        <Size>2</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd31,16'd0} bits: [69 : 68]</Address>\n\
     ";

const char *jericho_DebugSignals_IRPP_14="   <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_A_Lookup_Result</Attribute>\n\
        <Size>20</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd31,16'd0} bits: [89 : 70]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_A_Lookup_Length</Attribute>\n\
        <Size>8</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd31,16'd0} bits: [97 : 90]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_A_Lookup_Status</Attribute>\n\
        <Size>2</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd31,16'd0} bits: [99 : 98]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_A_Lookup_Result</Attribute>\n\
        <Size>20</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd31,16'd0} bits: [119 : 100]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>KBP_Key</Attribute>\n\
        <Size>1024</Size>\n\
        <From>FLP</From>\n\
        <To>KBP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd32,16'd0} bits: [255 : 8] | {15'd32,16'd1} bits: [255 : 0] | {15'd32,16'd2} bits: [255 : 0] | {15'd32,16'd3} bits: [255 : 0] | {15'd32,16'd4} bits: [7 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>KBP_Result_LSB</Attribute>\n\
        <Size>128</Size>\n\
        <From>KBP</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd33,16'd0} bits: [128 : 1]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>KBP_Result_MSB</Attribute>\n\
        <Size>128</Size>\n\
        <From>KBP</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd33,16'd0} bits: [255 : 129] | {15'd33,16'd1} bits: [0 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [0 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VSI_VTT</Attribute>\n\
        <Size>16</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [16 : 1]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Header</Attribute>\n\
        <Size>1024</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [255 : 17] | {15'd0,16'd1} bits: [255 : 0] | {15'd0,16'd2} bits: [255 : 0] | {15'd0,16'd3} bits: [255 : 0] | {15'd0,16'd4} bits: [16 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Qualifier</Attribute>\n\
        <Size>55</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd4} bits: [71 : 17]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VSI_LB</Attribute>\n\
        <Size>16</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd4} bits: [87 : 72]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Header</Attribute>\n\
        <Size>1024</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd4} bits: [255 : 88] | {15'd0,16'd5} bits: [255 : 0] | {15'd0,16'd6} bits: [255 : 0] | {15'";

const char *jericho_DebugSignals_IRPP_15="d0,16'd7} bits: [255 : 0] | {15'd0,16'd8} bits: [87 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Qualifier</Attribute>\n\
        <Size>55</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd8} bits: [142 : 88]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Header_Offset</Attribute>\n\
        <Size>42</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd8} bits: [184 : 143]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Offset_Index</Attribute>\n\
        <Size>3</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd8} bits: [187 : 185]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Offset_Extension</Attribute>\n\
        <Size>2</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd8} bits: [189 : 188]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VSI_ACL</Attribute>\n\
        <Size>16</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd8} bits: [205 : 190]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VRF</Attribute>\n\
        <Size>14</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd8} bits: [219 : 206]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VLAN_Edit_Cmd</Attribute>\n\
        <Size>34</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd8} bits: [253 : 220]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>User_Priority</Attribute>\n\
        <Size>3</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd8} bits: [255 : 254] | 15'd0,16'd9} bits: [0 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>User_Header_2</Attribute>\n\
        <Size>32</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [32 : 1]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>User_Header_1</Attribute>\n\
        <Size>32</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [64 : 33]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Unknown_Addr</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [65 : 65]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>System_Port_LAG_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [66 : 66]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>System_Port_LAG</Attribute>\n\
        <Size>15</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [81 : 67]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>System_Header_Profile_Index</Attribute>\n\
        <Size>4</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15";

const char *jericho_DebugSignals_IRPP_16="'d0,16'd9} bits: [85 : 82]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Statistics_Tag</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [93 : 86]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Stamp_Native_VSI</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [94 : 94]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Stacking_Route_History_Bitmap</Attribute>\n\
        <Size>16</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [110 : 95]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>St_VSQ_Ptr</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [118 : 111]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Src_System_Port</Attribute>\n\
        <Size>16</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [134 : 119]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Strength</Attribute>\n\
        <Size>2</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [136 : 135]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Code</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [144 : 137]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Sequence_Num_Tag</Attribute>\n\
        <Size>16</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [160 : 145]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>RPF_Native_VSI_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [161 : 161]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>RPF_Native_VSI</Attribute>\n\
        <Size>15</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [176 : 162]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>RPF_Dst_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [177 : 177]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>RPF_Dst</Attribute>\n\
        <Size>19</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [196 : 178]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>PPH_Type</Attribute>\n\
        <Size>2</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [198 : 197]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_is_IEEE1588</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [199 : 199]</Address>\n\
        <Perm>1</P";

const char *jericho_DebugSignals_IRPP_17="erm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_is_BOOTP_DHCP</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [200 : 200]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_Mirror_Disable</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [201 : 201]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_LIF</Attribute>\n\
        <Size>18</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [219 : 202]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Orientation_is_Hub</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [220 : 220]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Up_MEP</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [221 : 221]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Sub_Type</Attribute>\n\
        <Size>3</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [224 : 222]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Stamp_Offset</Attribute>\n\
        <Size>7</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [231 : 225]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Offset</Attribute>\n\
        <Size>7</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [238 : 232]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Native_VSI</Attribute>\n\
        <Size>15</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [253 : 239]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Mirror_Action</Attribute>\n\
        <Size>4</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [255 : 254] | {15'd0,16'd10} bits: [1 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Mem_Soft_Error</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd10} bits: [2 : 2]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_or_Transplant</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd10} bits: [3 : 3]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_Key</Attribute>\n\
        <Size>63</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd10} bits: [66 : 4]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_Data</Attribute>\n\
        <Size>40</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd10} bits: [106 : 67]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        ";

const char *jericho_DebugSignals_IRPP_18="<Attribute>LAG_LB_Key_Packet_Data</Attribute>\n\
        <Size>20</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd10} bits: [126 : 107]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Ingress_Shaping_Dst</Attribute>\n\
        <Size>19</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd10} bits: [145 : 127]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Ingress_Learn_Enable</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd10} bits: [146 : 146]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_TTL</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd10} bits: [154 : 147]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_RIF_Profile</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd10} bits: [160 : 155]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_RIF</Attribute>\n\
        <Size>15</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd10} bits: [175 : 161]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd10} bits: [183 : 176]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_LIF_Profile</Attribute>\n\
        <Size>4</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd10} bits: [187 : 184]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_LIF</Attribute>\n\
        <Size>18</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd10} bits: [205 : 188]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_DSCP_EXP</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd10} bits: [213 : 206]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Ignore_CP</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd10} bits: [214 : 214]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Header_Offset</Attribute>\n\
        <Size>7</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd10} bits: [221 : 215]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Enc</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd10} bits: [222 : 222]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Compensate_Time_Stamp</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd10} bits: [223 : 223]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Cmd</Attribute>\n\
    ";

const char *jericho_DebugSignals_IRPP_19="    <Size>2</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd10} bits: [225 : 224]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Offset_Index</Attribute>\n\
        <Size>3</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd10} bits: [228 : 226]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Offset_Fix</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd10} bits: [234 : 229]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Header_Enc</Attribute>\n\
        <Size>2</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd10} bits: [236 : 235]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd10} bits: [240 : 237]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action</Attribute>\n\
        <Size>133</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd10} bits: [255 : 241] | {15'd0,16'd11} bits: [117 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>FEC_ECMP_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd11} bits: [118 : 118]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>FEC_ECMP</Attribute>\n\
        <Size>17</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd11} bits: [135 : 119]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Exclude_Src_Action</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd11} bits: [136 : 136]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Egress_Learn_Enable</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd11} bits: [137 : 137]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EEI</Attribute>\n\
        <Size>24</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd11} bits: [161 : 138]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>ECMP_LB_Key_Packet_Data</Attribute>\n\
        <Size>20</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd11} bits: [181 : 162]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Consistent_Hashing_LEM_Key</Attribute>\n\
        <Size>80</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd11} bits: [255 : 182] | {15'd0,16'd12} bits: [5 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Consistent_Hashing_LEM_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [6 : 6]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>B";

const char *jericho_DebugSignals_IRPP_20="ytes_to_Remove_Index</Attribute>\n\
        <Size>2</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [8 : 7]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Bytes_to_Remove_Fix</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [14 : 9]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Parser_Leaf_Context</Attribute>\n\
        <Size>4</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [18 : 15]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Code</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [24 : 19]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [32 : 25]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Name>fer2lbp_eq_in_port</Name>\n\
        <Size>8</Size>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [67 : 60]</Address>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <Attribute>In_PP_Port</Attribute>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>CoE_Packet_Data</Attribute>\n\
        <Size>64</Size>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [63 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>CoE_Ch_ID</Attribute>\n\
        <Size>8</Size>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [71 : 64]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_Data</Attribute>\n\
        <Size>40</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [59 : 20]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VLAN_Edit_Cmd</Attribute>\n\
        <Size>34</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [149 : 116]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>User_Header_2</Attribute>\n\
        <Size>32</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [184 : 153]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Action_Profile_Index</Attribute>\n\
        <Size>4</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd1} bits: [24 : 21]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_LIF</Attribute>\n\
        <Size>18</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd1} bits: [62 : 45]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_or_Transplant</Attribute>\n\
        <Size>1</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd1} bits: [95 : 95]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_Key</Attribute>\n\
        <Size>63</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
       ";

const char *jericho_DebugSignals_IRPP_21=" <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd1} bits: [158 : 96]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Ingress_Learn_Enable</Attribute>\n\
        <Size>1</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd1} bits: [194 : 194]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_DSCP_EXP</Attribute>\n\
        <Size>8</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd1} bits: [229 : 222]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action</Attribute>\n\
        <Size>133</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd2} bits: [255 : 158] | {15'd2,16'd3} bits: [34 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>FEC_ECMP_Ptr_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd3} bits: [35 : 35]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>FEC_ECMP_Ptr_is_Stateful</Attribute>\n\
        <Size>1</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd3} bits: [36 : 36]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>FEC_ECMP_Ptr</Attribute>\n\
        <Size>17</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd3} bits: [53 : 37]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Egress_Learn_Enable</Attribute>\n\
        <Size>1</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd3} bits: [62 : 62]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EEI</Attribute>\n\
        <Size>24</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd3} bits: [86 : 63]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>ECMP_LB_Key</Attribute>\n\
        <Size>16</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd3,16'd0} bits: [15 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TM_Cmd</Attribute>\n\
        <Size>323</Size>\n\
        <From>LBP</From>\n\
        <To>ITM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [255 : 0] | {15'd4,16'd1} bits: [66 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Bytes_to_Remove</Attribute>\n\
        <Size>7</Size>\n\
        <From>LBP</From>\n\
        <To>ITM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd4,16'd3} bits: [9 : 3]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Key_3</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd5,16'd0} bits: [159 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Profile_Index_3</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd5,16'd0} bits: [165 : 160]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Key_2</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <Block";

const char *jericho_DebugSignals_IRPP_22="ID>21</BlockID>\n\
        <Address>{15'd5,16'd0} bits: [255 : 166] | {15'd5,16'd1} bits: [69 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Profile_Index_2</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd5,16'd1} bits: [75 : 70]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Key_1</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd5,16'd1} bits: [235 : 76]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Profile_Index_1</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd5,16'd1} bits: [241 : 236]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Key_0</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd5,16'd1} bits: [255 : 242] | {15'd5,16'd2} bits: [145 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Profile_Index_0</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd5,16'd2} bits: [151 : 146]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Key_3</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd5,16'd2} bits: [255 : 152] | {15'd5,16'd3} bits: [55 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Profile_Index_3</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd5,16'd3} bits: [61 : 56]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Key_2</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd5,16'd3} bits: [221 : 62]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Profile_Index_2</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd5,16'd3} bits: [227 : 222]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Key_1</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd5,16'd3} bits: [255 : 228] | {15'd5,16'd4} bits: [131 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Profile_Index_1</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd5,16'd4} bits: [137 : 132]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Key_0</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd5,16'd4} bits: [255 : 138] | {15'd5,16'd5} bits: [41 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Profile_Index_0</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd5,16'd5} bits: [47 : 42]</Address>\n\
        <Perm>1</Perm>";

const char *jericho_DebugSignals_IRPP_23="\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Error_3</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd0} bits: [0 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Action_3</Attribute>\n\
        <Size>48</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd0} bits: [48 : 1]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Match_3</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd0} bits: [49 : 49]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Error_2</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd0} bits: [50 : 50]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Action_2</Attribute>\n\
        <Size>48</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd0} bits: [98 : 51]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Match_2</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd0} bits: [99 : 99]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Error_1</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd0} bits: [100 : 100]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Action_1</Attribute>\n\
        <Size>48</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd0} bits: [148 : 101]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Match_1</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd0} bits: [149 : 149]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Error_0</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd0} bits: [150 : 150]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Action_0</Attribute>\n\
        <Size>48</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd0} bits: [198 : 151]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Match_0</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd0} bits: [199 : 199]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Error_3</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd0} bits: [200 : 200]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Action_3</Attribute>\n\
        <Size>48</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd0} bits: [248 : 201]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Sig";

const char *jericho_DebugSignals_IRPP_24="nal>\n\
        <Attribute>TCAM_1st_Match_3</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd0} bits: [249 : 249]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Error_2</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd0} bits: [250 : 250]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Action_2</Attribute>\n\
        <Size>48</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd0} bits: [255 : 251] | {15'd6,16'd1} bits: [42 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Match_2</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd1} bits: [43 : 43]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Error_1</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd1} bits: [44 : 44]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Action_1</Attribute>\n\
        <Size>48</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd1} bits: [92 : 45]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Match_1</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd1} bits: [93 : 93]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Error_0</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd1} bits: [94 : 94]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Action_0</Attribute>\n\
        <Size>48</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd1} bits: [142 : 95]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Match_0</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd1} bits: [143 : 143]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_Result</Attribute>\n\
        <Size>45</Size>\n\
        <From>LEM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd0} bits: [44 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_Error</Attribute>\n\
        <Size>1</Size>\n\
        <From>LEM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd0} bits: [45 : 45]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>LEM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd0} bits: [46 : 46]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_Key</Attribute>\n\
        <Size>80</Size>\n\
        <From>PMF</From>\n\
        <To>LEM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd10,16'd0} bits: [79 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_Lookup_";

const char *jericho_DebugSignals_IRPP_25="Type</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>LEM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd10,16'd0} bits: [80 : 80]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_Direct_Access_Key</Attribute>\n\
        <Size>17</Size>\n\
        <From>PMF</From>\n\
        <To>LPM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd11,16'd0} bits: [16 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_Direct_Access_Key</Attribute>\n\
        <Size>17</Size>\n\
        <From>PMF</From>\n\
        <To>LPM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd11,16'd0} bits: [33 : 17]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_Direct_Access_Result</Attribute>\n\
        <Size>128</Size>\n\
        <From>LPM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd12,16'd0} bits: [127 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_Direct_Access_Status</Attribute>\n\
        <Size>2</Size>\n\
        <From>LPM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd12,16'd0} bits: [129 : 128]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_Direct_Access_Result</Attribute>\n\
        <Size>128</Size>\n\
        <From>LPM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd12,16'd0} bits: [255 : 130] | {15'd12,16'd1} bits: [1 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_Direct_Access_Status</Attribute>\n\
        <Size>2</Size>\n\
        <From>LPM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd12,16'd1} bits: [3 : 2]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Name>llr2vtt_eq0_packet_format_code</Name>\n\
        <Size>6</Size>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [34 : 29]</Address>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <Attribute>Packet_Format_Code</Attribute>\n\
        <Comment>Identifies the packet header stack</Comment>\n\
    </Signal>\n\
    <Signal>\n\
        <Name>vtt2flp_2eq3_parser_leaf_context</Name>\n\
        <Size>4</Size>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd1} bits: [89 : 86]</Address>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <Attribute>Parser_Leaf_Context</Attribute>\n\
    </Signal>\n\
</SignalInfo>\n\
";

const char *jericho_PP_0="<?xml version=\"1.0\" encoding=\"UTF-8\"?>\n\
<top device=\"jericho\" expansion=\"SignalStructures.xml\">\n\
    <block-list>\n\
        <block name=\"IRPP\" debug-signals=\"DebugSignals-IRPP.xml\">\n\
            <stage name=\"NIF\"/>\n\
            <stage name=\"Port Termination\"/>\n\
            <stage name=\"Parser\" programmable=\"macro\"/>\n\
            <stage name=\"LL\"/>\n\
            <stage name=\"VT\" programmable=\"klear\">\n\
               <db name=\"ISEM_A\" access-num=\"1\"/>\n\
               <db name=\"ISEM_B\"/>\n\
               <db name=\"TCAM\"/>\n\
            </stage>\n\
            <stage name=\"TT\" programmable=\"klear\">\n\
               <db name=\"ISEM_A\" access-num=\"1\"/>\n\
               <db name=\"ISEM_B\"/>\n\
               <db name=\"TCAM\"/>\n\
            </stage>\n\
            <stage name=\"FLP\" programmable=\"klear\" stage-qualifier=\"Lookup\">\n\
               <db name=\"LEM\" access-num=\"2\" group-mode=\"ExactMatch\"/>\n\
               <db name=\"KAPS\" access-num=\"2\"/>\n\
               <db name=\"TCAM\" access-num=\"2\" group-mode=\"Auto\"/>\n\
               <db name=\"KBP\" access-num=\"1\"/>\n\
               <db name=\"OAM\" group-mode=\"ExactMatch\"/>\n\
            </stage>\n\
            <stage name=\"PMF\" programmable=\"klear\" stage-qualifier=\"Ingress\">\n\
               <db name=\"KAPS\" access-num=\"2\"/>\n\
               <db name=\"TCAM\" access-num=\"2\" group-mode=\"Auto\"/>\n\
            </stage>\n\
            <stage name=\"FER\"/>\n\
            <stage name=\"LBP\"/>\n\
            <stage name=\"ITM\"/>\n\
        </block>\n\
        <block name=\"ERPP\" debug-signals=\"DebugSignals-ERPP.xml\">\n\
            <stage name=\"Fab\"/>\n\
            <stage name=\"Parser\"/>\n\
            <stage name=\"DSPM\"/>\n\
            <stage name=\"PRP\"/>\n\
            <stage name=\"Filter\"/>\n\
            <stage name=\"PMF\" programmable=\"klear\">\n\
               <db name=\"TCAM\" access-num=\"2\" group-mode=\"Auto\"/>\n\
            </stage>\n\
            <stage name=\"TM Action\"/>\n\
            <stage name=\"ETM\"/>\n\
        </block>\n\
        <block name=\"ETPP\" debug-signals=\"DebugSignals-ETPP.xml\">\n\
            <stage name=\"ETM\"/>\n\
            <stage name=\"Parser\"/>\n\
            <stage name=\"PRP\"/>\n\
            <stage name=\"Term\"/>\n\
            <stage name=\"Fwd\"/>\n\
            <stage name=\"Encap\"/>\n\
            <stage name=\"LL\"/>\n\
            <stage name=\"PRGE\" programmable=\"editor\"/>\n\
            <stage name=\"NIF\"/>\n\
        </block>\n\
        <block name=\"Memories\">\n\
            <stage name=\"ISEM_A\" access-type=\"\"/>\n\
            <stage name=\"ISEM_B\"/>\n\
            <stage name=\"TCAM\"/>\n\
            <stage name=\"LEM\"/>\n\
            <stage name=\"OEM_A\"/>\n\
            <stage name=\"OEM_B\"/>\n\
            <stage name=\"ESEM\"/>\n\
            <stage name=\"KAPS\"/>\n\
            <stage name=\"KBP\"/>\n\
            <stage name=\"GLEM\"/>\n\
            <stage name=\"FEC Table\"/>\n\
            <stage name=\"VSI Table\"/>\n\
            <stage name=\"VLAN Table\"/>\n\
            <stage name=\"EEDB\"/>\n\
        </block>\n\
    </block-list>\n\
</top>\n\
";

const char *jericho_SignalStructures_0="<?xml version=\"1.0\" encoding=\"UTF-8\"?>\n\
<top device=\"jericho\">\n\
    <signal-structures>\n\
        <structure name=\"VLAN_Edit_Cmd\" size=\"34\" perm=\"1\">\n\
            <field name=\"VID_1\" bits=\"11:0\"/>\n\
            <field name=\"VID_2\" bits=\"23:12\"/>\n\
            <field name=\"DEI\" bits=\"24:24\"/>\n\
            <field name=\"PCP\" bits=\"27:25\"/>\n\
            <field name=\"Cmd\" bits=\"33:28\"/>\n\
        </structure>\n\
        <structure name=\"Fwd_Action_Dst_Flow\" size=\"19\" perm=\"1\">\n\
            <field name=\"Flow_ID\" bits=\"16:0\"/>\n\
            <field name=\"Type_Flow\" bits=\"18:17\"/>\n\
        </structure>\n\
        <structure name=\"Fwd_Action_Dst_MC\" size=\"19\" perm=\"1\">\n\
            <field name=\"MC_ID\" bits=\"16:0\"/>\n\
            <field name=\"Type_MC\" bits=\"18:17\"/>\n\
        </structure>\n\
        <structure name=\"Fwd_Action_Dst_FEC\" size=\"19\" perm=\"1\">\n\
            <field name=\"FEC_Ptr\" bits=\"16:0\"/>\n\
            <field name=\"Type_FEC\" bits=\"18:17\"/>\n\
        </structure>\n\
        <structure name=\"Fwd_Action_Dst_DSPA\" size=\"19\" perm=\"1\">\n\
            <field name=\"Dst_System_Port_Aggr\" bits=\"15:0\"/>\n\
            <field name=\"Type_DSPA\" bits=\"18:16\"/>\n\
        </structure>\n\
        <structure name=\"Fwd_Action_Dst_Trap\" size=\"19\" perm=\"1\">\n\
            <field name=\"Trap_ID\" bits=\"07:00\"/>\n\
            <field name=\"Fwd_Strength\" bits=\"10:08\"/>\n\
            <field name=\"Snoop_Strength\" bits=\"12:11\"/>\n\
            <field name=\"Type_Trap\" bits=\"18:13\"/>\n\
        </structure>\n\
        <structure name=\"Fwd_Action_Dst\" size=\"19\" expansion=\"Dynamic\" perm=\"1\">\n\
            <option expansion=\"Fwd_Action_Dst_Flow\" Enc_Type=\"3\"/>\n\
            <option expansion=\"Fwd_Action_Dst_MC\" Enc_Type=\"2\"/>\n\
            <option expansion=\"Fwd_Action_Dst_FEC\" Enc_Type=\"1\"/>\n\
            <option expansion=\"Fwd_Action_Dst_DSPA\" Enc_Type=\"0\" DSPA_Flag=\"1\"/>\n\
            <option expansion=\"Fwd_Action_Dst_Trap\" Enc_Type=\"0\" DSPA_Flag=\"0\"/>\n\
            <field name=\"DSPA_Flag\" bits=\"16:16\"/>\n\
            <field name=\"Enc_Type\" bits=\"18:17\"/>\n\
        </structure>\n\
        <structure name=\"PP_PCT_Data\" size=\"108\" perm=\"1\">\n\
            <field name=\"Acceptable_Frame_Type_Profile\" bits=\"1:0\"/>\n\
            <field name=\"Port_is_PBP\" bits=\"2:2\"/>\n\
            <field name=\"Egress_STP_Filter_Enable\" bits=\"3:3\"/>\n\
            <field name=\"Egress_VSI_Filter_Enable\" bits=\"4:4\"/>\n\
            <field name=\"Disable_Filter\" bits=\"5:5\"/>\n\
            <field name=\"Default_SEM_Result\" bits=\"22:6\"/>\n\
            <field name=\"Exp_Map_Profile\" bits=\"24:23\"/>\n\
            <field name=\"VLAN_Domain\" bits=\"33:25\"/>\n\
            <field name=\"CEP_C_VLAN_Edit\" bits=\"34:34\"/>\n\
            <field name=\"LLVP_Profile\" bits=\"37:35\"/>\n\
            <field name=\"MPLS_Eth_Type_Select\" bits=\"38:38\"/>\n\
            <field name=\"PRGE_Profile\" bits=\"42:39\"/>\n\
            <field name=\"PRGE_Var\" bits=\"74:43\"/>\n\
            <field name=\"Dst_System_Port\" bits=\"90:75\"/>\n\
            <field name=\"MTU\" bits=\"104:91\"/>\n\
            <field name=\"IEEE1588_MAC_Enable\" bits=\"105:105\"/>\n\
            <field name=\"OAM_Port_Profile\" bits=\"106:106\"/>\n\
            <field name=\"OSTS_Enable\" bits=\"107:107\"/>\n\
        </structure>\n\
        <structure name=\"OAM_Header\" size=\"48\" perm=\"1\">\n\
            <field name=\"Offset\" bits=\"7:0\"/>\n\
            <field name=\"OAM_TS_Data\" bits=\"41:8\"/>\n\
            <field name=\"MEP_Type\" bits=\"42:42\"/>\n\
            <field name=\"OAM_Sub_Type\" bits=\"45:43\"/>\n\
            <field name=\"OTSH_Type\" bits=\"47:46\"/>\n\
        </structure>\n\
        <structure name=\"IEEE1588v2_Header\" size=\"48\" perm=\"1\">\n\
            <field name=";

const char *jericho_SignalStructures_1="\"Offset\" bits=\"7:0\"/>\n\
            <field name=\"OAM_TS_Data\" bits=\"41:8\"/>\n\
            <field name=\"TS_Enc\" bits=\"42:42\"/>\n\
            <field name=\"TP_Cmd\" bits=\"45:43\"/>\n\
            <field name=\"OTSH_Type\" bits=\"47:46\"/>\n\
        </structure>\n\
        <structure name=\"Latency_Measurement_Header\" size=\"48\" perm=\"1\">\n\
            <field name=\"Latency_Flow_ID\" bits=\"18:0\"/>\n\
            <field name=\"Time_Stamp\" bits=\"45:19\"/>\n\
            <field name=\"OTSH_Type\" bits=\"47:46\"/>\n\
        </structure>\n\
        <structure name=\"SHR\" size=\"365\">\n\
            <field name=\"PPH_Learn_Extension\" bits=\"39:0\" condition=\"PPH_Base.Learn_Extension_Valid\"/>\n\
            <field name=\"PPH_EEI_Extension\" bits=\"63:40\" condition=\"PPH_Base.EEI_Extension_Valid\"/>\n\
            <field name=\"PPH_FHEI_Extension\" bits=\"103:64 364:341\" expansion=\"Dynamic\" condition=\"PPH_Base.FHEI_Code\">\n\
                <option expansion=\"FHEI_Bridge_3B\" PPH_Base.Fwd_Code=\"Bridge\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
                <option expansion=\"FHEI_Bridge_5B\" PPH_Base.Fwd_Code=\"Bridge\" PPH_Base.FHEI_Code=\"FHEI_5B\"/>\n\
                <option expansion=\"FHEI_CPU_TRAP_3B\" PPH_Base.Fwd_Code=\"CPU_TRAP\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
                <option expansion=\"FHEI_CPU_TRAP_5B\" PPH_Base.Fwd_Code=\"CPU_TRAP\" PPH_Base.FHEI_Code=\"FHEI_5B\"/>\n\
                <option expansion=\"FHEI_CPU_TRAP_8B\" PPH_Base.Fwd_Code=\"CPU_TRAP\" PPH_Base.FHEI_Code=\"FHEI_8B\"/>\n\
                <option expansion=\"FHEI_IP_Routed_3B\" PPH_Base.Fwd_Code=\"IPv4_UC_Routed\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
                <option expansion=\"FHEI_IP_Routed_3B\" PPH_Base.Fwd_Code=\"IPv4_MC_Routed\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
                <option expansion=\"FHEI_IP_Routed_3B\" PPH_Base.Fwd_Code=\"IPv6_UC_Routed\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
                <option expansion=\"FHEI_IP_Routed_3B\" PPH_Base.Fwd_Code=\"IPv6_MC_Routed\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
                <option expansion=\"FHEI_IP_Routed_8B\" PPH_Base.Fwd_Code=\"IPv4_UC_Routed\" PPH_Base.FHEI_Code=\"FHEI_8B\"/>\n\
                <option expansion=\"FHEI_IP_Routed_8B\" PPH_Base.Fwd_Code=\"IPv4_MC_Routed\" PPH_Base.FHEI_Code=\"FHEI_8B\"/>\n\
                <option expansion=\"FHEI_IP_Routed_8B\" PPH_Base.Fwd_Code=\"IPv6_UC_Routed\" PPH_Base.FHEI_Code=\"FHEI_8B\"/>\n\
                <option expansion=\"FHEI_IP_Routed_8B\" PPH_Base.Fwd_Code=\"IPv6_MC_Routed\" PPH_Base.FHEI_Code=\"FHEI_8B\"/>\n\
                <option expansion=\"FHEI_MPLS_3B\" PPH_Base.Fwd_Code=\"MPLS\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
                <option expansion=\"FHEI_MPLS_5B\" PPH_Base.Fwd_Code=\"MPLS\" PPH_Base.FHEI_Code=\"FHEI_5B\"/>\n\
                <option expansion=\"FHEI_TRILL_3B\" PPH_Base.Fwd_Code=\"TRILL\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
            </field>\n\
            <field name=\"PPH_Base\" bits=\"159:104\" condition=\"FTMH_Base.PPH_Type\"/>\n\
            <field name=\"OTSH\" bits=\"207:160\"/>\n\
            <field name=\"Stacking_Extension\" bits=\"223:208\"/>\n\
            <field name=\"DSP_Extension\" bits=\"239:224\" condition=\"FTMH_Base.DSP_Extension_Valid\"/>\n\
            <field name=\"LB_Key_Extension\" bits=\"247:240\"/>\n\
            <field name=\"FTMH_Base\" bits=\"319:248\" perm=\"1\"/>\n\
            <field name=\"Format_Code\" bits=\"322:320\"/>\n\
            <field name=\"Value_1\" bits=\"330:323\"/>\n\
            <field name=\"Value_2\" bits=\"338:331\"/>\n\
            <field name=\"Exclude_Src\" bits=\"339:339\"/>\n\
            <field name=\"Drop\" bits=\"340:340\"/>\n\
        </structure>\n\
        <structure name=\"SHR_ERPP_PMF\" size=\"46\" perm=\"1\">\n\
            <field name=\"DSP_Ptr\" bits=\"7:0\"/>\n\
            <field name=\"Out_LIF\" bits=\"25:8\"/>\n\
            <field name=\"VSI_or_VRF\" bits=\"41:26\"/>\n\
            <fie";

const char *jericho_SignalStructures_2="ld name=\"TC\" bits=\"44:42\"/>\n\
            <field name=\"Drop\" bits=\"45:45\"/>\n\
        </structure>\n\
        <structure name=\"GLEM_Data\" size=\"41\" perm=\"1\">\n\
            <field name=\"Out_LIF\" bits=\"17:0\"/>\n\
            <field name=\"Out_LIF_Found\" bits=\"18:18\"/>\n\
            <field name=\"Out_LIF_Error\" bits=\"19:19\"/>\n\
            <field name=\"EEI\" bits=\"37:20\"/>\n\
            <field name=\"EEI_Found\" bits=\"38:38\"/>\n\
            <field name=\"EEI_Error\" bits=\"39:39\"/>\n\
            <field name=\"Lookup_Disabled\" bits=\"40:40\"/>\n\
        </structure>\n\
        <structure name=\"EES_Action_Short\" size=\"28\" perm=\"1\">\n\
            <field name=\"EEI\" bits=\"23:0\"/>\n\
            <field name=\"Type\" bits=\"27:24\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_MPLS_Swap\" size=\"43\" perm=\"1\">\n\
            <field name=\"Reserved\" bits=\"22:0\"/>\n\
            <field name=\"MPLS_1_Label\" bits=\"42:23\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_MPLS_Pop\" size=\"43\" perm=\"1\">\n\
            <field name=\"Upper_Layer_Protocol\" bits=\"3:0\"/>\n\
            <field name=\"CW\" bits=\"4\"/>\n\
            <field name=\"Model_is_Pipe\" bits=\"5\"/>\n\
            <field name=\"TPID_Profile\" bits=\"7:6\"/>\n\
            <field name=\"Reserved\" bits=\"42:8\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_MPLS_Push\" size=\"43\" perm=\"1\">\n\
            <field name=\"MPLS_2_Label\" bits=\"19:0\"/>\n\
            <field name=\"MPLS_2_Cmd\" bits=\"22:20\"/>\n\
            <field name=\"MPLS_1_Label\" bits=\"42:23\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_MPLS\" size=\"88\" perm=\"1\">\n\
            <field name=\"Next_Out_LIF\" bits=\"16:0\"/>\n\
            <field name=\"VSI_LSB\" bits=\"31:17\"/>\n\
            <field name=\"EE_Format_MPLS_Data\" bits=\"74:32\" expansion=\"Dynamic\">\n\
                <option expansion=\"EE_Format_MPLS_Swap\" MPLS_1_Cmd=\"9\"/>\n\
                <option expansion=\"EE_Format_MPLS_Pop\" MPLS_1_Cmd=\"8\"/>\n\
                <option expansion=\"EE_Format_MPLS_Push\"/>\n\
            </field>\n\
            <field name=\"MPLS_1_Cmd\" bits=\"78:75\"/>\n\
            <field name=\"OAM_LIF_Set\" bits=\"79\"/>\n\
            <field name=\"Out_LIF_Profile\" bits=\"85:80\"/>\n\
            <field name=\"Drop\" bits=\"86\"/>\n\
            <field name=\"Type_MPLS\" bits=\"87\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_Data\" size=\"88\" perm=\"1\">\n\
            <field name=\"Next_Out_LIF\" bits=\"16:0\"/>\n\
            <field name=\"Next_Out_LIF_Valid\" bits=\"17\"/>\n\
            <field name=\"Data\" bits=\"73:18\"/>\n\
            <field name=\"Reserved\" bits=\"74\"/>\n\
            <field name=\"OAM_LIF_Set\" bits=\"75\"/>\n\
            <field name=\"Out_LIF_Profile\" bits=\"81:76\"/>\n\
            <field name=\"Drop\" bits=\"82\"/>\n\
            <field name=\"Reserved\" bits=\"84:83\"/>\n\
            <field name=\"Type_EES\" bits=\"87:85\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_IPv4\" size=\"88\" perm=\"1\">\n\
            <field name=\"Next_Out_LIF\" bits=\"16:0\"/>\n\
            <field name=\"VSI_LSB\" bits=\"31:17\"/>\n\
            <field name=\"Enc_Mode\" bits=\"33:32\"/>\n\
            <field name=\"TOS_Index\" bits=\"37:34\"/>\n\
            <field name=\"TTL_Index\" bits=\"39:38\"/>\n\
            <field name=\"IPv4_Src_Index\" bits=\"43:40\"/>\n\
            <field name=\"IPv4_Dst\" bits=\"75:44\"/>\n\
            <field name=\"OAM_LIF_Set\" bits=\"76\"/>\n\
            <field name=\"Out_LIF_Profile\" bits=\"82:77\"/>\n\
            <field name=\"Drop\" bits=\"83\"/>\n\
            <field name=\"Type_IPv4\" bits=\"87:84\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_ISID\" size=\"88\" perm=\"1\">\n\
            <field name=\"Next_Out_LIF\" bits=\"16:0\"/>\n\
      ";

const char *jericho_SignalStructures_3="      <field name=\"Next_Out_LIF_Valid\" bits=\"17\"/>\n\
            <field name=\"ISID\" bits=\"41:18\"/>\n\
            <field name=\"Reserved\" bits=\"73:42\"/>\n\
            <field name=\"OAM_LIF_Set\" bits=\"74\"/>\n\
            <field name=\"Out_LIF_Profile\" bits=\"80:75\"/>\n\
            <field name=\"Drop\" bits=\"81\"/>\n\
            <field name=\"Reserved\" bits=\"83:82\"/>\n\
            <field name=\"Type_ISID\" bits=\"87:84\"/>\n\
        </structure>\n\
        <structure name=\"Out_RIF_Entry\" size=\"41\" perm=\"1\">\n\
            <field name=\"ARP_Ptr_LSB\" bits=\"15:0\"/>\n\
            <field name=\"ARP_Ptr_Valid\" bits=\"16\"/>\n\
            <field name=\"VSI_LSB\" bits=\"29:17\"/>\n\
            <field name=\"Remark_Profile\" bits=\"33:30\"/>\n\
            <field name=\"OAM_LIF_Set\" bits=\"34\"/>\n\
            <field name=\"Out_LIF_Profile_LSB\" bits=\"37:35\"/>\n\
            <field name=\"Drop\" bits=\"38\"/>\n\
            <field name=\"Type\" bits=\"40:39\"/>\n\
        </structure>\n\
        <structure name=\"AC_Entry\" size=\"41\" perm=\"1\">\n\
            <field name=\"PCP_DEI_Profile\" bits=\"3:0\"/>\n\
            <field name=\"VID_2\" bits=\"15:4\"/>\n\
            <field name=\"VID_1\" bits=\"27:16\"/>\n\
            <field name=\"VLAN_Edit_Profile\" bits=\"32:28\"/>\n\
            <field name=\"OAM_LIF_Set\" bits=\"33\"/>\n\
            <field name=\"Out_LIF_Profile_LSB\" bits=\"36:34\"/>\n\
            <field name=\"Drop\" bits=\"37\"/>\n\
            <field name=\"Use_as_Data\" bits=\"38\"/>\n\
            <field name=\"Type\" bits=\"40:39\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_AC_or_Out_RIF\" size=\"88\" perm=\"1\">\n\
            <field name=\"Entry_0\" bits=\"40:0\" expansion=\"Dynamic\">\n\
                <option expansion=\"Out_RIF_Entry\" Entry_0_Type=\"1\"/>\n\
                <option expansion=\"AC_Entry\" Entry_0_Type=\"0\"/>\n\
            </field>\n\
            <field name=\"Entry_0_Type\" bits=\"40:39\"/>\n\
            <field name=\"Entry_1\" bits=\"81:41\" expansion=\"Dynamic\">\n\
                <option expansion=\"Out_RIF_Entry\" Entry_1_Type=\"1\"/>\n\
                <option expansion=\"AC_Entry\" Entry_1_Type=\"0\"/>\n\
            </field>\n\
            <field name=\"Entry_1_Type\" bits=\"81:80\"/>\n\
            <field name=\"Reserved\" bits=\"83:82\"/>\n\
            <field name=\"Type_AC_or_Out_RIF\" bits=\"87:84\"/>\n\
        </structure>\n\
        <structure name=\"TRILL_Half_Entry\" size=\"41\" perm=\"1\">\n\
            <field name=\"Next_Out_LIF\" bits=\"16:0\"/>\n\
            <field name=\"Next_Out_LIF_Valid\" bits=\"17\"/>\n\
            <field name=\"Nick\" bits=\"33:18\"/>\n\
            <field name=\"MC\" bits=\"34\"/>\n\
            <field name=\"OAM_LIF_Set\" bits=\"35\"/>\n\
            <field name=\"Out_LIF_Profile_LSB\" bits=\"38:36\"/>\n\
            <field name=\"Drop\" bits=\"39\"/>\n\
            <field name=\"Reserved\" bits=\"40\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_TRILL_Half\" size=\"88\" perm=\"1\">\n\
            <field name=\"Entry_0\" bits=\"40:0\" expansion=\"TRILL_Half_Entry\"/>\n\
            <field name=\"Entry_1\" bits=\"81:41\" expansion=\"TRILL_Half_Entry\"/>\n\
            <field name=\"Reserved\" bits=\"82\"/>\n\
            <field name=\"Half_Entry\" bits=\"83\"/>\n\
            <field name=\"Type_TRILL\" bits=\"87:84\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_TRILL_Full\" size=\"88\" perm=\"1\">\n\
            <field name=\"Next_Out_LIF\" bits=\"16:0\"/>\n\
            <field name=\"Next_Out_LIF_Valid\" bits=\"17\"/>\n\
            <field name=\"Nick\" bits=\"33:18\"/>\n\
            <field name=\"MC\" bits=\"34\"/>\n\
            <field name=\"My_Nick_Index\" bits=\"36:35\"/>\n\
            <field name=\"VSI_LSB\" bits=\"51:37\"/>\n\
            <field name=\"VSI_Valid\" bits=\"52\"/>\n\
            <field name=\"Remark_Profile\" bit";

const char *jericho_SignalStructures_4="s=\"56:53\"/>\n\
            <field name=\"Reserved\" bits=\"72:57\"/>\n\
            <field name=\"OAM_LIF_Set\" bits=\"73\"/>\n\
            <field name=\"Out_LIF_Profile\" bits=\"79:74\"/>\n\
            <field name=\"Drop\" bits=\"80\"/>\n\
            <field name=\"Reserved\" bits=\"82:81\"/>\n\
            <field name=\"Half_Entry\" bits=\"83\"/>\n\
            <field name=\"Type_TRILL\" bits=\"87:84\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_ARP_LL\" size=\"88\" perm=\"1\">\n\
            <field name=\"Next_Out_LIF_LSB\" bits=\"5:0\"/>\n\
            <field name=\"Next_Out_LIF_Valid\" bits=\"6\"/>\n\
            <field name=\"VSI\" bits=\"22:7\"/>\n\
            <field name=\"VSI_Valid\" bits=\"23\"/>\n\
            <field name=\"MAC\" bits=\"71:24\"/>\n\
            <field name=\"Remark_Profile\" bits=\"74:72\"/>\n\
            <field name=\"OAM_LIF_Set\" bits=\"75\"/>\n\
            <field name=\"Out_LIF_Profile\" bits=\"80:76\"/>\n\
            <field name=\"ROO_Link_Format\" bits=\"81\"/>\n\
            <field name=\"Drop\" bits=\"82\"/>\n\
            <field name=\"Reserved\" bits=\"84:83\"/>\n\
            <field name=\"Type_ARP_LL\" bits=\"87:85\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_ROO_LL\" size=\"88\" perm=\"1\">\n\
            <field name=\"Outer_Tag_MSB\" bits=\"7:0\"/>\n\
            <field name=\"Outer_Tag_PCP_DEI\" bits=\"11:8\"/>\n\
            <field name=\"Remark_Profile\" bits=\"14:12\"/>\n\
            <field name=\"Num_of_Tags\" bits=\"16:15\"/>\n\
            <field name=\"Eth_Type_Index\" bits=\"20:17\"/>\n\
            <field name=\"SA_LSB\" bits=\"32:21\"/>\n\
            <field name=\"DA\" bits=\"80:33\"/>\n\
            <field name=\"ROO_Link_Format\" bits=\"81\"/>\n\
            <field name=\"Drop\" bits=\"82\"/>\n\
            <field name=\"Reserved\" bits=\"84:83\"/>\n\
            <field name=\"Type_ROO_LL\" bits=\"87:85\"/>\n\
        </structure>\n\
        <structure name=\"EEDB_Entry\" size=\"88\" expansion=\"Dynamic\" perm=\"1\">\n\
            <option expansion=\"EE_Format_AC_or_Out_RIF\" msb_4b=\"0\"/>\n\
            <option expansion=\"EE_Format_TRILL_Half\" msb_4b=\"1\" TRILL_Half_Entry_Valid=\"1\"/>\n\
            <option expansion=\"EE_Format_TRILL_Full\" msb_4b=\"1\" TRILL_Half_Entry_Valid=\"0\"/>\n\
            <option expansion=\"EE_Format_ISID\" msb_4b=\"2\"/>\n\
            <option expansion=\"EE_Format_IPv4\" msb_4b=\"3\"/>\n\
            <option expansion=\"EE_Format_ARP_LL\" msb_3b=\"2\" ROO_Link_Format_Valid=\"0\"/>\n\
            <option expansion=\"EE_Format_ROO_LL\" msb_3b=\"2\" ROO_Link_Format_Valid=\"1\"/>\n\
            <option expansion=\"EE_Format_Data\" msb_3b=\"3\"/>\n\
            <option expansion=\"EE_Format_MPLS\" msb_1b=\"1\"/>\n\
            <field name=\"TRILL_Half_Entry_Valid\" bits=\"83\"/>\n\
            <field name=\"ROO_Link_Format_Valid\" bits=\"81\"/>\n\
            <field name=\"msb_1b\" bits=\"87:87\"/>\n\
            <field name=\"msb_3b\" bits=\"87:85\"/>\n\
            <field name=\"msb_4b\" bits=\"87:84\"/>\n\
        </structure>\n\
        <structure name=\"EES_Action\" size=\"131\" perm=\"1\">\n\
            <field name=\"Type\" bits=\"3:0\"/>\n\
            <field name=\"EEDB_Ptr\" bits=\"21:4\"/>\n\
            <field name=\"EEDB_Entry\" bits=\"109:22\"/>\n\
            <field name=\"Protection_Ptr\" bits=\"130:110\"/>\n\
        </structure>\n\
        <structure name=\"TM_Cmd\" size=\"323\" perm=\"1\">\n\
            <field name=\"Eth_Meter_Ptr\" bits=\"10:0\"/>\n\
            <field name=\"Learn_Info_Valid\" bits=\"11\"/>\n\
            <field name=\"Learn_Info\" bits=\"115:12\"/>\n\
            <field name=\"Learn_Info_Reserved\" bits=\"117:116\"/>\n\
            <field name=\"Dst_Valid\" bits=\"118\"/>\n\
            <field name=\"Snoop_Cmd\" bits=\"122:119\"/>\n\
            <field name=\"Mirror_Cmd\" bits=\"126:123\"/>\n\
            <field name=\"DP\" bits=\"128:127\"/>\n\
   ";

const char *jericho_SignalStructures_5="         <field name=\"TC\" bits=\"131:129\"/>\n\
            <field name=\"Dst\" bits=\"150:132\" expansion=\"Fwd_Action_Dst\"/>\n\
            <field name=\"Ingress_is_Shaped\" bits=\"151\"/>\n\
            <field name=\"Ingress_Shaping_Dst\" bits=\"168:152\"/>\n\
            <field name=\"Eth_Enc\" bits=\"170:169\"/>\n\
            <field name=\"Statistics_Tag\" bits=\"178:171\"/>\n\
            <field name=\"St_VSQ_Ptr\" bits=\"186:179\"/>\n\
            <field name=\"Meter_A_Ptr\" bits=\"203:187\" condition=\"Meter_A_Update\"/>\n\
            <field name=\"Meter_A_Update\" bits=\"204\"/>\n\
            <field name=\"Meter_B_Ptr\" bits=\"221:205\" condition=\"Meter_B_Update\"/>\n\
            <field name=\"Meter_B_Update\" bits=\"222\"/>\n\
            <field name=\"Counter_A_Ptr\" bits=\"243:223\" condition=\"Counter_A_Update\"/>\n\
            <field name=\"Counter_A_Update\" bits=\"244\"/>\n\
            <field name=\"Counter_B_Ptr\" bits=\"265:245\" condition=\"Counter_B_Update\"/>\n\
            <field name=\"Counter_B_Update\" bits=\"266\"/>\n\
            <field name=\"LAG_LB_Key\" bits=\"282:267\"/>\n\
            <field name=\"DP_Meter_Cmd\" bits=\"284:283\"/>\n\
            <field name=\"Ignore_CP\" bits=\"285\"/>\n\
            <field name=\"LAG_Member_Valid\" bits=\"286\"/>\n\
            <field name=\"In_PP_Port\" bits=\"294:287\"/>\n\
            <field name=\"Network_Header_Truncate_Size\" bits=\"302:295\"/>\n\
            <field name=\"Network_Header_Append_Size_Ptr\" bits=\"310:303\"/>\n\
            <field name=\"Snoop_Code\" bits=\"318:311\"/>\n\
            <field name=\"Reserved\" bits=\"322:319\"/>\n\
        </structure>\n\
        <structure name=\"Fwd_Action\" size=\"133\" perm=\"1\">\n\
            <field name=\"Strength\" bits=\"2:0\"/>\n\
            <field name=\"Dst\" bits=\"21:3\" expansion=\"Fwd_Action_Dst\"/>\n\
            <field name=\"TC\" bits=\"24:22\"/>\n\
            <field name=\"DP\" bits=\"26:25\"/>\n\
            <field name=\"Meter_A_Update\" bits=\"27\"/>\n\
            <field name=\"Meter_A_Ptr\" bits=\"44:28\" condition=\"Meter_A_Update\"/>\n\
            <field name=\"Meter_B_Update\" bits=\"45\"/>\n\
            <field name=\"Meter_B_Ptr\" bits=\"62:46\" condition=\"Meter_B_Update\"/>\n\
            <field name=\"DP_Meter_Cmd\" bits=\"64:63\"/>\n\
            <field name=\"Counter_A_Update\" bits=\"65\"/>\n\
            <field name=\"Counter_A_Ptr\" bits=\"86:66\" condition=\"Counter_A_Update\"/>\n\
            <field name=\"Counter_B_Update\" bits=\"87\"/>\n\
            <field name=\"Counter_B_Ptr\" bits=\"108:88\" condition=\"Counter_B_Update\"/>\n\
            <field name=\"CPU_Trap_Code\" bits=\"116:109\"/>\n\
            <field name=\"CPU_Trap_Qualifier\" bits=\"132:117\"/>\n\
        </structure>\n\
        <structure name=\"Learn_Info\" size=\"104\" perm=\"1\">\n\
            <field name=\"MAC\" bits=\"47:0\"/>\n\
            <field name=\"FID\" bits=\"62:48\"/>\n\
            <field name=\"Payload\" bits=\"102:63\"/>\n\
            <field name=\"Learn_or_Transplant\" bits=\"103:103\"/>\n\
        </structure>\n\
        <structure name=\"Eth_Tag_Format\" size=\"5\" perm=\"1\">\n\
            <field name=\"Inner_Tag\" bits=\"1:0\" resolution=\"Tag_Encoding\"/>\n\
            <field name=\"Outer_Tag_is_Priority\" bits=\"2\"/>\n\
            <field name=\"Outer_Tag\" bits=\"4:3\" resolution=\"Tag_Encoding\"/>\n\
        </structure>\n\
        <structure name=\"Header_Offset\" size=\"42\" perm=\"1\">\n\
            <field name=\"Header_0\" bits=\"6:0\"/>\n\
            <field name=\"Header_1\" bits=\"13:7\"/>\n\
            <field name=\"Header_2\" bits=\"20:14\"/>\n\
            <field name=\"Header_3\" bits=\"27:21\"/>\n\
            <field name=\"Header_4\" bits=\"34:28\"/>\n\
            <field name=\"Header_5\" bits=\"41:35\"/>\n\
        </structure>\n\
        <structure name=\"PFQ\" size=\"11\" perm=\"1\">\n\
            <field name=\"Next_Protocol\" bits=\"10";

const char *jericho_SignalStructures_6=":7\"/>\n\
        </structure>\n\
        <structure name=\"Packet_Format_Qualifier\" size=\"55\" perm=\"1\">\n\
            <field name=\"Header_1\" bits=\"10:00\" expansion=\"PFQ\"/>\n\
            <field name=\"Header_2\" bits=\"21:11\" expansion=\"PFQ\"/>\n\
            <field name=\"Header_3\" bits=\"32:22\" expansion=\"PFQ\"/>\n\
            <field name=\"Header_4\" bits=\"43:33\" expansion=\"PFQ\"/>\n\
            <field name=\"Header_5\" bits=\"54:44\" expansion=\"PFQ\"/>\n\
        </structure>\n\
        <structure name=\"OTSH\" size=\"48\" expansion=\"Dynamic\" perm=\"1\">\n\
            <option expansion=\"OAM_Header\" OTSH_Type=\"OAM\"/>\n\
            <option expansion=\"IEEE1588v2_Header\" OTSH_Type=\"IEEE1588v2\"/>\n\
            <option expansion=\"Latency_Measurement_Header\" OTSH_Type=\"Latency_Measurement\"/>\n\
            <field name=\"OTSH_Type\" bits=\"47:46\"/>\n\
        </structure>\n\
    </signal-structures>\n\
    <signal-params>\n\
        <signal name=\"Tag_Encoding\" size=\"2\">\n\
            <entry value=\"0\" name=\"None\"/>\n\
            <entry value=\"1\" name=\"TPID1\"/>\n\
            <entry value=\"2\" name=\"TPID2\"/>\n\
            <entry value=\"3\" name=\"TPID3\"/>\n\
        </signal>\n\
        <signal name=\"PPH_Type\" size=\"2\">\n\
            <entry value=\"0\" name=\"No_PPH\"/>\n\
            <entry value=\"1\" name=\"PPH_Base\"/>\n\
            <entry value=\"2\" name=\"PPH_OAM_TS\"/>\n\
            <entry value=\"3\" name=\"PPH_Base_OAM_TS\"/>\n\
        </signal>\n\
        <signal name=\"TM Action_Type\" size=\"2\">\n\
            <entry value=\"0\" name=\"Fwd\"/>\n\
            <entry value=\"1\" name=\"Snoop\"/>\n\
            <entry value=\"2\" name=\"Mirror\"/>\n\
            <entry value=\"3\" name=\"TDM\"/>\n\
        </signal>\n\
        <signal name=\"OTSH_Type\" size=\"2\">\n\
            <entry value=\"0\" name=\"OAM\"/>\n\
            <entry value=\"1\" name=\"IEEE1588v2\"/>\n\
            <entry value=\"2\" name=\"Latency_Measurement\"/>\n\
            <entry value=\"3\" name=\"Reserved\"/>\n\
        </signal>\n\
        <signal name=\"Fwd_Code\" size=\"4\" default=\"Reserved\">\n\
            <entry value=\"0\" name=\"Bridge\"/>\n\
            <entry value=\"1\" name=\"IPv4_UC_Routed\"/>\n\
            <entry value=\"2\" name=\"IPv4_MC_Routed\"/>\n\
            <entry value=\"3\" name=\"IPv6_UC_Routed\"/>\n\
            <entry value=\"4\" name=\"IPv6_MC_Routed\"/>\n\
            <entry value=\"5\" name=\"MPLS\"/>\n\
            <entry value=\"6\" name=\"TRILL\"/>\n\
            <entry value=\"7\" name=\"CPU_Trap\"/>\n\
            <entry value=\"8\" name=\"Reserved_8\"/>\n\
            <entry value=\"9\" name=\"Custom_1\"/>\n\
            <entry value=\"10\" name=\"Custom_2\"/>\n\
            <entry value=\"11\" name=\"Snoop/Mirror\"/>\n\
            <entry value=\"15\" name=\"TM\"/>\n\
        </signal>\n\
        <signal name=\"Eth_Type_Code\" size=\"4\">\n\
            <entry value=\"0\" name=\"No Match\"/>\n\
            <entry value=\"1\" name=\"M-in-M\"/>\n\
            <entry value=\"2\" name=\"IPv4\"/>\n\
            <entry value=\"3\" name=\"IPv6\"/>\n\
            <entry value=\"4\" name=\"ARP\"/>\n\
            <entry value=\"5\" name=\"CFM\"/>\n\
            <entry value=\"6\" name=\"TRILL\"/>\n\
            <entry value=\"7\" name=\"MPLS\"/>\n\
            <entry value=\"8\" name=\"Custom 1\"/>\n\
            <entry value=\"9\" name=\"Custom 2\"/>\n\
            <entry value=\"10\" name=\"Custom 3\"/>\n\
            <entry value=\"11\" name=\"Custom 4\"/>\n\
            <entry value=\"12\" name=\"Custom 5\"/>\n\
            <entry value=\"13\" name=\"Custom 6\"/>\n\
            <entry value=\"14\" name=\"Custom 7\"/>\n\
            <entry value=\"15\" name=\"Custom 8\"/>\n\
        </signal>\n\
        <signal name=\"Packet_Format_Code\" size=\"6\" default=\"tm\">\n\
            <entry value=\"0\" name=\"Eth\"/>\n\
            <entry value=\"1";

const char *jericho_SignalStructures_7="\" name=\"M-in-M\"/>\n\
            <entry value=\"2\" name=\"Eth:IPv4\"/>\n\
            <entry value=\"3\" name=\"Eth:IPv6\"/>\n\
            <entry value=\"4\" name=\"Reserved\"/>\n\
            <entry value=\"5\" name=\"Eth:MPLSx1\"/>\n\
            <entry value=\"6\" name=\"Eth:MPLSx2\"/>\n\
            <entry value=\"7\" name=\"Eth:MPLSx3\"/>\n\
            <entry value=\"8\" name=\"Eth:FC\"/>\n\
            <entry value=\"9\" name=\"Eth:FC\"/>\n\
            <entry value=\"10\" name=\"Eth:IPv4:Eth\"/>\n\
            <entry value=\"11\" name=\"Reserved\"/>\n\
            <entry value=\"12\" name=\"Eth:TRILL:Eth\"/>\n\
            <entry value=\"13\" name=\"Eth:MPLS:Eth\"/>\n\
            <entry value=\"14\" name=\"Eth:MPLSx2:Eth\"/>\n\
            <entry value=\"15\" name=\"Eth:MPLSx3:Eth\"/>\n\
            <entry value=\"16\" name=\"Reserved\"/>\n\
            <entry value=\"17\" name=\"Reserved\"/>\n\
            <entry value=\"18\" name=\"Eth:IPv4:IPv4\"/>\n\
            <entry value=\"19\" name=\"Eth:IPv6:IPv4\"/>\n\
            <entry value=\"20\" name=\"Reserved\"/>\n\
            <entry value=\"21\" name=\"Eth:MPLS:IPv4\"/>\n\
            <entry value=\"22\" name=\"Eth:MPLSx2:IPv4\"/>\n\
            <entry value=\"23\" name=\"Eth:MPLSx3:IPv4\"/>\n\
            <entry value=\"24\" name=\"Reserved\"/>\n\
            <entry value=\"25\" name=\"Reserved\"/>\n\
            <entry value=\"26\" name=\"Eth:IPv4:IPv6\"/>\n\
            <entry value=\"27\" name=\"Eth:IPv6:IPv6\"/>\n\
            <entry value=\"28\" name=\"Reserved\"/>\n\
            <entry value=\"29\" name=\"Eth:MPLS:IPv6\"/>\n\
            <entry value=\"30\" name=\"Eth:MPLSx2:IPv6\"/>\n\
            <entry value=\"31\" name=\"Eth:MPLSx3:IPv6\"/>\n\
        </signal>\n\
        <signal name=\"FHEI_Code\" size=\"2\">\n\
            <entry value=\"0\" name=\"None\"/>\n\
            <entry value=\"1\" name=\"FHEI_3B\"/>\n\
            <entry value=\"2\" name=\"FHEI_5B\"/>\n\
            <entry value=\"3\" name=\"FHEI_8B\"/>\n\
        </signal>\n\
        <signal name=\"Enc_Mode\" size=\"2\">\n\
            <entry value=\"0\" name=\"None\"/>\n\
            <entry value=\"1\" name=\"EthIP_or_VxLAN\"/>\n\
            <entry value=\"2\" name=\"GRE_4B\"/>\n\
            <entry value=\"3\" name=\"GRE_8B\"/>\n\
        </signal>\n\
        <signal name=\"TT_Code\" size=\"4\" default=\"Reserved\">\n\
            <entry value=\"0\" name=\"None\"/>\n\
            <entry value=\"1\" name=\"Eth\"/>\n\
            <entry value=\"3\" name=\"IPv4oE\"/>\n\
            <entry value=\"4\" name=\"MPLSoE\"/>\n\
            <entry value=\"5\" name=\"CW_MPLSoE\"/>\n\
            <entry value=\"6\" name=\"MPLSx2oE\"/>\n\
            <entry value=\"7\" name=\"CW_MPLSx2oE\"/>\n\
            <entry value=\"8\" name=\"MPLSx3oE\"/>\n\
            <entry value=\"9\" name=\"CW_MPLSx3oE\"/>\n\
            <entry value=\"10\" name=\"TRILLoE\"/>\n\
            <entry value=\"11\" name=\"IPv6oE\"/>\n\
        </signal>\n\
        <signal name=\"IEEE1588_Enc\" size=\"1\">\n\
            <entry value=\"0\" name=\"UDP\"/>\n\
            <entry value=\"1\" name=\"Eth\"/>\n\
        </signal>\n\
        <signal name=\"STP_State\" size=\"2\" default=\"Reserved\">\n\
            <entry value=\"0\" name=\"Forward\"/>\n\
            <entry value=\"1\" name=\"Learn\"/>\n\
            <entry value=\"2\" name=\"Block\"/>\n\
        </signal>\n\
        <signal name=\"In_LIF_Data_Index\" size=\"2\">\n\
            <entry value=\"0\" name=\"VT_ISEM_A_Lookup\"/>\n\
            <entry value=\"1\" name=\"VT_ISEM_B_Lookup\"/>\n\
            <entry value=\"2\" name=\"TT_ISEM_A_Lookup\"/>\n\
            <entry value=\"3\" name=\"TT_ISEM_B_Lookup\"/>\n\
        </signal>\n\
    </signal-params>\n\
</top>\n\
";

const char *jericho_SystemHeadersObjects_0="<?xml version=\"1.0\" encoding=\"UTF-8\"?>\n\
<top device=\"qux\" version=\"1.0\">\n\
    <parsing-objects>\n\
        <object name=\"ITMH\" size-type=\"static\" size=\"32\" structure=\"ITMH_Base\">\n\
            <description>Ingress TM Header</description>\n\
            <extension name=\"ITMH_EXT\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <enable val=\"1\" />\n\
                    <field path=\"ITMH_Base.ITMH_Base_Extension_Exists\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"OTSH\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <enable val=\"2\" mask=\"2\" />\n\
                    <field path=\"ITMH_Base.PPH_Type\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"PPH\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <enable val=\"1\" mask=\"1\" />\n\
                    <field path=\"ITMH_Base.PPH_Type\" />\n\
                </condition>\n\
            </extension>\n\
        </object>\n\
        <object name=\"ITMH_EXT\" size-type=\"static\" size=\"24\"\n\
            structure=\"ITMH_Base_Extension\">\n\
            <extension name=\"ITMH_EXT_EXT\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <enable val=\"6\" mask=\"6\" /> <!-- enable for values 6 and 7 -->\n\
                    <field path=\"ITMH_Base_Extension.ITMH_Ext_Type\" />\n\
                </condition>\n\
            </extension>\n\
        </object>\n\
        <object name=\"ITMH_EXT_EXT\" size-type=\"static\" size=\"24\"\n\
            structure=\"ITMH_Base_Ext_ISQ_Ext\" />\n\
        <object name=\"FTMH\" size-type=\"static\" size=\"72\" structure=\"FTMH_Base\">\n\
            <description>Egress TM Header</description>\n\
            <extension name=\"LB_Key\">\n\
                <condition type=\"soc\" mode=\"enable\">\n\
                    <enable val=\"ENABLED\" />\n\
                    <soc_property name=\"system_ftmh_load_balancing_ext_mode\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"DSP\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <enable val=\"1\" />\n\
                    <field path=\"FTMH_Base.DSP_Extension_Valid\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"Stacking\">\n\
                <condition type=\"soc\" mode=\"enable\">\n\
                    <enable val=\"1\" />\n\
                    <soc_property name=\"stacking_enable\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"Stacking\">\n\
                <condition type=\"soc\" mode=\"disable\">\n\
                    <enable val=\"1\" />\n\
                    <soc_property name=\"stacking_enable\" />\n\
                </condition>\n\
                <condition type=\"soc\" mode=\"enable\">\n\
                    <enable val=\"1\" />\n\
                    <soc_property name=\"stacking_extension_enable\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"OTSH\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <enable val=\"2\" mask=\"2\" />\n\
                    <field path=\"FTMH_Base.PPH_Type\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"PPH\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <enable val=\"1\" mask=\"1\" />\n\
                    <field path=\"FTMH_Base.PPH_Type\" />\n\
                </condition>\n\
            </extension>\n\
        </object>\n\
        <object name=\"LB_Key\" size-type=\"static\" size=\"8\" structure=\"FTMH_LB_Key_Ext\" />\n\
        <object name=\"DSP\" size-type=\"static\" size=\"16\" structure=\"FTMH_DSP_Ext\" />\n\
     ";

const char *jericho_SystemHeadersObjects_1="   <object name=\"Stacking\" size-type=\"static\" size=\"16\"\n\
            structure=\"FTMH_Stacking_Ext\" />\n\
        <object name=\"OTSH\" size-type=\"static\" size=\"48\" structure=\"OTSH\">\n\
            <description>OAM/TimeStamp Header</description>\n\
        </object>\n\
        <object name=\"PPH\" size-type=\"static\" size=\"56\" structure=\"PPH_Base\">\n\
            <description>Packet Processing Header</description>\n\
            <extension name=\"FHEI_Bridge_3B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"1\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"0\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_Bridge_5B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"2\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"0\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_CPU_TRAP_3B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"1\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"7\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_CPU_TRAP_5B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"2\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"7\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_CPU_TRAP_8B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"3\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"7\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_IPv4_UC_Routed_3B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"1\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"1\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_IPv4_MC_Routed_3B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"1\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"2\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_IP";

const char *jericho_SystemHeadersObjects_2="v6_UC_Routed_3B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"1\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"3\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_IPv6_MC_Routed_3B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"1\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"4\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_IPv4_UC_Routed_8B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"3\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"1\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_IPv4_MC_Routed_8B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"3\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"2\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_IPv6_UC_Routed_8B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"3\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"3\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_IPv6_MC_Routed_8B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"3\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"4\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_MPLS_3B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"1\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"5\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_MPLS_5B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"2\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"5\" mask=\"0xf\" />\n\
                </condition>\n\
            </extensi";

const char *jericho_SystemHeadersObjects_3="on>\n\
            <extension name=\"FHEI_TRILL_3B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"1\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"6\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"EEI_MPLS\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.EEI_Extension_Valid\" />\n\
                    <enable val=\"1\" mask=\"1\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"LearnExt\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Learn_Extension_Valid\" />\n\
                    <enable val=\"1\" mask=\"1\" />\n\
                </condition>\n\
            </extension>\n\
        </object>\n\
        <object name=\"FHEI_Bridge_3B\" size-type=\"static\" size=\"24\"\n\
            structure=\"FHEI_Bridge_3B\" />\n\
        <object name=\"FHEI_Bridge_5B\" size-type=\"static\" size=\"40\"\n\
            structure=\"FHEI_Bridge_5B\" />\n\
        <object name=\"FHEI_CPU_TRAP_3B\" size-type=\"static\" size=\"24\"\n\
            structure=\"FHEI_CPU_Trap_3B\" />\n\
        <object name=\"FHEI_CPU_TRAP_5B\" size-type=\"static\" size=\"40\"\n\
            structure=\"FHEI_CPU_Trap_5B\" />\n\
        <object name=\"FHEI_CPU_TRAP_8B\" size-type=\"static\" size=\"64\"\n\
            structure=\"FHEI_CPU_TRAP_8B\" />\n\
        <object name=\"FHEI_IPv4_UC_Routed_3B\" size-type=\"static\" size=\"24\"\n\
            structure=\"FHEI_IP_Routed_3B\" />\n\
        <object name=\"FHEI_IPv4_MC_Routed_3B\" size-type=\"static\" size=\"24\"\n\
            structure=\"FHEI_IP_Routed_3B\" />\n\
        <object name=\"FHEI_IPv6_UC_Routed_3B\" size-type=\"static\" size=\"24\"\n\
            structure=\"FHEI_IP_Routed_3B\" />\n\
        <object name=\"FHEI_IPv6_MC_Routed_3B\" size-type=\"static\" size=\"24\"\n\
            structure=\"FHEI_IP_Routed_3B\" />\n\
        <object name=\"FHEI_IPv4_UC_Routed_8B\" size-type=\"static\" size=\"64\"\n\
            structure=\"FHEI_IP_Routed_8B\" />\n\
        <object name=\"FHEI_IPv4_MC_Routed_8B\" size-type=\"static\" size=\"64\"\n\
            structure=\"FHEI_IP_Routed_8B\" />\n\
        <object name=\"FHEI_IPv6_UC_Routed_8B\" size-type=\"static\" size=\"64\"\n\
            structure=\"FHEI_IP_Routed_8B\" />\n\
        <object name=\"FHEI_IPv6_MC_Routed_8B\" size-type=\"static\" size=\"64\"\n\
            structure=\"FHEI_IP_Routed_8B\" />\n\
        <object name=\"FHEI_MPLS_3B\" size-type=\"static\" size=\"24\"\n\
            structure=\"FHEI_MPLS_3B\" />\n\
        <object name=\"FHEI_MPLS_5B\" size-type=\"static\" size=\"40\"\n\
            structure=\"FHEI_MPLS_5B\" />\n\
        <object name=\"FHEI_TRILL_3B\" size-type=\"static\" size=\"24\"\n\
            structure=\"FHEI_TRILL_3B\" />\n\
        <object name=\"EEI_MPLS\" size-type=\"static\" size=\"24\" structure=\"PPH_EEI_Ext\" />\n\
        <object name=\"LearnExt\" size-type=\"static\" size=\"40\" structure=\"Learn_Ext\" />\n\
                <object name=\"FabricPacket\" size=\"0\">\n\
                        <description>System headers (FTMH) followed be network headers (ETH)</description>\n\
                        <extension name=\"FTMH\"/>\n\
                        <extension name=\"ETH\"/>\n\
                </object>\n\
    </parsing-objects>\n\
</top>\n\
";

const char *jerichoplus_AccessObjects_0="<?xml version=\"1.0\"?>\n\
<top type=\"jerichoplus\">\n\
    <registers>\n\
        <reg name=\"EGQ_INDIRECT_WR_MASK\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_MMU_COSLC_COUNT_ADDR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_MMU_COSLC_COUNT_DATA\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FSCHAN_DATA32\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FSCHAN_DATA64_LO\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_FSCHAN_DATA32\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_FSCHAN_DATA64_LO\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_FSCHAN_DATA32\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_FSCHAN_DATA64_LO\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_FSCHAN_DATA32\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_FSCHAN_DATA64_LO\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_FREQ_CTRL_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_FREQ_CTRL_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BROADSYNC_REF_CLK_GEN_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_BROADSYNC0_CLK_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_BROADSYNC1_CLK_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_CAPTURE_STATUS_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_CAPTURE_STATUS_CLR_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_INTERRUPT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_INTERRUPT_STATUS\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_INTERRUPT_CLR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TM\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS0_FREQ_CTRL_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS1_FREQ_CTRL_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_COUNTER_CONFIG_SELECT\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS0_COUNTER_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS0_FREQ_CTRL_FRAC\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS0_FREQ_CTRL_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS1_COUNTER_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS1_FREQ_CTRL_FRAC\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS1_FREQ_CTRL_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TIME_CAPTURE_MODE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_INPUT_TIME_FIFO_TS_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_INPUT_TIME_FIFO_TS_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_FIFO_STATUS\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_0_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_0_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_0_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_0_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_0_PHASE_ADJUST_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_0_PHASE_ADJUST_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_0_INPUT_DIVISOR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_1_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_1_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_1_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_1_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_1_PHASE_ADJUST_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_1_PHASE_ADJUST_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_1_INPUT_DIVISOR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_2_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_2_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_2_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_2_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_2_PHASE_ADJUST_LOWER\" no_read=\"1\"/>\n\
 ";

const char *jerichoplus_AccessObjects_1="       <reg name=\"CMIC_TIMESYNC_GPIO_2_PHASE_ADJUST_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_2_INPUT_DIVISOR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_3_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_3_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_3_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_3_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_3_PHASE_ADJUST_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_3_PHASE_ADJUST_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_3_INPUT_DIVISOR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_4_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_4_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_4_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_4_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_4_PHASE_ADJUST_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_4_PHASE_ADJUST_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_4_INPUT_DIVISOR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_5_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_5_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_5_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_5_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_5_PHASE_ADJUST_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_5_PHASE_ADJUST_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_5_INPUT_DIVISOR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_SYNCE_CLK1_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_SYNCE_CLK2_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_SYNCE_CLK3_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_SYNCE_CLK4_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_SYNCE_CLK5_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TIME_CAPTURE_CONTROL\" no_read=\"1\"/>\n\
        <reg name=\"CMICTXCOSMASK\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_CLK_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_CONFIG\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_HEARTBEAT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_HEARTBEAT_DOWN_DURATION\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_HEARTBEAT_UP_DURATION\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_INITIAL_CRC\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_INPUT_TIME_0\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_INPUT_TIME_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_INPUT_TIME_2\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_OFFSET_ADJUST_0\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_OFFSET_ADJUST_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_OUTPUT_TIME_0\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_OUTPUT_TIME_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_OUTPUT_TIME_2\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_REF_CLK_GEN_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH2_RD_DMA_HOSTMEM_START_ADDRESS\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_CAPTURE_STATUS\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_CAPTURE_STATUS_CLR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_FIFO_STATUS\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_INPUT_TIME_FIFO_ID\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_INPUT_TIME_FIFO_TS\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_L1_CLK_RECOVERED_CLK_BKUP_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_L1_CLK_RECOVERED_CLK_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_LCPLL_CLK_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_TIME_CAPTURE_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_1_CTRL\" no_re";

const char *jerichoplus_AccessObjects_2="ad=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_1_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_1_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_1_PHASE_ADJUST\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_1_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_2_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_2_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_2_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_2_PHASE_ADJUST\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_2_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_3_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_3_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_3_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_3_PHASE_ADJUST\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_3_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_4_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_4_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_4_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_4_PHASE_ADJUST\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_4_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_5_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_5_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_5_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_5_PHASE_ADJUST\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_5_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_6_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_6_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_6_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_6_PHASE_ADJUST\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_6_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_DEBUG_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_FIFO_ECC_CONFIG\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_FIFO_ECC_STATUS\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_INITIAL_CRC\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_INITIAL_CRC\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_OUTPUT_TIME_0\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_OUTPUT_TIME_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_OUTPUT_TIME_2\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_OUTPUT_TIME_0\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_OUTPUT_TIME_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_OUTPUT_TIME_2\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_INPUT_TIME_0\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_INPUT_TIME_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_INPUT_TIME_2\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_INPUT_TIME_0\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_INPUT_TIME_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_INPUT_TIME_2\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_HEARTBEAT_UP_DURATION\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_HEARTBEAT_UP_DURATION\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_HEARTBEAT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_HEARTBEAT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_HEARTBEAT_DOWN_DURATION\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_HEARTBEAT_DOWN_DURATION\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_1_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_2_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_3_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_4_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_5_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_6_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_7_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC";

const char *jerichoplus_AccessObjects_3="_SEMAPHORE_8_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_9_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_10_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_11_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_12_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_13_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_14_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_15_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_16_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_17_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_18_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_19_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_20_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_21_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_22_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_23_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_24_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_25_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_26_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_27_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_28_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_29_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_30_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_31_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_32_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"FDR_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_read=\"1\"/>\n\
        <reg name=\"FMAC_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_read=\"1\"/>\n\
        <reg name=\"NBIH_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_read=\"1\"/>\n\
        <reg name=\"NBIL_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_read=\"1\"/>\n\
        <reg name=\"FDR_INDIRECT_COMMAND_ADDRESS\" no_read=\"1\"/>\n\
        <reg name=\"FMAC_INDIRECT_COMMAND_ADDRESS\" no_read=\"1\"/>\n\
        <reg name=\"NBIH_INDIRECT_COMMAND_ADDRESS\" no_read=\"1\"/>\n\
        <reg name=\"NBIL_INDIRECT_COMMAND_ADDRESS\" no_read=\"1\"/>\n\
        <reg name=\"FDR_INDIRECT_COMMAND_DATA_INCREMENT\" no_read=\"1\"/>\n\
        <reg name=\"FMAC_INDIRECT_COMMAND_DATA_INCREMENT\" no_read=\"1\"/>\n\
        <reg name=\"NBIH_INDIRECT_COMMAND_DATA_INCREMENT\" no_read=\"1\"/>\n\
        <reg name=\"NBIL_INDIRECT_COMMAND_DATA_INCREMENT\" no_read=\"1\"/>\n\
        <reg name=\"FDR_INDIRECT_COMMAND_WIDE_MEM\" no_read=\"1\"/>\n\
        <reg name=\"FMAC_INDIRECT_COMMAND_WIDE_MEM\" no_read=\"1\"/>\n\
        <reg name=\"NBIH_INDIRECT_COMMAND_WIDE_MEM\" no_read=\"1\"/>\n\
        <reg name=\"NBIL_INDIRECT_COMMAND_WIDE_MEM\" no_read=\"1\"/>\n\
        <reg name=\"FDR_INDIRECT_FORCE_BUBBLE\" no_read=\"1\"/>\n\
        <reg name=\"FMAC_INDIRECT_FORCE_BUBBLE\" no_read=\"1\"/>\n\
        <reg name=\"NBIH_INDIRECT_FORCE_BUBBLE\" no_read=\"1\"/>\n\
        <reg name=\"NBIL_INDIRECT_FORCE_BUBBLE\" no_read=\"1\"/>\n\
<!-- Unknown errors -->\n\
        <reg name=\"CLPORT_SGNDET_EARLYCRS\" no_read=\"1\"/>\n\
        <reg name=\"EDB_PAR_ERR_INITIATE\" no_read=\"1\"/>\n\
        <reg name=\"MACSEC_PROG_TX_CRC\" no_read=\"1\"/>\n\
        <reg name=\"MAC_PFC_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"MAC_PFC_REFRESH_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"SFD_OFFSET\" no_read=\"1\"/>\n\
<!-- additional regs r/w test at tr 3 failed on emulation -->\n\
        <reg name=\"IHB_INTERRUPT_MASK_REGISTER\" no_read=\"1\"/>\n\
        <reg name=\"IHP_VTT_PROGRAM_ENCOUNTERED\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_INTERRUPT_REGISTER_TEST\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_COMMAND_WR_DATA\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_COMMAND\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INTERRUPT_REGISTER_TEST\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_INTERRUPT_REGI";

const char *jerichoplus_AccessObjects_4="STER_TEST\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_COMMAND_WR_DATA\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_COMMAND\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PML_INTERRUPT_REGISTER_TEST\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CFG\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_ERRINS_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_LANE\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_WT_ERR_HIGH\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_WT_ERR_LOW\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_WT_PARITY\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_WT_PKT_LOW\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CFG\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_ERRINS_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_LANE\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_WT_ERR_HIGH\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_WT_ERR_LOW\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_WT_PARITY\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_WT_PKT_LOW\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_AFIFO_WM\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_BURST\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CAL_ACC\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CAL_INBAND_DYN\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CAL_INBAND\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CAL_OUTBAND_DYN\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CAL_OUTBAND\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CAL_WT\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CTL\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_1\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_3\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_HOLD_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_HOLD_1\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_HOLD_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_HOLD_3\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_ERRINS_1\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_ERRINS_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_ERRINS_3\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_EXT_INT_2_ND_MASK\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_EXT_INT_FORCE\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_EXT_INT_MASK\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_FCOB_RETRANSMIT_SLOT_DY\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_FCOB_RETRANSMIT_SLOT\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INT_2_ND_MASK\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INT_FORCE\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INT_MASK\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_LANE_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_METAFRAME\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_14_10\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_19_15\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_24_20\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_29_25\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_34_30\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_39_35\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_44_40\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_47_45\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_4_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_9_5\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_RETRANSMIT_CONFIG\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_RETRANSMIT_TIME_CONFIG_2\" no_read=\"1\"/>\n\
    ";

const char *jerichoplus_AccessObjects_5="    <reg name=\"ILKN_SLE_RX_RETRANSMIT_TIME_CONFIG\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_SEGMENT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_SERDES_TEST_CNTL\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_SERDES_TEST_PATTERNA\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_SERDES_TEST_PATTERNB\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_SERDES_TEST_PATTERNC\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_ACC\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_WT_BYTE_LOW\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_AFIFO_WM\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_BURST\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CAL_ACC\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CAL_INBAND_DYN\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CAL_INBAND\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CAL_OUTBAND_DYN\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CAL_OUTBAND\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CAL_WT\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CTL\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_1\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_3\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_HOLD_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_HOLD_1\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_HOLD_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_HOLD_3\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_ERRINS_1\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_ERRINS_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_ERRINS_3\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_FCOB_RETRANSMIT_SLOT_DY\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_FCOB_RETRANSMIT_SLOT\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_FIFO_CFG\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INT_2_ND_MASK\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INT_FORCE\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INT_MASK\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_LANE_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_METAFRAME\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_RATE_1\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_14_10\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_19_15\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_24_20\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_29_25\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_34_30\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_39_35\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_44_40\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_47_45\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_4_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_9_5\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_RETRANSMIT_CONFIG\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_SEGMENT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_SERDES_AFIFO_STALL_SEL\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_SERDES_TEST_CNTL\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_SERDES_TEST_PATTERNA\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_SERDES_TEST_PATTERNB\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_SERDES_TEST_PATTERNC\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_ACC\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_WT_BYTE_LOW\" no_read=\"1\"/>\n\
<!-- tr3 emulation reg=CFC_INTERRUPT_MASK_REGISTERr,value=0x55501,expected0x55555 -->\n\
        <reg name=\"CFC_INTERRUPT_MASK_REGISTER\" no_read=\"1\"/>\n\
        <reg name=\"CGM_REG_0519\" no_read=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_ECC_ERR_1B_INITIATE\" no_read=\"1\"/>\n\
        <reg name=\"MESH";

const char *jerichoplus_AccessObjects_6="_TOPOLOGY_ECC_ERR_1B_MONITOR_MEM_MASK\" no_read=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_ECC_ERR_2B_INITIATE\" no_read=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_ECC_ERR_2B_MONITOR_MEM_MASK\" no_read=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_GLOBAL_MEM_OPTIONS\" no_read=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_RESERVED_MTCP\" no_read=\"1\"/>\n\
        <reg name=\"CFC_CMIC_RX_FC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_SPI_OOB_RX_0_GEN_PFC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_SPI_OOB_RX_1_GEN_PFC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_SPI_OOB_RX_GEN_PFC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_TSC_PLL_LOCK_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_BS0_CLK_CTRL\" no_read=\"1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_BS0_CONFIG\" no_read=\"1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_BS1_CLK_CTRL\" no_read=\"1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_BS1_CONFIG\" no_read=\"1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_CH1_DMA_CURR_DESC\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_DMA_DESC1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH0_RD_DMA_CUR_HOSTMEM_WRITE_PTR\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH0_RD_DMA_HOSTMEM_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_MIIM_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_MIIM_READ_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_PCIE_IRQ_MASK0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CUR_HOSTMEM_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CUR_SBUS_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CUR_SBUSDMA_CONFIG_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CUR_SBUSDMA_CONFIG_OPCODE\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CUR_SBUSDMA_CONFIG_SBUS_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_OPCODE\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_SBUSDMA_ECCERR_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_SBUS_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SCHAN_ACK_DATA_BEAT_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SCHAN_MESSAGE0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM100\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM101\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM103\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM105\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM106\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM107\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM108\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM114\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM117\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM119\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM123\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM127\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM128\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM161\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM165\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM173\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM22\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM224";

const char *jerichoplus_AccessObjects_7="\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM50\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM51\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM52\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM55\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM56\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM61\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM62\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM65\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM66\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM68\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM69\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM72\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM76\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM78\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM79\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM80\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM81\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM84\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM89\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM9\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM90\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM93\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM102\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM104\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM105\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM108\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM109\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM111\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM113\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM116\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM119\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM123\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM125\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM128\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM161\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM22\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM224\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM30\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM32\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM33\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM36\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM38\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM39\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM45\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM48\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM49\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM52\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM53\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM61\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM64\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM7\" no_wb=\"1\"/>\n\
        <r";

const char *jerichoplus_AccessObjects_8="eg name=\"CMIC_LEDUP1_DATA_RAM76\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM78\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM79\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM9\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM93\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM103\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM105\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM110\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM111\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM112\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM116\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM120\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM123\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM126\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM128\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM189\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM197\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM209\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM217\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM22\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM224\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM32\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM39\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM40\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM44\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM47\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM53\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM57\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM60\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM61\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM62\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM64\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM71\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM72\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM73\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM77\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM79\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM81\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM88\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM9\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM94\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE13\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE14\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE16\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE17\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE18\" no_wb=\"1\"/>\n\
        <reg ";

const char *jerichoplus_AccessObjects_9="name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE19\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE20\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE21\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE9\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_13\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_14\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_16\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_17\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_18\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_19\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_20\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_21\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_22\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_24\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_25\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_26\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_27\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_28\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_29\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_30\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_31\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_32\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_9\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_PIPE_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_PIPE_COUNTERS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_GDDR_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_GDDR_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_GDDR_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_GDDR_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_GDDR_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PRBS_DATA_SEED_LSB";

const char *jerichoplus_AccessObjects_10="\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_GDDR_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_GDDR_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_GDDR_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_MON_A_THERMAL_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_MON_B_THERMAL_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_MON_C_THERMAL_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_MON_D_THERMAL_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_SW_VERSION\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_TAP_CPU_INTERFACE_DATA_OUT\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_UPI_RES_RO\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_DBG_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_DBG_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_EFMS_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_REACHABILITY_CELLS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_REG_0197\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_TOTAL_CELLS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_REG_0124\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_TRANSMITTED_CONTROL_CELLS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_TRANSMITTED_RTP_CELLS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_REG_0101\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_REG_0102\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_REG_0103\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_REG_0104\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_INBAND_HEADER\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_INBAND_PAYLOAD_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_INBAND_PAYLOAD_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_CPU_DATA_CELL_A\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_CPU_DATA_CELL_B\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_CPU_DATA_CELL_C\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_CPU_DATA_CELL_D\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_FDR_OVERFLOWS_AND_FIFOS_STATUSES_FDRA\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_FDR_OVERFLOWS_AND_FIFOS_STATUSES_FDR_B\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_016B\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_017E\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_0191\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_01A4\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_01B7\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_01CA\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_01DD\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_01F0\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_0224\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_0226\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_0244\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_0256\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_LOAD_BALANCING_SWITCH_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_FMAL_STATISTICS_OUTPUT\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_FMAL_STATISTICS_OUTPUT_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_KPCS_RX_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_LEAKY_BUCKET\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_RSF_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_IQM_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_MMU_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_DBG_LAST_KEY_";

const char *jerichoplus_AccessObjects_11="A\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_DBG_LAST_KEY_B\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_DBG_LAST_KEY_C\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_DBG_LAST_KEY_D\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_DIAGNOSTICS_LOOKUP_RESULT\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_LOOKUP_REPLY\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_REG_00FF\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LINK_LAYER_LOOKUP_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LL_MIRROR_VID_01\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LL_MIRROR_VID_23\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LL_MIRROR_VID_45\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LLR_FIFO_P_14_PIPE_FIXED_DELAY\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LLR_FIFO_P_14_PIPE_SKIP_ENTRY\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LSR_ACTION_PROFILE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LSR_ELSP_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LSR_P2P_SERVICE_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MAC_LAYER_TRAP_ARP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MAC_LAYER_TRAP_DHCP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MAC_LAYER_TRAP_ICMP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MAC_LAYER_TRAP_IGMP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MAP_NEXT_PROTOCOL_TO_FWD_CODE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MAP_VRID_TO_IP_VERSION\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MEF_L_2_CP_DROP_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MEF_L_2_CP_PEER_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MEF_L_2_CP_TRANSPARENT_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_METER_TRAFFIC_CLASS_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_ACTION_PROFILES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_EXP_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_LABEL_PROCEDURE_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_LABEL_RANGE_BASE_LIF\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_LABEL_RANGE_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_LABEL_RANGE_LOW\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_LABEL_TERMINATION_ERROR_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_SPECIAL_LABEL_PROFILE_TABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_SPECIAL_LABELS_TO_TERMINATE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MY_ARP_IP_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MY_ARP_IP_2\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MY_B_MAC_LSB_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MY_B_MAC_MC\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MY_B_MAC_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MY_MAC\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MY_TRILL_NICKNAME\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_BFD_MISCONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_BFD_OVER_IP_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_BFD_YOUR_DISCR_TO_LIF_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_COUNTER_DISABLE_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_COUNTER_INCREMENT_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_COUNTER_IN_RANGE_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_COUNTER_NOT_IN_RANGE_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_COUNTER_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_DEFAULT_ACC_MEP_PROFILES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_DEFAULT_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_DEFAULT_MP_TYPE_VECTOR\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_ETHERNET_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_IDENTIFICATION_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_IN_LIF_PROFILE_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_MP_TYPE_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_PACKET_INJECTED_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_PDU_DS_TO_PCP_0\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_PDU_DS_TO_PCP_";

const char *jerichoplus_AccessObjects_12="1\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_PDU_DS_TO_PCP_2\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OEMA_LKP_DISABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OEMB_LKP_DISABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PAR_ERR_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PBP_ACTION_PROFILES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PBP_TE_BVID_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PCP_DECODING_TABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PFC_IS_ETHERNET\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PFC_IS_IPV4\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PFC_IS_IPV6\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PFC_IS_MPLS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PFC_IS_TRILL\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PFC_IS_UD\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PROGRAM_ILLEGEL_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PROTOCOL_TRAPS_PROGRAM_SELECT\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RCVD_PACKET_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_REG_00A3\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_REG_010C\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_REG_010D\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_MIRROR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_MTCP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_0\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_0_S\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_0_T\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_1_S\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_1_T\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_2\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_2_S\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_2_T\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_3\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_3_S\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_3_T\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_4\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_4_S\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_4_T\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_SPARE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_SPARE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_SPARE_2\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_SPARE_3\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RFC_6374_FLAGS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RPF_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_SA_LOOKUP_RESULT_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_SERVICE_TYPE_VALUES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_SHARED_BFID\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_SYNC_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TCP_ACTION_PROFILES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TM_FORWARDING_OFFSET_INDEX_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TPID_ADDITIONAL_VALUES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TRAFFIC_CLASS_L_4_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TRAFFIC_CLASS_L_4_RANGE_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TRAFFIC_CLASS_TO_USER_PRIORITY\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TRILL_DEFAULT_VSI\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TT_LIF_BANK_CONTETION_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_UDP_ACTION_PROFILES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_UNDEF_PROGRAM_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASK_PROFILE_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASKS_BASE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASKS_KEY_A\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASKS_KEY_B\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VS";

const char *jerichoplus_AccessObjects_13="I_MASKS_KEY_C\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASKS_RESULT_A\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASKS_RESULT_B\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASKS_RESULT_C\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_PROFILE_TO_VSI_ASSIGNMENT_MODE_TABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_PROFILE_TO_VSI_TABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VT_LIF_BANK_CONTETION_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_FEC_POINTER_PREFIX\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_FIFOS_SKIP_ENTRY\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_FLOW_ID_PREFIX\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_GENERAL_CONFIGS_0\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_GENERAL_CONFIGS_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_INNER_ETHERNET_TERMINATION_ACTION\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MAP_0_DSCP_EXP_INDEX\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MAP_1_DSCP_EXP_INDEX\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MPLS_DUMMY_LIF\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MPLS_ENH_DUMMY_LIF_TERMINATION_PROFILE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MPLS_ENH_EXCLUDE_SPECIAL_LABEL_BIT_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MPLS_ILLEGAL_LABEL_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MPLS_ILLEGAL_RSRVD_LABEL_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MPLS_LABEL_RANGE_PROFILE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MPLS_TERMINATE_FIRST_LABEL_BIT_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAPS_ENCOUNTERED\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_0\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_10\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_2\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_3\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_4\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_5\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_6\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_8\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_9\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_ERR_1B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_ERR_2B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_INTERRUPT_REGISTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ENABLE_INTERLAKEN\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ERROR_INITIATION_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_GLOBAL_MEM_OPTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_GTIMER_TRIGGER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_FC_OOB_CONF\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_GEN_CREDITS_BURST_FROM_SERDES\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_INVERT_POLARITY_SIGNALS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_OVER_FABRIC\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_REVERT_SERDES_DATA_ORDER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_RX_0_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_RX_1_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_RX_RETRANS_FSM_CLKS_IN_STATE_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_RX_RETRANS_FSM_ENTER_STATE_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_RX_RETRANS_FSM_STATE_TO_MONITOR\" no";

const char *jerichoplus_AccessObjects_14="_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_RX_RETRANSMIT_DEBUG_INFORMATION\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_TX_0_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_TX_1_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_TX_CONF\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_COMMAND_DATA_INCREMENT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_COMMAND_WIDE_MEM\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_WR_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INTERRUPT_MASK_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_PAR_ERR_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_MIRROR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_MTCP\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_0\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_0_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_0_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_1\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_1_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_1_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_2_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_2_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_3_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_3_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_4\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_4_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_4_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_SPARE_0\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_SPARE_1\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_SPARE_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_SPARE_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESET_WRAP_WITHOUT_ILKN_PORTS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RX_BYTES_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RX_ERR_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RX_FRAMELOCK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RX_ILKN_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RX_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TRANSMIT_RETRANSMIT_DEBUG\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TX_BYTES_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TX_ERR_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TX_ILKN_0_FLUSHED_PACKETS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TX_ILKN_1_FLUSHED_PACKETS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TX_ILKN_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TX_ILKN_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TX_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_ERR_1B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_ERR_2B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=";

const char *jerichoplus_AccessObjects_15="\"ILKN_PML_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_INTERRUPT_REGISTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ENABLE_INTERLAKEN\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ERROR_INITIATION_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_GLOBAL_MEM_OPTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_GTIMER_TRIGGER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_FC_OOB_CONF\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_GEN_CREDITS_BURST_FROM_SERDES\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_INVERT_POLARITY_SIGNALS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_OVER_FABRIC\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_REVERT_SERDES_DATA_ORDER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_RX_0_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_RX_1_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_RX_RETRANS_FSM_CLKS_IN_STATE_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_RX_RETRANS_FSM_ENTER_STATE_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_RX_RETRANS_FSM_STATE_TO_MONITOR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_RX_RETRANSMIT_DEBUG_INFORMATION\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_TX_0_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_TX_1_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_TX_CONF\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_COMMAND_DATA_INCREMENT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_COMMAND_WIDE_MEM\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_WR_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INTERRUPT_MASK_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_PAR_ERR_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_MIRROR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_MTCP\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_0\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_0_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_0_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_1\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_1_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_1_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_2_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_2_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_3_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_3_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_4\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_4_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_4_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_SPARE_0\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_SPARE_1\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_SPARE_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_SPARE_3\" no_wb=\"1\"/>\n\
        <reg name=";

const char *jerichoplus_AccessObjects_16="\"ILKN_PML_RESET_WRAP_WITHOUT_ILKN_PORTS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RX_BYTES_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RX_ERR_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RX_FRAMELOCK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RX_ILKN_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RX_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TRANSMIT_RETRANSMIT_DEBUG\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TX_BYTES_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TX_ERR_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TX_ILKN_0_FLUSHED_PACKETS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TX_ILKN_1_FLUSHED_PACKETS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TX_ILKN_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TX_ILKN_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TX_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_ALIGN\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_BADCTL_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_BADCTL_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CAL_RD\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CDR_CNT_FILL\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CDR_CNT_FILL_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CDR_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CRC_32_CNT_FILL\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CRC_32_CNT_FILL_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CRC_32_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CRC_32_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DAT_AFIFO_CORR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DAT_AFIFO_CORR_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DAT_AFIFO_OFLW_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DAT_AFIFO_OFLW_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DAT_AFIFO_UNCORR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DAT_AFIFO_UNCORR_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_OBS_0\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_OBS_1\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_OBS_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_OBS_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DSKW_FIFO_CORR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DSKW_FIFO_CORR_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DSKW_FIFO_UNCORR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DSKW_FIFO_UNCORR_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_EXT_INT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_EXT_INT_2_ND\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INFO\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INFO_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INFO_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INT_2_ND\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_MF_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_MF_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_PIPE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_SCRAM_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_SCRAM_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_FILL\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_PARITY\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_RD_BYTE_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_RD_BYTE_LOW\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_RD_ERR_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_RD_ERR_LOW\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_RD_FLAG\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX";

const char *jerichoplus_AccessObjects_17="_STATS_RD_PARITY\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_RD_PKT_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_RD_PKT_LOW\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_WT_BYTE_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_WT_PKT_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATUS_MSG\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATUS_MSG_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_WRD_SYNC\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_WRD_SYNC_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_WRD_SYNC_CHG\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_WRD_SYNC_CHG_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_WRD_SYNC_CNT_FILL\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_WRD_SYNC_CNT_FILL_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CAL_RD\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_CORR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_CORR_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_OFLW_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_OFLW_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_UFLW_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_UFLW_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_UNCORR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_UNCORR_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_OBS_0\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_OBS_1\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_OBS_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_OBS_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INFO\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INFO_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INFO_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INT_2_ND\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_MSG\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_MSG_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_PIPE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_RATE_0\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_FILL\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_PARITY\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_BYTE_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_BYTE_LOW\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_ERR_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_ERR_LOW\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_FLAG\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_PARITY\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_PKT_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_PKT_LOW\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_WT_BYTE_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_WT_PKT_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ACTIVE_PUSH_QUEUE_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ACTIVE_QUEUE_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_AUTO_CREDIT_MECHANISM_FIRST_QUEUE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_AUTO_CREDIT_MECHANISM_LAST_QUEUE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_AUTO_CREDIT_MECHANISM_RATE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_BFMC_CLASS_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_BFMC_SHAPER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CAPTURE_QUEUE_DESCRIPTOR\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CAPTURE_QUEUE_DESCRIPTOR_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_BALANCE_RESOLUTION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_FABRIC_LATENCY_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_FABRIC_LATENCY_COUNTER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_OVERFLOW_Q";

const char *jerichoplus_AccessObjects_18="UEUE_NUM\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_VALUE_SELECT_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_WATCHDOG_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_WATCHDOG_CURRENT_TIME\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CR_FLW_ID_VERIFY_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CR_FLW_ID_VERIFY_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CR_FLW_ID_VERIFY_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CR_WD_BOTTOM_Q\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CRWD_EVENT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CR_WD_TOP_Q\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DELETED_CREDIT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DEL_QUEUE_NUMBER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DEQ_CMD_BYTE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DEQ_CMD_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DEQ_CMD_TIMEOUT_QUEUE_NUM\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DEQ_COMMAND_CREDIT_ADJUST\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DEQ_COMMAND_TIMEOUT_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_BYTES_CNT_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_BYTES_CNT_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_BYTES_CNT_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_BYTES_CNT_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_BYTES_CNT_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_BYTES_CNT_5\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_DEPTH_CONFIG_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_DEPTH_CONFIG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_DEPTH_CONFIG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_DEPTH_CONFIG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_DEPTH_CONFIG_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_DEPTH_CONFIG_5\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_EIR_FC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_ID_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_MAX_OCCUPANCY_HP\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_MAX_OCCUPANCY_LP\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_QUEUE_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_SCHEDULING_CONFIG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_SCHEDULING_CONFIG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_SCHEDULING_CONFIG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_STATUS_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_STATUS_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_STATUS_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_STATUS_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_STATUS_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_STATUS_5\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_ERR_1B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_ERR_2B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_INTERRUPT_REGISTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_BYTE_FLOW_CONTROL_TH_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_BYTE_FLOW_CONTROL_TH_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_BYTE_FLOW_CONTROL_TH_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_BYTE_FLOW_CONTROL_TH_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_BYTE_FLOW_CONTROL_TH_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_CREDIT_REJECT_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_CREDIT_REJECT_FLOW_CONTROL_TH_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_CREDIT_REJECT_FLOW_CONTROL_TH_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_CREDIT_REJECT_FLOW_CONTROL_TH_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_CREDIT_REJECT_FLOW_CONTROL_TH_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_CREDIT_REJECT_FLOW_CONTROL_TH_SEL\" no_wb=\"1";

const char *jerichoplus_AccessObjects_19="\"/>\n\
        <reg name=\"IPS_EIR_REJ_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EMPTY_DQCQ_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ENQ_BLOCK_OVERFLOW_QNUM\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ERROR_INITIATION_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FCR_CREDIT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FLOW_CONTROL_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FLOW_CONTROL_COUNT_SELECT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FLOW_CONTROL_INDICATION_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FLOW_CONTROL_INDICATION_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FLOW_STATUS_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FLOW_STATUS_FILTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_CLASS_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_CREDIT_CNT_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_CREDIT_CNT_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_CREDIT_CNT_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_CREDIT_COUNTER_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_CREDIT_FLOW_CONTROL_THRESHOLD_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_CREDIT_FLOW_CONTROL_THRESHOLD_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_DQCQ_FLOW_CONTROL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_RETURN_CREDIT_BFMC\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_RETURN_CREDIT_GFMC\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_SHAPER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_TOP_MAX_BURST_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMS_DELAY_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMS_DELAY_COUNTER_CONFIGS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMS_FLOW_STATUS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMS_FSM_STAMP_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMS_MAX_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMS_PARAMETERS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSM_ARBITER_SN\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSM_ON_MESSAGE_SHAPER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSMRQ_DELAY_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSMRQ_DELAY_COUNTER_CONFIGS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSMRQ_FLOW_STATUS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSMRQ_MAX_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSMRQ_REQ_QUEUES\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSMRQ_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GFMC_SHAPER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_CREDIT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_DQCQ_MAP_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_DQCQ_MAP_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_FLOW_STATUS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_GENERAL_CFG_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_IQM_REPORT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_MEM_OPTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GTIMER_TRIGGER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INDIRECT_COMMAND_DATA_INCREMENT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INDIRECT_COMMAND_WIDE_MEM\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INGRESS_SHAPE_DEQ_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INGRESS_SHAPE_SCHEDULER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INS_CREDIT_FABRIC_LATENCY_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INS_FMS_DELAY_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INS_FSMRQ_DELAY_COUNTER\" no_wb=\"1\"/>";

const char *jerichoplus_AccessObjects_20="\n\
        <reg name=\"IPS_INTERDIGITATED_MODE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INTERRUPT_MASK_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INT_LP_DQCQ_FC_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INT_LP_DQCQ_FC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IPS_CREDIT_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IPS_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IPS_REG_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IPS_REG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IPS_REG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IPS_REG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IPT_FLOW_CONTROL_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IQM_NRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IQM_REPORT_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IS_CREDIT_FLOW_CONTROL_THRESHOLD\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_LOST_CREDIT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_LOST_CREDIT_QUEUE_NUMBER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MANUAL_QUEUE_OPERATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MANUAL_QUEUE_OPERATION_QUEUE_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MASKED_IQM_EVENT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_ACTIVE_QUEUE_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_CR_BAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_CR_BAL_QUEUE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_DEQ_COMMAND_CREDIT_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_DEQ_COMMAND_CREDIT_CONFIG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_DEQ_COMMAND_CREDIT_SELECTION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_DEQ_COMMAND_DQCQ_BASED_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_DQCQ_QUEUE_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_FSMRQ_REQ_QUEUES\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_PORT_QUEUE_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MIN_CR_BAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MIN_CR_BAL_QUEUE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ONE_PACKET_DEQ_LIMIT_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ONE_PKT_DEQ_DISABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ONE_PKT_DEQ_LIMIT_CONFIG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ONE_PKT_DEQ_LIMIT_CONFIG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ONE_PKT_DEQ_LIMIT_QUEUE_TYPE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_OPDL_HP_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_OPDL_LP_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_OPDL_REJ_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_OVERFLOW_DQCQ_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_PROGRAMMABLE_IQM_REPORT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_PUSH_QUEUE_TYPES_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_QTYPE_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_QUEUE_NUM_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_QUEUE_NUM_FILTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_REJ_CREDITS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RESERVED_MIRROR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RESERVED_MTCP\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RESERVED_SPARE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RESERVED_SPARE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RESERVED_SPARE_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RESERVED_SPARE_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RETURNED_CREDIT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_STORED_CREDITS_USAGE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_SYSTEM_RED_AGING_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_CREDIT_ARBITER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_CREDIT_ARBITER_DEBUG\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_CREDIT_ARBITER_DROPS_CNT\" no_wb=\"1\"/>\n\
        <r";

const char *jerichoplus_AccessObjects_21="eg name=\"IPST_CREDIT_ARBITER_EIR_REJECT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_CREDIT_ARBITER_IPS_0_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_CREDIT_ARBITER_IPS_1_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_CREDIT_CONFIG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_CREDIT_MSG_ERROR\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_AVERAGE\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_HIST_BIN_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_HIST_BIN_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_HIST_BIN_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_HIST_BIN_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_HIST_BIN_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_HIST_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_HIST_VALID\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_MIN_MAX\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_AVERAGE\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_HIST_BIN_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_HIST_BIN_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_HIST_BIN_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_HIST_BIN_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_HIST_BIN_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_HIST_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_HIST_VALID\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_MIN_MAX\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_CONFIG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_LATENCY_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_LATENCY_FSM_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_LATENCY_FSM_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_LATENCY_FSM_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_LATENCY_STATUS_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_LATENCY_STATUS_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_ERR_1B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_ERR_2B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_INTERRUPT_REGISTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_EIR_CREDIT_ARBITER_DROPS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ERROR_INITIATION_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FCT_NRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FMC_IPS_WFQ_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FMC_TOP_SHAPER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_ARBITER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_GEN_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_GEN_CONFIG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_GEN_CONFIG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_GEN_CONFIG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_GEN_CONFIG_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_GEN_CONFIG_5\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_GEN_CONFIG_6\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_IPS_0_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_IPS_1_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GLOBAL_FMC_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GLOBAL_FMC_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GLOBAL_ISP_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GLOBAL_ISP_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GLOBAL_MEM_OPTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GTIMER_TRIGGER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_TIME_IN_NORM\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_TIME_IN_SLOW\" no_wb=\"1\"/>\n\
        <reg name=\"";

const char *jerichoplus_AccessObjects_22="IPST_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INDIRECT_COMMAND_DATA_INCREMENT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INDIRECT_COMMAND_WIDE_MEM\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INTERRUPT_MASK_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_IRR_FLOW_CONTROL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_MIRROR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_MTCP\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_0_S\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_0_T\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_1_S\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_1_T\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_2_S\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_2_T\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_3_S\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_3_T\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_4_S\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_4_T\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_SPARE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_SPARE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_SPARE_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_SPARE_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ARAD_PACKETS_FORMAT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_BIG_LAT_PKTS_CNTR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CFG_BYTE_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CFG_BYTE_CNT_SRC_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CFG_EVENT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CFG_EVENT_CNT_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CLOS_COMMON_SHAPERS_FC_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_CONTORL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_ETHER_TYPE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_EXTERNAL_PP_SAMPLING_DATA_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_FTMH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_FTMH_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_FTMH_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_FTMH_DSP_EXT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_FTMH_LB_EXT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_FTMH_STACK_EXT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_GENERATED_PACKET_ACTUAL_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_INGRESS_VLAN_EDIT_CMD_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_MAC_SA\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_PDU\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_PDU_CN_TAG\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_PDU_CPID_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_PPH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_PPHFHEI\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_PPH_INLIF\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_PPH_VSI\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_COMMON_SHAPERS_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_COMMON_SHAPERS_DCR_FACTOR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_COMMON_SHAPERS_DECIDE_ON_EOBST\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_COMMON_SHAPERS_DELAY\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_COMMON_SHAPERS_MAX_CREDIT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_COMMON_SH_DELAY_JITTER";

const char *jerichoplus_AccessObjects_23="\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CPU_D_BUFF_DELETE_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CPU_D_BUFF_RELEASE_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CPU_DEL_BUFF_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CPU_REL_BUFF_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_BUFF_FIFO_FULL_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_DEL_BUFF_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_DELETED_BUFFERS_FIFO_HEAD\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_DELETED_BUFFERS_FIFO_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERROR_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERROR_D_BUFF_DELETE_CONFIGS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_RATE_CONFIGURATION_REGISTER_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_RATE_CONFIGURATION_REGISTER_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_RATE_WEIGHT_DEBUG\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_WEIGHT_CONFIGURATION_REGISTER_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_WEIGHT_CONFIGURATION_REGISTER_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRPS_LATENCY_PTR_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DATA_QUEUE_EGQ_THRESHOLD\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DEBUG_CONTROLS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DELETED_CNM_PKTS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DELETED_LAT_PKTS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DESTINATION_ID_FORMAT_TO_FABRIC\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_0_DQCQ_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_0_EIR_CRDT_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_0_MAX_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_0_MC_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_0_START\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_1_DQCQ_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_1_EIR_CRDT_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_1_MAX_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_1_MC_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_1_START\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DTQ_0_DQCF_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DTQ_1_DQCF_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DTQ_DQCF_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DTQ_MAX_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DTQ_START\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DTQ_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_ERR_1B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_ERR_2B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_INTERRUPT_REGISTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_0_PKT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_0_TXQ_RD_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_0_TXQ_WR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_1_PKT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_1_TXQ_RD_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_1_TXQ_WR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_2_DQCF_FC_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_SKIP_ADDRESS_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_TX_IRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ENQ_0_PKT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ENQ_1_PKT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ERROR_INITIATION_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_0_PKT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_1_PKT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_CTRL_IRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_NUM_LINKS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_NUM_LINKS_S";

const char *jerichoplus_AccessObjects_24="TATUS_MAX_VAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_NUM_LINKS_STATUS_MIN_VAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_QNUM_CNT_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_SKIP_ADDRESS_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_TXQ_RD_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_TXQ_WR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_MAX_OCC_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_MAX_OCC_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_MAX_OCC_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_MAX_OCC_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_MAX_OCC_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_MAX_OCC_5\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_STATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_STATE_STICKY\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FLIPPED_LAT_PKTS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FMC_FC_STATUS_VEC\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_BACKOFF_CS_WEIGHTS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_BACKOFF_MASK_LUT_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_BACKOFF_MASK_LUT_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_BACKOFF_MASK_LUT_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_BACKOFF_RANGE_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_BKFF_LEVEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_FLOW_CONTROL_TO_DTQ_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_LEAKY_BUCKET_CONFIGURATION_REGISTER_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_LEAKY_BUCKET_CONFIGURATION_REGISTER_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_LEAKY_BUCKET_CONFIGURATION_REGISTER_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_LKY_MAX_OC_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_DQCQ_MAP_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_DQCQ_MAP_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_FULL_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_FULL_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_MEM_OPTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_MINI_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_MINI_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_OCB_BUF_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_OCB_BUF_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_SYS_HEADER_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GTIMER_TRIGGER\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INDIRECT_COMMAND_DATA_INCREMENT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INDIRECT_COMMAND_WIDE_MEM\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INTERRUPT_MASK_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_2_IPS_FC_STATUS_VEC\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_2_IPS_FC_STATUS_VEC_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_ENABLES\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_EOB_FDT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_FC_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_FC_CNT_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_FMC_IPS_FC_MAP_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_FMC_IPS_FC_MAP_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_INTRNL_FMC_FC_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_0_DTQ_WRAP_BURST_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_1_DTQ_WRAP_BURST_COUNTERS\" no_wb=\"1\"/>\n\
        <re";

const char *jerichoplus_AccessObjects_25="g name=\"IPT_IQM_CLOS_SHAPERS_FC_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_DQCF_STOP_ONLY_AT_EOB\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_DTQ_2_DQCF_FC_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_LAST_SCH_BUFFER\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_MC_TRAFFIC_JITTER_SHAPER_10\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_MC_TRAFFIC_JITTER_SHAPER_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_MC_TRAFFIC_JITTER_SHAPER_9\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_MESH_SHAPERS_FC_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPER_10_SLOW_START_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPER_10_SLOW_START_DELAY\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPER_4_SLOW_START_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPER_4_SLOW_START_DELAY\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPER_9_SLOW_START_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPER_9_SLOW_START_DELAY\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPERS_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPERS_DCR_FACTOR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPERS_DECIDE_ON_EOBST\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPERS_DELAY\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPERS_MAX_CREDIT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SLOW_START_CFG_TIMER_PERIOD\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_TX_IRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_TX_NIRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_WFQ_DEFAULT_PKT_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_WFQ_MASK_RD_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_WFQ_WEIGHTS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IS_FULL_PKT_SNOOP_MIRROR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MAPPING_QUEUE_TYPE_TO_MIRROR_PACKET\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MAPPING_QUEUE_TYPE_TO_SNOOP_PACKET\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MAPPING_QUEUE_TYPE_TO_TDM_PACKET\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MAX_LATENCY_1588_PKT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MAX_LATENCY_CRPS_FIFOS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MESH_COMMON_SHAPERS_FC_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MIX_MOP_DESC_CNTXTS_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MIX_MOP_DESC_CNTXTS_START\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MIX_MOP_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MIX_OCB_REQ_CNTXTS_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MIX_OCB_REQ_CNTXTS_START\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MIX_OCB_RET_DATA_CNTXTS_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MIX_OCB_RET_DATA_CNTXTS_START\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MMU_TXI_IRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_OCB_MOP_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_OCB_TXI_IRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ONE_PLUS_ONE_PORT_PROTECTION\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_PACKET_LATENCY_FORMAT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_PACKET_LATENCY_MEASURE_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_PAR_ERR_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_PKT_LST_RD_DBUFF\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_PRIORITIZER_WFQ_CFGS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_QNUM_CNT_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_RESERVED_MIRROR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_RESERVED_MTCP\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_RESERVED_SPARE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_RESERVED_SPARE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_RESERVED_SPARE_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_RESERVED_SPARE_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_SCHEDULING_GENERAL_CONFIGS\" no_wb=";

const char *jerichoplus_AccessObjects_26="\"1\"/>\n\
        <reg name=\"IPT_STAMPING_FABRIC_HEADER_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_STAMPING_FTMH_OUTLIF_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_STAMPING_USR_DEF_OUTLIF_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_BDB_DYN_SIZE_RJCT_TH_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_BURST_SETTINGS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_CNI_PACKET_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_CNM_PACKET_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_CP_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_CP_QUEUES_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DEQ_INTERNAL_SETTING\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DEQUEUE_BYTE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DEQUEUE_DELETED_PACKET_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DEQUEUE_ISP_PACKET_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DEQUEUE_PACKET_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DRAM_BUFF_DYN_SIZE_RJCT_TH_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DRAM_DYN_SIZE_RJCT_TH_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DRAM_ELIGIBLE_RJCT_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DRAM_REJECT_STATE\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DYNAMIC_BDBS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DYNAMIC_BUFFER_BDS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DYNAMIC_BYTE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DYNAMIC_OCB_BUFFER_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DYN_REJECT_PACKET_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ECC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ECC_INTERRUPT_REGISTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ENQUEUE_BYTE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ENQUEUE_DISCARDED_PACKET_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ENQUEUE_PACKET_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ERROR_INITIATION_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FLOW_CONTROL_CONFIGURATION_FULL_MC_D_BS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FLOW_CONTROL_CONFIGURATION_MINI_MC_D_BS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_BDB_MINIMUM_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_BDB_RANGE_VALUES\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_BDB_THRESHOLD\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_BD_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_FULL_MULTICAST_DBUFF_RANGE_VALUES\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_FULL_MULTICAST_DBUFFS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_FULL_MULTICAST_DBUFFS_MINIMUM_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_FULL_MULTICAST_DBUFF_THRESHOLD\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_MNMC_DBUFF_RANGE_VALUES\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_MNMC_DBUFFS_MINIMUM_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_OCB_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_OCB_MINIMUM_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_OCB_RANGE_VALUES\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_OCB_THRESHOLD\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_U_MNMC_DBUFFS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_VOQ_DRAM_DYNAMIC_MINIMAL_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_VOQ_OCB_DYNAMIC_MINIMAL_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FR_OCB_PRM_SEL_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FR_RSRC_DYN_TH_SETTINGS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FULL_USER_COUNT_START_INDEX\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GENERAL_FLOW_CONTROL_CONFIGURATION_BDB\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GENERAL_FLOW_CONTROL_";

const char *jerichoplus_AccessObjects_27="CONFIGURATION_OCB\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GENERAL_REJECT_CONFIGURATION_BD_BS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GENERAL_REJECT_CONFIGURATION_B_DS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GLBL_MIX_MAX_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GLOBAL_FLOW_CONTROL_STATE\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GLOBAL_GENERAL_CFG_4\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GLOBAL_MEM_OPTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GLOBAL_REJECT_STATE\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GLOBAL_RESOURCE_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GTIMER_TRIGGER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INDIRECT_COMMAND_DATA_INCREMENT\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INDIRECT_COMMAND_WIDE_MEM\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_FMQ_TC_0_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_FMQ_TC_1_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_FMQ_TC_2_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_FMQ_TC_3_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_VOQ_TC_0_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_VOQ_TC_1_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_VOQ_TC_2_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_VOQ_TC_3_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERNAL_FIFOS_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERRUPT_MASK_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_IQM_CNT_CMD_CONFIG_A\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_IQM_CNT_CMD_CONFIG_B\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_IQM_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_IQM_INIT\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_IRPP_CNT_CMD_CONFIG_A\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_IRPP_CNT_CMD_CONFIG_B\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_LST_PDM_READ_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_MIX_SHRD_POOL_0_RSRC_FC_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_MIX_SHRD_POOL_0_RSRC_RJCT_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_MIX_SHRD_POOL_1_RSRC_FC_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_MIX_SHRD_POOL_1_RSRC_RJCT_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCB_DYN_SIZE_RJCT_TH_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCB_SHRD_POOL_0_RSRC_FC_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCB_SHRD_POOL_0_RSRC_RJCT_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCB_SHRD_POOL_1_RSRC_FC_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCB_SHRD_POOL_1_RSRC_RJCT_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCCUPIED_BDB_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCCUPIED_BD_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCCUPIED_MNMC_DBUFFS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_PACKET_QUEUES_CATEGORIES\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_QDC_TAG_CTRL_DBG\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_FDT_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_IDR_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_IHP_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_OAMP_TX_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_IQM_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_IS_IQM_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_MESH_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01A4\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01A5\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01A6\" no_wb=\"1\"/>\n";

const char *jerichoplus_AccessObjects_28="\
        <reg name=\"MESH_TOPOLOGY_REG_01A7\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01A8\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01A9\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01AA\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01AB\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01B4\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01C0\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ILKN_TX_GEN_LLFC_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_TXI_PIPE_0_NOT_READY\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_TXI_PIPE_1_NOT_READY\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_TXI_TDM_NOT_READY\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_LAST_RD_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_LAST_RD_BANK\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_LAST_RD_DBUFF_POINTER\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_RD_ADDR_FIFO_ALMOST_FULL_BANK\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_INTERRUPT_REGISTER_TWO\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_MASTER_JR_TO_AR_TRANSLATION_ERR_EVENT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_SLAVE_JR_TO_AR_TRANSLATION_ERR_EVENT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_ATTEMPT_TO_ACTIVATE_BAD_FLOW_PARAMS\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_DBG_DVS_RCI_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_DBG_SMP_MESSAGE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INCORRECT_STATUS_MESSAGE\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_LAST_FLOW_RESTART_EVENT\" no_wb=\"1\"/>\n\
        <reg name=\"TERR\" no_wb=\"1\"/>\n\
        <reg name=\"BRDC_FMAC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"BRDC_FSRD_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_I2CM_SMBUS_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DMU_PCU_IPROC_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCBROADCAST_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"GRFCS\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
   ";

const char *jerichoplus_AccessObjects_29="     <reg name=\"IHB_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INFO\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_REVISION\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_MESH_INTERRUPTS\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"R64\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_HOSTMEM_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_HOSTMEM_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_HOSTMEM_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_IRR_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_DIAGNOSTICS\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_FC_ILKN\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
";

const char *jerichoplus_AccessObjects_30="        <reg name=\"OLP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ESEM_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_GLEM_MANAGEMENT_UNIT_FAILURE\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_GLEM_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_CONTROL_CELL_FIFO_BUFFER\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_OCB_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_DIAGNOSTICS_READ_RESULT\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_FC_ILKN\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_REMOTE_MEP_EXACT_MATCH_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMA_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMB_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_REG_0169\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_SCL_SMP_MESSAGES\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_DIAGNOSTICS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_CFC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ILKN_0_MUB_TX_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ILKN_1_MUB_TX_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ILKN_2_MUB_TX_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ILKN_3_MUB_TX_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ILKN_4_MUB_TX_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ILKN_5_MUB_TX_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ILKN_TX_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_NIF_AF_FC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_NIF_MUB_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_OOB_RX_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_RESERVED_MT";

const char *jerichoplus_AccessObjects_31="CD\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CGM_DYN_TH_DEBUG\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CGM_MAP_TC_TO_SP\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CGM_MC_PD_TC_FC_TH\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_DB_SERVICE_POOL_MAXIMUM_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_GLOBAL_DB_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_GLOBAL_FLOW_CONTROL_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_GLOBAL_PD_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_MULTICAST_FLOW_CONTROL_PER_TC_THREHOSL\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_MULTICAST_RESERVED_RESOURCES\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_MULTICAST_RESERVED_RESOURCES_PER_CLASS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_PD_SERVICE_POOL_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_SERVICE_POOL_0_RESERVED_DATA_BUFFERS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_SERVICE_POOL_0_RESERVED_PACKET_DESCRIPTORS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_SERVICE_POOL_1_RESERVED_DATA_BUFFERS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_SERVICE_POOL_1_RESERVED_PACKET_DESCRIPTORS\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2ECC_DATA_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2ECC_DATA_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2ECC_MODULE_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2ECC_MODULE_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2E_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2EFC_DATA_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2EFC_DATA_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2EFC_MODULE_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2EFC_MODULE_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_ECC_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_ECC_FORCE_DOUBLE_BIT_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_MEM_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_PAUSE_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_PFC_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_RX_LSS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_RX_MAX_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_TX_CRC_CORRUPT_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_TX_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_TXFIFO_CELL_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_VERSION_ID\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_EEE_DURATION_TIMER_PULSE\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_ENABLE_REG\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_FAULT_LINK_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_MAC_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_MAC_RSV_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_MODE_REG\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_SBUS_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_XGXS0_CTRL_REG\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_XGXS_COUNTER_MODE\" no_wb=\"1\"/>\n\
        <reg name=\"CLP_REG_2022300\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_CH0_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_CH1_COS_CTRL_RX_0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_CH1_COS_CTRL_RX_1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_CH1_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_CH2_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_CH3_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_DMA_STAT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_DMA_STAT_CLR\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH0_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH0_RD_DMA_HOSTMEM_THRESHOLD\" no_wb=\"1\"/>\n\
        <reg name=";

const char *jerichoplus_AccessObjects_32="\"CMIC_CMC0_FIFO_CH0_RD_DMA_OPCODE\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH0_RD_DMA_SBUS_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH0_RD_DMA_STAT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH1_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH2_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH3_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_HOSTMEM_ADDR_REMAP_0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_HOSTMEM_ADDR_REMAP_1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_HOSTMEM_ADDR_REMAP_2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_HOSTMEM_ADDR_REMAP_3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_IRQ_STAT0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_IRQ_STAT2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_MIIM_PARAM\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_PCIE_IRQ_MASK2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_PCIE_IRQ_MASK3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_PCIE_IRQ_MASK4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_PCIE_IRQ_MASK5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_PCIE_IRQ_MASK6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CUR_SBUSDMA_CONFIG_HOSTMEM_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_HOSTMEM_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_ITER_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_SBUSDMA_DEBUG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_HOSTMEM_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_SBUS_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_HOSTMEM_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_OPCODE\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_SBUS_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_HOSTMEM_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_ITER_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_OPCODE\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_SBUSDMA_DEBUG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_SBUSDMA_ECCERR_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_SBUS_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH2_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH2_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH2_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SCHAN_MESSAGE7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SCHAN_MESSAGE8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_CH0_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_CH1_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_CH2_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_CH3_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_FIFO_CH0_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_FIFO_CH1_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_FIFO_CH2_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg nam";

const char *jerichoplus_AccessObjects_33="e=\"CMIC_CMC1_FIFO_CH3_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_IRQ_STAT2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH0_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH0_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH0_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH1_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH1_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH2_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH2_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH2_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_CH0_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_CH1_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_CH2_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_CH3_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_FIFO_CH0_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_FIFO_CH1_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_FIFO_CH2_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_FIFO_CH3_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_IRQ_STAT2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH0_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH0_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH0_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH1_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH1_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH2_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH2_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH2_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_COMMON_STRAP_STATUS_0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_DEV_REV_ID\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_GP_DATA_IN\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_GP_INIT_VAL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_CLK_DIV\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_CLK_PARAMS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM30\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM31\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM32\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM33\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM34\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM35\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM36\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM37\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM38\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM39\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM40\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM41\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM42\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM43\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM44\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM45\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM46\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM47\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM48\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM49\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PORT_ORDER_REMAP_0_3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PORT_ORDER_RE";

const char *jerichoplus_AccessObjects_34="MAP_12_15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PORT_ORDER_REMAP_16_19\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PORT_ORDER_REMAP_20_23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PORT_ORDER_REMAP_4_7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PORT_ORDER_REMAP_8_11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM13\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM14\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM16\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM17\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM18\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM19\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM20\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM21\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM22\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM24\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM25\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM26\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM27\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM28\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM29\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM31\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM32\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM33\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM34\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM35\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM36\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM37\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM38\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM39\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM40\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM41\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM42\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM43\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM44\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM45\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM46\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM47\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM48\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM49\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM50\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM51\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM52\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM53\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM54\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM55\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM57\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM58\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM59\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM60\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM61";

const char *jerichoplus_AccessObjects_35="\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM62\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM63\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM64\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM65\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM9\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_CLK_DIV\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_CLK_PARAMS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM80\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM81\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM82\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM83\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM84\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM85\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM86\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM87\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM88\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM89\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PORT_ORDER_REMAP_0_3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PORT_ORDER_REMAP_12_15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PORT_ORDER_REMAP_16_19\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PORT_ORDER_REMAP_20_23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PORT_ORDER_REMAP_4_7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PORT_ORDER_REMAP_8_11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM13\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM14\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM16\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM17\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM18\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM19\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM20\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM21\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM22\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM24\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM25\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM26\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM27\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM28\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM29\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM31\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM32\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM33\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM34\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM35\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM36\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM37\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM38\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROG";

const char *jerichoplus_AccessObjects_36="RAM_RAM39\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM40\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM41\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM42\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM43\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM44\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM45\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM46\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM47\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM48\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM49\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM50\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM51\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM52\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM53\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM54\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM55\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM57\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM58\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM59\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM60\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM61\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM62\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM63\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM64\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM65\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM9\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_CLK_DIV\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_CLK_PARAMS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PORT_ORDER_REMAP_0_3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PORT_ORDER_REMAP_12_15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PORT_ORDER_REMAP_16_19\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PORT_ORDER_REMAP_20_23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PORT_ORDER_REMAP_4_7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PORT_ORDER_REMAP_8_11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM13\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM14\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM16\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM17\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM18\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM19\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM20\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM21\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM22\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM24\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM25\" no_wb=\"1\"/";

const char *jerichoplus_AccessObjects_37=">\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM26\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM27\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM28\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM29\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM31\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM32\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM33\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM34\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM35\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM36\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM37\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM38\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM39\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM40\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM41\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM42\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM43\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM44\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM45\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM46\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM47\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM48\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM49\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM50\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM51\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM52\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM53\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM54\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM55\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM57\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM58\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM59\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM60\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM61\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM62\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM63\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM64\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM65\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM9\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_CLR_SCAN_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_INT_SEL_MAP_0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_INT_SEL_MAP_1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_INT_SEL_MAP_2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_INT_SEL_MAP_3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_INT_SEL_MAP_4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_INT_SEL_MAP_5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_SCAN_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MISC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_PCIE_USERIF_PURGE_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_RATE_ADJUST_EXT_MDIO\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_RATE_ADJUST_INT_MDIO\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_RPE_IRQ_STAT2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_RXBUF_EPINTF_RELEASE_ALL_CREDITS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_0_7\" no_wb=\"1\"/>\n\
        ";

const char *jerichoplus_AccessObjects_38="<reg name=\"CMIC_SBUS_RING_MAP_104_111\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_112_119\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_120_127\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_16_23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_24_31\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_32_39\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_40_47\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_48_55\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_56_63\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_64_71\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_72_79\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_80_87\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_8_15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_88_95\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_96_103\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_TIMEOUT\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_CNT_SRC_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_CNT_SRC_GROUP_SIZES\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_DO_NOT_COUNT_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_GENERAL_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_INIT_ON\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_PREFETCH_TIMER_PERIOD_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_PREFETCH_TIMERS_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_THRESHOLDS_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_EGQ_0_OFFSET_BMAP_A\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_IQM_0_OFFSET_BMAP_A\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_IRPP_0_OFFSET_BMAP_A\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_IRPP_0_OFFSET_BMAP_B\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        ";

const char *jerichoplus_AccessObjects_39="<reg name=\"DRCA_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DPRC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DQ_BYTE_1_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_MR_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_MR_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_MR_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_SPECIAL_FEATURES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DPRC_ENABLERS\" no_wb=\"1\"/";

const char *jerichoplus_AccessObjects_40=">\n\
        <reg name=\"DRCB_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DQ_BYTE_1_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_MR_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_MR_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_MR_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_SPECIAL_FEATURES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DPRC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DQ_BYTE_1_MAP\" no_wb=\"1";

const char *jerichoplus_AccessObjects_41="\"/>\n\
        <reg name=\"DRCC_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_MR_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_MR_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_MR_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_SPECIAL_FEATURES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DPRC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DQ_BYTE_1_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_INIT";

const char *jerichoplus_AccessObjects_42="_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_MR_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_MR_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_MR_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_SPECIAL_FEATURES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DPRC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DQ_BYTE_1_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_MR_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_";

const char *jerichoplus_AccessObjects_43="MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_MR_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_MR_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_SPECIAL_FEATURES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DPRC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DQ_BYTE_1_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_MR_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_MR_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_MR_3";

const char *jerichoplus_AccessObjects_44="\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_MR_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_SPECIAL_FEATURES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DPRC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DQ_BYTE_1_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_MR_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_MR_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_MR_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_MR_6\" no_";

const char *jerichoplus_AccessObjects_45="wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_SPECIAL_FEATURES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DPRC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DQ_BYTE_1_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_MR_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_MR_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_MR_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_SPECIAL_FEATURES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_ECC_ERR_";

const char *jerichoplus_AccessObjects_46="1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_REG_0087\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_BLOCKS_SBUS_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_BLOCKS_SOFT_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_CM_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_CORE_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_ECIC_BLOCKS_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_FAB_0_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_FAB_0_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_FAB_1_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_FAB_1_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_FIFO_DMA_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_ADDR_TRANS_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_DQCQ_MAP_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_DRAM_NUMBER_SWAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_FULL_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_FULL_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_GENERAL_CFG_4\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_MINI_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_MINI_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_OCB_BANK_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_OCB_BUF_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_OCB_BUF_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_PP_1\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_PP_2\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_PP_5\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_PP_6\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_PP_8\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GP_STATUS_5\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_NIF_PMH_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_NIF_PML_0_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_NIF_PML_1_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_OGER_1001\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_OGER_1002\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_OGER_1004\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_OGER_1006\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_OGER_1007\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PMH_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PML_0_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PML_1_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_POWERUP_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_";

const char *jerichoplus_AccessObjects_47="MON_A_CONTROL_REG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_MON_B_CONTROL_REG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_MON_C_CONTROL_REG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_MON_D_CONTROL_REG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_REG_01AE\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_ROV_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_SELECT_OUTPUT_OF_SYNCHRONOUS_ETHERNET_PADS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_SYNCE_MASTER_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_SYNCE_SLAVE_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_TEST_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_UC_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_UC_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_VERSION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ESEM_GENERAL_EM_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ESEM_MANAGEMENT_UNIT_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ESEM_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ESEM_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_GLEM_MANAGEMENT_UNIT_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_GLEM_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_GLEM_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_XOR_INIT_DONE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_ACCEPTABLE_FRAME_TYPE_TABLE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_ACTION_PROFILE_1\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_ACTION_PROFILE_2\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_CFG_BUG_FIX_CHICKEN_BITS_REG_1\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_CONTEXT_FIFO_THRESHOLD_VALUES\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_DBG_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_DELETE_FIFO_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_DELETE_FIFO_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_EGQ_BLOCK_INIT_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_EGRESS_PORT_PRIORITY_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_EGRESS_QUEUES_EMPTY\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_EGRESS_REPLICATION_GENERAL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_EGRESS_SHAPER_CALENDARS_ARBITRATION_CYCLE_LENGTH\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_EGRESS_SHAPER_ENABLE_SETTINGS\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_ETHERNET_TYPES\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_FQP_2_PQP_RDY\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GENERAL_RQP_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GENERAL_RQP_DEBUG_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GLOBAL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GLOBAL_PP_2\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GLOBAL_PP_5\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GLOBAL_PP_8\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_IFC_IS_CHANNELIZED\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_";

const char *jerichoplus_AccessObjects_48="INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_KEYA_DATA_BASE_PROFILE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_KEYB_DATA_BASE_PROFILE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_LAG_FILTER_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_MC_PRIORITY_LOOKUP_TABLE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_MULTICAST_OFFSET_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_NIF_FLOW_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_NRDY_TH_0_2\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_NRDY_TH_3_5\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_OUTRIF_MAX_VALUE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_PP_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_PQP_AND_FQP_CALENDER_SETTING\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_PRIVATE_VLAN_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_PS_MODE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_SYSTEM_HEADERS_FORMAT_CODE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_UNICAST_EGRESS_PACKET_HEADER_COMPENSATION_FOR_TYPE_A\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_UNICAST_EGRESS_PACKET_HEADER_COMPENSATION_FOR_TYPE_B\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_ACC_FRAME_TYPE_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_BUG_FIX_CHICKEN_BITS_REG_1\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_BUG_FIX_CHICKEN_BITS_REG_2\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_DC_OVERLAY\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_EEI_MAPPING_IS_REQUIRED\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_EES_ACTION_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_ENABLE_FILTERING_PER_FWD_CODE\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_GLEM_LKUP_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_GLEM_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_LINK_FIFOS_FIXED_LATENCY_SETTING\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_MAP_OUTLIF_PROFILE_TO_ORIENTATION\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_MTU_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_OUTLIF_MAPPING_IS_REQUIRED\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_PROTECTION_PATH_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_PROTECTION_PTR_MODE\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_SPLIT_HORIZON_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_SPLIT_HORIZON_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_STP_STATE_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_VSI_MEMBERSHIP_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_COUNTER_OUT_LIF_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_COUNTER_OUT_LIF_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_DBG_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_ECN_IP_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_ECN_MPLS_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_EEDB_OUTLIF_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_EGRESS_INTERFACE_NO_FRAGMENTATION_MODE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_ETPP_PIPE_LENGTH\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_FHEI_MPLS_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_PP_2\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_PP_5\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_PP_6\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_PP_8\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_HEADER_EDITING_SIZE\" no_wb=\"1\"/>\n\
    ";

const char *jerichoplus_AccessObjects_49="    <reg name=\"EPNI_IEEE_1588\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_IPV4_EXP_TO_TOS_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_IPV4_UNKNOWN_HEADER_CODE_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_IPV6_EXP_TO_TC_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_LINK_FILTER_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_MAPPING_RECYCLE_TRAFFICTO_INGRESS_PIPE\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_MIRR_AND_TRAP_FIFO_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_OUTRIF_MAX_VALUE\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_PMC_PARITY_EN\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_PP_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_REMARK_PROFILE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_TTL_DECREMENT_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_CONNECTIVITY_MAP_CHANGE_EVENT_REGISTERS\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_CONNECTIVITY_MAP_REGISTERS\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_CRMA_WATERMARKS\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_CRMB_WATERMARKS\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_EFMS_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_REG_01B8\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_FCT_ENABLER_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_FDA_EGQ_FABRIC_RCI\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_FDA_EGQ_PIPE_TO_FIFO_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_REG_0153\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_FDR_ENABLERS_REGISTER_1\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_FDR_ENABLERS_REGISTER_3\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_LINK_LEVEL_FLOW_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_LINK_UP_STATUS_FROM_FDRA_PRIMARY\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_LINK_UP_STATUS_FROM_FDRB_PRIMARY\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_FDR_DISCARD_COUNTER_A\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_FDR_DISCARD_COUNTER_B\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_011E\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_024A\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_0250\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_025C\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_0262\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_FDT_CONTEXTS_FABRIC_MAPPING\" no_wb=\"1\"";

const char *jerichoplus_AccessObjects_50="/>\n\
        <reg name=\"FDT_FDT_CONTEXTS_INTERLEAVING\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_FDT_ENABLER_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_LINK_BITMAP_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_LOAD_BALANCING_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_ASYNC_FIFO_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_FMAL_GENERAL_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_FMAL_RX_GENERAL_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_FMAL_TX_COMMA_BURST_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_FPS_CONFIGURATION_RX_SYNC\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_GENERAL_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_LEAKY_BUCKET_CONTROL_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_LINK_LEVEL_FLOW_CONTROL_ENABLE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_LINK_TOPO_MODE_REG_0\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_LINK_TOPO_MODE_REG_2\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_RECEIVE_RESET_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_REG_0102\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_REG_0151\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_RSF_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_RES_CAL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_RES_CAL_STICKY_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_SRD_QUAD_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_SRD_QUAD_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_WC_UC_MEM_MASK_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_BUFFER_CHANGE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_DRAM_FIFO_RECYCLE_TIMEOUT_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_DRAM_REJECT_MULTICAST_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_DYNAMIC_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_FBC_BANK_IS_USED_BY_OCB\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_FBC_CACHE_POINTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_FBC_EXTERNAL_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_FBC_EXTERNAL_LIMITS\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_FBC_EXTERNAL_POINTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_FBC_RRG_POINTER_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_FULL_MULTICAST_AUTOGEN_PTR\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_ADDR_TRANS_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_DRAM_NUMBER_SWAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_FULL_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_FULL_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_MINI_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_MINI_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"ID";

const char *jerichoplus_AccessObjects_51="R_GLOBAL_OCB_BANK_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_OCB_BUF_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_OCB_BUF_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_IQM_RETURNED_BUFFER\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_IRR_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_MINI_MULTICAST_AUTOGEN_PTR\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_OCB_BUFFER_FIFO_WATERMARK_REG\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_OCB_COMMITTED_MULTICAST_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_OCB_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_OCB_USE_SHAPER\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_OCCUPIED_DBUFF_THRESHOLD\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_PAUSE_PIPE_STATUS_BMP\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_REASSEMBLY_CONTEXT_PIPE_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_REASSEMBLY_TIMEOUT\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_SNOOP_MIRROR_IS_OCB_ELIGIBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_STATIC_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_WATERMARK_REG\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_COE_CFGS\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_CONSISTENT_HASHING_FORBIDDEN_TRAPS\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_CONSISTENT_HASHING_LB_KEY_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_CONSISTENT_HASHING_VARIABLES\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ECMP_LB_KEY_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_FER_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_GLOBAL_PP_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_GLOBAL_PP_8\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_INDIRECT_WR_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_IN_LIF_ORIENTATION_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_DIAGNOSTICS\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_DIAGNOSTICS_KEY\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_DIAGNOSTICS_READ_RESULT\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_GENERAL_EM_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_MANAGEMENT_UNIT_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_LAG_LB_KEY_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_LB_KEY_PARSER_LEAF_CONTEXT_PROFILE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_LBP_GENERAL_CONFIG_0\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_LBP_GENERAL_CONFIG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_OUT_LIF_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_OUT_RIF_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PACKET_HEADER_SIZE_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PMF_GENERAL\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PMF_PFC_ACL_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PMF_PFC_IS_ETH\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PMF_PFC_PS_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PPH_FHEI_EEI_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PPH_FHEI_FWD_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PPH_FHEI_IVE_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PPH_VSI_SOURCE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_REG_00FE\" no_wb=\"1\"/>\n\
    ";

const char *jerichoplus_AccessObjects_52="    <reg name=\"IHB_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_RESERVED_SPARE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_ACTION_PROFILE_ACCEPTABLE_FRAME_TYPES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_ACTION_PROFILE_IEEE_1588\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_ACTION_PROFILE_SA_DROP_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_ACTION_PROFILE_SAME_INTERFACE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_ACTION_PROFILE_SA_NOT_FOUND_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_DBG_FLP_CONSISTENT_HASHING_PROGRAM\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_DE_TO_DP_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_DROP_PRECEDENCE_MAP_PCP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_FLP_GENERAL_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_GLOBAL_PP_2\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_GLOBAL_PP_5\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_GLOBAL_PP_6\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_GLOBAL_PP_8\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_IHP_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_INDIRECT_WR_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LEARNING_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_REJECT_ADMISSION\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_REJECT_CONFIGURATION_FULL_MC_D_BS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_REJECT_CONFIGURATION_MINI_MC_D_BS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_REJECT_CONFIGURATION_OCBS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_RESERVED_SPARE_2\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_RJCT_GLBL_TESTS_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_SRC_VSQ_GLBL_OCB_MAX_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_STE_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_STE_RJCT_TESTS_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_GLOBAL_FULL_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_GLOBAL_FULL_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_GLOBAL_GENERAL_CFG_4\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_GLOBAL_MINI_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_GLOBAL_MINI_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_GLOBAL_OCB_BUF_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_GLOBAL_OCB_BUF_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_IQMT_INIT\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_MEM_BANK_SELECT\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_RPT_PKTSIZE_COMPENSATION_SETTING\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_BLAME_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_CPU_CHANNEL_PIPE_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_DYNAMIC_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_INDIRECT_COMMAND_ADDRESS\" no_wb=\"";

const char *jerichoplus_AccessObjects_53="1\"/>\n\
        <reg name=\"IRE_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_OAMP_REASSEMBLY_CONTEXT_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_OLP_REASSEMBLY_CONTEXT_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_STATIC_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_TAG_SWAP_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_TDM_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_DYNAMIC_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_MIRROR_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_MULTICAST_FIFO_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_STATIC_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_UNICAST_FIFO_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_WATERMARK_REG\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_CONFIG_CFIFO\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_CONFIG_RFIFO\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_GLOBAL_EVENT\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_PD_ASSIST_DEBUG\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_CORE_CONFIGA\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_CORE_CONFIGB\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_CORE_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_CORE_MEM_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_DEBUG_CONFIGA\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_DEBUG_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_ECC_ERR_RD_TCM_A\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_ECC_ERR_RD_TCM_B_0\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_ECC_ERR_RD_TCM_B_1\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_ECC_ERR_WR_TCM_A\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_ECC_ERR_WR_TCM_B_0\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_ECC_ERR_WR_TCM_B_1\" no_wb=\"1\"/>\n\
        <reg name=\"MAC_PFC_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_FAP_DETECT_CTRL_CELLS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_INIT\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_MESH_TOPOLOGY\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_0117\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01C3\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_SYS_CONFIG_2\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_BANK_ACCESS_CONTROLLER_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_BANK_ACCESS_CONTROLLER_CONFIGURATIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_ECC_ERR_1B_MONITOR_MEM_MASK_1\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_ECC_ERR_2B_MONITOR_MEM_MASK_1\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_GENERAL_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_GLOBAL_ADDR_TRANS_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_GLOBAL_DRAM_NUMBER_SWAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_GLOBAL_FULL_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_GLOBAL_FULL_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_INDIRECT_COMMAND\" no_";

const char *jerichoplus_AccessObjects_54="wb=\"1\"/>\n\
        <reg name=\"MMU_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_PDC_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_GLBL_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INIT_SEQ_ON\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_MCDA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_MCDA_WRAP_INDEX\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_MCDB_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_MCDB_WRAP_INDEX\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_GLBL_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_INIT_SEQ_ON\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_MCDA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_MCDA_WRAP_INDEX\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_MCDB_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_MCDB_WRAP_INDEX\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_BIST_EVENTS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_EGQ_CORE_FOR_NIF_QMLF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_EGQ_PORT_FOR_HRF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_EGQ_PORT_FOR_NIF_PORT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ENABLE_INTERLAKEN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ENABLE_INTERLAKEN_HRF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_FC_ILKN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_FC_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_FC_RX_MUBITS_TO_CFC\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_FC_TX_GEN_LLFC_TO_PM\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_GLOBAL_GENERAL_CFG_4\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_HRF_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_HRF_RX_CONTROLLER_MAX_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ILKN_RX_TDM_AND_DATA_TRAFFIC_ON_SAME_HRF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ILKN_TX_RETRANSMIT_CONFIG_HRF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_LAST_RECEIVED_CONTROLS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_LAST_RECEIVED_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_LAST_RECEIVED_DATA_ON_SOP\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_LAST_SENT_CONTROLS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_LAST_SENT_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_LAST_SENT_DATA_ON_SOP\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_NIF_PM_ILKN_TX_RSTN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_PM_EEE_LPI_DETECT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_PM_TX_PLL_LOCK_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RES";

const char *jerichoplus_AccessObjects_55="_CAL_0_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RES_CAL_1_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_MLF_LEVEL_PM\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_PORTS_SRSTN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_QMLF_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_REQ_PIPE_0_HIGH_EN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_REQ_PIPE_1_HIGH_EN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_SCH_CONFIG_HRF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_SCH_CONFIG_HRF_4\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_SCH_DEBUG_RESULT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_SYNC_ETH_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_TX_MLF_NUM_CREDITS_FROM_PM\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_TX_PORTS_SRSTN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_TX_QMLF_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_ENABLE_INTERLAKEN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_GLOBAL_GENERAL_CFG_4\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_HRF_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_HRF_RX_CONTROLLER_MAX_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_HRF_RX_MEM_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_HRF_TX_MEM_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_ILKN_RX_TDM_AND_DATA_TRAFFIC_ON_SAME_HRF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_ILKN_TX_RETRANSMIT_CONFIG_HRF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_LAST_RECEIVED_CONTROLS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_LAST_RECEIVED_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_LAST_RECEIVED_DATA_ON_SOP\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_LAST_SENT_CONTROLS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_LAST_SENT_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_LAST_SENT_DATA_ON_SOP\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_NIF_PM_ILKN_TX_RSTN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_PM_TX_PLL_LOCK_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_PORT_EEE_LPI_DETECT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_RX_MLF_LEVEL_PM\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_RX_MLF_LEVEL_PM_4\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_RX_MLF_LEVEL_PM_5\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_RX_PORTS_SRSTN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_RX_QMLF_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_TX_MLF_NUM_CREDITS_FROM_PM\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_TX_MLF_NUM_CREDITS_FROM_PM_4\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_TX_MLF_NUM_CREDITS_FROM_PM_5\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_TX_PORTS_SRSTN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_TX_QMLF_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_CCM_TPID_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_DMA_TX_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_PE_CONST\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_PE_FEM_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_PE_FEM_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_PE_INST";

const char *jerichoplus_AccessObjects_56="\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_PE_PROF\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_PE_PTR\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_REMOTE_MEP_EXACT_MATCH_GENERAL_EM_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_REMOTE_MEP_EXACT_MATCH_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_REMOTE_MEP_EXACT_MATCH_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_SAT_GEN_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_GLOBAL_OCB_BANK_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_LAST_WR_BANK\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_LAST_WR_DBUFF_POINTER\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_DSP_ENGINE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_DSP_HEADER\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_GLOBAL_PP_1\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_HEAD_OF_CPU_DSPG_CMD_FIFO\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_RX_CONFIGS_DSP_IDENTIFIER\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_RX_CONFIGS_GENERAL\" no_wb=\"1\"/>\n\
        <reg name=\"PFC_XOFF_TIMER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_INDIRECT_WR_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMA_GENERAL_EM_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMA_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMA_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMB_GENERAL_EM_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMB_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMB_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_REG_0100\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_CONSISTENT_HASHING_CONFIGRATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_GLOBAL_PP_1\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_GLOBAL_SYS_HEADER_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_INDIRECT_WR_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_AGE_AGING_MODE\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_AGE_AGING_RESOLUTION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_AR_TO_JR_TRANSLATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_CMD_TO_CMD_TRANSLATION\" no_wb=\"1\"/>\n";

const char *jerichoplus_AccessObjects_57="\
        <reg name=\"PPDB_B_LARGE_EM_COUNTER_DB_CNTR_PTR_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_COUNTER_LIMIT_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_EVENT_FIFO_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_FLU_MACHINE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_GENERAL_EM_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_JR_TO_AR_TRANSLATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_LEARN_FILTER_PROPERTIES\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_LOOKUP_FILTER_PROPERTIES\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_LOOKUP_LOOKUP_MODE\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_MANAGEMENT_UNIT_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_MNGMNT_REQ_FLU_DB_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_REPLY\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_REPLY_FIFO_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_TRANSLATION_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_REG_0100\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_ACL_RECEIVED\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_LINK_ACTIVE_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_LINK_STATE_FOR_SC_HAND_FDT\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_LOCALLY_GENERATED_ACL\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_MC_DISTRIBUTION_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_MULTICAST_DISTRIBUTION_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_RTP_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_ASSIGNED_CREDIT_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_ASSIGNED_CREDIT_CONFIGURATION_1\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_CIR_SHAPERS_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_CIR_SHAPERS_CONFIGURATION_1\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_DBG_DVS_LINK_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_DELETE_MECHANISM_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_DVS_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_DVS_CREDIT_SHARE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_DVS_NIF_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_FSF_COMPOSITE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_HR_PRIORITY_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INDIRECT_WR_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_PIR_SHAPERS_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_PIR_SHAPERS_CONFIGURATION_1\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_PS_2P_PRIORITY_MODE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_PS_CALENDAR_SELECT\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_RCI_PARAMS\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_REBOUNDED_CREDIT_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_REBOUNDED_CREDIT_CONFIGURATION_1\" n";

const char *jerichoplus_AccessObjects_58="o_wb=\"1\"/>\n\
        <reg name=\"SCH_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_SCHEDULER_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_SELECT_FLOW_TO_QUEUE_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_SHAPER_CONFIGURATION_REGISTER_1\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_SMP_BACK_UP_MESSAGES\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_SWITCH_CIR_EIR_IN_DUAL_SHAPERS\" no_wb=\"1\"/>\n\
        <reg name=\"TX_PREAMBLE\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2ECC_DATA_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2ECC_DATA_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2ECC_MODULE_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2ECC_MODULE_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2E_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2EFC_DATA_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2EFC_DATA_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2EFC_MODULE_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2EFC_MODULE_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_ECC_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_ECC_FORCE_DOUBLE_BIT_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_MEM_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_PAUSE_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_PFC_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_RX_LSS_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_RX_LSS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_RX_MAX_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_TX_CRC_CORRUPT_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_TX_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_TXFIFO_CELL_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_VERSION_ID\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_EEE_DURATION_TIMER_PULSE\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_ENABLE_REG\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_FAULT_LINK_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_MAC_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_MAC_RSV_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_MODE_REG\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_SBUS_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_XGXS0_CTRL_REG\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_XGXS_COUNTER_MODE\" no_wb=\"1\"/>\n\
        <reg name=\"XLP_REG_2022300\" no_wb=\"1\"/>\n\
    </registers>\n\
    <memories>\n\
        <mem name=\"MMU_DRAM_ADDRESS_SPACE\" no_read=\"1\"/>\n\
<!-- src/soc/common/mem.c[9409]_soc_mem_read_schan_msg_send unit 0:soc_mem_read: Mem(XXXXXXXXX) invalid S-Channel reply, expected READ_MEMORY_ACK:, opcode 8 -->\n\
        <mem name=\"EGQ_QP_CBM\" no_read=\"1\"/>\n\
        <mem name=\"EGQ_TCG_CBM\" no_read=\"1\"/>\n\
<!-- src/soc/common/mem.c[9409]_soc_mem_read_schan_msg_send unit 0:soc_mem_read: Mem(XXXXXXXXX) invalid S-Channel reply, expected READ_MEMORY_ACK:, opcode 7 /> -->\n\
        <mem name=\"SER_ACC_TYPE_MAP\" no_read=\"1\"/>\n\
        <mem name=\"SER_MEMORY\" no_read=\"1\"/>\n\
        <mem name=\"SER_RESULT_0\" no_read=\"1\"/>\n\
        <mem name=\"SER_RESULT_1\" no_read=\"1\"/>\n\
        <mem name=\"SER_RESULT_DATA_0\" no_read=\"1\"/>\n\
        <mem name=\"SER_RESULT_DATA_1\" no_read=\"1\"/>\n\
        <mem name=\"SER_RESULT_EXPECTED_0\" no_read=\"1\"/>\n\
        <mem name=\"SER_RESULT_EXPECTED_1\" no_read=\"1\"/>\n\
<!-- [bcmDPC]src/soc/dcmn/dcmn_intr_corr_act_func.c[1025]dcmn_interrupt_print_info -->\n\
        <mem name=\"IDR_MEM_7_INTERNAL\" no_read=\"1\"/>\n\
        <mem name=\"IQM_MEM_1400000\" no_read=\"1\"/>\n\
        <mem name=\"IRE_MEM_2_INTERNAL\" no_read=\"1\"/>\n\
        <mem name=\"IRE_MEM_7_INTERNAL\" no_read=\"1\"/>\n\
        <mem name=\"IRE_MEM_8_INTERNAL\" no_read=\"1\"/>\n\
        <mem name=\"EDB_PROTECTION_ENTRY\" no_read=\"1\"/>\n\
        <mem name=\"EDB_EEDB_TOP_BAN";

const char *jerichoplus_AccessObjects_59="K\" no_read=\"1\"/>\n\
        <mem name=\"MTM_MCDB\" no_read=\"1\"/>\n\
        <mem name=\"IHB_FIFO_DSP_1\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_KEYT_PLDT_H\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_AGET_H\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE\" no_read=\"1\"/>\n\
        <mem name=\"OCB_OCB_ADDRESS_SPACE\" no_read=\"1\"/>\n\
        <mem name=\"IHP_LIF_TABLE\" no_read=\"1\"/>\n\
        <mem name=\"IRR_MCDB\" no_read=\"1\"/>\n\
        <mem name=\"IDR_MEM_2_INTERNAL\" no_read=\"1\"/>\n\
        <mem name=\"IDR_MEM_11_INTERNAL\" no_read=\"1\"/>\n\
        <mem name=\"FCR_EFMSM\" no_read=\"1\"/>\n\
        <mem name=\"FCR_FCR_CRM_A\" no_read=\"1\"/>\n\
        <mem name=\"FCR_FCR_CRM_B\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_A_FEC_ENTRY_FORMAT_A\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_A_FEC_ENTRY_FORMAT_B\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_A_FEC_ENTRY_FORMAT_C\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_A_FEC_ENTRY_GENERAL\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_A_FEC_ENTRY_FORMAT_NULL\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_A_FEC_SUPER_ENTRY_BANK\" no_read=\"1\"/>\n\
        <mem name=\"IQM_PAKCET_DESCRIPTOR_MEMORY_A_DYNAMIC\" no_read=\"1\"/>\n\
        <mem name=\"IQM_PAKCET_DESCRIPTOR_MEMORY_B_DYNAMIC\" no_read=\"1\"/>\n\
        <mem name=\"IQM_PAKCET_DESCRIPTOR_MEMORY_ECC_DYNAMIC\" no_read=\"1\"/>\n\
        <mem name=\"ERPP_EPMFCS_TCAM_BANK\" no_read=\"1\"/>\n\
        <mem name=\"ERPP_EPMFCS_TCAM_BANK_COMMAND\" no_read=\"1\"/>\n\
        <mem name=\"ERPP_EPMFCS_TCAM_BANK_REPLY\" no_read=\"1\"/>\n\
        <mem name=\"HBC_WRITE_REQUEST_ASYNC_FIFO\" no_read=\"1\"/>\n\
        <mem name=\"HBC_WRITE_DATA_ASYNC_FIFO\" no_read=\"1\"/>\n\
        <mem name=\"HBC_READ_REQUEST_ASYNC_FIFO\" no_read=\"1\"/>\n\
        <mem name=\"HBC_READ_DATA_ASYNC_FIFO\" no_read=\"1\"/>\n\
        <mem name=\"HBC_READ_DATA_REORDER\" no_read=\"1\"/>\n\
        <mem name=\"HBC_WRITE_DATA_BUFFER\" no_read=\"1\"/>\n\
        <mem name=\"HBC_WRITE_PER_BANK_QUEUES\" no_read=\"1\"/>\n\
        <mem name=\"HBC_READ_PER_BANK_QUEUES\" no_read=\"1\"/>\n\
        <mem name=\"HBC_WRITE_LATENCY_DELAY\" no_read=\"1\"/>\n\
        <mem name=\"HBC_ECC_INFO_FIFO\" no_read=\"1\"/>\n\
        <mem name=\"HBC_RDR_INFO_FIFO\" no_read=\"1\"/>\n\
        <mem name=\"HBC_RDR_CHUNK_STORAGE\" no_read=\"1\"/>\n\
        <mem name=\"HBC_BANK_ORDER_FIFO\" no_read=\"1\"/>\n\
        <mem name=\"HBC_HBM_DRAM_CPU_ACCESS\" no_read=\"1\"/>\n\
        <mem name=\"TCAM_TCAM_BANK\" no_read=\"1\"/>\n\
        <mem name=\"TCAM_TCAM_BANK_REPLY\" no_read=\"1\"/>\n\
        <mem name=\"TCAM_TCAM_BANK_COMMAND\" no_read=\"1\"/>\n\
        <mem name=\"IQM_MEM_1600000\" no_read=\"1\"/>\n\
        <mem name=\"IRR_IS_PC_MEMORY\" no_read=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_RX_0_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_RX_1_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_RX_2_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_RX_3_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_RX_4_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_RX_5_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_TX_0_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_TX_1_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_TX_2_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_TX_3_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_TX_4_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_TX_5_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_NIF_PFC_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_OOB_RX_0_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_OOB_RX_1_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_OOB_RX_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_OOB_TX_0_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_OOB_TX_1_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_OOB_TX_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"DRCA_DWF\" no_wb=\"1\"/>\n\
        <mem";

const char *jerichoplus_AccessObjects_60=" name=\"DRCB_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCC_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCD_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCE_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCF_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCG_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCH_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_AC_ENTRY_WITH_DATA_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_AC_HALF_ENTRY_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_DATA_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_EEDB_BANK\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_ESEM_STEP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_GLEM_STEP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_IPV4_TUNNEL_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_LINK_LAYER_OR_ARP_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_LINK_LAYER_OR_ARP_NEW_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_MAP_OUTLIF_TO_DSP\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_MPLS_POP_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_MPLS_PUSH_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_MPLS_SWAP_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_OUT_RIF_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_TRILL_FORMAT_FULL_ENTRY\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_TRILL_FORMAT_HALF_ENTRY\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_ACTION_PROFILE_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_CCM\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_CH_SCM_4\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_CH_SCM_5\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_CH_SCM_6\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_DSP_PTR_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_EGRESS_SHAPER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_FBM\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_FDM\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_FQP_NIF_PORT_MUX\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_IVEC_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_MAP_PS_TO_IFC\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_MC_SP_TC_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_NONCH_SCM\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PCT\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PDCT_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PER_IFC_CFG\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PMC\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PMF_PROGRAM_SELECTION_CAM\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PPCT\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PQP_NIF_PORT_MUX\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PQST_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_QDCT_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_QP_PMC\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_QP_SCM\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_QQST_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_RCM\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_RCM_DEBUG\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_TC_DP_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_TCG_PMC\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_VLAN_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_COUNTER_SOURCE_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_DSCP_REMARK\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_EXP_REMARK\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_IVEC_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_LFEM_FIELD_SELECT_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_LINK_LAYER_VLAN_PROCESSING_LLVP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_PMF_MIRROR_PROFILE_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_PRGE_PROGRAM\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_PRGE_PROGRAM_SELECTION_CAM\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_REMARK_IPV4_TO_DSCP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_REMARK_IPV4_TO_EXP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_REMARK_IPV6_TO_DSCP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_REMARK_IPV6_TO_EXP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_REMARK_MPLS_TO_DSCP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_REMARK_MPLS_TO_EXP\" no_wb=\"1\"/>\n\
        <mem name=\"FCR_EFMS_SOURCE_PIPE\" no_wb=\"1\"/>\n\
       ";

const char *jerichoplus_AccessObjects_61=" <mem name=\"FDT_IPT_MESH_MC\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_DRAM_BUFFER_TYPE\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_DROP_PRECEDENCE_MAPPING\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_IRDB\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_MEM_13_INTERNAL\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_MEM_4_INTERNAL\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_MRPS_0_IN_DP_MAPPING\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_MRPS_1_IN_DP_MAPPING\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_QUEUE_IS_DRAM_ELIGIBLE\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_QUEUE_IS_OCB_ELIGIBLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_CONSISTENT_HASHING_PROGRAM_VARIABLES\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_DESTINATION_STATUS\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_0_4B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_10_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_11_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_12_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_13_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_14_24B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_1_4B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_15_24B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_2_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_3_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_4_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_5_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_6_24B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_7_24B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_8_4B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_9_4B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_BIT_SELECT\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_MAP_INDEX_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_HEADER_PROFILE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_ISEM_STEP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_L_4_OPS\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_LB_VECTOR_PROGRAM_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_PFC_INFO\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_PMF_PROGRAM_COUNTERS\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_PMF_PROGRAM_SELECTION_CAM\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_PTC_KEY_GEN_VAR\" no_wb=\"1\"/>\n\
        <mem name=\"IHP_CONSISTENT_HASHING_PROGRAM_SEL_TCAM\" no_wb=\"1\"/>\n\
        <mem name=\"IHP_ELK_PAYLOAD_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"IHP_FLP_PROGRAM_SELECTION_CAM\" no_wb=\"1\"/>\n\
        <mem name=\"IHP_IEEE_1588_IDENTIFICATION_CAM\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_PQDMS\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_PQRED\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_PQWQ\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_SCH_CCCP\" no_wb=\"1\"/>\n\
        <mem name=\"IQMT_EGR_RPT_CPM\" no_wb=\"1\"/>\n\
        <mem name=\"IQMT_ING_RPT_CPM\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_VSQA_PRM\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_VSQB_PRM\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_VSQC_PRM\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_VSQD_PRM\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_VSQE_PRM\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_VSQF_PRM\" no_wb=\"1\"/>\n\
        <mem name=\"IRE_CTXT_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"IRE_NIF_PORT_TO_CTXT_BIT_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_DESTINATION_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_FREE_PCB_MEMORY\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_IS_FREE_PCB_MEMORY\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_SMOOTH_DIVISION\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_TRAFFIC_CLASS_MAPPING_0\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_TRAFFIC_CLASS_MAPPING_1\" no_wb=\"1\"/>\n\
        <mem name=\"MRPS_MCDA_PRFCFG_0\" no_wb=\"1\"/>\n\
        <mem name=\"MRPS_MCDA_PRFCFG_1\" no_wb=\"1\"/>\n\
        <mem name=\"MRPS_MCDA_PRFCFG_SHARING_DIS\" no_wb=\"1\"/>\n\
        <mem name=\"MRPS_MCDA_PRFCFG_SHARING_EN\" no_wb=\"1\"/>\n\
 ";

const char *jerichoplus_AccessObjects_62="       <mem name=\"MRPS_MCDB_PRFCFG_0\" no_wb=\"1\"/>\n\
        <mem name=\"MRPS_MCDB_PRFCFG_1\" no_wb=\"1\"/>\n\
        <mem name=\"MRPS_PCD_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"MTRPS_EM_MCDA_PRFCFG_0\" no_wb=\"1\"/>\n\
        <mem name=\"MTRPS_EM_MCDA_PRFCFG_1\" no_wb=\"1\"/>\n\
        <mem name=\"MTRPS_EM_MCDA_PRFCFG_SHARING_DIS\" no_wb=\"1\"/>\n\
        <mem name=\"MTRPS_EM_MCDA_PRFCFG_SHARING_EN\" no_wb=\"1\"/>\n\
        <mem name=\"MTRPS_EM_MCDB_PRFCFG_0\" no_wb=\"1\"/>\n\
        <mem name=\"MTRPS_EM_MCDB_PRFCFG_1\" no_wb=\"1\"/>\n\
        <mem name=\"MTRPS_EM_PCD_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"OAMP_FLOW_STAT_1_SEC_ENTRY_3\" no_wb=\"1\"/>\n\
        <mem name=\"OAMP_PE_0_PROG_TCAM\" no_wb=\"1\"/>\n\
        <mem name=\"OAMP_PE_1_PROG_TCAM\" no_wb=\"1\"/>\n\
        <mem name=\"OAMP_REMOTE_MEP_EXACT_MATCH_STEP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"OLP_DSP_EVENT_ROUTE\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_A_OEMA_STEP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_A_OEMB_STEP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_A_TCAM_ACCESS_PROFILE\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_A_TCAM_BANK\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_A_TCAM_BANK_COMMAND\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_A_TCAM_BANK_REPLY\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_AGING_CONFIGURATION_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_AMSG_FIFO\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_FID_COUNTER_PROFILE_DB\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_FMSG_FIFO\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_PORT_MINE_TABLE_PHYSICAL_PORT\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_STEP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_AC_2_EEI\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_AC_2_OUT_LIF\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_AC_MP\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_IP_TT\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_ISID_MP\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_ISID_P2P\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_LABEL_DOUBLE_DATA\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_LABEL_PROTOCOL_OR_LSP\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_LABEL_PWE_MP\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_LABEL_PWE_P2P\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_TRILL\" no_wb=\"1\"/>\n\
        <mem name=\"RTP_UNICAST_DISTRIBUTION_MEMORY\" no_wb=\"1\"/>\n\
        <mem name=\"RTP_UNICAST_DISTRIBUTION_MEMORY_FOR_CTRL_CELLS\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_CH_NIF_CALENDAR_CONFIGURATION_CNCC\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_CH_NIF_RATES_CONFIGURATION_CNRC\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_CIR_SHAPER_CALENDAR_CSC\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_CIR_SHAPERS_DYNAMIC_TABEL_CSDT\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_DEVICE_RATE_MEMORY_DRM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_DSP_2_PORT_MAP_DSPP\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_FC_MAP_FCM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_FLOW_GROUP_MEMORY_FGM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_FLOW_TO_FIP_MAPPING_FFM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_FLOW_TO_QUEUE_MAPPING_FQM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_HR_SCHEDULER_CONFIGURATION_SHC\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_MEM_01C00000\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_ONE_PORT_NIF_CONFIGURATION_OPNC\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_PIR_SHAPER_CALENDAR_PSC\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_PIR_SHAPERS_DYNAMIC_TABEL_PSDT\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_PORT_ENABLE_PORTEN\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_PORT_GROUP_PFGM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_PORT_SCHEDULER_MAP_PSM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_PORT_SCHEDULER_WEIGHTS_PSW\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_PS_8P_RATES_PSR\" no_wb=\"1\"/>\n\
        <mem n";

const char *jerichoplus_AccessObjects_63="ame=\"SCH_SCHEDULER_ENABLE_MEMORY_SEM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_SCHEDULER_ENABLE_MEMORY_SEM_B\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_SHAPER_DESCRIPTOR_MEMORY_STATIC_SHDS\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_SHARED_DEVICE_RATE_SHARED_DRM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_SLOW_SCALE_A_SSA\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_SLOW_SCALE_B_SSB\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_CAT_2_TC_CGM_MAP_NIF\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_CAT_2_TC_IQM_0_MAP_NIF\" no_wb=\"1\"/>\n\
        <mem name=\"CLPORT_WC_UCMEM_DATA\" no_read=\"1\"/>\n\
        <mem name=\"DRCA_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"DRCB_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"DRCC_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"DRCD_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"DRCE_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"DRCF_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"DRCG_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"DRCH_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_CONTEXT_MRU\" no_wb=\"1\"/>\n\
        <mem name=\"IHP_PTC_VIRTUAL_PORT_CONFIG\" no_wb=\"1\"/>\n\
        <mem name=\"IPST_IPS_0_CREDIT_ARBITER_FIFO\" no_wb=\"1\"/>\n\
        <mem name=\"IPS_QPM_1_NO_SYS_RED\" no_wb=\"1\"/>\n\
        <mem name=\"IPS_QPM_1_SYS_RED\" no_wb=\"1\"/>\n\
        <mem name=\"IPT_DBLF\" no_wb=\"1\"/>\n\
        <mem name=\"IQMT_BDBLL\" no_wb=\"1\"/>\n\
        <mem name=\"IRE_PORT_TO_BASE_ADDRESS_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_1\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_2\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_3\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_4\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_5\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_6\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_7\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_2_PP\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_SPECIAL_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_TDM_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"KAPS_TCM\" no_wb=\"1\"/>\n\
        <mem name=\"OLP_MEM_00000\" no_wb=\"1\"/>\n\
        <mem name=\"RTP_UNICAST_DISTRIBUTION_MEMORY_FOR_DATA_CELLS\" no_wb=\"1\"/>\n\
        <mem name=\"DRCA_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCB_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCC_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCD_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCE_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCF_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCG_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCH_DWF\" no_wb=\"1\"/>\n\
 </memories>\n\
</top>\n\
";

const char *jerichoplus_DebugSignals_ERPP_0="<?xml version=\"1.0\"?>\n\
<SignalInfo device=\"jerichoplus\">\n\
    <Signal>\n\
        <Attribute>VSI_or_VRF</Attribute>\n\
        <Size>16</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [15 : 0] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [16 : 16] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_LIF</Attribute>\n\
        <Size>18</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [34 : 17] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_TM_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [42 : 35] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [50 : 43] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Header_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [94 : 91] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [98 : 95] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fabric_or_Egress_MC</Attribute>\n\
        <Size>1</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [99 : 99] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Eth_Type_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [103 : 100] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Eth_Tag_Format</Attribute>\n\
        <Size>5</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [108 : 104] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Dst_System_Port</Attribute>\n\
        <Size>16</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [124 : 109] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>DSP_Ptr</Attribute>\n\
        <Size>8</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [132 : 125] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Action_Profile_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [133 : 133] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Action_Profile_Index</Attribute>\n\
        <Size>3</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [136 : 134] </Address>\n\
        <Perm>1</Perm>\n\
";

const char *jerichoplus_DebugSignals_ERPP_1="    </Signal>\n\
    <Signal>\n\
        <Attribute>Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [0 : 0] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>System_Headers_Record</Attribute>\n\
        <Size>46</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [46 : 1] </Address>\n\
        <Expansion>SHR_ERPP_PMF</Expansion>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_TM_Port_Updated</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [47 : 47] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_TM_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [55 : 48] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [63 : 56] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Mirror_Profile</Attribute>\n\
        <Size>4</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [67 : 64] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Header_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [111 : 108] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fabric_or_Egress_MC</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [112 : 112] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Dst_System_Port</Attribute>\n\
        <Size>16</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [128 : 113] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Counter_Profile</Attribute>\n\
        <Size>3</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [131 : 129] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>COS_Profile</Attribute>\n\
        <Size>4</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [135 : 132] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Action_Profile_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [136 : 136] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Action_Profile_Index</Attribute>\n\
        <Size>3</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [139 : 137] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>ACE_Type</Attribute>\n\
        <Size>2</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{1";

const char *jerichoplus_DebugSignals_ERPP_2="5'd2,16'd0} bits: [141 : 140] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>ACE_Ptr</Attribute>\n\
        <Size>12</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [153 : 142] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Program_Index</Attribute>\n\
        <Size>3</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [156 : 154] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>System_Headers_Record</Attribute>\n\
        <Size>365</Size>\n\
        <From>Parser</From>\n\
        <To>DSPM</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [255 : 1] |{15'd4,16'd1} bits: [109 : 0]</Address>\n\
        <Expansion>SHR</Expansion>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>New_CUD</Attribute>\n\
        <Size>18</Size>\n\
        <From>DSPM</From>\n\
        <To>PRP</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd4,16'd3} bits: [32 : 15] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>CUD</Attribute>\n\
        <Size>18</Size>\n\
        <From>DSPM</From>\n\
        <To>PRP</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd4,16'd3} bits: [50 : 33] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
</SignalInfo>\n\
";

const char *jerichoplus_DebugSignals_ETPP_0="<?xml version=\"1.0\"?>\n\
<SignalInfo device=\"jerichoplus\">\n\
    <Signal>\n\
        <Attribute>GLEM_Data</Attribute>\n\
        <Size>41</Size>\n\
        <From>GLEM</From>\n\
        <To>Parser</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [59 : 19]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>System_Headers_Record</Attribute>\n\
        <Size>365</Size>\n\
        <From>Parser</From>\n\
        <To>PRP</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [255 : 0] | {15'd2,16'd1} bits: [108 : 0]</Address>\n\
        <Expansion>SHR</Expansion>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>PP_PCT_Data</Attribute>\n\
        <Size>108</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [196 : 89]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_5_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [88 : 88]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_5</Attribute>\n\
        <Size>131</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [219 : 89]</Address>\n\
        <Expansion>EES_Action</Expansion>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_4_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [220 : 220]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_4</Attribute>\n\
        <Size>131</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [255 : 221] | {15'd4,16'd2} bits: [95 : 0]</Address>\n\
        <Expansion>EES_Action</Expansion>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_3_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [96 : 96]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_3</Attribute>\n\
        <Size>131</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [227 : 97]</Address>\n\
        <Expansion>EES_Action</Expansion>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_2_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [228 : 228]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_2</Attribute>\n\
        <Size>131</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [255 : 229] | {15'd4,16'd3} bits: [103 : 0]</Address>\n\
        <Expansion>EES_Action</Expansion>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_1_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd3} bits: [104 : 104]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_1</Attribute>\n\
        <Size>131</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd3} bits: [235 ";

const char *jerichoplus_DebugSignals_ETPP_1=": 105]</Address>\n\
        <Expansion>EES_Action</Expansion>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_0_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd3} bits: [236 : 236]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_0</Attribute>\n\
        <Size>28</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd3} bits: [255 : 237] | {15'd4,16'd4} bits: [8 : 0]</Address>\n\
        <Expansion>EES_Action_Short</Expansion>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_DSCP_EXP</Attribute>\n\
        <Size>8</Size>\n\
        <From>Term</From>\n\
        <To>Fwd</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd5,16'd0} bits: [180 : 173]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Header_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>Term</From>\n\
        <To>Fwd</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd5,16'd0} bits: [184 : 181]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_TM_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>Fwd</From>\n\
        <To>Encap</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [42 : 35]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>Fwd</From>\n\
        <To>Encap</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [50 : 43]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_DSCP_EXP</Attribute>\n\
        <Size>8</Size>\n\
        <From>Fwd</From>\n\
        <To>Encap</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [76 : 69]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VSI</Attribute>\n\
        <Size>16</Size>\n\
        <From>Encap</From>\n\
        <To>LL</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd8,16'd0} bits: [17 : 2]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_LIF</Attribute>\n\
        <Size>18</Size>\n\
        <From>Encap</From>\n\
        <To>LL</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd8,16'd0} bits: [69 : 52]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_DSCP_EXP</Attribute>\n\
        <Size>8</Size>\n\
        <From>Encap</From>\n\
        <To>LL</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd8,16'd0} bits: [77 : 70]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>PRGE_Instruction_1_Index</Attribute>\n\
        <Size>7</Size>\n\
        <From>PRGE</From>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd11,16'd0} bits: [94 : 88]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EVEC_Table_Index</Attribute>\n\
        <Size>9</Size>\n\
        <From>LL</From>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd11,16'd0} bits: [157 : 149]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>ESEM_Key</Attribute>\n\
        <Size>40</Size>\n\
        <From>LL</From>\n\
        <To>ESEM</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd11,16'd0} bits: [209 : 170]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>DSCP_Remark_Index</Attribute>\n\
        <Size>13</Size>\n\
        <From>Encap</From>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd11,16'd1} bits: [60 : 48]</Address>\n\
        ";

const char *jerichoplus_DebugSignals_ETPP_2="<Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Exp_Remark_Index</Attribute>\n\
        <Size>7</Size>\n\
        <From>Encap</From>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd11,16'd1} bits: [67 : 61]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
</SignalInfo>\n\
";

const char *jerichoplus_DebugSignals_IRPP_0="<?xml version=\"1.0\"?>\n\
<SignalInfo device=\"jerichoplus\">\n\
    <Signal>\n\
        <Attribute>Parser_Leaf_Context</Attribute>\n\
        <Size>4</Size>\n\
        <From>Parser</From>\n\
        <To>LL</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [3 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Code</Attribute>\n\
        <Size>6</Size>\n\
        <From>Parser</From>\n\
        <To>LL</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd2} bits: [66 : 61]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Parser_Program_Ptr</Attribute>\n\
        <Size>4</Size>\n\
        <From>Port Termination</From>\n\
        <To>Parser</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd2} bits: [70 : 67]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Header_Size</Attribute>\n\
        <Size>7</Size>\n\
        <From>NIF</From>\n\
        <To>Port Termination</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd2} bits: [88 : 82]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Header</Attribute>\n\
        <Size>1024</Size>\n\
        <From>NIF</From>\n\
        <To>Port Termination</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd2} bits: [255 : 89] | {15'd1,16'd3} bits: [255 : 0] | {15'd1,16'd4} bits: [255 : 0] | {15'd1,16'd5} bits: [255 : 0] | {15'd1,16'd6} bits: [88 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Qualifier</Attribute>\n\
        <Size>55</Size>\n\
        <From>Parser</From>\n\
        <To>LL</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd6} bits: [146 : 92]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Header_Offset</Attribute>\n\
        <Size>42</Size>\n\
        <From>Parser</From>\n\
        <To>LL</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd6} bits: [190 : 149]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Src_System_Port</Attribute>\n\
        <Size>16</Size>\n\
        <From>Port Termination</From>\n\
        <To>Parser</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd6} bits: [206 : 191]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Port_Termination_Context</Attribute>\n\
        <Size>8</Size>\n\
        <From>NIF</From>\n\
        <To>Port Termination</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd6} bits: [218 : 211]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>Port Termination</From>\n\
        <To>Parser</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd7} bits: [40 : 33]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Initial_VID</Attribute>\n\
        <Size>12</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [24 : 13]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Strength</Attribute>\n\
        <Size>2</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [55 : 54]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Code</Attribute>\n\
        <Size>8</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [63 : 56]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LL_Mirror_Profile</Attribute>\n";

const char *jerichoplus_DebugSignals_IRPP_1="\
        <Size>4</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [68 : 65]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_TC</Attribute>\n\
        <Size>3</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [117 : 115]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_Strength</Attribute>\n\
        <Size>3</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [120 : 118]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_DP</Attribute>\n\
        <Size>2</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [122 : 121]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_CPU_Trap_Qualifier</Attribute>\n\
        <Size>16</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [138 : 123]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_CPU_Trap_Code</Attribute>\n\
        <Size>8</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [146 : 139]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Outer_VID</Attribute>\n\
        <Size>12</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd5} bits: [76 : 65]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Inner_VID</Attribute>\n\
        <Size>12</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd5} bits: [89 : 78]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd5} bits: [105 : 98]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_TC</Attribute>\n\
        <Size>3</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd0} bits: [58 : 56]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_DP</Attribute>\n\
        <Size>2</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd0} bits: [62 : 61]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VSI</Attribute>\n\
        <Size>16</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd0} bits: [230 : 215]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VRF</Attribute>\n\
        <Size>14</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd0} bits: [244 : 231]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd0} bits: [251 : 248]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TRILL_MC</Attribute>\n\
        <Size>1</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd";

const char *jerichoplus_DebugSignals_IRPP_2="3,16'd1} bits: [76 : 76]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Strength</Attribute>\n\
        <Size>2</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd1} bits: [96 : 95]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Code</Attribute>\n\
        <Size>8</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd1} bits: [104 : 97]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Code</Attribute>\n\
        <Size>6</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd1} bits: [195 : 190]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_LIF</Attribute>\n\
        <Size>18</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd1} bits: [213 : 196]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LL_Mirror_Profile</Attribute>\n\
        <Size>4</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd1} bits: [235 : 232]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Incoming_Tag_Structure</Attribute>\n\
        <Size>4</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd2} bits: [29 : 26]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_LIF</Attribute>\n\
        <Size>18</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd2} bits: [131 : 114]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_Strength</Attribute>\n\
        <Size>3</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd2} bits: [158 : 156]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_Dst</Attribute>\n\
        <Size>19</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd2} bits: [177 : 159]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_CPU_Trap_Qualifier</Attribute>\n\
        <Size>16</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd2} bits: [193 : 178]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_CPU_Trap_Code</Attribute>\n\
        <Size>8</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd2} bits: [201 : 194]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EEI</Attribute>\n\
        <Size>24</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd2} bits: [226 : 203]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>COS_Profile</Attribute>\n\
        <Size>6</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd3} bits: [20 : 15]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Terminated_DSCP_EXP</Attribute>\n\
        <Size>8</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd3} bits: [39 : 32]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
";

const char *jerichoplus_DebugSignals_IRPP_3="    <Signal>\n\
        <Attribute>Fwd_Offset_Index</Attribute>\n\
        <Size>3</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd7} bits: [159 : 157]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Offset_Extension</Attribute>\n\
        <Size>2</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd7} bits: [161 : 160]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd7} bits: [165 : 162]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Consistent_Hashing_Key_Gen_Instructions</Attribute>\n\
        <Size>136</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [135 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Mem_Soft_Error</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [136 : 136]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_Processing_Profile</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [139 : 137]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_B_Result</Attribute>\n\
        <Size>17</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [156 : 140]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_B_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [157 : 157]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_A_Result</Attribute>\n\
        <Size>17</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [174 : 158]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_A_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [175 : 175]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VSI_Profile</Attribute>\n\
        <Size>4</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [179 : 176]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VSI</Attribute>\n\
        <Size>16</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [195 : 180]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VRF</Attribute>\n\
        <Size>14</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [209 : 196]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VLAN_Edit_Cmd</Attribute>\n\
        <Size>34</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [243 : 210]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>User_Priority</Attribute>\n\
";

const char *jerichoplus_DebugSignals_IRPP_4="        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [246 : 244]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Unknown_Addr</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [247 : 247]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [251 : 248]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_Processing_Profile</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [254 : 252]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_B_Result</Attribute>\n\
        <Size>17</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [255 : 255] | {15'd4,16'd1} bits: [15 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_B_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [16 : 16]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_A_Result</Attribute>\n\
        <Size>17</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [33 : 17]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_A_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [34 : 34]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Traps_1_Result</Attribute>\n\
        <Size>48</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [82 : 35]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Traps_1_Match</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [83 : 83]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Traps_0_Result</Attribute>\n\
        <Size>48</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [131 : 84]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Traps_0_Match</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [132 : 132]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Result</Attribute>\n\
        <Size>48</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [180 : 133]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Match</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [181 : 181]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Result</Attribute>\n\
        <Size>48</Size>\n\
    ";

const char *jerichoplus_DebugSignals_IRPP_5="    <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [229 : 182]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Match</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [230 : 230]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>STP_State</Attribute>\n\
        <Size>2</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [232 : 231]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Stamp_Native_VSI</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [233 : 233]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Src_System_Port</Attribute>\n\
        <Size>16</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [249 : 234]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Strength</Attribute>\n\
        <Size>2</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [251 : 250]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Code</Attribute>\n\
        <Size>8</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [255 : 252] | {15'd4,16'd2} bits: [3 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>RPF_Native_VSI_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [4 : 4]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>RPF_Native_VSI</Attribute>\n\
        <Size>15</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [19 : 5]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>RPF_Dst_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [20 : 20]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>RPF_Dst</Attribute>\n\
        <Size>19</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [39 : 21]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Parser_Leaf_Context</Attribute>\n\
        <Size>4</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [113 : 110]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_is_IEEE1588</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [114 : 114]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_is_Compatible_MC</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [115 : 115]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_is_BOOTP_DHCP</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</T";

const char *jerichoplus_DebugSignals_IRPP_6="o>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [116 : 116]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Header_Size</Attribute>\n\
        <Size>7</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [123 : 117]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Header</Attribute>\n\
        <Size>1024</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [255 : 124] | {15'd4,16'd3} bits: [255 : 0] | {15'd4,16'd4} bits: [255 : 0] | {15'd4,16'd5} bits: [255 : 0] | {15'd4,16'd6} bits: [123 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Qualifier_0</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [126 : 124]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Qualifier</Attribute>\n\
        <Size>55</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [181 : 127]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Orientation_is_Hub</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [182 : 182]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Up_MEP</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [183 : 183]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Sub_Type</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [186 : 184]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Stamp_Offset</Attribute>\n\
        <Size>7</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [193 : 187]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Offset</Attribute>\n\
        <Size>7</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [200 : 194]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Meter_Disable</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [201 : 201]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_ID</Attribute>\n\
        <Size>17</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [218 : 202]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Native_VSI</Attribute>\n\
        <Size>15</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [233 : 219]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_Lookup_Result</Attribute>\n\
        <Size>20</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [253 : 234]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_Lookup_Found</Attribut";

const char *jerichoplus_DebugSignals_IRPP_7="e>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [254 : 254]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_Lookup_Result</Attribute>\n\
        <Size>20</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [255 : 255] | {15'd4,16'd7} bits: [18 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_Lookup_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [19 : 19]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Local_In_LIF</Attribute>\n\
        <Size>17</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [36 : 20]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LL_Mirror_Profile</Attribute>\n\
        <Size>4</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [40 : 37]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_2nd_Result</Attribute>\n\
        <Size>45</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [85 : 41]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_2nd_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [86 : 86]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_1st_Result</Attribute>\n\
        <Size>45</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [131 : 87]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_1st_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [132 : 132]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_or_Transplant</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [133 : 133]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_Key</Attribute>\n\
        <Size>63</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [196 : 134]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_Data</Attribute>\n\
        <Size>40</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [236 : 197]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Ingress_Learn_Enable</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [237 : 237]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Incoming_Tag_Structure</Attribute>\n\
        <Size>4</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [241 : 238]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_TTL</Attribute>\n\
        <Size>8</Size>\n\
        ";

const char *jerichoplus_DebugSignals_IRPP_8="<From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [249 : 242]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_RIF_Profile</Attribute>\n\
        <Size>6</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [255 : 250]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_RIF</Attribute>\n\
        <Size>15</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [14 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_LIF_Profile</Attribute>\n\
        <Size>4</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [18 : 15]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_LIF_Data_Index</Attribute>\n\
        <Size>2</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [20 : 19]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_LIF_Data</Attribute>\n\
        <Size>57</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [77 : 21]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_LIF</Attribute>\n\
        <Size>18</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [95 : 78]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_DSCP_EXP</Attribute>\n\
        <Size>8</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [103 : 96]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Header_Offset</Attribute>\n\
        <Size>7</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [110 : 104]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Enc</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [111 : 111]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Compensate_Time_Stamp</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [112 : 112]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Cmd</Attribute>\n\
        <Size>2</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [114 : 113]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Header_Offset</Attribute>\n\
        <Size>42</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [156 : 115]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Processing_Profile</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [159 : 157]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Offset_Index</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
  ";

const char *jerichoplus_DebugSignals_IRPP_9="      <Address>{15'd4,16'd8} bits: [162 : 160]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Offset_Extension</Attribute>\n\
        <Size>2</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [164 : 163]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [168 : 165]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_TC</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [171 : 169]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_Strength</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [174 : 172]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_Meter_TC</Attribute>\n\
        <Size>2</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [176 : 175]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_DP</Attribute>\n\
        <Size>2</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [178 : 177]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_Dst</Attribute>\n\
        <Size>19</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [197 : 179]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_CPU_Trap_Qualifier</Attribute>\n\
        <Size>16</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [213 : 198]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_CPU_Trap_Code</Attribute>\n\
        <Size>8</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [221 : 214]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>FID</Attribute>\n\
        <Size>15</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [236 : 222]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>KBP_Result_LSB</Attribute>\n\
        <Size>128</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [255 : 237] | {15'd4,16'd9} bits: [108 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>KBP_Result_MSB</Attribute>\n\
        <Size>128</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd9} bits: [236 : 109]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>KBP_Error</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd9} bits: [237 : 237]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Egress_Learn_Enable</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'";

const char *jerichoplus_DebugSignals_IRPP_10="d4,16'd9} bits: [238 : 238]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EEI</Attribute>\n\
        <Size>24</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd9} bits: [255 : 239] | {15'd4,16'd10} bits: [6 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Counter_B_Update</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd10} bits: [7 : 7]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Counter_A_Update</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd10} bits: [8 : 8]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Counter_B_Ptr</Attribute>\n\
        <Size>21</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd10} bits: [29 : 9]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Counter_A_Ptr</Attribute>\n\
        <Size>21</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd10} bits: [50 : 30]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Consistent_Hashing_Program_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd10} bits: [51 : 51]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Consistent_Hashing_Program</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd10} bits: [54 : 52]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Code</Attribute>\n\
        <Size>6</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd10} bits: [60 : 55]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_LIF</Attribute>\n\
        <Size>18</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd10} bits: [78 : 61]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Port_Termination_Context</Attribute>\n\
        <Size>8</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd10} bits: [86 : 79]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd10} bits: [94 : 87]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Counter</Attribute>\n\
        <Size>32</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd5,16'd0} bits: [31 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LL_LEM_Result</Attribute>\n\
        <Size>45</Size>\n\
        <From>LEM</From>\n\
        <To>LL</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [44 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LL_LEM_Match</Attribute>\n\
        <Size>1</Size>\n\
        <From>LEM</From>\n\
        <To>LL</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [45 : 45]</Address>\n\
        <";

const char *jerichoplus_DebugSignals_IRPP_11="Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LL_LEM_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>LEM</From>\n\
        <To>LL</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [46 : 46]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_TCAM_Key</Attribute>\n\
        <Size>160</Size>\n\
        <From>TT</From>\n\
        <To>TCAM</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd12,16'd0} bits: [159 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_TCAM_Key</Attribute>\n\
        <Size>160</Size>\n\
        <From>VT</From>\n\
        <To>TCAM</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd12,16'd0} bits: [255 : 166] | {15'd12,16'd1} bits: [69 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_TCAM_Mem_Soft_Error</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>TT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd13,16'd0} bits: [0 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_TCAM_Result</Attribute>\n\
        <Size>48</Size>\n\
        <From>TCAM</From>\n\
        <To>TT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd13,16'd0} bits: [48 : 1]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_TCAM_Match</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>TT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd13,16'd0} bits: [49 : 49]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_TCAM_Mem_Soft_Error</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd13,16'd0} bits: [50 : 50]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_TCAM_Result</Attribute>\n\
        <Size>48</Size>\n\
        <From>TCAM</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd13,16'd0} bits: [98 : 51]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_TCAM_Match</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd13,16'd0} bits: [99 : 99]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_A_Key</Attribute>\n\
        <Size>50</Size>\n\
        <From>TT</From>\n\
        <To>ISEM_A</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd22,16'd0} bits: [49 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_A_Key</Attribute>\n\
        <Size>50</Size>\n\
        <From>VT</From>\n\
        <To>ISEM_A</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd22,16'd0} bits: [99 : 50]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_A_Result</Attribute>\n\
        <Size>17</Size>\n\
        <From>ISEM_A</From>\n\
        <To>TT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd23,16'd0} bits: [16 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_A_Error</Attribute>\n\
        <Size>1</Size>\n\
        <From>ISEM_A</From>\n\
        <To>TT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd23,16'd0} bits: [17 : 17]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_A_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>ISEM_A</From>\n\
        <To>TT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd23,16'd0} bits: [18 : 18]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <S";

const char *jerichoplus_DebugSignals_IRPP_12="ignal>\n\
        <Attribute>VT_ISEM_A_Result</Attribute>\n\
        <Size>17</Size>\n\
        <From>ISEM_A</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd23,16'd0} bits: [35 : 19]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_A_Error</Attribute>\n\
        <Size>1</Size>\n\
        <From>ISEM_A</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd23,16'd0} bits: [36 : 36]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_A_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>ISEM_A</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd23,16'd0} bits: [37 : 37]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_B_Key</Attribute>\n\
        <Size>50</Size>\n\
        <From>TT</From>\n\
        <To>ISEM_B</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd24,16'd0} bits: [49 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_B_Key</Attribute>\n\
        <Size>50</Size>\n\
        <From>VT</From>\n\
        <To>ISEM_B</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd24,16'd0} bits: [99 : 50]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_B_Result</Attribute>\n\
        <Size>17</Size>\n\
        <From>ISEM_B</From>\n\
        <To>TT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd25,16'd0} bits: [16 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_B_Error</Attribute>\n\
        <Size>1</Size>\n\
        <From>ISEM_B</From>\n\
        <To>TT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd25,16'd0} bits: [17 : 17]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_B_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>ISEM_B</From>\n\
        <To>TT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd25,16'd0} bits: [18 : 18]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_B_Error</Attribute>\n\
        <Size>1</Size>\n\
        <From>ISEM_B</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd25,16'd0} bits: [36 : 36]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_B_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>ISEM_B</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd25,16'd0} bits: [37 : 37]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_2nd_Key</Attribute>\n\
        <Size>80</Size>\n\
        <From>FLP</From>\n\
        <To>LEM</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd26,16'd0} bits: [79 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_1st_Key</Attribute>\n\
        <Size>80</Size>\n\
        <From>FLP</From>\n\
        <To>LEM</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd26,16'd0} bits: [205 : 126]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_2nd_Result</Attribute>\n\
        <Size>45</Size>\n\
        <From>LEM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd27,16'd0} bits: [44 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_2nd_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>LEM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd27,16'd0} bits: [47 : 47]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_1st_Result</Attribute>\n\
        <";

const char *jerichoplus_DebugSignals_IRPP_13="Size>45</Size>\n\
        <From>LEM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd27,16'd0} bits: [92 : 48]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_1st_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>LEM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd27,16'd0} bits: [95 : 95]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_B_Lookup_Key</Attribute>\n\
        <Size>160</Size>\n\
        <From>FLP</From>\n\
        <To>LPM</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd30,16'd0} bits: [166 : 7]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_B_Lookup_Key</Attribute>\n\
        <Size>160</Size>\n\
        <From>FLP</From>\n\
        <To>LPM</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd30,16'd0} bits: [255 : 174] | {15'd30,16'd1} bits: [77 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_A_Lookup_Key</Attribute>\n\
        <Size>160</Size>\n\
        <From>FLP</From>\n\
        <To>LPM</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd30,16'd1} bits: [244 : 85]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_A_Lookup_Key</Attribute>\n\
        <Size>160</Size>\n\
        <From>FLP</From>\n\
        <To>LPM</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd30,16'd1} bits: [255 : 252] | {15'd30,16'd2} bits: [155 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_B_Lookup_Length</Attribute>\n\
        <Size>8</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd31,16'd0} bits: [7 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_B_Lookup_Status</Attribute>\n\
        <Size>2</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd31,16'd0} bits: [9 : 8]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_B_Lookup_Result</Attribute>\n\
        <Size>20</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd31,16'd0} bits: [29 : 10]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_B_Lookup_Length</Attribute>\n\
        <Size>8</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd31,16'd0} bits: [37 : 30]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_B_Lookup_Status</Attribute>\n\
        <Size>2</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd31,16'd0} bits: [39 : 38]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_B_Lookup_Result</Attribute>\n\
        <Size>20</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd31,16'd0} bits: [59 : 40]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_A_Lookup_Length</Attribute>\n\
        <Size>8</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd31,16'd0} bits: [67 : 60]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_A_Lookup_Status</Attribute>\n\
        <Size>2</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd31,16'd0} bits: [69 : 68]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>";

const char *jerichoplus_DebugSignals_IRPP_14="\n\
    <Signal>\n\
        <Attribute>LPM_2nd_A_Lookup_Result</Attribute>\n\
        <Size>20</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd31,16'd0} bits: [89 : 70]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_A_Lookup_Length</Attribute>\n\
        <Size>8</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd31,16'd0} bits: [97 : 90]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_A_Lookup_Status</Attribute>\n\
        <Size>2</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd31,16'd0} bits: [99 : 98]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_A_Lookup_Result</Attribute>\n\
        <Size>20</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd31,16'd0} bits: [119 : 100]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>KBP_Key</Attribute>\n\
        <Size>1024</Size>\n\
        <From>FLP</From>\n\
        <To>KBP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd32,16'd0} bits: [255 : 8] | {15'd32,16'd1} bits: [255 : 0] | {15'd32,16'd2} bits: [255 : 0] | {15'd32,16'd3} bits: [255 : 0] | {15'd32,16'd4} bits: [7 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>KBP_Result_LSB</Attribute>\n\
        <Size>128</Size>\n\
        <From>KBP</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd33,16'd0} bits: [128 : 1]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>KBP_Result_MSB</Attribute>\n\
        <Size>128</Size>\n\
        <From>KBP</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd33,16'd0} bits: [255 : 129] | {15'd33,16'd1} bits: [0 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [0 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VSI_VTT</Attribute>\n\
        <Size>16</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [16 : 1]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_is_Compatible_MC</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [17 : 17]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Header</Attribute>\n\
        <Size>1024</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [255 : 18] | {15'd0,16'd1} bits: [255 : 0] | {15'd0,16'd2} bits: [255 : 0] | {15'd0,16'd3} bits: [255 : 0] | {15'd0,16'd4} bits: [17 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Qualifier</Attribute>\n\
        <Size>55</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd4} bits: [72 : 18]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VSI_LB</Attribute>\n\
        <Size>16</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd4} bits: [88 : 73]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_";

const char *jerichoplus_DebugSignals_IRPP_15="Header</Attribute>\n\
        <Size>1024</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd4} bits: [255 : 90] | {15'd0,16'd5} bits: [255 : 0] | {15'd0,16'd6} bits: [255 : 0] | {15'd0,16'd7} bits: [255 : 0] | {15'd0,16'd8} bits: [89 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Qualifier</Attribute>\n\
        <Size>55</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd8} bits: [144 : 90]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Header_Offset</Attribute>\n\
        <Size>42</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd8} bits: [186 : 145]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Offset_Index</Attribute>\n\
        <Size>3</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd8} bits: [189 : 187]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Offset_Extension</Attribute>\n\
        <Size>2</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd8} bits: [191 : 190]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VSI_ACL</Attribute>\n\
        <Size>16</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd8} bits: [207 : 192]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VRF</Attribute>\n\
        <Size>14</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd8} bits: [221 : 208]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VLAN_Edit_Cmd</Attribute>\n\
        <Size>34</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd8} bits: [255 : 222]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>User_Header_Type</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [7 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>User_Header_4</Attribute>\n\
        <Size>32</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [39 : 8]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>User_Header_3</Attribute>\n\
        <Size>32</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [71 : 40]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>User_Header_2</Attribute>\n\
        <Size>32</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [103 : 72]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>User_Header_1</Attribute>\n\
        <Size>32</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [135 : 104]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Unknown_Addr</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [136 : 136]</Address>\n\
        <Perm>1</Perm>\n\
    </";

const char *jerichoplus_DebugSignals_IRPP_16="Signal>\n\
    <Signal>\n\
        <Attribute>System_Port_LAG_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [137 : 137]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>System_Port_LAG</Attribute>\n\
        <Size>15</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [152 : 138]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>System_Header_Profile_Index</Attribute>\n\
        <Size>4</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [156 : 153]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Statistics_Tag</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [164 : 157]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Statistics_Ptr_1</Attribute>\n\
        <Size>21</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [185 : 165]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Statistics_Ptr_0</Attribute>\n\
        <Size>21</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [206 : 186]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Stamp_Native_VSI</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [207 : 207]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Stacking_Route_History_Bitmap</Attribute>\n\
        <Size>16</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [223 : 208]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>St_VSQ_Ptr</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [231 : 224]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Src_System_Port</Attribute>\n\
        <Size>16</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [247 : 232]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Strength</Attribute>\n\
        <Size>2</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [249 : 248]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Code</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [255 : 250] | {15'd0,16'd10} bits: [1 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>RPF_Native_VSI_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd10} bits: [2 : 2]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>RPF_Native_VSI</Attribute>\n\
        <Size>15</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd10} bits: [17 : 3]</Address>\n\
        <Perm>1</Perm>\n";

const char *jerichoplus_DebugSignals_IRPP_17="\
    </Signal>\n\
    <Signal>\n\
        <Attribute>RPF_Dst_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd10} bits: [18 : 18]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>RPF_Dst</Attribute>\n\
        <Size>19</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd10} bits: [37 : 19]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>PPH_Type</Attribute>\n\
        <Size>2</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd10} bits: [39 : 38]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>PPH_Reserved</Attribute>\n\
        <Size>3</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd10} bits: [42 : 40]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_is_IEEE1588</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [113 : 113]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_is_BOOTP_DHCP</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [114 : 114]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_Mirror_Disable</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [115 : 115]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_LIF</Attribute>\n\
        <Size>18</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [133 : 116]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Orientation_is_Hub</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [134 : 134]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Up_MEP</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [135 : 135]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Sub_Type</Attribute>\n\
        <Size>3</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [138 : 136]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Stamp_Offset</Attribute>\n\
        <Size>7</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [145 : 139]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Offset</Attribute>\n\
        <Size>7</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [152 : 146]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Native_VSI</Attribute>\n\
        <Size>15</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [167 : 153]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Mirror_Action</Attrib";

const char *jerichoplus_DebugSignals_IRPP_18="ute>\n\
        <Size>4</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [171 : 168]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Mem_Soft_Error</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [172 : 172]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_or_Transplant</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [173 : 173]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_Key</Attribute>\n\
        <Size>63</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [236 : 174]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_Data</Attribute>\n\
        <Size>40</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [255 : 237] | {15'd0,16'd13} bits: [20 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LAG_LB_Key_Packet_Data</Attribute>\n\
        <Size>20</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [59 : 40]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Ingress_Shaping_Dst</Attribute>\n\
        <Size>19</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [87 : 69]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Ingress_Learn_Enable</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [88 : 88]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_TTL</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [96 : 89]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_RIF_Profile</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [102 : 97]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_RIF</Attribute>\n\
        <Size>15</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [117 : 103]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [125 : 118]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_LIF_Profile</Attribute>\n\
        <Size>4</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [129 : 126]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_LIF</Attribute>\n\
        <Size>18</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [147 : 130]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_DSCP_EXP</Attribute>\n\
        <Size>8</Size>\n\
     ";

const char *jerichoplus_DebugSignals_IRPP_19="   <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [155 : 148]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Ignore_CP</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [156 : 156]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Header_Offset</Attribute>\n\
        <Size>7</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [163 : 157]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Enc</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [164 : 164]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Compensate_Time_Stamp</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [165 : 165]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Cmd</Attribute>\n\
        <Size>2</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [167 : 166]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Offset_Index</Attribute>\n\
        <Size>3</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [170 : 168]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Offset_Fix</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [176 : 171]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Header_Enc</Attribute>\n\
        <Size>2</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [178 : 177]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [182 : 179]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action</Attribute>\n\
        <Size>133</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [255 : 183] | {15'd0,16'd14} bits: [59 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>FEC_ECMP_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd14} bits: [60 : 60]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>FEC_ECMP</Attribute>\n\
        <Size>17</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd14} bits: [77 : 61]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Exclude_Src_Action</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd14} bits: [78 : 78]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Egress_Learn_Enable</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF<";

const char *jerichoplus_DebugSignals_IRPP_20="/From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd14} bits: [79 : 79]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EEI</Attribute>\n\
        <Size>24</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd14} bits: [103 : 80]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>ECMP_LB_Key_Packet_Data</Attribute>\n\
        <Size>20</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd14} bits: [123 : 104]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Consistent_Hashing_LEM_Key</Attribute>\n\
        <Size>80</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd14} bits: [203 : 124]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Consistent_Hashing_LEM_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd14} bits: [204 : 204]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Bytes_to_Remove_Index</Attribute>\n\
        <Size>2</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd14} bits: [206 : 205]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Bytes_to_Remove_Fix</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd14} bits: [212 : 207]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Parser_Leaf_Context</Attribute>\n\
        <Size>4</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd14} bits: [219 : 216]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Code</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd14} bits: [225 : 220]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd14} bits: [233 : 226]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
        <Signal>\n\
            <Name>fer2lbp_eq_in_port</Name>\n\
            <Size>8</Size>\n\
            <BlockID>21</BlockID>\n\
            <Address>{15'd2,16'd0} bits: [76 : 69]</Address>\n\
            <From>FER</From>\n\
            <To>LBP</To>\n\
            <Attribute>In_PP_Port</Attribute>\n\
        </Signal>\n\
    <Signal>\n\
        <Attribute>CoE_Packet_Data</Attribute>\n\
        <Size>64</Size>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [63 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>CoE_Ch_ID</Attribute>\n\
        <Size>8</Size>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [71 : 64]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_Data</Attribute>\n\
        <Size>40</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [68 : 29]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VLAN_Edit_Cmd</Attribute>\n\
        <Size>34</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
   ";

const char *jerichoplus_DebugSignals_IRPP_21="     <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [158 : 125]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>User_Header_2</Attribute>\n\
        <Size>32</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [254 : 223]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Action_Profile_Index</Attribute>\n\
        <Size>4</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd1} bits: [136 : 133]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_LIF</Attribute>\n\
        <Size>18</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd1} bits: [162 : 145]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_or_Transplant</Attribute>\n\
        <Size>1</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd1} bits: [195 : 195]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_Key</Attribute>\n\
        <Size>63</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd1} bits: [255 : 196] | {15'd2,16'd2} bits: [2 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Ingress_Learn_Enable</Attribute>\n\
        <Size>1</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd2} bits: [66 : 66]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_DSCP_EXP</Attribute>\n\
        <Size>8</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd2} bits: [101 : 94]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action</Attribute>\n\
        <Size>133</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd3} bits: [163 : 31]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>FEC_ECMP_Ptr_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd3} bits: [164 : 164]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>FEC_ECMP_Ptr_is_Stateful</Attribute>\n\
        <Size>1</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd3} bits: [165 : 165]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>FEC_ECMP_Ptr</Attribute>\n\
        <Size>17</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd3} bits: [182 : 166]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Egress_Learn_Enable</Attribute>\n\
        <Size>1</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd3} bits: [191 : 191]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EEI</Attribute>\n\
        <Size>24</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd3} bits: [215 : 192]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>ECMP_LB_Key</Attribute>\n\
        <Size>16</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>";

const char *jerichoplus_DebugSignals_IRPP_22="\n\
        <Address>{15'd3,16'd0} bits: [15 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TM_Cmd</Attribute>\n\
        <Size>323</Size>\n\
        <From>LBP</From>\n\
        <To>ITM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [255 : 0] | {15'd4,16'd1} bits: [66 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Bytes_to_Remove</Attribute>\n\
        <Size>7</Size>\n\
        <From>LBP</From>\n\
        <To>ITM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd4,16'd3} bits: [9 : 3]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Key_3</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd5,16'd0} bits: [159 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Profile_Index_3</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd5,16'd0} bits: [165 : 160]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Key_2</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd5,16'd0} bits: [255 : 166] | {15'd5,16'd1} bits: [69 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Profile_Index_2</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd5,16'd1} bits: [75 : 70]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Key_1</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd5,16'd1} bits: [235 : 76]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Profile_Index_1</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd5,16'd1} bits: [241 : 236]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Key_0</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd5,16'd1} bits: [255 : 242] | {15'd5,16'd2} bits: [145 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Profile_Index_0</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd5,16'd2} bits: [151 : 146]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Key_3</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd5,16'd2} bits: [255 : 152] | {15'd5,16'd3} bits: [55 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Profile_Index_3</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd5,16'd3} bits: [61 : 56]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Key_2</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd5,16'd3} bits: [221 : 62]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Profile_Index_2</A";

const char *jerichoplus_DebugSignals_IRPP_23="ttribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd5,16'd3} bits: [227 : 222]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Key_1</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd5,16'd3} bits: [255 : 228] | {15'd5,16'd4} bits: [131 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Profile_Index_1</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd5,16'd4} bits: [137 : 132]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Key_0</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd5,16'd4} bits: [255 : 138] | {15'd5,16'd5} bits: [41 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Profile_Index_0</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd5,16'd5} bits: [47 : 42]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Error_3</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd0} bits: [0 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Action_3</Attribute>\n\
        <Size>48</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd0} bits: [48 : 1]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Match_3</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd0} bits: [49 : 49]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Error_2</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd0} bits: [50 : 50]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Action_2</Attribute>\n\
        <Size>48</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd0} bits: [98 : 51]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Match_2</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd0} bits: [99 : 99]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Error_1</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd0} bits: [100 : 100]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Action_1</Attribute>\n\
        <Size>48</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd0} bits: [148 : 101]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Match_1</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd0} bits: [149 : 149]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signa";

const char *jerichoplus_DebugSignals_IRPP_24="l>\n\
        <Attribute>TCAM_2nd_Error_0</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd0} bits: [150 : 150]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Action_0</Attribute>\n\
        <Size>48</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd0} bits: [198 : 151]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Match_0</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd0} bits: [199 : 199]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Error_3</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd0} bits: [200 : 200]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Action_3</Attribute>\n\
        <Size>48</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd0} bits: [248 : 201]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Match_3</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd0} bits: [249 : 249]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Error_2</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd0} bits: [250 : 250]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Action_2</Attribute>\n\
        <Size>48</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd0} bits: [255 : 251] | {15'd6,16'd1} bits: [42 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Match_2</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd1} bits: [43 : 43]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Error_1</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd1} bits: [44 : 44]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Action_1</Attribute>\n\
        <Size>48</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd1} bits: [92 : 45]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Match_1</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd1} bits: [93 : 93]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Error_0</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd1} bits: [94 : 94]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Action_0</Attribute>\n\
        <Size>48</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd1} bits: [142 : 95]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    ";

const char *jerichoplus_DebugSignals_IRPP_25="<Signal>\n\
        <Attribute>TCAM_1st_Match_0</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd1} bits: [143 : 143]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_Result</Attribute>\n\
        <Size>45</Size>\n\
        <From>LEM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd0} bits: [44 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_Error</Attribute>\n\
        <Size>1</Size>\n\
        <From>LEM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd0} bits: [45 : 45]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>LEM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd9,16'd0} bits: [46 : 46]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_Key</Attribute>\n\
        <Size>80</Size>\n\
        <From>PMF</From>\n\
        <To>LEM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd10,16'd0} bits: [79 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_Lookup_Type</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>LEM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd10,16'd0} bits: [80 : 80]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_Direct_Access_Key</Attribute>\n\
        <Size>17</Size>\n\
        <From>PMF</From>\n\
        <To>LPM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd11,16'd0} bits: [16 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_Direct_Access_Key</Attribute>\n\
        <Size>17</Size>\n\
        <From>PMF</From>\n\
        <To>LPM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd11,16'd0} bits: [33 : 17]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_Direct_Access_Result</Attribute>\n\
        <Size>128</Size>\n\
        <From>LPM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd12,16'd0} bits: [127 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_Direct_Access_Status</Attribute>\n\
        <Size>1</Size>\n\
        <From>LPM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd12,16'd0} bits: [128 : 128]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_Direct_Access_Result</Attribute>\n\
        <Size>128</Size>\n\
        <From>LPM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd12,16'd0} bits: [255 : 129] | {15'd12,16'd1} bits: [0 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_Direct_Access_Status</Attribute>\n\
        <Size>1</Size>\n\
        <From>LPM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd12,16'd1} bits: [1 : 1]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Name>vtt2flp_2eq3_parser_leaf_context</Name>\n\
        <Size>4</Size>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd1} bits: [180 : 177]</Address>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <Attribute>Parser_Leaf_Context</Attribute>\n\
    </Signal>\n\
    <Signal>\n\
        <Name>llr2vtt_eq0_packet_format_code</Name>\n\
        <Size>6</Size>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [34 : 29]</Address>\n\
        <From>LL</From>\n\
        <To>VT</";

const char *jerichoplus_DebugSignals_IRPP_26="To>\n\
        <Attribute>Packet_Format_Code</Attribute>\n\
        <Comment>Identifies the packet header stack</Comment>\n\
    </Signal>\n\
</SignalInfo>\n\
";

const char *jerichoplus_PP_0="<?xml version=\"1.0\" encoding=\"UTF-8\"?>\n\
<top device=\"jericho_plus\" expansion=\"SignalStructures.xml\">\n\
    <block-list>\n\
        <block name=\"IRPP\" debug-signals=\"DebugSignals-IRPP.xml\">\n\
            <stage name=\"NIF\"/>\n\
            <stage name=\"Port Termination\"/>\n\
            <stage name=\"Parser\" programmable=\"macro\"/>\n\
            <stage name=\"LL\"/>\n\
            <stage name=\"VT\" programmable=\"klear\">\n\
               <db name=\"ISEM_A\" access-num=\"1\"/>\n\
               <db name=\"ISEM_B\"/>\n\
               <db name=\"TCAM\"/>\n\
            </stage>\n\
            <stage name=\"TT\" programmable=\"klear\">\n\
               <db name=\"ISEM_A\" access-num=\"1\"/>\n\
               <db name=\"ISEM_B\"/>\n\
               <db name=\"TCAM\"/>\n\
            </stage>\n\
            <stage name=\"FLP\" programmable=\"klear\" stage-qualifier=\"Lookup\">\n\
               <db name=\"LEM\" access-num=\"2\" group-mode=\"ExactMatch\"/>\n\
               <db name=\"KAPS\" access-num=\"2\"/>\n\
               <db name=\"TCAM\" access-num=\"2\" group-mode=\"Auto\"/>\n\
               <db name=\"KBP\" access-num=\"1\"/>\n\
               <db name=\"OAM\" group-mode=\"ExactMatch\"/>\n\
            </stage>\n\
            <stage name=\"PMF\" programmable=\"klear\" stage-qualifier=\"Ingress\">\n\
               <db name=\"KAPS\" access-num=\"2\"/>\n\
               <db name=\"TCAM\" access-num=\"2\" group-mode=\"Auto\"/>\n\
            </stage>\n\
            <stage name=\"FER\"/>\n\
            <stage name=\"LBP\"/>\n\
            <stage name=\"ITM\"/>\n\
        </block>\n\
        <block name=\"ERPP\" debug-signals=\"DebugSignals-ERPP.xml\">\n\
            <stage name=\"Fab\"/>\n\
            <stage name=\"Parser\"/>\n\
            <stage name=\"DSPM\"/>\n\
            <stage name=\"PRP\"/>\n\
            <stage name=\"Filter\"/>\n\
            <stage name=\"PMF\" programmable=\"klear\">\n\
               <db name=\"TCAM\" access-num=\"2\" group-mode=\"Auto\"/>\n\
            </stage>\n\
            <stage name=\"TM Action\"/>\n\
            <stage name=\"ETM\"/>\n\
        </block>\n\
        <block name=\"ETPP\" debug-signals=\"DebugSignals-ETPP.xml\">\n\
            <stage name=\"ETM\"/>\n\
            <stage name=\"Parser\"/>\n\
            <stage name=\"PRP\"/>\n\
            <stage name=\"Term\"/>\n\
            <stage name=\"Fwd\"/>\n\
            <stage name=\"Native LL\"/>\n\
            <stage name=\"Encap\"/>\n\
            <stage name=\"LL\"/>\n\
            <stage name=\"PRGE\" programmable=\"editor\"/>\n\
            <stage name=\"NIF\"/>\n\
        </block>\n\
        <block name=\"Memories\">\n\
            <stage name=\"ISEM_A\" access-type=\"\"/>\n\
            <stage name=\"ISEM_B\"/>\n\
            <stage name=\"TCAM\"/>\n\
            <stage name=\"LEM\"/>\n\
            <stage name=\"OEM_A\"/>\n\
            <stage name=\"OEM_B\"/>\n\
            <stage name=\"ESEM\"/>\n\
            <stage name=\"KAPS\"/>\n\
            <stage name=\"KBP\"/>\n\
            <stage name=\"GLEM\"/>\n\
            <stage name=\"FEC Table\"/>\n\
            <stage name=\"VSI Table\"/>\n\
            <stage name=\"VLAN Table\"/>\n\
            <stage name=\"EEDB\"/>\n\
        </block>\n\
    </block-list>\n\
</top>\n\
";

const char *jerichoplus_SignalStructures_0="<?xml version=\"1.0\" encoding=\"UTF-8\"?>\n\
<top device=\"jericho_plus\">\n\
    <signal-structures>\n\
        <structure name=\"VLAN_Edit_Cmd\" size=\"34\" perm=\"1\">\n\
            <field name=\"VID_1\" bits=\"11:0\"/>\n\
            <field name=\"VID_2\" bits=\"23:12\"/>\n\
            <field name=\"DEI\" bits=\"24:24\"/>\n\
            <field name=\"PCP\" bits=\"27:25\"/>\n\
            <field name=\"Cmd\" bits=\"33:28\"/>\n\
        </structure>\n\
        <structure name=\"Fwd_Action_Dst_Flow\" size=\"19\" perm=\"1\">\n\
            <field name=\"Flow_ID\" bits=\"16:0\"/>\n\
            <field name=\"Type_Flow\" bits=\"18:17\"/>\n\
        </structure>\n\
        <structure name=\"Fwd_Action_Dst_MC\" size=\"19\" perm=\"1\">\n\
            <field name=\"MC_ID\" bits=\"16:0\"/>\n\
            <field name=\"Type_MC\" bits=\"18:17\"/>\n\
        </structure>\n\
        <structure name=\"Fwd_Action_Dst_FEC\" size=\"19\" perm=\"1\">\n\
            <field name=\"FEC_Ptr\" bits=\"16:0\"/>\n\
            <field name=\"Type_FEC\" bits=\"18:17\"/>\n\
        </structure>\n\
        <structure name=\"Fwd_Action_Dst_DSPA\" size=\"19\" perm=\"1\">\n\
            <field name=\"Dst_System_Port_Aggr\" bits=\"15:0\"/>\n\
            <field name=\"Type_DSPA\" bits=\"18:16\"/>\n\
        </structure>\n\
        <structure name=\"Fwd_Action_Dst_Trap\" size=\"19\" perm=\"1\">\n\
            <field name=\"Trap_ID\" bits=\"07:00\"/>\n\
            <field name=\"Fwd_Strength\" bits=\"10:08\"/>\n\
            <field name=\"Snoop_Strength\" bits=\"12:11\"/>\n\
            <field name=\"Type_Trap\" bits=\"18:13\"/>\n\
        </structure>\n\
        <structure name=\"Fwd_Action_Dst\" size=\"19\" expansion=\"Dynamic\" perm=\"1\">\n\
            <option expansion=\"Fwd_Action_Dst_Flow\" Enc_Type=\"3\"/>\n\
            <option expansion=\"Fwd_Action_Dst_MC\" Enc_Type=\"2\"/>\n\
            <option expansion=\"Fwd_Action_Dst_FEC\" Enc_Type=\"1\"/>\n\
            <option expansion=\"Fwd_Action_Dst_DSPA\" Enc_Type=\"0\" DSPA_Flag=\"1\"/>\n\
            <option expansion=\"Fwd_Action_Dst_Trap\" Enc_Type=\"0\" DSPA_Flag=\"0\"/>\n\
            <field name=\"DSPA_Flag\" bits=\"16:16\"/>\n\
            <field name=\"Enc_Type\" bits=\"18:17\"/>\n\
        </structure>\n\
        <structure name=\"PP_PCT_Data\" size=\"108\" perm=\"1\">\n\
            <field name=\"Acceptable_Frame_Type_Profile\" bits=\"1:0\"/>\n\
            <field name=\"Port_is_PBP\" bits=\"2:2\"/>\n\
            <field name=\"Egress_STP_Filter_Enable\" bits=\"3:3\"/>\n\
            <field name=\"Egress_VSI_Filter_Enable\" bits=\"4:4\"/>\n\
            <field name=\"Disable_Filter\" bits=\"5:5\"/>\n\
            <field name=\"Default_SEM_Result\" bits=\"22:6\"/>\n\
            <field name=\"Exp_Map_Profile\" bits=\"24:23\"/>\n\
            <field name=\"VLAN_Domain\" bits=\"33:25\"/>\n\
            <field name=\"CEP_C_VLAN_Edit\" bits=\"34:34\"/>\n\
            <field name=\"LLVP_Profile\" bits=\"37:35\"/>\n\
            <field name=\"MPLS_Eth_Type_Select\" bits=\"38:38\"/>\n\
            <field name=\"PRGE_Profile\" bits=\"42:39\"/>\n\
            <field name=\"PRGE_Var\" bits=\"74:43\"/>\n\
            <field name=\"Dst_System_Port\" bits=\"90:75\"/>\n\
            <field name=\"MTU\" bits=\"104:91\"/>\n\
            <field name=\"IEEE1588_MAC_Enable\" bits=\"105:105\"/>\n\
            <field name=\"OAM_Port_Profile\" bits=\"106:106\"/>\n\
            <field name=\"OSTS_Enable\" bits=\"107:107\"/>\n\
        </structure>\n\
        <structure name=\"OAM_Header\" size=\"48\" perm=\"1\">\n\
            <field name=\"Offset\" bits=\"7:0\"/>\n\
            <field name=\"OAM_TS_Data\" bits=\"41:8\"/>\n\
            <field name=\"MEP_Type\" bits=\"42:42\"/>\n\
            <field name=\"OAM_Sub_Type\" bits=\"45:43\"/>\n\
            <field name=\"OTSH_Type\" bits=\"47:46\"/>\n\
        </structure>\n\
        <structure name=\"IEEE1588v2_Header\" size=\"48\" perm=\"1\">\n\
            <field n";

const char *jerichoplus_SignalStructures_1="ame=\"Offset\" bits=\"7:0\"/>\n\
            <field name=\"OAM_TS_Data\" bits=\"41:8\"/>\n\
            <field name=\"TS_Enc\" bits=\"42:42\"/>\n\
            <field name=\"TP_Cmd\" bits=\"45:43\"/>\n\
            <field name=\"OTSH_Type\" bits=\"47:46\"/>\n\
        </structure>\n\
        <structure name=\"Latency_Measurement_Header\" size=\"48\" perm=\"1\">\n\
            <field name=\"Latency_Flow_ID\" bits=\"18:0\"/>\n\
            <field name=\"Time_Stamp\" bits=\"45:19\"/>\n\
            <field name=\"OTSH_Type\" bits=\"47:46\"/>\n\
        </structure>\n\
        <structure name=\"SHR\" size=\"365\">\n\
            <field name=\"PPH_Learn_Extension\" bits=\"39:0\" condition=\"PPH_Base.Learn_Extension_Valid\"/>\n\
            <field name=\"PPH_EEI_Extension\" bits=\"63:40\" condition=\"PPH_Base.EEI_Extension_Valid\"/>\n\
            <field name=\"PPH_FHEI_Extension\" bits=\"103:64 364:341\" expansion=\"Dynamic\" condition=\"PPH_Base.FHEI_Code\">\n\
                <option expansion=\"FHEI_Bridge_3B\" PPH_Base.Fwd_Code=\"Bridge\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
                <option expansion=\"FHEI_Bridge_5B\" PPH_Base.Fwd_Code=\"Bridge\" PPH_Base.FHEI_Code=\"FHEI_5B\"/>\n\
                <option expansion=\"FHEI_CPU_TRAP_3B\" PPH_Base.Fwd_Code=\"CPU_TRAP\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
                <option expansion=\"FHEI_CPU_TRAP_5B\" PPH_Base.Fwd_Code=\"CPU_TRAP\" PPH_Base.FHEI_Code=\"FHEI_5B\"/>\n\
                <option expansion=\"FHEI_CPU_TRAP_8B\" PPH_Base.Fwd_Code=\"CPU_TRAP\" PPH_Base.FHEI_Code=\"FHEI_8B\"/>\n\
                <option expansion=\"FHEI_IP_Routed_3B\" PPH_Base.Fwd_Code=\"IPv4_UC_Routed\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
                <option expansion=\"FHEI_IP_Routed_3B\" PPH_Base.Fwd_Code=\"IPv4_MC_Routed\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
                <option expansion=\"FHEI_IP_Routed_3B\" PPH_Base.Fwd_Code=\"IPv6_UC_Routed\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
                <option expansion=\"FHEI_IP_Routed_3B\" PPH_Base.Fwd_Code=\"IPv6_MC_Routed\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
                <option expansion=\"FHEI_IP_Routed_8B\" PPH_Base.Fwd_Code=\"IPv4_UC_Routed\" PPH_Base.FHEI_Code=\"FHEI_8B\"/>\n\
                <option expansion=\"FHEI_IP_Routed_8B\" PPH_Base.Fwd_Code=\"IPv4_MC_Routed\" PPH_Base.FHEI_Code=\"FHEI_8B\"/>\n\
                <option expansion=\"FHEI_IP_Routed_8B\" PPH_Base.Fwd_Code=\"IPv6_UC_Routed\" PPH_Base.FHEI_Code=\"FHEI_8B\"/>\n\
                <option expansion=\"FHEI_IP_Routed_8B\" PPH_Base.Fwd_Code=\"IPv6_MC_Routed\" PPH_Base.FHEI_Code=\"FHEI_8B\"/>\n\
                <option expansion=\"FHEI_MPLS_3B\" PPH_Base.Fwd_Code=\"MPLS\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
                <option expansion=\"FHEI_MPLS_5B\" PPH_Base.Fwd_Code=\"MPLS\" PPH_Base.FHEI_Code=\"FHEI_5B\"/>\n\
                <option expansion=\"FHEI_TRILL_3B\" PPH_Base.Fwd_Code=\"TRILL\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
            </field>\n\
            <field name=\"PPH_Base\" bits=\"159:104\" condition=\"FTMH_Base.PPH_Type\"/>\n\
            <field name=\"OTSH\" bits=\"207:160\"/>\n\
            <field name=\"Stacking_Extension\" bits=\"223:208\"/>\n\
            <field name=\"DSP_Extension\" bits=\"239:224\" condition=\"FTMH_Base.DSP_Extension_Valid\"/>\n\
            <field name=\"LB_Key_Extension\" bits=\"247:240\"/>\n\
            <field name=\"FTMH_Base\" bits=\"319:248\" perm=\"1\"/>\n\
            <field name=\"Format_Code\" bits=\"322:320\"/>\n\
            <field name=\"Value_1\" bits=\"330:323\"/>\n\
            <field name=\"Value_2\" bits=\"338:331\"/>\n\
            <field name=\"Exclude_Src\" bits=\"339:339\"/>\n\
            <field name=\"Drop\" bits=\"340:340\"/>\n\
        </structure>\n\
        <structure name=\"SHR_ERPP_PMF\" size=\"46\" perm=\"1\">\n\
            <field name=\"DSP_Ptr\" bits=\"7:0\"/>\n\
            <field name=\"Out_LIF\" bits=\"25:8\"/>\n\
            <field name=\"VSI_or_VRF\" bits=\"41:26\"/>\n\
           ";

const char *jerichoplus_SignalStructures_2=" <field name=\"TC\" bits=\"44:42\"/>\n\
            <field name=\"Drop\" bits=\"45:45\"/>\n\
        </structure>\n\
        <structure name=\"GLEM_Data\" size=\"41\" perm=\"1\">\n\
            <field name=\"Out_LIF\" bits=\"17:0\"/>\n\
            <field name=\"Out_LIF_Found\" bits=\"18:18\"/>\n\
            <field name=\"Out_LIF_Error\" bits=\"19:19\"/>\n\
            <field name=\"EEI\" bits=\"37:20\"/>\n\
            <field name=\"EEI_Found\" bits=\"38:38\"/>\n\
            <field name=\"EEI_Error\" bits=\"39:39\"/>\n\
            <field name=\"Lookup_Disabled\" bits=\"40:40\"/>\n\
        </structure>\n\
        <structure name=\"EES_Action_Short\" size=\"28\" perm=\"1\">\n\
            <field name=\"EEI\" bits=\"23:0\"/>\n\
            <field name=\"Type\" bits=\"27:24\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_MPLS_Swap\" size=\"43\" perm=\"1\">\n\
            <field name=\"Reserved\" bits=\"22:0\"/>\n\
            <field name=\"MPLS_1_Label\" bits=\"42:23\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_MPLS_Pop\" size=\"43\" perm=\"1\">\n\
            <field name=\"Upper_Layer_Protocol\" bits=\"3:0\"/>\n\
            <field name=\"CW\" bits=\"4\"/>\n\
            <field name=\"Model_is_Pipe\" bits=\"5\"/>\n\
            <field name=\"TPID_Profile\" bits=\"7:6\"/>\n\
            <field name=\"Reserved\" bits=\"42:8\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_MPLS_Push\" size=\"43\" perm=\"1\">\n\
            <field name=\"MPLS_2_Label\" bits=\"19:0\"/>\n\
            <field name=\"MPLS_2_Cmd\" bits=\"22:20\"/>\n\
            <field name=\"MPLS_1_Label\" bits=\"42:23\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_MPLS\" size=\"88\" perm=\"1\">\n\
            <field name=\"Next_Out_LIF\" bits=\"16:0\"/>\n\
            <field name=\"VSI_LSB\" bits=\"31:17\"/>\n\
            <field name=\"EE_Format_MPLS_Data\" bits=\"74:32\" expansion=\"Dynamic\">\n\
                <option expansion=\"EE_Format_MPLS_Swap\" MPLS_1_Cmd=\"9\"/>\n\
                <option expansion=\"EE_Format_MPLS_Pop\" MPLS_1_Cmd=\"8\"/>\n\
                <option expansion=\"EE_Format_MPLS_Push\"/>\n\
            </field>\n\
            <field name=\"MPLS_1_Cmd\" bits=\"78:75\"/>\n\
            <field name=\"OAM_LIF_Set\" bits=\"79\"/>\n\
            <field name=\"Out_LIF_Profile\" bits=\"85:80\"/>\n\
            <field name=\"Drop\" bits=\"86\"/>\n\
            <field name=\"Type_MPLS\" bits=\"87\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_Data\" size=\"88\" perm=\"1\">\n\
            <field name=\"Next_Out_LIF\" bits=\"16:0\"/>\n\
            <field name=\"Next_Out_LIF_Valid\" bits=\"17\"/>\n\
            <field name=\"Data\" bits=\"73:18\"/>\n\
            <field name=\"Reserved\" bits=\"74\"/>\n\
            <field name=\"OAM_LIF_Set\" bits=\"75\"/>\n\
            <field name=\"Out_LIF_Profile\" bits=\"81:76\"/>\n\
            <field name=\"Drop\" bits=\"82\"/>\n\
            <field name=\"Reserved\" bits=\"84:83\"/>\n\
            <field name=\"Type_EES\" bits=\"87:85\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_IPv4\" size=\"88\" perm=\"1\">\n\
            <field name=\"Next_Out_LIF\" bits=\"16:0\"/>\n\
            <field name=\"VSI_LSB\" bits=\"31:17\"/>\n\
            <field name=\"Enc_Mode\" bits=\"33:32\"/>\n\
            <field name=\"TOS_Index\" bits=\"37:34\"/>\n\
            <field name=\"TTL_Index\" bits=\"39:38\"/>\n\
            <field name=\"IPv4_Src_Index\" bits=\"43:40\"/>\n\
            <field name=\"IPv4_Dst\" bits=\"75:44\"/>\n\
            <field name=\"OAM_LIF_Set\" bits=\"76\"/>\n\
            <field name=\"Out_LIF_Profile\" bits=\"82:77\"/>\n\
            <field name=\"Drop\" bits=\"83\"/>\n\
            <field name=\"Type_IPv4\" bits=\"87:84\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_ISID\" size=\"88\" perm=\"1\">\n\
            <field name=\"Next_Out_LIF\" bits=\"16:0\"/>\n\
 ";

const char *jerichoplus_SignalStructures_3="           <field name=\"Next_Out_LIF_Valid\" bits=\"17\"/>\n\
            <field name=\"ISID\" bits=\"41:18\"/>\n\
            <field name=\"Reserved\" bits=\"73:42\"/>\n\
            <field name=\"OAM_LIF_Set\" bits=\"74\"/>\n\
            <field name=\"Out_LIF_Profile\" bits=\"80:75\"/>\n\
            <field name=\"Drop\" bits=\"81\"/>\n\
            <field name=\"Reserved\" bits=\"83:82\"/>\n\
            <field name=\"Type_ISID\" bits=\"87:84\"/>\n\
        </structure>\n\
        <structure name=\"Out_RIF_Entry\" size=\"41\" perm=\"1\">\n\
            <field name=\"ARP_Ptr_LSB\" bits=\"15:0\"/>\n\
            <field name=\"ARP_Ptr_Valid\" bits=\"16\"/>\n\
            <field name=\"VSI_LSB\" bits=\"29:17\"/>\n\
            <field name=\"Remark_Profile\" bits=\"33:30\"/>\n\
            <field name=\"OAM_LIF_Set\" bits=\"34\"/>\n\
            <field name=\"Out_LIF_Profile_LSB\" bits=\"37:35\"/>\n\
            <field name=\"Drop\" bits=\"38\"/>\n\
            <field name=\"Type\" bits=\"40:39\"/>\n\
        </structure>\n\
        <structure name=\"AC_Entry\" size=\"41\" perm=\"1\">\n\
            <field name=\"PCP_DEI_Profile\" bits=\"3:0\"/>\n\
            <field name=\"VID_2\" bits=\"15:4\"/>\n\
            <field name=\"VID_1\" bits=\"27:16\"/>\n\
            <field name=\"VLAN_Edit_Profile\" bits=\"32:28\"/>\n\
            <field name=\"OAM_LIF_Set\" bits=\"33\"/>\n\
            <field name=\"Out_LIF_Profile_LSB\" bits=\"36:34\"/>\n\
            <field name=\"Drop\" bits=\"37\"/>\n\
            <field name=\"Use_as_Data\" bits=\"38\"/>\n\
            <field name=\"Type\" bits=\"40:39\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_AC_or_Out_RIF\" size=\"88\" perm=\"1\">\n\
            <field name=\"Entry_0\" bits=\"40:0\" expansion=\"Dynamic\">\n\
                <option expansion=\"Out_RIF_Entry\" Entry_0_Type=\"1\"/>\n\
                <option expansion=\"AC_Entry\" Entry_0_Type=\"0\"/>\n\
            </field>\n\
            <field name=\"Entry_0_Type\" bits=\"40:39\"/>\n\
            <field name=\"Entry_1\" bits=\"81:41\" expansion=\"Dynamic\">\n\
                <option expansion=\"Out_RIF_Entry\" Entry_1_Type=\"1\"/>\n\
                <option expansion=\"AC_Entry\" Entry_1_Type=\"0\"/>\n\
            </field>\n\
            <field name=\"Entry_1_Type\" bits=\"81:80\"/>\n\
            <field name=\"Reserved\" bits=\"83:82\"/>\n\
            <field name=\"Type_AC_or_Out_RIF\" bits=\"87:84\"/>\n\
        </structure>\n\
        <structure name=\"TRILL_Half_Entry\" size=\"41\" perm=\"1\">\n\
            <field name=\"Next_Out_LIF\" bits=\"16:0\"/>\n\
            <field name=\"Next_Out_LIF_Valid\" bits=\"17\"/>\n\
            <field name=\"Nick\" bits=\"33:18\"/>\n\
            <field name=\"MC\" bits=\"34\"/>\n\
            <field name=\"OAM_LIF_Set\" bits=\"35\"/>\n\
            <field name=\"Out_LIF_Profile_LSB\" bits=\"38:36\"/>\n\
            <field name=\"Drop\" bits=\"39\"/>\n\
            <field name=\"Reserved\" bits=\"40\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_TRILL_Half\" size=\"88\" perm=\"1\">\n\
            <field name=\"Entry_0\" bits=\"40:0\" expansion=\"TRILL_Half_Entry\"/>\n\
            <field name=\"Entry_1\" bits=\"81:41\" expansion=\"TRILL_Half_Entry\"/>\n\
            <field name=\"Reserved\" bits=\"82\"/>\n\
            <field name=\"Half_Entry\" bits=\"83\"/>\n\
            <field name=\"Type_TRILL\" bits=\"87:84\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_TRILL_Full\" size=\"88\" perm=\"1\">\n\
            <field name=\"Next_Out_LIF\" bits=\"16:0\"/>\n\
            <field name=\"Next_Out_LIF_Valid\" bits=\"17\"/>\n\
            <field name=\"Nick\" bits=\"33:18\"/>\n\
            <field name=\"MC\" bits=\"34\"/>\n\
            <field name=\"My_Nick_Index\" bits=\"36:35\"/>\n\
            <field name=\"VSI_LSB\" bits=\"51:37\"/>\n\
            <field name=\"VSI_Valid\" bits=\"52\"/>\n\
            <field name=\"Remark_Profile";

const char *jerichoplus_SignalStructures_4="\" bits=\"56:53\"/>\n\
            <field name=\"Reserved\" bits=\"72:57\"/>\n\
            <field name=\"OAM_LIF_Set\" bits=\"73\"/>\n\
            <field name=\"Out_LIF_Profile\" bits=\"79:74\"/>\n\
            <field name=\"Drop\" bits=\"80\"/>\n\
            <field name=\"Reserved\" bits=\"82:81\"/>\n\
            <field name=\"Half_Entry\" bits=\"83\"/>\n\
            <field name=\"Type_TRILL\" bits=\"87:84\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_ARP_LL\" size=\"88\" perm=\"1\">\n\
            <field name=\"Next_Out_LIF_LSB\" bits=\"5:0\"/>\n\
            <field name=\"Next_Out_LIF_Valid\" bits=\"6\"/>\n\
            <field name=\"VSI\" bits=\"22:7\"/>\n\
            <field name=\"VSI_Valid\" bits=\"23\"/>\n\
            <field name=\"MAC\" bits=\"71:24\"/>\n\
            <field name=\"Remark_Profile\" bits=\"74:72\"/>\n\
            <field name=\"OAM_LIF_Set\" bits=\"75\"/>\n\
            <field name=\"Out_LIF_Profile\" bits=\"80:76\"/>\n\
            <field name=\"ROO_Link_Format\" bits=\"81\"/>\n\
            <field name=\"Drop\" bits=\"82\"/>\n\
            <field name=\"Reserved\" bits=\"84:83\"/>\n\
            <field name=\"Type_ARP_LL\" bits=\"87:85\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_ROO_LL\" size=\"88\" perm=\"1\">\n\
            <field name=\"Outer_Tag_MSB\" bits=\"7:0\"/>\n\
            <field name=\"Outer_Tag_PCP_DEI\" bits=\"11:8\"/>\n\
            <field name=\"Remark_Profile\" bits=\"14:12\"/>\n\
            <field name=\"Num_of_Tags\" bits=\"16:15\"/>\n\
            <field name=\"Eth_Type_Index\" bits=\"20:17\"/>\n\
            <field name=\"SA_LSB\" bits=\"32:21\"/>\n\
            <field name=\"DA\" bits=\"80:33\"/>\n\
            <field name=\"ROO_Link_Format\" bits=\"81\"/>\n\
            <field name=\"Drop\" bits=\"82\"/>\n\
            <field name=\"Reserved\" bits=\"84:83\"/>\n\
            <field name=\"Type_ROO_LL\" bits=\"87:85\"/>\n\
        </structure>\n\
        <structure name=\"EEDB_Entry\" size=\"88\" expansion=\"Dynamic\" perm=\"1\">\n\
            <option expansion=\"EE_Format_AC_or_Out_RIF\" msb_4b=\"0\"/>\n\
            <option expansion=\"EE_Format_TRILL_Half\" msb_4b=\"1\" TRILL_Half_Entry_Valid=\"1\"/>\n\
            <option expansion=\"EE_Format_TRILL_Full\" msb_4b=\"1\" TRILL_Half_Entry_Valid=\"0\"/>\n\
            <option expansion=\"EE_Format_ISID\" msb_4b=\"2\"/>\n\
            <option expansion=\"EE_Format_IPv4\" msb_4b=\"3\"/>\n\
            <option expansion=\"EE_Format_ARP_LL\" msb_3b=\"2\" ROO_Link_Format_Valid=\"0\"/>\n\
            <option expansion=\"EE_Format_ROO_LL\" msb_3b=\"2\" ROO_Link_Format_Valid=\"1\"/>\n\
            <option expansion=\"EE_Format_Data\" msb_3b=\"3\"/>\n\
            <option expansion=\"EE_Format_MPLS\" msb_1b=\"1\"/>\n\
            <field name=\"TRILL_Half_Entry_Valid\" bits=\"83\"/>\n\
            <field name=\"ROO_Link_Format_Valid\" bits=\"81\"/>\n\
            <field name=\"msb_1b\" bits=\"87:87\"/>\n\
            <field name=\"msb_3b\" bits=\"87:85\"/>\n\
            <field name=\"msb_4b\" bits=\"87:84\"/>\n\
        </structure>\n\
        <structure name=\"EES_Action\" size=\"131\" perm=\"1\">\n\
            <field name=\"Type\" bits=\"3:0\"/>\n\
            <field name=\"EEDB_Ptr\" bits=\"21:4\"/>\n\
            <field name=\"EEDB_Entry\" bits=\"109:22\"/>\n\
            <field name=\"Protection_Ptr\" bits=\"130:110\"/>\n\
        </structure>\n\
        <structure name=\"TM_Cmd\" size=\"323\" perm=\"1\">\n\
            <field name=\"Eth_Meter_Ptr\" bits=\"10:0\"/>\n\
            <field name=\"Learn_Info_Valid\" bits=\"11\"/>\n\
            <field name=\"Learn_Info\" bits=\"115:12\"/>\n\
            <field name=\"Learn_Info_Reserved\" bits=\"117:116\"/>\n\
            <field name=\"Dst_Valid\" bits=\"118\"/>\n\
            <field name=\"Snoop_Cmd\" bits=\"122:119\"/>\n\
            <field name=\"Mirror_Cmd\" bits=\"126:123\"/>\n\
            <field name=\"DP\" bits=\"128:127\"/>\n";

const char *jerichoplus_SignalStructures_5="\
            <field name=\"TC\" bits=\"131:129\"/>\n\
            <field name=\"Dst\" bits=\"150:132\" expansion=\"Fwd_Action_Dst\"/>\n\
            <field name=\"Ingress_is_Shaped\" bits=\"151\"/>\n\
            <field name=\"Ingress_Shaping_Dst\" bits=\"168:152\"/>\n\
            <field name=\"Eth_Enc\" bits=\"170:169\"/>\n\
            <field name=\"Statistics_Tag\" bits=\"178:171\"/>\n\
            <field name=\"St_VSQ_Ptr\" bits=\"186:179\"/>\n\
            <field name=\"Meter_B_Ptr\" bits=\"203:187\" condition=\"Meter_B_Update\"/>\n\
            <field name=\"Meter_B_Update\" bits=\"204\"/>\n\
            <field name=\"Meter_A_Ptr\" bits=\"221:205\" condition=\"Meter_A_Update\"/>\n\
            <field name=\"Meter_A_Update\" bits=\"222\"/>\n\
            <field name=\"Counter_A_Ptr\" bits=\"243:223\" condition=\"Counter_A_Update\"/>\n\
            <field name=\"Counter_A_Update\" bits=\"244\"/>\n\
            <field name=\"Counter_B_Ptr\" bits=\"265:245\" condition=\"Counter_B_Update\"/>\n\
            <field name=\"Counter_B_Update\" bits=\"266\"/>\n\
            <field name=\"LAG_LB_Key\" bits=\"282:267\"/>\n\
            <field name=\"DP_Meter_Cmd\" bits=\"284:283\"/>\n\
            <field name=\"Ignore_CP\" bits=\"285\"/>\n\
            <field name=\"LAG_Member_Valid\" bits=\"286\"/>\n\
            <field name=\"In_PP_Port\" bits=\"294:287\"/>\n\
            <field name=\"Network_Header_Truncate_Size\" bits=\"302:295\"/>\n\
            <field name=\"Network_Header_Append_Size_Ptr\" bits=\"310:303\"/>\n\
            <field name=\"Snoop_Code\" bits=\"318:311\"/>\n\
            <field name=\"Reserved\" bits=\"322:319\"/>\n\
        </structure>\n\
        <structure name=\"Fwd_Action\" size=\"133\" perm=\"1\">\n\
            <field name=\"Strength\" bits=\"2:0\"/>\n\
            <field name=\"Dst\" bits=\"21:3\" expansion=\"Fwd_Action_Dst\"/>\n\
            <field name=\"TC\" bits=\"24:22\"/>\n\
            <field name=\"DP\" bits=\"26:25\"/>\n\
            <field name=\"Meter_A_Update\" bits=\"27\"/>\n\
            <field name=\"Meter_A_Ptr\" bits=\"44:28\" condition=\"Meter_A_Update\"/>\n\
            <field name=\"Meter_B_Update\" bits=\"45\"/>\n\
            <field name=\"Meter_B_Ptr\" bits=\"62:46\" condition=\"Meter_B_Update\"/>\n\
            <field name=\"DP_Meter_Cmd\" bits=\"64:63\"/>\n\
            <field name=\"Counter_A_Update\" bits=\"65\"/>\n\
            <field name=\"Counter_A_Ptr\" bits=\"86:66\" condition=\"Counter_A_Update\"/>\n\
            <field name=\"Counter_B_Update\" bits=\"87\"/>\n\
            <field name=\"Counter_B_Ptr\" bits=\"108:88\" condition=\"Counter_B_Update\"/>\n\
            <field name=\"CPU_Trap_Code\" bits=\"116:109\"/>\n\
            <field name=\"CPU_Trap_Qualifier\" bits=\"132:117\"/>\n\
        </structure>\n\
        <structure name=\"Learn_Info\" size=\"104\" perm=\"1\">\n\
            <field name=\"MAC\" bits=\"47:0\"/>\n\
            <field name=\"FID\" bits=\"62:48\"/>\n\
            <field name=\"Payload\" bits=\"102:63\"/>\n\
            <field name=\"Learn_or_Transplant\" bits=\"103:103\"/>\n\
        </structure>\n\
        <structure name=\"Eth_Tag_Format\" size=\"5\" perm=\"1\">\n\
            <field name=\"Inner_Tag\" bits=\"1:0\" resolution=\"Tag_Encoding\"/>\n\
            <field name=\"Outer_Tag_is_Priority\" bits=\"2\"/>\n\
            <field name=\"Outer_Tag\" bits=\"4:3\" resolution=\"Tag_Encoding\"/>\n\
        </structure>\n\
        <structure name=\"Header_Offset\" size=\"42\" perm=\"1\">\n\
            <field name=\"Header_0\" bits=\"6:0\"/>\n\
            <field name=\"Header_1\" bits=\"13:7\"/>\n\
            <field name=\"Header_2\" bits=\"20:14\"/>\n\
            <field name=\"Header_3\" bits=\"27:21\"/>\n\
            <field name=\"Header_4\" bits=\"34:28\"/>\n\
            <field name=\"Header_5\" bits=\"41:35\"/>\n\
        </structure>\n\
        <structure name=\"PFQ\" size=\"11\" perm=\"1\">\n\
            <field name=\"Next_Protocol\" bits";

const char *jerichoplus_SignalStructures_6="=\"10:7\"/>\n\
        </structure>\n\
        <structure name=\"Packet_Format_Qualifier\" size=\"55\" perm=\"1\">\n\
            <field name=\"Header_1\" bits=\"10:00\" expansion=\"PFQ\"/>\n\
            <field name=\"Header_2\" bits=\"21:11\" expansion=\"PFQ\"/>\n\
            <field name=\"Header_3\" bits=\"32:22\" expansion=\"PFQ\"/>\n\
            <field name=\"Header_4\" bits=\"43:33\" expansion=\"PFQ\"/>\n\
            <field name=\"Header_5\" bits=\"54:44\" expansion=\"PFQ\"/>\n\
        </structure>\n\
        <structure name=\"OTSH\" size=\"48\" expansion=\"Dynamic\" perm=\"1\">\n\
            <option expansion=\"OAM_Header\" OTSH_Type=\"OAM\"/>\n\
            <option expansion=\"IEEE1588v2_Header\" OTSH_Type=\"IEEE1588v2\"/>\n\
            <option expansion=\"Latency_Measurement_Header\" OTSH_Type=\"Latency_Measurement\"/>\n\
            <field name=\"OTSH_Type\" bits=\"47:46\"/>\n\
        </structure>\n\
    </signal-structures>\n\
    <signal-params>\n\
        <signal name=\"Tag_Encoding\" size=\"2\">\n\
            <entry value=\"0\" name=\"None\"/>\n\
            <entry value=\"1\" name=\"TPID1\"/>\n\
            <entry value=\"2\" name=\"TPID2\"/>\n\
            <entry value=\"3\" name=\"TPID3\"/>\n\
        </signal>\n\
        <signal name=\"PPH_Type\" size=\"2\">\n\
            <entry value=\"0\" name=\"No_PPH\"/>\n\
            <entry value=\"1\" name=\"PPH_Base\"/>\n\
            <entry value=\"2\" name=\"PPH_OAM_TS\"/>\n\
            <entry value=\"3\" name=\"PPH_Base_OAM_TS\"/>\n\
        </signal>\n\
        <signal name=\"TM Action_Type\" size=\"2\">\n\
            <entry value=\"0\" name=\"Fwd\"/>\n\
            <entry value=\"1\" name=\"Snoop\"/>\n\
            <entry value=\"2\" name=\"Mirror\"/>\n\
            <entry value=\"3\" name=\"TDM\"/>\n\
        </signal>\n\
        <signal name=\"OTSH_Type\" size=\"2\">\n\
            <entry value=\"0\" name=\"OAM\"/>\n\
            <entry value=\"1\" name=\"IEEE1588v2\"/>\n\
            <entry value=\"2\" name=\"Latency_Measurement\"/>\n\
            <entry value=\"3\" name=\"Reserved\"/>\n\
        </signal>\n\
        <signal name=\"Fwd_Code\" size=\"4\" default=\"Reserved\">\n\
            <entry value=\"0\" name=\"Bridge\"/>\n\
            <entry value=\"1\" name=\"IPv4_UC_Routed\"/>\n\
            <entry value=\"2\" name=\"IPv4_MC_Routed\"/>\n\
            <entry value=\"3\" name=\"IPv6_UC_Routed\"/>\n\
            <entry value=\"4\" name=\"IPv6_MC_Routed\"/>\n\
            <entry value=\"5\" name=\"MPLS\"/>\n\
            <entry value=\"6\" name=\"TRILL\"/>\n\
            <entry value=\"7\" name=\"CPU_Trap\"/>\n\
            <entry value=\"8\" name=\"Reserved_8\"/>\n\
            <entry value=\"9\" name=\"Custom_1\"/>\n\
            <entry value=\"10\" name=\"Custom_2\"/>\n\
            <entry value=\"11\" name=\"Snoop/Mirror\"/>\n\
            <entry value=\"15\" name=\"TM\"/>\n\
        </signal>\n\
        <signal name=\"Eth_Type_Code\" size=\"4\">\n\
            <entry value=\"0\" name=\"No Match\"/>\n\
            <entry value=\"1\" name=\"M-in-M\"/>\n\
            <entry value=\"2\" name=\"IPv4\"/>\n\
            <entry value=\"3\" name=\"IPv6\"/>\n\
            <entry value=\"4\" name=\"ARP\"/>\n\
            <entry value=\"5\" name=\"CFM\"/>\n\
            <entry value=\"6\" name=\"TRILL\"/>\n\
            <entry value=\"7\" name=\"MPLS\"/>\n\
            <entry value=\"8\" name=\"Custom 1\"/>\n\
            <entry value=\"9\" name=\"Custom 2\"/>\n\
            <entry value=\"10\" name=\"Custom 3\"/>\n\
            <entry value=\"11\" name=\"Custom 4\"/>\n\
            <entry value=\"12\" name=\"Custom 5\"/>\n\
            <entry value=\"13\" name=\"Custom 6\"/>\n\
            <entry value=\"14\" name=\"Custom 7\"/>\n\
            <entry value=\"15\" name=\"Custom 8\"/>\n\
        </signal>\n\
        <signal name=\"Packet_Format_Code\" size=\"6\" default=\"tm\">\n\
            <entry value=\"0\" name=\"Eth\"/>\n\
            <entry value";

const char *jerichoplus_SignalStructures_7="=\"1\" name=\"M-in-M\"/>\n\
            <entry value=\"2\" name=\"Eth:IPv4\"/>\n\
            <entry value=\"3\" name=\"Eth:IPv6\"/>\n\
            <entry value=\"4\" name=\"Reserved\"/>\n\
            <entry value=\"5\" name=\"Eth:MPLSx1\"/>\n\
            <entry value=\"6\" name=\"Eth:MPLSx2\"/>\n\
            <entry value=\"7\" name=\"Eth:MPLSx3\"/>\n\
            <entry value=\"8\" name=\"Eth:FC\"/>\n\
            <entry value=\"9\" name=\"Eth:FC\"/>\n\
            <entry value=\"10\" name=\"Eth:IPv4:Eth\"/>\n\
            <entry value=\"11\" name=\"Reserved\"/>\n\
            <entry value=\"12\" name=\"Eth:TRILL:Eth\"/>\n\
            <entry value=\"13\" name=\"Eth:MPLS:Eth\"/>\n\
            <entry value=\"14\" name=\"Eth:MPLSx2:Eth\"/>\n\
            <entry value=\"15\" name=\"Eth:MPLSx3:Eth\"/>\n\
            <entry value=\"16\" name=\"Reserved\"/>\n\
            <entry value=\"17\" name=\"Reserved\"/>\n\
            <entry value=\"18\" name=\"Eth:IPv4:IPv4\"/>\n\
            <entry value=\"19\" name=\"Eth:IPv6:IPv4\"/>\n\
            <entry value=\"20\" name=\"Reserved\"/>\n\
            <entry value=\"21\" name=\"Eth:MPLS:IPv4\"/>\n\
            <entry value=\"22\" name=\"Eth:MPLSx2:IPv4\"/>\n\
            <entry value=\"23\" name=\"Eth:MPLSx3:IPv4\"/>\n\
            <entry value=\"24\" name=\"Reserved\"/>\n\
            <entry value=\"25\" name=\"Reserved\"/>\n\
            <entry value=\"26\" name=\"Eth:IPv4:IPv6\"/>\n\
            <entry value=\"27\" name=\"Eth:IPv6:IPv6\"/>\n\
            <entry value=\"28\" name=\"Reserved\"/>\n\
            <entry value=\"29\" name=\"Eth:MPLS:IPv6\"/>\n\
            <entry value=\"30\" name=\"Eth:MPLSx2:IPv6\"/>\n\
            <entry value=\"31\" name=\"Eth:MPLSx3:IPv6\"/>\n\
        </signal>\n\
        <signal name=\"FHEI_Code\" size=\"2\">\n\
            <entry value=\"0\" name=\"None\"/>\n\
            <entry value=\"1\" name=\"FHEI_3B\"/>\n\
            <entry value=\"2\" name=\"FHEI_5B\"/>\n\
            <entry value=\"3\" name=\"FHEI_8B\"/>\n\
        </signal>\n\
        <signal name=\"Enc_Mode\" size=\"2\">\n\
            <entry value=\"0\" name=\"None\"/>\n\
            <entry value=\"1\" name=\"EthIP_or_VxLAN\"/>\n\
            <entry value=\"2\" name=\"GRE_4B\"/>\n\
            <entry value=\"3\" name=\"GRE_8B\"/>\n\
        </signal>\n\
        <signal name=\"TT_Code\" size=\"4\" default=\"Reserved\">\n\
            <entry value=\"0\" name=\"None\"/>\n\
            <entry value=\"1\" name=\"Eth\"/>\n\
            <entry value=\"3\" name=\"IPv4oE\"/>\n\
            <entry value=\"4\" name=\"MPLSoE\"/>\n\
            <entry value=\"5\" name=\"CW_MPLSoE\"/>\n\
            <entry value=\"6\" name=\"MPLSx2oE\"/>\n\
            <entry value=\"7\" name=\"CW_MPLSx2oE\"/>\n\
            <entry value=\"8\" name=\"MPLSx3oE\"/>\n\
            <entry value=\"9\" name=\"CW_MPLSx3oE\"/>\n\
            <entry value=\"10\" name=\"TRILLoE\"/>\n\
            <entry value=\"11\" name=\"IPv6oE\"/>\n\
        </signal>\n\
        <signal name=\"IEEE1588_Enc\" size=\"1\">\n\
            <entry value=\"0\" name=\"UDP\"/>\n\
            <entry value=\"1\" name=\"Eth\"/>\n\
        </signal>\n\
        <signal name=\"STP_State\" size=\"2\" default=\"Reserved\">\n\
            <entry value=\"0\" name=\"Forward\"/>\n\
            <entry value=\"1\" name=\"Learn\"/>\n\
            <entry value=\"2\" name=\"Block\"/>\n\
        </signal>\n\
        <signal name=\"In_LIF_Data_Index\" size=\"2\">\n\
            <entry value=\"0\" name=\"VT_ISEM_A_Lookup\"/>\n\
            <entry value=\"1\" name=\"VT_ISEM_B_Lookup\"/>\n\
            <entry value=\"2\" name=\"TT_ISEM_A_Lookup\"/>\n\
            <entry value=\"3\" name=\"TT_ISEM_B_Lookup\"/>\n\
        </signal>\n\
    </signal-params>\n\
</top>\n\
";

const char *jerichoplus_SystemHeadersObjects_0="<?xml version=\"1.0\" encoding=\"UTF-8\"?>\n\
<top device=\"qux\" version=\"1.0\">\n\
    <parsing-objects>\n\
        <object name=\"ITMH\" size-type=\"static\" size=\"32\" structure=\"ITMH_Base\">\n\
            <description>Ingress TM Header</description>\n\
            <extension name=\"ITMH_EXT\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <enable val=\"1\" />\n\
                    <field path=\"ITMH_Base.ITMH_Base_Extension_Exists\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"OTSH\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <enable val=\"2\" mask=\"2\" />\n\
                    <field path=\"ITMH_Base.PPH_Type\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"PPH\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <enable val=\"1\" mask=\"1\" />\n\
                    <field path=\"ITMH_Base.PPH_Type\" />\n\
                </condition>\n\
            </extension>\n\
        </object>\n\
        <object name=\"ITMH_EXT\" size-type=\"static\" size=\"24\"\n\
            structure=\"ITMH_Base_Extension\">\n\
            <extension name=\"ITMH_EXT_EXT\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <enable val=\"6\" mask=\"6\" /> <!-- enable for values 6 and 7 -->\n\
                    <field path=\"ITMH_Base_Extension.ITMH_Ext_Type\" />\n\
                </condition>\n\
            </extension>\n\
        </object>\n\
        <object name=\"ITMH_EXT_EXT\" size-type=\"static\" size=\"24\"\n\
            structure=\"ITMH_Base_Ext_ISQ_Ext\" />\n\
        <object name=\"FTMH\" size-type=\"static\" size=\"72\" structure=\"FTMH_Base\">\n\
            <description>Egress TM Header</description>\n\
            <extension name=\"LB_Key\">\n\
                <condition type=\"soc\" mode=\"enable\">\n\
                    <enable val=\"ENABLED\" />\n\
                    <soc_property name=\"system_ftmh_load_balancing_ext_mode\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"DSP\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <enable val=\"1\" />\n\
                    <field path=\"FTMH_Base.DSP_Extension_Valid\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"Stacking\">\n\
                <condition type=\"soc\" mode=\"enable\">\n\
                    <enable val=\"1\" />\n\
                    <soc_property name=\"stacking_enable\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"Stacking\">\n\
                <condition type=\"soc\" mode=\"disable\">\n\
                    <enable val=\"1\" />\n\
                    <soc_property name=\"stacking_enable\" />\n\
                </condition>\n\
                <condition type=\"soc\" mode=\"enable\">\n\
                    <enable val=\"1\" />\n\
                    <soc_property name=\"stacking_extension_enable\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"OTSH\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <enable val=\"2\" mask=\"2\" />\n\
                    <field path=\"FTMH_Base.PPH_Type\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"PPH\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <enable val=\"1\" mask=\"1\" />\n\
                    <field path=\"FTMH_Base.PPH_Type\" />\n\
                </condition>\n\
            </extension>\n\
        </object>\n\
        <object name=\"LB_Key\" size-type=\"static\" size=\"8\" structure=\"FTMH_LB_Key_Ext\" />\n\
        <object name=\"DSP\" size-type=\"static\" size=\"16\" structure=\"FTMH_DSP_Ext\" />\n\
     ";

const char *jerichoplus_SystemHeadersObjects_1="   <object name=\"Stacking\" size-type=\"static\" size=\"16\"\n\
            structure=\"FTMH_Stacking_Ext\" />\n\
        <object name=\"OTSH\" size-type=\"static\" size=\"48\" structure=\"OTSH\">\n\
            <description>OAM/TimeStamp Header</description>\n\
        </object>\n\
        <object name=\"PPH\" size-type=\"static\" size=\"56\" structure=\"PPH_Base\">\n\
            <description>Packet Processing Header</description>\n\
            <extension name=\"FHEI_Bridge_3B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"1\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"0\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_Bridge_5B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"2\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"0\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_CPU_TRAP_3B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"1\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"7\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_CPU_TRAP_5B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"2\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"7\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_CPU_TRAP_8B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"3\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"7\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_IPv4_UC_Routed_3B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"1\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"1\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_IPv4_MC_Routed_3B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"1\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"2\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_IP";

const char *jerichoplus_SystemHeadersObjects_2="v6_UC_Routed_3B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"1\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"3\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_IPv6_MC_Routed_3B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"1\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"4\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_IPv4_UC_Routed_8B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"3\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"1\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_IPv4_MC_Routed_8B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"3\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"2\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_IPv6_UC_Routed_8B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"3\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"3\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_IPv6_MC_Routed_8B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"3\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"4\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_MPLS_3B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"1\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"5\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_MPLS_5B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"2\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"5\" mask=\"0xf\" />\n\
                </condition>\n\
            </extensi";

const char *jerichoplus_SystemHeadersObjects_3="on>\n\
            <extension name=\"FHEI_TRILL_3B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"1\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"6\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"EEI_MPLS\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.EEI_Extension_Valid\" />\n\
                    <enable val=\"1\" mask=\"1\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"LearnExt\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Learn_Extension_Valid\" />\n\
                    <enable val=\"1\" mask=\"1\" />\n\
                </condition>\n\
            </extension>\n\
        </object>\n\
        <object name=\"FHEI_Bridge_3B\" size-type=\"static\" size=\"24\"\n\
            structure=\"FHEI_Bridge_3B\" />\n\
        <object name=\"FHEI_Bridge_5B\" size-type=\"static\" size=\"40\"\n\
            structure=\"FHEI_Bridge_5B\" />\n\
        <object name=\"FHEI_CPU_TRAP_3B\" size-type=\"static\" size=\"24\"\n\
            structure=\"FHEI_CPU_Trap_3B\" />\n\
        <object name=\"FHEI_CPU_TRAP_5B\" size-type=\"static\" size=\"40\"\n\
            structure=\"FHEI_CPU_Trap_5B\" />\n\
        <object name=\"FHEI_CPU_TRAP_8B\" size-type=\"static\" size=\"64\"\n\
            structure=\"FHEI_CPU_TRAP_8B\" />\n\
        <object name=\"FHEI_IPv4_UC_Routed_3B\" size-type=\"static\" size=\"24\"\n\
            structure=\"FHEI_IP_Routed_3B\" />\n\
        <object name=\"FHEI_IPv4_MC_Routed_3B\" size-type=\"static\" size=\"24\"\n\
            structure=\"FHEI_IP_Routed_3B\" />\n\
        <object name=\"FHEI_IPv6_UC_Routed_3B\" size-type=\"static\" size=\"24\"\n\
            structure=\"FHEI_IP_Routed_3B\" />\n\
        <object name=\"FHEI_IPv6_MC_Routed_3B\" size-type=\"static\" size=\"24\"\n\
            structure=\"FHEI_IP_Routed_3B\" />\n\
        <object name=\"FHEI_IPv4_UC_Routed_8B\" size-type=\"static\" size=\"64\"\n\
            structure=\"FHEI_IP_Routed_8B\" />\n\
        <object name=\"FHEI_IPv4_MC_Routed_8B\" size-type=\"static\" size=\"64\"\n\
            structure=\"FHEI_IP_Routed_8B\" />\n\
        <object name=\"FHEI_IPv6_UC_Routed_8B\" size-type=\"static\" size=\"64\"\n\
            structure=\"FHEI_IP_Routed_8B\" />\n\
        <object name=\"FHEI_IPv6_MC_Routed_8B\" size-type=\"static\" size=\"64\"\n\
            structure=\"FHEI_IP_Routed_8B\" />\n\
        <object name=\"FHEI_MPLS_3B\" size-type=\"static\" size=\"24\"\n\
            structure=\"FHEI_MPLS_3B\" />\n\
        <object name=\"FHEI_MPLS_5B\" size-type=\"static\" size=\"40\"\n\
            structure=\"FHEI_MPLS_5B\" />\n\
        <object name=\"FHEI_TRILL_3B\" size-type=\"static\" size=\"24\"\n\
            structure=\"FHEI_TRILL_3B\" />\n\
        <object name=\"EEI_MPLS\" size-type=\"static\" size=\"24\" structure=\"PPH_EEI_Ext\" />\n\
        <object name=\"LearnExt\" size-type=\"static\" size=\"40\" structure=\"Learn_Ext\" />\n\
                <object name=\"FabricPacket\" size=\"0\">\n\
                        <description>System headers (FTMH) followed be network headers (ETH)</description>\n\
                        <extension name=\"FTMH\"/>\n\
                        <extension name=\"ETH\"/>\n\
                </object>\n\
    </parsing-objects>\n\
</top>\n\
";

const char *qax_AccessObjects_0="<?xml version=\"1.0\"?>\n\
<top type=\"qax\">\n\
    <registers>\n\
        <reg name=\"CMIC_MMU_COSLC_COUNT_ADDR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_MMU_COSLC_COUNT_DATA\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FSCHAN_DATA32\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FSCHAN_DATA64_LO\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_FSCHAN_DATA32\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_FSCHAN_DATA64_LO\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_FSCHAN_DATA32\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_FSCHAN_DATA64_LO\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_FSCHAN_DATA32\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_FSCHAN_DATA64_LO\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_FREQ_CTRL_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_FREQ_CTRL_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BROADSYNC_REF_CLK_GEN_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_BROADSYNC0_CLK_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_BROADSYNC1_CLK_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_CAPTURE_STATUS_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_CAPTURE_STATUS_CLR_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_INTERRUPT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_INTERRUPT_STATUS\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_INTERRUPT_CLR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TM\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS0_FREQ_CTRL_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS1_FREQ_CTRL_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_COUNTER_CONFIG_SELECT\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS0_COUNTER_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS0_FREQ_CTRL_FRAC\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS0_FREQ_CTRL_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS1_COUNTER_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS1_FREQ_CTRL_FRAC\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS1_FREQ_CTRL_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TIME_CAPTURE_MODE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_INPUT_TIME_FIFO_TS_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_INPUT_TIME_FIFO_TS_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_FIFO_STATUS\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_0_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_0_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_0_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_0_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_0_PHASE_ADJUST_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_0_PHASE_ADJUST_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_0_INPUT_DIVISOR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_1_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_1_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_1_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_1_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_1_PHASE_ADJUST_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_1_PHASE_ADJUST_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_1_INPUT_DIVISOR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_2_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_2_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_2_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_2_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_2_PHASE_ADJUST_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_2_PHASE_ADJUST_UPPER\" no_read=";

const char *qax_AccessObjects_1="\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_2_INPUT_DIVISOR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_3_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_3_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_3_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_3_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_3_PHASE_ADJUST_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_3_PHASE_ADJUST_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_3_INPUT_DIVISOR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_4_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_4_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_4_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_4_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_4_PHASE_ADJUST_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_4_PHASE_ADJUST_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_4_INPUT_DIVISOR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_5_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_5_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_5_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_5_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_5_PHASE_ADJUST_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_5_PHASE_ADJUST_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_5_INPUT_DIVISOR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_SYNCE_CLK1_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_SYNCE_CLK2_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_SYNCE_CLK3_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_SYNCE_CLK4_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_SYNCE_CLK5_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TIME_CAPTURE_CONTROL\" no_read=\"1\"/>\n\
        <reg name=\"CMICTXCOSMASK\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_CLK_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_CONFIG\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_HEARTBEAT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_HEARTBEAT_DOWN_DURATION\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_HEARTBEAT_UP_DURATION\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_INITIAL_CRC\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_INPUT_TIME_0\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_INPUT_TIME_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_INPUT_TIME_2\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_OFFSET_ADJUST_0\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_OFFSET_ADJUST_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_OUTPUT_TIME_0\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_OUTPUT_TIME_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_OUTPUT_TIME_2\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_REF_CLK_GEN_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH2_RD_DMA_HOSTMEM_START_ADDRESS\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_CAPTURE_STATUS\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_CAPTURE_STATUS_CLR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_FIFO_STATUS\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_INPUT_TIME_FIFO_ID\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_INPUT_TIME_FIFO_TS\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_L1_CLK_RECOVERED_CLK_BKUP_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_L1_CLK_RECOVERED_CLK_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_LCPLL_CLK_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_TIME_CAPTURE_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_1_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_1_DOWN_EVENT_CTRL\" no_";

const char *qax_AccessObjects_2="read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_1_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_1_PHASE_ADJUST\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_1_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_2_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_2_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_2_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_2_PHASE_ADJUST\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_2_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_3_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_3_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_3_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_3_PHASE_ADJUST\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_3_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_4_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_4_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_4_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_4_PHASE_ADJUST\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_4_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_5_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_5_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_5_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_5_PHASE_ADJUST\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_5_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_6_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_6_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_6_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_6_PHASE_ADJUST\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_6_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_DEBUG_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_FIFO_ECC_CONFIG\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_FIFO_ECC_STATUS\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_INITIAL_CRC\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_INITIAL_CRC\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_OUTPUT_TIME_0\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_OUTPUT_TIME_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_OUTPUT_TIME_2\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_OUTPUT_TIME_0\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_OUTPUT_TIME_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_OUTPUT_TIME_2\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_INPUT_TIME_0\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_INPUT_TIME_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_INPUT_TIME_2\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_INPUT_TIME_0\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_INPUT_TIME_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_INPUT_TIME_2\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_HEARTBEAT_UP_DURATION\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_HEARTBEAT_UP_DURATION\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_HEARTBEAT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_HEARTBEAT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_HEARTBEAT_DOWN_DURATION\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_HEARTBEAT_DOWN_DURATION\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_1_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_2_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_3_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_4_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_5_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_6_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_7_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_8_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMA";

const char *qax_AccessObjects_3="PHORE_9_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_10_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_11_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_12_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_13_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_14_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_15_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_16_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_17_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_18_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_19_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_20_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_21_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_22_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_23_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_24_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_25_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_26_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_27_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_28_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_29_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_30_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_31_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_32_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"FDR_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_read=\"1\"/>\n\
        <reg name=\"FMAC_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_read=\"1\"/>\n\
        <reg name=\"NBIH_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_read=\"1\"/>\n\
        <reg name=\"NBIL_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_read=\"1\"/>\n\
        <reg name=\"FDR_INDIRECT_COMMAND_ADDRESS\" no_read=\"1\"/>\n\
        <reg name=\"FMAC_INDIRECT_COMMAND_ADDRESS\" no_read=\"1\"/>\n\
        <reg name=\"NBIH_INDIRECT_COMMAND_ADDRESS\" no_read=\"1\"/>\n\
        <reg name=\"NBIL_INDIRECT_COMMAND_ADDRESS\" no_read=\"1\"/>\n\
        <reg name=\"FDR_INDIRECT_COMMAND_DATA_INCREMENT\" no_read=\"1\"/>\n\
        <reg name=\"FMAC_INDIRECT_COMMAND_DATA_INCREMENT\" no_read=\"1\"/>\n\
        <reg name=\"NBIH_INDIRECT_COMMAND_DATA_INCREMENT\" no_read=\"1\"/>\n\
        <reg name=\"NBIL_INDIRECT_COMMAND_DATA_INCREMENT\" no_read=\"1\"/>\n\
        <reg name=\"FDR_INDIRECT_COMMAND_WIDE_MEM\" no_read=\"1\"/>\n\
        <reg name=\"FMAC_INDIRECT_COMMAND_WIDE_MEM\" no_read=\"1\"/>\n\
        <reg name=\"NBIH_INDIRECT_COMMAND_WIDE_MEM\" no_read=\"1\"/>\n\
        <reg name=\"NBIL_INDIRECT_COMMAND_WIDE_MEM\" no_read=\"1\"/>\n\
        <reg name=\"FDR_INDIRECT_FORCE_BUBBLE\" no_read=\"1\"/>\n\
        <reg name=\"FMAC_INDIRECT_FORCE_BUBBLE\" no_read=\"1\"/>\n\
        <reg name=\"NBIH_INDIRECT_FORCE_BUBBLE\" no_read=\"1\"/>\n\
        <reg name=\"NBIL_INDIRECT_FORCE_BUBBLE\" no_read=\"1\"/>\n\
<!-- Unknown errors -->\n\
        <reg name=\"CLPORT_SGNDET_EARLYCRS\" no_read=\"1\"/>\n\
        <reg name=\"EDB_PAR_ERR_INITIATE\" no_read=\"1\"/>\n\
        <reg name=\"MACSEC_PROG_TX_CRC\" no_read=\"1\"/>\n\
        <reg name=\"MAC_PFC_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"MAC_PFC_REFRESH_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"SFD_OFFSET\" no_read=\"1\"/>\n\
<!-- additional regs r/w test at tr 3 failed on emulation -->\n\
        <reg name=\"IHB_INTERRUPT_MASK_REGISTER\" no_read=\"1\"/>\n\
        <reg name=\"IHP_VTT_PROGRAM_ENCOUNTERED\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_INTERRUPT_REGISTER_TEST\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_COMMAND_WR_DATA\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_COMMAND\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INTERRUPT_REGISTER_TEST\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_INTERRUPT_REGISTER_TEST\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_C";

const char *qax_AccessObjects_4="OMMAND_WR_DATA\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_COMMAND\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PML_INTERRUPT_REGISTER_TEST\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CFG\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_ERRINS_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_LANE\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_WT_ERR_HIGH\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_WT_ERR_LOW\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_WT_PARITY\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_WT_PKT_LOW\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CFG\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_ERRINS_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_LANE\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_WT_ERR_HIGH\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_WT_ERR_LOW\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_WT_PARITY\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_WT_PKT_LOW\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_AFIFO_WM\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_BURST\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CAL_ACC\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CAL_INBAND_DYN\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CAL_INBAND\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CAL_OUTBAND_DYN\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CAL_OUTBAND\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CAL_WT\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CTL\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_1\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_3\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_HOLD_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_HOLD_1\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_HOLD_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_HOLD_3\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_ERRINS_1\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_ERRINS_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_ERRINS_3\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_EXT_INT_2_ND_MASK\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_EXT_INT_FORCE\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_EXT_INT_MASK\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_FCOB_RETRANSMIT_SLOT_DY\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_FCOB_RETRANSMIT_SLOT\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INT_2_ND_MASK\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INT_FORCE\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INT_MASK\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_LANE_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_METAFRAME\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_14_10\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_19_15\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_24_20\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_29_25\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_34_30\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_39_35\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_44_40\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_47_45\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_4_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_9_5\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_RETRANSMIT_CONFIG\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_RETRANSMIT_TIME_CONFIG_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_RETRANSMIT_TIME_CONFIG\" no_read=\"1\"/>\n";

const char *qax_AccessObjects_5="\
        <reg name=\"ILKN_SLE_RX_SEGMENT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_SERDES_TEST_CNTL\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_SERDES_TEST_PATTERNA\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_SERDES_TEST_PATTERNB\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_SERDES_TEST_PATTERNC\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_ACC\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_WT_BYTE_LOW\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_AFIFO_WM\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_BURST\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CAL_ACC\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CAL_INBAND_DYN\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CAL_INBAND\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CAL_OUTBAND_DYN\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CAL_OUTBAND\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CAL_WT\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CTL\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_1\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_3\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_HOLD_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_HOLD_1\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_HOLD_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_HOLD_3\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_ERRINS_1\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_ERRINS_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_ERRINS_3\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_FCOB_RETRANSMIT_SLOT_DY\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_FCOB_RETRANSMIT_SLOT\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_FIFO_CFG\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INT_2_ND_MASK\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INT_FORCE\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INT_MASK\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_LANE_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_METAFRAME\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_RATE_1\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_14_10\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_19_15\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_24_20\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_29_25\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_34_30\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_39_35\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_44_40\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_47_45\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_4_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_9_5\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_RETRANSMIT_CONFIG\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_SEGMENT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_SERDES_AFIFO_STALL_SEL\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_SERDES_TEST_CNTL\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_SERDES_TEST_PATTERNA\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_SERDES_TEST_PATTERNB\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_SERDES_TEST_PATTERNC\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_ACC\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_WT_BYTE_LOW\" no_read=\"1\"/>\n\
<!-- tr3 emulation reg=CFC_INTERRUPT_MASK_REGISTERr,value=0x55501,expected0x55555 -->\n\
        <reg name=\"CFC_INTERRUPT_MASK_REGISTER\" no_read=\"1\"/>\n\
        <reg name=\"CGM_REG_0519\" no_read=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_ECC_ERR_1B_INITIATE\" no_read=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_ECC_ERR_1B_MONITOR_MEM_MASK\" no_read=\"1\"/>\n\
        <re";

const char *qax_AccessObjects_6="g name=\"MESH_TOPOLOGY_ECC_ERR_2B_INITIATE\" no_read=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_ECC_ERR_2B_MONITOR_MEM_MASK\" no_read=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_GLOBAL_MEM_OPTIONS\" no_read=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_RESERVED_MTCP\" no_read=\"1\"/>\n\
        <reg name=\"CFC_CMIC_RX_FC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_SPI_OOB_RX_0_GEN_PFC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_SPI_OOB_RX_1_GEN_PFC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_SPI_OOB_RX_GEN_PFC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_TSC_PLL_LOCK_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_BS0_CLK_CTRL\" no_read=\"1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_BS0_CONFIG\" no_read=\"1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_BS1_CLK_CTRL\" no_read=\"1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_BS1_CONFIG\" no_read=\"1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_CH1_DMA_CURR_DESC\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_DMA_DESC1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH0_RD_DMA_CUR_HOSTMEM_WRITE_PTR\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH0_RD_DMA_HOSTMEM_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_MIIM_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_MIIM_READ_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_PCIE_IRQ_MASK0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CUR_HOSTMEM_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CUR_SBUS_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CUR_SBUSDMA_CONFIG_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CUR_SBUSDMA_CONFIG_OPCODE\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CUR_SBUSDMA_CONFIG_SBUS_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_OPCODE\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_SBUSDMA_ECCERR_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_SBUS_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SCHAN_ACK_DATA_BEAT_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SCHAN_MESSAGE0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM100\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM101\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM103\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM105\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM106\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM107\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM108\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM114\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM117\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM119\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM123\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM127\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM128\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM161\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM165\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM173\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM22\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM224\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM5\" no_wb=";

const char *qax_AccessObjects_7="\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM50\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM51\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM52\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM55\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM56\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM61\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM62\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM65\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM66\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM68\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM69\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM72\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM76\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM78\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM79\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM80\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM81\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM84\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM89\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM9\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM90\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM93\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM102\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM104\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM105\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM108\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM109\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM111\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM113\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM116\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM119\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM123\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM125\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM128\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM161\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM22\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM224\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM30\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM32\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM33\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM36\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM38\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM39\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM45\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM48\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM49\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM52\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM53\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM61\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM64\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM76\" no_wb=\"1\"/>\n\
        <reg name=";

const char *qax_AccessObjects_8="\"CMIC_LEDUP1_DATA_RAM78\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM79\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM9\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM93\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM103\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM105\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM110\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM111\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM112\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM116\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM120\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM123\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM126\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM128\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM189\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM197\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM209\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM217\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM22\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM224\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM32\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM39\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM40\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM44\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM47\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM53\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM57\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM60\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM61\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM62\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM64\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM71\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM72\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM73\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM77\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM79\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM81\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM88\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM9\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM94\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE13\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE14\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE16\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE17\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE18\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE19\" no_wb=\"1\"/>\n\
        <reg ";

const char *qax_AccessObjects_9="name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE20\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE21\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE9\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_13\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_14\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_16\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_17\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_18\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_19\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_20\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_21\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_22\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_24\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_25\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_26\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_27\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_28\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_29\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_30\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_31\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_32\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_9\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_PIPE_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_PIPE_COUNTERS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_GDDR_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_GDDR_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_GDDR_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_GDDR_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_GDDR_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_GDDR_BIST_LAST_READ_DATA_L";

const char *qax_AccessObjects_10="SB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_GDDR_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_GDDR_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_MON_A_THERMAL_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_MON_B_THERMAL_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_MON_C_THERMAL_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_MON_D_THERMAL_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_SW_VERSION\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_TAP_CPU_INTERFACE_DATA_OUT\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_UPI_RES_RO\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_DBG_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_DBG_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_EFMS_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_REACHABILITY_CELLS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_REG_0197\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_TOTAL_CELLS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_REG_0124\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_TRANSMITTED_CONTROL_CELLS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_TRANSMITTED_RTP_CELLS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_REG_0101\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_REG_0102\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_REG_0103\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_REG_0104\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_INBAND_HEADER\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_INBAND_PAYLOAD_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_INBAND_PAYLOAD_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_CPU_DATA_CELL_A\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_CPU_DATA_CELL_B\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_CPU_DATA_CELL_C\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_CPU_DATA_CELL_D\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_FDR_OVERFLOWS_AND_FIFOS_STATUSES_FDRA\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_FDR_OVERFLOWS_AND_FIFOS_STATUSES_FDR_B\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_016B\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_017E\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_0191\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_01A4\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_01B7\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_01CA\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_01DD\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_01F0\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_0224\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_0226\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_0244\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_0256\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_LOAD_BALANCING_SWITCH_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_FMAL_STATISTICS_OUTPUT\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_FMAL_STATISTICS_OUTPUT_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_KPCS_RX_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_LEAKY_BUCKET\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_RSF_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_IQM_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_MMU_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_DBG_LAST_KEY_A\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_DBG_LAST_KEY_B\" no_wb=\"";

const char *qax_AccessObjects_11="1\"/>\n\
        <reg name=\"IHB_DBG_LAST_KEY_C\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_DBG_LAST_KEY_D\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_DIAGNOSTICS_LOOKUP_RESULT\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_LOOKUP_REPLY\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_REG_00FF\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LINK_LAYER_LOOKUP_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LL_MIRROR_VID_01\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LL_MIRROR_VID_23\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LL_MIRROR_VID_45\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LLR_FIFO_P_14_PIPE_FIXED_DELAY\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LLR_FIFO_P_14_PIPE_SKIP_ENTRY\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LSR_ACTION_PROFILE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LSR_ELSP_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LSR_P2P_SERVICE_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MAC_LAYER_TRAP_ARP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MAC_LAYER_TRAP_DHCP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MAC_LAYER_TRAP_ICMP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MAC_LAYER_TRAP_IGMP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MAP_NEXT_PROTOCOL_TO_FWD_CODE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MAP_VRID_TO_IP_VERSION\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MEF_L_2_CP_DROP_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MEF_L_2_CP_PEER_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MEF_L_2_CP_TRANSPARENT_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_METER_TRAFFIC_CLASS_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_ACTION_PROFILES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_EXP_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_LABEL_PROCEDURE_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_LABEL_RANGE_BASE_LIF\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_LABEL_RANGE_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_LABEL_RANGE_LOW\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_LABEL_TERMINATION_ERROR_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_SPECIAL_LABEL_PROFILE_TABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_SPECIAL_LABELS_TO_TERMINATE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MY_ARP_IP_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MY_ARP_IP_2\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MY_B_MAC_LSB_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MY_B_MAC_MC\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MY_B_MAC_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MY_MAC\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MY_TRILL_NICKNAME\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_BFD_MISCONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_BFD_OVER_IP_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_BFD_YOUR_DISCR_TO_LIF_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_COUNTER_DISABLE_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_COUNTER_INCREMENT_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_COUNTER_IN_RANGE_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_COUNTER_NOT_IN_RANGE_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_COUNTER_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_DEFAULT_ACC_MEP_PROFILES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_DEFAULT_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_DEFAULT_MP_TYPE_VECTOR\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_ETHERNET_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_IDENTIFICATION_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_IN_LIF_PROFILE_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_MP_TYPE_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_PACKET_INJECTED_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_PDU_DS_TO_PCP_0\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_PDU_DS_TO_PCP_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_PDU_DS_TO_PCP_2\" no_";

const char *qax_AccessObjects_12="wb=\"1\"/>\n\
        <reg name=\"IHP_OEMA_LKP_DISABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OEMB_LKP_DISABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PAR_ERR_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PBP_ACTION_PROFILES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PBP_TE_BVID_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PCP_DECODING_TABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PFC_IS_ETHERNET\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PFC_IS_IPV4\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PFC_IS_IPV6\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PFC_IS_MPLS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PFC_IS_TRILL\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PFC_IS_UD\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PROGRAM_ILLEGEL_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PROTOCOL_TRAPS_PROGRAM_SELECT\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RCVD_PACKET_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_REG_00A3\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_REG_010C\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_REG_010D\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_MIRROR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_MTCP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_0\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_0_S\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_0_T\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_1_S\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_1_T\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_2\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_2_S\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_2_T\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_3\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_3_S\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_3_T\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_4\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_4_S\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_4_T\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_SPARE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_SPARE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_SPARE_2\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_SPARE_3\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RFC_6374_FLAGS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RPF_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_SA_LOOKUP_RESULT_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_SERVICE_TYPE_VALUES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_SHARED_BFID\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_SYNC_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TCP_ACTION_PROFILES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TM_FORWARDING_OFFSET_INDEX_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TPID_ADDITIONAL_VALUES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TRAFFIC_CLASS_L_4_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TRAFFIC_CLASS_L_4_RANGE_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TRAFFIC_CLASS_TO_USER_PRIORITY\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TRILL_DEFAULT_VSI\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TT_LIF_BANK_CONTETION_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_UDP_ACTION_PROFILES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_UNDEF_PROGRAM_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASK_PROFILE_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASKS_BASE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASKS_KEY_A\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASKS_KEY_B\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASKS_KEY_C\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASKS_RES";

const char *qax_AccessObjects_13="ULT_A\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASKS_RESULT_B\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASKS_RESULT_C\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_PROFILE_TO_VSI_ASSIGNMENT_MODE_TABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_PROFILE_TO_VSI_TABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VT_LIF_BANK_CONTETION_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_FEC_POINTER_PREFIX\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_FIFOS_SKIP_ENTRY\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_FLOW_ID_PREFIX\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_GENERAL_CONFIGS_0\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_GENERAL_CONFIGS_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_INNER_ETHERNET_TERMINATION_ACTION\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MAP_0_DSCP_EXP_INDEX\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MAP_1_DSCP_EXP_INDEX\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MPLS_DUMMY_LIF\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MPLS_ENH_DUMMY_LIF_TERMINATION_PROFILE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MPLS_ENH_EXCLUDE_SPECIAL_LABEL_BIT_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MPLS_ILLEGAL_LABEL_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MPLS_ILLEGAL_RSRVD_LABEL_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MPLS_LABEL_RANGE_PROFILE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MPLS_TERMINATE_FIRST_LABEL_BIT_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAPS_ENCOUNTERED\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_0\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_10\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_2\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_3\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_4\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_5\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_6\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_8\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_9\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_ERR_1B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_ERR_2B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_INTERRUPT_REGISTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ENABLE_INTERLAKEN\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ERROR_INITIATION_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_GLOBAL_MEM_OPTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_GTIMER_TRIGGER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_FC_OOB_CONF\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_GEN_CREDITS_BURST_FROM_SERDES\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_INVERT_POLARITY_SIGNALS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_OVER_FABRIC\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_REVERT_SERDES_DATA_ORDER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_RX_0_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_RX_1_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_RX_RETRANS_FSM_CLKS_IN_STATE_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_RX_RETRANS_FSM_ENTER_STATE_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_RX_RETRANS_FSM_STATE_TO_MONITOR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_RX_RETRANSMIT_DEBUG_I";

const char *qax_AccessObjects_14="NFORMATION\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_TX_0_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_TX_1_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_TX_CONF\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_COMMAND_DATA_INCREMENT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_COMMAND_WIDE_MEM\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_WR_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INTERRUPT_MASK_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_PAR_ERR_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_MIRROR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_MTCP\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_0\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_0_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_0_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_1\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_1_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_1_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_2_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_2_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_3_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_3_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_4\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_4_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_4_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_SPARE_0\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_SPARE_1\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_SPARE_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_SPARE_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESET_WRAP_WITHOUT_ILKN_PORTS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RX_BYTES_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RX_ERR_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RX_FRAMELOCK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RX_ILKN_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RX_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TRANSMIT_RETRANSMIT_DEBUG\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TX_BYTES_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TX_ERR_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TX_ILKN_0_FLUSHED_PACKETS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TX_ILKN_1_FLUSHED_PACKETS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TX_ILKN_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TX_ILKN_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TX_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_ERR_1B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_ERR_2B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg";

const char *qax_AccessObjects_15=" name=\"ILKN_PML_ECC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_INTERRUPT_REGISTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ENABLE_INTERLAKEN\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ERROR_INITIATION_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_GLOBAL_MEM_OPTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_GTIMER_TRIGGER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_FC_OOB_CONF\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_GEN_CREDITS_BURST_FROM_SERDES\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_INVERT_POLARITY_SIGNALS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_OVER_FABRIC\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_REVERT_SERDES_DATA_ORDER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_RX_0_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_RX_1_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_RX_RETRANS_FSM_CLKS_IN_STATE_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_RX_RETRANS_FSM_ENTER_STATE_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_RX_RETRANS_FSM_STATE_TO_MONITOR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_RX_RETRANSMIT_DEBUG_INFORMATION\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_TX_0_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_TX_1_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_TX_CONF\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_COMMAND_DATA_INCREMENT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_COMMAND_WIDE_MEM\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_WR_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INTERRUPT_MASK_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_PAR_ERR_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_MIRROR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_MTCP\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_0\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_0_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_0_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_1\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_1_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_1_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_2_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_2_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_3_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_3_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_4\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_4_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_4_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_SPARE_0\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_SPARE_1\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_SPARE_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_SPARE_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESET_WRAP_WITHOUT_ILKN_PORTS\" no_wb=\"1\"/>\n\
        <r";

const char *qax_AccessObjects_16="eg name=\"ILKN_PML_RX_BYTES_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RX_ERR_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RX_FRAMELOCK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RX_ILKN_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RX_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TRANSMIT_RETRANSMIT_DEBUG\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TX_BYTES_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TX_ERR_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TX_ILKN_0_FLUSHED_PACKETS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TX_ILKN_1_FLUSHED_PACKETS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TX_ILKN_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TX_ILKN_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TX_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_ALIGN\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_BADCTL_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_BADCTL_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CAL_RD\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CDR_CNT_FILL\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CDR_CNT_FILL_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CDR_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CRC_32_CNT_FILL\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CRC_32_CNT_FILL_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CRC_32_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CRC_32_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DAT_AFIFO_CORR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DAT_AFIFO_CORR_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DAT_AFIFO_OFLW_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DAT_AFIFO_OFLW_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DAT_AFIFO_UNCORR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DAT_AFIFO_UNCORR_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_OBS_0\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_OBS_1\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_OBS_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_OBS_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DSKW_FIFO_CORR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DSKW_FIFO_CORR_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DSKW_FIFO_UNCORR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DSKW_FIFO_UNCORR_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_EXT_INT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_EXT_INT_2_ND\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INFO\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INFO_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INFO_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INT_2_ND\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_MF_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_MF_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_PIPE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_SCRAM_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_SCRAM_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_FILL\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_PARITY\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_RD_BYTE_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_RD_BYTE_LOW\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_RD_ERR_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_RD_ERR_LOW\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_RD_FLAG\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_RD_PARITY\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_ST";

const char *qax_AccessObjects_17="ATS_RD_PKT_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_RD_PKT_LOW\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_WT_BYTE_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_WT_PKT_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATUS_MSG\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATUS_MSG_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_WRD_SYNC\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_WRD_SYNC_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_WRD_SYNC_CHG\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_WRD_SYNC_CHG_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_WRD_SYNC_CNT_FILL\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_WRD_SYNC_CNT_FILL_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CAL_RD\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_CORR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_CORR_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_OFLW_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_OFLW_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_UFLW_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_UFLW_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_UNCORR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_UNCORR_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_OBS_0\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_OBS_1\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_OBS_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_OBS_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INFO\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INFO_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INFO_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INT_2_ND\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_MSG\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_MSG_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_PIPE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_RATE_0\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_FILL\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_PARITY\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_BYTE_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_BYTE_LOW\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_ERR_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_ERR_LOW\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_FLAG\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_PARITY\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_PKT_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_PKT_LOW\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_WT_BYTE_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_WT_PKT_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ACTIVE_PUSH_QUEUE_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ACTIVE_QUEUE_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_AUTO_CREDIT_MECHANISM_FIRST_QUEUE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_AUTO_CREDIT_MECHANISM_LAST_QUEUE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_AUTO_CREDIT_MECHANISM_RATE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_BFMC_CLASS_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_BFMC_SHAPER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CAPTURE_QUEUE_DESCRIPTOR\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CAPTURE_QUEUE_DESCRIPTOR_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_BALANCE_RESOLUTION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_FABRIC_LATENCY_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_FABRIC_LATENCY_COUNTER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_OVERFLOW_QUEUE_NUM\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_VALUE_SELEC";

const char *qax_AccessObjects_18="T_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_WATCHDOG_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_WATCHDOG_CURRENT_TIME\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CR_FLW_ID_VERIFY_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CR_FLW_ID_VERIFY_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CR_FLW_ID_VERIFY_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CR_WD_BOTTOM_Q\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CRWD_EVENT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CR_WD_TOP_Q\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DELETED_CREDIT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DEL_QUEUE_NUMBER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DEQ_CMD_BYTE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DEQ_CMD_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DEQ_CMD_TIMEOUT_QUEUE_NUM\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DEQ_COMMAND_CREDIT_ADJUST\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DEQ_COMMAND_TIMEOUT_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_BYTES_CNT_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_BYTES_CNT_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_BYTES_CNT_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_BYTES_CNT_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_BYTES_CNT_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_BYTES_CNT_5\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_DEPTH_CONFIG_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_DEPTH_CONFIG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_DEPTH_CONFIG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_DEPTH_CONFIG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_DEPTH_CONFIG_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_DEPTH_CONFIG_5\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_EIR_FC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_ID_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_MAX_OCCUPANCY_HP\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_MAX_OCCUPANCY_LP\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_QUEUE_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_SCHEDULING_CONFIG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_SCHEDULING_CONFIG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_SCHEDULING_CONFIG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_STATUS_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_STATUS_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_STATUS_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_STATUS_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_STATUS_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_STATUS_5\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_ERR_1B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_ERR_2B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_INTERRUPT_REGISTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_BYTE_FLOW_CONTROL_TH_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_BYTE_FLOW_CONTROL_TH_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_BYTE_FLOW_CONTROL_TH_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_BYTE_FLOW_CONTROL_TH_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_BYTE_FLOW_CONTROL_TH_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_CREDIT_REJECT_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_CREDIT_REJECT_FLOW_CONTROL_TH_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_CREDIT_REJECT_FLOW_CONTROL_TH_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_CREDIT_REJECT_FLOW_CONTROL_TH_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_CREDIT_REJECT_FLOW_CONTROL_TH_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_CREDIT_REJECT_FLOW_CONTROL_TH_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_REJ_STATUS\" no_wb=\"1\"/>\n\
     ";

const char *qax_AccessObjects_19="   <reg name=\"IPS_EMPTY_DQCQ_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ENQ_BLOCK_OVERFLOW_QNUM\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ERROR_INITIATION_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FCR_CREDIT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FLOW_CONTROL_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FLOW_CONTROL_COUNT_SELECT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FLOW_CONTROL_INDICATION_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FLOW_CONTROL_INDICATION_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FLOW_STATUS_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FLOW_STATUS_FILTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_CLASS_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_CREDIT_CNT_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_CREDIT_CNT_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_CREDIT_CNT_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_CREDIT_COUNTER_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_CREDIT_FLOW_CONTROL_THRESHOLD_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_CREDIT_FLOW_CONTROL_THRESHOLD_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_DQCQ_FLOW_CONTROL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_RETURN_CREDIT_BFMC\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_RETURN_CREDIT_GFMC\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_SHAPER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_TOP_MAX_BURST_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMS_DELAY_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMS_DELAY_COUNTER_CONFIGS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMS_FLOW_STATUS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMS_FSM_STAMP_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMS_MAX_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMS_PARAMETERS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSM_ARBITER_SN\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSM_ON_MESSAGE_SHAPER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSMRQ_DELAY_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSMRQ_DELAY_COUNTER_CONFIGS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSMRQ_FLOW_STATUS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSMRQ_MAX_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSMRQ_REQ_QUEUES\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSMRQ_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GFMC_SHAPER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_CREDIT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_DQCQ_MAP_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_DQCQ_MAP_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_FLOW_STATUS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_GENERAL_CFG_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_IQM_REPORT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_MEM_OPTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GTIMER_TRIGGER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INDIRECT_COMMAND_DATA_INCREMENT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INDIRECT_COMMAND_WIDE_MEM\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INGRESS_SHAPE_DEQ_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INGRESS_SHAPE_SCHEDULER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INS_CREDIT_FABRIC_LATENCY_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INS_FMS_DELAY_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INS_FSMRQ_DELAY_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INTERDIGITATED_MODE\" no_wb=\"1\"/>\n\
   ";

const char *qax_AccessObjects_20="     <reg name=\"IPS_INTERRUPT_MASK_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INT_LP_DQCQ_FC_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INT_LP_DQCQ_FC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IPS_CREDIT_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IPS_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IPS_REG_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IPS_REG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IPS_REG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IPS_REG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IPT_FLOW_CONTROL_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IQM_NRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IQM_REPORT_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IS_CREDIT_FLOW_CONTROL_THRESHOLD\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_LOST_CREDIT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_LOST_CREDIT_QUEUE_NUMBER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MANUAL_QUEUE_OPERATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MANUAL_QUEUE_OPERATION_QUEUE_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MASKED_IQM_EVENT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_ACTIVE_QUEUE_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_CR_BAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_CR_BAL_QUEUE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_DEQ_COMMAND_CREDIT_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_DEQ_COMMAND_CREDIT_CONFIG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_DEQ_COMMAND_CREDIT_SELECTION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_DEQ_COMMAND_DQCQ_BASED_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_DQCQ_QUEUE_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_FSMRQ_REQ_QUEUES\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_PORT_QUEUE_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MIN_CR_BAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MIN_CR_BAL_QUEUE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ONE_PACKET_DEQ_LIMIT_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ONE_PKT_DEQ_DISABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ONE_PKT_DEQ_LIMIT_CONFIG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ONE_PKT_DEQ_LIMIT_CONFIG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ONE_PKT_DEQ_LIMIT_QUEUE_TYPE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_OPDL_HP_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_OPDL_LP_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_OPDL_REJ_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_OVERFLOW_DQCQ_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_PROGRAMMABLE_IQM_REPORT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_PUSH_QUEUE_TYPES_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_QTYPE_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_QUEUE_NUM_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_QUEUE_NUM_FILTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_REJ_CREDITS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RESERVED_MIRROR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RESERVED_MTCP\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RESERVED_SPARE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RESERVED_SPARE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RESERVED_SPARE_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RESERVED_SPARE_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RETURNED_CREDIT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_STORED_CREDITS_USAGE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_SYSTEM_RED_AGING_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_CREDIT_ARBITER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_CREDIT_ARBITER_DEBUG\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_CREDIT_ARBITER_DROPS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_CREDIT_ARBITER_EIR_REJECT\" no_wb=\"1\"/>\n\
        <r";

const char *qax_AccessObjects_21="eg name=\"IPST_CREDIT_ARBITER_IPS_0_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_CREDIT_ARBITER_IPS_1_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_CREDIT_CONFIG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_CREDIT_MSG_ERROR\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_AVERAGE\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_HIST_BIN_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_HIST_BIN_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_HIST_BIN_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_HIST_BIN_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_HIST_BIN_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_HIST_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_HIST_VALID\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_MIN_MAX\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_AVERAGE\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_HIST_BIN_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_HIST_BIN_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_HIST_BIN_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_HIST_BIN_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_HIST_BIN_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_HIST_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_HIST_VALID\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_MIN_MAX\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_CONFIG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_LATENCY_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_LATENCY_FSM_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_LATENCY_FSM_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_LATENCY_FSM_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_LATENCY_STATUS_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_LATENCY_STATUS_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_ERR_1B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_ERR_2B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_INTERRUPT_REGISTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_EIR_CREDIT_ARBITER_DROPS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ERROR_INITIATION_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FCT_NRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FMC_IPS_WFQ_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FMC_TOP_SHAPER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_ARBITER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_GEN_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_GEN_CONFIG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_GEN_CONFIG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_GEN_CONFIG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_GEN_CONFIG_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_GEN_CONFIG_5\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_GEN_CONFIG_6\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_IPS_0_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_IPS_1_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GLOBAL_FMC_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GLOBAL_FMC_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GLOBAL_ISP_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GLOBAL_ISP_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GLOBAL_MEM_OPTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GTIMER_TRIGGER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_TIME_IN_NORM\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_TIME_IN_SLOW\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INDI";

const char *qax_AccessObjects_22="RECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INDIRECT_COMMAND_DATA_INCREMENT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INDIRECT_COMMAND_WIDE_MEM\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INTERRUPT_MASK_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_IRR_FLOW_CONTROL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_MIRROR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_MTCP\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_0_S\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_0_T\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_1_S\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_1_T\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_2_S\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_2_T\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_3_S\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_3_T\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_4_S\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_4_T\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_SPARE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_SPARE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_SPARE_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_SPARE_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ARAD_PACKETS_FORMAT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_BIG_LAT_PKTS_CNTR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CFG_BYTE_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CFG_BYTE_CNT_SRC_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CFG_EVENT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CFG_EVENT_CNT_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CLOS_COMMON_SHAPERS_FC_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_CONTORL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_ETHER_TYPE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_EXTERNAL_PP_SAMPLING_DATA_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_FTMH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_FTMH_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_FTMH_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_FTMH_DSP_EXT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_FTMH_LB_EXT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_FTMH_STACK_EXT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_GENERATED_PACKET_ACTUAL_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_INGRESS_VLAN_EDIT_CMD_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_MAC_SA\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_PDU\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_PDU_CN_TAG\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_PDU_CPID_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_PPH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_PPHFHEI\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_PPH_INLIF\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_PPH_VSI\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_COMMON_SHAPERS_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_COMMON_SHAPERS_DCR_FACTOR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_COMMON_SHAPERS_DECIDE_ON_EOBST\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_COMMON_SHAPERS_DELAY\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_COMMON_SHAPERS_MAX_CREDIT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_COMMON_SH_DELAY_JITTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CPU_D_BUFF_DELETE_CONTROL\"";

const char *qax_AccessObjects_23=" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CPU_D_BUFF_RELEASE_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CPU_DEL_BUFF_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CPU_REL_BUFF_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_BUFF_FIFO_FULL_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_DEL_BUFF_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_DELETED_BUFFERS_FIFO_HEAD\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_DELETED_BUFFERS_FIFO_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERROR_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERROR_D_BUFF_DELETE_CONFIGS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_RATE_CONFIGURATION_REGISTER_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_RATE_CONFIGURATION_REGISTER_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_RATE_WEIGHT_DEBUG\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_WEIGHT_CONFIGURATION_REGISTER_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_WEIGHT_CONFIGURATION_REGISTER_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRPS_LATENCY_PTR_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DATA_QUEUE_EGQ_THRESHOLD\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DEBUG_CONTROLS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DELETED_CNM_PKTS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DELETED_LAT_PKTS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DESTINATION_ID_FORMAT_TO_FABRIC\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_0_DQCQ_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_0_EIR_CRDT_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_0_MAX_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_0_MC_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_0_START\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_1_DQCQ_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_1_EIR_CRDT_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_1_MAX_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_1_MC_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_1_START\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DTQ_0_DQCF_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DTQ_1_DQCF_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DTQ_DQCF_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DTQ_MAX_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DTQ_START\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DTQ_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_ERR_1B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_ERR_2B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_INTERRUPT_REGISTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_0_PKT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_0_TXQ_RD_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_0_TXQ_WR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_1_PKT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_1_TXQ_RD_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_1_TXQ_WR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_2_DQCF_FC_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_SKIP_ADDRESS_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_TX_IRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ENQ_0_PKT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ENQ_1_PKT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ERROR_INITIATION_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_0_PKT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_1_PKT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_CTRL_IRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_NUM_LINKS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_NUM_LINKS_STATUS_MAX_VAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_NUM_LINKS";

const char *qax_AccessObjects_24="_STATUS_MIN_VAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_QNUM_CNT_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_SKIP_ADDRESS_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_TXQ_RD_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_TXQ_WR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_MAX_OCC_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_MAX_OCC_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_MAX_OCC_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_MAX_OCC_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_MAX_OCC_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_MAX_OCC_5\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_STATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_STATE_STICKY\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FLIPPED_LAT_PKTS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FMC_FC_STATUS_VEC\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_BACKOFF_CS_WEIGHTS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_BACKOFF_MASK_LUT_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_BACKOFF_MASK_LUT_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_BACKOFF_MASK_LUT_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_BACKOFF_RANGE_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_BKFF_LEVEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_FLOW_CONTROL_TO_DTQ_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_LEAKY_BUCKET_CONFIGURATION_REGISTER_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_LEAKY_BUCKET_CONFIGURATION_REGISTER_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_LEAKY_BUCKET_CONFIGURATION_REGISTER_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_LKY_MAX_OC_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_DQCQ_MAP_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_DQCQ_MAP_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_FULL_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_FULL_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_MEM_OPTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_MINI_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_MINI_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_OCB_BUF_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_OCB_BUF_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_SYS_HEADER_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GTIMER_TRIGGER\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INDIRECT_COMMAND_DATA_INCREMENT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INDIRECT_COMMAND_WIDE_MEM\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INTERRUPT_MASK_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_2_IPS_FC_STATUS_VEC\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_2_IPS_FC_STATUS_VEC_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_ENABLES\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_EOB_FDT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_FC_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_FC_CNT_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_FMC_IPS_FC_MAP_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_FMC_IPS_FC_MAP_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_INTRNL_FMC_FC_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_0_DTQ_WRAP_BURST_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_1_DTQ_WRAP_BURST_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_CLOS_SHAPERS_FC_MASK\" no_wb=\"1\"/>\n\
        <reg ";

const char *qax_AccessObjects_25="name=\"IPT_IQM_DQCF_STOP_ONLY_AT_EOB\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_DTQ_2_DQCF_FC_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_LAST_SCH_BUFFER\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_MC_TRAFFIC_JITTER_SHAPER_10\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_MC_TRAFFIC_JITTER_SHAPER_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_MC_TRAFFIC_JITTER_SHAPER_9\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_MESH_SHAPERS_FC_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPER_10_SLOW_START_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPER_10_SLOW_START_DELAY\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPER_4_SLOW_START_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPER_4_SLOW_START_DELAY\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPER_9_SLOW_START_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPER_9_SLOW_START_DELAY\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPERS_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPERS_DCR_FACTOR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPERS_DECIDE_ON_EOBST\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPERS_DELAY\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPERS_MAX_CREDIT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SLOW_START_CFG_TIMER_PERIOD\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_TX_IRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_TX_NIRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_WFQ_DEFAULT_PKT_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_WFQ_MASK_RD_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_WFQ_WEIGHTS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IS_FULL_PKT_SNOOP_MIRROR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MAPPING_QUEUE_TYPE_TO_MIRROR_PACKET\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MAPPING_QUEUE_TYPE_TO_SNOOP_PACKET\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MAPPING_QUEUE_TYPE_TO_TDM_PACKET\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MAX_LATENCY_1588_PKT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MAX_LATENCY_CRPS_FIFOS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MESH_COMMON_SHAPERS_FC_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MIX_MOP_DESC_CNTXTS_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MIX_MOP_DESC_CNTXTS_START\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MIX_MOP_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MIX_OCB_REQ_CNTXTS_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MIX_OCB_REQ_CNTXTS_START\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MIX_OCB_RET_DATA_CNTXTS_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MIX_OCB_RET_DATA_CNTXTS_START\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MMU_TXI_IRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_OCB_MOP_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_OCB_TXI_IRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ONE_PLUS_ONE_PORT_PROTECTION\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_PACKET_LATENCY_FORMAT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_PACKET_LATENCY_MEASURE_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_PAR_ERR_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_PKT_LST_RD_DBUFF\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_PRIORITIZER_WFQ_CFGS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_QNUM_CNT_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_RESERVED_MIRROR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_RESERVED_MTCP\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_RESERVED_SPARE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_RESERVED_SPARE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_RESERVED_SPARE_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_RESERVED_SPARE_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_SCHEDULING_GENERAL_CONFIGS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_STAMPING_FABRIC_HEADER_ENABLE\" no_w";

const char *qax_AccessObjects_26="b=\"1\"/>\n\
        <reg name=\"IPT_STAMPING_FTMH_OUTLIF_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_STAMPING_USR_DEF_OUTLIF_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_BDB_DYN_SIZE_RJCT_TH_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_BURST_SETTINGS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_CNI_PACKET_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_CNM_PACKET_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_CP_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_CP_QUEUES_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DEQ_INTERNAL_SETTING\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DEQUEUE_BYTE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DEQUEUE_DELETED_PACKET_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DEQUEUE_ISP_PACKET_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DEQUEUE_PACKET_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DRAM_BUFF_DYN_SIZE_RJCT_TH_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DRAM_DYN_SIZE_RJCT_TH_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DRAM_ELIGIBLE_RJCT_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DRAM_REJECT_STATE\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DYNAMIC_BDBS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DYNAMIC_BUFFER_BDS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DYNAMIC_BYTE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DYNAMIC_OCB_BUFFER_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DYN_REJECT_PACKET_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ECC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ECC_INTERRUPT_REGISTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ENQUEUE_BYTE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ENQUEUE_DISCARDED_PACKET_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ENQUEUE_PACKET_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ERROR_INITIATION_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FLOW_CONTROL_CONFIGURATION_FULL_MC_D_BS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FLOW_CONTROL_CONFIGURATION_MINI_MC_D_BS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_BDB_MINIMUM_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_BDB_RANGE_VALUES\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_BDB_THRESHOLD\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_BD_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_FULL_MULTICAST_DBUFF_RANGE_VALUES\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_FULL_MULTICAST_DBUFFS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_FULL_MULTICAST_DBUFFS_MINIMUM_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_FULL_MULTICAST_DBUFF_THRESHOLD\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_MNMC_DBUFF_RANGE_VALUES\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_MNMC_DBUFFS_MINIMUM_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_OCB_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_OCB_MINIMUM_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_OCB_RANGE_VALUES\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_OCB_THRESHOLD\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_U_MNMC_DBUFFS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_VOQ_DRAM_DYNAMIC_MINIMAL_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_VOQ_OCB_DYNAMIC_MINIMAL_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FR_OCB_PRM_SEL_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FR_RSRC_DYN_TH_SETTINGS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FULL_USER_COUNT_START_INDEX\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GENERAL_FLOW_CONTROL_CONFIGURATION_BDB\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GENERAL_FLOW_CONTROL_CONFIGURATION_OCB\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GENERAL_R";

const char *qax_AccessObjects_27="EJECT_CONFIGURATION_BD_BS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GENERAL_REJECT_CONFIGURATION_B_DS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GLBL_MIX_MAX_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GLOBAL_FLOW_CONTROL_STATE\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GLOBAL_GENERAL_CFG_4\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GLOBAL_MEM_OPTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GLOBAL_REJECT_STATE\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GLOBAL_RESOURCE_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GTIMER_TRIGGER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INDIRECT_COMMAND_DATA_INCREMENT\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INDIRECT_COMMAND_WIDE_MEM\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_FMQ_TC_0_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_FMQ_TC_1_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_FMQ_TC_2_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_FMQ_TC_3_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_VOQ_TC_0_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_VOQ_TC_1_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_VOQ_TC_2_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_VOQ_TC_3_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERNAL_FIFOS_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERRUPT_MASK_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_IQM_CNT_CMD_CONFIG_A\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_IQM_CNT_CMD_CONFIG_B\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_IQM_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_IQM_INIT\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_IRPP_CNT_CMD_CONFIG_A\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_IRPP_CNT_CMD_CONFIG_B\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_LST_PDM_READ_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_MIX_SHRD_POOL_0_RSRC_FC_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_MIX_SHRD_POOL_0_RSRC_RJCT_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_MIX_SHRD_POOL_1_RSRC_FC_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_MIX_SHRD_POOL_1_RSRC_RJCT_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCB_DYN_SIZE_RJCT_TH_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCB_SHRD_POOL_0_RSRC_FC_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCB_SHRD_POOL_0_RSRC_RJCT_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCB_SHRD_POOL_1_RSRC_FC_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCB_SHRD_POOL_1_RSRC_RJCT_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCCUPIED_BDB_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCCUPIED_BD_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCCUPIED_MNMC_DBUFFS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_PACKET_QUEUES_CATEGORIES\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_QDC_TAG_CTRL_DBG\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_FDT_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_IDR_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_IHP_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_OAMP_TX_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_IQM_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_IS_IQM_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_MESH_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01A4\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01A5\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01A6\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01A7\" no_wb=\"1\"/>\n\
      ";

const char *qax_AccessObjects_28="  <reg name=\"MESH_TOPOLOGY_REG_01A8\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01A9\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01AA\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01AB\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01B4\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01C0\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ILKN_TX_GEN_LLFC_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_TXI_PIPE_0_NOT_READY\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_TXI_PIPE_1_NOT_READY\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_TXI_TDM_NOT_READY\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_LAST_RD_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_LAST_RD_BANK\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_LAST_RD_DBUFF_POINTER\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_RD_ADDR_FIFO_ALMOST_FULL_BANK\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_INTERRUPT_REGISTER_TWO\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_MASTER_JR_TO_AR_TRANSLATION_ERR_EVENT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_SLAVE_JR_TO_AR_TRANSLATION_ERR_EVENT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_ATTEMPT_TO_ACTIVATE_BAD_FLOW_PARAMS\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_DBG_DVS_RCI_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_DBG_SMP_MESSAGE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INCORRECT_STATUS_MESSAGE\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_LAST_FLOW_RESTART_EVENT\" no_wb=\"1\"/>\n\
        <reg name=\"TERR\" no_wb=\"1\"/>\n\
        <reg name=\"BRDC_FMAC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"BRDC_FSRD_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_I2CM_SMBUS_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DMU_PCU_IPROC_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCBROADCAST_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"GRFCS\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <re";

const char *qax_AccessObjects_29="g name=\"IHP_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INFO\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_REVISION\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_MESH_INTERRUPTS\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"R64\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_HOSTMEM_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_HOSTMEM_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_HOSTMEM_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_IRR_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_DIAGNOSTICS\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_FC_ILKN\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <r";

const char *qax_AccessObjects_30="eg name=\"PPDB_A_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ESEM_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_GLEM_MANAGEMENT_UNIT_FAILURE\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_GLEM_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_CONTROL_CELL_FIFO_BUFFER\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_OCB_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_DIAGNOSTICS_READ_RESULT\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_FC_ILKN\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_REMOTE_MEP_EXACT_MATCH_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMA_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMB_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_REG_0169\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_SCL_SMP_MESSAGES\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_DIAGNOSTICS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_CFC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ILKN_0_MUB_TX_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ILKN_1_MUB_TX_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ILKN_2_MUB_TX_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ILKN_3_MUB_TX_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ILKN_4_MUB_TX_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ILKN_5_MUB_TX_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ILKN_TX_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_NIF_AF_FC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_NIF_MUB_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_OOB_RX_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CGM_DYN_TH_DEBUG\" no_wb";

const char *qax_AccessObjects_31="=\"1\"/>\n\
        <reg name=\"CGM_CGM_MAP_TC_TO_SP\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CGM_MC_PD_TC_FC_TH\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_DB_SERVICE_POOL_MAXIMUM_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_GLOBAL_DB_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_GLOBAL_FLOW_CONTROL_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_GLOBAL_PD_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_MULTICAST_FLOW_CONTROL_PER_TC_THREHOSL\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_MULTICAST_RESERVED_RESOURCES\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_MULTICAST_RESERVED_RESOURCES_PER_CLASS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_PD_SERVICE_POOL_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_SERVICE_POOL_0_RESERVED_DATA_BUFFERS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_SERVICE_POOL_0_RESERVED_PACKET_DESCRIPTORS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_SERVICE_POOL_1_RESERVED_DATA_BUFFERS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_SERVICE_POOL_1_RESERVED_PACKET_DESCRIPTORS\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2ECC_DATA_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2ECC_DATA_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2ECC_MODULE_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2ECC_MODULE_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2E_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2EFC_DATA_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2EFC_DATA_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2EFC_MODULE_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2EFC_MODULE_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_ECC_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_ECC_FORCE_DOUBLE_BIT_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_MEM_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_PAUSE_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_PFC_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_RX_LSS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_RX_MAX_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_TX_CRC_CORRUPT_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_TX_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_TXFIFO_CELL_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_VERSION_ID\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_EEE_DURATION_TIMER_PULSE\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_ENABLE_REG\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_FAULT_LINK_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_MAC_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_MAC_RSV_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_MODE_REG\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_SBUS_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_XGXS0_CTRL_REG\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_XGXS_COUNTER_MODE\" no_wb=\"1\"/>\n\
        <reg name=\"CLP_REG_2022300\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_CH0_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_CH1_COS_CTRL_RX_0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_CH1_COS_CTRL_RX_1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_CH1_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_CH2_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_CH3_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_DMA_STAT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_DMA_STAT_CLR\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH0_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH0_RD_DMA_HOSTMEM_THRESHOLD\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH0_RD_DMA_OPCODE\" no_wb=\"1\"/>\n\
        <reg nam";

const char *qax_AccessObjects_32="e=\"CMIC_CMC0_FIFO_CH0_RD_DMA_SBUS_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH0_RD_DMA_STAT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH1_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH2_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH3_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_HOSTMEM_ADDR_REMAP_0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_HOSTMEM_ADDR_REMAP_1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_HOSTMEM_ADDR_REMAP_2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_HOSTMEM_ADDR_REMAP_3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_IRQ_STAT0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_IRQ_STAT2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_MIIM_PARAM\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_PCIE_IRQ_MASK2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_PCIE_IRQ_MASK3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_PCIE_IRQ_MASK4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_PCIE_IRQ_MASK5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_PCIE_IRQ_MASK6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CUR_SBUSDMA_CONFIG_HOSTMEM_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_HOSTMEM_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_ITER_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_SBUSDMA_DEBUG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_HOSTMEM_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_SBUS_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_HOSTMEM_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_OPCODE\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_SBUS_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_HOSTMEM_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_ITER_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_OPCODE\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_SBUSDMA_DEBUG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_SBUSDMA_ECCERR_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_SBUS_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH2_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH2_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH2_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SCHAN_MESSAGE7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SCHAN_MESSAGE8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_CH0_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_CH1_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_CH2_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_CH3_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_FIFO_CH0_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_FIFO_CH1_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_FIFO_CH2_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_FIFO_CH3_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name";

const char *qax_AccessObjects_33="=\"CMIC_CMC1_IRQ_STAT2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH0_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH0_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH0_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH1_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH1_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH2_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH2_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH2_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_CH0_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_CH1_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_CH2_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_CH3_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_FIFO_CH0_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_FIFO_CH1_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_FIFO_CH2_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_FIFO_CH3_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_IRQ_STAT2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH0_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH0_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH0_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH1_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH1_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH2_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH2_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH2_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_COMMON_STRAP_STATUS_0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_DEV_REV_ID\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_GP_DATA_IN\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_GP_INIT_VAL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_CLK_DIV\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_CLK_PARAMS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM30\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM31\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM32\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM33\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM34\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM35\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM36\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM37\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM38\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM39\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM40\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM41\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM42\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM43\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM44\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM45\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM46\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM47\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM48\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM49\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PORT_ORDER_REMAP_0_3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PORT_ORDER_REMAP_12_15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PORT_ORDE";

const char *qax_AccessObjects_34="R_REMAP_16_19\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PORT_ORDER_REMAP_20_23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PORT_ORDER_REMAP_4_7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PORT_ORDER_REMAP_8_11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM13\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM14\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM16\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM17\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM18\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM19\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM20\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM21\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM22\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM24\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM25\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM26\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM27\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM28\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM29\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM31\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM32\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM33\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM34\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM35\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM36\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM37\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM38\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM39\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM40\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM41\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM42\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM43\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM44\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM45\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM46\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM47\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM48\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM49\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM50\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM51\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM52\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM53\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM54\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM55\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM57\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM58\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM59\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM60\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM61\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM62\" no";

const char *qax_AccessObjects_35="_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM63\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM64\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM65\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM9\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_CLK_DIV\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_CLK_PARAMS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM80\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM81\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM82\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM83\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM84\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM85\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM86\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM87\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM88\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM89\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PORT_ORDER_REMAP_0_3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PORT_ORDER_REMAP_12_15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PORT_ORDER_REMAP_16_19\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PORT_ORDER_REMAP_20_23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PORT_ORDER_REMAP_4_7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PORT_ORDER_REMAP_8_11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM13\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM14\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM16\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM17\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM18\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM19\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM20\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM21\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM22\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM24\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM25\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM26\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM27\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM28\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM29\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM31\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM32\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM33\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM34\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM35\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM36\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM37\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM38\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM39\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_R";

const char *qax_AccessObjects_36="AM4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM40\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM41\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM42\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM43\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM44\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM45\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM46\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM47\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM48\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM49\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM50\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM51\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM52\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM53\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM54\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM55\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM57\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM58\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM59\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM60\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM61\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM62\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM63\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM64\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM65\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM9\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_CLK_DIV\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_CLK_PARAMS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PORT_ORDER_REMAP_0_3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PORT_ORDER_REMAP_12_15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PORT_ORDER_REMAP_16_19\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PORT_ORDER_REMAP_20_23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PORT_ORDER_REMAP_4_7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PORT_ORDER_REMAP_8_11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM13\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM14\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM16\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM17\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM18\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM19\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM20\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM21\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM22\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM24\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM25\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM26\" no_wb=\"1\"/>\n\
";

const char *qax_AccessObjects_37="        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM27\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM28\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM29\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM31\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM32\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM33\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM34\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM35\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM36\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM37\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM38\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM39\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM40\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM41\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM42\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM43\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM44\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM45\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM46\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM47\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM48\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM49\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM50\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM51\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM52\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM53\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM54\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM55\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM57\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM58\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM59\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM60\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM61\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM62\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM63\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM64\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM65\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM9\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_CLR_SCAN_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_INT_SEL_MAP_0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_INT_SEL_MAP_1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_INT_SEL_MAP_2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_INT_SEL_MAP_3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_INT_SEL_MAP_4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_INT_SEL_MAP_5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_SCAN_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MISC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_PCIE_USERIF_PURGE_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_RATE_ADJUST_EXT_MDIO\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_RATE_ADJUST_INT_MDIO\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_RPE_IRQ_STAT2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_RXBUF_EPINTF_RELEASE_ALL_CREDITS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_0_7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_104_111\" no_wb=\"1\"/>\n\
        <reg";

const char *qax_AccessObjects_38=" name=\"CMIC_SBUS_RING_MAP_112_119\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_120_127\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_16_23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_24_31\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_32_39\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_40_47\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_48_55\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_56_63\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_64_71\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_72_79\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_80_87\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_8_15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_88_95\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_96_103\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_TIMEOUT\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_CNT_SRC_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_CNT_SRC_GROUP_SIZES\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_DO_NOT_COUNT_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_GENERAL_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_INIT_ON\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_PREFETCH_TIMER_PERIOD_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_PREFETCH_TIMERS_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_THRESHOLDS_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_EGQ_0_OFFSET_BMAP_A\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_IQM_0_OFFSET_BMAP_A\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_IRPP_0_OFFSET_BMAP_A\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_IRPP_0_OFFSET_BMAP_B\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg na";

const char *qax_AccessObjects_39="me=\"DRCA_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DPRC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DQ_BYTE_1_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_MR_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_MR_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_MR_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_SPECIAL_FEATURES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DPRC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
       ";

const char *qax_AccessObjects_40=" <reg name=\"DRCB_DQ_BYTE_1_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_MR_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_MR_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_MR_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_SPECIAL_FEATURES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DPRC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DQ_BYTE_1_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
    ";

const char *qax_AccessObjects_41="    <reg name=\"DRCC_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_MR_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_MR_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_MR_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_SPECIAL_FEATURES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DPRC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DQ_BYTE_1_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_MR_0\" no_w";

const char *qax_AccessObjects_42="b=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_MR_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_MR_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_SPECIAL_FEATURES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DPRC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DQ_BYTE_1_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_MR_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_MR_2\" no_wb=\"1";

const char *qax_AccessObjects_43="\"/>\n\
        <reg name=\"DRCE_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_MR_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_SPECIAL_FEATURES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DPRC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DQ_BYTE_1_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_MR_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_MR_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_MR_5\" no_wb=\"1\"/>";

const char *qax_AccessObjects_44="n\
        <reg name=\"DRCF_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_SPECIAL_FEATURES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DPRC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DQ_BYTE_1_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_MR_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_MR_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_MR_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_SPECIAL_FEATURES\" no_wb=";

const char *qax_AccessObjects_45="\"1\"/>\n\
        <reg name=\"DRCG_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DPRC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DQ_BYTE_1_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_MR_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_MR_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_MR_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_SPECIAL_FEATURES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_ECC_ER";

const char *qax_AccessObjects_46="R_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_REG_0087\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_BLOCKS_SBUS_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_BLOCKS_SOFT_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_CM_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_CORE_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_ECIC_BLOCKS_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_FAB_0_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_FAB_0_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_FAB_1_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_FAB_1_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_FIFO_DMA_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_ADDR_TRANS_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_DQCQ_MAP_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_DRAM_NUMBER_SWAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_FULL_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_FULL_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_GENERAL_CFG_4\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_MINI_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_MINI_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_OCB_BANK_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_OCB_BUF_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_OCB_BUF_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_PP_1\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_PP_2\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_PP_5\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_PP_6\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_PP_8\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GP_STATUS_5\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_NIF_PMH_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_NIF_PML_0_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_NIF_PML_1_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_OGER_1001\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_OGER_1002\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_OGER_1004\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_OGER_1006\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_OGER_1007\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PMH_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PML_0_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PML_1_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_POWERUP_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_MON_A_CONTROL_REG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_MON_B";

const char *qax_AccessObjects_47="_CONTROL_REG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_MON_C_CONTROL_REG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_MON_D_CONTROL_REG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_REG_01AE\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_ROV_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_SELECT_OUTPUT_OF_SYNCHRONOUS_ETHERNET_PADS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_SYNCE_MASTER_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_SYNCE_SLAVE_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_TEST_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_UC_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_UC_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_VERSION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ESEM_GENERAL_EM_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ESEM_MANAGEMENT_UNIT_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ESEM_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ESEM_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_GLEM_MANAGEMENT_UNIT_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_GLEM_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_GLEM_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_XOR_INIT_DONE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_ACCEPTABLE_FRAME_TYPE_TABLE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_ACTION_PROFILE_1\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_ACTION_PROFILE_2\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_CFG_BUG_FIX_CHICKEN_BITS_REG_1\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_CONTEXT_FIFO_THRESHOLD_VALUES\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_DBG_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_DELETE_FIFO_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_DELETE_FIFO_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_EGQ_BLOCK_INIT_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_EGRESS_PORT_PRIORITY_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_EGRESS_QUEUES_EMPTY\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_EGRESS_REPLICATION_GENERAL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_EGRESS_SHAPER_CALENDARS_ARBITRATION_CYCLE_LENGTH\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_EGRESS_SHAPER_ENABLE_SETTINGS\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_ETHERNET_TYPES\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_FQP_2_PQP_RDY\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GENERAL_RQP_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GENERAL_RQP_DEBUG_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GLOBAL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GLOBAL_PP_2\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GLOBAL_PP_5\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GLOBAL_PP_8\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_IFC_IS_CHANNELIZED\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_IN";

const char *qax_AccessObjects_48="DIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_KEYA_DATA_BASE_PROFILE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_KEYB_DATA_BASE_PROFILE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_LAG_FILTER_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_MC_PRIORITY_LOOKUP_TABLE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_MULTICAST_OFFSET_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_NIF_FLOW_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_NRDY_TH_0_2\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_NRDY_TH_3_5\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_OUTRIF_MAX_VALUE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_PP_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_PQP_AND_FQP_CALENDER_SETTING\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_PRIVATE_VLAN_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_PS_MODE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_SYSTEM_HEADERS_FORMAT_CODE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_UNICAST_EGRESS_PACKET_HEADER_COMPENSATION_FOR_TYPE_A\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_UNICAST_EGRESS_PACKET_HEADER_COMPENSATION_FOR_TYPE_B\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_ACC_FRAME_TYPE_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_BUG_FIX_CHICKEN_BITS_REG_1\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_BUG_FIX_CHICKEN_BITS_REG_2\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_DC_OVERLAY\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_EEI_MAPPING_IS_REQUIRED\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_EES_ACTION_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_ENABLE_FILTERING_PER_FWD_CODE\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_GLEM_LKUP_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_GLEM_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_LINK_FIFOS_FIXED_LATENCY_SETTING\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_MAP_OUTLIF_PROFILE_TO_ORIENTATION\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_MTU_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_OUTLIF_MAPPING_IS_REQUIRED\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_PROTECTION_PATH_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_PROTECTION_PTR_MODE\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_SPLIT_HORIZON_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_SPLIT_HORIZON_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_STP_STATE_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_VSI_MEMBERSHIP_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_COUNTER_OUT_LIF_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_COUNTER_OUT_LIF_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_DBG_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_ECN_IP_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_ECN_MPLS_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_EEDB_OUTLIF_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_EGRESS_INTERFACE_NO_FRAGMENTATION_MODE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_ETPP_PIPE_LENGTH\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_FHEI_MPLS_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_PP_2\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_PP_5\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_PP_6\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_PP_8\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_HEADER_EDITING_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_IEEE_1588\" no_wb=\"1\"/>\n\
        <reg name=\"";

const char *qax_AccessObjects_49="EPNI_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_IPV4_EXP_TO_TOS_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_IPV4_UNKNOWN_HEADER_CODE_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_IPV6_EXP_TO_TC_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_LINK_FILTER_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_MAPPING_RECYCLE_TRAFFICTO_INGRESS_PIPE\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_MIRR_AND_TRAP_FIFO_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_OUTRIF_MAX_VALUE\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_PMC_PARITY_EN\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_PP_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_REMARK_PROFILE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_TTL_DECREMENT_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_CONNECTIVITY_MAP_CHANGE_EVENT_REGISTERS\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_CONNECTIVITY_MAP_REGISTERS\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_CRMA_WATERMARKS\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_CRMB_WATERMARKS\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_EFMS_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_REG_01B8\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_FCT_ENABLER_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_FDA_EGQ_FABRIC_RCI\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_FDA_EGQ_PIPE_TO_FIFO_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_REG_0153\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_FDR_ENABLERS_REGISTER_1\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_FDR_ENABLERS_REGISTER_3\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_LINK_LEVEL_FLOW_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_LINK_UP_STATUS_FROM_FDRA_PRIMARY\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_LINK_UP_STATUS_FROM_FDRB_PRIMARY\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_FDR_DISCARD_COUNTER_A\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_FDR_DISCARD_COUNTER_B\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_011E\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_024A\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_0250\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_025C\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_0262\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_FDT_CONTEXTS_FABRIC_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_FDT_CONTEXTS_INTERLEAVING\" no_wb=\"1\"/";

const char *qax_AccessObjects_50=">\n\
        <reg name=\"FDT_FDT_ENABLER_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_LINK_BITMAP_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_LOAD_BALANCING_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_ASYNC_FIFO_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_FMAL_GENERAL_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_FMAL_RX_GENERAL_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_FMAL_TX_COMMA_BURST_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_FPS_CONFIGURATION_RX_SYNC\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_GENERAL_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_LEAKY_BUCKET_CONTROL_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_LINK_LEVEL_FLOW_CONTROL_ENABLE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_LINK_TOPO_MODE_REG_0\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_LINK_TOPO_MODE_REG_2\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_RECEIVE_RESET_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_REG_0102\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_REG_0151\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_RSF_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_RES_CAL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_RES_CAL_STICKY_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_SRD_QUAD_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_SRD_QUAD_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_WC_UC_MEM_MASK_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_BUFFER_CHANGE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_DRAM_FIFO_RECYCLE_TIMEOUT_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_DRAM_REJECT_MULTICAST_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_DYNAMIC_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_FBC_BANK_IS_USED_BY_OCB\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_FBC_CACHE_POINTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_FBC_EXTERNAL_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_FBC_EXTERNAL_LIMITS\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_FBC_EXTERNAL_POINTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_FBC_RRG_POINTER_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_FULL_MULTICAST_AUTOGEN_PTR\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_ADDR_TRANS_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_DRAM_NUMBER_SWAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_FULL_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_FULL_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_MINI_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_MINI_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_OCB_BANK_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLO";

const char *qax_AccessObjects_51="BAL_OCB_BUF_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_OCB_BUF_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_IQM_RETURNED_BUFFER\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_IRR_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_MINI_MULTICAST_AUTOGEN_PTR\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_OCB_BUFFER_FIFO_WATERMARK_REG\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_OCB_COMMITTED_MULTICAST_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_OCB_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_OCB_USE_SHAPER\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_OCCUPIED_DBUFF_THRESHOLD\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_PAUSE_PIPE_STATUS_BMP\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_REASSEMBLY_CONTEXT_PIPE_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_REASSEMBLY_TIMEOUT\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_SNOOP_MIRROR_IS_OCB_ELIGIBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_STATIC_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_WATERMARK_REG\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_COE_CFGS\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_CONSISTENT_HASHING_FORBIDDEN_TRAPS\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_CONSISTENT_HASHING_LB_KEY_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_CONSISTENT_HASHING_VARIABLES\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ECMP_LB_KEY_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_FER_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_GLOBAL_PP_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_GLOBAL_PP_8\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_INDIRECT_WR_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_IN_LIF_ORIENTATION_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_DIAGNOSTICS\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_DIAGNOSTICS_KEY\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_DIAGNOSTICS_READ_RESULT\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_GENERAL_EM_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_MANAGEMENT_UNIT_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_LAG_LB_KEY_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_LB_KEY_PARSER_LEAF_CONTEXT_PROFILE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_LBP_GENERAL_CONFIG_0\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_LBP_GENERAL_CONFIG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_OUT_LIF_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_OUT_RIF_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PACKET_HEADER_SIZE_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PMF_GENERAL\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PMF_PFC_ACL_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PMF_PFC_IS_ETH\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PMF_PFC_PS_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PPH_FHEI_EEI_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PPH_FHEI_FWD_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PPH_FHEI_IVE_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PPH_VSI_SOURCE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_REG_00FE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name";

const char *qax_AccessObjects_52="=\"IHB_RESERVED_SPARE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_ACTION_PROFILE_ACCEPTABLE_FRAME_TYPES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_ACTION_PROFILE_IEEE_1588\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_ACTION_PROFILE_SA_DROP_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_ACTION_PROFILE_SAME_INTERFACE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_ACTION_PROFILE_SA_NOT_FOUND_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_DBG_FLP_CONSISTENT_HASHING_PROGRAM\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_DE_TO_DP_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_DROP_PRECEDENCE_MAP_PCP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_FLP_GENERAL_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_GLOBAL_PP_2\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_GLOBAL_PP_5\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_GLOBAL_PP_6\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_GLOBAL_PP_8\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_IHP_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_INDIRECT_WR_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LEARNING_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_REJECT_ADMISSION\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_REJECT_CONFIGURATION_FULL_MC_D_BS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_REJECT_CONFIGURATION_MINI_MC_D_BS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_REJECT_CONFIGURATION_OCBS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_RESERVED_SPARE_2\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_RJCT_GLBL_TESTS_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_SRC_VSQ_GLBL_OCB_MAX_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_STE_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_STE_RJCT_TESTS_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_GLOBAL_FULL_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_GLOBAL_FULL_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_GLOBAL_GENERAL_CFG_4\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_GLOBAL_MINI_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_GLOBAL_MINI_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_GLOBAL_OCB_BUF_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_GLOBAL_OCB_BUF_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_IQMT_INIT\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_MEM_BANK_SELECT\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_RPT_PKTSIZE_COMPENSATION_SETTING\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_BLAME_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_CPU_CHANNEL_PIPE_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_DYNAMIC_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>";

const char *qax_AccessObjects_53="\n\
        <reg name=\"IRE_OAMP_REASSEMBLY_CONTEXT_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_OLP_REASSEMBLY_CONTEXT_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_STATIC_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_TAG_SWAP_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_TDM_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_DYNAMIC_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_MIRROR_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_MULTICAST_FIFO_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_STATIC_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_UNICAST_FIFO_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_WATERMARK_REG\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_CONFIG_CFIFO\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_CONFIG_RFIFO\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_GLOBAL_EVENT\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_PD_ASSIST_DEBUG\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_CORE_CONFIGA\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_CORE_CONFIGB\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_CORE_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_CORE_MEM_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_DEBUG_CONFIGA\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_DEBUG_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_ECC_ERR_RD_TCM_A\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_ECC_ERR_RD_TCM_B_0\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_ECC_ERR_RD_TCM_B_1\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_ECC_ERR_WR_TCM_A\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_ECC_ERR_WR_TCM_B_0\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_ECC_ERR_WR_TCM_B_1\" no_wb=\"1\"/>\n\
        <reg name=\"MAC_PFC_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_FAP_DETECT_CTRL_CELLS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_INIT\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_MESH_TOPOLOGY\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_0117\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01C3\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_SYS_CONFIG_2\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_BANK_ACCESS_CONTROLLER_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_BANK_ACCESS_CONTROLLER_CONFIGURATIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_ECC_ERR_1B_MONITOR_MEM_MASK_1\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_ECC_ERR_2B_MONITOR_MEM_MASK_1\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_GENERAL_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_GLOBAL_ADDR_TRANS_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_GLOBAL_DRAM_NUMBER_SWAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_GLOBAL_FULL_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_GLOBAL_FULL_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_INDIRECT_COMMAND_ADDRESS\" no_wb";

const char *qax_AccessObjects_54="=\"1\"/>\n\
        <reg name=\"MMU_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_PDC_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_GLBL_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INIT_SEQ_ON\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_MCDA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_MCDA_WRAP_INDEX\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_MCDB_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_MCDB_WRAP_INDEX\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_GLBL_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_INIT_SEQ_ON\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_MCDA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_MCDA_WRAP_INDEX\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_MCDB_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_MCDB_WRAP_INDEX\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_BIST_EVENTS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_EGQ_CORE_FOR_NIF_QMLF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_EGQ_PORT_FOR_HRF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_EGQ_PORT_FOR_NIF_PORT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ENABLE_INTERLAKEN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ENABLE_INTERLAKEN_HRF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_FC_ILKN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_FC_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_FC_RX_MUBITS_TO_CFC\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_FC_TX_GEN_LLFC_TO_PM\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_GLOBAL_GENERAL_CFG_4\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_HRF_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_HRF_RX_CONTROLLER_MAX_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ILKN_RX_TDM_AND_DATA_TRAFFIC_ON_SAME_HRF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ILKN_TX_RETRANSMIT_CONFIG_HRF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_LAST_RECEIVED_CONTROLS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_LAST_RECEIVED_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_LAST_RECEIVED_DATA_ON_SOP\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_LAST_SENT_CONTROLS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_LAST_SENT_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_LAST_SENT_DATA_ON_SOP\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_NIF_PM_ILKN_TX_RSTN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_PM_EEE_LPI_DETECT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_PM_TX_PLL_LOCK_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RES_CAL_0_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RES_CAL_1_ST";

const char *qax_AccessObjects_55="ATUS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_MLF_LEVEL_PM\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_PORTS_SRSTN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_QMLF_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_REQ_PIPE_0_HIGH_EN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_REQ_PIPE_1_HIGH_EN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_SCH_CONFIG_HRF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_SCH_CONFIG_HRF_4\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_SCH_DEBUG_RESULT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_SYNC_ETH_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_TX_MLF_NUM_CREDITS_FROM_PM\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_TX_PORTS_SRSTN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_TX_QMLF_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_ENABLE_INTERLAKEN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_GLOBAL_GENERAL_CFG_4\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_HRF_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_HRF_RX_CONTROLLER_MAX_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_HRF_RX_MEM_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_HRF_TX_MEM_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_ILKN_RX_TDM_AND_DATA_TRAFFIC_ON_SAME_HRF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_ILKN_TX_RETRANSMIT_CONFIG_HRF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_LAST_RECEIVED_CONTROLS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_LAST_RECEIVED_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_LAST_RECEIVED_DATA_ON_SOP\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_LAST_SENT_CONTROLS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_LAST_SENT_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_LAST_SENT_DATA_ON_SOP\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_NIF_PM_ILKN_TX_RSTN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_PM_TX_PLL_LOCK_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_PORT_EEE_LPI_DETECT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_RX_MLF_LEVEL_PM\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_RX_MLF_LEVEL_PM_4\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_RX_MLF_LEVEL_PM_5\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_RX_PORTS_SRSTN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_RX_QMLF_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_TX_MLF_NUM_CREDITS_FROM_PM\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_TX_MLF_NUM_CREDITS_FROM_PM_4\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_TX_MLF_NUM_CREDITS_FROM_PM_5\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_TX_PORTS_SRSTN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_TX_QMLF_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_CCM_TPID_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_DMA_TX_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_PE_CONST\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_PE_FEM_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_PE_FEM_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_PE_INST\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_PE_PROF\" no_wb=\"1\"/>\n";

const char *qax_AccessObjects_56="\
        <reg name=\"OAMP_PE_PTR\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_REMOTE_MEP_EXACT_MATCH_GENERAL_EM_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_REMOTE_MEP_EXACT_MATCH_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_REMOTE_MEP_EXACT_MATCH_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_SAT_GEN_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_GLOBAL_OCB_BANK_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_LAST_WR_BANK\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_LAST_WR_DBUFF_POINTER\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_DSP_ENGINE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_DSP_HEADER\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_GLOBAL_PP_1\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_HEAD_OF_CPU_DSPG_CMD_FIFO\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_RX_CONFIGS_DSP_IDENTIFIER\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_RX_CONFIGS_GENERAL\" no_wb=\"1\"/>\n\
        <reg name=\"PFC_XOFF_TIMER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_INDIRECT_WR_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMA_GENERAL_EM_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMA_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMA_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMB_GENERAL_EM_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMB_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMB_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_REG_0100\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_CONSISTENT_HASHING_CONFIGRATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_GLOBAL_PP_1\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_GLOBAL_SYS_HEADER_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_INDIRECT_WR_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_AGE_AGING_MODE\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_AGE_AGING_RESOLUTION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_AR_TO_JR_TRANSLATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_CMD_TO_CMD_TRANSLATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_COUNTER_DB_CNTR_PTR_CONFIGURATION";

const char *qax_AccessObjects_57="\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_COUNTER_LIMIT_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_EVENT_FIFO_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_FLU_MACHINE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_GENERAL_EM_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_JR_TO_AR_TRANSLATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_LEARN_FILTER_PROPERTIES\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_LOOKUP_FILTER_PROPERTIES\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_LOOKUP_LOOKUP_MODE\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_MANAGEMENT_UNIT_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_MNGMNT_REQ_FLU_DB_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_REPLY\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_REPLY_FIFO_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_TRANSLATION_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_REG_0100\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_ACL_RECEIVED\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_LINK_ACTIVE_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_LINK_STATE_FOR_SC_HAND_FDT\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_LOCALLY_GENERATED_ACL\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_MC_DISTRIBUTION_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_MULTICAST_DISTRIBUTION_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_RTP_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_ASSIGNED_CREDIT_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_ASSIGNED_CREDIT_CONFIGURATION_1\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_CIR_SHAPERS_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_CIR_SHAPERS_CONFIGURATION_1\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_DBG_DVS_LINK_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_DELETE_MECHANISM_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_DVS_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_DVS_CREDIT_SHARE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_DVS_NIF_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_FSF_COMPOSITE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_HR_PRIORITY_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INDIRECT_WR_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_PIR_SHAPERS_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_PIR_SHAPERS_CONFIGURATION_1\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_PS_2P_PRIORITY_MODE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_PS_CALENDAR_SELECT\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_RCI_PARAMS\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_REBOUNDED_CREDIT_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_REBOUNDED_CREDIT_CONFIGURATION_1\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_RESERVED_MTCD\" no_wb=\"1\"/>";

const char *qax_AccessObjects_58="n\
        <reg name=\"SCH_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_SCHEDULER_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_SELECT_FLOW_TO_QUEUE_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_SHAPER_CONFIGURATION_REGISTER_1\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_SMP_BACK_UP_MESSAGES\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_SWITCH_CIR_EIR_IN_DUAL_SHAPERS\" no_wb=\"1\"/>\n\
        <reg name=\"TX_PREAMBLE\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2ECC_DATA_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2ECC_DATA_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2ECC_MODULE_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2ECC_MODULE_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2E_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2EFC_DATA_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2EFC_DATA_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2EFC_MODULE_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2EFC_MODULE_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_ECC_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_ECC_FORCE_DOUBLE_BIT_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_MEM_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_PAUSE_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_PFC_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_RX_LSS_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_RX_LSS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_RX_MAX_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_TX_CRC_CORRUPT_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_TX_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_TXFIFO_CELL_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_VERSION_ID\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_EEE_DURATION_TIMER_PULSE\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_ENABLE_REG\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_FAULT_LINK_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_MAC_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_MAC_RSV_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_MODE_REG\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_SBUS_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_XGXS0_CTRL_REG\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_XGXS_COUNTER_MODE\" no_wb=\"1\"/>\n\
        <reg name=\"XLP_REG_2022300\" no_wb=\"1\"/>\n\
    </registers>\n\
    <memories>\n\
        <mem name=\"MMU_DRAM_ADDRESS_SPACE\" no_read=\"1\"/>\n\
<!-- src/soc/common/mem.c[9409]_soc_mem_read_schan_msg_send unit 0:soc_mem_read: Mem(XXXXXXXXX) invalid S-Channel reply, expected READ_MEMORY_ACK:, opcode 8 -->\n\
        <mem name=\"EGQ_QP_CBM\" no_read=\"1\"/>\n\
        <mem name=\"EGQ_TCG_CBM\" no_read=\"1\"/>\n\
<!-- src/soc/common/mem.c[9409]_soc_mem_read_schan_msg_send unit 0:soc_mem_read: Mem(XXXXXXXXX) invalid S-Channel reply, expected READ_MEMORY_ACK:, opcode 7 /> -->\n\
        <mem name=\"SER_ACC_TYPE_MAP\" no_read=\"1\"/>\n\
        <mem name=\"SER_MEMORY\" no_read=\"1\"/>\n\
        <mem name=\"SER_RESULT_0\" no_read=\"1\"/>\n\
        <mem name=\"SER_RESULT_1\" no_read=\"1\"/>\n\
        <mem name=\"SER_RESULT_DATA_0\" no_read=\"1\"/>\n\
        <mem name=\"SER_RESULT_DATA_1\" no_read=\"1\"/>\n\
        <mem name=\"SER_RESULT_EXPECTED_0\" no_read=\"1\"/>\n\
        <mem name=\"SER_RESULT_EXPECTED_1\" no_read=\"1\"/>\n\
<!-- [bcmDPC]src/soc/dcmn/dcmn_intr_corr_act_func.c[1025]dcmn_interrupt_print_info -->\n\
        <mem name=\"IDR_MEM_7_INTERNAL\" no_read=\"1\"/>\n\
        <mem name=\"IQM_MEM_1400000\" no_read=\"1\"/>\n\
        <mem name=\"IRE_MEM_2_INTERNAL\" no_read=\"1\"/>\n\
        <mem name=\"IRE_MEM_7_INTERNAL\" no_read=\"1\"/>\n\
        <mem name=\"IRE_MEM_8_INTERNAL\" no_read=\"1\"/>\n\
        <mem name=\"EDB_PROTECTION_ENTRY\" no_read=\"1\"/>\n\
        <mem name=\"EDB_EEDB_TOP_BANK\" no_read=\"1\"/>\n\
        <mem name=\"MTM_MCDB\" no_read=\"1\"/>";

const char *qax_AccessObjects_59="\n\
        <mem name=\"IHB_FIFO_DSP_1\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_KEYT_PLDT_H\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_AGET_H\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE\" no_read=\"1\"/>\n\
        <mem name=\"OCB_OCB_ADDRESS_SPACE\" no_read=\"1\"/>\n\
        <mem name=\"IHP_LIF_TABLE\" no_read=\"1\"/>\n\
        <mem name=\"IRR_MCDB\" no_read=\"1\"/>\n\
        <mem name=\"IDR_MEM_2_INTERNAL\" no_read=\"1\"/>\n\
        <mem name=\"IDR_MEM_11_INTERNAL\" no_read=\"1\"/>\n\
        <mem name=\"FCR_EFMSM\" no_read=\"1\"/>\n\
        <mem name=\"FCR_FCR_CRM_A\" no_read=\"1\"/>\n\
        <mem name=\"FCR_FCR_CRM_B\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_A_FEC_ENTRY_FORMAT_A\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_A_FEC_ENTRY_FORMAT_B\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_A_FEC_ENTRY_FORMAT_C\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_A_FEC_ENTRY_GENERAL\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_A_FEC_ENTRY_FORMAT_NULL\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_A_FEC_SUPER_ENTRY_BANK\" no_read=\"1\"/>\n\
        <mem name=\"IQM_PAKCET_DESCRIPTOR_MEMORY_A_DYNAMIC\" no_read=\"1\"/>\n\
        <mem name=\"IQM_PAKCET_DESCRIPTOR_MEMORY_B_DYNAMIC\" no_read=\"1\"/>\n\
        <mem name=\"IQM_PAKCET_DESCRIPTOR_MEMORY_ECC_DYNAMIC\" no_read=\"1\"/>\n\
        <mem name=\"ERPP_EPMFCS_TCAM_BANK\" no_read=\"1\"/>\n\
        <mem name=\"ERPP_EPMFCS_TCAM_BANK_COMMAND\" no_read=\"1\"/>\n\
        <mem name=\"ERPP_EPMFCS_TCAM_BANK_REPLY\" no_read=\"1\"/>\n\
        <mem name=\"HBC_WRITE_REQUEST_ASYNC_FIFO\" no_read=\"1\"/>\n\
        <mem name=\"HBC_WRITE_DATA_ASYNC_FIFO\" no_read=\"1\"/>\n\
        <mem name=\"HBC_READ_REQUEST_ASYNC_FIFO\" no_read=\"1\"/>\n\
        <mem name=\"HBC_READ_DATA_ASYNC_FIFO\" no_read=\"1\"/>\n\
        <mem name=\"HBC_READ_DATA_REORDER\" no_read=\"1\"/>\n\
        <mem name=\"HBC_WRITE_DATA_BUFFER\" no_read=\"1\"/>\n\
        <mem name=\"HBC_WRITE_PER_BANK_QUEUES\" no_read=\"1\"/>\n\
        <mem name=\"HBC_READ_PER_BANK_QUEUES\" no_read=\"1\"/>\n\
        <mem name=\"HBC_WRITE_LATENCY_DELAY\" no_read=\"1\"/>\n\
        <mem name=\"HBC_ECC_INFO_FIFO\" no_read=\"1\"/>\n\
        <mem name=\"HBC_RDR_INFO_FIFO\" no_read=\"1\"/>\n\
        <mem name=\"HBC_RDR_CHUNK_STORAGE\" no_read=\"1\"/>\n\
        <mem name=\"HBC_BANK_ORDER_FIFO\" no_read=\"1\"/>\n\
        <mem name=\"HBC_HBM_DRAM_CPU_ACCESS\" no_read=\"1\"/>\n\
        <mem name=\"TCAM_TCAM_BANK\" no_read=\"1\"/>\n\
        <mem name=\"TCAM_TCAM_BANK_REPLY\" no_read=\"1\"/>\n\
        <mem name=\"TCAM_TCAM_BANK_COMMAND\" no_read=\"1\"/>\n\
        <mem name=\"IQM_MEM_1600000\" no_read=\"1\"/>\n\
        <mem name=\"IRR_IS_PC_MEMORY\" no_read=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_RX_0_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_RX_1_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_RX_2_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_RX_3_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_RX_4_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_RX_5_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_TX_0_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_TX_1_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_TX_2_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_TX_3_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_TX_4_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_TX_5_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_NIF_PFC_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_OOB_RX_0_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_OOB_RX_1_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_OOB_RX_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_OOB_TX_0_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_OOB_TX_1_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_OOB_TX_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"DRCA_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCB_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCC_DWF\" no_";

const char *qax_AccessObjects_60="wb=\"1\"/>\n\
        <mem name=\"DRCD_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCE_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCF_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCG_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCH_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_AC_ENTRY_WITH_DATA_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_AC_HALF_ENTRY_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_DATA_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_EEDB_BANK\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_ESEM_STEP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_GLEM_STEP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_IPV4_TUNNEL_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_LINK_LAYER_OR_ARP_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_LINK_LAYER_OR_ARP_NEW_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_MAP_OUTLIF_TO_DSP\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_MPLS_POP_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_MPLS_PUSH_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_MPLS_SWAP_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_OUT_RIF_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_TRILL_FORMAT_FULL_ENTRY\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_TRILL_FORMAT_HALF_ENTRY\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_ACTION_PROFILE_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_CCM\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_CH_SCM_4\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_CH_SCM_5\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_CH_SCM_6\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_DSP_PTR_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_EGRESS_SHAPER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_FBM\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_FDM\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_FQP_NIF_PORT_MUX\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_IVEC_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_MAP_PS_TO_IFC\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_MC_SP_TC_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_NONCH_SCM\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PCT\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PDCT_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PER_IFC_CFG\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PMC\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PMF_PROGRAM_SELECTION_CAM\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PPCT\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PQP_NIF_PORT_MUX\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PQST_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_QDCT_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_QP_PMC\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_QP_SCM\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_QQST_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_RCM\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_RCM_DEBUG\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_TC_DP_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_TCG_PMC\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_VLAN_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_COUNTER_SOURCE_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_DSCP_REMARK\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_EXP_REMARK\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_IVEC_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_LFEM_FIELD_SELECT_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_LINK_LAYER_VLAN_PROCESSING_LLVP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_PMF_MIRROR_PROFILE_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_PRGE_PROGRAM\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_PRGE_PROGRAM_SELECTION_CAM\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_REMARK_IPV4_TO_DSCP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_REMARK_IPV4_TO_EXP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_REMARK_IPV6_TO_DSCP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_REMARK_IPV6_TO_EXP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_REMARK_MPLS_TO_DSCP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_REMARK_MPLS_TO_EXP\" no_wb=\"1\"/>\n\
        <mem name=\"FCR_EFMS_SOURCE_PIPE\" no_wb=\"1\"/>\n\
        <mem name=\"FDT_IPT_MESH_MC\" no_wb=\"1\"/>\n\
        <mem name=\"ID";

const char *qax_AccessObjects_61="R_DRAM_BUFFER_TYPE\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_DROP_PRECEDENCE_MAPPING\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_IRDB\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_MEM_13_INTERNAL\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_MEM_4_INTERNAL\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_MRPS_0_IN_DP_MAPPING\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_MRPS_1_IN_DP_MAPPING\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_QUEUE_IS_DRAM_ELIGIBLE\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_QUEUE_IS_OCB_ELIGIBLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_CONSISTENT_HASHING_PROGRAM_VARIABLES\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_DESTINATION_STATUS\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_0_4B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_10_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_11_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_12_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_13_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_14_24B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_1_4B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_15_24B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_2_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_3_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_4_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_5_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_6_24B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_7_24B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_8_4B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_9_4B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_BIT_SELECT\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_MAP_INDEX_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_HEADER_PROFILE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_ISEM_STEP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_L_4_OPS\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_LB_VECTOR_PROGRAM_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_PFC_INFO\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_PMF_PROGRAM_COUNTERS\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_PMF_PROGRAM_SELECTION_CAM\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_PTC_KEY_GEN_VAR\" no_wb=\"1\"/>\n\
        <mem name=\"IHP_CONSISTENT_HASHING_PROGRAM_SEL_TCAM\" no_wb=\"1\"/>\n\
        <mem name=\"IHP_ELK_PAYLOAD_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"IHP_FLP_PROGRAM_SELECTION_CAM\" no_wb=\"1\"/>\n\
        <mem name=\"IHP_IEEE_1588_IDENTIFICATION_CAM\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_PQDMS\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_PQRED\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_PQWQ\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_SCH_CCCP\" no_wb=\"1\"/>\n\
        <mem name=\"IQMT_EGR_RPT_CPM\" no_wb=\"1\"/>\n\
        <mem name=\"IQMT_ING_RPT_CPM\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_VSQA_PRM\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_VSQB_PRM\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_VSQC_PRM\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_VSQD_PRM\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_VSQE_PRM\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_VSQF_PRM\" no_wb=\"1\"/>\n\
        <mem name=\"IRE_CTXT_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"IRE_NIF_PORT_TO_CTXT_BIT_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_DESTINATION_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_FREE_PCB_MEMORY\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_IS_FREE_PCB_MEMORY\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_SMOOTH_DIVISION\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_TRAFFIC_CLASS_MAPPING_0\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_TRAFFIC_CLASS_MAPPING_1\" no_wb=\"1\"/>\n\
        <mem name=\"MRPS_MCDA_PRFCFG_0\" no_wb=\"1\"/>\n\
        <mem name=\"MRPS_MCDA_PRFCFG_1\" no_wb=\"1\"/>\n\
        <mem name=\"MRPS_MCDA_PRFCFG_SHARING_DIS\" no_wb=\"1\"/>\n\
        <mem name=\"MRPS_MCDA_PRFCFG_SHARING_EN\" no_wb=\"1\"/>\n\
        <mem name=\"MRPS_MCDB_PRFCFG_0\" no_wb=\"1\"/>\n\
        <mem ";

const char *qax_AccessObjects_62="name=\"MRPS_MCDB_PRFCFG_1\" no_wb=\"1\"/>\n\
        <mem name=\"MRPS_PCD_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"MTRPS_EM_MCDA_PRFCFG_0\" no_wb=\"1\"/>\n\
        <mem name=\"MTRPS_EM_MCDA_PRFCFG_1\" no_wb=\"1\"/>\n\
        <mem name=\"MTRPS_EM_MCDA_PRFCFG_SHARING_DIS\" no_wb=\"1\"/>\n\
        <mem name=\"MTRPS_EM_MCDA_PRFCFG_SHARING_EN\" no_wb=\"1\"/>\n\
        <mem name=\"MTRPS_EM_MCDB_PRFCFG_0\" no_wb=\"1\"/>\n\
        <mem name=\"MTRPS_EM_MCDB_PRFCFG_1\" no_wb=\"1\"/>\n\
        <mem name=\"MTRPS_EM_PCD_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"OAMP_FLOW_STAT_1_SEC_ENTRY_3\" no_wb=\"1\"/>\n\
        <mem name=\"OAMP_PE_0_PROG_TCAM\" no_wb=\"1\"/>\n\
        <mem name=\"OAMP_PE_1_PROG_TCAM\" no_wb=\"1\"/>\n\
        <mem name=\"OAMP_REMOTE_MEP_EXACT_MATCH_STEP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"OLP_DSP_EVENT_ROUTE\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_A_OEMA_STEP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_A_OEMB_STEP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_A_TCAM_ACCESS_PROFILE\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_A_TCAM_BANK\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_A_TCAM_BANK_COMMAND\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_A_TCAM_BANK_REPLY\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_AGING_CONFIGURATION_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_AMSG_FIFO\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_FID_COUNTER_PROFILE_DB\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_FMSG_FIFO\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_PORT_MINE_TABLE_PHYSICAL_PORT\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_STEP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_AC_2_EEI\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_AC_2_OUT_LIF\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_AC_MP\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_IP_TT\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_ISID_MP\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_ISID_P2P\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_LABEL_DOUBLE_DATA\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_LABEL_PROTOCOL_OR_LSP\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_LABEL_PWE_MP\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_LABEL_PWE_P2P\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_TRILL\" no_wb=\"1\"/>\n\
        <mem name=\"RTP_UNICAST_DISTRIBUTION_MEMORY\" no_wb=\"1\"/>\n\
        <mem name=\"RTP_UNICAST_DISTRIBUTION_MEMORY_FOR_CTRL_CELLS\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_CH_NIF_CALENDAR_CONFIGURATION_CNCC\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_CH_NIF_RATES_CONFIGURATION_CNRC\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_CIR_SHAPER_CALENDAR_CSC\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_CIR_SHAPERS_DYNAMIC_TABEL_CSDT\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_DEVICE_RATE_MEMORY_DRM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_DSP_2_PORT_MAP_DSPP\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_FC_MAP_FCM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_FLOW_GROUP_MEMORY_FGM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_FLOW_TO_FIP_MAPPING_FFM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_FLOW_TO_QUEUE_MAPPING_FQM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_HR_SCHEDULER_CONFIGURATION_SHC\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_MEM_01C00000\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_ONE_PORT_NIF_CONFIGURATION_OPNC\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_PIR_SHAPER_CALENDAR_PSC\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_PIR_SHAPERS_DYNAMIC_TABEL_PSDT\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_PORT_ENABLE_PORTEN\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_PORT_GROUP_PFGM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_PORT_SCHEDULER_MAP_PSM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_PORT_SCHEDULER_WEIGHTS_PSW\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_PS_8P_RATES_PSR\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_SCHEDULER_ENABLE_MEMORY_SEM\" no_wb=\"1\"/>\n\
        <mem ";

const char *qax_AccessObjects_63="name=\"SCH_SCHEDULER_ENABLE_MEMORY_SEM_B\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_SHAPER_DESCRIPTOR_MEMORY_STATIC_SHDS\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_SHARED_DEVICE_RATE_SHARED_DRM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_SLOW_SCALE_A_SSA\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_SLOW_SCALE_B_SSB\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_CAT_2_TC_CGM_MAP_NIF\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_CAT_2_TC_IQM_0_MAP_NIF\" no_wb=\"1\"/>\n\
        <mem name=\"CLPORT_WC_UCMEM_DATA\" no_read=\"1\"/>\n\
        <mem name=\"DRCA_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"DRCB_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"DRCC_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"DRCD_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"DRCE_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"DRCF_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"DRCG_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"DRCH_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_CONTEXT_MRU\" no_wb=\"1\"/>\n\
        <mem name=\"IHP_PTC_VIRTUAL_PORT_CONFIG\" no_wb=\"1\"/>\n\
        <mem name=\"IPST_IPS_0_CREDIT_ARBITER_FIFO\" no_wb=\"1\"/>\n\
        <mem name=\"IPS_QPM_1_NO_SYS_RED\" no_wb=\"1\"/>\n\
        <mem name=\"IPS_QPM_1_SYS_RED\" no_wb=\"1\"/>\n\
        <mem name=\"IPT_DBLF\" no_wb=\"1\"/>\n\
        <mem name=\"IQMT_BDBLL\" no_wb=\"1\"/>\n\
        <mem name=\"IRE_PORT_TO_BASE_ADDRESS_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_1\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_2\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_3\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_4\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_5\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_6\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_7\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_2_PP\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_SPECIAL_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_TDM_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"KAPS_TCM\" no_wb=\"1\"/>\n\
        <mem name=\"OLP_MEM_00000\" no_wb=\"1\"/>\n\
        <mem name=\"RTP_UNICAST_DISTRIBUTION_MEMORY_FOR_DATA_CELLS\" no_wb=\"1\"/>\n\
        <mem name=\"DRCA_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCB_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCC_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCD_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCE_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCF_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCG_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCH_DWF\" no_wb=\"1\"/>\n\
 </memories>\n\
</top>\n\
";

const char *qax_DebugSignals_ERPP_0="<?xml version=\"1.0\"?>\n\
<SignalInfo device=\"qax\">\n\
    <Signal>\n\
        <Attribute>VSI_or_VRF</Attribute>\n\
        <Size>16</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [15 : 0] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [16 : 16] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_LIF</Attribute>\n\
        <Size>18</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [34 : 17] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_TM_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [42 : 35] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [50 : 43] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Header_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [94 : 91] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [98 : 95] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fabric_or_Egress_MC</Attribute>\n\
        <Size>1</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [99 : 99] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Eth_Type_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [103 : 100] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Eth_Tag_Format</Attribute>\n\
        <Size>5</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [108 : 104] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Dst_System_Port</Attribute>\n\
        <Size>16</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [124 : 109] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>DSP_Ptr</Attribute>\n\
        <Size>8</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [132 : 125] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Action_Profile_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [133 : 133] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Action_Profile_Index</Attribute>\n\
        <Size>3</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [136 : 134] </Address>\n\
        <Perm>1</Perm>\n\
    </Si";

const char *qax_DebugSignals_ERPP_1="gnal>\n\
    <Signal>\n\
        <Attribute>Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [0 : 0] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>System_Headers_Record</Attribute>\n\
        <Size>46</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [46 : 1] </Address>\n\
        <Expansion>SHR_ERPP_PMF</Expansion>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_TM_Port_Updated</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [47 : 47] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_TM_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [55 : 48] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [63 : 56] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Mirror_Profile</Attribute>\n\
        <Size>4</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [67 : 64] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Header_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [111 : 108] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fabric_or_Egress_MC</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [112 : 112] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Dst_System_Port</Attribute>\n\
        <Size>16</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [128 : 113] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Counter_Profile</Attribute>\n\
        <Size>3</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [131 : 129] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>COS_Profile</Attribute>\n\
        <Size>4</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [135 : 132] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Action_Profile_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [136 : 136] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Action_Profile_Index</Attribute>\n\
        <Size>3</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [139 : 137] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>ACE_Type</Attribute>\n\
        <Size>2</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'";

const char *qax_DebugSignals_ERPP_2="d0} bits: [141 : 140] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>ACE_Ptr</Attribute>\n\
        <Size>12</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [153 : 142] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
</SignalInfo>\n\
";

const char *qax_DebugSignals_ETPP_0="<?xml version=\"1.0\"?>\n\
<SignalInfo device=\"qax\">\n\
    <Signal>\n\
        <Attribute>GLEM_Data</Attribute>\n\
        <Size>41</Size>\n\
        <From>GLEM</From>\n\
        <To>Parser</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [59 : 19]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>System_Headers_Record</Attribute>\n\
        <Size>365</Size>\n\
        <From>Parser</From>\n\
        <To>PRP</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [255 : 0] | {15'd2,16'd1} bits: [108 : 0]</Address>\n\
        <Expansion>SHR</Expansion>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>PP_PCT_Data</Attribute>\n\
        <Size>108</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [196 : 89]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_5_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [88 : 88]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_5</Attribute>\n\
        <Size>131</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [219 : 89]</Address>\n\
        <Expansion>EES_Action</Expansion>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_4_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [220 : 220]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_4</Attribute>\n\
        <Size>131</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [255 : 221] | {15'd4,16'd2} bits: [95 : 0]</Address>\n\
        <Expansion>EES_Action</Expansion>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_3_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [96 : 96]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_3</Attribute>\n\
        <Size>131</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [227 : 97]</Address>\n\
        <Expansion>EES_Action</Expansion>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_2_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [228 : 228]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_2</Attribute>\n\
        <Size>131</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [255 : 229] | {15'd4,16'd3} bits: [103 : 0]</Address>\n\
        <Expansion>EES_Action</Expansion>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_1_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd3} bits: [104 : 104]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_1</Attribute>\n\
        <Size>131</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd3} bits: [235 : 105]</";

const char *qax_DebugSignals_ETPP_1="Address>\n\
        <Expansion>EES_Action</Expansion>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_0_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd3} bits: [236 : 236]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_0</Attribute>\n\
        <Size>28</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd3} bits: [255 : 237] | {15'd4,16'd4} bits: [8 : 0]</Address>\n\
        <Expansion>EES_Action_Short</Expansion>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_DSCP_EXP</Attribute>\n\
        <Size>8</Size>\n\
        <From>Term</From>\n\
        <To>Fwd</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd5,16'd0} bits: [180 : 173]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Header_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>Term</From>\n\
        <To>Fwd</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd5,16'd0} bits: [184 : 181]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_TM_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>Fwd</From>\n\
        <To>Encap</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [42 : 35]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>Fwd</From>\n\
        <To>Encap</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [50 : 43]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_DSCP_EXP</Attribute>\n\
        <Size>8</Size>\n\
        <From>Fwd</From>\n\
        <To>Encap</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [76 : 69]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VSI</Attribute>\n\
        <Size>16</Size>\n\
        <From>Encap</From>\n\
        <To>LL</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd8,16'd0} bits: [17 : 2]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_LIF</Attribute>\n\
        <Size>18</Size>\n\
        <From>Encap</From>\n\
        <To>LL</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd8,16'd0} bits: [69 : 52]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_DSCP_EXP</Attribute>\n\
        <Size>8</Size>\n\
        <From>Encap</From>\n\
        <To>LL</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd8,16'd0} bits: [77 : 70]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>PRGE_Instruction_1_Index</Attribute>\n\
        <Size>7</Size>\n\
        <From>PRGE</From>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd11,16'd0} bits: [14 : 8]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EVEC_Table_Index</Attribute>\n\
        <Size>9</Size>\n\
        <From>LL</From>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd11,16'd0} bits: [77 : 69]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>ESEM_Key</Attribute>\n\
        <Size>40</Size>\n\
        <From>LL</From>\n\
        <To>ESEM</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd11,16'd0} bits: [129 : 90]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>DSCP_Remark_Index</Attribute>\n\
        <Size>13</Size>\n\
        <From>Encap</From>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd11,16'd0} bits: [236 : 224]</Address>\n\
        <Perm>1</P";

const char *qax_DebugSignals_ETPP_2="erm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Exp_Remark_Index</Attribute>\n\
        <Size>7</Size>\n\
        <From>Encap</From>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd11,16'd0} bits: [243 : 237]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
</SignalInfo>\n\
";

const char *qax_DebugSignals_IRPP_0="<?xml version=\"1.0\"?>\n\
<SignalInfo device=\"qax\">\n\
    <Signal>\n\
        <Attribute>Parser_Leaf_Context</Attribute>\n\
        <Size>4</Size>\n\
        <From>Parser</From>\n\
        <To>LL</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [3 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Code</Attribute>\n\
        <Size>6</Size>\n\
        <From>Parser</From>\n\
        <To>LL</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd2} bits: [66 : 61]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Parser_Program_Ptr</Attribute>\n\
        <Size>4</Size>\n\
        <From>Port Termination</From>\n\
        <To>Parser</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd2} bits: [70 : 67]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Header_Size</Attribute>\n\
        <Size>7</Size>\n\
        <From>NIF</From>\n\
        <To>Port Termination</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd2} bits: [88 : 82]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Header</Attribute>\n\
        <Size>1024</Size>\n\
        <From>NIF</From>\n\
        <To>Port Termination</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd2} bits: [255 : 89] | {15'd1,16'd3} bits: [255 : 0] | {15'd1,16'd4} bits: [255 : 0] | {15'd1,16'd5} bits: [255 : 0] | {15'd1,16'd6} bits: [88 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Qualifier</Attribute>\n\
        <Size>55</Size>\n\
        <From>Parser</From>\n\
        <To>LL</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd6} bits: [146 : 92]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Header_Offset</Attribute>\n\
        <Size>42</Size>\n\
        <From>Parser</From>\n\
        <To>LL</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd6} bits: [190 : 149]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Src_System_Port</Attribute>\n\
        <Size>16</Size>\n\
        <From>Port Termination</From>\n\
        <To>Parser</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd6} bits: [206 : 191]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Port_Termination_Context</Attribute>\n\
        <Size>8</Size>\n\
        <From>NIF</From>\n\
        <To>Port Termination</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd6} bits: [218 : 211]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>Port Termination</From>\n\
        <To>Parser</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd7} bits: [40 : 33]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Initial_VID</Attribute>\n\
        <Size>12</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [24 : 13]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Strength</Attribute>\n\
        <Size>2</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [55 : 54]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Code</Attribute>\n\
        <Size>8</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [63 : 56]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LL_Mirror_Profile</Attribute>\n\
       ";

const char *qax_DebugSignals_IRPP_1=" <Size>4</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [68 : 65]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_TC</Attribute>\n\
        <Size>3</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [117 : 115]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_Strength</Attribute>\n\
        <Size>3</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [120 : 118]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_DP</Attribute>\n\
        <Size>2</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [122 : 121]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_CPU_Trap_Qualifier</Attribute>\n\
        <Size>16</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [138 : 123]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_CPU_Trap_Code</Attribute>\n\
        <Size>8</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [146 : 139]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Outer_VID</Attribute>\n\
        <Size>12</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd5} bits: [76 : 65]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Inner_VID</Attribute>\n\
        <Size>12</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd5} bits: [89 : 78]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd5} bits: [105 : 98]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_TC</Attribute>\n\
        <Size>3</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd0} bits: [58 : 56]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_DP</Attribute>\n\
        <Size>2</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd0} bits: [62 : 61]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VSI</Attribute>\n\
        <Size>16</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd0} bits: [228 : 213]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VRF</Attribute>\n\
        <Size>14</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd0} bits: [242 : 229]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd0} bits: [249 : 246]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TRILL_MC</Attribute>\n\
        <Size>1</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd1}";

const char *qax_DebugSignals_IRPP_2=" bits: [72 : 72]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Strength</Attribute>\n\
        <Size>2</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd1} bits: [92 : 91]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Code</Attribute>\n\
        <Size>8</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd1} bits: [100 : 93]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Code</Attribute>\n\
        <Size>6</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd1} bits: [191 : 186]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_LIF</Attribute>\n\
        <Size>18</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd1} bits: [209 : 192]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LL_Mirror_Profile</Attribute>\n\
        <Size>4</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd1} bits: [231 : 228]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Incoming_Tag_Structure</Attribute>\n\
        <Size>4</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd2} bits: [25 : 22]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_LIF</Attribute>\n\
        <Size>18</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd2} bits: [127 : 110]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_Strength</Attribute>\n\
        <Size>3</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd2} bits: [154 : 152]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_Dst</Attribute>\n\
        <Size>19</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd2} bits: [173 : 155]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_CPU_Trap_Qualifier</Attribute>\n\
        <Size>16</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd2} bits: [189 : 174]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_CPU_Trap_Code</Attribute>\n\
        <Size>8</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd2} bits: [197 : 190]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EEI</Attribute>\n\
        <Size>24</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd2} bits: [222 : 199]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>COS_Profile</Attribute>\n\
        <Size>6</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd3} bits: [16 : 11]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Terminated_DSCP_EXP</Attribute>\n\
        <Size>8</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd3} bits: [35 : 28]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Sig";

const char *qax_DebugSignals_IRPP_3="nal>\n\
        <Attribute>Fwd_Offset_Index</Attribute>\n\
        <Size>3</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd7} bits: [155 : 153]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Offset_Extension</Attribute>\n\
        <Size>2</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd7} bits: [157 : 156]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd7} bits: [161 : 158]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Consistent_Hashing_Key_Gen_Instructions</Attribute>\n\
        <Size>136</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [135 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Mem_Soft_Error</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [136 : 136]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_Processing_Profile</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [139 : 137]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_B_Result</Attribute>\n\
        <Size>16</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [155 : 140]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_B_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [156 : 156]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_A_Result</Attribute>\n\
        <Size>16</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [172 : 157]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_A_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [173 : 173]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VSI_Profile</Attribute>\n\
        <Size>4</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [177 : 174]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VSI</Attribute>\n\
        <Size>16</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [193 : 178]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VRF</Attribute>\n\
        <Size>14</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [207 : 194]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VLAN_Edit_Cmd</Attribute>\n\
        <Size>34</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [241 : 208]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>User_Priority</Attribute>\n\
        ";

const char *qax_DebugSignals_IRPP_4="<Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [244 : 242]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Unknown_Addr</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [245 : 245]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [249 : 246]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_Processing_Profile</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [252 : 250]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_B_Result</Attribute>\n\
        <Size>16</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [255 : 253] | {15'd4,16'd1} bits: [12 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_B_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [13 : 13]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_A_Result</Attribute>\n\
        <Size>16</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [29 : 14]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_A_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [30 : 30]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Traps_1_Result</Attribute>\n\
        <Size>48</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [78 : 31]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Traps_1_Match</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [79 : 79]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Traps_0_Result</Attribute>\n\
        <Size>48</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [127 : 80]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Traps_0_Match</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [128 : 128]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Result</Attribute>\n\
        <Size>48</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [176 : 129]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Match</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [177 : 177]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Result</Attribute>\n\
        <Size>48</Size>\n\
        <Fro";

const char *qax_DebugSignals_IRPP_5="m>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [225 : 178]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Match</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [226 : 226]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>STP_State</Attribute>\n\
        <Size>2</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [228 : 227]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Stamp_Native_VSI</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [229 : 229]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Src_System_Port</Attribute>\n\
        <Size>16</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [245 : 230]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Strength</Attribute>\n\
        <Size>2</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [247 : 246]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Code</Attribute>\n\
        <Size>8</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [255 : 248]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>RPF_Native_VSI_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [0 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>RPF_Native_VSI</Attribute>\n\
        <Size>15</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [15 : 1]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>RPF_Dst_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [16 : 16]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>RPF_Dst</Attribute>\n\
        <Size>19</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [35 : 17]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Parser_Leaf_Context</Attribute>\n\
        <Size>4</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [109 : 106]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_is_IEEE1588</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [110 : 110]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_is_Compatible_MC</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [111 : 111]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_is_BOOTP_DHCP</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
";

const char *qax_DebugSignals_IRPP_6="        <Address>{15'd4,16'd2} bits: [112 : 112]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Header_Size</Attribute>\n\
        <Size>7</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [119 : 113]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Header</Attribute>\n\
        <Size>1024</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [255 : 120] | {15'd4,16'd3} bits: [255 : 0] | {15'd4,16'd4} bits: [255 : 0] | {15'd4,16'd5} bits: [255 : 0] | {15'd4,16'd6} bits: [119 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Qualifier_0</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [122 : 120]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Qualifier</Attribute>\n\
        <Size>55</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [177 : 123]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Orientation_is_Hub</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [178 : 178]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Up_MEP</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [179 : 179]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Sub_Type</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [182 : 180]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Stamp_Offset</Attribute>\n\
        <Size>7</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [189 : 183]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Offset</Attribute>\n\
        <Size>7</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [196 : 190]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Meter_Disable</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [197 : 197]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_ID</Attribute>\n\
        <Size>17</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [214 : 198]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Native_VSI</Attribute>\n\
        <Size>15</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [229 : 215]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_Lookup_Result</Attribute>\n\
        <Size>20</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [249 : 230]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_Lookup_Found</Attribute>\n\
        <Size>1</Size>\n\
      ";

const char *qax_DebugSignals_IRPP_7="  <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [250 : 250]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_Lookup_Result</Attribute>\n\
        <Size>20</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [255 : 251] | {15'd4,16'd7} bits: [14 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_Lookup_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [15 : 15]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Local_In_LIF</Attribute>\n\
        <Size>16</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [31 : 16]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LL_Mirror_Profile</Attribute>\n\
        <Size>4</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [35 : 32]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_2nd_Result</Attribute>\n\
        <Size>45</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [80 : 36]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_2nd_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [81 : 81]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_1st_Result</Attribute>\n\
        <Size>45</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [126 : 82]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_1st_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [127 : 127]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_or_Transplant</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [128 : 128]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_Key</Attribute>\n\
        <Size>63</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [191 : 129]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_Data</Attribute>\n\
        <Size>40</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [231 : 192]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Ingress_Learn_Enable</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [232 : 232]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Incoming_Tag_Structure</Attribute>\n\
        <Size>4</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [236 : 233]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_TTL</Attribute>\n\
        <Size>8</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</T";

const char *qax_DebugSignals_IRPP_8="o>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [244 : 237]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_RIF_Profile</Attribute>\n\
        <Size>6</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [250 : 245]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_RIF</Attribute>\n\
        <Size>15</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [255 : 251] | {15'd4,16'd8} bits: [9 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_LIF_Profile</Attribute>\n\
        <Size>4</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [13 : 10]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_LIF_Data_Index</Attribute>\n\
        <Size>2</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [15 : 14]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_LIF_Data</Attribute>\n\
        <Size>57</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [72 : 16]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_LIF</Attribute>\n\
        <Size>18</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [90 : 73]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_DSCP_EXP</Attribute>\n\
        <Size>8</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [98 : 91]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Header_Offset</Attribute>\n\
        <Size>7</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [105 : 99]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Enc</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [106 : 106]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Compensate_Time_Stamp</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [107 : 107]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Cmd</Attribute>\n\
        <Size>2</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [109 : 108]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Header_Offset</Attribute>\n\
        <Size>42</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [151 : 110]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Processing_Profile</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [154 : 152]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Offset_Index</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <";

const char *qax_DebugSignals_IRPP_9="Address>{15'd4,16'd8} bits: [157 : 155]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Offset_Extension</Attribute>\n\
        <Size>2</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [159 : 158]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [163 : 160]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_TC</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [166 : 164]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_Strength</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [169 : 167]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_Meter_TC</Attribute>\n\
        <Size>2</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [171 : 170]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_DP</Attribute>\n\
        <Size>2</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [173 : 172]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_Dst</Attribute>\n\
        <Size>19</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [192 : 174]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_CPU_Trap_Qualifier</Attribute>\n\
        <Size>16</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [208 : 193]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_CPU_Trap_Code</Attribute>\n\
        <Size>8</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [216 : 209]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>FID</Attribute>\n\
        <Size>15</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [231 : 217]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>KBP_Result_LSB</Attribute>\n\
        <Size>128</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [255 : 232] | {15'd4,16'd9} bits: [103 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>KBP_Result_MSB</Attribute>\n\
        <Size>128</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd9} bits: [231 : 104]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>KBP_Error</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd9} bits: [232 : 232]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Egress_Learn_Enable</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd";

const char *qax_DebugSignals_IRPP_10="9} bits: [233 : 233]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EEI</Attribute>\n\
        <Size>24</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd9} bits: [255 : 234] | {15'd4,16'd10} bits: [1 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Counter_B_Update</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd10} bits: [2 : 2]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Counter_A_Update</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd10} bits: [3 : 3]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Counter_B_Ptr</Attribute>\n\
        <Size>21</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd10} bits: [24 : 4]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Counter_A_Ptr</Attribute>\n\
        <Size>21</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd10} bits: [45 : 25]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Consistent_Hashing_Program_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd10} bits: [46 : 46]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Consistent_Hashing_Program</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd10} bits: [49 : 47]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Code</Attribute>\n\
        <Size>6</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd10} bits: [55 : 50]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_LIF</Attribute>\n\
        <Size>18</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd10} bits: [73 : 56]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Port_Termination_Context</Attribute>\n\
        <Size>8</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd10} bits: [81 : 74]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd10} bits: [89 : 82]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Counter</Attribute>\n\
        <Size>32</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd5,16'd0} bits: [31 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LL_LEM_Result</Attribute>\n\
        <Size>45</Size>\n\
        <From>LEM</From>\n\
        <To>LL</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [44 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LL_LEM_Match</Attribute>\n\
        <Size>1</Size>\n\
        <From>LEM</From>\n\
        <To>LL</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [45 : 45]</Address>\n\
        <Perm>1<";

const char *qax_DebugSignals_IRPP_11="/Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LL_LEM_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>LEM</From>\n\
        <To>LL</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [46 : 46]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_A_Key</Attribute>\n\
        <Size>50</Size>\n\
        <From>TT</From>\n\
        <To>ISEM_A</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd24,16'd0} bits: [49 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_A_Key</Attribute>\n\
        <Size>50</Size>\n\
        <From>VT</From>\n\
        <To>ISEM_A</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd24,16'd0} bits: [99 : 50]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_A_Result</Attribute>\n\
        <Size>16</Size>\n\
        <From>ISEM_A</From>\n\
        <To>TT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd25,16'd0} bits: [15 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_A_Error</Attribute>\n\
        <Size>1</Size>\n\
        <From>ISEM_A</From>\n\
        <To>TT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd25,16'd0} bits: [16 : 16]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_A_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>ISEM_A</From>\n\
        <To>TT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd25,16'd0} bits: [17 : 17]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_A_Result</Attribute>\n\
        <Size>16</Size>\n\
        <From>ISEM_A</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd25,16'd0} bits: [33 : 18]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_A_Error</Attribute>\n\
        <Size>1</Size>\n\
        <From>ISEM_A</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd25,16'd0} bits: [34 : 34]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_A_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>ISEM_A</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd25,16'd0} bits: [35 : 35]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_B_Key</Attribute>\n\
        <Size>50</Size>\n\
        <From>TT</From>\n\
        <To>ISEM_B</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd26,16'd0} bits: [49 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_B_Key</Attribute>\n\
        <Size>50</Size>\n\
        <From>VT</From>\n\
        <To>ISEM_B</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd26,16'd0} bits: [99 : 50]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_B_Result</Attribute>\n\
        <Size>16</Size>\n\
        <From>ISEM_B</From>\n\
        <To>TT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd27,16'd0} bits: [15 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_B_Error</Attribute>\n\
        <Size>1</Size>\n\
        <From>ISEM_B</From>\n\
        <To>TT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd27,16'd0} bits: [16 : 16]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_B_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>ISEM_B</From>\n\
        <To>TT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd27,16'd0} bits: [17 : 17]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute";

const char *qax_DebugSignals_IRPP_12=">VT_ISEM_B_Error</Attribute>\n\
        <Size>1</Size>\n\
        <From>ISEM_B</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd27,16'd0} bits: [34 : 34]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_B_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>ISEM_B</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd27,16'd0} bits: [35 : 35]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_2nd_Key</Attribute>\n\
        <Size>80</Size>\n\
        <From>FLP</From>\n\
        <To>LEM</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd28,16'd0} bits: [79 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_1st_Key</Attribute>\n\
        <Size>80</Size>\n\
        <From>FLP</From>\n\
        <To>LEM</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd28,16'd0} bits: [205 : 126]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_2nd_Result</Attribute>\n\
        <Size>45</Size>\n\
        <From>LEM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd29,16'd0} bits: [44 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_2nd_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>LEM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd29,16'd0} bits: [47 : 47]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_1st_Result</Attribute>\n\
        <Size>45</Size>\n\
        <From>LEM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd29,16'd0} bits: [92 : 48]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_1st_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>LEM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd29,16'd0} bits: [95 : 95]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_B_Lookup_Key</Attribute>\n\
        <Size>160</Size>\n\
        <From>FLP</From>\n\
        <To>LPM</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd32,16'd0} bits: [166 : 7]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_B_Lookup_Key</Attribute>\n\
        <Size>160</Size>\n\
        <From>FLP</From>\n\
        <To>LPM</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd32,16'd0} bits: [255 : 174] | {15'd32,16'd1} bits: [77 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_A_Lookup_Key</Attribute>\n\
        <Size>160</Size>\n\
        <From>FLP</From>\n\
        <To>LPM</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd32,16'd1} bits: [244 : 85]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_A_Lookup_Key</Attribute>\n\
        <Size>160</Size>\n\
        <From>FLP</From>\n\
        <To>LPM</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd32,16'd1} bits: [255 : 252] | {15'd32,16'd2} bits: [155 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_B_Lookup_Length</Attribute>\n\
        <Size>8</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd33,16'd0} bits: [7 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_B_Lookup_Status</Attribute>\n\
        <Size>2</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd33,16'd0} bits: [9 : 8]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signa";

const char *qax_DebugSignals_IRPP_13="l>\n\
        <Attribute>LPM_2nd_B_Lookup_Result</Attribute>\n\
        <Size>20</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd33,16'd0} bits: [29 : 10]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_B_Lookup_Length</Attribute>\n\
        <Size>8</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd33,16'd0} bits: [37 : 30]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_B_Lookup_Status</Attribute>\n\
        <Size>2</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd33,16'd0} bits: [39 : 38]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_B_Lookup_Result</Attribute>\n\
        <Size>20</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd33,16'd0} bits: [59 : 40]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_A_Lookup_Length</Attribute>\n\
        <Size>8</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd33,16'd0} bits: [67 : 60]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_A_Lookup_Status</Attribute>\n\
        <Size>2</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd33,16'd0} bits: [69 : 68]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_A_Lookup_Result</Attribute>\n\
        <Size>20</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd33,16'd0} bits: [89 : 70]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_A_Lookup_Length</Attribute>\n\
        <Size>8</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd33,16'd0} bits: [97 : 90]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_A_Lookup_Status</Attribute>\n\
        <Size>2</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd33,16'd0} bits: [99 : 98]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_A_Lookup_Result</Attribute>\n\
        <Size>20</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd33,16'd0} bits: [119 : 100]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>KBP_Key</Attribute>\n\
        <Size>1024</Size>\n\
        <From>FLP</From>\n\
        <To>KBP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd34,16'd0} bits: [255 : 8] | {15'd34,16'd1} bits: [255 : 0] | {15'd34,16'd2} bits: [255 : 0] | {15'd34,16'd3} bits: [255 : 0] | {15'd34,16'd4} bits: [7 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>KBP_Result_LSB</Attribute>\n\
        <Size>128</Size>\n\
        <From>KBP</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd35,16'd0} bits: [128 : 1]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>KBP_Result_MSB</Attribute>\n\
        <Size>128</Size>\n\
        <From>KBP</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd35,16'd0} bits: [255 : 129] | {15'd35,16'd1} bits: [0 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FE";

const char *qax_DebugSignals_IRPP_14="R</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [0 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VSI_VTT</Attribute>\n\
        <Size>16</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [16 : 1]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_is_Compatible_MC</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [17 : 17]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Header</Attribute>\n\
        <Size>1024</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [255 : 18] | {15'd0,16'd1} bits: [255 : 0] | {15'd0,16'd2} bits: [255 : 0] | {15'd0,16'd3} bits: [255 : 0] | {15'd0,16'd4} bits: [17 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Qualifier</Attribute>\n\
        <Size>55</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd4} bits: [72 : 18]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VSI_LB</Attribute>\n\
        <Size>16</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd4} bits: [88 : 73]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Header</Attribute>\n\
        <Size>1024</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd4} bits: [255 : 90] | {15'd0,16'd5} bits: [255 : 0] | {15'd0,16'd6} bits: [255 : 0] | {15'd0,16'd7} bits: [255 : 0] | {15'd0,16'd8} bits: [89 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Qualifier</Attribute>\n\
        <Size>55</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd8} bits: [144 : 90]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Header_Offset</Attribute>\n\
        <Size>42</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd8} bits: [186 : 145]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Offset_Index</Attribute>\n\
        <Size>3</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd8} bits: [189 : 187]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Offset_Extension</Attribute>\n\
        <Size>2</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd8} bits: [191 : 190]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VSI_ACL</Attribute>\n\
        <Size>16</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd8} bits: [207 : 192]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VRF</Attribute>\n\
        <Size>14</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd8} bits: [221 : 208]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VLAN_Edit_Cmd</Attribute>\n\
        <Size>34</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd8} bits: [255 : 222]</Addr";

const char *qax_DebugSignals_IRPP_15="ess>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>User_Header_Type</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [7 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>User_Header_4</Attribute>\n\
        <Size>32</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [39 : 8]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>User_Header_3</Attribute>\n\
        <Size>32</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [71 : 40]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>User_Header_2</Attribute>\n\
        <Size>32</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [103 : 72]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>User_Header_1</Attribute>\n\
        <Size>32</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [135 : 104]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Unknown_Addr</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [136 : 136]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>System_Port_LAG_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [137 : 137]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>System_Port_LAG</Attribute>\n\
        <Size>15</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [152 : 138]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>System_Header_Profile_Index</Attribute>\n\
        <Size>4</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [156 : 153]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Statistics_Tag</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [164 : 157]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Statistics_Ptr_1</Attribute>\n\
        <Size>21</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [185 : 165]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Statistics_Ptr_0</Attribute>\n\
        <Size>21</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [206 : 186]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Stamp_Native_VSI</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [207 : 207]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Stacking_Route_History_Bitmap</Attribute>\n\
        <Size>16</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [223 : 208]</Address>\n\
        <Perm>1</Perm>";

const char *qax_DebugSignals_IRPP_16="\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>St_VSQ_Ptr</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [231 : 224]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Src_System_Port</Attribute>\n\
        <Size>16</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [247 : 232]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Strength</Attribute>\n\
        <Size>2</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [249 : 248]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Code</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [255 : 250] | {15'd0,16'd10} bits: [1 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>RPF_Native_VSI_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd10} bits: [2 : 2]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>RPF_Native_VSI</Attribute>\n\
        <Size>15</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd10} bits: [17 : 3]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>RPF_Dst_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd10} bits: [18 : 18]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>RPF_Dst</Attribute>\n\
        <Size>19</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd10} bits: [37 : 19]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>PPH_Type</Attribute>\n\
        <Size>2</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd10} bits: [39 : 38]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_is_IEEE1588</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [113 : 113]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_is_BOOTP_DHCP</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [114 : 114]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_Mirror_Disable</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [115 : 115]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_LIF</Attribute>\n\
        <Size>18</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [133 : 116]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Orientation_is_Hub</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [134 : 134]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
 ";

const char *qax_DebugSignals_IRPP_17="       <Attribute>OAM_Up_MEP</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [135 : 135]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Sub_Type</Attribute>\n\
        <Size>3</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [138 : 136]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Stamp_Offset</Attribute>\n\
        <Size>7</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [145 : 139]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Offset</Attribute>\n\
        <Size>7</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [152 : 146]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Native_VSI</Attribute>\n\
        <Size>15</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [167 : 153]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Mirror_Action</Attribute>\n\
        <Size>4</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [171 : 168]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Mem_Soft_Error</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [172 : 172]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_or_Transplant</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [173 : 173]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_Key</Attribute>\n\
        <Size>63</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [236 : 174]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_Data</Attribute>\n\
        <Size>40</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [255 : 237] | {15'd0,16'd13} bits: [20 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LAG_LB_Key_Packet_Data</Attribute>\n\
        <Size>20</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [59 : 40]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Ingress_Shaping_Dst</Attribute>\n\
        <Size>19</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [87 : 69]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Ingress_Learn_Enable</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [88 : 88]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_TTL</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [96 : 89]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_RIF_Prof";

const char *qax_DebugSignals_IRPP_18="ile</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [102 : 97]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_RIF</Attribute>\n\
        <Size>15</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [117 : 103]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [125 : 118]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_LIF_Profile</Attribute>\n\
        <Size>4</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [129 : 126]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_LIF</Attribute>\n\
        <Size>18</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [147 : 130]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_DSCP_EXP</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [155 : 148]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Ignore_CP</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [156 : 156]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Header_Offset</Attribute>\n\
        <Size>7</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [163 : 157]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Enc</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [164 : 164]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Compensate_Time_Stamp</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [165 : 165]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Cmd</Attribute>\n\
        <Size>2</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [167 : 166]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Offset_Index</Attribute>\n\
        <Size>3</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [170 : 168]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Offset_Fix</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [176 : 171]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Header_Enc</Attribute>\n\
        <Size>2</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [178 : 177]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>PMF<";

const char *qax_DebugSignals_IRPP_19="/From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [182 : 179]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action</Attribute>\n\
        <Size>133</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [255 : 183] | {15'd0,16'd14} bits: [59 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>FEC_ECMP_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd14} bits: [60 : 60]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>FEC_ECMP</Attribute>\n\
        <Size>17</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd14} bits: [77 : 61]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Exclude_Src_Action</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd14} bits: [78 : 78]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Egress_Learn_Enable</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd14} bits: [79 : 79]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EEI</Attribute>\n\
        <Size>24</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd14} bits: [103 : 80]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>ECMP_LB_Key_Packet_Data</Attribute>\n\
        <Size>20</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd14} bits: [123 : 104]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Consistent_Hashing_LEM_Key</Attribute>\n\
        <Size>80</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd14} bits: [203 : 124]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Consistent_Hashing_LEM_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd14} bits: [204 : 204]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Bytes_to_Remove_Index</Attribute>\n\
        <Size>2</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd14} bits: [206 : 205]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Bytes_to_Remove_Fix</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd14} bits: [212 : 207]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Parser_Leaf_Context</Attribute>\n\
        <Size>4</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd14} bits: [219 : 216]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Code</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd14} bits: [225 : 220]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
 ";

const char *qax_DebugSignals_IRPP_20="       <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd14} bits: [233 : 226]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Name>fer2lbp_eq_in_port</Name>\n\
        <Size>8</Size>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [76 : 69]</Address>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <Attribute>In_PP_Port</Attribute>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>CoE_Packet_Data</Attribute>\n\
        <Size>64</Size>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [63 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>CoE_Ch_ID</Attribute>\n\
        <Size>8</Size>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [71 : 64]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_Data</Attribute>\n\
        <Size>40</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [68 : 29]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VLAN_Edit_Cmd</Attribute>\n\
        <Size>34</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [158 : 125]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>User_Header_2</Attribute>\n\
        <Size>32</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [254 : 223]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Action_Profile_Index</Attribute>\n\
        <Size>4</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd1} bits: [136 : 133]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_LIF</Attribute>\n\
        <Size>18</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd1} bits: [162 : 145]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_or_Transplant</Attribute>\n\
        <Size>1</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd1} bits: [195 : 195]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_Key</Attribute>\n\
        <Size>63</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd1} bits: [255 : 196] | {15'd2,16'd2} bits: [2 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Ingress_Learn_Enable</Attribute>\n\
        <Size>1</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd2} bits: [66 : 66]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_DSCP_EXP</Attribute>\n\
        <Size>8</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd2} bits: [101 : 94]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action</Attribute>\n\
        <Size>133</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd3} bits: [163 : 31]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>FEC_ECMP_Ptr_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
 ";

const char *qax_DebugSignals_IRPP_21="       <Address>{15'd2,16'd3} bits: [164 : 164]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>FEC_ECMP_Ptr_is_Stateful</Attribute>\n\
        <Size>1</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd3} bits: [165 : 165]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>FEC_ECMP_Ptr</Attribute>\n\
        <Size>17</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd3} bits: [182 : 166]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Egress_Learn_Enable</Attribute>\n\
        <Size>1</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd3} bits: [191 : 191]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EEI</Attribute>\n\
        <Size>24</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd3} bits: [215 : 192]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>ECMP_LB_Key</Attribute>\n\
        <Size>16</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd3,16'd0} bits: [15 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TM_Cmd</Attribute>\n\
        <Size>332</Size>\n\
        <From>LBP</From>\n\
        <To>ITM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [255 : 0] | {15'd4,16'd1} bits: [75 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Bytes_to_Remove</Attribute>\n\
        <Size>7</Size>\n\
        <From>LBP</From>\n\
        <To>ITM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd4,16'd3} bits: [82 : 76]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Key_3</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd0} bits: [159 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Profile_Index_3</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd0} bits: [165 : 160]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Key_2</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd0} bits: [255 : 166] | {15'd6,16'd1} bits: [69 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Profile_Index_2</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd1} bits: [75 : 70]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Key_1</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd1} bits: [235 : 76]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Profile_Index_1</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd1} bits: [241 : 236]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Key_0</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        ";

const char *qax_DebugSignals_IRPP_22="<BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd1} bits: [255 : 242] | {15'd6,16'd2} bits: [145 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Profile_Index_0</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd2} bits: [151 : 146]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Key_3</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd2} bits: [255 : 152] | {15'd6,16'd3} bits: [55 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Profile_Index_3</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd3} bits: [61 : 56]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Key_2</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd3} bits: [221 : 62]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Profile_Index_2</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd3} bits: [227 : 222]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Key_1</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd3} bits: [255 : 228] | {15'd6,16'd4} bits: [131 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Profile_Index_1</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd4} bits: [137 : 132]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Key_0</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd4} bits: [255 : 138] | {15'd6,16'd5} bits: [41 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Profile_Index_0</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd5} bits: [47 : 42]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Error_3</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [0 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Action_3</Attribute>\n\
        <Size>48</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [48 : 1]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Match_3</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [49 : 49]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Error_2</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [50 : 50]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <A";

const char *qax_DebugSignals_IRPP_23="ttribute>TCAM_2nd_Action_2</Attribute>\n\
        <Size>48</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [98 : 51]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Match_2</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [99 : 99]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Error_1</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [100 : 100]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Action_1</Attribute>\n\
        <Size>48</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [148 : 101]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Match_1</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [149 : 149]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Error_0</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [150 : 150]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Action_0</Attribute>\n\
        <Size>48</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [198 : 151]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Match_0</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [199 : 199]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Error_3</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [200 : 200]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Action_3</Attribute>\n\
        <Size>48</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [248 : 201]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Match_3</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [249 : 249]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Error_2</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [250 : 250]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Action_2</Attribute>\n\
        <Size>48</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [255 : 251] | {15'd7,16'd1} bits: [42 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Match_2</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd1} bits: [43 : 43]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n";

const char *qax_DebugSignals_IRPP_24="\
        <Attribute>TCAM_1st_Error_1</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd1} bits: [44 : 44]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Action_1</Attribute>\n\
        <Size>48</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd1} bits: [92 : 45]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Match_1</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd1} bits: [93 : 93]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Error_0</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd1} bits: [94 : 94]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Action_0</Attribute>\n\
        <Size>48</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd1} bits: [142 : 95]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Match_0</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd1} bits: [143 : 143]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_Result</Attribute>\n\
        <Size>45</Size>\n\
        <From>LEM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd10,16'd0} bits: [44 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_Error</Attribute>\n\
        <Size>1</Size>\n\
        <From>LEM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd10,16'd0} bits: [45 : 45]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>LEM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd10,16'd0} bits: [46 : 46]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_Key</Attribute>\n\
        <Size>80</Size>\n\
        <From>PMF</From>\n\
        <To>LEM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd11,16'd0} bits: [79 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_Lookup_Type</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>LEM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd11,16'd0} bits: [80 : 80]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_Direct_Access_Key</Attribute>\n\
        <Size>17</Size>\n\
        <From>PMF</From>\n\
        <To>LPM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd12,16'd0} bits: [16 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_Direct_Access_Key</Attribute>\n\
        <Size>17</Size>\n\
        <From>PMF</From>\n\
        <To>LPM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd12,16'd0} bits: [33 : 17]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_Direct_Access_Result</Attribute>\n\
        <Size>128</Size>\n\
        <From>LPM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd13,16'd0} bits: [127 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_Direct_Access_";

const char *qax_DebugSignals_IRPP_25="Status</Attribute>\n\
        <Size>1</Size>\n\
        <From>LPM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd13,16'd0} bits: [128 : 128]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_Direct_Access_Result</Attribute>\n\
        <Size>128</Size>\n\
        <From>LPM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd13,16'd0} bits: [255 : 129] | {15'd13,16'd1} bits: [0 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_Direct_Access_Status</Attribute>\n\
        <Size>1</Size>\n\
        <From>LPM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd13,16'd1} bits: [1 : 1]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Name>vtt2flp_2eq3_parser_leaf_context</Name>\n\
        <Size>4</Size>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd1} bits: [176 : 173]</Address>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <Attribute>Parser_Leaf_Context</Attribute>\n\
    </Signal>\n\
    <Signal>\n\
        <Name>llr2vtt_eq0_packet_format_code</Name>\n\
        <Size>6</Size>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [34 : 29]</Address>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <Attribute>Packet_Format_Code</Attribute>\n\
        <Comment>Identifies the packet header stack</Comment>\n\
    </Signal>\n\
</SignalInfo>\n\
";

const char *qax_PP_0="<?xml version=\"1.0\" encoding=\"UTF-8\"?>\n\
<top device=\"qax\" expansion=\"SignalStructures.xml\">\n\
    <block-list>\n\
        <block name=\"IRPP\" debug-signals=\"DebugSignals-IRPP.xml\">\n\
            <stage name=\"NIF\"/>\n\
            <stage name=\"Port Termination\"/>\n\
            <stage name=\"Parser\" programmable=\"macro\"/>\n\
            <stage name=\"LL\"/>\n\
            <stage name=\"VT\" programmable=\"klear\">\n\
               <db name=\"ISEM_A\" access-num=\"1\"/>\n\
               <db name=\"ISEM_B\"/>\n\
               <db name=\"TCAM\"/>\n\
            </stage>\n\
            <stage name=\"TT\" programmable=\"klear\">\n\
               <db name=\"ISEM_A\" access-num=\"1\"/>\n\
               <db name=\"ISEM_B\"/>\n\
               <db name=\"TCAM\"/>\n\
            </stage>\n\
            <stage name=\"FLP\" programmable=\"klear\" stage-qualifier=\"External\">\n\
               <db name=\"LEM\" access-num=\"2\" group-mode=\"ExactMatch\"/>\n\
               <db name=\"KAPS\" access-num=\"2\"/>\n\
               <db name=\"TCAM\" access-num=\"2\" group-mode=\"Auto\"/>\n\
               <db name=\"KBP\" access-num=\"1\"/>\n\
               <db name=\"OAM\" group-mode=\"ExactMatch\"/>\n\
            </stage>\n\
            <stage name=\"PMF\" programmable=\"klear\" stage-qualifier=\"Ingress\">\n\
               <db name=\"KAPS\" access-num=\"2\"/>\n\
               <db name=\"TCAM\" access-num=\"2\" group-mode=\"Auto\"/>\n\
            </stage>\n\
            <stage name=\"FER\"/>\n\
            <stage name=\"LBP\"/>\n\
            <stage name=\"ITM\"/>\n\
        </block>\n\
        <block name=\"ERPP\" debug-signals=\"DebugSignals-ERPP.xml\">\n\
            <stage name=\"Fab\"/>\n\
            <stage name=\"Parser\"/>\n\
            <stage name=\"DSPM\"/>\n\
            <stage name=\"PRP\"/>\n\
            <stage name=\"Filter\"/>\n\
            <stage name=\"PMF\" programmable=\"klear\" stage-qualifier=\"Egress\">\n\
               <db name=\"TCAM\" access-num=\"2\" group-mode=\"Auto\"/>\n\
            </stage>\n\
            <stage name=\"TM Action\"/>\n\
            <stage name=\"ETM\"/>\n\
        </block>\n\
        <block name=\"ETPP\" debug-signals=\"DebugSignals-ETPP.xml\">\n\
            <stage name=\"ETM\"/>\n\
            <stage name=\"Parser\"/>\n\
            <stage name=\"PRP\"/>\n\
            <stage name=\"Term\"/>\n\
            <stage name=\"Fwd\"/>\n\
            <stage name=\"Native LL\"/>\n\
            <stage name=\"Encap\"/>\n\
            <stage name=\"LL\"/>\n\
            <stage name=\"PRGE\" programmable=\"editor\"/>\n\
            <stage name=\"NIF\"/>\n\
        </block>\n\
        <block name=\"Memories\">\n\
            <stage name=\"ISEM_A\" access-type=\"\"/>\n\
            <stage name=\"ISEM_B\"/>\n\
            <stage name=\"TCAM\"/>\n\
            <stage name=\"LEM\"/>\n\
            <stage name=\"OEM_A\"/>\n\
            <stage name=\"OEM_B\"/>\n\
            <stage name=\"ESEM\"/>\n\
            <stage name=\"KAPS\"/>\n\
            <stage name=\"KBP\"/>\n\
            <stage name=\"GLEM\"/>\n\
            <stage name=\"FEC Table\"/>\n\
            <stage name=\"VSI Table\"/>\n\
            <stage name=\"VLAN Table\"/>\n\
            <stage name=\"EEDB\"/>\n\
        </block>\n\
    </block-list>\n\
</top>\n\
";

const char *qax_SignalStructures_0="<?xml version=\"1.0\" encoding=\"UTF-8\"?>\n\
<top device=\"qax\">\n\
    <signal-structures>\n\
        <structure name=\"VLAN_Edit_Cmd\" size=\"34\" perm=\"1\">\n\
            <field name=\"VID_1\" bits=\"11:0\"/>\n\
            <field name=\"VID_2\" bits=\"23:12\"/>\n\
            <field name=\"DEI\" bits=\"24:24\"/>\n\
            <field name=\"PCP\" bits=\"27:25\"/>\n\
            <field name=\"Cmd\" bits=\"33:28\"/>\n\
        </structure>\n\
        <structure name=\"Fwd_Action_Dst_Flow\" size=\"19\" perm=\"1\">\n\
            <field name=\"Flow_ID\" bits=\"16:0\"/>\n\
            <field name=\"Type_Flow\" bits=\"18:17\"/>\n\
        </structure>\n\
        <structure name=\"Fwd_Action_Dst_MC\" size=\"19\" perm=\"1\">\n\
            <field name=\"MC_ID\" bits=\"16:0\"/>\n\
            <field name=\"Type_MC\" bits=\"18:17\"/>\n\
        </structure>\n\
        <structure name=\"Fwd_Action_Dst_FEC\" size=\"19\" perm=\"1\">\n\
            <field name=\"FEC_Ptr\" bits=\"16:0\"/>\n\
            <field name=\"Type_FEC\" bits=\"18:17\"/>\n\
        </structure>\n\
        <structure name=\"Fwd_Action_Dst_DSPA\" size=\"19\" perm=\"1\">\n\
            <field name=\"Dst_System_Port_Aggr\" bits=\"15:0\"/>\n\
            <field name=\"Type_DSPA\" bits=\"18:16\"/>\n\
        </structure>\n\
        <structure name=\"Fwd_Action_Dst_Trap\" size=\"19\" perm=\"1\">\n\
            <field name=\"Trap_ID\" bits=\"07:00\"/>\n\
            <field name=\"Fwd_Strength\" bits=\"10:08\"/>\n\
            <field name=\"Snoop_Strength\" bits=\"12:11\"/>\n\
            <field name=\"Type_Trap\" bits=\"18:13\"/>\n\
        </structure>\n\
        <structure name=\"Fwd_Action_Dst\" size=\"19\" expansion=\"Dynamic\" perm=\"1\">\n\
            <option expansion=\"Fwd_Action_Dst_Flow\" Enc_Type=\"3\"/>\n\
            <option expansion=\"Fwd_Action_Dst_MC\" Enc_Type=\"2\"/>\n\
            <option expansion=\"Fwd_Action_Dst_FEC\" Enc_Type=\"1\"/>\n\
            <option expansion=\"Fwd_Action_Dst_DSPA\" Enc_Type=\"0\" DSPA_Flag=\"1\"/>\n\
            <option expansion=\"Fwd_Action_Dst_Trap\" Enc_Type=\"0\" DSPA_Flag=\"0\"/>\n\
            <field name=\"DSPA_Flag\" bits=\"16:16\"/>\n\
            <field name=\"Enc_Type\" bits=\"18:17\"/>\n\
        </structure>\n\
        <structure name=\"PP_PCT_Data\" size=\"108\" perm=\"1\">\n\
            <field name=\"Acceptable_Frame_Type_Profile\" bits=\"1:0\"/>\n\
            <field name=\"Port_is_PBP\" bits=\"2:2\"/>\n\
            <field name=\"Egress_STP_Filter_Enable\" bits=\"3:3\"/>\n\
            <field name=\"Egress_VSI_Filter_Enable\" bits=\"4:4\"/>\n\
            <field name=\"Disable_Filter\" bits=\"5:5\"/>\n\
            <field name=\"Default_SEM_Result\" bits=\"22:6\"/>\n\
            <field name=\"Exp_Map_Profile\" bits=\"24:23\"/>\n\
            <field name=\"VLAN_Domain\" bits=\"33:25\"/>\n\
            <field name=\"CEP_C_VLAN_Edit\" bits=\"34:34\"/>\n\
            <field name=\"LLVP_Profile\" bits=\"37:35\"/>\n\
            <field name=\"MPLS_Eth_Type_Select\" bits=\"38:38\"/>\n\
            <field name=\"PRGE_Profile\" bits=\"42:39\"/>\n\
            <field name=\"PRGE_Var\" bits=\"74:43\"/>\n\
            <field name=\"Dst_System_Port\" bits=\"90:75\"/>\n\
            <field name=\"MTU\" bits=\"104:91\"/>\n\
            <field name=\"IEEE1588_MAC_Enable\" bits=\"105:105\"/>\n\
            <field name=\"OAM_Port_Profile\" bits=\"106:106\"/>\n\
            <field name=\"OSTS_Enable\" bits=\"107:107\"/>\n\
        </structure>\n\
        <structure name=\"OAM_Header\" size=\"48\" perm=\"1\">\n\
            <field name=\"Offset\" bits=\"7:0\"/>\n\
            <field name=\"OAM_TS_Data\" bits=\"41:8\"/>\n\
            <field name=\"MEP_Type\" bits=\"42:42\"/>\n\
            <field name=\"OAM_Sub_Type\" bits=\"45:43\"/>\n\
            <field name=\"OTSH_Type\" bits=\"47:46\"/>\n\
        </structure>\n\
        <structure name=\"IEEE1588v2_Header\" size=\"48\" perm=\"1\">\n\
            <field name=\"Off";

const char *qax_SignalStructures_1="set\" bits=\"7:0\"/>\n\
            <field name=\"OAM_TS_Data\" bits=\"41:8\"/>\n\
            <field name=\"TS_Enc\" bits=\"42:42\"/>\n\
            <field name=\"TP_Cmd\" bits=\"45:43\"/>\n\
            <field name=\"OTSH_Type\" bits=\"47:46\"/>\n\
        </structure>\n\
        <structure name=\"Latency_Measurement_Header\" size=\"48\" perm=\"1\">\n\
            <field name=\"Latency_Flow_ID\" bits=\"18:0\"/>\n\
            <field name=\"Time_Stamp\" bits=\"45:19\"/>\n\
            <field name=\"OTSH_Type\" bits=\"47:46\"/>\n\
        </structure>\n\
        <structure name=\"SHR\" size=\"365\">\n\
            <field name=\"PPH_Learn_Extension\" bits=\"39:0\" condition=\"PPH_Base.Learn_Extension_Valid\"/>\n\
            <field name=\"PPH_EEI_Extension\" bits=\"63:40\" condition=\"PPH_Base.EEI_Extension_Valid\"/>\n\
            <field name=\"PPH_FHEI_Extension\" bits=\"103:64 364:341\" expansion=\"Dynamic\" condition=\"PPH_Base.FHEI_Code\">\n\
                <option expansion=\"FHEI_Bridge_3B\" PPH_Base.Fwd_Code=\"Bridge\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
                <option expansion=\"FHEI_Bridge_5B\" PPH_Base.Fwd_Code=\"Bridge\" PPH_Base.FHEI_Code=\"FHEI_5B\"/>\n\
                <option expansion=\"FHEI_CPU_TRAP_3B\" PPH_Base.Fwd_Code=\"CPU_TRAP\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
                <option expansion=\"FHEI_CPU_TRAP_5B\" PPH_Base.Fwd_Code=\"CPU_TRAP\" PPH_Base.FHEI_Code=\"FHEI_5B\"/>\n\
                <option expansion=\"FHEI_CPU_TRAP_8B\" PPH_Base.Fwd_Code=\"CPU_TRAP\" PPH_Base.FHEI_Code=\"FHEI_8B\"/>\n\
                <option expansion=\"FHEI_IP_Routed_3B\" PPH_Base.Fwd_Code=\"IPv4_UC_Routed\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
                <option expansion=\"FHEI_IP_Routed_3B\" PPH_Base.Fwd_Code=\"IPv4_MC_Routed\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
                <option expansion=\"FHEI_IP_Routed_3B\" PPH_Base.Fwd_Code=\"IPv6_UC_Routed\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
                <option expansion=\"FHEI_IP_Routed_3B\" PPH_Base.Fwd_Code=\"IPv6_MC_Routed\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
                <option expansion=\"FHEI_IP_Routed_8B\" PPH_Base.Fwd_Code=\"IPv4_UC_Routed\" PPH_Base.FHEI_Code=\"FHEI_8B\"/>\n\
                <option expansion=\"FHEI_IP_Routed_8B\" PPH_Base.Fwd_Code=\"IPv4_MC_Routed\" PPH_Base.FHEI_Code=\"FHEI_8B\"/>\n\
                <option expansion=\"FHEI_IP_Routed_8B\" PPH_Base.Fwd_Code=\"IPv6_UC_Routed\" PPH_Base.FHEI_Code=\"FHEI_8B\"/>\n\
                <option expansion=\"FHEI_IP_Routed_8B\" PPH_Base.Fwd_Code=\"IPv6_MC_Routed\" PPH_Base.FHEI_Code=\"FHEI_8B\"/>\n\
                <option expansion=\"FHEI_MPLS_3B\" PPH_Base.Fwd_Code=\"MPLS\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
                <option expansion=\"FHEI_MPLS_5B\" PPH_Base.Fwd_Code=\"MPLS\" PPH_Base.FHEI_Code=\"FHEI_5B\"/>\n\
                <option expansion=\"FHEI_TRILL_3B\" PPH_Base.Fwd_Code=\"TRILL\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
            </field>\n\
            <field name=\"PPH_Base\" bits=\"159:104\" condition=\"FTMH_Base.PPH_Type\"/>\n\
            <field name=\"OTSH\" bits=\"207:160\"/>\n\
            <field name=\"Stacking_Extension\" bits=\"223:208\"/>\n\
            <field name=\"DSP_Extension\" bits=\"239:224\" condition=\"FTMH_Base.DSP_Extension_Valid\"/>\n\
            <field name=\"LB_Key_Extension\" bits=\"247:240\"/>\n\
            <field name=\"FTMH_Base\" bits=\"319:248\" perm=\"1\"/>\n\
            <field name=\"Format_Code\" bits=\"322:320\"/>\n\
            <field name=\"Value_1\" bits=\"330:323\"/>\n\
            <field name=\"Value_2\" bits=\"338:331\"/>\n\
            <field name=\"Exclude_Src\" bits=\"339:339\"/>\n\
            <field name=\"Drop\" bits=\"340:340\"/>\n\
        </structure>\n\
        <structure name=\"SHR_ERPP_PMF\" size=\"46\" perm=\"1\">\n\
            <field name=\"DSP_Ptr\" bits=\"7:0\"/>\n\
            <field name=\"Out_LIF\" bits=\"25:8\"/>\n\
            <field name=\"VSI_or_VRF\" bits=\"41:26\"/>\n\
            <field n";

const char *qax_SignalStructures_2="ame=\"TC\" bits=\"44:42\"/>\n\
            <field name=\"Drop\" bits=\"45:45\"/>\n\
        </structure>\n\
        <structure name=\"GLEM_Data\" size=\"41\" perm=\"1\">\n\
            <field name=\"Out_LIF\" bits=\"17:0\"/>\n\
            <field name=\"Out_LIF_Found\" bits=\"18:18\"/>\n\
            <field name=\"Out_LIF_Error\" bits=\"19:19\"/>\n\
            <field name=\"EEI\" bits=\"37:20\"/>\n\
            <field name=\"EEI_Found\" bits=\"38:38\"/>\n\
            <field name=\"EEI_Error\" bits=\"39:39\"/>\n\
            <field name=\"Lookup_Disabled\" bits=\"40:40\"/>\n\
        </structure>\n\
        <structure name=\"EES_Action_Short\" size=\"28\" perm=\"1\">\n\
            <field name=\"EEI\" bits=\"23:0\"/>\n\
            <field name=\"Type\" bits=\"27:24\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_MPLS_Swap\" size=\"43\" perm=\"1\">\n\
            <field name=\"Reserved\" bits=\"22:0\"/>\n\
            <field name=\"MPLS_1_Label\" bits=\"42:23\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_MPLS_Pop\" size=\"43\" perm=\"1\">\n\
            <field name=\"Upper_Layer_Protocol\" bits=\"3:0\"/>\n\
            <field name=\"CW\" bits=\"4\"/>\n\
            <field name=\"Model_is_Pipe\" bits=\"5\"/>\n\
            <field name=\"TPID_Profile\" bits=\"7:6\"/>\n\
            <field name=\"Reserved\" bits=\"42:8\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_MPLS_Push\" size=\"43\" perm=\"1\">\n\
            <field name=\"MPLS_2_Label\" bits=\"19:0\"/>\n\
            <field name=\"MPLS_2_Cmd\" bits=\"22:20\"/>\n\
            <field name=\"MPLS_1_Label\" bits=\"42:23\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_MPLS\" size=\"88\" perm=\"1\">\n\
            <field name=\"Next_Out_LIF\" bits=\"16:0\"/>\n\
            <field name=\"VSI_LSB\" bits=\"31:17\"/>\n\
            <field name=\"EE_Format_MPLS_Data\" bits=\"74:32\" expansion=\"Dynamic\">\n\
                <option expansion=\"EE_Format_MPLS_Swap\" MPLS_1_Cmd=\"9\"/>\n\
                <option expansion=\"EE_Format_MPLS_Pop\" MPLS_1_Cmd=\"8\"/>\n\
                <option expansion=\"EE_Format_MPLS_Push\"/>\n\
            </field>\n\
            <field name=\"MPLS_1_Cmd\" bits=\"78:75\"/>\n\
            <field name=\"OAM_LIF_Set\" bits=\"79\"/>\n\
            <field name=\"Out_LIF_Profile\" bits=\"85:80\"/>\n\
            <field name=\"Drop\" bits=\"86\"/>\n\
            <field name=\"Type_MPLS\" bits=\"87\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_Data\" size=\"88\" perm=\"1\">\n\
            <field name=\"Next_Out_LIF\" bits=\"16:0\"/>\n\
            <field name=\"Next_Out_LIF_Valid\" bits=\"17\"/>\n\
            <field name=\"Data\" bits=\"73:18\"/>\n\
            <field name=\"Reserved\" bits=\"74\"/>\n\
            <field name=\"OAM_LIF_Set\" bits=\"75\"/>\n\
            <field name=\"Out_LIF_Profile\" bits=\"81:76\"/>\n\
            <field name=\"Drop\" bits=\"82\"/>\n\
            <field name=\"Reserved\" bits=\"84:83\"/>\n\
            <field name=\"Type_EES\" bits=\"87:85\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_IPv4\" size=\"88\" perm=\"1\">\n\
            <field name=\"Next_Out_LIF\" bits=\"16:0\"/>\n\
            <field name=\"VSI_LSB\" bits=\"31:17\"/>\n\
            <field name=\"Enc_Mode\" bits=\"33:32\"/>\n\
            <field name=\"TOS_Index\" bits=\"37:34\"/>\n\
            <field name=\"TTL_Index\" bits=\"39:38\"/>\n\
            <field name=\"IPv4_Src_Index\" bits=\"43:40\"/>\n\
            <field name=\"IPv4_Dst\" bits=\"75:44\"/>\n\
            <field name=\"OAM_LIF_Set\" bits=\"76\"/>\n\
            <field name=\"Out_LIF_Profile\" bits=\"82:77\"/>\n\
            <field name=\"Drop\" bits=\"83\"/>\n\
            <field name=\"Type_IPv4\" bits=\"87:84\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_ISID\" size=\"88\" perm=\"1\">\n\
            <field name=\"Next_Out_LIF\" bits=\"16:0\"/>\n\
          ";

const char *qax_SignalStructures_3="  <field name=\"Next_Out_LIF_Valid\" bits=\"17\"/>\n\
            <field name=\"ISID\" bits=\"41:18\"/>\n\
            <field name=\"Reserved\" bits=\"73:42\"/>\n\
            <field name=\"OAM_LIF_Set\" bits=\"74\"/>\n\
            <field name=\"Out_LIF_Profile\" bits=\"80:75\"/>\n\
            <field name=\"Drop\" bits=\"81\"/>\n\
            <field name=\"Reserved\" bits=\"83:82\"/>\n\
            <field name=\"Type_ISID\" bits=\"87:84\"/>\n\
        </structure>\n\
        <structure name=\"Out_RIF_Entry\" size=\"41\" perm=\"1\">\n\
            <field name=\"ARP_Ptr_LSB\" bits=\"15:0\"/>\n\
            <field name=\"ARP_Ptr_Valid\" bits=\"16\"/>\n\
            <field name=\"VSI_LSB\" bits=\"29:17\"/>\n\
            <field name=\"Remark_Profile\" bits=\"33:30\"/>\n\
            <field name=\"OAM_LIF_Set\" bits=\"34\"/>\n\
            <field name=\"Out_LIF_Profile_LSB\" bits=\"37:35\"/>\n\
            <field name=\"Drop\" bits=\"38\"/>\n\
            <field name=\"Type\" bits=\"40:39\"/>\n\
        </structure>\n\
        <structure name=\"AC_Entry\" size=\"41\" perm=\"1\">\n\
            <field name=\"PCP_DEI_Profile\" bits=\"3:0\"/>\n\
            <field name=\"VID_2\" bits=\"15:4\"/>\n\
            <field name=\"VID_1\" bits=\"27:16\"/>\n\
            <field name=\"VLAN_Edit_Profile\" bits=\"32:28\"/>\n\
            <field name=\"OAM_LIF_Set\" bits=\"33\"/>\n\
            <field name=\"Out_LIF_Profile_LSB\" bits=\"36:34\"/>\n\
            <field name=\"Drop\" bits=\"37\"/>\n\
            <field name=\"Use_as_Data\" bits=\"38\"/>\n\
            <field name=\"Type\" bits=\"40:39\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_AC_or_Out_RIF\" size=\"88\" perm=\"1\">\n\
            <field name=\"Entry_0\" bits=\"40:0\" expansion=\"Dynamic\">\n\
                <option expansion=\"Out_RIF_Entry\" Entry_0_Type=\"1\"/>\n\
                <option expansion=\"AC_Entry\" Entry_0_Type=\"0\"/>\n\
            </field>\n\
            <field name=\"Entry_0_Type\" bits=\"40:39\"/>\n\
            <field name=\"Entry_1\" bits=\"81:41\" expansion=\"Dynamic\">\n\
                <option expansion=\"Out_RIF_Entry\" Entry_1_Type=\"1\"/>\n\
                <option expansion=\"AC_Entry\" Entry_1_Type=\"0\"/>\n\
            </field>\n\
            <field name=\"Entry_1_Type\" bits=\"81:80\"/>\n\
            <field name=\"Reserved\" bits=\"83:82\"/>\n\
            <field name=\"Type_AC_or_Out_RIF\" bits=\"87:84\"/>\n\
        </structure>\n\
        <structure name=\"TRILL_Half_Entry\" size=\"41\" perm=\"1\">\n\
            <field name=\"Next_Out_LIF\" bits=\"16:0\"/>\n\
            <field name=\"Next_Out_LIF_Valid\" bits=\"17\"/>\n\
            <field name=\"Nick\" bits=\"33:18\"/>\n\
            <field name=\"MC\" bits=\"34\"/>\n\
            <field name=\"OAM_LIF_Set\" bits=\"35\"/>\n\
            <field name=\"Out_LIF_Profile_LSB\" bits=\"38:36\"/>\n\
            <field name=\"Drop\" bits=\"39\"/>\n\
            <field name=\"Reserved\" bits=\"40\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_TRILL_Half\" size=\"88\" perm=\"1\">\n\
            <field name=\"Entry_0\" bits=\"40:0\" expansion=\"TRILL_Half_Entry\"/>\n\
            <field name=\"Entry_1\" bits=\"81:41\" expansion=\"TRILL_Half_Entry\"/>\n\
            <field name=\"Reserved\" bits=\"82\"/>\n\
            <field name=\"Half_Entry\" bits=\"83\"/>\n\
            <field name=\"Type_TRILL\" bits=\"87:84\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_TRILL_Full\" size=\"88\" perm=\"1\">\n\
            <field name=\"Next_Out_LIF\" bits=\"16:0\"/>\n\
            <field name=\"Next_Out_LIF_Valid\" bits=\"17\"/>\n\
            <field name=\"Nick\" bits=\"33:18\"/>\n\
            <field name=\"MC\" bits=\"34\"/>\n\
            <field name=\"My_Nick_Index\" bits=\"36:35\"/>\n\
            <field name=\"VSI_LSB\" bits=\"51:37\"/>\n\
            <field name=\"VSI_Valid\" bits=\"52\"/>\n\
            <field name=\"Remark_Profile\" bits=\"";

const char *qax_SignalStructures_4="56:53\"/>\n\
            <field name=\"Reserved\" bits=\"72:57\"/>\n\
            <field name=\"OAM_LIF_Set\" bits=\"73\"/>\n\
            <field name=\"Out_LIF_Profile\" bits=\"79:74\"/>\n\
            <field name=\"Drop\" bits=\"80\"/>\n\
            <field name=\"Reserved\" bits=\"82:81\"/>\n\
            <field name=\"Half_Entry\" bits=\"83\"/>\n\
            <field name=\"Type_TRILL\" bits=\"87:84\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_ARP_LL\" size=\"88\" perm=\"1\">\n\
            <field name=\"Next_Out_LIF_LSB\" bits=\"5:0\"/>\n\
            <field name=\"Next_Out_LIF_Valid\" bits=\"6\"/>\n\
            <field name=\"VSI\" bits=\"22:7\"/>\n\
            <field name=\"VSI_Valid\" bits=\"23\"/>\n\
            <field name=\"MAC\" bits=\"71:24\"/>\n\
            <field name=\"Remark_Profile\" bits=\"74:72\"/>\n\
            <field name=\"OAM_LIF_Set\" bits=\"75\"/>\n\
            <field name=\"Out_LIF_Profile\" bits=\"80:76\"/>\n\
            <field name=\"ROO_Link_Format\" bits=\"81\"/>\n\
            <field name=\"Drop\" bits=\"82\"/>\n\
            <field name=\"Reserved\" bits=\"84:83\"/>\n\
            <field name=\"Type_ARP_LL\" bits=\"87:85\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_ROO_LL\" size=\"88\" perm=\"1\">\n\
            <field name=\"Outer_Tag_MSB\" bits=\"7:0\"/>\n\
            <field name=\"Outer_Tag_PCP_DEI\" bits=\"11:8\"/>\n\
            <field name=\"Remark_Profile\" bits=\"14:12\"/>\n\
            <field name=\"Num_of_Tags\" bits=\"16:15\"/>\n\
            <field name=\"Eth_Type_Index\" bits=\"20:17\"/>\n\
            <field name=\"SA_LSB\" bits=\"32:21\"/>\n\
            <field name=\"DA\" bits=\"80:33\"/>\n\
            <field name=\"ROO_Link_Format\" bits=\"81\"/>\n\
            <field name=\"Drop\" bits=\"82\"/>\n\
            <field name=\"Reserved\" bits=\"84:83\"/>\n\
            <field name=\"Type_ROO_LL\" bits=\"87:85\"/>\n\
        </structure>\n\
        <structure name=\"EEDB_Entry\" size=\"88\" expansion=\"Dynamic\" perm=\"1\">\n\
            <option expansion=\"EE_Format_AC_or_Out_RIF\" msb_4b=\"0\"/>\n\
            <option expansion=\"EE_Format_TRILL_Half\" msb_4b=\"1\" TRILL_Half_Entry_Valid=\"1\"/>\n\
            <option expansion=\"EE_Format_TRILL_Full\" msb_4b=\"1\" TRILL_Half_Entry_Valid=\"0\"/>\n\
            <option expansion=\"EE_Format_ISID\" msb_4b=\"2\"/>\n\
            <option expansion=\"EE_Format_IPv4\" msb_4b=\"3\"/>\n\
            <option expansion=\"EE_Format_ARP_LL\" msb_3b=\"2\" ROO_Link_Format_Valid=\"0\"/>\n\
            <option expansion=\"EE_Format_ROO_LL\" msb_3b=\"2\" ROO_Link_Format_Valid=\"1\"/>\n\
            <option expansion=\"EE_Format_Data\" msb_3b=\"3\"/>\n\
            <option expansion=\"EE_Format_MPLS\" msb_1b=\"1\"/>\n\
            <field name=\"TRILL_Half_Entry_Valid\" bits=\"83\"/>\n\
            <field name=\"ROO_Link_Format_Valid\" bits=\"81\"/>\n\
            <field name=\"msb_1b\" bits=\"87:87\"/>\n\
            <field name=\"msb_3b\" bits=\"87:85\"/>\n\
            <field name=\"msb_4b\" bits=\"87:84\"/>\n\
        </structure>\n\
        <structure name=\"EES_Action\" size=\"131\" perm=\"1\">\n\
            <field name=\"Type\" bits=\"3:0\"/>\n\
            <field name=\"EEDB_Ptr\" bits=\"21:4\"/>\n\
            <field name=\"EEDB_Entry\" bits=\"109:22\"/>\n\
            <field name=\"Protection_Ptr\" bits=\"130:110\"/>\n\
        </structure>\n\
        <structure name=\"TM_Cmd\" size=\"332\" perm=\"1\">\n\
            <field name=\"Dst_Valid\" bits=\"0\"/>\n\
            <field name=\"Dst\" bits=\"19:1\" expansion=\"Fwd_Action_Dst\"/>\n\
            <field name=\"Network_Header_Append_Size_Ptr\" bits=\"27:20\"/>\n\
            <field name=\"Network_Header_Truncate_Size\" bits=\"35:28\"/>\n\
            <field name=\"ITPP_Delta\" bits=\"43:36\"/>\n\
            <field name=\"DP\" bits=\"45:44\"/>\n\
            <field name=\"TC\" bits=\"48:46\"/>\n\
            <field name=\"Admt_Profile";

const char *qax_SignalStructures_5="\" bits=\"51:49\"/>\n\
            <field name=\"LAG_LB_Key\" bits=\"67:52\"/>\n\
            <field name=\"LAG_Member_Valid\" bits=\"68\"/>\n\
            <field name=\"Eth_Meter_Ptr\" bits=\"79:69\"/>\n\
            <field name=\"Meter_A_Ptr\" bits=\"95:80\" condition=\"Meter_A_Update\"/>\n\
            <field name=\"Meter_A_Update\" bits=\"96\"/>\n\
            <field name=\"Meter_B_Ptr\" bits=\"112:97\" condition=\"Meter_B_Update\"/>\n\
            <field name=\"Meter_B_Update\" bits=\"113\"/>\n\
            <field name=\"DP_Meter_Cmd\" bits=\"115:114\"/>\n\
            <field name=\"Snoop_Cmd\" bits=\"119:116\"/>\n\
            <field name=\"Snoop_Code\" bits=\"127:120\"/>\n\
            <field name=\"Mirror_Cmd\" bits=\"131:128\"/>\n\
            <field name=\"ST_VSQ_Ptr\" bits=\"139:132\"/>\n\
            <field name=\"In_PP_Port\" bits=\"147:140\"/>\n\
            <field name=\"Counter_B_Ptr\" bits=\"164:148\" condition=\"Counter_B_Update\"/>\n\
            <field name=\"Counter_B_Update\" bits=\"165\"/>\n\
            <field name=\"Counter_A_Ptr\" bits=\"182:166\" condition=\"Counter_A_Update\"/>\n\
            <field name=\"Counter_A_Update\" bits=\"183\"/>\n\
            <field name=\"Statistics_Ptr\" bits=\"225:184\"/>\n\
            <field name=\"Learn_Info\" bits=\"329:226\"/>\n\
            <field name=\"Learn_Info_Valid\" bits=\"330\"/>\n\
            <field name=\"Reserved\" bits=\"331\"/>\n\
        </structure>\n\
        <structure name=\"Fwd_Action\" size=\"133\" perm=\"1\">\n\
            <field name=\"Strength\" bits=\"2:0\"/>\n\
            <field name=\"Dst\" bits=\"21:3\" expansion=\"Fwd_Action_Dst\"/>\n\
            <field name=\"TC\" bits=\"24:22\"/>\n\
            <field name=\"DP\" bits=\"26:25\"/>\n\
            <field name=\"Meter_A_Update\" bits=\"27\"/>\n\
            <field name=\"Meter_A_Ptr\" bits=\"44:28\" condition=\"Meter_A_Update\"/>\n\
            <field name=\"Meter_B_Update\" bits=\"45\"/>\n\
            <field name=\"Meter_B_Ptr\" bits=\"62:46\" condition=\"Meter_B_Update\"/>\n\
            <field name=\"DP_Meter_Cmd\" bits=\"64:63\"/>\n\
            <field name=\"Counter_A_Update\" bits=\"65\"/>\n\
            <field name=\"Counter_A_Ptr\" bits=\"86:66\" condition=\"Counter_A_Update\"/>\n\
            <field name=\"Counter_B_Update\" bits=\"87\"/>\n\
            <field name=\"Counter_B_Ptr\" bits=\"108:88\" condition=\"Counter_B_Update\"/>\n\
            <field name=\"CPU_Trap_Code\" bits=\"116:109\"/>\n\
            <field name=\"CPU_Trap_Qualifier\" bits=\"132:117\"/>\n\
        </structure>\n\
        <structure name=\"Learn_Info\" size=\"104\" perm=\"1\">\n\
            <field name=\"MAC\" bits=\"47:0\"/>\n\
            <field name=\"FID\" bits=\"62:48\"/>\n\
            <field name=\"Payload\" bits=\"102:63\"/>\n\
            <field name=\"Learn_or_Transplant\" bits=\"103:103\"/>\n\
        </structure>\n\
        <structure name=\"Eth_Tag_Format\" size=\"5\" perm=\"1\">\n\
            <field name=\"Inner_Tag\" bits=\"1:0\" resolution=\"Tag_Encoding\"/>\n\
            <field name=\"Outer_Tag_is_Priority\" bits=\"2\"/>\n\
            <field name=\"Outer_Tag\" bits=\"4:3\" resolution=\"Tag_Encoding\"/>\n\
        </structure>\n\
        <structure name=\"Header_Offset\" size=\"42\" perm=\"1\">\n\
            <field name=\"Header_0\" bits=\"6:0\"/>\n\
            <field name=\"Header_1\" bits=\"13:7\"/>\n\
            <field name=\"Header_2\" bits=\"20:14\"/>\n\
            <field name=\"Header_3\" bits=\"27:21\"/>\n\
            <field name=\"Header_4\" bits=\"34:28\"/>\n\
            <field name=\"Header_5\" bits=\"41:35\"/>\n\
        </structure>\n\
        <structure name=\"PFQ\" size=\"11\" perm=\"1\">\n\
            <field name=\"Next_Protocol\" bits=\"10:7\"/>\n\
        </structure>\n\
        <structure name=\"Packet_Format_Qualifier\" size=\"55\" perm=\"1\">\n\
            <field name=\"Header_1\" bits=\"10:00\" expansion=\"PFQ\"/>\n\
            <field name=\"Header_2";

const char *qax_SignalStructures_6="\" bits=\"21:11\" expansion=\"PFQ\"/>\n\
            <field name=\"Header_3\" bits=\"32:22\" expansion=\"PFQ\"/>\n\
            <field name=\"Header_4\" bits=\"43:33\" expansion=\"PFQ\"/>\n\
            <field name=\"Header_5\" bits=\"54:44\" expansion=\"PFQ\"/>\n\
        </structure>\n\
        <structure name=\"OTSH\" size=\"48\" expansion=\"Dynamic\" perm=\"1\">\n\
            <option expansion=\"OAM_Header\" OTSH_Type=\"OAM\"/>\n\
            <option expansion=\"IEEE1588v2_Header\" OTSH_Type=\"IEEE1588v2\"/>\n\
            <option expansion=\"Latency_Measurement_Header\" OTSH_Type=\"Latency_Measurement\"/>\n\
            <field name=\"OTSH_Type\" bits=\"47:46\"/>\n\
        </structure>\n\
    </signal-structures>\n\
    <signal-params>\n\
        <signal name=\"Tag_Encoding\" size=\"2\">\n\
            <entry value=\"0\" name=\"None\"/>\n\
            <entry value=\"1\" name=\"TPID1\"/>\n\
            <entry value=\"2\" name=\"TPID2\"/>\n\
            <entry value=\"3\" name=\"TPID3\"/>\n\
        </signal>\n\
        <signal name=\"PPH_Type\" size=\"2\">\n\
            <entry value=\"0\" name=\"No_PPH\"/>\n\
            <entry value=\"1\" name=\"PPH_Base\"/>\n\
            <entry value=\"2\" name=\"PPH_OAM_TS\"/>\n\
            <entry value=\"3\" name=\"PPH_Base_OAM_TS\"/>\n\
        </signal>\n\
        <signal name=\"TM Action_Type\" size=\"2\">\n\
            <entry value=\"0\" name=\"Fwd\"/>\n\
            <entry value=\"1\" name=\"Snoop\"/>\n\
            <entry value=\"2\" name=\"Mirror\"/>\n\
            <entry value=\"3\" name=\"TDM\"/>\n\
        </signal>\n\
        <signal name=\"OTSH_Type\" size=\"2\">\n\
            <entry value=\"0\" name=\"OAM\"/>\n\
            <entry value=\"1\" name=\"IEEE1588v2\"/>\n\
            <entry value=\"2\" name=\"Latency_Measurement\"/>\n\
            <entry value=\"3\" name=\"Reserved\"/>\n\
        </signal>\n\
        <signal name=\"Fwd_Code\" size=\"4\" default=\"Reserved\">\n\
            <entry value=\"0\" name=\"Bridge\"/>\n\
            <entry value=\"1\" name=\"IPv4_UC_Routed\"/>\n\
            <entry value=\"2\" name=\"IPv4_MC_Routed\"/>\n\
            <entry value=\"3\" name=\"IPv6_UC_Routed\"/>\n\
            <entry value=\"4\" name=\"IPv6_MC_Routed\"/>\n\
            <entry value=\"5\" name=\"MPLS\"/>\n\
            <entry value=\"6\" name=\"TRILL\"/>\n\
            <entry value=\"7\" name=\"CPU_Trap\"/>\n\
            <entry value=\"8\" name=\"Reserved_8\"/>\n\
            <entry value=\"9\" name=\"Custom_1\"/>\n\
            <entry value=\"10\" name=\"Custom_2\"/>\n\
            <entry value=\"11\" name=\"Snoop/Mirror\"/>\n\
            <entry value=\"15\" name=\"TM\"/>\n\
        </signal>\n\
        <signal name=\"Eth_Type_Code\" size=\"4\">\n\
            <entry value=\"0\" name=\"No Match\"/>\n\
            <entry value=\"1\" name=\"M-in-M\"/>\n\
            <entry value=\"2\" name=\"IPv4\"/>\n\
            <entry value=\"3\" name=\"IPv6\"/>\n\
            <entry value=\"4\" name=\"ARP\"/>\n\
            <entry value=\"5\" name=\"CFM\"/>\n\
            <entry value=\"6\" name=\"TRILL\"/>\n\
            <entry value=\"7\" name=\"MPLS\"/>\n\
            <entry value=\"8\" name=\"Custom 1\"/>\n\
            <entry value=\"9\" name=\"Custom 2\"/>\n\
            <entry value=\"10\" name=\"Custom 3\"/>\n\
            <entry value=\"11\" name=\"Custom 4\"/>\n\
            <entry value=\"12\" name=\"Custom 5\"/>\n\
            <entry value=\"13\" name=\"Custom 6\"/>\n\
            <entry value=\"14\" name=\"Custom 7\"/>\n\
            <entry value=\"15\" name=\"Custom 8\"/>\n\
        </signal>\n\
        <signal name=\"Packet_Format_Code\" size=\"6\" default=\"tm\">\n\
            <entry value=\"0\" name=\"Eth\"/>\n\
            <entry value=\"1\" name=\"M-in-M\"/>\n\
            <entry value=\"2\" name=\"Eth:IPv4\"/>\n\
            <entry value=\"3\" name=\"Eth:IPv6\"/>\n\
            <entry value=\"4\" name=\"Reserved\"/>\n\
            <entry value=\"5\" name=\"";

const char *qax_SignalStructures_7="Eth:MPLSx1\"/>\n\
            <entry value=\"6\" name=\"Eth:MPLSx2\"/>\n\
            <entry value=\"7\" name=\"Eth:MPLSx3\"/>\n\
            <entry value=\"8\" name=\"Eth:FC\"/>\n\
            <entry value=\"9\" name=\"Eth:FC\"/>\n\
            <entry value=\"10\" name=\"Eth:IPv4:Eth\"/>\n\
            <entry value=\"11\" name=\"Reserved\"/>\n\
            <entry value=\"12\" name=\"Eth:TRILL:Eth\"/>\n\
            <entry value=\"13\" name=\"Eth:MPLS:Eth\"/>\n\
            <entry value=\"14\" name=\"Eth:MPLSx2:Eth\"/>\n\
            <entry value=\"15\" name=\"Eth:MPLSx3:Eth\"/>\n\
            <entry value=\"16\" name=\"Reserved\"/>\n\
            <entry value=\"17\" name=\"Reserved\"/>\n\
            <entry value=\"18\" name=\"Eth:IPv4:IPv4\"/>\n\
            <entry value=\"19\" name=\"Eth:IPv6:IPv4\"/>\n\
            <entry value=\"20\" name=\"Reserved\"/>\n\
            <entry value=\"21\" name=\"Eth:MPLS:IPv4\"/>\n\
            <entry value=\"22\" name=\"Eth:MPLSx2:IPv4\"/>\n\
            <entry value=\"23\" name=\"Eth:MPLSx3:IPv4\"/>\n\
            <entry value=\"24\" name=\"Reserved\"/>\n\
            <entry value=\"25\" name=\"Reserved\"/>\n\
            <entry value=\"26\" name=\"Eth:IPv4:IPv6\"/>\n\
            <entry value=\"27\" name=\"Eth:IPv6:IPv6\"/>\n\
            <entry value=\"28\" name=\"Reserved\"/>\n\
            <entry value=\"29\" name=\"Eth:MPLS:IPv6\"/>\n\
            <entry value=\"30\" name=\"Eth:MPLSx2:IPv6\"/>\n\
            <entry value=\"31\" name=\"Eth:MPLSx3:IPv6\"/>\n\
        </signal>\n\
        <signal name=\"FHEI_Code\" size=\"2\">\n\
            <entry value=\"0\" name=\"None\"/>\n\
            <entry value=\"1\" name=\"FHEI_3B\"/>\n\
            <entry value=\"2\" name=\"FHEI_5B\"/>\n\
            <entry value=\"3\" name=\"FHEI_8B\"/>\n\
        </signal>\n\
        <signal name=\"Enc_Mode\" size=\"2\">\n\
            <entry value=\"0\" name=\"None\"/>\n\
            <entry value=\"1\" name=\"EthIP_or_VxLAN\"/>\n\
            <entry value=\"2\" name=\"GRE_4B\"/>\n\
            <entry value=\"3\" name=\"GRE_8B\"/>\n\
        </signal>\n\
        <signal name=\"TT_Code\" size=\"4\" default=\"Reserved\">\n\
            <entry value=\"0\" name=\"None\"/>\n\
            <entry value=\"1\" name=\"Eth\"/>\n\
            <entry value=\"3\" name=\"IPv4oE\"/>\n\
            <entry value=\"4\" name=\"MPLSoE\"/>\n\
            <entry value=\"5\" name=\"CW_MPLSoE\"/>\n\
            <entry value=\"6\" name=\"MPLSx2oE\"/>\n\
            <entry value=\"7\" name=\"CW_MPLSx2oE\"/>\n\
            <entry value=\"8\" name=\"MPLSx3oE\"/>\n\
            <entry value=\"9\" name=\"CW_MPLSx3oE\"/>\n\
            <entry value=\"10\" name=\"TRILLoE\"/>\n\
            <entry value=\"11\" name=\"IPv6oE\"/>\n\
        </signal>\n\
        <signal name=\"IEEE1588_Enc\" size=\"1\">\n\
            <entry value=\"0\" name=\"UDP\"/>\n\
            <entry value=\"1\" name=\"Eth\"/>\n\
        </signal>\n\
        <signal name=\"STP_State\" size=\"2\" default=\"Reserved\">\n\
            <entry value=\"0\" name=\"Forward\"/>\n\
            <entry value=\"1\" name=\"Learn\"/>\n\
            <entry value=\"2\" name=\"Block\"/>\n\
        </signal>\n\
        <signal name=\"In_LIF_Data_Index\" size=\"2\">\n\
            <entry value=\"0\" name=\"VT_ISEM_A_Lookup\"/>\n\
            <entry value=\"1\" name=\"VT_ISEM_B_Lookup\"/>\n\
            <entry value=\"2\" name=\"TT_ISEM_A_Lookup\"/>\n\
            <entry value=\"3\" name=\"TT_ISEM_B_Lookup\"/>\n\
        </signal>\n\
    </signal-params>\n\
</top>\n\
";

const char *qax_SystemHeadersObjects_0="<?xml version=\"1.0\" encoding=\"UTF-8\"?>\n\
<top device=\"qux\" version=\"1.0\">\n\
    <parsing-objects>\n\
        <object name=\"ITMH\" size-type=\"static\" size=\"32\" structure=\"ITMH_Base\">\n\
            <description>Ingress TM Header</description>\n\
            <extension name=\"ITMH_EXT\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <enable val=\"1\" />\n\
                    <field path=\"ITMH_Base.ITMH_Base_Extension_Exists\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"OTSH\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <enable val=\"2\" mask=\"2\" />\n\
                    <field path=\"ITMH_Base.PPH_Type\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"PPH\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <enable val=\"1\" mask=\"1\" />\n\
                    <field path=\"ITMH_Base.PPH_Type\" />\n\
                </condition>\n\
            </extension>\n\
        </object>\n\
        <object name=\"ITMH_EXT\" size-type=\"static\" size=\"24\"\n\
            structure=\"ITMH_Base_Extension\">\n\
            <extension name=\"ITMH_EXT_EXT\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <enable val=\"6\" mask=\"6\" /> <!-- enable for values 6 and 7 -->\n\
                    <field path=\"ITMH_Base_Extension.ITMH_Ext_Type\" />\n\
                </condition>\n\
            </extension>\n\
        </object>\n\
        <object name=\"ITMH_EXT_EXT\" size-type=\"static\" size=\"24\"\n\
            structure=\"ITMH_Base_Ext_ISQ_Ext\" />\n\
        <object name=\"FTMH\" size-type=\"static\" size=\"72\" structure=\"FTMH_Base\">\n\
            <description>Egress TM Header</description>\n\
            <extension name=\"LB_Key\">\n\
                <condition type=\"soc\" mode=\"enable\">\n\
                    <enable val=\"ENABLED\" />\n\
                    <soc_property name=\"system_ftmh_load_balancing_ext_mode\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"DSP\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <enable val=\"1\" />\n\
                    <field path=\"FTMH_Base.DSP_Extension_Valid\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"Stacking\">\n\
                <condition type=\"soc\" mode=\"enable\">\n\
                    <enable val=\"1\" />\n\
                    <soc_property name=\"stacking_enable\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"Stacking\">\n\
                <condition type=\"soc\" mode=\"disable\">\n\
                    <enable val=\"1\" />\n\
                    <soc_property name=\"stacking_enable\" />\n\
                </condition>\n\
                <condition type=\"soc\" mode=\"enable\">\n\
                    <enable val=\"1\" />\n\
                    <soc_property name=\"stacking_extension_enable\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"OTSH\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <enable val=\"2\" mask=\"2\" />\n\
                    <field path=\"FTMH_Base.PPH_Type\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"PPH\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <enable val=\"1\" mask=\"1\" />\n\
                    <field path=\"FTMH_Base.PPH_Type\" />\n\
                </condition>\n\
            </extension>\n\
        </object>\n\
        <object name=\"LB_Key\" size-type=\"static\" size=\"8\" structure=\"FTMH_LB_Key_Ext\" />\n\
        <object name=\"DSP\" size-type=\"static\" size=\"16\" structure=\"FTMH_DSP_Ext\" />\n\
     ";

const char *qax_SystemHeadersObjects_1="   <object name=\"Stacking\" size-type=\"static\" size=\"16\"\n\
            structure=\"FTMH_Stacking_Ext\" />\n\
        <object name=\"OTSH\" size-type=\"static\" size=\"48\" structure=\"OTSH\">\n\
            <description>OAM/TimeStamp Header</description>\n\
        </object>\n\
        <object name=\"PPH\" size-type=\"static\" size=\"56\" structure=\"PPH_Base\">\n\
            <description>Packet Processing Header</description>\n\
            <extension name=\"FHEI_Bridge_3B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"1\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"0\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_Bridge_5B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"2\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"0\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_CPU_TRAP_3B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"1\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"7\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_CPU_TRAP_5B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"2\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"7\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_CPU_TRAP_8B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"3\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"7\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_IPv4_UC_Routed_3B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"1\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"1\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_IPv4_MC_Routed_3B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"1\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"2\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_IP";

const char *qax_SystemHeadersObjects_2="v6_UC_Routed_3B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"1\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"3\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_IPv6_MC_Routed_3B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"1\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"4\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_IPv4_UC_Routed_8B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"3\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"1\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_IPv4_MC_Routed_8B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"3\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"2\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_IPv6_UC_Routed_8B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"3\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"3\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_IPv6_MC_Routed_8B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"3\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"4\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_MPLS_3B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"1\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"5\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_MPLS_5B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"2\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"5\" mask=\"0xf\" />\n\
                </condition>\n\
            </extensi";

const char *qax_SystemHeadersObjects_3="on>\n\
            <extension name=\"FHEI_TRILL_3B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"1\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"6\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"EEI_MPLS\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.EEI_Extension_Valid\" />\n\
                    <enable val=\"1\" mask=\"1\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"LearnExt\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Learn_Extension_Valid\" />\n\
                    <enable val=\"1\" mask=\"1\" />\n\
                </condition>\n\
            </extension>\n\
        </object>\n\
        <object name=\"FHEI_Bridge_3B\" size-type=\"static\" size=\"24\"\n\
            structure=\"FHEI_Bridge_3B\" />\n\
        <object name=\"FHEI_Bridge_5B\" size-type=\"static\" size=\"40\"\n\
            structure=\"FHEI_Bridge_5B\" />\n\
        <object name=\"FHEI_CPU_TRAP_3B\" size-type=\"static\" size=\"24\"\n\
            structure=\"FHEI_CPU_Trap_3B\" />\n\
        <object name=\"FHEI_CPU_TRAP_5B\" size-type=\"static\" size=\"40\"\n\
            structure=\"FHEI_CPU_Trap_5B\" />\n\
        <object name=\"FHEI_CPU_TRAP_8B\" size-type=\"static\" size=\"64\"\n\
            structure=\"FHEI_CPU_TRAP_8B\" />\n\
        <object name=\"FHEI_IPv4_UC_Routed_3B\" size-type=\"static\" size=\"24\"\n\
            structure=\"FHEI_IP_Routed_3B\" />\n\
        <object name=\"FHEI_IPv4_MC_Routed_3B\" size-type=\"static\" size=\"24\"\n\
            structure=\"FHEI_IP_Routed_3B\" />\n\
        <object name=\"FHEI_IPv6_UC_Routed_3B\" size-type=\"static\" size=\"24\"\n\
            structure=\"FHEI_IP_Routed_3B\" />\n\
        <object name=\"FHEI_IPv6_MC_Routed_3B\" size-type=\"static\" size=\"24\"\n\
            structure=\"FHEI_IP_Routed_3B\" />\n\
        <object name=\"FHEI_IPv4_UC_Routed_8B\" size-type=\"static\" size=\"64\"\n\
            structure=\"FHEI_IP_Routed_8B\" />\n\
        <object name=\"FHEI_IPv4_MC_Routed_8B\" size-type=\"static\" size=\"64\"\n\
            structure=\"FHEI_IP_Routed_8B\" />\n\
        <object name=\"FHEI_IPv6_UC_Routed_8B\" size-type=\"static\" size=\"64\"\n\
            structure=\"FHEI_IP_Routed_8B\" />\n\
        <object name=\"FHEI_IPv6_MC_Routed_8B\" size-type=\"static\" size=\"64\"\n\
            structure=\"FHEI_IP_Routed_8B\" />\n\
        <object name=\"FHEI_MPLS_3B\" size-type=\"static\" size=\"24\"\n\
            structure=\"FHEI_MPLS_3B\" />\n\
        <object name=\"FHEI_MPLS_5B\" size-type=\"static\" size=\"40\"\n\
            structure=\"FHEI_MPLS_5B\" />\n\
        <object name=\"FHEI_TRILL_3B\" size-type=\"static\" size=\"24\"\n\
            structure=\"FHEI_TRILL_3B\" />\n\
        <object name=\"EEI_MPLS\" size-type=\"static\" size=\"24\" structure=\"PPH_EEI_Ext\" />\n\
        <object name=\"LearnExt\" size-type=\"static\" size=\"40\" structure=\"Learn_Ext\" />\n\
                <object name=\"FabricPacket\" size=\"0\">\n\
                        <description>System headers (FTMH) followed be network headers (ETH)</description>\n\
                        <extension name=\"FTMH\"/>\n\
                        <extension name=\"ETH\"/>\n\
                </object>\n\
    </parsing-objects>\n\
</top>\n\
";

const char *qax_b0_AccessObjects_0="<?xml version=\"1.0\"?>\n\
<top type=\"qax_b0\">\n\
    <registers>\n\
        <reg name=\"CMIC_MMU_COSLC_COUNT_ADDR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_MMU_COSLC_COUNT_DATA\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FSCHAN_DATA32\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FSCHAN_DATA64_LO\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_FSCHAN_DATA32\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_FSCHAN_DATA64_LO\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_FSCHAN_DATA32\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_FSCHAN_DATA64_LO\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_FSCHAN_DATA32\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_FSCHAN_DATA64_LO\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_FREQ_CTRL_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_FREQ_CTRL_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BROADSYNC_REF_CLK_GEN_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_BROADSYNC0_CLK_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_BROADSYNC1_CLK_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_CAPTURE_STATUS_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_CAPTURE_STATUS_CLR_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_INTERRUPT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_INTERRUPT_STATUS\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_INTERRUPT_CLR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TM\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS0_FREQ_CTRL_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS1_FREQ_CTRL_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_COUNTER_CONFIG_SELECT\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS0_COUNTER_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS0_FREQ_CTRL_FRAC\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS0_FREQ_CTRL_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS1_COUNTER_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS1_FREQ_CTRL_FRAC\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS1_FREQ_CTRL_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TIME_CAPTURE_MODE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_INPUT_TIME_FIFO_TS_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_INPUT_TIME_FIFO_TS_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_FIFO_STATUS\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_0_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_0_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_0_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_0_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_0_PHASE_ADJUST_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_0_PHASE_ADJUST_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_0_INPUT_DIVISOR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_1_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_1_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_1_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_1_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_1_PHASE_ADJUST_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_1_PHASE_ADJUST_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_1_INPUT_DIVISOR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_2_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_2_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_2_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_2_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_2_PHASE_ADJUST_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_2_PHASE_ADJUST_UPPER\" no_rea";

const char *qax_b0_AccessObjects_1="d=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_2_INPUT_DIVISOR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_3_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_3_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_3_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_3_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_3_PHASE_ADJUST_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_3_PHASE_ADJUST_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_3_INPUT_DIVISOR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_4_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_4_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_4_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_4_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_4_PHASE_ADJUST_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_4_PHASE_ADJUST_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_4_INPUT_DIVISOR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_5_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_5_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_5_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_5_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_5_PHASE_ADJUST_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_5_PHASE_ADJUST_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_5_INPUT_DIVISOR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_SYNCE_CLK1_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_SYNCE_CLK2_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_SYNCE_CLK3_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_SYNCE_CLK4_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_SYNCE_CLK5_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TIME_CAPTURE_CONTROL\" no_read=\"1\"/>\n\
        <reg name=\"CMICTXCOSMASK\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_CLK_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_CONFIG\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_HEARTBEAT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_HEARTBEAT_DOWN_DURATION\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_HEARTBEAT_UP_DURATION\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_INITIAL_CRC\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_INPUT_TIME_0\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_INPUT_TIME_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_INPUT_TIME_2\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_OFFSET_ADJUST_0\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_OFFSET_ADJUST_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_OUTPUT_TIME_0\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_OUTPUT_TIME_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_OUTPUT_TIME_2\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_REF_CLK_GEN_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH2_RD_DMA_HOSTMEM_START_ADDRESS\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_CAPTURE_STATUS\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_CAPTURE_STATUS_CLR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_FIFO_STATUS\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_INPUT_TIME_FIFO_ID\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_INPUT_TIME_FIFO_TS\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_L1_CLK_RECOVERED_CLK_BKUP_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_L1_CLK_RECOVERED_CLK_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_LCPLL_CLK_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_TIME_CAPTURE_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_1_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_1_DOWN_EVENT_CTRL\" ";

const char *qax_b0_AccessObjects_2="no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_1_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_1_PHASE_ADJUST\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_1_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_2_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_2_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_2_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_2_PHASE_ADJUST\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_2_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_3_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_3_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_3_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_3_PHASE_ADJUST\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_3_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_4_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_4_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_4_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_4_PHASE_ADJUST\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_4_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_5_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_5_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_5_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_5_PHASE_ADJUST\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_5_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_6_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_6_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_6_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_6_PHASE_ADJUST\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_6_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_DEBUG_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_FIFO_ECC_CONFIG\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_FIFO_ECC_STATUS\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_INITIAL_CRC\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_INITIAL_CRC\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_OUTPUT_TIME_0\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_OUTPUT_TIME_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_OUTPUT_TIME_2\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_OUTPUT_TIME_0\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_OUTPUT_TIME_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_OUTPUT_TIME_2\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_INPUT_TIME_0\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_INPUT_TIME_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_INPUT_TIME_2\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_INPUT_TIME_0\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_INPUT_TIME_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_INPUT_TIME_2\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_HEARTBEAT_UP_DURATION\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_HEARTBEAT_UP_DURATION\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_HEARTBEAT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_HEARTBEAT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_HEARTBEAT_DOWN_DURATION\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_HEARTBEAT_DOWN_DURATION\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_1_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_2_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_3_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_4_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_5_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_6_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_7_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_8_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_S";

const char *qax_b0_AccessObjects_3="EMAPHORE_9_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_10_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_11_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_12_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_13_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_14_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_15_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_16_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_17_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_18_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_19_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_20_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_21_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_22_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_23_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_24_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_25_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_26_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_27_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_28_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_29_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_30_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_31_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_32_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"FDR_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_read=\"1\"/>\n\
        <reg name=\"FMAC_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_read=\"1\"/>\n\
        <reg name=\"NBIH_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_read=\"1\"/>\n\
        <reg name=\"NBIL_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_read=\"1\"/>\n\
        <reg name=\"FDR_INDIRECT_COMMAND_ADDRESS\" no_read=\"1\"/>\n\
        <reg name=\"FMAC_INDIRECT_COMMAND_ADDRESS\" no_read=\"1\"/>\n\
        <reg name=\"NBIH_INDIRECT_COMMAND_ADDRESS\" no_read=\"1\"/>\n\
        <reg name=\"NBIL_INDIRECT_COMMAND_ADDRESS\" no_read=\"1\"/>\n\
        <reg name=\"FDR_INDIRECT_COMMAND_DATA_INCREMENT\" no_read=\"1\"/>\n\
        <reg name=\"FMAC_INDIRECT_COMMAND_DATA_INCREMENT\" no_read=\"1\"/>\n\
        <reg name=\"NBIH_INDIRECT_COMMAND_DATA_INCREMENT\" no_read=\"1\"/>\n\
        <reg name=\"NBIL_INDIRECT_COMMAND_DATA_INCREMENT\" no_read=\"1\"/>\n\
        <reg name=\"FDR_INDIRECT_COMMAND_WIDE_MEM\" no_read=\"1\"/>\n\
        <reg name=\"FMAC_INDIRECT_COMMAND_WIDE_MEM\" no_read=\"1\"/>\n\
        <reg name=\"NBIH_INDIRECT_COMMAND_WIDE_MEM\" no_read=\"1\"/>\n\
        <reg name=\"NBIL_INDIRECT_COMMAND_WIDE_MEM\" no_read=\"1\"/>\n\
        <reg name=\"FDR_INDIRECT_FORCE_BUBBLE\" no_read=\"1\"/>\n\
        <reg name=\"FMAC_INDIRECT_FORCE_BUBBLE\" no_read=\"1\"/>\n\
        <reg name=\"NBIH_INDIRECT_FORCE_BUBBLE\" no_read=\"1\"/>\n\
        <reg name=\"NBIL_INDIRECT_FORCE_BUBBLE\" no_read=\"1\"/>\n\
<!-- Unknown errors -->\n\
        <reg name=\"CLPORT_SGNDET_EARLYCRS\" no_read=\"1\"/>\n\
        <reg name=\"EDB_PAR_ERR_INITIATE\" no_read=\"1\"/>\n\
        <reg name=\"MACSEC_PROG_TX_CRC\" no_read=\"1\"/>\n\
        <reg name=\"MAC_PFC_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"MAC_PFC_REFRESH_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"SFD_OFFSET\" no_read=\"1\"/>\n\
<!-- additional regs r/w test at tr 3 failed on emulation -->\n\
        <reg name=\"IHB_INTERRUPT_MASK_REGISTER\" no_read=\"1\"/>\n\
        <reg name=\"IHP_VTT_PROGRAM_ENCOUNTERED\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_INTERRUPT_REGISTER_TEST\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_COMMAND_WR_DATA\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_COMMAND\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INTERRUPT_REGISTER_TEST\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_INTERRUPT_REGISTER_TEST\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIREC";

const char *qax_b0_AccessObjects_4="T_COMMAND_WR_DATA\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_COMMAND\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PML_INTERRUPT_REGISTER_TEST\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CFG\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_ERRINS_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_LANE\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_WT_ERR_HIGH\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_WT_ERR_LOW\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_WT_PARITY\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_WT_PKT_LOW\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CFG\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_ERRINS_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_LANE\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_WT_ERR_HIGH\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_WT_ERR_LOW\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_WT_PARITY\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_WT_PKT_LOW\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_AFIFO_WM\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_BURST\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CAL_ACC\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CAL_INBAND_DYN\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CAL_INBAND\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CAL_OUTBAND_DYN\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CAL_OUTBAND\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CAL_WT\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CTL\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_1\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_3\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_HOLD_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_HOLD_1\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_HOLD_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_HOLD_3\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_ERRINS_1\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_ERRINS_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_ERRINS_3\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_EXT_INT_2_ND_MASK\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_EXT_INT_FORCE\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_EXT_INT_MASK\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_FCOB_RETRANSMIT_SLOT_DY\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_FCOB_RETRANSMIT_SLOT\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INT_2_ND_MASK\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INT_FORCE\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INT_MASK\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_LANE_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_METAFRAME\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_14_10\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_19_15\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_24_20\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_29_25\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_34_30\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_39_35\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_44_40\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_47_45\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_4_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_9_5\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_RETRANSMIT_CONFIG\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_RETRANSMIT_TIME_CONFIG_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_RETRANSMIT_TIME_CONFIG\" no_read=\"1\"/";

const char *qax_b0_AccessObjects_5=">\n\
        <reg name=\"ILKN_SLE_RX_SEGMENT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_SERDES_TEST_CNTL\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_SERDES_TEST_PATTERNA\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_SERDES_TEST_PATTERNB\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_SERDES_TEST_PATTERNC\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_ACC\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_WT_BYTE_LOW\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_AFIFO_WM\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_BURST\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CAL_ACC\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CAL_INBAND_DYN\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CAL_INBAND\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CAL_OUTBAND_DYN\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CAL_OUTBAND\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CAL_WT\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CTL\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_1\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_3\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_HOLD_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_HOLD_1\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_HOLD_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_HOLD_3\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_ERRINS_1\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_ERRINS_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_ERRINS_3\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_FCOB_RETRANSMIT_SLOT_DY\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_FCOB_RETRANSMIT_SLOT\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_FIFO_CFG\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INT_2_ND_MASK\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INT_FORCE\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INT_MASK\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_LANE_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_METAFRAME\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_RATE_1\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_14_10\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_19_15\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_24_20\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_29_25\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_34_30\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_39_35\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_44_40\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_47_45\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_4_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_9_5\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_RETRANSMIT_CONFIG\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_SEGMENT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_SERDES_AFIFO_STALL_SEL\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_SERDES_TEST_CNTL\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_SERDES_TEST_PATTERNA\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_SERDES_TEST_PATTERNB\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_SERDES_TEST_PATTERNC\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_ACC\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_WT_BYTE_LOW\" no_read=\"1\"/>\n\
<!-- tr3 emulation reg=CFC_INTERRUPT_MASK_REGISTERr,value=0x55501,expected0x55555 -->\n\
        <reg name=\"CFC_INTERRUPT_MASK_REGISTER\" no_read=\"1\"/>\n\
        <reg name=\"CGM_REG_0519\" no_read=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_ECC_ERR_1B_INITIATE\" no_read=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_ECC_ERR_1B_MONITOR_MEM_MASK\" no_read=\"1\"/>\n\
        ";

const char *qax_b0_AccessObjects_6="<reg name=\"MESH_TOPOLOGY_ECC_ERR_2B_INITIATE\" no_read=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_ECC_ERR_2B_MONITOR_MEM_MASK\" no_read=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_GLOBAL_MEM_OPTIONS\" no_read=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_RESERVED_MTCP\" no_read=\"1\"/>\n\
        <reg name=\"CFC_CMIC_RX_FC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_SPI_OOB_RX_0_GEN_PFC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_SPI_OOB_RX_1_GEN_PFC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_SPI_OOB_RX_GEN_PFC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_TSC_PLL_LOCK_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_BS0_CLK_CTRL\" no_read=\"1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_BS0_CONFIG\" no_read=\"1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_BS1_CLK_CTRL\" no_read=\"1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_BS1_CONFIG\" no_read=\"1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_CH1_DMA_CURR_DESC\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_DMA_DESC1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH0_RD_DMA_CUR_HOSTMEM_WRITE_PTR\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH0_RD_DMA_HOSTMEM_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_MIIM_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_MIIM_READ_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_PCIE_IRQ_MASK0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CUR_HOSTMEM_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CUR_SBUS_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CUR_SBUSDMA_CONFIG_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CUR_SBUSDMA_CONFIG_OPCODE\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CUR_SBUSDMA_CONFIG_SBUS_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_OPCODE\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_SBUSDMA_ECCERR_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_SBUS_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SCHAN_ACK_DATA_BEAT_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SCHAN_MESSAGE0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM100\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM101\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM103\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM105\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM106\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM107\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM108\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM114\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM117\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM119\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM123\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM127\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM128\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM161\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM165\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM173\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM22\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM224\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM5\" no_";

const char *qax_b0_AccessObjects_7="wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM50\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM51\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM52\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM55\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM56\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM61\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM62\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM65\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM66\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM68\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM69\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM72\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM76\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM78\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM79\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM80\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM81\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM84\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM89\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM9\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM90\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM93\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM102\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM104\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM105\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM108\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM109\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM111\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM113\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM116\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM119\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM123\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM125\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM128\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM161\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM22\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM224\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM30\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM32\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM33\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM36\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM38\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM39\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM45\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM48\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM49\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM52\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM53\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM61\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM64\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM76\" no_wb=\"1\"/>\n\
        <reg na";

const char *qax_b0_AccessObjects_8="me=\"CMIC_LEDUP1_DATA_RAM78\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM79\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM9\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM93\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM103\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM105\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM110\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM111\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM112\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM116\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM120\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM123\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM126\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM128\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM189\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM197\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM209\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM217\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM22\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM224\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM32\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM39\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM40\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM44\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM47\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM53\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM57\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM60\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM61\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM62\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM64\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM71\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM72\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM73\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM77\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM79\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM81\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM88\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM9\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM94\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE13\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE14\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE16\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE17\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE18\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE19\" no_wb=\"1\"/>\n\
        <r";

const char *qax_b0_AccessObjects_9="eg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE20\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE21\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE9\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_13\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_14\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_16\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_17\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_18\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_19\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_20\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_21\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_22\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_24\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_25\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_26\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_27\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_28\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_29\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_30\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_31\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_32\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_9\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_PIPE_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_PIPE_COUNTERS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_GDDR_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_GDDR_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_GDDR_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_GDDR_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_GDDR_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_GDDR_BIST_LAST_READ_DAT";

const char *qax_b0_AccessObjects_10="A_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_GDDR_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_GDDR_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_MON_A_THERMAL_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_MON_B_THERMAL_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_MON_C_THERMAL_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_MON_D_THERMAL_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_SW_VERSION\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_TAP_CPU_INTERFACE_DATA_OUT\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_UPI_RES_RO\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_DBG_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_DBG_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_EFMS_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_REACHABILITY_CELLS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_REG_0197\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_TOTAL_CELLS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_REG_0124\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_TRANSMITTED_CONTROL_CELLS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_TRANSMITTED_RTP_CELLS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_REG_0101\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_REG_0102\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_REG_0103\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_REG_0104\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_INBAND_HEADER\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_INBAND_PAYLOAD_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_INBAND_PAYLOAD_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_CPU_DATA_CELL_A\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_CPU_DATA_CELL_B\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_CPU_DATA_CELL_C\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_CPU_DATA_CELL_D\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_FDR_OVERFLOWS_AND_FIFOS_STATUSES_FDRA\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_FDR_OVERFLOWS_AND_FIFOS_STATUSES_FDR_B\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_016B\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_017E\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_0191\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_01A4\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_01B7\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_01CA\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_01DD\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_01F0\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_0224\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_0226\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_0244\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_0256\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_LOAD_BALANCING_SWITCH_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_FMAL_STATISTICS_OUTPUT\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_FMAL_STATISTICS_OUTPUT_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_KPCS_RX_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_LEAKY_BUCKET\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_RSF_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_IQM_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_MMU_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_DBG_LAST_KEY_A\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_DBG_LAST_KEY_B\" no_wb";

const char *qax_b0_AccessObjects_11="=\"1\"/>\n\
        <reg name=\"IHB_DBG_LAST_KEY_C\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_DBG_LAST_KEY_D\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_DIAGNOSTICS_LOOKUP_RESULT\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_LOOKUP_REPLY\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_REG_00FF\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LINK_LAYER_LOOKUP_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LL_MIRROR_VID_01\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LL_MIRROR_VID_23\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LL_MIRROR_VID_45\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LLR_FIFO_P_14_PIPE_FIXED_DELAY\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LLR_FIFO_P_14_PIPE_SKIP_ENTRY\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LSR_ACTION_PROFILE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LSR_ELSP_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LSR_P2P_SERVICE_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MAC_LAYER_TRAP_ARP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MAC_LAYER_TRAP_DHCP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MAC_LAYER_TRAP_ICMP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MAC_LAYER_TRAP_IGMP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MAP_NEXT_PROTOCOL_TO_FWD_CODE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MAP_VRID_TO_IP_VERSION\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MEF_L_2_CP_DROP_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MEF_L_2_CP_PEER_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MEF_L_2_CP_TRANSPARENT_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_METER_TRAFFIC_CLASS_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_ACTION_PROFILES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_EXP_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_LABEL_PROCEDURE_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_LABEL_RANGE_BASE_LIF\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_LABEL_RANGE_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_LABEL_RANGE_LOW\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_LABEL_TERMINATION_ERROR_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_SPECIAL_LABEL_PROFILE_TABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_SPECIAL_LABELS_TO_TERMINATE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MY_ARP_IP_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MY_ARP_IP_2\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MY_B_MAC_LSB_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MY_B_MAC_MC\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MY_B_MAC_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MY_MAC\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MY_TRILL_NICKNAME\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_BFD_MISCONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_BFD_OVER_IP_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_BFD_YOUR_DISCR_TO_LIF_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_COUNTER_DISABLE_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_COUNTER_INCREMENT_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_COUNTER_IN_RANGE_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_COUNTER_NOT_IN_RANGE_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_COUNTER_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_DEFAULT_ACC_MEP_PROFILES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_DEFAULT_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_DEFAULT_MP_TYPE_VECTOR\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_ETHERNET_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_IDENTIFICATION_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_IN_LIF_PROFILE_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_MP_TYPE_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_PACKET_INJECTED_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_PDU_DS_TO_PCP_0\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_PDU_DS_TO_PCP_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_PDU_DS_TO_PCP_2\" ";

const char *qax_b0_AccessObjects_12="no_wb=\"1\"/>\n\
        <reg name=\"IHP_OEMA_LKP_DISABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OEMB_LKP_DISABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PAR_ERR_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PBP_ACTION_PROFILES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PBP_TE_BVID_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PCP_DECODING_TABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PFC_IS_ETHERNET\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PFC_IS_IPV4\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PFC_IS_IPV6\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PFC_IS_MPLS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PFC_IS_TRILL\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PFC_IS_UD\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PROGRAM_ILLEGEL_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PROTOCOL_TRAPS_PROGRAM_SELECT\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RCVD_PACKET_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_REG_00A3\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_REG_010C\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_REG_010D\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_MIRROR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_MTCP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_0\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_0_S\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_0_T\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_1_S\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_1_T\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_2\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_2_S\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_2_T\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_3\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_3_S\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_3_T\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_4\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_4_S\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_4_T\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_SPARE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_SPARE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_SPARE_2\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_SPARE_3\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RFC_6374_FLAGS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RPF_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_SA_LOOKUP_RESULT_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_SERVICE_TYPE_VALUES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_SHARED_BFID\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_SYNC_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TCP_ACTION_PROFILES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TM_FORWARDING_OFFSET_INDEX_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TPID_ADDITIONAL_VALUES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TRAFFIC_CLASS_L_4_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TRAFFIC_CLASS_L_4_RANGE_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TRAFFIC_CLASS_TO_USER_PRIORITY\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TRILL_DEFAULT_VSI\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TT_LIF_BANK_CONTETION_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_UDP_ACTION_PROFILES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_UNDEF_PROGRAM_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASK_PROFILE_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASKS_BASE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASKS_KEY_A\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASKS_KEY_B\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASKS_KEY_C\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASKS_";

const char *qax_b0_AccessObjects_13="RESULT_A\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASKS_RESULT_B\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASKS_RESULT_C\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_PROFILE_TO_VSI_ASSIGNMENT_MODE_TABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_PROFILE_TO_VSI_TABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VT_LIF_BANK_CONTETION_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_FEC_POINTER_PREFIX\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_FIFOS_SKIP_ENTRY\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_FLOW_ID_PREFIX\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_GENERAL_CONFIGS_0\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_GENERAL_CONFIGS_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_INNER_ETHERNET_TERMINATION_ACTION\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MAP_0_DSCP_EXP_INDEX\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MAP_1_DSCP_EXP_INDEX\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MPLS_DUMMY_LIF\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MPLS_ENH_DUMMY_LIF_TERMINATION_PROFILE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MPLS_ENH_EXCLUDE_SPECIAL_LABEL_BIT_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MPLS_ILLEGAL_LABEL_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MPLS_ILLEGAL_RSRVD_LABEL_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MPLS_LABEL_RANGE_PROFILE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MPLS_TERMINATE_FIRST_LABEL_BIT_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAPS_ENCOUNTERED\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_0\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_10\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_2\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_3\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_4\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_5\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_6\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_8\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_9\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_ERR_1B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_ERR_2B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_INTERRUPT_REGISTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ENABLE_INTERLAKEN\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ERROR_INITIATION_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_GLOBAL_MEM_OPTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_GTIMER_TRIGGER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_FC_OOB_CONF\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_GEN_CREDITS_BURST_FROM_SERDES\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_INVERT_POLARITY_SIGNALS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_OVER_FABRIC\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_REVERT_SERDES_DATA_ORDER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_RX_0_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_RX_1_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_RX_RETRANS_FSM_CLKS_IN_STATE_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_RX_RETRANS_FSM_ENTER_STATE_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_RX_RETRANS_FSM_STATE_TO_MONITOR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_RX_RETRANSMIT_DEBU";

const char *qax_b0_AccessObjects_14="G_INFORMATION\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_TX_0_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_TX_1_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_TX_CONF\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_COMMAND_DATA_INCREMENT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_COMMAND_WIDE_MEM\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_WR_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INTERRUPT_MASK_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_PAR_ERR_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_MIRROR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_MTCP\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_0\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_0_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_0_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_1\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_1_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_1_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_2_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_2_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_3_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_3_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_4\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_4_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_4_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_SPARE_0\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_SPARE_1\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_SPARE_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_SPARE_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESET_WRAP_WITHOUT_ILKN_PORTS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RX_BYTES_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RX_ERR_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RX_FRAMELOCK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RX_ILKN_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RX_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TRANSMIT_RETRANSMIT_DEBUG\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TX_BYTES_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TX_ERR_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TX_ILKN_0_FLUSHED_PACKETS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TX_ILKN_1_FLUSHED_PACKETS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TX_ILKN_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TX_ILKN_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TX_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_ERR_1B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_ERR_2B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <";

const char *qax_b0_AccessObjects_15="reg name=\"ILKN_PML_ECC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_INTERRUPT_REGISTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ENABLE_INTERLAKEN\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ERROR_INITIATION_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_GLOBAL_MEM_OPTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_GTIMER_TRIGGER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_FC_OOB_CONF\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_GEN_CREDITS_BURST_FROM_SERDES\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_INVERT_POLARITY_SIGNALS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_OVER_FABRIC\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_REVERT_SERDES_DATA_ORDER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_RX_0_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_RX_1_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_RX_RETRANS_FSM_CLKS_IN_STATE_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_RX_RETRANS_FSM_ENTER_STATE_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_RX_RETRANS_FSM_STATE_TO_MONITOR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_RX_RETRANSMIT_DEBUG_INFORMATION\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_TX_0_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_TX_1_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_TX_CONF\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_COMMAND_DATA_INCREMENT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_COMMAND_WIDE_MEM\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_WR_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INTERRUPT_MASK_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_PAR_ERR_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_MIRROR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_MTCP\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_0\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_0_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_0_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_1\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_1_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_1_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_2_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_2_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_3_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_3_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_4\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_4_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_4_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_SPARE_0\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_SPARE_1\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_SPARE_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_SPARE_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESET_WRAP_WITHOUT_ILKN_PORTS\" no_wb=\"1\"/>\n\
       ";

const char *qax_b0_AccessObjects_16=" <reg name=\"ILKN_PML_RX_BYTES_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RX_ERR_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RX_FRAMELOCK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RX_ILKN_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RX_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TRANSMIT_RETRANSMIT_DEBUG\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TX_BYTES_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TX_ERR_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TX_ILKN_0_FLUSHED_PACKETS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TX_ILKN_1_FLUSHED_PACKETS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TX_ILKN_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TX_ILKN_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TX_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_ALIGN\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_BADCTL_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_BADCTL_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CAL_RD\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CDR_CNT_FILL\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CDR_CNT_FILL_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CDR_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CRC_32_CNT_FILL\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CRC_32_CNT_FILL_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CRC_32_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CRC_32_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DAT_AFIFO_CORR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DAT_AFIFO_CORR_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DAT_AFIFO_OFLW_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DAT_AFIFO_OFLW_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DAT_AFIFO_UNCORR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DAT_AFIFO_UNCORR_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_OBS_0\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_OBS_1\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_OBS_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_OBS_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DSKW_FIFO_CORR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DSKW_FIFO_CORR_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DSKW_FIFO_UNCORR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DSKW_FIFO_UNCORR_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_EXT_INT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_EXT_INT_2_ND\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INFO\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INFO_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INFO_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INT_2_ND\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_MF_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_MF_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_PIPE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_SCRAM_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_SCRAM_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_FILL\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_PARITY\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_RD_BYTE_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_RD_BYTE_LOW\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_RD_ERR_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_RD_ERR_LOW\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_RD_FLAG\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_RD_PARITY\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX";

const char *qax_b0_AccessObjects_17="_STATS_RD_PKT_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_RD_PKT_LOW\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_WT_BYTE_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_WT_PKT_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATUS_MSG\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATUS_MSG_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_WRD_SYNC\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_WRD_SYNC_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_WRD_SYNC_CHG\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_WRD_SYNC_CHG_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_WRD_SYNC_CNT_FILL\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_WRD_SYNC_CNT_FILL_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CAL_RD\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_CORR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_CORR_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_OFLW_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_OFLW_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_UFLW_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_UFLW_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_UNCORR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_UNCORR_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_OBS_0\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_OBS_1\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_OBS_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_OBS_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INFO\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INFO_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INFO_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INT_2_ND\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_MSG\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_MSG_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_PIPE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_RATE_0\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_FILL\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_PARITY\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_BYTE_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_BYTE_LOW\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_ERR_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_ERR_LOW\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_FLAG\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_PARITY\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_PKT_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_PKT_LOW\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_WT_BYTE_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_WT_PKT_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ACTIVE_PUSH_QUEUE_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ACTIVE_QUEUE_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_AUTO_CREDIT_MECHANISM_FIRST_QUEUE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_AUTO_CREDIT_MECHANISM_LAST_QUEUE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_AUTO_CREDIT_MECHANISM_RATE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_BFMC_CLASS_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_BFMC_SHAPER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CAPTURE_QUEUE_DESCRIPTOR\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CAPTURE_QUEUE_DESCRIPTOR_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_BALANCE_RESOLUTION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_FABRIC_LATENCY_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_FABRIC_LATENCY_COUNTER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_OVERFLOW_QUEUE_NUM\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_VALUE_SE";

const char *qax_b0_AccessObjects_18="LECT_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_WATCHDOG_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_WATCHDOG_CURRENT_TIME\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CR_FLW_ID_VERIFY_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CR_FLW_ID_VERIFY_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CR_FLW_ID_VERIFY_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CR_WD_BOTTOM_Q\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CRWD_EVENT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CR_WD_TOP_Q\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DELETED_CREDIT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DEL_QUEUE_NUMBER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DEQ_CMD_BYTE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DEQ_CMD_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DEQ_CMD_TIMEOUT_QUEUE_NUM\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DEQ_COMMAND_CREDIT_ADJUST\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DEQ_COMMAND_TIMEOUT_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_BYTES_CNT_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_BYTES_CNT_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_BYTES_CNT_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_BYTES_CNT_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_BYTES_CNT_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_BYTES_CNT_5\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_DEPTH_CONFIG_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_DEPTH_CONFIG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_DEPTH_CONFIG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_DEPTH_CONFIG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_DEPTH_CONFIG_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_DEPTH_CONFIG_5\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_EIR_FC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_ID_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_MAX_OCCUPANCY_HP\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_MAX_OCCUPANCY_LP\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_QUEUE_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_SCHEDULING_CONFIG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_SCHEDULING_CONFIG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_SCHEDULING_CONFIG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_STATUS_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_STATUS_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_STATUS_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_STATUS_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_STATUS_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_STATUS_5\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_ERR_1B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_ERR_2B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_INTERRUPT_REGISTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_BYTE_FLOW_CONTROL_TH_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_BYTE_FLOW_CONTROL_TH_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_BYTE_FLOW_CONTROL_TH_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_BYTE_FLOW_CONTROL_TH_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_BYTE_FLOW_CONTROL_TH_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_CREDIT_REJECT_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_CREDIT_REJECT_FLOW_CONTROL_TH_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_CREDIT_REJECT_FLOW_CONTROL_TH_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_CREDIT_REJECT_FLOW_CONTROL_TH_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_CREDIT_REJECT_FLOW_CONTROL_TH_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_CREDIT_REJECT_FLOW_CONTROL_TH_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_REJ_STATUS\" no_wb=\"1\"/>\n\
  ";

const char *qax_b0_AccessObjects_19="      <reg name=\"IPS_EMPTY_DQCQ_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ENQ_BLOCK_OVERFLOW_QNUM\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ERROR_INITIATION_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FCR_CREDIT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FLOW_CONTROL_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FLOW_CONTROL_COUNT_SELECT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FLOW_CONTROL_INDICATION_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FLOW_CONTROL_INDICATION_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FLOW_STATUS_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FLOW_STATUS_FILTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_CLASS_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_CREDIT_CNT_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_CREDIT_CNT_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_CREDIT_CNT_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_CREDIT_COUNTER_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_CREDIT_FLOW_CONTROL_THRESHOLD_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_CREDIT_FLOW_CONTROL_THRESHOLD_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_DQCQ_FLOW_CONTROL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_RETURN_CREDIT_BFMC\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_RETURN_CREDIT_GFMC\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_SHAPER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_TOP_MAX_BURST_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMS_DELAY_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMS_DELAY_COUNTER_CONFIGS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMS_FLOW_STATUS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMS_FSM_STAMP_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMS_MAX_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMS_PARAMETERS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSM_ARBITER_SN\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSM_ON_MESSAGE_SHAPER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSMRQ_DELAY_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSMRQ_DELAY_COUNTER_CONFIGS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSMRQ_FLOW_STATUS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSMRQ_MAX_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSMRQ_REQ_QUEUES\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSMRQ_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GFMC_SHAPER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_CREDIT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_DQCQ_MAP_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_DQCQ_MAP_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_FLOW_STATUS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_GENERAL_CFG_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_IQM_REPORT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_MEM_OPTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GTIMER_TRIGGER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INDIRECT_COMMAND_DATA_INCREMENT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INDIRECT_COMMAND_WIDE_MEM\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INGRESS_SHAPE_DEQ_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INGRESS_SHAPE_SCHEDULER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INS_CREDIT_FABRIC_LATENCY_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INS_FMS_DELAY_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INS_FSMRQ_DELAY_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INTERDIGITATED_MODE\" no_wb=\"1\"/>\n\
";

const char *qax_b0_AccessObjects_20="        <reg name=\"IPS_INTERRUPT_MASK_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INT_LP_DQCQ_FC_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INT_LP_DQCQ_FC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IPS_CREDIT_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IPS_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IPS_REG_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IPS_REG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IPS_REG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IPS_REG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IPT_FLOW_CONTROL_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IQM_NRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IQM_REPORT_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IS_CREDIT_FLOW_CONTROL_THRESHOLD\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_LOST_CREDIT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_LOST_CREDIT_QUEUE_NUMBER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MANUAL_QUEUE_OPERATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MANUAL_QUEUE_OPERATION_QUEUE_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MASKED_IQM_EVENT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_ACTIVE_QUEUE_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_CR_BAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_CR_BAL_QUEUE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_DEQ_COMMAND_CREDIT_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_DEQ_COMMAND_CREDIT_CONFIG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_DEQ_COMMAND_CREDIT_SELECTION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_DEQ_COMMAND_DQCQ_BASED_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_DQCQ_QUEUE_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_FSMRQ_REQ_QUEUES\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_PORT_QUEUE_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MIN_CR_BAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MIN_CR_BAL_QUEUE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ONE_PACKET_DEQ_LIMIT_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ONE_PKT_DEQ_DISABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ONE_PKT_DEQ_LIMIT_CONFIG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ONE_PKT_DEQ_LIMIT_CONFIG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ONE_PKT_DEQ_LIMIT_QUEUE_TYPE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_OPDL_HP_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_OPDL_LP_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_OPDL_REJ_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_OVERFLOW_DQCQ_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_PROGRAMMABLE_IQM_REPORT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_PUSH_QUEUE_TYPES_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_QTYPE_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_QUEUE_NUM_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_QUEUE_NUM_FILTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_REJ_CREDITS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RESERVED_MIRROR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RESERVED_MTCP\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RESERVED_SPARE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RESERVED_SPARE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RESERVED_SPARE_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RESERVED_SPARE_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RETURNED_CREDIT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_STORED_CREDITS_USAGE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_SYSTEM_RED_AGING_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_CREDIT_ARBITER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_CREDIT_ARBITER_DEBUG\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_CREDIT_ARBITER_DROPS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_CREDIT_ARBITER_EIR_REJECT\" no_wb=\"1\"/>\n\
       ";

const char *qax_b0_AccessObjects_21=" <reg name=\"IPST_CREDIT_ARBITER_IPS_0_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_CREDIT_ARBITER_IPS_1_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_CREDIT_CONFIG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_CREDIT_MSG_ERROR\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_AVERAGE\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_HIST_BIN_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_HIST_BIN_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_HIST_BIN_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_HIST_BIN_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_HIST_BIN_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_HIST_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_HIST_VALID\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_MIN_MAX\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_AVERAGE\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_HIST_BIN_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_HIST_BIN_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_HIST_BIN_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_HIST_BIN_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_HIST_BIN_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_HIST_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_HIST_VALID\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_MIN_MAX\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_CONFIG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_LATENCY_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_LATENCY_FSM_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_LATENCY_FSM_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_LATENCY_FSM_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_LATENCY_STATUS_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_LATENCY_STATUS_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_ERR_1B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_ERR_2B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_INTERRUPT_REGISTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_EIR_CREDIT_ARBITER_DROPS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ERROR_INITIATION_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FCT_NRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FMC_IPS_WFQ_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FMC_TOP_SHAPER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_ARBITER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_GEN_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_GEN_CONFIG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_GEN_CONFIG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_GEN_CONFIG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_GEN_CONFIG_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_GEN_CONFIG_5\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_GEN_CONFIG_6\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_IPS_0_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_IPS_1_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GLOBAL_FMC_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GLOBAL_FMC_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GLOBAL_ISP_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GLOBAL_ISP_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GLOBAL_MEM_OPTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GTIMER_TRIGGER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_TIME_IN_NORM\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_TIME_IN_SLOW\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_I";

const char *qax_b0_AccessObjects_22="NDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INDIRECT_COMMAND_DATA_INCREMENT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INDIRECT_COMMAND_WIDE_MEM\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INTERRUPT_MASK_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_IRR_FLOW_CONTROL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_MIRROR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_MTCP\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_0_S\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_0_T\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_1_S\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_1_T\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_2_S\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_2_T\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_3_S\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_3_T\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_4_S\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_4_T\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_SPARE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_SPARE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_SPARE_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_SPARE_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ARAD_PACKETS_FORMAT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_BIG_LAT_PKTS_CNTR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CFG_BYTE_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CFG_BYTE_CNT_SRC_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CFG_EVENT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CFG_EVENT_CNT_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CLOS_COMMON_SHAPERS_FC_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_CONTORL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_ETHER_TYPE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_EXTERNAL_PP_SAMPLING_DATA_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_FTMH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_FTMH_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_FTMH_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_FTMH_DSP_EXT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_FTMH_LB_EXT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_FTMH_STACK_EXT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_GENERATED_PACKET_ACTUAL_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_INGRESS_VLAN_EDIT_CMD_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_MAC_SA\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_PDU\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_PDU_CN_TAG\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_PDU_CPID_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_PPH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_PPHFHEI\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_PPH_INLIF\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_PPH_VSI\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_COMMON_SHAPERS_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_COMMON_SHAPERS_DCR_FACTOR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_COMMON_SHAPERS_DECIDE_ON_EOBST\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_COMMON_SHAPERS_DELAY\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_COMMON_SHAPERS_MAX_CREDIT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_COMMON_SH_DELAY_JITTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CPU_D_BUFF_DELETE_CONTRO";

const char *qax_b0_AccessObjects_23="L\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CPU_D_BUFF_RELEASE_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CPU_DEL_BUFF_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CPU_REL_BUFF_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_BUFF_FIFO_FULL_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_DEL_BUFF_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_DELETED_BUFFERS_FIFO_HEAD\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_DELETED_BUFFERS_FIFO_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERROR_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERROR_D_BUFF_DELETE_CONFIGS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_RATE_CONFIGURATION_REGISTER_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_RATE_CONFIGURATION_REGISTER_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_RATE_WEIGHT_DEBUG\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_WEIGHT_CONFIGURATION_REGISTER_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_WEIGHT_CONFIGURATION_REGISTER_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRPS_LATENCY_PTR_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DATA_QUEUE_EGQ_THRESHOLD\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DEBUG_CONTROLS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DELETED_CNM_PKTS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DELETED_LAT_PKTS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DESTINATION_ID_FORMAT_TO_FABRIC\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_0_DQCQ_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_0_EIR_CRDT_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_0_MAX_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_0_MC_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_0_START\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_1_DQCQ_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_1_EIR_CRDT_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_1_MAX_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_1_MC_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_1_START\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DTQ_0_DQCF_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DTQ_1_DQCF_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DTQ_DQCF_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DTQ_MAX_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DTQ_START\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DTQ_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_ERR_1B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_ERR_2B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_INTERRUPT_REGISTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_0_PKT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_0_TXQ_RD_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_0_TXQ_WR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_1_PKT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_1_TXQ_RD_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_1_TXQ_WR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_2_DQCF_FC_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_SKIP_ADDRESS_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_TX_IRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ENQ_0_PKT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ENQ_1_PKT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ERROR_INITIATION_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_0_PKT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_1_PKT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_CTRL_IRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_NUM_LINKS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_NUM_LINKS_STATUS_MAX_VAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_NUM_LI";

const char *qax_b0_AccessObjects_24="NKS_STATUS_MIN_VAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_QNUM_CNT_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_SKIP_ADDRESS_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_TXQ_RD_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_TXQ_WR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_MAX_OCC_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_MAX_OCC_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_MAX_OCC_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_MAX_OCC_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_MAX_OCC_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_MAX_OCC_5\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_STATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_STATE_STICKY\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FLIPPED_LAT_PKTS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FMC_FC_STATUS_VEC\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_BACKOFF_CS_WEIGHTS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_BACKOFF_MASK_LUT_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_BACKOFF_MASK_LUT_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_BACKOFF_MASK_LUT_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_BACKOFF_RANGE_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_BKFF_LEVEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_FLOW_CONTROL_TO_DTQ_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_LEAKY_BUCKET_CONFIGURATION_REGISTER_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_LEAKY_BUCKET_CONFIGURATION_REGISTER_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_LEAKY_BUCKET_CONFIGURATION_REGISTER_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_LKY_MAX_OC_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_DQCQ_MAP_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_DQCQ_MAP_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_FULL_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_FULL_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_MEM_OPTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_MINI_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_MINI_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_OCB_BUF_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_OCB_BUF_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_SYS_HEADER_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GTIMER_TRIGGER\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INDIRECT_COMMAND_DATA_INCREMENT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INDIRECT_COMMAND_WIDE_MEM\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INTERRUPT_MASK_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_2_IPS_FC_STATUS_VEC\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_2_IPS_FC_STATUS_VEC_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_ENABLES\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_EOB_FDT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_FC_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_FC_CNT_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_FMC_IPS_FC_MAP_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_FMC_IPS_FC_MAP_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_INTRNL_FMC_FC_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_0_DTQ_WRAP_BURST_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_1_DTQ_WRAP_BURST_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_CLOS_SHAPERS_FC_MASK\" no_wb=\"1\"/>\n\
        <r";

const char *qax_b0_AccessObjects_25="eg name=\"IPT_IQM_DQCF_STOP_ONLY_AT_EOB\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_DTQ_2_DQCF_FC_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_LAST_SCH_BUFFER\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_MC_TRAFFIC_JITTER_SHAPER_10\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_MC_TRAFFIC_JITTER_SHAPER_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_MC_TRAFFIC_JITTER_SHAPER_9\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_MESH_SHAPERS_FC_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPER_10_SLOW_START_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPER_10_SLOW_START_DELAY\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPER_4_SLOW_START_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPER_4_SLOW_START_DELAY\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPER_9_SLOW_START_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPER_9_SLOW_START_DELAY\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPERS_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPERS_DCR_FACTOR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPERS_DECIDE_ON_EOBST\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPERS_DELAY\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPERS_MAX_CREDIT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SLOW_START_CFG_TIMER_PERIOD\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_TX_IRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_TX_NIRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_WFQ_DEFAULT_PKT_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_WFQ_MASK_RD_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_WFQ_WEIGHTS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IS_FULL_PKT_SNOOP_MIRROR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MAPPING_QUEUE_TYPE_TO_MIRROR_PACKET\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MAPPING_QUEUE_TYPE_TO_SNOOP_PACKET\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MAPPING_QUEUE_TYPE_TO_TDM_PACKET\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MAX_LATENCY_1588_PKT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MAX_LATENCY_CRPS_FIFOS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MESH_COMMON_SHAPERS_FC_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MIX_MOP_DESC_CNTXTS_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MIX_MOP_DESC_CNTXTS_START\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MIX_MOP_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MIX_OCB_REQ_CNTXTS_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MIX_OCB_REQ_CNTXTS_START\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MIX_OCB_RET_DATA_CNTXTS_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MIX_OCB_RET_DATA_CNTXTS_START\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MMU_TXI_IRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_OCB_MOP_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_OCB_TXI_IRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ONE_PLUS_ONE_PORT_PROTECTION\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_PACKET_LATENCY_FORMAT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_PACKET_LATENCY_MEASURE_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_PAR_ERR_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_PKT_LST_RD_DBUFF\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_PRIORITIZER_WFQ_CFGS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_QNUM_CNT_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_RESERVED_MIRROR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_RESERVED_MTCP\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_RESERVED_SPARE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_RESERVED_SPARE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_RESERVED_SPARE_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_RESERVED_SPARE_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_SCHEDULING_GENERAL_CONFIGS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_STAMPING_FABRIC_HEADER_ENABLE\" n";

const char *qax_b0_AccessObjects_26="o_wb=\"1\"/>\n\
        <reg name=\"IPT_STAMPING_FTMH_OUTLIF_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_STAMPING_USR_DEF_OUTLIF_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_BDB_DYN_SIZE_RJCT_TH_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_BURST_SETTINGS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_CNI_PACKET_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_CNM_PACKET_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_CP_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_CP_QUEUES_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DEQ_INTERNAL_SETTING\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DEQUEUE_BYTE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DEQUEUE_DELETED_PACKET_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DEQUEUE_ISP_PACKET_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DEQUEUE_PACKET_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DRAM_BUFF_DYN_SIZE_RJCT_TH_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DRAM_DYN_SIZE_RJCT_TH_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DRAM_ELIGIBLE_RJCT_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DRAM_REJECT_STATE\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DYNAMIC_BDBS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DYNAMIC_BUFFER_BDS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DYNAMIC_BYTE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DYNAMIC_OCB_BUFFER_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DYN_REJECT_PACKET_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ECC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ECC_INTERRUPT_REGISTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ENQUEUE_BYTE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ENQUEUE_DISCARDED_PACKET_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ENQUEUE_PACKET_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ERROR_INITIATION_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FLOW_CONTROL_CONFIGURATION_FULL_MC_D_BS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FLOW_CONTROL_CONFIGURATION_MINI_MC_D_BS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_BDB_MINIMUM_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_BDB_RANGE_VALUES\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_BDB_THRESHOLD\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_BD_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_FULL_MULTICAST_DBUFF_RANGE_VALUES\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_FULL_MULTICAST_DBUFFS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_FULL_MULTICAST_DBUFFS_MINIMUM_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_FULL_MULTICAST_DBUFF_THRESHOLD\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_MNMC_DBUFF_RANGE_VALUES\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_MNMC_DBUFFS_MINIMUM_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_OCB_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_OCB_MINIMUM_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_OCB_RANGE_VALUES\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_OCB_THRESHOLD\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_U_MNMC_DBUFFS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_VOQ_DRAM_DYNAMIC_MINIMAL_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_VOQ_OCB_DYNAMIC_MINIMAL_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FR_OCB_PRM_SEL_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FR_RSRC_DYN_TH_SETTINGS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FULL_USER_COUNT_START_INDEX\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GENERAL_FLOW_CONTROL_CONFIGURATION_BDB\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GENERAL_FLOW_CONTROL_CONFIGURATION_OCB\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GENERA";

const char *qax_b0_AccessObjects_27="L_REJECT_CONFIGURATION_BD_BS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GENERAL_REJECT_CONFIGURATION_B_DS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GLBL_MIX_MAX_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GLOBAL_FLOW_CONTROL_STATE\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GLOBAL_GENERAL_CFG_4\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GLOBAL_MEM_OPTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GLOBAL_REJECT_STATE\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GLOBAL_RESOURCE_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GTIMER_TRIGGER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INDIRECT_COMMAND_DATA_INCREMENT\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INDIRECT_COMMAND_WIDE_MEM\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_FMQ_TC_0_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_FMQ_TC_1_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_FMQ_TC_2_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_FMQ_TC_3_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_VOQ_TC_0_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_VOQ_TC_1_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_VOQ_TC_2_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_VOQ_TC_3_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERNAL_FIFOS_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERRUPT_MASK_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_IQM_CNT_CMD_CONFIG_A\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_IQM_CNT_CMD_CONFIG_B\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_IQM_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_IQM_INIT\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_IRPP_CNT_CMD_CONFIG_A\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_IRPP_CNT_CMD_CONFIG_B\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_LST_PDM_READ_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_MIX_SHRD_POOL_0_RSRC_FC_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_MIX_SHRD_POOL_0_RSRC_RJCT_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_MIX_SHRD_POOL_1_RSRC_FC_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_MIX_SHRD_POOL_1_RSRC_RJCT_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCB_DYN_SIZE_RJCT_TH_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCB_SHRD_POOL_0_RSRC_FC_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCB_SHRD_POOL_0_RSRC_RJCT_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCB_SHRD_POOL_1_RSRC_FC_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCB_SHRD_POOL_1_RSRC_RJCT_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCCUPIED_BDB_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCCUPIED_BD_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCCUPIED_MNMC_DBUFFS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_PACKET_QUEUES_CATEGORIES\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_QDC_TAG_CTRL_DBG\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_FDT_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_IDR_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_IHP_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_OAMP_TX_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_IQM_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_IS_IQM_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_MESH_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01A4\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01A5\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01A6\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01A7\" no_wb=\"1\"/>\n\
   ";

const char *qax_b0_AccessObjects_28="     <reg name=\"MESH_TOPOLOGY_REG_01A8\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01A9\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01AA\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01AB\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01B4\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01C0\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ILKN_TX_GEN_LLFC_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_TXI_PIPE_0_NOT_READY\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_TXI_PIPE_1_NOT_READY\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_TXI_TDM_NOT_READY\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_LAST_RD_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_LAST_RD_BANK\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_LAST_RD_DBUFF_POINTER\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_RD_ADDR_FIFO_ALMOST_FULL_BANK\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_INTERRUPT_REGISTER_TWO\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_MASTER_JR_TO_AR_TRANSLATION_ERR_EVENT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_SLAVE_JR_TO_AR_TRANSLATION_ERR_EVENT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_ATTEMPT_TO_ACTIVATE_BAD_FLOW_PARAMS\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_DBG_DVS_RCI_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_DBG_SMP_MESSAGE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INCORRECT_STATUS_MESSAGE\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_LAST_FLOW_RESTART_EVENT\" no_wb=\"1\"/>\n\
        <reg name=\"TERR\" no_wb=\"1\"/>\n\
        <reg name=\"BRDC_FMAC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"BRDC_FSRD_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_I2CM_SMBUS_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DMU_PCU_IPROC_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCBROADCAST_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"GRFCS\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        ";

const char *qax_b0_AccessObjects_29="<reg name=\"IHP_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INFO\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_REVISION\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_MESH_INTERRUPTS\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"R64\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_HOSTMEM_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_HOSTMEM_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_HOSTMEM_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_IRR_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_DIAGNOSTICS\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_FC_ILKN\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
       ";

const char *qax_b0_AccessObjects_30=" <reg name=\"PPDB_A_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ESEM_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_GLEM_MANAGEMENT_UNIT_FAILURE\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_GLEM_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_CONTROL_CELL_FIFO_BUFFER\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_OCB_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_DIAGNOSTICS_READ_RESULT\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_FC_ILKN\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_REMOTE_MEP_EXACT_MATCH_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMA_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMB_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_REG_0169\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_SCL_SMP_MESSAGES\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_DIAGNOSTICS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_CFC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ILKN_0_MUB_TX_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ILKN_1_MUB_TX_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ILKN_2_MUB_TX_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ILKN_3_MUB_TX_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ILKN_4_MUB_TX_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ILKN_5_MUB_TX_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ILKN_TX_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_NIF_AF_FC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_NIF_MUB_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_OOB_RX_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CGM_DYN_TH_DEBUG\" no";

const char *qax_b0_AccessObjects_31="_wb=\"1\"/>\n\
        <reg name=\"CGM_CGM_MAP_TC_TO_SP\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CGM_MC_PD_TC_FC_TH\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_DB_SERVICE_POOL_MAXIMUM_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_GLOBAL_DB_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_GLOBAL_FLOW_CONTROL_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_GLOBAL_PD_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_MULTICAST_FLOW_CONTROL_PER_TC_THREHOSL\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_MULTICAST_RESERVED_RESOURCES\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_MULTICAST_RESERVED_RESOURCES_PER_CLASS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_PD_SERVICE_POOL_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_SERVICE_POOL_0_RESERVED_DATA_BUFFERS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_SERVICE_POOL_0_RESERVED_PACKET_DESCRIPTORS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_SERVICE_POOL_1_RESERVED_DATA_BUFFERS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_SERVICE_POOL_1_RESERVED_PACKET_DESCRIPTORS\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2ECC_DATA_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2ECC_DATA_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2ECC_MODULE_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2ECC_MODULE_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2E_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2EFC_DATA_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2EFC_DATA_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2EFC_MODULE_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2EFC_MODULE_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_ECC_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_ECC_FORCE_DOUBLE_BIT_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_MEM_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_PAUSE_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_PFC_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_RX_LSS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_RX_MAX_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_TX_CRC_CORRUPT_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_TX_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_TXFIFO_CELL_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_VERSION_ID\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_EEE_DURATION_TIMER_PULSE\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_ENABLE_REG\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_FAULT_LINK_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_MAC_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_MAC_RSV_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_MODE_REG\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_SBUS_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_XGXS0_CTRL_REG\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_XGXS_COUNTER_MODE\" no_wb=\"1\"/>\n\
        <reg name=\"CLP_REG_2022300\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_CH0_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_CH1_COS_CTRL_RX_0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_CH1_COS_CTRL_RX_1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_CH1_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_CH2_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_CH3_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_DMA_STAT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_DMA_STAT_CLR\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH0_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH0_RD_DMA_HOSTMEM_THRESHOLD\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH0_RD_DMA_OPCODE\" no_wb=\"1\"/>\n\
        <reg ";

const char *qax_b0_AccessObjects_32="name=\"CMIC_CMC0_FIFO_CH0_RD_DMA_SBUS_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH0_RD_DMA_STAT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH1_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH2_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH3_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_HOSTMEM_ADDR_REMAP_0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_HOSTMEM_ADDR_REMAP_1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_HOSTMEM_ADDR_REMAP_2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_HOSTMEM_ADDR_REMAP_3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_IRQ_STAT0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_IRQ_STAT2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_MIIM_PARAM\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_PCIE_IRQ_MASK2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_PCIE_IRQ_MASK3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_PCIE_IRQ_MASK4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_PCIE_IRQ_MASK5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_PCIE_IRQ_MASK6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CUR_SBUSDMA_CONFIG_HOSTMEM_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_HOSTMEM_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_ITER_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_SBUSDMA_DEBUG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_HOSTMEM_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_SBUS_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_HOSTMEM_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_OPCODE\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_SBUS_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_HOSTMEM_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_ITER_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_OPCODE\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_SBUSDMA_DEBUG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_SBUSDMA_ECCERR_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_SBUS_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH2_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH2_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH2_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SCHAN_MESSAGE7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SCHAN_MESSAGE8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_CH0_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_CH1_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_CH2_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_CH3_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_FIFO_CH0_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_FIFO_CH1_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_FIFO_CH2_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_FIFO_CH3_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg n";

const char *qax_b0_AccessObjects_33="ame=\"CMIC_CMC1_IRQ_STAT2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH0_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH0_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH0_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH1_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH1_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH2_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH2_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH2_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_CH0_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_CH1_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_CH2_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_CH3_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_FIFO_CH0_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_FIFO_CH1_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_FIFO_CH2_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_FIFO_CH3_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_IRQ_STAT2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH0_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH0_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH0_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH1_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH1_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH2_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH2_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH2_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_COMMON_STRAP_STATUS_0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_DEV_REV_ID\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_GP_DATA_IN\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_GP_INIT_VAL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_CLK_DIV\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_CLK_PARAMS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM30\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM31\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM32\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM33\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM34\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM35\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM36\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM37\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM38\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM39\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM40\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM41\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM42\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM43\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM44\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM45\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM46\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM47\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM48\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM49\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PORT_ORDER_REMAP_0_3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PORT_ORDER_REMAP_12_15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PORT_O";

const char *qax_b0_AccessObjects_34="RDER_REMAP_16_19\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PORT_ORDER_REMAP_20_23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PORT_ORDER_REMAP_4_7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PORT_ORDER_REMAP_8_11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM13\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM14\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM16\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM17\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM18\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM19\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM20\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM21\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM22\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM24\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM25\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM26\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM27\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM28\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM29\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM31\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM32\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM33\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM34\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM35\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM36\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM37\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM38\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM39\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM40\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM41\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM42\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM43\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM44\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM45\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM46\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM47\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM48\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM49\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM50\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM51\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM52\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM53\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM54\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM55\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM57\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM58\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM59\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM60\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM61\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM62\"";

const char *qax_b0_AccessObjects_35=" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM63\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM64\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM65\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM9\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_CLK_DIV\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_CLK_PARAMS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM80\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM81\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM82\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM83\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM84\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM85\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM86\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM87\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM88\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM89\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PORT_ORDER_REMAP_0_3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PORT_ORDER_REMAP_12_15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PORT_ORDER_REMAP_16_19\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PORT_ORDER_REMAP_20_23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PORT_ORDER_REMAP_4_7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PORT_ORDER_REMAP_8_11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM13\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM14\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM16\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM17\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM18\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM19\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM20\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM21\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM22\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM24\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM25\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM26\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM27\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM28\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM29\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM31\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM32\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM33\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM34\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM35\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM36\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM37\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM38\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM39\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRA";

const char *qax_b0_AccessObjects_36="M_RAM4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM40\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM41\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM42\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM43\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM44\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM45\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM46\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM47\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM48\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM49\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM50\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM51\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM52\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM53\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM54\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM55\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM57\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM58\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM59\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM60\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM61\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM62\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM63\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM64\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM65\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM9\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_CLK_DIV\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_CLK_PARAMS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PORT_ORDER_REMAP_0_3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PORT_ORDER_REMAP_12_15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PORT_ORDER_REMAP_16_19\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PORT_ORDER_REMAP_20_23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PORT_ORDER_REMAP_4_7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PORT_ORDER_REMAP_8_11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM13\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM14\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM16\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM17\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM18\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM19\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM20\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM21\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM22\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM24\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM25\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM26\" no_wb=\"1\"/>";

const char *qax_b0_AccessObjects_37="\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM27\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM28\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM29\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM31\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM32\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM33\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM34\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM35\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM36\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM37\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM38\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM39\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM40\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM41\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM42\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM43\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM44\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM45\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM46\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM47\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM48\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM49\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM50\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM51\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM52\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM53\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM54\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM55\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM57\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM58\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM59\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM60\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM61\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM62\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM63\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM64\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM65\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM9\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_CLR_SCAN_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_INT_SEL_MAP_0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_INT_SEL_MAP_1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_INT_SEL_MAP_2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_INT_SEL_MAP_3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_INT_SEL_MAP_4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_INT_SEL_MAP_5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_SCAN_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MISC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_PCIE_USERIF_PURGE_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_RATE_ADJUST_EXT_MDIO\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_RATE_ADJUST_INT_MDIO\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_RPE_IRQ_STAT2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_RXBUF_EPINTF_RELEASE_ALL_CREDITS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_0_7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_104_111\" no_wb=\"1\"/>\n\
        <";

const char *qax_b0_AccessObjects_38="reg name=\"CMIC_SBUS_RING_MAP_112_119\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_120_127\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_16_23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_24_31\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_32_39\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_40_47\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_48_55\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_56_63\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_64_71\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_72_79\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_80_87\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_8_15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_88_95\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_96_103\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_TIMEOUT\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_CNT_SRC_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_CNT_SRC_GROUP_SIZES\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_DO_NOT_COUNT_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_GENERAL_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_INIT_ON\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_PREFETCH_TIMER_PERIOD_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_PREFETCH_TIMERS_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_THRESHOLDS_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_EGQ_0_OFFSET_BMAP_A\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_IQM_0_OFFSET_BMAP_A\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_IRPP_0_OFFSET_BMAP_A\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_IRPP_0_OFFSET_BMAP_B\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg";

const char *qax_b0_AccessObjects_39=" name=\"DRCA_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DPRC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DQ_BYTE_1_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_MR_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_MR_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_MR_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_SPECIAL_FEATURES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DPRC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
    ";

const char *qax_b0_AccessObjects_40="    <reg name=\"DRCB_DQ_BYTE_1_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_MR_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_MR_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_MR_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_SPECIAL_FEATURES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DPRC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DQ_BYTE_1_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
 ";

const char *qax_b0_AccessObjects_41="       <reg name=\"DRCC_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_MR_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_MR_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_MR_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_SPECIAL_FEATURES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DPRC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DQ_BYTE_1_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_MR_0\" n";

const char *qax_b0_AccessObjects_42="o_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_MR_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_MR_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_SPECIAL_FEATURES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DPRC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DQ_BYTE_1_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_MR_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_MR_2\" no_wb=";

const char *qax_b0_AccessObjects_43="\"1\"/>\n\
        <reg name=\"DRCE_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_MR_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_SPECIAL_FEATURES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DPRC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DQ_BYTE_1_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_MR_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_MR_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_MR_5\" no_wb=\"1\"";

const char *qax_b0_AccessObjects_44="/>\n\
        <reg name=\"DRCF_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_SPECIAL_FEATURES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DPRC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DQ_BYTE_1_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_MR_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_MR_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_MR_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_SPECIAL_FEATURES\" no_w";

const char *qax_b0_AccessObjects_45="b=\"1\"/>\n\
        <reg name=\"DRCG_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DPRC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DQ_BYTE_1_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_MR_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_MR_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_MR_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_SPECIAL_FEATURES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_ECC";

const char *qax_b0_AccessObjects_46="_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_REG_0087\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_BLOCKS_SBUS_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_BLOCKS_SOFT_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_CM_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_CORE_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_ECIC_BLOCKS_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_FAB_0_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_FAB_0_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_FAB_1_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_FAB_1_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_FIFO_DMA_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_ADDR_TRANS_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_DQCQ_MAP_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_DRAM_NUMBER_SWAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_FULL_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_FULL_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_GENERAL_CFG_4\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_MINI_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_MINI_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_OCB_BANK_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_OCB_BUF_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_OCB_BUF_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_PP_1\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_PP_2\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_PP_5\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_PP_6\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_PP_8\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GP_STATUS_5\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_NIF_PMH_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_NIF_PML_0_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_NIF_PML_1_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_OGER_1001\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_OGER_1002\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_OGER_1004\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_OGER_1006\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_OGER_1007\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PMH_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PML_0_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PML_1_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_POWERUP_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_MON_A_CONTROL_REG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_MO";

const char *qax_b0_AccessObjects_47="N_B_CONTROL_REG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_MON_C_CONTROL_REG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_MON_D_CONTROL_REG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_REG_01AE\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_ROV_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_SELECT_OUTPUT_OF_SYNCHRONOUS_ETHERNET_PADS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_SYNCE_MASTER_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_SYNCE_SLAVE_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_TEST_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_UC_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_UC_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_VERSION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ESEM_GENERAL_EM_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ESEM_MANAGEMENT_UNIT_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ESEM_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ESEM_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_GLEM_MANAGEMENT_UNIT_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_GLEM_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_GLEM_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_XOR_INIT_DONE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_ACCEPTABLE_FRAME_TYPE_TABLE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_ACTION_PROFILE_1\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_ACTION_PROFILE_2\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_CFG_BUG_FIX_CHICKEN_BITS_REG_1\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_CONTEXT_FIFO_THRESHOLD_VALUES\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_DBG_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_DELETE_FIFO_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_DELETE_FIFO_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_EGQ_BLOCK_INIT_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_EGRESS_PORT_PRIORITY_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_EGRESS_QUEUES_EMPTY\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_EGRESS_REPLICATION_GENERAL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_EGRESS_SHAPER_CALENDARS_ARBITRATION_CYCLE_LENGTH\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_EGRESS_SHAPER_ENABLE_SETTINGS\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_ETHERNET_TYPES\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_FQP_2_PQP_RDY\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GENERAL_RQP_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GENERAL_RQP_DEBUG_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GLOBAL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GLOBAL_PP_2\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GLOBAL_PP_5\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GLOBAL_PP_8\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_IFC_IS_CHANNELIZED\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ";

const char *qax_b0_AccessObjects_48="_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_KEYA_DATA_BASE_PROFILE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_KEYB_DATA_BASE_PROFILE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_LAG_FILTER_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_MC_PRIORITY_LOOKUP_TABLE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_MULTICAST_OFFSET_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_NIF_FLOW_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_NRDY_TH_0_2\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_NRDY_TH_3_5\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_OUTRIF_MAX_VALUE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_PP_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_PQP_AND_FQP_CALENDER_SETTING\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_PRIVATE_VLAN_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_PS_MODE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_SYSTEM_HEADERS_FORMAT_CODE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_UNICAST_EGRESS_PACKET_HEADER_COMPENSATION_FOR_TYPE_A\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_UNICAST_EGRESS_PACKET_HEADER_COMPENSATION_FOR_TYPE_B\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_ACC_FRAME_TYPE_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_BUG_FIX_CHICKEN_BITS_REG_1\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_BUG_FIX_CHICKEN_BITS_REG_2\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_DC_OVERLAY\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_EEI_MAPPING_IS_REQUIRED\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_EES_ACTION_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_ENABLE_FILTERING_PER_FWD_CODE\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_GLEM_LKUP_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_GLEM_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_LINK_FIFOS_FIXED_LATENCY_SETTING\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_MAP_OUTLIF_PROFILE_TO_ORIENTATION\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_MTU_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_OUTLIF_MAPPING_IS_REQUIRED\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_PROTECTION_PATH_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_PROTECTION_PTR_MODE\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_SPLIT_HORIZON_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_SPLIT_HORIZON_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_STP_STATE_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_VSI_MEMBERSHIP_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_COUNTER_OUT_LIF_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_COUNTER_OUT_LIF_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_DBG_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_ECN_IP_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_ECN_MPLS_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_EEDB_OUTLIF_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_EGRESS_INTERFACE_NO_FRAGMENTATION_MODE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_ETPP_PIPE_LENGTH\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_FHEI_MPLS_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_PP_2\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_PP_5\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_PP_6\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_PP_8\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_HEADER_EDITING_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_IEEE_1588\" no_wb=\"1\"/>\n\
        <reg name";

const char *qax_b0_AccessObjects_49="=\"EPNI_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_IPV4_EXP_TO_TOS_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_IPV4_UNKNOWN_HEADER_CODE_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_IPV6_EXP_TO_TC_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_LINK_FILTER_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_MAPPING_RECYCLE_TRAFFICTO_INGRESS_PIPE\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_MIRR_AND_TRAP_FIFO_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_OUTRIF_MAX_VALUE\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_PMC_PARITY_EN\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_PP_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_REMARK_PROFILE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_TTL_DECREMENT_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_CONNECTIVITY_MAP_CHANGE_EVENT_REGISTERS\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_CONNECTIVITY_MAP_REGISTERS\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_CRMA_WATERMARKS\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_CRMB_WATERMARKS\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_EFMS_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_REG_01B8\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_FCT_ENABLER_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_FDA_EGQ_FABRIC_RCI\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_FDA_EGQ_PIPE_TO_FIFO_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_REG_0153\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_FDR_ENABLERS_REGISTER_1\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_FDR_ENABLERS_REGISTER_3\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_LINK_LEVEL_FLOW_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_LINK_UP_STATUS_FROM_FDRA_PRIMARY\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_LINK_UP_STATUS_FROM_FDRB_PRIMARY\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_FDR_DISCARD_COUNTER_A\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_FDR_DISCARD_COUNTER_B\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_011E\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_024A\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_0250\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_025C\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_0262\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_FDT_CONTEXTS_FABRIC_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_FDT_CONTEXTS_INTERLEAVING\" no_wb=\"1";

const char *qax_b0_AccessObjects_50="\"/>\n\
        <reg name=\"FDT_FDT_ENABLER_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_LINK_BITMAP_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_LOAD_BALANCING_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_ASYNC_FIFO_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_FMAL_GENERAL_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_FMAL_RX_GENERAL_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_FMAL_TX_COMMA_BURST_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_FPS_CONFIGURATION_RX_SYNC\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_GENERAL_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_LEAKY_BUCKET_CONTROL_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_LINK_LEVEL_FLOW_CONTROL_ENABLE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_LINK_TOPO_MODE_REG_0\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_LINK_TOPO_MODE_REG_2\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_RECEIVE_RESET_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_REG_0102\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_REG_0151\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_RSF_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_RES_CAL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_RES_CAL_STICKY_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_SRD_QUAD_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_SRD_QUAD_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_WC_UC_MEM_MASK_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_BUFFER_CHANGE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_DRAM_FIFO_RECYCLE_TIMEOUT_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_DRAM_REJECT_MULTICAST_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_DYNAMIC_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_FBC_BANK_IS_USED_BY_OCB\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_FBC_CACHE_POINTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_FBC_EXTERNAL_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_FBC_EXTERNAL_LIMITS\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_FBC_EXTERNAL_POINTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_FBC_RRG_POINTER_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_FULL_MULTICAST_AUTOGEN_PTR\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_ADDR_TRANS_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_DRAM_NUMBER_SWAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_FULL_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_FULL_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_MINI_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_MINI_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_OCB_BANK_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_";

const char *qax_b0_AccessObjects_51="GLOBAL_OCB_BUF_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_OCB_BUF_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_IQM_RETURNED_BUFFER\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_IRR_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_MINI_MULTICAST_AUTOGEN_PTR\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_OCB_BUFFER_FIFO_WATERMARK_REG\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_OCB_COMMITTED_MULTICAST_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_OCB_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_OCB_USE_SHAPER\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_OCCUPIED_DBUFF_THRESHOLD\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_PAUSE_PIPE_STATUS_BMP\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_REASSEMBLY_CONTEXT_PIPE_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_REASSEMBLY_TIMEOUT\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_SNOOP_MIRROR_IS_OCB_ELIGIBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_STATIC_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_WATERMARK_REG\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_COE_CFGS\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_CONSISTENT_HASHING_FORBIDDEN_TRAPS\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_CONSISTENT_HASHING_LB_KEY_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_CONSISTENT_HASHING_VARIABLES\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ECMP_LB_KEY_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_FER_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_GLOBAL_PP_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_GLOBAL_PP_8\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_INDIRECT_WR_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_IN_LIF_ORIENTATION_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_DIAGNOSTICS\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_DIAGNOSTICS_KEY\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_DIAGNOSTICS_READ_RESULT\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_GENERAL_EM_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_MANAGEMENT_UNIT_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_LAG_LB_KEY_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_LB_KEY_PARSER_LEAF_CONTEXT_PROFILE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_LBP_GENERAL_CONFIG_0\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_LBP_GENERAL_CONFIG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_OUT_LIF_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_OUT_RIF_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PACKET_HEADER_SIZE_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PMF_GENERAL\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PMF_PFC_ACL_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PMF_PFC_IS_ETH\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PMF_PFC_PS_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PPH_FHEI_EEI_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PPH_FHEI_FWD_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PPH_FHEI_IVE_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PPH_VSI_SOURCE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_REG_00FE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg n";

const char *qax_b0_AccessObjects_52="ame=\"IHB_RESERVED_SPARE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_ACTION_PROFILE_ACCEPTABLE_FRAME_TYPES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_ACTION_PROFILE_IEEE_1588\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_ACTION_PROFILE_SA_DROP_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_ACTION_PROFILE_SAME_INTERFACE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_ACTION_PROFILE_SA_NOT_FOUND_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_DBG_FLP_CONSISTENT_HASHING_PROGRAM\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_DE_TO_DP_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_DROP_PRECEDENCE_MAP_PCP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_FLP_GENERAL_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_GLOBAL_PP_2\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_GLOBAL_PP_5\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_GLOBAL_PP_6\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_GLOBAL_PP_8\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_IHP_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_INDIRECT_WR_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LEARNING_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_REJECT_ADMISSION\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_REJECT_CONFIGURATION_FULL_MC_D_BS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_REJECT_CONFIGURATION_MINI_MC_D_BS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_REJECT_CONFIGURATION_OCBS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_RESERVED_SPARE_2\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_RJCT_GLBL_TESTS_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_SRC_VSQ_GLBL_OCB_MAX_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_STE_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_STE_RJCT_TESTS_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_GLOBAL_FULL_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_GLOBAL_FULL_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_GLOBAL_GENERAL_CFG_4\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_GLOBAL_MINI_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_GLOBAL_MINI_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_GLOBAL_OCB_BUF_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_GLOBAL_OCB_BUF_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_IQMT_INIT\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_MEM_BANK_SELECT\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_RPT_PKTSIZE_COMPENSATION_SETTING\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_BLAME_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_CPU_CHANNEL_PIPE_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_DYNAMIC_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_INDIRECT_FORCE_BUBBLE\" no_wb=\"1";

const char *qax_b0_AccessObjects_53="\"/>\n\
        <reg name=\"IRE_OAMP_REASSEMBLY_CONTEXT_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_OLP_REASSEMBLY_CONTEXT_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_STATIC_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_TAG_SWAP_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_TDM_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_DYNAMIC_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_MIRROR_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_MULTICAST_FIFO_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_STATIC_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_UNICAST_FIFO_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_WATERMARK_REG\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_CONFIG_CFIFO\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_CONFIG_RFIFO\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_GLOBAL_EVENT\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_PD_ASSIST_DEBUG\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_CORE_CONFIGA\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_CORE_CONFIGB\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_CORE_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_CORE_MEM_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_DEBUG_CONFIGA\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_DEBUG_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_ECC_ERR_RD_TCM_A\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_ECC_ERR_RD_TCM_B_0\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_ECC_ERR_RD_TCM_B_1\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_ECC_ERR_WR_TCM_A\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_ECC_ERR_WR_TCM_B_0\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_ECC_ERR_WR_TCM_B_1\" no_wb=\"1\"/>\n\
        <reg name=\"MAC_PFC_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_FAP_DETECT_CTRL_CELLS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_INIT\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_MESH_TOPOLOGY\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_0117\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01C3\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_SYS_CONFIG_2\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_BANK_ACCESS_CONTROLLER_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_BANK_ACCESS_CONTROLLER_CONFIGURATIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_ECC_ERR_1B_MONITOR_MEM_MASK_1\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_ECC_ERR_2B_MONITOR_MEM_MASK_1\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_GENERAL_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_GLOBAL_ADDR_TRANS_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_GLOBAL_DRAM_NUMBER_SWAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_GLOBAL_FULL_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_GLOBAL_FULL_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_INDIRECT_COMMAND_ADDRESS\" no";

const char *qax_b0_AccessObjects_54="_wb=\"1\"/>\n\
        <reg name=\"MMU_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_PDC_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_GLBL_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INIT_SEQ_ON\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_MCDA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_MCDA_WRAP_INDEX\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_MCDB_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_MCDB_WRAP_INDEX\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_GLBL_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_INIT_SEQ_ON\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_MCDA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_MCDA_WRAP_INDEX\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_MCDB_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_MCDB_WRAP_INDEX\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_BIST_EVENTS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_EGQ_CORE_FOR_NIF_QMLF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_EGQ_PORT_FOR_HRF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_EGQ_PORT_FOR_NIF_PORT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ENABLE_INTERLAKEN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ENABLE_INTERLAKEN_HRF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_FC_ILKN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_FC_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_FC_RX_MUBITS_TO_CFC\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_FC_TX_GEN_LLFC_TO_PM\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_GLOBAL_GENERAL_CFG_4\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_HRF_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_HRF_RX_CONTROLLER_MAX_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ILKN_RX_TDM_AND_DATA_TRAFFIC_ON_SAME_HRF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ILKN_TX_RETRANSMIT_CONFIG_HRF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_LAST_RECEIVED_CONTROLS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_LAST_RECEIVED_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_LAST_RECEIVED_DATA_ON_SOP\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_LAST_SENT_CONTROLS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_LAST_SENT_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_LAST_SENT_DATA_ON_SOP\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_NIF_PM_ILKN_TX_RSTN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_PM_EEE_LPI_DETECT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_PM_TX_PLL_LOCK_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RES_CAL_0_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RES_CAL_1";

const char *qax_b0_AccessObjects_55="_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_MLF_LEVEL_PM\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_PORTS_SRSTN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_QMLF_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_REQ_PIPE_0_HIGH_EN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_REQ_PIPE_1_HIGH_EN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_SCH_CONFIG_HRF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_SCH_CONFIG_HRF_4\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_SCH_DEBUG_RESULT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_SYNC_ETH_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_TX_MLF_NUM_CREDITS_FROM_PM\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_TX_PORTS_SRSTN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_TX_QMLF_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_ENABLE_INTERLAKEN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_GLOBAL_GENERAL_CFG_4\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_HRF_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_HRF_RX_CONTROLLER_MAX_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_HRF_RX_MEM_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_HRF_TX_MEM_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_ILKN_RX_TDM_AND_DATA_TRAFFIC_ON_SAME_HRF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_ILKN_TX_RETRANSMIT_CONFIG_HRF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_LAST_RECEIVED_CONTROLS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_LAST_RECEIVED_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_LAST_RECEIVED_DATA_ON_SOP\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_LAST_SENT_CONTROLS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_LAST_SENT_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_LAST_SENT_DATA_ON_SOP\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_NIF_PM_ILKN_TX_RSTN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_PM_TX_PLL_LOCK_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_PORT_EEE_LPI_DETECT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_RX_MLF_LEVEL_PM\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_RX_MLF_LEVEL_PM_4\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_RX_MLF_LEVEL_PM_5\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_RX_PORTS_SRSTN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_RX_QMLF_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_TX_MLF_NUM_CREDITS_FROM_PM\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_TX_MLF_NUM_CREDITS_FROM_PM_4\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_TX_MLF_NUM_CREDITS_FROM_PM_5\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_TX_PORTS_SRSTN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_TX_QMLF_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_CCM_TPID_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_DMA_TX_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_PE_CONST\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_PE_FEM_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_PE_FEM_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_PE_INST\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_PE_PROF\" no_wb=\"1\"/>";

const char *qax_b0_AccessObjects_56="\n\
        <reg name=\"OAMP_PE_PTR\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_REMOTE_MEP_EXACT_MATCH_GENERAL_EM_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_REMOTE_MEP_EXACT_MATCH_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_REMOTE_MEP_EXACT_MATCH_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_SAT_GEN_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_GLOBAL_OCB_BANK_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_LAST_WR_BANK\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_LAST_WR_DBUFF_POINTER\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_DSP_ENGINE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_DSP_HEADER\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_GLOBAL_PP_1\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_HEAD_OF_CPU_DSPG_CMD_FIFO\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_RX_CONFIGS_DSP_IDENTIFIER\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_RX_CONFIGS_GENERAL\" no_wb=\"1\"/>\n\
        <reg name=\"PFC_XOFF_TIMER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_INDIRECT_WR_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMA_GENERAL_EM_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMA_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMA_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMB_GENERAL_EM_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMB_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMB_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_REG_0100\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_CONSISTENT_HASHING_CONFIGRATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_GLOBAL_PP_1\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_GLOBAL_SYS_HEADER_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_INDIRECT_WR_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_AGE_AGING_MODE\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_AGE_AGING_RESOLUTION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_AR_TO_JR_TRANSLATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_CMD_TO_CMD_TRANSLATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_COUNTER_DB_CNTR_PTR_CONFIGURAT";

const char *qax_b0_AccessObjects_57="ION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_COUNTER_LIMIT_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_EVENT_FIFO_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_FLU_MACHINE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_GENERAL_EM_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_JR_TO_AR_TRANSLATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_LEARN_FILTER_PROPERTIES\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_LOOKUP_FILTER_PROPERTIES\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_LOOKUP_LOOKUP_MODE\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_MANAGEMENT_UNIT_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_MNGMNT_REQ_FLU_DB_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_REPLY\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_REPLY_FIFO_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_TRANSLATION_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_REG_0100\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_ACL_RECEIVED\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_LINK_ACTIVE_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_LINK_STATE_FOR_SC_HAND_FDT\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_LOCALLY_GENERATED_ACL\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_MC_DISTRIBUTION_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_MULTICAST_DISTRIBUTION_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_RTP_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_ASSIGNED_CREDIT_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_ASSIGNED_CREDIT_CONFIGURATION_1\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_CIR_SHAPERS_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_CIR_SHAPERS_CONFIGURATION_1\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_DBG_DVS_LINK_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_DELETE_MECHANISM_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_DVS_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_DVS_CREDIT_SHARE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_DVS_NIF_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_FSF_COMPOSITE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_HR_PRIORITY_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INDIRECT_WR_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_PIR_SHAPERS_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_PIR_SHAPERS_CONFIGURATION_1\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_PS_2P_PRIORITY_MODE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_PS_CALENDAR_SELECT\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_RCI_PARAMS\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_REBOUNDED_CREDIT_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_REBOUNDED_CREDIT_CONFIGURATION_1\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_RESERVED_MTCD\" no_wb=\"1\"";

const char *qax_b0_AccessObjects_58="/>\n\
        <reg name=\"SCH_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_SCHEDULER_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_SELECT_FLOW_TO_QUEUE_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_SHAPER_CONFIGURATION_REGISTER_1\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_SMP_BACK_UP_MESSAGES\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_SWITCH_CIR_EIR_IN_DUAL_SHAPERS\" no_wb=\"1\"/>\n\
        <reg name=\"TX_PREAMBLE\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2ECC_DATA_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2ECC_DATA_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2ECC_MODULE_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2ECC_MODULE_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2E_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2EFC_DATA_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2EFC_DATA_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2EFC_MODULE_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2EFC_MODULE_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_ECC_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_ECC_FORCE_DOUBLE_BIT_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_MEM_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_PAUSE_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_PFC_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_RX_LSS_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_RX_LSS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_RX_MAX_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_TX_CRC_CORRUPT_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_TX_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_TXFIFO_CELL_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_VERSION_ID\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_EEE_DURATION_TIMER_PULSE\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_ENABLE_REG\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_FAULT_LINK_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_MAC_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_MAC_RSV_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_MODE_REG\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_SBUS_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_XGXS0_CTRL_REG\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_XGXS_COUNTER_MODE\" no_wb=\"1\"/>\n\
        <reg name=\"XLP_REG_2022300\" no_wb=\"1\"/>\n\
    </registers>\n\
    <memories>\n\
        <mem name=\"MMU_DRAM_ADDRESS_SPACE\" no_read=\"1\"/>\n\
<!-- src/soc/common/mem.c[9409]_soc_mem_read_schan_msg_send unit 0:soc_mem_read: Mem(XXXXXXXXX) invalid S-Channel reply, expected READ_MEMORY_ACK:, opcode 8 -->\n\
        <mem name=\"EGQ_QP_CBM\" no_read=\"1\"/>\n\
        <mem name=\"EGQ_TCG_CBM\" no_read=\"1\"/>\n\
<!-- src/soc/common/mem.c[9409]_soc_mem_read_schan_msg_send unit 0:soc_mem_read: Mem(XXXXXXXXX) invalid S-Channel reply, expected READ_MEMORY_ACK:, opcode 7 /> -->\n\
        <mem name=\"SER_ACC_TYPE_MAP\" no_read=\"1\"/>\n\
        <mem name=\"SER_MEMORY\" no_read=\"1\"/>\n\
        <mem name=\"SER_RESULT_0\" no_read=\"1\"/>\n\
        <mem name=\"SER_RESULT_1\" no_read=\"1\"/>\n\
        <mem name=\"SER_RESULT_DATA_0\" no_read=\"1\"/>\n\
        <mem name=\"SER_RESULT_DATA_1\" no_read=\"1\"/>\n\
        <mem name=\"SER_RESULT_EXPECTED_0\" no_read=\"1\"/>\n\
        <mem name=\"SER_RESULT_EXPECTED_1\" no_read=\"1\"/>\n\
<!-- [bcmDPC]src/soc/dcmn/dcmn_intr_corr_act_func.c[1025]dcmn_interrupt_print_info -->\n\
        <mem name=\"IDR_MEM_7_INTERNAL\" no_read=\"1\"/>\n\
        <mem name=\"IQM_MEM_1400000\" no_read=\"1\"/>\n\
        <mem name=\"IRE_MEM_2_INTERNAL\" no_read=\"1\"/>\n\
        <mem name=\"IRE_MEM_7_INTERNAL\" no_read=\"1\"/>\n\
        <mem name=\"IRE_MEM_8_INTERNAL\" no_read=\"1\"/>\n\
        <mem name=\"EDB_PROTECTION_ENTRY\" no_read=\"1\"/>\n\
        <mem name=\"EDB_EEDB_TOP_BANK\" no_read=\"1\"/>\n\
        <mem name=\"MTM_MCDB\" no_read=\"1\"";

const char *qax_b0_AccessObjects_59="/>\n\
        <mem name=\"IHB_FIFO_DSP_1\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_KEYT_PLDT_H\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_AGET_H\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE\" no_read=\"1\"/>\n\
        <mem name=\"OCB_OCB_ADDRESS_SPACE\" no_read=\"1\"/>\n\
        <mem name=\"IHP_LIF_TABLE\" no_read=\"1\"/>\n\
        <mem name=\"IRR_MCDB\" no_read=\"1\"/>\n\
        <mem name=\"IDR_MEM_2_INTERNAL\" no_read=\"1\"/>\n\
        <mem name=\"IDR_MEM_11_INTERNAL\" no_read=\"1\"/>\n\
        <mem name=\"FCR_EFMSM\" no_read=\"1\"/>\n\
        <mem name=\"FCR_FCR_CRM_A\" no_read=\"1\"/>\n\
        <mem name=\"FCR_FCR_CRM_B\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_A_FEC_ENTRY_FORMAT_A\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_A_FEC_ENTRY_FORMAT_B\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_A_FEC_ENTRY_FORMAT_C\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_A_FEC_ENTRY_GENERAL\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_A_FEC_ENTRY_FORMAT_NULL\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_A_FEC_SUPER_ENTRY_BANK\" no_read=\"1\"/>\n\
        <mem name=\"IQM_PAKCET_DESCRIPTOR_MEMORY_A_DYNAMIC\" no_read=\"1\"/>\n\
        <mem name=\"IQM_PAKCET_DESCRIPTOR_MEMORY_B_DYNAMIC\" no_read=\"1\"/>\n\
        <mem name=\"IQM_PAKCET_DESCRIPTOR_MEMORY_ECC_DYNAMIC\" no_read=\"1\"/>\n\
        <mem name=\"ERPP_EPMFCS_TCAM_BANK\" no_read=\"1\"/>\n\
        <mem name=\"ERPP_EPMFCS_TCAM_BANK_COMMAND\" no_read=\"1\"/>\n\
        <mem name=\"ERPP_EPMFCS_TCAM_BANK_REPLY\" no_read=\"1\"/>\n\
        <mem name=\"HBC_WRITE_REQUEST_ASYNC_FIFO\" no_read=\"1\"/>\n\
        <mem name=\"HBC_WRITE_DATA_ASYNC_FIFO\" no_read=\"1\"/>\n\
        <mem name=\"HBC_READ_REQUEST_ASYNC_FIFO\" no_read=\"1\"/>\n\
        <mem name=\"HBC_READ_DATA_ASYNC_FIFO\" no_read=\"1\"/>\n\
        <mem name=\"HBC_READ_DATA_REORDER\" no_read=\"1\"/>\n\
        <mem name=\"HBC_WRITE_DATA_BUFFER\" no_read=\"1\"/>\n\
        <mem name=\"HBC_WRITE_PER_BANK_QUEUES\" no_read=\"1\"/>\n\
        <mem name=\"HBC_READ_PER_BANK_QUEUES\" no_read=\"1\"/>\n\
        <mem name=\"HBC_WRITE_LATENCY_DELAY\" no_read=\"1\"/>\n\
        <mem name=\"HBC_ECC_INFO_FIFO\" no_read=\"1\"/>\n\
        <mem name=\"HBC_RDR_INFO_FIFO\" no_read=\"1\"/>\n\
        <mem name=\"HBC_RDR_CHUNK_STORAGE\" no_read=\"1\"/>\n\
        <mem name=\"HBC_BANK_ORDER_FIFO\" no_read=\"1\"/>\n\
        <mem name=\"HBC_HBM_DRAM_CPU_ACCESS\" no_read=\"1\"/>\n\
        <mem name=\"TCAM_TCAM_BANK\" no_read=\"1\"/>\n\
        <mem name=\"TCAM_TCAM_BANK_REPLY\" no_read=\"1\"/>\n\
        <mem name=\"TCAM_TCAM_BANK_COMMAND\" no_read=\"1\"/>\n\
        <mem name=\"IQM_MEM_1600000\" no_read=\"1\"/>\n\
        <mem name=\"IRR_IS_PC_MEMORY\" no_read=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_RX_0_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_RX_1_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_RX_2_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_RX_3_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_RX_4_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_RX_5_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_TX_0_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_TX_1_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_TX_2_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_TX_3_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_TX_4_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_TX_5_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_NIF_PFC_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_OOB_RX_0_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_OOB_RX_1_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_OOB_RX_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_OOB_TX_0_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_OOB_TX_1_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_OOB_TX_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"DRCA_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCB_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCC_DWF\" ";

const char *qax_b0_AccessObjects_60="no_wb=\"1\"/>\n\
        <mem name=\"DRCD_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCE_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCF_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCG_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCH_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_AC_ENTRY_WITH_DATA_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_AC_HALF_ENTRY_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_DATA_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_EEDB_BANK\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_ESEM_STEP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_GLEM_STEP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_IPV4_TUNNEL_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_LINK_LAYER_OR_ARP_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_LINK_LAYER_OR_ARP_NEW_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_MAP_OUTLIF_TO_DSP\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_MPLS_POP_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_MPLS_PUSH_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_MPLS_SWAP_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_OUT_RIF_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_TRILL_FORMAT_FULL_ENTRY\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_TRILL_FORMAT_HALF_ENTRY\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_ACTION_PROFILE_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_CCM\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_CH_SCM_4\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_CH_SCM_5\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_CH_SCM_6\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_DSP_PTR_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_EGRESS_SHAPER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_FBM\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_FDM\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_FQP_NIF_PORT_MUX\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_IVEC_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_MAP_PS_TO_IFC\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_MC_SP_TC_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_NONCH_SCM\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PCT\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PDCT_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PER_IFC_CFG\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PMC\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PMF_PROGRAM_SELECTION_CAM\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PPCT\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PQP_NIF_PORT_MUX\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PQST_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_QDCT_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_QP_PMC\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_QP_SCM\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_QQST_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_RCM\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_RCM_DEBUG\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_TC_DP_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_TCG_PMC\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_VLAN_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_COUNTER_SOURCE_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_DSCP_REMARK\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_EXP_REMARK\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_IVEC_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_LFEM_FIELD_SELECT_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_LINK_LAYER_VLAN_PROCESSING_LLVP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_PMF_MIRROR_PROFILE_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_PRGE_PROGRAM\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_PRGE_PROGRAM_SELECTION_CAM\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_REMARK_IPV4_TO_DSCP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_REMARK_IPV4_TO_EXP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_REMARK_IPV6_TO_DSCP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_REMARK_IPV6_TO_EXP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_REMARK_MPLS_TO_DSCP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_REMARK_MPLS_TO_EXP\" no_wb=\"1\"/>\n\
        <mem name=\"FCR_EFMS_SOURCE_PIPE\" no_wb=\"1\"/>\n\
        <mem name=\"FDT_IPT_MESH_MC\" no_wb=\"1\"/>\n\
        <mem name=";

const char *qax_b0_AccessObjects_61="\"IDR_DRAM_BUFFER_TYPE\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_DROP_PRECEDENCE_MAPPING\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_IRDB\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_MEM_13_INTERNAL\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_MEM_4_INTERNAL\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_MRPS_0_IN_DP_MAPPING\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_MRPS_1_IN_DP_MAPPING\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_QUEUE_IS_DRAM_ELIGIBLE\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_QUEUE_IS_OCB_ELIGIBLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_CONSISTENT_HASHING_PROGRAM_VARIABLES\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_DESTINATION_STATUS\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_0_4B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_10_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_11_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_12_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_13_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_14_24B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_1_4B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_15_24B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_2_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_3_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_4_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_5_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_6_24B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_7_24B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_8_4B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_9_4B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_BIT_SELECT\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_MAP_INDEX_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_HEADER_PROFILE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_ISEM_STEP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_L_4_OPS\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_LB_VECTOR_PROGRAM_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_PFC_INFO\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_PMF_PROGRAM_COUNTERS\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_PMF_PROGRAM_SELECTION_CAM\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_PTC_KEY_GEN_VAR\" no_wb=\"1\"/>\n\
        <mem name=\"IHP_CONSISTENT_HASHING_PROGRAM_SEL_TCAM\" no_wb=\"1\"/>\n\
        <mem name=\"IHP_ELK_PAYLOAD_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"IHP_FLP_PROGRAM_SELECTION_CAM\" no_wb=\"1\"/>\n\
        <mem name=\"IHP_IEEE_1588_IDENTIFICATION_CAM\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_PQDMS\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_PQRED\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_PQWQ\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_SCH_CCCP\" no_wb=\"1\"/>\n\
        <mem name=\"IQMT_EGR_RPT_CPM\" no_wb=\"1\"/>\n\
        <mem name=\"IQMT_ING_RPT_CPM\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_VSQA_PRM\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_VSQB_PRM\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_VSQC_PRM\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_VSQD_PRM\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_VSQE_PRM\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_VSQF_PRM\" no_wb=\"1\"/>\n\
        <mem name=\"IRE_CTXT_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"IRE_NIF_PORT_TO_CTXT_BIT_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_DESTINATION_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_FREE_PCB_MEMORY\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_IS_FREE_PCB_MEMORY\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_SMOOTH_DIVISION\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_TRAFFIC_CLASS_MAPPING_0\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_TRAFFIC_CLASS_MAPPING_1\" no_wb=\"1\"/>\n\
        <mem name=\"MRPS_MCDA_PRFCFG_0\" no_wb=\"1\"/>\n\
        <mem name=\"MRPS_MCDA_PRFCFG_1\" no_wb=\"1\"/>\n\
        <mem name=\"MRPS_MCDA_PRFCFG_SHARING_DIS\" no_wb=\"1\"/>\n\
        <mem name=\"MRPS_MCDA_PRFCFG_SHARING_EN\" no_wb=\"1\"/>\n\
        <mem name=\"MRPS_MCDB_PRFCFG_0\" no_wb=\"1\"/>\n\
        <m";

const char *qax_b0_AccessObjects_62="em name=\"MRPS_MCDB_PRFCFG_1\" no_wb=\"1\"/>\n\
        <mem name=\"MRPS_PCD_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"MTRPS_EM_MCDA_PRFCFG_0\" no_wb=\"1\"/>\n\
        <mem name=\"MTRPS_EM_MCDA_PRFCFG_1\" no_wb=\"1\"/>\n\
        <mem name=\"MTRPS_EM_MCDA_PRFCFG_SHARING_DIS\" no_wb=\"1\"/>\n\
        <mem name=\"MTRPS_EM_MCDA_PRFCFG_SHARING_EN\" no_wb=\"1\"/>\n\
        <mem name=\"MTRPS_EM_MCDB_PRFCFG_0\" no_wb=\"1\"/>\n\
        <mem name=\"MTRPS_EM_MCDB_PRFCFG_1\" no_wb=\"1\"/>\n\
        <mem name=\"MTRPS_EM_PCD_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"OAMP_FLOW_STAT_1_SEC_ENTRY_3\" no_wb=\"1\"/>\n\
        <mem name=\"OAMP_PE_0_PROG_TCAM\" no_wb=\"1\"/>\n\
        <mem name=\"OAMP_PE_1_PROG_TCAM\" no_wb=\"1\"/>\n\
        <mem name=\"OAMP_REMOTE_MEP_EXACT_MATCH_STEP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"OLP_DSP_EVENT_ROUTE\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_A_OEMA_STEP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_A_OEMB_STEP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_A_TCAM_ACCESS_PROFILE\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_A_TCAM_BANK\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_A_TCAM_BANK_COMMAND\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_A_TCAM_BANK_REPLY\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_AGING_CONFIGURATION_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_AMSG_FIFO\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_FID_COUNTER_PROFILE_DB\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_FMSG_FIFO\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_PORT_MINE_TABLE_PHYSICAL_PORT\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_STEP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_AC_2_EEI\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_AC_2_OUT_LIF\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_AC_MP\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_IP_TT\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_ISID_MP\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_ISID_P2P\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_LABEL_DOUBLE_DATA\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_LABEL_PROTOCOL_OR_LSP\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_LABEL_PWE_MP\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_LABEL_PWE_P2P\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_TRILL\" no_wb=\"1\"/>\n\
        <mem name=\"RTP_UNICAST_DISTRIBUTION_MEMORY\" no_wb=\"1\"/>\n\
        <mem name=\"RTP_UNICAST_DISTRIBUTION_MEMORY_FOR_CTRL_CELLS\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_CH_NIF_CALENDAR_CONFIGURATION_CNCC\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_CH_NIF_RATES_CONFIGURATION_CNRC\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_CIR_SHAPER_CALENDAR_CSC\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_CIR_SHAPERS_DYNAMIC_TABEL_CSDT\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_DEVICE_RATE_MEMORY_DRM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_DSP_2_PORT_MAP_DSPP\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_FC_MAP_FCM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_FLOW_GROUP_MEMORY_FGM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_FLOW_TO_FIP_MAPPING_FFM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_FLOW_TO_QUEUE_MAPPING_FQM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_HR_SCHEDULER_CONFIGURATION_SHC\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_MEM_01C00000\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_ONE_PORT_NIF_CONFIGURATION_OPNC\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_PIR_SHAPER_CALENDAR_PSC\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_PIR_SHAPERS_DYNAMIC_TABEL_PSDT\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_PORT_ENABLE_PORTEN\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_PORT_GROUP_PFGM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_PORT_SCHEDULER_MAP_PSM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_PORT_SCHEDULER_WEIGHTS_PSW\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_PS_8P_RATES_PSR\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_SCHEDULER_ENABLE_MEMORY_SEM\" no_wb=\"1\"/>\n\
        <m";

const char *qax_b0_AccessObjects_63="em name=\"SCH_SCHEDULER_ENABLE_MEMORY_SEM_B\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_SHAPER_DESCRIPTOR_MEMORY_STATIC_SHDS\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_SHARED_DEVICE_RATE_SHARED_DRM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_SLOW_SCALE_A_SSA\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_SLOW_SCALE_B_SSB\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_CAT_2_TC_CGM_MAP_NIF\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_CAT_2_TC_IQM_0_MAP_NIF\" no_wb=\"1\"/>\n\
        <mem name=\"CLPORT_WC_UCMEM_DATA\" no_read=\"1\"/>\n\
        <mem name=\"DRCA_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"DRCB_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"DRCC_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"DRCD_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"DRCE_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"DRCF_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"DRCG_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"DRCH_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_CONTEXT_MRU\" no_wb=\"1\"/>\n\
        <mem name=\"IHP_PTC_VIRTUAL_PORT_CONFIG\" no_wb=\"1\"/>\n\
        <mem name=\"IPST_IPS_0_CREDIT_ARBITER_FIFO\" no_wb=\"1\"/>\n\
        <mem name=\"IPS_QPM_1_NO_SYS_RED\" no_wb=\"1\"/>\n\
        <mem name=\"IPS_QPM_1_SYS_RED\" no_wb=\"1\"/>\n\
        <mem name=\"IPT_DBLF\" no_wb=\"1\"/>\n\
        <mem name=\"IQMT_BDBLL\" no_wb=\"1\"/>\n\
        <mem name=\"IRE_PORT_TO_BASE_ADDRESS_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_1\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_2\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_3\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_4\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_5\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_6\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_7\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_2_PP\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_SPECIAL_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_TDM_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"KAPS_TCM\" no_wb=\"1\"/>\n\
        <mem name=\"OLP_MEM_00000\" no_wb=\"1\"/>\n\
        <mem name=\"RTP_UNICAST_DISTRIBUTION_MEMORY_FOR_DATA_CELLS\" no_wb=\"1\"/>\n\
        <mem name=\"DRCA_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCB_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCC_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCD_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCE_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCF_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCG_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCH_DWF\" no_wb=\"1\"/>\n\
 </memories>\n\
</top>\n\
";

const char *qax_b0_DebugSignals_ERPP_0="<?xml version=\"1.0\"?>\n\
<SignalInfo device=\"qax_b0\">\n\
    <Signal>\n\
        <Attribute>VSI_or_VRF</Attribute>\n\
        <Size>16</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [15 : 0] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [16 : 16] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_LIF</Attribute>\n\
        <Size>18</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [34 : 17] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_TM_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [42 : 35] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [50 : 43] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Header_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [94 : 91] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [98 : 95] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fabric_or_Egress_MC</Attribute>\n\
        <Size>1</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [99 : 99] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Eth_Type_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [103 : 100] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Eth_Tag_Format</Attribute>\n\
        <Size>5</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [108 : 104] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Dst_System_Port</Attribute>\n\
        <Size>16</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [124 : 109] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>DSP_Ptr</Attribute>\n\
        <Size>8</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [132 : 125] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Action_Profile_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [133 : 133] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Action_Profile_Index</Attribute>\n\
        <Size>3</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [136 : 134] </Address>\n\
        <Perm>1</Perm>\n\
    <";

const char *qax_b0_DebugSignals_ERPP_1="/Signal>\n\
    <Signal>\n\
        <Attribute>Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [0 : 0] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>System_Headers_Record</Attribute>\n\
        <Size>46</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [46 : 1] </Address>\n\
        <Expansion>SHR_ERPP_PMF</Expansion>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_TM_Port_Updated</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [47 : 47] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_TM_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [55 : 48] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [63 : 56] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Mirror_Profile</Attribute>\n\
        <Size>4</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [67 : 64] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Header_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [111 : 108] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fabric_or_Egress_MC</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [112 : 112] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Dst_System_Port</Attribute>\n\
        <Size>16</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [128 : 113] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Counter_Profile</Attribute>\n\
        <Size>3</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [131 : 129] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>COS_Profile</Attribute>\n\
        <Size>4</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [135 : 132] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Action_Profile_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [136 : 136] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Action_Profile_Index</Attribute>\n\
        <Size>3</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [139 : 137] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>ACE_Type</Attribute>\n\
        <Size>2</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,";

const char *qax_b0_DebugSignals_ERPP_2="16'd0} bits: [141 : 140] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>ACE_Ptr</Attribute>\n\
        <Size>12</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [153 : 142] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
</SignalInfo>\n\
";

const char *qax_b0_DebugSignals_ETPP_0="<?xml version=\"1.0\"?>\n\
<SignalInfo device=\"qax_b0\">\n\
    <Signal>\n\
        <Attribute>GLEM_Data</Attribute>\n\
        <Size>41</Size>\n\
        <From>GLEM</From>\n\
        <To>Parser</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [59 : 19]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>System_Headers_Record</Attribute>\n\
        <Size>365</Size>\n\
        <From>Parser</From>\n\
        <To>PRP</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [255 : 0] | {15'd2,16'd1} bits: [108 : 0]</Address>\n\
        <Expansion>SHR</Expansion>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>PP_PCT_Data</Attribute>\n\
        <Size>108</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [196 : 89]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_5_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [88 : 88]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_5</Attribute>\n\
        <Size>131</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [219 : 89]</Address>\n\
        <Expansion>EES_Action</Expansion>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_4_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [220 : 220]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_4</Attribute>\n\
        <Size>131</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [255 : 221] | {15'd4,16'd2} bits: [95 : 0]</Address>\n\
        <Expansion>EES_Action</Expansion>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_3_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [96 : 96]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_3</Attribute>\n\
        <Size>131</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [227 : 97]</Address>\n\
        <Expansion>EES_Action</Expansion>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_2_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [228 : 228]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_2</Attribute>\n\
        <Size>131</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [255 : 229] | {15'd4,16'd3} bits: [103 : 0]</Address>\n\
        <Expansion>EES_Action</Expansion>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_1_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd3} bits: [104 : 104]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_1</Attribute>\n\
        <Size>131</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd3} bits: [235 : 105";

const char *qax_b0_DebugSignals_ETPP_1="]</Address>\n\
        <Expansion>EES_Action</Expansion>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_0_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd3} bits: [236 : 236]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_0</Attribute>\n\
        <Size>28</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd3} bits: [255 : 237] | {15'd4,16'd4} bits: [8 : 0]</Address>\n\
        <Expansion>EES_Action_Short</Expansion>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_DSCP_EXP</Attribute>\n\
        <Size>8</Size>\n\
        <From>Term</From>\n\
        <To>Fwd</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd5,16'd0} bits: [180 : 173]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Header_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>Term</From>\n\
        <To>Fwd</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd5,16'd0} bits: [184 : 181]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_TM_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>Fwd</From>\n\
        <To>Encap</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [42 : 35]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>Fwd</From>\n\
        <To>Encap</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [50 : 43]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_DSCP_EXP</Attribute>\n\
        <Size>8</Size>\n\
        <From>Fwd</From>\n\
        <To>Encap</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [76 : 69]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VSI</Attribute>\n\
        <Size>16</Size>\n\
        <From>Encap</From>\n\
        <To>LL</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd8,16'd0} bits: [17 : 2]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_LIF</Attribute>\n\
        <Size>18</Size>\n\
        <From>Encap</From>\n\
        <To>LL</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd8,16'd0} bits: [69 : 52]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_DSCP_EXP</Attribute>\n\
        <Size>8</Size>\n\
        <From>Encap</From>\n\
        <To>LL</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd8,16'd0} bits: [77 : 70]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>PRGE_Instruction_1_Index</Attribute>\n\
        <Size>7</Size>\n\
        <From>PRGE</From>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd11,16'd0} bits: [94 : 88]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EVEC_Table_Index</Attribute>\n\
        <Size>9</Size>\n\
        <From>LL</From>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd11,16'd0} bits: [157 : 149]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>ESEM_Key</Attribute>\n\
        <Size>40</Size>\n\
        <From>LL</From>\n\
        <To>ESEM</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd11,16'd0} bits: [209 : 170]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>DSCP_Remark_Index</Attribute>\n\
        <Size>13</Size>\n\
        <From>Encap</From>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd11,16'd1} bits: [60 : 48]</Address>\n\
        <Perm";

const char *qax_b0_DebugSignals_ETPP_2=">1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Exp_Remark_Index</Attribute>\n\
        <Size>7</Size>\n\
        <From>Encap</From>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd11,16'd1} bits: [67 : 61]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
</SignalInfo>\n\
";

const char *qax_b0_DebugSignals_IRPP_0="<?xml version=\"1.0\"?>\n\
<SignalInfo device=\"qax_b0\">\n\
    <Signal>\n\
        <Attribute>Parser_Leaf_Context</Attribute>\n\
        <Size>4</Size>\n\
        <From>Parser</From>\n\
        <To>LL</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [3 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Code</Attribute>\n\
        <Size>6</Size>\n\
        <From>Parser</From>\n\
        <To>LL</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd2} bits: [66 : 61]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Parser_Program_Ptr</Attribute>\n\
        <Size>4</Size>\n\
        <From>Port Termination</From>\n\
        <To>Parser</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd2} bits: [70 : 67]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Header_Size</Attribute>\n\
        <Size>7</Size>\n\
        <From>NIF</From>\n\
        <To>Port Termination</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd2} bits: [88 : 82]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Header</Attribute>\n\
        <Size>1024</Size>\n\
        <From>NIF</From>\n\
        <To>Port Termination</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd2} bits: [255 : 89] | {15'd1,16'd3} bits: [255 : 0] | {15'd1,16'd4} bits: [255 : 0] | {15'd1,16'd5} bits: [255 : 0] | {15'd1,16'd6} bits: [88 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Qualifier</Attribute>\n\
        <Size>55</Size>\n\
        <From>Parser</From>\n\
        <To>LL</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd6} bits: [146 : 92]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Header_Offset</Attribute>\n\
        <Size>42</Size>\n\
        <From>Parser</From>\n\
        <To>LL</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd6} bits: [190 : 149]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Src_System_Port</Attribute>\n\
        <Size>16</Size>\n\
        <From>Port Termination</From>\n\
        <To>Parser</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd6} bits: [206 : 191]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Port_Termination_Context</Attribute>\n\
        <Size>8</Size>\n\
        <From>NIF</From>\n\
        <To>Port Termination</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd6} bits: [218 : 211]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>Port Termination</From>\n\
        <To>Parser</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd7} bits: [40 : 33]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Initial_VID</Attribute>\n\
        <Size>12</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [24 : 13]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Strength</Attribute>\n\
        <Size>2</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [55 : 54]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Code</Attribute>\n\
        <Size>8</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [63 : 56]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LL_Mirror_Profile</Attribute>\n\
    ";

const char *qax_b0_DebugSignals_IRPP_1="    <Size>4</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [68 : 65]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_TC</Attribute>\n\
        <Size>3</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [117 : 115]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_Strength</Attribute>\n\
        <Size>3</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [120 : 118]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_DP</Attribute>\n\
        <Size>2</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [122 : 121]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_CPU_Trap_Qualifier</Attribute>\n\
        <Size>16</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [138 : 123]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_CPU_Trap_Code</Attribute>\n\
        <Size>8</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [146 : 139]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Outer_VID</Attribute>\n\
        <Size>12</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd5} bits: [76 : 65]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Inner_VID</Attribute>\n\
        <Size>12</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd5} bits: [89 : 78]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd5} bits: [105 : 98]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_TC</Attribute>\n\
        <Size>3</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd0} bits: [58 : 56]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_DP</Attribute>\n\
        <Size>2</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd0} bits: [62 : 61]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VSI</Attribute>\n\
        <Size>16</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd0} bits: [228 : 213]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VRF</Attribute>\n\
        <Size>14</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd0} bits: [242 : 229]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd0} bits: [249 : 246]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TRILL_MC</Attribute>\n\
        <Size>1</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'";

const char *qax_b0_DebugSignals_IRPP_2="d1} bits: [72 : 72]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Strength</Attribute>\n\
        <Size>2</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd1} bits: [92 : 91]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Code</Attribute>\n\
        <Size>8</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd1} bits: [100 : 93]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Code</Attribute>\n\
        <Size>6</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd1} bits: [191 : 186]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_LIF</Attribute>\n\
        <Size>18</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd1} bits: [209 : 192]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LL_Mirror_Profile</Attribute>\n\
        <Size>4</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd1} bits: [231 : 228]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Incoming_Tag_Structure</Attribute>\n\
        <Size>4</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd2} bits: [25 : 22]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_LIF</Attribute>\n\
        <Size>18</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd2} bits: [127 : 110]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_Strength</Attribute>\n\
        <Size>3</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd2} bits: [154 : 152]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_Dst</Attribute>\n\
        <Size>19</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd2} bits: [173 : 155]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_CPU_Trap_Qualifier</Attribute>\n\
        <Size>16</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd2} bits: [189 : 174]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_CPU_Trap_Code</Attribute>\n\
        <Size>8</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd2} bits: [197 : 190]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EEI</Attribute>\n\
        <Size>24</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd2} bits: [222 : 199]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>COS_Profile</Attribute>\n\
        <Size>6</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd3} bits: [16 : 11]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Terminated_DSCP_EXP</Attribute>\n\
        <Size>8</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd3} bits: [35 : 28]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <";

const char *qax_b0_DebugSignals_IRPP_3="Signal>\n\
        <Attribute>Fwd_Offset_Index</Attribute>\n\
        <Size>3</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd7} bits: [155 : 153]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Offset_Extension</Attribute>\n\
        <Size>2</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd7} bits: [157 : 156]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd7} bits: [161 : 158]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Consistent_Hashing_Key_Gen_Instructions</Attribute>\n\
        <Size>136</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [135 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Mem_Soft_Error</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [136 : 136]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_Processing_Profile</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [139 : 137]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_B_Result</Attribute>\n\
        <Size>16</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [155 : 140]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_B_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [156 : 156]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_A_Result</Attribute>\n\
        <Size>16</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [172 : 157]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_A_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [173 : 173]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VSI_Profile</Attribute>\n\
        <Size>4</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [177 : 174]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VSI</Attribute>\n\
        <Size>16</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [193 : 178]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VRF</Attribute>\n\
        <Size>14</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [207 : 194]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VLAN_Edit_Cmd</Attribute>\n\
        <Size>34</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [241 : 208]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>User_Priority</Attribute>\n\
     ";

const char *qax_b0_DebugSignals_IRPP_4="   <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [244 : 242]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Unknown_Addr</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [245 : 245]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [249 : 246]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_Processing_Profile</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [252 : 250]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_B_Result</Attribute>\n\
        <Size>16</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [255 : 253] | {15'd4,16'd1} bits: [12 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_B_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [13 : 13]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_A_Result</Attribute>\n\
        <Size>16</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [29 : 14]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_A_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [30 : 30]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Traps_1_Result</Attribute>\n\
        <Size>48</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [78 : 31]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Traps_1_Match</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [79 : 79]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Traps_0_Result</Attribute>\n\
        <Size>48</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [127 : 80]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Traps_0_Match</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [128 : 128]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Result</Attribute>\n\
        <Size>48</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [176 : 129]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Match</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [177 : 177]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Result</Attribute>\n\
        <Size>48</Size>\n\
        <";

const char *qax_b0_DebugSignals_IRPP_5="From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [225 : 178]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Match</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [226 : 226]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>STP_State</Attribute>\n\
        <Size>2</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [228 : 227]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Stamp_Native_VSI</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [229 : 229]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Src_System_Port</Attribute>\n\
        <Size>16</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [245 : 230]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Strength</Attribute>\n\
        <Size>2</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [247 : 246]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Code</Attribute>\n\
        <Size>8</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [255 : 248]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>RPF_Native_VSI_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [0 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>RPF_Native_VSI</Attribute>\n\
        <Size>15</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [15 : 1]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>RPF_Dst_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [16 : 16]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>RPF_Dst</Attribute>\n\
        <Size>19</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [35 : 17]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Parser_Leaf_Context</Attribute>\n\
        <Size>4</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [109 : 106]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_is_IEEE1588</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [110 : 110]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_is_Compatible_MC</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [111 : 111]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_is_BOOTP_DHCP</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>";

const char *qax_b0_DebugSignals_IRPP_6="\n\
        <Address>{15'd4,16'd2} bits: [112 : 112]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Header_Size</Attribute>\n\
        <Size>7</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [119 : 113]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Header</Attribute>\n\
        <Size>1024</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [255 : 120] | {15'd4,16'd3} bits: [255 : 0] | {15'd4,16'd4} bits: [255 : 0] | {15'd4,16'd5} bits: [255 : 0] | {15'd4,16'd6} bits: [119 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Qualifier_0</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [122 : 120]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Qualifier</Attribute>\n\
        <Size>55</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [177 : 123]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Orientation_is_Hub</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [178 : 178]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Up_MEP</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [179 : 179]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Sub_Type</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [182 : 180]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Stamp_Offset</Attribute>\n\
        <Size>7</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [189 : 183]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Offset</Attribute>\n\
        <Size>7</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [196 : 190]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Meter_Disable</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [197 : 197]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_ID</Attribute>\n\
        <Size>17</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [214 : 198]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Native_VSI</Attribute>\n\
        <Size>15</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [229 : 215]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_Lookup_Result</Attribute>\n\
        <Size>20</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [249 : 230]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_Lookup_Found</Attribute>\n\
        <Size>1</Size>\n\
   ";

const char *qax_b0_DebugSignals_IRPP_7="     <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [250 : 250]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_Lookup_Result</Attribute>\n\
        <Size>20</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [255 : 251] | {15'd4,16'd7} bits: [14 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_Lookup_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [15 : 15]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Local_In_LIF</Attribute>\n\
        <Size>16</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [31 : 16]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LL_Mirror_Profile</Attribute>\n\
        <Size>4</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [35 : 32]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_2nd_Result</Attribute>\n\
        <Size>45</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [80 : 36]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_2nd_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [81 : 81]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_1st_Result</Attribute>\n\
        <Size>45</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [126 : 82]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_1st_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [127 : 127]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_or_Transplant</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [128 : 128]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_Key</Attribute>\n\
        <Size>63</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [191 : 129]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_Data</Attribute>\n\
        <Size>40</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [231 : 192]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Ingress_Learn_Enable</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [232 : 232]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Incoming_Tag_Structure</Attribute>\n\
        <Size>4</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [236 : 233]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_TTL</Attribute>\n\
        <Size>8</Size>\n\
        <From>FLP</From>\n\
        <To>PMF";

const char *qax_b0_DebugSignals_IRPP_8="</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [244 : 237]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_RIF_Profile</Attribute>\n\
        <Size>6</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [250 : 245]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_RIF</Attribute>\n\
        <Size>15</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [255 : 251] | {15'd4,16'd8} bits: [9 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_LIF_Profile</Attribute>\n\
        <Size>4</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [13 : 10]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_LIF_Data_Index</Attribute>\n\
        <Size>2</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [15 : 14]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_LIF_Data</Attribute>\n\
        <Size>57</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [72 : 16]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_LIF</Attribute>\n\
        <Size>18</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [90 : 73]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_DSCP_EXP</Attribute>\n\
        <Size>8</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [98 : 91]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Header_Offset</Attribute>\n\
        <Size>7</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [105 : 99]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Enc</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [106 : 106]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Compensate_Time_Stamp</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [107 : 107]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Cmd</Attribute>\n\
        <Size>2</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [109 : 108]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Header_Offset</Attribute>\n\
        <Size>42</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [151 : 110]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Processing_Profile</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [154 : 152]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Offset_Index</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
      ";

const char *qax_b0_DebugSignals_IRPP_9="  <Address>{15'd4,16'd8} bits: [157 : 155]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Offset_Extension</Attribute>\n\
        <Size>2</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [159 : 158]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [163 : 160]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_TC</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [166 : 164]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_Strength</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [169 : 167]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_Meter_TC</Attribute>\n\
        <Size>2</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [171 : 170]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_DP</Attribute>\n\
        <Size>2</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [173 : 172]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_Dst</Attribute>\n\
        <Size>19</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [192 : 174]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_CPU_Trap_Qualifier</Attribute>\n\
        <Size>16</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [208 : 193]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_CPU_Trap_Code</Attribute>\n\
        <Size>8</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [216 : 209]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>FID</Attribute>\n\
        <Size>15</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [231 : 217]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>KBP_Result_LSB</Attribute>\n\
        <Size>128</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [255 : 232] | {15'd4,16'd9} bits: [103 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>KBP_Result_MSB</Attribute>\n\
        <Size>128</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd9} bits: [231 : 104]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>KBP_Error</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd9} bits: [232 : 232]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Egress_Learn_Enable</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,1";

const char *qax_b0_DebugSignals_IRPP_10="6'd9} bits: [233 : 233]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EEI</Attribute>\n\
        <Size>24</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd9} bits: [255 : 234] | {15'd4,16'd10} bits: [1 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Counter_B_Update</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd10} bits: [2 : 2]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Counter_A_Update</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd10} bits: [3 : 3]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Counter_B_Ptr</Attribute>\n\
        <Size>21</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd10} bits: [24 : 4]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Counter_A_Ptr</Attribute>\n\
        <Size>21</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd10} bits: [45 : 25]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Consistent_Hashing_Program_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd10} bits: [46 : 46]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Consistent_Hashing_Program</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd10} bits: [49 : 47]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Code</Attribute>\n\
        <Size>6</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd10} bits: [55 : 50]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_LIF</Attribute>\n\
        <Size>18</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd10} bits: [73 : 56]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Port_Termination_Context</Attribute>\n\
        <Size>8</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd10} bits: [81 : 74]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd10} bits: [89 : 82]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Counter</Attribute>\n\
        <Size>32</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd5,16'd0} bits: [31 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LL_LEM_Result</Attribute>\n\
        <Size>45</Size>\n\
        <From>LEM</From>\n\
        <To>LL</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [44 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LL_LEM_Match</Attribute>\n\
        <Size>1</Size>\n\
        <From>LEM</From>\n\
        <To>LL</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [45 : 45]</Address>\n\
        <Perm";

const char *qax_b0_DebugSignals_IRPP_11=">1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LL_LEM_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>LEM</From>\n\
        <To>LL</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [46 : 46]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_A_Key</Attribute>\n\
        <Size>50</Size>\n\
        <From>TT</From>\n\
        <To>ISEM_A</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd24,16'd0} bits: [49 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_A_Key</Attribute>\n\
        <Size>50</Size>\n\
        <From>VT</From>\n\
        <To>ISEM_A</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd24,16'd0} bits: [99 : 50]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_A_Result</Attribute>\n\
        <Size>16</Size>\n\
        <From>ISEM_A</From>\n\
        <To>TT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd25,16'd0} bits: [15 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_A_Error</Attribute>\n\
        <Size>1</Size>\n\
        <From>ISEM_A</From>\n\
        <To>TT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd25,16'd0} bits: [16 : 16]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_A_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>ISEM_A</From>\n\
        <To>TT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd25,16'd0} bits: [17 : 17]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_A_Result</Attribute>\n\
        <Size>16</Size>\n\
        <From>ISEM_A</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd25,16'd0} bits: [33 : 18]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_A_Error</Attribute>\n\
        <Size>1</Size>\n\
        <From>ISEM_A</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd25,16'd0} bits: [34 : 34]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_A_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>ISEM_A</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd25,16'd0} bits: [35 : 35]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_B_Key</Attribute>\n\
        <Size>50</Size>\n\
        <From>TT</From>\n\
        <To>ISEM_B</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd26,16'd0} bits: [49 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_B_Key</Attribute>\n\
        <Size>50</Size>\n\
        <From>VT</From>\n\
        <To>ISEM_B</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd26,16'd0} bits: [99 : 50]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_B_Result</Attribute>\n\
        <Size>16</Size>\n\
        <From>ISEM_B</From>\n\
        <To>TT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd27,16'd0} bits: [15 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_B_Error</Attribute>\n\
        <Size>1</Size>\n\
        <From>ISEM_B</From>\n\
        <To>TT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd27,16'd0} bits: [16 : 16]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_B_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>ISEM_B</From>\n\
        <To>TT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd27,16'd0} bits: [17 : 17]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attrib";

const char *qax_b0_DebugSignals_IRPP_12="ute>VT_ISEM_B_Error</Attribute>\n\
        <Size>1</Size>\n\
        <From>ISEM_B</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd27,16'd0} bits: [34 : 34]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_B_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>ISEM_B</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd27,16'd0} bits: [35 : 35]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_2nd_Key</Attribute>\n\
        <Size>80</Size>\n\
        <From>FLP</From>\n\
        <To>LEM</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd28,16'd0} bits: [79 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_1st_Key</Attribute>\n\
        <Size>80</Size>\n\
        <From>FLP</From>\n\
        <To>LEM</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd28,16'd0} bits: [205 : 126]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_2nd_Result</Attribute>\n\
        <Size>45</Size>\n\
        <From>LEM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd29,16'd0} bits: [44 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_2nd_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>LEM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd29,16'd0} bits: [47 : 47]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_1st_Result</Attribute>\n\
        <Size>45</Size>\n\
        <From>LEM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd29,16'd0} bits: [92 : 48]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_1st_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>LEM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd29,16'd0} bits: [95 : 95]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_B_Lookup_Key</Attribute>\n\
        <Size>160</Size>\n\
        <From>FLP</From>\n\
        <To>LPM</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd32,16'd0} bits: [166 : 7]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_B_Lookup_Key</Attribute>\n\
        <Size>160</Size>\n\
        <From>FLP</From>\n\
        <To>LPM</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd32,16'd0} bits: [255 : 174] | {15'd32,16'd1} bits: [77 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_A_Lookup_Key</Attribute>\n\
        <Size>160</Size>\n\
        <From>FLP</From>\n\
        <To>LPM</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd32,16'd1} bits: [244 : 85]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_A_Lookup_Key</Attribute>\n\
        <Size>160</Size>\n\
        <From>FLP</From>\n\
        <To>LPM</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd32,16'd1} bits: [255 : 252] | {15'd32,16'd2} bits: [155 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_B_Lookup_Length</Attribute>\n\
        <Size>8</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd33,16'd0} bits: [7 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_B_Lookup_Status</Attribute>\n\
        <Size>2</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd33,16'd0} bits: [9 : 8]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Si";

const char *qax_b0_DebugSignals_IRPP_13="gnal>\n\
        <Attribute>LPM_2nd_B_Lookup_Result</Attribute>\n\
        <Size>20</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd33,16'd0} bits: [29 : 10]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_B_Lookup_Length</Attribute>\n\
        <Size>8</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd33,16'd0} bits: [37 : 30]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_B_Lookup_Status</Attribute>\n\
        <Size>2</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd33,16'd0} bits: [39 : 38]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_B_Lookup_Result</Attribute>\n\
        <Size>20</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd33,16'd0} bits: [59 : 40]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_A_Lookup_Length</Attribute>\n\
        <Size>8</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd33,16'd0} bits: [67 : 60]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_A_Lookup_Status</Attribute>\n\
        <Size>2</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd33,16'd0} bits: [69 : 68]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_A_Lookup_Result</Attribute>\n\
        <Size>20</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd33,16'd0} bits: [89 : 70]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_A_Lookup_Length</Attribute>\n\
        <Size>8</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd33,16'd0} bits: [97 : 90]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_A_Lookup_Status</Attribute>\n\
        <Size>2</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd33,16'd0} bits: [99 : 98]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_A_Lookup_Result</Attribute>\n\
        <Size>20</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd33,16'd0} bits: [119 : 100]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>KBP_Key</Attribute>\n\
        <Size>1024</Size>\n\
        <From>FLP</From>\n\
        <To>KBP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd34,16'd0} bits: [255 : 8] | {15'd34,16'd1} bits: [255 : 0] | {15'd34,16'd2} bits: [255 : 0] | {15'd34,16'd3} bits: [255 : 0] | {15'd34,16'd4} bits: [7 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>KBP_Result_LSB</Attribute>\n\
        <Size>128</Size>\n\
        <From>KBP</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd35,16'd0} bits: [128 : 1]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>KBP_Result_MSB</Attribute>\n\
        <Size>128</Size>\n\
        <From>KBP</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd35,16'd0} bits: [255 : 129] | {15'd35,16'd1} bits: [0 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To";

const char *qax_b0_DebugSignals_IRPP_14=">FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [0 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VSI_VTT</Attribute>\n\
        <Size>16</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [16 : 1]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_is_Compatible_MC</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [17 : 17]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Header</Attribute>\n\
        <Size>1024</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [255 : 18] | {15'd0,16'd1} bits: [255 : 0] | {15'd0,16'd2} bits: [255 : 0] | {15'd0,16'd3} bits: [255 : 0] | {15'd0,16'd4} bits: [17 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Qualifier</Attribute>\n\
        <Size>55</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd4} bits: [72 : 18]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VSI_LB</Attribute>\n\
        <Size>16</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd4} bits: [88 : 73]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Header</Attribute>\n\
        <Size>1024</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd4} bits: [255 : 90] | {15'd0,16'd5} bits: [255 : 0] | {15'd0,16'd6} bits: [255 : 0] | {15'd0,16'd7} bits: [255 : 0] | {15'd0,16'd8} bits: [89 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Qualifier</Attribute>\n\
        <Size>55</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd8} bits: [144 : 90]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Header_Offset</Attribute>\n\
        <Size>42</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd8} bits: [186 : 145]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Offset_Index</Attribute>\n\
        <Size>3</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd8} bits: [189 : 187]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Offset_Extension</Attribute>\n\
        <Size>2</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd8} bits: [191 : 190]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VSI_ACL</Attribute>\n\
        <Size>16</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd8} bits: [207 : 192]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VRF</Attribute>\n\
        <Size>14</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd8} bits: [221 : 208]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VLAN_Edit_Cmd</Attribute>\n\
        <Size>34</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd8} bits: [255 : 222]</A";

const char *qax_b0_DebugSignals_IRPP_15="ddress>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>User_Header_Type</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [7 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>User_Header_4</Attribute>\n\
        <Size>32</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [39 : 8]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>User_Header_3</Attribute>\n\
        <Size>32</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [71 : 40]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>User_Header_2</Attribute>\n\
        <Size>32</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [103 : 72]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>User_Header_1</Attribute>\n\
        <Size>32</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [135 : 104]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Unknown_Addr</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [136 : 136]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>System_Port_LAG_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [137 : 137]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>System_Port_LAG</Attribute>\n\
        <Size>15</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [152 : 138]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>System_Header_Profile_Index</Attribute>\n\
        <Size>4</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [156 : 153]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Statistics_Tag</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [164 : 157]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Statistics_Ptr_1</Attribute>\n\
        <Size>21</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [185 : 165]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Statistics_Ptr_0</Attribute>\n\
        <Size>21</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [206 : 186]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Stamp_Native_VSI</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [207 : 207]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Stacking_Route_History_Bitmap</Attribute>\n\
        <Size>16</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [223 : 208]</Address>\n\
        <Perm>1</Pe";

const char *qax_b0_DebugSignals_IRPP_16="rm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>St_VSQ_Ptr</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [231 : 224]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Src_System_Port</Attribute>\n\
        <Size>16</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [247 : 232]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Strength</Attribute>\n\
        <Size>2</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [249 : 248]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Code</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [255 : 250] | {15'd0,16'd10} bits: [1 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>RPF_Native_VSI_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd10} bits: [2 : 2]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>RPF_Native_VSI</Attribute>\n\
        <Size>15</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd10} bits: [17 : 3]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>RPF_Dst_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd10} bits: [18 : 18]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>RPF_Dst</Attribute>\n\
        <Size>19</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd10} bits: [37 : 19]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>PPH_Type</Attribute>\n\
        <Size>2</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd10} bits: [39 : 38]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_is_IEEE1588</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [113 : 113]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_is_BOOTP_DHCP</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [114 : 114]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_Mirror_Disable</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [115 : 115]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_LIF</Attribute>\n\
        <Size>18</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [133 : 116]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Orientation_is_Hub</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [134 : 134]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n";

const char *qax_b0_DebugSignals_IRPP_17="\
        <Attribute>OAM_Up_MEP</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [135 : 135]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Sub_Type</Attribute>\n\
        <Size>3</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [138 : 136]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Stamp_Offset</Attribute>\n\
        <Size>7</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [145 : 139]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Offset</Attribute>\n\
        <Size>7</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [152 : 146]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Native_VSI</Attribute>\n\
        <Size>15</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [167 : 153]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Mirror_Action</Attribute>\n\
        <Size>4</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [171 : 168]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Mem_Soft_Error</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [172 : 172]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_or_Transplant</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [173 : 173]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_Key</Attribute>\n\
        <Size>63</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [236 : 174]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_Data</Attribute>\n\
        <Size>40</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [255 : 237] | {15'd0,16'd13} bits: [20 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LAG_LB_Key_Packet_Data</Attribute>\n\
        <Size>20</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [59 : 40]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Ingress_Shaping_Dst</Attribute>\n\
        <Size>19</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [87 : 69]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Ingress_Learn_Enable</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [88 : 88]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_TTL</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [96 : 89]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_RIF_P";

const char *qax_b0_DebugSignals_IRPP_18="rofile</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [102 : 97]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_RIF</Attribute>\n\
        <Size>15</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [117 : 103]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [125 : 118]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_LIF_Profile</Attribute>\n\
        <Size>4</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [129 : 126]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_LIF</Attribute>\n\
        <Size>18</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [147 : 130]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_DSCP_EXP</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [155 : 148]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Ignore_CP</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [156 : 156]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Header_Offset</Attribute>\n\
        <Size>7</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [163 : 157]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Enc</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [164 : 164]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Compensate_Time_Stamp</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [165 : 165]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Cmd</Attribute>\n\
        <Size>2</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [167 : 166]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Offset_Index</Attribute>\n\
        <Size>3</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [170 : 168]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Offset_Fix</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [176 : 171]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Header_Enc</Attribute>\n\
        <Size>2</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [178 : 177]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>P";

const char *qax_b0_DebugSignals_IRPP_19="MF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [182 : 179]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action</Attribute>\n\
        <Size>133</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [255 : 183] | {15'd0,16'd14} bits: [59 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>FEC_ECMP_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd14} bits: [60 : 60]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>FEC_ECMP</Attribute>\n\
        <Size>17</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd14} bits: [77 : 61]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Exclude_Src_Action</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd14} bits: [78 : 78]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Egress_Learn_Enable</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd14} bits: [79 : 79]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EEI</Attribute>\n\
        <Size>24</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd14} bits: [103 : 80]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>ECMP_LB_Key_Packet_Data</Attribute>\n\
        <Size>20</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd14} bits: [123 : 104]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Consistent_Hashing_LEM_Key</Attribute>\n\
        <Size>80</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd14} bits: [203 : 124]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Consistent_Hashing_LEM_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd14} bits: [204 : 204]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Bytes_to_Remove_Index</Attribute>\n\
        <Size>2</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd14} bits: [206 : 205]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Bytes_to_Remove_Fix</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd14} bits: [212 : 207]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Parser_Leaf_Context</Attribute>\n\
        <Size>4</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd14} bits: [219 : 216]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Code</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd14} bits: [225 : 220]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_PP_Port</Attribute>\n\
        <Size>8</Size>\n";

const char *qax_b0_DebugSignals_IRPP_20="\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd14} bits: [233 : 226]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Name>fer2lbp_eq_in_port</Name>\n\
        <Size>8</Size>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [76 : 69]</Address>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <Attribute>In_PP_Port</Attribute>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>CoE_Packet_Data</Attribute>\n\
        <Size>64</Size>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [63 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>CoE_Ch_ID</Attribute>\n\
        <Size>8</Size>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [71 : 64]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_Data</Attribute>\n\
        <Size>40</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [68 : 29]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VLAN_Edit_Cmd</Attribute>\n\
        <Size>34</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [158 : 125]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>User_Header_2</Attribute>\n\
        <Size>32</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [254 : 223]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Action_Profile_Index</Attribute>\n\
        <Size>4</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd1} bits: [136 : 133]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_LIF</Attribute>\n\
        <Size>18</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd1} bits: [162 : 145]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_or_Transplant</Attribute>\n\
        <Size>1</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd1} bits: [195 : 195]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_Key</Attribute>\n\
        <Size>63</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd1} bits: [255 : 196] | {15'd2,16'd2} bits: [2 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Ingress_Learn_Enable</Attribute>\n\
        <Size>1</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd2} bits: [66 : 66]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_DSCP_EXP</Attribute>\n\
        <Size>8</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd2} bits: [101 : 94]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action</Attribute>\n\
        <Size>133</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd3} bits: [163 : 31]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>FEC_ECMP_Ptr_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n";

const char *qax_b0_DebugSignals_IRPP_21="\
        <Address>{15'd2,16'd3} bits: [164 : 164]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>FEC_ECMP_Ptr_is_Stateful</Attribute>\n\
        <Size>1</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd3} bits: [165 : 165]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>FEC_ECMP_Ptr</Attribute>\n\
        <Size>17</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd3} bits: [182 : 166]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Egress_Learn_Enable</Attribute>\n\
        <Size>1</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd3} bits: [191 : 191]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EEI</Attribute>\n\
        <Size>24</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd3} bits: [215 : 192]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>ECMP_LB_Key</Attribute>\n\
        <Size>16</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd3,16'd0} bits: [15 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TM_Cmd</Attribute>\n\
        <Size>332</Size>\n\
        <From>LBP</From>\n\
        <To>ITM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [255 : 0] | {15'd4,16'd1} bits: [75 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Bytes_to_Remove</Attribute>\n\
        <Size>7</Size>\n\
        <From>LBP</From>\n\
        <To>ITM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd4,16'd3} bits: [82 : 76]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Key_3</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd0} bits: [159 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Profile_Index_3</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd0} bits: [165 : 160]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Key_2</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd0} bits: [255 : 166] | {15'd6,16'd1} bits: [69 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Profile_Index_2</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd1} bits: [75 : 70]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Key_1</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd1} bits: [235 : 76]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Profile_Index_1</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd1} bits: [241 : 236]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Key_0</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
     ";

const char *qax_b0_DebugSignals_IRPP_22="   <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd1} bits: [255 : 242] | {15'd6,16'd2} bits: [145 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Profile_Index_0</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd2} bits: [151 : 146]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Key_3</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd2} bits: [255 : 152] | {15'd6,16'd3} bits: [55 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Profile_Index_3</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd3} bits: [61 : 56]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Key_2</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd3} bits: [221 : 62]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Profile_Index_2</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd3} bits: [227 : 222]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Key_1</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd3} bits: [255 : 228] | {15'd6,16'd4} bits: [131 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Profile_Index_1</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd4} bits: [137 : 132]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Key_0</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd4} bits: [255 : 138] | {15'd6,16'd5} bits: [41 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Profile_Index_0</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd5} bits: [47 : 42]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Error_3</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [0 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Action_3</Attribute>\n\
        <Size>48</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [48 : 1]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Match_3</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [49 : 49]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Error_2</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [50 : 50]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
       ";

const char *qax_b0_DebugSignals_IRPP_23=" <Attribute>TCAM_2nd_Action_2</Attribute>\n\
        <Size>48</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [98 : 51]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Match_2</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [99 : 99]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Error_1</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [100 : 100]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Action_1</Attribute>\n\
        <Size>48</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [148 : 101]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Match_1</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [149 : 149]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Error_0</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [150 : 150]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Action_0</Attribute>\n\
        <Size>48</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [198 : 151]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Match_0</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [199 : 199]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Error_3</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [200 : 200]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Action_3</Attribute>\n\
        <Size>48</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [248 : 201]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Match_3</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [249 : 249]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Error_2</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [250 : 250]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Action_2</Attribute>\n\
        <Size>48</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [255 : 251] | {15'd7,16'd1} bits: [42 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Match_2</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd1} bits: [43 : 43]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>";

const char *qax_b0_DebugSignals_IRPP_24="\n\
        <Attribute>TCAM_1st_Error_1</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd1} bits: [44 : 44]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Action_1</Attribute>\n\
        <Size>48</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd1} bits: [92 : 45]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Match_1</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd1} bits: [93 : 93]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Error_0</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd1} bits: [94 : 94]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Action_0</Attribute>\n\
        <Size>48</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd1} bits: [142 : 95]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Match_0</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd1} bits: [143 : 143]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_Result</Attribute>\n\
        <Size>45</Size>\n\
        <From>LEM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd10,16'd0} bits: [44 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_Error</Attribute>\n\
        <Size>1</Size>\n\
        <From>LEM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd10,16'd0} bits: [45 : 45]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>LEM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd10,16'd0} bits: [46 : 46]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_Key</Attribute>\n\
        <Size>80</Size>\n\
        <From>PMF</From>\n\
        <To>LEM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd11,16'd0} bits: [79 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_Lookup_Type</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>LEM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd11,16'd0} bits: [80 : 80]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_Direct_Access_Key</Attribute>\n\
        <Size>17</Size>\n\
        <From>PMF</From>\n\
        <To>LPM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd12,16'd0} bits: [16 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_Direct_Access_Key</Attribute>\n\
        <Size>17</Size>\n\
        <From>PMF</From>\n\
        <To>LPM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd12,16'd0} bits: [33 : 17]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_Direct_Access_Result</Attribute>\n\
        <Size>128</Size>\n\
        <From>LPM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd13,16'd0} bits: [127 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_Direct_Acce";

const char *qax_b0_DebugSignals_IRPP_25="ss_Status</Attribute>\n\
        <Size>1</Size>\n\
        <From>LPM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd13,16'd0} bits: [128 : 128]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_Direct_Access_Result</Attribute>\n\
        <Size>128</Size>\n\
        <From>LPM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd13,16'd0} bits: [255 : 129] | {15'd13,16'd1} bits: [0 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_Direct_Access_Status</Attribute>\n\
        <Size>1</Size>\n\
        <From>LPM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd13,16'd1} bits: [1 : 1]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Name>vtt2flp_2eq3_parser_leaf_context</Name>\n\
        <Size>4</Size>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd1} bits: [176 : 173]</Address>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <Attribute>Parser_Leaf_Context</Attribute>\n\
    </Signal>\n\
    <Signal>\n\
        <Name>llr2vtt_eq0_packet_format_code</Name>\n\
        <Size>6</Size>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [34 : 29]</Address>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <Attribute>Packet_Format_Code</Attribute>\n\
        <Comment>Identifies the packet header stack</Comment>\n\
    </Signal>\n\
</SignalInfo>\n\
";

const char *qax_b0_PP_0="<?xml version=\"1.0\" encoding=\"UTF-8\"?>\n\
<top device=\"BCM88470_B0\" expansion=\"SignalStructures.xml\">\n\
    <block-list>\n\
        <block name=\"IRPP\" debug-signals=\"DebugSignals-IRPP.xml\">\n\
            <stage name=\"NIF\"/>\n\
            <stage name=\"Port Termination\"/>\n\
            <stage name=\"Parser\" programmable=\"macro\"/>\n\
            <stage name=\"LL\"/>\n\
            <stage name=\"VT\" programmable=\"klear\">\n\
               <db name=\"ISEM_A\" access-num=\"1\"/>\n\
               <db name=\"ISEM_B\"/>\n\
               <db name=\"TCAM\"/>\n\
            </stage>\n\
            <stage name=\"TT\" programmable=\"klear\">\n\
               <db name=\"ISEM_A\" access-num=\"1\"/>\n\
               <db name=\"ISEM_B\"/>\n\
               <db name=\"TCAM\"/>\n\
            </stage>\n\
            <stage name=\"FLP\" programmable=\"klear\" stage-qualifier=\"External\">\n\
               <db name=\"LEM\" access-num=\"2\" group-mode=\"ExactMatch\"/>\n\
               <db name=\"KAPS\" access-num=\"2\"/>\n\
               <db name=\"TCAM\" access-num=\"2\" group-mode=\"Auto\"/>\n\
               <db name=\"KBP\" access-num=\"1\"/>\n\
            </stage>\n\
            <stage name=\"PMF\" programmable=\"klear\" stage-qualifier=\"Ingress\">\n\
               <db name=\"KAPS\" access-num=\"2\"/>\n\
               <db name=\"TCAM\" access-num=\"2\" group-mode=\"Auto\"/>\n\
            </stage>\n\
            <stage name=\"FER\"/>\n\
            <stage name=\"LBP\"/>\n\
            <stage name=\"ITM\"/>\n\
        </block>\n\
        <block name=\"ERPP\" debug-signals=\"DebugSignals-ERPP.xml\">\n\
            <stage name=\"Fab\"/>\n\
            <stage name=\"Parser\"/>\n\
            <stage name=\"DSPM\"/>\n\
            <stage name=\"PRP\"/>\n\
            <stage name=\"Filter\"/>\n\
            <stage name=\"PMF\" programmable=\"klear\" stage-qualifier=\"Egress\">\n\
               <db name=\"TCAM\" access-num=\"2\" group-mode=\"Auto\"/>\n\
            </stage>\n\
            <stage name=\"TM Action\"/>\n\
            <stage name=\"ETM\"/>\n\
        </block>\n\
        <block name=\"ETPP\" debug-signals=\"DebugSignals-ETPP.xml\">\n\
            <stage name=\"ETM\"/>\n\
            <stage name=\"Parser\"/>\n\
            <stage name=\"PRP\"/>\n\
            <stage name=\"Term\"/>\n\
            <stage name=\"Fwd\"/>\n\
            <stage name=\"Native LL\"/>\n\
            <stage name=\"Encap\"/>\n\
            <stage name=\"LL\"/>\n\
            <stage name=\"PRGE\" programmable=\"editor\"/>\n\
            <stage name=\"NIF\"/>\n\
        </block>\n\
        <block name=\"Memories\">\n\
            <stage name=\"ISEM_A\" access-type=\"\"/>\n\
            <stage name=\"ISEM_B\"/>\n\
            <stage name=\"TCAM\"/>\n\
            <stage name=\"LEM\"/>\n\
            <stage name=\"OEM_A\"/>\n\
            <stage name=\"OEM_B\"/>\n\
            <stage name=\"ESEM\"/>\n\
            <stage name=\"KAPS\"/>\n\
            <stage name=\"KBP\"/>\n\
            <stage name=\"GLEM\"/>\n\
            <stage name=\"FEC Table\"/>\n\
            <stage name=\"VSI Table\"/>\n\
            <stage name=\"VLAN Table\"/>\n\
            <stage name=\"EEDB\"/>\n\
        </block>\n\
    </block-list>\n\
</top>\n\
";

const char *qax_b0_SignalStructures_0="<?xml version=\"1.0\" encoding=\"UTF-8\"?>\n\
<top device=\"BCM88470_B0\">\n\
    <signal-structures>\n\
        <structure name=\"VLAN_Edit_Cmd\" size=\"34\" perm=\"1\">\n\
            <field name=\"VID_1\" bits=\"11:0\"/>\n\
            <field name=\"VID_2\" bits=\"23:12\"/>\n\
            <field name=\"DEI\" bits=\"24:24\"/>\n\
            <field name=\"PCP\" bits=\"27:25\"/>\n\
            <field name=\"Cmd\" bits=\"33:28\"/>\n\
        </structure>\n\
        <structure name=\"Fwd_Action_Dst_Flow\" size=\"19\" perm=\"1\">\n\
            <field name=\"Flow_ID\" bits=\"16:0\"/>\n\
            <field name=\"Type_Flow\" bits=\"18:17\"/>\n\
        </structure>\n\
        <structure name=\"Fwd_Action_Dst_MC\" size=\"19\" perm=\"1\">\n\
            <field name=\"MC_ID\" bits=\"16:0\"/>\n\
            <field name=\"Type_MC\" bits=\"18:17\"/>\n\
        </structure>\n\
        <structure name=\"Fwd_Action_Dst_FEC\" size=\"19\" perm=\"1\">\n\
            <field name=\"FEC_Ptr\" bits=\"16:0\"/>\n\
            <field name=\"Type_FEC\" bits=\"18:17\"/>\n\
        </structure>\n\
        <structure name=\"Fwd_Action_Dst_DSPA\" size=\"19\" perm=\"1\">\n\
            <field name=\"Dst_System_Port_Aggr\" bits=\"15:0\"/>\n\
            <field name=\"Type_DSPA\" bits=\"18:16\"/>\n\
        </structure>\n\
        <structure name=\"Fwd_Action_Dst_Trap\" size=\"19\" perm=\"1\">\n\
            <field name=\"Trap_ID\" bits=\"07:00\"/>\n\
            <field name=\"Fwd_Strength\" bits=\"10:08\"/>\n\
            <field name=\"Snoop_Strength\" bits=\"12:11\"/>\n\
            <field name=\"Type_Trap\" bits=\"18:13\"/>\n\
        </structure>\n\
        <structure name=\"Fwd_Action_Dst\" size=\"19\" expansion=\"Dynamic\" perm=\"1\">\n\
            <option expansion=\"Fwd_Action_Dst_Flow\" Enc_Type=\"3\"/>\n\
            <option expansion=\"Fwd_Action_Dst_MC\" Enc_Type=\"2\"/>\n\
            <option expansion=\"Fwd_Action_Dst_FEC\" Enc_Type=\"1\"/>\n\
            <option expansion=\"Fwd_Action_Dst_DSPA\" Enc_Type=\"0\" DSPA_Flag=\"1\"/>\n\
            <option expansion=\"Fwd_Action_Dst_Trap\" Enc_Type=\"0\" DSPA_Flag=\"0\"/>\n\
            <field name=\"DSPA_Flag\" bits=\"16:16\"/>\n\
            <field name=\"Enc_Type\" bits=\"18:17\"/>\n\
        </structure>\n\
        <structure name=\"PP_PCT_Data\" size=\"108\" perm=\"1\">\n\
            <field name=\"Acceptable_Frame_Type_Profile\" bits=\"1:0\"/>\n\
            <field name=\"Port_is_PBP\" bits=\"2:2\"/>\n\
            <field name=\"Egress_STP_Filter_Enable\" bits=\"3:3\"/>\n\
            <field name=\"Egress_VSI_Filter_Enable\" bits=\"4:4\"/>\n\
            <field name=\"Disable_Filter\" bits=\"5:5\"/>\n\
            <field name=\"Default_SEM_Result\" bits=\"22:6\"/>\n\
            <field name=\"Exp_Map_Profile\" bits=\"24:23\"/>\n\
            <field name=\"VLAN_Domain\" bits=\"33:25\"/>\n\
            <field name=\"CEP_C_VLAN_Edit\" bits=\"34:34\"/>\n\
            <field name=\"LLVP_Profile\" bits=\"37:35\"/>\n\
            <field name=\"MPLS_Eth_Type_Select\" bits=\"38:38\"/>\n\
            <field name=\"PRGE_Profile\" bits=\"42:39\"/>\n\
            <field name=\"PRGE_Var\" bits=\"74:43\"/>\n\
            <field name=\"Dst_System_Port\" bits=\"90:75\"/>\n\
            <field name=\"MTU\" bits=\"104:91\"/>\n\
            <field name=\"IEEE1588_MAC_Enable\" bits=\"105:105\"/>\n\
            <field name=\"OAM_Port_Profile\" bits=\"106:106\"/>\n\
            <field name=\"OSTS_Enable\" bits=\"107:107\"/>\n\
        </structure>\n\
        <structure name=\"OAM_Header\" size=\"48\" perm=\"1\">\n\
            <field name=\"Offset\" bits=\"7:0\"/>\n\
            <field name=\"OAM_TS_Data\" bits=\"41:8\"/>\n\
            <field name=\"MEP_Type\" bits=\"42:42\"/>\n\
            <field name=\"OAM_Sub_Type\" bits=\"45:43\"/>\n\
            <field name=\"OTSH_Type\" bits=\"47:46\"/>\n\
        </structure>\n\
        <structure name=\"IEEE1588v2_Header\" size=\"48\" perm=\"1\">\n\
            <field na";

const char *qax_b0_SignalStructures_1="me=\"Offset\" bits=\"7:0\"/>\n\
            <field name=\"OAM_TS_Data\" bits=\"41:8\"/>\n\
            <field name=\"TS_Enc\" bits=\"42:42\"/>\n\
            <field name=\"TP_Cmd\" bits=\"45:43\"/>\n\
            <field name=\"OTSH_Type\" bits=\"47:46\"/>\n\
        </structure>\n\
        <structure name=\"Latency_Measurement_Header\" size=\"48\" perm=\"1\">\n\
            <field name=\"Latency_Flow_ID\" bits=\"18:0\"/>\n\
            <field name=\"Time_Stamp\" bits=\"45:19\"/>\n\
            <field name=\"OTSH_Type\" bits=\"47:46\"/>\n\
        </structure>\n\
        <structure name=\"SHR\" size=\"365\">\n\
            <field name=\"PPH_Learn_Extension\" bits=\"39:0\" condition=\"PPH_Base.Learn_Extension_Valid\"/>\n\
            <field name=\"PPH_EEI_Extension\" bits=\"63:40\" condition=\"PPH_Base.EEI_Extension_Valid\"/>\n\
            <field name=\"PPH_FHEI_Extension\" bits=\"103:64 364:341\" expansion=\"Dynamic\" condition=\"PPH_Base.FHEI_Code\">\n\
                <option expansion=\"FHEI_Bridge_3B\" PPH_Base.Fwd_Code=\"Bridge\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
                <option expansion=\"FHEI_Bridge_5B\" PPH_Base.Fwd_Code=\"Bridge\" PPH_Base.FHEI_Code=\"FHEI_5B\"/>\n\
                <option expansion=\"FHEI_CPU_TRAP_3B\" PPH_Base.Fwd_Code=\"CPU_TRAP\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
                <option expansion=\"FHEI_CPU_TRAP_5B\" PPH_Base.Fwd_Code=\"CPU_TRAP\" PPH_Base.FHEI_Code=\"FHEI_5B\"/>\n\
                <option expansion=\"FHEI_CPU_TRAP_8B\" PPH_Base.Fwd_Code=\"CPU_TRAP\" PPH_Base.FHEI_Code=\"FHEI_8B\"/>\n\
                <option expansion=\"FHEI_IP_Routed_3B\" PPH_Base.Fwd_Code=\"IPv4_UC_Routed\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
                <option expansion=\"FHEI_IP_Routed_3B\" PPH_Base.Fwd_Code=\"IPv4_MC_Routed\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
                <option expansion=\"FHEI_IP_Routed_3B\" PPH_Base.Fwd_Code=\"IPv6_UC_Routed\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
                <option expansion=\"FHEI_IP_Routed_3B\" PPH_Base.Fwd_Code=\"IPv6_MC_Routed\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
                <option expansion=\"FHEI_IP_Routed_8B\" PPH_Base.Fwd_Code=\"IPv4_UC_Routed\" PPH_Base.FHEI_Code=\"FHEI_8B\"/>\n\
                <option expansion=\"FHEI_IP_Routed_8B\" PPH_Base.Fwd_Code=\"IPv4_MC_Routed\" PPH_Base.FHEI_Code=\"FHEI_8B\"/>\n\
                <option expansion=\"FHEI_IP_Routed_8B\" PPH_Base.Fwd_Code=\"IPv6_UC_Routed\" PPH_Base.FHEI_Code=\"FHEI_8B\"/>\n\
                <option expansion=\"FHEI_IP_Routed_8B\" PPH_Base.Fwd_Code=\"IPv6_MC_Routed\" PPH_Base.FHEI_Code=\"FHEI_8B\"/>\n\
                <option expansion=\"FHEI_MPLS_3B\" PPH_Base.Fwd_Code=\"MPLS\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
                <option expansion=\"FHEI_MPLS_5B\" PPH_Base.Fwd_Code=\"MPLS\" PPH_Base.FHEI_Code=\"FHEI_5B\"/>\n\
                <option expansion=\"FHEI_TRILL_3B\" PPH_Base.Fwd_Code=\"TRILL\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
            </field>\n\
            <field name=\"PPH_Base\" bits=\"159:104\" condition=\"FTMH_Base.PPH_Type\"/>\n\
            <field name=\"OTSH\" bits=\"207:160\"/>\n\
            <field name=\"Stacking_Extension\" bits=\"223:208\"/>\n\
            <field name=\"DSP_Extension\" bits=\"239:224\" condition=\"FTMH_Base.DSP_Extension_Valid\"/>\n\
            <field name=\"LB_Key_Extension\" bits=\"247:240\"/>\n\
            <field name=\"FTMH_Base\" bits=\"319:248\" perm=\"1\"/>\n\
            <field name=\"Format_Code\" bits=\"322:320\"/>\n\
            <field name=\"Value_1\" bits=\"330:323\"/>\n\
            <field name=\"Value_2\" bits=\"338:331\"/>\n\
            <field name=\"Exclude_Src\" bits=\"339:339\"/>\n\
            <field name=\"Drop\" bits=\"340:340\"/>\n\
        </structure>\n\
        <structure name=\"SHR_ERPP_PMF\" size=\"46\" perm=\"1\">\n\
            <field name=\"DSP_Ptr\" bits=\"7:0\"/>\n\
            <field name=\"Out_LIF\" bits=\"25:8\"/>\n\
            <field name=\"VSI_or_VRF\" bits=\"41:26\"/>\n\
            ";

const char *qax_b0_SignalStructures_2="<field name=\"TC\" bits=\"44:42\"/>\n\
            <field name=\"Drop\" bits=\"45:45\"/>\n\
        </structure>\n\
        <structure name=\"GLEM_Data\" size=\"41\" perm=\"1\">\n\
            <field name=\"Out_LIF\" bits=\"17:0\"/>\n\
            <field name=\"Out_LIF_Found\" bits=\"18:18\"/>\n\
            <field name=\"Out_LIF_Error\" bits=\"19:19\"/>\n\
            <field name=\"EEI\" bits=\"37:20\"/>\n\
            <field name=\"EEI_Found\" bits=\"38:38\"/>\n\
            <field name=\"EEI_Error\" bits=\"39:39\"/>\n\
            <field name=\"Lookup_Disabled\" bits=\"40:40\"/>\n\
        </structure>\n\
        <structure name=\"EES_Action_Short\" size=\"28\" perm=\"1\">\n\
            <field name=\"EEI\" bits=\"23:0\"/>\n\
            <field name=\"Type\" bits=\"27:24\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_MPLS_Swap\" size=\"43\" perm=\"1\">\n\
            <field name=\"Reserved\" bits=\"22:0\"/>\n\
            <field name=\"MPLS_1_Label\" bits=\"42:23\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_MPLS_Pop\" size=\"43\" perm=\"1\">\n\
            <field name=\"Upper_Layer_Protocol\" bits=\"3:0\"/>\n\
            <field name=\"CW\" bits=\"4\"/>\n\
            <field name=\"Model_is_Pipe\" bits=\"5\"/>\n\
            <field name=\"TPID_Profile\" bits=\"7:6\"/>\n\
            <field name=\"Reserved\" bits=\"42:8\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_MPLS_Push\" size=\"43\" perm=\"1\">\n\
            <field name=\"MPLS_2_Label\" bits=\"19:0\"/>\n\
            <field name=\"MPLS_2_Cmd\" bits=\"22:20\"/>\n\
            <field name=\"MPLS_1_Label\" bits=\"42:23\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_MPLS\" size=\"88\" perm=\"1\">\n\
            <field name=\"Next_Out_LIF\" bits=\"16:0\"/>\n\
            <field name=\"VSI_LSB\" bits=\"31:17\"/>\n\
            <field name=\"EE_Format_MPLS_Data\" bits=\"74:32\" expansion=\"Dynamic\">\n\
                <option expansion=\"EE_Format_MPLS_Swap\" MPLS_1_Cmd=\"9\"/>\n\
                <option expansion=\"EE_Format_MPLS_Pop\" MPLS_1_Cmd=\"8\"/>\n\
                <option expansion=\"EE_Format_MPLS_Push\"/>\n\
            </field>\n\
            <field name=\"MPLS_1_Cmd\" bits=\"78:75\"/>\n\
            <field name=\"OAM_LIF_Set\" bits=\"79\"/>\n\
            <field name=\"Out_LIF_Profile\" bits=\"85:80\"/>\n\
            <field name=\"Drop\" bits=\"86\"/>\n\
            <field name=\"Type_MPLS\" bits=\"87\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_Data\" size=\"88\" perm=\"1\">\n\
            <field name=\"Next_Out_LIF\" bits=\"16:0\"/>\n\
            <field name=\"Next_Out_LIF_Valid\" bits=\"17\"/>\n\
            <field name=\"Data\" bits=\"73:18\"/>\n\
            <field name=\"Reserved\" bits=\"74\"/>\n\
            <field name=\"OAM_LIF_Set\" bits=\"75\"/>\n\
            <field name=\"Out_LIF_Profile\" bits=\"81:76\"/>\n\
            <field name=\"Drop\" bits=\"82\"/>\n\
            <field name=\"Reserved\" bits=\"84:83\"/>\n\
            <field name=\"Type_EES\" bits=\"87:85\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_IPv4\" size=\"88\" perm=\"1\">\n\
            <field name=\"Next_Out_LIF\" bits=\"16:0\"/>\n\
            <field name=\"VSI_LSB\" bits=\"31:17\"/>\n\
            <field name=\"Enc_Mode\" bits=\"33:32\"/>\n\
            <field name=\"TOS_Index\" bits=\"37:34\"/>\n\
            <field name=\"TTL_Index\" bits=\"39:38\"/>\n\
            <field name=\"IPv4_Src_Index\" bits=\"43:40\"/>\n\
            <field name=\"IPv4_Dst\" bits=\"75:44\"/>\n\
            <field name=\"OAM_LIF_Set\" bits=\"76\"/>\n\
            <field name=\"Out_LIF_Profile\" bits=\"82:77\"/>\n\
            <field name=\"Drop\" bits=\"83\"/>\n\
            <field name=\"Type_IPv4\" bits=\"87:84\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_ISID\" size=\"88\" perm=\"1\">\n\
            <field name=\"Next_Out_LIF\" bits=\"16:0\"/>\n\
  ";

const char *qax_b0_SignalStructures_3="          <field name=\"Next_Out_LIF_Valid\" bits=\"17\"/>\n\
            <field name=\"ISID\" bits=\"41:18\"/>\n\
            <field name=\"Reserved\" bits=\"73:42\"/>\n\
            <field name=\"OAM_LIF_Set\" bits=\"74\"/>\n\
            <field name=\"Out_LIF_Profile\" bits=\"80:75\"/>\n\
            <field name=\"Drop\" bits=\"81\"/>\n\
            <field name=\"Reserved\" bits=\"83:82\"/>\n\
            <field name=\"Type_ISID\" bits=\"87:84\"/>\n\
        </structure>\n\
        <structure name=\"Out_RIF_Entry\" size=\"41\" perm=\"1\">\n\
            <field name=\"ARP_Ptr_LSB\" bits=\"15:0\"/>\n\
            <field name=\"ARP_Ptr_Valid\" bits=\"16\"/>\n\
            <field name=\"VSI_LSB\" bits=\"29:17\"/>\n\
            <field name=\"Remark_Profile\" bits=\"33:30\"/>\n\
            <field name=\"OAM_LIF_Set\" bits=\"34\"/>\n\
            <field name=\"Out_LIF_Profile_LSB\" bits=\"37:35\"/>\n\
            <field name=\"Drop\" bits=\"38\"/>\n\
            <field name=\"Type\" bits=\"40:39\"/>\n\
        </structure>\n\
        <structure name=\"AC_Entry\" size=\"41\" perm=\"1\">\n\
            <field name=\"PCP_DEI_Profile\" bits=\"3:0\"/>\n\
            <field name=\"VID_2\" bits=\"15:4\"/>\n\
            <field name=\"VID_1\" bits=\"27:16\"/>\n\
            <field name=\"VLAN_Edit_Profile\" bits=\"32:28\"/>\n\
            <field name=\"OAM_LIF_Set\" bits=\"33\"/>\n\
            <field name=\"Out_LIF_Profile_LSB\" bits=\"36:34\"/>\n\
            <field name=\"Drop\" bits=\"37\"/>\n\
            <field name=\"Use_as_Data\" bits=\"38\"/>\n\
            <field name=\"Type\" bits=\"40:39\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_AC_or_Out_RIF\" size=\"88\" perm=\"1\">\n\
            <field name=\"Entry_0\" bits=\"40:0\" expansion=\"Dynamic\">\n\
                <option expansion=\"Out_RIF_Entry\" Entry_0_Type=\"1\"/>\n\
                <option expansion=\"AC_Entry\" Entry_0_Type=\"0\"/>\n\
            </field>\n\
            <field name=\"Entry_0_Type\" bits=\"40:39\"/>\n\
            <field name=\"Entry_1\" bits=\"81:41\" expansion=\"Dynamic\">\n\
                <option expansion=\"Out_RIF_Entry\" Entry_1_Type=\"1\"/>\n\
                <option expansion=\"AC_Entry\" Entry_1_Type=\"0\"/>\n\
            </field>\n\
            <field name=\"Entry_1_Type\" bits=\"81:80\"/>\n\
            <field name=\"Reserved\" bits=\"83:82\"/>\n\
            <field name=\"Type_AC_or_Out_RIF\" bits=\"87:84\"/>\n\
        </structure>\n\
        <structure name=\"TRILL_Half_Entry\" size=\"41\" perm=\"1\">\n\
            <field name=\"Next_Out_LIF\" bits=\"16:0\"/>\n\
            <field name=\"Next_Out_LIF_Valid\" bits=\"17\"/>\n\
            <field name=\"Nick\" bits=\"33:18\"/>\n\
            <field name=\"MC\" bits=\"34\"/>\n\
            <field name=\"OAM_LIF_Set\" bits=\"35\"/>\n\
            <field name=\"Out_LIF_Profile_LSB\" bits=\"38:36\"/>\n\
            <field name=\"Drop\" bits=\"39\"/>\n\
            <field name=\"Reserved\" bits=\"40\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_TRILL_Half\" size=\"88\" perm=\"1\">\n\
            <field name=\"Entry_0\" bits=\"40:0\" expansion=\"TRILL_Half_Entry\"/>\n\
            <field name=\"Entry_1\" bits=\"81:41\" expansion=\"TRILL_Half_Entry\"/>\n\
            <field name=\"Reserved\" bits=\"82\"/>\n\
            <field name=\"Half_Entry\" bits=\"83\"/>\n\
            <field name=\"Type_TRILL\" bits=\"87:84\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_TRILL_Full\" size=\"88\" perm=\"1\">\n\
            <field name=\"Next_Out_LIF\" bits=\"16:0\"/>\n\
            <field name=\"Next_Out_LIF_Valid\" bits=\"17\"/>\n\
            <field name=\"Nick\" bits=\"33:18\"/>\n\
            <field name=\"MC\" bits=\"34\"/>\n\
            <field name=\"My_Nick_Index\" bits=\"36:35\"/>\n\
            <field name=\"VSI_LSB\" bits=\"51:37\"/>\n\
            <field name=\"VSI_Valid\" bits=\"52\"/>\n\
            <field name=\"Remark_Profile\"";

const char *qax_b0_SignalStructures_4=" bits=\"56:53\"/>\n\
            <field name=\"Reserved\" bits=\"72:57\"/>\n\
            <field name=\"OAM_LIF_Set\" bits=\"73\"/>\n\
            <field name=\"Out_LIF_Profile\" bits=\"79:74\"/>\n\
            <field name=\"Drop\" bits=\"80\"/>\n\
            <field name=\"Reserved\" bits=\"82:81\"/>\n\
            <field name=\"Half_Entry\" bits=\"83\"/>\n\
            <field name=\"Type_TRILL\" bits=\"87:84\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_ARP_LL\" size=\"88\" perm=\"1\">\n\
            <field name=\"Next_Out_LIF_LSB\" bits=\"5:0\"/>\n\
            <field name=\"Next_Out_LIF_Valid\" bits=\"6\"/>\n\
            <field name=\"VSI\" bits=\"22:7\"/>\n\
            <field name=\"VSI_Valid\" bits=\"23\"/>\n\
            <field name=\"MAC\" bits=\"71:24\"/>\n\
            <field name=\"Remark_Profile\" bits=\"74:72\"/>\n\
            <field name=\"OAM_LIF_Set\" bits=\"75\"/>\n\
            <field name=\"Out_LIF_Profile\" bits=\"80:76\"/>\n\
            <field name=\"ROO_Link_Format\" bits=\"81\"/>\n\
            <field name=\"Drop\" bits=\"82\"/>\n\
            <field name=\"Reserved\" bits=\"84:83\"/>\n\
            <field name=\"Type_ARP_LL\" bits=\"87:85\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_ROO_LL\" size=\"88\" perm=\"1\">\n\
            <field name=\"Outer_Tag_MSB\" bits=\"7:0\"/>\n\
            <field name=\"Outer_Tag_PCP_DEI\" bits=\"11:8\"/>\n\
            <field name=\"Remark_Profile\" bits=\"14:12\"/>\n\
            <field name=\"Num_of_Tags\" bits=\"16:15\"/>\n\
            <field name=\"Eth_Type_Index\" bits=\"20:17\"/>\n\
            <field name=\"SA_LSB\" bits=\"32:21\"/>\n\
            <field name=\"DA\" bits=\"80:33\"/>\n\
            <field name=\"ROO_Link_Format\" bits=\"81\"/>\n\
            <field name=\"Drop\" bits=\"82\"/>\n\
            <field name=\"Reserved\" bits=\"84:83\"/>\n\
            <field name=\"Type_ROO_LL\" bits=\"87:85\"/>\n\
        </structure>\n\
        <structure name=\"EEDB_Entry\" size=\"88\" expansion=\"Dynamic\" perm=\"1\">\n\
            <option expansion=\"EE_Format_AC_or_Out_RIF\" msb_4b=\"0\"/>\n\
            <option expansion=\"EE_Format_TRILL_Half\" msb_4b=\"1\" TRILL_Half_Entry_Valid=\"1\"/>\n\
            <option expansion=\"EE_Format_TRILL_Full\" msb_4b=\"1\" TRILL_Half_Entry_Valid=\"0\"/>\n\
            <option expansion=\"EE_Format_ISID\" msb_4b=\"2\"/>\n\
            <option expansion=\"EE_Format_IPv4\" msb_4b=\"3\"/>\n\
            <option expansion=\"EE_Format_ARP_LL\" msb_3b=\"2\" ROO_Link_Format_Valid=\"0\"/>\n\
            <option expansion=\"EE_Format_ROO_LL\" msb_3b=\"2\" ROO_Link_Format_Valid=\"1\"/>\n\
            <option expansion=\"EE_Format_Data\" msb_3b=\"3\"/>\n\
            <option expansion=\"EE_Format_MPLS\" msb_1b=\"1\"/>\n\
            <field name=\"TRILL_Half_Entry_Valid\" bits=\"83\"/>\n\
            <field name=\"ROO_Link_Format_Valid\" bits=\"81\"/>\n\
            <field name=\"msb_1b\" bits=\"87:87\"/>\n\
            <field name=\"msb_3b\" bits=\"87:85\"/>\n\
            <field name=\"msb_4b\" bits=\"87:84\"/>\n\
        </structure>\n\
        <structure name=\"EES_Action\" size=\"131\" perm=\"1\">\n\
            <field name=\"Type\" bits=\"3:0\"/>\n\
            <field name=\"EEDB_Ptr\" bits=\"21:4\"/>\n\
            <field name=\"EEDB_Entry\" bits=\"109:22\"/>\n\
            <field name=\"Protection_Ptr\" bits=\"130:110\"/>\n\
        </structure>\n\
        <structure name=\"TM_Cmd\" size=\"332\" perm=\"1\">\n\
            <field name=\"Dst_Valid\" bits=\"0\"/>\n\
            <field name=\"Dst\" bits=\"19:1\" expansion=\"Fwd_Action_Dst\"/>\n\
            <field name=\"Network_Header_Append_Size_Ptr\" bits=\"27:20\"/>\n\
            <field name=\"Network_Header_Truncate_Size\" bits=\"35:28\"/>\n\
            <field name=\"ITPP_Delta\" bits=\"43:36\"/>\n\
            <field name=\"DP\" bits=\"45:44\"/>\n\
            <field name=\"TC\" bits=\"48:46\"/>\n\
            <field name=\"Admt_";

const char *qax_b0_SignalStructures_5="Profile\" bits=\"51:49\"/>\n\
            <field name=\"LAG_LB_Key\" bits=\"67:52\"/>\n\
            <field name=\"LAG_Member_Valid\" bits=\"68\"/>\n\
            <field name=\"Eth_Meter_Ptr\" bits=\"79:69\"/>\n\
            <field name=\"Meter_A_Ptr\" bits=\"95:80\" condition=\"Meter_A_Update\"/>\n\
            <field name=\"Meter_A_Update\" bits=\"96\"/>\n\
            <field name=\"Meter_B_Ptr\" bits=\"112:97\" condition=\"Meter_B_Update\"/>\n\
            <field name=\"Meter_B_Update\" bits=\"113\"/>\n\
            <field name=\"DP_Meter_Cmd\" bits=\"115:114\"/>\n\
            <field name=\"Snoop_Cmd\" bits=\"119:116\"/>\n\
            <field name=\"Snoop_Code\" bits=\"127:120\"/>\n\
            <field name=\"Mirror_Cmd\" bits=\"131:128\"/>\n\
            <field name=\"ST_VSQ_Ptr\" bits=\"139:132\"/>\n\
            <field name=\"In_PP_Port\" bits=\"147:140\"/>\n\
            <field name=\"Counter_B_Ptr\" bits=\"164:148\" condition=\"Counter_B_Update\"/>\n\
            <field name=\"Counter_B_Update\" bits=\"165\"/>\n\
            <field name=\"Counter_A_Ptr\" bits=\"182:166\" condition=\"Counter_A_Update\"/>\n\
            <field name=\"Counter_A_Update\" bits=\"183\"/>\n\
            <field name=\"Statistics_Ptr\" bits=\"225:184\"/>\n\
            <field name=\"Learn_Info\" bits=\"329:226\"/>\n\
            <field name=\"Learn_Info_Valid\" bits=\"330\"/>\n\
            <field name=\"Reserved\" bits=\"331\"/>\n\
        </structure>\n\
        <structure name=\"Fwd_Action\" size=\"133\" perm=\"1\">\n\
            <field name=\"Strength\" bits=\"2:0\"/>\n\
            <field name=\"Dst\" bits=\"21:3\" expansion=\"Fwd_Action_Dst\"/>\n\
            <field name=\"TC\" bits=\"24:22\"/>\n\
            <field name=\"DP\" bits=\"26:25\"/>\n\
            <field name=\"Meter_A_Update\" bits=\"27\"/>\n\
            <field name=\"Meter_A_Ptr\" bits=\"44:28\" condition=\"Meter_A_Update\"/>\n\
            <field name=\"Meter_B_Update\" bits=\"45\"/>\n\
            <field name=\"Meter_B_Ptr\" bits=\"62:46\" condition=\"Meter_B_Update\"/>\n\
            <field name=\"DP_Meter_Cmd\" bits=\"64:63\"/>\n\
            <field name=\"Counter_A_Update\" bits=\"65\"/>\n\
            <field name=\"Counter_A_Ptr\" bits=\"86:66\" condition=\"Counter_A_Update\"/>\n\
            <field name=\"Counter_B_Update\" bits=\"87\"/>\n\
            <field name=\"Counter_B_Ptr\" bits=\"108:88\" condition=\"Counter_B_Update\"/>\n\
            <field name=\"CPU_Trap_Code\" bits=\"116:109\"/>\n\
            <field name=\"CPU_Trap_Qualifier\" bits=\"132:117\"/>\n\
        </structure>\n\
        <structure name=\"Learn_Info\" size=\"104\" perm=\"1\">\n\
            <field name=\"MAC\" bits=\"47:0\"/>\n\
            <field name=\"FID\" bits=\"62:48\"/>\n\
            <field name=\"Payload\" bits=\"102:63\"/>\n\
            <field name=\"Learn_or_Transplant\" bits=\"103:103\"/>\n\
        </structure>\n\
        <structure name=\"Eth_Tag_Format\" size=\"5\" perm=\"1\">\n\
            <field name=\"Inner_Tag\" bits=\"1:0\" resolution=\"Tag_Encoding\"/>\n\
            <field name=\"Outer_Tag_is_Priority\" bits=\"2\"/>\n\
            <field name=\"Outer_Tag\" bits=\"4:3\" resolution=\"Tag_Encoding\"/>\n\
        </structure>\n\
        <structure name=\"Header_Offset\" size=\"42\" perm=\"1\">\n\
            <field name=\"Header_0\" bits=\"6:0\"/>\n\
            <field name=\"Header_1\" bits=\"13:7\"/>\n\
            <field name=\"Header_2\" bits=\"20:14\"/>\n\
            <field name=\"Header_3\" bits=\"27:21\"/>\n\
            <field name=\"Header_4\" bits=\"34:28\"/>\n\
            <field name=\"Header_5\" bits=\"41:35\"/>\n\
        </structure>\n\
        <structure name=\"PFQ\" size=\"11\" perm=\"1\">\n\
            <field name=\"Next_Protocol\" bits=\"10:7\"/>\n\
        </structure>\n\
        <structure name=\"Packet_Format_Qualifier\" size=\"55\" perm=\"1\">\n\
            <field name=\"Header_1\" bits=\"10:00\" expansion=\"PFQ\"/>\n\
            <field name=\"H";

const char *qax_b0_SignalStructures_6="eader_2\" bits=\"21:11\" expansion=\"PFQ\"/>\n\
            <field name=\"Header_3\" bits=\"32:22\" expansion=\"PFQ\"/>\n\
            <field name=\"Header_4\" bits=\"43:33\" expansion=\"PFQ\"/>\n\
            <field name=\"Header_5\" bits=\"54:44\" expansion=\"PFQ\"/>\n\
        </structure>\n\
        <structure name=\"OTSH\" size=\"48\" expansion=\"Dynamic\" perm=\"1\">\n\
            <option expansion=\"OAM_Header\" OTSH_Type=\"OAM\"/>\n\
            <option expansion=\"IEEE1588v2_Header\" OTSH_Type=\"IEEE1588v2\"/>\n\
            <option expansion=\"Latency_Measurement_Header\" OTSH_Type=\"Latency_Measurement\"/>\n\
            <field name=\"OTSH_Type\" bits=\"47:46\"/>\n\
        </structure>\n\
    </signal-structures>\n\
    <signal-params>\n\
        <signal name=\"Tag_Encoding\" size=\"2\">\n\
            <entry value=\"0\" name=\"None\"/>\n\
            <entry value=\"1\" name=\"TPID1\"/>\n\
            <entry value=\"2\" name=\"TPID2\"/>\n\
            <entry value=\"3\" name=\"TPID3\"/>\n\
        </signal>\n\
        <signal name=\"PPH_Type\" size=\"2\">\n\
            <entry value=\"0\" name=\"No_PPH\"/>\n\
            <entry value=\"1\" name=\"PPH_Base\"/>\n\
            <entry value=\"2\" name=\"PPH_OAM_TS\"/>\n\
            <entry value=\"3\" name=\"PPH_Base_OAM_TS\"/>\n\
        </signal>\n\
        <signal name=\"TM Action_Type\" size=\"2\">\n\
            <entry value=\"0\" name=\"Fwd\"/>\n\
            <entry value=\"1\" name=\"Snoop\"/>\n\
            <entry value=\"2\" name=\"Mirror\"/>\n\
            <entry value=\"3\" name=\"TDM\"/>\n\
        </signal>\n\
        <signal name=\"OTSH_Type\" size=\"2\">\n\
            <entry value=\"0\" name=\"OAM\"/>\n\
            <entry value=\"1\" name=\"IEEE1588v2\"/>\n\
            <entry value=\"2\" name=\"Latency_Measurement\"/>\n\
            <entry value=\"3\" name=\"Reserved\"/>\n\
        </signal>\n\
        <signal name=\"Fwd_Code\" size=\"4\" default=\"Reserved\">\n\
            <entry value=\"0\" name=\"Bridge\"/>\n\
            <entry value=\"1\" name=\"IPv4_UC_Routed\"/>\n\
            <entry value=\"2\" name=\"IPv4_MC_Routed\"/>\n\
            <entry value=\"3\" name=\"IPv6_UC_Routed\"/>\n\
            <entry value=\"4\" name=\"IPv6_MC_Routed\"/>\n\
            <entry value=\"5\" name=\"MPLS\"/>\n\
            <entry value=\"6\" name=\"TRILL\"/>\n\
            <entry value=\"7\" name=\"CPU_Trap\"/>\n\
            <entry value=\"8\" name=\"Reserved_8\"/>\n\
            <entry value=\"9\" name=\"Custom_1\"/>\n\
            <entry value=\"10\" name=\"Custom_2\"/>\n\
            <entry value=\"11\" name=\"Snoop/Mirror\"/>\n\
            <entry value=\"15\" name=\"TM\"/>\n\
        </signal>\n\
        <signal name=\"Eth_Type_Code\" size=\"4\">\n\
            <entry value=\"0\" name=\"No Match\"/>\n\
            <entry value=\"1\" name=\"M-in-M\"/>\n\
            <entry value=\"2\" name=\"IPv4\"/>\n\
            <entry value=\"3\" name=\"IPv6\"/>\n\
            <entry value=\"4\" name=\"ARP\"/>\n\
            <entry value=\"5\" name=\"CFM\"/>\n\
            <entry value=\"6\" name=\"TRILL\"/>\n\
            <entry value=\"7\" name=\"MPLS\"/>\n\
            <entry value=\"8\" name=\"Custom 1\"/>\n\
            <entry value=\"9\" name=\"Custom 2\"/>\n\
            <entry value=\"10\" name=\"Custom 3\"/>\n\
            <entry value=\"11\" name=\"Custom 4\"/>\n\
            <entry value=\"12\" name=\"Custom 5\"/>\n\
            <entry value=\"13\" name=\"Custom 6\"/>\n\
            <entry value=\"14\" name=\"Custom 7\"/>\n\
            <entry value=\"15\" name=\"Custom 8\"/>\n\
        </signal>\n\
        <signal name=\"Packet_Format_Code\" size=\"6\" default=\"tm\">\n\
            <entry value=\"0\" name=\"Eth\"/>\n\
            <entry value=\"1\" name=\"M-in-M\"/>\n\
            <entry value=\"2\" name=\"Eth:IPv4\"/>\n\
            <entry value=\"3\" name=\"Eth:IPv6\"/>\n\
            <entry value=\"4\" name=\"Reserved\"/>\n\
            <entry value=\"5\"";

const char *qax_b0_SignalStructures_7=" name=\"Eth:MPLSx1\"/>\n\
            <entry value=\"6\" name=\"Eth:MPLSx2\"/>\n\
            <entry value=\"7\" name=\"Eth:MPLSx3\"/>\n\
            <entry value=\"8\" name=\"Eth:FC\"/>\n\
            <entry value=\"9\" name=\"Eth:FC\"/>\n\
            <entry value=\"10\" name=\"Eth:IPv4:Eth\"/>\n\
            <entry value=\"11\" name=\"Reserved\"/>\n\
            <entry value=\"12\" name=\"Eth:TRILL:Eth\"/>\n\
            <entry value=\"13\" name=\"Eth:MPLS:Eth\"/>\n\
            <entry value=\"14\" name=\"Eth:MPLSx2:Eth\"/>\n\
            <entry value=\"15\" name=\"Eth:MPLSx3:Eth\"/>\n\
            <entry value=\"16\" name=\"Reserved\"/>\n\
            <entry value=\"17\" name=\"Reserved\"/>\n\
            <entry value=\"18\" name=\"Eth:IPv4:IPv4\"/>\n\
            <entry value=\"19\" name=\"Eth:IPv6:IPv4\"/>\n\
            <entry value=\"20\" name=\"Reserved\"/>\n\
            <entry value=\"21\" name=\"Eth:MPLS:IPv4\"/>\n\
            <entry value=\"22\" name=\"Eth:MPLSx2:IPv4\"/>\n\
            <entry value=\"23\" name=\"Eth:MPLSx3:IPv4\"/>\n\
            <entry value=\"24\" name=\"Reserved\"/>\n\
            <entry value=\"25\" name=\"Reserved\"/>\n\
            <entry value=\"26\" name=\"Eth:IPv4:IPv6\"/>\n\
            <entry value=\"27\" name=\"Eth:IPv6:IPv6\"/>\n\
            <entry value=\"28\" name=\"Reserved\"/>\n\
            <entry value=\"29\" name=\"Eth:MPLS:IPv6\"/>\n\
            <entry value=\"30\" name=\"Eth:MPLSx2:IPv6\"/>\n\
            <entry value=\"31\" name=\"Eth:MPLSx3:IPv6\"/>\n\
        </signal>\n\
        <signal name=\"FHEI_Code\" size=\"2\">\n\
            <entry value=\"0\" name=\"None\"/>\n\
            <entry value=\"1\" name=\"FHEI_3B\"/>\n\
            <entry value=\"2\" name=\"FHEI_5B\"/>\n\
            <entry value=\"3\" name=\"FHEI_8B\"/>\n\
        </signal>\n\
        <signal name=\"Enc_Mode\" size=\"2\">\n\
            <entry value=\"0\" name=\"None\"/>\n\
            <entry value=\"1\" name=\"EthIP_or_VxLAN\"/>\n\
            <entry value=\"2\" name=\"GRE_4B\"/>\n\
            <entry value=\"3\" name=\"GRE_8B\"/>\n\
        </signal>\n\
        <signal name=\"TT_Code\" size=\"4\" default=\"Reserved\">\n\
            <entry value=\"0\" name=\"None\"/>\n\
            <entry value=\"1\" name=\"Eth\"/>\n\
            <entry value=\"3\" name=\"IPv4oE\"/>\n\
            <entry value=\"4\" name=\"MPLSoE\"/>\n\
            <entry value=\"5\" name=\"CW_MPLSoE\"/>\n\
            <entry value=\"6\" name=\"MPLSx2oE\"/>\n\
            <entry value=\"7\" name=\"CW_MPLSx2oE\"/>\n\
            <entry value=\"8\" name=\"MPLSx3oE\"/>\n\
            <entry value=\"9\" name=\"CW_MPLSx3oE\"/>\n\
            <entry value=\"10\" name=\"TRILLoE\"/>\n\
            <entry value=\"11\" name=\"IPv6oE\"/>\n\
        </signal>\n\
        <signal name=\"IEEE1588_Enc\" size=\"1\">\n\
            <entry value=\"0\" name=\"UDP\"/>\n\
            <entry value=\"1\" name=\"Eth\"/>\n\
        </signal>\n\
        <signal name=\"STP_State\" size=\"2\" default=\"Reserved\">\n\
            <entry value=\"0\" name=\"Forward\"/>\n\
            <entry value=\"1\" name=\"Learn\"/>\n\
            <entry value=\"2\" name=\"Block\"/>\n\
        </signal>\n\
        <signal name=\"In_LIF_Data_Index\" size=\"2\">\n\
            <entry value=\"0\" name=\"VT_ISEM_A_Lookup\"/>\n\
            <entry value=\"1\" name=\"VT_ISEM_B_Lookup\"/>\n\
            <entry value=\"2\" name=\"TT_ISEM_A_Lookup\"/>\n\
            <entry value=\"3\" name=\"TT_ISEM_B_Lookup\"/>\n\
        </signal>\n\
    </signal-params>\n\
</top>\n\
";

const char *qax_b0_SystemHeadersObjects_0="<?xml version=\"1.0\" encoding=\"UTF-8\"?>\n\
<top device=\"qux\" version=\"1.0\">\n\
    <parsing-objects>\n\
        <object name=\"ITMH\" size-type=\"static\" size=\"32\" structure=\"ITMH_Base\">\n\
            <description>Ingress TM Header</description>\n\
            <extension name=\"ITMH_EXT\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <enable val=\"1\" />\n\
                    <field path=\"ITMH_Base.ITMH_Base_Extension_Exists\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"OTSH\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <enable val=\"2\" mask=\"2\" />\n\
                    <field path=\"ITMH_Base.PPH_Type\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"PPH\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <enable val=\"1\" mask=\"1\" />\n\
                    <field path=\"ITMH_Base.PPH_Type\" />\n\
                </condition>\n\
            </extension>\n\
        </object>\n\
        <object name=\"ITMH_EXT\" size-type=\"static\" size=\"24\"\n\
            structure=\"ITMH_Base_Extension\">\n\
            <extension name=\"ITMH_EXT_EXT\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <enable val=\"6\" mask=\"6\" /> <!-- enable for values 6 and 7 -->\n\
                    <field path=\"ITMH_Base_Extension.ITMH_Ext_Type\" />\n\
                </condition>\n\
            </extension>\n\
        </object>\n\
        <object name=\"ITMH_EXT_EXT\" size-type=\"static\" size=\"24\"\n\
            structure=\"ITMH_Base_Ext_ISQ_Ext\" />\n\
        <object name=\"FTMH\" size-type=\"static\" size=\"72\" structure=\"FTMH_Base\">\n\
            <description>Egress TM Header</description>\n\
            <extension name=\"LB_Key\">\n\
                <condition type=\"soc\" mode=\"enable\">\n\
                    <enable val=\"ENABLED\" />\n\
                    <soc_property name=\"system_ftmh_load_balancing_ext_mode\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"DSP\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <enable val=\"1\" />\n\
                    <field path=\"FTMH_Base.DSP_Extension_Valid\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"Stacking\">\n\
                <condition type=\"soc\" mode=\"enable\">\n\
                    <enable val=\"1\" />\n\
                    <soc_property name=\"stacking_enable\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"Stacking\">\n\
                <condition type=\"soc\" mode=\"disable\">\n\
                    <enable val=\"1\" />\n\
                    <soc_property name=\"stacking_enable\" />\n\
                </condition>\n\
                <condition type=\"soc\" mode=\"enable\">\n\
                    <enable val=\"1\" />\n\
                    <soc_property name=\"stacking_extension_enable\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"OTSH\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <enable val=\"2\" mask=\"2\" />\n\
                    <field path=\"FTMH_Base.PPH_Type\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"PPH\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <enable val=\"1\" mask=\"1\" />\n\
                    <field path=\"FTMH_Base.PPH_Type\" />\n\
                </condition>\n\
            </extension>\n\
        </object>\n\
        <object name=\"LB_Key\" size-type=\"static\" size=\"8\" structure=\"FTMH_LB_Key_Ext\" />\n\
        <object name=\"DSP\" size-type=\"static\" size=\"16\" structure=\"FTMH_DSP_Ext\" />\n\
     ";

const char *qax_b0_SystemHeadersObjects_1="   <object name=\"Stacking\" size-type=\"static\" size=\"16\"\n\
            structure=\"FTMH_Stacking_Ext\" />\n\
        <object name=\"OTSH\" size-type=\"static\" size=\"48\" structure=\"OTSH\">\n\
            <description>OAM/TimeStamp Header</description>\n\
        </object>\n\
        <object name=\"PPH\" size-type=\"static\" size=\"56\" structure=\"PPH_Base\">\n\
            <description>Packet Processing Header</description>\n\
            <extension name=\"FHEI_Bridge_3B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"1\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"0\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_Bridge_5B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"2\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"0\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_CPU_TRAP_3B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"1\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"7\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_CPU_TRAP_5B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"2\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"7\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_CPU_TRAP_8B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"3\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"7\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_IPv4_UC_Routed_3B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"1\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"1\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_IPv4_MC_Routed_3B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"1\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"2\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_IP";

const char *qax_b0_SystemHeadersObjects_2="v6_UC_Routed_3B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"1\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"3\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_IPv6_MC_Routed_3B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"1\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"4\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_IPv4_UC_Routed_8B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"3\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"1\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_IPv4_MC_Routed_8B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"3\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"2\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_IPv6_UC_Routed_8B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"3\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"3\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_IPv6_MC_Routed_8B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"3\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"4\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_MPLS_3B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"1\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"5\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_MPLS_5B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"2\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"5\" mask=\"0xf\" />\n\
                </condition>\n\
            </extensi";

const char *qax_b0_SystemHeadersObjects_3="on>\n\
            <extension name=\"FHEI_TRILL_3B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"1\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"6\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"EEI_MPLS\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.EEI_Extension_Valid\" />\n\
                    <enable val=\"1\" mask=\"1\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"LearnExt\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Learn_Extension_Valid\" />\n\
                    <enable val=\"1\" mask=\"1\" />\n\
                </condition>\n\
            </extension>\n\
        </object>\n\
        <object name=\"FHEI_Bridge_3B\" size-type=\"static\" size=\"24\"\n\
            structure=\"FHEI_Bridge_3B\" />\n\
        <object name=\"FHEI_Bridge_5B\" size-type=\"static\" size=\"40\"\n\
            structure=\"FHEI_Bridge_5B\" />\n\
        <object name=\"FHEI_CPU_TRAP_3B\" size-type=\"static\" size=\"24\"\n\
            structure=\"FHEI_CPU_Trap_3B\" />\n\
        <object name=\"FHEI_CPU_TRAP_5B\" size-type=\"static\" size=\"40\"\n\
            structure=\"FHEI_CPU_Trap_5B\" />\n\
        <object name=\"FHEI_CPU_TRAP_8B\" size-type=\"static\" size=\"64\"\n\
            structure=\"FHEI_CPU_TRAP_8B\" />\n\
        <object name=\"FHEI_IPv4_UC_Routed_3B\" size-type=\"static\" size=\"24\"\n\
            structure=\"FHEI_IP_Routed_3B\" />\n\
        <object name=\"FHEI_IPv4_MC_Routed_3B\" size-type=\"static\" size=\"24\"\n\
            structure=\"FHEI_IP_Routed_3B\" />\n\
        <object name=\"FHEI_IPv6_UC_Routed_3B\" size-type=\"static\" size=\"24\"\n\
            structure=\"FHEI_IP_Routed_3B\" />\n\
        <object name=\"FHEI_IPv6_MC_Routed_3B\" size-type=\"static\" size=\"24\"\n\
            structure=\"FHEI_IP_Routed_3B\" />\n\
        <object name=\"FHEI_IPv4_UC_Routed_8B\" size-type=\"static\" size=\"64\"\n\
            structure=\"FHEI_IP_Routed_8B\" />\n\
        <object name=\"FHEI_IPv4_MC_Routed_8B\" size-type=\"static\" size=\"64\"\n\
            structure=\"FHEI_IP_Routed_8B\" />\n\
        <object name=\"FHEI_IPv6_UC_Routed_8B\" size-type=\"static\" size=\"64\"\n\
            structure=\"FHEI_IP_Routed_8B\" />\n\
        <object name=\"FHEI_IPv6_MC_Routed_8B\" size-type=\"static\" size=\"64\"\n\
            structure=\"FHEI_IP_Routed_8B\" />\n\
        <object name=\"FHEI_MPLS_3B\" size-type=\"static\" size=\"24\"\n\
            structure=\"FHEI_MPLS_3B\" />\n\
        <object name=\"FHEI_MPLS_5B\" size-type=\"static\" size=\"40\"\n\
            structure=\"FHEI_MPLS_5B\" />\n\
        <object name=\"FHEI_TRILL_3B\" size-type=\"static\" size=\"24\"\n\
            structure=\"FHEI_TRILL_3B\" />\n\
        <object name=\"EEI_MPLS\" size-type=\"static\" size=\"24\" structure=\"PPH_EEI_Ext\" />\n\
        <object name=\"LearnExt\" size-type=\"static\" size=\"40\" structure=\"Learn_Ext\" />\n\
                <object name=\"FabricPacket\" size=\"0\">\n\
                        <description>System headers (FTMH) followed be network headers (ETH)</description>\n\
                        <extension name=\"FTMH\"/>\n\
                        <extension name=\"ETH\"/>\n\
                </object>\n\
    </parsing-objects>\n\
</top>\n\
";

const char *qux_AccessObjects_0="<?xml version=\"1.0\"?>\n\
<top type=\"qux\">\n\
    <registers>\n\
        <reg name=\"CMIC_MMU_COSLC_COUNT_ADDR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_MMU_COSLC_COUNT_DATA\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FSCHAN_DATA32\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FSCHAN_DATA64_LO\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_FSCHAN_DATA32\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_FSCHAN_DATA64_LO\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_FSCHAN_DATA32\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_FSCHAN_DATA64_LO\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_FSCHAN_DATA32\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_FSCHAN_DATA64_LO\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_FREQ_CTRL_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_FREQ_CTRL_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BROADSYNC_REF_CLK_GEN_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_BROADSYNC0_CLK_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_BROADSYNC1_CLK_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_CAPTURE_STATUS_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_CAPTURE_STATUS_CLR_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_INTERRUPT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_INTERRUPT_STATUS\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_INTERRUPT_CLR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TM\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS0_FREQ_CTRL_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS1_FREQ_CTRL_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_COUNTER_CONFIG_SELECT\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS0_COUNTER_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS0_FREQ_CTRL_FRAC\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS0_FREQ_CTRL_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS1_COUNTER_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS1_FREQ_CTRL_FRAC\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TS1_FREQ_CTRL_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TIME_CAPTURE_MODE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_INPUT_TIME_FIFO_TS_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_INPUT_TIME_FIFO_TS_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_FIFO_STATUS\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_0_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_0_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_0_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_0_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_0_PHASE_ADJUST_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_0_PHASE_ADJUST_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_0_INPUT_DIVISOR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_1_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_1_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_1_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_1_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_1_PHASE_ADJUST_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_1_PHASE_ADJUST_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_1_INPUT_DIVISOR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_2_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_2_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_2_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_2_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_2_PHASE_ADJUST_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_2_PHASE_ADJUST_UPPER\" no_read=";

const char *qux_AccessObjects_1="\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_2_INPUT_DIVISOR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_3_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_3_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_3_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_3_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_3_PHASE_ADJUST_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_3_PHASE_ADJUST_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_3_INPUT_DIVISOR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_4_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_4_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_4_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_4_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_4_PHASE_ADJUST_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_4_PHASE_ADJUST_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_4_INPUT_DIVISOR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_5_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_5_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_5_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_5_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_5_PHASE_ADJUST_LOWER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_5_PHASE_ADJUST_UPPER\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_GPIO_5_INPUT_DIVISOR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_SYNCE_CLK1_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_SYNCE_CLK2_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_SYNCE_CLK3_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_SYNCE_CLK4_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_SYNCE_CLK5_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_TIME_CAPTURE_CONTROL\" no_read=\"1\"/>\n\
        <reg name=\"CMICTXCOSMASK\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_CLK_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_CONFIG\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_HEARTBEAT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_HEARTBEAT_DOWN_DURATION\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_HEARTBEAT_UP_DURATION\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_INITIAL_CRC\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_INPUT_TIME_0\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_INPUT_TIME_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_INPUT_TIME_2\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_OFFSET_ADJUST_0\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_OFFSET_ADJUST_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_OUTPUT_TIME_0\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_OUTPUT_TIME_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_OUTPUT_TIME_2\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS_REF_CLK_GEN_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH2_RD_DMA_HOSTMEM_START_ADDRESS\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_CAPTURE_STATUS\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_CAPTURE_STATUS_CLR\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_FIFO_STATUS\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_INPUT_TIME_FIFO_ID\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_INPUT_TIME_FIFO_TS\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_L1_CLK_RECOVERED_CLK_BKUP_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_L1_CLK_RECOVERED_CLK_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_LCPLL_CLK_COUNT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_TIME_CAPTURE_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_1_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_1_DOWN_EVENT_CTRL\" no_";

const char *qux_AccessObjects_2="read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_1_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_1_PHASE_ADJUST\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_1_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_2_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_2_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_2_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_2_PHASE_ADJUST\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_2_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_3_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_3_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_3_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_3_PHASE_ADJUST\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_3_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_4_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_4_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_4_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_4_PHASE_ADJUST\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_4_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_5_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_5_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_5_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_5_PHASE_ADJUST\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_5_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_6_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_6_DOWN_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_6_OUTPUT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_6_PHASE_ADJUST\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TS_GPIO_6_UP_EVENT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_DEBUG_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_FIFO_ECC_CONFIG\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_TIMESYNC_FIFO_ECC_STATUS\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_INITIAL_CRC\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_INITIAL_CRC\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_OUTPUT_TIME_0\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_OUTPUT_TIME_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_OUTPUT_TIME_2\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_OUTPUT_TIME_0\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_OUTPUT_TIME_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_OUTPUT_TIME_2\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_INPUT_TIME_0\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_INPUT_TIME_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_INPUT_TIME_2\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_INPUT_TIME_0\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_INPUT_TIME_1\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_INPUT_TIME_2\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_HEARTBEAT_UP_DURATION\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_HEARTBEAT_UP_DURATION\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_HEARTBEAT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_HEARTBEAT_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS0_HEARTBEAT_DOWN_DURATION\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_BS1_HEARTBEAT_DOWN_DURATION\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_1_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_2_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_3_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_4_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_5_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_6_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_7_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_8_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMA";

const char *qux_AccessObjects_3="PHORE_9_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_10_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_11_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_12_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_13_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_14_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_15_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_16_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_17_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_18_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_19_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_20_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_21_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_22_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_23_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_24_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_25_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_26_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_27_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_28_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_29_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_30_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_31_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_32_SHADOW\" no_read=\"1\"/>\n\
        <reg name=\"FDR_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_read=\"1\"/>\n\
        <reg name=\"FMAC_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_read=\"1\"/>\n\
        <reg name=\"NBIH_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_read=\"1\"/>\n\
        <reg name=\"NBIL_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_read=\"1\"/>\n\
        <reg name=\"FDR_INDIRECT_COMMAND_ADDRESS\" no_read=\"1\"/>\n\
        <reg name=\"FMAC_INDIRECT_COMMAND_ADDRESS\" no_read=\"1\"/>\n\
        <reg name=\"NBIH_INDIRECT_COMMAND_ADDRESS\" no_read=\"1\"/>\n\
        <reg name=\"NBIL_INDIRECT_COMMAND_ADDRESS\" no_read=\"1\"/>\n\
        <reg name=\"FDR_INDIRECT_COMMAND_DATA_INCREMENT\" no_read=\"1\"/>\n\
        <reg name=\"FMAC_INDIRECT_COMMAND_DATA_INCREMENT\" no_read=\"1\"/>\n\
        <reg name=\"NBIH_INDIRECT_COMMAND_DATA_INCREMENT\" no_read=\"1\"/>\n\
        <reg name=\"NBIL_INDIRECT_COMMAND_DATA_INCREMENT\" no_read=\"1\"/>\n\
        <reg name=\"FDR_INDIRECT_COMMAND_WIDE_MEM\" no_read=\"1\"/>\n\
        <reg name=\"FMAC_INDIRECT_COMMAND_WIDE_MEM\" no_read=\"1\"/>\n\
        <reg name=\"NBIH_INDIRECT_COMMAND_WIDE_MEM\" no_read=\"1\"/>\n\
        <reg name=\"NBIL_INDIRECT_COMMAND_WIDE_MEM\" no_read=\"1\"/>\n\
        <reg name=\"FDR_INDIRECT_FORCE_BUBBLE\" no_read=\"1\"/>\n\
        <reg name=\"FMAC_INDIRECT_FORCE_BUBBLE\" no_read=\"1\"/>\n\
        <reg name=\"NBIH_INDIRECT_FORCE_BUBBLE\" no_read=\"1\"/>\n\
        <reg name=\"NBIL_INDIRECT_FORCE_BUBBLE\" no_read=\"1\"/>\n\
<!-- Unknown errors -->\n\
        <reg name=\"CLPORT_SGNDET_EARLYCRS\" no_read=\"1\"/>\n\
        <reg name=\"EDB_PAR_ERR_INITIATE\" no_read=\"1\"/>\n\
        <reg name=\"MACSEC_PROG_TX_CRC\" no_read=\"1\"/>\n\
        <reg name=\"MAC_PFC_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"MAC_PFC_REFRESH_CTRL\" no_read=\"1\"/>\n\
        <reg name=\"SFD_OFFSET\" no_read=\"1\"/>\n\
<!-- additional regs r/w test at tr 3 failed on emulation -->\n\
        <reg name=\"IHB_INTERRUPT_MASK_REGISTER\" no_read=\"1\"/>\n\
        <reg name=\"IHP_VTT_PROGRAM_ENCOUNTERED\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_INTERRUPT_REGISTER_TEST\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_COMMAND_WR_DATA\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_COMMAND\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INTERRUPT_REGISTER_TEST\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_INTERRUPT_REGISTER_TEST\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_C";

const char *qux_AccessObjects_4="OMMAND_WR_DATA\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_COMMAND\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_PML_INTERRUPT_REGISTER_TEST\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CFG\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_ERRINS_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_LANE\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_WT_ERR_HIGH\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_WT_ERR_LOW\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_WT_PARITY\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_WT_PKT_LOW\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CFG\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_ERRINS_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_LANE\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_WT_ERR_HIGH\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_WT_ERR_LOW\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_WT_PARITY\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_WT_PKT_LOW\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_AFIFO_WM\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_BURST\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CAL_ACC\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CAL_INBAND_DYN\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CAL_INBAND\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CAL_OUTBAND_DYN\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CAL_OUTBAND\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CAL_WT\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CTL\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_1\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_3\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_HOLD_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_HOLD_1\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_HOLD_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_HOLD_3\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_ERRINS_1\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_ERRINS_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_ERRINS_3\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_EXT_INT_2_ND_MASK\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_EXT_INT_FORCE\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_EXT_INT_MASK\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_FCOB_RETRANSMIT_SLOT_DY\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_FCOB_RETRANSMIT_SLOT\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INT_2_ND_MASK\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INT_FORCE\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INT_MASK\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_LANE_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_METAFRAME\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_14_10\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_19_15\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_24_20\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_29_25\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_34_30\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_39_35\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_44_40\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_47_45\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_4_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_REMAP_LANE_9_5\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_RETRANSMIT_CONFIG\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_RETRANSMIT_TIME_CONFIG_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_RETRANSMIT_TIME_CONFIG\" no_read=\"1\"/>\n";

const char *qux_AccessObjects_5="\
        <reg name=\"ILKN_SLE_RX_SEGMENT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_SERDES_TEST_CNTL\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_SERDES_TEST_PATTERNA\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_SERDES_TEST_PATTERNB\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_SERDES_TEST_PATTERNC\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_ACC\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_WT_BYTE_LOW\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_AFIFO_WM\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_BURST\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CAL_ACC\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CAL_INBAND_DYN\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CAL_INBAND\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CAL_OUTBAND_DYN\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CAL_OUTBAND\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CAL_WT\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CTL\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_1\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_3\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_HOLD_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_HOLD_1\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_HOLD_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_HOLD_3\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_ERRINS_1\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_ERRINS_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_ERRINS_3\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_FCOB_RETRANSMIT_SLOT_DY\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_FCOB_RETRANSMIT_SLOT\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_FIFO_CFG\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INT_2_ND_MASK\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INT_FORCE\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INT_MASK\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_LANE_2\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_METAFRAME\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_RATE_1\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_14_10\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_19_15\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_24_20\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_29_25\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_34_30\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_39_35\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_44_40\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_47_45\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_4_0\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_REMAP_LANE_9_5\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_RETRANSMIT_CONFIG\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_SEGMENT_ENABLE\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_SERDES_AFIFO_STALL_SEL\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_SERDES_TEST_CNTL\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_SERDES_TEST_PATTERNA\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_SERDES_TEST_PATTERNB\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_SERDES_TEST_PATTERNC\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_ACC\" no_read=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_WT_BYTE_LOW\" no_read=\"1\"/>\n\
<!-- tr3 emulation reg=CFC_INTERRUPT_MASK_REGISTERr,value=0x55501,expected0x55555 -->\n\
        <reg name=\"CFC_INTERRUPT_MASK_REGISTER\" no_read=\"1\"/>\n\
        <reg name=\"CGM_REG_0519\" no_read=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_ECC_ERR_1B_INITIATE\" no_read=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_ECC_ERR_1B_MONITOR_MEM_MASK\" no_read=\"1\"/>\n\
        <re";

const char *qux_AccessObjects_6="g name=\"MESH_TOPOLOGY_ECC_ERR_2B_INITIATE\" no_read=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_ECC_ERR_2B_MONITOR_MEM_MASK\" no_read=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_GLOBAL_MEM_OPTIONS\" no_read=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_RESERVED_MTCP\" no_read=\"1\"/>\n\
        <reg name=\"CFC_CMIC_RX_FC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_SPI_OOB_RX_0_GEN_PFC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_SPI_OOB_RX_1_GEN_PFC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_SPI_OOB_RX_GEN_PFC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_TSC_PLL_LOCK_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_BS0_CLK_CTRL\" no_read=\"1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_BS0_CONFIG\" no_read=\"1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_BS1_CLK_CTRL\" no_read=\"1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_BS1_CONFIG\" no_read=\"1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_CH1_DMA_CURR_DESC\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_DMA_DESC1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH0_RD_DMA_CUR_HOSTMEM_WRITE_PTR\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH0_RD_DMA_HOSTMEM_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_MIIM_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_MIIM_READ_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_PCIE_IRQ_MASK0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CUR_HOSTMEM_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CUR_SBUS_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CUR_SBUSDMA_CONFIG_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CUR_SBUSDMA_CONFIG_OPCODE\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CUR_SBUSDMA_CONFIG_SBUS_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_OPCODE\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_SBUSDMA_ECCERR_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_SBUS_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SCHAN_ACK_DATA_BEAT_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SCHAN_MESSAGE0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM100\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM101\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM103\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM105\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM106\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM107\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM108\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM114\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM117\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM119\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM123\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM127\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM128\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM161\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM165\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM173\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM22\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM224\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM5\" no_wb=";

const char *qux_AccessObjects_7="\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM50\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM51\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM52\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM55\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM56\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM61\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM62\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM65\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM66\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM68\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM69\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM72\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM76\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM78\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM79\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM80\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM81\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM84\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM89\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM9\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM90\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM93\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM102\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM104\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM105\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM108\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM109\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM111\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM113\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM116\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM119\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM123\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM125\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM128\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM161\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM22\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM224\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM30\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM32\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM33\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM36\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM38\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM39\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM45\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM48\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM49\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM52\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM53\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM61\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM64\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM76\" no_wb=\"1\"/>\n\
        <reg name=";

const char *qux_AccessObjects_8="\"CMIC_LEDUP1_DATA_RAM78\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM79\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM9\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM93\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM103\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM105\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM110\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM111\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM112\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM116\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM120\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM123\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM126\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM128\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM189\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM197\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM209\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM217\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM22\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM224\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM32\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM39\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM40\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM44\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM47\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM53\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM57\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM60\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM61\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM62\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM64\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM71\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM72\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM73\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM77\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM79\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM81\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM88\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM9\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM94\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE13\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE14\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE16\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE17\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE18\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE19\" no_wb=\"1\"/>\n\
        <reg ";

const char *qux_AccessObjects_9="name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE20\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE21\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SCHAN_RCPU_RPIO_MESSAGE9\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_13\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_14\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_16\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_17\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_18\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_19\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_20\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_21\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_22\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_24\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_25\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_26\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_27\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_28\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_29\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_30\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_31\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_32\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SEMAPHORE_9\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_PIPE_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_PIPE_COUNTERS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_GDDR_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_GDDR_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_GDDR_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_GDDR_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_GDDR_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_GDDR_BIST_LAST_READ_DATA_L";

const char *qux_AccessObjects_10="SB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_GDDR_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PRBS_DATA_SEED_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_GDDR_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_GDDR_BIST_LAST_READ_DATA_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_MON_A_THERMAL_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_MON_B_THERMAL_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_MON_C_THERMAL_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_MON_D_THERMAL_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_SW_VERSION\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_TAP_CPU_INTERFACE_DATA_OUT\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_UPI_RES_RO\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_DBG_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_DBG_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_EFMS_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_REACHABILITY_CELLS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_REG_0197\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_TOTAL_CELLS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_REG_0124\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_TRANSMITTED_CONTROL_CELLS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_TRANSMITTED_RTP_CELLS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_REG_0101\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_REG_0102\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_REG_0103\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_REG_0104\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_INBAND_HEADER\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_INBAND_PAYLOAD_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_INBAND_PAYLOAD_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_CPU_DATA_CELL_A\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_CPU_DATA_CELL_B\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_CPU_DATA_CELL_C\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_CPU_DATA_CELL_D\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_FDR_OVERFLOWS_AND_FIFOS_STATUSES_FDRA\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_FDR_OVERFLOWS_AND_FIFOS_STATUSES_FDR_B\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_016B\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_017E\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_0191\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_01A4\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_01B7\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_01CA\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_01DD\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_01F0\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_0224\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_0226\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_0244\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_0256\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_LOAD_BALANCING_SWITCH_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_FMAL_STATISTICS_OUTPUT\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_FMAL_STATISTICS_OUTPUT_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_KPCS_RX_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_LEAKY_BUCKET\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_RSF_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_IQM_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_MMU_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_DBG_LAST_KEY_A\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_DBG_LAST_KEY_B\" no_wb=\"";

const char *qux_AccessObjects_11="1\"/>\n\
        <reg name=\"IHB_DBG_LAST_KEY_C\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_DBG_LAST_KEY_D\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_DIAGNOSTICS_LOOKUP_RESULT\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_LOOKUP_REPLY\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_REG_00FF\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LINK_LAYER_LOOKUP_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LL_MIRROR_VID_01\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LL_MIRROR_VID_23\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LL_MIRROR_VID_45\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LLR_FIFO_P_14_PIPE_FIXED_DELAY\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LLR_FIFO_P_14_PIPE_SKIP_ENTRY\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LSR_ACTION_PROFILE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LSR_ELSP_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LSR_P2P_SERVICE_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MAC_LAYER_TRAP_ARP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MAC_LAYER_TRAP_DHCP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MAC_LAYER_TRAP_ICMP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MAC_LAYER_TRAP_IGMP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MAP_NEXT_PROTOCOL_TO_FWD_CODE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MAP_VRID_TO_IP_VERSION\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MEF_L_2_CP_DROP_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MEF_L_2_CP_PEER_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MEF_L_2_CP_TRANSPARENT_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_METER_TRAFFIC_CLASS_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_ACTION_PROFILES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_EXP_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_LABEL_PROCEDURE_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_LABEL_RANGE_BASE_LIF\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_LABEL_RANGE_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_LABEL_RANGE_LOW\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_LABEL_TERMINATION_ERROR_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_SPECIAL_LABEL_PROFILE_TABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MPLS_SPECIAL_LABELS_TO_TERMINATE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MY_ARP_IP_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MY_ARP_IP_2\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MY_B_MAC_LSB_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MY_B_MAC_MC\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MY_B_MAC_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MY_MAC\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_MY_TRILL_NICKNAME\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_BFD_MISCONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_BFD_OVER_IP_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_BFD_YOUR_DISCR_TO_LIF_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_COUNTER_DISABLE_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_COUNTER_INCREMENT_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_COUNTER_IN_RANGE_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_COUNTER_NOT_IN_RANGE_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_COUNTER_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_DEFAULT_ACC_MEP_PROFILES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_DEFAULT_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_DEFAULT_MP_TYPE_VECTOR\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_ETHERNET_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_IDENTIFICATION_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_IN_LIF_PROFILE_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_MP_TYPE_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_PACKET_INJECTED_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_PDU_DS_TO_PCP_0\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_PDU_DS_TO_PCP_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OAM_PDU_DS_TO_PCP_2\" no_";

const char *qux_AccessObjects_12="wb=\"1\"/>\n\
        <reg name=\"IHP_OEMA_LKP_DISABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_OEMB_LKP_DISABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PAR_ERR_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PBP_ACTION_PROFILES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PBP_TE_BVID_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PCP_DECODING_TABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PFC_IS_ETHERNET\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PFC_IS_IPV4\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PFC_IS_IPV6\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PFC_IS_MPLS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PFC_IS_TRILL\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PFC_IS_UD\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PROGRAM_ILLEGEL_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_PROTOCOL_TRAPS_PROGRAM_SELECT\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RCVD_PACKET_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_REG_00A3\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_REG_010C\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_REG_010D\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_MIRROR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_MTCP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_0\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_0_S\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_0_T\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_1_S\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_1_T\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_2\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_2_S\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_2_T\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_3\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_3_S\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_3_T\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_4\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_4_S\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_PCMI_4_T\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_SPARE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_SPARE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_SPARE_2\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RESERVED_SPARE_3\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RFC_6374_FLAGS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_RPF_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_SA_LOOKUP_RESULT_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_SERVICE_TYPE_VALUES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_SHARED_BFID\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_SYNC_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TCP_ACTION_PROFILES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TM_FORWARDING_OFFSET_INDEX_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TPID_ADDITIONAL_VALUES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TRAFFIC_CLASS_L_4_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TRAFFIC_CLASS_L_4_RANGE_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TRAFFIC_CLASS_TO_USER_PRIORITY\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TRILL_DEFAULT_VSI\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_TT_LIF_BANK_CONTETION_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_UDP_ACTION_PROFILES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_UNDEF_PROGRAM_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASK_PROFILE_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASKS_BASE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASKS_KEY_A\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASKS_KEY_B\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASKS_KEY_C\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASKS_RES";

const char *qux_AccessObjects_13="ULT_A\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASKS_RESULT_B\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_MASKS_RESULT_C\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_PROFILE_TO_VSI_ASSIGNMENT_MODE_TABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VSI_PROFILE_TO_VSI_TABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VT_LIF_BANK_CONTETION_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_FEC_POINTER_PREFIX\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_FIFOS_SKIP_ENTRY\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_FLOW_ID_PREFIX\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_GENERAL_CONFIGS_0\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_GENERAL_CONFIGS_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_INNER_ETHERNET_TERMINATION_ACTION\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MAP_0_DSCP_EXP_INDEX\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MAP_1_DSCP_EXP_INDEX\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MPLS_DUMMY_LIF\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MPLS_ENH_DUMMY_LIF_TERMINATION_PROFILE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MPLS_ENH_EXCLUDE_SPECIAL_LABEL_BIT_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MPLS_ILLEGAL_LABEL_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MPLS_ILLEGAL_RSRVD_LABEL_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MPLS_LABEL_RANGE_PROFILE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_MPLS_TERMINATE_FIRST_LABEL_BIT_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAPS_ENCOUNTERED\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_0\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_10\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_2\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_3\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_4\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_5\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_6\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_8\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_VTT_TRAP_STRENGTHS_9\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_ERR_1B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_ERR_2B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ECC_INTERRUPT_REGISTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ENABLE_INTERLAKEN\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ERROR_INITIATION_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_GLOBAL_MEM_OPTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_GTIMER_TRIGGER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_FC_OOB_CONF\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_GEN_CREDITS_BURST_FROM_SERDES\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_INVERT_POLARITY_SIGNALS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_OVER_FABRIC\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_REVERT_SERDES_DATA_ORDER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_RX_0_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_RX_1_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_RX_RETRANS_FSM_CLKS_IN_STATE_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_RX_RETRANS_FSM_ENTER_STATE_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_RX_RETRANS_FSM_STATE_TO_MONITOR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_RX_RETRANSMIT_DEBUG_I";

const char *qux_AccessObjects_14="NFORMATION\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_TX_0_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_TX_1_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_ILKN_TX_CONF\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_COMMAND_DATA_INCREMENT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_COMMAND_WIDE_MEM\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INDIRECT_WR_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INTERRUPT_MASK_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_PAR_ERR_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_MIRROR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_MTCP\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_0\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_0_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_0_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_1\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_1_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_1_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_2_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_2_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_3_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_3_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_4\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_4_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_PCMI_4_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_SPARE_0\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_SPARE_1\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_SPARE_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESERVED_SPARE_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RESET_WRAP_WITHOUT_ILKN_PORTS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RX_BYTES_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RX_ERR_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RX_FRAMELOCK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RX_ILKN_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_RX_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TRANSMIT_RETRANSMIT_DEBUG\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TX_BYTES_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TX_ERR_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TX_ILKN_0_FLUSHED_PACKETS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TX_ILKN_1_FLUSHED_PACKETS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TX_ILKN_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TX_ILKN_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_TX_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_ERR_1B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_ERR_2B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg";

const char *qux_AccessObjects_15=" name=\"ILKN_PML_ECC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ECC_INTERRUPT_REGISTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ENABLE_INTERLAKEN\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ERROR_INITIATION_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_GLOBAL_MEM_OPTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_GTIMER_TRIGGER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_FC_OOB_CONF\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_GEN_CREDITS_BURST_FROM_SERDES\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_INVERT_POLARITY_SIGNALS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_OVER_FABRIC\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_REVERT_SERDES_DATA_ORDER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_RX_0_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_RX_1_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_RX_RETRANS_FSM_CLKS_IN_STATE_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_RX_RETRANS_FSM_ENTER_STATE_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_RX_RETRANS_FSM_STATE_TO_MONITOR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_RX_RETRANSMIT_DEBUG_INFORMATION\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_TX_0_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_TX_1_DEBUG_BUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_ILKN_TX_CONF\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_COMMAND_DATA_INCREMENT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_COMMAND_WIDE_MEM\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INDIRECT_WR_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INTERRUPT_MASK_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_PAR_ERR_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_MIRROR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_MTCP\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_0\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_0_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_0_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_1\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_1_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_1_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_2_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_2_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_3_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_3_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_4\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_4_S\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_PCMI_4_T\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_SPARE_0\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_SPARE_1\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_SPARE_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESERVED_SPARE_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RESET_WRAP_WITHOUT_ILKN_PORTS\" no_wb=\"1\"/>\n\
        <r";

const char *qux_AccessObjects_16="eg name=\"ILKN_PML_RX_BYTES_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RX_ERR_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RX_FRAMELOCK\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RX_ILKN_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_RX_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TRANSMIT_RETRANSMIT_DEBUG\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TX_BYTES_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TX_ERR_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TX_ILKN_0_FLUSHED_PACKETS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TX_ILKN_1_FLUSHED_PACKETS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TX_ILKN_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TX_ILKN_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_TX_PKT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_ALIGN\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_BADCTL_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_BADCTL_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CAL_RD\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CDR_CNT_FILL\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CDR_CNT_FILL_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CDR_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CRC_32_CNT_FILL\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CRC_32_CNT_FILL_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CRC_32_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_CRC_32_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DAT_AFIFO_CORR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DAT_AFIFO_CORR_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DAT_AFIFO_OFLW_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DAT_AFIFO_OFLW_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DAT_AFIFO_UNCORR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DAT_AFIFO_UNCORR_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_OBS_0\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_OBS_1\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_OBS_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DEBUG_OBS_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DSKW_FIFO_CORR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DSKW_FIFO_CORR_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DSKW_FIFO_UNCORR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_DSKW_FIFO_UNCORR_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_EXT_INT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_EXT_INT_2_ND\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INFO\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INFO_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INFO_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_INT_2_ND\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_MF_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_MF_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_PIPE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_SCRAM_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_SCRAM_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_FILL\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_PARITY\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_RD_BYTE_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_RD_BYTE_LOW\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_RD_ERR_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_RD_ERR_LOW\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_RD_FLAG\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_RD_PARITY\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_ST";

const char *qux_AccessObjects_17="ATS_RD_PKT_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_RD_PKT_LOW\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_WT_BYTE_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATS_WT_PKT_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATUS_MSG\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_STATUS_MSG_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_WRD_SYNC\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_WRD_SYNC_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_WRD_SYNC_CHG\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_WRD_SYNC_CHG_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_WRD_SYNC_CNT_FILL\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_RX_WRD_SYNC_CNT_FILL_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_CAL_RD\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_CORR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_CORR_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_OFLW_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_OFLW_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_UFLW_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_UFLW_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_UNCORR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DAT_AFIFO_UNCORR_ERR_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_OBS_0\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_OBS_1\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_OBS_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_DEBUG_OBS_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INFO\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INFO_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INFO_3\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INT\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INT_2_ND\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_MSG\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_MSG_2\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_PIPE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_RATE_0\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_FILL\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_PARITY\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_BYTE_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_BYTE_LOW\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_ERR_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_ERR_LOW\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_FLAG\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_PARITY\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_PKT_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_RD_PKT_LOW\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_WT_BYTE_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_STATS_WT_PKT_HIGH\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ACTIVE_PUSH_QUEUE_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ACTIVE_QUEUE_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_AUTO_CREDIT_MECHANISM_FIRST_QUEUE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_AUTO_CREDIT_MECHANISM_LAST_QUEUE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_AUTO_CREDIT_MECHANISM_RATE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_BFMC_CLASS_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_BFMC_SHAPER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CAPTURE_QUEUE_DESCRIPTOR\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CAPTURE_QUEUE_DESCRIPTOR_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_BALANCE_RESOLUTION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_FABRIC_LATENCY_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_FABRIC_LATENCY_COUNTER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_OVERFLOW_QUEUE_NUM\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_VALUE_SELEC";

const char *qux_AccessObjects_18="T_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_WATCHDOG_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CREDIT_WATCHDOG_CURRENT_TIME\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CR_FLW_ID_VERIFY_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CR_FLW_ID_VERIFY_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CR_FLW_ID_VERIFY_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CR_WD_BOTTOM_Q\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CRWD_EVENT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_CR_WD_TOP_Q\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DELETED_CREDIT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DEL_QUEUE_NUMBER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DEQ_CMD_BYTE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DEQ_CMD_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DEQ_CMD_TIMEOUT_QUEUE_NUM\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DEQ_COMMAND_CREDIT_ADJUST\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DEQ_COMMAND_TIMEOUT_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_BYTES_CNT_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_BYTES_CNT_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_BYTES_CNT_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_BYTES_CNT_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_BYTES_CNT_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_BYTES_CNT_5\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_DEPTH_CONFIG_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_DEPTH_CONFIG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_DEPTH_CONFIG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_DEPTH_CONFIG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_DEPTH_CONFIG_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_DEPTH_CONFIG_5\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_EIR_FC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_ID_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_MAX_OCCUPANCY_HP\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_MAX_OCCUPANCY_LP\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_QUEUE_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_SCHEDULING_CONFIG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_SCHEDULING_CONFIG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_SCHEDULING_CONFIG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_STATUS_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_STATUS_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_STATUS_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_STATUS_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_STATUS_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_DQCQ_STATUS_5\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_ERR_1B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_ERR_2B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ECC_INTERRUPT_REGISTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_BYTE_FLOW_CONTROL_TH_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_BYTE_FLOW_CONTROL_TH_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_BYTE_FLOW_CONTROL_TH_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_BYTE_FLOW_CONTROL_TH_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_BYTE_FLOW_CONTROL_TH_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_CREDIT_REJECT_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_CREDIT_REJECT_FLOW_CONTROL_TH_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_CREDIT_REJECT_FLOW_CONTROL_TH_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_CREDIT_REJECT_FLOW_CONTROL_TH_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_CREDIT_REJECT_FLOW_CONTROL_TH_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_CREDIT_REJECT_FLOW_CONTROL_TH_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_EIR_REJ_STATUS\" no_wb=\"1\"/>\n\
     ";

const char *qux_AccessObjects_19="   <reg name=\"IPS_EMPTY_DQCQ_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ENQ_BLOCK_OVERFLOW_QNUM\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ERROR_INITIATION_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FCR_CREDIT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FLOW_CONTROL_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FLOW_CONTROL_COUNT_SELECT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FLOW_CONTROL_INDICATION_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FLOW_CONTROL_INDICATION_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FLOW_STATUS_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FLOW_STATUS_FILTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_CLASS_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_CREDIT_CNT_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_CREDIT_CNT_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_CREDIT_CNT_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_CREDIT_COUNTER_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_CREDIT_FLOW_CONTROL_THRESHOLD_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_CREDIT_FLOW_CONTROL_THRESHOLD_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_DQCQ_FLOW_CONTROL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_RETURN_CREDIT_BFMC\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_RETURN_CREDIT_GFMC\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_SHAPER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMC_TOP_MAX_BURST_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMS_DELAY_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMS_DELAY_COUNTER_CONFIGS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMS_FLOW_STATUS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMS_FSM_STAMP_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMS_MAX_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FMS_PARAMETERS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSM_ARBITER_SN\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSM_ON_MESSAGE_SHAPER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSMRQ_DELAY_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSMRQ_DELAY_COUNTER_CONFIGS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSMRQ_FLOW_STATUS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSMRQ_MAX_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSMRQ_REQ_QUEUES\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_FSMRQ_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GFMC_SHAPER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_CREDIT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_DQCQ_MAP_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_DQCQ_MAP_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_FLOW_STATUS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_GENERAL_CFG_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_IQM_REPORT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GLOBAL_MEM_OPTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_GTIMER_TRIGGER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INDIRECT_COMMAND_DATA_INCREMENT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INDIRECT_COMMAND_WIDE_MEM\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INGRESS_SHAPE_DEQ_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INGRESS_SHAPE_SCHEDULER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INS_CREDIT_FABRIC_LATENCY_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INS_FMS_DELAY_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INS_FSMRQ_DELAY_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INTERDIGITATED_MODE\" no_wb=\"1\"/>\n\
   ";

const char *qux_AccessObjects_20="     <reg name=\"IPS_INTERRUPT_MASK_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INT_LP_DQCQ_FC_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INT_LP_DQCQ_FC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IPS_CREDIT_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IPS_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IPS_REG_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IPS_REG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IPS_REG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IPS_REG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IPT_FLOW_CONTROL_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IQM_NRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IQM_REPORT_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_IS_CREDIT_FLOW_CONTROL_THRESHOLD\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_LOST_CREDIT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_LOST_CREDIT_QUEUE_NUMBER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MANUAL_QUEUE_OPERATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MANUAL_QUEUE_OPERATION_QUEUE_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MASKED_IQM_EVENT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_ACTIVE_QUEUE_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_CR_BAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_CR_BAL_QUEUE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_DEQ_COMMAND_CREDIT_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_DEQ_COMMAND_CREDIT_CONFIG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_DEQ_COMMAND_CREDIT_SELECTION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_DEQ_COMMAND_DQCQ_BASED_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_DQCQ_QUEUE_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_FSMRQ_REQ_QUEUES\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MAX_PORT_QUEUE_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MIN_CR_BAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_MIN_CR_BAL_QUEUE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ONE_PACKET_DEQ_LIMIT_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ONE_PKT_DEQ_DISABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ONE_PKT_DEQ_LIMIT_CONFIG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ONE_PKT_DEQ_LIMIT_CONFIG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_ONE_PKT_DEQ_LIMIT_QUEUE_TYPE\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_OPDL_HP_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_OPDL_LP_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_OPDL_REJ_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_OVERFLOW_DQCQ_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_PROGRAMMABLE_IQM_REPORT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_PUSH_QUEUE_TYPES_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_QTYPE_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_QUEUE_NUM_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_QUEUE_NUM_FILTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_REJ_CREDITS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RESERVED_MIRROR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RESERVED_MTCP\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RESERVED_SPARE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RESERVED_SPARE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RESERVED_SPARE_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RESERVED_SPARE_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_RETURNED_CREDIT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_STORED_CREDITS_USAGE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_SYSTEM_RED_AGING_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_CREDIT_ARBITER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_CREDIT_ARBITER_DEBUG\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_CREDIT_ARBITER_DROPS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_CREDIT_ARBITER_EIR_REJECT\" no_wb=\"1\"/>\n\
        <r";

const char *qux_AccessObjects_21="eg name=\"IPST_CREDIT_ARBITER_IPS_0_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_CREDIT_ARBITER_IPS_1_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_CREDIT_CONFIG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_CREDIT_MSG_ERROR\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_AVERAGE\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_HIST_BIN_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_HIST_BIN_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_HIST_BIN_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_HIST_BIN_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_HIST_BIN_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_HIST_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_HIST_VALID\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_1_MIN_MAX\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_AVERAGE\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_HIST_BIN_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_HIST_BIN_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_HIST_BIN_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_HIST_BIN_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_HIST_BIN_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_HIST_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_HIST_VALID\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_2_MIN_MAX\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_CONFIG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_LATENCY_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_LATENCY_FSM_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_LATENCY_FSM_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_LATENCY_FSM_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_LATENCY_STATUS_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_DBG_LATENCY_STATUS_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_ERR_1B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_ERR_2B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ECC_INTERRUPT_REGISTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_EIR_CREDIT_ARBITER_DROPS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_ERROR_INITIATION_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FCT_NRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FMC_IPS_WFQ_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FMC_TOP_SHAPER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_ARBITER_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_GEN_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_GEN_CONFIG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_GEN_CONFIG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_GEN_CONFIG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_GEN_CONFIG_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_GEN_CONFIG_5\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_GEN_CONFIG_6\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_IPS_0_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_FSM_IPS_1_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GLOBAL_FMC_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GLOBAL_FMC_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GLOBAL_ISP_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GLOBAL_ISP_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GLOBAL_MEM_OPTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_GTIMER_TRIGGER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_TIME_IN_NORM\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_TIME_IN_SLOW\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INDI";

const char *qux_AccessObjects_22="RECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INDIRECT_COMMAND_DATA_INCREMENT\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INDIRECT_COMMAND_WIDE_MEM\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INTERRUPT_MASK_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_IRR_FLOW_CONTROL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_MIRROR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_MTCP\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_0_S\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_0_T\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_1_S\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_1_T\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_2_S\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_2_T\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_3_S\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_3_T\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_4_S\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_PCMI_4_T\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_SPARE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_SPARE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_SPARE_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_RESERVED_SPARE_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ARAD_PACKETS_FORMAT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_BIG_LAT_PKTS_CNTR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CFG_BYTE_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CFG_BYTE_CNT_SRC_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CFG_EVENT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CFG_EVENT_CNT_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CLOS_COMMON_SHAPERS_FC_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_CONTORL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_ETHER_TYPE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_EXTERNAL_PP_SAMPLING_DATA_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_FTMH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_FTMH_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_FTMH_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_FTMH_DSP_EXT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_FTMH_LB_EXT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_FTMH_STACK_EXT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_GENERATED_PACKET_ACTUAL_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_INGRESS_VLAN_EDIT_CMD_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_MAC_SA\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_PDU\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_PDU_CN_TAG\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_PDU_CPID_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_PPH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_PPHFHEI\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_PPH_INLIF\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CNM_PPH_VSI\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_COMMON_SHAPERS_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_COMMON_SHAPERS_DCR_FACTOR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_COMMON_SHAPERS_DECIDE_ON_EOBST\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_COMMON_SHAPERS_DELAY\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_COMMON_SHAPERS_MAX_CREDIT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_COMMON_SH_DELAY_JITTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CPU_D_BUFF_DELETE_CONTROL\"";

const char *qux_AccessObjects_23=" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CPU_D_BUFF_RELEASE_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CPU_DEL_BUFF_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CPU_REL_BUFF_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_BUFF_FIFO_FULL_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_DEL_BUFF_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_DELETED_BUFFERS_FIFO_HEAD\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_DELETED_BUFFERS_FIFO_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERROR_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERROR_D_BUFF_DELETE_CONFIGS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_RATE_CONFIGURATION_REGISTER_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_RATE_CONFIGURATION_REGISTER_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_RATE_WEIGHT_DEBUG\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_WEIGHT_CONFIGURATION_REGISTER_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRC_ERR_WEIGHT_CONFIGURATION_REGISTER_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_CRPS_LATENCY_PTR_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DATA_QUEUE_EGQ_THRESHOLD\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DEBUG_CONTROLS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DELETED_CNM_PKTS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DELETED_LAT_PKTS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DESTINATION_ID_FORMAT_TO_FABRIC\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_0_DQCQ_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_0_EIR_CRDT_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_0_MAX_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_0_MC_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_0_START\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_1_DQCQ_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_1_EIR_CRDT_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_1_MAX_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_1_MC_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DQCF_1_START\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DTQ_0_DQCF_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DTQ_1_DQCF_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DTQ_DQCF_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DTQ_MAX_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DTQ_START\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_DTQ_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_ERR_1B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_ERR_2B_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ECC_INTERRUPT_REGISTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_0_PKT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_0_TXQ_RD_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_0_TXQ_WR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_1_PKT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_1_TXQ_RD_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_1_TXQ_WR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_2_DQCF_FC_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_SKIP_ADDRESS_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_EGQ_TX_IRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ENQ_0_PKT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ENQ_1_PKT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ERROR_INITIATION_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_0_PKT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_1_PKT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_CTRL_IRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_NUM_LINKS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_NUM_LINKS_STATUS_MAX_VAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_NUM_LINKS";

const char *qux_AccessObjects_24="_STATUS_MIN_VAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_QNUM_CNT_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_SKIP_ADDRESS_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_TXQ_RD_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FDT_TXQ_WR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_MAX_OCC_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_MAX_OCC_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_MAX_OCC_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_MAX_OCC_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_MAX_OCC_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_MAX_OCC_5\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_STATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FIFOS_STATE_STICKY\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FLIPPED_LAT_PKTS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_FMC_FC_STATUS_VEC\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_BACKOFF_CS_WEIGHTS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_BACKOFF_MASK_LUT_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_BACKOFF_MASK_LUT_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_BACKOFF_MASK_LUT_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_BACKOFF_RANGE_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_BKFF_LEVEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_FLOW_CONTROL_TO_DTQ_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_LEAKY_BUCKET_CONFIGURATION_REGISTER_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_LEAKY_BUCKET_CONFIGURATION_REGISTER_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_LEAKY_BUCKET_CONFIGURATION_REGISTER_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GCI_LKY_MAX_OC_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_DQCQ_MAP_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_DQCQ_MAP_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_FULL_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_FULL_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_MEM_OPTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_MINI_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_MINI_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_OCB_BUF_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_OCB_BUF_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GLOBAL_SYS_HEADER_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_GTIMER_TRIGGER\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INDIRECT_COMMAND_DATA_INCREMENT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INDIRECT_COMMAND_WIDE_MEM\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INTERRUPT_MASK_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_2_IPS_FC_STATUS_VEC\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_2_IPS_FC_STATUS_VEC_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_ENABLES\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_EOB_FDT_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_FC_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_FC_CNT_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_FMC_IPS_FC_MAP_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_FMC_IPS_FC_MAP_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IPT_INTRNL_FMC_FC_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_0_DTQ_WRAP_BURST_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_1_DTQ_WRAP_BURST_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_CLOS_SHAPERS_FC_MASK\" no_wb=\"1\"/>\n\
        <reg ";

const char *qux_AccessObjects_25="name=\"IPT_IQM_DQCF_STOP_ONLY_AT_EOB\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_DTQ_2_DQCF_FC_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_LAST_SCH_BUFFER\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_MC_TRAFFIC_JITTER_SHAPER_10\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_MC_TRAFFIC_JITTER_SHAPER_4\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_MC_TRAFFIC_JITTER_SHAPER_9\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_MESH_SHAPERS_FC_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPER_10_SLOW_START_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPER_10_SLOW_START_DELAY\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPER_4_SLOW_START_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPER_4_SLOW_START_DELAY\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPER_9_SLOW_START_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPER_9_SLOW_START_DELAY\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPERS_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPERS_DCR_FACTOR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPERS_DECIDE_ON_EOBST\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPERS_DELAY\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SHAPERS_MAX_CREDIT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_SLOW_START_CFG_TIMER_PERIOD\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_TX_IRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_TX_NIRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_WFQ_DEFAULT_PKT_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_WFQ_MASK_RD_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IQM_WFQ_WEIGHTS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_IS_FULL_PKT_SNOOP_MIRROR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MAPPING_QUEUE_TYPE_TO_MIRROR_PACKET\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MAPPING_QUEUE_TYPE_TO_SNOOP_PACKET\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MAPPING_QUEUE_TYPE_TO_TDM_PACKET\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MAX_LATENCY_1588_PKT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MAX_LATENCY_CRPS_FIFOS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MESH_COMMON_SHAPERS_FC_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MIX_MOP_DESC_CNTXTS_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MIX_MOP_DESC_CNTXTS_START\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MIX_MOP_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MIX_OCB_REQ_CNTXTS_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MIX_OCB_REQ_CNTXTS_START\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MIX_OCB_RET_DATA_CNTXTS_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MIX_OCB_RET_DATA_CNTXTS_START\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_MMU_TXI_IRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_OCB_MOP_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_OCB_TXI_IRDY_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_ONE_PLUS_ONE_PORT_PROTECTION\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_PACKET_LATENCY_FORMAT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_PACKET_LATENCY_MEASURE_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_PAR_ERR_INITIATE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_PKT_LST_RD_DBUFF\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_PRIORITIZER_WFQ_CFGS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_QNUM_CNT_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_RESERVED_MIRROR_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_RESERVED_MTCP\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_RESERVED_SPARE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_RESERVED_SPARE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_RESERVED_SPARE_2\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_RESERVED_SPARE_3\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_SCHEDULING_GENERAL_CONFIGS\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_STAMPING_FABRIC_HEADER_ENABLE\" no_w";

const char *qux_AccessObjects_26="b=\"1\"/>\n\
        <reg name=\"IPT_STAMPING_FTMH_OUTLIF_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_STAMPING_USR_DEF_OUTLIF_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_BDB_DYN_SIZE_RJCT_TH_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_BURST_SETTINGS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_CNI_PACKET_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_CNM_PACKET_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_CP_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_CP_QUEUES_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DEQ_INTERNAL_SETTING\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DEQUEUE_BYTE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DEQUEUE_DELETED_PACKET_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DEQUEUE_ISP_PACKET_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DEQUEUE_PACKET_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DRAM_BUFF_DYN_SIZE_RJCT_TH_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DRAM_DYN_SIZE_RJCT_TH_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DRAM_ELIGIBLE_RJCT_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DRAM_REJECT_STATE\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DYNAMIC_BDBS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DYNAMIC_BUFFER_BDS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DYNAMIC_BYTE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DYNAMIC_OCB_BUFFER_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_DYN_REJECT_PACKET_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ECC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ECC_INTERRUPT_REGISTER_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ENQUEUE_BYTE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ENQUEUE_DISCARDED_PACKET_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ENQUEUE_PACKET_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_ERROR_INITIATION_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FLOW_CONTROL_CONFIGURATION_FULL_MC_D_BS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FLOW_CONTROL_CONFIGURATION_MINI_MC_D_BS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_BDB_MINIMUM_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_BDB_RANGE_VALUES\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_BDB_THRESHOLD\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_BD_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_FULL_MULTICAST_DBUFF_RANGE_VALUES\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_FULL_MULTICAST_DBUFFS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_FULL_MULTICAST_DBUFFS_MINIMUM_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_FULL_MULTICAST_DBUFF_THRESHOLD\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_MNMC_DBUFF_RANGE_VALUES\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_MNMC_DBUFFS_MINIMUM_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_OCB_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_OCB_MINIMUM_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_OCB_RANGE_VALUES\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_OCB_THRESHOLD\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_U_MNMC_DBUFFS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_VOQ_DRAM_DYNAMIC_MINIMAL_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FREE_VOQ_OCB_DYNAMIC_MINIMAL_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FR_OCB_PRM_SEL_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FR_RSRC_DYN_TH_SETTINGS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_FULL_USER_COUNT_START_INDEX\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GENERAL_FLOW_CONTROL_CONFIGURATION_BDB\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GENERAL_FLOW_CONTROL_CONFIGURATION_OCB\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GENERAL_R";

const char *qux_AccessObjects_27="EJECT_CONFIGURATION_BD_BS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GENERAL_REJECT_CONFIGURATION_B_DS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GLBL_MIX_MAX_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GLOBAL_FLOW_CONTROL_STATE\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GLOBAL_GENERAL_CFG_4\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GLOBAL_MEM_OPTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GLOBAL_REJECT_STATE\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GLOBAL_RESOURCE_COUNTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_GTIMER_TRIGGER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INDIRECT_COMMAND_DATA_INCREMENT\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INDIRECT_COMMAND_WIDE_MEM\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_FMQ_TC_0_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_FMQ_TC_1_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_FMQ_TC_2_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_FMQ_TC_3_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_VOQ_TC_0_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_VOQ_TC_1_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_VOQ_TC_2_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERLOCK_VOQ_TC_3_T_HS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERNAL_FIFOS_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERRUPT_MASK_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_IQM_CNT_CMD_CONFIG_A\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_IQM_CNT_CMD_CONFIG_B\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_IQM_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_IQM_INIT\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_IRPP_CNT_CMD_CONFIG_A\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_IRPP_CNT_CMD_CONFIG_B\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_LST_PDM_READ_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_MIX_SHRD_POOL_0_RSRC_FC_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_MIX_SHRD_POOL_0_RSRC_RJCT_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_MIX_SHRD_POOL_1_RSRC_FC_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_MIX_SHRD_POOL_1_RSRC_RJCT_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCB_DYN_SIZE_RJCT_TH_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCB_SHRD_POOL_0_RSRC_FC_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCB_SHRD_POOL_0_RSRC_RJCT_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCB_SHRD_POOL_1_RSRC_FC_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCB_SHRD_POOL_1_RSRC_RJCT_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCCUPIED_BDB_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCCUPIED_BD_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_OCCUPIED_MNMC_DBUFFS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_PACKET_QUEUES_CATEGORIES\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_QDC_TAG_CTRL_DBG\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_FDT_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_IDR_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_IHP_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_OAMP_TX_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_IQM_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_IS_IQM_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_MESH_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01A4\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01A5\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01A6\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01A7\" no_wb=\"1\"/>\n\
      ";

const char *qux_AccessObjects_28="  <reg name=\"MESH_TOPOLOGY_REG_01A8\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01A9\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01AA\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01AB\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01B4\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01C0\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ILKN_TX_GEN_LLFC_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_TXI_PIPE_0_NOT_READY\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_TXI_PIPE_1_NOT_READY\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_TXI_TDM_NOT_READY\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_LAST_RD_ADDR\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_LAST_RD_BANK\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_LAST_RD_DBUFF_POINTER\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_RD_ADDR_FIFO_ALMOST_FULL_BANK\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_INTERRUPT_REGISTER_TWO\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_MASTER_JR_TO_AR_TRANSLATION_ERR_EVENT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_SLAVE_JR_TO_AR_TRANSLATION_ERR_EVENT_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_ATTEMPT_TO_ACTIVATE_BAD_FLOW_PARAMS\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_DBG_DVS_RCI_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_DBG_SMP_MESSAGE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INCORRECT_STATUS_MESSAGE\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_LAST_FLOW_RESTART_EVENT\" no_wb=\"1\"/>\n\
        <reg name=\"TERR\" no_wb=\"1\"/>\n\
        <reg name=\"BRDC_FMAC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"BRDC_FSRD_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_I2CM_SMBUS_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DMU_PCU_IPROC_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCBROADCAST_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"GRFCS\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <re";

const char *qux_AccessObjects_29="g name=\"IHP_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PMH_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_PML_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ILKN_SLE_TX_INFO\" no_wb=\"1\"/>\n\
        <reg name=\"IPST_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPS_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IPT_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_REVISION\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_MESH_INTERRUPTS\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"R64\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INTERRUPT_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_HOSTMEM_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_HOSTMEM_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_HOSTMEM_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_IRR_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_DIAGNOSTICS\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_FC_ILKN\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <r";

const char *qux_AccessObjects_30="eg name=\"PPDB_A_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ESEM_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_GLEM_MANAGEMENT_UNIT_FAILURE\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_GLEM_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_CONTROL_CELL_FIFO_BUFFER\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_OCB_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_DIAGNOSTICS_READ_RESULT\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_FC_ILKN\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_REMOTE_MEP_EXACT_MATCH_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMA_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMB_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_REG_0169\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_SCL_SMP_MESSAGES\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_DIAGNOSTICS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_CFC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ILKN_0_MUB_TX_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ILKN_1_MUB_TX_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ILKN_2_MUB_TX_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ILKN_3_MUB_TX_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ILKN_4_MUB_TX_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ILKN_5_MUB_TX_CAL\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_ILKN_TX_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_NIF_AF_FC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_NIF_MUB_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_OOB_RX_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"CFC_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CGM_DYN_TH_DEBUG\" no_wb";

const char *qux_AccessObjects_31="=\"1\"/>\n\
        <reg name=\"CGM_CGM_MAP_TC_TO_SP\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CGM_MC_PD_TC_FC_TH\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_DB_SERVICE_POOL_MAXIMUM_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_GLOBAL_DB_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_GLOBAL_FLOW_CONTROL_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_GLOBAL_PD_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_MULTICAST_FLOW_CONTROL_PER_TC_THREHOSL\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_MULTICAST_RESERVED_RESOURCES\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_MULTICAST_RESERVED_RESOURCES_PER_CLASS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_CONGESTION_MANAGEMENT_PD_SERVICE_POOL_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_SERVICE_POOL_0_RESERVED_DATA_BUFFERS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_SERVICE_POOL_0_RESERVED_PACKET_DESCRIPTORS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_SERVICE_POOL_1_RESERVED_DATA_BUFFERS\" no_wb=\"1\"/>\n\
        <reg name=\"CGM_SERVICE_POOL_1_RESERVED_PACKET_DESCRIPTORS\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2ECC_DATA_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2ECC_DATA_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2ECC_MODULE_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2ECC_MODULE_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2E_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2EFC_DATA_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2EFC_DATA_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2EFC_MODULE_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_E2EFC_MODULE_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_ECC_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_ECC_FORCE_DOUBLE_BIT_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_MEM_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_PAUSE_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_PFC_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_RX_LSS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_RX_MAX_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_TX_CRC_CORRUPT_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_TX_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_TXFIFO_CELL_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"CLMAC_VERSION_ID\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_EEE_DURATION_TIMER_PULSE\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_ENABLE_REG\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_FAULT_LINK_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_MAC_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_MAC_RSV_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_MODE_REG\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_SBUS_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_XGXS0_CTRL_REG\" no_wb=\"1\"/>\n\
        <reg name=\"CLPORT_XGXS_COUNTER_MODE\" no_wb=\"1\"/>\n\
        <reg name=\"CLP_REG_2022300\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_CH0_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_CH1_COS_CTRL_RX_0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_CH1_COS_CTRL_RX_1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_CH1_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_CH2_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_CH3_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_DMA_STAT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_DMA_STAT_CLR\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH0_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH0_RD_DMA_HOSTMEM_THRESHOLD\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH0_RD_DMA_OPCODE\" no_wb=\"1\"/>\n\
        <reg nam";

const char *qux_AccessObjects_32="e=\"CMIC_CMC0_FIFO_CH0_RD_DMA_SBUS_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH0_RD_DMA_STAT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH1_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH2_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_FIFO_CH3_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_HOSTMEM_ADDR_REMAP_0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_HOSTMEM_ADDR_REMAP_1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_HOSTMEM_ADDR_REMAP_2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_HOSTMEM_ADDR_REMAP_3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_IRQ_STAT0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_IRQ_STAT2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_MIIM_PARAM\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_PCIE_IRQ_MASK2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_PCIE_IRQ_MASK3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_PCIE_IRQ_MASK4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_PCIE_IRQ_MASK5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_PCIE_IRQ_MASK6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CUR_SBUSDMA_CONFIG_HOSTMEM_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_HOSTMEM_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_ITER_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_SBUSDMA_DEBUG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH0_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_HOSTMEM_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_SBUS_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_HOSTMEM_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_OPCODE\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_SBUS_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_HOSTMEM_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_ITER_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_OPCODE\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_SBUSDMA_DEBUG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_SBUSDMA_ECCERR_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_SBUS_START_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH1_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH2_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH2_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SBUSDMA_CH2_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SCHAN_MESSAGE7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC0_SCHAN_MESSAGE8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_CH0_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_CH1_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_CH2_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_CH3_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_FIFO_CH0_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_FIFO_CH1_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_FIFO_CH2_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_FIFO_CH3_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name";

const char *qux_AccessObjects_33="=\"CMIC_CMC1_IRQ_STAT2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH0_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH0_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH0_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH1_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH1_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH2_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH2_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC1_SBUSDMA_CH2_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_CH0_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_CH1_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_CH2_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_CH3_DMA_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_FIFO_CH0_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_FIFO_CH1_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_FIFO_CH2_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_FIFO_CH3_RD_DMA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_IRQ_STAT2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH0_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH0_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH0_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH1_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH1_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH1_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH2_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH2_CUR_SBUSDMA_CONFIG_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_CMC2_SBUSDMA_CH2_REQUEST\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_COMMON_STRAP_STATUS_0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_DEV_REV_ID\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_GP_DATA_IN\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_GP_INIT_VAL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_CLK_DIV\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_CLK_PARAMS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM30\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM31\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM32\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM33\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM34\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM35\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM36\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM37\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM38\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM39\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM40\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM41\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM42\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM43\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM44\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM45\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM46\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM47\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM48\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_DATA_RAM49\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PORT_ORDER_REMAP_0_3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PORT_ORDER_REMAP_12_15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PORT_ORDE";

const char *qux_AccessObjects_34="R_REMAP_16_19\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PORT_ORDER_REMAP_20_23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PORT_ORDER_REMAP_4_7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PORT_ORDER_REMAP_8_11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM13\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM14\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM16\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM17\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM18\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM19\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM20\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM21\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM22\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM24\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM25\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM26\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM27\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM28\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM29\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM31\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM32\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM33\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM34\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM35\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM36\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM37\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM38\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM39\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM40\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM41\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM42\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM43\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM44\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM45\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM46\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM47\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM48\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM49\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM50\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM51\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM52\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM53\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM54\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM55\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM57\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM58\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM59\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM60\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM61\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM62\" no";

const char *qux_AccessObjects_35="_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM63\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM64\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM65\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_PROGRAM_RAM9\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP0_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_CLK_DIV\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_CLK_PARAMS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM80\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM81\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM82\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM83\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM84\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM85\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM86\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM87\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM88\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_DATA_RAM89\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PORT_ORDER_REMAP_0_3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PORT_ORDER_REMAP_12_15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PORT_ORDER_REMAP_16_19\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PORT_ORDER_REMAP_20_23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PORT_ORDER_REMAP_4_7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PORT_ORDER_REMAP_8_11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM13\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM14\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM16\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM17\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM18\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM19\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM20\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM21\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM22\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM24\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM25\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM26\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM27\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM28\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM29\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM31\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM32\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM33\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM34\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM35\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM36\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM37\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM38\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM39\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_R";

const char *qux_AccessObjects_36="AM4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM40\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM41\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM42\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM43\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM44\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM45\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM46\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM47\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM48\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM49\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM50\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM51\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM52\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM53\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM54\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM55\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM57\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM58\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM59\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM60\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM61\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM62\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM63\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM64\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM65\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_PROGRAM_RAM9\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP1_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_CLK_DIV\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_CLK_PARAMS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_DATA_RAM0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PORT_ORDER_REMAP_0_3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PORT_ORDER_REMAP_12_15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PORT_ORDER_REMAP_16_19\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PORT_ORDER_REMAP_20_23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PORT_ORDER_REMAP_4_7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PORT_ORDER_REMAP_8_11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM10\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM11\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM12\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM13\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM14\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM16\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM17\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM18\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM19\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM20\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM21\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM22\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM24\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM25\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM26\" no_wb=\"1\"/>\n\
";

const char *qux_AccessObjects_37="        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM27\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM28\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM29\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM31\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM32\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM33\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM34\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM35\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM36\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM37\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM38\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM39\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM40\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM41\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM42\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM43\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM44\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM45\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM46\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM47\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM48\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM49\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM50\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM51\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM52\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM53\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM54\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM55\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM57\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM58\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM59\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM6\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM60\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM61\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM62\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM63\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM64\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM65\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM8\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_PROGRAM_RAM9\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_LEDUP2_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_CLR_SCAN_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_INT_SEL_MAP_0\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_INT_SEL_MAP_1\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_INT_SEL_MAP_2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_INT_SEL_MAP_3\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_INT_SEL_MAP_4\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_INT_SEL_MAP_5\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MIIM_SCAN_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_MISC_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_PCIE_USERIF_PURGE_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_RATE_ADJUST_EXT_MDIO\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_RATE_ADJUST_INT_MDIO\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_RPE_IRQ_STAT2\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_RXBUF_EPINTF_RELEASE_ALL_CREDITS\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_0_7\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_104_111\" no_wb=\"1\"/>\n\
        <reg";

const char *qux_AccessObjects_38=" name=\"CMIC_SBUS_RING_MAP_112_119\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_120_127\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_16_23\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_24_31\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_32_39\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_40_47\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_48_55\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_56_63\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_64_71\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_72_79\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_80_87\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_8_15\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_88_95\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_RING_MAP_96_103\" no_wb=\"1\"/>\n\
        <reg name=\"CMIC_SBUS_TIMEOUT\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_CNT_SRC_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_CNT_SRC_GROUP_SIZES\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_DO_NOT_COUNT_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_GENERAL_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_INIT_ON\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_PREFETCH_TIMER_PERIOD_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_PREFETCH_TIMERS_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_CRPS_THRESHOLDS_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_EGQ_0_OFFSET_BMAP_A\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_IQM_0_OFFSET_BMAP_A\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_IRPP_0_OFFSET_BMAP_A\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_IRPP_0_OFFSET_BMAP_B\" no_wb=\"1\"/>\n\
        <reg name=\"CRPS_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg na";

const char *qux_AccessObjects_39="me=\"DRCA_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DPRC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DQ_BYTE_1_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_MR_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_MR_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_MR_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_DRAM_SPECIAL_FEATURES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCA_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DPRC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
       ";

const char *qux_AccessObjects_40=" <reg name=\"DRCB_DQ_BYTE_1_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_MR_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_MR_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_MR_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_DRAM_SPECIAL_FEATURES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCB_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DPRC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DQ_BYTE_1_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
    ";

const char *qux_AccessObjects_41="    <reg name=\"DRCC_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_MR_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_MR_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_MR_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_DRAM_SPECIAL_FEATURES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCC_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DPRC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DQ_BYTE_1_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_MR_0\" no_w";

const char *qux_AccessObjects_42="b=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_MR_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_MR_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_DRAM_SPECIAL_FEATURES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCD_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DPRC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DQ_BYTE_1_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_MR_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_MR_2\" no_wb=\"1";

const char *qux_AccessObjects_43="\"/>\n\
        <reg name=\"DRCE_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_MR_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_DRAM_SPECIAL_FEATURES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCE_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DPRC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DQ_BYTE_1_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_MR_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_MR_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_MR_5\" no_wb=\"1\"/>";

const char *qux_AccessObjects_44="n\
        <reg name=\"DRCF_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_DRAM_SPECIAL_FEATURES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCF_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DPRC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DQ_BYTE_1_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_MR_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_MR_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_MR_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_DRAM_SPECIAL_FEATURES\" no_wb=";

const char *qux_AccessObjects_45="\"1\"/>\n\
        <reg name=\"DRCG_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCG_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_AC_OPERATING_CONDITIONS_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_AC_OPERATING_CONDITIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_AC_OPERATING_CONDITIONS_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_AC_OPERATING_CONDITIONS_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_AC_OPERATING_CONDITIONS_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_ADDR_BANK_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_ADDR_WITH_RD_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_ADDR_WITH_WR_CRC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_END_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_LAST_ADDR_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_LAST_READ_DATA_LSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_NUMBER_OF_ACTIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_4\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PATTERN_WORD_7\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_PRBS_DATA_SEED_MSB\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_BIST_STATUSES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_CPU_COMMANDS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DDR_PHY_PLL_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DDR_PHY_PLL_FREQ_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DDR_PHY_PLL_RC\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DDR_PHY_PLL_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DDR_PHY_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DDR_PHY_UPDATE_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DPRC_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DQ_BYTE_0_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DQ_BYTE_1_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DQ_BYTE_2_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DQ_BYTE_3_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_COMPLIANCE_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_INIT_FINISHED\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_MR_0\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_MR_1\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_MR_2\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_MR_3\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_MR_5\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_DRAM_SPECIAL_FEATURES\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_ECC_ER";

const char *qux_AccessObjects_46="R_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_GDDR_5_BIST_ADT_ADDR_DQ_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_GDDR_5_SPECIAL_CMD_TIMING\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_INITIALIZATION_CONTROLL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_INIT_SEQUENCE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_PERIODIC_DRAM_TEMP_SENS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_PERIODIC_PHY_CDR_MONITOR_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_REG_0087\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_REGISTER_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_REGISTER_CONTROL_WDATA\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_SHADOW_DRAM_MR_6\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_TRAIN_INIT_TRIGERS\" no_wb=\"1\"/>\n\
        <reg name=\"DRCH_WRITE_READ_RATES\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_BLOCKS_SBUS_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_BLOCKS_SOFT_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_CM_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_CORE_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_ECIC_BLOCKS_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_FAB_0_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_FAB_0_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_FAB_1_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_FAB_1_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_FIFO_DMA_SEL\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_ADDR_TRANS_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_DQCQ_MAP_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_DRAM_NUMBER_SWAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_FULL_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_FULL_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_GENERAL_CFG_4\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_MINI_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_MINI_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_OCB_BANK_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_OCB_BUF_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_OCB_BUF_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_PP_1\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_PP_2\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_PP_5\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_PP_6\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GLOBAL_PP_8\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_GP_STATUS_5\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_NIF_PMH_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_NIF_PML_0_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_NIF_PML_1_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_OGER_1001\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_OGER_1002\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_OGER_1004\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_OGER_1006\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_OGER_1007\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PMH_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PML_0_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PML_1_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_POWERUP_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_MON_A_CONTROL_REG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_MON_B";

const char *qux_AccessObjects_47="_CONTROL_REG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_MON_C_CONTROL_REG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_PVT_MON_D_CONTROL_REG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_REG_01AE\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_ROV_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_SELECT_OUTPUT_OF_SYNCHRONOUS_ETHERNET_PADS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_SYNCE_MASTER_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_SYNCE_SLAVE_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_TEST_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_UC_PLL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_UC_PLL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"ECI_VERSION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ESEM_GENERAL_EM_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ESEM_MANAGEMENT_UNIT_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ESEM_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_ESEM_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_GLEM_MANAGEMENT_UNIT_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_GLEM_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_GLEM_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"EDB_XOR_INIT_DONE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_ACCEPTABLE_FRAME_TYPE_TABLE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_ACTION_PROFILE_1\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_ACTION_PROFILE_2\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_CFG_BUG_FIX_CHICKEN_BITS_REG_1\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_CONTEXT_FIFO_THRESHOLD_VALUES\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_DBG_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_DELETE_FIFO_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_DELETE_FIFO_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_EGQ_BLOCK_INIT_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_EGRESS_PORT_PRIORITY_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_EGRESS_QUEUES_EMPTY\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_EGRESS_REPLICATION_GENERAL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_EGRESS_SHAPER_CALENDARS_ARBITRATION_CYCLE_LENGTH\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_EGRESS_SHAPER_ENABLE_SETTINGS\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_ETHERNET_TYPES\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_FQP_2_PQP_RDY\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GENERAL_RQP_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GENERAL_RQP_DEBUG_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GLOBAL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GLOBAL_PP_2\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GLOBAL_PP_5\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_GLOBAL_PP_8\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_IFC_IS_CHANNELIZED\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_IN";

const char *qux_AccessObjects_48="DIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_KEYA_DATA_BASE_PROFILE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_KEYB_DATA_BASE_PROFILE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_LAG_FILTER_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_MC_PRIORITY_LOOKUP_TABLE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_MULTICAST_OFFSET_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_NIF_FLOW_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_NRDY_TH_0_2\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_NRDY_TH_3_5\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_OUTRIF_MAX_VALUE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_PP_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_PQP_AND_FQP_CALENDER_SETTING\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_PRIVATE_VLAN_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_PS_MODE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_SYSTEM_HEADERS_FORMAT_CODE\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_UNICAST_EGRESS_PACKET_HEADER_COMPENSATION_FOR_TYPE_A\" no_wb=\"1\"/>\n\
        <reg name=\"EGQ_UNICAST_EGRESS_PACKET_HEADER_COMPENSATION_FOR_TYPE_B\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_ACC_FRAME_TYPE_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_BUG_FIX_CHICKEN_BITS_REG_1\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_BUG_FIX_CHICKEN_BITS_REG_2\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_DC_OVERLAY\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_EEI_MAPPING_IS_REQUIRED\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_EES_ACTION_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_ENABLE_FILTERING_PER_FWD_CODE\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_GLEM_LKUP_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_GLEM_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_LINK_FIFOS_FIXED_LATENCY_SETTING\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_MAP_OUTLIF_PROFILE_TO_ORIENTATION\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_MTU_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_OUTLIF_MAPPING_IS_REQUIRED\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_PROTECTION_PATH_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_PROTECTION_PTR_MODE\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_SPLIT_HORIZON_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_SPLIT_HORIZON_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_STP_STATE_TRAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_CFG_VSI_MEMBERSHIP_FILTER\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_COUNTER_OUT_LIF_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_COUNTER_OUT_LIF_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_DBG_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_ECN_IP_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_ECN_MPLS_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_EEDB_OUTLIF_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_EGRESS_INTERFACE_NO_FRAGMENTATION_MODE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_ETPP_PIPE_LENGTH\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_FHEI_MPLS_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_PP_2\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_PP_5\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_PP_6\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_GLOBAL_PP_8\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_HEADER_EDITING_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_IEEE_1588\" no_wb=\"1\"/>\n\
        <reg name=\"";

const char *qux_AccessObjects_49="EPNI_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_IPV4_EXP_TO_TOS_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_IPV4_UNKNOWN_HEADER_CODE_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_IPV6_EXP_TO_TC_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_LINK_FILTER_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_MAPPING_RECYCLE_TRAFFICTO_INGRESS_PIPE\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_MIRR_AND_TRAP_FIFO_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_OUTRIF_MAX_VALUE\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_PMC_PARITY_EN\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_PP_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_REMARK_PROFILE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"EPNI_TTL_DECREMENT_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_CONNECTIVITY_MAP_CHANGE_EVENT_REGISTERS\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_CONNECTIVITY_MAP_REGISTERS\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_CRMA_WATERMARKS\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_CRMB_WATERMARKS\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_EFMS_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_REG_01B8\" no_wb=\"1\"/>\n\
        <reg name=\"FCR_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_FCT_ENABLER_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"FCT_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_FDA_EGQ_FABRIC_RCI\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_FDA_EGQ_PIPE_TO_FIFO_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_REG_0153\" no_wb=\"1\"/>\n\
        <reg name=\"FDA_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_FDR_ENABLERS_REGISTER_1\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_FDR_ENABLERS_REGISTER_3\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_LINK_LEVEL_FLOW_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_LINK_UP_STATUS_FROM_FDRA_PRIMARY\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_LINK_UP_STATUS_FROM_FDRB_PRIMARY\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_FDR_DISCARD_COUNTER_A\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_P_1_FDR_DISCARD_COUNTER_B\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_011E\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_024A\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_0250\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_025C\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_REG_0262\" no_wb=\"1\"/>\n\
        <reg name=\"FDR_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_FDT_CONTEXTS_FABRIC_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_FDT_CONTEXTS_INTERLEAVING\" no_wb=\"1\"/";

const char *qux_AccessObjects_50=">\n\
        <reg name=\"FDT_FDT_ENABLER_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_LINK_BITMAP_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_LOAD_BALANCING_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"FDT_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_ASYNC_FIFO_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_FMAL_GENERAL_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_FMAL_RX_GENERAL_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_FMAL_TX_COMMA_BURST_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_FPS_CONFIGURATION_RX_SYNC\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_GENERAL_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_LEAKY_BUCKET_CONTROL_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_LINK_LEVEL_FLOW_CONTROL_ENABLE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_LINK_TOPO_MODE_REG_0\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_LINK_TOPO_MODE_REG_2\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_RECEIVE_RESET_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_REG_0102\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_REG_0151\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_RSF_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"FMAC_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_RES_CAL_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_RES_CAL_STICKY_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_SRD_QUAD_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_SRD_QUAD_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"FSRD_WC_UC_MEM_MASK_BITMAP\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_BUFFER_CHANGE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_DRAM_FIFO_RECYCLE_TIMEOUT_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_DRAM_REJECT_MULTICAST_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_DYNAMIC_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_FBC_BANK_IS_USED_BY_OCB\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_FBC_CACHE_POINTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_FBC_EXTERNAL_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_FBC_EXTERNAL_LIMITS\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_FBC_EXTERNAL_POINTERS\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_FBC_RRG_POINTER_COUNT\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_FULL_MULTICAST_AUTOGEN_PTR\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_ADDR_TRANS_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_DRAM_NUMBER_SWAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_FULL_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_FULL_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_MINI_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_MINI_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_OCB_BANK_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLO";

const char *qux_AccessObjects_51="BAL_OCB_BUF_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_GLOBAL_OCB_BUF_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_IQM_RETURNED_BUFFER\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_IRR_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_MINI_MULTICAST_AUTOGEN_PTR\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_OCB_BUFFER_FIFO_WATERMARK_REG\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_OCB_COMMITTED_MULTICAST_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_OCB_INTERFACE_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_OCB_USE_SHAPER\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_OCCUPIED_DBUFF_THRESHOLD\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_PAUSE_PIPE_STATUS_BMP\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_REASSEMBLY_CONTEXT_PIPE_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_REASSEMBLY_TIMEOUT\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_SNOOP_MIRROR_IS_OCB_ELIGIBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_STATIC_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IDR_WATERMARK_REG\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_COE_CFGS\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_CONSISTENT_HASHING_FORBIDDEN_TRAPS\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_CONSISTENT_HASHING_LB_KEY_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_CONSISTENT_HASHING_VARIABLES\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ECMP_LB_KEY_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_FER_GENERAL_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_GLOBAL_PP_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_GLOBAL_PP_8\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_INDIRECT_WR_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_IN_LIF_ORIENTATION_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_DIAGNOSTICS\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_DIAGNOSTICS_KEY\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_DIAGNOSTICS_READ_RESULT\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_GENERAL_EM_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_MANAGEMENT_UNIT_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_ISEM_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_LAG_LB_KEY_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_LB_KEY_PARSER_LEAF_CONTEXT_PROFILE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_LBP_GENERAL_CONFIG_0\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_LBP_GENERAL_CONFIG_1\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_OUT_LIF_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_OUT_RIF_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PACKET_HEADER_SIZE_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PMF_GENERAL\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PMF_PFC_ACL_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PMF_PFC_IS_ETH\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PMF_PFC_PS_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PPH_FHEI_EEI_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PPH_FHEI_FWD_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PPH_FHEI_IVE_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_PPH_VSI_SOURCE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_REG_00FE\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name";

const char *qux_AccessObjects_52="=\"IHB_RESERVED_SPARE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IHB_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_ACTION_PROFILE_ACCEPTABLE_FRAME_TYPES\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_ACTION_PROFILE_IEEE_1588\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_ACTION_PROFILE_SA_DROP_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_ACTION_PROFILE_SAME_INTERFACE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_ACTION_PROFILE_SA_NOT_FOUND_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_DBG_FLP_CONSISTENT_HASHING_PROGRAM\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_DE_TO_DP_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_DROP_PRECEDENCE_MAP_PCP\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_FLP_GENERAL_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_GLOBAL_PP_2\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_GLOBAL_PP_5\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_GLOBAL_PP_6\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_GLOBAL_PP_8\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_IHP_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_INDIRECT_WR_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IHP_LEARNING_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_REJECT_ADMISSION\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_REJECT_CONFIGURATION_FULL_MC_D_BS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_REJECT_CONFIGURATION_MINI_MC_D_BS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_REJECT_CONFIGURATION_OCBS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_RESERVED_SPARE_2\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_RJCT_GLBL_TESTS_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_SRC_VSQ_GLBL_OCB_MAX_TH\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_STE_ENABLERS\" no_wb=\"1\"/>\n\
        <reg name=\"IQM_STE_RJCT_TESTS_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_GLOBAL_FULL_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_GLOBAL_FULL_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_GLOBAL_GENERAL_CFG_4\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_GLOBAL_MINI_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_GLOBAL_MINI_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_GLOBAL_OCB_BUF_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_GLOBAL_OCB_BUF_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_IQMT_INIT\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_MEM_BANK_SELECT\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IQMT_RPT_PKTSIZE_COMPENSATION_SETTING\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_BLAME_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_CPU_CHANNEL_PIPE_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_DYNAMIC_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>";

const char *qux_AccessObjects_53="\n\
        <reg name=\"IRE_OAMP_REASSEMBLY_CONTEXT_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_OLP_REASSEMBLY_CONTEXT_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_STATIC_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_TAG_SWAP_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IRE_TDM_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_DYNAMIC_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_MIRROR_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_MULTICAST_FIFO_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_STATIC_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_UNICAST_FIFO_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"IRR_WATERMARK_REG\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_CONFIG_CFIFO\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_CONFIG_RFIFO\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_GLOBAL_EVENT\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_PD_ASSIST_DEBUG\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_CORE_CONFIGA\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_CORE_CONFIGB\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_CORE_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_CORE_MEM_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_DEBUG_CONFIGA\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_DEBUG_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_ECC_ERR_RD_TCM_A\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_ECC_ERR_RD_TCM_B_0\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_ECC_ERR_RD_TCM_B_1\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_ECC_ERR_WR_TCM_A\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_ECC_ERR_WR_TCM_B_0\" no_wb=\"1\"/>\n\
        <reg name=\"KAPS_R_5_ECC_ERR_WR_TCM_B_1\" no_wb=\"1\"/>\n\
        <reg name=\"MAC_PFC_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_FAP_DETECT_CTRL_CELLS_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_GLOBAL_GENERAL_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_INIT\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_MESH_TOPOLOGY\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_0117\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_REG_01C3\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_SYS_CONFIG_2\" no_wb=\"1\"/>\n\
        <reg name=\"MESH_TOPOLOGY_THRESHOLDS\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_BANK_ACCESS_CONTROLLER_CONFIGURATIONS\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_BANK_ACCESS_CONTROLLER_CONFIGURATIONS_2\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_ECC_ERR_1B_MONITOR_MEM_MASK_1\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_ECC_ERR_2B_MONITOR_MEM_MASK_1\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_GENERAL_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_GLOBAL_ADDR_TRANS_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_GLOBAL_DRAM_NUMBER_SWAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_GLOBAL_FULL_MC_DB_RANGE_0\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_GLOBAL_FULL_MC_DB_RANGE_1\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_INDIRECT_COMMAND_ADDRESS\" no_wb";

const char *qux_AccessObjects_54="=\"1\"/>\n\
        <reg name=\"MMU_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_PDC_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"MMU_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_GLBL_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_INIT_SEQ_ON\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_MCDA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_MCDA_WRAP_INDEX\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_MCDB_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_MCDB_WRAP_INDEX\" no_wb=\"1\"/>\n\
        <reg name=\"MRPS_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_GLBL_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_INIT_SEQ_ON\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_MCDA_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_MCDA_WRAP_INDEX\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_MCDB_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_MCDB_WRAP_INDEX\" no_wb=\"1\"/>\n\
        <reg name=\"MTRPS_EM_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_BIST_EVENTS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_EGQ_CORE_FOR_NIF_QMLF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_EGQ_PORT_FOR_HRF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_EGQ_PORT_FOR_NIF_PORT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ENABLE_INTERLAKEN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ENABLE_INTERLAKEN_HRF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_FC_ILKN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_FC_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_FC_RX_MUBITS_TO_CFC\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_FC_TX_GEN_LLFC_TO_PM\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_GLOBAL_GENERAL_CFG_4\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_HRF_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_HRF_RX_CONTROLLER_MAX_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ILKN_RX_TDM_AND_DATA_TRAFFIC_ON_SAME_HRF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_ILKN_TX_RETRANSMIT_CONFIG_HRF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_LAST_RECEIVED_CONTROLS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_LAST_RECEIVED_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_LAST_RECEIVED_DATA_ON_SOP\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_LAST_SENT_CONTROLS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_LAST_SENT_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_LAST_SENT_DATA_ON_SOP\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_NIF_PM_ILKN_TX_RSTN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_PM_EEE_LPI_DETECT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_PM_TX_PLL_LOCK_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RES_CAL_0_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RES_CAL_1_ST";

const char *qux_AccessObjects_55="ATUS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_MLF_LEVEL_PM\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_PORTS_SRSTN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_QMLF_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_REQ_PIPE_0_HIGH_EN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_REQ_PIPE_1_HIGH_EN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_SCH_CONFIG_HRF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_SCH_CONFIG_HRF_4\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_RX_SCH_DEBUG_RESULT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_SYNC_ETH_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_TX_MLF_NUM_CREDITS_FROM_PM\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_TX_PORTS_SRSTN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIH_TX_QMLF_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_ENABLE_INTERLAKEN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_GLOBAL_GENERAL_CFG_4\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_HRF_RESET\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_HRF_RX_CONTROLLER_MAX_OCCUPANCY\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_HRF_RX_MEM_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_HRF_TX_MEM_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_ILKN_RX_TDM_AND_DATA_TRAFFIC_ON_SAME_HRF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_ILKN_TX_RETRANSMIT_CONFIG_HRF\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_LAST_RECEIVED_CONTROLS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_LAST_RECEIVED_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_LAST_RECEIVED_DATA_ON_SOP\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_LAST_SENT_CONTROLS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_LAST_SENT_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_LAST_SENT_DATA_ON_SOP\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_NIF_PM_ILKN_TX_RSTN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_PM_TX_PLL_LOCK_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_PORT_EEE_LPI_DETECT\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_RX_MLF_LEVEL_PM\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_RX_MLF_LEVEL_PM_4\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_RX_MLF_LEVEL_PM_5\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_RX_PORTS_SRSTN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_RX_QMLF_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_TX_MLF_NUM_CREDITS_FROM_PM\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_TX_MLF_NUM_CREDITS_FROM_PM_4\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_TX_MLF_NUM_CREDITS_FROM_PM_5\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_TX_PORTS_SRSTN\" no_wb=\"1\"/>\n\
        <reg name=\"NBIL_TX_QMLF_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_CCM_TPID_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_DMA_TX_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_GTIMER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_PARITY_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_PE_CONST\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_PE_FEM_CFG_1\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_PE_FEM_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_PE_INST\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_PE_PROF\" no_wb=\"1\"/>\n";

const char *qux_AccessObjects_56="\
        <reg name=\"OAMP_PE_PTR\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_REMOTE_MEP_EXACT_MATCH_GENERAL_EM_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_REMOTE_MEP_EXACT_MATCH_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_REMOTE_MEP_EXACT_MATCH_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"OAMP_SAT_GEN_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_GLOBAL_OCB_BANK_RANGE\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_LAST_WR_BANK\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_LAST_WR_DBUFF_POINTER\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OCB_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_DSP_ENGINE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_DSP_HEADER\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_GLOBAL_PP_1\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_HEAD_OF_CPU_DSPG_CMD_FIFO\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_RX_CONFIGS_DSP_IDENTIFIER\" no_wb=\"1\"/>\n\
        <reg name=\"OLP_RX_CONFIGS_GENERAL\" no_wb=\"1\"/>\n\
        <reg name=\"PFC_XOFF_TIMER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_INDIRECT_COMMAND_RD_DATA\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_INDIRECT_WR_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMA_GENERAL_EM_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMA_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMA_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMB_GENERAL_EM_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMB_REQUESTS_COUNTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_OEMB_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_REG_0100\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_A_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_CONSISTENT_HASHING_CONFIGRATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_ENABLE_DYNAMIC_MEMORY_ACCESS\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_GLOBAL_GENERAL_CFG_3\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_GLOBAL_PP_1\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_GLOBAL_SYS_HEADER_CFG\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_INDIRECT_WR_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_AGE_AGING_MODE\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_AGE_AGING_RESOLUTION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_AR_TO_JR_TRANSLATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_CMD_TO_CMD_TRANSLATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_COUNTER_DB_CNTR_PTR_CONFIGURATION";

const char *qux_AccessObjects_57="\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_COUNTER_LIMIT_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_EVENT_FIFO_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_FLU_MACHINE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_GENERAL_EM_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_JR_TO_AR_TRANSLATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_LEARN_FILTER_PROPERTIES\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_LOOKUP_FILTER_PROPERTIES\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_LOOKUP_LOOKUP_MODE\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_MANAGEMENT_UNIT_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_MNGMNT_REQ_FLU_DB_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_REPLY\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_REPLY_FIFO_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_RESET_STATUS_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_LARGE_EM_TRANSLATION_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_REG_0100\" no_wb=\"1\"/>\n\
        <reg name=\"PPDB_B_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_ACL_RECEIVED\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_ECC_1B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_ECC_2B_ERR_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_GLOBAL_GENERAL_CFG_2\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_INDIRECT_FORCE_BUBBLE\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_LINK_ACTIVE_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_LINK_STATE_FOR_SC_HAND_FDT\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_LOCALLY_GENERATED_ACL\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_MC_DISTRIBUTION_MAP\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_MULTICAST_DISTRIBUTION_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_RESERVED_MTCD\" no_wb=\"1\"/>\n\
        <reg name=\"RTP_RTP_ENABLE\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_ASSIGNED_CREDIT_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_ASSIGNED_CREDIT_CONFIGURATION_1\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_CIR_SHAPERS_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_CIR_SHAPERS_CONFIGURATION_1\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_DBG_DVS_LINK_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_DELETE_MECHANISM_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_DVS_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_DVS_CREDIT_SHARE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_DVS_NIF_CONFIG\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_ECC_ERR_1B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_ECC_ERR_2B_MONITOR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_FSF_COMPOSITE_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_HR_PRIORITY_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INDIRECT_COMMAND\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INDIRECT_COMMAND_ADDRESS\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_INDIRECT_WR_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_PAR_ERR_MEM_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_PIR_SHAPERS_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_PIR_SHAPERS_CONFIGURATION_1\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_PS_2P_PRIORITY_MODE_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_PS_CALENDAR_SELECT\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_RCI_PARAMS\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_REBOUNDED_CREDIT_CONFIGURATION\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_REBOUNDED_CREDIT_CONFIGURATION_1\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_RESERVED_MTCD\" no_wb=\"1\"/>";

const char *qux_AccessObjects_58="n\
        <reg name=\"SCH_SBUS_BROADCAST_ID\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_SBUS_LAST_IN_CHAIN\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_SCHEDULER_CONFIGURATION_REGISTER\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_SELECT_FLOW_TO_QUEUE_MAPPING\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_SHAPER_CONFIGURATION_REGISTER_1\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_SMP_BACK_UP_MESSAGES\" no_wb=\"1\"/>\n\
        <reg name=\"SCH_SWITCH_CIR_EIR_IN_DUAL_SHAPERS\" no_wb=\"1\"/>\n\
        <reg name=\"TX_PREAMBLE\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2ECC_DATA_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2ECC_DATA_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2ECC_MODULE_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2ECC_MODULE_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2E_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2EFC_DATA_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2EFC_DATA_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2EFC_MODULE_HDR_0\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_E2EFC_MODULE_HDR_1\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_ECC_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_ECC_FORCE_DOUBLE_BIT_ERR\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_MEM_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_PAUSE_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_PFC_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_RX_LSS_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_RX_LSS_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_RX_MAX_SIZE\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_TX_CRC_CORRUPT_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_TX_CTRL\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_TXFIFO_CELL_CNT\" no_wb=\"1\"/>\n\
        <reg name=\"XLMAC_VERSION_ID\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_EEE_DURATION_TIMER_PULSE\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_ENABLE_REG\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_FAULT_LINK_STATUS\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_MAC_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_MAC_RSV_MASK\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_MODE_REG\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_SBUS_CONTROL\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_XGXS0_CTRL_REG\" no_wb=\"1\"/>\n\
        <reg name=\"XLPORT_XGXS_COUNTER_MODE\" no_wb=\"1\"/>\n\
        <reg name=\"XLP_REG_2022300\" no_wb=\"1\"/>\n\
    </registers>\n\
    <memories>\n\
        <mem name=\"MMU_DRAM_ADDRESS_SPACE\" no_read=\"1\"/>\n\
<!-- src/soc/common/mem.c[9409]_soc_mem_read_schan_msg_send unit 0:soc_mem_read: Mem(XXXXXXXXX) invalid S-Channel reply, expected READ_MEMORY_ACK:, opcode 8 -->\n\
        <mem name=\"EGQ_QP_CBM\" no_read=\"1\"/>\n\
        <mem name=\"EGQ_TCG_CBM\" no_read=\"1\"/>\n\
<!-- src/soc/common/mem.c[9409]_soc_mem_read_schan_msg_send unit 0:soc_mem_read: Mem(XXXXXXXXX) invalid S-Channel reply, expected READ_MEMORY_ACK:, opcode 7 /> -->\n\
        <mem name=\"SER_ACC_TYPE_MAP\" no_read=\"1\"/>\n\
        <mem name=\"SER_MEMORY\" no_read=\"1\"/>\n\
        <mem name=\"SER_RESULT_0\" no_read=\"1\"/>\n\
        <mem name=\"SER_RESULT_1\" no_read=\"1\"/>\n\
        <mem name=\"SER_RESULT_DATA_0\" no_read=\"1\"/>\n\
        <mem name=\"SER_RESULT_DATA_1\" no_read=\"1\"/>\n\
        <mem name=\"SER_RESULT_EXPECTED_0\" no_read=\"1\"/>\n\
        <mem name=\"SER_RESULT_EXPECTED_1\" no_read=\"1\"/>\n\
<!-- [bcmDPC]src/soc/dcmn/dcmn_intr_corr_act_func.c[1025]dcmn_interrupt_print_info -->\n\
        <mem name=\"IDR_MEM_7_INTERNAL\" no_read=\"1\"/>\n\
        <mem name=\"IQM_MEM_1400000\" no_read=\"1\"/>\n\
        <mem name=\"IRE_MEM_2_INTERNAL\" no_read=\"1\"/>\n\
        <mem name=\"IRE_MEM_7_INTERNAL\" no_read=\"1\"/>\n\
        <mem name=\"IRE_MEM_8_INTERNAL\" no_read=\"1\"/>\n\
        <mem name=\"EDB_PROTECTION_ENTRY\" no_read=\"1\"/>\n\
        <mem name=\"EDB_EEDB_TOP_BANK\" no_read=\"1\"/>\n\
        <mem name=\"MTM_MCDB\" no_read=\"1\"/>";

const char *qux_AccessObjects_59="\n\
        <mem name=\"IHB_FIFO_DSP_1\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_KEYT_PLDT_H\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_AGET_H\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE\" no_read=\"1\"/>\n\
        <mem name=\"OCB_OCB_ADDRESS_SPACE\" no_read=\"1\"/>\n\
        <mem name=\"IHP_LIF_TABLE\" no_read=\"1\"/>\n\
        <mem name=\"IRR_MCDB\" no_read=\"1\"/>\n\
        <mem name=\"IDR_MEM_2_INTERNAL\" no_read=\"1\"/>\n\
        <mem name=\"IDR_MEM_11_INTERNAL\" no_read=\"1\"/>\n\
        <mem name=\"FCR_EFMSM\" no_read=\"1\"/>\n\
        <mem name=\"FCR_FCR_CRM_A\" no_read=\"1\"/>\n\
        <mem name=\"FCR_FCR_CRM_B\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_A_FEC_ENTRY_FORMAT_A\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_A_FEC_ENTRY_FORMAT_B\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_A_FEC_ENTRY_FORMAT_C\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_A_FEC_ENTRY_GENERAL\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_A_FEC_ENTRY_FORMAT_NULL\" no_read=\"1\"/>\n\
        <mem name=\"PPDB_A_FEC_SUPER_ENTRY_BANK\" no_read=\"1\"/>\n\
        <mem name=\"IQM_PAKCET_DESCRIPTOR_MEMORY_A_DYNAMIC\" no_read=\"1\"/>\n\
        <mem name=\"IQM_PAKCET_DESCRIPTOR_MEMORY_B_DYNAMIC\" no_read=\"1\"/>\n\
        <mem name=\"IQM_PAKCET_DESCRIPTOR_MEMORY_ECC_DYNAMIC\" no_read=\"1\"/>\n\
        <mem name=\"ERPP_EPMFCS_TCAM_BANK\" no_read=\"1\"/>\n\
        <mem name=\"ERPP_EPMFCS_TCAM_BANK_COMMAND\" no_read=\"1\"/>\n\
        <mem name=\"ERPP_EPMFCS_TCAM_BANK_REPLY\" no_read=\"1\"/>\n\
        <mem name=\"HBC_WRITE_REQUEST_ASYNC_FIFO\" no_read=\"1\"/>\n\
        <mem name=\"HBC_WRITE_DATA_ASYNC_FIFO\" no_read=\"1\"/>\n\
        <mem name=\"HBC_READ_REQUEST_ASYNC_FIFO\" no_read=\"1\"/>\n\
        <mem name=\"HBC_READ_DATA_ASYNC_FIFO\" no_read=\"1\"/>\n\
        <mem name=\"HBC_READ_DATA_REORDER\" no_read=\"1\"/>\n\
        <mem name=\"HBC_WRITE_DATA_BUFFER\" no_read=\"1\"/>\n\
        <mem name=\"HBC_WRITE_PER_BANK_QUEUES\" no_read=\"1\"/>\n\
        <mem name=\"HBC_READ_PER_BANK_QUEUES\" no_read=\"1\"/>\n\
        <mem name=\"HBC_WRITE_LATENCY_DELAY\" no_read=\"1\"/>\n\
        <mem name=\"HBC_ECC_INFO_FIFO\" no_read=\"1\"/>\n\
        <mem name=\"HBC_RDR_INFO_FIFO\" no_read=\"1\"/>\n\
        <mem name=\"HBC_RDR_CHUNK_STORAGE\" no_read=\"1\"/>\n\
        <mem name=\"HBC_BANK_ORDER_FIFO\" no_read=\"1\"/>\n\
        <mem name=\"HBC_HBM_DRAM_CPU_ACCESS\" no_read=\"1\"/>\n\
        <mem name=\"TCAM_TCAM_BANK\" no_read=\"1\"/>\n\
        <mem name=\"TCAM_TCAM_BANK_REPLY\" no_read=\"1\"/>\n\
        <mem name=\"TCAM_TCAM_BANK_COMMAND\" no_read=\"1\"/>\n\
        <mem name=\"IQM_MEM_1600000\" no_read=\"1\"/>\n\
        <mem name=\"IRR_IS_PC_MEMORY\" no_read=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_RX_0_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_RX_1_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_RX_2_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_RX_3_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_RX_4_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_RX_5_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_TX_0_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_TX_1_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_TX_2_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_TX_3_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_TX_4_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_ILKN_INB_TX_5_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_NIF_PFC_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_OOB_RX_0_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_OOB_RX_1_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_OOB_RX_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_OOB_TX_0_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_OOB_TX_1_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_OOB_TX_CAL\" no_wb=\"1\"/>\n\
        <mem name=\"DRCA_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCB_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCC_DWF\" no_";

const char *qux_AccessObjects_60="wb=\"1\"/>\n\
        <mem name=\"DRCD_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCE_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCF_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCG_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCH_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_AC_ENTRY_WITH_DATA_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_AC_HALF_ENTRY_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_DATA_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_EEDB_BANK\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_ESEM_STEP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_GLEM_STEP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_IPV4_TUNNEL_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_LINK_LAYER_OR_ARP_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_LINK_LAYER_OR_ARP_NEW_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_MAP_OUTLIF_TO_DSP\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_MPLS_POP_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_MPLS_PUSH_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_MPLS_SWAP_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_OUT_RIF_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_TRILL_FORMAT_FULL_ENTRY\" no_wb=\"1\"/>\n\
        <mem name=\"EDB_TRILL_FORMAT_HALF_ENTRY\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_ACTION_PROFILE_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_CCM\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_CH_SCM_4\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_CH_SCM_5\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_CH_SCM_6\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_DSP_PTR_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_EGRESS_SHAPER_CONFIGURATION\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_FBM\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_FDM\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_FQP_NIF_PORT_MUX\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_IVEC_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_MAP_PS_TO_IFC\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_MC_SP_TC_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_NONCH_SCM\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PCT\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PDCT_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PER_IFC_CFG\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PMC\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PMF_PROGRAM_SELECTION_CAM\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PPCT\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PQP_NIF_PORT_MUX\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_PQST_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_QDCT_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_QP_PMC\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_QP_SCM\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_QQST_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_RCM\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_RCM_DEBUG\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_TC_DP_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_TCG_PMC\" no_wb=\"1\"/>\n\
        <mem name=\"EGQ_VLAN_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_COUNTER_SOURCE_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_DSCP_REMARK\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_EXP_REMARK\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_IVEC_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_LFEM_FIELD_SELECT_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_LINK_LAYER_VLAN_PROCESSING_LLVP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_PMF_MIRROR_PROFILE_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_PRGE_PROGRAM\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_PRGE_PROGRAM_SELECTION_CAM\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_REMARK_IPV4_TO_DSCP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_REMARK_IPV4_TO_EXP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_REMARK_IPV6_TO_DSCP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_REMARK_IPV6_TO_EXP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_REMARK_MPLS_TO_DSCP\" no_wb=\"1\"/>\n\
        <mem name=\"EPNI_REMARK_MPLS_TO_EXP\" no_wb=\"1\"/>\n\
        <mem name=\"FCR_EFMS_SOURCE_PIPE\" no_wb=\"1\"/>\n\
        <mem name=\"FDT_IPT_MESH_MC\" no_wb=\"1\"/>\n\
        <mem name=\"ID";

const char *qux_AccessObjects_61="R_DRAM_BUFFER_TYPE\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_DROP_PRECEDENCE_MAPPING\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_IRDB\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_MEM_13_INTERNAL\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_MEM_4_INTERNAL\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_MRPS_0_IN_DP_MAPPING\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_MRPS_1_IN_DP_MAPPING\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_QUEUE_IS_DRAM_ELIGIBLE\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_QUEUE_IS_OCB_ELIGIBLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_CONSISTENT_HASHING_PROGRAM_VARIABLES\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_DESTINATION_STATUS\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_0_4B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_10_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_11_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_12_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_13_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_14_24B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_1_4B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_15_24B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_2_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_3_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_4_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_5_19B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_6_24B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_7_24B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_8_4B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_9_4B_MAP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_BIT_SELECT\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_FEM_MAP_INDEX_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_HEADER_PROFILE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_ISEM_STEP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_L_4_OPS\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_LB_VECTOR_PROGRAM_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_PFC_INFO\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_PMF_PROGRAM_COUNTERS\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_PMF_PROGRAM_SELECTION_CAM\" no_wb=\"1\"/>\n\
        <mem name=\"IHB_PTC_KEY_GEN_VAR\" no_wb=\"1\"/>\n\
        <mem name=\"IHP_CONSISTENT_HASHING_PROGRAM_SEL_TCAM\" no_wb=\"1\"/>\n\
        <mem name=\"IHP_ELK_PAYLOAD_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"IHP_FLP_PROGRAM_SELECTION_CAM\" no_wb=\"1\"/>\n\
        <mem name=\"IHP_IEEE_1588_IDENTIFICATION_CAM\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_PQDMS\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_PQRED\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_PQWQ\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_SCH_CCCP\" no_wb=\"1\"/>\n\
        <mem name=\"IQMT_EGR_RPT_CPM\" no_wb=\"1\"/>\n\
        <mem name=\"IQMT_ING_RPT_CPM\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_VSQA_PRM\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_VSQB_PRM\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_VSQC_PRM\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_VSQD_PRM\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_VSQE_PRM\" no_wb=\"1\"/>\n\
        <mem name=\"IQM_VSQF_PRM\" no_wb=\"1\"/>\n\
        <mem name=\"IRE_CTXT_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"IRE_NIF_PORT_TO_CTXT_BIT_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_DESTINATION_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_FREE_PCB_MEMORY\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_IS_FREE_PCB_MEMORY\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_SMOOTH_DIVISION\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_TRAFFIC_CLASS_MAPPING_0\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_TRAFFIC_CLASS_MAPPING_1\" no_wb=\"1\"/>\n\
        <mem name=\"MRPS_MCDA_PRFCFG_0\" no_wb=\"1\"/>\n\
        <mem name=\"MRPS_MCDA_PRFCFG_1\" no_wb=\"1\"/>\n\
        <mem name=\"MRPS_MCDA_PRFCFG_SHARING_DIS\" no_wb=\"1\"/>\n\
        <mem name=\"MRPS_MCDA_PRFCFG_SHARING_EN\" no_wb=\"1\"/>\n\
        <mem name=\"MRPS_MCDB_PRFCFG_0\" no_wb=\"1\"/>\n\
        <mem ";

const char *qux_AccessObjects_62="name=\"MRPS_MCDB_PRFCFG_1\" no_wb=\"1\"/>\n\
        <mem name=\"MRPS_PCD_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"MTRPS_EM_MCDA_PRFCFG_0\" no_wb=\"1\"/>\n\
        <mem name=\"MTRPS_EM_MCDA_PRFCFG_1\" no_wb=\"1\"/>\n\
        <mem name=\"MTRPS_EM_MCDA_PRFCFG_SHARING_DIS\" no_wb=\"1\"/>\n\
        <mem name=\"MTRPS_EM_MCDA_PRFCFG_SHARING_EN\" no_wb=\"1\"/>\n\
        <mem name=\"MTRPS_EM_MCDB_PRFCFG_0\" no_wb=\"1\"/>\n\
        <mem name=\"MTRPS_EM_MCDB_PRFCFG_1\" no_wb=\"1\"/>\n\
        <mem name=\"MTRPS_EM_PCD_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"OAMP_FLOW_STAT_1_SEC_ENTRY_3\" no_wb=\"1\"/>\n\
        <mem name=\"OAMP_PE_0_PROG_TCAM\" no_wb=\"1\"/>\n\
        <mem name=\"OAMP_PE_1_PROG_TCAM\" no_wb=\"1\"/>\n\
        <mem name=\"OAMP_REMOTE_MEP_EXACT_MATCH_STEP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"OLP_DSP_EVENT_ROUTE\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_A_OEMA_STEP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_A_OEMB_STEP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_A_TCAM_ACCESS_PROFILE\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_A_TCAM_BANK\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_A_TCAM_BANK_COMMAND\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_A_TCAM_BANK_REPLY\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_AGING_CONFIGURATION_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_AMSG_FIFO\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_FID_COUNTER_PROFILE_DB\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_FMSG_FIFO\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_PORT_MINE_TABLE_PHYSICAL_PORT\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LARGE_EM_STEP_TABLE\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_AC_2_EEI\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_AC_2_OUT_LIF\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_AC_MP\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_IP_TT\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_ISID_MP\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_ISID_P2P\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_LABEL_DOUBLE_DATA\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_LABEL_PROTOCOL_OR_LSP\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_LABEL_PWE_MP\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_LABEL_PWE_P2P\" no_wb=\"1\"/>\n\
        <mem name=\"PPDB_B_LIF_TABLE_TRILL\" no_wb=\"1\"/>\n\
        <mem name=\"RTP_UNICAST_DISTRIBUTION_MEMORY\" no_wb=\"1\"/>\n\
        <mem name=\"RTP_UNICAST_DISTRIBUTION_MEMORY_FOR_CTRL_CELLS\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_CH_NIF_CALENDAR_CONFIGURATION_CNCC\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_CH_NIF_RATES_CONFIGURATION_CNRC\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_CIR_SHAPER_CALENDAR_CSC\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_CIR_SHAPERS_DYNAMIC_TABEL_CSDT\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_DEVICE_RATE_MEMORY_DRM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_DSP_2_PORT_MAP_DSPP\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_FC_MAP_FCM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_FLOW_GROUP_MEMORY_FGM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_FLOW_TO_FIP_MAPPING_FFM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_FLOW_TO_QUEUE_MAPPING_FQM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_HR_SCHEDULER_CONFIGURATION_SHC\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_MEM_01C00000\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_ONE_PORT_NIF_CONFIGURATION_OPNC\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_PIR_SHAPER_CALENDAR_PSC\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_PIR_SHAPERS_DYNAMIC_TABEL_PSDT\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_PORT_ENABLE_PORTEN\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_PORT_GROUP_PFGM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_PORT_SCHEDULER_MAP_PSM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_PORT_SCHEDULER_WEIGHTS_PSW\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_PS_8P_RATES_PSR\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_SCHEDULER_ENABLE_MEMORY_SEM\" no_wb=\"1\"/>\n\
        <mem ";

const char *qux_AccessObjects_63="name=\"SCH_SCHEDULER_ENABLE_MEMORY_SEM_B\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_SHAPER_DESCRIPTOR_MEMORY_STATIC_SHDS\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_SHARED_DEVICE_RATE_SHARED_DRM\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_SLOW_SCALE_A_SSA\" no_wb=\"1\"/>\n\
        <mem name=\"SCH_SLOW_SCALE_B_SSB\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_CAT_2_TC_CGM_MAP_NIF\" no_wb=\"1\"/>\n\
        <mem name=\"CFC_CAT_2_TC_IQM_0_MAP_NIF\" no_wb=\"1\"/>\n\
        <mem name=\"CLPORT_WC_UCMEM_DATA\" no_read=\"1\"/>\n\
        <mem name=\"DRCA_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"DRCB_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"DRCC_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"DRCD_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"DRCE_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"DRCF_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"DRCG_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"DRCH_RXI_MEM\" no_wb=\"1\"/>\n\
        <mem name=\"IDR_CONTEXT_MRU\" no_wb=\"1\"/>\n\
        <mem name=\"IHP_PTC_VIRTUAL_PORT_CONFIG\" no_wb=\"1\"/>\n\
        <mem name=\"IPST_IPS_0_CREDIT_ARBITER_FIFO\" no_wb=\"1\"/>\n\
        <mem name=\"IPS_QPM_1_NO_SYS_RED\" no_wb=\"1\"/>\n\
        <mem name=\"IPS_QPM_1_SYS_RED\" no_wb=\"1\"/>\n\
        <mem name=\"IPT_DBLF\" no_wb=\"1\"/>\n\
        <mem name=\"IQMT_BDBLL\" no_wb=\"1\"/>\n\
        <mem name=\"IRE_PORT_TO_BASE_ADDRESS_MAP\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_1\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_2\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_3\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_4\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_5\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_6\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_7\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_FORMAT_2_PP\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_SPECIAL_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"IRR_MCDB_EGRESS_TDM_FORMAT\" no_wb=\"1\"/>\n\
        <mem name=\"KAPS_TCM\" no_wb=\"1\"/>\n\
        <mem name=\"OLP_MEM_00000\" no_wb=\"1\"/>\n\
        <mem name=\"RTP_UNICAST_DISTRIBUTION_MEMORY_FOR_DATA_CELLS\" no_wb=\"1\"/>\n\
        <mem name=\"DRCA_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCB_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCC_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCD_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCE_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCF_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCG_DWF\" no_wb=\"1\"/>\n\
        <mem name=\"DRCH_DWF\" no_wb=\"1\"/>\n\
 </memories>\n\
</top>\n\
";

const char *qux_DebugSignals_ERPP_0="<?xml version=\"1.0\"?>\n\
<SignalInfo device=\"qux\">\n\
    <Signal>\n\
        <Attribute>VSI_or_VRF</Attribute>\n\
        <Size>16</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [15 : 0] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [16 : 16] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_LIF</Attribute>\n\
        <Size>18</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [34 : 17] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_TM_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [42 : 35] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [50 : 43] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Header_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [94 : 91] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [98 : 95] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fabric_or_Egress_MC</Attribute>\n\
        <Size>1</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [99 : 99] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Eth_Type_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [103 : 100] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Eth_Tag_Format</Attribute>\n\
        <Size>5</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [108 : 104] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Dst_System_Port</Attribute>\n\
        <Size>16</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [124 : 109] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>DSP_Ptr</Attribute>\n\
        <Size>8</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [132 : 125] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Action_Profile_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [133 : 133] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Action_Profile_Index</Attribute>\n\
        <Size>3</Size>\n\
        <From>Filter</From>\n\
        <To>PMF</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [136 : 134] </Address>\n\
        <Perm>1</Perm>\n\
    </Si";

const char *qux_DebugSignals_ERPP_1="gnal>\n\
    <Signal>\n\
        <Attribute>Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [0 : 0] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>System_Headers_Record</Attribute>\n\
        <Size>46</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [46 : 1] </Address>\n\
        <Expansion>SHR_ERPP_PMF</Expansion>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_TM_Port_Updated</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [47 : 47] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_TM_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [55 : 48] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [63 : 56] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Mirror_Profile</Attribute>\n\
        <Size>4</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [67 : 64] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Header_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [111 : 108] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fabric_or_Egress_MC</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [112 : 112] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Dst_System_Port</Attribute>\n\
        <Size>16</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [128 : 113] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Counter_Profile</Attribute>\n\
        <Size>3</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [131 : 129] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>COS_Profile</Attribute>\n\
        <Size>4</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [135 : 132] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Action_Profile_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [136 : 136] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Action_Profile_Index</Attribute>\n\
        <Size>3</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [139 : 137] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>ACE_Type</Attribute>\n\
        <Size>2</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'";

const char *qux_DebugSignals_ERPP_2="d0} bits: [141 : 140] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>ACE_Ptr</Attribute>\n\
        <Size>12</Size>\n\
        <From>PMF</From>\n\
        <To>TM Action</To>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [153 : 142] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Program_Index</Attribute>\n\
        <Size>3</Size>\n\
        <From>PMF</From>\n\
        <BlockID>15</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [156 : 154] </Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
</SignalInfo>\n\
";

const char *qux_DebugSignals_ETPP_0="<?xml version=\"1.0\"?>\n\
<SignalInfo device=\"qux\">\n\
    <Signal>\n\
        <Attribute>GLEM_Data</Attribute>\n\
        <Size>41</Size>\n\
        <From>GLEM</From>\n\
        <To>Parser</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [59 : 19]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>System_Headers_Record</Attribute>\n\
        <Size>365</Size>\n\
        <From>Parser</From>\n\
        <To>PRP</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [255 : 0] | {15'd2,16'd1} bits: [108 : 0]</Address>\n\
        <Expansion>SHR</Expansion>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>PP_PCT_Data</Attribute>\n\
        <Size>108</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [196 : 89]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_5_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [88 : 88]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_5</Attribute>\n\
        <Size>131</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [219 : 89]</Address>\n\
        <Expansion>EES_Action</Expansion>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_4_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [220 : 220]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_4</Attribute>\n\
        <Size>131</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [255 : 221] | {15'd4,16'd2} bits: [95 : 0]</Address>\n\
        <Expansion>EES_Action</Expansion>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_3_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [96 : 96]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_3</Attribute>\n\
        <Size>131</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [227 : 97]</Address>\n\
        <Expansion>EES_Action</Expansion>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_2_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [228 : 228]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_2</Attribute>\n\
        <Size>131</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [255 : 229] | {15'd4,16'd3} bits: [103 : 0]</Address>\n\
        <Expansion>EES_Action</Expansion>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_1_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd3} bits: [104 : 104]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_1</Attribute>\n\
        <Size>131</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd3} bits: [235 : 105]</";

const char *qux_DebugSignals_ETPP_1="Address>\n\
        <Expansion>EES_Action</Expansion>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_0_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd3} bits: [236 : 236]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EES_Action_0</Attribute>\n\
        <Size>28</Size>\n\
        <From>PRP</From>\n\
        <To>Term</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd4,16'd3} bits: [255 : 237] | {15'd4,16'd4} bits: [8 : 0]</Address>\n\
        <Expansion>EES_Action_Short</Expansion>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_DSCP_EXP</Attribute>\n\
        <Size>8</Size>\n\
        <From>Term</From>\n\
        <To>Fwd</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd5,16'd0} bits: [180 : 173]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Header_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>Term</From>\n\
        <To>Fwd</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd5,16'd0} bits: [184 : 181]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_TM_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>Fwd</From>\n\
        <To>Encap</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [42 : 35]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>Fwd</From>\n\
        <To>Encap</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [50 : 43]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_DSCP_EXP</Attribute>\n\
        <Size>8</Size>\n\
        <From>Fwd</From>\n\
        <To>Encap</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [76 : 69]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VSI</Attribute>\n\
        <Size>16</Size>\n\
        <From>Encap</From>\n\
        <To>LL</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd8,16'd0} bits: [17 : 2]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_LIF</Attribute>\n\
        <Size>18</Size>\n\
        <From>Encap</From>\n\
        <To>LL</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd8,16'd0} bits: [69 : 52]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_DSCP_EXP</Attribute>\n\
        <Size>8</Size>\n\
        <From>Encap</From>\n\
        <To>LL</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd8,16'd0} bits: [77 : 70]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>PRGE_Instruction_1_Index</Attribute>\n\
        <Size>7</Size>\n\
        <From>PRGE</From>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd11,16'd0} bits: [94 : 88]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EVEC_Table_Index</Attribute>\n\
        <Size>9</Size>\n\
        <From>LL</From>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd11,16'd0} bits: [157 : 149]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>ESEM_Key</Attribute>\n\
        <Size>40</Size>\n\
        <From>LL</From>\n\
        <To>ESEM</To>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd11,16'd0} bits: [209 : 170]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>DSCP_Remark_Index</Attribute>\n\
        <Size>13</Size>\n\
        <From>Encap</From>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd11,16'd1} bits: [60 : 48]</Address>\n\
        <Perm>1<";

const char *qux_DebugSignals_ETPP_2="/Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Exp_Remark_Index</Attribute>\n\
        <Size>7</Size>\n\
        <From>Encap</From>\n\
        <BlockID>18</BlockID>\n\
        <Address>{15'd11,16'd1} bits: [67 : 61]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
</SignalInfo>\n\
";

const char *qux_DebugSignals_IRPP_0="<?xml version=\"1.0\"?>\n\
<SignalInfo device=\"qux\">\n\
    <Signal>\n\
        <Attribute>Parser_Leaf_Context</Attribute>\n\
        <Size>4</Size>\n\
        <From>Parser</From>\n\
        <To>LL</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [3 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Code</Attribute>\n\
        <Size>6</Size>\n\
        <From>Parser</From>\n\
        <To>LL</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd2} bits: [66 : 61]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Parser_Program_Ptr</Attribute>\n\
        <Size>4</Size>\n\
        <From>Port Termination</From>\n\
        <To>Parser</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd2} bits: [70 : 67]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Header_Size</Attribute>\n\
        <Size>7</Size>\n\
        <From>NIF</From>\n\
        <To>Port Termination</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd2} bits: [88 : 82]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Header</Attribute>\n\
        <Size>1024</Size>\n\
        <From>NIF</From>\n\
        <To>Port Termination</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd2} bits: [255 : 89] | {15'd1,16'd3} bits: [255 : 0] | {15'd1,16'd4} bits: [255 : 0] | {15'd1,16'd5} bits: [255 : 0] | {15'd1,16'd6} bits: [88 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Qualifier</Attribute>\n\
        <Size>55</Size>\n\
        <From>Parser</From>\n\
        <To>LL</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd6} bits: [146 : 92]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Header_Offset</Attribute>\n\
        <Size>42</Size>\n\
        <From>Parser</From>\n\
        <To>LL</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd6} bits: [190 : 149]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Src_System_Port</Attribute>\n\
        <Size>16</Size>\n\
        <From>Port Termination</From>\n\
        <To>Parser</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd6} bits: [206 : 191]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Port_Termination_Context</Attribute>\n\
        <Size>8</Size>\n\
        <From>NIF</From>\n\
        <To>Port Termination</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd6} bits: [218 : 211]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>Port Termination</From>\n\
        <To>Parser</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd1,16'd7} bits: [40 : 33]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Initial_VID</Attribute>\n\
        <Size>12</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [24 : 13]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Strength</Attribute>\n\
        <Size>2</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [55 : 54]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Code</Attribute>\n\
        <Size>8</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [63 : 56]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LL_Mirror_Profile</Attribute>\n\
       ";

const char *qux_DebugSignals_IRPP_1=" <Size>4</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [68 : 65]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_TC</Attribute>\n\
        <Size>3</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [117 : 115]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_Strength</Attribute>\n\
        <Size>3</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [120 : 118]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_DP</Attribute>\n\
        <Size>2</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [122 : 121]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_CPU_Trap_Qualifier</Attribute>\n\
        <Size>16</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [138 : 123]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_CPU_Trap_Code</Attribute>\n\
        <Size>8</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [146 : 139]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Outer_VID</Attribute>\n\
        <Size>12</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd5} bits: [76 : 65]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Inner_VID</Attribute>\n\
        <Size>12</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd5} bits: [89 : 78]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd2,16'd5} bits: [105 : 98]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_TC</Attribute>\n\
        <Size>3</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd0} bits: [58 : 56]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_DP</Attribute>\n\
        <Size>2</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd0} bits: [62 : 61]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VSI</Attribute>\n\
        <Size>16</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd0} bits: [228 : 213]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VRF</Attribute>\n\
        <Size>14</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd0} bits: [242 : 229]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd0} bits: [249 : 246]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TRILL_MC</Attribute>\n\
        <Size>1</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd1}";

const char *qux_DebugSignals_IRPP_2=" bits: [72 : 72]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Strength</Attribute>\n\
        <Size>2</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd1} bits: [92 : 91]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Code</Attribute>\n\
        <Size>8</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd1} bits: [100 : 93]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Code</Attribute>\n\
        <Size>6</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd1} bits: [191 : 186]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_LIF</Attribute>\n\
        <Size>18</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd1} bits: [209 : 192]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LL_Mirror_Profile</Attribute>\n\
        <Size>4</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd1} bits: [230 : 227]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Incoming_Tag_Structure</Attribute>\n\
        <Size>4</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd2} bits: [24 : 21]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_LIF</Attribute>\n\
        <Size>18</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd2} bits: [126 : 109]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_Strength</Attribute>\n\
        <Size>3</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd2} bits: [153 : 151]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_Dst</Attribute>\n\
        <Size>19</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd2} bits: [172 : 154]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_CPU_Trap_Qualifier</Attribute>\n\
        <Size>16</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd2} bits: [188 : 173]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_CPU_Trap_Code</Attribute>\n\
        <Size>8</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd2} bits: [196 : 189]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EEI</Attribute>\n\
        <Size>24</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd2} bits: [221 : 198]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>COS_Profile</Attribute>\n\
        <Size>6</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd3} bits: [15 : 10]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Terminated_DSCP_EXP</Attribute>\n\
        <Size>8</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd3} bits: [34 : 27]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Sig";

const char *qux_DebugSignals_IRPP_3="nal>\n\
        <Attribute>Fwd_Offset_Index</Attribute>\n\
        <Size>3</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd7} bits: [154 : 152]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Offset_Extension</Attribute>\n\
        <Size>2</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd7} bits: [156 : 155]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd7} bits: [160 : 157]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Consistent_Hashing_Key_Gen_Instructions</Attribute>\n\
        <Size>136</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [135 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Mem_Soft_Error</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [136 : 136]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_Processing_Profile</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [139 : 137]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_B_Result</Attribute>\n\
        <Size>16</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [155 : 140]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_B_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [156 : 156]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_A_Result</Attribute>\n\
        <Size>16</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [172 : 157]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_A_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [173 : 173]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VSI_Profile</Attribute>\n\
        <Size>4</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [177 : 174]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VSI</Attribute>\n\
        <Size>16</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [193 : 178]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VRF</Attribute>\n\
        <Size>14</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [207 : 194]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VLAN_Edit_Cmd</Attribute>\n\
        <Size>34</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [241 : 208]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>User_Priority</Attribute>\n\
        ";

const char *qux_DebugSignals_IRPP_4="<Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [244 : 242]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Unknown_Addr</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [245 : 245]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [249 : 246]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_Processing_Profile</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [252 : 250]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_B_Result</Attribute>\n\
        <Size>16</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [255 : 253] | {15'd4,16'd1} bits: [12 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_B_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [13 : 13]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_A_Result</Attribute>\n\
        <Size>16</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [29 : 14]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_A_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [30 : 30]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Traps_1_Result</Attribute>\n\
        <Size>48</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [78 : 31]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Traps_1_Match</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [79 : 79]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Traps_0_Result</Attribute>\n\
        <Size>48</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [127 : 80]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_Traps_0_Match</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [128 : 128]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Result</Attribute>\n\
        <Size>48</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [176 : 129]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Match</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [177 : 177]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Result</Attribute>\n\
        <Size>48</Size>\n\
        <Fro";

const char *qux_DebugSignals_IRPP_5="m>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [225 : 178]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Match</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [226 : 226]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>STP_State</Attribute>\n\
        <Size>2</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [228 : 227]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Stamp_Native_VSI</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [229 : 229]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Src_System_Port</Attribute>\n\
        <Size>16</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [245 : 230]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Strength</Attribute>\n\
        <Size>2</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [247 : 246]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Code</Attribute>\n\
        <Size>8</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd1} bits: [255 : 248]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>RPF_Native_VSI_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [0 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>RPF_Native_VSI</Attribute>\n\
        <Size>15</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [15 : 1]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>RPF_Dst_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [16 : 16]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>RPF_Dst</Attribute>\n\
        <Size>19</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [35 : 17]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Parser_Leaf_Context</Attribute>\n\
        <Size>4</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [109 : 106]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_is_IEEE1588</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [110 : 110]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_is_Compatible_MC</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [111 : 111]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_is_BOOTP_DHCP</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
";

const char *qux_DebugSignals_IRPP_6="        <Address>{15'd4,16'd2} bits: [112 : 112]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Header_Size</Attribute>\n\
        <Size>7</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [119 : 113]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Header</Attribute>\n\
        <Size>1024</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd2} bits: [255 : 120] | {15'd4,16'd3} bits: [255 : 0] | {15'd4,16'd4} bits: [255 : 0] | {15'd4,16'd5} bits: [255 : 0] | {15'd4,16'd6} bits: [119 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Qualifier_0</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [122 : 120]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Qualifier</Attribute>\n\
        <Size>55</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [177 : 123]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Orientation_is_Hub</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [178 : 178]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Up_MEP</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [179 : 179]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Sub_Type</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [182 : 180]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Stamp_Offset</Attribute>\n\
        <Size>7</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [189 : 183]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Offset</Attribute>\n\
        <Size>7</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [196 : 190]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Meter_Disable</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [197 : 197]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_ID</Attribute>\n\
        <Size>17</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [214 : 198]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Native_VSI</Attribute>\n\
        <Size>15</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [229 : 215]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_Lookup_Result</Attribute>\n\
        <Size>20</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [249 : 230]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_Lookup_Found</Attribute>\n\
        <Size>1</Size>\n\
      ";

const char *qux_DebugSignals_IRPP_7="  <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [250 : 250]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_Lookup_Result</Attribute>\n\
        <Size>20</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd6} bits: [255 : 251] | {15'd4,16'd7} bits: [14 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_Lookup_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [15 : 15]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Local_In_LIF</Attribute>\n\
        <Size>16</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [31 : 16]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LL_Mirror_Profile</Attribute>\n\
        <Size>4</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [35 : 32]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_2nd_Result</Attribute>\n\
        <Size>45</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [80 : 36]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_2nd_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [81 : 81]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_1st_Result</Attribute>\n\
        <Size>45</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [126 : 82]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_1st_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [127 : 127]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_or_Transplant</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [128 : 128]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_Key</Attribute>\n\
        <Size>63</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [191 : 129]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_Data</Attribute>\n\
        <Size>40</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [231 : 192]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Ingress_Learn_Enable</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [232 : 232]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Incoming_Tag_Structure</Attribute>\n\
        <Size>4</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [236 : 233]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_TTL</Attribute>\n\
        <Size>8</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</T";

const char *qux_DebugSignals_IRPP_8="o>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [244 : 237]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_RIF_Profile</Attribute>\n\
        <Size>6</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [250 : 245]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_RIF</Attribute>\n\
        <Size>15</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd7} bits: [255 : 251] | {15'd4,16'd8} bits: [9 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_LIF_Profile</Attribute>\n\
        <Size>4</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [13 : 10]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_LIF_Data_Index</Attribute>\n\
        <Size>2</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [15 : 14]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_LIF_Data</Attribute>\n\
        <Size>57</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [72 : 16]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_LIF</Attribute>\n\
        <Size>18</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [90 : 73]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_DSCP_EXP</Attribute>\n\
        <Size>8</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [98 : 91]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Header_Offset</Attribute>\n\
        <Size>7</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [105 : 99]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Enc</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [106 : 106]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Compensate_Time_Stamp</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [107 : 107]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Cmd</Attribute>\n\
        <Size>2</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [109 : 108]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Header_Offset</Attribute>\n\
        <Size>42</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [151 : 110]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Processing_Profile</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [154 : 152]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Offset_Index</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <";

const char *qux_DebugSignals_IRPP_9="Address>{15'd4,16'd8} bits: [157 : 155]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Offset_Extension</Attribute>\n\
        <Size>2</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [159 : 158]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [163 : 160]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_TC</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [166 : 164]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_Strength</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [169 : 167]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_Meter_TC</Attribute>\n\
        <Size>2</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [171 : 170]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_DP</Attribute>\n\
        <Size>2</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [173 : 172]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_Dst</Attribute>\n\
        <Size>19</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [192 : 174]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_CPU_Trap_Qualifier</Attribute>\n\
        <Size>16</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [208 : 193]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action_CPU_Trap_Code</Attribute>\n\
        <Size>8</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [216 : 209]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>FID</Attribute>\n\
        <Size>15</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [231 : 217]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>KBP_Result_LSB</Attribute>\n\
        <Size>128</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd8} bits: [255 : 232] | {15'd4,16'd9} bits: [103 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>KBP_Result_MSB</Attribute>\n\
        <Size>128</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd9} bits: [231 : 104]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>KBP_Error</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd9} bits: [232 : 232]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Egress_Learn_Enable</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd";

const char *qux_DebugSignals_IRPP_10="9} bits: [233 : 233]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EEI</Attribute>\n\
        <Size>24</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd9} bits: [255 : 234] | {15'd4,16'd10} bits: [1 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Counter_B_Update</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd10} bits: [2 : 2]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Counter_A_Update</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd10} bits: [3 : 3]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Counter_B_Ptr</Attribute>\n\
        <Size>21</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd10} bits: [24 : 4]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Counter_A_Ptr</Attribute>\n\
        <Size>21</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd10} bits: [45 : 25]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Consistent_Hashing_Program_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd10} bits: [46 : 46]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Consistent_Hashing_Program</Attribute>\n\
        <Size>3</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd10} bits: [49 : 47]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Code</Attribute>\n\
        <Size>6</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd10} bits: [55 : 50]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_LIF</Attribute>\n\
        <Size>18</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd10} bits: [73 : 56]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Port_Termination_Context</Attribute>\n\
        <Size>8</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd10} bits: [81 : 74]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd4,16'd10} bits: [89 : 82]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Counter</Attribute>\n\
        <Size>32</Size>\n\
        <From>FLP</From>\n\
        <To>PMF</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd5,16'd0} bits: [31 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LL_LEM_Result</Attribute>\n\
        <Size>45</Size>\n\
        <From>LEM</From>\n\
        <To>LL</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [44 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LL_LEM_Match</Attribute>\n\
        <Size>1</Size>\n\
        <From>LEM</From>\n\
        <To>LL</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [45 : 45]</Address>\n\
        <Perm>1<";

const char *qux_DebugSignals_IRPP_11="/Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LL_LEM_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>LEM</From>\n\
        <To>LL</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [46 : 46]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_A_Key</Attribute>\n\
        <Size>50</Size>\n\
        <From>TT</From>\n\
        <To>ISEM_A</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd24,16'd0} bits: [49 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_A_Key</Attribute>\n\
        <Size>50</Size>\n\
        <From>VT</From>\n\
        <To>ISEM_A</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd24,16'd0} bits: [99 : 50]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_A_Result</Attribute>\n\
        <Size>16</Size>\n\
        <From>ISEM_A</From>\n\
        <To>TT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd25,16'd0} bits: [15 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_A_Error</Attribute>\n\
        <Size>1</Size>\n\
        <From>ISEM_A</From>\n\
        <To>TT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd25,16'd0} bits: [16 : 16]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_A_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>ISEM_A</From>\n\
        <To>TT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd25,16'd0} bits: [17 : 17]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_A_Result</Attribute>\n\
        <Size>16</Size>\n\
        <From>ISEM_A</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd25,16'd0} bits: [33 : 18]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_A_Error</Attribute>\n\
        <Size>1</Size>\n\
        <From>ISEM_A</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd25,16'd0} bits: [34 : 34]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_A_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>ISEM_A</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd25,16'd0} bits: [35 : 35]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_B_Key</Attribute>\n\
        <Size>50</Size>\n\
        <From>TT</From>\n\
        <To>ISEM_B</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd26,16'd0} bits: [49 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_B_Key</Attribute>\n\
        <Size>50</Size>\n\
        <From>VT</From>\n\
        <To>ISEM_B</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd26,16'd0} bits: [99 : 50]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_B_Result</Attribute>\n\
        <Size>16</Size>\n\
        <From>ISEM_B</From>\n\
        <To>TT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd27,16'd0} bits: [15 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_B_Error</Attribute>\n\
        <Size>1</Size>\n\
        <From>ISEM_B</From>\n\
        <To>TT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd27,16'd0} bits: [16 : 16]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TT_ISEM_B_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>ISEM_B</From>\n\
        <To>TT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd27,16'd0} bits: [17 : 17]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute";

const char *qux_DebugSignals_IRPP_12=">VT_ISEM_B_Error</Attribute>\n\
        <Size>1</Size>\n\
        <From>ISEM_B</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd27,16'd0} bits: [34 : 34]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VT_ISEM_B_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>ISEM_B</From>\n\
        <To>VT</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd27,16'd0} bits: [35 : 35]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_2nd_Key</Attribute>\n\
        <Size>80</Size>\n\
        <From>FLP</From>\n\
        <To>LEM</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd28,16'd0} bits: [79 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_1st_Key</Attribute>\n\
        <Size>80</Size>\n\
        <From>FLP</From>\n\
        <To>LEM</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd28,16'd0} bits: [205 : 126]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_2nd_Result</Attribute>\n\
        <Size>45</Size>\n\
        <From>LEM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd29,16'd0} bits: [44 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_2nd_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>LEM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd29,16'd0} bits: [47 : 47]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_1st_Result</Attribute>\n\
        <Size>45</Size>\n\
        <From>LEM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd29,16'd0} bits: [92 : 48]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_1st_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>LEM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd29,16'd0} bits: [95 : 95]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_B_Lookup_Key</Attribute>\n\
        <Size>160</Size>\n\
        <From>FLP</From>\n\
        <To>LPM</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd32,16'd0} bits: [166 : 7]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_B_Lookup_Key</Attribute>\n\
        <Size>160</Size>\n\
        <From>FLP</From>\n\
        <To>LPM</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd32,16'd0} bits: [255 : 174] | {15'd32,16'd1} bits: [77 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_A_Lookup_Key</Attribute>\n\
        <Size>160</Size>\n\
        <From>FLP</From>\n\
        <To>LPM</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd32,16'd1} bits: [244 : 85]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_A_Lookup_Key</Attribute>\n\
        <Size>160</Size>\n\
        <From>FLP</From>\n\
        <To>LPM</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd32,16'd1} bits: [255 : 252] | {15'd32,16'd2} bits: [155 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_B_Lookup_Length</Attribute>\n\
        <Size>8</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd33,16'd0} bits: [7 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_B_Lookup_Status</Attribute>\n\
        <Size>2</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd33,16'd0} bits: [9 : 8]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signa";

const char *qux_DebugSignals_IRPP_13="l>\n\
        <Attribute>LPM_2nd_B_Lookup_Result</Attribute>\n\
        <Size>20</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd33,16'd0} bits: [29 : 10]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_B_Lookup_Length</Attribute>\n\
        <Size>8</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd33,16'd0} bits: [37 : 30]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_B_Lookup_Status</Attribute>\n\
        <Size>2</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd33,16'd0} bits: [39 : 38]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_B_Lookup_Result</Attribute>\n\
        <Size>20</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd33,16'd0} bits: [59 : 40]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_A_Lookup_Length</Attribute>\n\
        <Size>8</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd33,16'd0} bits: [67 : 60]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_A_Lookup_Status</Attribute>\n\
        <Size>2</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd33,16'd0} bits: [69 : 68]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_A_Lookup_Result</Attribute>\n\
        <Size>20</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd33,16'd0} bits: [89 : 70]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_A_Lookup_Length</Attribute>\n\
        <Size>8</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd33,16'd0} bits: [97 : 90]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_A_Lookup_Status</Attribute>\n\
        <Size>2</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd33,16'd0} bits: [99 : 98]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_A_Lookup_Result</Attribute>\n\
        <Size>20</Size>\n\
        <From>LPM</From>\n\
        <To>FLP</To>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd33,16'd0} bits: [119 : 100]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [0 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VSI_VTT</Attribute>\n\
        <Size>16</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [16 : 1]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_is_Compatible_MC</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [17 : 17]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Header</Attribute>\n\
        <Size>1024</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd0} bits: [255 : 18] | {15'd0,16'd1} bits: [255 : 0] | {15'd0,16'd2} bits: [255 : 0] | {15'";

const char *qux_DebugSignals_IRPP_14="d0,16'd3} bits: [255 : 0] | {15'd0,16'd4} bits: [17 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Qualifier</Attribute>\n\
        <Size>55</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd4} bits: [72 : 18]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VSI_LB</Attribute>\n\
        <Size>16</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd4} bits: [88 : 73]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Header</Attribute>\n\
        <Size>1024</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd4} bits: [255 : 90] | {15'd0,16'd5} bits: [255 : 0] | {15'd0,16'd6} bits: [255 : 0] | {15'd0,16'd7} bits: [255 : 0] | {15'd0,16'd8} bits: [89 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Qualifier</Attribute>\n\
        <Size>55</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd8} bits: [144 : 90]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Header_Offset</Attribute>\n\
        <Size>42</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd8} bits: [186 : 145]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Offset_Index</Attribute>\n\
        <Size>3</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd8} bits: [189 : 187]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Offset_Extension</Attribute>\n\
        <Size>2</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd8} bits: [191 : 190]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VSI_ACL</Attribute>\n\
        <Size>16</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd8} bits: [207 : 192]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VRF</Attribute>\n\
        <Size>14</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd8} bits: [221 : 208]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VLAN_Edit_Cmd</Attribute>\n\
        <Size>34</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd8} bits: [255 : 222]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>User_Header_Type</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [7 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>User_Header_4</Attribute>\n\
        <Size>32</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [39 : 8]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>User_Header_3</Attribute>\n\
        <Size>32</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [71 : 40]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>User_Header_2</Attribute>\n\
        <Size>32</Size>\n\
        <From>PMF</Fro";

const char *qux_DebugSignals_IRPP_15="m>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [103 : 72]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>User_Header_1</Attribute>\n\
        <Size>32</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [135 : 104]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Unknown_Addr</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [136 : 136]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>System_Port_LAG_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [137 : 137]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>System_Port_LAG</Attribute>\n\
        <Size>15</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [152 : 138]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>System_Header_Profile_Index</Attribute>\n\
        <Size>4</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [156 : 153]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Statistics_Tag</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [164 : 157]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Statistics_Ptr_1</Attribute>\n\
        <Size>21</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [185 : 165]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Statistics_Ptr_0</Attribute>\n\
        <Size>21</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [206 : 186]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Stamp_Native_VSI</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [207 : 207]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Stacking_Route_History_Bitmap</Attribute>\n\
        <Size>16</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [223 : 208]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>St_VSQ_Ptr</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [231 : 224]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Src_System_Port</Attribute>\n\
        <Size>16</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [247 : 232]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Strength</Attribute>\n\
        <Size>2</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [249 : 248]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Code</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n";

const char *qux_DebugSignals_IRPP_16="\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd9} bits: [255 : 250] | {15'd0,16'd10} bits: [1 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>RPF_Native_VSI_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd10} bits: [2 : 2]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>RPF_Native_VSI</Attribute>\n\
        <Size>15</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd10} bits: [17 : 3]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>RPF_Dst_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd10} bits: [18 : 18]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>RPF_Dst</Attribute>\n\
        <Size>19</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd10} bits: [37 : 19]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>PPH_Type</Attribute>\n\
        <Size>2</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd10} bits: [39 : 38]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_is_IEEE1588</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [113 : 113]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_is_BOOTP_DHCP</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [114 : 114]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_Mirror_Disable</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [115 : 115]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_LIF</Attribute>\n\
        <Size>18</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [133 : 116]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Orientation_is_Hub</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [134 : 134]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Up_MEP</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [135 : 135]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Sub_Type</Attribute>\n\
        <Size>3</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [138 : 136]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Stamp_Offset</Attribute>\n\
        <Size>7</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [145 : 139]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>OAM_Offset</Attribute>\n\
        <Size>7</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
   ";

const char *qux_DebugSignals_IRPP_17="     <Address>{15'd0,16'd12} bits: [152 : 146]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Native_VSI</Attribute>\n\
        <Size>15</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [167 : 153]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Mirror_Action</Attribute>\n\
        <Size>4</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [171 : 168]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Mem_Soft_Error</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [172 : 172]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_or_Transplant</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [173 : 173]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_Key</Attribute>\n\
        <Size>63</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [236 : 174]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_Data</Attribute>\n\
        <Size>40</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd12} bits: [255 : 237] | {15'd0,16'd13} bits: [20 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LAG_LB_Key_Packet_Data</Attribute>\n\
        <Size>20</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [59 : 40]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Ingress_Shaping_Dst</Attribute>\n\
        <Size>19</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [87 : 69]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Ingress_Learn_Enable</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [88 : 88]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_TTL</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [96 : 89]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_RIF_Profile</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [102 : 97]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_RIF</Attribute>\n\
        <Size>15</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [117 : 103]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [125 : 118]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_LIF_Profile</Attribute>\n\
        <Size>4</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits";

const char *qux_DebugSignals_IRPP_18=": [129 : 126]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_LIF</Attribute>\n\
        <Size>18</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [147 : 130]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_DSCP_EXP</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [155 : 148]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Ignore_CP</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [156 : 156]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Header_Offset</Attribute>\n\
        <Size>7</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [163 : 157]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Enc</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [164 : 164]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Compensate_Time_Stamp</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [165 : 165]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>IEEE1588_Cmd</Attribute>\n\
        <Size>2</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [167 : 166]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Offset_Index</Attribute>\n\
        <Size>3</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [170 : 168]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Offset_Fix</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [176 : 171]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Header_Enc</Attribute>\n\
        <Size>2</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [178 : 177]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Code</Attribute>\n\
        <Size>4</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [182 : 179]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action</Attribute>\n\
        <Size>133</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd13} bits: [255 : 183] | {15'd0,16'd14} bits: [59 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>FEC_ECMP_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd14} bits: [60 : 60]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>FEC_ECMP</Attribute>\n\
        <Size>17</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd14} bits: [77 : 61]</Address>\n\
   ";

const char *qux_DebugSignals_IRPP_19="     <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Exclude_Src_Action</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd14} bits: [78 : 78]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Egress_Learn_Enable</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd14} bits: [79 : 79]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EEI</Attribute>\n\
        <Size>24</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd14} bits: [103 : 80]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>ECMP_LB_Key_Packet_Data</Attribute>\n\
        <Size>20</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd14} bits: [123 : 104]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Consistent_Hashing_LEM_Key</Attribute>\n\
        <Size>80</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd14} bits: [203 : 124]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Consistent_Hashing_LEM_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd14} bits: [204 : 204]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Bytes_to_Remove_Index</Attribute>\n\
        <Size>2</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd14} bits: [206 : 205]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Bytes_to_Remove_Fix</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd14} bits: [212 : 207]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Parser_Leaf_Context</Attribute>\n\
        <Size>4</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd14} bits: [219 : 216]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Packet_Format_Code</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd14} bits: [225 : 220]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_PP_Port</Attribute>\n\
        <Size>8</Size>\n\
        <From>PMF</From>\n\
        <To>FER</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd0,16'd14} bits: [233 : 226]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Name>fer2lbp_eq_in_port</Name>\n\
        <Size>8</Size>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [76 : 69]</Address>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <Attribute>In_PP_Port</Attribute>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>CoE_Packet_Data</Attribute>\n\
        <Size>64</Size>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [63 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>CoE_Ch_ID</Attribute>\n\
        <Size>8</Size>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd1,16'd0} bits: [71 : 64]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
    ";

const char *qux_DebugSignals_IRPP_20="    <Attribute>Learn_Data</Attribute>\n\
        <Size>40</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [68 : 29]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>VLAN_Edit_Cmd</Attribute>\n\
        <Size>34</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [158 : 125]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>User_Header_2</Attribute>\n\
        <Size>32</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd0} bits: [254 : 223]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Snoop_Action_Profile_Index</Attribute>\n\
        <Size>4</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd1} bits: [136 : 133]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Out_LIF</Attribute>\n\
        <Size>18</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd1} bits: [162 : 145]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_or_Transplant</Attribute>\n\
        <Size>1</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd1} bits: [195 : 195]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Learn_Key</Attribute>\n\
        <Size>63</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd1} bits: [255 : 196] | {15'd2,16'd2} bits: [2 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Ingress_Learn_Enable</Attribute>\n\
        <Size>1</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd2} bits: [66 : 66]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>In_DSCP_EXP</Attribute>\n\
        <Size>8</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd2} bits: [101 : 94]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Fwd_Action</Attribute>\n\
        <Size>133</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd3} bits: [163 : 31]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>FEC_ECMP_Ptr_Valid</Attribute>\n\
        <Size>1</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd3} bits: [164 : 164]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>FEC_ECMP_Ptr_is_Stateful</Attribute>\n\
        <Size>1</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd3} bits: [165 : 165]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>FEC_ECMP_Ptr</Attribute>\n\
        <Size>17</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd3} bits: [182 : 166]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Egress_Learn_Enable</Attribute>\n\
        <Size>1</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd3} bits: [191 : 191]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>EEI<";

const char *qux_DebugSignals_IRPP_21="/Attribute>\n\
        <Size>24</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd2,16'd3} bits: [215 : 192]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>ECMP_LB_Key</Attribute>\n\
        <Size>16</Size>\n\
        <From>FER</From>\n\
        <To>LBP</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd3,16'd0} bits: [15 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TM_Cmd</Attribute>\n\
        <Size>332</Size>\n\
        <From>LBP</From>\n\
        <To>ITM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd4,16'd0} bits: [255 : 0] | {15'd4,16'd1} bits: [75 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>Bytes_to_Remove</Attribute>\n\
        <Size>7</Size>\n\
        <From>LBP</From>\n\
        <To>ITM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd4,16'd3} bits: [82 : 76]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Key_3</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd0} bits: [159 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Profile_Index_3</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd0} bits: [165 : 160]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Key_2</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd0} bits: [255 : 166] | {15'd6,16'd1} bits: [69 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Profile_Index_2</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd1} bits: [75 : 70]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Key_1</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd1} bits: [235 : 76]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Profile_Index_1</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd1} bits: [241 : 236]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Key_0</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd1} bits: [255 : 242] | {15'd6,16'd2} bits: [145 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Profile_Index_0</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd2} bits: [151 : 146]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Key_3</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd2} bits: [255 : 152] | {15'd6,16'd3} bits: [55 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Profile_Index_3</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd3} bits: [61 : 5";

const char *qux_DebugSignals_IRPP_22="6]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Key_2</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd3} bits: [221 : 62]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Profile_Index_2</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd3} bits: [227 : 222]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Key_1</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd3} bits: [255 : 228] | {15'd6,16'd4} bits: [131 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Profile_Index_1</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd4} bits: [137 : 132]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Key_0</Attribute>\n\
        <Size>160</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd4} bits: [255 : 138] | {15'd6,16'd5} bits: [41 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Profile_Index_0</Attribute>\n\
        <Size>6</Size>\n\
        <From>PMF</From>\n\
        <To>TCAM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd6,16'd5} bits: [47 : 42]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Error_3</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [0 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Action_3</Attribute>\n\
        <Size>48</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [48 : 1]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Match_3</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [49 : 49]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Error_2</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [50 : 50]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Action_2</Attribute>\n\
        <Size>48</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [98 : 51]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Match_2</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [99 : 99]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Error_1</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [100 : 100]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Action_1</Attribute>\n\
        <Size>48</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID";

const char *qux_DebugSignals_IRPP_23=">\n\
        <Address>{15'd7,16'd0} bits: [148 : 101]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Match_1</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [149 : 149]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Error_0</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [150 : 150]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Action_0</Attribute>\n\
        <Size>48</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [198 : 151]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_2nd_Match_0</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [199 : 199]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Error_3</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [200 : 200]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Action_3</Attribute>\n\
        <Size>48</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [248 : 201]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Match_3</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [249 : 249]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Error_2</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [250 : 250]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Action_2</Attribute>\n\
        <Size>48</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd0} bits: [255 : 251] | {15'd7,16'd1} bits: [42 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Match_2</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd1} bits: [43 : 43]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Error_1</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd1} bits: [44 : 44]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Action_1</Attribute>\n\
        <Size>48</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd1} bits: [92 : 45]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Match_1</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd1} bits: [93 : 93]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Error_0</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</";

const char *qux_DebugSignals_IRPP_24="BlockID>\n\
        <Address>{15'd7,16'd1} bits: [94 : 94]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Action_0</Attribute>\n\
        <Size>48</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd1} bits: [142 : 95]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>TCAM_1st_Match_0</Attribute>\n\
        <Size>1</Size>\n\
        <From>TCAM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd7,16'd1} bits: [143 : 143]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_Result</Attribute>\n\
        <Size>45</Size>\n\
        <From>LEM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd10,16'd0} bits: [44 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_Error</Attribute>\n\
        <Size>1</Size>\n\
        <From>LEM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd10,16'd0} bits: [45 : 45]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_Found</Attribute>\n\
        <Size>1</Size>\n\
        <From>LEM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd10,16'd0} bits: [46 : 46]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_Key</Attribute>\n\
        <Size>80</Size>\n\
        <From>PMF</From>\n\
        <To>LEM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd11,16'd0} bits: [79 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LEM_Lookup_Type</Attribute>\n\
        <Size>1</Size>\n\
        <From>PMF</From>\n\
        <To>LEM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd11,16'd0} bits: [80 : 80]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_Direct_Access_Key</Attribute>\n\
        <Size>17</Size>\n\
        <From>PMF</From>\n\
        <To>LPM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd12,16'd0} bits: [16 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_Direct_Access_Key</Attribute>\n\
        <Size>17</Size>\n\
        <From>PMF</From>\n\
        <To>LPM</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd12,16'd0} bits: [33 : 17]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_Direct_Access_Result</Attribute>\n\
        <Size>128</Size>\n\
        <From>LPM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd13,16'd0} bits: [127 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_2nd_Direct_Access_Status</Attribute>\n\
        <Size>1</Size>\n\
        <From>LPM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd13,16'd0} bits: [128 : 128]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_Direct_Access_Result</Attribute>\n\
        <Size>128</Size>\n\
        <From>LPM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd13,16'd0} bits: [255 : 129] | {15'd13,16'd1} bits: [0 : 0]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Attribute>LPM_1st_Direct_Access_Status</Attribute>\n\
        <Size>1</Size>\n\
        <From>LPM</From>\n\
        <To>PMF</To>\n\
        <BlockID>21</BlockID>\n\
        <Address>{15'd13,16'd1} bits: [1 : 1]</Address>\n\
        <Perm>1</Perm>\n\
    </Signal>\n\
    <Signal>\n\
        <Name>llr2vtt_eq0_packet_format_code</Name>\n\
        <Size>6</Size>\n\
        <BlockID>4</BlockID>\n\
        <Ad";

const char *qux_DebugSignals_IRPP_25="dress>{15'd2,16'd0} bits: [34 : 29]</Address>\n\
        <From>LL</From>\n\
        <To>VT</To>\n\
        <Attribute>Packet_Format_Code</Attribute>\n\
        <Comment>Identifies the packet header stack</Comment>\n\
    </Signal>\n\
    <Signal>\n\
        <Name>vtt2flp_2eq3_parser_leaf_context</Name>\n\
        <Size>4</Size>\n\
        <BlockID>4</BlockID>\n\
        <Address>{15'd3,16'd1} bits: [176 : 173]</Address>\n\
        <From>TT</From>\n\
        <To>FLP</To>\n\
        <Attribute>Parser_Leaf_Context</Attribute>\n\
    </Signal>\n\
\n\
</SignalInfo>\n\
";

const char *qux_PP_0="<?xml version=\"1.0\" encoding=\"UTF-8\"?>\n\
<top device=\"qux\" expansion=\"SignalStructures.xml\">\n\
    <block-list>\n\
        <block name=\"IRPP\" debug-signals=\"DebugSignals-IRPP.xml\">\n\
            <stage name=\"NIF\"/>\n\
            <stage name=\"Port Termination\"/>\n\
            <stage name=\"Parser\" programmable=\"macro\"/>\n\
            <stage name=\"LL\"/>\n\
            <stage name=\"VT\" programmable=\"klear\">\n\
               <db name=\"ISEM_A\" access-num=\"1\"/>\n\
               <db name=\"ISEM_B\"/>\n\
               <db name=\"TCAM\"/>\n\
            </stage>\n\
            <stage name=\"TT\" programmable=\"klear\">\n\
               <db name=\"ISEM_A\" access-num=\"1\"/>\n\
               <db name=\"ISEM_B\"/>\n\
               <db name=\"TCAM\"/>\n\
            </stage>\n\
            <stage name=\"FLP\" programmable=\"klear\" stage-qualifier=\"External\">\n\
               <db name=\"LEM\" access-num=\"2\" group-mode=\"ExactMatch\"/>\n\
               <db name=\"KAPS\" access-num=\"2\"/>\n\
               <db name=\"TCAM\" access-num=\"2\" group-mode=\"Auto\"/>\n\
               <db name=\"OAM\" group-mode=\"ExactMatch\"/>\n\
            </stage>\n\
            <stage name=\"PMF\" programmable=\"klear\" stage-qualifier=\"Ingress\">\n\
               <db name=\"KAPS\" access-num=\"2\"/>\n\
               <db name=\"TCAM\" access-num=\"2\" group-mode=\"Auto\"/>\n\
            </stage>\n\
            <stage name=\"FER\"/>\n\
            <stage name=\"LBP\"/>\n\
            <stage name=\"ITM\"/>\n\
        </block>\n\
        <block name=\"ERPP\" debug-signals=\"DebugSignals-ERPP.xml\">\n\
            <stage name=\"Fab\"/>\n\
            <stage name=\"Parser\"/>\n\
            <stage name=\"DSPM\"/>\n\
            <stage name=\"PRP\"/>\n\
            <stage name=\"Filter\"/>\n\
            <stage name=\"PMF\" programmable=\"klear\" stage-qualifier=\"Egress\">\n\
               <db name=\"TCAM\" access-num=\"2\" group-mode=\"Auto\"/>\n\
            </stage>\n\
            <stage name=\"TM Action\"/>\n\
            <stage name=\"ETM\"/>\n\
        </block>\n\
        <block name=\"ETPP\" debug-signals=\"DebugSignals-ETPP.xml\">\n\
            <stage name=\"ETM\"/>\n\
            <stage name=\"Parser\"/>\n\
            <stage name=\"PRP\"/>\n\
            <stage name=\"Term\"/>\n\
            <stage name=\"Fwd\"/>\n\
            <stage name=\"Native LL\"/>\n\
            <stage name=\"Encap\"/>\n\
            <stage name=\"LL\"/>\n\
            <stage name=\"PRGE\" programmable=\"editor\"/>\n\
            <stage name=\"NIF\"/>\n\
        </block>\n\
        <block name=\"Memories\">\n\
            <stage name=\"ISEM_A\" access-type=\"\"/>\n\
            <stage name=\"ISEM_B\"/>\n\
            <stage name=\"TCAM\"/>\n\
            <stage name=\"LEM\"/>\n\
            <stage name=\"OEM_A\"/>\n\
            <stage name=\"OEM_B\"/>\n\
            <stage name=\"ESEM\"/>\n\
            <stage name=\"KAPS\"/>\n\
            <stage name=\"GLEM\"/>\n\
            <stage name=\"FEC Table\"/>\n\
            <stage name=\"VSI Table\"/>\n\
            <stage name=\"VLAN Table\"/>\n\
            <stage name=\"EEDB\"/>\n\
        </block>\n\
    </block-list>\n\
</top>\n\
";

const char *qux_SignalStructures_0="<?xml version=\"1.0\" encoding=\"UTF-8\"?>\n\
<top device=\"qux\">\n\
    <signal-structures>\n\
        <structure name=\"VLAN_Edit_Cmd\" size=\"34\" perm=\"1\">\n\
            <field name=\"VID_1\" bits=\"11:0\"/>\n\
            <field name=\"VID_2\" bits=\"23:12\"/>\n\
            <field name=\"DEI\" bits=\"24:24\"/>\n\
            <field name=\"PCP\" bits=\"27:25\"/>\n\
            <field name=\"Cmd\" bits=\"33:28\"/>\n\
        </structure>\n\
        <structure name=\"Fwd_Action_Dst_Flow\" size=\"19\" perm=\"1\">\n\
            <field name=\"Flow_ID\" bits=\"16:0\"/>\n\
            <field name=\"Type_Flow\" bits=\"18:17\"/>\n\
        </structure>\n\
        <structure name=\"Fwd_Action_Dst_MC\" size=\"19\" perm=\"1\">\n\
            <field name=\"MC_ID\" bits=\"16:0\"/>\n\
            <field name=\"Type_MC\" bits=\"18:17\"/>\n\
        </structure>\n\
        <structure name=\"Fwd_Action_Dst_FEC\" size=\"19\" perm=\"1\">\n\
            <field name=\"FEC_Ptr\" bits=\"16:0\"/>\n\
            <field name=\"Type_FEC\" bits=\"18:17\"/>\n\
        </structure>\n\
        <structure name=\"Fwd_Action_Dst_DSPA\" size=\"19\" perm=\"1\">\n\
            <field name=\"Dst_System_Port_Aggr\" bits=\"15:0\"/>\n\
            <field name=\"Type_DSPA\" bits=\"18:16\"/>\n\
        </structure>\n\
        <structure name=\"Fwd_Action_Dst_Trap\" size=\"19\" perm=\"1\">\n\
            <field name=\"Trap_ID\" bits=\"07:00\"/>\n\
            <field name=\"Fwd_Strength\" bits=\"10:08\"/>\n\
            <field name=\"Snoop_Strength\" bits=\"12:11\"/>\n\
            <field name=\"Type_Trap\" bits=\"18:13\"/>\n\
        </structure>\n\
        <structure name=\"Fwd_Action_Dst\" size=\"19\" expansion=\"Dynamic\" perm=\"1\">\n\
            <option expansion=\"Fwd_Action_Dst_Flow\" Enc_Type=\"3\"/>\n\
            <option expansion=\"Fwd_Action_Dst_MC\" Enc_Type=\"2\"/>\n\
            <option expansion=\"Fwd_Action_Dst_FEC\" Enc_Type=\"1\"/>\n\
            <option expansion=\"Fwd_Action_Dst_DSPA\" Enc_Type=\"0\" DSPA_Flag=\"1\"/>\n\
            <option expansion=\"Fwd_Action_Dst_Trap\" Enc_Type=\"0\" DSPA_Flag=\"0\"/>\n\
            <field name=\"DSPA_Flag\" bits=\"16:16\"/>\n\
            <field name=\"Enc_Type\" bits=\"18:17\"/>\n\
        </structure>\n\
        <structure name=\"PP_PCT_Data\" size=\"108\" perm=\"1\">\n\
            <field name=\"Acceptable_Frame_Type_Profile\" bits=\"1:0\"/>\n\
            <field name=\"Port_is_PBP\" bits=\"2:2\"/>\n\
            <field name=\"Egress_STP_Filter_Enable\" bits=\"3:3\"/>\n\
            <field name=\"Egress_VSI_Filter_Enable\" bits=\"4:4\"/>\n\
            <field name=\"Disable_Filter\" bits=\"5:5\"/>\n\
            <field name=\"Default_SEM_Result\" bits=\"22:6\"/>\n\
            <field name=\"Exp_Map_Profile\" bits=\"24:23\"/>\n\
            <field name=\"VLAN_Domain\" bits=\"33:25\"/>\n\
            <field name=\"CEP_C_VLAN_Edit\" bits=\"34:34\"/>\n\
            <field name=\"LLVP_Profile\" bits=\"37:35\"/>\n\
            <field name=\"MPLS_Eth_Type_Select\" bits=\"38:38\"/>\n\
            <field name=\"PRGE_Profile\" bits=\"42:39\"/>\n\
            <field name=\"PRGE_Var\" bits=\"74:43\"/>\n\
            <field name=\"Dst_System_Port\" bits=\"90:75\"/>\n\
            <field name=\"MTU\" bits=\"104:91\"/>\n\
            <field name=\"IEEE1588_MAC_Enable\" bits=\"105:105\"/>\n\
            <field name=\"OAM_Port_Profile\" bits=\"106:106\"/>\n\
            <field name=\"OSTS_Enable\" bits=\"107:107\"/>\n\
        </structure>\n\
        <structure name=\"OAM_Header\" size=\"48\" perm=\"1\">\n\
            <field name=\"Offset\" bits=\"7:0\"/>\n\
            <field name=\"OAM_TS_Data\" bits=\"41:8\"/>\n\
            <field name=\"MEP_Type\" bits=\"42:42\"/>\n\
            <field name=\"OAM_Sub_Type\" bits=\"45:43\"/>\n\
            <field name=\"OTSH_Type\" bits=\"47:46\"/>\n\
        </structure>\n\
        <structure name=\"IEEE1588v2_Header\" size=\"48\" perm=\"1\">\n\
            <field name=\"Off";

const char *qux_SignalStructures_1="set\" bits=\"7:0\"/>\n\
            <field name=\"OAM_TS_Data\" bits=\"41:8\"/>\n\
            <field name=\"TS_Enc\" bits=\"42:42\"/>\n\
            <field name=\"TP_Cmd\" bits=\"45:43\"/>\n\
            <field name=\"OTSH_Type\" bits=\"47:46\"/>\n\
        </structure>\n\
        <structure name=\"Latency_Measurement_Header\" size=\"48\" perm=\"1\">\n\
            <field name=\"Latency_Flow_ID\" bits=\"18:0\"/>\n\
            <field name=\"Time_Stamp\" bits=\"45:19\"/>\n\
            <field name=\"OTSH_Type\" bits=\"47:46\"/>\n\
        </structure>\n\
        <structure name=\"SHR\" size=\"365\">\n\
            <field name=\"PPH_Learn_Extension\" bits=\"39:0\" condition=\"PPH_Base.Learn_Extension_Valid\"/>\n\
            <field name=\"PPH_EEI_Extension\" bits=\"63:40\" condition=\"PPH_Base.EEI_Extension_Valid\"/>\n\
            <field name=\"PPH_FHEI_Extension\" bits=\"103:64 364:341\" expansion=\"Dynamic\" condition=\"PPH_Base.FHEI_Code\">\n\
                <option expansion=\"FHEI_Bridge_3B\" PPH_Base.Fwd_Code=\"Bridge\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
                <option expansion=\"FHEI_Bridge_5B\" PPH_Base.Fwd_Code=\"Bridge\" PPH_Base.FHEI_Code=\"FHEI_5B\"/>\n\
                <option expansion=\"FHEI_CPU_TRAP_3B\" PPH_Base.Fwd_Code=\"CPU_TRAP\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
                <option expansion=\"FHEI_CPU_TRAP_5B\" PPH_Base.Fwd_Code=\"CPU_TRAP\" PPH_Base.FHEI_Code=\"FHEI_5B\"/>\n\
                <option expansion=\"FHEI_CPU_TRAP_8B\" PPH_Base.Fwd_Code=\"CPU_TRAP\" PPH_Base.FHEI_Code=\"FHEI_8B\"/>\n\
                <option expansion=\"FHEI_IP_Routed_3B\" PPH_Base.Fwd_Code=\"IPv4_UC_Routed\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
                <option expansion=\"FHEI_IP_Routed_3B\" PPH_Base.Fwd_Code=\"IPv4_MC_Routed\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
                <option expansion=\"FHEI_IP_Routed_3B\" PPH_Base.Fwd_Code=\"IPv6_UC_Routed\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
                <option expansion=\"FHEI_IP_Routed_3B\" PPH_Base.Fwd_Code=\"IPv6_MC_Routed\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
                <option expansion=\"FHEI_IP_Routed_8B\" PPH_Base.Fwd_Code=\"IPv4_UC_Routed\" PPH_Base.FHEI_Code=\"FHEI_8B\"/>\n\
                <option expansion=\"FHEI_IP_Routed_8B\" PPH_Base.Fwd_Code=\"IPv4_MC_Routed\" PPH_Base.FHEI_Code=\"FHEI_8B\"/>\n\
                <option expansion=\"FHEI_IP_Routed_8B\" PPH_Base.Fwd_Code=\"IPv6_UC_Routed\" PPH_Base.FHEI_Code=\"FHEI_8B\"/>\n\
                <option expansion=\"FHEI_IP_Routed_8B\" PPH_Base.Fwd_Code=\"IPv6_MC_Routed\" PPH_Base.FHEI_Code=\"FHEI_8B\"/>\n\
                <option expansion=\"FHEI_MPLS_3B\" PPH_Base.Fwd_Code=\"MPLS\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
                <option expansion=\"FHEI_MPLS_5B\" PPH_Base.Fwd_Code=\"MPLS\" PPH_Base.FHEI_Code=\"FHEI_5B\"/>\n\
                <option expansion=\"FHEI_TRILL_3B\" PPH_Base.Fwd_Code=\"TRILL\" PPH_Base.FHEI_Code=\"FHEI_3B\"/>\n\
            </field>\n\
            <field name=\"PPH_Base\" bits=\"159:104\" condition=\"FTMH_Base.PPH_Type\"/>\n\
            <field name=\"OTSH\" bits=\"207:160\"/>\n\
            <field name=\"Stacking_Extension\" bits=\"223:208\"/>\n\
            <field name=\"DSP_Extension\" bits=\"239:224\" condition=\"FTMH_Base.DSP_Extension_Valid\"/>\n\
            <field name=\"LB_Key_Extension\" bits=\"247:240\"/>\n\
            <field name=\"FTMH_Base\" bits=\"319:248\" perm=\"1\"/>\n\
            <field name=\"Format_Code\" bits=\"322:320\"/>\n\
            <field name=\"Value_1\" bits=\"330:323\"/>\n\
            <field name=\"Value_2\" bits=\"338:331\"/>\n\
            <field name=\"Exclude_Src\" bits=\"339:339\"/>\n\
            <field name=\"Drop\" bits=\"340:340\"/>\n\
        </structure>\n\
        <structure name=\"SHR_ERPP_PMF\" size=\"46\" perm=\"1\">\n\
            <field name=\"DSP_Ptr\" bits=\"7:0\"/>\n\
            <field name=\"Out_LIF\" bits=\"25:8\"/>\n\
            <field name=\"VSI_or_VRF\" bits=\"41:26\"/>\n\
            <field n";

const char *qux_SignalStructures_2="ame=\"TC\" bits=\"44:42\"/>\n\
            <field name=\"Drop\" bits=\"45:45\"/>\n\
        </structure>\n\
        <structure name=\"GLEM_Data\" size=\"41\" perm=\"1\">\n\
            <field name=\"Out_LIF\" bits=\"17:0\"/>\n\
            <field name=\"Out_LIF_Found\" bits=\"18:18\"/>\n\
            <field name=\"Out_LIF_Error\" bits=\"19:19\"/>\n\
            <field name=\"EEI\" bits=\"37:20\"/>\n\
            <field name=\"EEI_Found\" bits=\"38:38\"/>\n\
            <field name=\"EEI_Error\" bits=\"39:39\"/>\n\
            <field name=\"Lookup_Disabled\" bits=\"40:40\"/>\n\
        </structure>\n\
        <structure name=\"EES_Action_Short\" size=\"28\" perm=\"1\">\n\
            <field name=\"EEI\" bits=\"23:0\"/>\n\
            <field name=\"Type\" bits=\"27:24\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_MPLS_Swap\" size=\"43\" perm=\"1\">\n\
            <field name=\"Reserved\" bits=\"22:0\"/>\n\
            <field name=\"MPLS_1_Label\" bits=\"42:23\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_MPLS_Pop\" size=\"43\" perm=\"1\">\n\
            <field name=\"Upper_Layer_Protocol\" bits=\"3:0\"/>\n\
            <field name=\"CW\" bits=\"4\"/>\n\
            <field name=\"Model_is_Pipe\" bits=\"5\"/>\n\
            <field name=\"TPID_Profile\" bits=\"7:6\"/>\n\
            <field name=\"Reserved\" bits=\"42:8\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_MPLS_Push\" size=\"43\" perm=\"1\">\n\
            <field name=\"MPLS_2_Label\" bits=\"19:0\"/>\n\
            <field name=\"MPLS_2_Cmd\" bits=\"22:20\"/>\n\
            <field name=\"MPLS_1_Label\" bits=\"42:23\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_MPLS\" size=\"88\" perm=\"1\">\n\
            <field name=\"Next_Out_LIF\" bits=\"16:0\"/>\n\
            <field name=\"VSI_LSB\" bits=\"31:17\"/>\n\
            <field name=\"EE_Format_MPLS_Data\" bits=\"74:32\" expansion=\"Dynamic\">\n\
                <option expansion=\"EE_Format_MPLS_Swap\" MPLS_1_Cmd=\"9\"/>\n\
                <option expansion=\"EE_Format_MPLS_Pop\" MPLS_1_Cmd=\"8\"/>\n\
                <option expansion=\"EE_Format_MPLS_Push\"/>\n\
            </field>\n\
            <field name=\"MPLS_1_Cmd\" bits=\"78:75\"/>\n\
            <field name=\"OAM_LIF_Set\" bits=\"79\"/>\n\
            <field name=\"Out_LIF_Profile\" bits=\"85:80\"/>\n\
            <field name=\"Drop\" bits=\"86\"/>\n\
            <field name=\"Type_MPLS\" bits=\"87\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_Data\" size=\"88\" perm=\"1\">\n\
            <field name=\"Next_Out_LIF\" bits=\"16:0\"/>\n\
            <field name=\"Next_Out_LIF_Valid\" bits=\"17\"/>\n\
            <field name=\"Data\" bits=\"73:18\"/>\n\
            <field name=\"Reserved\" bits=\"74\"/>\n\
            <field name=\"OAM_LIF_Set\" bits=\"75\"/>\n\
            <field name=\"Out_LIF_Profile\" bits=\"81:76\"/>\n\
            <field name=\"Drop\" bits=\"82\"/>\n\
            <field name=\"Reserved\" bits=\"84:83\"/>\n\
            <field name=\"Type_EES\" bits=\"87:85\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_IPv4\" size=\"88\" perm=\"1\">\n\
            <field name=\"Next_Out_LIF\" bits=\"16:0\"/>\n\
            <field name=\"VSI_LSB\" bits=\"31:17\"/>\n\
            <field name=\"Enc_Mode\" bits=\"33:32\"/>\n\
            <field name=\"TOS_Index\" bits=\"37:34\"/>\n\
            <field name=\"TTL_Index\" bits=\"39:38\"/>\n\
            <field name=\"IPv4_Src_Index\" bits=\"43:40\"/>\n\
            <field name=\"IPv4_Dst\" bits=\"75:44\"/>\n\
            <field name=\"OAM_LIF_Set\" bits=\"76\"/>\n\
            <field name=\"Out_LIF_Profile\" bits=\"82:77\"/>\n\
            <field name=\"Drop\" bits=\"83\"/>\n\
            <field name=\"Type_IPv4\" bits=\"87:84\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_ISID\" size=\"88\" perm=\"1\">\n\
            <field name=\"Next_Out_LIF\" bits=\"16:0\"/>\n\
          ";

const char *qux_SignalStructures_3="  <field name=\"Next_Out_LIF_Valid\" bits=\"17\"/>\n\
            <field name=\"ISID\" bits=\"41:18\"/>\n\
            <field name=\"Reserved\" bits=\"73:42\"/>\n\
            <field name=\"OAM_LIF_Set\" bits=\"74\"/>\n\
            <field name=\"Out_LIF_Profile\" bits=\"80:75\"/>\n\
            <field name=\"Drop\" bits=\"81\"/>\n\
            <field name=\"Reserved\" bits=\"83:82\"/>\n\
            <field name=\"Type_ISID\" bits=\"87:84\"/>\n\
        </structure>\n\
        <structure name=\"Out_RIF_Entry\" size=\"41\" perm=\"1\">\n\
            <field name=\"ARP_Ptr_LSB\" bits=\"15:0\"/>\n\
            <field name=\"ARP_Ptr_Valid\" bits=\"16\"/>\n\
            <field name=\"VSI_LSB\" bits=\"29:17\"/>\n\
            <field name=\"Remark_Profile\" bits=\"33:30\"/>\n\
            <field name=\"OAM_LIF_Set\" bits=\"34\"/>\n\
            <field name=\"Out_LIF_Profile_LSB\" bits=\"37:35\"/>\n\
            <field name=\"Drop\" bits=\"38\"/>\n\
            <field name=\"Type\" bits=\"40:39\"/>\n\
        </structure>\n\
        <structure name=\"AC_Entry\" size=\"41\" perm=\"1\">\n\
            <field name=\"PCP_DEI_Profile\" bits=\"3:0\"/>\n\
            <field name=\"VID_2\" bits=\"15:4\"/>\n\
            <field name=\"VID_1\" bits=\"27:16\"/>\n\
            <field name=\"VLAN_Edit_Profile\" bits=\"32:28\"/>\n\
            <field name=\"OAM_LIF_Set\" bits=\"33\"/>\n\
            <field name=\"Out_LIF_Profile_LSB\" bits=\"36:34\"/>\n\
            <field name=\"Drop\" bits=\"37\"/>\n\
            <field name=\"Use_as_Data\" bits=\"38\"/>\n\
            <field name=\"Type\" bits=\"40:39\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_AC_or_Out_RIF\" size=\"88\" perm=\"1\">\n\
            <field name=\"Entry_0\" bits=\"40:0\" expansion=\"Dynamic\">\n\
                <option expansion=\"Out_RIF_Entry\" Entry_0_Type=\"1\"/>\n\
                <option expansion=\"AC_Entry\" Entry_0_Type=\"0\"/>\n\
            </field>\n\
            <field name=\"Entry_0_Type\" bits=\"40:39\"/>\n\
            <field name=\"Entry_1\" bits=\"81:41\" expansion=\"Dynamic\">\n\
                <option expansion=\"Out_RIF_Entry\" Entry_1_Type=\"1\"/>\n\
                <option expansion=\"AC_Entry\" Entry_1_Type=\"0\"/>\n\
            </field>\n\
            <field name=\"Entry_1_Type\" bits=\"81:80\"/>\n\
            <field name=\"Reserved\" bits=\"83:82\"/>\n\
            <field name=\"Type_AC_or_Out_RIF\" bits=\"87:84\"/>\n\
        </structure>\n\
        <structure name=\"TRILL_Half_Entry\" size=\"41\" perm=\"1\">\n\
            <field name=\"Next_Out_LIF\" bits=\"16:0\"/>\n\
            <field name=\"Next_Out_LIF_Valid\" bits=\"17\"/>\n\
            <field name=\"Nick\" bits=\"33:18\"/>\n\
            <field name=\"MC\" bits=\"34\"/>\n\
            <field name=\"OAM_LIF_Set\" bits=\"35\"/>\n\
            <field name=\"Out_LIF_Profile_LSB\" bits=\"38:36\"/>\n\
            <field name=\"Drop\" bits=\"39\"/>\n\
            <field name=\"Reserved\" bits=\"40\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_TRILL_Half\" size=\"88\" perm=\"1\">\n\
            <field name=\"Entry_0\" bits=\"40:0\" expansion=\"TRILL_Half_Entry\"/>\n\
            <field name=\"Entry_1\" bits=\"81:41\" expansion=\"TRILL_Half_Entry\"/>\n\
            <field name=\"Reserved\" bits=\"82\"/>\n\
            <field name=\"Half_Entry\" bits=\"83\"/>\n\
            <field name=\"Type_TRILL\" bits=\"87:84\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_TRILL_Full\" size=\"88\" perm=\"1\">\n\
            <field name=\"Next_Out_LIF\" bits=\"16:0\"/>\n\
            <field name=\"Next_Out_LIF_Valid\" bits=\"17\"/>\n\
            <field name=\"Nick\" bits=\"33:18\"/>\n\
            <field name=\"MC\" bits=\"34\"/>\n\
            <field name=\"My_Nick_Index\" bits=\"36:35\"/>\n\
            <field name=\"VSI_LSB\" bits=\"51:37\"/>\n\
            <field name=\"VSI_Valid\" bits=\"52\"/>\n\
            <field name=\"Remark_Profile\" bits=\"";

const char *qux_SignalStructures_4="56:53\"/>\n\
            <field name=\"Reserved\" bits=\"72:57\"/>\n\
            <field name=\"OAM_LIF_Set\" bits=\"73\"/>\n\
            <field name=\"Out_LIF_Profile\" bits=\"79:74\"/>\n\
            <field name=\"Drop\" bits=\"80\"/>\n\
            <field name=\"Reserved\" bits=\"82:81\"/>\n\
            <field name=\"Half_Entry\" bits=\"83\"/>\n\
            <field name=\"Type_TRILL\" bits=\"87:84\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_ARP_LL\" size=\"88\" perm=\"1\">\n\
            <field name=\"Next_Out_LIF_LSB\" bits=\"5:0\"/>\n\
            <field name=\"Next_Out_LIF_Valid\" bits=\"6\"/>\n\
            <field name=\"VSI\" bits=\"22:7\"/>\n\
            <field name=\"VSI_Valid\" bits=\"23\"/>\n\
            <field name=\"MAC\" bits=\"71:24\"/>\n\
            <field name=\"Remark_Profile\" bits=\"74:72\"/>\n\
            <field name=\"OAM_LIF_Set\" bits=\"75\"/>\n\
            <field name=\"Out_LIF_Profile\" bits=\"80:76\"/>\n\
            <field name=\"ROO_Link_Format\" bits=\"81\"/>\n\
            <field name=\"Drop\" bits=\"82\"/>\n\
            <field name=\"Reserved\" bits=\"84:83\"/>\n\
            <field name=\"Type_ARP_LL\" bits=\"87:85\"/>\n\
        </structure>\n\
        <structure name=\"EE_Format_ROO_LL\" size=\"88\" perm=\"1\">\n\
            <field name=\"Outer_Tag_MSB\" bits=\"7:0\"/>\n\
            <field name=\"Outer_Tag_PCP_DEI\" bits=\"11:8\"/>\n\
            <field name=\"Remark_Profile\" bits=\"14:12\"/>\n\
            <field name=\"Num_of_Tags\" bits=\"16:15\"/>\n\
            <field name=\"Eth_Type_Index\" bits=\"20:17\"/>\n\
            <field name=\"SA_LSB\" bits=\"32:21\"/>\n\
            <field name=\"DA\" bits=\"80:33\"/>\n\
            <field name=\"ROO_Link_Format\" bits=\"81\"/>\n\
            <field name=\"Drop\" bits=\"82\"/>\n\
            <field name=\"Reserved\" bits=\"84:83\"/>\n\
            <field name=\"Type_ROO_LL\" bits=\"87:85\"/>\n\
        </structure>\n\
        <structure name=\"EEDB_Entry\" size=\"88\" expansion=\"Dynamic\" perm=\"1\">\n\
            <option expansion=\"EE_Format_AC_or_Out_RIF\" msb_4b=\"0\"/>\n\
            <option expansion=\"EE_Format_TRILL_Half\" msb_4b=\"1\" TRILL_Half_Entry_Valid=\"1\"/>\n\
            <option expansion=\"EE_Format_TRILL_Full\" msb_4b=\"1\" TRILL_Half_Entry_Valid=\"0\"/>\n\
            <option expansion=\"EE_Format_ISID\" msb_4b=\"2\"/>\n\
            <option expansion=\"EE_Format_IPv4\" msb_4b=\"3\"/>\n\
            <option expansion=\"EE_Format_ARP_LL\" msb_3b=\"2\" ROO_Link_Format_Valid=\"0\"/>\n\
            <option expansion=\"EE_Format_ROO_LL\" msb_3b=\"2\" ROO_Link_Format_Valid=\"1\"/>\n\
            <option expansion=\"EE_Format_Data\" msb_3b=\"3\"/>\n\
            <option expansion=\"EE_Format_MPLS\" msb_1b=\"1\"/>\n\
            <field name=\"TRILL_Half_Entry_Valid\" bits=\"83\"/>\n\
            <field name=\"ROO_Link_Format_Valid\" bits=\"81\"/>\n\
            <field name=\"msb_1b\" bits=\"87:87\"/>\n\
            <field name=\"msb_3b\" bits=\"87:85\"/>\n\
            <field name=\"msb_4b\" bits=\"87:84\"/>\n\
        </structure>\n\
        <structure name=\"EES_Action\" size=\"131\" perm=\"1\">\n\
            <field name=\"Type\" bits=\"3:0\"/>\n\
            <field name=\"EEDB_Ptr\" bits=\"21:4\"/>\n\
            <field name=\"EEDB_Entry\" bits=\"109:22\"/>\n\
            <field name=\"Protection_Ptr\" bits=\"130:110\"/>\n\
        </structure>\n\
        <structure name=\"TM_Cmd\" size=\"332\" perm=\"1\">\n\
            <field name=\"Dst_Valid\" bits=\"0\"/>\n\
            <field name=\"Dst\" bits=\"19:1\" expansion=\"Fwd_Action_Dst\"/>\n\
            <field name=\"Network_Header_Append_Size_Ptr\" bits=\"27:20\"/>\n\
            <field name=\"Network_Header_Truncate_Size\" bits=\"35:28\"/>\n\
            <field name=\"ITPP_Delta\" bits=\"43:36\"/>\n\
            <field name=\"DP\" bits=\"45:44\"/>\n\
            <field name=\"TC\" bits=\"48:46\"/>\n\
            <field name=\"Admt_Profile";

const char *qux_SignalStructures_5="\" bits=\"51:49\"/>\n\
            <field name=\"LAG_LB_Key\" bits=\"67:52\"/>\n\
            <field name=\"LAG_Member_Valid\" bits=\"68\"/>\n\
            <field name=\"Eth_Meter_Ptr\" bits=\"79:69\"/>\n\
            <field name=\"Meter_A_Ptr\" bits=\"95:80\" condition=\"Meter_A_Update\"/>\n\
            <field name=\"Meter_A_Update\" bits=\"96\"/>\n\
            <field name=\"Meter_B_Ptr\" bits=\"112:97\" condition=\"Meter_B_Update\"/>\n\
            <field name=\"Meter_B_Update\" bits=\"113\"/>\n\
            <field name=\"DP_Meter_Cmd\" bits=\"115:114\"/>\n\
            <field name=\"Snoop_Cmd\" bits=\"119:116\"/>\n\
            <field name=\"Snoop_Code\" bits=\"127:120\"/>\n\
            <field name=\"Mirror_Cmd\" bits=\"131:128\"/>\n\
            <field name=\"ST_VSQ_Ptr\" bits=\"139:132\"/>\n\
            <field name=\"In_PP_Port\" bits=\"147:140\"/>\n\
            <field name=\"Counter_B_Ptr\" bits=\"164:148\" condition=\"Counter_B_Update\"/>\n\
            <field name=\"Counter_B_Update\" bits=\"165\"/>\n\
            <field name=\"Counter_A_Ptr\" bits=\"182:166\" condition=\"Counter_A_Update\"/>\n\
            <field name=\"Counter_A_Update\" bits=\"183\"/>\n\
            <field name=\"Statistics_Ptr\" bits=\"225:184\"/>\n\
            <field name=\"Learn_Info\" bits=\"329:226\"/>\n\
            <field name=\"Learn_Info_Valid\" bits=\"330\"/>\n\
            <field name=\"Reserved\" bits=\"331\"/>\n\
        </structure>\n\
        <structure name=\"Fwd_Action\" size=\"133\" perm=\"1\">\n\
            <field name=\"Strength\" bits=\"2:0\"/>\n\
            <field name=\"Dst\" bits=\"21:3\" expansion=\"Fwd_Action_Dst\"/>\n\
            <field name=\"TC\" bits=\"24:22\"/>\n\
            <field name=\"DP\" bits=\"26:25\"/>\n\
            <field name=\"Meter_A_Update\" bits=\"27\"/>\n\
            <field name=\"Meter_A_Ptr\" bits=\"44:28\" condition=\"Meter_A_Update\"/>\n\
            <field name=\"Meter_B_Update\" bits=\"45\"/>\n\
            <field name=\"Meter_B_Ptr\" bits=\"62:46\" condition=\"Meter_B_Update\"/>\n\
            <field name=\"DP_Meter_Cmd\" bits=\"64:63\"/>\n\
            <field name=\"Counter_A_Update\" bits=\"65\"/>\n\
            <field name=\"Counter_A_Ptr\" bits=\"86:66\" condition=\"Counter_A_Update\"/>\n\
            <field name=\"Counter_B_Update\" bits=\"87\"/>\n\
            <field name=\"Counter_B_Ptr\" bits=\"108:88\" condition=\"Counter_B_Update\"/>\n\
            <field name=\"CPU_Trap_Code\" bits=\"116:109\"/>\n\
            <field name=\"CPU_Trap_Qualifier\" bits=\"132:117\"/>\n\
        </structure>\n\
        <structure name=\"Learn_Info\" size=\"104\" perm=\"1\">\n\
            <field name=\"MAC\" bits=\"47:0\"/>\n\
            <field name=\"FID\" bits=\"62:48\"/>\n\
            <field name=\"Payload\" bits=\"102:63\"/>\n\
            <field name=\"Learn_or_Transplant\" bits=\"103:103\"/>\n\
        </structure>\n\
        <structure name=\"Eth_Tag_Format\" size=\"5\" perm=\"1\">\n\
            <field name=\"Inner_Tag\" bits=\"1:0\" resolution=\"Tag_Encoding\"/>\n\
            <field name=\"Outer_Tag_is_Priority\" bits=\"2\"/>\n\
            <field name=\"Outer_Tag\" bits=\"4:3\" resolution=\"Tag_Encoding\"/>\n\
        </structure>\n\
        <structure name=\"Header_Offset\" size=\"42\" perm=\"1\">\n\
            <field name=\"Header_0\" bits=\"6:0\"/>\n\
            <field name=\"Header_1\" bits=\"13:7\"/>\n\
            <field name=\"Header_2\" bits=\"20:14\"/>\n\
            <field name=\"Header_3\" bits=\"27:21\"/>\n\
            <field name=\"Header_4\" bits=\"34:28\"/>\n\
            <field name=\"Header_5\" bits=\"41:35\"/>\n\
        </structure>\n\
        <structure name=\"PFQ\" size=\"11\" perm=\"1\">\n\
            <field name=\"Next_Protocol\" bits=\"10:7\"/>\n\
        </structure>\n\
        <structure name=\"Packet_Format_Qualifier\" size=\"55\" perm=\"1\">\n\
            <field name=\"Header_1\" bits=\"10:00\" expansion=\"PFQ\"/>\n\
            <field name=\"Header_2";

const char *qux_SignalStructures_6="\" bits=\"21:11\" expansion=\"PFQ\"/>\n\
            <field name=\"Header_3\" bits=\"32:22\" expansion=\"PFQ\"/>\n\
            <field name=\"Header_4\" bits=\"43:33\" expansion=\"PFQ\"/>\n\
            <field name=\"Header_5\" bits=\"54:44\" expansion=\"PFQ\"/>\n\
        </structure>\n\
        <structure name=\"OTSH\" size=\"48\" expansion=\"Dynamic\" perm=\"1\">\n\
            <option expansion=\"OAM_Header\" OTSH_Type=\"OAM\"/>\n\
            <option expansion=\"IEEE1588v2_Header\" OTSH_Type=\"IEEE1588v2\"/>\n\
            <option expansion=\"Latency_Measurement_Header\" OTSH_Type=\"Latency_Measurement\"/>\n\
            <field name=\"OTSH_Type\" bits=\"47:46\"/>\n\
        </structure>\n\
    </signal-structures>\n\
    <signal-params>\n\
        <signal name=\"Tag_Encoding\" size=\"2\">\n\
            <entry value=\"0\" name=\"None\"/>\n\
            <entry value=\"1\" name=\"TPID1\"/>\n\
            <entry value=\"2\" name=\"TPID2\"/>\n\
            <entry value=\"3\" name=\"TPID3\"/>\n\
        </signal>\n\
        <signal name=\"PPH_Type\" size=\"2\">\n\
            <entry value=\"0\" name=\"No_PPH\"/>\n\
            <entry value=\"1\" name=\"PPH_Base\"/>\n\
            <entry value=\"2\" name=\"PPH_OAM_TS\"/>\n\
            <entry value=\"3\" name=\"PPH_Base_OAM_TS\"/>\n\
        </signal>\n\
        <signal name=\"TM Action_Type\" size=\"2\">\n\
            <entry value=\"0\" name=\"Fwd\"/>\n\
            <entry value=\"1\" name=\"Snoop\"/>\n\
            <entry value=\"2\" name=\"Mirror\"/>\n\
            <entry value=\"3\" name=\"TDM\"/>\n\
        </signal>\n\
        <signal name=\"OTSH_Type\" size=\"2\">\n\
            <entry value=\"0\" name=\"OAM\"/>\n\
            <entry value=\"1\" name=\"IEEE1588v2\"/>\n\
            <entry value=\"2\" name=\"Latency_Measurement\"/>\n\
            <entry value=\"3\" name=\"Reserved\"/>\n\
        </signal>\n\
        <signal name=\"Fwd_Code\" size=\"4\" default=\"Reserved\">\n\
            <entry value=\"0\" name=\"Bridge\"/>\n\
            <entry value=\"1\" name=\"IPv4_UC_Routed\"/>\n\
            <entry value=\"2\" name=\"IPv4_MC_Routed\"/>\n\
            <entry value=\"3\" name=\"IPv6_UC_Routed\"/>\n\
            <entry value=\"4\" name=\"IPv6_MC_Routed\"/>\n\
            <entry value=\"5\" name=\"MPLS\"/>\n\
            <entry value=\"6\" name=\"TRILL\"/>\n\
            <entry value=\"7\" name=\"CPU_Trap\"/>\n\
            <entry value=\"8\" name=\"Reserved_8\"/>\n\
            <entry value=\"9\" name=\"Custom_1\"/>\n\
            <entry value=\"10\" name=\"Custom_2\"/>\n\
            <entry value=\"11\" name=\"Snoop/Mirror\"/>\n\
            <entry value=\"15\" name=\"TM\"/>\n\
        </signal>\n\
        <signal name=\"Eth_Type_Code\" size=\"4\">\n\
            <entry value=\"0\" name=\"No Match\"/>\n\
            <entry value=\"1\" name=\"M-in-M\"/>\n\
            <entry value=\"2\" name=\"IPv4\"/>\n\
            <entry value=\"3\" name=\"IPv6\"/>\n\
            <entry value=\"4\" name=\"ARP\"/>\n\
            <entry value=\"5\" name=\"CFM\"/>\n\
            <entry value=\"6\" name=\"TRILL\"/>\n\
            <entry value=\"7\" name=\"MPLS\"/>\n\
            <entry value=\"8\" name=\"Custom 1\"/>\n\
            <entry value=\"9\" name=\"Custom 2\"/>\n\
            <entry value=\"10\" name=\"Custom 3\"/>\n\
            <entry value=\"11\" name=\"Custom 4\"/>\n\
            <entry value=\"12\" name=\"Custom 5\"/>\n\
            <entry value=\"13\" name=\"Custom 6\"/>\n\
            <entry value=\"14\" name=\"Custom 7\"/>\n\
            <entry value=\"15\" name=\"Custom 8\"/>\n\
        </signal>\n\
        <signal name=\"Packet_Format_Code\" size=\"6\" default=\"tm\">\n\
            <entry value=\"0\" name=\"Eth\"/>\n\
            <entry value=\"1\" name=\"M-in-M\"/>\n\
            <entry value=\"2\" name=\"Eth:IPv4\"/>\n\
            <entry value=\"3\" name=\"Eth:IPv6\"/>\n\
            <entry value=\"4\" name=\"Reserved\"/>\n\
            <entry value=\"5\" name=\"";

const char *qux_SignalStructures_7="Eth:MPLSx1\"/>\n\
            <entry value=\"6\" name=\"Eth:MPLSx2\"/>\n\
            <entry value=\"7\" name=\"Eth:MPLSx3\"/>\n\
            <entry value=\"8\" name=\"Eth:FC\"/>\n\
            <entry value=\"9\" name=\"Eth:FC\"/>\n\
            <entry value=\"10\" name=\"Eth:IPv4:Eth\"/>\n\
            <entry value=\"11\" name=\"Reserved\"/>\n\
            <entry value=\"12\" name=\"Eth:TRILL:Eth\"/>\n\
            <entry value=\"13\" name=\"Eth:MPLS:Eth\"/>\n\
            <entry value=\"14\" name=\"Eth:MPLSx2:Eth\"/>\n\
            <entry value=\"15\" name=\"Eth:MPLSx3:Eth\"/>\n\
            <entry value=\"16\" name=\"Reserved\"/>\n\
            <entry value=\"17\" name=\"Reserved\"/>\n\
            <entry value=\"18\" name=\"Eth:IPv4:IPv4\"/>\n\
            <entry value=\"19\" name=\"Eth:IPv6:IPv4\"/>\n\
            <entry value=\"20\" name=\"Reserved\"/>\n\
            <entry value=\"21\" name=\"Eth:MPLS:IPv4\"/>\n\
            <entry value=\"22\" name=\"Eth:MPLSx2:IPv4\"/>\n\
            <entry value=\"23\" name=\"Eth:MPLSx3:IPv4\"/>\n\
            <entry value=\"24\" name=\"Reserved\"/>\n\
            <entry value=\"25\" name=\"Reserved\"/>\n\
            <entry value=\"26\" name=\"Eth:IPv4:IPv6\"/>\n\
            <entry value=\"27\" name=\"Eth:IPv6:IPv6\"/>\n\
            <entry value=\"28\" name=\"Reserved\"/>\n\
            <entry value=\"29\" name=\"Eth:MPLS:IPv6\"/>\n\
            <entry value=\"30\" name=\"Eth:MPLSx2:IPv6\"/>\n\
            <entry value=\"31\" name=\"Eth:MPLSx3:IPv6\"/>\n\
        </signal>\n\
        <signal name=\"FHEI_Code\" size=\"2\">\n\
            <entry value=\"0\" name=\"None\"/>\n\
            <entry value=\"1\" name=\"FHEI_3B\"/>\n\
            <entry value=\"2\" name=\"FHEI_5B\"/>\n\
            <entry value=\"3\" name=\"FHEI_8B\"/>\n\
        </signal>\n\
        <signal name=\"Enc_Mode\" size=\"2\">\n\
            <entry value=\"0\" name=\"None\"/>\n\
            <entry value=\"1\" name=\"EthIP_or_VxLAN\"/>\n\
            <entry value=\"2\" name=\"GRE_4B\"/>\n\
            <entry value=\"3\" name=\"GRE_8B\"/>\n\
        </signal>\n\
        <signal name=\"TT_Code\" size=\"4\" default=\"Reserved\">\n\
            <entry value=\"0\" name=\"None\"/>\n\
            <entry value=\"1\" name=\"Eth\"/>\n\
            <entry value=\"3\" name=\"IPv4oE\"/>\n\
            <entry value=\"4\" name=\"MPLSoE\"/>\n\
            <entry value=\"5\" name=\"CW_MPLSoE\"/>\n\
            <entry value=\"6\" name=\"MPLSx2oE\"/>\n\
            <entry value=\"7\" name=\"CW_MPLSx2oE\"/>\n\
            <entry value=\"8\" name=\"MPLSx3oE\"/>\n\
            <entry value=\"9\" name=\"CW_MPLSx3oE\"/>\n\
            <entry value=\"10\" name=\"TRILLoE\"/>\n\
            <entry value=\"11\" name=\"IPv6oE\"/>\n\
        </signal>\n\
        <signal name=\"IEEE1588_Enc\" size=\"1\">\n\
            <entry value=\"0\" name=\"UDP\"/>\n\
            <entry value=\"1\" name=\"Eth\"/>\n\
        </signal>\n\
        <signal name=\"STP_State\" size=\"2\" default=\"Reserved\">\n\
            <entry value=\"0\" name=\"Forward\"/>\n\
            <entry value=\"1\" name=\"Learn\"/>\n\
            <entry value=\"2\" name=\"Block\"/>\n\
        </signal>\n\
        <signal name=\"In_LIF_Data_Index\" size=\"2\">\n\
            <entry value=\"0\" name=\"VT_ISEM_A_Lookup\"/>\n\
            <entry value=\"1\" name=\"VT_ISEM_B_Lookup\"/>\n\
            <entry value=\"2\" name=\"TT_ISEM_A_Lookup\"/>\n\
            <entry value=\"3\" name=\"TT_ISEM_B_Lookup\"/>\n\
        </signal>\n\
        <signal name=\"ITMH_Ext_Type\" size=\"3\">\n\
            <entry value=\"0\" name=\"Out_LIF\"/>\n\
            <entry value=\"1\" name=\"MC_ID\"/>\n\
            <entry value=\"2\" name=\"ISQ_Flow\"/>\n\
            <entry value=\"6\" name=\"Out_LIF_ISQ_Flow\"/>\n\
            <entry value=\"7\" name=\"MC_ID_ISQ_Flow\"/>\n\
        </signal>\n\
    </signal-params>\n\
</top>\n\
";

const char *qux_SystemHeadersObjects_0="<?xml version=\"1.0\" encoding=\"UTF-8\"?>\n\
<top device=\"qux\" version=\"1.0\">\n\
    <parsing-objects>\n\
        <object name=\"ITMH\" size-type=\"static\" size=\"32\" structure=\"ITMH_Base\">\n\
            <description>Ingress TM Header</description>\n\
            <extension name=\"ITMH_EXT\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <enable val=\"1\" />\n\
                    <field path=\"ITMH_Base.ITMH_Base_Extension_Exists\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"OTSH\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <enable val=\"2\" mask=\"2\" />\n\
                    <field path=\"ITMH_Base.PPH_Type\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"PPH\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <enable val=\"1\" mask=\"1\" />\n\
                    <field path=\"ITMH_Base.PPH_Type\" />\n\
                </condition>\n\
            </extension>\n\
        </object>\n\
        <object name=\"ITMH_EXT\" size-type=\"static\" size=\"24\"\n\
            structure=\"ITMH_Base_Extension\">\n\
            <extension name=\"ITMH_EXT_EXT\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <enable val=\"6\" mask=\"6\" /> <!-- enable for values 6 and 7 -->\n\
                    <field path=\"ITMH_Base_Extension.ITMH_Ext_Type\" />\n\
                </condition>\n\
            </extension>\n\
        </object>\n\
        <object name=\"ITMH_EXT_EXT\" size-type=\"static\" size=\"24\"\n\
            structure=\"ITMH_Base_Ext_ISQ_Ext\" />\n\
        <object name=\"FTMH\" size-type=\"static\" size=\"72\" structure=\"FTMH_Base\">\n\
            <description>Fabric TM Header</description>\n\
            <extension name=\"LB_Key\">\n\
                <condition type=\"soc\" mode=\"enable\">\n\
                    <enable val=\"ENABLED\" />\n\
                    <soc_property name=\"system_ftmh_load_balancing_ext_mode\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"DSP\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <enable val=\"1\" />\n\
                    <field path=\"FTMH_Base.DSP_Extension_Valid\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"Stacking\">\n\
                <condition type=\"soc\" mode=\"enable\">\n\
                    <enable val=\"1\" />\n\
                    <soc_property name=\"stacking_enable\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"Stacking\">\n\
                <condition type=\"soc\" mode=\"disable\">\n\
                    <enable val=\"1\" />\n\
                    <soc_property name=\"stacking_enable\" />\n\
                </condition>\n\
                <condition type=\"soc\" mode=\"enable\">\n\
                    <enable val=\"1\" />\n\
                    <soc_property name=\"stacking_extension_enable\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"OTSH\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <enable val=\"2\" mask=\"2\" />\n\
                    <field path=\"FTMH_Base.PPH_Type\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"PPH\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <enable val=\"1\" mask=\"1\" />\n\
                    <field path=\"FTMH_Base.PPH_Type\" />\n\
                </condition>\n\
            </extension>\n\
        </object>\n\
        <object name=\"LB_Key\" size-type=\"static\" size=\"8\" structure=\"FTMH_LB_Key_Ext\" />\n\
        <object name=\"DSP\" size-type=\"static\" size=\"16\" structure=\"FTMH_DSP_Ext\" />\n\
     ";

const char *qux_SystemHeadersObjects_1="   <object name=\"Stacking\" size-type=\"static\" size=\"16\"\n\
            structure=\"FTMH_Stacking_Ext\" />\n\
        <object name=\"OTSH\" size-type=\"static\" size=\"48\" structure=\"OTSH\">\n\
            <description>OAM/TimeStamp Header</description>\n\
        </object>\n\
        <object name=\"PPH\" size-type=\"static\" size=\"56\" structure=\"PPH_Base\">\n\
            <description>Packet Processing Header</description>\n\
            <extension name=\"FHEI_Bridge_3B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"1\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"0\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_Bridge_5B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"2\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"0\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_CPU_TRAP_3B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"1\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"7\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_CPU_TRAP_5B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"2\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"7\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_CPU_TRAP_8B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"3\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"7\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_IPv4_UC_Routed_3B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"1\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"1\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_IPv4_MC_Routed_3B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"1\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"2\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_IP";

const char *qux_SystemHeadersObjects_2="v6_UC_Routed_3B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"1\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"3\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_IPv6_MC_Routed_3B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"1\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"4\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_IPv4_UC_Routed_8B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"3\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"1\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_IPv4_MC_Routed_8B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"3\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"2\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_IPv6_UC_Routed_8B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"3\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"3\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_IPv6_MC_Routed_8B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"3\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"4\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_MPLS_3B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"1\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"5\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"FHEI_MPLS_5B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"2\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"5\" mask=\"0xf\" />\n\
                </condition>\n\
            </extensi";

const char *qux_SystemHeadersObjects_3="on>\n\
            <extension name=\"FHEI_TRILL_3B\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.FHEI_Code\" />\n\
                    <enable val=\"1\" mask=\"3\" />\n\
                </condition>\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Fwd_Code\" />\n\
                    <enable val=\"6\" mask=\"0xf\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"EEI_MPLS\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.EEI_Extension_Valid\" />\n\
                    <enable val=\"1\" mask=\"1\" />\n\
                </condition>\n\
            </extension>\n\
            <extension name=\"LearnExt\">\n\
                <condition type=\"field\" mode=\"enable\">\n\
                    <field path=\"PPH_Base.Learn_Extension_Valid\" />\n\
                    <enable val=\"1\" mask=\"1\" />\n\
                </condition>\n\
            </extension>\n\
        </object>\n\
        <object name=\"FHEI_Bridge_3B\" size-type=\"static\" size=\"24\"\n\
            structure=\"FHEI_Bridge_3B\" />\n\
        <object name=\"FHEI_Bridge_5B\" size-type=\"static\" size=\"40\"\n\
            structure=\"FHEI_Bridge_5B\" />\n\
        <object name=\"FHEI_CPU_TRAP_3B\" size-type=\"static\" size=\"24\"\n\
            structure=\"FHEI_CPU_Trap_3B\" />\n\
        <object name=\"FHEI_CPU_TRAP_5B\" size-type=\"static\" size=\"40\"\n\
            structure=\"FHEI_CPU_Trap_5B\" />\n\
        <object name=\"FHEI_CPU_TRAP_8B\" size-type=\"static\" size=\"64\"\n\
            structure=\"FHEI_CPU_TRAP_8B\" />\n\
        <object name=\"FHEI_IPv4_UC_Routed_3B\" size-type=\"static\" size=\"24\"\n\
            structure=\"FHEI_IP_Routed_3B\" />\n\
        <object name=\"FHEI_IPv4_MC_Routed_3B\" size-type=\"static\" size=\"24\"\n\
            structure=\"FHEI_IP_Routed_3B\" />\n\
        <object name=\"FHEI_IPv6_UC_Routed_3B\" size-type=\"static\" size=\"24\"\n\
            structure=\"FHEI_IP_Routed_3B\" />\n\
        <object name=\"FHEI_IPv6_MC_Routed_3B\" size-type=\"static\" size=\"24\"\n\
            structure=\"FHEI_IP_Routed_3B\" />\n\
        <object name=\"FHEI_IPv4_UC_Routed_8B\" size-type=\"static\" size=\"64\"\n\
            structure=\"FHEI_IP_Routed_8B\" />\n\
        <object name=\"FHEI_IPv4_MC_Routed_8B\" size-type=\"static\" size=\"64\"\n\
            structure=\"FHEI_IP_Routed_8B\" />\n\
        <object name=\"FHEI_IPv6_UC_Routed_8B\" size-type=\"static\" size=\"64\"\n\
            structure=\"FHEI_IP_Routed_8B\" />\n\
        <object name=\"FHEI_IPv6_MC_Routed_8B\" size-type=\"static\" size=\"64\"\n\
            structure=\"FHEI_IP_Routed_8B\" />\n\
        <object name=\"FHEI_MPLS_3B\" size-type=\"static\" size=\"24\"\n\
            structure=\"FHEI_MPLS_3B\" />\n\
        <object name=\"FHEI_MPLS_5B\" size-type=\"static\" size=\"40\"\n\
            structure=\"FHEI_MPLS_5B\" />\n\
        <object name=\"FHEI_TRILL_3B\" size-type=\"static\" size=\"24\"\n\
            structure=\"FHEI_TRILL_3B\" />\n\
        <object name=\"EEI_MPLS\" size-type=\"static\" size=\"24\" structure=\"PPH_EEI_Ext\" />\n\
        <object name=\"LearnExt\" size-type=\"static\" size=\"40\" structure=\"Learn_Ext\" />\n\
                <object name=\"FabricPacket\" size=\"0\">\n\
                        <description>System headers (FTMH) followed be network headers (ETH)</description>\n\
                        <extension name=\"FTMH\"/>\n\
                        <extension name=\"ETH\"/>\n\
                </object>\n\
    </parsing-objects>\n\
</top>\n\
";


shr_error_e
pre_compiled_legacy_common_xml_to_buf(
    char *filePath,
    char **buf,
    long int * size_p)
{
    char *file_buf;
    long int _internal_size_p;
    long int offset;

    SHR_FUNC_INIT_VARS(NO_UNIT);
    
    *size_p = 0;

    

    if(!sal_strncmp("arad/AccessObjects.xml", filePath, RHFILE_MAX_SIZE))
    {
        _internal_size_p = 0;
        _internal_size_p += sal_strlen(arad_AccessObjects_0);
        _internal_size_p += sal_strlen(arad_AccessObjects_1);
        _internal_size_p += sal_strlen(arad_AccessObjects_2);
        _internal_size_p += sal_strlen(arad_AccessObjects_3);
        _internal_size_p += sal_strlen(arad_AccessObjects_4);
        _internal_size_p += sal_strlen(arad_AccessObjects_5);
        _internal_size_p += sal_strlen(arad_AccessObjects_6);
        _internal_size_p += sal_strlen(arad_AccessObjects_7);
        _internal_size_p += sal_strlen(arad_AccessObjects_8);
        _internal_size_p += sal_strlen(arad_AccessObjects_9);
        _internal_size_p += sal_strlen(arad_AccessObjects_10);
        _internal_size_p += sal_strlen(arad_AccessObjects_11);
        _internal_size_p += sal_strlen(arad_AccessObjects_12);
        _internal_size_p += sal_strlen(arad_AccessObjects_13);
        _internal_size_p += sal_strlen(arad_AccessObjects_14);
        _internal_size_p += sal_strlen(arad_AccessObjects_15);
        _internal_size_p += sal_strlen(arad_AccessObjects_16);
        _internal_size_p += sal_strlen(arad_AccessObjects_17);
        _internal_size_p += sal_strlen(arad_AccessObjects_18);
        _internal_size_p += sal_strlen(arad_AccessObjects_19);
        _internal_size_p += sal_strlen(arad_AccessObjects_20);
        _internal_size_p += sal_strlen(arad_AccessObjects_21);
        _internal_size_p += sal_strlen(arad_AccessObjects_22);
        _internal_size_p += sal_strlen(arad_AccessObjects_23);
        _internal_size_p += sal_strlen(arad_AccessObjects_24);
        _internal_size_p += sal_strlen(arad_AccessObjects_25);
        _internal_size_p += sal_strlen(arad_AccessObjects_26);
        _internal_size_p += sal_strlen(arad_AccessObjects_27);
        _internal_size_p += sal_strlen(arad_AccessObjects_28);
        _internal_size_p += sal_strlen(arad_AccessObjects_29);
        _internal_size_p += sal_strlen(arad_AccessObjects_30);
        _internal_size_p += sal_strlen(arad_AccessObjects_31);
        _internal_size_p += sal_strlen(arad_AccessObjects_32);
        _internal_size_p += sal_strlen(arad_AccessObjects_33);
        _internal_size_p += sal_strlen(arad_AccessObjects_34);
        _internal_size_p += sal_strlen(arad_AccessObjects_35);
        _internal_size_p += sal_strlen(arad_AccessObjects_36);
        _internal_size_p += sal_strlen(arad_AccessObjects_37);
        _internal_size_p += sal_strlen(arad_AccessObjects_38);
        _internal_size_p += sal_strlen(arad_AccessObjects_39);
        _internal_size_p += sal_strlen(arad_AccessObjects_40);
        _internal_size_p += sal_strlen(arad_AccessObjects_41);
        _internal_size_p += sal_strlen(arad_AccessObjects_42);
        _internal_size_p += sal_strlen(arad_AccessObjects_43);
        _internal_size_p += sal_strlen(arad_AccessObjects_44);
        _internal_size_p += sal_strlen(arad_AccessObjects_45);
        _internal_size_p += sal_strlen(arad_AccessObjects_46);
        _internal_size_p += sal_strlen(arad_AccessObjects_47);
        _internal_size_p += sal_strlen(arad_AccessObjects_48);
        _internal_size_p += sal_strlen(arad_AccessObjects_49);
        _internal_size_p += sal_strlen(arad_AccessObjects_50);
        _internal_size_p += sal_strlen(arad_AccessObjects_51);
        _internal_size_p += sal_strlen(arad_AccessObjects_52);
        _internal_size_p += sal_strlen(arad_AccessObjects_53);
        _internal_size_p += sal_strlen(arad_AccessObjects_54);
        _internal_size_p += sal_strlen(arad_AccessObjects_55);
        _internal_size_p += sal_strlen(arad_AccessObjects_56);
        _internal_size_p += sal_strlen(arad_AccessObjects_57);
        _internal_size_p += sal_strlen(arad_AccessObjects_58);
        _internal_size_p += sal_strlen(arad_AccessObjects_59);
        _internal_size_p += sal_strlen(arad_AccessObjects_60);
        _internal_size_p += sal_strlen(arad_AccessObjects_61);
        _internal_size_p += sal_strlen(arad_AccessObjects_62);
        _internal_size_p += sal_strlen(arad_AccessObjects_63);

        *size_p = _internal_size_p;
        offset = 0;
        file_buf = sal_alloc(*size_p, "buf");

        sal_strncpy(file_buf, arad_AccessObjects_0, sal_strlen(arad_AccessObjects_0));

        offset += sal_strlen(arad_AccessObjects_0);
        sal_strncpy(file_buf + offset, arad_AccessObjects_1, sal_strlen(arad_AccessObjects_1));

        offset += sal_strlen(arad_AccessObjects_1);
        sal_strncpy(file_buf + offset, arad_AccessObjects_2, sal_strlen(arad_AccessObjects_2));

        offset += sal_strlen(arad_AccessObjects_2);
        sal_strncpy(file_buf + offset, arad_AccessObjects_3, sal_strlen(arad_AccessObjects_3));

        offset += sal_strlen(arad_AccessObjects_3);
        sal_strncpy(file_buf + offset, arad_AccessObjects_4, sal_strlen(arad_AccessObjects_4));

        offset += sal_strlen(arad_AccessObjects_4);
        sal_strncpy(file_buf + offset, arad_AccessObjects_5, sal_strlen(arad_AccessObjects_5));

        offset += sal_strlen(arad_AccessObjects_5);
        sal_strncpy(file_buf + offset, arad_AccessObjects_6, sal_strlen(arad_AccessObjects_6));

        offset += sal_strlen(arad_AccessObjects_6);
        sal_strncpy(file_buf + offset, arad_AccessObjects_7, sal_strlen(arad_AccessObjects_7));

        offset += sal_strlen(arad_AccessObjects_7);
        sal_strncpy(file_buf + offset, arad_AccessObjects_8, sal_strlen(arad_AccessObjects_8));

        offset += sal_strlen(arad_AccessObjects_8);
        sal_strncpy(file_buf + offset, arad_AccessObjects_9, sal_strlen(arad_AccessObjects_9));

        offset += sal_strlen(arad_AccessObjects_9);
        sal_strncpy(file_buf + offset, arad_AccessObjects_10, sal_strlen(arad_AccessObjects_10));

        offset += sal_strlen(arad_AccessObjects_10);
        sal_strncpy(file_buf + offset, arad_AccessObjects_11, sal_strlen(arad_AccessObjects_11));

        offset += sal_strlen(arad_AccessObjects_11);
        sal_strncpy(file_buf + offset, arad_AccessObjects_12, sal_strlen(arad_AccessObjects_12));

        offset += sal_strlen(arad_AccessObjects_12);
        sal_strncpy(file_buf + offset, arad_AccessObjects_13, sal_strlen(arad_AccessObjects_13));

        offset += sal_strlen(arad_AccessObjects_13);
        sal_strncpy(file_buf + offset, arad_AccessObjects_14, sal_strlen(arad_AccessObjects_14));

        offset += sal_strlen(arad_AccessObjects_14);
        sal_strncpy(file_buf + offset, arad_AccessObjects_15, sal_strlen(arad_AccessObjects_15));

        offset += sal_strlen(arad_AccessObjects_15);
        sal_strncpy(file_buf + offset, arad_AccessObjects_16, sal_strlen(arad_AccessObjects_16));

        offset += sal_strlen(arad_AccessObjects_16);
        sal_strncpy(file_buf + offset, arad_AccessObjects_17, sal_strlen(arad_AccessObjects_17));

        offset += sal_strlen(arad_AccessObjects_17);
        sal_strncpy(file_buf + offset, arad_AccessObjects_18, sal_strlen(arad_AccessObjects_18));

        offset += sal_strlen(arad_AccessObjects_18);
        sal_strncpy(file_buf + offset, arad_AccessObjects_19, sal_strlen(arad_AccessObjects_19));

        offset += sal_strlen(arad_AccessObjects_19);
        sal_strncpy(file_buf + offset, arad_AccessObjects_20, sal_strlen(arad_AccessObjects_20));

        offset += sal_strlen(arad_AccessObjects_20);
        sal_strncpy(file_buf + offset, arad_AccessObjects_21, sal_strlen(arad_AccessObjects_21));

        offset += sal_strlen(arad_AccessObjects_21);
        sal_strncpy(file_buf + offset, arad_AccessObjects_22, sal_strlen(arad_AccessObjects_22));

        offset += sal_strlen(arad_AccessObjects_22);
        sal_strncpy(file_buf + offset, arad_AccessObjects_23, sal_strlen(arad_AccessObjects_23));

        offset += sal_strlen(arad_AccessObjects_23);
        sal_strncpy(file_buf + offset, arad_AccessObjects_24, sal_strlen(arad_AccessObjects_24));

        offset += sal_strlen(arad_AccessObjects_24);
        sal_strncpy(file_buf + offset, arad_AccessObjects_25, sal_strlen(arad_AccessObjects_25));

        offset += sal_strlen(arad_AccessObjects_25);
        sal_strncpy(file_buf + offset, arad_AccessObjects_26, sal_strlen(arad_AccessObjects_26));

        offset += sal_strlen(arad_AccessObjects_26);
        sal_strncpy(file_buf + offset, arad_AccessObjects_27, sal_strlen(arad_AccessObjects_27));

        offset += sal_strlen(arad_AccessObjects_27);
        sal_strncpy(file_buf + offset, arad_AccessObjects_28, sal_strlen(arad_AccessObjects_28));

        offset += sal_strlen(arad_AccessObjects_28);
        sal_strncpy(file_buf + offset, arad_AccessObjects_29, sal_strlen(arad_AccessObjects_29));

        offset += sal_strlen(arad_AccessObjects_29);
        sal_strncpy(file_buf + offset, arad_AccessObjects_30, sal_strlen(arad_AccessObjects_30));

        offset += sal_strlen(arad_AccessObjects_30);
        sal_strncpy(file_buf + offset, arad_AccessObjects_31, sal_strlen(arad_AccessObjects_31));

        offset += sal_strlen(arad_AccessObjects_31);
        sal_strncpy(file_buf + offset, arad_AccessObjects_32, sal_strlen(arad_AccessObjects_32));

        offset += sal_strlen(arad_AccessObjects_32);
        sal_strncpy(file_buf + offset, arad_AccessObjects_33, sal_strlen(arad_AccessObjects_33));

        offset += sal_strlen(arad_AccessObjects_33);
        sal_strncpy(file_buf + offset, arad_AccessObjects_34, sal_strlen(arad_AccessObjects_34));

        offset += sal_strlen(arad_AccessObjects_34);
        sal_strncpy(file_buf + offset, arad_AccessObjects_35, sal_strlen(arad_AccessObjects_35));

        offset += sal_strlen(arad_AccessObjects_35);
        sal_strncpy(file_buf + offset, arad_AccessObjects_36, sal_strlen(arad_AccessObjects_36));

        offset += sal_strlen(arad_AccessObjects_36);
        sal_strncpy(file_buf + offset, arad_AccessObjects_37, sal_strlen(arad_AccessObjects_37));

        offset += sal_strlen(arad_AccessObjects_37);
        sal_strncpy(file_buf + offset, arad_AccessObjects_38, sal_strlen(arad_AccessObjects_38));

        offset += sal_strlen(arad_AccessObjects_38);
        sal_strncpy(file_buf + offset, arad_AccessObjects_39, sal_strlen(arad_AccessObjects_39));

        offset += sal_strlen(arad_AccessObjects_39);
        sal_strncpy(file_buf + offset, arad_AccessObjects_40, sal_strlen(arad_AccessObjects_40));

        offset += sal_strlen(arad_AccessObjects_40);
        sal_strncpy(file_buf + offset, arad_AccessObjects_41, sal_strlen(arad_AccessObjects_41));

        offset += sal_strlen(arad_AccessObjects_41);
        sal_strncpy(file_buf + offset, arad_AccessObjects_42, sal_strlen(arad_AccessObjects_42));

        offset += sal_strlen(arad_AccessObjects_42);
        sal_strncpy(file_buf + offset, arad_AccessObjects_43, sal_strlen(arad_AccessObjects_43));

        offset += sal_strlen(arad_AccessObjects_43);
        sal_strncpy(file_buf + offset, arad_AccessObjects_44, sal_strlen(arad_AccessObjects_44));

        offset += sal_strlen(arad_AccessObjects_44);
        sal_strncpy(file_buf + offset, arad_AccessObjects_45, sal_strlen(arad_AccessObjects_45));

        offset += sal_strlen(arad_AccessObjects_45);
        sal_strncpy(file_buf + offset, arad_AccessObjects_46, sal_strlen(arad_AccessObjects_46));

        offset += sal_strlen(arad_AccessObjects_46);
        sal_strncpy(file_buf + offset, arad_AccessObjects_47, sal_strlen(arad_AccessObjects_47));

        offset += sal_strlen(arad_AccessObjects_47);
        sal_strncpy(file_buf + offset, arad_AccessObjects_48, sal_strlen(arad_AccessObjects_48));

        offset += sal_strlen(arad_AccessObjects_48);
        sal_strncpy(file_buf + offset, arad_AccessObjects_49, sal_strlen(arad_AccessObjects_49));

        offset += sal_strlen(arad_AccessObjects_49);
        sal_strncpy(file_buf + offset, arad_AccessObjects_50, sal_strlen(arad_AccessObjects_50));

        offset += sal_strlen(arad_AccessObjects_50);
        sal_strncpy(file_buf + offset, arad_AccessObjects_51, sal_strlen(arad_AccessObjects_51));

        offset += sal_strlen(arad_AccessObjects_51);
        sal_strncpy(file_buf + offset, arad_AccessObjects_52, sal_strlen(arad_AccessObjects_52));

        offset += sal_strlen(arad_AccessObjects_52);
        sal_strncpy(file_buf + offset, arad_AccessObjects_53, sal_strlen(arad_AccessObjects_53));

        offset += sal_strlen(arad_AccessObjects_53);
        sal_strncpy(file_buf + offset, arad_AccessObjects_54, sal_strlen(arad_AccessObjects_54));

        offset += sal_strlen(arad_AccessObjects_54);
        sal_strncpy(file_buf + offset, arad_AccessObjects_55, sal_strlen(arad_AccessObjects_55));

        offset += sal_strlen(arad_AccessObjects_55);
        sal_strncpy(file_buf + offset, arad_AccessObjects_56, sal_strlen(arad_AccessObjects_56));

        offset += sal_strlen(arad_AccessObjects_56);
        sal_strncpy(file_buf + offset, arad_AccessObjects_57, sal_strlen(arad_AccessObjects_57));

        offset += sal_strlen(arad_AccessObjects_57);
        sal_strncpy(file_buf + offset, arad_AccessObjects_58, sal_strlen(arad_AccessObjects_58));

        offset += sal_strlen(arad_AccessObjects_58);
        sal_strncpy(file_buf + offset, arad_AccessObjects_59, sal_strlen(arad_AccessObjects_59));

        offset += sal_strlen(arad_AccessObjects_59);
        sal_strncpy(file_buf + offset, arad_AccessObjects_60, sal_strlen(arad_AccessObjects_60));

        offset += sal_strlen(arad_AccessObjects_60);
        sal_strncpy(file_buf + offset, arad_AccessObjects_61, sal_strlen(arad_AccessObjects_61));

        offset += sal_strlen(arad_AccessObjects_61);
        sal_strncpy(file_buf + offset, arad_AccessObjects_62, sal_strlen(arad_AccessObjects_62));

        offset += sal_strlen(arad_AccessObjects_62);
        sal_strncpy(file_buf + offset, arad_AccessObjects_63, sal_strlen(arad_AccessObjects_63));


        *buf = file_buf;
        SHR_EXIT();
    }
    if(!sal_strncmp("arad/DebugSignals-ERPP.xml", filePath, RHFILE_MAX_SIZE))
    {
        _internal_size_p = 0;
        _internal_size_p += sal_strlen(arad_DebugSignals_ERPP_0);
        _internal_size_p += sal_strlen(arad_DebugSignals_ERPP_1);
        _internal_size_p += sal_strlen(arad_DebugSignals_ERPP_2);

        *size_p = _internal_size_p;
        offset = 0;
        file_buf = sal_alloc(*size_p, "buf");

        sal_strncpy(file_buf, arad_DebugSignals_ERPP_0, sal_strlen(arad_DebugSignals_ERPP_0));

        offset += sal_strlen(arad_DebugSignals_ERPP_0);
        sal_strncpy(file_buf + offset, arad_DebugSignals_ERPP_1, sal_strlen(arad_DebugSignals_ERPP_1));

        offset += sal_strlen(arad_DebugSignals_ERPP_1);
        sal_strncpy(file_buf + offset, arad_DebugSignals_ERPP_2, sal_strlen(arad_DebugSignals_ERPP_2));


        *buf = file_buf;
        SHR_EXIT();
    }
    if(!sal_strncmp("arad/DebugSignals-ETPP.xml", filePath, RHFILE_MAX_SIZE))
    {
        _internal_size_p = 0;
        _internal_size_p += sal_strlen(arad_DebugSignals_ETPP_0);
        _internal_size_p += sal_strlen(arad_DebugSignals_ETPP_1);

        *size_p = _internal_size_p;
        offset = 0;
        file_buf = sal_alloc(*size_p, "buf");

        sal_strncpy(file_buf, arad_DebugSignals_ETPP_0, sal_strlen(arad_DebugSignals_ETPP_0));

        offset += sal_strlen(arad_DebugSignals_ETPP_0);
        sal_strncpy(file_buf + offset, arad_DebugSignals_ETPP_1, sal_strlen(arad_DebugSignals_ETPP_1));


        *buf = file_buf;
        SHR_EXIT();
    }
    if(!sal_strncmp("arad/DebugSignals-IRPP.xml", filePath, RHFILE_MAX_SIZE))
    {
        _internal_size_p = 0;
        _internal_size_p += sal_strlen(arad_DebugSignals_IRPP_0);
        _internal_size_p += sal_strlen(arad_DebugSignals_IRPP_1);
        _internal_size_p += sal_strlen(arad_DebugSignals_IRPP_2);
        _internal_size_p += sal_strlen(arad_DebugSignals_IRPP_3);
        _internal_size_p += sal_strlen(arad_DebugSignals_IRPP_4);
        _internal_size_p += sal_strlen(arad_DebugSignals_IRPP_5);
        _internal_size_p += sal_strlen(arad_DebugSignals_IRPP_6);
        _internal_size_p += sal_strlen(arad_DebugSignals_IRPP_7);
        _internal_size_p += sal_strlen(arad_DebugSignals_IRPP_8);
        _internal_size_p += sal_strlen(arad_DebugSignals_IRPP_9);
        _internal_size_p += sal_strlen(arad_DebugSignals_IRPP_10);
        _internal_size_p += sal_strlen(arad_DebugSignals_IRPP_11);
        _internal_size_p += sal_strlen(arad_DebugSignals_IRPP_12);
        _internal_size_p += sal_strlen(arad_DebugSignals_IRPP_13);
        _internal_size_p += sal_strlen(arad_DebugSignals_IRPP_14);
        _internal_size_p += sal_strlen(arad_DebugSignals_IRPP_15);
        _internal_size_p += sal_strlen(arad_DebugSignals_IRPP_16);
        _internal_size_p += sal_strlen(arad_DebugSignals_IRPP_17);
        _internal_size_p += sal_strlen(arad_DebugSignals_IRPP_18);

        *size_p = _internal_size_p;
        offset = 0;
        file_buf = sal_alloc(*size_p, "buf");

        sal_strncpy(file_buf, arad_DebugSignals_IRPP_0, sal_strlen(arad_DebugSignals_IRPP_0));

        offset += sal_strlen(arad_DebugSignals_IRPP_0);
        sal_strncpy(file_buf + offset, arad_DebugSignals_IRPP_1, sal_strlen(arad_DebugSignals_IRPP_1));

        offset += sal_strlen(arad_DebugSignals_IRPP_1);
        sal_strncpy(file_buf + offset, arad_DebugSignals_IRPP_2, sal_strlen(arad_DebugSignals_IRPP_2));

        offset += sal_strlen(arad_DebugSignals_IRPP_2);
        sal_strncpy(file_buf + offset, arad_DebugSignals_IRPP_3, sal_strlen(arad_DebugSignals_IRPP_3));

        offset += sal_strlen(arad_DebugSignals_IRPP_3);
        sal_strncpy(file_buf + offset, arad_DebugSignals_IRPP_4, sal_strlen(arad_DebugSignals_IRPP_4));

        offset += sal_strlen(arad_DebugSignals_IRPP_4);
        sal_strncpy(file_buf + offset, arad_DebugSignals_IRPP_5, sal_strlen(arad_DebugSignals_IRPP_5));

        offset += sal_strlen(arad_DebugSignals_IRPP_5);
        sal_strncpy(file_buf + offset, arad_DebugSignals_IRPP_6, sal_strlen(arad_DebugSignals_IRPP_6));

        offset += sal_strlen(arad_DebugSignals_IRPP_6);
        sal_strncpy(file_buf + offset, arad_DebugSignals_IRPP_7, sal_strlen(arad_DebugSignals_IRPP_7));

        offset += sal_strlen(arad_DebugSignals_IRPP_7);
        sal_strncpy(file_buf + offset, arad_DebugSignals_IRPP_8, sal_strlen(arad_DebugSignals_IRPP_8));

        offset += sal_strlen(arad_DebugSignals_IRPP_8);
        sal_strncpy(file_buf + offset, arad_DebugSignals_IRPP_9, sal_strlen(arad_DebugSignals_IRPP_9));

        offset += sal_strlen(arad_DebugSignals_IRPP_9);
        sal_strncpy(file_buf + offset, arad_DebugSignals_IRPP_10, sal_strlen(arad_DebugSignals_IRPP_10));

        offset += sal_strlen(arad_DebugSignals_IRPP_10);
        sal_strncpy(file_buf + offset, arad_DebugSignals_IRPP_11, sal_strlen(arad_DebugSignals_IRPP_11));

        offset += sal_strlen(arad_DebugSignals_IRPP_11);
        sal_strncpy(file_buf + offset, arad_DebugSignals_IRPP_12, sal_strlen(arad_DebugSignals_IRPP_12));

        offset += sal_strlen(arad_DebugSignals_IRPP_12);
        sal_strncpy(file_buf + offset, arad_DebugSignals_IRPP_13, sal_strlen(arad_DebugSignals_IRPP_13));

        offset += sal_strlen(arad_DebugSignals_IRPP_13);
        sal_strncpy(file_buf + offset, arad_DebugSignals_IRPP_14, sal_strlen(arad_DebugSignals_IRPP_14));

        offset += sal_strlen(arad_DebugSignals_IRPP_14);
        sal_strncpy(file_buf + offset, arad_DebugSignals_IRPP_15, sal_strlen(arad_DebugSignals_IRPP_15));

        offset += sal_strlen(arad_DebugSignals_IRPP_15);
        sal_strncpy(file_buf + offset, arad_DebugSignals_IRPP_16, sal_strlen(arad_DebugSignals_IRPP_16));

        offset += sal_strlen(arad_DebugSignals_IRPP_16);
        sal_strncpy(file_buf + offset, arad_DebugSignals_IRPP_17, sal_strlen(arad_DebugSignals_IRPP_17));

        offset += sal_strlen(arad_DebugSignals_IRPP_17);
        sal_strncpy(file_buf + offset, arad_DebugSignals_IRPP_18, sal_strlen(arad_DebugSignals_IRPP_18));


        *buf = file_buf;
        SHR_EXIT();
    }
    if(!sal_strncmp("arad/PP.xml", filePath, RHFILE_MAX_SIZE))
    {
        _internal_size_p = 0;
        _internal_size_p += sal_strlen(arad_PP_0);

        *size_p = _internal_size_p;
        offset = 0;
        file_buf = sal_alloc(*size_p, "buf");

        sal_strncpy(file_buf, arad_PP_0, sal_strlen(arad_PP_0));


        *buf = file_buf;
        SHR_EXIT();
    }
    if(!sal_strncmp("arad/SignalStructures.xml", filePath, RHFILE_MAX_SIZE))
    {
        _internal_size_p = 0;
        _internal_size_p += sal_strlen(arad_SignalStructures_0);
        _internal_size_p += sal_strlen(arad_SignalStructures_1);
        _internal_size_p += sal_strlen(arad_SignalStructures_2);
        _internal_size_p += sal_strlen(arad_SignalStructures_3);

        *size_p = _internal_size_p;
        offset = 0;
        file_buf = sal_alloc(*size_p, "buf");

        sal_strncpy(file_buf, arad_SignalStructures_0, sal_strlen(arad_SignalStructures_0));

        offset += sal_strlen(arad_SignalStructures_0);
        sal_strncpy(file_buf + offset, arad_SignalStructures_1, sal_strlen(arad_SignalStructures_1));

        offset += sal_strlen(arad_SignalStructures_1);
        sal_strncpy(file_buf + offset, arad_SignalStructures_2, sal_strlen(arad_SignalStructures_2));

        offset += sal_strlen(arad_SignalStructures_2);
        sal_strncpy(file_buf + offset, arad_SignalStructures_3, sal_strlen(arad_SignalStructures_3));


        *buf = file_buf;
        SHR_EXIT();
    }
    if(!sal_strncmp("aradplus/AccessObjects.xml", filePath, RHFILE_MAX_SIZE))
    {
        _internal_size_p = 0;
        _internal_size_p += sal_strlen(aradplus_AccessObjects_0);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_1);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_2);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_3);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_4);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_5);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_6);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_7);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_8);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_9);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_10);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_11);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_12);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_13);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_14);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_15);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_16);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_17);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_18);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_19);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_20);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_21);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_22);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_23);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_24);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_25);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_26);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_27);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_28);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_29);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_30);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_31);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_32);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_33);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_34);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_35);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_36);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_37);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_38);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_39);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_40);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_41);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_42);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_43);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_44);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_45);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_46);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_47);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_48);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_49);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_50);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_51);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_52);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_53);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_54);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_55);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_56);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_57);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_58);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_59);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_60);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_61);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_62);
        _internal_size_p += sal_strlen(aradplus_AccessObjects_63);

        *size_p = _internal_size_p;
        offset = 0;
        file_buf = sal_alloc(*size_p, "buf");

        sal_strncpy(file_buf, aradplus_AccessObjects_0, sal_strlen(aradplus_AccessObjects_0));

        offset += sal_strlen(aradplus_AccessObjects_0);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_1, sal_strlen(aradplus_AccessObjects_1));

        offset += sal_strlen(aradplus_AccessObjects_1);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_2, sal_strlen(aradplus_AccessObjects_2));

        offset += sal_strlen(aradplus_AccessObjects_2);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_3, sal_strlen(aradplus_AccessObjects_3));

        offset += sal_strlen(aradplus_AccessObjects_3);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_4, sal_strlen(aradplus_AccessObjects_4));

        offset += sal_strlen(aradplus_AccessObjects_4);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_5, sal_strlen(aradplus_AccessObjects_5));

        offset += sal_strlen(aradplus_AccessObjects_5);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_6, sal_strlen(aradplus_AccessObjects_6));

        offset += sal_strlen(aradplus_AccessObjects_6);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_7, sal_strlen(aradplus_AccessObjects_7));

        offset += sal_strlen(aradplus_AccessObjects_7);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_8, sal_strlen(aradplus_AccessObjects_8));

        offset += sal_strlen(aradplus_AccessObjects_8);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_9, sal_strlen(aradplus_AccessObjects_9));

        offset += sal_strlen(aradplus_AccessObjects_9);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_10, sal_strlen(aradplus_AccessObjects_10));

        offset += sal_strlen(aradplus_AccessObjects_10);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_11, sal_strlen(aradplus_AccessObjects_11));

        offset += sal_strlen(aradplus_AccessObjects_11);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_12, sal_strlen(aradplus_AccessObjects_12));

        offset += sal_strlen(aradplus_AccessObjects_12);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_13, sal_strlen(aradplus_AccessObjects_13));

        offset += sal_strlen(aradplus_AccessObjects_13);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_14, sal_strlen(aradplus_AccessObjects_14));

        offset += sal_strlen(aradplus_AccessObjects_14);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_15, sal_strlen(aradplus_AccessObjects_15));

        offset += sal_strlen(aradplus_AccessObjects_15);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_16, sal_strlen(aradplus_AccessObjects_16));

        offset += sal_strlen(aradplus_AccessObjects_16);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_17, sal_strlen(aradplus_AccessObjects_17));

        offset += sal_strlen(aradplus_AccessObjects_17);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_18, sal_strlen(aradplus_AccessObjects_18));

        offset += sal_strlen(aradplus_AccessObjects_18);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_19, sal_strlen(aradplus_AccessObjects_19));

        offset += sal_strlen(aradplus_AccessObjects_19);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_20, sal_strlen(aradplus_AccessObjects_20));

        offset += sal_strlen(aradplus_AccessObjects_20);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_21, sal_strlen(aradplus_AccessObjects_21));

        offset += sal_strlen(aradplus_AccessObjects_21);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_22, sal_strlen(aradplus_AccessObjects_22));

        offset += sal_strlen(aradplus_AccessObjects_22);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_23, sal_strlen(aradplus_AccessObjects_23));

        offset += sal_strlen(aradplus_AccessObjects_23);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_24, sal_strlen(aradplus_AccessObjects_24));

        offset += sal_strlen(aradplus_AccessObjects_24);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_25, sal_strlen(aradplus_AccessObjects_25));

        offset += sal_strlen(aradplus_AccessObjects_25);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_26, sal_strlen(aradplus_AccessObjects_26));

        offset += sal_strlen(aradplus_AccessObjects_26);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_27, sal_strlen(aradplus_AccessObjects_27));

        offset += sal_strlen(aradplus_AccessObjects_27);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_28, sal_strlen(aradplus_AccessObjects_28));

        offset += sal_strlen(aradplus_AccessObjects_28);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_29, sal_strlen(aradplus_AccessObjects_29));

        offset += sal_strlen(aradplus_AccessObjects_29);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_30, sal_strlen(aradplus_AccessObjects_30));

        offset += sal_strlen(aradplus_AccessObjects_30);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_31, sal_strlen(aradplus_AccessObjects_31));

        offset += sal_strlen(aradplus_AccessObjects_31);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_32, sal_strlen(aradplus_AccessObjects_32));

        offset += sal_strlen(aradplus_AccessObjects_32);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_33, sal_strlen(aradplus_AccessObjects_33));

        offset += sal_strlen(aradplus_AccessObjects_33);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_34, sal_strlen(aradplus_AccessObjects_34));

        offset += sal_strlen(aradplus_AccessObjects_34);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_35, sal_strlen(aradplus_AccessObjects_35));

        offset += sal_strlen(aradplus_AccessObjects_35);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_36, sal_strlen(aradplus_AccessObjects_36));

        offset += sal_strlen(aradplus_AccessObjects_36);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_37, sal_strlen(aradplus_AccessObjects_37));

        offset += sal_strlen(aradplus_AccessObjects_37);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_38, sal_strlen(aradplus_AccessObjects_38));

        offset += sal_strlen(aradplus_AccessObjects_38);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_39, sal_strlen(aradplus_AccessObjects_39));

        offset += sal_strlen(aradplus_AccessObjects_39);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_40, sal_strlen(aradplus_AccessObjects_40));

        offset += sal_strlen(aradplus_AccessObjects_40);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_41, sal_strlen(aradplus_AccessObjects_41));

        offset += sal_strlen(aradplus_AccessObjects_41);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_42, sal_strlen(aradplus_AccessObjects_42));

        offset += sal_strlen(aradplus_AccessObjects_42);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_43, sal_strlen(aradplus_AccessObjects_43));

        offset += sal_strlen(aradplus_AccessObjects_43);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_44, sal_strlen(aradplus_AccessObjects_44));

        offset += sal_strlen(aradplus_AccessObjects_44);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_45, sal_strlen(aradplus_AccessObjects_45));

        offset += sal_strlen(aradplus_AccessObjects_45);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_46, sal_strlen(aradplus_AccessObjects_46));

        offset += sal_strlen(aradplus_AccessObjects_46);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_47, sal_strlen(aradplus_AccessObjects_47));

        offset += sal_strlen(aradplus_AccessObjects_47);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_48, sal_strlen(aradplus_AccessObjects_48));

        offset += sal_strlen(aradplus_AccessObjects_48);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_49, sal_strlen(aradplus_AccessObjects_49));

        offset += sal_strlen(aradplus_AccessObjects_49);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_50, sal_strlen(aradplus_AccessObjects_50));

        offset += sal_strlen(aradplus_AccessObjects_50);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_51, sal_strlen(aradplus_AccessObjects_51));

        offset += sal_strlen(aradplus_AccessObjects_51);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_52, sal_strlen(aradplus_AccessObjects_52));

        offset += sal_strlen(aradplus_AccessObjects_52);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_53, sal_strlen(aradplus_AccessObjects_53));

        offset += sal_strlen(aradplus_AccessObjects_53);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_54, sal_strlen(aradplus_AccessObjects_54));

        offset += sal_strlen(aradplus_AccessObjects_54);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_55, sal_strlen(aradplus_AccessObjects_55));

        offset += sal_strlen(aradplus_AccessObjects_55);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_56, sal_strlen(aradplus_AccessObjects_56));

        offset += sal_strlen(aradplus_AccessObjects_56);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_57, sal_strlen(aradplus_AccessObjects_57));

        offset += sal_strlen(aradplus_AccessObjects_57);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_58, sal_strlen(aradplus_AccessObjects_58));

        offset += sal_strlen(aradplus_AccessObjects_58);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_59, sal_strlen(aradplus_AccessObjects_59));

        offset += sal_strlen(aradplus_AccessObjects_59);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_60, sal_strlen(aradplus_AccessObjects_60));

        offset += sal_strlen(aradplus_AccessObjects_60);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_61, sal_strlen(aradplus_AccessObjects_61));

        offset += sal_strlen(aradplus_AccessObjects_61);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_62, sal_strlen(aradplus_AccessObjects_62));

        offset += sal_strlen(aradplus_AccessObjects_62);
        sal_strncpy(file_buf + offset, aradplus_AccessObjects_63, sal_strlen(aradplus_AccessObjects_63));


        *buf = file_buf;
        SHR_EXIT();
    }
    if(!sal_strncmp("aradplus/DebugSignals-ERPP.xml", filePath, RHFILE_MAX_SIZE))
    {
        _internal_size_p = 0;
        _internal_size_p += sal_strlen(aradplus_DebugSignals_ERPP_0);
        _internal_size_p += sal_strlen(aradplus_DebugSignals_ERPP_1);
        _internal_size_p += sal_strlen(aradplus_DebugSignals_ERPP_2);

        *size_p = _internal_size_p;
        offset = 0;
        file_buf = sal_alloc(*size_p, "buf");

        sal_strncpy(file_buf, aradplus_DebugSignals_ERPP_0, sal_strlen(aradplus_DebugSignals_ERPP_0));

        offset += sal_strlen(aradplus_DebugSignals_ERPP_0);
        sal_strncpy(file_buf + offset, aradplus_DebugSignals_ERPP_1, sal_strlen(aradplus_DebugSignals_ERPP_1));

        offset += sal_strlen(aradplus_DebugSignals_ERPP_1);
        sal_strncpy(file_buf + offset, aradplus_DebugSignals_ERPP_2, sal_strlen(aradplus_DebugSignals_ERPP_2));


        *buf = file_buf;
        SHR_EXIT();
    }
    if(!sal_strncmp("aradplus/DebugSignals-ETPP.xml", filePath, RHFILE_MAX_SIZE))
    {
        _internal_size_p = 0;
        _internal_size_p += sal_strlen(aradplus_DebugSignals_ETPP_0);
        _internal_size_p += sal_strlen(aradplus_DebugSignals_ETPP_1);

        *size_p = _internal_size_p;
        offset = 0;
        file_buf = sal_alloc(*size_p, "buf");

        sal_strncpy(file_buf, aradplus_DebugSignals_ETPP_0, sal_strlen(aradplus_DebugSignals_ETPP_0));

        offset += sal_strlen(aradplus_DebugSignals_ETPP_0);
        sal_strncpy(file_buf + offset, aradplus_DebugSignals_ETPP_1, sal_strlen(aradplus_DebugSignals_ETPP_1));


        *buf = file_buf;
        SHR_EXIT();
    }
    if(!sal_strncmp("aradplus/DebugSignals-IRPP.xml", filePath, RHFILE_MAX_SIZE))
    {
        _internal_size_p = 0;
        _internal_size_p += sal_strlen(aradplus_DebugSignals_IRPP_0);
        _internal_size_p += sal_strlen(aradplus_DebugSignals_IRPP_1);
        _internal_size_p += sal_strlen(aradplus_DebugSignals_IRPP_2);
        _internal_size_p += sal_strlen(aradplus_DebugSignals_IRPP_3);
        _internal_size_p += sal_strlen(aradplus_DebugSignals_IRPP_4);
        _internal_size_p += sal_strlen(aradplus_DebugSignals_IRPP_5);
        _internal_size_p += sal_strlen(aradplus_DebugSignals_IRPP_6);
        _internal_size_p += sal_strlen(aradplus_DebugSignals_IRPP_7);
        _internal_size_p += sal_strlen(aradplus_DebugSignals_IRPP_8);
        _internal_size_p += sal_strlen(aradplus_DebugSignals_IRPP_9);
        _internal_size_p += sal_strlen(aradplus_DebugSignals_IRPP_10);
        _internal_size_p += sal_strlen(aradplus_DebugSignals_IRPP_11);
        _internal_size_p += sal_strlen(aradplus_DebugSignals_IRPP_12);
        _internal_size_p += sal_strlen(aradplus_DebugSignals_IRPP_13);
        _internal_size_p += sal_strlen(aradplus_DebugSignals_IRPP_14);
        _internal_size_p += sal_strlen(aradplus_DebugSignals_IRPP_15);
        _internal_size_p += sal_strlen(aradplus_DebugSignals_IRPP_16);
        _internal_size_p += sal_strlen(aradplus_DebugSignals_IRPP_17);
        _internal_size_p += sal_strlen(aradplus_DebugSignals_IRPP_18);
        _internal_size_p += sal_strlen(aradplus_DebugSignals_IRPP_19);
        _internal_size_p += sal_strlen(aradplus_DebugSignals_IRPP_20);

        *size_p = _internal_size_p;
        offset = 0;
        file_buf = sal_alloc(*size_p, "buf");

        sal_strncpy(file_buf, aradplus_DebugSignals_IRPP_0, sal_strlen(aradplus_DebugSignals_IRPP_0));

        offset += sal_strlen(aradplus_DebugSignals_IRPP_0);
        sal_strncpy(file_buf + offset, aradplus_DebugSignals_IRPP_1, sal_strlen(aradplus_DebugSignals_IRPP_1));

        offset += sal_strlen(aradplus_DebugSignals_IRPP_1);
        sal_strncpy(file_buf + offset, aradplus_DebugSignals_IRPP_2, sal_strlen(aradplus_DebugSignals_IRPP_2));

        offset += sal_strlen(aradplus_DebugSignals_IRPP_2);
        sal_strncpy(file_buf + offset, aradplus_DebugSignals_IRPP_3, sal_strlen(aradplus_DebugSignals_IRPP_3));

        offset += sal_strlen(aradplus_DebugSignals_IRPP_3);
        sal_strncpy(file_buf + offset, aradplus_DebugSignals_IRPP_4, sal_strlen(aradplus_DebugSignals_IRPP_4));

        offset += sal_strlen(aradplus_DebugSignals_IRPP_4);
        sal_strncpy(file_buf + offset, aradplus_DebugSignals_IRPP_5, sal_strlen(aradplus_DebugSignals_IRPP_5));

        offset += sal_strlen(aradplus_DebugSignals_IRPP_5);
        sal_strncpy(file_buf + offset, aradplus_DebugSignals_IRPP_6, sal_strlen(aradplus_DebugSignals_IRPP_6));

        offset += sal_strlen(aradplus_DebugSignals_IRPP_6);
        sal_strncpy(file_buf + offset, aradplus_DebugSignals_IRPP_7, sal_strlen(aradplus_DebugSignals_IRPP_7));

        offset += sal_strlen(aradplus_DebugSignals_IRPP_7);
        sal_strncpy(file_buf + offset, aradplus_DebugSignals_IRPP_8, sal_strlen(aradplus_DebugSignals_IRPP_8));

        offset += sal_strlen(aradplus_DebugSignals_IRPP_8);
        sal_strncpy(file_buf + offset, aradplus_DebugSignals_IRPP_9, sal_strlen(aradplus_DebugSignals_IRPP_9));

        offset += sal_strlen(aradplus_DebugSignals_IRPP_9);
        sal_strncpy(file_buf + offset, aradplus_DebugSignals_IRPP_10, sal_strlen(aradplus_DebugSignals_IRPP_10));

        offset += sal_strlen(aradplus_DebugSignals_IRPP_10);
        sal_strncpy(file_buf + offset, aradplus_DebugSignals_IRPP_11, sal_strlen(aradplus_DebugSignals_IRPP_11));

        offset += sal_strlen(aradplus_DebugSignals_IRPP_11);
        sal_strncpy(file_buf + offset, aradplus_DebugSignals_IRPP_12, sal_strlen(aradplus_DebugSignals_IRPP_12));

        offset += sal_strlen(aradplus_DebugSignals_IRPP_12);
        sal_strncpy(file_buf + offset, aradplus_DebugSignals_IRPP_13, sal_strlen(aradplus_DebugSignals_IRPP_13));

        offset += sal_strlen(aradplus_DebugSignals_IRPP_13);
        sal_strncpy(file_buf + offset, aradplus_DebugSignals_IRPP_14, sal_strlen(aradplus_DebugSignals_IRPP_14));

        offset += sal_strlen(aradplus_DebugSignals_IRPP_14);
        sal_strncpy(file_buf + offset, aradplus_DebugSignals_IRPP_15, sal_strlen(aradplus_DebugSignals_IRPP_15));

        offset += sal_strlen(aradplus_DebugSignals_IRPP_15);
        sal_strncpy(file_buf + offset, aradplus_DebugSignals_IRPP_16, sal_strlen(aradplus_DebugSignals_IRPP_16));

        offset += sal_strlen(aradplus_DebugSignals_IRPP_16);
        sal_strncpy(file_buf + offset, aradplus_DebugSignals_IRPP_17, sal_strlen(aradplus_DebugSignals_IRPP_17));

        offset += sal_strlen(aradplus_DebugSignals_IRPP_17);
        sal_strncpy(file_buf + offset, aradplus_DebugSignals_IRPP_18, sal_strlen(aradplus_DebugSignals_IRPP_18));

        offset += sal_strlen(aradplus_DebugSignals_IRPP_18);
        sal_strncpy(file_buf + offset, aradplus_DebugSignals_IRPP_19, sal_strlen(aradplus_DebugSignals_IRPP_19));

        offset += sal_strlen(aradplus_DebugSignals_IRPP_19);
        sal_strncpy(file_buf + offset, aradplus_DebugSignals_IRPP_20, sal_strlen(aradplus_DebugSignals_IRPP_20));


        *buf = file_buf;
        SHR_EXIT();
    }
    if(!sal_strncmp("aradplus/PP.xml", filePath, RHFILE_MAX_SIZE))
    {
        _internal_size_p = 0;
        _internal_size_p += sal_strlen(aradplus_PP_0);

        *size_p = _internal_size_p;
        offset = 0;
        file_buf = sal_alloc(*size_p, "buf");

        sal_strncpy(file_buf, aradplus_PP_0, sal_strlen(aradplus_PP_0));


        *buf = file_buf;
        SHR_EXIT();
    }
    if(!sal_strncmp("aradplus/SignalStructures.xml", filePath, RHFILE_MAX_SIZE))
    {
        _internal_size_p = 0;
        _internal_size_p += sal_strlen(aradplus_SignalStructures_0);
        _internal_size_p += sal_strlen(aradplus_SignalStructures_1);
        _internal_size_p += sal_strlen(aradplus_SignalStructures_2);
        _internal_size_p += sal_strlen(aradplus_SignalStructures_3);

        *size_p = _internal_size_p;
        offset = 0;
        file_buf = sal_alloc(*size_p, "buf");

        sal_strncpy(file_buf, aradplus_SignalStructures_0, sal_strlen(aradplus_SignalStructures_0));

        offset += sal_strlen(aradplus_SignalStructures_0);
        sal_strncpy(file_buf + offset, aradplus_SignalStructures_1, sal_strlen(aradplus_SignalStructures_1));

        offset += sal_strlen(aradplus_SignalStructures_1);
        sal_strncpy(file_buf + offset, aradplus_SignalStructures_2, sal_strlen(aradplus_SignalStructures_2));

        offset += sal_strlen(aradplus_SignalStructures_2);
        sal_strncpy(file_buf + offset, aradplus_SignalStructures_3, sal_strlen(aradplus_SignalStructures_3));


        *buf = file_buf;
        SHR_EXIT();
    }
    if(!sal_strncmp("jericho/AccessObjects.xml", filePath, RHFILE_MAX_SIZE))
    {
        _internal_size_p = 0;
        _internal_size_p += sal_strlen(jericho_AccessObjects_0);
        _internal_size_p += sal_strlen(jericho_AccessObjects_1);
        _internal_size_p += sal_strlen(jericho_AccessObjects_2);
        _internal_size_p += sal_strlen(jericho_AccessObjects_3);
        _internal_size_p += sal_strlen(jericho_AccessObjects_4);
        _internal_size_p += sal_strlen(jericho_AccessObjects_5);
        _internal_size_p += sal_strlen(jericho_AccessObjects_6);
        _internal_size_p += sal_strlen(jericho_AccessObjects_7);
        _internal_size_p += sal_strlen(jericho_AccessObjects_8);
        _internal_size_p += sal_strlen(jericho_AccessObjects_9);
        _internal_size_p += sal_strlen(jericho_AccessObjects_10);
        _internal_size_p += sal_strlen(jericho_AccessObjects_11);
        _internal_size_p += sal_strlen(jericho_AccessObjects_12);
        _internal_size_p += sal_strlen(jericho_AccessObjects_13);
        _internal_size_p += sal_strlen(jericho_AccessObjects_14);
        _internal_size_p += sal_strlen(jericho_AccessObjects_15);
        _internal_size_p += sal_strlen(jericho_AccessObjects_16);
        _internal_size_p += sal_strlen(jericho_AccessObjects_17);
        _internal_size_p += sal_strlen(jericho_AccessObjects_18);
        _internal_size_p += sal_strlen(jericho_AccessObjects_19);
        _internal_size_p += sal_strlen(jericho_AccessObjects_20);
        _internal_size_p += sal_strlen(jericho_AccessObjects_21);
        _internal_size_p += sal_strlen(jericho_AccessObjects_22);
        _internal_size_p += sal_strlen(jericho_AccessObjects_23);
        _internal_size_p += sal_strlen(jericho_AccessObjects_24);
        _internal_size_p += sal_strlen(jericho_AccessObjects_25);
        _internal_size_p += sal_strlen(jericho_AccessObjects_26);
        _internal_size_p += sal_strlen(jericho_AccessObjects_27);
        _internal_size_p += sal_strlen(jericho_AccessObjects_28);
        _internal_size_p += sal_strlen(jericho_AccessObjects_29);
        _internal_size_p += sal_strlen(jericho_AccessObjects_30);
        _internal_size_p += sal_strlen(jericho_AccessObjects_31);
        _internal_size_p += sal_strlen(jericho_AccessObjects_32);
        _internal_size_p += sal_strlen(jericho_AccessObjects_33);
        _internal_size_p += sal_strlen(jericho_AccessObjects_34);
        _internal_size_p += sal_strlen(jericho_AccessObjects_35);
        _internal_size_p += sal_strlen(jericho_AccessObjects_36);
        _internal_size_p += sal_strlen(jericho_AccessObjects_37);
        _internal_size_p += sal_strlen(jericho_AccessObjects_38);
        _internal_size_p += sal_strlen(jericho_AccessObjects_39);
        _internal_size_p += sal_strlen(jericho_AccessObjects_40);
        _internal_size_p += sal_strlen(jericho_AccessObjects_41);
        _internal_size_p += sal_strlen(jericho_AccessObjects_42);
        _internal_size_p += sal_strlen(jericho_AccessObjects_43);
        _internal_size_p += sal_strlen(jericho_AccessObjects_44);
        _internal_size_p += sal_strlen(jericho_AccessObjects_45);
        _internal_size_p += sal_strlen(jericho_AccessObjects_46);
        _internal_size_p += sal_strlen(jericho_AccessObjects_47);
        _internal_size_p += sal_strlen(jericho_AccessObjects_48);
        _internal_size_p += sal_strlen(jericho_AccessObjects_49);
        _internal_size_p += sal_strlen(jericho_AccessObjects_50);
        _internal_size_p += sal_strlen(jericho_AccessObjects_51);
        _internal_size_p += sal_strlen(jericho_AccessObjects_52);
        _internal_size_p += sal_strlen(jericho_AccessObjects_53);
        _internal_size_p += sal_strlen(jericho_AccessObjects_54);
        _internal_size_p += sal_strlen(jericho_AccessObjects_55);
        _internal_size_p += sal_strlen(jericho_AccessObjects_56);
        _internal_size_p += sal_strlen(jericho_AccessObjects_57);
        _internal_size_p += sal_strlen(jericho_AccessObjects_58);
        _internal_size_p += sal_strlen(jericho_AccessObjects_59);
        _internal_size_p += sal_strlen(jericho_AccessObjects_60);
        _internal_size_p += sal_strlen(jericho_AccessObjects_61);
        _internal_size_p += sal_strlen(jericho_AccessObjects_62);
        _internal_size_p += sal_strlen(jericho_AccessObjects_63);

        *size_p = _internal_size_p;
        offset = 0;
        file_buf = sal_alloc(*size_p, "buf");

        sal_strncpy(file_buf, jericho_AccessObjects_0, sal_strlen(jericho_AccessObjects_0));

        offset += sal_strlen(jericho_AccessObjects_0);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_1, sal_strlen(jericho_AccessObjects_1));

        offset += sal_strlen(jericho_AccessObjects_1);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_2, sal_strlen(jericho_AccessObjects_2));

        offset += sal_strlen(jericho_AccessObjects_2);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_3, sal_strlen(jericho_AccessObjects_3));

        offset += sal_strlen(jericho_AccessObjects_3);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_4, sal_strlen(jericho_AccessObjects_4));

        offset += sal_strlen(jericho_AccessObjects_4);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_5, sal_strlen(jericho_AccessObjects_5));

        offset += sal_strlen(jericho_AccessObjects_5);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_6, sal_strlen(jericho_AccessObjects_6));

        offset += sal_strlen(jericho_AccessObjects_6);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_7, sal_strlen(jericho_AccessObjects_7));

        offset += sal_strlen(jericho_AccessObjects_7);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_8, sal_strlen(jericho_AccessObjects_8));

        offset += sal_strlen(jericho_AccessObjects_8);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_9, sal_strlen(jericho_AccessObjects_9));

        offset += sal_strlen(jericho_AccessObjects_9);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_10, sal_strlen(jericho_AccessObjects_10));

        offset += sal_strlen(jericho_AccessObjects_10);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_11, sal_strlen(jericho_AccessObjects_11));

        offset += sal_strlen(jericho_AccessObjects_11);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_12, sal_strlen(jericho_AccessObjects_12));

        offset += sal_strlen(jericho_AccessObjects_12);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_13, sal_strlen(jericho_AccessObjects_13));

        offset += sal_strlen(jericho_AccessObjects_13);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_14, sal_strlen(jericho_AccessObjects_14));

        offset += sal_strlen(jericho_AccessObjects_14);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_15, sal_strlen(jericho_AccessObjects_15));

        offset += sal_strlen(jericho_AccessObjects_15);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_16, sal_strlen(jericho_AccessObjects_16));

        offset += sal_strlen(jericho_AccessObjects_16);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_17, sal_strlen(jericho_AccessObjects_17));

        offset += sal_strlen(jericho_AccessObjects_17);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_18, sal_strlen(jericho_AccessObjects_18));

        offset += sal_strlen(jericho_AccessObjects_18);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_19, sal_strlen(jericho_AccessObjects_19));

        offset += sal_strlen(jericho_AccessObjects_19);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_20, sal_strlen(jericho_AccessObjects_20));

        offset += sal_strlen(jericho_AccessObjects_20);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_21, sal_strlen(jericho_AccessObjects_21));

        offset += sal_strlen(jericho_AccessObjects_21);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_22, sal_strlen(jericho_AccessObjects_22));

        offset += sal_strlen(jericho_AccessObjects_22);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_23, sal_strlen(jericho_AccessObjects_23));

        offset += sal_strlen(jericho_AccessObjects_23);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_24, sal_strlen(jericho_AccessObjects_24));

        offset += sal_strlen(jericho_AccessObjects_24);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_25, sal_strlen(jericho_AccessObjects_25));

        offset += sal_strlen(jericho_AccessObjects_25);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_26, sal_strlen(jericho_AccessObjects_26));

        offset += sal_strlen(jericho_AccessObjects_26);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_27, sal_strlen(jericho_AccessObjects_27));

        offset += sal_strlen(jericho_AccessObjects_27);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_28, sal_strlen(jericho_AccessObjects_28));

        offset += sal_strlen(jericho_AccessObjects_28);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_29, sal_strlen(jericho_AccessObjects_29));

        offset += sal_strlen(jericho_AccessObjects_29);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_30, sal_strlen(jericho_AccessObjects_30));

        offset += sal_strlen(jericho_AccessObjects_30);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_31, sal_strlen(jericho_AccessObjects_31));

        offset += sal_strlen(jericho_AccessObjects_31);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_32, sal_strlen(jericho_AccessObjects_32));

        offset += sal_strlen(jericho_AccessObjects_32);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_33, sal_strlen(jericho_AccessObjects_33));

        offset += sal_strlen(jericho_AccessObjects_33);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_34, sal_strlen(jericho_AccessObjects_34));

        offset += sal_strlen(jericho_AccessObjects_34);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_35, sal_strlen(jericho_AccessObjects_35));

        offset += sal_strlen(jericho_AccessObjects_35);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_36, sal_strlen(jericho_AccessObjects_36));

        offset += sal_strlen(jericho_AccessObjects_36);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_37, sal_strlen(jericho_AccessObjects_37));

        offset += sal_strlen(jericho_AccessObjects_37);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_38, sal_strlen(jericho_AccessObjects_38));

        offset += sal_strlen(jericho_AccessObjects_38);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_39, sal_strlen(jericho_AccessObjects_39));

        offset += sal_strlen(jericho_AccessObjects_39);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_40, sal_strlen(jericho_AccessObjects_40));

        offset += sal_strlen(jericho_AccessObjects_40);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_41, sal_strlen(jericho_AccessObjects_41));

        offset += sal_strlen(jericho_AccessObjects_41);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_42, sal_strlen(jericho_AccessObjects_42));

        offset += sal_strlen(jericho_AccessObjects_42);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_43, sal_strlen(jericho_AccessObjects_43));

        offset += sal_strlen(jericho_AccessObjects_43);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_44, sal_strlen(jericho_AccessObjects_44));

        offset += sal_strlen(jericho_AccessObjects_44);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_45, sal_strlen(jericho_AccessObjects_45));

        offset += sal_strlen(jericho_AccessObjects_45);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_46, sal_strlen(jericho_AccessObjects_46));

        offset += sal_strlen(jericho_AccessObjects_46);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_47, sal_strlen(jericho_AccessObjects_47));

        offset += sal_strlen(jericho_AccessObjects_47);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_48, sal_strlen(jericho_AccessObjects_48));

        offset += sal_strlen(jericho_AccessObjects_48);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_49, sal_strlen(jericho_AccessObjects_49));

        offset += sal_strlen(jericho_AccessObjects_49);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_50, sal_strlen(jericho_AccessObjects_50));

        offset += sal_strlen(jericho_AccessObjects_50);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_51, sal_strlen(jericho_AccessObjects_51));

        offset += sal_strlen(jericho_AccessObjects_51);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_52, sal_strlen(jericho_AccessObjects_52));

        offset += sal_strlen(jericho_AccessObjects_52);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_53, sal_strlen(jericho_AccessObjects_53));

        offset += sal_strlen(jericho_AccessObjects_53);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_54, sal_strlen(jericho_AccessObjects_54));

        offset += sal_strlen(jericho_AccessObjects_54);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_55, sal_strlen(jericho_AccessObjects_55));

        offset += sal_strlen(jericho_AccessObjects_55);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_56, sal_strlen(jericho_AccessObjects_56));

        offset += sal_strlen(jericho_AccessObjects_56);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_57, sal_strlen(jericho_AccessObjects_57));

        offset += sal_strlen(jericho_AccessObjects_57);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_58, sal_strlen(jericho_AccessObjects_58));

        offset += sal_strlen(jericho_AccessObjects_58);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_59, sal_strlen(jericho_AccessObjects_59));

        offset += sal_strlen(jericho_AccessObjects_59);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_60, sal_strlen(jericho_AccessObjects_60));

        offset += sal_strlen(jericho_AccessObjects_60);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_61, sal_strlen(jericho_AccessObjects_61));

        offset += sal_strlen(jericho_AccessObjects_61);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_62, sal_strlen(jericho_AccessObjects_62));

        offset += sal_strlen(jericho_AccessObjects_62);
        sal_strncpy(file_buf + offset, jericho_AccessObjects_63, sal_strlen(jericho_AccessObjects_63));


        *buf = file_buf;
        SHR_EXIT();
    }
    if(!sal_strncmp("jericho/DebugSignals-ERPP.xml", filePath, RHFILE_MAX_SIZE))
    {
        _internal_size_p = 0;
        _internal_size_p += sal_strlen(jericho_DebugSignals_ERPP_0);
        _internal_size_p += sal_strlen(jericho_DebugSignals_ERPP_1);
        _internal_size_p += sal_strlen(jericho_DebugSignals_ERPP_2);

        *size_p = _internal_size_p;
        offset = 0;
        file_buf = sal_alloc(*size_p, "buf");

        sal_strncpy(file_buf, jericho_DebugSignals_ERPP_0, sal_strlen(jericho_DebugSignals_ERPP_0));

        offset += sal_strlen(jericho_DebugSignals_ERPP_0);
        sal_strncpy(file_buf + offset, jericho_DebugSignals_ERPP_1, sal_strlen(jericho_DebugSignals_ERPP_1));

        offset += sal_strlen(jericho_DebugSignals_ERPP_1);
        sal_strncpy(file_buf + offset, jericho_DebugSignals_ERPP_2, sal_strlen(jericho_DebugSignals_ERPP_2));


        *buf = file_buf;
        SHR_EXIT();
    }
    if(!sal_strncmp("jericho/DebugSignals-ETPP.xml", filePath, RHFILE_MAX_SIZE))
    {
        _internal_size_p = 0;
        _internal_size_p += sal_strlen(jericho_DebugSignals_ETPP_0);
        _internal_size_p += sal_strlen(jericho_DebugSignals_ETPP_1);

        *size_p = _internal_size_p;
        offset = 0;
        file_buf = sal_alloc(*size_p, "buf");

        sal_strncpy(file_buf, jericho_DebugSignals_ETPP_0, sal_strlen(jericho_DebugSignals_ETPP_0));

        offset += sal_strlen(jericho_DebugSignals_ETPP_0);
        sal_strncpy(file_buf + offset, jericho_DebugSignals_ETPP_1, sal_strlen(jericho_DebugSignals_ETPP_1));


        *buf = file_buf;
        SHR_EXIT();
    }
    if(!sal_strncmp("jericho/DebugSignals-IRPP.xml", filePath, RHFILE_MAX_SIZE))
    {
        _internal_size_p = 0;
        _internal_size_p += sal_strlen(jericho_DebugSignals_IRPP_0);
        _internal_size_p += sal_strlen(jericho_DebugSignals_IRPP_1);
        _internal_size_p += sal_strlen(jericho_DebugSignals_IRPP_2);
        _internal_size_p += sal_strlen(jericho_DebugSignals_IRPP_3);
        _internal_size_p += sal_strlen(jericho_DebugSignals_IRPP_4);
        _internal_size_p += sal_strlen(jericho_DebugSignals_IRPP_5);
        _internal_size_p += sal_strlen(jericho_DebugSignals_IRPP_6);
        _internal_size_p += sal_strlen(jericho_DebugSignals_IRPP_7);
        _internal_size_p += sal_strlen(jericho_DebugSignals_IRPP_8);
        _internal_size_p += sal_strlen(jericho_DebugSignals_IRPP_9);
        _internal_size_p += sal_strlen(jericho_DebugSignals_IRPP_10);
        _internal_size_p += sal_strlen(jericho_DebugSignals_IRPP_11);
        _internal_size_p += sal_strlen(jericho_DebugSignals_IRPP_12);
        _internal_size_p += sal_strlen(jericho_DebugSignals_IRPP_13);
        _internal_size_p += sal_strlen(jericho_DebugSignals_IRPP_14);
        _internal_size_p += sal_strlen(jericho_DebugSignals_IRPP_15);
        _internal_size_p += sal_strlen(jericho_DebugSignals_IRPP_16);
        _internal_size_p += sal_strlen(jericho_DebugSignals_IRPP_17);
        _internal_size_p += sal_strlen(jericho_DebugSignals_IRPP_18);
        _internal_size_p += sal_strlen(jericho_DebugSignals_IRPP_19);
        _internal_size_p += sal_strlen(jericho_DebugSignals_IRPP_20);
        _internal_size_p += sal_strlen(jericho_DebugSignals_IRPP_21);
        _internal_size_p += sal_strlen(jericho_DebugSignals_IRPP_22);
        _internal_size_p += sal_strlen(jericho_DebugSignals_IRPP_23);
        _internal_size_p += sal_strlen(jericho_DebugSignals_IRPP_24);
        _internal_size_p += sal_strlen(jericho_DebugSignals_IRPP_25);

        *size_p = _internal_size_p;
        offset = 0;
        file_buf = sal_alloc(*size_p, "buf");

        sal_strncpy(file_buf, jericho_DebugSignals_IRPP_0, sal_strlen(jericho_DebugSignals_IRPP_0));

        offset += sal_strlen(jericho_DebugSignals_IRPP_0);
        sal_strncpy(file_buf + offset, jericho_DebugSignals_IRPP_1, sal_strlen(jericho_DebugSignals_IRPP_1));

        offset += sal_strlen(jericho_DebugSignals_IRPP_1);
        sal_strncpy(file_buf + offset, jericho_DebugSignals_IRPP_2, sal_strlen(jericho_DebugSignals_IRPP_2));

        offset += sal_strlen(jericho_DebugSignals_IRPP_2);
        sal_strncpy(file_buf + offset, jericho_DebugSignals_IRPP_3, sal_strlen(jericho_DebugSignals_IRPP_3));

        offset += sal_strlen(jericho_DebugSignals_IRPP_3);
        sal_strncpy(file_buf + offset, jericho_DebugSignals_IRPP_4, sal_strlen(jericho_DebugSignals_IRPP_4));

        offset += sal_strlen(jericho_DebugSignals_IRPP_4);
        sal_strncpy(file_buf + offset, jericho_DebugSignals_IRPP_5, sal_strlen(jericho_DebugSignals_IRPP_5));

        offset += sal_strlen(jericho_DebugSignals_IRPP_5);
        sal_strncpy(file_buf + offset, jericho_DebugSignals_IRPP_6, sal_strlen(jericho_DebugSignals_IRPP_6));

        offset += sal_strlen(jericho_DebugSignals_IRPP_6);
        sal_strncpy(file_buf + offset, jericho_DebugSignals_IRPP_7, sal_strlen(jericho_DebugSignals_IRPP_7));

        offset += sal_strlen(jericho_DebugSignals_IRPP_7);
        sal_strncpy(file_buf + offset, jericho_DebugSignals_IRPP_8, sal_strlen(jericho_DebugSignals_IRPP_8));

        offset += sal_strlen(jericho_DebugSignals_IRPP_8);
        sal_strncpy(file_buf + offset, jericho_DebugSignals_IRPP_9, sal_strlen(jericho_DebugSignals_IRPP_9));

        offset += sal_strlen(jericho_DebugSignals_IRPP_9);
        sal_strncpy(file_buf + offset, jericho_DebugSignals_IRPP_10, sal_strlen(jericho_DebugSignals_IRPP_10));

        offset += sal_strlen(jericho_DebugSignals_IRPP_10);
        sal_strncpy(file_buf + offset, jericho_DebugSignals_IRPP_11, sal_strlen(jericho_DebugSignals_IRPP_11));

        offset += sal_strlen(jericho_DebugSignals_IRPP_11);
        sal_strncpy(file_buf + offset, jericho_DebugSignals_IRPP_12, sal_strlen(jericho_DebugSignals_IRPP_12));

        offset += sal_strlen(jericho_DebugSignals_IRPP_12);
        sal_strncpy(file_buf + offset, jericho_DebugSignals_IRPP_13, sal_strlen(jericho_DebugSignals_IRPP_13));

        offset += sal_strlen(jericho_DebugSignals_IRPP_13);
        sal_strncpy(file_buf + offset, jericho_DebugSignals_IRPP_14, sal_strlen(jericho_DebugSignals_IRPP_14));

        offset += sal_strlen(jericho_DebugSignals_IRPP_14);
        sal_strncpy(file_buf + offset, jericho_DebugSignals_IRPP_15, sal_strlen(jericho_DebugSignals_IRPP_15));

        offset += sal_strlen(jericho_DebugSignals_IRPP_15);
        sal_strncpy(file_buf + offset, jericho_DebugSignals_IRPP_16, sal_strlen(jericho_DebugSignals_IRPP_16));

        offset += sal_strlen(jericho_DebugSignals_IRPP_16);
        sal_strncpy(file_buf + offset, jericho_DebugSignals_IRPP_17, sal_strlen(jericho_DebugSignals_IRPP_17));

        offset += sal_strlen(jericho_DebugSignals_IRPP_17);
        sal_strncpy(file_buf + offset, jericho_DebugSignals_IRPP_18, sal_strlen(jericho_DebugSignals_IRPP_18));

        offset += sal_strlen(jericho_DebugSignals_IRPP_18);
        sal_strncpy(file_buf + offset, jericho_DebugSignals_IRPP_19, sal_strlen(jericho_DebugSignals_IRPP_19));

        offset += sal_strlen(jericho_DebugSignals_IRPP_19);
        sal_strncpy(file_buf + offset, jericho_DebugSignals_IRPP_20, sal_strlen(jericho_DebugSignals_IRPP_20));

        offset += sal_strlen(jericho_DebugSignals_IRPP_20);
        sal_strncpy(file_buf + offset, jericho_DebugSignals_IRPP_21, sal_strlen(jericho_DebugSignals_IRPP_21));

        offset += sal_strlen(jericho_DebugSignals_IRPP_21);
        sal_strncpy(file_buf + offset, jericho_DebugSignals_IRPP_22, sal_strlen(jericho_DebugSignals_IRPP_22));

        offset += sal_strlen(jericho_DebugSignals_IRPP_22);
        sal_strncpy(file_buf + offset, jericho_DebugSignals_IRPP_23, sal_strlen(jericho_DebugSignals_IRPP_23));

        offset += sal_strlen(jericho_DebugSignals_IRPP_23);
        sal_strncpy(file_buf + offset, jericho_DebugSignals_IRPP_24, sal_strlen(jericho_DebugSignals_IRPP_24));

        offset += sal_strlen(jericho_DebugSignals_IRPP_24);
        sal_strncpy(file_buf + offset, jericho_DebugSignals_IRPP_25, sal_strlen(jericho_DebugSignals_IRPP_25));


        *buf = file_buf;
        SHR_EXIT();
    }
    if(!sal_strncmp("jericho/PP.xml", filePath, RHFILE_MAX_SIZE))
    {
        _internal_size_p = 0;
        _internal_size_p += sal_strlen(jericho_PP_0);

        *size_p = _internal_size_p;
        offset = 0;
        file_buf = sal_alloc(*size_p, "buf");

        sal_strncpy(file_buf, jericho_PP_0, sal_strlen(jericho_PP_0));


        *buf = file_buf;
        SHR_EXIT();
    }
    if(!sal_strncmp("jericho/SignalStructures.xml", filePath, RHFILE_MAX_SIZE))
    {
        _internal_size_p = 0;
        _internal_size_p += sal_strlen(jericho_SignalStructures_0);
        _internal_size_p += sal_strlen(jericho_SignalStructures_1);
        _internal_size_p += sal_strlen(jericho_SignalStructures_2);
        _internal_size_p += sal_strlen(jericho_SignalStructures_3);
        _internal_size_p += sal_strlen(jericho_SignalStructures_4);
        _internal_size_p += sal_strlen(jericho_SignalStructures_5);
        _internal_size_p += sal_strlen(jericho_SignalStructures_6);
        _internal_size_p += sal_strlen(jericho_SignalStructures_7);

        *size_p = _internal_size_p;
        offset = 0;
        file_buf = sal_alloc(*size_p, "buf");

        sal_strncpy(file_buf, jericho_SignalStructures_0, sal_strlen(jericho_SignalStructures_0));

        offset += sal_strlen(jericho_SignalStructures_0);
        sal_strncpy(file_buf + offset, jericho_SignalStructures_1, sal_strlen(jericho_SignalStructures_1));

        offset += sal_strlen(jericho_SignalStructures_1);
        sal_strncpy(file_buf + offset, jericho_SignalStructures_2, sal_strlen(jericho_SignalStructures_2));

        offset += sal_strlen(jericho_SignalStructures_2);
        sal_strncpy(file_buf + offset, jericho_SignalStructures_3, sal_strlen(jericho_SignalStructures_3));

        offset += sal_strlen(jericho_SignalStructures_3);
        sal_strncpy(file_buf + offset, jericho_SignalStructures_4, sal_strlen(jericho_SignalStructures_4));

        offset += sal_strlen(jericho_SignalStructures_4);
        sal_strncpy(file_buf + offset, jericho_SignalStructures_5, sal_strlen(jericho_SignalStructures_5));

        offset += sal_strlen(jericho_SignalStructures_5);
        sal_strncpy(file_buf + offset, jericho_SignalStructures_6, sal_strlen(jericho_SignalStructures_6));

        offset += sal_strlen(jericho_SignalStructures_6);
        sal_strncpy(file_buf + offset, jericho_SignalStructures_7, sal_strlen(jericho_SignalStructures_7));


        *buf = file_buf;
        SHR_EXIT();
    }
    if(!sal_strncmp("jericho/SystemHeadersObjects.xml", filePath, RHFILE_MAX_SIZE))
    {
        _internal_size_p = 0;
        _internal_size_p += sal_strlen(jericho_SystemHeadersObjects_0);
        _internal_size_p += sal_strlen(jericho_SystemHeadersObjects_1);
        _internal_size_p += sal_strlen(jericho_SystemHeadersObjects_2);
        _internal_size_p += sal_strlen(jericho_SystemHeadersObjects_3);

        *size_p = _internal_size_p;
        offset = 0;
        file_buf = sal_alloc(*size_p, "buf");

        sal_strncpy(file_buf, jericho_SystemHeadersObjects_0, sal_strlen(jericho_SystemHeadersObjects_0));

        offset += sal_strlen(jericho_SystemHeadersObjects_0);
        sal_strncpy(file_buf + offset, jericho_SystemHeadersObjects_1, sal_strlen(jericho_SystemHeadersObjects_1));

        offset += sal_strlen(jericho_SystemHeadersObjects_1);
        sal_strncpy(file_buf + offset, jericho_SystemHeadersObjects_2, sal_strlen(jericho_SystemHeadersObjects_2));

        offset += sal_strlen(jericho_SystemHeadersObjects_2);
        sal_strncpy(file_buf + offset, jericho_SystemHeadersObjects_3, sal_strlen(jericho_SystemHeadersObjects_3));


        *buf = file_buf;
        SHR_EXIT();
    }
    if(!sal_strncmp("jerichoplus/AccessObjects.xml", filePath, RHFILE_MAX_SIZE))
    {
        _internal_size_p = 0;
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_0);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_1);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_2);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_3);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_4);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_5);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_6);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_7);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_8);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_9);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_10);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_11);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_12);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_13);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_14);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_15);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_16);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_17);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_18);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_19);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_20);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_21);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_22);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_23);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_24);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_25);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_26);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_27);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_28);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_29);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_30);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_31);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_32);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_33);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_34);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_35);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_36);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_37);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_38);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_39);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_40);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_41);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_42);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_43);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_44);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_45);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_46);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_47);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_48);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_49);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_50);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_51);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_52);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_53);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_54);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_55);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_56);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_57);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_58);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_59);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_60);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_61);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_62);
        _internal_size_p += sal_strlen(jerichoplus_AccessObjects_63);

        *size_p = _internal_size_p;
        offset = 0;
        file_buf = sal_alloc(*size_p, "buf");

        sal_strncpy(file_buf, jerichoplus_AccessObjects_0, sal_strlen(jerichoplus_AccessObjects_0));

        offset += sal_strlen(jerichoplus_AccessObjects_0);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_1, sal_strlen(jerichoplus_AccessObjects_1));

        offset += sal_strlen(jerichoplus_AccessObjects_1);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_2, sal_strlen(jerichoplus_AccessObjects_2));

        offset += sal_strlen(jerichoplus_AccessObjects_2);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_3, sal_strlen(jerichoplus_AccessObjects_3));

        offset += sal_strlen(jerichoplus_AccessObjects_3);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_4, sal_strlen(jerichoplus_AccessObjects_4));

        offset += sal_strlen(jerichoplus_AccessObjects_4);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_5, sal_strlen(jerichoplus_AccessObjects_5));

        offset += sal_strlen(jerichoplus_AccessObjects_5);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_6, sal_strlen(jerichoplus_AccessObjects_6));

        offset += sal_strlen(jerichoplus_AccessObjects_6);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_7, sal_strlen(jerichoplus_AccessObjects_7));

        offset += sal_strlen(jerichoplus_AccessObjects_7);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_8, sal_strlen(jerichoplus_AccessObjects_8));

        offset += sal_strlen(jerichoplus_AccessObjects_8);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_9, sal_strlen(jerichoplus_AccessObjects_9));

        offset += sal_strlen(jerichoplus_AccessObjects_9);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_10, sal_strlen(jerichoplus_AccessObjects_10));

        offset += sal_strlen(jerichoplus_AccessObjects_10);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_11, sal_strlen(jerichoplus_AccessObjects_11));

        offset += sal_strlen(jerichoplus_AccessObjects_11);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_12, sal_strlen(jerichoplus_AccessObjects_12));

        offset += sal_strlen(jerichoplus_AccessObjects_12);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_13, sal_strlen(jerichoplus_AccessObjects_13));

        offset += sal_strlen(jerichoplus_AccessObjects_13);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_14, sal_strlen(jerichoplus_AccessObjects_14));

        offset += sal_strlen(jerichoplus_AccessObjects_14);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_15, sal_strlen(jerichoplus_AccessObjects_15));

        offset += sal_strlen(jerichoplus_AccessObjects_15);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_16, sal_strlen(jerichoplus_AccessObjects_16));

        offset += sal_strlen(jerichoplus_AccessObjects_16);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_17, sal_strlen(jerichoplus_AccessObjects_17));

        offset += sal_strlen(jerichoplus_AccessObjects_17);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_18, sal_strlen(jerichoplus_AccessObjects_18));

        offset += sal_strlen(jerichoplus_AccessObjects_18);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_19, sal_strlen(jerichoplus_AccessObjects_19));

        offset += sal_strlen(jerichoplus_AccessObjects_19);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_20, sal_strlen(jerichoplus_AccessObjects_20));

        offset += sal_strlen(jerichoplus_AccessObjects_20);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_21, sal_strlen(jerichoplus_AccessObjects_21));

        offset += sal_strlen(jerichoplus_AccessObjects_21);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_22, sal_strlen(jerichoplus_AccessObjects_22));

        offset += sal_strlen(jerichoplus_AccessObjects_22);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_23, sal_strlen(jerichoplus_AccessObjects_23));

        offset += sal_strlen(jerichoplus_AccessObjects_23);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_24, sal_strlen(jerichoplus_AccessObjects_24));

        offset += sal_strlen(jerichoplus_AccessObjects_24);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_25, sal_strlen(jerichoplus_AccessObjects_25));

        offset += sal_strlen(jerichoplus_AccessObjects_25);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_26, sal_strlen(jerichoplus_AccessObjects_26));

        offset += sal_strlen(jerichoplus_AccessObjects_26);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_27, sal_strlen(jerichoplus_AccessObjects_27));

        offset += sal_strlen(jerichoplus_AccessObjects_27);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_28, sal_strlen(jerichoplus_AccessObjects_28));

        offset += sal_strlen(jerichoplus_AccessObjects_28);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_29, sal_strlen(jerichoplus_AccessObjects_29));

        offset += sal_strlen(jerichoplus_AccessObjects_29);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_30, sal_strlen(jerichoplus_AccessObjects_30));

        offset += sal_strlen(jerichoplus_AccessObjects_30);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_31, sal_strlen(jerichoplus_AccessObjects_31));

        offset += sal_strlen(jerichoplus_AccessObjects_31);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_32, sal_strlen(jerichoplus_AccessObjects_32));

        offset += sal_strlen(jerichoplus_AccessObjects_32);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_33, sal_strlen(jerichoplus_AccessObjects_33));

        offset += sal_strlen(jerichoplus_AccessObjects_33);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_34, sal_strlen(jerichoplus_AccessObjects_34));

        offset += sal_strlen(jerichoplus_AccessObjects_34);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_35, sal_strlen(jerichoplus_AccessObjects_35));

        offset += sal_strlen(jerichoplus_AccessObjects_35);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_36, sal_strlen(jerichoplus_AccessObjects_36));

        offset += sal_strlen(jerichoplus_AccessObjects_36);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_37, sal_strlen(jerichoplus_AccessObjects_37));

        offset += sal_strlen(jerichoplus_AccessObjects_37);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_38, sal_strlen(jerichoplus_AccessObjects_38));

        offset += sal_strlen(jerichoplus_AccessObjects_38);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_39, sal_strlen(jerichoplus_AccessObjects_39));

        offset += sal_strlen(jerichoplus_AccessObjects_39);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_40, sal_strlen(jerichoplus_AccessObjects_40));

        offset += sal_strlen(jerichoplus_AccessObjects_40);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_41, sal_strlen(jerichoplus_AccessObjects_41));

        offset += sal_strlen(jerichoplus_AccessObjects_41);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_42, sal_strlen(jerichoplus_AccessObjects_42));

        offset += sal_strlen(jerichoplus_AccessObjects_42);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_43, sal_strlen(jerichoplus_AccessObjects_43));

        offset += sal_strlen(jerichoplus_AccessObjects_43);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_44, sal_strlen(jerichoplus_AccessObjects_44));

        offset += sal_strlen(jerichoplus_AccessObjects_44);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_45, sal_strlen(jerichoplus_AccessObjects_45));

        offset += sal_strlen(jerichoplus_AccessObjects_45);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_46, sal_strlen(jerichoplus_AccessObjects_46));

        offset += sal_strlen(jerichoplus_AccessObjects_46);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_47, sal_strlen(jerichoplus_AccessObjects_47));

        offset += sal_strlen(jerichoplus_AccessObjects_47);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_48, sal_strlen(jerichoplus_AccessObjects_48));

        offset += sal_strlen(jerichoplus_AccessObjects_48);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_49, sal_strlen(jerichoplus_AccessObjects_49));

        offset += sal_strlen(jerichoplus_AccessObjects_49);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_50, sal_strlen(jerichoplus_AccessObjects_50));

        offset += sal_strlen(jerichoplus_AccessObjects_50);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_51, sal_strlen(jerichoplus_AccessObjects_51));

        offset += sal_strlen(jerichoplus_AccessObjects_51);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_52, sal_strlen(jerichoplus_AccessObjects_52));

        offset += sal_strlen(jerichoplus_AccessObjects_52);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_53, sal_strlen(jerichoplus_AccessObjects_53));

        offset += sal_strlen(jerichoplus_AccessObjects_53);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_54, sal_strlen(jerichoplus_AccessObjects_54));

        offset += sal_strlen(jerichoplus_AccessObjects_54);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_55, sal_strlen(jerichoplus_AccessObjects_55));

        offset += sal_strlen(jerichoplus_AccessObjects_55);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_56, sal_strlen(jerichoplus_AccessObjects_56));

        offset += sal_strlen(jerichoplus_AccessObjects_56);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_57, sal_strlen(jerichoplus_AccessObjects_57));

        offset += sal_strlen(jerichoplus_AccessObjects_57);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_58, sal_strlen(jerichoplus_AccessObjects_58));

        offset += sal_strlen(jerichoplus_AccessObjects_58);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_59, sal_strlen(jerichoplus_AccessObjects_59));

        offset += sal_strlen(jerichoplus_AccessObjects_59);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_60, sal_strlen(jerichoplus_AccessObjects_60));

        offset += sal_strlen(jerichoplus_AccessObjects_60);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_61, sal_strlen(jerichoplus_AccessObjects_61));

        offset += sal_strlen(jerichoplus_AccessObjects_61);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_62, sal_strlen(jerichoplus_AccessObjects_62));

        offset += sal_strlen(jerichoplus_AccessObjects_62);
        sal_strncpy(file_buf + offset, jerichoplus_AccessObjects_63, sal_strlen(jerichoplus_AccessObjects_63));


        *buf = file_buf;
        SHR_EXIT();
    }
    if(!sal_strncmp("jerichoplus/DebugSignals-ERPP.xml", filePath, RHFILE_MAX_SIZE))
    {
        _internal_size_p = 0;
        _internal_size_p += sal_strlen(jerichoplus_DebugSignals_ERPP_0);
        _internal_size_p += sal_strlen(jerichoplus_DebugSignals_ERPP_1);
        _internal_size_p += sal_strlen(jerichoplus_DebugSignals_ERPP_2);

        *size_p = _internal_size_p;
        offset = 0;
        file_buf = sal_alloc(*size_p, "buf");

        sal_strncpy(file_buf, jerichoplus_DebugSignals_ERPP_0, sal_strlen(jerichoplus_DebugSignals_ERPP_0));

        offset += sal_strlen(jerichoplus_DebugSignals_ERPP_0);
        sal_strncpy(file_buf + offset, jerichoplus_DebugSignals_ERPP_1, sal_strlen(jerichoplus_DebugSignals_ERPP_1));

        offset += sal_strlen(jerichoplus_DebugSignals_ERPP_1);
        sal_strncpy(file_buf + offset, jerichoplus_DebugSignals_ERPP_2, sal_strlen(jerichoplus_DebugSignals_ERPP_2));


        *buf = file_buf;
        SHR_EXIT();
    }
    if(!sal_strncmp("jerichoplus/DebugSignals-ETPP.xml", filePath, RHFILE_MAX_SIZE))
    {
        _internal_size_p = 0;
        _internal_size_p += sal_strlen(jerichoplus_DebugSignals_ETPP_0);
        _internal_size_p += sal_strlen(jerichoplus_DebugSignals_ETPP_1);
        _internal_size_p += sal_strlen(jerichoplus_DebugSignals_ETPP_2);

        *size_p = _internal_size_p;
        offset = 0;
        file_buf = sal_alloc(*size_p, "buf");

        sal_strncpy(file_buf, jerichoplus_DebugSignals_ETPP_0, sal_strlen(jerichoplus_DebugSignals_ETPP_0));

        offset += sal_strlen(jerichoplus_DebugSignals_ETPP_0);
        sal_strncpy(file_buf + offset, jerichoplus_DebugSignals_ETPP_1, sal_strlen(jerichoplus_DebugSignals_ETPP_1));

        offset += sal_strlen(jerichoplus_DebugSignals_ETPP_1);
        sal_strncpy(file_buf + offset, jerichoplus_DebugSignals_ETPP_2, sal_strlen(jerichoplus_DebugSignals_ETPP_2));


        *buf = file_buf;
        SHR_EXIT();
    }
    if(!sal_strncmp("jerichoplus/DebugSignals-IRPP.xml", filePath, RHFILE_MAX_SIZE))
    {
        _internal_size_p = 0;
        _internal_size_p += sal_strlen(jerichoplus_DebugSignals_IRPP_0);
        _internal_size_p += sal_strlen(jerichoplus_DebugSignals_IRPP_1);
        _internal_size_p += sal_strlen(jerichoplus_DebugSignals_IRPP_2);
        _internal_size_p += sal_strlen(jerichoplus_DebugSignals_IRPP_3);
        _internal_size_p += sal_strlen(jerichoplus_DebugSignals_IRPP_4);
        _internal_size_p += sal_strlen(jerichoplus_DebugSignals_IRPP_5);
        _internal_size_p += sal_strlen(jerichoplus_DebugSignals_IRPP_6);
        _internal_size_p += sal_strlen(jerichoplus_DebugSignals_IRPP_7);
        _internal_size_p += sal_strlen(jerichoplus_DebugSignals_IRPP_8);
        _internal_size_p += sal_strlen(jerichoplus_DebugSignals_IRPP_9);
        _internal_size_p += sal_strlen(jerichoplus_DebugSignals_IRPP_10);
        _internal_size_p += sal_strlen(jerichoplus_DebugSignals_IRPP_11);
        _internal_size_p += sal_strlen(jerichoplus_DebugSignals_IRPP_12);
        _internal_size_p += sal_strlen(jerichoplus_DebugSignals_IRPP_13);
        _internal_size_p += sal_strlen(jerichoplus_DebugSignals_IRPP_14);
        _internal_size_p += sal_strlen(jerichoplus_DebugSignals_IRPP_15);
        _internal_size_p += sal_strlen(jerichoplus_DebugSignals_IRPP_16);
        _internal_size_p += sal_strlen(jerichoplus_DebugSignals_IRPP_17);
        _internal_size_p += sal_strlen(jerichoplus_DebugSignals_IRPP_18);
        _internal_size_p += sal_strlen(jerichoplus_DebugSignals_IRPP_19);
        _internal_size_p += sal_strlen(jerichoplus_DebugSignals_IRPP_20);
        _internal_size_p += sal_strlen(jerichoplus_DebugSignals_IRPP_21);
        _internal_size_p += sal_strlen(jerichoplus_DebugSignals_IRPP_22);
        _internal_size_p += sal_strlen(jerichoplus_DebugSignals_IRPP_23);
        _internal_size_p += sal_strlen(jerichoplus_DebugSignals_IRPP_24);
        _internal_size_p += sal_strlen(jerichoplus_DebugSignals_IRPP_25);
        _internal_size_p += sal_strlen(jerichoplus_DebugSignals_IRPP_26);

        *size_p = _internal_size_p;
        offset = 0;
        file_buf = sal_alloc(*size_p, "buf");

        sal_strncpy(file_buf, jerichoplus_DebugSignals_IRPP_0, sal_strlen(jerichoplus_DebugSignals_IRPP_0));

        offset += sal_strlen(jerichoplus_DebugSignals_IRPP_0);
        sal_strncpy(file_buf + offset, jerichoplus_DebugSignals_IRPP_1, sal_strlen(jerichoplus_DebugSignals_IRPP_1));

        offset += sal_strlen(jerichoplus_DebugSignals_IRPP_1);
        sal_strncpy(file_buf + offset, jerichoplus_DebugSignals_IRPP_2, sal_strlen(jerichoplus_DebugSignals_IRPP_2));

        offset += sal_strlen(jerichoplus_DebugSignals_IRPP_2);
        sal_strncpy(file_buf + offset, jerichoplus_DebugSignals_IRPP_3, sal_strlen(jerichoplus_DebugSignals_IRPP_3));

        offset += sal_strlen(jerichoplus_DebugSignals_IRPP_3);
        sal_strncpy(file_buf + offset, jerichoplus_DebugSignals_IRPP_4, sal_strlen(jerichoplus_DebugSignals_IRPP_4));

        offset += sal_strlen(jerichoplus_DebugSignals_IRPP_4);
        sal_strncpy(file_buf + offset, jerichoplus_DebugSignals_IRPP_5, sal_strlen(jerichoplus_DebugSignals_IRPP_5));

        offset += sal_strlen(jerichoplus_DebugSignals_IRPP_5);
        sal_strncpy(file_buf + offset, jerichoplus_DebugSignals_IRPP_6, sal_strlen(jerichoplus_DebugSignals_IRPP_6));

        offset += sal_strlen(jerichoplus_DebugSignals_IRPP_6);
        sal_strncpy(file_buf + offset, jerichoplus_DebugSignals_IRPP_7, sal_strlen(jerichoplus_DebugSignals_IRPP_7));

        offset += sal_strlen(jerichoplus_DebugSignals_IRPP_7);
        sal_strncpy(file_buf + offset, jerichoplus_DebugSignals_IRPP_8, sal_strlen(jerichoplus_DebugSignals_IRPP_8));

        offset += sal_strlen(jerichoplus_DebugSignals_IRPP_8);
        sal_strncpy(file_buf + offset, jerichoplus_DebugSignals_IRPP_9, sal_strlen(jerichoplus_DebugSignals_IRPP_9));

        offset += sal_strlen(jerichoplus_DebugSignals_IRPP_9);
        sal_strncpy(file_buf + offset, jerichoplus_DebugSignals_IRPP_10, sal_strlen(jerichoplus_DebugSignals_IRPP_10));

        offset += sal_strlen(jerichoplus_DebugSignals_IRPP_10);
        sal_strncpy(file_buf + offset, jerichoplus_DebugSignals_IRPP_11, sal_strlen(jerichoplus_DebugSignals_IRPP_11));

        offset += sal_strlen(jerichoplus_DebugSignals_IRPP_11);
        sal_strncpy(file_buf + offset, jerichoplus_DebugSignals_IRPP_12, sal_strlen(jerichoplus_DebugSignals_IRPP_12));

        offset += sal_strlen(jerichoplus_DebugSignals_IRPP_12);
        sal_strncpy(file_buf + offset, jerichoplus_DebugSignals_IRPP_13, sal_strlen(jerichoplus_DebugSignals_IRPP_13));

        offset += sal_strlen(jerichoplus_DebugSignals_IRPP_13);
        sal_strncpy(file_buf + offset, jerichoplus_DebugSignals_IRPP_14, sal_strlen(jerichoplus_DebugSignals_IRPP_14));

        offset += sal_strlen(jerichoplus_DebugSignals_IRPP_14);
        sal_strncpy(file_buf + offset, jerichoplus_DebugSignals_IRPP_15, sal_strlen(jerichoplus_DebugSignals_IRPP_15));

        offset += sal_strlen(jerichoplus_DebugSignals_IRPP_15);
        sal_strncpy(file_buf + offset, jerichoplus_DebugSignals_IRPP_16, sal_strlen(jerichoplus_DebugSignals_IRPP_16));

        offset += sal_strlen(jerichoplus_DebugSignals_IRPP_16);
        sal_strncpy(file_buf + offset, jerichoplus_DebugSignals_IRPP_17, sal_strlen(jerichoplus_DebugSignals_IRPP_17));

        offset += sal_strlen(jerichoplus_DebugSignals_IRPP_17);
        sal_strncpy(file_buf + offset, jerichoplus_DebugSignals_IRPP_18, sal_strlen(jerichoplus_DebugSignals_IRPP_18));

        offset += sal_strlen(jerichoplus_DebugSignals_IRPP_18);
        sal_strncpy(file_buf + offset, jerichoplus_DebugSignals_IRPP_19, sal_strlen(jerichoplus_DebugSignals_IRPP_19));

        offset += sal_strlen(jerichoplus_DebugSignals_IRPP_19);
        sal_strncpy(file_buf + offset, jerichoplus_DebugSignals_IRPP_20, sal_strlen(jerichoplus_DebugSignals_IRPP_20));

        offset += sal_strlen(jerichoplus_DebugSignals_IRPP_20);
        sal_strncpy(file_buf + offset, jerichoplus_DebugSignals_IRPP_21, sal_strlen(jerichoplus_DebugSignals_IRPP_21));

        offset += sal_strlen(jerichoplus_DebugSignals_IRPP_21);
        sal_strncpy(file_buf + offset, jerichoplus_DebugSignals_IRPP_22, sal_strlen(jerichoplus_DebugSignals_IRPP_22));

        offset += sal_strlen(jerichoplus_DebugSignals_IRPP_22);
        sal_strncpy(file_buf + offset, jerichoplus_DebugSignals_IRPP_23, sal_strlen(jerichoplus_DebugSignals_IRPP_23));

        offset += sal_strlen(jerichoplus_DebugSignals_IRPP_23);
        sal_strncpy(file_buf + offset, jerichoplus_DebugSignals_IRPP_24, sal_strlen(jerichoplus_DebugSignals_IRPP_24));

        offset += sal_strlen(jerichoplus_DebugSignals_IRPP_24);
        sal_strncpy(file_buf + offset, jerichoplus_DebugSignals_IRPP_25, sal_strlen(jerichoplus_DebugSignals_IRPP_25));

        offset += sal_strlen(jerichoplus_DebugSignals_IRPP_25);
        sal_strncpy(file_buf + offset, jerichoplus_DebugSignals_IRPP_26, sal_strlen(jerichoplus_DebugSignals_IRPP_26));


        *buf = file_buf;
        SHR_EXIT();
    }
    if(!sal_strncmp("jerichoplus/PP.xml", filePath, RHFILE_MAX_SIZE))
    {
        _internal_size_p = 0;
        _internal_size_p += sal_strlen(jerichoplus_PP_0);

        *size_p = _internal_size_p;
        offset = 0;
        file_buf = sal_alloc(*size_p, "buf");

        sal_strncpy(file_buf, jerichoplus_PP_0, sal_strlen(jerichoplus_PP_0));


        *buf = file_buf;
        SHR_EXIT();
    }
    if(!sal_strncmp("jerichoplus/SignalStructures.xml", filePath, RHFILE_MAX_SIZE))
    {
        _internal_size_p = 0;
        _internal_size_p += sal_strlen(jerichoplus_SignalStructures_0);
        _internal_size_p += sal_strlen(jerichoplus_SignalStructures_1);
        _internal_size_p += sal_strlen(jerichoplus_SignalStructures_2);
        _internal_size_p += sal_strlen(jerichoplus_SignalStructures_3);
        _internal_size_p += sal_strlen(jerichoplus_SignalStructures_4);
        _internal_size_p += sal_strlen(jerichoplus_SignalStructures_5);
        _internal_size_p += sal_strlen(jerichoplus_SignalStructures_6);
        _internal_size_p += sal_strlen(jerichoplus_SignalStructures_7);

        *size_p = _internal_size_p;
        offset = 0;
        file_buf = sal_alloc(*size_p, "buf");

        sal_strncpy(file_buf, jerichoplus_SignalStructures_0, sal_strlen(jerichoplus_SignalStructures_0));

        offset += sal_strlen(jerichoplus_SignalStructures_0);
        sal_strncpy(file_buf + offset, jerichoplus_SignalStructures_1, sal_strlen(jerichoplus_SignalStructures_1));

        offset += sal_strlen(jerichoplus_SignalStructures_1);
        sal_strncpy(file_buf + offset, jerichoplus_SignalStructures_2, sal_strlen(jerichoplus_SignalStructures_2));

        offset += sal_strlen(jerichoplus_SignalStructures_2);
        sal_strncpy(file_buf + offset, jerichoplus_SignalStructures_3, sal_strlen(jerichoplus_SignalStructures_3));

        offset += sal_strlen(jerichoplus_SignalStructures_3);
        sal_strncpy(file_buf + offset, jerichoplus_SignalStructures_4, sal_strlen(jerichoplus_SignalStructures_4));

        offset += sal_strlen(jerichoplus_SignalStructures_4);
        sal_strncpy(file_buf + offset, jerichoplus_SignalStructures_5, sal_strlen(jerichoplus_SignalStructures_5));

        offset += sal_strlen(jerichoplus_SignalStructures_5);
        sal_strncpy(file_buf + offset, jerichoplus_SignalStructures_6, sal_strlen(jerichoplus_SignalStructures_6));

        offset += sal_strlen(jerichoplus_SignalStructures_6);
        sal_strncpy(file_buf + offset, jerichoplus_SignalStructures_7, sal_strlen(jerichoplus_SignalStructures_7));


        *buf = file_buf;
        SHR_EXIT();
    }
    if(!sal_strncmp("jerichoplus/SystemHeadersObjects.xml", filePath, RHFILE_MAX_SIZE))
    {
        _internal_size_p = 0;
        _internal_size_p += sal_strlen(jerichoplus_SystemHeadersObjects_0);
        _internal_size_p += sal_strlen(jerichoplus_SystemHeadersObjects_1);
        _internal_size_p += sal_strlen(jerichoplus_SystemHeadersObjects_2);
        _internal_size_p += sal_strlen(jerichoplus_SystemHeadersObjects_3);

        *size_p = _internal_size_p;
        offset = 0;
        file_buf = sal_alloc(*size_p, "buf");

        sal_strncpy(file_buf, jerichoplus_SystemHeadersObjects_0, sal_strlen(jerichoplus_SystemHeadersObjects_0));

        offset += sal_strlen(jerichoplus_SystemHeadersObjects_0);
        sal_strncpy(file_buf + offset, jerichoplus_SystemHeadersObjects_1, sal_strlen(jerichoplus_SystemHeadersObjects_1));

        offset += sal_strlen(jerichoplus_SystemHeadersObjects_1);
        sal_strncpy(file_buf + offset, jerichoplus_SystemHeadersObjects_2, sal_strlen(jerichoplus_SystemHeadersObjects_2));

        offset += sal_strlen(jerichoplus_SystemHeadersObjects_2);
        sal_strncpy(file_buf + offset, jerichoplus_SystemHeadersObjects_3, sal_strlen(jerichoplus_SystemHeadersObjects_3));


        *buf = file_buf;
        SHR_EXIT();
    }
    if(!sal_strncmp("qax/AccessObjects.xml", filePath, RHFILE_MAX_SIZE))
    {
        _internal_size_p = 0;
        _internal_size_p += sal_strlen(qax_AccessObjects_0);
        _internal_size_p += sal_strlen(qax_AccessObjects_1);
        _internal_size_p += sal_strlen(qax_AccessObjects_2);
        _internal_size_p += sal_strlen(qax_AccessObjects_3);
        _internal_size_p += sal_strlen(qax_AccessObjects_4);
        _internal_size_p += sal_strlen(qax_AccessObjects_5);
        _internal_size_p += sal_strlen(qax_AccessObjects_6);
        _internal_size_p += sal_strlen(qax_AccessObjects_7);
        _internal_size_p += sal_strlen(qax_AccessObjects_8);
        _internal_size_p += sal_strlen(qax_AccessObjects_9);
        _internal_size_p += sal_strlen(qax_AccessObjects_10);
        _internal_size_p += sal_strlen(qax_AccessObjects_11);
        _internal_size_p += sal_strlen(qax_AccessObjects_12);
        _internal_size_p += sal_strlen(qax_AccessObjects_13);
        _internal_size_p += sal_strlen(qax_AccessObjects_14);
        _internal_size_p += sal_strlen(qax_AccessObjects_15);
        _internal_size_p += sal_strlen(qax_AccessObjects_16);
        _internal_size_p += sal_strlen(qax_AccessObjects_17);
        _internal_size_p += sal_strlen(qax_AccessObjects_18);
        _internal_size_p += sal_strlen(qax_AccessObjects_19);
        _internal_size_p += sal_strlen(qax_AccessObjects_20);
        _internal_size_p += sal_strlen(qax_AccessObjects_21);
        _internal_size_p += sal_strlen(qax_AccessObjects_22);
        _internal_size_p += sal_strlen(qax_AccessObjects_23);
        _internal_size_p += sal_strlen(qax_AccessObjects_24);
        _internal_size_p += sal_strlen(qax_AccessObjects_25);
        _internal_size_p += sal_strlen(qax_AccessObjects_26);
        _internal_size_p += sal_strlen(qax_AccessObjects_27);
        _internal_size_p += sal_strlen(qax_AccessObjects_28);
        _internal_size_p += sal_strlen(qax_AccessObjects_29);
        _internal_size_p += sal_strlen(qax_AccessObjects_30);
        _internal_size_p += sal_strlen(qax_AccessObjects_31);
        _internal_size_p += sal_strlen(qax_AccessObjects_32);
        _internal_size_p += sal_strlen(qax_AccessObjects_33);
        _internal_size_p += sal_strlen(qax_AccessObjects_34);
        _internal_size_p += sal_strlen(qax_AccessObjects_35);
        _internal_size_p += sal_strlen(qax_AccessObjects_36);
        _internal_size_p += sal_strlen(qax_AccessObjects_37);
        _internal_size_p += sal_strlen(qax_AccessObjects_38);
        _internal_size_p += sal_strlen(qax_AccessObjects_39);
        _internal_size_p += sal_strlen(qax_AccessObjects_40);
        _internal_size_p += sal_strlen(qax_AccessObjects_41);
        _internal_size_p += sal_strlen(qax_AccessObjects_42);
        _internal_size_p += sal_strlen(qax_AccessObjects_43);
        _internal_size_p += sal_strlen(qax_AccessObjects_44);
        _internal_size_p += sal_strlen(qax_AccessObjects_45);
        _internal_size_p += sal_strlen(qax_AccessObjects_46);
        _internal_size_p += sal_strlen(qax_AccessObjects_47);
        _internal_size_p += sal_strlen(qax_AccessObjects_48);
        _internal_size_p += sal_strlen(qax_AccessObjects_49);
        _internal_size_p += sal_strlen(qax_AccessObjects_50);
        _internal_size_p += sal_strlen(qax_AccessObjects_51);
        _internal_size_p += sal_strlen(qax_AccessObjects_52);
        _internal_size_p += sal_strlen(qax_AccessObjects_53);
        _internal_size_p += sal_strlen(qax_AccessObjects_54);
        _internal_size_p += sal_strlen(qax_AccessObjects_55);
        _internal_size_p += sal_strlen(qax_AccessObjects_56);
        _internal_size_p += sal_strlen(qax_AccessObjects_57);
        _internal_size_p += sal_strlen(qax_AccessObjects_58);
        _internal_size_p += sal_strlen(qax_AccessObjects_59);
        _internal_size_p += sal_strlen(qax_AccessObjects_60);
        _internal_size_p += sal_strlen(qax_AccessObjects_61);
        _internal_size_p += sal_strlen(qax_AccessObjects_62);
        _internal_size_p += sal_strlen(qax_AccessObjects_63);

        *size_p = _internal_size_p;
        offset = 0;
        file_buf = sal_alloc(*size_p, "buf");

        sal_strncpy(file_buf, qax_AccessObjects_0, sal_strlen(qax_AccessObjects_0));

        offset += sal_strlen(qax_AccessObjects_0);
        sal_strncpy(file_buf + offset, qax_AccessObjects_1, sal_strlen(qax_AccessObjects_1));

        offset += sal_strlen(qax_AccessObjects_1);
        sal_strncpy(file_buf + offset, qax_AccessObjects_2, sal_strlen(qax_AccessObjects_2));

        offset += sal_strlen(qax_AccessObjects_2);
        sal_strncpy(file_buf + offset, qax_AccessObjects_3, sal_strlen(qax_AccessObjects_3));

        offset += sal_strlen(qax_AccessObjects_3);
        sal_strncpy(file_buf + offset, qax_AccessObjects_4, sal_strlen(qax_AccessObjects_4));

        offset += sal_strlen(qax_AccessObjects_4);
        sal_strncpy(file_buf + offset, qax_AccessObjects_5, sal_strlen(qax_AccessObjects_5));

        offset += sal_strlen(qax_AccessObjects_5);
        sal_strncpy(file_buf + offset, qax_AccessObjects_6, sal_strlen(qax_AccessObjects_6));

        offset += sal_strlen(qax_AccessObjects_6);
        sal_strncpy(file_buf + offset, qax_AccessObjects_7, sal_strlen(qax_AccessObjects_7));

        offset += sal_strlen(qax_AccessObjects_7);
        sal_strncpy(file_buf + offset, qax_AccessObjects_8, sal_strlen(qax_AccessObjects_8));

        offset += sal_strlen(qax_AccessObjects_8);
        sal_strncpy(file_buf + offset, qax_AccessObjects_9, sal_strlen(qax_AccessObjects_9));

        offset += sal_strlen(qax_AccessObjects_9);
        sal_strncpy(file_buf + offset, qax_AccessObjects_10, sal_strlen(qax_AccessObjects_10));

        offset += sal_strlen(qax_AccessObjects_10);
        sal_strncpy(file_buf + offset, qax_AccessObjects_11, sal_strlen(qax_AccessObjects_11));

        offset += sal_strlen(qax_AccessObjects_11);
        sal_strncpy(file_buf + offset, qax_AccessObjects_12, sal_strlen(qax_AccessObjects_12));

        offset += sal_strlen(qax_AccessObjects_12);
        sal_strncpy(file_buf + offset, qax_AccessObjects_13, sal_strlen(qax_AccessObjects_13));

        offset += sal_strlen(qax_AccessObjects_13);
        sal_strncpy(file_buf + offset, qax_AccessObjects_14, sal_strlen(qax_AccessObjects_14));

        offset += sal_strlen(qax_AccessObjects_14);
        sal_strncpy(file_buf + offset, qax_AccessObjects_15, sal_strlen(qax_AccessObjects_15));

        offset += sal_strlen(qax_AccessObjects_15);
        sal_strncpy(file_buf + offset, qax_AccessObjects_16, sal_strlen(qax_AccessObjects_16));

        offset += sal_strlen(qax_AccessObjects_16);
        sal_strncpy(file_buf + offset, qax_AccessObjects_17, sal_strlen(qax_AccessObjects_17));

        offset += sal_strlen(qax_AccessObjects_17);
        sal_strncpy(file_buf + offset, qax_AccessObjects_18, sal_strlen(qax_AccessObjects_18));

        offset += sal_strlen(qax_AccessObjects_18);
        sal_strncpy(file_buf + offset, qax_AccessObjects_19, sal_strlen(qax_AccessObjects_19));

        offset += sal_strlen(qax_AccessObjects_19);
        sal_strncpy(file_buf + offset, qax_AccessObjects_20, sal_strlen(qax_AccessObjects_20));

        offset += sal_strlen(qax_AccessObjects_20);
        sal_strncpy(file_buf + offset, qax_AccessObjects_21, sal_strlen(qax_AccessObjects_21));

        offset += sal_strlen(qax_AccessObjects_21);
        sal_strncpy(file_buf + offset, qax_AccessObjects_22, sal_strlen(qax_AccessObjects_22));

        offset += sal_strlen(qax_AccessObjects_22);
        sal_strncpy(file_buf + offset, qax_AccessObjects_23, sal_strlen(qax_AccessObjects_23));

        offset += sal_strlen(qax_AccessObjects_23);
        sal_strncpy(file_buf + offset, qax_AccessObjects_24, sal_strlen(qax_AccessObjects_24));

        offset += sal_strlen(qax_AccessObjects_24);
        sal_strncpy(file_buf + offset, qax_AccessObjects_25, sal_strlen(qax_AccessObjects_25));

        offset += sal_strlen(qax_AccessObjects_25);
        sal_strncpy(file_buf + offset, qax_AccessObjects_26, sal_strlen(qax_AccessObjects_26));

        offset += sal_strlen(qax_AccessObjects_26);
        sal_strncpy(file_buf + offset, qax_AccessObjects_27, sal_strlen(qax_AccessObjects_27));

        offset += sal_strlen(qax_AccessObjects_27);
        sal_strncpy(file_buf + offset, qax_AccessObjects_28, sal_strlen(qax_AccessObjects_28));

        offset += sal_strlen(qax_AccessObjects_28);
        sal_strncpy(file_buf + offset, qax_AccessObjects_29, sal_strlen(qax_AccessObjects_29));

        offset += sal_strlen(qax_AccessObjects_29);
        sal_strncpy(file_buf + offset, qax_AccessObjects_30, sal_strlen(qax_AccessObjects_30));

        offset += sal_strlen(qax_AccessObjects_30);
        sal_strncpy(file_buf + offset, qax_AccessObjects_31, sal_strlen(qax_AccessObjects_31));

        offset += sal_strlen(qax_AccessObjects_31);
        sal_strncpy(file_buf + offset, qax_AccessObjects_32, sal_strlen(qax_AccessObjects_32));

        offset += sal_strlen(qax_AccessObjects_32);
        sal_strncpy(file_buf + offset, qax_AccessObjects_33, sal_strlen(qax_AccessObjects_33));

        offset += sal_strlen(qax_AccessObjects_33);
        sal_strncpy(file_buf + offset, qax_AccessObjects_34, sal_strlen(qax_AccessObjects_34));

        offset += sal_strlen(qax_AccessObjects_34);
        sal_strncpy(file_buf + offset, qax_AccessObjects_35, sal_strlen(qax_AccessObjects_35));

        offset += sal_strlen(qax_AccessObjects_35);
        sal_strncpy(file_buf + offset, qax_AccessObjects_36, sal_strlen(qax_AccessObjects_36));

        offset += sal_strlen(qax_AccessObjects_36);
        sal_strncpy(file_buf + offset, qax_AccessObjects_37, sal_strlen(qax_AccessObjects_37));

        offset += sal_strlen(qax_AccessObjects_37);
        sal_strncpy(file_buf + offset, qax_AccessObjects_38, sal_strlen(qax_AccessObjects_38));

        offset += sal_strlen(qax_AccessObjects_38);
        sal_strncpy(file_buf + offset, qax_AccessObjects_39, sal_strlen(qax_AccessObjects_39));

        offset += sal_strlen(qax_AccessObjects_39);
        sal_strncpy(file_buf + offset, qax_AccessObjects_40, sal_strlen(qax_AccessObjects_40));

        offset += sal_strlen(qax_AccessObjects_40);
        sal_strncpy(file_buf + offset, qax_AccessObjects_41, sal_strlen(qax_AccessObjects_41));

        offset += sal_strlen(qax_AccessObjects_41);
        sal_strncpy(file_buf + offset, qax_AccessObjects_42, sal_strlen(qax_AccessObjects_42));

        offset += sal_strlen(qax_AccessObjects_42);
        sal_strncpy(file_buf + offset, qax_AccessObjects_43, sal_strlen(qax_AccessObjects_43));

        offset += sal_strlen(qax_AccessObjects_43);
        sal_strncpy(file_buf + offset, qax_AccessObjects_44, sal_strlen(qax_AccessObjects_44));

        offset += sal_strlen(qax_AccessObjects_44);
        sal_strncpy(file_buf + offset, qax_AccessObjects_45, sal_strlen(qax_AccessObjects_45));

        offset += sal_strlen(qax_AccessObjects_45);
        sal_strncpy(file_buf + offset, qax_AccessObjects_46, sal_strlen(qax_AccessObjects_46));

        offset += sal_strlen(qax_AccessObjects_46);
        sal_strncpy(file_buf + offset, qax_AccessObjects_47, sal_strlen(qax_AccessObjects_47));

        offset += sal_strlen(qax_AccessObjects_47);
        sal_strncpy(file_buf + offset, qax_AccessObjects_48, sal_strlen(qax_AccessObjects_48));

        offset += sal_strlen(qax_AccessObjects_48);
        sal_strncpy(file_buf + offset, qax_AccessObjects_49, sal_strlen(qax_AccessObjects_49));

        offset += sal_strlen(qax_AccessObjects_49);
        sal_strncpy(file_buf + offset, qax_AccessObjects_50, sal_strlen(qax_AccessObjects_50));

        offset += sal_strlen(qax_AccessObjects_50);
        sal_strncpy(file_buf + offset, qax_AccessObjects_51, sal_strlen(qax_AccessObjects_51));

        offset += sal_strlen(qax_AccessObjects_51);
        sal_strncpy(file_buf + offset, qax_AccessObjects_52, sal_strlen(qax_AccessObjects_52));

        offset += sal_strlen(qax_AccessObjects_52);
        sal_strncpy(file_buf + offset, qax_AccessObjects_53, sal_strlen(qax_AccessObjects_53));

        offset += sal_strlen(qax_AccessObjects_53);
        sal_strncpy(file_buf + offset, qax_AccessObjects_54, sal_strlen(qax_AccessObjects_54));

        offset += sal_strlen(qax_AccessObjects_54);
        sal_strncpy(file_buf + offset, qax_AccessObjects_55, sal_strlen(qax_AccessObjects_55));

        offset += sal_strlen(qax_AccessObjects_55);
        sal_strncpy(file_buf + offset, qax_AccessObjects_56, sal_strlen(qax_AccessObjects_56));

        offset += sal_strlen(qax_AccessObjects_56);
        sal_strncpy(file_buf + offset, qax_AccessObjects_57, sal_strlen(qax_AccessObjects_57));

        offset += sal_strlen(qax_AccessObjects_57);
        sal_strncpy(file_buf + offset, qax_AccessObjects_58, sal_strlen(qax_AccessObjects_58));

        offset += sal_strlen(qax_AccessObjects_58);
        sal_strncpy(file_buf + offset, qax_AccessObjects_59, sal_strlen(qax_AccessObjects_59));

        offset += sal_strlen(qax_AccessObjects_59);
        sal_strncpy(file_buf + offset, qax_AccessObjects_60, sal_strlen(qax_AccessObjects_60));

        offset += sal_strlen(qax_AccessObjects_60);
        sal_strncpy(file_buf + offset, qax_AccessObjects_61, sal_strlen(qax_AccessObjects_61));

        offset += sal_strlen(qax_AccessObjects_61);
        sal_strncpy(file_buf + offset, qax_AccessObjects_62, sal_strlen(qax_AccessObjects_62));

        offset += sal_strlen(qax_AccessObjects_62);
        sal_strncpy(file_buf + offset, qax_AccessObjects_63, sal_strlen(qax_AccessObjects_63));


        *buf = file_buf;
        SHR_EXIT();
    }
    if(!sal_strncmp("qax/DebugSignals-ERPP.xml", filePath, RHFILE_MAX_SIZE))
    {
        _internal_size_p = 0;
        _internal_size_p += sal_strlen(qax_DebugSignals_ERPP_0);
        _internal_size_p += sal_strlen(qax_DebugSignals_ERPP_1);
        _internal_size_p += sal_strlen(qax_DebugSignals_ERPP_2);

        *size_p = _internal_size_p;
        offset = 0;
        file_buf = sal_alloc(*size_p, "buf");

        sal_strncpy(file_buf, qax_DebugSignals_ERPP_0, sal_strlen(qax_DebugSignals_ERPP_0));

        offset += sal_strlen(qax_DebugSignals_ERPP_0);
        sal_strncpy(file_buf + offset, qax_DebugSignals_ERPP_1, sal_strlen(qax_DebugSignals_ERPP_1));

        offset += sal_strlen(qax_DebugSignals_ERPP_1);
        sal_strncpy(file_buf + offset, qax_DebugSignals_ERPP_2, sal_strlen(qax_DebugSignals_ERPP_2));


        *buf = file_buf;
        SHR_EXIT();
    }
    if(!sal_strncmp("qax/DebugSignals-ETPP.xml", filePath, RHFILE_MAX_SIZE))
    {
        _internal_size_p = 0;
        _internal_size_p += sal_strlen(qax_DebugSignals_ETPP_0);
        _internal_size_p += sal_strlen(qax_DebugSignals_ETPP_1);
        _internal_size_p += sal_strlen(qax_DebugSignals_ETPP_2);

        *size_p = _internal_size_p;
        offset = 0;
        file_buf = sal_alloc(*size_p, "buf");

        sal_strncpy(file_buf, qax_DebugSignals_ETPP_0, sal_strlen(qax_DebugSignals_ETPP_0));

        offset += sal_strlen(qax_DebugSignals_ETPP_0);
        sal_strncpy(file_buf + offset, qax_DebugSignals_ETPP_1, sal_strlen(qax_DebugSignals_ETPP_1));

        offset += sal_strlen(qax_DebugSignals_ETPP_1);
        sal_strncpy(file_buf + offset, qax_DebugSignals_ETPP_2, sal_strlen(qax_DebugSignals_ETPP_2));


        *buf = file_buf;
        SHR_EXIT();
    }
    if(!sal_strncmp("qax/DebugSignals-IRPP.xml", filePath, RHFILE_MAX_SIZE))
    {
        _internal_size_p = 0;
        _internal_size_p += sal_strlen(qax_DebugSignals_IRPP_0);
        _internal_size_p += sal_strlen(qax_DebugSignals_IRPP_1);
        _internal_size_p += sal_strlen(qax_DebugSignals_IRPP_2);
        _internal_size_p += sal_strlen(qax_DebugSignals_IRPP_3);
        _internal_size_p += sal_strlen(qax_DebugSignals_IRPP_4);
        _internal_size_p += sal_strlen(qax_DebugSignals_IRPP_5);
        _internal_size_p += sal_strlen(qax_DebugSignals_IRPP_6);
        _internal_size_p += sal_strlen(qax_DebugSignals_IRPP_7);
        _internal_size_p += sal_strlen(qax_DebugSignals_IRPP_8);
        _internal_size_p += sal_strlen(qax_DebugSignals_IRPP_9);
        _internal_size_p += sal_strlen(qax_DebugSignals_IRPP_10);
        _internal_size_p += sal_strlen(qax_DebugSignals_IRPP_11);
        _internal_size_p += sal_strlen(qax_DebugSignals_IRPP_12);
        _internal_size_p += sal_strlen(qax_DebugSignals_IRPP_13);
        _internal_size_p += sal_strlen(qax_DebugSignals_IRPP_14);
        _internal_size_p += sal_strlen(qax_DebugSignals_IRPP_15);
        _internal_size_p += sal_strlen(qax_DebugSignals_IRPP_16);
        _internal_size_p += sal_strlen(qax_DebugSignals_IRPP_17);
        _internal_size_p += sal_strlen(qax_DebugSignals_IRPP_18);
        _internal_size_p += sal_strlen(qax_DebugSignals_IRPP_19);
        _internal_size_p += sal_strlen(qax_DebugSignals_IRPP_20);
        _internal_size_p += sal_strlen(qax_DebugSignals_IRPP_21);
        _internal_size_p += sal_strlen(qax_DebugSignals_IRPP_22);
        _internal_size_p += sal_strlen(qax_DebugSignals_IRPP_23);
        _internal_size_p += sal_strlen(qax_DebugSignals_IRPP_24);
        _internal_size_p += sal_strlen(qax_DebugSignals_IRPP_25);

        *size_p = _internal_size_p;
        offset = 0;
        file_buf = sal_alloc(*size_p, "buf");

        sal_strncpy(file_buf, qax_DebugSignals_IRPP_0, sal_strlen(qax_DebugSignals_IRPP_0));

        offset += sal_strlen(qax_DebugSignals_IRPP_0);
        sal_strncpy(file_buf + offset, qax_DebugSignals_IRPP_1, sal_strlen(qax_DebugSignals_IRPP_1));

        offset += sal_strlen(qax_DebugSignals_IRPP_1);
        sal_strncpy(file_buf + offset, qax_DebugSignals_IRPP_2, sal_strlen(qax_DebugSignals_IRPP_2));

        offset += sal_strlen(qax_DebugSignals_IRPP_2);
        sal_strncpy(file_buf + offset, qax_DebugSignals_IRPP_3, sal_strlen(qax_DebugSignals_IRPP_3));

        offset += sal_strlen(qax_DebugSignals_IRPP_3);
        sal_strncpy(file_buf + offset, qax_DebugSignals_IRPP_4, sal_strlen(qax_DebugSignals_IRPP_4));

        offset += sal_strlen(qax_DebugSignals_IRPP_4);
        sal_strncpy(file_buf + offset, qax_DebugSignals_IRPP_5, sal_strlen(qax_DebugSignals_IRPP_5));

        offset += sal_strlen(qax_DebugSignals_IRPP_5);
        sal_strncpy(file_buf + offset, qax_DebugSignals_IRPP_6, sal_strlen(qax_DebugSignals_IRPP_6));

        offset += sal_strlen(qax_DebugSignals_IRPP_6);
        sal_strncpy(file_buf + offset, qax_DebugSignals_IRPP_7, sal_strlen(qax_DebugSignals_IRPP_7));

        offset += sal_strlen(qax_DebugSignals_IRPP_7);
        sal_strncpy(file_buf + offset, qax_DebugSignals_IRPP_8, sal_strlen(qax_DebugSignals_IRPP_8));

        offset += sal_strlen(qax_DebugSignals_IRPP_8);
        sal_strncpy(file_buf + offset, qax_DebugSignals_IRPP_9, sal_strlen(qax_DebugSignals_IRPP_9));

        offset += sal_strlen(qax_DebugSignals_IRPP_9);
        sal_strncpy(file_buf + offset, qax_DebugSignals_IRPP_10, sal_strlen(qax_DebugSignals_IRPP_10));

        offset += sal_strlen(qax_DebugSignals_IRPP_10);
        sal_strncpy(file_buf + offset, qax_DebugSignals_IRPP_11, sal_strlen(qax_DebugSignals_IRPP_11));

        offset += sal_strlen(qax_DebugSignals_IRPP_11);
        sal_strncpy(file_buf + offset, qax_DebugSignals_IRPP_12, sal_strlen(qax_DebugSignals_IRPP_12));

        offset += sal_strlen(qax_DebugSignals_IRPP_12);
        sal_strncpy(file_buf + offset, qax_DebugSignals_IRPP_13, sal_strlen(qax_DebugSignals_IRPP_13));

        offset += sal_strlen(qax_DebugSignals_IRPP_13);
        sal_strncpy(file_buf + offset, qax_DebugSignals_IRPP_14, sal_strlen(qax_DebugSignals_IRPP_14));

        offset += sal_strlen(qax_DebugSignals_IRPP_14);
        sal_strncpy(file_buf + offset, qax_DebugSignals_IRPP_15, sal_strlen(qax_DebugSignals_IRPP_15));

        offset += sal_strlen(qax_DebugSignals_IRPP_15);
        sal_strncpy(file_buf + offset, qax_DebugSignals_IRPP_16, sal_strlen(qax_DebugSignals_IRPP_16));

        offset += sal_strlen(qax_DebugSignals_IRPP_16);
        sal_strncpy(file_buf + offset, qax_DebugSignals_IRPP_17, sal_strlen(qax_DebugSignals_IRPP_17));

        offset += sal_strlen(qax_DebugSignals_IRPP_17);
        sal_strncpy(file_buf + offset, qax_DebugSignals_IRPP_18, sal_strlen(qax_DebugSignals_IRPP_18));

        offset += sal_strlen(qax_DebugSignals_IRPP_18);
        sal_strncpy(file_buf + offset, qax_DebugSignals_IRPP_19, sal_strlen(qax_DebugSignals_IRPP_19));

        offset += sal_strlen(qax_DebugSignals_IRPP_19);
        sal_strncpy(file_buf + offset, qax_DebugSignals_IRPP_20, sal_strlen(qax_DebugSignals_IRPP_20));

        offset += sal_strlen(qax_DebugSignals_IRPP_20);
        sal_strncpy(file_buf + offset, qax_DebugSignals_IRPP_21, sal_strlen(qax_DebugSignals_IRPP_21));

        offset += sal_strlen(qax_DebugSignals_IRPP_21);
        sal_strncpy(file_buf + offset, qax_DebugSignals_IRPP_22, sal_strlen(qax_DebugSignals_IRPP_22));

        offset += sal_strlen(qax_DebugSignals_IRPP_22);
        sal_strncpy(file_buf + offset, qax_DebugSignals_IRPP_23, sal_strlen(qax_DebugSignals_IRPP_23));

        offset += sal_strlen(qax_DebugSignals_IRPP_23);
        sal_strncpy(file_buf + offset, qax_DebugSignals_IRPP_24, sal_strlen(qax_DebugSignals_IRPP_24));

        offset += sal_strlen(qax_DebugSignals_IRPP_24);
        sal_strncpy(file_buf + offset, qax_DebugSignals_IRPP_25, sal_strlen(qax_DebugSignals_IRPP_25));


        *buf = file_buf;
        SHR_EXIT();
    }
    if(!sal_strncmp("qax/PP.xml", filePath, RHFILE_MAX_SIZE))
    {
        _internal_size_p = 0;
        _internal_size_p += sal_strlen(qax_PP_0);

        *size_p = _internal_size_p;
        offset = 0;
        file_buf = sal_alloc(*size_p, "buf");

        sal_strncpy(file_buf, qax_PP_0, sal_strlen(qax_PP_0));


        *buf = file_buf;
        SHR_EXIT();
    }
    if(!sal_strncmp("qax/SignalStructures.xml", filePath, RHFILE_MAX_SIZE))
    {
        _internal_size_p = 0;
        _internal_size_p += sal_strlen(qax_SignalStructures_0);
        _internal_size_p += sal_strlen(qax_SignalStructures_1);
        _internal_size_p += sal_strlen(qax_SignalStructures_2);
        _internal_size_p += sal_strlen(qax_SignalStructures_3);
        _internal_size_p += sal_strlen(qax_SignalStructures_4);
        _internal_size_p += sal_strlen(qax_SignalStructures_5);
        _internal_size_p += sal_strlen(qax_SignalStructures_6);
        _internal_size_p += sal_strlen(qax_SignalStructures_7);

        *size_p = _internal_size_p;
        offset = 0;
        file_buf = sal_alloc(*size_p, "buf");

        sal_strncpy(file_buf, qax_SignalStructures_0, sal_strlen(qax_SignalStructures_0));

        offset += sal_strlen(qax_SignalStructures_0);
        sal_strncpy(file_buf + offset, qax_SignalStructures_1, sal_strlen(qax_SignalStructures_1));

        offset += sal_strlen(qax_SignalStructures_1);
        sal_strncpy(file_buf + offset, qax_SignalStructures_2, sal_strlen(qax_SignalStructures_2));

        offset += sal_strlen(qax_SignalStructures_2);
        sal_strncpy(file_buf + offset, qax_SignalStructures_3, sal_strlen(qax_SignalStructures_3));

        offset += sal_strlen(qax_SignalStructures_3);
        sal_strncpy(file_buf + offset, qax_SignalStructures_4, sal_strlen(qax_SignalStructures_4));

        offset += sal_strlen(qax_SignalStructures_4);
        sal_strncpy(file_buf + offset, qax_SignalStructures_5, sal_strlen(qax_SignalStructures_5));

        offset += sal_strlen(qax_SignalStructures_5);
        sal_strncpy(file_buf + offset, qax_SignalStructures_6, sal_strlen(qax_SignalStructures_6));

        offset += sal_strlen(qax_SignalStructures_6);
        sal_strncpy(file_buf + offset, qax_SignalStructures_7, sal_strlen(qax_SignalStructures_7));


        *buf = file_buf;
        SHR_EXIT();
    }
    if(!sal_strncmp("qax/SystemHeadersObjects.xml", filePath, RHFILE_MAX_SIZE))
    {
        _internal_size_p = 0;
        _internal_size_p += sal_strlen(qax_SystemHeadersObjects_0);
        _internal_size_p += sal_strlen(qax_SystemHeadersObjects_1);
        _internal_size_p += sal_strlen(qax_SystemHeadersObjects_2);
        _internal_size_p += sal_strlen(qax_SystemHeadersObjects_3);

        *size_p = _internal_size_p;
        offset = 0;
        file_buf = sal_alloc(*size_p, "buf");

        sal_strncpy(file_buf, qax_SystemHeadersObjects_0, sal_strlen(qax_SystemHeadersObjects_0));

        offset += sal_strlen(qax_SystemHeadersObjects_0);
        sal_strncpy(file_buf + offset, qax_SystemHeadersObjects_1, sal_strlen(qax_SystemHeadersObjects_1));

        offset += sal_strlen(qax_SystemHeadersObjects_1);
        sal_strncpy(file_buf + offset, qax_SystemHeadersObjects_2, sal_strlen(qax_SystemHeadersObjects_2));

        offset += sal_strlen(qax_SystemHeadersObjects_2);
        sal_strncpy(file_buf + offset, qax_SystemHeadersObjects_3, sal_strlen(qax_SystemHeadersObjects_3));


        *buf = file_buf;
        SHR_EXIT();
    }
    if(!sal_strncmp("qax_b0/AccessObjects.xml", filePath, RHFILE_MAX_SIZE))
    {
        _internal_size_p = 0;
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_0);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_1);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_2);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_3);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_4);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_5);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_6);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_7);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_8);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_9);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_10);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_11);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_12);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_13);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_14);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_15);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_16);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_17);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_18);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_19);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_20);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_21);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_22);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_23);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_24);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_25);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_26);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_27);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_28);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_29);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_30);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_31);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_32);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_33);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_34);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_35);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_36);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_37);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_38);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_39);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_40);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_41);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_42);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_43);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_44);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_45);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_46);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_47);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_48);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_49);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_50);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_51);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_52);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_53);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_54);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_55);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_56);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_57);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_58);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_59);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_60);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_61);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_62);
        _internal_size_p += sal_strlen(qax_b0_AccessObjects_63);

        *size_p = _internal_size_p;
        offset = 0;
        file_buf = sal_alloc(*size_p, "buf");

        sal_strncpy(file_buf, qax_b0_AccessObjects_0, sal_strlen(qax_b0_AccessObjects_0));

        offset += sal_strlen(qax_b0_AccessObjects_0);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_1, sal_strlen(qax_b0_AccessObjects_1));

        offset += sal_strlen(qax_b0_AccessObjects_1);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_2, sal_strlen(qax_b0_AccessObjects_2));

        offset += sal_strlen(qax_b0_AccessObjects_2);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_3, sal_strlen(qax_b0_AccessObjects_3));

        offset += sal_strlen(qax_b0_AccessObjects_3);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_4, sal_strlen(qax_b0_AccessObjects_4));

        offset += sal_strlen(qax_b0_AccessObjects_4);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_5, sal_strlen(qax_b0_AccessObjects_5));

        offset += sal_strlen(qax_b0_AccessObjects_5);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_6, sal_strlen(qax_b0_AccessObjects_6));

        offset += sal_strlen(qax_b0_AccessObjects_6);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_7, sal_strlen(qax_b0_AccessObjects_7));

        offset += sal_strlen(qax_b0_AccessObjects_7);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_8, sal_strlen(qax_b0_AccessObjects_8));

        offset += sal_strlen(qax_b0_AccessObjects_8);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_9, sal_strlen(qax_b0_AccessObjects_9));

        offset += sal_strlen(qax_b0_AccessObjects_9);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_10, sal_strlen(qax_b0_AccessObjects_10));

        offset += sal_strlen(qax_b0_AccessObjects_10);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_11, sal_strlen(qax_b0_AccessObjects_11));

        offset += sal_strlen(qax_b0_AccessObjects_11);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_12, sal_strlen(qax_b0_AccessObjects_12));

        offset += sal_strlen(qax_b0_AccessObjects_12);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_13, sal_strlen(qax_b0_AccessObjects_13));

        offset += sal_strlen(qax_b0_AccessObjects_13);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_14, sal_strlen(qax_b0_AccessObjects_14));

        offset += sal_strlen(qax_b0_AccessObjects_14);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_15, sal_strlen(qax_b0_AccessObjects_15));

        offset += sal_strlen(qax_b0_AccessObjects_15);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_16, sal_strlen(qax_b0_AccessObjects_16));

        offset += sal_strlen(qax_b0_AccessObjects_16);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_17, sal_strlen(qax_b0_AccessObjects_17));

        offset += sal_strlen(qax_b0_AccessObjects_17);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_18, sal_strlen(qax_b0_AccessObjects_18));

        offset += sal_strlen(qax_b0_AccessObjects_18);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_19, sal_strlen(qax_b0_AccessObjects_19));

        offset += sal_strlen(qax_b0_AccessObjects_19);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_20, sal_strlen(qax_b0_AccessObjects_20));

        offset += sal_strlen(qax_b0_AccessObjects_20);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_21, sal_strlen(qax_b0_AccessObjects_21));

        offset += sal_strlen(qax_b0_AccessObjects_21);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_22, sal_strlen(qax_b0_AccessObjects_22));

        offset += sal_strlen(qax_b0_AccessObjects_22);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_23, sal_strlen(qax_b0_AccessObjects_23));

        offset += sal_strlen(qax_b0_AccessObjects_23);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_24, sal_strlen(qax_b0_AccessObjects_24));

        offset += sal_strlen(qax_b0_AccessObjects_24);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_25, sal_strlen(qax_b0_AccessObjects_25));

        offset += sal_strlen(qax_b0_AccessObjects_25);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_26, sal_strlen(qax_b0_AccessObjects_26));

        offset += sal_strlen(qax_b0_AccessObjects_26);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_27, sal_strlen(qax_b0_AccessObjects_27));

        offset += sal_strlen(qax_b0_AccessObjects_27);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_28, sal_strlen(qax_b0_AccessObjects_28));

        offset += sal_strlen(qax_b0_AccessObjects_28);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_29, sal_strlen(qax_b0_AccessObjects_29));

        offset += sal_strlen(qax_b0_AccessObjects_29);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_30, sal_strlen(qax_b0_AccessObjects_30));

        offset += sal_strlen(qax_b0_AccessObjects_30);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_31, sal_strlen(qax_b0_AccessObjects_31));

        offset += sal_strlen(qax_b0_AccessObjects_31);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_32, sal_strlen(qax_b0_AccessObjects_32));

        offset += sal_strlen(qax_b0_AccessObjects_32);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_33, sal_strlen(qax_b0_AccessObjects_33));

        offset += sal_strlen(qax_b0_AccessObjects_33);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_34, sal_strlen(qax_b0_AccessObjects_34));

        offset += sal_strlen(qax_b0_AccessObjects_34);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_35, sal_strlen(qax_b0_AccessObjects_35));

        offset += sal_strlen(qax_b0_AccessObjects_35);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_36, sal_strlen(qax_b0_AccessObjects_36));

        offset += sal_strlen(qax_b0_AccessObjects_36);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_37, sal_strlen(qax_b0_AccessObjects_37));

        offset += sal_strlen(qax_b0_AccessObjects_37);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_38, sal_strlen(qax_b0_AccessObjects_38));

        offset += sal_strlen(qax_b0_AccessObjects_38);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_39, sal_strlen(qax_b0_AccessObjects_39));

        offset += sal_strlen(qax_b0_AccessObjects_39);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_40, sal_strlen(qax_b0_AccessObjects_40));

        offset += sal_strlen(qax_b0_AccessObjects_40);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_41, sal_strlen(qax_b0_AccessObjects_41));

        offset += sal_strlen(qax_b0_AccessObjects_41);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_42, sal_strlen(qax_b0_AccessObjects_42));

        offset += sal_strlen(qax_b0_AccessObjects_42);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_43, sal_strlen(qax_b0_AccessObjects_43));

        offset += sal_strlen(qax_b0_AccessObjects_43);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_44, sal_strlen(qax_b0_AccessObjects_44));

        offset += sal_strlen(qax_b0_AccessObjects_44);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_45, sal_strlen(qax_b0_AccessObjects_45));

        offset += sal_strlen(qax_b0_AccessObjects_45);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_46, sal_strlen(qax_b0_AccessObjects_46));

        offset += sal_strlen(qax_b0_AccessObjects_46);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_47, sal_strlen(qax_b0_AccessObjects_47));

        offset += sal_strlen(qax_b0_AccessObjects_47);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_48, sal_strlen(qax_b0_AccessObjects_48));

        offset += sal_strlen(qax_b0_AccessObjects_48);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_49, sal_strlen(qax_b0_AccessObjects_49));

        offset += sal_strlen(qax_b0_AccessObjects_49);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_50, sal_strlen(qax_b0_AccessObjects_50));

        offset += sal_strlen(qax_b0_AccessObjects_50);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_51, sal_strlen(qax_b0_AccessObjects_51));

        offset += sal_strlen(qax_b0_AccessObjects_51);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_52, sal_strlen(qax_b0_AccessObjects_52));

        offset += sal_strlen(qax_b0_AccessObjects_52);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_53, sal_strlen(qax_b0_AccessObjects_53));

        offset += sal_strlen(qax_b0_AccessObjects_53);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_54, sal_strlen(qax_b0_AccessObjects_54));

        offset += sal_strlen(qax_b0_AccessObjects_54);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_55, sal_strlen(qax_b0_AccessObjects_55));

        offset += sal_strlen(qax_b0_AccessObjects_55);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_56, sal_strlen(qax_b0_AccessObjects_56));

        offset += sal_strlen(qax_b0_AccessObjects_56);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_57, sal_strlen(qax_b0_AccessObjects_57));

        offset += sal_strlen(qax_b0_AccessObjects_57);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_58, sal_strlen(qax_b0_AccessObjects_58));

        offset += sal_strlen(qax_b0_AccessObjects_58);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_59, sal_strlen(qax_b0_AccessObjects_59));

        offset += sal_strlen(qax_b0_AccessObjects_59);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_60, sal_strlen(qax_b0_AccessObjects_60));

        offset += sal_strlen(qax_b0_AccessObjects_60);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_61, sal_strlen(qax_b0_AccessObjects_61));

        offset += sal_strlen(qax_b0_AccessObjects_61);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_62, sal_strlen(qax_b0_AccessObjects_62));

        offset += sal_strlen(qax_b0_AccessObjects_62);
        sal_strncpy(file_buf + offset, qax_b0_AccessObjects_63, sal_strlen(qax_b0_AccessObjects_63));


        *buf = file_buf;
        SHR_EXIT();
    }
    if(!sal_strncmp("qax_b0/DebugSignals-ERPP.xml", filePath, RHFILE_MAX_SIZE))
    {
        _internal_size_p = 0;
        _internal_size_p += sal_strlen(qax_b0_DebugSignals_ERPP_0);
        _internal_size_p += sal_strlen(qax_b0_DebugSignals_ERPP_1);
        _internal_size_p += sal_strlen(qax_b0_DebugSignals_ERPP_2);

        *size_p = _internal_size_p;
        offset = 0;
        file_buf = sal_alloc(*size_p, "buf");

        sal_strncpy(file_buf, qax_b0_DebugSignals_ERPP_0, sal_strlen(qax_b0_DebugSignals_ERPP_0));

        offset += sal_strlen(qax_b0_DebugSignals_ERPP_0);
        sal_strncpy(file_buf + offset, qax_b0_DebugSignals_ERPP_1, sal_strlen(qax_b0_DebugSignals_ERPP_1));

        offset += sal_strlen(qax_b0_DebugSignals_ERPP_1);
        sal_strncpy(file_buf + offset, qax_b0_DebugSignals_ERPP_2, sal_strlen(qax_b0_DebugSignals_ERPP_2));


        *buf = file_buf;
        SHR_EXIT();
    }
    if(!sal_strncmp("qax_b0/DebugSignals-ETPP.xml", filePath, RHFILE_MAX_SIZE))
    {
        _internal_size_p = 0;
        _internal_size_p += sal_strlen(qax_b0_DebugSignals_ETPP_0);
        _internal_size_p += sal_strlen(qax_b0_DebugSignals_ETPP_1);
        _internal_size_p += sal_strlen(qax_b0_DebugSignals_ETPP_2);

        *size_p = _internal_size_p;
        offset = 0;
        file_buf = sal_alloc(*size_p, "buf");

        sal_strncpy(file_buf, qax_b0_DebugSignals_ETPP_0, sal_strlen(qax_b0_DebugSignals_ETPP_0));

        offset += sal_strlen(qax_b0_DebugSignals_ETPP_0);
        sal_strncpy(file_buf + offset, qax_b0_DebugSignals_ETPP_1, sal_strlen(qax_b0_DebugSignals_ETPP_1));

        offset += sal_strlen(qax_b0_DebugSignals_ETPP_1);
        sal_strncpy(file_buf + offset, qax_b0_DebugSignals_ETPP_2, sal_strlen(qax_b0_DebugSignals_ETPP_2));


        *buf = file_buf;
        SHR_EXIT();
    }
    if(!sal_strncmp("qax_b0/DebugSignals-IRPP.xml", filePath, RHFILE_MAX_SIZE))
    {
        _internal_size_p = 0;
        _internal_size_p += sal_strlen(qax_b0_DebugSignals_IRPP_0);
        _internal_size_p += sal_strlen(qax_b0_DebugSignals_IRPP_1);
        _internal_size_p += sal_strlen(qax_b0_DebugSignals_IRPP_2);
        _internal_size_p += sal_strlen(qax_b0_DebugSignals_IRPP_3);
        _internal_size_p += sal_strlen(qax_b0_DebugSignals_IRPP_4);
        _internal_size_p += sal_strlen(qax_b0_DebugSignals_IRPP_5);
        _internal_size_p += sal_strlen(qax_b0_DebugSignals_IRPP_6);
        _internal_size_p += sal_strlen(qax_b0_DebugSignals_IRPP_7);
        _internal_size_p += sal_strlen(qax_b0_DebugSignals_IRPP_8);
        _internal_size_p += sal_strlen(qax_b0_DebugSignals_IRPP_9);
        _internal_size_p += sal_strlen(qax_b0_DebugSignals_IRPP_10);
        _internal_size_p += sal_strlen(qax_b0_DebugSignals_IRPP_11);
        _internal_size_p += sal_strlen(qax_b0_DebugSignals_IRPP_12);
        _internal_size_p += sal_strlen(qax_b0_DebugSignals_IRPP_13);
        _internal_size_p += sal_strlen(qax_b0_DebugSignals_IRPP_14);
        _internal_size_p += sal_strlen(qax_b0_DebugSignals_IRPP_15);
        _internal_size_p += sal_strlen(qax_b0_DebugSignals_IRPP_16);
        _internal_size_p += sal_strlen(qax_b0_DebugSignals_IRPP_17);
        _internal_size_p += sal_strlen(qax_b0_DebugSignals_IRPP_18);
        _internal_size_p += sal_strlen(qax_b0_DebugSignals_IRPP_19);
        _internal_size_p += sal_strlen(qax_b0_DebugSignals_IRPP_20);
        _internal_size_p += sal_strlen(qax_b0_DebugSignals_IRPP_21);
        _internal_size_p += sal_strlen(qax_b0_DebugSignals_IRPP_22);
        _internal_size_p += sal_strlen(qax_b0_DebugSignals_IRPP_23);
        _internal_size_p += sal_strlen(qax_b0_DebugSignals_IRPP_24);
        _internal_size_p += sal_strlen(qax_b0_DebugSignals_IRPP_25);

        *size_p = _internal_size_p;
        offset = 0;
        file_buf = sal_alloc(*size_p, "buf");

        sal_strncpy(file_buf, qax_b0_DebugSignals_IRPP_0, sal_strlen(qax_b0_DebugSignals_IRPP_0));

        offset += sal_strlen(qax_b0_DebugSignals_IRPP_0);
        sal_strncpy(file_buf + offset, qax_b0_DebugSignals_IRPP_1, sal_strlen(qax_b0_DebugSignals_IRPP_1));

        offset += sal_strlen(qax_b0_DebugSignals_IRPP_1);
        sal_strncpy(file_buf + offset, qax_b0_DebugSignals_IRPP_2, sal_strlen(qax_b0_DebugSignals_IRPP_2));

        offset += sal_strlen(qax_b0_DebugSignals_IRPP_2);
        sal_strncpy(file_buf + offset, qax_b0_DebugSignals_IRPP_3, sal_strlen(qax_b0_DebugSignals_IRPP_3));

        offset += sal_strlen(qax_b0_DebugSignals_IRPP_3);
        sal_strncpy(file_buf + offset, qax_b0_DebugSignals_IRPP_4, sal_strlen(qax_b0_DebugSignals_IRPP_4));

        offset += sal_strlen(qax_b0_DebugSignals_IRPP_4);
        sal_strncpy(file_buf + offset, qax_b0_DebugSignals_IRPP_5, sal_strlen(qax_b0_DebugSignals_IRPP_5));

        offset += sal_strlen(qax_b0_DebugSignals_IRPP_5);
        sal_strncpy(file_buf + offset, qax_b0_DebugSignals_IRPP_6, sal_strlen(qax_b0_DebugSignals_IRPP_6));

        offset += sal_strlen(qax_b0_DebugSignals_IRPP_6);
        sal_strncpy(file_buf + offset, qax_b0_DebugSignals_IRPP_7, sal_strlen(qax_b0_DebugSignals_IRPP_7));

        offset += sal_strlen(qax_b0_DebugSignals_IRPP_7);
        sal_strncpy(file_buf + offset, qax_b0_DebugSignals_IRPP_8, sal_strlen(qax_b0_DebugSignals_IRPP_8));

        offset += sal_strlen(qax_b0_DebugSignals_IRPP_8);
        sal_strncpy(file_buf + offset, qax_b0_DebugSignals_IRPP_9, sal_strlen(qax_b0_DebugSignals_IRPP_9));

        offset += sal_strlen(qax_b0_DebugSignals_IRPP_9);
        sal_strncpy(file_buf + offset, qax_b0_DebugSignals_IRPP_10, sal_strlen(qax_b0_DebugSignals_IRPP_10));

        offset += sal_strlen(qax_b0_DebugSignals_IRPP_10);
        sal_strncpy(file_buf + offset, qax_b0_DebugSignals_IRPP_11, sal_strlen(qax_b0_DebugSignals_IRPP_11));

        offset += sal_strlen(qax_b0_DebugSignals_IRPP_11);
        sal_strncpy(file_buf + offset, qax_b0_DebugSignals_IRPP_12, sal_strlen(qax_b0_DebugSignals_IRPP_12));

        offset += sal_strlen(qax_b0_DebugSignals_IRPP_12);
        sal_strncpy(file_buf + offset, qax_b0_DebugSignals_IRPP_13, sal_strlen(qax_b0_DebugSignals_IRPP_13));

        offset += sal_strlen(qax_b0_DebugSignals_IRPP_13);
        sal_strncpy(file_buf + offset, qax_b0_DebugSignals_IRPP_14, sal_strlen(qax_b0_DebugSignals_IRPP_14));

        offset += sal_strlen(qax_b0_DebugSignals_IRPP_14);
        sal_strncpy(file_buf + offset, qax_b0_DebugSignals_IRPP_15, sal_strlen(qax_b0_DebugSignals_IRPP_15));

        offset += sal_strlen(qax_b0_DebugSignals_IRPP_15);
        sal_strncpy(file_buf + offset, qax_b0_DebugSignals_IRPP_16, sal_strlen(qax_b0_DebugSignals_IRPP_16));

        offset += sal_strlen(qax_b0_DebugSignals_IRPP_16);
        sal_strncpy(file_buf + offset, qax_b0_DebugSignals_IRPP_17, sal_strlen(qax_b0_DebugSignals_IRPP_17));

        offset += sal_strlen(qax_b0_DebugSignals_IRPP_17);
        sal_strncpy(file_buf + offset, qax_b0_DebugSignals_IRPP_18, sal_strlen(qax_b0_DebugSignals_IRPP_18));

        offset += sal_strlen(qax_b0_DebugSignals_IRPP_18);
        sal_strncpy(file_buf + offset, qax_b0_DebugSignals_IRPP_19, sal_strlen(qax_b0_DebugSignals_IRPP_19));

        offset += sal_strlen(qax_b0_DebugSignals_IRPP_19);
        sal_strncpy(file_buf + offset, qax_b0_DebugSignals_IRPP_20, sal_strlen(qax_b0_DebugSignals_IRPP_20));

        offset += sal_strlen(qax_b0_DebugSignals_IRPP_20);
        sal_strncpy(file_buf + offset, qax_b0_DebugSignals_IRPP_21, sal_strlen(qax_b0_DebugSignals_IRPP_21));

        offset += sal_strlen(qax_b0_DebugSignals_IRPP_21);
        sal_strncpy(file_buf + offset, qax_b0_DebugSignals_IRPP_22, sal_strlen(qax_b0_DebugSignals_IRPP_22));

        offset += sal_strlen(qax_b0_DebugSignals_IRPP_22);
        sal_strncpy(file_buf + offset, qax_b0_DebugSignals_IRPP_23, sal_strlen(qax_b0_DebugSignals_IRPP_23));

        offset += sal_strlen(qax_b0_DebugSignals_IRPP_23);
        sal_strncpy(file_buf + offset, qax_b0_DebugSignals_IRPP_24, sal_strlen(qax_b0_DebugSignals_IRPP_24));

        offset += sal_strlen(qax_b0_DebugSignals_IRPP_24);
        sal_strncpy(file_buf + offset, qax_b0_DebugSignals_IRPP_25, sal_strlen(qax_b0_DebugSignals_IRPP_25));


        *buf = file_buf;
        SHR_EXIT();
    }
    if(!sal_strncmp("qax_b0/PP.xml", filePath, RHFILE_MAX_SIZE))
    {
        _internal_size_p = 0;
        _internal_size_p += sal_strlen(qax_b0_PP_0);

        *size_p = _internal_size_p;
        offset = 0;
        file_buf = sal_alloc(*size_p, "buf");

        sal_strncpy(file_buf, qax_b0_PP_0, sal_strlen(qax_b0_PP_0));


        *buf = file_buf;
        SHR_EXIT();
    }
    if(!sal_strncmp("qax_b0/SignalStructures.xml", filePath, RHFILE_MAX_SIZE))
    {
        _internal_size_p = 0;
        _internal_size_p += sal_strlen(qax_b0_SignalStructures_0);
        _internal_size_p += sal_strlen(qax_b0_SignalStructures_1);
        _internal_size_p += sal_strlen(qax_b0_SignalStructures_2);
        _internal_size_p += sal_strlen(qax_b0_SignalStructures_3);
        _internal_size_p += sal_strlen(qax_b0_SignalStructures_4);
        _internal_size_p += sal_strlen(qax_b0_SignalStructures_5);
        _internal_size_p += sal_strlen(qax_b0_SignalStructures_6);
        _internal_size_p += sal_strlen(qax_b0_SignalStructures_7);

        *size_p = _internal_size_p;
        offset = 0;
        file_buf = sal_alloc(*size_p, "buf");

        sal_strncpy(file_buf, qax_b0_SignalStructures_0, sal_strlen(qax_b0_SignalStructures_0));

        offset += sal_strlen(qax_b0_SignalStructures_0);
        sal_strncpy(file_buf + offset, qax_b0_SignalStructures_1, sal_strlen(qax_b0_SignalStructures_1));

        offset += sal_strlen(qax_b0_SignalStructures_1);
        sal_strncpy(file_buf + offset, qax_b0_SignalStructures_2, sal_strlen(qax_b0_SignalStructures_2));

        offset += sal_strlen(qax_b0_SignalStructures_2);
        sal_strncpy(file_buf + offset, qax_b0_SignalStructures_3, sal_strlen(qax_b0_SignalStructures_3));

        offset += sal_strlen(qax_b0_SignalStructures_3);
        sal_strncpy(file_buf + offset, qax_b0_SignalStructures_4, sal_strlen(qax_b0_SignalStructures_4));

        offset += sal_strlen(qax_b0_SignalStructures_4);
        sal_strncpy(file_buf + offset, qax_b0_SignalStructures_5, sal_strlen(qax_b0_SignalStructures_5));

        offset += sal_strlen(qax_b0_SignalStructures_5);
        sal_strncpy(file_buf + offset, qax_b0_SignalStructures_6, sal_strlen(qax_b0_SignalStructures_6));

        offset += sal_strlen(qax_b0_SignalStructures_6);
        sal_strncpy(file_buf + offset, qax_b0_SignalStructures_7, sal_strlen(qax_b0_SignalStructures_7));


        *buf = file_buf;
        SHR_EXIT();
    }
    if(!sal_strncmp("qax_b0/SystemHeadersObjects.xml", filePath, RHFILE_MAX_SIZE))
    {
        _internal_size_p = 0;
        _internal_size_p += sal_strlen(qax_b0_SystemHeadersObjects_0);
        _internal_size_p += sal_strlen(qax_b0_SystemHeadersObjects_1);
        _internal_size_p += sal_strlen(qax_b0_SystemHeadersObjects_2);
        _internal_size_p += sal_strlen(qax_b0_SystemHeadersObjects_3);

        *size_p = _internal_size_p;
        offset = 0;
        file_buf = sal_alloc(*size_p, "buf");

        sal_strncpy(file_buf, qax_b0_SystemHeadersObjects_0, sal_strlen(qax_b0_SystemHeadersObjects_0));

        offset += sal_strlen(qax_b0_SystemHeadersObjects_0);
        sal_strncpy(file_buf + offset, qax_b0_SystemHeadersObjects_1, sal_strlen(qax_b0_SystemHeadersObjects_1));

        offset += sal_strlen(qax_b0_SystemHeadersObjects_1);
        sal_strncpy(file_buf + offset, qax_b0_SystemHeadersObjects_2, sal_strlen(qax_b0_SystemHeadersObjects_2));

        offset += sal_strlen(qax_b0_SystemHeadersObjects_2);
        sal_strncpy(file_buf + offset, qax_b0_SystemHeadersObjects_3, sal_strlen(qax_b0_SystemHeadersObjects_3));


        *buf = file_buf;
        SHR_EXIT();
    }
    if(!sal_strncmp("qux/AccessObjects.xml", filePath, RHFILE_MAX_SIZE))
    {
        _internal_size_p = 0;
        _internal_size_p += sal_strlen(qux_AccessObjects_0);
        _internal_size_p += sal_strlen(qux_AccessObjects_1);
        _internal_size_p += sal_strlen(qux_AccessObjects_2);
        _internal_size_p += sal_strlen(qux_AccessObjects_3);
        _internal_size_p += sal_strlen(qux_AccessObjects_4);
        _internal_size_p += sal_strlen(qux_AccessObjects_5);
        _internal_size_p += sal_strlen(qux_AccessObjects_6);
        _internal_size_p += sal_strlen(qux_AccessObjects_7);
        _internal_size_p += sal_strlen(qux_AccessObjects_8);
        _internal_size_p += sal_strlen(qux_AccessObjects_9);
        _internal_size_p += sal_strlen(qux_AccessObjects_10);
        _internal_size_p += sal_strlen(qux_AccessObjects_11);
        _internal_size_p += sal_strlen(qux_AccessObjects_12);
        _internal_size_p += sal_strlen(qux_AccessObjects_13);
        _internal_size_p += sal_strlen(qux_AccessObjects_14);
        _internal_size_p += sal_strlen(qux_AccessObjects_15);
        _internal_size_p += sal_strlen(qux_AccessObjects_16);
        _internal_size_p += sal_strlen(qux_AccessObjects_17);
        _internal_size_p += sal_strlen(qux_AccessObjects_18);
        _internal_size_p += sal_strlen(qux_AccessObjects_19);
        _internal_size_p += sal_strlen(qux_AccessObjects_20);
        _internal_size_p += sal_strlen(qux_AccessObjects_21);
        _internal_size_p += sal_strlen(qux_AccessObjects_22);
        _internal_size_p += sal_strlen(qux_AccessObjects_23);
        _internal_size_p += sal_strlen(qux_AccessObjects_24);
        _internal_size_p += sal_strlen(qux_AccessObjects_25);
        _internal_size_p += sal_strlen(qux_AccessObjects_26);
        _internal_size_p += sal_strlen(qux_AccessObjects_27);
        _internal_size_p += sal_strlen(qux_AccessObjects_28);
        _internal_size_p += sal_strlen(qux_AccessObjects_29);
        _internal_size_p += sal_strlen(qux_AccessObjects_30);
        _internal_size_p += sal_strlen(qux_AccessObjects_31);
        _internal_size_p += sal_strlen(qux_AccessObjects_32);
        _internal_size_p += sal_strlen(qux_AccessObjects_33);
        _internal_size_p += sal_strlen(qux_AccessObjects_34);
        _internal_size_p += sal_strlen(qux_AccessObjects_35);
        _internal_size_p += sal_strlen(qux_AccessObjects_36);
        _internal_size_p += sal_strlen(qux_AccessObjects_37);
        _internal_size_p += sal_strlen(qux_AccessObjects_38);
        _internal_size_p += sal_strlen(qux_AccessObjects_39);
        _internal_size_p += sal_strlen(qux_AccessObjects_40);
        _internal_size_p += sal_strlen(qux_AccessObjects_41);
        _internal_size_p += sal_strlen(qux_AccessObjects_42);
        _internal_size_p += sal_strlen(qux_AccessObjects_43);
        _internal_size_p += sal_strlen(qux_AccessObjects_44);
        _internal_size_p += sal_strlen(qux_AccessObjects_45);
        _internal_size_p += sal_strlen(qux_AccessObjects_46);
        _internal_size_p += sal_strlen(qux_AccessObjects_47);
        _internal_size_p += sal_strlen(qux_AccessObjects_48);
        _internal_size_p += sal_strlen(qux_AccessObjects_49);
        _internal_size_p += sal_strlen(qux_AccessObjects_50);
        _internal_size_p += sal_strlen(qux_AccessObjects_51);
        _internal_size_p += sal_strlen(qux_AccessObjects_52);
        _internal_size_p += sal_strlen(qux_AccessObjects_53);
        _internal_size_p += sal_strlen(qux_AccessObjects_54);
        _internal_size_p += sal_strlen(qux_AccessObjects_55);
        _internal_size_p += sal_strlen(qux_AccessObjects_56);
        _internal_size_p += sal_strlen(qux_AccessObjects_57);
        _internal_size_p += sal_strlen(qux_AccessObjects_58);
        _internal_size_p += sal_strlen(qux_AccessObjects_59);
        _internal_size_p += sal_strlen(qux_AccessObjects_60);
        _internal_size_p += sal_strlen(qux_AccessObjects_61);
        _internal_size_p += sal_strlen(qux_AccessObjects_62);
        _internal_size_p += sal_strlen(qux_AccessObjects_63);

        *size_p = _internal_size_p;
        offset = 0;
        file_buf = sal_alloc(*size_p, "buf");

        sal_strncpy(file_buf, qux_AccessObjects_0, sal_strlen(qux_AccessObjects_0));

        offset += sal_strlen(qux_AccessObjects_0);
        sal_strncpy(file_buf + offset, qux_AccessObjects_1, sal_strlen(qux_AccessObjects_1));

        offset += sal_strlen(qux_AccessObjects_1);
        sal_strncpy(file_buf + offset, qux_AccessObjects_2, sal_strlen(qux_AccessObjects_2));

        offset += sal_strlen(qux_AccessObjects_2);
        sal_strncpy(file_buf + offset, qux_AccessObjects_3, sal_strlen(qux_AccessObjects_3));

        offset += sal_strlen(qux_AccessObjects_3);
        sal_strncpy(file_buf + offset, qux_AccessObjects_4, sal_strlen(qux_AccessObjects_4));

        offset += sal_strlen(qux_AccessObjects_4);
        sal_strncpy(file_buf + offset, qux_AccessObjects_5, sal_strlen(qux_AccessObjects_5));

        offset += sal_strlen(qux_AccessObjects_5);
        sal_strncpy(file_buf + offset, qux_AccessObjects_6, sal_strlen(qux_AccessObjects_6));

        offset += sal_strlen(qux_AccessObjects_6);
        sal_strncpy(file_buf + offset, qux_AccessObjects_7, sal_strlen(qux_AccessObjects_7));

        offset += sal_strlen(qux_AccessObjects_7);
        sal_strncpy(file_buf + offset, qux_AccessObjects_8, sal_strlen(qux_AccessObjects_8));

        offset += sal_strlen(qux_AccessObjects_8);
        sal_strncpy(file_buf + offset, qux_AccessObjects_9, sal_strlen(qux_AccessObjects_9));

        offset += sal_strlen(qux_AccessObjects_9);
        sal_strncpy(file_buf + offset, qux_AccessObjects_10, sal_strlen(qux_AccessObjects_10));

        offset += sal_strlen(qux_AccessObjects_10);
        sal_strncpy(file_buf + offset, qux_AccessObjects_11, sal_strlen(qux_AccessObjects_11));

        offset += sal_strlen(qux_AccessObjects_11);
        sal_strncpy(file_buf + offset, qux_AccessObjects_12, sal_strlen(qux_AccessObjects_12));

        offset += sal_strlen(qux_AccessObjects_12);
        sal_strncpy(file_buf + offset, qux_AccessObjects_13, sal_strlen(qux_AccessObjects_13));

        offset += sal_strlen(qux_AccessObjects_13);
        sal_strncpy(file_buf + offset, qux_AccessObjects_14, sal_strlen(qux_AccessObjects_14));

        offset += sal_strlen(qux_AccessObjects_14);
        sal_strncpy(file_buf + offset, qux_AccessObjects_15, sal_strlen(qux_AccessObjects_15));

        offset += sal_strlen(qux_AccessObjects_15);
        sal_strncpy(file_buf + offset, qux_AccessObjects_16, sal_strlen(qux_AccessObjects_16));

        offset += sal_strlen(qux_AccessObjects_16);
        sal_strncpy(file_buf + offset, qux_AccessObjects_17, sal_strlen(qux_AccessObjects_17));

        offset += sal_strlen(qux_AccessObjects_17);
        sal_strncpy(file_buf + offset, qux_AccessObjects_18, sal_strlen(qux_AccessObjects_18));

        offset += sal_strlen(qux_AccessObjects_18);
        sal_strncpy(file_buf + offset, qux_AccessObjects_19, sal_strlen(qux_AccessObjects_19));

        offset += sal_strlen(qux_AccessObjects_19);
        sal_strncpy(file_buf + offset, qux_AccessObjects_20, sal_strlen(qux_AccessObjects_20));

        offset += sal_strlen(qux_AccessObjects_20);
        sal_strncpy(file_buf + offset, qux_AccessObjects_21, sal_strlen(qux_AccessObjects_21));

        offset += sal_strlen(qux_AccessObjects_21);
        sal_strncpy(file_buf + offset, qux_AccessObjects_22, sal_strlen(qux_AccessObjects_22));

        offset += sal_strlen(qux_AccessObjects_22);
        sal_strncpy(file_buf + offset, qux_AccessObjects_23, sal_strlen(qux_AccessObjects_23));

        offset += sal_strlen(qux_AccessObjects_23);
        sal_strncpy(file_buf + offset, qux_AccessObjects_24, sal_strlen(qux_AccessObjects_24));

        offset += sal_strlen(qux_AccessObjects_24);
        sal_strncpy(file_buf + offset, qux_AccessObjects_25, sal_strlen(qux_AccessObjects_25));

        offset += sal_strlen(qux_AccessObjects_25);
        sal_strncpy(file_buf + offset, qux_AccessObjects_26, sal_strlen(qux_AccessObjects_26));

        offset += sal_strlen(qux_AccessObjects_26);
        sal_strncpy(file_buf + offset, qux_AccessObjects_27, sal_strlen(qux_AccessObjects_27));

        offset += sal_strlen(qux_AccessObjects_27);
        sal_strncpy(file_buf + offset, qux_AccessObjects_28, sal_strlen(qux_AccessObjects_28));

        offset += sal_strlen(qux_AccessObjects_28);
        sal_strncpy(file_buf + offset, qux_AccessObjects_29, sal_strlen(qux_AccessObjects_29));

        offset += sal_strlen(qux_AccessObjects_29);
        sal_strncpy(file_buf + offset, qux_AccessObjects_30, sal_strlen(qux_AccessObjects_30));

        offset += sal_strlen(qux_AccessObjects_30);
        sal_strncpy(file_buf + offset, qux_AccessObjects_31, sal_strlen(qux_AccessObjects_31));

        offset += sal_strlen(qux_AccessObjects_31);
        sal_strncpy(file_buf + offset, qux_AccessObjects_32, sal_strlen(qux_AccessObjects_32));

        offset += sal_strlen(qux_AccessObjects_32);
        sal_strncpy(file_buf + offset, qux_AccessObjects_33, sal_strlen(qux_AccessObjects_33));

        offset += sal_strlen(qux_AccessObjects_33);
        sal_strncpy(file_buf + offset, qux_AccessObjects_34, sal_strlen(qux_AccessObjects_34));

        offset += sal_strlen(qux_AccessObjects_34);
        sal_strncpy(file_buf + offset, qux_AccessObjects_35, sal_strlen(qux_AccessObjects_35));

        offset += sal_strlen(qux_AccessObjects_35);
        sal_strncpy(file_buf + offset, qux_AccessObjects_36, sal_strlen(qux_AccessObjects_36));

        offset += sal_strlen(qux_AccessObjects_36);
        sal_strncpy(file_buf + offset, qux_AccessObjects_37, sal_strlen(qux_AccessObjects_37));

        offset += sal_strlen(qux_AccessObjects_37);
        sal_strncpy(file_buf + offset, qux_AccessObjects_38, sal_strlen(qux_AccessObjects_38));

        offset += sal_strlen(qux_AccessObjects_38);
        sal_strncpy(file_buf + offset, qux_AccessObjects_39, sal_strlen(qux_AccessObjects_39));

        offset += sal_strlen(qux_AccessObjects_39);
        sal_strncpy(file_buf + offset, qux_AccessObjects_40, sal_strlen(qux_AccessObjects_40));

        offset += sal_strlen(qux_AccessObjects_40);
        sal_strncpy(file_buf + offset, qux_AccessObjects_41, sal_strlen(qux_AccessObjects_41));

        offset += sal_strlen(qux_AccessObjects_41);
        sal_strncpy(file_buf + offset, qux_AccessObjects_42, sal_strlen(qux_AccessObjects_42));

        offset += sal_strlen(qux_AccessObjects_42);
        sal_strncpy(file_buf + offset, qux_AccessObjects_43, sal_strlen(qux_AccessObjects_43));

        offset += sal_strlen(qux_AccessObjects_43);
        sal_strncpy(file_buf + offset, qux_AccessObjects_44, sal_strlen(qux_AccessObjects_44));

        offset += sal_strlen(qux_AccessObjects_44);
        sal_strncpy(file_buf + offset, qux_AccessObjects_45, sal_strlen(qux_AccessObjects_45));

        offset += sal_strlen(qux_AccessObjects_45);
        sal_strncpy(file_buf + offset, qux_AccessObjects_46, sal_strlen(qux_AccessObjects_46));

        offset += sal_strlen(qux_AccessObjects_46);
        sal_strncpy(file_buf + offset, qux_AccessObjects_47, sal_strlen(qux_AccessObjects_47));

        offset += sal_strlen(qux_AccessObjects_47);
        sal_strncpy(file_buf + offset, qux_AccessObjects_48, sal_strlen(qux_AccessObjects_48));

        offset += sal_strlen(qux_AccessObjects_48);
        sal_strncpy(file_buf + offset, qux_AccessObjects_49, sal_strlen(qux_AccessObjects_49));

        offset += sal_strlen(qux_AccessObjects_49);
        sal_strncpy(file_buf + offset, qux_AccessObjects_50, sal_strlen(qux_AccessObjects_50));

        offset += sal_strlen(qux_AccessObjects_50);
        sal_strncpy(file_buf + offset, qux_AccessObjects_51, sal_strlen(qux_AccessObjects_51));

        offset += sal_strlen(qux_AccessObjects_51);
        sal_strncpy(file_buf + offset, qux_AccessObjects_52, sal_strlen(qux_AccessObjects_52));

        offset += sal_strlen(qux_AccessObjects_52);
        sal_strncpy(file_buf + offset, qux_AccessObjects_53, sal_strlen(qux_AccessObjects_53));

        offset += sal_strlen(qux_AccessObjects_53);
        sal_strncpy(file_buf + offset, qux_AccessObjects_54, sal_strlen(qux_AccessObjects_54));

        offset += sal_strlen(qux_AccessObjects_54);
        sal_strncpy(file_buf + offset, qux_AccessObjects_55, sal_strlen(qux_AccessObjects_55));

        offset += sal_strlen(qux_AccessObjects_55);
        sal_strncpy(file_buf + offset, qux_AccessObjects_56, sal_strlen(qux_AccessObjects_56));

        offset += sal_strlen(qux_AccessObjects_56);
        sal_strncpy(file_buf + offset, qux_AccessObjects_57, sal_strlen(qux_AccessObjects_57));

        offset += sal_strlen(qux_AccessObjects_57);
        sal_strncpy(file_buf + offset, qux_AccessObjects_58, sal_strlen(qux_AccessObjects_58));

        offset += sal_strlen(qux_AccessObjects_58);
        sal_strncpy(file_buf + offset, qux_AccessObjects_59, sal_strlen(qux_AccessObjects_59));

        offset += sal_strlen(qux_AccessObjects_59);
        sal_strncpy(file_buf + offset, qux_AccessObjects_60, sal_strlen(qux_AccessObjects_60));

        offset += sal_strlen(qux_AccessObjects_60);
        sal_strncpy(file_buf + offset, qux_AccessObjects_61, sal_strlen(qux_AccessObjects_61));

        offset += sal_strlen(qux_AccessObjects_61);
        sal_strncpy(file_buf + offset, qux_AccessObjects_62, sal_strlen(qux_AccessObjects_62));

        offset += sal_strlen(qux_AccessObjects_62);
        sal_strncpy(file_buf + offset, qux_AccessObjects_63, sal_strlen(qux_AccessObjects_63));


        *buf = file_buf;
        SHR_EXIT();
    }
    if(!sal_strncmp("qux/DebugSignals-ERPP.xml", filePath, RHFILE_MAX_SIZE))
    {
        _internal_size_p = 0;
        _internal_size_p += sal_strlen(qux_DebugSignals_ERPP_0);
        _internal_size_p += sal_strlen(qux_DebugSignals_ERPP_1);
        _internal_size_p += sal_strlen(qux_DebugSignals_ERPP_2);

        *size_p = _internal_size_p;
        offset = 0;
        file_buf = sal_alloc(*size_p, "buf");

        sal_strncpy(file_buf, qux_DebugSignals_ERPP_0, sal_strlen(qux_DebugSignals_ERPP_0));

        offset += sal_strlen(qux_DebugSignals_ERPP_0);
        sal_strncpy(file_buf + offset, qux_DebugSignals_ERPP_1, sal_strlen(qux_DebugSignals_ERPP_1));

        offset += sal_strlen(qux_DebugSignals_ERPP_1);
        sal_strncpy(file_buf + offset, qux_DebugSignals_ERPP_2, sal_strlen(qux_DebugSignals_ERPP_2));


        *buf = file_buf;
        SHR_EXIT();
    }
    if(!sal_strncmp("qux/DebugSignals-ETPP.xml", filePath, RHFILE_MAX_SIZE))
    {
        _internal_size_p = 0;
        _internal_size_p += sal_strlen(qux_DebugSignals_ETPP_0);
        _internal_size_p += sal_strlen(qux_DebugSignals_ETPP_1);
        _internal_size_p += sal_strlen(qux_DebugSignals_ETPP_2);

        *size_p = _internal_size_p;
        offset = 0;
        file_buf = sal_alloc(*size_p, "buf");

        sal_strncpy(file_buf, qux_DebugSignals_ETPP_0, sal_strlen(qux_DebugSignals_ETPP_0));

        offset += sal_strlen(qux_DebugSignals_ETPP_0);
        sal_strncpy(file_buf + offset, qux_DebugSignals_ETPP_1, sal_strlen(qux_DebugSignals_ETPP_1));

        offset += sal_strlen(qux_DebugSignals_ETPP_1);
        sal_strncpy(file_buf + offset, qux_DebugSignals_ETPP_2, sal_strlen(qux_DebugSignals_ETPP_2));


        *buf = file_buf;
        SHR_EXIT();
    }
    if(!sal_strncmp("qux/DebugSignals-IRPP.xml", filePath, RHFILE_MAX_SIZE))
    {
        _internal_size_p = 0;
        _internal_size_p += sal_strlen(qux_DebugSignals_IRPP_0);
        _internal_size_p += sal_strlen(qux_DebugSignals_IRPP_1);
        _internal_size_p += sal_strlen(qux_DebugSignals_IRPP_2);
        _internal_size_p += sal_strlen(qux_DebugSignals_IRPP_3);
        _internal_size_p += sal_strlen(qux_DebugSignals_IRPP_4);
        _internal_size_p += sal_strlen(qux_DebugSignals_IRPP_5);
        _internal_size_p += sal_strlen(qux_DebugSignals_IRPP_6);
        _internal_size_p += sal_strlen(qux_DebugSignals_IRPP_7);
        _internal_size_p += sal_strlen(qux_DebugSignals_IRPP_8);
        _internal_size_p += sal_strlen(qux_DebugSignals_IRPP_9);
        _internal_size_p += sal_strlen(qux_DebugSignals_IRPP_10);
        _internal_size_p += sal_strlen(qux_DebugSignals_IRPP_11);
        _internal_size_p += sal_strlen(qux_DebugSignals_IRPP_12);
        _internal_size_p += sal_strlen(qux_DebugSignals_IRPP_13);
        _internal_size_p += sal_strlen(qux_DebugSignals_IRPP_14);
        _internal_size_p += sal_strlen(qux_DebugSignals_IRPP_15);
        _internal_size_p += sal_strlen(qux_DebugSignals_IRPP_16);
        _internal_size_p += sal_strlen(qux_DebugSignals_IRPP_17);
        _internal_size_p += sal_strlen(qux_DebugSignals_IRPP_18);
        _internal_size_p += sal_strlen(qux_DebugSignals_IRPP_19);
        _internal_size_p += sal_strlen(qux_DebugSignals_IRPP_20);
        _internal_size_p += sal_strlen(qux_DebugSignals_IRPP_21);
        _internal_size_p += sal_strlen(qux_DebugSignals_IRPP_22);
        _internal_size_p += sal_strlen(qux_DebugSignals_IRPP_23);
        _internal_size_p += sal_strlen(qux_DebugSignals_IRPP_24);
        _internal_size_p += sal_strlen(qux_DebugSignals_IRPP_25);

        *size_p = _internal_size_p;
        offset = 0;
        file_buf = sal_alloc(*size_p, "buf");

        sal_strncpy(file_buf, qux_DebugSignals_IRPP_0, sal_strlen(qux_DebugSignals_IRPP_0));

        offset += sal_strlen(qux_DebugSignals_IRPP_0);
        sal_strncpy(file_buf + offset, qux_DebugSignals_IRPP_1, sal_strlen(qux_DebugSignals_IRPP_1));

        offset += sal_strlen(qux_DebugSignals_IRPP_1);
        sal_strncpy(file_buf + offset, qux_DebugSignals_IRPP_2, sal_strlen(qux_DebugSignals_IRPP_2));

        offset += sal_strlen(qux_DebugSignals_IRPP_2);
        sal_strncpy(file_buf + offset, qux_DebugSignals_IRPP_3, sal_strlen(qux_DebugSignals_IRPP_3));

        offset += sal_strlen(qux_DebugSignals_IRPP_3);
        sal_strncpy(file_buf + offset, qux_DebugSignals_IRPP_4, sal_strlen(qux_DebugSignals_IRPP_4));

        offset += sal_strlen(qux_DebugSignals_IRPP_4);
        sal_strncpy(file_buf + offset, qux_DebugSignals_IRPP_5, sal_strlen(qux_DebugSignals_IRPP_5));

        offset += sal_strlen(qux_DebugSignals_IRPP_5);
        sal_strncpy(file_buf + offset, qux_DebugSignals_IRPP_6, sal_strlen(qux_DebugSignals_IRPP_6));

        offset += sal_strlen(qux_DebugSignals_IRPP_6);
        sal_strncpy(file_buf + offset, qux_DebugSignals_IRPP_7, sal_strlen(qux_DebugSignals_IRPP_7));

        offset += sal_strlen(qux_DebugSignals_IRPP_7);
        sal_strncpy(file_buf + offset, qux_DebugSignals_IRPP_8, sal_strlen(qux_DebugSignals_IRPP_8));

        offset += sal_strlen(qux_DebugSignals_IRPP_8);
        sal_strncpy(file_buf + offset, qux_DebugSignals_IRPP_9, sal_strlen(qux_DebugSignals_IRPP_9));

        offset += sal_strlen(qux_DebugSignals_IRPP_9);
        sal_strncpy(file_buf + offset, qux_DebugSignals_IRPP_10, sal_strlen(qux_DebugSignals_IRPP_10));

        offset += sal_strlen(qux_DebugSignals_IRPP_10);
        sal_strncpy(file_buf + offset, qux_DebugSignals_IRPP_11, sal_strlen(qux_DebugSignals_IRPP_11));

        offset += sal_strlen(qux_DebugSignals_IRPP_11);
        sal_strncpy(file_buf + offset, qux_DebugSignals_IRPP_12, sal_strlen(qux_DebugSignals_IRPP_12));

        offset += sal_strlen(qux_DebugSignals_IRPP_12);
        sal_strncpy(file_buf + offset, qux_DebugSignals_IRPP_13, sal_strlen(qux_DebugSignals_IRPP_13));

        offset += sal_strlen(qux_DebugSignals_IRPP_13);
        sal_strncpy(file_buf + offset, qux_DebugSignals_IRPP_14, sal_strlen(qux_DebugSignals_IRPP_14));

        offset += sal_strlen(qux_DebugSignals_IRPP_14);
        sal_strncpy(file_buf + offset, qux_DebugSignals_IRPP_15, sal_strlen(qux_DebugSignals_IRPP_15));

        offset += sal_strlen(qux_DebugSignals_IRPP_15);
        sal_strncpy(file_buf + offset, qux_DebugSignals_IRPP_16, sal_strlen(qux_DebugSignals_IRPP_16));

        offset += sal_strlen(qux_DebugSignals_IRPP_16);
        sal_strncpy(file_buf + offset, qux_DebugSignals_IRPP_17, sal_strlen(qux_DebugSignals_IRPP_17));

        offset += sal_strlen(qux_DebugSignals_IRPP_17);
        sal_strncpy(file_buf + offset, qux_DebugSignals_IRPP_18, sal_strlen(qux_DebugSignals_IRPP_18));

        offset += sal_strlen(qux_DebugSignals_IRPP_18);
        sal_strncpy(file_buf + offset, qux_DebugSignals_IRPP_19, sal_strlen(qux_DebugSignals_IRPP_19));

        offset += sal_strlen(qux_DebugSignals_IRPP_19);
        sal_strncpy(file_buf + offset, qux_DebugSignals_IRPP_20, sal_strlen(qux_DebugSignals_IRPP_20));

        offset += sal_strlen(qux_DebugSignals_IRPP_20);
        sal_strncpy(file_buf + offset, qux_DebugSignals_IRPP_21, sal_strlen(qux_DebugSignals_IRPP_21));

        offset += sal_strlen(qux_DebugSignals_IRPP_21);
        sal_strncpy(file_buf + offset, qux_DebugSignals_IRPP_22, sal_strlen(qux_DebugSignals_IRPP_22));

        offset += sal_strlen(qux_DebugSignals_IRPP_22);
        sal_strncpy(file_buf + offset, qux_DebugSignals_IRPP_23, sal_strlen(qux_DebugSignals_IRPP_23));

        offset += sal_strlen(qux_DebugSignals_IRPP_23);
        sal_strncpy(file_buf + offset, qux_DebugSignals_IRPP_24, sal_strlen(qux_DebugSignals_IRPP_24));

        offset += sal_strlen(qux_DebugSignals_IRPP_24);
        sal_strncpy(file_buf + offset, qux_DebugSignals_IRPP_25, sal_strlen(qux_DebugSignals_IRPP_25));


        *buf = file_buf;
        SHR_EXIT();
    }
    if(!sal_strncmp("qux/PP.xml", filePath, RHFILE_MAX_SIZE))
    {
        _internal_size_p = 0;
        _internal_size_p += sal_strlen(qux_PP_0);

        *size_p = _internal_size_p;
        offset = 0;
        file_buf = sal_alloc(*size_p, "buf");

        sal_strncpy(file_buf, qux_PP_0, sal_strlen(qux_PP_0));


        *buf = file_buf;
        SHR_EXIT();
    }
    if(!sal_strncmp("qux/SignalStructures.xml", filePath, RHFILE_MAX_SIZE))
    {
        _internal_size_p = 0;
        _internal_size_p += sal_strlen(qux_SignalStructures_0);
        _internal_size_p += sal_strlen(qux_SignalStructures_1);
        _internal_size_p += sal_strlen(qux_SignalStructures_2);
        _internal_size_p += sal_strlen(qux_SignalStructures_3);
        _internal_size_p += sal_strlen(qux_SignalStructures_4);
        _internal_size_p += sal_strlen(qux_SignalStructures_5);
        _internal_size_p += sal_strlen(qux_SignalStructures_6);
        _internal_size_p += sal_strlen(qux_SignalStructures_7);

        *size_p = _internal_size_p;
        offset = 0;
        file_buf = sal_alloc(*size_p, "buf");

        sal_strncpy(file_buf, qux_SignalStructures_0, sal_strlen(qux_SignalStructures_0));

        offset += sal_strlen(qux_SignalStructures_0);
        sal_strncpy(file_buf + offset, qux_SignalStructures_1, sal_strlen(qux_SignalStructures_1));

        offset += sal_strlen(qux_SignalStructures_1);
        sal_strncpy(file_buf + offset, qux_SignalStructures_2, sal_strlen(qux_SignalStructures_2));

        offset += sal_strlen(qux_SignalStructures_2);
        sal_strncpy(file_buf + offset, qux_SignalStructures_3, sal_strlen(qux_SignalStructures_3));

        offset += sal_strlen(qux_SignalStructures_3);
        sal_strncpy(file_buf + offset, qux_SignalStructures_4, sal_strlen(qux_SignalStructures_4));

        offset += sal_strlen(qux_SignalStructures_4);
        sal_strncpy(file_buf + offset, qux_SignalStructures_5, sal_strlen(qux_SignalStructures_5));

        offset += sal_strlen(qux_SignalStructures_5);
        sal_strncpy(file_buf + offset, qux_SignalStructures_6, sal_strlen(qux_SignalStructures_6));

        offset += sal_strlen(qux_SignalStructures_6);
        sal_strncpy(file_buf + offset, qux_SignalStructures_7, sal_strlen(qux_SignalStructures_7));


        *buf = file_buf;
        SHR_EXIT();
    }
    if(!sal_strncmp("qux/SystemHeadersObjects.xml", filePath, RHFILE_MAX_SIZE))
    {
        _internal_size_p = 0;
        _internal_size_p += sal_strlen(qux_SystemHeadersObjects_0);
        _internal_size_p += sal_strlen(qux_SystemHeadersObjects_1);
        _internal_size_p += sal_strlen(qux_SystemHeadersObjects_2);
        _internal_size_p += sal_strlen(qux_SystemHeadersObjects_3);

        *size_p = _internal_size_p;
        offset = 0;
        file_buf = sal_alloc(*size_p, "buf");

        sal_strncpy(file_buf, qux_SystemHeadersObjects_0, sal_strlen(qux_SystemHeadersObjects_0));

        offset += sal_strlen(qux_SystemHeadersObjects_0);
        sal_strncpy(file_buf + offset, qux_SystemHeadersObjects_1, sal_strlen(qux_SystemHeadersObjects_1));

        offset += sal_strlen(qux_SystemHeadersObjects_1);
        sal_strncpy(file_buf + offset, qux_SystemHeadersObjects_2, sal_strlen(qux_SystemHeadersObjects_2));

        offset += sal_strlen(qux_SystemHeadersObjects_2);
        sal_strncpy(file_buf + offset, qux_SystemHeadersObjects_3, sal_strlen(qux_SystemHeadersObjects_3));


        *buf = file_buf;
        SHR_EXIT();
    }
    
    
    SHR_SET_CURRENT_ERR(_SHR_E_EXISTS);
    SHR_EXIT();
exit:
    SHR_FUNC_EXIT;
}

