TimeQuest Timing Analyzer report for Microcomputer
Tue Jul 14 06:33:33 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'cpuClock'
 12. Slow Model Setup: 'clk'
 13. Slow Model Setup: 'serialClkCount[15]'
 14. Slow Model Setup: 'T80s:cpu1|IORQ_n'
 15. Slow Model Hold: 'T80s:cpu1|IORQ_n'
 16. Slow Model Hold: 'clk'
 17. Slow Model Hold: 'cpuClock'
 18. Slow Model Hold: 'serialClkCount[15]'
 19. Slow Model Recovery: 'serialClkCount[15]'
 20. Slow Model Recovery: 'clk'
 21. Slow Model Recovery: 'T80s:cpu1|IORQ_n'
 22. Slow Model Removal: 'T80s:cpu1|IORQ_n'
 23. Slow Model Removal: 'serialClkCount[15]'
 24. Slow Model Removal: 'clk'
 25. Slow Model Minimum Pulse Width: 'clk'
 26. Slow Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'
 27. Slow Model Minimum Pulse Width: 'cpuClock'
 28. Slow Model Minimum Pulse Width: 'serialClkCount[15]'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Output Enable Times
 34. Minimum Output Enable Times
 35. Output Disable Times
 36. Minimum Output Disable Times
 37. Fast Model Setup Summary
 38. Fast Model Hold Summary
 39. Fast Model Recovery Summary
 40. Fast Model Removal Summary
 41. Fast Model Minimum Pulse Width Summary
 42. Fast Model Setup: 'cpuClock'
 43. Fast Model Setup: 'clk'
 44. Fast Model Setup: 'serialClkCount[15]'
 45. Fast Model Setup: 'T80s:cpu1|IORQ_n'
 46. Fast Model Hold: 'clk'
 47. Fast Model Hold: 'T80s:cpu1|IORQ_n'
 48. Fast Model Hold: 'cpuClock'
 49. Fast Model Hold: 'serialClkCount[15]'
 50. Fast Model Recovery: 'serialClkCount[15]'
 51. Fast Model Recovery: 'clk'
 52. Fast Model Recovery: 'T80s:cpu1|IORQ_n'
 53. Fast Model Removal: 'T80s:cpu1|IORQ_n'
 54. Fast Model Removal: 'serialClkCount[15]'
 55. Fast Model Removal: 'clk'
 56. Fast Model Minimum Pulse Width: 'clk'
 57. Fast Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'
 58. Fast Model Minimum Pulse Width: 'cpuClock'
 59. Fast Model Minimum Pulse Width: 'serialClkCount[15]'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Output Enable Times
 65. Minimum Output Enable Times
 66. Output Disable Times
 67. Minimum Output Disable Times
 68. Multicorner Timing Analysis Summary
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Setup Transfers
 74. Hold Transfers
 75. Recovery Transfers
 76. Removal Transfers
 77. Report TCCS
 78. Report RSKM
 79. Unconstrained Paths
 80. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Microcomputer                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                 ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; Clock Name         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; clk                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                ;
; cpuClock           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cpuClock }           ;
; serialClkCount[15] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { serialClkCount[15] } ;
; T80s:cpu1|IORQ_n   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { T80s:cpu1|IORQ_n }   ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+


+----------------------------------------------------------+
; Slow Model Fmax Summary                                  ;
+------------+-----------------+--------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name         ; Note ;
+------------+-----------------+--------------------+------+
; 53.03 MHz  ; 53.03 MHz       ; cpuClock           ;      ;
; 54.14 MHz  ; 54.14 MHz       ; clk                ;      ;
; 132.96 MHz ; 132.96 MHz      ; T80s:cpu1|IORQ_n   ;      ;
; 166.97 MHz ; 166.97 MHz      ; serialClkCount[15] ;      ;
+------------+-----------------+--------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------+
; Slow Model Setup Summary                     ;
+--------------------+---------+---------------+
; Clock              ; Slack   ; End Point TNS ;
+--------------------+---------+---------------+
; cpuClock           ; -17.859 ; -4598.558     ;
; clk                ; -17.472 ; -7281.430     ;
; serialClkCount[15] ; -6.774  ; -1059.605     ;
; T80s:cpu1|IORQ_n   ; -6.521  ; -235.227      ;
+--------------------+---------+---------------+


+---------------------------------------------+
; Slow Model Hold Summary                     ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; T80s:cpu1|IORQ_n   ; -2.966 ; -71.002       ;
; clk                ; -2.272 ; -2.272        ;
; cpuClock           ; 0.499  ; 0.000         ;
; serialClkCount[15] ; 0.499  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Recovery Summary                 ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; serialClkCount[15] ; -5.609 ; -139.708      ;
; clk                ; -1.551 ; -13.959       ;
; T80s:cpu1|IORQ_n   ; 0.901  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Removal Summary                  ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; T80s:cpu1|IORQ_n   ; -2.111 ; -8.445        ;
; serialClkCount[15] ; 1.324  ; 0.000         ;
; clk                ; 2.110  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Minimum Pulse Width Summary      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -2.567 ; -3099.857     ;
; T80s:cpu1|IORQ_n   ; -2.338 ; -264.592      ;
; cpuClock           ; -0.742 ; -513.464      ;
; serialClkCount[15] ; -0.742 ; -264.152      ;
+--------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'cpuClock'                                                                                                                           ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -17.859 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 18.893     ;
; -17.859 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 18.893     ;
; -17.801 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 18.858     ;
; -17.777 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 18.811     ;
; -17.777 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 18.811     ;
; -17.719 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 18.776     ;
; -17.647 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 18.691     ;
; -17.594 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 18.628     ;
; -17.594 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 18.628     ;
; -17.565 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 18.609     ;
; -17.539 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 18.584     ;
; -17.536 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 18.593     ;
; -17.504 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 18.538     ;
; -17.502 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 18.536     ;
; -17.486 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 18.520     ;
; -17.486 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 18.520     ;
; -17.457 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 18.502     ;
; -17.438 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 18.495     ;
; -17.438 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 18.472     ;
; -17.438 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 18.472     ;
; -17.434 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 18.491     ;
; -17.428 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 18.485     ;
; -17.422 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 18.456     ;
; -17.421 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.028     ; 18.433     ;
; -17.421 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.028     ; 18.433     ;
; -17.420 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 18.454     ;
; -17.417 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 18.454     ;
; -17.416 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 18.450     ;
; -17.413 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 18.447     ;
; -17.406 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 18.440     ;
; -17.406 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 18.440     ;
; -17.396 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.448     ;
; -17.388 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 18.445     ;
; -17.388 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 18.437     ;
; -17.385 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 18.442     ;
; -17.382 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 18.426     ;
; -17.380 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 18.437     ;
; -17.375 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 18.425     ;
; -17.363 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 18.398     ;
; -17.356 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 18.413     ;
; -17.352 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 18.409     ;
; -17.348 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 18.405     ;
; -17.340 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.028     ; 18.352     ;
; -17.340 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.028     ; 18.352     ;
; -17.335 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 18.372     ;
; -17.334 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.386     ;
; -17.334 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 18.368     ;
; -17.331 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 18.365     ;
; -17.329 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 18.364     ;
; -17.328 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 18.383     ;
; -17.328 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 18.383     ;
; -17.327 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 18.362     ;
; -17.327 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 18.366     ;
; -17.314 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.366     ;
; -17.313 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 18.370     ;
; -17.309 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 18.366     ;
; -17.309 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 18.366     ;
; -17.306 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 18.363     ;
; -17.306 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 18.355     ;
; -17.304 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][0] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 18.361     ;
; -17.303 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 18.360     ;
; -17.301 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][0] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 18.358     ;
; -17.293 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 18.343     ;
; -17.282 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 18.317     ;
; -17.274 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 18.318     ;
; -17.274 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 18.319     ;
; -17.263 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 18.313     ;
; -17.262 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 18.312     ;
; -17.259 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 18.316     ;
; -17.253 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 18.310     ;
; -17.252 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 18.309     ;
; -17.252 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.304     ;
; -17.247 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 18.282     ;
; -17.246 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 18.301     ;
; -17.246 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 18.301     ;
; -17.245 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|IncDecZ                  ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 18.300     ;
; -17.245 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 18.280     ;
; -17.245 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 18.284     ;
; -17.239 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 18.273     ;
; -17.237 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 18.271     ;
; -17.234 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 18.289     ;
; -17.231 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 18.288     ;
; -17.227 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 18.284     ;
; -17.227 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 18.284     ;
; -17.226 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 18.270     ;
; -17.222 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][0] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 18.279     ;
; -17.219 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][0] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 18.276     ;
; -17.214 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 18.270     ;
; -17.214 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 18.270     ;
; -17.209 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.018     ; 18.231     ;
; -17.194 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 18.238     ;
; -17.181 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 18.231     ;
; -17.180 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 18.230     ;
; -17.177 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 18.234     ;
; -17.173 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 18.230     ;
; -17.171 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 18.228     ;
; -17.170 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 18.227     ;
; -17.169 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 18.226     ;
; -17.167 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 18.216     ;
; -17.166 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 18.211     ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                                                            ;
+---------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -17.472 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.146      ; 18.572     ;
; -17.376 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg4  ; clk          ; clk         ; 1.000        ; 0.146      ; 18.476     ;
; -17.365 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.146      ; 18.465     ;
; -17.363 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.146      ; 18.463     ;
; -17.359 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.146      ; 18.459     ;
; -17.357 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.146      ; 18.457     ;
; -17.345 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.146      ; 18.445     ;
; -17.269 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg4  ; clk          ; clk         ; 1.000        ; 0.146      ; 18.369     ;
; -17.256 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.146      ; 18.356     ;
; -17.252 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.146      ; 18.352     ;
; -17.250 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.146      ; 18.350     ;
; -17.238 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.146      ; 18.338     ;
; -17.108 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.132      ; 18.194     ;
; -17.099 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.136      ; 18.189     ;
; -17.094 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg10   ; clk          ; clk         ; 1.000        ; 0.138      ; 18.186     ;
; -17.071 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg10   ; clk          ; clk         ; 1.000        ; 0.150      ; 18.175     ;
; -17.049 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.154      ; 18.157     ;
; -17.012 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.132      ; 18.098     ;
; -17.008 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.132      ; 18.094     ;
; -17.003 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.146      ; 18.103     ;
; -17.003 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg4  ; clk          ; clk         ; 1.000        ; 0.136      ; 18.093     ;
; -17.002 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg9    ; clk          ; clk         ; 1.000        ; 0.138      ; 18.094     ;
; -17.001 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.132      ; 18.087     ;
; -16.998 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10   ; clk          ; clk         ; 1.000        ; 0.162      ; 18.114     ;
; -16.996 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6    ; clk          ; clk         ; 1.000        ; 0.138      ; 18.088     ;
; -16.995 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.132      ; 18.081     ;
; -16.993 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.132      ; 18.079     ;
; -16.991 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10   ; clk          ; clk         ; 1.000        ; 0.160      ; 18.105     ;
; -16.990 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.136      ; 18.080     ;
; -16.988 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.146      ; 18.088     ;
; -16.987 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg10   ; clk          ; clk         ; 1.000        ; 0.138      ; 18.079     ;
; -16.986 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.138      ; 18.078     ;
; -16.986 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.136      ; 18.076     ;
; -16.984 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg1  ; clk          ; clk         ; 1.000        ; 0.146      ; 18.084     ;
; -16.984 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.136      ; 18.074     ;
; -16.983 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg4    ; clk          ; clk         ; 1.000        ; 0.138      ; 18.075     ;
; -16.979 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.132      ; 18.065     ;
; -16.979 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg3  ; clk          ; clk         ; 1.000        ; 0.146      ; 18.079     ;
; -16.978 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.138      ; 18.070     ;
; -16.974 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg4  ; clk          ; clk         ; 1.000        ; 0.132      ; 18.060     ;
; -16.972 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6    ; clk          ; clk         ; 1.000        ; 0.150      ; 18.076     ;
; -16.972 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.136      ; 18.062     ;
; -16.969 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9    ; clk          ; clk         ; 1.000        ; 0.150      ; 18.073     ;
; -16.964 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.150      ; 18.068     ;
; -16.964 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg10   ; clk          ; clk         ; 1.000        ; 0.150      ; 18.068     ;
; -16.957 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.138      ; 18.049     ;
; -16.954 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.150      ; 18.058     ;
; -16.953 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.162      ; 18.069     ;
; -16.950 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.154      ; 18.058     ;
; -16.942 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg2    ; clk          ; clk         ; 1.000        ; 0.138      ; 18.034     ;
; -16.942 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.154      ; 18.050     ;
; -16.941 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.154      ; 18.049     ;
; -16.939 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.136      ; 18.029     ;
; -16.935 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.160      ; 18.049     ;
; -16.935 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.154      ; 18.043     ;
; -16.934 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg4    ; clk          ; clk         ; 1.000        ; 0.150      ; 18.038     ;
; -16.933 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.150      ; 18.037     ;
; -16.924 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.154      ; 18.032     ;
; -16.914 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3    ; clk          ; clk         ; 1.000        ; 0.162      ; 18.030     ;
; -16.912 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.162      ; 18.028     ;
; -16.908 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9    ; clk          ; clk         ; 1.000        ; 0.162      ; 18.024     ;
; -16.908 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ; clk          ; clk         ; 1.000        ; 0.154      ; 18.016     ;
; -16.905 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.160      ; 18.019     ;
; -16.905 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.132      ; 17.991     ;
; -16.901 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.132      ; 17.987     ;
; -16.900 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9    ; clk          ; clk         ; 1.000        ; 0.160      ; 18.014     ;
; -16.896 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.146      ; 17.996     ;
; -16.895 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg9    ; clk          ; clk         ; 1.000        ; 0.138      ; 17.987     ;
; -16.893 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4    ; clk          ; clk         ; 1.000        ; 0.162      ; 18.009     ;
; -16.891 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10   ; clk          ; clk         ; 1.000        ; 0.162      ; 18.007     ;
; -16.890 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6    ; clk          ; clk         ; 1.000        ; 0.162      ; 18.006     ;
; -16.890 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.160      ; 18.004     ;
; -16.889 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6    ; clk          ; clk         ; 1.000        ; 0.138      ; 17.981     ;
; -16.888 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.132      ; 17.974     ;
; -16.887 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg4    ; clk          ; clk         ; 1.000        ; 0.160      ; 18.001     ;
; -16.886 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.132      ; 17.972     ;
; -16.884 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10   ; clk          ; clk         ; 1.000        ; 0.160      ; 17.998     ;
; -16.881 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.146      ; 17.981     ;
; -16.879 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.138      ; 17.971     ;
; -16.877 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg1  ; clk          ; clk         ; 1.000        ; 0.146      ; 17.977     ;
; -16.876 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg4    ; clk          ; clk         ; 1.000        ; 0.138      ; 17.968     ;
; -16.874 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.162      ; 17.990     ;
; -16.872 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.132      ; 17.958     ;
; -16.872 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg3  ; clk          ; clk         ; 1.000        ; 0.146      ; 17.972     ;
; -16.871 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.138      ; 17.963     ;
; -16.867 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg4  ; clk          ; clk         ; 1.000        ; 0.132      ; 17.953     ;
; -16.865 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6    ; clk          ; clk         ; 1.000        ; 0.150      ; 17.969     ;
; -16.862 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9    ; clk          ; clk         ; 1.000        ; 0.150      ; 17.966     ;
; -16.859 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6    ; clk          ; clk         ; 1.000        ; 0.160      ; 17.973     ;
; -16.857 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.150      ; 17.961     ;
; -16.850 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.138      ; 17.942     ;
; -16.847 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.150      ; 17.951     ;
; -16.846 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.162      ; 17.962     ;
; -16.843 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg4  ; clk          ; clk         ; 1.000        ; 0.136      ; 17.933     ;
; -16.843 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.154      ; 17.951     ;
; -16.835 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg2    ; clk          ; clk         ; 1.000        ; 0.138      ; 17.927     ;
; -16.834 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.154      ; 17.942     ;
; -16.830 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.136      ; 17.920     ;
; -16.828 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.160      ; 17.942     ;
; -16.828 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.154      ; 17.936     ;
+---------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'serialClkCount[15]'                                                                                                                     ;
+--------+--------------------------------+---------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                         ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+---------------------------------+------------------+--------------------+--------------+------------+------------+
; -6.774 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~76    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.411     ; 5.903      ;
; -6.774 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~72    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.411     ; 5.903      ;
; -6.774 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~73    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.411     ; 5.903      ;
; -6.744 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~89    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.430     ; 5.854      ;
; -6.741 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[6]    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.787     ; 3.994      ;
; -6.741 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[5]    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.787     ; 3.994      ;
; -6.741 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[4]    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.787     ; 3.994      ;
; -6.741 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[3]    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.787     ; 3.994      ;
; -6.741 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[2]    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.787     ; 3.994      ;
; -6.741 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[1]    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.787     ; 3.994      ;
; -6.741 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[0]    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.787     ; 3.994      ;
; -6.723 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~47    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.425     ; 5.838      ;
; -6.723 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~50    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.425     ; 5.838      ;
; -6.718 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~52    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.406     ; 5.852      ;
; -6.718 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~51    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.406     ; 5.852      ;
; -6.718 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~48    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.406     ; 5.852      ;
; -6.718 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~45    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.406     ; 5.852      ;
; -6.718 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~46    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.406     ; 5.852      ;
; -6.718 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~49    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.406     ; 5.852      ;
; -6.686 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~23    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.414     ; 5.812      ;
; -6.686 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~26    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.414     ; 5.812      ;
; -6.686 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~28    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.414     ; 5.812      ;
; -6.686 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~27    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.414     ; 5.812      ;
; -6.686 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~24    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.414     ; 5.812      ;
; -6.686 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~21    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.414     ; 5.812      ;
; -6.686 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~22    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.414     ; 5.812      ;
; -6.686 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~25    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.414     ; 5.812      ;
; -6.637 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~140   ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.411     ; 5.766      ;
; -6.637 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~136   ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.411     ; 5.766      ;
; -6.637 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~133   ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.411     ; 5.766      ;
; -6.620 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~76    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.394     ; 5.766      ;
; -6.620 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~72    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.394     ; 5.766      ;
; -6.620 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~73    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.394     ; 5.766      ;
; -6.590 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~89    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.413     ; 5.717      ;
; -6.569 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~47    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.408     ; 5.701      ;
; -6.569 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~50    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.408     ; 5.701      ;
; -6.564 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~52    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.389     ; 5.715      ;
; -6.564 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~51    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.389     ; 5.715      ;
; -6.564 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~48    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.389     ; 5.715      ;
; -6.564 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~45    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.389     ; 5.715      ;
; -6.564 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~46    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.389     ; 5.715      ;
; -6.564 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~49    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.389     ; 5.715      ;
; -6.562 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~96    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.408     ; 5.694      ;
; -6.562 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~94    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.408     ; 5.694      ;
; -6.532 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~23    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.397     ; 5.675      ;
; -6.532 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~26    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.397     ; 5.675      ;
; -6.532 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~28    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.397     ; 5.675      ;
; -6.532 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~27    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.397     ; 5.675      ;
; -6.532 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~24    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.397     ; 5.675      ;
; -6.532 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~21    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.397     ; 5.675      ;
; -6.532 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~22    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.397     ; 5.675      ;
; -6.532 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~25    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.397     ; 5.675      ;
; -6.498 ; T80s:cpu1|RD_n                 ; bufferedUART:io1|rxBuffer~76    ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.320      ; 7.358      ;
; -6.498 ; T80s:cpu1|RD_n                 ; bufferedUART:io1|rxBuffer~72    ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.320      ; 7.358      ;
; -6.498 ; T80s:cpu1|RD_n                 ; bufferedUART:io1|rxBuffer~73    ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.320      ; 7.358      ;
; -6.486 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|txBuffer[6]    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.453     ; 5.573      ;
; -6.486 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|txBuffer[5]    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.453     ; 5.573      ;
; -6.486 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|txBuffer[4]    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.453     ; 5.573      ;
; -6.486 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|txBuffer[3]    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.453     ; 5.573      ;
; -6.486 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|txBuffer[2]    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.453     ; 5.573      ;
; -6.486 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|txBuffer[1]    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.453     ; 5.573      ;
; -6.486 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|txBuffer[0]    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.453     ; 5.573      ;
; -6.483 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~140   ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.394     ; 5.629      ;
; -6.483 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~136   ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.394     ; 5.629      ;
; -6.483 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~133   ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.394     ; 5.629      ;
; -6.478 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~76    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.394     ; 5.624      ;
; -6.478 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~72    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.394     ; 5.624      ;
; -6.478 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~73    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.394     ; 5.624      ;
; -6.451 ; T80s:cpu1|RD_n                 ; bufferedUART:io1|rxBuffer~89    ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.301      ; 7.292      ;
; -6.448 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~89    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.413     ; 5.575      ;
; -6.439 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~63    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.408     ; 5.571      ;
; -6.439 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~66    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.408     ; 5.571      ;
; -6.439 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~68    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.408     ; 5.571      ;
; -6.439 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~67    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.408     ; 5.571      ;
; -6.439 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~64    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.408     ; 5.571      ;
; -6.439 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~61    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.408     ; 5.571      ;
; -6.439 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~62    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.408     ; 5.571      ;
; -6.439 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~65    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.408     ; 5.571      ;
; -6.427 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~47    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.408     ; 5.559      ;
; -6.427 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~50    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.408     ; 5.559      ;
; -6.422 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~52    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.389     ; 5.573      ;
; -6.422 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~51    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.389     ; 5.573      ;
; -6.422 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~48    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.389     ; 5.573      ;
; -6.422 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~45    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.389     ; 5.573      ;
; -6.422 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~46    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.389     ; 5.573      ;
; -6.422 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~49    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.389     ; 5.573      ;
; -6.414 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~55    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.410     ; 5.544      ;
; -6.414 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~58    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.410     ; 5.544      ;
; -6.414 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~60    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.410     ; 5.544      ;
; -6.414 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~59    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.410     ; 5.544      ;
; -6.414 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~56    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.410     ; 5.544      ;
; -6.414 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~53    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.410     ; 5.544      ;
; -6.414 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~54    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.410     ; 5.544      ;
; -6.414 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~57    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.410     ; 5.544      ;
; -6.408 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxInPointer[0] ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.428     ; 5.520      ;
; -6.408 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxInPointer[2] ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.428     ; 5.520      ;
; -6.408 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxInPointer[3] ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.428     ; 5.520      ;
; -6.408 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxInPointer[4] ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.428     ; 5.520      ;
; -6.408 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxInPointer[5] ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.428     ; 5.520      ;
; -6.408 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxInPointer[1] ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.428     ; 5.520      ;
+--------+--------------------------------+---------------------------------+------------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'T80s:cpu1|IORQ_n'                                                                                                                                    ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; -6.521 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.505     ; 7.056      ;
; -6.241 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.516     ; 6.765      ;
; -6.111 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.516     ; 6.635      ;
; -6.054 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.505     ; 6.589      ;
; -6.010 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.505     ; 6.545      ;
; -5.950 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.505     ; 6.485      ;
; -5.748 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.516     ; 6.272      ;
; -5.642 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.516     ; 6.166      ;
; -5.629 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.509     ; 6.160      ;
; -5.593 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.509     ; 6.124      ;
; -5.449 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.516     ; 5.973      ;
; -5.348 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.516     ; 5.872      ;
; -5.227 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.528     ; 5.739      ;
; -5.186 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.528     ; 5.698      ;
; -5.024 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.516     ; 5.548      ;
; -4.984 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.506     ; 5.518      ;
; -4.952 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.506     ; 5.486      ;
; -4.668 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.516     ; 5.192      ;
; -4.595 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.505     ; 5.130      ;
; -4.543 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.524     ; 5.059      ;
; -4.543 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.524     ; 5.059      ;
; -4.543 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.524     ; 5.059      ;
; -4.543 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.524     ; 5.059      ;
; -4.543 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.524     ; 5.059      ;
; -4.543 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.524     ; 5.059      ;
; -4.532 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.524     ; 5.048      ;
; -4.532 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.524     ; 5.048      ;
; -4.532 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.524     ; 5.048      ;
; -4.532 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.524     ; 5.048      ;
; -4.532 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.524     ; 5.048      ;
; -4.532 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.524     ; 5.048      ;
; -4.489 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.524     ; 5.005      ;
; -4.489 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.524     ; 5.005      ;
; -4.489 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.524     ; 5.005      ;
; -4.489 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.524     ; 5.005      ;
; -4.489 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.524     ; 5.005      ;
; -4.489 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.524     ; 5.005      ;
; -4.400 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.559     ; 4.881      ;
; -4.239 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.505     ; 4.774      ;
; -4.168 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.555     ; 4.653      ;
; -4.161 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.516     ; 4.685      ;
; -4.143 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.516     ; 4.667      ;
; -4.142 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.559     ; 4.623      ;
; -4.105 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.559     ; 4.586      ;
; -4.077 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.559     ; 4.558      ;
; -4.051 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.555     ; 4.536      ;
; -4.024 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.555     ; 4.509      ;
; -3.931 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.561     ; 4.410      ;
; -3.915 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.524     ; 4.431      ;
; -3.915 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.524     ; 4.431      ;
; -3.915 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.524     ; 4.431      ;
; -3.915 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.524     ; 4.431      ;
; -3.915 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.524     ; 4.431      ;
; -3.915 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.524     ; 4.431      ;
; -3.792 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.555     ; 4.277      ;
; -3.732 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.505     ; 4.267      ;
; -3.725 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.561     ; 4.204      ;
; -3.718 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.557     ; 4.201      ;
; -3.714 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.505     ; 4.249      ;
; -3.709 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.561     ; 4.188      ;
; -3.658 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.557     ; 4.141      ;
; -3.642 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.561     ; 4.121      ;
; -3.567 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.582     ; 4.025      ;
; -3.418 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.524     ; 3.934      ;
; -3.418 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.524     ; 3.934      ;
; -3.418 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.524     ; 3.934      ;
; -3.418 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.524     ; 3.934      ;
; -3.418 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.524     ; 3.934      ;
; -3.418 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.524     ; 3.934      ;
; -3.400 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.524     ; 3.916      ;
; -3.400 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.524     ; 3.916      ;
; -3.400 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.524     ; 3.916      ;
; -3.400 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.524     ; 3.916      ;
; -3.400 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.524     ; 3.916      ;
; -3.400 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.524     ; 3.916      ;
; -3.392 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.506     ; 3.926      ;
; -3.352 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.506     ; 3.886      ;
; -3.309 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|din_latched[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.596     ; 3.753      ;
; -3.244 ; bufferedUART:io1|txByteWritten         ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -0.412     ; 3.372      ;
; -3.240 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.505     ; 3.775      ;
; -3.228 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.692     ; 3.576      ;
; -3.228 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[6] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.692     ; 3.576      ;
; -3.228 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.692     ; 3.576      ;
; -3.192 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[5] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.691     ; 3.541      ;
; -3.192 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.691     ; 3.541      ;
; -3.192 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.691     ; 3.541      ;
; -3.192 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[3] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.691     ; 3.541      ;
; -3.192 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[7] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.691     ; 3.541      ;
; -3.129 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.516     ; 3.653      ;
; -3.119 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.516     ; 3.643      ;
; -3.113 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.559     ; 3.594      ;
; -3.091 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.516     ; 3.615      ;
; -3.081 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.516     ; 3.605      ;
; -2.990 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|din_latched[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.588     ; 3.442      ;
; -2.990 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|din_latched[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.588     ; 3.442      ;
; -2.990 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|din_latched[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.588     ; 3.442      ;
; -2.990 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|din_latched[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.588     ; 3.442      ;
; -2.990 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|din_latched[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.588     ; 3.442      ;
; -2.981 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|din_latched[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.586     ; 3.435      ;
; -2.981 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|din_latched[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.586     ; 3.435      ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'T80s:cpu1|IORQ_n'                                                                                                                                     ;
+--------+--------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; -2.966 ; SBCTextDisplayRGB:io2|kbBuffer~52    ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.496      ; 1.836      ;
; -2.963 ; SBCTextDisplayRGB:io2|kbBuffer~48    ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.500      ; 1.843      ;
; -2.930 ; SBCTextDisplayRGB:io2|kbInPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.497      ; 1.873      ;
; -2.829 ; SBCTextDisplayRGB:io2|kbBuffer~50    ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.502      ; 1.979      ;
; -2.799 ; SBCTextDisplayRGB:io2|kbBuffer~28    ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.504      ; 2.011      ;
; -2.768 ; SBCTextDisplayRGB:io2|kbBuffer~46    ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.498      ; 2.036      ;
; -2.758 ; SBCTextDisplayRGB:io2|kbBuffer~65    ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.498      ; 2.046      ;
; -2.715 ; SBCTextDisplayRGB:io2|kbBuffer~31    ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.498      ; 2.089      ;
; -2.692 ; SBCTextDisplayRGB:io2|kbBuffer~26    ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.499      ; 2.113      ;
; -2.673 ; SBCTextDisplayRGB:io2|kbInPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.497      ; 2.130      ;
; -2.672 ; SBCTextDisplayRGB:io2|kbInPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.497      ; 2.131      ;
; -2.670 ; SBCTextDisplayRGB:io2|kbInPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.497      ; 2.133      ;
; -2.628 ; SBCTextDisplayRGB:io2|kbBuffer~49    ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.502      ; 2.180      ;
; -2.624 ; SBCTextDisplayRGB:io2|kbBuffer~36    ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.506      ; 2.188      ;
; -2.510 ; SBCTextDisplayRGB:io2|kbInPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.497      ; 2.293      ;
; -2.401 ; SBCTextDisplayRGB:io2|kbBuffer~59    ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.496      ; 2.401      ;
; -2.394 ; SBCTextDisplayRGB:io2|kbBuffer~55    ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.500      ; 2.412      ;
; -2.358 ; SBCTextDisplayRGB:io2|kbInPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.497      ; 2.445      ;
; -2.357 ; SBCTextDisplayRGB:io2|kbInPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.497      ; 2.446      ;
; -2.279 ; SBCTextDisplayRGB:io2|kbBuffer~47    ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.498      ; 2.525      ;
; -2.271 ; SBCTextDisplayRGB:io2|kbBuffer~25    ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.499      ; 2.534      ;
; -2.241 ; SBCTextDisplayRGB:io2|kbBuffer~14    ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.504      ; 2.569      ;
; -2.211 ; SBCTextDisplayRGB:io2|kbBuffer~53    ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.498      ; 2.593      ;
; -2.210 ; SBCTextDisplayRGB:io2|kbInPointer[2] ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.499      ; 2.595      ;
; -2.195 ; SBCTextDisplayRGB:io2|kbBuffer~44    ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.498      ; 2.609      ;
; -2.194 ; SBCTextDisplayRGB:io2|func_reset     ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.535      ; 2.647      ;
; -2.194 ; SBCTextDisplayRGB:io2|func_reset     ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.535      ; 2.647      ;
; -2.183 ; SBCTextDisplayRGB:io2|func_reset     ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.537      ; 2.660      ;
; -2.183 ; SBCTextDisplayRGB:io2|func_reset     ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.537      ; 2.660      ;
; -2.157 ; SBCTextDisplayRGB:io2|kbBuffer~17    ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.498      ; 2.647      ;
; -2.153 ; SBCTextDisplayRGB:io2|kbBuffer~20    ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.501      ; 2.654      ;
; -2.133 ; SBCTextDisplayRGB:io2|kbBuffer~19    ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.499      ; 2.672      ;
; -2.098 ; SBCTextDisplayRGB:io2|kbInPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.497      ; 2.705      ;
; -2.097 ; SBCTextDisplayRGB:io2|kbInPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.497      ; 2.706      ;
; -2.063 ; SBCTextDisplayRGB:io2|kbBuffer~56    ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.502      ; 2.745      ;
; -2.055 ; SBCTextDisplayRGB:io2|kbBuffer~22    ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.506      ; 2.757      ;
; -2.054 ; SBCTextDisplayRGB:io2|kbBuffer~23    ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.497      ; 2.749      ;
; -1.958 ; SBCTextDisplayRGB:io2|kbBuffer~43    ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.504      ; 2.852      ;
; -1.897 ; SBCTextDisplayRGB:io2|kbInPointer[1] ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.499      ; 2.908      ;
; -1.883 ; SBCTextDisplayRGB:io2|func_reset     ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.514      ; 2.937      ;
; -1.856 ; SBCTextDisplayRGB:io2|kbBuffer~45    ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.498      ; 2.948      ;
; -1.841 ; SBCTextDisplayRGB:io2|func_reset     ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.541      ; 3.006      ;
; -1.841 ; SBCTextDisplayRGB:io2|func_reset     ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.541      ; 3.006      ;
; -1.804 ; SBCTextDisplayRGB:io2|kbBuffer~41    ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.502      ; 3.004      ;
; -1.793 ; SBCTextDisplayRGB:io2|func_reset     ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.539      ; 3.052      ;
; -1.787 ; SBCTextDisplayRGB:io2|kbBuffer~51    ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.496      ; 3.015      ;
; -1.777 ; SBCTextDisplayRGB:io2|dispByteSent   ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.497      ; 3.026      ;
; -1.776 ; SBCTextDisplayRGB:io2|kbBuffer~38    ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.500      ; 3.030      ;
; -1.764 ; SBCTextDisplayRGB:io2|kbBuffer~35    ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.506      ; 3.048      ;
; -1.714 ; SBCTextDisplayRGB:io2|kbBuffer~54    ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.498      ; 3.090      ;
; -1.703 ; SBCTextDisplayRGB:io2|kbBuffer~18    ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.499      ; 3.102      ;
; -1.703 ; SBCTextDisplayRGB:io2|kbBuffer~21    ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.506      ; 3.109      ;
; -1.695 ; SBCTextDisplayRGB:io2|kbBuffer~27    ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.502      ; 3.113      ;
; -1.688 ; SBCTextDisplayRGB:io2|kbInPointer[1] ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.476      ; 3.094      ;
; -1.678 ; SBCTextDisplayRGB:io2|kbBuffer~34    ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.504      ; 3.132      ;
; -1.667 ; SBCTextDisplayRGB:io2|kbBuffer~39    ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.500      ; 3.139      ;
; -1.653 ; SBCTextDisplayRGB:io2|kbBuffer~29    ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.504      ; 3.157      ;
; -1.650 ; SBCTextDisplayRGB:io2|kbBuffer~63    ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.504      ; 3.160      ;
; -1.650 ; SBCTextDisplayRGB:io2|kbBuffer~58    ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.496      ; 3.152      ;
; -1.637 ; SBCTextDisplayRGB:io2|kbInPointer[0] ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.499      ; 3.168      ;
; -1.634 ; SBCTextDisplayRGB:io2|kbBuffer~66    ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.502      ; 3.174      ;
; -1.618 ; SBCTextDisplayRGB:io2|kbBuffer~24    ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.500      ; 3.188      ;
; -1.615 ; SBCTextDisplayRGB:io2|kbBuffer~30    ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.498      ; 3.189      ;
; -1.600 ; SBCTextDisplayRGB:io2|kbBuffer~37    ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.500      ; 3.206      ;
; -1.594 ; SBCTextDisplayRGB:io2|kbBuffer~62    ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.506      ; 3.218      ;
; -1.584 ; SBCTextDisplayRGB:io2|kbInPointer[2] ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.476      ; 3.198      ;
; -1.583 ; SBCTextDisplayRGB:io2|kbBuffer~13    ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.502      ; 3.225      ;
; -1.581 ; SBCTextDisplayRGB:io2|kbBuffer~12    ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.500      ; 3.225      ;
; -1.573 ; SBCTextDisplayRGB:io2|kbBuffer~15    ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.504      ; 3.237      ;
; -1.510 ; SBCTextDisplayRGB:io2|kbBuffer~42    ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.504      ; 3.300      ;
; -1.501 ; sd_controller:sd1|sd_write_flag      ; sd_controller:sd1|host_write_flag      ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.595      ; 1.900      ;
; -1.495 ; SBCTextDisplayRGB:io2|kbBuffer~16    ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.498      ; 3.309      ;
; -1.493 ; SBCTextDisplayRGB:io2|kbBuffer~57    ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.502      ; 3.315      ;
; -1.455 ; SBCTextDisplayRGB:io2|kbBuffer~60    ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.504      ; 3.355      ;
; -1.450 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[24]          ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.596      ; 1.952      ;
; -1.446 ; SBCTextDisplayRGB:io2|kbBuffer~64    ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.508      ; 3.368      ;
; -1.428 ; SBCTextDisplayRGB:io2|kbInPointer[0] ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.476      ; 3.354      ;
; -1.420 ; sd_controller:sd1|sd_read_flag       ; sd_controller:sd1|host_read_flag       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.557      ; 1.943      ;
; -1.416 ; bufferedUART:io1|rxBuffer~97         ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.842      ; 2.232      ;
; -1.411 ; bufferedUART:io1|rxBuffer~136        ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.856      ; 2.251      ;
; -1.396 ; SBCTextDisplayRGB:io2|kbBuffer~33    ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.502      ; 3.412      ;
; -1.347 ; SBCTextDisplayRGB:io2|dispByteSent   ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.520      ; 3.479      ;
; -1.329 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[17]          ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.597      ; 2.074      ;
; -1.327 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[19]          ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.597      ; 2.076      ;
; -1.298 ; SBCTextDisplayRGB:io2|kbBuffer~61    ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.500      ; 3.508      ;
; -1.294 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[20]          ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.597      ; 2.109      ;
; -1.293 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[21]          ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.597      ; 2.110      ;
; -1.212 ; SBCTextDisplayRGB:io2|kbBuffer~40    ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.500      ; 3.594      ;
; -1.204 ; T80s:cpu1|T80:u0|A[0]                ; SBCTextDisplayRGB:io2|dataOut[5]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 3.498      ; 2.600      ;
; -1.204 ; T80s:cpu1|T80:u0|A[0]                ; SBCTextDisplayRGB:io2|dataOut[6]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 3.498      ; 2.600      ;
; -1.180 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[22]          ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.597      ; 2.223      ;
; -1.174 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[23]          ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.597      ; 2.229      ;
; -1.158 ; SBCTextDisplayRGB:io2|kbBuffer~11    ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.500      ; 3.648      ;
; -1.157 ; bufferedUART:io1|rxBuffer~63         ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.850      ; 2.499      ;
; -1.156 ; bufferedUART:io1|rxBuffer~135        ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.856      ; 2.506      ;
; -1.143 ; T80s:cpu1|T80:u0|A[0]                ; SBCTextDisplayRGB:io2|dataOut[7]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 3.477      ; 2.640      ;
; -1.134 ; bufferedUART:io1|rxBuffer~66         ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.831      ; 2.503      ;
; -1.133 ; bufferedUART:io1|rxBuffer~120        ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.860      ; 2.533      ;
; -1.058 ; T80s:cpu1|T80:u0|A[0]                ; SBCTextDisplayRGB:io2|dataOut[0]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 3.500      ; 2.748      ;
; -1.058 ; T80s:cpu1|T80:u0|A[0]                ; SBCTextDisplayRGB:io2|dataOut[1]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 3.500      ; 2.748      ;
+--------+--------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                        ;
+--------+-------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                                                                                                ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -2.272 ; serialClkCount[15]                              ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; 0.000        ; 2.721      ; 1.059      ;
; -1.772 ; serialClkCount[15]                              ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; -0.500       ; 2.721      ; 1.059      ;
; 0.419  ; T80s:cpu1|T80:u0|A[3]                           ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a6~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 1.502      ; 2.188      ;
; 0.437  ; T80s:cpu1|T80:u0|A[5]                           ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a12~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 1.526      ; 2.230      ;
; 0.442  ; T80s:cpu1|T80:u0|A[5]                           ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a0~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 1.515      ; 2.224      ;
; 0.479  ; T80s:cpu1|IORQ_n                                ; SBCTextDisplayRGB:io2|func_reset                                                                                       ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.719      ; 3.808      ;
; 0.499  ; SBCTextDisplayRGB:io2|vActive                   ; SBCTextDisplayRGB:io2|vActive                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|hActive                   ; SBCTextDisplayRGB:io2|hActive                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[0]           ; SBCTextDisplayRGB:io2|kbWriteTimer[0]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[1]           ; SBCTextDisplayRGB:io2|kbWriteTimer[1]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[2]           ; SBCTextDisplayRGB:io2|kbWriteTimer[2]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[3]           ; SBCTextDisplayRGB:io2|kbWriteTimer[3]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[4]           ; SBCTextDisplayRGB:io2|kbWriteTimer[4]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[5]           ; SBCTextDisplayRGB:io2|kbWriteTimer[5]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[6]           ; SBCTextDisplayRGB:io2|kbWriteTimer[6]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[7]           ; SBCTextDisplayRGB:io2|kbWriteTimer[7]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[8]           ; SBCTextDisplayRGB:io2|kbWriteTimer[8]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[9]           ; SBCTextDisplayRGB:io2|kbWriteTimer[9]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[10]          ; SBCTextDisplayRGB:io2|kbWriteTimer[10]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[11]          ; SBCTextDisplayRGB:io2|kbWriteTimer[11]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[12]          ; SBCTextDisplayRGB:io2|kbWriteTimer[12]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[13]          ; SBCTextDisplayRGB:io2|kbWriteTimer[13]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[14]          ; SBCTextDisplayRGB:io2|kbWriteTimer[14]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[15]          ; SBCTextDisplayRGB:io2|kbWriteTimer[15]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[16]          ; SBCTextDisplayRGB:io2|kbWriteTimer[16]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[17]          ; SBCTextDisplayRGB:io2|kbWriteTimer[17]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[18]          ; SBCTextDisplayRGB:io2|kbWriteTimer[18]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[19]          ; SBCTextDisplayRGB:io2|kbWriteTimer[19]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[20]          ; SBCTextDisplayRGB:io2|kbWriteTimer[20]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[21]          ; SBCTextDisplayRGB:io2|kbWriteTimer[21]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[23]          ; SBCTextDisplayRGB:io2|kbWriteTimer[23]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[24]          ; SBCTextDisplayRGB:io2|kbWriteTimer[24]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[25]          ; SBCTextDisplayRGB:io2|kbWriteTimer[25]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[0]            ; SBCTextDisplayRGB:io2|ps2ClkCount[0]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[2]            ; SBCTextDisplayRGB:io2|ps2ClkCount[2]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[3]            ; SBCTextDisplayRGB:io2|ps2ClkCount[3]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[1]            ; SBCTextDisplayRGB:io2|ps2ClkCount[1]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Caps                   ; SBCTextDisplayRGB:io2|ps2Caps                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Scroll                 ; SBCTextDisplayRGB:io2|ps2Scroll                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Num                    ; SBCTextDisplayRGB:io2|ps2Num                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2WriteByte2[3]          ; SBCTextDisplayRGB:io2|ps2WriteByte2[3]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWRParity                ; SBCTextDisplayRGB:io2|kbWRParity                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[22]          ; SBCTextDisplayRGB:io2|kbWriteTimer[22]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Shift                  ; SBCTextDisplayRGB:io2|ps2Shift                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|n_kbWR                    ; SBCTextDisplayRGB:io2|n_kbWR                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbInPointer[0]            ; SBCTextDisplayRGB:io2|kbInPointer[0]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbInPointer[1]            ; SBCTextDisplayRGB:io2|kbInPointer[1]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbInPointer[2]            ; SBCTextDisplayRGB:io2|kbInPointer[2]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Ctrl                   ; SBCTextDisplayRGB:io2|ps2Ctrl                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|return_state.cmd8             ; sd_controller:sd1|return_state.cmd8                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|state.send_regreq             ; sd_controller:sd1|state.send_regreq                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|state.receive_ocr_wait        ; sd_controller:sd1|state.receive_ocr_wait                                                                               ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|return_state.acmd41           ; sd_controller:sd1|return_state.acmd41                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|return_state.cardsel          ; sd_controller:sd1|return_state.cardsel                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                                                                                            ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|state.write_block_byte        ; sd_controller:sd1|state.write_block_byte                                                                               ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|sclk_sig                      ; sd_controller:sd1|sclk_sig                                                                                             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                                                                                              ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; serialClkCount[4]                               ; serialClkCount[4]                                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                                                                                              ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|sd_write_flag                 ; sd_controller:sd1|sd_write_flag                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                                                                                              ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|paramCount[1]             ; SBCTextDisplayRGB:io2|paramCount[1]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param4[0]                 ; SBCTextDisplayRGB:io2|param4[0]                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param3[0]                 ; SBCTextDisplayRGB:io2|param3[0]                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param2[0]                 ; SBCTextDisplayRGB:io2|param2[0]                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param1[0]                 ; SBCTextDisplayRGB:io2|param1[0]                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|paramCount[2]             ; SBCTextDisplayRGB:io2|paramCount[2]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|paramCount[0]             ; SBCTextDisplayRGB:io2|paramCount[0]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispState.dispWrite       ; SBCTextDisplayRGB:io2|dispState.dispWrite                                                                              ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|pixelCount[1]             ; SBCTextDisplayRGB:io2|pixelCount[1]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[0]           ; SBCTextDisplayRGB:io2|charScanLine[0]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[1]           ; SBCTextDisplayRGB:io2|charScanLine[1]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[2]           ; SBCTextDisplayRGB:io2|charScanLine[2]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[3]           ; SBCTextDisplayRGB:io2|charScanLine[3]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispWR                    ; SBCTextDisplayRGB:io2|dispWR                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|cursorVert[2]             ; SBCTextDisplayRGB:io2|cursorVert[2]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|cursorVert[4]             ; SBCTextDisplayRGB:io2|cursorVert[4]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|cursorVert[3]             ; SBCTextDisplayRGB:io2|cursorVert[3]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispState.idle            ; SBCTextDisplayRGB:io2|dispState.idle                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                                                                                              ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|dout[3]                       ; sd_controller:sd1|dout[3]                                                                                              ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                                                                                              ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                                                                                              ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                                                                                              ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|attBold                   ; SBCTextDisplayRGB:io2|attBold                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|attInverse                ; SBCTextDisplayRGB:io2|attInverse                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|led_on_count[0]               ; sd_controller:sd1|led_on_count[0]                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|sdhc                          ; sd_controller:sd1|sdhc                                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|cmd_out[1]                    ; sd_controller:sd1|cmd_out[1]                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|cmd_out[2]                    ; sd_controller:sd1|cmd_out[2]                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
+--------+-------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'cpuClock'                                                                                                                                  ;
+-------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                        ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+
; 0.499 ; T80s:cpu1|T80:u0|Halt_FF                  ; T80s:cpu1|T80:u0|Halt_FF       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|Alternate                ; T80s:cpu1|T80:u0|Alternate     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|R[7]                     ; T80s:cpu1|T80:u0|R[7]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|BTR_r                    ; T80s:cpu1|T80:u0|BTR_r         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|IntE_FF2                 ; T80s:cpu1|T80:u0|IntE_FF2      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|MCycle[0]                ; T80s:cpu1|T80:u0|MCycle[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.905 ; T80s:cpu1|T80:u0|F[5]                     ; T80s:cpu1|T80:u0|Fp[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.211      ;
; 0.915 ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|Ap[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.221      ;
; 0.917 ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|Ap[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.223      ;
; 0.920 ; T80s:cpu1|T80:u0|ACC[7]                   ; T80s:cpu1|T80:u0|Ap[7]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.226      ;
; 0.922 ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|Ap[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.228      ;
; 0.923 ; T80s:cpu1|T80:u0|ACC[3]                   ; T80s:cpu1|T80:u0|Ap[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.229      ;
; 0.954 ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TmpAddr[7]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.260      ;
; 0.958 ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TmpAddr[1]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.264      ;
; 0.970 ; T80s:cpu1|T80:u0|R[6]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.276      ;
; 1.097 ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|Ap[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.403      ;
; 1.155 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TmpAddr[7]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.461      ;
; 1.156 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TmpAddr[1]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.462      ;
; 1.159 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.465      ;
; 1.168 ; T80s:cpu1|T80:u0|Ap[3]                    ; T80s:cpu1|T80:u0|ACC[3]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.474      ;
; 1.170 ; T80s:cpu1|T80:u0|Ap[6]                    ; T80s:cpu1|T80:u0|ACC[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.476      ;
; 1.172 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[0]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.478      ;
; 1.224 ; T80s:cpu1|T80:u0|ACC[5]                   ; T80s:cpu1|T80:u0|Ap[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.530      ;
; 1.224 ; T80s:cpu1|T80:u0|Ap[5]                    ; T80s:cpu1|T80:u0|ACC[5]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.530      ;
; 1.225 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.532      ;
; 1.234 ; T80s:cpu1|T80:u0|ACC[1]                   ; T80s:cpu1|T80:u0|Ap[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.540      ;
; 1.239 ; T80s:cpu1|T80:u0|F[4]                     ; T80s:cpu1|T80:u0|Fp[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.545      ;
; 1.246 ; T80s:cpu1|T80:u0|F[1]                     ; T80s:cpu1|T80:u0|Fp[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.552      ;
; 1.249 ; T80s:cpu1|T80:u0|Ap[4]                    ; T80s:cpu1|T80:u0|ACC[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.555      ;
; 1.269 ; T80s:cpu1|T80:u0|MCycle[1]                ; T80s:cpu1|T80:u0|MCycle[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.575      ;
; 1.282 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[4]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.771      ; 5.663      ;
; 1.287 ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[4]            ; cpuClock         ; cpuClock    ; 0.000        ; 2.439      ; 4.032      ;
; 1.437 ; T80s:cpu1|T80:u0|Ap[1]                    ; T80s:cpu1|T80:u0|ACC[1]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.743      ;
; 1.496 ; T80s:cpu1|T80:u0|XY_Ind                   ; T80s:cpu1|T80:u0|XY_Ind        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.802      ;
; 1.503 ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|ACC[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.809      ;
; 1.504 ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|ACC[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.810      ;
; 1.512 ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|ACC[2]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.818      ;
; 1.523 ; T80s:cpu1|T80:u0|Ap[2]                    ; T80s:cpu1|T80:u0|ACC[2]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.829      ;
; 1.548 ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TmpAddr[4]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.854      ;
; 1.551 ; T80s:cpu1|T80:u0|F[3]                     ; T80s:cpu1|T80:u0|Fp[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.857      ;
; 1.560 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][1] ; T80s:cpu1|T80:u0|RegBusA_r[1]  ; cpuClock         ; cpuClock    ; 0.000        ; -0.002     ; 1.864      ;
; 1.563 ; T80s:cpu1|T80:u0|Ap[7]                    ; T80s:cpu1|T80:u0|ACC[7]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.869      ;
; 1.650 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.956      ;
; 1.651 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.957      ;
; 1.651 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.957      ;
; 1.665 ; T80s:cpu1|T80:u0|ISet[0]                  ; T80s:cpu1|T80:u0|Z16_r         ; cpuClock         ; cpuClock    ; 0.000        ; 0.003      ; 1.974      ;
; 1.702 ; T80s:cpu1|T80:u0|I[2]                     ; T80s:cpu1|T80:u0|A[10]         ; cpuClock         ; cpuClock    ; 0.000        ; -0.016     ; 1.992      ;
; 1.705 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.011      ;
; 1.706 ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.012      ;
; 1.706 ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.012      ;
; 1.725 ; T80s:cpu1|DI_Reg[3]                       ; T80s:cpu1|T80:u0|TmpAddr[3]    ; cpuClock         ; cpuClock    ; 0.000        ; -0.010     ; 2.021      ;
; 1.736 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.042      ;
; 1.737 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.043      ;
; 1.737 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.043      ;
; 1.744 ; sd_controller:sd1|dout[6]                 ; T80s:cpu1|DI_Reg[6]            ; clk              ; cpuClock    ; 0.000        ; 0.975      ; 3.025      ;
; 1.756 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[7][4] ; T80s:cpu1|T80:u0|RegBusA_r[4]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.062      ;
; 1.779 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][3] ; T80s:cpu1|T80:u0|RegBusA_r[11] ; cpuClock         ; cpuClock    ; 0.000        ; 0.019      ; 2.104      ;
; 1.781 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[7][1] ; T80s:cpu1|T80:u0|RegBusA_r[1]  ; cpuClock         ; cpuClock    ; 0.000        ; -0.005     ; 2.082      ;
; 1.782 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[4]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 3.771      ; 5.663      ;
; 1.791 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.097      ;
; 1.792 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TmpAddr[4]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.098      ;
; 1.792 ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.098      ;
; 1.805 ; T80s:cpu1|T80:u0|TmpAddr[15]              ; T80s:cpu1|T80:u0|A[15]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.111      ;
; 1.822 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.128      ;
; 1.823 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.129      ;
; 1.823 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.129      ;
; 1.877 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.183      ;
; 1.881 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TmpAddr[1]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.013      ; 2.200      ;
; 1.882 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TmpAddr[7]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.013      ; 2.201      ;
; 1.883 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.013      ; 2.202      ;
; 1.886 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][1] ; T80s:cpu1|T80:u0|RegBusA_r[9]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.008      ; 2.200      ;
; 1.895 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.013      ; 2.214      ;
; 1.897 ; T80s:cpu1|T80:u0|A[2]                     ; T80s:cpu1|DI_Reg[4]            ; cpuClock         ; cpuClock    ; 0.000        ; 2.436      ; 4.639      ;
; 1.904 ; T80s:cpu1|T80:u0|Ap[0]                    ; T80s:cpu1|T80:u0|ACC[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.210      ;
; 1.908 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.214      ;
; 1.909 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.215      ;
; 1.955 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][0] ; T80s:cpu1|T80:u0|RegBusA_r[8]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.023      ; 2.284      ;
; 1.955 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; T80s:cpu1|T80:u0|RegBusA_r[12] ; cpuClock         ; cpuClock    ; 0.000        ; 0.010      ; 2.271      ;
; 1.963 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.269      ;
; 1.971 ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TmpAddr[5]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.277      ;
; 1.976 ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TmpAddr[3]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.282      ;
; 1.981 ; T80s:cpu1|T80:u0|IR[2]                    ; T80s:cpu1|T80:u0|RegAddrB_r[1] ; cpuClock         ; cpuClock    ; 0.000        ; -0.005     ; 2.282      ;
; 1.994 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.300      ;
; 1.995 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.301      ;
; 2.032 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[0]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.755      ; 6.397      ;
; 2.034 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][2] ; T80s:cpu1|T80:u0|RegBusA_r[2]  ; cpuClock         ; cpuClock    ; 0.000        ; -0.002     ; 2.338      ;
; 2.034 ; T80s:cpu1|T80:u0|Halt_FF                  ; T80s:cpu1|T80:u0|IR[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.011      ; 2.351      ;
; 2.046 ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[0]            ; cpuClock         ; cpuClock    ; 0.000        ; 2.423      ; 4.775      ;
; 2.049 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[7][6] ; T80s:cpu1|T80:u0|RegBusA_r[6]  ; cpuClock         ; cpuClock    ; 0.000        ; -0.001     ; 2.354      ;
; 2.057 ; T80s:cpu1|T80:u0|Halt_FF                  ; T80s:cpu1|T80:u0|IR[7]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.012      ; 2.375      ;
; 2.058 ; T80s:cpu1|T80:u0|Halt_FF                  ; T80s:cpu1|T80:u0|IR[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.012      ; 2.376      ;
; 2.069 ; T80s:cpu1|T80:u0|ACC[7]                   ; T80s:cpu1|T80:u0|ACC[7]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.375      ;
; 2.073 ; T80s:cpu1|T80:u0|A[2]                     ; T80s:cpu1|DI_Reg[0]            ; cpuClock         ; cpuClock    ; 0.000        ; 2.420      ; 4.799      ;
+-------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'serialClkCount[15]'                                                                                                                                        ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.499 ; bufferedUART:io1|rxState.idle           ; bufferedUART:io1|rxState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[1]          ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[2]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[3]          ; bufferedUART:io1|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxState.stopBit        ; bufferedUART:io1|rxState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[0]          ; bufferedUART:io1|txBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[1]          ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[2]          ; bufferedUART:io1|txBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[3]          ; bufferedUART:io1|txBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txState.stopBit        ; bufferedUART:io1|txState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txState.idle           ; bufferedUART:io1|txState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txByteSent             ; bufferedUART:io1|txByteSent             ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBuffer[7]            ; bufferedUART:io1|txBuffer[7]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txd                    ; bufferedUART:io1|txd                    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.748 ; bufferedUART:io1|txBuffer[1]            ; bufferedUART:io1|txBuffer[0]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.054      ;
; 0.754 ; bufferedUART:io1|rxBitCount[1]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.060      ;
; 0.755 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxCurrentByteBuffer[4] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.061      ;
; 0.756 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxBuffer~26            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.062      ;
; 0.756 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxCurrentByteBuffer[1] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.062      ;
; 0.757 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~23            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.063      ;
; 0.758 ; bufferedUART:io1|rxClockCount[5]        ; bufferedUART:io1|rxClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.064      ;
; 0.758 ; bufferedUART:io1|txClockCount[5]        ; bufferedUART:io1|txClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.064      ;
; 0.763 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxBuffer~28            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.069      ;
; 0.765 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxCurrentByteBuffer[6] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.071      ;
; 0.772 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxCurrentByteBuffer[3] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.078      ;
; 0.773 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxBuffer~25            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.079      ;
; 0.788 ; bufferedUART:io1|txState.idle           ; bufferedUART:io1|txByteSent             ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.094      ;
; 0.922 ; bufferedUART:io1|rxCurrentByteBuffer[0] ; bufferedUART:io1|rxBuffer~21            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.228      ;
; 0.923 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxBuffer~24            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.229      ;
; 0.926 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxCurrentByteBuffer[2] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.232      ;
; 0.932 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxCurrentByteBuffer[5] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.238      ;
; 0.936 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxBuffer~27            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.242      ;
; 1.016 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxBuffer~137           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.322      ;
; 1.171 ; bufferedUART:io1|txBuffer[5]            ; bufferedUART:io1|txBuffer[4]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.477      ;
; 1.171 ; bufferedUART:io1|txBuffer[2]            ; bufferedUART:io1|txBuffer[1]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.477      ;
; 1.173 ; bufferedUART:io1|txBuffer[4]            ; bufferedUART:io1|txBuffer[3]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.479      ;
; 1.176 ; bufferedUART:io1|txClockCount[1]        ; bufferedUART:io1|txClockCount[1]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.482      ;
; 1.178 ; bufferedUART:io1|txClockCount[3]        ; bufferedUART:io1|txClockCount[3]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.484      ;
; 1.181 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.487      ;
; 1.182 ; bufferedUART:io1|txClockCount[4]        ; bufferedUART:io1|txClockCount[4]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.488      ;
; 1.184 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.490      ;
; 1.186 ; bufferedUART:io1|rxClockCount[3]        ; bufferedUART:io1|rxClockCount[3]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.492      ;
; 1.190 ; bufferedUART:io1|rxInPointer[4]         ; bufferedUART:io1|rxInPointer[4]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.496      ;
; 1.200 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.506      ;
; 1.202 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.508      ;
; 1.202 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.508      ;
; 1.216 ; bufferedUART:io1|txBuffer[3]            ; bufferedUART:io1|txBuffer[2]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.522      ;
; 1.219 ; bufferedUART:io1|txBuffer[6]            ; bufferedUART:io1|txBuffer[5]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.525      ;
; 1.225 ; bufferedUART:io1|rxClockCount[2]        ; bufferedUART:io1|rxClockCount[2]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxCurrentByteBuffer[0] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxBuffer~22            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.532      ;
; 1.227 ; bufferedUART:io1|txBitCount[0]          ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.533      ;
; 1.231 ; bufferedUART:io1|txClockCount[2]        ; bufferedUART:io1|txClockCount[2]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.537      ;
; 1.233 ; bufferedUART:io1|txClockCount[0]        ; bufferedUART:io1|txClockCount[0]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.539      ;
; 1.239 ; bufferedUART:io1|rxInPointer[2]         ; bufferedUART:io1|rxInPointer[2]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.545      ;
; 1.242 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.548      ;
; 1.245 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.551      ;
; 1.245 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.551      ;
; 1.245 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.551      ;
; 1.272 ; bufferedUART:io1|rxInPointer[5]         ; bufferedUART:io1|rxInPointer[5]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.578      ;
; 1.286 ; bufferedUART:io1|rxInPointer[3]         ; bufferedUART:io1|rxInPointer[3]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.592      ;
; 1.330 ; bufferedUART:io1|rxInPointer[0]         ; bufferedUART:io1|rxInPointer[0]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.636      ;
; 1.331 ; bufferedUART:io1|rxInPointer[1]         ; bufferedUART:io1|rxInPointer[1]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.637      ;
; 1.453 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxBuffer~138           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.759      ;
; 1.510 ; bufferedUART:io1|rxClockCount[4]        ; bufferedUART:io1|rxClockCount[4]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.816      ;
; 1.514 ; bufferedUART:io1|rxClockCount[0]        ; bufferedUART:io1|rxClockCount[0]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.820      ;
; 1.518 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxBuffer~41            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.003      ; 1.827      ;
; 1.549 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxBuffer~139           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.855      ;
; 1.554 ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxBuffer~134           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.860      ;
; 1.557 ; bufferedUART:io1|rxClockCount[1]        ; bufferedUART:io1|rxClockCount[1]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.863      ;
; 1.579 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txd                    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.307      ; 4.496      ;
; 1.579 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~119           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.884      ;
; 1.579 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~87            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.884      ;
; 1.588 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxBuffer~121           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.893      ;
; 1.606 ; bufferedUART:io1|rxCurrentByteBuffer[0] ; bufferedUART:io1|rxBuffer~37            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.003      ; 1.915      ;
; 1.607 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxBuffer~91            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.912      ;
; 1.609 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxBuffer~123           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.914      ;
; 1.627 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxBuffer~120           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.932      ;
; 1.628 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxBuffer~35            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.003      ; 1.937      ;
; 1.628 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxBuffer~43            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.003      ; 1.937      ;
; 1.628 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxBuffer~88            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.933      ;
; 1.648 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxBuffer~32            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.003      ; 1.957      ;
; 1.650 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxBuffer~40            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.003      ; 1.959      ;
; 1.654 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxBuffer~36            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.003      ; 1.963      ;
; 1.654 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxBuffer~44            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.003      ; 1.963      ;
; 1.655 ; bufferedUART:io1|txClockCount[1]        ; bufferedUART:io1|txClockCount[2]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.961      ;
; 1.657 ; bufferedUART:io1|txClockCount[3]        ; bufferedUART:io1|txClockCount[4]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.963      ;
; 1.661 ; bufferedUART:io1|txClockCount[4]        ; bufferedUART:io1|txClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.967      ;
; 1.665 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBuffer[6]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.004     ; 1.967      ;
; 1.665 ; bufferedUART:io1|rxClockCount[3]        ; bufferedUART:io1|rxClockCount[4]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.971      ;
; 1.666 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBuffer[1]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.004     ; 1.968      ;
; 1.668 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBuffer[3]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.004     ; 1.970      ;
; 1.669 ; bufferedUART:io1|rxInPointer[4]         ; bufferedUART:io1|rxInPointer[5]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.975      ;
; 1.673 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBuffer[4]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.004     ; 1.975      ;
; 1.674 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxBuffer~33            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.003      ; 1.983      ;
; 1.705 ; bufferedUART:io1|rxClockCount[2]        ; bufferedUART:io1|rxClockCount[3]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.011      ;
; 1.709 ; bufferedUART:io1|txClockCount[0]        ; bufferedUART:io1|txClockCount[1]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.015      ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'serialClkCount[15]'                                                                                                       ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                          ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; -5.609 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.295      ; 6.444      ;
; -5.531 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.308      ; 6.379      ;
; -5.531 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.308      ; 6.379      ;
; -5.531 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.308      ; 6.379      ;
; -5.531 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.308      ; 6.379      ;
; -5.531 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.308      ; 6.379      ;
; -5.531 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.308      ; 6.379      ;
; -5.531 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.308      ; 6.379      ;
; -5.531 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.308      ; 6.379      ;
; -5.531 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.308      ; 6.379      ;
; -5.531 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.308      ; 6.379      ;
; -5.531 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.308      ; 6.379      ;
; -5.531 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.308      ; 6.379      ;
; -5.531 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.308      ; 6.379      ;
; -5.485 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.295      ; 6.320      ;
; -5.474 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.436     ; 4.578      ;
; -5.409 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.419     ; 4.530      ;
; -5.407 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.308      ; 6.255      ;
; -5.407 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.308      ; 6.255      ;
; -5.407 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.308      ; 6.255      ;
; -5.407 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.308      ; 6.255      ;
; -5.407 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.308      ; 6.255      ;
; -5.407 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.308      ; 6.255      ;
; -5.407 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.308      ; 6.255      ;
; -5.407 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.308      ; 6.255      ;
; -5.407 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.308      ; 6.255      ;
; -5.407 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.308      ; 6.255      ;
; -5.407 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.308      ; 6.255      ;
; -5.407 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.308      ; 6.255      ;
; -5.407 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.308      ; 6.255      ;
; -5.396 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.423     ; 4.513      ;
; -5.396 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.423     ; 4.513      ;
; -5.396 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.423     ; 4.513      ;
; -5.396 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.423     ; 4.513      ;
; -5.396 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.423     ; 4.513      ;
; -5.396 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.423     ; 4.513      ;
; -5.396 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.423     ; 4.513      ;
; -5.396 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.423     ; 4.513      ;
; -5.396 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.423     ; 4.513      ;
; -5.396 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.423     ; 4.513      ;
; -5.396 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.423     ; 4.513      ;
; -5.396 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.423     ; 4.513      ;
; -5.396 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.423     ; 4.513      ;
; -5.331 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.406     ; 4.465      ;
; -5.331 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.406     ; 4.465      ;
; -5.331 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.406     ; 4.465      ;
; -5.331 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.406     ; 4.465      ;
; -5.331 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.406     ; 4.465      ;
; -5.331 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.406     ; 4.465      ;
; -5.331 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.406     ; 4.465      ;
; -5.331 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.406     ; 4.465      ;
; -5.331 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.406     ; 4.465      ;
; -5.331 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.406     ; 4.465      ;
; -5.331 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.406     ; 4.465      ;
; -5.331 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.406     ; 4.465      ;
; -5.331 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.406     ; 4.465      ;
; -5.249 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.988      ; 6.777      ;
; -5.220 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.419     ; 4.341      ;
; -5.171 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.001      ; 6.712      ;
; -5.171 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.001      ; 6.712      ;
; -5.171 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.001      ; 6.712      ;
; -5.171 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.001      ; 6.712      ;
; -5.171 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.001      ; 6.712      ;
; -5.171 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.001      ; 6.712      ;
; -5.171 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.001      ; 6.712      ;
; -5.171 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.001      ; 6.712      ;
; -5.171 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.001      ; 6.712      ;
; -5.171 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.001      ; 6.712      ;
; -5.171 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.001      ; 6.712      ;
; -5.171 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.001      ; 6.712      ;
; -5.171 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.001      ; 6.712      ;
; -5.142 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.406     ; 4.276      ;
; -5.142 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.406     ; 4.276      ;
; -5.142 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.406     ; 4.276      ;
; -5.142 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.406     ; 4.276      ;
; -5.142 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.406     ; 4.276      ;
; -5.142 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.406     ; 4.276      ;
; -5.142 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.406     ; 4.276      ;
; -5.142 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.406     ; 4.276      ;
; -5.142 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.406     ; 4.276      ;
; -5.142 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.406     ; 4.276      ;
; -5.142 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.406     ; 4.276      ;
; -5.142 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.406     ; 4.276      ;
; -5.142 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.406     ; 4.276      ;
; -5.109 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.988      ; 6.637      ;
; -5.031 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.001      ; 6.572      ;
; -5.031 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.001      ; 6.572      ;
; -5.031 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.001      ; 6.572      ;
; -5.031 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.001      ; 6.572      ;
; -5.031 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.001      ; 6.572      ;
; -5.031 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.001      ; 6.572      ;
; -5.031 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.001      ; 6.572      ;
; -5.031 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.001      ; 6.572      ;
; -5.031 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.001      ; 6.572      ;
; -5.031 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.001      ; 6.572      ;
; -5.031 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.001      ; 6.572      ;
; -5.031 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.001      ; 6.572      ;
; -5.031 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.001      ; 6.572      ;
; -4.950 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.282      ; 5.772      ;
; -4.950 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.282      ; 5.772      ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                                      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.551 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.591      ;
; -1.551 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.591      ;
; -1.551 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.591      ;
; -1.551 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.591      ;
; -1.551 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.591      ;
; -1.551 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.591      ;
; -1.551 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.591      ;
; -1.551 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.591      ;
; -1.551 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 1.000        ; 0.000      ; 2.591      ;
; -1.376 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.416      ;
; -1.376 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.416      ;
; -1.376 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.416      ;
; -1.376 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.416      ;
; -1.376 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.416      ;
; -1.376 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.416      ;
; -1.376 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.416      ;
; -1.376 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.416      ;
; -1.376 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 1.000        ; 0.000      ; 2.416      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'T80s:cpu1|IORQ_n'                                                                                                                       ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; 0.901 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write          ; clk          ; T80s:cpu1|IORQ_n ; 0.500        ; 3.007      ; 2.646      ;
; 0.901 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read           ; clk          ; T80s:cpu1|IORQ_n ; 0.500        ; 3.007      ; 2.646      ;
; 1.200 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write          ; clk          ; T80s:cpu1|IORQ_n ; 0.500        ; 3.007      ; 2.347      ;
; 1.200 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read           ; clk          ; T80s:cpu1|IORQ_n ; 0.500        ; 3.007      ; 2.347      ;
; 2.284 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 3.974      ; 2.730      ;
; 2.284 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 3.974      ; 2.730      ;
; 2.284 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 3.974      ; 2.730      ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'T80s:cpu1|IORQ_n'                                                                                                                         ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; -2.111 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 4.535      ; 2.730      ;
; -2.111 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 4.535      ; 2.730      ;
; -2.111 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 4.535      ; 2.730      ;
; -1.056 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write          ; clk          ; T80s:cpu1|IORQ_n ; -0.500       ; 3.597      ; 2.347      ;
; -1.056 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read           ; clk          ; T80s:cpu1|IORQ_n ; -0.500       ; 3.597      ; 2.347      ;
; -0.757 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write          ; clk          ; T80s:cpu1|IORQ_n ; -0.500       ; 3.597      ; 2.646      ;
; -0.757 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read           ; clk          ; T80s:cpu1|IORQ_n ; -0.500       ; 3.597      ; 2.646      ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'serialClkCount[15]'                                                                                                          ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; 1.324 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.307      ; 4.241      ;
; 1.324 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.307      ; 4.241      ;
; 1.324 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.307      ; 4.241      ;
; 1.324 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.307      ; 4.241      ;
; 1.324 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.307      ; 4.241      ;
; 1.324 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.307      ; 4.241      ;
; 1.683 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.307      ; 4.600      ;
; 1.683 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.307      ; 4.600      ;
; 1.683 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.307      ; 4.600      ;
; 1.683 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.307      ; 4.600      ;
; 1.683 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.307      ; 4.600      ;
; 1.683 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.307      ; 4.600      ;
; 1.683 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.307      ; 4.600      ;
; 1.824 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.307      ; 4.241      ;
; 1.824 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.307      ; 4.241      ;
; 1.824 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.307      ; 4.241      ;
; 1.824 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.307      ; 4.241      ;
; 1.824 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.307      ; 4.241      ;
; 1.824 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.307      ; 4.241      ;
; 2.183 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.307      ; 4.600      ;
; 2.183 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.307      ; 4.600      ;
; 2.183 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.307      ; 4.600      ;
; 2.183 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.307      ; 4.600      ;
; 2.183 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.307      ; 4.600      ;
; 2.183 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.307      ; 4.600      ;
; 2.183 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.307      ; 4.600      ;
; 2.264 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.333      ; 5.207      ;
; 2.264 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.333      ; 5.207      ;
; 2.264 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.333      ; 5.207      ;
; 2.264 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.333      ; 5.207      ;
; 2.264 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.333      ; 5.207      ;
; 2.264 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.333      ; 5.207      ;
; 2.264 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.333      ; 5.207      ;
; 2.264 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.333      ; 5.207      ;
; 2.264 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.333      ; 5.207      ;
; 2.264 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.333      ; 5.207      ;
; 2.264 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.333      ; 5.207      ;
; 2.264 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.333      ; 5.207      ;
; 2.264 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.333      ; 5.207      ;
; 2.342 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.320      ; 5.272      ;
; 2.764 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.333      ; 5.207      ;
; 2.764 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.333      ; 5.207      ;
; 2.764 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.333      ; 5.207      ;
; 2.764 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.333      ; 5.207      ;
; 2.764 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.333      ; 5.207      ;
; 2.764 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.333      ; 5.207      ;
; 2.764 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.333      ; 5.207      ;
; 2.764 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.333      ; 5.207      ;
; 2.764 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.333      ; 5.207      ;
; 2.764 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.333      ; 5.207      ;
; 2.764 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.333      ; 5.207      ;
; 2.764 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.333      ; 5.207      ;
; 2.764 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.333      ; 5.207      ;
; 2.842 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.320      ; 5.272      ;
; 3.208 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.975      ; 3.989      ;
; 3.208 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.975      ; 3.989      ;
; 3.208 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.975      ; 3.989      ;
; 3.208 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.975      ; 3.989      ;
; 3.208 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.975      ; 3.989      ;
; 3.208 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.975      ; 3.989      ;
; 3.567 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.975      ; 4.348      ;
; 3.567 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.975      ; 4.348      ;
; 3.567 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.975      ; 4.348      ;
; 3.567 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.975      ; 4.348      ;
; 3.567 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.975      ; 4.348      ;
; 3.567 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.975      ; 4.348      ;
; 3.567 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txByteSent      ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.975      ; 4.348      ;
; 3.713 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.972      ; 4.491      ;
; 3.713 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.972      ; 4.491      ;
; 3.713 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.972      ; 4.491      ;
; 3.713 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.972      ; 4.491      ;
; 3.713 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.972      ; 4.491      ;
; 3.713 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.972      ; 4.491      ;
; 3.779 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.972      ; 4.557      ;
; 3.779 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.972      ; 4.557      ;
; 3.779 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.972      ; 4.557      ;
; 3.779 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.972      ; 4.557      ;
; 3.779 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.972      ; 4.557      ;
; 3.779 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.972      ; 4.557      ;
; 3.900 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.972      ; 4.678      ;
; 3.900 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.972      ; 4.678      ;
; 3.900 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.972      ; 4.678      ;
; 3.900 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.972      ; 4.678      ;
; 3.900 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.972      ; 4.678      ;
; 3.900 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.972      ; 4.678      ;
; 4.072 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.972      ; 4.850      ;
; 4.072 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.972      ; 4.850      ;
; 4.072 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.972      ; 4.850      ;
; 4.072 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.972      ; 4.850      ;
; 4.072 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.972      ; 4.850      ;
; 4.072 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.972      ; 4.850      ;
; 4.072 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txByteSent      ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.972      ; 4.850      ;
; 4.138 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.972      ; 4.916      ;
; 4.138 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.972      ; 4.916      ;
; 4.138 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.972      ; 4.916      ;
; 4.138 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.972      ; 4.916      ;
; 4.138 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.972      ; 4.916      ;
; 4.138 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.972      ; 4.916      ;
; 4.138 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txByteSent      ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.972      ; 4.916      ;
; 4.148 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.001      ; 4.955      ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                                      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 2.110 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.416      ;
; 2.110 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.416      ;
; 2.110 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.416      ;
; 2.110 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.416      ;
; 2.110 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.416      ;
; 2.110 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.416      ;
; 2.110 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.416      ;
; 2.110 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.416      ;
; 2.110 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.416      ;
; 2.285 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.591      ;
; 2.285 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.591      ;
; 2.285 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.591      ;
; 2.285 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.591      ;
; 2.285 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.591      ;
; 2.285 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.591      ;
; 2.285 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.591      ;
; 2.285 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.591      ;
; 2.285 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.591      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'                                                                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; -2.338 ; -1.096       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag       ;
; -2.338 ; -1.096       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag       ;
; -1.437 ; -0.195       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -1.437 ; -0.195       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -1.437 ; -0.195       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -1.437 ; -0.195       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -1.437 ; -0.195       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -1.437 ; -0.195       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -1.437 ; -0.195       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -1.437 ; -0.195       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -1.437 ; -0.195       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -1.437 ; -0.195       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -1.437 ; -0.195       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -1.437 ; -0.195       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -1.437 ; -0.195       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -1.437 ; -0.195       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -1.437 ; -0.195       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -1.437 ; -0.195       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -1.437 ; -0.195       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -1.437 ; -0.195       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -1.437 ; -0.195       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -1.437 ; -0.195       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -1.437 ; -0.195       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -1.437 ; -0.195       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -1.437 ; -0.195       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -1.437 ; -0.195       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -1.332 ; -0.090       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[0]           ;
; -1.332 ; -0.090       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[0]           ;
; -1.332 ; -0.090       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[10]          ;
; -1.332 ; -0.090       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[10]          ;
; -1.332 ; -0.090       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[11]          ;
; -1.332 ; -0.090       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[11]          ;
; -1.332 ; -0.090       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[12]          ;
; -1.332 ; -0.090       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[12]          ;
; -1.332 ; -0.090       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[13]          ;
; -1.332 ; -0.090       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[13]          ;
; -1.332 ; -0.090       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[14]          ;
; -1.332 ; -0.090       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[14]          ;
; -1.332 ; -0.090       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[15]          ;
; -1.332 ; -0.090       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[15]          ;
; -1.332 ; -0.090       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[16]          ;
; -1.332 ; -0.090       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[16]          ;
; -1.332 ; -0.090       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[17]          ;
; -1.332 ; -0.090       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[17]          ;
; -1.332 ; -0.090       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[18]          ;
; -1.332 ; -0.090       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[18]          ;
; -1.332 ; -0.090       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[19]          ;
; -1.332 ; -0.090       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[19]          ;
; -1.332 ; -0.090       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[1]           ;
; -1.332 ; -0.090       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[1]           ;
; -1.332 ; -0.090       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[20]          ;
; -1.332 ; -0.090       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[20]          ;
; -1.332 ; -0.090       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[21]          ;
; -1.332 ; -0.090       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[21]          ;
; -1.332 ; -0.090       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[22]          ;
; -1.332 ; -0.090       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[22]          ;
; -1.332 ; -0.090       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[23]          ;
; -1.332 ; -0.090       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[23]          ;
; -1.332 ; -0.090       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[24]          ;
; -1.332 ; -0.090       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[24]          ;
; -1.332 ; -0.090       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[25]          ;
; -1.332 ; -0.090       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[25]          ;
; -1.332 ; -0.090       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[26]          ;
; -1.332 ; -0.090       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[26]          ;
; -1.332 ; -0.090       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[27]          ;
; -1.332 ; -0.090       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[27]          ;
; -1.332 ; -0.090       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[28]          ;
; -1.332 ; -0.090       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[28]          ;
; -1.332 ; -0.090       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[29]          ;
; -1.332 ; -0.090       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[29]          ;
; -1.332 ; -0.090       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[2]           ;
; -1.332 ; -0.090       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[2]           ;
; -1.332 ; -0.090       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[30]          ;
; -1.332 ; -0.090       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[30]          ;
; -1.332 ; -0.090       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[31]          ;
; -1.332 ; -0.090       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[31]          ;
; -1.332 ; -0.090       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[3]           ;
; -1.332 ; -0.090       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[3]           ;
; -1.332 ; -0.090       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[4]           ;
; -1.332 ; -0.090       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[4]           ;
; -1.332 ; -0.090       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[5]           ;
; -1.332 ; -0.090       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[5]           ;
; -1.332 ; -0.090       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[6]           ;
; -1.332 ; -0.090       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[6]           ;
; -1.332 ; -0.090       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[7]           ;
; -1.332 ; -0.090       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[7]           ;
; -1.332 ; -0.090       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[8]           ;
; -1.332 ; -0.090       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[8]           ;
; -1.332 ; -0.090       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[9]           ;
; -1.332 ; -0.090       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[9]           ;
; -1.332 ; -0.090       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_read           ;
; -1.332 ; -0.090       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_read           ;
; -1.332 ; -0.090       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_write          ;
; -1.332 ; -0.090       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_write          ;
; -1.332 ; -0.090       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[0]       ;
; -1.332 ; -0.090       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[0]       ;
; -1.332 ; -0.090       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[1]       ;
; -1.332 ; -0.090       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[1]       ;
; -1.332 ; -0.090       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[2]       ;
; -1.332 ; -0.090       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[2]       ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'cpuClock'                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'serialClkCount[15]'                                                                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; 11.360 ; 11.360 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 8.120  ; 8.120  ; Rise       ; clk             ;
; ps2Data      ; clk        ; 7.282  ; 7.282  ; Rise       ; clk             ;
; sdMISO       ; clk        ; 9.723  ; 9.723  ; Rise       ; clk             ;
; rxd1         ; clk        ; 7.955  ; 7.955  ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 7.665  ; 7.665  ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 7.170  ; 7.170  ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 7.060  ; 7.060  ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 6.926  ; 6.926  ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 7.665  ; 7.665  ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 7.578  ; 7.578  ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 7.057  ; 7.057  ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 7.442  ; 7.442  ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 6.699  ; 6.699  ; Rise       ; cpuClock        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -5.158 ; -5.158 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -5.697 ; -5.697 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -7.016 ; -7.016 ; Rise       ; clk             ;
; sdMISO       ; clk        ; -4.636 ; -4.636 ; Rise       ; clk             ;
; rxd1         ; clk        ; -4.976 ; -4.976 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -5.867 ; -5.867 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -5.995 ; -5.995 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -6.227 ; -6.227 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -6.095 ; -6.095 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -6.828 ; -6.828 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -5.973 ; -5.973 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -5.881 ; -5.881 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -5.892 ; -5.892 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -5.867 ; -5.867 ; Rise       ; cpuClock        ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                     ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 9.310  ; 9.310  ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 11.995 ; 11.995 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 12.576 ; 12.576 ; Fall       ; T80s:cpu1|IORQ_n   ;
; J6IO8[*]         ; clk                ; 10.601 ; 10.601 ; Rise       ; clk                ;
;  J6IO8[0]        ; clk                ; 9.697  ; 9.697  ; Rise       ; clk                ;
;  J6IO8[1]        ; clk                ; 10.601 ; 10.601 ; Rise       ; clk                ;
;  J6IO8[2]        ; clk                ; 9.008  ; 9.008  ; Rise       ; clk                ;
;  J6IO8[3]        ; clk                ; 9.465  ; 9.465  ; Rise       ; clk                ;
;  J6IO8[4]        ; clk                ; 10.137 ; 10.137 ; Rise       ; clk                ;
;  J6IO8[5]        ; clk                ; 9.472  ; 9.472  ; Rise       ; clk                ;
;  J6IO8[6]        ; clk                ; 10.374 ; 10.374 ; Rise       ; clk                ;
;  J6IO8[7]        ; clk                ; 10.214 ; 10.214 ; Rise       ; clk                ;
; J8IO8[*]         ; clk                ; 9.427  ; 9.427  ; Rise       ; clk                ;
;  J8IO8[0]        ; clk                ; 9.404  ; 9.404  ; Rise       ; clk                ;
;  J8IO8[1]        ; clk                ; 9.427  ; 9.427  ; Rise       ; clk                ;
;  J8IO8[2]        ; clk                ; 9.054  ; 9.054  ; Rise       ; clk                ;
;  J8IO8[3]        ; clk                ; 9.152  ; 9.152  ; Rise       ; clk                ;
;  J8IO8[4]        ; clk                ; 8.660  ; 8.660  ; Rise       ; clk                ;
;  J8IO8[5]        ; clk                ; 9.072  ; 9.072  ; Rise       ; clk                ;
;  J8IO8[6]        ; clk                ; 9.177  ; 9.177  ; Rise       ; clk                ;
;  J8IO8[7]        ; clk                ; 8.741  ; 8.741  ; Rise       ; clk                ;
; driveLED         ; clk                ; 10.470 ; 10.470 ; Rise       ; clk                ;
; hSync            ; clk                ; 8.815  ; 8.815  ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 9.416  ; 9.416  ; Rise       ; clk                ;
; ps2Data          ; clk                ; 9.897  ; 9.897  ; Rise       ; clk                ;
; sdCS             ; clk                ; 8.153  ; 8.153  ; Rise       ; clk                ;
; sdMOSI           ; clk                ; 10.358 ; 10.358 ; Rise       ; clk                ;
; sdSCLK           ; clk                ; 8.190  ; 8.190  ; Rise       ; clk                ;
; vSync            ; clk                ; 9.477  ; 9.477  ; Rise       ; clk                ;
; video            ; clk                ; 9.341  ; 9.341  ; Rise       ; clk                ;
; videoB0          ; clk                ; 9.012  ; 9.012  ; Rise       ; clk                ;
; videoB1          ; clk                ; 9.647  ; 9.647  ; Rise       ; clk                ;
; videoG0          ; clk                ; 9.175  ; 9.175  ; Rise       ; clk                ;
; videoG1          ; clk                ; 9.049  ; 9.049  ; Rise       ; clk                ;
; videoR0          ; clk                ; 8.829  ; 8.829  ; Rise       ; clk                ;
; videoR1          ; clk                ; 9.380  ; 9.380  ; Rise       ; clk                ;
; videoSync        ; clk                ; 11.562 ; 11.562 ; Rise       ; clk                ;
; rts1             ; clk                ; 9.967  ; 9.967  ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 11.981 ; 11.981 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 14.666 ; 14.666 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 15.247 ; 15.247 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 11.096 ; 11.096 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 9.751  ; 9.751  ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 7.324  ; 7.324  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 7.355  ; 7.355  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 7.785  ; 7.785  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 8.384  ; 8.384  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 8.578  ; 8.578  ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 8.078  ; 8.078  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 9.074  ; 9.074  ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 10.615 ; 10.615 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 10.378 ; 10.378 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 10.477 ; 10.477 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 10.419 ; 10.419 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 10.311 ; 10.311 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 10.284 ; 10.284 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 10.042 ; 10.042 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 11.096 ; 11.096 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 10.539 ; 10.539 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 10.421 ; 10.421 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 10.462 ; 10.462 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 10.086 ; 10.086 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 10.075 ; 10.075 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 10.441 ; 10.441 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 10.152 ; 10.152 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 9.730  ; 9.730  ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 10.539 ; 10.539 ; Rise       ; cpuClock           ;
; txd1             ; serialClkCount[15] ; 9.746  ; 9.746  ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+-------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                             ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 9.310  ; 9.310  ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 11.995 ; 11.995 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 12.576 ; 12.576 ; Fall       ; T80s:cpu1|IORQ_n   ;
; J6IO8[*]         ; clk                ; 9.008  ; 9.008  ; Rise       ; clk                ;
;  J6IO8[0]        ; clk                ; 9.697  ; 9.697  ; Rise       ; clk                ;
;  J6IO8[1]        ; clk                ; 10.601 ; 10.601 ; Rise       ; clk                ;
;  J6IO8[2]        ; clk                ; 9.008  ; 9.008  ; Rise       ; clk                ;
;  J6IO8[3]        ; clk                ; 9.465  ; 9.465  ; Rise       ; clk                ;
;  J6IO8[4]        ; clk                ; 10.137 ; 10.137 ; Rise       ; clk                ;
;  J6IO8[5]        ; clk                ; 9.472  ; 9.472  ; Rise       ; clk                ;
;  J6IO8[6]        ; clk                ; 10.374 ; 10.374 ; Rise       ; clk                ;
;  J6IO8[7]        ; clk                ; 10.214 ; 10.214 ; Rise       ; clk                ;
; J8IO8[*]         ; clk                ; 8.660  ; 8.660  ; Rise       ; clk                ;
;  J8IO8[0]        ; clk                ; 9.404  ; 9.404  ; Rise       ; clk                ;
;  J8IO8[1]        ; clk                ; 9.427  ; 9.427  ; Rise       ; clk                ;
;  J8IO8[2]        ; clk                ; 9.054  ; 9.054  ; Rise       ; clk                ;
;  J8IO8[3]        ; clk                ; 9.152  ; 9.152  ; Rise       ; clk                ;
;  J8IO8[4]        ; clk                ; 8.660  ; 8.660  ; Rise       ; clk                ;
;  J8IO8[5]        ; clk                ; 9.072  ; 9.072  ; Rise       ; clk                ;
;  J8IO8[6]        ; clk                ; 9.177  ; 9.177  ; Rise       ; clk                ;
;  J8IO8[7]        ; clk                ; 8.741  ; 8.741  ; Rise       ; clk                ;
; driveLED         ; clk                ; 10.470 ; 10.470 ; Rise       ; clk                ;
; hSync            ; clk                ; 8.815  ; 8.815  ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 9.416  ; 9.416  ; Rise       ; clk                ;
; ps2Data          ; clk                ; 9.897  ; 9.897  ; Rise       ; clk                ;
; sdCS             ; clk                ; 8.153  ; 8.153  ; Rise       ; clk                ;
; sdMOSI           ; clk                ; 8.800  ; 8.800  ; Rise       ; clk                ;
; sdSCLK           ; clk                ; 8.190  ; 8.190  ; Rise       ; clk                ;
; vSync            ; clk                ; 9.477  ; 9.477  ; Rise       ; clk                ;
; video            ; clk                ; 9.341  ; 9.341  ; Rise       ; clk                ;
; videoB0          ; clk                ; 9.012  ; 9.012  ; Rise       ; clk                ;
; videoB1          ; clk                ; 9.647  ; 9.647  ; Rise       ; clk                ;
; videoG0          ; clk                ; 9.175  ; 9.175  ; Rise       ; clk                ;
; videoG1          ; clk                ; 9.049  ; 9.049  ; Rise       ; clk                ;
; videoR0          ; clk                ; 8.829  ; 8.829  ; Rise       ; clk                ;
; videoR1          ; clk                ; 9.380  ; 9.380  ; Rise       ; clk                ;
; videoSync        ; clk                ; 10.088 ; 10.088 ; Rise       ; clk                ;
; rts1             ; clk                ; 9.967  ; 9.967  ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 10.758 ; 10.758 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 10.965 ; 10.965 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 10.445 ; 10.445 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 7.324  ; 7.324  ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 9.751  ; 9.751  ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 7.324  ; 7.324  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 7.355  ; 7.355  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 7.785  ; 7.785  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 8.384  ; 8.384  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 8.578  ; 8.578  ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 8.078  ; 8.078  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 9.074  ; 9.074  ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 10.615 ; 10.615 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 10.378 ; 10.378 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 10.477 ; 10.477 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 10.419 ; 10.419 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 10.311 ; 10.311 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 10.284 ; 10.284 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 10.042 ; 10.042 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 11.096 ; 11.096 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 9.730  ; 9.730  ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 10.421 ; 10.421 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 10.462 ; 10.462 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 10.086 ; 10.086 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 10.075 ; 10.075 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 10.441 ; 10.441 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 10.152 ; 10.152 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 9.730  ; 9.730  ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 10.539 ; 10.539 ; Rise       ; cpuClock           ;
; txd1             ; serialClkCount[15] ; 9.746  ; 9.746  ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 11.777 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 12.142 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 12.854 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 13.182 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 13.182 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 13.182 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 12.132 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 11.786 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 11.777 ;      ; Rise       ; cpuClock        ;
+--------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 10.086 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 10.451 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 11.163 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 11.491 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 11.491 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 11.491 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 10.441 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 10.095 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 10.086 ;      ; Rise       ; cpuClock        ;
+--------------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 11.777    ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 12.142    ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 12.854    ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 13.182    ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 13.182    ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 13.182    ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 12.132    ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 11.786    ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 11.777    ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 10.086    ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 10.451    ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 11.163    ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 11.491    ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 11.491    ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 11.491    ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 10.441    ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 10.095    ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 10.086    ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------+
; Fast Model Setup Summary                    ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; cpuClock           ; -4.902 ; -1195.243     ;
; clk                ; -4.788 ; -1702.487     ;
; serialClkCount[15] ; -1.888 ; -283.379      ;
; T80s:cpu1|IORQ_n   ; -1.416 ; -37.031       ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Hold Summary                     ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -1.304 ; -7.288        ;
; T80s:cpu1|IORQ_n   ; -0.740 ; -7.927        ;
; cpuClock           ; -0.077 ; -0.077        ;
; serialClkCount[15] ; 0.022  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Recovery Summary                 ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; serialClkCount[15] ; -1.704 ; -42.057       ;
; clk                ; 0.016  ; 0.000         ;
; T80s:cpu1|IORQ_n   ; 0.303  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Removal Summary                  ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; T80s:cpu1|IORQ_n   ; -0.334 ; -1.002        ;
; serialClkCount[15] ; 0.116  ; 0.000         ;
; clk                ; 0.812  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Minimum Pulse Width Summary      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -2.000 ; -2175.732     ;
; T80s:cpu1|IORQ_n   ; -0.966 ; -123.834      ;
; cpuClock           ; -0.500 ; -346.000      ;
; serialClkCount[15] ; -0.500 ; -178.000      ;
+--------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'cpuClock'                                                                                                                          ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.902 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.932      ;
; -4.901 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.931      ;
; -4.850 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.880      ;
; -4.849 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.879      ;
; -4.834 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 5.885      ;
; -4.826 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.856      ;
; -4.825 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.855      ;
; -4.782 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 5.833      ;
; -4.778 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.808      ;
; -4.777 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.807      ;
; -4.772 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.802      ;
; -4.771 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.801      ;
; -4.768 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.808      ;
; -4.767 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.797      ;
; -4.766 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.023     ; 5.775      ;
; -4.765 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.795      ;
; -4.765 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.023     ; 5.774      ;
; -4.759 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.789      ;
; -4.758 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.788      ;
; -4.758 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 5.809      ;
; -4.751 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.791      ;
; -4.751 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.023     ; 5.760      ;
; -4.750 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.023     ; 5.759      ;
; -4.749 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 5.800      ;
; -4.733 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 5.765      ;
; -4.719 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.749      ;
; -4.718 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.748      ;
; -4.716 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.756      ;
; -4.715 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.745      ;
; -4.713 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.743      ;
; -4.710 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 5.761      ;
; -4.709 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 5.758      ;
; -4.708 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 5.757      ;
; -4.707 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.737      ;
; -4.706 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.736      ;
; -4.704 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 5.755      ;
; -4.703 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.747      ;
; -4.702 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 5.753      ;
; -4.699 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.739      ;
; -4.698 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.728      ;
; -4.697 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 5.748      ;
; -4.697 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 5.748      ;
; -4.692 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.732      ;
; -4.691 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.721      ;
; -4.690 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 5.740      ;
; -4.689 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.719      ;
; -4.686 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 5.736      ;
; -4.683 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.713      ;
; -4.683 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.713      ;
; -4.682 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.712      ;
; -4.681 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 5.713      ;
; -4.679 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 5.725      ;
; -4.678 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 5.723      ;
; -4.675 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.715      ;
; -4.673 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 5.724      ;
; -4.667 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 5.713      ;
; -4.657 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 5.689      ;
; -4.657 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 5.706      ;
; -4.656 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 5.706      ;
; -4.656 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 5.706      ;
; -4.656 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 5.705      ;
; -4.652 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 5.683      ;
; -4.652 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 5.697      ;
; -4.651 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 5.696      ;
; -4.651 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 5.702      ;
; -4.651 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.695      ;
; -4.650 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 5.681      ;
; -4.650 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 5.701      ;
; -4.648 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 5.699      ;
; -4.646 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 5.696      ;
; -4.645 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 5.674      ;
; -4.645 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 5.696      ;
; -4.644 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 5.673      ;
; -4.644 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.674      ;
; -4.644 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.684      ;
; -4.643 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.673      ;
; -4.643 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.673      ;
; -4.641 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 5.675      ;
; -4.641 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.671      ;
; -4.638 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.678      ;
; -4.638 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 5.688      ;
; -4.637 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.667      ;
; -4.635 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 5.684      ;
; -4.635 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.665      ;
; -4.635 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.665      ;
; -4.634 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.664      ;
; -4.634 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 5.684      ;
; -4.633 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.677      ;
; -4.633 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 5.682      ;
; -4.632 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.672      ;
; -4.632 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.013     ; 5.651      ;
; -4.632 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 5.681      ;
; -4.631 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.675      ;
; -4.631 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.023     ; 5.640      ;
; -4.629 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][0] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 5.679      ;
; -4.629 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.023     ; 5.638      ;
; -4.629 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.659      ;
; -4.628 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.658      ;
; -4.627 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 5.655      ;
; -4.627 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.671      ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                                           ;
+--------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.788 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg4  ; clk          ; clk         ; 1.000        ; 0.069      ; 5.856      ;
; -4.785 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.069      ; 5.853      ;
; -4.782 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.069      ; 5.850      ;
; -4.777 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.069      ; 5.845      ;
; -4.774 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.069      ; 5.842      ;
; -4.773 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.069      ; 5.841      ;
; -4.744 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg4  ; clk          ; clk         ; 1.000        ; 0.069      ; 5.812      ;
; -4.741 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.069      ; 5.809      ;
; -4.738 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.069      ; 5.806      ;
; -4.733 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.069      ; 5.801      ;
; -4.730 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.069      ; 5.798      ;
; -4.729 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.069      ; 5.797      ;
; -4.687 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.055      ; 5.741      ;
; -4.685 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.055      ; 5.739      ;
; -4.679 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg9    ; clk          ; clk         ; 1.000        ; 0.059      ; 5.737      ;
; -4.679 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.055      ; 5.733      ;
; -4.677 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.055      ; 5.731      ;
; -4.676 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.055      ; 5.730      ;
; -4.675 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6    ; clk          ; clk         ; 1.000        ; 0.059      ; 5.733      ;
; -4.672 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.069      ; 5.740      ;
; -4.671 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.069      ; 5.739      ;
; -4.669 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg4    ; clk          ; clk         ; 1.000        ; 0.059      ; 5.727      ;
; -4.669 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.055      ; 5.723      ;
; -4.668 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg4  ; clk          ; clk         ; 1.000        ; 0.055      ; 5.722      ;
; -4.666 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.059      ; 5.724      ;
; -4.666 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.059      ; 5.724      ;
; -4.665 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg10   ; clk          ; clk         ; 1.000        ; 0.059      ; 5.723      ;
; -4.664 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg3  ; clk          ; clk         ; 1.000        ; 0.069      ; 5.732      ;
; -4.662 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg1  ; clk          ; clk         ; 1.000        ; 0.069      ; 5.730      ;
; -4.662 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg4  ; clk          ; clk         ; 1.000        ; 0.058      ; 5.719      ;
; -4.659 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.058      ; 5.716      ;
; -4.656 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.058      ; 5.713      ;
; -4.654 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.059      ; 5.712      ;
; -4.651 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.058      ; 5.708      ;
; -4.650 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6    ; clk          ; clk         ; 1.000        ; 0.071      ; 5.720      ;
; -4.649 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9    ; clk          ; clk         ; 1.000        ; 0.071      ; 5.719      ;
; -4.648 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.058      ; 5.705      ;
; -4.647 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.058      ; 5.704      ;
; -4.643 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.082      ; 5.724      ;
; -4.643 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.055      ; 5.697      ;
; -4.642 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg10   ; clk          ; clk         ; 1.000        ; 0.071      ; 5.712      ;
; -4.641 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.071      ; 5.711      ;
; -4.641 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.071      ; 5.711      ;
; -4.641 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.055      ; 5.695      ;
; -4.636 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg2    ; clk          ; clk         ; 1.000        ; 0.059      ; 5.694      ;
; -4.635 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg9    ; clk          ; clk         ; 1.000        ; 0.059      ; 5.693      ;
; -4.635 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.055      ; 5.689      ;
; -4.633 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.055      ; 5.687      ;
; -4.632 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg4    ; clk          ; clk         ; 1.000        ; 0.071      ; 5.702      ;
; -4.632 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.055      ; 5.686      ;
; -4.631 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.071      ; 5.701      ;
; -4.631 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.081      ; 5.711      ;
; -4.631 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6    ; clk          ; clk         ; 1.000        ; 0.059      ; 5.689      ;
; -4.628 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.076      ; 5.703      ;
; -4.628 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.069      ; 5.696      ;
; -4.627 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.069      ; 5.695      ;
; -4.625 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.076      ; 5.700      ;
; -4.625 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg4    ; clk          ; clk         ; 1.000        ; 0.059      ; 5.683      ;
; -4.625 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.055      ; 5.679      ;
; -4.624 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg4  ; clk          ; clk         ; 1.000        ; 0.055      ; 5.678      ;
; -4.622 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.076      ; 5.697      ;
; -4.622 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.059      ; 5.680      ;
; -4.622 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.059      ; 5.680      ;
; -4.621 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg10   ; clk          ; clk         ; 1.000        ; 0.059      ; 5.679      ;
; -4.620 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.076      ; 5.695      ;
; -4.620 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg3  ; clk          ; clk         ; 1.000        ; 0.069      ; 5.688      ;
; -4.618 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg1  ; clk          ; clk         ; 1.000        ; 0.069      ; 5.686      ;
; -4.616 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.082      ; 5.697      ;
; -4.616 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.076      ; 5.691      ;
; -4.614 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9    ; clk          ; clk         ; 1.000        ; 0.082      ; 5.695      ;
; -4.613 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3    ; clk          ; clk         ; 1.000        ; 0.082      ; 5.694      ;
; -4.612 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ; clk          ; clk         ; 1.000        ; 0.076      ; 5.687      ;
; -4.610 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.059      ; 5.668      ;
; -4.609 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.081      ; 5.689      ;
; -4.608 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4    ; clk          ; clk         ; 1.000        ; 0.082      ; 5.689      ;
; -4.607 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9    ; clk          ; clk         ; 1.000        ; 0.081      ; 5.687      ;
; -4.606 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6    ; clk          ; clk         ; 1.000        ; 0.071      ; 5.676      ;
; -4.605 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9    ; clk          ; clk         ; 1.000        ; 0.071      ; 5.675      ;
; -4.600 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10   ; clk          ; clk         ; 1.000        ; 0.082      ; 5.681      ;
; -4.600 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6    ; clk          ; clk         ; 1.000        ; 0.082      ; 5.681      ;
; -4.600 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.081      ; 5.680      ;
; -4.600 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg4    ; clk          ; clk         ; 1.000        ; 0.081      ; 5.680      ;
; -4.599 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg4  ; clk          ; clk         ; 1.000        ; 0.058      ; 5.656      ;
; -4.599 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.082      ; 5.680      ;
; -4.598 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg10   ; clk          ; clk         ; 1.000        ; 0.071      ; 5.668      ;
; -4.597 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.071      ; 5.667      ;
; -4.597 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.071      ; 5.667      ;
; -4.596 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.058      ; 5.653      ;
; -4.593 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.082      ; 5.674      ;
; -4.593 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10   ; clk          ; clk         ; 1.000        ; 0.081      ; 5.673      ;
; -4.593 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.058      ; 5.650      ;
; -4.592 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg2    ; clk          ; clk         ; 1.000        ; 0.059      ; 5.650      ;
; -4.588 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.058      ; 5.645      ;
; -4.588 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg4    ; clk          ; clk         ; 1.000        ; 0.071      ; 5.658      ;
; -4.587 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.071      ; 5.657      ;
; -4.587 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.081      ; 5.667      ;
; -4.585 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.058      ; 5.642      ;
; -4.584 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.058      ; 5.641      ;
; -4.584 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.076      ; 5.659      ;
; -4.583 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6    ; clk          ; clk         ; 1.000        ; 0.081      ; 5.663      ;
+--------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'serialClkCount[15]'                                                                                                         ;
+--------+------------------------+---------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                         ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+---------------------------------+--------------+--------------------+--------------+------------+------------+
; -1.888 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~89    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.420     ; 2.000      ;
; -1.882 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~47    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.415     ; 1.999      ;
; -1.882 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~50    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.415     ; 1.999      ;
; -1.882 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~52    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.402     ; 2.012      ;
; -1.882 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~51    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.402     ; 2.012      ;
; -1.882 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~48    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.402     ; 2.012      ;
; -1.882 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~45    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.402     ; 2.012      ;
; -1.882 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~46    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.402     ; 2.012      ;
; -1.882 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~49    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.402     ; 2.012      ;
; -1.872 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~76    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.407     ; 1.997      ;
; -1.872 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~72    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.407     ; 1.997      ;
; -1.872 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~73    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.407     ; 1.997      ;
; -1.871 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBuffer[6]    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.443     ; 1.960      ;
; -1.871 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBuffer[5]    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.443     ; 1.960      ;
; -1.871 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBuffer[4]    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.443     ; 1.960      ;
; -1.871 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBuffer[3]    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.443     ; 1.960      ;
; -1.871 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBuffer[2]    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.443     ; 1.960      ;
; -1.871 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBuffer[1]    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.443     ; 1.960      ;
; -1.871 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBuffer[0]    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.443     ; 1.960      ;
; -1.868 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~23    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.409     ; 1.991      ;
; -1.868 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~26    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.409     ; 1.991      ;
; -1.868 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~28    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.409     ; 1.991      ;
; -1.868 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~27    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.409     ; 1.991      ;
; -1.868 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~24    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.409     ; 1.991      ;
; -1.868 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~21    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.409     ; 1.991      ;
; -1.868 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~22    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.409     ; 1.991      ;
; -1.868 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~25    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.409     ; 1.991      ;
; -1.864 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~63    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.403     ; 1.993      ;
; -1.864 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~66    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.403     ; 1.993      ;
; -1.864 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~68    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.403     ; 1.993      ;
; -1.864 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~67    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.403     ; 1.993      ;
; -1.864 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~64    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.403     ; 1.993      ;
; -1.864 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~61    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.403     ; 1.993      ;
; -1.864 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~62    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.403     ; 1.993      ;
; -1.864 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~65    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.403     ; 1.993      ;
; -1.845 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~55    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.406     ; 1.971      ;
; -1.845 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~58    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.406     ; 1.971      ;
; -1.845 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~60    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.406     ; 1.971      ;
; -1.845 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~59    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.406     ; 1.971      ;
; -1.845 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~56    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.406     ; 1.971      ;
; -1.845 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~53    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.406     ; 1.971      ;
; -1.845 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~54    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.406     ; 1.971      ;
; -1.845 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~57    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.406     ; 1.971      ;
; -1.843 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~140   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.407     ; 1.968      ;
; -1.843 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~136   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.407     ; 1.968      ;
; -1.843 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~133   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.407     ; 1.968      ;
; -1.835 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~89    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.404     ; 1.963      ;
; -1.829 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~47    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.399     ; 1.962      ;
; -1.829 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~50    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.399     ; 1.962      ;
; -1.829 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~52    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.386     ; 1.975      ;
; -1.829 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~51    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.386     ; 1.975      ;
; -1.829 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~48    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.386     ; 1.975      ;
; -1.829 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~45    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.386     ; 1.975      ;
; -1.829 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~46    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.386     ; 1.975      ;
; -1.829 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~49    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.386     ; 1.975      ;
; -1.826 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~96    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.403     ; 1.955      ;
; -1.826 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~94    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.403     ; 1.955      ;
; -1.819 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~76    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.391     ; 1.960      ;
; -1.819 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~72    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.391     ; 1.960      ;
; -1.819 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~73    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.391     ; 1.960      ;
; -1.818 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBuffer[6]    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.427     ; 1.923      ;
; -1.818 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBuffer[5]    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.427     ; 1.923      ;
; -1.818 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBuffer[4]    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.427     ; 1.923      ;
; -1.818 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBuffer[3]    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.427     ; 1.923      ;
; -1.818 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBuffer[2]    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.427     ; 1.923      ;
; -1.818 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBuffer[1]    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.427     ; 1.923      ;
; -1.818 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBuffer[0]    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.427     ; 1.923      ;
; -1.815 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~23    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.393     ; 1.954      ;
; -1.815 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~26    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.393     ; 1.954      ;
; -1.815 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~28    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.393     ; 1.954      ;
; -1.815 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~27    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.393     ; 1.954      ;
; -1.815 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~24    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.393     ; 1.954      ;
; -1.815 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~21    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.393     ; 1.954      ;
; -1.815 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~22    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.393     ; 1.954      ;
; -1.815 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~25    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.393     ; 1.954      ;
; -1.811 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~63    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.387     ; 1.956      ;
; -1.811 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~66    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.387     ; 1.956      ;
; -1.811 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~68    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.387     ; 1.956      ;
; -1.811 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~67    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.387     ; 1.956      ;
; -1.811 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~64    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.387     ; 1.956      ;
; -1.811 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~61    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.387     ; 1.956      ;
; -1.811 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~62    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.387     ; 1.956      ;
; -1.811 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~65    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.387     ; 1.956      ;
; -1.801 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxInPointer[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.418     ; 1.915      ;
; -1.801 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxInPointer[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.418     ; 1.915      ;
; -1.801 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxInPointer[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.418     ; 1.915      ;
; -1.801 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxInPointer[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.418     ; 1.915      ;
; -1.801 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxInPointer[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.418     ; 1.915      ;
; -1.801 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxInPointer[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.418     ; 1.915      ;
; -1.792 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~55    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.390     ; 1.934      ;
; -1.792 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~58    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.390     ; 1.934      ;
; -1.792 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~60    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.390     ; 1.934      ;
; -1.792 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~59    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.390     ; 1.934      ;
; -1.792 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~56    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.390     ; 1.934      ;
; -1.792 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~53    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.390     ; 1.934      ;
; -1.792 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~54    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.390     ; 1.934      ;
; -1.792 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~57    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.390     ; 1.934      ;
; -1.790 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~140   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.391     ; 1.931      ;
; -1.790 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~136   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.391     ; 1.931      ;
; -1.790 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~133   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.391     ; 1.931      ;
+--------+------------------------+---------------------------------+--------------+--------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'T80s:cpu1|IORQ_n'                                                                                                                                      ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; -1.416 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.175     ; 2.273      ;
; -1.290 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.186     ; 2.136      ;
; -1.272 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.175     ; 2.129      ;
; -1.267 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.186     ; 2.113      ;
; -1.169 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.175     ; 2.026      ;
; -1.168 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.186     ; 2.014      ;
; -1.154 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.175     ; 2.011      ;
; -1.126 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.186     ; 1.972      ;
; -1.094 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.186     ; 1.940      ;
; -1.055 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.186     ; 1.901      ;
; -1.036 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.180     ; 1.888      ;
; -1.029 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.180     ; 1.881      ;
; -0.978 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.192     ; 1.818      ;
; -0.977 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.192     ; 1.817      ;
; -0.920 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.186     ; 1.766      ;
; -0.885 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.189     ; 1.728      ;
; -0.885 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.189     ; 1.728      ;
; -0.885 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.189     ; 1.728      ;
; -0.885 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.189     ; 1.728      ;
; -0.885 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.189     ; 1.728      ;
; -0.885 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.189     ; 1.728      ;
; -0.867 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.189     ; 1.710      ;
; -0.867 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.189     ; 1.710      ;
; -0.867 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.189     ; 1.710      ;
; -0.867 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.189     ; 1.710      ;
; -0.867 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.189     ; 1.710      ;
; -0.867 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.189     ; 1.710      ;
; -0.858 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.177     ; 1.713      ;
; -0.857 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.177     ; 1.712      ;
; -0.857 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|host_read_flag       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.070      ; 1.459      ;
; -0.845 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.189     ; 1.688      ;
; -0.845 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.189     ; 1.688      ;
; -0.845 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.189     ; 1.688      ;
; -0.845 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.189     ; 1.688      ;
; -0.845 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.189     ; 1.688      ;
; -0.845 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.189     ; 1.688      ;
; -0.815 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.186     ; 1.661      ;
; -0.762 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.175     ; 1.619      ;
; -0.751 ; bufferedUART:io1|txByteWritten         ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -0.144     ; 1.139      ;
; -0.677 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.189     ; 1.520      ;
; -0.677 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.189     ; 1.520      ;
; -0.677 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.189     ; 1.520      ;
; -0.677 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.189     ; 1.520      ;
; -0.677 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.189     ; 1.520      ;
; -0.677 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.189     ; 1.520      ;
; -0.658 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.186     ; 1.504      ;
; -0.657 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.175     ; 1.514      ;
; -0.646 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.186     ; 1.492      ;
; -0.628 ; bufferedUART:io1|txByteWritten         ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -0.144     ; 1.016      ;
; -0.603 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.119     ; 1.516      ;
; -0.552 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.496      ; 1.580      ;
; -0.552 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[6] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.496      ; 1.580      ;
; -0.552 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[0] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.496      ; 1.580      ;
; -0.550 ; T80s:cpu1|T80:u0|A[0]                  ; n_RomActive                            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; -0.521     ; 0.561      ;
; -0.544 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.119     ; 1.457      ;
; -0.542 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.119     ; 1.455      ;
; -0.536 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.119     ; 1.449      ;
; -0.535 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[5] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.497      ; 1.564      ;
; -0.535 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[2] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.497      ; 1.564      ;
; -0.535 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[1] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.497      ; 1.564      ;
; -0.535 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[3] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.497      ; 1.564      ;
; -0.535 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[7] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.497      ; 1.564      ;
; -0.528 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.115     ; 1.445      ;
; -0.527 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.189     ; 1.370      ;
; -0.527 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.189     ; 1.370      ;
; -0.527 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.189     ; 1.370      ;
; -0.527 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.189     ; 1.370      ;
; -0.527 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.189     ; 1.370      ;
; -0.527 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.189     ; 1.370      ;
; -0.517 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.115     ; 1.434      ;
; -0.515 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.189     ; 1.358      ;
; -0.515 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.189     ; 1.358      ;
; -0.515 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.189     ; 1.358      ;
; -0.515 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.189     ; 1.358      ;
; -0.515 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.189     ; 1.358      ;
; -0.515 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.189     ; 1.358      ;
; -0.500 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.175     ; 1.357      ;
; -0.488 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.175     ; 1.345      ;
; -0.478 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.115     ; 1.395      ;
; -0.458 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|din_latched[7]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.658      ; 1.648      ;
; -0.453 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.115     ; 1.370      ;
; -0.450 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.121     ; 1.361      ;
; -0.447 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|din_latched[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.173     ; 1.306      ;
; -0.447 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.188     ; 1.291      ;
; -0.447 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[6] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.188     ; 1.291      ;
; -0.447 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.188     ; 1.291      ;
; -0.439 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.121     ; 1.350      ;
; -0.438 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[25]          ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.661      ; 1.631      ;
; -0.431 ; T80s:cpu1|T80:u0|A[1]                  ; n_RomActive                            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.485      ; 1.448      ;
; -0.430 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[5] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.187     ; 1.275      ;
; -0.430 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.187     ; 1.275      ;
; -0.430 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.187     ; 1.275      ;
; -0.430 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[3] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.187     ; 1.275      ;
; -0.430 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[7] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.187     ; 1.275      ;
; -0.420 ; bufferedUART:io1|controlReg[5]         ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -0.178     ; 0.774      ;
; -0.419 ; bufferedUART:io1|rxBuffer~68           ; bufferedUART:io1|dataOut[7]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.979      ; 1.930      ;
; -0.418 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.177     ; 1.273      ;
; -0.411 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.177     ; 1.266      ;
; -0.394 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.116     ; 1.310      ;
; -0.391 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.121     ; 1.302      ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                              ;
+--------+---------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                                                                                                ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -1.304 ; serialClkCount[15]                    ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; 0.000        ; 1.406      ; 0.395      ;
; -0.804 ; serialClkCount[15]                    ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; -0.500       ; 1.406      ; 0.395      ;
; -0.469 ; T80s:cpu1|IORQ_n                      ; SBCTextDisplayRGB:io2|func_reset                                                                                       ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.408      ; 1.232      ;
; -0.297 ; T80s:cpu1|T80:u0|A[3]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a6~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.908      ; 0.749      ;
; -0.291 ; T80s:cpu1|T80:u0|A[5]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a12~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 0.932      ; 0.779      ;
; -0.289 ; T80s:cpu1|T80:u0|A[5]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a0~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.924      ; 0.773      ;
; -0.252 ; T80s:cpu1|T80:u0|A[6]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a14~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.918      ; 0.804      ;
; -0.247 ; T80s:cpu1|T80:u0|A[6]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a12~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.930      ; 0.821      ;
; -0.244 ; T80s:cpu1|T80:u0|A[6]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a0~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.922      ; 0.816      ;
; -0.218 ; T80s:cpu1|T80:u0|A[4]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a6~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.908      ; 0.828      ;
; -0.185 ; T80s:cpu1|T80:u0|A[4]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a9~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.932      ; 0.885      ;
; -0.176 ; T80s:cpu1|IORQ_n                      ; OutLatch:latchIO1|Q_tmp[0]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.410      ; 1.527      ;
; -0.176 ; T80s:cpu1|IORQ_n                      ; OutLatch:latchIO1|Q_tmp[1]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.410      ; 1.527      ;
; -0.176 ; T80s:cpu1|IORQ_n                      ; OutLatch:latchIO1|Q_tmp[2]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.410      ; 1.527      ;
; -0.176 ; T80s:cpu1|IORQ_n                      ; OutLatch:latchIO1|Q_tmp[3]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.410      ; 1.527      ;
; -0.176 ; T80s:cpu1|IORQ_n                      ; OutLatch:latchIO1|Q_tmp[4]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.410      ; 1.527      ;
; -0.176 ; T80s:cpu1|IORQ_n                      ; OutLatch:latchIO1|Q_tmp[5]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.410      ; 1.527      ;
; -0.176 ; T80s:cpu1|IORQ_n                      ; OutLatch:latchIO1|Q_tmp[6]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.410      ; 1.527      ;
; -0.176 ; T80s:cpu1|IORQ_n                      ; OutLatch:latchIO1|Q_tmp[7]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.410      ; 1.527      ;
; -0.169 ; T80s:cpu1|T80:u0|A[4]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a14~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.920      ; 0.889      ;
; -0.162 ; T80s:cpu1|T80:u0|A[4]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a0~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.924      ; 0.900      ;
; -0.160 ; T80s:cpu1|T80:u0|A[4]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a12~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.932      ; 0.910      ;
; -0.140 ; T80s:cpu1|T80:u0|A[5]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a14~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 0.920      ; 0.918      ;
; -0.121 ; T80s:cpu1|T80:u0|A[3]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a14~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.920      ; 0.937      ;
; -0.120 ; T80s:cpu1|T80:u0|A[1]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a14~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 0.918      ; 0.936      ;
; -0.116 ; T80s:cpu1|T80:u0|A[3]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a0~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.924      ; 0.946      ;
; -0.114 ; T80s:cpu1|T80:u0|A[1]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a12~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 0.930      ; 0.954      ;
; -0.113 ; T80s:cpu1|T80:u0|A[1]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a0~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.922      ; 0.947      ;
; -0.096 ; T80s:cpu1|T80:u0|A[7]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a12~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.930      ; 0.972      ;
; -0.084 ; T80s:cpu1|T80:u0|A[4]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a13~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.924      ; 0.978      ;
; -0.076 ; T80s:cpu1|T80:u0|A[4]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a5~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.928      ; 0.990      ;
; -0.072 ; T80s:cpu1|T80:u0|A[2]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a0~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.922      ; 0.988      ;
; -0.072 ; T80s:cpu1|T80:u0|A[2]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a14~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.918      ; 0.984      ;
; -0.062 ; T80s:cpu1|T80:u0|A[6]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a1~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.918      ; 0.994      ;
; -0.053 ; T80s:cpu1|T80:u0|A[4]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a3~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.940      ; 1.025      ;
; -0.051 ; T80s:cpu1|T80:u0|A[3]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a3~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.940      ; 1.027      ;
; -0.046 ; T80s:cpu1|IORQ_n                      ; OutLatch:latchIO0|Q_tmp[0]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.415      ; 1.662      ;
; -0.046 ; T80s:cpu1|IORQ_n                      ; OutLatch:latchIO0|Q_tmp[1]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.415      ; 1.662      ;
; -0.046 ; T80s:cpu1|IORQ_n                      ; OutLatch:latchIO0|Q_tmp[2]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.415      ; 1.662      ;
; -0.046 ; T80s:cpu1|IORQ_n                      ; OutLatch:latchIO0|Q_tmp[5]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.415      ; 1.662      ;
; -0.046 ; T80s:cpu1|IORQ_n                      ; OutLatch:latchIO0|Q_tmp[6]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.415      ; 1.662      ;
; -0.046 ; T80s:cpu1|IORQ_n                      ; OutLatch:latchIO0|Q_tmp[7]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.415      ; 1.662      ;
; -0.027 ; T80s:cpu1|T80:u0|A[1]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a4~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.934      ; 1.045      ;
; 0.013  ; T80s:cpu1|T80:u0|A[2]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a12~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.930      ; 1.081      ;
; 0.031  ; T80s:cpu1|IORQ_n                      ; SBCTextDisplayRGB:io2|func_reset                                                                                       ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.408      ; 1.232      ;
; 0.046  ; T80s:cpu1|T80:u0|A[4]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a10~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.930      ; 1.114      ;
; 0.047  ; T80s:cpu1|T80:u0|A[7]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a0~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.922      ; 1.107      ;
; 0.052  ; T80s:cpu1|T80:u0|A[4]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a15~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.931      ; 1.121      ;
; 0.052  ; T80s:cpu1|T80:u0|A[4]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a1~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.920      ; 1.110      ;
; 0.052  ; T80s:cpu1|T80:u0|A[3]                 ; OutLatch:latchIO1|Q_tmp[0]                                                                                             ; cpuClock           ; clk         ; 0.000        ; 0.840      ; 1.044      ;
; 0.052  ; T80s:cpu1|T80:u0|A[3]                 ; OutLatch:latchIO1|Q_tmp[1]                                                                                             ; cpuClock           ; clk         ; 0.000        ; 0.840      ; 1.044      ;
; 0.052  ; T80s:cpu1|T80:u0|A[3]                 ; OutLatch:latchIO1|Q_tmp[2]                                                                                             ; cpuClock           ; clk         ; 0.000        ; 0.840      ; 1.044      ;
; 0.052  ; T80s:cpu1|T80:u0|A[3]                 ; OutLatch:latchIO1|Q_tmp[3]                                                                                             ; cpuClock           ; clk         ; 0.000        ; 0.840      ; 1.044      ;
; 0.052  ; T80s:cpu1|T80:u0|A[3]                 ; OutLatch:latchIO1|Q_tmp[4]                                                                                             ; cpuClock           ; clk         ; 0.000        ; 0.840      ; 1.044      ;
; 0.052  ; T80s:cpu1|T80:u0|A[3]                 ; OutLatch:latchIO1|Q_tmp[5]                                                                                             ; cpuClock           ; clk         ; 0.000        ; 0.840      ; 1.044      ;
; 0.052  ; T80s:cpu1|T80:u0|A[3]                 ; OutLatch:latchIO1|Q_tmp[6]                                                                                             ; cpuClock           ; clk         ; 0.000        ; 0.840      ; 1.044      ;
; 0.052  ; T80s:cpu1|T80:u0|A[3]                 ; OutLatch:latchIO1|Q_tmp[7]                                                                                             ; cpuClock           ; clk         ; 0.000        ; 0.840      ; 1.044      ;
; 0.055  ; T80s:cpu1|IORQ_n                      ; OutLatch:latchIO0|Q_tmp[4]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.415      ; 1.763      ;
; 0.055  ; T80s:cpu1|T80:u0|A[6]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a10~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.928      ; 1.121      ;
; 0.069  ; T80s:cpu1|T80:u0|A[7]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a14~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.918      ; 1.125      ;
; 0.078  ; T80s:cpu1|T80:u0|A[3]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a11~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.938      ; 1.154      ;
; 0.081  ; T80s:cpu1|T80:u0|A[4]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a8~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.907      ; 1.126      ;
; 0.083  ; T80s:cpu1|T80:u0|A[3]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a15~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.931      ; 1.152      ;
; 0.083  ; T80s:cpu1|T80:u0|A[1]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a11~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 0.936      ; 1.157      ;
; 0.087  ; T80s:cpu1|T80:u0|A[4]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a7~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.922      ; 1.147      ;
; 0.090  ; T80s:cpu1|T80:u0|A[7]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a1~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.918      ; 1.146      ;
; 0.097  ; T80s:cpu1|T80:u0|A[1]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a3~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.938      ; 1.173      ;
; 0.100  ; T80s:cpu1|T80:u0|A[3]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a4~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.936      ; 1.174      ;
; 0.101  ; T80s:cpu1|T80:u0|A[7]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a5~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.926      ; 1.165      ;
; 0.103  ; T80s:cpu1|T80:u0|A[1]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a9~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.930      ; 1.171      ;
; 0.104  ; T80s:cpu1|T80:u0|A[7]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a13~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.922      ; 1.164      ;
; 0.108  ; T80s:cpu1|T80:u0|A[7]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a9~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.930      ; 1.176      ;
; 0.124  ; T80s:cpu1|T80:u0|A[3]                 ; SBCTextDisplayRGB:io2|func_reset                                                                                       ; cpuClock           ; clk         ; 0.000        ; 0.838      ; 1.114      ;
; 0.126  ; T80s:cpu1|T80:u0|A[7]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a4~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.934      ; 1.198      ;
; 0.126  ; T80s:cpu1|T80:u0|A[2]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a4~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.934      ; 1.198      ;
; 0.127  ; T80s:cpu1|T80:u0|A[3]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a2~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.928      ; 1.193      ;
; 0.132  ; T80s:cpu1|T80:u0|A[1]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a2~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.926      ; 1.196      ;
; 0.138  ; T80s:cpu1|T80:u0|A[3]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a12~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.932      ; 1.208      ;
; 0.150  ; T80s:cpu1|T80:u0|A[1]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a7~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.920      ; 1.208      ;
; 0.164  ; T80s:cpu1|T80:u0|A[1]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a6~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.906      ; 1.208      ;
; 0.165  ; T80s:cpu1|T80:u0|A[6]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a15~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.929      ; 1.232      ;
; 0.174  ; T80s:cpu1|T80:u0|A[4]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a11~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.938      ; 1.250      ;
; 0.183  ; T80s:cpu1|T80:u0|A[4]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a4~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.936      ; 1.257      ;
; 0.187  ; T80s:cpu1|T80:u0|A[6]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a8~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.905      ; 1.230      ;
; 0.203  ; T80s:cpu1|T80:u0|A[4]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a2~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.928      ; 1.269      ;
; 0.207  ; T80s:cpu1|T80:u0|A[3]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a10~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.930      ; 1.275      ;
; 0.207  ; T80s:cpu1|T80:u0|A[6]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a2~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.926      ; 1.271      ;
; 0.208  ; T80s:cpu1|T80:u0|A[6]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a7~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.920      ; 1.266      ;
; 0.215  ; SBCTextDisplayRGB:io2|vActive         ; SBCTextDisplayRGB:io2|vActive                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|hActive         ; SBCTextDisplayRGB:io2|hActive                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[0] ; SBCTextDisplayRGB:io2|kbWriteTimer[0]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[1] ; SBCTextDisplayRGB:io2|kbWriteTimer[1]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[2] ; SBCTextDisplayRGB:io2|kbWriteTimer[2]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[3] ; SBCTextDisplayRGB:io2|kbWriteTimer[3]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[4] ; SBCTextDisplayRGB:io2|kbWriteTimer[4]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[5] ; SBCTextDisplayRGB:io2|kbWriteTimer[5]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[6] ; SBCTextDisplayRGB:io2|kbWriteTimer[6]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[7] ; SBCTextDisplayRGB:io2|kbWriteTimer[7]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[8] ; SBCTextDisplayRGB:io2|kbWriteTimer[8]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[9] ; SBCTextDisplayRGB:io2|kbWriteTimer[9]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
+--------+---------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'T80s:cpu1|IORQ_n'                                                                                                                                     ;
+--------+--------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; -0.740 ; SBCTextDisplayRGB:io2|kbInPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.231      ; 0.643      ;
; -0.727 ; SBCTextDisplayRGB:io2|kbBuffer~48    ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.236      ; 0.661      ;
; -0.725 ; SBCTextDisplayRGB:io2|kbBuffer~52    ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.231      ; 0.658      ;
; -0.680 ; SBCTextDisplayRGB:io2|kbBuffer~28    ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.237      ; 0.709      ;
; -0.677 ; SBCTextDisplayRGB:io2|kbInPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.231      ; 0.706      ;
; -0.676 ; SBCTextDisplayRGB:io2|kbInPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.231      ; 0.707      ;
; -0.675 ; SBCTextDisplayRGB:io2|kbInPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.231      ; 0.708      ;
; -0.666 ; SBCTextDisplayRGB:io2|kbBuffer~50    ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.237      ; 0.723      ;
; -0.660 ; SBCTextDisplayRGB:io2|kbBuffer~65    ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.232      ; 0.724      ;
; -0.638 ; SBCTextDisplayRGB:io2|kbBuffer~46    ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.233      ; 0.747      ;
; -0.634 ; SBCTextDisplayRGB:io2|kbBuffer~31    ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.231      ; 0.749      ;
; -0.628 ; SBCTextDisplayRGB:io2|kbBuffer~36    ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.238      ; 0.762      ;
; -0.623 ; SBCTextDisplayRGB:io2|kbInPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.231      ; 0.760      ;
; -0.622 ; SBCTextDisplayRGB:io2|kbBuffer~26    ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.231      ; 0.761      ;
; -0.601 ; SBCTextDisplayRGB:io2|kbBuffer~49    ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.237      ; 0.788      ;
; -0.573 ; SBCTextDisplayRGB:io2|kbInPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.231      ; 0.810      ;
; -0.572 ; SBCTextDisplayRGB:io2|kbInPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.231      ; 0.811      ;
; -0.563 ; SBCTextDisplayRGB:io2|kbBuffer~59    ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.231      ; 0.820      ;
; -0.560 ; SBCTextDisplayRGB:io2|kbBuffer~55    ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.236      ; 0.828      ;
; -0.519 ; SBCTextDisplayRGB:io2|kbBuffer~14    ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.237      ; 0.870      ;
; -0.518 ; SBCTextDisplayRGB:io2|kbBuffer~47    ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.233      ; 0.867      ;
; -0.510 ; SBCTextDisplayRGB:io2|kbInPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.231      ; 0.873      ;
; -0.509 ; SBCTextDisplayRGB:io2|kbInPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.231      ; 0.874      ;
; -0.504 ; SBCTextDisplayRGB:io2|kbInPointer[2] ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.233      ; 0.881      ;
; -0.497 ; SBCTextDisplayRGB:io2|kbBuffer~44    ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.232      ; 0.887      ;
; -0.488 ; SBCTextDisplayRGB:io2|kbBuffer~25    ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.231      ; 0.895      ;
; -0.482 ; SBCTextDisplayRGB:io2|kbBuffer~20    ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.234      ; 0.904      ;
; -0.478 ; SBCTextDisplayRGB:io2|kbBuffer~53    ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.233      ; 0.907      ;
; -0.473 ; SBCTextDisplayRGB:io2|kbBuffer~17    ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.231      ; 0.910      ;
; -0.461 ; SBCTextDisplayRGB:io2|kbBuffer~22    ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.238      ; 0.929      ;
; -0.461 ; SBCTextDisplayRGB:io2|kbBuffer~19    ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.231      ; 0.922      ;
; -0.456 ; SBCTextDisplayRGB:io2|kbBuffer~45    ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.232      ; 0.928      ;
; -0.439 ; SBCTextDisplayRGB:io2|kbBuffer~56    ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.237      ; 0.950      ;
; -0.437 ; SBCTextDisplayRGB:io2|kbBuffer~35    ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.238      ; 0.953      ;
; -0.434 ; SBCTextDisplayRGB:io2|kbBuffer~51    ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.231      ; 0.949      ;
; -0.430 ; SBCTextDisplayRGB:io2|kbBuffer~41    ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.237      ; 0.959      ;
; -0.425 ; SBCTextDisplayRGB:io2|kbBuffer~23    ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.229      ; 0.956      ;
; -0.419 ; SBCTextDisplayRGB:io2|kbBuffer~43    ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.238      ; 0.971      ;
; -0.416 ; SBCTextDisplayRGB:io2|kbBuffer~21    ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.238      ; 0.974      ;
; -0.410 ; SBCTextDisplayRGB:io2|kbBuffer~27    ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.236      ; 0.978      ;
; -0.409 ; SBCTextDisplayRGB:io2|kbBuffer~38    ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.232      ; 0.975      ;
; -0.406 ; SBCTextDisplayRGB:io2|func_reset     ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.262      ; 1.008      ;
; -0.406 ; SBCTextDisplayRGB:io2|func_reset     ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.262      ; 1.008      ;
; -0.402 ; SBCTextDisplayRGB:io2|func_reset     ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.264      ; 1.014      ;
; -0.402 ; SBCTextDisplayRGB:io2|func_reset     ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.264      ; 1.014      ;
; -0.402 ; SBCTextDisplayRGB:io2|kbBuffer~29    ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.237      ; 0.987      ;
; -0.398 ; SBCTextDisplayRGB:io2|kbBuffer~34    ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.237      ; 0.991      ;
; -0.391 ; SBCTextDisplayRGB:io2|kbBuffer~58    ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.231      ; 0.992      ;
; -0.390 ; SBCTextDisplayRGB:io2|kbBuffer~62    ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.238      ; 1.000      ;
; -0.384 ; SBCTextDisplayRGB:io2|kbInPointer[1] ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.233      ; 1.001      ;
; -0.375 ; SBCTextDisplayRGB:io2|kbBuffer~66    ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.233      ; 1.010      ;
; -0.373 ; SBCTextDisplayRGB:io2|kbBuffer~39    ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.234      ; 1.013      ;
; -0.372 ; SBCTextDisplayRGB:io2|kbBuffer~63    ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.238      ; 1.018      ;
; -0.369 ; SBCTextDisplayRGB:io2|kbBuffer~24    ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.232      ; 1.015      ;
; -0.363 ; SBCTextDisplayRGB:io2|kbBuffer~13    ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.236      ; 1.025      ;
; -0.362 ; SBCTextDisplayRGB:io2|kbInPointer[1] ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.217      ; 1.007      ;
; -0.362 ; SBCTextDisplayRGB:io2|kbBuffer~30    ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.231      ; 1.021      ;
; -0.355 ; SBCTextDisplayRGB:io2|kbBuffer~54    ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.233      ; 1.030      ;
; -0.354 ; SBCTextDisplayRGB:io2|kbBuffer~15    ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.237      ; 1.035      ;
; -0.352 ; SBCTextDisplayRGB:io2|kbBuffer~12    ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.233      ; 1.033      ;
; -0.351 ; SBCTextDisplayRGB:io2|dispByteSent   ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.233      ; 1.034      ;
; -0.335 ; SBCTextDisplayRGB:io2|func_reset     ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.248      ; 1.065      ;
; -0.328 ; SBCTextDisplayRGB:io2|kbBuffer~42    ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.238      ; 1.062      ;
; -0.327 ; SBCTextDisplayRGB:io2|kbBuffer~37    ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.232      ; 1.057      ;
; -0.326 ; SBCTextDisplayRGB:io2|kbInPointer[2] ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.217      ; 1.043      ;
; -0.323 ; SBCTextDisplayRGB:io2|kbBuffer~18    ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.231      ; 1.060      ;
; -0.322 ; SBCTextDisplayRGB:io2|kbBuffer~64    ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.239      ; 1.069      ;
; -0.321 ; SBCTextDisplayRGB:io2|kbInPointer[0] ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.233      ; 1.064      ;
; -0.319 ; SBCTextDisplayRGB:io2|kbBuffer~57    ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.237      ; 1.070      ;
; -0.315 ; SBCTextDisplayRGB:io2|kbBuffer~60    ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.235      ; 1.072      ;
; -0.313 ; SBCTextDisplayRGB:io2|kbBuffer~16    ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.231      ; 1.070      ;
; -0.309 ; SBCTextDisplayRGB:io2|func_reset     ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.268      ; 1.111      ;
; -0.309 ; SBCTextDisplayRGB:io2|func_reset     ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.268      ; 1.111      ;
; -0.300 ; T80s:cpu1|T80:u0|A[0]                ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 1.092      ; 0.944      ;
; -0.299 ; SBCTextDisplayRGB:io2|kbInPointer[0] ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.217      ; 1.070      ;
; -0.287 ; SBCTextDisplayRGB:io2|kbBuffer~61    ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.234      ; 1.099      ;
; -0.284 ; SBCTextDisplayRGB:io2|func_reset     ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.267      ; 1.135      ;
; -0.278 ; SBCTextDisplayRGB:io2|kbBuffer~33    ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.234      ; 1.108      ;
; -0.244 ; T80s:cpu1|T80:u0|A[0]                ; SBCTextDisplayRGB:io2|dataOut[5]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 1.092      ; 1.000      ;
; -0.244 ; T80s:cpu1|T80:u0|A[0]                ; SBCTextDisplayRGB:io2|dataOut[6]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 1.092      ; 1.000      ;
; -0.236 ; SBCTextDisplayRGB:io2|kbBuffer~40    ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.234      ; 1.150      ;
; -0.218 ; SBCTextDisplayRGB:io2|kbBuffer~11    ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.233      ; 1.167      ;
; -0.218 ; bufferedUART:io1|txByteSent          ; bufferedUART:io1|txByteWritten         ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.000        ; 1.160      ; 1.094      ;
; -0.204 ; SBCTextDisplayRGB:io2|dispByteSent   ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.249      ; 1.197      ;
; -0.204 ; T80s:cpu1|T80:u0|A[0]                ; SBCTextDisplayRGB:io2|dataOut[7]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 1.078      ; 1.026      ;
; -0.202 ; T80s:cpu1|T80:u0|A[1]                ; sd_controller:sd1|address[8]           ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.829      ; 1.279      ;
; -0.200 ; T80s:cpu1|T80:u0|A[0]                ; SBCTextDisplayRGB:io2|dataOut[0]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 1.094      ; 1.046      ;
; -0.200 ; T80s:cpu1|T80:u0|A[0]                ; SBCTextDisplayRGB:io2|dataOut[1]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 1.094      ; 1.046      ;
; -0.162 ; SBCTextDisplayRGB:io2|kbBuffer~32    ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.234      ; 1.224      ;
; -0.144 ; T80s:cpu1|T80:u0|A[0]                ; SBCTextDisplayRGB:io2|dataOut[2]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 1.097      ; 1.105      ;
; -0.126 ; T80s:cpu1|T80:u0|A[2]                ; sd_controller:sd1|address[8]           ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.829      ; 1.355      ;
; -0.122 ; T80s:cpu1|T80:u0|A[0]                ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 1.092      ; 1.122      ;
; -0.121 ; T80s:cpu1|T80:u0|A[0]                ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 1.092      ; 1.123      ;
; -0.119 ; T80s:cpu1|T80:u0|A[0]                ; SBCTextDisplayRGB:io2|dataOut[3]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 1.098      ; 1.131      ;
; -0.119 ; T80s:cpu1|T80:u0|A[0]                ; SBCTextDisplayRGB:io2|dataOut[4]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 1.098      ; 1.131      ;
; -0.031 ; bufferedUART:io1|rxBuffer~136        ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.170      ; 0.791      ;
; -0.027 ; bufferedUART:io1|rxBuffer~97         ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.156      ; 0.781      ;
; -0.022 ; bufferedUART:io1|rxBuffer~135        ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.170      ; 0.800      ;
; -0.020 ; T80s:cpu1|T80:u0|A[2]                ; sd_controller:sd1|address[16]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.834      ; 1.466      ;
; -0.019 ; T80s:cpu1|T80:u0|A[1]                ; sd_controller:sd1|address[15]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.828      ; 1.461      ;
+--------+--------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'cpuClock'                                                                                                                                   ;
+--------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                        ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+
; -0.077 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[4]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.593      ; 1.809      ;
; 0.138  ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[4]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.023      ; 1.313      ;
; 0.165  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[0]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.578      ; 2.036      ;
; 0.173  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[2]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.585      ; 2.051      ;
; 0.174  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[1]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.585      ; 2.052      ;
; 0.175  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[3]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.585      ; 2.053      ;
; 0.215  ; T80s:cpu1|T80:u0|Halt_FF                  ; T80s:cpu1|T80:u0|Halt_FF       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|Alternate                ; T80s:cpu1|T80:u0|Alternate     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|R[7]                     ; T80s:cpu1|T80:u0|R[7]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|BTR_r                    ; T80s:cpu1|T80:u0|BTR_r         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|IntE_FF2                 ; T80s:cpu1|T80:u0|IntE_FF2      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|MCycle[0]                ; T80s:cpu1|T80:u0|MCycle[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.307  ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TmpAddr[7]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.459      ;
; 0.311  ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TmpAddr[1]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.463      ;
; 0.316  ; T80s:cpu1|T80:u0|R[6]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.468      ;
; 0.317  ; T80s:cpu1|T80:u0|A[2]                     ; T80s:cpu1|DI_Reg[4]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.021      ; 1.490      ;
; 0.327  ; T80s:cpu1|T80:u0|F[5]                     ; T80s:cpu1|T80:u0|Fp[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.479      ;
; 0.331  ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|Ap[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.483      ;
; 0.333  ; T80s:cpu1|T80:u0|ACC[7]                   ; T80s:cpu1|T80:u0|Ap[7]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.485      ;
; 0.334  ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|Ap[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.486      ;
; 0.334  ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|Ap[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.486      ;
; 0.336  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[2]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.585      ; 2.214      ;
; 0.338  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[1]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.585      ; 2.216      ;
; 0.338  ; T80s:cpu1|T80:u0|ACC[3]                   ; T80s:cpu1|T80:u0|Ap[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.490      ;
; 0.341  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[3]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.585      ; 2.219      ;
; 0.350  ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|Ap[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.502      ;
; 0.352  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[4]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.564      ; 2.209      ;
; 0.357  ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[0]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.510      ;
; 0.364  ; T80s:cpu1|T80:u0|Ap[6]                    ; T80s:cpu1|T80:u0|ACC[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.516      ;
; 0.365  ; T80s:cpu1|T80:u0|Ap[3]                    ; T80s:cpu1|T80:u0|ACC[3]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.517      ;
; 0.371  ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.524      ;
; 0.374  ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|DI_Reg[4]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.021      ; 1.547      ;
; 0.378  ; T80s:cpu1|T80:u0|Ap[5]                    ; T80s:cpu1|T80:u0|ACC[5]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TmpAddr[7]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.530      ;
; 0.379  ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TmpAddr[1]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.531      ;
; 0.385  ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[0]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.008      ; 1.545      ;
; 0.390  ; T80s:cpu1|T80:u0|Ap[4]                    ; T80s:cpu1|T80:u0|ACC[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.542      ;
; 0.393  ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[2]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.015      ; 1.560      ;
; 0.394  ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[1]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.015      ; 1.561      ;
; 0.395  ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[3]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.015      ; 1.562      ;
; 0.399  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[7]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.579      ; 2.271      ;
; 0.419  ; T80s:cpu1|T80:u0|ACC[5]                   ; T80s:cpu1|T80:u0|Ap[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.571      ;
; 0.422  ; T80s:cpu1|T80:u0|ACC[1]                   ; T80s:cpu1|T80:u0|Ap[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.574      ;
; 0.423  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[4]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.593      ; 1.809      ;
; 0.424  ; T80s:cpu1|T80:u0|F[4]                     ; T80s:cpu1|T80:u0|Fp[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.576      ;
; 0.430  ; T80s:cpu1|T80:u0|F[1]                     ; T80s:cpu1|T80:u0|Fp[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.582      ;
; 0.432  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[0]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.579      ; 2.304      ;
; 0.440  ; T80s:cpu1|T80:u0|MCycle[1]                ; T80s:cpu1|T80:u0|MCycle[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.592      ;
; 0.448  ; T80s:cpu1|T80:u0|Ap[1]                    ; T80s:cpu1|T80:u0|ACC[1]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.600      ;
; 0.460  ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|ACC[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.612      ;
; 0.461  ; T80s:cpu1|T80:u0|Ap[2]                    ; T80s:cpu1|T80:u0|ACC[2]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.613      ;
; 0.463  ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|ACC[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.615      ;
; 0.465  ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|ACC[2]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.617      ;
; 0.484  ; T80s:cpu1|T80:u0|XY_Ind                   ; T80s:cpu1|T80:u0|XY_Ind        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.636      ;
; 0.485  ; T80s:cpu1|T80:u0|A[2]                     ; T80s:cpu1|DI_Reg[0]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.006      ; 1.643      ;
; 0.491  ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TmpAddr[4]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.643      ;
; 0.493  ; T80s:cpu1|T80:u0|A[2]                     ; T80s:cpu1|DI_Reg[2]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.013      ; 1.658      ;
; 0.494  ; T80s:cpu1|T80:u0|A[2]                     ; T80s:cpu1|DI_Reg[1]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.013      ; 1.659      ;
; 0.495  ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.647      ;
; 0.495  ; T80s:cpu1|T80:u0|A[2]                     ; T80s:cpu1|DI_Reg[3]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.013      ; 1.660      ;
; 0.496  ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.648      ;
; 0.502  ; T80s:cpu1|T80:u0|Ap[7]                    ; T80s:cpu1|T80:u0|ACC[7]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.654      ;
; 0.510  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[5]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.565      ; 2.368      ;
; 0.511  ; T80s:cpu1|T80:u0|F[3]                     ; T80s:cpu1|T80:u0|Fp[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.663      ;
; 0.512  ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.664      ;
; 0.522  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][1] ; T80s:cpu1|T80:u0|RegBusA_r[1]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.674      ;
; 0.523  ; T80s:cpu1|T80:u0|ISet[0]                  ; T80s:cpu1|T80:u0|Z16_r         ; cpuClock         ; cpuClock    ; 0.000        ; 0.004      ; 0.679      ;
; 0.529  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[6]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.565      ; 2.387      ;
; 0.530  ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.682      ;
; 0.531  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[7][4] ; T80s:cpu1|T80:u0|RegBusA_r[4]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.683      ;
; 0.531  ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.683      ;
; 0.531  ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.683      ;
; 0.542  ; T80s:cpu1|T80:u0|TmpAddr[15]              ; T80s:cpu1|T80:u0|A[15]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.694      ;
; 0.546  ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.698      ;
; 0.547  ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.699      ;
; 0.554  ; T80s:cpu1|T80:u0|I[2]                     ; T80s:cpu1|T80:u0|A[10]         ; cpuClock         ; cpuClock    ; 0.000        ; -0.015     ; 0.691      ;
; 0.556  ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|T80:u0|IR[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 1.015      ; 1.723      ;
; 0.556  ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TmpAddr[4]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.708      ;
; 0.558  ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|T80:u0|IR[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 1.015      ; 1.725      ;
; 0.561  ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|T80:u0|IR[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 1.015      ; 1.728      ;
; 0.562  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[7]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.579      ; 2.434      ;
; 0.565  ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.717      ;
; 0.566  ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.718      ;
; 0.566  ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.718      ;
; 0.567  ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|T80:u0|IR[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.994      ; 1.713      ;
; 0.571  ; T80s:cpu1|DI_Reg[3]                       ; T80s:cpu1|T80:u0|TmpAddr[3]    ; cpuClock         ; cpuClock    ; 0.000        ; -0.008     ; 0.715      ;
; 0.572  ; T80s:cpu1|T80:u0|Ap[0]                    ; T80s:cpu1|T80:u0|ACC[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.724      ;
; 0.581  ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.733      ;
; 0.592  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][3] ; T80s:cpu1|T80:u0|RegBusA_r[11] ; cpuClock         ; cpuClock    ; 0.000        ; 0.018      ; 0.762      ;
+--------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'serialClkCount[15]'                                                                                                                                        ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.022 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txd                    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.138      ; 1.453      ;
; 0.210 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~34            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.172      ; 1.675      ;
; 0.210 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~29            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.172      ; 1.675      ;
; 0.210 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~30            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.172      ; 1.675      ;
; 0.210 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~33            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.172      ; 1.675      ;
; 0.211 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[7]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.153      ; 1.657      ;
; 0.215 ; bufferedUART:io1|rxState.idle           ; bufferedUART:io1|rxState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|rxBitCount[1]          ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|rxBitCount[2]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|rxBitCount[3]          ; bufferedUART:io1|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|rxState.stopBit        ; bufferedUART:io1|rxState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|txBitCount[0]          ; bufferedUART:io1|txBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|txBitCount[1]          ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|txBitCount[2]          ; bufferedUART:io1|txBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|txBitCount[3]          ; bufferedUART:io1|txBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|txState.stopBit        ; bufferedUART:io1|txState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|txState.idle           ; bufferedUART:io1|txState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|txByteSent             ; bufferedUART:io1|txByteSent             ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|txBuffer[7]            ; bufferedUART:io1|txBuffer[7]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|txd                    ; bufferedUART:io1|txd                    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; bufferedUART:io1|txBuffer[1]            ; bufferedUART:io1|txBuffer[0]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxCurrentByteBuffer[4] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; bufferedUART:io1|rxBitCount[1]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; bufferedUART:io1|rxClockCount[5]        ; bufferedUART:io1|rxClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxBuffer~26            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; bufferedUART:io1|txClockCount[5]        ; bufferedUART:io1|txClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxCurrentByteBuffer[1] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.397      ;
; 0.247 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~23            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxBuffer~28            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxCurrentByteBuffer[6] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.401      ;
; 0.251 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxCurrentByteBuffer[3] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.403      ;
; 0.251 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxBuffer~25            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.403      ;
; 0.262 ; bufferedUART:io1|txState.idle           ; bufferedUART:io1|txByteSent             ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.414      ;
; 0.266 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[6]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.135      ; 1.694      ;
; 0.266 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[5]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.135      ; 1.694      ;
; 0.266 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[4]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.135      ; 1.694      ;
; 0.266 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[3]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.135      ; 1.694      ;
; 0.266 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[2]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.135      ; 1.694      ;
; 0.266 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[1]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.135      ; 1.694      ;
; 0.266 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[0]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.135      ; 1.694      ;
; 0.268 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~127           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.175      ; 1.736      ;
; 0.268 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~135           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.168      ; 1.729      ;
; 0.268 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~130           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.175      ; 1.736      ;
; 0.268 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~138           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.168      ; 1.729      ;
; 0.268 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~132           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.175      ; 1.736      ;
; 0.268 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~131           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.175      ; 1.736      ;
; 0.268 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~139           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.168      ; 1.729      ;
; 0.268 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~128           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.175      ; 1.736      ;
; 0.268 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~125           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.175      ; 1.736      ;
; 0.268 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~126           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.175      ; 1.736      ;
; 0.268 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~134           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.168      ; 1.729      ;
; 0.268 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~129           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.175      ; 1.736      ;
; 0.268 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~137           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.168      ; 1.729      ;
; 0.280 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[0]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.160      ; 1.733      ;
; 0.280 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[2]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.160      ; 1.733      ;
; 0.280 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[3]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.160      ; 1.733      ;
; 0.280 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[4]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.160      ; 1.733      ;
; 0.280 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[5]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.160      ; 1.733      ;
; 0.280 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[1]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.160      ; 1.733      ;
; 0.280 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~15            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.163      ; 1.736      ;
; 0.280 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~18            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.163      ; 1.736      ;
; 0.280 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~20            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.163      ; 1.736      ;
; 0.280 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~19            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.163      ; 1.736      ;
; 0.280 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~16            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.163      ; 1.736      ;
; 0.280 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~13            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.163      ; 1.736      ;
; 0.280 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~14            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.163      ; 1.736      ;
; 0.280 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~17            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.163      ; 1.736      ;
; 0.290 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~79            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.163      ; 1.746      ;
; 0.290 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~82            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.163      ; 1.746      ;
; 0.290 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~84            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.163      ; 1.746      ;
; 0.290 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~83            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.163      ; 1.746      ;
; 0.290 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~80            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.163      ; 1.746      ;
; 0.290 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~81            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.163      ; 1.746      ;
; 0.292 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~39            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.172      ; 1.757      ;
; 0.292 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~42            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.172      ; 1.757      ;
; 0.292 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~44            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.172      ; 1.757      ;
; 0.292 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~43            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.172      ; 1.757      ;
; 0.292 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~40            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.172      ; 1.757      ;
; 0.292 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~37            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.172      ; 1.757      ;
; 0.292 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~38            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.172      ; 1.757      ;
; 0.292 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~41            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.172      ; 1.757      ;
; 0.310 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~31            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.172      ; 1.775      ;
; 0.310 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~36            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.172      ; 1.775      ;
; 0.310 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~35            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.172      ; 1.775      ;
; 0.310 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~32            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.172      ; 1.775      ;
; 0.311 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~63            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.175      ; 1.779      ;
; 0.311 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~66            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.175      ; 1.779      ;
; 0.311 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~68            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.175      ; 1.779      ;
; 0.311 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~67            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.175      ; 1.779      ;
; 0.311 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~64            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.175      ; 1.779      ;
; 0.311 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~61            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.175      ; 1.779      ;
; 0.311 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~62            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.175      ; 1.779      ;
; 0.311 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~65            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.175      ; 1.779      ;
; 0.329 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~95            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.176      ; 1.798      ;
; 0.329 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~98            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.176      ; 1.798      ;
; 0.329 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~100           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.176      ; 1.798      ;
; 0.329 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~99            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.176      ; 1.798      ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'serialClkCount[15]'                                                                                                       ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                          ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; -1.704 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.420     ; 1.816      ;
; -1.704 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.420     ; 1.816      ;
; -1.704 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.420     ; 1.816      ;
; -1.704 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.420     ; 1.816      ;
; -1.704 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.420     ; 1.816      ;
; -1.704 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.420     ; 1.816      ;
; -1.704 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.420     ; 1.816      ;
; -1.704 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.420     ; 1.816      ;
; -1.704 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.420     ; 1.816      ;
; -1.704 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.420     ; 1.816      ;
; -1.704 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.420     ; 1.816      ;
; -1.704 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.420     ; 1.816      ;
; -1.704 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.420     ; 1.816      ;
; -1.654 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.425     ; 1.761      ;
; -1.609 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.404     ; 1.737      ;
; -1.609 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.404     ; 1.737      ;
; -1.609 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.404     ; 1.737      ;
; -1.609 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.404     ; 1.737      ;
; -1.609 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.404     ; 1.737      ;
; -1.609 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.404     ; 1.737      ;
; -1.609 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.404     ; 1.737      ;
; -1.609 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.404     ; 1.737      ;
; -1.609 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.404     ; 1.737      ;
; -1.609 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.404     ; 1.737      ;
; -1.609 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.404     ; 1.737      ;
; -1.609 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.404     ; 1.737      ;
; -1.609 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.404     ; 1.737      ;
; -1.559 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.409     ; 1.682      ;
; -1.488 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.404     ; 1.616      ;
; -1.488 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.404     ; 1.616      ;
; -1.488 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.404     ; 1.616      ;
; -1.488 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.404     ; 1.616      ;
; -1.488 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.404     ; 1.616      ;
; -1.488 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.404     ; 1.616      ;
; -1.488 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.404     ; 1.616      ;
; -1.488 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.404     ; 1.616      ;
; -1.488 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.404     ; 1.616      ;
; -1.488 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.404     ; 1.616      ;
; -1.488 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.404     ; 1.616      ;
; -1.488 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.404     ; 1.616      ;
; -1.488 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.404     ; 1.616      ;
; -1.469 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.322      ; 2.323      ;
; -1.469 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.322      ; 2.323      ;
; -1.469 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.322      ; 2.323      ;
; -1.469 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.322      ; 2.323      ;
; -1.469 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.322      ; 2.323      ;
; -1.469 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.322      ; 2.323      ;
; -1.469 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.322      ; 2.323      ;
; -1.469 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.322      ; 2.323      ;
; -1.469 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.322      ; 2.323      ;
; -1.469 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.322      ; 2.323      ;
; -1.469 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.322      ; 2.323      ;
; -1.469 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.322      ; 2.323      ;
; -1.469 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.322      ; 2.323      ;
; -1.457 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.440     ; 1.549      ;
; -1.457 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.440     ; 1.549      ;
; -1.457 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.440     ; 1.549      ;
; -1.457 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.440     ; 1.549      ;
; -1.457 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.440     ; 1.549      ;
; -1.457 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.440     ; 1.549      ;
; -1.457 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.440     ; 1.549      ;
; -1.438 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.409     ; 1.561      ;
; -1.419 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.317      ; 2.268      ;
; -1.415 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.322      ; 2.269      ;
; -1.415 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.322      ; 2.269      ;
; -1.415 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.322      ; 2.269      ;
; -1.415 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.322      ; 2.269      ;
; -1.415 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.322      ; 2.269      ;
; -1.415 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.322      ; 2.269      ;
; -1.415 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.322      ; 2.269      ;
; -1.415 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.322      ; 2.269      ;
; -1.415 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.322      ; 2.269      ;
; -1.415 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.322      ; 2.269      ;
; -1.415 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.322      ; 2.269      ;
; -1.415 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.322      ; 2.269      ;
; -1.415 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.322      ; 2.269      ;
; -1.365 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.317      ; 2.214      ;
; -1.362 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.424     ; 1.470      ;
; -1.362 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.424     ; 1.470      ;
; -1.362 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.424     ; 1.470      ;
; -1.362 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.424     ; 1.470      ;
; -1.362 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.424     ; 1.470      ;
; -1.362 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.424     ; 1.470      ;
; -1.362 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.424     ; 1.470      ;
; -1.342 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.439     ; 1.435      ;
; -1.342 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.439     ; 1.435      ;
; -1.342 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.439     ; 1.435      ;
; -1.342 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.439     ; 1.435      ;
; -1.342 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.439     ; 1.435      ;
; -1.342 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.439     ; 1.435      ;
; -1.276 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.588      ; 2.396      ;
; -1.276 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.588      ; 2.396      ;
; -1.276 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.588      ; 2.396      ;
; -1.276 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.588      ; 2.396      ;
; -1.276 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.588      ; 2.396      ;
; -1.276 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.588      ; 2.396      ;
; -1.276 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.588      ; 2.396      ;
; -1.276 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.588      ; 2.396      ;
; -1.276 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.588      ; 2.396      ;
; -1.276 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.588      ; 2.396      ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                                     ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.016 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.016      ;
; 0.016 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.016      ;
; 0.016 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.016      ;
; 0.016 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.016      ;
; 0.016 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.016      ;
; 0.016 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.016      ;
; 0.016 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.016      ;
; 0.016 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.016      ;
; 0.016 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 1.000        ; 0.000      ; 1.016      ;
; 0.068 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.964      ;
; 0.068 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.964      ;
; 0.068 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.964      ;
; 0.068 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.964      ;
; 0.068 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.964      ;
; 0.068 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.964      ;
; 0.068 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.964      ;
; 0.068 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.964      ;
; 0.068 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 1.000        ; 0.000      ; 0.964      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'T80s:cpu1|IORQ_n'                                                                                                                       ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; 0.303 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write          ; clk          ; T80s:cpu1|IORQ_n ; 0.500        ; 0.795      ; 1.024      ;
; 0.303 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read           ; clk          ; T80s:cpu1|IORQ_n ; 0.500        ; 0.795      ; 1.024      ;
; 0.370 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write          ; clk          ; T80s:cpu1|IORQ_n ; 0.500        ; 0.795      ; 0.957      ;
; 0.370 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read           ; clk          ; T80s:cpu1|IORQ_n ; 0.500        ; 0.795      ; 0.957      ;
; 1.093 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 1.141      ; 1.080      ;
; 1.093 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 1.141      ; 1.080      ;
; 1.093 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 1.141      ; 1.080      ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'T80s:cpu1|IORQ_n'                                                                                                                         ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; -0.334 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 1.262      ; 1.080      ;
; -0.334 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 1.262      ; 1.080      ;
; -0.334 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 1.262      ; 1.080      ;
; 0.344  ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write          ; clk          ; T80s:cpu1|IORQ_n ; -0.500       ; 0.961      ; 0.957      ;
; 0.344  ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read           ; clk          ; T80s:cpu1|IORQ_n ; -0.500       ; 0.961      ; 0.957      ;
; 0.411  ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write          ; clk          ; T80s:cpu1|IORQ_n ; -0.500       ; 0.961      ; 1.024      ;
; 0.411  ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read           ; clk          ; T80s:cpu1|IORQ_n ; -0.500       ; 0.961      ; 1.024      ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'serialClkCount[15]'                                                                                                          ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; 0.116 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.139      ; 1.548      ;
; 0.116 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.139      ; 1.548      ;
; 0.116 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.139      ; 1.548      ;
; 0.116 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.139      ; 1.548      ;
; 0.116 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.139      ; 1.548      ;
; 0.116 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.139      ; 1.548      ;
; 0.231 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.138      ; 1.662      ;
; 0.231 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.138      ; 1.662      ;
; 0.231 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.138      ; 1.662      ;
; 0.231 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.138      ; 1.662      ;
; 0.231 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.138      ; 1.662      ;
; 0.231 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.138      ; 1.662      ;
; 0.231 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.138      ; 1.662      ;
; 0.428 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.153      ; 1.874      ;
; 0.478 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.158      ; 1.929      ;
; 0.478 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.158      ; 1.929      ;
; 0.478 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.158      ; 1.929      ;
; 0.478 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.158      ; 1.929      ;
; 0.478 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.158      ; 1.929      ;
; 0.478 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.158      ; 1.929      ;
; 0.478 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.158      ; 1.929      ;
; 0.478 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.158      ; 1.929      ;
; 0.478 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.158      ; 1.929      ;
; 0.478 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.158      ; 1.929      ;
; 0.478 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.158      ; 1.929      ;
; 0.478 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.158      ; 1.929      ;
; 0.478 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.158      ; 1.929      ;
; 0.616 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.139      ; 1.548      ;
; 0.616 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.139      ; 1.548      ;
; 0.616 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.139      ; 1.548      ;
; 0.616 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.139      ; 1.548      ;
; 0.616 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.139      ; 1.548      ;
; 0.616 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.139      ; 1.548      ;
; 0.731 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.138      ; 1.662      ;
; 0.731 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.138      ; 1.662      ;
; 0.731 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.138      ; 1.662      ;
; 0.731 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.138      ; 1.662      ;
; 0.731 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.138      ; 1.662      ;
; 0.731 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.138      ; 1.662      ;
; 0.731 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.138      ; 1.662      ;
; 0.928 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.153      ; 1.874      ;
; 0.978 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.158      ; 1.929      ;
; 0.978 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.158      ; 1.929      ;
; 0.978 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.158      ; 1.929      ;
; 0.978 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.158      ; 1.929      ;
; 0.978 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.158      ; 1.929      ;
; 0.978 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.158      ; 1.929      ;
; 0.978 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.158      ; 1.929      ;
; 0.978 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.158      ; 1.929      ;
; 0.978 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.158      ; 1.929      ;
; 0.978 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.158      ; 1.929      ;
; 0.978 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.158      ; 1.929      ;
; 0.978 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.158      ; 1.929      ;
; 0.978 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.158      ; 1.929      ;
; 1.263 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.569      ; 1.484      ;
; 1.263 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.569      ; 1.484      ;
; 1.263 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.569      ; 1.484      ;
; 1.263 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.569      ; 1.484      ;
; 1.263 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.569      ; 1.484      ;
; 1.263 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.569      ; 1.484      ;
; 1.378 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.568      ; 1.598      ;
; 1.378 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.568      ; 1.598      ;
; 1.378 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.568      ; 1.598      ;
; 1.378 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.568      ; 1.598      ;
; 1.378 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.568      ; 1.598      ;
; 1.378 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.568      ; 1.598      ;
; 1.378 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txByteSent      ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.568      ; 1.598      ;
; 1.386 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.567      ; 1.605      ;
; 1.386 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.567      ; 1.605      ;
; 1.386 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.567      ; 1.605      ;
; 1.386 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.567      ; 1.605      ;
; 1.386 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.567      ; 1.605      ;
; 1.386 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.567      ; 1.605      ;
; 1.429 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.567      ; 1.648      ;
; 1.429 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.567      ; 1.648      ;
; 1.429 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.567      ; 1.648      ;
; 1.429 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.567      ; 1.648      ;
; 1.429 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.567      ; 1.648      ;
; 1.429 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.567      ; 1.648      ;
; 1.443 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.567      ; 1.662      ;
; 1.443 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.567      ; 1.662      ;
; 1.443 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.567      ; 1.662      ;
; 1.443 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.567      ; 1.662      ;
; 1.443 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.567      ; 1.662      ;
; 1.443 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.567      ; 1.662      ;
; 1.501 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.566      ; 1.719      ;
; 1.501 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.566      ; 1.719      ;
; 1.501 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.566      ; 1.719      ;
; 1.501 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.566      ; 1.719      ;
; 1.501 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.566      ; 1.719      ;
; 1.501 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.566      ; 1.719      ;
; 1.501 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txByteSent      ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.566      ; 1.719      ;
; 1.544 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.566      ; 1.762      ;
; 1.544 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.566      ; 1.762      ;
; 1.544 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.566      ; 1.762      ;
; 1.544 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.566      ; 1.762      ;
; 1.544 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.566      ; 1.762      ;
; 1.544 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.566      ; 1.762      ;
; 1.544 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txByteSent      ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.566      ; 1.762      ;
; 1.558 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.566      ; 1.776      ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                                      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.812 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.964      ;
; 0.812 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.964      ;
; 0.812 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.964      ;
; 0.812 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.964      ;
; 0.812 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.964      ;
; 0.812 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.964      ;
; 0.812 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.964      ;
; 0.812 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.964      ;
; 0.812 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.964      ;
; 0.864 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.016      ;
; 0.864 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.016      ;
; 0.864 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.016      ;
; 0.864 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.016      ;
; 0.864 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.016      ;
; 0.864 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.016      ;
; 0.864 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.016      ;
; 0.864 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.016      ;
; 0.864 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.016      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'                                                                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; -0.966 ; 0.034        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag       ;
; -0.966 ; 0.034        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag       ;
; -0.689 ; 0.311        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -0.689 ; 0.311        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -0.689 ; 0.311        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -0.689 ; 0.311        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -0.689 ; 0.311        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -0.689 ; 0.311        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -0.689 ; 0.311        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -0.689 ; 0.311        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -0.689 ; 0.311        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -0.689 ; 0.311        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -0.689 ; 0.311        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -0.689 ; 0.311        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -0.689 ; 0.311        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -0.689 ; 0.311        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -0.689 ; 0.311        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -0.689 ; 0.311        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -0.689 ; 0.311        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -0.689 ; 0.311        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -0.689 ; 0.311        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -0.689 ; 0.311        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -0.689 ; 0.311        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -0.689 ; 0.311        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -0.689 ; 0.311        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -0.689 ; 0.311        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -0.689 ; 0.311        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]            ;
; -0.689 ; 0.311        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]            ;
; -0.689 ; 0.311        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]            ;
; -0.689 ; 0.311        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]            ;
; -0.689 ; 0.311        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]            ;
; -0.689 ; 0.311        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]            ;
; -0.689 ; 0.311        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]            ;
; -0.689 ; 0.311        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]            ;
; -0.689 ; 0.311        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]            ;
; -0.689 ; 0.311        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]            ;
; -0.689 ; 0.311        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]            ;
; -0.689 ; 0.311        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]            ;
; -0.689 ; 0.311        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]            ;
; -0.689 ; 0.311        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]            ;
; -0.689 ; 0.311        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]            ;
; -0.689 ; 0.311        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]            ;
; -0.689 ; 0.311        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0]      ;
; -0.689 ; 0.311        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0]      ;
; -0.689 ; 0.311        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1]      ;
; -0.689 ; 0.311        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1]      ;
; -0.689 ; 0.311        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2]      ;
; -0.689 ; 0.311        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2]      ;
; -0.689 ; 0.311        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3]      ;
; -0.689 ; 0.311        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3]      ;
; -0.689 ; 0.311        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4]      ;
; -0.689 ; 0.311        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4]      ;
; -0.689 ; 0.311        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5]      ;
; -0.689 ; 0.311        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5]      ;
; -0.666 ; 0.334        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[0]           ;
; -0.666 ; 0.334        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[0]           ;
; -0.666 ; 0.334        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[10]          ;
; -0.666 ; 0.334        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[10]          ;
; -0.666 ; 0.334        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[11]          ;
; -0.666 ; 0.334        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[11]          ;
; -0.666 ; 0.334        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[12]          ;
; -0.666 ; 0.334        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[12]          ;
; -0.666 ; 0.334        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[13]          ;
; -0.666 ; 0.334        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[13]          ;
; -0.666 ; 0.334        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[14]          ;
; -0.666 ; 0.334        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[14]          ;
; -0.666 ; 0.334        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[15]          ;
; -0.666 ; 0.334        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[15]          ;
; -0.666 ; 0.334        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[16]          ;
; -0.666 ; 0.334        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[16]          ;
; -0.666 ; 0.334        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[17]          ;
; -0.666 ; 0.334        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[17]          ;
; -0.666 ; 0.334        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[18]          ;
; -0.666 ; 0.334        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[18]          ;
; -0.666 ; 0.334        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[19]          ;
; -0.666 ; 0.334        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[19]          ;
; -0.666 ; 0.334        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[1]           ;
; -0.666 ; 0.334        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[1]           ;
; -0.666 ; 0.334        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[20]          ;
; -0.666 ; 0.334        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[20]          ;
; -0.666 ; 0.334        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[21]          ;
; -0.666 ; 0.334        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[21]          ;
; -0.666 ; 0.334        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[22]          ;
; -0.666 ; 0.334        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[22]          ;
; -0.666 ; 0.334        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[23]          ;
; -0.666 ; 0.334        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[23]          ;
; -0.666 ; 0.334        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[24]          ;
; -0.666 ; 0.334        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[24]          ;
; -0.666 ; 0.334        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[25]          ;
; -0.666 ; 0.334        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[25]          ;
; -0.666 ; 0.334        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[26]          ;
; -0.666 ; 0.334        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[26]          ;
; -0.666 ; 0.334        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[27]          ;
; -0.666 ; 0.334        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[27]          ;
; -0.666 ; 0.334        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[28]          ;
; -0.666 ; 0.334        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[28]          ;
; -0.666 ; 0.334        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[29]          ;
; -0.666 ; 0.334        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[29]          ;
; -0.666 ; 0.334        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[2]           ;
; -0.666 ; 0.334        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[2]           ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'cpuClock'                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'serialClkCount[15]'                                                                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; n_reset      ; clk        ; 4.407 ; 4.407 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 3.210 ; 3.210 ; Rise       ; clk             ;
; ps2Data      ; clk        ; 3.068 ; 3.068 ; Rise       ; clk             ;
; sdMISO       ; clk        ; 3.770 ; 3.770 ; Rise       ; clk             ;
; rxd1         ; clk        ; 3.313 ; 3.313 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 3.147 ; 3.147 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 2.996 ; 2.996 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.009 ; 3.009 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 2.912 ; 2.912 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.147 ; 3.147 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.128 ; 3.128 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 2.956 ; 2.956 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.094 ; 3.094 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 2.852 ; 2.852 ; Rise       ; cpuClock        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -2.422 ; -2.422 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -2.475 ; -2.475 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -2.948 ; -2.948 ; Rise       ; clk             ;
; sdMISO       ; clk        ; -2.048 ; -2.048 ; Rise       ; clk             ;
; rxd1         ; clk        ; -2.203 ; -2.203 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -2.569 ; -2.569 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -2.609 ; -2.609 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -2.725 ; -2.725 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -2.629 ; -2.629 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -2.861 ; -2.861 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -2.579 ; -2.579 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -2.571 ; -2.571 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -2.601 ; -2.601 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -2.569 ; -2.569 ; Rise       ; cpuClock        ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                   ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 4.176 ; 4.176 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 5.036 ; 5.036 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 5.119 ; 5.119 ; Fall       ; T80s:cpu1|IORQ_n   ;
; J6IO8[*]         ; clk                ; 4.858 ; 4.858 ; Rise       ; clk                ;
;  J6IO8[0]        ; clk                ; 4.594 ; 4.594 ; Rise       ; clk                ;
;  J6IO8[1]        ; clk                ; 4.858 ; 4.858 ; Rise       ; clk                ;
;  J6IO8[2]        ; clk                ; 4.454 ; 4.454 ; Rise       ; clk                ;
;  J6IO8[3]        ; clk                ; 4.594 ; 4.594 ; Rise       ; clk                ;
;  J6IO8[4]        ; clk                ; 4.728 ; 4.728 ; Rise       ; clk                ;
;  J6IO8[5]        ; clk                ; 4.588 ; 4.588 ; Rise       ; clk                ;
;  J6IO8[6]        ; clk                ; 4.835 ; 4.835 ; Rise       ; clk                ;
;  J6IO8[7]        ; clk                ; 4.767 ; 4.767 ; Rise       ; clk                ;
; J8IO8[*]         ; clk                ; 4.516 ; 4.516 ; Rise       ; clk                ;
;  J8IO8[0]        ; clk                ; 4.499 ; 4.499 ; Rise       ; clk                ;
;  J8IO8[1]        ; clk                ; 4.516 ; 4.516 ; Rise       ; clk                ;
;  J8IO8[2]        ; clk                ; 4.394 ; 4.394 ; Rise       ; clk                ;
;  J8IO8[3]        ; clk                ; 4.425 ; 4.425 ; Rise       ; clk                ;
;  J8IO8[4]        ; clk                ; 4.263 ; 4.263 ; Rise       ; clk                ;
;  J8IO8[5]        ; clk                ; 4.397 ; 4.397 ; Rise       ; clk                ;
;  J8IO8[6]        ; clk                ; 4.367 ; 4.367 ; Rise       ; clk                ;
;  J8IO8[7]        ; clk                ; 4.310 ; 4.310 ; Rise       ; clk                ;
; driveLED         ; clk                ; 4.785 ; 4.785 ; Rise       ; clk                ;
; hSync            ; clk                ; 4.353 ; 4.353 ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 4.552 ; 4.552 ; Rise       ; clk                ;
; ps2Data          ; clk                ; 4.715 ; 4.715 ; Rise       ; clk                ;
; sdCS             ; clk                ; 4.045 ; 4.045 ; Rise       ; clk                ;
; sdMOSI           ; clk                ; 4.709 ; 4.709 ; Rise       ; clk                ;
; sdSCLK           ; clk                ; 4.058 ; 4.058 ; Rise       ; clk                ;
; vSync            ; clk                ; 4.597 ; 4.597 ; Rise       ; clk                ;
; video            ; clk                ; 4.433 ; 4.433 ; Rise       ; clk                ;
; videoB0          ; clk                ; 4.376 ; 4.376 ; Rise       ; clk                ;
; videoB1          ; clk                ; 4.534 ; 4.534 ; Rise       ; clk                ;
; videoG0          ; clk                ; 4.435 ; 4.435 ; Rise       ; clk                ;
; videoG1          ; clk                ; 4.398 ; 4.398 ; Rise       ; clk                ;
; videoR0          ; clk                ; 4.355 ; 4.355 ; Rise       ; clk                ;
; videoR1          ; clk                ; 4.492 ; 4.492 ; Rise       ; clk                ;
; videoSync        ; clk                ; 5.116 ; 5.116 ; Rise       ; clk                ;
; rts1             ; clk                ; 4.680 ; 4.680 ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 5.268 ; 5.268 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 6.128 ; 6.128 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 6.211 ; 6.211 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 4.898 ; 4.898 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.465 ; 4.465 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 3.453 ; 3.453 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 3.596 ; 3.596 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 3.621 ; 3.621 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 3.764 ; 3.764 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 3.878 ; 3.878 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 3.694 ; 3.694 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 4.150 ; 4.150 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 4.762 ; 4.762 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.626 ; 4.626 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.674 ; 4.674 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.649 ; 4.649 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 4.539 ; 4.539 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 4.522 ; 4.522 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 4.542 ; 4.542 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 4.898 ; 4.898 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 4.689 ; 4.689 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 4.639 ; 4.639 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 4.673 ; 4.673 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 4.562 ; 4.562 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 4.556 ; 4.556 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.654 ; 4.654 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 4.576 ; 4.576 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 4.456 ; 4.456 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 4.689 ; 4.689 ; Rise       ; cpuClock           ;
; txd1             ; serialClkCount[15] ; 4.436 ; 4.436 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 4.176 ; 4.176 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 5.036 ; 5.036 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 5.119 ; 5.119 ; Fall       ; T80s:cpu1|IORQ_n   ;
; J6IO8[*]         ; clk                ; 4.454 ; 4.454 ; Rise       ; clk                ;
;  J6IO8[0]        ; clk                ; 4.594 ; 4.594 ; Rise       ; clk                ;
;  J6IO8[1]        ; clk                ; 4.858 ; 4.858 ; Rise       ; clk                ;
;  J6IO8[2]        ; clk                ; 4.454 ; 4.454 ; Rise       ; clk                ;
;  J6IO8[3]        ; clk                ; 4.594 ; 4.594 ; Rise       ; clk                ;
;  J6IO8[4]        ; clk                ; 4.728 ; 4.728 ; Rise       ; clk                ;
;  J6IO8[5]        ; clk                ; 4.588 ; 4.588 ; Rise       ; clk                ;
;  J6IO8[6]        ; clk                ; 4.835 ; 4.835 ; Rise       ; clk                ;
;  J6IO8[7]        ; clk                ; 4.767 ; 4.767 ; Rise       ; clk                ;
; J8IO8[*]         ; clk                ; 4.263 ; 4.263 ; Rise       ; clk                ;
;  J8IO8[0]        ; clk                ; 4.499 ; 4.499 ; Rise       ; clk                ;
;  J8IO8[1]        ; clk                ; 4.516 ; 4.516 ; Rise       ; clk                ;
;  J8IO8[2]        ; clk                ; 4.394 ; 4.394 ; Rise       ; clk                ;
;  J8IO8[3]        ; clk                ; 4.425 ; 4.425 ; Rise       ; clk                ;
;  J8IO8[4]        ; clk                ; 4.263 ; 4.263 ; Rise       ; clk                ;
;  J8IO8[5]        ; clk                ; 4.397 ; 4.397 ; Rise       ; clk                ;
;  J8IO8[6]        ; clk                ; 4.367 ; 4.367 ; Rise       ; clk                ;
;  J8IO8[7]        ; clk                ; 4.310 ; 4.310 ; Rise       ; clk                ;
; driveLED         ; clk                ; 4.785 ; 4.785 ; Rise       ; clk                ;
; hSync            ; clk                ; 4.353 ; 4.353 ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 4.552 ; 4.552 ; Rise       ; clk                ;
; ps2Data          ; clk                ; 4.715 ; 4.715 ; Rise       ; clk                ;
; sdCS             ; clk                ; 4.045 ; 4.045 ; Rise       ; clk                ;
; sdMOSI           ; clk                ; 4.249 ; 4.249 ; Rise       ; clk                ;
; sdSCLK           ; clk                ; 4.058 ; 4.058 ; Rise       ; clk                ;
; vSync            ; clk                ; 4.597 ; 4.597 ; Rise       ; clk                ;
; video            ; clk                ; 4.433 ; 4.433 ; Rise       ; clk                ;
; videoB0          ; clk                ; 4.376 ; 4.376 ; Rise       ; clk                ;
; videoB1          ; clk                ; 4.534 ; 4.534 ; Rise       ; clk                ;
; videoG0          ; clk                ; 4.435 ; 4.435 ; Rise       ; clk                ;
; videoG1          ; clk                ; 4.398 ; 4.398 ; Rise       ; clk                ;
; videoR0          ; clk                ; 4.355 ; 4.355 ; Rise       ; clk                ;
; videoR1          ; clk                ; 4.492 ; 4.492 ; Rise       ; clk                ;
; videoSync        ; clk                ; 4.667 ; 4.667 ; Rise       ; clk                ;
; rts1             ; clk                ; 4.680 ; 4.680 ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 4.822 ; 4.822 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 4.615 ; 4.615 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 4.381 ; 4.381 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 3.453 ; 3.453 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.465 ; 4.465 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 3.453 ; 3.453 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 3.596 ; 3.596 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 3.621 ; 3.621 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 3.764 ; 3.764 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 3.878 ; 3.878 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 3.694 ; 3.694 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 4.150 ; 4.150 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 4.762 ; 4.762 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.626 ; 4.626 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.674 ; 4.674 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.649 ; 4.649 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 4.539 ; 4.539 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 4.522 ; 4.522 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 4.542 ; 4.542 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 4.898 ; 4.898 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 4.456 ; 4.456 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 4.639 ; 4.639 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 4.673 ; 4.673 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 4.562 ; 4.562 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 4.556 ; 4.556 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.654 ; 4.654 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 4.576 ; 4.576 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 4.456 ; 4.456 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 4.689 ; 4.689 ; Rise       ; cpuClock           ;
; txd1             ; serialClkCount[15] ; 4.436 ; 4.436 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 5.203 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 5.313 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 5.525 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 5.617 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 5.617 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 5.617 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 5.303 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 5.209 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 5.203 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 4.352 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.462 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.674 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.766 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.766 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.766 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 4.452 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 4.358 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.352 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 5.203     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 5.313     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 5.525     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 5.617     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 5.617     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 5.617     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 5.303     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 5.209     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 5.203     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 4.352     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.462     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.674     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.766     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.766     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.766     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 4.452     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 4.358     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.352     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                  ;
+---------------------+-----------+---------+----------+---------+---------------------+
; Clock               ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack    ; -17.859   ; -2.966  ; -5.609   ; -2.111  ; -2.567              ;
;  T80s:cpu1|IORQ_n   ; -6.521    ; -2.966  ; 0.303    ; -2.111  ; -2.338              ;
;  clk                ; -17.472   ; -2.272  ; -1.551   ; 0.812   ; -2.567              ;
;  cpuClock           ; -17.859   ; -0.077  ; N/A      ; N/A     ; -0.742              ;
;  serialClkCount[15] ; -6.774    ; 0.022   ; -5.609   ; 0.116   ; -0.742              ;
; Design-wide TNS     ; -13174.82 ; -73.274 ; -153.667 ; -8.445  ; -4142.065           ;
;  T80s:cpu1|IORQ_n   ; -235.227  ; -71.002 ; 0.000    ; -8.445  ; -264.592            ;
;  clk                ; -7281.430 ; -7.288  ; -13.959  ; 0.000   ; -3099.857           ;
;  cpuClock           ; -4598.558 ; -0.077  ; N/A      ; N/A     ; -513.464            ;
;  serialClkCount[15] ; -1059.605 ; 0.000   ; -139.708 ; 0.000   ; -264.152            ;
+---------------------+-----------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; 11.360 ; 11.360 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 8.120  ; 8.120  ; Rise       ; clk             ;
; ps2Data      ; clk        ; 7.282  ; 7.282  ; Rise       ; clk             ;
; sdMISO       ; clk        ; 9.723  ; 9.723  ; Rise       ; clk             ;
; rxd1         ; clk        ; 7.955  ; 7.955  ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 7.665  ; 7.665  ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 7.170  ; 7.170  ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 7.060  ; 7.060  ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 6.926  ; 6.926  ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 7.665  ; 7.665  ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 7.578  ; 7.578  ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 7.057  ; 7.057  ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 7.442  ; 7.442  ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 6.699  ; 6.699  ; Rise       ; cpuClock        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -2.422 ; -2.422 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -2.475 ; -2.475 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -2.948 ; -2.948 ; Rise       ; clk             ;
; sdMISO       ; clk        ; -2.048 ; -2.048 ; Rise       ; clk             ;
; rxd1         ; clk        ; -2.203 ; -2.203 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -2.569 ; -2.569 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -2.609 ; -2.609 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -2.725 ; -2.725 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -2.629 ; -2.629 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -2.861 ; -2.861 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -2.579 ; -2.579 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -2.571 ; -2.571 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -2.601 ; -2.601 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -2.569 ; -2.569 ; Rise       ; cpuClock        ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                     ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 9.310  ; 9.310  ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 11.995 ; 11.995 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 12.576 ; 12.576 ; Fall       ; T80s:cpu1|IORQ_n   ;
; J6IO8[*]         ; clk                ; 10.601 ; 10.601 ; Rise       ; clk                ;
;  J6IO8[0]        ; clk                ; 9.697  ; 9.697  ; Rise       ; clk                ;
;  J6IO8[1]        ; clk                ; 10.601 ; 10.601 ; Rise       ; clk                ;
;  J6IO8[2]        ; clk                ; 9.008  ; 9.008  ; Rise       ; clk                ;
;  J6IO8[3]        ; clk                ; 9.465  ; 9.465  ; Rise       ; clk                ;
;  J6IO8[4]        ; clk                ; 10.137 ; 10.137 ; Rise       ; clk                ;
;  J6IO8[5]        ; clk                ; 9.472  ; 9.472  ; Rise       ; clk                ;
;  J6IO8[6]        ; clk                ; 10.374 ; 10.374 ; Rise       ; clk                ;
;  J6IO8[7]        ; clk                ; 10.214 ; 10.214 ; Rise       ; clk                ;
; J8IO8[*]         ; clk                ; 9.427  ; 9.427  ; Rise       ; clk                ;
;  J8IO8[0]        ; clk                ; 9.404  ; 9.404  ; Rise       ; clk                ;
;  J8IO8[1]        ; clk                ; 9.427  ; 9.427  ; Rise       ; clk                ;
;  J8IO8[2]        ; clk                ; 9.054  ; 9.054  ; Rise       ; clk                ;
;  J8IO8[3]        ; clk                ; 9.152  ; 9.152  ; Rise       ; clk                ;
;  J8IO8[4]        ; clk                ; 8.660  ; 8.660  ; Rise       ; clk                ;
;  J8IO8[5]        ; clk                ; 9.072  ; 9.072  ; Rise       ; clk                ;
;  J8IO8[6]        ; clk                ; 9.177  ; 9.177  ; Rise       ; clk                ;
;  J8IO8[7]        ; clk                ; 8.741  ; 8.741  ; Rise       ; clk                ;
; driveLED         ; clk                ; 10.470 ; 10.470 ; Rise       ; clk                ;
; hSync            ; clk                ; 8.815  ; 8.815  ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 9.416  ; 9.416  ; Rise       ; clk                ;
; ps2Data          ; clk                ; 9.897  ; 9.897  ; Rise       ; clk                ;
; sdCS             ; clk                ; 8.153  ; 8.153  ; Rise       ; clk                ;
; sdMOSI           ; clk                ; 10.358 ; 10.358 ; Rise       ; clk                ;
; sdSCLK           ; clk                ; 8.190  ; 8.190  ; Rise       ; clk                ;
; vSync            ; clk                ; 9.477  ; 9.477  ; Rise       ; clk                ;
; video            ; clk                ; 9.341  ; 9.341  ; Rise       ; clk                ;
; videoB0          ; clk                ; 9.012  ; 9.012  ; Rise       ; clk                ;
; videoB1          ; clk                ; 9.647  ; 9.647  ; Rise       ; clk                ;
; videoG0          ; clk                ; 9.175  ; 9.175  ; Rise       ; clk                ;
; videoG1          ; clk                ; 9.049  ; 9.049  ; Rise       ; clk                ;
; videoR0          ; clk                ; 8.829  ; 8.829  ; Rise       ; clk                ;
; videoR1          ; clk                ; 9.380  ; 9.380  ; Rise       ; clk                ;
; videoSync        ; clk                ; 11.562 ; 11.562 ; Rise       ; clk                ;
; rts1             ; clk                ; 9.967  ; 9.967  ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 11.981 ; 11.981 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 14.666 ; 14.666 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 15.247 ; 15.247 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 11.096 ; 11.096 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 9.751  ; 9.751  ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 7.324  ; 7.324  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 7.355  ; 7.355  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 7.785  ; 7.785  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 8.384  ; 8.384  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 8.578  ; 8.578  ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 8.078  ; 8.078  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 9.074  ; 9.074  ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 10.615 ; 10.615 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 10.378 ; 10.378 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 10.477 ; 10.477 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 10.419 ; 10.419 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 10.311 ; 10.311 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 10.284 ; 10.284 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 10.042 ; 10.042 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 11.096 ; 11.096 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 10.539 ; 10.539 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 10.421 ; 10.421 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 10.462 ; 10.462 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 10.086 ; 10.086 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 10.075 ; 10.075 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 10.441 ; 10.441 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 10.152 ; 10.152 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 9.730  ; 9.730  ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 10.539 ; 10.539 ; Rise       ; cpuClock           ;
; txd1             ; serialClkCount[15] ; 9.746  ; 9.746  ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 4.176 ; 4.176 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 5.036 ; 5.036 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 5.119 ; 5.119 ; Fall       ; T80s:cpu1|IORQ_n   ;
; J6IO8[*]         ; clk                ; 4.454 ; 4.454 ; Rise       ; clk                ;
;  J6IO8[0]        ; clk                ; 4.594 ; 4.594 ; Rise       ; clk                ;
;  J6IO8[1]        ; clk                ; 4.858 ; 4.858 ; Rise       ; clk                ;
;  J6IO8[2]        ; clk                ; 4.454 ; 4.454 ; Rise       ; clk                ;
;  J6IO8[3]        ; clk                ; 4.594 ; 4.594 ; Rise       ; clk                ;
;  J6IO8[4]        ; clk                ; 4.728 ; 4.728 ; Rise       ; clk                ;
;  J6IO8[5]        ; clk                ; 4.588 ; 4.588 ; Rise       ; clk                ;
;  J6IO8[6]        ; clk                ; 4.835 ; 4.835 ; Rise       ; clk                ;
;  J6IO8[7]        ; clk                ; 4.767 ; 4.767 ; Rise       ; clk                ;
; J8IO8[*]         ; clk                ; 4.263 ; 4.263 ; Rise       ; clk                ;
;  J8IO8[0]        ; clk                ; 4.499 ; 4.499 ; Rise       ; clk                ;
;  J8IO8[1]        ; clk                ; 4.516 ; 4.516 ; Rise       ; clk                ;
;  J8IO8[2]        ; clk                ; 4.394 ; 4.394 ; Rise       ; clk                ;
;  J8IO8[3]        ; clk                ; 4.425 ; 4.425 ; Rise       ; clk                ;
;  J8IO8[4]        ; clk                ; 4.263 ; 4.263 ; Rise       ; clk                ;
;  J8IO8[5]        ; clk                ; 4.397 ; 4.397 ; Rise       ; clk                ;
;  J8IO8[6]        ; clk                ; 4.367 ; 4.367 ; Rise       ; clk                ;
;  J8IO8[7]        ; clk                ; 4.310 ; 4.310 ; Rise       ; clk                ;
; driveLED         ; clk                ; 4.785 ; 4.785 ; Rise       ; clk                ;
; hSync            ; clk                ; 4.353 ; 4.353 ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 4.552 ; 4.552 ; Rise       ; clk                ;
; ps2Data          ; clk                ; 4.715 ; 4.715 ; Rise       ; clk                ;
; sdCS             ; clk                ; 4.045 ; 4.045 ; Rise       ; clk                ;
; sdMOSI           ; clk                ; 4.249 ; 4.249 ; Rise       ; clk                ;
; sdSCLK           ; clk                ; 4.058 ; 4.058 ; Rise       ; clk                ;
; vSync            ; clk                ; 4.597 ; 4.597 ; Rise       ; clk                ;
; video            ; clk                ; 4.433 ; 4.433 ; Rise       ; clk                ;
; videoB0          ; clk                ; 4.376 ; 4.376 ; Rise       ; clk                ;
; videoB1          ; clk                ; 4.534 ; 4.534 ; Rise       ; clk                ;
; videoG0          ; clk                ; 4.435 ; 4.435 ; Rise       ; clk                ;
; videoG1          ; clk                ; 4.398 ; 4.398 ; Rise       ; clk                ;
; videoR0          ; clk                ; 4.355 ; 4.355 ; Rise       ; clk                ;
; videoR1          ; clk                ; 4.492 ; 4.492 ; Rise       ; clk                ;
; videoSync        ; clk                ; 4.667 ; 4.667 ; Rise       ; clk                ;
; rts1             ; clk                ; 4.680 ; 4.680 ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 4.822 ; 4.822 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 4.615 ; 4.615 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 4.381 ; 4.381 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 3.453 ; 3.453 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.465 ; 4.465 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 3.453 ; 3.453 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 3.596 ; 3.596 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 3.621 ; 3.621 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 3.764 ; 3.764 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 3.878 ; 3.878 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 3.694 ; 3.694 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 4.150 ; 4.150 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 4.762 ; 4.762 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.626 ; 4.626 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.674 ; 4.674 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.649 ; 4.649 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 4.539 ; 4.539 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 4.522 ; 4.522 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 4.542 ; 4.542 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 4.898 ; 4.898 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 4.456 ; 4.456 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 4.639 ; 4.639 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 4.673 ; 4.673 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 4.562 ; 4.562 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 4.556 ; 4.556 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.654 ; 4.654 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 4.576 ; 4.576 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 4.456 ; 4.456 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 4.689 ; 4.689 ; Rise       ; cpuClock           ;
; txd1             ; serialClkCount[15] ; 4.436 ; 4.436 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-------------------------------------------------------------------------------------+
; Setup Transfers                                                                     ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 41144448 ; 0        ; 0        ; 200      ;
; cpuClock           ; clk                ; 558      ; 0        ; 0        ; 0        ;
; serialClkCount[15] ; clk                ; 1        ; 1        ; 0        ; 57       ;
; T80s:cpu1|IORQ_n   ; clk                ; 35       ; 13208    ; 56       ; 0        ;
; clk                ; cpuClock           ; 440      ; 0        ; 0        ; 0        ;
; cpuClock           ; cpuClock           ; 4912908  ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; cpuClock           ; 280      ; 316      ; 0        ; 0        ;
; clk                ; serialClkCount[15] ; 0        ; 0        ; 0        ; 14       ;
; cpuClock           ; serialClkCount[15] ; 0        ; 0        ; 1963     ; 0        ;
; serialClkCount[15] ; serialClkCount[15] ; 0        ; 0        ; 0        ; 2262     ;
; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0        ; 0        ; 453      ; 484      ;
; clk                ; T80s:cpu1|IORQ_n   ; 81       ; 0        ; 65       ; 0        ;
; cpuClock           ; T80s:cpu1|IORQ_n   ; 25       ; 0        ; 258      ; 0        ;
; serialClkCount[15] ; T80s:cpu1|IORQ_n   ; 0        ; 178      ; 0        ; 1        ;
; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n   ; 295      ; 10       ; 0        ; 22       ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------+
; Hold Transfers                                                                      ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 41144448 ; 0        ; 0        ; 200      ;
; cpuClock           ; clk                ; 558      ; 0        ; 0        ; 0        ;
; serialClkCount[15] ; clk                ; 1        ; 1        ; 0        ; 57       ;
; T80s:cpu1|IORQ_n   ; clk                ; 35       ; 13208    ; 56       ; 0        ;
; clk                ; cpuClock           ; 440      ; 0        ; 0        ; 0        ;
; cpuClock           ; cpuClock           ; 4912908  ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; cpuClock           ; 280      ; 316      ; 0        ; 0        ;
; clk                ; serialClkCount[15] ; 0        ; 0        ; 0        ; 14       ;
; cpuClock           ; serialClkCount[15] ; 0        ; 0        ; 1963     ; 0        ;
; serialClkCount[15] ; serialClkCount[15] ; 0        ; 0        ; 0        ; 2262     ;
; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0        ; 0        ; 453      ; 484      ;
; clk                ; T80s:cpu1|IORQ_n   ; 81       ; 0        ; 65       ; 0        ;
; cpuClock           ; T80s:cpu1|IORQ_n   ; 25       ; 0        ; 258      ; 0        ;
; serialClkCount[15] ; T80s:cpu1|IORQ_n   ; 0        ; 178      ; 0        ; 1        ;
; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n   ; 295      ; 10       ; 0        ; 22       ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Recovery Transfers                                                                ;
+------------------+--------------------+----------+----------+----------+----------+
; From Clock       ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+--------------------+----------+----------+----------+----------+
; clk              ; clk                ; 18       ; 0        ; 0        ; 0        ;
; cpuClock         ; serialClkCount[15] ; 0        ; 0        ; 351      ; 0        ;
; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0        ; 0        ; 81       ; 81       ;
; clk              ; T80s:cpu1|IORQ_n   ; 3        ; 0        ; 4        ; 0        ;
+------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Removal Transfers                                                                 ;
+------------------+--------------------+----------+----------+----------+----------+
; From Clock       ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+--------------------+----------+----------+----------+----------+
; clk              ; clk                ; 18       ; 0        ; 0        ; 0        ;
; cpuClock         ; serialClkCount[15] ; 0        ; 0        ; 351      ; 0        ;
; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0        ; 0        ; 81       ; 81       ;
; clk              ; T80s:cpu1|IORQ_n   ; 3        ; 0        ; 4        ; 0        ;
+------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 568   ; 568  ;
; Unconstrained Output Ports      ; 61    ; 61   ;
; Unconstrained Output Port Paths ; 93    ; 93   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Jul 14 06:33:29 2020
Info: Command: quartus_sta Microcomputer -c Microcomputer
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Microcomputer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name T80s:cpu1|IORQ_n T80s:cpu1|IORQ_n
    Info (332105): create_clock -period 1.000 -name cpuClock cpuClock
    Info (332105): create_clock -period 1.000 -name serialClkCount[15] serialClkCount[15]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -17.859
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -17.859     -4598.558 cpuClock 
    Info (332119):   -17.472     -7281.430 clk 
    Info (332119):    -6.774     -1059.605 serialClkCount[15] 
    Info (332119):    -6.521      -235.227 T80s:cpu1|IORQ_n 
Info (332146): Worst-case hold slack is -2.966
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.966       -71.002 T80s:cpu1|IORQ_n 
    Info (332119):    -2.272        -2.272 clk 
    Info (332119):     0.499         0.000 cpuClock 
    Info (332119):     0.499         0.000 serialClkCount[15] 
Info (332146): Worst-case recovery slack is -5.609
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.609      -139.708 serialClkCount[15] 
    Info (332119):    -1.551       -13.959 clk 
    Info (332119):     0.901         0.000 T80s:cpu1|IORQ_n 
Info (332146): Worst-case removal slack is -2.111
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.111        -8.445 T80s:cpu1|IORQ_n 
    Info (332119):     1.324         0.000 serialClkCount[15] 
    Info (332119):     2.110         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -2.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.567     -3099.857 clk 
    Info (332119):    -2.338      -264.592 T80s:cpu1|IORQ_n 
    Info (332119):    -0.742      -513.464 cpuClock 
    Info (332119):    -0.742      -264.152 serialClkCount[15] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.902
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.902     -1195.243 cpuClock 
    Info (332119):    -4.788     -1702.487 clk 
    Info (332119):    -1.888      -283.379 serialClkCount[15] 
    Info (332119):    -1.416       -37.031 T80s:cpu1|IORQ_n 
Info (332146): Worst-case hold slack is -1.304
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.304        -7.288 clk 
    Info (332119):    -0.740        -7.927 T80s:cpu1|IORQ_n 
    Info (332119):    -0.077        -0.077 cpuClock 
    Info (332119):     0.022         0.000 serialClkCount[15] 
Info (332146): Worst-case recovery slack is -1.704
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.704       -42.057 serialClkCount[15] 
    Info (332119):     0.016         0.000 clk 
    Info (332119):     0.303         0.000 T80s:cpu1|IORQ_n 
Info (332146): Worst-case removal slack is -0.334
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.334        -1.002 T80s:cpu1|IORQ_n 
    Info (332119):     0.116         0.000 serialClkCount[15] 
    Info (332119):     0.812         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -2175.732 clk 
    Info (332119):    -0.966      -123.834 T80s:cpu1|IORQ_n 
    Info (332119):    -0.500      -346.000 cpuClock 
    Info (332119):    -0.500      -178.000 serialClkCount[15] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4600 megabytes
    Info: Processing ended: Tue Jul 14 06:33:33 2020
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


