/* SPDX-License-Identifier: GPL-2.0 */
#ifndef _DT_BINDINGS_CLOCK_QCOM_GCC_IPQ5332_H
#define _DT_BINDINGS_CLOCK_QCOM_GCC_IPQ5332_H

/* GCC clocks */
#define GCC_BLSP1_AHB_CLK			0
#define GCC_BLSP1_QUP1_I2C_APPS_CLK		1
#define GCC_BLSP1_QUP1_SPI_APPS_CLK		2
#define GCC_BLSP1_QUP2_I2C_APPS_CLK		3
#define GCC_BLSP1_QUP2_SPI_APPS_CLK		4
#define GCC_BLSP1_QUP3_I2C_APPS_CLK		5
#define GCC_BLSP1_QUP3_SPI_APPS_CLK		6
#define GCC_BLSP1_QUP4_I2C_APPS_CLK		7
#define GCC_BLSP1_QUP4_SPI_APPS_CLK		8
#define GCC_BLSP1_QUP5_I2C_APPS_CLK		9
#define GCC_BLSP1_QUP5_SPI_APPS_CLK		10
#define GCC_BLSP1_QUP6_I2C_APPS_CLK		11
#define GCC_BLSP1_QUP6_SPI_APPS_CLK		12
#define GCC_BLSP2_AHB_CLK			13
#define GCC_BLSP2_QUP1_I2C_APPS_CLK		14
#define GCC_BLSP2_QUP1_SPI_APPS_CLK		15
#define GCC_BLSP2_QUP2_I2C_APPS_CLK		16
#define GCC_BLSP2_QUP2_SPI_APPS_CLK		17
#define GCC_BLSP2_QUP3_I2C_APPS_CLK		18
#define GCC_BLSP2_QUP3_SPI_APPS_CLK		19
#define GCC_BLSP2_QUP4_I2C_APPS_CLK		20
#define GCC_BLSP2_QUP4_SPI_APPS_CLK		21
#define GCC_BLSP2_QUP5_I2C_APPS_CLK		22
#define GCC_BLSP2_QUP5_SPI_APPS_CLK		23
#define GCC_BLSP2_QUP6_I2C_APPS_CLK		24
#define GCC_BLSP2_QUP6_SPI_APPS_CLK		25
#define GCC_GP1_CLK				26
#define GCC_GP2_CLK				27
#define GCC_GP3_CLK				28
#define GCC_GPU_CFG_AHB_CLK			29
#define GCC_GPU_GX_GFX_CLK			30
#define GCC_GPU_SNOC_DVM_GFX_CLK		31
#define GCC_MEDIA_AXI_CLK			32
#define GCC_PCIE0_AHB_CLK			33
#define GCC_PCIE0_AXI_CLK			34
#define GCC_PCIE0_PIPE_CLK			35
#define GCC_PCIE0_PIPE_CLK_SRC			36
#define GCC_PCIE0_PIPE_REF_CLK			37
#define GCC_PCIE0_SLV_ICE_CORE_CLK		38
#define GCC_PCIE0_SLV_PIPE_CLK			39
#define GCC_PCIE0_SLV_Q2A_CLK			40
#define GCC_PCIE1_AHB_CLK			41
#define GCC_PCIE1_AXI_CLK			42
#define GCC_PCIE1_PIPE_CLK			43
#define GCC_PCIE1_PIPE_CLK_SRC			44
#define GCC_PCIE1_PIPE_REF_CLK			45
#define GCC_PCIE1_SLV_ICE_CORE_CLK		46
#define GCC_PCIE1_SLV_PIPE_CLK			47
#define GCC_PCIE1_SLV_Q2A_CLK			48
#define GCC_PDM2_CLK				49
#define GCC_PDM2_CLK_SRC			50
#define GCC_PDM_AHB_CLK				51
#define GCC_PWM0_CLK				52
#define GCC_QDSS_ATB_CLK			53
#define GCC_QDSS_ETR_CLK			54
#define GCC_QDSS_STM_CLK			55
#define GCC_QDSS_TMCX_CLK			56
#define GCC_SDCC1_AHB_CLK			57
#define GCC_SDCC1_APPS_CLK			58
#define GCC_SDCC1_APPS_CLK_SRC			59
#define GCC_SDCC2_AHB_CLK			60
#define GCC_SDCC2_APPS_CLK			61
#define GCC_SDCC2_APPS_CLK_SRC			62
#define GCC_SDCC3_AHB_CLK			63
#define GCC_SDCC3_APPS_CLK			64
#define GCC_SDCC3_APPS_CLK_SRC			65
#define GCC_SDCC4_AHB_CLK			66
#define GCC_SDCC4_APPS_CLK			67
#define GCC_SDCC4_APPS_CLK_SRC			68
#define GCC_SNOC_DVM_GFX_CLK			69
#define GCC_UART0_APPS_CLK			70
#define GCC_UART0_APPS_CLK_SRC			71
#define GCC_UART1_APPS_CLK			72
#define GCC_UART1_APPS_CLK_SRC			73
#define GCC_USB30_AHB_CLK			74
#define GCC_USB30_AXI_CLK			75
#define GCC_USB30_MASTER_CLK			76
#define GCC_USB30_MASTER_CLK_SRC		77
#define GCC_USB30_SLEEP_CLK			78
#define GCC_USB30_SLV_ICE_CORE_CLK		79
#define GCC_USB30_SLV_ICE_CORE_CLK_SRC	80
#define GCC_USB30_SLV_Q2A_CLK			81
#define GCC_USB3_PRIM_MASTER_CLK		82
#define GCC_USB3_PRIM_MASTER_CLK_SRC		83
#define GCC_USB3_PRIM_SLEEP_CLK		84
#define GCC_USB3_SEC_MASTER_CLK		85
#define GCC_USB3_SEC_MASTER_CLK_SRC		86
#define GCC_USB3_SEC_SLEEP_CLK		87
#define GCC_USB_PHY_PIPE_CLK			88
#define GCC_USB_PHY_PIPE_CLK_SRC		89
#define GCC_VENUS_AHB_CLK			90
#define GCC_VENUS_CORE_CLK			91
#define GCC_VENUS_CORE_CLK_SRC			92
#define GCC_VENUS_VCODEC0_CLK			93
#define GCC_VENUS_VCODEC1_CLK			94
#define GCC_VENUS_VCODEC_CLK_SRC		95
#define GCC_VSENSE_AHB_CLK			96
#define GCC_VSENSE_CLK				97
#define GCC_VSENSE_CLK_SRC			98

/* GCC resets */
#define GCC_BLSP1_BCR				0
#define GCC_BLSP2_BCR				1
#define GCC_GPU_BCR				2
#define GCC_PCIE0_BCR				3
#define GCC_PCIE1_BCR				4
#define GCC_PDM_BCR				5
#define GCC_PWM0_BCR				6
#define GCC_QDSS_BCR				7
#define GCC_SDCC1_BCR				8
#define GCC_SDCC2_BCR				9
#define GCC_SDCC3_BCR				10
#define GCC_SDCC4_BCR				11
#define GCC_UART0_BCR				12
#define GCC_UART1_BCR				13
#define GCC_USB30_BCR				14
#define GCC_VENUS_BCR				15
#define GCC_VSENSE_BCR				16

#endif
