# An√°lisis T√©cnico: Adaptaci√≥n de C√≥digo FPGA a SoC

## üéØ Pregunta Clave para la Tesis
**¬øPor qu√© no podemos usar directamente el c√≥digo FPGA (`simple_add.c`) en el entorno SoC?**

## üìã C√≥digo Original FPGA vs SoC

### **C√≥digo FPGA Original** (`simple_add.c`)
```c
int main() {
    // Usamos 'volatile' para asegurar que el compilador no optimice
    // las variables y genere instrucciones de carga y almacenamiento.
    volatile int a = 10;
    volatile int b = 20;
    volatile int result;

    result = a + b;

    // Bucle infinito al final para detener el procesador.
    // En hardware real, esto evita que ejecute basura.
    // En simulaci√≥n, nos da un punto estable para verificar el resultado.
    while(1);

    return 0; // Esta l√≠nea nunca se alcanzar√°.
}
```

### **Limitaciones del C√≥digo FPGA en SoC**

| Aspecto | FPGA Implementation | SoC Requirement | Raz√≥n |
|---------|-------------------|-----------------|--------|
| **I/O Output** | ‚ùå Sin salida visible | ‚úÖ UART/Console output necesario | Sin output, no podemos verificar resultados |
| **Startup Code** | ‚ùå Minimal (directo a main) | ‚úÖ Bootloader completo requerido | SoC necesita inicializaci√≥n de sistema |
| **Memory Layout** | ‚ùå Impl√≠cito en FPGA | ‚úÖ Expl√≠cito en linker script | SoC debe mapear memoria correctamente |
| **Stack Setup** | ‚ùå Hardware manejado | ‚úÖ Software debe configurar | SoC requiere stack pointer inicial |
| **Debugging** | ‚ùå Solo variables internas | ‚úÖ Output observable | Necesitamos ver resultados de ejecuci√≥n |

---

## üîç An√°lisis Detallado de Diferencias

### **1. Problema de Observabilidad**

#### **FPGA Approach:**
- Las variables `a`, `b`, `result` est√°n en registros/memoria
- Verificaci√≥n v√≠a **ModelSim waveforms** o **debug interfaces**
- Resultado observable en **simulaci√≥n HDL**

#### **SoC Challenge:**
- Sin output, el programa ejecuta pero **no vemos resultados**
- QEMU no tiene acceso directo a variables internas
- Necesitamos **output expl√≠cito** v√≠a UART/console

### **2. Entorno de Ejecuci√≥n Diferente**

#### **FPGA Context:**
```
[Reset] ‚Üí [PC = 0x00000000] ‚Üí [main() directamente] ‚Üí [while(1)]
```
- **Bootloader**: M√≠nimo, manejado por HDL
- **Stack**: Configurado en hardware
- **Memory map**: Definido en dise√±o HDL

#### **SoC Context:**
```
[Reset] ‚Üí [Bootloader] ‚Üí [Stack setup] ‚Üí [BSS clear] ‚Üí [main()] ‚Üí [Output] ‚Üí [halt]
```
- **Bootloader**: Requerido en software
- **Stack**: Debe configurarse expl√≠citamente
- **Memory map**: Definido en linker script

### **3. Diferencias en Objetivos de Medici√≥n**

#### **FPGA Metrics:**
- **Latencia**: Ciclos de reloj desde reset hasta resultado
- **Recursos**: LUTs, FFs, BRAM utilizados
- **Timing**: Slack, frequency m√°xima
- **Power**: Static + dynamic power consumption

#### **SoC Metrics:**
- **Latencia**: Instrucciones ejecutadas, tiempo de ejecuci√≥n
- **Recursos**: Memoria RAM utilizada
- **Throughput**: Operaciones por segundo
- **Energy**: Estimaci√≥n basada en instrucciones

---

## üõ†Ô∏è Estrategia de Adaptaci√≥n

### **Opci√≥n 1: Adaptaci√≥n M√≠nima (Recomendada)**
Mantener la **l√≥gica core id√©ntica**, agregar solo **infraestructura SoC**:

```c
// MISMA L√ìGICA CORE que FPGA
volatile int a = 10;
volatile int b = 20;
volatile int result;
result = a + b;

// AGREGAR: Output para observabilidad
uart_puts("A = 10, B = 20, Result = ");
uart_put_number(result);
uart_puts("\n");
```

**Ventajas:**
- ‚úÖ **Comparaci√≥n directa** entre implementaciones
- ‚úÖ **Mismo algoritmo** ejecut√°ndose en ambas plataformas
- ‚úÖ **M√©tricas comparables** (misma complejidad computacional)

### **Opci√≥n 2: C√≥digo Completamente Separado**
Crear implementaci√≥n SoC independiente.

**Desventajas:**
- ‚ùå **Comparaci√≥n menos v√°lida** acad√©micamente
- ‚ùå **Variables adicionales** pueden afectar m√©tricas
- ‚ùå **Complejidad diferente** entre implementaciones

---

## üìä Justificaci√≥n Acad√©mica para Adaptaci√≥n

### **Principio de Investigaci√≥n**
> *"Para una comparaci√≥n v√°lida FPGA vs SoC, debemos ejecutar el **mismo algoritmo** en ambas plataformas, adaptando √∫nicamente la **infraestructura de soporte** necesaria para cada entorno."*

### **Metodolog√≠a Aplicada**

#### **Invariantes (Mantener Id√©nticos):**
1. **L√≥gica de c√°lculo**: `result = a + b`
2. **Valores de entrada**: `a = 10`, `b = 20`
3. **Tipo de datos**: `volatile int`
4. **Operaci√≥n core**: Suma aritm√©tica simple

#### **Variables (Adaptar por Plataforma):**
1. **Infraestructura I/O**: UART vs Debug interface
2. **Startup**: Bootloader vs HDL reset
3. **Memory management**: Linker script vs HDL memory map
4. **Observability**: Output functions vs waveform analysis

### **Impacto en M√©tricas**

| M√©trica | Impacto de Adaptaci√≥n | Comparabilidad |
|---------|----------------------|----------------|
| **Latencia Core** | ‚úÖ M√≠nimo (mismo algoritmo) | ‚úÖ V√°lida |
| **Throughput** | ‚úÖ M√≠nimo (misma operaci√≥n) | ‚úÖ V√°lida |
| **Memory Usage** | ‚ö†Ô∏è Infraestructura adicional | ‚ö†Ô∏è Normalizable |
| **Energy** | ‚ö†Ô∏è I/O overhead | ‚ö†Ô∏è Separable |

---

## üî¨ Implementaci√≥n Propuesta para Tesis

### **C√≥digo SoC Adaptado** (`simple_add_soc.c`)

```c
#include <stdint.h>

// Memory-mapped I/O para QEMU virt machine
#define UART_BASE 0x10000000
#define UART_THR  (UART_BASE + 0x00)

void uart_putchar(char c) {
    volatile uint32_t *uart_thr = (volatile uint32_t*)UART_THR;
    *uart_thr = c;
}

void uart_put_number(int num) {
    // Funci√≥n simple para mostrar n√∫mero
    char buffer[12];
    int i = 0;
    
    if (num == 0) {
        uart_putchar('0');
        return;
    }
    
    if (num < 0) {
        uart_putchar('-');
        num = -num;
    }
    
    while (num > 0) {
        buffer[i++] = '0' + (num % 10);
        num /= 10;
    }
    
    while (i > 0) {
        uart_putchar(buffer[--i]);
    }
}

int main(void) {
    // ===================================
    // L√ìGICA CORE ID√âNTICA AL FPGA
    // ===================================
    volatile int a = 10;
    volatile int b = 20;
    volatile int result;

    result = a + b;
    // ===================================
    
    // INFRAESTRUCTURA SoC: Output para observabilidad
    uart_putchar('A');
    uart_putchar('=');
    uart_put_number(a);
    uart_putchar(',');
    uart_putchar(' ');
    uart_putchar('B');
    uart_putchar('=');
    uart_put_number(b);
    uart_putchar(',');
    uart_putchar(' ');
    uart_putchar('R');
    uart_putchar('=');
    uart_put_number(result);
    uart_putchar('\n');
    
    // BUCLE INFINITO (igual que FPGA)
    while(1) {
        __asm__ volatile ("wfi");  // Wait for interrupt (SoC equivalent)
    }

    return 0; // Esta l√≠nea nunca se alcanzar√° (igual que FPGA)
}
```

### **Diferencias Documentadas**

#### **L√≠neas Id√©nticas al FPGA:**
```c
volatile int a = 10;         // ID√âNTICO
volatile int b = 20;         // ID√âNTICO  
volatile int result;         // ID√âNTICO
result = a + b;              // ID√âNTICO
while(1);                    // FUNCIONALMENTE ID√âNTICO
```

#### **L√≠neas Agregadas para SoC:**
```c
#include <stdint.h>          // NUEVO: Headers para SoC
#define UART_BASE...         // NUEVO: Memory mapping
void uart_putchar()...       // NUEVO: I/O functions
uart_put_number(result);     // NUEVO: Output observabilidad
__asm__ volatile ("wfi");    // NUEVO: SoC-specific halt
```

---

## üìà M√©tricas de Comparaci√≥n V√°lidas

### **M√©tricas Core (Comparables Directamente)**
1. **Instrucciones de C√°lculo**: ADD, LOAD, STORE para `result = a + b`
2. **Latencia Algor√≠tmica**: Tiempo desde `a` y `b` hasta `result`
3. **Throughput Core**: Operaciones aritm√©ticas por segundo

### **M√©tricas de Infraestructura (Documentar Separadamente)**
1. **Overhead de I/O**: Tiempo de UART output (solo SoC)
2. **Bootloader Cost**: Tiempo de startup (solo SoC)
3. **Memory Overhead**: RAM adicional para functions (solo SoC)

### **Normalizaci√≥n para Comparaci√≥n**
```
Latencia_Efectiva_SoC = Latencia_Total - Overhead_IO - Overhead_Bootloader
Latencia_Efectiva_FPGA = Latencia_Medida

Comparaci√≥n = Latencia_Efectiva_SoC / Latencia_Efectiva_FPGA
```

---

## ‚úÖ Conclusi√≥n para Documentaci√≥n de Tesis

### **Respuesta a la Pregunta Original:**
> *"¬øEl c√≥digo FPGA sirve directamente para SoC?"*

**NO, pero la adaptaci√≥n es m√≠nima y acad√©micamente v√°lida:**

1. **‚úÖ L√≥gica Core**: Se mantiene 100% id√©ntica
2. **‚úÖ Algoritmo**: Mismo c√°lculo en ambas plataformas  
3. **‚úÖ Comparabilidad**: M√©tricas core son directamente comparables
4. **‚ö†Ô∏è Infraestructura**: Adaptaci√≥n necesaria para observabilidad y ejecuci√≥n SoC
5. **üìä Normalizaci√≥n**: M√©tricas de overhead documentadas separadamente

### **Valor Acad√©mico de la Adaptaci√≥n:**
- **Demuestra** diferencias arquitecturales entre FPGA y SoC
- **Cuantifica** overhead de infraestructura en cada plataforma
- **Permite** comparaci√≥n v√°lida manteniendo algoritmo constante
- **Documenta** trade-offs espec√≠ficos de cada implementaci√≥n

### **Para el Informe de Tesis:**
*"La adaptaci√≥n del c√≥digo FPGA al entorno SoC es necesaria para la observabilidad de resultados y correcta ejecuci√≥n en el simulador QEMU. Se mantiene la l√≥gica algor√≠tmica core id√©ntica para garantizar la validez de la comparaci√≥n, documentando separadamente el overhead introducido por la infraestructura espec√≠fica de cada plataforma."*

---

## üìã Archivos de Documentaci√≥n Generados

1. **`FPGA-SOC-CODE-ANALYSIS.md`** (este archivo)
2. **`simple_add_comparison.md`** (an√°lisis l√≠nea por l√≠nea)
3. **`metrics_normalization.md`** (metodolog√≠a de normalizaci√≥n)

¬øTe parece que esta documentaci√≥n cubre bien la justificaci√≥n acad√©mica para tu tesis?