# FPGA 学习日记

本仓库用于记录本人 FPGA 学习过程中的实验工程、理解笔记、踩坑记录与阶段性总结。

> 目标：通过 **动手工程** 而非仅看书，逐步掌握 FPGA 设计方法与 Verilog 思维方式。

---

##  开发环境

- **EDA 工具**：Vivado  
- **硬件平台**：ZYNQ-7010（正点原子开发板）  
- **描述语言**：Verilog HDL  

---

##  仓库结构说明

FPGA-Learning-Diary<br>
├── mux2/ # 2:1 多路选择器实验<br>
├── Linear Sequence Machine/ # 线性序列状态机<br>
├── Linear Sequence Machine 2/<br>
├── Linear Sequence Machine 3/<br>
├── my_2_4s1/ # 2-4 译码 / 选择逻辑相关实验<br>
└── README.md<br>

- 每个文件夹 **对应一个独立 Vivado 工程**
- 工程之间互不依赖，可单独打开、综合、仿真或上板验证

---

##  学习内容覆盖

- 组合逻辑与时序逻辑基础  
- 状态机（FSM）建模与实现  
- 多路选择器、译码器等基础模块  
- Vivado 工程结构与约束文件（`.xdc`）使用  
- 仿真、综合、实现与下载流程  

---

## 常见问题与踩坑记录

> 在学习过程中，曾遇到并记录以下问题：

- 状态机复位后状态不符合预期  
- 仿真正常但上板行为异常  
- 未约束 IO 或时钟导致实现失败  
- 不恰当的 `always` 块写法引发综合问题  

**在counter计数时，计数最大值的-1应该如何理解**


##  说明

- 本仓库主要用于**个人学习与复盘**
- 工程可能存在不完美或非最优实现，欢迎指正与讨论
- 所有内容均以 **学习与理解为目的**

---

##  更新记录

- 2026.01.11：初始化仓库，上传基础逻辑与状态机实验
