Release 14.7 - xst P.20131013 (nt64)
Copyright (c) 1995-2013 Xilinx, Inc.  All rights reserved.
--> Parameter TMPDIR set to xst/projnav.tmp


Total REAL time to Xst completion: 0.00 secs
Total CPU time to Xst completion: 0.13 secs
 
--> Parameter xsthdpdir set to xst


Total REAL time to Xst completion: 0.00 secs
Total CPU time to Xst completion: 0.13 secs
 
--> Reading design: FiltroTop.prj

TABLE OF CONTENTS
  1) Synthesis Options Summary
  2) HDL Parsing
  3) HDL Elaboration
  4) HDL Synthesis
       4.1) HDL Synthesis Report
  5) Advanced HDL Synthesis
       5.1) Advanced HDL Synthesis Report
  6) Low Level Synthesis
  7) Partition Report
  8) Design Summary
       8.1) Primitive and Black Box Usage
       8.2) Device utilization summary
       8.3) Partition Resource Summary
       8.4) Timing Report
            8.4.1) Clock Information
            8.4.2) Asynchronous Control Signals Information
            8.4.3) Timing Summary
            8.4.4) Timing Details
            8.4.5) Cross Clock Domains Report


=========================================================================
*                      Synthesis Options Summary                        *
=========================================================================
---- Source Parameters
Input File Name                    : "FiltroTop.prj"
Ignore Synthesis Constraint File   : NO

---- Target Parameters
Output File Name                   : "FiltroTop"
Output Format                      : NGC
Target Device                      : xc6slx16-3-csg324

---- Source Options
Top Module Name                    : FiltroTop
Automatic FSM Extraction           : YES
FSM Encoding Algorithm             : Auto
Safe Implementation                : No
FSM Style                          : LUT
RAM Extraction                     : Yes
RAM Style                          : Auto
ROM Extraction                     : Yes
Shift Register Extraction          : YES
ROM Style                          : Auto
Resource Sharing                   : YES
Asynchronous To Synchronous        : NO
Shift Register Minimum Size        : 2
Use DSP Block                      : Auto
Automatic Register Balancing       : No

---- Target Options
LUT Combining                      : Auto
Reduce Control Sets                : Auto
Add IO Buffers                     : YES
Global Maximum Fanout              : 100000
Add Generic Clock Buffer(BUFG)     : 16
Register Duplication               : YES
Optimize Instantiated Primitives   : NO
Use Clock Enable                   : Auto
Use Synchronous Set                : Auto
Use Synchronous Reset              : Auto
Pack IO Registers into IOBs        : Auto
Equivalent register Removal        : YES

---- General Options
Optimization Goal                  : Speed
Optimization Effort                : 1
Power Reduction                    : NO
Keep Hierarchy                     : No
Netlist Hierarchy                  : As_Optimized
RTL Output                         : Yes
Global Optimization                : AllClockNets
Read Cores                         : YES
Write Timing Constraints           : NO
Cross Clock Analysis               : NO
Hierarchy Separator                : /
Bus Delimiter                      : <>
Case Specifier                     : Maintain
Slice Utilization Ratio            : 100
BRAM Utilization Ratio             : 100
DSP48 Utilization Ratio            : 100
Auto BRAM Packing                  : NO
Slice Utilization Ratio Delta      : 5

=========================================================================


=========================================================================
*                          HDL Parsing                                  *
=========================================================================
Analyzing Verilog file "C:\Users\javier\Documents\Proyectos Xilinx\LabDigitales\Filtros\Suma.v" into library work
Parsing module <Suma>.
Analyzing Verilog file "C:\Users\javier\Documents\Proyectos Xilinx\LabDigitales\Filtros\Registro.v" into library work
Parsing module <Registro>.
Analyzing Verilog file "C:\Users\javier\Documents\Proyectos Xilinx\LabDigitales\Filtros\Multiplicador.v" into library work
Parsing module <multiplicador>.
Analyzing Verilog file "C:\Users\javier\Documents\Proyectos Xilinx\LabDigitales\Filtros\Filtro.v" into library work
Parsing module <Filtro>.
Analyzing Verilog file "C:\Users\javier\Documents\Proyectos Xilinx\LabDigitales\Filtros\CLK.v" into library work
Parsing module <CLK>.
Analyzing Verilog file "C:\Users\javier\Documents\Proyectos Xilinx\LabDigitales\Filtros\FiltroTop.v" into library work
Parsing module <FiltroTop>.

=========================================================================
*                            HDL Elaboration                            *
=========================================================================

Elaborating module <FiltroTop>.

Elaborating module <CLK>.

Elaborating module <Filtro(largo=22,mag=8,pres=14)>.

Elaborating module <Suma(largo=22)>.

Elaborating module <multiplicador(largo=22,mag=8,pres=14)>.

Elaborating module <Registro(largo=22)>.

=========================================================================
*                           HDL Synthesis                               *
=========================================================================

Synthesizing Unit <FiltroTop>.
    Related source file is "C:\Users\javier\Documents\Proyectos Xilinx\LabDigitales\Filtros\FiltroTop.v".
        largo = 22
        mag = 8
        pres = 14
    Summary:
	no macro.
Unit <FiltroTop> synthesized.

Synthesizing Unit <CLK>.
    Related source file is "C:\Users\javier\Documents\Proyectos Xilinx\LabDigitales\Filtros\CLK.v".
    Found 5-bit register for signal <counter>.
    Found 1-bit register for signal <clk_o>.
    Found 5-bit adder for signal <counter[4]_GND_2_o_add_1_OUT> created at line 43.
    Summary:
	inferred   1 Adder/Subtractor(s).
	inferred   6 D-type flip-flop(s).
	inferred   1 Multiplexer(s).
Unit <CLK> synthesized.

Synthesizing Unit <Filtro>.
    Related source file is "C:\Users\javier\Documents\Proyectos Xilinx\LabDigitales\Filtros\Filtro.v".
        largo = 22
        mag = 8
        pres = 14
    Summary:
	no macro.
Unit <Filtro> synthesized.

Synthesizing Unit <Suma>.
    Related source file is "C:\Users\javier\Documents\Proyectos Xilinx\LabDigitales\Filtros\Suma.v".
        largo = 22
    Found 24-bit adder for signal <y1> created at line 27.
    Summary:
	inferred   1 Adder/Subtractor(s).
	inferred   2 Multiplexer(s).
Unit <Suma> synthesized.

Synthesizing Unit <multiplicador>.
    Related source file is "C:\Users\javier\Documents\Proyectos Xilinx\LabDigitales\Filtros\Multiplicador.v".
        largo = 22
        mag = 8
        pres = 14
    Found 23x23-bit multiplier for signal <y1> created at line 29.
    Found 1-bit comparator not equal for signal <n0010> created at line 38
    Summary:
	inferred   1 Multiplier(s).
	inferred   1 Comparator(s).
	inferred   4 Multiplexer(s).
Unit <multiplicador> synthesized.

Synthesizing Unit <Registro>.
    Related source file is "C:\Users\javier\Documents\Proyectos Xilinx\LabDigitales\Filtros\Registro.v".
        largo = 22
    Found 23-bit register for signal <data_o>.
    Summary:
	inferred  23 D-type flip-flop(s).
Unit <Registro> synthesized.

=========================================================================
HDL Synthesis Report

Macro Statistics
# Multipliers                                          : 30
 23x23-bit multiplier                                  : 30
# Adders/Subtractors                                   : 25
 24-bit adder                                          : 24
 5-bit adder                                           : 1
# Registers                                            : 14
 1-bit register                                        : 1
 23-bit register                                       : 12
 5-bit register                                        : 1
# Comparators                                          : 30
 1-bit comparator not equal                            : 30
# Multiplexers                                         : 169
 1-bit 2-to-1 multiplexer                              : 60
 23-bit 2-to-1 multiplexer                             : 108
 5-bit 2-to-1 multiplexer                              : 1

=========================================================================

=========================================================================
*                       Advanced HDL Synthesis                          *
=========================================================================


Synthesizing (advanced) Unit <CLK>.
The following registers are absorbed into counter <counter>: 1 register on signal <counter>.
Unit <CLK> synthesized (advanced).

=========================================================================
Advanced HDL Synthesis Report

Macro Statistics
# Multipliers                                          : 30
 23x23-bit multiplier                                  : 30
# Adders/Subtractors                                   : 24
 23-bit adder                                          : 24
# Counters                                             : 1
 5-bit up counter                                      : 1
# Registers                                            : 277
 Flip-Flops                                            : 277
# Comparators                                          : 30
 1-bit comparator not equal                            : 30
# Multiplexers                                         : 168
 1-bit 2-to-1 multiplexer                              : 60
 23-bit 2-to-1 multiplexer                             : 108

=========================================================================

=========================================================================
*                         Low Level Synthesis                           *
=========================================================================

Optimizing unit <Registro> ...

Optimizing unit <FiltroTop> ...

Mapping all equations...
Building and optimizing final netlist ...
Found area constraint ratio of 100 (+ 5) on block FiltroTop, actual ratio is 64.

Final Macro Processing ...

=========================================================================
Final Register Report

Macro Statistics
# Registers                                            : 282
 Flip-Flops                                            : 282

=========================================================================

=========================================================================
*                           Partition Report                            *
=========================================================================

Partition Implementation Status
-------------------------------

  No Partitions were found in this design.

-------------------------------

=========================================================================
*                            Design Summary                             *
=========================================================================

Top Level Output File Name         : FiltroTop.ngc

Primitive and Black Box Usage:
------------------------------
# BELS                             : 11101
#      GND                         : 1
#      INV                         : 353
#      LUT1                        : 288
#      LUT2                        : 1980
#      LUT3                        : 70
#      LUT4                        : 289
#      LUT5                        : 507
#      LUT6                        : 942
#      MUXCY                       : 3396
#      MUXF7                       : 44
#      VCC                         : 1
#      XORCY                       : 3230
# FlipFlops/Latches                : 282
#      FDC                         : 5
#      FDCE                        : 277
# Clock Buffers                    : 2
#      BUFG                        : 1
#      BUFGP                       : 1
# IO Buffers                       : 94
#      IBUF                        : 24
#      OBUF                        : 70
# DSPs                             : 16
#      DSP48A1                     : 16

Device utilization summary:
---------------------------

Selected Device : 6slx16csg324-3 


Slice Logic Utilization: 
 Number of Slice Registers:             282  out of  18224     1%  
 Number of Slice LUTs:                 4429  out of   9112    48%  
    Number used as Logic:              4429  out of   9112    48%  

Slice Logic Distribution: 
 Number of LUT Flip Flop pairs used:   4596
   Number with an unused Flip Flop:    4314  out of   4596    93%  
   Number with an unused LUT:           167  out of   4596     3%  
   Number of fully used LUT-FF pairs:   115  out of   4596     2%  
   Number of unique control sets:         3

IO Utilization: 
 Number of IOs:                          95
 Number of bonded IOBs:                  95  out of    232    40%  

Specific Feature Utilization:
 Number of BUFG/BUFGCTRLs:                2  out of     16    12%  
 Number of DSP48A1s:                     16  out of     32    50%  

---------------------------
Partition Resource Summary:
---------------------------

  No Partitions were found in this design.

---------------------------


=========================================================================
Timing Report

NOTE: THESE TIMING NUMBERS ARE ONLY A SYNTHESIS ESTIMATE.
      FOR ACCURATE TIMING INFORMATION PLEASE REFER TO THE TRACE REPORT
      GENERATED AFTER PLACE-and-ROUTE.

Clock Information:
------------------
-----------------------------------+------------------------+-------+
Clock Signal                       | Clock buffer(FF name)  | Load  |
-----------------------------------+------------------------+-------+
clk                                | BUFGP                  | 6     |
CLKR/clk_o                         | BUFG                   | 276   |
-----------------------------------+------------------------+-------+

Asynchronous Control Signals Information:
----------------------------------------
No asynchronous control signals found in this design

Timing Summary:
---------------
Speed Grade: -3

   Minimum period: 32.326ns (Maximum Frequency: 30.935MHz)
   Minimum input arrival time before clock: 21.362ns
   Maximum output required time after clock: 45.025ns
   Maximum combinational path delay: 34.061ns

Timing Details:
---------------
All values displayed in nanoseconds (ns)

=========================================================================
Timing constraint: Default period analysis for Clock 'clk'
  Clock period: 3.402ns (frequency: 293.927MHz)
  Total number of paths / destination ports: 25 / 7
-------------------------------------------------------------------------
Delay:               3.402ns (Levels of Logic = 1)
  Source:            CLKR/clk_o (FF)
  Destination:       CLKR/clk_o (FF)
  Source Clock:      clk rising
  Destination Clock: clk rising

  Data Path: CLKR/clk_o to CLKR/clk_o
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     FDCE:C->Q           278   0.447   2.068  CLKR/clk_o (CLKR/clk_o)
     INV:I->O              1   0.206   0.579  CLKR/clk_o_INV_2_o1_INV_0 (CLKR/clk_o_INV_2_o)
     FDCE:D                    0.102          CLKR/clk_o
    ----------------------------------------
    Total                      3.402ns (0.755ns logic, 2.647ns route)
                                       (22.2% logic, 77.8% route)

=========================================================================
Timing constraint: Default period analysis for Clock 'CLKR/clk_o'
  Clock period: 32.326ns (frequency: 30.935MHz)
  Total number of paths / destination ports: 1877473402410799600 / 276
-------------------------------------------------------------------------
Delay:               32.326ns (Levels of Logic = 103)
  Source:            filtro_pa2/R2/data_o_16 (FF)
  Destination:       filtro_pb2/R1/data_o_22 (FF)
  Source Clock:      CLKR/clk_o rising
  Destination Clock: CLKR/clk_o rising

  Data Path: filtro_pa2/R2/data_o_16 to filtro_pb2/R1/data_o_22
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     FDCE:C->Q             3   0.447   0.650  filtro_pa2/R2/data_o_16 (filtro_pa2/R2/data_o_16)
     DSP48A1:A16->P47     18   4.560   1.049  filtro_pa2/Multi_a2/Mmult_y1 (filtro_pa2/Multi_a2/Mmult_y1_P47_to_filtro_pa2/Multi_a2/Mmult_y11)
     DSP48A1:C30->P19     12   2.687   0.909  filtro_pa2/Multi_a2/Mmult_y11 (filtro_pa2/Multi_a2/y1<36>)
     LUT6:I5->O           17   0.205   1.028  filtro_pa2/Multi_a2/Mmux_u15_1 (filtro_pa2/Multi_a2/Mmux_u15)
     LUT6:I5->O            1   0.205   0.000  filtro_pa2/Suma_a/Madd_y1_Madd_lut<0> (filtro_pa2/Suma_a/Madd_y1_Madd_lut<0>)
     MUXCY:S->O            1   0.172   0.000  filtro_pa2/Suma_a/Madd_y1_Madd_cy<0> (filtro_pa2/Suma_a/Madd_y1_Madd_cy<0>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_a/Madd_y1_Madd_cy<1> (filtro_pa2/Suma_a/Madd_y1_Madd_cy<1>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_a/Madd_y1_Madd_cy<2> (filtro_pa2/Suma_a/Madd_y1_Madd_cy<2>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_a/Madd_y1_Madd_cy<3> (filtro_pa2/Suma_a/Madd_y1_Madd_cy<3>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_a/Madd_y1_Madd_cy<4> (filtro_pa2/Suma_a/Madd_y1_Madd_cy<4>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_a/Madd_y1_Madd_cy<5> (filtro_pa2/Suma_a/Madd_y1_Madd_cy<5>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_a/Madd_y1_Madd_cy<6> (filtro_pa2/Suma_a/Madd_y1_Madd_cy<6>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_a/Madd_y1_Madd_cy<7> (filtro_pa2/Suma_a/Madd_y1_Madd_cy<7>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_a/Madd_y1_Madd_cy<8> (filtro_pa2/Suma_a/Madd_y1_Madd_cy<8>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_a/Madd_y1_Madd_cy<9> (filtro_pa2/Suma_a/Madd_y1_Madd_cy<9>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_a/Madd_y1_Madd_cy<10> (filtro_pa2/Suma_a/Madd_y1_Madd_cy<10>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_a/Madd_y1_Madd_cy<11> (filtro_pa2/Suma_a/Madd_y1_Madd_cy<11>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_a/Madd_y1_Madd_cy<12> (filtro_pa2/Suma_a/Madd_y1_Madd_cy<12>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_a/Madd_y1_Madd_cy<13> (filtro_pa2/Suma_a/Madd_y1_Madd_cy<13>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_a/Madd_y1_Madd_cy<14> (filtro_pa2/Suma_a/Madd_y1_Madd_cy<14>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_a/Madd_y1_Madd_cy<15> (filtro_pa2/Suma_a/Madd_y1_Madd_cy<15>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_a/Madd_y1_Madd_cy<16> (filtro_pa2/Suma_a/Madd_y1_Madd_cy<16>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_a/Madd_y1_Madd_cy<17> (filtro_pa2/Suma_a/Madd_y1_Madd_cy<17>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_a/Madd_y1_Madd_cy<18> (filtro_pa2/Suma_a/Madd_y1_Madd_cy<18>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_a/Madd_y1_Madd_cy<19> (filtro_pa2/Suma_a/Madd_y1_Madd_cy<19>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_a/Madd_y1_Madd_cy<20> (filtro_pa2/Suma_a/Madd_y1_Madd_cy<20>)
     MUXCY:CI->O           0   0.019   0.000  filtro_pa2/Suma_a/Madd_y1_Madd_cy<21> (filtro_pa2/Suma_a/Madd_y1_Madd_cy<21>)
     XORCY:CI->O          47   0.180   1.505  filtro_pa2/Suma_a/Madd_y1_Madd_xor<22> (filtro_pa2/Suma_a/y1<22>)
     LUT5:I4->O            1   0.205   0.000  filtro_pa2/Suma_in/Madd_y1_Madd_lut<0> (filtro_pa2/Suma_in/Madd_y1_Madd_lut<0>)
     MUXCY:S->O            1   0.172   0.000  filtro_pa2/Suma_in/Madd_y1_Madd_cy<0> (filtro_pa2/Suma_in/Madd_y1_Madd_cy<0>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_in/Madd_y1_Madd_cy<1> (filtro_pa2/Suma_in/Madd_y1_Madd_cy<1>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_in/Madd_y1_Madd_cy<2> (filtro_pa2/Suma_in/Madd_y1_Madd_cy<2>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_in/Madd_y1_Madd_cy<3> (filtro_pa2/Suma_in/Madd_y1_Madd_cy<3>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_in/Madd_y1_Madd_cy<4> (filtro_pa2/Suma_in/Madd_y1_Madd_cy<4>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_in/Madd_y1_Madd_cy<5> (filtro_pa2/Suma_in/Madd_y1_Madd_cy<5>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_in/Madd_y1_Madd_cy<6> (filtro_pa2/Suma_in/Madd_y1_Madd_cy<6>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_in/Madd_y1_Madd_cy<7> (filtro_pa2/Suma_in/Madd_y1_Madd_cy<7>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_in/Madd_y1_Madd_cy<8> (filtro_pa2/Suma_in/Madd_y1_Madd_cy<8>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_in/Madd_y1_Madd_cy<9> (filtro_pa2/Suma_in/Madd_y1_Madd_cy<9>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_in/Madd_y1_Madd_cy<10> (filtro_pa2/Suma_in/Madd_y1_Madd_cy<10>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_in/Madd_y1_Madd_cy<11> (filtro_pa2/Suma_in/Madd_y1_Madd_cy<11>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_in/Madd_y1_Madd_cy<12> (filtro_pa2/Suma_in/Madd_y1_Madd_cy<12>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_in/Madd_y1_Madd_cy<13> (filtro_pa2/Suma_in/Madd_y1_Madd_cy<13>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_in/Madd_y1_Madd_cy<14> (filtro_pa2/Suma_in/Madd_y1_Madd_cy<14>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_in/Madd_y1_Madd_cy<15> (filtro_pa2/Suma_in/Madd_y1_Madd_cy<15>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_in/Madd_y1_Madd_cy<16> (filtro_pa2/Suma_in/Madd_y1_Madd_cy<16>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_in/Madd_y1_Madd_cy<17> (filtro_pa2/Suma_in/Madd_y1_Madd_cy<17>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_in/Madd_y1_Madd_cy<18> (filtro_pa2/Suma_in/Madd_y1_Madd_cy<18>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_in/Madd_y1_Madd_cy<19> (filtro_pa2/Suma_in/Madd_y1_Madd_cy<19>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_in/Madd_y1_Madd_cy<20> (filtro_pa2/Suma_in/Madd_y1_Madd_cy<20>)
     MUXCY:CI->O           0   0.019   0.000  filtro_pa2/Suma_in/Madd_y1_Madd_cy<21> (filtro_pa2/Suma_in/Madd_y1_Madd_cy<21>)
     XORCY:CI->O          46   0.180   1.491  filtro_pa2/Suma_in/Madd_y1_Madd_xor<22> (filtro_pa2/Suma_in/y1<22>)
     LUT6:I5->O            3   0.205   0.650  filtro_pa2/Suma_in/Mmux_y215 (filtro_pa2/data_fk<0>)
     DSP48A1:A0->P47      18   4.560   1.049  filtro_pa2/Multi_b0/Mmult_y1 (filtro_pa2/Multi_b0/Mmult_y1_P47_to_filtro_pa2/Multi_b0/Mmult_y11)
     DSP48A1:C30->P19     46   2.687   1.491  filtro_pa2/Multi_b0/Mmult_y11 (filtro_pa2/Multi_b0/y1<36>)
     LUT5:I4->O            1   0.205   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_lut<0> (filtro_pa2/Suma_out/Madd_y1_Madd_lut<0>)
     MUXCY:S->O            1   0.172   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<0> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<0>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<1> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<1>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<2> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<2>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<3> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<3>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<4> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<4>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<5> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<5>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<6> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<6>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<7> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<7>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<8> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<8>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<9> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<9>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<10> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<10>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<11> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<11>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<12> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<12>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<13> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<13>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<14> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<14>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<15> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<15>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<16> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<16>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<17> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<17>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<18> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<18>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<19> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<19>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<20> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<20>)
     MUXCY:CI->O           0   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<21> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<21>)
     XORCY:CI->O          71   0.180   1.687  filtro_pa2/Suma_out/Madd_y1_Madd_xor<22> (filtro_pa2/Suma_out/y1<22>)
     LUT5:I4->O            1   0.205   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_lut<0> (filtro_pb2/Suma_in/Madd_y1_Madd_lut<0>)
     MUXCY:S->O            1   0.172   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<0> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<0>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<1> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<1>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<2> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<2>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<3> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<3>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<4> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<4>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<5> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<5>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<6> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<6>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<7> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<7>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<8> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<8>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<9> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<9>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<10> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<10>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<11> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<11>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<12> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<12>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<13> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<13>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<14> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<14>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<15> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<15>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<16> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<16>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<17> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<17>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<18> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<18>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<19> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<19>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<20> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<20>)
     MUXCY:CI->O           0   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<21> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<21>)
     XORCY:CI->O          35   0.180   1.335  filtro_pb2/Suma_in/Madd_y1_Madd_xor<22> (filtro_pb2/Suma_in/y1<22>)
     LUT6:I5->O            6   0.205   0.000  filtro_pb2/Suma_in/Mmux_y215 (filtro_pb2/data_fk<0>)
     FDCE:D                    0.102          filtro_pb2/R1/data_o_0
    ----------------------------------------
    Total                     32.326ns (19.482ns logic, 12.844ns route)
                                       (60.3% logic, 39.7% route)

=========================================================================
Timing constraint: Default OFFSET IN BEFORE for Clock 'clk'
  Total number of paths / destination ports: 6 / 6
-------------------------------------------------------------------------
Offset:              3.721ns (Levels of Logic = 1)
  Source:            rst (PAD)
  Destination:       CLKR/clk_o (FF)
  Destination Clock: clk rising

  Data Path: rst to CLKR/clk_o
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     IBUF:I->O           282   1.222   2.069  rst_IBUF (rst_IBUF)
     FDCE:CLR                  0.430          CLKR/clk_o
    ----------------------------------------
    Total                      3.721ns (1.652ns logic, 2.069ns route)
                                       (44.4% logic, 55.6% route)

=========================================================================
Timing constraint: Default OFFSET IN BEFORE for Clock 'CLKR/clk_o'
  Total number of paths / destination ports: 416857831188 / 414
-------------------------------------------------------------------------
Offset:              21.362ns (Levels of Logic = 55)
  Source:            data_i<22> (PAD)
  Destination:       filtro_pb2/R1/data_o_22 (FF)
  Destination Clock: CLKR/clk_o rising

  Data Path: data_i<22> to filtro_pb2/R1/data_o_22
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     IBUF:I->O           238   1.222   2.427  data_i_22_IBUF (data_i_22_IBUF)
     LUT6:I0->O            0   0.203   0.000  filtro_pa2/Suma_in/Madd_y1_Madd_lut<22> (filtro_pa2/Suma_in/Madd_y1_Madd_lut<22>)
     XORCY:LI->O          46   0.136   1.491  filtro_pa2/Suma_in/Madd_y1_Madd_xor<22> (filtro_pa2/Suma_in/y1<22>)
     LUT6:I5->O            3   0.205   0.650  filtro_pa2/Suma_in/Mmux_y215 (filtro_pa2/data_fk<0>)
     DSP48A1:A0->P47      18   4.560   1.049  filtro_pa2/Multi_b0/Mmult_y1 (filtro_pa2/Multi_b0/Mmult_y1_P47_to_filtro_pa2/Multi_b0/Mmult_y11)
     DSP48A1:C30->P19     46   2.687   1.491  filtro_pa2/Multi_b0/Mmult_y11 (filtro_pa2/Multi_b0/y1<36>)
     LUT5:I4->O            1   0.205   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_lut<0> (filtro_pa2/Suma_out/Madd_y1_Madd_lut<0>)
     MUXCY:S->O            1   0.172   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<0> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<0>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<1> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<1>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<2> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<2>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<3> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<3>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<4> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<4>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<5> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<5>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<6> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<6>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<7> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<7>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<8> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<8>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<9> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<9>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<10> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<10>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<11> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<11>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<12> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<12>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<13> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<13>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<14> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<14>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<15> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<15>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<16> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<16>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<17> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<17>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<18> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<18>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<19> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<19>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<20> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<20>)
     MUXCY:CI->O           0   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<21> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<21>)
     XORCY:CI->O          71   0.180   1.687  filtro_pa2/Suma_out/Madd_y1_Madd_xor<22> (filtro_pa2/Suma_out/y1<22>)
     LUT5:I4->O            1   0.205   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_lut<0> (filtro_pb2/Suma_in/Madd_y1_Madd_lut<0>)
     MUXCY:S->O            1   0.172   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<0> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<0>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<1> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<1>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<2> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<2>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<3> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<3>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<4> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<4>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<5> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<5>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<6> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<6>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<7> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<7>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<8> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<8>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<9> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<9>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<10> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<10>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<11> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<11>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<12> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<12>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<13> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<13>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<14> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<14>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<15> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<15>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<16> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<16>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<17> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<17>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<18> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<18>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<19> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<19>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<20> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<20>)
     MUXCY:CI->O           0   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<21> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<21>)
     XORCY:CI->O          35   0.180   1.335  filtro_pb2/Suma_in/Madd_y1_Madd_xor<22> (filtro_pb2/Suma_in/y1<22>)
     LUT6:I5->O            6   0.205   0.000  filtro_pb2/Suma_in/Mmux_y215 (filtro_pb2/data_fk<0>)
     FDCE:D                    0.102          filtro_pb2/R1/data_o_0
    ----------------------------------------
    Total                     21.362ns (11.232ns logic, 10.130ns route)
                                       (52.6% logic, 47.4% route)

=========================================================================
Timing constraint: Default OFFSET OUT AFTER for Clock 'CLKR/clk_o'
  Total number of paths / destination ports: 9500766249437186400000000 / 69
-------------------------------------------------------------------------
Offset:              45.025ns (Levels of Logic = 157)
  Source:            filtro_pa2/R2/data_o_16 (FF)
  Destination:       data_out_2<22> (PAD)
  Source Clock:      CLKR/clk_o rising

  Data Path: filtro_pa2/R2/data_o_16 to data_out_2<22>
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     FDCE:C->Q             3   0.447   0.650  filtro_pa2/R2/data_o_16 (filtro_pa2/R2/data_o_16)
     DSP48A1:A16->P47     18   4.560   1.049  filtro_pa2/Multi_a2/Mmult_y1 (filtro_pa2/Multi_a2/Mmult_y1_P47_to_filtro_pa2/Multi_a2/Mmult_y11)
     DSP48A1:C30->P19     12   2.687   0.909  filtro_pa2/Multi_a2/Mmult_y11 (filtro_pa2/Multi_a2/y1<36>)
     LUT6:I5->O           17   0.205   1.028  filtro_pa2/Multi_a2/Mmux_u15_1 (filtro_pa2/Multi_a2/Mmux_u15)
     LUT6:I5->O            1   0.205   0.000  filtro_pa2/Suma_a/Madd_y1_Madd_lut<0> (filtro_pa2/Suma_a/Madd_y1_Madd_lut<0>)
     MUXCY:S->O            1   0.172   0.000  filtro_pa2/Suma_a/Madd_y1_Madd_cy<0> (filtro_pa2/Suma_a/Madd_y1_Madd_cy<0>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_a/Madd_y1_Madd_cy<1> (filtro_pa2/Suma_a/Madd_y1_Madd_cy<1>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_a/Madd_y1_Madd_cy<2> (filtro_pa2/Suma_a/Madd_y1_Madd_cy<2>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_a/Madd_y1_Madd_cy<3> (filtro_pa2/Suma_a/Madd_y1_Madd_cy<3>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_a/Madd_y1_Madd_cy<4> (filtro_pa2/Suma_a/Madd_y1_Madd_cy<4>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_a/Madd_y1_Madd_cy<5> (filtro_pa2/Suma_a/Madd_y1_Madd_cy<5>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_a/Madd_y1_Madd_cy<6> (filtro_pa2/Suma_a/Madd_y1_Madd_cy<6>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_a/Madd_y1_Madd_cy<7> (filtro_pa2/Suma_a/Madd_y1_Madd_cy<7>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_a/Madd_y1_Madd_cy<8> (filtro_pa2/Suma_a/Madd_y1_Madd_cy<8>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_a/Madd_y1_Madd_cy<9> (filtro_pa2/Suma_a/Madd_y1_Madd_cy<9>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_a/Madd_y1_Madd_cy<10> (filtro_pa2/Suma_a/Madd_y1_Madd_cy<10>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_a/Madd_y1_Madd_cy<11> (filtro_pa2/Suma_a/Madd_y1_Madd_cy<11>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_a/Madd_y1_Madd_cy<12> (filtro_pa2/Suma_a/Madd_y1_Madd_cy<12>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_a/Madd_y1_Madd_cy<13> (filtro_pa2/Suma_a/Madd_y1_Madd_cy<13>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_a/Madd_y1_Madd_cy<14> (filtro_pa2/Suma_a/Madd_y1_Madd_cy<14>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_a/Madd_y1_Madd_cy<15> (filtro_pa2/Suma_a/Madd_y1_Madd_cy<15>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_a/Madd_y1_Madd_cy<16> (filtro_pa2/Suma_a/Madd_y1_Madd_cy<16>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_a/Madd_y1_Madd_cy<17> (filtro_pa2/Suma_a/Madd_y1_Madd_cy<17>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_a/Madd_y1_Madd_cy<18> (filtro_pa2/Suma_a/Madd_y1_Madd_cy<18>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_a/Madd_y1_Madd_cy<19> (filtro_pa2/Suma_a/Madd_y1_Madd_cy<19>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_a/Madd_y1_Madd_cy<20> (filtro_pa2/Suma_a/Madd_y1_Madd_cy<20>)
     MUXCY:CI->O           0   0.019   0.000  filtro_pa2/Suma_a/Madd_y1_Madd_cy<21> (filtro_pa2/Suma_a/Madd_y1_Madd_cy<21>)
     XORCY:CI->O          47   0.180   1.505  filtro_pa2/Suma_a/Madd_y1_Madd_xor<22> (filtro_pa2/Suma_a/y1<22>)
     LUT5:I4->O            1   0.205   0.000  filtro_pa2/Suma_in/Madd_y1_Madd_lut<0> (filtro_pa2/Suma_in/Madd_y1_Madd_lut<0>)
     MUXCY:S->O            1   0.172   0.000  filtro_pa2/Suma_in/Madd_y1_Madd_cy<0> (filtro_pa2/Suma_in/Madd_y1_Madd_cy<0>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_in/Madd_y1_Madd_cy<1> (filtro_pa2/Suma_in/Madd_y1_Madd_cy<1>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_in/Madd_y1_Madd_cy<2> (filtro_pa2/Suma_in/Madd_y1_Madd_cy<2>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_in/Madd_y1_Madd_cy<3> (filtro_pa2/Suma_in/Madd_y1_Madd_cy<3>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_in/Madd_y1_Madd_cy<4> (filtro_pa2/Suma_in/Madd_y1_Madd_cy<4>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_in/Madd_y1_Madd_cy<5> (filtro_pa2/Suma_in/Madd_y1_Madd_cy<5>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_in/Madd_y1_Madd_cy<6> (filtro_pa2/Suma_in/Madd_y1_Madd_cy<6>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_in/Madd_y1_Madd_cy<7> (filtro_pa2/Suma_in/Madd_y1_Madd_cy<7>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_in/Madd_y1_Madd_cy<8> (filtro_pa2/Suma_in/Madd_y1_Madd_cy<8>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_in/Madd_y1_Madd_cy<9> (filtro_pa2/Suma_in/Madd_y1_Madd_cy<9>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_in/Madd_y1_Madd_cy<10> (filtro_pa2/Suma_in/Madd_y1_Madd_cy<10>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_in/Madd_y1_Madd_cy<11> (filtro_pa2/Suma_in/Madd_y1_Madd_cy<11>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_in/Madd_y1_Madd_cy<12> (filtro_pa2/Suma_in/Madd_y1_Madd_cy<12>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_in/Madd_y1_Madd_cy<13> (filtro_pa2/Suma_in/Madd_y1_Madd_cy<13>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_in/Madd_y1_Madd_cy<14> (filtro_pa2/Suma_in/Madd_y1_Madd_cy<14>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_in/Madd_y1_Madd_cy<15> (filtro_pa2/Suma_in/Madd_y1_Madd_cy<15>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_in/Madd_y1_Madd_cy<16> (filtro_pa2/Suma_in/Madd_y1_Madd_cy<16>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_in/Madd_y1_Madd_cy<17> (filtro_pa2/Suma_in/Madd_y1_Madd_cy<17>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_in/Madd_y1_Madd_cy<18> (filtro_pa2/Suma_in/Madd_y1_Madd_cy<18>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_in/Madd_y1_Madd_cy<19> (filtro_pa2/Suma_in/Madd_y1_Madd_cy<19>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_in/Madd_y1_Madd_cy<20> (filtro_pa2/Suma_in/Madd_y1_Madd_cy<20>)
     MUXCY:CI->O           0   0.019   0.000  filtro_pa2/Suma_in/Madd_y1_Madd_cy<21> (filtro_pa2/Suma_in/Madd_y1_Madd_cy<21>)
     XORCY:CI->O          46   0.180   1.491  filtro_pa2/Suma_in/Madd_y1_Madd_xor<22> (filtro_pa2/Suma_in/y1<22>)
     LUT6:I5->O            3   0.205   0.650  filtro_pa2/Suma_in/Mmux_y215 (filtro_pa2/data_fk<0>)
     DSP48A1:A0->P47      18   4.560   1.049  filtro_pa2/Multi_b0/Mmult_y1 (filtro_pa2/Multi_b0/Mmult_y1_P47_to_filtro_pa2/Multi_b0/Mmult_y11)
     DSP48A1:C30->P19     46   2.687   1.491  filtro_pa2/Multi_b0/Mmult_y11 (filtro_pa2/Multi_b0/y1<36>)
     LUT5:I4->O            1   0.205   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_lut<0> (filtro_pa2/Suma_out/Madd_y1_Madd_lut<0>)
     MUXCY:S->O            1   0.172   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<0> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<0>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<1> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<1>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<2> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<2>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<3> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<3>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<4> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<4>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<5> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<5>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<6> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<6>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<7> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<7>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<8> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<8>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<9> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<9>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<10> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<10>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<11> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<11>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<12> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<12>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<13> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<13>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<14> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<14>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<15> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<15>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<16> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<16>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<17> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<17>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<18> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<18>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<19> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<19>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<20> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<20>)
     MUXCY:CI->O           0   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<21> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<21>)
     XORCY:CI->O          71   0.180   1.687  filtro_pa2/Suma_out/Madd_y1_Madd_xor<22> (filtro_pa2/Suma_out/y1<22>)
     LUT5:I4->O            1   0.205   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_lut<0> (filtro_pb2/Suma_in/Madd_y1_Madd_lut<0>)
     MUXCY:S->O            1   0.172   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<0> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<0>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<1> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<1>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<2> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<2>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<3> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<3>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<4> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<4>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<5> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<5>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<6> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<6>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<7> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<7>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<8> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<8>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<9> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<9>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<10> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<10>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<11> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<11>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<12> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<12>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<13> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<13>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<14> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<14>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<15> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<15>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<16> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<16>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<17> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<17>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<18> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<18>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<19> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<19>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<20> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<20>)
     MUXCY:CI->O           0   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<21> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<21>)
     XORCY:CI->O          35   0.180   1.335  filtro_pb2/Suma_in/Madd_y1_Madd_xor<22> (filtro_pb2/Suma_in/y1<22>)
     LUT6:I5->O           20   0.205   1.197  filtro_pb2/Suma_in/Mmux_y2231 (filtro_pb2/Multi_b0/Mmult_y1_Madd_cy<2>)
     LUT2:I0->O            1   0.203   0.000  filtro_pb2/Multi_b0/Mmult_y1_Madd2_lut<11> (filtro_pb2/Multi_b0/Mmult_y1_Madd2_lut<11>)
     MUXCY:S->O            1   0.172   0.000  filtro_pb2/Multi_b0/Mmult_y1_Madd2_cy<11> (filtro_pb2/Multi_b0/Mmult_y1_Madd2_cy<11>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Multi_b0/Mmult_y1_Madd2_cy<12> (filtro_pb2/Multi_b0/Mmult_y1_Madd2_cy<12>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Multi_b0/Mmult_y1_Madd2_cy<13> (filtro_pb2/Multi_b0/Mmult_y1_Madd2_cy<13>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Multi_b0/Mmult_y1_Madd2_cy<14> (filtro_pb2/Multi_b0/Mmult_y1_Madd2_cy<14>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Multi_b0/Mmult_y1_Madd2_cy<15> (filtro_pb2/Multi_b0/Mmult_y1_Madd2_cy<15>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Multi_b0/Mmult_y1_Madd2_cy<16> (filtro_pb2/Multi_b0/Mmult_y1_Madd2_cy<16>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Multi_b0/Mmult_y1_Madd2_cy<17> (filtro_pb2/Multi_b0/Mmult_y1_Madd2_cy<17>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Multi_b0/Mmult_y1_Madd2_cy<18> (filtro_pb2/Multi_b0/Mmult_y1_Madd2_cy<18>)
     XORCY:CI->O           1   0.180   0.684  filtro_pb2/Multi_b0/Mmult_y1_Madd2_xor<19> (filtro_pb2/Multi_b0/Mmult_y1_Madd_213)
     LUT2:I0->O            1   0.203   0.000  filtro_pb2/Multi_b0/Mmult_y1_Madd3_lut<21> (filtro_pb2/Multi_b0/Mmult_y1_Madd3_lut<21>)
     MUXCY:S->O            1   0.172   0.000  filtro_pb2/Multi_b0/Mmult_y1_Madd3_cy<21> (filtro_pb2/Multi_b0/Mmult_y1_Madd3_cy<21>)
     XORCY:CI->O           1   0.180   0.944  filtro_pb2/Multi_b0/Mmult_y1_Madd3_xor<22> (filtro_pb2/Multi_b0/Mmult_y1_Madd_223)
     LUT6:I0->O            1   0.203   0.000  filtro_pb2/Multi_b0/Mmult_y1_Madd4_lut<22> (filtro_pb2/Multi_b0/Mmult_y1_Madd4_lut<22>)
     MUXCY:S->O            1   0.172   0.000  filtro_pb2/Multi_b0/Mmult_y1_Madd4_cy<22> (filtro_pb2/Multi_b0/Mmult_y1_Madd4_cy<22>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Multi_b0/Mmult_y1_Madd4_cy<23> (filtro_pb2/Multi_b0/Mmult_y1_Madd4_cy<23>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Multi_b0/Mmult_y1_Madd4_cy<24> (filtro_pb2/Multi_b0/Mmult_y1_Madd4_cy<24>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Multi_b0/Mmult_y1_Madd4_cy<25> (filtro_pb2/Multi_b0/Mmult_y1_Madd4_cy<25>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Multi_b0/Mmult_y1_Madd4_cy<26> (filtro_pb2/Multi_b0/Mmult_y1_Madd4_cy<26>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Multi_b0/Mmult_y1_Madd4_cy<27> (filtro_pb2/Multi_b0/Mmult_y1_Madd4_cy<27>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Multi_b0/Mmult_y1_Madd4_cy<28> (filtro_pb2/Multi_b0/Mmult_y1_Madd4_cy<28>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Multi_b0/Mmult_y1_Madd4_cy<29> (filtro_pb2/Multi_b0/Mmult_y1_Madd4_cy<29>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Multi_b0/Mmult_y1_Madd4_cy<30> (filtro_pb2/Multi_b0/Mmult_y1_Madd4_cy<30>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Multi_b0/Mmult_y1_Madd4_cy<31> (filtro_pb2/Multi_b0/Mmult_y1_Madd4_cy<31>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Multi_b0/Mmult_y1_Madd4_cy<32> (filtro_pb2/Multi_b0/Mmult_y1_Madd4_cy<32>)
     MUXCY:CI->O           0   0.019   0.000  filtro_pb2/Multi_b0/Mmult_y1_Madd4_cy<33> (filtro_pb2/Multi_b0/Mmult_y1_Madd4_cy<33>)
     XORCY:CI->O          24   0.180   1.277  filtro_pb2/Multi_b0/Mmult_y1_Madd4_xor<34> (filtro_pb2/Multi_b0/y1<34>)
     LUT4:I2->O            1   0.203   0.924  filtro_pb2/Multi_b0/Mmux_y213 (filtro_pb2/data_n1<0>)
     LUT5:I0->O            1   0.203   0.000  filtro_pb2/Suma_out/Madd_y1_Madd_lut<0> (filtro_pb2/Suma_out/Madd_y1_Madd_lut<0>)
     MUXCY:S->O            1   0.172   0.000  filtro_pb2/Suma_out/Madd_y1_Madd_cy<0> (filtro_pb2/Suma_out/Madd_y1_Madd_cy<0>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_out/Madd_y1_Madd_cy<1> (filtro_pb2/Suma_out/Madd_y1_Madd_cy<1>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_out/Madd_y1_Madd_cy<2> (filtro_pb2/Suma_out/Madd_y1_Madd_cy<2>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_out/Madd_y1_Madd_cy<3> (filtro_pb2/Suma_out/Madd_y1_Madd_cy<3>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_out/Madd_y1_Madd_cy<4> (filtro_pb2/Suma_out/Madd_y1_Madd_cy<4>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_out/Madd_y1_Madd_cy<5> (filtro_pb2/Suma_out/Madd_y1_Madd_cy<5>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_out/Madd_y1_Madd_cy<6> (filtro_pb2/Suma_out/Madd_y1_Madd_cy<6>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_out/Madd_y1_Madd_cy<7> (filtro_pb2/Suma_out/Madd_y1_Madd_cy<7>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_out/Madd_y1_Madd_cy<8> (filtro_pb2/Suma_out/Madd_y1_Madd_cy<8>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_out/Madd_y1_Madd_cy<9> (filtro_pb2/Suma_out/Madd_y1_Madd_cy<9>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_out/Madd_y1_Madd_cy<10> (filtro_pb2/Suma_out/Madd_y1_Madd_cy<10>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_out/Madd_y1_Madd_cy<11> (filtro_pb2/Suma_out/Madd_y1_Madd_cy<11>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_out/Madd_y1_Madd_cy<12> (filtro_pb2/Suma_out/Madd_y1_Madd_cy<12>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_out/Madd_y1_Madd_cy<13> (filtro_pb2/Suma_out/Madd_y1_Madd_cy<13>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_out/Madd_y1_Madd_cy<14> (filtro_pb2/Suma_out/Madd_y1_Madd_cy<14>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_out/Madd_y1_Madd_cy<15> (filtro_pb2/Suma_out/Madd_y1_Madd_cy<15>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_out/Madd_y1_Madd_cy<16> (filtro_pb2/Suma_out/Madd_y1_Madd_cy<16>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_out/Madd_y1_Madd_cy<17> (filtro_pb2/Suma_out/Madd_y1_Madd_cy<17>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_out/Madd_y1_Madd_cy<18> (filtro_pb2/Suma_out/Madd_y1_Madd_cy<18>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_out/Madd_y1_Madd_cy<19> (filtro_pb2/Suma_out/Madd_y1_Madd_cy<19>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_out/Madd_y1_Madd_cy<20> (filtro_pb2/Suma_out/Madd_y1_Madd_cy<20>)
     MUXCY:CI->O           0   0.019   0.000  filtro_pb2/Suma_out/Madd_y1_Madd_cy<21> (filtro_pb2/Suma_out/Madd_y1_Madd_cy<21>)
     XORCY:CI->O          23   0.180   1.258  filtro_pb2/Suma_out/Madd_y1_Madd_xor<22> (filtro_pb2/Suma_out/y1<22>)
     LUT5:I3->O            1   0.203   0.579  filtro_pb2/Suma_out/Mmux_y2151 (data_out_2_22_OBUF)
     OBUF:I->O                 2.571          data_out_2_22_OBUF (data_out_2<22>)
    ----------------------------------------
    Total                     45.025ns (25.318ns logic, 19.707ns route)
                                       (56.2% logic, 43.8% route)

=========================================================================
Timing constraint: Default OFFSET OUT AFTER for Clock 'clk'
  Total number of paths / destination ports: 1 / 1
-------------------------------------------------------------------------
Offset:              5.086ns (Levels of Logic = 1)
  Source:            CLKR/clk_o (FF)
  Destination:       clk_r (PAD)
  Source Clock:      clk rising

  Data Path: CLKR/clk_o to clk_r
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     FDCE:C->Q           278   0.447   2.068  CLKR/clk_o (CLKR/clk_o)
     OBUF:I->O                 2.571          clk_r_OBUF (clk_r)
    ----------------------------------------
    Total                      5.086ns (3.018ns logic, 2.068ns route)
                                       (59.3% logic, 40.7% route)

=========================================================================
Timing constraint: Default path analysis
  Total number of paths / destination ports: 2060086991104558600 / 69
-------------------------------------------------------------------------
Delay:               34.061ns (Levels of Logic = 109)
  Source:            data_i<22> (PAD)
  Destination:       data_out_2<22> (PAD)

  Data Path: data_i<22> to data_out_2<22>
                                Gate     Net
    Cell:in->out      fanout   Delay   Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
     IBUF:I->O           238   1.222   2.427  data_i_22_IBUF (data_i_22_IBUF)
     LUT6:I0->O            0   0.203   0.000  filtro_pa2/Suma_in/Madd_y1_Madd_lut<22> (filtro_pa2/Suma_in/Madd_y1_Madd_lut<22>)
     XORCY:LI->O          46   0.136   1.491  filtro_pa2/Suma_in/Madd_y1_Madd_xor<22> (filtro_pa2/Suma_in/y1<22>)
     LUT6:I5->O            3   0.205   0.650  filtro_pa2/Suma_in/Mmux_y215 (filtro_pa2/data_fk<0>)
     DSP48A1:A0->P47      18   4.560   1.049  filtro_pa2/Multi_b0/Mmult_y1 (filtro_pa2/Multi_b0/Mmult_y1_P47_to_filtro_pa2/Multi_b0/Mmult_y11)
     DSP48A1:C30->P19     46   2.687   1.491  filtro_pa2/Multi_b0/Mmult_y11 (filtro_pa2/Multi_b0/y1<36>)
     LUT5:I4->O            1   0.205   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_lut<0> (filtro_pa2/Suma_out/Madd_y1_Madd_lut<0>)
     MUXCY:S->O            1   0.172   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<0> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<0>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<1> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<1>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<2> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<2>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<3> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<3>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<4> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<4>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<5> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<5>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<6> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<6>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<7> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<7>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<8> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<8>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<9> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<9>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<10> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<10>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<11> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<11>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<12> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<12>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<13> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<13>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<14> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<14>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<15> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<15>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<16> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<16>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<17> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<17>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<18> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<18>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<19> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<19>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<20> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<20>)
     MUXCY:CI->O           0   0.019   0.000  filtro_pa2/Suma_out/Madd_y1_Madd_cy<21> (filtro_pa2/Suma_out/Madd_y1_Madd_cy<21>)
     XORCY:CI->O          71   0.180   1.687  filtro_pa2/Suma_out/Madd_y1_Madd_xor<22> (filtro_pa2/Suma_out/y1<22>)
     LUT5:I4->O            1   0.205   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_lut<0> (filtro_pb2/Suma_in/Madd_y1_Madd_lut<0>)
     MUXCY:S->O            1   0.172   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<0> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<0>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<1> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<1>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<2> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<2>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<3> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<3>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<4> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<4>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<5> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<5>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<6> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<6>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<7> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<7>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<8> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<8>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<9> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<9>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<10> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<10>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<11> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<11>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<12> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<12>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<13> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<13>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<14> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<14>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<15> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<15>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<16> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<16>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<17> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<17>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<18> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<18>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<19> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<19>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<20> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<20>)
     MUXCY:CI->O           0   0.019   0.000  filtro_pb2/Suma_in/Madd_y1_Madd_cy<21> (filtro_pb2/Suma_in/Madd_y1_Madd_cy<21>)
     XORCY:CI->O          35   0.180   1.335  filtro_pb2/Suma_in/Madd_y1_Madd_xor<22> (filtro_pb2/Suma_in/y1<22>)
     LUT6:I5->O           20   0.205   1.197  filtro_pb2/Suma_in/Mmux_y2231 (filtro_pb2/Multi_b0/Mmult_y1_Madd_cy<2>)
     LUT2:I0->O            1   0.203   0.000  filtro_pb2/Multi_b0/Mmult_y1_Madd2_lut<11> (filtro_pb2/Multi_b0/Mmult_y1_Madd2_lut<11>)
     MUXCY:S->O            1   0.172   0.000  filtro_pb2/Multi_b0/Mmult_y1_Madd2_cy<11> (filtro_pb2/Multi_b0/Mmult_y1_Madd2_cy<11>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Multi_b0/Mmult_y1_Madd2_cy<12> (filtro_pb2/Multi_b0/Mmult_y1_Madd2_cy<12>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Multi_b0/Mmult_y1_Madd2_cy<13> (filtro_pb2/Multi_b0/Mmult_y1_Madd2_cy<13>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Multi_b0/Mmult_y1_Madd2_cy<14> (filtro_pb2/Multi_b0/Mmult_y1_Madd2_cy<14>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Multi_b0/Mmult_y1_Madd2_cy<15> (filtro_pb2/Multi_b0/Mmult_y1_Madd2_cy<15>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Multi_b0/Mmult_y1_Madd2_cy<16> (filtro_pb2/Multi_b0/Mmult_y1_Madd2_cy<16>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Multi_b0/Mmult_y1_Madd2_cy<17> (filtro_pb2/Multi_b0/Mmult_y1_Madd2_cy<17>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Multi_b0/Mmult_y1_Madd2_cy<18> (filtro_pb2/Multi_b0/Mmult_y1_Madd2_cy<18>)
     XORCY:CI->O           1   0.180   0.684  filtro_pb2/Multi_b0/Mmult_y1_Madd2_xor<19> (filtro_pb2/Multi_b0/Mmult_y1_Madd_213)
     LUT2:I0->O            1   0.203   0.000  filtro_pb2/Multi_b0/Mmult_y1_Madd3_lut<21> (filtro_pb2/Multi_b0/Mmult_y1_Madd3_lut<21>)
     MUXCY:S->O            1   0.172   0.000  filtro_pb2/Multi_b0/Mmult_y1_Madd3_cy<21> (filtro_pb2/Multi_b0/Mmult_y1_Madd3_cy<21>)
     XORCY:CI->O           1   0.180   0.944  filtro_pb2/Multi_b0/Mmult_y1_Madd3_xor<22> (filtro_pb2/Multi_b0/Mmult_y1_Madd_223)
     LUT6:I0->O            1   0.203   0.000  filtro_pb2/Multi_b0/Mmult_y1_Madd4_lut<22> (filtro_pb2/Multi_b0/Mmult_y1_Madd4_lut<22>)
     MUXCY:S->O            1   0.172   0.000  filtro_pb2/Multi_b0/Mmult_y1_Madd4_cy<22> (filtro_pb2/Multi_b0/Mmult_y1_Madd4_cy<22>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Multi_b0/Mmult_y1_Madd4_cy<23> (filtro_pb2/Multi_b0/Mmult_y1_Madd4_cy<23>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Multi_b0/Mmult_y1_Madd4_cy<24> (filtro_pb2/Multi_b0/Mmult_y1_Madd4_cy<24>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Multi_b0/Mmult_y1_Madd4_cy<25> (filtro_pb2/Multi_b0/Mmult_y1_Madd4_cy<25>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Multi_b0/Mmult_y1_Madd4_cy<26> (filtro_pb2/Multi_b0/Mmult_y1_Madd4_cy<26>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Multi_b0/Mmult_y1_Madd4_cy<27> (filtro_pb2/Multi_b0/Mmult_y1_Madd4_cy<27>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Multi_b0/Mmult_y1_Madd4_cy<28> (filtro_pb2/Multi_b0/Mmult_y1_Madd4_cy<28>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Multi_b0/Mmult_y1_Madd4_cy<29> (filtro_pb2/Multi_b0/Mmult_y1_Madd4_cy<29>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Multi_b0/Mmult_y1_Madd4_cy<30> (filtro_pb2/Multi_b0/Mmult_y1_Madd4_cy<30>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Multi_b0/Mmult_y1_Madd4_cy<31> (filtro_pb2/Multi_b0/Mmult_y1_Madd4_cy<31>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Multi_b0/Mmult_y1_Madd4_cy<32> (filtro_pb2/Multi_b0/Mmult_y1_Madd4_cy<32>)
     MUXCY:CI->O           0   0.019   0.000  filtro_pb2/Multi_b0/Mmult_y1_Madd4_cy<33> (filtro_pb2/Multi_b0/Mmult_y1_Madd4_cy<33>)
     XORCY:CI->O          24   0.180   1.277  filtro_pb2/Multi_b0/Mmult_y1_Madd4_xor<34> (filtro_pb2/Multi_b0/y1<34>)
     LUT4:I2->O            1   0.203   0.924  filtro_pb2/Multi_b0/Mmux_y213 (filtro_pb2/data_n1<0>)
     LUT5:I0->O            1   0.203   0.000  filtro_pb2/Suma_out/Madd_y1_Madd_lut<0> (filtro_pb2/Suma_out/Madd_y1_Madd_lut<0>)
     MUXCY:S->O            1   0.172   0.000  filtro_pb2/Suma_out/Madd_y1_Madd_cy<0> (filtro_pb2/Suma_out/Madd_y1_Madd_cy<0>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_out/Madd_y1_Madd_cy<1> (filtro_pb2/Suma_out/Madd_y1_Madd_cy<1>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_out/Madd_y1_Madd_cy<2> (filtro_pb2/Suma_out/Madd_y1_Madd_cy<2>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_out/Madd_y1_Madd_cy<3> (filtro_pb2/Suma_out/Madd_y1_Madd_cy<3>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_out/Madd_y1_Madd_cy<4> (filtro_pb2/Suma_out/Madd_y1_Madd_cy<4>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_out/Madd_y1_Madd_cy<5> (filtro_pb2/Suma_out/Madd_y1_Madd_cy<5>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_out/Madd_y1_Madd_cy<6> (filtro_pb2/Suma_out/Madd_y1_Madd_cy<6>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_out/Madd_y1_Madd_cy<7> (filtro_pb2/Suma_out/Madd_y1_Madd_cy<7>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_out/Madd_y1_Madd_cy<8> (filtro_pb2/Suma_out/Madd_y1_Madd_cy<8>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_out/Madd_y1_Madd_cy<9> (filtro_pb2/Suma_out/Madd_y1_Madd_cy<9>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_out/Madd_y1_Madd_cy<10> (filtro_pb2/Suma_out/Madd_y1_Madd_cy<10>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_out/Madd_y1_Madd_cy<11> (filtro_pb2/Suma_out/Madd_y1_Madd_cy<11>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_out/Madd_y1_Madd_cy<12> (filtro_pb2/Suma_out/Madd_y1_Madd_cy<12>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_out/Madd_y1_Madd_cy<13> (filtro_pb2/Suma_out/Madd_y1_Madd_cy<13>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_out/Madd_y1_Madd_cy<14> (filtro_pb2/Suma_out/Madd_y1_Madd_cy<14>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_out/Madd_y1_Madd_cy<15> (filtro_pb2/Suma_out/Madd_y1_Madd_cy<15>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_out/Madd_y1_Madd_cy<16> (filtro_pb2/Suma_out/Madd_y1_Madd_cy<16>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_out/Madd_y1_Madd_cy<17> (filtro_pb2/Suma_out/Madd_y1_Madd_cy<17>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_out/Madd_y1_Madd_cy<18> (filtro_pb2/Suma_out/Madd_y1_Madd_cy<18>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_out/Madd_y1_Madd_cy<19> (filtro_pb2/Suma_out/Madd_y1_Madd_cy<19>)
     MUXCY:CI->O           1   0.019   0.000  filtro_pb2/Suma_out/Madd_y1_Madd_cy<20> (filtro_pb2/Suma_out/Madd_y1_Madd_cy<20>)
     MUXCY:CI->O           0   0.019   0.000  filtro_pb2/Suma_out/Madd_y1_Madd_cy<21> (filtro_pb2/Suma_out/Madd_y1_Madd_cy<21>)
     XORCY:CI->O          23   0.180   1.258  filtro_pb2/Suma_out/Madd_y1_Madd_xor<22> (filtro_pb2/Suma_out/y1<22>)
     LUT5:I3->O            1   0.203   0.579  filtro_pb2/Suma_out/Mmux_y2151 (data_out_2_22_OBUF)
     OBUF:I->O                 2.571          data_out_2_22_OBUF (data_out_2<22>)
    ----------------------------------------
    Total                     34.061ns (17.068ns logic, 16.993ns route)
                                       (50.1% logic, 49.9% route)

=========================================================================

Cross Clock Domains Report:
--------------------------

Clock to Setup on destination clock CLKR/clk_o
---------------+---------+---------+---------+---------+
               | Src:Rise| Src:Fall| Src:Rise| Src:Fall|
Source Clock   |Dest:Rise|Dest:Rise|Dest:Fall|Dest:Fall|
---------------+---------+---------+---------+---------+
CLKR/clk_o     |   32.326|         |         |         |
clk            |    2.837|         |         |         |
---------------+---------+---------+---------+---------+

Clock to Setup on destination clock clk
---------------+---------+---------+---------+---------+
               | Src:Rise| Src:Fall| Src:Rise| Src:Fall|
Source Clock   |Dest:Rise|Dest:Rise|Dest:Fall|Dest:Fall|
---------------+---------+---------+---------+---------+
clk            |    3.402|         |         |         |
---------------+---------+---------+---------+---------+

=========================================================================


Total REAL time to Xst completion: 37.00 secs
Total CPU time to Xst completion: 37.36 secs
 
--> 

Total memory usage is 349368 kilobytes

Number of errors   :    0 (   0 filtered)
Number of warnings :    0 (   0 filtered)
Number of infos    :    0 (   0 filtered)

