CPU = macchina sequenziale ovvero Stato + circuito combinatorio
Per stato si intende un insieme di parametri che se inseriti nella macchina sequenziale i restituisce uno stesso output.

La messa a terra (ground) ci serve per rappresentare uno zero

## Progettare la CPU MIPS
Prima fase: CPU MIPS semplice non ottimizzata (senza pipeline)
- definire come viene elaborata una istruzione (**fasi di esecuzione**)
- scegliere le **istruzioni da realizzare**
- scegliere le **unità fondamentali necessarie**
- **collegare** le unità funzionali
- **costruire la Control Unit** che controlla il funzionamento della CPU (fa in modo che l’istruzione letta venga eseguita in modo corretto, sa quali parti della cpu attivare data una determinata sequenza binaria)
- calcolare il massimo tempo di esecuzione delle istruzioni (che ci dà il **periodo del clock**)

Fasi di esecuzione di una istruzione:
- *fetch* → **caricamento** di una istruzione della memoria alla CU
- *decodifica* → **decodifica** della istruzione e **lettura argomenti** dai registri
- *esecuzione* → **esecuzione** (attivazione delle unità funzionali necessarie)
- *memoria* → accesso alla **memoria**
- *write back* → scrittura dei **risultati nei registri**
Altre operazioni necessarie:
- aggiornamento del PC (normale, salti condizionati, salti non condizionati)

La cosa particolare sta nel fatto che i passaggi da eseguire per una singola istruzione li posso fare in parallelo. Se ad esempio faccio un `add $s1,$t0,$t1` posso contemporaneamente leggere i valori di $t1 e $t0 e poi in un secondo momento fare la somma


| Nome | Campi |     |     |
| ---- | ----- | --- | --- |
|      | 6 bit |     |     |

## Unità funzionali necessarie
- **PC** → registro che contiene l’indirizzo della istruzione
- **memoria istruzioni** → contiene le istruzioni
- **memoria dati** → da cui leggere/in cui scrivere i dati (load/store)
- **adder** → per calcolare il PC (successivo o salto)
- **registri** → contengono gli argomenti delle istruzioni
- **ALU** → fa le operazioni aritmetico-logiche, confronti, indirizzi in memoria

Queste unità sono collegata da diversi **datapath** (interconnessioni che definiscono il flusso delle informazioni nella CPU)
Se un’unità funzionale può ricevere dati da **più sorgenti** è necessario inserire un multiplexer (**MUX**) per selezionare la sorgente necessaria
Le unità funzionali sono attivate e coordinate dai segnali prodotti dalla **Control Unit**

Se devo fare un’istruzione di tipo aritmetico-logica non mi posso permettere di occupare l’ALU per incrementare anche il PC in quanto in questo caso non potrei fare in parallelo l’istruzione. Per questo mi conviene avere un adder per incrementare il PC e un’ALU per l’istruzione, in modo tale da poter fare le operazioni in contemporaneo



## Fetch dell’istruzione/aggiornamento PC
1. PC = indirizzo dell’istruzione
2. Lettura dell’istruzione
3. PC incrementato di 4 (1 word)
4. Valore aggiornato e reimesso nel PC
![[Screenshot 2024-04-12 alle 12.51.05.png|450]]

## Salti condizionati
essendo ogni label di 16 bit viene estesa a 32 bit e poi moltiplicata per 4 (shift di 2) in modo tale da poter mettere più istruzioni dentro soli 16 bit