Timing Analyzer report for grant
Mon Dec 16 21:58:04 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; grant                                               ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.7%      ;
;     Processors 3-4         ;   0.5%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 224.77 MHz ; 224.77 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.449 ; -238.390           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.453 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -156.161                         ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                            ;
+--------+------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -3.449 ; uart:U2|count_baud[3]  ; uart:U2|count_os[8]   ; clk          ; clk         ; 1.000        ; 0.393      ; 4.843      ;
; -3.365 ; uart:U2|count_baud[0]  ; uart:U2|count_os[8]   ; clk          ; clk         ; 1.000        ; 0.393      ; 4.759      ;
; -3.364 ; uart:U2|count_baud[3]  ; uart:U2|count_os[7]   ; clk          ; clk         ; 1.000        ; 0.393      ; 4.758      ;
; -3.303 ; uart:U2|count_baud[3]  ; uart:U2|count_os[6]   ; clk          ; clk         ; 1.000        ; 0.393      ; 4.697      ;
; -3.268 ; uart:U2|count_baud[0]  ; uart:U2|count_os[7]   ; clk          ; clk         ; 1.000        ; 0.393      ; 4.662      ;
; -3.220 ; uart:U2|count_baud[2]  ; uart:U2|count_os[8]   ; clk          ; clk         ; 1.000        ; 0.393      ; 4.614      ;
; -3.219 ; uart:U2|count_baud[0]  ; uart:U2|count_os[6]   ; clk          ; clk         ; 1.000        ; 0.393      ; 4.613      ;
; -3.218 ; uart:U2|count_baud[3]  ; uart:U2|count_os[5]   ; clk          ; clk         ; 1.000        ; 0.393      ; 4.612      ;
; -3.192 ; uart:U2|rx_count[0]    ; uart:U2|rx_data[1]    ; clk          ; clk         ; 1.000        ; -0.081     ; 4.112      ;
; -3.192 ; uart:U2|rx_count[0]    ; uart:U2|rx_data[3]    ; clk          ; clk         ; 1.000        ; -0.081     ; 4.112      ;
; -3.157 ; uart:U2|count_baud[3]  ; uart:U2|count_os[4]   ; clk          ; clk         ; 1.000        ; 0.393      ; 4.551      ;
; -3.147 ; uart:U2|rx_count[3]    ; uart:U2|rx_data[1]    ; clk          ; clk         ; 1.000        ; -0.081     ; 4.067      ;
; -3.147 ; uart:U2|rx_count[3]    ; uart:U2|rx_data[3]    ; clk          ; clk         ; 1.000        ; -0.081     ; 4.067      ;
; -3.129 ; uart:U2|count_baud[2]  ; uart:U2|count_os[7]   ; clk          ; clk         ; 1.000        ; 0.393      ; 4.523      ;
; -3.122 ; uart:U2|count_baud[0]  ; uart:U2|count_os[5]   ; clk          ; clk         ; 1.000        ; 0.393      ; 4.516      ;
; -3.074 ; uart:U2|count_baud[2]  ; uart:U2|count_os[6]   ; clk          ; clk         ; 1.000        ; 0.393      ; 4.468      ;
; -3.073 ; uart:U2|count_baud[0]  ; uart:U2|count_os[4]   ; clk          ; clk         ; 1.000        ; 0.393      ; 4.467      ;
; -3.072 ; uart:U2|count_baud[3]  ; uart:U2|count_os[3]   ; clk          ; clk         ; 1.000        ; 0.393      ; 4.466      ;
; -3.072 ; uart:U2|count_baud[1]  ; uart:U2|count_os[8]   ; clk          ; clk         ; 1.000        ; 0.393      ; 4.466      ;
; -3.051 ; uart:U2|count_baud[5]  ; uart:U2|count_os[8]   ; clk          ; clk         ; 1.000        ; 0.393      ; 4.445      ;
; -3.011 ; uart:U2|count_baud[3]  ; uart:U2|count_os[2]   ; clk          ; clk         ; 1.000        ; 0.393      ; 4.405      ;
; -2.996 ; uart:U2|count_baud[1]  ; uart:U2|count_os[7]   ; clk          ; clk         ; 1.000        ; 0.393      ; 4.390      ;
; -2.983 ; uart:U2|rx_count[0]    ; uart:U2|rx_data[0]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.903      ;
; -2.983 ; uart:U2|rx_count[0]    ; uart:U2|rx_buffer[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.903      ;
; -2.983 ; uart:U2|rx_count[0]    ; uart:U2|rx_data[2]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.903      ;
; -2.983 ; uart:U2|rx_count[0]    ; uart:U2|rx_buffer[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.903      ;
; -2.983 ; uart:U2|rx_count[0]    ; uart:U2|rx_buffer[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.903      ;
; -2.983 ; uart:U2|rx_count[0]    ; uart:U2|rx_buffer[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.903      ;
; -2.983 ; uart:U2|rx_count[0]    ; uart:U2|rx_data[4]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.903      ;
; -2.983 ; uart:U2|rx_count[0]    ; uart:U2|rx_data[5]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.903      ;
; -2.983 ; uart:U2|rx_count[0]    ; uart:U2|rx_buffer[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.903      ;
; -2.983 ; uart:U2|rx_count[0]    ; uart:U2|rx_buffer[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.903      ;
; -2.983 ; uart:U2|rx_count[0]    ; uart:U2|rx_data[6]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.903      ;
; -2.983 ; uart:U2|rx_count[0]    ; uart:U2|rx_data[7]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.903      ;
; -2.983 ; uart:U2|rx_count[0]    ; uart:U2|rx_buffer[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.903      ;
; -2.983 ; uart:U2|rx_count[0]    ; uart:U2|rx_buffer[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.903      ;
; -2.983 ; uart:U2|rx_count[0]    ; uart:U2|rx_buffer[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.903      ;
; -2.983 ; uart:U2|count_baud[2]  ; uart:U2|count_os[5]   ; clk          ; clk         ; 1.000        ; 0.393      ; 4.377      ;
; -2.976 ; uart:U2|count_baud[0]  ; uart:U2|count_os[3]   ; clk          ; clk         ; 1.000        ; 0.393      ; 4.370      ;
; -2.960 ; uart:U2|count_baud[3]  ; uart:U2|count_baud[4] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.880      ;
; -2.960 ; uart:U2|count_baud[3]  ; uart:U2|count_baud[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.880      ;
; -2.960 ; uart:U2|count_baud[3]  ; uart:U2|count_baud[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.880      ;
; -2.960 ; uart:U2|count_baud[3]  ; uart:U2|count_baud[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.880      ;
; -2.960 ; uart:U2|count_baud[3]  ; uart:U2|count_baud[3] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.880      ;
; -2.960 ; uart:U2|count_baud[3]  ; uart:U2|count_baud[5] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.880      ;
; -2.960 ; uart:U2|count_baud[3]  ; uart:U2|count_baud[6] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.880      ;
; -2.960 ; uart:U2|count_baud[3]  ; uart:U2|count_baud[7] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.880      ;
; -2.960 ; uart:U2|count_baud[3]  ; uart:U2|count_baud[9] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.880      ;
; -2.950 ; uart:U2|count_baud[5]  ; uart:U2|count_os[7]   ; clk          ; clk         ; 1.000        ; 0.393      ; 4.344      ;
; -2.938 ; uart:U2|rx_count[3]    ; uart:U2|rx_data[0]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.858      ;
; -2.938 ; uart:U2|rx_count[3]    ; uart:U2|rx_buffer[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.858      ;
; -2.938 ; uart:U2|rx_count[3]    ; uart:U2|rx_data[2]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.858      ;
; -2.938 ; uart:U2|rx_count[3]    ; uart:U2|rx_buffer[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.858      ;
; -2.938 ; uart:U2|rx_count[3]    ; uart:U2|rx_buffer[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.858      ;
; -2.938 ; uart:U2|rx_count[3]    ; uart:U2|rx_buffer[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.858      ;
; -2.938 ; uart:U2|rx_count[3]    ; uart:U2|rx_data[4]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.858      ;
; -2.938 ; uart:U2|rx_count[3]    ; uart:U2|rx_data[5]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.858      ;
; -2.938 ; uart:U2|rx_count[3]    ; uart:U2|rx_buffer[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.858      ;
; -2.938 ; uart:U2|rx_count[3]    ; uart:U2|rx_buffer[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.858      ;
; -2.938 ; uart:U2|rx_count[3]    ; uart:U2|rx_data[6]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.858      ;
; -2.938 ; uart:U2|rx_count[3]    ; uart:U2|rx_data[7]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.858      ;
; -2.938 ; uart:U2|rx_count[3]    ; uart:U2|rx_buffer[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.858      ;
; -2.938 ; uart:U2|rx_count[3]    ; uart:U2|rx_buffer[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.858      ;
; -2.938 ; uart:U2|rx_count[3]    ; uart:U2|rx_buffer[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.858      ;
; -2.933 ; uart:U2|count_baud[8]  ; uart:U2|count_os[8]   ; clk          ; clk         ; 1.000        ; -0.100     ; 3.834      ;
; -2.928 ; uart:U2|count_baud[2]  ; uart:U2|count_os[4]   ; clk          ; clk         ; 1.000        ; 0.393      ; 4.322      ;
; -2.927 ; uart:U2|count_baud[0]  ; uart:U2|count_os[2]   ; clk          ; clk         ; 1.000        ; 0.393      ; 4.321      ;
; -2.926 ; uart:U2|count_baud[3]  ; uart:U2|count_os[1]   ; clk          ; clk         ; 1.000        ; 0.393      ; 4.320      ;
; -2.926 ; uart:U2|count_baud[1]  ; uart:U2|count_os[6]   ; clk          ; clk         ; 1.000        ; 0.393      ; 4.320      ;
; -2.924 ; uart:U2|count_baud[3]  ; uart:U2|count_os[0]   ; clk          ; clk         ; 1.000        ; 0.393      ; 4.318      ;
; -2.920 ; uart:U2|os_count[2]    ; uart:U2|rx_data[1]    ; clk          ; clk         ; 1.000        ; -0.082     ; 3.839      ;
; -2.920 ; uart:U2|os_count[2]    ; uart:U2|rx_data[3]    ; clk          ; clk         ; 1.000        ; -0.082     ; 3.839      ;
; -2.910 ; uart:U2|rx_count[2]    ; uart:U2|rx_data[1]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.830      ;
; -2.910 ; uart:U2|rx_count[2]    ; uart:U2|rx_data[3]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.830      ;
; -2.905 ; uart:U2|count_baud[5]  ; uart:U2|count_os[6]   ; clk          ; clk         ; 1.000        ; 0.393      ; 4.299      ;
; -2.876 ; uart:U2|count_baud[0]  ; uart:U2|count_baud[4] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.796      ;
; -2.876 ; uart:U2|count_baud[0]  ; uart:U2|count_baud[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.796      ;
; -2.876 ; uart:U2|count_baud[0]  ; uart:U2|count_baud[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.796      ;
; -2.876 ; uart:U2|count_baud[0]  ; uart:U2|count_baud[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.796      ;
; -2.876 ; uart:U2|count_baud[0]  ; uart:U2|count_baud[3] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.796      ;
; -2.876 ; uart:U2|count_baud[0]  ; uart:U2|count_baud[5] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.796      ;
; -2.876 ; uart:U2|count_baud[0]  ; uart:U2|count_baud[6] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.796      ;
; -2.876 ; uart:U2|count_baud[0]  ; uart:U2|count_baud[7] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.796      ;
; -2.876 ; uart:U2|count_baud[0]  ; uart:U2|count_baud[9] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.796      ;
; -2.873 ; adder:U1|i[1]          ; adder:U1|tmp[0]       ; clk          ; clk         ; 1.000        ; -0.081     ; 3.793      ;
; -2.872 ; uart:U2|count_baud[8]  ; uart:U2|count_os[7]   ; clk          ; clk         ; 1.000        ; -0.100     ; 3.773      ;
; -2.850 ; uart:U2|count_baud[1]  ; uart:U2|count_os[5]   ; clk          ; clk         ; 1.000        ; 0.393      ; 4.244      ;
; -2.837 ; uart:U2|count_baud[2]  ; uart:U2|count_os[3]   ; clk          ; clk         ; 1.000        ; 0.393      ; 4.231      ;
; -2.833 ; uart:U2|count_baud[6]  ; uart:U2|count_os[8]   ; clk          ; clk         ; 1.000        ; 0.393      ; 4.227      ;
; -2.830 ; uart:U2|count_baud[0]  ; uart:U2|count_os[1]   ; clk          ; clk         ; 1.000        ; 0.393      ; 4.224      ;
; -2.828 ; uart:U2|count_baud[0]  ; uart:U2|count_os[0]   ; clk          ; clk         ; 1.000        ; 0.393      ; 4.222      ;
; -2.810 ; adder:U1|i[2]          ; adder:U1|tmp[0]       ; clk          ; clk         ; 1.000        ; -0.081     ; 3.730      ;
; -2.804 ; uart:U2|count_baud[5]  ; uart:U2|count_os[5]   ; clk          ; clk         ; 1.000        ; 0.393      ; 4.198      ;
; -2.802 ; uart:U2|count_baud[6]  ; uart:U2|count_os[7]   ; clk          ; clk         ; 1.000        ; 0.393      ; 4.196      ;
; -2.801 ; uart:U2|os_count[0]    ; uart:U2|rx_data[1]    ; clk          ; clk         ; 1.000        ; -0.082     ; 3.720      ;
; -2.801 ; uart:U2|os_count[0]    ; uart:U2|rx_data[3]    ; clk          ; clk         ; 1.000        ; -0.082     ; 3.720      ;
; -2.790 ; uart:U2|rx_count[1]    ; uart:U2|rx_data[1]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.710      ;
; -2.790 ; uart:U2|rx_count[1]    ; uart:U2|rx_data[3]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.710      ;
; -2.787 ; uart:U2|count_baud[8]  ; uart:U2|count_os[6]   ; clk          ; clk         ; 1.000        ; -0.100     ; 3.688      ;
; -2.786 ; uart:U2|count_baud[10] ; uart:U2|count_os[8]   ; clk          ; clk         ; 1.000        ; -0.100     ; 3.687      ;
+--------+------------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                   ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; adder:U1|tmp[0]           ; adder:U1|tmp[0]           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; adder:U1|sig_state.S0     ; adder:U1|sig_state.S0     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:U2|tx_busy           ; uart:U2|tx_busy           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; adder:U1|tx_ena           ; adder:U1|tx_ena           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; adder:U1|sig_state.S2     ; adder:U1|sig_state.S2     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; adder:U1|state_of_rx_busy ; adder:U1|state_of_rx_busy ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:U2|rx_busy           ; uart:U2|rx_busy           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:U2|os_count[2]       ; uart:U2|os_count[2]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:U2|rx_state          ; uart:U2|rx_state          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:U2|os_count[1]       ; uart:U2|os_count[1]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:U2|os_count[3]       ; uart:U2|os_count[3]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:U2|os_count[0]       ; uart:U2|os_count[0]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:U2|rx_count[1]       ; uart:U2|rx_count[1]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:U2|rx_count[2]       ; uart:U2|rx_count[2]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:U2|rx_count[3]       ; uart:U2|rx_count[3]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; uart:U2|rx_count[0]       ; uart:U2|rx_count[0]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.490 ; uart:U2|count_baud[12]    ; uart:U2|count_baud[12]    ; clk          ; clk         ; 0.000        ; 0.100      ; 0.802      ;
; 0.493 ; adder:U1|tx_data[6]       ; uart:U2|tx_buffer[8]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.786      ;
; 0.502 ; uart:U2|tx_buffer[6]      ; uart:U2|tx_buffer[5]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.795      ;
; 0.502 ; uart:U2|rx_count[1]       ; uart:U2|rx_count[2]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.795      ;
; 0.503 ; uart:U2|tx_buffer[0]      ; uart:U2|tx                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.796      ;
; 0.508 ; uart:U2|rx_buffer[3]      ; uart:U2|rx_data[2]        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.801      ;
; 0.508 ; uart:U2|rx_buffer[6]      ; uart:U2|rx_buffer[5]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.801      ;
; 0.509 ; uart:U2|rx_buffer[8]      ; uart:U2|rx_data[7]        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.802      ;
; 0.510 ; uart:U2|rx_buffer[3]      ; uart:U2|rx_buffer[2]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.803      ;
; 0.511 ; uart:U2|rx_buffer[5]      ; uart:U2|rx_buffer[4]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.804      ;
; 0.511 ; uart:U2|rx_buffer[5]      ; uart:U2|rx_data[4]        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.804      ;
; 0.511 ; uart:U2|rx_buffer[7]      ; uart:U2|rx_data[6]        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.804      ;
; 0.511 ; uart:U2|rx_buffer[8]      ; uart:U2|rx_buffer[7]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.804      ;
; 0.512 ; uart:U2|rx_buffer[7]      ; uart:U2|rx_buffer[6]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.805      ;
; 0.513 ; uart:U2|rx_buffer[6]      ; uart:U2|rx_data[5]        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.806      ;
; 0.523 ; uart:U2|rx_count[0]       ; uart:U2|rx_count[1]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.816      ;
; 0.526 ; uart:U2|rx_buffer[4]      ; uart:U2|rx_buffer[3]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.819      ;
; 0.553 ; uart:U2|tx_state          ; uart:U2|tx_busy           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.846      ;
; 0.576 ; uart:U2|tx_state          ; uart:U2|tx_count[2]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.869      ;
; 0.608 ; uart:U2|count_baud[7]     ; uart:U2|count_baud[8]     ; clk          ; clk         ; 0.000        ; 0.574      ; 1.394      ;
; 0.624 ; uart:U2|count_baud[6]     ; uart:U2|count_baud[8]     ; clk          ; clk         ; 0.000        ; 0.574      ; 1.410      ;
; 0.641 ; uart:U2|tx_buffer[5]      ; uart:U2|tx_buffer[4]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.934      ;
; 0.641 ; uart:U2|tx_buffer[10]     ; uart:U2|tx_buffer[9]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.934      ;
; 0.642 ; uart:U2|tx_buffer[8]      ; uart:U2|tx_buffer[7]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.935      ;
; 0.642 ; uart:U2|tx_buffer[9]      ; uart:U2|tx_buffer[8]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.935      ;
; 0.656 ; adder:U1|sig_state.S0     ; adder:U1|sig_state.S1     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.949      ;
; 0.667 ; uart:U2|rx_buffer[2]      ; uart:U2|rx_buffer[1]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.960      ;
; 0.699 ; uart:U2|rx_buffer[1]      ; uart:U2|rx_data[0]        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.992      ;
; 0.700 ; adder:U1|tx_data[1]       ; uart:U2|tx_buffer[3]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.993      ;
; 0.709 ; uart:U2|rx_buffer[2]      ; uart:U2|rx_data[1]        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.002      ;
; 0.716 ; adder:U1|tx_data[0]       ; uart:U2|tx_buffer[2]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.009      ;
; 0.717 ; uart:U2|tx_busy           ; adder:U1|sig_state.S2     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.011      ;
; 0.719 ; uart:U2|count_os[1]       ; uart:U2|count_os[1]       ; clk          ; clk         ; 0.000        ; 0.100      ; 1.031      ;
; 0.725 ; adder:U1|tmp[6]           ; adder:U1|tx_data[6]       ; clk          ; clk         ; 0.000        ; 0.080      ; 1.017      ;
; 0.727 ; uart:U2|count_os[3]       ; uart:U2|count_os[3]       ; clk          ; clk         ; 0.000        ; 0.100      ; 1.039      ;
; 0.730 ; uart:U2|count_os[6]       ; uart:U2|count_os[6]       ; clk          ; clk         ; 0.000        ; 0.100      ; 1.042      ;
; 0.730 ; uart:U2|count_baud[8]     ; uart:U2|count_baud[8]     ; clk          ; clk         ; 0.000        ; 0.100      ; 1.042      ;
; 0.733 ; uart:U2|rx_buffer[4]      ; uart:U2|rx_data[3]        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.026      ;
; 0.741 ; uart:U2|tx_buffer[7]      ; uart:U2|tx_buffer[6]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.034      ;
; 0.742 ; uart:U2|tx_buffer[1]      ; uart:U2|tx_buffer[0]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.035      ;
; 0.742 ; uart:U2|tx_buffer[2]      ; uart:U2|tx_buffer[1]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.035      ;
; 0.744 ; uart:U2|tx_buffer[3]      ; uart:U2|tx_buffer[2]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.744 ; uart:U2|count_baud[11]    ; uart:U2|count_baud[11]    ; clk          ; clk         ; 0.000        ; 0.100      ; 1.056      ;
; 0.746 ; uart:U2|count_os[7]       ; uart:U2|count_os[7]       ; clk          ; clk         ; 0.000        ; 0.100      ; 1.058      ;
; 0.747 ; uart:U2|count_baud[6]     ; uart:U2|count_baud[6]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; uart:U2|count_baud[7]     ; uart:U2|count_baud[7]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; uart:U2|count_baud[10]    ; uart:U2|count_baud[10]    ; clk          ; clk         ; 0.000        ; 0.100      ; 1.059      ;
; 0.748 ; uart:U2|count_baud[7]     ; uart:U2|count_baud[10]    ; clk          ; clk         ; 0.000        ; 0.574      ; 1.534      ;
; 0.754 ; uart:U2|os_count[0]       ; uart:U2|os_count[1]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.047      ;
; 0.758 ; uart:U2|count_os[0]       ; uart:U2|count_os[0]       ; clk          ; clk         ; 0.000        ; 0.100      ; 1.070      ;
; 0.764 ; uart:U2|count_baud[6]     ; uart:U2|count_baud[10]    ; clk          ; clk         ; 0.000        ; 0.574      ; 1.550      ;
; 0.765 ; uart:U2|count_baud[4]     ; uart:U2|count_baud[4]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.767 ; uart:U2|rx_busy           ; adder:U1|state_of_rx_busy ; clk          ; clk         ; 0.000        ; 0.081      ; 1.060      ;
; 0.771 ; adder:U1|i[3]             ; adder:U1|i[3]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.064      ;
; 0.772 ; adder:U1|i[1]             ; adder:U1|i[1]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.065      ;
; 0.772 ; adder:U1|i[2]             ; adder:U1|i[2]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.065      ;
; 0.782 ; uart:U2|count_baud[4]     ; uart:U2|count_baud[8]     ; clk          ; clk         ; 0.000        ; 0.574      ; 1.568      ;
; 0.785 ; adder:U1|i[4]             ; adder:U1|i[4]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.078      ;
; 0.791 ; uart:U2|tx_state          ; uart:U2|tx_buffer[4]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.084      ;
; 0.793 ; uart:U2|os_count[3]       ; uart:U2|rx_state          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.086      ;
; 0.796 ; adder:U1|i[0]             ; adder:U1|i[0]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.089      ;
; 0.810 ; uart:U2|count_baud[9]     ; uart:U2|count_baud[10]    ; clk          ; clk         ; 0.000        ; 0.574      ; 1.596      ;
; 0.823 ; uart:U2|tx_state          ; uart:U2|tx_count[1]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.116      ;
; 0.823 ; uart:U2|tx_state          ; uart:U2|tx_count[0]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.116      ;
; 0.824 ; uart:U2|tx_state          ; uart:U2|tx_count[3]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.117      ;
; 0.827 ; adder:U1|tx_data[2]       ; uart:U2|tx_buffer[4]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.120      ;
; 0.834 ; adder:U1|tx_data[4]       ; uart:U2|tx_buffer[6]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.127      ;
; 0.834 ; adder:U1|tx_data[5]       ; uart:U2|tx_buffer[10]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.127      ;
; 0.848 ; uart:U2|rx_buffer[9]      ; uart:U2|rx_buffer[8]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.141      ;
; 0.873 ; adder:U1|tx_data[6]       ; uart:U2|tx_buffer[10]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.166      ;
; 0.879 ; uart:U2|count_baud[7]     ; uart:U2|count_baud[11]    ; clk          ; clk         ; 0.000        ; 0.574      ; 1.665      ;
; 0.880 ; uart:U2|rx_count[1]       ; uart:U2|rx_count[3]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.173      ;
; 0.888 ; uart:U2|count_baud[7]     ; uart:U2|count_baud[12]    ; clk          ; clk         ; 0.000        ; 0.574      ; 1.674      ;
; 0.892 ; adder:U1|tmp[2]           ; adder:U1|tx_data[2]       ; clk          ; clk         ; 0.000        ; 0.080      ; 1.184      ;
; 0.895 ; uart:U2|count_baud[6]     ; uart:U2|count_baud[11]    ; clk          ; clk         ; 0.000        ; 0.574      ; 1.681      ;
; 0.897 ; uart:U2|count_baud[9]     ; uart:U2|count_baud[11]    ; clk          ; clk         ; 0.000        ; 0.574      ; 1.683      ;
; 0.904 ; uart:U2|count_baud[6]     ; uart:U2|count_baud[12]    ; clk          ; clk         ; 0.000        ; 0.574      ; 1.690      ;
; 0.915 ; uart:U2|os_count[1]       ; uart:U2|os_count[3]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.208      ;
; 0.922 ; uart:U2|count_baud[4]     ; uart:U2|count_baud[10]    ; clk          ; clk         ; 0.000        ; 0.574      ; 1.708      ;
; 0.925 ; adder:U1|tmp[1]           ; adder:U1|tx_data[1]       ; clk          ; clk         ; 0.000        ; 0.080      ; 1.217      ;
; 0.926 ; uart:U2|count_os[5]       ; uart:U2|count_os[5]       ; clk          ; clk         ; 0.000        ; 0.100      ; 1.238      ;
; 0.934 ; uart:U2|count_os[8]       ; uart:U2|count_os[8]       ; clk          ; clk         ; 0.000        ; 0.100      ; 1.246      ;
; 0.942 ; uart:U2|tx_busy           ; adder:U1|tx_ena           ; clk          ; clk         ; 0.000        ; 0.082      ; 1.236      ;
; 0.945 ; adder:U1|tmp[7]           ; adder:U1|tx_data[7]       ; clk          ; clk         ; 0.000        ; 0.080      ; 1.237      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 246.31 MHz ; 246.31 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.060 ; -215.325          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.401 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -156.161                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                            ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -3.060 ; uart:U2|count_baud[3] ; uart:U2|count_os[8]   ; clk          ; clk         ; 1.000        ; 0.376      ; 4.438      ;
; -2.989 ; uart:U2|count_baud[0] ; uart:U2|count_os[8]   ; clk          ; clk         ; 1.000        ; 0.376      ; 4.367      ;
; -2.935 ; uart:U2|count_baud[3] ; uart:U2|count_os[7]   ; clk          ; clk         ; 1.000        ; 0.376      ; 4.313      ;
; -2.934 ; uart:U2|count_baud[3] ; uart:U2|count_os[6]   ; clk          ; clk         ; 1.000        ; 0.376      ; 4.312      ;
; -2.883 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[1]    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.812      ;
; -2.883 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[3]    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.812      ;
; -2.863 ; uart:U2|count_baud[0] ; uart:U2|count_os[6]   ; clk          ; clk         ; 1.000        ; 0.376      ; 4.241      ;
; -2.852 ; uart:U2|count_baud[0] ; uart:U2|count_os[7]   ; clk          ; clk         ; 1.000        ; 0.376      ; 4.230      ;
; -2.847 ; uart:U2|count_baud[2] ; uart:U2|count_os[8]   ; clk          ; clk         ; 1.000        ; 0.376      ; 4.225      ;
; -2.846 ; uart:U2|rx_count[3]   ; uart:U2|rx_data[1]    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.775      ;
; -2.846 ; uart:U2|rx_count[3]   ; uart:U2|rx_data[3]    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.775      ;
; -2.809 ; uart:U2|count_baud[3] ; uart:U2|count_os[5]   ; clk          ; clk         ; 1.000        ; 0.376      ; 4.187      ;
; -2.808 ; uart:U2|count_baud[3] ; uart:U2|count_os[4]   ; clk          ; clk         ; 1.000        ; 0.376      ; 4.186      ;
; -2.737 ; uart:U2|count_baud[0] ; uart:U2|count_os[4]   ; clk          ; clk         ; 1.000        ; 0.376      ; 4.115      ;
; -2.734 ; uart:U2|count_baud[2] ; uart:U2|count_os[7]   ; clk          ; clk         ; 1.000        ; 0.376      ; 4.112      ;
; -2.726 ; uart:U2|count_baud[0] ; uart:U2|count_os[5]   ; clk          ; clk         ; 1.000        ; 0.376      ; 4.104      ;
; -2.721 ; uart:U2|count_baud[2] ; uart:U2|count_os[6]   ; clk          ; clk         ; 1.000        ; 0.376      ; 4.099      ;
; -2.719 ; uart:U2|count_baud[5] ; uart:U2|count_os[8]   ; clk          ; clk         ; 1.000        ; 0.376      ; 4.097      ;
; -2.717 ; uart:U2|rx_count[0]   ; uart:U2|rx_buffer[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.646      ;
; -2.717 ; uart:U2|rx_count[0]   ; uart:U2|rx_buffer[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.646      ;
; -2.717 ; uart:U2|rx_count[0]   ; uart:U2|rx_buffer[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.646      ;
; -2.717 ; uart:U2|rx_count[0]   ; uart:U2|rx_buffer[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.646      ;
; -2.717 ; uart:U2|rx_count[0]   ; uart:U2|rx_buffer[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.646      ;
; -2.717 ; uart:U2|rx_count[0]   ; uart:U2|rx_buffer[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.646      ;
; -2.717 ; uart:U2|rx_count[0]   ; uart:U2|rx_buffer[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.646      ;
; -2.717 ; uart:U2|rx_count[0]   ; uart:U2|rx_buffer[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.646      ;
; -2.717 ; uart:U2|rx_count[0]   ; uart:U2|rx_buffer[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.646      ;
; -2.710 ; uart:U2|count_baud[1] ; uart:U2|count_os[8]   ; clk          ; clk         ; 1.000        ; 0.376      ; 4.088      ;
; -2.709 ; uart:U2|os_count[2]   ; uart:U2|rx_data[1]    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.638      ;
; -2.709 ; uart:U2|os_count[2]   ; uart:U2|rx_data[3]    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.638      ;
; -2.704 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[0]    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.633      ;
; -2.704 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[2]    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.633      ;
; -2.704 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[4]    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.633      ;
; -2.704 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[5]    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.633      ;
; -2.704 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[6]    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.633      ;
; -2.704 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[7]    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.633      ;
; -2.691 ; uart:U2|count_baud[3] ; uart:U2|count_baud[4] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.621      ;
; -2.691 ; uart:U2|count_baud[3] ; uart:U2|count_baud[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.621      ;
; -2.691 ; uart:U2|count_baud[3] ; uart:U2|count_baud[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.621      ;
; -2.691 ; uart:U2|count_baud[3] ; uart:U2|count_baud[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.621      ;
; -2.691 ; uart:U2|count_baud[3] ; uart:U2|count_baud[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.621      ;
; -2.691 ; uart:U2|count_baud[3] ; uart:U2|count_baud[5] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.621      ;
; -2.691 ; uart:U2|count_baud[3] ; uart:U2|count_baud[6] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.621      ;
; -2.691 ; uart:U2|count_baud[3] ; uart:U2|count_baud[7] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.621      ;
; -2.691 ; uart:U2|count_baud[3] ; uart:U2|count_baud[9] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.621      ;
; -2.683 ; uart:U2|count_baud[3] ; uart:U2|count_os[3]   ; clk          ; clk         ; 1.000        ; 0.376      ; 4.061      ;
; -2.682 ; uart:U2|count_baud[3] ; uart:U2|count_os[2]   ; clk          ; clk         ; 1.000        ; 0.376      ; 4.060      ;
; -2.680 ; uart:U2|rx_count[3]   ; uart:U2|rx_buffer[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.609      ;
; -2.680 ; uart:U2|rx_count[3]   ; uart:U2|rx_buffer[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.609      ;
; -2.680 ; uart:U2|rx_count[3]   ; uart:U2|rx_buffer[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.609      ;
; -2.680 ; uart:U2|rx_count[3]   ; uart:U2|rx_buffer[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.609      ;
; -2.680 ; uart:U2|rx_count[3]   ; uart:U2|rx_buffer[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.609      ;
; -2.680 ; uart:U2|rx_count[3]   ; uart:U2|rx_buffer[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.609      ;
; -2.680 ; uart:U2|rx_count[3]   ; uart:U2|rx_buffer[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.609      ;
; -2.680 ; uart:U2|rx_count[3]   ; uart:U2|rx_buffer[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.609      ;
; -2.680 ; uart:U2|rx_count[3]   ; uart:U2|rx_buffer[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.609      ;
; -2.677 ; adder:U1|i[1]         ; adder:U1|tmp[0]       ; clk          ; clk         ; 1.000        ; -0.072     ; 3.607      ;
; -2.667 ; uart:U2|rx_count[3]   ; uart:U2|rx_data[0]    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.596      ;
; -2.667 ; uart:U2|rx_count[3]   ; uart:U2|rx_data[2]    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.596      ;
; -2.667 ; uart:U2|rx_count[3]   ; uart:U2|rx_data[4]    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.596      ;
; -2.667 ; uart:U2|rx_count[3]   ; uart:U2|rx_data[5]    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.596      ;
; -2.667 ; uart:U2|rx_count[3]   ; uart:U2|rx_data[6]    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.596      ;
; -2.667 ; uart:U2|rx_count[3]   ; uart:U2|rx_data[7]    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.596      ;
; -2.644 ; uart:U2|rx_count[2]   ; uart:U2|rx_data[1]    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.573      ;
; -2.644 ; uart:U2|rx_count[2]   ; uart:U2|rx_data[3]    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.573      ;
; -2.620 ; uart:U2|count_baud[0] ; uart:U2|count_baud[4] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.550      ;
; -2.620 ; uart:U2|count_baud[0] ; uart:U2|count_baud[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.550      ;
; -2.620 ; uart:U2|count_baud[0] ; uart:U2|count_baud[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.550      ;
; -2.620 ; uart:U2|count_baud[0] ; uart:U2|count_baud[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.550      ;
; -2.620 ; uart:U2|count_baud[0] ; uart:U2|count_baud[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.550      ;
; -2.620 ; uart:U2|count_baud[0] ; uart:U2|count_baud[5] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.550      ;
; -2.620 ; uart:U2|count_baud[0] ; uart:U2|count_baud[6] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.550      ;
; -2.620 ; uart:U2|count_baud[0] ; uart:U2|count_baud[7] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.550      ;
; -2.620 ; uart:U2|count_baud[0] ; uart:U2|count_baud[9] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.550      ;
; -2.618 ; adder:U1|i[2]         ; adder:U1|tmp[0]       ; clk          ; clk         ; 1.000        ; -0.072     ; 3.548      ;
; -2.611 ; uart:U2|count_baud[1] ; uart:U2|count_os[7]   ; clk          ; clk         ; 1.000        ; 0.376      ; 3.989      ;
; -2.611 ; uart:U2|count_baud[0] ; uart:U2|count_os[2]   ; clk          ; clk         ; 1.000        ; 0.376      ; 3.989      ;
; -2.608 ; uart:U2|count_baud[2] ; uart:U2|count_os[5]   ; clk          ; clk         ; 1.000        ; 0.376      ; 3.986      ;
; -2.600 ; uart:U2|count_baud[0] ; uart:U2|count_os[3]   ; clk          ; clk         ; 1.000        ; 0.376      ; 3.978      ;
; -2.599 ; uart:U2|count_baud[3] ; uart:U2|count_os[0]   ; clk          ; clk         ; 1.000        ; 0.376      ; 3.977      ;
; -2.599 ; uart:U2|count_baud[3] ; uart:U2|count_os[1]   ; clk          ; clk         ; 1.000        ; 0.376      ; 3.977      ;
; -2.598 ; uart:U2|count_baud[8] ; uart:U2|count_os[8]   ; clk          ; clk         ; 1.000        ; -0.091     ; 3.509      ;
; -2.597 ; uart:U2|os_count[0]   ; uart:U2|rx_data[1]    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.526      ;
; -2.597 ; uart:U2|os_count[0]   ; uart:U2|rx_data[3]    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.526      ;
; -2.595 ; uart:U2|count_baud[2] ; uart:U2|count_os[4]   ; clk          ; clk         ; 1.000        ; 0.376      ; 3.973      ;
; -2.593 ; uart:U2|count_baud[5] ; uart:U2|count_os[6]   ; clk          ; clk         ; 1.000        ; 0.376      ; 3.971      ;
; -2.584 ; uart:U2|count_baud[1] ; uart:U2|count_os[6]   ; clk          ; clk         ; 1.000        ; 0.376      ; 3.962      ;
; -2.554 ; uart:U2|count_baud[5] ; uart:U2|count_os[7]   ; clk          ; clk         ; 1.000        ; 0.376      ; 3.932      ;
; -2.531 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[1]    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.460      ;
; -2.531 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[3]    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.460      ;
; -2.516 ; uart:U2|count_baud[0] ; uart:U2|count_os[0]   ; clk          ; clk         ; 1.000        ; 0.376      ; 3.894      ;
; -2.516 ; uart:U2|count_baud[0] ; uart:U2|count_os[1]   ; clk          ; clk         ; 1.000        ; 0.376      ; 3.894      ;
; -2.502 ; uart:U2|count_baud[8] ; uart:U2|count_os[7]   ; clk          ; clk         ; 1.000        ; -0.091     ; 3.413      ;
; -2.497 ; uart:U2|count_baud[6] ; uart:U2|count_os[8]   ; clk          ; clk         ; 1.000        ; 0.376      ; 3.875      ;
; -2.485 ; uart:U2|count_baud[1] ; uart:U2|count_os[5]   ; clk          ; clk         ; 1.000        ; 0.376      ; 3.863      ;
; -2.482 ; uart:U2|count_baud[2] ; uart:U2|count_os[3]   ; clk          ; clk         ; 1.000        ; 0.376      ; 3.860      ;
; -2.478 ; uart:U2|rx_count[2]   ; uart:U2|rx_buffer[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.407      ;
; -2.478 ; uart:U2|rx_count[2]   ; uart:U2|rx_buffer[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.407      ;
; -2.478 ; uart:U2|rx_count[2]   ; uart:U2|rx_buffer[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.407      ;
; -2.478 ; uart:U2|rx_count[2]   ; uart:U2|rx_buffer[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.407      ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                    ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; uart:U2|tx_busy           ; uart:U2|tx_busy           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:U2|rx_count[1]       ; uart:U2|rx_count[1]       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:U2|rx_count[2]       ; uart:U2|rx_count[2]       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:U2|rx_count[3]       ; uart:U2|rx_count[3]       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; adder:U1|tmp[0]           ; adder:U1|tmp[0]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; adder:U1|sig_state.S0     ; adder:U1|sig_state.S0     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; adder:U1|tx_ena           ; adder:U1|tx_ena           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; adder:U1|sig_state.S2     ; adder:U1|sig_state.S2     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; adder:U1|state_of_rx_busy ; adder:U1|state_of_rx_busy ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:U2|rx_busy           ; uart:U2|rx_busy           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:U2|os_count[2]       ; uart:U2|os_count[2]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:U2|rx_state          ; uart:U2|rx_state          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:U2|os_count[1]       ; uart:U2|os_count[1]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:U2|os_count[3]       ; uart:U2|os_count[3]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:U2|os_count[0]       ; uart:U2|os_count[0]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.416 ; uart:U2|rx_count[0]       ; uart:U2|rx_count[0]       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.451 ; uart:U2|count_baud[12]    ; uart:U2|count_baud[12]    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.737      ;
; 0.455 ; adder:U1|tx_data[6]       ; uart:U2|tx_buffer[8]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.723      ;
; 0.463 ; uart:U2|rx_count[1]       ; uart:U2|rx_count[2]       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.731      ;
; 0.471 ; uart:U2|tx_buffer[0]      ; uart:U2|tx                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.739      ;
; 0.471 ; uart:U2|tx_buffer[6]      ; uart:U2|tx_buffer[5]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.739      ;
; 0.475 ; uart:U2|rx_buffer[3]      ; uart:U2|rx_data[2]        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.743      ;
; 0.476 ; uart:U2|rx_buffer[6]      ; uart:U2|rx_buffer[5]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.744      ;
; 0.476 ; uart:U2|rx_buffer[8]      ; uart:U2|rx_data[7]        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.744      ;
; 0.477 ; uart:U2|rx_buffer[3]      ; uart:U2|rx_buffer[2]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.745      ;
; 0.478 ; uart:U2|rx_buffer[5]      ; uart:U2|rx_buffer[4]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.746      ;
; 0.478 ; uart:U2|rx_buffer[5]      ; uart:U2|rx_data[4]        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.746      ;
; 0.478 ; uart:U2|rx_buffer[7]      ; uart:U2|rx_data[6]        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.746      ;
; 0.478 ; uart:U2|rx_buffer[8]      ; uart:U2|rx_buffer[7]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.746      ;
; 0.479 ; uart:U2|rx_buffer[7]      ; uart:U2|rx_buffer[6]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.747      ;
; 0.480 ; uart:U2|rx_buffer[6]      ; uart:U2|rx_data[5]        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.748      ;
; 0.484 ; uart:U2|rx_count[0]       ; uart:U2|rx_count[1]       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.752      ;
; 0.491 ; uart:U2|rx_buffer[4]      ; uart:U2|rx_buffer[3]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.759      ;
; 0.511 ; uart:U2|tx_state          ; uart:U2|tx_busy           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.779      ;
; 0.539 ; uart:U2|tx_state          ; uart:U2|tx_count[2]       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.807      ;
; 0.553 ; uart:U2|count_baud[7]     ; uart:U2|count_baud[8]     ; clk          ; clk         ; 0.000        ; 0.539      ; 1.287      ;
; 0.563 ; uart:U2|count_baud[6]     ; uart:U2|count_baud[8]     ; clk          ; clk         ; 0.000        ; 0.539      ; 1.297      ;
; 0.597 ; uart:U2|tx_buffer[10]     ; uart:U2|tx_buffer[9]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.865      ;
; 0.598 ; uart:U2|tx_buffer[5]      ; uart:U2|tx_buffer[4]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.866      ;
; 0.598 ; uart:U2|tx_buffer[8]      ; uart:U2|tx_buffer[7]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.866      ;
; 0.599 ; uart:U2|tx_buffer[9]      ; uart:U2|tx_buffer[8]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.867      ;
; 0.607 ; adder:U1|sig_state.S0     ; adder:U1|sig_state.S1     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.874      ;
; 0.620 ; uart:U2|rx_buffer[2]      ; uart:U2|rx_buffer[1]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.888      ;
; 0.629 ; uart:U2|rx_buffer[2]      ; uart:U2|rx_data[1]        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.897      ;
; 0.645 ; adder:U1|tmp[6]           ; adder:U1|tx_data[6]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.912      ;
; 0.646 ; uart:U2|rx_buffer[1]      ; uart:U2|rx_data[0]        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.914      ;
; 0.648 ; uart:U2|rx_buffer[4]      ; uart:U2|rx_data[3]        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.916      ;
; 0.660 ; adder:U1|tx_data[1]       ; uart:U2|tx_buffer[3]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.928      ;
; 0.668 ; adder:U1|tx_data[0]       ; uart:U2|tx_buffer[2]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.936      ;
; 0.668 ; uart:U2|count_os[1]       ; uart:U2|count_os[1]       ; clk          ; clk         ; 0.000        ; 0.091      ; 0.954      ;
; 0.670 ; uart:U2|tx_busy           ; adder:U1|sig_state.S2     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.938      ;
; 0.675 ; uart:U2|count_baud[7]     ; uart:U2|count_baud[10]    ; clk          ; clk         ; 0.000        ; 0.539      ; 1.409      ;
; 0.676 ; uart:U2|count_os[3]       ; uart:U2|count_os[3]       ; clk          ; clk         ; 0.000        ; 0.091      ; 0.962      ;
; 0.681 ; uart:U2|count_os[6]       ; uart:U2|count_os[6]       ; clk          ; clk         ; 0.000        ; 0.091      ; 0.967      ;
; 0.681 ; uart:U2|rx_busy           ; adder:U1|state_of_rx_busy ; clk          ; clk         ; 0.000        ; 0.072      ; 0.948      ;
; 0.681 ; uart:U2|count_baud[8]     ; uart:U2|count_baud[8]     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.967      ;
; 0.685 ; uart:U2|count_baud[6]     ; uart:U2|count_baud[10]    ; clk          ; clk         ; 0.000        ; 0.539      ; 1.419      ;
; 0.688 ; uart:U2|count_baud[11]    ; uart:U2|count_baud[11]    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.974      ;
; 0.689 ; uart:U2|tx_buffer[1]      ; uart:U2|tx_buffer[0]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.957      ;
; 0.689 ; uart:U2|tx_buffer[2]      ; uart:U2|tx_buffer[1]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.957      ;
; 0.689 ; uart:U2|tx_buffer[7]      ; uart:U2|tx_buffer[6]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.957      ;
; 0.691 ; uart:U2|count_os[7]       ; uart:U2|count_os[7]       ; clk          ; clk         ; 0.000        ; 0.091      ; 0.977      ;
; 0.694 ; uart:U2|tx_buffer[3]      ; uart:U2|tx_buffer[2]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.962      ;
; 0.694 ; uart:U2|count_baud[10]    ; uart:U2|count_baud[10]    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.980      ;
; 0.696 ; uart:U2|count_baud[6]     ; uart:U2|count_baud[6]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.696 ; uart:U2|count_baud[7]     ; uart:U2|count_baud[7]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.701 ; uart:U2|count_os[0]       ; uart:U2|count_os[0]       ; clk          ; clk         ; 0.000        ; 0.091      ; 0.987      ;
; 0.701 ; uart:U2|count_baud[4]     ; uart:U2|count_baud[8]     ; clk          ; clk         ; 0.000        ; 0.539      ; 1.435      ;
; 0.702 ; uart:U2|os_count[0]       ; uart:U2|os_count[1]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.969      ;
; 0.712 ; uart:U2|count_baud[4]     ; uart:U2|count_baud[4]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.714 ; adder:U1|i[3]             ; adder:U1|i[3]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.981      ;
; 0.717 ; adder:U1|i[1]             ; adder:U1|i[1]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.984      ;
; 0.718 ; adder:U1|i[2]             ; adder:U1|i[2]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.985      ;
; 0.730 ; uart:U2|tx_state          ; uart:U2|tx_buffer[4]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.998      ;
; 0.731 ; adder:U1|i[4]             ; adder:U1|i[4]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.998      ;
; 0.744 ; adder:U1|tx_data[5]       ; uart:U2|tx_buffer[10]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.012      ;
; 0.746 ; adder:U1|i[0]             ; adder:U1|i[0]             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.013      ;
; 0.746 ; uart:U2|os_count[3]       ; uart:U2|rx_state          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.013      ;
; 0.753 ; uart:U2|count_baud[9]     ; uart:U2|count_baud[10]    ; clk          ; clk         ; 0.000        ; 0.539      ; 1.487      ;
; 0.763 ; uart:U2|tx_state          ; uart:U2|tx_count[1]       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.031      ;
; 0.764 ; uart:U2|tx_state          ; uart:U2|tx_count[0]       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.032      ;
; 0.765 ; uart:U2|tx_state          ; uart:U2|tx_count[3]       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.033      ;
; 0.771 ; adder:U1|tx_data[4]       ; uart:U2|tx_buffer[6]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.039      ;
; 0.772 ; uart:U2|rx_buffer[9]      ; uart:U2|rx_buffer[8]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.040      ;
; 0.772 ; uart:U2|count_baud[7]     ; uart:U2|count_baud[11]    ; clk          ; clk         ; 0.000        ; 0.539      ; 1.506      ;
; 0.775 ; adder:U1|tx_data[2]       ; uart:U2|tx_buffer[4]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.043      ;
; 0.780 ; uart:U2|count_baud[9]     ; uart:U2|count_baud[11]    ; clk          ; clk         ; 0.000        ; 0.539      ; 1.514      ;
; 0.792 ; uart:U2|count_baud[6]     ; uart:U2|count_baud[11]    ; clk          ; clk         ; 0.000        ; 0.539      ; 1.526      ;
; 0.797 ; uart:U2|count_baud[7]     ; uart:U2|count_baud[12]    ; clk          ; clk         ; 0.000        ; 0.539      ; 1.531      ;
; 0.798 ; adder:U1|tx_data[6]       ; uart:U2|tx_buffer[10]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.066      ;
; 0.804 ; uart:U2|rx_count[1]       ; uart:U2|rx_count[3]       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.072      ;
; 0.807 ; uart:U2|count_baud[6]     ; uart:U2|count_baud[12]    ; clk          ; clk         ; 0.000        ; 0.539      ; 1.541      ;
; 0.809 ; adder:U1|tmp[2]           ; adder:U1|tx_data[2]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.076      ;
; 0.816 ; adder:U1|tmp[1]           ; adder:U1|tx_data[1]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.083      ;
; 0.823 ; uart:U2|count_baud[4]     ; uart:U2|count_baud[10]    ; clk          ; clk         ; 0.000        ; 0.539      ; 1.557      ;
; 0.835 ; adder:U1|tmp[7]           ; adder:U1|tx_data[7]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.102      ;
; 0.836 ; uart:U2|tx_busy           ; adder:U1|tx_ena           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.104      ;
; 0.848 ; uart:U2|count_os[8]       ; uart:U2|count_os[8]       ; clk          ; clk         ; 0.000        ; 0.091      ; 1.134      ;
; 0.859 ; uart:U2|count_baud[5]     ; uart:U2|count_baud[5]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.126      ;
; 0.859 ; uart:U2|os_count[1]       ; uart:U2|os_count[3]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.126      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.899 ; -44.344           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -113.105                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                            ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -0.899 ; uart:U2|count_baud[3] ; uart:U2|count_os[8]   ; clk          ; clk         ; 1.000        ; 0.155      ; 2.041      ;
; -0.895 ; uart:U2|count_baud[3] ; uart:U2|count_os[7]   ; clk          ; clk         ; 1.000        ; 0.155      ; 2.037      ;
; -0.852 ; uart:U2|count_baud[0] ; uart:U2|count_os[8]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.994      ;
; -0.848 ; uart:U2|count_baud[0] ; uart:U2|count_os[7]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.990      ;
; -0.831 ; uart:U2|count_baud[3] ; uart:U2|count_os[6]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.973      ;
; -0.827 ; uart:U2|count_baud[3] ; uart:U2|count_os[5]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.969      ;
; -0.785 ; uart:U2|count_baud[2] ; uart:U2|count_os[8]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.927      ;
; -0.784 ; uart:U2|count_baud[0] ; uart:U2|count_os[6]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.926      ;
; -0.780 ; uart:U2|count_baud[0] ; uart:U2|count_os[5]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.922      ;
; -0.777 ; uart:U2|count_baud[2] ; uart:U2|count_os[7]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.919      ;
; -0.771 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[1]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.722      ;
; -0.771 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[3]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.722      ;
; -0.763 ; uart:U2|count_baud[3] ; uart:U2|count_os[4]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.905      ;
; -0.759 ; uart:U2|count_baud[3] ; uart:U2|count_os[3]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.901      ;
; -0.746 ; uart:U2|count_baud[5] ; uart:U2|count_os[8]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.888      ;
; -0.746 ; uart:U2|rx_count[3]   ; uart:U2|rx_data[1]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.697      ;
; -0.746 ; uart:U2|rx_count[3]   ; uart:U2|rx_data[3]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.697      ;
; -0.742 ; uart:U2|count_baud[5] ; uart:U2|count_os[7]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.884      ;
; -0.731 ; uart:U2|count_baud[1] ; uart:U2|count_os[8]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.873      ;
; -0.727 ; uart:U2|count_baud[1] ; uart:U2|count_os[7]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.869      ;
; -0.717 ; uart:U2|count_baud[2] ; uart:U2|count_os[6]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.859      ;
; -0.716 ; uart:U2|count_baud[0] ; uart:U2|count_os[4]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.858      ;
; -0.713 ; uart:U2|os_count[2]   ; uart:U2|rx_data[1]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.664      ;
; -0.713 ; uart:U2|os_count[2]   ; uart:U2|rx_data[3]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.664      ;
; -0.712 ; uart:U2|count_baud[0] ; uart:U2|count_os[3]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.854      ;
; -0.710 ; adder:U1|i[1]         ; adder:U1|tmp[0]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.660      ;
; -0.709 ; uart:U2|count_baud[2] ; uart:U2|count_os[5]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.851      ;
; -0.695 ; uart:U2|count_baud[3] ; uart:U2|count_os[2]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.837      ;
; -0.691 ; uart:U2|count_baud[3] ; uart:U2|count_os[1]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.833      ;
; -0.682 ; uart:U2|rx_count[0]   ; uart:U2|rx_buffer[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.633      ;
; -0.682 ; uart:U2|rx_count[0]   ; uart:U2|rx_buffer[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.633      ;
; -0.682 ; uart:U2|rx_count[0]   ; uart:U2|rx_buffer[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.633      ;
; -0.682 ; uart:U2|rx_count[0]   ; uart:U2|rx_buffer[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.633      ;
; -0.682 ; uart:U2|rx_count[0]   ; uart:U2|rx_buffer[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.633      ;
; -0.682 ; uart:U2|rx_count[0]   ; uart:U2|rx_buffer[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.633      ;
; -0.682 ; uart:U2|rx_count[0]   ; uart:U2|rx_buffer[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.633      ;
; -0.682 ; uart:U2|rx_count[0]   ; uart:U2|rx_buffer[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.633      ;
; -0.682 ; uart:U2|rx_count[0]   ; uart:U2|rx_buffer[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.633      ;
; -0.682 ; uart:U2|count_baud[8] ; uart:U2|count_os[8]   ; clk          ; clk         ; 1.000        ; -0.044     ; 1.625      ;
; -0.678 ; uart:U2|count_baud[8] ; uart:U2|count_os[7]   ; clk          ; clk         ; 1.000        ; -0.044     ; 1.621      ;
; -0.678 ; uart:U2|count_baud[5] ; uart:U2|count_os[6]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.820      ;
; -0.677 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[0]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.628      ;
; -0.677 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[2]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.628      ;
; -0.677 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[4]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.628      ;
; -0.677 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[5]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.628      ;
; -0.677 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[6]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.628      ;
; -0.677 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[7]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.628      ;
; -0.674 ; uart:U2|count_baud[5] ; uart:U2|count_os[5]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.816      ;
; -0.670 ; uart:U2|count_baud[6] ; uart:U2|count_os[8]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.812      ;
; -0.666 ; uart:U2|count_baud[6] ; uart:U2|count_os[7]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.808      ;
; -0.663 ; uart:U2|count_baud[1] ; uart:U2|count_os[6]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.805      ;
; -0.662 ; uart:U2|rx_count[3]   ; uart:U2|rx_buffer[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.613      ;
; -0.662 ; uart:U2|rx_count[3]   ; uart:U2|rx_buffer[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.613      ;
; -0.662 ; uart:U2|rx_count[3]   ; uart:U2|rx_buffer[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.613      ;
; -0.662 ; uart:U2|rx_count[3]   ; uart:U2|rx_buffer[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.613      ;
; -0.662 ; uart:U2|rx_count[3]   ; uart:U2|rx_buffer[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.613      ;
; -0.662 ; uart:U2|rx_count[3]   ; uart:U2|rx_buffer[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.613      ;
; -0.662 ; uart:U2|rx_count[3]   ; uart:U2|rx_buffer[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.613      ;
; -0.662 ; uart:U2|rx_count[3]   ; uart:U2|rx_buffer[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.613      ;
; -0.662 ; uart:U2|rx_count[3]   ; uart:U2|rx_buffer[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.613      ;
; -0.660 ; uart:U2|os_count[0]   ; uart:U2|rx_data[1]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.611      ;
; -0.660 ; uart:U2|os_count[0]   ; uart:U2|rx_data[3]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.611      ;
; -0.659 ; uart:U2|count_baud[1] ; uart:U2|count_os[5]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.801      ;
; -0.659 ; adder:U1|i[2]         ; adder:U1|tmp[0]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.609      ;
; -0.657 ; uart:U2|rx_count[3]   ; uart:U2|rx_data[0]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.608      ;
; -0.657 ; uart:U2|rx_count[3]   ; uart:U2|rx_data[2]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.608      ;
; -0.657 ; uart:U2|rx_count[3]   ; uart:U2|rx_data[4]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.608      ;
; -0.657 ; uart:U2|rx_count[3]   ; uart:U2|rx_data[5]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.608      ;
; -0.657 ; uart:U2|rx_count[3]   ; uart:U2|rx_data[6]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.608      ;
; -0.657 ; uart:U2|rx_count[3]   ; uart:U2|rx_data[7]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.608      ;
; -0.649 ; uart:U2|count_baud[2] ; uart:U2|count_os[4]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.791      ;
; -0.648 ; uart:U2|count_baud[0] ; uart:U2|count_os[2]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.790      ;
; -0.646 ; uart:U2|rx_count[2]   ; uart:U2|rx_data[1]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.597      ;
; -0.646 ; uart:U2|rx_count[2]   ; uart:U2|rx_data[3]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.597      ;
; -0.644 ; uart:U2|count_baud[0] ; uart:U2|count_os[1]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.786      ;
; -0.641 ; uart:U2|count_baud[2] ; uart:U2|count_os[3]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.783      ;
; -0.629 ; uart:U2|count_baud[3] ; uart:U2|count_os[0]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.771      ;
; -0.627 ; uart:U2|os_count[2]   ; uart:U2|rx_buffer[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.578      ;
; -0.627 ; uart:U2|os_count[2]   ; uart:U2|rx_buffer[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.578      ;
; -0.627 ; uart:U2|os_count[2]   ; uart:U2|rx_buffer[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.578      ;
; -0.627 ; uart:U2|os_count[2]   ; uart:U2|rx_buffer[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.578      ;
; -0.627 ; uart:U2|os_count[2]   ; uart:U2|rx_buffer[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.578      ;
; -0.627 ; uart:U2|os_count[2]   ; uart:U2|rx_buffer[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.578      ;
; -0.627 ; uart:U2|os_count[2]   ; uart:U2|rx_buffer[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.578      ;
; -0.627 ; uart:U2|os_count[2]   ; uart:U2|rx_buffer[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.578      ;
; -0.627 ; uart:U2|os_count[2]   ; uart:U2|rx_buffer[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.578      ;
; -0.625 ; uart:U2|count_baud[3] ; uart:U2|count_baud[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.575      ;
; -0.625 ; uart:U2|count_baud[3] ; uart:U2|count_baud[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.575      ;
; -0.625 ; uart:U2|count_baud[3] ; uart:U2|count_baud[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.575      ;
; -0.625 ; uart:U2|count_baud[3] ; uart:U2|count_baud[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.575      ;
; -0.625 ; uart:U2|count_baud[3] ; uart:U2|count_baud[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.575      ;
; -0.625 ; uart:U2|count_baud[3] ; uart:U2|count_baud[5] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.575      ;
; -0.625 ; uart:U2|count_baud[3] ; uart:U2|count_baud[6] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.575      ;
; -0.625 ; uart:U2|count_baud[3] ; uart:U2|count_baud[7] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.575      ;
; -0.625 ; uart:U2|count_baud[3] ; uart:U2|count_baud[9] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.575      ;
; -0.614 ; uart:U2|count_baud[8] ; uart:U2|count_os[6]   ; clk          ; clk         ; 1.000        ; -0.044     ; 1.557      ;
; -0.610 ; uart:U2|count_baud[8] ; uart:U2|count_os[5]   ; clk          ; clk         ; 1.000        ; -0.044     ; 1.553      ;
; -0.610 ; uart:U2|count_baud[5] ; uart:U2|count_os[4]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.752      ;
; -0.610 ; uart:U2|os_count[2]   ; uart:U2|rx_data[0]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.561      ;
; -0.610 ; uart:U2|os_count[2]   ; uart:U2|rx_data[2]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.561      ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                    ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; adder:U1|sig_state.S0     ; adder:U1|sig_state.S0     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; adder:U1|tx_ena           ; adder:U1|tx_ena           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; adder:U1|state_of_rx_busy ; adder:U1|state_of_rx_busy ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:U2|rx_busy           ; uart:U2|rx_busy           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; adder:U1|tmp[0]           ; adder:U1|tmp[0]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:U2|tx_busy           ; uart:U2|tx_busy           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; adder:U1|sig_state.S2     ; adder:U1|sig_state.S2     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:U2|os_count[2]       ; uart:U2|os_count[2]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:U2|rx_state          ; uart:U2|rx_state          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:U2|os_count[1]       ; uart:U2|os_count[1]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:U2|os_count[3]       ; uart:U2|os_count[3]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:U2|os_count[0]       ; uart:U2|os_count[0]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:U2|rx_count[1]       ; uart:U2|rx_count[1]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:U2|rx_count[2]       ; uart:U2|rx_count[2]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:U2|rx_count[3]       ; uart:U2|rx_count[3]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; uart:U2|rx_count[0]       ; uart:U2|rx_count[0]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.196 ; uart:U2|tx_buffer[0]      ; uart:U2|tx                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.196 ; uart:U2|tx_buffer[6]      ; uart:U2|tx_buffer[5]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.196 ; uart:U2|rx_buffer[3]      ; uart:U2|rx_data[2]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.197 ; uart:U2|rx_buffer[6]      ; uart:U2|rx_buffer[5]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; uart:U2|count_baud[12]    ; uart:U2|count_baud[12]    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.325      ;
; 0.198 ; uart:U2|rx_buffer[8]      ; uart:U2|rx_data[7]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.199 ; uart:U2|rx_buffer[3]      ; uart:U2|rx_buffer[2]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; uart:U2|rx_buffer[5]      ; uart:U2|rx_buffer[4]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; uart:U2|rx_buffer[5]      ; uart:U2|rx_data[4]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; uart:U2|rx_buffer[7]      ; uart:U2|rx_data[6]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.319      ;
; 0.200 ; uart:U2|rx_buffer[7]      ; uart:U2|rx_buffer[6]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.320      ;
; 0.200 ; uart:U2|rx_buffer[8]      ; uart:U2|rx_buffer[7]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.320      ;
; 0.201 ; adder:U1|tx_data[6]       ; uart:U2|tx_buffer[8]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.321      ;
; 0.201 ; uart:U2|rx_buffer[6]      ; uart:U2|rx_data[5]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.321      ;
; 0.203 ; uart:U2|rx_count[1]       ; uart:U2|rx_count[2]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.323      ;
; 0.205 ; uart:U2|rx_buffer[4]      ; uart:U2|rx_buffer[3]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.214 ; uart:U2|rx_count[0]       ; uart:U2|rx_count[1]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.334      ;
; 0.226 ; uart:U2|tx_state          ; uart:U2|tx_busy           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.346      ;
; 0.234 ; uart:U2|tx_state          ; uart:U2|tx_count[2]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.354      ;
; 0.248 ; uart:U2|count_baud[7]     ; uart:U2|count_baud[8]     ; clk          ; clk         ; 0.000        ; 0.236      ; 0.568      ;
; 0.252 ; uart:U2|tx_buffer[10]     ; uart:U2|tx_buffer[9]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.372      ;
; 0.253 ; uart:U2|tx_buffer[5]      ; uart:U2|tx_buffer[4]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.373      ;
; 0.253 ; uart:U2|tx_buffer[8]      ; uart:U2|tx_buffer[7]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.373      ;
; 0.255 ; uart:U2|tx_buffer[9]      ; uart:U2|tx_buffer[8]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.375      ;
; 0.261 ; uart:U2|count_baud[6]     ; uart:U2|count_baud[8]     ; clk          ; clk         ; 0.000        ; 0.236      ; 0.581      ;
; 0.265 ; uart:U2|rx_buffer[2]      ; uart:U2|rx_buffer[1]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.385      ;
; 0.266 ; adder:U1|sig_state.S0     ; adder:U1|sig_state.S1     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.387      ;
; 0.268 ; uart:U2|rx_buffer[1]      ; uart:U2|rx_data[0]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.388      ;
; 0.273 ; adder:U1|tmp[6]           ; adder:U1|tx_data[6]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.393      ;
; 0.273 ; uart:U2|rx_buffer[2]      ; uart:U2|rx_data[1]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.393      ;
; 0.274 ; adder:U1|tx_data[1]       ; uart:U2|tx_buffer[3]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.394      ;
; 0.278 ; adder:U1|tx_data[0]       ; uart:U2|tx_buffer[2]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.398      ;
; 0.278 ; uart:U2|tx_busy           ; adder:U1|sig_state.S2     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.398      ;
; 0.279 ; uart:U2|rx_buffer[4]      ; uart:U2|rx_data[3]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.399      ;
; 0.287 ; uart:U2|count_os[1]       ; uart:U2|count_os[1]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.415      ;
; 0.288 ; uart:U2|rx_busy           ; adder:U1|state_of_rx_busy ; clk          ; clk         ; 0.000        ; 0.037      ; 0.409      ;
; 0.292 ; uart:U2|count_os[3]       ; uart:U2|count_os[3]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.420      ;
; 0.293 ; uart:U2|count_os[6]       ; uart:U2|count_os[6]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.421      ;
; 0.293 ; uart:U2|count_baud[8]     ; uart:U2|count_baud[8]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.421      ;
; 0.295 ; uart:U2|tx_buffer[1]      ; uart:U2|tx_buffer[0]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; uart:U2|tx_buffer[2]      ; uart:U2|tx_buffer[1]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; uart:U2|tx_buffer[7]      ; uart:U2|tx_buffer[6]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; uart:U2|count_baud[11]    ; uart:U2|count_baud[11]    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.425      ;
; 0.298 ; uart:U2|tx_buffer[3]      ; uart:U2|tx_buffer[2]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; uart:U2|count_os[7]       ; uart:U2|count_os[7]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; uart:U2|count_baud[7]     ; uart:U2|count_baud[7]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; uart:U2|count_baud[6]     ; uart:U2|count_baud[6]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; uart:U2|count_baud[10]    ; uart:U2|count_baud[10]    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.428      ;
; 0.304 ; uart:U2|os_count[0]       ; uart:U2|os_count[1]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.306 ; uart:U2|count_baud[4]     ; uart:U2|count_baud[4]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; uart:U2|count_os[0]       ; uart:U2|count_os[0]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.435      ;
; 0.308 ; adder:U1|i[3]             ; adder:U1|i[3]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.429      ;
; 0.310 ; adder:U1|i[1]             ; adder:U1|i[1]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; adder:U1|i[2]             ; adder:U1|i[2]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.314 ; uart:U2|count_baud[7]     ; uart:U2|count_baud[10]    ; clk          ; clk         ; 0.000        ; 0.236      ; 0.634      ;
; 0.316 ; adder:U1|i[4]             ; adder:U1|i[4]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.437      ;
; 0.316 ; uart:U2|count_baud[9]     ; uart:U2|count_baud[10]    ; clk          ; clk         ; 0.000        ; 0.236      ; 0.636      ;
; 0.320 ; uart:U2|os_count[3]       ; uart:U2|rx_state          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.440      ;
; 0.320 ; uart:U2|tx_state          ; uart:U2|tx_buffer[4]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.440      ;
; 0.321 ; uart:U2|rx_buffer[9]      ; uart:U2|rx_buffer[8]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.441      ;
; 0.324 ; adder:U1|i[0]             ; adder:U1|i[0]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.445      ;
; 0.327 ; adder:U1|tx_data[4]       ; uart:U2|tx_buffer[6]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.447      ;
; 0.327 ; uart:U2|count_baud[6]     ; uart:U2|count_baud[10]    ; clk          ; clk         ; 0.000        ; 0.236      ; 0.647      ;
; 0.334 ; uart:U2|count_baud[4]     ; uart:U2|count_baud[8]     ; clk          ; clk         ; 0.000        ; 0.236      ; 0.654      ;
; 0.334 ; adder:U1|tx_data[2]       ; uart:U2|tx_buffer[4]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.454      ;
; 0.335 ; adder:U1|tmp[2]           ; adder:U1|tx_data[2]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.455      ;
; 0.340 ; adder:U1|tx_data[5]       ; uart:U2|tx_buffer[10]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.460      ;
; 0.340 ; uart:U2|tx_state          ; uart:U2|tx_count[1]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.460      ;
; 0.340 ; uart:U2|tx_state          ; uart:U2|tx_count[0]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.460      ;
; 0.341 ; uart:U2|tx_state          ; uart:U2|tx_count[3]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.461      ;
; 0.348 ; adder:U1|tmp[4]           ; adder:U1|tx_data[4]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.468      ;
; 0.350 ; adder:U1|tmp[5]           ; adder:U1|tx_data[5]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.470      ;
; 0.351 ; adder:U1|tx_data[6]       ; uart:U2|tx_buffer[10]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.471      ;
; 0.354 ; uart:U2|rx_count[1]       ; uart:U2|rx_count[3]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.474      ;
; 0.359 ; uart:U2|count_os[5]       ; uart:U2|count_os[5]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.487      ;
; 0.360 ; uart:U2|count_os[8]       ; uart:U2|count_os[8]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.488      ;
; 0.364 ; uart:U2|os_count[1]       ; uart:U2|os_count[3]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.484      ;
; 0.365 ; adder:U1|tmp[1]           ; adder:U1|tx_data[1]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.485      ;
; 0.366 ; uart:U2|count_baud[9]     ; uart:U2|count_baud[9]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.487      ;
; 0.367 ; uart:U2|count_baud[5]     ; uart:U2|count_baud[5]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.488      ;
; 0.368 ; uart:U2|count_os[2]       ; uart:U2|count_os[2]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.496      ;
; 0.368 ; uart:U2|count_os[4]       ; uart:U2|count_os[4]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.496      ;
; 0.370 ; uart:U2|count_baud[2]     ; uart:U2|count_baud[2]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.491      ;
; 0.370 ; uart:U2|tx_busy           ; adder:U1|tx_ena           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.491      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 2
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 0.517 ns




+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.449   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -3.449   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -238.39  ; 0.0   ; 0.0      ; 0.0     ; -156.161            ;
;  clk             ; -238.390 ; 0.000 ; N/A      ; N/A     ; -156.161            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; tx            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1821     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1821     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 114   ; 114  ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 4     ; 4    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LED[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LED[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Mon Dec 16 21:58:01 2019
Info: Command: quartus_sta grant -c grant
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'grant.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.449
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.449            -238.390 clk 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.453               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -156.161 clk 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.060
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.060            -215.325 clk 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -156.161 clk 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.899
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.899             -44.344 clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -113.105 clk 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 2
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 0.517 ns
    Info (332114): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4752 megabytes
    Info: Processing ended: Mon Dec 16 21:58:04 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


