---
title: "兴趣小组"
copyright: false
---

## 高性能体系结构模拟器

### 小组简介
- **英文**：High Performance Architecture Simulator
- **简称**：SIG-Arch Simulator
- **组长**：段震伟
- **介绍**：作为处理器设计中至关重要的工具之一，模拟器可用于模拟和验证处理器的工作原理和功能。在实际的设计过程中，模拟器扮演着多重角色，包括微架构探索、性能评估、功能验证和驱动软件开发等方面。根据具体用途的不同，模拟器可细分为Functional模拟器、Performance模拟器和Cycle-Accuracy模拟器等不同类型。本项目旨在构建一个Cycle-Accuracy模拟器，为处理器设计提供精确的模型，以进行模拟和验证硬件设计。该模拟器能够准确地模拟处理器的指令执行细节，提供测试处理器硬件设计、分析性能瓶颈和优化微架构设计的支持，从而提高处理器硬件设计的可靠性和性能。

## 开源IP组件库

### 小组简介
- **英文**：Open Source IP Component Libraries
- **简称**：SIG-IP
- **组长**：缪宇飏
- **介绍**：开源IP组件是构建开源SoC芯片以及形成敏捷设计流程中非常重要的一环，通过复用经过社区流片验证过的高质量RISC-V 外设IP组件，可显著提高SoC芯片设计验证效率并降低开发门槛。为实现上述目标成立了开源IP组件库小组，本SIG组的目标是不仅可以为个人或企业提供可供流片验证的开源外设IP，还能在项目推进的过程中提升学生们编写产品级硬件代码的能力，，目前UART、QSPI





第一步:开源SoC用3-5年为社区提供经过流片验证的高质量RISC-V开源核、开源SoC设计。RISC-V处理器核IP、外围IP等
第二步:用开源工具链构建开源SoC-用5-7年逐步构建一套基于开源EDA工具链、开源IP、开源工艺库的开源SoC芯片设计流程
将商业版工具、IP逐渐替换为开源版
实现本科生用全开源工具开发开源芯片，带着自己芯片毕业第三步:用开源工具链自动化构建开源硬件用10-15年开发更智能、更自动化的开源工具，提高设计验证效率


    - 项目名称：USB 1.1主机端控制器
        - 项目简介：USB 1.1主机端控制器（Universal Serial Bus 1.1 Host Controller）是一个用于实现USB 1.1协议的硬件模块。USB 1.1是一种通用串行总线标准，被广泛应用于各种设备之间的数据传输，如键盘、鼠标、打印机等。本项目旨在设计并实现一个基于USB 1.1协议的主机端控制器，用于管理和控制与外设之间的通信。控制器将支持基本的USB事务，如控制传输、批量传输、中断传输和同步传输，并提供简单易用的接口，以便与其他系统模块集成。
        - 实现方案：使用硬件描述语言（如Verilog或VHDL）编写USB 1.1主机端控制器模块。使用现成的FPGA开发板进行功能验证和性能测试。根据验证结果，对控制器进行优化和调整。通过本项目，我们将实现一个基于USB 1.1协议的主机端控制器，为各种设备提供通用的、高效的数据传输解决方案。项目将涉及硬件设计、编程和验证等方面的知识，具有一定的挑战性和实用价值。
    - 项目名称：DDR2 SDRAM控制器
        - 项目简介：DDR2 SDRAM控制器是一个用于控制DDR2 SDRAM（双数据速率第二代同步动态随机存取存储器）的硬件模块。DDR2内存被广泛应用于多种系统中，如计算机、嵌入式系统和通信设备。本项目的目标是设计并实现一个可配置、易移植的DDR2控制器。控制器将支持可配置的内存参数，以适应不同的DDR2内存型号；支持基本的内存操作，如初始化、读、写、刷新；提供AXI-4总线接口，以便于后续集成接入“一生一芯”SoC中；并提供一定程度的优化和错误检测。
        - 实现方案：硬件描述语言（如Verilog或SystemVerilog）编写DDR2控制器模块并验证；使用FPGA开发板进行功能验证和性能测试；根据验证结果，对控制器进行调整和优化。

## 开源处理器核

### 小组简介
- **英文**：Open Source CPU Core
- **简称**：SIG-Core
- **组长**：暂无
- **介绍**：。

## 开源芯片数据集

### 小组简介
- **英文**：Open Source CPU DataSet
- **简称**：SIG-DataSet
- **组长**：李子龙
- **介绍**：本项目是一个iEDA的数据集项目，项目目的就是给iEDA提供更多的数据来测试现在的iEDA软件的性能和功能，让不同指令集、不同微架构的CPU都成为iEDA的测试数据，为iEDA探索未知的BUG和未察觉的性能瓶颈，最后推动iEDA的发展。主要任务是把现有已经成熟的开源核接入到YSYX-SoC中，即修改开源处理器核来适配YSYX-SoC，主要修改总线部分，把各种开源核的总线协议统一改成AXI4-Full总线，来接入YSYX-SoC，最终以跑通RT-Thread操作系统为验收目标。到2023年6月27日已经完成4个开源核的接入，分别是蜂鸟E203、darkriscv、E203+itcm+dtcm、ibex这四个开源处理器。

## 开源RTL仿真器

### 小组简介
- **英文**：Open Source RTL Simulator
- **简称**：SIG-RTL Simulator
- **组长**：陈璐
- **介绍**：软件仿真由于成本低、易于调试的优势得到了广泛的应用，但由于其仿真速度慢，对复杂设计的验证和性能分析过于耗时。基于此，我们希望实现基于图的高性能RTL仿真器，尽可能加速软件仿真过程。该仿真器输入firrtl语言描述的电路，并输出C++仿真文件。目前该项目的功能基本实现完成，正在尝试使用多种方法对其进行加速。

## 国际交流和翻译

### 小组简介
- **英文**：International Exchange And Translation
- **简称**：SIG-International
- **口号**：**努力成为RISC-V生态本土化发展的核心贡献者之一**
- **组长**：缪宇飏
- **成员**：苗金标、栗金伦、段震伟、倪仁涛、曹勋、杨海帆、曹世洋、刘汉章、魏人、吴佳宾、陈璐、烟雨松、赵树钰、王翩、唐德宇
- **介绍**：主要负责将国外优秀的RISC-V课程与资料翻译成中文，让国内的开源芯片爱好者能够接触到最前沿的文档资料。TOCM小组成员全部由参加过“一生一芯”计划的学生和助教组成，内部根据翻译阶段不同又划分为**翻译小组**、**审校小组**和**校对小组**。其中翻译小组负责对文章内容进行初步翻译，保证整体内容的一致性和正确性；审校小组则在翻译小组的基础上对文章中是否存在错翻、漏翻、未遵循术语库和记忆库、语句不通顺等情况进行审查，并给出详细的修改建议；校对小组由1-2名助教组成，重点关注审校小组的修改建议以及文章中的标点符号等格式内容，确保最终翻译成品的质量符合要求。

### 当前任务

::: info RISC-V国际基金会认证课程翻译
- 时间：2023-06-08至2023-08-08
- 成员：苗金标、栗金伦、段震伟、倪仁涛、曹勋、杨海帆、曹世洋、刘汉章、魏人、吴佳宾、陈璐、烟雨松、赵树钰、王翩、唐德宇、缪宇飏
- 要求：负责将RISC-V国际基金会认证课程翻译成中文，并保证翻译后文章的语义和格式尽可能与原文保持一致。
:::
