# âš™ï¸ Processeur de signal numÃ©rique (DSP) sur FPGA

## ğŸ¯ Objectif du projet
Ce projet a pour but de concevoir un processeur de signal
numÂ´erique (DSP) simplifiÂ´e sur un FPGA nexys vidÂ´eo pour les
taches de traitement de signal de base avec un jeu dâ€™instruction
Â´etendu. Il sera concu avec un noyau DSP de base avec
une architecture de pipeline simple, comportant une unitÂ´e
logique arithmÂ´etique avec les opÂ´erations suivantes : addition,
multiplication et accumulation et une interface mÂ´emoire de
base pour charger les instructions et les donnÂ´ees dans le noyau
DSP

## Architecture du systÃ¨me

![Image du prototype](arch_dsp.png)

## ğŸ§° Technologies utilisÃ©es
  VHDL, FPGA

## ğŸ–¼ï¸ Images du projet
![Image du prototype](dsp.png)

## ğŸ¥ DÃ©monstration


[![Voir la vidÃ©o](yout_dsp.png)](https://youtu.be/enLC2pWVirE)



[â¬…ï¸ Retour aux projets](projets.md)
