## 引言
随着半导体工艺不断向纳米尺度迈进，传统的平面MOSFET面临着物理极限的严峻挑战。当栅极长度缩短到几十纳米以下时，栅极对沟道的控制能力急剧下降，导致漏致势垒降低（DIBL）等[短沟道效应](@entry_id:1131595)日益严重，极大地增加了器件的漏[电功](@entry_id:273970)耗，阻碍了摩尔定律的延续。为了解决这一根本性难题，半导体行业引入了一场革命性的结构创新——[FinFET](@entry_id:264539)（[鳍式场效应晶体管](@entry_id:264539)）。通过将沟道从二维平面拓展至三维的“鳍”状结构，[FinFET](@entry_id:264539)从根本上重塑了晶体管的设计，为性能和功耗的持续优化开辟了新的道路。本文旨在系统性地阐述[FinFET](@entry_id:264539)器件的结构、原理及其尺寸缩放所带来的机遇与挑战。在接下来的章节中，你将学习到：第一章“原理与机制”将深入剖析[FinFET](@entry_id:264539)独特的三维结构如何实现卓越的静电控制，并探讨相关的量子效应、载流子输运特性以及必须面对的寄生效应；第二章“应用与跨学科交叉”将展示这些物理原理如何在材料工程、电路设计、[可靠性工程](@entry_id:271311)等领域中得到应用，并解释[FinFET](@entry_id:264539)如何为下一代全[环绕栅极](@entry_id:1125501)（GAA）技术铺平道路；最后，在“动手实践”部分，你将有机会通过具体问题，将理论知识应用于实际的[器件建模](@entry_id:1123619)与分析中。

## 原理与机制

本章深入探讨了[FinFET](@entry_id:264539)器件运行的核心物理原理与机制。作为对前一章“引言”的延续，我们将从[FinFET](@entry_id:264539)独特的三维结构出发，系统性地解析其增强的静电控制能力、短沟道效应的抑制机理、量子力学效应、[载流子输运](@entry_id:196072)特性，以及在实际器件中必须考虑的寄生效应。

### 三维栅极结构与增强的静电控制

平面MOSFET向[FinFET](@entry_id:264539)的演进，其核心驱动力在于克服因器件尺寸不断缩小而日益严峻的[短沟道效应](@entry_id:1131595)。其根本解决方案在于增强栅极对沟道区的静电控制能力。与只有一个栅极-[半导体界面](@entry_id:1131449)的传统平面MOSFET不同，[FinFET](@entry_id:264539)采用了一种非平面的三维结构。

在这种结构中，硅沟道区被制作成一个垂直于衬底的薄片，称为**鳍 (fin)**。栅电极则像马鞍一样包裹住这个鳍片的顶部和两侧。因此，一个理想的**三维栅 (tri-gate)** [FinFET](@entry_id:264539)在导电沟道形成时，拥有三个受栅极电压调控的硅-介电质界面：一个顶表面和两个侧壁表面。这与仅有一个控制界面的平面单栅MOSFET和拥有两个控制界面的对称[双栅MOSFET](@entry_id:1123942)形成了鲜明对比 。这种多面包裹的栅极结构极大地增强了栅极对整个鳍片体电势的控制。

为了量化这种三维结构的优势，我们引入**有效沟道宽度 (effective channel width)** 的概念。对于一个鳍片高度为 $H_{\mathrm{fin}}$、宽度为 $W_{\mathrm{fin}}$ 的理想三维栅[FinFET](@entry_id:264539)，其导电沟道的总周长，即有效宽度，可以近似表示为：
$$
P_{\mathrm{gc}} = 2H_{\mathrm{fin}} + W_{\mathrm{fin}}
$$
在强反型状态下，单位沟道长度的总反型电荷量 $Q'_{\mathrm{inv,total}}$ 与[栅极电容](@entry_id:1125512)和过驱动电压 $V_{\mathrm{ov}} = V_{\mathrm{g}} - V_{\mathrm{th}}$ 成正比。总[栅极电容](@entry_id:1125512) $C'_{\mathrm{g,total}}$ 是由栅极控制的总面积决定的。假设栅介质厚度为 $t_{\mathrm{ox}}$，介[电常数](@entry_id:272823)为 $\epsilon_{\mathrm{ox}}$，则总反型电荷可以表示为 ：
$$
Q'_{\mathrm{inv,total}} = C'_{\mathrm{g,total}} V_{\mathrm{ov}} = \frac{\epsilon_{\mathrm{ox}} P_{\mathrm{gc}}}{t_{\mathrm{ox}}} V_{\mathrm{ov}} = \frac{\epsilon_{\mathrm{ox}} (2H_{\mathrm{fin}} + W_{\mathrm{fin}})}{t_{\mathrm{ox}}} V_{\mathrm{ov}}
$$
在实际器件中，由于工艺或电场[屏蔽效应](@entry_id:136974)，顶栅的控制可能会有所减弱。我们可以引入一个无量纲因子 $\eta$ ($0 \le \eta \le 1$) 来描述顶栅的相对控制效率，此时表达式修正为：
$$
Q'_{\mathrm{inv,total}} = \frac{\epsilon_{\mathrm{ox}}}{t_{\mathrm{ox}}} (2H_{\mathrm{fin}} + \eta W_{\mathrm{fin}}) V_{\mathrm{ov}}
$$
这个简单的模型清晰地展示了[FinFET](@entry_id:264539)如何通过利用垂直维度 ($H_{\mathrm{fin}}$) 来增加有效沟道宽度，从而在相同的芯片占位面积上实现更高的驱动电流。更重要的是，这种三维包裹结构是抑制短沟道效应的关键。

### 静电标度长度与[短沟道效应](@entry_id:1131595)

[短沟道效应](@entry_id:1131595)，如**漏致势垒降低 (Drain-Induced Barrier Lowering, DIBL)**，其根源在于源极和漏极电场对沟道电势的侵蚀，削弱了栅极的控制权。为了定量分析栅极的控制能力，我们引入一个关键物理量——**自然静电标度长度 (natural electrostatic scaling length)**，记为 $\lambda$。

在[弱反型](@entry_id:272559)区，沟道内的移动电荷可以忽略，鳍片内的[静电势](@entry_id:188370) $\psi$ 满足[拉普拉斯方程](@entry_id:143689) $\nabla^2\psi=0$。源、漏端施加的电势扰动在沟道内的影响会沿沟道方向（设为 $x$ 轴）呈指数衰减。$\lambda$ 正是这个衰减的最慢模式（即最低阶本征模式）的特征长度。一个更小的 $\lambda$ 值意味着扰动衰减得更快，代表着更强的栅极静电控制能力和更优的[短沟道效应](@entry_id:1131595)免疫力 。

$\lambda$ 的值由器件的[横截面](@entry_id:154995)几何形状和材料参数决定。通过求解相应边界条件下的拉普拉斯方程，可以得到不同器件结构的 $\lambda$：
*   **平面单栅FDSOI器件**：$\lambda_{\mathrm{planar}} \approx \sqrt{\frac{\epsilon_{\mathrm{si}}}{\epsilon_{\mathrm{ox}}} t_{\mathrm{si}} t_{\mathrm{ox}}}$，其中 $t_{\mathrm{si}}$ 和 $t_{\mathrm{ox}}$ 分别是硅膜厚度和氧化层厚度。
*   **对称双栅器件**：当栅极为[理想导体](@entry_id:273420)时，$\lambda_{\mathrm{DG}} = \frac{t_{\mathrm{si}}}{\pi}$。
*   **三维栅[FinFET](@entry_id:264539)器件**：对于宽度为 $W$、高度为 $H$ 的矩形鳍片，其近似表达式为 $\lambda_{\mathrm{TG}} \approx \frac{2WH}{\pi(W+2H)}$。这个近似在两种极限情况下是准确的：当 $W \ll H$ 时（高窄鳍片），$\lambda_{\mathrm{TG}} \to W/\pi$，趋近于一个厚度为 $W$ 的双栅器件；当 $H \ll W$ 时（宽扁鳍片），$\lambda_{\mathrm{TG}} \to 2H/\pi$。

比较这些表达式可以清晰地看到，静电控制能力从强到弱的次序是：三维栅 > 双栅 > 单栅，因此自然标度长度的次序正好相反：$\lambda_{\mathrm{TG}}  \lambda_{\mathrm{DG}}  \lambda_{\mathrm{planar}}$ 。这从根本上解释了[FinFET](@entry_id:264539)结构为何能有效抑制短沟道效应。

DIBL效应是漏极电压 $V_D$ 升高导致源-沟势垒降低的现象。这种势垒降低主要有两个物理来源 ：
1.  **体静电耦合**：漏极电势通过鳍片体内的[静电场](@entry_id:268546)传递到源端。这种影响的强度与 $\exp(-L_g/\lambda)$ 成正比，其中 $L_g$ 是栅长。
2.  **边缘场电容耦合**：漏极与沟道（特别是源端势垒区）之间通过氧化层和空间存在的直接边缘电容耦合。这部分影响可以通过一个电容分压模型来描述，$\Delta\psi_b \propto \frac{C_{\mathrm{f,d}}}{C_{\mathrm{g}}+C_{\mathrm{f,s}}+C_{\mathrm{f,d}}} \Delta V_D$，其中 $C_{\mathrm{f,d}}$ 是漏极边缘电容。

因此，总的DIBL效应可以近似表示为这两个部分的叠加。为了保证良好的静电完整性，即DIBL效应足够小，必须有效抑制体静电耦合。这就引出了一个重要的工程设计准则：$L_g \gtrsim 4\lambda$。当栅长 $L_g$ 达到 $\lambda$ 的4倍左右时，体耦合因子 $\exp(-L_g/\lambda) \approx \exp(-4) \approx 0.018$，意味着漏极电势对源端势垒的影响被抑制到2%以下，从而保证了可接受的短沟道控制 。对于典型的高窄鳍片[FinFET](@entry_id:264539)，$W_{\mathrm{fin}} \ll H_{\mathrm{fin}}$，其标度长度近似为 $\lambda \approx \sqrt{(\epsilon_{\mathrm{si}}/\epsilon_{\mathrm{ox}}) t_{\mathrm{ox}} (W_{\mathrm{fin}}/2)}$ 。这个关系明确指出，**减小鳍片宽度 $W_{\mathrm{fin}}$ 是降低 $\lambda$、提升静电完整性的最有效途径**。

### 亚阈值特性与阈值电压

[FinFET](@entry_id:264539)卓越的静电控制能力直接体现在其优异的开关特性上，尤其是**[亚阈值摆幅](@entry_id:193480) (Subthreshold Slope, S)**。$S$ 定义为栅极电压 $V_G$ 使漏电流 $I_D$ 改变一个数量级所需的变化量，单位是 mV/dec。其理论表达式为：
$$
S = \frac{dV_G}{d(\log_{10}I_D)} = \left(1 + \frac{C_{\mathrm{body}}}{C_{\mathrm{ox}}}\right) \left(\frac{k_B T}{q}\ln{10}\right)
$$
其中 $C_{\mathrm{ox}}$ 是单位面积的栅氧化层电容，$C_{\mathrm{body}}$ 是半导体体电容，$(k_B T/q)\ln{10}$ 是物理热极限，在室温（300 K）下约等于 $60 \ \text{mV/dec}$。

体电容 $C_{\mathrm{body}}$ 由两部分组成：耗尽层电容 $C_{\mathrm{dep}}$ 和[界面陷阱](@entry_id:1126598)电容 $C_{\mathrm{it}}$。为了获得陡峭的[亚阈值摆幅](@entry_id:193480)（即 $S$ 接近 $60 \ \text{mV/dec}$），必须使体电容 $C_{\mathrm{body}}$ 远小于栅氧化层电容 $C_{\mathrm{ox}}$。[FinFET](@entry_id:264539)正是通过其结构实现了这一点 ：
*   **超薄全耗尽鳍片**：当鳍片足够薄时，在亚阈值区整个鳍片体都被完全耗尽。这意味着栅压变化时，几乎没有额外的耗尽电荷需要被调制，因此耗尽层电容 $C_{\mathrm{dep}}$ 趋近于零。
*   **高质量界面**：如果Si/SiO₂界面质量很高，[界面陷阱](@entry_id:1126598)密度 $D_{\mathrm{it}}$ 很低，那么[界面陷阱](@entry_id:1126598)电容 $C_{\mathrm{it}} \approx qD_{\mathrm{it}}$ 也可以忽略不计。

在这些理想条件下，$C_{\mathrm{body}} \to 0$，使得体因子 $(1 + C_{\mathrm{body}}/C_{\mathrm{ox}})$ 趋近于1，从而 $S$ 能够接近其物理极限。反之，如果鳍片过厚（未完全耗尽）或界面陷阱密度过高，都会导致 $C_{\mathrm{body}}$ 增大，从而使 $S$ 劣化，偏离理想值。

**阈值电压 ($V_T$)** 是MOSFET的另一个核心参数。对于一个n沟道三维栅[FinFET](@entry_id:264539)，其阈值电压可以由多个物理贡献项叠加而成。基于MOS电容的基本原理，我们可以构建一个全面的 $V_T$ 模型 。
$$
V_T = V_{\mathrm{FB}} + 2\phi_F - \frac{Q'_{\mathrm{dep}}}{C'_{\mathrm{ox}}} + \Delta V_{TQ}
$$
各分项的物理意义如下：
1.  **平带电压 ($V_{\mathrm{FB}}$)**：由栅极金属与半导体之间的功函数差 $\phi_{MS}$，以及俘获在氧化层和界面处的固定电荷 $Q'_f$ 共同决定。$V_{\mathrm{FB}} = \phi_{MS} - Q'_f/C'_{\mathrm{ox}}$。
2.  **表面势 ($2\phi_F$)**：为在p型衬底表面达到[强反型](@entry_id:276839)所需的表面势，其中费米势 $\phi_F = (k_B T/q) \ln(N_A/n_i)$。
3.  **耗尽电荷项 ($-Q'_{\mathrm{dep}}/C'_{\mathrm{ox}}$)**：在[FinFET](@entry_id:264539)中，假设阈值时鳍片完全耗尽，则总耗尽电荷为 $Q'_{\mathrm{dep}} = -q N_A (W_{\mathrm{fin}} H_{\mathrm{fin}})$ （单位长度）。$C'_{\mathrm{ox}}$ 是三维栅结构的总电容，$C'_{\mathrm{ox}} = \epsilon_{\mathrm{ox}} (W_{\mathrm{fin}}/t_{\mathrm{ox,t}} + 2H_{\mathrm{fin}}/t_{\mathrm{ox,s}})$。
4.  **量子限制修正 ($\Delta V_{TQ}$)**：在纳米尺度的鳍片中，[量子限制效应](@entry_id:184087)使导带底的能量抬高，从而增加了达到反型所需的栅压。这个将在下一节详细讨论。

将所有项组合起来，我们得到一个完整的 $V_T$ 表达式，它精确地描述了器件几何结构、材料属性和量子效应对其开关点的影响。

### 纳米鳍片中的量子力学效应

当鳍片尺寸（特别是宽度 $W_{\mathrm{fin}}$）缩小到电子[德布罗意波长](@entry_id:139033)（在室温下约为几纳米）的量级时，量子力学效应变得不可忽略。此时，鳍片在[横截面](@entry_id:154995)方向上对载流子构成了**[量子限制](@entry_id:136238) (quantum confinement)**，使其行为类似于一个“[量子线](@entry_id:142481)”。

在这种限制下，电子在鳍片[横截面](@entry_id:154995)（$y-z$ 平面）的能量不再是连续的，而是被量子化成一系列分立的能级，称为**子带 (subbands)**。我们可以使用[有效质量近似](@entry_id:137643)下的薛定谔方程来描述这一现象。对于一个被无限高势垒包围的矩形[截面](@entry_id:154995)鳍片，其[子带](@entry_id:154462)能量可以表示为 ：
$$
E_{n_y,n_z}^{(v)} = E_{c}^{(v)} + \frac{\hbar^{2}\pi^{2}}{2}\left(\frac{n_{y}^{2}}{m_{y}^{(v)}W_{\mathrm{fin}}^{2}} + \frac{n_{z}^{2}}{m_{z}^{(v)}H_{\mathrm{fin}}^{2}}\right)
$$
其中，$n_y, n_z$ 是正整数（$1, 2, 3, \dots$），$m_{y}^{(v)}$ 和 $m_{z}^{(v)}$ 是特定能谷 $v$ 在 $y$ 和 $z$ 方向的有效质量。这个能量的增加量 $\Delta E_C = E_{1,1} - E_c$ 就是前述阈值电压模型中的量子限制修正项 $\Delta V_{TQ} = \Delta E_C/q$ 。

更为精细的效应是**能谷劈裂 (valley splitting)**。体硅的导带底在[布里渊区](@entry_id:142395)中有6个等效的能量最低点（能谷），位于$100$方向上。在体材料中，这6个能谷是简并的。然而，[FinFET](@entry_id:264539)中的各向异性量子限制会打破这种简并性。硅的有效质量是各向异性的，分为纵向质量 $m_l$ 和横向质量 $m_t$ ($m_l \approx 0.98 m_0, m_t \approx 0.19 m_0$) 。
*   对于沿 $[100]$ (x-轴) 方向输运的[FinFET](@entry_id:264539)，6个能谷会根据其[主轴](@entry_id:172691)与限制方向（$y, z$ 轴）的相对关系，分裂成三组能量不同的双重简并的子带阶梯 ：
    *   **$\pm x$ 能谷**：限制方向上的有效质量均为 $m_t$。
    *   **$\pm y$ 能谷**：$y$ 方向有效质量为 $m_l$，$z$ 方向为 $m_t$。
    *   **$\pm z$ 能谷**：$y$ 方向有效质量为 $m_t$，$z$ 方向为 $m_l$。

由于 confinement energy 与有效质量成反比，有效质量越重的方向，对应的能量抬升越小。因此，哪个能谷的子带能量最低，取决于鳍片的几何形状（$W_{\mathrm{fin}}$ vs $H_{\mathrm{fin}}$）和晶体取向。例如，对于高窄鳍片 ($W_{\mathrm{fin}}  H_{\mathrm{fin}}$)，$y$ 方向的限制最强，能量抬升最大。此时，将较重的 $m_l$ 质量对准 $y$ 方向（即$\pm y$能谷）将使得总的[基态能量](@entry_id:263704)最低。这种能谷劈裂不仅影响器件的阈值电压，也深刻地影响着载流子的输运特性。

### [载流子输运](@entry_id:196072)与迁移率限制

载流子**迁移率 ($\mu$)** 是决定晶体管驱动能力的关键参数，其定义为 $\mu = q\tau/m^\star$，其中 $\tau$ 是平均动量弛豫时间，$m^\star$ 是输运有效质量。总的[弛豫时间](@entry_id:191572)由所有散射机制共同决定，根据马西森定则 (Matthiessen's rule)，总[散射率](@entry_id:143589)是各独立[散射率](@entry_id:143589)之和：$1/\tau = \sum_i 1/\tau_i$。在现代[FinFET](@entry_id:264539)中，主要的散射机制包括 ：

1.  **声子散射 (Phonon Scattering)**：由晶格振动（声子）引起的散射，在室温下是普遍存在且重要的机制，包括[声学声子](@entry_id:141298)和光学/谷间[声子散射](@entry_id:140674)。

2.  **[表面粗糙度散射](@entry_id:1132693) (Surface Roughness Scattering)**：在[FinFET](@entry_id:264539)中，由于强烈的量子限制和高横向电场，电子[波函数](@entry_id:201714)被紧紧地束缚在Si/介电质界面附近。任何界面的不平整（粗糙度）都会对电子产生强烈的散射。随着鳍片宽度 $W_{\mathrm{fin}}$ 的减小，这种散射变得愈发重要，是限制高栅压下迁移率的主要因素之一。

3.  **远程库仑散射 (Remote Coulomb Scattering, RCS)**：来源于栅介质（特别是高k材料）内部或其与硅界面附近的固定电荷（$Q_f$）。这些电荷通过库仑力对沟道内的[载流子产生](@entry_id:263590)散射。尽管高k材料的介[电常数](@entry_id:272823)较高，可以部分屏蔽这种作用，但在现代工艺中，由于固定[电荷密度](@entry_id:144672)可能很高，RCS 仍然是一个不可忽视甚至主导的[散射机制](@entry_id:136443)。

**侧壁晶向的影响**也至关重要。如前所述，能谷结构和有效质量依赖于[晶向](@entry_id:137393)。对于沿 $110$ 方向输运的电子：
*   **$(100)$ 侧壁**：最低[能量子](@entry_id:145536)带具有较轻的输运有效质量 ($m^\star \approx m_t$)，有利于实现高迁移率。
*   **$(110)$ 侧壁**：最低[能量子](@entry_id:145536)带的输运有效质量更重，且子带间的能量间隔更小，这加剧了谷间[声子散射](@entry_id:140674)。因此，$(110)$ 侧壁的[FinFET](@entry_id:264539)通常表现出比 $(100)$ 侧壁更低的[电子迁移率](@entry_id:137677) 。

### [三维几何](@entry_id:176328)结构中的寄生效应

尽管[FinFET](@entry_id:264539)的3D结构带来了卓越的静电控制，但它也引入或加剧了一些**寄生效应 (parasitic effects)**，这些效应在高频应用和功耗控制中尤为关键。

#### [寄生电容](@entry_id:270891)

除了有益的栅-沟道电容外，[FinFET](@entry_id:264539)中还存在多种[寄生电容](@entry_id:270891)，它们会增加电路延迟并消耗额外的动态功率 。主要包括：
*   **交叠电容 ($C_{\mathrm{ov}}$)**：栅极与下方源/漏延伸区之间的直接电容。其大小正比于交叠长度 $L_{\mathrm{ov}}$ 和鳍片周长 $P_{\mathrm{gc}}$。
*   **隔离墙电容 ($C_{\mathrm{sp}}$)**：栅极侧壁通过隔离墙（spacer）材料与源/漏区形成的电容。它与隔离墙的介[电常数](@entry_id:272823) $\epsilon_{\mathrm{sp}}$ 和鳍片周长成正比，与隔离墙厚度 $t_{\mathrm{sp}}$ 成反比。
*   **边缘电容 ($C_{\mathrm{fr}}$)**：通过其他复杂路径耦合的电容，在[FinFET](@entry_id:264539)的尖锐拐角处尤其显著。
*   **栅-接触点电容 ($C_{\mathrm{ct}}$)**：栅极金属与远端源/漏接触金属之间的长程电容。
这些[寄生电容](@entry_id:270891)分量共同构成了总的[栅-漏电容](@entry_id:1125509) $C_{gd}$ 和栅-源电容 $C_{gs}$。相较于平面器件，[FinFET](@entry_id:264539)的3D[周长](@entry_id:263239)（特别是高鳍片 $H_{\mathrm{fin}}$）增大了这些[寄生电容](@entry_id:270891)的“面积”，使得寄生效应更为显著。

#### [自热效应](@entry_id:1131412)

**[自热效应](@entry_id:1131412) (Self-heating effect)** 是指器件在工作时因自身功耗（主要是沟道内的[焦耳热](@entry_id:150496) $P = I_D V_D$）而导致的温度升高现象。在[FinFET](@entry_id:264539)中，这个问题尤为突出，因为它狭窄的鳍片结构被低热导率的二氧化硅（STI）包围，导致散热困难 。

器件的温升 $\Delta T$ 与功耗 $P$ 和**有效热阻 ($R_{\mathrm{th}}$)** 成正比：$\Delta T = P \cdot R_{\mathrm{th}}$。$R_{\mathrm{th}}$ 由多个串联和并联的热阻路径构成：
*   **鳍片纵向热阻 ($R_{\mathrm{fin,long}}$)**：热量沿鳍片传导至源/漏区的热阻。其大小与鳍片[横截面](@entry_id:154995)积成反比，$R_{\mathrm{fin,long}} \propto 1/(W_{\mathrm{fin}}H_{\mathrm{fin}})$。因此，减小鳍片宽度会显著增加此热阻 。
*   **STI横向热阻 ($R_{\mathrm{STI}}$)**：热量通过两侧的STI传导至衬底的热阻。由于 $k_{\mathrm{Si}} \gg k_{\mathrm{ox}}$，STI是主要的散热瓶颈。
*   **接触热阻**：包括接触材料本身的热阻，以及在不同材料界面（如[硅化](@entry_id:1131637)物/金属）上的**[热边界电阻](@entry_id:152481) (Thermal Boundary Resistance, TBR)**。在纳米尺度下，TBR会因接触面积急剧减小而变得非常大，成为一个关键的散[热障](@entry_id:203659)碍 。

综上所述，[FinFET](@entry_id:264539)的缩放，特别是鳍片宽度的减小，虽然改善了静电控制，但却恶化了热阻，加剧了[自热效应](@entry_id:1131412)。这种电学性能与热学性能之间的权衡是[FinFET设计](@entry_id:1124955)与优化中的核心挑战之一。