### **`Makefile`**文件:

 提供项目的构建规则，包括编译生成代码、运行测试等。

.NOTINTERMEDIATE:          make的默认行为中，可能会自动删除它认为的中间文件（某些目标文件同时是其他目标的依赖项并且没有明确指明为最终文件，则称为中间文件），并且.NOTINTERMEDIATE:[specific-files]可以在:后面加特定文件，指定特定的中间文件不会被删除



testcases=$(shell ls test/*/main.py | awk -F '/' '{print $$2}')

$(shell ... ) - 命令替换（commod substiution）

ls test/*/main.py   找到test下所有子目录下的main.py文件

![image-20241121162217032](https://raw.githubusercontent.com/upsetgrass/typora_pic_bed/main/image-20241121162217032.png)

通过管道| 传递给awk指令

awk -F '/' '{print $$2}'  这是-F '/' 以 /



**`build.sc`**: 这是一个Mill构建工具的脚本，用于定义项目的构建过程。Mill通常用于Scala/Chisel项目的管理。





**`shell.nix`**: 表示支持Nix环境管理，用于设置一致的开发环境。





### **`                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  docs` 目录**

- 包含多个 `.md` 文档（如  `SUMMARY.md`），用于说明项目功能和技术细节。

![image-20241121095444377](https://raw.githubusercontent.com/upsetgrass/typora_pic_bed/main/image-20241121095444377.png)

### **`gen` 目录**

- 主要存放了生成的硬件描述语言（HDL）文件（`.sv` 文件）



### **`rocket-chip` 目录**

- 包含Rocket Chip项目相关内容，是RISC-V开源生态中重要的处理器生成框架。
  - **`hardfloat`**: 表示支持硬件浮点操作。
  - **`src`**: 存放Rocket Chip核心代码。
  - **`verilator.hash`**: 表示可能使用了Verilator进行仿真验证。
  - **`flake.nix` 和 `overlay.nix`**: 进一步表明支持Nix环境管理。
  - **文档文件**: 包括 `CHANGELOG.md`, `README.md`, `CONTRIBUTING.md` 等，说明这是一个标准化、可拓展的子模块。



### **`test` 目录**

- 包含多个子目录（如 `aplic`, `imsic`, `integration`），表明项目有模块化的测试体系。
- **`common.py`**: 说明测试中使用了Python脚本进行调度或分析。
- **`Makefile.common`**: 为测试部分定义构建规则



**Chisel & FIRRTL**:

- **`TLAIA.fir`**: FIRRTL 文件（中间硬件描述表示），表明项目的核心是基于Chisel开发的。
- 生成的 `.sv` 文件验证了Chisel 的 HDL 输出能力。







