Simulator report for laba
Sat Apr 06 17:58:01 2024
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.0 us       ;
; Simulation Netlist Size     ; 156 nodes    ;
; Simulation Coverage         ;       9.21 % ;
; Total Number of Transitions ; 251          ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Stratix II   ;
+-----------------------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                         ;
+--------------------------------------------------------------------------------------------+---------------+---------------+
; Option                                                                                     ; Setting       ; Default Value ;
+--------------------------------------------------------------------------------------------+---------------+---------------+
; Simulation mode                                                                            ; Functional    ; Timing        ;
; Start time                                                                                 ; 0 ns          ; 0 ns          ;
; Simulation results format                                                                  ; CVWF          ;               ;
; Vector input source                                                                        ; babl_test.vwf ;               ;
; Add pins automatically to simulation output waveforms                                      ; On            ; On            ;
; Check outputs                                                                              ; Off           ; Off           ;
; Report simulation coverage                                                                 ; On            ; On            ;
; Display complete 1/0 value coverage report                                                 ; On            ; On            ;
; Display missing 1-value coverage report                                                    ; On            ; On            ;
; Display missing 0-value coverage report                                                    ; On            ; On            ;
; Detect setup and hold time violations                                                      ; Off           ; Off           ;
; Detect glitches                                                                            ; Off           ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off           ; Off           ;
; Generate Signal Activity File                                                              ; Off           ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off           ; Off           ;
; Group bus channels in simulation results                                                   ; Off           ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On            ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE    ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off           ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off           ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto          ; Auto          ;
+--------------------------------------------------------------------------------------------+---------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;       9.21 % ;
; Total nodes checked                                 ; 156          ;
; Total output ports checked                          ; 228          ;
; Total output ports with complete 1/0-value coverage ; 21           ;
; Total output ports with no 1/0-value coverage       ; 203          ;
; Total output ports with no 1-value coverage         ; 207          ;
; Total output ports with no 0-value coverage         ; 203          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                                                                                                                                                                   ;
+---------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+------------------+
; Node Name                                                                                               ; Output Port Name                                                                                                 ; Output Port Type ;
+---------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+------------------+
; |babl|O_A_Im[1]                                                                                         ; |babl|O_A_Im[1]                                                                                                  ; pin_out          ;
; |babl|O_A_Im[0]                                                                                         ; |babl|O_A_Im[0]                                                                                                  ; pin_out          ;
; |babl|clk                                                                                               ; |babl|clk                                                                                                        ; out              ;
; |babl|O_A_Re[0]                                                                                         ; |babl|O_A_Re[0]                                                                                                  ; pin_out          ;
; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT7  ; dataout          ;
; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1    ; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT7    ; dataout          ;
; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2   ; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT8   ; dataout          ;
; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1     ; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT8     ; dataout          ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|pipeline_dffe[0]  ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|pipeline_dffe[0]           ; regout           ;
; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2 ; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT8 ; dataout          ;
; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1   ; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT8   ; dataout          ;
; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT7  ; dataout          ;
; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1    ; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT7    ; dataout          ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|pipeline_dffe[1]  ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|pipeline_dffe[1]           ; regout           ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|pipeline_dffe[0]  ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|pipeline_dffe[0]           ; regout           ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~0            ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~0                     ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~1            ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~1                     ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~6            ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~6                     ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~7            ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~7                     ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~0            ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~0                     ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~2            ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~2                     ; out0             ;
+---------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+------------------+
; Node Name                                                                                               ; Output Port Name                                                                                                  ; Output Port Type ;
+---------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+------------------+
; |babl|O_A_Im[7]                                                                                         ; |babl|O_A_Im[7]                                                                                                   ; pin_out          ;
; |babl|O_A_Im[6]                                                                                         ; |babl|O_A_Im[6]                                                                                                   ; pin_out          ;
; |babl|O_A_Im[5]                                                                                         ; |babl|O_A_Im[5]                                                                                                   ; pin_out          ;
; |babl|O_A_Im[4]                                                                                         ; |babl|O_A_Im[4]                                                                                                   ; pin_out          ;
; |babl|O_A_Im[3]                                                                                         ; |babl|O_A_Im[3]                                                                                                   ; pin_out          ;
; |babl|O_A_Im[2]                                                                                         ; |babl|O_A_Im[2]                                                                                                   ; pin_out          ;
; |babl|B_Im[7]                                                                                           ; |babl|B_Im[7]                                                                                                     ; out              ;
; |babl|B_Im[6]                                                                                           ; |babl|B_Im[6]                                                                                                     ; out              ;
; |babl|B_Im[5]                                                                                           ; |babl|B_Im[5]                                                                                                     ; out              ;
; |babl|B_Im[4]                                                                                           ; |babl|B_Im[4]                                                                                                     ; out              ;
; |babl|B_Im[3]                                                                                           ; |babl|B_Im[3]                                                                                                     ; out              ;
; |babl|B_Im[2]                                                                                           ; |babl|B_Im[2]                                                                                                     ; out              ;
; |babl|B_Im[1]                                                                                           ; |babl|B_Im[1]                                                                                                     ; out              ;
; |babl|B_Im[0]                                                                                           ; |babl|B_Im[0]                                                                                                     ; out              ;
; |babl|W_Re[7]                                                                                           ; |babl|W_Re[7]                                                                                                     ; out              ;
; |babl|W_Re[6]                                                                                           ; |babl|W_Re[6]                                                                                                     ; out              ;
; |babl|W_Re[5]                                                                                           ; |babl|W_Re[5]                                                                                                     ; out              ;
; |babl|W_Re[4]                                                                                           ; |babl|W_Re[4]                                                                                                     ; out              ;
; |babl|W_Re[3]                                                                                           ; |babl|W_Re[3]                                                                                                     ; out              ;
; |babl|W_Re[2]                                                                                           ; |babl|W_Re[2]                                                                                                     ; out              ;
; |babl|W_Re[1]                                                                                           ; |babl|W_Re[1]                                                                                                     ; out              ;
; |babl|W_Re[0]                                                                                           ; |babl|W_Re[0]                                                                                                     ; out              ;
; |babl|B_Re[7]                                                                                           ; |babl|B_Re[7]                                                                                                     ; out              ;
; |babl|B_Re[6]                                                                                           ; |babl|B_Re[6]                                                                                                     ; out              ;
; |babl|B_Re[5]                                                                                           ; |babl|B_Re[5]                                                                                                     ; out              ;
; |babl|B_Re[4]                                                                                           ; |babl|B_Re[4]                                                                                                     ; out              ;
; |babl|B_Re[3]                                                                                           ; |babl|B_Re[3]                                                                                                     ; out              ;
; |babl|B_Re[2]                                                                                           ; |babl|B_Re[2]                                                                                                     ; out              ;
; |babl|B_Re[1]                                                                                           ; |babl|B_Re[1]                                                                                                     ; out              ;
; |babl|B_Re[0]                                                                                           ; |babl|B_Re[0]                                                                                                     ; out              ;
; |babl|W_Im[7]                                                                                           ; |babl|W_Im[7]                                                                                                     ; out              ;
; |babl|W_Im[6]                                                                                           ; |babl|W_Im[6]                                                                                                     ; out              ;
; |babl|W_Im[5]                                                                                           ; |babl|W_Im[5]                                                                                                     ; out              ;
; |babl|W_Im[4]                                                                                           ; |babl|W_Im[4]                                                                                                     ; out              ;
; |babl|W_Im[3]                                                                                           ; |babl|W_Im[3]                                                                                                     ; out              ;
; |babl|W_Im[2]                                                                                           ; |babl|W_Im[2]                                                                                                     ; out              ;
; |babl|W_Im[1]                                                                                           ; |babl|W_Im[1]                                                                                                     ; out              ;
; |babl|W_Im[0]                                                                                           ; |babl|W_Im[0]                                                                                                     ; out              ;
; |babl|O_A_Re[7]                                                                                         ; |babl|O_A_Re[7]                                                                                                   ; pin_out          ;
; |babl|O_A_Re[6]                                                                                         ; |babl|O_A_Re[6]                                                                                                   ; pin_out          ;
; |babl|O_A_Re[5]                                                                                         ; |babl|O_A_Re[5]                                                                                                   ; pin_out          ;
; |babl|O_A_Re[4]                                                                                         ; |babl|O_A_Re[4]                                                                                                   ; pin_out          ;
; |babl|O_A_Re[3]                                                                                         ; |babl|O_A_Re[3]                                                                                                   ; pin_out          ;
; |babl|O_A_Re[2]                                                                                         ; |babl|O_A_Re[2]                                                                                                   ; pin_out          ;
; |babl|O_A_Re[1]                                                                                         ; |babl|O_A_Re[1]                                                                                                   ; pin_out          ;
; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2            ; dataout          ;
; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT1   ; dataout          ;
; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT2   ; dataout          ;
; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT3   ; dataout          ;
; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT4   ; dataout          ;
; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT5   ; dataout          ;
; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT6   ; dataout          ;
; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT8   ; dataout          ;
; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT9   ; dataout          ;
; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT10  ; dataout          ;
; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT11  ; dataout          ;
; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT12  ; dataout          ;
; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT13  ; dataout          ;
; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT14  ; dataout          ;
; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT15  ; dataout          ;
; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1    ; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT8     ; dataout          ;
; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1    ; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT9     ; dataout          ;
; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1    ; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT10    ; dataout          ;
; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1    ; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT11    ; dataout          ;
; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1    ; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT12    ; dataout          ;
; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1    ; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT13    ; dataout          ;
; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1    ; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT14    ; dataout          ;
; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2   ; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2             ; dataout          ;
; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2   ; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT1    ; dataout          ;
; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2   ; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT2    ; dataout          ;
; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2   ; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT3    ; dataout          ;
; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2   ; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT4    ; dataout          ;
; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2   ; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT5    ; dataout          ;
; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2   ; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT6    ; dataout          ;
; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2   ; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT7    ; dataout          ;
; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2   ; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT9    ; dataout          ;
; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2   ; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT10   ; dataout          ;
; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2   ; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT11   ; dataout          ;
; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2   ; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT12   ; dataout          ;
; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2   ; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT13   ; dataout          ;
; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2   ; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT14   ; dataout          ;
; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2   ; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT15   ; dataout          ;
; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1     ; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT7      ; dataout          ;
; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1     ; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT9      ; dataout          ;
; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1     ; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT10     ; dataout          ;
; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1     ; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT11     ; dataout          ;
; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1     ; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT12     ; dataout          ;
; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1     ; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT13     ; dataout          ;
; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1     ; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT14     ; dataout          ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|pipeline_dffe[7]  ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|pipeline_dffe[7]            ; regout           ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|pipeline_dffe[6]  ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|pipeline_dffe[6]            ; regout           ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|pipeline_dffe[5]  ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|pipeline_dffe[5]            ; regout           ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|pipeline_dffe[4]  ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|pipeline_dffe[4]            ; regout           ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|pipeline_dffe[3]  ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|pipeline_dffe[3]            ; regout           ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|pipeline_dffe[2]  ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|pipeline_dffe[2]            ; regout           ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|pipeline_dffe[1]  ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|pipeline_dffe[1]            ; regout           ;
; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2 ; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2           ; dataout          ;
; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2 ; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT1  ; dataout          ;
; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2 ; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT2  ; dataout          ;
; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2 ; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT3  ; dataout          ;
; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2 ; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT4  ; dataout          ;
; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2 ; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT5  ; dataout          ;
; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2 ; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT6  ; dataout          ;
; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2 ; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT7  ; dataout          ;
; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2 ; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT9  ; dataout          ;
; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2 ; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT10 ; dataout          ;
; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2 ; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT11 ; dataout          ;
; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2 ; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT12 ; dataout          ;
; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2 ; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT13 ; dataout          ;
; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2 ; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT14 ; dataout          ;
; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2 ; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT15 ; dataout          ;
; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1   ; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT7    ; dataout          ;
; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1   ; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT9    ; dataout          ;
; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1   ; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT10   ; dataout          ;
; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1   ; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT11   ; dataout          ;
; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1   ; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT12   ; dataout          ;
; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1   ; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT13   ; dataout          ;
; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1   ; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT14   ; dataout          ;
; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2            ; dataout          ;
; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT1   ; dataout          ;
; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT2   ; dataout          ;
; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT3   ; dataout          ;
; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT4   ; dataout          ;
; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT5   ; dataout          ;
; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT6   ; dataout          ;
; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT8   ; dataout          ;
; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT9   ; dataout          ;
; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT10  ; dataout          ;
; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT11  ; dataout          ;
; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT12  ; dataout          ;
; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT13  ; dataout          ;
; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT14  ; dataout          ;
; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT15  ; dataout          ;
; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1    ; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT8     ; dataout          ;
; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1    ; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT9     ; dataout          ;
; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1    ; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT10    ; dataout          ;
; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1    ; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT11    ; dataout          ;
; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1    ; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT12    ; dataout          ;
; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1    ; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT13    ; dataout          ;
; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1    ; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT14    ; dataout          ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|pipeline_dffe[7]  ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|pipeline_dffe[7]            ; regout           ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|pipeline_dffe[6]  ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|pipeline_dffe[6]            ; regout           ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|pipeline_dffe[5]  ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|pipeline_dffe[5]            ; regout           ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|pipeline_dffe[4]  ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|pipeline_dffe[4]            ; regout           ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|pipeline_dffe[3]  ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|pipeline_dffe[3]            ; regout           ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|pipeline_dffe[2]  ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|pipeline_dffe[2]            ; regout           ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~2            ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~2                      ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~3            ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~3                      ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~4            ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~4                      ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~5            ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~5                      ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~8            ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~8                      ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~9            ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~9                      ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~10           ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~10                     ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~11           ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~11                     ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~12           ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~12                     ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~13           ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~13                     ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~14           ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~14                     ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~15           ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~15                     ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~16           ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~16                     ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~17           ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~17                     ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~18           ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~18                     ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~19           ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~19                     ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~20           ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~20                     ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~21           ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~21                     ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~22           ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~22                     ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~23           ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~23                     ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~24           ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~24                     ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~25           ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~25                     ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~26           ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~26                     ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~27           ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~27                     ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~28           ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~28                     ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~29           ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~29                     ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~30           ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~30                     ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~31           ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~31                     ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~32           ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~32                     ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~33           ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~33                     ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~1            ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~1                      ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~3            ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~3                      ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~4            ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~4                      ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~5            ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~5                      ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~6            ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~6                      ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~7            ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~7                      ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~8            ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~8                      ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~9            ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~9                      ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~10           ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~10                     ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~11           ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~11                     ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~12           ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~12                     ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~13           ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~13                     ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~14           ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~14                     ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~15           ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~15                     ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~16           ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~16                     ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~17           ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~17                     ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~18           ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~18                     ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~19           ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~19                     ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~20           ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~20                     ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~21           ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~21                     ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~22           ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~22                     ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~23           ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~23                     ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~24           ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~24                     ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~25           ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~25                     ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~26           ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~26                     ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~27           ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~27                     ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~28           ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~28                     ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~29           ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~29                     ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~30           ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~30                     ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~31           ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~31                     ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~32           ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~32                     ; out0             ;
+---------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+------------------+
; Node Name                                                                                               ; Output Port Name                                                                                                  ; Output Port Type ;
+---------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+------------------+
; |babl|O_A_Im[7]                                                                                         ; |babl|O_A_Im[7]                                                                                                   ; pin_out          ;
; |babl|O_A_Im[6]                                                                                         ; |babl|O_A_Im[6]                                                                                                   ; pin_out          ;
; |babl|O_A_Im[5]                                                                                         ; |babl|O_A_Im[5]                                                                                                   ; pin_out          ;
; |babl|O_A_Im[4]                                                                                         ; |babl|O_A_Im[4]                                                                                                   ; pin_out          ;
; |babl|O_A_Im[3]                                                                                         ; |babl|O_A_Im[3]                                                                                                   ; pin_out          ;
; |babl|O_A_Im[2]                                                                                         ; |babl|O_A_Im[2]                                                                                                   ; pin_out          ;
; |babl|B_Im[7]                                                                                           ; |babl|B_Im[7]                                                                                                     ; out              ;
; |babl|B_Im[6]                                                                                           ; |babl|B_Im[6]                                                                                                     ; out              ;
; |babl|B_Im[5]                                                                                           ; |babl|B_Im[5]                                                                                                     ; out              ;
; |babl|B_Im[4]                                                                                           ; |babl|B_Im[4]                                                                                                     ; out              ;
; |babl|B_Im[3]                                                                                           ; |babl|B_Im[3]                                                                                                     ; out              ;
; |babl|B_Im[2]                                                                                           ; |babl|B_Im[2]                                                                                                     ; out              ;
; |babl|B_Im[1]                                                                                           ; |babl|B_Im[1]                                                                                                     ; out              ;
; |babl|W_Re[7]                                                                                           ; |babl|W_Re[7]                                                                                                     ; out              ;
; |babl|W_Re[6]                                                                                           ; |babl|W_Re[6]                                                                                                     ; out              ;
; |babl|W_Re[5]                                                                                           ; |babl|W_Re[5]                                                                                                     ; out              ;
; |babl|W_Re[4]                                                                                           ; |babl|W_Re[4]                                                                                                     ; out              ;
; |babl|W_Re[3]                                                                                           ; |babl|W_Re[3]                                                                                                     ; out              ;
; |babl|W_Re[2]                                                                                           ; |babl|W_Re[2]                                                                                                     ; out              ;
; |babl|W_Re[0]                                                                                           ; |babl|W_Re[0]                                                                                                     ; out              ;
; |babl|B_Re[7]                                                                                           ; |babl|B_Re[7]                                                                                                     ; out              ;
; |babl|B_Re[6]                                                                                           ; |babl|B_Re[6]                                                                                                     ; out              ;
; |babl|B_Re[5]                                                                                           ; |babl|B_Re[5]                                                                                                     ; out              ;
; |babl|B_Re[4]                                                                                           ; |babl|B_Re[4]                                                                                                     ; out              ;
; |babl|B_Re[3]                                                                                           ; |babl|B_Re[3]                                                                                                     ; out              ;
; |babl|B_Re[2]                                                                                           ; |babl|B_Re[2]                                                                                                     ; out              ;
; |babl|B_Re[0]                                                                                           ; |babl|B_Re[0]                                                                                                     ; out              ;
; |babl|W_Im[7]                                                                                           ; |babl|W_Im[7]                                                                                                     ; out              ;
; |babl|W_Im[6]                                                                                           ; |babl|W_Im[6]                                                                                                     ; out              ;
; |babl|W_Im[5]                                                                                           ; |babl|W_Im[5]                                                                                                     ; out              ;
; |babl|W_Im[4]                                                                                           ; |babl|W_Im[4]                                                                                                     ; out              ;
; |babl|W_Im[3]                                                                                           ; |babl|W_Im[3]                                                                                                     ; out              ;
; |babl|W_Im[2]                                                                                           ; |babl|W_Im[2]                                                                                                     ; out              ;
; |babl|W_Im[0]                                                                                           ; |babl|W_Im[0]                                                                                                     ; out              ;
; |babl|O_A_Re[7]                                                                                         ; |babl|O_A_Re[7]                                                                                                   ; pin_out          ;
; |babl|O_A_Re[6]                                                                                         ; |babl|O_A_Re[6]                                                                                                   ; pin_out          ;
; |babl|O_A_Re[5]                                                                                         ; |babl|O_A_Re[5]                                                                                                   ; pin_out          ;
; |babl|O_A_Re[4]                                                                                         ; |babl|O_A_Re[4]                                                                                                   ; pin_out          ;
; |babl|O_A_Re[3]                                                                                         ; |babl|O_A_Re[3]                                                                                                   ; pin_out          ;
; |babl|O_A_Re[2]                                                                                         ; |babl|O_A_Re[2]                                                                                                   ; pin_out          ;
; |babl|O_A_Re[1]                                                                                         ; |babl|O_A_Re[1]                                                                                                   ; pin_out          ;
; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2            ; dataout          ;
; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT1   ; dataout          ;
; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT2   ; dataout          ;
; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT3   ; dataout          ;
; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT4   ; dataout          ;
; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT5   ; dataout          ;
; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT6   ; dataout          ;
; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT8   ; dataout          ;
; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT9   ; dataout          ;
; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT10  ; dataout          ;
; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT11  ; dataout          ;
; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT12  ; dataout          ;
; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT13  ; dataout          ;
; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT14  ; dataout          ;
; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT15  ; dataout          ;
; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1    ; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT8     ; dataout          ;
; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1    ; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT9     ; dataout          ;
; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1    ; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT10    ; dataout          ;
; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1    ; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT11    ; dataout          ;
; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1    ; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT12    ; dataout          ;
; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1    ; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT13    ; dataout          ;
; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1    ; |babl|lpm_mult0:inst6|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT14    ; dataout          ;
; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2   ; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2             ; dataout          ;
; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2   ; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT1    ; dataout          ;
; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2   ; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT2    ; dataout          ;
; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2   ; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT3    ; dataout          ;
; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2   ; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT4    ; dataout          ;
; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2   ; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT5    ; dataout          ;
; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2   ; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT6    ; dataout          ;
; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2   ; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT7    ; dataout          ;
; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2   ; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT9    ; dataout          ;
; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2   ; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT10   ; dataout          ;
; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2   ; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT11   ; dataout          ;
; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2   ; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT12   ; dataout          ;
; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2   ; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT13   ; dataout          ;
; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2   ; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT14   ; dataout          ;
; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2   ; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT15   ; dataout          ;
; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1     ; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT7      ; dataout          ;
; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1     ; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT9      ; dataout          ;
; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1     ; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT10     ; dataout          ;
; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1     ; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT11     ; dataout          ;
; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1     ; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT12     ; dataout          ;
; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1     ; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT13     ; dataout          ;
; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1     ; |babl|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT14     ; dataout          ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|pipeline_dffe[7]  ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|pipeline_dffe[7]            ; regout           ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|pipeline_dffe[6]  ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|pipeline_dffe[6]            ; regout           ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|pipeline_dffe[5]  ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|pipeline_dffe[5]            ; regout           ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|pipeline_dffe[4]  ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|pipeline_dffe[4]            ; regout           ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|pipeline_dffe[3]  ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|pipeline_dffe[3]            ; regout           ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|pipeline_dffe[2]  ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|pipeline_dffe[2]            ; regout           ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|pipeline_dffe[1]  ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|pipeline_dffe[1]            ; regout           ;
; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2 ; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2           ; dataout          ;
; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2 ; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT1  ; dataout          ;
; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2 ; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT2  ; dataout          ;
; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2 ; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT3  ; dataout          ;
; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2 ; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT4  ; dataout          ;
; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2 ; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT5  ; dataout          ;
; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2 ; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT6  ; dataout          ;
; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2 ; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT7  ; dataout          ;
; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2 ; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT9  ; dataout          ;
; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2 ; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT10 ; dataout          ;
; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2 ; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT11 ; dataout          ;
; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2 ; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT12 ; dataout          ;
; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2 ; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT13 ; dataout          ;
; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2 ; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT14 ; dataout          ;
; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2 ; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT15 ; dataout          ;
; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1   ; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT7    ; dataout          ;
; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1   ; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT9    ; dataout          ;
; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1   ; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT10   ; dataout          ;
; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1   ; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT11   ; dataout          ;
; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1   ; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT12   ; dataout          ;
; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1   ; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT13   ; dataout          ;
; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1   ; |babl|lpm_mult0:inst10|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT14   ; dataout          ;
; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2            ; dataout          ;
; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT1   ; dataout          ;
; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT2   ; dataout          ;
; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT3   ; dataout          ;
; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT4   ; dataout          ;
; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT5   ; dataout          ;
; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT6   ; dataout          ;
; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT8   ; dataout          ;
; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT9   ; dataout          ;
; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT10  ; dataout          ;
; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT11  ; dataout          ;
; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT12  ; dataout          ;
; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT13  ; dataout          ;
; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT14  ; dataout          ;
; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2  ; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_mult:mac_mult2~DATAOUT15  ; dataout          ;
; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1    ; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT8     ; dataout          ;
; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1    ; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT9     ; dataout          ;
; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1    ; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT10    ; dataout          ;
; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1    ; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT11    ; dataout          ;
; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1    ; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT12    ; dataout          ;
; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1    ; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT13    ; dataout          ;
; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1    ; |babl|lpm_mult0:inst9|lpm_mult:lpm_mult_component|mult_10p:auto_generated|stratixii_mac_out:mac_out1~DATAOUT14    ; dataout          ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|pipeline_dffe[7]  ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|pipeline_dffe[7]            ; regout           ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|pipeline_dffe[6]  ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|pipeline_dffe[6]            ; regout           ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|pipeline_dffe[5]  ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|pipeline_dffe[5]            ; regout           ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|pipeline_dffe[4]  ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|pipeline_dffe[4]            ; regout           ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|pipeline_dffe[3]  ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|pipeline_dffe[3]            ; regout           ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|pipeline_dffe[2]  ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|pipeline_dffe[2]            ; regout           ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~2            ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~2                      ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~3            ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~3                      ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~4            ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~4                      ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~5            ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~5                      ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~8            ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~8                      ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~9            ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~9                      ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~10           ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~10                     ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~11           ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~11                     ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~12           ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~12                     ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~13           ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~13                     ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~14           ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~14                     ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~15           ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~15                     ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~16           ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~16                     ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~17           ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~17                     ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~18           ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~18                     ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~19           ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~19                     ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~20           ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~20                     ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~21           ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~21                     ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~22           ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~22                     ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~23           ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~23                     ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~24           ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~24                     ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~25           ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~25                     ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~26           ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~26                     ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~27           ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~27                     ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~28           ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~28                     ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~29           ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~29                     ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~30           ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~30                     ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~31           ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~31                     ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~32           ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~32                     ; out0             ;
; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~33           ; |babl|lpm_add_sub1:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_4dj:auto_generated|op_1~33                     ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~1            ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~1                      ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~3            ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~3                      ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~4            ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~4                      ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~5            ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~5                      ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~6            ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~6                      ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~7            ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~7                      ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~8            ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~8                      ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~9            ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~9                      ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~10           ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~10                     ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~11           ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~11                     ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~12           ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~12                     ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~13           ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~13                     ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~14           ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~14                     ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~15           ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~15                     ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~16           ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~16                     ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~17           ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~17                     ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~18           ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~18                     ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~19           ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~19                     ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~20           ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~20                     ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~21           ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~21                     ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~22           ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~22                     ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~23           ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~23                     ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~24           ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~24                     ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~25           ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~25                     ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~26           ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~26                     ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~27           ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~27                     ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~28           ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~28                     ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~29           ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~29                     ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~30           ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~30                     ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~31           ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~31                     ; out0             ;
; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~32           ; |babl|lpm_add_sub0:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_3cj:auto_generated|op_1~32                     ; out0             ;
+---------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Sat Apr 06 17:58:00 2024
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off laba -c laba
Info: Using vector source file "C:/Users/Rabogi/Desktop/signal labs/lb3/signal_labs/lab3/babl_test.vwf"
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is       9.21 %
Info: Number of transitions in simulation is 251
Info: Quartus II Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 149 megabytes
    Info: Processing ended: Sat Apr 06 17:58:01 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


