TLB
===

TLB (Translate Lookaside Buffer)は仮想アドレスを物理アドレスに変換した
結果をバッファリングしてアドレス変換を高速化するためのユニットです。

仮想アドレスを物理アドレスに変換するためには、通常はMMU内のPTW(Page Table Walker)を使い
メモリ上に配置されている複数のページテーブルエントリ(Page Table Entries: PTE)を渡りながら
アドレスの変換を行いますが、メモリアクセスの際に毎回この変換を行うのは効率が悪いため、
TLBに変換した結果をバッファリングすることで効率化します。

SCARIVのTLBはオープンソースRISC-VプロセッサであるRocket-ChipのTLBを参照しています。
基本的なエントリ数や構造はRocket-Chipのものをベースとしていますが、エントリ数などは構成に応じて変更可能です。

TLBは変換リクエストに対して、PTEテーブルにヒットした場合には0サイクルで変換した物理アドレスを返します。
そうでなければ、TLBは `miss` 信号をAssetした上で `ready` 信号をDeassertし、PTWにリクエストを送出します。

TLBの内部構成
-------------

TLBには複数のエントリが搭載されており、複数のPTEを保持しており仮想アドレスの変換リクエストに対して同時に探索を行います。
PTEには大きく分けて2種類あり、TLBはそれぞれに応じて使用するエントリを変えています。

:Sectored エントリ:
   ベースページに対するエントリ。固定サイズのページエントリとして使用される
:Superpageエントリ:
   スーパーページに対するエントリ。ベースページよりも大きなページエントリとして使用される

SCARIVでは、デフォルトではSectoredエントリのために8エントリ、Superpageのために4エントリが用意されています(このエントリ数は変更可能です)。
各エントリでは最大で4つのPTEを格納することができ、全体で48エントリを格納することができるようになっています。
