<stg><name>order_book_Pipeline_BID_PUSH_LOOP1</name>


<trans_list>

<trans id="631" from="1" to="2">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="632" from="2" to="3">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="633" from="3" to="4">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="634" from="4" to="5">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="635" from="5" to="6">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="639" from="6" to="7">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="636" from="7" to="8">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>
</trans_list>



<state_list>

<state id="1" st_id="2">

<operation id="11" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="60" bw="3" op_0_bw="32">
<![CDATA[
newFuncRoot:0 %new_idx_7 = alloca i32 1

]]></Node>
<StgValue><ssdm name="new_idx_7"/></StgValue>
</operation>

<operation id="12" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="61" bw="3" op_0_bw="32">
<![CDATA[
newFuncRoot:1 %i = alloca i32 1

]]></Node>
<StgValue><ssdm name="i"/></StgValue>
</operation>

<operation id="13" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="62" bw="2" op_0_bw="32">
<![CDATA[
newFuncRoot:2 %level = alloca i32 1

]]></Node>
<StgValue><ssdm name="level"/></StgValue>
</operation>

<operation id="14" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="63" bw="16" op_0_bw="32">
<![CDATA[
newFuncRoot:3 %input_price = alloca i32 1

]]></Node>
<StgValue><ssdm name="input_price"/></StgValue>
</operation>

<operation id="15" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="64" bw="8" op_0_bw="32">
<![CDATA[
newFuncRoot:4 %input_size_1 = alloca i32 1

]]></Node>
<StgValue><ssdm name="input_size_1"/></StgValue>
</operation>

<operation id="16" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="65" bw="16" op_0_bw="32">
<![CDATA[
newFuncRoot:5 %input_orderID_1 = alloca i32 1

]]></Node>
<StgValue><ssdm name="input_orderID_1"/></StgValue>
</operation>

<operation id="17" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="66" bw="3" op_0_bw="32">
<![CDATA[
newFuncRoot:6 %input_direction = alloca i32 1

]]></Node>
<StgValue><ssdm name="input_direction"/></StgValue>
</operation>

<operation id="18" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="67" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
newFuncRoot:7 %insert_path_2_read = read i32 @_ssdm_op_Read.ap_auto.i32, i32 %insert_path_2

]]></Node>
<StgValue><ssdm name="insert_path_2_read"/></StgValue>
</operation>

<operation id="19" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="68" bw="2" op_0_bw="2" op_1_bw="2">
<![CDATA[
newFuncRoot:8 %insert_level_0_i701452_read = read i2 @_ssdm_op_Read.ap_auto.i2, i2 %insert_level_0_i701452

]]></Node>
<StgValue><ssdm name="insert_level_0_i701452_read"/></StgValue>
</operation>

<operation id="20" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="69" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
newFuncRoot:9 %tmp = read i16 @_ssdm_op_Read.ap_auto.i16, i16 %empty

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="21" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="70" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
newFuncRoot:10 %input_size_read = read i8 @_ssdm_op_Read.ap_auto.i8, i8 %input_size

]]></Node>
<StgValue><ssdm name="input_size_read"/></StgValue>
</operation>

<operation id="22" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="71" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
newFuncRoot:11 %input_orderID_read = read i16 @_ssdm_op_Read.ap_auto.i16, i16 %input_orderID

]]></Node>
<StgValue><ssdm name="input_orderID_read"/></StgValue>
</operation>

<operation id="23" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="72" bw="2" op_0_bw="2" op_1_bw="2">
<![CDATA[
newFuncRoot:12 %zext_ln68_read = read i2 @_ssdm_op_Read.ap_auto.i2, i2 %zext_ln68

]]></Node>
<StgValue><ssdm name="zext_ln68_read"/></StgValue>
</operation>

<operation id="24" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="73" bw="3" op_0_bw="2">
<![CDATA[
newFuncRoot:13 %zext_ln68_cast = zext i2 %zext_ln68_read

]]></Node>
<StgValue><ssdm name="zext_ln68_cast"/></StgValue>
</operation>

<operation id="25" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="74" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:14 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_63, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="26" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="75" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:15 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_62, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="27" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="76" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:16 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_61, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="28" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="77" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:17 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_60, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="29" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="78" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:18 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_59, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="30" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="79" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:19 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_58, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="31" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="80" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:20 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_57, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="32" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="81" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:21 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_56, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="33" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="82" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:22 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_55, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="34" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="83" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:23 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_54, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="35" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="84" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:24 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_53, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="36" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="85" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:25 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_52, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="37" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="86" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:26 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_47, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="38" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="87" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:27 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_46, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="39" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="88" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:28 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_45, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="40" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="89" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:29 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_44, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="41" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="90" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:30 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_43, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="42" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="91" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:31 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_42, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="43" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="92" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:32 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_41, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="44" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="93" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:33 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_40, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="45" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="94" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:34 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_39, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="46" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="95" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:35 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_38, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="47" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="96" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:36 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_37, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="48" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="97" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:37 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_36, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="49" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="98" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:38 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_15, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="50" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="99" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:39 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_14, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="51" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="100" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:40 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_13, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="52" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="101" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:41 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_12, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="53" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="102" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:42 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_11, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="54" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="103" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:43 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_10, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="55" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="104" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:44 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_9, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="56" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="105" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:45 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_8, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="57" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="106" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:46 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_7, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="58" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="107" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:47 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_6, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="59" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="108" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:48 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_5, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="60" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="109" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:49 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_4, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="61" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="110" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:50 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_31, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="62" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="111" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:51 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_30, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="63" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="112" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:52 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_29, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="64" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="113" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:53 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_28, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="65" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="114" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:54 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_27, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="66" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="115" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:55 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_26, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="67" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="116" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:56 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_25, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="68" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="117" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:57 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_24, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="69" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="118" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:58 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_23, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="70" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="119" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:59 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_22, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="71" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="120" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:60 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_21, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="72" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="121" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:61 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_20, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="73" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="122" bw="0" op_0_bw="3" op_1_bw="3">
<![CDATA[
newFuncRoot:62 %store_ln370 = store i3 5, i3 %input_direction

]]></Node>
<StgValue><ssdm name="store_ln370"/></StgValue>
</operation>

<operation id="74" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="123" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
newFuncRoot:63 %store_ln370 = store i16 %input_orderID_read, i16 %input_orderID_1

]]></Node>
<StgValue><ssdm name="store_ln370"/></StgValue>
</operation>

<operation id="75" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="124" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
newFuncRoot:64 %store_ln370 = store i8 %input_size_read, i8 %input_size_1

]]></Node>
<StgValue><ssdm name="store_ln370"/></StgValue>
</operation>

<operation id="76" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="125" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
newFuncRoot:65 %store_ln370 = store i16 %tmp, i16 %input_price

]]></Node>
<StgValue><ssdm name="store_ln370"/></StgValue>
</operation>

<operation id="77" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="126" bw="0" op_0_bw="2" op_1_bw="2">
<![CDATA[
newFuncRoot:66 %store_ln70 = store i2 0, i2 %level

]]></Node>
<StgValue><ssdm name="store_ln70"/></StgValue>
</operation>

<operation id="78" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="127" bw="0" op_0_bw="3" op_1_bw="3">
<![CDATA[
newFuncRoot:67 %store_ln88 = store i3 %zext_ln68_cast, i3 %i

]]></Node>
<StgValue><ssdm name="store_ln88"/></StgValue>
</operation>

<operation id="79" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="128" bw="0" op_0_bw="3" op_1_bw="3">
<![CDATA[
newFuncRoot:68 %store_ln26 = store i3 0, i3 %new_idx_7

]]></Node>
<StgValue><ssdm name="store_ln26"/></StgValue>
</operation>

<operation id="80" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="129" bw="0" op_0_bw="0">
<![CDATA[
newFuncRoot:69 %br_ln0 = br void %for.body.i715

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="81" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="131" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
for.body.i715:0 %i_1 = load i3 %i

]]></Node>
<StgValue><ssdm name="i_1"/></StgValue>
</operation>

<operation id="82" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="132" bw="2" op_0_bw="2" op_1_bw="0">
<![CDATA[
for.body.i715:1 %level_1 = load i2 %level

]]></Node>
<StgValue><ssdm name="level_1"/></StgValue>
</operation>

<operation id="83" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="135" bw="1" op_0_bw="2" op_1_bw="2">
<![CDATA[
for.body.i715:4 %icmp_ln88 = icmp_eq  i2 %level_1, i2 %insert_level_0_i701452_read

]]></Node>
<StgValue><ssdm name="icmp_ln88"/></StgValue>
</operation>

<operation id="84" st_id="1" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="137" bw="2" op_0_bw="2" op_1_bw="2">
<![CDATA[
for.body.i715:6 %add_ln103 = add i2 %level_1, i2 1

]]></Node>
<StgValue><ssdm name="add_ln103"/></StgValue>
</operation>

<operation id="85" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="138" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
for.body.i715:7 %br_ln88 = br i1 %icmp_ln88, void %for.body.i715.split, void %_Z7add_bidPA8_5orderRS_RjRiPiS5_RN3hls6streamIS_Li0EEES9_RNS7_I7ap_uintILi32EELi0EEERNS7_I8metadataLi0EEERSB_SH_SB_SE_S_b.exit.loopexit.exitStub

]]></Node>
<StgValue><ssdm name="br_ln88"/></StgValue>
</operation>

<operation id="86" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="140" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
for.body.i715.split:0 %new_idx_7_load = load i3 %new_idx_7

]]></Node>
<StgValue><ssdm name="new_idx_7_load"/></StgValue>
</operation>

<operation id="87" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="141" bw="2" op_0_bw="3">
<![CDATA[
for.body.i715.split:1 %trunc_ln88 = trunc i3 %new_idx_7_load

]]></Node>
<StgValue><ssdm name="trunc_ln88"/></StgValue>
</operation>

<operation id="88" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="144" bw="1" op_0_bw="1" op_1_bw="3" op_2_bw="32">
<![CDATA[
for.body.i715.split:4 %tmp_1 = bitselect i1 @_ssdm_op_BitSelect.i1.i3.i32, i3 %new_idx_7_load, i32 2

]]></Node>
<StgValue><ssdm name="tmp_1"/></StgValue>
</operation>

<operation id="89" st_id="1" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="582" bw="3" op_0_bw="3" op_1_bw="3">
<![CDATA[
if.end63.i:0 %i_2 = add i3 %i_1, i3 7

]]></Node>
<StgValue><ssdm name="i_2"/></StgValue>
</operation>

<operation id="90" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="583" bw="32" op_0_bw="3">
<![CDATA[
if.end63.i:1 %sext_ln26 = sext i3 %i_2

]]></Node>
<StgValue><ssdm name="sext_ln26"/></StgValue>
</operation>

<operation id="91" st_id="1" stage="1" lat="1">
<core>BitSelector</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="584" bw="1" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
if.end63.i:2 %bit = bitselect i1 @_ssdm_op_BitSelect.i1.i32.i32, i32 %insert_path_2_read, i32 %sext_ln26

]]></Node>
<StgValue><ssdm name="bit"/></StgValue>
</operation>

<operation id="92" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="588" bw="0" op_0_bw="2" op_1_bw="2" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.end63.i:6 %store_ln70 = store i2 %add_ln103, i2 %level

]]></Node>
<StgValue><ssdm name="store_ln70"/></StgValue>
</operation>

<operation id="93" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="589" bw="0" op_0_bw="3" op_1_bw="3" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.end63.i:7 %store_ln88 = store i3 %i_2, i3 %i

]]></Node>
<StgValue><ssdm name="store_ln88"/></StgValue>
</operation>
</state>

<state id="2" st_id="3">

<operation id="94" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="145" bw="64" op_0_bw="1">
<![CDATA[
for.body.i715.split:5 %zext_ln370 = zext i1 %tmp_1

]]></Node>
<StgValue><ssdm name="zext_ln370"/></StgValue>
</operation>

<operation id="95" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="146" bw="1" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i715.split:6 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_483 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_31, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_483"/></StgValue>
</operation>

<operation id="96" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="147" bw="1" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i715.split:7 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_484 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_30, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_484"/></StgValue>
</operation>

<operation id="97" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="148" bw="1" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i715.split:8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_485 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_29, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_485"/></StgValue>
</operation>

<operation id="98" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="149" bw="1" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i715.split:9 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_486 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_28, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_486"/></StgValue>
</operation>

<operation id="99" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="150" bw="1" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i715.split:10 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_487 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_27, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_487"/></StgValue>
</operation>

<operation id="100" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="151" bw="1" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i715.split:11 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_488 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_26, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_488"/></StgValue>
</operation>

<operation id="101" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="152" bw="1" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i715.split:12 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_489 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_25, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_489"/></StgValue>
</operation>

<operation id="102" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="153" bw="1" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i715.split:13 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_490 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_24, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_490"/></StgValue>
</operation>

<operation id="103" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="154" bw="1" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i715.split:14 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_491 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_23, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_491"/></StgValue>
</operation>

<operation id="104" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="155" bw="1" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i715.split:15 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_492 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_22, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_492"/></StgValue>
</operation>

<operation id="105" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="156" bw="1" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i715.split:16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_493 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_21, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_493"/></StgValue>
</operation>

<operation id="106" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="157" bw="1" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i715.split:17 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_494 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_20, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_494"/></StgValue>
</operation>

<operation id="107" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="trunc_ln88" val="0"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="158" bw="16" op_0_bw="1">
<![CDATA[
for.body.i715.split:18 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_495 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_483

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_495"/></StgValue>
</operation>

<operation id="108" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="trunc_ln88" val="1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="159" bw="16" op_0_bw="1">
<![CDATA[
for.body.i715.split:19 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_496 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_484

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_496"/></StgValue>
</operation>

<operation id="109" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="trunc_ln88" val="-2"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="160" bw="16" op_0_bw="1">
<![CDATA[
for.body.i715.split:20 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_497 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_485

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_497"/></StgValue>
</operation>

<operation id="110" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="trunc_ln88" val="-1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="161" bw="16" op_0_bw="1">
<![CDATA[
for.body.i715.split:21 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_498 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_486

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_498"/></StgValue>
</operation>

<operation id="111" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="163" bw="16" op_0_bw="1">
<![CDATA[
for.body.i715.split:23 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_499 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_487

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_499"/></StgValue>
</operation>

<operation id="112" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="164" bw="16" op_0_bw="1">
<![CDATA[
for.body.i715.split:24 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_500 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_488

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_500"/></StgValue>
</operation>

<operation id="113" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="165" bw="16" op_0_bw="1">
<![CDATA[
for.body.i715.split:25 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_501 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_489

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_501"/></StgValue>
</operation>

<operation id="114" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="166" bw="16" op_0_bw="1">
<![CDATA[
for.body.i715.split:26 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_502 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_490

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_502"/></StgValue>
</operation>

<operation id="115" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="168" bw="16" op_0_bw="1">
<![CDATA[
for.body.i715.split:28 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_503 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_491

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_503"/></StgValue>
</operation>

<operation id="116" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="169" bw="16" op_0_bw="1">
<![CDATA[
for.body.i715.split:29 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_504 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_492

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_504"/></StgValue>
</operation>

<operation id="117" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="170" bw="16" op_0_bw="1">
<![CDATA[
for.body.i715.split:30 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_505 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_493

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_505"/></StgValue>
</operation>

<operation id="118" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="171" bw="16" op_0_bw="1">
<![CDATA[
for.body.i715.split:31 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_506 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_494

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_506"/></StgValue>
</operation>

<operation id="119" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="bit" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="585" bw="3" op_0_bw="3" op_1_bw="2" op_2_bw="1">
<![CDATA[
if.end63.i:3 %tmp_22 = bitconcatenate i3 @_ssdm_op_BitConcatenate.i3.i2.i1, i2 %trunc_ln88, i1 0

]]></Node>
<StgValue><ssdm name="tmp_22"/></StgValue>
</operation>

<operation id="120" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="bit" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="586" bw="3" op_0_bw="3" op_1_bw="2" op_2_bw="1">
<![CDATA[
if.end63.i:4 %or_ln29_3 = bitconcatenate i3 @_ssdm_op_BitConcatenate.i3.i2.i1, i2 %trunc_ln88, i1 1

]]></Node>
<StgValue><ssdm name="or_ln29_3"/></StgValue>
</operation>

<operation id="121" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="587" bw="3" op_0_bw="1" op_1_bw="3" op_2_bw="3">
<![CDATA[
if.end63.i:5 %new_idx = select i1 %bit, i3 %or_ln29_3, i3 %tmp_22

]]></Node>
<StgValue><ssdm name="new_idx"/></StgValue>
</operation>

<operation id="122" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="590" bw="0" op_0_bw="3" op_1_bw="3" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.end63.i:8 %store_ln26 = store i3 %new_idx, i3 %new_idx_7

]]></Node>
<StgValue><ssdm name="store_ln26"/></StgValue>
</operation>

<operation id="123" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="591" bw="0" op_0_bw="0">
<![CDATA[
if.end63.i:9 %br_ln88 = br void %for.body.i715

]]></Node>
<StgValue><ssdm name="br_ln88"/></StgValue>
</operation>
</state>

<state id="3" st_id="4">

<operation id="124" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="trunc_ln88" val="0"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="158" bw="16" op_0_bw="1">
<![CDATA[
for.body.i715.split:18 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_495 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_483

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_495"/></StgValue>
</operation>

<operation id="125" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="trunc_ln88" val="1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="159" bw="16" op_0_bw="1">
<![CDATA[
for.body.i715.split:19 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_496 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_484

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_496"/></StgValue>
</operation>

<operation id="126" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="trunc_ln88" val="-2"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="160" bw="16" op_0_bw="1">
<![CDATA[
for.body.i715.split:20 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_497 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_485

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_497"/></StgValue>
</operation>

<operation id="127" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="trunc_ln88" val="-1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="161" bw="16" op_0_bw="1">
<![CDATA[
for.body.i715.split:21 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_498 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_486

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_498"/></StgValue>
</operation>

<operation id="128" st_id="3" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="162" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
for.body.i715.split:22 %tmp_s = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_495, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_496, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_497, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_498, i16 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>

<operation id="129" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="163" bw="16" op_0_bw="1">
<![CDATA[
for.body.i715.split:23 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_499 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_487

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_499"/></StgValue>
</operation>

<operation id="130" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="164" bw="16" op_0_bw="1">
<![CDATA[
for.body.i715.split:24 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_500 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_488

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_500"/></StgValue>
</operation>

<operation id="131" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="165" bw="16" op_0_bw="1">
<![CDATA[
for.body.i715.split:25 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_501 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_489

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_501"/></StgValue>
</operation>

<operation id="132" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="166" bw="16" op_0_bw="1">
<![CDATA[
for.body.i715.split:26 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_502 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_490

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_502"/></StgValue>
</operation>

<operation id="133" st_id="3" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="167" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
for.body.i715.split:27 %tmp_2 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_499, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_500, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_501, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_502, i16 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_2"/></StgValue>
</operation>

<operation id="134" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="168" bw="16" op_0_bw="1">
<![CDATA[
for.body.i715.split:28 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_503 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_491

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_503"/></StgValue>
</operation>

<operation id="135" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="169" bw="16" op_0_bw="1">
<![CDATA[
for.body.i715.split:29 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_504 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_492

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_504"/></StgValue>
</operation>

<operation id="136" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="170" bw="16" op_0_bw="1">
<![CDATA[
for.body.i715.split:30 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_505 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_493

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_505"/></StgValue>
</operation>

<operation id="137" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="171" bw="16" op_0_bw="1">
<![CDATA[
for.body.i715.split:31 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_506 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_494

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_506"/></StgValue>
</operation>

<operation id="138" st_id="3" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="172" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
for.body.i715.split:32 %tmp_3 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_503, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_504, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_505, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_506, i16 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_3"/></StgValue>
</operation>

<operation id="139" st_id="3" stage="1" lat="1">
<core>OneHotSparseMux_HasDef</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="173" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="16" op_8_bw="2">
<![CDATA[
for.body.i715.split:33 %input_price_2 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.3i16.i16.i2, i2 0, i16 %tmp_s, i2 1, i16 %tmp_2, i2 2, i16 %tmp_3, i16 0, i2 %level_1

]]></Node>
<StgValue><ssdm name="input_price_2"/></StgValue>
</operation>
</state>

<state id="4" st_id="5">

<operation id="140" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="133" bw="16" op_0_bw="16" op_1_bw="0">
<![CDATA[
for.body.i715:2 %input_price_1 = load i16 %input_price

]]></Node>
<StgValue><ssdm name="input_price_1"/></StgValue>
</operation>

<operation id="141" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="142" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="0">
<![CDATA[
for.body.i715.split:2 %specpipeline_ln91 = specpipeline void @_ssdm_op_SpecPipeline, i32 1, i32 0, i32 0, i32 0, void @empty_13

]]></Node>
<StgValue><ssdm name="specpipeline_ln91"/></StgValue>
</operation>

<operation id="142" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="143" bw="0" op_0_bw="0" op_1_bw="0">
<![CDATA[
for.body.i715.split:3 %specloopname_ln88 = specloopname void @_ssdm_op_SpecLoopName, void @empty_8

]]></Node>
<StgValue><ssdm name="specloopname_ln88"/></StgValue>
</operation>

<operation id="143" st_id="4" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="174" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
for.body.i715.split:34 %icmp_ln92 = icmp_sgt  i16 %input_price_1, i16 %input_price_2

]]></Node>
<StgValue><ssdm name="icmp_ln92"/></StgValue>
</operation>

<operation id="144" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="175" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
for.body.i715.split:35 %br_ln92 = br i1 %icmp_ln92, void %if.else37.i, void %if.then28.i

]]></Node>
<StgValue><ssdm name="br_ln92"/></StgValue>
</operation>

<operation id="145" st_id="4" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="177" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.else37.i:0 %icmp_ln97 = icmp_eq  i16 %input_price_1, i16 %input_price_2

]]></Node>
<StgValue><ssdm name="icmp_ln97"/></StgValue>
</operation>

<operation id="146" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="178" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.else37.i:1 %br_ln97 = br i1 %icmp_ln97, void %if.end63.i, void %land.lhs.true.i724

]]></Node>
<StgValue><ssdm name="br_ln97"/></StgValue>
</operation>

<operation id="147" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="180" bw="1" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i724:0 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_507 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_47, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_507"/></StgValue>
</operation>

<operation id="148" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="181" bw="1" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i724:1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_508 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_46, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_508"/></StgValue>
</operation>

<operation id="149" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="182" bw="1" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i724:2 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_509 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_45, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_509"/></StgValue>
</operation>

<operation id="150" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="183" bw="1" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i724:3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_510 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_44, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_510"/></StgValue>
</operation>

<operation id="151" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="184" bw="1" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i724:4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_511 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_43, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_511"/></StgValue>
</operation>

<operation id="152" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="185" bw="1" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i724:5 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_512 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_42, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_512"/></StgValue>
</operation>

<operation id="153" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="186" bw="1" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i724:6 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_513 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_41, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_513"/></StgValue>
</operation>

<operation id="154" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="187" bw="1" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i724:7 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_514 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_40, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_514"/></StgValue>
</operation>

<operation id="155" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="188" bw="1" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i724:8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_515 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_39, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_515"/></StgValue>
</operation>

<operation id="156" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="189" bw="1" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i724:9 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_516 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_38, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_516"/></StgValue>
</operation>

<operation id="157" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="190" bw="1" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i724:10 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_517 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_37, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_517"/></StgValue>
</operation>

<operation id="158" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="191" bw="1" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i724:11 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_518 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_36, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_518"/></StgValue>
</operation>

<operation id="159" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="trunc_ln88" val="0"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="192" bw="16" op_0_bw="1">
<![CDATA[
land.lhs.true.i724:12 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_519 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_507

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_519"/></StgValue>
</operation>

<operation id="160" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="trunc_ln88" val="1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="193" bw="16" op_0_bw="1">
<![CDATA[
land.lhs.true.i724:13 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_520 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_508

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_520"/></StgValue>
</operation>

<operation id="161" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="trunc_ln88" val="-2"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="194" bw="16" op_0_bw="1">
<![CDATA[
land.lhs.true.i724:14 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_521 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_509

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_521"/></StgValue>
</operation>

<operation id="162" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="trunc_ln88" val="-1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="195" bw="16" op_0_bw="1">
<![CDATA[
land.lhs.true.i724:15 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_522 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_510

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_522"/></StgValue>
</operation>

<operation id="163" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="197" bw="16" op_0_bw="1">
<![CDATA[
land.lhs.true.i724:17 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_523 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_511

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_523"/></StgValue>
</operation>

<operation id="164" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="198" bw="16" op_0_bw="1">
<![CDATA[
land.lhs.true.i724:18 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_524 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_512

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_524"/></StgValue>
</operation>

<operation id="165" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="199" bw="16" op_0_bw="1">
<![CDATA[
land.lhs.true.i724:19 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_525 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_513

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_525"/></StgValue>
</operation>

<operation id="166" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="200" bw="16" op_0_bw="1">
<![CDATA[
land.lhs.true.i724:20 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_526 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_514

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_526"/></StgValue>
</operation>

<operation id="167" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="202" bw="16" op_0_bw="1">
<![CDATA[
land.lhs.true.i724:22 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_527 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_515

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_527"/></StgValue>
</operation>

<operation id="168" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="203" bw="16" op_0_bw="1">
<![CDATA[
land.lhs.true.i724:23 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_528 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_516

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_528"/></StgValue>
</operation>

<operation id="169" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="204" bw="16" op_0_bw="1">
<![CDATA[
land.lhs.true.i724:24 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_529 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_517

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_529"/></StgValue>
</operation>

<operation id="170" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="205" bw="16" op_0_bw="1">
<![CDATA[
land.lhs.true.i724:25 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_530 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_518

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_530"/></StgValue>
</operation>

<operation id="171" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="394" bw="1" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:12 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_423 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_47, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_423"/></StgValue>
</operation>

<operation id="172" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="395" bw="1" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:13 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_424 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_46, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_424"/></StgValue>
</operation>

<operation id="173" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="396" bw="1" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:14 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_425 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_45, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_425"/></StgValue>
</operation>

<operation id="174" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="397" bw="1" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:15 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_426 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_44, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_426"/></StgValue>
</operation>

<operation id="175" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="398" bw="1" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_427 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_43, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_427"/></StgValue>
</operation>

<operation id="176" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="399" bw="1" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:17 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_428 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_42, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_428"/></StgValue>
</operation>

<operation id="177" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="400" bw="1" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:18 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_429 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_41, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_429"/></StgValue>
</operation>

<operation id="178" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="401" bw="1" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:19 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_430 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_40, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_430"/></StgValue>
</operation>

<operation id="179" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="402" bw="1" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:20 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_431 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_39, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_431"/></StgValue>
</operation>

<operation id="180" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="403" bw="1" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:21 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_432 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_38, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_432"/></StgValue>
</operation>

<operation id="181" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="404" bw="1" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:22 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_433 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_37, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_433"/></StgValue>
</operation>

<operation id="182" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="405" bw="1" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:23 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_434 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_36, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_434"/></StgValue>
</operation>

<operation id="183" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="0"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="434" bw="16" op_0_bw="1">
<![CDATA[
if.then28.i:52 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_459 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_423

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_459"/></StgValue>
</operation>

<operation id="184" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="435" bw="16" op_0_bw="1">
<![CDATA[
if.then28.i:53 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_460 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_424

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_460"/></StgValue>
</operation>

<operation id="185" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="-2"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="436" bw="16" op_0_bw="1">
<![CDATA[
if.then28.i:54 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_461 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_425

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_461"/></StgValue>
</operation>

<operation id="186" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="-1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="437" bw="16" op_0_bw="1">
<![CDATA[
if.then28.i:55 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_462 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_426

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_462"/></StgValue>
</operation>

<operation id="187" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="439" bw="16" op_0_bw="1">
<![CDATA[
if.then28.i:57 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_463 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_427

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_463"/></StgValue>
</operation>

<operation id="188" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="440" bw="16" op_0_bw="1">
<![CDATA[
if.then28.i:58 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_464 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_428

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_464"/></StgValue>
</operation>

<operation id="189" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="441" bw="16" op_0_bw="1">
<![CDATA[
if.then28.i:59 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_465 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_429

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_465"/></StgValue>
</operation>

<operation id="190" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="442" bw="16" op_0_bw="1">
<![CDATA[
if.then28.i:60 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_466 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_430

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_466"/></StgValue>
</operation>

<operation id="191" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="444" bw="16" op_0_bw="1">
<![CDATA[
if.then28.i:62 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_467 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_431

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_467"/></StgValue>
</operation>

<operation id="192" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="445" bw="16" op_0_bw="1">
<![CDATA[
if.then28.i:63 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_468 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_432

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_468"/></StgValue>
</operation>

<operation id="193" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="446" bw="16" op_0_bw="1">
<![CDATA[
if.then28.i:64 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_469 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_433

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_469"/></StgValue>
</operation>

<operation id="194" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="447" bw="16" op_0_bw="1">
<![CDATA[
if.then28.i:65 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_470 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_434

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_470"/></StgValue>
</operation>

<operation id="195" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="466" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0">
<![CDATA[
if.then28.i:84 %switch_ln94 = switch i2 %level_1, void %V22.i21.i1481.case.0, i2 2, void %V22.i21.i1481.case.2, i2 1, void %V22.i21.i1481.case.1

]]></Node>
<StgValue><ssdm name="switch_ln94"/></StgValue>
</operation>

<operation id="196" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="468" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0" op_6_bw="2" op_7_bw="0">
<![CDATA[
V22.i21.i1481.case.1:0 %switch_ln94 = switch i2 %trunc_ln88, void %arrayidx3210.i1488.3.case.32108, i2 0, void %arrayidx3210.i1488.3.case.02105, i2 1, void %arrayidx3210.i1488.3.case.12106, i2 2, void %arrayidx3210.i1488.3.case.22107

]]></Node>
<StgValue><ssdm name="switch_ln94"/></StgValue>
</operation>

<operation id="197" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="502" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i1488.3.exit2104:0 %br_ln94 = br void %arrayidx3210.i1488.3.exit

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="198" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="504" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0" op_6_bw="2" op_7_bw="0">
<![CDATA[
V22.i21.i1481.case.2:0 %switch_ln94 = switch i2 %trunc_ln88, void %arrayidx3210.i1488.3.case.32114, i2 0, void %arrayidx3210.i1488.3.case.02111, i2 1, void %arrayidx3210.i1488.3.case.12112, i2 2, void %arrayidx3210.i1488.3.case.22113

]]></Node>
<StgValue><ssdm name="switch_ln94"/></StgValue>
</operation>

<operation id="199" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="538" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i1488.3.exit2110:0 %br_ln94 = br void %arrayidx3210.i1488.3.exit

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="200" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
</and_exp></or_exp>
</condition>

<Node id="540" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0" op_6_bw="2" op_7_bw="0">
<![CDATA[
V22.i21.i1481.case.0:0 %switch_ln94 = switch i2 %trunc_ln88, void %arrayidx3210.i1488.3.case.32102, i2 0, void %arrayidx3210.i1488.3.case.02099, i2 1, void %arrayidx3210.i1488.3.case.12100, i2 2, void %arrayidx3210.i1488.3.case.22101

]]></Node>
<StgValue><ssdm name="switch_ln94"/></StgValue>
</operation>

<operation id="201" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
</and_exp></or_exp>
</condition>

<Node id="574" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i1488.3.exit2098:0 %br_ln94 = br void %arrayidx3210.i1488.3.exit

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="202" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="579" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0" op_3_bw="0">
<![CDATA[
arrayidx3210.i1488.3.exit:3 %store_ln370 = store i16 %input_price_2, i16 %input_price

]]></Node>
<StgValue><ssdm name="store_ln370"/></StgValue>
</operation>
</state>

<state id="5" st_id="6">

<operation id="203" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="trunc_ln88" val="0"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="192" bw="16" op_0_bw="1">
<![CDATA[
land.lhs.true.i724:12 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_519 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_507

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_519"/></StgValue>
</operation>

<operation id="204" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="trunc_ln88" val="1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="193" bw="16" op_0_bw="1">
<![CDATA[
land.lhs.true.i724:13 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_520 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_508

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_520"/></StgValue>
</operation>

<operation id="205" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="trunc_ln88" val="-2"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="194" bw="16" op_0_bw="1">
<![CDATA[
land.lhs.true.i724:14 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_521 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_509

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_521"/></StgValue>
</operation>

<operation id="206" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="trunc_ln88" val="-1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="195" bw="16" op_0_bw="1">
<![CDATA[
land.lhs.true.i724:15 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_522 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_510

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_522"/></StgValue>
</operation>

<operation id="207" st_id="5" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="196" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
land.lhs.true.i724:16 %tmp_13 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_519, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_520, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_521, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_522, i16 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_13"/></StgValue>
</operation>

<operation id="208" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="197" bw="16" op_0_bw="1">
<![CDATA[
land.lhs.true.i724:17 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_523 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_511

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_523"/></StgValue>
</operation>

<operation id="209" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="198" bw="16" op_0_bw="1">
<![CDATA[
land.lhs.true.i724:18 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_524 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_512

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_524"/></StgValue>
</operation>

<operation id="210" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="199" bw="16" op_0_bw="1">
<![CDATA[
land.lhs.true.i724:19 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_525 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_513

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_525"/></StgValue>
</operation>

<operation id="211" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="200" bw="16" op_0_bw="1">
<![CDATA[
land.lhs.true.i724:20 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_526 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_514

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_526"/></StgValue>
</operation>

<operation id="212" st_id="5" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="201" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
land.lhs.true.i724:21 %tmp_14 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_523, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_524, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_525, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_526, i16 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_14"/></StgValue>
</operation>

<operation id="213" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="202" bw="16" op_0_bw="1">
<![CDATA[
land.lhs.true.i724:22 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_527 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_515

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_527"/></StgValue>
</operation>

<operation id="214" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="203" bw="16" op_0_bw="1">
<![CDATA[
land.lhs.true.i724:23 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_528 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_516

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_528"/></StgValue>
</operation>

<operation id="215" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="204" bw="16" op_0_bw="1">
<![CDATA[
land.lhs.true.i724:24 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_529 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_517

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_529"/></StgValue>
</operation>

<operation id="216" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="205" bw="16" op_0_bw="1">
<![CDATA[
land.lhs.true.i724:25 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_530 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_518

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_530"/></StgValue>
</operation>

<operation id="217" st_id="5" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="206" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
land.lhs.true.i724:26 %tmp_15 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_527, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_528, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_529, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_530, i16 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_15"/></StgValue>
</operation>

<operation id="218" st_id="5" stage="1" lat="1">
<core>OneHotSparseMux_HasDef</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="207" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="16" op_8_bw="2">
<![CDATA[
land.lhs.true.i724:27 %input_orderID_4 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.3i16.i16.i2, i2 0, i16 %tmp_13, i2 1, i16 %tmp_14, i2 2, i16 %tmp_15, i16 0, i2 %level_1

]]></Node>
<StgValue><ssdm name="input_orderID_4"/></StgValue>
</operation>

<operation id="219" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="0"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="434" bw="16" op_0_bw="1">
<![CDATA[
if.then28.i:52 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_459 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_423

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_459"/></StgValue>
</operation>

<operation id="220" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="435" bw="16" op_0_bw="1">
<![CDATA[
if.then28.i:53 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_460 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_424

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_460"/></StgValue>
</operation>

<operation id="221" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="-2"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="436" bw="16" op_0_bw="1">
<![CDATA[
if.then28.i:54 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_461 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_425

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_461"/></StgValue>
</operation>

<operation id="222" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="-1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="437" bw="16" op_0_bw="1">
<![CDATA[
if.then28.i:55 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_462 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_426

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_462"/></StgValue>
</operation>

<operation id="223" st_id="5" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="438" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
if.then28.i:56 %tmp_7 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_459, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_460, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_461, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_462, i16 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_7"/></StgValue>
</operation>

<operation id="224" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="439" bw="16" op_0_bw="1">
<![CDATA[
if.then28.i:57 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_463 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_427

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_463"/></StgValue>
</operation>

<operation id="225" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="440" bw="16" op_0_bw="1">
<![CDATA[
if.then28.i:58 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_464 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_428

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_464"/></StgValue>
</operation>

<operation id="226" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="441" bw="16" op_0_bw="1">
<![CDATA[
if.then28.i:59 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_465 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_429

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_465"/></StgValue>
</operation>

<operation id="227" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="442" bw="16" op_0_bw="1">
<![CDATA[
if.then28.i:60 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_466 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_430

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_466"/></StgValue>
</operation>

<operation id="228" st_id="5" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="443" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
if.then28.i:61 %tmp_8 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_463, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_464, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_465, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_466, i16 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_8"/></StgValue>
</operation>

<operation id="229" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="444" bw="16" op_0_bw="1">
<![CDATA[
if.then28.i:62 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_467 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_431

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_467"/></StgValue>
</operation>

<operation id="230" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="445" bw="16" op_0_bw="1">
<![CDATA[
if.then28.i:63 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_468 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_432

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_468"/></StgValue>
</operation>

<operation id="231" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="446" bw="16" op_0_bw="1">
<![CDATA[
if.then28.i:64 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_469 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_433

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_469"/></StgValue>
</operation>

<operation id="232" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="447" bw="16" op_0_bw="1">
<![CDATA[
if.then28.i:65 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_470 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_434

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_470"/></StgValue>
</operation>

<operation id="233" st_id="5" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="448" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
if.then28.i:66 %tmp_9 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_467, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_468, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_469, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_470, i16 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_9"/></StgValue>
</operation>

<operation id="234" st_id="5" stage="1" lat="1">
<core>OneHotSparseMux_HasDef</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="449" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="16" op_8_bw="2">
<![CDATA[
if.then28.i:67 %input_orderID_3 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.3i16.i16.i2, i2 0, i16 %tmp_7, i2 1, i16 %tmp_8, i2 2, i16 %tmp_9, i16 0, i2 %level_1

]]></Node>
<StgValue><ssdm name="input_orderID_3"/></StgValue>
</operation>
</state>

<state id="6" st_id="7">

<operation id="235" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="134" bw="16" op_0_bw="16" op_1_bw="0">
<![CDATA[
for.body.i715:3 %input_orderID_2 = load i16 %input_orderID_1

]]></Node>
<StgValue><ssdm name="input_orderID_2"/></StgValue>
</operation>

<operation id="236" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="136" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="64" op_3_bw="64">
<![CDATA[
for.body.i715:5 %speclooptripcount_ln0 = speclooptripcount void @_ssdm_op_SpecLoopTripCount, i64 0, i64 3, i64 0

]]></Node>
<StgValue><ssdm name="speclooptripcount_ln0"/></StgValue>
</operation>

<operation id="237" st_id="6" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="208" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
land.lhs.true.i724:28 %icmp_ln97_1 = icmp_ult  i16 %input_orderID_2, i16 %input_orderID_4

]]></Node>
<StgValue><ssdm name="icmp_ln97_1"/></StgValue>
</operation>

<operation id="238" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="209" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
land.lhs.true.i724:29 %br_ln97 = br i1 %icmp_ln97_1, void %if.end63.i, void %if.then52.i

]]></Node>
<StgValue><ssdm name="br_ln97"/></StgValue>
</operation>

<operation id="239" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="211" bw="1" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:0 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_531 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_15, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_531"/></StgValue>
</operation>

<operation id="240" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="212" bw="1" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_532 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_14, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_532"/></StgValue>
</operation>

<operation id="241" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="213" bw="1" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:2 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_533 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_13, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_533"/></StgValue>
</operation>

<operation id="242" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="214" bw="1" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_534 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_12, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_534"/></StgValue>
</operation>

<operation id="243" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="215" bw="1" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_535 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_11, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_535"/></StgValue>
</operation>

<operation id="244" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="216" bw="1" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:5 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_536 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_10, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_536"/></StgValue>
</operation>

<operation id="245" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="217" bw="1" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:6 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_537 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_9, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_537"/></StgValue>
</operation>

<operation id="246" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="218" bw="1" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:7 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_538 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_8, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_538"/></StgValue>
</operation>

<operation id="247" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="219" bw="1" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_539 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_7, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_539"/></StgValue>
</operation>

<operation id="248" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="220" bw="1" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:9 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_540 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_6, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_540"/></StgValue>
</operation>

<operation id="249" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="221" bw="1" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:10 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_541 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_5, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_541"/></StgValue>
</operation>

<operation id="250" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="222" bw="1" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:11 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_542 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_4, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_542"/></StgValue>
</operation>

<operation id="251" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="223" bw="1" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:12 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_543 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_63, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_543"/></StgValue>
</operation>

<operation id="252" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="224" bw="1" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:13 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_544 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_62, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_544"/></StgValue>
</operation>

<operation id="253" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="225" bw="1" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:14 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_545 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_61, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_545"/></StgValue>
</operation>

<operation id="254" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="226" bw="1" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:15 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_546 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_60, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_546"/></StgValue>
</operation>

<operation id="255" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="227" bw="1" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_547 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_59, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_547"/></StgValue>
</operation>

<operation id="256" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="228" bw="1" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:17 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_548 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_58, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_548"/></StgValue>
</operation>

<operation id="257" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="229" bw="1" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:18 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_549 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_57, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_549"/></StgValue>
</operation>

<operation id="258" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="230" bw="1" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:19 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_550 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_56, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_550"/></StgValue>
</operation>

<operation id="259" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="231" bw="1" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:20 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_551 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_55, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_551"/></StgValue>
</operation>

<operation id="260" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="232" bw="1" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:21 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_552 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_54, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_552"/></StgValue>
</operation>

<operation id="261" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="233" bw="1" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:22 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_553 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_53, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_553"/></StgValue>
</operation>

<operation id="262" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="234" bw="1" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:23 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_554 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_52, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_554"/></StgValue>
</operation>

<operation id="263" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="235" bw="8" op_0_bw="1">
<![CDATA[
if.then52.i:24 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_555 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_531

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_555"/></StgValue>
</operation>

<operation id="264" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="236" bw="8" op_0_bw="1">
<![CDATA[
if.then52.i:25 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_556 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_532

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_556"/></StgValue>
</operation>

<operation id="265" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="237" bw="8" op_0_bw="1">
<![CDATA[
if.then52.i:26 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_557 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_533

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_557"/></StgValue>
</operation>

<operation id="266" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="238" bw="8" op_0_bw="1">
<![CDATA[
if.then52.i:27 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_558 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_534

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_558"/></StgValue>
</operation>

<operation id="267" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="240" bw="8" op_0_bw="1">
<![CDATA[
if.then52.i:29 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_559 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_535

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_559"/></StgValue>
</operation>

<operation id="268" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="241" bw="8" op_0_bw="1">
<![CDATA[
if.then52.i:30 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_560 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_536

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_560"/></StgValue>
</operation>

<operation id="269" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="242" bw="8" op_0_bw="1">
<![CDATA[
if.then52.i:31 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_561 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_537

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_561"/></StgValue>
</operation>

<operation id="270" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="243" bw="8" op_0_bw="1">
<![CDATA[
if.then52.i:32 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_562 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_538

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_562"/></StgValue>
</operation>

<operation id="271" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="245" bw="8" op_0_bw="1">
<![CDATA[
if.then52.i:34 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_563 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_539

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_563"/></StgValue>
</operation>

<operation id="272" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="246" bw="8" op_0_bw="1">
<![CDATA[
if.then52.i:35 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_564 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_540

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_564"/></StgValue>
</operation>

<operation id="273" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="247" bw="8" op_0_bw="1">
<![CDATA[
if.then52.i:36 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_565 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_541

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_565"/></StgValue>
</operation>

<operation id="274" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="248" bw="8" op_0_bw="1">
<![CDATA[
if.then52.i:37 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_566 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_542

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_566"/></StgValue>
</operation>

<operation id="275" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="251" bw="3" op_0_bw="1">
<![CDATA[
if.then52.i:40 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_567 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_543

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_567"/></StgValue>
</operation>

<operation id="276" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="252" bw="3" op_0_bw="1">
<![CDATA[
if.then52.i:41 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_568 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_544

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_568"/></StgValue>
</operation>

<operation id="277" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="253" bw="3" op_0_bw="1">
<![CDATA[
if.then52.i:42 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_569 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_545

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_569"/></StgValue>
</operation>

<operation id="278" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="254" bw="3" op_0_bw="1">
<![CDATA[
if.then52.i:43 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_570 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_546

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_570"/></StgValue>
</operation>

<operation id="279" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="256" bw="3" op_0_bw="1">
<![CDATA[
if.then52.i:45 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_571 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_547

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_571"/></StgValue>
</operation>

<operation id="280" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="257" bw="3" op_0_bw="1">
<![CDATA[
if.then52.i:46 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_572 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_548

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_572"/></StgValue>
</operation>

<operation id="281" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="258" bw="3" op_0_bw="1">
<![CDATA[
if.then52.i:47 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_573 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_549

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_573"/></StgValue>
</operation>

<operation id="282" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="259" bw="3" op_0_bw="1">
<![CDATA[
if.then52.i:48 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_574 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_550

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_574"/></StgValue>
</operation>

<operation id="283" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="261" bw="3" op_0_bw="1">
<![CDATA[
if.then52.i:50 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_575 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_551

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_575"/></StgValue>
</operation>

<operation id="284" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="262" bw="3" op_0_bw="1">
<![CDATA[
if.then52.i:51 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_576 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_552

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_576"/></StgValue>
</operation>

<operation id="285" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="263" bw="3" op_0_bw="1">
<![CDATA[
if.then52.i:52 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_577 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_553

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_577"/></StgValue>
</operation>

<operation id="286" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="264" bw="3" op_0_bw="1">
<![CDATA[
if.then52.i:53 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_578 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_554

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_578"/></StgValue>
</operation>

<operation id="287" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="267" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0">
<![CDATA[
if.then52.i:56 %switch_ln99 = switch i2 %level_1, void %V22.i21.i1481.case.01901, i2 2, void %V22.i21.i1481.case.21903, i2 1, void %V22.i21.i1481.case.11902

]]></Node>
<StgValue><ssdm name="switch_ln99"/></StgValue>
</operation>

<operation id="288" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="269" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0" op_6_bw="2" op_7_bw="0">
<![CDATA[
V22.i21.i1481.case.11902:0 %switch_ln99 = switch i2 %trunc_ln88, void %arrayidx578.i1486.3.case.32132, i2 0, void %arrayidx578.i1486.3.case.02129, i2 1, void %arrayidx578.i1486.3.case.12130, i2 2, void %arrayidx578.i1486.3.case.22131

]]></Node>
<StgValue><ssdm name="switch_ln99"/></StgValue>
</operation>

<operation id="289" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="303" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i1486.3.exit2128:0 %br_ln99 = br void %arrayidx578.i1486.3.exit

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="290" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="305" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0" op_6_bw="2" op_7_bw="0">
<![CDATA[
V22.i21.i1481.case.21903:0 %switch_ln99 = switch i2 %trunc_ln88, void %arrayidx578.i1486.3.case.32138, i2 0, void %arrayidx578.i1486.3.case.02135, i2 1, void %arrayidx578.i1486.3.case.12136, i2 2, void %arrayidx578.i1486.3.case.22137

]]></Node>
<StgValue><ssdm name="switch_ln99"/></StgValue>
</operation>

<operation id="291" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="339" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i1486.3.exit2134:0 %br_ln99 = br void %arrayidx578.i1486.3.exit

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="292" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
</and_exp></or_exp>
</condition>

<Node id="341" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0" op_6_bw="2" op_7_bw="0">
<![CDATA[
V22.i21.i1481.case.01901:0 %switch_ln99 = switch i2 %trunc_ln88, void %arrayidx578.i1486.3.case.32126, i2 0, void %arrayidx578.i1486.3.case.02123, i2 1, void %arrayidx578.i1486.3.case.12124, i2 2, void %arrayidx578.i1486.3.case.22125

]]></Node>
<StgValue><ssdm name="switch_ln99"/></StgValue>
</operation>

<operation id="293" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
</and_exp></or_exp>
</condition>

<Node id="375" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i1486.3.exit2122:0 %br_ln99 = br void %arrayidx578.i1486.3.exit

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="294" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="378" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0" op_3_bw="0">
<![CDATA[
arrayidx578.i1486.3.exit:1 %store_ln370 = store i16 %input_orderID_4, i16 %input_orderID_1

]]></Node>
<StgValue><ssdm name="store_ln370"/></StgValue>
</operation>

<operation id="295" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="382" bw="1" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:0 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_411 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_15, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_411"/></StgValue>
</operation>

<operation id="296" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="383" bw="1" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_412 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_14, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_412"/></StgValue>
</operation>

<operation id="297" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="384" bw="1" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:2 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_413 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_13, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_413"/></StgValue>
</operation>

<operation id="298" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="385" bw="1" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_414 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_12, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_414"/></StgValue>
</operation>

<operation id="299" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="386" bw="1" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_415 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_11, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_415"/></StgValue>
</operation>

<operation id="300" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="387" bw="1" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:5 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_416 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_10, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_416"/></StgValue>
</operation>

<operation id="301" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="388" bw="1" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:6 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_417 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_9, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_417"/></StgValue>
</operation>

<operation id="302" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="389" bw="1" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:7 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_418 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_8, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_418"/></StgValue>
</operation>

<operation id="303" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="390" bw="1" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_419 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_7, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_419"/></StgValue>
</operation>

<operation id="304" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="391" bw="1" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:9 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_420 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_6, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_420"/></StgValue>
</operation>

<operation id="305" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="392" bw="1" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:10 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_421 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_5, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_421"/></StgValue>
</operation>

<operation id="306" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="393" bw="1" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:11 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_422 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_4, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_422"/></StgValue>
</operation>

<operation id="307" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="406" bw="1" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:24 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_435 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_63, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_435"/></StgValue>
</operation>

<operation id="308" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="407" bw="1" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:25 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_436 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_62, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_436"/></StgValue>
</operation>

<operation id="309" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="408" bw="1" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:26 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_437 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_61, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_437"/></StgValue>
</operation>

<operation id="310" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="409" bw="1" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:27 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_438 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_60, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_438"/></StgValue>
</operation>

<operation id="311" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="410" bw="1" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:28 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_439 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_59, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_439"/></StgValue>
</operation>

<operation id="312" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="411" bw="1" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:29 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_440 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_58, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_440"/></StgValue>
</operation>

<operation id="313" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="412" bw="1" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:30 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_441 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_57, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_441"/></StgValue>
</operation>

<operation id="314" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="413" bw="1" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:31 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_442 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_56, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_442"/></StgValue>
</operation>

<operation id="315" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="414" bw="1" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:32 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_443 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_55, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_443"/></StgValue>
</operation>

<operation id="316" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="415" bw="1" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:33 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_444 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_54, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_444"/></StgValue>
</operation>

<operation id="317" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="416" bw="1" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:34 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_445 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_53, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_445"/></StgValue>
</operation>

<operation id="318" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="417" bw="1" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:35 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_446 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_52, i64 0, i64 %zext_ln370

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_446"/></StgValue>
</operation>

<operation id="319" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="0"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="418" bw="8" op_0_bw="1">
<![CDATA[
if.then28.i:36 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_447 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_411

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_447"/></StgValue>
</operation>

<operation id="320" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="419" bw="8" op_0_bw="1">
<![CDATA[
if.then28.i:37 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_448 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_412

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_448"/></StgValue>
</operation>

<operation id="321" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="-2"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="420" bw="8" op_0_bw="1">
<![CDATA[
if.then28.i:38 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_449 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_413

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_449"/></StgValue>
</operation>

<operation id="322" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="-1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="421" bw="8" op_0_bw="1">
<![CDATA[
if.then28.i:39 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_450 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_414

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_450"/></StgValue>
</operation>

<operation id="323" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="423" bw="8" op_0_bw="1">
<![CDATA[
if.then28.i:41 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_451 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_415

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_451"/></StgValue>
</operation>

<operation id="324" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="424" bw="8" op_0_bw="1">
<![CDATA[
if.then28.i:42 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_452 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_416

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_452"/></StgValue>
</operation>

<operation id="325" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="425" bw="8" op_0_bw="1">
<![CDATA[
if.then28.i:43 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_453 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_417

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_453"/></StgValue>
</operation>

<operation id="326" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="426" bw="8" op_0_bw="1">
<![CDATA[
if.then28.i:44 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_454 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_418

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_454"/></StgValue>
</operation>

<operation id="327" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="428" bw="8" op_0_bw="1">
<![CDATA[
if.then28.i:46 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_455 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_419

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_455"/></StgValue>
</operation>

<operation id="328" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="429" bw="8" op_0_bw="1">
<![CDATA[
if.then28.i:47 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_456 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_420

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_456"/></StgValue>
</operation>

<operation id="329" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="430" bw="8" op_0_bw="1">
<![CDATA[
if.then28.i:48 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_457 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_421

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_457"/></StgValue>
</operation>

<operation id="330" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="431" bw="8" op_0_bw="1">
<![CDATA[
if.then28.i:49 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_458 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_422

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_458"/></StgValue>
</operation>

<operation id="331" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="0"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="450" bw="3" op_0_bw="1">
<![CDATA[
if.then28.i:68 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_471 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_435

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_471"/></StgValue>
</operation>

<operation id="332" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="451" bw="3" op_0_bw="1">
<![CDATA[
if.then28.i:69 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_472 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_436

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_472"/></StgValue>
</operation>

<operation id="333" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="-2"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="452" bw="3" op_0_bw="1">
<![CDATA[
if.then28.i:70 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_473 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_437

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_473"/></StgValue>
</operation>

<operation id="334" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="-1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="453" bw="3" op_0_bw="1">
<![CDATA[
if.then28.i:71 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_474 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_438

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_474"/></StgValue>
</operation>

<operation id="335" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="455" bw="3" op_0_bw="1">
<![CDATA[
if.then28.i:73 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_475 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_439

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_475"/></StgValue>
</operation>

<operation id="336" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="456" bw="3" op_0_bw="1">
<![CDATA[
if.then28.i:74 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_476 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_440

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_476"/></StgValue>
</operation>

<operation id="337" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="457" bw="3" op_0_bw="1">
<![CDATA[
if.then28.i:75 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_477 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_441

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_477"/></StgValue>
</operation>

<operation id="338" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="458" bw="3" op_0_bw="1">
<![CDATA[
if.then28.i:76 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_478 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_442

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_478"/></StgValue>
</operation>

<operation id="339" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="460" bw="3" op_0_bw="1">
<![CDATA[
if.then28.i:78 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_479 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_443

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_479"/></StgValue>
</operation>

<operation id="340" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="461" bw="3" op_0_bw="1">
<![CDATA[
if.then28.i:79 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_480 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_444

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_480"/></StgValue>
</operation>

<operation id="341" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="462" bw="3" op_0_bw="1">
<![CDATA[
if.then28.i:80 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_481 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_445

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_481"/></StgValue>
</operation>

<operation id="342" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="463" bw="3" op_0_bw="1">
<![CDATA[
if.then28.i:81 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_482 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_446

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_482"/></StgValue>
</operation>

<operation id="343" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="577" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0" op_3_bw="0">
<![CDATA[
arrayidx3210.i1488.3.exit:1 %store_ln370 = store i16 %input_orderID_3, i16 %input_orderID_1

]]></Node>
<StgValue><ssdm name="store_ln370"/></StgValue>
</operation>

<operation id="582" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="593" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
_Z7add_bidPA8_5orderRS_RjRiPiS5_RN3hls6streamIS_Li0EEES9_RNS7_I7ap_uintILi32EELi0EEERNS7_I8metadataLi0EEERSB_SH_SB_SE_S_b.exit.loopexit.exitStub:0 %new_idx_7_load_1 = load i3 %new_idx_7

]]></Node>
<StgValue><ssdm name="new_idx_7_load_1"/></StgValue>
</operation>

<operation id="583" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="594" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
_Z7add_bidPA8_5orderRS_RjRiPiS5_RN3hls6streamIS_Li0EEES9_RNS7_I7ap_uintILi32EELi0EEERNS7_I8metadataLi0EEERSB_SH_SB_SE_S_b.exit.loopexit.exitStub:1 %input_size_1_load = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load"/></StgValue>
</operation>

<operation id="584" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="595" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
_Z7add_bidPA8_5orderRS_RjRiPiS5_RN3hls6streamIS_Li0EEES9_RNS7_I7ap_uintILi32EELi0EEERNS7_I8metadataLi0EEERSB_SH_SB_SE_S_b.exit.loopexit.exitStub:2 %input_direction_load = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load"/></StgValue>
</operation>

<operation id="585" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="596" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="3">
<![CDATA[
_Z7add_bidPA8_5orderRS_RjRiPiS5_RN3hls6streamIS_Li0EEES9_RNS7_I7ap_uintILi32EELi0EEERNS7_I8metadataLi0EEERSB_SH_SB_SE_S_b.exit.loopexit.exitStub:3 %write_ln0 = write void @_ssdm_op_Write.ap_auto.i3P0A, i3 %new_idx_7_out, i3 %new_idx_7_load_1

]]></Node>
<StgValue><ssdm name="write_ln0"/></StgValue>
</operation>

<operation id="586" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="597" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="3">
<![CDATA[
_Z7add_bidPA8_5orderRS_RjRiPiS5_RN3hls6streamIS_Li0EEES9_RNS7_I7ap_uintILi32EELi0EEERNS7_I8metadataLi0EEERSB_SH_SB_SE_S_b.exit.loopexit.exitStub:4 %write_ln0 = write void @_ssdm_op_Write.ap_auto.i3P0A, i3 %input_direction_3_out, i3 %input_direction_load

]]></Node>
<StgValue><ssdm name="write_ln0"/></StgValue>
</operation>

<operation id="587" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="598" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="16">
<![CDATA[
_Z7add_bidPA8_5orderRS_RjRiPiS5_RN3hls6streamIS_Li0EEES9_RNS7_I7ap_uintILi32EELi0EEERNS7_I8metadataLi0EEERSB_SH_SB_SE_S_b.exit.loopexit.exitStub:5 %write_ln0 = write void @_ssdm_op_Write.ap_auto.i16P0A, i16 %input_orderID_3_out, i16 %input_orderID_2

]]></Node>
<StgValue><ssdm name="write_ln0"/></StgValue>
</operation>

<operation id="588" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="599" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="8">
<![CDATA[
_Z7add_bidPA8_5orderRS_RjRiPiS5_RN3hls6streamIS_Li0EEES9_RNS7_I7ap_uintILi32EELi0EEERNS7_I8metadataLi0EEERSB_SH_SB_SE_S_b.exit.loopexit.exitStub:6 %write_ln0 = write void @_ssdm_op_Write.ap_auto.i8P0A, i8 %input_size_3_out, i8 %input_size_1_load

]]></Node>
<StgValue><ssdm name="write_ln0"/></StgValue>
</operation>

<operation id="589" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="600" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="16">
<![CDATA[
_Z7add_bidPA8_5orderRS_RjRiPiS5_RN3hls6streamIS_Li0EEES9_RNS7_I7ap_uintILi32EELi0EEERNS7_I8metadataLi0EEERSB_SH_SB_SE_S_b.exit.loopexit.exitStub:7 %write_ln0 = write void @_ssdm_op_Write.ap_auto.i16P0A, i16 %input_price_3_out, i16 %input_price_1

]]></Node>
<StgValue><ssdm name="write_ln0"/></StgValue>
</operation>

<operation id="590" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="601" bw="0">
<![CDATA[
_Z7add_bidPA8_5orderRS_RjRiPiS5_RN3hls6streamIS_Li0EEES9_RNS7_I7ap_uintILi32EELi0EEERNS7_I8metadataLi0EEERSB_SH_SB_SE_S_b.exit.loopexit.exitStub:8 %ret_ln0 = ret

]]></Node>
<StgValue><ssdm name="ret_ln0"/></StgValue>
</operation>
</state>

<state id="7" st_id="8">

<operation id="344" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="235" bw="8" op_0_bw="1">
<![CDATA[
if.then52.i:24 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_555 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_531

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_555"/></StgValue>
</operation>

<operation id="345" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="236" bw="8" op_0_bw="1">
<![CDATA[
if.then52.i:25 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_556 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_532

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_556"/></StgValue>
</operation>

<operation id="346" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="237" bw="8" op_0_bw="1">
<![CDATA[
if.then52.i:26 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_557 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_533

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_557"/></StgValue>
</operation>

<operation id="347" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="238" bw="8" op_0_bw="1">
<![CDATA[
if.then52.i:27 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_558 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_534

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_558"/></StgValue>
</operation>

<operation id="348" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="239" bw="8" op_0_bw="8" op_1_bw="2" op_2_bw="8" op_3_bw="2" op_4_bw="8" op_5_bw="2" op_6_bw="8" op_7_bw="2" op_8_bw="8" op_9_bw="8" op_10_bw="2">
<![CDATA[
if.then52.i:28 %tmp_16 = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.4i8.i8.i2, i2 0, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_555, i2 1, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_556, i2 2, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_557, i2 3, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_558, i8 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_16"/></StgValue>
</operation>

<operation id="349" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="240" bw="8" op_0_bw="1">
<![CDATA[
if.then52.i:29 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_559 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_535

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_559"/></StgValue>
</operation>

<operation id="350" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="241" bw="8" op_0_bw="1">
<![CDATA[
if.then52.i:30 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_560 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_536

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_560"/></StgValue>
</operation>

<operation id="351" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="242" bw="8" op_0_bw="1">
<![CDATA[
if.then52.i:31 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_561 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_537

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_561"/></StgValue>
</operation>

<operation id="352" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="243" bw="8" op_0_bw="1">
<![CDATA[
if.then52.i:32 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_562 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_538

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_562"/></StgValue>
</operation>

<operation id="353" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="244" bw="8" op_0_bw="8" op_1_bw="2" op_2_bw="8" op_3_bw="2" op_4_bw="8" op_5_bw="2" op_6_bw="8" op_7_bw="2" op_8_bw="8" op_9_bw="8" op_10_bw="2">
<![CDATA[
if.then52.i:33 %tmp_17 = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.4i8.i8.i2, i2 0, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_559, i2 1, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_560, i2 2, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_561, i2 3, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_562, i8 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_17"/></StgValue>
</operation>

<operation id="354" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="245" bw="8" op_0_bw="1">
<![CDATA[
if.then52.i:34 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_563 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_539

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_563"/></StgValue>
</operation>

<operation id="355" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="246" bw="8" op_0_bw="1">
<![CDATA[
if.then52.i:35 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_564 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_540

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_564"/></StgValue>
</operation>

<operation id="356" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="247" bw="8" op_0_bw="1">
<![CDATA[
if.then52.i:36 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_565 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_541

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_565"/></StgValue>
</operation>

<operation id="357" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="248" bw="8" op_0_bw="1">
<![CDATA[
if.then52.i:37 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_566 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_542

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_566"/></StgValue>
</operation>

<operation id="358" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="249" bw="8" op_0_bw="8" op_1_bw="2" op_2_bw="8" op_3_bw="2" op_4_bw="8" op_5_bw="2" op_6_bw="8" op_7_bw="2" op_8_bw="8" op_9_bw="8" op_10_bw="2">
<![CDATA[
if.then52.i:38 %tmp_18 = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.4i8.i8.i2, i2 0, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_563, i2 1, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_564, i2 2, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_565, i2 3, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_566, i8 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_18"/></StgValue>
</operation>

<operation id="359" st_id="7" stage="1" lat="1">
<core>OneHotSparseMux_HasDef</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="250" bw="8" op_0_bw="8" op_1_bw="2" op_2_bw="8" op_3_bw="2" op_4_bw="8" op_5_bw="2" op_6_bw="8" op_7_bw="8" op_8_bw="2">
<![CDATA[
if.then52.i:39 %input_size_3 = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.3i8.i8.i2, i2 0, i8 %tmp_16, i2 1, i8 %tmp_17, i2 2, i8 %tmp_18, i8 0, i2 %level_1

]]></Node>
<StgValue><ssdm name="input_size_3"/></StgValue>
</operation>

<operation id="360" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="251" bw="3" op_0_bw="1">
<![CDATA[
if.then52.i:40 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_567 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_543

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_567"/></StgValue>
</operation>

<operation id="361" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="252" bw="3" op_0_bw="1">
<![CDATA[
if.then52.i:41 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_568 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_544

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_568"/></StgValue>
</operation>

<operation id="362" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="253" bw="3" op_0_bw="1">
<![CDATA[
if.then52.i:42 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_569 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_545

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_569"/></StgValue>
</operation>

<operation id="363" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="254" bw="3" op_0_bw="1">
<![CDATA[
if.then52.i:43 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_570 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_546

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_570"/></StgValue>
</operation>

<operation id="364" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="255" bw="3" op_0_bw="3" op_1_bw="2" op_2_bw="3" op_3_bw="2" op_4_bw="3" op_5_bw="2" op_6_bw="3" op_7_bw="2" op_8_bw="3" op_9_bw="3" op_10_bw="2">
<![CDATA[
if.then52.i:44 %tmp_19 = sparsemux i3 @_ssdm_op_SparseMux.ap_auto.4i3.i3.i2, i2 0, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_567, i2 1, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_568, i2 2, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_569, i2 3, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_570, i3 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_19"/></StgValue>
</operation>

<operation id="365" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="256" bw="3" op_0_bw="1">
<![CDATA[
if.then52.i:45 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_571 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_547

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_571"/></StgValue>
</operation>

<operation id="366" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="257" bw="3" op_0_bw="1">
<![CDATA[
if.then52.i:46 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_572 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_548

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_572"/></StgValue>
</operation>

<operation id="367" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="258" bw="3" op_0_bw="1">
<![CDATA[
if.then52.i:47 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_573 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_549

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_573"/></StgValue>
</operation>

<operation id="368" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="259" bw="3" op_0_bw="1">
<![CDATA[
if.then52.i:48 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_574 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_550

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_574"/></StgValue>
</operation>

<operation id="369" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="260" bw="3" op_0_bw="3" op_1_bw="2" op_2_bw="3" op_3_bw="2" op_4_bw="3" op_5_bw="2" op_6_bw="3" op_7_bw="2" op_8_bw="3" op_9_bw="3" op_10_bw="2">
<![CDATA[
if.then52.i:49 %tmp_20 = sparsemux i3 @_ssdm_op_SparseMux.ap_auto.4i3.i3.i2, i2 0, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_571, i2 1, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_572, i2 2, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_573, i2 3, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_574, i3 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_20"/></StgValue>
</operation>

<operation id="370" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="261" bw="3" op_0_bw="1">
<![CDATA[
if.then52.i:50 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_575 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_551

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_575"/></StgValue>
</operation>

<operation id="371" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="262" bw="3" op_0_bw="1">
<![CDATA[
if.then52.i:51 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_576 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_552

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_576"/></StgValue>
</operation>

<operation id="372" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="263" bw="3" op_0_bw="1">
<![CDATA[
if.then52.i:52 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_577 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_553

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_577"/></StgValue>
</operation>

<operation id="373" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="264" bw="3" op_0_bw="1">
<![CDATA[
if.then52.i:53 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_578 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_554

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_578"/></StgValue>
</operation>

<operation id="374" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="265" bw="3" op_0_bw="3" op_1_bw="2" op_2_bw="3" op_3_bw="2" op_4_bw="3" op_5_bw="2" op_6_bw="3" op_7_bw="2" op_8_bw="3" op_9_bw="3" op_10_bw="2">
<![CDATA[
if.then52.i:54 %tmp_21 = sparsemux i3 @_ssdm_op_SparseMux.ap_auto.4i3.i3.i2, i2 0, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_575, i2 1, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_576, i2 2, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_577, i2 3, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_578, i3 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_21"/></StgValue>
</operation>

<operation id="375" st_id="7" stage="1" lat="1">
<core>OneHotSparseMux_HasDef</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="266" bw="3" op_0_bw="3" op_1_bw="2" op_2_bw="3" op_3_bw="2" op_4_bw="3" op_5_bw="2" op_6_bw="3" op_7_bw="3" op_8_bw="2">
<![CDATA[
if.then52.i:55 %input_direction_2 = sparsemux i3 @_ssdm_op_SparseMux.ap_auto.3i3.i3.i2, i2 0, i3 %tmp_19, i2 1, i3 %tmp_20, i2 2, i3 %tmp_21, i3 0, i2 %level_1

]]></Node>
<StgValue><ssdm name="input_direction_2"/></StgValue>
</operation>

<operation id="376" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="271" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.22131:0 %input_size_1_load_24 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_24"/></StgValue>
</operation>

<operation id="377" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="272" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.22131:1 %input_direction_load_24 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_24"/></StgValue>
</operation>

<operation id="378" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="273" bw="0" op_0_bw="16" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.22131:2 %store_ln99 = store i16 %input_price_1, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_489

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="379" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="274" bw="0" op_0_bw="8" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.22131:3 %store_ln99 = store i8 %input_size_1_load_24, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_537

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="380" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="275" bw="0" op_0_bw="16" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.22131:4 %store_ln99 = store i16 %input_orderID_2, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_513

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="381" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="276" bw="0" op_0_bw="3" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.22131:5 %store_ln99 = store i3 %input_direction_load_24, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_549

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="382" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="277" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.22131:6 %br_ln99 = br void %arrayidx578.i1486.3.exit2128

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="383" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="279" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.12130:0 %input_size_1_load_23 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_23"/></StgValue>
</operation>

<operation id="384" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="280" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.12130:1 %input_direction_load_23 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_23"/></StgValue>
</operation>

<operation id="385" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="281" bw="0" op_0_bw="16" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.12130:2 %store_ln99 = store i16 %input_price_1, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_488

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="386" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="282" bw="0" op_0_bw="8" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.12130:3 %store_ln99 = store i8 %input_size_1_load_23, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_536

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="387" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="283" bw="0" op_0_bw="16" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.12130:4 %store_ln99 = store i16 %input_orderID_2, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_512

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="388" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="284" bw="0" op_0_bw="3" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.12130:5 %store_ln99 = store i3 %input_direction_load_23, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_548

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="389" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="285" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.12130:6 %br_ln99 = br void %arrayidx578.i1486.3.exit2128

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="390" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="287" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.02129:0 %input_size_1_load_22 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_22"/></StgValue>
</operation>

<operation id="391" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="288" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.02129:1 %input_direction_load_22 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_22"/></StgValue>
</operation>

<operation id="392" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="289" bw="0" op_0_bw="16" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.02129:2 %store_ln99 = store i16 %input_price_1, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_487

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="393" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="290" bw="0" op_0_bw="8" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.02129:3 %store_ln99 = store i8 %input_size_1_load_22, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_535

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="394" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="291" bw="0" op_0_bw="16" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.02129:4 %store_ln99 = store i16 %input_orderID_2, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_511

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="395" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="292" bw="0" op_0_bw="3" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.02129:5 %store_ln99 = store i3 %input_direction_load_22, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_547

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="396" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="293" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.02129:6 %br_ln99 = br void %arrayidx578.i1486.3.exit2128

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="397" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="295" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.32132:0 %input_size_1_load_21 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_21"/></StgValue>
</operation>

<operation id="398" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="296" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.32132:1 %input_direction_load_21 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_21"/></StgValue>
</operation>

<operation id="399" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="297" bw="0" op_0_bw="16" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.32132:2 %store_ln99 = store i16 %input_price_1, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_490

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="400" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="298" bw="0" op_0_bw="8" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.32132:3 %store_ln99 = store i8 %input_size_1_load_21, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_538

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="401" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="299" bw="0" op_0_bw="16" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.32132:4 %store_ln99 = store i16 %input_orderID_2, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_514

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="402" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="300" bw="0" op_0_bw="3" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.32132:5 %store_ln99 = store i3 %input_direction_load_21, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_550

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="403" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="301" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.32132:6 %br_ln99 = br void %arrayidx578.i1486.3.exit2128

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="404" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="307" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.22137:0 %input_size_1_load_20 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_20"/></StgValue>
</operation>

<operation id="405" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="308" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.22137:1 %input_direction_load_20 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_20"/></StgValue>
</operation>

<operation id="406" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="309" bw="0" op_0_bw="16" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.22137:2 %store_ln99 = store i16 %input_price_1, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_493

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="407" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="310" bw="0" op_0_bw="8" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.22137:3 %store_ln99 = store i8 %input_size_1_load_20, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_541

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="408" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="311" bw="0" op_0_bw="16" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.22137:4 %store_ln99 = store i16 %input_orderID_2, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_517

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="409" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="312" bw="0" op_0_bw="3" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.22137:5 %store_ln99 = store i3 %input_direction_load_20, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_553

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="410" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="313" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.22137:6 %br_ln99 = br void %arrayidx578.i1486.3.exit2134

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="411" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="315" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.12136:0 %input_size_1_load_19 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_19"/></StgValue>
</operation>

<operation id="412" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="316" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.12136:1 %input_direction_load_19 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_19"/></StgValue>
</operation>

<operation id="413" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="317" bw="0" op_0_bw="16" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.12136:2 %store_ln99 = store i16 %input_price_1, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_492

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="414" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="318" bw="0" op_0_bw="8" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.12136:3 %store_ln99 = store i8 %input_size_1_load_19, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_540

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="415" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="319" bw="0" op_0_bw="16" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.12136:4 %store_ln99 = store i16 %input_orderID_2, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_516

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="416" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="320" bw="0" op_0_bw="3" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.12136:5 %store_ln99 = store i3 %input_direction_load_19, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_552

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="417" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="321" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.12136:6 %br_ln99 = br void %arrayidx578.i1486.3.exit2134

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="418" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="323" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.02135:0 %input_size_1_load_18 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_18"/></StgValue>
</operation>

<operation id="419" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="324" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.02135:1 %input_direction_load_18 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_18"/></StgValue>
</operation>

<operation id="420" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="325" bw="0" op_0_bw="16" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.02135:2 %store_ln99 = store i16 %input_price_1, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_491

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="421" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="326" bw="0" op_0_bw="8" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.02135:3 %store_ln99 = store i8 %input_size_1_load_18, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_539

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="422" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="327" bw="0" op_0_bw="16" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.02135:4 %store_ln99 = store i16 %input_orderID_2, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_515

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="423" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="328" bw="0" op_0_bw="3" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.02135:5 %store_ln99 = store i3 %input_direction_load_18, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_551

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="424" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="329" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.02135:6 %br_ln99 = br void %arrayidx578.i1486.3.exit2134

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="425" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="331" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.32138:0 %input_size_1_load_17 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_17"/></StgValue>
</operation>

<operation id="426" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="332" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.32138:1 %input_direction_load_17 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_17"/></StgValue>
</operation>

<operation id="427" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="333" bw="0" op_0_bw="16" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.32138:2 %store_ln99 = store i16 %input_price_1, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_494

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="428" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="334" bw="0" op_0_bw="8" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.32138:3 %store_ln99 = store i8 %input_size_1_load_17, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_542

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="429" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="335" bw="0" op_0_bw="16" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.32138:4 %store_ln99 = store i16 %input_orderID_2, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_518

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="430" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="336" bw="0" op_0_bw="3" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.32138:5 %store_ln99 = store i3 %input_direction_load_17, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_554

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="431" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="337" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.32138:6 %br_ln99 = br void %arrayidx578.i1486.3.exit2134

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="432" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="343" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.22125:0 %input_size_1_load_16 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_16"/></StgValue>
</operation>

<operation id="433" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="344" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.22125:1 %input_direction_load_16 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_16"/></StgValue>
</operation>

<operation id="434" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="345" bw="0" op_0_bw="16" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.22125:2 %store_ln99 = store i16 %input_price_1, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_485

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="435" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="346" bw="0" op_0_bw="8" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.22125:3 %store_ln99 = store i8 %input_size_1_load_16, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_533

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="436" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="347" bw="0" op_0_bw="16" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.22125:4 %store_ln99 = store i16 %input_orderID_2, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_509

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="437" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="348" bw="0" op_0_bw="3" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.22125:5 %store_ln99 = store i3 %input_direction_load_16, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_545

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="438" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="349" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.22125:6 %br_ln99 = br void %arrayidx578.i1486.3.exit2122

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="439" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="351" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.12124:0 %input_size_1_load_15 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_15"/></StgValue>
</operation>

<operation id="440" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="352" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.12124:1 %input_direction_load_15 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_15"/></StgValue>
</operation>

<operation id="441" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="353" bw="0" op_0_bw="16" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.12124:2 %store_ln99 = store i16 %input_price_1, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_484

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="442" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="354" bw="0" op_0_bw="8" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.12124:3 %store_ln99 = store i8 %input_size_1_load_15, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_532

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="443" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="355" bw="0" op_0_bw="16" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.12124:4 %store_ln99 = store i16 %input_orderID_2, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_508

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="444" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="356" bw="0" op_0_bw="3" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.12124:5 %store_ln99 = store i3 %input_direction_load_15, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_544

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="445" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="357" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.12124:6 %br_ln99 = br void %arrayidx578.i1486.3.exit2122

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="446" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="359" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.02123:0 %input_size_1_load_14 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_14"/></StgValue>
</operation>

<operation id="447" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="360" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.02123:1 %input_direction_load_14 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_14"/></StgValue>
</operation>

<operation id="448" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="361" bw="0" op_0_bw="16" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.02123:2 %store_ln99 = store i16 %input_price_1, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_483

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="449" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="362" bw="0" op_0_bw="8" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.02123:3 %store_ln99 = store i8 %input_size_1_load_14, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_531

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="450" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="363" bw="0" op_0_bw="16" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.02123:4 %store_ln99 = store i16 %input_orderID_2, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_507

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="451" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="364" bw="0" op_0_bw="3" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.02123:5 %store_ln99 = store i3 %input_direction_load_14, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_543

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="452" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="365" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.02123:6 %br_ln99 = br void %arrayidx578.i1486.3.exit2122

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="453" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="367" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.32126:0 %input_size_1_load_13 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_13"/></StgValue>
</operation>

<operation id="454" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="368" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.32126:1 %input_direction_load_13 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_13"/></StgValue>
</operation>

<operation id="455" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="369" bw="0" op_0_bw="16" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.32126:2 %store_ln99 = store i16 %input_price_1, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_486

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="456" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="370" bw="0" op_0_bw="8" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.32126:3 %store_ln99 = store i8 %input_size_1_load_13, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_534

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="457" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="371" bw="0" op_0_bw="16" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.32126:4 %store_ln99 = store i16 %input_orderID_2, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_510

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="458" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="372" bw="0" op_0_bw="3" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.32126:5 %store_ln99 = store i3 %input_direction_load_13, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_546

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="459" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="373" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.32126:6 %br_ln99 = br void %arrayidx578.i1486.3.exit2122

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="460" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="0"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="418" bw="8" op_0_bw="1">
<![CDATA[
if.then28.i:36 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_447 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_411

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_447"/></StgValue>
</operation>

<operation id="461" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="419" bw="8" op_0_bw="1">
<![CDATA[
if.then28.i:37 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_448 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_412

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_448"/></StgValue>
</operation>

<operation id="462" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="-2"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="420" bw="8" op_0_bw="1">
<![CDATA[
if.then28.i:38 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_449 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_413

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_449"/></StgValue>
</operation>

<operation id="463" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="-1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="421" bw="8" op_0_bw="1">
<![CDATA[
if.then28.i:39 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_450 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_414

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_450"/></StgValue>
</operation>

<operation id="464" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="422" bw="8" op_0_bw="8" op_1_bw="2" op_2_bw="8" op_3_bw="2" op_4_bw="8" op_5_bw="2" op_6_bw="8" op_7_bw="2" op_8_bw="8" op_9_bw="8" op_10_bw="2">
<![CDATA[
if.then28.i:40 %tmp_4 = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.4i8.i8.i2, i2 0, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_447, i2 1, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_448, i2 2, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_449, i2 3, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_450, i8 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_4"/></StgValue>
</operation>

<operation id="465" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="423" bw="8" op_0_bw="1">
<![CDATA[
if.then28.i:41 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_451 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_415

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_451"/></StgValue>
</operation>

<operation id="466" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="424" bw="8" op_0_bw="1">
<![CDATA[
if.then28.i:42 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_452 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_416

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_452"/></StgValue>
</operation>

<operation id="467" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="425" bw="8" op_0_bw="1">
<![CDATA[
if.then28.i:43 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_453 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_417

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_453"/></StgValue>
</operation>

<operation id="468" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="426" bw="8" op_0_bw="1">
<![CDATA[
if.then28.i:44 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_454 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_418

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_454"/></StgValue>
</operation>

<operation id="469" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="427" bw="8" op_0_bw="8" op_1_bw="2" op_2_bw="8" op_3_bw="2" op_4_bw="8" op_5_bw="2" op_6_bw="8" op_7_bw="2" op_8_bw="8" op_9_bw="8" op_10_bw="2">
<![CDATA[
if.then28.i:45 %tmp_5 = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.4i8.i8.i2, i2 0, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_451, i2 1, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_452, i2 2, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_453, i2 3, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_454, i8 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_5"/></StgValue>
</operation>

<operation id="470" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="428" bw="8" op_0_bw="1">
<![CDATA[
if.then28.i:46 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_455 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_419

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_455"/></StgValue>
</operation>

<operation id="471" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="429" bw="8" op_0_bw="1">
<![CDATA[
if.then28.i:47 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_456 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_420

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_456"/></StgValue>
</operation>

<operation id="472" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="430" bw="8" op_0_bw="1">
<![CDATA[
if.then28.i:48 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_457 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_421

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_457"/></StgValue>
</operation>

<operation id="473" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="431" bw="8" op_0_bw="1">
<![CDATA[
if.then28.i:49 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_458 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_422

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_458"/></StgValue>
</operation>

<operation id="474" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="432" bw="8" op_0_bw="8" op_1_bw="2" op_2_bw="8" op_3_bw="2" op_4_bw="8" op_5_bw="2" op_6_bw="8" op_7_bw="2" op_8_bw="8" op_9_bw="8" op_10_bw="2">
<![CDATA[
if.then28.i:50 %tmp_6 = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.4i8.i8.i2, i2 0, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_455, i2 1, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_456, i2 2, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_457, i2 3, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_458, i8 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_6"/></StgValue>
</operation>

<operation id="475" st_id="7" stage="1" lat="1">
<core>OneHotSparseMux_HasDef</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="433" bw="8" op_0_bw="8" op_1_bw="2" op_2_bw="8" op_3_bw="2" op_4_bw="8" op_5_bw="2" op_6_bw="8" op_7_bw="8" op_8_bw="2">
<![CDATA[
if.then28.i:51 %input_size_2 = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.3i8.i8.i2, i2 0, i8 %tmp_4, i2 1, i8 %tmp_5, i2 2, i8 %tmp_6, i8 0, i2 %level_1

]]></Node>
<StgValue><ssdm name="input_size_2"/></StgValue>
</operation>

<operation id="476" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="0"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="450" bw="3" op_0_bw="1">
<![CDATA[
if.then28.i:68 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_471 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_435

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_471"/></StgValue>
</operation>

<operation id="477" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="451" bw="3" op_0_bw="1">
<![CDATA[
if.then28.i:69 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_472 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_436

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_472"/></StgValue>
</operation>

<operation id="478" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="-2"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="452" bw="3" op_0_bw="1">
<![CDATA[
if.then28.i:70 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_473 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_437

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_473"/></StgValue>
</operation>

<operation id="479" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="-1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="453" bw="3" op_0_bw="1">
<![CDATA[
if.then28.i:71 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_474 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_438

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_474"/></StgValue>
</operation>

<operation id="480" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="454" bw="3" op_0_bw="3" op_1_bw="2" op_2_bw="3" op_3_bw="2" op_4_bw="3" op_5_bw="2" op_6_bw="3" op_7_bw="2" op_8_bw="3" op_9_bw="3" op_10_bw="2">
<![CDATA[
if.then28.i:72 %tmp_10 = sparsemux i3 @_ssdm_op_SparseMux.ap_auto.4i3.i3.i2, i2 0, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_471, i2 1, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_472, i2 2, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_473, i2 3, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_474, i3 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_10"/></StgValue>
</operation>

<operation id="481" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="455" bw="3" op_0_bw="1">
<![CDATA[
if.then28.i:73 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_475 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_439

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_475"/></StgValue>
</operation>

<operation id="482" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="456" bw="3" op_0_bw="1">
<![CDATA[
if.then28.i:74 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_476 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_440

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_476"/></StgValue>
</operation>

<operation id="483" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="457" bw="3" op_0_bw="1">
<![CDATA[
if.then28.i:75 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_477 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_441

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_477"/></StgValue>
</operation>

<operation id="484" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="458" bw="3" op_0_bw="1">
<![CDATA[
if.then28.i:76 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_478 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_442

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_478"/></StgValue>
</operation>

<operation id="485" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="459" bw="3" op_0_bw="3" op_1_bw="2" op_2_bw="3" op_3_bw="2" op_4_bw="3" op_5_bw="2" op_6_bw="3" op_7_bw="2" op_8_bw="3" op_9_bw="3" op_10_bw="2">
<![CDATA[
if.then28.i:77 %tmp_11 = sparsemux i3 @_ssdm_op_SparseMux.ap_auto.4i3.i3.i2, i2 0, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_475, i2 1, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_476, i2 2, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_477, i2 3, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_478, i3 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_11"/></StgValue>
</operation>

<operation id="486" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="460" bw="3" op_0_bw="1">
<![CDATA[
if.then28.i:78 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_479 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_443

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_479"/></StgValue>
</operation>

<operation id="487" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="461" bw="3" op_0_bw="1">
<![CDATA[
if.then28.i:79 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_480 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_444

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_480"/></StgValue>
</operation>

<operation id="488" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="462" bw="3" op_0_bw="1">
<![CDATA[
if.then28.i:80 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_481 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_445

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_481"/></StgValue>
</operation>

<operation id="489" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="463" bw="3" op_0_bw="1">
<![CDATA[
if.then28.i:81 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_482 = load i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_446

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_482"/></StgValue>
</operation>

<operation id="490" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="464" bw="3" op_0_bw="3" op_1_bw="2" op_2_bw="3" op_3_bw="2" op_4_bw="3" op_5_bw="2" op_6_bw="3" op_7_bw="2" op_8_bw="3" op_9_bw="3" op_10_bw="2">
<![CDATA[
if.then28.i:82 %tmp_12 = sparsemux i3 @_ssdm_op_SparseMux.ap_auto.4i3.i3.i2, i2 0, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_479, i2 1, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_480, i2 2, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_481, i2 3, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_482, i3 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_12"/></StgValue>
</operation>

<operation id="491" st_id="7" stage="1" lat="1">
<core>OneHotSparseMux_HasDef</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="465" bw="3" op_0_bw="3" op_1_bw="2" op_2_bw="3" op_3_bw="2" op_4_bw="3" op_5_bw="2" op_6_bw="3" op_7_bw="3" op_8_bw="2">
<![CDATA[
if.then28.i:83 %input_direction_1 = sparsemux i3 @_ssdm_op_SparseMux.ap_auto.3i3.i3.i2, i2 0, i3 %tmp_10, i2 1, i3 %tmp_11, i2 2, i3 %tmp_12, i3 0, i2 %level_1

]]></Node>
<StgValue><ssdm name="input_direction_1"/></StgValue>
</operation>

<operation id="492" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="470" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.22107:0 %input_size_1_load_12 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_12"/></StgValue>
</operation>

<operation id="493" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="471" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.22107:1 %input_direction_load_12 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_12"/></StgValue>
</operation>

<operation id="494" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="472" bw="0" op_0_bw="16" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.22107:2 %store_ln94 = store i16 %input_price_1, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_489

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="495" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="473" bw="0" op_0_bw="8" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.22107:3 %store_ln94 = store i8 %input_size_1_load_12, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_417

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="496" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="474" bw="0" op_0_bw="16" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.22107:4 %store_ln94 = store i16 %input_orderID_2, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_429

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="497" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="475" bw="0" op_0_bw="3" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.22107:5 %store_ln94 = store i3 %input_direction_load_12, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_441

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="498" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="476" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.22107:6 %br_ln94 = br void %arrayidx3210.i1488.3.exit2104

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="499" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="478" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.12106:0 %input_size_1_load_11 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_11"/></StgValue>
</operation>

<operation id="500" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="479" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.12106:1 %input_direction_load_11 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_11"/></StgValue>
</operation>

<operation id="501" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="480" bw="0" op_0_bw="16" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.12106:2 %store_ln94 = store i16 %input_price_1, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_488

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="502" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="481" bw="0" op_0_bw="8" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.12106:3 %store_ln94 = store i8 %input_size_1_load_11, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_416

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="503" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="482" bw="0" op_0_bw="16" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.12106:4 %store_ln94 = store i16 %input_orderID_2, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_428

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="504" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="483" bw="0" op_0_bw="3" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.12106:5 %store_ln94 = store i3 %input_direction_load_11, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_440

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="505" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="484" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.12106:6 %br_ln94 = br void %arrayidx3210.i1488.3.exit2104

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="506" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="486" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.02105:0 %input_size_1_load_10 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_10"/></StgValue>
</operation>

<operation id="507" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="487" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.02105:1 %input_direction_load_10 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_10"/></StgValue>
</operation>

<operation id="508" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="488" bw="0" op_0_bw="16" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.02105:2 %store_ln94 = store i16 %input_price_1, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_487

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="509" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="489" bw="0" op_0_bw="8" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.02105:3 %store_ln94 = store i8 %input_size_1_load_10, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_415

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="510" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="490" bw="0" op_0_bw="16" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.02105:4 %store_ln94 = store i16 %input_orderID_2, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_427

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="511" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="491" bw="0" op_0_bw="3" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.02105:5 %store_ln94 = store i3 %input_direction_load_10, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_439

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="512" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="492" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.02105:6 %br_ln94 = br void %arrayidx3210.i1488.3.exit2104

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="513" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="494" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.32108:0 %input_size_1_load_9 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_9"/></StgValue>
</operation>

<operation id="514" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="495" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.32108:1 %input_direction_load_9 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_9"/></StgValue>
</operation>

<operation id="515" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="496" bw="0" op_0_bw="16" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.32108:2 %store_ln94 = store i16 %input_price_1, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_490

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="516" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="497" bw="0" op_0_bw="8" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.32108:3 %store_ln94 = store i8 %input_size_1_load_9, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_418

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="517" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="498" bw="0" op_0_bw="16" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.32108:4 %store_ln94 = store i16 %input_orderID_2, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_430

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="518" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="499" bw="0" op_0_bw="3" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.32108:5 %store_ln94 = store i3 %input_direction_load_9, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_442

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="519" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="500" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.32108:6 %br_ln94 = br void %arrayidx3210.i1488.3.exit2104

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="520" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="506" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.22113:0 %input_size_1_load_8 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_8"/></StgValue>
</operation>

<operation id="521" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="507" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.22113:1 %input_direction_load_8 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_8"/></StgValue>
</operation>

<operation id="522" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="508" bw="0" op_0_bw="16" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.22113:2 %store_ln94 = store i16 %input_price_1, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_493

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="523" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="509" bw="0" op_0_bw="8" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.22113:3 %store_ln94 = store i8 %input_size_1_load_8, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_421

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="524" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="510" bw="0" op_0_bw="16" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.22113:4 %store_ln94 = store i16 %input_orderID_2, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_433

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="525" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="511" bw="0" op_0_bw="3" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.22113:5 %store_ln94 = store i3 %input_direction_load_8, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_445

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="526" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="512" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.22113:6 %br_ln94 = br void %arrayidx3210.i1488.3.exit2110

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="527" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="514" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.12112:0 %input_size_1_load_7 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_7"/></StgValue>
</operation>

<operation id="528" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="515" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.12112:1 %input_direction_load_7 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_7"/></StgValue>
</operation>

<operation id="529" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="516" bw="0" op_0_bw="16" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.12112:2 %store_ln94 = store i16 %input_price_1, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_492

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="530" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="517" bw="0" op_0_bw="8" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.12112:3 %store_ln94 = store i8 %input_size_1_load_7, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_420

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="531" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="518" bw="0" op_0_bw="16" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.12112:4 %store_ln94 = store i16 %input_orderID_2, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_432

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="532" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="519" bw="0" op_0_bw="3" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.12112:5 %store_ln94 = store i3 %input_direction_load_7, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_444

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="533" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="520" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.12112:6 %br_ln94 = br void %arrayidx3210.i1488.3.exit2110

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="534" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="522" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.02111:0 %input_size_1_load_6 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_6"/></StgValue>
</operation>

<operation id="535" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="523" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.02111:1 %input_direction_load_6 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_6"/></StgValue>
</operation>

<operation id="536" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="524" bw="0" op_0_bw="16" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.02111:2 %store_ln94 = store i16 %input_price_1, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_491

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="537" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="525" bw="0" op_0_bw="8" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.02111:3 %store_ln94 = store i8 %input_size_1_load_6, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_419

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="538" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="526" bw="0" op_0_bw="16" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.02111:4 %store_ln94 = store i16 %input_orderID_2, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_431

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="539" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="527" bw="0" op_0_bw="3" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.02111:5 %store_ln94 = store i3 %input_direction_load_6, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_443

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="540" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="528" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.02111:6 %br_ln94 = br void %arrayidx3210.i1488.3.exit2110

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="541" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="530" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.32114:0 %input_size_1_load_5 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_5"/></StgValue>
</operation>

<operation id="542" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="531" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.32114:1 %input_direction_load_5 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_5"/></StgValue>
</operation>

<operation id="543" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="532" bw="0" op_0_bw="16" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.32114:2 %store_ln94 = store i16 %input_price_1, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_494

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="544" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="533" bw="0" op_0_bw="8" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.32114:3 %store_ln94 = store i8 %input_size_1_load_5, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_422

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="545" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="534" bw="0" op_0_bw="16" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.32114:4 %store_ln94 = store i16 %input_orderID_2, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_434

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="546" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="535" bw="0" op_0_bw="3" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.32114:5 %store_ln94 = store i3 %input_direction_load_5, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_446

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="547" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="536" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.32114:6 %br_ln94 = br void %arrayidx3210.i1488.3.exit2110

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="548" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="542" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.22101:0 %input_size_1_load_4 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_4"/></StgValue>
</operation>

<operation id="549" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="543" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.22101:1 %input_direction_load_4 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_4"/></StgValue>
</operation>

<operation id="550" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="544" bw="0" op_0_bw="16" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.22101:2 %store_ln94 = store i16 %input_price_1, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_485

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="551" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="545" bw="0" op_0_bw="8" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.22101:3 %store_ln94 = store i8 %input_size_1_load_4, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_413

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="552" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="546" bw="0" op_0_bw="16" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.22101:4 %store_ln94 = store i16 %input_orderID_2, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_425

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="553" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="547" bw="0" op_0_bw="3" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.22101:5 %store_ln94 = store i3 %input_direction_load_4, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_437

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="554" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="548" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.22101:6 %br_ln94 = br void %arrayidx3210.i1488.3.exit2098

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="555" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="550" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.12100:0 %input_size_1_load_3 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_3"/></StgValue>
</operation>

<operation id="556" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="551" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.12100:1 %input_direction_load_3 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_3"/></StgValue>
</operation>

<operation id="557" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="552" bw="0" op_0_bw="16" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.12100:2 %store_ln94 = store i16 %input_price_1, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_484

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="558" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="553" bw="0" op_0_bw="8" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.12100:3 %store_ln94 = store i8 %input_size_1_load_3, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_412

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="559" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="554" bw="0" op_0_bw="16" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.12100:4 %store_ln94 = store i16 %input_orderID_2, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_424

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="560" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="555" bw="0" op_0_bw="3" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.12100:5 %store_ln94 = store i3 %input_direction_load_3, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_436

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="561" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="556" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.12100:6 %br_ln94 = br void %arrayidx3210.i1488.3.exit2098

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="562" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="558" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.02099:0 %input_size_1_load_2 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_2"/></StgValue>
</operation>

<operation id="563" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="559" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.02099:1 %input_direction_load_2 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_2"/></StgValue>
</operation>

<operation id="564" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="560" bw="0" op_0_bw="16" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.02099:2 %store_ln94 = store i16 %input_price_1, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_483

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="565" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="561" bw="0" op_0_bw="8" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.02099:3 %store_ln94 = store i8 %input_size_1_load_2, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_411

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="566" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="562" bw="0" op_0_bw="16" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.02099:4 %store_ln94 = store i16 %input_orderID_2, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_423

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="567" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="563" bw="0" op_0_bw="3" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.02099:5 %store_ln94 = store i3 %input_direction_load_2, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_435

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="568" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="564" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.02099:6 %br_ln94 = br void %arrayidx3210.i1488.3.exit2098

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="569" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="566" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.32102:0 %input_size_1_load_1 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_1"/></StgValue>
</operation>

<operation id="570" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="567" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.32102:1 %input_direction_load_1 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_1"/></StgValue>
</operation>

<operation id="571" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="568" bw="0" op_0_bw="16" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.32102:2 %store_ln94 = store i16 %input_price_1, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_486

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="572" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="569" bw="0" op_0_bw="8" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.32102:3 %store_ln94 = store i8 %input_size_1_load_1, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_414

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="573" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="570" bw="0" op_0_bw="16" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.32102:4 %store_ln94 = store i16 %input_orderID_2, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_426

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="574" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="571" bw="0" op_0_bw="3" op_1_bw="1" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.32102:5 %store_ln94 = store i3 %input_direction_load_1, i1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_438

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="575" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="572" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.32102:6 %br_ln94 = br void %arrayidx3210.i1488.3.exit2098

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>
</state>

<state id="8" st_id="9">

<operation id="576" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="377" bw="0" op_0_bw="3" op_1_bw="3" op_2_bw="0" op_3_bw="0" op_4_bw="0" op_5_bw="0" op_6_bw="0" op_7_bw="0" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="0" op_12_bw="0" op_13_bw="0" op_14_bw="0">
<![CDATA[
arrayidx578.i1486.3.exit:0 %store_ln370 = store i3 %input_direction_2, i3 %input_direction

]]></Node>
<StgValue><ssdm name="store_ln370"/></StgValue>
</operation>

<operation id="577" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="379" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0" op_4_bw="0" op_5_bw="0" op_6_bw="0" op_7_bw="0" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="0" op_12_bw="0" op_13_bw="0" op_14_bw="0">
<![CDATA[
arrayidx578.i1486.3.exit:2 %store_ln370 = store i8 %input_size_3, i8 %input_size_1

]]></Node>
<StgValue><ssdm name="store_ln370"/></StgValue>
</operation>

<operation id="578" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="380" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i1486.3.exit:3 %br_ln101 = br void %if.end63.i

]]></Node>
<StgValue><ssdm name="br_ln101"/></StgValue>
</operation>

<operation id="579" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="576" bw="0" op_0_bw="3" op_1_bw="3" op_2_bw="0" op_3_bw="0" op_4_bw="0" op_5_bw="0" op_6_bw="0" op_7_bw="0" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="0" op_12_bw="0" op_13_bw="0" op_14_bw="0">
<![CDATA[
arrayidx3210.i1488.3.exit:0 %store_ln370 = store i3 %input_direction_1, i3 %input_direction

]]></Node>
<StgValue><ssdm name="store_ln370"/></StgValue>
</operation>

<operation id="580" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="578" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0" op_4_bw="0" op_5_bw="0" op_6_bw="0" op_7_bw="0" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="0" op_12_bw="0" op_13_bw="0" op_14_bw="0">
<![CDATA[
arrayidx3210.i1488.3.exit:2 %store_ln370 = store i8 %input_size_2, i8 %input_size_1

]]></Node>
<StgValue><ssdm name="store_ln370"/></StgValue>
</operation>

<operation id="581" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="580" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i1488.3.exit:4 %br_ln96 = br void %if.end63.i

]]></Node>
<StgValue><ssdm name="br_ln96"/></StgValue>
</operation>
</state>
</state_list>


<ports>
</ports>


<dataflows>
</dataflows>


</stg>
