Timing Analyzer report for top_level
Sat Dec 21 00:19:41 2024
Quartus Prime Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; top_level                                              ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE6E22C6                                            ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.29        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  17.9%      ;
;     Processors 3-6         ;   2.8%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 58.19 MHz ; 58.19 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; clk   ; -16.186 ; -26643.447        ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.567 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -2127.000                        ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                            ;
+---------+------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node              ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -16.186 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~9  ; clk          ; clk         ; 1.000        ; 0.268      ; 17.449     ;
; -16.177 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~9  ; clk          ; clk         ; 1.000        ; 0.268      ; 17.440     ;
; -16.174 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~9  ; clk          ; clk         ; 1.000        ; 0.268      ; 17.437     ;
; -16.171 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~9  ; clk          ; clk         ; 1.000        ; 0.268      ; 17.434     ;
; -16.054 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~9  ; clk          ; clk         ; 1.000        ; 0.268      ; 17.317     ;
; -16.053 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~33 ; clk          ; clk         ; 1.000        ; 0.260      ; 17.308     ;
; -16.044 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~33 ; clk          ; clk         ; 1.000        ; 0.260      ; 17.299     ;
; -16.041 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~33 ; clk          ; clk         ; 1.000        ; 0.260      ; 17.296     ;
; -16.038 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~33 ; clk          ; clk         ; 1.000        ; 0.260      ; 17.293     ;
; -16.025 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~49 ; clk          ; clk         ; 1.000        ; 0.284      ; 17.304     ;
; -16.016 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~49 ; clk          ; clk         ; 1.000        ; 0.284      ; 17.295     ;
; -16.013 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~49 ; clk          ; clk         ; 1.000        ; 0.284      ; 17.292     ;
; -16.010 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~49 ; clk          ; clk         ; 1.000        ; 0.284      ; 17.289     ;
; -15.994 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~9  ; clk          ; clk         ; 1.000        ; 0.268      ; 17.257     ;
; -15.984 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~57 ; clk          ; clk         ; 1.000        ; 0.293      ; 17.272     ;
; -15.975 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~57 ; clk          ; clk         ; 1.000        ; 0.293      ; 17.263     ;
; -15.972 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~57 ; clk          ; clk         ; 1.000        ; 0.293      ; 17.260     ;
; -15.969 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~57 ; clk          ; clk         ; 1.000        ; 0.293      ; 17.257     ;
; -15.958 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~41 ; clk          ; clk         ; 1.000        ; 0.321      ; 17.274     ;
; -15.949 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~41 ; clk          ; clk         ; 1.000        ; 0.321      ; 17.265     ;
; -15.946 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~41 ; clk          ; clk         ; 1.000        ; 0.321      ; 17.262     ;
; -15.943 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~41 ; clk          ; clk         ; 1.000        ; 0.321      ; 17.259     ;
; -15.921 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~33 ; clk          ; clk         ; 1.000        ; 0.260      ; 17.176     ;
; -15.906 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~1  ; clk          ; clk         ; 1.000        ; 0.285      ; 17.186     ;
; -15.897 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~1  ; clk          ; clk         ; 1.000        ; 0.285      ; 17.177     ;
; -15.894 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~1  ; clk          ; clk         ; 1.000        ; 0.285      ; 17.174     ;
; -15.893 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~49 ; clk          ; clk         ; 1.000        ; 0.284      ; 17.172     ;
; -15.891 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~1  ; clk          ; clk         ; 1.000        ; 0.285      ; 17.171     ;
; -15.861 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~33 ; clk          ; clk         ; 1.000        ; 0.260      ; 17.116     ;
; -15.856 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~17 ; clk          ; clk         ; 1.000        ; 0.279      ; 17.130     ;
; -15.852 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~57 ; clk          ; clk         ; 1.000        ; 0.293      ; 17.140     ;
; -15.847 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~17 ; clk          ; clk         ; 1.000        ; 0.279      ; 17.121     ;
; -15.844 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~17 ; clk          ; clk         ; 1.000        ; 0.279      ; 17.118     ;
; -15.841 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~17 ; clk          ; clk         ; 1.000        ; 0.279      ; 17.115     ;
; -15.833 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~49 ; clk          ; clk         ; 1.000        ; 0.284      ; 17.112     ;
; -15.826 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~41 ; clk          ; clk         ; 1.000        ; 0.321      ; 17.142     ;
; -15.796 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~10 ; clk          ; clk         ; 1.000        ; 0.268      ; 17.059     ;
; -15.792 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~57 ; clk          ; clk         ; 1.000        ; 0.293      ; 17.080     ;
; -15.774 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~1  ; clk          ; clk         ; 1.000        ; 0.285      ; 17.054     ;
; -15.768 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~2  ; clk          ; clk         ; 1.000        ; 0.296      ; 17.059     ;
; -15.766 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~41 ; clk          ; clk         ; 1.000        ; 0.321      ; 17.082     ;
; -15.724 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~17 ; clk          ; clk         ; 1.000        ; 0.279      ; 16.998     ;
; -15.714 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~1  ; clk          ; clk         ; 1.000        ; 0.285      ; 16.994     ;
; -15.693 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~11 ; clk          ; clk         ; 1.000        ; 0.268      ; 16.956     ;
; -15.684 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~10 ; clk          ; clk         ; 1.000        ; 0.268      ; 16.947     ;
; -15.677 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~10 ; clk          ; clk         ; 1.000        ; 0.268      ; 16.940     ;
; -15.664 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~3  ; clk          ; clk         ; 1.000        ; 0.296      ; 16.955     ;
; -15.664 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~17 ; clk          ; clk         ; 1.000        ; 0.279      ; 16.938     ;
; -15.662 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~10 ; clk          ; clk         ; 1.000        ; 0.268      ; 16.925     ;
; -15.656 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~2  ; clk          ; clk         ; 1.000        ; 0.296      ; 16.947     ;
; -15.653 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~10 ; clk          ; clk         ; 1.000        ; 0.268      ; 16.916     ;
; -15.653 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~11 ; clk          ; clk         ; 1.000        ; 0.268      ; 16.916     ;
; -15.649 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~2  ; clk          ; clk         ; 1.000        ; 0.296      ; 16.940     ;
; -15.638 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~35 ; clk          ; clk         ; 1.000        ; 0.266      ; 16.899     ;
; -15.638 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~11 ; clk          ; clk         ; 1.000        ; 0.268      ; 16.901     ;
; -15.634 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~2  ; clk          ; clk         ; 1.000        ; 0.296      ; 16.925     ;
; -15.625 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~2  ; clk          ; clk         ; 1.000        ; 0.296      ; 16.916     ;
; -15.624 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~19 ; clk          ; clk         ; 1.000        ; 0.313      ; 16.932     ;
; -15.624 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~3  ; clk          ; clk         ; 1.000        ; 0.296      ; 16.915     ;
; -15.609 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~3  ; clk          ; clk         ; 1.000        ; 0.296      ; 16.900     ;
; -15.598 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~35 ; clk          ; clk         ; 1.000        ; 0.266      ; 16.859     ;
; -15.588 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~51 ; clk          ; clk         ; 1.000        ; 0.312      ; 16.895     ;
; -15.584 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~19 ; clk          ; clk         ; 1.000        ; 0.313      ; 16.892     ;
; -15.583 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~35 ; clk          ; clk         ; 1.000        ; 0.266      ; 16.844     ;
; -15.582 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~11 ; clk          ; clk         ; 1.000        ; 0.268      ; 16.845     ;
; -15.581 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~11 ; clk          ; clk         ; 1.000        ; 0.268      ; 16.844     ;
; -15.569 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~19 ; clk          ; clk         ; 1.000        ; 0.313      ; 16.877     ;
; -15.553 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~3  ; clk          ; clk         ; 1.000        ; 0.296      ; 16.844     ;
; -15.552 ; PC:pc1|prog_ctr_out[7] ; reg_file:rf1|core~9  ; clk          ; clk         ; 1.000        ; 0.268      ; 16.815     ;
; -15.552 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~3  ; clk          ; clk         ; 1.000        ; 0.296      ; 16.843     ;
; -15.548 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~51 ; clk          ; clk         ; 1.000        ; 0.312      ; 16.855     ;
; -15.537 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~38 ; clk          ; clk         ; 1.000        ; 0.266      ; 16.798     ;
; -15.533 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~51 ; clk          ; clk         ; 1.000        ; 0.312      ; 16.840     ;
; -15.532 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~58 ; clk          ; clk         ; 1.000        ; 0.259      ; 16.786     ;
; -15.527 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~35 ; clk          ; clk         ; 1.000        ; 0.266      ; 16.788     ;
; -15.526 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~35 ; clk          ; clk         ; 1.000        ; 0.266      ; 16.787     ;
; -15.513 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~19 ; clk          ; clk         ; 1.000        ; 0.313      ; 16.821     ;
; -15.512 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~19 ; clk          ; clk         ; 1.000        ; 0.313      ; 16.820     ;
; -15.504 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~54 ; clk          ; clk         ; 1.000        ; 0.272      ; 16.771     ;
; -15.504 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~10 ; clk          ; clk         ; 1.000        ; 0.268      ; 16.767     ;
; -15.500 ; PC:pc1|prog_ctr_out[6] ; reg_file:rf1|core~9  ; clk          ; clk         ; 1.000        ; 0.268      ; 16.763     ;
; -15.497 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~42 ; clk          ; clk         ; 1.000        ; 0.287      ; 16.779     ;
; -15.482 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~39 ; clk          ; clk         ; 1.000        ; 0.266      ; 16.743     ;
; -15.480 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~11 ; clk          ; clk         ; 1.000        ; 0.268      ; 16.743     ;
; -15.477 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~51 ; clk          ; clk         ; 1.000        ; 0.312      ; 16.784     ;
; -15.476 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~46 ; clk          ; clk         ; 1.000        ; 0.298      ; 16.769     ;
; -15.476 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~2  ; clk          ; clk         ; 1.000        ; 0.296      ; 16.767     ;
; -15.476 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~51 ; clk          ; clk         ; 1.000        ; 0.312      ; 16.783     ;
; -15.468 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~4  ; clk          ; clk         ; 1.000        ; 0.296      ; 16.759     ;
; -15.451 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~3  ; clk          ; clk         ; 1.000        ; 0.296      ; 16.742     ;
; -15.442 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~39 ; clk          ; clk         ; 1.000        ; 0.266      ; 16.703     ;
; -15.427 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~39 ; clk          ; clk         ; 1.000        ; 0.266      ; 16.688     ;
; -15.425 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~35 ; clk          ; clk         ; 1.000        ; 0.266      ; 16.686     ;
; -15.425 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~38 ; clk          ; clk         ; 1.000        ; 0.266      ; 16.686     ;
; -15.420 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~60 ; clk          ; clk         ; 1.000        ; 0.293      ; 16.708     ;
; -15.420 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~58 ; clk          ; clk         ; 1.000        ; 0.259      ; 16.674     ;
; -15.419 ; PC:pc1|prog_ctr_out[7] ; reg_file:rf1|core~33 ; clk          ; clk         ; 1.000        ; 0.260      ; 16.674     ;
; -15.418 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~38 ; clk          ; clk         ; 1.000        ; 0.266      ; 16.679     ;
; -15.413 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~58 ; clk          ; clk         ; 1.000        ; 0.259      ; 16.667     ;
; -15.412 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~12 ; clk          ; clk         ; 1.000        ; 0.260      ; 16.667     ;
+---------+------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                               ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.567 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[0]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.787      ;
; 0.588 ; PC:pc1|prog_ctr_out[9]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.808      ;
; 0.588 ; PC:pc1|prog_ctr_out[11] ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.808      ;
; 0.589 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[4]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.809      ;
; 0.592 ; PC:pc1|prog_ctr_out[10] ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.812      ;
; 0.743 ; PC:pc1|prog_ctr_out[8]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.963      ;
; 0.863 ; PC:pc1|prog_ctr_out[9]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.083      ;
; 0.877 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[5]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.097      ;
; 0.879 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.099      ;
; 0.879 ; PC:pc1|prog_ctr_out[10] ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.099      ;
; 0.893 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[1]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.113      ;
; 0.895 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[2]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.115      ;
; 0.949 ; PC:pc1|prog_ctr_out[6]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.169      ;
; 0.973 ; PC:pc1|prog_ctr_out[9]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.193      ;
; 0.980 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[2]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.200      ;
; 0.989 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.209      ;
; 0.991 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.211      ;
; 0.997 ; reg_file:rf1|core~18    ; dat_mem:dm|core~2042    ; clk          ; clk         ; 0.000        ; -0.286     ; 0.868      ;
; 1.005 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[3]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.225      ;
; 1.007 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[4]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.227      ;
; 1.031 ; PC:pc1|prog_ctr_out[8]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.251      ;
; 1.033 ; PC:pc1|prog_ctr_out[8]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.253      ;
; 1.101 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.321      ;
; 1.101 ; reg_file:rf1|core~17    ; dat_mem:dm|core~2041    ; clk          ; clk         ; 0.000        ; -0.286     ; 0.972      ;
; 1.101 ; reg_file:rf1|core~16    ; dat_mem:dm|core~2040    ; clk          ; clk         ; 0.000        ; -0.286     ; 0.972      ;
; 1.103 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.323      ;
; 1.117 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[5]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.337      ;
; 1.119 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.339      ;
; 1.143 ; PC:pc1|prog_ctr_out[8]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.363      ;
; 1.143 ; PC:pc1|prog_ctr_out[7]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.363      ;
; 1.180 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[5]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.400      ;
; 1.213 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.433      ;
; 1.229 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.449      ;
; 1.231 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.451      ;
; 1.236 ; PC:pc1|prog_ctr_out[6]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.456      ;
; 1.238 ; PC:pc1|prog_ctr_out[6]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.458      ;
; 1.268 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[3]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.488      ;
; 1.270 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[4]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.490      ;
; 1.341 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.561      ;
; 1.343 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.563      ;
; 1.348 ; PC:pc1|prog_ctr_out[6]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.568      ;
; 1.350 ; PC:pc1|prog_ctr_out[6]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.570      ;
; 1.380 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[5]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.600      ;
; 1.382 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.602      ;
; 1.411 ; reg_file:rf1|core~24    ; dat_mem:dm|core~2040    ; clk          ; clk         ; 0.000        ; -0.264     ; 1.304      ;
; 1.414 ; reg_file:rf1|core~21    ; dat_mem:dm|core~2045    ; clk          ; clk         ; 0.000        ; -0.314     ; 1.257      ;
; 1.418 ; PC:pc1|prog_ctr_out[7]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.638      ;
; 1.426 ; reg_file:rf1|core~41    ; dat_mem:dm|core~2041    ; clk          ; clk         ; 0.000        ; -0.318     ; 1.265      ;
; 1.453 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.673      ;
; 1.454 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.674      ;
; 1.460 ; PC:pc1|prog_ctr_out[6]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.680      ;
; 1.464 ; reg_file:rf1|core~44    ; dat_mem:dm|core~2044    ; clk          ; clk         ; 0.000        ; -0.317     ; 1.304      ;
; 1.492 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.712      ;
; 1.494 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.714      ;
; 1.522 ; reg_file:rf1|core~42    ; dat_mem:dm|core~2042    ; clk          ; clk         ; 0.000        ; -0.294     ; 1.385      ;
; 1.528 ; PC:pc1|prog_ctr_out[7]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.748      ;
; 1.530 ; PC:pc1|prog_ctr_out[7]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.750      ;
; 1.564 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.784      ;
; 1.566 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.786      ;
; 1.590 ; reg_file:rf1|core~56    ; dat_mem:dm|core~2040    ; clk          ; clk         ; 0.000        ; -0.266     ; 1.481      ;
; 1.596 ; reg_file:rf1|core~22    ; dat_mem:dm|core~2046    ; clk          ; clk         ; 0.000        ; -0.309     ; 1.444      ;
; 1.604 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.824      ;
; 1.606 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.826      ;
; 1.637 ; reg_file:rf1|core~60    ; dat_mem:dm|core~2044    ; clk          ; clk         ; 0.000        ; -0.289     ; 1.505      ;
; 1.640 ; PC:pc1|prog_ctr_out[7]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.860      ;
; 1.676 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.896      ;
; 1.678 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.898      ;
; 1.694 ; reg_file:rf1|core~10    ; dat_mem:dm|core~2042    ; clk          ; clk         ; 0.000        ; -0.265     ; 1.586      ;
; 1.716 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.936      ;
; 1.719 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[1]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.939      ;
; 1.723 ; reg_file:rf1|core~57    ; dat_mem:dm|core~2041    ; clk          ; clk         ; 0.000        ; -0.290     ; 1.590      ;
; 1.736 ; PC:pc1|prog_ctr_out[3]  ; PC:pc1|prog_ctr_out[3]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.956      ;
; 1.775 ; reg_file:rf1|core~45    ; dat_mem:dm|core~2045    ; clk          ; clk         ; 0.000        ; -0.244     ; 1.688      ;
; 1.785 ; reg_file:rf1|core~17    ; dat_mem:dm|core~1969    ; clk          ; clk         ; 0.000        ; -0.289     ; 1.653      ;
; 1.788 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.063      ; 2.008      ;
; 1.789 ; reg_file:rf1|core~38    ; dat_mem:dm|core~2046    ; clk          ; clk         ; 0.000        ; -0.262     ; 1.684      ;
; 1.799 ; reg_file:rf1|core~20    ; dat_mem:dm|core~2044    ; clk          ; clk         ; 0.000        ; -0.309     ; 1.647      ;
; 1.800 ; reg_file:rf1|core~58    ; dat_mem:dm|core~2042    ; clk          ; clk         ; 0.000        ; -0.266     ; 1.691      ;
; 1.807 ; reg_file:rf1|core~49    ; dat_mem:dm|core~2041    ; clk          ; clk         ; 0.000        ; -0.281     ; 1.683      ;
; 1.822 ; reg_file:rf1|core~9     ; dat_mem:dm|core~2041    ; clk          ; clk         ; 0.000        ; -0.265     ; 1.714      ;
; 1.865 ; reg_file:rf1|core~52    ; dat_mem:dm|core~2044    ; clk          ; clk         ; 0.000        ; -0.280     ; 1.742      ;
; 1.929 ; reg_file:rf1|core~59    ; dat_mem:dm|core~115     ; clk          ; clk         ; 0.000        ; -0.264     ; 1.822      ;
; 1.933 ; reg_file:rf1|core~59    ; dat_mem:dm|core~2043    ; clk          ; clk         ; 0.000        ; -0.264     ; 1.826      ;
; 1.936 ; reg_file:rf1|core~61    ; dat_mem:dm|core~2045    ; clk          ; clk         ; 0.000        ; -0.281     ; 1.812      ;
; 1.944 ; reg_file:rf1|core~14    ; dat_mem:dm|core~2046    ; clk          ; clk         ; 0.000        ; -0.256     ; 1.845      ;
; 1.994 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[2]  ; clk          ; clk         ; 0.000        ; 0.063      ; 2.214      ;
; 1.995 ; reg_file:rf1|core~8     ; dat_mem:dm|core~2040    ; clk          ; clk         ; 0.000        ; -0.265     ; 1.887      ;
; 1.995 ; reg_file:rf1|core~50    ; dat_mem:dm|core~2042    ; clk          ; clk         ; 0.000        ; -0.309     ; 1.843      ;
; 1.998 ; reg_file:rf1|core~40    ; dat_mem:dm|core~2040    ; clk          ; clk         ; 0.000        ; -0.294     ; 1.861      ;
; 2.010 ; PC:pc1|prog_ctr_out[3]  ; PC:pc1|prog_ctr_out[4]  ; clk          ; clk         ; 0.000        ; 0.063      ; 2.230      ;
; 2.025 ; reg_file:rf1|core~33    ; dat_mem:dm|core~2041    ; clk          ; clk         ; 0.000        ; -0.257     ; 1.925      ;
; 2.056 ; reg_file:rf1|core~62    ; dat_mem:dm|core~2046    ; clk          ; clk         ; 0.000        ; 0.042      ; 2.255      ;
; 2.059 ; reg_file:rf1|core~18    ; dat_mem:dm|core~786     ; clk          ; clk         ; 0.000        ; -0.280     ; 1.936      ;
; 2.079 ; reg_file:rf1|core~43    ; dat_mem:dm|core~115     ; clk          ; clk         ; 0.000        ; -0.292     ; 1.944      ;
; 2.083 ; reg_file:rf1|core~36    ; dat_mem:dm|core~2044    ; clk          ; clk         ; 0.000        ; -0.256     ; 1.984      ;
; 2.083 ; reg_file:rf1|core~43    ; dat_mem:dm|core~2043    ; clk          ; clk         ; 0.000        ; -0.292     ; 1.948      ;
; 2.098 ; reg_file:rf1|core~16    ; dat_mem:dm|core~288     ; clk          ; clk         ; 0.000        ; -0.281     ; 1.974      ;
; 2.098 ; reg_file:rf1|core~18    ; dat_mem:dm|core~770     ; clk          ; clk         ; 0.000        ; -0.280     ; 1.975      ;
; 2.099 ; reg_file:rf1|core~13    ; dat_mem:dm|core~2045    ; clk          ; clk         ; 0.000        ; -0.264     ; 1.992      ;
; 2.101 ; reg_file:rf1|core~2     ; dat_mem:dm|core~2042    ; clk          ; clk         ; 0.000        ; -0.293     ; 1.965      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 64.41 MHz ; 64.41 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; clk   ; -14.525 ; -23754.857       ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.507 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -2127.000                       ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                             ;
+---------+------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node              ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -14.525 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~9  ; clk          ; clk         ; 1.000        ; 0.249      ; 15.769     ;
; -14.504 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~9  ; clk          ; clk         ; 1.000        ; 0.249      ; 15.748     ;
; -14.493 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~9  ; clk          ; clk         ; 1.000        ; 0.249      ; 15.737     ;
; -14.484 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~9  ; clk          ; clk         ; 1.000        ; 0.249      ; 15.728     ;
; -14.374 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~9  ; clk          ; clk         ; 1.000        ; 0.249      ; 15.618     ;
; -14.358 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~33 ; clk          ; clk         ; 1.000        ; 0.242      ; 15.595     ;
; -14.337 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~33 ; clk          ; clk         ; 1.000        ; 0.242      ; 15.574     ;
; -14.331 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~49 ; clk          ; clk         ; 1.000        ; 0.265      ; 15.591     ;
; -14.326 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~33 ; clk          ; clk         ; 1.000        ; 0.242      ; 15.563     ;
; -14.317 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~33 ; clk          ; clk         ; 1.000        ; 0.242      ; 15.554     ;
; -14.310 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~49 ; clk          ; clk         ; 1.000        ; 0.265      ; 15.570     ;
; -14.304 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~9  ; clk          ; clk         ; 1.000        ; 0.249      ; 15.548     ;
; -14.300 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~57 ; clk          ; clk         ; 1.000        ; 0.273      ; 15.568     ;
; -14.299 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~49 ; clk          ; clk         ; 1.000        ; 0.265      ; 15.559     ;
; -14.290 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~49 ; clk          ; clk         ; 1.000        ; 0.265      ; 15.550     ;
; -14.279 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~57 ; clk          ; clk         ; 1.000        ; 0.273      ; 15.547     ;
; -14.275 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~41 ; clk          ; clk         ; 1.000        ; 0.299      ; 15.569     ;
; -14.268 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~57 ; clk          ; clk         ; 1.000        ; 0.273      ; 15.536     ;
; -14.261 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~1  ; clk          ; clk         ; 1.000        ; 0.264      ; 15.520     ;
; -14.259 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~57 ; clk          ; clk         ; 1.000        ; 0.273      ; 15.527     ;
; -14.254 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~41 ; clk          ; clk         ; 1.000        ; 0.299      ; 15.548     ;
; -14.243 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~41 ; clk          ; clk         ; 1.000        ; 0.299      ; 15.537     ;
; -14.240 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~1  ; clk          ; clk         ; 1.000        ; 0.264      ; 15.499     ;
; -14.234 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~41 ; clk          ; clk         ; 1.000        ; 0.299      ; 15.528     ;
; -14.229 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~1  ; clk          ; clk         ; 1.000        ; 0.264      ; 15.488     ;
; -14.221 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~17 ; clk          ; clk         ; 1.000        ; 0.259      ; 15.475     ;
; -14.220 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~1  ; clk          ; clk         ; 1.000        ; 0.264      ; 15.479     ;
; -14.207 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~33 ; clk          ; clk         ; 1.000        ; 0.242      ; 15.444     ;
; -14.200 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~17 ; clk          ; clk         ; 1.000        ; 0.259      ; 15.454     ;
; -14.189 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~17 ; clk          ; clk         ; 1.000        ; 0.259      ; 15.443     ;
; -14.180 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~49 ; clk          ; clk         ; 1.000        ; 0.265      ; 15.440     ;
; -14.180 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~17 ; clk          ; clk         ; 1.000        ; 0.259      ; 15.434     ;
; -14.149 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~57 ; clk          ; clk         ; 1.000        ; 0.273      ; 15.417     ;
; -14.137 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~33 ; clk          ; clk         ; 1.000        ; 0.242      ; 15.374     ;
; -14.124 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~41 ; clk          ; clk         ; 1.000        ; 0.299      ; 15.418     ;
; -14.110 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~49 ; clk          ; clk         ; 1.000        ; 0.265      ; 15.370     ;
; -14.110 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~1  ; clk          ; clk         ; 1.000        ; 0.264      ; 15.369     ;
; -14.079 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~57 ; clk          ; clk         ; 1.000        ; 0.273      ; 15.347     ;
; -14.070 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~17 ; clk          ; clk         ; 1.000        ; 0.259      ; 15.324     ;
; -14.054 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~41 ; clk          ; clk         ; 1.000        ; 0.299      ; 15.348     ;
; -14.040 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~1  ; clk          ; clk         ; 1.000        ; 0.264      ; 15.299     ;
; -14.039 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~10 ; clk          ; clk         ; 1.000        ; 0.249      ; 15.283     ;
; -14.012 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~2  ; clk          ; clk         ; 1.000        ; 0.276      ; 15.283     ;
; -14.006 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~11 ; clk          ; clk         ; 1.000        ; 0.249      ; 15.250     ;
; -14.000 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~17 ; clk          ; clk         ; 1.000        ; 0.259      ; 15.254     ;
; -13.982 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~35 ; clk          ; clk         ; 1.000        ; 0.249      ; 15.226     ;
; -13.982 ; PC:pc1|prog_ctr_out[7] ; reg_file:rf1|core~9  ; clk          ; clk         ; 1.000        ; 0.249      ; 15.226     ;
; -13.979 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~3  ; clk          ; clk         ; 1.000        ; 0.276      ; 15.250     ;
; -13.954 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~19 ; clk          ; clk         ; 1.000        ; 0.293      ; 15.242     ;
; -13.934 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~51 ; clk          ; clk         ; 1.000        ; 0.292      ; 15.221     ;
; -13.923 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~11 ; clk          ; clk         ; 1.000        ; 0.249      ; 15.167     ;
; -13.923 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~11 ; clk          ; clk         ; 1.000        ; 0.249      ; 15.167     ;
; -13.918 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~10 ; clk          ; clk         ; 1.000        ; 0.249      ; 15.162     ;
; -13.911 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~11 ; clk          ; clk         ; 1.000        ; 0.249      ; 15.155     ;
; -13.899 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~35 ; clk          ; clk         ; 1.000        ; 0.249      ; 15.143     ;
; -13.899 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~35 ; clk          ; clk         ; 1.000        ; 0.249      ; 15.143     ;
; -13.896 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~3  ; clk          ; clk         ; 1.000        ; 0.276      ; 15.167     ;
; -13.896 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~3  ; clk          ; clk         ; 1.000        ; 0.276      ; 15.167     ;
; -13.895 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~10 ; clk          ; clk         ; 1.000        ; 0.249      ; 15.139     ;
; -13.895 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~10 ; clk          ; clk         ; 1.000        ; 0.249      ; 15.139     ;
; -13.893 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~39 ; clk          ; clk         ; 1.000        ; 0.249      ; 15.137     ;
; -13.891 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~2  ; clk          ; clk         ; 1.000        ; 0.276      ; 15.162     ;
; -13.887 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~35 ; clk          ; clk         ; 1.000        ; 0.249      ; 15.131     ;
; -13.884 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~3  ; clk          ; clk         ; 1.000        ; 0.276      ; 15.155     ;
; -13.882 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~10 ; clk          ; clk         ; 1.000        ; 0.249      ; 15.126     ;
; -13.878 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~11 ; clk          ; clk         ; 1.000        ; 0.249      ; 15.122     ;
; -13.878 ; PC:pc1|prog_ctr_out[6] ; reg_file:rf1|core~9  ; clk          ; clk         ; 1.000        ; 0.249      ; 15.122     ;
; -13.871 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~19 ; clk          ; clk         ; 1.000        ; 0.293      ; 15.159     ;
; -13.871 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~19 ; clk          ; clk         ; 1.000        ; 0.293      ; 15.159     ;
; -13.868 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~2  ; clk          ; clk         ; 1.000        ; 0.276      ; 15.139     ;
; -13.868 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~2  ; clk          ; clk         ; 1.000        ; 0.276      ; 15.139     ;
; -13.859 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~19 ; clk          ; clk         ; 1.000        ; 0.293      ; 15.147     ;
; -13.855 ; PC:pc1|prog_ctr_out[8] ; reg_file:rf1|core~9  ; clk          ; clk         ; 1.000        ; 0.249      ; 15.099     ;
; -13.855 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~2  ; clk          ; clk         ; 1.000        ; 0.276      ; 15.126     ;
; -13.854 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~35 ; clk          ; clk         ; 1.000        ; 0.249      ; 15.098     ;
; -13.851 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~38 ; clk          ; clk         ; 1.000        ; 0.249      ; 15.095     ;
; -13.851 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~3  ; clk          ; clk         ; 1.000        ; 0.276      ; 15.122     ;
; -13.851 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~51 ; clk          ; clk         ; 1.000        ; 0.292      ; 15.138     ;
; -13.851 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~51 ; clk          ; clk         ; 1.000        ; 0.292      ; 15.138     ;
; -13.845 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~54 ; clk          ; clk         ; 1.000        ; 0.252      ; 15.092     ;
; -13.839 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~51 ; clk          ; clk         ; 1.000        ; 0.292      ; 15.126     ;
; -13.826 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~19 ; clk          ; clk         ; 1.000        ; 0.293      ; 15.114     ;
; -13.818 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~46 ; clk          ; clk         ; 1.000        ; 0.277      ; 15.090     ;
; -13.817 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~39 ; clk          ; clk         ; 1.000        ; 0.249      ; 15.061     ;
; -13.817 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~39 ; clk          ; clk         ; 1.000        ; 0.249      ; 15.061     ;
; -13.815 ; PC:pc1|prog_ctr_out[7] ; reg_file:rf1|core~33 ; clk          ; clk         ; 1.000        ; 0.242      ; 15.052     ;
; -13.806 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~51 ; clk          ; clk         ; 1.000        ; 0.292      ; 15.093     ;
; -13.805 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~58 ; clk          ; clk         ; 1.000        ; 0.239      ; 15.039     ;
; -13.788 ; PC:pc1|prog_ctr_out[7] ; reg_file:rf1|core~49 ; clk          ; clk         ; 1.000        ; 0.265      ; 15.048     ;
; -13.784 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~4  ; clk          ; clk         ; 1.000        ; 0.276      ; 15.055     ;
; -13.779 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~11 ; clk          ; clk         ; 1.000        ; 0.249      ; 15.023     ;
; -13.772 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~39 ; clk          ; clk         ; 1.000        ; 0.249      ; 15.016     ;
; -13.770 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~23 ; clk          ; clk         ; 1.000        ; 0.238      ; 15.003     ;
; -13.768 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~42 ; clk          ; clk         ; 1.000        ; 0.266      ; 15.029     ;
; -13.758 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~39 ; clk          ; clk         ; 1.000        ; 0.249      ; 15.002     ;
; -13.757 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~55 ; clk          ; clk         ; 1.000        ; 0.252      ; 15.004     ;
; -13.757 ; PC:pc1|prog_ctr_out[7] ; reg_file:rf1|core~57 ; clk          ; clk         ; 1.000        ; 0.273      ; 15.025     ;
; -13.755 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~35 ; clk          ; clk         ; 1.000        ; 0.249      ; 14.999     ;
; -13.752 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~3  ; clk          ; clk         ; 1.000        ; 0.276      ; 15.023     ;
; -13.751 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~10 ; clk          ; clk         ; 1.000        ; 0.249      ; 14.995     ;
+---------+------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.507 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[0]  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.708      ;
; 0.527 ; PC:pc1|prog_ctr_out[9]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.728      ;
; 0.527 ; PC:pc1|prog_ctr_out[11] ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.057      ; 0.728      ;
; 0.528 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[4]  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.729      ;
; 0.532 ; PC:pc1|prog_ctr_out[10] ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.057      ; 0.733      ;
; 0.673 ; PC:pc1|prog_ctr_out[8]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.874      ;
; 0.771 ; PC:pc1|prog_ctr_out[9]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.057      ; 0.972      ;
; 0.777 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[5]  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.978      ;
; 0.781 ; PC:pc1|prog_ctr_out[10] ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.057      ; 0.982      ;
; 0.784 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.985      ;
; 0.790 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[1]  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.991      ;
; 0.797 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[2]  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.998      ;
; 0.860 ; PC:pc1|prog_ctr_out[9]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.061      ;
; 0.870 ; PC:pc1|prog_ctr_out[6]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.071      ;
; 0.873 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.074      ;
; 0.880 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.081      ;
; 0.886 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[3]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.087      ;
; 0.893 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[4]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.094      ;
; 0.897 ; reg_file:rf1|core~18    ; dat_mem:dm|core~2042    ; clk          ; clk         ; 0.000        ; -0.267     ; 0.774      ;
; 0.898 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[2]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.099      ;
; 0.922 ; PC:pc1|prog_ctr_out[8]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.123      ;
; 0.929 ; PC:pc1|prog_ctr_out[8]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.130      ;
; 0.969 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.170      ;
; 0.976 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.177      ;
; 0.982 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[5]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.183      ;
; 0.989 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.190      ;
; 0.999 ; reg_file:rf1|core~17    ; dat_mem:dm|core~2041    ; clk          ; clk         ; 0.000        ; -0.267     ; 0.876      ;
; 0.999 ; reg_file:rf1|core~16    ; dat_mem:dm|core~2040    ; clk          ; clk         ; 0.000        ; -0.267     ; 0.876      ;
; 1.018 ; PC:pc1|prog_ctr_out[8]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.219      ;
; 1.050 ; PC:pc1|prog_ctr_out[7]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.251      ;
; 1.065 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.266      ;
; 1.078 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.279      ;
; 1.083 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[5]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.284      ;
; 1.085 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.286      ;
; 1.110 ; PC:pc1|prog_ctr_out[6]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.311      ;
; 1.126 ; PC:pc1|prog_ctr_out[6]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.327      ;
; 1.147 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[3]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.348      ;
; 1.154 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[4]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.355      ;
; 1.174 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.375      ;
; 1.181 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.382      ;
; 1.206 ; PC:pc1|prog_ctr_out[6]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.407      ;
; 1.222 ; PC:pc1|prog_ctr_out[6]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.423      ;
; 1.243 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[5]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.444      ;
; 1.250 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.451      ;
; 1.270 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.471      ;
; 1.271 ; reg_file:rf1|core~21    ; dat_mem:dm|core~2045    ; clk          ; clk         ; 0.000        ; -0.290     ; 1.125      ;
; 1.282 ; reg_file:rf1|core~24    ; dat_mem:dm|core~2040    ; clk          ; clk         ; 0.000        ; -0.244     ; 1.182      ;
; 1.294 ; PC:pc1|prog_ctr_out[7]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.495      ;
; 1.297 ; reg_file:rf1|core~41    ; dat_mem:dm|core~2041    ; clk          ; clk         ; 0.000        ; -0.299     ; 1.142      ;
; 1.302 ; PC:pc1|prog_ctr_out[6]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.503      ;
; 1.328 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.529      ;
; 1.334 ; reg_file:rf1|core~44    ; dat_mem:dm|core~2044    ; clk          ; clk         ; 0.000        ; -0.298     ; 1.180      ;
; 1.339 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.540      ;
; 1.346 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.547      ;
; 1.348 ; PC:pc1|prog_ctr_out[7]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.549      ;
; 1.385 ; reg_file:rf1|core~42    ; dat_mem:dm|core~2042    ; clk          ; clk         ; 0.000        ; -0.274     ; 1.255      ;
; 1.390 ; PC:pc1|prog_ctr_out[7]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.591      ;
; 1.417 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.618      ;
; 1.424 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.625      ;
; 1.435 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.636      ;
; 1.442 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.643      ;
; 1.444 ; PC:pc1|prog_ctr_out[7]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.645      ;
; 1.457 ; reg_file:rf1|core~56    ; dat_mem:dm|core~2040    ; clk          ; clk         ; 0.000        ; -0.247     ; 1.354      ;
; 1.466 ; reg_file:rf1|core~22    ; dat_mem:dm|core~2046    ; clk          ; clk         ; 0.000        ; -0.292     ; 1.318      ;
; 1.498 ; reg_file:rf1|core~60    ; dat_mem:dm|core~2044    ; clk          ; clk         ; 0.000        ; -0.272     ; 1.370      ;
; 1.513 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.714      ;
; 1.520 ; reg_file:rf1|core~10    ; dat_mem:dm|core~2042    ; clk          ; clk         ; 0.000        ; -0.249     ; 1.415      ;
; 1.520 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.721      ;
; 1.531 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.732      ;
; 1.583 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[1]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.784      ;
; 1.587 ; PC:pc1|prog_ctr_out[3]  ; PC:pc1|prog_ctr_out[3]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.788      ;
; 1.594 ; reg_file:rf1|core~57    ; dat_mem:dm|core~2041    ; clk          ; clk         ; 0.000        ; -0.273     ; 1.465      ;
; 1.609 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.810      ;
; 1.620 ; reg_file:rf1|core~45    ; dat_mem:dm|core~2045    ; clk          ; clk         ; 0.000        ; -0.230     ; 1.534      ;
; 1.630 ; reg_file:rf1|core~17    ; dat_mem:dm|core~1969    ; clk          ; clk         ; 0.000        ; -0.270     ; 1.504      ;
; 1.633 ; reg_file:rf1|core~49    ; dat_mem:dm|core~2041    ; clk          ; clk         ; 0.000        ; -0.265     ; 1.512      ;
; 1.634 ; reg_file:rf1|core~38    ; dat_mem:dm|core~2046    ; clk          ; clk         ; 0.000        ; -0.248     ; 1.530      ;
; 1.651 ; reg_file:rf1|core~58    ; dat_mem:dm|core~2042    ; clk          ; clk         ; 0.000        ; -0.247     ; 1.548      ;
; 1.652 ; reg_file:rf1|core~9     ; dat_mem:dm|core~2041    ; clk          ; clk         ; 0.000        ; -0.249     ; 1.547      ;
; 1.652 ; reg_file:rf1|core~20    ; dat_mem:dm|core~2044    ; clk          ; clk         ; 0.000        ; -0.292     ; 1.504      ;
; 1.687 ; reg_file:rf1|core~52    ; dat_mem:dm|core~2044    ; clk          ; clk         ; 0.000        ; -0.264     ; 1.567      ;
; 1.760 ; reg_file:rf1|core~59    ; dat_mem:dm|core~115     ; clk          ; clk         ; 0.000        ; -0.246     ; 1.658      ;
; 1.763 ; reg_file:rf1|core~59    ; dat_mem:dm|core~2043    ; clk          ; clk         ; 0.000        ; -0.246     ; 1.661      ;
; 1.765 ; reg_file:rf1|core~14    ; dat_mem:dm|core~2046    ; clk          ; clk         ; 0.000        ; -0.241     ; 1.668      ;
; 1.778 ; reg_file:rf1|core~61    ; dat_mem:dm|core~2045    ; clk          ; clk         ; 0.000        ; -0.265     ; 1.657      ;
; 1.793 ; reg_file:rf1|core~8     ; dat_mem:dm|core~2040    ; clk          ; clk         ; 0.000        ; -0.249     ; 1.688      ;
; 1.822 ; reg_file:rf1|core~50    ; dat_mem:dm|core~2042    ; clk          ; clk         ; 0.000        ; -0.292     ; 1.674      ;
; 1.827 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[2]  ; clk          ; clk         ; 0.000        ; 0.057      ; 2.028      ;
; 1.833 ; reg_file:rf1|core~40    ; dat_mem:dm|core~2040    ; clk          ; clk         ; 0.000        ; -0.274     ; 1.703      ;
; 1.840 ; PC:pc1|prog_ctr_out[3]  ; PC:pc1|prog_ctr_out[4]  ; clk          ; clk         ; 0.000        ; 0.057      ; 2.041      ;
; 1.848 ; reg_file:rf1|core~33    ; dat_mem:dm|core~2041    ; clk          ; clk         ; 0.000        ; -0.242     ; 1.750      ;
; 1.857 ; reg_file:rf1|core~18    ; dat_mem:dm|core~786     ; clk          ; clk         ; 0.000        ; -0.261     ; 1.740      ;
; 1.872 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[3]  ; clk          ; clk         ; 0.000        ; 0.057      ; 2.073      ;
; 1.884 ; reg_file:rf1|core~62    ; dat_mem:dm|core~2046    ; clk          ; clk         ; 0.000        ; 0.040      ; 2.068      ;
; 1.885 ; PC:pc1|prog_ctr_out[3]  ; PC:pc1|prog_ctr_out[5]  ; clk          ; clk         ; 0.000        ; 0.057      ; 2.086      ;
; 1.886 ; reg_file:rf1|core~18    ; dat_mem:dm|core~770     ; clk          ; clk         ; 0.000        ; -0.261     ; 1.769      ;
; 1.889 ; reg_file:rf1|core~18    ; dat_mem:dm|core~898     ; clk          ; clk         ; 0.000        ; -0.262     ; 1.771      ;
; 1.893 ; reg_file:rf1|core~43    ; dat_mem:dm|core~115     ; clk          ; clk         ; 0.000        ; -0.273     ; 1.764      ;
; 1.896 ; reg_file:rf1|core~43    ; dat_mem:dm|core~2043    ; clk          ; clk         ; 0.000        ; -0.273     ; 1.767      ;
; 1.901 ; reg_file:rf1|core~36    ; dat_mem:dm|core~2044    ; clk          ; clk         ; 0.000        ; -0.241     ; 1.804      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -8.975 ; -14401.423        ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.296 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -2270.512                       ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                            ;
+--------+------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -8.975 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~9  ; clk          ; clk         ; 1.000        ; 0.147      ; 10.109     ;
; -8.973 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~9  ; clk          ; clk         ; 1.000        ; 0.147      ; 10.107     ;
; -8.969 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~9  ; clk          ; clk         ; 1.000        ; 0.147      ; 10.103     ;
; -8.967 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~9  ; clk          ; clk         ; 1.000        ; 0.147      ; 10.101     ;
; -8.959 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~9  ; clk          ; clk         ; 1.000        ; 0.147      ; 10.093     ;
; -8.904 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~33 ; clk          ; clk         ; 1.000        ; 0.141      ; 10.032     ;
; -8.902 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~33 ; clk          ; clk         ; 1.000        ; 0.141      ; 10.030     ;
; -8.898 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~33 ; clk          ; clk         ; 1.000        ; 0.141      ; 10.026     ;
; -8.896 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~33 ; clk          ; clk         ; 1.000        ; 0.141      ; 10.024     ;
; -8.888 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~33 ; clk          ; clk         ; 1.000        ; 0.141      ; 10.016     ;
; -8.886 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~49 ; clk          ; clk         ; 1.000        ; 0.153      ; 10.026     ;
; -8.884 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~49 ; clk          ; clk         ; 1.000        ; 0.153      ; 10.024     ;
; -8.880 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~49 ; clk          ; clk         ; 1.000        ; 0.153      ; 10.020     ;
; -8.878 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~49 ; clk          ; clk         ; 1.000        ; 0.153      ; 10.018     ;
; -8.870 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~49 ; clk          ; clk         ; 1.000        ; 0.153      ; 10.010     ;
; -8.864 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~9  ; clk          ; clk         ; 1.000        ; 0.147      ; 9.998      ;
; -8.862 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~57 ; clk          ; clk         ; 1.000        ; 0.158      ; 10.007     ;
; -8.860 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~57 ; clk          ; clk         ; 1.000        ; 0.158      ; 10.005     ;
; -8.856 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~57 ; clk          ; clk         ; 1.000        ; 0.158      ; 10.001     ;
; -8.854 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~57 ; clk          ; clk         ; 1.000        ; 0.158      ; 9.999      ;
; -8.850 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~41 ; clk          ; clk         ; 1.000        ; 0.172      ; 10.009     ;
; -8.848 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~41 ; clk          ; clk         ; 1.000        ; 0.172      ; 10.007     ;
; -8.846 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~57 ; clk          ; clk         ; 1.000        ; 0.158      ; 9.991      ;
; -8.844 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~41 ; clk          ; clk         ; 1.000        ; 0.172      ; 10.003     ;
; -8.842 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~41 ; clk          ; clk         ; 1.000        ; 0.172      ; 10.001     ;
; -8.834 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~41 ; clk          ; clk         ; 1.000        ; 0.172      ; 9.993      ;
; -8.796 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~1  ; clk          ; clk         ; 1.000        ; 0.153      ; 9.936      ;
; -8.794 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~1  ; clk          ; clk         ; 1.000        ; 0.153      ; 9.934      ;
; -8.793 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~33 ; clk          ; clk         ; 1.000        ; 0.141      ; 9.921      ;
; -8.790 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~1  ; clk          ; clk         ; 1.000        ; 0.153      ; 9.930      ;
; -8.788 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~1  ; clk          ; clk         ; 1.000        ; 0.153      ; 9.928      ;
; -8.780 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~1  ; clk          ; clk         ; 1.000        ; 0.153      ; 9.920      ;
; -8.775 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~49 ; clk          ; clk         ; 1.000        ; 0.153      ; 9.915      ;
; -8.768 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~17 ; clk          ; clk         ; 1.000        ; 0.149      ; 9.904      ;
; -8.766 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~17 ; clk          ; clk         ; 1.000        ; 0.149      ; 9.902      ;
; -8.762 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~17 ; clk          ; clk         ; 1.000        ; 0.149      ; 9.898      ;
; -8.760 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~17 ; clk          ; clk         ; 1.000        ; 0.149      ; 9.896      ;
; -8.752 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~17 ; clk          ; clk         ; 1.000        ; 0.149      ; 9.888      ;
; -8.751 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~57 ; clk          ; clk         ; 1.000        ; 0.158      ; 9.896      ;
; -8.739 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~41 ; clk          ; clk         ; 1.000        ; 0.172      ; 9.898      ;
; -8.697 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~10 ; clk          ; clk         ; 1.000        ; 0.147      ; 9.831      ;
; -8.695 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~10 ; clk          ; clk         ; 1.000        ; 0.147      ; 9.829      ;
; -8.689 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~10 ; clk          ; clk         ; 1.000        ; 0.147      ; 9.823      ;
; -8.685 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~1  ; clk          ; clk         ; 1.000        ; 0.153      ; 9.825      ;
; -8.684 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~2  ; clk          ; clk         ; 1.000        ; 0.161      ; 9.832      ;
; -8.682 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~2  ; clk          ; clk         ; 1.000        ; 0.161      ; 9.830      ;
; -8.677 ; PC:pc1|prog_ctr_out[7] ; reg_file:rf1|core~9  ; clk          ; clk         ; 1.000        ; 0.147      ; 9.811      ;
; -8.676 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~2  ; clk          ; clk         ; 1.000        ; 0.161      ; 9.824      ;
; -8.657 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~17 ; clk          ; clk         ; 1.000        ; 0.149      ; 9.793      ;
; -8.653 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~10 ; clk          ; clk         ; 1.000        ; 0.147      ; 9.787      ;
; -8.645 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~11 ; clk          ; clk         ; 1.000        ; 0.147      ; 9.779      ;
; -8.643 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~11 ; clk          ; clk         ; 1.000        ; 0.147      ; 9.777      ;
; -8.640 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~2  ; clk          ; clk         ; 1.000        ; 0.161      ; 9.788      ;
; -8.637 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~11 ; clk          ; clk         ; 1.000        ; 0.147      ; 9.771      ;
; -8.632 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~3  ; clk          ; clk         ; 1.000        ; 0.161      ; 9.780      ;
; -8.630 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~3  ; clk          ; clk         ; 1.000        ; 0.161      ; 9.778      ;
; -8.625 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~10 ; clk          ; clk         ; 1.000        ; 0.147      ; 9.759      ;
; -8.624 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~3  ; clk          ; clk         ; 1.000        ; 0.161      ; 9.772      ;
; -8.614 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~35 ; clk          ; clk         ; 1.000        ; 0.143      ; 9.744      ;
; -8.612 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~2  ; clk          ; clk         ; 1.000        ; 0.161      ; 9.760      ;
; -8.612 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~35 ; clk          ; clk         ; 1.000        ; 0.143      ; 9.742      ;
; -8.607 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~19 ; clk          ; clk         ; 1.000        ; 0.168      ; 9.762      ;
; -8.606 ; PC:pc1|prog_ctr_out[7] ; reg_file:rf1|core~33 ; clk          ; clk         ; 1.000        ; 0.141      ; 9.734      ;
; -8.606 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~35 ; clk          ; clk         ; 1.000        ; 0.143      ; 9.736      ;
; -8.605 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~19 ; clk          ; clk         ; 1.000        ; 0.168      ; 9.760      ;
; -8.601 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~4  ; clk          ; clk         ; 1.000        ; 0.161      ; 9.749      ;
; -8.601 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~11 ; clk          ; clk         ; 1.000        ; 0.147      ; 9.735      ;
; -8.599 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~19 ; clk          ; clk         ; 1.000        ; 0.168      ; 9.754      ;
; -8.599 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~4  ; clk          ; clk         ; 1.000        ; 0.161      ; 9.747      ;
; -8.593 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~4  ; clk          ; clk         ; 1.000        ; 0.161      ; 9.741      ;
; -8.588 ; PC:pc1|prog_ctr_out[7] ; reg_file:rf1|core~49 ; clk          ; clk         ; 1.000        ; 0.153      ; 9.728      ;
; -8.588 ; PC:pc1|prog_ctr_out[6] ; reg_file:rf1|core~9  ; clk          ; clk         ; 1.000        ; 0.147      ; 9.722      ;
; -8.588 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~3  ; clk          ; clk         ; 1.000        ; 0.161      ; 9.736      ;
; -8.586 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~51 ; clk          ; clk         ; 1.000        ; 0.166      ; 9.739      ;
; -8.584 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~51 ; clk          ; clk         ; 1.000        ; 0.166      ; 9.737      ;
; -8.580 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~11 ; clk          ; clk         ; 1.000        ; 0.147      ; 9.714      ;
; -8.578 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~51 ; clk          ; clk         ; 1.000        ; 0.166      ; 9.731      ;
; -8.570 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~35 ; clk          ; clk         ; 1.000        ; 0.143      ; 9.700      ;
; -8.569 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~60 ; clk          ; clk         ; 1.000        ; 0.158      ; 9.714      ;
; -8.567 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~3  ; clk          ; clk         ; 1.000        ; 0.161      ; 9.715      ;
; -8.567 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~60 ; clk          ; clk         ; 1.000        ; 0.158      ; 9.712      ;
; -8.564 ; PC:pc1|prog_ctr_out[7] ; reg_file:rf1|core~57 ; clk          ; clk         ; 1.000        ; 0.158      ; 9.709      ;
; -8.563 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~19 ; clk          ; clk         ; 1.000        ; 0.168      ; 9.718      ;
; -8.561 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~12 ; clk          ; clk         ; 1.000        ; 0.142      ; 9.690      ;
; -8.561 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~4  ; clk          ; clk         ; 1.000        ; 0.161      ; 9.709      ;
; -8.561 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~60 ; clk          ; clk         ; 1.000        ; 0.158      ; 9.706      ;
; -8.559 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~39 ; clk          ; clk         ; 1.000        ; 0.143      ; 9.689      ;
; -8.559 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~12 ; clk          ; clk         ; 1.000        ; 0.142      ; 9.688      ;
; -8.557 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~39 ; clk          ; clk         ; 1.000        ; 0.143      ; 9.687      ;
; -8.557 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~4  ; clk          ; clk         ; 1.000        ; 0.161      ; 9.705      ;
; -8.554 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~44 ; clk          ; clk         ; 1.000        ; 0.172      ; 9.713      ;
; -8.553 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~12 ; clk          ; clk         ; 1.000        ; 0.142      ; 9.682      ;
; -8.552 ; PC:pc1|prog_ctr_out[7] ; reg_file:rf1|core~41 ; clk          ; clk         ; 1.000        ; 0.172      ; 9.711      ;
; -8.552 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~44 ; clk          ; clk         ; 1.000        ; 0.172      ; 9.711      ;
; -8.551 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~39 ; clk          ; clk         ; 1.000        ; 0.143      ; 9.681      ;
; -8.550 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~10 ; clk          ; clk         ; 1.000        ; 0.147      ; 9.684      ;
; -8.549 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~35 ; clk          ; clk         ; 1.000        ; 0.143      ; 9.679      ;
; -8.546 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~44 ; clk          ; clk         ; 1.000        ; 0.172      ; 9.705      ;
; -8.542 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~19 ; clk          ; clk         ; 1.000        ; 0.168      ; 9.697      ;
; -8.542 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~51 ; clk          ; clk         ; 1.000        ; 0.166      ; 9.695      ;
+--------+------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.296 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[0]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.417      ;
; 0.316 ; PC:pc1|prog_ctr_out[9]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.437      ;
; 0.316 ; PC:pc1|prog_ctr_out[11] ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.437      ;
; 0.317 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.438      ;
; 0.318 ; PC:pc1|prog_ctr_out[10] ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.439      ;
; 0.395 ; PC:pc1|prog_ctr_out[8]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.516      ;
; 0.465 ; PC:pc1|prog_ctr_out[9]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.586      ;
; 0.475 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[5]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.596      ;
; 0.476 ; PC:pc1|prog_ctr_out[10] ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.597      ;
; 0.478 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.599      ;
; 0.484 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.605      ;
; 0.487 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.608      ;
; 0.500 ; PC:pc1|prog_ctr_out[6]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.621      ;
; 0.518 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.639      ;
; 0.528 ; PC:pc1|prog_ctr_out[9]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.649      ;
; 0.529 ; reg_file:rf1|core~18    ; dat_mem:dm|core~2042    ; clk          ; clk         ; 0.000        ; -0.155     ; 0.458      ;
; 0.541 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.662      ;
; 0.544 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.665      ;
; 0.550 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.671      ;
; 0.553 ; PC:pc1|prog_ctr_out[8]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.674      ;
; 0.553 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.674      ;
; 0.556 ; PC:pc1|prog_ctr_out[8]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.677      ;
; 0.588 ; reg_file:rf1|core~17    ; dat_mem:dm|core~2041    ; clk          ; clk         ; 0.000        ; -0.155     ; 0.517      ;
; 0.588 ; reg_file:rf1|core~16    ; dat_mem:dm|core~2040    ; clk          ; clk         ; 0.000        ; -0.155     ; 0.517      ;
; 0.603 ; PC:pc1|prog_ctr_out[7]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.724      ;
; 0.607 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.728      ;
; 0.610 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.731      ;
; 0.616 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[5]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.737      ;
; 0.619 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.740      ;
; 0.619 ; PC:pc1|prog_ctr_out[8]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.740      ;
; 0.628 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[5]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.749      ;
; 0.658 ; PC:pc1|prog_ctr_out[6]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.779      ;
; 0.661 ; PC:pc1|prog_ctr_out[6]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.782      ;
; 0.673 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.794      ;
; 0.676 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.797      ;
; 0.679 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.800      ;
; 0.682 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.803      ;
; 0.685 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.806      ;
; 0.724 ; PC:pc1|prog_ctr_out[6]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.845      ;
; 0.727 ; PC:pc1|prog_ctr_out[6]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.848      ;
; 0.742 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[5]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.863      ;
; 0.745 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.866      ;
; 0.748 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.869      ;
; 0.751 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.872      ;
; 0.752 ; PC:pc1|prog_ctr_out[7]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.873      ;
; 0.754 ; reg_file:rf1|core~24    ; dat_mem:dm|core~2040    ; clk          ; clk         ; 0.000        ; -0.144     ; 0.694      ;
; 0.767 ; reg_file:rf1|core~21    ; dat_mem:dm|core~2045    ; clk          ; clk         ; 0.000        ; -0.172     ; 0.679      ;
; 0.776 ; reg_file:rf1|core~41    ; dat_mem:dm|core~2041    ; clk          ; clk         ; 0.000        ; -0.170     ; 0.690      ;
; 0.777 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.898      ;
; 0.790 ; reg_file:rf1|core~44    ; dat_mem:dm|core~2044    ; clk          ; clk         ; 0.000        ; -0.169     ; 0.705      ;
; 0.790 ; PC:pc1|prog_ctr_out[6]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.911      ;
; 0.808 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.929      ;
; 0.811 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.932      ;
; 0.814 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.935      ;
; 0.815 ; PC:pc1|prog_ctr_out[7]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.936      ;
; 0.817 ; reg_file:rf1|core~42    ; dat_mem:dm|core~2042    ; clk          ; clk         ; 0.000        ; -0.160     ; 0.741      ;
; 0.818 ; PC:pc1|prog_ctr_out[7]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.939      ;
; 0.840 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.961      ;
; 0.843 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.964      ;
; 0.849 ; reg_file:rf1|core~56    ; dat_mem:dm|core~2040    ; clk          ; clk         ; 0.000        ; -0.145     ; 0.788      ;
; 0.857 ; reg_file:rf1|core~22    ; dat_mem:dm|core~2046    ; clk          ; clk         ; 0.000        ; -0.165     ; 0.776      ;
; 0.874 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.995      ;
; 0.877 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.998      ;
; 0.881 ; PC:pc1|prog_ctr_out[7]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.002      ;
; 0.888 ; reg_file:rf1|core~60    ; dat_mem:dm|core~2044    ; clk          ; clk         ; 0.000        ; -0.155     ; 0.817      ;
; 0.900 ; reg_file:rf1|core~10    ; dat_mem:dm|core~2042    ; clk          ; clk         ; 0.000        ; -0.145     ; 0.839      ;
; 0.906 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 1.027      ;
; 0.909 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.030      ;
; 0.936 ; reg_file:rf1|core~57    ; dat_mem:dm|core~2041    ; clk          ; clk         ; 0.000        ; -0.156     ; 0.864      ;
; 0.940 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.061      ;
; 0.945 ; PC:pc1|prog_ctr_out[3]  ; PC:pc1|prog_ctr_out[3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 1.066      ;
; 0.947 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 1.068      ;
; 0.951 ; reg_file:rf1|core~17    ; dat_mem:dm|core~1969    ; clk          ; clk         ; 0.000        ; -0.158     ; 0.877      ;
; 0.952 ; reg_file:rf1|core~58    ; dat_mem:dm|core~2042    ; clk          ; clk         ; 0.000        ; -0.145     ; 0.891      ;
; 0.959 ; reg_file:rf1|core~45    ; dat_mem:dm|core~2045    ; clk          ; clk         ; 0.000        ; -0.132     ; 0.911      ;
; 0.960 ; reg_file:rf1|core~38    ; dat_mem:dm|core~2046    ; clk          ; clk         ; 0.000        ; -0.140     ; 0.904      ;
; 0.970 ; reg_file:rf1|core~9     ; dat_mem:dm|core~2041    ; clk          ; clk         ; 0.000        ; -0.145     ; 0.909      ;
; 0.971 ; reg_file:rf1|core~20    ; dat_mem:dm|core~2044    ; clk          ; clk         ; 0.000        ; -0.165     ; 0.890      ;
; 0.972 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.093      ;
; 0.973 ; reg_file:rf1|core~49    ; dat_mem:dm|core~2041    ; clk          ; clk         ; 0.000        ; -0.151     ; 0.906      ;
; 0.996 ; reg_file:rf1|core~52    ; dat_mem:dm|core~2044    ; clk          ; clk         ; 0.000        ; -0.150     ; 0.930      ;
; 1.021 ; reg_file:rf1|core~59    ; dat_mem:dm|core~115     ; clk          ; clk         ; 0.000        ; -0.144     ; 0.961      ;
; 1.024 ; reg_file:rf1|core~59    ; dat_mem:dm|core~2043    ; clk          ; clk         ; 0.000        ; -0.144     ; 0.964      ;
; 1.037 ; reg_file:rf1|core~61    ; dat_mem:dm|core~2045    ; clk          ; clk         ; 0.000        ; -0.153     ; 0.968      ;
; 1.046 ; reg_file:rf1|core~14    ; dat_mem:dm|core~2046    ; clk          ; clk         ; 0.000        ; -0.139     ; 0.991      ;
; 1.059 ; reg_file:rf1|core~40    ; dat_mem:dm|core~2040    ; clk          ; clk         ; 0.000        ; -0.160     ; 0.983      ;
; 1.063 ; reg_file:rf1|core~8     ; dat_mem:dm|core~2040    ; clk          ; clk         ; 0.000        ; -0.145     ; 1.002      ;
; 1.067 ; reg_file:rf1|core~50    ; dat_mem:dm|core~2042    ; clk          ; clk         ; 0.000        ; -0.164     ; 0.987      ;
; 1.094 ; PC:pc1|prog_ctr_out[3]  ; PC:pc1|prog_ctr_out[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 1.215      ;
; 1.096 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 1.217      ;
; 1.098 ; reg_file:rf1|core~33    ; dat_mem:dm|core~2041    ; clk          ; clk         ; 0.000        ; -0.139     ; 1.043      ;
; 1.103 ; reg_file:rf1|core~43    ; dat_mem:dm|core~115     ; clk          ; clk         ; 0.000        ; -0.159     ; 1.028      ;
; 1.106 ; reg_file:rf1|core~18    ; dat_mem:dm|core~786     ; clk          ; clk         ; 0.000        ; -0.149     ; 1.041      ;
; 1.106 ; reg_file:rf1|core~43    ; dat_mem:dm|core~2043    ; clk          ; clk         ; 0.000        ; -0.159     ; 1.031      ;
; 1.117 ; reg_file:rf1|core~18    ; dat_mem:dm|core~898     ; clk          ; clk         ; 0.000        ; -0.149     ; 1.052      ;
; 1.117 ; reg_file:rf1|core~2     ; dat_mem:dm|core~2042    ; clk          ; clk         ; 0.000        ; -0.159     ; 1.042      ;
; 1.120 ; reg_file:rf1|core~36    ; dat_mem:dm|core~2044    ; clk          ; clk         ; 0.000        ; -0.138     ; 1.066      ;
; 1.121 ; reg_file:rf1|core~18    ; dat_mem:dm|core~770     ; clk          ; clk         ; 0.000        ; -0.149     ; 1.056      ;
; 1.135 ; reg_file:rf1|core~16    ; dat_mem:dm|core~168     ; clk          ; clk         ; 0.000        ; -0.140     ; 1.079      ;
; 1.136 ; reg_file:rf1|core~18    ; dat_mem:dm|core~2       ; clk          ; clk         ; 0.000        ; -0.156     ; 1.064      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -16.186    ; 0.296 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -16.186    ; 0.296 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -26643.447 ; 0.0   ; 0.0      ; 0.0     ; -2270.512           ;
;  clk             ; -26643.447 ; 0.000 ; N/A      ; N/A     ; -2270.512           ;
+------------------+------------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; done          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+----------+-----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+-----------+----------+----------+----------+
; clk        ; clk      ; 441268171 ; 0        ; 0        ; 0        ;
+------------+----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+----------+-----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+-----------+----------+----------+----------+
; clk        ; clk      ; 441268171 ; 0        ; 0        ; 0        ;
+------------+----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 12    ; 12   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 12    ; 12   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; done        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; done        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition
    Info: Processing started: Sat Dec 21 00:19:38 2024
Info: Command: quartus_sta top_level -c top_level
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top_level.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Warning (332125): Found combinational loop of 20 nodes File: C:/Users/y1499/OneDrive/Desktop/SystemVerilog/code/alu.sv Line: 36
    Warning (332126): Node "alu1|Add0~16|cin"
    Warning (332126): Node "alu1|Add0~16|cout"
    Warning (332126): Node "alu1|Add0~18|cin"
    Warning (332126): Node "alu1|Add0~18|combout"
    Warning (332126): Node "alu1|Add0~1|dataa"
    Warning (332126): Node "alu1|Add0~1|cout"
    Warning (332126): Node "alu1|Add0~2|cin"
    Warning (332126): Node "alu1|Add0~2|cout"
    Warning (332126): Node "alu1|Add0~4|cin"
    Warning (332126): Node "alu1|Add0~4|cout"
    Warning (332126): Node "alu1|Add0~6|cin"
    Warning (332126): Node "alu1|Add0~6|cout"
    Warning (332126): Node "alu1|Add0~8|cin"
    Warning (332126): Node "alu1|Add0~8|cout"
    Warning (332126): Node "alu1|Add0~10|cin"
    Warning (332126): Node "alu1|Add0~10|cout"
    Warning (332126): Node "alu1|Add0~12|cin"
    Warning (332126): Node "alu1|Add0~12|cout"
    Warning (332126): Node "alu1|Add0~14|cin"
    Warning (332126): Node "alu1|Add0~14|cout"
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -16.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -16.186          -26643.447 clk 
Info (332146): Worst-case hold slack is 0.567
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.567               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2127.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -14.525
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -14.525          -23754.857 clk 
Info (332146): Worst-case hold slack is 0.507
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.507               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2127.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -8.975
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.975          -14401.423 clk 
Info (332146): Worst-case hold slack is 0.296
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.296               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2270.512 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 26 warnings
    Info: Peak virtual memory: 4836 megabytes
    Info: Processing ended: Sat Dec 21 00:19:41 2024
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


