<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0">
    <tool name="Splitter">
      <a name="facing" val="north"/>
      <a name="fanout" val="1"/>
      <a name="incoming" val="4"/>
      <a name="appear" val="center"/>
      <a name="bit0" val="none"/>
      <a name="bit1" val="none"/>
      <a name="bit2" val="0"/>
      <a name="bit3" val="none"/>
    </tool>
    <tool name="Pin">
      <a name="facing" val="west"/>
      <a name="tristate" val="false"/>
      <a name="label" val="bus 0"/>
    </tool>
    <tool name="Probe">
      <a name="facing" val="south"/>
      <a name="radix" val="16"/>
    </tool>
    <tool name="Tunnel">
      <a name="width" val="8"/>
      <a name="label" val="vec-adr"/>
      <a name="labelfont" val="SansSerif plain 9"/>
    </tool>
    <tool name="Pull Resistor">
      <a name="facing" val="north"/>
    </tool>
    <tool name="Clock">
      <a name="facing" val="north"/>
    </tool>
    <tool name="Constant">
      <a name="width" val="8"/>
      <a name="value" val="0x80"/>
    </tool>
    <tool name="Power">
      <a name="facing" val="west"/>
      <a name="width" val="9"/>
    </tool>
    <tool name="Bit Extender">
      <a name="out_width" val="7"/>
      <a name="type" val="sign"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1">
    <tool name="NOT Gate">
      <a name="facing" val="west"/>
    </tool>
    <tool name="AND Gate">
      <a name="facing" val="north"/>
    </tool>
    <tool name="NOR Gate">
      <a name="facing" val="north"/>
    </tool>
    <tool name="XOR Gate">
      <a name="facing" val="west"/>
    </tool>
    <tool name="Controlled Buffer">
      <a name="facing" val="south"/>
      <a name="width" val="8"/>
    </tool>
  </lib>
  <lib desc="#Plexers" name="2">
    <tool name="Multiplexer">
      <a name="facing" val="west"/>
      <a name="width" val="4"/>
      <a name="enable" val="false"/>
    </tool>
    <tool name="Priority Encoder">
      <a name="select" val="2"/>
    </tool>
  </lib>
  <lib desc="#Arithmetic" name="3">
    <tool name="Adder">
      <a name="width" val="16"/>
    </tool>
  </lib>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5">
    <tool name="Button">
      <a name="facing" val="north"/>
    </tool>
  </lib>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <lib desc="jar#logisim-banked-memory.jar#org.cdm.logisim.memory.Components" name="7">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="jar#logisim-cdm-emulator.jar#org.cdm.logisim.emulator.Components" name="8"/>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(650,590)" to="(650,600)"/>
    <wire from="(710,590)" to="(710,600)"/>
    <wire from="(530,550)" to="(530,560)"/>
    <wire from="(650,490)" to="(770,490)"/>
    <wire from="(350,160)" to="(600,160)"/>
    <wire from="(820,410)" to="(880,410)"/>
    <wire from="(820,550)" to="(880,550)"/>
    <wire from="(430,630)" to="(480,630)"/>
    <wire from="(320,70)" to="(320,530)"/>
    <wire from="(390,280)" to="(570,280)"/>
    <wire from="(550,580)" to="(610,580)"/>
    <wire from="(650,600)" to="(710,600)"/>
    <wire from="(520,660)" to="(880,660)"/>
    <wire from="(640,410)" to="(680,410)"/>
    <wire from="(640,550)" to="(680,550)"/>
    <wire from="(360,190)" to="(360,530)"/>
    <wire from="(400,390)" to="(510,390)"/>
    <wire from="(730,590)" to="(730,620)"/>
    <wire from="(730,450)" to="(730,480)"/>
    <wire from="(360,650)" to="(360,730)"/>
    <wire from="(630,540)" to="(630,620)"/>
    <wire from="(410,430)" to="(510,430)"/>
    <wire from="(520,640)" to="(520,660)"/>
    <wire from="(230,690)" to="(330,690)"/>
    <wire from="(370,220)" to="(600,220)"/>
    <wire from="(420,470)" to="(510,470)"/>
    <wire from="(430,590)" to="(650,590)"/>
    <wire from="(880,550)" to="(880,660)"/>
    <wire from="(770,450)" to="(770,490)"/>
    <wire from="(610,640)" to="(770,640)"/>
    <wire from="(570,330)" to="(600,330)"/>
    <wire from="(500,630)" to="(520,630)"/>
    <wire from="(330,650)" to="(330,690)"/>
    <wire from="(350,160)" to="(350,530)"/>
    <wire from="(770,590)" to="(770,640)"/>
    <wire from="(390,280)" to="(390,530)"/>
    <wire from="(540,620)" to="(550,620)"/>
    <wire from="(880,410)" to="(880,550)"/>
    <wire from="(520,630)" to="(520,640)"/>
    <wire from="(490,650)" to="(550,650)"/>
    <wire from="(640,410)" to="(640,550)"/>
    <wire from="(320,70)" to="(510,70)"/>
    <wire from="(430,640)" to="(480,640)"/>
    <wire from="(380,750)" to="(430,750)"/>
    <wire from="(400,390)" to="(400,530)"/>
    <wire from="(430,580)" to="(550,580)"/>
    <wire from="(340,130)" to="(510,130)"/>
    <wire from="(630,480)" to="(730,480)"/>
    <wire from="(630,620)" to="(730,620)"/>
    <wire from="(340,130)" to="(340,530)"/>
    <wire from="(550,620)" to="(550,650)"/>
    <wire from="(330,690)" to="(750,690)"/>
    <wire from="(430,560)" to="(530,560)"/>
    <wire from="(520,550)" to="(520,570)"/>
    <wire from="(380,250)" to="(380,530)"/>
    <wire from="(550,580)" to="(550,620)"/>
    <wire from="(430,570)" to="(520,570)"/>
    <wire from="(630,480)" to="(630,520)"/>
    <wire from="(410,430)" to="(410,530)"/>
    <wire from="(490,620)" to="(520,620)"/>
    <wire from="(430,610)" to="(640,610)"/>
    <wire from="(570,280)" to="(600,280)"/>
    <wire from="(500,640)" to="(520,640)"/>
    <wire from="(330,100)" to="(330,530)"/>
    <wire from="(540,520)" to="(630,520)"/>
    <wire from="(540,540)" to="(630,540)"/>
    <wire from="(650,490)" to="(650,590)"/>
    <wire from="(750,590)" to="(750,690)"/>
    <wire from="(360,190)" to="(510,190)"/>
    <wire from="(370,220)" to="(370,530)"/>
    <wire from="(610,580)" to="(610,640)"/>
    <wire from="(640,550)" to="(640,610)"/>
    <wire from="(330,100)" to="(600,100)"/>
    <wire from="(570,280)" to="(570,330)"/>
    <wire from="(420,470)" to="(420,530)"/>
    <wire from="(380,250)" to="(510,250)"/>
    <comp lib="2" loc="(530,550)" name="Decoder">
      <a name="disabled" val="0"/>
    </comp>
    <comp lib="0" loc="(510,470)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="16"/>
      <a name="tristate" val="false"/>
      <a name="label" val="ps"/>
    </comp>
    <comp lib="1" loc="(480,640)" name="Controlled Buffer">
      <a name="facing" val="west"/>
      <a name="width" val="16"/>
      <a name="control" val="left"/>
    </comp>
    <comp lib="0" loc="(430,750)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="tristate" val="false"/>
      <a name="label" val="halt"/>
    </comp>
    <comp lib="0" loc="(510,130)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="16"/>
      <a name="tristate" val="false"/>
      <a name="label" val="r2"/>
    </comp>
    <comp lib="2" loc="(360,730)" name="Decoder">
      <a name="selloc" val="tr"/>
      <a name="select" val="2"/>
      <a name="enable" val="false"/>
    </comp>
    <comp lib="0" loc="(600,280)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="16"/>
      <a name="tristate" val="false"/>
      <a name="label" val="r7"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(600,160)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="16"/>
      <a name="tristate" val="false"/>
      <a name="label" val="r3"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="7" loc="(820,550)" name="RAM">
      <a name="addrWidth" val="16"/>
    </comp>
    <comp lib="0" loc="(510,190)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="16"/>
      <a name="tristate" val="false"/>
      <a name="label" val="r4"/>
    </comp>
    <comp lib="0" loc="(510,390)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="16"/>
      <a name="tristate" val="false"/>
      <a name="label" val="pc"/>
    </comp>
    <comp lib="8" loc="(310,530)" name="CdM-16"/>
    <comp lib="0" loc="(510,250)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="16"/>
      <a name="tristate" val="false"/>
      <a name="label" val="r6"/>
    </comp>
    <comp lib="0" loc="(600,330)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="16"/>
      <a name="tristate" val="false"/>
      <a name="label" val="fp"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(510,430)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="16"/>
      <a name="tristate" val="false"/>
      <a name="label" val="sp"/>
    </comp>
    <comp lib="0" loc="(600,220)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="16"/>
      <a name="tristate" val="false"/>
      <a name="label" val="r5"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(500,630)" name="Controlled Buffer">
      <a name="width" val="16"/>
      <a name="control" val="left"/>
    </comp>
    <comp lib="0" loc="(230,690)" name="Clock"/>
    <comp lib="0" loc="(510,70)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="16"/>
      <a name="tristate" val="false"/>
      <a name="label" val="r0"/>
    </comp>
    <comp lib="7" loc="(820,410)" name="ROM">
      <a name="addrWidth" val="16"/>
      <a name="contents">addr/data: 16 8
0
</a>
      <a name="Directory" val="C:\Users\comp_i5\Desktop\test\libs\out_cdm16.img"/>
    </comp>
    <comp lib="0" loc="(600,100)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="16"/>
      <a name="tristate" val="false"/>
      <a name="label" val="r1"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(520,620)" name="NOT Gate">
      <a name="facing" val="west"/>
      <a name="size" val="20"/>
    </comp>
  </circuit>
</project>
