\chapter{Resultados \emph{hardware}}
\label{ch:resultados_hw}

% %* Listo
% En el siguiente capitulo se van a comentar los diversos resultados \emph{hardware} obtenidos en el presente TFG. Se incluyen además, varias imágenes que complementen las explicaciones del mismo.
% \section{Resultados de los elementos \emph{hardware} del sistema}


%* Listo
Partiendo del esquema dado de analizadores USB \emph{hardware} (figura~\ref{fig:esquema-hardware}), se aprecian dos partes implicadas en la captura, por un lado el encargado de capturar la trama, y por otro, el encargado de controlar dicha captura y almacenar los resultados. En este capitulo se van a comentar los resultados de la primera, incluyendo además varias imágenes que complementen las explicaciones dadas.

\begin{figure}[htb]
    \centering
    \includegraphics[width=70mm]{esquemas/esquema-captura-hardware-2.eps}
    \caption{Esquema de analizadores \emph{hardware}}
    \label{fig:esquema-hardware}
\end{figure}

%* Listo
\section{Componentes utilizados}
En al figura \ref{fig:sistema_final} se muestra el resultado \emph{hardware} del presente trabajo, este a su vez, está formado por los siguientes componentes.

\begin{figure}[htbp]
    \centering
    \includegraphics[height=110mm]{hw_final/final_cut.jpg}
    \caption{Sistema de captura final}
    \label{fig:sistema_final}
\end{figure}

\begin{enumerate}
    %* Listo
    \item \textbf{Placa de desarrollo \emph{IceStick \cite{icestickmanual}} (Véase figura~\ref{fig:IceStick_board}).} \\
    Se trata de una placa de desarrollo, que incorpora, sin contar con todos los conectores, indicadores \emph{LEDs}, elementos pasivos y componentes de regulación, la \emph{FPGA iCE40HX-1k\cite{lattice:ice40}} del fabricante \emph{Lattice}\footnote{Página web del producto: \url{https://www.latticesemi.com/Products/FPGAandCPLD/iCE40.aspx}}, memoria SPI de $32MBit$ para almacenar el sintetizado generado, conversor USB a doble puerto de comunicación FIFO \emph{FTDI 2232H\cite{FTDI:FT2232HL}} para comunicarse con el PC y oscilador de $12MHz$ con el que referenciar ciertas partes del circuito.
    
    \begin{figure}[htbp]
        \centering
        \includegraphics[width=125mm]{hw_final/IceStick_board_cut.jpg}
        \caption{Placa de desarrollo \emph{IceStick}}
        \label{fig:IceStick_board}
    \end{figure}

    %* Listo
    \item \textbf{Módulo encargado de la capa física USB.} \\
    PCB que incorpora el circuito integrado \emph{USB3300\cite{icestickmanual}} del fabricante \emph{Microchip}. Este se encarga de manejar la capa física del bus USB, comunicándose con la FPGA por medio del protocolo ULPI\cite{ulpi-specs}.

    En al figura~\ref{fig:USB3300_board}, se aprecia que dicha PCB incluye dos conectores USB, uno tipo A hembra, y otro tipo mini-B hembra. Sus señales de datos están interconectadas, por lo que es en este punto donde ambos extremos del bus a analizar se unen, pudiendo capturar la trama sin interrumpir la conexión, debido a que el integrado \emph{USB3300} se puede configurar para mantener sus patillas de datos en alta impedancia.

    \begin{figure}[htbp]
        \centering
        \includegraphics[width=40mm]{hw_final/USB3300_board_cut.jpg}
        \caption{PCB con el integrado \emph{USB3300}}
        \label{fig:USB3300_board}
    \end{figure}

    %* Listo
    \item \textbf{Cableado de unión (Figura~\ref{fig:matriz-hw-resto:cables}).} \\
    Para conexionar ambas placas, se utilizan varios cables entre el conector del módulo con el integrado \emph{USB3300} y los conectores laterales de la placa \emph{IceStick}.

    La \emph{FPGA iCE40HX-1k} posee 4 bancos de señales de entrada/salida, para evitar posibles retrasos en las señales\cite{fpga:routing}, los 8bits de datos paralelos se conectan al banco 0 (pines del 112 al 119), mientras que el resto de señales ULPI (DIR, STP, RST y NXT) al banco 2.
    
    %* Listo
    \item \textbf{Pulsadores externos (Figura~\ref{fig:matriz-hw-resto:botones}).} \\
    Se han incluido dos botones auxiliares externos, con los que poder tanto reiniciar el sistema en su totalidad, como enviar un $byte$ de prueba por el puerto serie. Su implementación se debe a que en la fase de diseño era necesario reiniciar el sistema repetidamente, por lo que introduciendo el pulsador de reinicio, se agilizaba la tarea.
    
    Las señales son activas a nivel bajo, por lo que se mantienen siempre a nivel alto por medio de unas resistencias de \emph{Pull-Up} (Figura~\ref{fig:buttons_circuit}).
    \begin{figure}[h]
        \centering
        \includegraphics[width=50mm]{hw_final/buttons_circuit2.eps}
        \caption{Esquema de los botones auxiliares}
        \label{fig:buttons_circuit}
    \end{figure}

    %* Listo
    \item \textbf{Base impresa en 3D (Figura~\ref{fig:matriz-hw-resto:base}).} \\
    Se ha diseñado con SolveSpace\footnote{Herramienta de diseño parámetro CAD 2D/3D. \url{http://solvespace.com}}, y posteriormente impreso, una pequeña base en 3D, en la cual tener las dos placas unidas y organizadas.

    \begin{figure}[!htb]
        \centering
        \subfigure[Cables de interconexión]{
            \includegraphics[height=40mm]{hw_final/cables_cut.jpg}
            \label{fig:matriz-hw-resto:cables}
        }
        \subfigure[Botones auxiliares]{
            \includegraphics[height=40mm]{hw_final/buttons_cut.jpg}
            \label{fig:matriz-hw-resto:botones}
        } \\
        \subfigure[Base 3D]{
            \includegraphics[height=75mm]{hw_final/3D_base.jpg}
            \label{fig:matriz-hw-resto:base}
        }
        \caption{Resto de elementos usados en el sistema de captación} 
        \label{fig:matriz-hw-resto}
    \end{figure}
\end{enumerate}

%* Listo
\section{Precio final}
Uno de los grandes pilares del trabajo, era la realización de un producto lo más económico posible. Su precio final ha sido aproximadamente de 41\texteuro, lo que supone una gran diferencia respecto a los productos comerciales. Comparado con el sistema \emph{USB Sniffer} de \emph{Ultra-Embedded}, que posee características similares, se ha conseguido una reducción de 37\texteuro~(un $47\%$ menos).

En la tabla~\ref{tab:precio-final} se desglosa el precio final según los componentes utilizados.

\begin{table}[hbtp]
    \centering
    \caption{Presupuesto del sistema}
    \label{tab:precio-final}
    \begin{tabular}{|c|c|c|}
        \hline
        \textbf{Componente} &
        \textbf{Unidades} &
        \textbf{Precio} \\ \hline
        \hline

        Placa de desarrollo iCEstick &
        1 &
        30\texteuro \\ \hline

        Placa con integrado USB3300 &
        1 &
        7\texteuro \\ \hline

        Base impresa en 3D &
        1 &
        2\texteuro \\ \hline

        Cableado de unión x10 &
        2 &
        1\texteuro \\ \hline

        Resto de materiales (pulsadores, estaño) &
        1 &
        1\texteuro \\ \hline

        \multicolumn{1}{r}{} &
        \multicolumn{1}{c}{\textbf{Precio aproximado total:}} &
        \multicolumn{1}{c}{\textbf{41\texteuro}} \\
    \end{tabular}
\end{table}

%* Comprobar
\section{Módulos integrados en la FPGA}
Según los elementos \emph{hardware} usados, y teniendo en cuenta los requerimientos definidos en el capítulo~\ref{ch:objetivos}, se han diseñado e implementado los siguientes módulos en la FPGA, todos ellos en lenguaje descriptor de \emph{hardware} Verilog. Todos los módulos se sitúan en el directorio \emph{.\textbackslash ICEstick\textbackslash USB3300\_sniffer\textbackslash modules\textbackslash} del repositorio.

\textbf{Nota.} En el anexo~\ref{ch:diagramas} se muestran de forma gráfica todas las relaciones existente entre los módulos, mientras que en el anexo~\ref{ch:maquinas-estados} se plasman sus maquinas de estados \emph{Mealy} internas.

%* Listo
\subsection{Módulo divisor de reloj (\emph{clk\_div})}
Módulo que divide un reloj de entrada, tal que la frecuencia de salida sea $f_{out} = \frac{f_{in}}{2^n}$, donde $n$ es el número de \emph{Flip-Flops} tipo D utilizados, tal como se aprecia en la figura~\ref{fig:clk_div_esquema}. En el listado~\ref{src:resultados-modulos-clk-div} se plasman los parámetros, entradas y salidas del módulo.

\begin{figure}[hbt]
    \centering
    \includegraphics[width = 90mm]{esquemas/divisor_flipflop_D.eps}
    \caption{Divisor de reloj con \emph{Flip-Flops}}
    \label{fig:clk_div_esquema}
\end{figure}

A partir de él se generan tres relojes. Los dos primeros se basan en el reloj de $12MHz$ procedente de la placa \emph{iCEstick}, dividiéndolo por un lado 24 veces para obtener la señal \emph{clk\_div\_ice} (frecuencia de $0.7Hz$ y periodo de $1.4s$), y por otro lado 19 veces para obtener la señal \emph{clk\_debounce} (frecuencia de $22.9Hz$ y periodo de $43ms$). El tercer reloj se basa en el reloj de $60MHz$ del módulo \emph{USB3300}, y es dividido 24 para obtener la señal \emph{clk\_div\_ULPI} (frecuencia de $3.6Hz$ y periodo de $0.3s$).

Los relojes \emph{clk\_div\_ice} y \emph{clk\_div\_ULPI} tienen la única funcionalidad de comprobar el funcionamiento del sistema por medio de los LEDs integrados en la placa. El reloj \emph{clk\_debounce} es usado en el módulo \emph{btn\_debouncer}, comentado más adelante.

% A partir de él se generan dos relojes, uno basado en el reloj de $12MHz$ procedente de la placa \emph{iCEstick} (señal llamada clk\_div\_ice) y otro a partir del reloj de $60MHz$ del módulo USB3300 (señal  llamada clk\_div\_ULPI). Ambos relojes se dividen 24 veces, obteniendo para el primero una frecuencia de $0.7Hz$ (periodo de $1.4s$) y $3.6Hz$ (periodo de $0.3s$) para el segundo. Su única funcionalidad es la de  comprobar el funcionamiento del sistema por medio de los LEDs integrados en la placa.

\begin{lstlisting}[language=Verilog,
    caption={Parámetros, entradas y salidas del módulo clk\_div.},
    label=src:resultados-modulos-clk-div]
/*
 *
 * Módulo clk_div
 *
 * Parámetros:
 *  - DIVIDER. Número de veces que el reloj de referencia es dividido. f_clk_out = f_clk_in / (2^DIVIDER)
 *
 * Entradas:
 *  - enable. Cuando esta señal esté a nivel alto, el módulo estará activo, y en caso contrario la salida estará siempre a nivel bajo.
 *  - clk_in. Reloj de referencia a partir del cual se genera el de salida.
 *
 * Salidas:
 *  - clk_out. Señal de reloj generada con la frecuencia deseada.
 *  - clk_pulse. Señal con la misma frecuencia que el reloj de salida, pero con un ancho de pulso igual al del reloj de entrada.
 *
 */
\end{lstlisting}

% Parámetros:
% \begin{itemize}
%     \item \textbf{DIVIDER.} Número de veces que el reloj de referencia es dividido.
% \end{itemize}

% Entradas:
% \begin{itemize}
%     \item \textbf{enable.} Cuando esta señal esté a nivel alto, el módulo estará activo, en caso contrario, la salida estará siempre a valor bajo.
%     \item \textbf{clk\_in.} Reloj de referencia a partir del cual se genera el de salida.
% \end{itemize}

% Salidas:
% \begin{itemize}
%     \item \textbf{clk\_out.} Señal de reloj generada con la frecuencia deseada.
%     \item \textbf{clk\_pulse.} Señal con la misma frecuencia que el reloj de salida, pero con un ancho de pulso igual al del reloj de entrada.
% \end{itemize}


%* Listo
\subsection{Módulo de generación de reloj de baudios (\emph{clk\_baud\_pulse})}
De igual manera que el módulo \emph{clk\_div}, este también genera un reloj, pero en esta ocasión en vez de utilizar directamente \emph{Flip-Flops}, se utiliza un contador, lo que permite una mayor precisión en la salida. El ancho de pulso resultante es igual al del reloj de entrada. En el listado~\ref{src:resultados-modulos-clk-baud-pulse} se plasman los parámetros, entradas y salidas del módulo.

Este reloj generado, configurable por medio de un parámetro, es usado para controlar la velocidad (baudios) de lectura y escritura en el módulo de comunicación serie, comentado más adelante.

\begin{lstlisting}[language=Verilog,
    caption={Parámetros, entradas y salidas del módulo clk\_baud\_pulse.},
    label=src:resultados-modulos-clk-baud-pulse]
/*
 *
 * Módulo clk_baud_pulse
 *
 * Parámetros:
 *  - COUNTER_VAL. Valor optimo a contar para generar el pulso deseado.
 *  - PULSE_DELAY. Numero de retrasos en la señal de salida antes producir un pulso.
 *
 * Entradas:
 *  - enable. Cuando esta señal esté a nivel alto, el módulo estará activo, y en caso contrario la salida estará siempre a nivel bajo, reiniciando además sus registros internos.
 *  - clk_in. Reloj de referencia a partir del cual se genera el de salida.
 *
 * Salidas:
 *  - clk_pulse. Pulso generado.
 *
 */
\end{lstlisting}


%* Listo
\subsection{Módulo de memoria FIFO (\emph{FIFO\_BRAM\_SYNC})}
Módulo que de forma sincrona en lectura y escritura al reloj de entrada, es capaz de almacenar datos en los bloques de RAM internos de la FPGA, de tal manera que el primer dato en ser introducido sea el primero en ser extraído. En el listado~\ref{src:resultados-modulos-fifo} se plasman los parámetros, entradas y salidas del módulo.

Se han creado dos variantes, \emph{FIFO\_BRAM\_SYNC} y \emph{FIFO\_BRAM\_SYNC\_CUSTOM}, ambas parten de la misma base de funcionamiento, pero la segunda permite utilizar más de un único bloque de RAM interna.

\begin{lstlisting}[language=Verilog,
    caption={Parámetros, entradas y salidas del módulo FIFO\_BRAM\_SYNC\_CUSTOM.},
    label=src:resultados-modulos-fifo]
/*
 *
 * Módulo FIFO_BRAM_SYNC_CUSTOM
 *
 * Parámetros:
 *  - ALMOST_FULL. Porcentaje mínimo de la memoria que hace que se active la señal wr_almost_full. Por defecto vale 0.9.
 *  - ALMOST_EMPTY. Porcentaje máximo de la memoria que hace que se active la señal rd_almost_empty. Por defecto vale 0.1.
 *  - DATA_WIDTH. Tamaño de cada valor almacenado. Por defecto vale 8bits.
 *  - FIFO_SIZE_ML. Número de bloques de RAM a usar. Por defecto se utiliza uno.
 *
 * Entradas:
 *  - rst. Señal de reinicio, activa a nivel bajo.
 *  - clk. Reloj de referencia.
 *  - wr_dv. Señal que indica que los datos de entrada deben ser almacenados.
 *  - wr_DATA. Datos a ser almacenados. Debe tener el mismo ancho que el parámetro DATA_WIDTH.
 *  - rd_en. Señal que indica que se desea leer los datos almacenados.
 *
 * Salidas:
 *  - wr_full. Señal que indica que la memoria esta llena. Futuras operaciones de escritura serán ignoradas.
 *  - wr_almost_full. Señal que indica que la memoria esta casi llena.
 *  - rd_DATA. Datos leidos de la memoria.
 *  - rd_empty. Señal que indica que la memoria esta vacía. Futuras operaciones de lectura serán ignoradas.
 *  - rd_almost_empty. Señal que indica que la memoria esta casi vacía.
 *
 */
\end{lstlisting}

% Parámetros:
% \begin{itemize}
    %     \item \textbf{\emph{ALMOST\_FULL}.} Porcentaje mínimo de la memoria que hace que se active la señal wr\_almost\_full. Por defecto vale $0.9$.
    %     \item \textbf{\emph{ALMOST\_EMPTY}.} Porcentaje máximo de la memoria que hace que se active la señal rd\_almost\_empty. Por defecto vale $0.1$.
    %     \item \textbf{\emph{DATA\_WIDTH}.} Tamaño de cada valor almacenado. Por defecto vale $8~bits$.
% \end{itemize}
% Entradas. Señales sincrona al flanco de subida del reloj.:
% \begin{itemize}
    %     \item \textbf{\emph{rst}.} Señal de reinicio, activa a nivel bajo.
%     \item \textbf{\emph{clk}.} Reloj de referencia.
%     \item \textbf{\emph{wr\_dv}.} Señal que indica que los datos de entrada deben ser almacenados. 
%     \item \textbf{\emph{wr\_DATA}.} Datos a ser almacenados. Debe tener el mismo ancho que el parámetro \emph{DATA\_WIDTH}.
%     \item \textbf{\emph{rd\_en}.} Señal que indica que se desea leer los datos almacenados.
% \end{itemize}
% Salidas:
% \begin{itemize}
%     \item \textbf{\emph{wr\_full}.} Señal que indica que la memoria esta llena. Futuras operaciones de escritura serán ignoradas.
%     \item \textbf{\emph{wr\_almost\_full}.} Señal que indica que la memoria esta casi llena.
%     \item \textbf{\emph{rd\_DATA}.} Datos leidos de la memoria.
%     \item \textbf{\emph{rd\_empty}.} Señal que indica que la memoria esta vacía. Futuras operaciones de lectura serán ignoradas.
%     \item \textbf{\emph{rd\_almost\_empty}.} Señal que indica que la memoria esta casi vacia.
% \end{itemize}


%* Listo
\subsection{Módulo de registro de desplazamiento universal (\emph{shift\_register})}
Módulo capaz de desplazar tanto a izquierda como a derecha la información almacenada, y que a su vez, permite una carga y lectura en paralelo. En el listado~\ref{src:resultados-modulos-shift} se plasman los parámetros, entradas y salidas del módulo.

La finalidad de este submódulo es poder convertir datos de serie a paralelo o de paralelo a serie, cuando ocurra una recepción o transmisión de datos serie respectivamente.

En la figura~\ref{fig:shift_esquema} se muestra, mostrando sus señales, el funcionamiento del registro de desplazamiento diseñado, en está ocasión, con desplazamiento hacia la derecha.

\begin{figure}[htb]
    \centering
    \includegraphics[height=46mm]{esquemas/shift_register.eps}
    \caption{Ejemplo de funcionamiento del registro de desplazamiento hacia la derecha.}
    \label{fig:shift_esquema}
\end{figure}

\begin{lstlisting}[language=Verilog,
    caption={Parámetros, entradas y salidas del módulo shift\_register.},
    label=src:resultados-modulos-shift]
/*
 *
 * Módulo shift_register
 *
 * Parámetros:
 *  - BITS. Tamaño en bits del registro de desplazamiento. El tamaño total será de BITS + 1 (bit de salida).
 *
 * Entradas:
 *  - clk. Reloj de referencia. Todas las operaciones se ejecutarán en el flanqueo de subida.
 *  - rst. Señal de reinicio, activa a nivel bajo.
 *  - bit_in. Bit a ser desplazado dentro del registro (modos 01 y 10).
 *  - DATA_IN. Datos a ser cargados de forma paralela (modo 11).
 *  - mode. Selector de operación a realizar [2 bits].
 *     > 00. No hacer nada.
 *     > 01. Desplazamiento a izquierda.
 *     > 10. Desplazamiento a derecha.
 *     > 11. Carga paralela.
 *
 * Salidas:
 *  - bit_out. Bit de salida tras el desplazamiento (modos 01 y 10).
 *  - DATA. Datos paralelos almacenados.
 *
 */
\end{lstlisting}


%* Listo
\subsection{Módulo de comunicación serie (\emph{UART})}
Sistema capaz de generar y recibir señales compatibles con una comunicación bidireccional serie 8N1\footnote{8N1: $8~bits$ de datos, sin $bit$ de paridad y un $bit$ de parada}, consiguiendo una tasa de transferencia estable máxima de $3750000~bauds$. Además, tanto para la lectura coma para la escritura, se han incorporado unos \emph{buffers} basados en la memoria FIFO anterior, de $512~bytes$ cada uno. En el listado~\ref{src:resultados-modulos-uart} se plasman los parámetros, entradas y salidas del módulo.

\begin{lstlisting}[language=Verilog,
    caption={Parámetros, entradas y salidas del módulo UART.},
    label=src:resultados-modulos-uart]
/*
 *
 * Módulo UART
 *
 * Parámetros:
 *  - BAUDS. Valor optimo a contar para generar los baudios deseado.
 *
 * Entradas:
 *  - rst. Señal de reinicio, activa a nivel bajo.
 *  - clk. Reloj de referencia.
 *  - Rx. Datos serializados de de entrada.
 *  - I_DATA. Señal de 8bits que contiene los datos a ser enviados.
 *  - send_data. Señal que inicializa una transmisión de datos.
 *  - NxT. Señal para extraer un byte de datos del buffer de lectura.
 *
 * Salidas:
 *  - Tx. Datos serializados de de salida.
 *  - clk_Rx. Reloj, a la velocidad fijada por BAUDS, usado para recibir los datos.
 *  - clk_Tx. Reloj, a la velocidad fijada por BAUDS, usado para transmitir los datos.
 *  - O_DATA. Señal de 8bits que contiene los datos recibidos.
 *  - TiP. Señal que indcia que hay una transmisión en proceso.
 *  - NrD. Señal que indica la llegada de nuevos datos. Esta estará activa un pulso de clk.
 *  - Tx_FULL. Señal que indica que el buffer de transmisión interno está lleno.
 *  - Rx_FULL. Señal que indica que el buffer de recepción interno está lleno.
 *  - Rx_EMPTY. Señal que indica que el buffer de recepción interno está vacío.
 *
 */
\end{lstlisting}

Este módulo se ha dividido a su vez en los siguientes submódulos.
\begin{itemize}
    %* Listo
    \item \textbf{Submódulo de recepción serie (\emph{UART\_Rx}).} \\
    Está continuamente esperando a que la señal de entrada de datos serie pase de un nivel alto a otro bajo, y una vez detectada esa caída, empezar a almacenar los $bits$ que conforman la trama a la velocidad dictada por el reloj de baudios. En la figura~\ref{fig:flujo_uart_rx} se muestra su flujo de funcionamiento.

    \begin{figure}[!hbt]
        \centering
        \scalebox{0.85} {\input{diagramas_flujo/UART_Rx.tex}}
        \caption{Diagrama de funcionamiento del submódulo de recepción serie (\emph{UART\_Rx})}
        \label{fig:flujo_uart_rx}
    \end{figure}
    
    %* Listo
    \item \textbf{Submódulo de emisión serie (\emph{UART\_Tx}).} \\
    En este caso, cuando internamente se quiera enviar un mensaje, se exportan sucesivamente los $10bits$ que conforman la trama a la velocidad dada por el reloj de baudios. En la figura~\ref{fig:flujo_uart_tx} se muestra su flujo de funcionamiento.
    \begin{figure}[!hbt]
        \centering
        \scalebox{0.85} {\input{diagramas_flujo/UART_Tx.tex}}
        \caption{Diagrama de funcionamiento del submódulo de emisión serie (\emph{UART\_Tx})}
        \label{fig:flujo_uart_tx}
    \end{figure}
\end{itemize}

%* Listo
\subsection{Módulo de comunicación ULPI}
Sistema, que de forma síncrona al reloj de $60MHz$ generado por el integrado \emph{USB3300}, es capaz tanto de procesar como de generar señales ULPI, tal como se contempla en su especificación\cite{ulpi-specs}. En el listado~\ref{src:resultados-modulos-ulpi} se plasman las entradas y salidas del módulo.

\begin{lstlisting}[language=Verilog,
    caption={Entradas y salidas del módulo ULPI.},
    label=src:resultados-modulos-ulpi]
/*
 *
 * Módulo ULPI
 *
 * Entradas:
 *  - rst. Señal de reinicio, activa a nivel bajo.
 *  - clk_ice. Reloj interno iCEstick de 12MHz.
 *  - clk_ULPI. Reloj externo de 60MHz.
 *  - PrW. Señal que activa la escritura de registro.
 *  - PrR. Señal que activa la lectura de registro.
 *  - ADDR. Dirección de 6bits que indica donde se van a escribir/leer los datos.
 *  - REG_VAL_W. Valor a ser escrito en el registro ULPI.
 *  - DATA_re. Señal que extrae un byte de los datos de captura.
 *  - INFO_re. Señal que extrae un paquete con la información de la última captura.
 *  - DIR. Señal del bus ULPI (DIRection).
 *  - NXT. Señal del bus ULPI (NeXT).
 *  - DATA_in. Señal de datos de entrada del bus ULPI.
 *
 * Salidas:
 *  - status. Señal que indica en que estado se encuentra el módulo (lectura, escritura, etc..)
 *  - busy. Señal que indica que el módulo está ocupado.
 *  - REG_VAL_R. Valor del registro leído.
 *  - RxCMD. Señal que contiene información relevante del bus USB.
 *  - RxLineState. Información del bus USB almacenada en RxCMD.
 *  - RxVbusState. Información del bus USB almacenada en RxCMD.
 *  - RxActive. Información del bus USB almacenada en RxCMD.
 *  - RxError. Información del bus USB almacenada en RxCMD.
 *  - RxHostDisconnect. Información del bus USB almacenada en RxCMD.
 *  - RxID. Información del bus USB almacenada en RxCMD.
 *  - USB_DATA. Datos capturados USB.
 *  - USB_INFO_DATA. Información de la última captura USB (RxCMD y tamaño).
 *  - DATA_buff_full. Señal que indica que el buffer de captura está lleno.
 *  - DATA_buff_empty. Señal que indica que el buffer de captura está vacio.
 *  - INFO_buff_full. Señal que indica que el buffer de información está lleno.
 *  - INFO_buff_empty. Señal que indica que el buffer de información está vacio.
 *  - DATA_out. Señal de datos de salida del bus ULPI.
 *  - STP. Señal del bus ULPI (SToP).
 *  - U_RST. Señal de reinicio del integrado USB3300.
 */
\end{lstlisting}

De todos los modos de funcionamiento de dicho bus, y tal como se ha comentado en el capitulo \ref{ch:objetivos} de objetivos, se han creado unicamente los submódulos encargados de leer y escribir registros, y el modo de recibir datos USB.

En la siguiente lista se nombran los diversos submódulo que lo forman, inicializados posteriormente todos ellos en un mismo archivo siguiendo el diagrama mostrado en la figura~\ref{fig:flujo_ulpi_main}.

\begin{figure}[hbtp]
    \centering
    \scalebox{0.8} {\input{diagramas_flujo/ULPI.tex}}
    \caption{Diagrama de funcionamiento de la unión de módulos ULPI}
    \label{fig:flujo_ulpi_main}
\end{figure}

\begin{itemize}
    %* Listo
    \item \textbf{Submódulo de escritura de registros (\emph{ULPI\_REG\_WRITE}).} \\
    Dándole una dirección de $6bits$ y un $byte$ de datos, este módulo genera las señales necesarias para la escritura de registros. En la figura~\ref{fig:flujo_ulpi_write} se muestra su flujo de funcionamiento.
    \begin{figure}[hbtp]
        \centering
        \scalebox{0.8} {\input{diagramas_flujo/ULPI_REG_WRITE.tex}}
        \caption{Diagrama de funcionamiento del submódulo de escritura de registros ULPI (\emph{ULPI\_REG\_WRITE})}
        \label{fig:flujo_ulpi_write}
    \end{figure}
    
    %* Listo
    \item \textbf{Submódulo de lectura de registros (\emph{ULPI\_REG\_READ}).} \\
    Dándole en esta ocasión únicamente la dirección de $6bits$, este genera las señales necesarias para que el integrado \emph{USB3300} envíe el valor del registro solicitado, valor que debe ser leído por este modulo. En la figura~\ref{fig:flujo_ulpi_read} se muestra su flujo de funcionamiento.
    \begin{figure}[hbtp]
        \centering
        \scalebox{0.8} {\input{diagramas_flujo/ULPI_REG_READ.tex}}
        \caption{Diagrama de funcionamiento del submódulo de lectura de registros ULPI (\emph{ULPI\_REG\_READ})}
        \label{fig:flujo_ulpi_read}
    \end{figure}
    
    %* Listo
    \item \textbf{Submódulo de obtención de datos USB (\emph{ULPI\_RECV}).} \\
    Cada vez que el integrado \emph{USB3300} quiera enviar una captura de datos, pone a nivel alto la señal DIR y empieza a transmitir los datos. Este módulo está continuamente esperando dicho cambio, a partir del cual obtiene, clasifica y almacena los datos entrantes. En la figura~\ref{fig:flujo_ulpi_recv} se muestra su flujo de funcionamiento.
    \begin{figure}[hbtp]
        \centering
        \scalebox{0.8} {\input{diagramas_flujo/ULPI_RECV.tex}}
        \caption{Diagrama de funcionamiento del submódulo de recepción USB (\emph{ULPI\_RECV})}
        \label{fig:flujo_ulpi_recv}
    \end{figure}
\end{itemize}


%* Listo
\subsection{Módulo de procesado y almacenaje de comandos entrantes (\emph{ULPI\_op})}
Se ha diseñado e implementado un simple protocolo, con el que ser capaz de recibir las ordenes del sistema y de enviar los datos capturados.

Siempre que se desee ejecutar un comando en el sistema de captura, el PC envía $2~bytes$ (\emph{YYZZZZZZ\_XXXXXXXX}), separados a su vez en tres grupos, de 2, 6 y 8 $bits$ respectivamente. Tal como se recoge en la tabla~\ref{tab:comandos_operacion}, el primer grupo indica que comando se debe realizar, el segundo la dirección en la que realizar dicha operación, y el tercero, los datos a utilizar.

\begin{table}[htbp]
    \caption{Información de los $bytes$ enviados a la \emph{FPGA}.}
    \centering
    \label{tab:comandos_operacion}
    \begin{tabular}{|c|c|c|c|c|}
        \hline
        % Bits operación ($2~bits$) & Bits dirección ($6~bits$) & Bits datos ($8~bits$) & Descripción                                    & Respuesta \\ \hline
        Bits comando & Bits dirección & Bits datos & Descripción & Respuesta \\ \hline
        \hline
        00 & Indiferente & 10010110 & \begin{tabular}{@{}c@{}}Activar/desactivar \\ envío de datos USB\end{tabular} & --       \\ \hline
        01 & Indiferente & Indiferente & \begin{tabular}{@{}c@{}}Enviar último valor \\ de registro leído\end{tabular} & 1 byte   \\ \hline
        10 & Dirección a escribir & Datos a escribir & Escribir registro \emph{ULPI} & -- \\ \hline
        11 & Dirección a leer & Indiferente & Leer registro \emph{ULPI} & --              \\ \hline
    \end{tabular}
\end{table}

Estos $bytes$, tras ser recibidos por el módulo de comunicación serie, son recogidos por este módulo, el cual los clasifica y almacena hasta su ejecución. En el listado~\ref{src:resultados-modulos-ulpi-op} se plasman las entradas y salidas del módulo.

\begin{lstlisting}[language=Verilog,
    caption={Entradas y salidas del módulo ULPI\_op.},
    label=src:resultados-modulos-ulpi-op]
/*
 *
 * Módulo ULPI_op
 *
 * Entradas:
 *  - rst. Señal de reinicio, activa a nivel bajo.
 *  - clk. Reloj de referencia.
 *  - UART_DATA. Datos del puerto serie.
 *  - UART_Rx_EMPTY. Señal que indica que el puerto serie no tiene datos disponibles.
 *  - op_stack_pull. Señal que indica que se quiere obtner un nuevo valor del buffer de operaciones.
 *
 * Salidas:
 *  - UART_NxT. Señal usada para obtener, si fuera posible, un nuevo byte.
 *  - op_stack_msg. Comando completo recibido y almacendao.
 *  - op_stack_full. Señal que indica que el buffer de operaciones está lleno.
 *  - op_stack_empty. Señal que indica que el buffer de operaciones está vacio.
 *
 */
\end{lstlisting}


%* Listo
\subsection{Módulos de control de botonera (\emph{btn\_debouncer} y \emph{signal\_trigger})}
Al haber introducido varios botones externos, estos sufren una propiedad física de rebote, por la que el botón, al ser pulsado, salta entre varios estados antes de estabilizarse, produciendo pulsaciones no deseadas. Para solucionarlo, se ha creado un simple módulo que concatena varios \emph{Flip-Flops} tal como se muestra en la figura~\ref{fig:esquema-debounce}.

\begin{figure}[htb]
    \centering
    \includegraphics[width=80mm]{esquemas/debounce.eps}
    \caption{Esquema de funcionamiento del módulo btn\_debouncer}
    \label{fig:esquema-debounce}
\end{figure}

Por otro lado, como las pulsaciones del usuario tienen una duración mucho mayor a la de un ciclo del reloj de control, se ha creado un segundo módulo que ante la pulsación de larga duración, envía un único pulso con el mismo ancho que el del reloj de entrada.


%* Listo
\subsection{Módulo de control maestro (\emph{main\_controller})}
Los módulos anteriormente explicados, no poseen relación entre ellos, por lo que necesitan un módulo extra encargado de temporizar y distribuir que tareas deben realizar. Por tanto, este módulo a partir de las señales generadas por el resto de ellos, prioritiza las tareas de la siguiente manera.
\begin{enumerate}
    \item Ejecución de un comando de activacion/desactivacion de envío de datos.
    \item Ejecución de un comando de envío del último registro leído.
    \item Ejecución de un comando de escritura de registro.
    \item Ejecución de un comando de lectura de registro.
    \item Envío de datos de captura.
    \item Envío de un $byte$ de prueba al pulsar el botón externo.
\end{enumerate}



%* Listo
\section{Simulaciones finales}
Con el objetivo de eliminar posibles errores capaces de dañar los propios componentes \emph{hardware}, y para comprobar el correcto funcionamiento del sistema, se han realizado diversas pruebas previas al sintetizado y utilización de la configuración final. Las gráficas resultantes de las simulaciones se pueden ver en el anexo~\ref{ch:simulacion-final}.

\begin{enumerate}
    %* Listo
    \item \textbf{Prueba del botón auxiliar de reinicio.} \\
    Se simula la pulsación del botón externo de reinicio, poniendo el sistema en su estado inicial.
    
    %* Listo
    \item \textbf{Prueba del botón auxiliar de \emph{test}.} \\
    Se simula la pulsación del botón externo de \emph{test}, produciendo un envío de un $byte$ de prueba por el puerto serie.
    % Se simulan las pulsaciones de los botones externos de la \emph{FPGA}, produciendo un reinicio con el primero, y un envío de un $byte$ por el puerto serie con el segundo.

    %* Listo
    \item \textbf{Prueba de lectura de registro.} \\
    Se simula una petición enviada por el puerto serie que realice una lectura de registro \emph{ULPI}.
    
    %* Listo
    \item \textbf{Prueba de transmisión del último registro leído.} \\
    Se simula una petición enviada por el puerto serie para enviar el valor del registro anteriormente leído al PC.
    
    %* Listo
    \item \textbf{Prueba de escritura de registro.} \\
    Se simula una petición enviada por el puerto serie que escriba un $byte$ en un registro del integrado \emph{USB3300}.
    
    %* Listo
    \item \textbf{Prueba de captación de 6 bytes USB.}{\label{enum:captacion_6}} \\
    Prueba en la que se simula la llegada de $6~bytes$ de datos USB, se comprueba también el correcto guardado de los mismos en la memoria FIFO interna.
    
    %* Listo
    \item \textbf{Prueba de activación de la transmisión de datos capturados.}{\label{enum:activacion_transmision}} \\
    Se simula una petición enviada por el puerto serie, con la que activar el envío de los datos capturados.
    
    %* Listo
    \item \textbf{Prueba de captación de 4 bytes USB.} \\
    De igual manera que la prueba \ref{enum:captacion_6}, pero enviando esta vez $4~bytes$ con el envío de datos al PC activado.
    
    %* Listo
    \item \textbf{Prueba de captación de cambios de estado del bus USB.} \\
    Se simula un cambio de estado USB enviado por el bus \emph{ULPI}, observando si se actualiza en la FPGA.
    
    %* Listo
    \item \textbf{Prueba de finalización de la transmisión de datos capturados.} \\
    De igual manera que en la prueba \ref{enum:activacion_transmision} se activaba el envió de datos automático, se realiza la misma petición, desactivándolo en este caso.
\end{enumerate}


% \section{Información del sintetizado final}
% INFO??

% \begin{itemize}
%     \item Utilizado 818 de 1280 (63\%) celdas lógicas de la FPGA.
%     \item Utilizados los 16 bloques de RAM disponible en la FPGA.
%     \item El circuito interno lógico interno encargado del bus ULPI soporta una frecuencia de trabajo máxima de $79.05MHz$, por lo que supera perfectamente la velocidad mínima mínima de $60MHz$.
% \end{itemize}

% \chapter{Resultados}
% \label{ch:resultados-plantilla}

% Escribe en este capítulo los resultados del proyecto.  Este capítulo debería explicar los resultados de forma global, no los resultados de cada iteración.  Probablemente será el capítulo con más tablas y gráficas.  Revisa las secciones~\ref{sec:figuras} y~\ref{sec:tablas} para aprender cómo se escriben en \LaTeX{}.