TimeQuest Timing Analyzer report for acu_stack
Wed May  8 17:26:28 2019
Quartus II 32-bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Recovery: 'clk'
 15. Slow 1200mV 85C Model Removal: 'clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Slow 1200mV 85C Model Metastability Report
 24. Slow 1200mV 0C Model Fmax Summary
 25. Slow 1200mV 0C Model Setup Summary
 26. Slow 1200mV 0C Model Hold Summary
 27. Slow 1200mV 0C Model Recovery Summary
 28. Slow 1200mV 0C Model Removal Summary
 29. Slow 1200mV 0C Model Minimum Pulse Width Summary
 30. Slow 1200mV 0C Model Setup: 'clk'
 31. Slow 1200mV 0C Model Hold: 'clk'
 32. Slow 1200mV 0C Model Recovery: 'clk'
 33. Slow 1200mV 0C Model Removal: 'clk'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Propagation Delay
 40. Minimum Propagation Delay
 41. Slow 1200mV 0C Model Metastability Report
 42. Fast 1200mV 0C Model Setup Summary
 43. Fast 1200mV 0C Model Hold Summary
 44. Fast 1200mV 0C Model Recovery Summary
 45. Fast 1200mV 0C Model Removal Summary
 46. Fast 1200mV 0C Model Minimum Pulse Width Summary
 47. Fast 1200mV 0C Model Setup: 'clk'
 48. Fast 1200mV 0C Model Hold: 'clk'
 49. Fast 1200mV 0C Model Recovery: 'clk'
 50. Fast 1200mV 0C Model Removal: 'clk'
 51. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 52. Setup Times
 53. Hold Times
 54. Clock to Output Times
 55. Minimum Clock to Output Times
 56. Propagation Delay
 57. Minimum Propagation Delay
 58. Fast 1200mV 0C Model Metastability Report
 59. Multicorner Timing Analysis Summary
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Progagation Delay
 65. Minimum Progagation Delay
 66. Board Trace Model Assignments
 67. Input Transition Times
 68. Signal Integrity Metrics (Slow 1200mv 0c Model)
 69. Signal Integrity Metrics (Slow 1200mv 85c Model)
 70. Signal Integrity Metrics (Fast 1200mv 0c Model)
 71. Setup Transfers
 72. Hold Transfers
 73. Recovery Transfers
 74. Removal Transfers
 75. Report TCCS
 76. Report RSKM
 77. Unconstrained Paths
 78. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name      ; acu_stack                                           ;
; Device Family      ; Cyclone IV GX                                       ;
; Device Name        ; EP4CGX22CF19C6                                      ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.17        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  16.7%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 224.77 MHz ; 224.77 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.449 ; -447.738           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.296 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -0.932 ; -41.685               ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 0.560 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -254.696                         ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                                                                                                                                                                             ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                      ; To Node                                                                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.449 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.push_after_mem2                                                                                                        ; clk          ; clk         ; 1.000        ; 0.329      ; 4.773      ;
; -3.441 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem                                                                                                          ; clk          ; clk         ; 1.000        ; -0.065     ; 4.371      ;
; -3.435 ; edac_protected_stack:L_USER_LOGIC|state.idle                                                                                                                   ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem                                                                                                          ; clk          ; clk         ; 1.000        ; -0.429     ; 4.001      ;
; -3.399 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[6]                                                                                ; clk          ; clk         ; 1.000        ; -0.375     ; 4.019      ;
; -3.378 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[21]                                                                               ; clk          ; clk         ; 1.000        ; -0.379     ; 3.994      ;
; -3.375 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[1]                                                                                ; clk          ; clk         ; 1.000        ; -0.383     ; 3.987      ;
; -3.366 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.top_before_mem                                                                                                         ; clk          ; clk         ; 1.000        ; -0.064     ; 4.297      ;
; -3.343 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.pop_calc_addr                                                                                                          ; clk          ; clk         ; 1.000        ; -0.064     ; 4.274      ;
; -3.340 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[2]                                                                                ; clk          ; clk         ; 1.000        ; -0.383     ; 3.952      ;
; -3.338 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[4]                                                                                ; clk          ; clk         ; 1.000        ; -0.383     ; 3.950      ;
; -3.332 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[9]                                                                                ; clk          ; clk         ; 1.000        ; -0.379     ; 3.948      ;
; -3.329 ; edac_protected_stack:L_USER_LOGIC|state.push_after_mem2                                                                                                        ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem                                                                                                          ; clk          ; clk         ; 1.000        ; -0.471     ; 3.853      ;
; -3.318 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.249      ; 4.595      ;
; -3.312 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[5]                                                                                ; clk          ; clk         ; 1.000        ; -0.383     ; 3.924      ;
; -3.312 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[20]                                                                               ; clk          ; clk         ; 1.000        ; -0.379     ; 3.928      ;
; -3.309 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[19]                                                                               ; clk          ; clk         ; 1.000        ; -0.379     ; 3.925      ;
; -3.298 ; edac_protected_ram:MEM|we_hold_counter[1]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.push_after_mem2                                                                                                        ; clk          ; clk         ; 1.000        ; 0.329      ; 4.622      ;
; -3.291 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.push_after_mem2                                                                                                        ; clk          ; clk         ; 1.000        ; 0.326      ; 4.612      ;
; -3.285 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[3]                                                                                ; clk          ; clk         ; 1.000        ; -0.379     ; 3.901      ;
; -3.284 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[16]                                                                               ; clk          ; clk         ; 1.000        ; -0.383     ; 3.896      ;
; -3.283 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[14]                                                                               ; clk          ; clk         ; 1.000        ; -0.383     ; 3.895      ;
; -3.283 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[10]                                                                               ; clk          ; clk         ; 1.000        ; -0.383     ; 3.895      ;
; -3.280 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[18]                                                                               ; clk          ; clk         ; 1.000        ; -0.383     ; 3.892      ;
; -3.279 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.252      ; 4.559      ;
; -3.271 ; edac_protected_ram:MEM|re_hold_counter[1]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem                                                                                                          ; clk          ; clk         ; 1.000        ; -0.065     ; 4.201      ;
; -3.267 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.idle                                                                                                                   ; clk          ; clk         ; 1.000        ; 0.288      ; 4.550      ;
; -3.260 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[11]                                                                               ; clk          ; clk         ; 1.000        ; -0.383     ; 3.872      ;
; -3.213 ; edac_protected_ram:MEM|re_hold_counter[1]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.top_before_mem                                                                                                         ; clk          ; clk         ; 1.000        ; -0.064     ; 4.144      ;
; -3.198 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem                                                                                                          ; clk          ; clk         ; 1.000        ; -0.062     ; 4.131      ;
; -3.190 ; edac_protected_ram:MEM|re_hold_counter[1]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.pop_calc_addr                                                                                                          ; clk          ; clk         ; 1.000        ; -0.064     ; 4.121      ;
; -3.183 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.push_before_mem                                                                                                        ; clk          ; clk         ; 1.000        ; -0.064     ; 4.114      ;
; -3.183 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.pop_before_mem                                                                                                         ; clk          ; clk         ; 1.000        ; -0.064     ; 4.114      ;
; -3.169 ; edac_protected_ram:MEM|we_hold_counter[0]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.push_after_mem2                                                                                                        ; clk          ; clk         ; 1.000        ; 0.329      ; 4.493      ;
; -3.165 ; edac_protected_stack:L_USER_LOGIC|state.idle                                                                                                                   ; edac_protected_stack:L_USER_LOGIC|state.push_after_mem2                                                                                                        ; clk          ; clk         ; 1.000        ; -0.038     ; 4.122      ;
; -3.152 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.pop_before_mem                                                                                                         ; clk          ; clk         ; 1.000        ; -0.061     ; 4.086      ;
; -3.148 ; edac_protected_ram:MEM|re_hold_counter[0]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem                                                                                                          ; clk          ; clk         ; 1.000        ; -0.065     ; 4.078      ;
; -3.148 ; edac_protected_ram:MEM|re_hold_counter[1]                                                                                                                      ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.249      ; 4.425      ;
; -3.128 ; edac_protected_ram:MEM|we_hold_counter[1]                                                                                                                      ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.252      ; 4.408      ;
; -3.126 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.push_before_mem                                                                                                        ; clk          ; clk         ; 1.000        ; -0.061     ; 4.060      ;
; -3.123 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.push_calc_addr                                                                                                         ; clk          ; clk         ; 1.000        ; 0.319      ; 4.437      ;
; -3.123 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[1]                                                                                                            ; clk          ; clk         ; 1.000        ; -0.060     ; 4.058      ;
; -3.123 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[4]                                                                                                            ; clk          ; clk         ; 1.000        ; -0.060     ; 4.058      ;
; -3.123 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[6]                                                                                                            ; clk          ; clk         ; 1.000        ; -0.060     ; 4.058      ;
; -3.121 ; edac_protected_ram:MEM|re_hold_counter[1]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.push_after_mem2                                                                                                        ; clk          ; clk         ; 1.000        ; 0.326      ; 4.442      ;
; -3.119 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.top_before_mem                                                                                                         ; clk          ; clk         ; 1.000        ; -0.061     ; 4.053      ;
; -3.116 ; edac_protected_ram:MEM|we_hold_counter[1]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.idle                                                                                                                   ; clk          ; clk         ; 1.000        ; 0.288      ; 4.399      ;
; -3.109 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[7]~en                                                                                                           ; clk          ; clk         ; 1.000        ; -0.063     ; 4.041      ;
; -3.109 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[3]~reg0                                                                                                         ; clk          ; clk         ; 1.000        ; -0.063     ; 4.041      ;
; -3.109 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[1]~en                                                                                                           ; clk          ; clk         ; 1.000        ; -0.063     ; 4.041      ;
; -3.109 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.idle                                                                                                                   ; clk          ; clk         ; 1.000        ; 0.285      ; 4.389      ;
; -3.107 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.push_calc_addr                                                                                                         ; clk          ; clk         ; 1.000        ; 0.316      ; 4.418      ;
; -3.106 ; edac_protected_ram:MEM|re_hold_counter[0]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.top_before_mem                                                                                                         ; clk          ; clk         ; 1.000        ; -0.064     ; 4.037      ;
; -3.105 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[6]~reg0                                                                                                         ; clk          ; clk         ; 1.000        ; -0.068     ; 4.032      ;
; -3.088 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[4]~reg0                                                                                                         ; clk          ; clk         ; 1.000        ; -0.067     ; 4.016      ;
; -3.083 ; edac_protected_ram:MEM|re_hold_counter[0]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.pop_calc_addr                                                                                                          ; clk          ; clk         ; 1.000        ; -0.064     ; 4.014      ;
; -3.076 ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem                                                                                                          ; edac_protected_stack:L_USER_LOGIC|state.push_after_mem2                                                                                                        ; clk          ; clk         ; 1.000        ; 0.327      ; 4.398      ;
; -3.075 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.push_after_mem                                                                                                         ; clk          ; clk         ; 1.000        ; 0.288      ; 4.358      ;
; -3.070 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[7]~en                                                                                                           ; clk          ; clk         ; 1.000        ; -0.060     ; 4.005      ;
; -3.070 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[3]~reg0                                                                                                         ; clk          ; clk         ; 1.000        ; -0.060     ; 4.005      ;
; -3.070 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[1]~en                                                                                                           ; clk          ; clk         ; 1.000        ; -0.060     ; 4.005      ;
; -3.069 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem2                                                                                                         ; clk          ; clk         ; 1.000        ; 0.311      ; 4.375      ;
; -3.066 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[6]~reg0                                                                                                         ; clk          ; clk         ; 1.000        ; -0.065     ; 3.996      ;
; -3.065 ; edac_protected_stack:L_USER_LOGIC|state.idle                                                                                                                   ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem2                                                                                                         ; clk          ; clk         ; 1.000        ; -0.053     ; 4.007      ;
; -3.063 ; edac_protected_stack:L_USER_LOGIC|state.idle                                                                                                                   ; edac_protected_stack:L_USER_LOGIC|state.top_after_mem2                                                                                                         ; clk          ; clk         ; 1.000        ; -0.053     ; 4.005      ;
; -3.062 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.top_after_mem2                                                                                                         ; clk          ; clk         ; 1.000        ; 0.311      ; 4.368      ;
; -3.061 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.top_after_mem                                                                                                          ; clk          ; clk         ; 1.000        ; 0.311      ; 4.367      ;
; -3.055 ; edac_protected_stack:L_USER_LOGIC|state.idle                                                                                                                   ; edac_protected_stack:L_USER_LOGIC|state.top_after_mem                                                                                                          ; clk          ; clk         ; 1.000        ; -0.053     ; 3.997      ;
; -3.052 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[14]~reg0                                                                                                        ; clk          ; clk         ; 1.000        ; -0.062     ; 3.985      ;
; -3.052 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[11]~reg0                                                                                                        ; clk          ; clk         ; 1.000        ; -0.062     ; 3.985      ;
; -3.052 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[9]~reg0                                                                                                         ; clk          ; clk         ; 1.000        ; -0.062     ; 3.985      ;
; -3.052 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[0]~reg0                                                                                                         ; clk          ; clk         ; 1.000        ; -0.062     ; 3.985      ;
; -3.049 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[4]~reg0                                                                                                         ; clk          ; clk         ; 1.000        ; -0.064     ; 3.980      ;
; -3.047 ; edac_protected_ram:MEM|we_hold_counter[1]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem                                                                                                          ; clk          ; clk         ; 1.000        ; -0.062     ; 3.980      ;
; -3.041 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[12]                                                                               ; clk          ; clk         ; 1.000        ; -0.383     ; 3.653      ;
; -3.037 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.pop_calc_addr                                                                                                          ; clk          ; clk         ; 1.000        ; -0.061     ; 3.971      ;
; -3.035 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[15]~reg0                                                                                                        ; clk          ; clk         ; 1.000        ; -0.064     ; 3.966      ;
; -3.030 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[8]~reg0                                                                                                         ; clk          ; clk         ; 1.000        ; -0.059     ; 3.966      ;
; -3.030 ; edac_protected_ram:MEM|re_hold_counter[1]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.pop_before_mem                                                                                                         ; clk          ; clk         ; 1.000        ; -0.064     ; 3.961      ;
; -3.029 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[17]                                                                               ; clk          ; clk         ; 1.000        ; -0.379     ; 3.645      ;
; -3.025 ; edac_protected_ram:MEM|re_hold_counter[0]                                                                                                                      ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.249      ; 4.302      ;
; -3.018 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[13]                                                                               ; clk          ; clk         ; 1.000        ; -0.383     ; 3.630      ;
; -3.018 ; edac_protected_stack:L_USER_LOGIC|state.push_after_mem                                                                                                         ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem                                                                                                          ; clk          ; clk         ; 1.000        ; -0.429     ; 3.584      ;
; -3.013 ; edac_protected_ram:MEM|re_hold_counter[0]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.push_after_mem2                                                                                                        ; clk          ; clk         ; 1.000        ; 0.326      ; 4.334      ;
; -3.013 ; edac_protected_ram:MEM|re_hold_counter[1]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.push_before_mem                                                                                                        ; clk          ; clk         ; 1.000        ; -0.064     ; 3.944      ;
; -3.013 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[14]~reg0                                                                                                        ; clk          ; clk         ; 1.000        ; -0.059     ; 3.949      ;
; -3.013 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[11]~reg0                                                                                                        ; clk          ; clk         ; 1.000        ; -0.059     ; 3.949      ;
; -3.013 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[9]~reg0                                                                                                         ; clk          ; clk         ; 1.000        ; -0.059     ; 3.949      ;
; -3.013 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[0]~reg0                                                                                                         ; clk          ; clk         ; 1.000        ; -0.059     ; 3.949      ;
; -3.011 ; edac_protected_ram:MEM|we_hold_counter[1]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.pop_before_mem                                                                                                         ; clk          ; clk         ; 1.000        ; -0.061     ; 3.945      ;
; -3.010 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~45                                                                              ; clk          ; clk         ; 1.000        ; -0.065     ; 3.940      ;
; -3.010 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~48                                                                              ; clk          ; clk         ; 1.000        ; -0.065     ; 3.940      ;
; -3.010 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~49                                                                              ; clk          ; clk         ; 1.000        ; -0.065     ; 3.940      ;
; -3.010 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~47                                                                              ; clk          ; clk         ; 1.000        ; -0.065     ; 3.940      ;
; -3.010 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~37                                                                              ; clk          ; clk         ; 1.000        ; -0.065     ; 3.940      ;
; -3.010 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~35                                                                              ; clk          ; clk         ; 1.000        ; -0.065     ; 3.940      ;
; -3.010 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~36                                                                              ; clk          ; clk         ; 1.000        ; -0.065     ; 3.940      ;
; -3.010 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~31                                                                              ; clk          ; clk         ; 1.000        ; -0.065     ; 3.940      ;
; -3.008 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[15]                                                                               ; clk          ; clk         ; 1.000        ; -0.383     ; 3.620      ;
; -3.002 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[8]                                                                                ; clk          ; clk         ; 1.000        ; -0.379     ; 3.618      ;
; -3.000 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[7]                                                                                ; clk          ; clk         ; 1.000        ; -0.379     ; 3.616      ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                            ;
+-------+----------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                      ; To Node                                                                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.296 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[21]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.382      ; 0.865      ;
; 0.297 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[17]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.382      ; 0.866      ;
; 0.339 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[18]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.382      ; 0.908      ;
; 0.340 ; edac_protected_stack:L_USER_LOGIC|state.top_after_mem                                                          ; edac_protected_stack:L_USER_LOGIC|state.top_after_mem                                                                                                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.577      ;
; 0.340 ; edac_protected_stack:L_USER_LOGIC|mem_re                                                                       ; edac_protected_stack:L_USER_LOGIC|mem_re                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.577      ;
; 0.340 ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem2                                                         ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem2                                                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.577      ;
; 0.340 ; edac_protected_stack:L_USER_LOGIC|state.top_after_mem2                                                         ; edac_protected_stack:L_USER_LOGIC|state.top_after_mem2                                                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.577      ;
; 0.342 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[2]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.382      ; 0.911      ;
; 0.348 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[1]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.383      ; 0.918      ;
; 0.351 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[16]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.382      ; 0.920      ;
; 0.355 ; edac_protected_stack:L_USER_LOGIC|user_fsm_invalid                                                             ; edac_protected_stack:L_USER_LOGIC|user_fsm_invalid                                                                                                            ; clk          ; clk         ; 0.000        ; 0.065      ; 0.577      ;
; 0.356 ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem                                                          ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem                                                                                                         ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; edac_protected_stack:L_USER_LOGIC|stack_is_empty                                                               ; edac_protected_stack:L_USER_LOGIC|stack_is_empty                                                                                                              ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; edac_protected_ram:MEM|re_hold_counter[1]                                                                      ; edac_protected_ram:MEM|re_hold_counter[1]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                      ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; edac_protected_ram:MEM|we_hold_counter[0]                                                                      ; edac_protected_ram:MEM|we_hold_counter[0]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; edac_protected_ram:MEM|we_hold_counter[1]                                                                      ; edac_protected_ram:MEM|we_hold_counter[1]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                      ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; edac_protected_ram:MEM|re_hold_counter[0]                                                                      ; edac_protected_ram:MEM|re_hold_counter[0]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.359 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[9]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.383      ; 0.929      ;
; 0.359 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[10]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.383      ; 0.929      ;
; 0.360 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[5]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.383      ; 0.930      ;
; 0.363 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[7]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.383      ; 0.933      ;
; 0.369 ; edac_protected_stack:L_USER_LOGIC|mem_data_out[7]~reg0                                                         ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[7]                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 0.590      ;
; 0.369 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[4]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.382      ; 0.938      ;
; 0.370 ; edac_protected_stack:L_USER_LOGIC|ff_reset_n                                                                   ; edac_protected_stack:L_USER_LOGIC|as_reset_n                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.065      ; 0.592      ;
; 0.370 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[6]  ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 0.591      ;
; 0.371 ; edac_protected_stack:L_USER_LOGIC|mem_data_out[6]~reg0                                                         ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[6]                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 0.592      ;
; 0.371 ; edac_protected_stack:L_USER_LOGIC|ff_recover_fsm_n                                                             ; edac_protected_stack:L_USER_LOGIC|recover_fsm_n_filtered                                                                                                      ; clk          ; clk         ; 0.000        ; 0.065      ; 0.593      ;
; 0.379 ; edac_protected_ram:MEM|we_hold_counter[0]                                                                      ; edac_protected_ram:MEM|we_hold_counter[1]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.064      ; 0.600      ;
; 0.382 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[3]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.383      ; 0.952      ;
; 0.382 ; edac_protected_ram:MEM|we_hold_counter[0]                                                                      ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.064      ; 0.603      ;
; 0.389 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[15]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.382      ; 0.958      ;
; 0.390 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[12]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[22]                                                               ; clk          ; clk         ; 0.000        ; 0.064      ; 0.611      ;
; 0.390 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[10]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[20]                                                               ; clk          ; clk         ; 0.000        ; 0.064      ; 0.611      ;
; 0.390 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[15]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[25]                                                               ; clk          ; clk         ; 0.000        ; 0.064      ; 0.611      ;
; 0.390 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[3]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[13]                                                               ; clk          ; clk         ; 0.000        ; 0.064      ; 0.611      ;
; 0.390 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[4]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[14]                                                               ; clk          ; clk         ; 0.000        ; 0.064      ; 0.611      ;
; 0.391 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[6]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[12]                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 0.612      ;
; 0.391 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[1]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[11]                                                               ; clk          ; clk         ; 0.000        ; 0.064      ; 0.612      ;
; 0.391 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[9]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[19]                                                               ; clk          ; clk         ; 0.000        ; 0.064      ; 0.612      ;
; 0.391 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[8]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[18]                                                               ; clk          ; clk         ; 0.000        ; 0.064      ; 0.612      ;
; 0.392 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[6]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~34                                                                             ; clk          ; clk         ; 0.000        ; 0.064      ; 0.613      ;
; 0.393 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[2]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[12]                                                               ; clk          ; clk         ; 0.000        ; 0.064      ; 0.614      ;
; 0.487 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[12]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.383      ; 1.057      ;
; 0.492 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[17]           ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[11]                                                ; clk          ; clk         ; 0.000        ; 0.065      ; 0.714      ;
; 0.495 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[3]  ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[3]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 0.716      ;
; 0.499 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[14]                               ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[14]                                                          ; clk          ; clk         ; 0.000        ; 0.068      ; 0.724      ;
; 0.501 ; edac_protected_stack:L_USER_LOGIC|mem_data_out[15]~reg0                                                        ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[15]                                                          ; clk          ; clk         ; 0.000        ; 0.065      ; 0.723      ;
; 0.503 ; ff_read_strobe_from_acu                                                                                        ; read_strobe_from_acu_filtered                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.079      ; 0.739      ;
; 0.503 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[0]  ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[0]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 0.724      ;
; 0.510 ; edac_protected_stack:L_USER_LOGIC|mem_data_out[8]~reg0                                                         ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[8]                                                           ; clk          ; clk         ; 0.000        ; 0.060      ; 0.727      ;
; 0.512 ; edac_protected_stack:L_USER_LOGIC|mem_addr[3]                                                                  ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[7]                                                                ; clk          ; clk         ; 0.000        ; 0.107      ; 0.776      ;
; 0.512 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[10] ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[10]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.064      ; 0.733      ;
; 0.514 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[12] ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[12]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.064      ; 0.735      ;
; 0.521 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[1]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[3]                                                            ; clk          ; clk         ; 0.000        ; 0.063      ; 0.741      ;
; 0.523 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[1]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[7]                                                            ; clk          ; clk         ; 0.000        ; 0.063      ; 0.743      ;
; 0.526 ; edac_protected_stack:L_USER_LOGIC|mem_data_out[0]~reg0                                                         ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[0]                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 0.746      ;
; 0.536 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[0]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[6]                                                            ; clk          ; clk         ; 0.000        ; 0.064      ; 0.757      ;
; 0.536 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[14]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[24]                                                               ; clk          ; clk         ; 0.000        ; 0.064      ; 0.757      ;
; 0.536 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[13]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[23]                                                               ; clk          ; clk         ; 0.000        ; 0.064      ; 0.757      ;
; 0.537 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[2]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[8]                                                            ; clk          ; clk         ; 0.000        ; 0.064      ; 0.758      ;
; 0.537 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[11]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[21]                                                               ; clk          ; clk         ; 0.000        ; 0.064      ; 0.758      ;
; 0.538 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[7]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[17]                                                               ; clk          ; clk         ; 0.000        ; 0.064      ; 0.759      ;
; 0.539 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[12]           ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[18]                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 0.760      ;
; 0.540 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[5]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[15]                                                               ; clk          ; clk         ; 0.000        ; 0.064      ; 0.761      ;
; 0.547 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[14]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.382      ; 1.116      ;
; 0.551 ; edac_protected_stack:L_USER_LOGIC|mem_we                                                                       ; edac_protected_ram:MEM|we_d                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.065      ; 0.773      ;
; 0.558 ; edac_protected_stack:L_USER_LOGIC|mem_data_out[9]~reg0                                                         ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[9]                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 0.779      ;
; 0.559 ; edac_protected_stack:L_USER_LOGIC|mem_data_out[11]~reg0                                                        ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[11]                                                          ; clk          ; clk         ; 0.000        ; 0.064      ; 0.780      ;
; 0.559 ; edac_protected_stack:L_USER_LOGIC|mem_data_out[4]~reg0                                                         ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[4]                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 0.780      ;
; 0.559 ; edac_protected_stack:L_USER_LOGIC|mem_addr[4]                                                                  ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[10]                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.796      ;
; 0.567 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[8]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.382      ; 1.136      ;
; 0.575 ; edac_protected_stack:L_USER_LOGIC|mem_addr[3]                                                                  ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[8]                                                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.812      ;
; 0.576 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[6]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[0]                                                 ; clk          ; clk         ; 0.000        ; 0.064      ; 0.797      ;
; 0.576 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[10]           ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[4]                                                 ; clk          ; clk         ; 0.000        ; 0.065      ; 0.798      ;
; 0.576 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[13]           ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[7]                                                 ; clk          ; clk         ; 0.000        ; 0.065      ; 0.798      ;
; 0.581 ; edac_protected_ram:MEM|re_hold_counter[0]                                                                      ; edac_protected_ram:MEM|re_hold_counter[1]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.064      ; 0.802      ;
; 0.584 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[4]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[4]                                                            ; clk          ; clk         ; 0.000        ; 0.064      ; 0.805      ;
; 0.602 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[19]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.382      ; 1.171      ;
; 0.611 ; edac_protected_ram:MEM|we_hold_counter[1]                                                                      ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.064      ; 0.832      ;
; 0.612 ; edac_protected_stack:L_USER_LOGIC|mem_data_out[13]~reg0                                                        ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[13]                                                          ; clk          ; clk         ; 0.000        ; 0.065      ; 0.834      ;
; 0.612 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[28]                ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.063      ; 0.832      ;
; 0.614 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[1]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~29                                                                             ; clk          ; clk         ; 0.000        ; 0.424      ; 1.195      ;
; 0.619 ; edac_protected_stack:L_USER_LOGIC|mem_addr[0]                                                                  ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[1]                                                                ; clk          ; clk         ; 0.000        ; 0.107      ; 0.883      ;
; 0.620 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[18]           ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[12]                                                ; clk          ; clk         ; 0.000        ; 0.065      ; 0.842      ;
; 0.621 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[18]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~46                                                                             ; clk          ; clk         ; 0.000        ; 0.423      ; 1.201      ;
; 0.632 ; edac_protected_stack:L_USER_LOGIC|mem_data_out[2]~en                                                           ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[2]                                                           ; clk          ; clk         ; 0.000        ; 0.060      ; 0.849      ;
; 0.636 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[16]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~44                                                                             ; clk          ; clk         ; 0.000        ; 0.399      ; 1.192      ;
; 0.638 ; edac_protected_stack:L_USER_LOGIC|mem_addr[1]                                                                  ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[3]                                                                ; clk          ; clk         ; 0.000        ; 0.107      ; 0.902      ;
; 0.638 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[5]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~33                                                                             ; clk          ; clk         ; 0.000        ; 0.424      ; 1.219      ;
; 0.647 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~49                              ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[21]                                                                              ; clk          ; clk         ; 0.000        ; 0.064      ; 0.868      ;
; 0.648 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~45                              ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[17]                                                                              ; clk          ; clk         ; 0.000        ; 0.064      ; 0.869      ;
; 0.648 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~48                              ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[20]                                                                              ; clk          ; clk         ; 0.000        ; 0.064      ; 0.869      ;
; 0.648 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~35                              ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[7]                                                                               ; clk          ; clk         ; 0.000        ; 0.064      ; 0.869      ;
; 0.649 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~37                              ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[9]                                                                               ; clk          ; clk         ; 0.000        ; 0.064      ; 0.870      ;
; 0.649 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~36                              ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[8]                                                                               ; clk          ; clk         ; 0.000        ; 0.064      ; 0.870      ;
; 0.649 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~31                              ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.064      ; 0.870      ;
; 0.650 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~47                              ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[19]                                                                              ; clk          ; clk         ; 0.000        ; 0.064      ; 0.871      ;
; 0.656 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[1]  ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[1]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 0.878      ;
+-------+----------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                                                                                                         ;
+--------+----------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.932 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.push_before_mem                                         ; clk          ; clk         ; 1.000        ; -0.069     ; 1.858      ;
; -0.932 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.top_before_mem                                          ; clk          ; clk         ; 1.000        ; -0.069     ; 1.858      ;
; -0.932 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.pop_calc_addr                                           ; clk          ; clk         ; 1.000        ; -0.069     ; 1.858      ;
; -0.932 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.pop_before_mem                                          ; clk          ; clk         ; 1.000        ; -0.069     ; 1.858      ;
; -0.930 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[1]                                             ; clk          ; clk         ; 1.000        ; -0.068     ; 1.857      ;
; -0.930 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[4]                                             ; clk          ; clk         ; 1.000        ; -0.068     ; 1.857      ;
; -0.930 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[6]                                             ; clk          ; clk         ; 1.000        ; -0.068     ; 1.857      ;
; -0.841 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[7]~en                                            ; clk          ; clk         ; 1.000        ; -0.068     ; 1.768      ;
; -0.841 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[1]~en                                            ; clk          ; clk         ; 1.000        ; -0.068     ; 1.768      ;
; -0.841 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~28               ; clk          ; clk         ; 1.000        ; -0.068     ; 1.768      ;
; -0.782 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[4]~en                                            ; clk          ; clk         ; 1.000        ; -0.068     ; 1.709      ;
; -0.782 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[2]~en                                            ; clk          ; clk         ; 1.000        ; -0.068     ; 1.709      ;
; -0.782 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[0]                                             ; clk          ; clk         ; 1.000        ; -0.068     ; 1.709      ;
; -0.782 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[2]                                             ; clk          ; clk         ; 1.000        ; -0.068     ; 1.709      ;
; -0.782 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[3]                                             ; clk          ; clk         ; 1.000        ; -0.068     ; 1.709      ;
; -0.782 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[5]                                             ; clk          ; clk         ; 1.000        ; -0.068     ; 1.709      ;
; -0.782 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[7]                                             ; clk          ; clk         ; 1.000        ; -0.068     ; 1.709      ;
; -0.782 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[8]                                             ; clk          ; clk         ; 1.000        ; -0.068     ; 1.709      ;
; -0.782 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[9]                                             ; clk          ; clk         ; 1.000        ; -0.068     ; 1.709      ;
; -0.782 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[10]                                            ; clk          ; clk         ; 1.000        ; -0.068     ; 1.709      ;
; -0.782 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[11]                                            ; clk          ; clk         ; 1.000        ; -0.068     ; 1.709      ;
; -0.782 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[12]                                            ; clk          ; clk         ; 1.000        ; -0.068     ; 1.709      ;
; -0.782 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[13]                                            ; clk          ; clk         ; 1.000        ; -0.068     ; 1.709      ;
; -0.782 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[14]                                            ; clk          ; clk         ; 1.000        ; -0.068     ; 1.709      ;
; -0.782 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[15]                                            ; clk          ; clk         ; 1.000        ; -0.068     ; 1.709      ;
; -0.753 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|stack_pointer[1]                                              ; clk          ; clk         ; 1.000        ; -0.066     ; 1.682      ;
; -0.753 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|stack_pointer[2]                                              ; clk          ; clk         ; 1.000        ; -0.066     ; 1.682      ;
; -0.753 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|stack_pointer[3]                                              ; clk          ; clk         ; 1.000        ; -0.066     ; 1.682      ;
; -0.753 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|stack_pointer[4]                                              ; clk          ; clk         ; 1.000        ; -0.066     ; 1.682      ;
; -0.753 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|stack_pointer[0]                                              ; clk          ; clk         ; 1.000        ; -0.066     ; 1.682      ;
; -0.699 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|stack_is_empty                                                ; clk          ; clk         ; 1.000        ; -0.064     ; 1.630      ;
; -0.699 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[15]~en                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 1.630      ;
; -0.699 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[12]~en                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 1.630      ;
; -0.699 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[8]~en                                            ; clk          ; clk         ; 1.000        ; -0.064     ; 1.630      ;
; -0.699 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[0]~en                                            ; clk          ; clk         ; 1.000        ; -0.064     ; 1.630      ;
; -0.694 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem                                           ; clk          ; clk         ; 1.000        ; -0.070     ; 1.619      ;
; -0.582 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[3]~en                                            ; clk          ; clk         ; 1.000        ; 0.281      ; 1.858      ;
; -0.572 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.top_calc_addr                                           ; clk          ; clk         ; 1.000        ; 0.311      ; 1.878      ;
; -0.572 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.push_calc_addr                                          ; clk          ; clk         ; 1.000        ; 0.311      ; 1.878      ;
; -0.545 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_re                                                        ; clk          ; clk         ; 1.000        ; 0.316      ; 1.856      ;
; -0.524 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_addr[4]                                                   ; clk          ; clk         ; 1.000        ; 0.294      ; 1.813      ;
; -0.524 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_addr[3]                                                   ; clk          ; clk         ; 1.000        ; 0.294      ; 1.813      ;
; -0.524 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_addr[1]                                                   ; clk          ; clk         ; 1.000        ; 0.294      ; 1.813      ;
; -0.524 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_addr[0]                                                   ; clk          ; clk         ; 1.000        ; 0.294      ; 1.813      ;
; -0.524 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[6]  ; clk          ; clk         ; 1.000        ; 0.294      ; 1.813      ;
; -0.524 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[8]  ; clk          ; clk         ; 1.000        ; 0.294      ; 1.813      ;
; -0.524 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[10] ; clk          ; clk         ; 1.000        ; 0.294      ; 1.813      ;
; -0.524 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[2]  ; clk          ; clk         ; 1.000        ; 0.294      ; 1.813      ;
; -0.497 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.push_after_mem2                                         ; clk          ; clk         ; 1.000        ; 0.321      ; 1.813      ;
; -0.381 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[14]~en                                           ; clk          ; clk         ; 1.000        ; 0.271      ; 1.647      ;
; -0.357 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_re_ack                                                  ; clk          ; clk         ; 1.000        ; 0.295      ; 1.647      ;
; -0.338 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.invalid                                                 ; clk          ; clk         ; 1.000        ; 0.304      ; 1.637      ;
; -0.333 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[13]~en                                           ; clk          ; clk         ; 1.000        ; 0.264      ; 1.592      ;
; -0.333 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[11]~en                                           ; clk          ; clk         ; 1.000        ; 0.264      ; 1.592      ;
; -0.333 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[10]~en                                           ; clk          ; clk         ; 1.000        ; 0.264      ; 1.592      ;
; -0.333 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[9]~en                                            ; clk          ; clk         ; 1.000        ; 0.264      ; 1.592      ;
; -0.333 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[6]~en                                            ; clk          ; clk         ; 1.000        ; 0.264      ; 1.592      ;
; -0.333 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[5]~en                                            ; clk          ; clk         ; 1.000        ; 0.264      ; 1.592      ;
; -0.326 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_we                                                        ; clk          ; clk         ; 1.000        ; -0.065     ; 1.256      ;
; -0.326 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_we_ack                                                  ; clk          ; clk         ; 1.000        ; -0.065     ; 1.256      ;
; -0.326 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|ff_recover_fsm_n                                              ; clk          ; clk         ; 1.000        ; -0.065     ; 1.256      ;
; -0.326 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|recover_fsm_n_filtered                                        ; clk          ; clk         ; 1.000        ; -0.065     ; 1.256      ;
; -0.326 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|user_fsm_invalid                                              ; clk          ; clk         ; 1.000        ; -0.065     ; 1.256      ;
; -0.318 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.top_after_mem                                           ; clk          ; clk         ; 1.000        ; 0.306      ; 1.619      ;
; -0.318 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem2                                          ; clk          ; clk         ; 1.000        ; 0.306      ; 1.619      ;
; -0.318 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.top_after_mem2                                          ; clk          ; clk         ; 1.000        ; 0.306      ; 1.619      ;
; -0.171 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.push_after_mem                                          ; clk          ; clk         ; 1.000        ; 0.280      ; 1.446      ;
; -0.171 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.idle                                                    ; clk          ; clk         ; 1.000        ; 0.280      ; 1.446      ;
; 0.002  ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_addr[2]                                                   ; clk          ; clk         ; 1.000        ; 0.263      ; 1.256      ;
; 0.002  ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[4]  ; clk          ; clk         ; 1.000        ; 0.263      ; 1.256      ;
+--------+----------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                                                                                                         ;
+-------+----------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.560 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_addr[2]                                                   ; clk          ; clk         ; 0.000        ; 0.406      ; 1.123      ;
; 0.560 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[4]  ; clk          ; clk         ; 0.000        ; 0.406      ; 1.123      ;
; 0.723 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.push_after_mem                                          ; clk          ; clk         ; 0.000        ; 0.424      ; 1.304      ;
; 0.723 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.idle                                                    ; clk          ; clk         ; 0.000        ; 0.424      ; 1.304      ;
; 0.868 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.top_after_mem                                           ; clk          ; clk         ; 0.000        ; 0.451      ; 1.476      ;
; 0.868 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem2                                          ; clk          ; clk         ; 0.000        ; 0.451      ; 1.476      ;
; 0.868 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.top_after_mem2                                          ; clk          ; clk         ; 0.000        ; 0.451      ; 1.476      ;
; 0.886 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.invalid                                                 ; clk          ; clk         ; 0.000        ; 0.449      ; 1.492      ;
; 0.897 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[13]~en                                           ; clk          ; clk         ; 0.000        ; 0.407      ; 1.461      ;
; 0.897 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[11]~en                                           ; clk          ; clk         ; 0.000        ; 0.407      ; 1.461      ;
; 0.897 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[10]~en                                           ; clk          ; clk         ; 0.000        ; 0.407      ; 1.461      ;
; 0.897 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[9]~en                                            ; clk          ; clk         ; 0.000        ; 0.407      ; 1.461      ;
; 0.897 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[6]~en                                            ; clk          ; clk         ; 0.000        ; 0.407      ; 1.461      ;
; 0.897 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[5]~en                                            ; clk          ; clk         ; 0.000        ; 0.407      ; 1.461      ;
; 0.901 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_we                                                        ; clk          ; clk         ; 0.000        ; 0.065      ; 1.123      ;
; 0.901 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_we_ack                                                  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.123      ;
; 0.901 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|ff_recover_fsm_n                                              ; clk          ; clk         ; 0.000        ; 0.065      ; 1.123      ;
; 0.901 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|recover_fsm_n_filtered                                        ; clk          ; clk         ; 0.000        ; 0.065      ; 1.123      ;
; 0.901 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|user_fsm_invalid                                              ; clk          ; clk         ; 0.000        ; 0.065      ; 1.123      ;
; 0.915 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_re_ack                                                  ; clk          ; clk         ; 0.000        ; 0.439      ; 1.511      ;
; 0.940 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[14]~en                                           ; clk          ; clk         ; 0.000        ; 0.414      ; 1.511      ;
; 1.055 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.push_after_mem2                                         ; clk          ; clk         ; 0.000        ; 0.466      ; 1.678      ;
; 1.082 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_addr[4]                                                   ; clk          ; clk         ; 0.000        ; 0.439      ; 1.678      ;
; 1.082 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_addr[3]                                                   ; clk          ; clk         ; 0.000        ; 0.439      ; 1.678      ;
; 1.082 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_addr[1]                                                   ; clk          ; clk         ; 0.000        ; 0.439      ; 1.678      ;
; 1.082 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_addr[0]                                                   ; clk          ; clk         ; 0.000        ; 0.439      ; 1.678      ;
; 1.082 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[6]  ; clk          ; clk         ; 0.000        ; 0.439      ; 1.678      ;
; 1.082 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[8]  ; clk          ; clk         ; 0.000        ; 0.439      ; 1.678      ;
; 1.082 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[10] ; clk          ; clk         ; 0.000        ; 0.439      ; 1.678      ;
; 1.082 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[2]  ; clk          ; clk         ; 0.000        ; 0.439      ; 1.678      ;
; 1.093 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_re                                                        ; clk          ; clk         ; 0.000        ; 0.461      ; 1.711      ;
; 1.127 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.top_calc_addr                                           ; clk          ; clk         ; 0.000        ; 0.456      ; 1.740      ;
; 1.127 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.push_calc_addr                                          ; clk          ; clk         ; 0.000        ; 0.456      ; 1.740      ;
; 1.127 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[3]~en                                            ; clk          ; clk         ; 0.000        ; 0.425      ; 1.709      ;
; 1.260 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem                                           ; clk          ; clk         ; 0.000        ; 0.059      ; 1.476      ;
; 1.278 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|stack_is_empty                                                ; clk          ; clk         ; 0.000        ; 0.065      ; 1.500      ;
; 1.278 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[15]~en                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.500      ;
; 1.278 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[12]~en                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.500      ;
; 1.278 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[8]~en                                            ; clk          ; clk         ; 0.000        ; 0.065      ; 1.500      ;
; 1.278 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[0]~en                                            ; clk          ; clk         ; 0.000        ; 0.065      ; 1.500      ;
; 1.325 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|stack_pointer[1]                                              ; clk          ; clk         ; 0.000        ; 0.063      ; 1.545      ;
; 1.325 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|stack_pointer[2]                                              ; clk          ; clk         ; 0.000        ; 0.063      ; 1.545      ;
; 1.325 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|stack_pointer[3]                                              ; clk          ; clk         ; 0.000        ; 0.063      ; 1.545      ;
; 1.325 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|stack_pointer[4]                                              ; clk          ; clk         ; 0.000        ; 0.063      ; 1.545      ;
; 1.325 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|stack_pointer[0]                                              ; clk          ; clk         ; 0.000        ; 0.063      ; 1.545      ;
; 1.329 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[4]~en                                            ; clk          ; clk         ; 0.000        ; 0.061      ; 1.547      ;
; 1.329 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[2]~en                                            ; clk          ; clk         ; 0.000        ; 0.061      ; 1.547      ;
; 1.329 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[0]                                             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.547      ;
; 1.329 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[2]                                             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.547      ;
; 1.329 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[3]                                             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.547      ;
; 1.329 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[5]                                             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.547      ;
; 1.329 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[7]                                             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.547      ;
; 1.329 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[8]                                             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.547      ;
; 1.329 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[9]                                             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.547      ;
; 1.329 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[10]                                            ; clk          ; clk         ; 0.000        ; 0.061      ; 1.547      ;
; 1.329 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[11]                                            ; clk          ; clk         ; 0.000        ; 0.061      ; 1.547      ;
; 1.329 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[12]                                            ; clk          ; clk         ; 0.000        ; 0.061      ; 1.547      ;
; 1.329 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[13]                                            ; clk          ; clk         ; 0.000        ; 0.061      ; 1.547      ;
; 1.329 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[14]                                            ; clk          ; clk         ; 0.000        ; 0.061      ; 1.547      ;
; 1.329 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[15]                                            ; clk          ; clk         ; 0.000        ; 0.061      ; 1.547      ;
; 1.378 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[7]~en                                            ; clk          ; clk         ; 0.000        ; 0.061      ; 1.596      ;
; 1.378 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[1]~en                                            ; clk          ; clk         ; 0.000        ; 0.061      ; 1.596      ;
; 1.378 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~28               ; clk          ; clk         ; 0.000        ; 0.061      ; 1.596      ;
; 1.492 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.push_before_mem                                         ; clk          ; clk         ; 0.000        ; 0.060      ; 1.709      ;
; 1.492 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.top_before_mem                                          ; clk          ; clk         ; 0.000        ; 0.060      ; 1.709      ;
; 1.492 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.pop_calc_addr                                           ; clk          ; clk         ; 0.000        ; 0.060      ; 1.709      ;
; 1.492 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.pop_before_mem                                          ; clk          ; clk         ; 0.000        ; 0.060      ; 1.709      ;
; 1.507 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[1]                                             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.725      ;
; 1.507 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[4]                                             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.725      ;
; 1.507 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[6]                                             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.725      ;
+-------+----------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                                                                                          ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                                                         ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                                                                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[10]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[11]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[12]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[13]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[14]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[15]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[16]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[17]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[18]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[19]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[1]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[20]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[21]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[2]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[3]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[4]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[5]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[6]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[7]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[8]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[9]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[0]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[10]                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[11]                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[12]                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[13]                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[14]                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[15]                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[1]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[2]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[3]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[4]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[5]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[6]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[7]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[8]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[9]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[10]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[11]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[12]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[13]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[14]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[15]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[16]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[17]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[18]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[19]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[1]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[20]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[21]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[2]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[3]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[4]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[5]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[6]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[7]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[8]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[9]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[0]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[10]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[11]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[12]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[13]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[14]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[15]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[1]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[2]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[3]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[4]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[5]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[6]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[7]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[8]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[9]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[10]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[11]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[12]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[13]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[14]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[15]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[16]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[17]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[18]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[19]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[1]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[20]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[21]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[2]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[3]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[4]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[5]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[6]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[7]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[8]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[9]                                                             ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------+
; Setup Times                                                                         ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; address_from_acu[*]   ; clk        ; 9.920  ; 10.389 ; Rise       ; clk             ;
;  address_from_acu[0]  ; clk        ; 4.862  ; 4.717  ; Rise       ; clk             ;
;  address_from_acu[1]  ; clk        ; 4.874  ; 5.005  ; Rise       ; clk             ;
;  address_from_acu[2]  ; clk        ; 9.742  ; 10.213 ; Rise       ; clk             ;
;  address_from_acu[3]  ; clk        ; 9.628  ; 10.123 ; Rise       ; clk             ;
;  address_from_acu[4]  ; clk        ; 9.909  ; 10.389 ; Rise       ; clk             ;
;  address_from_acu[5]  ; clk        ; 9.920  ; 10.382 ; Rise       ; clk             ;
;  address_from_acu[6]  ; clk        ; 9.288  ; 9.748  ; Rise       ; clk             ;
;  address_from_acu[7]  ; clk        ; 9.455  ; 9.921  ; Rise       ; clk             ;
;  address_from_acu[8]  ; clk        ; 9.481  ; 9.949  ; Rise       ; clk             ;
;  address_from_acu[9]  ; clk        ; 9.163  ; 9.646  ; Rise       ; clk             ;
;  address_from_acu[10] ; clk        ; 8.661  ; 9.128  ; Rise       ; clk             ;
;  address_from_acu[11] ; clk        ; 8.892  ; 9.352  ; Rise       ; clk             ;
;  address_from_acu[12] ; clk        ; 8.623  ; 9.118  ; Rise       ; clk             ;
;  address_from_acu[13] ; clk        ; 8.866  ; 9.341  ; Rise       ; clk             ;
;  address_from_acu[14] ; clk        ; 8.825  ; 9.263  ; Rise       ; clk             ;
;  address_from_acu[15] ; clk        ; 8.922  ; 9.338  ; Rise       ; clk             ;
; data_from_acu[*]      ; clk        ; 2.153  ; 2.606  ; Rise       ; clk             ;
;  data_from_acu[0]     ; clk        ; 1.390  ; 1.825  ; Rise       ; clk             ;
;  data_from_acu[1]     ; clk        ; -0.514 ; -0.359 ; Rise       ; clk             ;
;  data_from_acu[2]     ; clk        ; 1.415  ; 1.897  ; Rise       ; clk             ;
;  data_from_acu[3]     ; clk        ; 1.358  ; 1.781  ; Rise       ; clk             ;
;  data_from_acu[4]     ; clk        ; 1.710  ; 2.185  ; Rise       ; clk             ;
;  data_from_acu[5]     ; clk        ; 2.068  ; 2.511  ; Rise       ; clk             ;
;  data_from_acu[6]     ; clk        ; 1.606  ; 2.065  ; Rise       ; clk             ;
;  data_from_acu[7]     ; clk        ; 1.869  ; 2.329  ; Rise       ; clk             ;
;  data_from_acu[8]     ; clk        ; 2.153  ; 2.606  ; Rise       ; clk             ;
;  data_from_acu[9]     ; clk        ; 2.082  ; 2.539  ; Rise       ; clk             ;
;  data_from_acu[10]    ; clk        ; 1.999  ; 2.435  ; Rise       ; clk             ;
;  data_from_acu[11]    ; clk        ; 1.133  ; 1.566  ; Rise       ; clk             ;
;  data_from_acu[12]    ; clk        ; 2.007  ; 2.431  ; Rise       ; clk             ;
;  data_from_acu[13]    ; clk        ; 1.948  ; 2.415  ; Rise       ; clk             ;
;  data_from_acu[14]    ; clk        ; 2.015  ; 2.462  ; Rise       ; clk             ;
;  data_from_acu[15]    ; clk        ; -0.252 ; -0.115 ; Rise       ; clk             ;
; read_strobe_from_acu  ; clk        ; 1.535  ; 1.953  ; Rise       ; clk             ;
; recover_fsm_n         ; clk        ; 2.486  ; 2.921  ; Rise       ; clk             ;
; write_strobe_from_acu ; clk        ; 1.572  ; 2.028  ; Rise       ; clk             ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Hold Times                                                                          ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; address_from_acu[*]   ; clk        ; -0.942 ; -1.061 ; Rise       ; clk             ;
;  address_from_acu[0]  ; clk        ; -1.140 ; -1.091 ; Rise       ; clk             ;
;  address_from_acu[1]  ; clk        ; -0.942 ; -1.061 ; Rise       ; clk             ;
;  address_from_acu[2]  ; clk        ; -5.903 ; -6.292 ; Rise       ; clk             ;
;  address_from_acu[3]  ; clk        ; -5.792 ; -6.204 ; Rise       ; clk             ;
;  address_from_acu[4]  ; clk        ; -6.063 ; -6.460 ; Rise       ; clk             ;
;  address_from_acu[5]  ; clk        ; -6.075 ; -6.454 ; Rise       ; clk             ;
;  address_from_acu[6]  ; clk        ; -5.468 ; -5.848 ; Rise       ; clk             ;
;  address_from_acu[7]  ; clk        ; -5.629 ; -6.012 ; Rise       ; clk             ;
;  address_from_acu[8]  ; clk        ; -5.655 ; -6.040 ; Rise       ; clk             ;
;  address_from_acu[9]  ; clk        ; -5.347 ; -5.749 ; Rise       ; clk             ;
;  address_from_acu[10] ; clk        ; -4.866 ; -5.250 ; Rise       ; clk             ;
;  address_from_acu[11] ; clk        ; -5.090 ; -5.467 ; Rise       ; clk             ;
;  address_from_acu[12] ; clk        ; -4.831 ; -5.242 ; Rise       ; clk             ;
;  address_from_acu[13] ; clk        ; -5.064 ; -5.455 ; Rise       ; clk             ;
;  address_from_acu[14] ; clk        ; -5.022 ; -5.380 ; Rise       ; clk             ;
;  address_from_acu[15] ; clk        ; -5.116 ; -5.453 ; Rise       ; clk             ;
; data_from_acu[*]      ; clk        ; 0.837  ; 0.681  ; Rise       ; clk             ;
;  data_from_acu[0]     ; clk        ; -1.002 ; -1.414 ; Rise       ; clk             ;
;  data_from_acu[1]     ; clk        ; 0.837  ; 0.681  ; Rise       ; clk             ;
;  data_from_acu[2]     ; clk        ; -1.004 ; -1.473 ; Rise       ; clk             ;
;  data_from_acu[3]     ; clk        ; -0.972 ; -1.372 ; Rise       ; clk             ;
;  data_from_acu[4]     ; clk        ; -1.306 ; -1.759 ; Rise       ; clk             ;
;  data_from_acu[5]     ; clk        ; -1.665 ; -2.094 ; Rise       ; clk             ;
;  data_from_acu[6]     ; clk        ; -1.207 ; -1.644 ; Rise       ; clk             ;
;  data_from_acu[7]     ; clk        ; -1.461 ; -1.896 ; Rise       ; clk             ;
;  data_from_acu[8]     ; clk        ; -1.735 ; -2.164 ; Rise       ; clk             ;
;  data_from_acu[9]     ; clk        ; -1.679 ; -2.121 ; Rise       ; clk             ;
;  data_from_acu[10]    ; clk        ; -1.598 ; -2.020 ; Rise       ; clk             ;
;  data_from_acu[11]    ; clk        ; -0.756 ; -1.166 ; Rise       ; clk             ;
;  data_from_acu[12]    ; clk        ; -1.605 ; -2.017 ; Rise       ; clk             ;
;  data_from_acu[13]    ; clk        ; -1.537 ; -1.979 ; Rise       ; clk             ;
;  data_from_acu[14]    ; clk        ; -1.614 ; -2.047 ; Rise       ; clk             ;
;  data_from_acu[15]    ; clk        ; 0.571  ; 0.442  ; Rise       ; clk             ;
; read_strobe_from_acu  ; clk        ; -1.123 ; -1.528 ; Rise       ; clk             ;
; recover_fsm_n         ; clk        ; -2.061 ; -2.485 ; Rise       ; clk             ;
; write_strobe_from_acu ; clk        ; -1.155 ; -1.599 ; Rise       ; clk             ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; recover_fsm_n_ack ; clk        ; 6.217 ; 6.271 ; Rise       ; clk             ;
; s_data_2_acu[*]   ; clk        ; 7.221 ; 7.234 ; Rise       ; clk             ;
;  s_data_2_acu[0]  ; clk        ; 7.158 ; 7.131 ; Rise       ; clk             ;
;  s_data_2_acu[1]  ; clk        ; 6.582 ; 6.521 ; Rise       ; clk             ;
;  s_data_2_acu[2]  ; clk        ; 6.422 ; 6.356 ; Rise       ; clk             ;
;  s_data_2_acu[3]  ; clk        ; 6.459 ; 6.397 ; Rise       ; clk             ;
;  s_data_2_acu[4]  ; clk        ; 6.439 ; 6.379 ; Rise       ; clk             ;
;  s_data_2_acu[5]  ; clk        ; 6.277 ; 6.213 ; Rise       ; clk             ;
;  s_data_2_acu[6]  ; clk        ; 6.623 ; 6.557 ; Rise       ; clk             ;
;  s_data_2_acu[7]  ; clk        ; 6.440 ; 6.372 ; Rise       ; clk             ;
;  s_data_2_acu[8]  ; clk        ; 6.597 ; 6.531 ; Rise       ; clk             ;
;  s_data_2_acu[9]  ; clk        ; 6.677 ; 6.647 ; Rise       ; clk             ;
;  s_data_2_acu[10] ; clk        ; 6.479 ; 6.433 ; Rise       ; clk             ;
;  s_data_2_acu[11] ; clk        ; 6.210 ; 6.154 ; Rise       ; clk             ;
;  s_data_2_acu[12] ; clk        ; 6.191 ; 6.138 ; Rise       ; clk             ;
;  s_data_2_acu[13] ; clk        ; 6.232 ; 6.180 ; Rise       ; clk             ;
;  s_data_2_acu[14] ; clk        ; 7.221 ; 7.234 ; Rise       ; clk             ;
;  s_data_2_acu[15] ; clk        ; 6.205 ; 6.157 ; Rise       ; clk             ;
; s_ready_2_acu     ; clk        ; 7.355 ; 7.404 ; Rise       ; clk             ;
; user_fsm_invalid  ; clk        ; 6.078 ; 5.997 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; recover_fsm_n_ack ; clk        ; 6.010 ; 6.064 ; Rise       ; clk             ;
; s_data_2_acu[*]   ; clk        ; 5.993 ; 5.937 ; Rise       ; clk             ;
;  s_data_2_acu[0]  ; clk        ; 6.944 ; 6.917 ; Rise       ; clk             ;
;  s_data_2_acu[1]  ; clk        ; 6.363 ; 6.300 ; Rise       ; clk             ;
;  s_data_2_acu[2]  ; clk        ; 6.213 ; 6.146 ; Rise       ; clk             ;
;  s_data_2_acu[3]  ; clk        ; 6.251 ; 6.187 ; Rise       ; clk             ;
;  s_data_2_acu[4]  ; clk        ; 6.230 ; 6.168 ; Rise       ; clk             ;
;  s_data_2_acu[5]  ; clk        ; 6.072 ; 6.008 ; Rise       ; clk             ;
;  s_data_2_acu[6]  ; clk        ; 6.403 ; 6.337 ; Rise       ; clk             ;
;  s_data_2_acu[7]  ; clk        ; 6.231 ; 6.162 ; Rise       ; clk             ;
;  s_data_2_acu[8]  ; clk        ; 6.379 ; 6.311 ; Rise       ; clk             ;
;  s_data_2_acu[9]  ; clk        ; 6.455 ; 6.423 ; Rise       ; clk             ;
;  s_data_2_acu[10] ; clk        ; 6.269 ; 6.221 ; Rise       ; clk             ;
;  s_data_2_acu[11] ; clk        ; 6.012 ; 5.954 ; Rise       ; clk             ;
;  s_data_2_acu[12] ; clk        ; 5.993 ; 5.937 ; Rise       ; clk             ;
;  s_data_2_acu[13] ; clk        ; 6.029 ; 5.976 ; Rise       ; clk             ;
;  s_data_2_acu[14] ; clk        ; 7.010 ; 7.021 ; Rise       ; clk             ;
;  s_data_2_acu[15] ; clk        ; 6.002 ; 5.953 ; Rise       ; clk             ;
; s_ready_2_acu     ; clk        ; 6.336 ; 6.366 ; Rise       ; clk             ;
; user_fsm_invalid  ; clk        ; 5.873 ; 5.791 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Propagation Delay                                                           ;
+----------------------+------------------+--------+--------+--------+--------+
; Input Port           ; Output Port      ; RR     ; RF     ; FR     ; FF     ;
+----------------------+------------------+--------+--------+--------+--------+
; address_from_acu[0]  ; s_data_2_acu[0]  ; 7.391  ; 7.295  ; 7.330  ; 7.234  ;
; address_from_acu[0]  ; s_data_2_acu[1]  ; 6.809  ; 6.661  ; 6.785  ; 6.637  ;
; address_from_acu[0]  ; s_data_2_acu[2]  ; 7.293  ; 7.136  ; 7.244  ; 7.087  ;
; address_from_acu[0]  ; s_data_2_acu[3]  ; 7.531  ; 7.374  ; 7.469  ; 7.312  ;
; address_from_acu[0]  ; s_data_2_acu[4]  ; 7.531  ; 7.374  ; 7.469  ; 7.312  ;
; address_from_acu[0]  ; s_data_2_acu[5]  ; 6.742  ; 6.620  ; 6.679  ; 6.557  ;
; address_from_acu[0]  ; s_data_2_acu[6]  ; 6.770  ; 6.648  ; 6.710  ; 6.588  ;
; address_from_acu[0]  ; s_data_2_acu[7]  ; 7.293  ; 7.136  ; 7.244  ; 7.087  ;
; address_from_acu[0]  ; s_data_2_acu[8]  ; 7.305  ; 7.157  ; 7.290  ; 7.142  ;
; address_from_acu[0]  ; s_data_2_acu[9]  ; 7.738  ; 7.616  ; 7.739  ; 7.617  ;
; address_from_acu[0]  ; s_data_2_acu[10] ; 6.902  ; 6.745  ; 6.878  ; 6.721  ;
; address_from_acu[0]  ; s_data_2_acu[11] ; 7.531  ; 7.374  ; 7.469  ; 7.312  ;
; address_from_acu[0]  ; s_data_2_acu[12] ; 6.902  ; 6.745  ; 6.878  ; 6.721  ;
; address_from_acu[0]  ; s_data_2_acu[13] ; 6.742  ; 6.620  ; 6.679  ; 6.557  ;
; address_from_acu[0]  ; s_data_2_acu[14] ; 7.661  ; 7.565  ; 7.637  ; 7.541  ;
; address_from_acu[0]  ; s_data_2_acu[15] ; 6.770  ; 6.648  ; 6.710  ; 6.588  ;
; address_from_acu[1]  ; s_data_2_acu[0]  ; 7.531  ; 7.435  ; 7.500  ; 7.404  ;
; address_from_acu[1]  ; s_data_2_acu[1]  ; 6.949  ; 6.801  ; 6.955  ; 6.807  ;
; address_from_acu[1]  ; s_data_2_acu[2]  ; 7.433  ; 7.276  ; 7.414  ; 7.257  ;
; address_from_acu[1]  ; s_data_2_acu[3]  ; 7.671  ; 7.514  ; 7.639  ; 7.482  ;
; address_from_acu[1]  ; s_data_2_acu[4]  ; 7.671  ; 7.514  ; 7.639  ; 7.482  ;
; address_from_acu[1]  ; s_data_2_acu[5]  ; 6.882  ; 6.760  ; 6.849  ; 6.727  ;
; address_from_acu[1]  ; s_data_2_acu[6]  ; 6.910  ; 6.788  ; 6.880  ; 6.758  ;
; address_from_acu[1]  ; s_data_2_acu[7]  ; 7.433  ; 7.276  ; 7.414  ; 7.257  ;
; address_from_acu[1]  ; s_data_2_acu[8]  ; 7.445  ; 7.297  ; 7.460  ; 7.312  ;
; address_from_acu[1]  ; s_data_2_acu[9]  ; 7.878  ; 7.756  ; 7.909  ; 7.787  ;
; address_from_acu[1]  ; s_data_2_acu[10] ; 7.042  ; 6.885  ; 7.048  ; 6.891  ;
; address_from_acu[1]  ; s_data_2_acu[11] ; 7.671  ; 7.514  ; 7.639  ; 7.482  ;
; address_from_acu[1]  ; s_data_2_acu[12] ; 7.042  ; 6.885  ; 7.048  ; 6.891  ;
; address_from_acu[1]  ; s_data_2_acu[13] ; 6.882  ; 6.760  ; 6.849  ; 6.727  ;
; address_from_acu[1]  ; s_data_2_acu[14] ; 7.801  ; 7.705  ; 7.807  ; 7.711  ;
; address_from_acu[1]  ; s_data_2_acu[15] ; 6.910  ; 6.788  ; 6.880  ; 6.758  ;
; address_from_acu[2]  ; s_data_2_acu[0]  ; 12.402 ; 12.306 ; 12.769 ; 12.673 ;
; address_from_acu[2]  ; s_data_2_acu[1]  ; 11.857 ; 11.709 ; 12.187 ; 12.039 ;
; address_from_acu[2]  ; s_data_2_acu[2]  ; 12.316 ; 12.159 ; 12.671 ; 12.514 ;
; address_from_acu[2]  ; s_data_2_acu[3]  ; 12.541 ; 12.384 ; 12.909 ; 12.752 ;
; address_from_acu[2]  ; s_data_2_acu[4]  ; 12.541 ; 12.384 ; 12.909 ; 12.752 ;
; address_from_acu[2]  ; s_data_2_acu[5]  ; 11.751 ; 11.629 ; 12.120 ; 11.998 ;
; address_from_acu[2]  ; s_data_2_acu[6]  ; 11.782 ; 11.660 ; 12.148 ; 12.026 ;
; address_from_acu[2]  ; s_data_2_acu[7]  ; 12.316 ; 12.159 ; 12.671 ; 12.514 ;
; address_from_acu[2]  ; s_data_2_acu[8]  ; 12.362 ; 12.214 ; 12.683 ; 12.535 ;
; address_from_acu[2]  ; s_data_2_acu[9]  ; 12.811 ; 12.689 ; 13.116 ; 12.994 ;
; address_from_acu[2]  ; s_data_2_acu[10] ; 11.950 ; 11.793 ; 12.280 ; 12.123 ;
; address_from_acu[2]  ; s_data_2_acu[11] ; 12.541 ; 12.384 ; 12.909 ; 12.752 ;
; address_from_acu[2]  ; s_data_2_acu[12] ; 11.950 ; 11.793 ; 12.280 ; 12.123 ;
; address_from_acu[2]  ; s_data_2_acu[13] ; 11.751 ; 11.629 ; 12.120 ; 11.998 ;
; address_from_acu[2]  ; s_data_2_acu[14] ; 12.709 ; 12.613 ; 13.039 ; 12.943 ;
; address_from_acu[2]  ; s_data_2_acu[15] ; 11.782 ; 11.660 ; 12.148 ; 12.026 ;
; address_from_acu[3]  ; s_data_2_acu[0]  ; 12.288 ; 12.192 ; 12.679 ; 12.583 ;
; address_from_acu[3]  ; s_data_2_acu[1]  ; 11.743 ; 11.595 ; 12.097 ; 11.949 ;
; address_from_acu[3]  ; s_data_2_acu[2]  ; 12.202 ; 12.045 ; 12.581 ; 12.424 ;
; address_from_acu[3]  ; s_data_2_acu[3]  ; 12.427 ; 12.270 ; 12.819 ; 12.662 ;
; address_from_acu[3]  ; s_data_2_acu[4]  ; 12.427 ; 12.270 ; 12.819 ; 12.662 ;
; address_from_acu[3]  ; s_data_2_acu[5]  ; 11.637 ; 11.515 ; 12.030 ; 11.908 ;
; address_from_acu[3]  ; s_data_2_acu[6]  ; 11.668 ; 11.546 ; 12.058 ; 11.936 ;
; address_from_acu[3]  ; s_data_2_acu[7]  ; 12.202 ; 12.045 ; 12.581 ; 12.424 ;
; address_from_acu[3]  ; s_data_2_acu[8]  ; 12.248 ; 12.100 ; 12.593 ; 12.445 ;
; address_from_acu[3]  ; s_data_2_acu[9]  ; 12.697 ; 12.575 ; 13.026 ; 12.904 ;
; address_from_acu[3]  ; s_data_2_acu[10] ; 11.836 ; 11.679 ; 12.190 ; 12.033 ;
; address_from_acu[3]  ; s_data_2_acu[11] ; 12.427 ; 12.270 ; 12.819 ; 12.662 ;
; address_from_acu[3]  ; s_data_2_acu[12] ; 11.836 ; 11.679 ; 12.190 ; 12.033 ;
; address_from_acu[3]  ; s_data_2_acu[13] ; 11.637 ; 11.515 ; 12.030 ; 11.908 ;
; address_from_acu[3]  ; s_data_2_acu[14] ; 12.595 ; 12.499 ; 12.949 ; 12.853 ;
; address_from_acu[3]  ; s_data_2_acu[15] ; 11.668 ; 11.546 ; 12.058 ; 11.936 ;
; address_from_acu[4]  ; s_data_2_acu[0]  ; 12.569 ; 12.473 ; 12.945 ; 12.849 ;
; address_from_acu[4]  ; s_data_2_acu[1]  ; 12.024 ; 11.876 ; 12.363 ; 12.215 ;
; address_from_acu[4]  ; s_data_2_acu[2]  ; 12.483 ; 12.326 ; 12.847 ; 12.690 ;
; address_from_acu[4]  ; s_data_2_acu[3]  ; 12.708 ; 12.551 ; 13.085 ; 12.928 ;
; address_from_acu[4]  ; s_data_2_acu[4]  ; 12.708 ; 12.551 ; 13.085 ; 12.928 ;
; address_from_acu[4]  ; s_data_2_acu[5]  ; 11.918 ; 11.796 ; 12.296 ; 12.174 ;
; address_from_acu[4]  ; s_data_2_acu[6]  ; 11.949 ; 11.827 ; 12.324 ; 12.202 ;
; address_from_acu[4]  ; s_data_2_acu[7]  ; 12.483 ; 12.326 ; 12.847 ; 12.690 ;
; address_from_acu[4]  ; s_data_2_acu[8]  ; 12.529 ; 12.381 ; 12.859 ; 12.711 ;
; address_from_acu[4]  ; s_data_2_acu[9]  ; 12.978 ; 12.856 ; 13.292 ; 13.170 ;
; address_from_acu[4]  ; s_data_2_acu[10] ; 12.117 ; 11.960 ; 12.456 ; 12.299 ;
; address_from_acu[4]  ; s_data_2_acu[11] ; 12.708 ; 12.551 ; 13.085 ; 12.928 ;
; address_from_acu[4]  ; s_data_2_acu[12] ; 12.117 ; 11.960 ; 12.456 ; 12.299 ;
; address_from_acu[4]  ; s_data_2_acu[13] ; 11.918 ; 11.796 ; 12.296 ; 12.174 ;
; address_from_acu[4]  ; s_data_2_acu[14] ; 12.876 ; 12.780 ; 13.215 ; 13.119 ;
; address_from_acu[4]  ; s_data_2_acu[15] ; 11.949 ; 11.827 ; 12.324 ; 12.202 ;
; address_from_acu[5]  ; s_data_2_acu[0]  ; 12.580 ; 12.484 ; 12.938 ; 12.842 ;
; address_from_acu[5]  ; s_data_2_acu[1]  ; 12.035 ; 11.887 ; 12.356 ; 12.208 ;
; address_from_acu[5]  ; s_data_2_acu[2]  ; 12.494 ; 12.337 ; 12.840 ; 12.683 ;
; address_from_acu[5]  ; s_data_2_acu[3]  ; 12.719 ; 12.562 ; 13.078 ; 12.921 ;
; address_from_acu[5]  ; s_data_2_acu[4]  ; 12.719 ; 12.562 ; 13.078 ; 12.921 ;
; address_from_acu[5]  ; s_data_2_acu[5]  ; 11.929 ; 11.807 ; 12.289 ; 12.167 ;
; address_from_acu[5]  ; s_data_2_acu[6]  ; 11.960 ; 11.838 ; 12.317 ; 12.195 ;
; address_from_acu[5]  ; s_data_2_acu[7]  ; 12.494 ; 12.337 ; 12.840 ; 12.683 ;
; address_from_acu[5]  ; s_data_2_acu[8]  ; 12.540 ; 12.392 ; 12.852 ; 12.704 ;
; address_from_acu[5]  ; s_data_2_acu[9]  ; 12.989 ; 12.867 ; 13.285 ; 13.163 ;
; address_from_acu[5]  ; s_data_2_acu[10] ; 12.128 ; 11.971 ; 12.449 ; 12.292 ;
; address_from_acu[5]  ; s_data_2_acu[11] ; 12.719 ; 12.562 ; 13.078 ; 12.921 ;
; address_from_acu[5]  ; s_data_2_acu[12] ; 12.128 ; 11.971 ; 12.449 ; 12.292 ;
; address_from_acu[5]  ; s_data_2_acu[13] ; 11.929 ; 11.807 ; 12.289 ; 12.167 ;
; address_from_acu[5]  ; s_data_2_acu[14] ; 12.887 ; 12.791 ; 13.208 ; 13.112 ;
; address_from_acu[5]  ; s_data_2_acu[15] ; 11.960 ; 11.838 ; 12.317 ; 12.195 ;
; address_from_acu[6]  ; s_data_2_acu[0]  ; 11.948 ; 11.852 ; 12.304 ; 12.208 ;
; address_from_acu[6]  ; s_data_2_acu[1]  ; 11.403 ; 11.255 ; 11.722 ; 11.574 ;
; address_from_acu[6]  ; s_data_2_acu[2]  ; 11.862 ; 11.705 ; 12.206 ; 12.049 ;
; address_from_acu[6]  ; s_data_2_acu[3]  ; 12.087 ; 11.930 ; 12.444 ; 12.287 ;
; address_from_acu[6]  ; s_data_2_acu[4]  ; 12.087 ; 11.930 ; 12.444 ; 12.287 ;
; address_from_acu[6]  ; s_data_2_acu[5]  ; 11.297 ; 11.175 ; 11.655 ; 11.533 ;
; address_from_acu[6]  ; s_data_2_acu[6]  ; 11.328 ; 11.206 ; 11.683 ; 11.561 ;
; address_from_acu[6]  ; s_data_2_acu[7]  ; 11.862 ; 11.705 ; 12.206 ; 12.049 ;
; address_from_acu[6]  ; s_data_2_acu[8]  ; 11.908 ; 11.760 ; 12.218 ; 12.070 ;
; address_from_acu[6]  ; s_data_2_acu[9]  ; 12.357 ; 12.235 ; 12.651 ; 12.529 ;
; address_from_acu[6]  ; s_data_2_acu[10] ; 11.496 ; 11.339 ; 11.815 ; 11.658 ;
; address_from_acu[6]  ; s_data_2_acu[11] ; 12.087 ; 11.930 ; 12.444 ; 12.287 ;
; address_from_acu[6]  ; s_data_2_acu[12] ; 11.496 ; 11.339 ; 11.815 ; 11.658 ;
; address_from_acu[6]  ; s_data_2_acu[13] ; 11.297 ; 11.175 ; 11.655 ; 11.533 ;
; address_from_acu[6]  ; s_data_2_acu[14] ; 12.255 ; 12.159 ; 12.574 ; 12.478 ;
; address_from_acu[6]  ; s_data_2_acu[15] ; 11.328 ; 11.206 ; 11.683 ; 11.561 ;
; address_from_acu[7]  ; s_data_2_acu[0]  ; 12.115 ; 12.019 ; 12.477 ; 12.381 ;
; address_from_acu[7]  ; s_data_2_acu[1]  ; 11.570 ; 11.422 ; 11.895 ; 11.747 ;
; address_from_acu[7]  ; s_data_2_acu[2]  ; 12.029 ; 11.872 ; 12.379 ; 12.222 ;
; address_from_acu[7]  ; s_data_2_acu[3]  ; 12.254 ; 12.097 ; 12.617 ; 12.460 ;
; address_from_acu[7]  ; s_data_2_acu[4]  ; 12.254 ; 12.097 ; 12.617 ; 12.460 ;
; address_from_acu[7]  ; s_data_2_acu[5]  ; 11.464 ; 11.342 ; 11.828 ; 11.706 ;
; address_from_acu[7]  ; s_data_2_acu[6]  ; 11.495 ; 11.373 ; 11.856 ; 11.734 ;
; address_from_acu[7]  ; s_data_2_acu[7]  ; 12.029 ; 11.872 ; 12.379 ; 12.222 ;
; address_from_acu[7]  ; s_data_2_acu[8]  ; 12.075 ; 11.927 ; 12.391 ; 12.243 ;
; address_from_acu[7]  ; s_data_2_acu[9]  ; 12.524 ; 12.402 ; 12.824 ; 12.702 ;
; address_from_acu[7]  ; s_data_2_acu[10] ; 11.663 ; 11.506 ; 11.988 ; 11.831 ;
; address_from_acu[7]  ; s_data_2_acu[11] ; 12.254 ; 12.097 ; 12.617 ; 12.460 ;
; address_from_acu[7]  ; s_data_2_acu[12] ; 11.663 ; 11.506 ; 11.988 ; 11.831 ;
; address_from_acu[7]  ; s_data_2_acu[13] ; 11.464 ; 11.342 ; 11.828 ; 11.706 ;
; address_from_acu[7]  ; s_data_2_acu[14] ; 12.422 ; 12.326 ; 12.747 ; 12.651 ;
; address_from_acu[7]  ; s_data_2_acu[15] ; 11.495 ; 11.373 ; 11.856 ; 11.734 ;
; address_from_acu[8]  ; s_data_2_acu[0]  ; 12.141 ; 12.045 ; 12.505 ; 12.409 ;
; address_from_acu[8]  ; s_data_2_acu[1]  ; 11.596 ; 11.448 ; 11.923 ; 11.775 ;
; address_from_acu[8]  ; s_data_2_acu[2]  ; 12.055 ; 11.898 ; 12.407 ; 12.250 ;
; address_from_acu[8]  ; s_data_2_acu[3]  ; 12.280 ; 12.123 ; 12.645 ; 12.488 ;
; address_from_acu[8]  ; s_data_2_acu[4]  ; 12.280 ; 12.123 ; 12.645 ; 12.488 ;
; address_from_acu[8]  ; s_data_2_acu[5]  ; 11.490 ; 11.368 ; 11.856 ; 11.734 ;
; address_from_acu[8]  ; s_data_2_acu[6]  ; 11.521 ; 11.399 ; 11.884 ; 11.762 ;
; address_from_acu[8]  ; s_data_2_acu[7]  ; 12.055 ; 11.898 ; 12.407 ; 12.250 ;
; address_from_acu[8]  ; s_data_2_acu[8]  ; 12.101 ; 11.953 ; 12.419 ; 12.271 ;
; address_from_acu[8]  ; s_data_2_acu[9]  ; 12.550 ; 12.428 ; 12.852 ; 12.730 ;
; address_from_acu[8]  ; s_data_2_acu[10] ; 11.689 ; 11.532 ; 12.016 ; 11.859 ;
; address_from_acu[8]  ; s_data_2_acu[11] ; 12.280 ; 12.123 ; 12.645 ; 12.488 ;
; address_from_acu[8]  ; s_data_2_acu[12] ; 11.689 ; 11.532 ; 12.016 ; 11.859 ;
; address_from_acu[8]  ; s_data_2_acu[13] ; 11.490 ; 11.368 ; 11.856 ; 11.734 ;
; address_from_acu[8]  ; s_data_2_acu[14] ; 12.448 ; 12.352 ; 12.775 ; 12.679 ;
; address_from_acu[8]  ; s_data_2_acu[15] ; 11.521 ; 11.399 ; 11.884 ; 11.762 ;
; address_from_acu[9]  ; s_data_2_acu[0]  ; 11.823 ; 11.727 ; 12.202 ; 12.106 ;
; address_from_acu[9]  ; s_data_2_acu[1]  ; 11.278 ; 11.130 ; 11.620 ; 11.472 ;
; address_from_acu[9]  ; s_data_2_acu[2]  ; 11.737 ; 11.580 ; 12.104 ; 11.947 ;
; address_from_acu[9]  ; s_data_2_acu[3]  ; 11.962 ; 11.805 ; 12.342 ; 12.185 ;
; address_from_acu[9]  ; s_data_2_acu[4]  ; 11.962 ; 11.805 ; 12.342 ; 12.185 ;
; address_from_acu[9]  ; s_data_2_acu[5]  ; 11.172 ; 11.050 ; 11.553 ; 11.431 ;
; address_from_acu[9]  ; s_data_2_acu[6]  ; 11.203 ; 11.081 ; 11.581 ; 11.459 ;
; address_from_acu[9]  ; s_data_2_acu[7]  ; 11.737 ; 11.580 ; 12.104 ; 11.947 ;
; address_from_acu[9]  ; s_data_2_acu[8]  ; 11.783 ; 11.635 ; 12.116 ; 11.968 ;
; address_from_acu[9]  ; s_data_2_acu[9]  ; 12.232 ; 12.110 ; 12.549 ; 12.427 ;
; address_from_acu[9]  ; s_data_2_acu[10] ; 11.371 ; 11.214 ; 11.713 ; 11.556 ;
; address_from_acu[9]  ; s_data_2_acu[11] ; 11.962 ; 11.805 ; 12.342 ; 12.185 ;
; address_from_acu[9]  ; s_data_2_acu[12] ; 11.371 ; 11.214 ; 11.713 ; 11.556 ;
; address_from_acu[9]  ; s_data_2_acu[13] ; 11.172 ; 11.050 ; 11.553 ; 11.431 ;
; address_from_acu[9]  ; s_data_2_acu[14] ; 12.130 ; 12.034 ; 12.472 ; 12.376 ;
; address_from_acu[9]  ; s_data_2_acu[15] ; 11.203 ; 11.081 ; 11.581 ; 11.459 ;
; address_from_acu[10] ; s_data_2_acu[0]  ; 11.321 ; 11.225 ; 11.684 ; 11.588 ;
; address_from_acu[10] ; s_data_2_acu[1]  ; 10.776 ; 10.628 ; 11.102 ; 10.954 ;
; address_from_acu[10] ; s_data_2_acu[2]  ; 11.235 ; 11.078 ; 11.586 ; 11.429 ;
; address_from_acu[10] ; s_data_2_acu[3]  ; 11.460 ; 11.303 ; 11.824 ; 11.667 ;
; address_from_acu[10] ; s_data_2_acu[4]  ; 11.460 ; 11.303 ; 11.824 ; 11.667 ;
; address_from_acu[10] ; s_data_2_acu[5]  ; 10.670 ; 10.548 ; 11.035 ; 10.913 ;
; address_from_acu[10] ; s_data_2_acu[6]  ; 10.701 ; 10.579 ; 11.063 ; 10.941 ;
; address_from_acu[10] ; s_data_2_acu[7]  ; 11.235 ; 11.078 ; 11.586 ; 11.429 ;
; address_from_acu[10] ; s_data_2_acu[8]  ; 11.281 ; 11.133 ; 11.598 ; 11.450 ;
; address_from_acu[10] ; s_data_2_acu[9]  ; 11.730 ; 11.608 ; 12.031 ; 11.909 ;
; address_from_acu[10] ; s_data_2_acu[10] ; 10.869 ; 10.712 ; 11.195 ; 11.038 ;
; address_from_acu[10] ; s_data_2_acu[11] ; 11.460 ; 11.303 ; 11.824 ; 11.667 ;
; address_from_acu[10] ; s_data_2_acu[12] ; 10.869 ; 10.712 ; 11.195 ; 11.038 ;
; address_from_acu[10] ; s_data_2_acu[13] ; 10.670 ; 10.548 ; 11.035 ; 10.913 ;
; address_from_acu[10] ; s_data_2_acu[14] ; 11.628 ; 11.532 ; 11.954 ; 11.858 ;
; address_from_acu[10] ; s_data_2_acu[15] ; 10.701 ; 10.579 ; 11.063 ; 10.941 ;
; address_from_acu[11] ; s_data_2_acu[0]  ; 11.552 ; 11.456 ; 11.908 ; 11.812 ;
; address_from_acu[11] ; s_data_2_acu[1]  ; 11.007 ; 10.859 ; 11.326 ; 11.178 ;
; address_from_acu[11] ; s_data_2_acu[2]  ; 11.466 ; 11.309 ; 11.810 ; 11.653 ;
; address_from_acu[11] ; s_data_2_acu[3]  ; 11.691 ; 11.534 ; 12.048 ; 11.891 ;
; address_from_acu[11] ; s_data_2_acu[4]  ; 11.691 ; 11.534 ; 12.048 ; 11.891 ;
; address_from_acu[11] ; s_data_2_acu[5]  ; 10.901 ; 10.779 ; 11.259 ; 11.137 ;
; address_from_acu[11] ; s_data_2_acu[6]  ; 10.932 ; 10.810 ; 11.287 ; 11.165 ;
; address_from_acu[11] ; s_data_2_acu[7]  ; 11.466 ; 11.309 ; 11.810 ; 11.653 ;
; address_from_acu[11] ; s_data_2_acu[8]  ; 11.512 ; 11.364 ; 11.822 ; 11.674 ;
; address_from_acu[11] ; s_data_2_acu[9]  ; 11.961 ; 11.839 ; 12.255 ; 12.133 ;
; address_from_acu[11] ; s_data_2_acu[10] ; 11.100 ; 10.943 ; 11.419 ; 11.262 ;
; address_from_acu[11] ; s_data_2_acu[11] ; 11.691 ; 11.534 ; 12.048 ; 11.891 ;
; address_from_acu[11] ; s_data_2_acu[12] ; 11.100 ; 10.943 ; 11.419 ; 11.262 ;
; address_from_acu[11] ; s_data_2_acu[13] ; 10.901 ; 10.779 ; 11.259 ; 11.137 ;
; address_from_acu[11] ; s_data_2_acu[14] ; 11.859 ; 11.763 ; 12.178 ; 12.082 ;
; address_from_acu[11] ; s_data_2_acu[15] ; 10.932 ; 10.810 ; 11.287 ; 11.165 ;
; address_from_acu[12] ; s_data_2_acu[0]  ; 11.283 ; 11.187 ; 11.674 ; 11.578 ;
; address_from_acu[12] ; s_data_2_acu[1]  ; 10.738 ; 10.590 ; 11.092 ; 10.944 ;
; address_from_acu[12] ; s_data_2_acu[2]  ; 11.197 ; 11.040 ; 11.576 ; 11.419 ;
; address_from_acu[12] ; s_data_2_acu[3]  ; 11.422 ; 11.265 ; 11.814 ; 11.657 ;
; address_from_acu[12] ; s_data_2_acu[4]  ; 11.422 ; 11.265 ; 11.814 ; 11.657 ;
; address_from_acu[12] ; s_data_2_acu[5]  ; 10.632 ; 10.510 ; 11.025 ; 10.903 ;
; address_from_acu[12] ; s_data_2_acu[6]  ; 10.663 ; 10.541 ; 11.053 ; 10.931 ;
; address_from_acu[12] ; s_data_2_acu[7]  ; 11.197 ; 11.040 ; 11.576 ; 11.419 ;
; address_from_acu[12] ; s_data_2_acu[8]  ; 11.243 ; 11.095 ; 11.588 ; 11.440 ;
; address_from_acu[12] ; s_data_2_acu[9]  ; 11.692 ; 11.570 ; 12.021 ; 11.899 ;
; address_from_acu[12] ; s_data_2_acu[10] ; 10.831 ; 10.674 ; 11.185 ; 11.028 ;
; address_from_acu[12] ; s_data_2_acu[11] ; 11.422 ; 11.265 ; 11.814 ; 11.657 ;
; address_from_acu[12] ; s_data_2_acu[12] ; 10.831 ; 10.674 ; 11.185 ; 11.028 ;
; address_from_acu[12] ; s_data_2_acu[13] ; 10.632 ; 10.510 ; 11.025 ; 10.903 ;
; address_from_acu[12] ; s_data_2_acu[14] ; 11.590 ; 11.494 ; 11.944 ; 11.848 ;
; address_from_acu[12] ; s_data_2_acu[15] ; 10.663 ; 10.541 ; 11.053 ; 10.931 ;
; address_from_acu[13] ; s_data_2_acu[0]  ; 11.526 ; 11.430 ; 11.897 ; 11.801 ;
; address_from_acu[13] ; s_data_2_acu[1]  ; 10.981 ; 10.833 ; 11.315 ; 11.167 ;
; address_from_acu[13] ; s_data_2_acu[2]  ; 11.440 ; 11.283 ; 11.799 ; 11.642 ;
; address_from_acu[13] ; s_data_2_acu[3]  ; 11.665 ; 11.508 ; 12.037 ; 11.880 ;
; address_from_acu[13] ; s_data_2_acu[4]  ; 11.665 ; 11.508 ; 12.037 ; 11.880 ;
; address_from_acu[13] ; s_data_2_acu[5]  ; 10.875 ; 10.753 ; 11.248 ; 11.126 ;
; address_from_acu[13] ; s_data_2_acu[6]  ; 10.906 ; 10.784 ; 11.276 ; 11.154 ;
; address_from_acu[13] ; s_data_2_acu[7]  ; 11.440 ; 11.283 ; 11.799 ; 11.642 ;
; address_from_acu[13] ; s_data_2_acu[8]  ; 11.486 ; 11.338 ; 11.811 ; 11.663 ;
; address_from_acu[13] ; s_data_2_acu[9]  ; 11.935 ; 11.813 ; 12.244 ; 12.122 ;
; address_from_acu[13] ; s_data_2_acu[10] ; 11.074 ; 10.917 ; 11.408 ; 11.251 ;
; address_from_acu[13] ; s_data_2_acu[11] ; 11.665 ; 11.508 ; 12.037 ; 11.880 ;
; address_from_acu[13] ; s_data_2_acu[12] ; 11.074 ; 10.917 ; 11.408 ; 11.251 ;
; address_from_acu[13] ; s_data_2_acu[13] ; 10.875 ; 10.753 ; 11.248 ; 11.126 ;
; address_from_acu[13] ; s_data_2_acu[14] ; 11.833 ; 11.737 ; 12.167 ; 12.071 ;
; address_from_acu[13] ; s_data_2_acu[15] ; 10.906 ; 10.784 ; 11.276 ; 11.154 ;
; address_from_acu[14] ; s_data_2_acu[0]  ; 11.485 ; 11.389 ; 11.819 ; 11.723 ;
; address_from_acu[14] ; s_data_2_acu[1]  ; 10.940 ; 10.792 ; 11.237 ; 11.089 ;
; address_from_acu[14] ; s_data_2_acu[2]  ; 11.399 ; 11.242 ; 11.721 ; 11.564 ;
; address_from_acu[14] ; s_data_2_acu[3]  ; 11.624 ; 11.467 ; 11.959 ; 11.802 ;
; address_from_acu[14] ; s_data_2_acu[4]  ; 11.624 ; 11.467 ; 11.959 ; 11.802 ;
; address_from_acu[14] ; s_data_2_acu[5]  ; 10.834 ; 10.712 ; 11.170 ; 11.048 ;
; address_from_acu[14] ; s_data_2_acu[6]  ; 10.865 ; 10.743 ; 11.198 ; 11.076 ;
; address_from_acu[14] ; s_data_2_acu[7]  ; 11.399 ; 11.242 ; 11.721 ; 11.564 ;
; address_from_acu[14] ; s_data_2_acu[8]  ; 11.445 ; 11.297 ; 11.733 ; 11.585 ;
; address_from_acu[14] ; s_data_2_acu[9]  ; 11.894 ; 11.772 ; 12.166 ; 12.044 ;
; address_from_acu[14] ; s_data_2_acu[10] ; 11.033 ; 10.876 ; 11.330 ; 11.173 ;
; address_from_acu[14] ; s_data_2_acu[11] ; 11.624 ; 11.467 ; 11.959 ; 11.802 ;
; address_from_acu[14] ; s_data_2_acu[12] ; 11.033 ; 10.876 ; 11.330 ; 11.173 ;
; address_from_acu[14] ; s_data_2_acu[13] ; 10.834 ; 10.712 ; 11.170 ; 11.048 ;
; address_from_acu[14] ; s_data_2_acu[14] ; 11.792 ; 11.696 ; 12.089 ; 11.993 ;
; address_from_acu[14] ; s_data_2_acu[15] ; 10.865 ; 10.743 ; 11.198 ; 11.076 ;
; address_from_acu[15] ; s_data_2_acu[0]  ; 11.582 ; 11.486 ; 11.894 ; 11.798 ;
; address_from_acu[15] ; s_data_2_acu[1]  ; 11.037 ; 10.889 ; 11.312 ; 11.164 ;
; address_from_acu[15] ; s_data_2_acu[2]  ; 11.496 ; 11.339 ; 11.796 ; 11.639 ;
; address_from_acu[15] ; s_data_2_acu[3]  ; 11.721 ; 11.564 ; 12.034 ; 11.877 ;
; address_from_acu[15] ; s_data_2_acu[4]  ; 11.721 ; 11.564 ; 12.034 ; 11.877 ;
; address_from_acu[15] ; s_data_2_acu[5]  ; 10.931 ; 10.809 ; 11.245 ; 11.123 ;
; address_from_acu[15] ; s_data_2_acu[6]  ; 10.962 ; 10.840 ; 11.273 ; 11.151 ;
; address_from_acu[15] ; s_data_2_acu[7]  ; 11.496 ; 11.339 ; 11.796 ; 11.639 ;
; address_from_acu[15] ; s_data_2_acu[8]  ; 11.542 ; 11.394 ; 11.808 ; 11.660 ;
; address_from_acu[15] ; s_data_2_acu[9]  ; 11.991 ; 11.869 ; 12.241 ; 12.119 ;
; address_from_acu[15] ; s_data_2_acu[10] ; 11.130 ; 10.973 ; 11.405 ; 11.248 ;
; address_from_acu[15] ; s_data_2_acu[11] ; 11.721 ; 11.564 ; 12.034 ; 11.877 ;
; address_from_acu[15] ; s_data_2_acu[12] ; 11.130 ; 10.973 ; 11.405 ; 11.248 ;
; address_from_acu[15] ; s_data_2_acu[13] ; 10.931 ; 10.809 ; 11.245 ; 11.123 ;
; address_from_acu[15] ; s_data_2_acu[14] ; 11.889 ; 11.793 ; 12.164 ; 12.068 ;
; address_from_acu[15] ; s_data_2_acu[15] ; 10.962 ; 10.840 ; 11.273 ; 11.151 ;
+----------------------+------------------+--------+--------+--------+--------+


+-----------------------------------------------------------------------------+
; Minimum Propagation Delay                                                   ;
+----------------------+------------------+--------+--------+--------+--------+
; Input Port           ; Output Port      ; RR     ; RF     ; FR     ; FF     ;
+----------------------+------------------+--------+--------+--------+--------+
; address_from_acu[0]  ; s_data_2_acu[0]  ; 7.132  ; 7.036  ; 7.080  ; 6.984  ;
; address_from_acu[0]  ; s_data_2_acu[1]  ; 6.508  ; 6.360  ; 6.491  ; 6.343  ;
; address_from_acu[0]  ; s_data_2_acu[2]  ; 6.977  ; 6.820  ; 6.935  ; 6.778  ;
; address_from_acu[0]  ; s_data_2_acu[3]  ; 7.205  ; 7.048  ; 7.151  ; 6.994  ;
; address_from_acu[0]  ; s_data_2_acu[4]  ; 7.205  ; 7.048  ; 7.151  ; 6.994  ;
; address_from_acu[0]  ; s_data_2_acu[5]  ; 6.482  ; 6.360  ; 6.428  ; 6.306  ;
; address_from_acu[0]  ; s_data_2_acu[6]  ; 6.509  ; 6.387  ; 6.457  ; 6.335  ;
; address_from_acu[0]  ; s_data_2_acu[7]  ; 6.977  ; 6.820  ; 6.935  ; 6.778  ;
; address_from_acu[0]  ; s_data_2_acu[8]  ; 6.984  ; 6.836  ; 6.976  ; 6.828  ;
; address_from_acu[0]  ; s_data_2_acu[9]  ; 7.438  ; 7.316  ; 7.446  ; 7.324  ;
; address_from_acu[0]  ; s_data_2_acu[10] ; 6.601  ; 6.444  ; 6.584  ; 6.427  ;
; address_from_acu[0]  ; s_data_2_acu[11] ; 7.205  ; 7.048  ; 7.151  ; 6.994  ;
; address_from_acu[0]  ; s_data_2_acu[12] ; 6.601  ; 6.444  ; 6.584  ; 6.427  ;
; address_from_acu[0]  ; s_data_2_acu[13] ; 6.482  ; 6.360  ; 6.428  ; 6.306  ;
; address_from_acu[0]  ; s_data_2_acu[14] ; 7.360  ; 7.264  ; 7.343  ; 7.247  ;
; address_from_acu[0]  ; s_data_2_acu[15] ; 6.509  ; 6.387  ; 6.457  ; 6.335  ;
; address_from_acu[1]  ; s_data_2_acu[0]  ; 7.266  ; 7.170  ; 7.242  ; 7.146  ;
; address_from_acu[1]  ; s_data_2_acu[1]  ; 6.642  ; 6.494  ; 6.653  ; 6.505  ;
; address_from_acu[1]  ; s_data_2_acu[2]  ; 7.111  ; 6.954  ; 7.097  ; 6.940  ;
; address_from_acu[1]  ; s_data_2_acu[3]  ; 7.339  ; 7.182  ; 7.313  ; 7.156  ;
; address_from_acu[1]  ; s_data_2_acu[4]  ; 7.339  ; 7.182  ; 7.313  ; 7.156  ;
; address_from_acu[1]  ; s_data_2_acu[5]  ; 6.616  ; 6.494  ; 6.590  ; 6.468  ;
; address_from_acu[1]  ; s_data_2_acu[6]  ; 6.643  ; 6.521  ; 6.619  ; 6.497  ;
; address_from_acu[1]  ; s_data_2_acu[7]  ; 7.111  ; 6.954  ; 7.097  ; 6.940  ;
; address_from_acu[1]  ; s_data_2_acu[8]  ; 7.118  ; 6.970  ; 7.138  ; 6.990  ;
; address_from_acu[1]  ; s_data_2_acu[9]  ; 7.572  ; 7.450  ; 7.608  ; 7.486  ;
; address_from_acu[1]  ; s_data_2_acu[10] ; 6.735  ; 6.578  ; 6.746  ; 6.589  ;
; address_from_acu[1]  ; s_data_2_acu[11] ; 7.339  ; 7.182  ; 7.313  ; 7.156  ;
; address_from_acu[1]  ; s_data_2_acu[12] ; 6.735  ; 6.578  ; 6.746  ; 6.589  ;
; address_from_acu[1]  ; s_data_2_acu[13] ; 6.616  ; 6.494  ; 6.590  ; 6.468  ;
; address_from_acu[1]  ; s_data_2_acu[14] ; 7.494  ; 7.398  ; 7.505  ; 7.409  ;
; address_from_acu[1]  ; s_data_2_acu[15] ; 6.643  ; 6.521  ; 6.619  ; 6.497  ;
; address_from_acu[2]  ; s_data_2_acu[0]  ; 11.969 ; 11.873 ; 12.327 ; 12.231 ;
; address_from_acu[2]  ; s_data_2_acu[1]  ; 11.380 ; 11.232 ; 11.703 ; 11.555 ;
; address_from_acu[2]  ; s_data_2_acu[2]  ; 11.824 ; 11.667 ; 12.172 ; 12.015 ;
; address_from_acu[2]  ; s_data_2_acu[3]  ; 12.040 ; 11.883 ; 12.400 ; 12.243 ;
; address_from_acu[2]  ; s_data_2_acu[4]  ; 12.040 ; 11.883 ; 12.400 ; 12.243 ;
; address_from_acu[2]  ; s_data_2_acu[5]  ; 11.317 ; 11.195 ; 11.677 ; 11.555 ;
; address_from_acu[2]  ; s_data_2_acu[6]  ; 11.346 ; 11.224 ; 11.704 ; 11.582 ;
; address_from_acu[2]  ; s_data_2_acu[7]  ; 11.824 ; 11.667 ; 12.172 ; 12.015 ;
; address_from_acu[2]  ; s_data_2_acu[8]  ; 11.865 ; 11.717 ; 12.179 ; 12.031 ;
; address_from_acu[2]  ; s_data_2_acu[9]  ; 12.335 ; 12.213 ; 12.633 ; 12.511 ;
; address_from_acu[2]  ; s_data_2_acu[10] ; 11.473 ; 11.316 ; 11.796 ; 11.639 ;
; address_from_acu[2]  ; s_data_2_acu[11] ; 12.040 ; 11.883 ; 12.400 ; 12.243 ;
; address_from_acu[2]  ; s_data_2_acu[12] ; 11.473 ; 11.316 ; 11.796 ; 11.639 ;
; address_from_acu[2]  ; s_data_2_acu[13] ; 11.317 ; 11.195 ; 11.677 ; 11.555 ;
; address_from_acu[2]  ; s_data_2_acu[14] ; 12.232 ; 12.136 ; 12.555 ; 12.459 ;
; address_from_acu[2]  ; s_data_2_acu[15] ; 11.346 ; 11.224 ; 11.704 ; 11.582 ;
; address_from_acu[3]  ; s_data_2_acu[0]  ; 11.858 ; 11.762 ; 12.239 ; 12.143 ;
; address_from_acu[3]  ; s_data_2_acu[1]  ; 11.269 ; 11.121 ; 11.615 ; 11.467 ;
; address_from_acu[3]  ; s_data_2_acu[2]  ; 11.713 ; 11.556 ; 12.084 ; 11.927 ;
; address_from_acu[3]  ; s_data_2_acu[3]  ; 11.929 ; 11.772 ; 12.312 ; 12.155 ;
; address_from_acu[3]  ; s_data_2_acu[4]  ; 11.929 ; 11.772 ; 12.312 ; 12.155 ;
; address_from_acu[3]  ; s_data_2_acu[5]  ; 11.206 ; 11.084 ; 11.589 ; 11.467 ;
; address_from_acu[3]  ; s_data_2_acu[6]  ; 11.235 ; 11.113 ; 11.616 ; 11.494 ;
; address_from_acu[3]  ; s_data_2_acu[7]  ; 11.713 ; 11.556 ; 12.084 ; 11.927 ;
; address_from_acu[3]  ; s_data_2_acu[8]  ; 11.754 ; 11.606 ; 12.091 ; 11.943 ;
; address_from_acu[3]  ; s_data_2_acu[9]  ; 12.224 ; 12.102 ; 12.545 ; 12.423 ;
; address_from_acu[3]  ; s_data_2_acu[10] ; 11.362 ; 11.205 ; 11.708 ; 11.551 ;
; address_from_acu[3]  ; s_data_2_acu[11] ; 11.929 ; 11.772 ; 12.312 ; 12.155 ;
; address_from_acu[3]  ; s_data_2_acu[12] ; 11.362 ; 11.205 ; 11.708 ; 11.551 ;
; address_from_acu[3]  ; s_data_2_acu[13] ; 11.206 ; 11.084 ; 11.589 ; 11.467 ;
; address_from_acu[3]  ; s_data_2_acu[14] ; 12.121 ; 12.025 ; 12.467 ; 12.371 ;
; address_from_acu[3]  ; s_data_2_acu[15] ; 11.235 ; 11.113 ; 11.616 ; 11.494 ;
; address_from_acu[4]  ; s_data_2_acu[0]  ; 12.129 ; 12.033 ; 12.495 ; 12.399 ;
; address_from_acu[4]  ; s_data_2_acu[1]  ; 11.540 ; 11.392 ; 11.871 ; 11.723 ;
; address_from_acu[4]  ; s_data_2_acu[2]  ; 11.984 ; 11.827 ; 12.340 ; 12.183 ;
; address_from_acu[4]  ; s_data_2_acu[3]  ; 12.200 ; 12.043 ; 12.568 ; 12.411 ;
; address_from_acu[4]  ; s_data_2_acu[4]  ; 12.200 ; 12.043 ; 12.568 ; 12.411 ;
; address_from_acu[4]  ; s_data_2_acu[5]  ; 11.477 ; 11.355 ; 11.845 ; 11.723 ;
; address_from_acu[4]  ; s_data_2_acu[6]  ; 11.506 ; 11.384 ; 11.872 ; 11.750 ;
; address_from_acu[4]  ; s_data_2_acu[7]  ; 11.984 ; 11.827 ; 12.340 ; 12.183 ;
; address_from_acu[4]  ; s_data_2_acu[8]  ; 12.025 ; 11.877 ; 12.347 ; 12.199 ;
; address_from_acu[4]  ; s_data_2_acu[9]  ; 12.495 ; 12.373 ; 12.801 ; 12.679 ;
; address_from_acu[4]  ; s_data_2_acu[10] ; 11.633 ; 11.476 ; 11.964 ; 11.807 ;
; address_from_acu[4]  ; s_data_2_acu[11] ; 12.200 ; 12.043 ; 12.568 ; 12.411 ;
; address_from_acu[4]  ; s_data_2_acu[12] ; 11.633 ; 11.476 ; 11.964 ; 11.807 ;
; address_from_acu[4]  ; s_data_2_acu[13] ; 11.477 ; 11.355 ; 11.845 ; 11.723 ;
; address_from_acu[4]  ; s_data_2_acu[14] ; 12.392 ; 12.296 ; 12.723 ; 12.627 ;
; address_from_acu[4]  ; s_data_2_acu[15] ; 11.506 ; 11.384 ; 11.872 ; 11.750 ;
; address_from_acu[5]  ; s_data_2_acu[0]  ; 12.141 ; 12.045 ; 12.489 ; 12.393 ;
; address_from_acu[5]  ; s_data_2_acu[1]  ; 11.552 ; 11.404 ; 11.865 ; 11.717 ;
; address_from_acu[5]  ; s_data_2_acu[2]  ; 11.996 ; 11.839 ; 12.334 ; 12.177 ;
; address_from_acu[5]  ; s_data_2_acu[3]  ; 12.212 ; 12.055 ; 12.562 ; 12.405 ;
; address_from_acu[5]  ; s_data_2_acu[4]  ; 12.212 ; 12.055 ; 12.562 ; 12.405 ;
; address_from_acu[5]  ; s_data_2_acu[5]  ; 11.489 ; 11.367 ; 11.839 ; 11.717 ;
; address_from_acu[5]  ; s_data_2_acu[6]  ; 11.518 ; 11.396 ; 11.866 ; 11.744 ;
; address_from_acu[5]  ; s_data_2_acu[7]  ; 11.996 ; 11.839 ; 12.334 ; 12.177 ;
; address_from_acu[5]  ; s_data_2_acu[8]  ; 12.037 ; 11.889 ; 12.341 ; 12.193 ;
; address_from_acu[5]  ; s_data_2_acu[9]  ; 12.507 ; 12.385 ; 12.795 ; 12.673 ;
; address_from_acu[5]  ; s_data_2_acu[10] ; 11.645 ; 11.488 ; 11.958 ; 11.801 ;
; address_from_acu[5]  ; s_data_2_acu[11] ; 12.212 ; 12.055 ; 12.562 ; 12.405 ;
; address_from_acu[5]  ; s_data_2_acu[12] ; 11.645 ; 11.488 ; 11.958 ; 11.801 ;
; address_from_acu[5]  ; s_data_2_acu[13] ; 11.489 ; 11.367 ; 11.839 ; 11.717 ;
; address_from_acu[5]  ; s_data_2_acu[14] ; 12.404 ; 12.308 ; 12.717 ; 12.621 ;
; address_from_acu[5]  ; s_data_2_acu[15] ; 11.518 ; 11.396 ; 11.866 ; 11.744 ;
; address_from_acu[6]  ; s_data_2_acu[0]  ; 11.534 ; 11.438 ; 11.883 ; 11.787 ;
; address_from_acu[6]  ; s_data_2_acu[1]  ; 10.945 ; 10.797 ; 11.259 ; 11.111 ;
; address_from_acu[6]  ; s_data_2_acu[2]  ; 11.389 ; 11.232 ; 11.728 ; 11.571 ;
; address_from_acu[6]  ; s_data_2_acu[3]  ; 11.605 ; 11.448 ; 11.956 ; 11.799 ;
; address_from_acu[6]  ; s_data_2_acu[4]  ; 11.605 ; 11.448 ; 11.956 ; 11.799 ;
; address_from_acu[6]  ; s_data_2_acu[5]  ; 10.882 ; 10.760 ; 11.233 ; 11.111 ;
; address_from_acu[6]  ; s_data_2_acu[6]  ; 10.911 ; 10.789 ; 11.260 ; 11.138 ;
; address_from_acu[6]  ; s_data_2_acu[7]  ; 11.389 ; 11.232 ; 11.728 ; 11.571 ;
; address_from_acu[6]  ; s_data_2_acu[8]  ; 11.430 ; 11.282 ; 11.735 ; 11.587 ;
; address_from_acu[6]  ; s_data_2_acu[9]  ; 11.900 ; 11.778 ; 12.189 ; 12.067 ;
; address_from_acu[6]  ; s_data_2_acu[10] ; 11.038 ; 10.881 ; 11.352 ; 11.195 ;
; address_from_acu[6]  ; s_data_2_acu[11] ; 11.605 ; 11.448 ; 11.956 ; 11.799 ;
; address_from_acu[6]  ; s_data_2_acu[12] ; 11.038 ; 10.881 ; 11.352 ; 11.195 ;
; address_from_acu[6]  ; s_data_2_acu[13] ; 10.882 ; 10.760 ; 11.233 ; 11.111 ;
; address_from_acu[6]  ; s_data_2_acu[14] ; 11.797 ; 11.701 ; 12.111 ; 12.015 ;
; address_from_acu[6]  ; s_data_2_acu[15] ; 10.911 ; 10.789 ; 11.260 ; 11.138 ;
; address_from_acu[7]  ; s_data_2_acu[0]  ; 11.695 ; 11.599 ; 12.047 ; 11.951 ;
; address_from_acu[7]  ; s_data_2_acu[1]  ; 11.106 ; 10.958 ; 11.423 ; 11.275 ;
; address_from_acu[7]  ; s_data_2_acu[2]  ; 11.550 ; 11.393 ; 11.892 ; 11.735 ;
; address_from_acu[7]  ; s_data_2_acu[3]  ; 11.766 ; 11.609 ; 12.120 ; 11.963 ;
; address_from_acu[7]  ; s_data_2_acu[4]  ; 11.766 ; 11.609 ; 12.120 ; 11.963 ;
; address_from_acu[7]  ; s_data_2_acu[5]  ; 11.043 ; 10.921 ; 11.397 ; 11.275 ;
; address_from_acu[7]  ; s_data_2_acu[6]  ; 11.072 ; 10.950 ; 11.424 ; 11.302 ;
; address_from_acu[7]  ; s_data_2_acu[7]  ; 11.550 ; 11.393 ; 11.892 ; 11.735 ;
; address_from_acu[7]  ; s_data_2_acu[8]  ; 11.591 ; 11.443 ; 11.899 ; 11.751 ;
; address_from_acu[7]  ; s_data_2_acu[9]  ; 12.061 ; 11.939 ; 12.353 ; 12.231 ;
; address_from_acu[7]  ; s_data_2_acu[10] ; 11.199 ; 11.042 ; 11.516 ; 11.359 ;
; address_from_acu[7]  ; s_data_2_acu[11] ; 11.766 ; 11.609 ; 12.120 ; 11.963 ;
; address_from_acu[7]  ; s_data_2_acu[12] ; 11.199 ; 11.042 ; 11.516 ; 11.359 ;
; address_from_acu[7]  ; s_data_2_acu[13] ; 11.043 ; 10.921 ; 11.397 ; 11.275 ;
; address_from_acu[7]  ; s_data_2_acu[14] ; 11.958 ; 11.862 ; 12.275 ; 12.179 ;
; address_from_acu[7]  ; s_data_2_acu[15] ; 11.072 ; 10.950 ; 11.424 ; 11.302 ;
; address_from_acu[8]  ; s_data_2_acu[0]  ; 11.721 ; 11.625 ; 12.075 ; 11.979 ;
; address_from_acu[8]  ; s_data_2_acu[1]  ; 11.132 ; 10.984 ; 11.451 ; 11.303 ;
; address_from_acu[8]  ; s_data_2_acu[2]  ; 11.576 ; 11.419 ; 11.920 ; 11.763 ;
; address_from_acu[8]  ; s_data_2_acu[3]  ; 11.792 ; 11.635 ; 12.148 ; 11.991 ;
; address_from_acu[8]  ; s_data_2_acu[4]  ; 11.792 ; 11.635 ; 12.148 ; 11.991 ;
; address_from_acu[8]  ; s_data_2_acu[5]  ; 11.069 ; 10.947 ; 11.425 ; 11.303 ;
; address_from_acu[8]  ; s_data_2_acu[6]  ; 11.098 ; 10.976 ; 11.452 ; 11.330 ;
; address_from_acu[8]  ; s_data_2_acu[7]  ; 11.576 ; 11.419 ; 11.920 ; 11.763 ;
; address_from_acu[8]  ; s_data_2_acu[8]  ; 11.617 ; 11.469 ; 11.927 ; 11.779 ;
; address_from_acu[8]  ; s_data_2_acu[9]  ; 12.087 ; 11.965 ; 12.381 ; 12.259 ;
; address_from_acu[8]  ; s_data_2_acu[10] ; 11.225 ; 11.068 ; 11.544 ; 11.387 ;
; address_from_acu[8]  ; s_data_2_acu[11] ; 11.792 ; 11.635 ; 12.148 ; 11.991 ;
; address_from_acu[8]  ; s_data_2_acu[12] ; 11.225 ; 11.068 ; 11.544 ; 11.387 ;
; address_from_acu[8]  ; s_data_2_acu[13] ; 11.069 ; 10.947 ; 11.425 ; 11.303 ;
; address_from_acu[8]  ; s_data_2_acu[14] ; 11.984 ; 11.888 ; 12.303 ; 12.207 ;
; address_from_acu[8]  ; s_data_2_acu[15] ; 11.098 ; 10.976 ; 11.452 ; 11.330 ;
; address_from_acu[9]  ; s_data_2_acu[0]  ; 11.413 ; 11.317 ; 11.784 ; 11.688 ;
; address_from_acu[9]  ; s_data_2_acu[1]  ; 10.824 ; 10.676 ; 11.160 ; 11.012 ;
; address_from_acu[9]  ; s_data_2_acu[2]  ; 11.268 ; 11.111 ; 11.629 ; 11.472 ;
; address_from_acu[9]  ; s_data_2_acu[3]  ; 11.484 ; 11.327 ; 11.857 ; 11.700 ;
; address_from_acu[9]  ; s_data_2_acu[4]  ; 11.484 ; 11.327 ; 11.857 ; 11.700 ;
; address_from_acu[9]  ; s_data_2_acu[5]  ; 10.761 ; 10.639 ; 11.134 ; 11.012 ;
; address_from_acu[9]  ; s_data_2_acu[6]  ; 10.790 ; 10.668 ; 11.161 ; 11.039 ;
; address_from_acu[9]  ; s_data_2_acu[7]  ; 11.268 ; 11.111 ; 11.629 ; 11.472 ;
; address_from_acu[9]  ; s_data_2_acu[8]  ; 11.309 ; 11.161 ; 11.636 ; 11.488 ;
; address_from_acu[9]  ; s_data_2_acu[9]  ; 11.779 ; 11.657 ; 12.090 ; 11.968 ;
; address_from_acu[9]  ; s_data_2_acu[10] ; 10.917 ; 10.760 ; 11.253 ; 11.096 ;
; address_from_acu[9]  ; s_data_2_acu[11] ; 11.484 ; 11.327 ; 11.857 ; 11.700 ;
; address_from_acu[9]  ; s_data_2_acu[12] ; 10.917 ; 10.760 ; 11.253 ; 11.096 ;
; address_from_acu[9]  ; s_data_2_acu[13] ; 10.761 ; 10.639 ; 11.134 ; 11.012 ;
; address_from_acu[9]  ; s_data_2_acu[14] ; 11.676 ; 11.580 ; 12.012 ; 11.916 ;
; address_from_acu[9]  ; s_data_2_acu[15] ; 10.790 ; 10.668 ; 11.161 ; 11.039 ;
; address_from_acu[10] ; s_data_2_acu[0]  ; 10.932 ; 10.836 ; 11.285 ; 11.189 ;
; address_from_acu[10] ; s_data_2_acu[1]  ; 10.343 ; 10.195 ; 10.661 ; 10.513 ;
; address_from_acu[10] ; s_data_2_acu[2]  ; 10.787 ; 10.630 ; 11.130 ; 10.973 ;
; address_from_acu[10] ; s_data_2_acu[3]  ; 11.003 ; 10.846 ; 11.358 ; 11.201 ;
; address_from_acu[10] ; s_data_2_acu[4]  ; 11.003 ; 10.846 ; 11.358 ; 11.201 ;
; address_from_acu[10] ; s_data_2_acu[5]  ; 10.280 ; 10.158 ; 10.635 ; 10.513 ;
; address_from_acu[10] ; s_data_2_acu[6]  ; 10.309 ; 10.187 ; 10.662 ; 10.540 ;
; address_from_acu[10] ; s_data_2_acu[7]  ; 10.787 ; 10.630 ; 11.130 ; 10.973 ;
; address_from_acu[10] ; s_data_2_acu[8]  ; 10.828 ; 10.680 ; 11.137 ; 10.989 ;
; address_from_acu[10] ; s_data_2_acu[9]  ; 11.298 ; 11.176 ; 11.591 ; 11.469 ;
; address_from_acu[10] ; s_data_2_acu[10] ; 10.436 ; 10.279 ; 10.754 ; 10.597 ;
; address_from_acu[10] ; s_data_2_acu[11] ; 11.003 ; 10.846 ; 11.358 ; 11.201 ;
; address_from_acu[10] ; s_data_2_acu[12] ; 10.436 ; 10.279 ; 10.754 ; 10.597 ;
; address_from_acu[10] ; s_data_2_acu[13] ; 10.280 ; 10.158 ; 10.635 ; 10.513 ;
; address_from_acu[10] ; s_data_2_acu[14] ; 11.195 ; 11.099 ; 11.513 ; 11.417 ;
; address_from_acu[10] ; s_data_2_acu[15] ; 10.309 ; 10.187 ; 10.662 ; 10.540 ;
; address_from_acu[11] ; s_data_2_acu[0]  ; 11.156 ; 11.060 ; 11.502 ; 11.406 ;
; address_from_acu[11] ; s_data_2_acu[1]  ; 10.567 ; 10.419 ; 10.878 ; 10.730 ;
; address_from_acu[11] ; s_data_2_acu[2]  ; 11.011 ; 10.854 ; 11.347 ; 11.190 ;
; address_from_acu[11] ; s_data_2_acu[3]  ; 11.227 ; 11.070 ; 11.575 ; 11.418 ;
; address_from_acu[11] ; s_data_2_acu[4]  ; 11.227 ; 11.070 ; 11.575 ; 11.418 ;
; address_from_acu[11] ; s_data_2_acu[5]  ; 10.504 ; 10.382 ; 10.852 ; 10.730 ;
; address_from_acu[11] ; s_data_2_acu[6]  ; 10.533 ; 10.411 ; 10.879 ; 10.757 ;
; address_from_acu[11] ; s_data_2_acu[7]  ; 11.011 ; 10.854 ; 11.347 ; 11.190 ;
; address_from_acu[11] ; s_data_2_acu[8]  ; 11.052 ; 10.904 ; 11.354 ; 11.206 ;
; address_from_acu[11] ; s_data_2_acu[9]  ; 11.522 ; 11.400 ; 11.808 ; 11.686 ;
; address_from_acu[11] ; s_data_2_acu[10] ; 10.660 ; 10.503 ; 10.971 ; 10.814 ;
; address_from_acu[11] ; s_data_2_acu[11] ; 11.227 ; 11.070 ; 11.575 ; 11.418 ;
; address_from_acu[11] ; s_data_2_acu[12] ; 10.660 ; 10.503 ; 10.971 ; 10.814 ;
; address_from_acu[11] ; s_data_2_acu[13] ; 10.504 ; 10.382 ; 10.852 ; 10.730 ;
; address_from_acu[11] ; s_data_2_acu[14] ; 11.419 ; 11.323 ; 11.730 ; 11.634 ;
; address_from_acu[11] ; s_data_2_acu[15] ; 10.533 ; 10.411 ; 10.879 ; 10.757 ;
; address_from_acu[12] ; s_data_2_acu[0]  ; 10.897 ; 10.801 ; 11.277 ; 11.181 ;
; address_from_acu[12] ; s_data_2_acu[1]  ; 10.308 ; 10.160 ; 10.653 ; 10.505 ;
; address_from_acu[12] ; s_data_2_acu[2]  ; 10.752 ; 10.595 ; 11.122 ; 10.965 ;
; address_from_acu[12] ; s_data_2_acu[3]  ; 10.968 ; 10.811 ; 11.350 ; 11.193 ;
; address_from_acu[12] ; s_data_2_acu[4]  ; 10.968 ; 10.811 ; 11.350 ; 11.193 ;
; address_from_acu[12] ; s_data_2_acu[5]  ; 10.245 ; 10.123 ; 10.627 ; 10.505 ;
; address_from_acu[12] ; s_data_2_acu[6]  ; 10.274 ; 10.152 ; 10.654 ; 10.532 ;
; address_from_acu[12] ; s_data_2_acu[7]  ; 10.752 ; 10.595 ; 11.122 ; 10.965 ;
; address_from_acu[12] ; s_data_2_acu[8]  ; 10.793 ; 10.645 ; 11.129 ; 10.981 ;
; address_from_acu[12] ; s_data_2_acu[9]  ; 11.263 ; 11.141 ; 11.583 ; 11.461 ;
; address_from_acu[12] ; s_data_2_acu[10] ; 10.401 ; 10.244 ; 10.746 ; 10.589 ;
; address_from_acu[12] ; s_data_2_acu[11] ; 10.968 ; 10.811 ; 11.350 ; 11.193 ;
; address_from_acu[12] ; s_data_2_acu[12] ; 10.401 ; 10.244 ; 10.746 ; 10.589 ;
; address_from_acu[12] ; s_data_2_acu[13] ; 10.245 ; 10.123 ; 10.627 ; 10.505 ;
; address_from_acu[12] ; s_data_2_acu[14] ; 11.160 ; 11.064 ; 11.505 ; 11.409 ;
; address_from_acu[12] ; s_data_2_acu[15] ; 10.274 ; 10.152 ; 10.654 ; 10.532 ;
; address_from_acu[13] ; s_data_2_acu[0]  ; 11.130 ; 11.034 ; 11.490 ; 11.394 ;
; address_from_acu[13] ; s_data_2_acu[1]  ; 10.541 ; 10.393 ; 10.866 ; 10.718 ;
; address_from_acu[13] ; s_data_2_acu[2]  ; 10.985 ; 10.828 ; 11.335 ; 11.178 ;
; address_from_acu[13] ; s_data_2_acu[3]  ; 11.201 ; 11.044 ; 11.563 ; 11.406 ;
; address_from_acu[13] ; s_data_2_acu[4]  ; 11.201 ; 11.044 ; 11.563 ; 11.406 ;
; address_from_acu[13] ; s_data_2_acu[5]  ; 10.478 ; 10.356 ; 10.840 ; 10.718 ;
; address_from_acu[13] ; s_data_2_acu[6]  ; 10.507 ; 10.385 ; 10.867 ; 10.745 ;
; address_from_acu[13] ; s_data_2_acu[7]  ; 10.985 ; 10.828 ; 11.335 ; 11.178 ;
; address_from_acu[13] ; s_data_2_acu[8]  ; 11.026 ; 10.878 ; 11.342 ; 11.194 ;
; address_from_acu[13] ; s_data_2_acu[9]  ; 11.496 ; 11.374 ; 11.796 ; 11.674 ;
; address_from_acu[13] ; s_data_2_acu[10] ; 10.634 ; 10.477 ; 10.959 ; 10.802 ;
; address_from_acu[13] ; s_data_2_acu[11] ; 11.201 ; 11.044 ; 11.563 ; 11.406 ;
; address_from_acu[13] ; s_data_2_acu[12] ; 10.634 ; 10.477 ; 10.959 ; 10.802 ;
; address_from_acu[13] ; s_data_2_acu[13] ; 10.478 ; 10.356 ; 10.840 ; 10.718 ;
; address_from_acu[13] ; s_data_2_acu[14] ; 11.393 ; 11.297 ; 11.718 ; 11.622 ;
; address_from_acu[13] ; s_data_2_acu[15] ; 10.507 ; 10.385 ; 10.867 ; 10.745 ;
; address_from_acu[14] ; s_data_2_acu[0]  ; 11.088 ; 10.992 ; 11.415 ; 11.319 ;
; address_from_acu[14] ; s_data_2_acu[1]  ; 10.499 ; 10.351 ; 10.791 ; 10.643 ;
; address_from_acu[14] ; s_data_2_acu[2]  ; 10.943 ; 10.786 ; 11.260 ; 11.103 ;
; address_from_acu[14] ; s_data_2_acu[3]  ; 11.159 ; 11.002 ; 11.488 ; 11.331 ;
; address_from_acu[14] ; s_data_2_acu[4]  ; 11.159 ; 11.002 ; 11.488 ; 11.331 ;
; address_from_acu[14] ; s_data_2_acu[5]  ; 10.436 ; 10.314 ; 10.765 ; 10.643 ;
; address_from_acu[14] ; s_data_2_acu[6]  ; 10.465 ; 10.343 ; 10.792 ; 10.670 ;
; address_from_acu[14] ; s_data_2_acu[7]  ; 10.943 ; 10.786 ; 11.260 ; 11.103 ;
; address_from_acu[14] ; s_data_2_acu[8]  ; 10.984 ; 10.836 ; 11.267 ; 11.119 ;
; address_from_acu[14] ; s_data_2_acu[9]  ; 11.454 ; 11.332 ; 11.721 ; 11.599 ;
; address_from_acu[14] ; s_data_2_acu[10] ; 10.592 ; 10.435 ; 10.884 ; 10.727 ;
; address_from_acu[14] ; s_data_2_acu[11] ; 11.159 ; 11.002 ; 11.488 ; 11.331 ;
; address_from_acu[14] ; s_data_2_acu[12] ; 10.592 ; 10.435 ; 10.884 ; 10.727 ;
; address_from_acu[14] ; s_data_2_acu[13] ; 10.436 ; 10.314 ; 10.765 ; 10.643 ;
; address_from_acu[14] ; s_data_2_acu[14] ; 11.351 ; 11.255 ; 11.643 ; 11.547 ;
; address_from_acu[14] ; s_data_2_acu[15] ; 10.465 ; 10.343 ; 10.792 ; 10.670 ;
; address_from_acu[15] ; s_data_2_acu[0]  ; 11.182 ; 11.086 ; 11.488 ; 11.392 ;
; address_from_acu[15] ; s_data_2_acu[1]  ; 10.593 ; 10.445 ; 10.864 ; 10.716 ;
; address_from_acu[15] ; s_data_2_acu[2]  ; 11.037 ; 10.880 ; 11.333 ; 11.176 ;
; address_from_acu[15] ; s_data_2_acu[3]  ; 11.253 ; 11.096 ; 11.561 ; 11.404 ;
; address_from_acu[15] ; s_data_2_acu[4]  ; 11.253 ; 11.096 ; 11.561 ; 11.404 ;
; address_from_acu[15] ; s_data_2_acu[5]  ; 10.530 ; 10.408 ; 10.838 ; 10.716 ;
; address_from_acu[15] ; s_data_2_acu[6]  ; 10.559 ; 10.437 ; 10.865 ; 10.743 ;
; address_from_acu[15] ; s_data_2_acu[7]  ; 11.037 ; 10.880 ; 11.333 ; 11.176 ;
; address_from_acu[15] ; s_data_2_acu[8]  ; 11.078 ; 10.930 ; 11.340 ; 11.192 ;
; address_from_acu[15] ; s_data_2_acu[9]  ; 11.548 ; 11.426 ; 11.794 ; 11.672 ;
; address_from_acu[15] ; s_data_2_acu[10] ; 10.686 ; 10.529 ; 10.957 ; 10.800 ;
; address_from_acu[15] ; s_data_2_acu[11] ; 11.253 ; 11.096 ; 11.561 ; 11.404 ;
; address_from_acu[15] ; s_data_2_acu[12] ; 10.686 ; 10.529 ; 10.957 ; 10.800 ;
; address_from_acu[15] ; s_data_2_acu[13] ; 10.530 ; 10.408 ; 10.838 ; 10.716 ;
; address_from_acu[15] ; s_data_2_acu[14] ; 11.445 ; 11.349 ; 11.716 ; 11.620 ;
; address_from_acu[15] ; s_data_2_acu[15] ; 10.559 ; 10.437 ; 10.865 ; 10.743 ;
+----------------------+------------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 248.51 MHz ; 248.51 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.024 ; -380.777          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.293 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -0.741 ; -29.948              ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.505 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -254.696                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                                                                                                                                              ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                      ; To Node                                                                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.024 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem                                                                                                          ; clk          ; clk         ; 1.000        ; -0.056     ; 3.963      ;
; -3.012 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.push_after_mem2                                                                                                        ; clk          ; clk         ; 1.000        ; 0.297      ; 4.304      ;
; -2.998 ; edac_protected_stack:L_USER_LOGIC|state.idle                                                                                                                   ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem                                                                                                          ; clk          ; clk         ; 1.000        ; -0.387     ; 3.606      ;
; -2.969 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[6]                                                                                ; clk          ; clk         ; 1.000        ; -0.335     ; 3.629      ;
; -2.926 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.pop_calc_addr                                                                                                          ; clk          ; clk         ; 1.000        ; -0.057     ; 3.864      ;
; -2.925 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.top_before_mem                                                                                                         ; clk          ; clk         ; 1.000        ; -0.057     ; 3.863      ;
; -2.925 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.216      ; 4.161      ;
; -2.924 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[21]                                                                               ; clk          ; clk         ; 1.000        ; -0.339     ; 3.580      ;
; -2.917 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[1]                                                                                ; clk          ; clk         ; 1.000        ; -0.343     ; 3.569      ;
; -2.902 ; edac_protected_stack:L_USER_LOGIC|state.push_after_mem2                                                                                                        ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem                                                                                                          ; clk          ; clk         ; 1.000        ; -0.423     ; 3.474      ;
; -2.887 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[2]                                                                                ; clk          ; clk         ; 1.000        ; -0.343     ; 3.539      ;
; -2.887 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[4]                                                                                ; clk          ; clk         ; 1.000        ; -0.343     ; 3.539      ;
; -2.883 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[9]                                                                                ; clk          ; clk         ; 1.000        ; -0.339     ; 3.539      ;
; -2.883 ; edac_protected_ram:MEM|we_hold_counter[1]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.push_after_mem2                                                                                                        ; clk          ; clk         ; 1.000        ; 0.297      ; 4.175      ;
; -2.883 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.217      ; 4.120      ;
; -2.878 ; edac_protected_ram:MEM|re_hold_counter[1]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem                                                                                                          ; clk          ; clk         ; 1.000        ; -0.056     ; 3.817      ;
; -2.876 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.push_after_mem2                                                                                                        ; clk          ; clk         ; 1.000        ; 0.296      ; 4.167      ;
; -2.868 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[20]                                                                               ; clk          ; clk         ; 1.000        ; -0.339     ; 3.524      ;
; -2.866 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[19]                                                                               ; clk          ; clk         ; 1.000        ; -0.339     ; 3.522      ;
; -2.863 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[5]                                                                                ; clk          ; clk         ; 1.000        ; -0.343     ; 3.515      ;
; -2.844 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[18]                                                                               ; clk          ; clk         ; 1.000        ; -0.343     ; 3.496      ;
; -2.832 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[3]                                                                                ; clk          ; clk         ; 1.000        ; -0.339     ; 3.488      ;
; -2.828 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[16]                                                                               ; clk          ; clk         ; 1.000        ; -0.343     ; 3.480      ;
; -2.828 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[14]                                                                               ; clk          ; clk         ; 1.000        ; -0.343     ; 3.480      ;
; -2.826 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[10]                                                                               ; clk          ; clk         ; 1.000        ; -0.343     ; 3.478      ;
; -2.820 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.idle                                                                                                                   ; clk          ; clk         ; 1.000        ; 0.262      ; 4.077      ;
; -2.817 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem                                                                                                          ; clk          ; clk         ; 1.000        ; -0.055     ; 3.757      ;
; -2.809 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[11]                                                                               ; clk          ; clk         ; 1.000        ; -0.343     ; 3.461      ;
; -2.797 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.push_before_mem                                                                                                        ; clk          ; clk         ; 1.000        ; -0.057     ; 3.735      ;
; -2.780 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.pop_before_mem                                                                                                         ; clk          ; clk         ; 1.000        ; -0.057     ; 3.718      ;
; -2.780 ; edac_protected_ram:MEM|re_hold_counter[1]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.pop_calc_addr                                                                                                          ; clk          ; clk         ; 1.000        ; -0.057     ; 3.718      ;
; -2.779 ; edac_protected_ram:MEM|re_hold_counter[1]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.top_before_mem                                                                                                         ; clk          ; clk         ; 1.000        ; -0.057     ; 3.717      ;
; -2.779 ; edac_protected_ram:MEM|re_hold_counter[1]                                                                                                                      ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.216      ; 4.015      ;
; -2.773 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.pop_before_mem                                                                                                         ; clk          ; clk         ; 1.000        ; -0.056     ; 3.712      ;
; -2.766 ; edac_protected_ram:MEM|we_hold_counter[0]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.push_after_mem2                                                                                                        ; clk          ; clk         ; 1.000        ; 0.297      ; 4.058      ;
; -2.765 ; edac_protected_ram:MEM|re_hold_counter[0]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem                                                                                                          ; clk          ; clk         ; 1.000        ; -0.056     ; 3.704      ;
; -2.754 ; edac_protected_ram:MEM|we_hold_counter[1]                                                                                                                      ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.217      ; 3.991      ;
; -2.748 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.push_calc_addr                                                                                                         ; clk          ; clk         ; 1.000        ; 0.289      ; 4.032      ;
; -2.746 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.top_before_mem                                                                                                         ; clk          ; clk         ; 1.000        ; -0.056     ; 3.685      ;
; -2.738 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[1]                                                                                                            ; clk          ; clk         ; 1.000        ; -0.054     ; 3.679      ;
; -2.738 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[4]                                                                                                            ; clk          ; clk         ; 1.000        ; -0.054     ; 3.679      ;
; -2.738 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[6]                                                                                                            ; clk          ; clk         ; 1.000        ; -0.054     ; 3.679      ;
; -2.735 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.push_before_mem                                                                                                        ; clk          ; clk         ; 1.000        ; -0.056     ; 3.674      ;
; -2.730 ; edac_protected_ram:MEM|re_hold_counter[1]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.push_after_mem2                                                                                                        ; clk          ; clk         ; 1.000        ; 0.296      ; 4.021      ;
; -2.719 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[6]~reg0                                                                                                         ; clk          ; clk         ; 1.000        ; -0.061     ; 3.653      ;
; -2.715 ; edac_protected_stack:L_USER_LOGIC|state.idle                                                                                                                   ; edac_protected_stack:L_USER_LOGIC|state.push_after_mem2                                                                                                        ; clk          ; clk         ; 1.000        ; -0.035     ; 3.675      ;
; -2.713 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[7]~en                                                                                                           ; clk          ; clk         ; 1.000        ; -0.056     ; 3.652      ;
; -2.713 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[3]~reg0                                                                                                         ; clk          ; clk         ; 1.000        ; -0.056     ; 3.652      ;
; -2.713 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[1]~en                                                                                                           ; clk          ; clk         ; 1.000        ; -0.056     ; 3.652      ;
; -2.705 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.push_calc_addr                                                                                                         ; clk          ; clk         ; 1.000        ; 0.288      ; 3.988      ;
; -2.697 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[4]~reg0                                                                                                         ; clk          ; clk         ; 1.000        ; -0.060     ; 3.632      ;
; -2.691 ; edac_protected_ram:MEM|we_hold_counter[1]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.idle                                                                                                                   ; clk          ; clk         ; 1.000        ; 0.262      ; 3.948      ;
; -2.688 ; edac_protected_ram:MEM|we_hold_counter[1]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem                                                                                                          ; clk          ; clk         ; 1.000        ; -0.055     ; 3.628      ;
; -2.685 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.top_after_mem                                                                                                          ; clk          ; clk         ; 1.000        ; 0.285      ; 3.965      ;
; -2.684 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.idle                                                                                                                   ; clk          ; clk         ; 1.000        ; 0.261      ; 3.940      ;
; -2.680 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem2                                                                                                         ; clk          ; clk         ; 1.000        ; 0.285      ; 3.960      ;
; -2.680 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.top_after_mem2                                                                                                         ; clk          ; clk         ; 1.000        ; 0.285      ; 3.960      ;
; -2.679 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.pop_calc_addr                                                                                                          ; clk          ; clk         ; 1.000        ; -0.056     ; 3.618      ;
; -2.677 ; edac_protected_ram:MEM|re_hold_counter[0]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.top_before_mem                                                                                                         ; clk          ; clk         ; 1.000        ; -0.057     ; 3.615      ;
; -2.677 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[6]~reg0                                                                                                         ; clk          ; clk         ; 1.000        ; -0.060     ; 3.612      ;
; -2.671 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[7]~en                                                                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 3.611      ;
; -2.671 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[3]~reg0                                                                                                         ; clk          ; clk         ; 1.000        ; -0.055     ; 3.611      ;
; -2.671 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[1]~en                                                                                                           ; clk          ; clk         ; 1.000        ; -0.055     ; 3.611      ;
; -2.668 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.push_after_mem                                                                                                         ; clk          ; clk         ; 1.000        ; 0.262      ; 3.925      ;
; -2.667 ; edac_protected_ram:MEM|re_hold_counter[0]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.pop_calc_addr                                                                                                          ; clk          ; clk         ; 1.000        ; -0.057     ; 3.605      ;
; -2.666 ; edac_protected_ram:MEM|re_hold_counter[0]                                                                                                                      ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.216      ; 3.902      ;
; -2.659 ; edac_protected_stack:L_USER_LOGIC|state.idle                                                                                                                   ; edac_protected_stack:L_USER_LOGIC|state.top_after_mem                                                                                                          ; clk          ; clk         ; 1.000        ; -0.046     ; 3.608      ;
; -2.657 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[14]~reg0                                                                                                        ; clk          ; clk         ; 1.000        ; -0.055     ; 3.597      ;
; -2.657 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[11]~reg0                                                                                                        ; clk          ; clk         ; 1.000        ; -0.055     ; 3.597      ;
; -2.657 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[9]~reg0                                                                                                         ; clk          ; clk         ; 1.000        ; -0.055     ; 3.597      ;
; -2.657 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[0]~reg0                                                                                                         ; clk          ; clk         ; 1.000        ; -0.055     ; 3.597      ;
; -2.655 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[15]~reg0                                                                                                        ; clk          ; clk         ; 1.000        ; -0.056     ; 3.594      ;
; -2.655 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[4]~reg0                                                                                                         ; clk          ; clk         ; 1.000        ; -0.059     ; 3.591      ;
; -2.654 ; edac_protected_stack:L_USER_LOGIC|state.idle                                                                                                                   ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem2                                                                                                         ; clk          ; clk         ; 1.000        ; -0.046     ; 3.603      ;
; -2.654 ; edac_protected_stack:L_USER_LOGIC|state.idle                                                                                                                   ; edac_protected_stack:L_USER_LOGIC|state.top_after_mem2                                                                                                         ; clk          ; clk         ; 1.000        ; -0.046     ; 3.603      ;
; -2.653 ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem                                                                                                          ; edac_protected_stack:L_USER_LOGIC|state.push_after_mem2                                                                                                        ; clk          ; clk         ; 1.000        ; 0.295      ; 3.943      ;
; -2.651 ; edac_protected_ram:MEM|re_hold_counter[1]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.push_before_mem                                                                                                        ; clk          ; clk         ; 1.000        ; -0.057     ; 3.589      ;
; -2.644 ; edac_protected_ram:MEM|we_hold_counter[1]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.pop_before_mem                                                                                                         ; clk          ; clk         ; 1.000        ; -0.056     ; 3.583      ;
; -2.637 ; edac_protected_ram:MEM|we_hold_counter[0]                                                                                                                      ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.217      ; 3.874      ;
; -2.634 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[8]~reg0                                                                                                         ; clk          ; clk         ; 1.000        ; -0.051     ; 3.578      ;
; -2.634 ; edac_protected_ram:MEM|re_hold_counter[1]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.pop_before_mem                                                                                                         ; clk          ; clk         ; 1.000        ; -0.057     ; 3.572      ;
; -2.621 ; edac_protected_stack:L_USER_LOGIC|state.push_after_mem                                                                                                         ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem                                                                                                          ; clk          ; clk         ; 1.000        ; -0.387     ; 3.229      ;
; -2.620 ; edac_protected_ram:MEM|re_hold_counter[0]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.push_after_mem2                                                                                                        ; clk          ; clk         ; 1.000        ; 0.296      ; 3.911      ;
; -2.619 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[12]                                                                               ; clk          ; clk         ; 1.000        ; -0.343     ; 3.271      ;
; -2.619 ; edac_protected_ram:MEM|we_hold_counter[1]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.push_calc_addr                                                                                                         ; clk          ; clk         ; 1.000        ; 0.289      ; 3.903      ;
; -2.617 ; edac_protected_ram:MEM|we_hold_counter[1]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.top_before_mem                                                                                                         ; clk          ; clk         ; 1.000        ; -0.056     ; 3.556      ;
; -2.615 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[14]~reg0                                                                                                        ; clk          ; clk         ; 1.000        ; -0.054     ; 3.556      ;
; -2.615 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[11]~reg0                                                                                                        ; clk          ; clk         ; 1.000        ; -0.054     ; 3.556      ;
; -2.615 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[9]~reg0                                                                                                         ; clk          ; clk         ; 1.000        ; -0.054     ; 3.556      ;
; -2.615 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[0]~reg0                                                                                                         ; clk          ; clk         ; 1.000        ; -0.054     ; 3.556      ;
; -2.613 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[15]~reg0                                                                                                        ; clk          ; clk         ; 1.000        ; -0.055     ; 3.553      ;
; -2.610 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[17]                                                                               ; clk          ; clk         ; 1.000        ; -0.339     ; 3.266      ;
; -2.609 ; edac_protected_ram:MEM|we_hold_counter[1]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[1]                                                                                                            ; clk          ; clk         ; 1.000        ; -0.054     ; 3.550      ;
; -2.609 ; edac_protected_ram:MEM|we_hold_counter[1]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[4]                                                                                                            ; clk          ; clk         ; 1.000        ; -0.054     ; 3.550      ;
; -2.609 ; edac_protected_ram:MEM|we_hold_counter[1]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[6]                                                                                                            ; clk          ; clk         ; 1.000        ; -0.054     ; 3.550      ;
; -2.606 ; edac_protected_ram:MEM|we_hold_counter[1]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.push_before_mem                                                                                                        ; clk          ; clk         ; 1.000        ; -0.056     ; 3.545      ;
; -2.599 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[13]                                                                               ; clk          ; clk         ; 1.000        ; -0.343     ; 3.251      ;
; -2.593 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[15]                                                                               ; clk          ; clk         ; 1.000        ; -0.343     ; 3.245      ;
; -2.593 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[8]                                                                                ; clk          ; clk         ; 1.000        ; -0.339     ; 3.249      ;
; -2.592 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[8]~reg0                                                                                                         ; clk          ; clk         ; 1.000        ; -0.050     ; 3.537      ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                             ;
+-------+----------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                      ; To Node                                                                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.293 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[21]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.342      ; 0.804      ;
; 0.294 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[17]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.342      ; 0.805      ;
; 0.296 ; edac_protected_stack:L_USER_LOGIC|mem_re                                                                       ; edac_protected_stack:L_USER_LOGIC|mem_re                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.511      ;
; 0.297 ; edac_protected_stack:L_USER_LOGIC|state.top_after_mem                                                          ; edac_protected_stack:L_USER_LOGIC|state.top_after_mem                                                                                                         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.511      ;
; 0.297 ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem2                                                         ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem2                                                                                                        ; clk          ; clk         ; 0.000        ; 0.070      ; 0.511      ;
; 0.297 ; edac_protected_stack:L_USER_LOGIC|state.top_after_mem2                                                         ; edac_protected_stack:L_USER_LOGIC|state.top_after_mem2                                                                                                        ; clk          ; clk         ; 0.000        ; 0.070      ; 0.511      ;
; 0.310 ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem                                                          ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem                                                                                                         ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; edac_protected_stack:L_USER_LOGIC|stack_is_empty                                                               ; edac_protected_stack:L_USER_LOGIC|stack_is_empty                                                                                                              ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; edac_protected_ram:MEM|re_hold_counter[1]                                                                      ; edac_protected_ram:MEM|re_hold_counter[1]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                      ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; edac_protected_ram:MEM|we_hold_counter[0]                                                                      ; edac_protected_ram:MEM|we_hold_counter[0]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; edac_protected_ram:MEM|we_hold_counter[1]                                                                      ; edac_protected_ram:MEM|we_hold_counter[1]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                      ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; edac_protected_ram:MEM|re_hold_counter[0]                                                                      ; edac_protected_ram:MEM|re_hold_counter[0]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; edac_protected_stack:L_USER_LOGIC|user_fsm_invalid                                                             ; edac_protected_stack:L_USER_LOGIC|user_fsm_invalid                                                                                                            ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.333 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[18]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.342      ; 0.844      ;
; 0.334 ; edac_protected_stack:L_USER_LOGIC|mem_data_out[7]~reg0                                                         ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[7]                                                           ; clk          ; clk         ; 0.000        ; 0.057      ; 0.535      ;
; 0.335 ; edac_protected_stack:L_USER_LOGIC|ff_reset_n                                                                   ; edac_protected_stack:L_USER_LOGIC|as_reset_n                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.536      ;
; 0.335 ; edac_protected_stack:L_USER_LOGIC|mem_data_out[6]~reg0                                                         ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[6]                                                           ; clk          ; clk         ; 0.000        ; 0.057      ; 0.536      ;
; 0.335 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[2]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.342      ; 0.846      ;
; 0.336 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[6]  ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.056      ; 0.536      ;
; 0.336 ; edac_protected_stack:L_USER_LOGIC|ff_recover_fsm_n                                                             ; edac_protected_stack:L_USER_LOGIC|recover_fsm_n_filtered                                                                                                      ; clk          ; clk         ; 0.000        ; 0.057      ; 0.537      ;
; 0.338 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[1]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.343      ; 0.850      ;
; 0.338 ; edac_protected_ram:MEM|we_hold_counter[0]                                                                      ; edac_protected_ram:MEM|we_hold_counter[1]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.057      ; 0.539      ;
; 0.343 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[16]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.342      ; 0.854      ;
; 0.346 ; edac_protected_ram:MEM|we_hold_counter[0]                                                                      ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.057      ; 0.547      ;
; 0.350 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[5]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.343      ; 0.862      ;
; 0.350 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[9]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.343      ; 0.862      ;
; 0.352 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[10]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.343      ; 0.864      ;
; 0.352 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[10]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[20]                                                               ; clk          ; clk         ; 0.000        ; 0.057      ; 0.553      ;
; 0.353 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[6]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[12]                                                           ; clk          ; clk         ; 0.000        ; 0.057      ; 0.554      ;
; 0.353 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[1]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[11]                                                               ; clk          ; clk         ; 0.000        ; 0.057      ; 0.554      ;
; 0.353 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[12]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[22]                                                               ; clk          ; clk         ; 0.000        ; 0.057      ; 0.554      ;
; 0.353 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[3]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[13]                                                               ; clk          ; clk         ; 0.000        ; 0.057      ; 0.554      ;
; 0.353 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[4]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[14]                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.553      ;
; 0.354 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[9]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[19]                                                               ; clk          ; clk         ; 0.000        ; 0.057      ; 0.555      ;
; 0.354 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[15]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[25]                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.554      ;
; 0.354 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[8]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[18]                                                               ; clk          ; clk         ; 0.000        ; 0.057      ; 0.555      ;
; 0.355 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[7]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.343      ; 0.867      ;
; 0.355 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[6]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~34                                                                             ; clk          ; clk         ; 0.000        ; 0.057      ; 0.556      ;
; 0.356 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[2]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[12]                                                               ; clk          ; clk         ; 0.000        ; 0.057      ; 0.557      ;
; 0.360 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[4]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.342      ; 0.871      ;
; 0.372 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[3]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.343      ; 0.884      ;
; 0.379 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[15]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.342      ; 0.890      ;
; 0.439 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[17]           ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[11]                                                ; clk          ; clk         ; 0.000        ; 0.057      ; 0.640      ;
; 0.454 ; ff_read_strobe_from_acu                                                                                        ; read_strobe_from_acu_filtered                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.455 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[3]  ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[3]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.057      ; 0.656      ;
; 0.456 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[14]                               ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[14]                                                          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.661      ;
; 0.459 ; edac_protected_stack:L_USER_LOGIC|mem_data_out[15]~reg0                                                        ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[15]                                                          ; clk          ; clk         ; 0.000        ; 0.057      ; 0.660      ;
; 0.460 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[0]  ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[0]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.057      ; 0.661      ;
; 0.462 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[12]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.343      ; 0.974      ;
; 0.463 ; edac_protected_stack:L_USER_LOGIC|mem_addr[3]                                                                  ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[7]                                                                ; clk          ; clk         ; 0.000        ; 0.097      ; 0.704      ;
; 0.468 ; edac_protected_stack:L_USER_LOGIC|mem_data_out[8]~reg0                                                         ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[8]                                                           ; clk          ; clk         ; 0.000        ; 0.052      ; 0.664      ;
; 0.472 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[10] ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[10]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.057      ; 0.673      ;
; 0.473 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[12] ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[12]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.057      ; 0.674      ;
; 0.475 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[1]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[3]                                                            ; clk          ; clk         ; 0.000        ; 0.056      ; 0.675      ;
; 0.483 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[1]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[7]                                                            ; clk          ; clk         ; 0.000        ; 0.056      ; 0.683      ;
; 0.484 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[0]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[6]                                                            ; clk          ; clk         ; 0.000        ; 0.057      ; 0.685      ;
; 0.485 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[2]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[8]                                                            ; clk          ; clk         ; 0.000        ; 0.057      ; 0.686      ;
; 0.485 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[14]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[24]                                                               ; clk          ; clk         ; 0.000        ; 0.057      ; 0.686      ;
; 0.486 ; edac_protected_stack:L_USER_LOGIC|mem_data_out[0]~reg0                                                         ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[0]                                                           ; clk          ; clk         ; 0.000        ; 0.056      ; 0.686      ;
; 0.486 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[7]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[17]                                                               ; clk          ; clk         ; 0.000        ; 0.057      ; 0.687      ;
; 0.486 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[11]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[21]                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.686      ;
; 0.486 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[13]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[23]                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.686      ;
; 0.488 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[12]           ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[18]                                                           ; clk          ; clk         ; 0.000        ; 0.056      ; 0.688      ;
; 0.488 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[5]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[15]                                                               ; clk          ; clk         ; 0.000        ; 0.057      ; 0.689      ;
; 0.500 ; edac_protected_stack:L_USER_LOGIC|mem_we                                                                       ; edac_protected_ram:MEM|we_d                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.057      ; 0.701      ;
; 0.503 ; edac_protected_stack:L_USER_LOGIC|mem_data_out[9]~reg0                                                         ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[9]                                                           ; clk          ; clk         ; 0.000        ; 0.057      ; 0.704      ;
; 0.504 ; edac_protected_stack:L_USER_LOGIC|mem_data_out[11]~reg0                                                        ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[11]                                                          ; clk          ; clk         ; 0.000        ; 0.057      ; 0.705      ;
; 0.506 ; edac_protected_stack:L_USER_LOGIC|mem_data_out[4]~reg0                                                         ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[4]                                                           ; clk          ; clk         ; 0.000        ; 0.056      ; 0.706      ;
; 0.506 ; edac_protected_stack:L_USER_LOGIC|mem_addr[4]                                                                  ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[10]                                                               ; clk          ; clk         ; 0.000        ; 0.070      ; 0.720      ;
; 0.520 ; edac_protected_stack:L_USER_LOGIC|mem_addr[3]                                                                  ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[8]                                                                ; clk          ; clk         ; 0.000        ; 0.070      ; 0.734      ;
; 0.520 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[6]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[0]                                                 ; clk          ; clk         ; 0.000        ; 0.056      ; 0.720      ;
; 0.520 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[10]           ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[4]                                                 ; clk          ; clk         ; 0.000        ; 0.057      ; 0.721      ;
; 0.520 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[13]           ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[7]                                                 ; clk          ; clk         ; 0.000        ; 0.057      ; 0.721      ;
; 0.527 ; edac_protected_ram:MEM|re_hold_counter[0]                                                                      ; edac_protected_ram:MEM|re_hold_counter[1]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.057      ; 0.728      ;
; 0.528 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[4]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[4]                                                            ; clk          ; clk         ; 0.000        ; 0.056      ; 0.728      ;
; 0.529 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[14]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.342      ; 1.040      ;
; 0.544 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[8]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.342      ; 1.055      ;
; 0.553 ; edac_protected_ram:MEM|we_hold_counter[1]                                                                      ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.057      ; 0.754      ;
; 0.558 ; edac_protected_stack:L_USER_LOGIC|mem_data_out[13]~reg0                                                        ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[13]                                                          ; clk          ; clk         ; 0.000        ; 0.058      ; 0.760      ;
; 0.559 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[28]                ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.759      ;
; 0.562 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[18]           ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[12]                                                ; clk          ; clk         ; 0.000        ; 0.057      ; 0.763      ;
; 0.566 ; edac_protected_stack:L_USER_LOGIC|mem_addr[0]                                                                  ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[1]                                                                ; clk          ; clk         ; 0.000        ; 0.097      ; 0.807      ;
; 0.570 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[19]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.342      ; 1.081      ;
; 0.572 ; edac_protected_stack:L_USER_LOGIC|mem_data_out[2]~en                                                           ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[2]                                                           ; clk          ; clk         ; 0.000        ; 0.052      ; 0.768      ;
; 0.572 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~48                              ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[20]                                                                              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.772      ;
; 0.573 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~45                              ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[17]                                                                              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.773      ;
; 0.573 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~49                              ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[21]                                                                              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.773      ;
; 0.573 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[1]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~29                                                                             ; clk          ; clk         ; 0.000        ; 0.379      ; 1.096      ;
; 0.574 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~35                              ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[7]                                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.774      ;
; 0.574 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~36                              ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[8]                                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.774      ;
; 0.575 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~37                              ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[9]                                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.775      ;
; 0.575 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~31                              ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.775      ;
; 0.576 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~47                              ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[19]                                                                              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.776      ;
; 0.579 ; edac_protected_stack:L_USER_LOGIC|mem_addr[1]                                                                  ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[3]                                                                ; clk          ; clk         ; 0.000        ; 0.097      ; 0.820      ;
; 0.584 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[18]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~46                                                                             ; clk          ; clk         ; 0.000        ; 0.378      ; 1.106      ;
; 0.592 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[5]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~33                                                                             ; clk          ; clk         ; 0.000        ; 0.379      ; 1.115      ;
; 0.593 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[16]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~44                                                                             ; clk          ; clk         ; 0.000        ; 0.356      ; 1.093      ;
; 0.602 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[1]  ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[1]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.057      ; 0.803      ;
+-------+----------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                                                                                                          ;
+--------+----------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.741 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[1]                                             ; clk          ; clk         ; 1.000        ; -0.060     ; 1.676      ;
; -0.741 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[4]                                             ; clk          ; clk         ; 1.000        ; -0.060     ; 1.676      ;
; -0.741 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[6]                                             ; clk          ; clk         ; 1.000        ; -0.060     ; 1.676      ;
; -0.728 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.push_before_mem                                         ; clk          ; clk         ; 1.000        ; -0.062     ; 1.661      ;
; -0.728 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.top_before_mem                                          ; clk          ; clk         ; 1.000        ; -0.062     ; 1.661      ;
; -0.728 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.pop_calc_addr                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.661      ;
; -0.728 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.pop_before_mem                                          ; clk          ; clk         ; 1.000        ; -0.062     ; 1.661      ;
; -0.643 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[7]~en                                            ; clk          ; clk         ; 1.000        ; -0.061     ; 1.577      ;
; -0.643 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[1]~en                                            ; clk          ; clk         ; 1.000        ; -0.061     ; 1.577      ;
; -0.643 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~28               ; clk          ; clk         ; 1.000        ; -0.061     ; 1.577      ;
; -0.586 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[4]~en                                            ; clk          ; clk         ; 1.000        ; -0.060     ; 1.521      ;
; -0.586 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[2]~en                                            ; clk          ; clk         ; 1.000        ; -0.060     ; 1.521      ;
; -0.586 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[0]                                             ; clk          ; clk         ; 1.000        ; -0.060     ; 1.521      ;
; -0.586 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[2]                                             ; clk          ; clk         ; 1.000        ; -0.060     ; 1.521      ;
; -0.586 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[3]                                             ; clk          ; clk         ; 1.000        ; -0.060     ; 1.521      ;
; -0.586 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[5]                                             ; clk          ; clk         ; 1.000        ; -0.060     ; 1.521      ;
; -0.586 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[7]                                             ; clk          ; clk         ; 1.000        ; -0.060     ; 1.521      ;
; -0.586 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[8]                                             ; clk          ; clk         ; 1.000        ; -0.060     ; 1.521      ;
; -0.586 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[9]                                             ; clk          ; clk         ; 1.000        ; -0.060     ; 1.521      ;
; -0.586 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[10]                                            ; clk          ; clk         ; 1.000        ; -0.060     ; 1.521      ;
; -0.586 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[11]                                            ; clk          ; clk         ; 1.000        ; -0.060     ; 1.521      ;
; -0.586 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[12]                                            ; clk          ; clk         ; 1.000        ; -0.060     ; 1.521      ;
; -0.586 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[13]                                            ; clk          ; clk         ; 1.000        ; -0.060     ; 1.521      ;
; -0.586 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[14]                                            ; clk          ; clk         ; 1.000        ; -0.060     ; 1.521      ;
; -0.586 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[15]                                            ; clk          ; clk         ; 1.000        ; -0.060     ; 1.521      ;
; -0.563 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|stack_pointer[1]                                              ; clk          ; clk         ; 1.000        ; -0.058     ; 1.500      ;
; -0.563 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|stack_pointer[2]                                              ; clk          ; clk         ; 1.000        ; -0.058     ; 1.500      ;
; -0.563 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|stack_pointer[3]                                              ; clk          ; clk         ; 1.000        ; -0.058     ; 1.500      ;
; -0.563 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|stack_pointer[4]                                              ; clk          ; clk         ; 1.000        ; -0.058     ; 1.500      ;
; -0.563 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|stack_pointer[0]                                              ; clk          ; clk         ; 1.000        ; -0.058     ; 1.500      ;
; -0.518 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|stack_is_empty                                                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.457      ;
; -0.518 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[15]~en                                           ; clk          ; clk         ; 1.000        ; -0.056     ; 1.457      ;
; -0.518 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[12]~en                                           ; clk          ; clk         ; 1.000        ; -0.056     ; 1.457      ;
; -0.518 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[8]~en                                            ; clk          ; clk         ; 1.000        ; -0.056     ; 1.457      ;
; -0.518 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[0]~en                                            ; clk          ; clk         ; 1.000        ; -0.056     ; 1.457      ;
; -0.506 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem                                           ; clk          ; clk         ; 1.000        ; -0.061     ; 1.440      ;
; -0.413 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[3]~en                                            ; clk          ; clk         ; 1.000        ; 0.253      ; 1.661      ;
; -0.408 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.top_calc_addr                                           ; clk          ; clk         ; 1.000        ; 0.283      ; 1.686      ;
; -0.408 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.push_calc_addr                                          ; clk          ; clk         ; 1.000        ; 0.283      ; 1.686      ;
; -0.382 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_re                                                        ; clk          ; clk         ; 1.000        ; 0.285      ; 1.662      ;
; -0.374 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_addr[4]                                                   ; clk          ; clk         ; 1.000        ; 0.265      ; 1.634      ;
; -0.374 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_addr[3]                                                   ; clk          ; clk         ; 1.000        ; 0.265      ; 1.634      ;
; -0.374 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_addr[1]                                                   ; clk          ; clk         ; 1.000        ; 0.265      ; 1.634      ;
; -0.374 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_addr[0]                                                   ; clk          ; clk         ; 1.000        ; 0.265      ; 1.634      ;
; -0.374 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[6]  ; clk          ; clk         ; 1.000        ; 0.265      ; 1.634      ;
; -0.374 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[8]  ; clk          ; clk         ; 1.000        ; 0.265      ; 1.634      ;
; -0.374 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[10] ; clk          ; clk         ; 1.000        ; 0.265      ; 1.634      ;
; -0.374 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[2]  ; clk          ; clk         ; 1.000        ; 0.265      ; 1.634      ;
; -0.348 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.push_after_mem2                                         ; clk          ; clk         ; 1.000        ; 0.291      ; 1.634      ;
; -0.231 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[14]~en                                           ; clk          ; clk         ; 1.000        ; 0.244      ; 1.470      ;
; -0.208 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_re_ack                                                  ; clk          ; clk         ; 1.000        ; 0.267      ; 1.470      ;
; -0.189 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[13]~en                                           ; clk          ; clk         ; 1.000        ; 0.239      ; 1.423      ;
; -0.189 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[11]~en                                           ; clk          ; clk         ; 1.000        ; 0.239      ; 1.423      ;
; -0.189 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[10]~en                                           ; clk          ; clk         ; 1.000        ; 0.239      ; 1.423      ;
; -0.189 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[9]~en                                            ; clk          ; clk         ; 1.000        ; 0.239      ; 1.423      ;
; -0.189 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[6]~en                                            ; clk          ; clk         ; 1.000        ; 0.239      ; 1.423      ;
; -0.189 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[5]~en                                            ; clk          ; clk         ; 1.000        ; 0.239      ; 1.423      ;
; -0.187 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.invalid                                                 ; clk          ; clk         ; 1.000        ; 0.277      ; 1.459      ;
; -0.181 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_we                                                        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.119      ;
; -0.181 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_we_ack                                                  ; clk          ; clk         ; 1.000        ; -0.057     ; 1.119      ;
; -0.181 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|ff_recover_fsm_n                                              ; clk          ; clk         ; 1.000        ; -0.057     ; 1.119      ;
; -0.181 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|recover_fsm_n_filtered                                        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.119      ;
; -0.181 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|user_fsm_invalid                                              ; clk          ; clk         ; 1.000        ; -0.057     ; 1.119      ;
; -0.165 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.top_after_mem                                           ; clk          ; clk         ; 1.000        ; 0.280      ; 1.440      ;
; -0.165 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem2                                          ; clk          ; clk         ; 1.000        ; 0.280      ; 1.440      ;
; -0.165 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.top_after_mem2                                          ; clk          ; clk         ; 1.000        ; 0.280      ; 1.440      ;
; -0.036 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.push_after_mem                                          ; clk          ; clk         ; 1.000        ; 0.256      ; 1.287      ;
; -0.036 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.idle                                                    ; clk          ; clk         ; 1.000        ; 0.256      ; 1.287      ;
; 0.114  ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_addr[2]                                                   ; clk          ; clk         ; 1.000        ; 0.238      ; 1.119      ;
; 0.114  ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[4]  ; clk          ; clk         ; 1.000        ; 0.238      ; 1.119      ;
+--------+----------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                                                                                          ;
+-------+----------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.505 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_addr[2]                                                   ; clk          ; clk         ; 0.000        ; 0.364      ; 1.013      ;
; 0.505 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[4]  ; clk          ; clk         ; 0.000        ; 0.364      ; 1.013      ;
; 0.655 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.push_after_mem                                          ; clk          ; clk         ; 0.000        ; 0.383      ; 1.182      ;
; 0.655 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.idle                                                    ; clk          ; clk         ; 0.000        ; 0.383      ; 1.182      ;
; 0.791 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.top_after_mem                                           ; clk          ; clk         ; 0.000        ; 0.407      ; 1.342      ;
; 0.791 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem2                                          ; clk          ; clk         ; 0.000        ; 0.407      ; 1.342      ;
; 0.791 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.top_after_mem2                                          ; clk          ; clk         ; 0.000        ; 0.407      ; 1.342      ;
; 0.810 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.invalid                                                 ; clk          ; clk         ; 0.000        ; 0.405      ; 1.359      ;
; 0.812 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_we                                                        ; clk          ; clk         ; 0.000        ; 0.057      ; 1.013      ;
; 0.812 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_we_ack                                                  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.013      ;
; 0.812 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|ff_recover_fsm_n                                              ; clk          ; clk         ; 0.000        ; 0.057      ; 1.013      ;
; 0.812 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|recover_fsm_n_filtered                                        ; clk          ; clk         ; 0.000        ; 0.057      ; 1.013      ;
; 0.812 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|user_fsm_invalid                                              ; clk          ; clk         ; 0.000        ; 0.057      ; 1.013      ;
; 0.822 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[13]~en                                           ; clk          ; clk         ; 0.000        ; 0.365      ; 1.331      ;
; 0.822 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[11]~en                                           ; clk          ; clk         ; 0.000        ; 0.365      ; 1.331      ;
; 0.822 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[10]~en                                           ; clk          ; clk         ; 0.000        ; 0.365      ; 1.331      ;
; 0.822 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[9]~en                                            ; clk          ; clk         ; 0.000        ; 0.365      ; 1.331      ;
; 0.822 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[6]~en                                            ; clk          ; clk         ; 0.000        ; 0.365      ; 1.331      ;
; 0.822 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[5]~en                                            ; clk          ; clk         ; 0.000        ; 0.365      ; 1.331      ;
; 0.837 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_re_ack                                                  ; clk          ; clk         ; 0.000        ; 0.395      ; 1.376      ;
; 0.862 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[14]~en                                           ; clk          ; clk         ; 0.000        ; 0.370      ; 1.376      ;
; 0.955 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.push_after_mem2                                         ; clk          ; clk         ; 0.000        ; 0.419      ; 1.518      ;
; 0.982 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_addr[4]                                                   ; clk          ; clk         ; 0.000        ; 0.392      ; 1.518      ;
; 0.982 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_addr[3]                                                   ; clk          ; clk         ; 0.000        ; 0.392      ; 1.518      ;
; 0.982 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_addr[1]                                                   ; clk          ; clk         ; 0.000        ; 0.392      ; 1.518      ;
; 0.982 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_addr[0]                                                   ; clk          ; clk         ; 0.000        ; 0.392      ; 1.518      ;
; 0.982 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[6]  ; clk          ; clk         ; 0.000        ; 0.392      ; 1.518      ;
; 0.982 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[8]  ; clk          ; clk         ; 0.000        ; 0.392      ; 1.518      ;
; 0.982 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[10] ; clk          ; clk         ; 0.000        ; 0.392      ; 1.518      ;
; 0.982 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[2]  ; clk          ; clk         ; 0.000        ; 0.392      ; 1.518      ;
; 1.003 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_re                                                        ; clk          ; clk         ; 0.000        ; 0.413      ; 1.560      ;
; 1.028 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.top_calc_addr                                           ; clk          ; clk         ; 0.000        ; 0.411      ; 1.583      ;
; 1.028 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.push_calc_addr                                          ; clk          ; clk         ; 0.000        ; 0.411      ; 1.583      ;
; 1.036 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[3]~en                                            ; clk          ; clk         ; 0.000        ; 0.380      ; 1.560      ;
; 1.145 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem                                           ; clk          ; clk         ; 0.000        ; 0.053      ; 1.342      ;
; 1.162 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|stack_is_empty                                                ; clk          ; clk         ; 0.000        ; 0.058      ; 1.364      ;
; 1.162 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[15]~en                                           ; clk          ; clk         ; 0.000        ; 0.058      ; 1.364      ;
; 1.162 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[12]~en                                           ; clk          ; clk         ; 0.000        ; 0.058      ; 1.364      ;
; 1.162 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[8]~en                                            ; clk          ; clk         ; 0.000        ; 0.058      ; 1.364      ;
; 1.162 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[0]~en                                            ; clk          ; clk         ; 0.000        ; 0.058      ; 1.364      ;
; 1.205 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|stack_pointer[1]                                              ; clk          ; clk         ; 0.000        ; 0.056      ; 1.405      ;
; 1.205 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|stack_pointer[2]                                              ; clk          ; clk         ; 0.000        ; 0.056      ; 1.405      ;
; 1.205 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|stack_pointer[3]                                              ; clk          ; clk         ; 0.000        ; 0.056      ; 1.405      ;
; 1.205 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|stack_pointer[4]                                              ; clk          ; clk         ; 0.000        ; 0.056      ; 1.405      ;
; 1.205 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|stack_pointer[0]                                              ; clk          ; clk         ; 0.000        ; 0.056      ; 1.405      ;
; 1.214 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[4]~en                                            ; clk          ; clk         ; 0.000        ; 0.054      ; 1.412      ;
; 1.214 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[2]~en                                            ; clk          ; clk         ; 0.000        ; 0.054      ; 1.412      ;
; 1.214 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[0]                                             ; clk          ; clk         ; 0.000        ; 0.054      ; 1.412      ;
; 1.214 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[2]                                             ; clk          ; clk         ; 0.000        ; 0.054      ; 1.412      ;
; 1.214 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[3]                                             ; clk          ; clk         ; 0.000        ; 0.054      ; 1.412      ;
; 1.214 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[5]                                             ; clk          ; clk         ; 0.000        ; 0.054      ; 1.412      ;
; 1.214 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[7]                                             ; clk          ; clk         ; 0.000        ; 0.054      ; 1.412      ;
; 1.214 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[8]                                             ; clk          ; clk         ; 0.000        ; 0.054      ; 1.412      ;
; 1.214 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[9]                                             ; clk          ; clk         ; 0.000        ; 0.054      ; 1.412      ;
; 1.214 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[10]                                            ; clk          ; clk         ; 0.000        ; 0.054      ; 1.412      ;
; 1.214 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[11]                                            ; clk          ; clk         ; 0.000        ; 0.054      ; 1.412      ;
; 1.214 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[12]                                            ; clk          ; clk         ; 0.000        ; 0.054      ; 1.412      ;
; 1.214 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[13]                                            ; clk          ; clk         ; 0.000        ; 0.054      ; 1.412      ;
; 1.214 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[14]                                            ; clk          ; clk         ; 0.000        ; 0.054      ; 1.412      ;
; 1.214 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[15]                                            ; clk          ; clk         ; 0.000        ; 0.054      ; 1.412      ;
; 1.254 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[7]~en                                            ; clk          ; clk         ; 0.000        ; 0.052      ; 1.450      ;
; 1.254 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[1]~en                                            ; clk          ; clk         ; 0.000        ; 0.052      ; 1.450      ;
; 1.254 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~28               ; clk          ; clk         ; 0.000        ; 0.052      ; 1.450      ;
; 1.364 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.push_before_mem                                         ; clk          ; clk         ; 0.000        ; 0.052      ; 1.560      ;
; 1.364 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.top_before_mem                                          ; clk          ; clk         ; 0.000        ; 0.052      ; 1.560      ;
; 1.364 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.pop_calc_addr                                           ; clk          ; clk         ; 0.000        ; 0.052      ; 1.560      ;
; 1.364 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.pop_before_mem                                          ; clk          ; clk         ; 0.000        ; 0.052      ; 1.560      ;
; 1.367 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[1]                                             ; clk          ; clk         ; 0.000        ; 0.053      ; 1.564      ;
; 1.367 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[4]                                             ; clk          ; clk         ; 0.000        ; 0.053      ; 1.564      ;
; 1.367 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[6]                                             ; clk          ; clk         ; 0.000        ; 0.053      ; 1.564      ;
+-------+----------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                                                                           ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                                                         ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                                                                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[10]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[11]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[12]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[13]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[14]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[15]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[16]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[17]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[18]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[19]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[1]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[20]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[21]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[2]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[3]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[4]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[5]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[6]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[7]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[8]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[9]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[0]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[10]                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[11]                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[12]                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[13]                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[14]                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[15]                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[1]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[2]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[3]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[4]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[5]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[6]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[7]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[8]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[9]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[10]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[11]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[12]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[13]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[14]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[15]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[16]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[17]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[18]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[19]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[1]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[20]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[21]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[2]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[3]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[4]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[5]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[6]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[7]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[8]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[9]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[0]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[10]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[11]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[12]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[13]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[14]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[15]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[1]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[2]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[3]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[4]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[5]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[6]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[7]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[8]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[9]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[10]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[11]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[12]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[13]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[14]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[15]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[16]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[17]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[18]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[19]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[1]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[20]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[21]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[2]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[3]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[4]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[5]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[6]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[7]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[8]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[9]                                                             ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------+
; Setup Times                                                                         ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; address_from_acu[*]   ; clk        ; 8.902  ; 9.254  ; Rise       ; clk             ;
;  address_from_acu[0]  ; clk        ; 4.366  ; 4.404  ; Rise       ; clk             ;
;  address_from_acu[1]  ; clk        ; 4.463  ; 4.541  ; Rise       ; clk             ;
;  address_from_acu[2]  ; clk        ; 8.742  ; 9.107  ; Rise       ; clk             ;
;  address_from_acu[3]  ; clk        ; 8.637  ; 9.020  ; Rise       ; clk             ;
;  address_from_acu[4]  ; clk        ; 8.892  ; 9.254  ; Rise       ; clk             ;
;  address_from_acu[5]  ; clk        ; 8.902  ; 9.250  ; Rise       ; clk             ;
;  address_from_acu[6]  ; clk        ; 8.322  ; 8.674  ; Rise       ; clk             ;
;  address_from_acu[7]  ; clk        ; 8.476  ; 8.817  ; Rise       ; clk             ;
;  address_from_acu[8]  ; clk        ; 8.503  ; 8.842  ; Rise       ; clk             ;
;  address_from_acu[9]  ; clk        ; 8.210  ; 8.576  ; Rise       ; clk             ;
;  address_from_acu[10] ; clk        ; 7.764  ; 8.110  ; Rise       ; clk             ;
;  address_from_acu[11] ; clk        ; 7.971  ; 8.305  ; Rise       ; clk             ;
;  address_from_acu[12] ; clk        ; 7.735  ; 8.100  ; Rise       ; clk             ;
;  address_from_acu[13] ; clk        ; 7.956  ; 8.290  ; Rise       ; clk             ;
;  address_from_acu[14] ; clk        ; 7.900  ; 8.228  ; Rise       ; clk             ;
;  address_from_acu[15] ; clk        ; 7.990  ; 8.301  ; Rise       ; clk             ;
; data_from_acu[*]      ; clk        ; 1.884  ; 2.215  ; Rise       ; clk             ;
;  data_from_acu[0]     ; clk        ; 1.170  ; 1.516  ; Rise       ; clk             ;
;  data_from_acu[1]     ; clk        ; -0.437 ; -0.275 ; Rise       ; clk             ;
;  data_from_acu[2]     ; clk        ; 1.196  ; 1.587  ; Rise       ; clk             ;
;  data_from_acu[3]     ; clk        ; 1.152  ; 1.475  ; Rise       ; clk             ;
;  data_from_acu[4]     ; clk        ; 1.463  ; 1.845  ; Rise       ; clk             ;
;  data_from_acu[5]     ; clk        ; 1.800  ; 2.135  ; Rise       ; clk             ;
;  data_from_acu[6]     ; clk        ; 1.365  ; 1.734  ; Rise       ; clk             ;
;  data_from_acu[7]     ; clk        ; 1.616  ; 1.957  ; Rise       ; clk             ;
;  data_from_acu[8]     ; clk        ; 1.884  ; 2.215  ; Rise       ; clk             ;
;  data_from_acu[9]     ; clk        ; 1.806  ; 2.168  ; Rise       ; clk             ;
;  data_from_acu[10]    ; clk        ; 1.735  ; 2.067  ; Rise       ; clk             ;
;  data_from_acu[11]    ; clk        ; 0.941  ; 1.282  ; Rise       ; clk             ;
;  data_from_acu[12]    ; clk        ; 1.729  ; 2.064  ; Rise       ; clk             ;
;  data_from_acu[13]    ; clk        ; 1.687  ; 2.037  ; Rise       ; clk             ;
;  data_from_acu[14]    ; clk        ; 1.749  ; 2.089  ; Rise       ; clk             ;
;  data_from_acu[15]    ; clk        ; -0.208 ; -0.066 ; Rise       ; clk             ;
; read_strobe_from_acu  ; clk        ; 1.318  ; 1.626  ; Rise       ; clk             ;
; recover_fsm_n         ; clk        ; 2.149  ; 2.521  ; Rise       ; clk             ;
; write_strobe_from_acu ; clk        ; 1.335  ; 1.698  ; Rise       ; clk             ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Hold Times                                                                          ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; address_from_acu[*]   ; clk        ; -0.888 ; -0.991 ; Rise       ; clk             ;
;  address_from_acu[0]  ; clk        ; -1.035 ; -1.090 ; Rise       ; clk             ;
;  address_from_acu[1]  ; clk        ; -0.888 ; -0.991 ; Rise       ; clk             ;
;  address_from_acu[2]  ; clk        ; -5.244 ; -5.603 ; Rise       ; clk             ;
;  address_from_acu[3]  ; clk        ; -5.143 ; -5.518 ; Rise       ; clk             ;
;  address_from_acu[4]  ; clk        ; -5.388 ; -5.742 ; Rise       ; clk             ;
;  address_from_acu[5]  ; clk        ; -5.399 ; -5.739 ; Rise       ; clk             ;
;  address_from_acu[6]  ; clk        ; -4.843 ; -5.189 ; Rise       ; clk             ;
;  address_from_acu[7]  ; clk        ; -4.991 ; -5.324 ; Rise       ; clk             ;
;  address_from_acu[8]  ; clk        ; -5.018 ; -5.349 ; Rise       ; clk             ;
;  address_from_acu[9]  ; clk        ; -4.735 ; -5.093 ; Rise       ; clk             ;
;  address_from_acu[10] ; clk        ; -4.307 ; -4.646 ; Rise       ; clk             ;
;  address_from_acu[11] ; clk        ; -4.508 ; -4.833 ; Rise       ; clk             ;
;  address_from_acu[12] ; clk        ; -4.281 ; -4.638 ; Rise       ; clk             ;
;  address_from_acu[13] ; clk        ; -4.493 ; -4.818 ; Rise       ; clk             ;
;  address_from_acu[14] ; clk        ; -4.436 ; -4.757 ; Rise       ; clk             ;
;  address_from_acu[15] ; clk        ; -4.523 ; -4.829 ; Rise       ; clk             ;
; data_from_acu[*]      ; clk        ; 0.727  ; 0.566  ; Rise       ; clk             ;
;  data_from_acu[0]     ; clk        ; -0.823 ; -1.155 ; Rise       ; clk             ;
;  data_from_acu[1]     ; clk        ; 0.727  ; 0.566  ; Rise       ; clk             ;
;  data_from_acu[2]     ; clk        ; -0.831 ; -1.212 ; Rise       ; clk             ;
;  data_from_acu[3]     ; clk        ; -0.808 ; -1.117 ; Rise       ; clk             ;
;  data_from_acu[4]     ; clk        ; -1.105 ; -1.472 ; Rise       ; clk             ;
;  data_from_acu[5]     ; clk        ; -1.438 ; -1.766 ; Rise       ; clk             ;
;  data_from_acu[6]     ; clk        ; -1.010 ; -1.365 ; Rise       ; clk             ;
;  data_from_acu[7]     ; clk        ; -1.250 ; -1.578 ; Rise       ; clk             ;
;  data_from_acu[8]     ; clk        ; -1.508 ; -1.826 ; Rise       ; clk             ;
;  data_from_acu[9]     ; clk        ; -1.445 ; -1.798 ; Rise       ; clk             ;
;  data_from_acu[10]    ; clk        ; -1.376 ; -1.700 ; Rise       ; clk             ;
;  data_from_acu[11]    ; clk        ; -0.603 ; -0.931 ; Rise       ; clk             ;
;  data_from_acu[12]    ; clk        ; -1.370 ; -1.697 ; Rise       ; clk             ;
;  data_from_acu[13]    ; clk        ; -1.318 ; -1.654 ; Rise       ; clk             ;
;  data_from_acu[14]    ; clk        ; -1.390 ; -1.722 ; Rise       ; clk             ;
;  data_from_acu[15]    ; clk        ; 0.495  ; 0.358  ; Rise       ; clk             ;
; read_strobe_from_acu  ; clk        ; -0.948 ; -1.250 ; Rise       ; clk             ;
; recover_fsm_n         ; clk        ; -1.772 ; -2.135 ; Rise       ; clk             ;
; write_strobe_from_acu ; clk        ; -0.963 ; -1.318 ; Rise       ; clk             ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; recover_fsm_n_ack ; clk        ; 5.525 ; 5.625 ; Rise       ; clk             ;
; s_data_2_acu[*]   ; clk        ; 6.432 ; 6.412 ; Rise       ; clk             ;
;  s_data_2_acu[0]  ; clk        ; 6.383 ; 6.324 ; Rise       ; clk             ;
;  s_data_2_acu[1]  ; clk        ; 5.880 ; 5.810 ; Rise       ; clk             ;
;  s_data_2_acu[2]  ; clk        ; 5.760 ; 5.663 ; Rise       ; clk             ;
;  s_data_2_acu[3]  ; clk        ; 5.803 ; 5.701 ; Rise       ; clk             ;
;  s_data_2_acu[4]  ; clk        ; 5.782 ; 5.680 ; Rise       ; clk             ;
;  s_data_2_acu[5]  ; clk        ; 5.632 ; 5.523 ; Rise       ; clk             ;
;  s_data_2_acu[6]  ; clk        ; 5.948 ; 5.825 ; Rise       ; clk             ;
;  s_data_2_acu[7]  ; clk        ; 5.777 ; 5.679 ; Rise       ; clk             ;
;  s_data_2_acu[8]  ; clk        ; 5.905 ; 5.823 ; Rise       ; clk             ;
;  s_data_2_acu[9]  ; clk        ; 6.005 ; 5.907 ; Rise       ; clk             ;
;  s_data_2_acu[10] ; clk        ; 5.822 ; 5.724 ; Rise       ; clk             ;
;  s_data_2_acu[11] ; clk        ; 5.574 ; 5.481 ; Rise       ; clk             ;
;  s_data_2_acu[12] ; clk        ; 5.559 ; 5.463 ; Rise       ; clk             ;
;  s_data_2_acu[13] ; clk        ; 5.592 ; 5.495 ; Rise       ; clk             ;
;  s_data_2_acu[14] ; clk        ; 6.432 ; 6.412 ; Rise       ; clk             ;
;  s_data_2_acu[15] ; clk        ; 5.563 ; 5.471 ; Rise       ; clk             ;
; s_ready_2_acu     ; clk        ; 6.548 ; 6.656 ; Rise       ; clk             ;
; user_fsm_invalid  ; clk        ; 5.422 ; 5.344 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; recover_fsm_n_ack ; clk        ; 5.342 ; 5.442 ; Rise       ; clk             ;
; s_data_2_acu[*]   ; clk        ; 5.379 ; 5.282 ; Rise       ; clk             ;
;  s_data_2_acu[0]  ; clk        ; 6.192 ; 6.134 ; Rise       ; clk             ;
;  s_data_2_acu[1]  ; clk        ; 5.682 ; 5.612 ; Rise       ; clk             ;
;  s_data_2_acu[2]  ; clk        ; 5.571 ; 5.474 ; Rise       ; clk             ;
;  s_data_2_acu[3]  ; clk        ; 5.614 ; 5.512 ; Rise       ; clk             ;
;  s_data_2_acu[4]  ; clk        ; 5.593 ; 5.491 ; Rise       ; clk             ;
;  s_data_2_acu[5]  ; clk        ; 5.450 ; 5.342 ; Rise       ; clk             ;
;  s_data_2_acu[6]  ; clk        ; 5.753 ; 5.631 ; Rise       ; clk             ;
;  s_data_2_acu[7]  ; clk        ; 5.588 ; 5.489 ; Rise       ; clk             ;
;  s_data_2_acu[8]  ; clk        ; 5.707 ; 5.625 ; Rise       ; clk             ;
;  s_data_2_acu[9]  ; clk        ; 5.806 ; 5.709 ; Rise       ; clk             ;
;  s_data_2_acu[10] ; clk        ; 5.631 ; 5.533 ; Rise       ; clk             ;
;  s_data_2_acu[11] ; clk        ; 5.394 ; 5.300 ; Rise       ; clk             ;
;  s_data_2_acu[12] ; clk        ; 5.379 ; 5.282 ; Rise       ; clk             ;
;  s_data_2_acu[13] ; clk        ; 5.411 ; 5.315 ; Rise       ; clk             ;
;  s_data_2_acu[14] ; clk        ; 6.240 ; 6.221 ; Rise       ; clk             ;
;  s_data_2_acu[15] ; clk        ; 5.382 ; 5.291 ; Rise       ; clk             ;
; s_ready_2_acu     ; clk        ; 5.632 ; 5.714 ; Rise       ; clk             ;
; user_fsm_invalid  ; clk        ; 5.241 ; 5.163 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Propagation Delay                                                           ;
+----------------------+------------------+--------+--------+--------+--------+
; Input Port           ; Output Port      ; RR     ; RF     ; FR     ; FF     ;
+----------------------+------------------+--------+--------+--------+--------+
; address_from_acu[0]  ; s_data_2_acu[0]  ; 6.601  ; 6.511  ; 6.589  ; 6.499  ;
; address_from_acu[0]  ; s_data_2_acu[1]  ; 6.123  ; 6.013  ; 6.124  ; 6.014  ;
; address_from_acu[0]  ; s_data_2_acu[2]  ; 6.598  ; 6.438  ; 6.561  ; 6.401  ;
; address_from_acu[0]  ; s_data_2_acu[3]  ; 6.815  ; 6.655  ; 6.764  ; 6.604  ;
; address_from_acu[0]  ; s_data_2_acu[4]  ; 6.815  ; 6.655  ; 6.764  ; 6.604  ;
; address_from_acu[0]  ; s_data_2_acu[5]  ; 6.069  ; 5.933  ; 6.054  ; 5.918  ;
; address_from_acu[0]  ; s_data_2_acu[6]  ; 6.096  ; 5.960  ; 6.081  ; 5.945  ;
; address_from_acu[0]  ; s_data_2_acu[7]  ; 6.598  ; 6.438  ; 6.561  ; 6.401  ;
; address_from_acu[0]  ; s_data_2_acu[8]  ; 6.579  ; 6.469  ; 6.576  ; 6.466  ;
; address_from_acu[0]  ; s_data_2_acu[9]  ; 7.006  ; 6.870  ; 6.995  ; 6.859  ;
; address_from_acu[0]  ; s_data_2_acu[10] ; 6.235  ; 6.075  ; 6.236  ; 6.076  ;
; address_from_acu[0]  ; s_data_2_acu[11] ; 6.815  ; 6.655  ; 6.764  ; 6.604  ;
; address_from_acu[0]  ; s_data_2_acu[12] ; 6.235  ; 6.075  ; 6.236  ; 6.076  ;
; address_from_acu[0]  ; s_data_2_acu[13] ; 6.069  ; 5.933  ; 6.054  ; 5.918  ;
; address_from_acu[0]  ; s_data_2_acu[14] ; 6.864  ; 6.778  ; 6.865  ; 6.779  ;
; address_from_acu[0]  ; s_data_2_acu[15] ; 6.096  ; 5.960  ; 6.081  ; 5.945  ;
; address_from_acu[1]  ; s_data_2_acu[0]  ; 6.714  ; 6.624  ; 6.723  ; 6.633  ;
; address_from_acu[1]  ; s_data_2_acu[1]  ; 6.236  ; 6.126  ; 6.258  ; 6.148  ;
; address_from_acu[1]  ; s_data_2_acu[2]  ; 6.711  ; 6.551  ; 6.695  ; 6.535  ;
; address_from_acu[1]  ; s_data_2_acu[3]  ; 6.928  ; 6.768  ; 6.898  ; 6.738  ;
; address_from_acu[1]  ; s_data_2_acu[4]  ; 6.928  ; 6.768  ; 6.898  ; 6.738  ;
; address_from_acu[1]  ; s_data_2_acu[5]  ; 6.182  ; 6.046  ; 6.188  ; 6.052  ;
; address_from_acu[1]  ; s_data_2_acu[6]  ; 6.209  ; 6.073  ; 6.215  ; 6.079  ;
; address_from_acu[1]  ; s_data_2_acu[7]  ; 6.711  ; 6.551  ; 6.695  ; 6.535  ;
; address_from_acu[1]  ; s_data_2_acu[8]  ; 6.692  ; 6.582  ; 6.710  ; 6.600  ;
; address_from_acu[1]  ; s_data_2_acu[9]  ; 7.119  ; 6.983  ; 7.129  ; 6.993  ;
; address_from_acu[1]  ; s_data_2_acu[10] ; 6.348  ; 6.188  ; 6.370  ; 6.210  ;
; address_from_acu[1]  ; s_data_2_acu[11] ; 6.928  ; 6.768  ; 6.898  ; 6.738  ;
; address_from_acu[1]  ; s_data_2_acu[12] ; 6.348  ; 6.188  ; 6.370  ; 6.210  ;
; address_from_acu[1]  ; s_data_2_acu[13] ; 6.182  ; 6.046  ; 6.188  ; 6.052  ;
; address_from_acu[1]  ; s_data_2_acu[14] ; 6.977  ; 6.891  ; 6.999  ; 6.913  ;
; address_from_acu[1]  ; s_data_2_acu[15] ; 6.209  ; 6.073  ; 6.215  ; 6.079  ;
; address_from_acu[2]  ; s_data_2_acu[0]  ; 10.968 ; 10.878 ; 11.370 ; 11.280 ;
; address_from_acu[2]  ; s_data_2_acu[1]  ; 10.503 ; 10.393 ; 10.892 ; 10.782 ;
; address_from_acu[2]  ; s_data_2_acu[2]  ; 10.940 ; 10.780 ; 11.367 ; 11.207 ;
; address_from_acu[2]  ; s_data_2_acu[3]  ; 11.143 ; 10.983 ; 11.584 ; 11.424 ;
; address_from_acu[2]  ; s_data_2_acu[4]  ; 11.143 ; 10.983 ; 11.584 ; 11.424 ;
; address_from_acu[2]  ; s_data_2_acu[5]  ; 10.433 ; 10.297 ; 10.838 ; 10.702 ;
; address_from_acu[2]  ; s_data_2_acu[6]  ; 10.460 ; 10.324 ; 10.865 ; 10.729 ;
; address_from_acu[2]  ; s_data_2_acu[7]  ; 10.940 ; 10.780 ; 11.367 ; 11.207 ;
; address_from_acu[2]  ; s_data_2_acu[8]  ; 10.955 ; 10.845 ; 11.348 ; 11.238 ;
; address_from_acu[2]  ; s_data_2_acu[9]  ; 11.374 ; 11.238 ; 11.775 ; 11.639 ;
; address_from_acu[2]  ; s_data_2_acu[10] ; 10.615 ; 10.455 ; 11.004 ; 10.844 ;
; address_from_acu[2]  ; s_data_2_acu[11] ; 11.143 ; 10.983 ; 11.584 ; 11.424 ;
; address_from_acu[2]  ; s_data_2_acu[12] ; 10.615 ; 10.455 ; 11.004 ; 10.844 ;
; address_from_acu[2]  ; s_data_2_acu[13] ; 10.433 ; 10.297 ; 10.838 ; 10.702 ;
; address_from_acu[2]  ; s_data_2_acu[14] ; 11.244 ; 11.158 ; 11.633 ; 11.547 ;
; address_from_acu[2]  ; s_data_2_acu[15] ; 10.460 ; 10.324 ; 10.865 ; 10.729 ;
; address_from_acu[3]  ; s_data_2_acu[0]  ; 10.863 ; 10.773 ; 11.283 ; 11.193 ;
; address_from_acu[3]  ; s_data_2_acu[1]  ; 10.398 ; 10.288 ; 10.805 ; 10.695 ;
; address_from_acu[3]  ; s_data_2_acu[2]  ; 10.835 ; 10.675 ; 11.280 ; 11.120 ;
; address_from_acu[3]  ; s_data_2_acu[3]  ; 11.038 ; 10.878 ; 11.497 ; 11.337 ;
; address_from_acu[3]  ; s_data_2_acu[4]  ; 11.038 ; 10.878 ; 11.497 ; 11.337 ;
; address_from_acu[3]  ; s_data_2_acu[5]  ; 10.328 ; 10.192 ; 10.751 ; 10.615 ;
; address_from_acu[3]  ; s_data_2_acu[6]  ; 10.355 ; 10.219 ; 10.778 ; 10.642 ;
; address_from_acu[3]  ; s_data_2_acu[7]  ; 10.835 ; 10.675 ; 11.280 ; 11.120 ;
; address_from_acu[3]  ; s_data_2_acu[8]  ; 10.850 ; 10.740 ; 11.261 ; 11.151 ;
; address_from_acu[3]  ; s_data_2_acu[9]  ; 11.269 ; 11.133 ; 11.688 ; 11.552 ;
; address_from_acu[3]  ; s_data_2_acu[10] ; 10.510 ; 10.350 ; 10.917 ; 10.757 ;
; address_from_acu[3]  ; s_data_2_acu[11] ; 11.038 ; 10.878 ; 11.497 ; 11.337 ;
; address_from_acu[3]  ; s_data_2_acu[12] ; 10.510 ; 10.350 ; 10.917 ; 10.757 ;
; address_from_acu[3]  ; s_data_2_acu[13] ; 10.328 ; 10.192 ; 10.751 ; 10.615 ;
; address_from_acu[3]  ; s_data_2_acu[14] ; 11.139 ; 11.053 ; 11.546 ; 11.460 ;
; address_from_acu[3]  ; s_data_2_acu[15] ; 10.355 ; 10.219 ; 10.778 ; 10.642 ;
; address_from_acu[4]  ; s_data_2_acu[0]  ; 11.118 ; 11.028 ; 11.517 ; 11.427 ;
; address_from_acu[4]  ; s_data_2_acu[1]  ; 10.653 ; 10.543 ; 11.039 ; 10.929 ;
; address_from_acu[4]  ; s_data_2_acu[2]  ; 11.090 ; 10.930 ; 11.514 ; 11.354 ;
; address_from_acu[4]  ; s_data_2_acu[3]  ; 11.293 ; 11.133 ; 11.731 ; 11.571 ;
; address_from_acu[4]  ; s_data_2_acu[4]  ; 11.293 ; 11.133 ; 11.731 ; 11.571 ;
; address_from_acu[4]  ; s_data_2_acu[5]  ; 10.583 ; 10.447 ; 10.985 ; 10.849 ;
; address_from_acu[4]  ; s_data_2_acu[6]  ; 10.610 ; 10.474 ; 11.012 ; 10.876 ;
; address_from_acu[4]  ; s_data_2_acu[7]  ; 11.090 ; 10.930 ; 11.514 ; 11.354 ;
; address_from_acu[4]  ; s_data_2_acu[8]  ; 11.105 ; 10.995 ; 11.495 ; 11.385 ;
; address_from_acu[4]  ; s_data_2_acu[9]  ; 11.524 ; 11.388 ; 11.922 ; 11.786 ;
; address_from_acu[4]  ; s_data_2_acu[10] ; 10.765 ; 10.605 ; 11.151 ; 10.991 ;
; address_from_acu[4]  ; s_data_2_acu[11] ; 11.293 ; 11.133 ; 11.731 ; 11.571 ;
; address_from_acu[4]  ; s_data_2_acu[12] ; 10.765 ; 10.605 ; 11.151 ; 10.991 ;
; address_from_acu[4]  ; s_data_2_acu[13] ; 10.583 ; 10.447 ; 10.985 ; 10.849 ;
; address_from_acu[4]  ; s_data_2_acu[14] ; 11.394 ; 11.308 ; 11.780 ; 11.694 ;
; address_from_acu[4]  ; s_data_2_acu[15] ; 10.610 ; 10.474 ; 11.012 ; 10.876 ;
; address_from_acu[5]  ; s_data_2_acu[0]  ; 11.128 ; 11.038 ; 11.513 ; 11.423 ;
; address_from_acu[5]  ; s_data_2_acu[1]  ; 10.663 ; 10.553 ; 11.035 ; 10.925 ;
; address_from_acu[5]  ; s_data_2_acu[2]  ; 11.100 ; 10.940 ; 11.510 ; 11.350 ;
; address_from_acu[5]  ; s_data_2_acu[3]  ; 11.303 ; 11.143 ; 11.727 ; 11.567 ;
; address_from_acu[5]  ; s_data_2_acu[4]  ; 11.303 ; 11.143 ; 11.727 ; 11.567 ;
; address_from_acu[5]  ; s_data_2_acu[5]  ; 10.593 ; 10.457 ; 10.981 ; 10.845 ;
; address_from_acu[5]  ; s_data_2_acu[6]  ; 10.620 ; 10.484 ; 11.008 ; 10.872 ;
; address_from_acu[5]  ; s_data_2_acu[7]  ; 11.100 ; 10.940 ; 11.510 ; 11.350 ;
; address_from_acu[5]  ; s_data_2_acu[8]  ; 11.115 ; 11.005 ; 11.491 ; 11.381 ;
; address_from_acu[5]  ; s_data_2_acu[9]  ; 11.534 ; 11.398 ; 11.918 ; 11.782 ;
; address_from_acu[5]  ; s_data_2_acu[10] ; 10.775 ; 10.615 ; 11.147 ; 10.987 ;
; address_from_acu[5]  ; s_data_2_acu[11] ; 11.303 ; 11.143 ; 11.727 ; 11.567 ;
; address_from_acu[5]  ; s_data_2_acu[12] ; 10.775 ; 10.615 ; 11.147 ; 10.987 ;
; address_from_acu[5]  ; s_data_2_acu[13] ; 10.593 ; 10.457 ; 10.981 ; 10.845 ;
; address_from_acu[5]  ; s_data_2_acu[14] ; 11.404 ; 11.318 ; 11.776 ; 11.690 ;
; address_from_acu[5]  ; s_data_2_acu[15] ; 10.620 ; 10.484 ; 11.008 ; 10.872 ;
; address_from_acu[6]  ; s_data_2_acu[0]  ; 10.548 ; 10.458 ; 10.937 ; 10.847 ;
; address_from_acu[6]  ; s_data_2_acu[1]  ; 10.083 ; 9.973  ; 10.459 ; 10.349 ;
; address_from_acu[6]  ; s_data_2_acu[2]  ; 10.520 ; 10.360 ; 10.934 ; 10.774 ;
; address_from_acu[6]  ; s_data_2_acu[3]  ; 10.723 ; 10.563 ; 11.151 ; 10.991 ;
; address_from_acu[6]  ; s_data_2_acu[4]  ; 10.723 ; 10.563 ; 11.151 ; 10.991 ;
; address_from_acu[6]  ; s_data_2_acu[5]  ; 10.013 ; 9.877  ; 10.405 ; 10.269 ;
; address_from_acu[6]  ; s_data_2_acu[6]  ; 10.040 ; 9.904  ; 10.432 ; 10.296 ;
; address_from_acu[6]  ; s_data_2_acu[7]  ; 10.520 ; 10.360 ; 10.934 ; 10.774 ;
; address_from_acu[6]  ; s_data_2_acu[8]  ; 10.535 ; 10.425 ; 10.915 ; 10.805 ;
; address_from_acu[6]  ; s_data_2_acu[9]  ; 10.954 ; 10.818 ; 11.342 ; 11.206 ;
; address_from_acu[6]  ; s_data_2_acu[10] ; 10.195 ; 10.035 ; 10.571 ; 10.411 ;
; address_from_acu[6]  ; s_data_2_acu[11] ; 10.723 ; 10.563 ; 11.151 ; 10.991 ;
; address_from_acu[6]  ; s_data_2_acu[12] ; 10.195 ; 10.035 ; 10.571 ; 10.411 ;
; address_from_acu[6]  ; s_data_2_acu[13] ; 10.013 ; 9.877  ; 10.405 ; 10.269 ;
; address_from_acu[6]  ; s_data_2_acu[14] ; 10.824 ; 10.738 ; 11.200 ; 11.114 ;
; address_from_acu[6]  ; s_data_2_acu[15] ; 10.040 ; 9.904  ; 10.432 ; 10.296 ;
; address_from_acu[7]  ; s_data_2_acu[0]  ; 10.702 ; 10.612 ; 11.080 ; 10.990 ;
; address_from_acu[7]  ; s_data_2_acu[1]  ; 10.237 ; 10.127 ; 10.602 ; 10.492 ;
; address_from_acu[7]  ; s_data_2_acu[2]  ; 10.674 ; 10.514 ; 11.077 ; 10.917 ;
; address_from_acu[7]  ; s_data_2_acu[3]  ; 10.877 ; 10.717 ; 11.294 ; 11.134 ;
; address_from_acu[7]  ; s_data_2_acu[4]  ; 10.877 ; 10.717 ; 11.294 ; 11.134 ;
; address_from_acu[7]  ; s_data_2_acu[5]  ; 10.167 ; 10.031 ; 10.548 ; 10.412 ;
; address_from_acu[7]  ; s_data_2_acu[6]  ; 10.194 ; 10.058 ; 10.575 ; 10.439 ;
; address_from_acu[7]  ; s_data_2_acu[7]  ; 10.674 ; 10.514 ; 11.077 ; 10.917 ;
; address_from_acu[7]  ; s_data_2_acu[8]  ; 10.689 ; 10.579 ; 11.058 ; 10.948 ;
; address_from_acu[7]  ; s_data_2_acu[9]  ; 11.108 ; 10.972 ; 11.485 ; 11.349 ;
; address_from_acu[7]  ; s_data_2_acu[10] ; 10.349 ; 10.189 ; 10.714 ; 10.554 ;
; address_from_acu[7]  ; s_data_2_acu[11] ; 10.877 ; 10.717 ; 11.294 ; 11.134 ;
; address_from_acu[7]  ; s_data_2_acu[12] ; 10.349 ; 10.189 ; 10.714 ; 10.554 ;
; address_from_acu[7]  ; s_data_2_acu[13] ; 10.167 ; 10.031 ; 10.548 ; 10.412 ;
; address_from_acu[7]  ; s_data_2_acu[14] ; 10.978 ; 10.892 ; 11.343 ; 11.257 ;
; address_from_acu[7]  ; s_data_2_acu[15] ; 10.194 ; 10.058 ; 10.575 ; 10.439 ;
; address_from_acu[8]  ; s_data_2_acu[0]  ; 10.729 ; 10.639 ; 11.105 ; 11.015 ;
; address_from_acu[8]  ; s_data_2_acu[1]  ; 10.264 ; 10.154 ; 10.627 ; 10.517 ;
; address_from_acu[8]  ; s_data_2_acu[2]  ; 10.701 ; 10.541 ; 11.102 ; 10.942 ;
; address_from_acu[8]  ; s_data_2_acu[3]  ; 10.904 ; 10.744 ; 11.319 ; 11.159 ;
; address_from_acu[8]  ; s_data_2_acu[4]  ; 10.904 ; 10.744 ; 11.319 ; 11.159 ;
; address_from_acu[8]  ; s_data_2_acu[5]  ; 10.194 ; 10.058 ; 10.573 ; 10.437 ;
; address_from_acu[8]  ; s_data_2_acu[6]  ; 10.221 ; 10.085 ; 10.600 ; 10.464 ;
; address_from_acu[8]  ; s_data_2_acu[7]  ; 10.701 ; 10.541 ; 11.102 ; 10.942 ;
; address_from_acu[8]  ; s_data_2_acu[8]  ; 10.716 ; 10.606 ; 11.083 ; 10.973 ;
; address_from_acu[8]  ; s_data_2_acu[9]  ; 11.135 ; 10.999 ; 11.510 ; 11.374 ;
; address_from_acu[8]  ; s_data_2_acu[10] ; 10.376 ; 10.216 ; 10.739 ; 10.579 ;
; address_from_acu[8]  ; s_data_2_acu[11] ; 10.904 ; 10.744 ; 11.319 ; 11.159 ;
; address_from_acu[8]  ; s_data_2_acu[12] ; 10.376 ; 10.216 ; 10.739 ; 10.579 ;
; address_from_acu[8]  ; s_data_2_acu[13] ; 10.194 ; 10.058 ; 10.573 ; 10.437 ;
; address_from_acu[8]  ; s_data_2_acu[14] ; 11.005 ; 10.919 ; 11.368 ; 11.282 ;
; address_from_acu[8]  ; s_data_2_acu[15] ; 10.221 ; 10.085 ; 10.600 ; 10.464 ;
; address_from_acu[9]  ; s_data_2_acu[0]  ; 10.436 ; 10.346 ; 10.839 ; 10.749 ;
; address_from_acu[9]  ; s_data_2_acu[1]  ; 9.971  ; 9.861  ; 10.361 ; 10.251 ;
; address_from_acu[9]  ; s_data_2_acu[2]  ; 10.408 ; 10.248 ; 10.836 ; 10.676 ;
; address_from_acu[9]  ; s_data_2_acu[3]  ; 10.611 ; 10.451 ; 11.053 ; 10.893 ;
; address_from_acu[9]  ; s_data_2_acu[4]  ; 10.611 ; 10.451 ; 11.053 ; 10.893 ;
; address_from_acu[9]  ; s_data_2_acu[5]  ; 9.901  ; 9.765  ; 10.307 ; 10.171 ;
; address_from_acu[9]  ; s_data_2_acu[6]  ; 9.928  ; 9.792  ; 10.334 ; 10.198 ;
; address_from_acu[9]  ; s_data_2_acu[7]  ; 10.408 ; 10.248 ; 10.836 ; 10.676 ;
; address_from_acu[9]  ; s_data_2_acu[8]  ; 10.423 ; 10.313 ; 10.817 ; 10.707 ;
; address_from_acu[9]  ; s_data_2_acu[9]  ; 10.842 ; 10.706 ; 11.244 ; 11.108 ;
; address_from_acu[9]  ; s_data_2_acu[10] ; 10.083 ; 9.923  ; 10.473 ; 10.313 ;
; address_from_acu[9]  ; s_data_2_acu[11] ; 10.611 ; 10.451 ; 11.053 ; 10.893 ;
; address_from_acu[9]  ; s_data_2_acu[12] ; 10.083 ; 9.923  ; 10.473 ; 10.313 ;
; address_from_acu[9]  ; s_data_2_acu[13] ; 9.901  ; 9.765  ; 10.307 ; 10.171 ;
; address_from_acu[9]  ; s_data_2_acu[14] ; 10.712 ; 10.626 ; 11.102 ; 11.016 ;
; address_from_acu[9]  ; s_data_2_acu[15] ; 9.928  ; 9.792  ; 10.334 ; 10.198 ;
; address_from_acu[10] ; s_data_2_acu[0]  ; 9.990  ; 9.900  ; 10.373 ; 10.283 ;
; address_from_acu[10] ; s_data_2_acu[1]  ; 9.525  ; 9.415  ; 9.895  ; 9.785  ;
; address_from_acu[10] ; s_data_2_acu[2]  ; 9.962  ; 9.802  ; 10.370 ; 10.210 ;
; address_from_acu[10] ; s_data_2_acu[3]  ; 10.165 ; 10.005 ; 10.587 ; 10.427 ;
; address_from_acu[10] ; s_data_2_acu[4]  ; 10.165 ; 10.005 ; 10.587 ; 10.427 ;
; address_from_acu[10] ; s_data_2_acu[5]  ; 9.455  ; 9.319  ; 9.841  ; 9.705  ;
; address_from_acu[10] ; s_data_2_acu[6]  ; 9.482  ; 9.346  ; 9.868  ; 9.732  ;
; address_from_acu[10] ; s_data_2_acu[7]  ; 9.962  ; 9.802  ; 10.370 ; 10.210 ;
; address_from_acu[10] ; s_data_2_acu[8]  ; 9.977  ; 9.867  ; 10.351 ; 10.241 ;
; address_from_acu[10] ; s_data_2_acu[9]  ; 10.396 ; 10.260 ; 10.778 ; 10.642 ;
; address_from_acu[10] ; s_data_2_acu[10] ; 9.637  ; 9.477  ; 10.007 ; 9.847  ;
; address_from_acu[10] ; s_data_2_acu[11] ; 10.165 ; 10.005 ; 10.587 ; 10.427 ;
; address_from_acu[10] ; s_data_2_acu[12] ; 9.637  ; 9.477  ; 10.007 ; 9.847  ;
; address_from_acu[10] ; s_data_2_acu[13] ; 9.455  ; 9.319  ; 9.841  ; 9.705  ;
; address_from_acu[10] ; s_data_2_acu[14] ; 10.266 ; 10.180 ; 10.636 ; 10.550 ;
; address_from_acu[10] ; s_data_2_acu[15] ; 9.482  ; 9.346  ; 9.868  ; 9.732  ;
; address_from_acu[11] ; s_data_2_acu[0]  ; 10.197 ; 10.107 ; 10.568 ; 10.478 ;
; address_from_acu[11] ; s_data_2_acu[1]  ; 9.732  ; 9.622  ; 10.090 ; 9.980  ;
; address_from_acu[11] ; s_data_2_acu[2]  ; 10.169 ; 10.009 ; 10.565 ; 10.405 ;
; address_from_acu[11] ; s_data_2_acu[3]  ; 10.372 ; 10.212 ; 10.782 ; 10.622 ;
; address_from_acu[11] ; s_data_2_acu[4]  ; 10.372 ; 10.212 ; 10.782 ; 10.622 ;
; address_from_acu[11] ; s_data_2_acu[5]  ; 9.662  ; 9.526  ; 10.036 ; 9.900  ;
; address_from_acu[11] ; s_data_2_acu[6]  ; 9.689  ; 9.553  ; 10.063 ; 9.927  ;
; address_from_acu[11] ; s_data_2_acu[7]  ; 10.169 ; 10.009 ; 10.565 ; 10.405 ;
; address_from_acu[11] ; s_data_2_acu[8]  ; 10.184 ; 10.074 ; 10.546 ; 10.436 ;
; address_from_acu[11] ; s_data_2_acu[9]  ; 10.603 ; 10.467 ; 10.973 ; 10.837 ;
; address_from_acu[11] ; s_data_2_acu[10] ; 9.844  ; 9.684  ; 10.202 ; 10.042 ;
; address_from_acu[11] ; s_data_2_acu[11] ; 10.372 ; 10.212 ; 10.782 ; 10.622 ;
; address_from_acu[11] ; s_data_2_acu[12] ; 9.844  ; 9.684  ; 10.202 ; 10.042 ;
; address_from_acu[11] ; s_data_2_acu[13] ; 9.662  ; 9.526  ; 10.036 ; 9.900  ;
; address_from_acu[11] ; s_data_2_acu[14] ; 10.473 ; 10.387 ; 10.831 ; 10.745 ;
; address_from_acu[11] ; s_data_2_acu[15] ; 9.689  ; 9.553  ; 10.063 ; 9.927  ;
; address_from_acu[12] ; s_data_2_acu[0]  ; 9.961  ; 9.871  ; 10.363 ; 10.273 ;
; address_from_acu[12] ; s_data_2_acu[1]  ; 9.496  ; 9.386  ; 9.885  ; 9.775  ;
; address_from_acu[12] ; s_data_2_acu[2]  ; 9.933  ; 9.773  ; 10.360 ; 10.200 ;
; address_from_acu[12] ; s_data_2_acu[3]  ; 10.136 ; 9.976  ; 10.577 ; 10.417 ;
; address_from_acu[12] ; s_data_2_acu[4]  ; 10.136 ; 9.976  ; 10.577 ; 10.417 ;
; address_from_acu[12] ; s_data_2_acu[5]  ; 9.426  ; 9.290  ; 9.831  ; 9.695  ;
; address_from_acu[12] ; s_data_2_acu[6]  ; 9.453  ; 9.317  ; 9.858  ; 9.722  ;
; address_from_acu[12] ; s_data_2_acu[7]  ; 9.933  ; 9.773  ; 10.360 ; 10.200 ;
; address_from_acu[12] ; s_data_2_acu[8]  ; 9.948  ; 9.838  ; 10.341 ; 10.231 ;
; address_from_acu[12] ; s_data_2_acu[9]  ; 10.367 ; 10.231 ; 10.768 ; 10.632 ;
; address_from_acu[12] ; s_data_2_acu[10] ; 9.608  ; 9.448  ; 9.997  ; 9.837  ;
; address_from_acu[12] ; s_data_2_acu[11] ; 10.136 ; 9.976  ; 10.577 ; 10.417 ;
; address_from_acu[12] ; s_data_2_acu[12] ; 9.608  ; 9.448  ; 9.997  ; 9.837  ;
; address_from_acu[12] ; s_data_2_acu[13] ; 9.426  ; 9.290  ; 9.831  ; 9.695  ;
; address_from_acu[12] ; s_data_2_acu[14] ; 10.237 ; 10.151 ; 10.626 ; 10.540 ;
; address_from_acu[12] ; s_data_2_acu[15] ; 9.453  ; 9.317  ; 9.858  ; 9.722  ;
; address_from_acu[13] ; s_data_2_acu[0]  ; 10.182 ; 10.092 ; 10.553 ; 10.463 ;
; address_from_acu[13] ; s_data_2_acu[1]  ; 9.717  ; 9.607  ; 10.075 ; 9.965  ;
; address_from_acu[13] ; s_data_2_acu[2]  ; 10.154 ; 9.994  ; 10.550 ; 10.390 ;
; address_from_acu[13] ; s_data_2_acu[3]  ; 10.357 ; 10.197 ; 10.767 ; 10.607 ;
; address_from_acu[13] ; s_data_2_acu[4]  ; 10.357 ; 10.197 ; 10.767 ; 10.607 ;
; address_from_acu[13] ; s_data_2_acu[5]  ; 9.647  ; 9.511  ; 10.021 ; 9.885  ;
; address_from_acu[13] ; s_data_2_acu[6]  ; 9.674  ; 9.538  ; 10.048 ; 9.912  ;
; address_from_acu[13] ; s_data_2_acu[7]  ; 10.154 ; 9.994  ; 10.550 ; 10.390 ;
; address_from_acu[13] ; s_data_2_acu[8]  ; 10.169 ; 10.059 ; 10.531 ; 10.421 ;
; address_from_acu[13] ; s_data_2_acu[9]  ; 10.588 ; 10.452 ; 10.958 ; 10.822 ;
; address_from_acu[13] ; s_data_2_acu[10] ; 9.829  ; 9.669  ; 10.187 ; 10.027 ;
; address_from_acu[13] ; s_data_2_acu[11] ; 10.357 ; 10.197 ; 10.767 ; 10.607 ;
; address_from_acu[13] ; s_data_2_acu[12] ; 9.829  ; 9.669  ; 10.187 ; 10.027 ;
; address_from_acu[13] ; s_data_2_acu[13] ; 9.647  ; 9.511  ; 10.021 ; 9.885  ;
; address_from_acu[13] ; s_data_2_acu[14] ; 10.458 ; 10.372 ; 10.816 ; 10.730 ;
; address_from_acu[13] ; s_data_2_acu[15] ; 9.674  ; 9.538  ; 10.048 ; 9.912  ;
; address_from_acu[14] ; s_data_2_acu[0]  ; 10.126 ; 10.036 ; 10.491 ; 10.401 ;
; address_from_acu[14] ; s_data_2_acu[1]  ; 9.661  ; 9.551  ; 10.013 ; 9.903  ;
; address_from_acu[14] ; s_data_2_acu[2]  ; 10.098 ; 9.938  ; 10.488 ; 10.328 ;
; address_from_acu[14] ; s_data_2_acu[3]  ; 10.301 ; 10.141 ; 10.705 ; 10.545 ;
; address_from_acu[14] ; s_data_2_acu[4]  ; 10.301 ; 10.141 ; 10.705 ; 10.545 ;
; address_from_acu[14] ; s_data_2_acu[5]  ; 9.591  ; 9.455  ; 9.959  ; 9.823  ;
; address_from_acu[14] ; s_data_2_acu[6]  ; 9.618  ; 9.482  ; 9.986  ; 9.850  ;
; address_from_acu[14] ; s_data_2_acu[7]  ; 10.098 ; 9.938  ; 10.488 ; 10.328 ;
; address_from_acu[14] ; s_data_2_acu[8]  ; 10.113 ; 10.003 ; 10.469 ; 10.359 ;
; address_from_acu[14] ; s_data_2_acu[9]  ; 10.532 ; 10.396 ; 10.896 ; 10.760 ;
; address_from_acu[14] ; s_data_2_acu[10] ; 9.773  ; 9.613  ; 10.125 ; 9.965  ;
; address_from_acu[14] ; s_data_2_acu[11] ; 10.301 ; 10.141 ; 10.705 ; 10.545 ;
; address_from_acu[14] ; s_data_2_acu[12] ; 9.773  ; 9.613  ; 10.125 ; 9.965  ;
; address_from_acu[14] ; s_data_2_acu[13] ; 9.591  ; 9.455  ; 9.959  ; 9.823  ;
; address_from_acu[14] ; s_data_2_acu[14] ; 10.402 ; 10.316 ; 10.754 ; 10.668 ;
; address_from_acu[14] ; s_data_2_acu[15] ; 9.618  ; 9.482  ; 9.986  ; 9.850  ;
; address_from_acu[15] ; s_data_2_acu[0]  ; 10.216 ; 10.126 ; 10.564 ; 10.474 ;
; address_from_acu[15] ; s_data_2_acu[1]  ; 9.751  ; 9.641  ; 10.086 ; 9.976  ;
; address_from_acu[15] ; s_data_2_acu[2]  ; 10.188 ; 10.028 ; 10.561 ; 10.401 ;
; address_from_acu[15] ; s_data_2_acu[3]  ; 10.391 ; 10.231 ; 10.778 ; 10.618 ;
; address_from_acu[15] ; s_data_2_acu[4]  ; 10.391 ; 10.231 ; 10.778 ; 10.618 ;
; address_from_acu[15] ; s_data_2_acu[5]  ; 9.681  ; 9.545  ; 10.032 ; 9.896  ;
; address_from_acu[15] ; s_data_2_acu[6]  ; 9.708  ; 9.572  ; 10.059 ; 9.923  ;
; address_from_acu[15] ; s_data_2_acu[7]  ; 10.188 ; 10.028 ; 10.561 ; 10.401 ;
; address_from_acu[15] ; s_data_2_acu[8]  ; 10.203 ; 10.093 ; 10.542 ; 10.432 ;
; address_from_acu[15] ; s_data_2_acu[9]  ; 10.622 ; 10.486 ; 10.969 ; 10.833 ;
; address_from_acu[15] ; s_data_2_acu[10] ; 9.863  ; 9.703  ; 10.198 ; 10.038 ;
; address_from_acu[15] ; s_data_2_acu[11] ; 10.391 ; 10.231 ; 10.778 ; 10.618 ;
; address_from_acu[15] ; s_data_2_acu[12] ; 9.863  ; 9.703  ; 10.198 ; 10.038 ;
; address_from_acu[15] ; s_data_2_acu[13] ; 9.681  ; 9.545  ; 10.032 ; 9.896  ;
; address_from_acu[15] ; s_data_2_acu[14] ; 10.492 ; 10.406 ; 10.827 ; 10.741 ;
; address_from_acu[15] ; s_data_2_acu[15] ; 9.708  ; 9.572  ; 10.059 ; 9.923  ;
+----------------------+------------------+--------+--------+--------+--------+


+-----------------------------------------------------------------------------+
; Minimum Propagation Delay                                                   ;
+----------------------+------------------+--------+--------+--------+--------+
; Input Port           ; Output Port      ; RR     ; RF     ; FR     ; FF     ;
+----------------------+------------------+--------+--------+--------+--------+
; address_from_acu[0]  ; s_data_2_acu[0]  ; 6.363  ; 6.273  ; 6.357  ; 6.267  ;
; address_from_acu[0]  ; s_data_2_acu[1]  ; 5.841  ; 5.731  ; 5.848  ; 5.738  ;
; address_from_acu[0]  ; s_data_2_acu[2]  ; 6.302  ; 6.142  ; 6.271  ; 6.111  ;
; address_from_acu[0]  ; s_data_2_acu[3]  ; 6.510  ; 6.350  ; 6.466  ; 6.306  ;
; address_from_acu[0]  ; s_data_2_acu[4]  ; 6.510  ; 6.350  ; 6.466  ; 6.306  ;
; address_from_acu[0]  ; s_data_2_acu[5]  ; 5.829  ; 5.693  ; 5.820  ; 5.684  ;
; address_from_acu[0]  ; s_data_2_acu[6]  ; 5.855  ; 5.719  ; 5.846  ; 5.710  ;
; address_from_acu[0]  ; s_data_2_acu[7]  ; 6.302  ; 6.142  ; 6.271  ; 6.111  ;
; address_from_acu[0]  ; s_data_2_acu[8]  ; 6.280  ; 6.170  ; 6.281  ; 6.171  ;
; address_from_acu[0]  ; s_data_2_acu[9]  ; 6.729  ; 6.593  ; 6.723  ; 6.587  ;
; address_from_acu[0]  ; s_data_2_acu[10] ; 5.953  ; 5.793  ; 5.960  ; 5.800  ;
; address_from_acu[0]  ; s_data_2_acu[11] ; 6.510  ; 6.350  ; 6.466  ; 6.306  ;
; address_from_acu[0]  ; s_data_2_acu[12] ; 5.953  ; 5.793  ; 5.960  ; 5.800  ;
; address_from_acu[0]  ; s_data_2_acu[13] ; 5.829  ; 5.693  ; 5.820  ; 5.684  ;
; address_from_acu[0]  ; s_data_2_acu[14] ; 6.582  ; 6.496  ; 6.589  ; 6.503  ;
; address_from_acu[0]  ; s_data_2_acu[15] ; 5.855  ; 5.719  ; 5.846  ; 5.710  ;
; address_from_acu[1]  ; s_data_2_acu[0]  ; 6.470  ; 6.380  ; 6.485  ; 6.395  ;
; address_from_acu[1]  ; s_data_2_acu[1]  ; 5.948  ; 5.838  ; 5.976  ; 5.866  ;
; address_from_acu[1]  ; s_data_2_acu[2]  ; 6.409  ; 6.249  ; 6.399  ; 6.239  ;
; address_from_acu[1]  ; s_data_2_acu[3]  ; 6.617  ; 6.457  ; 6.594  ; 6.434  ;
; address_from_acu[1]  ; s_data_2_acu[4]  ; 6.617  ; 6.457  ; 6.594  ; 6.434  ;
; address_from_acu[1]  ; s_data_2_acu[5]  ; 5.936  ; 5.800  ; 5.948  ; 5.812  ;
; address_from_acu[1]  ; s_data_2_acu[6]  ; 5.962  ; 5.826  ; 5.974  ; 5.838  ;
; address_from_acu[1]  ; s_data_2_acu[7]  ; 6.409  ; 6.249  ; 6.399  ; 6.239  ;
; address_from_acu[1]  ; s_data_2_acu[8]  ; 6.387  ; 6.277  ; 6.409  ; 6.299  ;
; address_from_acu[1]  ; s_data_2_acu[9]  ; 6.836  ; 6.700  ; 6.851  ; 6.715  ;
; address_from_acu[1]  ; s_data_2_acu[10] ; 6.060  ; 5.900  ; 6.088  ; 5.928  ;
; address_from_acu[1]  ; s_data_2_acu[11] ; 6.617  ; 6.457  ; 6.594  ; 6.434  ;
; address_from_acu[1]  ; s_data_2_acu[12] ; 6.060  ; 5.900  ; 6.088  ; 5.928  ;
; address_from_acu[1]  ; s_data_2_acu[13] ; 5.936  ; 5.800  ; 5.948  ; 5.812  ;
; address_from_acu[1]  ; s_data_2_acu[14] ; 6.689  ; 6.603  ; 6.717  ; 6.631  ;
; address_from_acu[1]  ; s_data_2_acu[15] ; 5.962  ; 5.826  ; 5.974  ; 5.838  ;
; address_from_acu[2]  ; s_data_2_acu[0]  ; 10.579 ; 10.489 ; 10.970 ; 10.880 ;
; address_from_acu[2]  ; s_data_2_acu[1]  ; 10.070 ; 9.960  ; 10.448 ; 10.338 ;
; address_from_acu[2]  ; s_data_2_acu[2]  ; 10.493 ; 10.333 ; 10.909 ; 10.749 ;
; address_from_acu[2]  ; s_data_2_acu[3]  ; 10.688 ; 10.528 ; 11.117 ; 10.957 ;
; address_from_acu[2]  ; s_data_2_acu[4]  ; 10.688 ; 10.528 ; 11.117 ; 10.957 ;
; address_from_acu[2]  ; s_data_2_acu[5]  ; 10.042 ; 9.906  ; 10.436 ; 10.300 ;
; address_from_acu[2]  ; s_data_2_acu[6]  ; 10.068 ; 9.932  ; 10.462 ; 10.326 ;
; address_from_acu[2]  ; s_data_2_acu[7]  ; 10.493 ; 10.333 ; 10.909 ; 10.749 ;
; address_from_acu[2]  ; s_data_2_acu[8]  ; 10.503 ; 10.393 ; 10.887 ; 10.777 ;
; address_from_acu[2]  ; s_data_2_acu[9]  ; 10.945 ; 10.809 ; 11.336 ; 11.200 ;
; address_from_acu[2]  ; s_data_2_acu[10] ; 10.182 ; 10.022 ; 10.560 ; 10.400 ;
; address_from_acu[2]  ; s_data_2_acu[11] ; 10.688 ; 10.528 ; 11.117 ; 10.957 ;
; address_from_acu[2]  ; s_data_2_acu[12] ; 10.182 ; 10.022 ; 10.560 ; 10.400 ;
; address_from_acu[2]  ; s_data_2_acu[13] ; 10.042 ; 9.906  ; 10.436 ; 10.300 ;
; address_from_acu[2]  ; s_data_2_acu[14] ; 10.811 ; 10.725 ; 11.189 ; 11.103 ;
; address_from_acu[2]  ; s_data_2_acu[15] ; 10.068 ; 9.932  ; 10.462 ; 10.326 ;
; address_from_acu[3]  ; s_data_2_acu[0]  ; 10.478 ; 10.388 ; 10.885 ; 10.795 ;
; address_from_acu[3]  ; s_data_2_acu[1]  ; 9.969  ; 9.859  ; 10.363 ; 10.253 ;
; address_from_acu[3]  ; s_data_2_acu[2]  ; 10.392 ; 10.232 ; 10.824 ; 10.664 ;
; address_from_acu[3]  ; s_data_2_acu[3]  ; 10.587 ; 10.427 ; 11.032 ; 10.872 ;
; address_from_acu[3]  ; s_data_2_acu[4]  ; 10.587 ; 10.427 ; 11.032 ; 10.872 ;
; address_from_acu[3]  ; s_data_2_acu[5]  ; 9.941  ; 9.805  ; 10.351 ; 10.215 ;
; address_from_acu[3]  ; s_data_2_acu[6]  ; 9.967  ; 9.831  ; 10.377 ; 10.241 ;
; address_from_acu[3]  ; s_data_2_acu[7]  ; 10.392 ; 10.232 ; 10.824 ; 10.664 ;
; address_from_acu[3]  ; s_data_2_acu[8]  ; 10.402 ; 10.292 ; 10.802 ; 10.692 ;
; address_from_acu[3]  ; s_data_2_acu[9]  ; 10.844 ; 10.708 ; 11.251 ; 11.115 ;
; address_from_acu[3]  ; s_data_2_acu[10] ; 10.081 ; 9.921  ; 10.475 ; 10.315 ;
; address_from_acu[3]  ; s_data_2_acu[11] ; 10.587 ; 10.427 ; 11.032 ; 10.872 ;
; address_from_acu[3]  ; s_data_2_acu[12] ; 10.081 ; 9.921  ; 10.475 ; 10.315 ;
; address_from_acu[3]  ; s_data_2_acu[13] ; 9.941  ; 9.805  ; 10.351 ; 10.215 ;
; address_from_acu[3]  ; s_data_2_acu[14] ; 10.710 ; 10.624 ; 11.104 ; 11.018 ;
; address_from_acu[3]  ; s_data_2_acu[15] ; 9.967  ; 9.831  ; 10.377 ; 10.241 ;
; address_from_acu[4]  ; s_data_2_acu[0]  ; 10.723 ; 10.633 ; 11.109 ; 11.019 ;
; address_from_acu[4]  ; s_data_2_acu[1]  ; 10.214 ; 10.104 ; 10.587 ; 10.477 ;
; address_from_acu[4]  ; s_data_2_acu[2]  ; 10.637 ; 10.477 ; 11.048 ; 10.888 ;
; address_from_acu[4]  ; s_data_2_acu[3]  ; 10.832 ; 10.672 ; 11.256 ; 11.096 ;
; address_from_acu[4]  ; s_data_2_acu[4]  ; 10.832 ; 10.672 ; 11.256 ; 11.096 ;
; address_from_acu[4]  ; s_data_2_acu[5]  ; 10.186 ; 10.050 ; 10.575 ; 10.439 ;
; address_from_acu[4]  ; s_data_2_acu[6]  ; 10.212 ; 10.076 ; 10.601 ; 10.465 ;
; address_from_acu[4]  ; s_data_2_acu[7]  ; 10.637 ; 10.477 ; 11.048 ; 10.888 ;
; address_from_acu[4]  ; s_data_2_acu[8]  ; 10.647 ; 10.537 ; 11.026 ; 10.916 ;
; address_from_acu[4]  ; s_data_2_acu[9]  ; 11.089 ; 10.953 ; 11.475 ; 11.339 ;
; address_from_acu[4]  ; s_data_2_acu[10] ; 10.326 ; 10.166 ; 10.699 ; 10.539 ;
; address_from_acu[4]  ; s_data_2_acu[11] ; 10.832 ; 10.672 ; 11.256 ; 11.096 ;
; address_from_acu[4]  ; s_data_2_acu[12] ; 10.326 ; 10.166 ; 10.699 ; 10.539 ;
; address_from_acu[4]  ; s_data_2_acu[13] ; 10.186 ; 10.050 ; 10.575 ; 10.439 ;
; address_from_acu[4]  ; s_data_2_acu[14] ; 10.955 ; 10.869 ; 11.328 ; 11.242 ;
; address_from_acu[4]  ; s_data_2_acu[15] ; 10.212 ; 10.076 ; 10.601 ; 10.465 ;
; address_from_acu[5]  ; s_data_2_acu[0]  ; 10.734 ; 10.644 ; 11.106 ; 11.016 ;
; address_from_acu[5]  ; s_data_2_acu[1]  ; 10.225 ; 10.115 ; 10.584 ; 10.474 ;
; address_from_acu[5]  ; s_data_2_acu[2]  ; 10.648 ; 10.488 ; 11.045 ; 10.885 ;
; address_from_acu[5]  ; s_data_2_acu[3]  ; 10.843 ; 10.683 ; 11.253 ; 11.093 ;
; address_from_acu[5]  ; s_data_2_acu[4]  ; 10.843 ; 10.683 ; 11.253 ; 11.093 ;
; address_from_acu[5]  ; s_data_2_acu[5]  ; 10.197 ; 10.061 ; 10.572 ; 10.436 ;
; address_from_acu[5]  ; s_data_2_acu[6]  ; 10.223 ; 10.087 ; 10.598 ; 10.462 ;
; address_from_acu[5]  ; s_data_2_acu[7]  ; 10.648 ; 10.488 ; 11.045 ; 10.885 ;
; address_from_acu[5]  ; s_data_2_acu[8]  ; 10.658 ; 10.548 ; 11.023 ; 10.913 ;
; address_from_acu[5]  ; s_data_2_acu[9]  ; 11.100 ; 10.964 ; 11.472 ; 11.336 ;
; address_from_acu[5]  ; s_data_2_acu[10] ; 10.337 ; 10.177 ; 10.696 ; 10.536 ;
; address_from_acu[5]  ; s_data_2_acu[11] ; 10.843 ; 10.683 ; 11.253 ; 11.093 ;
; address_from_acu[5]  ; s_data_2_acu[12] ; 10.337 ; 10.177 ; 10.696 ; 10.536 ;
; address_from_acu[5]  ; s_data_2_acu[13] ; 10.197 ; 10.061 ; 10.572 ; 10.436 ;
; address_from_acu[5]  ; s_data_2_acu[14] ; 10.966 ; 10.880 ; 11.325 ; 11.239 ;
; address_from_acu[5]  ; s_data_2_acu[15] ; 10.223 ; 10.087 ; 10.598 ; 10.462 ;
; address_from_acu[6]  ; s_data_2_acu[0]  ; 10.178 ; 10.088 ; 10.556 ; 10.466 ;
; address_from_acu[6]  ; s_data_2_acu[1]  ; 9.669  ; 9.559  ; 10.034 ; 9.924  ;
; address_from_acu[6]  ; s_data_2_acu[2]  ; 10.092 ; 9.932  ; 10.495 ; 10.335 ;
; address_from_acu[6]  ; s_data_2_acu[3]  ; 10.287 ; 10.127 ; 10.703 ; 10.543 ;
; address_from_acu[6]  ; s_data_2_acu[4]  ; 10.287 ; 10.127 ; 10.703 ; 10.543 ;
; address_from_acu[6]  ; s_data_2_acu[5]  ; 9.641  ; 9.505  ; 10.022 ; 9.886  ;
; address_from_acu[6]  ; s_data_2_acu[6]  ; 9.667  ; 9.531  ; 10.048 ; 9.912  ;
; address_from_acu[6]  ; s_data_2_acu[7]  ; 10.092 ; 9.932  ; 10.495 ; 10.335 ;
; address_from_acu[6]  ; s_data_2_acu[8]  ; 10.102 ; 9.992  ; 10.473 ; 10.363 ;
; address_from_acu[6]  ; s_data_2_acu[9]  ; 10.544 ; 10.408 ; 10.922 ; 10.786 ;
; address_from_acu[6]  ; s_data_2_acu[10] ; 9.781  ; 9.621  ; 10.146 ; 9.986  ;
; address_from_acu[6]  ; s_data_2_acu[11] ; 10.287 ; 10.127 ; 10.703 ; 10.543 ;
; address_from_acu[6]  ; s_data_2_acu[12] ; 9.781  ; 9.621  ; 10.146 ; 9.986  ;
; address_from_acu[6]  ; s_data_2_acu[13] ; 9.641  ; 9.505  ; 10.022 ; 9.886  ;
; address_from_acu[6]  ; s_data_2_acu[14] ; 10.410 ; 10.324 ; 10.775 ; 10.689 ;
; address_from_acu[6]  ; s_data_2_acu[15] ; 9.667  ; 9.531  ; 10.048 ; 9.912  ;
; address_from_acu[7]  ; s_data_2_acu[0]  ; 10.326 ; 10.236 ; 10.691 ; 10.601 ;
; address_from_acu[7]  ; s_data_2_acu[1]  ; 9.817  ; 9.707  ; 10.169 ; 10.059 ;
; address_from_acu[7]  ; s_data_2_acu[2]  ; 10.240 ; 10.080 ; 10.630 ; 10.470 ;
; address_from_acu[7]  ; s_data_2_acu[3]  ; 10.435 ; 10.275 ; 10.838 ; 10.678 ;
; address_from_acu[7]  ; s_data_2_acu[4]  ; 10.435 ; 10.275 ; 10.838 ; 10.678 ;
; address_from_acu[7]  ; s_data_2_acu[5]  ; 9.789  ; 9.653  ; 10.157 ; 10.021 ;
; address_from_acu[7]  ; s_data_2_acu[6]  ; 9.815  ; 9.679  ; 10.183 ; 10.047 ;
; address_from_acu[7]  ; s_data_2_acu[7]  ; 10.240 ; 10.080 ; 10.630 ; 10.470 ;
; address_from_acu[7]  ; s_data_2_acu[8]  ; 10.250 ; 10.140 ; 10.608 ; 10.498 ;
; address_from_acu[7]  ; s_data_2_acu[9]  ; 10.692 ; 10.556 ; 11.057 ; 10.921 ;
; address_from_acu[7]  ; s_data_2_acu[10] ; 9.929  ; 9.769  ; 10.281 ; 10.121 ;
; address_from_acu[7]  ; s_data_2_acu[11] ; 10.435 ; 10.275 ; 10.838 ; 10.678 ;
; address_from_acu[7]  ; s_data_2_acu[12] ; 9.929  ; 9.769  ; 10.281 ; 10.121 ;
; address_from_acu[7]  ; s_data_2_acu[13] ; 9.789  ; 9.653  ; 10.157 ; 10.021 ;
; address_from_acu[7]  ; s_data_2_acu[14] ; 10.558 ; 10.472 ; 10.910 ; 10.824 ;
; address_from_acu[7]  ; s_data_2_acu[15] ; 9.815  ; 9.679  ; 10.183 ; 10.047 ;
; address_from_acu[8]  ; s_data_2_acu[0]  ; 10.353 ; 10.263 ; 10.716 ; 10.626 ;
; address_from_acu[8]  ; s_data_2_acu[1]  ; 9.844  ; 9.734  ; 10.194 ; 10.084 ;
; address_from_acu[8]  ; s_data_2_acu[2]  ; 10.267 ; 10.107 ; 10.655 ; 10.495 ;
; address_from_acu[8]  ; s_data_2_acu[3]  ; 10.462 ; 10.302 ; 10.863 ; 10.703 ;
; address_from_acu[8]  ; s_data_2_acu[4]  ; 10.462 ; 10.302 ; 10.863 ; 10.703 ;
; address_from_acu[8]  ; s_data_2_acu[5]  ; 9.816  ; 9.680  ; 10.182 ; 10.046 ;
; address_from_acu[8]  ; s_data_2_acu[6]  ; 9.842  ; 9.706  ; 10.208 ; 10.072 ;
; address_from_acu[8]  ; s_data_2_acu[7]  ; 10.267 ; 10.107 ; 10.655 ; 10.495 ;
; address_from_acu[8]  ; s_data_2_acu[8]  ; 10.277 ; 10.167 ; 10.633 ; 10.523 ;
; address_from_acu[8]  ; s_data_2_acu[9]  ; 10.719 ; 10.583 ; 11.082 ; 10.946 ;
; address_from_acu[8]  ; s_data_2_acu[10] ; 9.956  ; 9.796  ; 10.306 ; 10.146 ;
; address_from_acu[8]  ; s_data_2_acu[11] ; 10.462 ; 10.302 ; 10.863 ; 10.703 ;
; address_from_acu[8]  ; s_data_2_acu[12] ; 9.956  ; 9.796  ; 10.306 ; 10.146 ;
; address_from_acu[8]  ; s_data_2_acu[13] ; 9.816  ; 9.680  ; 10.182 ; 10.046 ;
; address_from_acu[8]  ; s_data_2_acu[14] ; 10.585 ; 10.499 ; 10.935 ; 10.849 ;
; address_from_acu[8]  ; s_data_2_acu[15] ; 9.842  ; 9.706  ; 10.208 ; 10.072 ;
; address_from_acu[9]  ; s_data_2_acu[0]  ; 10.070 ; 9.980  ; 10.460 ; 10.370 ;
; address_from_acu[9]  ; s_data_2_acu[1]  ; 9.561  ; 9.451  ; 9.938  ; 9.828  ;
; address_from_acu[9]  ; s_data_2_acu[2]  ; 9.984  ; 9.824  ; 10.399 ; 10.239 ;
; address_from_acu[9]  ; s_data_2_acu[3]  ; 10.179 ; 10.019 ; 10.607 ; 10.447 ;
; address_from_acu[9]  ; s_data_2_acu[4]  ; 10.179 ; 10.019 ; 10.607 ; 10.447 ;
; address_from_acu[9]  ; s_data_2_acu[5]  ; 9.533  ; 9.397  ; 9.926  ; 9.790  ;
; address_from_acu[9]  ; s_data_2_acu[6]  ; 9.559  ; 9.423  ; 9.952  ; 9.816  ;
; address_from_acu[9]  ; s_data_2_acu[7]  ; 9.984  ; 9.824  ; 10.399 ; 10.239 ;
; address_from_acu[9]  ; s_data_2_acu[8]  ; 9.994  ; 9.884  ; 10.377 ; 10.267 ;
; address_from_acu[9]  ; s_data_2_acu[9]  ; 10.436 ; 10.300 ; 10.826 ; 10.690 ;
; address_from_acu[9]  ; s_data_2_acu[10] ; 9.673  ; 9.513  ; 10.050 ; 9.890  ;
; address_from_acu[9]  ; s_data_2_acu[11] ; 10.179 ; 10.019 ; 10.607 ; 10.447 ;
; address_from_acu[9]  ; s_data_2_acu[12] ; 9.673  ; 9.513  ; 10.050 ; 9.890  ;
; address_from_acu[9]  ; s_data_2_acu[13] ; 9.533  ; 9.397  ; 9.926  ; 9.790  ;
; address_from_acu[9]  ; s_data_2_acu[14] ; 10.302 ; 10.216 ; 10.679 ; 10.593 ;
; address_from_acu[9]  ; s_data_2_acu[15] ; 9.559  ; 9.423  ; 9.952  ; 9.816  ;
; address_from_acu[10] ; s_data_2_acu[0]  ; 9.642  ; 9.552  ; 10.013 ; 9.923  ;
; address_from_acu[10] ; s_data_2_acu[1]  ; 9.133  ; 9.023  ; 9.491  ; 9.381  ;
; address_from_acu[10] ; s_data_2_acu[2]  ; 9.556  ; 9.396  ; 9.952  ; 9.792  ;
; address_from_acu[10] ; s_data_2_acu[3]  ; 9.751  ; 9.591  ; 10.160 ; 10.000 ;
; address_from_acu[10] ; s_data_2_acu[4]  ; 9.751  ; 9.591  ; 10.160 ; 10.000 ;
; address_from_acu[10] ; s_data_2_acu[5]  ; 9.105  ; 8.969  ; 9.479  ; 9.343  ;
; address_from_acu[10] ; s_data_2_acu[6]  ; 9.131  ; 8.995  ; 9.505  ; 9.369  ;
; address_from_acu[10] ; s_data_2_acu[7]  ; 9.556  ; 9.396  ; 9.952  ; 9.792  ;
; address_from_acu[10] ; s_data_2_acu[8]  ; 9.566  ; 9.456  ; 9.930  ; 9.820  ;
; address_from_acu[10] ; s_data_2_acu[9]  ; 10.008 ; 9.872  ; 10.379 ; 10.243 ;
; address_from_acu[10] ; s_data_2_acu[10] ; 9.245  ; 9.085  ; 9.603  ; 9.443  ;
; address_from_acu[10] ; s_data_2_acu[11] ; 9.751  ; 9.591  ; 10.160 ; 10.000 ;
; address_from_acu[10] ; s_data_2_acu[12] ; 9.245  ; 9.085  ; 9.603  ; 9.443  ;
; address_from_acu[10] ; s_data_2_acu[13] ; 9.105  ; 8.969  ; 9.479  ; 9.343  ;
; address_from_acu[10] ; s_data_2_acu[14] ; 9.874  ; 9.788  ; 10.232 ; 10.146 ;
; address_from_acu[10] ; s_data_2_acu[15] ; 9.131  ; 8.995  ; 9.505  ; 9.369  ;
; address_from_acu[11] ; s_data_2_acu[0]  ; 9.843  ; 9.753  ; 10.200 ; 10.110 ;
; address_from_acu[11] ; s_data_2_acu[1]  ; 9.334  ; 9.224  ; 9.678  ; 9.568  ;
; address_from_acu[11] ; s_data_2_acu[2]  ; 9.757  ; 9.597  ; 10.139 ; 9.979  ;
; address_from_acu[11] ; s_data_2_acu[3]  ; 9.952  ; 9.792  ; 10.347 ; 10.187 ;
; address_from_acu[11] ; s_data_2_acu[4]  ; 9.952  ; 9.792  ; 10.347 ; 10.187 ;
; address_from_acu[11] ; s_data_2_acu[5]  ; 9.306  ; 9.170  ; 9.666  ; 9.530  ;
; address_from_acu[11] ; s_data_2_acu[6]  ; 9.332  ; 9.196  ; 9.692  ; 9.556  ;
; address_from_acu[11] ; s_data_2_acu[7]  ; 9.757  ; 9.597  ; 10.139 ; 9.979  ;
; address_from_acu[11] ; s_data_2_acu[8]  ; 9.767  ; 9.657  ; 10.117 ; 10.007 ;
; address_from_acu[11] ; s_data_2_acu[9]  ; 10.209 ; 10.073 ; 10.566 ; 10.430 ;
; address_from_acu[11] ; s_data_2_acu[10] ; 9.446  ; 9.286  ; 9.790  ; 9.630  ;
; address_from_acu[11] ; s_data_2_acu[11] ; 9.952  ; 9.792  ; 10.347 ; 10.187 ;
; address_from_acu[11] ; s_data_2_acu[12] ; 9.446  ; 9.286  ; 9.790  ; 9.630  ;
; address_from_acu[11] ; s_data_2_acu[13] ; 9.306  ; 9.170  ; 9.666  ; 9.530  ;
; address_from_acu[11] ; s_data_2_acu[14] ; 10.075 ; 9.989  ; 10.419 ; 10.333 ;
; address_from_acu[11] ; s_data_2_acu[15] ; 9.332  ; 9.196  ; 9.692  ; 9.556  ;
; address_from_acu[12] ; s_data_2_acu[0]  ; 9.616  ; 9.526  ; 10.005 ; 9.915  ;
; address_from_acu[12] ; s_data_2_acu[1]  ; 9.107  ; 8.997  ; 9.483  ; 9.373  ;
; address_from_acu[12] ; s_data_2_acu[2]  ; 9.530  ; 9.370  ; 9.944  ; 9.784  ;
; address_from_acu[12] ; s_data_2_acu[3]  ; 9.725  ; 9.565  ; 10.152 ; 9.992  ;
; address_from_acu[12] ; s_data_2_acu[4]  ; 9.725  ; 9.565  ; 10.152 ; 9.992  ;
; address_from_acu[12] ; s_data_2_acu[5]  ; 9.079  ; 8.943  ; 9.471  ; 9.335  ;
; address_from_acu[12] ; s_data_2_acu[6]  ; 9.105  ; 8.969  ; 9.497  ; 9.361  ;
; address_from_acu[12] ; s_data_2_acu[7]  ; 9.530  ; 9.370  ; 9.944  ; 9.784  ;
; address_from_acu[12] ; s_data_2_acu[8]  ; 9.540  ; 9.430  ; 9.922  ; 9.812  ;
; address_from_acu[12] ; s_data_2_acu[9]  ; 9.982  ; 9.846  ; 10.371 ; 10.235 ;
; address_from_acu[12] ; s_data_2_acu[10] ; 9.219  ; 9.059  ; 9.595  ; 9.435  ;
; address_from_acu[12] ; s_data_2_acu[11] ; 9.725  ; 9.565  ; 10.152 ; 9.992  ;
; address_from_acu[12] ; s_data_2_acu[12] ; 9.219  ; 9.059  ; 9.595  ; 9.435  ;
; address_from_acu[12] ; s_data_2_acu[13] ; 9.079  ; 8.943  ; 9.471  ; 9.335  ;
; address_from_acu[12] ; s_data_2_acu[14] ; 9.848  ; 9.762  ; 10.224 ; 10.138 ;
; address_from_acu[12] ; s_data_2_acu[15] ; 9.105  ; 8.969  ; 9.497  ; 9.361  ;
; address_from_acu[13] ; s_data_2_acu[0]  ; 9.828  ; 9.738  ; 10.185 ; 10.095 ;
; address_from_acu[13] ; s_data_2_acu[1]  ; 9.319  ; 9.209  ; 9.663  ; 9.553  ;
; address_from_acu[13] ; s_data_2_acu[2]  ; 9.742  ; 9.582  ; 10.124 ; 9.964  ;
; address_from_acu[13] ; s_data_2_acu[3]  ; 9.937  ; 9.777  ; 10.332 ; 10.172 ;
; address_from_acu[13] ; s_data_2_acu[4]  ; 9.937  ; 9.777  ; 10.332 ; 10.172 ;
; address_from_acu[13] ; s_data_2_acu[5]  ; 9.291  ; 9.155  ; 9.651  ; 9.515  ;
; address_from_acu[13] ; s_data_2_acu[6]  ; 9.317  ; 9.181  ; 9.677  ; 9.541  ;
; address_from_acu[13] ; s_data_2_acu[7]  ; 9.742  ; 9.582  ; 10.124 ; 9.964  ;
; address_from_acu[13] ; s_data_2_acu[8]  ; 9.752  ; 9.642  ; 10.102 ; 9.992  ;
; address_from_acu[13] ; s_data_2_acu[9]  ; 10.194 ; 10.058 ; 10.551 ; 10.415 ;
; address_from_acu[13] ; s_data_2_acu[10] ; 9.431  ; 9.271  ; 9.775  ; 9.615  ;
; address_from_acu[13] ; s_data_2_acu[11] ; 9.937  ; 9.777  ; 10.332 ; 10.172 ;
; address_from_acu[13] ; s_data_2_acu[12] ; 9.431  ; 9.271  ; 9.775  ; 9.615  ;
; address_from_acu[13] ; s_data_2_acu[13] ; 9.291  ; 9.155  ; 9.651  ; 9.515  ;
; address_from_acu[13] ; s_data_2_acu[14] ; 10.060 ; 9.974  ; 10.404 ; 10.318 ;
; address_from_acu[13] ; s_data_2_acu[15] ; 9.317  ; 9.181  ; 9.677  ; 9.541  ;
; address_from_acu[14] ; s_data_2_acu[0]  ; 9.771  ; 9.681  ; 10.124 ; 10.034 ;
; address_from_acu[14] ; s_data_2_acu[1]  ; 9.262  ; 9.152  ; 9.602  ; 9.492  ;
; address_from_acu[14] ; s_data_2_acu[2]  ; 9.685  ; 9.525  ; 10.063 ; 9.903  ;
; address_from_acu[14] ; s_data_2_acu[3]  ; 9.880  ; 9.720  ; 10.271 ; 10.111 ;
; address_from_acu[14] ; s_data_2_acu[4]  ; 9.880  ; 9.720  ; 10.271 ; 10.111 ;
; address_from_acu[14] ; s_data_2_acu[5]  ; 9.234  ; 9.098  ; 9.590  ; 9.454  ;
; address_from_acu[14] ; s_data_2_acu[6]  ; 9.260  ; 9.124  ; 9.616  ; 9.480  ;
; address_from_acu[14] ; s_data_2_acu[7]  ; 9.685  ; 9.525  ; 10.063 ; 9.903  ;
; address_from_acu[14] ; s_data_2_acu[8]  ; 9.695  ; 9.585  ; 10.041 ; 9.931  ;
; address_from_acu[14] ; s_data_2_acu[9]  ; 10.137 ; 10.001 ; 10.490 ; 10.354 ;
; address_from_acu[14] ; s_data_2_acu[10] ; 9.374  ; 9.214  ; 9.714  ; 9.554  ;
; address_from_acu[14] ; s_data_2_acu[11] ; 9.880  ; 9.720  ; 10.271 ; 10.111 ;
; address_from_acu[14] ; s_data_2_acu[12] ; 9.374  ; 9.214  ; 9.714  ; 9.554  ;
; address_from_acu[14] ; s_data_2_acu[13] ; 9.234  ; 9.098  ; 9.590  ; 9.454  ;
; address_from_acu[14] ; s_data_2_acu[14] ; 10.003 ; 9.917  ; 10.343 ; 10.257 ;
; address_from_acu[14] ; s_data_2_acu[15] ; 9.260  ; 9.124  ; 9.616  ; 9.480  ;
; address_from_acu[15] ; s_data_2_acu[0]  ; 9.858  ; 9.768  ; 10.196 ; 10.106 ;
; address_from_acu[15] ; s_data_2_acu[1]  ; 9.349  ; 9.239  ; 9.674  ; 9.564  ;
; address_from_acu[15] ; s_data_2_acu[2]  ; 9.772  ; 9.612  ; 10.135 ; 9.975  ;
; address_from_acu[15] ; s_data_2_acu[3]  ; 9.967  ; 9.807  ; 10.343 ; 10.183 ;
; address_from_acu[15] ; s_data_2_acu[4]  ; 9.967  ; 9.807  ; 10.343 ; 10.183 ;
; address_from_acu[15] ; s_data_2_acu[5]  ; 9.321  ; 9.185  ; 9.662  ; 9.526  ;
; address_from_acu[15] ; s_data_2_acu[6]  ; 9.347  ; 9.211  ; 9.688  ; 9.552  ;
; address_from_acu[15] ; s_data_2_acu[7]  ; 9.772  ; 9.612  ; 10.135 ; 9.975  ;
; address_from_acu[15] ; s_data_2_acu[8]  ; 9.782  ; 9.672  ; 10.113 ; 10.003 ;
; address_from_acu[15] ; s_data_2_acu[9]  ; 10.224 ; 10.088 ; 10.562 ; 10.426 ;
; address_from_acu[15] ; s_data_2_acu[10] ; 9.461  ; 9.301  ; 9.786  ; 9.626  ;
; address_from_acu[15] ; s_data_2_acu[11] ; 9.967  ; 9.807  ; 10.343 ; 10.183 ;
; address_from_acu[15] ; s_data_2_acu[12] ; 9.461  ; 9.301  ; 9.786  ; 9.626  ;
; address_from_acu[15] ; s_data_2_acu[13] ; 9.321  ; 9.185  ; 9.662  ; 9.526  ;
; address_from_acu[15] ; s_data_2_acu[14] ; 10.090 ; 10.004 ; 10.415 ; 10.329 ;
; address_from_acu[15] ; s_data_2_acu[15] ; 9.347  ; 9.211  ; 9.688  ; 9.552  ;
+----------------------+------------------+--------+--------+--------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.496 ; -168.026          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.146 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -0.133 ; -1.756               ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.314 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -258.424                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                                                                                                                                              ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                      ; To Node                                                                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.496 ; edac_protected_stack:L_USER_LOGIC|state.idle                                                                                                                   ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem                                                                                                          ; clk          ; clk         ; 1.000        ; -0.233     ; 2.250      ;
; -1.478 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.135      ; 2.622      ;
; -1.446 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.push_after_mem2                                                                                                        ; clk          ; clk         ; 1.000        ; 0.171      ; 2.604      ;
; -1.446 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.top_before_mem                                                                                                         ; clk          ; clk         ; 1.000        ; -0.037     ; 2.396      ;
; -1.446 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.134      ; 2.589      ;
; -1.441 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem                                                                                                          ; clk          ; clk         ; 1.000        ; -0.034     ; 2.394      ;
; -1.429 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.pop_calc_addr                                                                                                          ; clk          ; clk         ; 1.000        ; -0.037     ; 2.379      ;
; -1.415 ; edac_protected_stack:L_USER_LOGIC|state.push_after_mem2                                                                                                        ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem                                                                                                          ; clk          ; clk         ; 1.000        ; -0.252     ; 2.150      ;
; -1.414 ; edac_protected_stack:L_USER_LOGIC|state.idle                                                                                                                   ; edac_protected_stack:L_USER_LOGIC|state.push_after_mem2                                                                                                        ; clk          ; clk         ; 1.000        ; -0.027     ; 2.374      ;
; -1.406 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.push_after_mem2                                                                                                        ; clk          ; clk         ; 1.000        ; 0.172      ; 2.565      ;
; -1.380 ; edac_protected_ram:MEM|re_hold_counter[1]                                                                                                                      ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.135      ; 2.524      ;
; -1.369 ; edac_protected_ram:MEM|we_hold_counter[1]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.push_after_mem2                                                                                                        ; clk          ; clk         ; 1.000        ; 0.171      ; 2.527      ;
; -1.360 ; edac_protected_ram:MEM|re_hold_counter[1]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.top_before_mem                                                                                                         ; clk          ; clk         ; 1.000        ; -0.037     ; 2.310      ;
; -1.359 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.idle                                                                                                                   ; clk          ; clk         ; 1.000        ; 0.153      ; 2.499      ;
; -1.357 ; edac_protected_ram:MEM|we_hold_counter[1]                                                                                                                      ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.134      ; 2.500      ;
; -1.355 ; edac_protected_ram:MEM|re_hold_counter[1]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem                                                                                                          ; clk          ; clk         ; 1.000        ; -0.034     ; 2.308      ;
; -1.351 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.pop_before_mem                                                                                                         ; clk          ; clk         ; 1.000        ; -0.038     ; 2.300      ;
; -1.344 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.push_before_mem                                                                                                        ; clk          ; clk         ; 1.000        ; -0.038     ; 2.293      ;
; -1.344 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~45                                                                              ; clk          ; clk         ; 1.000        ; -0.042     ; 2.289      ;
; -1.344 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~48                                                                              ; clk          ; clk         ; 1.000        ; -0.042     ; 2.289      ;
; -1.344 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~49                                                                              ; clk          ; clk         ; 1.000        ; -0.042     ; 2.289      ;
; -1.344 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~47                                                                              ; clk          ; clk         ; 1.000        ; -0.042     ; 2.289      ;
; -1.344 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~37                                                                              ; clk          ; clk         ; 1.000        ; -0.042     ; 2.289      ;
; -1.344 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~35                                                                              ; clk          ; clk         ; 1.000        ; -0.042     ; 2.289      ;
; -1.344 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~36                                                                              ; clk          ; clk         ; 1.000        ; -0.042     ; 2.289      ;
; -1.344 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~31                                                                              ; clk          ; clk         ; 1.000        ; -0.042     ; 2.289      ;
; -1.343 ; edac_protected_ram:MEM|re_hold_counter[1]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.pop_calc_addr                                                                                                          ; clk          ; clk         ; 1.000        ; -0.037     ; 2.293      ;
; -1.341 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.pop_before_mem                                                                                                         ; clk          ; clk         ; 1.000        ; -0.037     ; 2.291      ;
; -1.340 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem                                                                                                          ; clk          ; clk         ; 1.000        ; -0.035     ; 2.292      ;
; -1.339 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.push_calc_addr                                                                                                         ; clk          ; clk         ; 1.000        ; 0.165      ; 2.491      ;
; -1.333 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.push_before_mem                                                                                                        ; clk          ; clk         ; 1.000        ; -0.037     ; 2.283      ;
; -1.332 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.top_before_mem                                                                                                         ; clk          ; clk         ; 1.000        ; -0.038     ; 2.281      ;
; -1.321 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.push_calc_addr                                                                                                         ; clk          ; clk         ; 1.000        ; 0.166      ; 2.474      ;
; -1.315 ; edac_protected_ram:MEM|re_hold_counter[0]                                                                                                                      ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.135      ; 2.459      ;
; -1.310 ; edac_protected_ram:MEM|we_hold_counter[0]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.push_after_mem2                                                                                                        ; clk          ; clk         ; 1.000        ; 0.171      ; 2.468      ;
; -1.309 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.idle                                                                                                                   ; clk          ; clk         ; 1.000        ; 0.154      ; 2.450      ;
; -1.308 ; edac_protected_ram:MEM|re_hold_counter[1]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.push_after_mem2                                                                                                        ; clk          ; clk         ; 1.000        ; 0.172      ; 2.467      ;
; -1.303 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[6]~reg0                                                                                                         ; clk          ; clk         ; 1.000        ; -0.040     ; 2.250      ;
; -1.301 ; edac_protected_ram:MEM|re_hold_counter[0]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.top_before_mem                                                                                                         ; clk          ; clk         ; 1.000        ; -0.037     ; 2.251      ;
; -1.298 ; edac_protected_stack:L_USER_LOGIC|state.idle                                                                                                                   ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem2                                                                                                         ; clk          ; clk         ; 1.000        ; -0.034     ; 2.251      ;
; -1.296 ; edac_protected_ram:MEM|re_hold_counter[0]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem                                                                                                          ; clk          ; clk         ; 1.000        ; -0.034     ; 2.249      ;
; -1.293 ; edac_protected_stack:L_USER_LOGIC|state.idle                                                                                                                   ; edac_protected_stack:L_USER_LOGIC|state.top_after_mem2                                                                                                         ; clk          ; clk         ; 1.000        ; -0.034     ; 2.246      ;
; -1.293 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[10]                                                                ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[2]                                                                                ; clk          ; clk         ; 1.000        ; -0.248     ; 2.032      ;
; -1.290 ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem                                                                                                          ; edac_protected_stack:L_USER_LOGIC|state.push_after_mem2                                                                                                        ; clk          ; clk         ; 1.000        ; 0.169      ; 2.446      ;
; -1.290 ; edac_protected_ram:MEM|we_hold_counter[0]                                                                                                                      ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.134      ; 2.433      ;
; -1.288 ; edac_protected_stack:L_USER_LOGIC|state.idle                                                                                                                   ; edac_protected_stack:L_USER_LOGIC|state.top_after_mem                                                                                                          ; clk          ; clk         ; 1.000        ; -0.034     ; 2.241      ;
; -1.288 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[6]                                                                                ; clk          ; clk         ; 1.000        ; -0.218     ; 2.057      ;
; -1.286 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[21]                                                                               ; clk          ; clk         ; 1.000        ; -0.221     ; 2.052      ;
; -1.285 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[1]                                                                                ; clk          ; clk         ; 1.000        ; -0.224     ; 2.048      ;
; -1.284 ; edac_protected_ram:MEM|re_hold_counter[0]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.pop_calc_addr                                                                                                          ; clk          ; clk         ; 1.000        ; -0.037     ; 2.234      ;
; -1.282 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[4]~reg0                                                                                                         ; clk          ; clk         ; 1.000        ; -0.040     ; 2.229      ;
; -1.282 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[10]                                                                ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[18]                                                                               ; clk          ; clk         ; 1.000        ; -0.248     ; 2.021      ;
; -1.282 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[10]                                                                ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[1]                                                                                ; clk          ; clk         ; 1.000        ; -0.248     ; 2.021      ;
; -1.281 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[7]~en                                                                                                           ; clk          ; clk         ; 1.000        ; -0.037     ; 2.231      ;
; -1.281 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[3]~reg0                                                                                                         ; clk          ; clk         ; 1.000        ; -0.037     ; 2.231      ;
; -1.281 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[1]~en                                                                                                           ; clk          ; clk         ; 1.000        ; -0.037     ; 2.231      ;
; -1.281 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[10]                                                                ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[5]                                                                                ; clk          ; clk         ; 1.000        ; -0.248     ; 2.020      ;
; -1.276 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.pop_calc_addr                                                                                                          ; clk          ; clk         ; 1.000        ; -0.038     ; 2.225      ;
; -1.274 ; edac_protected_ram:MEM|we_hold_counter[1]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.pop_before_mem                                                                                                         ; clk          ; clk         ; 1.000        ; -0.038     ; 2.223      ;
; -1.271 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[6]~reg0                                                                                                         ; clk          ; clk         ; 1.000        ; -0.041     ; 2.217      ;
; -1.270 ; edac_protected_ram:MEM|we_hold_counter[1]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.idle                                                                                                                   ; clk          ; clk         ; 1.000        ; 0.153      ; 2.410      ;
; -1.267 ; edac_protected_ram:MEM|we_hold_counter[1]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.push_before_mem                                                                                                        ; clk          ; clk         ; 1.000        ; -0.038     ; 2.216      ;
; -1.263 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[4]                                                                                ; clk          ; clk         ; 1.000        ; -0.225     ; 2.025      ;
; -1.263 ; edac_protected_ram:MEM|we_hold_counter[1]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem                                                                                                          ; clk          ; clk         ; 1.000        ; -0.035     ; 2.215      ;
; -1.262 ; edac_protected_ram:MEM|we_hold_counter[1]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.push_calc_addr                                                                                                         ; clk          ; clk         ; 1.000        ; 0.165      ; 2.414      ;
; -1.262 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[2]                                                                                ; clk          ; clk         ; 1.000        ; -0.224     ; 2.025      ;
; -1.257 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[1]                                                                                                            ; clk          ; clk         ; 1.000        ; -0.037     ; 2.207      ;
; -1.257 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[4]                                                                                                            ; clk          ; clk         ; 1.000        ; -0.037     ; 2.207      ;
; -1.257 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[6]                                                                                                            ; clk          ; clk         ; 1.000        ; -0.037     ; 2.207      ;
; -1.256 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[9]                                                                                ; clk          ; clk         ; 1.000        ; -0.221     ; 2.022      ;
; -1.255 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[14]~reg0                                                                                                        ; clk          ; clk         ; 1.000        ; -0.035     ; 2.207      ;
; -1.255 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[11]~reg0                                                                                                        ; clk          ; clk         ; 1.000        ; -0.035     ; 2.207      ;
; -1.255 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[9]~reg0                                                                                                         ; clk          ; clk         ; 1.000        ; -0.035     ; 2.207      ;
; -1.255 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[0]~reg0                                                                                                         ; clk          ; clk         ; 1.000        ; -0.035     ; 2.207      ;
; -1.255 ; edac_protected_ram:MEM|we_hold_counter[1]                                                                                                                      ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~45                                                                              ; clk          ; clk         ; 1.000        ; -0.042     ; 2.200      ;
; -1.255 ; edac_protected_ram:MEM|we_hold_counter[1]                                                                                                                      ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~48                                                                              ; clk          ; clk         ; 1.000        ; -0.042     ; 2.200      ;
; -1.255 ; edac_protected_ram:MEM|we_hold_counter[1]                                                                                                                      ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~49                                                                              ; clk          ; clk         ; 1.000        ; -0.042     ; 2.200      ;
; -1.255 ; edac_protected_ram:MEM|we_hold_counter[1]                                                                                                                      ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~47                                                                              ; clk          ; clk         ; 1.000        ; -0.042     ; 2.200      ;
; -1.255 ; edac_protected_ram:MEM|we_hold_counter[1]                                                                                                                      ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~37                                                                              ; clk          ; clk         ; 1.000        ; -0.042     ; 2.200      ;
; -1.255 ; edac_protected_ram:MEM|we_hold_counter[1]                                                                                                                      ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~35                                                                              ; clk          ; clk         ; 1.000        ; -0.042     ; 2.200      ;
; -1.255 ; edac_protected_ram:MEM|we_hold_counter[1]                                                                                                                      ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~36                                                                              ; clk          ; clk         ; 1.000        ; -0.042     ; 2.200      ;
; -1.255 ; edac_protected_ram:MEM|we_hold_counter[1]                                                                                                                      ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~31                                                                              ; clk          ; clk         ; 1.000        ; -0.042     ; 2.200      ;
; -1.255 ; edac_protected_ram:MEM|re_hold_counter[1]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.pop_before_mem                                                                                                         ; clk          ; clk         ; 1.000        ; -0.037     ; 2.205      ;
; -1.255 ; edac_protected_ram:MEM|we_hold_counter[1]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.top_before_mem                                                                                                         ; clk          ; clk         ; 1.000        ; -0.038     ; 2.204      ;
; -1.253 ; edac_protected_stack:L_USER_LOGIC|state.push_after_mem                                                                                                         ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem                                                                                                          ; clk          ; clk         ; 1.000        ; -0.233     ; 2.007      ;
; -1.250 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[4]~reg0                                                                                                         ; clk          ; clk         ; 1.000        ; -0.041     ; 2.196      ;
; -1.249 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[7]~en                                                                                                           ; clk          ; clk         ; 1.000        ; -0.038     ; 2.198      ;
; -1.249 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[3]~reg0                                                                                                         ; clk          ; clk         ; 1.000        ; -0.038     ; 2.198      ;
; -1.249 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[1]~en                                                                                                           ; clk          ; clk         ; 1.000        ; -0.038     ; 2.198      ;
; -1.248 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[10]                                                                ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[14]                                                                               ; clk          ; clk         ; 1.000        ; -0.249     ; 1.986      ;
; -1.247 ; edac_protected_ram:MEM|re_hold_counter[1]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.push_before_mem                                                                                                        ; clk          ; clk         ; 1.000        ; -0.037     ; 2.197      ;
; -1.247 ; edac_protected_stack:L_USER_LOGIC|state.idle                                                                                                                   ; edac_protected_stack:L_USER_LOGIC|state.idle                                                                                                                   ; clk          ; clk         ; 1.000        ; -0.045     ; 2.189      ;
; -1.246 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[20]                                                                               ; clk          ; clk         ; 1.000        ; -0.221     ; 2.012      ;
; -1.246 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[10]                                                                ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[13]                                                                               ; clk          ; clk         ; 1.000        ; -0.249     ; 1.984      ;
; -1.245 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|mem_data_out[8]~reg0                                                                                                         ; clk          ; clk         ; 1.000        ; -0.031     ; 2.201      ;
; -1.245 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[10]                                                                ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[15]                                                                               ; clk          ; clk         ; 1.000        ; -0.249     ; 1.983      ;
; -1.245 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[5]                                                                                ; clk          ; clk         ; 1.000        ; -0.224     ; 2.008      ;
; -1.244 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                      ; edac_protected_stack:L_USER_LOGIC|state.top_after_mem                                                                                                          ; clk          ; clk         ; 1.000        ; 0.165      ; 2.396      ;
; -1.244 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[19]                                                                               ; clk          ; clk         ; 1.000        ; -0.221     ; 2.010      ;
; -1.244 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[3]                                                                 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[2]                                                                                ; clk          ; clk         ; 1.000        ; -0.262     ; 1.969      ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                             ;
+-------+----------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                      ; To Node                                                                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.146 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[21]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.220      ; 0.470      ;
; 0.148 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[17]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.220      ; 0.472      ;
; 0.172 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[16]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.220      ; 0.496      ;
; 0.173 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[2]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.220      ; 0.497      ;
; 0.174 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[18]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.220      ; 0.498      ;
; 0.175 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[1]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.221      ; 0.500      ;
; 0.178 ; edac_protected_stack:L_USER_LOGIC|state.top_after_mem                                                          ; edac_protected_stack:L_USER_LOGIC|state.top_after_mem                                                                                                         ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; edac_protected_stack:L_USER_LOGIC|mem_re                                                                       ; edac_protected_stack:L_USER_LOGIC|mem_re                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem2                                                         ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem2                                                                                                        ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; edac_protected_stack:L_USER_LOGIC|state.top_after_mem2                                                         ; edac_protected_stack:L_USER_LOGIC|state.top_after_mem2                                                                                                        ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.181 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[9]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.221      ; 0.506      ;
; 0.182 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[5]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.221      ; 0.507      ;
; 0.183 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[7]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.221      ; 0.508      ;
; 0.183 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[10]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.221      ; 0.508      ;
; 0.186 ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem                                                          ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem                                                                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; edac_protected_stack:L_USER_LOGIC|stack_is_empty                                                               ; edac_protected_stack:L_USER_LOGIC|stack_is_empty                                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; edac_protected_ram:MEM|re_hold_counter[1]                                                                      ; edac_protected_ram:MEM|re_hold_counter[1]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; edac_protected_ram:MEM|re_hold_counter[2]                                                                      ; edac_protected_ram:MEM|re_hold_counter[2]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; edac_protected_ram:MEM|we_hold_counter[0]                                                                      ; edac_protected_ram:MEM|we_hold_counter[0]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; edac_protected_ram:MEM|we_hold_counter[1]                                                                      ; edac_protected_ram:MEM|we_hold_counter[1]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; edac_protected_ram:MEM|we_hold_counter[2]                                                                      ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; edac_protected_ram:MEM|re_hold_counter[0]                                                                      ; edac_protected_ram:MEM|re_hold_counter[0]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; edac_protected_stack:L_USER_LOGIC|user_fsm_invalid                                                             ; edac_protected_stack:L_USER_LOGIC|user_fsm_invalid                                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.190 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[4]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.220      ; 0.514      ;
; 0.191 ; edac_protected_stack:L_USER_LOGIC|mem_data_out[7]~reg0                                                         ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[7]                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.312      ;
; 0.192 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[6]  ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.313      ;
; 0.193 ; edac_protected_stack:L_USER_LOGIC|ff_reset_n                                                                   ; edac_protected_stack:L_USER_LOGIC|as_reset_n                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; edac_protected_stack:L_USER_LOGIC|mem_data_out[6]~reg0                                                         ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[6]                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.313      ;
; 0.193 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[3]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.221      ; 0.518      ;
; 0.193 ; edac_protected_stack:L_USER_LOGIC|ff_recover_fsm_n                                                             ; edac_protected_stack:L_USER_LOGIC|recover_fsm_n_filtered                                                                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.200 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[15]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.220      ; 0.524      ;
; 0.200 ; edac_protected_ram:MEM|we_hold_counter[0]                                                                      ; edac_protected_ram:MEM|we_hold_counter[1]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.321      ;
; 0.200 ; edac_protected_ram:MEM|we_hold_counter[0]                                                                      ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.321      ;
; 0.203 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[10]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[20]                                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.324      ;
; 0.204 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[1]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[11]                                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[8]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[18]                                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[3]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[13]                                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.205 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[6]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[12]                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[12]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[22]                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[15]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[25]                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[4]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[14]                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.206 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[6]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~34                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.327      ;
; 0.206 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[9]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[19]                                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.327      ;
; 0.207 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[2]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[12]                                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.328      ;
; 0.252 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[3]  ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[3]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.038      ; 0.374      ;
; 0.253 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[14]                               ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[14]                                                          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.378      ;
; 0.256 ; edac_protected_stack:L_USER_LOGIC|mem_data_out[15]~reg0                                                        ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[15]                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.377      ;
; 0.256 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[0]  ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[0]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.038      ; 0.378      ;
; 0.260 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[12]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.220      ; 0.584      ;
; 0.260 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[12] ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[12]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.382      ;
; 0.261 ; ff_read_strobe_from_acu                                                                                        ; read_strobe_from_acu_filtered                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.045      ; 0.390      ;
; 0.261 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[10] ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[10]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.383      ;
; 0.264 ; edac_protected_stack:L_USER_LOGIC|mem_data_out[8]~reg0                                                         ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[8]                                                           ; clk          ; clk         ; 0.000        ; 0.032      ; 0.380      ;
; 0.264 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[17]           ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[11]                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.385      ;
; 0.269 ; edac_protected_stack:L_USER_LOGIC|mem_data_out[0]~reg0                                                         ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[0]                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.389      ;
; 0.271 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[1]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[7]                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.391      ;
; 0.271 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[1]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[3]                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.391      ;
; 0.271 ; edac_protected_stack:L_USER_LOGIC|mem_addr[3]                                                                  ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[7]                                                                ; clk          ; clk         ; 0.000        ; 0.059      ; 0.414      ;
; 0.279 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[0]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[6]                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.400      ;
; 0.279 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[14]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[24]                                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.400      ;
; 0.279 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[13]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[23]                                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.400      ;
; 0.280 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[2]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[8]                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.401      ;
; 0.280 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[14]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.220      ; 0.604      ;
; 0.281 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[7]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[17]                                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.402      ;
; 0.282 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[11]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[21]                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.402      ;
; 0.283 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[12]           ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[18]                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.403      ;
; 0.283 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[5]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[15]                                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.404      ;
; 0.291 ; edac_protected_stack:L_USER_LOGIC|mem_we                                                                       ; edac_protected_ram:MEM|we_d                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.412      ;
; 0.291 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[8]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.220      ; 0.615      ;
; 0.300 ; edac_protected_stack:L_USER_LOGIC|mem_data_out[11]~reg0                                                        ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[11]                                                          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; edac_protected_stack:L_USER_LOGIC|mem_data_out[9]~reg0                                                         ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[9]                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.301 ; edac_protected_stack:L_USER_LOGIC|mem_addr[4]                                                                  ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[10]                                                               ; clk          ; clk         ; 0.000        ; 0.045      ; 0.430      ;
; 0.302 ; edac_protected_stack:L_USER_LOGIC|mem_data_out[4]~reg0                                                         ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[4]                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.422      ;
; 0.309 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[13]           ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[7]                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.310 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[6]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[0]                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[10]           ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[4]                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.311 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[19]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.220      ; 0.635      ;
; 0.312 ; edac_protected_ram:MEM|re_hold_counter[0]                                                                      ; edac_protected_ram:MEM|re_hold_counter[1]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.433      ;
; 0.313 ; edac_protected_stack:L_USER_LOGIC|mem_addr[3]                                                                  ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[8]                                                                ; clk          ; clk         ; 0.000        ; 0.045      ; 0.442      ;
; 0.317 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[4]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[4]                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.437      ;
; 0.318 ; edac_protected_stack:L_USER_LOGIC|mem_addr[0]                                                                  ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[1]                                                                ; clk          ; clk         ; 0.000        ; 0.059      ; 0.461      ;
; 0.318 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[28]                ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.438      ;
; 0.319 ; edac_protected_stack:L_USER_LOGIC|mem_data_out[13]~reg0                                                        ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[13]                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.440      ;
; 0.327 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[18]           ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[12]                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.448      ;
; 0.328 ; edac_protected_stack:L_USER_LOGIC|mem_addr[1]                                                                  ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[3]                                                                ; clk          ; clk         ; 0.000        ; 0.059      ; 0.471      ;
; 0.329 ; edac_protected_ram:MEM|we_hold_counter[1]                                                                      ; edac_protected_ram:MEM|we_hold_counter[2]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.450      ;
; 0.332 ; edac_protected_stack:L_USER_LOGIC|mem_data_out[2]~en                                                           ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[2]                                                           ; clk          ; clk         ; 0.000        ; 0.032      ; 0.448      ;
; 0.334 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[1]  ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[1]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.455      ;
; 0.335 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[2]  ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[2]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.038      ; 0.457      ;
; 0.337 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[1]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~29                                                                             ; clk          ; clk         ; 0.000        ; 0.227      ; 0.648      ;
; 0.339 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~45                              ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[17]                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.459      ;
; 0.339 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~48                              ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[20]                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.459      ;
; 0.339 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~49                              ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[21]                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.459      ;
; 0.340 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[18]            ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~46                                                                             ; clk          ; clk         ; 0.000        ; 0.226      ; 0.650      ;
; 0.340 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~35                              ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[7]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.460      ;
; 0.340 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~36                              ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[8]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.460      ;
; 0.341 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~37                              ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[9]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.461      ;
; 0.341 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~31                              ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.461      ;
; 0.342 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~47                              ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[19]                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.462      ;
; 0.345 ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[5]             ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~33                                                                             ; clk          ; clk         ; 0.000        ; 0.227      ; 0.656      ;
+-------+----------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                                                                                                          ;
+--------+----------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.133 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.push_before_mem                                         ; clk          ; clk         ; 1.000        ; -0.042     ; 1.078      ;
; -0.133 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.top_before_mem                                          ; clk          ; clk         ; 1.000        ; -0.042     ; 1.078      ;
; -0.133 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.pop_calc_addr                                           ; clk          ; clk         ; 1.000        ; -0.042     ; 1.078      ;
; -0.133 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.pop_before_mem                                          ; clk          ; clk         ; 1.000        ; -0.042     ; 1.078      ;
; -0.126 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[1]                                             ; clk          ; clk         ; 1.000        ; -0.041     ; 1.072      ;
; -0.126 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[4]                                             ; clk          ; clk         ; 1.000        ; -0.041     ; 1.072      ;
; -0.126 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[6]                                             ; clk          ; clk         ; 1.000        ; -0.041     ; 1.072      ;
; -0.072 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[7]~en                                            ; clk          ; clk         ; 1.000        ; -0.042     ; 1.017      ;
; -0.072 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[1]~en                                            ; clk          ; clk         ; 1.000        ; -0.042     ; 1.017      ;
; -0.072 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~28               ; clk          ; clk         ; 1.000        ; -0.042     ; 1.017      ;
; -0.036 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[4]~en                                            ; clk          ; clk         ; 1.000        ; -0.040     ; 0.983      ;
; -0.036 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[2]~en                                            ; clk          ; clk         ; 1.000        ; -0.040     ; 0.983      ;
; -0.036 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[0]                                             ; clk          ; clk         ; 1.000        ; -0.040     ; 0.983      ;
; -0.036 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[2]                                             ; clk          ; clk         ; 1.000        ; -0.040     ; 0.983      ;
; -0.036 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[3]                                             ; clk          ; clk         ; 1.000        ; -0.040     ; 0.983      ;
; -0.036 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[5]                                             ; clk          ; clk         ; 1.000        ; -0.040     ; 0.983      ;
; -0.036 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[7]                                             ; clk          ; clk         ; 1.000        ; -0.040     ; 0.983      ;
; -0.036 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[8]                                             ; clk          ; clk         ; 1.000        ; -0.040     ; 0.983      ;
; -0.036 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[9]                                             ; clk          ; clk         ; 1.000        ; -0.040     ; 0.983      ;
; -0.036 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[10]                                            ; clk          ; clk         ; 1.000        ; -0.040     ; 0.983      ;
; -0.036 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[11]                                            ; clk          ; clk         ; 1.000        ; -0.040     ; 0.983      ;
; -0.036 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[12]                                            ; clk          ; clk         ; 1.000        ; -0.040     ; 0.983      ;
; -0.036 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[13]                                            ; clk          ; clk         ; 1.000        ; -0.040     ; 0.983      ;
; -0.036 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[14]                                            ; clk          ; clk         ; 1.000        ; -0.040     ; 0.983      ;
; -0.036 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[15]                                            ; clk          ; clk         ; 1.000        ; -0.040     ; 0.983      ;
; -0.018 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|stack_pointer[1]                                              ; clk          ; clk         ; 1.000        ; -0.039     ; 0.966      ;
; -0.018 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|stack_pointer[2]                                              ; clk          ; clk         ; 1.000        ; -0.039     ; 0.966      ;
; -0.018 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|stack_pointer[3]                                              ; clk          ; clk         ; 1.000        ; -0.039     ; 0.966      ;
; -0.018 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|stack_pointer[4]                                              ; clk          ; clk         ; 1.000        ; -0.039     ; 0.966      ;
; -0.018 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|stack_pointer[0]                                              ; clk          ; clk         ; 1.000        ; -0.039     ; 0.966      ;
; 0.021  ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|stack_is_empty                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.930      ;
; 0.021  ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[15]~en                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.930      ;
; 0.021  ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[12]~en                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.930      ;
; 0.021  ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[8]~en                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 0.930      ;
; 0.021  ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[0]~en                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 0.930      ;
; 0.024  ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem                                           ; clk          ; clk         ; 1.000        ; -0.039     ; 0.924      ;
; 0.053  ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[3]~en                                            ; clk          ; clk         ; 1.000        ; 0.144      ; 1.078      ;
; 0.058  ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.top_calc_addr                                           ; clk          ; clk         ; 1.000        ; 0.161      ; 1.090      ;
; 0.058  ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.push_calc_addr                                          ; clk          ; clk         ; 1.000        ; 0.161      ; 1.090      ;
; 0.076  ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_re                                                        ; clk          ; clk         ; 1.000        ; 0.162      ; 1.073      ;
; 0.103  ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_addr[4]                                                   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.038      ;
; 0.103  ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_addr[3]                                                   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.038      ;
; 0.103  ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_addr[1]                                                   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.038      ;
; 0.103  ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_addr[0]                                                   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.038      ;
; 0.103  ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[6]  ; clk          ; clk         ; 1.000        ; 0.154      ; 1.038      ;
; 0.103  ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[8]  ; clk          ; clk         ; 1.000        ; 0.154      ; 1.038      ;
; 0.103  ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[10] ; clk          ; clk         ; 1.000        ; 0.154      ; 1.038      ;
; 0.103  ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[2]  ; clk          ; clk         ; 1.000        ; 0.154      ; 1.038      ;
; 0.116  ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.push_after_mem2                                         ; clk          ; clk         ; 1.000        ; 0.167      ; 1.038      ;
; 0.188  ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[14]~en                                           ; clk          ; clk         ; 1.000        ; 0.143      ; 0.942      ;
; 0.201  ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_re_ack                                                  ; clk          ; clk         ; 1.000        ; 0.156      ; 0.942      ;
; 0.204  ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.invalid                                                 ; clk          ; clk         ; 1.000        ; 0.158      ; 0.941      ;
; 0.216  ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[13]~en                                           ; clk          ; clk         ; 1.000        ; 0.140      ; 0.911      ;
; 0.216  ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[11]~en                                           ; clk          ; clk         ; 1.000        ; 0.140      ; 0.911      ;
; 0.216  ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[10]~en                                           ; clk          ; clk         ; 1.000        ; 0.140      ; 0.911      ;
; 0.216  ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[9]~en                                            ; clk          ; clk         ; 1.000        ; 0.140      ; 0.911      ;
; 0.216  ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[6]~en                                            ; clk          ; clk         ; 1.000        ; 0.140      ; 0.911      ;
; 0.216  ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[5]~en                                            ; clk          ; clk         ; 1.000        ; 0.140      ; 0.911      ;
; 0.223  ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.top_after_mem                                           ; clk          ; clk         ; 1.000        ; 0.160      ; 0.924      ;
; 0.223  ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem2                                          ; clk          ; clk         ; 1.000        ; 0.160      ; 0.924      ;
; 0.223  ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.top_after_mem2                                          ; clk          ; clk         ; 1.000        ; 0.160      ; 0.924      ;
; 0.240  ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_we                                                        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.710      ;
; 0.240  ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_we_ack                                                  ; clk          ; clk         ; 1.000        ; -0.037     ; 0.710      ;
; 0.240  ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|ff_recover_fsm_n                                              ; clk          ; clk         ; 1.000        ; -0.037     ; 0.710      ;
; 0.240  ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|recover_fsm_n_filtered                                        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.710      ;
; 0.240  ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|user_fsm_invalid                                              ; clk          ; clk         ; 1.000        ; -0.037     ; 0.710      ;
; 0.315  ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.push_after_mem                                          ; clk          ; clk         ; 1.000        ; 0.149      ; 0.821      ;
; 0.315  ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.idle                                                    ; clk          ; clk         ; 1.000        ; 0.149      ; 0.821      ;
; 0.416  ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_addr[2]                                                   ; clk          ; clk         ; 1.000        ; 0.139      ; 0.710      ;
; 0.416  ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[4]  ; clk          ; clk         ; 1.000        ; 0.139      ; 0.710      ;
+--------+----------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                                                                                          ;
+-------+----------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.314 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_addr[2]                                                   ; clk          ; clk         ; 0.000        ; 0.220      ; 0.618      ;
; 0.314 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[4]  ; clk          ; clk         ; 0.000        ; 0.220      ; 0.618      ;
; 0.395 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.push_after_mem                                          ; clk          ; clk         ; 0.000        ; 0.231      ; 0.710      ;
; 0.395 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.idle                                                    ; clk          ; clk         ; 0.000        ; 0.231      ; 0.710      ;
; 0.474 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.top_after_mem                                           ; clk          ; clk         ; 0.000        ; 0.242      ; 0.800      ;
; 0.474 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem2                                          ; clk          ; clk         ; 0.000        ; 0.242      ; 0.800      ;
; 0.474 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.top_after_mem2                                          ; clk          ; clk         ; 0.000        ; 0.242      ; 0.800      ;
; 0.485 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.invalid                                                 ; clk          ; clk         ; 0.000        ; 0.240      ; 0.809      ;
; 0.490 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[13]~en                                           ; clk          ; clk         ; 0.000        ; 0.221      ; 0.795      ;
; 0.490 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[11]~en                                           ; clk          ; clk         ; 0.000        ; 0.221      ; 0.795      ;
; 0.490 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[10]~en                                           ; clk          ; clk         ; 0.000        ; 0.221      ; 0.795      ;
; 0.490 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[9]~en                                            ; clk          ; clk         ; 0.000        ; 0.221      ; 0.795      ;
; 0.490 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[6]~en                                            ; clk          ; clk         ; 0.000        ; 0.221      ; 0.795      ;
; 0.490 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[5]~en                                            ; clk          ; clk         ; 0.000        ; 0.221      ; 0.795      ;
; 0.495 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_re_ack                                                  ; clk          ; clk         ; 0.000        ; 0.238      ; 0.817      ;
; 0.497 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_we                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.618      ;
; 0.497 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_we_ack                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.618      ;
; 0.497 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|ff_recover_fsm_n                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.618      ;
; 0.497 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|recover_fsm_n_filtered                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.618      ;
; 0.497 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|user_fsm_invalid                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.618      ;
; 0.508 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[14]~en                                           ; clk          ; clk         ; 0.000        ; 0.225      ; 0.817      ;
; 0.570 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.push_after_mem2                                         ; clk          ; clk         ; 0.000        ; 0.250      ; 0.904      ;
; 0.584 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_addr[4]                                                   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.904      ;
; 0.584 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_addr[3]                                                   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.904      ;
; 0.584 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_addr[1]                                                   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.904      ;
; 0.584 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_addr[0]                                                   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.904      ;
; 0.584 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[6]  ; clk          ; clk         ; 0.000        ; 0.236      ; 0.904      ;
; 0.584 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[8]  ; clk          ; clk         ; 0.000        ; 0.236      ; 0.904      ;
; 0.584 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[10] ; clk          ; clk         ; 0.000        ; 0.236      ; 0.904      ;
; 0.584 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content_rtl_0_bypass[2]  ; clk          ; clk         ; 0.000        ; 0.236      ; 0.904      ;
; 0.602 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_re                                                        ; clk          ; clk         ; 0.000        ; 0.244      ; 0.930      ;
; 0.621 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.top_calc_addr                                           ; clk          ; clk         ; 0.000        ; 0.243      ; 0.948      ;
; 0.621 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.push_calc_addr                                          ; clk          ; clk         ; 0.000        ; 0.243      ; 0.948      ;
; 0.625 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[3]~en                                            ; clk          ; clk         ; 0.000        ; 0.225      ; 0.934      ;
; 0.681 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.pop_after_mem                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.800      ;
; 0.689 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|stack_is_empty                                                ; clk          ; clk         ; 0.000        ; 0.038      ; 0.811      ;
; 0.689 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[15]~en                                           ; clk          ; clk         ; 0.000        ; 0.038      ; 0.811      ;
; 0.689 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[12]~en                                           ; clk          ; clk         ; 0.000        ; 0.038      ; 0.811      ;
; 0.689 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[8]~en                                            ; clk          ; clk         ; 0.000        ; 0.038      ; 0.811      ;
; 0.689 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[0]~en                                            ; clk          ; clk         ; 0.000        ; 0.038      ; 0.811      ;
; 0.716 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|stack_pointer[1]                                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.835      ;
; 0.716 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|stack_pointer[2]                                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.835      ;
; 0.716 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|stack_pointer[3]                                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.835      ;
; 0.716 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|stack_pointer[4]                                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.835      ;
; 0.716 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|stack_pointer[0]                                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.835      ;
; 0.722 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[4]~en                                            ; clk          ; clk         ; 0.000        ; 0.034      ; 0.840      ;
; 0.722 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[2]~en                                            ; clk          ; clk         ; 0.000        ; 0.034      ; 0.840      ;
; 0.722 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[0]                                             ; clk          ; clk         ; 0.000        ; 0.034      ; 0.840      ;
; 0.722 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[2]                                             ; clk          ; clk         ; 0.000        ; 0.034      ; 0.840      ;
; 0.722 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[3]                                             ; clk          ; clk         ; 0.000        ; 0.034      ; 0.840      ;
; 0.722 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[5]                                             ; clk          ; clk         ; 0.000        ; 0.034      ; 0.840      ;
; 0.722 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[7]                                             ; clk          ; clk         ; 0.000        ; 0.034      ; 0.840      ;
; 0.722 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[8]                                             ; clk          ; clk         ; 0.000        ; 0.034      ; 0.840      ;
; 0.722 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[9]                                             ; clk          ; clk         ; 0.000        ; 0.034      ; 0.840      ;
; 0.722 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[10]                                            ; clk          ; clk         ; 0.000        ; 0.034      ; 0.840      ;
; 0.722 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[11]                                            ; clk          ; clk         ; 0.000        ; 0.034      ; 0.840      ;
; 0.722 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[12]                                            ; clk          ; clk         ; 0.000        ; 0.034      ; 0.840      ;
; 0.722 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[13]                                            ; clk          ; clk         ; 0.000        ; 0.034      ; 0.840      ;
; 0.722 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[14]                                            ; clk          ; clk         ; 0.000        ; 0.034      ; 0.840      ;
; 0.722 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[15]                                            ; clk          ; clk         ; 0.000        ; 0.034      ; 0.840      ;
; 0.751 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[7]~en                                            ; clk          ; clk         ; 0.000        ; 0.032      ; 0.867      ;
; 0.751 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|mem_data_out[1]~en                                            ; clk          ; clk         ; 0.000        ; 0.032      ; 0.867      ;
; 0.751 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|memory_content~28               ; clk          ; clk         ; 0.000        ; 0.032      ; 0.867      ;
; 0.809 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[1]                                             ; clk          ; clk         ; 0.000        ; 0.033      ; 0.926      ;
; 0.809 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[4]                                             ; clk          ; clk         ; 0.000        ; 0.033      ; 0.926      ;
; 0.809 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|adapt_data_out[6]                                             ; clk          ; clk         ; 0.000        ; 0.033      ; 0.926      ;
; 0.818 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.push_before_mem                                         ; clk          ; clk         ; 0.000        ; 0.032      ; 0.934      ;
; 0.818 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.top_before_mem                                          ; clk          ; clk         ; 0.000        ; 0.032      ; 0.934      ;
; 0.818 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.pop_calc_addr                                           ; clk          ; clk         ; 0.000        ; 0.032      ; 0.934      ;
; 0.818 ; edac_protected_stack:L_USER_LOGIC|as_reset_n ; edac_protected_stack:L_USER_LOGIC|state.pop_before_mem                                          ; clk          ; clk         ; 0.000        ; 0.032      ; 0.934      ;
+-------+----------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                                                                           ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                                                         ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|altsyncram:memory_content_rtl_0|altsyncram_bfi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[10]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[11]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[12]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[13]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[14]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[15]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[16]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[17]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[18]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[19]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[1]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[20]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[21]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[2]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[3]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[4]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[5]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[6]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[7]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[8]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|data_out_mem[9]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[0]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[10]                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[11]                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[12]                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[13]                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[14]                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[15]                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[1]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[2]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[3]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[4]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[5]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[6]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[7]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[8]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|corrected_message_d[9]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[10]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[11]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[12]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[13]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[14]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[15]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[16]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[17]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[18]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[19]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[1]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[20]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[21]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[2]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[3]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[4]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[5]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[6]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[7]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[8]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_decoder:L_DECODER|data_in_d[9]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[0]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[10]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[11]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[12]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[13]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[14]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[15]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[1]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[2]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[3]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[4]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[5]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[6]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[7]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[8]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|data_in_d[9]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[10]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[11]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[12]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[13]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[14]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[15]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[16]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[17]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[18]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[19]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[1]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[20]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[21]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[2]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[3]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[4]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[5]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[6]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[7]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[8]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edac_protected_ram:MEM|edac_memory_core:L_EDAC_PROTECTED_MEMORY|edac_encoder:L_ENCODER|result_d[9]                                                             ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------------------+------------+--------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+-------+------------+-----------------+
; address_from_acu[*]   ; clk        ; 5.675  ; 6.184 ; Rise       ; clk             ;
;  address_from_acu[0]  ; clk        ; 2.892  ; 2.837 ; Rise       ; clk             ;
;  address_from_acu[1]  ; clk        ; 2.745  ; 3.125 ; Rise       ; clk             ;
;  address_from_acu[2]  ; clk        ; 5.583  ; 6.084 ; Rise       ; clk             ;
;  address_from_acu[3]  ; clk        ; 5.508  ; 6.029 ; Rise       ; clk             ;
;  address_from_acu[4]  ; clk        ; 5.657  ; 6.182 ; Rise       ; clk             ;
;  address_from_acu[5]  ; clk        ; 5.675  ; 6.184 ; Rise       ; clk             ;
;  address_from_acu[6]  ; clk        ; 5.291  ; 5.814 ; Rise       ; clk             ;
;  address_from_acu[7]  ; clk        ; 5.363  ; 5.908 ; Rise       ; clk             ;
;  address_from_acu[8]  ; clk        ; 5.389  ; 5.932 ; Rise       ; clk             ;
;  address_from_acu[9]  ; clk        ; 5.210  ; 5.751 ; Rise       ; clk             ;
;  address_from_acu[10] ; clk        ; 4.914  ; 5.472 ; Rise       ; clk             ;
;  address_from_acu[11] ; clk        ; 5.041  ; 5.616 ; Rise       ; clk             ;
;  address_from_acu[12] ; clk        ; 4.903  ; 5.485 ; Rise       ; clk             ;
;  address_from_acu[13] ; clk        ; 5.021  ; 5.600 ; Rise       ; clk             ;
;  address_from_acu[14] ; clk        ; 4.993  ; 5.538 ; Rise       ; clk             ;
;  address_from_acu[15] ; clk        ; 5.058  ; 5.584 ; Rise       ; clk             ;
; data_from_acu[*]      ; clk        ; 1.203  ; 1.826 ; Rise       ; clk             ;
;  data_from_acu[0]     ; clk        ; 0.761  ; 1.335 ; Rise       ; clk             ;
;  data_from_acu[1]     ; clk        ; -0.286 ; 0.012 ; Rise       ; clk             ;
;  data_from_acu[2]     ; clk        ; 0.802  ; 1.404 ; Rise       ; clk             ;
;  data_from_acu[3]     ; clk        ; 0.743  ; 1.306 ; Rise       ; clk             ;
;  data_from_acu[4]     ; clk        ; 0.983  ; 1.592 ; Rise       ; clk             ;
;  data_from_acu[5]     ; clk        ; 1.133  ; 1.735 ; Rise       ; clk             ;
;  data_from_acu[6]     ; clk        ; 0.914  ; 1.508 ; Rise       ; clk             ;
;  data_from_acu[7]     ; clk        ; 1.023  ; 1.634 ; Rise       ; clk             ;
;  data_from_acu[8]     ; clk        ; 1.203  ; 1.826 ; Rise       ; clk             ;
;  data_from_acu[9]     ; clk        ; 1.169  ; 1.772 ; Rise       ; clk             ;
;  data_from_acu[10]    ; clk        ; 1.095  ; 1.686 ; Rise       ; clk             ;
;  data_from_acu[11]    ; clk        ; 0.621  ; 1.172 ; Rise       ; clk             ;
;  data_from_acu[12]    ; clk        ; 1.104  ; 1.685 ; Rise       ; clk             ;
;  data_from_acu[13]    ; clk        ; 1.073  ; 1.690 ; Rise       ; clk             ;
;  data_from_acu[14]    ; clk        ; 1.115  ; 1.703 ; Rise       ; clk             ;
;  data_from_acu[15]    ; clk        ; -0.147 ; 0.154 ; Rise       ; clk             ;
; read_strobe_from_acu  ; clk        ; 0.829  ; 1.402 ; Rise       ; clk             ;
; recover_fsm_n         ; clk        ; 1.435  ; 1.934 ; Rise       ; clk             ;
; write_strobe_from_acu ; clk        ; 0.884  ; 1.479 ; Rise       ; clk             ;
+-----------------------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Hold Times                                                                          ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; address_from_acu[*]   ; clk        ; -0.570 ; -0.879 ; Rise       ; clk             ;
;  address_from_acu[0]  ; clk        ; -0.756 ; -0.884 ; Rise       ; clk             ;
;  address_from_acu[1]  ; clk        ; -0.570 ; -0.879 ; Rise       ; clk             ;
;  address_from_acu[2]  ; clk        ; -3.500 ; -3.838 ; Rise       ; clk             ;
;  address_from_acu[3]  ; clk        ; -3.428 ; -3.784 ; Rise       ; clk             ;
;  address_from_acu[4]  ; clk        ; -3.571 ; -3.933 ; Rise       ; clk             ;
;  address_from_acu[5]  ; clk        ; -3.590 ; -3.935 ; Rise       ; clk             ;
;  address_from_acu[6]  ; clk        ; -3.221 ; -3.581 ; Rise       ; clk             ;
;  address_from_acu[7]  ; clk        ; -3.290 ; -3.672 ; Rise       ; clk             ;
;  address_from_acu[8]  ; clk        ; -3.316 ; -3.696 ; Rise       ; clk             ;
;  address_from_acu[9]  ; clk        ; -3.143 ; -3.520 ; Rise       ; clk             ;
;  address_from_acu[10] ; clk        ; -2.858 ; -3.250 ; Rise       ; clk             ;
;  address_from_acu[11] ; clk        ; -2.982 ; -3.391 ; Rise       ; clk             ;
;  address_from_acu[12] ; clk        ; -2.850 ; -3.264 ; Rise       ; clk             ;
;  address_from_acu[13] ; clk        ; -2.962 ; -3.374 ; Rise       ; clk             ;
;  address_from_acu[14] ; clk        ; -2.933 ; -3.314 ; Rise       ; clk             ;
;  address_from_acu[15] ; clk        ; -2.995 ; -3.359 ; Rise       ; clk             ;
; data_from_acu[*]      ; clk        ; 0.470  ; 0.169  ; Rise       ; clk             ;
;  data_from_acu[0]     ; clk        ; -0.541 ; -1.099 ; Rise       ; clk             ;
;  data_from_acu[1]     ; clk        ; 0.470  ; 0.169  ; Rise       ; clk             ;
;  data_from_acu[2]     ; clk        ; -0.567 ; -1.161 ; Rise       ; clk             ;
;  data_from_acu[3]     ; clk        ; -0.523 ; -1.072 ; Rise       ; clk             ;
;  data_from_acu[4]     ; clk        ; -0.755 ; -1.348 ; Rise       ; clk             ;
;  data_from_acu[5]     ; clk        ; -0.902 ; -1.495 ; Rise       ; clk             ;
;  data_from_acu[6]     ; clk        ; -0.688 ; -1.267 ; Rise       ; clk             ;
;  data_from_acu[7]     ; clk        ; -0.791 ; -1.385 ; Rise       ; clk             ;
;  data_from_acu[8]     ; clk        ; -0.965 ; -1.570 ; Rise       ; clk             ;
;  data_from_acu[9]     ; clk        ; -0.938 ; -1.532 ; Rise       ; clk             ;
;  data_from_acu[10]    ; clk        ; -0.865 ; -1.447 ; Rise       ; clk             ;
;  data_from_acu[11]    ; clk        ; -0.407 ; -0.944 ; Rise       ; clk             ;
;  data_from_acu[12]    ; clk        ; -0.873 ; -1.445 ; Rise       ; clk             ;
;  data_from_acu[13]    ; clk        ; -0.838 ; -1.439 ; Rise       ; clk             ;
;  data_from_acu[14]    ; clk        ; -0.886 ; -1.465 ; Rise       ; clk             ;
;  data_from_acu[15]    ; clk        ; 0.326  ; 0.029  ; Rise       ; clk             ;
; read_strobe_from_acu  ; clk        ; -0.594 ; -1.159 ; Rise       ; clk             ;
; recover_fsm_n         ; clk        ; -1.192 ; -1.686 ; Rise       ; clk             ;
; write_strobe_from_acu ; clk        ; -0.646 ; -1.233 ; Rise       ; clk             ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; recover_fsm_n_ack ; clk        ; 3.729 ; 3.724 ; Rise       ; clk             ;
; s_data_2_acu[*]   ; clk        ; 4.352 ; 4.430 ; Rise       ; clk             ;
;  s_data_2_acu[0]  ; clk        ; 4.309 ; 4.361 ; Rise       ; clk             ;
;  s_data_2_acu[1]  ; clk        ; 3.835 ; 3.904 ; Rise       ; clk             ;
;  s_data_2_acu[2]  ; clk        ; 3.757 ; 3.828 ; Rise       ; clk             ;
;  s_data_2_acu[3]  ; clk        ; 3.792 ; 3.858 ; Rise       ; clk             ;
;  s_data_2_acu[4]  ; clk        ; 3.763 ; 3.835 ; Rise       ; clk             ;
;  s_data_2_acu[5]  ; clk        ; 3.731 ; 3.733 ; Rise       ; clk             ;
;  s_data_2_acu[6]  ; clk        ; 3.902 ; 3.926 ; Rise       ; clk             ;
;  s_data_2_acu[7]  ; clk        ; 3.771 ; 3.842 ; Rise       ; clk             ;
;  s_data_2_acu[8]  ; clk        ; 3.850 ; 3.921 ; Rise       ; clk             ;
;  s_data_2_acu[9]  ; clk        ; 3.949 ; 3.986 ; Rise       ; clk             ;
;  s_data_2_acu[10] ; clk        ; 3.786 ; 3.862 ; Rise       ; clk             ;
;  s_data_2_acu[11] ; clk        ; 3.650 ; 3.701 ; Rise       ; clk             ;
;  s_data_2_acu[12] ; clk        ; 3.627 ; 3.685 ; Rise       ; clk             ;
;  s_data_2_acu[13] ; clk        ; 3.713 ; 3.713 ; Rise       ; clk             ;
;  s_data_2_acu[14] ; clk        ; 4.352 ; 4.430 ; Rise       ; clk             ;
;  s_data_2_acu[15] ; clk        ; 3.685 ; 3.688 ; Rise       ; clk             ;
; s_ready_2_acu     ; clk        ; 4.365 ; 4.321 ; Rise       ; clk             ;
; user_fsm_invalid  ; clk        ; 3.546 ; 3.577 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; recover_fsm_n_ack ; clk        ; 3.604 ; 3.601 ; Rise       ; clk             ;
; s_data_2_acu[*]   ; clk        ; 3.506 ; 3.562 ; Rise       ; clk             ;
;  s_data_2_acu[0]  ; clk        ; 4.181 ; 4.231 ; Rise       ; clk             ;
;  s_data_2_acu[1]  ; clk        ; 3.703 ; 3.768 ; Rise       ; clk             ;
;  s_data_2_acu[2]  ; clk        ; 3.630 ; 3.698 ; Rise       ; clk             ;
;  s_data_2_acu[3]  ; clk        ; 3.666 ; 3.729 ; Rise       ; clk             ;
;  s_data_2_acu[4]  ; clk        ; 3.636 ; 3.705 ; Rise       ; clk             ;
;  s_data_2_acu[5]  ; clk        ; 3.609 ; 3.608 ; Rise       ; clk             ;
;  s_data_2_acu[6]  ; clk        ; 3.771 ; 3.792 ; Rise       ; clk             ;
;  s_data_2_acu[7]  ; clk        ; 3.644 ; 3.712 ; Rise       ; clk             ;
;  s_data_2_acu[8]  ; clk        ; 3.719 ; 3.786 ; Rise       ; clk             ;
;  s_data_2_acu[9]  ; clk        ; 3.816 ; 3.850 ; Rise       ; clk             ;
;  s_data_2_acu[10] ; clk        ; 3.659 ; 3.731 ; Rise       ; clk             ;
;  s_data_2_acu[11] ; clk        ; 3.529 ; 3.578 ; Rise       ; clk             ;
;  s_data_2_acu[12] ; clk        ; 3.506 ; 3.562 ; Rise       ; clk             ;
;  s_data_2_acu[13] ; clk        ; 3.592 ; 3.590 ; Rise       ; clk             ;
;  s_data_2_acu[14] ; clk        ; 4.224 ; 4.299 ; Rise       ; clk             ;
;  s_data_2_acu[15] ; clk        ; 3.563 ; 3.565 ; Rise       ; clk             ;
; s_ready_2_acu     ; clk        ; 3.787 ; 3.759 ; Rise       ; clk             ;
; user_fsm_invalid  ; clk        ; 3.424 ; 3.452 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Propagation Delay                                                       ;
+----------------------+------------------+-------+-------+-------+-------+
; Input Port           ; Output Port      ; RR    ; RF    ; FR    ; FF    ;
+----------------------+------------------+-------+-------+-------+-------+
; address_from_acu[0]  ; s_data_2_acu[0]  ; 4.579 ; 4.535 ; 4.780 ; 4.736 ;
; address_from_acu[0]  ; s_data_2_acu[1]  ; 4.100 ; 4.055 ; 4.339 ; 4.294 ;
; address_from_acu[0]  ; s_data_2_acu[2]  ; 4.364 ; 4.324 ; 4.614 ; 4.574 ;
; address_from_acu[0]  ; s_data_2_acu[3]  ; 4.488 ; 4.448 ; 4.749 ; 4.709 ;
; address_from_acu[0]  ; s_data_2_acu[4]  ; 4.488 ; 4.448 ; 4.749 ; 4.709 ;
; address_from_acu[0]  ; s_data_2_acu[5]  ; 4.126 ; 4.044 ; 4.329 ; 4.247 ;
; address_from_acu[0]  ; s_data_2_acu[6]  ; 4.143 ; 4.061 ; 4.350 ; 4.268 ;
; address_from_acu[0]  ; s_data_2_acu[7]  ; 4.364 ; 4.324 ; 4.614 ; 4.574 ;
; address_from_acu[0]  ; s_data_2_acu[8]  ; 4.385 ; 4.340 ; 4.650 ; 4.605 ;
; address_from_acu[0]  ; s_data_2_acu[9]  ; 4.695 ; 4.613 ; 4.983 ; 4.901 ;
; address_from_acu[0]  ; s_data_2_acu[10] ; 4.156 ; 4.116 ; 4.395 ; 4.355 ;
; address_from_acu[0]  ; s_data_2_acu[11] ; 4.488 ; 4.448 ; 4.749 ; 4.709 ;
; address_from_acu[0]  ; s_data_2_acu[12] ; 4.156 ; 4.116 ; 4.395 ; 4.355 ;
; address_from_acu[0]  ; s_data_2_acu[13] ; 4.126 ; 4.044 ; 4.329 ; 4.247 ;
; address_from_acu[0]  ; s_data_2_acu[14] ; 4.735 ; 4.691 ; 4.974 ; 4.930 ;
; address_from_acu[0]  ; s_data_2_acu[15] ; 4.143 ; 4.061 ; 4.350 ; 4.268 ;
; address_from_acu[1]  ; s_data_2_acu[0]  ; 4.623 ; 4.579 ; 4.837 ; 4.793 ;
; address_from_acu[1]  ; s_data_2_acu[1]  ; 4.144 ; 4.099 ; 4.396 ; 4.351 ;
; address_from_acu[1]  ; s_data_2_acu[2]  ; 4.408 ; 4.368 ; 4.671 ; 4.631 ;
; address_from_acu[1]  ; s_data_2_acu[3]  ; 4.532 ; 4.492 ; 4.806 ; 4.766 ;
; address_from_acu[1]  ; s_data_2_acu[4]  ; 4.532 ; 4.492 ; 4.806 ; 4.766 ;
; address_from_acu[1]  ; s_data_2_acu[5]  ; 4.170 ; 4.088 ; 4.386 ; 4.304 ;
; address_from_acu[1]  ; s_data_2_acu[6]  ; 4.187 ; 4.105 ; 4.407 ; 4.325 ;
; address_from_acu[1]  ; s_data_2_acu[7]  ; 4.408 ; 4.368 ; 4.671 ; 4.631 ;
; address_from_acu[1]  ; s_data_2_acu[8]  ; 4.429 ; 4.384 ; 4.707 ; 4.662 ;
; address_from_acu[1]  ; s_data_2_acu[9]  ; 4.739 ; 4.657 ; 5.040 ; 4.958 ;
; address_from_acu[1]  ; s_data_2_acu[10] ; 4.200 ; 4.160 ; 4.452 ; 4.412 ;
; address_from_acu[1]  ; s_data_2_acu[11] ; 4.532 ; 4.492 ; 4.806 ; 4.766 ;
; address_from_acu[1]  ; s_data_2_acu[12] ; 4.200 ; 4.160 ; 4.452 ; 4.412 ;
; address_from_acu[1]  ; s_data_2_acu[13] ; 4.170 ; 4.088 ; 4.386 ; 4.304 ;
; address_from_acu[1]  ; s_data_2_acu[14] ; 4.779 ; 4.735 ; 5.031 ; 4.987 ;
; address_from_acu[1]  ; s_data_2_acu[15] ; 4.187 ; 4.105 ; 4.407 ; 4.325 ;
; address_from_acu[2]  ; s_data_2_acu[0]  ; 7.562 ; 7.518 ; 7.784 ; 7.740 ;
; address_from_acu[2]  ; s_data_2_acu[1]  ; 7.121 ; 7.076 ; 7.305 ; 7.260 ;
; address_from_acu[2]  ; s_data_2_acu[2]  ; 7.396 ; 7.356 ; 7.569 ; 7.529 ;
; address_from_acu[2]  ; s_data_2_acu[3]  ; 7.531 ; 7.491 ; 7.693 ; 7.653 ;
; address_from_acu[2]  ; s_data_2_acu[4]  ; 7.531 ; 7.491 ; 7.693 ; 7.653 ;
; address_from_acu[2]  ; s_data_2_acu[5]  ; 7.111 ; 7.029 ; 7.331 ; 7.249 ;
; address_from_acu[2]  ; s_data_2_acu[6]  ; 7.132 ; 7.050 ; 7.348 ; 7.266 ;
; address_from_acu[2]  ; s_data_2_acu[7]  ; 7.396 ; 7.356 ; 7.569 ; 7.529 ;
; address_from_acu[2]  ; s_data_2_acu[8]  ; 7.432 ; 7.387 ; 7.590 ; 7.545 ;
; address_from_acu[2]  ; s_data_2_acu[9]  ; 7.765 ; 7.683 ; 7.900 ; 7.818 ;
; address_from_acu[2]  ; s_data_2_acu[10] ; 7.177 ; 7.137 ; 7.361 ; 7.321 ;
; address_from_acu[2]  ; s_data_2_acu[11] ; 7.531 ; 7.491 ; 7.693 ; 7.653 ;
; address_from_acu[2]  ; s_data_2_acu[12] ; 7.177 ; 7.137 ; 7.361 ; 7.321 ;
; address_from_acu[2]  ; s_data_2_acu[13] ; 7.111 ; 7.029 ; 7.331 ; 7.249 ;
; address_from_acu[2]  ; s_data_2_acu[14] ; 7.756 ; 7.712 ; 7.940 ; 7.896 ;
; address_from_acu[2]  ; s_data_2_acu[15] ; 7.132 ; 7.050 ; 7.348 ; 7.266 ;
; address_from_acu[3]  ; s_data_2_acu[0]  ; 7.487 ; 7.443 ; 7.729 ; 7.685 ;
; address_from_acu[3]  ; s_data_2_acu[1]  ; 7.046 ; 7.001 ; 7.250 ; 7.205 ;
; address_from_acu[3]  ; s_data_2_acu[2]  ; 7.321 ; 7.281 ; 7.514 ; 7.474 ;
; address_from_acu[3]  ; s_data_2_acu[3]  ; 7.456 ; 7.416 ; 7.638 ; 7.598 ;
; address_from_acu[3]  ; s_data_2_acu[4]  ; 7.456 ; 7.416 ; 7.638 ; 7.598 ;
; address_from_acu[3]  ; s_data_2_acu[5]  ; 7.036 ; 6.954 ; 7.276 ; 7.194 ;
; address_from_acu[3]  ; s_data_2_acu[6]  ; 7.057 ; 6.975 ; 7.293 ; 7.211 ;
; address_from_acu[3]  ; s_data_2_acu[7]  ; 7.321 ; 7.281 ; 7.514 ; 7.474 ;
; address_from_acu[3]  ; s_data_2_acu[8]  ; 7.357 ; 7.312 ; 7.535 ; 7.490 ;
; address_from_acu[3]  ; s_data_2_acu[9]  ; 7.690 ; 7.608 ; 7.845 ; 7.763 ;
; address_from_acu[3]  ; s_data_2_acu[10] ; 7.102 ; 7.062 ; 7.306 ; 7.266 ;
; address_from_acu[3]  ; s_data_2_acu[11] ; 7.456 ; 7.416 ; 7.638 ; 7.598 ;
; address_from_acu[3]  ; s_data_2_acu[12] ; 7.102 ; 7.062 ; 7.306 ; 7.266 ;
; address_from_acu[3]  ; s_data_2_acu[13] ; 7.036 ; 6.954 ; 7.276 ; 7.194 ;
; address_from_acu[3]  ; s_data_2_acu[14] ; 7.681 ; 7.637 ; 7.885 ; 7.841 ;
; address_from_acu[3]  ; s_data_2_acu[15] ; 7.057 ; 6.975 ; 7.293 ; 7.211 ;
; address_from_acu[4]  ; s_data_2_acu[0]  ; 7.636 ; 7.592 ; 7.882 ; 7.838 ;
; address_from_acu[4]  ; s_data_2_acu[1]  ; 7.195 ; 7.150 ; 7.403 ; 7.358 ;
; address_from_acu[4]  ; s_data_2_acu[2]  ; 7.470 ; 7.430 ; 7.667 ; 7.627 ;
; address_from_acu[4]  ; s_data_2_acu[3]  ; 7.605 ; 7.565 ; 7.791 ; 7.751 ;
; address_from_acu[4]  ; s_data_2_acu[4]  ; 7.605 ; 7.565 ; 7.791 ; 7.751 ;
; address_from_acu[4]  ; s_data_2_acu[5]  ; 7.185 ; 7.103 ; 7.429 ; 7.347 ;
; address_from_acu[4]  ; s_data_2_acu[6]  ; 7.206 ; 7.124 ; 7.446 ; 7.364 ;
; address_from_acu[4]  ; s_data_2_acu[7]  ; 7.470 ; 7.430 ; 7.667 ; 7.627 ;
; address_from_acu[4]  ; s_data_2_acu[8]  ; 7.506 ; 7.461 ; 7.688 ; 7.643 ;
; address_from_acu[4]  ; s_data_2_acu[9]  ; 7.839 ; 7.757 ; 7.998 ; 7.916 ;
; address_from_acu[4]  ; s_data_2_acu[10] ; 7.251 ; 7.211 ; 7.459 ; 7.419 ;
; address_from_acu[4]  ; s_data_2_acu[11] ; 7.605 ; 7.565 ; 7.791 ; 7.751 ;
; address_from_acu[4]  ; s_data_2_acu[12] ; 7.251 ; 7.211 ; 7.459 ; 7.419 ;
; address_from_acu[4]  ; s_data_2_acu[13] ; 7.185 ; 7.103 ; 7.429 ; 7.347 ;
; address_from_acu[4]  ; s_data_2_acu[14] ; 7.830 ; 7.786 ; 8.038 ; 7.994 ;
; address_from_acu[4]  ; s_data_2_acu[15] ; 7.206 ; 7.124 ; 7.446 ; 7.364 ;
; address_from_acu[5]  ; s_data_2_acu[0]  ; 7.654 ; 7.610 ; 7.884 ; 7.840 ;
; address_from_acu[5]  ; s_data_2_acu[1]  ; 7.213 ; 7.168 ; 7.405 ; 7.360 ;
; address_from_acu[5]  ; s_data_2_acu[2]  ; 7.488 ; 7.448 ; 7.669 ; 7.629 ;
; address_from_acu[5]  ; s_data_2_acu[3]  ; 7.623 ; 7.583 ; 7.793 ; 7.753 ;
; address_from_acu[5]  ; s_data_2_acu[4]  ; 7.623 ; 7.583 ; 7.793 ; 7.753 ;
; address_from_acu[5]  ; s_data_2_acu[5]  ; 7.203 ; 7.121 ; 7.431 ; 7.349 ;
; address_from_acu[5]  ; s_data_2_acu[6]  ; 7.224 ; 7.142 ; 7.448 ; 7.366 ;
; address_from_acu[5]  ; s_data_2_acu[7]  ; 7.488 ; 7.448 ; 7.669 ; 7.629 ;
; address_from_acu[5]  ; s_data_2_acu[8]  ; 7.524 ; 7.479 ; 7.690 ; 7.645 ;
; address_from_acu[5]  ; s_data_2_acu[9]  ; 7.857 ; 7.775 ; 8.000 ; 7.918 ;
; address_from_acu[5]  ; s_data_2_acu[10] ; 7.269 ; 7.229 ; 7.461 ; 7.421 ;
; address_from_acu[5]  ; s_data_2_acu[11] ; 7.623 ; 7.583 ; 7.793 ; 7.753 ;
; address_from_acu[5]  ; s_data_2_acu[12] ; 7.269 ; 7.229 ; 7.461 ; 7.421 ;
; address_from_acu[5]  ; s_data_2_acu[13] ; 7.203 ; 7.121 ; 7.431 ; 7.349 ;
; address_from_acu[5]  ; s_data_2_acu[14] ; 7.848 ; 7.804 ; 8.040 ; 7.996 ;
; address_from_acu[5]  ; s_data_2_acu[15] ; 7.224 ; 7.142 ; 7.448 ; 7.366 ;
; address_from_acu[6]  ; s_data_2_acu[0]  ; 7.270 ; 7.226 ; 7.514 ; 7.470 ;
; address_from_acu[6]  ; s_data_2_acu[1]  ; 6.829 ; 6.784 ; 7.035 ; 6.990 ;
; address_from_acu[6]  ; s_data_2_acu[2]  ; 7.104 ; 7.064 ; 7.299 ; 7.259 ;
; address_from_acu[6]  ; s_data_2_acu[3]  ; 7.239 ; 7.199 ; 7.423 ; 7.383 ;
; address_from_acu[6]  ; s_data_2_acu[4]  ; 7.239 ; 7.199 ; 7.423 ; 7.383 ;
; address_from_acu[6]  ; s_data_2_acu[5]  ; 6.819 ; 6.737 ; 7.061 ; 6.979 ;
; address_from_acu[6]  ; s_data_2_acu[6]  ; 6.840 ; 6.758 ; 7.078 ; 6.996 ;
; address_from_acu[6]  ; s_data_2_acu[7]  ; 7.104 ; 7.064 ; 7.299 ; 7.259 ;
; address_from_acu[6]  ; s_data_2_acu[8]  ; 7.140 ; 7.095 ; 7.320 ; 7.275 ;
; address_from_acu[6]  ; s_data_2_acu[9]  ; 7.473 ; 7.391 ; 7.630 ; 7.548 ;
; address_from_acu[6]  ; s_data_2_acu[10] ; 6.885 ; 6.845 ; 7.091 ; 7.051 ;
; address_from_acu[6]  ; s_data_2_acu[11] ; 7.239 ; 7.199 ; 7.423 ; 7.383 ;
; address_from_acu[6]  ; s_data_2_acu[12] ; 6.885 ; 6.845 ; 7.091 ; 7.051 ;
; address_from_acu[6]  ; s_data_2_acu[13] ; 6.819 ; 6.737 ; 7.061 ; 6.979 ;
; address_from_acu[6]  ; s_data_2_acu[14] ; 7.464 ; 7.420 ; 7.670 ; 7.626 ;
; address_from_acu[6]  ; s_data_2_acu[15] ; 6.840 ; 6.758 ; 7.078 ; 6.996 ;
; address_from_acu[7]  ; s_data_2_acu[0]  ; 7.342 ; 7.298 ; 7.608 ; 7.564 ;
; address_from_acu[7]  ; s_data_2_acu[1]  ; 6.901 ; 6.856 ; 7.129 ; 7.084 ;
; address_from_acu[7]  ; s_data_2_acu[2]  ; 7.176 ; 7.136 ; 7.393 ; 7.353 ;
; address_from_acu[7]  ; s_data_2_acu[3]  ; 7.311 ; 7.271 ; 7.517 ; 7.477 ;
; address_from_acu[7]  ; s_data_2_acu[4]  ; 7.311 ; 7.271 ; 7.517 ; 7.477 ;
; address_from_acu[7]  ; s_data_2_acu[5]  ; 6.891 ; 6.809 ; 7.155 ; 7.073 ;
; address_from_acu[7]  ; s_data_2_acu[6]  ; 6.912 ; 6.830 ; 7.172 ; 7.090 ;
; address_from_acu[7]  ; s_data_2_acu[7]  ; 7.176 ; 7.136 ; 7.393 ; 7.353 ;
; address_from_acu[7]  ; s_data_2_acu[8]  ; 7.212 ; 7.167 ; 7.414 ; 7.369 ;
; address_from_acu[7]  ; s_data_2_acu[9]  ; 7.545 ; 7.463 ; 7.724 ; 7.642 ;
; address_from_acu[7]  ; s_data_2_acu[10] ; 6.957 ; 6.917 ; 7.185 ; 7.145 ;
; address_from_acu[7]  ; s_data_2_acu[11] ; 7.311 ; 7.271 ; 7.517 ; 7.477 ;
; address_from_acu[7]  ; s_data_2_acu[12] ; 6.957 ; 6.917 ; 7.185 ; 7.145 ;
; address_from_acu[7]  ; s_data_2_acu[13] ; 6.891 ; 6.809 ; 7.155 ; 7.073 ;
; address_from_acu[7]  ; s_data_2_acu[14] ; 7.536 ; 7.492 ; 7.764 ; 7.720 ;
; address_from_acu[7]  ; s_data_2_acu[15] ; 6.912 ; 6.830 ; 7.172 ; 7.090 ;
; address_from_acu[8]  ; s_data_2_acu[0]  ; 7.368 ; 7.324 ; 7.632 ; 7.588 ;
; address_from_acu[8]  ; s_data_2_acu[1]  ; 6.927 ; 6.882 ; 7.153 ; 7.108 ;
; address_from_acu[8]  ; s_data_2_acu[2]  ; 7.202 ; 7.162 ; 7.417 ; 7.377 ;
; address_from_acu[8]  ; s_data_2_acu[3]  ; 7.337 ; 7.297 ; 7.541 ; 7.501 ;
; address_from_acu[8]  ; s_data_2_acu[4]  ; 7.337 ; 7.297 ; 7.541 ; 7.501 ;
; address_from_acu[8]  ; s_data_2_acu[5]  ; 6.917 ; 6.835 ; 7.179 ; 7.097 ;
; address_from_acu[8]  ; s_data_2_acu[6]  ; 6.938 ; 6.856 ; 7.196 ; 7.114 ;
; address_from_acu[8]  ; s_data_2_acu[7]  ; 7.202 ; 7.162 ; 7.417 ; 7.377 ;
; address_from_acu[8]  ; s_data_2_acu[8]  ; 7.238 ; 7.193 ; 7.438 ; 7.393 ;
; address_from_acu[8]  ; s_data_2_acu[9]  ; 7.571 ; 7.489 ; 7.748 ; 7.666 ;
; address_from_acu[8]  ; s_data_2_acu[10] ; 6.983 ; 6.943 ; 7.209 ; 7.169 ;
; address_from_acu[8]  ; s_data_2_acu[11] ; 7.337 ; 7.297 ; 7.541 ; 7.501 ;
; address_from_acu[8]  ; s_data_2_acu[12] ; 6.983 ; 6.943 ; 7.209 ; 7.169 ;
; address_from_acu[8]  ; s_data_2_acu[13] ; 6.917 ; 6.835 ; 7.179 ; 7.097 ;
; address_from_acu[8]  ; s_data_2_acu[14] ; 7.562 ; 7.518 ; 7.788 ; 7.744 ;
; address_from_acu[8]  ; s_data_2_acu[15] ; 6.938 ; 6.856 ; 7.196 ; 7.114 ;
; address_from_acu[9]  ; s_data_2_acu[0]  ; 7.189 ; 7.145 ; 7.451 ; 7.407 ;
; address_from_acu[9]  ; s_data_2_acu[1]  ; 6.748 ; 6.703 ; 6.972 ; 6.927 ;
; address_from_acu[9]  ; s_data_2_acu[2]  ; 7.023 ; 6.983 ; 7.236 ; 7.196 ;
; address_from_acu[9]  ; s_data_2_acu[3]  ; 7.158 ; 7.118 ; 7.360 ; 7.320 ;
; address_from_acu[9]  ; s_data_2_acu[4]  ; 7.158 ; 7.118 ; 7.360 ; 7.320 ;
; address_from_acu[9]  ; s_data_2_acu[5]  ; 6.738 ; 6.656 ; 6.998 ; 6.916 ;
; address_from_acu[9]  ; s_data_2_acu[6]  ; 6.759 ; 6.677 ; 7.015 ; 6.933 ;
; address_from_acu[9]  ; s_data_2_acu[7]  ; 7.023 ; 6.983 ; 7.236 ; 7.196 ;
; address_from_acu[9]  ; s_data_2_acu[8]  ; 7.059 ; 7.014 ; 7.257 ; 7.212 ;
; address_from_acu[9]  ; s_data_2_acu[9]  ; 7.392 ; 7.310 ; 7.567 ; 7.485 ;
; address_from_acu[9]  ; s_data_2_acu[10] ; 6.804 ; 6.764 ; 7.028 ; 6.988 ;
; address_from_acu[9]  ; s_data_2_acu[11] ; 7.158 ; 7.118 ; 7.360 ; 7.320 ;
; address_from_acu[9]  ; s_data_2_acu[12] ; 6.804 ; 6.764 ; 7.028 ; 6.988 ;
; address_from_acu[9]  ; s_data_2_acu[13] ; 6.738 ; 6.656 ; 6.998 ; 6.916 ;
; address_from_acu[9]  ; s_data_2_acu[14] ; 7.383 ; 7.339 ; 7.607 ; 7.563 ;
; address_from_acu[9]  ; s_data_2_acu[15] ; 6.759 ; 6.677 ; 7.015 ; 6.933 ;
; address_from_acu[10] ; s_data_2_acu[0]  ; 6.893 ; 6.849 ; 7.172 ; 7.128 ;
; address_from_acu[10] ; s_data_2_acu[1]  ; 6.452 ; 6.407 ; 6.693 ; 6.648 ;
; address_from_acu[10] ; s_data_2_acu[2]  ; 6.727 ; 6.687 ; 6.957 ; 6.917 ;
; address_from_acu[10] ; s_data_2_acu[3]  ; 6.862 ; 6.822 ; 7.081 ; 7.041 ;
; address_from_acu[10] ; s_data_2_acu[4]  ; 6.862 ; 6.822 ; 7.081 ; 7.041 ;
; address_from_acu[10] ; s_data_2_acu[5]  ; 6.442 ; 6.360 ; 6.719 ; 6.637 ;
; address_from_acu[10] ; s_data_2_acu[6]  ; 6.463 ; 6.381 ; 6.736 ; 6.654 ;
; address_from_acu[10] ; s_data_2_acu[7]  ; 6.727 ; 6.687 ; 6.957 ; 6.917 ;
; address_from_acu[10] ; s_data_2_acu[8]  ; 6.763 ; 6.718 ; 6.978 ; 6.933 ;
; address_from_acu[10] ; s_data_2_acu[9]  ; 7.096 ; 7.014 ; 7.288 ; 7.206 ;
; address_from_acu[10] ; s_data_2_acu[10] ; 6.508 ; 6.468 ; 6.749 ; 6.709 ;
; address_from_acu[10] ; s_data_2_acu[11] ; 6.862 ; 6.822 ; 7.081 ; 7.041 ;
; address_from_acu[10] ; s_data_2_acu[12] ; 6.508 ; 6.468 ; 6.749 ; 6.709 ;
; address_from_acu[10] ; s_data_2_acu[13] ; 6.442 ; 6.360 ; 6.719 ; 6.637 ;
; address_from_acu[10] ; s_data_2_acu[14] ; 7.087 ; 7.043 ; 7.328 ; 7.284 ;
; address_from_acu[10] ; s_data_2_acu[15] ; 6.463 ; 6.381 ; 6.736 ; 6.654 ;
; address_from_acu[11] ; s_data_2_acu[0]  ; 7.020 ; 6.976 ; 7.316 ; 7.272 ;
; address_from_acu[11] ; s_data_2_acu[1]  ; 6.579 ; 6.534 ; 6.837 ; 6.792 ;
; address_from_acu[11] ; s_data_2_acu[2]  ; 6.854 ; 6.814 ; 7.101 ; 7.061 ;
; address_from_acu[11] ; s_data_2_acu[3]  ; 6.989 ; 6.949 ; 7.225 ; 7.185 ;
; address_from_acu[11] ; s_data_2_acu[4]  ; 6.989 ; 6.949 ; 7.225 ; 7.185 ;
; address_from_acu[11] ; s_data_2_acu[5]  ; 6.569 ; 6.487 ; 6.863 ; 6.781 ;
; address_from_acu[11] ; s_data_2_acu[6]  ; 6.590 ; 6.508 ; 6.880 ; 6.798 ;
; address_from_acu[11] ; s_data_2_acu[7]  ; 6.854 ; 6.814 ; 7.101 ; 7.061 ;
; address_from_acu[11] ; s_data_2_acu[8]  ; 6.890 ; 6.845 ; 7.122 ; 7.077 ;
; address_from_acu[11] ; s_data_2_acu[9]  ; 7.223 ; 7.141 ; 7.432 ; 7.350 ;
; address_from_acu[11] ; s_data_2_acu[10] ; 6.635 ; 6.595 ; 6.893 ; 6.853 ;
; address_from_acu[11] ; s_data_2_acu[11] ; 6.989 ; 6.949 ; 7.225 ; 7.185 ;
; address_from_acu[11] ; s_data_2_acu[12] ; 6.635 ; 6.595 ; 6.893 ; 6.853 ;
; address_from_acu[11] ; s_data_2_acu[13] ; 6.569 ; 6.487 ; 6.863 ; 6.781 ;
; address_from_acu[11] ; s_data_2_acu[14] ; 7.214 ; 7.170 ; 7.472 ; 7.428 ;
; address_from_acu[11] ; s_data_2_acu[15] ; 6.590 ; 6.508 ; 6.880 ; 6.798 ;
; address_from_acu[12] ; s_data_2_acu[0]  ; 6.882 ; 6.838 ; 7.185 ; 7.141 ;
; address_from_acu[12] ; s_data_2_acu[1]  ; 6.441 ; 6.396 ; 6.706 ; 6.661 ;
; address_from_acu[12] ; s_data_2_acu[2]  ; 6.716 ; 6.676 ; 6.970 ; 6.930 ;
; address_from_acu[12] ; s_data_2_acu[3]  ; 6.851 ; 6.811 ; 7.094 ; 7.054 ;
; address_from_acu[12] ; s_data_2_acu[4]  ; 6.851 ; 6.811 ; 7.094 ; 7.054 ;
; address_from_acu[12] ; s_data_2_acu[5]  ; 6.431 ; 6.349 ; 6.732 ; 6.650 ;
; address_from_acu[12] ; s_data_2_acu[6]  ; 6.452 ; 6.370 ; 6.749 ; 6.667 ;
; address_from_acu[12] ; s_data_2_acu[7]  ; 6.716 ; 6.676 ; 6.970 ; 6.930 ;
; address_from_acu[12] ; s_data_2_acu[8]  ; 6.752 ; 6.707 ; 6.991 ; 6.946 ;
; address_from_acu[12] ; s_data_2_acu[9]  ; 7.085 ; 7.003 ; 7.301 ; 7.219 ;
; address_from_acu[12] ; s_data_2_acu[10] ; 6.497 ; 6.457 ; 6.762 ; 6.722 ;
; address_from_acu[12] ; s_data_2_acu[11] ; 6.851 ; 6.811 ; 7.094 ; 7.054 ;
; address_from_acu[12] ; s_data_2_acu[12] ; 6.497 ; 6.457 ; 6.762 ; 6.722 ;
; address_from_acu[12] ; s_data_2_acu[13] ; 6.431 ; 6.349 ; 6.732 ; 6.650 ;
; address_from_acu[12] ; s_data_2_acu[14] ; 7.076 ; 7.032 ; 7.341 ; 7.297 ;
; address_from_acu[12] ; s_data_2_acu[15] ; 6.452 ; 6.370 ; 6.749 ; 6.667 ;
; address_from_acu[13] ; s_data_2_acu[0]  ; 7.000 ; 6.956 ; 7.300 ; 7.256 ;
; address_from_acu[13] ; s_data_2_acu[1]  ; 6.559 ; 6.514 ; 6.821 ; 6.776 ;
; address_from_acu[13] ; s_data_2_acu[2]  ; 6.834 ; 6.794 ; 7.085 ; 7.045 ;
; address_from_acu[13] ; s_data_2_acu[3]  ; 6.969 ; 6.929 ; 7.209 ; 7.169 ;
; address_from_acu[13] ; s_data_2_acu[4]  ; 6.969 ; 6.929 ; 7.209 ; 7.169 ;
; address_from_acu[13] ; s_data_2_acu[5]  ; 6.549 ; 6.467 ; 6.847 ; 6.765 ;
; address_from_acu[13] ; s_data_2_acu[6]  ; 6.570 ; 6.488 ; 6.864 ; 6.782 ;
; address_from_acu[13] ; s_data_2_acu[7]  ; 6.834 ; 6.794 ; 7.085 ; 7.045 ;
; address_from_acu[13] ; s_data_2_acu[8]  ; 6.870 ; 6.825 ; 7.106 ; 7.061 ;
; address_from_acu[13] ; s_data_2_acu[9]  ; 7.203 ; 7.121 ; 7.416 ; 7.334 ;
; address_from_acu[13] ; s_data_2_acu[10] ; 6.615 ; 6.575 ; 6.877 ; 6.837 ;
; address_from_acu[13] ; s_data_2_acu[11] ; 6.969 ; 6.929 ; 7.209 ; 7.169 ;
; address_from_acu[13] ; s_data_2_acu[12] ; 6.615 ; 6.575 ; 6.877 ; 6.837 ;
; address_from_acu[13] ; s_data_2_acu[13] ; 6.549 ; 6.467 ; 6.847 ; 6.765 ;
; address_from_acu[13] ; s_data_2_acu[14] ; 7.194 ; 7.150 ; 7.456 ; 7.412 ;
; address_from_acu[13] ; s_data_2_acu[15] ; 6.570 ; 6.488 ; 6.864 ; 6.782 ;
; address_from_acu[14] ; s_data_2_acu[0]  ; 6.972 ; 6.928 ; 7.238 ; 7.194 ;
; address_from_acu[14] ; s_data_2_acu[1]  ; 6.531 ; 6.486 ; 6.759 ; 6.714 ;
; address_from_acu[14] ; s_data_2_acu[2]  ; 6.806 ; 6.766 ; 7.023 ; 6.983 ;
; address_from_acu[14] ; s_data_2_acu[3]  ; 6.941 ; 6.901 ; 7.147 ; 7.107 ;
; address_from_acu[14] ; s_data_2_acu[4]  ; 6.941 ; 6.901 ; 7.147 ; 7.107 ;
; address_from_acu[14] ; s_data_2_acu[5]  ; 6.521 ; 6.439 ; 6.785 ; 6.703 ;
; address_from_acu[14] ; s_data_2_acu[6]  ; 6.542 ; 6.460 ; 6.802 ; 6.720 ;
; address_from_acu[14] ; s_data_2_acu[7]  ; 6.806 ; 6.766 ; 7.023 ; 6.983 ;
; address_from_acu[14] ; s_data_2_acu[8]  ; 6.842 ; 6.797 ; 7.044 ; 6.999 ;
; address_from_acu[14] ; s_data_2_acu[9]  ; 7.175 ; 7.093 ; 7.354 ; 7.272 ;
; address_from_acu[14] ; s_data_2_acu[10] ; 6.587 ; 6.547 ; 6.815 ; 6.775 ;
; address_from_acu[14] ; s_data_2_acu[11] ; 6.941 ; 6.901 ; 7.147 ; 7.107 ;
; address_from_acu[14] ; s_data_2_acu[12] ; 6.587 ; 6.547 ; 6.815 ; 6.775 ;
; address_from_acu[14] ; s_data_2_acu[13] ; 6.521 ; 6.439 ; 6.785 ; 6.703 ;
; address_from_acu[14] ; s_data_2_acu[14] ; 7.166 ; 7.122 ; 7.394 ; 7.350 ;
; address_from_acu[14] ; s_data_2_acu[15] ; 6.542 ; 6.460 ; 6.802 ; 6.720 ;
; address_from_acu[15] ; s_data_2_acu[0]  ; 7.037 ; 6.993 ; 7.284 ; 7.240 ;
; address_from_acu[15] ; s_data_2_acu[1]  ; 6.596 ; 6.551 ; 6.805 ; 6.760 ;
; address_from_acu[15] ; s_data_2_acu[2]  ; 6.871 ; 6.831 ; 7.069 ; 7.029 ;
; address_from_acu[15] ; s_data_2_acu[3]  ; 7.006 ; 6.966 ; 7.193 ; 7.153 ;
; address_from_acu[15] ; s_data_2_acu[4]  ; 7.006 ; 6.966 ; 7.193 ; 7.153 ;
; address_from_acu[15] ; s_data_2_acu[5]  ; 6.586 ; 6.504 ; 6.831 ; 6.749 ;
; address_from_acu[15] ; s_data_2_acu[6]  ; 6.607 ; 6.525 ; 6.848 ; 6.766 ;
; address_from_acu[15] ; s_data_2_acu[7]  ; 6.871 ; 6.831 ; 7.069 ; 7.029 ;
; address_from_acu[15] ; s_data_2_acu[8]  ; 6.907 ; 6.862 ; 7.090 ; 7.045 ;
; address_from_acu[15] ; s_data_2_acu[9]  ; 7.240 ; 7.158 ; 7.400 ; 7.318 ;
; address_from_acu[15] ; s_data_2_acu[10] ; 6.652 ; 6.612 ; 6.861 ; 6.821 ;
; address_from_acu[15] ; s_data_2_acu[11] ; 7.006 ; 6.966 ; 7.193 ; 7.153 ;
; address_from_acu[15] ; s_data_2_acu[12] ; 6.652 ; 6.612 ; 6.861 ; 6.821 ;
; address_from_acu[15] ; s_data_2_acu[13] ; 6.586 ; 6.504 ; 6.831 ; 6.749 ;
; address_from_acu[15] ; s_data_2_acu[14] ; 7.231 ; 7.187 ; 7.440 ; 7.396 ;
; address_from_acu[15] ; s_data_2_acu[15] ; 6.607 ; 6.525 ; 6.848 ; 6.766 ;
+----------------------+------------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------+
; Minimum Propagation Delay                                               ;
+----------------------+------------------+-------+-------+-------+-------+
; Input Port           ; Output Port      ; RR    ; RF    ; FR    ; FF    ;
+----------------------+------------------+-------+-------+-------+-------+
; address_from_acu[0]  ; s_data_2_acu[0]  ; 4.429 ; 4.385 ; 4.638 ; 4.594 ;
; address_from_acu[0]  ; s_data_2_acu[1]  ; 3.929 ; 3.884 ; 4.175 ; 4.130 ;
; address_from_acu[0]  ; s_data_2_acu[2]  ; 4.185 ; 4.145 ; 4.441 ; 4.401 ;
; address_from_acu[0]  ; s_data_2_acu[3]  ; 4.304 ; 4.264 ; 4.570 ; 4.530 ;
; address_from_acu[0]  ; s_data_2_acu[4]  ; 4.304 ; 4.264 ; 4.570 ; 4.530 ;
; address_from_acu[0]  ; s_data_2_acu[5]  ; 3.975 ; 3.893 ; 4.186 ; 4.104 ;
; address_from_acu[0]  ; s_data_2_acu[6]  ; 3.991 ; 3.909 ; 4.205 ; 4.123 ;
; address_from_acu[0]  ; s_data_2_acu[7]  ; 4.185 ; 4.145 ; 4.441 ; 4.401 ;
; address_from_acu[0]  ; s_data_2_acu[8]  ; 4.203 ; 4.158 ; 4.473 ; 4.428 ;
; address_from_acu[0]  ; s_data_2_acu[9]  ; 4.521 ; 4.439 ; 4.813 ; 4.731 ;
; address_from_acu[0]  ; s_data_2_acu[10] ; 3.985 ; 3.945 ; 4.231 ; 4.191 ;
; address_from_acu[0]  ; s_data_2_acu[11] ; 4.304 ; 4.264 ; 4.570 ; 4.530 ;
; address_from_acu[0]  ; s_data_2_acu[12] ; 3.985 ; 3.945 ; 4.231 ; 4.191 ;
; address_from_acu[0]  ; s_data_2_acu[13] ; 3.975 ; 3.893 ; 4.186 ; 4.104 ;
; address_from_acu[0]  ; s_data_2_acu[14] ; 4.564 ; 4.520 ; 4.810 ; 4.766 ;
; address_from_acu[0]  ; s_data_2_acu[15] ; 3.991 ; 3.909 ; 4.205 ; 4.123 ;
; address_from_acu[1]  ; s_data_2_acu[0]  ; 4.471 ; 4.427 ; 4.691 ; 4.647 ;
; address_from_acu[1]  ; s_data_2_acu[1]  ; 3.971 ; 3.926 ; 4.228 ; 4.183 ;
; address_from_acu[1]  ; s_data_2_acu[2]  ; 4.227 ; 4.187 ; 4.494 ; 4.454 ;
; address_from_acu[1]  ; s_data_2_acu[3]  ; 4.346 ; 4.306 ; 4.623 ; 4.583 ;
; address_from_acu[1]  ; s_data_2_acu[4]  ; 4.346 ; 4.306 ; 4.623 ; 4.583 ;
; address_from_acu[1]  ; s_data_2_acu[5]  ; 4.017 ; 3.935 ; 4.239 ; 4.157 ;
; address_from_acu[1]  ; s_data_2_acu[6]  ; 4.033 ; 3.951 ; 4.258 ; 4.176 ;
; address_from_acu[1]  ; s_data_2_acu[7]  ; 4.227 ; 4.187 ; 4.494 ; 4.454 ;
; address_from_acu[1]  ; s_data_2_acu[8]  ; 4.245 ; 4.200 ; 4.526 ; 4.481 ;
; address_from_acu[1]  ; s_data_2_acu[9]  ; 4.563 ; 4.481 ; 4.866 ; 4.784 ;
; address_from_acu[1]  ; s_data_2_acu[10] ; 4.027 ; 3.987 ; 4.284 ; 4.244 ;
; address_from_acu[1]  ; s_data_2_acu[11] ; 4.346 ; 4.306 ; 4.623 ; 4.583 ;
; address_from_acu[1]  ; s_data_2_acu[12] ; 4.027 ; 3.987 ; 4.284 ; 4.244 ;
; address_from_acu[1]  ; s_data_2_acu[13] ; 4.017 ; 3.935 ; 4.239 ; 4.157 ;
; address_from_acu[1]  ; s_data_2_acu[14] ; 4.606 ; 4.562 ; 4.863 ; 4.819 ;
; address_from_acu[1]  ; s_data_2_acu[15] ; 4.033 ; 3.951 ; 4.258 ; 4.176 ;
; address_from_acu[2]  ; s_data_2_acu[0]  ; 7.308 ; 7.264 ; 7.536 ; 7.492 ;
; address_from_acu[2]  ; s_data_2_acu[1]  ; 6.845 ; 6.800 ; 7.036 ; 6.991 ;
; address_from_acu[2]  ; s_data_2_acu[2]  ; 7.111 ; 7.071 ; 7.292 ; 7.252 ;
; address_from_acu[2]  ; s_data_2_acu[3]  ; 7.240 ; 7.200 ; 7.411 ; 7.371 ;
; address_from_acu[2]  ; s_data_2_acu[4]  ; 7.240 ; 7.200 ; 7.411 ; 7.371 ;
; address_from_acu[2]  ; s_data_2_acu[5]  ; 6.856 ; 6.774 ; 7.082 ; 7.000 ;
; address_from_acu[2]  ; s_data_2_acu[6]  ; 6.875 ; 6.793 ; 7.098 ; 7.016 ;
; address_from_acu[2]  ; s_data_2_acu[7]  ; 7.111 ; 7.071 ; 7.292 ; 7.252 ;
; address_from_acu[2]  ; s_data_2_acu[8]  ; 7.143 ; 7.098 ; 7.310 ; 7.265 ;
; address_from_acu[2]  ; s_data_2_acu[9]  ; 7.483 ; 7.401 ; 7.628 ; 7.546 ;
; address_from_acu[2]  ; s_data_2_acu[10] ; 6.901 ; 6.861 ; 7.092 ; 7.052 ;
; address_from_acu[2]  ; s_data_2_acu[11] ; 7.240 ; 7.200 ; 7.411 ; 7.371 ;
; address_from_acu[2]  ; s_data_2_acu[12] ; 6.901 ; 6.861 ; 7.092 ; 7.052 ;
; address_from_acu[2]  ; s_data_2_acu[13] ; 6.856 ; 6.774 ; 7.082 ; 7.000 ;
; address_from_acu[2]  ; s_data_2_acu[14] ; 7.480 ; 7.436 ; 7.671 ; 7.627 ;
; address_from_acu[2]  ; s_data_2_acu[15] ; 6.875 ; 6.793 ; 7.098 ; 7.016 ;
; address_from_acu[3]  ; s_data_2_acu[0]  ; 7.236 ; 7.192 ; 7.482 ; 7.438 ;
; address_from_acu[3]  ; s_data_2_acu[1]  ; 6.773 ; 6.728 ; 6.982 ; 6.937 ;
; address_from_acu[3]  ; s_data_2_acu[2]  ; 7.039 ; 6.999 ; 7.238 ; 7.198 ;
; address_from_acu[3]  ; s_data_2_acu[3]  ; 7.168 ; 7.128 ; 7.357 ; 7.317 ;
; address_from_acu[3]  ; s_data_2_acu[4]  ; 7.168 ; 7.128 ; 7.357 ; 7.317 ;
; address_from_acu[3]  ; s_data_2_acu[5]  ; 6.784 ; 6.702 ; 7.028 ; 6.946 ;
; address_from_acu[3]  ; s_data_2_acu[6]  ; 6.803 ; 6.721 ; 7.044 ; 6.962 ;
; address_from_acu[3]  ; s_data_2_acu[7]  ; 7.039 ; 6.999 ; 7.238 ; 7.198 ;
; address_from_acu[3]  ; s_data_2_acu[8]  ; 7.071 ; 7.026 ; 7.256 ; 7.211 ;
; address_from_acu[3]  ; s_data_2_acu[9]  ; 7.411 ; 7.329 ; 7.574 ; 7.492 ;
; address_from_acu[3]  ; s_data_2_acu[10] ; 6.829 ; 6.789 ; 7.038 ; 6.998 ;
; address_from_acu[3]  ; s_data_2_acu[11] ; 7.168 ; 7.128 ; 7.357 ; 7.317 ;
; address_from_acu[3]  ; s_data_2_acu[12] ; 6.829 ; 6.789 ; 7.038 ; 6.998 ;
; address_from_acu[3]  ; s_data_2_acu[13] ; 6.784 ; 6.702 ; 7.028 ; 6.946 ;
; address_from_acu[3]  ; s_data_2_acu[14] ; 7.408 ; 7.364 ; 7.617 ; 7.573 ;
; address_from_acu[3]  ; s_data_2_acu[15] ; 6.803 ; 6.721 ; 7.044 ; 6.962 ;
; address_from_acu[4]  ; s_data_2_acu[0]  ; 7.379 ; 7.335 ; 7.631 ; 7.587 ;
; address_from_acu[4]  ; s_data_2_acu[1]  ; 6.916 ; 6.871 ; 7.131 ; 7.086 ;
; address_from_acu[4]  ; s_data_2_acu[2]  ; 7.182 ; 7.142 ; 7.387 ; 7.347 ;
; address_from_acu[4]  ; s_data_2_acu[3]  ; 7.311 ; 7.271 ; 7.506 ; 7.466 ;
; address_from_acu[4]  ; s_data_2_acu[4]  ; 7.311 ; 7.271 ; 7.506 ; 7.466 ;
; address_from_acu[4]  ; s_data_2_acu[5]  ; 6.927 ; 6.845 ; 7.177 ; 7.095 ;
; address_from_acu[4]  ; s_data_2_acu[6]  ; 6.946 ; 6.864 ; 7.193 ; 7.111 ;
; address_from_acu[4]  ; s_data_2_acu[7]  ; 7.182 ; 7.142 ; 7.387 ; 7.347 ;
; address_from_acu[4]  ; s_data_2_acu[8]  ; 7.214 ; 7.169 ; 7.405 ; 7.360 ;
; address_from_acu[4]  ; s_data_2_acu[9]  ; 7.554 ; 7.472 ; 7.723 ; 7.641 ;
; address_from_acu[4]  ; s_data_2_acu[10] ; 6.972 ; 6.932 ; 7.187 ; 7.147 ;
; address_from_acu[4]  ; s_data_2_acu[11] ; 7.311 ; 7.271 ; 7.506 ; 7.466 ;
; address_from_acu[4]  ; s_data_2_acu[12] ; 6.972 ; 6.932 ; 7.187 ; 7.147 ;
; address_from_acu[4]  ; s_data_2_acu[13] ; 6.927 ; 6.845 ; 7.177 ; 7.095 ;
; address_from_acu[4]  ; s_data_2_acu[14] ; 7.551 ; 7.507 ; 7.766 ; 7.722 ;
; address_from_acu[4]  ; s_data_2_acu[15] ; 6.946 ; 6.864 ; 7.193 ; 7.111 ;
; address_from_acu[5]  ; s_data_2_acu[0]  ; 7.398 ; 7.354 ; 7.633 ; 7.589 ;
; address_from_acu[5]  ; s_data_2_acu[1]  ; 6.935 ; 6.890 ; 7.133 ; 7.088 ;
; address_from_acu[5]  ; s_data_2_acu[2]  ; 7.201 ; 7.161 ; 7.389 ; 7.349 ;
; address_from_acu[5]  ; s_data_2_acu[3]  ; 7.330 ; 7.290 ; 7.508 ; 7.468 ;
; address_from_acu[5]  ; s_data_2_acu[4]  ; 7.330 ; 7.290 ; 7.508 ; 7.468 ;
; address_from_acu[5]  ; s_data_2_acu[5]  ; 6.946 ; 6.864 ; 7.179 ; 7.097 ;
; address_from_acu[5]  ; s_data_2_acu[6]  ; 6.965 ; 6.883 ; 7.195 ; 7.113 ;
; address_from_acu[5]  ; s_data_2_acu[7]  ; 7.201 ; 7.161 ; 7.389 ; 7.349 ;
; address_from_acu[5]  ; s_data_2_acu[8]  ; 7.233 ; 7.188 ; 7.407 ; 7.362 ;
; address_from_acu[5]  ; s_data_2_acu[9]  ; 7.573 ; 7.491 ; 7.725 ; 7.643 ;
; address_from_acu[5]  ; s_data_2_acu[10] ; 6.991 ; 6.951 ; 7.189 ; 7.149 ;
; address_from_acu[5]  ; s_data_2_acu[11] ; 7.330 ; 7.290 ; 7.508 ; 7.468 ;
; address_from_acu[5]  ; s_data_2_acu[12] ; 6.991 ; 6.951 ; 7.189 ; 7.149 ;
; address_from_acu[5]  ; s_data_2_acu[13] ; 6.946 ; 6.864 ; 7.179 ; 7.097 ;
; address_from_acu[5]  ; s_data_2_acu[14] ; 7.570 ; 7.526 ; 7.768 ; 7.724 ;
; address_from_acu[5]  ; s_data_2_acu[15] ; 6.965 ; 6.883 ; 7.195 ; 7.113 ;
; address_from_acu[6]  ; s_data_2_acu[0]  ; 7.029 ; 6.985 ; 7.279 ; 7.235 ;
; address_from_acu[6]  ; s_data_2_acu[1]  ; 6.566 ; 6.521 ; 6.779 ; 6.734 ;
; address_from_acu[6]  ; s_data_2_acu[2]  ; 6.832 ; 6.792 ; 7.035 ; 6.995 ;
; address_from_acu[6]  ; s_data_2_acu[3]  ; 6.961 ; 6.921 ; 7.154 ; 7.114 ;
; address_from_acu[6]  ; s_data_2_acu[4]  ; 6.961 ; 6.921 ; 7.154 ; 7.114 ;
; address_from_acu[6]  ; s_data_2_acu[5]  ; 6.577 ; 6.495 ; 6.825 ; 6.743 ;
; address_from_acu[6]  ; s_data_2_acu[6]  ; 6.596 ; 6.514 ; 6.841 ; 6.759 ;
; address_from_acu[6]  ; s_data_2_acu[7]  ; 6.832 ; 6.792 ; 7.035 ; 6.995 ;
; address_from_acu[6]  ; s_data_2_acu[8]  ; 6.864 ; 6.819 ; 7.053 ; 7.008 ;
; address_from_acu[6]  ; s_data_2_acu[9]  ; 7.204 ; 7.122 ; 7.371 ; 7.289 ;
; address_from_acu[6]  ; s_data_2_acu[10] ; 6.622 ; 6.582 ; 6.835 ; 6.795 ;
; address_from_acu[6]  ; s_data_2_acu[11] ; 6.961 ; 6.921 ; 7.154 ; 7.114 ;
; address_from_acu[6]  ; s_data_2_acu[12] ; 6.622 ; 6.582 ; 6.835 ; 6.795 ;
; address_from_acu[6]  ; s_data_2_acu[13] ; 6.577 ; 6.495 ; 6.825 ; 6.743 ;
; address_from_acu[6]  ; s_data_2_acu[14] ; 7.201 ; 7.157 ; 7.414 ; 7.370 ;
; address_from_acu[6]  ; s_data_2_acu[15] ; 6.596 ; 6.514 ; 6.841 ; 6.759 ;
; address_from_acu[7]  ; s_data_2_acu[0]  ; 7.098 ; 7.054 ; 7.370 ; 7.326 ;
; address_from_acu[7]  ; s_data_2_acu[1]  ; 6.635 ; 6.590 ; 6.870 ; 6.825 ;
; address_from_acu[7]  ; s_data_2_acu[2]  ; 6.901 ; 6.861 ; 7.126 ; 7.086 ;
; address_from_acu[7]  ; s_data_2_acu[3]  ; 7.030 ; 6.990 ; 7.245 ; 7.205 ;
; address_from_acu[7]  ; s_data_2_acu[4]  ; 7.030 ; 6.990 ; 7.245 ; 7.205 ;
; address_from_acu[7]  ; s_data_2_acu[5]  ; 6.646 ; 6.564 ; 6.916 ; 6.834 ;
; address_from_acu[7]  ; s_data_2_acu[6]  ; 6.665 ; 6.583 ; 6.932 ; 6.850 ;
; address_from_acu[7]  ; s_data_2_acu[7]  ; 6.901 ; 6.861 ; 7.126 ; 7.086 ;
; address_from_acu[7]  ; s_data_2_acu[8]  ; 6.933 ; 6.888 ; 7.144 ; 7.099 ;
; address_from_acu[7]  ; s_data_2_acu[9]  ; 7.273 ; 7.191 ; 7.462 ; 7.380 ;
; address_from_acu[7]  ; s_data_2_acu[10] ; 6.691 ; 6.651 ; 6.926 ; 6.886 ;
; address_from_acu[7]  ; s_data_2_acu[11] ; 7.030 ; 6.990 ; 7.245 ; 7.205 ;
; address_from_acu[7]  ; s_data_2_acu[12] ; 6.691 ; 6.651 ; 6.926 ; 6.886 ;
; address_from_acu[7]  ; s_data_2_acu[13] ; 6.646 ; 6.564 ; 6.916 ; 6.834 ;
; address_from_acu[7]  ; s_data_2_acu[14] ; 7.270 ; 7.226 ; 7.505 ; 7.461 ;
; address_from_acu[7]  ; s_data_2_acu[15] ; 6.665 ; 6.583 ; 6.932 ; 6.850 ;
; address_from_acu[8]  ; s_data_2_acu[0]  ; 7.124 ; 7.080 ; 7.394 ; 7.350 ;
; address_from_acu[8]  ; s_data_2_acu[1]  ; 6.661 ; 6.616 ; 6.894 ; 6.849 ;
; address_from_acu[8]  ; s_data_2_acu[2]  ; 6.927 ; 6.887 ; 7.150 ; 7.110 ;
; address_from_acu[8]  ; s_data_2_acu[3]  ; 7.056 ; 7.016 ; 7.269 ; 7.229 ;
; address_from_acu[8]  ; s_data_2_acu[4]  ; 7.056 ; 7.016 ; 7.269 ; 7.229 ;
; address_from_acu[8]  ; s_data_2_acu[5]  ; 6.672 ; 6.590 ; 6.940 ; 6.858 ;
; address_from_acu[8]  ; s_data_2_acu[6]  ; 6.691 ; 6.609 ; 6.956 ; 6.874 ;
; address_from_acu[8]  ; s_data_2_acu[7]  ; 6.927 ; 6.887 ; 7.150 ; 7.110 ;
; address_from_acu[8]  ; s_data_2_acu[8]  ; 6.959 ; 6.914 ; 7.168 ; 7.123 ;
; address_from_acu[8]  ; s_data_2_acu[9]  ; 7.299 ; 7.217 ; 7.486 ; 7.404 ;
; address_from_acu[8]  ; s_data_2_acu[10] ; 6.717 ; 6.677 ; 6.950 ; 6.910 ;
; address_from_acu[8]  ; s_data_2_acu[11] ; 7.056 ; 7.016 ; 7.269 ; 7.229 ;
; address_from_acu[8]  ; s_data_2_acu[12] ; 6.717 ; 6.677 ; 6.950 ; 6.910 ;
; address_from_acu[8]  ; s_data_2_acu[13] ; 6.672 ; 6.590 ; 6.940 ; 6.858 ;
; address_from_acu[8]  ; s_data_2_acu[14] ; 7.296 ; 7.252 ; 7.529 ; 7.485 ;
; address_from_acu[8]  ; s_data_2_acu[15] ; 6.691 ; 6.609 ; 6.956 ; 6.874 ;
; address_from_acu[9]  ; s_data_2_acu[0]  ; 6.951 ; 6.907 ; 7.218 ; 7.174 ;
; address_from_acu[9]  ; s_data_2_acu[1]  ; 6.488 ; 6.443 ; 6.718 ; 6.673 ;
; address_from_acu[9]  ; s_data_2_acu[2]  ; 6.754 ; 6.714 ; 6.974 ; 6.934 ;
; address_from_acu[9]  ; s_data_2_acu[3]  ; 6.883 ; 6.843 ; 7.093 ; 7.053 ;
; address_from_acu[9]  ; s_data_2_acu[4]  ; 6.883 ; 6.843 ; 7.093 ; 7.053 ;
; address_from_acu[9]  ; s_data_2_acu[5]  ; 6.499 ; 6.417 ; 6.764 ; 6.682 ;
; address_from_acu[9]  ; s_data_2_acu[6]  ; 6.518 ; 6.436 ; 6.780 ; 6.698 ;
; address_from_acu[9]  ; s_data_2_acu[7]  ; 6.754 ; 6.714 ; 6.974 ; 6.934 ;
; address_from_acu[9]  ; s_data_2_acu[8]  ; 6.786 ; 6.741 ; 6.992 ; 6.947 ;
; address_from_acu[9]  ; s_data_2_acu[9]  ; 7.126 ; 7.044 ; 7.310 ; 7.228 ;
; address_from_acu[9]  ; s_data_2_acu[10] ; 6.544 ; 6.504 ; 6.774 ; 6.734 ;
; address_from_acu[9]  ; s_data_2_acu[11] ; 6.883 ; 6.843 ; 7.093 ; 7.053 ;
; address_from_acu[9]  ; s_data_2_acu[12] ; 6.544 ; 6.504 ; 6.774 ; 6.734 ;
; address_from_acu[9]  ; s_data_2_acu[13] ; 6.499 ; 6.417 ; 6.764 ; 6.682 ;
; address_from_acu[9]  ; s_data_2_acu[14] ; 7.123 ; 7.079 ; 7.353 ; 7.309 ;
; address_from_acu[9]  ; s_data_2_acu[15] ; 6.518 ; 6.436 ; 6.780 ; 6.698 ;
; address_from_acu[10] ; s_data_2_acu[0]  ; 6.666 ; 6.622 ; 6.948 ; 6.904 ;
; address_from_acu[10] ; s_data_2_acu[1]  ; 6.203 ; 6.158 ; 6.448 ; 6.403 ;
; address_from_acu[10] ; s_data_2_acu[2]  ; 6.469 ; 6.429 ; 6.704 ; 6.664 ;
; address_from_acu[10] ; s_data_2_acu[3]  ; 6.598 ; 6.558 ; 6.823 ; 6.783 ;
; address_from_acu[10] ; s_data_2_acu[4]  ; 6.598 ; 6.558 ; 6.823 ; 6.783 ;
; address_from_acu[10] ; s_data_2_acu[5]  ; 6.214 ; 6.132 ; 6.494 ; 6.412 ;
; address_from_acu[10] ; s_data_2_acu[6]  ; 6.233 ; 6.151 ; 6.510 ; 6.428 ;
; address_from_acu[10] ; s_data_2_acu[7]  ; 6.469 ; 6.429 ; 6.704 ; 6.664 ;
; address_from_acu[10] ; s_data_2_acu[8]  ; 6.501 ; 6.456 ; 6.722 ; 6.677 ;
; address_from_acu[10] ; s_data_2_acu[9]  ; 6.841 ; 6.759 ; 7.040 ; 6.958 ;
; address_from_acu[10] ; s_data_2_acu[10] ; 6.259 ; 6.219 ; 6.504 ; 6.464 ;
; address_from_acu[10] ; s_data_2_acu[11] ; 6.598 ; 6.558 ; 6.823 ; 6.783 ;
; address_from_acu[10] ; s_data_2_acu[12] ; 6.259 ; 6.219 ; 6.504 ; 6.464 ;
; address_from_acu[10] ; s_data_2_acu[13] ; 6.214 ; 6.132 ; 6.494 ; 6.412 ;
; address_from_acu[10] ; s_data_2_acu[14] ; 6.838 ; 6.794 ; 7.083 ; 7.039 ;
; address_from_acu[10] ; s_data_2_acu[15] ; 6.233 ; 6.151 ; 6.510 ; 6.428 ;
; address_from_acu[11] ; s_data_2_acu[0]  ; 6.790 ; 6.746 ; 7.089 ; 7.045 ;
; address_from_acu[11] ; s_data_2_acu[1]  ; 6.327 ; 6.282 ; 6.589 ; 6.544 ;
; address_from_acu[11] ; s_data_2_acu[2]  ; 6.593 ; 6.553 ; 6.845 ; 6.805 ;
; address_from_acu[11] ; s_data_2_acu[3]  ; 6.722 ; 6.682 ; 6.964 ; 6.924 ;
; address_from_acu[11] ; s_data_2_acu[4]  ; 6.722 ; 6.682 ; 6.964 ; 6.924 ;
; address_from_acu[11] ; s_data_2_acu[5]  ; 6.338 ; 6.256 ; 6.635 ; 6.553 ;
; address_from_acu[11] ; s_data_2_acu[6]  ; 6.357 ; 6.275 ; 6.651 ; 6.569 ;
; address_from_acu[11] ; s_data_2_acu[7]  ; 6.593 ; 6.553 ; 6.845 ; 6.805 ;
; address_from_acu[11] ; s_data_2_acu[8]  ; 6.625 ; 6.580 ; 6.863 ; 6.818 ;
; address_from_acu[11] ; s_data_2_acu[9]  ; 6.965 ; 6.883 ; 7.181 ; 7.099 ;
; address_from_acu[11] ; s_data_2_acu[10] ; 6.383 ; 6.343 ; 6.645 ; 6.605 ;
; address_from_acu[11] ; s_data_2_acu[11] ; 6.722 ; 6.682 ; 6.964 ; 6.924 ;
; address_from_acu[11] ; s_data_2_acu[12] ; 6.383 ; 6.343 ; 6.645 ; 6.605 ;
; address_from_acu[11] ; s_data_2_acu[13] ; 6.338 ; 6.256 ; 6.635 ; 6.553 ;
; address_from_acu[11] ; s_data_2_acu[14] ; 6.962 ; 6.918 ; 7.224 ; 7.180 ;
; address_from_acu[11] ; s_data_2_acu[15] ; 6.357 ; 6.275 ; 6.651 ; 6.569 ;
; address_from_acu[12] ; s_data_2_acu[0]  ; 6.658 ; 6.614 ; 6.962 ; 6.918 ;
; address_from_acu[12] ; s_data_2_acu[1]  ; 6.195 ; 6.150 ; 6.462 ; 6.417 ;
; address_from_acu[12] ; s_data_2_acu[2]  ; 6.461 ; 6.421 ; 6.718 ; 6.678 ;
; address_from_acu[12] ; s_data_2_acu[3]  ; 6.590 ; 6.550 ; 6.837 ; 6.797 ;
; address_from_acu[12] ; s_data_2_acu[4]  ; 6.590 ; 6.550 ; 6.837 ; 6.797 ;
; address_from_acu[12] ; s_data_2_acu[5]  ; 6.206 ; 6.124 ; 6.508 ; 6.426 ;
; address_from_acu[12] ; s_data_2_acu[6]  ; 6.225 ; 6.143 ; 6.524 ; 6.442 ;
; address_from_acu[12] ; s_data_2_acu[7]  ; 6.461 ; 6.421 ; 6.718 ; 6.678 ;
; address_from_acu[12] ; s_data_2_acu[8]  ; 6.493 ; 6.448 ; 6.736 ; 6.691 ;
; address_from_acu[12] ; s_data_2_acu[9]  ; 6.833 ; 6.751 ; 7.054 ; 6.972 ;
; address_from_acu[12] ; s_data_2_acu[10] ; 6.251 ; 6.211 ; 6.518 ; 6.478 ;
; address_from_acu[12] ; s_data_2_acu[11] ; 6.590 ; 6.550 ; 6.837 ; 6.797 ;
; address_from_acu[12] ; s_data_2_acu[12] ; 6.251 ; 6.211 ; 6.518 ; 6.478 ;
; address_from_acu[12] ; s_data_2_acu[13] ; 6.206 ; 6.124 ; 6.508 ; 6.426 ;
; address_from_acu[12] ; s_data_2_acu[14] ; 6.830 ; 6.786 ; 7.097 ; 7.053 ;
; address_from_acu[12] ; s_data_2_acu[15] ; 6.225 ; 6.143 ; 6.524 ; 6.442 ;
; address_from_acu[13] ; s_data_2_acu[0]  ; 6.770 ; 6.726 ; 7.072 ; 7.028 ;
; address_from_acu[13] ; s_data_2_acu[1]  ; 6.307 ; 6.262 ; 6.572 ; 6.527 ;
; address_from_acu[13] ; s_data_2_acu[2]  ; 6.573 ; 6.533 ; 6.828 ; 6.788 ;
; address_from_acu[13] ; s_data_2_acu[3]  ; 6.702 ; 6.662 ; 6.947 ; 6.907 ;
; address_from_acu[13] ; s_data_2_acu[4]  ; 6.702 ; 6.662 ; 6.947 ; 6.907 ;
; address_from_acu[13] ; s_data_2_acu[5]  ; 6.318 ; 6.236 ; 6.618 ; 6.536 ;
; address_from_acu[13] ; s_data_2_acu[6]  ; 6.337 ; 6.255 ; 6.634 ; 6.552 ;
; address_from_acu[13] ; s_data_2_acu[7]  ; 6.573 ; 6.533 ; 6.828 ; 6.788 ;
; address_from_acu[13] ; s_data_2_acu[8]  ; 6.605 ; 6.560 ; 6.846 ; 6.801 ;
; address_from_acu[13] ; s_data_2_acu[9]  ; 6.945 ; 6.863 ; 7.164 ; 7.082 ;
; address_from_acu[13] ; s_data_2_acu[10] ; 6.363 ; 6.323 ; 6.628 ; 6.588 ;
; address_from_acu[13] ; s_data_2_acu[11] ; 6.702 ; 6.662 ; 6.947 ; 6.907 ;
; address_from_acu[13] ; s_data_2_acu[12] ; 6.363 ; 6.323 ; 6.628 ; 6.588 ;
; address_from_acu[13] ; s_data_2_acu[13] ; 6.318 ; 6.236 ; 6.618 ; 6.536 ;
; address_from_acu[13] ; s_data_2_acu[14] ; 6.942 ; 6.898 ; 7.207 ; 7.163 ;
; address_from_acu[13] ; s_data_2_acu[15] ; 6.337 ; 6.255 ; 6.634 ; 6.552 ;
; address_from_acu[14] ; s_data_2_acu[0]  ; 6.741 ; 6.697 ; 7.012 ; 6.968 ;
; address_from_acu[14] ; s_data_2_acu[1]  ; 6.278 ; 6.233 ; 6.512 ; 6.467 ;
; address_from_acu[14] ; s_data_2_acu[2]  ; 6.544 ; 6.504 ; 6.768 ; 6.728 ;
; address_from_acu[14] ; s_data_2_acu[3]  ; 6.673 ; 6.633 ; 6.887 ; 6.847 ;
; address_from_acu[14] ; s_data_2_acu[4]  ; 6.673 ; 6.633 ; 6.887 ; 6.847 ;
; address_from_acu[14] ; s_data_2_acu[5]  ; 6.289 ; 6.207 ; 6.558 ; 6.476 ;
; address_from_acu[14] ; s_data_2_acu[6]  ; 6.308 ; 6.226 ; 6.574 ; 6.492 ;
; address_from_acu[14] ; s_data_2_acu[7]  ; 6.544 ; 6.504 ; 6.768 ; 6.728 ;
; address_from_acu[14] ; s_data_2_acu[8]  ; 6.576 ; 6.531 ; 6.786 ; 6.741 ;
; address_from_acu[14] ; s_data_2_acu[9]  ; 6.916 ; 6.834 ; 7.104 ; 7.022 ;
; address_from_acu[14] ; s_data_2_acu[10] ; 6.334 ; 6.294 ; 6.568 ; 6.528 ;
; address_from_acu[14] ; s_data_2_acu[11] ; 6.673 ; 6.633 ; 6.887 ; 6.847 ;
; address_from_acu[14] ; s_data_2_acu[12] ; 6.334 ; 6.294 ; 6.568 ; 6.528 ;
; address_from_acu[14] ; s_data_2_acu[13] ; 6.289 ; 6.207 ; 6.558 ; 6.476 ;
; address_from_acu[14] ; s_data_2_acu[14] ; 6.913 ; 6.869 ; 7.147 ; 7.103 ;
; address_from_acu[14] ; s_data_2_acu[15] ; 6.308 ; 6.226 ; 6.574 ; 6.492 ;
; address_from_acu[15] ; s_data_2_acu[0]  ; 6.803 ; 6.759 ; 7.057 ; 7.013 ;
; address_from_acu[15] ; s_data_2_acu[1]  ; 6.340 ; 6.295 ; 6.557 ; 6.512 ;
; address_from_acu[15] ; s_data_2_acu[2]  ; 6.606 ; 6.566 ; 6.813 ; 6.773 ;
; address_from_acu[15] ; s_data_2_acu[3]  ; 6.735 ; 6.695 ; 6.932 ; 6.892 ;
; address_from_acu[15] ; s_data_2_acu[4]  ; 6.735 ; 6.695 ; 6.932 ; 6.892 ;
; address_from_acu[15] ; s_data_2_acu[5]  ; 6.351 ; 6.269 ; 6.603 ; 6.521 ;
; address_from_acu[15] ; s_data_2_acu[6]  ; 6.370 ; 6.288 ; 6.619 ; 6.537 ;
; address_from_acu[15] ; s_data_2_acu[7]  ; 6.606 ; 6.566 ; 6.813 ; 6.773 ;
; address_from_acu[15] ; s_data_2_acu[8]  ; 6.638 ; 6.593 ; 6.831 ; 6.786 ;
; address_from_acu[15] ; s_data_2_acu[9]  ; 6.978 ; 6.896 ; 7.149 ; 7.067 ;
; address_from_acu[15] ; s_data_2_acu[10] ; 6.396 ; 6.356 ; 6.613 ; 6.573 ;
; address_from_acu[15] ; s_data_2_acu[11] ; 6.735 ; 6.695 ; 6.932 ; 6.892 ;
; address_from_acu[15] ; s_data_2_acu[12] ; 6.396 ; 6.356 ; 6.613 ; 6.573 ;
; address_from_acu[15] ; s_data_2_acu[13] ; 6.351 ; 6.269 ; 6.603 ; 6.521 ;
; address_from_acu[15] ; s_data_2_acu[14] ; 6.975 ; 6.931 ; 7.192 ; 7.148 ;
; address_from_acu[15] ; s_data_2_acu[15] ; 6.370 ; 6.288 ; 6.619 ; 6.537 ;
+----------------------+------------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.449   ; 0.146 ; -0.932   ; 0.314   ; -3.000              ;
;  clk             ; -3.449   ; 0.146 ; -0.932   ; 0.314   ; -3.000              ;
; Design-wide TNS  ; -447.738 ; 0.0   ; -41.685  ; 0.0     ; -258.424            ;
;  clk             ; -447.738 ; 0.000 ; -41.685  ; 0.000   ; -258.424            ;
+------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------+
; Setup Times                                                                         ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; address_from_acu[*]   ; clk        ; 9.920  ; 10.389 ; Rise       ; clk             ;
;  address_from_acu[0]  ; clk        ; 4.862  ; 4.717  ; Rise       ; clk             ;
;  address_from_acu[1]  ; clk        ; 4.874  ; 5.005  ; Rise       ; clk             ;
;  address_from_acu[2]  ; clk        ; 9.742  ; 10.213 ; Rise       ; clk             ;
;  address_from_acu[3]  ; clk        ; 9.628  ; 10.123 ; Rise       ; clk             ;
;  address_from_acu[4]  ; clk        ; 9.909  ; 10.389 ; Rise       ; clk             ;
;  address_from_acu[5]  ; clk        ; 9.920  ; 10.382 ; Rise       ; clk             ;
;  address_from_acu[6]  ; clk        ; 9.288  ; 9.748  ; Rise       ; clk             ;
;  address_from_acu[7]  ; clk        ; 9.455  ; 9.921  ; Rise       ; clk             ;
;  address_from_acu[8]  ; clk        ; 9.481  ; 9.949  ; Rise       ; clk             ;
;  address_from_acu[9]  ; clk        ; 9.163  ; 9.646  ; Rise       ; clk             ;
;  address_from_acu[10] ; clk        ; 8.661  ; 9.128  ; Rise       ; clk             ;
;  address_from_acu[11] ; clk        ; 8.892  ; 9.352  ; Rise       ; clk             ;
;  address_from_acu[12] ; clk        ; 8.623  ; 9.118  ; Rise       ; clk             ;
;  address_from_acu[13] ; clk        ; 8.866  ; 9.341  ; Rise       ; clk             ;
;  address_from_acu[14] ; clk        ; 8.825  ; 9.263  ; Rise       ; clk             ;
;  address_from_acu[15] ; clk        ; 8.922  ; 9.338  ; Rise       ; clk             ;
; data_from_acu[*]      ; clk        ; 2.153  ; 2.606  ; Rise       ; clk             ;
;  data_from_acu[0]     ; clk        ; 1.390  ; 1.825  ; Rise       ; clk             ;
;  data_from_acu[1]     ; clk        ; -0.286 ; 0.012  ; Rise       ; clk             ;
;  data_from_acu[2]     ; clk        ; 1.415  ; 1.897  ; Rise       ; clk             ;
;  data_from_acu[3]     ; clk        ; 1.358  ; 1.781  ; Rise       ; clk             ;
;  data_from_acu[4]     ; clk        ; 1.710  ; 2.185  ; Rise       ; clk             ;
;  data_from_acu[5]     ; clk        ; 2.068  ; 2.511  ; Rise       ; clk             ;
;  data_from_acu[6]     ; clk        ; 1.606  ; 2.065  ; Rise       ; clk             ;
;  data_from_acu[7]     ; clk        ; 1.869  ; 2.329  ; Rise       ; clk             ;
;  data_from_acu[8]     ; clk        ; 2.153  ; 2.606  ; Rise       ; clk             ;
;  data_from_acu[9]     ; clk        ; 2.082  ; 2.539  ; Rise       ; clk             ;
;  data_from_acu[10]    ; clk        ; 1.999  ; 2.435  ; Rise       ; clk             ;
;  data_from_acu[11]    ; clk        ; 1.133  ; 1.566  ; Rise       ; clk             ;
;  data_from_acu[12]    ; clk        ; 2.007  ; 2.431  ; Rise       ; clk             ;
;  data_from_acu[13]    ; clk        ; 1.948  ; 2.415  ; Rise       ; clk             ;
;  data_from_acu[14]    ; clk        ; 2.015  ; 2.462  ; Rise       ; clk             ;
;  data_from_acu[15]    ; clk        ; -0.147 ; 0.154  ; Rise       ; clk             ;
; read_strobe_from_acu  ; clk        ; 1.535  ; 1.953  ; Rise       ; clk             ;
; recover_fsm_n         ; clk        ; 2.486  ; 2.921  ; Rise       ; clk             ;
; write_strobe_from_acu ; clk        ; 1.572  ; 2.028  ; Rise       ; clk             ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Hold Times                                                                          ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; address_from_acu[*]   ; clk        ; -0.570 ; -0.879 ; Rise       ; clk             ;
;  address_from_acu[0]  ; clk        ; -0.756 ; -0.884 ; Rise       ; clk             ;
;  address_from_acu[1]  ; clk        ; -0.570 ; -0.879 ; Rise       ; clk             ;
;  address_from_acu[2]  ; clk        ; -3.500 ; -3.838 ; Rise       ; clk             ;
;  address_from_acu[3]  ; clk        ; -3.428 ; -3.784 ; Rise       ; clk             ;
;  address_from_acu[4]  ; clk        ; -3.571 ; -3.933 ; Rise       ; clk             ;
;  address_from_acu[5]  ; clk        ; -3.590 ; -3.935 ; Rise       ; clk             ;
;  address_from_acu[6]  ; clk        ; -3.221 ; -3.581 ; Rise       ; clk             ;
;  address_from_acu[7]  ; clk        ; -3.290 ; -3.672 ; Rise       ; clk             ;
;  address_from_acu[8]  ; clk        ; -3.316 ; -3.696 ; Rise       ; clk             ;
;  address_from_acu[9]  ; clk        ; -3.143 ; -3.520 ; Rise       ; clk             ;
;  address_from_acu[10] ; clk        ; -2.858 ; -3.250 ; Rise       ; clk             ;
;  address_from_acu[11] ; clk        ; -2.982 ; -3.391 ; Rise       ; clk             ;
;  address_from_acu[12] ; clk        ; -2.850 ; -3.264 ; Rise       ; clk             ;
;  address_from_acu[13] ; clk        ; -2.962 ; -3.374 ; Rise       ; clk             ;
;  address_from_acu[14] ; clk        ; -2.933 ; -3.314 ; Rise       ; clk             ;
;  address_from_acu[15] ; clk        ; -2.995 ; -3.359 ; Rise       ; clk             ;
; data_from_acu[*]      ; clk        ; 0.837  ; 0.681  ; Rise       ; clk             ;
;  data_from_acu[0]     ; clk        ; -0.541 ; -1.099 ; Rise       ; clk             ;
;  data_from_acu[1]     ; clk        ; 0.837  ; 0.681  ; Rise       ; clk             ;
;  data_from_acu[2]     ; clk        ; -0.567 ; -1.161 ; Rise       ; clk             ;
;  data_from_acu[3]     ; clk        ; -0.523 ; -1.072 ; Rise       ; clk             ;
;  data_from_acu[4]     ; clk        ; -0.755 ; -1.348 ; Rise       ; clk             ;
;  data_from_acu[5]     ; clk        ; -0.902 ; -1.495 ; Rise       ; clk             ;
;  data_from_acu[6]     ; clk        ; -0.688 ; -1.267 ; Rise       ; clk             ;
;  data_from_acu[7]     ; clk        ; -0.791 ; -1.385 ; Rise       ; clk             ;
;  data_from_acu[8]     ; clk        ; -0.965 ; -1.570 ; Rise       ; clk             ;
;  data_from_acu[9]     ; clk        ; -0.938 ; -1.532 ; Rise       ; clk             ;
;  data_from_acu[10]    ; clk        ; -0.865 ; -1.447 ; Rise       ; clk             ;
;  data_from_acu[11]    ; clk        ; -0.407 ; -0.931 ; Rise       ; clk             ;
;  data_from_acu[12]    ; clk        ; -0.873 ; -1.445 ; Rise       ; clk             ;
;  data_from_acu[13]    ; clk        ; -0.838 ; -1.439 ; Rise       ; clk             ;
;  data_from_acu[14]    ; clk        ; -0.886 ; -1.465 ; Rise       ; clk             ;
;  data_from_acu[15]    ; clk        ; 0.571  ; 0.442  ; Rise       ; clk             ;
; read_strobe_from_acu  ; clk        ; -0.594 ; -1.159 ; Rise       ; clk             ;
; recover_fsm_n         ; clk        ; -1.192 ; -1.686 ; Rise       ; clk             ;
; write_strobe_from_acu ; clk        ; -0.646 ; -1.233 ; Rise       ; clk             ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; recover_fsm_n_ack ; clk        ; 6.217 ; 6.271 ; Rise       ; clk             ;
; s_data_2_acu[*]   ; clk        ; 7.221 ; 7.234 ; Rise       ; clk             ;
;  s_data_2_acu[0]  ; clk        ; 7.158 ; 7.131 ; Rise       ; clk             ;
;  s_data_2_acu[1]  ; clk        ; 6.582 ; 6.521 ; Rise       ; clk             ;
;  s_data_2_acu[2]  ; clk        ; 6.422 ; 6.356 ; Rise       ; clk             ;
;  s_data_2_acu[3]  ; clk        ; 6.459 ; 6.397 ; Rise       ; clk             ;
;  s_data_2_acu[4]  ; clk        ; 6.439 ; 6.379 ; Rise       ; clk             ;
;  s_data_2_acu[5]  ; clk        ; 6.277 ; 6.213 ; Rise       ; clk             ;
;  s_data_2_acu[6]  ; clk        ; 6.623 ; 6.557 ; Rise       ; clk             ;
;  s_data_2_acu[7]  ; clk        ; 6.440 ; 6.372 ; Rise       ; clk             ;
;  s_data_2_acu[8]  ; clk        ; 6.597 ; 6.531 ; Rise       ; clk             ;
;  s_data_2_acu[9]  ; clk        ; 6.677 ; 6.647 ; Rise       ; clk             ;
;  s_data_2_acu[10] ; clk        ; 6.479 ; 6.433 ; Rise       ; clk             ;
;  s_data_2_acu[11] ; clk        ; 6.210 ; 6.154 ; Rise       ; clk             ;
;  s_data_2_acu[12] ; clk        ; 6.191 ; 6.138 ; Rise       ; clk             ;
;  s_data_2_acu[13] ; clk        ; 6.232 ; 6.180 ; Rise       ; clk             ;
;  s_data_2_acu[14] ; clk        ; 7.221 ; 7.234 ; Rise       ; clk             ;
;  s_data_2_acu[15] ; clk        ; 6.205 ; 6.157 ; Rise       ; clk             ;
; s_ready_2_acu     ; clk        ; 7.355 ; 7.404 ; Rise       ; clk             ;
; user_fsm_invalid  ; clk        ; 6.078 ; 5.997 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; recover_fsm_n_ack ; clk        ; 3.604 ; 3.601 ; Rise       ; clk             ;
; s_data_2_acu[*]   ; clk        ; 3.506 ; 3.562 ; Rise       ; clk             ;
;  s_data_2_acu[0]  ; clk        ; 4.181 ; 4.231 ; Rise       ; clk             ;
;  s_data_2_acu[1]  ; clk        ; 3.703 ; 3.768 ; Rise       ; clk             ;
;  s_data_2_acu[2]  ; clk        ; 3.630 ; 3.698 ; Rise       ; clk             ;
;  s_data_2_acu[3]  ; clk        ; 3.666 ; 3.729 ; Rise       ; clk             ;
;  s_data_2_acu[4]  ; clk        ; 3.636 ; 3.705 ; Rise       ; clk             ;
;  s_data_2_acu[5]  ; clk        ; 3.609 ; 3.608 ; Rise       ; clk             ;
;  s_data_2_acu[6]  ; clk        ; 3.771 ; 3.792 ; Rise       ; clk             ;
;  s_data_2_acu[7]  ; clk        ; 3.644 ; 3.712 ; Rise       ; clk             ;
;  s_data_2_acu[8]  ; clk        ; 3.719 ; 3.786 ; Rise       ; clk             ;
;  s_data_2_acu[9]  ; clk        ; 3.816 ; 3.850 ; Rise       ; clk             ;
;  s_data_2_acu[10] ; clk        ; 3.659 ; 3.731 ; Rise       ; clk             ;
;  s_data_2_acu[11] ; clk        ; 3.529 ; 3.578 ; Rise       ; clk             ;
;  s_data_2_acu[12] ; clk        ; 3.506 ; 3.562 ; Rise       ; clk             ;
;  s_data_2_acu[13] ; clk        ; 3.592 ; 3.590 ; Rise       ; clk             ;
;  s_data_2_acu[14] ; clk        ; 4.224 ; 4.299 ; Rise       ; clk             ;
;  s_data_2_acu[15] ; clk        ; 3.563 ; 3.565 ; Rise       ; clk             ;
; s_ready_2_acu     ; clk        ; 3.787 ; 3.759 ; Rise       ; clk             ;
; user_fsm_invalid  ; clk        ; 3.424 ; 3.452 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Progagation Delay                                                           ;
+----------------------+------------------+--------+--------+--------+--------+
; Input Port           ; Output Port      ; RR     ; RF     ; FR     ; FF     ;
+----------------------+------------------+--------+--------+--------+--------+
; address_from_acu[0]  ; s_data_2_acu[0]  ; 7.391  ; 7.295  ; 7.330  ; 7.234  ;
; address_from_acu[0]  ; s_data_2_acu[1]  ; 6.809  ; 6.661  ; 6.785  ; 6.637  ;
; address_from_acu[0]  ; s_data_2_acu[2]  ; 7.293  ; 7.136  ; 7.244  ; 7.087  ;
; address_from_acu[0]  ; s_data_2_acu[3]  ; 7.531  ; 7.374  ; 7.469  ; 7.312  ;
; address_from_acu[0]  ; s_data_2_acu[4]  ; 7.531  ; 7.374  ; 7.469  ; 7.312  ;
; address_from_acu[0]  ; s_data_2_acu[5]  ; 6.742  ; 6.620  ; 6.679  ; 6.557  ;
; address_from_acu[0]  ; s_data_2_acu[6]  ; 6.770  ; 6.648  ; 6.710  ; 6.588  ;
; address_from_acu[0]  ; s_data_2_acu[7]  ; 7.293  ; 7.136  ; 7.244  ; 7.087  ;
; address_from_acu[0]  ; s_data_2_acu[8]  ; 7.305  ; 7.157  ; 7.290  ; 7.142  ;
; address_from_acu[0]  ; s_data_2_acu[9]  ; 7.738  ; 7.616  ; 7.739  ; 7.617  ;
; address_from_acu[0]  ; s_data_2_acu[10] ; 6.902  ; 6.745  ; 6.878  ; 6.721  ;
; address_from_acu[0]  ; s_data_2_acu[11] ; 7.531  ; 7.374  ; 7.469  ; 7.312  ;
; address_from_acu[0]  ; s_data_2_acu[12] ; 6.902  ; 6.745  ; 6.878  ; 6.721  ;
; address_from_acu[0]  ; s_data_2_acu[13] ; 6.742  ; 6.620  ; 6.679  ; 6.557  ;
; address_from_acu[0]  ; s_data_2_acu[14] ; 7.661  ; 7.565  ; 7.637  ; 7.541  ;
; address_from_acu[0]  ; s_data_2_acu[15] ; 6.770  ; 6.648  ; 6.710  ; 6.588  ;
; address_from_acu[1]  ; s_data_2_acu[0]  ; 7.531  ; 7.435  ; 7.500  ; 7.404  ;
; address_from_acu[1]  ; s_data_2_acu[1]  ; 6.949  ; 6.801  ; 6.955  ; 6.807  ;
; address_from_acu[1]  ; s_data_2_acu[2]  ; 7.433  ; 7.276  ; 7.414  ; 7.257  ;
; address_from_acu[1]  ; s_data_2_acu[3]  ; 7.671  ; 7.514  ; 7.639  ; 7.482  ;
; address_from_acu[1]  ; s_data_2_acu[4]  ; 7.671  ; 7.514  ; 7.639  ; 7.482  ;
; address_from_acu[1]  ; s_data_2_acu[5]  ; 6.882  ; 6.760  ; 6.849  ; 6.727  ;
; address_from_acu[1]  ; s_data_2_acu[6]  ; 6.910  ; 6.788  ; 6.880  ; 6.758  ;
; address_from_acu[1]  ; s_data_2_acu[7]  ; 7.433  ; 7.276  ; 7.414  ; 7.257  ;
; address_from_acu[1]  ; s_data_2_acu[8]  ; 7.445  ; 7.297  ; 7.460  ; 7.312  ;
; address_from_acu[1]  ; s_data_2_acu[9]  ; 7.878  ; 7.756  ; 7.909  ; 7.787  ;
; address_from_acu[1]  ; s_data_2_acu[10] ; 7.042  ; 6.885  ; 7.048  ; 6.891  ;
; address_from_acu[1]  ; s_data_2_acu[11] ; 7.671  ; 7.514  ; 7.639  ; 7.482  ;
; address_from_acu[1]  ; s_data_2_acu[12] ; 7.042  ; 6.885  ; 7.048  ; 6.891  ;
; address_from_acu[1]  ; s_data_2_acu[13] ; 6.882  ; 6.760  ; 6.849  ; 6.727  ;
; address_from_acu[1]  ; s_data_2_acu[14] ; 7.801  ; 7.705  ; 7.807  ; 7.711  ;
; address_from_acu[1]  ; s_data_2_acu[15] ; 6.910  ; 6.788  ; 6.880  ; 6.758  ;
; address_from_acu[2]  ; s_data_2_acu[0]  ; 12.402 ; 12.306 ; 12.769 ; 12.673 ;
; address_from_acu[2]  ; s_data_2_acu[1]  ; 11.857 ; 11.709 ; 12.187 ; 12.039 ;
; address_from_acu[2]  ; s_data_2_acu[2]  ; 12.316 ; 12.159 ; 12.671 ; 12.514 ;
; address_from_acu[2]  ; s_data_2_acu[3]  ; 12.541 ; 12.384 ; 12.909 ; 12.752 ;
; address_from_acu[2]  ; s_data_2_acu[4]  ; 12.541 ; 12.384 ; 12.909 ; 12.752 ;
; address_from_acu[2]  ; s_data_2_acu[5]  ; 11.751 ; 11.629 ; 12.120 ; 11.998 ;
; address_from_acu[2]  ; s_data_2_acu[6]  ; 11.782 ; 11.660 ; 12.148 ; 12.026 ;
; address_from_acu[2]  ; s_data_2_acu[7]  ; 12.316 ; 12.159 ; 12.671 ; 12.514 ;
; address_from_acu[2]  ; s_data_2_acu[8]  ; 12.362 ; 12.214 ; 12.683 ; 12.535 ;
; address_from_acu[2]  ; s_data_2_acu[9]  ; 12.811 ; 12.689 ; 13.116 ; 12.994 ;
; address_from_acu[2]  ; s_data_2_acu[10] ; 11.950 ; 11.793 ; 12.280 ; 12.123 ;
; address_from_acu[2]  ; s_data_2_acu[11] ; 12.541 ; 12.384 ; 12.909 ; 12.752 ;
; address_from_acu[2]  ; s_data_2_acu[12] ; 11.950 ; 11.793 ; 12.280 ; 12.123 ;
; address_from_acu[2]  ; s_data_2_acu[13] ; 11.751 ; 11.629 ; 12.120 ; 11.998 ;
; address_from_acu[2]  ; s_data_2_acu[14] ; 12.709 ; 12.613 ; 13.039 ; 12.943 ;
; address_from_acu[2]  ; s_data_2_acu[15] ; 11.782 ; 11.660 ; 12.148 ; 12.026 ;
; address_from_acu[3]  ; s_data_2_acu[0]  ; 12.288 ; 12.192 ; 12.679 ; 12.583 ;
; address_from_acu[3]  ; s_data_2_acu[1]  ; 11.743 ; 11.595 ; 12.097 ; 11.949 ;
; address_from_acu[3]  ; s_data_2_acu[2]  ; 12.202 ; 12.045 ; 12.581 ; 12.424 ;
; address_from_acu[3]  ; s_data_2_acu[3]  ; 12.427 ; 12.270 ; 12.819 ; 12.662 ;
; address_from_acu[3]  ; s_data_2_acu[4]  ; 12.427 ; 12.270 ; 12.819 ; 12.662 ;
; address_from_acu[3]  ; s_data_2_acu[5]  ; 11.637 ; 11.515 ; 12.030 ; 11.908 ;
; address_from_acu[3]  ; s_data_2_acu[6]  ; 11.668 ; 11.546 ; 12.058 ; 11.936 ;
; address_from_acu[3]  ; s_data_2_acu[7]  ; 12.202 ; 12.045 ; 12.581 ; 12.424 ;
; address_from_acu[3]  ; s_data_2_acu[8]  ; 12.248 ; 12.100 ; 12.593 ; 12.445 ;
; address_from_acu[3]  ; s_data_2_acu[9]  ; 12.697 ; 12.575 ; 13.026 ; 12.904 ;
; address_from_acu[3]  ; s_data_2_acu[10] ; 11.836 ; 11.679 ; 12.190 ; 12.033 ;
; address_from_acu[3]  ; s_data_2_acu[11] ; 12.427 ; 12.270 ; 12.819 ; 12.662 ;
; address_from_acu[3]  ; s_data_2_acu[12] ; 11.836 ; 11.679 ; 12.190 ; 12.033 ;
; address_from_acu[3]  ; s_data_2_acu[13] ; 11.637 ; 11.515 ; 12.030 ; 11.908 ;
; address_from_acu[3]  ; s_data_2_acu[14] ; 12.595 ; 12.499 ; 12.949 ; 12.853 ;
; address_from_acu[3]  ; s_data_2_acu[15] ; 11.668 ; 11.546 ; 12.058 ; 11.936 ;
; address_from_acu[4]  ; s_data_2_acu[0]  ; 12.569 ; 12.473 ; 12.945 ; 12.849 ;
; address_from_acu[4]  ; s_data_2_acu[1]  ; 12.024 ; 11.876 ; 12.363 ; 12.215 ;
; address_from_acu[4]  ; s_data_2_acu[2]  ; 12.483 ; 12.326 ; 12.847 ; 12.690 ;
; address_from_acu[4]  ; s_data_2_acu[3]  ; 12.708 ; 12.551 ; 13.085 ; 12.928 ;
; address_from_acu[4]  ; s_data_2_acu[4]  ; 12.708 ; 12.551 ; 13.085 ; 12.928 ;
; address_from_acu[4]  ; s_data_2_acu[5]  ; 11.918 ; 11.796 ; 12.296 ; 12.174 ;
; address_from_acu[4]  ; s_data_2_acu[6]  ; 11.949 ; 11.827 ; 12.324 ; 12.202 ;
; address_from_acu[4]  ; s_data_2_acu[7]  ; 12.483 ; 12.326 ; 12.847 ; 12.690 ;
; address_from_acu[4]  ; s_data_2_acu[8]  ; 12.529 ; 12.381 ; 12.859 ; 12.711 ;
; address_from_acu[4]  ; s_data_2_acu[9]  ; 12.978 ; 12.856 ; 13.292 ; 13.170 ;
; address_from_acu[4]  ; s_data_2_acu[10] ; 12.117 ; 11.960 ; 12.456 ; 12.299 ;
; address_from_acu[4]  ; s_data_2_acu[11] ; 12.708 ; 12.551 ; 13.085 ; 12.928 ;
; address_from_acu[4]  ; s_data_2_acu[12] ; 12.117 ; 11.960 ; 12.456 ; 12.299 ;
; address_from_acu[4]  ; s_data_2_acu[13] ; 11.918 ; 11.796 ; 12.296 ; 12.174 ;
; address_from_acu[4]  ; s_data_2_acu[14] ; 12.876 ; 12.780 ; 13.215 ; 13.119 ;
; address_from_acu[4]  ; s_data_2_acu[15] ; 11.949 ; 11.827 ; 12.324 ; 12.202 ;
; address_from_acu[5]  ; s_data_2_acu[0]  ; 12.580 ; 12.484 ; 12.938 ; 12.842 ;
; address_from_acu[5]  ; s_data_2_acu[1]  ; 12.035 ; 11.887 ; 12.356 ; 12.208 ;
; address_from_acu[5]  ; s_data_2_acu[2]  ; 12.494 ; 12.337 ; 12.840 ; 12.683 ;
; address_from_acu[5]  ; s_data_2_acu[3]  ; 12.719 ; 12.562 ; 13.078 ; 12.921 ;
; address_from_acu[5]  ; s_data_2_acu[4]  ; 12.719 ; 12.562 ; 13.078 ; 12.921 ;
; address_from_acu[5]  ; s_data_2_acu[5]  ; 11.929 ; 11.807 ; 12.289 ; 12.167 ;
; address_from_acu[5]  ; s_data_2_acu[6]  ; 11.960 ; 11.838 ; 12.317 ; 12.195 ;
; address_from_acu[5]  ; s_data_2_acu[7]  ; 12.494 ; 12.337 ; 12.840 ; 12.683 ;
; address_from_acu[5]  ; s_data_2_acu[8]  ; 12.540 ; 12.392 ; 12.852 ; 12.704 ;
; address_from_acu[5]  ; s_data_2_acu[9]  ; 12.989 ; 12.867 ; 13.285 ; 13.163 ;
; address_from_acu[5]  ; s_data_2_acu[10] ; 12.128 ; 11.971 ; 12.449 ; 12.292 ;
; address_from_acu[5]  ; s_data_2_acu[11] ; 12.719 ; 12.562 ; 13.078 ; 12.921 ;
; address_from_acu[5]  ; s_data_2_acu[12] ; 12.128 ; 11.971 ; 12.449 ; 12.292 ;
; address_from_acu[5]  ; s_data_2_acu[13] ; 11.929 ; 11.807 ; 12.289 ; 12.167 ;
; address_from_acu[5]  ; s_data_2_acu[14] ; 12.887 ; 12.791 ; 13.208 ; 13.112 ;
; address_from_acu[5]  ; s_data_2_acu[15] ; 11.960 ; 11.838 ; 12.317 ; 12.195 ;
; address_from_acu[6]  ; s_data_2_acu[0]  ; 11.948 ; 11.852 ; 12.304 ; 12.208 ;
; address_from_acu[6]  ; s_data_2_acu[1]  ; 11.403 ; 11.255 ; 11.722 ; 11.574 ;
; address_from_acu[6]  ; s_data_2_acu[2]  ; 11.862 ; 11.705 ; 12.206 ; 12.049 ;
; address_from_acu[6]  ; s_data_2_acu[3]  ; 12.087 ; 11.930 ; 12.444 ; 12.287 ;
; address_from_acu[6]  ; s_data_2_acu[4]  ; 12.087 ; 11.930 ; 12.444 ; 12.287 ;
; address_from_acu[6]  ; s_data_2_acu[5]  ; 11.297 ; 11.175 ; 11.655 ; 11.533 ;
; address_from_acu[6]  ; s_data_2_acu[6]  ; 11.328 ; 11.206 ; 11.683 ; 11.561 ;
; address_from_acu[6]  ; s_data_2_acu[7]  ; 11.862 ; 11.705 ; 12.206 ; 12.049 ;
; address_from_acu[6]  ; s_data_2_acu[8]  ; 11.908 ; 11.760 ; 12.218 ; 12.070 ;
; address_from_acu[6]  ; s_data_2_acu[9]  ; 12.357 ; 12.235 ; 12.651 ; 12.529 ;
; address_from_acu[6]  ; s_data_2_acu[10] ; 11.496 ; 11.339 ; 11.815 ; 11.658 ;
; address_from_acu[6]  ; s_data_2_acu[11] ; 12.087 ; 11.930 ; 12.444 ; 12.287 ;
; address_from_acu[6]  ; s_data_2_acu[12] ; 11.496 ; 11.339 ; 11.815 ; 11.658 ;
; address_from_acu[6]  ; s_data_2_acu[13] ; 11.297 ; 11.175 ; 11.655 ; 11.533 ;
; address_from_acu[6]  ; s_data_2_acu[14] ; 12.255 ; 12.159 ; 12.574 ; 12.478 ;
; address_from_acu[6]  ; s_data_2_acu[15] ; 11.328 ; 11.206 ; 11.683 ; 11.561 ;
; address_from_acu[7]  ; s_data_2_acu[0]  ; 12.115 ; 12.019 ; 12.477 ; 12.381 ;
; address_from_acu[7]  ; s_data_2_acu[1]  ; 11.570 ; 11.422 ; 11.895 ; 11.747 ;
; address_from_acu[7]  ; s_data_2_acu[2]  ; 12.029 ; 11.872 ; 12.379 ; 12.222 ;
; address_from_acu[7]  ; s_data_2_acu[3]  ; 12.254 ; 12.097 ; 12.617 ; 12.460 ;
; address_from_acu[7]  ; s_data_2_acu[4]  ; 12.254 ; 12.097 ; 12.617 ; 12.460 ;
; address_from_acu[7]  ; s_data_2_acu[5]  ; 11.464 ; 11.342 ; 11.828 ; 11.706 ;
; address_from_acu[7]  ; s_data_2_acu[6]  ; 11.495 ; 11.373 ; 11.856 ; 11.734 ;
; address_from_acu[7]  ; s_data_2_acu[7]  ; 12.029 ; 11.872 ; 12.379 ; 12.222 ;
; address_from_acu[7]  ; s_data_2_acu[8]  ; 12.075 ; 11.927 ; 12.391 ; 12.243 ;
; address_from_acu[7]  ; s_data_2_acu[9]  ; 12.524 ; 12.402 ; 12.824 ; 12.702 ;
; address_from_acu[7]  ; s_data_2_acu[10] ; 11.663 ; 11.506 ; 11.988 ; 11.831 ;
; address_from_acu[7]  ; s_data_2_acu[11] ; 12.254 ; 12.097 ; 12.617 ; 12.460 ;
; address_from_acu[7]  ; s_data_2_acu[12] ; 11.663 ; 11.506 ; 11.988 ; 11.831 ;
; address_from_acu[7]  ; s_data_2_acu[13] ; 11.464 ; 11.342 ; 11.828 ; 11.706 ;
; address_from_acu[7]  ; s_data_2_acu[14] ; 12.422 ; 12.326 ; 12.747 ; 12.651 ;
; address_from_acu[7]  ; s_data_2_acu[15] ; 11.495 ; 11.373 ; 11.856 ; 11.734 ;
; address_from_acu[8]  ; s_data_2_acu[0]  ; 12.141 ; 12.045 ; 12.505 ; 12.409 ;
; address_from_acu[8]  ; s_data_2_acu[1]  ; 11.596 ; 11.448 ; 11.923 ; 11.775 ;
; address_from_acu[8]  ; s_data_2_acu[2]  ; 12.055 ; 11.898 ; 12.407 ; 12.250 ;
; address_from_acu[8]  ; s_data_2_acu[3]  ; 12.280 ; 12.123 ; 12.645 ; 12.488 ;
; address_from_acu[8]  ; s_data_2_acu[4]  ; 12.280 ; 12.123 ; 12.645 ; 12.488 ;
; address_from_acu[8]  ; s_data_2_acu[5]  ; 11.490 ; 11.368 ; 11.856 ; 11.734 ;
; address_from_acu[8]  ; s_data_2_acu[6]  ; 11.521 ; 11.399 ; 11.884 ; 11.762 ;
; address_from_acu[8]  ; s_data_2_acu[7]  ; 12.055 ; 11.898 ; 12.407 ; 12.250 ;
; address_from_acu[8]  ; s_data_2_acu[8]  ; 12.101 ; 11.953 ; 12.419 ; 12.271 ;
; address_from_acu[8]  ; s_data_2_acu[9]  ; 12.550 ; 12.428 ; 12.852 ; 12.730 ;
; address_from_acu[8]  ; s_data_2_acu[10] ; 11.689 ; 11.532 ; 12.016 ; 11.859 ;
; address_from_acu[8]  ; s_data_2_acu[11] ; 12.280 ; 12.123 ; 12.645 ; 12.488 ;
; address_from_acu[8]  ; s_data_2_acu[12] ; 11.689 ; 11.532 ; 12.016 ; 11.859 ;
; address_from_acu[8]  ; s_data_2_acu[13] ; 11.490 ; 11.368 ; 11.856 ; 11.734 ;
; address_from_acu[8]  ; s_data_2_acu[14] ; 12.448 ; 12.352 ; 12.775 ; 12.679 ;
; address_from_acu[8]  ; s_data_2_acu[15] ; 11.521 ; 11.399 ; 11.884 ; 11.762 ;
; address_from_acu[9]  ; s_data_2_acu[0]  ; 11.823 ; 11.727 ; 12.202 ; 12.106 ;
; address_from_acu[9]  ; s_data_2_acu[1]  ; 11.278 ; 11.130 ; 11.620 ; 11.472 ;
; address_from_acu[9]  ; s_data_2_acu[2]  ; 11.737 ; 11.580 ; 12.104 ; 11.947 ;
; address_from_acu[9]  ; s_data_2_acu[3]  ; 11.962 ; 11.805 ; 12.342 ; 12.185 ;
; address_from_acu[9]  ; s_data_2_acu[4]  ; 11.962 ; 11.805 ; 12.342 ; 12.185 ;
; address_from_acu[9]  ; s_data_2_acu[5]  ; 11.172 ; 11.050 ; 11.553 ; 11.431 ;
; address_from_acu[9]  ; s_data_2_acu[6]  ; 11.203 ; 11.081 ; 11.581 ; 11.459 ;
; address_from_acu[9]  ; s_data_2_acu[7]  ; 11.737 ; 11.580 ; 12.104 ; 11.947 ;
; address_from_acu[9]  ; s_data_2_acu[8]  ; 11.783 ; 11.635 ; 12.116 ; 11.968 ;
; address_from_acu[9]  ; s_data_2_acu[9]  ; 12.232 ; 12.110 ; 12.549 ; 12.427 ;
; address_from_acu[9]  ; s_data_2_acu[10] ; 11.371 ; 11.214 ; 11.713 ; 11.556 ;
; address_from_acu[9]  ; s_data_2_acu[11] ; 11.962 ; 11.805 ; 12.342 ; 12.185 ;
; address_from_acu[9]  ; s_data_2_acu[12] ; 11.371 ; 11.214 ; 11.713 ; 11.556 ;
; address_from_acu[9]  ; s_data_2_acu[13] ; 11.172 ; 11.050 ; 11.553 ; 11.431 ;
; address_from_acu[9]  ; s_data_2_acu[14] ; 12.130 ; 12.034 ; 12.472 ; 12.376 ;
; address_from_acu[9]  ; s_data_2_acu[15] ; 11.203 ; 11.081 ; 11.581 ; 11.459 ;
; address_from_acu[10] ; s_data_2_acu[0]  ; 11.321 ; 11.225 ; 11.684 ; 11.588 ;
; address_from_acu[10] ; s_data_2_acu[1]  ; 10.776 ; 10.628 ; 11.102 ; 10.954 ;
; address_from_acu[10] ; s_data_2_acu[2]  ; 11.235 ; 11.078 ; 11.586 ; 11.429 ;
; address_from_acu[10] ; s_data_2_acu[3]  ; 11.460 ; 11.303 ; 11.824 ; 11.667 ;
; address_from_acu[10] ; s_data_2_acu[4]  ; 11.460 ; 11.303 ; 11.824 ; 11.667 ;
; address_from_acu[10] ; s_data_2_acu[5]  ; 10.670 ; 10.548 ; 11.035 ; 10.913 ;
; address_from_acu[10] ; s_data_2_acu[6]  ; 10.701 ; 10.579 ; 11.063 ; 10.941 ;
; address_from_acu[10] ; s_data_2_acu[7]  ; 11.235 ; 11.078 ; 11.586 ; 11.429 ;
; address_from_acu[10] ; s_data_2_acu[8]  ; 11.281 ; 11.133 ; 11.598 ; 11.450 ;
; address_from_acu[10] ; s_data_2_acu[9]  ; 11.730 ; 11.608 ; 12.031 ; 11.909 ;
; address_from_acu[10] ; s_data_2_acu[10] ; 10.869 ; 10.712 ; 11.195 ; 11.038 ;
; address_from_acu[10] ; s_data_2_acu[11] ; 11.460 ; 11.303 ; 11.824 ; 11.667 ;
; address_from_acu[10] ; s_data_2_acu[12] ; 10.869 ; 10.712 ; 11.195 ; 11.038 ;
; address_from_acu[10] ; s_data_2_acu[13] ; 10.670 ; 10.548 ; 11.035 ; 10.913 ;
; address_from_acu[10] ; s_data_2_acu[14] ; 11.628 ; 11.532 ; 11.954 ; 11.858 ;
; address_from_acu[10] ; s_data_2_acu[15] ; 10.701 ; 10.579 ; 11.063 ; 10.941 ;
; address_from_acu[11] ; s_data_2_acu[0]  ; 11.552 ; 11.456 ; 11.908 ; 11.812 ;
; address_from_acu[11] ; s_data_2_acu[1]  ; 11.007 ; 10.859 ; 11.326 ; 11.178 ;
; address_from_acu[11] ; s_data_2_acu[2]  ; 11.466 ; 11.309 ; 11.810 ; 11.653 ;
; address_from_acu[11] ; s_data_2_acu[3]  ; 11.691 ; 11.534 ; 12.048 ; 11.891 ;
; address_from_acu[11] ; s_data_2_acu[4]  ; 11.691 ; 11.534 ; 12.048 ; 11.891 ;
; address_from_acu[11] ; s_data_2_acu[5]  ; 10.901 ; 10.779 ; 11.259 ; 11.137 ;
; address_from_acu[11] ; s_data_2_acu[6]  ; 10.932 ; 10.810 ; 11.287 ; 11.165 ;
; address_from_acu[11] ; s_data_2_acu[7]  ; 11.466 ; 11.309 ; 11.810 ; 11.653 ;
; address_from_acu[11] ; s_data_2_acu[8]  ; 11.512 ; 11.364 ; 11.822 ; 11.674 ;
; address_from_acu[11] ; s_data_2_acu[9]  ; 11.961 ; 11.839 ; 12.255 ; 12.133 ;
; address_from_acu[11] ; s_data_2_acu[10] ; 11.100 ; 10.943 ; 11.419 ; 11.262 ;
; address_from_acu[11] ; s_data_2_acu[11] ; 11.691 ; 11.534 ; 12.048 ; 11.891 ;
; address_from_acu[11] ; s_data_2_acu[12] ; 11.100 ; 10.943 ; 11.419 ; 11.262 ;
; address_from_acu[11] ; s_data_2_acu[13] ; 10.901 ; 10.779 ; 11.259 ; 11.137 ;
; address_from_acu[11] ; s_data_2_acu[14] ; 11.859 ; 11.763 ; 12.178 ; 12.082 ;
; address_from_acu[11] ; s_data_2_acu[15] ; 10.932 ; 10.810 ; 11.287 ; 11.165 ;
; address_from_acu[12] ; s_data_2_acu[0]  ; 11.283 ; 11.187 ; 11.674 ; 11.578 ;
; address_from_acu[12] ; s_data_2_acu[1]  ; 10.738 ; 10.590 ; 11.092 ; 10.944 ;
; address_from_acu[12] ; s_data_2_acu[2]  ; 11.197 ; 11.040 ; 11.576 ; 11.419 ;
; address_from_acu[12] ; s_data_2_acu[3]  ; 11.422 ; 11.265 ; 11.814 ; 11.657 ;
; address_from_acu[12] ; s_data_2_acu[4]  ; 11.422 ; 11.265 ; 11.814 ; 11.657 ;
; address_from_acu[12] ; s_data_2_acu[5]  ; 10.632 ; 10.510 ; 11.025 ; 10.903 ;
; address_from_acu[12] ; s_data_2_acu[6]  ; 10.663 ; 10.541 ; 11.053 ; 10.931 ;
; address_from_acu[12] ; s_data_2_acu[7]  ; 11.197 ; 11.040 ; 11.576 ; 11.419 ;
; address_from_acu[12] ; s_data_2_acu[8]  ; 11.243 ; 11.095 ; 11.588 ; 11.440 ;
; address_from_acu[12] ; s_data_2_acu[9]  ; 11.692 ; 11.570 ; 12.021 ; 11.899 ;
; address_from_acu[12] ; s_data_2_acu[10] ; 10.831 ; 10.674 ; 11.185 ; 11.028 ;
; address_from_acu[12] ; s_data_2_acu[11] ; 11.422 ; 11.265 ; 11.814 ; 11.657 ;
; address_from_acu[12] ; s_data_2_acu[12] ; 10.831 ; 10.674 ; 11.185 ; 11.028 ;
; address_from_acu[12] ; s_data_2_acu[13] ; 10.632 ; 10.510 ; 11.025 ; 10.903 ;
; address_from_acu[12] ; s_data_2_acu[14] ; 11.590 ; 11.494 ; 11.944 ; 11.848 ;
; address_from_acu[12] ; s_data_2_acu[15] ; 10.663 ; 10.541 ; 11.053 ; 10.931 ;
; address_from_acu[13] ; s_data_2_acu[0]  ; 11.526 ; 11.430 ; 11.897 ; 11.801 ;
; address_from_acu[13] ; s_data_2_acu[1]  ; 10.981 ; 10.833 ; 11.315 ; 11.167 ;
; address_from_acu[13] ; s_data_2_acu[2]  ; 11.440 ; 11.283 ; 11.799 ; 11.642 ;
; address_from_acu[13] ; s_data_2_acu[3]  ; 11.665 ; 11.508 ; 12.037 ; 11.880 ;
; address_from_acu[13] ; s_data_2_acu[4]  ; 11.665 ; 11.508 ; 12.037 ; 11.880 ;
; address_from_acu[13] ; s_data_2_acu[5]  ; 10.875 ; 10.753 ; 11.248 ; 11.126 ;
; address_from_acu[13] ; s_data_2_acu[6]  ; 10.906 ; 10.784 ; 11.276 ; 11.154 ;
; address_from_acu[13] ; s_data_2_acu[7]  ; 11.440 ; 11.283 ; 11.799 ; 11.642 ;
; address_from_acu[13] ; s_data_2_acu[8]  ; 11.486 ; 11.338 ; 11.811 ; 11.663 ;
; address_from_acu[13] ; s_data_2_acu[9]  ; 11.935 ; 11.813 ; 12.244 ; 12.122 ;
; address_from_acu[13] ; s_data_2_acu[10] ; 11.074 ; 10.917 ; 11.408 ; 11.251 ;
; address_from_acu[13] ; s_data_2_acu[11] ; 11.665 ; 11.508 ; 12.037 ; 11.880 ;
; address_from_acu[13] ; s_data_2_acu[12] ; 11.074 ; 10.917 ; 11.408 ; 11.251 ;
; address_from_acu[13] ; s_data_2_acu[13] ; 10.875 ; 10.753 ; 11.248 ; 11.126 ;
; address_from_acu[13] ; s_data_2_acu[14] ; 11.833 ; 11.737 ; 12.167 ; 12.071 ;
; address_from_acu[13] ; s_data_2_acu[15] ; 10.906 ; 10.784 ; 11.276 ; 11.154 ;
; address_from_acu[14] ; s_data_2_acu[0]  ; 11.485 ; 11.389 ; 11.819 ; 11.723 ;
; address_from_acu[14] ; s_data_2_acu[1]  ; 10.940 ; 10.792 ; 11.237 ; 11.089 ;
; address_from_acu[14] ; s_data_2_acu[2]  ; 11.399 ; 11.242 ; 11.721 ; 11.564 ;
; address_from_acu[14] ; s_data_2_acu[3]  ; 11.624 ; 11.467 ; 11.959 ; 11.802 ;
; address_from_acu[14] ; s_data_2_acu[4]  ; 11.624 ; 11.467 ; 11.959 ; 11.802 ;
; address_from_acu[14] ; s_data_2_acu[5]  ; 10.834 ; 10.712 ; 11.170 ; 11.048 ;
; address_from_acu[14] ; s_data_2_acu[6]  ; 10.865 ; 10.743 ; 11.198 ; 11.076 ;
; address_from_acu[14] ; s_data_2_acu[7]  ; 11.399 ; 11.242 ; 11.721 ; 11.564 ;
; address_from_acu[14] ; s_data_2_acu[8]  ; 11.445 ; 11.297 ; 11.733 ; 11.585 ;
; address_from_acu[14] ; s_data_2_acu[9]  ; 11.894 ; 11.772 ; 12.166 ; 12.044 ;
; address_from_acu[14] ; s_data_2_acu[10] ; 11.033 ; 10.876 ; 11.330 ; 11.173 ;
; address_from_acu[14] ; s_data_2_acu[11] ; 11.624 ; 11.467 ; 11.959 ; 11.802 ;
; address_from_acu[14] ; s_data_2_acu[12] ; 11.033 ; 10.876 ; 11.330 ; 11.173 ;
; address_from_acu[14] ; s_data_2_acu[13] ; 10.834 ; 10.712 ; 11.170 ; 11.048 ;
; address_from_acu[14] ; s_data_2_acu[14] ; 11.792 ; 11.696 ; 12.089 ; 11.993 ;
; address_from_acu[14] ; s_data_2_acu[15] ; 10.865 ; 10.743 ; 11.198 ; 11.076 ;
; address_from_acu[15] ; s_data_2_acu[0]  ; 11.582 ; 11.486 ; 11.894 ; 11.798 ;
; address_from_acu[15] ; s_data_2_acu[1]  ; 11.037 ; 10.889 ; 11.312 ; 11.164 ;
; address_from_acu[15] ; s_data_2_acu[2]  ; 11.496 ; 11.339 ; 11.796 ; 11.639 ;
; address_from_acu[15] ; s_data_2_acu[3]  ; 11.721 ; 11.564 ; 12.034 ; 11.877 ;
; address_from_acu[15] ; s_data_2_acu[4]  ; 11.721 ; 11.564 ; 12.034 ; 11.877 ;
; address_from_acu[15] ; s_data_2_acu[5]  ; 10.931 ; 10.809 ; 11.245 ; 11.123 ;
; address_from_acu[15] ; s_data_2_acu[6]  ; 10.962 ; 10.840 ; 11.273 ; 11.151 ;
; address_from_acu[15] ; s_data_2_acu[7]  ; 11.496 ; 11.339 ; 11.796 ; 11.639 ;
; address_from_acu[15] ; s_data_2_acu[8]  ; 11.542 ; 11.394 ; 11.808 ; 11.660 ;
; address_from_acu[15] ; s_data_2_acu[9]  ; 11.991 ; 11.869 ; 12.241 ; 12.119 ;
; address_from_acu[15] ; s_data_2_acu[10] ; 11.130 ; 10.973 ; 11.405 ; 11.248 ;
; address_from_acu[15] ; s_data_2_acu[11] ; 11.721 ; 11.564 ; 12.034 ; 11.877 ;
; address_from_acu[15] ; s_data_2_acu[12] ; 11.130 ; 10.973 ; 11.405 ; 11.248 ;
; address_from_acu[15] ; s_data_2_acu[13] ; 10.931 ; 10.809 ; 11.245 ; 11.123 ;
; address_from_acu[15] ; s_data_2_acu[14] ; 11.889 ; 11.793 ; 12.164 ; 12.068 ;
; address_from_acu[15] ; s_data_2_acu[15] ; 10.962 ; 10.840 ; 11.273 ; 11.151 ;
+----------------------+------------------+--------+--------+--------+--------+


+-------------------------------------------------------------------------+
; Minimum Progagation Delay                                               ;
+----------------------+------------------+-------+-------+-------+-------+
; Input Port           ; Output Port      ; RR    ; RF    ; FR    ; FF    ;
+----------------------+------------------+-------+-------+-------+-------+
; address_from_acu[0]  ; s_data_2_acu[0]  ; 4.429 ; 4.385 ; 4.638 ; 4.594 ;
; address_from_acu[0]  ; s_data_2_acu[1]  ; 3.929 ; 3.884 ; 4.175 ; 4.130 ;
; address_from_acu[0]  ; s_data_2_acu[2]  ; 4.185 ; 4.145 ; 4.441 ; 4.401 ;
; address_from_acu[0]  ; s_data_2_acu[3]  ; 4.304 ; 4.264 ; 4.570 ; 4.530 ;
; address_from_acu[0]  ; s_data_2_acu[4]  ; 4.304 ; 4.264 ; 4.570 ; 4.530 ;
; address_from_acu[0]  ; s_data_2_acu[5]  ; 3.975 ; 3.893 ; 4.186 ; 4.104 ;
; address_from_acu[0]  ; s_data_2_acu[6]  ; 3.991 ; 3.909 ; 4.205 ; 4.123 ;
; address_from_acu[0]  ; s_data_2_acu[7]  ; 4.185 ; 4.145 ; 4.441 ; 4.401 ;
; address_from_acu[0]  ; s_data_2_acu[8]  ; 4.203 ; 4.158 ; 4.473 ; 4.428 ;
; address_from_acu[0]  ; s_data_2_acu[9]  ; 4.521 ; 4.439 ; 4.813 ; 4.731 ;
; address_from_acu[0]  ; s_data_2_acu[10] ; 3.985 ; 3.945 ; 4.231 ; 4.191 ;
; address_from_acu[0]  ; s_data_2_acu[11] ; 4.304 ; 4.264 ; 4.570 ; 4.530 ;
; address_from_acu[0]  ; s_data_2_acu[12] ; 3.985 ; 3.945 ; 4.231 ; 4.191 ;
; address_from_acu[0]  ; s_data_2_acu[13] ; 3.975 ; 3.893 ; 4.186 ; 4.104 ;
; address_from_acu[0]  ; s_data_2_acu[14] ; 4.564 ; 4.520 ; 4.810 ; 4.766 ;
; address_from_acu[0]  ; s_data_2_acu[15] ; 3.991 ; 3.909 ; 4.205 ; 4.123 ;
; address_from_acu[1]  ; s_data_2_acu[0]  ; 4.471 ; 4.427 ; 4.691 ; 4.647 ;
; address_from_acu[1]  ; s_data_2_acu[1]  ; 3.971 ; 3.926 ; 4.228 ; 4.183 ;
; address_from_acu[1]  ; s_data_2_acu[2]  ; 4.227 ; 4.187 ; 4.494 ; 4.454 ;
; address_from_acu[1]  ; s_data_2_acu[3]  ; 4.346 ; 4.306 ; 4.623 ; 4.583 ;
; address_from_acu[1]  ; s_data_2_acu[4]  ; 4.346 ; 4.306 ; 4.623 ; 4.583 ;
; address_from_acu[1]  ; s_data_2_acu[5]  ; 4.017 ; 3.935 ; 4.239 ; 4.157 ;
; address_from_acu[1]  ; s_data_2_acu[6]  ; 4.033 ; 3.951 ; 4.258 ; 4.176 ;
; address_from_acu[1]  ; s_data_2_acu[7]  ; 4.227 ; 4.187 ; 4.494 ; 4.454 ;
; address_from_acu[1]  ; s_data_2_acu[8]  ; 4.245 ; 4.200 ; 4.526 ; 4.481 ;
; address_from_acu[1]  ; s_data_2_acu[9]  ; 4.563 ; 4.481 ; 4.866 ; 4.784 ;
; address_from_acu[1]  ; s_data_2_acu[10] ; 4.027 ; 3.987 ; 4.284 ; 4.244 ;
; address_from_acu[1]  ; s_data_2_acu[11] ; 4.346 ; 4.306 ; 4.623 ; 4.583 ;
; address_from_acu[1]  ; s_data_2_acu[12] ; 4.027 ; 3.987 ; 4.284 ; 4.244 ;
; address_from_acu[1]  ; s_data_2_acu[13] ; 4.017 ; 3.935 ; 4.239 ; 4.157 ;
; address_from_acu[1]  ; s_data_2_acu[14] ; 4.606 ; 4.562 ; 4.863 ; 4.819 ;
; address_from_acu[1]  ; s_data_2_acu[15] ; 4.033 ; 3.951 ; 4.258 ; 4.176 ;
; address_from_acu[2]  ; s_data_2_acu[0]  ; 7.308 ; 7.264 ; 7.536 ; 7.492 ;
; address_from_acu[2]  ; s_data_2_acu[1]  ; 6.845 ; 6.800 ; 7.036 ; 6.991 ;
; address_from_acu[2]  ; s_data_2_acu[2]  ; 7.111 ; 7.071 ; 7.292 ; 7.252 ;
; address_from_acu[2]  ; s_data_2_acu[3]  ; 7.240 ; 7.200 ; 7.411 ; 7.371 ;
; address_from_acu[2]  ; s_data_2_acu[4]  ; 7.240 ; 7.200 ; 7.411 ; 7.371 ;
; address_from_acu[2]  ; s_data_2_acu[5]  ; 6.856 ; 6.774 ; 7.082 ; 7.000 ;
; address_from_acu[2]  ; s_data_2_acu[6]  ; 6.875 ; 6.793 ; 7.098 ; 7.016 ;
; address_from_acu[2]  ; s_data_2_acu[7]  ; 7.111 ; 7.071 ; 7.292 ; 7.252 ;
; address_from_acu[2]  ; s_data_2_acu[8]  ; 7.143 ; 7.098 ; 7.310 ; 7.265 ;
; address_from_acu[2]  ; s_data_2_acu[9]  ; 7.483 ; 7.401 ; 7.628 ; 7.546 ;
; address_from_acu[2]  ; s_data_2_acu[10] ; 6.901 ; 6.861 ; 7.092 ; 7.052 ;
; address_from_acu[2]  ; s_data_2_acu[11] ; 7.240 ; 7.200 ; 7.411 ; 7.371 ;
; address_from_acu[2]  ; s_data_2_acu[12] ; 6.901 ; 6.861 ; 7.092 ; 7.052 ;
; address_from_acu[2]  ; s_data_2_acu[13] ; 6.856 ; 6.774 ; 7.082 ; 7.000 ;
; address_from_acu[2]  ; s_data_2_acu[14] ; 7.480 ; 7.436 ; 7.671 ; 7.627 ;
; address_from_acu[2]  ; s_data_2_acu[15] ; 6.875 ; 6.793 ; 7.098 ; 7.016 ;
; address_from_acu[3]  ; s_data_2_acu[0]  ; 7.236 ; 7.192 ; 7.482 ; 7.438 ;
; address_from_acu[3]  ; s_data_2_acu[1]  ; 6.773 ; 6.728 ; 6.982 ; 6.937 ;
; address_from_acu[3]  ; s_data_2_acu[2]  ; 7.039 ; 6.999 ; 7.238 ; 7.198 ;
; address_from_acu[3]  ; s_data_2_acu[3]  ; 7.168 ; 7.128 ; 7.357 ; 7.317 ;
; address_from_acu[3]  ; s_data_2_acu[4]  ; 7.168 ; 7.128 ; 7.357 ; 7.317 ;
; address_from_acu[3]  ; s_data_2_acu[5]  ; 6.784 ; 6.702 ; 7.028 ; 6.946 ;
; address_from_acu[3]  ; s_data_2_acu[6]  ; 6.803 ; 6.721 ; 7.044 ; 6.962 ;
; address_from_acu[3]  ; s_data_2_acu[7]  ; 7.039 ; 6.999 ; 7.238 ; 7.198 ;
; address_from_acu[3]  ; s_data_2_acu[8]  ; 7.071 ; 7.026 ; 7.256 ; 7.211 ;
; address_from_acu[3]  ; s_data_2_acu[9]  ; 7.411 ; 7.329 ; 7.574 ; 7.492 ;
; address_from_acu[3]  ; s_data_2_acu[10] ; 6.829 ; 6.789 ; 7.038 ; 6.998 ;
; address_from_acu[3]  ; s_data_2_acu[11] ; 7.168 ; 7.128 ; 7.357 ; 7.317 ;
; address_from_acu[3]  ; s_data_2_acu[12] ; 6.829 ; 6.789 ; 7.038 ; 6.998 ;
; address_from_acu[3]  ; s_data_2_acu[13] ; 6.784 ; 6.702 ; 7.028 ; 6.946 ;
; address_from_acu[3]  ; s_data_2_acu[14] ; 7.408 ; 7.364 ; 7.617 ; 7.573 ;
; address_from_acu[3]  ; s_data_2_acu[15] ; 6.803 ; 6.721 ; 7.044 ; 6.962 ;
; address_from_acu[4]  ; s_data_2_acu[0]  ; 7.379 ; 7.335 ; 7.631 ; 7.587 ;
; address_from_acu[4]  ; s_data_2_acu[1]  ; 6.916 ; 6.871 ; 7.131 ; 7.086 ;
; address_from_acu[4]  ; s_data_2_acu[2]  ; 7.182 ; 7.142 ; 7.387 ; 7.347 ;
; address_from_acu[4]  ; s_data_2_acu[3]  ; 7.311 ; 7.271 ; 7.506 ; 7.466 ;
; address_from_acu[4]  ; s_data_2_acu[4]  ; 7.311 ; 7.271 ; 7.506 ; 7.466 ;
; address_from_acu[4]  ; s_data_2_acu[5]  ; 6.927 ; 6.845 ; 7.177 ; 7.095 ;
; address_from_acu[4]  ; s_data_2_acu[6]  ; 6.946 ; 6.864 ; 7.193 ; 7.111 ;
; address_from_acu[4]  ; s_data_2_acu[7]  ; 7.182 ; 7.142 ; 7.387 ; 7.347 ;
; address_from_acu[4]  ; s_data_2_acu[8]  ; 7.214 ; 7.169 ; 7.405 ; 7.360 ;
; address_from_acu[4]  ; s_data_2_acu[9]  ; 7.554 ; 7.472 ; 7.723 ; 7.641 ;
; address_from_acu[4]  ; s_data_2_acu[10] ; 6.972 ; 6.932 ; 7.187 ; 7.147 ;
; address_from_acu[4]  ; s_data_2_acu[11] ; 7.311 ; 7.271 ; 7.506 ; 7.466 ;
; address_from_acu[4]  ; s_data_2_acu[12] ; 6.972 ; 6.932 ; 7.187 ; 7.147 ;
; address_from_acu[4]  ; s_data_2_acu[13] ; 6.927 ; 6.845 ; 7.177 ; 7.095 ;
; address_from_acu[4]  ; s_data_2_acu[14] ; 7.551 ; 7.507 ; 7.766 ; 7.722 ;
; address_from_acu[4]  ; s_data_2_acu[15] ; 6.946 ; 6.864 ; 7.193 ; 7.111 ;
; address_from_acu[5]  ; s_data_2_acu[0]  ; 7.398 ; 7.354 ; 7.633 ; 7.589 ;
; address_from_acu[5]  ; s_data_2_acu[1]  ; 6.935 ; 6.890 ; 7.133 ; 7.088 ;
; address_from_acu[5]  ; s_data_2_acu[2]  ; 7.201 ; 7.161 ; 7.389 ; 7.349 ;
; address_from_acu[5]  ; s_data_2_acu[3]  ; 7.330 ; 7.290 ; 7.508 ; 7.468 ;
; address_from_acu[5]  ; s_data_2_acu[4]  ; 7.330 ; 7.290 ; 7.508 ; 7.468 ;
; address_from_acu[5]  ; s_data_2_acu[5]  ; 6.946 ; 6.864 ; 7.179 ; 7.097 ;
; address_from_acu[5]  ; s_data_2_acu[6]  ; 6.965 ; 6.883 ; 7.195 ; 7.113 ;
; address_from_acu[5]  ; s_data_2_acu[7]  ; 7.201 ; 7.161 ; 7.389 ; 7.349 ;
; address_from_acu[5]  ; s_data_2_acu[8]  ; 7.233 ; 7.188 ; 7.407 ; 7.362 ;
; address_from_acu[5]  ; s_data_2_acu[9]  ; 7.573 ; 7.491 ; 7.725 ; 7.643 ;
; address_from_acu[5]  ; s_data_2_acu[10] ; 6.991 ; 6.951 ; 7.189 ; 7.149 ;
; address_from_acu[5]  ; s_data_2_acu[11] ; 7.330 ; 7.290 ; 7.508 ; 7.468 ;
; address_from_acu[5]  ; s_data_2_acu[12] ; 6.991 ; 6.951 ; 7.189 ; 7.149 ;
; address_from_acu[5]  ; s_data_2_acu[13] ; 6.946 ; 6.864 ; 7.179 ; 7.097 ;
; address_from_acu[5]  ; s_data_2_acu[14] ; 7.570 ; 7.526 ; 7.768 ; 7.724 ;
; address_from_acu[5]  ; s_data_2_acu[15] ; 6.965 ; 6.883 ; 7.195 ; 7.113 ;
; address_from_acu[6]  ; s_data_2_acu[0]  ; 7.029 ; 6.985 ; 7.279 ; 7.235 ;
; address_from_acu[6]  ; s_data_2_acu[1]  ; 6.566 ; 6.521 ; 6.779 ; 6.734 ;
; address_from_acu[6]  ; s_data_2_acu[2]  ; 6.832 ; 6.792 ; 7.035 ; 6.995 ;
; address_from_acu[6]  ; s_data_2_acu[3]  ; 6.961 ; 6.921 ; 7.154 ; 7.114 ;
; address_from_acu[6]  ; s_data_2_acu[4]  ; 6.961 ; 6.921 ; 7.154 ; 7.114 ;
; address_from_acu[6]  ; s_data_2_acu[5]  ; 6.577 ; 6.495 ; 6.825 ; 6.743 ;
; address_from_acu[6]  ; s_data_2_acu[6]  ; 6.596 ; 6.514 ; 6.841 ; 6.759 ;
; address_from_acu[6]  ; s_data_2_acu[7]  ; 6.832 ; 6.792 ; 7.035 ; 6.995 ;
; address_from_acu[6]  ; s_data_2_acu[8]  ; 6.864 ; 6.819 ; 7.053 ; 7.008 ;
; address_from_acu[6]  ; s_data_2_acu[9]  ; 7.204 ; 7.122 ; 7.371 ; 7.289 ;
; address_from_acu[6]  ; s_data_2_acu[10] ; 6.622 ; 6.582 ; 6.835 ; 6.795 ;
; address_from_acu[6]  ; s_data_2_acu[11] ; 6.961 ; 6.921 ; 7.154 ; 7.114 ;
; address_from_acu[6]  ; s_data_2_acu[12] ; 6.622 ; 6.582 ; 6.835 ; 6.795 ;
; address_from_acu[6]  ; s_data_2_acu[13] ; 6.577 ; 6.495 ; 6.825 ; 6.743 ;
; address_from_acu[6]  ; s_data_2_acu[14] ; 7.201 ; 7.157 ; 7.414 ; 7.370 ;
; address_from_acu[6]  ; s_data_2_acu[15] ; 6.596 ; 6.514 ; 6.841 ; 6.759 ;
; address_from_acu[7]  ; s_data_2_acu[0]  ; 7.098 ; 7.054 ; 7.370 ; 7.326 ;
; address_from_acu[7]  ; s_data_2_acu[1]  ; 6.635 ; 6.590 ; 6.870 ; 6.825 ;
; address_from_acu[7]  ; s_data_2_acu[2]  ; 6.901 ; 6.861 ; 7.126 ; 7.086 ;
; address_from_acu[7]  ; s_data_2_acu[3]  ; 7.030 ; 6.990 ; 7.245 ; 7.205 ;
; address_from_acu[7]  ; s_data_2_acu[4]  ; 7.030 ; 6.990 ; 7.245 ; 7.205 ;
; address_from_acu[7]  ; s_data_2_acu[5]  ; 6.646 ; 6.564 ; 6.916 ; 6.834 ;
; address_from_acu[7]  ; s_data_2_acu[6]  ; 6.665 ; 6.583 ; 6.932 ; 6.850 ;
; address_from_acu[7]  ; s_data_2_acu[7]  ; 6.901 ; 6.861 ; 7.126 ; 7.086 ;
; address_from_acu[7]  ; s_data_2_acu[8]  ; 6.933 ; 6.888 ; 7.144 ; 7.099 ;
; address_from_acu[7]  ; s_data_2_acu[9]  ; 7.273 ; 7.191 ; 7.462 ; 7.380 ;
; address_from_acu[7]  ; s_data_2_acu[10] ; 6.691 ; 6.651 ; 6.926 ; 6.886 ;
; address_from_acu[7]  ; s_data_2_acu[11] ; 7.030 ; 6.990 ; 7.245 ; 7.205 ;
; address_from_acu[7]  ; s_data_2_acu[12] ; 6.691 ; 6.651 ; 6.926 ; 6.886 ;
; address_from_acu[7]  ; s_data_2_acu[13] ; 6.646 ; 6.564 ; 6.916 ; 6.834 ;
; address_from_acu[7]  ; s_data_2_acu[14] ; 7.270 ; 7.226 ; 7.505 ; 7.461 ;
; address_from_acu[7]  ; s_data_2_acu[15] ; 6.665 ; 6.583 ; 6.932 ; 6.850 ;
; address_from_acu[8]  ; s_data_2_acu[0]  ; 7.124 ; 7.080 ; 7.394 ; 7.350 ;
; address_from_acu[8]  ; s_data_2_acu[1]  ; 6.661 ; 6.616 ; 6.894 ; 6.849 ;
; address_from_acu[8]  ; s_data_2_acu[2]  ; 6.927 ; 6.887 ; 7.150 ; 7.110 ;
; address_from_acu[8]  ; s_data_2_acu[3]  ; 7.056 ; 7.016 ; 7.269 ; 7.229 ;
; address_from_acu[8]  ; s_data_2_acu[4]  ; 7.056 ; 7.016 ; 7.269 ; 7.229 ;
; address_from_acu[8]  ; s_data_2_acu[5]  ; 6.672 ; 6.590 ; 6.940 ; 6.858 ;
; address_from_acu[8]  ; s_data_2_acu[6]  ; 6.691 ; 6.609 ; 6.956 ; 6.874 ;
; address_from_acu[8]  ; s_data_2_acu[7]  ; 6.927 ; 6.887 ; 7.150 ; 7.110 ;
; address_from_acu[8]  ; s_data_2_acu[8]  ; 6.959 ; 6.914 ; 7.168 ; 7.123 ;
; address_from_acu[8]  ; s_data_2_acu[9]  ; 7.299 ; 7.217 ; 7.486 ; 7.404 ;
; address_from_acu[8]  ; s_data_2_acu[10] ; 6.717 ; 6.677 ; 6.950 ; 6.910 ;
; address_from_acu[8]  ; s_data_2_acu[11] ; 7.056 ; 7.016 ; 7.269 ; 7.229 ;
; address_from_acu[8]  ; s_data_2_acu[12] ; 6.717 ; 6.677 ; 6.950 ; 6.910 ;
; address_from_acu[8]  ; s_data_2_acu[13] ; 6.672 ; 6.590 ; 6.940 ; 6.858 ;
; address_from_acu[8]  ; s_data_2_acu[14] ; 7.296 ; 7.252 ; 7.529 ; 7.485 ;
; address_from_acu[8]  ; s_data_2_acu[15] ; 6.691 ; 6.609 ; 6.956 ; 6.874 ;
; address_from_acu[9]  ; s_data_2_acu[0]  ; 6.951 ; 6.907 ; 7.218 ; 7.174 ;
; address_from_acu[9]  ; s_data_2_acu[1]  ; 6.488 ; 6.443 ; 6.718 ; 6.673 ;
; address_from_acu[9]  ; s_data_2_acu[2]  ; 6.754 ; 6.714 ; 6.974 ; 6.934 ;
; address_from_acu[9]  ; s_data_2_acu[3]  ; 6.883 ; 6.843 ; 7.093 ; 7.053 ;
; address_from_acu[9]  ; s_data_2_acu[4]  ; 6.883 ; 6.843 ; 7.093 ; 7.053 ;
; address_from_acu[9]  ; s_data_2_acu[5]  ; 6.499 ; 6.417 ; 6.764 ; 6.682 ;
; address_from_acu[9]  ; s_data_2_acu[6]  ; 6.518 ; 6.436 ; 6.780 ; 6.698 ;
; address_from_acu[9]  ; s_data_2_acu[7]  ; 6.754 ; 6.714 ; 6.974 ; 6.934 ;
; address_from_acu[9]  ; s_data_2_acu[8]  ; 6.786 ; 6.741 ; 6.992 ; 6.947 ;
; address_from_acu[9]  ; s_data_2_acu[9]  ; 7.126 ; 7.044 ; 7.310 ; 7.228 ;
; address_from_acu[9]  ; s_data_2_acu[10] ; 6.544 ; 6.504 ; 6.774 ; 6.734 ;
; address_from_acu[9]  ; s_data_2_acu[11] ; 6.883 ; 6.843 ; 7.093 ; 7.053 ;
; address_from_acu[9]  ; s_data_2_acu[12] ; 6.544 ; 6.504 ; 6.774 ; 6.734 ;
; address_from_acu[9]  ; s_data_2_acu[13] ; 6.499 ; 6.417 ; 6.764 ; 6.682 ;
; address_from_acu[9]  ; s_data_2_acu[14] ; 7.123 ; 7.079 ; 7.353 ; 7.309 ;
; address_from_acu[9]  ; s_data_2_acu[15] ; 6.518 ; 6.436 ; 6.780 ; 6.698 ;
; address_from_acu[10] ; s_data_2_acu[0]  ; 6.666 ; 6.622 ; 6.948 ; 6.904 ;
; address_from_acu[10] ; s_data_2_acu[1]  ; 6.203 ; 6.158 ; 6.448 ; 6.403 ;
; address_from_acu[10] ; s_data_2_acu[2]  ; 6.469 ; 6.429 ; 6.704 ; 6.664 ;
; address_from_acu[10] ; s_data_2_acu[3]  ; 6.598 ; 6.558 ; 6.823 ; 6.783 ;
; address_from_acu[10] ; s_data_2_acu[4]  ; 6.598 ; 6.558 ; 6.823 ; 6.783 ;
; address_from_acu[10] ; s_data_2_acu[5]  ; 6.214 ; 6.132 ; 6.494 ; 6.412 ;
; address_from_acu[10] ; s_data_2_acu[6]  ; 6.233 ; 6.151 ; 6.510 ; 6.428 ;
; address_from_acu[10] ; s_data_2_acu[7]  ; 6.469 ; 6.429 ; 6.704 ; 6.664 ;
; address_from_acu[10] ; s_data_2_acu[8]  ; 6.501 ; 6.456 ; 6.722 ; 6.677 ;
; address_from_acu[10] ; s_data_2_acu[9]  ; 6.841 ; 6.759 ; 7.040 ; 6.958 ;
; address_from_acu[10] ; s_data_2_acu[10] ; 6.259 ; 6.219 ; 6.504 ; 6.464 ;
; address_from_acu[10] ; s_data_2_acu[11] ; 6.598 ; 6.558 ; 6.823 ; 6.783 ;
; address_from_acu[10] ; s_data_2_acu[12] ; 6.259 ; 6.219 ; 6.504 ; 6.464 ;
; address_from_acu[10] ; s_data_2_acu[13] ; 6.214 ; 6.132 ; 6.494 ; 6.412 ;
; address_from_acu[10] ; s_data_2_acu[14] ; 6.838 ; 6.794 ; 7.083 ; 7.039 ;
; address_from_acu[10] ; s_data_2_acu[15] ; 6.233 ; 6.151 ; 6.510 ; 6.428 ;
; address_from_acu[11] ; s_data_2_acu[0]  ; 6.790 ; 6.746 ; 7.089 ; 7.045 ;
; address_from_acu[11] ; s_data_2_acu[1]  ; 6.327 ; 6.282 ; 6.589 ; 6.544 ;
; address_from_acu[11] ; s_data_2_acu[2]  ; 6.593 ; 6.553 ; 6.845 ; 6.805 ;
; address_from_acu[11] ; s_data_2_acu[3]  ; 6.722 ; 6.682 ; 6.964 ; 6.924 ;
; address_from_acu[11] ; s_data_2_acu[4]  ; 6.722 ; 6.682 ; 6.964 ; 6.924 ;
; address_from_acu[11] ; s_data_2_acu[5]  ; 6.338 ; 6.256 ; 6.635 ; 6.553 ;
; address_from_acu[11] ; s_data_2_acu[6]  ; 6.357 ; 6.275 ; 6.651 ; 6.569 ;
; address_from_acu[11] ; s_data_2_acu[7]  ; 6.593 ; 6.553 ; 6.845 ; 6.805 ;
; address_from_acu[11] ; s_data_2_acu[8]  ; 6.625 ; 6.580 ; 6.863 ; 6.818 ;
; address_from_acu[11] ; s_data_2_acu[9]  ; 6.965 ; 6.883 ; 7.181 ; 7.099 ;
; address_from_acu[11] ; s_data_2_acu[10] ; 6.383 ; 6.343 ; 6.645 ; 6.605 ;
; address_from_acu[11] ; s_data_2_acu[11] ; 6.722 ; 6.682 ; 6.964 ; 6.924 ;
; address_from_acu[11] ; s_data_2_acu[12] ; 6.383 ; 6.343 ; 6.645 ; 6.605 ;
; address_from_acu[11] ; s_data_2_acu[13] ; 6.338 ; 6.256 ; 6.635 ; 6.553 ;
; address_from_acu[11] ; s_data_2_acu[14] ; 6.962 ; 6.918 ; 7.224 ; 7.180 ;
; address_from_acu[11] ; s_data_2_acu[15] ; 6.357 ; 6.275 ; 6.651 ; 6.569 ;
; address_from_acu[12] ; s_data_2_acu[0]  ; 6.658 ; 6.614 ; 6.962 ; 6.918 ;
; address_from_acu[12] ; s_data_2_acu[1]  ; 6.195 ; 6.150 ; 6.462 ; 6.417 ;
; address_from_acu[12] ; s_data_2_acu[2]  ; 6.461 ; 6.421 ; 6.718 ; 6.678 ;
; address_from_acu[12] ; s_data_2_acu[3]  ; 6.590 ; 6.550 ; 6.837 ; 6.797 ;
; address_from_acu[12] ; s_data_2_acu[4]  ; 6.590 ; 6.550 ; 6.837 ; 6.797 ;
; address_from_acu[12] ; s_data_2_acu[5]  ; 6.206 ; 6.124 ; 6.508 ; 6.426 ;
; address_from_acu[12] ; s_data_2_acu[6]  ; 6.225 ; 6.143 ; 6.524 ; 6.442 ;
; address_from_acu[12] ; s_data_2_acu[7]  ; 6.461 ; 6.421 ; 6.718 ; 6.678 ;
; address_from_acu[12] ; s_data_2_acu[8]  ; 6.493 ; 6.448 ; 6.736 ; 6.691 ;
; address_from_acu[12] ; s_data_2_acu[9]  ; 6.833 ; 6.751 ; 7.054 ; 6.972 ;
; address_from_acu[12] ; s_data_2_acu[10] ; 6.251 ; 6.211 ; 6.518 ; 6.478 ;
; address_from_acu[12] ; s_data_2_acu[11] ; 6.590 ; 6.550 ; 6.837 ; 6.797 ;
; address_from_acu[12] ; s_data_2_acu[12] ; 6.251 ; 6.211 ; 6.518 ; 6.478 ;
; address_from_acu[12] ; s_data_2_acu[13] ; 6.206 ; 6.124 ; 6.508 ; 6.426 ;
; address_from_acu[12] ; s_data_2_acu[14] ; 6.830 ; 6.786 ; 7.097 ; 7.053 ;
; address_from_acu[12] ; s_data_2_acu[15] ; 6.225 ; 6.143 ; 6.524 ; 6.442 ;
; address_from_acu[13] ; s_data_2_acu[0]  ; 6.770 ; 6.726 ; 7.072 ; 7.028 ;
; address_from_acu[13] ; s_data_2_acu[1]  ; 6.307 ; 6.262 ; 6.572 ; 6.527 ;
; address_from_acu[13] ; s_data_2_acu[2]  ; 6.573 ; 6.533 ; 6.828 ; 6.788 ;
; address_from_acu[13] ; s_data_2_acu[3]  ; 6.702 ; 6.662 ; 6.947 ; 6.907 ;
; address_from_acu[13] ; s_data_2_acu[4]  ; 6.702 ; 6.662 ; 6.947 ; 6.907 ;
; address_from_acu[13] ; s_data_2_acu[5]  ; 6.318 ; 6.236 ; 6.618 ; 6.536 ;
; address_from_acu[13] ; s_data_2_acu[6]  ; 6.337 ; 6.255 ; 6.634 ; 6.552 ;
; address_from_acu[13] ; s_data_2_acu[7]  ; 6.573 ; 6.533 ; 6.828 ; 6.788 ;
; address_from_acu[13] ; s_data_2_acu[8]  ; 6.605 ; 6.560 ; 6.846 ; 6.801 ;
; address_from_acu[13] ; s_data_2_acu[9]  ; 6.945 ; 6.863 ; 7.164 ; 7.082 ;
; address_from_acu[13] ; s_data_2_acu[10] ; 6.363 ; 6.323 ; 6.628 ; 6.588 ;
; address_from_acu[13] ; s_data_2_acu[11] ; 6.702 ; 6.662 ; 6.947 ; 6.907 ;
; address_from_acu[13] ; s_data_2_acu[12] ; 6.363 ; 6.323 ; 6.628 ; 6.588 ;
; address_from_acu[13] ; s_data_2_acu[13] ; 6.318 ; 6.236 ; 6.618 ; 6.536 ;
; address_from_acu[13] ; s_data_2_acu[14] ; 6.942 ; 6.898 ; 7.207 ; 7.163 ;
; address_from_acu[13] ; s_data_2_acu[15] ; 6.337 ; 6.255 ; 6.634 ; 6.552 ;
; address_from_acu[14] ; s_data_2_acu[0]  ; 6.741 ; 6.697 ; 7.012 ; 6.968 ;
; address_from_acu[14] ; s_data_2_acu[1]  ; 6.278 ; 6.233 ; 6.512 ; 6.467 ;
; address_from_acu[14] ; s_data_2_acu[2]  ; 6.544 ; 6.504 ; 6.768 ; 6.728 ;
; address_from_acu[14] ; s_data_2_acu[3]  ; 6.673 ; 6.633 ; 6.887 ; 6.847 ;
; address_from_acu[14] ; s_data_2_acu[4]  ; 6.673 ; 6.633 ; 6.887 ; 6.847 ;
; address_from_acu[14] ; s_data_2_acu[5]  ; 6.289 ; 6.207 ; 6.558 ; 6.476 ;
; address_from_acu[14] ; s_data_2_acu[6]  ; 6.308 ; 6.226 ; 6.574 ; 6.492 ;
; address_from_acu[14] ; s_data_2_acu[7]  ; 6.544 ; 6.504 ; 6.768 ; 6.728 ;
; address_from_acu[14] ; s_data_2_acu[8]  ; 6.576 ; 6.531 ; 6.786 ; 6.741 ;
; address_from_acu[14] ; s_data_2_acu[9]  ; 6.916 ; 6.834 ; 7.104 ; 7.022 ;
; address_from_acu[14] ; s_data_2_acu[10] ; 6.334 ; 6.294 ; 6.568 ; 6.528 ;
; address_from_acu[14] ; s_data_2_acu[11] ; 6.673 ; 6.633 ; 6.887 ; 6.847 ;
; address_from_acu[14] ; s_data_2_acu[12] ; 6.334 ; 6.294 ; 6.568 ; 6.528 ;
; address_from_acu[14] ; s_data_2_acu[13] ; 6.289 ; 6.207 ; 6.558 ; 6.476 ;
; address_from_acu[14] ; s_data_2_acu[14] ; 6.913 ; 6.869 ; 7.147 ; 7.103 ;
; address_from_acu[14] ; s_data_2_acu[15] ; 6.308 ; 6.226 ; 6.574 ; 6.492 ;
; address_from_acu[15] ; s_data_2_acu[0]  ; 6.803 ; 6.759 ; 7.057 ; 7.013 ;
; address_from_acu[15] ; s_data_2_acu[1]  ; 6.340 ; 6.295 ; 6.557 ; 6.512 ;
; address_from_acu[15] ; s_data_2_acu[2]  ; 6.606 ; 6.566 ; 6.813 ; 6.773 ;
; address_from_acu[15] ; s_data_2_acu[3]  ; 6.735 ; 6.695 ; 6.932 ; 6.892 ;
; address_from_acu[15] ; s_data_2_acu[4]  ; 6.735 ; 6.695 ; 6.932 ; 6.892 ;
; address_from_acu[15] ; s_data_2_acu[5]  ; 6.351 ; 6.269 ; 6.603 ; 6.521 ;
; address_from_acu[15] ; s_data_2_acu[6]  ; 6.370 ; 6.288 ; 6.619 ; 6.537 ;
; address_from_acu[15] ; s_data_2_acu[7]  ; 6.606 ; 6.566 ; 6.813 ; 6.773 ;
; address_from_acu[15] ; s_data_2_acu[8]  ; 6.638 ; 6.593 ; 6.831 ; 6.786 ;
; address_from_acu[15] ; s_data_2_acu[9]  ; 6.978 ; 6.896 ; 7.149 ; 7.067 ;
; address_from_acu[15] ; s_data_2_acu[10] ; 6.396 ; 6.356 ; 6.613 ; 6.573 ;
; address_from_acu[15] ; s_data_2_acu[11] ; 6.735 ; 6.695 ; 6.932 ; 6.892 ;
; address_from_acu[15] ; s_data_2_acu[12] ; 6.396 ; 6.356 ; 6.613 ; 6.573 ;
; address_from_acu[15] ; s_data_2_acu[13] ; 6.351 ; 6.269 ; 6.603 ; 6.521 ;
; address_from_acu[15] ; s_data_2_acu[14] ; 6.975 ; 6.931 ; 7.192 ; 7.148 ;
; address_from_acu[15] ; s_data_2_acu[15] ; 6.370 ; 6.288 ; 6.619 ; 6.537 ;
+----------------------+------------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin               ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; s_data_2_acu[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s_data_2_acu[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s_data_2_acu[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s_data_2_acu[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s_data_2_acu[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s_data_2_acu[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s_data_2_acu[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s_data_2_acu[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s_data_2_acu[8]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s_data_2_acu[9]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s_data_2_acu[10]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s_data_2_acu[11]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s_data_2_acu[12]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s_data_2_acu[13]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s_data_2_acu[14]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s_data_2_acu[15]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s_ready_2_acu     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; recover_fsm_n_ack ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; user_fsm_invalid  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+--------------------------------------------------------------------------+
; Input Transition Times                                                   ;
+-----------------------+--------------+-----------------+-----------------+
; Pin                   ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-----------------------+--------------+-----------------+-----------------+
; address_from_acu[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address_from_acu[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address_from_acu[2]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address_from_acu[3]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address_from_acu[4]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address_from_acu[5]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address_from_acu[6]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address_from_acu[7]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address_from_acu[8]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address_from_acu[9]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address_from_acu[10]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address_from_acu[11]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address_from_acu[12]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address_from_acu[13]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address_from_acu[14]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address_from_acu[15]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; raw_reset_n           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; recover_fsm_n         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write_strobe_from_acu ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; read_strobe_from_acu  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_from_acu[0]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_from_acu[10]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_from_acu[6]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_from_acu[9]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_from_acu[5]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_from_acu[8]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_from_acu[4]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_from_acu[7]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_from_acu[1]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_from_acu[15]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_from_acu[3]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_from_acu[14]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_from_acu[2]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_from_acu[13]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_from_acu[11]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_from_acu[12]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-----------------------+--------------+-----------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; s_data_2_acu[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.34 V              ; -0.00633 V          ; 0.232 V                              ; 0.083 V                              ; 1.94e-09 s                  ; 1.83e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.34 V             ; -0.00633 V         ; 0.232 V                             ; 0.083 V                             ; 1.94e-09 s                 ; 1.83e-09 s                 ; No                        ; Yes                       ;
; s_data_2_acu[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; s_data_2_acu[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; s_data_2_acu[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; s_data_2_acu[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; s_data_2_acu[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; s_data_2_acu[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; s_data_2_acu[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; s_data_2_acu[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; s_data_2_acu[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; s_data_2_acu[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; s_data_2_acu[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; s_data_2_acu[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; s_data_2_acu[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; s_data_2_acu[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; s_data_2_acu[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; s_ready_2_acu     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; recover_fsm_n_ack ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; user_fsm_invalid  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0349 V           ; 0.156 V                              ; 0.09 V                               ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0349 V          ; 0.156 V                             ; 0.09 V                              ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; s_data_2_acu[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.33 V              ; -0.00252 V          ; 0.203 V                              ; 0.046 V                              ; 2.34e-09 s                  ; 2.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.33 V             ; -0.00252 V         ; 0.203 V                             ; 0.046 V                             ; 2.34e-09 s                 ; 2.24e-09 s                 ; Yes                       ; Yes                       ;
; s_data_2_acu[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; s_data_2_acu[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; s_data_2_acu[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; s_data_2_acu[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; s_data_2_acu[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; s_data_2_acu[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; s_data_2_acu[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; s_data_2_acu[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; s_data_2_acu[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; s_data_2_acu[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; s_data_2_acu[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; s_data_2_acu[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; s_data_2_acu[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; s_data_2_acu[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; s_data_2_acu[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; s_ready_2_acu     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; recover_fsm_n_ack ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; user_fsm_invalid  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00496 V          ; 0.088 V                              ; 0.006 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00496 V         ; 0.088 V                             ; 0.006 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; s_data_2_acu[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.65 V              ; -0.0109 V           ; 0.234 V                              ; 0.125 V                              ; 1.64e-09 s                  ; 1.59e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.65 V             ; -0.0109 V          ; 0.234 V                             ; 0.125 V                             ; 1.64e-09 s                 ; 1.59e-09 s                 ; No                        ; Yes                       ;
; s_data_2_acu[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; s_data_2_acu[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; s_data_2_acu[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; s_data_2_acu[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; s_data_2_acu[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; s_data_2_acu[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; s_data_2_acu[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; s_data_2_acu[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; s_data_2_acu[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; s_data_2_acu[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; s_data_2_acu[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; s_data_2_acu[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; s_data_2_acu[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; s_data_2_acu[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; s_data_2_acu[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; s_ready_2_acu     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; recover_fsm_n_ack ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; user_fsm_invalid  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.144 V                              ; 0.088 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.144 V                             ; 0.088 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 4694     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 4694     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 70       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 70       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 36    ; 36   ;
; Unconstrained Input Port Paths  ; 1691  ; 1691 ;
; Unconstrained Output Ports      ; 19    ; 19   ;
; Unconstrained Output Port Paths ; 276   ; 276  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Full Version
    Info: Processing started: Wed May  8 17:26:21 2019
Info: Command: quartus_sta acu_stack -c acu_stack
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'acu_stack.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.449
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.449      -447.738 clk 
Info (332146): Worst-case hold slack is 0.296
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.296         0.000 clk 
Info (332146): Worst-case recovery slack is -0.932
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.932       -41.685 clk 
Info (332146): Worst-case removal slack is 0.560
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.560         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -254.696 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.024
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.024      -380.777 clk 
Info (332146): Worst-case hold slack is 0.293
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.293         0.000 clk 
Info (332146): Worst-case recovery slack is -0.741
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.741       -29.948 clk 
Info (332146): Worst-case removal slack is 0.505
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.505         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -254.696 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.496
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.496      -168.026 clk 
Info (332146): Worst-case hold slack is 0.146
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.146         0.000 clk 
Info (332146): Worst-case recovery slack is -0.133
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.133        -1.756 clk 
Info (332146): Worst-case removal slack is 0.314
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.314         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -258.424 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 386 megabytes
    Info: Processing ended: Wed May  8 17:26:28 2019
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:06


