<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:21:51.2151</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.03.30</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0041961</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>후면 트랜지스터를 갖는 반도체 소자</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE INCLUDING BACKSIDE  TRANSISTORS</inventionTitleEng><openDate>2024.10.08</openDate><openNumber>10-2024-0146854</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/35</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/50</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/40</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 반도체 소자는 제1 표면 및 상기 제1 표면과 대향하는 제2 표면을 갖는 제1 기판을 포함할 수 있다. 상기 제1 기판의 상기 제1 표면 상에 배치되고, 교번 적층된 다수의 층간 절연층 및 다수의 수평 배선 층, 그리고 상기 다수의 층간 절연층 및 상기 다수의 수평 배선 층을 관통하는 다수의 채널 구조체를 갖는 적층 구조체가 제공될 수 있다. 상기 제1 기판의 상기 제2 표면 상에 다수의 상부 트랜지스터가 배치될 수 있다. 상기 적층 구조체 상에 배치되고, 다수의 하부 트랜지스터를 갖는 로직 구조체가 제공될 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 표면 및 상기 제1 표면과 대향하는 제2 표면을 갖는 제1 기판;상기 제1 기판의 상기 제1 표면 상에 배치되고, 교번 적층된 다수의 층간 절연층 및 다수의 수평 배선 층, 그리고 상기 다수의 층간 절연층 및 상기 다수의 수평 배선 층을 관통하는 다수의 채널 구조체를 갖는 적층 구조체;상기 제1 기판의 상기 제2 표면 상의 다수의 상부 트랜지스터; 및상기 적층 구조체 상에 배치되고, 다수의 하부 트랜지스터를 갖는 로직 구조체를 포함하는 반도체 소자.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 다수의 상부 트랜지스터는 상기 다수의 수평 배선 층 중 대응하는 하나에 접속된 상부 패스 트랜지스터를 포함하고,상기 다수의 하부 트랜지스터는 상기 다수의 수평 배선 층 중 대응하는 다른 하나에 접속된 하부 패스 트랜지스터를 포함하는 반도체 소자.</claim></claimInfo><claimInfo><claim>3. 제2 항에 있어서,상기 적층 구조체는 제1 및 제2 콘택 플러그, 상기 제1 및 제2 콘택 플러그의 각각은 상기 다수의 수평 배선 층 중 대응하는 하나에 접속되고; 및상기 적층 구조체를 관통하는 제1 관통 전극을 더 포함하되,상기 상부 패스 트랜지스터는 상기 제1 관통 전극을 경유하여 상기 제1 콘택 플러그에 접속되고,상기 하부 패스 트랜지스터는 상기 제2 콘택 플러그에 접속된 반도체 소자.</claim></claimInfo><claimInfo><claim>4. 제3 항에 있어서,상기 로직 구조체 및 상기 적층 구조체 사이의 인터페이스(interface);상기 적층 구조체 및 상기 인터페이스 사이의 다수의 중간 배선; 및 상기 다수의 중간 배선 및 상기 인터페이스 사이의 다수의 상부 패드를 더 포함하고,상기 로직 구조체는 제2 기판, 상기 제2 기판 및 상기 인터페이스 사이의 다수의 하부 배선, 상기 다수의 하부 배선 및 상기 인터페이스 사이의 다수의 하부 패드를 더 포함하되,상기 로직 구조체는 상기 적층 구조체 상에 본딩(bonding)된 반도체 소자.</claim></claimInfo><claimInfo><claim>5. 제4 항에 있어서,상기 다수의 상부 패드의 각각은 상기 다수의 하부 패드 중 대응하는 하나에 직접적으로 접촉된 반도체 소자.</claim></claimInfo><claimInfo><claim>6. 제4 항에 있어서,상기 상부 패스 트랜지스터는 상기 제1 관통 전극 및 상기 다수의 중간 배선을 경유하여 상기 제1 콘택 플러그에 접속된 반도체 소자.</claim></claimInfo><claimInfo><claim>7. 제4 항에 있어서,상기 상부 패스 트랜지스터는 상기 제1 관통 전극, 상기 다수의 중간 배선, 상기 다수의 상부 패드, 상기 다수의 하부 패드 및 상기 다수의 하부 배선을 경유하여 상기 제1 콘택 플러그에 접속된 반도체 소자.</claim></claimInfo><claimInfo><claim>8. 제4 항에 있어서,상기 하부 패스 트랜지스터는 상기 다수의 하부 배선, 상기 다수의 하부 패드, 상기 다수의 상부 패드, 및 상기 다수의 중간 배선을 경유하여 상기 제2 콘택 플러그에 접속된 반도체 소자.</claim></claimInfo><claimInfo><claim>9. 제2 항에 있어서,상기 적층 구조체를 관통하는 제2 관통 전극을 더 포함하고,상기 다수의 상부 트랜지스터 및 상기 다수의 하부 트랜지스터 중 적어도 하나는 상기 제2 관통 전극을 경유하여 상기 상부 패스 트랜지스터 및 상기 하부 패스 트랜지스터에 접속된 블록 스위치 트랜지스터를 더 포함하는 반도체 소자.</claim></claimInfo><claimInfo><claim>10. 제1 항에 있어서,상기 다수의 상부 트랜지스터 및 상기 다수의 하부 트랜지스터 중 적어도 하나는 상기 다수의 채널 구조체에 접속된 다수의 페이지 버퍼 트랜지스터를 포함하는 반도체 소자.</claim></claimInfo><claimInfo><claim>11. 제1 항에 있어서,상기 적층 구조체를 관통하는 제3 관통 전극을 더 포함하고,상기 다수의 상부 트랜지스터는 상기 제3 관통 전극을 경유하여 상기 다수의 채널 구조체 중 대응하는 하나에 접속된 상부 페이지 버퍼 트랜지스터를 포함하고,상기 다수의 하부 트랜지스터는 상기 다수의 채널 구조체 중 대응하는 다른 하나에 접속된 하부 페이지 버퍼 트랜지스터를 포함하는 반도체 소자.</claim></claimInfo><claimInfo><claim>12. 제1 항에 있어서,상기 적층 구조체는 제1 내지 제4 콘택 플러그를 더 포함하고, 상기 적층 구조체는 제1 셀 영역, 제2 셀 영역, 그리고 상기 제1 셀 영역 및 상기 제2 셀 영역 사이의 연결 영역을 포함하며, 상기 다수의 채널 구조체는 상기 제1 셀 영역 및 상기 제2 셀 영역 내에 배치되고, 상기 제1 내지 제4 콘택 플러그는 상기 연결 영역 내에 배치되고,상기 다수의 수평 배선층은 상기 제1 및 제3 콘택 플러그와 접속된 제1 워드 라인 그리고 상기 제2 및 제4 콘택 플러그와 접속된 제2 워드 라인을 포함하고,상기 다수의 상부 트랜지스터는 상기 제1 콘택 플러그와 접속된 제1 상부 패스 트랜지스터 및 상기 제3 콘택 플러그와 접속된 제2 상부 패스 트랜지스터를 포함하며, 상기 다수의 하부 트랜지스터는 상기 제2 콘택 플러그와 접속된 제1 하부 패스 트랜지스터 및 상기 제4 콘택 플러그와 접속된 제2 하부 패스 트랜지스터를 포함하고,상기 제1 콘택 플러그 및 상기 제1 셀 영역 사이의 간격은 상기 제3 콘택 플러그 및 상기 제2 셀 영역 사이의 간격과 동일하고,상기 제2 콘택 플러그 및 상기 제1 셀 영역 사이의 간격은 상기 제4 콘택 플러그 및 상기 제2 셀 영역 사이의 간격과 동일한 반도체 소자.</claim></claimInfo><claimInfo><claim>13. 제1 표면 및 상기 제1 표면과 대향하는 제2 표면을 갖는 제1 기판;상기 제1 기판의 상기 제1 표면 상에 배치되고, 교번 적층된 다수의 층간 절연층 및 다수의 수평 배선 층, 그리고 상기 다수의 층간 절연층 및 상기 다수의 수평 배선 층을 관통하는 다수의 채널 구조체를 갖는 적층 구조체, 상기 적층 구조체는 셀 영역 및 상기 셀 영역에 연속된 연결 영역을 가지며, 상기 다수의 채널 구조체는 상기 셀 영역 내에 배치되고;상기 제1 기판의 상기 제2 표면 상의 다수의 상부 트랜지스터;상기 적층 구조체 상의 상기 제1 기판과 동일한 수평 레벨에 배치되고 상기 다수의 채널 구조체에 접속된 공통 소스 라인; 및상기 적층 구조체 상에 본딩(bonding)되고, 다수의 하부 트랜지스터를 갖는 로직 구조체를 포함하는 반도체 소자.</claim></claimInfo><claimInfo><claim>14. 제13 항에 있어서,상기 다수의 상부 트랜지스터는 상기 연결 영역 상에 정렬된 반도체 소자.</claim></claimInfo><claimInfo><claim>15. 제13 항에 있어서,상기 공통 소스 라인은 상기 셀 영역 상에 정렬된 반도체 소자.</claim></claimInfo><claimInfo><claim>16. 제13 항에 있어서,상기 공통 소스 라인의 하면은 상기 제1 표면과 동일한 평면을 이루고,상기 공통 소스 라인의 상면은 상기 제2 표면과 동일한 평면을 이루는 반도체 소자.</claim></claimInfo><claimInfo><claim>17. 제13 항에 있어서,상기 다수의 채널 구조체의 각각은 코어 층;상기 코어 층 외측의 채널 층;상기 채널 층 외측의 터널 층;상기 터널 층 외측의 전하 저장 층(charge trap layer); 및 상기 전하 저장 층 외측의 블로킹 층을 포함하되,상기 채널 층은 상기 공통 소스 라인에 직접적으로 접촉된 반도체 소자.</claim></claimInfo><claimInfo><claim>18. 제17 항에 있어서,상기 채널 층의 최상단은 상기 공통 소스 라인의 최하단 및 상기 제1 표면보다 높은 레벨에 돌출된 반도체 소자.</claim></claimInfo><claimInfo><claim>19. 제17 항에 있어서,상기 코어 층의 최상단은 상기 공통 소스 라인의 최하단 및 상기 제1 표면보다 높은 레벨에 돌출된 반도체 소자.</claim></claimInfo><claimInfo><claim>20. 제1 표면 및 상기 제1 표면과 대향하는 제2 표면을 갖는 제1 기판;상기 제1 기판의 상기 제1 표면 상에 배치되고, 교번 적층된 다수의 층간 절연층 및 다수의 수평 배선 층, 그리고 상기 다수의 층간 절연층 및 상기 다수의 수평 배선 층을 관통하는 다수의 채널 구조체를 갖는 적층 구조체;상기 제1 기판의 상기 제2 표면 상의 다수의 상부 트랜지스터; 및상기 적층 구조체 상의 상기 제1 기판과 동일한 수평 레벨에 배치되고 상기 다수의 채널 구조체에 접속된 공통 소스 라인을 포함하는 반도체 소자.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 이천시...</address><code>119980045698</code><country>대한민국</country><engName>SK hynix Inc.</engName><name>에스케이하이닉스 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 이천시...</address><code> </code><country> </country><engName>KANG, Chang Woo</engName><name>강창우</name></inventorInfo><inventorInfo><address>경기도 이천시...</address><code> </code><country> </country><engName>KIM, Jin Ho</engName><name>김진호</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 테헤란로 **길 **, **층(대치동, 시몬타워)</address><code>920171002616</code><country>대한민국</country><engName>YUIL HIGHEST INTERNATIONAL PATENT AND LAW FIRM</engName><name>특허법인(유한)유일하이스트</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.03.30</receiptDate><receiptNumber>1-1-2023-0360130-68</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230041961.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=348aaf18c46825cf02d6c2de1c78338eb5768b3bf1aba7dd7cce581f0bcdc5edcc450774bd7bb16927fb70465e833b3fd9b5730621abbac66eac7058d8b54286145e381dafdd8b05</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cff816939851e79e122a724e662501e4182f8520777ef1c3448df4fc08845c2a6b27ccccc48c9676b734c8ab13b20c5568def9b9a46adc49b7</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>