TimeQuest Timing Analyzer report for DrinksMachine
Fri Apr 07 15:21:25 2017
Quartus Prime Version 15.1.1 Build 189 12/02/2015 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'ClkDividerN:inst4|clkOut'
 14. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 15. Slow 1200mV 85C Model Hold: 'ClkDividerN:inst4|clkOut'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 24. Slow 1200mV 0C Model Setup: 'ClkDividerN:inst4|clkOut'
 25. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 26. Slow 1200mV 0C Model Hold: 'ClkDividerN:inst4|clkOut'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 34. Fast 1200mV 0C Model Setup: 'ClkDividerN:inst4|clkOut'
 35. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 36. Fast 1200mV 0C Model Hold: 'ClkDividerN:inst4|clkOut'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 15.1.1 Build 189 12/02/2015 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; DrinksMachine                                       ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                             ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; Clock Name               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                      ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; ClkDividerN:inst4|clkOut ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClkDividerN:inst4|clkOut } ;
; CLOCK_50                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                 ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                      ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                                          ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; 264.9 MHz  ; 250.0 MHz       ; CLOCK_50                 ; limit due to minimum period restriction (max I/O toggle rate) ;
; 573.72 MHz ; 437.64 MHz      ; ClkDividerN:inst4|clkOut ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary               ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -2.775 ; -71.943       ;
; ClkDividerN:inst4|clkOut ; -0.743 ; -1.738        ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary               ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; CLOCK_50                 ; 0.441 ; 0.000         ;
; ClkDividerN:inst4|clkOut ; 0.565 ; 0.000         ;
+--------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.000 ; -37.695       ;
; ClkDividerN:inst4|clkOut ; -1.285 ; -7.710        ;
+--------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.775 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.692      ;
; -2.775 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.692      ;
; -2.775 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.692      ;
; -2.775 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.692      ;
; -2.775 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.692      ;
; -2.775 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.692      ;
; -2.775 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.692      ;
; -2.775 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.692      ;
; -2.775 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.692      ;
; -2.775 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.692      ;
; -2.775 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.692      ;
; -2.775 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.692      ;
; -2.669 ; ClkDividerN:inst4|s_divCounter[15] ; ClkDividerN:inst4|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.586      ;
; -2.669 ; ClkDividerN:inst4|s_divCounter[15] ; ClkDividerN:inst4|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.586      ;
; -2.669 ; ClkDividerN:inst4|s_divCounter[15] ; ClkDividerN:inst4|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.586      ;
; -2.669 ; ClkDividerN:inst4|s_divCounter[15] ; ClkDividerN:inst4|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.586      ;
; -2.669 ; ClkDividerN:inst4|s_divCounter[15] ; ClkDividerN:inst4|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.586      ;
; -2.669 ; ClkDividerN:inst4|s_divCounter[15] ; ClkDividerN:inst4|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.586      ;
; -2.669 ; ClkDividerN:inst4|s_divCounter[15] ; ClkDividerN:inst4|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.586      ;
; -2.669 ; ClkDividerN:inst4|s_divCounter[15] ; ClkDividerN:inst4|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.586      ;
; -2.669 ; ClkDividerN:inst4|s_divCounter[15] ; ClkDividerN:inst4|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.586      ;
; -2.669 ; ClkDividerN:inst4|s_divCounter[15] ; ClkDividerN:inst4|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.586      ;
; -2.669 ; ClkDividerN:inst4|s_divCounter[15] ; ClkDividerN:inst4|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.586      ;
; -2.669 ; ClkDividerN:inst4|s_divCounter[15] ; ClkDividerN:inst4|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.586      ;
; -2.624 ; ClkDividerN:inst4|s_divCounter[19] ; ClkDividerN:inst4|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.541      ;
; -2.624 ; ClkDividerN:inst4|s_divCounter[19] ; ClkDividerN:inst4|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.541      ;
; -2.624 ; ClkDividerN:inst4|s_divCounter[19] ; ClkDividerN:inst4|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.541      ;
; -2.624 ; ClkDividerN:inst4|s_divCounter[19] ; ClkDividerN:inst4|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.541      ;
; -2.624 ; ClkDividerN:inst4|s_divCounter[19] ; ClkDividerN:inst4|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.541      ;
; -2.624 ; ClkDividerN:inst4|s_divCounter[19] ; ClkDividerN:inst4|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.541      ;
; -2.624 ; ClkDividerN:inst4|s_divCounter[19] ; ClkDividerN:inst4|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.541      ;
; -2.624 ; ClkDividerN:inst4|s_divCounter[19] ; ClkDividerN:inst4|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.541      ;
; -2.624 ; ClkDividerN:inst4|s_divCounter[19] ; ClkDividerN:inst4|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.541      ;
; -2.624 ; ClkDividerN:inst4|s_divCounter[19] ; ClkDividerN:inst4|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.541      ;
; -2.624 ; ClkDividerN:inst4|s_divCounter[19] ; ClkDividerN:inst4|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.541      ;
; -2.624 ; ClkDividerN:inst4|s_divCounter[19] ; ClkDividerN:inst4|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.541      ;
; -2.611 ; ClkDividerN:inst4|s_divCounter[22] ; ClkDividerN:inst4|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.528      ;
; -2.611 ; ClkDividerN:inst4|s_divCounter[22] ; ClkDividerN:inst4|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.528      ;
; -2.611 ; ClkDividerN:inst4|s_divCounter[22] ; ClkDividerN:inst4|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.528      ;
; -2.611 ; ClkDividerN:inst4|s_divCounter[22] ; ClkDividerN:inst4|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.528      ;
; -2.611 ; ClkDividerN:inst4|s_divCounter[22] ; ClkDividerN:inst4|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.528      ;
; -2.611 ; ClkDividerN:inst4|s_divCounter[22] ; ClkDividerN:inst4|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.528      ;
; -2.611 ; ClkDividerN:inst4|s_divCounter[22] ; ClkDividerN:inst4|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.528      ;
; -2.611 ; ClkDividerN:inst4|s_divCounter[22] ; ClkDividerN:inst4|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.528      ;
; -2.611 ; ClkDividerN:inst4|s_divCounter[22] ; ClkDividerN:inst4|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.528      ;
; -2.611 ; ClkDividerN:inst4|s_divCounter[22] ; ClkDividerN:inst4|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.528      ;
; -2.611 ; ClkDividerN:inst4|s_divCounter[22] ; ClkDividerN:inst4|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.528      ;
; -2.611 ; ClkDividerN:inst4|s_divCounter[22] ; ClkDividerN:inst4|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.528      ;
; -2.602 ; ClkDividerN:inst4|s_divCounter[17] ; ClkDividerN:inst4|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.519      ;
; -2.602 ; ClkDividerN:inst4|s_divCounter[17] ; ClkDividerN:inst4|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.519      ;
; -2.602 ; ClkDividerN:inst4|s_divCounter[17] ; ClkDividerN:inst4|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.519      ;
; -2.602 ; ClkDividerN:inst4|s_divCounter[17] ; ClkDividerN:inst4|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.519      ;
; -2.602 ; ClkDividerN:inst4|s_divCounter[17] ; ClkDividerN:inst4|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.519      ;
; -2.602 ; ClkDividerN:inst4|s_divCounter[17] ; ClkDividerN:inst4|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.519      ;
; -2.602 ; ClkDividerN:inst4|s_divCounter[17] ; ClkDividerN:inst4|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.519      ;
; -2.602 ; ClkDividerN:inst4|s_divCounter[17] ; ClkDividerN:inst4|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.519      ;
; -2.602 ; ClkDividerN:inst4|s_divCounter[17] ; ClkDividerN:inst4|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.519      ;
; -2.602 ; ClkDividerN:inst4|s_divCounter[17] ; ClkDividerN:inst4|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.519      ;
; -2.602 ; ClkDividerN:inst4|s_divCounter[17] ; ClkDividerN:inst4|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.519      ;
; -2.602 ; ClkDividerN:inst4|s_divCounter[17] ; ClkDividerN:inst4|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.519      ;
; -2.596 ; ClkDividerN:inst4|s_divCounter[25] ; ClkDividerN:inst4|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.513      ;
; -2.596 ; ClkDividerN:inst4|s_divCounter[25] ; ClkDividerN:inst4|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.513      ;
; -2.596 ; ClkDividerN:inst4|s_divCounter[25] ; ClkDividerN:inst4|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.513      ;
; -2.596 ; ClkDividerN:inst4|s_divCounter[25] ; ClkDividerN:inst4|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.513      ;
; -2.596 ; ClkDividerN:inst4|s_divCounter[25] ; ClkDividerN:inst4|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.513      ;
; -2.596 ; ClkDividerN:inst4|s_divCounter[25] ; ClkDividerN:inst4|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.513      ;
; -2.596 ; ClkDividerN:inst4|s_divCounter[25] ; ClkDividerN:inst4|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.513      ;
; -2.596 ; ClkDividerN:inst4|s_divCounter[25] ; ClkDividerN:inst4|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.513      ;
; -2.596 ; ClkDividerN:inst4|s_divCounter[25] ; ClkDividerN:inst4|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.513      ;
; -2.596 ; ClkDividerN:inst4|s_divCounter[25] ; ClkDividerN:inst4|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.513      ;
; -2.596 ; ClkDividerN:inst4|s_divCounter[25] ; ClkDividerN:inst4|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.513      ;
; -2.596 ; ClkDividerN:inst4|s_divCounter[25] ; ClkDividerN:inst4|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.513      ;
; -2.595 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.508      ;
; -2.595 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.508      ;
; -2.595 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.508      ;
; -2.595 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.508      ;
; -2.595 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.508      ;
; -2.595 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.508      ;
; -2.595 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.508      ;
; -2.595 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.508      ;
; -2.595 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.508      ;
; -2.595 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.508      ;
; -2.595 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.508      ;
; -2.595 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.508      ;
; -2.595 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.508      ;
; -2.566 ; ClkDividerN:inst4|s_divCounter[1]  ; ClkDividerN:inst4|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.488      ;
; -2.566 ; ClkDividerN:inst4|s_divCounter[1]  ; ClkDividerN:inst4|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.488      ;
; -2.566 ; ClkDividerN:inst4|s_divCounter[1]  ; ClkDividerN:inst4|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.488      ;
; -2.566 ; ClkDividerN:inst4|s_divCounter[1]  ; ClkDividerN:inst4|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.488      ;
; -2.566 ; ClkDividerN:inst4|s_divCounter[1]  ; ClkDividerN:inst4|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.488      ;
; -2.566 ; ClkDividerN:inst4|s_divCounter[1]  ; ClkDividerN:inst4|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.488      ;
; -2.566 ; ClkDividerN:inst4|s_divCounter[1]  ; ClkDividerN:inst4|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.488      ;
; -2.566 ; ClkDividerN:inst4|s_divCounter[1]  ; ClkDividerN:inst4|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.488      ;
; -2.566 ; ClkDividerN:inst4|s_divCounter[1]  ; ClkDividerN:inst4|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.488      ;
; -2.566 ; ClkDividerN:inst4|s_divCounter[1]  ; ClkDividerN:inst4|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.488      ;
; -2.566 ; ClkDividerN:inst4|s_divCounter[1]  ; ClkDividerN:inst4|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.488      ;
; -2.566 ; ClkDividerN:inst4|s_divCounter[1]  ; ClkDividerN:inst4|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.488      ;
; -2.564 ; ClkDividerN:inst4|s_divCounter[2]  ; ClkDividerN:inst4|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.486      ;
; -2.564 ; ClkDividerN:inst4|s_divCounter[2]  ; ClkDividerN:inst4|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.486      ;
; -2.564 ; ClkDividerN:inst4|s_divCounter[2]  ; ClkDividerN:inst4|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.486      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ClkDividerN:inst4|clkOut'                                                                                                                               ;
+--------+---------------------------------------+---------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.743 ; ControlUnit:inst2|s_currentState.SUM4 ; ControlUnit:inst2|s_currentState.SUMF ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 1.000        ; -0.079     ; 1.662      ;
; -0.405 ; ControlUnit:inst2|s_currentState.SUM1 ; ControlUnit:inst2|s_currentState.SUM4 ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 1.000        ; -0.079     ; 1.324      ;
; -0.405 ; ControlUnit:inst2|s_currentState.SUMF ; ControlUnit:inst2|s_currentState.SUMF ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 1.000        ; -0.079     ; 1.324      ;
; -0.404 ; ControlUnit:inst2|s_currentState.SUM2 ; ControlUnit:inst2|s_currentState.SUMF ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 1.000        ; -0.079     ; 1.323      ;
; -0.368 ; ControlUnit:inst2|s_currentState.SUMI ; ControlUnit:inst2|s_currentState.SUM3 ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 1.000        ; -0.079     ; 1.287      ;
; -0.318 ; ControlUnit:inst2|s_currentState.SUM3 ; ControlUnit:inst2|s_currentState.SUM4 ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 1.000        ; -0.079     ; 1.237      ;
; -0.262 ; ControlUnit:inst2|s_currentState.SUM3 ; ControlUnit:inst2|s_currentState.SUMF ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 1.000        ; -0.079     ; 1.181      ;
; -0.258 ; ControlUnit:inst2|s_currentState.SUM3 ; ControlUnit:inst2|s_currentState.SUM3 ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 1.000        ; -0.079     ; 1.177      ;
; -0.244 ; ControlUnit:inst2|s_currentState.SUM4 ; ControlUnit:inst2|s_currentState.SUM4 ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 1.000        ; -0.079     ; 1.163      ;
; -0.175 ; ControlUnit:inst2|s_currentState.SUMI ; ControlUnit:inst2|s_currentState.SUM1 ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 1.000        ; -0.079     ; 1.094      ;
; -0.047 ; ControlUnit:inst2|s_currentState.SUM1 ; ControlUnit:inst2|s_currentState.SUM2 ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 1.000        ; -0.079     ; 0.966      ;
; -0.045 ; ControlUnit:inst2|s_currentState.SUM2 ; ControlUnit:inst2|s_currentState.SUM3 ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 1.000        ; -0.079     ; 0.964      ;
+--------+---------------------------------------+---------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.441 ; ClkDividerN:inst4|s_divCounter[25] ; ClkDividerN:inst4|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.708      ;
; 0.641 ; ClkDividerN:inst4|s_divCounter[19] ; ClkDividerN:inst4|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.908      ;
; 0.642 ; ClkDividerN:inst4|s_divCounter[3]  ; ClkDividerN:inst4|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.908      ;
; 0.642 ; ClkDividerN:inst4|s_divCounter[10] ; ClkDividerN:inst4|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.908      ;
; 0.643 ; ClkDividerN:inst4|s_divCounter[8]  ; ClkDividerN:inst4|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.909      ;
; 0.643 ; ClkDividerN:inst4|s_divCounter[9]  ; ClkDividerN:inst4|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.909      ;
; 0.644 ; ClkDividerN:inst4|s_divCounter[1]  ; ClkDividerN:inst4|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.910      ;
; 0.644 ; ClkDividerN:inst4|s_divCounter[2]  ; ClkDividerN:inst4|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.910      ;
; 0.644 ; ClkDividerN:inst4|s_divCounter[7]  ; ClkDividerN:inst4|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.910      ;
; 0.644 ; ClkDividerN:inst4|s_divCounter[21] ; ClkDividerN:inst4|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.911      ;
; 0.645 ; ClkDividerN:inst4|s_divCounter[5]  ; ClkDividerN:inst4|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.911      ;
; 0.648 ; ClkDividerN:inst4|s_divCounter[4]  ; ClkDividerN:inst4|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.914      ;
; 0.648 ; ClkDividerN:inst4|s_divCounter[22] ; ClkDividerN:inst4|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.915      ;
; 0.657 ; ClkDividerN:inst4|s_divCounter[11] ; ClkDividerN:inst4|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; ClkDividerN:inst4|s_divCounter[12] ; ClkDividerN:inst4|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; ClkDividerN:inst4|s_divCounter[16] ; ClkDividerN:inst4|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.658 ; ClkDividerN:inst4|s_divCounter[24] ; ClkDividerN:inst4|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.925      ;
; 0.665 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.932      ;
; 0.666 ; ClkDividerN:inst4|s_divCounter[23] ; ClkDividerN:inst4|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.933      ;
; 0.676 ; ClkDividerN:inst4|s_divCounter[0]  ; ClkDividerN:inst4|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.942      ;
; 0.679 ; ClkDividerN:inst4|s_divCounter[15] ; ClkDividerN:inst4|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.946      ;
; 0.682 ; ClkDividerN:inst4|s_divCounter[14] ; ClkDividerN:inst4|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.949      ;
; 0.684 ; ClkDividerN:inst4|s_divCounter[6]  ; ClkDividerN:inst4|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.950      ;
; 0.823 ; ClkDividerN:inst4|s_divCounter[17] ; ClkDividerN:inst4|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.090      ;
; 0.825 ; ClkDividerN:inst4|s_divCounter[20] ; ClkDividerN:inst4|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.092      ;
; 0.959 ; ClkDividerN:inst4|s_divCounter[19] ; ClkDividerN:inst4|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.226      ;
; 0.960 ; ClkDividerN:inst4|s_divCounter[9]  ; ClkDividerN:inst4|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.226      ;
; 0.960 ; ClkDividerN:inst4|s_divCounter[3]  ; ClkDividerN:inst4|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.226      ;
; 0.961 ; ClkDividerN:inst4|s_divCounter[7]  ; ClkDividerN:inst4|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.227      ;
; 0.961 ; ClkDividerN:inst4|s_divCounter[1]  ; ClkDividerN:inst4|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.227      ;
; 0.961 ; ClkDividerN:inst4|s_divCounter[21] ; ClkDividerN:inst4|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.228      ;
; 0.962 ; ClkDividerN:inst4|s_divCounter[5]  ; ClkDividerN:inst4|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.228      ;
; 0.969 ; ClkDividerN:inst4|s_divCounter[10] ; ClkDividerN:inst4|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.235      ;
; 0.970 ; ClkDividerN:inst4|s_divCounter[8]  ; ClkDividerN:inst4|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.236      ;
; 0.971 ; ClkDividerN:inst4|s_divCounter[2]  ; ClkDividerN:inst4|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.237      ;
; 0.974 ; ClkDividerN:inst4|s_divCounter[11] ; ClkDividerN:inst4|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.240      ;
; 0.974 ; ClkDividerN:inst4|s_divCounter[10] ; ClkDividerN:inst4|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.240      ;
; 0.975 ; ClkDividerN:inst4|s_divCounter[4]  ; ClkDividerN:inst4|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.241      ;
; 0.975 ; ClkDividerN:inst4|s_divCounter[22] ; ClkDividerN:inst4|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.975 ; ClkDividerN:inst4|s_divCounter[8]  ; ClkDividerN:inst4|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.241      ;
; 0.976 ; ClkDividerN:inst4|s_divCounter[2]  ; ClkDividerN:inst4|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.242      ;
; 0.980 ; ClkDividerN:inst4|s_divCounter[22] ; ClkDividerN:inst4|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.247      ;
; 0.980 ; ClkDividerN:inst4|s_divCounter[4]  ; ClkDividerN:inst4|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.246      ;
; 0.983 ; ClkDividerN:inst4|s_divCounter[23] ; ClkDividerN:inst4|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.250      ;
; 0.984 ; ClkDividerN:inst4|s_divCounter[0]  ; ClkDividerN:inst4|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.250      ;
; 0.984 ; ClkDividerN:inst4|s_divCounter[12] ; ClkDividerN:inst4|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.255      ;
; 0.984 ; ClkDividerN:inst4|s_divCounter[16] ; ClkDividerN:inst4|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.251      ;
; 0.985 ; ClkDividerN:inst4|s_divCounter[24] ; ClkDividerN:inst4|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.252      ;
; 0.989 ; ClkDividerN:inst4|s_divCounter[16] ; ClkDividerN:inst4|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.256      ;
; 0.989 ; ClkDividerN:inst4|s_divCounter[0]  ; ClkDividerN:inst4|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.255      ;
; 0.992 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.259      ;
; 0.996 ; ClkDividerN:inst4|s_divCounter[15] ; ClkDividerN:inst4|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.263      ;
; 0.997 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.264      ;
; 1.009 ; ClkDividerN:inst4|s_divCounter[14] ; ClkDividerN:inst4|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.276      ;
; 1.011 ; ClkDividerN:inst4|s_divCounter[6]  ; ClkDividerN:inst4|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.277      ;
; 1.014 ; ClkDividerN:inst4|s_divCounter[14] ; ClkDividerN:inst4|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.281      ;
; 1.016 ; ClkDividerN:inst4|s_divCounter[6]  ; ClkDividerN:inst4|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.282      ;
; 1.080 ; ClkDividerN:inst4|s_divCounter[19] ; ClkDividerN:inst4|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.347      ;
; 1.081 ; ClkDividerN:inst4|s_divCounter[9]  ; ClkDividerN:inst4|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.347      ;
; 1.081 ; ClkDividerN:inst4|s_divCounter[3]  ; ClkDividerN:inst4|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.347      ;
; 1.082 ; ClkDividerN:inst4|s_divCounter[7]  ; ClkDividerN:inst4|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.348      ;
; 1.082 ; ClkDividerN:inst4|s_divCounter[1]  ; ClkDividerN:inst4|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.348      ;
; 1.082 ; ClkDividerN:inst4|s_divCounter[21] ; ClkDividerN:inst4|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.349      ;
; 1.083 ; ClkDividerN:inst4|s_divCounter[5]  ; ClkDividerN:inst4|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.349      ;
; 1.085 ; ClkDividerN:inst4|s_divCounter[19] ; ClkDividerN:inst4|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.352      ;
; 1.086 ; ClkDividerN:inst4|s_divCounter[9]  ; ClkDividerN:inst4|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.352      ;
; 1.086 ; ClkDividerN:inst4|s_divCounter[3]  ; ClkDividerN:inst4|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.352      ;
; 1.087 ; ClkDividerN:inst4|s_divCounter[7]  ; ClkDividerN:inst4|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.353      ;
; 1.087 ; ClkDividerN:inst4|s_divCounter[1]  ; ClkDividerN:inst4|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.353      ;
; 1.087 ; ClkDividerN:inst4|s_divCounter[21] ; ClkDividerN:inst4|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.354      ;
; 1.088 ; ClkDividerN:inst4|s_divCounter[5]  ; ClkDividerN:inst4|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.354      ;
; 1.095 ; ClkDividerN:inst4|s_divCounter[11] ; ClkDividerN:inst4|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.366      ;
; 1.095 ; ClkDividerN:inst4|s_divCounter[10] ; ClkDividerN:inst4|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.366      ;
; 1.096 ; ClkDividerN:inst4|s_divCounter[8]  ; ClkDividerN:inst4|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.362      ;
; 1.097 ; ClkDividerN:inst4|s_divCounter[2]  ; ClkDividerN:inst4|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.363      ;
; 1.101 ; ClkDividerN:inst4|s_divCounter[22] ; ClkDividerN:inst4|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.368      ;
; 1.101 ; ClkDividerN:inst4|s_divCounter[4]  ; ClkDividerN:inst4|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.367      ;
; 1.101 ; ClkDividerN:inst4|s_divCounter[8]  ; ClkDividerN:inst4|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.367      ;
; 1.102 ; ClkDividerN:inst4|s_divCounter[2]  ; ClkDividerN:inst4|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.368      ;
; 1.104 ; ClkDividerN:inst4|s_divCounter[23] ; ClkDividerN:inst4|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.371      ;
; 1.105 ; ClkDividerN:inst4|s_divCounter[12] ; ClkDividerN:inst4|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.376      ;
; 1.106 ; ClkDividerN:inst4|s_divCounter[4]  ; ClkDividerN:inst4|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.372      ;
; 1.110 ; ClkDividerN:inst4|s_divCounter[16] ; ClkDividerN:inst4|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.377      ;
; 1.110 ; ClkDividerN:inst4|s_divCounter[12] ; ClkDividerN:inst4|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.381      ;
; 1.110 ; ClkDividerN:inst4|s_divCounter[0]  ; ClkDividerN:inst4|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.376      ;
; 1.115 ; ClkDividerN:inst4|s_divCounter[16] ; ClkDividerN:inst4|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.382      ;
; 1.115 ; ClkDividerN:inst4|s_divCounter[0]  ; ClkDividerN:inst4|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.381      ;
; 1.117 ; ClkDividerN:inst4|s_divCounter[15] ; ClkDividerN:inst4|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.384      ;
; 1.118 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.385      ;
; 1.122 ; ClkDividerN:inst4|s_divCounter[15] ; ClkDividerN:inst4|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.389      ;
; 1.123 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.390      ;
; 1.135 ; ClkDividerN:inst4|s_divCounter[14] ; ClkDividerN:inst4|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.402      ;
; 1.137 ; ClkDividerN:inst4|s_divCounter[6]  ; ClkDividerN:inst4|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.403      ;
; 1.140 ; ClkDividerN:inst4|s_divCounter[14] ; ClkDividerN:inst4|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.407      ;
; 1.141 ; ClkDividerN:inst4|s_divCounter[17] ; ClkDividerN:inst4|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.408      ;
; 1.142 ; ClkDividerN:inst4|s_divCounter[6]  ; ClkDividerN:inst4|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.408      ;
; 1.144 ; ClkDividerN:inst4|s_divCounter[24] ; ClkDividerN:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.077      ; 1.407      ;
; 1.152 ; ClkDividerN:inst4|s_divCounter[20] ; ClkDividerN:inst4|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.419      ;
; 1.157 ; ClkDividerN:inst4|s_divCounter[20] ; ClkDividerN:inst4|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.424      ;
; 1.206 ; ClkDividerN:inst4|s_divCounter[19] ; ClkDividerN:inst4|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.473      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ClkDividerN:inst4|clkOut'                                                                                                                               ;
+-------+---------------------------------------+---------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.565 ; ControlUnit:inst2|s_currentState.SUM2 ; ControlUnit:inst2|s_currentState.SUM3 ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 0.000        ; 0.079      ; 0.830      ;
; 0.566 ; ControlUnit:inst2|s_currentState.SUM1 ; ControlUnit:inst2|s_currentState.SUM2 ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 0.000        ; 0.079      ; 0.831      ;
; 0.674 ; ControlUnit:inst2|s_currentState.SUMI ; ControlUnit:inst2|s_currentState.SUM1 ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 0.000        ; 0.079      ; 0.939      ;
; 0.790 ; ControlUnit:inst2|s_currentState.SUM4 ; ControlUnit:inst2|s_currentState.SUM4 ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 0.000        ; 0.079      ; 1.055      ;
; 0.807 ; ControlUnit:inst2|s_currentState.SUM3 ; ControlUnit:inst2|s_currentState.SUM3 ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 0.000        ; 0.079      ; 1.072      ;
; 0.810 ; ControlUnit:inst2|s_currentState.SUM3 ; ControlUnit:inst2|s_currentState.SUMF ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 0.000        ; 0.079      ; 1.075      ;
; 0.877 ; ControlUnit:inst2|s_currentState.SUM3 ; ControlUnit:inst2|s_currentState.SUM4 ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 0.000        ; 0.079      ; 1.142      ;
; 0.891 ; ControlUnit:inst2|s_currentState.SUMI ; ControlUnit:inst2|s_currentState.SUM3 ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 0.000        ; 0.079      ; 1.156      ;
; 0.912 ; ControlUnit:inst2|s_currentState.SUM1 ; ControlUnit:inst2|s_currentState.SUM4 ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 0.000        ; 0.079      ; 1.177      ;
; 0.916 ; ControlUnit:inst2|s_currentState.SUM2 ; ControlUnit:inst2|s_currentState.SUMF ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 0.000        ; 0.079      ; 1.181      ;
; 0.922 ; ControlUnit:inst2|s_currentState.SUMF ; ControlUnit:inst2|s_currentState.SUMF ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 0.000        ; 0.079      ; 1.187      ;
; 1.167 ; ControlUnit:inst2|s_currentState.SUM4 ; ControlUnit:inst2|s_currentState.SUMF ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 0.000        ; 0.079      ; 1.432      ;
+-------+---------------------------------------+---------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                       ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                                          ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; 289.86 MHz ; 250.0 MHz       ; CLOCK_50                 ; limit due to minimum period restriction (max I/O toggle rate) ;
; 636.94 MHz ; 437.64 MHz      ; ClkDividerN:inst4|clkOut ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -2.450 ; -63.405       ;
; ClkDividerN:inst4|clkOut ; -0.570 ; -1.151        ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; CLOCK_50                 ; 0.401 ; 0.000         ;
; ClkDividerN:inst4|clkOut ; 0.516 ; 0.000         ;
+--------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.000 ; -37.695       ;
; ClkDividerN:inst4|clkOut ; -1.285 ; -7.710        ;
+--------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                 ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.450 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.378      ;
; -2.450 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.378      ;
; -2.450 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.378      ;
; -2.450 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.378      ;
; -2.450 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.378      ;
; -2.450 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.378      ;
; -2.450 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.378      ;
; -2.450 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.378      ;
; -2.450 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.378      ;
; -2.450 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.378      ;
; -2.450 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.378      ;
; -2.450 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.378      ;
; -2.383 ; ClkDividerN:inst4|s_divCounter[15] ; ClkDividerN:inst4|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.311      ;
; -2.383 ; ClkDividerN:inst4|s_divCounter[15] ; ClkDividerN:inst4|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.311      ;
; -2.383 ; ClkDividerN:inst4|s_divCounter[15] ; ClkDividerN:inst4|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.311      ;
; -2.383 ; ClkDividerN:inst4|s_divCounter[15] ; ClkDividerN:inst4|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.311      ;
; -2.383 ; ClkDividerN:inst4|s_divCounter[15] ; ClkDividerN:inst4|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.311      ;
; -2.383 ; ClkDividerN:inst4|s_divCounter[15] ; ClkDividerN:inst4|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.311      ;
; -2.383 ; ClkDividerN:inst4|s_divCounter[15] ; ClkDividerN:inst4|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.311      ;
; -2.383 ; ClkDividerN:inst4|s_divCounter[15] ; ClkDividerN:inst4|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.311      ;
; -2.383 ; ClkDividerN:inst4|s_divCounter[15] ; ClkDividerN:inst4|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.311      ;
; -2.383 ; ClkDividerN:inst4|s_divCounter[15] ; ClkDividerN:inst4|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.311      ;
; -2.383 ; ClkDividerN:inst4|s_divCounter[15] ; ClkDividerN:inst4|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.311      ;
; -2.383 ; ClkDividerN:inst4|s_divCounter[15] ; ClkDividerN:inst4|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.311      ;
; -2.333 ; ClkDividerN:inst4|s_divCounter[25] ; ClkDividerN:inst4|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.261      ;
; -2.333 ; ClkDividerN:inst4|s_divCounter[25] ; ClkDividerN:inst4|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.261      ;
; -2.333 ; ClkDividerN:inst4|s_divCounter[25] ; ClkDividerN:inst4|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.261      ;
; -2.333 ; ClkDividerN:inst4|s_divCounter[25] ; ClkDividerN:inst4|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.261      ;
; -2.333 ; ClkDividerN:inst4|s_divCounter[25] ; ClkDividerN:inst4|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.261      ;
; -2.333 ; ClkDividerN:inst4|s_divCounter[25] ; ClkDividerN:inst4|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.261      ;
; -2.333 ; ClkDividerN:inst4|s_divCounter[25] ; ClkDividerN:inst4|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.261      ;
; -2.333 ; ClkDividerN:inst4|s_divCounter[25] ; ClkDividerN:inst4|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.261      ;
; -2.333 ; ClkDividerN:inst4|s_divCounter[25] ; ClkDividerN:inst4|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.261      ;
; -2.333 ; ClkDividerN:inst4|s_divCounter[25] ; ClkDividerN:inst4|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.261      ;
; -2.333 ; ClkDividerN:inst4|s_divCounter[25] ; ClkDividerN:inst4|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.261      ;
; -2.333 ; ClkDividerN:inst4|s_divCounter[25] ; ClkDividerN:inst4|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.261      ;
; -2.304 ; ClkDividerN:inst4|s_divCounter[17] ; ClkDividerN:inst4|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.232      ;
; -2.304 ; ClkDividerN:inst4|s_divCounter[17] ; ClkDividerN:inst4|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.232      ;
; -2.304 ; ClkDividerN:inst4|s_divCounter[17] ; ClkDividerN:inst4|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.232      ;
; -2.304 ; ClkDividerN:inst4|s_divCounter[17] ; ClkDividerN:inst4|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.232      ;
; -2.304 ; ClkDividerN:inst4|s_divCounter[17] ; ClkDividerN:inst4|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.232      ;
; -2.304 ; ClkDividerN:inst4|s_divCounter[17] ; ClkDividerN:inst4|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.232      ;
; -2.304 ; ClkDividerN:inst4|s_divCounter[17] ; ClkDividerN:inst4|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.232      ;
; -2.304 ; ClkDividerN:inst4|s_divCounter[17] ; ClkDividerN:inst4|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.232      ;
; -2.304 ; ClkDividerN:inst4|s_divCounter[17] ; ClkDividerN:inst4|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.232      ;
; -2.304 ; ClkDividerN:inst4|s_divCounter[17] ; ClkDividerN:inst4|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.232      ;
; -2.304 ; ClkDividerN:inst4|s_divCounter[17] ; ClkDividerN:inst4|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.232      ;
; -2.304 ; ClkDividerN:inst4|s_divCounter[17] ; ClkDividerN:inst4|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.232      ;
; -2.300 ; ClkDividerN:inst4|s_divCounter[22] ; ClkDividerN:inst4|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.228      ;
; -2.300 ; ClkDividerN:inst4|s_divCounter[22] ; ClkDividerN:inst4|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.228      ;
; -2.300 ; ClkDividerN:inst4|s_divCounter[22] ; ClkDividerN:inst4|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.228      ;
; -2.300 ; ClkDividerN:inst4|s_divCounter[22] ; ClkDividerN:inst4|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.228      ;
; -2.300 ; ClkDividerN:inst4|s_divCounter[22] ; ClkDividerN:inst4|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.228      ;
; -2.300 ; ClkDividerN:inst4|s_divCounter[22] ; ClkDividerN:inst4|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.228      ;
; -2.300 ; ClkDividerN:inst4|s_divCounter[22] ; ClkDividerN:inst4|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.228      ;
; -2.300 ; ClkDividerN:inst4|s_divCounter[22] ; ClkDividerN:inst4|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.228      ;
; -2.300 ; ClkDividerN:inst4|s_divCounter[22] ; ClkDividerN:inst4|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.228      ;
; -2.300 ; ClkDividerN:inst4|s_divCounter[22] ; ClkDividerN:inst4|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.228      ;
; -2.300 ; ClkDividerN:inst4|s_divCounter[22] ; ClkDividerN:inst4|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.228      ;
; -2.300 ; ClkDividerN:inst4|s_divCounter[22] ; ClkDividerN:inst4|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.228      ;
; -2.298 ; ClkDividerN:inst4|s_divCounter[19] ; ClkDividerN:inst4|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.226      ;
; -2.298 ; ClkDividerN:inst4|s_divCounter[19] ; ClkDividerN:inst4|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.226      ;
; -2.298 ; ClkDividerN:inst4|s_divCounter[19] ; ClkDividerN:inst4|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.226      ;
; -2.298 ; ClkDividerN:inst4|s_divCounter[19] ; ClkDividerN:inst4|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.226      ;
; -2.298 ; ClkDividerN:inst4|s_divCounter[19] ; ClkDividerN:inst4|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.226      ;
; -2.298 ; ClkDividerN:inst4|s_divCounter[19] ; ClkDividerN:inst4|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.226      ;
; -2.298 ; ClkDividerN:inst4|s_divCounter[19] ; ClkDividerN:inst4|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.226      ;
; -2.298 ; ClkDividerN:inst4|s_divCounter[19] ; ClkDividerN:inst4|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.226      ;
; -2.298 ; ClkDividerN:inst4|s_divCounter[19] ; ClkDividerN:inst4|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.226      ;
; -2.298 ; ClkDividerN:inst4|s_divCounter[19] ; ClkDividerN:inst4|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.226      ;
; -2.298 ; ClkDividerN:inst4|s_divCounter[19] ; ClkDividerN:inst4|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.226      ;
; -2.298 ; ClkDividerN:inst4|s_divCounter[19] ; ClkDividerN:inst4|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.226      ;
; -2.287 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.211      ;
; -2.287 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.211      ;
; -2.287 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.211      ;
; -2.287 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.211      ;
; -2.287 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.211      ;
; -2.287 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.211      ;
; -2.287 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.211      ;
; -2.287 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.211      ;
; -2.287 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.211      ;
; -2.287 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.211      ;
; -2.287 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.211      ;
; -2.287 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.211      ;
; -2.287 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.211      ;
; -2.261 ; ClkDividerN:inst4|s_divCounter[0]  ; ClkDividerN:inst4|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.192      ;
; -2.261 ; ClkDividerN:inst4|s_divCounter[0]  ; ClkDividerN:inst4|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.192      ;
; -2.261 ; ClkDividerN:inst4|s_divCounter[0]  ; ClkDividerN:inst4|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.192      ;
; -2.261 ; ClkDividerN:inst4|s_divCounter[0]  ; ClkDividerN:inst4|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.192      ;
; -2.261 ; ClkDividerN:inst4|s_divCounter[0]  ; ClkDividerN:inst4|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.192      ;
; -2.261 ; ClkDividerN:inst4|s_divCounter[0]  ; ClkDividerN:inst4|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.192      ;
; -2.261 ; ClkDividerN:inst4|s_divCounter[0]  ; ClkDividerN:inst4|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.192      ;
; -2.261 ; ClkDividerN:inst4|s_divCounter[0]  ; ClkDividerN:inst4|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.192      ;
; -2.261 ; ClkDividerN:inst4|s_divCounter[0]  ; ClkDividerN:inst4|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.192      ;
; -2.261 ; ClkDividerN:inst4|s_divCounter[0]  ; ClkDividerN:inst4|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.192      ;
; -2.261 ; ClkDividerN:inst4|s_divCounter[0]  ; ClkDividerN:inst4|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.192      ;
; -2.261 ; ClkDividerN:inst4|s_divCounter[0]  ; ClkDividerN:inst4|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.192      ;
; -2.259 ; ClkDividerN:inst4|s_divCounter[1]  ; ClkDividerN:inst4|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.190      ;
; -2.259 ; ClkDividerN:inst4|s_divCounter[1]  ; ClkDividerN:inst4|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.190      ;
; -2.259 ; ClkDividerN:inst4|s_divCounter[1]  ; ClkDividerN:inst4|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.190      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ClkDividerN:inst4|clkOut'                                                                                                                                ;
+--------+---------------------------------------+---------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.570 ; ControlUnit:inst2|s_currentState.SUM4 ; ControlUnit:inst2|s_currentState.SUMF ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 1.000        ; -0.073     ; 1.496      ;
; -0.268 ; ControlUnit:inst2|s_currentState.SUMF ; ControlUnit:inst2|s_currentState.SUMF ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 1.000        ; -0.073     ; 1.194      ;
; -0.267 ; ControlUnit:inst2|s_currentState.SUM1 ; ControlUnit:inst2|s_currentState.SUM4 ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 1.000        ; -0.073     ; 1.193      ;
; -0.267 ; ControlUnit:inst2|s_currentState.SUM2 ; ControlUnit:inst2|s_currentState.SUMF ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 1.000        ; -0.073     ; 1.193      ;
; -0.252 ; ControlUnit:inst2|s_currentState.SUMI ; ControlUnit:inst2|s_currentState.SUM3 ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 1.000        ; -0.073     ; 1.178      ;
; -0.185 ; ControlUnit:inst2|s_currentState.SUM3 ; ControlUnit:inst2|s_currentState.SUM4 ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 1.000        ; -0.073     ; 1.111      ;
; -0.137 ; ControlUnit:inst2|s_currentState.SUM3 ; ControlUnit:inst2|s_currentState.SUMF ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 1.000        ; -0.073     ; 1.063      ;
; -0.134 ; ControlUnit:inst2|s_currentState.SUM3 ; ControlUnit:inst2|s_currentState.SUM3 ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 1.000        ; -0.073     ; 1.060      ;
; -0.121 ; ControlUnit:inst2|s_currentState.SUM4 ; ControlUnit:inst2|s_currentState.SUM4 ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 1.000        ; -0.073     ; 1.047      ;
; -0.062 ; ControlUnit:inst2|s_currentState.SUMI ; ControlUnit:inst2|s_currentState.SUM1 ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 1.000        ; -0.073     ; 0.988      ;
; 0.055  ; ControlUnit:inst2|s_currentState.SUM1 ; ControlUnit:inst2|s_currentState.SUM2 ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 1.000        ; -0.073     ; 0.871      ;
; 0.057  ; ControlUnit:inst2|s_currentState.SUM2 ; ControlUnit:inst2|s_currentState.SUM3 ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 1.000        ; -0.073     ; 0.869      ;
+--------+---------------------------------------+---------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                 ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; ClkDividerN:inst4|s_divCounter[25] ; ClkDividerN:inst4|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.643      ;
; 0.585 ; ClkDividerN:inst4|s_divCounter[10] ; ClkDividerN:inst4|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.828      ;
; 0.586 ; ClkDividerN:inst4|s_divCounter[3]  ; ClkDividerN:inst4|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.829      ;
; 0.587 ; ClkDividerN:inst4|s_divCounter[8]  ; ClkDividerN:inst4|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.830      ;
; 0.588 ; ClkDividerN:inst4|s_divCounter[2]  ; ClkDividerN:inst4|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.831      ;
; 0.588 ; ClkDividerN:inst4|s_divCounter[9]  ; ClkDividerN:inst4|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.831      ;
; 0.588 ; ClkDividerN:inst4|s_divCounter[19] ; ClkDividerN:inst4|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.830      ;
; 0.589 ; ClkDividerN:inst4|s_divCounter[1]  ; ClkDividerN:inst4|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.832      ;
; 0.589 ; ClkDividerN:inst4|s_divCounter[5]  ; ClkDividerN:inst4|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.832      ;
; 0.589 ; ClkDividerN:inst4|s_divCounter[7]  ; ClkDividerN:inst4|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.832      ;
; 0.591 ; ClkDividerN:inst4|s_divCounter[21] ; ClkDividerN:inst4|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.833      ;
; 0.592 ; ClkDividerN:inst4|s_divCounter[4]  ; ClkDividerN:inst4|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.835      ;
; 0.593 ; ClkDividerN:inst4|s_divCounter[22] ; ClkDividerN:inst4|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.835      ;
; 0.599 ; ClkDividerN:inst4|s_divCounter[12] ; ClkDividerN:inst4|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.601 ; ClkDividerN:inst4|s_divCounter[11] ; ClkDividerN:inst4|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; ClkDividerN:inst4|s_divCounter[16] ; ClkDividerN:inst4|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.843      ;
; 0.602 ; ClkDividerN:inst4|s_divCounter[24] ; ClkDividerN:inst4|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.844      ;
; 0.609 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.851      ;
; 0.611 ; ClkDividerN:inst4|s_divCounter[23] ; ClkDividerN:inst4|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.853      ;
; 0.618 ; ClkDividerN:inst4|s_divCounter[0]  ; ClkDividerN:inst4|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.861      ;
; 0.622 ; ClkDividerN:inst4|s_divCounter[15] ; ClkDividerN:inst4|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.864      ;
; 0.623 ; ClkDividerN:inst4|s_divCounter[6]  ; ClkDividerN:inst4|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.866      ;
; 0.623 ; ClkDividerN:inst4|s_divCounter[14] ; ClkDividerN:inst4|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.865      ;
; 0.762 ; ClkDividerN:inst4|s_divCounter[17] ; ClkDividerN:inst4|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.004      ;
; 0.765 ; ClkDividerN:inst4|s_divCounter[20] ; ClkDividerN:inst4|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.007      ;
; 0.872 ; ClkDividerN:inst4|s_divCounter[3]  ; ClkDividerN:inst4|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.115      ;
; 0.873 ; ClkDividerN:inst4|s_divCounter[10] ; ClkDividerN:inst4|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.116      ;
; 0.874 ; ClkDividerN:inst4|s_divCounter[19] ; ClkDividerN:inst4|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.116      ;
; 0.875 ; ClkDividerN:inst4|s_divCounter[9]  ; ClkDividerN:inst4|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.118      ;
; 0.875 ; ClkDividerN:inst4|s_divCounter[8]  ; ClkDividerN:inst4|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.118      ;
; 0.876 ; ClkDividerN:inst4|s_divCounter[7]  ; ClkDividerN:inst4|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.876 ; ClkDividerN:inst4|s_divCounter[1]  ; ClkDividerN:inst4|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.876 ; ClkDividerN:inst4|s_divCounter[2]  ; ClkDividerN:inst4|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.876 ; ClkDividerN:inst4|s_divCounter[5]  ; ClkDividerN:inst4|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.878 ; ClkDividerN:inst4|s_divCounter[21] ; ClkDividerN:inst4|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.120      ;
; 0.880 ; ClkDividerN:inst4|s_divCounter[4]  ; ClkDividerN:inst4|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.123      ;
; 0.881 ; ClkDividerN:inst4|s_divCounter[22] ; ClkDividerN:inst4|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.123      ;
; 0.884 ; ClkDividerN:inst4|s_divCounter[10] ; ClkDividerN:inst4|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.127      ;
; 0.886 ; ClkDividerN:inst4|s_divCounter[8]  ; ClkDividerN:inst4|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.129      ;
; 0.887 ; ClkDividerN:inst4|s_divCounter[0]  ; ClkDividerN:inst4|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.130      ;
; 0.887 ; ClkDividerN:inst4|s_divCounter[2]  ; ClkDividerN:inst4|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.130      ;
; 0.888 ; ClkDividerN:inst4|s_divCounter[11] ; ClkDividerN:inst4|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.131      ;
; 0.889 ; ClkDividerN:inst4|s_divCounter[16] ; ClkDividerN:inst4|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.131      ;
; 0.890 ; ClkDividerN:inst4|s_divCounter[24] ; ClkDividerN:inst4|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.132      ;
; 0.891 ; ClkDividerN:inst4|s_divCounter[4]  ; ClkDividerN:inst4|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.134      ;
; 0.892 ; ClkDividerN:inst4|s_divCounter[22] ; ClkDividerN:inst4|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.134      ;
; 0.895 ; ClkDividerN:inst4|s_divCounter[12] ; ClkDividerN:inst4|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 1.141      ;
; 0.897 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.139      ;
; 0.898 ; ClkDividerN:inst4|s_divCounter[0]  ; ClkDividerN:inst4|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.141      ;
; 0.898 ; ClkDividerN:inst4|s_divCounter[23] ; ClkDividerN:inst4|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.140      ;
; 0.900 ; ClkDividerN:inst4|s_divCounter[16] ; ClkDividerN:inst4|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.142      ;
; 0.908 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.150      ;
; 0.909 ; ClkDividerN:inst4|s_divCounter[15] ; ClkDividerN:inst4|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.151      ;
; 0.911 ; ClkDividerN:inst4|s_divCounter[6]  ; ClkDividerN:inst4|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.154      ;
; 0.911 ; ClkDividerN:inst4|s_divCounter[14] ; ClkDividerN:inst4|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.153      ;
; 0.922 ; ClkDividerN:inst4|s_divCounter[6]  ; ClkDividerN:inst4|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.165      ;
; 0.922 ; ClkDividerN:inst4|s_divCounter[14] ; ClkDividerN:inst4|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.164      ;
; 0.971 ; ClkDividerN:inst4|s_divCounter[3]  ; ClkDividerN:inst4|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.214      ;
; 0.973 ; ClkDividerN:inst4|s_divCounter[19] ; ClkDividerN:inst4|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.215      ;
; 0.974 ; ClkDividerN:inst4|s_divCounter[9]  ; ClkDividerN:inst4|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.217      ;
; 0.975 ; ClkDividerN:inst4|s_divCounter[7]  ; ClkDividerN:inst4|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.218      ;
; 0.975 ; ClkDividerN:inst4|s_divCounter[1]  ; ClkDividerN:inst4|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.218      ;
; 0.975 ; ClkDividerN:inst4|s_divCounter[5]  ; ClkDividerN:inst4|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.218      ;
; 0.977 ; ClkDividerN:inst4|s_divCounter[21] ; ClkDividerN:inst4|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.219      ;
; 0.982 ; ClkDividerN:inst4|s_divCounter[3]  ; ClkDividerN:inst4|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.225      ;
; 0.984 ; ClkDividerN:inst4|s_divCounter[19] ; ClkDividerN:inst4|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.226      ;
; 0.985 ; ClkDividerN:inst4|s_divCounter[9]  ; ClkDividerN:inst4|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.228      ;
; 0.985 ; ClkDividerN:inst4|s_divCounter[8]  ; ClkDividerN:inst4|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.228      ;
; 0.986 ; ClkDividerN:inst4|s_divCounter[7]  ; ClkDividerN:inst4|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.229      ;
; 0.986 ; ClkDividerN:inst4|s_divCounter[1]  ; ClkDividerN:inst4|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.229      ;
; 0.986 ; ClkDividerN:inst4|s_divCounter[5]  ; ClkDividerN:inst4|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.229      ;
; 0.986 ; ClkDividerN:inst4|s_divCounter[2]  ; ClkDividerN:inst4|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.229      ;
; 0.988 ; ClkDividerN:inst4|s_divCounter[21] ; ClkDividerN:inst4|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.230      ;
; 0.990 ; ClkDividerN:inst4|s_divCounter[4]  ; ClkDividerN:inst4|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.233      ;
; 0.991 ; ClkDividerN:inst4|s_divCounter[22] ; ClkDividerN:inst4|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.233      ;
; 0.991 ; ClkDividerN:inst4|s_divCounter[10] ; ClkDividerN:inst4|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 1.237      ;
; 0.994 ; ClkDividerN:inst4|s_divCounter[12] ; ClkDividerN:inst4|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 1.240      ;
; 0.995 ; ClkDividerN:inst4|s_divCounter[11] ; ClkDividerN:inst4|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 1.241      ;
; 0.996 ; ClkDividerN:inst4|s_divCounter[8]  ; ClkDividerN:inst4|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.239      ;
; 0.997 ; ClkDividerN:inst4|s_divCounter[0]  ; ClkDividerN:inst4|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.240      ;
; 0.997 ; ClkDividerN:inst4|s_divCounter[2]  ; ClkDividerN:inst4|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.240      ;
; 0.997 ; ClkDividerN:inst4|s_divCounter[23] ; ClkDividerN:inst4|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.239      ;
; 0.999 ; ClkDividerN:inst4|s_divCounter[16] ; ClkDividerN:inst4|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.241      ;
; 1.001 ; ClkDividerN:inst4|s_divCounter[4]  ; ClkDividerN:inst4|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.244      ;
; 1.005 ; ClkDividerN:inst4|s_divCounter[12] ; ClkDividerN:inst4|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 1.251      ;
; 1.007 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.249      ;
; 1.008 ; ClkDividerN:inst4|s_divCounter[15] ; ClkDividerN:inst4|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.250      ;
; 1.008 ; ClkDividerN:inst4|s_divCounter[0]  ; ClkDividerN:inst4|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.251      ;
; 1.010 ; ClkDividerN:inst4|s_divCounter[16] ; ClkDividerN:inst4|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.252      ;
; 1.018 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.260      ;
; 1.019 ; ClkDividerN:inst4|s_divCounter[15] ; ClkDividerN:inst4|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.261      ;
; 1.021 ; ClkDividerN:inst4|s_divCounter[6]  ; ClkDividerN:inst4|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.264      ;
; 1.021 ; ClkDividerN:inst4|s_divCounter[14] ; ClkDividerN:inst4|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.263      ;
; 1.032 ; ClkDividerN:inst4|s_divCounter[6]  ; ClkDividerN:inst4|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.275      ;
; 1.032 ; ClkDividerN:inst4|s_divCounter[14] ; ClkDividerN:inst4|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.274      ;
; 1.044 ; ClkDividerN:inst4|s_divCounter[20] ; ClkDividerN:inst4|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.286      ;
; 1.048 ; ClkDividerN:inst4|s_divCounter[24] ; ClkDividerN:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 1.288      ;
; 1.048 ; ClkDividerN:inst4|s_divCounter[17] ; ClkDividerN:inst4|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.290      ;
; 1.064 ; ClkDividerN:inst4|s_divCounter[20] ; ClkDividerN:inst4|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.306      ;
; 1.081 ; ClkDividerN:inst4|s_divCounter[3]  ; ClkDividerN:inst4|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.324      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ClkDividerN:inst4|clkOut'                                                                                                                                ;
+-------+---------------------------------------+---------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.516 ; ControlUnit:inst2|s_currentState.SUM2 ; ControlUnit:inst2|s_currentState.SUM3 ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 0.000        ; 0.073      ; 0.760      ;
; 0.517 ; ControlUnit:inst2|s_currentState.SUM1 ; ControlUnit:inst2|s_currentState.SUM2 ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 0.000        ; 0.073      ; 0.761      ;
; 0.614 ; ControlUnit:inst2|s_currentState.SUMI ; ControlUnit:inst2|s_currentState.SUM1 ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 0.000        ; 0.073      ; 0.858      ;
; 0.729 ; ControlUnit:inst2|s_currentState.SUM4 ; ControlUnit:inst2|s_currentState.SUM4 ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 0.000        ; 0.073      ; 0.973      ;
; 0.743 ; ControlUnit:inst2|s_currentState.SUM3 ; ControlUnit:inst2|s_currentState.SUM3 ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 0.000        ; 0.073      ; 0.987      ;
; 0.746 ; ControlUnit:inst2|s_currentState.SUM3 ; ControlUnit:inst2|s_currentState.SUMF ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 0.000        ; 0.073      ; 0.990      ;
; 0.802 ; ControlUnit:inst2|s_currentState.SUMI ; ControlUnit:inst2|s_currentState.SUM3 ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 0.000        ; 0.073      ; 1.046      ;
; 0.809 ; ControlUnit:inst2|s_currentState.SUM3 ; ControlUnit:inst2|s_currentState.SUM4 ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 0.000        ; 0.073      ; 1.053      ;
; 0.838 ; ControlUnit:inst2|s_currentState.SUM1 ; ControlUnit:inst2|s_currentState.SUM4 ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 0.000        ; 0.073      ; 1.082      ;
; 0.841 ; ControlUnit:inst2|s_currentState.SUM2 ; ControlUnit:inst2|s_currentState.SUMF ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 0.000        ; 0.073      ; 1.085      ;
; 0.846 ; ControlUnit:inst2|s_currentState.SUMF ; ControlUnit:inst2|s_currentState.SUMF ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 0.000        ; 0.073      ; 1.090      ;
; 1.065 ; ControlUnit:inst2|s_currentState.SUM4 ; ControlUnit:inst2|s_currentState.SUMF ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 0.000        ; 0.073      ; 1.309      ;
+-------+---------------------------------------+---------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -0.788 ; -19.760       ;
; ClkDividerN:inst4|clkOut ; 0.148  ; 0.000         ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; CLOCK_50                 ; 0.199 ; 0.000         ;
; ClkDividerN:inst4|clkOut ; 0.253 ; 0.000         ;
+--------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.000 ; -31.687       ;
; ClkDividerN:inst4|clkOut ; -1.000 ; -6.000        ;
+--------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                 ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.788 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.733      ;
; -0.788 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.733      ;
; -0.788 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.733      ;
; -0.788 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.733      ;
; -0.788 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.733      ;
; -0.788 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.733      ;
; -0.788 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.733      ;
; -0.788 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.733      ;
; -0.788 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.733      ;
; -0.788 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.733      ;
; -0.788 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.733      ;
; -0.788 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.733      ;
; -0.772 ; ClkDividerN:inst4|s_divCounter[15] ; ClkDividerN:inst4|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.717      ;
; -0.772 ; ClkDividerN:inst4|s_divCounter[15] ; ClkDividerN:inst4|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.717      ;
; -0.772 ; ClkDividerN:inst4|s_divCounter[15] ; ClkDividerN:inst4|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.717      ;
; -0.772 ; ClkDividerN:inst4|s_divCounter[15] ; ClkDividerN:inst4|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.717      ;
; -0.772 ; ClkDividerN:inst4|s_divCounter[15] ; ClkDividerN:inst4|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.717      ;
; -0.772 ; ClkDividerN:inst4|s_divCounter[15] ; ClkDividerN:inst4|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.717      ;
; -0.772 ; ClkDividerN:inst4|s_divCounter[15] ; ClkDividerN:inst4|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.717      ;
; -0.772 ; ClkDividerN:inst4|s_divCounter[15] ; ClkDividerN:inst4|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.717      ;
; -0.772 ; ClkDividerN:inst4|s_divCounter[15] ; ClkDividerN:inst4|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.717      ;
; -0.772 ; ClkDividerN:inst4|s_divCounter[15] ; ClkDividerN:inst4|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.717      ;
; -0.772 ; ClkDividerN:inst4|s_divCounter[15] ; ClkDividerN:inst4|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.717      ;
; -0.772 ; ClkDividerN:inst4|s_divCounter[15] ; ClkDividerN:inst4|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.717      ;
; -0.771 ; ClkDividerN:inst4|s_divCounter[19] ; ClkDividerN:inst4|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.716      ;
; -0.771 ; ClkDividerN:inst4|s_divCounter[19] ; ClkDividerN:inst4|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.716      ;
; -0.771 ; ClkDividerN:inst4|s_divCounter[19] ; ClkDividerN:inst4|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.716      ;
; -0.771 ; ClkDividerN:inst4|s_divCounter[19] ; ClkDividerN:inst4|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.716      ;
; -0.771 ; ClkDividerN:inst4|s_divCounter[19] ; ClkDividerN:inst4|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.716      ;
; -0.771 ; ClkDividerN:inst4|s_divCounter[19] ; ClkDividerN:inst4|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.716      ;
; -0.771 ; ClkDividerN:inst4|s_divCounter[19] ; ClkDividerN:inst4|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.716      ;
; -0.771 ; ClkDividerN:inst4|s_divCounter[19] ; ClkDividerN:inst4|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.716      ;
; -0.771 ; ClkDividerN:inst4|s_divCounter[19] ; ClkDividerN:inst4|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.716      ;
; -0.771 ; ClkDividerN:inst4|s_divCounter[19] ; ClkDividerN:inst4|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.716      ;
; -0.771 ; ClkDividerN:inst4|s_divCounter[19] ; ClkDividerN:inst4|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.716      ;
; -0.771 ; ClkDividerN:inst4|s_divCounter[19] ; ClkDividerN:inst4|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.716      ;
; -0.766 ; ClkDividerN:inst4|s_divCounter[22] ; ClkDividerN:inst4|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.711      ;
; -0.766 ; ClkDividerN:inst4|s_divCounter[22] ; ClkDividerN:inst4|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.711      ;
; -0.766 ; ClkDividerN:inst4|s_divCounter[22] ; ClkDividerN:inst4|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.711      ;
; -0.766 ; ClkDividerN:inst4|s_divCounter[22] ; ClkDividerN:inst4|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.711      ;
; -0.766 ; ClkDividerN:inst4|s_divCounter[22] ; ClkDividerN:inst4|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.711      ;
; -0.766 ; ClkDividerN:inst4|s_divCounter[22] ; ClkDividerN:inst4|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.711      ;
; -0.766 ; ClkDividerN:inst4|s_divCounter[22] ; ClkDividerN:inst4|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.711      ;
; -0.766 ; ClkDividerN:inst4|s_divCounter[22] ; ClkDividerN:inst4|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.711      ;
; -0.766 ; ClkDividerN:inst4|s_divCounter[22] ; ClkDividerN:inst4|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.711      ;
; -0.766 ; ClkDividerN:inst4|s_divCounter[22] ; ClkDividerN:inst4|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.711      ;
; -0.766 ; ClkDividerN:inst4|s_divCounter[22] ; ClkDividerN:inst4|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.711      ;
; -0.766 ; ClkDividerN:inst4|s_divCounter[22] ; ClkDividerN:inst4|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.711      ;
; -0.761 ; ClkDividerN:inst4|s_divCounter[25] ; ClkDividerN:inst4|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.706      ;
; -0.761 ; ClkDividerN:inst4|s_divCounter[25] ; ClkDividerN:inst4|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.706      ;
; -0.761 ; ClkDividerN:inst4|s_divCounter[25] ; ClkDividerN:inst4|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.706      ;
; -0.761 ; ClkDividerN:inst4|s_divCounter[25] ; ClkDividerN:inst4|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.706      ;
; -0.761 ; ClkDividerN:inst4|s_divCounter[25] ; ClkDividerN:inst4|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.706      ;
; -0.761 ; ClkDividerN:inst4|s_divCounter[25] ; ClkDividerN:inst4|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.706      ;
; -0.761 ; ClkDividerN:inst4|s_divCounter[25] ; ClkDividerN:inst4|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.706      ;
; -0.761 ; ClkDividerN:inst4|s_divCounter[25] ; ClkDividerN:inst4|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.706      ;
; -0.761 ; ClkDividerN:inst4|s_divCounter[25] ; ClkDividerN:inst4|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.706      ;
; -0.761 ; ClkDividerN:inst4|s_divCounter[25] ; ClkDividerN:inst4|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.706      ;
; -0.761 ; ClkDividerN:inst4|s_divCounter[25] ; ClkDividerN:inst4|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.706      ;
; -0.761 ; ClkDividerN:inst4|s_divCounter[25] ; ClkDividerN:inst4|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.706      ;
; -0.710 ; ClkDividerN:inst4|s_divCounter[20] ; ClkDividerN:inst4|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.655      ;
; -0.710 ; ClkDividerN:inst4|s_divCounter[20] ; ClkDividerN:inst4|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.655      ;
; -0.710 ; ClkDividerN:inst4|s_divCounter[20] ; ClkDividerN:inst4|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.655      ;
; -0.710 ; ClkDividerN:inst4|s_divCounter[20] ; ClkDividerN:inst4|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.655      ;
; -0.710 ; ClkDividerN:inst4|s_divCounter[20] ; ClkDividerN:inst4|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.655      ;
; -0.710 ; ClkDividerN:inst4|s_divCounter[20] ; ClkDividerN:inst4|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.655      ;
; -0.710 ; ClkDividerN:inst4|s_divCounter[20] ; ClkDividerN:inst4|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.655      ;
; -0.710 ; ClkDividerN:inst4|s_divCounter[20] ; ClkDividerN:inst4|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.655      ;
; -0.710 ; ClkDividerN:inst4|s_divCounter[20] ; ClkDividerN:inst4|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.655      ;
; -0.710 ; ClkDividerN:inst4|s_divCounter[20] ; ClkDividerN:inst4|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.655      ;
; -0.710 ; ClkDividerN:inst4|s_divCounter[20] ; ClkDividerN:inst4|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.655      ;
; -0.710 ; ClkDividerN:inst4|s_divCounter[20] ; ClkDividerN:inst4|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.655      ;
; -0.701 ; ClkDividerN:inst4|s_divCounter[17] ; ClkDividerN:inst4|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.646      ;
; -0.701 ; ClkDividerN:inst4|s_divCounter[17] ; ClkDividerN:inst4|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.646      ;
; -0.701 ; ClkDividerN:inst4|s_divCounter[17] ; ClkDividerN:inst4|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.646      ;
; -0.701 ; ClkDividerN:inst4|s_divCounter[17] ; ClkDividerN:inst4|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.646      ;
; -0.701 ; ClkDividerN:inst4|s_divCounter[17] ; ClkDividerN:inst4|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.646      ;
; -0.701 ; ClkDividerN:inst4|s_divCounter[17] ; ClkDividerN:inst4|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.646      ;
; -0.701 ; ClkDividerN:inst4|s_divCounter[17] ; ClkDividerN:inst4|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.646      ;
; -0.701 ; ClkDividerN:inst4|s_divCounter[17] ; ClkDividerN:inst4|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.646      ;
; -0.701 ; ClkDividerN:inst4|s_divCounter[17] ; ClkDividerN:inst4|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.646      ;
; -0.701 ; ClkDividerN:inst4|s_divCounter[17] ; ClkDividerN:inst4|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.646      ;
; -0.701 ; ClkDividerN:inst4|s_divCounter[17] ; ClkDividerN:inst4|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.646      ;
; -0.701 ; ClkDividerN:inst4|s_divCounter[17] ; ClkDividerN:inst4|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.646      ;
; -0.693 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.635      ;
; -0.693 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.635      ;
; -0.693 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.635      ;
; -0.693 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.635      ;
; -0.693 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.635      ;
; -0.693 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.635      ;
; -0.693 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.635      ;
; -0.693 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.635      ;
; -0.693 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.635      ;
; -0.693 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.635      ;
; -0.693 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.635      ;
; -0.693 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.635      ;
; -0.693 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.635      ;
; -0.693 ; ClkDividerN:inst4|s_divCounter[14] ; ClkDividerN:inst4|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.638      ;
; -0.693 ; ClkDividerN:inst4|s_divCounter[14] ; ClkDividerN:inst4|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.638      ;
; -0.693 ; ClkDividerN:inst4|s_divCounter[14] ; ClkDividerN:inst4|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.638      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ClkDividerN:inst4|clkOut'                                                                                                                               ;
+-------+---------------------------------------+---------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.148 ; ControlUnit:inst2|s_currentState.SUM4 ; ControlUnit:inst2|s_currentState.SUMF ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 1.000        ; -0.042     ; 0.797      ;
; 0.313 ; ControlUnit:inst2|s_currentState.SUM2 ; ControlUnit:inst2|s_currentState.SUMF ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 1.000        ; -0.042     ; 0.632      ;
; 0.314 ; ControlUnit:inst2|s_currentState.SUM1 ; ControlUnit:inst2|s_currentState.SUM4 ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 1.000        ; -0.042     ; 0.631      ;
; 0.318 ; ControlUnit:inst2|s_currentState.SUMF ; ControlUnit:inst2|s_currentState.SUMF ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 1.000        ; -0.042     ; 0.627      ;
; 0.348 ; ControlUnit:inst2|s_currentState.SUM3 ; ControlUnit:inst2|s_currentState.SUM4 ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 1.000        ; -0.042     ; 0.597      ;
; 0.360 ; ControlUnit:inst2|s_currentState.SUMI ; ControlUnit:inst2|s_currentState.SUM3 ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 1.000        ; -0.042     ; 0.585      ;
; 0.380 ; ControlUnit:inst2|s_currentState.SUM3 ; ControlUnit:inst2|s_currentState.SUMF ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 1.000        ; -0.042     ; 0.565      ;
; 0.383 ; ControlUnit:inst2|s_currentState.SUM3 ; ControlUnit:inst2|s_currentState.SUM3 ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 1.000        ; -0.042     ; 0.562      ;
; 0.386 ; ControlUnit:inst2|s_currentState.SUM4 ; ControlUnit:inst2|s_currentState.SUM4 ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 1.000        ; -0.042     ; 0.559      ;
; 0.426 ; ControlUnit:inst2|s_currentState.SUMI ; ControlUnit:inst2|s_currentState.SUM1 ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 1.000        ; -0.042     ; 0.519      ;
; 0.489 ; ControlUnit:inst2|s_currentState.SUM1 ; ControlUnit:inst2|s_currentState.SUM2 ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 1.000        ; -0.042     ; 0.456      ;
; 0.490 ; ControlUnit:inst2|s_currentState.SUM2 ; ControlUnit:inst2|s_currentState.SUM3 ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 1.000        ; -0.042     ; 0.455      ;
+-------+---------------------------------------+---------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                 ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.199 ; ClkDividerN:inst4|s_divCounter[25] ; ClkDividerN:inst4|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.325      ;
; 0.292 ; ClkDividerN:inst4|s_divCounter[3]  ; ClkDividerN:inst4|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.417      ;
; 0.293 ; ClkDividerN:inst4|s_divCounter[9]  ; ClkDividerN:inst4|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.418      ;
; 0.293 ; ClkDividerN:inst4|s_divCounter[10] ; ClkDividerN:inst4|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.418      ;
; 0.293 ; ClkDividerN:inst4|s_divCounter[19] ; ClkDividerN:inst4|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; ClkDividerN:inst4|s_divCounter[21] ; ClkDividerN:inst4|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.294 ; ClkDividerN:inst4|s_divCounter[1]  ; ClkDividerN:inst4|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; ClkDividerN:inst4|s_divCounter[5]  ; ClkDividerN:inst4|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; ClkDividerN:inst4|s_divCounter[7]  ; ClkDividerN:inst4|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; ClkDividerN:inst4|s_divCounter[8]  ; ClkDividerN:inst4|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.295 ; ClkDividerN:inst4|s_divCounter[2]  ; ClkDividerN:inst4|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.420      ;
; 0.295 ; ClkDividerN:inst4|s_divCounter[4]  ; ClkDividerN:inst4|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.420      ;
; 0.295 ; ClkDividerN:inst4|s_divCounter[22] ; ClkDividerN:inst4|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.421      ;
; 0.300 ; ClkDividerN:inst4|s_divCounter[24] ; ClkDividerN:inst4|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; ClkDividerN:inst4|s_divCounter[11] ; ClkDividerN:inst4|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; ClkDividerN:inst4|s_divCounter[12] ; ClkDividerN:inst4|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; ClkDividerN:inst4|s_divCounter[16] ; ClkDividerN:inst4|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.305 ; ClkDividerN:inst4|s_divCounter[23] ; ClkDividerN:inst4|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.431      ;
; 0.305 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.431      ;
; 0.309 ; ClkDividerN:inst4|s_divCounter[0]  ; ClkDividerN:inst4|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.434      ;
; 0.311 ; ClkDividerN:inst4|s_divCounter[15] ; ClkDividerN:inst4|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.437      ;
; 0.312 ; ClkDividerN:inst4|s_divCounter[14] ; ClkDividerN:inst4|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.438      ;
; 0.313 ; ClkDividerN:inst4|s_divCounter[6]  ; ClkDividerN:inst4|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.438      ;
; 0.368 ; ClkDividerN:inst4|s_divCounter[20] ; ClkDividerN:inst4|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.494      ;
; 0.370 ; ClkDividerN:inst4|s_divCounter[17] ; ClkDividerN:inst4|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.496      ;
; 0.441 ; ClkDividerN:inst4|s_divCounter[3]  ; ClkDividerN:inst4|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.566      ;
; 0.442 ; ClkDividerN:inst4|s_divCounter[9]  ; ClkDividerN:inst4|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.567      ;
; 0.442 ; ClkDividerN:inst4|s_divCounter[21] ; ClkDividerN:inst4|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.568      ;
; 0.442 ; ClkDividerN:inst4|s_divCounter[19] ; ClkDividerN:inst4|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.568      ;
; 0.443 ; ClkDividerN:inst4|s_divCounter[7]  ; ClkDividerN:inst4|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.568      ;
; 0.443 ; ClkDividerN:inst4|s_divCounter[1]  ; ClkDividerN:inst4|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.568      ;
; 0.443 ; ClkDividerN:inst4|s_divCounter[5]  ; ClkDividerN:inst4|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.568      ;
; 0.449 ; ClkDividerN:inst4|s_divCounter[11] ; ClkDividerN:inst4|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.574      ;
; 0.451 ; ClkDividerN:inst4|s_divCounter[10] ; ClkDividerN:inst4|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.576      ;
; 0.452 ; ClkDividerN:inst4|s_divCounter[8]  ; ClkDividerN:inst4|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.577      ;
; 0.453 ; ClkDividerN:inst4|s_divCounter[2]  ; ClkDividerN:inst4|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.578      ;
; 0.453 ; ClkDividerN:inst4|s_divCounter[4]  ; ClkDividerN:inst4|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.578      ;
; 0.453 ; ClkDividerN:inst4|s_divCounter[22] ; ClkDividerN:inst4|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.579      ;
; 0.454 ; ClkDividerN:inst4|s_divCounter[23] ; ClkDividerN:inst4|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.580      ;
; 0.454 ; ClkDividerN:inst4|s_divCounter[10] ; ClkDividerN:inst4|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.579      ;
; 0.455 ; ClkDividerN:inst4|s_divCounter[8]  ; ClkDividerN:inst4|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.580      ;
; 0.456 ; ClkDividerN:inst4|s_divCounter[2]  ; ClkDividerN:inst4|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.581      ;
; 0.456 ; ClkDividerN:inst4|s_divCounter[4]  ; ClkDividerN:inst4|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.581      ;
; 0.456 ; ClkDividerN:inst4|s_divCounter[22] ; ClkDividerN:inst4|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.582      ;
; 0.457 ; ClkDividerN:inst4|s_divCounter[12] ; ClkDividerN:inst4|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.586      ;
; 0.458 ; ClkDividerN:inst4|s_divCounter[24] ; ClkDividerN:inst4|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.584      ;
; 0.458 ; ClkDividerN:inst4|s_divCounter[0]  ; ClkDividerN:inst4|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.583      ;
; 0.458 ; ClkDividerN:inst4|s_divCounter[16] ; ClkDividerN:inst4|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.584      ;
; 0.460 ; ClkDividerN:inst4|s_divCounter[15] ; ClkDividerN:inst4|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.586      ;
; 0.461 ; ClkDividerN:inst4|s_divCounter[16] ; ClkDividerN:inst4|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.461 ; ClkDividerN:inst4|s_divCounter[0]  ; ClkDividerN:inst4|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.586      ;
; 0.463 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.589      ;
; 0.466 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.592      ;
; 0.470 ; ClkDividerN:inst4|s_divCounter[14] ; ClkDividerN:inst4|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.596      ;
; 0.471 ; ClkDividerN:inst4|s_divCounter[6]  ; ClkDividerN:inst4|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.596      ;
; 0.473 ; ClkDividerN:inst4|s_divCounter[14] ; ClkDividerN:inst4|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.599      ;
; 0.474 ; ClkDividerN:inst4|s_divCounter[6]  ; ClkDividerN:inst4|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.599      ;
; 0.504 ; ClkDividerN:inst4|s_divCounter[3]  ; ClkDividerN:inst4|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.629      ;
; 0.505 ; ClkDividerN:inst4|s_divCounter[19] ; ClkDividerN:inst4|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.631      ;
; 0.505 ; ClkDividerN:inst4|s_divCounter[9]  ; ClkDividerN:inst4|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.630      ;
; 0.505 ; ClkDividerN:inst4|s_divCounter[21] ; ClkDividerN:inst4|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.631      ;
; 0.506 ; ClkDividerN:inst4|s_divCounter[7]  ; ClkDividerN:inst4|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.631      ;
; 0.506 ; ClkDividerN:inst4|s_divCounter[1]  ; ClkDividerN:inst4|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.631      ;
; 0.506 ; ClkDividerN:inst4|s_divCounter[5]  ; ClkDividerN:inst4|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.631      ;
; 0.507 ; ClkDividerN:inst4|s_divCounter[3]  ; ClkDividerN:inst4|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.632      ;
; 0.508 ; ClkDividerN:inst4|s_divCounter[19] ; ClkDividerN:inst4|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.634      ;
; 0.508 ; ClkDividerN:inst4|s_divCounter[9]  ; ClkDividerN:inst4|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.633      ;
; 0.508 ; ClkDividerN:inst4|s_divCounter[21] ; ClkDividerN:inst4|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.634      ;
; 0.509 ; ClkDividerN:inst4|s_divCounter[7]  ; ClkDividerN:inst4|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.634      ;
; 0.509 ; ClkDividerN:inst4|s_divCounter[1]  ; ClkDividerN:inst4|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.634      ;
; 0.509 ; ClkDividerN:inst4|s_divCounter[5]  ; ClkDividerN:inst4|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.634      ;
; 0.511 ; ClkDividerN:inst4|s_divCounter[11] ; ClkDividerN:inst4|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.640      ;
; 0.516 ; ClkDividerN:inst4|s_divCounter[10] ; ClkDividerN:inst4|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.645      ;
; 0.517 ; ClkDividerN:inst4|s_divCounter[23] ; ClkDividerN:inst4|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.643      ;
; 0.518 ; ClkDividerN:inst4|s_divCounter[8]  ; ClkDividerN:inst4|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.643      ;
; 0.519 ; ClkDividerN:inst4|s_divCounter[17] ; ClkDividerN:inst4|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.645      ;
; 0.519 ; ClkDividerN:inst4|s_divCounter[2]  ; ClkDividerN:inst4|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.644      ;
; 0.519 ; ClkDividerN:inst4|s_divCounter[4]  ; ClkDividerN:inst4|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.644      ;
; 0.519 ; ClkDividerN:inst4|s_divCounter[22] ; ClkDividerN:inst4|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.645      ;
; 0.520 ; ClkDividerN:inst4|s_divCounter[12] ; ClkDividerN:inst4|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.649      ;
; 0.521 ; ClkDividerN:inst4|s_divCounter[8]  ; ClkDividerN:inst4|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.646      ;
; 0.522 ; ClkDividerN:inst4|s_divCounter[2]  ; ClkDividerN:inst4|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.647      ;
; 0.522 ; ClkDividerN:inst4|s_divCounter[4]  ; ClkDividerN:inst4|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.647      ;
; 0.523 ; ClkDividerN:inst4|s_divCounter[15] ; ClkDividerN:inst4|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.649      ;
; 0.523 ; ClkDividerN:inst4|s_divCounter[12] ; ClkDividerN:inst4|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.652      ;
; 0.524 ; ClkDividerN:inst4|s_divCounter[16] ; ClkDividerN:inst4|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.650      ;
; 0.524 ; ClkDividerN:inst4|s_divCounter[0]  ; ClkDividerN:inst4|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.649      ;
; 0.526 ; ClkDividerN:inst4|s_divCounter[15] ; ClkDividerN:inst4|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.652      ;
; 0.526 ; ClkDividerN:inst4|s_divCounter[20] ; ClkDividerN:inst4|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.652      ;
; 0.527 ; ClkDividerN:inst4|s_divCounter[24] ; ClkDividerN:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.650      ;
; 0.527 ; ClkDividerN:inst4|s_divCounter[16] ; ClkDividerN:inst4|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.653      ;
; 0.527 ; ClkDividerN:inst4|s_divCounter[0]  ; ClkDividerN:inst4|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.652      ;
; 0.529 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.655      ;
; 0.529 ; ClkDividerN:inst4|s_divCounter[20] ; ClkDividerN:inst4|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.655      ;
; 0.532 ; ClkDividerN:inst4|s_divCounter[18] ; ClkDividerN:inst4|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.658      ;
; 0.536 ; ClkDividerN:inst4|s_divCounter[14] ; ClkDividerN:inst4|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.662      ;
; 0.537 ; ClkDividerN:inst4|s_divCounter[6]  ; ClkDividerN:inst4|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.662      ;
; 0.539 ; ClkDividerN:inst4|s_divCounter[14] ; ClkDividerN:inst4|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.665      ;
; 0.540 ; ClkDividerN:inst4|s_divCounter[6]  ; ClkDividerN:inst4|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.665      ;
; 0.570 ; ClkDividerN:inst4|s_divCounter[9]  ; ClkDividerN:inst4|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.699      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ClkDividerN:inst4|clkOut'                                                                                                                                ;
+-------+---------------------------------------+---------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.253 ; ControlUnit:inst2|s_currentState.SUM2 ; ControlUnit:inst2|s_currentState.SUM3 ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 0.000        ; 0.042      ; 0.379      ;
; 0.254 ; ControlUnit:inst2|s_currentState.SUM1 ; ControlUnit:inst2|s_currentState.SUM2 ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 0.000        ; 0.042      ; 0.380      ;
; 0.306 ; ControlUnit:inst2|s_currentState.SUMI ; ControlUnit:inst2|s_currentState.SUM1 ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 0.000        ; 0.042      ; 0.432      ;
; 0.350 ; ControlUnit:inst2|s_currentState.SUM4 ; ControlUnit:inst2|s_currentState.SUM4 ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 0.000        ; 0.042      ; 0.476      ;
; 0.355 ; ControlUnit:inst2|s_currentState.SUM3 ; ControlUnit:inst2|s_currentState.SUM3 ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 0.000        ; 0.042      ; 0.481      ;
; 0.359 ; ControlUnit:inst2|s_currentState.SUM3 ; ControlUnit:inst2|s_currentState.SUMF ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 0.000        ; 0.042      ; 0.485      ;
; 0.392 ; ControlUnit:inst2|s_currentState.SUM3 ; ControlUnit:inst2|s_currentState.SUM4 ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 0.000        ; 0.042      ; 0.518      ;
; 0.408 ; ControlUnit:inst2|s_currentState.SUM1 ; ControlUnit:inst2|s_currentState.SUM4 ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 0.000        ; 0.042      ; 0.534      ;
; 0.408 ; ControlUnit:inst2|s_currentState.SUMF ; ControlUnit:inst2|s_currentState.SUMF ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 0.000        ; 0.042      ; 0.534      ;
; 0.409 ; ControlUnit:inst2|s_currentState.SUM2 ; ControlUnit:inst2|s_currentState.SUMF ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 0.000        ; 0.042      ; 0.535      ;
; 0.415 ; ControlUnit:inst2|s_currentState.SUMI ; ControlUnit:inst2|s_currentState.SUM3 ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 0.000        ; 0.042      ; 0.541      ;
; 0.529 ; ControlUnit:inst2|s_currentState.SUM4 ; ControlUnit:inst2|s_currentState.SUMF ; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 0.000        ; 0.042      ; 0.655      ;
+-------+---------------------------------------+---------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                    ;
+---------------------------+---------+-------+----------+---------+---------------------+
; Clock                     ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack          ; -2.775  ; 0.199 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                 ; -2.775  ; 0.199 ; N/A      ; N/A     ; -3.000              ;
;  ClkDividerN:inst4|clkOut ; -0.743  ; 0.253 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS           ; -73.681 ; 0.0   ; 0.0      ; 0.0     ; -45.405             ;
;  CLOCK_50                 ; -71.943 ; 0.000 ; N/A      ; N/A     ; -37.695             ;
;  ClkDividerN:inst4|clkOut ; -1.738  ; 0.000 ; N/A      ; N/A     ; -7.710              ;
+---------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDG[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AUD_ADCDAT              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK2_50               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK3_50               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ENET0_INT_N             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_LINK100           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ENET0_MDIO              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_COL            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_CRS            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DATA[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DATA[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DATA[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DATA[3]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DV             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_ER             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_TX_CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_INT_N             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_LINK100           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ENET1_MDIO              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_COL            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_CRS            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DATA[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DATA[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DATA[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DATA[3]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DV             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_ER             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_TX_CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENETCLK_25              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; FL_RY                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; HSMC_CLKIN0             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; IRDA_RXD                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OTG_INT                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SD_WP_N                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SMA_CLKIN               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[11]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[12]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[13]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[14]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[15]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[16]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[17]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TD_CLK27                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[0]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[1]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[2]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[3]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[4]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[5]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[6]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[7]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_HS                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_VS                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; UART_RTS                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; UART_RXD                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.73e-09 V                   ; 3.19 V              ; -0.173 V            ; 0.149 V                              ; 0.259 V                              ; 2.79e-10 s                  ; 2.42e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.73e-09 V                  ; 3.19 V             ; -0.173 V           ; 0.149 V                             ; 0.259 V                             ; 2.79e-10 s                 ; 2.42e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.54e-07 V                   ; 3.14 V              ; -0.115 V            ; 0.146 V                              ; 0.141 V                              ; 3.07e-10 s                  ; 3.96e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 6.54e-07 V                  ; 3.14 V             ; -0.115 V           ; 0.146 V                             ; 0.141 V                             ; 3.07e-10 s                 ; 3.96e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                 ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 12       ; 0        ; 0        ; 0        ;
; CLOCK_50                 ; CLOCK_50                 ; 1183     ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                  ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; 12       ; 0        ; 0        ; 0        ;
; CLOCK_50                 ; CLOCK_50                 ; 1183     ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 18    ; 18   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------+
; Clock Status Summary                                                     ;
+--------------------------+--------------------------+------+-------------+
; Target                   ; Clock                    ; Type ; Status      ;
+--------------------------+--------------------------+------+-------------+
; CLOCK_50                 ; CLOCK_50                 ; Base ; Constrained ;
; ClkDividerN:inst4|clkOut ; ClkDividerN:inst4|clkOut ; Base ; Constrained ;
+--------------------------+--------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; KEY[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDG[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; KEY[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDG[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 15.1.1 Build 189 12/02/2015 SJ Lite Edition
    Info: Processing started: Fri Apr 07 15:21:22 2017
Info: Command: quartus_sta DrinksMachine -c DrinksMachine
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DrinksMachine.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name ClkDividerN:inst4|clkOut ClkDividerN:inst4|clkOut
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.775
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.775             -71.943 CLOCK_50 
    Info (332119):    -0.743              -1.738 ClkDividerN:inst4|clkOut 
Info (332146): Worst-case hold slack is 0.441
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.441               0.000 CLOCK_50 
    Info (332119):     0.565               0.000 ClkDividerN:inst4|clkOut 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 CLOCK_50 
    Info (332119):    -1.285              -7.710 ClkDividerN:inst4|clkOut 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.450
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.450             -63.405 CLOCK_50 
    Info (332119):    -0.570              -1.151 ClkDividerN:inst4|clkOut 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 CLOCK_50 
    Info (332119):     0.516               0.000 ClkDividerN:inst4|clkOut 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 CLOCK_50 
    Info (332119):    -1.285              -7.710 ClkDividerN:inst4|clkOut 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.788
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.788             -19.760 CLOCK_50 
    Info (332119):     0.148               0.000 ClkDividerN:inst4|clkOut 
Info (332146): Worst-case hold slack is 0.199
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.199               0.000 CLOCK_50 
    Info (332119):     0.253               0.000 ClkDividerN:inst4|clkOut 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -31.687 CLOCK_50 
    Info (332119):    -1.000              -6.000 ClkDividerN:inst4|clkOut 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 908 megabytes
    Info: Processing ended: Fri Apr 07 15:21:25 2017
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


