`timescale 1ns / 1ps

module tb_baudrate_gen();

    // reg i_clk;
    // reg i_reset;
    // wire tick;

    // top tb_top(.i_clk(i_clk), .i_reset(i_reset), .o_tick(tick));


    // initial begin
    //     i_clk = 1'b0;
    //     forever #1 i_clk = ~i_clk;
    // end

    // initial begin
    //     i_reset = 1'b1;
    //     #2 i_reset = 1'b0;
    // end

endmodule
