---
title: "DDS_Chap12_Verification"
excerpt: "Chapter12_Verification"

categories:
  - DesignOfDigitalSystem
tags:
  - [Design Of Digital System]

permalink: /categories/DDS/Chapter12_DSS

toc: true
toc_sticky: true

date: 2025-05-27
last_modified_at: 2025-05-27
---

# 📘 Chapter 12: Verification

## 1. Introduction
- Verification 정의 및 중요성
- 설계 vs 검증 비중
- Verification 실패 사례 (Intel FP bug, Mars Orbiter)

## 2. Verification Flow
- Verification 계획 수립
- Functional Verification 개념
- Directed vs Random Testing
- Coverage 분석 (Structural / Functional)
- Output 분석 및 Waveform 활용

## 3. Verification Methods
- Software Simulation
  - Event-driven vs Cycle-based
  - Event-driven Simulation 흐름
- Formal Verification
  - 정의 및 목적
  - Theorem Proving, Equivalence Checking, Model Checking

## 4. Testbench
- 역할 및 구성
- Deterministic vs Self-checking Testbench
- Black-box / White-box / Grey-box 접근
- Testbench 코딩 예제 (Exhaustive, Random, Vector-based)
- Clock / Reset / Timescale / SDF 설정

## 5. Static Timing Analysis
- 정의 및 목적
- 분석 대상 경로 (Entry / Stage / Exit / Pad-to-Pad)
- Timing Spec: Input/Output Delay, Setup/Hold
- Critical Path, Slack, Timing Exception

## 6. Summary
- 전체 Verification 기법 요약

---

# 1. Introduction – Verification의 개요와 중요성

## ✅ 개념 흐름 요약
Verification(검증)은 디지털 시스템 설계에서 **설계가 의도한 기능을 제대로 수행하는지 확인**하는 과정이다.  
RTL, 게이트 수준, 레이아웃 등 **각 설계 단계마다 기능적/타이밍 검증**이 필요하다.

검증은 **설계의 절반 이상을 차지하는 필수 과정**이며,  
실제 산업에서 발생한 수많은 오류 사례는 **불충분한 검증의 결과**다.

---

## ✅ Verification의 정의

> Verification은 "설계가 요구되는 기능을 만족하는지 증명하는 과정"이다.

- **기능적 오류**, **타이밍 오류**, **논리 불일치** 등을 조기에 발견
- 시뮬레이션, 포멀 검증, 커버리지 분석 등을 통해 수행

---

## ✅ 설계 vs 검증 비중

| 항목       | 비중 (%) |
|------------|----------|
| RTL 작성    | 30%      |
| Synthesis   | 10%      |
| 검증        | **60% 이상** |

- 대부분의 디지털 설계 프로젝트는 검증 단계에서 가장 많은 시간 소요

---

## ✅ 실전 실패 사례

### ▪️ Intel Pentium FDIV bug (1994)
- 부동소수점 나눗셈 오류로 **4억 7천만 달러 손해**
- 수학 함수 LUT 검증 누락

### ▪️ Mars Climate Orbiter (1999)
- 단위 미스매치 (Metric ↔ Imperial)
- 지상국과 탐사선 간 통신 오류로 **탐사선 소실**

> ➤ 검증 부족으로 인한 치명적 실패는 **비단 설계 오류보다 더 큰 손해**로 이어진다.

---

## ✅ Verification의 본질

- “**설계가 동작하리라 기대하는 방식으로 실제로 동작하는가?**”를 증명하는 작업
- 단순 테스트가 아니라, **의도된 동작 전체를 포괄적으로 검증**하는 것이 목표

---

## ✅ 정리 포인트

| 항목           | 내용                                              |
|----------------|---------------------------------------------------|
| 정의           | 설계의 기능/타이밍/동작을 요구사항과 비교 검증    |
| 필요성         | 기능 오류, 회로 오동작, 수율 저하 방지            |
| 산업적 중요성  | 전체 개발 비용의 50% 이상이 검증에 투입됨         |
| 실패 사례       | 인텔 FDIV, NASA Mars 등 → 실물 손실로 직결됨       |

> ✅ 검증은 설계보다 중요할 수도 있다.  
> **“설계가 맞게 작동하는지 보장하지 않으면, 설계는 무의미하다.”**

---

# 2. Verification Flow – 검증 단계의 전체 흐름

## ✅ 개념 흐름 요약
Verification Flow는 단순히 시뮬레이션만이 아닌,  
**검증 계획 수립 → 시뮬레이션 실행 → 커버리지 분석 → 결과 해석**까지의  
체계적인 절차를 포함한다.

---

## ✅ 전체 흐름 요약

```text
[ Verification Plan ]
        ↓
[ Stimulus Generation ]
        ↓
[ Simulation & Checking ]
        ↓
[ Coverage Measurement ]
        ↓
[ Debug & Refine ]
```

---

## ✅ 주요 단계별 설명

### 🎯 1. Verification Plan (검증 계획 수립)
- 어떤 기능을 어떤 방식으로 테스트할 것인지 계획
- Directed Test, Random Test, Coverage 목표 등 포함

---

### 🎯 2. Functional Verification
- 회로가 **기능적으로 의도된 동작**을 수행하는지 확인
- 입력 → 출력 → 참값과 비교

---

### 🎯 3. Directed vs Random Testing

| 유형           | 설명                                         |
|----------------|----------------------------------------------|
| Directed Test  | 명시적으로 특정 조건을 테스트               |
| Random Test    | 임의 데이터 생성 → 다양한 상황 커버         |
| Hybrid         | Directed + Random → 현실적인 커버리지 달성 |

---

### 🎯 4. Coverage Analysis

| 커버리지 유형       | 설명                                              |
|---------------------|---------------------------------------------------|
| Structural Coverage | 코드 라인, 분기, 조건 등 → 코드가 실행됐는지      |
| Functional Coverage | 기능 스펙이 실제 테스트되었는지 확인 (FSM 상태 등) |

→ 커버리지가 높을수록 검증 신뢰도 ↑

---

### 🎯 5. Output Checking

- 출력이 예상대로 나오는지 자동 검증 (Self-checking)
- 출력 wave 또는 파일 비교

---

### 🎯 6. Waveform View

- 시뮬레이션 결과를 시각적으로 확인
- GTKWave, SimVision, ModelSim 등 툴 활용

---

## ✅ 정리 포인트

| 단계                | 핵심 내용                                        |
|---------------------|-------------------------------------------------|
| Plan 수립            | 테스트 목표와 전략 설계                         |
| Stimulus 생성        | Directed or Random 방식                         |
| 시뮬레이션 및 체크   | 동작 확인 + 출력 비교                           |
| 커버리지 분석        | 얼마나 충분히 검증했는지 정량적으로 평가         |
| 디버깅 및 보완       | 미달된 부분에 대한 테스트 추가                   |

> ✅ Verification은 "단순히 돌려보는 것"이 아니라  
> **계획적이고 측정 가능한 테스트 과정을 통해 설계 신뢰성을 입증**하는 절차다.

---

# 3. Verification Methods – 검증 방법의 종류

## ✅ 개념 흐름 요약
디지털 시스템 검증에는 다양한 접근 방식이 존재하며,  
크게 다음 두 가지 방법으로 나뉜다:

1. **Simulation-based Verification**
2. **Formal Verification**

각 방식은 적용 대상, 속도, 신뢰도 측면에서 차이가 있다.

---

## ✅ 3.1 Software Simulation (소프트웨어 기반 시뮬레이션)

- 가장 널리 쓰이는 방식
- 회로를 **모델로 변환하여 소프트웨어 상에서 동작시킴**

### 🎯 종류

| 방식           | 특징                                |
|----------------|-------------------------------------|
| Event-driven   | 변화 발생 시만 계산 → 정확, 느림     |
| Cycle-based    | 고정된 클럭 주기로 계산 → 빠름       |

---

### 🎯 Event-driven Simulation 흐름

```text
[ 입력 이벤트 ]
     ↓
[ Event Queue ]
     ↓
[ Scheduling + 평가 ]
     ↓
[ 결과 반영 → 출력 + 상태 변화 ]
```

- **이벤트가 발생한 시점만 계산**하여 효율 확보
- 대부분의 RTL 시뮬레이터가 이 방식 사용

---

## ✅ 3.2 Formal Verification (형식 검증)

- 테스트벡터 없이 **논리적으로 올바름을 수학적으로 증명**
- 시뮬레이션 누락 가능성을 제거

---

### 🎯 형식 검증 방식

| 방법               | 설명                                               |
|--------------------|----------------------------------------------------|
| Theorem Proving    | 논리 명제를 수학적으로 증명 (사람 개입 필요)       |
| Equivalence Checking | 두 회로(예: RTL vs Gate)가 같은지 자동 비교      |
| Model Checking     | 시스템 상태 전체를 탐색하며 주어진 성질 만족 여부 분석 |

---

### 🎯 비교

| 항목                 | Simulation                        | Formal Verification         |
|----------------------|-----------------------------------|-----------------------------|
| 테스트 입력 필요      | ✅ (Directed / Random)             | ❌ 없음 (모든 경우 분석)     |
| 분석 속도            | 빠름 (작은 회로)                   | 느림 (상태 폭발 가능성)     |
| 적용 대상            | 대부분 회로                        | 컨트롤 중심, 작은 블록 유리 |
| 커버리지             | 일부 (테스트된 케이스만)           | 전체 상태 공간              |
| 실무 활용             | 주력 (시뮬레이션 기반 검증 주도)    | 고신뢰 시스템, IP 검증 등 사용 |

---

## ✅ 정리 포인트

| 방법              | 장점                                        | 단점                                  |
|-------------------|---------------------------------------------|----------------------------------------|
| Simulation         | 직관적, 빠름, 거의 모든 설계에 사용 가능    | 테스트 누락 가능성 존재               |
| Formal Verification | 완전성 보장, corner case 모두 탐색 가능     | 속도 느림, 복잡도 증가 시 적용 어려움 |

> ✅ Simulation은 빠르고 실용적이지만,  
> **Formal Verification은 보장된 정확성을 요구하는 고신뢰 설계에서 필수**다.

---

# 4. Testbench – 테스트벤치의 구성과 역할

## ✅ 개념 흐름 요약
**Testbench**는 설계를 검증하기 위한 **시뮬레이션 환경**이다.  
DUT(Design Under Test)에 대해 입력 자극을 주고, 출력을 확인하여 **기능 검증**을 수행한다.

Testbench는 설계의 **외부 환경 역할**을 하며, 다양한 자극, 체크, 비교 기능을 갖는다.

---

## ✅ Testbench 구성 요소

| 구성 요소      | 설명                                    |
|----------------|-------------------------------------------|
| Stimulus       | DUT에 입력값을 주는 블록 (`initial`, `always`) |
| Clock/Reset    | 클럭 및 초기화 신호 생성                |
| Monitor        | DUT 출력 감시, `$monitor`, `$display`    |
| Checker        | 참값과 출력 비교                        |
| DUT Instance   | 테스트 대상 회로 인스턴스                |

---

## ✅ Testbench 유형

| 유형                | 설명                                               |
|---------------------|----------------------------------------------------|
| Deterministic       | 정해진 시나리오에 따라 입력 제공                   |
| Self-checking       | 자동으로 출력과 참값을 비교                        |
| Exhaustive          | 가능한 모든 입력 조합 테스트                       |
| Random              | 임의 자극 제공하여 corner case 탐색               |
| Vector-based        | 미리 정의된 입력/출력 패턴 사용 (`readmemh`, etc) |

---

## ✅ Testbench 구조 예시

```verilog
module tb;
  reg clk, rst, a, b;
  wire y;

  my_module dut(.clk(clk), .rst(rst), .a(a), .b(b), .y(y));

  initial begin
    clk = 0;
    forever #5 clk = ~clk;
  end

  initial begin
    rst = 1;
    #10 rst = 0;
    a = 0; b = 0;
    #10 a = 1;
    #10 b = 1;
    #20 $finish;
  end

  initial $monitor("time=%0t a=%b b=%b y=%b", $time, a, b, y);
endmodule
```

---

## ✅ Box-based 접근 방식

| 방식         | 설명                                   |
|--------------|----------------------------------------|
| Black-box    | 내부를 모르는 상태에서 입력/출력만 검증 |
| White-box    | 내부 구조까지 파악한 상태에서 검증     |
| Grey-box     | 일부 내부 상태를 이용하여 부분 검증     |

---

## ✅ SDF, Timescale 설정

- `timescale`: 시뮬레이션 시간 단위 설정  
```verilog
`timescale 1ns/1ps
```

- SDF Annotation (post-layout 시 지연 반영)
```verilog
$sdf_annotate("netlist.sdf", dut);
```

---

## ✅ 정리 포인트

| 항목           | 내용                                        |
|----------------|---------------------------------------------|
| 역할           | 입력 자극 생성 + 출력 모니터링 + 체크        |
| 구성 요소       | stimulus, clock/reset, monitor, checker 등  |
| 테스트 방식     | Deterministic, Random, Vector, Exhaustive   |
| 시뮬 도우미      | `$display`, `$monitor`, `$readmemh`, SDF 등 |

> ✅ Testbench는 "설계를 시험하는 실험실"이다.  
> 자동화 + 자가검사(Self-checking)를 도입하면 **효율적인 회귀 테스트 환경**을 구축할 수 있다.

---

# 5. Static Timing Analysis (STA) – 정적 타이밍 분석

## ✅ 개념 흐름 요약
STA는 시뮬레이션 없이도 **회로 내 모든 경로의 타이밍 제약 충족 여부를 분석**하는 방법이다.  
기능 검증이 아닌, **타이밍 오류 탐지**에 초점을 둔 자동화된 분석 기법이다.

---

## ✅ STA의 정의

> Static Timing Analysis는 "회로 내 모든 타이밍 경로에 대해  
> setup/hold 등의 타이밍 제약이 만족되는지 정적으로 평가"하는 과정이다.

- 입력 → 출력 간 최악의 지연 (Worst-case path) 확인
- 시뮬레이션 없이 **모든 경로를 Exhaustively 검사**

---

## ✅ 주요 분석 대상 경로

| 경로 유형        | 설명                                      |
|------------------|-------------------------------------------|
| Entry Path       | 입력 핀 → 첫 번째 플롭 or 게이트          |
| Stage Path       | 플롭 → 플롭 (중간 로직 포함)              |
| Exit Path        | 마지막 플롭 → 출력 핀                     |
| Pad-to-Pad Path  | 입력 → 출력 전체 경로 (비동기 회로 등)     |

---

## ✅ 타이밍 제약 (Timing Specification)

| 제약 항목       | 설명                                  |
|------------------|----------------------------------------|
| Input Delay      | 입력이 안정되기까지의 외부 지연        |
| Output Delay     | 출력이 도착해야 하는 시간 마진         |
| Setup Time       | 클럭 엣지 이전에 데이터가 안정되어야 함 |
| Hold Time        | 클럭 엣지 이후에도 데이터가 유지되어야 함 |

---

## ✅ Timing Slack 개념

- Slack = Required Time − Arrival Time

| Slack 유형 | 의미                                |
|-------------|-------------------------------------|
| Positive    | 여유 있음 (OK)                      |
| Zero        | 경계 상태                           |
| Negative    | 타이밍 위반 (Violation)             |

---

## ✅ Timing Exception

| 예외 종류          | 설명                                         |
|---------------------|----------------------------------------------|
| False Path          | 동작 상 도달 불가능한 경로                   |
| Multicycle Path     | 데이터 전달이 N 클럭 주기 이상 걸리는 경로   |

- 합성기 및 STA 툴에 명시적으로 알려주어야 함

---

## ✅ STA vs Simulation

| 항목              | STA                              | Simulation                           |
|-------------------|----------------------------------|--------------------------------------|
| 타이밍 검사 범위   | 모든 경로 (정적 분석)            | 자극 기반 경로만 (동적 검사)         |
| 속도              | 매우 빠름                         | 느릴 수 있음                         |
| 정확도            | worst-case 기준                   | 실제 동작 기반                       |
| 타이밍 위반 탐지   | Setup, Hold, Slack 위반 정적 탐지 | Waveform 기반 탐지 가능               |

---

## ✅ 정리 포인트

| 항목             | 설명                                         |
|------------------|----------------------------------------------|
| 분석 목적         | 타이밍 위반 탐지 (setup, hold 등)           |
| 입력 조건         | 지연 정보 + 타이밍 제약 + 클럭 조건         |
| 경로 범위         | 입력~출력, 플롭~플롭 등 전체 경로           |
| 예외 처리         | false path, multicycle path 명시 필요        |

> ✅ STA는 "모든 경로에 대해 클럭 타이밍이 맞는지를 수학적으로 검증"하는 도구이며,  
> **Post-layout 단계에서 타이밍 검증을 완성**하는 핵심 분석 기법이다.

---

# 6. Summary – Verification 요약

## ✅ 전체 요약 흐름
디지털 시스템 설계에서 **Verification(검증)**은 단순한 테스트를 넘어  
**정확성, 신뢰성, 성능 보장**을 위한 핵심 활동이다.

설계 주기 전체에서 기능적, 타이밍적 검증을 통해 **설계 오류를 조기에 탐지**하고,  
최종 제품의 **실패율과 비용을 획기적으로 줄일 수 있다.**

---

## ✅ 핵심 항목 요약

| 항목               | 설명                                                   |
|--------------------|--------------------------------------------------------|
| Verification Flow  | 계획 → 자극 생성 → 시뮬레이션/검사 → 커버리지 분석 → 디버깅 |
| Simulation         | Directed, Random, Vector-based, Exhaustive 등 테스트 방식 |
| Formal Verification| 수학적 정확성 보장 (Theorem proving, Model checking 등) |
| Testbench          | 입력 자극 + 출력 감시 + checker 포함된 시뮬 환경 구성     |
| Coverage           | 얼마나 충분히 테스트했는지 정량적으로 평가               |
| STA                | Setup/Hold 타이밍 위반을 정적으로 분석                   |

---

## ✅ 대표 기법 비교

| 방법             | 장점                                 | 단점                           |
|------------------|--------------------------------------|--------------------------------|
| Simulation        | 직관적, 빠름, 대부분의 설계에 적용 가능 | 누락된 경로는 검증 안 됨        |
| Formal Verification | 완전성 보장, 모든 상태 탐색 가능        | 속도 느림, 복잡한 회로엔 제한   |
| Static Timing Analysis (STA) | 모든 경로 타이밍 분석, 빠름             | 기능 검증 불가                   |

---

## ✅ 실무 적용 팁

- 테스트는 단순히 하는 것이 아닌 **계획된 커버리지 중심의 전략적 접근**
- testbench는 **self-checking 방식**으로 자동화
- formal 기법은 **소규모 컨트롤 회로, FSM 검증**에 효과적
- STA는 **post-layout 시 반드시 실행**

---

## ✅ 마무리 요약 문장

> ✅ Verification은 "설계가 잘 되었는가?"를 입증하는 가장 강력한 방법이며,  
> 설계를 설계답게 만드는 **신뢰성의 마지막 수문장**이다.