
Логические элементы - наиболее простые цифровые микросхемы, имеющие несколько входов (от 1 до 12) и один выход. Так как внутренней памяти у них нет они относятся  группе комбинационных устройств.
Достоинства:
- высокое быстродействие
- малая потребляемая мощность
- сложность реализации трудных функций

#### Инвертор
Инвертор - имеет один вход и один выход(2C или OK).
![[Инвертор.png]]
Применение:
- изменение полярности сигнала
- изменение полярности фронта сигнала
![[Pasted image 20230926151655.png]]
- в схемах генераторов прямоугольных импульсов, выходной сигнал которых периодически изменяется с нулевого уровня на единичный
![[Pasted image 20230926151713.png]]
- для получения задержки сигнала от 5 до 100 нс.
![[Pasted image 20230926151736.png]]

Характеристики Инвертора:
1. передаточная характеристика (${U_{пом}}^0$ - допустимая величина помехи на входе при низком уровне входного напряжения, ${U_{пом}}^1$ - допустимая величина помехи на входе при высоком уровне входного напряжения) 
![[Pasted image 20230926151752.png]]

2. время задержки (задержка обусловлена инерционными транзисторов на которых выполнен элемент)
![[Pasted image 20230926151805.png]]

$t_{3}=\frac{{t_{3}^10}+{t_{3}^01}}{2}$

3. потребляемая мощность - определяется как средне-арифметическое мощностей потребляемых элементом в состоянии логического 0 и логической 1 на выходе или как сумма статической и динамической составляющей. Потребляемая мощность существенно зависит от частоты входного сигнала.
![[Pasted image 20230926151822.png]]
4. нагрузочная способность - характеризует число входов аналогичных логических элементов, которые можно подключить к выходу данного логического элемента без нарушения его нормального функционирования.

#### Повторители и буферы
Они выполняют функцию увеличения нагрузочной способности сигнала позволяют подавить один сигнал на множество входов. Также повторители и буферы применяются для получения двунаправленных линий или для мультиплексирования сигналов.  

Двунаправленная линия - это линия(провода), сигналы по которой могут распространятся в двух противоположенных направлениях.
![[Pasted image 20230926151841.png]]

Мультиплексирование - это передачи разных сигналов по одним и тем же линия, в разные моменты времени.
Двунаправленная линия обязательно мультиплексированная.
А мультиплексированная линия может быть как двунаправленной так и однонаправленной.
Мультиплексированной линии присоединяется несколько выходов только один из которых находится в активном состоянии, остальные выходы отключаются.
Выходы могут быть OK или 3C.
![[Pasted image 20230926151856.png]]

Буферы с выходом 3C обязательно имеют Вход -EZ(-OZ), переводящий в третье пассивное состояние. Как правило к третьему состоянию соответствует 1 на этом входе, а активному состоянию выходов - 0, то есть сигнал имеет отрицательную полярность.

Таблица истинности однонаправленного буфера

| Вход | -EZ | Выход |
|:----:|:---:|:-----:|
|  0   |  0  |   0   |
|  1   |  0  |   1   |
|  0   |  1  |  3C   |
|  1   |  1  |  3C   |

Двунаправленные буферы позволяют передавать сигнал в обоих направлениях и в зависимости от управляющего сигнала, входы могут становится выходами и наоборот. Вход управления EZ может отключать, как входы, так и выходы. 

Таблица истинности двунаправленного буфера

| Вход T | Вход -EZ | Операция |
|:----:|:---:|:-----:|
|  0   |  0  |   $B \to A$   |
|  1   |  0  |   $A \to B$   |
|  0   |  1  |  3C   |
|  1   |  1  |  3C   |

Буферы и повторители часто используют для светодиодной индикации.

#### И, ИЛИ, ИЛИ, ИЛИ-НЕ
 У этих логических элементов есть от 2 до 12 равноправных входов и один выход сигнал на котором определяется комбинацией входных сигналов.

Таблица истинности двухвходовых элементов

| Вход 1 | Вход 2 | Выход И | Выход И-НЕ | Выход ИЛИ | Выход ИЛИ-НЕ |
|:------:|:------:|:-------:|:----------:|:---------:|:------------:|
|   0    |   0    |    0    |     1      |     0     |      1       |
|   0    |   1    |    0    |     1      |     1     |      0       |
|   1    |   0    |    0    |     1      |     1     |      0       |
|   1    |   1    |    1    |     0      |     1     |      0       |

Обозначения элементов
![[Pasted image 20230926151947.png]]
Трехвходовый лог элемент И-НЕ с предварительной инверсией Входа 2.
![[Pasted image 20230926152038.png]]
Все логические элементы бывают с выходом 2C, OK, 3C.
Если выход 3C, то обязательно имеется вход разрешение -EZ.

Эти логические элементы могут применятся в качестве элемента разрешения или запрета. 

Элементы могут использоваться в качестве инверторов или повторителей. 

#### Логический элемент Исключающие или
![[Pasted image 20230926153540.png]]

| Вход 1 | Вход 2 | Выход |
|:------:|:------:|:-----:|
|   0    |   0    |   0   |
|   0    |   1    |   1   |
|   1    |   0    |   1   |
|   1    |   1    |   0   |

Выполняет операцию сложение по модулю два, поэтому элемент еще называется сумматор по модулю два.

Основное применение - сравнение двух входных сигналов.

Исключающее ИЛИ в качестве управляемого инвертора
![[Pasted image 20230926152631.png]]
## Триггеры
Асинхронный RS триггер
![[Pasted image 20230926152719.png]]
Триггеры - простейшие последовательностные схемы, которые могут хранить один бит информации. Состояние выхода зависит от входных сигналов в данный момент времени и от состояния триггера в предыдущем такте
Классификация:
#### По способу приёма информации
- Асинхронные (триггер изменяет своё состояние в момент прихода сигнала на информационные входы)
- Синхронные (триггер изменяет своё состояние под воздействием входных сигналов только в момент прихода активного сигнала на синхронизирующий вход C)
#### По виду активного сигнала, действующего на информационные входы
- Статические (переключаются потенциалом)
- Динамические (переключаются перепадом, т.е. передним или задним фронтом импульса)
#### По принципу построения
- Одноступенчатые (одна ступень запоминания информации)
- Двуступенчатые (две ступпени запоминания информации)
#### По функциональным возможностям
- триггеры с раздельным управлением по входам R и S (RS-триггеры);
- триггеры с приемом информации по входу D (D-триггеры);
- триггеры со счетным входом (T-триггеры);
- универсальные триггеры с информационными входами J и K (JK-триггеры).

Обозначения и назначения входов триггеров:

**R** (от англ. Reset) – раздельный вход установки в состояние 0 (сброс);
**S** (от англ. Set) – раздельный вход установки в состояние 1 (включение);
**К** (от англ. Kill) – внезапное отключение, управление нулем;
**J** (от англ. Jerk) – внезапное включение, управление единицей;
**Т** – счетный вход;
**D** (от англ. Delay – задержка, Data – данные) – информационный вход установки триггера в состояние, соответствующее логическому уровню на этом входе;
**С** (от англ. Clock) – исполнительный, управляющий (синхронизирующий) вход, вход тактовых импульсов;
**V** – разрешающий управляющий вход.

Триггеры характеризуются быстродействием, чувствительностью, потребляемой мощностью, помехоустойчивостью и функциональными возможностями

![[Pasted image 20230926152719.png]]
Имея два информационных входа S,R и два выхода (прямой и инверсный)
При $S=1$ прямой выход $Q=1$
При $S=R=0$ триггер хранит информацию
Одновременная подача $S=R=1$ запрещена
$\overline{Q}$
Таблица истинности

| S   | R   | Q    | Q'    |
| --- | --- | ---- | ----- |
| 1   | 0   | 1    | 0     |
| 0   | 1   | 0    | 1     |
| 0   | 0   | Q(t) | Q'(t) |
| 1   | 1   | бан  | бан   |

Синхронный RS-триггер
![[Pasted image 20230926160434.png]]
При C=0 триггер находится в режиме хранения информации, при C=1 - работает как асинхронный
Изменение состояния триггера происходит по фронту импульса на C
![[Pasted image 20230926161046.png]]
D-триггер
![[Pasted image 20230926161503.png]]
Статический D-триггер имеет один информационный вход D и синхронизирующий вход C
Основное назначение - задержка сигнала на входе D до окончания такта, в который он был записан
C=0 - триггер хранит информацию
C=1 - триггер передаёт на Q информацию с D
Для нормальной работы D-триггера необходимо, чтобы изменение информации на входе D происходило до появления синхроимпульса

| Входные импульсы |     |       | Выход     |
| ---------------- | --- | ----- | --------- |
| D                | C   | $Q_n$ | $Q_{n+1}$ |
| 0                | 0   | 0     | 0         |
| 0                | 0   | 1     | 1         |
| 0                | 1   | 0     | 0         |
| 0                | 1   | 1     | 0         |
| 1                | 0   | 0     | 0         |
| 1                | 0   | 1     | 1         |
| 1                | 1   | 0     | 1         |
| 1                | 1   | 1     | 1          |

DV-триггер
![[Pasted image 20230926163102.png]]
Если к D-триггеру добавить вход строббирования V, то он будет работать как DV-триггер
При V=1, триггер работает как обычный D-триггер
При V=0 - режим хранения информации
Позволяет осуществлять запись информации не при каждом тактовом импульсе, а по выбору
T-триггер
![[Pasted image 20230926163804.png]]
Имеют один информационный вход и меняют своё состояние на противоположное при поступлении на этот вход сигнала T
Т-триггеры используются для построения различных счётчиков, поэтому их называют триггерами со счётным запуском
T-триггеры строятся на базе D-триггеров
На входе D сигнал будет иметь значение, противоположное состоянию триггера, поэтому входной сигнал T по фронту импульса C переключает триггер в противоположное состояние
JK-триггер
![[Pasted image 20230926170946.png]]
При C=0 триггер в режиме хранения
При С=1 J является установочным кодом S, K - код сброса R
При C=K=J=1, триггер меняет состояние на противоположное
![[Pasted image 20230926171736.png]]
Триггер Шмидта
Представляет собой последовательное соединение двух инверторов с положительной обратной связью, имеет один вход и один выход, не обладает памятью
При увеличени и входного напряжения резко изменяет потенциал выхода $0\rightarrow{1}$, а при последующем уменьшении входного напряжения резко переключается $1\rightarrow{0}$
D-триггер с динамическим управлением
![[Pasted image 20230926173021.png]]
При С=0 выходы 2 и 3 поддерживаются в состоянии «1», поэтому триггер ТР3 находится в режиме хранения.

Пусть D=0, тогда выход 4 находится в состоянии «1». При изменении потенциала входа С от «0» к «1» триггер ТР1 переходит в режим хранения (на выходе 1 – «0», на выходе 2 – «1»). Так как на всех входах элемента D3 уровень «1», то выход 3 переводится в состояние «0», что инициирует сброс триггера ТР3 и на его прямом выходе 5 устанавливается «0».

Пусть D=1, тогда выход 4 находится в состоянии «0», а на выходах 3 и 1 поддерживается уровень «1». При изменении потенциала входа С от «0» к «1» триггер ТР2 переходит в режим хранения, при котором на выходе 4 – «0», а на выходе 3 – «1». При этом триггер ТР1 переводится в установочный режим (на выходе 1 – «1», на выходе 2 – «0»), что вызывает переключение выходного триггера ТР3 в «1».

Пусть С=1, а потенциал входа D изменяется от «0» к «1». Тогда триггер ТР2 переходит в режим хранения, следовательно не меняет своего состояния и триггер ТР1. При этом сохраняется состояние выхода Q.

Если при С=1 потенциал входа D меняется от «0» к «1», то в режим хранения переводится ТР1, который удерживает в прежнем состоянии выход элемента D3: если на выходе 2 – «0», то на выходе 3 – «1», если же на выходе «2» - «1», то на выходе 3 – «0». Следовательно состояние выхода Q не меняется.

Если изменение информационного сигнала произойдет в момент переключения выходного триггера ТР3, коммутирующие триггеры ТР1 и ТР2 не пропустят помеху, т.к. нулевой уровень на выходе D2 не позволит переключиться элементам D1 и D3.