INFO: [VRFC 10-163] Analyzing VHDL file "C:/Users/andre/Downloads/TRABAJO SED/TRABAJO SED/Cafetera VHDL/trabajo_vhdl_DEFINITIVO/trabajo_vhdl.srcs/sources_1/new/C_clk.vhd" into library xil_defaultlib
INFO: [VRFC 10-3107] analyzing entity 'divisor_reloj'
INFO: [VRFC 10-163] Analyzing VHDL file "C:/Users/andre/Downloads/TRABAJO SED/TRABAJO SED/Cafetera VHDL/trabajo_vhdl_DEFINITIVO/trabajo_vhdl.srcs/sim_1/new/divisor_reloj_tb.vhd" into library xil_defaultlib
INFO: [VRFC 10-3107] analyzing entity 'divisor_reloj_tb'
