# Verilog Practice – Digital Design Learning

Este repositorio contiene mis ejercicios, prácticas y mini proyectos mientras aprendo Verilog, un lenguaje de descripción de hardware (HDL). Está pensado como un cuaderno de aprendizaje personal, pero también como una forma de compartir y demostrar mis progresos.

## 🔧 Herramientas utilizadas

- [EDA Playground](https://www.edaplayground.com/) – simulador online
- Estilo de codificación basado en módulos `.v` y testbenches `_tb.v`
- (Opcional más adelante) Icarus Verilog + GTKWave para simulación local

## 📁 Estructura del repositorio
verilog-practice/
├── 01_basics/ # Compuertas lógicas y operaciones simples
├── 02_modules/ # Módulos combinacionales
├── 03_sequential/ # Flip-flops, contadores, registros
├── 04_projects/ # Mini proyectos con múltiples módulos
└── README.md


## 🧪 Cómo simular

Actualmente todos los ejercicios están pensados para simularse en [EDA Playground](https://www.edaplayground.com/).

Cada carpeta contiene:
- Un archivo `.v` con el módulo principal
- Un archivo `_tb.v` con el testbench
- (Opcional) Enlace al playground en comentarios o en un archivo `.txt`

## ✅ Ejercicios completados

### 01 – Básicos
- [ ] AND Gate
- [ ] OR Gate
- [ ] NOT Gate
- [ ] NAND Gate
- [ ] XOR Gate

### 02 – Módulos combinacionales
- [ ] Multiplexor 2:1
- [ ] Multiplexor 4:1
- [ ] Comparador de 4 bits
- [ ] Decodificador 2→4

### 03 – Módulos secuenciales
- [ ] Flip-flop tipo D
- [ ] Contador binario 4 bits
- [ ] Registro de desplazamiento
- [ ] Máquina de estados simple

## 💡 Próximos pasos

- [ ] Añadir diagramas de bloques (draw.io o ASCII)
- [ ] Simular con GTKWave (opcional)
- [ ] Diseñar una ALU simple


