Microprocesseur
===============

````{panels}

:img-top: media/Gordon_Moore.jpeg


^^^^^
* **Naissance** 3 janvier 1929 / San Francisco üá∫üá∏ 
```{dropdown} Bio
:animate: fade-in-slide-down
Gordon Earle Moore est le cofondateur d'Intel en 1968. Intel est le premier fabricant mondial de microprocesseurs. Gordon Moore est c√©l√®bre pour avoir formul√© en 1965 une loi empirique portant son nom: **loi de Moore**. Cette lois pr√©dit un doublement de la complexit√©, et donc du nombre de transistors pr√©sents dans les microprocesseurs tous les deux ans. Bien que nous ayons atteint certaines limites physique au niveau atomique et des effets de bruits parasites li√©s aux effets quantique et √† la d√©sint√©gration alpha, la loi est toujours v√©rifi√©e aujourd'hui malgr√© un ralentissement de la progression pour certaines caract√©ristiques. Ces limites sont aujourd'hui compens√©es par des puces int√©grant de plus en plus de composants de plus en plus complexes.
```

````

Dans ce chapitre, nous allons comprendre comment fonctionne un microprocesseur en d√©taillant les diff√©rents m√©canismes qui sont op√©r√©s pour assurer le fonctionnement de base d'un microprocesseur. Appel√© 

# L'horloge
Un processeur est un dispositif synchrone, ce qui signifie que les op√©rations √† l'int√©rieur du processeur se d√©roulent de mani√®re synchrone √† un temps donn√©. Pour assurer cette simultan√©it√©, il faut comme pour un orchestre, donner le tempo. Cette fonction de m√©tronome est assur√©e par une horloge, ou un signal d'horloge. Cette horloge est constitu√©e d'un simple signal carr√© dont la fr√©quence atteint aujourd'hui plusieurs giga Herz, c'est-√†-dire plusieurs milliards de cycles par seconde.

# L'acc√®s √† la m√©moire

```{admonition} Rappel
:class: danger
Comme on l'a vu dans l'architecture de vonNeumman, la m√©moire contient le programme et les donn√©es du programme. Un programme peut donc se modifier lui-m√™me en se modifiant dans la m√©moire (c'est rarement un effet souhait√©).
```

L'Unit√© Centrale de Traitement (UCT ou CPU en anglais pour Central Processing Unit) doit acc√©der √† la m√©moire. On parle de m√©moire RAM pour Random Access Memory. Le processeur peut acc√©der √† la m√©moire en lecture ou en √©criture. Les deux m√©canismes sont tr√®s similaires, mais avant de regarder plus en d√©tail comment cela fonctionne, il faut d'abord d√©finir comment la m√©moire est structur√©e. La m√©moire RAM permet, comme son nom l'indique, d'acc√©der √† tout moment √† n'importe quel emplacement.

TODO: illustration

 Pour y acc√©der, le processeur envoie d'abord l'adresse au module m√©moire, puis lis ou √©crit la valeur. Pour cela le processeur dispose d'un **bus d'adressage**. Il s'agit physiquement de c√¢bles parall√®les qui relient le processeur √† la m√©moire. La taille de ce bus ou sa largeur d√©finit le nombre de connexions parall√®les et d√©pend des caract√©ristiques du processeur et de la RAM. Chaque connexion transporte un bit, un bus de largeur 32 bit transporte 32 bits ce qui permet d'adresser 2<sup>32</sup> adresses m√©moire (env. 4 Go). Le bus de donn√©es lui transporte les donn√©es entre le processeur et la m√©moire (dans les deux sens). Ces deux bus, adresses et donn√©es, ne sont pas forc√©ment de largeur identique.

 TODO: illustration

 ```{admonition} Anecdote
:class: attention
Le processeur Intel 80286 (anc√™tre des processeurs Pentium),  sorti en 1982, pr√©sentait un bus de donn√©es de 16 bits et un bus d'adresses de 24 bits. De plus l'adressage par segments (relativement compliqu√©) r√©duisait l'adressage physique √† un adressage sur 20 bits.
```

 Il nous manque encore un √©l√©ment : lorsque la m√©moire voit une adresse appara√Ætre elle doit pouvoir d√©terminer s'il s'agit d'une lecture ou d'une √©criture. Pour cela deux connexions suppl√©mentaires relie le processeur √† la m√©moire: une ligne *enable* et une ligne *set*. Lorsque la ligne *enable* est √† 1, alors le processeur acc√®de √† la m√©moire en lecture et sur le bus de donn√©e doit appara√Ætre les donn√©es qui sont stock√©es dans la m√©moire √† l'adresse indiqu√©e sur le bus d'adressage. Lorsque c'est la ligne *set* qui est √† 1, alors la m√©moire doit enregistrer les donn√©es √† l'adresse indiqu√©e.

```{admonition} Le contenu de la m√©moire
:class: hint

**Les instructions** : 
La m√©moire contient le programme sous-forme de codes qui repr√©sentent des instructions √† ex√©cuter par le processeur. Ces codes correspondent √† un jeu d'instruction propre √† chaque mod√®le de proceseur. On parle de langage machine. Pour √©crire de tels programme, on utilise un logiciel de type assembleur qui traduit les codes dans une repr√©sentation plus lisible.

**Les donn√©es** : 
Les donn√©es stock√©es dans la m√©moire peuvent √™tre des nombres, des lettres, des cha√Ænes de caract√®res ainsi que des adresses d'autres emplacement en m√©moire. On trouvera plus de d√©tails √† ce sujet dans le chapitre [Repr√©sentation de l'information](/content/theme/representation-information/accueil/eleve.html "Repr√©sentation de l'information").


```

 ### Exercice

```{question} Question 1
Avec un bus d'adressage de 24 bits, quelle est la taille maximum de la m√©moire ? 
* {f}`32ko`
* {v}`16Mo`
* {f}`16Go`
```

```{question} Question 2
Quelle est la taille maximale de la m√©moire pour un processeur 80286, sachant que l'adressage physique est finalement r√©duit √† 20 bits ? 
* {f}`32ko`
* {f}`16Mo`
* {v}`1Mo`
```





# Exemple: le 6502

image

r√©f: visual 6502.org 

## Pour aller plus loin
Les microprocesseurs modernes ajoutent quelques √©l√©ments de complexit√© que nous n'avons pas expos√©s ici. Il s'agit notamment des √©l√©ments suivants.
### Les multi-coeurs
Alors que dans le processeur que nous avons pr√©sent√©, il n'y avait qu'une seule unit√© arithm√©tique et logique, ce qui limitait notre processeur √† une op√©ration par cycle d'horloge, l'industrie fournit aujourd'hui des microprocesseurs qui sont capables d'effectuer plusieurs op√©rations simultan√©ment. Pour cela, ces derniers sont dot√©s de plusieurs coeurs capable d'effectuer chacun une op√©ration. Mais cette mise en parall√®le des op√©rations ne se fait pas sans difficult√©s. De la m√™me mani√®re qu'il serait extr√™mement difficile pour plusieurs personnes d'√©crire un texte en tenant le m√™me stylo, il est compliqu√© de partager un calcul entre plusieurs unit√©s de traitement.
### Le pipeline
Comme nous l'avons vu, l'ex√©cution d'une instruction par le microprocesseur implique plusieurs op√©rations : acc√®s √† la m√©moire en lecture et en √©criture, acc√®s aux registres en lecture et en √©criture, op√©ration logique. Pour optimiser la vitesse d'ex√©cution, les processeurs modernes effectue en s√©rie ces op√©rations. Ainsi alors que les op√©rations logiques d'une instruction sont effectu√©es, l'instruction pr√©c√©dente est d√©j√† charg√©e en m√©moire. La difficult√© de ce type d'optimisation r√©side dans le fait que des branchements conditionnels provoquent l'annulation des instructions d√©j√† charg√©es. Pour optimiser encore ce genre de proc√©d√©, les processeur font de la pr√©diction dans l'ex√©cution. Ces optimisations sont extr√™mement compliqu√©es √† g√©rer.