---
layout: post
title: "[마프] Cortex-M Memory System 정리"
category: education
---

# 📘 Cortex-M Memory System 정리

---

## ✅ 1. 전체 메모리 구조 개요

- **32-bit linear address space** (총 4GB)
- **Harvard 구조** 기반의 내부 버스 구성 (명령어 버스 vs 데이터 버스)
- 주소 공간은 단일 맵으로 통합되어 있으며, **메모리 맵**에 따라 역할이 나뉨

---

## ✅ 2. Cortex-M Memory Map (주소별 기능)

| 주소 범위 | 이름 | 설명 | 주요 구성 요소 |
|-----------|------|------|----------------|
| `0x0000_0000 ~ 0x1FFF_FFFF` | Code | 코드 및 부트 ROM | Flash, Vector Table 등 |
| `0x2000_0000 ~ 0x3FFF_FFFF` | SRAM | 온칩 데이터 메모리 | Stack, Heap, 전역 변수 등 |
| `0x4000_0000 ~ 0x5FFF_FFFF` | Peripheral | 일반 주변장치 | GPIO, Timer, UART 등 |
| `0x6000_0000 ~ 0x9FFF_FFFF` | External RAM | 외부 RAM | SDRAM, SRAM 등 |
| `0xA000_0000 ~ 0xDFFF_FFFF` | External Device | 외부 장치 인터페이스 | 외부 플래시, I/O 등 |
| `0xE000_0000 ~ 0xFFFF_FFFF` | **System 영역** | Cortex-M 전용 시스템 주소 공간 | PPB, SCS, Debug 포함 |

---

### 🔹 System 영역 내부 구성

| 주소 범위 | 하위 영역 | 설명 |
|-----------|------------|------|
| `0xE000_0000 ~ 0xE00F_FFFF` | **PPB (Private Peripheral Bus)** | Cortex-M 코어 내부 전용 구성 요소 |
| ┗ `0xE000_0000 ~ 0xE000_EFFF` | **SCS (System Control Space)** | SCB, NVIC, SysTick 등 |
| `0xE010_0000 ~ 0xEFFF_FFFF` | Reserved | 벤더 확장 용도 |
| `0xF000_0000 ~ 0xFFFF_FFFF` | Debug Space | ITM, DWT, FPB 등 디버그 구성 요소 |

---

## ✅ 3. 스택 메모리 (Stack Memory)

### 🌟 스택이 필요한 이유
- 함수 호출 시 **복귀 주소와 지역 변수**를 저장해야 함
- 인터럽트 발생 시 **자동으로 레지스터들을 백업**해야 함
- 재귀 호출, 다중 예외 처리에 유리한 구조

### 🔹 스택 동작 방식

| 항목 | 설명 |
|------|------|
| 구조 | **Full Descending Stack** (주소 감소 방향으로 성장) |
| 주소 정렬 | 4바이트 단위 정렬 필수 |
| 저장 순서 | 함수 호출 시 `PUSH`, 반환 시 `POP` |

---

### 🔹 스택 포인터 종류

| 이름 | 약자 | 사용 구간 |
|------|------|------------|
| Main Stack Pointer | **MSP (R13)** | Handler mode, OS kernel |
| Process Stack Pointer | **PSP (R13)** | Thread mode, 사용자 코드 |

- MSP는 기본값이며, 예외 발생 시에도 MSP가 사용됨
- PSP는 OS나 RTOS 환경에서 사용자 태스크마다 독립된 스택을 줄 때 사용

---

### 🔄 스택 포인터 전환 방법

- `CONTROL[1] = SPSEL` 비트를 사용하여 Thread mode에서 MSP(0) ↔ PSP(1) 전환 가능
- Handler → Thread 복귀 시에 `EXC_RETURN` 값을 사용

---

## ✅ 4. Write Buffer

-**버퍼 가능한 영역(bufferable region)**에 대해 write 시, CPU는 쓰기 완료를 기다리지 않고 다음 명령을 실행함.
-내부의 write buffer가 임시로 저장하고 백그라운드에서 쓰기 처리

장점: 성능 향상, 파이프라인 효율 증가\
단점: 순서 제어가 필요할 수 있음 (→ Memory Barrier 사용)

---

## ✅ 5. Unaligned Access

- `LDR`, `STR`는 unaligned access 지원
- `LDM/STM`, `PUSH/POP`, `LDREX/STREX`는 정렬 필수
- 잘못된 정렬 접근 시 Usage Fault 발생 가능

---

## ✅ 6. Bit-Band (선택사항)

- 메모리 상의 **1비트**를 전용 주소 공간으로 맵핑하여 직접 제어
- 매우 빠른 비트 단위 접근이 가능
