module seq_example_with_clk_divider #(parameter  C_MAX = 45, parameter Frec_input = 10)(
	input clk, rst_n_a,
	output reg [$clog2(C_MAX) -1 : 0] out_data
);

wire clk_div_wire;

clk_divider WRAPPER(
	.clk(clk),
	.rst(KEY[0]),
	.clk_div(clk_div_wire)
);

seq_example #(.C_MAX(C_MAX)) COUNTER(
	.clk(clk_div_wire),
	.rst_n_a(KEY[1]
	.out_data(out_data)
);