`timescale 1ns / 1ps

//////////////////////////////////////////////////////////////////////////////////
// Define the states the bus can be in
//////////////////////////////////////////////////////////////////////////////////

`define BUS_STATEW	4

`define 		RESET						`BUS_STATEW'h00
`define			WAIT_A8_CLOCK_LOW			`BUS_STATEW'h01
`define			WAIT_VALID_ADDRESS			`BUS_STATEW'h02
`define 		EXTERNAL_ACCESS_CHECK		`BUS_STATEW'h03

//////////////////////////////////////////////////////////////////////////////////
// We count through the bus cycle, so the counter needs to be wide enough to
// cope with all the states
//////////////////////////////////////////////////////////////////////////////////
`define 		CYCLECOUNT					8

//////////////////////////////////////////////////////////////////////////////////
// We need to wait 177ns from clock going low on the A8 bus for the address to be
// considered valued, so round up to 180ns, which at 100MHz is 18 clocks or 0x12
//////////////////////////////////////////////////////////////////////////////////
`define 		CYCLES_ADDRVALID			`CYCLECOUNT'h12