module clkdivisor( input clk, input D, output reg Q);



always clk = ~clk;
endmodule
