module register_file (
    input  wire        clk,            // Señal de reloj
    input  wire        wr_en,          // Habilitador de escritura
    input  wire [4:0]  wr_index,       // Dirección de escritura
    input  wire [31:0] wr_data,        // Dato a escribir
    input  wire [4:0]  rd_index1,      // Dirección de lectura 1
    input  wire [4:0]  rd_index2,      // Dirección de lectura 2
    output wire [31:0] rd_data1,       // Dato leído 1
    output wire [31:0] rd_data2        // Dato leído 2
);

    // Memoria de 32 registros de 32 bits
    reg [31:0] mem [31:0];

    integer i;

    // Inicialización opcional (útil para simulación)
    initial begin
        for (i = 0; i < 32; i = i + 1)
            mem[i] = 32'd0;
    end

    // Escritura sincrónica
    always @(posedge clk) begin
        if (wr_en && (wr_index != 5'd0)) begin
            mem[wr_index] <= wr_data;
        end
    end

    // Lecturas combinacionales
    assign rd_data1 = (rd_index1 == 5'd0) ? 32'd0 : mem[rd_index1];
    assign rd_data2 = (rd_index2 == 5'd0) ? 32'd0 : mem[rd_index2];

endmodule