http://www.ict.cas.cn/kycg/cg/200905/t20090531_2371756.html
<!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Transitional//EN" "http://www.w3.org/TR/xhtml1/DTD/xhtml1-transitional.dtd">
系统芯片中时延测试及定时分析的层次化方法----中国科学院计算技术研究所
         本课题主要使用层次化分析方法来处理系统芯片测试中面临的复杂性，在串扰测试、层次化的时延测试、系统芯片测试压缩和调度3个方面取得了创新性的研究成果。一、集成电路制造工艺的发展要求在更低的层次精确地模型化芯片制造过程中的缺陷，其中最突出的问题之一是线间串扰问题，高速电路的线间串扰将严重降低电路的性能。我们采用布尔过程思想和互连线延迟模型，研究了线间串扰时延故障的测试方法，提出了新的时延故障模型和考虑串扰现象的时延测试自动生成方法，实验结果验证了故障的选择和测试生成方法的有效性。二、我们将处理器的指令集体系结构、寄存器传输级抽象以及门级网表有效结合起来，提出了一种新的基于指令集的层次化通路时延测试自动测试生成方法。实验表明该方法大幅度提高了时延测试生成的效率。该方法可用处理器自身的指令集来进行测试，并能直接将测试程序应用在处理器的正常操作模式，不需增加任何硬件结构，就能有效应用于处理器的时速测试。三、在系统芯片的测试压缩、IP核的测试封装以及测试调度方面分别提出了新方法，实验表明这些方法以少量的硬件开销为代价有效减少了测试数据量和测试功耗，与国际上同类方法相比在降低测试成本方面具有一定优势。        本课题面向处理器时延测试的需要，与传统时延测试所需要的可测试性设计的硬件开销过大并影响处理器临界通路的性能之间的矛盾，希望通过处理器本身的指令，在其工作模式下就能够对时延进行自测试。这一研究方向在近年来成为处理器测试的研究热点。本课题发表和录用学术论文28篇，其中测试领域国际SCI全文收录刊物JETTA（美国）1篇[1]，SCIE源刊物JCST 2篇[8，14]，IEEE国际会议11篇， EI源/核心刊物8篇，国内会议6篇。
