---
title: 时序电路的时间参数
poc: true
categories:
  - - '笔记'
    - 计组
tags: []
id: '1121'
date: 2021-09-17 17:20:26
---

## 三大块

建立时间，保持时间，内部延迟时间

setup time, hold time, clk-to-out propagation delay

## setup time

![](https://raw.githubusercontent.com/Valkierja/ALLPIC/main/img/202303172100087.png)

注意D的不定值和稳定值 示意画法

## hold time

![](https://raw.githubusercontent.com/Valkierja/ALLPIC/main/img/202303172100580.png)

## clk-to-out propagation delay

![](https://raw.githubusercontent.com/Valkierja/ALLPIC/main/img/202303172100902.png)

## 时钟最大频率上限与元器件时间性能的关系

![](https://raw.githubusercontent.com/Valkierja/ALLPIC/main/img/202303172100368.png)

例题

![](https://raw.githubusercontent.com/Valkierja/ALLPIC/main/img/202303172101114.png)

前例的注意点

![](https://www.ksroido.art/wp-content/uploads/2021/09/image-76.png)

对时间信号尽可能不要加逻辑门

时钟偏差↑

所有模块的最长周期决定了全局时钟周期

![](https://raw.githubusercontent.com/Valkierja/ALLPIC/main/img/202303172101164.png)

有点类似短板效应