module piso_12bit (clk,
    load_en,
    rst_n,
    serial_out,
    data_in);
 input clk;
 input load_en;
 input rst_n;
 output serial_out;
 input [11:0] data_in;

 wire _00_;
 wire _01_;
 wire _02_;
 wire _03_;
 wire _04_;
 wire _05_;
 wire _06_;
 wire _07_;
 wire _08_;
 wire _09_;
 wire _10_;
 wire _11_;
 wire _12_;
 wire _13_;
 wire _14_;
 wire _15_;
 wire _16_;
 wire _17_;
 wire _18_;
 wire _19_;
 wire _20_;
 wire _21_;
 wire _22_;
 wire _23_;
 wire _24_;
 wire _25_;
 wire _26_;
 wire _27_;
 wire _28_;
 wire _29_;
 wire _30_;
 wire _31_;
 wire _32_;
 wire _33_;
 wire \shift_reg[0] ;
 wire \shift_reg[10] ;
 wire \shift_reg[1] ;
 wire \shift_reg[2] ;
 wire \shift_reg[3] ;
 wire \shift_reg[4] ;
 wire \shift_reg[5] ;
 wire \shift_reg[6] ;
 wire \shift_reg[7] ;
 wire \shift_reg[8] ;
 wire \shift_reg[9] ;
 wire VDD;
 wire VSS;

 gf180mcu_fd_sc_mcu7t5v0__clkinv_1 _34_ (.I(\shift_reg[0] ),
    .ZN(_12_),
    .VDD(VDD),
    .VNW(VDD),
    .VPW(VSS),
    .VSS(VSS));
 gf180mcu_fd_sc_mcu7t5v0__clkinv_1 _35_ (.I(\shift_reg[1] ),
    .ZN(_13_),
    .VDD(VDD),
    .VNW(VDD),
    .VPW(VSS),
    .VSS(VSS));
 gf180mcu_fd_sc_mcu7t5v0__clkinv_1 _36_ (.I(\shift_reg[2] ),
    .ZN(_14_),
    .VDD(VDD),
    .VNW(VDD),
    .VPW(VSS),
    .VSS(VSS));
 gf180mcu_fd_sc_mcu7t5v0__clkinv_1 _37_ (.I(\shift_reg[3] ),
    .ZN(_15_),
    .VDD(VDD),
    .VNW(VDD),
    .VPW(VSS),
    .VSS(VSS));
 gf180mcu_fd_sc_mcu7t5v0__clkinv_1 _38_ (.I(\shift_reg[4] ),
    .ZN(_16_),
    .VDD(VDD),
    .VNW(VDD),
    .VPW(VSS),
    .VSS(VSS));
 gf180mcu_fd_sc_mcu7t5v0__clkinv_1 _39_ (.I(\shift_reg[5] ),
    .ZN(_17_),
    .VDD(VDD),
    .VNW(VDD),
    .VPW(VSS),
    .VSS(VSS));
 gf180mcu_fd_sc_mcu7t5v0__clkinv_1 _40_ (.I(\shift_reg[6] ),
    .ZN(_18_),
    .VDD(VDD),
    .VNW(VDD),
    .VPW(VSS),
    .VSS(VSS));
 gf180mcu_fd_sc_mcu7t5v0__clkinv_1 _41_ (.I(\shift_reg[7] ),
    .ZN(_19_),
    .VDD(VDD),
    .VNW(VDD),
    .VPW(VSS),
    .VSS(VSS));
 gf180mcu_fd_sc_mcu7t5v0__clkinv_1 _42_ (.I(\shift_reg[8] ),
    .ZN(_20_),
    .VDD(VDD),
    .VNW(VDD),
    .VPW(VSS),
    .VSS(VSS));
 gf180mcu_fd_sc_mcu7t5v0__clkinv_1 _43_ (.I(\shift_reg[9] ),
    .ZN(_21_),
    .VDD(VDD),
    .VNW(VDD),
    .VPW(VSS),
    .VSS(VSS));
 gf180mcu_fd_sc_mcu7t5v0__clkinv_1 _44_ (.I(\shift_reg[10] ),
    .ZN(_22_),
    .VDD(VDD),
    .VNW(VDD),
    .VPW(VSS),
    .VSS(VSS));
 gf180mcu_fd_sc_mcu7t5v0__nand2_1 _45_ (.A1(data_in[1]),
    .A2(load_en),
    .ZN(_23_),
    .VDD(VDD),
    .VNW(VDD),
    .VPW(VSS),
    .VSS(VSS));
 gf180mcu_fd_sc_mcu7t5v0__oai21_1 _46_ (.A1(_12_),
    .A2(load_en),
    .B(_23_),
    .ZN(_03_),
    .VDD(VDD),
    .VNW(VDD),
    .VPW(VSS),
    .VSS(VSS));
 gf180mcu_fd_sc_mcu7t5v0__nand2_1 _47_ (.A1(load_en),
    .A2(data_in[2]),
    .ZN(_24_),
    .VDD(VDD),
    .VNW(VDD),
    .VPW(VSS),
    .VSS(VSS));
 gf180mcu_fd_sc_mcu7t5v0__oai21_1 _48_ (.A1(load_en),
    .A2(_13_),
    .B(_24_),
    .ZN(_04_),
    .VDD(VDD),
    .VNW(VDD),
    .VPW(VSS),
    .VSS(VSS));
 gf180mcu_fd_sc_mcu7t5v0__nand2_1 _49_ (.A1(load_en),
    .A2(data_in[3]),
    .ZN(_25_),
    .VDD(VDD),
    .VNW(VDD),
    .VPW(VSS),
    .VSS(VSS));
 gf180mcu_fd_sc_mcu7t5v0__oai21_1 _50_ (.A1(load_en),
    .A2(_14_),
    .B(_25_),
    .ZN(_05_),
    .VDD(VDD),
    .VNW(VDD),
    .VPW(VSS),
    .VSS(VSS));
 gf180mcu_fd_sc_mcu7t5v0__nand2_1 _51_ (.A1(load_en),
    .A2(data_in[4]),
    .ZN(_26_),
    .VDD(VDD),
    .VNW(VDD),
    .VPW(VSS),
    .VSS(VSS));
 gf180mcu_fd_sc_mcu7t5v0__oai21_1 _52_ (.A1(load_en),
    .A2(_15_),
    .B(_26_),
    .ZN(_06_),
    .VDD(VDD),
    .VNW(VDD),
    .VPW(VSS),
    .VSS(VSS));
 gf180mcu_fd_sc_mcu7t5v0__nand2_1 _53_ (.A1(load_en),
    .A2(data_in[5]),
    .ZN(_27_),
    .VDD(VDD),
    .VNW(VDD),
    .VPW(VSS),
    .VSS(VSS));
 gf180mcu_fd_sc_mcu7t5v0__oai21_1 _54_ (.A1(load_en),
    .A2(_16_),
    .B(_27_),
    .ZN(_07_),
    .VDD(VDD),
    .VNW(VDD),
    .VPW(VSS),
    .VSS(VSS));
 gf180mcu_fd_sc_mcu7t5v0__nand2_1 _55_ (.A1(load_en),
    .A2(data_in[6]),
    .ZN(_28_),
    .VDD(VDD),
    .VNW(VDD),
    .VPW(VSS),
    .VSS(VSS));
 gf180mcu_fd_sc_mcu7t5v0__oai21_1 _56_ (.A1(load_en),
    .A2(_17_),
    .B(_28_),
    .ZN(_08_),
    .VDD(VDD),
    .VNW(VDD),
    .VPW(VSS),
    .VSS(VSS));
 gf180mcu_fd_sc_mcu7t5v0__nand2_1 _57_ (.A1(load_en),
    .A2(data_in[7]),
    .ZN(_29_),
    .VDD(VDD),
    .VNW(VDD),
    .VPW(VSS),
    .VSS(VSS));
 gf180mcu_fd_sc_mcu7t5v0__oai21_1 _58_ (.A1(load_en),
    .A2(_18_),
    .B(_29_),
    .ZN(_09_),
    .VDD(VDD),
    .VNW(VDD),
    .VPW(VSS),
    .VSS(VSS));
 gf180mcu_fd_sc_mcu7t5v0__nand2_1 _59_ (.A1(load_en),
    .A2(data_in[8]),
    .ZN(_30_),
    .VDD(VDD),
    .VNW(VDD),
    .VPW(VSS),
    .VSS(VSS));
 gf180mcu_fd_sc_mcu7t5v0__oai21_1 _60_ (.A1(load_en),
    .A2(_19_),
    .B(_30_),
    .ZN(_10_),
    .VDD(VDD),
    .VNW(VDD),
    .VPW(VSS),
    .VSS(VSS));
 gf180mcu_fd_sc_mcu7t5v0__nand2_1 _61_ (.A1(load_en),
    .A2(data_in[9]),
    .ZN(_31_),
    .VDD(VDD),
    .VNW(VDD),
    .VPW(VSS),
    .VSS(VSS));
 gf180mcu_fd_sc_mcu7t5v0__oai21_1 _62_ (.A1(load_en),
    .A2(_20_),
    .B(_31_),
    .ZN(_11_),
    .VDD(VDD),
    .VNW(VDD),
    .VPW(VSS),
    .VSS(VSS));
 gf180mcu_fd_sc_mcu7t5v0__nand2_1 _63_ (.A1(load_en),
    .A2(data_in[10]),
    .ZN(_32_),
    .VDD(VDD),
    .VNW(VDD),
    .VPW(VSS),
    .VSS(VSS));
 gf180mcu_fd_sc_mcu7t5v0__oai21_1 _64_ (.A1(load_en),
    .A2(_21_),
    .B(_32_),
    .ZN(_01_),
    .VDD(VDD),
    .VNW(VDD),
    .VPW(VSS),
    .VSS(VSS));
 gf180mcu_fd_sc_mcu7t5v0__nand2_1 _65_ (.A1(load_en),
    .A2(data_in[11]),
    .ZN(_33_),
    .VDD(VDD),
    .VNW(VDD),
    .VPW(VSS),
    .VSS(VSS));
 gf180mcu_fd_sc_mcu7t5v0__oai21_1 _66_ (.A1(load_en),
    .A2(_22_),
    .B(_33_),
    .ZN(_02_),
    .VDD(VDD),
    .VNW(VDD),
    .VPW(VSS),
    .VSS(VSS));
 gf180mcu_fd_sc_mcu7t5v0__and2_1 _67_ (.A1(load_en),
    .A2(data_in[0]),
    .Z(_00_),
    .VDD(VDD),
    .VNW(VDD),
    .VPW(VSS),
    .VSS(VSS));
 gf180mcu_fd_sc_mcu7t5v0__dffrnq_1 _68_ (.D(_04_),
    .RN(rst_n),
    .CLK(clk),
    .Q(\shift_reg[2] ),
    .VDD(VDD),
    .VNW(VDD),
    .VPW(VSS),
    .VSS(VSS));
 gf180mcu_fd_sc_mcu7t5v0__dffrnq_1 _69_ (.D(_05_),
    .RN(rst_n),
    .CLK(clk),
    .Q(\shift_reg[3] ),
    .VDD(VDD),
    .VNW(VDD),
    .VPW(VSS),
    .VSS(VSS));
 gf180mcu_fd_sc_mcu7t5v0__dffrnq_1 _70_ (.D(_06_),
    .RN(rst_n),
    .CLK(clk),
    .Q(\shift_reg[4] ),
    .VDD(VDD),
    .VNW(VDD),
    .VPW(VSS),
    .VSS(VSS));
 gf180mcu_fd_sc_mcu7t5v0__dffrnq_1 _71_ (.D(_07_),
    .RN(rst_n),
    .CLK(clk),
    .Q(\shift_reg[5] ),
    .VDD(VDD),
    .VNW(VDD),
    .VPW(VSS),
    .VSS(VSS));
 gf180mcu_fd_sc_mcu7t5v0__dffrnq_1 _72_ (.D(_08_),
    .RN(rst_n),
    .CLK(clk),
    .Q(\shift_reg[6] ),
    .VDD(VDD),
    .VNW(VDD),
    .VPW(VSS),
    .VSS(VSS));
 gf180mcu_fd_sc_mcu7t5v0__dffrnq_1 _73_ (.D(_09_),
    .RN(rst_n),
    .CLK(clk),
    .Q(\shift_reg[7] ),
    .VDD(VDD),
    .VNW(VDD),
    .VPW(VSS),
    .VSS(VSS));
 gf180mcu_fd_sc_mcu7t5v0__dffrnq_1 _74_ (.D(_10_),
    .RN(rst_n),
    .CLK(clk),
    .Q(\shift_reg[8] ),
    .VDD(VDD),
    .VNW(VDD),
    .VPW(VSS),
    .VSS(VSS));
 gf180mcu_fd_sc_mcu7t5v0__dffrnq_1 _75_ (.D(_11_),
    .RN(rst_n),
    .CLK(clk),
    .Q(\shift_reg[9] ),
    .VDD(VDD),
    .VNW(VDD),
    .VPW(VSS),
    .VSS(VSS));
 gf180mcu_fd_sc_mcu7t5v0__dffrnq_1 _76_ (.D(_01_),
    .RN(rst_n),
    .CLK(clk),
    .Q(\shift_reg[10] ),
    .VDD(VDD),
    .VNW(VDD),
    .VPW(VSS),
    .VSS(VSS));
 gf180mcu_fd_sc_mcu7t5v0__dffrnq_1 _77_ (.D(_02_),
    .RN(rst_n),
    .CLK(clk),
    .Q(serial_out),
    .VDD(VDD),
    .VNW(VDD),
    .VPW(VSS),
    .VSS(VSS));
 gf180mcu_fd_sc_mcu7t5v0__dffrnq_1 _78_ (.D(_00_),
    .RN(rst_n),
    .CLK(clk),
    .Q(\shift_reg[0] ),
    .VDD(VDD),
    .VNW(VDD),
    .VPW(VSS),
    .VSS(VSS));
 gf180mcu_fd_sc_mcu7t5v0__dffrnq_1 _79_ (.D(_03_),
    .RN(rst_n),
    .CLK(clk),
    .Q(\shift_reg[1] ),
    .VDD(VDD),
    .VNW(VDD),
    .VPW(VSS),
    .VSS(VSS));
endmodule
