<?xml version="1.0"?>
<!--                                                                                         -->
<!--   <COPYRIGHT_TAG>                                                                       -->
<!--                                                                                         -->

<TestConfig>
    <numSlots>40</numSlots>
    <start_frame_number>0</start_frame_number>
    <start_slot_number>0</start_slot_number>
    <dl_ref_iq>dl_iq_out_tst600.d</dl_ref_iq>
    <phy_maintains_bch>0</phy_maintains_bch>
</TestConfig>

<ConfigReq>
    <nCarrierIdx>0</nCarrierIdx>
    <nDMRSTypeAPos>2</nDMRSTypeAPos>
    <nPhyCellId>11</nPhyCellId>
    <nDLAbsFrePointA>3700560</nDLAbsFrePointA>
    <nULAbsFrePointA>3700560</nULAbsFrePointA>
    <nDLBandwidth>100</nDLBandwidth>
    <nULBandwidth>100</nULBandwidth>
    <nDLFftSize>4096</nDLFftSize>
    <nULFftSize>4096</nULFftSize>
    <nSSBPwr>0</nSSBPwr>
    <nSSBAbsFre>0</nSSBAbsFre>
    <nSSBPeriod>2</nSSBPeriod>
    <nSSBSubcSpacing>1</nSSBSubcSpacing>
    <nSSBSubcOffset>0</nSSBSubcOffset>
    <nSSBPrbOffset>12</nSSBPrbOffset>
    <nDLK0>0</nDLK0>
    <nULK0>0</nULK0>
    <nSSBMask0>1</nSSBMask0>
    <nSSBMask1>0</nSSBMask1>
    <nNrOfTxAnt>4</nNrOfTxAnt>
    <nNrOfRxAnt>4</nNrOfRxAnt>
    <nNrOfDLPorts>4</nNrOfDLPorts>
    <nNrOfULPorts>4</nNrOfULPorts>
    <nCarrierAggregationLevel>0</nCarrierAggregationLevel>
    <nFrameDuplexType>1</nFrameDuplexType>
    <nSubcCommon>1</nSubcCommon>
    <nTddPeriod>5</nTddPeriod>
    <sSlotConfig0>0,0,0,0,0,0,0,0,0,0,0,0,0,0</sSlotConfig0>
    <sSlotConfig1>0,0,0,0,0,0,0,0,0,0,0,0,0,0</sSlotConfig1>
    <sSlotConfig2>0,0,0,0,0,0,0,0,0,0,0,0,0,0</sSlotConfig2>
    <sSlotConfig3>0,0,0,0,0,0,0,0,0,0,0,0,2,2</sSlotConfig3>
    <sSlotConfig4>1,1,1,1,1,1,1,1,1,1,1,1,1,1</sSlotConfig4>
    <nPrachConfIdx>159</nPrachConfIdx>
    <nPrachSubcSpacing>1</nPrachSubcSpacing>
    <nPrachZeroCorrConf>6</nPrachZeroCorrConf>
    <nPrachRestrictSet>0</nPrachRestrictSet>
    <nPrachRootSeqIdx>0</nPrachRootSeqIdx>
    <nPrachFreqStart>0</nPrachFreqStart>
    <nPrachFdm>1</nPrachFdm>
    <nPrachSsbRach>0</nPrachSsbRach>
    <nCyclicPrefix>0</nCyclicPrefix>
</ConfigReq>

<TxConfig>
    <SlotNum0>s0_txconfig_600.cfg</SlotNum0>
    <SlotNum1>s1_txconfig_600.cfg</SlotNum1>
    <SlotNum2>s1_txconfig_600.cfg</SlotNum2>
    <SlotNum3>s1_txconfig_600.cfg</SlotNum3>
    <SlotNum4>s1_txconfig_600.cfg</SlotNum4>
    <SlotNum5>s1_txconfig_600.cfg</SlotNum5>
    <SlotNum6>s1_txconfig_600.cfg</SlotNum6>
    <SlotNum7>s1_txconfig_600.cfg</SlotNum7>
    <SlotNum8>s1_txconfig_600.cfg</SlotNum8>
    <SlotNum9>s1_txconfig_600.cfg</SlotNum9>
    <SlotNum10>s1_txconfig_600.cfg</SlotNum10>
    <SlotNum11>s1_txconfig_600.cfg</SlotNum11>
    <SlotNum12>s1_txconfig_600.cfg</SlotNum12>
    <SlotNum13>s1_txconfig_600.cfg</SlotNum13>
    <SlotNum14>s1_txconfig_600.cfg</SlotNum14>
    <SlotNum15>s1_txconfig_600.cfg</SlotNum15>
    <SlotNum16>s1_txconfig_600.cfg</SlotNum16>
    <SlotNum17>s1_txconfig_600.cfg</SlotNum17>
    <SlotNum18>s1_txconfig_600.cfg</SlotNum18>
    <SlotNum19>s1_txconfig_600.cfg</SlotNum19>
    <SlotNum20>s1_txconfig_600.cfg</SlotNum20>
    <SlotNum21>s1_txconfig_600.cfg</SlotNum21>
    <SlotNum22>s1_txconfig_600.cfg</SlotNum22>
    <SlotNum23>s1_txconfig_600.cfg</SlotNum23>
    <SlotNum24>s1_txconfig_600.cfg</SlotNum24>
    <SlotNum25>s1_txconfig_600.cfg</SlotNum25>
    <SlotNum26>s1_txconfig_600.cfg</SlotNum26>
    <SlotNum27>s1_txconfig_600.cfg</SlotNum27>
    <SlotNum28>s1_txconfig_600.cfg</SlotNum28>
    <SlotNum29>s1_txconfig_600.cfg</SlotNum29>
    <SlotNum30>s1_txconfig_600.cfg</SlotNum30>
    <SlotNum31>s1_txconfig_600.cfg</SlotNum31>
    <SlotNum32>s1_txconfig_600.cfg</SlotNum32>
    <SlotNum33>s1_txconfig_600.cfg</SlotNum33>
    <SlotNum34>s1_txconfig_600.cfg</SlotNum34>
    <SlotNum35>s1_txconfig_600.cfg</SlotNum35>
    <SlotNum36>s1_txconfig_600.cfg</SlotNum36>
    <SlotNum37>s1_txconfig_600.cfg</SlotNum37>
    <SlotNum38>s1_txconfig_600.cfg</SlotNum38>
    <SlotNum39>s1_txconfig_600.cfg</SlotNum39>
</TxConfig>
