<?xml version="1.0"?>
<TLC>
<L>
45
SYM 1
INFO 2
WIRE 3
NTXT 4
CTXT 5
DTXT 6
PTXT 7
POL1A 8
NACT 9
PACT 10
MET1A 11
MET2A 12
CHAN 13
CONTA 15
TRACK 16
CONT 25
PWEL 41
NWEL 42
ACTV 43
PSEL 44
NSEL 45
POL1 46
MET1 49
VIA1 50
MET2 51
OVGL 52
POL2 56
PBAS 58
CWEL 59
VIA2 61
MET3 62
VIA3 30
MET4 31
VIA4 32
MET5 33
VIA5 36
MET6 37
CTM 35
TCKA 60
SILI 29
PCAP 28
HRES 34
GDS48 48
GDS47 47
PADS 26
</L>
<H>
DELAY2
7.0.84
7.0.84
100
lam
09/28/13
11:49:00
2 -400 0 16300 8400
58 48 185 89
</H>
<C>
CCM1_1
0 3700 2000 0
</C>
<C>
CCM1_1
0 8100 2000 0
</C>
<C>
CCM1_1
0 5900 2000 0
</C>
<C>
CCM1_1
0 2800 2000 0
</C>
<C>
CCM1_1
0 600 2000 0
</C>
<C>
CCM1_1
0 15100 2000 0
</C>
<C>
CCM1_1
0 14300 2000 0
</C>
<C>
CCM1_1
0 9000 2000 0
</C>
<C>
CCM1_1
0 13400 2000 0
</C>
<C>
CCM1_1
0 11200 2000 0
</C>
<C>
CCM1_2
0 600 5400 0
</C>
<C>
CCM1_2
0 5900 5400 0
</C>
<C>
CCM1_2
0 15100 5400 0
</C>
<C>
CCM1_2
0 8100 5400 0
</C>
<C>
CCM1_2
0 14300 5400 0
</C>
<C>
CCM1_2
0 2800 5400 0
</C>
<C>
CCM1_2
0 9000 5400 0
</C>
<C>
CCM1_2
0 13400 5400 0
</C>
<C>
CCM1_2
0 3700 5400 0
</C>
<C>
CCM1_2
0 11200 5400 0
</C>
<C>
CCONT
6 700 500 0
</C>
<C>
CCONT
6 700 7500 0
</C>
<C>
CONT
6 8500 500 0
</C>
<C>
CONT
6 11500 500 0
</C>
<C>
CONT
6 12100 500 0
</C>
<C>
CONT
6 12700 500 0
</C>
<C>
CONT
6 13300 500 0
</C>
<C>
CONT
6 4300 500 0
</C>
<C>
CONT
6 3100 500 0
</C>
<C>
CONT
6 1300 500 0
</C>
<C>
CONT
6 13900 500 0
</C>
<C>
CONT
6 14500 500 0
</C>
<C>
CONT
6 15100 500 0
</C>
<C>
CONT
6 3700 7500 0
</C>
<C>
CONT
6 4300 7500 0
</C>
<C>
CONT
6 3100 7500 0
</C>
<C>
CONT
6 1300 7500 0
</C>
<C>
CONT
6 3700 500 0
</C>
<C>
CONT
6 4900 7500 0
</C>
<C>
CONT
6 5500 7500 0
</C>
<C>
CONT
6 6100 7500 0
</C>
<C>
CONT
6 6700 7500 0
</C>
<C>
CONT
6 7300 7500 0
</C>
<C>
CONT
6 7900 7500 0
</C>
<C>
CONT
6 10300 7500 0
</C>
<C>
CONT
6 10900 7500 0
</C>
<C>
CONT
6 9700 7500 0
</C>
<C>
CONT
6 9100 7500 0
</C>
<C>
CONT
6 8500 7500 0
</C>
<C>
CONT
6 11500 7500 0
</C>
<C>
CONT
6 12100 7500 0
</C>
<C>
CONT
6 12700 7500 0
</C>
<C>
CONT
6 13300 7500 0
</C>
<C>
CONT
6 13900 7500 0
</C>
<C>
CONT
6 14500 7500 0
</C>
<C>
CONT
6 15100 7500 0
</C>
<C>
CONT
6 2500 500 0
</C>
<C>
CONT
6 1900 500 0
</C>
<C>
CONT
6 2500 7500 0
</C>
<C>
CONT
6 1900 7500 0
</C>
<C>
CONT
6 4900 500 0
</C>
<C>
CONT
6 5500 500 0
</C>
<C>
CONT
6 6100 500 0
</C>
<C>
CONT
6 6700 500 0
</C>
<C>
CONT
6 7300 500 0
</C>
<C>
CONT
6 7900 500 0
</C>
<C>
CONT
6 10300 500 0
</C>
<C>
CONT
6 10900 500 0
</C>
<C>
CONT
6 9700 500 0
</C>
<C>
CONT
6 9100 500 0
</C>
<C>
M1V1M2
0 15400 3800 0
</C>
<C>
NMOS16X6_TOK
6 1700 2200 0
</C>
<C>
NMOS16X6_TOK
0 4800 2200 0
</C>
<C>
NMOS16X6_TOK
6 7000 2200 0
</C>
<C>
NMOS16X6_TOK
0 10100 2200 0
</C>
<C>
NMOS16X6_TOK
6 12300 2200 0
</C>
<C>
NMOS2X6_TOK
6 14700 2000 0
</C>
<C>
P1CCM1
0 14500 3700 0
</C>
<C>
P1CCM1
0 9600 3700 0
</C>
<C>
P1CCM1
0 11800 3700 0
</C>
<C>
P1CCM1
0 6500 3700 0
</C>
<C>
P1CCM1
0 4300 3700 0
</C>
<C>
P1CCM1V1M2
0 600 3800 0
</C>
<C>
PMOS16X12_TOK
0 4800 5800 0
</C>
<C>
PMOS16X12_TOK
0 10100 5800 0
</C>
<C>
PMOS16X12_TOK
6 12300 5800 0
</C>
<C>
PMOS16X12_TOK
6 1700 5800 0
</C>
<C>
PMOS16X12_TOK
6 7000 5800 0
</C>
<C>
PMOS2X12_TOK
6 14700 5800 0
</C>
<B>
45 0 1100 15900 2900
</B>
<B>
44 0 0 15900 1100
</B>
<B>
49 0 0 15900 1200
</B>
<B>
43 3400 1700 8400 2300
</B>
<B>
9 3400 1700 4000 2300
</B>
<B>
43 300 1700 3100 2300
</B>
<B>
9 2500 1700 3100 2300
</B>
<B>
49 400 1200 800 1900
</B>
<B>
9 300 1700 900 2300
</B>
<B>
43 400 200 15400 800
</B>
<B>
49 5700 1200 6100 1900
</B>
<B>
9 7800 1700 8400 2300
</B>
<B>
9 5600 1700 6200 2300
</B>
<B>
49 11000 1200 11400 1900
</B>
<B>
43 8700 1700 13700 2300
</B>
<B>
9 8700 1700 9300 2300
</B>
<B>
9 10900 1700 11500 2300
</B>
<B>
43 14000 1700 15400 2300
</B>
<B>
9 14800 1700 15400 2300
</B>
<B>
49 15000 2100 15300 5300
</B>
<B>
49 14100 1200 14500 1900
</B>
<B>
9 14000 1700 14600 2300
</B>
<B>
9 13100 1700 13700 2300
</B>
<B>
10 2500 5100 3100 6300
</B>
<B>
43 3400 5100 8400 6300
</B>
<B>
10 300 5100 900 6300
</B>
<B>
44 0 4900 15900 6900
</B>
<B>
49 400 6100 800 6900
</B>
<B>
43 300 5100 3100 6300
</B>
<B>
42 -400 4500 16300 8400
</B>
<B>
10 3400 5100 4000 6300
</B>
<B>
10 7800 5100 8400 6300
</B>
<B>
49 5700 6100 6100 6900
</B>
<B>
10 5600 5100 6200 6300
</B>
<B>
10 8700 5100 9300 6300
</B>
<B>
49 11000 6100 11400 6900
</B>
<B>
43 8700 5100 13700 6300
</B>
<B>
10 10900 5100 11500 6300
</B>
<B>
43 14000 5100 15400 6300
</B>
<B>
10 13100 5100 13700 6300
</B>
<B>
49 14100 6100 14500 6900
</B>
<B>
10 14800 5100 15400 6300
</B>
<B>
10 14000 5100 14600 6300
</B>
<B>
45 0 6900 15900 8000
</B>
<B>
49 0 6800 15900 8000
</B>
<B>
43 400 7200 15400 7800
</B>
<B>
13 900 5100 2500 6300
</B>
<B>
13 4000 5100 5600 6300
</B>
<B>
13 6200 5100 7800 6300
</B>
<B>
13 9300 5100 10900 6300
</B>
<B>
13 900 1700 2500 2300
</B>
<B>
13 4000 1700 5600 2300
</B>
<B>
13 6200 1700 7800 2300
</B>
<B>
13 9300 1700 10900 2300
</B>
<B>
13 11500 5100 13100 6300
</B>
<B>
13 11500 1700 13100 2300
</B>
<B>
13 14600 5100 14800 6300
</B>
<B>
13 14600 1700 14800 2300
</B>
<T>
4 150 2 0
200 1000
<![CDATA[0]]>
</T>
<T>
4 150 2 0
1700 2100
<![CDATA[0]]>
</T>
<T>
4 150 2 0
7000 2100
<![CDATA[0]]>
</T>
<T>
4 150 2 0
4800 2100
<![CDATA[0]]>
</T>
<T>
4 150 2 0
10100 2100
<![CDATA[0]]>
</T>
<T>
4 150 2 0
14700 1900
<![CDATA[0]]>
</T>
<T>
4 150 2 0
12300 2100
<![CDATA[0]]>
</T>
<P>
46 0 5
14600 1450 14800 1450 14800 6550 14600 6550 14600 1450 
</P>
<T>
6 150 2 0
14700 2000
<![CDATA[M11]]>
</T>
<T>
4 150 2 0
1100 3400
<![CDATA[in]]>
</T>
<T>
6 150 2 0
1700 2200
<![CDATA[M1]]>
</T>
<T>
2 150 2 0
4300 4200
<![CDATA[a]]>
</T>
<T>
2 150 2 0
6600 4200
<![CDATA[b]]>
</T>
<T>
6 150 2 0
4800 2200
<![CDATA[M3]]>
</T>
<T>
6 150 2 0
7000 2200
<![CDATA[M5]]>
</T>
<T>
2 150 2 0
9800 4200
<![CDATA[c]]>
</T>
<T>
6 150 2 0
10100 2200
<![CDATA[M7]]>
</T>
<T>
2 150 2 0
11800 4100
<![CDATA[d]]>
</T>
<T>
2 150 2 0
13900 3700
<![CDATA[e]]>
</T>
<T>
6 150 2 0
12300 2200
<![CDATA[M9]]>
</T>
<T>
4 150 2 0
15100 3200
<![CDATA[out]]>
</T>
<T>
4 150 2 0
1700 5900
<![CDATA[Vdd]]>
</T>
<T>
6 150 2 0
1700 5800
<![CDATA[M2]]>
</T>
<P>
49 0 9
2700 5300 3000 5300 3000 3900 4200 3900 4200 3500 
3000 3500 3000 2100 2700 2100 2700 5300 
</P>
<P>
49 0 17
3500 5300 3800 5300 3800 4700 5300 4700 5300 3900 
6400 3900 6400 3500 5300 3500 5300 2700 3800 2700 
3800 2100 3500 2100 3500 3000 5000 3000 5000 4400 
3500 4400 3500 5300 
</P>
<T>
4 150 2 0
4800 5900
<![CDATA[Vdd]]>
</T>
<T>
4 150 2 0
7000 5900
<![CDATA[Vdd]]>
</T>
<T>
6 150 2 0
4800 5800
<![CDATA[M4]]>
</T>
<T>
6 150 2 0
7000 5800
<![CDATA[M6]]>
</T>
<T>
4 150 2 0
10100 5900
<![CDATA[Vdd]]>
</T>
<T>
6 150 2 0
10100 5800
<![CDATA[M8]]>
</T>
<P>
49 0 9
8000 5300 8300 5300 8300 3900 9500 3900 9500 3500 
8300 3500 8300 2100 8000 2100 8000 5300 
</P>
<P>
49 0 17
8800 5300 9100 5300 9100 4700 10600 4700 10600 3900 
11700 3900 11700 3500 10600 3500 10600 2700 9100 2700 
9100 2100 8800 2100 8800 3000 10300 3000 10300 4400 
8800 4400 8800 5300 
</P>
<T>
4 150 2 0
14700 5900
<![CDATA[Vdd]]>
</T>
<T>
6 150 2 0
12300 5800
<![CDATA[M10]]>
</T>
<T>
6 150 2 0
14700 5800
<![CDATA[M12]]>
</T>
<T>
4 150 2 0
12300 5900
<![CDATA[Vdd]]>
</T>
<P>
49 0 9
13300 5300 13600 5300 13600 3900 14400 3900 14400 3500 
13600 3500 13600 2100 13300 2100 13300 5300 
</P>
<P>
46 0 9
900 6550 2500 6550 2500 4800 1200 4800 1200 2600 
2500 2600 2500 1450 900 1450 900 6550 
</P>
<T>
4 150 2 0
200 7000
<![CDATA[Vdd]]>
</T>
<P>
46 0 9
4000 6550 5600 6550 5600 4800 4600 4800 4600 2600 
5600 2600 5600 1450 4000 1450 4000 6550 
</P>
<P>
46 0 9
6200 6550 7800 6550 7800 4800 6800 4800 6800 2600 
7800 2600 7800 1450 6200 1450 6200 6550 
</P>
<P>
46 0 9
11500 6550 13100 6550 13100 4800 12100 4800 12100 2600 
13100 2600 13100 1450 11500 1450 11500 6550 
</P>
<P>
46 0 9
9300 6550 10900 6550 10900 4800 9900 4800 9900 2600 
10900 2600 10900 1450 9300 1450 9300 6550 
</P>
<T>
5 150 2 0
950 300
<![CDATA[1]]>
</T>
<T>
5 150 2 0
900 7300
<![CDATA[2]]>
</T>
<T>
5 150 2 0
600 3800
<![CDATA[3]]>
</T>
<T>
5 150 2 0
15400 3800
<![CDATA[4]]>
</T>
</TLC>
