TimeQuest Timing Analyzer report for Projeto3
Wed Jun 26 20:08:47 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk50'
 12. Slow Model Setup: 'clk'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'clk50'
 15. Slow Model Recovery: 'clk'
 16. Slow Model Removal: 'clk'
 17. Slow Model Minimum Pulse Width: 'clk50'
 18. Slow Model Minimum Pulse Width: 'clk'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clk50'
 29. Fast Model Setup: 'clk'
 30. Fast Model Hold: 'clk'
 31. Fast Model Hold: 'clk50'
 32. Fast Model Recovery: 'clk'
 33. Fast Model Removal: 'clk'
 34. Fast Model Minimum Pulse Width: 'clk50'
 35. Fast Model Minimum Pulse Width: 'clk'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Setup Transfers
 46. Hold Transfers
 47. Recovery Transfers
 48. Removal Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Projeto3                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }   ;
; clk50      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 263.09 MHz ; 263.09 MHz      ; clk50      ;      ;
; 273.52 MHz ; 273.52 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk50 ; -2.801 ; -104.392      ;
; clk   ; -2.656 ; -45.354       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.391 ; 0.000         ;
; clk50 ; 0.391 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.827 ; -7.443        ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 1.456 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk50 ; -1.380 ; -63.380               ;
; clk   ; -1.380 ; -36.380               ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk50'                                                                                                                                          ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.801 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[2]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[0]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.837      ;
; -2.801 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[2]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[1]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.837      ;
; -2.801 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[2]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[2]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.837      ;
; -2.801 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[2]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[3]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.837      ;
; -2.801 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[2]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[4]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.837      ;
; -2.801 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[2]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[5]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.837      ;
; -2.801 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[2]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[6]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.837      ;
; -2.801 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[2]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[7]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.837      ;
; -2.801 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[2]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[8]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.837      ;
; -2.801 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[2]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[9]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.837      ;
; -2.801 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[2]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[10] ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.837      ;
; -2.801 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[2]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[11] ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.837      ;
; -2.706 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[6]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[0]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.742      ;
; -2.706 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[6]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[1]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.742      ;
; -2.706 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[6]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[2]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.742      ;
; -2.706 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[6]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[3]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.742      ;
; -2.706 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[6]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[4]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.742      ;
; -2.706 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[6]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[5]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.742      ;
; -2.706 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[6]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[6]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.742      ;
; -2.706 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[6]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[7]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.742      ;
; -2.706 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[6]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[8]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.742      ;
; -2.706 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[6]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[9]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.742      ;
; -2.706 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[6]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[10] ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.742      ;
; -2.706 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[6]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[11] ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.742      ;
; -2.664 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[9]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[0]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.700      ;
; -2.664 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[9]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[1]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.700      ;
; -2.664 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[9]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[2]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.700      ;
; -2.664 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[9]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[3]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.700      ;
; -2.664 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[9]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[4]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.700      ;
; -2.664 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[9]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[5]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.700      ;
; -2.664 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[9]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[6]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.700      ;
; -2.664 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[9]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[7]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.700      ;
; -2.664 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[9]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[8]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.700      ;
; -2.664 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[9]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[9]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.700      ;
; -2.664 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[9]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[10] ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.700      ;
; -2.664 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[9]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[11] ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.700      ;
; -2.626 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[0]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[0]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.662      ;
; -2.626 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[0]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[1]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.662      ;
; -2.626 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[0]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[2]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.662      ;
; -2.626 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[0]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[3]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.662      ;
; -2.626 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[0]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[4]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.662      ;
; -2.626 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[0]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[5]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.662      ;
; -2.626 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[0]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[6]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.662      ;
; -2.626 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[0]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[7]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.662      ;
; -2.626 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[0]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[8]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.662      ;
; -2.626 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[0]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[9]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.662      ;
; -2.626 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[0]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[10] ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.662      ;
; -2.626 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[0]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[11] ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.662      ;
; -2.619 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[18] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[0]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 3.656      ;
; -2.619 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[18] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[1]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 3.656      ;
; -2.619 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[18] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[2]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 3.656      ;
; -2.619 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[18] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[3]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 3.656      ;
; -2.619 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[18] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[4]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 3.656      ;
; -2.619 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[18] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[5]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 3.656      ;
; -2.619 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[18] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[6]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 3.656      ;
; -2.619 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[18] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[7]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 3.656      ;
; -2.619 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[18] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[8]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 3.656      ;
; -2.619 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[18] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[9]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 3.656      ;
; -2.619 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[18] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[10] ; clk50        ; clk50       ; 1.000        ; 0.001      ; 3.656      ;
; -2.619 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[18] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[11] ; clk50        ; clk50       ; 1.000        ; 0.001      ; 3.656      ;
; -2.587 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[16] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[0]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 3.624      ;
; -2.587 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[16] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[1]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 3.624      ;
; -2.587 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[16] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[2]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 3.624      ;
; -2.587 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[16] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[3]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 3.624      ;
; -2.587 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[16] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[4]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 3.624      ;
; -2.587 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[16] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[5]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 3.624      ;
; -2.587 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[16] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[6]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 3.624      ;
; -2.587 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[16] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[7]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 3.624      ;
; -2.587 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[16] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[8]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 3.624      ;
; -2.587 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[16] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[9]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 3.624      ;
; -2.587 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[16] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[10] ; clk50        ; clk50       ; 1.000        ; 0.001      ; 3.624      ;
; -2.587 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[16] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[11] ; clk50        ; clk50       ; 1.000        ; 0.001      ; 3.624      ;
; -2.521 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[20] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[0]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 3.558      ;
; -2.521 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[20] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[1]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 3.558      ;
; -2.521 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[20] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[2]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 3.558      ;
; -2.521 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[20] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[3]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 3.558      ;
; -2.521 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[20] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[4]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 3.558      ;
; -2.521 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[20] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[5]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 3.558      ;
; -2.521 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[20] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[6]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 3.558      ;
; -2.521 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[20] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[7]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 3.558      ;
; -2.521 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[20] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[8]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 3.558      ;
; -2.521 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[20] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[9]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 3.558      ;
; -2.521 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[20] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[10] ; clk50        ; clk50       ; 1.000        ; 0.001      ; 3.558      ;
; -2.521 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[20] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[11] ; clk50        ; clk50       ; 1.000        ; 0.001      ; 3.558      ;
; -2.497 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[8]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[0]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.533      ;
; -2.497 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[8]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[1]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.533      ;
; -2.497 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[8]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[2]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.533      ;
; -2.497 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[8]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[3]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.533      ;
; -2.497 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[8]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[4]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.533      ;
; -2.497 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[8]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[5]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.533      ;
; -2.497 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[8]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[6]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.533      ;
; -2.497 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[8]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[7]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.533      ;
; -2.497 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[8]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[8]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.533      ;
; -2.497 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[8]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[9]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.533      ;
; -2.497 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[8]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[10] ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.533      ;
; -2.497 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[8]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[11] ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.533      ;
; -2.493 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[1]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[0]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.529      ;
; -2.493 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[1]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[1]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.529      ;
; -2.493 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[1]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[2]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.529      ;
; -2.493 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[1]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[3]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 3.529      ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                               ;
+--------+---------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.656 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[1] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[9] ; clk          ; clk         ; 1.000        ; 0.002      ; 3.694      ;
; -2.585 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[1] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[8] ; clk          ; clk         ; 1.000        ; 0.002      ; 3.623      ;
; -2.519 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[2] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[9] ; clk          ; clk         ; 1.000        ; 0.002      ; 3.557      ;
; -2.514 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[1] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[7] ; clk          ; clk         ; 1.000        ; 0.002      ; 3.552      ;
; -2.448 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[2] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[8] ; clk          ; clk         ; 1.000        ; 0.002      ; 3.486      ;
; -2.443 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[1] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[6] ; clk          ; clk         ; 1.000        ; 0.002      ; 3.481      ;
; -2.386 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[3] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[9] ; clk          ; clk         ; 1.000        ; 0.002      ; 3.424      ;
; -2.377 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[2] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[7] ; clk          ; clk         ; 1.000        ; 0.002      ; 3.415      ;
; -2.372 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[1] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[5] ; clk          ; clk         ; 1.000        ; 0.002      ; 3.410      ;
; -2.335 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[0] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[9] ; clk          ; clk         ; 1.000        ; 0.002      ; 3.373      ;
; -2.315 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[3] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[8] ; clk          ; clk         ; 1.000        ; 0.002      ; 3.353      ;
; -2.306 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[2] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[6] ; clk          ; clk         ; 1.000        ; 0.002      ; 3.344      ;
; -2.301 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[1] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[4] ; clk          ; clk         ; 1.000        ; 0.002      ; 3.339      ;
; -2.264 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[0] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[8] ; clk          ; clk         ; 1.000        ; 0.002      ; 3.302      ;
; -2.252 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[4] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[9] ; clk          ; clk         ; 1.000        ; 0.002      ; 3.290      ;
; -2.244 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[3] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[7] ; clk          ; clk         ; 1.000        ; 0.002      ; 3.282      ;
; -2.235 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[2] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[5] ; clk          ; clk         ; 1.000        ; 0.002      ; 3.273      ;
; -2.230 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[1] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[3] ; clk          ; clk         ; 1.000        ; 0.002      ; 3.268      ;
; -2.193 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[0] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[7] ; clk          ; clk         ; 1.000        ; 0.002      ; 3.231      ;
; -2.181 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[4] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[8] ; clk          ; clk         ; 1.000        ; 0.002      ; 3.219      ;
; -2.173 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[3] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[6] ; clk          ; clk         ; 1.000        ; 0.002      ; 3.211      ;
; -2.164 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[2] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[4] ; clk          ; clk         ; 1.000        ; 0.002      ; 3.202      ;
; -2.122 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[0] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[6] ; clk          ; clk         ; 1.000        ; 0.002      ; 3.160      ;
; -2.110 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[4] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[7] ; clk          ; clk         ; 1.000        ; 0.002      ; 3.148      ;
; -2.102 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[3] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[5] ; clk          ; clk         ; 1.000        ; 0.002      ; 3.140      ;
; -2.093 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[2] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[3] ; clk          ; clk         ; 1.000        ; 0.002      ; 3.131      ;
; -2.071 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[1] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[2] ; clk          ; clk         ; 1.000        ; 0.002      ; 3.109      ;
; -2.051 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[0] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[5] ; clk          ; clk         ; 1.000        ; 0.002      ; 3.089      ;
; -2.039 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[4] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[6] ; clk          ; clk         ; 1.000        ; 0.002      ; 3.077      ;
; -2.031 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[3] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[4] ; clk          ; clk         ; 1.000        ; 0.002      ; 3.069      ;
; -2.000 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[1] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[1] ; clk          ; clk         ; 1.000        ; 0.002      ; 3.038      ;
; -1.993 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[7] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[9] ; clk          ; clk         ; 1.000        ; 0.002      ; 3.031      ;
; -1.980 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[0] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[4] ; clk          ; clk         ; 1.000        ; 0.002      ; 3.018      ;
; -1.968 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[4] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[5] ; clk          ; clk         ; 1.000        ; 0.002      ; 3.006      ;
; -1.960 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[3] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[3] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.998      ;
; -1.942 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[6] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[9] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.980      ;
; -1.934 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[2] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[2] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.972      ;
; -1.922 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[7] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[8] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.960      ;
; -1.909 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[0] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[3] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.947      ;
; -1.897 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[4] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[4] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.935      ;
; -1.871 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[6] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[8] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.909      ;
; -1.863 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[2] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[1] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.901      ;
; -1.858 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[5] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[9] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.896      ;
; -1.851 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[7] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[7] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.889      ;
; -1.826 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[4] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[3] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.864      ;
; -1.801 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[3] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[2] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.839      ;
; -1.800 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[6] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[7] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.838      ;
; -1.787 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[5] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[8] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.825      ;
; -1.780 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[7] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[6] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.818      ;
; -1.750 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[0] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[2] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.788      ;
; -1.730 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[3] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[1] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.768      ;
; -1.729 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[6] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[6] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.767      ;
; -1.716 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[5] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[7] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.754      ;
; -1.709 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[7] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[5] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.747      ;
; -1.679 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[0] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[1] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.717      ;
; -1.667 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[4] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[2] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.705      ;
; -1.658 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[6] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[5] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.696      ;
; -1.645 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[5] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[6] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.683      ;
; -1.638 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[7] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[4] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.676      ;
; -1.617 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[1] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[0] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.655      ;
; -1.596 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[4] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[1] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.634      ;
; -1.587 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[6] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[4] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.625      ;
; -1.574 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[5] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[5] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.612      ;
; -1.567 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[7] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[3] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.605      ;
; -1.516 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[6] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[3] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.554      ;
; -1.503 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[5] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[4] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.541      ;
; -1.480 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[2] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[0] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.518      ;
; -1.432 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[5] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[3] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.470      ;
; -1.408 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[7] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[2] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.446      ;
; -1.357 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[6] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[2] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.395      ;
; -1.347 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[3] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[0] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.385      ;
; -1.337 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[7] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[1] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.375      ;
; -1.331 ; SAD:sade|Controller:CTRL|stateReg.RST                         ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[5]         ; clk          ; clk         ; 1.000        ; 0.002      ; 2.369      ;
; -1.331 ; SAD:sade|Controller:CTRL|stateReg.RST                         ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[6]         ; clk          ; clk         ; 1.000        ; 0.002      ; 2.369      ;
; -1.331 ; SAD:sade|Controller:CTRL|stateReg.RST                         ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[7]         ; clk          ; clk         ; 1.000        ; 0.002      ; 2.369      ;
; -1.331 ; SAD:sade|Controller:CTRL|stateReg.RST                         ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[4]         ; clk          ; clk         ; 1.000        ; 0.002      ; 2.369      ;
; -1.331 ; SAD:sade|Controller:CTRL|stateReg.RST                         ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[3]         ; clk          ; clk         ; 1.000        ; 0.002      ; 2.369      ;
; -1.331 ; SAD:sade|Controller:CTRL|stateReg.RST                         ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[2]         ; clk          ; clk         ; 1.000        ; 0.002      ; 2.369      ;
; -1.296 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[0] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[0] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.334      ;
; -1.286 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[6] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[1] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.324      ;
; -1.273 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[5] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[2] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.311      ;
; -1.242 ; SAD:sade|Controller:CTRL|stateReg.RST                         ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[0] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.280      ;
; -1.242 ; SAD:sade|Controller:CTRL|stateReg.RST                         ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[1] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.280      ;
; -1.242 ; SAD:sade|Controller:CTRL|stateReg.RST                         ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[2] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.280      ;
; -1.242 ; SAD:sade|Controller:CTRL|stateReg.RST                         ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[3] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.280      ;
; -1.242 ; SAD:sade|Controller:CTRL|stateReg.RST                         ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[4] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.280      ;
; -1.242 ; SAD:sade|Controller:CTRL|stateReg.RST                         ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[5] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.280      ;
; -1.242 ; SAD:sade|Controller:CTRL|stateReg.RST                         ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[6] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.280      ;
; -1.242 ; SAD:sade|Controller:CTRL|stateReg.RST                         ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[7] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.280      ;
; -1.242 ; SAD:sade|Controller:CTRL|stateReg.RST                         ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[8] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.280      ;
; -1.242 ; SAD:sade|Controller:CTRL|stateReg.RST                         ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[9] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.280      ;
; -1.213 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[4] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[0] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.251      ;
; -1.202 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[5] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[1] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.240      ;
; -1.178 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[7] ; SAD:sade|Controller:CTRL|stateReg.S3                                   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.214      ;
; -1.176 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[7] ; SAD:sade|Controller:CTRL|stateReg.S4                                   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.212      ;
; -1.171 ; SAD:sade|Controller:CTRL|stateReg.S4                          ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[5]         ; clk          ; clk         ; 1.000        ; 0.002      ; 2.209      ;
; -1.171 ; SAD:sade|Controller:CTRL|stateReg.S4                          ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[6]         ; clk          ; clk         ; 1.000        ; 0.002      ; 2.209      ;
; -1.171 ; SAD:sade|Controller:CTRL|stateReg.S4                          ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[7]         ; clk          ; clk         ; 1.000        ; 0.002      ; 2.209      ;
; -1.171 ; SAD:sade|Controller:CTRL|stateReg.S4                          ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[4]         ; clk          ; clk         ; 1.000        ; 0.002      ; 2.209      ;
; -1.171 ; SAD:sade|Controller:CTRL|stateReg.S4                          ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[3]         ; clk          ; clk         ; 1.000        ; 0.002      ; 2.209      ;
+--------+---------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                        ;
+-------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                              ; To Node                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; SAD:sade|Controller:CTRL|stateReg.S0                                   ; SAD:sade|Controller:CTRL|stateReg.S0                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[0]          ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.527 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[9] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[9] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.534 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[6] ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[6]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.800      ;
; 0.535 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[4] ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[4]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.801      ;
; 0.538 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[8]          ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[8]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.804      ;
; 0.656 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[2] ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[2]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.922      ;
; 0.674 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[7] ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[7]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.940      ;
; 0.676 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[5] ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[5]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.942      ;
; 0.676 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[3] ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[3]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.942      ;
; 0.703 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[0] ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[0]         ; clk          ; clk         ; 0.000        ; 0.001      ; 0.970      ;
; 0.703 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[1] ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[1]         ; clk          ; clk         ; 0.000        ; 0.001      ; 0.970      ;
; 0.705 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[8] ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[8]         ; clk          ; clk         ; 0.000        ; 0.001      ; 0.972      ;
; 0.707 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[9] ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[9]         ; clk          ; clk         ; 0.000        ; 0.001      ; 0.974      ;
; 0.727 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[8]          ; SAD:sade|Controller:CTRL|stateReg.S3                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.993      ;
; 0.730 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[8]          ; SAD:sade|Controller:CTRL|stateReg.S4                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.996      ;
; 0.751 ; SAD:sade|Controller:CTRL|stateReg.S3                                   ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.017      ;
; 0.802 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[8] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[8] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.803 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[0]          ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.069      ;
; 0.804 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[4] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.070      ;
; 0.805 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[6] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; SAD:sade|Controller:CTRL|stateReg.S1                                   ; SAD:sade|Controller:CTRL|stateReg.S2                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.811 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[6]          ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[6]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.077      ;
; 0.813 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[4]          ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.079      ;
; 0.813 ; SAD:sade|Controller:CTRL|stateReg.S2                                   ; SAD:sade|Controller:CTRL|stateReg.S3                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; SAD:sade|Controller:CTRL|stateReg.S2                                   ; SAD:sade|Controller:CTRL|stateReg.S4                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.080      ;
; 0.834 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[0] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.100      ;
; 0.835 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[1] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.101      ;
; 0.838 ; SAD:sade|Controller:CTRL|stateReg.S3                                   ; SAD:sade|Controller:CTRL|stateReg.S2                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.844 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[3] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.110      ;
; 0.845 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[3]          ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.111      ;
; 0.845 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[5] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[7] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; SAD:sade|Controller:CTRL|stateReg.S4                                   ; SAD:sade|Controller:CTRL|stateReg.S0                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.112      ;
; 0.847 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[3]          ; SAD:sade|Controller:CTRL|stateReg.S3                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.113      ;
; 0.847 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[3]          ; SAD:sade|Controller:CTRL|stateReg.S4                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.113      ;
; 0.851 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[5]          ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[5]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.117      ;
; 0.853 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[7]          ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[7]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.119      ;
; 0.976 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[2]          ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.242      ;
; 0.978 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[2] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.244      ;
; 1.010 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[1]          ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.276      ;
; 1.102 ; SAD:sade|Controller:CTRL|stateReg.RST                                  ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[0]         ; clk          ; clk         ; 0.000        ; 0.003      ; 1.371      ;
; 1.102 ; SAD:sade|Controller:CTRL|stateReg.RST                                  ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[8]         ; clk          ; clk         ; 0.000        ; 0.003      ; 1.371      ;
; 1.103 ; SAD:sade|Controller:CTRL|stateReg.RST                                  ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[1]         ; clk          ; clk         ; 0.000        ; 0.003      ; 1.372      ;
; 1.106 ; SAD:sade|Controller:CTRL|stateReg.RST                                  ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[9]         ; clk          ; clk         ; 0.000        ; 0.003      ; 1.375      ;
; 1.110 ; SAD:sade|Controller:CTRL|stateReg.RST                                  ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[6]         ; clk          ; clk         ; 0.000        ; 0.002      ; 1.378      ;
; 1.111 ; SAD:sade|Controller:CTRL|stateReg.RST                                  ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[4]         ; clk          ; clk         ; 0.000        ; 0.002      ; 1.379      ;
; 1.162 ; SAD:sade|Controller:CTRL|stateReg.S3                                   ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.428      ;
; 1.162 ; SAD:sade|Controller:CTRL|stateReg.S3                                   ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.428      ;
; 1.162 ; SAD:sade|Controller:CTRL|stateReg.S3                                   ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.428      ;
; 1.162 ; SAD:sade|Controller:CTRL|stateReg.S3                                   ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.428      ;
; 1.162 ; SAD:sade|Controller:CTRL|stateReg.S3                                   ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[5]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.428      ;
; 1.162 ; SAD:sade|Controller:CTRL|stateReg.S3                                   ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[6]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.428      ;
; 1.162 ; SAD:sade|Controller:CTRL|stateReg.S3                                   ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[7]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.428      ;
; 1.162 ; SAD:sade|Controller:CTRL|stateReg.S3                                   ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[8]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.428      ;
; 1.185 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[8] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[9] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.451      ;
; 1.186 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[0]          ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.452      ;
; 1.187 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[4] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.453      ;
; 1.188 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[6] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.454      ;
; 1.194 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[6]          ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[7]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.460      ;
; 1.221 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[0] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.487      ;
; 1.221 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[1] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.487      ;
; 1.223 ; SAD:sade|Controller:CTRL|stateReg.RST                                  ; SAD:sade|Controller:CTRL|stateReg.S0                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.489      ;
; 1.230 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[3] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.496      ;
; 1.231 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[5] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.497      ;
; 1.231 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[3]          ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.497      ;
; 1.232 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[7] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[8] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.498      ;
; 1.237 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[5]          ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[6]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.503      ;
; 1.239 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[7]          ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[8]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.505      ;
; 1.255 ; SAD:sade|Controller:CTRL|stateReg.RST                                  ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[7]         ; clk          ; clk         ; 0.000        ; 0.002      ; 1.523      ;
; 1.255 ; SAD:sade|Controller:CTRL|stateReg.RST                                  ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[3]         ; clk          ; clk         ; 0.000        ; 0.002      ; 1.523      ;
; 1.256 ; SAD:sade|Controller:CTRL|stateReg.RST                                  ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[5]         ; clk          ; clk         ; 0.000        ; 0.002      ; 1.524      ;
; 1.257 ; SAD:sade|Controller:CTRL|stateReg.RST                                  ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[2]         ; clk          ; clk         ; 0.000        ; 0.002      ; 1.525      ;
; 1.257 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[0]          ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.523      ;
; 1.258 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[4] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.524      ;
; 1.259 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[6] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[8] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.525      ;
; 1.265 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[6]          ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[8]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.266 ; SAD:sade|Controller:CTRL|stateReg.S0                                   ; SAD:sade|Controller:CTRL|stateReg.S1                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.288 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[4]          ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[5]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.554      ;
; 1.292 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[0] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.558      ;
; 1.301 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[3] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.567      ;
; 1.302 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[5] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.568      ;
; 1.303 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[7] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[9] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.569      ;
; 1.308 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[5]          ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[7]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.574      ;
; 1.328 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[0]          ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.594      ;
; 1.329 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[4] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.595      ;
; 1.330 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[6] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[9] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.596      ;
; 1.359 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[4]          ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[6]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.625      ;
; 1.359 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[2]          ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.625      ;
; 1.372 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[3] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.638      ;
; 1.373 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[5] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[8] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.639      ;
; 1.376 ; SAD:sade|Controller:CTRL|stateReg.S1                                   ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[0] ; clk          ; clk         ; 0.000        ; 0.002      ; 1.644      ;
; 1.376 ; SAD:sade|Controller:CTRL|stateReg.S1                                   ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[1] ; clk          ; clk         ; 0.000        ; 0.002      ; 1.644      ;
; 1.376 ; SAD:sade|Controller:CTRL|stateReg.S1                                   ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[2] ; clk          ; clk         ; 0.000        ; 0.002      ; 1.644      ;
; 1.376 ; SAD:sade|Controller:CTRL|stateReg.S1                                   ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[3] ; clk          ; clk         ; 0.000        ; 0.002      ; 1.644      ;
; 1.376 ; SAD:sade|Controller:CTRL|stateReg.S1                                   ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[4] ; clk          ; clk         ; 0.000        ; 0.002      ; 1.644      ;
; 1.376 ; SAD:sade|Controller:CTRL|stateReg.S1                                   ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[5] ; clk          ; clk         ; 0.000        ; 0.002      ; 1.644      ;
; 1.376 ; SAD:sade|Controller:CTRL|stateReg.S1                                   ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[6] ; clk          ; clk         ; 0.000        ; 0.002      ; 1.644      ;
; 1.376 ; SAD:sade|Controller:CTRL|stateReg.S1                                   ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[7] ; clk          ; clk         ; 0.000        ; 0.002      ; 1.644      ;
; 1.376 ; SAD:sade|Controller:CTRL|stateReg.S1                                   ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[8] ; clk          ; clk         ; 0.000        ; 0.002      ; 1.644      ;
+-------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk50'                                                                                                                                                        ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; LCD_DISPLAY_nty:LCDe|state.drop_lcd_e           ; LCD_DISPLAY_nty:LCDe|state.drop_lcd_e           ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_DISPLAY_nty:LCDe|next_command.reset2        ; LCD_DISPLAY_nty:LCDe|next_command.reset2        ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_DISPLAY_nty:LCDe|next_command.reset3        ; LCD_DISPLAY_nty:LCDe|next_command.reset3        ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_DISPLAY_nty:LCDe|next_command.func_set      ; LCD_DISPLAY_nty:LCDe|next_command.func_set      ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_DISPLAY_nty:LCDe|next_command.display_off   ; LCD_DISPLAY_nty:LCDe|next_command.display_off   ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_DISPLAY_nty:LCDe|next_command.display_clear ; LCD_DISPLAY_nty:LCDe|next_command.display_clear ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_DISPLAY_nty:LCDe|next_command.display_on    ; LCD_DISPLAY_nty:LCDe|next_command.display_on    ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_DISPLAY_nty:LCDe|next_command.mode_set      ; LCD_DISPLAY_nty:LCDe|next_command.mode_set      ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_DISPLAY_nty:LCDe|next_command.print_string  ; LCD_DISPLAY_nty:LCDe|next_command.print_string  ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_DISPLAY_nty:LCDe|lcd_rs                     ; LCD_DISPLAY_nty:LCDe|lcd_rs                     ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_DISPLAY_nty:LCDe|data_bus_value[0]          ; LCD_DISPLAY_nty:LCDe|data_bus_value[0]          ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_DISPLAY_nty:LCDe|data_bus_value[2]          ; LCD_DISPLAY_nty:LCDe|data_bus_value[2]          ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_DISPLAY_nty:LCDe|data_bus_value[7]          ; LCD_DISPLAY_nty:LCDe|data_bus_value[7]          ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.522 ; LCD_DISPLAY_nty:LCDe|next_command.reset3        ; LCD_DISPLAY_nty:LCDe|state.reset3               ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.788      ;
; 0.530 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[23]        ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[23]        ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; LCD_DISPLAY_nty:LCDe|state.display_clear        ; LCD_DISPLAY_nty:LCDe|next_command.display_on    ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; LCD_DISPLAY_nty:LCDe|next_command.func_set      ; LCD_DISPLAY_nty:LCDe|state.func_set             ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.797      ;
; 0.533 ; LCD_DISPLAY_nty:LCDe|state.func_set             ; LCD_DISPLAY_nty:LCDe|next_command.display_off   ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.799      ;
; 0.534 ; LCD_DISPLAY_nty:LCDe|state.reset3               ; LCD_DISPLAY_nty:LCDe|next_command.func_set      ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.800      ;
; 0.535 ; LCD_DISPLAY_nty:LCDe|state.display_off          ; LCD_DISPLAY_nty:LCDe|next_command.display_clear ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.801      ;
; 0.549 ; LCD_DISPLAY_nty:LCDe|state.line2                ; LCD_DISPLAY_nty:LCDe|data_bus_value[7]          ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.815      ;
; 0.559 ; LCD_DISPLAY_nty:LCDe|state.drop_lcd_e           ; LCD_DISPLAY_nty:LCDe|state.print_string         ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.825      ;
; 0.560 ; LCD_DISPLAY_nty:LCDe|state.drop_lcd_e           ; LCD_DISPLAY_nty:LCDe|state.mode_set             ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.826      ;
; 0.561 ; LCD_DISPLAY_nty:LCDe|state.drop_lcd_e           ; LCD_DISPLAY_nty:LCDe|lcd_rs                     ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.827      ;
; 0.561 ; LCD_DISPLAY_nty:LCDe|state.drop_lcd_e           ; LCD_DISPLAY_nty:LCDe|data_bus_value[0]          ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.827      ;
; 0.642 ; LCD_DISPLAY_nty:LCDe|next_command.mode_set      ; LCD_DISPLAY_nty:LCDe|state.mode_set             ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.908      ;
; 0.686 ; LCD_DISPLAY_nty:LCDe|state.display_on           ; LCD_DISPLAY_nty:LCDe|next_command.mode_set      ; clk50        ; clk50       ; 0.000        ; -0.001     ; 0.951      ;
; 0.796 ; LCD_DISPLAY_nty:LCDe|next_command.reset2        ; LCD_DISPLAY_nty:LCDe|state.reset2               ; clk50        ; clk50       ; 0.000        ; 0.000      ; 1.062      ;
; 0.799 ; LCD_DISPLAY_nty:LCDe|next_command.display_clear ; LCD_DISPLAY_nty:LCDe|state.display_clear        ; clk50        ; clk50       ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; LCD_DISPLAY_nty:LCDe|next_command.display_on    ; LCD_DISPLAY_nty:LCDe|state.display_on           ; clk50        ; clk50       ; 0.000        ; 0.000      ; 1.065      ;
; 0.800 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[12]        ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[12]        ; clk50        ; clk50       ; 0.000        ; 0.000      ; 1.066      ;
; 0.801 ; LCD_DISPLAY_nty:LCDe|next_command.display_off   ; LCD_DISPLAY_nty:LCDe|state.display_off          ; clk50        ; clk50       ; 0.000        ; 0.000      ; 1.067      ;
; 0.804 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[13]        ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[13]        ; clk50        ; clk50       ; 0.000        ; 0.000      ; 1.070      ;
; 0.804 ; LCD_DISPLAY_nty:LCDe|next_command.return_home   ; LCD_DISPLAY_nty:LCDe|state.return_home          ; clk50        ; clk50       ; 0.000        ; 0.000      ; 1.070      ;
; 0.805 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[5]         ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[5]         ; clk50        ; clk50       ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[7]         ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[7]         ; clk50        ; clk50       ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[21]        ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[21]        ; clk50        ; clk50       ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[0]         ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[0]         ; clk50        ; clk50       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[3]         ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[3]         ; clk50        ; clk50       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[9]         ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[9]         ; clk50        ; clk50       ; 0.000        ; 0.000      ; 1.072      ;
; 0.810 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[10]        ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[10]        ; clk50        ; clk50       ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[16]        ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[16]        ; clk50        ; clk50       ; 0.000        ; 0.000      ; 1.076      ;
; 0.811 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[11]        ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[11]        ; clk50        ; clk50       ; 0.000        ; 0.000      ; 1.077      ;
; 0.811 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[19]        ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[19]        ; clk50        ; clk50       ; 0.000        ; 0.000      ; 1.077      ;
; 0.813 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[14]        ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[14]        ; clk50        ; clk50       ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; LCD_DISPLAY_nty:LCDe|state.return_home          ; LCD_DISPLAY_nty:LCDe|data_bus_value[7]          ; clk50        ; clk50       ; 0.000        ; 0.000      ; 1.080      ;
; 0.825 ; LCD_DISPLAY_nty:LCDe|state.print_string         ; LCD_DISPLAY_nty:LCDe|lcd_rs                     ; clk50        ; clk50       ; 0.000        ; 0.000      ; 1.091      ;
; 0.834 ; LCD_DISPLAY_nty:LCDe|state.drop_lcd_e           ; LCD_DISPLAY_nty:LCDe|next_command.mode_set      ; clk50        ; clk50       ; 0.000        ; 0.000      ; 1.100      ;
; 0.835 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[20]        ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[20]        ; clk50        ; clk50       ; 0.000        ; 0.000      ; 1.101      ;
; 0.835 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[22]        ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[22]        ; clk50        ; clk50       ; 0.000        ; 0.000      ; 1.101      ;
; 0.835 ; LCD_DISPLAY_nty:LCDe|state.drop_lcd_e           ; LCD_DISPLAY_nty:LCDe|data_bus_value[2]          ; clk50        ; clk50       ; 0.000        ; 0.000      ; 1.101      ;
; 0.838 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[1]         ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[1]         ; clk50        ; clk50       ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[2]         ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[2]         ; clk50        ; clk50       ; 0.000        ; 0.000      ; 1.104      ;
; 0.842 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[17]        ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[17]        ; clk50        ; clk50       ; 0.000        ; 0.000      ; 1.108      ;
; 0.843 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[18]        ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[18]        ; clk50        ; clk50       ; 0.000        ; 0.000      ; 1.109      ;
; 0.843 ; LCD_DISPLAY_nty:LCDe|state.reset2               ; LCD_DISPLAY_nty:LCDe|next_command.reset3        ; clk50        ; clk50       ; 0.000        ; 0.000      ; 1.109      ;
; 0.844 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[4]         ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[4]         ; clk50        ; clk50       ; 0.000        ; 0.000      ; 1.110      ;
; 0.845 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[6]         ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[6]         ; clk50        ; clk50       ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[8]         ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[8]         ; clk50        ; clk50       ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[15]        ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[15]        ; clk50        ; clk50       ; 0.000        ; 0.000      ; 1.112      ;
; 0.851 ; LCD_DISPLAY_nty:LCDe|char_count[4]              ; LCD_DISPLAY_nty:LCDe|char_count[4]              ; clk50        ; clk50       ; 0.000        ; 0.000      ; 1.117      ;
; 0.859 ; LCD_DISPLAY_nty:LCDe|char_count[1]              ; LCD_DISPLAY_nty:LCDe|char_count[1]              ; clk50        ; clk50       ; 0.000        ; 0.000      ; 1.125      ;
; 0.892 ; LCD_DISPLAY_nty:LCDe|char_count[3]              ; LCD_DISPLAY_nty:LCDe|char_count[3]              ; clk50        ; clk50       ; 0.000        ; 0.000      ; 1.158      ;
; 0.893 ; LCD_DISPLAY_nty:LCDe|char_count[0]              ; LCD_DISPLAY_nty:LCDe|char_count[0]              ; clk50        ; clk50       ; 0.000        ; 0.000      ; 1.159      ;
; 0.900 ; LCD_DISPLAY_nty:LCDe|char_count[2]              ; LCD_DISPLAY_nty:LCDe|char_count[2]              ; clk50        ; clk50       ; 0.000        ; 0.000      ; 1.166      ;
; 0.929 ; LCD_DISPLAY_nty:LCDe|state.func_set             ; LCD_DISPLAY_nty:LCDe|data_bus_value[3]          ; clk50        ; clk50       ; 0.000        ; 0.000      ; 1.195      ;
; 0.945 ; LCD_DISPLAY_nty:LCDe|next_command.print_string  ; LCD_DISPLAY_nty:LCDe|state.print_string         ; clk50        ; clk50       ; 0.000        ; 0.002      ; 1.213      ;
; 0.969 ; LCD_DISPLAY_nty:LCDe|state.drop_lcd_e           ; LCD_DISPLAY_nty:LCDe|state.reset3               ; clk50        ; clk50       ; 0.000        ; 0.001      ; 1.236      ;
; 0.969 ; LCD_DISPLAY_nty:LCDe|state.drop_lcd_e           ; LCD_DISPLAY_nty:LCDe|state.display_on           ; clk50        ; clk50       ; 0.000        ; 0.001      ; 1.236      ;
; 0.969 ; LCD_DISPLAY_nty:LCDe|state.drop_lcd_e           ; LCD_DISPLAY_nty:LCDe|state.display_off          ; clk50        ; clk50       ; 0.000        ; 0.001      ; 1.236      ;
; 0.971 ; LCD_DISPLAY_nty:LCDe|state.drop_lcd_e           ; LCD_DISPLAY_nty:LCDe|state.func_set             ; clk50        ; clk50       ; 0.000        ; 0.001      ; 1.238      ;
; 0.974 ; LCD_DISPLAY_nty:LCDe|state.drop_lcd_e           ; LCD_DISPLAY_nty:LCDe|state.reset2               ; clk50        ; clk50       ; 0.000        ; 0.001      ; 1.241      ;
; 0.975 ; LCD_DISPLAY_nty:LCDe|state.drop_lcd_e           ; LCD_DISPLAY_nty:LCDe|next_command.reset2        ; clk50        ; clk50       ; 0.000        ; 0.001      ; 1.242      ;
; 0.975 ; LCD_DISPLAY_nty:LCDe|state.drop_lcd_e           ; LCD_DISPLAY_nty:LCDe|next_command.reset3        ; clk50        ; clk50       ; 0.000        ; 0.001      ; 1.242      ;
; 0.976 ; LCD_DISPLAY_nty:LCDe|state.drop_lcd_e           ; LCD_DISPLAY_nty:LCDe|state.display_clear        ; clk50        ; clk50       ; 0.000        ; 0.001      ; 1.243      ;
; 0.978 ; LCD_DISPLAY_nty:LCDe|state.display_clear        ; LCD_DISPLAY_nty:LCDe|data_bus_value[0]          ; clk50        ; clk50       ; 0.000        ; -0.001     ; 1.243      ;
; 0.980 ; LCD_DISPLAY_nty:LCDe|state.drop_lcd_e           ; LCD_DISPLAY_nty:LCDe|lcd_e                      ; clk50        ; clk50       ; 0.000        ; 0.001      ; 1.247      ;
; 1.000 ; LCD_DISPLAY_nty:LCDe|state.reset1               ; LCD_DISPLAY_nty:LCDe|next_command.reset2        ; clk50        ; clk50       ; 0.000        ; 0.001      ; 1.267      ;
; 1.008 ; LCD_DISPLAY_nty:LCDe|char_count[4]              ; LCD_DISPLAY_nty:LCDe|next_command.return_home   ; clk50        ; clk50       ; 0.000        ; -0.001     ; 1.273      ;
; 1.055 ; LCD_DISPLAY_nty:LCDe|state.line2                ; LCD_DISPLAY_nty:LCDe|data_bus_value[6]          ; clk50        ; clk50       ; 0.000        ; 0.000      ; 1.321      ;
; 1.072 ; LCD_DISPLAY_nty:LCDe|state.display_on           ; LCD_DISPLAY_nty:LCDe|data_bus_value[2]          ; clk50        ; clk50       ; 0.000        ; -0.001     ; 1.337      ;
; 1.084 ; LCD_DISPLAY_nty:LCDe|state.line2                ; LCD_DISPLAY_nty:LCDe|data_bus_value[4]          ; clk50        ; clk50       ; 0.000        ; 0.000      ; 1.350      ;
; 1.123 ; LCD_DISPLAY_nty:LCDe|state.print_string         ; LCD_DISPLAY_nty:LCDe|next_command.line2         ; clk50        ; clk50       ; 0.000        ; -0.003     ; 1.386      ;
; 1.124 ; LCD_DISPLAY_nty:LCDe|state.print_string         ; LCD_DISPLAY_nty:LCDe|data_bus_value[5]          ; clk50        ; clk50       ; 0.000        ; -0.003     ; 1.387      ;
; 1.139 ; LCD_DISPLAY_nty:LCDe|state.print_string         ; LCD_DISPLAY_nty:LCDe|char_count[0]              ; clk50        ; clk50       ; 0.000        ; -0.002     ; 1.403      ;
; 1.139 ; LCD_DISPLAY_nty:LCDe|state.print_string         ; LCD_DISPLAY_nty:LCDe|char_count[2]              ; clk50        ; clk50       ; 0.000        ; -0.002     ; 1.403      ;
; 1.139 ; LCD_DISPLAY_nty:LCDe|state.print_string         ; LCD_DISPLAY_nty:LCDe|char_count[3]              ; clk50        ; clk50       ; 0.000        ; -0.002     ; 1.403      ;
; 1.139 ; LCD_DISPLAY_nty:LCDe|state.print_string         ; LCD_DISPLAY_nty:LCDe|char_count[4]              ; clk50        ; clk50       ; 0.000        ; -0.002     ; 1.403      ;
; 1.139 ; LCD_DISPLAY_nty:LCDe|state.print_string         ; LCD_DISPLAY_nty:LCDe|char_count[1]              ; clk50        ; clk50       ; 0.000        ; -0.002     ; 1.403      ;
; 1.144 ; LCD_DISPLAY_nty:LCDe|state.drop_lcd_e           ; LCD_DISPLAY_nty:LCDe|next_command.func_set      ; clk50        ; clk50       ; 0.000        ; 0.001      ; 1.411      ;
; 1.146 ; LCD_DISPLAY_nty:LCDe|state.drop_lcd_e           ; LCD_DISPLAY_nty:LCDe|next_command.display_on    ; clk50        ; clk50       ; 0.000        ; 0.001      ; 1.413      ;
; 1.148 ; LCD_DISPLAY_nty:LCDe|state.drop_lcd_e           ; LCD_DISPLAY_nty:LCDe|next_command.display_clear ; clk50        ; clk50       ; 0.000        ; 0.001      ; 1.415      ;
; 1.149 ; LCD_DISPLAY_nty:LCDe|char_count[0]              ; LCD_DISPLAY_nty:LCDe|data_bus_value[1]          ; clk50        ; clk50       ; 0.000        ; -0.001     ; 1.414      ;
; 1.150 ; LCD_DISPLAY_nty:LCDe|state.drop_lcd_e           ; LCD_DISPLAY_nty:LCDe|next_command.display_off   ; clk50        ; clk50       ; 0.000        ; 0.001      ; 1.417      ;
; 1.150 ; LCD_DISPLAY_nty:LCDe|char_count[3]              ; LCD_DISPLAY_nty:LCDe|next_command.line2         ; clk50        ; clk50       ; 0.000        ; -0.001     ; 1.415      ;
; 1.155 ; LCD_DISPLAY_nty:LCDe|char_count[0]              ; LCD_DISPLAY_nty:LCDe|data_bus_value[4]          ; clk50        ; clk50       ; 0.000        ; -0.001     ; 1.420      ;
; 1.170 ; LCD_DISPLAY_nty:LCDe|state.drop_lcd_e           ; LCD_DISPLAY_nty:LCDe|state.return_home          ; clk50        ; clk50       ; 0.000        ; -0.003     ; 1.433      ;
; 1.183 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[12]        ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[13]        ; clk50        ; clk50       ; 0.000        ; 0.000      ; 1.449      ;
; 1.183 ; LCD_DISPLAY_nty:LCDe|char_count[3]              ; LCD_DISPLAY_nty:LCDe|data_bus_value[6]          ; clk50        ; clk50       ; 0.000        ; -0.001     ; 1.448      ;
; 1.187 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[13]        ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[14]        ; clk50        ; clk50       ; 0.000        ; 0.000      ; 1.453      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                                                                           ;
+--------+---------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.827 ; SAD:sade|Controller:CTRL|stateReg.RST ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.863      ;
; -0.827 ; SAD:sade|Controller:CTRL|stateReg.RST ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.863      ;
; -0.827 ; SAD:sade|Controller:CTRL|stateReg.RST ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.863      ;
; -0.827 ; SAD:sade|Controller:CTRL|stateReg.RST ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.863      ;
; -0.827 ; SAD:sade|Controller:CTRL|stateReg.RST ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.863      ;
; -0.827 ; SAD:sade|Controller:CTRL|stateReg.RST ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.863      ;
; -0.827 ; SAD:sade|Controller:CTRL|stateReg.RST ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.863      ;
; -0.827 ; SAD:sade|Controller:CTRL|stateReg.RST ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.863      ;
; -0.827 ; SAD:sade|Controller:CTRL|stateReg.RST ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[8] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.863      ;
; -0.686 ; SAD:sade|Controller:CTRL|stateReg.S1  ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.722      ;
; -0.686 ; SAD:sade|Controller:CTRL|stateReg.S1  ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.722      ;
; -0.686 ; SAD:sade|Controller:CTRL|stateReg.S1  ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.722      ;
; -0.686 ; SAD:sade|Controller:CTRL|stateReg.S1  ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.722      ;
; -0.686 ; SAD:sade|Controller:CTRL|stateReg.S1  ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.722      ;
; -0.686 ; SAD:sade|Controller:CTRL|stateReg.S1  ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.722      ;
; -0.686 ; SAD:sade|Controller:CTRL|stateReg.S1  ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.722      ;
; -0.686 ; SAD:sade|Controller:CTRL|stateReg.S1  ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.722      ;
; -0.686 ; SAD:sade|Controller:CTRL|stateReg.S1  ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[8] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.722      ;
+--------+---------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                                                                           ;
+-------+---------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.456 ; SAD:sade|Controller:CTRL|stateReg.S1  ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.722      ;
; 1.456 ; SAD:sade|Controller:CTRL|stateReg.S1  ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.722      ;
; 1.456 ; SAD:sade|Controller:CTRL|stateReg.S1  ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.722      ;
; 1.456 ; SAD:sade|Controller:CTRL|stateReg.S1  ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.722      ;
; 1.456 ; SAD:sade|Controller:CTRL|stateReg.S1  ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.722      ;
; 1.456 ; SAD:sade|Controller:CTRL|stateReg.S1  ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.722      ;
; 1.456 ; SAD:sade|Controller:CTRL|stateReg.S1  ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.722      ;
; 1.456 ; SAD:sade|Controller:CTRL|stateReg.S1  ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.722      ;
; 1.456 ; SAD:sade|Controller:CTRL|stateReg.S1  ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[8] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.722      ;
; 1.597 ; SAD:sade|Controller:CTRL|stateReg.RST ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.863      ;
; 1.597 ; SAD:sade|Controller:CTRL|stateReg.RST ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.863      ;
; 1.597 ; SAD:sade|Controller:CTRL|stateReg.RST ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.863      ;
; 1.597 ; SAD:sade|Controller:CTRL|stateReg.RST ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.863      ;
; 1.597 ; SAD:sade|Controller:CTRL|stateReg.RST ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.863      ;
; 1.597 ; SAD:sade|Controller:CTRL|stateReg.RST ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.863      ;
; 1.597 ; SAD:sade|Controller:CTRL|stateReg.RST ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.863      ;
; 1.597 ; SAD:sade|Controller:CTRL|stateReg.RST ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.863      ;
; 1.597 ; SAD:sade|Controller:CTRL|stateReg.RST ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[8] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.863      ;
+-------+---------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk50'                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk50 ; Rise       ; clk50                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|char_count[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|char_count[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|char_count[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|char_count[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|char_count[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|char_count[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|char_count[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|char_count[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|char_count[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|char_count[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_400hz_enable           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_400hz_enable           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[20]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[20]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[21]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[21]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[22]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[22]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[23]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[23]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|data_bus_value[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|data_bus_value[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|data_bus_value[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|data_bus_value[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|data_bus_value[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|data_bus_value[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|data_bus_value[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|data_bus_value[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|data_bus_value[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|data_bus_value[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|data_bus_value[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|data_bus_value[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|data_bus_value[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|data_bus_value[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|data_bus_value[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|data_bus_value[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|lcd_e                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|lcd_e                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|lcd_rs                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|lcd_rs                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|next_command.display_clear ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|next_command.display_clear ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|next_command.display_off   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|next_command.display_off   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|next_command.display_on    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|next_command.display_on    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|next_command.func_set      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|next_command.func_set      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|next_command.line2         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|next_command.line2         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|next_command.mode_set      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|next_command.mode_set      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|next_command.print_string  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|next_command.print_string  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|next_command.reset2        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|next_command.reset2        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|next_command.reset3        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|next_command.reset3        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|next_command.return_home   ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Controller:CTRL|stateReg.RST                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Controller:CTRL|stateReg.RST                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Controller:CTRL|stateReg.S0                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Controller:CTRL|stateReg.S0                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Controller:CTRL|stateReg.S1                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Controller:CTRL|stateReg.S1                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Controller:CTRL|stateReg.S2                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Controller:CTRL|stateReg.S2                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Controller:CTRL|stateReg.S3                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Controller:CTRL|stateReg.S3                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Controller:CTRL|stateReg.S4                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Controller:CTRL|stateReg.S4                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[8]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[8]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; sade|CTRL|stateReg.RST|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; sade|CTRL|stateReg.RST|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; sade|CTRL|stateReg.S0|clk                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; sade|CTRL|stateReg.S0|clk                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; sade|CTRL|stateReg.S1|clk                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; sade|CTRL|stateReg.S1|clk                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; sade|CTRL|stateReg.S2|clk                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; sade|CTRL|stateReg.S2|clk                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; sade|CTRL|stateReg.S3|clk                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; sade|CTRL|stateReg.S3|clk                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; sade|CTRL|stateReg.S4|clk                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; sade|CTRL|stateReg.S4|clk                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; sade|DP|CustomAdderRegister_inst|data_out[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; sade|DP|CustomAdderRegister_inst|data_out[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; sade|DP|CustomAdderRegister_inst|data_out[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; sade|DP|CustomAdderRegister_inst|data_out[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; sade|DP|CustomAdderRegister_inst|data_out[2]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; sade|DP|CustomAdderRegister_inst|data_out[2]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; sade|DP|CustomAdderRegister_inst|data_out[3]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; sade|DP|CustomAdderRegister_inst|data_out[3]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; sade|DP|CustomAdderRegister_inst|data_out[4]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; sade|DP|CustomAdderRegister_inst|data_out[4]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; sade|DP|CustomAdderRegister_inst|data_out[5]|clk                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; go        ; clk        ; 4.518 ; 4.518 ; Rise       ; clk             ;
; reset     ; clk50      ; 1.677 ; 1.677 ; Rise       ; clk50           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; go        ; clk        ; -3.304 ; -3.304 ; Rise       ; clk             ;
; reset     ; clk50      ; -0.534 ; -0.534 ; Rise       ; clk50           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; cent7seg[*]    ; clk        ; 19.496 ; 19.496 ; Rise       ; clk             ;
;  cent7seg[0]   ; clk        ; 19.018 ; 19.018 ; Rise       ; clk             ;
;  cent7seg[1]   ; clk        ; 19.031 ; 19.031 ; Rise       ; clk             ;
;  cent7seg[2]   ; clk        ; 19.482 ; 19.482 ; Rise       ; clk             ;
;  cent7seg[3]   ; clk        ; 19.288 ; 19.288 ; Rise       ; clk             ;
;  cent7seg[4]   ; clk        ; 19.252 ; 19.252 ; Rise       ; clk             ;
;  cent7seg[5]   ; clk        ; 19.212 ; 19.212 ; Rise       ; clk             ;
;  cent7seg[6]   ; clk        ; 19.496 ; 19.496 ; Rise       ; clk             ;
; dez7seg[*]     ; clk        ; 49.494 ; 49.494 ; Rise       ; clk             ;
;  dez7seg[0]    ; clk        ; 49.233 ; 49.233 ; Rise       ; clk             ;
;  dez7seg[1]    ; clk        ; 49.283 ; 49.283 ; Rise       ; clk             ;
;  dez7seg[2]    ; clk        ; 49.254 ; 49.254 ; Rise       ; clk             ;
;  dez7seg[3]    ; clk        ; 49.288 ; 49.288 ; Rise       ; clk             ;
;  dez7seg[4]    ; clk        ; 49.260 ; 49.260 ; Rise       ; clk             ;
;  dez7seg[5]    ; clk        ; 49.218 ; 49.218 ; Rise       ; clk             ;
;  dez7seg[6]    ; clk        ; 49.494 ; 49.494 ; Rise       ; clk             ;
; info_state[*]  ; clk        ; 7.633  ; 7.633  ; Rise       ; clk             ;
;  info_state[0] ; clk        ; 7.633  ; 7.633  ; Rise       ; clk             ;
;  info_state[1] ; clk        ; 7.446  ; 7.446  ; Rise       ; clk             ;
;  info_state[2] ; clk        ; 7.630  ; 7.630  ; Rise       ; clk             ;
; unid7seg[*]    ; clk        ; 50.535 ; 50.535 ; Rise       ; clk             ;
;  unid7seg[0]   ; clk        ; 50.065 ; 50.065 ; Rise       ; clk             ;
;  unid7seg[1]   ; clk        ; 50.088 ; 50.088 ; Rise       ; clk             ;
;  unid7seg[2]   ; clk        ; 50.066 ; 50.066 ; Rise       ; clk             ;
;  unid7seg[3]   ; clk        ; 50.535 ; 50.535 ; Rise       ; clk             ;
;  unid7seg[4]   ; clk        ; 50.096 ; 50.096 ; Rise       ; clk             ;
;  unid7seg[5]   ; clk        ; 50.503 ; 50.503 ; Rise       ; clk             ;
;  unid7seg[6]   ; clk        ; 50.523 ; 50.523 ; Rise       ; clk             ;
; data_bus[*]    ; clk50      ; 6.597  ; 6.597  ; Rise       ; clk50           ;
;  data_bus[0]   ; clk50      ; 6.344  ; 6.344  ; Rise       ; clk50           ;
;  data_bus[1]   ; clk50      ; 6.367  ; 6.367  ; Rise       ; clk50           ;
;  data_bus[2]   ; clk50      ; 6.325  ; 6.325  ; Rise       ; clk50           ;
;  data_bus[3]   ; clk50      ; 6.363  ; 6.363  ; Rise       ; clk50           ;
;  data_bus[4]   ; clk50      ; 6.352  ; 6.352  ; Rise       ; clk50           ;
;  data_bus[5]   ; clk50      ; 6.350  ; 6.350  ; Rise       ; clk50           ;
;  data_bus[6]   ; clk50      ; 6.597  ; 6.597  ; Rise       ; clk50           ;
;  data_bus[7]   ; clk50      ; 6.363  ; 6.363  ; Rise       ; clk50           ;
; lcd_e          ; clk50      ; 6.355  ; 6.355  ; Rise       ; clk50           ;
; lcd_rs         ; clk50      ; 6.366  ; 6.366  ; Rise       ; clk50           ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; cent7seg[*]    ; clk        ; 9.092  ; 9.092  ; Rise       ; clk             ;
;  cent7seg[0]   ; clk        ; 9.092  ; 9.092  ; Rise       ; clk             ;
;  cent7seg[1]   ; clk        ; 9.105  ; 9.105  ; Rise       ; clk             ;
;  cent7seg[2]   ; clk        ; 9.555  ; 9.555  ; Rise       ; clk             ;
;  cent7seg[3]   ; clk        ; 9.361  ; 9.361  ; Rise       ; clk             ;
;  cent7seg[4]   ; clk        ; 9.325  ; 9.325  ; Rise       ; clk             ;
;  cent7seg[5]   ; clk        ; 9.232  ; 9.232  ; Rise       ; clk             ;
;  cent7seg[6]   ; clk        ; 9.571  ; 9.571  ; Rise       ; clk             ;
; dez7seg[*]     ; clk        ; 10.146 ; 10.146 ; Rise       ; clk             ;
;  dez7seg[0]    ; clk        ; 10.150 ; 10.150 ; Rise       ; clk             ;
;  dez7seg[1]    ; clk        ; 10.199 ; 10.199 ; Rise       ; clk             ;
;  dez7seg[2]    ; clk        ; 10.182 ; 10.182 ; Rise       ; clk             ;
;  dez7seg[3]    ; clk        ; 10.213 ; 10.213 ; Rise       ; clk             ;
;  dez7seg[4]    ; clk        ; 10.182 ; 10.182 ; Rise       ; clk             ;
;  dez7seg[5]    ; clk        ; 10.146 ; 10.146 ; Rise       ; clk             ;
;  dez7seg[6]    ; clk        ; 10.410 ; 10.410 ; Rise       ; clk             ;
; info_state[*]  ; clk        ; 7.333  ; 7.333  ; Rise       ; clk             ;
;  info_state[0] ; clk        ; 7.333  ; 7.333  ; Rise       ; clk             ;
;  info_state[1] ; clk        ; 7.354  ; 7.354  ; Rise       ; clk             ;
;  info_state[2] ; clk        ; 7.470  ; 7.470  ; Rise       ; clk             ;
; unid7seg[*]    ; clk        ; 7.284  ; 7.284  ; Rise       ; clk             ;
;  unid7seg[0]   ; clk        ; 7.284  ; 7.284  ; Rise       ; clk             ;
;  unid7seg[1]   ; clk        ; 7.323  ; 7.323  ; Rise       ; clk             ;
;  unid7seg[2]   ; clk        ; 7.287  ; 7.287  ; Rise       ; clk             ;
;  unid7seg[3]   ; clk        ; 7.755  ; 7.755  ; Rise       ; clk             ;
;  unid7seg[4]   ; clk        ; 7.329  ; 7.329  ; Rise       ; clk             ;
;  unid7seg[5]   ; clk        ; 7.741  ; 7.741  ; Rise       ; clk             ;
;  unid7seg[6]   ; clk        ; 7.742  ; 7.742  ; Rise       ; clk             ;
; data_bus[*]    ; clk50      ; 6.325  ; 6.325  ; Rise       ; clk50           ;
;  data_bus[0]   ; clk50      ; 6.344  ; 6.344  ; Rise       ; clk50           ;
;  data_bus[1]   ; clk50      ; 6.367  ; 6.367  ; Rise       ; clk50           ;
;  data_bus[2]   ; clk50      ; 6.325  ; 6.325  ; Rise       ; clk50           ;
;  data_bus[3]   ; clk50      ; 6.363  ; 6.363  ; Rise       ; clk50           ;
;  data_bus[4]   ; clk50      ; 6.352  ; 6.352  ; Rise       ; clk50           ;
;  data_bus[5]   ; clk50      ; 6.350  ; 6.350  ; Rise       ; clk50           ;
;  data_bus[6]   ; clk50      ; 6.597  ; 6.597  ; Rise       ; clk50           ;
;  data_bus[7]   ; clk50      ; 6.363  ; 6.363  ; Rise       ; clk50           ;
; lcd_e          ; clk50      ; 6.355  ; 6.355  ; Rise       ; clk50           ;
; lcd_rs         ; clk50      ; 6.366  ; 6.366  ; Rise       ; clk50           ;
+----------------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk50 ; -0.728 ; -18.015       ;
; clk   ; -0.628 ; -5.456        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
; clk50 ; 0.215 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.060 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.762 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk50 ; -1.380 ; -63.380               ;
; clk   ; -1.380 ; -36.380               ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk50'                                                                                                                                          ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.728 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[2]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[0]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.760      ;
; -0.728 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[2]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[1]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.760      ;
; -0.728 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[2]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[2]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.760      ;
; -0.728 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[2]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[3]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.760      ;
; -0.728 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[2]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[4]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.760      ;
; -0.728 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[2]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[5]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.760      ;
; -0.728 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[2]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[6]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.760      ;
; -0.728 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[2]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[7]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.760      ;
; -0.728 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[2]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[8]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.760      ;
; -0.728 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[2]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[9]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.760      ;
; -0.728 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[2]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[10] ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.760      ;
; -0.728 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[2]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[11] ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.760      ;
; -0.691 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[6]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[0]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.723      ;
; -0.691 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[6]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[1]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.723      ;
; -0.691 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[6]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[2]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.723      ;
; -0.691 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[6]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[3]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.723      ;
; -0.691 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[6]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[4]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.723      ;
; -0.691 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[6]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[5]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.723      ;
; -0.691 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[6]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[6]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.723      ;
; -0.691 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[6]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[7]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.723      ;
; -0.691 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[6]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[8]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.723      ;
; -0.691 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[6]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[9]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.723      ;
; -0.691 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[6]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[10] ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.723      ;
; -0.691 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[6]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[11] ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.723      ;
; -0.672 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[9]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[0]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.704      ;
; -0.672 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[9]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[1]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.704      ;
; -0.672 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[9]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[2]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.704      ;
; -0.672 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[9]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[3]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.704      ;
; -0.672 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[9]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[4]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.704      ;
; -0.672 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[9]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[5]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.704      ;
; -0.672 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[9]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[6]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.704      ;
; -0.672 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[9]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[7]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.704      ;
; -0.672 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[9]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[8]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.704      ;
; -0.672 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[9]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[9]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.704      ;
; -0.672 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[9]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[10] ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.704      ;
; -0.672 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[9]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[11] ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.704      ;
; -0.668 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[18] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[0]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 1.701      ;
; -0.668 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[18] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[1]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 1.701      ;
; -0.668 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[18] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[2]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 1.701      ;
; -0.668 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[18] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[3]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 1.701      ;
; -0.668 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[18] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[4]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 1.701      ;
; -0.668 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[18] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[5]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 1.701      ;
; -0.668 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[18] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[6]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 1.701      ;
; -0.668 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[18] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[7]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 1.701      ;
; -0.668 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[18] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[8]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 1.701      ;
; -0.668 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[18] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[9]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 1.701      ;
; -0.668 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[18] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[10] ; clk50        ; clk50       ; 1.000        ; 0.001      ; 1.701      ;
; -0.668 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[18] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[11] ; clk50        ; clk50       ; 1.000        ; 0.001      ; 1.701      ;
; -0.658 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[16] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[0]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 1.691      ;
; -0.658 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[16] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[1]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 1.691      ;
; -0.658 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[16] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[2]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 1.691      ;
; -0.658 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[16] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[3]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 1.691      ;
; -0.658 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[16] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[4]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 1.691      ;
; -0.658 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[16] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[5]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 1.691      ;
; -0.658 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[16] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[6]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 1.691      ;
; -0.658 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[16] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[7]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 1.691      ;
; -0.658 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[16] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[8]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 1.691      ;
; -0.658 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[16] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[9]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 1.691      ;
; -0.658 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[16] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[10] ; clk50        ; clk50       ; 1.000        ; 0.001      ; 1.691      ;
; -0.658 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[16] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[11] ; clk50        ; clk50       ; 1.000        ; 0.001      ; 1.691      ;
; -0.641 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[0]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[0]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.673      ;
; -0.641 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[0]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[1]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.673      ;
; -0.641 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[0]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[2]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.673      ;
; -0.641 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[0]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[3]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.673      ;
; -0.641 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[0]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[4]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.673      ;
; -0.641 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[0]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[5]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.673      ;
; -0.641 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[0]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[6]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.673      ;
; -0.641 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[0]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[7]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.673      ;
; -0.641 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[0]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[8]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.673      ;
; -0.641 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[0]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[9]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.673      ;
; -0.641 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[0]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[10] ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.673      ;
; -0.641 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[0]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[11] ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.673      ;
; -0.614 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[20] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[0]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 1.647      ;
; -0.614 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[20] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[1]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 1.647      ;
; -0.614 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[20] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[2]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 1.647      ;
; -0.614 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[20] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[3]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 1.647      ;
; -0.614 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[20] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[4]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 1.647      ;
; -0.614 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[20] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[5]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 1.647      ;
; -0.614 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[20] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[6]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 1.647      ;
; -0.614 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[20] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[7]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 1.647      ;
; -0.614 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[20] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[8]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 1.647      ;
; -0.614 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[20] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[9]  ; clk50        ; clk50       ; 1.000        ; 0.001      ; 1.647      ;
; -0.614 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[20] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[10] ; clk50        ; clk50       ; 1.000        ; 0.001      ; 1.647      ;
; -0.614 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[20] ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[11] ; clk50        ; clk50       ; 1.000        ; 0.001      ; 1.647      ;
; -0.611 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[8]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[0]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.643      ;
; -0.611 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[8]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[1]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.643      ;
; -0.611 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[8]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[2]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.643      ;
; -0.611 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[8]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[3]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.643      ;
; -0.611 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[8]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[4]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.643      ;
; -0.611 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[8]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[5]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.643      ;
; -0.611 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[8]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[6]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.643      ;
; -0.611 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[8]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[7]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.643      ;
; -0.611 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[8]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[8]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.643      ;
; -0.611 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[8]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[9]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.643      ;
; -0.611 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[8]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[10] ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.643      ;
; -0.611 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[8]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[11] ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.643      ;
; -0.591 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[1]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[0]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.623      ;
; -0.591 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[1]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[1]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.623      ;
; -0.591 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[1]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[2]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.623      ;
; -0.591 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[1]  ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[3]  ; clk50        ; clk50       ; 1.000        ; 0.000      ; 1.623      ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                               ;
+--------+---------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.628 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[1] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[9] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.662      ;
; -0.595 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[2] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[9] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.629      ;
; -0.593 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[1] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[8] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.627      ;
; -0.560 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[2] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[8] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.594      ;
; -0.558 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[1] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[7] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.592      ;
; -0.537 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[3] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[9] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.571      ;
; -0.525 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[2] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[7] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.559      ;
; -0.523 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[1] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[6] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.557      ;
; -0.522 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[0] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[9] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.556      ;
; -0.502 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[3] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[8] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.536      ;
; -0.490 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[2] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[6] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.524      ;
; -0.488 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[1] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[5] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.522      ;
; -0.487 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[0] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[8] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.521      ;
; -0.467 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[3] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[7] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.501      ;
; -0.461 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[4] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[9] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.495      ;
; -0.455 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[2] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[5] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.489      ;
; -0.453 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[1] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[4] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.487      ;
; -0.452 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[0] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[7] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.486      ;
; -0.432 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[3] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[6] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.466      ;
; -0.426 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[4] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[8] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.460      ;
; -0.420 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[2] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[4] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.454      ;
; -0.418 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[1] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[3] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.452      ;
; -0.417 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[0] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[6] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.451      ;
; -0.397 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[3] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[5] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.431      ;
; -0.391 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[4] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[7] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.425      ;
; -0.385 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[2] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[3] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.419      ;
; -0.382 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[0] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[5] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.416      ;
; -0.375 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[7] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[9] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.409      ;
; -0.362 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[3] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[4] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.396      ;
; -0.358 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[6] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[9] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.392      ;
; -0.356 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[4] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[6] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.390      ;
; -0.347 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[0] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[4] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.381      ;
; -0.340 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[7] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[8] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.374      ;
; -0.327 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[3] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[3] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.361      ;
; -0.324 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[1] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[2] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.358      ;
; -0.323 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[6] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[8] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.357      ;
; -0.321 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[4] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[5] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.355      ;
; -0.312 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[0] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[3] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.346      ;
; -0.305 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[7] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[7] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.339      ;
; -0.296 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[5] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[9] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.330      ;
; -0.291 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[2] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[2] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.325      ;
; -0.289 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[1] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[1] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.323      ;
; -0.288 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[6] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[7] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.322      ;
; -0.286 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[4] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[4] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.320      ;
; -0.270 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[7] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[6] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.304      ;
; -0.261 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[5] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[8] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.295      ;
; -0.256 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[2] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[1] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.290      ;
; -0.253 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[6] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[6] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.287      ;
; -0.251 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[4] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[3] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.285      ;
; -0.235 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[7] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[5] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.269      ;
; -0.233 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[3] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[2] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.267      ;
; -0.226 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[5] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[7] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.260      ;
; -0.218 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[6] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[5] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.252      ;
; -0.218 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[0] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[2] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.252      ;
; -0.200 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[7] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[4] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.234      ;
; -0.198 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[3] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[1] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.232      ;
; -0.191 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[5] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[6] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.225      ;
; -0.183 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[6] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[4] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.217      ;
; -0.183 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[0] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[1] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.217      ;
; -0.165 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[7] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[3] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.199      ;
; -0.157 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[4] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[2] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.191      ;
; -0.156 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[5] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[5] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.190      ;
; -0.154 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[1] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[0] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.188      ;
; -0.148 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[6] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[3] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.182      ;
; -0.135 ; SAD:sade|Controller:CTRL|stateReg.RST                         ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[5]         ; clk          ; clk         ; 1.000        ; 0.002      ; 1.169      ;
; -0.135 ; SAD:sade|Controller:CTRL|stateReg.RST                         ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[6]         ; clk          ; clk         ; 1.000        ; 0.002      ; 1.169      ;
; -0.135 ; SAD:sade|Controller:CTRL|stateReg.RST                         ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[7]         ; clk          ; clk         ; 1.000        ; 0.002      ; 1.169      ;
; -0.135 ; SAD:sade|Controller:CTRL|stateReg.RST                         ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[4]         ; clk          ; clk         ; 1.000        ; 0.002      ; 1.169      ;
; -0.135 ; SAD:sade|Controller:CTRL|stateReg.RST                         ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[3]         ; clk          ; clk         ; 1.000        ; 0.002      ; 1.169      ;
; -0.135 ; SAD:sade|Controller:CTRL|stateReg.RST                         ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[2]         ; clk          ; clk         ; 1.000        ; 0.002      ; 1.169      ;
; -0.122 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[4] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[1] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.156      ;
; -0.121 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[5] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[4] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.155      ;
; -0.121 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[2] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[0] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.155      ;
; -0.088 ; SAD:sade|Controller:CTRL|stateReg.RST                         ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[0] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.122      ;
; -0.088 ; SAD:sade|Controller:CTRL|stateReg.RST                         ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[1] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.122      ;
; -0.088 ; SAD:sade|Controller:CTRL|stateReg.RST                         ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[2] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.122      ;
; -0.088 ; SAD:sade|Controller:CTRL|stateReg.RST                         ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[3] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.122      ;
; -0.088 ; SAD:sade|Controller:CTRL|stateReg.RST                         ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[4] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.122      ;
; -0.088 ; SAD:sade|Controller:CTRL|stateReg.RST                         ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[5] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.122      ;
; -0.088 ; SAD:sade|Controller:CTRL|stateReg.RST                         ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[6] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.122      ;
; -0.088 ; SAD:sade|Controller:CTRL|stateReg.RST                         ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[7] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.122      ;
; -0.088 ; SAD:sade|Controller:CTRL|stateReg.RST                         ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[8] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.122      ;
; -0.088 ; SAD:sade|Controller:CTRL|stateReg.RST                         ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[9] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.122      ;
; -0.086 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[5] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[3] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.120      ;
; -0.071 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[7] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[2] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.105      ;
; -0.063 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[3] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[0] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.097      ;
; -0.063 ; SAD:sade|Controller:CTRL|stateReg.S4                          ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[5]         ; clk          ; clk         ; 1.000        ; 0.002      ; 1.097      ;
; -0.063 ; SAD:sade|Controller:CTRL|stateReg.S4                          ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[6]         ; clk          ; clk         ; 1.000        ; 0.002      ; 1.097      ;
; -0.063 ; SAD:sade|Controller:CTRL|stateReg.S4                          ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[7]         ; clk          ; clk         ; 1.000        ; 0.002      ; 1.097      ;
; -0.063 ; SAD:sade|Controller:CTRL|stateReg.S4                          ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[4]         ; clk          ; clk         ; 1.000        ; 0.002      ; 1.097      ;
; -0.063 ; SAD:sade|Controller:CTRL|stateReg.S4                          ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[3]         ; clk          ; clk         ; 1.000        ; 0.002      ; 1.097      ;
; -0.063 ; SAD:sade|Controller:CTRL|stateReg.S4                          ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[2]         ; clk          ; clk         ; 1.000        ; 0.002      ; 1.097      ;
; -0.054 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[6] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[2] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.088      ;
; -0.053 ; SAD:sade|Controller:CTRL|stateReg.RST                         ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[8]         ; clk          ; clk         ; 1.000        ; 0.003      ; 1.088      ;
; -0.053 ; SAD:sade|Controller:CTRL|stateReg.RST                         ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[9]         ; clk          ; clk         ; 1.000        ; 0.003      ; 1.088      ;
; -0.053 ; SAD:sade|Controller:CTRL|stateReg.RST                         ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[0]         ; clk          ; clk         ; 1.000        ; 0.003      ; 1.088      ;
; -0.053 ; SAD:sade|Controller:CTRL|stateReg.RST                         ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[1]         ; clk          ; clk         ; 1.000        ; 0.003      ; 1.088      ;
; -0.048 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[0] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[0] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.082      ;
; -0.036 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[7] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[1] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.070      ;
; -0.019 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[6] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[1] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.053      ;
+--------+---------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                        ;
+-------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                              ; To Node                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; SAD:sade|Controller:CTRL|stateReg.S0                                   ; SAD:sade|Controller:CTRL|stateReg.S0                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[0]          ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.241 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[9] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[9] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.247 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[8]          ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[8]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[6] ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[6]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.250 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[4] ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[4]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.402      ;
; 0.315 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[2] ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[2]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.467      ;
; 0.318 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[0] ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[0]         ; clk          ; clk         ; 0.000        ; 0.001      ; 0.471      ;
; 0.319 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[1] ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[1]         ; clk          ; clk         ; 0.000        ; 0.001      ; 0.472      ;
; 0.320 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[8] ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[8]         ; clk          ; clk         ; 0.000        ; 0.001      ; 0.473      ;
; 0.320 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[9] ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[9]         ; clk          ; clk         ; 0.000        ; 0.001      ; 0.473      ;
; 0.329 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[7] ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[7]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.481      ;
; 0.331 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[5] ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[5]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.483      ;
; 0.331 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[3] ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[3]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.483      ;
; 0.332 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[8]          ; SAD:sade|Controller:CTRL|stateReg.S3                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.484      ;
; 0.335 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[8]          ; SAD:sade|Controller:CTRL|stateReg.S4                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.487      ;
; 0.348 ; SAD:sade|Controller:CTRL|stateReg.S3                                   ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.500      ;
; 0.358 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[8] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[8] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.361 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[4] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[6] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.365 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[0]          ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[6]          ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[6]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.368 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[4]          ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; SAD:sade|Controller:CTRL|stateReg.S1                                   ; SAD:sade|Controller:CTRL|stateReg.S2                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[0] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[1] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.372 ; SAD:sade|Controller:CTRL|stateReg.S2                                   ; SAD:sade|Controller:CTRL|stateReg.S3                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; SAD:sade|Controller:CTRL|stateReg.S3                                   ; SAD:sade|Controller:CTRL|stateReg.S2                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; SAD:sade|Controller:CTRL|stateReg.S2                                   ; SAD:sade|Controller:CTRL|stateReg.S4                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[3]          ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[3]          ; SAD:sade|Controller:CTRL|stateReg.S4                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[3] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; SAD:sade|Controller:CTRL|stateReg.S4                                   ; SAD:sade|Controller:CTRL|stateReg.S0                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[5] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[7] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.380 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[3]          ; SAD:sade|Controller:CTRL|stateReg.S3                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.532      ;
; 0.381 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[5]          ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[5]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.533      ;
; 0.382 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[7]          ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[7]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.534      ;
; 0.437 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[2]          ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.589      ;
; 0.440 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[2] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.592      ;
; 0.448 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[1]          ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.600      ;
; 0.496 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[8] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[9] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.499 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[4] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[6] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.652      ;
; 0.500 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[0]          ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.652      ;
; 0.503 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[6]          ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[7]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.655      ;
; 0.509 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[0] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[1] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.661      ;
; 0.516 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[3]          ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.668      ;
; 0.517 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[3] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[7] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[8] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[5] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.521 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[5]          ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[6]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.673      ;
; 0.522 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[7]          ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[8]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.674      ;
; 0.523 ; SAD:sade|Controller:CTRL|stateReg.RST                                  ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[0]         ; clk          ; clk         ; 0.000        ; 0.003      ; 0.678      ;
; 0.523 ; SAD:sade|Controller:CTRL|stateReg.RST                                  ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[8]         ; clk          ; clk         ; 0.000        ; 0.003      ; 0.678      ;
; 0.524 ; SAD:sade|Controller:CTRL|stateReg.RST                                  ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[6]         ; clk          ; clk         ; 0.000        ; 0.002      ; 0.678      ;
; 0.524 ; SAD:sade|Controller:CTRL|stateReg.RST                                  ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[4]         ; clk          ; clk         ; 0.000        ; 0.002      ; 0.678      ;
; 0.524 ; SAD:sade|Controller:CTRL|stateReg.RST                                  ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[1]         ; clk          ; clk         ; 0.000        ; 0.003      ; 0.679      ;
; 0.526 ; SAD:sade|Controller:CTRL|stateReg.RST                                  ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[9]         ; clk          ; clk         ; 0.000        ; 0.003      ; 0.681      ;
; 0.534 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[4] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[0]          ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.687      ;
; 0.535 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[6] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[8] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.687      ;
; 0.538 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[6]          ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[8]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.690      ;
; 0.544 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[0] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.696      ;
; 0.548 ; SAD:sade|Controller:CTRL|stateReg.RST                                  ; SAD:sade|Controller:CTRL|stateReg.S0                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.700      ;
; 0.552 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[3] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[7] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[9] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.705      ;
; 0.553 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[5] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.705      ;
; 0.556 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[5]          ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[7]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.708      ;
; 0.561 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[4]          ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[5]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.713      ;
; 0.569 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[4] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.721      ;
; 0.570 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[0]          ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.722      ;
; 0.570 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[6] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[9] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.722      ;
; 0.571 ; SAD:sade|Controller:CTRL|stateReg.RST                                  ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[3]         ; clk          ; clk         ; 0.000        ; 0.002      ; 0.725      ;
; 0.572 ; SAD:sade|Controller:CTRL|stateReg.RST                                  ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[5]         ; clk          ; clk         ; 0.000        ; 0.002      ; 0.726      ;
; 0.573 ; SAD:sade|Controller:CTRL|stateReg.RST                                  ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[7]         ; clk          ; clk         ; 0.000        ; 0.002      ; 0.727      ;
; 0.574 ; SAD:sade|Controller:CTRL|stateReg.RST                                  ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[2]         ; clk          ; clk         ; 0.000        ; 0.002      ; 0.728      ;
; 0.575 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[2]          ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.727      ;
; 0.587 ; SAD:sade|Controller:CTRL|stateReg.S0                                   ; SAD:sade|Controller:CTRL|stateReg.S1                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.739      ;
; 0.587 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[3] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.739      ;
; 0.588 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[1]          ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.740      ;
; 0.588 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[5] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[8] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.740      ;
; 0.591 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[5]          ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[8]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.743      ;
; 0.596 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[4]          ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[6]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.748      ;
; 0.603 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[1] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.755      ;
; 0.604 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[4] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[8] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.756      ;
; 0.610 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[3]          ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[5]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.762      ;
; 0.610 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[2]          ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.762      ;
; 0.616 ; SAD:sade|Controller:CTRL|stateReg.S3                                   ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.768      ;
; 0.616 ; SAD:sade|Controller:CTRL|stateReg.S3                                   ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.768      ;
; 0.616 ; SAD:sade|Controller:CTRL|stateReg.S3                                   ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.768      ;
; 0.616 ; SAD:sade|Controller:CTRL|stateReg.S3                                   ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.768      ;
; 0.616 ; SAD:sade|Controller:CTRL|stateReg.S3                                   ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[5]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.768      ;
; 0.616 ; SAD:sade|Controller:CTRL|stateReg.S3                                   ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[6]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.768      ;
; 0.616 ; SAD:sade|Controller:CTRL|stateReg.S3                                   ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[7]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.768      ;
; 0.616 ; SAD:sade|Controller:CTRL|stateReg.S3                                   ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[8]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.768      ;
; 0.622 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[3] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.774      ;
; 0.623 ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[1]          ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.775      ;
; 0.623 ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[5] ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[9] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.775      ;
+-------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk50'                                                                                                                                                        ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; LCD_DISPLAY_nty:LCDe|state.drop_lcd_e           ; LCD_DISPLAY_nty:LCDe|state.drop_lcd_e           ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD_DISPLAY_nty:LCDe|next_command.reset2        ; LCD_DISPLAY_nty:LCDe|next_command.reset2        ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD_DISPLAY_nty:LCDe|next_command.reset3        ; LCD_DISPLAY_nty:LCDe|next_command.reset3        ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD_DISPLAY_nty:LCDe|next_command.func_set      ; LCD_DISPLAY_nty:LCDe|next_command.func_set      ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD_DISPLAY_nty:LCDe|next_command.display_off   ; LCD_DISPLAY_nty:LCDe|next_command.display_off   ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD_DISPLAY_nty:LCDe|next_command.display_clear ; LCD_DISPLAY_nty:LCDe|next_command.display_clear ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD_DISPLAY_nty:LCDe|next_command.display_on    ; LCD_DISPLAY_nty:LCDe|next_command.display_on    ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD_DISPLAY_nty:LCDe|next_command.mode_set      ; LCD_DISPLAY_nty:LCDe|next_command.mode_set      ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD_DISPLAY_nty:LCDe|next_command.print_string  ; LCD_DISPLAY_nty:LCDe|next_command.print_string  ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD_DISPLAY_nty:LCDe|lcd_rs                     ; LCD_DISPLAY_nty:LCDe|lcd_rs                     ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD_DISPLAY_nty:LCDe|data_bus_value[0]          ; LCD_DISPLAY_nty:LCDe|data_bus_value[0]          ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD_DISPLAY_nty:LCDe|data_bus_value[2]          ; LCD_DISPLAY_nty:LCDe|data_bus_value[2]          ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD_DISPLAY_nty:LCDe|data_bus_value[7]          ; LCD_DISPLAY_nty:LCDe|data_bus_value[7]          ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.241 ; LCD_DISPLAY_nty:LCDe|next_command.reset3        ; LCD_DISPLAY_nty:LCDe|state.reset3               ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.393      ;
; 0.243 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[23]        ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[23]        ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; LCD_DISPLAY_nty:LCDe|state.display_clear        ; LCD_DISPLAY_nty:LCDe|next_command.display_on    ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.396      ;
; 0.246 ; LCD_DISPLAY_nty:LCDe|next_command.func_set      ; LCD_DISPLAY_nty:LCDe|state.func_set             ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; LCD_DISPLAY_nty:LCDe|state.func_set             ; LCD_DISPLAY_nty:LCDe|next_command.display_off   ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; LCD_DISPLAY_nty:LCDe|state.reset3               ; LCD_DISPLAY_nty:LCDe|next_command.func_set      ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; LCD_DISPLAY_nty:LCDe|state.display_off          ; LCD_DISPLAY_nty:LCDe|next_command.display_clear ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.401      ;
; 0.258 ; LCD_DISPLAY_nty:LCDe|state.line2                ; LCD_DISPLAY_nty:LCDe|data_bus_value[7]          ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.410      ;
; 0.260 ; LCD_DISPLAY_nty:LCDe|state.drop_lcd_e           ; LCD_DISPLAY_nty:LCDe|state.print_string         ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.412      ;
; 0.261 ; LCD_DISPLAY_nty:LCDe|state.drop_lcd_e           ; LCD_DISPLAY_nty:LCDe|state.mode_set             ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.413      ;
; 0.262 ; LCD_DISPLAY_nty:LCDe|state.drop_lcd_e           ; LCD_DISPLAY_nty:LCDe|lcd_rs                     ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.414      ;
; 0.262 ; LCD_DISPLAY_nty:LCDe|state.drop_lcd_e           ; LCD_DISPLAY_nty:LCDe|data_bus_value[0]          ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.414      ;
; 0.312 ; LCD_DISPLAY_nty:LCDe|next_command.mode_set      ; LCD_DISPLAY_nty:LCDe|state.mode_set             ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.464      ;
; 0.324 ; LCD_DISPLAY_nty:LCDe|state.display_on           ; LCD_DISPLAY_nty:LCDe|next_command.mode_set      ; clk50        ; clk50       ; 0.000        ; -0.001     ; 0.475      ;
; 0.357 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[12]        ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[12]        ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.509      ;
; 0.359 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[13]        ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[13]        ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[21]        ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[21]        ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[5]         ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[5]         ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[7]         ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[7]         ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[9]         ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[9]         ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[10]        ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[10]        ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[11]        ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[11]        ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[0]         ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[0]         ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[3]         ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[3]         ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; LCD_DISPLAY_nty:LCDe|next_command.display_clear ; LCD_DISPLAY_nty:LCDe|state.display_clear        ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; LCD_DISPLAY_nty:LCDe|next_command.display_on    ; LCD_DISPLAY_nty:LCDe|state.display_on           ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[14]        ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[14]        ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[16]        ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[16]        ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[19]        ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[19]        ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; LCD_DISPLAY_nty:LCDe|next_command.display_off   ; LCD_DISPLAY_nty:LCDe|state.display_off          ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.518      ;
; 0.368 ; LCD_DISPLAY_nty:LCDe|state.return_home          ; LCD_DISPLAY_nty:LCDe|data_bus_value[7]          ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[20]        ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[20]        ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[22]        ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[22]        ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; LCD_DISPLAY_nty:LCDe|next_command.return_home   ; LCD_DISPLAY_nty:LCDe|state.return_home          ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.521      ;
; 0.372 ; LCD_DISPLAY_nty:LCDe|next_command.reset2        ; LCD_DISPLAY_nty:LCDe|state.reset2               ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; LCD_DISPLAY_nty:LCDe|state.print_string         ; LCD_DISPLAY_nty:LCDe|lcd_rs                     ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[1]         ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[1]         ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[2]         ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[2]         ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[4]         ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[4]         ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[15]        ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[15]        ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[17]        ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[17]        ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[18]        ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[18]        ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[6]         ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[6]         ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[8]         ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[8]         ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; LCD_DISPLAY_nty:LCDe|state.drop_lcd_e           ; LCD_DISPLAY_nty:LCDe|data_bus_value[2]          ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; LCD_DISPLAY_nty:LCDe|state.reset2               ; LCD_DISPLAY_nty:LCDe|next_command.reset3        ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; LCD_DISPLAY_nty:LCDe|state.drop_lcd_e           ; LCD_DISPLAY_nty:LCDe|next_command.mode_set      ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.531      ;
; 0.388 ; LCD_DISPLAY_nty:LCDe|char_count[4]              ; LCD_DISPLAY_nty:LCDe|char_count[4]              ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.540      ;
; 0.395 ; LCD_DISPLAY_nty:LCDe|char_count[1]              ; LCD_DISPLAY_nty:LCDe|char_count[1]              ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.547      ;
; 0.403 ; LCD_DISPLAY_nty:LCDe|char_count[0]              ; LCD_DISPLAY_nty:LCDe|char_count[0]              ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.555      ;
; 0.403 ; LCD_DISPLAY_nty:LCDe|char_count[3]              ; LCD_DISPLAY_nty:LCDe|char_count[3]              ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.555      ;
; 0.406 ; LCD_DISPLAY_nty:LCDe|char_count[2]              ; LCD_DISPLAY_nty:LCDe|char_count[2]              ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.558      ;
; 0.414 ; LCD_DISPLAY_nty:LCDe|state.func_set             ; LCD_DISPLAY_nty:LCDe|data_bus_value[3]          ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.566      ;
; 0.436 ; LCD_DISPLAY_nty:LCDe|state.display_clear        ; LCD_DISPLAY_nty:LCDe|data_bus_value[0]          ; clk50        ; clk50       ; 0.000        ; -0.001     ; 0.587      ;
; 0.440 ; LCD_DISPLAY_nty:LCDe|next_command.print_string  ; LCD_DISPLAY_nty:LCDe|state.print_string         ; clk50        ; clk50       ; 0.000        ; 0.001      ; 0.593      ;
; 0.443 ; LCD_DISPLAY_nty:LCDe|state.drop_lcd_e           ; LCD_DISPLAY_nty:LCDe|next_command.reset3        ; clk50        ; clk50       ; 0.000        ; 0.001      ; 0.596      ;
; 0.444 ; LCD_DISPLAY_nty:LCDe|state.drop_lcd_e           ; LCD_DISPLAY_nty:LCDe|next_command.reset2        ; clk50        ; clk50       ; 0.000        ; 0.001      ; 0.597      ;
; 0.453 ; LCD_DISPLAY_nty:LCDe|state.reset1               ; LCD_DISPLAY_nty:LCDe|next_command.reset2        ; clk50        ; clk50       ; 0.000        ; 0.001      ; 0.606      ;
; 0.476 ; LCD_DISPLAY_nty:LCDe|state.line2                ; LCD_DISPLAY_nty:LCDe|data_bus_value[6]          ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.628      ;
; 0.479 ; LCD_DISPLAY_nty:LCDe|char_count[4]              ; LCD_DISPLAY_nty:LCDe|next_command.return_home   ; clk50        ; clk50       ; 0.000        ; -0.001     ; 0.630      ;
; 0.479 ; LCD_DISPLAY_nty:LCDe|state.line2                ; LCD_DISPLAY_nty:LCDe|data_bus_value[4]          ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.631      ;
; 0.480 ; LCD_DISPLAY_nty:LCDe|state.drop_lcd_e           ; LCD_DISPLAY_nty:LCDe|state.reset3               ; clk50        ; clk50       ; 0.000        ; 0.001      ; 0.633      ;
; 0.480 ; LCD_DISPLAY_nty:LCDe|state.drop_lcd_e           ; LCD_DISPLAY_nty:LCDe|state.display_on           ; clk50        ; clk50       ; 0.000        ; 0.001      ; 0.633      ;
; 0.480 ; LCD_DISPLAY_nty:LCDe|state.drop_lcd_e           ; LCD_DISPLAY_nty:LCDe|state.display_off          ; clk50        ; clk50       ; 0.000        ; 0.001      ; 0.633      ;
; 0.481 ; LCD_DISPLAY_nty:LCDe|state.drop_lcd_e           ; LCD_DISPLAY_nty:LCDe|state.reset2               ; clk50        ; clk50       ; 0.000        ; 0.001      ; 0.634      ;
; 0.482 ; LCD_DISPLAY_nty:LCDe|state.drop_lcd_e           ; LCD_DISPLAY_nty:LCDe|state.func_set             ; clk50        ; clk50       ; 0.000        ; 0.001      ; 0.635      ;
; 0.482 ; LCD_DISPLAY_nty:LCDe|state.drop_lcd_e           ; LCD_DISPLAY_nty:LCDe|state.display_clear        ; clk50        ; clk50       ; 0.000        ; 0.001      ; 0.635      ;
; 0.484 ; LCD_DISPLAY_nty:LCDe|state.display_on           ; LCD_DISPLAY_nty:LCDe|data_bus_value[2]          ; clk50        ; clk50       ; 0.000        ; -0.001     ; 0.635      ;
; 0.490 ; LCD_DISPLAY_nty:LCDe|state.drop_lcd_e           ; LCD_DISPLAY_nty:LCDe|lcd_e                      ; clk50        ; clk50       ; 0.000        ; 0.001      ; 0.643      ;
; 0.495 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[12]        ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[13]        ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.647      ;
; 0.497 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[13]        ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[14]        ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[21]        ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[22]        ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[5]         ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[6]         ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[7]         ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[8]         ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.652      ;
; 0.501 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[9]         ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[10]        ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[10]        ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[11]        ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[0]         ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[1]         ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.654      ;
; 0.503 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[14]        ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[15]        ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[16]        ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[17]        ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.655      ;
; 0.509 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[22]        ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[23]        ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[20]        ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[21]        ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.661      ;
; 0.512 ; LCD_DISPLAY_nty:LCDe|char_count[0]              ; LCD_DISPLAY_nty:LCDe|data_bus_value[1]          ; clk50        ; clk50       ; 0.000        ; -0.001     ; 0.663      ;
; 0.514 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[2]         ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[3]         ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[1]         ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[2]         ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.666      ;
; 0.516 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[4]         ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[5]         ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[15]        ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[16]        ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[18]        ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[19]        ; clk50        ; clk50       ; 0.000        ; 0.000      ; 0.668      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                                                                          ;
+-------+---------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.060 ; SAD:sade|Controller:CTRL|stateReg.RST ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.972      ;
; 0.060 ; SAD:sade|Controller:CTRL|stateReg.RST ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.972      ;
; 0.060 ; SAD:sade|Controller:CTRL|stateReg.RST ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.972      ;
; 0.060 ; SAD:sade|Controller:CTRL|stateReg.RST ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.972      ;
; 0.060 ; SAD:sade|Controller:CTRL|stateReg.RST ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.972      ;
; 0.060 ; SAD:sade|Controller:CTRL|stateReg.RST ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.972      ;
; 0.060 ; SAD:sade|Controller:CTRL|stateReg.RST ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.972      ;
; 0.060 ; SAD:sade|Controller:CTRL|stateReg.RST ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.972      ;
; 0.060 ; SAD:sade|Controller:CTRL|stateReg.RST ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[8] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.972      ;
; 0.118 ; SAD:sade|Controller:CTRL|stateReg.S1  ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.914      ;
; 0.118 ; SAD:sade|Controller:CTRL|stateReg.S1  ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.914      ;
; 0.118 ; SAD:sade|Controller:CTRL|stateReg.S1  ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.914      ;
; 0.118 ; SAD:sade|Controller:CTRL|stateReg.S1  ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.914      ;
; 0.118 ; SAD:sade|Controller:CTRL|stateReg.S1  ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.914      ;
; 0.118 ; SAD:sade|Controller:CTRL|stateReg.S1  ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.914      ;
; 0.118 ; SAD:sade|Controller:CTRL|stateReg.S1  ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.914      ;
; 0.118 ; SAD:sade|Controller:CTRL|stateReg.S1  ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.914      ;
; 0.118 ; SAD:sade|Controller:CTRL|stateReg.S1  ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[8] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.914      ;
+-------+---------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                                                                           ;
+-------+---------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.762 ; SAD:sade|Controller:CTRL|stateReg.S1  ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.914      ;
; 0.762 ; SAD:sade|Controller:CTRL|stateReg.S1  ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.914      ;
; 0.762 ; SAD:sade|Controller:CTRL|stateReg.S1  ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.914      ;
; 0.762 ; SAD:sade|Controller:CTRL|stateReg.S1  ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.914      ;
; 0.762 ; SAD:sade|Controller:CTRL|stateReg.S1  ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.914      ;
; 0.762 ; SAD:sade|Controller:CTRL|stateReg.S1  ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.914      ;
; 0.762 ; SAD:sade|Controller:CTRL|stateReg.S1  ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.914      ;
; 0.762 ; SAD:sade|Controller:CTRL|stateReg.S1  ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.914      ;
; 0.762 ; SAD:sade|Controller:CTRL|stateReg.S1  ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[8] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.914      ;
; 0.820 ; SAD:sade|Controller:CTRL|stateReg.RST ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.972      ;
; 0.820 ; SAD:sade|Controller:CTRL|stateReg.RST ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.972      ;
; 0.820 ; SAD:sade|Controller:CTRL|stateReg.RST ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.972      ;
; 0.820 ; SAD:sade|Controller:CTRL|stateReg.RST ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.972      ;
; 0.820 ; SAD:sade|Controller:CTRL|stateReg.RST ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.972      ;
; 0.820 ; SAD:sade|Controller:CTRL|stateReg.RST ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.972      ;
; 0.820 ; SAD:sade|Controller:CTRL|stateReg.RST ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.972      ;
; 0.820 ; SAD:sade|Controller:CTRL|stateReg.RST ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.972      ;
; 0.820 ; SAD:sade|Controller:CTRL|stateReg.RST ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[8] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.972      ;
+-------+---------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk50'                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk50 ; Rise       ; clk50                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|char_count[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|char_count[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|char_count[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|char_count[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|char_count[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|char_count[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|char_count[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|char_count[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|char_count[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|char_count[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_400hz_enable           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_400hz_enable           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[20]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[20]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[21]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[21]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[22]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[22]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[23]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[23]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|clk_count_400hz[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|data_bus_value[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|data_bus_value[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|data_bus_value[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|data_bus_value[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|data_bus_value[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|data_bus_value[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|data_bus_value[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|data_bus_value[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|data_bus_value[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|data_bus_value[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|data_bus_value[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|data_bus_value[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|data_bus_value[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|data_bus_value[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|data_bus_value[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|data_bus_value[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|lcd_e                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|lcd_e                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|lcd_rs                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|lcd_rs                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|next_command.display_clear ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|next_command.display_clear ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|next_command.display_off   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|next_command.display_off   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|next_command.display_on    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|next_command.display_on    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|next_command.func_set      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|next_command.func_set      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|next_command.line2         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|next_command.line2         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|next_command.mode_set      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|next_command.mode_set      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|next_command.print_string  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|next_command.print_string  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|next_command.reset2        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|next_command.reset2        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|next_command.reset3        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|next_command.reset3        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; LCD_DISPLAY_nty:LCDe|next_command.return_home   ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Controller:CTRL|stateReg.RST                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Controller:CTRL|stateReg.RST                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Controller:CTRL|stateReg.S0                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Controller:CTRL|stateReg.S0                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Controller:CTRL|stateReg.S1                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Controller:CTRL|stateReg.S1                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Controller:CTRL|stateReg.S2                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Controller:CTRL|stateReg.S2                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Controller:CTRL|stateReg.S3                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Controller:CTRL|stateReg.S3                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Controller:CTRL|stateReg.S4                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Controller:CTRL|stateReg.S4                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:CustomAdderRegister_inst|data_out[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|DataRegister:SadRegister_inst|data_out[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[8]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SAD:sade|Datapath:DP|IndexRegister:IndexRegister_inst|Creg[8]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; sade|CTRL|stateReg.RST|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; sade|CTRL|stateReg.RST|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; sade|CTRL|stateReg.S0|clk                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; sade|CTRL|stateReg.S0|clk                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; sade|CTRL|stateReg.S1|clk                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; sade|CTRL|stateReg.S1|clk                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; sade|CTRL|stateReg.S2|clk                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; sade|CTRL|stateReg.S2|clk                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; sade|CTRL|stateReg.S3|clk                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; sade|CTRL|stateReg.S3|clk                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; sade|CTRL|stateReg.S4|clk                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; sade|CTRL|stateReg.S4|clk                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; sade|DP|CustomAdderRegister_inst|data_out[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; sade|DP|CustomAdderRegister_inst|data_out[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; sade|DP|CustomAdderRegister_inst|data_out[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; sade|DP|CustomAdderRegister_inst|data_out[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; sade|DP|CustomAdderRegister_inst|data_out[2]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; sade|DP|CustomAdderRegister_inst|data_out[2]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; sade|DP|CustomAdderRegister_inst|data_out[3]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; sade|DP|CustomAdderRegister_inst|data_out[3]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; sade|DP|CustomAdderRegister_inst|data_out[4]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; sade|DP|CustomAdderRegister_inst|data_out[4]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; sade|DP|CustomAdderRegister_inst|data_out[5]|clk                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; go        ; clk        ; 2.373 ; 2.373 ; Rise       ; clk             ;
; reset     ; clk50      ; 0.560 ; 0.560 ; Rise       ; clk50           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; go        ; clk        ; -1.788 ; -1.788 ; Rise       ; clk             ;
; reset     ; clk50      ; 0.006  ; 0.006  ; Rise       ; clk50           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; cent7seg[*]    ; clk        ; 9.508  ; 9.508  ; Rise       ; clk             ;
;  cent7seg[0]   ; clk        ; 9.287  ; 9.287  ; Rise       ; clk             ;
;  cent7seg[1]   ; clk        ; 9.301  ; 9.301  ; Rise       ; clk             ;
;  cent7seg[2]   ; clk        ; 9.494  ; 9.494  ; Rise       ; clk             ;
;  cent7seg[3]   ; clk        ; 9.420  ; 9.420  ; Rise       ; clk             ;
;  cent7seg[4]   ; clk        ; 9.401  ; 9.401  ; Rise       ; clk             ;
;  cent7seg[5]   ; clk        ; 9.370  ; 9.370  ; Rise       ; clk             ;
;  cent7seg[6]   ; clk        ; 9.508  ; 9.508  ; Rise       ; clk             ;
; dez7seg[*]     ; clk        ; 22.375 ; 22.375 ; Rise       ; clk             ;
;  dez7seg[0]    ; clk        ; 22.244 ; 22.244 ; Rise       ; clk             ;
;  dez7seg[1]    ; clk        ; 22.294 ; 22.294 ; Rise       ; clk             ;
;  dez7seg[2]    ; clk        ; 22.267 ; 22.267 ; Rise       ; clk             ;
;  dez7seg[3]    ; clk        ; 22.301 ; 22.301 ; Rise       ; clk             ;
;  dez7seg[4]    ; clk        ; 22.271 ; 22.271 ; Rise       ; clk             ;
;  dez7seg[5]    ; clk        ; 22.230 ; 22.230 ; Rise       ; clk             ;
;  dez7seg[6]    ; clk        ; 22.375 ; 22.375 ; Rise       ; clk             ;
; info_state[*]  ; clk        ; 4.202  ; 4.202  ; Rise       ; clk             ;
;  info_state[0] ; clk        ; 4.202  ; 4.202  ; Rise       ; clk             ;
;  info_state[1] ; clk        ; 4.127  ; 4.127  ; Rise       ; clk             ;
;  info_state[2] ; clk        ; 4.198  ; 4.198  ; Rise       ; clk             ;
; unid7seg[*]    ; clk        ; 22.792 ; 22.792 ; Rise       ; clk             ;
;  unid7seg[0]   ; clk        ; 22.572 ; 22.572 ; Rise       ; clk             ;
;  unid7seg[1]   ; clk        ; 22.593 ; 22.593 ; Rise       ; clk             ;
;  unid7seg[2]   ; clk        ; 22.575 ; 22.575 ; Rise       ; clk             ;
;  unid7seg[3]   ; clk        ; 22.792 ; 22.792 ; Rise       ; clk             ;
;  unid7seg[4]   ; clk        ; 22.604 ; 22.604 ; Rise       ; clk             ;
;  unid7seg[5]   ; clk        ; 22.761 ; 22.761 ; Rise       ; clk             ;
;  unid7seg[6]   ; clk        ; 22.778 ; 22.778 ; Rise       ; clk             ;
; data_bus[*]    ; clk50      ; 3.751  ; 3.751  ; Rise       ; clk50           ;
;  data_bus[0]   ; clk50      ; 3.628  ; 3.628  ; Rise       ; clk50           ;
;  data_bus[1]   ; clk50      ; 3.650  ; 3.650  ; Rise       ; clk50           ;
;  data_bus[2]   ; clk50      ; 3.609  ; 3.609  ; Rise       ; clk50           ;
;  data_bus[3]   ; clk50      ; 3.642  ; 3.642  ; Rise       ; clk50           ;
;  data_bus[4]   ; clk50      ; 3.637  ; 3.637  ; Rise       ; clk50           ;
;  data_bus[5]   ; clk50      ; 3.636  ; 3.636  ; Rise       ; clk50           ;
;  data_bus[6]   ; clk50      ; 3.751  ; 3.751  ; Rise       ; clk50           ;
;  data_bus[7]   ; clk50      ; 3.647  ; 3.647  ; Rise       ; clk50           ;
; lcd_e          ; clk50      ; 3.639  ; 3.639  ; Rise       ; clk50           ;
; lcd_rs         ; clk50      ; 3.649  ; 3.649  ; Rise       ; clk50           ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; cent7seg[*]    ; clk        ; 4.837 ; 4.837 ; Rise       ; clk             ;
;  cent7seg[0]   ; clk        ; 4.837 ; 4.837 ; Rise       ; clk             ;
;  cent7seg[1]   ; clk        ; 4.848 ; 4.848 ; Rise       ; clk             ;
;  cent7seg[2]   ; clk        ; 5.046 ; 5.046 ; Rise       ; clk             ;
;  cent7seg[3]   ; clk        ; 4.967 ; 4.967 ; Rise       ; clk             ;
;  cent7seg[4]   ; clk        ; 4.946 ; 4.946 ; Rise       ; clk             ;
;  cent7seg[5]   ; clk        ; 4.882 ; 4.882 ; Rise       ; clk             ;
;  cent7seg[6]   ; clk        ; 5.060 ; 5.060 ; Rise       ; clk             ;
; dez7seg[*]     ; clk        ; 5.278 ; 5.278 ; Rise       ; clk             ;
;  dez7seg[0]    ; clk        ; 5.283 ; 5.283 ; Rise       ; clk             ;
;  dez7seg[1]    ; clk        ; 5.333 ; 5.333 ; Rise       ; clk             ;
;  dez7seg[2]    ; clk        ; 5.317 ; 5.317 ; Rise       ; clk             ;
;  dez7seg[3]    ; clk        ; 5.347 ; 5.347 ; Rise       ; clk             ;
;  dez7seg[4]    ; clk        ; 5.316 ; 5.316 ; Rise       ; clk             ;
;  dez7seg[5]    ; clk        ; 5.278 ; 5.278 ; Rise       ; clk             ;
;  dez7seg[6]    ; clk        ; 5.414 ; 5.414 ; Rise       ; clk             ;
; info_state[*]  ; clk        ; 4.077 ; 4.077 ; Rise       ; clk             ;
;  info_state[0] ; clk        ; 4.077 ; 4.077 ; Rise       ; clk             ;
;  info_state[1] ; clk        ; 4.084 ; 4.084 ; Rise       ; clk             ;
;  info_state[2] ; clk        ; 4.126 ; 4.126 ; Rise       ; clk             ;
; unid7seg[*]    ; clk        ; 4.051 ; 4.051 ; Rise       ; clk             ;
;  unid7seg[0]   ; clk        ; 4.051 ; 4.051 ; Rise       ; clk             ;
;  unid7seg[1]   ; clk        ; 4.086 ; 4.086 ; Rise       ; clk             ;
;  unid7seg[2]   ; clk        ; 4.053 ; 4.053 ; Rise       ; clk             ;
;  unid7seg[3]   ; clk        ; 4.272 ; 4.272 ; Rise       ; clk             ;
;  unid7seg[4]   ; clk        ; 4.091 ; 4.091 ; Rise       ; clk             ;
;  unid7seg[5]   ; clk        ; 4.257 ; 4.257 ; Rise       ; clk             ;
;  unid7seg[6]   ; clk        ; 4.257 ; 4.257 ; Rise       ; clk             ;
; data_bus[*]    ; clk50      ; 3.609 ; 3.609 ; Rise       ; clk50           ;
;  data_bus[0]   ; clk50      ; 3.628 ; 3.628 ; Rise       ; clk50           ;
;  data_bus[1]   ; clk50      ; 3.650 ; 3.650 ; Rise       ; clk50           ;
;  data_bus[2]   ; clk50      ; 3.609 ; 3.609 ; Rise       ; clk50           ;
;  data_bus[3]   ; clk50      ; 3.642 ; 3.642 ; Rise       ; clk50           ;
;  data_bus[4]   ; clk50      ; 3.637 ; 3.637 ; Rise       ; clk50           ;
;  data_bus[5]   ; clk50      ; 3.636 ; 3.636 ; Rise       ; clk50           ;
;  data_bus[6]   ; clk50      ; 3.751 ; 3.751 ; Rise       ; clk50           ;
;  data_bus[7]   ; clk50      ; 3.647 ; 3.647 ; Rise       ; clk50           ;
; lcd_e          ; clk50      ; 3.639 ; 3.639 ; Rise       ; clk50           ;
; lcd_rs         ; clk50      ; 3.649 ; 3.649 ; Rise       ; clk50           ;
+----------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.801   ; 0.215 ; -0.827   ; 0.762   ; -1.380              ;
;  clk             ; -2.656   ; 0.215 ; -0.827   ; 0.762   ; -1.380              ;
;  clk50           ; -2.801   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -149.746 ; 0.0   ; -7.443   ; 0.0     ; -99.76              ;
;  clk             ; -45.354  ; 0.000 ; -7.443   ; 0.000   ; -36.380             ;
;  clk50           ; -104.392 ; 0.000 ; N/A      ; N/A     ; -63.380             ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; go        ; clk        ; 4.518 ; 4.518 ; Rise       ; clk             ;
; reset     ; clk50      ; 1.677 ; 1.677 ; Rise       ; clk50           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; go        ; clk        ; -1.788 ; -1.788 ; Rise       ; clk             ;
; reset     ; clk50      ; 0.006  ; 0.006  ; Rise       ; clk50           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; cent7seg[*]    ; clk        ; 19.496 ; 19.496 ; Rise       ; clk             ;
;  cent7seg[0]   ; clk        ; 19.018 ; 19.018 ; Rise       ; clk             ;
;  cent7seg[1]   ; clk        ; 19.031 ; 19.031 ; Rise       ; clk             ;
;  cent7seg[2]   ; clk        ; 19.482 ; 19.482 ; Rise       ; clk             ;
;  cent7seg[3]   ; clk        ; 19.288 ; 19.288 ; Rise       ; clk             ;
;  cent7seg[4]   ; clk        ; 19.252 ; 19.252 ; Rise       ; clk             ;
;  cent7seg[5]   ; clk        ; 19.212 ; 19.212 ; Rise       ; clk             ;
;  cent7seg[6]   ; clk        ; 19.496 ; 19.496 ; Rise       ; clk             ;
; dez7seg[*]     ; clk        ; 49.494 ; 49.494 ; Rise       ; clk             ;
;  dez7seg[0]    ; clk        ; 49.233 ; 49.233 ; Rise       ; clk             ;
;  dez7seg[1]    ; clk        ; 49.283 ; 49.283 ; Rise       ; clk             ;
;  dez7seg[2]    ; clk        ; 49.254 ; 49.254 ; Rise       ; clk             ;
;  dez7seg[3]    ; clk        ; 49.288 ; 49.288 ; Rise       ; clk             ;
;  dez7seg[4]    ; clk        ; 49.260 ; 49.260 ; Rise       ; clk             ;
;  dez7seg[5]    ; clk        ; 49.218 ; 49.218 ; Rise       ; clk             ;
;  dez7seg[6]    ; clk        ; 49.494 ; 49.494 ; Rise       ; clk             ;
; info_state[*]  ; clk        ; 7.633  ; 7.633  ; Rise       ; clk             ;
;  info_state[0] ; clk        ; 7.633  ; 7.633  ; Rise       ; clk             ;
;  info_state[1] ; clk        ; 7.446  ; 7.446  ; Rise       ; clk             ;
;  info_state[2] ; clk        ; 7.630  ; 7.630  ; Rise       ; clk             ;
; unid7seg[*]    ; clk        ; 50.535 ; 50.535 ; Rise       ; clk             ;
;  unid7seg[0]   ; clk        ; 50.065 ; 50.065 ; Rise       ; clk             ;
;  unid7seg[1]   ; clk        ; 50.088 ; 50.088 ; Rise       ; clk             ;
;  unid7seg[2]   ; clk        ; 50.066 ; 50.066 ; Rise       ; clk             ;
;  unid7seg[3]   ; clk        ; 50.535 ; 50.535 ; Rise       ; clk             ;
;  unid7seg[4]   ; clk        ; 50.096 ; 50.096 ; Rise       ; clk             ;
;  unid7seg[5]   ; clk        ; 50.503 ; 50.503 ; Rise       ; clk             ;
;  unid7seg[6]   ; clk        ; 50.523 ; 50.523 ; Rise       ; clk             ;
; data_bus[*]    ; clk50      ; 6.597  ; 6.597  ; Rise       ; clk50           ;
;  data_bus[0]   ; clk50      ; 6.344  ; 6.344  ; Rise       ; clk50           ;
;  data_bus[1]   ; clk50      ; 6.367  ; 6.367  ; Rise       ; clk50           ;
;  data_bus[2]   ; clk50      ; 6.325  ; 6.325  ; Rise       ; clk50           ;
;  data_bus[3]   ; clk50      ; 6.363  ; 6.363  ; Rise       ; clk50           ;
;  data_bus[4]   ; clk50      ; 6.352  ; 6.352  ; Rise       ; clk50           ;
;  data_bus[5]   ; clk50      ; 6.350  ; 6.350  ; Rise       ; clk50           ;
;  data_bus[6]   ; clk50      ; 6.597  ; 6.597  ; Rise       ; clk50           ;
;  data_bus[7]   ; clk50      ; 6.363  ; 6.363  ; Rise       ; clk50           ;
; lcd_e          ; clk50      ; 6.355  ; 6.355  ; Rise       ; clk50           ;
; lcd_rs         ; clk50      ; 6.366  ; 6.366  ; Rise       ; clk50           ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; cent7seg[*]    ; clk        ; 4.837 ; 4.837 ; Rise       ; clk             ;
;  cent7seg[0]   ; clk        ; 4.837 ; 4.837 ; Rise       ; clk             ;
;  cent7seg[1]   ; clk        ; 4.848 ; 4.848 ; Rise       ; clk             ;
;  cent7seg[2]   ; clk        ; 5.046 ; 5.046 ; Rise       ; clk             ;
;  cent7seg[3]   ; clk        ; 4.967 ; 4.967 ; Rise       ; clk             ;
;  cent7seg[4]   ; clk        ; 4.946 ; 4.946 ; Rise       ; clk             ;
;  cent7seg[5]   ; clk        ; 4.882 ; 4.882 ; Rise       ; clk             ;
;  cent7seg[6]   ; clk        ; 5.060 ; 5.060 ; Rise       ; clk             ;
; dez7seg[*]     ; clk        ; 5.278 ; 5.278 ; Rise       ; clk             ;
;  dez7seg[0]    ; clk        ; 5.283 ; 5.283 ; Rise       ; clk             ;
;  dez7seg[1]    ; clk        ; 5.333 ; 5.333 ; Rise       ; clk             ;
;  dez7seg[2]    ; clk        ; 5.317 ; 5.317 ; Rise       ; clk             ;
;  dez7seg[3]    ; clk        ; 5.347 ; 5.347 ; Rise       ; clk             ;
;  dez7seg[4]    ; clk        ; 5.316 ; 5.316 ; Rise       ; clk             ;
;  dez7seg[5]    ; clk        ; 5.278 ; 5.278 ; Rise       ; clk             ;
;  dez7seg[6]    ; clk        ; 5.414 ; 5.414 ; Rise       ; clk             ;
; info_state[*]  ; clk        ; 4.077 ; 4.077 ; Rise       ; clk             ;
;  info_state[0] ; clk        ; 4.077 ; 4.077 ; Rise       ; clk             ;
;  info_state[1] ; clk        ; 4.084 ; 4.084 ; Rise       ; clk             ;
;  info_state[2] ; clk        ; 4.126 ; 4.126 ; Rise       ; clk             ;
; unid7seg[*]    ; clk        ; 4.051 ; 4.051 ; Rise       ; clk             ;
;  unid7seg[0]   ; clk        ; 4.051 ; 4.051 ; Rise       ; clk             ;
;  unid7seg[1]   ; clk        ; 4.086 ; 4.086 ; Rise       ; clk             ;
;  unid7seg[2]   ; clk        ; 4.053 ; 4.053 ; Rise       ; clk             ;
;  unid7seg[3]   ; clk        ; 4.272 ; 4.272 ; Rise       ; clk             ;
;  unid7seg[4]   ; clk        ; 4.091 ; 4.091 ; Rise       ; clk             ;
;  unid7seg[5]   ; clk        ; 4.257 ; 4.257 ; Rise       ; clk             ;
;  unid7seg[6]   ; clk        ; 4.257 ; 4.257 ; Rise       ; clk             ;
; data_bus[*]    ; clk50      ; 3.609 ; 3.609 ; Rise       ; clk50           ;
;  data_bus[0]   ; clk50      ; 3.628 ; 3.628 ; Rise       ; clk50           ;
;  data_bus[1]   ; clk50      ; 3.650 ; 3.650 ; Rise       ; clk50           ;
;  data_bus[2]   ; clk50      ; 3.609 ; 3.609 ; Rise       ; clk50           ;
;  data_bus[3]   ; clk50      ; 3.642 ; 3.642 ; Rise       ; clk50           ;
;  data_bus[4]   ; clk50      ; 3.637 ; 3.637 ; Rise       ; clk50           ;
;  data_bus[5]   ; clk50      ; 3.636 ; 3.636 ; Rise       ; clk50           ;
;  data_bus[6]   ; clk50      ; 3.751 ; 3.751 ; Rise       ; clk50           ;
;  data_bus[7]   ; clk50      ; 3.647 ; 3.647 ; Rise       ; clk50           ;
; lcd_e          ; clk50      ; 3.639 ; 3.639 ; Rise       ; clk50           ;
; lcd_rs         ; clk50      ; 3.649 ; 3.649 ; Rise       ; clk50           ;
+----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 635      ; 0        ; 0        ; 0        ;
; clk50      ; clk50    ; 1121     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 635      ; 0        ; 0        ; 0        ;
; clk50      ; clk50    ; 1121     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 18       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 18       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 70    ; 70   ;
; Unconstrained Output Ports      ; 34    ; 34   ;
; Unconstrained Output Port Paths ; 213   ; 213  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Jun 26 20:08:47 2024
Info: Command: quartus_sta Projeto3 -c Projeto3
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Projeto3.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clk50 clk50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.801
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.801      -104.392 clk50 
    Info (332119):    -2.656       -45.354 clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk 
    Info (332119):     0.391         0.000 clk50 
Info (332146): Worst-case recovery slack is -0.827
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.827        -7.443 clk 
Info (332146): Worst-case removal slack is 1.456
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.456         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -63.380 clk50 
    Info (332119):    -1.380       -36.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.728
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.728       -18.015 clk50 
    Info (332119):    -0.628        -5.456 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
    Info (332119):     0.215         0.000 clk50 
Info (332146): Worst-case recovery slack is 0.060
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.060         0.000 clk 
Info (332146): Worst-case removal slack is 0.762
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.762         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -63.380 clk50 
    Info (332119):    -1.380       -36.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4549 megabytes
    Info: Processing ended: Wed Jun 26 20:08:47 2024
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


