Simulator report for projeto_SD
Mon Apr 04 20:54:43 2022
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.0 us       ;
; Simulation Netlist Size     ; 106 nodes    ;
; Simulation Coverage         ;       0.00 % ;
; Total Number of Transitions ; 0            ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Cyclone II   ;
; Device                      ; EP2C5T144C6  ;
+-----------------------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                             ;
+--------------------------------------------------------------------------------------------+-------------------+---------------+
; Option                                                                                     ; Setting           ; Default Value ;
+--------------------------------------------------------------------------------------------+-------------------+---------------+
; Simulation mode                                                                            ; Timing            ; Timing        ;
; Start time                                                                                 ; 0 ns              ; 0 ns          ;
; Simulation results format                                                                  ; CVWF              ;               ;
; Vector input source                                                                        ; modulos/teste.vwf ;               ;
; Add pins automatically to simulation output waveforms                                      ; On                ; On            ;
; Check outputs                                                                              ; Off               ; Off           ;
; Report simulation coverage                                                                 ; On                ; On            ;
; Display complete 1/0 value coverage report                                                 ; On                ; On            ;
; Display missing 1-value coverage report                                                    ; On                ; On            ;
; Display missing 0-value coverage report                                                    ; On                ; On            ;
; Detect setup and hold time violations                                                      ; Off               ; Off           ;
; Detect glitches                                                                            ; Off               ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off               ; Off           ;
; Generate Signal Activity File                                                              ; Off               ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off               ; Off           ;
; Group bus channels in simulation results                                                   ; Off               ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On                ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE        ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off               ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off               ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto              ; Auto          ;
+--------------------------------------------------------------------------------------------+-------------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;       0.00 % ;
; Total nodes checked                                 ; 106          ;
; Total output ports checked                          ; 106          ;
; Total output ports with complete 1/0-value coverage ; 0            ;
; Total output ports with no 1/0-value coverage       ; 106          ;
; Total output ports with no 1-value coverage         ; 106          ;
; Total output ports with no 0-value coverage         ; 106          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+-------------------------------------------------+
; Complete 1/0-Value Coverage                     ;
+-----------+------------------+------------------+
; Node Name ; Output Port Name ; Output Port Type ;
+-----------+------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                                                                                                                       ;
+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+------------------+
; Node Name                                                                            ; Output Port Name                                                                     ; Output Port Type ;
+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+------------------+
; |projeto_SD|ULA:inst|comparador:inst7|comparadores:inst2|inst~0                      ; |projeto_SD|ULA:inst|comparador:inst7|comparadores:inst2|inst~0                      ; combout          ;
; |projeto_SD|ULA:inst|comparador:inst7|comparadores:inst2|inst~1                      ; |projeto_SD|ULA:inst|comparador:inst7|comparadores:inst2|inst~1                      ; combout          ;
; |projeto_SD|ULA:inst|comparador:inst7|comparadores:inst2|inst1~0                     ; |projeto_SD|ULA:inst|comparador:inst7|comparadores:inst2|inst1~0                     ; combout          ;
; |projeto_SD|ULA:inst|comparador:inst7|comparadores:inst2|inst1~1                     ; |projeto_SD|ULA:inst|comparador:inst7|comparadores:inst2|inst1~1                     ; combout          ;
; |projeto_SD|ULA:inst|mux_1bit:inst3|inst~0                                           ; |projeto_SD|ULA:inst|mux_1bit:inst3|inst~0                                           ; combout          ;
; |projeto_SD|ULA:inst|mux_1bit:inst3|inst7~0                                          ; |projeto_SD|ULA:inst|mux_1bit:inst3|inst7~0                                          ; combout          ;
; |projeto_SD|ULA:inst|mux_1bit:inst3|inst7~1                                          ; |projeto_SD|ULA:inst|mux_1bit:inst3|inst7~1                                          ; combout          ;
; |projeto_SD|ULA:inst|mux_1bit:inst3|inst7~2                                          ; |projeto_SD|ULA:inst|mux_1bit:inst3|inst7~2                                          ; combout          ;
; |projeto_SD|ULA:inst|mux_1bit:inst3|inst7~3                                          ; |projeto_SD|ULA:inst|mux_1bit:inst3|inst7~3                                          ; combout          ;
; |projeto_SD|ULA:inst|mux_1bit:inst3|inst7~4                                          ; |projeto_SD|ULA:inst|mux_1bit:inst3|inst7~4                                          ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst|comp4:inst4|comparadores:inst1|inst~0    ; |projeto_SD|ULA:inst|somador-subtrator:inst|comp4:inst4|comparadores:inst1|inst~0    ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst|comp4:inst4|comparadores:inst1|inst1~0   ; |projeto_SD|ULA:inst|somador-subtrator:inst|comp4:inst4|comparadores:inst1|inst1~0   ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst|comp4:inst4|comparadores:inst3|inst~0    ; |projeto_SD|ULA:inst|somador-subtrator:inst|comp4:inst4|comparadores:inst3|inst~0    ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst|comp4:inst4|comparadores:inst3|inst~1    ; |projeto_SD|ULA:inst|somador-subtrator:inst|comp4:inst4|comparadores:inst3|inst~1    ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst|comp4:inst4|comparadores:inst3|inst~2    ; |projeto_SD|ULA:inst|somador-subtrator:inst|comp4:inst4|comparadores:inst3|inst~2    ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst|comp4:inst4|comparadores:inst3|inst1~0   ; |projeto_SD|ULA:inst|somador-subtrator:inst|comp4:inst4|comparadores:inst3|inst1~0   ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst|comp4:inst4|comparadores:inst3|inst1~1   ; |projeto_SD|ULA:inst|somador-subtrator:inst|comp4:inst4|comparadores:inst3|inst1~1   ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst|comp4:inst4|comparadores:inst3|inst1~2   ; |projeto_SD|ULA:inst|somador-subtrator:inst|comp4:inst4|comparadores:inst3|inst1~2   ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst|comp4:inst4|inst5~0                      ; |projeto_SD|ULA:inst|somador-subtrator:inst|comp4:inst4|inst5~0                      ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst|inst13                                   ; |projeto_SD|ULA:inst|somador-subtrator:inst|inst13                                   ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst|inst11~0                                 ; |projeto_SD|ULA:inst|somador-subtrator:inst|inst11~0                                 ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst9|inst12                                  ; |projeto_SD|ULA:inst|somador-subtrator:inst9|inst12                                  ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst9|inst13                                  ; |projeto_SD|ULA:inst|somador-subtrator:inst9|inst13                                  ; combout          ;
; |projeto_SD|ULA:inst|mux_sinal:inst11|inst14~0                                       ; |projeto_SD|ULA:inst|mux_sinal:inst11|inst14~0                                       ; combout          ;
; |projeto_SD|ULA:inst|complemento:inst6|1adder:inst2|inst4                            ; |projeto_SD|ULA:inst|complemento:inst6|1adder:inst2|inst4                            ; combout          ;
; |projeto_SD|ULA:inst|mux_sinal:inst11|inst14~1                                       ; |projeto_SD|ULA:inst|mux_sinal:inst11|inst14~1                                       ; combout          ;
; |projeto_SD|ULA:inst|mux_sinal:inst11|inst14~2                                       ; |projeto_SD|ULA:inst|mux_sinal:inst11|inst14~2                                       ; combout          ;
; |projeto_SD|ULA:inst|mux_sinal:inst11|inst14~3                                       ; |projeto_SD|ULA:inst|mux_sinal:inst11|inst14~3                                       ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[4]~6                                     ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[4]~6                                     ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst5[3]~0                                      ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst5[3]~0                                      ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst|complemento4bits:inst8|inst16~0          ; |projeto_SD|ULA:inst|somador-subtrator:inst|complemento4bits:inst8|inst16~0          ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst|4adder:inst2|1adder:inst1|inst2          ; |projeto_SD|ULA:inst|somador-subtrator:inst|4adder:inst2|1adder:inst1|inst2          ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[3]~7                                     ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[3]~7                                     ; combout          ;
; |projeto_SD|ULA:inst|complemento:inst6|inst16~0                                      ; |projeto_SD|ULA:inst|complemento:inst6|inst16~0                                      ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst9|4adder:inst2|1adder:inst1|inst2         ; |projeto_SD|ULA:inst|somador-subtrator:inst9|4adder:inst2|1adder:inst1|inst2         ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[3]~8                                     ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[3]~8                                     ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[3]~9                                     ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[3]~9                                     ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[3]~10                                    ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[3]~10                                    ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst[2]~0                                       ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst[2]~0                                       ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst9|4adder:inst2|1adder:inst1|inst4~0       ; |projeto_SD|ULA:inst|somador-subtrator:inst9|4adder:inst2|1adder:inst1|inst4~0       ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst|complemento4bits:inst8|inst19~0          ; |projeto_SD|ULA:inst|somador-subtrator:inst|complemento4bits:inst8|inst19~0          ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst9|complemento4bits:inst|inst18            ; |projeto_SD|ULA:inst|somador-subtrator:inst9|complemento4bits:inst|inst18            ; combout          ;
; |projeto_SD|ULA:inst|complemento:inst6|inst17                                        ; |projeto_SD|ULA:inst|complemento:inst6|inst17                                        ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst9|4adder:inst2|1adder:inst2|inst2~0       ; |projeto_SD|ULA:inst|somador-subtrator:inst9|4adder:inst2|1adder:inst2|inst2~0       ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst9|complemento:inst5|1adder:inst1|inst4    ; |projeto_SD|ULA:inst|somador-subtrator:inst9|complemento:inst5|1adder:inst1|inst4    ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[2]~11                                    ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[2]~11                                    ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[2]~12                                    ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[2]~12                                    ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[2]~13                                    ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[2]~13                                    ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[2]~14                                    ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[2]~14                                    ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst|complemento4bits:inst|1adder:inst1|inst5 ; |projeto_SD|ULA:inst|somador-subtrator:inst|complemento4bits:inst|1adder:inst1|inst5 ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst|4adder:inst2|1adder:inst1|inst4~0        ; |projeto_SD|ULA:inst|somador-subtrator:inst|4adder:inst2|1adder:inst1|inst4~0        ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst|4adder:inst2|1adder:inst2|inst2          ; |projeto_SD|ULA:inst|somador-subtrator:inst|4adder:inst2|1adder:inst2|inst2          ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[2]~15                                    ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[2]~15                                    ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst5[3]~1                                      ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst5[3]~1                                      ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst|complemento:inst5|1adder:inst2|inst2     ; |projeto_SD|ULA:inst|somador-subtrator:inst|complemento:inst5|1adder:inst2|inst2     ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[2]~16                                    ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[2]~16                                    ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[1]~17                                    ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[1]~17                                    ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[1]~18                                    ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[1]~18                                    ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[1]~19                                    ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[1]~19                                    ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst|complemento4bits:inst8|inst22~0          ; |projeto_SD|ULA:inst|somador-subtrator:inst|complemento4bits:inst8|inst22~0          ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst|complemento4bits:inst8|inst22~1          ; |projeto_SD|ULA:inst|somador-subtrator:inst|complemento4bits:inst8|inst22~1          ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst|4adder:inst2|1adder:inst2|inst4~0        ; |projeto_SD|ULA:inst|somador-subtrator:inst|4adder:inst2|1adder:inst2|inst4~0        ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst|complemento4bits:inst|1adder:inst2|inst5 ; |projeto_SD|ULA:inst|somador-subtrator:inst|complemento4bits:inst|1adder:inst2|inst5 ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst|4adder:inst2|1adder:inst3|inst2~0        ; |projeto_SD|ULA:inst|somador-subtrator:inst|4adder:inst2|1adder:inst3|inst2~0        ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst|complemento:inst5|1adder:inst2|inst4     ; |projeto_SD|ULA:inst|somador-subtrator:inst|complemento:inst5|1adder:inst2|inst4     ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[1]~20                                    ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[1]~20                                    ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst9|complemento:inst5|1adder:inst2|inst4    ; |projeto_SD|ULA:inst|somador-subtrator:inst9|complemento:inst5|1adder:inst2|inst4    ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst9|4adder:inst2|1adder:inst2|inst4~0       ; |projeto_SD|ULA:inst|somador-subtrator:inst9|4adder:inst2|1adder:inst2|inst4~0       ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst9|complemento4bits:inst|inst21~0          ; |projeto_SD|ULA:inst|somador-subtrator:inst9|complemento4bits:inst|inst21~0          ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst9|complemento4bits:inst|inst20~0          ; |projeto_SD|ULA:inst|somador-subtrator:inst9|complemento4bits:inst|inst20~0          ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst9|4adder:inst2|1adder:inst3|inst2         ; |projeto_SD|ULA:inst|somador-subtrator:inst9|4adder:inst2|1adder:inst3|inst2         ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[1]~21                                    ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[1]~21                                    ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[1]~22                                    ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[1]~22                                    ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[0]~23                                    ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[0]~23                                    ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[0]~24                                    ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[0]~24                                    ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst9|4adder:inst2|1adder:inst3|inst4~0       ; |projeto_SD|ULA:inst|somador-subtrator:inst9|4adder:inst2|1adder:inst3|inst4~0       ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[0]~25                                    ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[0]~25                                    ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst|4adder:inst2|1adder:inst3|inst4~0        ; |projeto_SD|ULA:inst|somador-subtrator:inst|4adder:inst2|1adder:inst3|inst4~0        ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[0]~26                                    ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[0]~26                                    ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[0]~27                                    ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[0]~27                                    ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[0]~28                                    ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[0]~28                                    ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[3]~29                                    ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[3]~29                                    ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[4]~30                                    ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[4]~30                                    ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[4]~31                                    ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[4]~31                                    ; combout          ;
; |projeto_SD|ULA:inst|mux_1bit:inst3|inst7~5                                          ; |projeto_SD|ULA:inst|mux_1bit:inst3|inst7~5                                          ; combout          ;
; |projeto_SD|ULA:inst|mux_1bit:inst3|inst7~6                                          ; |projeto_SD|ULA:inst|mux_1bit:inst3|inst7~6                                          ; combout          ;
; |projeto_SD|status                                                                   ; |projeto_SD|status                                                                   ; padio            ;
; |projeto_SD|sinal                                                                    ; |projeto_SD|sinal                                                                    ; padio            ;
; |projeto_SD|F[0]                                                                     ; |projeto_SD|F[0]                                                                     ; padio            ;
; |projeto_SD|F[1]                                                                     ; |projeto_SD|F[1]                                                                     ; padio            ;
; |projeto_SD|F[2]                                                                     ; |projeto_SD|F[2]                                                                     ; padio            ;
; |projeto_SD|F[3]                                                                     ; |projeto_SD|F[3]                                                                     ; padio            ;
; |projeto_SD|F[4]                                                                     ; |projeto_SD|F[4]                                                                     ; padio            ;
; |projeto_SD|S1                                                                       ; |projeto_SD|S1~corein                                                                ; combout          ;
; |projeto_SD|S2                                                                       ; |projeto_SD|S2~corein                                                                ; combout          ;
; |projeto_SD|S0                                                                       ; |projeto_SD|S0~corein                                                                ; combout          ;
; |projeto_SD|A[0]                                                                     ; |projeto_SD|A[0]~corein                                                              ; combout          ;
; |projeto_SD|B[0]                                                                     ; |projeto_SD|B[0]~corein                                                              ; combout          ;
; |projeto_SD|B[4]                                                                     ; |projeto_SD|B[4]~corein                                                              ; combout          ;
; |projeto_SD|A[4]                                                                     ; |projeto_SD|A[4]~corein                                                              ; combout          ;
; |projeto_SD|A[3]                                                                     ; |projeto_SD|A[3]~corein                                                              ; combout          ;
; |projeto_SD|B[3]                                                                     ; |projeto_SD|B[3]~corein                                                              ; combout          ;
; |projeto_SD|A[2]                                                                     ; |projeto_SD|A[2]~corein                                                              ; combout          ;
; |projeto_SD|B[2]                                                                     ; |projeto_SD|B[2]~corein                                                              ; combout          ;
; |projeto_SD|A[1]                                                                     ; |projeto_SD|A[1]~corein                                                              ; combout          ;
; |projeto_SD|B[1]                                                                     ; |projeto_SD|B[1]~corein                                                              ; combout          ;
+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                                                                                                                       ;
+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+------------------+
; Node Name                                                                            ; Output Port Name                                                                     ; Output Port Type ;
+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+------------------+
; |projeto_SD|ULA:inst|comparador:inst7|comparadores:inst2|inst~0                      ; |projeto_SD|ULA:inst|comparador:inst7|comparadores:inst2|inst~0                      ; combout          ;
; |projeto_SD|ULA:inst|comparador:inst7|comparadores:inst2|inst~1                      ; |projeto_SD|ULA:inst|comparador:inst7|comparadores:inst2|inst~1                      ; combout          ;
; |projeto_SD|ULA:inst|comparador:inst7|comparadores:inst2|inst1~0                     ; |projeto_SD|ULA:inst|comparador:inst7|comparadores:inst2|inst1~0                     ; combout          ;
; |projeto_SD|ULA:inst|comparador:inst7|comparadores:inst2|inst1~1                     ; |projeto_SD|ULA:inst|comparador:inst7|comparadores:inst2|inst1~1                     ; combout          ;
; |projeto_SD|ULA:inst|mux_1bit:inst3|inst~0                                           ; |projeto_SD|ULA:inst|mux_1bit:inst3|inst~0                                           ; combout          ;
; |projeto_SD|ULA:inst|mux_1bit:inst3|inst7~0                                          ; |projeto_SD|ULA:inst|mux_1bit:inst3|inst7~0                                          ; combout          ;
; |projeto_SD|ULA:inst|mux_1bit:inst3|inst7~1                                          ; |projeto_SD|ULA:inst|mux_1bit:inst3|inst7~1                                          ; combout          ;
; |projeto_SD|ULA:inst|mux_1bit:inst3|inst7~2                                          ; |projeto_SD|ULA:inst|mux_1bit:inst3|inst7~2                                          ; combout          ;
; |projeto_SD|ULA:inst|mux_1bit:inst3|inst7~3                                          ; |projeto_SD|ULA:inst|mux_1bit:inst3|inst7~3                                          ; combout          ;
; |projeto_SD|ULA:inst|mux_1bit:inst3|inst7~4                                          ; |projeto_SD|ULA:inst|mux_1bit:inst3|inst7~4                                          ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst|comp4:inst4|comparadores:inst1|inst~0    ; |projeto_SD|ULA:inst|somador-subtrator:inst|comp4:inst4|comparadores:inst1|inst~0    ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst|comp4:inst4|comparadores:inst1|inst1~0   ; |projeto_SD|ULA:inst|somador-subtrator:inst|comp4:inst4|comparadores:inst1|inst1~0   ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst|comp4:inst4|comparadores:inst3|inst~0    ; |projeto_SD|ULA:inst|somador-subtrator:inst|comp4:inst4|comparadores:inst3|inst~0    ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst|comp4:inst4|comparadores:inst3|inst~1    ; |projeto_SD|ULA:inst|somador-subtrator:inst|comp4:inst4|comparadores:inst3|inst~1    ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst|comp4:inst4|comparadores:inst3|inst~2    ; |projeto_SD|ULA:inst|somador-subtrator:inst|comp4:inst4|comparadores:inst3|inst~2    ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst|comp4:inst4|comparadores:inst3|inst1~0   ; |projeto_SD|ULA:inst|somador-subtrator:inst|comp4:inst4|comparadores:inst3|inst1~0   ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst|comp4:inst4|comparadores:inst3|inst1~1   ; |projeto_SD|ULA:inst|somador-subtrator:inst|comp4:inst4|comparadores:inst3|inst1~1   ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst|comp4:inst4|comparadores:inst3|inst1~2   ; |projeto_SD|ULA:inst|somador-subtrator:inst|comp4:inst4|comparadores:inst3|inst1~2   ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst|comp4:inst4|inst5~0                      ; |projeto_SD|ULA:inst|somador-subtrator:inst|comp4:inst4|inst5~0                      ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst|inst13                                   ; |projeto_SD|ULA:inst|somador-subtrator:inst|inst13                                   ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst|inst11~0                                 ; |projeto_SD|ULA:inst|somador-subtrator:inst|inst11~0                                 ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst9|inst12                                  ; |projeto_SD|ULA:inst|somador-subtrator:inst9|inst12                                  ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst9|inst13                                  ; |projeto_SD|ULA:inst|somador-subtrator:inst9|inst13                                  ; combout          ;
; |projeto_SD|ULA:inst|mux_sinal:inst11|inst14~0                                       ; |projeto_SD|ULA:inst|mux_sinal:inst11|inst14~0                                       ; combout          ;
; |projeto_SD|ULA:inst|complemento:inst6|1adder:inst2|inst4                            ; |projeto_SD|ULA:inst|complemento:inst6|1adder:inst2|inst4                            ; combout          ;
; |projeto_SD|ULA:inst|mux_sinal:inst11|inst14~1                                       ; |projeto_SD|ULA:inst|mux_sinal:inst11|inst14~1                                       ; combout          ;
; |projeto_SD|ULA:inst|mux_sinal:inst11|inst14~2                                       ; |projeto_SD|ULA:inst|mux_sinal:inst11|inst14~2                                       ; combout          ;
; |projeto_SD|ULA:inst|mux_sinal:inst11|inst14~3                                       ; |projeto_SD|ULA:inst|mux_sinal:inst11|inst14~3                                       ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[4]~6                                     ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[4]~6                                     ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst5[3]~0                                      ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst5[3]~0                                      ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst|complemento4bits:inst8|inst16~0          ; |projeto_SD|ULA:inst|somador-subtrator:inst|complemento4bits:inst8|inst16~0          ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst|4adder:inst2|1adder:inst1|inst2          ; |projeto_SD|ULA:inst|somador-subtrator:inst|4adder:inst2|1adder:inst1|inst2          ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[3]~7                                     ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[3]~7                                     ; combout          ;
; |projeto_SD|ULA:inst|complemento:inst6|inst16~0                                      ; |projeto_SD|ULA:inst|complemento:inst6|inst16~0                                      ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst9|4adder:inst2|1adder:inst1|inst2         ; |projeto_SD|ULA:inst|somador-subtrator:inst9|4adder:inst2|1adder:inst1|inst2         ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[3]~8                                     ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[3]~8                                     ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[3]~9                                     ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[3]~9                                     ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[3]~10                                    ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[3]~10                                    ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst[2]~0                                       ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst[2]~0                                       ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst9|4adder:inst2|1adder:inst1|inst4~0       ; |projeto_SD|ULA:inst|somador-subtrator:inst9|4adder:inst2|1adder:inst1|inst4~0       ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst|complemento4bits:inst8|inst19~0          ; |projeto_SD|ULA:inst|somador-subtrator:inst|complemento4bits:inst8|inst19~0          ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst9|complemento4bits:inst|inst18            ; |projeto_SD|ULA:inst|somador-subtrator:inst9|complemento4bits:inst|inst18            ; combout          ;
; |projeto_SD|ULA:inst|complemento:inst6|inst17                                        ; |projeto_SD|ULA:inst|complemento:inst6|inst17                                        ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst9|4adder:inst2|1adder:inst2|inst2~0       ; |projeto_SD|ULA:inst|somador-subtrator:inst9|4adder:inst2|1adder:inst2|inst2~0       ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst9|complemento:inst5|1adder:inst1|inst4    ; |projeto_SD|ULA:inst|somador-subtrator:inst9|complemento:inst5|1adder:inst1|inst4    ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[2]~11                                    ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[2]~11                                    ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[2]~12                                    ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[2]~12                                    ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[2]~13                                    ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[2]~13                                    ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[2]~14                                    ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[2]~14                                    ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst|complemento4bits:inst|1adder:inst1|inst5 ; |projeto_SD|ULA:inst|somador-subtrator:inst|complemento4bits:inst|1adder:inst1|inst5 ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst|4adder:inst2|1adder:inst1|inst4~0        ; |projeto_SD|ULA:inst|somador-subtrator:inst|4adder:inst2|1adder:inst1|inst4~0        ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst|4adder:inst2|1adder:inst2|inst2          ; |projeto_SD|ULA:inst|somador-subtrator:inst|4adder:inst2|1adder:inst2|inst2          ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[2]~15                                    ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[2]~15                                    ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst5[3]~1                                      ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst5[3]~1                                      ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst|complemento:inst5|1adder:inst2|inst2     ; |projeto_SD|ULA:inst|somador-subtrator:inst|complemento:inst5|1adder:inst2|inst2     ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[2]~16                                    ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[2]~16                                    ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[1]~17                                    ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[1]~17                                    ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[1]~18                                    ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[1]~18                                    ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[1]~19                                    ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[1]~19                                    ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst|complemento4bits:inst8|inst22~0          ; |projeto_SD|ULA:inst|somador-subtrator:inst|complemento4bits:inst8|inst22~0          ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst|complemento4bits:inst8|inst22~1          ; |projeto_SD|ULA:inst|somador-subtrator:inst|complemento4bits:inst8|inst22~1          ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst|4adder:inst2|1adder:inst2|inst4~0        ; |projeto_SD|ULA:inst|somador-subtrator:inst|4adder:inst2|1adder:inst2|inst4~0        ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst|complemento4bits:inst|1adder:inst2|inst5 ; |projeto_SD|ULA:inst|somador-subtrator:inst|complemento4bits:inst|1adder:inst2|inst5 ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst|4adder:inst2|1adder:inst3|inst2~0        ; |projeto_SD|ULA:inst|somador-subtrator:inst|4adder:inst2|1adder:inst3|inst2~0        ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst|complemento:inst5|1adder:inst2|inst4     ; |projeto_SD|ULA:inst|somador-subtrator:inst|complemento:inst5|1adder:inst2|inst4     ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[1]~20                                    ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[1]~20                                    ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst9|complemento:inst5|1adder:inst2|inst4    ; |projeto_SD|ULA:inst|somador-subtrator:inst9|complemento:inst5|1adder:inst2|inst4    ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst9|4adder:inst2|1adder:inst2|inst4~0       ; |projeto_SD|ULA:inst|somador-subtrator:inst9|4adder:inst2|1adder:inst2|inst4~0       ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst9|complemento4bits:inst|inst21~0          ; |projeto_SD|ULA:inst|somador-subtrator:inst9|complemento4bits:inst|inst21~0          ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst9|complemento4bits:inst|inst20~0          ; |projeto_SD|ULA:inst|somador-subtrator:inst9|complemento4bits:inst|inst20~0          ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst9|4adder:inst2|1adder:inst3|inst2         ; |projeto_SD|ULA:inst|somador-subtrator:inst9|4adder:inst2|1adder:inst3|inst2         ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[1]~21                                    ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[1]~21                                    ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[1]~22                                    ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[1]~22                                    ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[0]~23                                    ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[0]~23                                    ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[0]~24                                    ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[0]~24                                    ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst9|4adder:inst2|1adder:inst3|inst4~0       ; |projeto_SD|ULA:inst|somador-subtrator:inst9|4adder:inst2|1adder:inst3|inst4~0       ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[0]~25                                    ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[0]~25                                    ; combout          ;
; |projeto_SD|ULA:inst|somador-subtrator:inst|4adder:inst2|1adder:inst3|inst4~0        ; |projeto_SD|ULA:inst|somador-subtrator:inst|4adder:inst2|1adder:inst3|inst4~0        ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[0]~26                                    ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[0]~26                                    ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[0]~27                                    ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[0]~27                                    ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[0]~28                                    ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[0]~28                                    ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[3]~29                                    ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[3]~29                                    ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[4]~30                                    ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[4]~30                                    ; combout          ;
; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[4]~31                                    ; |projeto_SD|ULA:inst|mux_5bits:inst8|inst12[4]~31                                    ; combout          ;
; |projeto_SD|ULA:inst|mux_1bit:inst3|inst7~5                                          ; |projeto_SD|ULA:inst|mux_1bit:inst3|inst7~5                                          ; combout          ;
; |projeto_SD|ULA:inst|mux_1bit:inst3|inst7~6                                          ; |projeto_SD|ULA:inst|mux_1bit:inst3|inst7~6                                          ; combout          ;
; |projeto_SD|status                                                                   ; |projeto_SD|status                                                                   ; padio            ;
; |projeto_SD|sinal                                                                    ; |projeto_SD|sinal                                                                    ; padio            ;
; |projeto_SD|F[0]                                                                     ; |projeto_SD|F[0]                                                                     ; padio            ;
; |projeto_SD|F[1]                                                                     ; |projeto_SD|F[1]                                                                     ; padio            ;
; |projeto_SD|F[2]                                                                     ; |projeto_SD|F[2]                                                                     ; padio            ;
; |projeto_SD|F[3]                                                                     ; |projeto_SD|F[3]                                                                     ; padio            ;
; |projeto_SD|F[4]                                                                     ; |projeto_SD|F[4]                                                                     ; padio            ;
; |projeto_SD|S1                                                                       ; |projeto_SD|S1~corein                                                                ; combout          ;
; |projeto_SD|S2                                                                       ; |projeto_SD|S2~corein                                                                ; combout          ;
; |projeto_SD|S0                                                                       ; |projeto_SD|S0~corein                                                                ; combout          ;
; |projeto_SD|A[0]                                                                     ; |projeto_SD|A[0]~corein                                                              ; combout          ;
; |projeto_SD|B[0]                                                                     ; |projeto_SD|B[0]~corein                                                              ; combout          ;
; |projeto_SD|B[4]                                                                     ; |projeto_SD|B[4]~corein                                                              ; combout          ;
; |projeto_SD|A[4]                                                                     ; |projeto_SD|A[4]~corein                                                              ; combout          ;
; |projeto_SD|A[3]                                                                     ; |projeto_SD|A[3]~corein                                                              ; combout          ;
; |projeto_SD|B[3]                                                                     ; |projeto_SD|B[3]~corein                                                              ; combout          ;
; |projeto_SD|A[2]                                                                     ; |projeto_SD|A[2]~corein                                                              ; combout          ;
; |projeto_SD|B[2]                                                                     ; |projeto_SD|B[2]~corein                                                              ; combout          ;
; |projeto_SD|A[1]                                                                     ; |projeto_SD|A[1]~corein                                                              ; combout          ;
; |projeto_SD|B[1]                                                                     ; |projeto_SD|B[1]~corein                                                              ; combout          ;
+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Mon Apr 04 20:54:43 2022
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off projeto_SD -c projeto_SD
Info: Using vector source file "modulos/teste.vwf"
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is       0.00 %
Info: Number of transitions in simulation is 0
Info: Quartus II Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 148 megabytes
    Info: Processing ended: Mon Apr 04 20:54:43 2022
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


