TimeQuest Timing Analyzer report for Labfourwtf
Sun Oct 26 21:07:56 2014
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Setup: 'KEY[1]'
 13. Slow Model Setup: 'clk_div:comb_3|clock_100hz_reg'
 14. Slow Model Setup: 'clk_div:comb_3|clock_1Mhz_reg'
 15. Slow Model Setup: 'clk_div:comb_3|clock_100Khz_reg'
 16. Slow Model Setup: 'clk_div:comb_3|clock_1Khz_reg'
 17. Slow Model Setup: 'clk_div:comb_3|clock_10Hz_reg'
 18. Slow Model Setup: 'clk_div:comb_3|clock_10Khz_reg'
 19. Slow Model Hold: 'CLOCK_50'
 20. Slow Model Hold: 'clk_div:comb_3|clock_100Khz_reg'
 21. Slow Model Hold: 'clk_div:comb_3|clock_100hz_reg'
 22. Slow Model Hold: 'clk_div:comb_3|clock_10Hz_reg'
 23. Slow Model Hold: 'clk_div:comb_3|clock_10Khz_reg'
 24. Slow Model Hold: 'clk_div:comb_3|clock_1Khz_reg'
 25. Slow Model Hold: 'clk_div:comb_3|clock_1Mhz_reg'
 26. Slow Model Hold: 'KEY[1]'
 27. Slow Model Minimum Pulse Width: 'KEY[1]'
 28. Slow Model Minimum Pulse Width: 'CLOCK_50'
 29. Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_100Khz_reg'
 30. Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_100hz_reg'
 31. Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Hz_reg'
 32. Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Khz_reg'
 33. Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Khz_reg'
 34. Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Mhz_reg'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Fast Model Setup Summary
 40. Fast Model Hold Summary
 41. Fast Model Recovery Summary
 42. Fast Model Removal Summary
 43. Fast Model Minimum Pulse Width Summary
 44. Fast Model Setup: 'CLOCK_50'
 45. Fast Model Setup: 'KEY[1]'
 46. Fast Model Setup: 'clk_div:comb_3|clock_100hz_reg'
 47. Fast Model Setup: 'clk_div:comb_3|clock_100Khz_reg'
 48. Fast Model Setup: 'clk_div:comb_3|clock_1Khz_reg'
 49. Fast Model Setup: 'clk_div:comb_3|clock_1Mhz_reg'
 50. Fast Model Setup: 'clk_div:comb_3|clock_10Hz_reg'
 51. Fast Model Setup: 'clk_div:comb_3|clock_10Khz_reg'
 52. Fast Model Hold: 'CLOCK_50'
 53. Fast Model Hold: 'clk_div:comb_3|clock_100Khz_reg'
 54. Fast Model Hold: 'clk_div:comb_3|clock_100hz_reg'
 55. Fast Model Hold: 'clk_div:comb_3|clock_10Hz_reg'
 56. Fast Model Hold: 'clk_div:comb_3|clock_10Khz_reg'
 57. Fast Model Hold: 'clk_div:comb_3|clock_1Khz_reg'
 58. Fast Model Hold: 'clk_div:comb_3|clock_1Mhz_reg'
 59. Fast Model Hold: 'KEY[1]'
 60. Fast Model Minimum Pulse Width: 'KEY[1]'
 61. Fast Model Minimum Pulse Width: 'CLOCK_50'
 62. Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_100Khz_reg'
 63. Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_100hz_reg'
 64. Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Hz_reg'
 65. Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Khz_reg'
 66. Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Khz_reg'
 67. Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Mhz_reg'
 68. Setup Times
 69. Hold Times
 70. Clock to Output Times
 71. Minimum Clock to Output Times
 72. Multicorner Timing Analysis Summary
 73. Setup Times
 74. Hold Times
 75. Clock to Output Times
 76. Minimum Clock to Output Times
 77. Setup Transfers
 78. Hold Transfers
 79. Report TCCS
 80. Report RSKM
 81. Unconstrained Paths
 82. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Labfourwtf                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; Clock Name                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                             ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; clk_div:comb_3|clock_1Khz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_3|clock_1Khz_reg }   ;
; clk_div:comb_3|clock_1Mhz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_3|clock_1Mhz_reg }   ;
; clk_div:comb_3|clock_10Hz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_3|clock_10Hz_reg }   ;
; clk_div:comb_3|clock_10Khz_reg  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_3|clock_10Khz_reg }  ;
; clk_div:comb_3|clock_100hz_reg  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_3|clock_100hz_reg }  ;
; clk_div:comb_3|clock_100Khz_reg ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_3|clock_100Khz_reg } ;
; CLOCK_50                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                        ;
; KEY[1]                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[1] }                          ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                ;
+------------+-----------------+---------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note                                                  ;
+------------+-----------------+---------------------------------+-------------------------------------------------------+
; 91.21 MHz  ; 91.21 MHz       ; KEY[1]                          ;                                                       ;
; 186.29 MHz ; 186.29 MHz      ; CLOCK_50                        ;                                                       ;
; 934.58 MHz ; 500.0 MHz       ; clk_div:comb_3|clock_100hz_reg  ; limit due to high minimum pulse width violation (tch) ;
; 935.45 MHz ; 500.0 MHz       ; clk_div:comb_3|clock_100Khz_reg ; limit due to high minimum pulse width violation (tch) ;
; 935.45 MHz ; 500.0 MHz       ; clk_div:comb_3|clock_1Khz_reg   ; limit due to high minimum pulse width violation (tch) ;
; 935.45 MHz ; 500.0 MHz       ; clk_div:comb_3|clock_1Mhz_reg   ; limit due to high minimum pulse width violation (tch) ;
; 940.73 MHz ; 500.0 MHz       ; clk_div:comb_3|clock_10Hz_reg   ; limit due to high minimum pulse width violation (tch) ;
; 942.51 MHz ; 500.0 MHz       ; clk_div:comb_3|clock_10Khz_reg  ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+---------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow Model Setup Summary                                 ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; CLOCK_50                        ; -6.879 ; -139.773      ;
; KEY[1]                          ; -4.982 ; -4737.427     ;
; clk_div:comb_3|clock_100hz_reg  ; -0.070 ; -0.140        ;
; clk_div:comb_3|clock_1Mhz_reg   ; -0.069 ; -0.150        ;
; clk_div:comb_3|clock_100Khz_reg ; -0.069 ; -0.137        ;
; clk_div:comb_3|clock_1Khz_reg   ; -0.069 ; -0.137        ;
; clk_div:comb_3|clock_10Hz_reg   ; -0.063 ; -0.133        ;
; clk_div:comb_3|clock_10Khz_reg  ; -0.061 ; -0.113        ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Slow Model Hold Summary                                  ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; CLOCK_50                        ; -0.014 ; -0.014        ;
; clk_div:comb_3|clock_100Khz_reg ; 0.391  ; 0.000         ;
; clk_div:comb_3|clock_100hz_reg  ; 0.391  ; 0.000         ;
; clk_div:comb_3|clock_10Hz_reg   ; 0.391  ; 0.000         ;
; clk_div:comb_3|clock_10Khz_reg  ; 0.391  ; 0.000         ;
; clk_div:comb_3|clock_1Khz_reg   ; 0.391  ; 0.000         ;
; clk_div:comb_3|clock_1Mhz_reg   ; 0.391  ; 0.000         ;
; KEY[1]                          ; 0.520  ; 0.000         ;
+---------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; KEY[1]                          ; -2.000 ; -1918.524     ;
; CLOCK_50                        ; -1.380 ; -76.380       ;
; clk_div:comb_3|clock_100Khz_reg ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_100hz_reg  ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_10Hz_reg   ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_10Khz_reg  ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_1Khz_reg   ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_1Mhz_reg   ; -0.500 ; -4.000        ;
+---------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                    ;
+--------+-------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.879 ; lcd_display_address[27] ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.220     ; 4.695      ;
; -6.818 ; lcd_display_address[30] ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.218     ; 4.636      ;
; -6.761 ; lcd_display_address[29] ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.220     ; 4.577      ;
; -6.750 ; lcd_display_address[31] ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.220     ; 4.566      ;
; -6.723 ; lcd_display_address[22] ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.223     ; 4.536      ;
; -6.700 ; lcd_display_address[27] ; LCD_Display:comb_701|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.213     ; 4.523      ;
; -6.696 ; lcd_display_address[3]  ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.218     ; 4.514      ;
; -6.690 ; lcd_display_address[5]  ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.225     ; 4.501      ;
; -6.683 ; lcd_display_address[26] ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.218     ; 4.501      ;
; -6.676 ; lcd_display_address[6]  ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.225     ; 4.487      ;
; -6.672 ; q[26]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.218     ; 4.490      ;
; -6.658 ; lcd_display_address[30] ; LCD_Display:comb_701|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.211     ; 4.483      ;
; -6.639 ; lcd_display_address[30] ; LCD_Display:comb_701|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.211     ; 4.464      ;
; -6.629 ; q[27]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.220     ; 4.445      ;
; -6.622 ; lcd_display_address[25] ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.220     ; 4.438      ;
; -6.615 ; q[31]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.220     ; 4.431      ;
; -6.604 ; lcd_display_address[27] ; LCD_Display:comb_701|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.213     ; 4.427      ;
; -6.584 ; q[18]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.228     ; 4.392      ;
; -6.582 ; lcd_display_address[29] ; LCD_Display:comb_701|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.213     ; 4.405      ;
; -6.571 ; lcd_display_address[31] ; LCD_Display:comb_701|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.213     ; 4.394      ;
; -6.567 ; lcd_display_address[7]  ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.218     ; 4.385      ;
; -6.563 ; lcd_display_address[22] ; LCD_Display:comb_701|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.216     ; 4.383      ;
; -6.555 ; lcd_display_address[28] ; LCD_Display:comb_701|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.216     ; 4.375      ;
; -6.551 ; lcd_display_address[27] ; LCD_Display:comb_701|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.213     ; 4.374      ;
; -6.544 ; lcd_display_address[22] ; LCD_Display:comb_701|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.216     ; 4.364      ;
; -6.543 ; lcd_display_address[29] ; LCD_Display:comb_701|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.213     ; 4.366      ;
; -6.543 ; lcd_display_address[30] ; LCD_Display:comb_701|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.211     ; 4.368      ;
; -6.542 ; q[25]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.227     ; 4.351      ;
; -6.537 ; q[30]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.218     ; 4.355      ;
; -6.533 ; lcd_display_address[17] ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.220     ; 4.349      ;
; -6.523 ; lcd_display_address[26] ; LCD_Display:comb_701|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.211     ; 4.348      ;
; -6.518 ; lcd_display_address[24] ; LCD_Display:comb_701|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.216     ; 4.338      ;
; -6.517 ; lcd_display_address[3]  ; LCD_Display:comb_701|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.211     ; 4.342      ;
; -6.516 ; lcd_display_address[6]  ; LCD_Display:comb_701|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.218     ; 4.334      ;
; -6.513 ; lcd_display_address[4]  ; LCD_Display:comb_701|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.215     ; 4.334      ;
; -6.512 ; q[26]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.211     ; 4.337      ;
; -6.511 ; lcd_display_address[5]  ; LCD_Display:comb_701|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.218     ; 4.329      ;
; -6.504 ; lcd_display_address[26] ; LCD_Display:comb_701|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.211     ; 4.329      ;
; -6.497 ; lcd_display_address[6]  ; LCD_Display:comb_701|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.218     ; 4.315      ;
; -6.493 ; q[26]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.211     ; 4.318      ;
; -6.493 ; lcd_display_address[0]  ; LCD_Display:comb_701|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.215     ; 4.314      ;
; -6.486 ; lcd_display_address[29] ; LCD_Display:comb_701|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.213     ; 4.309      ;
; -6.477 ; q[17]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.223     ; 4.290      ;
; -6.477 ; q[4]                    ; LCD_Display:comb_701|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.221     ; 4.292      ;
; -6.475 ; lcd_display_address[31] ; LCD_Display:comb_701|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.213     ; 4.298      ;
; -6.472 ; lcd_display_address[5]  ; LCD_Display:comb_701|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.218     ; 4.290      ;
; -6.464 ; lcd_display_address[28] ; LCD_Display:comb_701|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.216     ; 4.284      ;
; -6.450 ; lcd_display_address[18] ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.223     ; 4.263      ;
; -6.450 ; q[27]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.213     ; 4.273      ;
; -6.450 ; q[22]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.228     ; 4.258      ;
; -6.449 ; q[3]                    ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.218     ; 4.267      ;
; -6.448 ; lcd_display_address[22] ; LCD_Display:comb_701|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.216     ; 4.268      ;
; -6.443 ; lcd_display_address[25] ; LCD_Display:comb_701|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.213     ; 4.266      ;
; -6.436 ; q[31]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.213     ; 4.259      ;
; -6.427 ; lcd_display_address[24] ; LCD_Display:comb_701|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.216     ; 4.247      ;
; -6.424 ; q[18]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.221     ; 4.239      ;
; -6.422 ; lcd_display_address[31] ; LCD_Display:comb_701|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.213     ; 4.245      ;
; -6.422 ; lcd_display_address[4]  ; LCD_Display:comb_701|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.215     ; 4.243      ;
; -6.421 ; lcd_display_address[3]  ; LCD_Display:comb_701|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.211     ; 4.246      ;
; -6.415 ; lcd_display_address[21] ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.221     ; 4.230      ;
; -6.415 ; lcd_display_address[5]  ; LCD_Display:comb_701|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.218     ; 4.233      ;
; -6.408 ; lcd_display_address[26] ; LCD_Display:comb_701|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.211     ; 4.233      ;
; -6.405 ; q[18]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.221     ; 4.220      ;
; -6.404 ; lcd_display_address[25] ; LCD_Display:comb_701|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.213     ; 4.227      ;
; -6.402 ; lcd_display_address[0]  ; LCD_Display:comb_701|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.215     ; 4.223      ;
; -6.401 ; lcd_display_address[6]  ; LCD_Display:comb_701|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.218     ; 4.219      ;
; -6.397 ; q[26]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.211     ; 4.222      ;
; -6.388 ; lcd_display_address[7]  ; LCD_Display:comb_701|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.211     ; 4.213      ;
; -6.386 ; q[4]                    ; LCD_Display:comb_701|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.221     ; 4.201      ;
; -6.381 ; lcd_display_address[1]  ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.225     ; 4.192      ;
; -6.377 ; q[30]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.211     ; 4.202      ;
; -6.369 ; lcd_display_address[2]  ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.225     ; 4.180      ;
; -6.368 ; lcd_display_address[3]  ; LCD_Display:comb_701|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.211     ; 4.193      ;
; -6.367 ; q[10]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.228     ; 4.175      ;
; -6.363 ; q[29]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.227     ; 4.172      ;
; -6.363 ; q[25]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.220     ; 4.179      ;
; -6.358 ; q[30]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.211     ; 4.183      ;
; -6.354 ; q[27]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.213     ; 4.177      ;
; -6.354 ; lcd_display_address[17] ; LCD_Display:comb_701|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.213     ; 4.177      ;
; -6.347 ; lcd_display_address[25] ; LCD_Display:comb_701|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.213     ; 4.170      ;
; -6.340 ; q[31]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.213     ; 4.163      ;
; -6.324 ; q[25]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.220     ; 4.140      ;
; -6.317 ; q[19]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.223     ; 4.130      ;
; -6.315 ; lcd_display_address[17] ; LCD_Display:comb_701|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.213     ; 4.138      ;
; -6.309 ; q[18]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.221     ; 4.124      ;
; -6.307 ; q[7]                    ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.218     ; 4.125      ;
; -6.301 ; lcd_display_address[27] ; LCD_Display:comb_701|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.213     ; 4.124      ;
; -6.301 ; q[27]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.213     ; 4.124      ;
; -6.298 ; q[17]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.216     ; 4.118      ;
; -6.292 ; lcd_display_address[7]  ; LCD_Display:comb_701|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.211     ; 4.117      ;
; -6.290 ; lcd_display_address[18] ; LCD_Display:comb_701|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.216     ; 4.110      ;
; -6.290 ; q[22]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.221     ; 4.105      ;
; -6.288 ; q[23]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.223     ; 4.101      ;
; -6.287 ; q[31]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.213     ; 4.110      ;
; -6.279 ; lcd_display_address[19] ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.223     ; 4.092      ;
; -6.271 ; lcd_display_address[18] ; LCD_Display:comb_701|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.216     ; 4.091      ;
; -6.271 ; q[22]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.221     ; 4.086      ;
; -6.270 ; q[3]                    ; LCD_Display:comb_701|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.211     ; 4.095      ;
; -6.269 ; q[6]                    ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.225     ; 4.080      ;
; -6.267 ; q[25]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.220     ; 4.083      ;
+--------+-------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[1]'                                                                                                                                    ;
+--------+--------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.982 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[14]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.032     ; 5.486      ;
; -4.931 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[8]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.016     ; 5.451      ;
; -4.924 ; regfile32x32:comb_37|regfile[6][14]  ; regfile32x32:comb_37|data_out_debug[14] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.012      ; 5.472      ;
; -4.892 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[15]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.032     ; 5.396      ;
; -4.860 ; writeIF_ID:comb_43|rt[3]             ; regfile32x32:comb_37|data_out_2[11]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.000      ; 5.396      ;
; -4.856 ; writeIF_ID:comb_43|rs[0]             ; regfile32x32:comb_37|data_out_1[14]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.032     ; 5.360      ;
; -4.830 ; writeIF_ID:comb_43|rt[2]             ; regfile32x32:comb_37|data_out_2[11]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.001      ; 5.367      ;
; -4.802 ; writeIF_ID:comb_43|rt[3]             ; regfile32x32:comb_37|data_out_2[23]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 5.341      ;
; -4.792 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[17]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 5.332      ;
; -4.783 ; writeMem_WB:comb_38|rd_WB[1]         ; regfile32x32:comb_37|regfile[0][0]      ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.013      ; 5.832      ;
; -4.783 ; writeMem_WB:comb_38|rd_WB[1]         ; regfile32x32:comb_37|regfile[0][11]     ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.013      ; 5.832      ;
; -4.777 ; writeMem_WB:comb_38|rd_WB[2]         ; regfile32x32:comb_37|regfile[6][7]      ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.027      ; 5.840      ;
; -4.777 ; writeMem_WB:comb_38|rd_WB[2]         ; regfile32x32:comb_37|regfile[6][9]      ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.027      ; 5.840      ;
; -4.777 ; writeMem_WB:comb_38|rd_WB[2]         ; regfile32x32:comb_37|regfile[6][17]     ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.027      ; 5.840      ;
; -4.777 ; writeMem_WB:comb_38|rd_WB[2]         ; regfile32x32:comb_37|regfile[6][23]     ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.027      ; 5.840      ;
; -4.773 ; regfile32x32:comb_37|regfile[24][17] ; regfile32x32:comb_37|data_out_1[17]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 5.315      ;
; -4.772 ; writeIF_ID:comb_43|rt[0]             ; regfile32x32:comb_37|data_out_2[10]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 5.301      ;
; -4.767 ; regfile32x32:comb_37|regfile[0][8]   ; regfile32x32:comb_37|data_out_1[8]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.017     ; 5.286      ;
; -4.760 ; writeIF_ID:comb_43|rt[0]             ; regfile32x32:comb_37|data_out_2[21]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.008     ; 5.288      ;
; -4.756 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[18]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.002      ; 5.294      ;
; -4.751 ; regfile32x32:comb_37|regfile[2][27]  ; regfile32x32:comb_37|data_out_debug[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.013      ; 5.300      ;
; -4.745 ; writeIF_ID:comb_43|rt[1]             ; regfile32x32:comb_37|data_out_2[21]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.011     ; 5.270      ;
; -4.744 ; writeMem_WB:comb_38|rd_WB[2]         ; regfile32x32:comb_37|regfile[0][0]      ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.013      ; 5.793      ;
; -4.744 ; writeMem_WB:comb_38|rd_WB[2]         ; regfile32x32:comb_37|regfile[0][11]     ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.013      ; 5.793      ;
; -4.741 ; writeIF_ID:comb_43|rt[3]             ; regfile32x32:comb_37|data_out_2[8]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.012     ; 5.265      ;
; -4.732 ; regfile32x32:comb_37|regfile[7][14]  ; regfile32x32:comb_37|data_out_debug[14] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.008     ; 5.260      ;
; -4.726 ; regfile32x32:comb_37|regfile[16][15] ; regfile32x32:comb_37|data_out_1[15]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.018     ; 5.244      ;
; -4.717 ; writeIF_ID:comb_43|rt[2]             ; regfile32x32:comb_37|data_out_2[17]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 5.261      ;
; -4.693 ; writeMem_WB:comb_38|rd_WB[1]         ; regfile32x32:comb_37|regfile[0][24]     ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 5.734      ;
; -4.691 ; writeIF_ID:comb_43|rt[2]             ; regfile32x32:comb_37|data_out_2[22]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.017     ; 5.210      ;
; -4.690 ; regfile32x32:comb_37|regfile[9][15]  ; regfile32x32:comb_37|data_out_2[15]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 5.230      ;
; -4.688 ; regfile32x32:comb_37|regfile[4][21]  ; regfile32x32:comb_37|data_out_2[21]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.017      ; 5.241      ;
; -4.687 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[24]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.016     ; 5.207      ;
; -4.683 ; writeIF_ID:comb_43|rt[2]             ; regfile32x32:comb_37|data_out_2[30]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 5.227      ;
; -4.682 ; regfile32x32:comb_37|regfile[8][15]  ; regfile32x32:comb_37|data_out_1[15]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.029     ; 5.189      ;
; -4.681 ; writeMem_WB:comb_38|rd_WB[1]         ; regfile32x32:comb_37|regfile[0][1]      ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.007      ; 5.724      ;
; -4.681 ; writeMem_WB:comb_38|rd_WB[1]         ; regfile32x32:comb_37|regfile[0][12]     ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.007      ; 5.724      ;
; -4.677 ; writeIF_ID:comb_43|rt[2]             ; regfile32x32:comb_37|data_out_2[6]      ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 5.220      ;
; -4.673 ; regfile32x32:comb_37|regfile[5][21]  ; regfile32x32:comb_37|data_out_2[21]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.017      ; 5.226      ;
; -4.671 ; writeMem_WB:comb_38|rd_WB[2]         ; regfile32x32:comb_37|regfile[6][3]      ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 5.705      ;
; -4.671 ; writeMem_WB:comb_38|rd_WB[2]         ; regfile32x32:comb_37|regfile[6][14]     ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 5.705      ;
; -4.671 ; writeMem_WB:comb_38|rd_WB[2]         ; regfile32x32:comb_37|regfile[6][18]     ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 5.705      ;
; -4.671 ; writeMem_WB:comb_38|rd_WB[2]         ; regfile32x32:comb_37|regfile[6][30]     ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 5.705      ;
; -4.670 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[10]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.009     ; 5.197      ;
; -4.664 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[28]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 5.193      ;
; -4.660 ; writeIF_ID:comb_43|rt[1]             ; regfile32x32:comb_37|data_out_2[11]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.010     ; 5.186      ;
; -4.659 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[13]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.021     ; 5.174      ;
; -4.656 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[25]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 5.196      ;
; -4.654 ; writeMem_WB:comb_38|rd_WB[2]         ; regfile32x32:comb_37|regfile[0][24]     ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 5.695      ;
; -4.652 ; writeIF_ID:comb_43|rt[0]             ; regfile32x32:comb_37|data_out_2[7]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 5.181      ;
; -4.652 ; regfile32x32:comb_37|regfile[10][11] ; regfile32x32:comb_37|data_out_debug[11] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.018      ; 5.206      ;
; -4.651 ; writeIF_ID:comb_43|rs[0]             ; regfile32x32:comb_37|data_out_1[8]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.016     ; 5.171      ;
; -4.649 ; writeMem_WB:comb_38|rd_WB[0]         ; regfile32x32:comb_37|regfile[0][0]      ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.002      ; 5.687      ;
; -4.649 ; writeMem_WB:comb_38|rd_WB[0]         ; regfile32x32:comb_37|regfile[0][11]     ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.002      ; 5.687      ;
; -4.649 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[7]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 5.183      ;
; -4.649 ; writeIF_ID:comb_43|rt[0]             ; regfile32x32:comb_37|data_out_2[30]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.000      ; 5.185      ;
; -4.644 ; writeIF_ID:comb_43|rt[3]             ; regfile32x32:comb_37|data_out_2[18]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.025     ; 5.155      ;
; -4.642 ; writeMem_WB:comb_38|rd_WB[2]         ; regfile32x32:comb_37|regfile[0][1]      ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.007      ; 5.685      ;
; -4.642 ; writeMem_WB:comb_38|rd_WB[2]         ; regfile32x32:comb_37|regfile[0][12]     ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.007      ; 5.685      ;
; -4.640 ; writeMem_WB:comb_38|rd_WB[1]         ; regfile32x32:comb_37|regfile[0][21]     ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.027      ; 5.703      ;
; -4.640 ; writeMem_WB:comb_38|rd_WB[1]         ; regfile32x32:comb_37|regfile[0][22]     ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.027      ; 5.703      ;
; -4.639 ; regfile32x32:comb_37|regfile[17][7]  ; regfile32x32:comb_37|data_out_1[7]      ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.001      ; 5.176      ;
; -4.639 ; writeIF_ID:comb_43|rt[2]             ; regfile32x32:comb_37|data_out_2[18]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.024     ; 5.151      ;
; -4.638 ; writeIF_ID:comb_43|rt[1]             ; regfile32x32:comb_37|data_out_2[25]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.015     ; 5.159      ;
; -4.636 ; regfile32x32:comb_37|regfile[16][19] ; regfile32x32:comb_37|data_out_1[19]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 5.176      ;
; -4.632 ; writeMem_WB:comb_38|rd_WB[2]         ; regfile32x32:comb_37|regfile[22][0]     ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.026      ; 5.694      ;
; -4.632 ; writeMem_WB:comb_38|rd_WB[2]         ; regfile32x32:comb_37|regfile[22][4]     ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.026      ; 5.694      ;
; -4.632 ; writeMem_WB:comb_38|rd_WB[2]         ; regfile32x32:comb_37|regfile[22][5]     ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.026      ; 5.694      ;
; -4.632 ; writeMem_WB:comb_38|rd_WB[2]         ; regfile32x32:comb_37|regfile[22][13]    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.026      ; 5.694      ;
; -4.632 ; writeMem_WB:comb_38|rd_WB[2]         ; regfile32x32:comb_37|regfile[22][17]    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.026      ; 5.694      ;
; -4.632 ; writeMem_WB:comb_38|rd_WB[2]         ; regfile32x32:comb_37|regfile[22][19]    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.026      ; 5.694      ;
; -4.632 ; writeMem_WB:comb_38|rd_WB[2]         ; regfile32x32:comb_37|regfile[22][28]    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.026      ; 5.694      ;
; -4.631 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[4]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.006     ; 5.161      ;
; -4.631 ; regfile32x32:comb_37|regfile[25][20] ; regfile32x32:comb_37|data_out_2[20]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.011      ; 5.178      ;
; -4.627 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[10]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.006     ; 5.157      ;
; -4.625 ; regfile32x32:comb_37|regfile[8][6]   ; regfile32x32:comb_37|data_out_1[6]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 5.158      ;
; -4.621 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[24]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.019     ; 5.138      ;
; -4.618 ; writeIF_ID:comb_43|rt[2]             ; regfile32x32:comb_37|data_out_2[14]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.024     ; 5.130      ;
; -4.618 ; writeIF_ID:comb_43|rt[1]             ; regfile32x32:comb_37|data_out_2[10]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.010     ; 5.144      ;
; -4.618 ; writeIF_ID:comb_43|rt[2]             ; regfile32x32:comb_37|data_out_2[8]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.011     ; 5.143      ;
; -4.618 ; regfile32x32:comb_37|regfile[4][25]  ; regfile32x32:comb_37|data_out_2[25]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.016     ; 5.138      ;
; -4.617 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[21]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.006     ; 5.147      ;
; -4.617 ; regfile32x32:comb_37|regfile[18][24] ; regfile32x32:comb_37|data_out_1[24]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.020     ; 5.133      ;
; -4.616 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[17]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.001      ; 5.153      ;
; -4.613 ; writeIF_ID:comb_43|rt[3]             ; regfile32x32:comb_37|data_out_2[30]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 5.156      ;
; -4.609 ; writeIF_ID:comb_43|rt[3]             ; regfile32x32:comb_37|data_out_2[6]      ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 5.151      ;
; -4.608 ; regfile32x32:comb_37|regfile[21][11] ; regfile32x32:comb_37|data_out_2[11]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 5.148      ;
; -4.607 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[9]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.013     ; 5.130      ;
; -4.601 ; writeMem_WB:comb_38|rd_WB[2]         ; regfile32x32:comb_37|regfile[0][21]     ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.027      ; 5.664      ;
; -4.601 ; writeMem_WB:comb_38|rd_WB[2]         ; regfile32x32:comb_37|regfile[0][22]     ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.027      ; 5.664      ;
; -4.600 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[6]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.004     ; 5.132      ;
; -4.599 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[29]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.020     ; 5.115      ;
; -4.596 ; writeMem_WB:comb_38|rd_WB[1]         ; regfile32x32:comb_37|regfile[6][7]      ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.027      ; 5.659      ;
; -4.596 ; writeMem_WB:comb_38|rd_WB[1]         ; regfile32x32:comb_37|regfile[6][9]      ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.027      ; 5.659      ;
; -4.596 ; writeMem_WB:comb_38|rd_WB[1]         ; regfile32x32:comb_37|regfile[6][17]     ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.027      ; 5.659      ;
; -4.596 ; writeMem_WB:comb_38|rd_WB[1]         ; regfile32x32:comb_37|regfile[6][23]     ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.027      ; 5.659      ;
; -4.593 ; writeIF_ID:comb_43|rt[0]             ; regfile32x32:comb_37|data_out_2[9]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 5.122      ;
; -4.592 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[27]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.017     ; 5.111      ;
; -4.591 ; writeIF_ID:comb_43|rt[3]             ; regfile32x32:comb_37|data_out_2[20]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 5.134      ;
; -4.589 ; writeMem_WB:comb_38|rd_WB[3]         ; regfile32x32:comb_37|regfile[0][0]      ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.013      ; 5.638      ;
+--------+--------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_3|clock_100hz_reg'                                                                                                                                ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.070 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 1.106      ;
; -0.070 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 1.106      ;
; -0.028 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 1.064      ;
; 0.002  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 1.034      ;
; 0.239  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.797      ;
; 0.239  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.797      ;
; 0.240  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.796      ;
; 0.241  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.795      ;
; 0.379  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_3|clock_1Mhz_reg'                                                                                                                                   ;
+--------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.069 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.105      ;
; -0.068 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.104      ;
; -0.043 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.079      ;
; -0.013 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.049      ;
; 0.067  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.969      ;
; 0.227  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.809      ;
; 0.227  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.809      ;
; 0.228  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.808      ;
; 0.379  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_3|clock_100Khz_reg'                                                                                                                                   ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.069 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.105      ;
; -0.068 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.104      ;
; -0.028 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.064      ;
; 0.004  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.032      ;
; 0.066  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.970      ;
; 0.236  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.800      ;
; 0.237  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.799      ;
; 0.237  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.799      ;
; 0.379  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_3|clock_1Khz_reg'                                                                                                                                 ;
+--------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.069 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.105      ;
; -0.068 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.104      ;
; -0.028 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.064      ;
; 0.002  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.034      ;
; 0.065  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.971      ;
; 0.235  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.801      ;
; 0.236  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.800      ;
; 0.236  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.800      ;
; 0.379  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_3|clock_10Hz_reg'                                                                                                                             ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.063 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.099      ;
; -0.038 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.074      ;
; -0.038 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.074      ;
; -0.032 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.068      ;
; 0.234  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.802      ;
; 0.236  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.800      ;
; 0.237  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.799      ;
; 0.238  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.798      ;
; 0.379  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_3|clock_10Khz_reg'                                                                                                                                ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.061 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.097      ;
; -0.044 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.080      ;
; -0.043 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.079      ;
; -0.009 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.045      ;
; 0.054  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.982      ;
; 0.055  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.981      ;
; 0.231  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.805      ;
; 0.233  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.803      ;
; 0.379  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                         ;
+--------+-------------------------------------------------+-------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -0.014 ; clk_div:comb_3|clock_1Khz_int                   ; clk_div:comb_3|clock_1Khz_reg                   ; clk_div:comb_3|clock_10Khz_reg  ; CLOCK_50    ; 0.000        ; 0.530      ; 0.782      ;
; 0.036  ; clk_div:comb_3|clock_10Khz_int                  ; clk_div:comb_3|clock_10Khz_reg                  ; clk_div:comb_3|clock_100Khz_reg ; CLOCK_50    ; 0.000        ; 0.490      ; 0.792      ;
; 0.137  ; clk_div:comb_3|clock_1Hz_int                    ; clk_div:comb_3|clock_1Hz_reg                    ; clk_div:comb_3|clock_10Hz_reg   ; CLOCK_50    ; 0.000        ; 0.390      ; 0.793      ;
; 0.163  ; clk_div:comb_3|clock_100hz_int                  ; clk_div:comb_3|clock_100hz_reg                  ; clk_div:comb_3|clock_1Khz_reg   ; CLOCK_50    ; 0.000        ; 0.363      ; 0.792      ;
; 0.321  ; clk_div:comb_3|clock_10Hz_int                   ; clk_div:comb_3|clock_10Hz_reg                   ; clk_div:comb_3|clock_100hz_reg  ; CLOCK_50    ; 0.000        ; 0.335      ; 0.922      ;
; 0.391  ; LCD_Display:comb_701|state.DROP_LCD_EN          ; LCD_Display:comb_701|state.DROP_LCD_EN          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_701|next_command.RESET2        ; LCD_Display:comb_701|next_command.RESET2        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_701|next_command.RESET3        ; LCD_Display:comb_701|next_command.RESET3        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_701|next_command.FUNC_SET      ; LCD_Display:comb_701|next_command.FUNC_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_701|next_command.DISPLAY_OFF   ; LCD_Display:comb_701|next_command.DISPLAY_OFF   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_701|next_command.DISPLAY_CLEAR ; LCD_Display:comb_701|next_command.DISPLAY_CLEAR ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_701|next_command.DISPLAY_ON    ; LCD_Display:comb_701|next_command.DISPLAY_ON    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_701|next_command.MODE_SET      ; LCD_Display:comb_701|next_command.MODE_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_701|LCD_EN                     ; LCD_Display:comb_701|LCD_EN                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_701|LCD_RS                     ; LCD_Display:comb_701|LCD_RS                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_701|DATA_BUS_VALUE[1]          ; LCD_Display:comb_701|DATA_BUS_VALUE[1]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_701|DATA_BUS_VALUE[7]          ; LCD_Display:comb_701|DATA_BUS_VALUE[7]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.402  ; clk_div:comb_3|clock_100Khz_int                 ; clk_div:comb_3|clock_100Khz_reg                 ; clk_div:comb_3|clock_1Mhz_reg   ; CLOCK_50    ; 0.000        ; 0.133      ; 0.801      ;
; 0.517  ; clk_div:comb_3|clock_1Mhz_int                   ; clk_div:comb_3|clock_1Mhz_reg                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.783      ;
; 0.524  ; LCD_Display:comb_701|next_command.MODE_SET      ; LCD_Display:comb_701|state.MODE_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.790      ;
; 0.526  ; LCD_Display:comb_701|state.RESET3               ; LCD_Display:comb_701|next_command.FUNC_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.792      ;
; 0.529  ; LCD_Display:comb_701|state.DISPLAY_CLEAR        ; LCD_Display:comb_701|next_command.DISPLAY_ON    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.795      ;
; 0.530  ; LCD_Display:comb_701|CLK_COUNT_400HZ[19]        ; LCD_Display:comb_701|CLK_COUNT_400HZ[19]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.796      ;
; 0.531  ; LCD_Display:comb_701|state.RESET2               ; LCD_Display:comb_701|next_command.RESET3        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.531  ; LCD_Display:comb_701|state.FUNC_SET             ; LCD_Display:comb_701|next_command.DISPLAY_OFF   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.538  ; LCD_Display:comb_701|next_command.LINE2         ; LCD_Display:comb_701|state.LINE2                ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.804      ;
; 0.539  ; LCD_Display:comb_701|state.RETURN_HOME          ; LCD_Display:comb_701|DATA_BUS_VALUE[7]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.551  ; clk_div:comb_3|count_1Mhz[4]                    ; clk_div:comb_3|clock_1Mhz_int                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.817      ;
; 0.654  ; LCD_Display:comb_701|next_command.RESET3        ; LCD_Display:comb_701|state.RESET3               ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.920      ;
; 0.655  ; LCD_Display:comb_701|next_command.DISPLAY_ON    ; LCD_Display:comb_701|state.DISPLAY_ON           ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.921      ;
; 0.662  ; LCD_Display:comb_701|next_command.RETURN_HOME   ; LCD_Display:comb_701|state.RETURN_HOME          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.928      ;
; 0.664  ; LCD_Display:comb_701|next_command.Print_String  ; LCD_Display:comb_701|state.Print_String         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.930      ;
; 0.711  ; LCD_Display:comb_701|state.DISPLAY_OFF          ; LCD_Display:comb_701|next_command.DISPLAY_CLEAR ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.977      ;
; 0.788  ; LCD_Display:comb_701|CLK_COUNT_400HZ[1]         ; LCD_Display:comb_701|CLK_COUNT_400HZ[1]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.054      ;
; 0.797  ; LCD_Display:comb_701|CLK_COUNT_400HZ[10]        ; LCD_Display:comb_701|CLK_COUNT_400HZ[10]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.063      ;
; 0.799  ; LCD_Display:comb_701|CLK_COUNT_400HZ[3]         ; LCD_Display:comb_701|CLK_COUNT_400HZ[3]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.065      ;
; 0.802  ; LCD_Display:comb_701|CLK_COUNT_400HZ[5]         ; LCD_Display:comb_701|CLK_COUNT_400HZ[5]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.803  ; LCD_Display:comb_701|CLK_COUNT_400HZ[11]        ; LCD_Display:comb_701|CLK_COUNT_400HZ[11]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.069      ;
; 0.803  ; LCD_Display:comb_701|next_command.DISPLAY_CLEAR ; LCD_Display:comb_701|state.DISPLAY_CLEAR        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.069      ;
; 0.804  ; clk_div:comb_3|count_1Mhz[0]                    ; clk_div:comb_3|count_1Mhz[0]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.070      ;
; 0.804  ; LCD_Display:comb_701|next_command.FUNC_SET      ; LCD_Display:comb_701|state.FUNC_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.070      ;
; 0.806  ; LCD_Display:comb_701|CLK_COUNT_400HZ[8]         ; LCD_Display:comb_701|CLK_COUNT_400HZ[8]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.810  ; LCD_Display:comb_701|CLK_COUNT_400HZ[7]         ; LCD_Display:comb_701|CLK_COUNT_400HZ[7]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.810  ; LCD_Display:comb_701|CLK_COUNT_400HZ[9]         ; LCD_Display:comb_701|CLK_COUNT_400HZ[9]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.812  ; LCD_Display:comb_701|state.RETURN_HOME          ; LCD_Display:comb_701|next_command.Print_String  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.078      ;
; 0.813  ; LCD_Display:comb_701|CLK_COUNT_400HZ[12]        ; LCD_Display:comb_701|CLK_COUNT_400HZ[12]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.079      ;
; 0.814  ; LCD_Display:comb_701|CLK_COUNT_400HZ[14]        ; LCD_Display:comb_701|CLK_COUNT_400HZ[14]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; LCD_Display:comb_701|CLK_COUNT_400HZ[17]        ; LCD_Display:comb_701|CLK_COUNT_400HZ[17]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.816  ; LCD_Display:comb_701|state.Print_String         ; LCD_Display:comb_701|DATA_BUS_VALUE[6]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.082      ;
; 0.818  ; LCD_Display:comb_701|state.Print_String         ; LCD_Display:comb_701|next_command.LINE2         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.084      ;
; 0.818  ; LCD_Display:comb_701|state.Print_String         ; LCD_Display:comb_701|next_command.RETURN_HOME   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.084      ;
; 0.819  ; LCD_Display:comb_701|state.LINE2                ; LCD_Display:comb_701|DATA_BUS_VALUE[7]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.085      ;
; 0.821  ; clk_div:comb_3|count_1Mhz[6]                    ; clk_div:comb_3|count_1Mhz[6]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.087      ;
; 0.821  ; LCD_Display:comb_701|CLK_COUNT_400HZ[0]         ; LCD_Display:comb_701|CLK_COUNT_400HZ[0]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.087      ;
; 0.824  ; clk_div:comb_3|count_1Mhz[6]                    ; clk_div:comb_3|clock_1Mhz_int                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.090      ;
; 0.825  ; clk_div:comb_3|count_1Mhz[1]                    ; clk_div:comb_3|count_1Mhz[1]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.091      ;
; 0.825  ; clk_div:comb_3|count_1Mhz[3]                    ; clk_div:comb_3|count_1Mhz[3]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.091      ;
; 0.834  ; LCD_Display:comb_701|CLK_COUNT_400HZ[2]         ; LCD_Display:comb_701|CLK_COUNT_400HZ[2]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.100      ;
; 0.834  ; LCD_Display:comb_701|state.MODE_SET             ; LCD_Display:comb_701|DATA_BUS_VALUE[2]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.100      ;
; 0.835  ; LCD_Display:comb_701|CLK_COUNT_400HZ[4]         ; LCD_Display:comb_701|CLK_COUNT_400HZ[4]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.838  ; LCD_Display:comb_701|CLK_COUNT_400HZ[6]         ; LCD_Display:comb_701|CLK_COUNT_400HZ[6]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; LCD_Display:comb_701|CLK_COUNT_400HZ[18]        ; LCD_Display:comb_701|CLK_COUNT_400HZ[18]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; LCD_Display:comb_701|next_command.DISPLAY_OFF   ; LCD_Display:comb_701|state.DISPLAY_OFF          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.845  ; LCD_Display:comb_701|CLK_COUNT_400HZ[13]        ; LCD_Display:comb_701|CLK_COUNT_400HZ[13]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.111      ;
; 0.846  ; LCD_Display:comb_701|CLK_COUNT_400HZ[15]        ; LCD_Display:comb_701|CLK_COUNT_400HZ[15]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.847  ; LCD_Display:comb_701|CLK_COUNT_400HZ[16]        ; LCD_Display:comb_701|CLK_COUNT_400HZ[16]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.113      ;
; 0.857  ; clk_div:comb_3|count_1Mhz[2]                    ; clk_div:comb_3|count_1Mhz[2]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.123      ;
; 0.858  ; clk_div:comb_3|count_1Mhz[4]                    ; clk_div:comb_3|count_1Mhz[4]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.124      ;
; 0.862  ; clk_div:comb_3|count_1Mhz[5]                    ; clk_div:comb_3|count_1Mhz[5]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.128      ;
; 0.864  ; clk_div:comb_3|count_1Mhz[5]                    ; clk_div:comb_3|clock_1Mhz_int                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.130      ;
; 0.878  ; LCD_Display:comb_701|CHAR_COUNT[4]              ; LCD_Display:comb_701|CHAR_COUNT[4]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.144      ;
; 0.879  ; LCD_Display:comb_701|CHAR_COUNT[1]              ; LCD_Display:comb_701|CHAR_COUNT[1]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.145      ;
; 0.906  ; LCD_Display:comb_701|CHAR_COUNT[3]              ; LCD_Display:comb_701|CHAR_COUNT[3]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.172      ;
; 0.913  ; LCD_Display:comb_701|CHAR_COUNT[0]              ; LCD_Display:comb_701|CHAR_COUNT[0]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.179      ;
; 0.920  ; LCD_Display:comb_701|CHAR_COUNT[2]              ; LCD_Display:comb_701|CHAR_COUNT[2]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.186      ;
; 0.946  ; LCD_Display:comb_701|CLK_400HZ_Enable           ; LCD_Display:comb_701|state.RESET1               ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.212      ;
; 0.965  ; LCD_Display:comb_701|state.HOLD                 ; LCD_Display:comb_701|state.FUNC_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.231      ;
; 0.971  ; LCD_Display:comb_701|CLK_400HZ_Enable           ; LCD_Display:comb_701|LCD_EN                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.001      ; 1.238      ;
; 0.979  ; LCD_Display:comb_701|state.HOLD                 ; LCD_Display:comb_701|state.RESET2               ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.245      ;
; 0.981  ; LCD_Display:comb_701|state.HOLD                 ; LCD_Display:comb_701|state.DISPLAY_CLEAR        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.247      ;
; 0.982  ; LCD_Display:comb_701|state.HOLD                 ; LCD_Display:comb_701|state.DISPLAY_OFF          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.248      ;
; 1.000  ; LCD_Display:comb_701|state.Print_String         ; LCD_Display:comb_701|LCD_RS                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.002     ; 1.264      ;
; 1.014  ; LCD_Display:comb_701|state.DISPLAY_ON           ; LCD_Display:comb_701|next_command.MODE_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.005     ; 1.275      ;
; 1.033  ; LCD_Display:comb_701|state.HOLD                 ; LCD_Display:comb_701|next_command.RESET2        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.005     ; 1.294      ;
; 1.041  ; LCD_Display:comb_701|state.LINE2                ; LCD_Display:comb_701|DATA_BUS_VALUE[6]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.307      ;
; 1.048  ; LCD_Display:comb_701|state.HOLD                 ; LCD_Display:comb_701|state.DROP_LCD_EN          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.002      ; 1.316      ;
; 1.055  ; LCD_Display:comb_701|state.HOLD                 ; LCD_Display:comb_701|state.Print_String         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.002      ; 1.323      ;
; 1.057  ; LCD_Display:comb_701|state.HOLD                 ; LCD_Display:comb_701|state.RETURN_HOME          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.002      ; 1.325      ;
; 1.085  ; LCD_Display:comb_701|CLK_COUNT_400HZ[12]        ; LCD_Display:comb_701|CLK_400HZ_Enable           ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.351      ;
; 1.134  ; LCD_Display:comb_701|state.HOLD                 ; LCD_Display:comb_701|LCD_RS                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.400      ;
; 1.144  ; LCD_Display:comb_701|state.HOLD                 ; LCD_Display:comb_701|state.DISPLAY_ON           ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.410      ;
; 1.148  ; LCD_Display:comb_701|state.HOLD                 ; LCD_Display:comb_701|next_command.RESET3        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.414      ;
; 1.148  ; LCD_Display:comb_701|state.HOLD                 ; LCD_Display:comb_701|next_command.DISPLAY_OFF   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.414      ;
; 1.151  ; LCD_Display:comb_701|state.HOLD                 ; LCD_Display:comb_701|next_command.DISPLAY_CLEAR ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.417      ;
; 1.152  ; LCD_Display:comb_701|state.LINE2                ; LCD_Display:comb_701|next_command.Print_String  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.418      ;
; 1.153  ; LCD_Display:comb_701|state.HOLD                 ; LCD_Display:comb_701|next_command.FUNC_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.419      ;
; 1.154  ; LCD_Display:comb_701|state.HOLD                 ; LCD_Display:comb_701|next_command.DISPLAY_ON    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.420      ;
; 1.154  ; LCD_Display:comb_701|state.HOLD                 ; LCD_Display:comb_701|state.RESET3               ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.420      ;
; 1.155  ; LCD_Display:comb_701|state.HOLD                 ; LCD_Display:comb_701|LCD_EN                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.421      ;
; 1.167  ; LCD_Display:comb_701|state.DROP_LCD_EN          ; LCD_Display:comb_701|state.HOLD                 ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.002     ; 1.431      ;
+--------+-------------------------------------------------+-------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_3|clock_100Khz_reg'                                                                                                                                   ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.533 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.799      ;
; 0.533 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.799      ;
; 0.534 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.800      ;
; 0.704 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.970      ;
; 0.766 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.032      ;
; 0.798 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.064      ;
; 0.838 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.105      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_3|clock_100hz_reg'                                                                                                                                ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.529 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.795      ;
; 0.530 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.797      ;
; 0.768 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 1.034      ;
; 0.798 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 1.064      ;
; 0.840 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 1.106      ;
; 0.840 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 1.106      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_3|clock_10Hz_reg'                                                                                                                             ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.532 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.798      ;
; 0.533 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.799      ;
; 0.534 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.800      ;
; 0.536 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.802      ;
; 0.802 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.068      ;
; 0.808 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.074      ;
; 0.808 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.074      ;
; 0.833 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.099      ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_3|clock_10Khz_reg'                                                                                                                                ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.537 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.803      ;
; 0.539 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.805      ;
; 0.715 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.981      ;
; 0.716 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.982      ;
; 0.779 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.045      ;
; 0.813 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.080      ;
; 0.831 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.097      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_3|clock_1Khz_reg'                                                                                                                                 ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.534 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.800      ;
; 0.534 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.800      ;
; 0.535 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.801      ;
; 0.705 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.971      ;
; 0.768 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.034      ;
; 0.798 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.064      ;
; 0.838 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.105      ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_3|clock_1Mhz_reg'                                                                                                                                   ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.542 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.808      ;
; 0.543 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.809      ;
; 0.543 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.809      ;
; 0.703 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.969      ;
; 0.783 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.049      ;
; 0.813 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.079      ;
; 0.838 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.105      ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[1]'                                                                                                                                                                                                                                                           ;
+-------+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                             ; To Node                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.520 ; pc[31]                                                                                ; pc[31]                                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.786      ;
; 0.524 ; writeEX_MEM:comb_40|rd_mem[0]                                                         ; writeMem_WB:comb_38|rd_WB[0]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.790      ;
; 0.531 ; regfile32x32:comb_37|counter[15]                                                      ; regfile32x32:comb_37|counter[15]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.797      ;
; 0.648 ; writeIF_ID:comb_43|rd[3]                                                              ; writeID_EX:comb_42|exec_rd[3]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.914      ;
; 0.650 ; writeIF_ID:comb_43|rd[1]                                                              ; writeID_EX:comb_42|exec_rd[1]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.916      ;
; 0.650 ; writeID_EX:comb_42|exec_rd[1]                                                         ; writeEX_MEM:comb_40|rd_mem[1]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.916      ;
; 0.651 ; writeEX_MEM:comb_40|rd_mem[2]                                                         ; writeMem_WB:comb_38|rd_WB[2]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.917      ;
; 0.691 ; writeEX_MEM:comb_40|mem_addr[7]                                                       ; writeMem_WB:comb_38|d2_WB[7]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.957      ;
; 0.710 ; writeID_EX:comb_42|exec_data_1[31]                                                    ; writeEX_MEM:comb_40|mem_addr[31]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.976      ;
; 0.731 ; writeEX_MEM:comb_40|mem_addr[6]                                                       ; writeMem_WB:comb_38|d2_WB[6]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.997      ;
; 0.769 ; writeID_EX:comb_42|exec_rd[4]                                                         ; writeEX_MEM:comb_40|rd_mem[4]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.035      ;
; 0.769 ; writeEX_MEM:comb_40|rd_mem[1]                                                         ; writeMem_WB:comb_38|rd_WB[1]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.035      ;
; 0.769 ; writeIF_ID:comb_43|rd[2]                                                              ; writeID_EX:comb_42|exec_rd[2]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.035      ;
; 0.770 ; writeID_EX:comb_42|exec_rd[3]                                                         ; writeEX_MEM:comb_40|rd_mem[3]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.036      ;
; 0.770 ; writeEX_MEM:comb_40|rd_mem[3]                                                         ; writeMem_WB:comb_38|rd_WB[3]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.036      ;
; 0.771 ; writeIF_ID:comb_43|rd[4]                                                              ; writeID_EX:comb_42|exec_rd[4]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.037      ;
; 0.788 ; pc[17]                                                                                ; pc[17]                                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.054      ;
; 0.795 ; regfile32x32:comb_37|counter[0]                                                       ; regfile32x32:comb_37|counter[0]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; pc[30]                                                                                ; pc[30]                                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.061      ;
; 0.796 ; writeIF_ID:comb_43|rd[0]                                                              ; writeID_EX:comb_42|exec_rd[0]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.062      ;
; 0.798 ; pc[18]                                                                                ; pc[18]                                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.064      ;
; 0.799 ; pc[8]                                                                                 ; pc[8]                                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; pc[10]                                                                                ; pc[10]                                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; pc[12]                                                                                ; pc[12]                                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; pc[14]                                                                                ; pc[14]                                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; pc[15]                                                                                ; pc[15]                                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; pc[16]                                                                                ; pc[16]                                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; pc[19]                                                                                ; pc[19]                                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; pc[21]                                                                                ; pc[21]                                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; pc[24]                                                                                ; pc[24]                                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; pc[26]                                                                                ; pc[26]                                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; pc[28]                                                                                ; pc[28]                                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.065      ;
; 0.800 ; writeEX_MEM:comb_40|rd_mem[4]                                                         ; writeMem_WB:comb_38|rd_WB[4]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.066      ;
; 0.800 ; writeID_EX:comb_42|exec_rd[2]                                                         ; writeEX_MEM:comb_40|rd_mem[2]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.066      ;
; 0.805 ; regfile32x32:comb_37|counter[1]                                                       ; regfile32x32:comb_37|counter[1]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; pc[2]                                                                                 ; pc[2]                                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; regfile32x32:comb_37|counter[2]                                                       ; regfile32x32:comb_37|counter[2]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; regfile32x32:comb_37|counter[4]                                                       ; regfile32x32:comb_37|counter[4]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; regfile32x32:comb_37|counter[7]                                                       ; regfile32x32:comb_37|counter[7]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; regfile32x32:comb_37|counter[9]                                                       ; regfile32x32:comb_37|counter[9]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; regfile32x32:comb_37|counter[11]                                                      ; regfile32x32:comb_37|counter[11]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; regfile32x32:comb_37|counter[13]                                                      ; regfile32x32:comb_37|counter[13]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; regfile32x32:comb_37|counter[14]                                                      ; regfile32x32:comb_37|counter[14]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; pc[3]                                                                                 ; pc[3]                                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; pc[5]                                                                                 ; pc[5]                                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.810 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[29] ; q[29]                                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.031     ; 1.045      ;
; 0.814 ; writeEX_MEM:comb_40|mem_addr[15]                                                      ; writeMem_WB:comb_38|d2_WB[15]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.080      ;
; 0.824 ; writeEX_MEM:comb_40|mem_addr[5]                                                       ; writeMem_WB:comb_38|d2_WB[5]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.029      ; 1.119      ;
; 0.830 ; writeID_EX:comb_42|exec_rd[0]                                                         ; writeEX_MEM:comb_40|rd_mem[0]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.096      ;
; 0.831 ; pc[9]                                                                                 ; pc[9]                                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; pc[11]                                                                                ; pc[11]                                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; pc[13]                                                                                ; pc[13]                                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; pc[20]                                                                                ; pc[20]                                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; pc[25]                                                                                ; pc[25]                                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; pc[27]                                                                                ; pc[27]                                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; pc[29]                                                                                ; pc[29]                                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.097      ;
; 0.832 ; pc[22]                                                                                ; pc[22]                                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.098      ;
; 0.832 ; pc[23]                                                                                ; pc[23]                                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.098      ;
; 0.838 ; regfile32x32:comb_37|counter[3]                                                       ; regfile32x32:comb_37|counter[3]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; regfile32x32:comb_37|counter[8]                                                       ; regfile32x32:comb_37|counter[8]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; regfile32x32:comb_37|counter[10]                                                      ; regfile32x32:comb_37|counter[10]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; regfile32x32:comb_37|counter[12]                                                      ; regfile32x32:comb_37|counter[12]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; pc[4]                                                                                 ; pc[4]                                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; regfile32x32:comb_37|counter[5]                                                       ; regfile32x32:comb_37|counter[5]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; regfile32x32:comb_37|counter[6]                                                       ; regfile32x32:comb_37|counter[6]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; pc[6]                                                                                 ; pc[6]                                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; pc[7]                                                                                 ; pc[7]                                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.105      ;
; 0.854 ; writeEX_MEM:comb_40|mem_addr[16]                                                      ; writeMem_WB:comb_38|d2_WB[16]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.120      ;
; 0.857 ; writeEX_MEM:comb_40|mem_addr[18]                                                      ; writeMem_WB:comb_38|d2_WB[18]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.123      ;
; 0.941 ; writeID_EX:comb_42|exec_data_1[23]                                                    ; writeEX_MEM:comb_40|mem_addr[23]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.207      ;
; 0.952 ; writeID_EX:comb_42|exec_data_1[17]                                                    ; writeEX_MEM:comb_40|mem_addr[17]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.218      ;
; 0.965 ; writeEX_MEM:comb_40|mem_addr[8]                                                       ; writeMem_WB:comb_38|d2_WB[8]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.231      ;
; 0.968 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[5]  ; q[5]                                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.030     ; 1.204      ;
; 0.970 ; writeEX_MEM:comb_40|mem_addr[27]                                                      ; writeMem_WB:comb_38|d2_WB[27]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.236      ;
; 0.973 ; writeEX_MEM:comb_40|mem_addr[29]                                                      ; writeMem_WB:comb_38|d2_WB[29]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.239      ;
; 0.975 ; writeEX_MEM:comb_40|mem_addr[14]                                                      ; writeMem_WB:comb_38|d2_WB[14]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.241      ;
; 0.977 ; writeID_EX:comb_42|exec_data_1[3]                                                     ; writeEX_MEM:comb_40|mem_addr[3]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.243      ;
; 0.978 ; writeID_EX:comb_42|exec_data_2[28]                                                    ; writeEX_MEM:comb_40|mem_addr[28]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.244      ;
; 0.980 ; writeID_EX:comb_42|exec_data_1[2]                                                     ; writeEX_MEM:comb_40|mem_addr[2]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.246      ;
; 0.980 ; writeID_EX:comb_42|exec_data_1[19]                                                    ; writeEX_MEM:comb_40|mem_addr[19]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.246      ;
; 0.984 ; writeEX_MEM:comb_40|mem_addr[1]                                                       ; writeMem_WB:comb_38|d2_WB[1]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.029      ; 1.279      ;
; 0.985 ; writeID_EX:comb_42|exec_data_1[18]                                                    ; writeEX_MEM:comb_40|mem_addr[18]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.251      ;
; 0.988 ; writeID_EX:comb_42|exec_data_1[13]                                                    ; writeEX_MEM:comb_40|mem_addr[13]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.254      ;
; 1.007 ; writeEX_MEM:comb_40|mem_addr[10]                                                      ; writeMem_WB:comb_38|d2_WB[10]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.007     ; 1.266      ;
; 1.009 ; writeEX_MEM:comb_40|mem_addr[17]                                                      ; writeMem_WB:comb_38|d2_WB[17]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.275      ;
; 1.012 ; pc[2]                                                                                 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|ram_block1a0~porta_address_reg2 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.062      ; 1.308      ;
; 1.016 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[6]  ; q[6]                                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.030     ; 1.252      ;
; 1.017 ; regfile32x32:comb_37|data_out_1[10]                                                   ; writeID_EX:comb_42|exec_data_1[10]                                                                            ; KEY[1]       ; KEY[1]      ; -0.500       ; 0.000      ; 0.783      ;
; 1.018 ; writeID_EX:comb_42|exec_data_2[4]                                                     ; writeEX_MEM:comb_40|mem_addr[4]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.284      ;
; 1.018 ; writeID_EX:comb_42|exec_data_2[16]                                                    ; writeEX_MEM:comb_40|mem_addr[16]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.284      ;
; 1.020 ; regfile32x32:comb_37|data_out_1[7]                                                    ; writeID_EX:comb_42|exec_data_1[7]                                                                             ; KEY[1]       ; KEY[1]      ; -0.500       ; 0.000      ; 0.786      ;
; 1.020 ; regfile32x32:comb_37|data_out_2[20]                                                   ; writeID_EX:comb_42|exec_data_2[20]                                                                            ; KEY[1]       ; KEY[1]      ; -0.500       ; 0.000      ; 0.786      ;
; 1.022 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[1]  ; q[1]                                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.030     ; 1.258      ;
; 1.023 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[2]  ; q[2]                                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.030     ; 1.259      ;
; 1.029 ; writeID_EX:comb_42|exec_data_1[9]                                                     ; writeEX_MEM:comb_40|mem_addr[9]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.029     ; 1.266      ;
; 1.030 ; writeID_EX:comb_42|exec_data_1[5]                                                     ; writeEX_MEM:comb_40|mem_addr[5]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.029     ; 1.267      ;
; 1.031 ; writeID_EX:comb_42|exec_data_1[14]                                                    ; writeEX_MEM:comb_40|mem_addr[14]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.029     ; 1.268      ;
; 1.035 ; writeID_EX:comb_42|exec_data_1[12]                                                    ; writeEX_MEM:comb_40|mem_addr[12]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.029     ; 1.272      ;
; 1.037 ; writeID_EX:comb_42|exec_data_1[4]                                                     ; writeEX_MEM:comb_40|mem_addr[4]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.029     ; 1.274      ;
; 1.049 ; writeEX_MEM:comb_40|mem_addr[23]                                                      ; writeMem_WB:comb_38|d2_WB[23]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.315      ;
+-------+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[1]'                                                                                                                                                        ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                        ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[16]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[16]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[17]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[17]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[18]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[18]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[19]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[19]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[20]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[20]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[21]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[21]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[22]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[22]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[23]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[23]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[24]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[24]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[25]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[25]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[26]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[26]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[27]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[27]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[28]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[28]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[29]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[29]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[30]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[30]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[31]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[31]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg8  ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|state.DROP_LCD_EN          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_100Khz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[2]|clk                ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_100hz_reg'                                                                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[2]|clk                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Hz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[2]|clk                ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Khz_reg'                                                                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[2]|clk                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Khz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[2]|clk              ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Mhz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[2]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[2]|clk             ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; 5.052  ; 5.052  ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 5.052  ; 5.052  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.310  ; 3.310  ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 1.110  ; 1.110  ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; -1.671 ; -1.671 ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; -0.630 ; -0.630 ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; -1.775 ; -1.775 ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; -2.168 ; -2.168 ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; -2.231 ; -2.231 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; -2.209 ; -2.209 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; -2.863 ; -2.863 ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; -2.723 ; -2.723 ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; -2.314 ; -2.314 ; Rise       ; KEY[1]          ;
;  SW[15]   ; KEY[1]     ; 3.077  ; 3.077  ; Rise       ; KEY[1]          ;
;  SW[16]   ; KEY[1]     ; 3.310  ; 3.310  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 5.211  ; 5.211  ; Fall       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 5.211  ; 5.211  ; Fall       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 4.077  ; 4.077  ; Fall       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 3.989  ; 3.989  ; Fall       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 2.476  ; 2.476  ; Fall       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; -1.400 ; -1.400 ; Fall       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; -0.663 ; -0.663 ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.663 ; -0.663 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.181  ; 3.181  ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; -0.880 ; -0.880 ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 1.901  ; 1.901  ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 0.860  ; 0.860  ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 2.005  ; 2.005  ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 2.398  ; 2.398  ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; 2.674  ; 2.674  ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; 2.616  ; 2.616  ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; 3.181  ; 3.181  ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; 3.099  ; 3.099  ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; 2.917  ; 2.917  ; Rise       ; KEY[1]          ;
;  SW[15]   ; KEY[1]     ; -0.817 ; -0.817 ; Rise       ; KEY[1]          ;
;  SW[16]   ; KEY[1]     ; -1.308 ; -1.308 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.018  ; 3.018  ; Fall       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; -0.148 ; -0.148 ; Fall       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 1.398  ; 1.398  ; Fall       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 1.193  ; 1.193  ; Fall       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 2.899  ; 2.899  ; Fall       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 3.018  ; 3.018  ; Fall       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 7.907  ; 7.907  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 7.651  ; 7.651  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 7.402  ; 7.402  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 7.792  ; 7.792  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 7.657  ; 7.657  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 7.624  ; 7.624  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 7.640  ; 7.640  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 7.656  ; 7.656  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 7.907  ; 7.907  ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 7.336  ; 7.336  ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 7.339  ; 7.339  ; Rise       ; CLOCK_50        ;
; HEX0[*]      ; KEY[1]     ; 13.920 ; 13.920 ; Rise       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 13.920 ; 13.920 ; Rise       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 13.885 ; 13.885 ; Rise       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 13.897 ; 13.897 ; Rise       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 13.672 ; 13.672 ; Rise       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 13.663 ; 13.663 ; Rise       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 13.643 ; 13.643 ; Rise       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 13.652 ; 13.652 ; Rise       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 11.110 ; 11.110 ; Rise       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 11.005 ; 11.005 ; Rise       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 11.110 ; 11.110 ; Rise       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 10.675 ; 10.675 ; Rise       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 10.660 ; 10.660 ; Rise       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 10.722 ; 10.722 ; Rise       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 10.945 ; 10.945 ; Rise       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 10.974 ; 10.974 ; Rise       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 11.000 ; 11.000 ; Rise       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 10.819 ; 10.819 ; Rise       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 10.647 ; 10.647 ; Rise       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 10.727 ; 10.727 ; Rise       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 10.699 ; 10.699 ; Rise       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 10.864 ; 10.864 ; Rise       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 11.000 ; 11.000 ; Rise       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 10.951 ; 10.951 ; Rise       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 10.693 ; 10.693 ; Rise       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 10.580 ; 10.580 ; Rise       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 10.432 ; 10.432 ; Rise       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 10.471 ; 10.471 ; Rise       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 10.429 ; 10.429 ; Rise       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 10.475 ; 10.475 ; Rise       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 10.656 ; 10.656 ; Rise       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 10.693 ; 10.693 ; Rise       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 11.973 ; 11.973 ; Rise       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 11.675 ; 11.675 ; Rise       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 11.687 ; 11.687 ; Rise       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 11.687 ; 11.687 ; Rise       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 11.826 ; 11.826 ; Rise       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 11.846 ; 11.846 ; Rise       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 11.973 ; 11.973 ; Rise       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 12.061 ; 12.061 ; Rise       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 12.061 ; 12.061 ; Rise       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 12.033 ; 12.033 ; Rise       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 12.035 ; 12.035 ; Rise       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 12.046 ; 12.046 ; Rise       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 11.745 ; 11.745 ; Rise       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 12.031 ; 12.031 ; Rise       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 11.748 ; 11.748 ; Rise       ; KEY[1]          ;
; HEX6[*]      ; KEY[1]     ; 11.538 ; 11.538 ; Rise       ; KEY[1]          ;
;  HEX6[0]     ; KEY[1]     ; 11.481 ; 11.481 ; Rise       ; KEY[1]          ;
;  HEX6[1]     ; KEY[1]     ; 11.525 ; 11.525 ; Rise       ; KEY[1]          ;
;  HEX6[2]     ; KEY[1]     ; 11.535 ; 11.535 ; Rise       ; KEY[1]          ;
;  HEX6[3]     ; KEY[1]     ; 11.503 ; 11.503 ; Rise       ; KEY[1]          ;
;  HEX6[4]     ; KEY[1]     ; 11.462 ; 11.462 ; Rise       ; KEY[1]          ;
;  HEX6[5]     ; KEY[1]     ; 11.491 ; 11.491 ; Rise       ; KEY[1]          ;
;  HEX6[6]     ; KEY[1]     ; 11.538 ; 11.538 ; Rise       ; KEY[1]          ;
; HEX7[*]      ; KEY[1]     ; 11.899 ; 11.899 ; Rise       ; KEY[1]          ;
;  HEX7[0]     ; KEY[1]     ; 11.612 ; 11.612 ; Rise       ; KEY[1]          ;
;  HEX7[1]     ; KEY[1]     ; 11.627 ; 11.627 ; Rise       ; KEY[1]          ;
;  HEX7[2]     ; KEY[1]     ; 11.576 ; 11.576 ; Rise       ; KEY[1]          ;
;  HEX7[3]     ; KEY[1]     ; 11.596 ; 11.596 ; Rise       ; KEY[1]          ;
;  HEX7[4]     ; KEY[1]     ; 11.586 ; 11.586 ; Rise       ; KEY[1]          ;
;  HEX7[5]     ; KEY[1]     ; 11.899 ; 11.899 ; Rise       ; KEY[1]          ;
;  HEX7[6]     ; KEY[1]     ; 11.788 ; 11.788 ; Rise       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 12.066 ; 12.066 ; Rise       ; KEY[1]          ;
;  LEDG[0]     ; KEY[1]     ; 12.066 ; 12.066 ; Rise       ; KEY[1]          ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 7.402  ; 7.402  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 7.651  ; 7.651  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 7.402  ; 7.402  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 7.792  ; 7.792  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 7.657  ; 7.657  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 7.624  ; 7.624  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 7.640  ; 7.640  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 7.656  ; 7.656  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 7.907  ; 7.907  ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 7.336  ; 7.336  ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 7.339  ; 7.339  ; Rise       ; CLOCK_50        ;
; HEX0[*]      ; KEY[1]     ; 12.253 ; 12.253 ; Rise       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 12.522 ; 12.522 ; Rise       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 12.488 ; 12.488 ; Rise       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 12.500 ; 12.500 ; Rise       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 12.274 ; 12.274 ; Rise       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 12.266 ; 12.266 ; Rise       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 12.253 ; 12.253 ; Rise       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 12.257 ; 12.257 ; Rise       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 10.196 ; 10.196 ; Rise       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 10.543 ; 10.543 ; Rise       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 10.643 ; 10.643 ; Rise       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 10.237 ; 10.237 ; Rise       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 10.196 ; 10.196 ; Rise       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 10.258 ; 10.258 ; Rise       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 10.482 ; 10.482 ; Rise       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 10.506 ; 10.506 ; Rise       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 10.184 ; 10.184 ; Rise       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 10.394 ; 10.394 ; Rise       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 10.184 ; 10.184 ; Rise       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 10.271 ; 10.271 ; Rise       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 10.234 ; 10.234 ; Rise       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 10.428 ; 10.428 ; Rise       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 10.537 ; 10.537 ; Rise       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 10.484 ; 10.484 ; Rise       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 9.946  ; 9.946  ; Rise       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 10.099 ; 10.099 ; Rise       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 9.948  ; 9.948  ; Rise       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 9.987  ; 9.987  ; Rise       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 9.946  ; 9.946  ; Rise       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 9.993  ; 9.993  ; Rise       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 10.198 ; 10.198 ; Rise       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 10.210 ; 10.210 ; Rise       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 11.586 ; 11.586 ; Rise       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 11.586 ; 11.586 ; Rise       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 11.594 ; 11.594 ; Rise       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 11.594 ; 11.594 ; Rise       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 11.737 ; 11.737 ; Rise       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 11.757 ; 11.757 ; Rise       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 11.885 ; 11.885 ; Rise       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 11.457 ; 11.457 ; Rise       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 11.772 ; 11.772 ; Rise       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 11.743 ; 11.743 ; Rise       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 11.745 ; 11.745 ; Rise       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 11.757 ; 11.757 ; Rise       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 11.457 ; 11.457 ; Rise       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 11.744 ; 11.744 ; Rise       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 11.458 ; 11.458 ; Rise       ; KEY[1]          ;
; HEX6[*]      ; KEY[1]     ; 11.285 ; 11.285 ; Rise       ; KEY[1]          ;
;  HEX6[0]     ; KEY[1]     ; 11.303 ; 11.303 ; Rise       ; KEY[1]          ;
;  HEX6[1]     ; KEY[1]     ; 11.323 ; 11.323 ; Rise       ; KEY[1]          ;
;  HEX6[2]     ; KEY[1]     ; 11.332 ; 11.332 ; Rise       ; KEY[1]          ;
;  HEX6[3]     ; KEY[1]     ; 11.295 ; 11.295 ; Rise       ; KEY[1]          ;
;  HEX6[4]     ; KEY[1]     ; 11.285 ; 11.285 ; Rise       ; KEY[1]          ;
;  HEX6[5]     ; KEY[1]     ; 11.287 ; 11.287 ; Rise       ; KEY[1]          ;
;  HEX6[6]     ; KEY[1]     ; 11.332 ; 11.332 ; Rise       ; KEY[1]          ;
; HEX7[*]      ; KEY[1]     ; 11.151 ; 11.151 ; Rise       ; KEY[1]          ;
;  HEX7[0]     ; KEY[1]     ; 11.183 ; 11.183 ; Rise       ; KEY[1]          ;
;  HEX7[1]     ; KEY[1]     ; 11.195 ; 11.195 ; Rise       ; KEY[1]          ;
;  HEX7[2]     ; KEY[1]     ; 11.151 ; 11.151 ; Rise       ; KEY[1]          ;
;  HEX7[3]     ; KEY[1]     ; 11.165 ; 11.165 ; Rise       ; KEY[1]          ;
;  HEX7[4]     ; KEY[1]     ; 11.153 ; 11.153 ; Rise       ; KEY[1]          ;
;  HEX7[5]     ; KEY[1]     ; 11.468 ; 11.468 ; Rise       ; KEY[1]          ;
;  HEX7[6]     ; KEY[1]     ; 11.354 ; 11.354 ; Rise       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 12.066 ; 12.066 ; Rise       ; KEY[1]          ;
;  LEDG[0]     ; KEY[1]     ; 12.066 ; 12.066 ; Rise       ; KEY[1]          ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------+
; Fast Model Setup Summary                                 ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; CLOCK_50                        ; -2.594 ; -34.114       ;
; KEY[1]                          ; -1.973 ; -1608.019     ;
; clk_div:comb_3|clock_100hz_reg  ; 0.504  ; 0.000         ;
; clk_div:comb_3|clock_100Khz_reg ; 0.508  ; 0.000         ;
; clk_div:comb_3|clock_1Khz_reg   ; 0.508  ; 0.000         ;
; clk_div:comb_3|clock_1Mhz_reg   ; 0.508  ; 0.000         ;
; clk_div:comb_3|clock_10Hz_reg   ; 0.509  ; 0.000         ;
; clk_div:comb_3|clock_10Khz_reg  ; 0.512  ; 0.000         ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast Model Hold Summary                                  ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; CLOCK_50                        ; -0.078 ; -0.151        ;
; clk_div:comb_3|clock_100Khz_reg ; 0.215  ; 0.000         ;
; clk_div:comb_3|clock_100hz_reg  ; 0.215  ; 0.000         ;
; clk_div:comb_3|clock_10Hz_reg   ; 0.215  ; 0.000         ;
; clk_div:comb_3|clock_10Khz_reg  ; 0.215  ; 0.000         ;
; clk_div:comb_3|clock_1Khz_reg   ; 0.215  ; 0.000         ;
; clk_div:comb_3|clock_1Mhz_reg   ; 0.215  ; 0.000         ;
; KEY[1]                          ; 0.239  ; 0.000         ;
+---------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; KEY[1]                          ; -2.000 ; -1918.524     ;
; CLOCK_50                        ; -1.380 ; -76.380       ;
; clk_div:comb_3|clock_100Khz_reg ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_100hz_reg  ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_10Hz_reg   ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_10Khz_reg  ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_1Khz_reg   ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_1Mhz_reg   ; -0.500 ; -4.000        ;
+---------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                    ;
+--------+-------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.594 ; lcd_display_address[27] ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 2.038      ;
; -2.591 ; lcd_display_address[30] ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.586     ; 2.037      ;
; -2.558 ; lcd_display_address[22] ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.592     ; 1.998      ;
; -2.544 ; lcd_display_address[31] ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.988      ;
; -2.539 ; lcd_display_address[6]  ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.597     ; 1.974      ;
; -2.538 ; lcd_display_address[26] ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.586     ; 1.984      ;
; -2.534 ; q[26]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.586     ; 1.980      ;
; -2.533 ; lcd_display_address[29] ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.977      ;
; -2.532 ; lcd_display_address[3]  ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.586     ; 1.978      ;
; -2.531 ; lcd_display_address[5]  ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.597     ; 1.966      ;
; -2.512 ; lcd_display_address[27] ; LCD_Display:comb_701|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.578     ; 1.966      ;
; -2.509 ; lcd_display_address[30] ; LCD_Display:comb_701|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.576     ; 1.965      ;
; -2.509 ; lcd_display_address[30] ; LCD_Display:comb_701|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.576     ; 1.965      ;
; -2.496 ; q[27]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.940      ;
; -2.496 ; q[18]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.596     ; 1.932      ;
; -2.492 ; q[31]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.936      ;
; -2.485 ; lcd_display_address[7]  ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.586     ; 1.931      ;
; -2.480 ; q[30]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.586     ; 1.926      ;
; -2.479 ; lcd_display_address[25] ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.923      ;
; -2.476 ; lcd_display_address[28] ; LCD_Display:comb_701|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.582     ; 1.926      ;
; -2.476 ; lcd_display_address[22] ; LCD_Display:comb_701|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.582     ; 1.926      ;
; -2.476 ; lcd_display_address[22] ; LCD_Display:comb_701|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.582     ; 1.926      ;
; -2.472 ; lcd_display_address[17] ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.916      ;
; -2.472 ; q[4]                    ; LCD_Display:comb_701|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.586     ; 1.918      ;
; -2.469 ; lcd_display_address[27] ; LCD_Display:comb_701|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.578     ; 1.923      ;
; -2.468 ; lcd_display_address[4]  ; LCD_Display:comb_701|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.580     ; 1.920      ;
; -2.466 ; lcd_display_address[30] ; LCD_Display:comb_701|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.576     ; 1.922      ;
; -2.466 ; lcd_display_address[0]  ; LCD_Display:comb_701|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.580     ; 1.918      ;
; -2.462 ; lcd_display_address[31] ; LCD_Display:comb_701|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.578     ; 1.916      ;
; -2.462 ; lcd_display_address[24] ; LCD_Display:comb_701|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.582     ; 1.912      ;
; -2.457 ; lcd_display_address[6]  ; LCD_Display:comb_701|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.587     ; 1.902      ;
; -2.457 ; lcd_display_address[6]  ; LCD_Display:comb_701|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.587     ; 1.902      ;
; -2.456 ; lcd_display_address[26] ; LCD_Display:comb_701|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.576     ; 1.912      ;
; -2.456 ; lcd_display_address[26] ; LCD_Display:comb_701|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.576     ; 1.912      ;
; -2.455 ; q[25]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.599     ; 1.888      ;
; -2.455 ; lcd_display_address[27] ; LCD_Display:comb_701|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.578     ; 1.909      ;
; -2.452 ; q[26]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.576     ; 1.908      ;
; -2.452 ; q[26]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.576     ; 1.908      ;
; -2.451 ; lcd_display_address[29] ; LCD_Display:comb_701|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.578     ; 1.905      ;
; -2.451 ; lcd_display_address[29] ; LCD_Display:comb_701|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.578     ; 1.905      ;
; -2.450 ; lcd_display_address[3]  ; LCD_Display:comb_701|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.576     ; 1.906      ;
; -2.449 ; lcd_display_address[5]  ; LCD_Display:comb_701|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.587     ; 1.894      ;
; -2.449 ; lcd_display_address[5]  ; LCD_Display:comb_701|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.587     ; 1.894      ;
; -2.446 ; q[22]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.596     ; 1.882      ;
; -2.441 ; q[3]                    ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.586     ; 1.887      ;
; -2.439 ; lcd_display_address[18] ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.592     ; 1.879      ;
; -2.433 ; lcd_display_address[21] ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.590     ; 1.875      ;
; -2.433 ; lcd_display_address[22] ; LCD_Display:comb_701|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.582     ; 1.883      ;
; -2.430 ; q[17]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.592     ; 1.870      ;
; -2.419 ; lcd_display_address[31] ; LCD_Display:comb_701|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.578     ; 1.873      ;
; -2.414 ; q[27]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.578     ; 1.868      ;
; -2.414 ; q[18]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.586     ; 1.860      ;
; -2.414 ; q[18]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.586     ; 1.860      ;
; -2.414 ; lcd_display_address[6]  ; LCD_Display:comb_701|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.587     ; 1.859      ;
; -2.413 ; lcd_display_address[26] ; LCD_Display:comb_701|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.576     ; 1.869      ;
; -2.412 ; q[10]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.596     ; 1.848      ;
; -2.410 ; lcd_display_address[2]  ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.597     ; 1.845      ;
; -2.410 ; q[31]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.578     ; 1.864      ;
; -2.409 ; q[26]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.576     ; 1.865      ;
; -2.408 ; lcd_display_address[29] ; LCD_Display:comb_701|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.578     ; 1.862      ;
; -2.407 ; lcd_display_address[28] ; LCD_Display:comb_701|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.582     ; 1.857      ;
; -2.407 ; lcd_display_address[3]  ; LCD_Display:comb_701|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.576     ; 1.863      ;
; -2.406 ; lcd_display_address[5]  ; LCD_Display:comb_701|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.587     ; 1.851      ;
; -2.405 ; lcd_display_address[31] ; LCD_Display:comb_701|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.578     ; 1.859      ;
; -2.403 ; lcd_display_address[7]  ; LCD_Display:comb_701|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.576     ; 1.859      ;
; -2.403 ; q[4]                    ; LCD_Display:comb_701|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.586     ; 1.849      ;
; -2.401 ; lcd_display_address[1]  ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.597     ; 1.836      ;
; -2.399 ; lcd_display_address[4]  ; LCD_Display:comb_701|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.580     ; 1.851      ;
; -2.398 ; q[30]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.576     ; 1.854      ;
; -2.398 ; q[30]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.576     ; 1.854      ;
; -2.397 ; lcd_display_address[25] ; LCD_Display:comb_701|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.578     ; 1.851      ;
; -2.397 ; lcd_display_address[25] ; LCD_Display:comb_701|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.578     ; 1.851      ;
; -2.397 ; lcd_display_address[0]  ; LCD_Display:comb_701|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.580     ; 1.849      ;
; -2.393 ; lcd_display_address[3]  ; LCD_Display:comb_701|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.576     ; 1.849      ;
; -2.393 ; lcd_display_address[24] ; LCD_Display:comb_701|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.582     ; 1.843      ;
; -2.390 ; lcd_display_address[17] ; LCD_Display:comb_701|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.578     ; 1.844      ;
; -2.390 ; lcd_display_address[17] ; LCD_Display:comb_701|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.578     ; 1.844      ;
; -2.377 ; q[19]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.591     ; 1.818      ;
; -2.374 ; q[29]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.599     ; 1.807      ;
; -2.373 ; q[7]                    ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.586     ; 1.819      ;
; -2.373 ; q[25]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.589     ; 1.816      ;
; -2.373 ; q[25]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.589     ; 1.816      ;
; -2.371 ; q[27]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.578     ; 1.825      ;
; -2.371 ; q[18]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.586     ; 1.817      ;
; -2.368 ; q[6]                    ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.597     ; 1.803      ;
; -2.367 ; lcd_display_address[9]  ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.591     ; 1.808      ;
; -2.367 ; q[31]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.578     ; 1.821      ;
; -2.367 ; q[23]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.591     ; 1.808      ;
; -2.364 ; q[22]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.586     ; 1.810      ;
; -2.364 ; q[22]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.586     ; 1.810      ;
; -2.360 ; lcd_display_address[7]  ; LCD_Display:comb_701|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.576     ; 1.816      ;
; -2.359 ; q[2]                    ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.597     ; 1.794      ;
; -2.359 ; q[3]                    ; LCD_Display:comb_701|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.576     ; 1.815      ;
; -2.357 ; lcd_display_address[18] ; LCD_Display:comb_701|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.582     ; 1.807      ;
; -2.357 ; lcd_display_address[18] ; LCD_Display:comb_701|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.582     ; 1.807      ;
; -2.357 ; q[27]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.578     ; 1.811      ;
; -2.355 ; q[30]                   ; LCD_Display:comb_701|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.576     ; 1.811      ;
; -2.354 ; lcd_display_address[25] ; LCD_Display:comb_701|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.578     ; 1.808      ;
; -2.353 ; lcd_display_address[19] ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.591     ; 1.794      ;
; -2.353 ; lcd_display_address[10] ; LCD_Display:comb_701|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.592     ; 1.793      ;
+--------+-------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[1]'                                                                                                                                    ;
+--------+--------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.973 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[14]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.027     ; 2.478      ;
; -1.944 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[8]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.015     ; 2.461      ;
; -1.943 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[15]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.027     ; 2.448      ;
; -1.942 ; writeIF_ID:comb_43|rt[3]             ; regfile32x32:comb_37|data_out_2[11]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.000      ; 2.474      ;
; -1.934 ; writeIF_ID:comb_43|rt[2]             ; regfile32x32:comb_37|data_out_2[11]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.001      ; 2.467      ;
; -1.930 ; regfile32x32:comb_37|regfile[6][14]  ; regfile32x32:comb_37|data_out_debug[14] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 2.469      ;
; -1.900 ; writeIF_ID:comb_43|rs[0]             ; regfile32x32:comb_37|data_out_1[14]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.027     ; 2.405      ;
; -1.888 ; writeIF_ID:comb_43|rt[2]             ; regfile32x32:comb_37|data_out_2[30]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 2.429      ;
; -1.886 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[10]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.004     ; 2.414      ;
; -1.886 ; writeIF_ID:comb_43|rt[3]             ; regfile32x32:comb_37|data_out_2[23]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 2.423      ;
; -1.875 ; writeIF_ID:comb_43|rt[3]             ; regfile32x32:comb_37|data_out_2[8]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.010     ; 2.397      ;
; -1.872 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[18]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.002      ; 2.406      ;
; -1.872 ; regfile32x32:comb_37|regfile[7][14]  ; regfile32x32:comb_37|data_out_debug[14] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.009     ; 2.395      ;
; -1.871 ; writeIF_ID:comb_43|rt[1]             ; regfile32x32:comb_37|data_out_2[11]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.011     ; 2.392      ;
; -1.869 ; writeIF_ID:comb_43|rt[2]             ; regfile32x32:comb_37|data_out_2[6]      ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 2.408      ;
; -1.867 ; writeIF_ID:comb_43|rt[0]             ; regfile32x32:comb_37|data_out_2[10]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.008     ; 2.391      ;
; -1.866 ; regfile32x32:comb_37|regfile[0][8]   ; regfile32x32:comb_37|data_out_1[8]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.016     ; 2.382      ;
; -1.857 ; regfile32x32:comb_37|regfile[24][17] ; regfile32x32:comb_37|data_out_1[17]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 2.395      ;
; -1.850 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[17]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 2.387      ;
; -1.849 ; writeIF_ID:comb_43|rt[3]             ; regfile32x32:comb_37|data_out_2[30]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 2.389      ;
; -1.847 ; writeIF_ID:comb_43|rt[0]             ; regfile32x32:comb_37|data_out_2[21]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 2.372      ;
; -1.847 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[10]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.008     ; 2.371      ;
; -1.846 ; regfile32x32:comb_37|regfile[10][11] ; regfile32x32:comb_37|data_out_debug[11] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.014      ; 2.392      ;
; -1.842 ; writeIF_ID:comb_43|rt[2]             ; regfile32x32:comb_37|data_out_2[22]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.011     ; 2.363      ;
; -1.841 ; writeIF_ID:comb_43|rt[3]             ; regfile32x32:comb_37|data_out_2[18]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.018     ; 2.355      ;
; -1.837 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[24]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.014     ; 2.355      ;
; -1.837 ; writeIF_ID:comb_43|rt[1]             ; regfile32x32:comb_37|data_out_2[21]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.010     ; 2.359      ;
; -1.836 ; writeIF_ID:comb_43|rt[2]             ; regfile32x32:comb_37|data_out_2[19]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 2.365      ;
; -1.834 ; writeIF_ID:comb_43|rt[0]             ; regfile32x32:comb_37|data_out_2[9]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.008     ; 2.358      ;
; -1.831 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[9]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.012     ; 2.351      ;
; -1.831 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[13]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.015     ; 2.348      ;
; -1.831 ; writeIF_ID:comb_43|rt[0]             ; regfile32x32:comb_37|data_out_2[30]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.000      ; 2.363      ;
; -1.831 ; writeIF_ID:comb_43|rt[3]             ; regfile32x32:comb_37|data_out_2[6]      ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 2.369      ;
; -1.829 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[27]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.013     ; 2.348      ;
; -1.827 ; writeIF_ID:comb_43|rt[2]             ; regfile32x32:comb_37|data_out_2[18]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.017     ; 2.342      ;
; -1.823 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[29]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.020     ; 2.335      ;
; -1.821 ; writeIF_ID:comb_43|rt[3]             ; regfile32x32:comb_37|data_out_2[19]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.004     ; 2.349      ;
; -1.820 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[18]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 2.358      ;
; -1.819 ; writeIF_ID:comb_43|rs[0]             ; regfile32x32:comb_37|data_out_1[8]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.015     ; 2.336      ;
; -1.819 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[15]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.019     ; 2.332      ;
; -1.816 ; writeIF_ID:comb_43|rt[1]             ; regfile32x32:comb_37|data_out_2[25]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.014     ; 2.334      ;
; -1.816 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[25]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 2.353      ;
; -1.815 ; writeIF_ID:comb_43|rt[1]             ; regfile32x32:comb_37|data_out_2[9]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.011     ; 2.336      ;
; -1.815 ; regfile32x32:comb_37|regfile[16][15] ; regfile32x32:comb_37|data_out_1[15]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.012     ; 2.335      ;
; -1.814 ; regfile32x32:comb_37|regfile[2][27]  ; regfile32x32:comb_37|data_out_debug[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 2.354      ;
; -1.813 ; writeIF_ID:comb_43|rt[1]             ; regfile32x32:comb_37|data_out_2[10]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.011     ; 2.334      ;
; -1.812 ; writeIF_ID:comb_43|rt[3]             ; regfile32x32:comb_37|data_out_2[17]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 2.352      ;
; -1.811 ; writeIF_ID:comb_43|rt[2]             ; regfile32x32:comb_37|data_out_2[17]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 2.352      ;
; -1.810 ; writeIF_ID:comb_43|rt[1]             ; regfile32x32:comb_37|data_out_2[12]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.011     ; 2.331      ;
; -1.809 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[24]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.018     ; 2.323      ;
; -1.808 ; regfile32x32:comb_37|regfile[8][15]  ; regfile32x32:comb_37|data_out_1[15]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.024     ; 2.316      ;
; -1.808 ; regfile32x32:comb_37|regfile[4][25]  ; regfile32x32:comb_37|data_out_2[25]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.015     ; 2.325      ;
; -1.807 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[28]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 2.332      ;
; -1.806 ; regfile32x32:comb_37|regfile[9][15]  ; regfile32x32:comb_37|data_out_2[15]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 2.342      ;
; -1.806 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[17]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.001      ; 2.339      ;
; -1.805 ; regfile32x32:comb_37|regfile[4][21]  ; regfile32x32:comb_37|data_out_2[21]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.014      ; 2.351      ;
; -1.805 ; writeIF_ID:comb_43|rt[2]             ; regfile32x32:comb_37|data_out_2[8]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.009     ; 2.328      ;
; -1.804 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[4]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.006     ; 2.330      ;
; -1.804 ; writeIF_ID:comb_43|rt[3]             ; regfile32x32:comb_37|data_out_2[14]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.018     ; 2.318      ;
; -1.800 ; writeIF_ID:comb_43|rt[0]             ; regfile32x32:comb_37|data_out_2[7]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.006     ; 2.326      ;
; -1.800 ; regfile32x32:comb_37|regfile[21][11] ; regfile32x32:comb_37|data_out_2[11]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 2.335      ;
; -1.800 ; regfile32x32:comb_37|regfile[5][21]  ; regfile32x32:comb_37|data_out_2[21]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.014      ; 2.346      ;
; -1.798 ; writeIF_ID:comb_43|rt[0]             ; regfile32x32:comb_37|data_out_2[3]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.013     ; 2.317      ;
; -1.797 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[7]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.001     ; 2.328      ;
; -1.796 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[6]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.005     ; 2.323      ;
; -1.795 ; regfile32x32:comb_37|regfile[8][6]   ; regfile32x32:comb_37|data_out_1[6]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.004     ; 2.323      ;
; -1.793 ; writeIF_ID:comb_43|rt[3]             ; regfile32x32:comb_37|data_out_2[20]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 2.333      ;
; -1.793 ; writeIF_ID:comb_43|rt[1]             ; regfile32x32:comb_37|data_out_2[24]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.026     ; 2.299      ;
; -1.790 ; regfile32x32:comb_37|regfile[27][17] ; regfile32x32:comb_37|data_out_2[17]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 2.328      ;
; -1.788 ; regfile32x32:comb_37|regfile[18][24] ; regfile32x32:comb_37|data_out_1[24]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.018     ; 2.302      ;
; -1.787 ; writeIF_ID:comb_43|rs[0]             ; regfile32x32:comb_37|data_out_1[15]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.027     ; 2.292      ;
; -1.786 ; writeIF_ID:comb_43|rt[2]             ; regfile32x32:comb_37|data_out_2[14]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.017     ; 2.301      ;
; -1.780 ; regfile32x32:comb_37|regfile[17][7]  ; regfile32x32:comb_37|data_out_1[7]      ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.002      ; 2.314      ;
; -1.778 ; writeIF_ID:comb_43|rt[1]             ; regfile32x32:comb_37|data_out_2[3]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.016     ; 2.294      ;
; -1.777 ; regfile32x32:comb_37|regfile[25][20] ; regfile32x32:comb_37|data_out_2[20]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.012      ; 2.321      ;
; -1.776 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[7]      ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 2.311      ;
; -1.775 ; regfile32x32:comb_37|regfile[0][11]  ; regfile32x32:comb_37|data_out_debug[11] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.001      ; 2.308      ;
; -1.772 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[19]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.002      ; 2.306      ;
; -1.772 ; writeIF_ID:comb_43|rt[1]             ; regfile32x32:comb_37|data_out_2[15]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.000      ; 2.304      ;
; -1.769 ; writeIF_ID:comb_43|rt[1]             ; regfile32x32:comb_37|data_out_2[29]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.028     ; 2.273      ;
; -1.768 ; writeIF_ID:comb_43|rt[0]             ; regfile32x32:comb_37|data_out_2[23]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 2.297      ;
; -1.765 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[10]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.016     ; 2.281      ;
; -1.764 ; writeIF_ID:comb_43|rt[1]             ; regfile32x32:comb_37|data_out_2[13]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.027     ; 2.269      ;
; -1.764 ; writeIF_ID:comb_43|rt[1]             ; regfile32x32:comb_37|data_out_2[26]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.010     ; 2.286      ;
; -1.764 ; regfile32x32:comb_37|regfile[22][17] ; regfile32x32:comb_37|data_out_debug[17] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 2.289      ;
; -1.764 ; writeIF_ID:comb_43|rt[3]             ; regfile32x32:comb_37|data_out_2[22]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.012     ; 2.284      ;
; -1.764 ; regfile32x32:comb_37|regfile[28][19] ; regfile32x32:comb_37|data_out_2[19]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.008     ; 2.288      ;
; -1.763 ; regfile32x32:comb_37|regfile[16][19] ; regfile32x32:comb_37|data_out_1[19]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 2.299      ;
; -1.762 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[8]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 2.287      ;
; -1.761 ; writeIF_ID:comb_43|rt[2]             ; regfile32x32:comb_37|data_out_2[27]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.009     ; 2.284      ;
; -1.761 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[25]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.001      ; 2.294      ;
; -1.759 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[0]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 2.284      ;
; -1.759 ; writeIF_ID:comb_43|rt[0]             ; regfile32x32:comb_37|data_out_2[12]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.008     ; 2.283      ;
; -1.758 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[21]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.005     ; 2.285      ;
; -1.758 ; writeIF_ID:comb_43|rt[0]             ; regfile32x32:comb_37|data_out_2[26]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 2.283      ;
; -1.757 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[22]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.028     ; 2.261      ;
; -1.755 ; regfile32x32:comb_37|regfile[24][17] ; regfile32x32:comb_37|data_out_debug[17] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 2.291      ;
; -1.751 ; writeIF_ID:comb_43|rt[0]             ; regfile32x32:comb_37|data_out_2[4]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 2.276      ;
; -1.751 ; writeIF_ID:comb_43|rs[0]             ; regfile32x32:comb_37|data_out_1[7]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.009     ; 2.274      ;
; -1.750 ; writeMem_WB:comb_38|rd_WB[1]         ; regfile32x32:comb_37|regfile[0][0]      ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.013      ; 2.795      ;
+--------+--------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_3|clock_100hz_reg'                                                                                                                               ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.504 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.528      ;
; 0.504 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.528      ;
; 0.520 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.512      ;
; 0.522 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.510      ;
; 0.634 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.398      ;
; 0.634 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.398      ;
; 0.635 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.397      ;
; 0.635 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.397      ;
; 0.665 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_3|clock_100Khz_reg'                                                                                                                                  ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.508 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.524      ;
; 0.509 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.523      ;
; 0.521 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.511      ;
; 0.522 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.510      ;
; 0.560 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.472      ;
; 0.632 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.400      ;
; 0.632 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.400      ;
; 0.633 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.399      ;
; 0.665 ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_3|clock_1Khz_reg'                                                                                                                                ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.508 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.524      ;
; 0.509 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.523      ;
; 0.521 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.511      ;
; 0.521 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.511      ;
; 0.560 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.472      ;
; 0.631 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.401      ;
; 0.631 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.401      ;
; 0.632 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.400      ;
; 0.665 ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_3|clock_1Mhz_reg'                                                                                                                                  ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.508 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.524      ;
; 0.508 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.524      ;
; 0.511 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.521      ;
; 0.512 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.520      ;
; 0.561 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.471      ;
; 0.627 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.405      ;
; 0.627 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.405      ;
; 0.628 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.404      ;
; 0.665 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_3|clock_10Hz_reg'                                                                                                                            ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.509 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.523      ;
; 0.510 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.522      ;
; 0.513 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.519      ;
; 0.515 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.517      ;
; 0.630 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.402      ;
; 0.632 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.400      ;
; 0.633 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.399      ;
; 0.633 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.399      ;
; 0.665 ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_3|clock_10Khz_reg'                                                                                                                               ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.512 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.520      ;
; 0.512 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.520      ;
; 0.513 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.519      ;
; 0.514 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.518      ;
; 0.554 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.478      ;
; 0.554 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.478      ;
; 0.630 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.402      ;
; 0.630 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.402      ;
; 0.665 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                         ;
+--------+-------------------------------------------------+-------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -0.078 ; clk_div:comb_3|clock_1Khz_int                   ; clk_div:comb_3|clock_1Khz_reg                   ; clk_div:comb_3|clock_10Khz_reg  ; CLOCK_50    ; 0.000        ; 0.315      ; 0.389      ;
; -0.045 ; clk_div:comb_3|clock_10Khz_int                  ; clk_div:comb_3|clock_10Khz_reg                  ; clk_div:comb_3|clock_100Khz_reg ; CLOCK_50    ; 0.000        ; 0.289      ; 0.396      ;
; -0.022 ; clk_div:comb_3|clock_1Hz_int                    ; clk_div:comb_3|clock_1Hz_reg                    ; clk_div:comb_3|clock_10Hz_reg   ; CLOCK_50    ; 0.000        ; 0.266      ; 0.396      ;
; -0.006 ; clk_div:comb_3|clock_100hz_int                  ; clk_div:comb_3|clock_100hz_reg                  ; clk_div:comb_3|clock_1Khz_reg   ; CLOCK_50    ; 0.000        ; 0.249      ; 0.395      ;
; 0.090  ; clk_div:comb_3|clock_10Hz_int                   ; clk_div:comb_3|clock_10Hz_reg                   ; clk_div:comb_3|clock_100hz_reg  ; CLOCK_50    ; 0.000        ; 0.233      ; 0.475      ;
; 0.104  ; clk_div:comb_3|clock_100Khz_int                 ; clk_div:comb_3|clock_100Khz_reg                 ; clk_div:comb_3|clock_1Mhz_reg   ; CLOCK_50    ; 0.000        ; 0.145      ; 0.401      ;
; 0.215  ; LCD_Display:comb_701|state.DROP_LCD_EN          ; LCD_Display:comb_701|state.DROP_LCD_EN          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_701|next_command.RESET2        ; LCD_Display:comb_701|next_command.RESET2        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_701|next_command.RESET3        ; LCD_Display:comb_701|next_command.RESET3        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_701|next_command.FUNC_SET      ; LCD_Display:comb_701|next_command.FUNC_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_701|next_command.DISPLAY_OFF   ; LCD_Display:comb_701|next_command.DISPLAY_OFF   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_701|next_command.DISPLAY_CLEAR ; LCD_Display:comb_701|next_command.DISPLAY_CLEAR ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_701|next_command.DISPLAY_ON    ; LCD_Display:comb_701|next_command.DISPLAY_ON    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_701|next_command.MODE_SET      ; LCD_Display:comb_701|next_command.MODE_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_701|LCD_EN                     ; LCD_Display:comb_701|LCD_EN                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_701|LCD_RS                     ; LCD_Display:comb_701|LCD_RS                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_701|DATA_BUS_VALUE[1]          ; LCD_Display:comb_701|DATA_BUS_VALUE[1]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_701|DATA_BUS_VALUE[7]          ; LCD_Display:comb_701|DATA_BUS_VALUE[7]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.239  ; clk_div:comb_3|clock_1Mhz_int                   ; clk_div:comb_3|clock_1Mhz_reg                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.391      ;
; 0.241  ; LCD_Display:comb_701|next_command.MODE_SET      ; LCD_Display:comb_701|state.MODE_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.393      ;
; 0.243  ; LCD_Display:comb_701|state.RESET3               ; LCD_Display:comb_701|next_command.FUNC_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; LCD_Display:comb_701|state.DISPLAY_CLEAR        ; LCD_Display:comb_701|next_command.DISPLAY_ON    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.245  ; LCD_Display:comb_701|CLK_COUNT_400HZ[19]        ; LCD_Display:comb_701|CLK_COUNT_400HZ[19]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.397      ;
; 0.246  ; LCD_Display:comb_701|state.FUNC_SET             ; LCD_Display:comb_701|next_command.DISPLAY_OFF   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.398      ;
; 0.247  ; LCD_Display:comb_701|state.RESET2               ; LCD_Display:comb_701|next_command.RESET3        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.399      ;
; 0.251  ; LCD_Display:comb_701|next_command.LINE2         ; LCD_Display:comb_701|state.LINE2                ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.403      ;
; 0.252  ; LCD_Display:comb_701|state.RETURN_HOME          ; LCD_Display:comb_701|DATA_BUS_VALUE[7]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.404      ;
; 0.257  ; clk_div:comb_3|count_1Mhz[4]                    ; clk_div:comb_3|clock_1Mhz_int                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.409      ;
; 0.316  ; LCD_Display:comb_701|next_command.RESET3        ; LCD_Display:comb_701|state.RESET3               ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.468      ;
; 0.317  ; LCD_Display:comb_701|next_command.DISPLAY_ON    ; LCD_Display:comb_701|state.DISPLAY_ON           ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.469      ;
; 0.322  ; LCD_Display:comb_701|next_command.RETURN_HOME   ; LCD_Display:comb_701|state.RETURN_HOME          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.474      ;
; 0.323  ; LCD_Display:comb_701|state.DISPLAY_OFF          ; LCD_Display:comb_701|next_command.DISPLAY_CLEAR ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.475      ;
; 0.324  ; LCD_Display:comb_701|next_command.Print_String  ; LCD_Display:comb_701|state.Print_String         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.476      ;
; 0.354  ; LCD_Display:comb_701|CLK_COUNT_400HZ[1]         ; LCD_Display:comb_701|CLK_COUNT_400HZ[1]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.506      ;
; 0.357  ; LCD_Display:comb_701|CLK_COUNT_400HZ[10]        ; LCD_Display:comb_701|CLK_COUNT_400HZ[10]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; LCD_Display:comb_701|CLK_COUNT_400HZ[3]         ; LCD_Display:comb_701|CLK_COUNT_400HZ[3]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; clk_div:comb_3|count_1Mhz[0]                    ; clk_div:comb_3|count_1Mhz[0]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; LCD_Display:comb_701|CLK_COUNT_400HZ[5]         ; LCD_Display:comb_701|CLK_COUNT_400HZ[5]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; LCD_Display:comb_701|CLK_COUNT_400HZ[11]        ; LCD_Display:comb_701|CLK_COUNT_400HZ[11]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.363  ; LCD_Display:comb_701|CLK_COUNT_400HZ[7]         ; LCD_Display:comb_701|CLK_COUNT_400HZ[7]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; LCD_Display:comb_701|CLK_COUNT_400HZ[8]         ; LCD_Display:comb_701|CLK_COUNT_400HZ[8]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; LCD_Display:comb_701|CLK_COUNT_400HZ[9]         ; LCD_Display:comb_701|CLK_COUNT_400HZ[9]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.365  ; LCD_Display:comb_701|CLK_COUNT_400HZ[0]         ; LCD_Display:comb_701|CLK_COUNT_400HZ[0]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.367  ; LCD_Display:comb_701|CLK_COUNT_400HZ[12]        ; LCD_Display:comb_701|CLK_COUNT_400HZ[12]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; LCD_Display:comb_701|next_command.DISPLAY_CLEAR ; LCD_Display:comb_701|state.DISPLAY_CLEAR        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; LCD_Display:comb_701|state.RETURN_HOME          ; LCD_Display:comb_701|next_command.Print_String  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; LCD_Display:comb_701|state.Print_String         ; LCD_Display:comb_701|DATA_BUS_VALUE[6]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.368  ; LCD_Display:comb_701|CLK_COUNT_400HZ[14]        ; LCD_Display:comb_701|CLK_COUNT_400HZ[14]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368  ; LCD_Display:comb_701|CLK_COUNT_400HZ[17]        ; LCD_Display:comb_701|CLK_COUNT_400HZ[17]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368  ; LCD_Display:comb_701|next_command.FUNC_SET      ; LCD_Display:comb_701|state.FUNC_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.369  ; LCD_Display:comb_701|state.MODE_SET             ; LCD_Display:comb_701|DATA_BUS_VALUE[2]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; LCD_Display:comb_701|state.Print_String         ; LCD_Display:comb_701|next_command.LINE2         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.371  ; LCD_Display:comb_701|CLK_COUNT_400HZ[2]         ; LCD_Display:comb_701|CLK_COUNT_400HZ[2]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; LCD_Display:comb_701|state.Print_String         ; LCD_Display:comb_701|next_command.RETURN_HOME   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; clk_div:comb_3|count_1Mhz[1]                    ; clk_div:comb_3|count_1Mhz[1]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; clk_div:comb_3|count_1Mhz[3]                    ; clk_div:comb_3|count_1Mhz[3]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; clk_div:comb_3|count_1Mhz[6]                    ; clk_div:comb_3|count_1Mhz[6]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; LCD_Display:comb_701|CLK_COUNT_400HZ[4]         ; LCD_Display:comb_701|CLK_COUNT_400HZ[4]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.374  ; LCD_Display:comb_701|CLK_COUNT_400HZ[6]         ; LCD_Display:comb_701|CLK_COUNT_400HZ[6]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; LCD_Display:comb_701|CLK_COUNT_400HZ[18]        ; LCD_Display:comb_701|CLK_COUNT_400HZ[18]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; LCD_Display:comb_701|state.LINE2                ; LCD_Display:comb_701|DATA_BUS_VALUE[7]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; clk_div:comb_3|count_1Mhz[6]                    ; clk_div:comb_3|clock_1Mhz_int                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.378  ; LCD_Display:comb_701|CLK_COUNT_400HZ[13]        ; LCD_Display:comb_701|CLK_COUNT_400HZ[13]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; LCD_Display:comb_701|CLK_COUNT_400HZ[15]        ; LCD_Display:comb_701|CLK_COUNT_400HZ[15]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; LCD_Display:comb_701|CLK_COUNT_400HZ[16]        ; LCD_Display:comb_701|CLK_COUNT_400HZ[16]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.381  ; LCD_Display:comb_701|next_command.DISPLAY_OFF   ; LCD_Display:comb_701|state.DISPLAY_OFF          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.533      ;
; 0.384  ; clk_div:comb_3|count_1Mhz[2]                    ; clk_div:comb_3|count_1Mhz[2]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.536      ;
; 0.385  ; clk_div:comb_3|count_1Mhz[5]                    ; clk_div:comb_3|count_1Mhz[5]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.537      ;
; 0.385  ; clk_div:comb_3|count_1Mhz[4]                    ; clk_div:comb_3|count_1Mhz[4]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.537      ;
; 0.387  ; clk_div:comb_3|count_1Mhz[5]                    ; clk_div:comb_3|clock_1Mhz_int                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.539      ;
; 0.401  ; LCD_Display:comb_701|CHAR_COUNT[4]              ; LCD_Display:comb_701|CHAR_COUNT[4]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.553      ;
; 0.402  ; LCD_Display:comb_701|CHAR_COUNT[1]              ; LCD_Display:comb_701|CHAR_COUNT[1]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.554      ;
; 0.408  ; LCD_Display:comb_701|CHAR_COUNT[3]              ; LCD_Display:comb_701|CHAR_COUNT[3]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.560      ;
; 0.411  ; LCD_Display:comb_701|CHAR_COUNT[0]              ; LCD_Display:comb_701|CHAR_COUNT[0]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.563      ;
; 0.416  ; LCD_Display:comb_701|CHAR_COUNT[2]              ; LCD_Display:comb_701|CHAR_COUNT[2]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.568      ;
; 0.441  ; LCD_Display:comb_701|CLK_400HZ_Enable           ; LCD_Display:comb_701|LCD_EN                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.001      ; 0.594      ;
; 0.463  ; LCD_Display:comb_701|state.Print_String         ; LCD_Display:comb_701|LCD_RS                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.002     ; 0.613      ;
; 0.469  ; LCD_Display:comb_701|state.HOLD                 ; LCD_Display:comb_701|state.FUNC_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.621      ;
; 0.470  ; LCD_Display:comb_701|state.LINE2                ; LCD_Display:comb_701|DATA_BUS_VALUE[6]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.622      ;
; 0.475  ; LCD_Display:comb_701|CLK_COUNT_400HZ[12]        ; LCD_Display:comb_701|CLK_400HZ_Enable           ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.627      ;
; 0.477  ; LCD_Display:comb_701|state.DISPLAY_ON           ; LCD_Display:comb_701|next_command.MODE_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.008     ; 0.621      ;
; 0.480  ; LCD_Display:comb_701|state.HOLD                 ; LCD_Display:comb_701|state.RESET2               ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.632      ;
; 0.482  ; LCD_Display:comb_701|state.HOLD                 ; LCD_Display:comb_701|state.DISPLAY_CLEAR        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.634      ;
; 0.482  ; LCD_Display:comb_701|state.HOLD                 ; LCD_Display:comb_701|state.DISPLAY_OFF          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.634      ;
; 0.488  ; LCD_Display:comb_701|state.HOLD                 ; LCD_Display:comb_701|state.DROP_LCD_EN          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.002      ; 0.642      ;
; 0.488  ; LCD_Display:comb_701|state.HOLD                 ; LCD_Display:comb_701|next_command.RESET2        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.008     ; 0.632      ;
; 0.495  ; LCD_Display:comb_701|CLK_COUNT_400HZ[10]        ; LCD_Display:comb_701|CLK_COUNT_400HZ[11]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.647      ;
; 0.496  ; LCD_Display:comb_701|CLK_COUNT_400HZ[3]         ; LCD_Display:comb_701|CLK_COUNT_400HZ[4]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.497  ; LCD_Display:comb_701|state.HOLD                 ; LCD_Display:comb_701|state.Print_String         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.002      ; 0.651      ;
; 0.497  ; clk_div:comb_3|count_1Mhz[0]                    ; clk_div:comb_3|count_1Mhz[1]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.649      ;
; 0.498  ; LCD_Display:comb_701|state.HOLD                 ; LCD_Display:comb_701|state.RETURN_HOME          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.002      ; 0.652      ;
; 0.498  ; LCD_Display:comb_701|CLK_COUNT_400HZ[11]        ; LCD_Display:comb_701|CLK_COUNT_400HZ[12]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; LCD_Display:comb_701|CLK_COUNT_400HZ[5]         ; LCD_Display:comb_701|CLK_COUNT_400HZ[6]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.501  ; LCD_Display:comb_701|CLK_COUNT_400HZ[7]         ; LCD_Display:comb_701|CLK_COUNT_400HZ[8]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.501  ; LCD_Display:comb_701|CLK_COUNT_400HZ[8]         ; LCD_Display:comb_701|CLK_COUNT_400HZ[9]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.505  ; LCD_Display:comb_701|CLK_COUNT_400HZ[0]         ; LCD_Display:comb_701|CLK_COUNT_400HZ[1]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.505  ; LCD_Display:comb_701|CLK_COUNT_400HZ[12]        ; LCD_Display:comb_701|CLK_COUNT_400HZ[13]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.506  ; LCD_Display:comb_701|CLK_COUNT_400HZ[14]        ; LCD_Display:comb_701|CLK_COUNT_400HZ[15]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.658      ;
; 0.510  ; clk_div:comb_3|count_1Mhz[1]                    ; clk_div:comb_3|count_1Mhz[2]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.662      ;
; 0.510  ; clk_div:comb_3|count_1Mhz[3]                    ; clk_div:comb_3|count_1Mhz[4]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.662      ;
+--------+-------------------------------------------------+-------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_3|clock_100Khz_reg'                                                                                                                                   ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.247 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.400      ;
; 0.320 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.472      ;
; 0.358 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.511      ;
; 0.371 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.524      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_3|clock_100hz_reg'                                                                                                                                ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.245 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.398      ;
; 0.358 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.510      ;
; 0.360 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.512      ;
; 0.376 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.528      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_3|clock_10Hz_reg'                                                                                                                             ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.247 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.400      ;
; 0.250 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.402      ;
; 0.365 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.517      ;
; 0.367 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.519      ;
; 0.370 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.523      ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_3|clock_10Khz_reg'                                                                                                                                ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.250 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.402      ;
; 0.326 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.478      ;
; 0.366 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.520      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_3|clock_1Khz_reg'                                                                                                                                 ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.248 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.401      ;
; 0.320 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.472      ;
; 0.359 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.511      ;
; 0.371 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.524      ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_3|clock_1Mhz_reg'                                                                                                                                   ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.252 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.404      ;
; 0.253 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.405      ;
; 0.253 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.405      ;
; 0.319 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.471      ;
; 0.368 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.521      ;
; 0.372 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.524      ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[1]'                                                                                                                                                                                                                                                           ;
+-------+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                             ; To Node                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.239 ; pc[31]                                                                                ; pc[31]                                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.391      ;
; 0.243 ; regfile32x32:comb_37|counter[15]                                                      ; regfile32x32:comb_37|counter[15]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; writeEX_MEM:comb_40|rd_mem[0]                                                         ; writeMem_WB:comb_38|rd_WB[0]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.395      ;
; 0.314 ; writeIF_ID:comb_43|rd[3]                                                              ; writeID_EX:comb_42|exec_rd[3]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.466      ;
; 0.316 ; writeIF_ID:comb_43|rd[1]                                                              ; writeID_EX:comb_42|exec_rd[1]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.468      ;
; 0.316 ; writeID_EX:comb_42|exec_rd[1]                                                         ; writeEX_MEM:comb_40|rd_mem[1]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.468      ;
; 0.317 ; writeEX_MEM:comb_40|rd_mem[2]                                                         ; writeMem_WB:comb_38|rd_WB[2]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.469      ;
; 0.326 ; writeID_EX:comb_42|exec_data_1[31]                                                    ; writeEX_MEM:comb_40|mem_addr[31]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.478      ;
; 0.327 ; writeEX_MEM:comb_40|mem_addr[7]                                                       ; writeMem_WB:comb_38|d2_WB[7]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.479      ;
; 0.338 ; writeEX_MEM:comb_40|mem_addr[6]                                                       ; writeMem_WB:comb_38|d2_WB[6]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.490      ;
; 0.353 ; pc[17]                                                                                ; pc[17]                                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.505      ;
; 0.355 ; regfile32x32:comb_37|counter[0]                                                       ; regfile32x32:comb_37|counter[0]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.507      ;
; 0.356 ; pc[30]                                                                                ; pc[30]                                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; pc[18]                                                                                ; pc[18]                                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; pc[10]                                                                                ; pc[10]                                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; pc[12]                                                                                ; pc[12]                                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; pc[19]                                                                                ; pc[19]                                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; pc[26]                                                                                ; pc[26]                                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; pc[28]                                                                                ; pc[28]                                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; regfile32x32:comb_37|counter[1]                                                       ; regfile32x32:comb_37|counter[1]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; pc[2]                                                                                 ; pc[2]                                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; pc[8]                                                                                 ; pc[8]                                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; pc[14]                                                                                ; pc[14]                                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; pc[15]                                                                                ; pc[15]                                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; pc[16]                                                                                ; pc[16]                                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; pc[21]                                                                                ; pc[21]                                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; pc[24]                                                                                ; pc[24]                                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; regfile32x32:comb_37|counter[2]                                                       ; regfile32x32:comb_37|counter[2]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; regfile32x32:comb_37|counter[9]                                                       ; regfile32x32:comb_37|counter[9]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; regfile32x32:comb_37|counter[11]                                                      ; regfile32x32:comb_37|counter[11]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; pc[3]                                                                                 ; pc[3]                                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; regfile32x32:comb_37|counter[4]                                                       ; regfile32x32:comb_37|counter[4]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; regfile32x32:comb_37|counter[7]                                                       ; regfile32x32:comb_37|counter[7]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; regfile32x32:comb_37|counter[13]                                                      ; regfile32x32:comb_37|counter[13]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; regfile32x32:comb_37|counter[14]                                                      ; regfile32x32:comb_37|counter[14]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; pc[5]                                                                                 ; pc[5]                                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; writeID_EX:comb_42|exec_rd[4]                                                         ; writeEX_MEM:comb_40|rd_mem[4]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; writeEX_MEM:comb_40|rd_mem[1]                                                         ; writeMem_WB:comb_38|rd_WB[1]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; writeIF_ID:comb_43|rd[2]                                                              ; writeID_EX:comb_42|exec_rd[2]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; writeIF_ID:comb_43|rd[0]                                                              ; writeID_EX:comb_42|exec_rd[0]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; writeID_EX:comb_42|exec_rd[3]                                                         ; writeEX_MEM:comb_40|rd_mem[3]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; writeEX_MEM:comb_40|rd_mem[3]                                                         ; writeMem_WB:comb_38|rd_WB[3]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; writeIF_ID:comb_43|rd[4]                                                              ; writeID_EX:comb_42|exec_rd[4]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.516      ;
; 0.369 ; pc[9]                                                                                 ; pc[9]                                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; pc[11]                                                                                ; pc[11]                                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; pc[20]                                                                                ; pc[20]                                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; pc[25]                                                                                ; pc[25]                                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; pc[27]                                                                                ; pc[27]                                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; pc[13]                                                                                ; pc[13]                                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; pc[22]                                                                                ; pc[22]                                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; pc[23]                                                                                ; pc[23]                                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; pc[29]                                                                                ; pc[29]                                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; regfile32x32:comb_37|counter[3]                                                       ; regfile32x32:comb_37|counter[3]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; regfile32x32:comb_37|counter[8]                                                       ; regfile32x32:comb_37|counter[8]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; regfile32x32:comb_37|counter[10]                                                      ; regfile32x32:comb_37|counter[10]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; pc[4]                                                                                 ; pc[4]                                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; regfile32x32:comb_37|counter[5]                                                       ; regfile32x32:comb_37|counter[5]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; regfile32x32:comb_37|counter[6]                                                       ; regfile32x32:comb_37|counter[6]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; regfile32x32:comb_37|counter[12]                                                      ; regfile32x32:comb_37|counter[12]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; pc[6]                                                                                 ; pc[6]                                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; pc[7]                                                                                 ; pc[7]                                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; writeEX_MEM:comb_40|rd_mem[4]                                                         ; writeMem_WB:comb_38|rd_WB[4]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; writeID_EX:comb_42|exec_rd[2]                                                         ; writeEX_MEM:comb_40|rd_mem[2]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.526      ;
; 0.377 ; writeID_EX:comb_42|exec_rd[0]                                                         ; writeEX_MEM:comb_40|rd_mem[0]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.529      ;
; 0.385 ; writeEX_MEM:comb_40|mem_addr[5]                                                       ; writeMem_WB:comb_38|d2_WB[5]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.024      ; 0.561      ;
; 0.399 ; writeEX_MEM:comb_40|mem_addr[15]                                                      ; writeMem_WB:comb_38|d2_WB[15]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.551      ;
; 0.411 ; writeEX_MEM:comb_40|mem_addr[18]                                                      ; writeMem_WB:comb_38|d2_WB[18]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.563      ;
; 0.412 ; writeEX_MEM:comb_40|mem_addr[16]                                                      ; writeMem_WB:comb_38|d2_WB[16]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.564      ;
; 0.431 ; writeID_EX:comb_42|exec_data_1[23]                                                    ; writeEX_MEM:comb_40|mem_addr[23]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.583      ;
; 0.437 ; writeID_EX:comb_42|exec_data_1[17]                                                    ; writeEX_MEM:comb_40|mem_addr[17]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.589      ;
; 0.438 ; writeID_EX:comb_42|exec_data_2[28]                                                    ; writeEX_MEM:comb_40|mem_addr[28]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.590      ;
; 0.438 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[29] ; q[29]                                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.044     ; 0.546      ;
; 0.439 ; writeID_EX:comb_42|exec_data_1[3]                                                     ; writeEX_MEM:comb_40|mem_addr[3]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.591      ;
; 0.440 ; writeID_EX:comb_42|exec_data_1[2]                                                     ; writeEX_MEM:comb_40|mem_addr[2]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.592      ;
; 0.442 ; writeID_EX:comb_42|exec_data_1[18]                                                    ; writeEX_MEM:comb_40|mem_addr[18]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.594      ;
; 0.442 ; writeID_EX:comb_42|exec_data_1[19]                                                    ; writeEX_MEM:comb_40|mem_addr[19]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.594      ;
; 0.446 ; writeID_EX:comb_42|exec_data_1[13]                                                    ; writeEX_MEM:comb_40|mem_addr[13]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.598      ;
; 0.448 ; pc[2]                                                                                 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|ram_block1a0~porta_address_reg2 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.071      ; 0.657      ;
; 0.449 ; writeEX_MEM:comb_40|mem_addr[1]                                                       ; writeMem_WB:comb_38|d2_WB[1]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.024      ; 0.625      ;
; 0.452 ; writeEX_MEM:comb_40|mem_addr[8]                                                       ; writeMem_WB:comb_38|d2_WB[8]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.604      ;
; 0.452 ; writeID_EX:comb_42|exec_data_2[16]                                                    ; writeEX_MEM:comb_40|mem_addr[16]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.604      ;
; 0.453 ; writeID_EX:comb_42|exec_data_2[4]                                                     ; writeEX_MEM:comb_40|mem_addr[4]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.605      ;
; 0.455 ; writeEX_MEM:comb_40|mem_addr[27]                                                      ; writeMem_WB:comb_38|d2_WB[27]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.607      ;
; 0.457 ; writeEX_MEM:comb_40|mem_addr[29]                                                      ; writeMem_WB:comb_38|d2_WB[29]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.609      ;
; 0.458 ; writeEX_MEM:comb_40|mem_addr[14]                                                      ; writeMem_WB:comb_38|d2_WB[14]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.610      ;
; 0.460 ; writeEX_MEM:comb_40|mem_addr[10]                                                      ; writeMem_WB:comb_38|d2_WB[10]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.006     ; 0.606      ;
; 0.471 ; writeEX_MEM:comb_40|mem_addr[17]                                                      ; writeMem_WB:comb_38|d2_WB[17]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.623      ;
; 0.475 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[5]  ; q[5]                                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.044     ; 0.583      ;
; 0.477 ; writeID_EX:comb_42|exec_data_1[14]                                                    ; writeEX_MEM:comb_40|mem_addr[14]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.024     ; 0.605      ;
; 0.479 ; writeID_EX:comb_42|exec_data_1[5]                                                     ; writeEX_MEM:comb_40|mem_addr[5]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.024     ; 0.607      ;
; 0.479 ; writeID_EX:comb_42|exec_data_1[12]                                                    ; writeEX_MEM:comb_40|mem_addr[12]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.024     ; 0.607      ;
; 0.480 ; writeID_EX:comb_42|exec_data_1[4]                                                     ; writeEX_MEM:comb_40|mem_addr[4]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.024     ; 0.608      ;
; 0.481 ; writeID_EX:comb_42|exec_data_1[9]                                                     ; writeEX_MEM:comb_40|mem_addr[9]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.024     ; 0.609      ;
; 0.489 ; writeID_EX:comb_42|exec_data_1[1]                                                     ; writeEX_MEM:comb_40|mem_addr[1]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.024     ; 0.617      ;
; 0.490 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[6]  ; q[6]                                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.044     ; 0.598      ;
; 0.490 ; pc[31]                                                                                ; lcd_display_address[31]                                                                                       ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.002     ; 0.640      ;
; 0.491 ; pc[17]                                                                                ; pc[18]                                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.643      ;
; 0.491 ; writeID_EX:comb_42|exec_data_2[14]                                                    ; writeEX_MEM:comb_40|mem_addr[14]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.024     ; 0.619      ;
; 0.492 ; writeID_EX:comb_42|exec_data_1[8]                                                     ; writeEX_MEM:comb_40|mem_addr[8]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.024     ; 0.620      ;
; 0.492 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[2]  ; q[2]                                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.044     ; 0.600      ;
+-------+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[1]'                                                                                                                                                        ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                        ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[16]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[16]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[17]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[17]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[18]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[18]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[19]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[19]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[20]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[20]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[21]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[21]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[22]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[22]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[23]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[23]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[24]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[24]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[25]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[25]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[26]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[26]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[27]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[27]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[28]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[28]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[29]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[29]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[30]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[30]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[31]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[31]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg8  ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_701|state.DROP_LCD_EN          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_100Khz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[2]|clk                ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_100hz_reg'                                                                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[2]|clk                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Hz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[2]|clk                ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Khz_reg'                                                                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[2]|clk                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Khz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[2]|clk              ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Mhz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[2]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[2]|clk             ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; 2.721  ; 2.721  ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 2.721  ; 2.721  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 1.836  ; 1.836  ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 0.287  ; 0.287  ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; -1.178 ; -1.178 ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; -0.567 ; -0.567 ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; -1.081 ; -1.081 ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; -1.243 ; -1.243 ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; -1.311 ; -1.311 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; -1.302 ; -1.302 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; -1.616 ; -1.616 ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; -1.586 ; -1.586 ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; -1.356 ; -1.356 ; Rise       ; KEY[1]          ;
;  SW[15]   ; KEY[1]     ; 1.730  ; 1.730  ; Rise       ; KEY[1]          ;
;  SW[16]   ; KEY[1]     ; 1.836  ; 1.836  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 2.069  ; 2.069  ; Fall       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 2.069  ; 2.069  ; Fall       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 1.403  ; 1.403  ; Fall       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 1.425  ; 1.425  ; Fall       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 0.751  ; 0.751  ; Fall       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; -0.906 ; -0.906 ; Fall       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; -0.555 ; -0.555 ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.555 ; -0.555 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 1.820  ; 1.820  ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; -0.167 ; -0.167 ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 1.298  ; 1.298  ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 0.687  ; 0.687  ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 1.201  ; 1.201  ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 1.363  ; 1.363  ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; 1.580  ; 1.580  ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; 1.558  ; 1.558  ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; 1.820  ; 1.820  ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; 1.813  ; 1.813  ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; 1.701  ; 1.701  ; Rise       ; KEY[1]          ;
;  SW[15]   ; KEY[1]     ; -0.603 ; -0.603 ; Rise       ; KEY[1]          ;
;  SW[16]   ; KEY[1]     ; -0.892 ; -0.892 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 1.768  ; 1.768  ; Fall       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 0.274  ; 0.274  ; Fall       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 1.107  ; 1.107  ; Fall       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 0.969  ; 0.969  ; Fall       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 1.768  ; 1.768  ; Fall       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 1.740  ; 1.740  ; Fall       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 4.332 ; 4.332 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 4.213 ; 4.213 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 4.119 ; 4.119 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.332 ; 4.332 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 4.220 ; 4.220 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.193 ; 4.193 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 4.208 ; 4.208 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.219 ; 4.219 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 4.332 ; 4.332 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 4.053 ; 4.053 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 4.055 ; 4.055 ; Rise       ; CLOCK_50        ;
; HEX0[*]      ; KEY[1]     ; 7.390 ; 7.390 ; Rise       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 7.390 ; 7.390 ; Rise       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 7.353 ; 7.353 ; Rise       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 7.364 ; 7.364 ; Rise       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 7.268 ; 7.268 ; Rise       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 7.260 ; 7.260 ; Rise       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 7.241 ; 7.241 ; Rise       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 7.254 ; 7.254 ; Rise       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 5.906 ; 5.906 ; Rise       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 5.854 ; 5.854 ; Rise       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 5.906 ; 5.906 ; Rise       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 5.672 ; 5.672 ; Rise       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 5.646 ; 5.646 ; Rise       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 5.690 ; 5.690 ; Rise       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 5.781 ; 5.781 ; Rise       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 5.802 ; 5.802 ; Rise       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 5.815 ; 5.815 ; Rise       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 5.731 ; 5.731 ; Rise       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 5.633 ; 5.633 ; Rise       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 5.697 ; 5.697 ; Rise       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 5.684 ; 5.684 ; Rise       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 5.764 ; 5.764 ; Rise       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 5.815 ; 5.815 ; Rise       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 5.780 ; 5.780 ; Rise       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 5.659 ; 5.659 ; Rise       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 5.598 ; 5.598 ; Rise       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 5.552 ; 5.552 ; Rise       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 5.580 ; 5.580 ; Rise       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 5.549 ; 5.549 ; Rise       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 5.578 ; 5.578 ; Rise       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 5.648 ; 5.648 ; Rise       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 5.659 ; 5.659 ; Rise       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 6.274 ; 6.274 ; Rise       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 6.141 ; 6.141 ; Rise       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 6.153 ; 6.153 ; Rise       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 6.153 ; 6.153 ; Rise       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 6.205 ; 6.205 ; Rise       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 6.225 ; 6.225 ; Rise       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 6.274 ; 6.274 ; Rise       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 6.310 ; 6.310 ; Rise       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 6.310 ; 6.310 ; Rise       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 6.283 ; 6.283 ; Rise       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 6.285 ; 6.285 ; Rise       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 6.299 ; 6.299 ; Rise       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 6.155 ; 6.155 ; Rise       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 6.286 ; 6.286 ; Rise       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 6.160 ; 6.160 ; Rise       ; KEY[1]          ;
; HEX6[*]      ; KEY[1]     ; 6.092 ; 6.092 ; Rise       ; KEY[1]          ;
;  HEX6[0]     ; KEY[1]     ; 6.077 ; 6.077 ; Rise       ; KEY[1]          ;
;  HEX6[1]     ; KEY[1]     ; 6.088 ; 6.088 ; Rise       ; KEY[1]          ;
;  HEX6[2]     ; KEY[1]     ; 6.092 ; 6.092 ; Rise       ; KEY[1]          ;
;  HEX6[3]     ; KEY[1]     ; 6.071 ; 6.071 ; Rise       ; KEY[1]          ;
;  HEX6[4]     ; KEY[1]     ; 6.067 ; 6.067 ; Rise       ; KEY[1]          ;
;  HEX6[5]     ; KEY[1]     ; 6.056 ; 6.056 ; Rise       ; KEY[1]          ;
;  HEX6[6]     ; KEY[1]     ; 6.086 ; 6.086 ; Rise       ; KEY[1]          ;
; HEX7[*]      ; KEY[1]     ; 6.263 ; 6.263 ; Rise       ; KEY[1]          ;
;  HEX7[0]     ; KEY[1]     ; 6.129 ; 6.129 ; Rise       ; KEY[1]          ;
;  HEX7[1]     ; KEY[1]     ; 6.137 ; 6.137 ; Rise       ; KEY[1]          ;
;  HEX7[2]     ; KEY[1]     ; 6.094 ; 6.094 ; Rise       ; KEY[1]          ;
;  HEX7[3]     ; KEY[1]     ; 6.104 ; 6.104 ; Rise       ; KEY[1]          ;
;  HEX7[4]     ; KEY[1]     ; 6.104 ; 6.104 ; Rise       ; KEY[1]          ;
;  HEX7[5]     ; KEY[1]     ; 6.263 ; 6.263 ; Rise       ; KEY[1]          ;
;  HEX7[6]     ; KEY[1]     ; 6.210 ; 6.210 ; Rise       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 6.504 ; 6.504 ; Rise       ; KEY[1]          ;
;  LEDG[0]     ; KEY[1]     ; 6.504 ; 6.504 ; Rise       ; KEY[1]          ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 4.119 ; 4.119 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 4.213 ; 4.213 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 4.119 ; 4.119 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.332 ; 4.332 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 4.220 ; 4.220 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.193 ; 4.193 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 4.208 ; 4.208 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.219 ; 4.219 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 4.332 ; 4.332 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 4.053 ; 4.053 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 4.055 ; 4.055 ; Rise       ; CLOCK_50        ;
; HEX0[*]      ; KEY[1]     ; 6.508 ; 6.508 ; Rise       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 6.644 ; 6.644 ; Rise       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 6.611 ; 6.611 ; Rise       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 6.622 ; 6.622 ; Rise       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 6.525 ; 6.525 ; Rise       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 6.519 ; 6.519 ; Rise       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 6.508 ; 6.508 ; Rise       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 6.512 ; 6.512 ; Rise       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 5.451 ; 5.451 ; Rise       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 5.656 ; 5.656 ; Rise       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 5.708 ; 5.708 ; Rise       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 5.473 ; 5.473 ; Rise       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 5.451 ; 5.451 ; Rise       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 5.495 ; 5.495 ; Rise       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 5.583 ; 5.583 ; Rise       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 5.606 ; 5.606 ; Rise       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 5.440 ; 5.440 ; Rise       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 5.546 ; 5.546 ; Rise       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 5.440 ; 5.440 ; Rise       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 5.506 ; 5.506 ; Rise       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 5.492 ; 5.492 ; Rise       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 5.568 ; 5.568 ; Rise       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 5.620 ; 5.620 ; Rise       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 5.587 ; 5.587 ; Rise       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 5.350 ; 5.350 ; Rise       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 5.399 ; 5.399 ; Rise       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 5.353 ; 5.353 ; Rise       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 5.374 ; 5.374 ; Rise       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 5.350 ; 5.350 ; Rise       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 5.380 ; 5.380 ; Rise       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 5.449 ; 5.449 ; Rise       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 5.460 ; 5.460 ; Rise       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 6.129 ; 6.129 ; Rise       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 6.129 ; 6.129 ; Rise       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 6.142 ; 6.142 ; Rise       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 6.142 ; 6.142 ; Rise       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 6.193 ; 6.193 ; Rise       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 6.213 ; 6.213 ; Rise       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 6.258 ; 6.258 ; Rise       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 6.039 ; 6.039 ; Rise       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 6.194 ; 6.194 ; Rise       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 6.167 ; 6.167 ; Rise       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 6.169 ; 6.169 ; Rise       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 6.183 ; 6.183 ; Rise       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 6.039 ; 6.039 ; Rise       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 6.163 ; 6.163 ; Rise       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 6.044 ; 6.044 ; Rise       ; KEY[1]          ;
; HEX6[*]      ; KEY[1]     ; 5.944 ; 5.944 ; Rise       ; KEY[1]          ;
;  HEX6[0]     ; KEY[1]     ; 5.966 ; 5.966 ; Rise       ; KEY[1]          ;
;  HEX6[1]     ; KEY[1]     ; 5.977 ; 5.977 ; Rise       ; KEY[1]          ;
;  HEX6[2]     ; KEY[1]     ; 5.982 ; 5.982 ; Rise       ; KEY[1]          ;
;  HEX6[3]     ; KEY[1]     ; 5.953 ; 5.953 ; Rise       ; KEY[1]          ;
;  HEX6[4]     ; KEY[1]     ; 5.950 ; 5.950 ; Rise       ; KEY[1]          ;
;  HEX6[5]     ; KEY[1]     ; 5.944 ; 5.944 ; Rise       ; KEY[1]          ;
;  HEX6[6]     ; KEY[1]     ; 5.975 ; 5.975 ; Rise       ; KEY[1]          ;
; HEX7[*]      ; KEY[1]     ; 5.884 ; 5.884 ; Rise       ; KEY[1]          ;
;  HEX7[0]     ; KEY[1]     ; 5.918 ; 5.918 ; Rise       ; KEY[1]          ;
;  HEX7[1]     ; KEY[1]     ; 5.924 ; 5.924 ; Rise       ; KEY[1]          ;
;  HEX7[2]     ; KEY[1]     ; 5.884 ; 5.884 ; Rise       ; KEY[1]          ;
;  HEX7[3]     ; KEY[1]     ; 5.892 ; 5.892 ; Rise       ; KEY[1]          ;
;  HEX7[4]     ; KEY[1]     ; 5.890 ; 5.890 ; Rise       ; KEY[1]          ;
;  HEX7[5]     ; KEY[1]     ; 6.045 ; 6.045 ; Rise       ; KEY[1]          ;
;  HEX7[6]     ; KEY[1]     ; 5.996 ; 5.996 ; Rise       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 6.504 ; 6.504 ; Rise       ; KEY[1]          ;
;  LEDG[0]     ; KEY[1]     ; 6.504 ; 6.504 ; Rise       ; KEY[1]          ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                              ;
+----------------------------------+-----------+--------+----------+---------+---------------------+
; Clock                            ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack                 ; -6.879    ; -0.078 ; N/A      ; N/A     ; -2.000              ;
;  CLOCK_50                        ; -6.879    ; -0.078 ; N/A      ; N/A     ; -1.380              ;
;  KEY[1]                          ; -4.982    ; 0.239  ; N/A      ; N/A     ; -2.000              ;
;  clk_div:comb_3|clock_100Khz_reg ; -0.069    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:comb_3|clock_100hz_reg  ; -0.070    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:comb_3|clock_10Hz_reg   ; -0.063    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:comb_3|clock_10Khz_reg  ; -0.061    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:comb_3|clock_1Khz_reg   ; -0.069    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:comb_3|clock_1Mhz_reg   ; -0.069    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS                  ; -4878.01  ; -0.151 ; 0.0      ; 0.0     ; -2018.904           ;
;  CLOCK_50                        ; -139.773  ; -0.151 ; N/A      ; N/A     ; -76.380             ;
;  KEY[1]                          ; -4737.427 ; 0.000  ; N/A      ; N/A     ; -1918.524           ;
;  clk_div:comb_3|clock_100Khz_reg ; -0.137    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:comb_3|clock_100hz_reg  ; -0.140    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:comb_3|clock_10Hz_reg   ; -0.133    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:comb_3|clock_10Khz_reg  ; -0.113    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:comb_3|clock_1Khz_reg   ; -0.137    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:comb_3|clock_1Mhz_reg   ; -0.150    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
+----------------------------------+-----------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; 5.052  ; 5.052  ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 5.052  ; 5.052  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.310  ; 3.310  ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 1.110  ; 1.110  ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; -1.178 ; -1.178 ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; -0.567 ; -0.567 ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; -1.081 ; -1.081 ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; -1.243 ; -1.243 ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; -1.311 ; -1.311 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; -1.302 ; -1.302 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; -1.616 ; -1.616 ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; -1.586 ; -1.586 ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; -1.356 ; -1.356 ; Rise       ; KEY[1]          ;
;  SW[15]   ; KEY[1]     ; 3.077  ; 3.077  ; Rise       ; KEY[1]          ;
;  SW[16]   ; KEY[1]     ; 3.310  ; 3.310  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 5.211  ; 5.211  ; Fall       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 5.211  ; 5.211  ; Fall       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 4.077  ; 4.077  ; Fall       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 3.989  ; 3.989  ; Fall       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 2.476  ; 2.476  ; Fall       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; -0.906 ; -0.906 ; Fall       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; -0.555 ; -0.555 ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.555 ; -0.555 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.181  ; 3.181  ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; -0.167 ; -0.167 ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 1.901  ; 1.901  ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 0.860  ; 0.860  ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 2.005  ; 2.005  ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 2.398  ; 2.398  ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; 2.674  ; 2.674  ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; 2.616  ; 2.616  ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; 3.181  ; 3.181  ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; 3.099  ; 3.099  ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; 2.917  ; 2.917  ; Rise       ; KEY[1]          ;
;  SW[15]   ; KEY[1]     ; -0.603 ; -0.603 ; Rise       ; KEY[1]          ;
;  SW[16]   ; KEY[1]     ; -0.892 ; -0.892 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.018  ; 3.018  ; Fall       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 0.274  ; 0.274  ; Fall       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 1.398  ; 1.398  ; Fall       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 1.193  ; 1.193  ; Fall       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 2.899  ; 2.899  ; Fall       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 3.018  ; 3.018  ; Fall       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 7.907  ; 7.907  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 7.651  ; 7.651  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 7.402  ; 7.402  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 7.792  ; 7.792  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 7.657  ; 7.657  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 7.624  ; 7.624  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 7.640  ; 7.640  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 7.656  ; 7.656  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 7.907  ; 7.907  ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 7.336  ; 7.336  ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 7.339  ; 7.339  ; Rise       ; CLOCK_50        ;
; HEX0[*]      ; KEY[1]     ; 13.920 ; 13.920 ; Rise       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 13.920 ; 13.920 ; Rise       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 13.885 ; 13.885 ; Rise       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 13.897 ; 13.897 ; Rise       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 13.672 ; 13.672 ; Rise       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 13.663 ; 13.663 ; Rise       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 13.643 ; 13.643 ; Rise       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 13.652 ; 13.652 ; Rise       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 11.110 ; 11.110 ; Rise       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 11.005 ; 11.005 ; Rise       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 11.110 ; 11.110 ; Rise       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 10.675 ; 10.675 ; Rise       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 10.660 ; 10.660 ; Rise       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 10.722 ; 10.722 ; Rise       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 10.945 ; 10.945 ; Rise       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 10.974 ; 10.974 ; Rise       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 11.000 ; 11.000 ; Rise       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 10.819 ; 10.819 ; Rise       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 10.647 ; 10.647 ; Rise       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 10.727 ; 10.727 ; Rise       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 10.699 ; 10.699 ; Rise       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 10.864 ; 10.864 ; Rise       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 11.000 ; 11.000 ; Rise       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 10.951 ; 10.951 ; Rise       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 10.693 ; 10.693 ; Rise       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 10.580 ; 10.580 ; Rise       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 10.432 ; 10.432 ; Rise       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 10.471 ; 10.471 ; Rise       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 10.429 ; 10.429 ; Rise       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 10.475 ; 10.475 ; Rise       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 10.656 ; 10.656 ; Rise       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 10.693 ; 10.693 ; Rise       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 11.973 ; 11.973 ; Rise       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 11.675 ; 11.675 ; Rise       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 11.687 ; 11.687 ; Rise       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 11.687 ; 11.687 ; Rise       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 11.826 ; 11.826 ; Rise       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 11.846 ; 11.846 ; Rise       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 11.973 ; 11.973 ; Rise       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 12.061 ; 12.061 ; Rise       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 12.061 ; 12.061 ; Rise       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 12.033 ; 12.033 ; Rise       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 12.035 ; 12.035 ; Rise       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 12.046 ; 12.046 ; Rise       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 11.745 ; 11.745 ; Rise       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 12.031 ; 12.031 ; Rise       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 11.748 ; 11.748 ; Rise       ; KEY[1]          ;
; HEX6[*]      ; KEY[1]     ; 11.538 ; 11.538 ; Rise       ; KEY[1]          ;
;  HEX6[0]     ; KEY[1]     ; 11.481 ; 11.481 ; Rise       ; KEY[1]          ;
;  HEX6[1]     ; KEY[1]     ; 11.525 ; 11.525 ; Rise       ; KEY[1]          ;
;  HEX6[2]     ; KEY[1]     ; 11.535 ; 11.535 ; Rise       ; KEY[1]          ;
;  HEX6[3]     ; KEY[1]     ; 11.503 ; 11.503 ; Rise       ; KEY[1]          ;
;  HEX6[4]     ; KEY[1]     ; 11.462 ; 11.462 ; Rise       ; KEY[1]          ;
;  HEX6[5]     ; KEY[1]     ; 11.491 ; 11.491 ; Rise       ; KEY[1]          ;
;  HEX6[6]     ; KEY[1]     ; 11.538 ; 11.538 ; Rise       ; KEY[1]          ;
; HEX7[*]      ; KEY[1]     ; 11.899 ; 11.899 ; Rise       ; KEY[1]          ;
;  HEX7[0]     ; KEY[1]     ; 11.612 ; 11.612 ; Rise       ; KEY[1]          ;
;  HEX7[1]     ; KEY[1]     ; 11.627 ; 11.627 ; Rise       ; KEY[1]          ;
;  HEX7[2]     ; KEY[1]     ; 11.576 ; 11.576 ; Rise       ; KEY[1]          ;
;  HEX7[3]     ; KEY[1]     ; 11.596 ; 11.596 ; Rise       ; KEY[1]          ;
;  HEX7[4]     ; KEY[1]     ; 11.586 ; 11.586 ; Rise       ; KEY[1]          ;
;  HEX7[5]     ; KEY[1]     ; 11.899 ; 11.899 ; Rise       ; KEY[1]          ;
;  HEX7[6]     ; KEY[1]     ; 11.788 ; 11.788 ; Rise       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 12.066 ; 12.066 ; Rise       ; KEY[1]          ;
;  LEDG[0]     ; KEY[1]     ; 12.066 ; 12.066 ; Rise       ; KEY[1]          ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 4.119 ; 4.119 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 4.213 ; 4.213 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 4.119 ; 4.119 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.332 ; 4.332 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 4.220 ; 4.220 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.193 ; 4.193 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 4.208 ; 4.208 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.219 ; 4.219 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 4.332 ; 4.332 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 4.053 ; 4.053 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 4.055 ; 4.055 ; Rise       ; CLOCK_50        ;
; HEX0[*]      ; KEY[1]     ; 6.508 ; 6.508 ; Rise       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 6.644 ; 6.644 ; Rise       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 6.611 ; 6.611 ; Rise       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 6.622 ; 6.622 ; Rise       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 6.525 ; 6.525 ; Rise       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 6.519 ; 6.519 ; Rise       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 6.508 ; 6.508 ; Rise       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 6.512 ; 6.512 ; Rise       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 5.451 ; 5.451 ; Rise       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 5.656 ; 5.656 ; Rise       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 5.708 ; 5.708 ; Rise       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 5.473 ; 5.473 ; Rise       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 5.451 ; 5.451 ; Rise       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 5.495 ; 5.495 ; Rise       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 5.583 ; 5.583 ; Rise       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 5.606 ; 5.606 ; Rise       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 5.440 ; 5.440 ; Rise       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 5.546 ; 5.546 ; Rise       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 5.440 ; 5.440 ; Rise       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 5.506 ; 5.506 ; Rise       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 5.492 ; 5.492 ; Rise       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 5.568 ; 5.568 ; Rise       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 5.620 ; 5.620 ; Rise       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 5.587 ; 5.587 ; Rise       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 5.350 ; 5.350 ; Rise       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 5.399 ; 5.399 ; Rise       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 5.353 ; 5.353 ; Rise       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 5.374 ; 5.374 ; Rise       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 5.350 ; 5.350 ; Rise       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 5.380 ; 5.380 ; Rise       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 5.449 ; 5.449 ; Rise       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 5.460 ; 5.460 ; Rise       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 6.129 ; 6.129 ; Rise       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 6.129 ; 6.129 ; Rise       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 6.142 ; 6.142 ; Rise       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 6.142 ; 6.142 ; Rise       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 6.193 ; 6.193 ; Rise       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 6.213 ; 6.213 ; Rise       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 6.258 ; 6.258 ; Rise       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 6.039 ; 6.039 ; Rise       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 6.194 ; 6.194 ; Rise       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 6.167 ; 6.167 ; Rise       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 6.169 ; 6.169 ; Rise       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 6.183 ; 6.183 ; Rise       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 6.039 ; 6.039 ; Rise       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 6.163 ; 6.163 ; Rise       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 6.044 ; 6.044 ; Rise       ; KEY[1]          ;
; HEX6[*]      ; KEY[1]     ; 5.944 ; 5.944 ; Rise       ; KEY[1]          ;
;  HEX6[0]     ; KEY[1]     ; 5.966 ; 5.966 ; Rise       ; KEY[1]          ;
;  HEX6[1]     ; KEY[1]     ; 5.977 ; 5.977 ; Rise       ; KEY[1]          ;
;  HEX6[2]     ; KEY[1]     ; 5.982 ; 5.982 ; Rise       ; KEY[1]          ;
;  HEX6[3]     ; KEY[1]     ; 5.953 ; 5.953 ; Rise       ; KEY[1]          ;
;  HEX6[4]     ; KEY[1]     ; 5.950 ; 5.950 ; Rise       ; KEY[1]          ;
;  HEX6[5]     ; KEY[1]     ; 5.944 ; 5.944 ; Rise       ; KEY[1]          ;
;  HEX6[6]     ; KEY[1]     ; 5.975 ; 5.975 ; Rise       ; KEY[1]          ;
; HEX7[*]      ; KEY[1]     ; 5.884 ; 5.884 ; Rise       ; KEY[1]          ;
;  HEX7[0]     ; KEY[1]     ; 5.918 ; 5.918 ; Rise       ; KEY[1]          ;
;  HEX7[1]     ; KEY[1]     ; 5.924 ; 5.924 ; Rise       ; KEY[1]          ;
;  HEX7[2]     ; KEY[1]     ; 5.884 ; 5.884 ; Rise       ; KEY[1]          ;
;  HEX7[3]     ; KEY[1]     ; 5.892 ; 5.892 ; Rise       ; KEY[1]          ;
;  HEX7[4]     ; KEY[1]     ; 5.890 ; 5.890 ; Rise       ; KEY[1]          ;
;  HEX7[5]     ; KEY[1]     ; 6.045 ; 6.045 ; Rise       ; KEY[1]          ;
;  HEX7[6]     ; KEY[1]     ; 5.996 ; 5.996 ; Rise       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 6.504 ; 6.504 ; Rise       ; KEY[1]          ;
;  LEDG[0]     ; KEY[1]     ; 6.504 ; 6.504 ; Rise       ; KEY[1]          ;
+--------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                               ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clk_div:comb_3|clock_1Khz_reg   ; clk_div:comb_3|clock_1Khz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_1Mhz_reg   ; clk_div:comb_3|clock_1Mhz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Hz_reg   ; clk_div:comb_3|clock_10Hz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Khz_reg  ; clk_div:comb_3|clock_10Khz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100hz_reg  ; clk_div:comb_3|clock_100hz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_1Khz_reg   ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_1Mhz_reg   ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Hz_reg   ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Khz_reg  ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100hz_reg  ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100Khz_reg ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_50                        ; CLOCK_50                        ; 1755     ; 0        ; 0        ; 0        ;
; KEY[1]                          ; CLOCK_50                        ; 464      ; 0        ; 0        ; 0        ;
; KEY[1]                          ; KEY[1]                          ; 8752     ; 96       ; 5056     ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clk_div:comb_3|clock_1Khz_reg   ; clk_div:comb_3|clock_1Khz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_1Mhz_reg   ; clk_div:comb_3|clock_1Mhz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Hz_reg   ; clk_div:comb_3|clock_10Hz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Khz_reg  ; clk_div:comb_3|clock_10Khz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100hz_reg  ; clk_div:comb_3|clock_100hz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_1Khz_reg   ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_1Mhz_reg   ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Hz_reg   ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Khz_reg  ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100hz_reg  ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100Khz_reg ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_50                        ; CLOCK_50                        ; 1755     ; 0        ; 0        ; 0        ;
; KEY[1]                          ; CLOCK_50                        ; 464      ; 0        ; 0        ; 0        ;
; KEY[1]                          ; KEY[1]                          ; 8752     ; 96       ; 5056     ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 1506  ; 1506 ;
; Unconstrained Output Ports      ; 66    ; 66   ;
; Unconstrained Output Port Paths ; 219   ; 219  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Oct 26 21:07:53 2014
Info: Command: quartus_sta Labfourwtf -c Labfourwtf
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Labfourwtf.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name KEY[1] KEY[1]
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name clk_div:comb_3|clock_10Hz_reg clk_div:comb_3|clock_10Hz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:comb_3|clock_100hz_reg clk_div:comb_3|clock_100hz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:comb_3|clock_1Khz_reg clk_div:comb_3|clock_1Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:comb_3|clock_10Khz_reg clk_div:comb_3|clock_10Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:comb_3|clock_100Khz_reg clk_div:comb_3|clock_100Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:comb_3|clock_1Mhz_reg clk_div:comb_3|clock_1Mhz_reg
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.879
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.879      -139.773 CLOCK_50 
    Info (332119):    -4.982     -4737.427 KEY[1] 
    Info (332119):    -0.070        -0.140 clk_div:comb_3|clock_100hz_reg 
    Info (332119):    -0.069        -0.150 clk_div:comb_3|clock_1Mhz_reg 
    Info (332119):    -0.069        -0.137 clk_div:comb_3|clock_100Khz_reg 
    Info (332119):    -0.069        -0.137 clk_div:comb_3|clock_1Khz_reg 
    Info (332119):    -0.063        -0.133 clk_div:comb_3|clock_10Hz_reg 
    Info (332119):    -0.061        -0.113 clk_div:comb_3|clock_10Khz_reg 
Info (332146): Worst-case hold slack is -0.014
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.014        -0.014 CLOCK_50 
    Info (332119):     0.391         0.000 clk_div:comb_3|clock_100Khz_reg 
    Info (332119):     0.391         0.000 clk_div:comb_3|clock_100hz_reg 
    Info (332119):     0.391         0.000 clk_div:comb_3|clock_10Hz_reg 
    Info (332119):     0.391         0.000 clk_div:comb_3|clock_10Khz_reg 
    Info (332119):     0.391         0.000 clk_div:comb_3|clock_1Khz_reg 
    Info (332119):     0.391         0.000 clk_div:comb_3|clock_1Mhz_reg 
    Info (332119):     0.520         0.000 KEY[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1918.524 KEY[1] 
    Info (332119):    -1.380       -76.380 CLOCK_50 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_100Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_100hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_10Hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_10Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_1Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_1Mhz_reg 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.594
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.594       -34.114 CLOCK_50 
    Info (332119):    -1.973     -1608.019 KEY[1] 
    Info (332119):     0.504         0.000 clk_div:comb_3|clock_100hz_reg 
    Info (332119):     0.508         0.000 clk_div:comb_3|clock_100Khz_reg 
    Info (332119):     0.508         0.000 clk_div:comb_3|clock_1Khz_reg 
    Info (332119):     0.508         0.000 clk_div:comb_3|clock_1Mhz_reg 
    Info (332119):     0.509         0.000 clk_div:comb_3|clock_10Hz_reg 
    Info (332119):     0.512         0.000 clk_div:comb_3|clock_10Khz_reg 
Info (332146): Worst-case hold slack is -0.078
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.078        -0.151 CLOCK_50 
    Info (332119):     0.215         0.000 clk_div:comb_3|clock_100Khz_reg 
    Info (332119):     0.215         0.000 clk_div:comb_3|clock_100hz_reg 
    Info (332119):     0.215         0.000 clk_div:comb_3|clock_10Hz_reg 
    Info (332119):     0.215         0.000 clk_div:comb_3|clock_10Khz_reg 
    Info (332119):     0.215         0.000 clk_div:comb_3|clock_1Khz_reg 
    Info (332119):     0.215         0.000 clk_div:comb_3|clock_1Mhz_reg 
    Info (332119):     0.239         0.000 KEY[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1918.524 KEY[1] 
    Info (332119):    -1.380       -76.380 CLOCK_50 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_100Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_100hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_10Hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_10Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_1Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_1Mhz_reg 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 354 megabytes
    Info: Processing ended: Sun Oct 26 21:07:56 2014
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


