# VirtuSoC-DSP

## Цель проекта

Создать учебно-исследовательскую платформу для работы с цифровой обработкой сигналов (ЦОС) на уровне низкоуровневого программирования и моделирования процессоров/ускорителей.

Дать возможность изучать архитектуру SoC, взаимодействие CPU и DSP-блоков, разработку фильтров и алгоритмов на аппаратурном уровне.

## Возможности проекта

Моделирование SoC: RISC-V процессор + DSP-ускорители (FIR, IIR, FFT) + AXI-шина.

Verilog-модули: реализация FIR/IIR фильтров и FFT как аппаратных IP-блоков.

Python-скрипты: тестирование и сравнение результатов аппаратной и программной реализации DSP.

Simulink-модели: визуальное моделирование фильтров и верификация коэффициентов.

Эмуляция FPGA: возможность проверки на ПО-эмуляторах (Verilator, ModelSim, Vivado Simulator) без необходимости покупки FPGA.

Гибкость: модульная структура — можно добавлять новые ускорители или изменять архитектуру.

## Основные компоненты

src/cpu — ядро RISC-V (импортированное из открытых проектов). // В процессе разработки

src/dsp — Verilog-модули для FIR, IIR, FFT.

models/ — Python + Jupyter (numpy/scipy) и Simulink-модели для сравнения.

docs/ — документация (architecture.md, dsp_modules.md).

sim/ — тестбенчи для Verilog, симуляции (Verilator/ModelSim). // В процессе разработки

examples/ — примеры запуска фильтрации сигнала, сравнение CPU vs DSP. // В процессе разработки

## Практическое назначение

Подготовка к работе в областях FPGA/ASIC-разработки, цифровой обработки сигналов, низкоуровневого программирования CPU/DSP.

Освоение навыков проектирования архитектуры SoC.

Отработка работы с эмуляторами FPGA, что критично, если нет доступа к "железу".

Создание платформы, которую можно расширять для собственных проектов (например, добавлять ML-ускорители).
