/* Generated by Yosys 0.20+70 (git sha1 6e907acf86d, gcc 8.3.1 -fPIC -Os) */

module iiitb_siso(d, clk, q);
  wire \a.q ;
  wire \b.q ;
  wire \c.q ;
  input clk;
  wire clk;
  input d;
  wire d;
  output q;
  wire q;
  sky130_fd_sc_hd__dfxtp_2 _0_ (
    .CLK(clk),
    .D(d),
    .Q(\a.q )
  );
  sky130_fd_sc_hd__dfxtp_2 _1_ (
    .CLK(clk),
    .D(\a.q ),
    .Q(\b.q )
  );
  sky130_fd_sc_hd__dfxtp_2 _2_ (
    .CLK(clk),
    .D(\b.q ),
    .Q(\c.q )
  );
  sky130_fd_sc_hd__dfxtp_2 _3_ (
    .CLK(clk),
    .D(\c.q ),
    .Q(q)
  );
endmodule
