+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                      ;
+--------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                  ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+--------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; U_FSM_JTAG|U_JTAG_UART|U_BUFFER_IN|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FSM_JTAG|U_JTAG_UART|U_BUFFER_IN|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FSM_JTAG|U_JTAG_UART|U_BUFFER_IN|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FSM_JTAG|U_JTAG_UART|U_BUFFER_IN|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FSM_JTAG|U_JTAG_UART|U_BUFFER_IN|dcfifo_component|auto_generated|wrfull_eq_comp_msb      ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FSM_JTAG|U_JTAG_UART|U_BUFFER_IN|dcfifo_component|auto_generated|wrfull_eq_comp_lsb      ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FSM_JTAG|U_JTAG_UART|U_BUFFER_IN|dcfifo_component|auto_generated|wrfull_eq_comp1_msb     ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FSM_JTAG|U_JTAG_UART|U_BUFFER_IN|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb     ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FSM_JTAG|U_JTAG_UART|U_BUFFER_IN|dcfifo_component|auto_generated|rdempty_eq_comp_msb     ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FSM_JTAG|U_JTAG_UART|U_BUFFER_IN|dcfifo_component|auto_generated|rdempty_eq_comp_lsb     ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FSM_JTAG|U_JTAG_UART|U_BUFFER_IN|dcfifo_component|auto_generated|rdempty_eq_comp1_msb    ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FSM_JTAG|U_JTAG_UART|U_BUFFER_IN|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb    ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FSM_JTAG|U_JTAG_UART|U_BUFFER_IN|dcfifo_component|auto_generated|ws_dgrp|dffpipe15       ; 9     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FSM_JTAG|U_JTAG_UART|U_BUFFER_IN|dcfifo_component|auto_generated|ws_dgrp                 ; 9     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FSM_JTAG|U_JTAG_UART|U_BUFFER_IN|dcfifo_component|auto_generated|rs_dgwp|dffpipe12       ; 9     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FSM_JTAG|U_JTAG_UART|U_BUFFER_IN|dcfifo_component|auto_generated|rs_dgwp                 ; 9     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FSM_JTAG|U_JTAG_UART|U_BUFFER_IN|dcfifo_component|auto_generated|fifo_ram                ; 26    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FSM_JTAG|U_JTAG_UART|U_BUFFER_IN|dcfifo_component|auto_generated|wrptr_g1p               ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FSM_JTAG|U_JTAG_UART|U_BUFFER_IN|dcfifo_component|auto_generated|rdptr_g1p               ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FSM_JTAG|U_JTAG_UART|U_BUFFER_IN|dcfifo_component|auto_generated                         ; 13    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FSM_JTAG|U_JTAG_UART|U_BUFFER_IN                                                         ; 13    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FSM_JTAG|U_JTAG_UART|U_BUFFER_OUT|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FSM_JTAG|U_JTAG_UART|U_BUFFER_OUT|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FSM_JTAG|U_JTAG_UART|U_BUFFER_OUT|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FSM_JTAG|U_JTAG_UART|U_BUFFER_OUT|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FSM_JTAG|U_JTAG_UART|U_BUFFER_OUT|dcfifo_component|auto_generated|wrfull_eq_comp_msb     ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FSM_JTAG|U_JTAG_UART|U_BUFFER_OUT|dcfifo_component|auto_generated|wrfull_eq_comp_lsb     ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FSM_JTAG|U_JTAG_UART|U_BUFFER_OUT|dcfifo_component|auto_generated|wrfull_eq_comp1_msb    ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FSM_JTAG|U_JTAG_UART|U_BUFFER_OUT|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb    ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FSM_JTAG|U_JTAG_UART|U_BUFFER_OUT|dcfifo_component|auto_generated|rdempty_eq_comp_msb    ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FSM_JTAG|U_JTAG_UART|U_BUFFER_OUT|dcfifo_component|auto_generated|rdempty_eq_comp_lsb    ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FSM_JTAG|U_JTAG_UART|U_BUFFER_OUT|dcfifo_component|auto_generated|rdempty_eq_comp1_msb   ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FSM_JTAG|U_JTAG_UART|U_BUFFER_OUT|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb   ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FSM_JTAG|U_JTAG_UART|U_BUFFER_OUT|dcfifo_component|auto_generated|ws_dgrp|dffpipe15      ; 9     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FSM_JTAG|U_JTAG_UART|U_BUFFER_OUT|dcfifo_component|auto_generated|ws_dgrp                ; 9     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FSM_JTAG|U_JTAG_UART|U_BUFFER_OUT|dcfifo_component|auto_generated|rs_dgwp|dffpipe12      ; 9     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FSM_JTAG|U_JTAG_UART|U_BUFFER_OUT|dcfifo_component|auto_generated|rs_dgwp                ; 9     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FSM_JTAG|U_JTAG_UART|U_BUFFER_OUT|dcfifo_component|auto_generated|fifo_ram               ; 26    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FSM_JTAG|U_JTAG_UART|U_BUFFER_OUT|dcfifo_component|auto_generated|wrptr_g1p              ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FSM_JTAG|U_JTAG_UART|U_BUFFER_OUT|dcfifo_component|auto_generated|rdptr_g1p              ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FSM_JTAG|U_JTAG_UART|U_BUFFER_OUT|dcfifo_component|auto_generated                        ; 13    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FSM_JTAG|U_JTAG_UART|U_BUFFER_OUT                                                        ; 13    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FSM_JTAG|U_JTAG_UART|U_VJTAG                                                             ; 3     ; 4              ; 0            ; 4              ; 12     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FSM_JTAG|U_JTAG_UART                                                                     ; 12    ; 3              ; 0            ; 3              ; 12     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FSM_JTAG                                                                                 ; 2     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_HEARTBEAT                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RESET_TIMER                                                                              ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_PLL_CLOCK|altpll_component|auto_generated                                                ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_PLL_CLOCK                                                                                ; 2     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+--------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
