TimeQuest Timing Analyzer report for lab03
Tue Mar 13 10:39:20 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clkDiv:DIV|ax'
 12. Slow Model Setup: 'clk_27'
 13. Slow Model Hold: 'clk_27'
 14. Slow Model Hold: 'clkDiv:DIV|ax'
 15. Slow Model Recovery: 'clkDiv:DIV|ax'
 16. Slow Model Removal: 'clkDiv:DIV|ax'
 17. Slow Model Minimum Pulse Width: 'clkDiv:DIV|ax'
 18. Slow Model Minimum Pulse Width: 'clk_27'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clkDiv:DIV|ax'
 29. Fast Model Setup: 'clk_27'
 30. Fast Model Hold: 'clk_27'
 31. Fast Model Hold: 'clkDiv:DIV|ax'
 32. Fast Model Recovery: 'clkDiv:DIV|ax'
 33. Fast Model Removal: 'clkDiv:DIV|ax'
 34. Fast Model Minimum Pulse Width: 'clkDiv:DIV|ax'
 35. Fast Model Minimum Pulse Width: 'clk_27'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Setup Transfers
 46. Hold Transfers
 47. Recovery Transfers
 48. Removal Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; lab03                                                             ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                       ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+
; Clock Name    ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets           ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+
; clk_27        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_27 }        ;
; clkDiv:DIV|ax ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clkDiv:DIV|ax } ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+


+----------------------------------------------------+
; Slow Model Fmax Summary                            ;
+-----------+-----------------+---------------+------+
; Fmax      ; Restricted Fmax ; Clock Name    ; Note ;
+-----------+-----------------+---------------+------+
; 162.5 MHz ; 162.5 MHz       ; clkDiv:DIV|ax ;      ;
; 270.2 MHz ; 270.2 MHz       ; clk_27        ;      ;
+-----------+-----------------+---------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------+
; Slow Model Setup Summary               ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; clkDiv:DIV|ax ; -5.154 ; -49.856       ;
; clk_27        ; -2.701 ; -43.989       ;
+---------------+--------+---------------+


+----------------------------------------+
; Slow Model Hold Summary                ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; clk_27        ; -2.518 ; -2.518        ;
; clkDiv:DIV|ax ; 0.391  ; 0.000         ;
+---------------+--------+---------------+


+----------------------------------------+
; Slow Model Recovery Summary            ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; clkDiv:DIV|ax ; -0.802 ; -6.416        ;
+---------------+--------+---------------+


+---------------------------------------+
; Slow Model Removal Summary            ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; clkDiv:DIV|ax ; 1.436 ; 0.000         ;
+---------------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; clkDiv:DIV|ax ; -2.000 ; -80.000       ;
; clk_27        ; -1.380 ; -26.380       ;
+---------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clkDiv:DIV|ax'                                                                                                                                                                                                                                                                                 ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                      ; To Node                                                                                                        ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; -5.154 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg0 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.054     ; 6.136      ;
; -5.154 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg1 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.054     ; 6.136      ;
; -5.154 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg2 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.054     ; 6.136      ;
; -5.154 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg3 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.054     ; 6.136      ;
; -5.151 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg0 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.054     ; 6.133      ;
; -5.151 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg1 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.054     ; 6.133      ;
; -5.151 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg2 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.054     ; 6.133      ;
; -5.151 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg3 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.054     ; 6.133      ;
; -4.406 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg0 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.054     ; 5.388      ;
; -4.406 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg1 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.054     ; 5.388      ;
; -4.406 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg2 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.054     ; 5.388      ;
; -4.406 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg3 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.054     ; 5.388      ;
; -4.335 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg0 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.054     ; 5.317      ;
; -4.335 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg1 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.054     ; 5.317      ;
; -4.335 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg2 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.054     ; 5.317      ;
; -4.335 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg3 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.054     ; 5.317      ;
; -4.264 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg0 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.054     ; 5.246      ;
; -4.264 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg1 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.054     ; 5.246      ;
; -4.264 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg2 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.054     ; 5.246      ;
; -4.264 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg3 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.054     ; 5.246      ;
; -4.193 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg0 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.054     ; 5.175      ;
; -4.193 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg1 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.054     ; 5.175      ;
; -4.193 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg2 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.054     ; 5.175      ;
; -4.193 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg3 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.054     ; 5.175      ;
; -3.806 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg0 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.054     ; 4.788      ;
; -3.806 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg1 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.054     ; 4.788      ;
; -3.806 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg2 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.054     ; 4.788      ;
; -3.806 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg3 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.054     ; 4.788      ;
; -3.144 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg0 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.054     ; 4.126      ;
; -3.144 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg1 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.054     ; 4.126      ;
; -3.144 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg2 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.054     ; 4.126      ;
; -3.144 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg3 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.054     ; 4.126      ;
; -2.320 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 3.356      ;
; -2.316 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 3.352      ;
; -2.192 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 3.228      ;
; -2.175 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 3.211      ;
; -2.099 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 3.135      ;
; -2.096 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 3.132      ;
; -2.032 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 3.068      ;
; -1.960 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 2.996      ;
; -1.914 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_datain_reg0  ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_memory_reg0  ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_datain_reg1  ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a1~porta_memory_reg0  ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_datain_reg2  ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a2~porta_memory_reg0  ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_datain_reg3  ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a3~porta_memory_reg0  ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_datain_reg4  ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a4~porta_memory_reg0  ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_datain_reg5  ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a5~porta_memory_reg0  ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.025     ; 2.854      ;
; -1.796 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS                                   ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 2.832      ;
; -1.531 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 2.567      ;
; -1.528 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 2.564      ;
; -1.483 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 2.519      ;
; -1.480 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 2.516      ;
; -1.419 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 2.455      ;
; -1.416 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 2.452      ;
; -1.351 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 2.387      ;
; -1.280 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 2.316      ;
; -1.209 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 2.245      ;
; -1.199 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 2.235      ;
; -1.196 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 2.232      ;
; -1.138 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 2.174      ;
; -1.117 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS                                   ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 2.153      ;
; -1.089 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 2.125      ;
; -1.086 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 2.122      ;
; -0.929 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.965      ;
; -0.895 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.931      ;
; -0.895 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.931      ;
; -0.895 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.931      ;
; -0.895 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.931      ;
; -0.895 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.931      ;
; -0.794 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.830      ;
; -0.783 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.819      ;
; -0.759 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.795      ;
; -0.759 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.795      ;
; -0.759 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.795      ;
; -0.759 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.795      ;
; -0.759 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.795      ;
; -0.751 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.787      ;
; -0.735 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.771      ;
; -0.712 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.748      ;
; -0.671 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.707      ;
; -0.664 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.700      ;
; -0.658 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.694      ;
; -0.641 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.677      ;
; -0.600 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.636      ;
; -0.593 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.629      ;
; -0.522 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.558      ;
; -0.493 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.529      ;
; -0.493 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.529      ;
; -0.489 ; sym_button:BS|y_present.b                                                                                      ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.009      ; 1.534      ;
; -0.487 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS                                                          ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.523      ;
; -0.471 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS                                                          ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.507      ;
; -0.451 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.487      ;
; -0.451 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.487      ;
; -0.255 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.291      ;
; -0.217 ; contador:COUNTER|FFD:FFD1|qS                                                                                   ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg1 ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.063      ; 1.245      ;
; -0.213 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.249      ;
; -0.200 ; contador:COUNTER|FFD:FFD3|qS                                                                                   ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg3 ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.063      ; 1.228      ;
; -0.198 ; contador:COUNTER|FFD:FFD2|qS                                                                                   ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg2 ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.063      ; 1.226      ;
; -0.186 ; sym_button:BS|y_present.b                                                                                      ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS                                                          ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.009      ; 1.231      ;
; -0.179 ; sym_button:BS|y_present.b                                                                                      ; contador:COUNTER|FFD:FFD0|qS                                                                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.215      ;
; -0.179 ; sym_button:BS|y_present.b                                                                                      ; contador:COUNTER|FFD:FFD3|qS                                                                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.215      ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_27'                                                                                             ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -2.701 ; clkDiv:DIV|cnt[0]  ; clkDiv:DIV|cnt[22] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 3.728      ;
; -2.672 ; clkDiv:DIV|cnt[1]  ; clkDiv:DIV|cnt[22] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 3.699      ;
; -2.635 ; clkDiv:DIV|cnt[0]  ; clkDiv:DIV|cnt[23] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 3.662      ;
; -2.606 ; clkDiv:DIV|cnt[1]  ; clkDiv:DIV|cnt[23] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 3.633      ;
; -2.597 ; clkDiv:DIV|cnt[2]  ; clkDiv:DIV|cnt[22] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 3.624      ;
; -2.531 ; clkDiv:DIV|cnt[2]  ; clkDiv:DIV|cnt[23] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 3.558      ;
; -2.483 ; clkDiv:DIV|cnt[3]  ; clkDiv:DIV|cnt[22] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 3.510      ;
; -2.417 ; clkDiv:DIV|cnt[3]  ; clkDiv:DIV|cnt[23] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 3.444      ;
; -2.392 ; clkDiv:DIV|cnt[0]  ; clkDiv:DIV|cnt[19] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 3.419      ;
; -2.376 ; clkDiv:DIV|cnt[0]  ; clkDiv:DIV|cnt[16] ; clk_27       ; clk_27      ; 1.000        ; -0.010     ; 3.402      ;
; -2.363 ; clkDiv:DIV|cnt[1]  ; clkDiv:DIV|cnt[19] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 3.390      ;
; -2.358 ; clkDiv:DIV|cnt[4]  ; clkDiv:DIV|cnt[22] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 3.385      ;
; -2.347 ; clkDiv:DIV|cnt[1]  ; clkDiv:DIV|cnt[16] ; clk_27       ; clk_27      ; 1.000        ; -0.010     ; 3.373      ;
; -2.310 ; clkDiv:DIV|cnt[0]  ; clkDiv:DIV|cnt[15] ; clk_27       ; clk_27      ; 1.000        ; -0.010     ; 3.336      ;
; -2.308 ; clkDiv:DIV|cnt[0]  ; clkDiv:DIV|cnt[13] ; clk_27       ; clk_27      ; 1.000        ; -0.010     ; 3.334      ;
; -2.308 ; clkDiv:DIV|cnt[0]  ; clkDiv:DIV|cnt[14] ; clk_27       ; clk_27      ; 1.000        ; -0.010     ; 3.334      ;
; -2.300 ; clkDiv:DIV|cnt[5]  ; clkDiv:DIV|cnt[22] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 3.327      ;
; -2.292 ; clkDiv:DIV|cnt[4]  ; clkDiv:DIV|cnt[23] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 3.319      ;
; -2.288 ; clkDiv:DIV|cnt[2]  ; clkDiv:DIV|cnt[19] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 3.315      ;
; -2.283 ; clkDiv:DIV|cnt[12] ; clkDiv:DIV|cnt[15] ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 3.319      ;
; -2.281 ; clkDiv:DIV|cnt[12] ; clkDiv:DIV|cnt[13] ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 3.317      ;
; -2.281 ; clkDiv:DIV|cnt[12] ; clkDiv:DIV|cnt[14] ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 3.317      ;
; -2.272 ; clkDiv:DIV|cnt[2]  ; clkDiv:DIV|cnt[16] ; clk_27       ; clk_27      ; 1.000        ; -0.010     ; 3.298      ;
; -2.270 ; clkDiv:DIV|cnt[1]  ; clkDiv:DIV|cnt[15] ; clk_27       ; clk_27      ; 1.000        ; -0.010     ; 3.296      ;
; -2.268 ; clkDiv:DIV|cnt[1]  ; clkDiv:DIV|cnt[13] ; clk_27       ; clk_27      ; 1.000        ; -0.010     ; 3.294      ;
; -2.268 ; clkDiv:DIV|cnt[1]  ; clkDiv:DIV|cnt[14] ; clk_27       ; clk_27      ; 1.000        ; -0.010     ; 3.294      ;
; -2.245 ; clkDiv:DIV|cnt[15] ; clkDiv:DIV|cnt[15] ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 3.281      ;
; -2.243 ; clkDiv:DIV|cnt[15] ; clkDiv:DIV|cnt[13] ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 3.279      ;
; -2.243 ; clkDiv:DIV|cnt[15] ; clkDiv:DIV|cnt[14] ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 3.279      ;
; -2.234 ; clkDiv:DIV|cnt[5]  ; clkDiv:DIV|cnt[23] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 3.261      ;
; -2.192 ; clkDiv:DIV|cnt[0]  ; clkDiv:DIV|cnt[18] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 3.219      ;
; -2.181 ; clkDiv:DIV|cnt[6]  ; clkDiv:DIV|cnt[22] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 3.208      ;
; -2.174 ; clkDiv:DIV|cnt[3]  ; clkDiv:DIV|cnt[19] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 3.201      ;
; -2.163 ; clkDiv:DIV|cnt[1]  ; clkDiv:DIV|cnt[18] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 3.190      ;
; -2.158 ; clkDiv:DIV|cnt[3]  ; clkDiv:DIV|cnt[16] ; clk_27       ; clk_27      ; 1.000        ; -0.010     ; 3.184      ;
; -2.154 ; clkDiv:DIV|cnt[13] ; clkDiv:DIV|cnt[15] ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 3.190      ;
; -2.152 ; clkDiv:DIV|cnt[13] ; clkDiv:DIV|cnt[13] ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 3.188      ;
; -2.152 ; clkDiv:DIV|cnt[13] ; clkDiv:DIV|cnt[14] ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 3.188      ;
; -2.143 ; clkDiv:DIV|cnt[9]  ; clkDiv:DIV|cnt[22] ; clk_27       ; clk_27      ; 1.000        ; -0.007     ; 3.172      ;
; -2.116 ; clkDiv:DIV|cnt[7]  ; clkDiv:DIV|cnt[15] ; clk_27       ; clk_27      ; 1.000        ; -0.010     ; 3.142      ;
; -2.115 ; clkDiv:DIV|cnt[6]  ; clkDiv:DIV|cnt[23] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 3.142      ;
; -2.114 ; clkDiv:DIV|cnt[7]  ; clkDiv:DIV|cnt[22] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 3.141      ;
; -2.114 ; clkDiv:DIV|cnt[7]  ; clkDiv:DIV|cnt[13] ; clk_27       ; clk_27      ; 1.000        ; -0.010     ; 3.140      ;
; -2.114 ; clkDiv:DIV|cnt[7]  ; clkDiv:DIV|cnt[14] ; clk_27       ; clk_27      ; 1.000        ; -0.010     ; 3.140      ;
; -2.100 ; clkDiv:DIV|cnt[0]  ; clkDiv:DIV|cnt[21] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 3.127      ;
; -2.097 ; clkDiv:DIV|cnt[0]  ; clkDiv:DIV|cnt[12] ; clk_27       ; clk_27      ; 1.000        ; -0.010     ; 3.123      ;
; -2.088 ; clkDiv:DIV|cnt[2]  ; clkDiv:DIV|cnt[18] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 3.115      ;
; -2.079 ; clkDiv:DIV|cnt[8]  ; clkDiv:DIV|cnt[22] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 3.106      ;
; -2.077 ; clkDiv:DIV|cnt[9]  ; clkDiv:DIV|cnt[23] ; clk_27       ; clk_27      ; 1.000        ; -0.007     ; 3.106      ;
; -2.075 ; clkDiv:DIV|cnt[10] ; clkDiv:DIV|cnt[22] ; clk_27       ; clk_27      ; 1.000        ; -0.007     ; 3.104      ;
; -2.071 ; clkDiv:DIV|cnt[1]  ; clkDiv:DIV|cnt[21] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 3.098      ;
; -2.070 ; clkDiv:DIV|cnt[2]  ; clkDiv:DIV|cnt[15] ; clk_27       ; clk_27      ; 1.000        ; -0.010     ; 3.096      ;
; -2.068 ; clkDiv:DIV|cnt[1]  ; clkDiv:DIV|cnt[12] ; clk_27       ; clk_27      ; 1.000        ; -0.010     ; 3.094      ;
; -2.049 ; clkDiv:DIV|cnt[4]  ; clkDiv:DIV|cnt[19] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 3.076      ;
; -2.048 ; clkDiv:DIV|cnt[7]  ; clkDiv:DIV|cnt[23] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 3.075      ;
; -2.040 ; clkDiv:DIV|cnt[12] ; clkDiv:DIV|cnt[18] ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 3.077      ;
; -2.039 ; clkDiv:DIV|cnt[12] ; clkDiv:DIV|cnt[23] ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 3.076      ;
; -2.037 ; clkDiv:DIV|cnt[12] ; clkDiv:DIV|cnt[16] ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 3.073      ;
; -2.033 ; clkDiv:DIV|cnt[4]  ; clkDiv:DIV|cnt[16] ; clk_27       ; clk_27      ; 1.000        ; -0.010     ; 3.059      ;
; -2.032 ; clkDiv:DIV|cnt[12] ; clkDiv:DIV|cnt[12] ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 3.068      ;
; -2.031 ; clkDiv:DIV|cnt[2]  ; clkDiv:DIV|cnt[13] ; clk_27       ; clk_27      ; 1.000        ; -0.010     ; 3.057      ;
; -2.031 ; clkDiv:DIV|cnt[2]  ; clkDiv:DIV|cnt[14] ; clk_27       ; clk_27      ; 1.000        ; -0.010     ; 3.057      ;
; -2.029 ; clkDiv:DIV|cnt[0]  ; clkDiv:DIV|cnt[20] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 3.056      ;
; -2.017 ; clkDiv:DIV|cnt[6]  ; clkDiv:DIV|cnt[15] ; clk_27       ; clk_27      ; 1.000        ; -0.010     ; 3.043      ;
; -2.015 ; clkDiv:DIV|cnt[6]  ; clkDiv:DIV|cnt[13] ; clk_27       ; clk_27      ; 1.000        ; -0.010     ; 3.041      ;
; -2.015 ; clkDiv:DIV|cnt[6]  ; clkDiv:DIV|cnt[14] ; clk_27       ; clk_27      ; 1.000        ; -0.010     ; 3.041      ;
; -2.013 ; clkDiv:DIV|cnt[8]  ; clkDiv:DIV|cnt[23] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 3.040      ;
; -2.010 ; clkDiv:DIV|cnt[9]  ; clkDiv:DIV|cnt[15] ; clk_27       ; clk_27      ; 1.000        ; -0.008     ; 3.038      ;
; -2.009 ; clkDiv:DIV|cnt[10] ; clkDiv:DIV|cnt[23] ; clk_27       ; clk_27      ; 1.000        ; -0.007     ; 3.038      ;
; -2.008 ; clkDiv:DIV|cnt[9]  ; clkDiv:DIV|cnt[13] ; clk_27       ; clk_27      ; 1.000        ; -0.008     ; 3.036      ;
; -2.008 ; clkDiv:DIV|cnt[9]  ; clkDiv:DIV|cnt[14] ; clk_27       ; clk_27      ; 1.000        ; -0.008     ; 3.036      ;
; -2.002 ; clkDiv:DIV|cnt[11] ; clkDiv:DIV|cnt[22] ; clk_27       ; clk_27      ; 1.000        ; -0.007     ; 3.031      ;
; -2.002 ; clkDiv:DIV|cnt[15] ; clkDiv:DIV|cnt[18] ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 3.039      ;
; -2.001 ; clkDiv:DIV|cnt[14] ; clkDiv:DIV|cnt[15] ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 3.037      ;
; -2.001 ; clkDiv:DIV|cnt[15] ; clkDiv:DIV|cnt[23] ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 3.038      ;
; -2.000 ; clkDiv:DIV|cnt[1]  ; clkDiv:DIV|cnt[20] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 3.027      ;
; -1.999 ; clkDiv:DIV|cnt[14] ; clkDiv:DIV|cnt[13] ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 3.035      ;
; -1.999 ; clkDiv:DIV|cnt[14] ; clkDiv:DIV|cnt[14] ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 3.035      ;
; -1.999 ; clkDiv:DIV|cnt[15] ; clkDiv:DIV|cnt[16] ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 3.035      ;
; -1.996 ; clkDiv:DIV|cnt[2]  ; clkDiv:DIV|cnt[21] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 3.023      ;
; -1.994 ; clkDiv:DIV|cnt[15] ; clkDiv:DIV|cnt[12] ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 3.030      ;
; -1.993 ; clkDiv:DIV|cnt[0]  ; clkDiv:DIV|ax      ; clk_27       ; clk_27      ; 1.000        ; 0.044      ; 3.073      ;
; -1.993 ; clkDiv:DIV|cnt[2]  ; clkDiv:DIV|cnt[12] ; clk_27       ; clk_27      ; 1.000        ; -0.010     ; 3.019      ;
; -1.991 ; clkDiv:DIV|cnt[5]  ; clkDiv:DIV|cnt[19] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 3.018      ;
; -1.990 ; clkDiv:DIV|cnt[10] ; clkDiv:DIV|cnt[15] ; clk_27       ; clk_27      ; 1.000        ; -0.008     ; 3.018      ;
; -1.988 ; clkDiv:DIV|cnt[10] ; clkDiv:DIV|cnt[13] ; clk_27       ; clk_27      ; 1.000        ; -0.008     ; 3.016      ;
; -1.988 ; clkDiv:DIV|cnt[10] ; clkDiv:DIV|cnt[14] ; clk_27       ; clk_27      ; 1.000        ; -0.008     ; 3.016      ;
; -1.979 ; clkDiv:DIV|cnt[3]  ; clkDiv:DIV|cnt[15] ; clk_27       ; clk_27      ; 1.000        ; -0.010     ; 3.005      ;
; -1.977 ; clkDiv:DIV|cnt[3]  ; clkDiv:DIV|cnt[13] ; clk_27       ; clk_27      ; 1.000        ; -0.010     ; 3.003      ;
; -1.977 ; clkDiv:DIV|cnt[3]  ; clkDiv:DIV|cnt[14] ; clk_27       ; clk_27      ; 1.000        ; -0.010     ; 3.003      ;
; -1.975 ; clkDiv:DIV|cnt[5]  ; clkDiv:DIV|cnt[16] ; clk_27       ; clk_27      ; 1.000        ; -0.010     ; 3.001      ;
; -1.974 ; clkDiv:DIV|cnt[3]  ; clkDiv:DIV|cnt[18] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 3.001      ;
; -1.966 ; clkDiv:DIV|cnt[12] ; clkDiv:DIV|ax      ; clk_27       ; clk_27      ; 1.000        ; 0.054      ; 3.056      ;
; -1.959 ; clkDiv:DIV|cnt[0]  ; clkDiv:DIV|cnt[9]  ; clk_27       ; clk_27      ; 1.000        ; -0.002     ; 2.993      ;
; -1.953 ; clkDiv:DIV|cnt[1]  ; clkDiv:DIV|ax      ; clk_27       ; clk_27      ; 1.000        ; 0.044      ; 3.033      ;
; -1.936 ; clkDiv:DIV|cnt[11] ; clkDiv:DIV|cnt[23] ; clk_27       ; clk_27      ; 1.000        ; -0.007     ; 2.965      ;
; -1.930 ; clkDiv:DIV|cnt[1]  ; clkDiv:DIV|cnt[9]  ; clk_27       ; clk_27      ; 1.000        ; -0.002     ; 2.964      ;
; -1.928 ; clkDiv:DIV|cnt[15] ; clkDiv:DIV|ax      ; clk_27       ; clk_27      ; 1.000        ; 0.054      ; 3.018      ;
; -1.925 ; clkDiv:DIV|cnt[2]  ; clkDiv:DIV|cnt[20] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 2.952      ;
; -1.911 ; clkDiv:DIV|cnt[13] ; clkDiv:DIV|cnt[18] ; clk_27       ; clk_27      ; 1.000        ; 0.001      ; 2.948      ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_27'                                                                                               ;
+--------+--------------------+--------------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+---------------+-------------+--------------+------------+------------+
; -2.518 ; clkDiv:DIV|ax      ; clkDiv:DIV|ax      ; clkDiv:DIV|ax ; clk_27      ; 0.000        ; 2.659      ; 0.657      ;
; -2.018 ; clkDiv:DIV|ax      ; clkDiv:DIV|ax      ; clkDiv:DIV|ax ; clk_27      ; -0.500       ; 2.659      ; 0.657      ;
; 0.798  ; clkDiv:DIV|cnt[3]  ; clkDiv:DIV|cnt[3]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.064      ;
; 0.801  ; clkDiv:DIV|cnt[21] ; clkDiv:DIV|cnt[21] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.067      ;
; 0.805  ; clkDiv:DIV|cnt[7]  ; clkDiv:DIV|cnt[7]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.071      ;
; 0.833  ; clkDiv:DIV|cnt[4]  ; clkDiv:DIV|cnt[4]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.099      ;
; 0.835  ; clkDiv:DIV|cnt[17] ; clkDiv:DIV|cnt[17] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.101      ;
; 0.838  ; clkDiv:DIV|cnt[20] ; clkDiv:DIV|cnt[20] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; clkDiv:DIV|cnt[8]  ; clkDiv:DIV|cnt[8]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.104      ;
; 0.842  ; clkDiv:DIV|cnt[2]  ; clkDiv:DIV|cnt[2]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.108      ;
; 0.846  ; clkDiv:DIV|cnt[1]  ; clkDiv:DIV|cnt[1]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.112      ;
; 0.924  ; clkDiv:DIV|cnt[23] ; clkDiv:DIV|cnt[23] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.190      ;
; 1.184  ; clkDiv:DIV|cnt[6]  ; clkDiv:DIV|cnt[7]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.450      ;
; 1.188  ; clkDiv:DIV|cnt[7]  ; clkDiv:DIV|cnt[8]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.454      ;
; 1.190  ; clkDiv:DIV|cnt[0]  ; clkDiv:DIV|cnt[1]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.456      ;
; 1.200  ; clkDiv:DIV|cnt[18] ; clkDiv:DIV|cnt[18] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.466      ;
; 1.224  ; clkDiv:DIV|cnt[20] ; clkDiv:DIV|cnt[21] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.490      ;
; 1.228  ; clkDiv:DIV|cnt[2]  ; clkDiv:DIV|cnt[3]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.494      ;
; 1.232  ; clkDiv:DIV|cnt[1]  ; clkDiv:DIV|cnt[2]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.498      ;
; 1.246  ; clkDiv:DIV|cnt[5]  ; clkDiv:DIV|cnt[5]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.512      ;
; 1.255  ; clkDiv:DIV|cnt[6]  ; clkDiv:DIV|cnt[8]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.521      ;
; 1.261  ; clkDiv:DIV|cnt[0]  ; clkDiv:DIV|cnt[2]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.527      ;
; 1.263  ; clkDiv:DIV|cnt[19] ; clkDiv:DIV|cnt[15] ; clk_27        ; clk_27      ; 0.000        ; -0.001     ; 1.528      ;
; 1.266  ; clkDiv:DIV|cnt[19] ; clkDiv:DIV|cnt[13] ; clk_27        ; clk_27      ; 0.000        ; -0.001     ; 1.531      ;
; 1.266  ; clkDiv:DIV|cnt[19] ; clkDiv:DIV|cnt[14] ; clk_27        ; clk_27      ; 0.000        ; -0.001     ; 1.531      ;
; 1.273  ; clkDiv:DIV|cnt[3]  ; clkDiv:DIV|cnt[4]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.539      ;
; 1.282  ; clkDiv:DIV|cnt[19] ; clkDiv:DIV|cnt[20] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.548      ;
; 1.303  ; clkDiv:DIV|cnt[5]  ; clkDiv:DIV|cnt[7]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.569      ;
; 1.303  ; clkDiv:DIV|cnt[1]  ; clkDiv:DIV|cnt[3]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.569      ;
; 1.326  ; clkDiv:DIV|cnt[16] ; clkDiv:DIV|cnt[15] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.592      ;
; 1.329  ; clkDiv:DIV|cnt[19] ; clkDiv:DIV|cnt[19] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.595      ;
; 1.329  ; clkDiv:DIV|cnt[16] ; clkDiv:DIV|cnt[13] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.595      ;
; 1.329  ; clkDiv:DIV|cnt[16] ; clkDiv:DIV|cnt[14] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.595      ;
; 1.332  ; clkDiv:DIV|cnt[0]  ; clkDiv:DIV|cnt[3]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.598      ;
; 1.349  ; clkDiv:DIV|cnt[18] ; clkDiv:DIV|cnt[20] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.615      ;
; 1.353  ; clkDiv:DIV|cnt[19] ; clkDiv:DIV|cnt[21] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.619      ;
; 1.361  ; clkDiv:DIV|cnt[4]  ; clkDiv:DIV|cnt[7]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.627      ;
; 1.369  ; clkDiv:DIV|cnt[22] ; clkDiv:DIV|cnt[22] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.635      ;
; 1.374  ; clkDiv:DIV|cnt[5]  ; clkDiv:DIV|cnt[8]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.640      ;
; 1.377  ; clkDiv:DIV|cnt[6]  ; clkDiv:DIV|cnt[6]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.643      ;
; 1.381  ; clkDiv:DIV|cnt[0]  ; clkDiv:DIV|cnt[0]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.647      ;
; 1.381  ; clkDiv:DIV|cnt[16] ; clkDiv:DIV|cnt[17] ; clk_27        ; clk_27      ; 0.000        ; 0.001      ; 1.648      ;
; 1.387  ; clkDiv:DIV|cnt[2]  ; clkDiv:DIV|cnt[4]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.653      ;
; 1.409  ; clkDiv:DIV|cnt[19] ; clkDiv:DIV|cnt[16] ; clk_27        ; clk_27      ; 0.000        ; -0.001     ; 1.674      ;
; 1.409  ; clkDiv:DIV|cnt[17] ; clkDiv:DIV|cnt[15] ; clk_27        ; clk_27      ; 0.000        ; -0.001     ; 1.674      ;
; 1.411  ; clkDiv:DIV|cnt[19] ; clkDiv:DIV|cnt[12] ; clk_27        ; clk_27      ; 0.000        ; -0.001     ; 1.676      ;
; 1.412  ; clkDiv:DIV|cnt[17] ; clkDiv:DIV|cnt[13] ; clk_27        ; clk_27      ; 0.000        ; -0.001     ; 1.677      ;
; 1.412  ; clkDiv:DIV|cnt[17] ; clkDiv:DIV|cnt[14] ; clk_27        ; clk_27      ; 0.000        ; -0.001     ; 1.677      ;
; 1.420  ; clkDiv:DIV|cnt[18] ; clkDiv:DIV|cnt[21] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.686      ;
; 1.432  ; clkDiv:DIV|cnt[4]  ; clkDiv:DIV|cnt[8]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.698      ;
; 1.451  ; clkDiv:DIV|cnt[17] ; clkDiv:DIV|cnt[20] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.717      ;
; 1.457  ; clkDiv:DIV|cnt[19] ; clkDiv:DIV|cnt[23] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.723      ;
; 1.457  ; clkDiv:DIV|cnt[19] ; clkDiv:DIV|cnt[18] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.723      ;
; 1.462  ; clkDiv:DIV|cnt[1]  ; clkDiv:DIV|cnt[4]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.728      ;
; 1.468  ; clkDiv:DIV|cnt[15] ; clkDiv:DIV|cnt[17] ; clk_27        ; clk_27      ; 0.000        ; 0.001      ; 1.735      ;
; 1.472  ; clkDiv:DIV|cnt[16] ; clkDiv:DIV|cnt[16] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.738      ;
; 1.474  ; clkDiv:DIV|cnt[16] ; clkDiv:DIV|cnt[12] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.740      ;
; 1.486  ; clkDiv:DIV|cnt[3]  ; clkDiv:DIV|cnt[7]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.752      ;
; 1.491  ; clkDiv:DIV|cnt[0]  ; clkDiv:DIV|cnt[4]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.757      ;
; 1.520  ; clkDiv:DIV|cnt[16] ; clkDiv:DIV|cnt[23] ; clk_27        ; clk_27      ; 0.000        ; 0.001      ; 1.787      ;
; 1.520  ; clkDiv:DIV|cnt[16] ; clkDiv:DIV|cnt[18] ; clk_27        ; clk_27      ; 0.000        ; 0.001      ; 1.787      ;
; 1.522  ; clkDiv:DIV|cnt[11] ; clkDiv:DIV|cnt[11] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.788      ;
; 1.522  ; clkDiv:DIV|cnt[17] ; clkDiv:DIV|cnt[21] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.788      ;
; 1.530  ; clkDiv:DIV|cnt[5]  ; clkDiv:DIV|cnt[9]  ; clk_27        ; clk_27      ; 0.000        ; -0.002     ; 1.794      ;
; 1.546  ; clkDiv:DIV|cnt[14] ; clkDiv:DIV|cnt[17] ; clk_27        ; clk_27      ; 0.000        ; 0.001      ; 1.813      ;
; 1.555  ; clkDiv:DIV|cnt[17] ; clkDiv:DIV|cnt[16] ; clk_27        ; clk_27      ; 0.000        ; -0.001     ; 1.820      ;
; 1.557  ; clkDiv:DIV|cnt[17] ; clkDiv:DIV|cnt[12] ; clk_27        ; clk_27      ; 0.000        ; -0.001     ; 1.822      ;
; 1.557  ; clkDiv:DIV|cnt[3]  ; clkDiv:DIV|cnt[8]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.823      ;
; 1.564  ; clkDiv:DIV|cnt[13] ; clkDiv:DIV|cnt[13] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.830      ;
; 1.567  ; clkDiv:DIV|cnt[10] ; clkDiv:DIV|cnt[10] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.833      ;
; 1.575  ; clkDiv:DIV|cnt[13] ; clkDiv:DIV|cnt[17] ; clk_27        ; clk_27      ; 0.000        ; 0.001      ; 1.842      ;
; 1.598  ; clkDiv:DIV|cnt[19] ; clkDiv:DIV|cnt[22] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.864      ;
; 1.599  ; clkDiv:DIV|cnt[15] ; clkDiv:DIV|cnt[15] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.865      ;
; 1.600  ; clkDiv:DIV|cnt[2]  ; clkDiv:DIV|cnt[7]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.866      ;
; 1.603  ; clkDiv:DIV|cnt[17] ; clkDiv:DIV|cnt[23] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.869      ;
; 1.603  ; clkDiv:DIV|cnt[17] ; clkDiv:DIV|cnt[18] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.869      ;
; 1.604  ; clkDiv:DIV|cnt[14] ; clkDiv:DIV|cnt[14] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.870      ;
; 1.618  ; clkDiv:DIV|cnt[22] ; clkDiv:DIV|cnt[23] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.884      ;
; 1.618  ; clkDiv:DIV|cnt[11] ; clkDiv:DIV|cnt[9]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.884      ;
; 1.619  ; clkDiv:DIV|cnt[4]  ; clkDiv:DIV|cnt[5]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.885      ;
; 1.622  ; clkDiv:DIV|cnt[22] ; clkDiv:DIV|cnt[13] ; clk_27        ; clk_27      ; 0.000        ; -0.001     ; 1.887      ;
; 1.624  ; clkDiv:DIV|cnt[22] ; clkDiv:DIV|cnt[14] ; clk_27        ; clk_27      ; 0.000        ; -0.001     ; 1.889      ;
; 1.626  ; clkDiv:DIV|cnt[22] ; clkDiv:DIV|cnt[15] ; clk_27        ; clk_27      ; 0.000        ; -0.001     ; 1.891      ;
; 1.644  ; clkDiv:DIV|cnt[22] ; clkDiv:DIV|cnt[12] ; clk_27        ; clk_27      ; 0.000        ; -0.001     ; 1.909      ;
; 1.647  ; clkDiv:DIV|cnt[22] ; clkDiv:DIV|cnt[16] ; clk_27        ; clk_27      ; 0.000        ; -0.001     ; 1.912      ;
; 1.648  ; clkDiv:DIV|cnt[12] ; clkDiv:DIV|cnt[17] ; clk_27        ; clk_27      ; 0.000        ; 0.001      ; 1.915      ;
; 1.648  ; clkDiv:DIV|cnt[21] ; clkDiv:DIV|cnt[23] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.914      ;
; 1.650  ; clkDiv:DIV|cnt[8]  ; clkDiv:DIV|cnt[9]  ; clk_27        ; clk_27      ; 0.000        ; -0.002     ; 1.914      ;
; 1.660  ; clkDiv:DIV|cnt[4]  ; clkDiv:DIV|cnt[9]  ; clk_27        ; clk_27      ; 0.000        ; -0.002     ; 1.924      ;
; 1.661  ; clkDiv:DIV|cnt[16] ; clkDiv:DIV|cnt[19] ; clk_27        ; clk_27      ; 0.000        ; 0.001      ; 1.928      ;
; 1.661  ; clkDiv:DIV|cnt[16] ; clkDiv:DIV|cnt[22] ; clk_27        ; clk_27      ; 0.000        ; 0.001      ; 1.928      ;
; 1.671  ; clkDiv:DIV|cnt[2]  ; clkDiv:DIV|cnt[8]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.937      ;
; 1.675  ; clkDiv:DIV|cnt[1]  ; clkDiv:DIV|cnt[7]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.941      ;
; 1.682  ; clkDiv:DIV|cnt[16] ; clkDiv:DIV|cnt[20] ; clk_27        ; clk_27      ; 0.000        ; 0.001      ; 1.949      ;
; 1.704  ; clkDiv:DIV|cnt[0]  ; clkDiv:DIV|cnt[7]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.970      ;
; 1.705  ; clkDiv:DIV|cnt[12] ; clkDiv:DIV|cnt[12] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.971      ;
; 1.712  ; clkDiv:DIV|cnt[18] ; clkDiv:DIV|cnt[19] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.978      ;
; 1.714  ; clkDiv:DIV|cnt[21] ; clkDiv:DIV|cnt[22] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 1.980      ;
; 1.736  ; clkDiv:DIV|cnt[19] ; clkDiv:DIV|cnt[6]  ; clk_27        ; clk_27      ; 0.000        ; 0.009      ; 2.011      ;
; 1.736  ; clkDiv:DIV|cnt[19] ; clkDiv:DIV|cnt[0]  ; clk_27        ; clk_27      ; 0.000        ; 0.009      ; 2.011      ;
+--------+--------------------+--------------------+---------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clkDiv:DIV|ax'                                                                                                                                                                                                                                                                                 ;
+-------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node                                                                                                      ; To Node                                                                                                        ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; 0.391 ; contador:COUNTER|FFD:FFD0|qS                                                                                   ; contador:COUNTER|FFD:FFD0|qS                                                                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; contador:COUNTER|FFD:FFD1|qS                                                                                   ; contador:COUNTER|FFD:FFD1|qS                                                                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; contador:COUNTER|FFD:FFD2|qS                                                                                   ; contador:COUNTER|FFD:FFD2|qS                                                                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; contador:COUNTER|FFD:FFD3|qS                                                                                   ; contador:COUNTER|FFD:FFD3|qS                                                                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS                                                          ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS                                                          ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.537 ; contador:COUNTER|FFD:FFD0|qS                                                                                   ; contador:COUNTER|FFD:FFD2|qS                                                                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.803      ;
; 0.537 ; contador:COUNTER|FFD:FFD1|qS                                                                                   ; contador:COUNTER|FFD:FFD3|qS                                                                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.803      ;
; 0.538 ; contador:COUNTER|FFD:FFD0|qS                                                                                   ; contador:COUNTER|FFD:FFD1|qS                                                                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.804      ;
; 0.679 ; contador:COUNTER|FFD:FFD0|qS                                                                                   ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg0 ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.063      ; 0.976      ;
; 0.761 ; sym_button:BS|y_present.a                                                                                      ; sym_button:BS|y_present.b                                                                                      ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.027      ;
; 0.791 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.057      ;
; 0.805 ; contador:COUNTER|FFD:FFD2|qS                                                                                   ; contador:COUNTER|FFD:FFD3|qS                                                                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.071      ;
; 0.808 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.074      ;
; 0.811 ; contador:COUNTER|FFD:FFD1|qS                                                                                   ; contador:COUNTER|FFD:FFD2|qS                                                                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.077      ;
; 0.835 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.101      ;
; 0.845 ; contador:COUNTER|FFD:FFD0|qS                                                                                   ; contador:COUNTER|FFD:FFD3|qS                                                                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; sym_button:BS|y_present.b                                                                                      ; contador:COUNTER|FFD:FFD1|qS                                                                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.112      ;
; 0.849 ; sym_button:BS|y_present.b                                                                                      ; contador:COUNTER|FFD:FFD2|qS                                                                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.115      ;
; 0.849 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.115      ;
; 0.929 ; contador:COUNTER|FFD:FFD2|qS                                                                                   ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg2 ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.063      ; 1.226      ;
; 0.931 ; contador:COUNTER|FFD:FFD3|qS                                                                                   ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg3 ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.063      ; 1.228      ;
; 0.948 ; contador:COUNTER|FFD:FFD1|qS                                                                                   ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg1 ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.063      ; 1.245      ;
; 0.949 ; sym_button:BS|y_present.b                                                                                      ; contador:COUNTER|FFD:FFD0|qS                                                                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.215      ;
; 0.949 ; sym_button:BS|y_present.b                                                                                      ; contador:COUNTER|FFD:FFD3|qS                                                                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.215      ;
; 0.956 ; sym_button:BS|y_present.b                                                                                      ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS                                                          ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.009      ; 1.231      ;
; 0.983 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.249      ;
; 1.025 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.291      ;
; 1.221 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.487      ;
; 1.221 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.487      ;
; 1.241 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS                                                          ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.507      ;
; 1.257 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS                                                          ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.523      ;
; 1.259 ; sym_button:BS|y_present.b                                                                                      ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.009      ; 1.534      ;
; 1.263 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.529      ;
; 1.263 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.529      ;
; 1.292 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.558      ;
; 1.363 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.629      ;
; 1.370 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.636      ;
; 1.411 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.677      ;
; 1.428 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.694      ;
; 1.434 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.700      ;
; 1.441 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.707      ;
; 1.482 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.748      ;
; 1.505 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.771      ;
; 1.521 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.787      ;
; 1.529 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.795      ;
; 1.529 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.795      ;
; 1.529 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.795      ;
; 1.529 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.795      ;
; 1.529 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.795      ;
; 1.553 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.819      ;
; 1.564 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.830      ;
; 1.665 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.931      ;
; 1.665 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.931      ;
; 1.665 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.931      ;
; 1.665 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.931      ;
; 1.665 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.931      ;
; 1.699 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.965      ;
; 1.856 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 2.122      ;
; 1.859 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 2.125      ;
; 1.887 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS                                   ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 2.153      ;
; 1.908 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 2.174      ;
; 1.966 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 2.232      ;
; 1.969 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 2.235      ;
; 1.979 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 2.245      ;
; 2.050 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 2.316      ;
; 2.121 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 2.387      ;
; 2.186 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 2.452      ;
; 2.189 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 2.455      ;
; 2.250 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 2.516      ;
; 2.253 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 2.519      ;
; 2.298 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 2.564      ;
; 2.301 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 2.567      ;
; 2.566 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS                                   ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 2.832      ;
; 2.645 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_datain_reg0  ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_memory_reg0  ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_datain_reg1  ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a1~porta_memory_reg0  ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_datain_reg2  ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a2~porta_memory_reg0  ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_datain_reg3  ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a3~porta_memory_reg0  ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_datain_reg4  ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a4~porta_memory_reg0  ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_datain_reg5  ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a5~porta_memory_reg0  ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; -0.025     ; 2.854      ;
; 2.730 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 2.996      ;
; 2.802 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 3.068      ;
; 2.866 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 3.132      ;
; 2.869 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 3.135      ;
; 2.945 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 3.211      ;
; 2.962 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 3.228      ;
; 3.086 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 3.352      ;
; 3.090 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 3.356      ;
; 3.914 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg0 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; -0.054     ; 4.126      ;
; 3.914 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg1 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; -0.054     ; 4.126      ;
; 3.914 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg2 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; -0.054     ; 4.126      ;
; 3.914 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg3 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; -0.054     ; 4.126      ;
; 4.165 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg0 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; -0.054     ; 4.377      ;
; 4.165 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg1 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; -0.054     ; 4.377      ;
; 4.165 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg2 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; -0.054     ; 4.377      ;
; 4.165 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg3 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; -0.054     ; 4.377      ;
; 4.171 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg0 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; -0.054     ; 4.383      ;
+-------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clkDiv:DIV|ax'                                                                                                                                                                                   ;
+--------+-------------------------------------------------------+------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                                                      ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; -0.802 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.838      ;
; -0.802 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.838      ;
; -0.802 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.838      ;
; -0.802 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.838      ;
; -0.802 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.838      ;
; -0.802 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.838      ;
; -0.802 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.838      ;
; -0.802 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.838      ;
; -0.666 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.702      ;
; -0.666 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.702      ;
; -0.666 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.702      ;
; -0.666 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.702      ;
; -0.666 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.702      ;
; -0.666 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.702      ;
; -0.666 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.702      ;
; -0.666 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.702      ;
+--------+-------------------------------------------------------+------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clkDiv:DIV|ax'                                                                                                                                                                                   ;
+-------+-------------------------------------------------------+------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                                                      ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; 1.436 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.702      ;
; 1.436 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.702      ;
; 1.436 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.702      ;
; 1.436 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.702      ;
; 1.436 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.702      ;
; 1.436 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.702      ;
; 1.436 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.702      ;
; 1.436 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.702      ;
; 1.572 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.838      ;
; 1.572 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.838      ;
; 1.572 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.838      ;
; 1.572 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.838      ;
; 1.572 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.838      ;
; 1.572 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.838      ;
; 1.572 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.838      ;
; 1.572 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.838      ;
+-------+-------------------------------------------------------+------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clkDiv:DIV|ax'                                                                                                                                                         ;
+--------+--------------+----------------+------------------+---------------+------------+----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                                                                                                         ;
+--------+--------------+----------------+------------------+---------------+------------+----------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; contador:COUNTER|FFD:FFD0|qS                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; contador:COUNTER|FFD:FFD0|qS                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; contador:COUNTER|FFD:FFD1|qS                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; contador:COUNTER|FFD:FFD1|qS                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; contador:COUNTER|FFD:FFD2|qS                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; contador:COUNTER|FFD:FFD2|qS                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; contador:COUNTER|FFD:FFD3|qS                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; contador:COUNTER|FFD:FFD3|qS                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; sym_button:BS|y_present.a                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; sym_button:BS|y_present.a                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; sym_button:BS|y_present.b                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; sym_button:BS|y_present.b                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; BS|y_present.a|clk                                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; BS|y_present.a|clk                                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; BS|y_present.b|clk                                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; BS|y_present.b|clk                                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; COUNTER|FFD0|qS|clk                                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; COUNTER|FFD0|qS|clk                                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; COUNTER|FFD1|qS|clk                                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; COUNTER|FFD1|qS|clk                                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; COUNTER|FFD2|qS|clk                                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; COUNTER|FFD2|qS|clk                                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; COUNTER|FFD3|qS|clk                                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; COUNTER|FFD3|qS|clk                                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; DIV|ax|regout                                                                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; DIV|ax|regout                                                                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; DIV|ax~clkctrl|inclk[0]                                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; DIV|ax~clkctrl|inclk[0]                                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; DIV|ax~clkctrl|outclk                                                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; DIV|ax~clkctrl|outclk                                                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; MAQUINONA|CONTROL|FFJK1|qS|clk                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; MAQUINONA|CONTROL|FFJK1|qS|clk                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; MAQUINONA|CONTROL|FFJK2|qS|clk                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; MAQUINONA|CONTROL|FFJK2|qS|clk                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; MAQUINONA|OPERA|Registrador|FFD1|qS|clk                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; MAQUINONA|OPERA|Registrador|FFD1|qS|clk                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; MAQUINONA|OPERA|Registrador|FFD2|qS|clk                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; MAQUINONA|OPERA|Registrador|FFD2|qS|clk                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; MAQUINONA|OPERA|Registrador|FFD3|qS|clk                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; MAQUINONA|OPERA|Registrador|FFD3|qS|clk                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; MAQUINONA|OPERA|Registrador|FFD4|qS|clk                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; MAQUINONA|OPERA|Registrador|FFD4|qS|clk                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; MAQUINONA|OPERA|Registrador|FFD5|qS|clk                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; MAQUINONA|OPERA|Registrador|FFD5|qS|clk                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; MAQUINONA|OPERA|Registrador|FFD6|qS|clk                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; MAQUINONA|OPERA|Registrador|FFD6|qS|clk                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; MAQUINONA|OPERA|Registrador|FFD7|qS|clk                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; MAQUINONA|OPERA|Registrador|FFD7|qS|clk                                                                        ;
+--------+--------------+----------------+------------------+---------------+------------+----------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_27'                                                             ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk_27 ; Rise       ; clk_27             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clkDiv:DIV|ax      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clkDiv:DIV|ax      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clkDiv:DIV|cnt[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clkDiv:DIV|cnt[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clkDiv:DIV|cnt[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clkDiv:DIV|cnt[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clkDiv:DIV|cnt[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clkDiv:DIV|cnt[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clkDiv:DIV|cnt[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clkDiv:DIV|cnt[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clkDiv:DIV|cnt[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clkDiv:DIV|cnt[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clkDiv:DIV|cnt[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clkDiv:DIV|cnt[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clkDiv:DIV|cnt[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clkDiv:DIV|cnt[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clkDiv:DIV|cnt[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clkDiv:DIV|cnt[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clkDiv:DIV|cnt[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clkDiv:DIV|cnt[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clkDiv:DIV|cnt[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clkDiv:DIV|cnt[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clkDiv:DIV|cnt[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clkDiv:DIV|cnt[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clkDiv:DIV|cnt[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clkDiv:DIV|cnt[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clkDiv:DIV|cnt[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clkDiv:DIV|cnt[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clkDiv:DIV|cnt[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clkDiv:DIV|cnt[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clkDiv:DIV|cnt[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clkDiv:DIV|cnt[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clkDiv:DIV|cnt[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clkDiv:DIV|cnt[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clkDiv:DIV|cnt[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clkDiv:DIV|cnt[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clkDiv:DIV|cnt[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clkDiv:DIV|cnt[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clkDiv:DIV|cnt[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clkDiv:DIV|cnt[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clkDiv:DIV|cnt[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clkDiv:DIV|cnt[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clkDiv:DIV|cnt[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clkDiv:DIV|cnt[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clkDiv:DIV|cnt[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clkDiv:DIV|cnt[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clkDiv:DIV|cnt[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clkDiv:DIV|cnt[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clkDiv:DIV|cnt[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clkDiv:DIV|cnt[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; DIV|ax|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; DIV|ax|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; DIV|cnt[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; DIV|cnt[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; DIV|cnt[10]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; DIV|cnt[10]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; DIV|cnt[11]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; DIV|cnt[11]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; DIV|cnt[12]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; DIV|cnt[12]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; DIV|cnt[13]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; DIV|cnt[13]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; DIV|cnt[14]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; DIV|cnt[14]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; DIV|cnt[15]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; DIV|cnt[15]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; DIV|cnt[16]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; DIV|cnt[16]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; DIV|cnt[17]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; DIV|cnt[17]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; DIV|cnt[18]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; DIV|cnt[18]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; DIV|cnt[19]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; DIV|cnt[19]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; DIV|cnt[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; DIV|cnt[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; DIV|cnt[20]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; DIV|cnt[20]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; DIV|cnt[21]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; DIV|cnt[21]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; DIV|cnt[22]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; DIV|cnt[22]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; DIV|cnt[23]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; DIV|cnt[23]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; DIV|cnt[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; DIV|cnt[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; DIV|cnt[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; DIV|cnt[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; DIV|cnt[4]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; DIV|cnt[4]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; DIV|cnt[5]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; DIV|cnt[5]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; DIV|cnt[6]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; DIV|cnt[6]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; DIV|cnt[7]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; DIV|cnt[7]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; DIV|cnt[8]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; DIV|cnt[8]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; DIV|cnt[9]|clk     ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+-----------+---------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+---------------+-------+-------+------------+-----------------+
; S[*]      ; clkDiv:DIV|ax ; 2.426 ; 2.426 ; Rise       ; clkDiv:DIV|ax   ;
;  S[0]     ; clkDiv:DIV|ax ; 2.350 ; 2.350 ; Rise       ; clkDiv:DIV|ax   ;
;  S[1]     ; clkDiv:DIV|ax ; 2.426 ; 2.426 ; Rise       ; clkDiv:DIV|ax   ;
;  S[2]     ; clkDiv:DIV|ax ; 2.188 ; 2.188 ; Rise       ; clkDiv:DIV|ax   ;
;  S[3]     ; clkDiv:DIV|ax ; 2.030 ; 2.030 ; Rise       ; clkDiv:DIV|ax   ;
;  S[4]     ; clkDiv:DIV|ax ; 2.023 ; 2.023 ; Rise       ; clkDiv:DIV|ax   ;
;  S[5]     ; clkDiv:DIV|ax ; 2.377 ; 2.377 ; Rise       ; clkDiv:DIV|ax   ;
;  S[6]     ; clkDiv:DIV|ax ; 1.630 ; 1.630 ; Rise       ; clkDiv:DIV|ax   ;
;  S[7]     ; clkDiv:DIV|ax ; 2.328 ; 2.328 ; Rise       ; clkDiv:DIV|ax   ;
; key2      ; clkDiv:DIV|ax ; 4.260 ; 4.260 ; Rise       ; clkDiv:DIV|ax   ;
+-----------+---------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+-----------+---------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+---------------+--------+--------+------------+-----------------+
; S[*]      ; clkDiv:DIV|ax ; -1.400 ; -1.400 ; Rise       ; clkDiv:DIV|ax   ;
;  S[0]     ; clkDiv:DIV|ax ; -2.120 ; -2.120 ; Rise       ; clkDiv:DIV|ax   ;
;  S[1]     ; clkDiv:DIV|ax ; -2.196 ; -2.196 ; Rise       ; clkDiv:DIV|ax   ;
;  S[2]     ; clkDiv:DIV|ax ; -1.958 ; -1.958 ; Rise       ; clkDiv:DIV|ax   ;
;  S[3]     ; clkDiv:DIV|ax ; -1.800 ; -1.800 ; Rise       ; clkDiv:DIV|ax   ;
;  S[4]     ; clkDiv:DIV|ax ; -1.793 ; -1.793 ; Rise       ; clkDiv:DIV|ax   ;
;  S[5]     ; clkDiv:DIV|ax ; -2.147 ; -2.147 ; Rise       ; clkDiv:DIV|ax   ;
;  S[6]     ; clkDiv:DIV|ax ; -1.400 ; -1.400 ; Rise       ; clkDiv:DIV|ax   ;
;  S[7]     ; clkDiv:DIV|ax ; -2.098 ; -2.098 ; Rise       ; clkDiv:DIV|ax   ;
; key2      ; clkDiv:DIV|ax ; -4.026 ; -4.026 ; Rise       ; clkDiv:DIV|ax   ;
+-----------+---------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+--------------------+---------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+---------------+--------+--------+------------+-----------------+
; HEX0[*]            ; clkDiv:DIV|ax ; 14.648 ; 14.648 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX0[0]           ; clkDiv:DIV|ax ; 12.999 ; 12.999 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX0[1]           ; clkDiv:DIV|ax ; 13.298 ; 13.298 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX0[2]           ; clkDiv:DIV|ax ; 12.826 ; 12.826 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX0[3]           ; clkDiv:DIV|ax ; 14.648 ; 14.648 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX0[4]           ; clkDiv:DIV|ax ; 12.529 ; 12.529 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX0[5]           ; clkDiv:DIV|ax ; 14.241 ; 14.241 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX0[6]           ; clkDiv:DIV|ax ; 13.505 ; 13.505 ; Rise       ; clkDiv:DIV|ax   ;
; HEX1[*]            ; clkDiv:DIV|ax ; 12.649 ; 12.649 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX1[0]           ; clkDiv:DIV|ax ; 12.649 ; 12.649 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX1[1]           ; clkDiv:DIV|ax ; 11.916 ; 11.916 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX1[2]           ; clkDiv:DIV|ax ; 11.776 ; 11.776 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX1[3]           ; clkDiv:DIV|ax ; 12.459 ; 12.459 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX1[4]           ; clkDiv:DIV|ax ; 12.474 ; 12.474 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX1[5]           ; clkDiv:DIV|ax ; 12.465 ; 12.465 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX1[6]           ; clkDiv:DIV|ax ; 11.128 ; 11.128 ; Rise       ; clkDiv:DIV|ax   ;
; HEX2[*]            ; clkDiv:DIV|ax ; 12.555 ; 12.555 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX2[0]           ; clkDiv:DIV|ax ; 11.864 ; 11.864 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX2[1]           ; clkDiv:DIV|ax ; 11.516 ; 11.516 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX2[2]           ; clkDiv:DIV|ax ; 11.842 ; 11.842 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX2[3]           ; clkDiv:DIV|ax ; 12.555 ; 12.555 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX2[4]           ; clkDiv:DIV|ax ; 10.864 ; 10.864 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX2[5]           ; clkDiv:DIV|ax ; 12.525 ; 12.525 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX2[6]           ; clkDiv:DIV|ax ; 10.445 ; 10.445 ; Rise       ; clkDiv:DIV|ax   ;
; HEX3[*]            ; clkDiv:DIV|ax ; 13.710 ; 13.710 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX3[0]           ; clkDiv:DIV|ax ; 12.661 ; 12.661 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX3[1]           ; clkDiv:DIV|ax ; 10.225 ; 10.225 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX3[2]           ; clkDiv:DIV|ax ; 12.666 ; 12.666 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX3[3]           ; clkDiv:DIV|ax ; 12.817 ; 12.817 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX3[4]           ; clkDiv:DIV|ax ; 10.398 ; 10.398 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX3[5]           ; clkDiv:DIV|ax ; 13.710 ; 13.710 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX3[6]           ; clkDiv:DIV|ax ; 10.263 ; 10.263 ; Rise       ; clkDiv:DIV|ax   ;
; HEX4[*]            ; clkDiv:DIV|ax ; 16.406 ; 16.406 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX4[0]           ; clkDiv:DIV|ax ; 16.406 ; 16.406 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX4[2]           ; clkDiv:DIV|ax ; 13.770 ; 13.770 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX4[3]           ; clkDiv:DIV|ax ; 16.109 ; 16.109 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX4[4]           ; clkDiv:DIV|ax ; 16.129 ; 16.129 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX4[5]           ; clkDiv:DIV|ax ; 15.026 ; 15.026 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX4[6]           ; clkDiv:DIV|ax ; 10.695 ; 10.695 ; Rise       ; clkDiv:DIV|ax   ;
; led                ; clkDiv:DIV|ax ; 7.876  ; 7.876  ; Rise       ; clkDiv:DIV|ax   ;
; saida_contador[*]  ; clkDiv:DIV|ax ; 6.100  ; 6.100  ; Rise       ; clkDiv:DIV|ax   ;
;  saida_contador[0] ; clkDiv:DIV|ax ; 6.100  ; 6.100  ; Rise       ; clkDiv:DIV|ax   ;
;  saida_contador[1] ; clkDiv:DIV|ax ; 6.080  ; 6.080  ; Rise       ; clkDiv:DIV|ax   ;
;  saida_contador[2] ; clkDiv:DIV|ax ; 6.094  ; 6.094  ; Rise       ; clkDiv:DIV|ax   ;
;  saida_contador[3] ; clkDiv:DIV|ax ; 6.096  ; 6.096  ; Rise       ; clkDiv:DIV|ax   ;
; soma_exibir[*]     ; clkDiv:DIV|ax ; 6.752  ; 6.752  ; Rise       ; clkDiv:DIV|ax   ;
;  soma_exibir[0]    ; clkDiv:DIV|ax ; 6.111  ; 6.111  ; Rise       ; clkDiv:DIV|ax   ;
;  soma_exibir[1]    ; clkDiv:DIV|ax ; 6.703  ; 6.703  ; Rise       ; clkDiv:DIV|ax   ;
;  soma_exibir[2]    ; clkDiv:DIV|ax ; 6.129  ; 6.129  ; Rise       ; clkDiv:DIV|ax   ;
;  soma_exibir[3]    ; clkDiv:DIV|ax ; 6.719  ; 6.719  ; Rise       ; clkDiv:DIV|ax   ;
;  soma_exibir[4]    ; clkDiv:DIV|ax ; 6.743  ; 6.743  ; Rise       ; clkDiv:DIV|ax   ;
;  soma_exibir[5]    ; clkDiv:DIV|ax ; 6.752  ; 6.752  ; Rise       ; clkDiv:DIV|ax   ;
;  soma_exibir[6]    ; clkDiv:DIV|ax ; 6.114  ; 6.114  ; Rise       ; clkDiv:DIV|ax   ;
;  soma_exibir[7]    ; clkDiv:DIV|ax ; 6.727  ; 6.727  ; Rise       ; clkDiv:DIV|ax   ;
+--------------------+---------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+--------------------+---------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+---------------+--------+--------+------------+-----------------+
; HEX0[*]            ; clkDiv:DIV|ax ; 11.671 ; 11.671 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX0[0]           ; clkDiv:DIV|ax ; 12.027 ; 12.027 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX0[1]           ; clkDiv:DIV|ax ; 12.249 ; 12.249 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX0[2]           ; clkDiv:DIV|ax ; 11.809 ; 11.809 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX0[3]           ; clkDiv:DIV|ax ; 12.472 ; 12.472 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX0[4]           ; clkDiv:DIV|ax ; 11.671 ; 11.671 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX0[5]           ; clkDiv:DIV|ax ; 12.459 ; 12.459 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX0[6]           ; clkDiv:DIV|ax ; 12.067 ; 12.067 ; Rise       ; clkDiv:DIV|ax   ;
; HEX1[*]            ; clkDiv:DIV|ax ; 10.598 ; 10.598 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX1[0]           ; clkDiv:DIV|ax ; 11.377 ; 11.377 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX1[1]           ; clkDiv:DIV|ax ; 10.775 ; 10.775 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX1[2]           ; clkDiv:DIV|ax ; 10.606 ; 10.606 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX1[3]           ; clkDiv:DIV|ax ; 11.187 ; 11.187 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX1[4]           ; clkDiv:DIV|ax ; 11.204 ; 11.204 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX1[5]           ; clkDiv:DIV|ax ; 11.197 ; 11.197 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX1[6]           ; clkDiv:DIV|ax ; 10.598 ; 10.598 ; Rise       ; clkDiv:DIV|ax   ;
; HEX2[*]            ; clkDiv:DIV|ax ; 7.833  ; 7.833  ; Rise       ; clkDiv:DIV|ax   ;
;  HEX2[0]           ; clkDiv:DIV|ax ; 7.936  ; 7.936  ; Rise       ; clkDiv:DIV|ax   ;
;  HEX2[1]           ; clkDiv:DIV|ax ; 8.493  ; 8.493  ; Rise       ; clkDiv:DIV|ax   ;
;  HEX2[2]           ; clkDiv:DIV|ax ; 7.913  ; 7.913  ; Rise       ; clkDiv:DIV|ax   ;
;  HEX2[3]           ; clkDiv:DIV|ax ; 7.836  ; 7.836  ; Rise       ; clkDiv:DIV|ax   ;
;  HEX2[4]           ; clkDiv:DIV|ax ; 7.888  ; 7.888  ; Rise       ; clkDiv:DIV|ax   ;
;  HEX2[5]           ; clkDiv:DIV|ax ; 7.833  ; 7.833  ; Rise       ; clkDiv:DIV|ax   ;
;  HEX2[6]           ; clkDiv:DIV|ax ; 8.153  ; 8.153  ; Rise       ; clkDiv:DIV|ax   ;
; HEX3[*]            ; clkDiv:DIV|ax ; 8.037  ; 8.037  ; Rise       ; clkDiv:DIV|ax   ;
;  HEX3[0]           ; clkDiv:DIV|ax ; 8.806  ; 8.806  ; Rise       ; clkDiv:DIV|ax   ;
;  HEX3[1]           ; clkDiv:DIV|ax ; 8.239  ; 8.239  ; Rise       ; clkDiv:DIV|ax   ;
;  HEX3[2]           ; clkDiv:DIV|ax ; 8.811  ; 8.811  ; Rise       ; clkDiv:DIV|ax   ;
;  HEX3[3]           ; clkDiv:DIV|ax ; 8.986  ; 8.986  ; Rise       ; clkDiv:DIV|ax   ;
;  HEX3[4]           ; clkDiv:DIV|ax ; 8.245  ; 8.245  ; Rise       ; clkDiv:DIV|ax   ;
;  HEX3[5]           ; clkDiv:DIV|ax ; 9.184  ; 9.184  ; Rise       ; clkDiv:DIV|ax   ;
;  HEX3[6]           ; clkDiv:DIV|ax ; 8.037  ; 8.037  ; Rise       ; clkDiv:DIV|ax   ;
; HEX4[*]            ; clkDiv:DIV|ax ; 9.896  ; 9.896  ; Rise       ; clkDiv:DIV|ax   ;
;  HEX4[0]           ; clkDiv:DIV|ax ; 12.533 ; 12.533 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX4[2]           ; clkDiv:DIV|ax ; 9.896  ; 9.896  ; Rise       ; clkDiv:DIV|ax   ;
;  HEX4[3]           ; clkDiv:DIV|ax ; 12.236 ; 12.236 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX4[4]           ; clkDiv:DIV|ax ; 12.256 ; 12.256 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX4[5]           ; clkDiv:DIV|ax ; 11.147 ; 11.147 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX4[6]           ; clkDiv:DIV|ax ; 10.509 ; 10.509 ; Rise       ; clkDiv:DIV|ax   ;
; led                ; clkDiv:DIV|ax ; 7.648  ; 7.648  ; Rise       ; clkDiv:DIV|ax   ;
; saida_contador[*]  ; clkDiv:DIV|ax ; 6.080  ; 6.080  ; Rise       ; clkDiv:DIV|ax   ;
;  saida_contador[0] ; clkDiv:DIV|ax ; 6.100  ; 6.100  ; Rise       ; clkDiv:DIV|ax   ;
;  saida_contador[1] ; clkDiv:DIV|ax ; 6.080  ; 6.080  ; Rise       ; clkDiv:DIV|ax   ;
;  saida_contador[2] ; clkDiv:DIV|ax ; 6.094  ; 6.094  ; Rise       ; clkDiv:DIV|ax   ;
;  saida_contador[3] ; clkDiv:DIV|ax ; 6.096  ; 6.096  ; Rise       ; clkDiv:DIV|ax   ;
; soma_exibir[*]     ; clkDiv:DIV|ax ; 6.111  ; 6.111  ; Rise       ; clkDiv:DIV|ax   ;
;  soma_exibir[0]    ; clkDiv:DIV|ax ; 6.111  ; 6.111  ; Rise       ; clkDiv:DIV|ax   ;
;  soma_exibir[1]    ; clkDiv:DIV|ax ; 6.703  ; 6.703  ; Rise       ; clkDiv:DIV|ax   ;
;  soma_exibir[2]    ; clkDiv:DIV|ax ; 6.129  ; 6.129  ; Rise       ; clkDiv:DIV|ax   ;
;  soma_exibir[3]    ; clkDiv:DIV|ax ; 6.719  ; 6.719  ; Rise       ; clkDiv:DIV|ax   ;
;  soma_exibir[4]    ; clkDiv:DIV|ax ; 6.743  ; 6.743  ; Rise       ; clkDiv:DIV|ax   ;
;  soma_exibir[5]    ; clkDiv:DIV|ax ; 6.752  ; 6.752  ; Rise       ; clkDiv:DIV|ax   ;
;  soma_exibir[6]    ; clkDiv:DIV|ax ; 6.114  ; 6.114  ; Rise       ; clkDiv:DIV|ax   ;
;  soma_exibir[7]    ; clkDiv:DIV|ax ; 6.727  ; 6.727  ; Rise       ; clkDiv:DIV|ax   ;
+--------------------+---------------+--------+--------+------------+-----------------+


+----------------------------------------+
; Fast Model Setup Summary               ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; clkDiv:DIV|ax ; -2.363 ; -25.103       ;
; clk_27        ; -0.773 ; -8.469        ;
+---------------+--------+---------------+


+----------------------------------------+
; Fast Model Hold Summary                ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; clk_27        ; -1.562 ; -1.562        ;
; clkDiv:DIV|ax ; 0.215  ; 0.000         ;
+---------------+--------+---------------+


+---------------------------------------+
; Fast Model Recovery Summary           ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; clkDiv:DIV|ax ; 0.076 ; 0.000         ;
+---------------+-------+---------------+


+---------------------------------------+
; Fast Model Removal Summary            ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; clkDiv:DIV|ax ; 0.752 ; 0.000         ;
+---------------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; clkDiv:DIV|ax ; -2.000 ; -80.000       ;
; clk_27        ; -1.380 ; -26.380       ;
+---------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clkDiv:DIV|ax'                                                                                                                                                                                                                                                                                 ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                      ; To Node                                                                                                        ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; -2.363 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg0 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.062     ; 3.333      ;
; -2.363 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg1 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.062     ; 3.333      ;
; -2.363 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg2 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.062     ; 3.333      ;
; -2.363 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg3 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.062     ; 3.333      ;
; -2.360 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg0 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.062     ; 3.330      ;
; -2.360 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg1 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.062     ; 3.330      ;
; -2.360 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg2 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.062     ; 3.330      ;
; -2.360 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg3 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.062     ; 3.330      ;
; -2.017 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg0 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.062     ; 2.987      ;
; -2.017 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg1 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.062     ; 2.987      ;
; -2.017 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg2 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.062     ; 2.987      ;
; -2.017 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg3 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.062     ; 2.987      ;
; -1.982 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg0 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.062     ; 2.952      ;
; -1.982 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg1 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.062     ; 2.952      ;
; -1.982 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg2 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.062     ; 2.952      ;
; -1.982 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg3 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.062     ; 2.952      ;
; -1.947 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg0 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.062     ; 2.917      ;
; -1.947 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg1 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.062     ; 2.917      ;
; -1.947 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg2 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.062     ; 2.917      ;
; -1.947 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg3 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.062     ; 2.917      ;
; -1.912 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg0 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.062     ; 2.882      ;
; -1.912 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg1 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.062     ; 2.882      ;
; -1.912 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg2 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.062     ; 2.882      ;
; -1.912 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg3 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.062     ; 2.882      ;
; -1.774 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg0 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.062     ; 2.744      ;
; -1.774 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg1 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.062     ; 2.744      ;
; -1.774 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg2 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.062     ; 2.744      ;
; -1.774 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg3 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.062     ; 2.744      ;
; -1.492 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg0 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.062     ; 2.462      ;
; -1.492 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg1 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.062     ; 2.462      ;
; -1.492 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg2 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.062     ; 2.462      ;
; -1.492 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg3 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.062     ; 2.462      ;
; -1.460 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_datain_reg0  ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_memory_reg0  ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_datain_reg1  ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a1~porta_memory_reg0  ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_datain_reg2  ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a2~porta_memory_reg0  ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_datain_reg3  ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a3~porta_memory_reg0  ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_datain_reg4  ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a4~porta_memory_reg0  ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_datain_reg5  ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a5~porta_memory_reg0  ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; -0.017     ; 2.442      ;
; -0.496 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.528      ;
; -0.492 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.524      ;
; -0.434 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.466      ;
; -0.423 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.455      ;
; -0.401 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.433      ;
; -0.398 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.430      ;
; -0.352 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.384      ;
; -0.323 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.355      ;
; -0.231 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS                                   ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.263      ;
; -0.133 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.165      ;
; -0.130 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.162      ;
; -0.115 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.147      ;
; -0.112 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.144      ;
; -0.084 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.116      ;
; -0.081 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.113      ;
; -0.055 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.087      ;
; -0.020 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.052      ;
; 0.015  ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.017      ;
; 0.025  ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.007      ;
; 0.028  ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 1.004      ;
; 0.035  ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 0.997      ;
; 0.035  ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 0.997      ;
; 0.035  ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 0.997      ;
; 0.035  ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 0.997      ;
; 0.035  ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 0.997      ;
; 0.038  ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS                                   ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 0.994      ;
; 0.050  ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 0.982      ;
; 0.079  ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 0.953      ;
; 0.082  ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 0.950      ;
; 0.115  ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 0.917      ;
; 0.115  ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 0.917      ;
; 0.115  ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 0.917      ;
; 0.115  ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 0.917      ;
; 0.115  ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 0.917      ;
; 0.128  ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 0.904      ;
; 0.175  ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 0.857      ;
; 0.188  ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 0.844      ;
; 0.213  ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 0.819      ;
; 0.231  ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 0.801      ;
; 0.248  ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 0.784      ;
; 0.255  ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 0.777      ;
; 0.262  ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 0.770      ;
; 0.266  ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 0.766      ;
; 0.283  ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 0.749      ;
; 0.297  ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 0.735      ;
; 0.301  ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 0.731      ;
; 0.310  ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 0.722      ;
; 0.310  ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 0.722      ;
; 0.310  ; sym_button:BS|y_present.b                                                                                      ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.008      ; 0.730      ;
; 0.311  ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS                                                          ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 0.721      ;
; 0.326  ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS                                                          ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 0.706      ;
; 0.336  ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 0.696      ;
; 0.362  ; sym_button:BS|y_present.b                                                                                      ; contador:COUNTER|FFD:FFD0|qS                                                                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 0.670      ;
; 0.362  ; sym_button:BS|y_present.b                                                                                      ; contador:COUNTER|FFD:FFD3|qS                                                                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 0.670      ;
; 0.371  ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 0.661      ;
; 0.371  ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 0.661      ;
; 0.423  ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 0.609      ;
; 0.435  ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 0.597      ;
; 0.446  ; sym_button:BS|y_present.b                                                                                      ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS                                                          ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.008      ; 0.594      ;
; 0.453  ; contador:COUNTER|FFD:FFD1|qS                                                                                   ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg1 ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.070      ; 0.616      ;
; 0.461  ; contador:COUNTER|FFD:FFD3|qS                                                                                   ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg3 ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.070      ; 0.608      ;
; 0.466  ; contador:COUNTER|FFD:FFD2|qS                                                                                   ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg2 ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.070      ; 0.603      ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_27'                                                                                             ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -0.773 ; clkDiv:DIV|cnt[0]  ; clkDiv:DIV|cnt[22] ; clk_27       ; clk_27      ; 1.000        ; -0.007     ; 1.798      ;
; -0.754 ; clkDiv:DIV|cnt[1]  ; clkDiv:DIV|cnt[22] ; clk_27       ; clk_27      ; 1.000        ; -0.007     ; 1.779      ;
; -0.730 ; clkDiv:DIV|cnt[0]  ; clkDiv:DIV|cnt[23] ; clk_27       ; clk_27      ; 1.000        ; -0.007     ; 1.755      ;
; -0.719 ; clkDiv:DIV|cnt[2]  ; clkDiv:DIV|cnt[22] ; clk_27       ; clk_27      ; 1.000        ; -0.007     ; 1.744      ;
; -0.711 ; clkDiv:DIV|cnt[1]  ; clkDiv:DIV|cnt[23] ; clk_27       ; clk_27      ; 1.000        ; -0.007     ; 1.736      ;
; -0.676 ; clkDiv:DIV|cnt[2]  ; clkDiv:DIV|cnt[23] ; clk_27       ; clk_27      ; 1.000        ; -0.007     ; 1.701      ;
; -0.660 ; clkDiv:DIV|cnt[3]  ; clkDiv:DIV|cnt[22] ; clk_27       ; clk_27      ; 1.000        ; -0.007     ; 1.685      ;
; -0.617 ; clkDiv:DIV|cnt[3]  ; clkDiv:DIV|cnt[23] ; clk_27       ; clk_27      ; 1.000        ; -0.007     ; 1.642      ;
; -0.605 ; clkDiv:DIV|cnt[0]  ; clkDiv:DIV|cnt[19] ; clk_27       ; clk_27      ; 1.000        ; -0.007     ; 1.630      ;
; -0.592 ; clkDiv:DIV|cnt[0]  ; clkDiv:DIV|cnt[16] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 1.615      ;
; -0.586 ; clkDiv:DIV|cnt[1]  ; clkDiv:DIV|cnt[19] ; clk_27       ; clk_27      ; 1.000        ; -0.007     ; 1.611      ;
; -0.585 ; clkDiv:DIV|cnt[4]  ; clkDiv:DIV|cnt[22] ; clk_27       ; clk_27      ; 1.000        ; -0.007     ; 1.610      ;
; -0.573 ; clkDiv:DIV|cnt[1]  ; clkDiv:DIV|cnt[16] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 1.596      ;
; -0.559 ; clkDiv:DIV|cnt[5]  ; clkDiv:DIV|cnt[22] ; clk_27       ; clk_27      ; 1.000        ; -0.007     ; 1.584      ;
; -0.551 ; clkDiv:DIV|cnt[2]  ; clkDiv:DIV|cnt[19] ; clk_27       ; clk_27      ; 1.000        ; -0.007     ; 1.576      ;
; -0.542 ; clkDiv:DIV|cnt[4]  ; clkDiv:DIV|cnt[23] ; clk_27       ; clk_27      ; 1.000        ; -0.007     ; 1.567      ;
; -0.538 ; clkDiv:DIV|cnt[2]  ; clkDiv:DIV|cnt[16] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 1.561      ;
; -0.517 ; clkDiv:DIV|cnt[0]  ; clkDiv:DIV|cnt[15] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 1.540      ;
; -0.516 ; clkDiv:DIV|cnt[0]  ; clkDiv:DIV|cnt[14] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 1.539      ;
; -0.516 ; clkDiv:DIV|cnt[5]  ; clkDiv:DIV|cnt[23] ; clk_27       ; clk_27      ; 1.000        ; -0.007     ; 1.541      ;
; -0.515 ; clkDiv:DIV|cnt[0]  ; clkDiv:DIV|cnt[13] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 1.538      ;
; -0.507 ; clkDiv:DIV|cnt[1]  ; clkDiv:DIV|cnt[15] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 1.530      ;
; -0.506 ; clkDiv:DIV|cnt[1]  ; clkDiv:DIV|cnt[14] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 1.529      ;
; -0.505 ; clkDiv:DIV|cnt[1]  ; clkDiv:DIV|cnt[13] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 1.528      ;
; -0.503 ; clkDiv:DIV|cnt[12] ; clkDiv:DIV|cnt[15] ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 1.535      ;
; -0.502 ; clkDiv:DIV|cnt[12] ; clkDiv:DIV|cnt[14] ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 1.534      ;
; -0.501 ; clkDiv:DIV|cnt[6]  ; clkDiv:DIV|cnt[22] ; clk_27       ; clk_27      ; 1.000        ; -0.007     ; 1.526      ;
; -0.501 ; clkDiv:DIV|cnt[12] ; clkDiv:DIV|cnt[13] ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 1.533      ;
; -0.497 ; clkDiv:DIV|cnt[0]  ; clkDiv:DIV|cnt[21] ; clk_27       ; clk_27      ; 1.000        ; -0.007     ; 1.522      ;
; -0.497 ; clkDiv:DIV|cnt[0]  ; clkDiv:DIV|cnt[18] ; clk_27       ; clk_27      ; 1.000        ; -0.007     ; 1.522      ;
; -0.492 ; clkDiv:DIV|cnt[3]  ; clkDiv:DIV|cnt[19] ; clk_27       ; clk_27      ; 1.000        ; -0.007     ; 1.517      ;
; -0.485 ; clkDiv:DIV|cnt[15] ; clkDiv:DIV|cnt[15] ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 1.517      ;
; -0.484 ; clkDiv:DIV|cnt[15] ; clkDiv:DIV|cnt[14] ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 1.516      ;
; -0.483 ; clkDiv:DIV|cnt[15] ; clkDiv:DIV|cnt[13] ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 1.515      ;
; -0.479 ; clkDiv:DIV|cnt[3]  ; clkDiv:DIV|cnt[16] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 1.502      ;
; -0.478 ; clkDiv:DIV|cnt[1]  ; clkDiv:DIV|cnt[21] ; clk_27       ; clk_27      ; 1.000        ; -0.007     ; 1.503      ;
; -0.478 ; clkDiv:DIV|cnt[1]  ; clkDiv:DIV|cnt[18] ; clk_27       ; clk_27      ; 1.000        ; -0.007     ; 1.503      ;
; -0.474 ; clkDiv:DIV|cnt[9]  ; clkDiv:DIV|cnt[22] ; clk_27       ; clk_27      ; 1.000        ; -0.006     ; 1.500      ;
; -0.467 ; clkDiv:DIV|cnt[7]  ; clkDiv:DIV|cnt[22] ; clk_27       ; clk_27      ; 1.000        ; -0.007     ; 1.492      ;
; -0.462 ; clkDiv:DIV|cnt[0]  ; clkDiv:DIV|cnt[20] ; clk_27       ; clk_27      ; 1.000        ; -0.007     ; 1.487      ;
; -0.458 ; clkDiv:DIV|cnt[6]  ; clkDiv:DIV|cnt[23] ; clk_27       ; clk_27      ; 1.000        ; -0.007     ; 1.483      ;
; -0.455 ; clkDiv:DIV|cnt[0]  ; clkDiv:DIV|cnt[12] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 1.478      ;
; -0.453 ; clkDiv:DIV|cnt[13] ; clkDiv:DIV|cnt[15] ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 1.485      ;
; -0.452 ; clkDiv:DIV|cnt[13] ; clkDiv:DIV|cnt[14] ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 1.484      ;
; -0.451 ; clkDiv:DIV|cnt[13] ; clkDiv:DIV|cnt[13] ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 1.483      ;
; -0.445 ; clkDiv:DIV|cnt[8]  ; clkDiv:DIV|cnt[22] ; clk_27       ; clk_27      ; 1.000        ; -0.007     ; 1.470      ;
; -0.443 ; clkDiv:DIV|cnt[7]  ; clkDiv:DIV|cnt[15] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 1.466      ;
; -0.443 ; clkDiv:DIV|cnt[2]  ; clkDiv:DIV|cnt[21] ; clk_27       ; clk_27      ; 1.000        ; -0.007     ; 1.468      ;
; -0.443 ; clkDiv:DIV|cnt[2]  ; clkDiv:DIV|cnt[18] ; clk_27       ; clk_27      ; 1.000        ; -0.007     ; 1.468      ;
; -0.443 ; clkDiv:DIV|cnt[1]  ; clkDiv:DIV|cnt[20] ; clk_27       ; clk_27      ; 1.000        ; -0.007     ; 1.468      ;
; -0.442 ; clkDiv:DIV|cnt[7]  ; clkDiv:DIV|cnt[14] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 1.465      ;
; -0.441 ; clkDiv:DIV|cnt[7]  ; clkDiv:DIV|cnt[13] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 1.464      ;
; -0.437 ; clkDiv:DIV|cnt[10] ; clkDiv:DIV|cnt[22] ; clk_27       ; clk_27      ; 1.000        ; -0.006     ; 1.463      ;
; -0.436 ; clkDiv:DIV|cnt[1]  ; clkDiv:DIV|cnt[12] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 1.459      ;
; -0.431 ; clkDiv:DIV|cnt[9]  ; clkDiv:DIV|cnt[23] ; clk_27       ; clk_27      ; 1.000        ; -0.006     ; 1.457      ;
; -0.425 ; clkDiv:DIV|cnt[2]  ; clkDiv:DIV|cnt[15] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 1.448      ;
; -0.424 ; clkDiv:DIV|cnt[7]  ; clkDiv:DIV|cnt[23] ; clk_27       ; clk_27      ; 1.000        ; -0.007     ; 1.449      ;
; -0.417 ; clkDiv:DIV|cnt[4]  ; clkDiv:DIV|cnt[19] ; clk_27       ; clk_27      ; 1.000        ; -0.007     ; 1.442      ;
; -0.408 ; clkDiv:DIV|cnt[2]  ; clkDiv:DIV|cnt[20] ; clk_27       ; clk_27      ; 1.000        ; -0.007     ; 1.433      ;
; -0.404 ; clkDiv:DIV|cnt[4]  ; clkDiv:DIV|cnt[16] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 1.427      ;
; -0.402 ; clkDiv:DIV|cnt[8]  ; clkDiv:DIV|cnt[23] ; clk_27       ; clk_27      ; 1.000        ; -0.007     ; 1.427      ;
; -0.401 ; clkDiv:DIV|cnt[2]  ; clkDiv:DIV|cnt[12] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 1.424      ;
; -0.398 ; clkDiv:DIV|cnt[11] ; clkDiv:DIV|cnt[22] ; clk_27       ; clk_27      ; 1.000        ; -0.006     ; 1.424      ;
; -0.398 ; clkDiv:DIV|cnt[6]  ; clkDiv:DIV|cnt[15] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 1.421      ;
; -0.397 ; clkDiv:DIV|cnt[6]  ; clkDiv:DIV|cnt[14] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 1.420      ;
; -0.396 ; clkDiv:DIV|cnt[6]  ; clkDiv:DIV|cnt[13] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 1.419      ;
; -0.394 ; clkDiv:DIV|cnt[10] ; clkDiv:DIV|cnt[23] ; clk_27       ; clk_27      ; 1.000        ; -0.006     ; 1.420      ;
; -0.393 ; clkDiv:DIV|cnt[12] ; clkDiv:DIV|cnt[23] ; clk_27       ; clk_27      ; 1.000        ; 0.002      ; 1.427      ;
; -0.393 ; clkDiv:DIV|cnt[12] ; clkDiv:DIV|cnt[18] ; clk_27       ; clk_27      ; 1.000        ; 0.002      ; 1.427      ;
; -0.391 ; clkDiv:DIV|cnt[5]  ; clkDiv:DIV|cnt[19] ; clk_27       ; clk_27      ; 1.000        ; -0.007     ; 1.416      ;
; -0.391 ; clkDiv:DIV|cnt[2]  ; clkDiv:DIV|cnt[14] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 1.414      ;
; -0.384 ; clkDiv:DIV|cnt[3]  ; clkDiv:DIV|cnt[21] ; clk_27       ; clk_27      ; 1.000        ; -0.007     ; 1.409      ;
; -0.384 ; clkDiv:DIV|cnt[3]  ; clkDiv:DIV|cnt[18] ; clk_27       ; clk_27      ; 1.000        ; -0.007     ; 1.409      ;
; -0.382 ; clkDiv:DIV|cnt[12] ; clkDiv:DIV|cnt[16] ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 1.414      ;
; -0.380 ; clkDiv:DIV|cnt[10] ; clkDiv:DIV|cnt[15] ; clk_27       ; clk_27      ; 1.000        ; -0.008     ; 1.404      ;
; -0.379 ; clkDiv:DIV|cnt[10] ; clkDiv:DIV|cnt[14] ; clk_27       ; clk_27      ; 1.000        ; -0.008     ; 1.403      ;
; -0.379 ; clkDiv:DIV|cnt[2]  ; clkDiv:DIV|cnt[13] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 1.402      ;
; -0.378 ; clkDiv:DIV|cnt[5]  ; clkDiv:DIV|cnt[16] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 1.401      ;
; -0.378 ; clkDiv:DIV|cnt[10] ; clkDiv:DIV|cnt[13] ; clk_27       ; clk_27      ; 1.000        ; -0.008     ; 1.402      ;
; -0.377 ; clkDiv:DIV|cnt[12] ; clkDiv:DIV|cnt[12] ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 1.409      ;
; -0.376 ; clkDiv:DIV|cnt[9]  ; clkDiv:DIV|cnt[15] ; clk_27       ; clk_27      ; 1.000        ; -0.008     ; 1.400      ;
; -0.375 ; clkDiv:DIV|cnt[9]  ; clkDiv:DIV|cnt[14] ; clk_27       ; clk_27      ; 1.000        ; -0.008     ; 1.399      ;
; -0.375 ; clkDiv:DIV|cnt[15] ; clkDiv:DIV|cnt[23] ; clk_27       ; clk_27      ; 1.000        ; 0.002      ; 1.409      ;
; -0.375 ; clkDiv:DIV|cnt[15] ; clkDiv:DIV|cnt[18] ; clk_27       ; clk_27      ; 1.000        ; 0.002      ; 1.409      ;
; -0.374 ; clkDiv:DIV|cnt[9]  ; clkDiv:DIV|cnt[13] ; clk_27       ; clk_27      ; 1.000        ; -0.008     ; 1.398      ;
; -0.366 ; clkDiv:DIV|cnt[3]  ; clkDiv:DIV|cnt[15] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 1.389      ;
; -0.364 ; clkDiv:DIV|cnt[14] ; clkDiv:DIV|cnt[15] ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 1.396      ;
; -0.364 ; clkDiv:DIV|cnt[15] ; clkDiv:DIV|cnt[16] ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 1.396      ;
; -0.363 ; clkDiv:DIV|cnt[14] ; clkDiv:DIV|cnt[14] ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 1.395      ;
; -0.362 ; clkDiv:DIV|cnt[14] ; clkDiv:DIV|cnt[13] ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 1.394      ;
; -0.362 ; clkDiv:DIV|cnt[3]  ; clkDiv:DIV|cnt[14] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 1.385      ;
; -0.361 ; clkDiv:DIV|cnt[3]  ; clkDiv:DIV|cnt[13] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 1.384      ;
; -0.359 ; clkDiv:DIV|cnt[15] ; clkDiv:DIV|cnt[12] ; clk_27       ; clk_27      ; 1.000        ; 0.000      ; 1.391      ;
; -0.355 ; clkDiv:DIV|cnt[11] ; clkDiv:DIV|cnt[23] ; clk_27       ; clk_27      ; 1.000        ; -0.006     ; 1.381      ;
; -0.351 ; clkDiv:DIV|cnt[0]  ; clkDiv:DIV|ax      ; clk_27       ; clk_27      ; 1.000        ; 0.038      ; 1.421      ;
; -0.349 ; clkDiv:DIV|cnt[3]  ; clkDiv:DIV|cnt[20] ; clk_27       ; clk_27      ; 1.000        ; -0.007     ; 1.374      ;
; -0.343 ; clkDiv:DIV|cnt[13] ; clkDiv:DIV|cnt[23] ; clk_27       ; clk_27      ; 1.000        ; 0.002      ; 1.377      ;
; -0.343 ; clkDiv:DIV|cnt[13] ; clkDiv:DIV|cnt[18] ; clk_27       ; clk_27      ; 1.000        ; 0.002      ; 1.377      ;
; -0.342 ; clkDiv:DIV|cnt[3]  ; clkDiv:DIV|cnt[12] ; clk_27       ; clk_27      ; 1.000        ; -0.009     ; 1.365      ;
; -0.341 ; clkDiv:DIV|cnt[1]  ; clkDiv:DIV|ax      ; clk_27       ; clk_27      ; 1.000        ; 0.038      ; 1.411      ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_27'                                                                                               ;
+--------+--------------------+--------------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+---------------+-------------+--------------+------------+------------+
; -1.562 ; clkDiv:DIV|ax      ; clkDiv:DIV|ax      ; clkDiv:DIV|ax ; clk_27      ; 0.000        ; 1.636      ; 0.367      ;
; -1.062 ; clkDiv:DIV|ax      ; clkDiv:DIV|ax      ; clkDiv:DIV|ax ; clk_27      ; -0.500       ; 1.636      ; 0.367      ;
; 0.358  ; clkDiv:DIV|cnt[21] ; clkDiv:DIV|cnt[21] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clkDiv:DIV|cnt[3]  ; clkDiv:DIV|cnt[3]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.510      ;
; 0.360  ; clkDiv:DIV|cnt[7]  ; clkDiv:DIV|cnt[7]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.512      ;
; 0.369  ; clkDiv:DIV|cnt[17] ; clkDiv:DIV|cnt[17] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.521      ;
; 0.371  ; clkDiv:DIV|cnt[20] ; clkDiv:DIV|cnt[20] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; clkDiv:DIV|cnt[8]  ; clkDiv:DIV|cnt[8]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; clkDiv:DIV|cnt[4]  ; clkDiv:DIV|cnt[4]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.523      ;
; 0.376  ; clkDiv:DIV|cnt[1]  ; clkDiv:DIV|cnt[1]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; clkDiv:DIV|cnt[2]  ; clkDiv:DIV|cnt[2]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.528      ;
; 0.406  ; clkDiv:DIV|cnt[23] ; clkDiv:DIV|cnt[23] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.558      ;
; 0.497  ; clkDiv:DIV|cnt[6]  ; clkDiv:DIV|cnt[7]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.649      ;
; 0.498  ; clkDiv:DIV|cnt[7]  ; clkDiv:DIV|cnt[8]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.650      ;
; 0.500  ; clkDiv:DIV|cnt[0]  ; clkDiv:DIV|cnt[1]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.652      ;
; 0.511  ; clkDiv:DIV|cnt[20] ; clkDiv:DIV|cnt[21] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.663      ;
; 0.516  ; clkDiv:DIV|cnt[2]  ; clkDiv:DIV|cnt[3]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.668      ;
; 0.516  ; clkDiv:DIV|cnt[1]  ; clkDiv:DIV|cnt[2]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.668      ;
; 0.526  ; clkDiv:DIV|cnt[18] ; clkDiv:DIV|cnt[18] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.678      ;
; 0.532  ; clkDiv:DIV|cnt[6]  ; clkDiv:DIV|cnt[8]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.684      ;
; 0.535  ; clkDiv:DIV|cnt[0]  ; clkDiv:DIV|cnt[2]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.687      ;
; 0.548  ; clkDiv:DIV|cnt[5]  ; clkDiv:DIV|cnt[5]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.700      ;
; 0.551  ; clkDiv:DIV|cnt[3]  ; clkDiv:DIV|cnt[4]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.703      ;
; 0.551  ; clkDiv:DIV|cnt[1]  ; clkDiv:DIV|cnt[3]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.703      ;
; 0.554  ; clkDiv:DIV|cnt[19] ; clkDiv:DIV|cnt[20] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.706      ;
; 0.555  ; clkDiv:DIV|cnt[5]  ; clkDiv:DIV|cnt[7]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.707      ;
; 0.564  ; clkDiv:DIV|cnt[19] ; clkDiv:DIV|cnt[15] ; clk_27        ; clk_27      ; 0.000        ; -0.002     ; 0.714      ;
; 0.567  ; clkDiv:DIV|cnt[19] ; clkDiv:DIV|cnt[13] ; clk_27        ; clk_27      ; 0.000        ; -0.002     ; 0.717      ;
; 0.567  ; clkDiv:DIV|cnt[19] ; clkDiv:DIV|cnt[14] ; clk_27        ; clk_27      ; 0.000        ; -0.002     ; 0.717      ;
; 0.570  ; clkDiv:DIV|cnt[0]  ; clkDiv:DIV|cnt[3]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.722      ;
; 0.581  ; clkDiv:DIV|cnt[4]  ; clkDiv:DIV|cnt[7]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.733      ;
; 0.589  ; clkDiv:DIV|cnt[19] ; clkDiv:DIV|cnt[21] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.741      ;
; 0.590  ; clkDiv:DIV|cnt[16] ; clkDiv:DIV|cnt[17] ; clk_27        ; clk_27      ; 0.000        ; 0.002      ; 0.744      ;
; 0.590  ; clkDiv:DIV|cnt[5]  ; clkDiv:DIV|cnt[8]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.742      ;
; 0.594  ; clkDiv:DIV|cnt[18] ; clkDiv:DIV|cnt[20] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.746      ;
; 0.594  ; clkDiv:DIV|cnt[16] ; clkDiv:DIV|cnt[15] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.746      ;
; 0.597  ; clkDiv:DIV|cnt[16] ; clkDiv:DIV|cnt[13] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.749      ;
; 0.597  ; clkDiv:DIV|cnt[16] ; clkDiv:DIV|cnt[14] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.749      ;
; 0.598  ; clkDiv:DIV|cnt[19] ; clkDiv:DIV|cnt[19] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.750      ;
; 0.603  ; clkDiv:DIV|cnt[6]  ; clkDiv:DIV|cnt[6]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.755      ;
; 0.603  ; clkDiv:DIV|cnt[0]  ; clkDiv:DIV|cnt[0]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.755      ;
; 0.609  ; clkDiv:DIV|cnt[17] ; clkDiv:DIV|cnt[15] ; clk_27        ; clk_27      ; 0.000        ; -0.002     ; 0.759      ;
; 0.610  ; clkDiv:DIV|cnt[2]  ; clkDiv:DIV|cnt[4]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.762      ;
; 0.612  ; clkDiv:DIV|cnt[17] ; clkDiv:DIV|cnt[13] ; clk_27        ; clk_27      ; 0.000        ; -0.002     ; 0.762      ;
; 0.612  ; clkDiv:DIV|cnt[17] ; clkDiv:DIV|cnt[14] ; clk_27        ; clk_27      ; 0.000        ; -0.002     ; 0.762      ;
; 0.613  ; clkDiv:DIV|cnt[22] ; clkDiv:DIV|cnt[22] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.765      ;
; 0.616  ; clkDiv:DIV|cnt[4]  ; clkDiv:DIV|cnt[8]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.768      ;
; 0.620  ; clkDiv:DIV|cnt[15] ; clkDiv:DIV|cnt[17] ; clk_27        ; clk_27      ; 0.000        ; 0.002      ; 0.774      ;
; 0.629  ; clkDiv:DIV|cnt[18] ; clkDiv:DIV|cnt[21] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.781      ;
; 0.637  ; clkDiv:DIV|cnt[19] ; clkDiv:DIV|cnt[16] ; clk_27        ; clk_27      ; 0.000        ; -0.002     ; 0.787      ;
; 0.638  ; clkDiv:DIV|cnt[17] ; clkDiv:DIV|cnt[20] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.790      ;
; 0.639  ; clkDiv:DIV|cnt[19] ; clkDiv:DIV|cnt[12] ; clk_27        ; clk_27      ; 0.000        ; -0.002     ; 0.789      ;
; 0.645  ; clkDiv:DIV|cnt[1]  ; clkDiv:DIV|cnt[4]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.797      ;
; 0.650  ; clkDiv:DIV|cnt[19] ; clkDiv:DIV|cnt[23] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.802      ;
; 0.651  ; clkDiv:DIV|cnt[19] ; clkDiv:DIV|cnt[18] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.803      ;
; 0.656  ; clkDiv:DIV|cnt[3]  ; clkDiv:DIV|cnt[7]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.808      ;
; 0.660  ; clkDiv:DIV|cnt[14] ; clkDiv:DIV|cnt[17] ; clk_27        ; clk_27      ; 0.000        ; 0.002      ; 0.814      ;
; 0.664  ; clkDiv:DIV|cnt[0]  ; clkDiv:DIV|cnt[4]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.816      ;
; 0.667  ; clkDiv:DIV|cnt[16] ; clkDiv:DIV|cnt[16] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.819      ;
; 0.668  ; clkDiv:DIV|cnt[5]  ; clkDiv:DIV|cnt[9]  ; clk_27        ; clk_27      ; 0.000        ; -0.001     ; 0.819      ;
; 0.669  ; clkDiv:DIV|cnt[16] ; clkDiv:DIV|cnt[12] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.821      ;
; 0.673  ; clkDiv:DIV|cnt[17] ; clkDiv:DIV|cnt[18] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.825      ;
; 0.673  ; clkDiv:DIV|cnt[17] ; clkDiv:DIV|cnt[21] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.825      ;
; 0.675  ; clkDiv:DIV|cnt[22] ; clkDiv:DIV|cnt[23] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.827      ;
; 0.678  ; clkDiv:DIV|cnt[11] ; clkDiv:DIV|cnt[11] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.830      ;
; 0.679  ; clkDiv:DIV|cnt[4]  ; clkDiv:DIV|cnt[5]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.831      ;
; 0.680  ; clkDiv:DIV|cnt[16] ; clkDiv:DIV|cnt[23] ; clk_27        ; clk_27      ; 0.000        ; 0.002      ; 0.834      ;
; 0.681  ; clkDiv:DIV|cnt[16] ; clkDiv:DIV|cnt[18] ; clk_27        ; clk_27      ; 0.000        ; 0.002      ; 0.835      ;
; 0.682  ; clkDiv:DIV|cnt[17] ; clkDiv:DIV|cnt[16] ; clk_27        ; clk_27      ; 0.000        ; -0.002     ; 0.832      ;
; 0.684  ; clkDiv:DIV|cnt[17] ; clkDiv:DIV|cnt[12] ; clk_27        ; clk_27      ; 0.000        ; -0.002     ; 0.834      ;
; 0.684  ; clkDiv:DIV|cnt[13] ; clkDiv:DIV|cnt[17] ; clk_27        ; clk_27      ; 0.000        ; 0.002      ; 0.838      ;
; 0.685  ; clkDiv:DIV|cnt[10] ; clkDiv:DIV|cnt[10] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.837      ;
; 0.691  ; clkDiv:DIV|cnt[3]  ; clkDiv:DIV|cnt[8]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.843      ;
; 0.692  ; clkDiv:DIV|cnt[13] ; clkDiv:DIV|cnt[13] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.844      ;
; 0.694  ; clkDiv:DIV|cnt[21] ; clkDiv:DIV|cnt[23] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.846      ;
; 0.695  ; clkDiv:DIV|cnt[17] ; clkDiv:DIV|cnt[23] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.847      ;
; 0.696  ; clkDiv:DIV|cnt[15] ; clkDiv:DIV|cnt[15] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.848      ;
; 0.702  ; clkDiv:DIV|cnt[14] ; clkDiv:DIV|cnt[14] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.854      ;
; 0.713  ; clkDiv:DIV|cnt[12] ; clkDiv:DIV|cnt[17] ; clk_27        ; clk_27      ; 0.000        ; 0.002      ; 0.867      ;
; 0.715  ; clkDiv:DIV|cnt[2]  ; clkDiv:DIV|cnt[7]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.867      ;
; 0.718  ; clkDiv:DIV|cnt[11] ; clkDiv:DIV|cnt[9]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.870      ;
; 0.719  ; clkDiv:DIV|cnt[19] ; clkDiv:DIV|cnt[22] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.871      ;
; 0.719  ; clkDiv:DIV|cnt[4]  ; clkDiv:DIV|cnt[9]  ; clk_27        ; clk_27      ; 0.000        ; -0.001     ; 0.870      ;
; 0.723  ; clkDiv:DIV|cnt[22] ; clkDiv:DIV|cnt[12] ; clk_27        ; clk_27      ; 0.000        ; -0.002     ; 0.873      ;
; 0.726  ; clkDiv:DIV|cnt[22] ; clkDiv:DIV|cnt[16] ; clk_27        ; clk_27      ; 0.000        ; -0.002     ; 0.876      ;
; 0.728  ; clkDiv:DIV|cnt[22] ; clkDiv:DIV|cnt[13] ; clk_27        ; clk_27      ; 0.000        ; -0.002     ; 0.878      ;
; 0.728  ; clkDiv:DIV|cnt[22] ; clkDiv:DIV|cnt[14] ; clk_27        ; clk_27      ; 0.000        ; -0.002     ; 0.878      ;
; 0.730  ; clkDiv:DIV|cnt[22] ; clkDiv:DIV|cnt[15] ; clk_27        ; clk_27      ; 0.000        ; -0.002     ; 0.880      ;
; 0.737  ; clkDiv:DIV|cnt[18] ; clkDiv:DIV|cnt[19] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.889      ;
; 0.737  ; clkDiv:DIV|cnt[21] ; clkDiv:DIV|cnt[22] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.889      ;
; 0.737  ; clkDiv:DIV|cnt[8]  ; clkDiv:DIV|cnt[9]  ; clk_27        ; clk_27      ; 0.000        ; -0.001     ; 0.888      ;
; 0.744  ; clkDiv:DIV|cnt[20] ; clkDiv:DIV|cnt[23] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.896      ;
; 0.749  ; clkDiv:DIV|cnt[16] ; clkDiv:DIV|cnt[22] ; clk_27        ; clk_27      ; 0.000        ; 0.002      ; 0.903      ;
; 0.750  ; clkDiv:DIV|cnt[2]  ; clkDiv:DIV|cnt[8]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.902      ;
; 0.750  ; clkDiv:DIV|cnt[1]  ; clkDiv:DIV|cnt[7]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.902      ;
; 0.750  ; clkDiv:DIV|cnt[16] ; clkDiv:DIV|cnt[19] ; clk_27        ; clk_27      ; 0.000        ; 0.002      ; 0.904      ;
; 0.754  ; clkDiv:DIV|cnt[16] ; clkDiv:DIV|cnt[20] ; clk_27        ; clk_27      ; 0.000        ; 0.002      ; 0.908      ;
; 0.754  ; clkDiv:DIV|cnt[3]  ; clkDiv:DIV|cnt[5]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.906      ;
; 0.764  ; clkDiv:DIV|cnt[5]  ; clkDiv:DIV|cnt[6]  ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.916      ;
; 0.764  ; clkDiv:DIV|cnt[17] ; clkDiv:DIV|cnt[22] ; clk_27        ; clk_27      ; 0.000        ; 0.000      ; 0.916      ;
+--------+--------------------+--------------------+---------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clkDiv:DIV|ax'                                                                                                                                                                                                                                                                                 ;
+-------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node                                                                                                      ; To Node                                                                                                        ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; 0.215 ; contador:COUNTER|FFD:FFD0|qS                                                                                   ; contador:COUNTER|FFD:FFD0|qS                                                                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; contador:COUNTER|FFD:FFD1|qS                                                                                   ; contador:COUNTER|FFD:FFD1|qS                                                                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; contador:COUNTER|FFD:FFD2|qS                                                                                   ; contador:COUNTER|FFD:FFD2|qS                                                                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; contador:COUNTER|FFD:FFD3|qS                                                                                   ; contador:COUNTER|FFD:FFD3|qS                                                                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS                                                          ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS                                                          ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.247 ; contador:COUNTER|FFD:FFD0|qS                                                                                   ; contador:COUNTER|FFD:FFD2|qS                                                                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; contador:COUNTER|FFD:FFD0|qS                                                                                   ; contador:COUNTER|FFD:FFD1|qS                                                                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; contador:COUNTER|FFD:FFD1|qS                                                                                   ; contador:COUNTER|FFD:FFD3|qS                                                                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.400      ;
; 0.279 ; contador:COUNTER|FFD:FFD0|qS                                                                                   ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg0 ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.070      ; 0.487      ;
; 0.356 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.508      ;
; 0.359 ; contador:COUNTER|FFD:FFD2|qS                                                                                   ; contador:COUNTER|FFD:FFD3|qS                                                                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.511      ;
; 0.365 ; contador:COUNTER|FFD:FFD1|qS                                                                                   ; contador:COUNTER|FFD:FFD2|qS                                                                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.517      ;
; 0.369 ; sym_button:BS|y_present.a                                                                                      ; sym_button:BS|y_present.b                                                                                      ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.521      ;
; 0.376 ; sym_button:BS|y_present.b                                                                                      ; contador:COUNTER|FFD:FFD1|qS                                                                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; contador:COUNTER|FFD:FFD0|qS                                                                                   ; contador:COUNTER|FFD:FFD3|qS                                                                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.528      ;
; 0.381 ; sym_button:BS|y_present.b                                                                                      ; contador:COUNTER|FFD:FFD2|qS                                                                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.533      ;
; 0.382 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.534      ;
; 0.395 ; contador:COUNTER|FFD:FFD2|qS                                                                                   ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg2 ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.070      ; 0.603      ;
; 0.400 ; contador:COUNTER|FFD:FFD3|qS                                                                                   ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg3 ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.070      ; 0.608      ;
; 0.408 ; contador:COUNTER|FFD:FFD1|qS                                                                                   ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg1 ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.070      ; 0.616      ;
; 0.434 ; sym_button:BS|y_present.b                                                                                      ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS                                                          ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.008      ; 0.594      ;
; 0.445 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.597      ;
; 0.457 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.609      ;
; 0.509 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.661      ;
; 0.518 ; sym_button:BS|y_present.b                                                                                      ; contador:COUNTER|FFD:FFD0|qS                                                                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; sym_button:BS|y_present.b                                                                                      ; contador:COUNTER|FFD:FFD3|qS                                                                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.670      ;
; 0.544 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.696      ;
; 0.554 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS                                                          ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.706      ;
; 0.569 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS                                                          ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.721      ;
; 0.570 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.722      ;
; 0.570 ; sym_button:BS|y_present.b                                                                                      ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.008      ; 0.730      ;
; 0.570 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.722      ;
; 0.579 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.731      ;
; 0.583 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.735      ;
; 0.597 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.749      ;
; 0.614 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.766      ;
; 0.618 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.770      ;
; 0.625 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.777      ;
; 0.632 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.784      ;
; 0.649 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.801      ;
; 0.667 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.819      ;
; 0.692 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.844      ;
; 0.705 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.857      ;
; 0.752 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.904      ;
; 0.765 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.917      ;
; 0.765 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.917      ;
; 0.765 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.917      ;
; 0.765 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.917      ;
; 0.765 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.917      ;
; 0.798 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.950      ;
; 0.801 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.953      ;
; 0.830 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.982      ;
; 0.842 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS                                   ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.994      ;
; 0.845 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.997      ;
; 0.845 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.997      ;
; 0.845 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.997      ;
; 0.845 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.997      ;
; 0.845 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.997      ;
; 0.852 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.004      ;
; 0.855 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.007      ;
; 0.865 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.017      ;
; 0.900 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.052      ;
; 0.935 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.087      ;
; 0.961 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.113      ;
; 0.964 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.116      ;
; 0.992 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.144      ;
; 0.995 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.147      ;
; 1.010 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.162      ;
; 1.013 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.165      ;
; 1.111 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS                                   ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.263      ;
; 1.203 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.355      ;
; 1.232 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.384      ;
; 1.278 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.430      ;
; 1.281 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.433      ;
; 1.303 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.455      ;
; 1.314 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.466      ;
; 1.372 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.524      ;
; 1.376 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 1.528      ;
; 2.321 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_datain_reg0  ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_memory_reg0  ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_datain_reg1  ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a1~porta_memory_reg0  ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_datain_reg2  ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a2~porta_memory_reg0  ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_datain_reg3  ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a3~porta_memory_reg0  ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_datain_reg4  ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a4~porta_memory_reg0  ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_datain_reg5  ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a5~porta_memory_reg0  ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; -0.017     ; 2.442      ;
; 2.372 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg0 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; -0.062     ; 2.462      ;
; 2.372 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg1 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; -0.062     ; 2.462      ;
; 2.372 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg2 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; -0.062     ; 2.462      ;
; 2.372 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg3 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; -0.062     ; 2.462      ;
; 2.475 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg0 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; -0.062     ; 2.565      ;
; 2.475 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg1 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; -0.062     ; 2.565      ;
; 2.475 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg2 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; -0.062     ; 2.565      ;
; 2.475 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg3 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; -0.062     ; 2.565      ;
; 2.481 ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg0 ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; -0.062     ; 2.571      ;
+-------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clkDiv:DIV|ax'                                                                                                                                                                                  ;
+-------+-------------------------------------------------------+------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                                                      ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; 0.076 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 0.956      ;
; 0.076 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 0.956      ;
; 0.076 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 0.956      ;
; 0.076 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 0.956      ;
; 0.076 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 0.956      ;
; 0.076 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 0.956      ;
; 0.076 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 0.956      ;
; 0.076 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 0.956      ;
; 0.128 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 0.904      ;
; 0.128 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 0.904      ;
; 0.128 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 0.904      ;
; 0.128 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 0.904      ;
; 0.128 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 0.904      ;
; 0.128 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 0.904      ;
; 0.128 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 0.904      ;
; 0.128 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 1.000        ; 0.000      ; 0.904      ;
+-------+-------------------------------------------------------+------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clkDiv:DIV|ax'                                                                                                                                                                                   ;
+-------+-------------------------------------------------------+------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                                                      ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; 0.752 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.904      ;
; 0.752 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.904      ;
; 0.752 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.904      ;
; 0.752 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.904      ;
; 0.752 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.904      ;
; 0.752 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.904      ;
; 0.752 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.904      ;
; 0.752 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.904      ;
; 0.804 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.956      ;
; 0.804 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.956      ;
; 0.804 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.956      ;
; 0.804 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.956      ;
; 0.804 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.956      ;
; 0.804 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.956      ;
; 0.804 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.956      ;
; 0.804 ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS ; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 0.000        ; 0.000      ; 0.956      ;
+-------+-------------------------------------------------------+------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clkDiv:DIV|ax'                                                                                                                                                         ;
+--------+--------------+----------------+------------------+---------------+------------+----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                                                                                                         ;
+--------+--------------+----------------+------------------+---------------+------------+----------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; rom_memory:ROM0|altsyncram:altsyncram_component|altsyncram_o9d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; contador:COUNTER|FFD:FFD0|qS                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; contador:COUNTER|FFD:FFD0|qS                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; contador:COUNTER|FFD:FFD1|qS                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; contador:COUNTER|FFD:FFD1|qS                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; contador:COUNTER|FFD:FFD2|qS                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; contador:COUNTER|FFD:FFD2|qS                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; contador:COUNTER|FFD:FFD3|qS                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; contador:COUNTER|FFD:FFD3|qS                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK1|qS                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; maq_vendas:MAQUINONA|controller:CONTROL|FFJK:FFJK2|qS                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD1|qS                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD2|qS                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD3|qS                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD4|qS                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD5|qS                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD6|qS                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD7|qS                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; maq_vendas:MAQUINONA|dataPath:OPERA|registrador8bits:Registrador|FFD:FFD8|qS                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; sym_button:BS|y_present.a                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; sym_button:BS|y_present.a                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; sym_button:BS|y_present.b                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; sym_button:BS|y_present.b                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; BS|y_present.a|clk                                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; BS|y_present.a|clk                                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; BS|y_present.b|clk                                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; BS|y_present.b|clk                                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; COUNTER|FFD0|qS|clk                                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; COUNTER|FFD0|qS|clk                                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; COUNTER|FFD1|qS|clk                                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; COUNTER|FFD1|qS|clk                                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; COUNTER|FFD2|qS|clk                                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; COUNTER|FFD2|qS|clk                                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; COUNTER|FFD3|qS|clk                                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; COUNTER|FFD3|qS|clk                                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; DIV|ax|regout                                                                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; DIV|ax|regout                                                                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; DIV|ax~clkctrl|inclk[0]                                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; DIV|ax~clkctrl|inclk[0]                                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; DIV|ax~clkctrl|outclk                                                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; DIV|ax~clkctrl|outclk                                                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; MAQUINONA|CONTROL|FFJK1|qS|clk                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; MAQUINONA|CONTROL|FFJK1|qS|clk                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; MAQUINONA|CONTROL|FFJK2|qS|clk                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; MAQUINONA|CONTROL|FFJK2|qS|clk                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; MAQUINONA|OPERA|Registrador|FFD1|qS|clk                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; MAQUINONA|OPERA|Registrador|FFD1|qS|clk                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; MAQUINONA|OPERA|Registrador|FFD2|qS|clk                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; MAQUINONA|OPERA|Registrador|FFD2|qS|clk                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; MAQUINONA|OPERA|Registrador|FFD3|qS|clk                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; MAQUINONA|OPERA|Registrador|FFD3|qS|clk                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; MAQUINONA|OPERA|Registrador|FFD4|qS|clk                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; MAQUINONA|OPERA|Registrador|FFD4|qS|clk                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; MAQUINONA|OPERA|Registrador|FFD5|qS|clk                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; MAQUINONA|OPERA|Registrador|FFD5|qS|clk                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; MAQUINONA|OPERA|Registrador|FFD6|qS|clk                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; MAQUINONA|OPERA|Registrador|FFD6|qS|clk                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkDiv:DIV|ax ; Rise       ; MAQUINONA|OPERA|Registrador|FFD7|qS|clk                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkDiv:DIV|ax ; Rise       ; MAQUINONA|OPERA|Registrador|FFD7|qS|clk                                                                        ;
+--------+--------------+----------------+------------------+---------------+------------+----------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_27'                                                             ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk_27 ; Rise       ; clk_27             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clkDiv:DIV|ax      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clkDiv:DIV|ax      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clkDiv:DIV|cnt[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clkDiv:DIV|cnt[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clkDiv:DIV|cnt[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clkDiv:DIV|cnt[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clkDiv:DIV|cnt[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clkDiv:DIV|cnt[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clkDiv:DIV|cnt[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clkDiv:DIV|cnt[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clkDiv:DIV|cnt[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clkDiv:DIV|cnt[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clkDiv:DIV|cnt[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clkDiv:DIV|cnt[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clkDiv:DIV|cnt[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clkDiv:DIV|cnt[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clkDiv:DIV|cnt[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clkDiv:DIV|cnt[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clkDiv:DIV|cnt[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clkDiv:DIV|cnt[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clkDiv:DIV|cnt[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clkDiv:DIV|cnt[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clkDiv:DIV|cnt[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clkDiv:DIV|cnt[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clkDiv:DIV|cnt[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clkDiv:DIV|cnt[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clkDiv:DIV|cnt[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clkDiv:DIV|cnt[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clkDiv:DIV|cnt[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clkDiv:DIV|cnt[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clkDiv:DIV|cnt[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clkDiv:DIV|cnt[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clkDiv:DIV|cnt[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clkDiv:DIV|cnt[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clkDiv:DIV|cnt[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clkDiv:DIV|cnt[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clkDiv:DIV|cnt[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clkDiv:DIV|cnt[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clkDiv:DIV|cnt[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clkDiv:DIV|cnt[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clkDiv:DIV|cnt[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clkDiv:DIV|cnt[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clkDiv:DIV|cnt[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clkDiv:DIV|cnt[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clkDiv:DIV|cnt[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clkDiv:DIV|cnt[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clkDiv:DIV|cnt[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clkDiv:DIV|cnt[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_27 ; Rise       ; clkDiv:DIV|cnt[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_27 ; Rise       ; clkDiv:DIV|cnt[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; DIV|ax|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; DIV|ax|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; DIV|cnt[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; DIV|cnt[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; DIV|cnt[10]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; DIV|cnt[10]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; DIV|cnt[11]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; DIV|cnt[11]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; DIV|cnt[12]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; DIV|cnt[12]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; DIV|cnt[13]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; DIV|cnt[13]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; DIV|cnt[14]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; DIV|cnt[14]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; DIV|cnt[15]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; DIV|cnt[15]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; DIV|cnt[16]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; DIV|cnt[16]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; DIV|cnt[17]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; DIV|cnt[17]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; DIV|cnt[18]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; DIV|cnt[18]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; DIV|cnt[19]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; DIV|cnt[19]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; DIV|cnt[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; DIV|cnt[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; DIV|cnt[20]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; DIV|cnt[20]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; DIV|cnt[21]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; DIV|cnt[21]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; DIV|cnt[22]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; DIV|cnt[22]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; DIV|cnt[23]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; DIV|cnt[23]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; DIV|cnt[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; DIV|cnt[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; DIV|cnt[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; DIV|cnt[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; DIV|cnt[4]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; DIV|cnt[4]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; DIV|cnt[5]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; DIV|cnt[5]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; DIV|cnt[6]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; DIV|cnt[6]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; DIV|cnt[7]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; DIV|cnt[7]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; DIV|cnt[8]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; DIV|cnt[8]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; DIV|cnt[9]|clk     ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+-----------+---------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+---------------+-------+-------+------------+-----------------+
; S[*]      ; clkDiv:DIV|ax ; 0.971 ; 0.971 ; Rise       ; clkDiv:DIV|ax   ;
;  S[0]     ; clkDiv:DIV|ax ; 0.855 ; 0.855 ; Rise       ; clkDiv:DIV|ax   ;
;  S[1]     ; clkDiv:DIV|ax ; 0.850 ; 0.850 ; Rise       ; clkDiv:DIV|ax   ;
;  S[2]     ; clkDiv:DIV|ax ; 0.768 ; 0.768 ; Rise       ; clkDiv:DIV|ax   ;
;  S[3]     ; clkDiv:DIV|ax ; 0.675 ; 0.675 ; Rise       ; clkDiv:DIV|ax   ;
;  S[4]     ; clkDiv:DIV|ax ; 0.667 ; 0.667 ; Rise       ; clkDiv:DIV|ax   ;
;  S[5]     ; clkDiv:DIV|ax ; 0.834 ; 0.834 ; Rise       ; clkDiv:DIV|ax   ;
;  S[6]     ; clkDiv:DIV|ax ; 0.441 ; 0.441 ; Rise       ; clkDiv:DIV|ax   ;
;  S[7]     ; clkDiv:DIV|ax ; 0.971 ; 0.971 ; Rise       ; clkDiv:DIV|ax   ;
; key2      ; clkDiv:DIV|ax ; 2.398 ; 2.398 ; Rise       ; clkDiv:DIV|ax   ;
+-----------+---------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+-----------+---------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+---------------+--------+--------+------------+-----------------+
; S[*]      ; clkDiv:DIV|ax ; -0.321 ; -0.321 ; Rise       ; clkDiv:DIV|ax   ;
;  S[0]     ; clkDiv:DIV|ax ; -0.735 ; -0.735 ; Rise       ; clkDiv:DIV|ax   ;
;  S[1]     ; clkDiv:DIV|ax ; -0.730 ; -0.730 ; Rise       ; clkDiv:DIV|ax   ;
;  S[2]     ; clkDiv:DIV|ax ; -0.648 ; -0.648 ; Rise       ; clkDiv:DIV|ax   ;
;  S[3]     ; clkDiv:DIV|ax ; -0.555 ; -0.555 ; Rise       ; clkDiv:DIV|ax   ;
;  S[4]     ; clkDiv:DIV|ax ; -0.547 ; -0.547 ; Rise       ; clkDiv:DIV|ax   ;
;  S[5]     ; clkDiv:DIV|ax ; -0.714 ; -0.714 ; Rise       ; clkDiv:DIV|ax   ;
;  S[6]     ; clkDiv:DIV|ax ; -0.321 ; -0.321 ; Rise       ; clkDiv:DIV|ax   ;
;  S[7]     ; clkDiv:DIV|ax ; -0.851 ; -0.851 ; Rise       ; clkDiv:DIV|ax   ;
; key2      ; clkDiv:DIV|ax ; -2.261 ; -2.261 ; Rise       ; clkDiv:DIV|ax   ;
+-----------+---------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+--------------------+---------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+---------------+-------+-------+------------+-----------------+
; HEX0[*]            ; clkDiv:DIV|ax ; 7.892 ; 7.892 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX0[0]           ; clkDiv:DIV|ax ; 7.254 ; 7.254 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX0[1]           ; clkDiv:DIV|ax ; 7.293 ; 7.293 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX0[2]           ; clkDiv:DIV|ax ; 7.126 ; 7.126 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX0[3]           ; clkDiv:DIV|ax ; 7.892 ; 7.892 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX0[4]           ; clkDiv:DIV|ax ; 6.986 ; 6.986 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX0[5]           ; clkDiv:DIV|ax ; 7.722 ; 7.722 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX0[6]           ; clkDiv:DIV|ax ; 7.361 ; 7.361 ; Rise       ; clkDiv:DIV|ax   ;
; HEX1[*]            ; clkDiv:DIV|ax ; 6.985 ; 6.985 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX1[0]           ; clkDiv:DIV|ax ; 6.985 ; 6.985 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX1[1]           ; clkDiv:DIV|ax ; 6.653 ; 6.653 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX1[2]           ; clkDiv:DIV|ax ; 6.535 ; 6.535 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX1[3]           ; clkDiv:DIV|ax ; 6.842 ; 6.842 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX1[4]           ; clkDiv:DIV|ax ; 6.854 ; 6.854 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX1[5]           ; clkDiv:DIV|ax ; 6.852 ; 6.852 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX1[6]           ; clkDiv:DIV|ax ; 6.290 ; 6.290 ; Rise       ; clkDiv:DIV|ax   ;
; HEX2[*]            ; clkDiv:DIV|ax ; 6.264 ; 6.264 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX2[0]           ; clkDiv:DIV|ax ; 5.957 ; 5.957 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX2[1]           ; clkDiv:DIV|ax ; 5.808 ; 5.808 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX2[2]           ; clkDiv:DIV|ax ; 5.967 ; 5.967 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX2[3]           ; clkDiv:DIV|ax ; 6.263 ; 6.263 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX2[4]           ; clkDiv:DIV|ax ; 5.496 ; 5.496 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX2[5]           ; clkDiv:DIV|ax ; 6.264 ; 6.264 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX2[6]           ; clkDiv:DIV|ax ; 5.308 ; 5.308 ; Rise       ; clkDiv:DIV|ax   ;
; HEX3[*]            ; clkDiv:DIV|ax ; 6.749 ; 6.749 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX3[0]           ; clkDiv:DIV|ax ; 6.282 ; 6.282 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX3[1]           ; clkDiv:DIV|ax ; 5.211 ; 5.211 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX3[2]           ; clkDiv:DIV|ax ; 6.293 ; 6.293 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX3[3]           ; clkDiv:DIV|ax ; 6.365 ; 6.365 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX3[4]           ; clkDiv:DIV|ax ; 5.303 ; 5.303 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX3[5]           ; clkDiv:DIV|ax ; 6.749 ; 6.749 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX3[6]           ; clkDiv:DIV|ax ; 5.241 ; 5.241 ; Rise       ; clkDiv:DIV|ax   ;
; HEX4[*]            ; clkDiv:DIV|ax ; 8.226 ; 8.226 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX4[0]           ; clkDiv:DIV|ax ; 8.226 ; 8.226 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX4[2]           ; clkDiv:DIV|ax ; 6.920 ; 6.920 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX4[3]           ; clkDiv:DIV|ax ; 8.089 ; 8.089 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX4[4]           ; clkDiv:DIV|ax ; 8.109 ; 8.109 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX4[5]           ; clkDiv:DIV|ax ; 7.532 ; 7.532 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX4[6]           ; clkDiv:DIV|ax ; 5.643 ; 5.643 ; Rise       ; clkDiv:DIV|ax   ;
; led                ; clkDiv:DIV|ax ; 4.266 ; 4.266 ; Rise       ; clkDiv:DIV|ax   ;
; saida_contador[*]  ; clkDiv:DIV|ax ; 3.457 ; 3.457 ; Rise       ; clkDiv:DIV|ax   ;
;  saida_contador[0] ; clkDiv:DIV|ax ; 3.457 ; 3.457 ; Rise       ; clkDiv:DIV|ax   ;
;  saida_contador[1] ; clkDiv:DIV|ax ; 3.437 ; 3.437 ; Rise       ; clkDiv:DIV|ax   ;
;  saida_contador[2] ; clkDiv:DIV|ax ; 3.447 ; 3.447 ; Rise       ; clkDiv:DIV|ax   ;
;  saida_contador[3] ; clkDiv:DIV|ax ; 3.457 ; 3.457 ; Rise       ; clkDiv:DIV|ax   ;
; soma_exibir[*]     ; clkDiv:DIV|ax ; 3.784 ; 3.784 ; Rise       ; clkDiv:DIV|ax   ;
;  soma_exibir[0]    ; clkDiv:DIV|ax ; 3.467 ; 3.467 ; Rise       ; clkDiv:DIV|ax   ;
;  soma_exibir[1]    ; clkDiv:DIV|ax ; 3.752 ; 3.752 ; Rise       ; clkDiv:DIV|ax   ;
;  soma_exibir[2]    ; clkDiv:DIV|ax ; 3.488 ; 3.488 ; Rise       ; clkDiv:DIV|ax   ;
;  soma_exibir[3]    ; clkDiv:DIV|ax ; 3.769 ; 3.769 ; Rise       ; clkDiv:DIV|ax   ;
;  soma_exibir[4]    ; clkDiv:DIV|ax ; 3.776 ; 3.776 ; Rise       ; clkDiv:DIV|ax   ;
;  soma_exibir[5]    ; clkDiv:DIV|ax ; 3.784 ; 3.784 ; Rise       ; clkDiv:DIV|ax   ;
;  soma_exibir[6]    ; clkDiv:DIV|ax ; 3.468 ; 3.468 ; Rise       ; clkDiv:DIV|ax   ;
;  soma_exibir[7]    ; clkDiv:DIV|ax ; 3.773 ; 3.773 ; Rise       ; clkDiv:DIV|ax   ;
+--------------------+---------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+--------------------+---------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+---------------+-------+-------+------------+-----------------+
; HEX0[*]            ; clkDiv:DIV|ax ; 6.620 ; 6.620 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX0[0]           ; clkDiv:DIV|ax ; 6.801 ; 6.801 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX0[1]           ; clkDiv:DIV|ax ; 6.819 ; 6.819 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX0[2]           ; clkDiv:DIV|ax ; 6.673 ; 6.673 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX0[3]           ; clkDiv:DIV|ax ; 6.939 ; 6.939 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX0[4]           ; clkDiv:DIV|ax ; 6.620 ; 6.620 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX0[5]           ; clkDiv:DIV|ax ; 6.925 ; 6.925 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX0[6]           ; clkDiv:DIV|ax ; 6.759 ; 6.759 ; Rise       ; clkDiv:DIV|ax   ;
; HEX1[*]            ; clkDiv:DIV|ax ; 6.043 ; 6.043 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX1[0]           ; clkDiv:DIV|ax ; 6.428 ; 6.428 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX1[1]           ; clkDiv:DIV|ax ; 6.171 ; 6.171 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX1[2]           ; clkDiv:DIV|ax ; 6.043 ; 6.043 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX1[3]           ; clkDiv:DIV|ax ; 6.285 ; 6.285 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX1[4]           ; clkDiv:DIV|ax ; 6.302 ; 6.302 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX1[5]           ; clkDiv:DIV|ax ; 6.298 ; 6.298 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX1[6]           ; clkDiv:DIV|ax ; 6.049 ; 6.049 ; Rise       ; clkDiv:DIV|ax   ;
; HEX2[*]            ; clkDiv:DIV|ax ; 4.195 ; 4.195 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX2[0]           ; clkDiv:DIV|ax ; 4.239 ; 4.239 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX2[1]           ; clkDiv:DIV|ax ; 4.484 ; 4.484 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX2[2]           ; clkDiv:DIV|ax ; 4.254 ; 4.254 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX2[3]           ; clkDiv:DIV|ax ; 4.200 ; 4.200 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX2[4]           ; clkDiv:DIV|ax ; 4.214 ; 4.214 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX2[5]           ; clkDiv:DIV|ax ; 4.195 ; 4.195 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX2[6]           ; clkDiv:DIV|ax ; 4.342 ; 4.342 ; Rise       ; clkDiv:DIV|ax   ;
; HEX3[*]            ; clkDiv:DIV|ax ; 4.263 ; 4.263 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX3[0]           ; clkDiv:DIV|ax ; 4.594 ; 4.594 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX3[1]           ; clkDiv:DIV|ax ; 4.378 ; 4.378 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX3[2]           ; clkDiv:DIV|ax ; 4.631 ; 4.631 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX3[3]           ; clkDiv:DIV|ax ; 4.690 ; 4.690 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX3[4]           ; clkDiv:DIV|ax ; 4.382 ; 4.382 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX3[5]           ; clkDiv:DIV|ax ; 4.770 ; 4.770 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX3[6]           ; clkDiv:DIV|ax ; 4.263 ; 4.263 ; Rise       ; clkDiv:DIV|ax   ;
; HEX4[*]            ; clkDiv:DIV|ax ; 5.220 ; 5.220 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX4[0]           ; clkDiv:DIV|ax ; 6.518 ; 6.518 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX4[2]           ; clkDiv:DIV|ax ; 5.220 ; 5.220 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX4[3]           ; clkDiv:DIV|ax ; 6.381 ; 6.381 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX4[4]           ; clkDiv:DIV|ax ; 6.401 ; 6.401 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX4[5]           ; clkDiv:DIV|ax ; 5.823 ; 5.823 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX4[6]           ; clkDiv:DIV|ax ; 5.567 ; 5.567 ; Rise       ; clkDiv:DIV|ax   ;
; led                ; clkDiv:DIV|ax ; 4.154 ; 4.154 ; Rise       ; clkDiv:DIV|ax   ;
; saida_contador[*]  ; clkDiv:DIV|ax ; 3.437 ; 3.437 ; Rise       ; clkDiv:DIV|ax   ;
;  saida_contador[0] ; clkDiv:DIV|ax ; 3.457 ; 3.457 ; Rise       ; clkDiv:DIV|ax   ;
;  saida_contador[1] ; clkDiv:DIV|ax ; 3.437 ; 3.437 ; Rise       ; clkDiv:DIV|ax   ;
;  saida_contador[2] ; clkDiv:DIV|ax ; 3.447 ; 3.447 ; Rise       ; clkDiv:DIV|ax   ;
;  saida_contador[3] ; clkDiv:DIV|ax ; 3.457 ; 3.457 ; Rise       ; clkDiv:DIV|ax   ;
; soma_exibir[*]     ; clkDiv:DIV|ax ; 3.467 ; 3.467 ; Rise       ; clkDiv:DIV|ax   ;
;  soma_exibir[0]    ; clkDiv:DIV|ax ; 3.467 ; 3.467 ; Rise       ; clkDiv:DIV|ax   ;
;  soma_exibir[1]    ; clkDiv:DIV|ax ; 3.752 ; 3.752 ; Rise       ; clkDiv:DIV|ax   ;
;  soma_exibir[2]    ; clkDiv:DIV|ax ; 3.488 ; 3.488 ; Rise       ; clkDiv:DIV|ax   ;
;  soma_exibir[3]    ; clkDiv:DIV|ax ; 3.769 ; 3.769 ; Rise       ; clkDiv:DIV|ax   ;
;  soma_exibir[4]    ; clkDiv:DIV|ax ; 3.776 ; 3.776 ; Rise       ; clkDiv:DIV|ax   ;
;  soma_exibir[5]    ; clkDiv:DIV|ax ; 3.784 ; 3.784 ; Rise       ; clkDiv:DIV|ax   ;
;  soma_exibir[6]    ; clkDiv:DIV|ax ; 3.468 ; 3.468 ; Rise       ; clkDiv:DIV|ax   ;
;  soma_exibir[7]    ; clkDiv:DIV|ax ; 3.773 ; 3.773 ; Rise       ; clkDiv:DIV|ax   ;
+--------------------+---------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+---------+--------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack ; -5.154  ; -2.518 ; -0.802   ; 0.752   ; -2.000              ;
;  clkDiv:DIV|ax   ; -5.154  ; 0.215  ; -0.802   ; 0.752   ; -2.000              ;
;  clk_27          ; -2.701  ; -2.518 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -93.845 ; -2.518 ; -6.416   ; 0.0     ; -106.38             ;
;  clkDiv:DIV|ax   ; -49.856 ; 0.000  ; -6.416   ; 0.000   ; -80.000             ;
;  clk_27          ; -43.989 ; -2.518 ; N/A      ; N/A     ; -26.380             ;
+------------------+---------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+-----------+---------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+---------------+-------+-------+------------+-----------------+
; S[*]      ; clkDiv:DIV|ax ; 2.426 ; 2.426 ; Rise       ; clkDiv:DIV|ax   ;
;  S[0]     ; clkDiv:DIV|ax ; 2.350 ; 2.350 ; Rise       ; clkDiv:DIV|ax   ;
;  S[1]     ; clkDiv:DIV|ax ; 2.426 ; 2.426 ; Rise       ; clkDiv:DIV|ax   ;
;  S[2]     ; clkDiv:DIV|ax ; 2.188 ; 2.188 ; Rise       ; clkDiv:DIV|ax   ;
;  S[3]     ; clkDiv:DIV|ax ; 2.030 ; 2.030 ; Rise       ; clkDiv:DIV|ax   ;
;  S[4]     ; clkDiv:DIV|ax ; 2.023 ; 2.023 ; Rise       ; clkDiv:DIV|ax   ;
;  S[5]     ; clkDiv:DIV|ax ; 2.377 ; 2.377 ; Rise       ; clkDiv:DIV|ax   ;
;  S[6]     ; clkDiv:DIV|ax ; 1.630 ; 1.630 ; Rise       ; clkDiv:DIV|ax   ;
;  S[7]     ; clkDiv:DIV|ax ; 2.328 ; 2.328 ; Rise       ; clkDiv:DIV|ax   ;
; key2      ; clkDiv:DIV|ax ; 4.260 ; 4.260 ; Rise       ; clkDiv:DIV|ax   ;
+-----------+---------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+-----------+---------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+---------------+--------+--------+------------+-----------------+
; S[*]      ; clkDiv:DIV|ax ; -0.321 ; -0.321 ; Rise       ; clkDiv:DIV|ax   ;
;  S[0]     ; clkDiv:DIV|ax ; -0.735 ; -0.735 ; Rise       ; clkDiv:DIV|ax   ;
;  S[1]     ; clkDiv:DIV|ax ; -0.730 ; -0.730 ; Rise       ; clkDiv:DIV|ax   ;
;  S[2]     ; clkDiv:DIV|ax ; -0.648 ; -0.648 ; Rise       ; clkDiv:DIV|ax   ;
;  S[3]     ; clkDiv:DIV|ax ; -0.555 ; -0.555 ; Rise       ; clkDiv:DIV|ax   ;
;  S[4]     ; clkDiv:DIV|ax ; -0.547 ; -0.547 ; Rise       ; clkDiv:DIV|ax   ;
;  S[5]     ; clkDiv:DIV|ax ; -0.714 ; -0.714 ; Rise       ; clkDiv:DIV|ax   ;
;  S[6]     ; clkDiv:DIV|ax ; -0.321 ; -0.321 ; Rise       ; clkDiv:DIV|ax   ;
;  S[7]     ; clkDiv:DIV|ax ; -0.851 ; -0.851 ; Rise       ; clkDiv:DIV|ax   ;
; key2      ; clkDiv:DIV|ax ; -2.261 ; -2.261 ; Rise       ; clkDiv:DIV|ax   ;
+-----------+---------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+--------------------+---------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+---------------+--------+--------+------------+-----------------+
; HEX0[*]            ; clkDiv:DIV|ax ; 14.648 ; 14.648 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX0[0]           ; clkDiv:DIV|ax ; 12.999 ; 12.999 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX0[1]           ; clkDiv:DIV|ax ; 13.298 ; 13.298 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX0[2]           ; clkDiv:DIV|ax ; 12.826 ; 12.826 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX0[3]           ; clkDiv:DIV|ax ; 14.648 ; 14.648 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX0[4]           ; clkDiv:DIV|ax ; 12.529 ; 12.529 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX0[5]           ; clkDiv:DIV|ax ; 14.241 ; 14.241 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX0[6]           ; clkDiv:DIV|ax ; 13.505 ; 13.505 ; Rise       ; clkDiv:DIV|ax   ;
; HEX1[*]            ; clkDiv:DIV|ax ; 12.649 ; 12.649 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX1[0]           ; clkDiv:DIV|ax ; 12.649 ; 12.649 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX1[1]           ; clkDiv:DIV|ax ; 11.916 ; 11.916 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX1[2]           ; clkDiv:DIV|ax ; 11.776 ; 11.776 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX1[3]           ; clkDiv:DIV|ax ; 12.459 ; 12.459 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX1[4]           ; clkDiv:DIV|ax ; 12.474 ; 12.474 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX1[5]           ; clkDiv:DIV|ax ; 12.465 ; 12.465 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX1[6]           ; clkDiv:DIV|ax ; 11.128 ; 11.128 ; Rise       ; clkDiv:DIV|ax   ;
; HEX2[*]            ; clkDiv:DIV|ax ; 12.555 ; 12.555 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX2[0]           ; clkDiv:DIV|ax ; 11.864 ; 11.864 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX2[1]           ; clkDiv:DIV|ax ; 11.516 ; 11.516 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX2[2]           ; clkDiv:DIV|ax ; 11.842 ; 11.842 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX2[3]           ; clkDiv:DIV|ax ; 12.555 ; 12.555 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX2[4]           ; clkDiv:DIV|ax ; 10.864 ; 10.864 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX2[5]           ; clkDiv:DIV|ax ; 12.525 ; 12.525 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX2[6]           ; clkDiv:DIV|ax ; 10.445 ; 10.445 ; Rise       ; clkDiv:DIV|ax   ;
; HEX3[*]            ; clkDiv:DIV|ax ; 13.710 ; 13.710 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX3[0]           ; clkDiv:DIV|ax ; 12.661 ; 12.661 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX3[1]           ; clkDiv:DIV|ax ; 10.225 ; 10.225 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX3[2]           ; clkDiv:DIV|ax ; 12.666 ; 12.666 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX3[3]           ; clkDiv:DIV|ax ; 12.817 ; 12.817 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX3[4]           ; clkDiv:DIV|ax ; 10.398 ; 10.398 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX3[5]           ; clkDiv:DIV|ax ; 13.710 ; 13.710 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX3[6]           ; clkDiv:DIV|ax ; 10.263 ; 10.263 ; Rise       ; clkDiv:DIV|ax   ;
; HEX4[*]            ; clkDiv:DIV|ax ; 16.406 ; 16.406 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX4[0]           ; clkDiv:DIV|ax ; 16.406 ; 16.406 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX4[2]           ; clkDiv:DIV|ax ; 13.770 ; 13.770 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX4[3]           ; clkDiv:DIV|ax ; 16.109 ; 16.109 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX4[4]           ; clkDiv:DIV|ax ; 16.129 ; 16.129 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX4[5]           ; clkDiv:DIV|ax ; 15.026 ; 15.026 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX4[6]           ; clkDiv:DIV|ax ; 10.695 ; 10.695 ; Rise       ; clkDiv:DIV|ax   ;
; led                ; clkDiv:DIV|ax ; 7.876  ; 7.876  ; Rise       ; clkDiv:DIV|ax   ;
; saida_contador[*]  ; clkDiv:DIV|ax ; 6.100  ; 6.100  ; Rise       ; clkDiv:DIV|ax   ;
;  saida_contador[0] ; clkDiv:DIV|ax ; 6.100  ; 6.100  ; Rise       ; clkDiv:DIV|ax   ;
;  saida_contador[1] ; clkDiv:DIV|ax ; 6.080  ; 6.080  ; Rise       ; clkDiv:DIV|ax   ;
;  saida_contador[2] ; clkDiv:DIV|ax ; 6.094  ; 6.094  ; Rise       ; clkDiv:DIV|ax   ;
;  saida_contador[3] ; clkDiv:DIV|ax ; 6.096  ; 6.096  ; Rise       ; clkDiv:DIV|ax   ;
; soma_exibir[*]     ; clkDiv:DIV|ax ; 6.752  ; 6.752  ; Rise       ; clkDiv:DIV|ax   ;
;  soma_exibir[0]    ; clkDiv:DIV|ax ; 6.111  ; 6.111  ; Rise       ; clkDiv:DIV|ax   ;
;  soma_exibir[1]    ; clkDiv:DIV|ax ; 6.703  ; 6.703  ; Rise       ; clkDiv:DIV|ax   ;
;  soma_exibir[2]    ; clkDiv:DIV|ax ; 6.129  ; 6.129  ; Rise       ; clkDiv:DIV|ax   ;
;  soma_exibir[3]    ; clkDiv:DIV|ax ; 6.719  ; 6.719  ; Rise       ; clkDiv:DIV|ax   ;
;  soma_exibir[4]    ; clkDiv:DIV|ax ; 6.743  ; 6.743  ; Rise       ; clkDiv:DIV|ax   ;
;  soma_exibir[5]    ; clkDiv:DIV|ax ; 6.752  ; 6.752  ; Rise       ; clkDiv:DIV|ax   ;
;  soma_exibir[6]    ; clkDiv:DIV|ax ; 6.114  ; 6.114  ; Rise       ; clkDiv:DIV|ax   ;
;  soma_exibir[7]    ; clkDiv:DIV|ax ; 6.727  ; 6.727  ; Rise       ; clkDiv:DIV|ax   ;
+--------------------+---------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+--------------------+---------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+---------------+-------+-------+------------+-----------------+
; HEX0[*]            ; clkDiv:DIV|ax ; 6.620 ; 6.620 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX0[0]           ; clkDiv:DIV|ax ; 6.801 ; 6.801 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX0[1]           ; clkDiv:DIV|ax ; 6.819 ; 6.819 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX0[2]           ; clkDiv:DIV|ax ; 6.673 ; 6.673 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX0[3]           ; clkDiv:DIV|ax ; 6.939 ; 6.939 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX0[4]           ; clkDiv:DIV|ax ; 6.620 ; 6.620 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX0[5]           ; clkDiv:DIV|ax ; 6.925 ; 6.925 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX0[6]           ; clkDiv:DIV|ax ; 6.759 ; 6.759 ; Rise       ; clkDiv:DIV|ax   ;
; HEX1[*]            ; clkDiv:DIV|ax ; 6.043 ; 6.043 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX1[0]           ; clkDiv:DIV|ax ; 6.428 ; 6.428 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX1[1]           ; clkDiv:DIV|ax ; 6.171 ; 6.171 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX1[2]           ; clkDiv:DIV|ax ; 6.043 ; 6.043 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX1[3]           ; clkDiv:DIV|ax ; 6.285 ; 6.285 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX1[4]           ; clkDiv:DIV|ax ; 6.302 ; 6.302 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX1[5]           ; clkDiv:DIV|ax ; 6.298 ; 6.298 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX1[6]           ; clkDiv:DIV|ax ; 6.049 ; 6.049 ; Rise       ; clkDiv:DIV|ax   ;
; HEX2[*]            ; clkDiv:DIV|ax ; 4.195 ; 4.195 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX2[0]           ; clkDiv:DIV|ax ; 4.239 ; 4.239 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX2[1]           ; clkDiv:DIV|ax ; 4.484 ; 4.484 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX2[2]           ; clkDiv:DIV|ax ; 4.254 ; 4.254 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX2[3]           ; clkDiv:DIV|ax ; 4.200 ; 4.200 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX2[4]           ; clkDiv:DIV|ax ; 4.214 ; 4.214 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX2[5]           ; clkDiv:DIV|ax ; 4.195 ; 4.195 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX2[6]           ; clkDiv:DIV|ax ; 4.342 ; 4.342 ; Rise       ; clkDiv:DIV|ax   ;
; HEX3[*]            ; clkDiv:DIV|ax ; 4.263 ; 4.263 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX3[0]           ; clkDiv:DIV|ax ; 4.594 ; 4.594 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX3[1]           ; clkDiv:DIV|ax ; 4.378 ; 4.378 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX3[2]           ; clkDiv:DIV|ax ; 4.631 ; 4.631 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX3[3]           ; clkDiv:DIV|ax ; 4.690 ; 4.690 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX3[4]           ; clkDiv:DIV|ax ; 4.382 ; 4.382 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX3[5]           ; clkDiv:DIV|ax ; 4.770 ; 4.770 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX3[6]           ; clkDiv:DIV|ax ; 4.263 ; 4.263 ; Rise       ; clkDiv:DIV|ax   ;
; HEX4[*]            ; clkDiv:DIV|ax ; 5.220 ; 5.220 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX4[0]           ; clkDiv:DIV|ax ; 6.518 ; 6.518 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX4[2]           ; clkDiv:DIV|ax ; 5.220 ; 5.220 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX4[3]           ; clkDiv:DIV|ax ; 6.381 ; 6.381 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX4[4]           ; clkDiv:DIV|ax ; 6.401 ; 6.401 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX4[5]           ; clkDiv:DIV|ax ; 5.823 ; 5.823 ; Rise       ; clkDiv:DIV|ax   ;
;  HEX4[6]           ; clkDiv:DIV|ax ; 5.567 ; 5.567 ; Rise       ; clkDiv:DIV|ax   ;
; led                ; clkDiv:DIV|ax ; 4.154 ; 4.154 ; Rise       ; clkDiv:DIV|ax   ;
; saida_contador[*]  ; clkDiv:DIV|ax ; 3.437 ; 3.437 ; Rise       ; clkDiv:DIV|ax   ;
;  saida_contador[0] ; clkDiv:DIV|ax ; 3.457 ; 3.457 ; Rise       ; clkDiv:DIV|ax   ;
;  saida_contador[1] ; clkDiv:DIV|ax ; 3.437 ; 3.437 ; Rise       ; clkDiv:DIV|ax   ;
;  saida_contador[2] ; clkDiv:DIV|ax ; 3.447 ; 3.447 ; Rise       ; clkDiv:DIV|ax   ;
;  saida_contador[3] ; clkDiv:DIV|ax ; 3.457 ; 3.457 ; Rise       ; clkDiv:DIV|ax   ;
; soma_exibir[*]     ; clkDiv:DIV|ax ; 3.467 ; 3.467 ; Rise       ; clkDiv:DIV|ax   ;
;  soma_exibir[0]    ; clkDiv:DIV|ax ; 3.467 ; 3.467 ; Rise       ; clkDiv:DIV|ax   ;
;  soma_exibir[1]    ; clkDiv:DIV|ax ; 3.752 ; 3.752 ; Rise       ; clkDiv:DIV|ax   ;
;  soma_exibir[2]    ; clkDiv:DIV|ax ; 3.488 ; 3.488 ; Rise       ; clkDiv:DIV|ax   ;
;  soma_exibir[3]    ; clkDiv:DIV|ax ; 3.769 ; 3.769 ; Rise       ; clkDiv:DIV|ax   ;
;  soma_exibir[4]    ; clkDiv:DIV|ax ; 3.776 ; 3.776 ; Rise       ; clkDiv:DIV|ax   ;
;  soma_exibir[5]    ; clkDiv:DIV|ax ; 3.784 ; 3.784 ; Rise       ; clkDiv:DIV|ax   ;
;  soma_exibir[6]    ; clkDiv:DIV|ax ; 3.468 ; 3.468 ; Rise       ; clkDiv:DIV|ax   ;
;  soma_exibir[7]    ; clkDiv:DIV|ax ; 3.773 ; 3.773 ; Rise       ; clkDiv:DIV|ax   ;
+--------------------+---------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Setup Transfers                                                           ;
+---------------+---------------+----------+----------+----------+----------+
; From Clock    ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------+---------------+----------+----------+----------+----------+
; clk_27        ; clk_27        ; 684      ; 0        ; 0        ; 0        ;
; clkDiv:DIV|ax ; clk_27        ; 1        ; 1        ; 0        ; 0        ;
; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 223      ; 0        ; 0        ; 0        ;
+---------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------+
; Hold Transfers                                                            ;
+---------------+---------------+----------+----------+----------+----------+
; From Clock    ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------+---------------+----------+----------+----------+----------+
; clk_27        ; clk_27        ; 684      ; 0        ; 0        ; 0        ;
; clkDiv:DIV|ax ; clk_27        ; 1        ; 1        ; 0        ; 0        ;
; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 223      ; 0        ; 0        ; 0        ;
+---------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------+
; Recovery Transfers                                                        ;
+---------------+---------------+----------+----------+----------+----------+
; From Clock    ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------+---------------+----------+----------+----------+----------+
; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 16       ; 0        ; 0        ; 0        ;
+---------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------+
; Removal Transfers                                                         ;
+---------------+---------------+----------+----------+----------+----------+
; From Clock    ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------+---------------+----------+----------+----------+----------+
; clkDiv:DIV|ax ; clkDiv:DIV|ax ; 16       ; 0        ; 0        ; 0        ;
+---------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 22    ; 22   ;
; Unconstrained Output Ports      ; 47    ; 47   ;
; Unconstrained Output Port Paths ; 210   ; 210  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Mar 13 10:39:18 2018
Info: Command: quartus_sta lab03 -c lab03
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lab03.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clkDiv:DIV|ax clkDiv:DIV|ax
    Info (332105): create_clock -period 1.000 -name clk_27 clk_27
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.154
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.154       -49.856 clkDiv:DIV|ax 
    Info (332119):    -2.701       -43.989 clk_27 
Info (332146): Worst-case hold slack is -2.518
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.518        -2.518 clk_27 
    Info (332119):     0.391         0.000 clkDiv:DIV|ax 
Info (332146): Worst-case recovery slack is -0.802
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.802        -6.416 clkDiv:DIV|ax 
Info (332146): Worst-case removal slack is 1.436
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.436         0.000 clkDiv:DIV|ax 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000       -80.000 clkDiv:DIV|ax 
    Info (332119):    -1.380       -26.380 clk_27 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.363
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.363       -25.103 clkDiv:DIV|ax 
    Info (332119):    -0.773        -8.469 clk_27 
Info (332146): Worst-case hold slack is -1.562
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.562        -1.562 clk_27 
    Info (332119):     0.215         0.000 clkDiv:DIV|ax 
Info (332146): Worst-case recovery slack is 0.076
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.076         0.000 clkDiv:DIV|ax 
Info (332146): Worst-case removal slack is 0.752
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.752         0.000 clkDiv:DIV|ax 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000       -80.000 clkDiv:DIV|ax 
    Info (332119):    -1.380       -26.380 clk_27 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 469 megabytes
    Info: Processing ended: Tue Mar 13 10:39:20 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


