<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:22:44.2244</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.12.27</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0192793</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 패키지</inventionTitle><inventionTitleEng>SEMICONDUCTOR PACKAGE</inventionTitleEng><openDate>2025.04.22</openDate><openNumber>10-2025-0053676</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 25/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/538</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 80/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/18</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 개시는 제1 절연층, 및 제1 절연층 상에 또는 내에 배치되는 제1 배선층을 포함하는 제1 기판, 제1 기판 상에 배치되며, 제2 기판, 제2 기판 상에 배치되는 제1 반도체 칩, 제2 기판과 제1 반도체 칩을 서로 연결하는 제1 연결부재, 및 제2 기판 내에 매립되는 제1 서데스(SERDES) 칩을 포함하는 제1 패키지, 제1 기판 상에 배치되며, 제3 기판, 제3 기판 상에 배치되는 제2 반도체 칩, 제3 기판과 제2 반도체 칩을 서로 연결하는 제2 연결부재, 및 제3 기판 내에 매립되는 제2 서데스(SERDES) 칩을 포함하는 제2 패키지, 제1 기판과 제1 패키지를 서로 연결하는 제1-1 연결부재, 및 제2 기판과 제2 패키지를 서로 연결하는 제2-1 연결부재를 포함하고, 제1 연결부재의 개수는 제1-1 연결부재의 개수보다 많으며, 제2 연결부재의 개수는 제2-1 연결부재의 개수보다 많은 반도체 패키지에 관한 것이다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1.  제1 절연층, 및 상기 제1 절연층 상에 또는 내에 배치되는 제1 배선층을 포함하는 제1 기판;상기 제1 기판 상에 배치되며, 제2 기판, 상기 제2 기판 상에 배치되는 제1 반도체 칩, 상기 제2 기판과 상기 제1 반도체 칩을 서로 연결하는 제1 연결부재, 및 상기 제2 기판 내에 매립되는 제1 서데스(SERDES) 칩을 포함하는 제1 패키지;상기 제1 기판 상에 배치되며, 제3 기판, 상기 제3 기판 상에 배치되는 제2 반도체 칩, 상기 제3 기판과 상기 제2 반도체 칩을 서로 연결하는 제2 연결부재, 및 상기 제3 기판 내에 매립되는 제2 서데스(SERDES) 칩을 포함하는 제2 패키지;상기 제1 기판과 상기 제1 패키지를 서로 연결하는 제1-1 연결부재; 및상기 제1 기판과 상기 제2 패키지를 서로 연결하는 제2-1 연결부재; 를 포함하고,상기 제1 연결부재의 개수는 상기 제1-1 연결부재의 개수보다 많으며,상기 제2 연결부재의 개수는 상기 제2-1 연결부재의 개수보다 많은,반도체 패키지. </claim></claimInfo><claimInfo><claim>2.  제1항에 있어서,상기 제2 기판은 제2 절연층, 및 상기 제2 절연층 상에 또는 내에 배치되는 제2 배선층을 포함하고,상기 제1 연결부재와 연결되는 상기 제2 배선층의 피치는 상기 제1-1 연결부재와 연결되는 상기 제2 배선층의 피치보다 작은,반도체 패키지. </claim></claimInfo><claimInfo><claim>3.  제2항에 있어서,상기 제3 기판은 제3 절연층, 및 상기 제3 절연층 상에 또는 내에 배치되는 제3 배선층을 포함하고,상기 제2 연결부재와 연결되는 상기 제3 배선층의 피치는 상기 제2-1 연결부재와 연결되는 상기 제3 배선층의 피치보다 작은,반도체 패키지. </claim></claimInfo><claimInfo><claim>4.  제1항에 있어서,상기 제1 기판은 제1 절연층의 최상측에 배치된 제1-1 절연층을 더 포함하고,상기 제1-1 절연층의 유전정접은 상기 제1 절연층의 유전정접보다 작은반도체 패키지. </claim></claimInfo><claimInfo><claim>5.  제4항에 있어서,상기 제1 반도체 칩은 상기 제1-1 절연층 상에 또는 내에 배치된 제1 배선층을 통하여 상기 제2 반도체 칩과 전기적으로 연결되는,반도체 패키지. </claim></claimInfo><claimInfo><claim>6.  제1항에 있어서,상기 제1 서데스(SERDES) 칩은 시리얼라이저(Serializer) 칩을 포함하며,상기 제2 서데스(SERDES) 칩은 디시리얼라이저(Deserializer) 칩을 포함하는,반도체 패키지. </claim></claimInfo><claimInfo><claim>7.  제6항에 있어서,상기 시리얼라이저(Serializer) 칩은 제1 접속패드를 포함하고,상기 디시리얼라이저(Deserializer) 칩은 제2 접속패드를 포함하고,상기 제1 접속패드는 입력 접속패드의 개수가 출력 접속패드의 개수보다 많으며,상기 제2 접속패드는 출력 접속패드의 개수가 입력 접속패드의 개수보다 많은,반도체 패키지. </claim></claimInfo><claimInfo><claim>8.  제1항에 있어서,상기 제2 기판은 제2 절연층, 및 상기 제2 절연층 상에 또는 내에 배치되는 제2 배선층 및 상기 제2 절연층의 적어도 일부를 관통하는 제1 캐비티를 포함하고,상기 제1 서데스(SERDES) 칩은 상기 제1 캐비티 내에 배치되어 상기 제2 절연층에 의해 매립되는,반도체 패키지. </claim></claimInfo><claimInfo><claim>9.  제8항에 있어서,상기 제3 기판은 제3 절연층, 및 상기 제3 절연층 상에 또는 내에 배치되는 제3 배선층 및 상기 제3 절연층의 적어도 일부를 관통하는 제2 캐비티를 포함하고,상기 제2 서데스(SERDES) 칩은 상기 제2 캐비티 내에 배치되어 상기 제3 절연층에 의해 매립되는,반도체 패키지. </claim></claimInfo><claimInfo><claim>10.  제9항에 있어서,상기 제2 기판은 상기 제1 서데스(SERDES) 칩과 상기 제1 캐비티의 바닥면 사이에 개재되는 제1 접착부재를 더 포함하고,상기 제3 기판은 상기 제2 서데스(SERDES) 칩과 상기 제2 캐비티의 바닥면 사이에 개재되는 제2 접착부재를 더 포함하는,반도체 패키지. </claim></claimInfo><claimInfo><claim>11.  제1 항에 있어서,상기 제2 기판은 제1 코어층, 상기 제1 코어층 상에 배치된 제2 절연층, 상기 제1 코어층 또는 상기 제2 절연층의 상에 또는 내에 배치된 제2 배선층, 및 상기 제1 코어층의 적어도 일부를 관통하는 제1 캐비티를 포함하고,상기 제1 서데스(SERDES) 칩은 상기 제1 캐비티 내에 배치되고,상기 제1 코어층은 상기 제2 절연층과 다른 재료를 포함하는,반도체 패키지. </claim></claimInfo><claimInfo><claim>12.  제11 항에 있어서,상기 제3 기판은 제2 코어층, 상기 제2 코어층 상에 배치된 제3 절연층, 상기 제2 코어층 또는 상기 제3 절연층의 상에 또는 내에 배치된 제3 배선층, 및 상기 제2 코어층의 적어도 일부를 관통하는 제2 캐비티를 포함하고,상기 제2 서데스(SERDES) 칩은 상기 제2 캐비티 내에 배치되고,상기 제2 코어층은 상기 제3 절연층과 다른 재료를 포함하는,반도체 패키지. </claim></claimInfo><claimInfo><claim>13.  제1항에 있어서,상기 제2 기판은 제2 절연층, 및 상기 제2 절연층 상에 또는 내에 배치되는 제2 배선층을 포함하고,상기 제3 기판은 제3 절연층, 및 상기 제3 절연층 상에 또는 내에 배치되는 제3 배선층을 포함하고,상기 제2 절연층 및 상기 제3 절연층은 유기 재료를 포함하는,반도체 패키지. </claim></claimInfo><claimInfo><claim>14.  제1항에 있어서,상기 제1 기판, 상기 제2 기판 및 상기 제3 기판은 서로 이격되도록 배치된,반도체 패키지. </claim></claimInfo><claimInfo><claim>15.  제1 절연층, 및 상기 제1 절연층 상에 또는 내에 배치되는 제1 배선층을 포함하는 제1 기판;상기 제1 기판 상에 배치되며, 제2 기판, 상기 제2 기판 상에 배치되는 제1 반도체 칩, 상기 제2 기판과 상기 제1 반도체 칩을 서로 연결하는 제1 연결부재, 및 상기 제2 기판 내에 매립되는 제1 서데스(SERDES) 칩을 포함하는 제1 패키지;상기 제1 기판 상에 배치되며, 제3 기판, 상기 제3 기판 상에 배치되는 제2 반도체 칩, 상기 제3 기판과 상기 제2 반도체 칩을 서로 연결하는 제2 연결부재, 및 상기 제3 기판 내에 매립되는 제2 서데스(SERDES) 칩을 포함하는 제2 패키지;상기 제1 기판과 상기 제1 패키지를 서로 연결하는 제1-1 연결부재; 및상기 제1 기판과 상기 제2 패키지를 서로 연결하는 제1-2 연결부재; 를 포함하고,상기 제1 반도체 칩과 상기 제2 반도체 칩은 상기 제1 서데스(SERDES) 칩, 상기 제2 기판, 상기 제1 기판, 상기 제3 기판, 및 상기 제2 서데스(SERDES) 칩을 경유하는 경로를 통하여 서로 전기적으로 연결되는,반도체 패키지. </claim></claimInfo><claimInfo><claim>16.  제15항에 있어서,상기 제1 서데스(SERDES) 칩은 시리얼라이저(Serializer) 칩을 포함하며,상기 제2 서데스(SERDES) 칩은 디시리얼라이저(Deserializer) 칩을 포함하는,반도체 패키지. </claim></claimInfo><claimInfo><claim>17.  제16항에 있어서,상기 시리얼라이저(Serializer) 칩은 병렬 신호를 직렬 신호로 변환하는 회로를 포함하고,상기 디시리얼라이저(Deserializer) 칩은 직렬 신호를 병렬 신호로 변환하는 회로를 포함하는,반도체 패키지. </claim></claimInfo><claimInfo><claim>18.  제17항에 있어서상기 시리얼라이저(Serializer) 칩을 통하여 출력되는 신호 경로의 수는 상기 제1 반도체 칩으로부터 출력되는 신호 경로의 수보다 적으며,상기 디시리얼라이저(Deserializer) 칩으로 입력되는 신호 경로의 수는 상기 제2 반도체 칩으로 입력되는 신호 경로의 수보다 적은,반도체 패키지. </claim></claimInfo><claimInfo><claim>19.  제15 항에 있어서,상기 제2 기판은 제1 코어층, 상기 제1 코어층 상에 배치된 제2 절연층, 상기 제1 코어층 또는 상기 제2 절연층의 상에 또는 내에 배치된 제2 배선층, 및 상기 제1 코어층의 적어도 일부를 관통하는 제1 캐비티를 포함하고,상기 제1 서데스(SERDES) 칩은 상기 제1 캐비티 내에 배치되고,상기 제1 코어층은 상기 제2 절연층과 다른 재료를 포함하는,반도체 패키지. </claim></claimInfo><claimInfo><claim>20.  제15 항에 있어서,상기 제3 기판은 제2 코어층, 상기 제2 코어층 상에 배치된 제3 절연층, 상기 제2 코어층 또는 상기 제3 절연층의 상에 또는 내에 배치된 제3 배선층, 및 상기 제2 코어층의 적어도 일부를 관통하는 제2 캐비티를 포함하고,상기 제2 서데스(SERDES) 칩은 상기 제2 캐비티 내에 배치되고,상기 제2 코어층은 상기 제3 절연층과 다른 재료를 포함하는,반도체 패키지. </claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 수원시 영통구...</address><code>119980018064</code><country>대한민국</country><engName>SAMSUNG ELECTRO-MECHANICS CO., LTD.</engName><name>삼성전기주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>LEE, Jin Uk</engName><name>이진욱</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>Gopal Garg</engName><name>고팔 가그</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 강남구 언주로 **길 **, 대림아크로텔 *층(도곡동)</address><code>920031000651</code><country>대한민국</country><engName>C&amp;amp;S Patent and Law Office</engName><name>특허법인씨엔에스(유)</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2023.10.12</priorityApplicationDate><priorityApplicationNumber>18/379,304</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.12.27</receiptDate><receiptNumber>1-1-2023-1462282-82</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>불수리 (Non-acceptance) </commonCodeName><documentEngName>[Amendment to Patent Application, etc.] Amendment</documentEngName><documentName>[출원서 등 보정]보정서</documentName><receiptDate>2024.01.03</receiptDate><receiptNumber>1-1-2024-0008615-77</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Reason for Return of Document</documentEngName><documentName>서류반려이유통지서</documentName><receiptDate>2024.01.05</receiptDate><receiptNumber>1-5-2024-0003835-36</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2024.01.06</receiptDate><receiptNumber>9-1-2024-9000515-20</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice for Return of Document</documentEngName><documentName>서류반려통지서</documentName><receiptDate>2024.01.25</receiptDate><receiptNumber>1-5-2024-0016545-05</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230192793.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c931b6b27dcd03e24109c6fdc166f91f967216e58e3f3aea1d51a76111b9b6187442c770672d4eb728616917e76df629ef58898f0be6ff94e76</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfc239dc7fc979910419879d10fe5b97850dd70c3e640c18cb043aaf4d9481fe6cac32996e126d8702211a1e6ef60f69af6c1898169c921a7b</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>