{
 "cells": [
  {
   "cell_type": "markdown",
   "id": "99101bd6",
   "metadata": {},
   "source": [
    "# **Logbook es. 09**\n",
    "\n",
    "## **Introduzione**\n",
    "\n",
    "Con questa esperienza si vuole lavorare sulla logica sequenziale, in particolare operando sui flip flop e registri a scorrimento, i quali verrano infine utilizzati per assemblare un generatore di numeri pseudocasuali sul quale ci si concentrerà per studiarne il periodo di generazione."
   ]
  },
  {
   "cell_type": "markdown",
   "id": "fda5751c",
   "metadata": {},
   "source": [
    "### **Task 3**\n",
    "\n",
    "<img src=\"schema_divisore_freq_task3.png\" alt=\"schema divisore frequenza con 2 flip flop\" width=\"400\"/>\n",
    "\n",
    "*Figura X: Schema di un divisore in frequenza costruito utilizzando 2 flip flop.*\n",
    "\n",
    "Obiettivi:\n",
    "\n",
    "1. Ricostruire tabella di verità e diagramma di stato del circuito riportato sopra.\n",
    "\n",
    "2. Descrivere l'evoluzione temporale di ognuna delle 4 configurazioni possibili del circuito (00, 01, 10, 11), dopo un ciclo di CLOCK.\n",
    "\n",
    "3. Tracciare il diagramma temporale atteso includendo tutti i segnali rilevanti del circuito.\n",
    "\n",
    "\n",
    "Inizio notando che il segnale di clock è il medesimo per entrambe i flip-flop, quindi il circuito è sincrono; procedo poi riportando la tabella di verità del circuito:\n",
    "\n",
    "| Stato n | $IN = \\overline{Q_1^n \\cdot Q_2^n}$ | Stato n+1 | $OUT = Q_2^{n+1}$ |\n",
    "|:---:|:---:|:---:|:---:|\n",
    "| 00 | 1 | 10 | 0 |\n",
    "| 10 | 1 | 11 | 1 |\n",
    "| 01 | 1 | 10 | 0 |\n",
    "| 11 | 0 | 01 | 1 |\n",
    "\n",
    "Il modo in cui il circuito opera è il seguente: quando il segnale di clock sale il bit memorizzato nel primo flip-flop viene sovrascritto dal bit in uscita dal NAND dato dal NAND dei due vecchi bit memorizzati nello stato n del circuito. Contemporaneamente, il bit nel primo flip-flop passa al secondo che viene sovrascritto e quindi perso definitivamente. Lo stato finale è quindi dato dal bit ottenuto operando un NAND sui due precedenti e dal vecchio immagazzinato nel flip-flop, che passa al secondo.\n",
    "\n",
    "Lo schema di stato riportato sopra mostra come il circuito trasformi lo stato 00 in 10, 10 in 11, 11 in 01 ed infine 01 in 10, senza mai tornare allo stato 00.\n",
    "\n",
    "Di seguito si riporta un diagramma temporale del circuito dove si viasualizza l'uscita $Q_2$ ed il segnale di clock:\n",
    "\n",
    "<img src=\"freq_divider_terzi_sim.png\" alt=\"simulazione divisore f/3\" width=\"800\"/>\n",
    "\n",
    "*Figura X: Simulazione del diagramma temporale del circuito in esame (assumendo che esso non assuma lo stato 00). Notare il duty cycle dell'output pari a 66.6%*\n",
    "\n",
    "Si vede dalla simulazione sopra che il circuito si comporta come un divisore in frequenza, in particolare l'output ha frequenza pari ad un terzo della frequenza del segnale di clock, mi aspetto di ritrovare tale comportamento nell'osservazione sperimentale del circuito.\n",
    "\n",
    "\n",
    "* PER TASK 1-4: configurazione usata dal chip SET = RESET = 0 per avere una configurazione di \"HOLD\".\n"
   ]
  },
  {
   "cell_type": "markdown",
   "id": "291f92d1",
   "metadata": {},
   "source": [
    "### **Task 4**\n",
    "\n",
    "Obiettivo:\n",
    "\n",
    "1. Realizzare il circuito usando uno dei NAND dell’integrato CD4011 e verificare sperimentalmente la correttezza del diagramma temporale ricavato nel precedente esercizio.\n",
    "\n",
    "2.  Riassumere i risultati in una misura Divisori.pdf in cui mostrare l’evoluzione temporale del clock e dell’uscita dei due divisori di frequenza.\n",
    "\n",
    "Il CA4013 è stato mantenuto nella stessa configurazione dei canali SET e RESET, quella utilizzata nel task 2. Doi seguito l'immagine del circuito costruito in lab:\n",
    "\n",
    "<img src=\"circuito_task4_lab.jpg\" alt=\"divisore in frequenza terzi in lab\" width=\"400\"/>\n",
    "\n",
    "*Figura X: Circuito divisore in frequenza del task 3 montato in lab.*\n",
    "\n",
    "Si sono misurati clock ed output in contemporanea ottenendo la seguente acquisizione:\n",
    "\n",
    "<img src=\"fterzi_divider_task4_es09.png\" alt=\"misura uscita divisore in frequenza\" width=\"800\"/>\n",
    "\n",
    "*Figura X: Misura di segnale di clock ed uscita del divisore in lab. Sono state utilizzate alimentazioni a 0 V e 5 V, in accordo con le specifiche del CA4013 utilizzato.*\n",
    "\n",
    "Come si vede è i perfetto accordo con la simulazione riportata al task precedente."
   ]
  },
  {
   "cell_type": "markdown",
   "id": "106ccf12",
   "metadata": {},
   "source": [
    "### **Task 6**\n",
    "\n",
    "Obiettivo:\n",
    "\n",
    "1. Collegare il registro di scorrimento ad Analog Discovery 2 e verificare quanto tempo un’onda quadra (W2) impiega a propagare dall’ingresso A all’uscita Q.\n",
    "\n",
    "2. Misurare il ritardo fra Ch1 e Ch2 in configurazione n = 64, 48, 32 e 16 bit e verificare la consistenza con il periodo di clock scelto.\n",
    "\n",
    "Si sono scelte le seguenti configurazioni per i pin del MC14557:\n",
    "\n",
    "* RESET = 0.\n",
    "\n",
    "* CE = 0.\n",
    "\n",
    "* A/B = 1, in modo da selezionare l'ingresso A come input.\n",
    "\n",
    "* I selettori di lunghezza sono stati collegati adoc per ogni configurazione del cip studiata.\n",
    "\n",
    "<img src=\"valori_log_ingressi_MC_task6.png\" alt=\"schema divisore frequenza con 2 flip flop\" width=\"800\"/>\n",
    "\n",
    "*Figura X: Tabelle logiche per le varie configurazioni in cui operare con il  MC14557.*\n",
    "\n",
    "Si è scelto di collegare il segnale W2 a A/B, sulla base di quanto riportato nella prima e seconda riga della tabella di verità sulla sinistra: scegliendo A come ingresso, pongo A/B SELECT a 1, così che Q riproducesse A.\n",
    "\n",
    "Al fine di configurare il registro con un dato numero di bit (64, 48, 32, 16), ci si è invece rifatti alla tabella sulla destra, dove sono riportate le configurazioni dei selettori di lunghezza del registro necessarie per avere un certo numero di bit.\n",
    "\n",
    "Notare come, per avere un determinato numero di bit, bisogna imposatre i selettori di lunghezza in modo che formino un numero binario il cui valore corrispettivo in decimale è \"numero di bit desiderato\" - 1.\n",
    "\n",
    "Nota: per generare i segnali di clock e di ingresso con W1 e W2 si è avuto cura di sincronizzare i due generatori come consigliato nella scheda:\n",
    "\n",
    "wgen.w1.sync()\n",
    "\n",
    "wgen.w2.start()\n",
    "\n",
    "* CONFIGURAZIONE A 16 BIT.\n",
    "\n",
    "<img src=\"reg_scorr_16bit.jpg\" alt=\"config MC14557 16 bit\" width=\"800\"/>\n",
    "\n",
    "*Figura X: Registro a scorrimento con  MC14557 configurato a 16 bit. Le alimentazioni del chip sono le stesse utlizzate nel task 4 ed anche le loro posizioni sui rail sono rimaste invariate (unica eccezione: il rail tutto a sinistra è stato collegato con la massa, cioè alimentazione a 0 V, mentre il rail tutto a destra con l'alimentazione a 5 V), notare, infine, che il chip è ribaltato (sinistra -> destra, alto -> basso) rispetto a quanto riportato nel relativo datasheet.*\n",
    "\n",
    "I segnali di ingresso ed uscita misurati sono riportati di seguito:\n",
    "\n",
    "<img src=\"reg_scorr_16bit.png\" alt=\"misura config 16 bit\" width=\"800\"/>\n",
    "\n",
    "*Figura X: Misura di ingresso ed uscita di registro a scorrimento configurato a 16 bit.*\n",
    "\n",
    "Dall'immagine si misura uno sfasamento tra ingresso ed uscita di circa $\\Delta t \\simeq 0.080 s$\n",
    "\n",
    "* CONFIGURAZIONE A 32 BIT.\n",
    "\n",
    "<img src=\"reg_scorr_32bit.jpg\" alt=\"config MC14557 32 bit\" width=\"800\"/>\n",
    "\n",
    "*Figura X: Registro a scorrimento con  MC14557 configurato a 32 bit.*\n",
    "\n",
    "I segnali di ingresso ed uscita misurati sono riportati di seguito:\n",
    "\n",
    "<img src=\"reg_scorr_32bit.png\" alt=\"misura config 32 bit\" width=\"800\"/>\n",
    "\n",
    "*Figura X: Misura di ingresso ed uscita di registro a scorrimento configurato a 32 bit.*\n",
    "\n",
    "Dall'immagine si misura uno sfasamento tra ingresso ed uscita di circa $\\Delta t \\simeq 0.040 s$\n",
    "\n",
    "* CONFIGURAZIONE A 48 BIT.\n",
    "\n",
    "<img src=\"reg_scorr_48bit.jpg\" alt=\"config MC14557 48 bit\" width=\"800\"/>\n",
    "\n",
    "*Figura X: Registro a scorrimento con  MC14557 configurato a 48 bit.*\n",
    "\n",
    "I segnali di ingresso ed uscita misurati sono riportati di seguito:\n",
    "\n",
    "<img src=\"reg_scorr_48bit.png\" alt=\"misura config 48 bit\" width=\"800\"/>\n",
    "\n",
    "*Figura X: Misura di ingresso ed uscita di registro a scorrimento configurato a 48 bit.*\n",
    "\n",
    "Dall'immagine si misura uno sfasamento tra ingresso ed uscita di circa $\\Delta t \\simeq 0.040 s$\n",
    "\n",
    "* CONFIGURAZIONE A 64 BIT.\n",
    "\n",
    "<img src=\"reg_scorr_64bit.jpg\" alt=\"config MC14557 64 bit\" width=\"800\"/>\n",
    "\n",
    "*Figura X: Registro a scorrimento con  MC14557 configurato a 64 bit.*\n",
    "\n",
    "I segnali di ingresso ed uscita misurati sono riportati di seguito:\n",
    "\n",
    "<img src=\"reg_scorr_64bit.png\" alt=\"misura config 64 bit\" width=\"800\"/>\n",
    "\n",
    "*Figura X: Misura di ingresso ed uscita di registro a scorrimento configurato a 64 bit.*\n",
    "\n",
    "Dall'immagine si misura uno sfasamento tra ingresso ed uscita di circa $\\Delta t \\simeq 0.080 s$\n",
    "\n",
    "Per tutti i casi trattati sopra la frequenza del clock è stata impostata a 50 Hz, mentre quella di ingresso (e quindi anche uscita) a 5 Hz, il periodo del clock è quindi $1/50 \\approx 0.02$ ed in effetti i delay misurati sono sempre un multiplo di 2 di 0.02, in accordo con il funzionamento del registro a scorrimento."
   ]
  },
  {
   "cell_type": "markdown",
   "id": "807f7ec2",
   "metadata": {},
   "source": [
    "### **Task 7**\n",
    "\n",
    "Obiettivo: Collegare l’uscita Q di MC14557 all’ingresso D di uno dei due flip-flop contenuti in CD4013, e realizzare un registro a (n + 1) bit. Collegare entrambe gli integrati al segnale CLK e verificare semplicemente se il segnale del W2 ora propaga fino all’uscita del flip-flop D, ossia che se A viene impostato ad un livello logico alto (basso) allora dopo qualche ciclo di clock l’uscita Q di CD4013 diventa alta (bassa).\n",
    "\n",
    "<img src=\"circuito_task7.jpg\" alt=\"registro a n+1 bit\" width=\"800\"/>\n",
    "\n",
    "*Figura X: Registro a scorrimento a 16 + 1 bit realizzato in lab.*\n",
    "\n",
    "I segnali raccolti (mantenendo tutti gli altri parametri oltre ai selettori di lunghezza uguali al caso precedente) sono:\n",
    "\n",
    "<img src=\"reg_scorr_16plus1bit_task7.png\" alt=\"segnali osservati\" width=\"800\"/>\n",
    "\n",
    "*Figura X: Registro a scorrimento a 16 + 1 bit realizzato in lab.*\n",
    "\n",
    "Si può vedere dall'immagine che il segnale è analogo a quelli raccolti nel task precedente con uno sfasamento pari ad un multiplo di 2 di 0.02 s, periodo del clock. Nel caso presente si misura uno sfasamento pari a circa $ \\Delta t \\simeq 0.080 s $"
   ]
  },
  {
   "cell_type": "markdown",
   "id": "891bcf49",
   "metadata": {},
   "source": [
    "### **Task 8**\n",
    "\n",
    "<img src=\"schema_pseudocasuale.png\" alt=\"schema generatore di numeri pseudocasuale\" width=\"800\"/>\n",
    "\n",
    "*Figura X: Schema circuito generatore di numeri pseudocasuale.*\n",
    "\n",
    "Obiettivo: \n",
    "\n",
    "1. Realizzare il circuito e dimostrare sperimentalmente il funzionamento del generatore configurando inizialmente MC14557 su n=3. Misurare la sequenza di bit pseudocasuale e mostrare che coincide con quella teorica.\n",
    "\n",
    "2. Ripetere l’operazione per tutti gli n mancanti che vanno da 1 a 5.\n",
    "\n",
    "Di seguito il circuito realizzato in lab:\n",
    "\n",
    "<img src=\"Circuito_realizzato_task8_conCavetto.jpg\" alt=\"circuito in lab con cavo\" width=\"800\"/>\n",
    "\n",
    "*Figura X: Circuito realizzato in lab, notare la presenza del cavo che collega l'entrata A/A SELECT di MC14557 a terra. Per quanto riguarda il rails, da sinistra verso destra troviamo: alimentazione 5 V, terra, alimentazione 5 V, terra.*\n",
    "\n",
    "Una volta messo in funzione il circuito, si osserveranno sequenze di bit più o meno facilmente riconducibili a quanto atteso teoricamente (vedi homework 1), per riuscire a capire a che configurazione del circuito corrisponde un dato bit del segnale osservato è bene partire da uno stato ben riconoscibile (a meno che il loop degli stati esplorati dal circuito non sia così breve da poter essere osservato interamente con una singola acquisizione, come è stato anche fatto in seguito, in realtà, per tutte le configurazioni esplorate nel caso presente). Per fare ciò si è seguita la seguente idea: l'ingresso A/B SELECT del MC14557 è stato collegato a W2, al quale è stata fatta generare una quadra sufficientemente lenta, così quando questa occupava il livello alto la memoria del circuito assumeva lo stato con tutti bit 1 dato dall'ingresso A, collegato all'alimentazione a 5 V; quando l'onda di W2 passava al livello basso si ricollegava il ramo di feedback, in quanto MC14557 switchava all'ingresso B ad esso collegato, e tutto il circuito cominciava a cambiare stato iniziando dallo stato con tutti bit 1. Aggiustando la frequenza di W2 in modo che nel suo semiperiodo basso il circuito riesca ad asplorare tutti gli stati del loop finio a tornare a quello di partenza, si riesce a vedere l'intero ciclo senza confondersi.\n",
    "\n",
    "Di seguito la realizzazione pratica di tale idea:\n",
    "\n",
    "<img src=\"Visualizzazione_LED_task8_conW2.jpg\" alt=\"circuito in lab con W2 e LED\" width=\"800\"/>\n",
    "\n",
    "*Figura X: Circuito realizzato in lab, notare la sostituzione del cavo con il generatore W2 a cui è anche collegato Ch1.I rail sono i medesimi del caso precedente.*\n",
    "\n",
    "Come ultima osservazione sull'assemblaggio del circuito si nota la presenza del LED, utile per controllare a vista il funzionamento del circuito (che si illuminerà e spegnerà a seconda che il bit in uscita dal flip flop sia 1 o 0, riproducendo il segnale relavoito al loop esplorato dalla memoria del circuito). Nel circuito riportato nellì'immagine sopra tale LED è direttamente collegato all'uscita del flip flop, ma questo abbassa troppo il potenziale, al punto da impedire al segnale logico di superare il livello di soglia 2.5 V dell'integrato e quindi facendo risultare l'uscita sempre bassa.\n",
    "\n",
    "Per ovviare a tale problema tra LED ed uscita del flip flop è stata inserita una resistenza $R = 680 \\Omega$\n",
    "\n",
    "<img src=\"Circuito_realizzato_resistenzaLED.jpg\" alt=\"circuito in lab con W2, LED e resistenza\" width=\"800\"/>\n",
    "\n",
    "*Figura X: Circuito realizzato in lab, notare la resistenza a monte del LED, per non perturbare eccessivamente il circuito logico. I rail sono i medesimi del caso precedente.*\n",
    "\n",
    "È proprio la presenza di questa resistenza che abbassa il livello alto dell'uscita rispetto ai 5 V attesi teoricamente, in assenza di qualsiasi carico.\n",
    "\n",
    "Di seguito le osservazioni sperimentali per diverse configurazioni di MC14557.\n",
    "\n",
    "* 3 bit:\n",
    "\n",
    "- A/D SELECT collegato a W2: frequenza w2 4Hz e frequenza CLK 120 Hz (in modo che nel semiperiodo basso di w2 riesco a vedere tutte le 15 oscillazioni del CLK necessarie per vedere tutti gli stati del circuito), ch1 su W2 e ch2 su uscita flip flop.\n",
    "\n",
    "<img src=\"task8_3bit.png\" alt=\"periodo con 3 bit\" width=\"800\"/>\n",
    "\n",
    "*Figura X: Ch1 è collegato a W2, mentre il Ch2 è collegato all'uscita del flip flop.*\n",
    "\n",
    "- A/D SELECT collegato a terra con cavo: frequenza di clock a 5Hz con ch1 sopra e stesso canale 2, questo è stato fatto per vedere bene i cambi di luminosità del LED.\n",
    "\n",
    "<img src=\"task8_3bit_wire.png\" alt=\"periodo con 3 bit con cavo\" width=\"800\"/>\n",
    "\n",
    "*Figura X: Ch1 è collegato a W1 (mostra il segnale di CLK), mentre il Ch2 è collegato all'uscita del flip flop. Il periodo inizia nel tratto alto del segnale misurato dal Ch2 e termina quando questo rinizia.*\n",
    "\n",
    "Notare come i numeri delle oscillazioni del clock in un periodo corrispondano al numero di stati esplorati dalla memoria del circuito in un intero ciclo (massimale)\n",
    "\n",
    "Di seguito si riportano le acquisizioni a tutte le altre configurazioni ddel chip MC14557.\n",
    "\n",
    "* 1 bit:\n",
    "\n",
    "- A/D SELECT collegato a terra con cavo: stessa frequenza di clock del caso precedente.\n",
    "\n",
    "<img src=\"task8_1bit_wire.png\" alt=\"periodo con 1 bit con cavo\" width=\"800\"/>\n",
    "\n",
    "*Figura X: Ch1 è collegato a W1 (mostra il segnale di CLK), mentre il Ch2 è collegato all'uscita del flip flop.*\n",
    "\n",
    "Con MC14557 configurato ad 1 bit, l'intero circuito ha una memoria di 2 bit, quindi il segnale non può presentare, per forza di cose, una forma particolarmente variabile.\n",
    "\n",
    "* 2 bit: \n",
    "\n",
    "- A/D SELECT collegato a terra con cavo: stessa frequenza di clock dei due casi precedenti\n",
    "\n",
    "<img src=\"task8_2bit_wire.png\" alt=\"periodo con 2 bit con cavo\" width=\"800\"/>\n",
    "\n",
    "*Figura X: Ch1 è collegato a W1 (mostra il segnale di CLK), mentre il Ch2 è collegato all'uscita del flip flop.*\n",
    "\n",
    "Nota: per le ultime configurazioni appena trattate si è preferito non collegare A/D SELECT a W2 vista la brevità del periodo del registro (il punto è che anche solo osservando il plot all'oscilloscopio si riesce facilmente ad individuare un certo stato del registro e poi a seguire la successiva evoluzione teorica).\n",
    "\n",
    "* 4 bit:\n",
    "\n",
    "- A/D SELECt collegato a terra con cavo: freuqenza del clock 12 Hz (campionato per 2 secondi circa)\n",
    "\n",
    "<img src=\"task8_4bit_wire.png\" alt=\"periodo con 4 bit con cavo\" width=\"800\"/>\n",
    "\n",
    "*Figura X: Ch1 è collegato a W1 (mostra il segnale di CLK), mentre il Ch2 è collegato all'uscita del flip flop.*\n",
    "\n",
    "- A/D SELECT collegato a W2: frequenza W2 a 1 Hz e frequenza di clock a 42 Hz (così nel semiperiodo in cui A/B SELECT è basso, cioè 0.5 secondi, il circuito riesce ad aggiornare la sua memoria il numero di volte necessario per completare il loop, vedi anche homework 1)\n",
    "\n",
    "<img src=\"task8_4bit.png\" alt=\"periodo con 4 bit\" width=\"800\"/>\n",
    "\n",
    "*Figura X: Ch1 è collegato a W2, mentre il Ch2 è collegato all'uscita del flip flop.*\n",
    "\n",
    "* 5 bit:\n",
    "\n",
    "- A/D SELECt collegato a terra con cavo: freuqenza del clock 12 Hz (campionato per 2 secondi circa)\n",
    "\n",
    "<img src=\"task8_5bit_wire.png\" alt=\"periodo con 5 bit con cavo\" width=\"800\"/>\n",
    "\n",
    "*Figura X: Ch1 è collegato a W1 (mostra il segnale di CLK), mentre il Ch2 è collegato all'uscita del flip flop.*\n",
    "\n",
    "- A/D SELECT collegato a W2: frequenza W2 a 1 Hz e frequenza di clock a 42 Hz (così nel semiperiodo in cui A/B SELECT è basso, cioè 0.5 secondi, il circuito riesce ad aggiornare la sua memoria il numero di volte necessario per completare il loop, vedi anche homework 1)\n",
    "\n",
    "<img src=\"task8_5bit.png\" alt=\"periodo con 5 bit\" width=\"800\"/>\n",
    "\n",
    "*Figura X: Ch1 è collegato a W2, mentre il Ch2 è collegato all'uscita del flip flop.*"
   ]
  }
 ],
 "metadata": {
  "language_info": {
   "name": "python"
  }
 },
 "nbformat": 4,
 "nbformat_minor": 5
}
