## 应用与跨学科联系

在前面的章节中，我们已经系统地阐述了[半导体异质结](@entry_id:144379)的[能带对齐](@entry_id:137089)基本原理，包括理想的安德森规则以及[界面偶极子](@entry_id:143726)、应变和极化等更为复杂的真实物理机制。掌握这些核心原理的最终目的在于理解、设计和创造新型的电子及光电子器件。本章旨在通过一系列具体的应用案例，展示这些基本原理如何在多样化的真实世界和跨学科背景下发挥关键作用。我们将看到，[异质结](@entry_id:196407)不仅是现代半导体技术的基石，也是探索新奇量子现象和推动多学科交叉融合的前沿阵地。本章的内容将不再重复基本概念的推导，而是聚焦于其应用的广度与深度，带领读者从成熟的晶体管技术巡航至前沿的[量子材料](@entry_id:136741)，并一窥用于研究这些界面的核心实验与计算方法。

### 先进晶体管架构

晶体管作为数字和[模拟电路](@entry_id:274672)的核心，其性能的每一次飞跃都离不开材料和结构的创新。[异质结](@entry_id:196407)工程为突破传统硅基晶体管的性能瓶颈提供了强有力的工具，催生了多种高性能晶体管架构。

#### [异质结双极晶体管](@entry_id:265377)（HBT）

在传统的双极晶体管（BJT）中，为了获得高电流增益，通常要求发射区[掺杂浓度](@entry_id:272646)远高于基区。然而，这会增大基区电阻，限制器件的高频性能。[异质结双极晶体管](@entry_id:265377)（HBT）通过引入[宽禁带](@entry_id:1134071)发射极巧妙地解决了这一矛盾。以经典的砷化镓铝/砷化镓（$\mathrm{AlGaAs}/\mathrm{GaAs}$）体系为例，通过在$n$型$\mathrm{AlGaAs}$发射极和$p$型$\mathrm{GaAs}$基区之间构建异质结，可以利用能带工程来优化载流子注入。由于$\mathrm{AlGaAs}$的禁带宽度大于$\mathrm{GaAs}$，在界面处会形成一个显著的价带[带阶](@entry_id:142791)（$\Delta E_v$）。这个价带带阶为从基区向发射极反向注入的空穴（[少数载流子](@entry_id:272708)）设置了一个高大的势垒，极大地抑制了基极电流中的反向注入分量。被抑制的程度与价带[带阶](@entry_id:142791)的高度成指数关系，即$\exp(-\Delta E_v / k_B T)$。与此同时，导带[带阶](@entry_id:142791)（$\Delta E_c$）通常很小，甚至可能为负值（取决于$\mathrm{AlGaAs}$的组分），因此对从发射极注入到基区的电子（多数载流子）几乎不构成阻碍。这种选择性的势垒设计使得发射极注入效率$\gamma$急剧提高，不再严重依赖于发射区与基区的[掺杂浓度](@entry_id:272646)比。因此，HBT允许在保持高增益的同时大幅提高基区[掺杂浓度](@entry_id:272646)，从而显著降低基区电阻，使其在高频、高速应用中表现卓越。

#### [高电子迁移率晶体管](@entry_id:1126109)（HEMT）

场效应晶体管（FET）的性能同样受益于异质结设计，其中最杰出的代表是[高电子迁移率晶体管](@entry_id:1126109)（HEMT），也称[调制掺杂场效应晶体管](@entry_id:1128065)（[MODFET](@entry_id:1128065)）。[HEMT](@entry_id:1126109)的核心思想是通过“[调制掺杂](@entry_id:139391)”技术将载流子与其母体[施主杂质](@entry_id:1123914)在空间上分离开来，从而大幅削弱[电离杂质散射](@entry_id:201067)，实现极高的载流子迁移率。在一个典型的$\mathrm{AlGaAs}/\mathrm{GaAs}$ [HEMT](@entry_id:1126109)结构中，电子由[宽禁带](@entry_id:1134071)$\mathrm{AlGaAs}$层中的施主提供，但由于$\mathrm{GaAs}$的导带底能量低于$\mathrm{AlGaAs}$，这些电子会自发地转移并聚集在未掺杂的$\mathrm{GaAs}$层一侧的界面处。这种电荷转移导致$\mathrm{AlGaAs}$层中留下正电离的施主，而在$\mathrm{GaAs}$层中形成负电荷[电子层](@entry_id:270981)。这种电荷分离产生的内建电场会使界面处的$\mathrm{GaAs}$能带向下弯曲，形成一个近似三角形的量子阱，将电子束缚在垂直于界面的方向上，而在平行于界面的二维平面内可以自由移动，形成所谓的“[二维电子气](@entry_id:146876)”（2DEG）。由于2DEG位于高纯度的$\mathrm{GaAs}$沟道中，远离了其在$\mathrm{AlGaAs}$中的母体电离施主（通常还会额外设计一层未掺杂的$\mathrm{AlGaAs}$“间隔层”来进一步拉开距离），因此它们受到的[电离杂质散射](@entry_id:201067)被极大抑制。尤其在低温下，当声子散射减弱后，2DEG的迁移率可以达到惊人的高水平，使得[HEMT](@entry_id:1126109)成为低噪声、高频率放大器的理想选择。

在氮化物半导体体系中，例如氮化镓铝/氮化镓（$\mathrm{AlGaN}/\mathrm{GaN}$），HEMT的实现方式更为独特。由于$\mathrm{GaN}$和$\mathrm{AlGaN}$等[III族氮化物](@entry_id:1126379)材料具有[纤锌矿晶体结构](@entry_id:203920)，其沿$c$轴生长时会表现出强烈的自发极化效应。此外，当$\mathrm{AlGaN}$在$\mathrm{GaN}$上赝晶生长时，[晶格失配](@entry_id:1127107)引起的应变还会诱导显著的[压电极化](@entry_id:1129688)。这两种极化效应在$\mathrm{AlGaN}/\mathrm{GaN}$界面处产生一个极化强度不连续，从而在界面处感生出高密度的正的固定极化电荷。为了维持[电中性](@entry_id:138647)，这些正电荷会吸引大量电子聚集在界面$\mathrm{GaN}$一侧，同样形成高密度的2DEG。这一过程完全由材料内禀的极化性质驱动，即使在整个结构未进行任何掺杂的情况下也能发生。这种“自发”形成的2DEG密度极高，可达$10^{13} \, \mathrm{cm}^{-2}$量级，使得$\mathrm{GaN}$基[HEMT](@entry_id:1126109)能够在极高的电压和功率下工作，成为现代[电力](@entry_id:264587)电子和[射频功率放大器](@entry_id:261873)技术的核心。

#### 隧穿[场效应晶体管](@entry_id:1124930)（TFET）

为了克服传统MOSFET由于热发射机制所固有的$60 \, \mathrm{mV/dec}$的亚阈值摆幅（SS）物理极限，研究人员提出了基于[带间隧穿](@entry_id:1121330)（BTBT）机制的新型[陡峭亚阈值摆幅器件](@entry_id:1132361)，其中隧穿[场效应晶体管](@entry_id:1124930)（TFET）是最受关注的代表。TFET的开通依赖于栅极电压调控下的源区价带与沟道导带之间的量子隧穿。为了在极低的电压下实现高效的隧穿，对源-沟道界面的能带对齐方式提出了极为苛刻的要求。

理想的BTBT需要隧穿势垒的高度和宽度都尽可能小。在传统的硅基同质结TFET中，电子需要隧穿整个[禁带](@entry_id:175956)，其势垒高度等于[硅的带隙](@entry_id:180133)$E_{g,\mathrm{Si}}$（$1.12 \, \mathrm{eV}$），这是一个相对较大的势垒，导致开态电流很低。通过[异质结](@entry_id:196407)工程可以显著优化这一过程。一个关键的策略是采用“破隙”（Type-III）能带对齐的[异质结](@entry_id:196407)。在这种结构中，源极材料的价带顶（VBM）能量高于沟道材料的导带底（CBM）能量。 以锑化镓/砷化铟（$\mathrm{GaSb}/\mathrm{InAs}$）[异质结](@entry_id:196407)为例，p型$\mathrm{GaSb}$的价带顶比n型$\mathrm{InAs}$的导带底高约$0.1-0.15 \, \mathrm{eV}$。这意味着在源-沟道界面，有效的隧穿势垒高度近似为零，甚至为负。电子可以直接从$\mathrm{GaSb}$的价带“水平”隧穿到$\mathrm{InAs}$的导带，大大缩短了隧穿路径，极大地提高了[隧穿概率](@entry_id:150336)。此外，$\mathrm{InAs}$作为沟道材料还具有极小的电子有效质量（$m^*_e \approx 0.023 \, m_0$），根据WKB近似，[隧穿概率](@entry_id:150336)与有效质量的平方根成指数反比关系，因此小有效质量也能显著增强隧穿电流。相比之下，锗/硅（$\mathrm{Ge}/\mathrm{Si}$）等“交错”（Type-II）[异质结](@entry_id:196407)虽然也能通过较小的锗[带隙](@entry_id:138445)降低隧穿势垒，但其效果远不如破隙结显著。因此，选择具有破隙能带对齐和低有效质量的异质结材料体系，是设计高性能、低功耗TFET的核心策略。

### [光电子学](@entry_id:144180)与量子器件

[异质结](@entry_id:196407)在与光子相互作用的器件以及利用量子力学效应的器件中扮演着同样至关重要的角色。[能带对齐](@entry_id:137089)不仅决定了载流子的输运，也控制着光子的吸收、发射以及激子的行为。

#### 光伏技术：硅异质结（SHJ）[太阳能电池](@entry_id:159733)

在高效[太阳能电池](@entry_id:159733)领域，硅异质结（SHJ）技术是一个杰出的例子。SHJ电池的核心结构是在高质量的晶体硅（c-Si）吸收层两侧，分别沉积一层超薄的本征[氢化](@entry_id:149073)[非晶硅](@entry_id:264655)（i-a-Si:H）和一层掺杂的[氢化](@entry_id:149073)[非晶硅](@entry_id:264655)（a-Si:H）。这种设计精妙地利用了异质结的两个关键功能：[表面钝化](@entry_id:157572)和载流子选择性。

首先，c-Si表面由于[晶格](@entry_id:148274)中断而存在大量的悬挂键，这些悬挂键是高效的复合中心，会严重损失光生载流子。i-a-Si:H层通过其富含的氢原子，能够有效地“化学钝化”这些悬挂键，形成稳定的Si-H键，从而将界面态密度从$10^{12} \, \mathrm{cm}^{-2}\mathrm{eV}^{-1}$量级降低至$10^{10} \, \mathrm{cm}^{-2}\mathrm{eV}^{-1}$甚至更低。这种卓越的化学[钝化](@entry_id:148423)效果是SHJ电池能够实现超高开路电压（$V_{oc}$）的基础。其次，c-Si与a-Si:H之间存在显著的能带失配（$\Delta E_c \sim 0.15 \, \mathrm{eV}, \Delta E_v \sim 0.45 \, \mathrm{eV}$）。掺杂的a-Si:H层与c-Si共同构成了载流子选择性接触。例如，在n型c-Si吸收层的前表面，p型a-Si:H层作为空穴收集极。其与c-Si形成的价带带阶对空穴（少数载流子）不构成势垒，反而有利于其抽取；而较大的导带带阶则形成了一个对电子（多数载流子）的高势垒，有效地阻挡了电子流向p电极发生复合。这种由[能带对齐](@entry_id:137089)实现的能量势垒，确保了[少数载流子](@entry_id:272708)被高效收集，而多数载流子被有效阻挡，从而实现了极低的接触复合和近乎完美的载流子选择性。

#### 量子隧穿器件：[共振隧穿二极管](@entry_id:139161)（RTD）

[共振隧穿二极管](@entry_id:139161)（RTD）是利用[异质结构](@entry_id:136451)建[量子阱](@entry_id:144116)，并展示[宏观量子隧穿](@entry_id:141429)效应的典型器件。一个典型的RTD由两层薄的[宽禁带半导体](@entry_id:267755)（势垒，如$\mathrm{AlAs}$）夹着一层薄的窄禁带半导体（量子阱，如$\mathrm{InGaAs}$）构成。由于[量子限制效应](@entry_id:184087)，[量子阱](@entry_id:144116)中电子的能量在垂直于界面的方向上是量子化的，形成一系列分立的能级。当在RTD两端施加偏压时，发射区的电子能量被抬高。只有当发射区[费米能](@entry_id:143977)级附近的电子能量与[量子阱](@entry_id:144116)中的某个共振能级对齐时，电子才能以接近1的[透射系数](@entry_id:756126)隧穿通过整个双势垒结构，形成一个峰值电流。当偏压继续增大，发射区电子能量超过该共振能级时，[透射系数](@entry_id:756126)急剧下降，导致电流反而减小，从而在电流-电压（I-V）曲线上呈现出独特的[负微分电阻](@entry_id:182884)（NDR）区域。[异质结](@entry_id:196407)的导带带阶（$\Delta E_c$）直接决定了势垒的高度，它与势垒的宽度共同控制着非[共振隧穿](@entry_id:146897)的背景漏电流以及[共振隧穿](@entry_id:146897)的强度，是设计RTD性能的关键参数。

#### 新兴[二维材料](@entry_id:142244)光电子学

近年来，以过渡金属硫族化合物（[TMDCs](@entry_id:142179)）为代表的[二维材料](@entry_id:142244)为[异质结](@entry_id:196407)的研究和应用开辟了全新的天地。通过像堆叠积木一样将不同的[二维材料](@entry_id:142244)单层组合在一起，可以构建出原子级平整的[范德华异质结](@entry_id:142819)。

在一个由二硫化钼（$\mathrm{MoS_2}$）和二[硒](@entry_id:148094)化钨（$\mathrm{WSe_2}$）单层构成的[异质结](@entry_id:196407)中，能带对齐方式通常为II型（交错型）。这意味着[异质结](@entry_id:196407)的导带底位于$\mathrm{MoS_2}$层，而价带顶位于$\mathrm{WSe_2}$层。当光激发产生[电子-空穴对](@entry_id:142506)后，电子会倾向于弛豫到能量最低的$\mathrm{MoS_2}$导带中，而空穴则会弛豫到能量最高的$\mathrm{WSe_2}$价带中。这种电子和空穴在不同层中的空间分离状态，可以通过库仑相互作用束缚在一起，形成所谓的“[层间激子](@entry_id:188476)”。[层间激子](@entry_id:188476)的复合发光能量由$\mathrm{MoS_2}$的导带底和$\mathrm{WSe_2}$的价带顶之间的能量差决定，因此其发光波长显著[红移](@entry_id:159945)，低于任何一个单层材料的[带隙](@entry_id:138445)。这种空间分离的特性还赋予了[层间激子](@entry_id:188476)更长的寿命和显著的电场可调性，使其在新型发光器件、[光电探测器](@entry_id:264291)和[谷电子学](@entry_id:139774)中具有巨大的应用潜力。

更有趣的是，当两层[二维材料](@entry_id:142244)以一个微小的转角堆叠时，会形成长周期的莫尔超晶格（moiré superlattice）。这种超晶格势会周期性地调制[异质结](@entry_id:196407)的局部原子构型和电子相互作用，从而导致[能带结构](@entry_id:139379)在纳米尺度上发生重构。例如，在有微小转角的TMDC异质结中，[莫尔势](@entry_id:1128084)可以像一个天然的“蛋托”一样，在空间上调制能带的能量。这导致异质结的局部带阶也随空间位置变化。在特定的高对称性位点，[莫尔势](@entry_id:1128084)可以形成一个局域的势阱，其深度甚至可以超过激子在阱中的零点能。在这种情况下，[层间激子](@entry_id:188476)的[质心](@entry_id:138352)会被“囚禁”在这个[莫尔势](@entry_id:1128084)阱中，形成周期性排列的“[莫尔激子](@entry_id:1128083)”阵列。这相当于在材料中凭空制造出了一个量子点阵列，为研究多体物理和实现量子发射器阵列提供了前所未有的平台。这种莫尔囚禁效应的出现与否，强烈依赖于转角（决定了莫尔周期和囚禁势的曲率）和层间堆叠的[相对相位](@entry_id:148120)，是当前凝聚态物理和材料科学研究的最前沿。

### 金属-氧化物-半导体（MOS）界面：一个关键的异质结

现代微电子技术的核心是[金属-氧化物-半导体场效应晶体管](@entry_id:265517)（MOSFET）。其中的栅介质/[半导体界面](@entry_id:1131449)，本质上也是一个[异质结](@entry_id:196407)，其能带对齐对器件的性能、功耗和可靠性起着决定性作用。

随着晶体管尺寸不断缩小，传统的二氧化硅（$\mathrm{SiO_2}$）栅介质由于过薄而导致严重的量子隧穿漏电流。为了解决这个问题，工业界引入了具有更高介[电常数](@entry_id:272823)（high-$\kappa$）的材料，如二氧化铪（$\mathrm{HfO_2}$）和三氧化二铝（$\mathrm{Al_2O_3}$），以在维持[等效电容](@entry_id:274130)厚度的同时增加物理厚度。然而，选择合适的high-$\kappa$材料不仅仅是考虑其介[电常数](@entry_id:272823)。它与硅形成的[异质结带阶](@entry_id:750247)至关重要。根据安德森规则的初步估计，导带带阶（$\Delta E_c$）和价带[带阶](@entry_id:142791)（$\Delta E_v$）分别决定了电子和空穴从硅隧穿进入介质的势垒高度。例如，$\mathrm{HfO_2}$与Si的$\Delta E_c$约为$2.05 \, \mathrm{eV}$，而$\mathrm{Al_2O_3}$与Si的$\Delta E_c$约为$3.05 \, \mathrm{eV}$。更高的势垒可以指数级地抑制栅极漏电流。此外，注入到介质中的高能载流子是导致介质中[缺陷产生](@entry_id:1123488)和累积，并最终引发[时间依赖性介质击穿](@entry_id:188276)（TDDB）等可靠性问题的主要原因。因此，一个足够大的带阶（通常要求大于$1 \, \mathrm{eV}$）对于保证器件的低功耗和长期可靠性是必不可少的。

需要强调的是，安德森规则只是一个理想化的模型。在真实的high-$\kappa$/Si界面，由于[化学键](@entry_id:145092)合的重构和[电荷转移](@entry_id:155270)，会形成一个[界面偶极子](@entry_id:143726)层。这个偶极子层会在界面上引入一个额外的静电势阶跃，从而修正基于[电子亲和能](@entry_id:147520)预测的[带阶](@entry_id:142791)值，其修正量可达$\pm 1 \, \mathrm{eV}$。此外，当一个载流子在栅压下被注入到介质中时，它与半导体中的[感应电荷](@entry_id:266454)之间会产生[镜像力](@entry_id:272147)，这会进一步降低隧穿势垒的有效高度，这种效应被称为[肖特基势垒](@entry_id:141319)降低。精确地计算栅漏电流需要综合考虑这些非理想效应。尽管模型变得复杂，但其核心物理思想不变：无论最终的[有效势](@entry_id:1124192)垒高度由何种微观机制决定，一个更高的势垒总是对应着更低的漏电和更好的可靠性。 

### 跨学科联系与表征方法

[异质结](@entry_id:196407)的研究不仅是半导体物理和器件工程的核心，它还与材料科学、计算物理、[表面科学](@entry_id:155397)和[纳米力学](@entry_id:185346)等领域紧密相连。同时，对能带对齐的精确理解离不开先进的实验表征和理论计算方法。

#### 与材料科学和[纳米力学](@entry_id:185346)的联系

异质结的性能不仅取决于其理想的电子结构，还受到界面化学和物理结构的深刻影响。以金属/[半导体界面](@entry_id:1131449)为例，当金属（如钛）沉积在半导体（如硅）上时，往往会发生界面反应。通过[X射线光电子能谱](@entry_id:159523)（XPS）等[表面分析技术](@entry_id:197013)可以发现，界面处会形成氧化物或[硅化](@entry_id:1131637)物等新的化学相。这种化学反应会形成强烈的[化学键](@entry_id:145092)，显著增加界面间的粘附功。然而，新形成的界面层（如氧化钛或钛硅酸盐）通常是[陶瓷](@entry_id:148626)性质的，具有高硬度和高[脆性](@entry_id:198160)。这个脆性中间层夹在韧性的金属和脆性的半导体之间，在受到[热循环](@entry_id:913963)或机械应力时，会成为应力集中点和裂纹的策源地，从而降低整个结构的机械可靠性。此外，界面反应导致的电荷转移会形成一个[界面偶极子](@entry_id:143726)，该偶极子会直接改变能带的对齐方式，并影响器件的电学特性，如[肖特基势垒高度](@entry_id:199965)。因此，对异质结的全面理解必须结合其电子结构、化学成分和[力学性能](@entry_id:201145)，这是一个典型的多学科交叉问题。

#### [异质结](@entry_id:196407)与[金属-半导体接触](@entry_id:144862)的区别

虽然都涉及界面，但半导体-[半导体异质结](@entry_id:144379)与[金属-半导体接触](@entry_id:144862)的能带对齐机制可能存在显著差异。在理想的、界面态密度极低的[异质结](@entry_id:196407)中，能带对齐主要由两种材料的[内禀性质](@entry_id:273674)（如电子亲和能和[带隙](@entry_id:138445)）决定，遵循安德森规则或更复杂的[线性响应理论](@entry_id:145737)。然而，在许多[金属-半导体接触](@entry_id:144862)中，金属[波函数](@entry_id:201714)会渗透到半导体的[禁带](@entry_id:175956)中，形成所谓的“金属[诱导能](@entry_id:190820)隙态”（MIGS）。如果这些界面态的密度足够高，它们会将界面的[费米能](@entry_id:143977)级“钉扎”在某个特定的能量位置附近（通常称为电荷中性点，$E_{\text{CNL}}$）。在这种情况下，肖特基势垒的高度在很大程度上由半导体的性质（即$E_{\text{CNL}}$的位置）决定，而对金属的功函数依赖性很弱。这种[费米能级钉扎](@entry_id:271793)现象与理想[异质结](@entry_id:196407)中由材料内禀参数决定[带阶](@entry_id:142791)的行为形成了鲜明对比。

#### 能带[带阶](@entry_id:142791)的表征与计算

既然能带[带阶](@entry_id:142791)如此重要，我们如何精确地确定它们呢？这依赖于实验测量和理论计算的紧密结合。

在实验上，[X射线光电子能谱](@entry_id:159523)（XPS）是测量价带[带阶](@entry_id:142791)（VBO）最常用和最可靠的方法之一，该方法通常被称为Kraut方法。其核心思想是，半导体中芯能级（CL）与价带顶（VBM）之间的能量差是一个不随界面处能带弯曲或偶极子变化而改变的材料内禀常数。因此，可以通过三步测量来确定VBO：1) 在块状材料A上，测量其芯能级$E_{\text{CL}}^{A}$与价带顶$E_{\text{VBM}}^{A}$的能量差；2) 在块状材料B上，测量其芯能级$E_{\text{CL}}^{B}$与价带顶$E_{\text{VBM}}^{B}$的能量差；3) 在A/B[异质结](@entry_id:196407)样品上，同时测量两个芯能级$E_{\text{CL}}^{A}$和$E_{\text{CL}}^{B}$之间的能量差$\Delta E_{\text{CL}}$。通过简单的代数运算，价带[带阶](@entry_id:142791)就可以被精确地计算出来：$\Delta E_v = (E_{\text{CL}}^{A} - E_{\text{VBM}}^{A})_{\text{bulk}} - (E_{\text{CL}}^{B} - E_{\text{VBM}}^{B})_{\text{bulk}} + \Delta E_{\text{CL}}$。这种方法巧妙地利用芯能级作为公共的能量参考，消除了由界面偶极子等引起的未知势移的影响。当然，精确的测量需要严格控制样品表面洁净度、电荷效应和[能带弯曲](@entry_id:271304)等实验伪影。

在理论上，[第一性原理计算](@entry_id:198754)，特别是基于密度泛函理论（DFT）的方法，为预测和理解能带对齐提供了强大的工具。直接将两个独立计算的块状材料的[能带图](@entry_id:1124081)进行拼接是错误的，因为它忽略了界面形成时的电荷重新分布和偶极子效应。一个标准的计算流程是：首先，对两种块状材料分别进行计算，确定各自的价带顶（或导带底）相对于其内部宏观平均[静电势](@entry_id:188370)$V_{\text{avg}}$的能量位置。然后，构建一个包含A/B界面的超[晶格模型](@entry_id:184345)，并计算该模型中跨越界面的平均静电势的阶跃$\Delta V = V_{\text{avg}}^{B} - V_{\text{avg}}^{A}$。最后，将块体计算得到的能带边位置与界面计算得到的[势阶](@entry_id:148892)跃结合起来，就可以得到准确的能带带阶。例如，价带带阶可以表示为：$\text{VBO} = (E_{\text{VBM}}^{B} - V_{\text{avg}}^{B})_{\text{bulk}} - (E_{\text{VBM}}^{A} - V_{\text{avg}}^{A})_{\text{bulk}} + \Delta V$。这种方法将能带对齐分解为块体贡献和界面贡献两部分，为深入理解其物理起源提供了深刻的洞见，并与XPS的实验方法在思想上高度一致。