# **缓存一致性协议**



为了提高处理器的执行速度，在处理器和内存之间增加了多级缓存来提升。但是由于引入了多级缓存，就存在缓存数据不一致问题。

对于单核CPU，通常有两种方式：

- **通写法(Write Through)**：每次cache中的内容被修改后立即写入到内存。

- **写回法(Write Back)**：cache 中内容被修改后，延迟写入内存。当cache和内存数据不一致时以cache中的数据为准。

对于多核CPU来说，cache与主存的内容同步可能会存在多线程竞争问题，又引入了以下操作：

- **写失效**：当一个CPU修改了数据，其他CPU中的该数据失效

- **写更新**：当一个CPU修改了数据，通知其他CPU对该数据进行更新

在CPU层面，提供了两种解决方案：

- **总线锁**：在多CPU情况下，某个CPU对共享变量进行操作时对总线加锁，其他CPU不能对该变量进行读写，会影响CPU性能。

- **缓存锁**：降低了锁的粒度，基于缓存一致性协议。

缓存一致性协议：当CPU写数据时，如果发现操作的变量是共享变量，即在其他CPU中也存在该变量的副本，会发出信号通知其他CPU将该变量的缓存行置为无效状态，因此当其他CPU需要读取这个变量时，发现自己缓存中缓存该变量的缓存行是无效的，那么它就会从内存重新读取。

**缓存一致性协议需要满足两种特性：**

1. 写序列化：缓存一致性协议要求总线上任意时间只能出现一个CPU写事件，多核并发的写事件会通过总线仲裁机制转换成串行化的写事件序列。

1. 写传播：一个处理器的写操作对其他处理器可见。 

- - 方式一：嗅探，CPU监听总线上的所有活动。

- - 方式二：基于目录，总线事件仅发送给需要接受的CPU。



通常使用的缓存一致性协议为MESI(Modified Exclusive Shared Invalid)，实现了写回法，写失效，缓存行锁，写传播，写序列化和嗅探机制。

四种状态：

-  M: 被修改（Modified)
  当前 CPU 缓存有最新数据， 其他 CPU 拥有失效数据，当前 CPU 数据与内存不一致，但以当前 CPU 数据为准。 

-  E: 独享的（Exclusive)
  只有当前 CPU 有数据，其他 CPU 没有该数据，当前 CPU 数据与内存数据一致。 

-  S: 共享的（Shared)
  当前 CPU 与其他 CPU 拥有相同数据，并与内存中数据一致。 

-  I: 无效的（Invalid）
  当前 CPU 数据失效，其他 CPU 数据可能有可能无，数据应从内存中读取，且当前 CPU 与 内存数据不一致。 



处理器对缓存的请求：

- `PrRd`：CPU 读操作

- `PrWr`：CPU 写操作



总线对缓存的请求：

- `BusRd`: 窥探器请求指出其他处理器请求**读**一个缓存块

- `BusRdX`: 窥探器请求指出其他处理器请求**写**一个该处理器不拥有的缓存块

- `BusUpgr`: 窥探器请求指出其他处理器请求**写**一个该处理器拥有的缓存块

- `Flush`: 窥探器请求指出请求**回写**整个缓存到主存

- `FlushOpt`: 窥探器请求指出整个缓存块被发到总线以发送给另外一个处理器（缓存到缓存的复制）

不同状态时，执行不同操作，会产生不同的状态转移。

**当前CPU状态为Modified**

- `PrRd`：直接从缓存中读取数据，无总线事务生成，状态不变。

- `PrWr`：直接修改当前 CPU 缓存数据，无总线事务生成，状态不变。

**当前状态为Exclusive**

- `PrRd`：无总线事务生成，状态不变。

- `PrWr`：修改当前 CPU 缓存值，无总线事务生成，状态改为 M。

**当前状态为Shared**

- `PrRd`：状态不变，无总线事务生成。

- `PrWr`：发出总线事务`BusUpgr`信号，状态改为M，其他缓存看到`BusUpgr`信号时标记缓存行为Invalid。

**当前CPU状态为Invalid**

- `PrRd`： CPU 缓存不可用，需要读内存。给总线发出`BusRd`信号，其他处理器看到`BusRd`，检查自己是否有失效的数据副本，向发送者回复Response。 

- - 如果其他缓存有有效的副本，则状态转换为Shared。

- - 如果其他缓存都没有有效的副本，则从主存读取数据，状态转换为Exclusive。

- `PrWr`：当前 CPU 缓存不可用，需要写内存。给总线发出`BusRdX`信号，状态转换为Modified。 

- - 如果其他缓存有有效的副本，则从其中一个缓存中获取数据，并向缓存块中写入修改后的值。

- - 否则，从主存中获取数据。

总线操作的状态转化：

| 初始状态  | 操作             | 响应                                                  |
| --------- | ---------------- | ----------------------------------------------------- |
| Invalid   | `BusRd`          | 状态保持不变，信号忽略                                |
| Invalid   | `BusRdX/BusUpgr` | 状态保持不变，信号忽略                                |
| Exclusive | `BusRd`          | 状态变为共享 发出总线`FlushOpt`信号并发出块的内容     |
| Exclusive | `BusRdX`         | 状态变为无效 发出总线`FlushOpt`信号并发出块的内容     |
| Shared    | `BusRd`          | 状态变为共享 可能发出总线`FlushOpt`信号并发出块的内容 |
| Shared    | `BusRdX`         | 状态变为无效 可能发出总线`FlushOpt`信号并发出块的内容 |
| Modified  | `BusRd`          | 状态变为共享 发出总线`FlushOpt`信号并发出块的内容     |
| Modified  | `BusRdX`         | 状态变为无效 发出总线`FlushOpt`信号并发出块的内容     |

写操作仅在缓存行是 Modified 或 Excluded 状态时可自由执行。如果在共享状态或无效状态，其他缓存都要先把该缓存行置为无效，这种广播操作称作*Request For Ownership (RFO)*。

**MESI的问题：**

在 MESI 中，依赖总线嗅探机制，整个过程是串行的，可能会发生阻塞。

1. 若 CPU 发生RFO（让其他 CPU 将缓存修改为 Invalid 状态），首先需要发送一个 Invalidate 消息给到其他缓存了该数据的 CPU，随后阻塞并等待其他 CPU 的 ACK。

1. 对于 CPU 收到总线的读信号，需要失效缓存。当其高速缓存压力很大时，要求实时的处理失效事件也存在一定的困难，会有一定的延迟。

**为了解决MESI中的处理器等待问题，引入了写缓冲区和失效队列。**

# 写缓冲区与失效队列

## 写缓冲区Store Buffer

写缓冲区是每个 CPU 私有的一块比高速缓存还小的存储部件，当使用了写缓冲区后，每当发生CPU的写操作（需要其他 CPU 将缓存无效化时），当前 CPU 不再阻塞地等待其他 CPU 的确认回执，而是直接将更新的值写入写缓冲区，然后继续执行后续指令，随后在某个时刻异步将数据写入到 cache 中，并将状态更新为 M 。

**存储转发Store Forwarding**

在进行 LR 时，CPU 会先在写缓冲区中查询记录是否存在，如果存在则会从写缓冲区中直接获取。

写缓冲区帮助处理器实现了异步写数据的能力，使得处理器处理指令的能力大大提升。

## 失效队列

失效队列也是每个 CPU 私有的，使用失效队列后，发生总线读事务时对应的 CPU 缓存不再同步地失效缓存并发送确认回执，而是将失效消息放入失效队列，立即发送ACK，随后在 CPU 空闲时异步将 cache 行置为 Invalid 状态。

失效队列解决了删除数据等待的问题。

**写缓冲区和失效队列虽然解决了缓冲一致性协议执行时，由于总线事务导致的CPU等待问题，但又导致了内存系统重排序（伪重排序）和可见性问题。**

由于写缓冲器和无效化队列的出现，处理器对cache的写入都变成了异步操作，且写缓冲和失效队列中的数据可能以任意顺序刷新到主存中。

例如：

可见性问题

CPU1 更新变量到写缓冲器中，而 CPU2 在收到 Invalidate 消息后，回复ACK，并向无效化队列写入一条无效化缓存的消息，当 CPU2 还未消费无效化队列的信息，并读取变量时，读到的依然是旧值；或者 CPU1 在未收到全部 ACK，修改的数据仍位于写缓冲中时，CPU3 进行读操作，读到的仍然是旧值。

伪重排序问题

Store-Load重排序，对于代码：

```plain
int a = 10;
int b = 2;
void f() {
	a = 20;
	int c = b;
}
```

当 CPU 将对变量 a 和 c 的写入记录到写缓冲中，且 c 变量先于 a 变量从写缓冲中刷新到 cache ，则会导致代码的执行顺序看起来变为了 2 -> 1，而这是由于写缓冲区写入 cache 顺序的随机性导致的，有的观点也将这种由于可见性导致的重排序称为内存系统重排序。

处理器在写缓冲器满、I/O指令被执行时会将写缓冲器中的内容写入高速缓存中。但从变量更新角度来看，处理器本身无法保障这种更新的”及时“性。为了保证处理器对共享变量的更新可被其他处理器同步，编译器等底层系统借助一类称为内存屏障的特殊指令来实现。

# 内存屏障

**内存屏障**（英语：Memory barrier），也称**内存栅栏**，**内存栅障**，**屏障指令**等，是一类同步屏障指令，它使得 CPU 或编译器在对内存进行操作的时候, 严格按照一定的顺序来执行, 也就是说在memory barrier 之前的指令和memory barrier之后的指令不会由于系统优化等原因而导致乱序。

存储缓存和失效队列的引入在提升MESI协议实现的性能同时，也带来了一些问题。由于**MESI的高速缓存一致性是建立在强一致性的总线串行事务上的，而存储缓存和失效队列将事务的强一致性弱化为了最终一致性，使得在一些临界点上全局的高速缓存中的数据并不是完全一致的。**

对于一般的缓存数据，基于异步最终一致的缓存间数据同步不是大问题。但对于并发程序，多核高速缓存间短暂的不一致将会影响共享数据的可见性，使得并发程序的正确性无法得到可靠保证，这是十分致命的。但CPU在执行指令时，缺失了太多的上下文信息，无法识别出缓存中的内存数据是否是并发程序的共享变量，是否需要舍弃性能进行强一致性的同步。

CPU的设计者提供了**内存屏障**机制将对共享变量读写的高速缓存的强一致性控制权交给了程序的编写者或者编译器。

**内存屏障 (Memory Barrier)**分为**写屏障（Store Barrier）**、**读屏障（Load Barrier）**和**全屏障（Full Barrier）**，其作用有两个：

1. 防止指令之间的重排序：写屏障会禁止屏障前后的写指令的重排序，读屏障会禁止屏障前后的读指令的重排序，全屏障会禁止屏障前后的读写指令之间的重排序。

1. 保证数据的可见性：写屏障会阻塞直到 Store Buffer 中的数据刷新到主存中读屏障会阻塞直到 Invalid Queue 中的消息执行完毕。

内存屏障的一种实现：

- 当CPU收到屏障指令时，不将屏障指令放入序列缓冲区，而将屏障指令及后续所有指令放入一个FIFO队列中（指令是按批发送的，不然没有乱序的必要）

- 允许乱序执行完序列缓冲区中的所有指令

- 从FIFO队列中取出屏障指令，执行（并刷新缓存等，实现内存可见性的语义）

- 将FIFO队列中的剩余指令放入序列缓冲区

- 恢复正常的乱序执行