---
layout: post
title: Verilog编程-4. 有符号整数加减法
categories: Verilog
description: 对于有符号整数加减法的总结
keywords: Verilog 加减法
---

# Verilog编程-4. 有符号整数加减法

## 1. 背景

​       在Verilog中，对于有符号数的操作总是有很多迷惑的地方，例如加法怎样看是否溢出，进位有什么用，Verilog中 `+` 的本质是什么，减法器怎么设计，如果使得计算具备完整性等等。通过具体的程序来解答这些问题。



## 2. 设计思路
首先需要明确的是，Verilog中的 `+` 是进行二进制的加法，遵循的是最基本的加法定律，如下图所示

![](/images/blog/picture10)

而有无符号是我们自己的定义，本质上在数字电路中，都是进行的以上的加法，即`1+0=1`, `1+1=0然后进1`。当我们人为地定义最高位为符号位之后，加法才有了一些限制和变化。下面是最基础的有符号加法器的程序语句：
```verilog
assign {ca, result} = a + b;
```

其中 `ca` 是加法进位，`result` 是除去进位加法剩余的部分，也就是加法的和。



## 3. 代码

​		

## 4. 仿真结果

​		