
POSTLAB4.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000010  00800100  00000222  000002b6  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000222  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000001  00800110  00800110  000002c6  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  000002c6  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  000002f8  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000040  00000000  00000000  00000338  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000853  00000000  00000000  00000378  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 000006e9  00000000  00000000  00000bcb  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   000003c9  00000000  00000000  000012b4  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000090  00000000  00000000  00001680  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    000003e0  00000000  00000000  00001710  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    0000020e  00000000  00000000  00001af0  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000030  00000000  00000000  00001cfe  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
   8:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
   c:	0c 94 f4 00 	jmp	0x1e8	; 0x1e8 <__vector_3>
  10:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  14:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  18:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  1c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  20:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  24:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  28:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  2c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  30:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  34:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  38:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  3c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  40:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  44:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  48:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  4c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  50:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  54:	0c 94 71 00 	jmp	0xe2	; 0xe2 <__vector_21>
  58:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  5c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  60:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  64:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_copy_data>:
  74:	11 e0       	ldi	r17, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	e2 e2       	ldi	r30, 0x22	; 34
  7c:	f2 e0       	ldi	r31, 0x02	; 2
  7e:	02 c0       	rjmp	.+4      	; 0x84 <__do_copy_data+0x10>
  80:	05 90       	lpm	r0, Z+
  82:	0d 92       	st	X+, r0
  84:	a0 31       	cpi	r26, 0x10	; 16
  86:	b1 07       	cpc	r27, r17
  88:	d9 f7       	brne	.-10     	; 0x80 <__do_copy_data+0xc>

0000008a <__do_clear_bss>:
  8a:	21 e0       	ldi	r18, 0x01	; 1
  8c:	a0 e1       	ldi	r26, 0x10	; 16
  8e:	b1 e0       	ldi	r27, 0x01	; 1
  90:	01 c0       	rjmp	.+2      	; 0x94 <.do_clear_bss_start>

00000092 <.do_clear_bss_loop>:
  92:	1d 92       	st	X+, r1

00000094 <.do_clear_bss_start>:
  94:	a1 31       	cpi	r26, 0x11	; 17
  96:	b2 07       	cpc	r27, r18
  98:	e1 f7       	brne	.-8      	; 0x92 <.do_clear_bss_loop>
  9a:	0e 94 91 00 	call	0x122	; 0x122 <main>
  9e:	0c 94 0f 01 	jmp	0x21e	; 0x21e <_exit>

000000a2 <__bad_interrupt>:
  a2:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000a6 <initADC>:
			}
	}
}

void initADC(void){
	ADMUX = 0;
  a6:	ec e7       	ldi	r30, 0x7C	; 124
  a8:	f0 e0       	ldi	r31, 0x00	; 0
  aa:	10 82       	st	Z, r1
	//VOLTAJE A 5V POT
	ADMUX |= (1 << REFS0);
  ac:	80 81       	ld	r24, Z
  ae:	80 64       	ori	r24, 0x40	; 64
  b0:	80 83       	st	Z, r24
	ADMUX &= ~(1 << REFS1);
  b2:	80 81       	ld	r24, Z
  b4:	8f 77       	andi	r24, 0x7F	; 127
  b6:	80 83       	st	Z, r24
	
	ADMUX |= (1 << ADLAR);	
  b8:	80 81       	ld	r24, Z
  ba:	80 62       	ori	r24, 0x20	; 32
  bc:	80 83       	st	Z, r24
	
	//CAMBIAR A ADC
	ADCSRA = 0;
  be:	ea e7       	ldi	r30, 0x7A	; 122
  c0:	f0 e0       	ldi	r31, 0x00	; 0
  c2:	10 82       	st	Z, r1
	ADCSRA |= (1 << ADEN);	
  c4:	80 81       	ld	r24, Z
  c6:	80 68       	ori	r24, 0x80	; 128
  c8:	80 83       	st	Z, r24
	ADCSRA |= (1 << ADIE);	//INTERRUPCION
  ca:	80 81       	ld	r24, Z
  cc:	88 60       	ori	r24, 0x08	; 8
  ce:	80 83       	st	Z, r24
	
	//PRECALER 128 > 125
	ADCSRA |= (1 << ADPS2) | (1 << ADPS1) | (1 << ADPS0);
  d0:	80 81       	ld	r24, Z
  d2:	87 60       	ori	r24, 0x07	; 7
  d4:	80 83       	st	Z, r24
	//PC0 COMO ENTRADA
	DIDR0 |= (1 << ADC0D);	
  d6:	ee e7       	ldi	r30, 0x7E	; 126
  d8:	f0 e0       	ldi	r31, 0x00	; 0
  da:	80 81       	ld	r24, Z
  dc:	81 60       	ori	r24, 0x01	; 1
  de:	80 83       	st	Z, r24
  e0:	08 95       	ret

000000e2 <__vector_21>:
}

ISR (ADC_vect){
  e2:	1f 92       	push	r1
  e4:	0f 92       	push	r0
  e6:	0f b6       	in	r0, 0x3f	; 63
  e8:	0f 92       	push	r0
  ea:	11 24       	eor	r1, r1
  ec:	8f 93       	push	r24
  ee:	ef 93       	push	r30
  f0:	ff 93       	push	r31
	//PORTD = ADCH;	
	//PUETOD MUESTRA ADC Y APAGA BANDERA
	ADCSRA |= (1 << ADIF);	
  f2:	ea e7       	ldi	r30, 0x7A	; 122
  f4:	f0 e0       	ldi	r31, 0x00	; 0
  f6:	80 81       	ld	r24, Z
  f8:	80 61       	ori	r24, 0x10	; 16
  fa:	80 83       	st	Z, r24
}
  fc:	ff 91       	pop	r31
  fe:	ef 91       	pop	r30
 100:	8f 91       	pop	r24
 102:	0f 90       	pop	r0
 104:	0f be       	out	0x3f, r0	; 63
 106:	0f 90       	pop	r0
 108:	1f 90       	pop	r1
 10a:	18 95       	reti

0000010c <initPC0>:

void initPC0(void){
	//CAMBIO DE PINES
	PCICR |= (1 << PCIE0);	
 10c:	e8 e6       	ldi	r30, 0x68	; 104
 10e:	f0 e0       	ldi	r31, 0x00	; 0
 110:	80 81       	ld	r24, Z
 112:	81 60       	ori	r24, 0x01	; 1
 114:	80 83       	st	Z, r24
	//MASCARA		
	PCMSK0 |= (1 << PCINT0) | (1 << PCINT1);	
 116:	eb e6       	ldi	r30, 0x6B	; 107
 118:	f0 e0       	ldi	r31, 0x00	; 0
 11a:	80 81       	ld	r24, Z
 11c:	83 60       	ori	r24, 0x03	; 3
 11e:	80 83       	st	Z, r24
 120:	08 95       	ret

00000122 <main>:
//INICIO VA.
void initPC0(void);
void initADC(void);
int main(void)
{
	cli();
 122:	f8 94       	cli
	DDRC |= (1 << PINC1) | (1 << PINC2) | (1 << PINC3);//TRANS
 124:	87 b1       	in	r24, 0x07	; 7
 126:	8e 60       	ori	r24, 0x0E	; 14
 128:	87 b9       	out	0x07, r24	; 7
	PORTC = 0;
 12a:	18 b8       	out	0x08, r1	; 8
	PORTC |= (1 << PORTC1);
 12c:	88 b1       	in	r24, 0x08	; 8
 12e:	82 60       	ori	r24, 0x02	; 2
 130:	88 b9       	out	0x08, r24	; 8
	
	DDRD = 0xFF;
 132:	8f ef       	ldi	r24, 0xFF	; 255
 134:	8a b9       	out	0x0a, r24	; 10
	PORTD = 0;
 136:	1b b8       	out	0x0b, r1	; 11
	UCSR0B = 0;
 138:	10 92 c1 00 	sts	0x00C1, r1	; 0x8000c1 <__TEXT_REGION_LENGTH__+0x7f80c1>
	
	PORTB |= (1 << PINB0) | (1 << PINB1);		//PINES CON PULL UP
 13c:	85 b1       	in	r24, 0x05	; 5
 13e:	83 60       	ori	r24, 0x03	; 3
 140:	85 b9       	out	0x05, r24	; 5
	DDRB &= ~(1 << PINB0) | ~(1 << PINB1);		//ENTRADAS
 142:	84 b1       	in	r24, 0x04	; 4
 144:	84 b9       	out	0x04, r24	; 4
	DDRB |= (1 << PINB4);
 146:	84 b1       	in	r24, 0x04	; 4
 148:	80 61       	ori	r24, 0x10	; 16
 14a:	84 b9       	out	0x04, r24	; 4
	
	
	initADC();
 14c:	0e 94 53 00 	call	0xa6	; 0xa6 <initADC>
	initPC0();
 150:	0e 94 86 00 	call	0x10c	; 0x10c <initPC0>
	sei();
 154:	78 94       	sei

	//LOPP 
	while (1)
	{
		ADCSRA |= (1 << ADSC);
 156:	ea e7       	ldi	r30, 0x7A	; 122
 158:	f0 e0       	ldi	r31, 0x00	; 0
 15a:	80 81       	ld	r24, Z
 15c:	80 64       	ori	r24, 0x40	; 64
 15e:	80 83       	st	Z, r24
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 160:	8f e1       	ldi	r24, 0x1F	; 31
 162:	9e e4       	ldi	r25, 0x4E	; 78
 164:	01 97       	sbiw	r24, 0x01	; 1
 166:	f1 f7       	brne	.-4      	; 0x164 <main+0x42>
 168:	00 c0       	rjmp	.+0      	; 0x16a <main+0x48>
 16a:	00 00       	nop
		_delay_ms(5);//DELAY DE 5MS
		
		//ADC EN PUERTOD
		uint8_t decValue = ADCH;
 16c:	80 91 79 00 	lds	r24, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
		//COCIENTE Y RESTO	VAL DISP		
		uint8_t value1 = decValue / 16;		
 170:	a8 2f       	mov	r26, r24
 172:	a2 95       	swap	r26
 174:	af 70       	andi	r26, 0x0F	; 15
		uint8_t value2 = decValue % 16;		
 176:	e8 2f       	mov	r30, r24
 178:	ef 70       	andi	r30, 0x0F	; 15
		
		//MULTEPLEXACION DE DISPLAYS
		PORTC = 0;
 17a:	18 b8       	out	0x08, r1	; 8
		PORTC |= (1 << PORTC1);
 17c:	98 b1       	in	r25, 0x08	; 8
 17e:	92 60       	ori	r25, 0x02	; 2
 180:	98 b9       	out	0x08, r25	; 8
		PORTC &= ~(1 << PORTC2) | ~(1 << PORTC3);
 182:	98 b1       	in	r25, 0x08	; 8
 184:	98 b9       	out	0x08, r25	; 8
		PORTD = counter;
 186:	90 91 10 01 	lds	r25, 0x0110	; 0x800110 <__data_end>
 18a:	9b b9       	out	0x0b, r25	; 11
 18c:	cf e1       	ldi	r28, 0x1F	; 31
 18e:	de e4       	ldi	r29, 0x4E	; 78
 190:	21 97       	sbiw	r28, 0x01	; 1
 192:	f1 f7       	brne	.-4      	; 0x190 <main+0x6e>
 194:	00 c0       	rjmp	.+0      	; 0x196 <main+0x74>
 196:	00 00       	nop
		_delay_ms(5);
		
		PORTC = 0;
 198:	18 b8       	out	0x08, r1	; 8
		PORTC |= (1 << PORTC2);
 19a:	98 b1       	in	r25, 0x08	; 8
 19c:	94 60       	ori	r25, 0x04	; 4
 19e:	98 b9       	out	0x08, r25	; 8
		PORTC &= ~(1 << PORTC1) | ~(1 << PORTC3);
 1a0:	98 b1       	in	r25, 0x08	; 8
 1a2:	98 b9       	out	0x08, r25	; 8
		PORTD = display[value1];
 1a4:	b0 e0       	ldi	r27, 0x00	; 0
 1a6:	a0 50       	subi	r26, 0x00	; 0
 1a8:	bf 4f       	sbci	r27, 0xFF	; 255
 1aa:	9c 91       	ld	r25, X
 1ac:	9b b9       	out	0x0b, r25	; 11
 1ae:	af e1       	ldi	r26, 0x1F	; 31
 1b0:	be e4       	ldi	r27, 0x4E	; 78
 1b2:	11 97       	sbiw	r26, 0x01	; 1
 1b4:	f1 f7       	brne	.-4      	; 0x1b2 <main+0x90>
 1b6:	00 c0       	rjmp	.+0      	; 0x1b8 <main+0x96>
 1b8:	00 00       	nop
		_delay_ms(5);
		
		PORTC = 0;
 1ba:	18 b8       	out	0x08, r1	; 8
		PORTC |= (1 << PORTC3);
 1bc:	98 b1       	in	r25, 0x08	; 8
 1be:	98 60       	ori	r25, 0x08	; 8
 1c0:	98 b9       	out	0x08, r25	; 8
		PORTC &= ~(1 << PORTC2) | ~(1 << PORTC1);
 1c2:	98 b1       	in	r25, 0x08	; 8
 1c4:	98 b9       	out	0x08, r25	; 8
		PORTD = display[value2];
 1c6:	f0 e0       	ldi	r31, 0x00	; 0
 1c8:	e0 50       	subi	r30, 0x00	; 0
 1ca:	ff 4f       	sbci	r31, 0xFF	; 255
 1cc:	90 81       	ld	r25, Z
 1ce:	9b b9       	out	0x0b, r25	; 11
		
		if(decValue > counter){
 1d0:	90 91 10 01 	lds	r25, 0x0110	; 0x800110 <__data_end>
 1d4:	98 17       	cp	r25, r24
 1d6:	20 f4       	brcc	.+8      	; 0x1e0 <main+0xbe>
			PORTB |= (1 << PINB4);
 1d8:	85 b1       	in	r24, 0x05	; 5
 1da:	80 61       	ori	r24, 0x10	; 16
 1dc:	85 b9       	out	0x05, r24	; 5
 1de:	bb cf       	rjmp	.-138    	; 0x156 <main+0x34>
		}else{
			PORTB &= ~(1 << PINB4);
 1e0:	85 b1       	in	r24, 0x05	; 5
 1e2:	8f 7e       	andi	r24, 0xEF	; 239
 1e4:	85 b9       	out	0x05, r24	; 5
 1e6:	b7 cf       	rjmp	.-146    	; 0x156 <main+0x34>

000001e8 <__vector_3>:
	//MASCARA		
	PCMSK0 |= (1 << PCINT0) | (1 << PCINT1);	
}

//OPERACION INCREMENTA DECREMNETA
ISR (PCINT0_vect){
 1e8:	1f 92       	push	r1
 1ea:	0f 92       	push	r0
 1ec:	0f b6       	in	r0, 0x3f	; 63
 1ee:	0f 92       	push	r0
 1f0:	11 24       	eor	r1, r1
 1f2:	8f 93       	push	r24
	if (!(PINB & (1 << PINB0))) {
 1f4:	18 99       	sbic	0x03, 0	; 3
 1f6:	06 c0       	rjmp	.+12     	; 0x204 <__vector_3+0x1c>
		counter++;
 1f8:	80 91 10 01 	lds	r24, 0x0110	; 0x800110 <__data_end>
 1fc:	8f 5f       	subi	r24, 0xFF	; 255
 1fe:	80 93 10 01 	sts	0x0110, r24	; 0x800110 <__data_end>
 202:	07 c0       	rjmp	.+14     	; 0x212 <__vector_3+0x2a>
	}else if (!(PINB & (1 << PINB1))) {
 204:	19 99       	sbic	0x03, 1	; 3
 206:	05 c0       	rjmp	.+10     	; 0x212 <__vector_3+0x2a>
		counter--;
 208:	80 91 10 01 	lds	r24, 0x0110	; 0x800110 <__data_end>
 20c:	81 50       	subi	r24, 0x01	; 1
 20e:	80 93 10 01 	sts	0x0110, r24	; 0x800110 <__data_end>
	}
 212:	8f 91       	pop	r24
 214:	0f 90       	pop	r0
 216:	0f be       	out	0x3f, r0	; 63
 218:	0f 90       	pop	r0
 21a:	1f 90       	pop	r1
 21c:	18 95       	reti

0000021e <_exit>:
 21e:	f8 94       	cli

00000220 <__stop_program>:
 220:	ff cf       	rjmp	.-2      	; 0x220 <__stop_program>
