Fitter report for jop
Tue Jan 27 20:46:42 2009
Quartus II Version 7.2 Build 207 03/18/2008 Service Pack 3 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Netlist Optimizations
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. Bidir Pins
 10. I/O Bank Usage
 11. All Package Pins
 12. PLL Summary
 13. PLL Usage
 14. Output Pin Default Load For Reported TCO
 15. Fitter Resource Utilization by Entity
 16. Delay Chain Summary
 17. Pad To Core Delay Chain Fanout
 18. Control Signals
 19. Global & Other Fast Signals
 20. Non-Global High Fan-Out Signals
 21. Fitter RAM Summary
 22. Interconnect Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2007 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+------------------------------------+----------------------------------------------+
; Fitter Status                      ; Successful - Tue Jan 27 20:46:42 2009        ;
; Quartus II Version                 ; 7.2 Build 207 03/18/2008 SP 3 SJ Web Edition ;
; Revision Name                      ; jop                                          ;
; Top-level Entity Name              ; jop                                          ;
; Family                             ; Cyclone II                                   ;
; Device                             ; EP2C35F672C6                                 ;
; Timing Models                      ; Final                                        ;
; Total logic elements               ; 3,901 / 33,216 ( 12 % )                      ;
;     Total combinational functions  ; 3,554 / 33,216 ( 11 % )                      ;
;     Dedicated logic registers      ; 1,730 / 33,216 ( 5 % )                       ;
; Total registers                    ; 1800                                         ;
; Total pins                         ; 189 / 475 ( 40 % )                           ;
; Total virtual pins                 ; 0                                            ;
; Total memory bits                  ; 87,040 / 483,840 ( 18 % )                    ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                               ;
; Total PLLs                         ; 1 / 4 ( 25 % )                               ;
+------------------------------------+----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                         ;
+-----------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                ; Setting                        ; Default Value                  ;
+-----------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                ; EP2C35F672C6                   ;                                ;
; Fit Attempts to Skip                                                  ; 0                              ; 0.0                            ;
; Device I/O Standard                                                   ; LVCMOS                         ;                                ;
; Use smart compilation                                                 ; Off                            ; Off                            ;
; Maximum processors allowed for parallel compilation                   ; 1                              ; 1                              ;
; Use TimeQuest Timing Analyzer                                         ; Off                            ; Off                            ;
; Router Timing Optimization Level                                      ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                              ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                           ; Off                            ; Off                            ;
; Optimize Hold Timing                                                  ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing                                           ; Off                            ; Off                            ;
; Equivalent RAM and MLAB Paused Read Capabilities                      ; Care                           ; Care                           ;
; PowerPlay Power Optimization                                          ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                       ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing                            ; On                             ; On                             ;
; Limit to One Fitting Attempt                                          ; Off                            ; Off                            ;
; Final Placement Optimizations                                         ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                           ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                         ; 1                              ; 1                              ;
; PCI I/O                                                               ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                 ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                             ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                    ; Off                            ; Off                            ;
; Auto Packed Registers -- Stratix II/II GX/III Cyclone II/III Arria GX ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                     ; On                             ; On                             ;
; Auto Merge PLLs                                                       ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                     ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting        ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance    ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                          ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                           ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                             ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                ; Off                            ; Off                            ;
; Fitter Effort                                                         ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                       ; Normal                         ; Normal                         ;
; Auto Global Clock                                                     ; On                             ; On                             ;
; Auto Global Register Control Signals                                  ; On                             ; On                             ;
; Stop After Congestion Map Generation                                  ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                     ; Off                            ; Off                            ;
+-----------------------------------------------------------------------+--------------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                    ;
+------------------------------------------------------------------------------+-----------------+------------------+---------------------------------+-----------+----------------+-------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                         ; Action          ; Operation        ; Reason                          ; Node Port ; Node Port Name ; Destination Node                                                  ; Destination Port ; Destination Port Name ;
+------------------------------------------------------------------------------+-----------------+------------------+---------------------------------+-----------+----------------+-------------------------------------------------------------------+------------------+-----------------------+
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|dout_ena                             ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_d[0]                                                         ; OE               ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|dout_ena                             ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|dout_ena~_Duplicate_1     ; REGOUT           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|dout_ena~_Duplicate_1                ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_d[1]                                                         ; OE               ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|dout_ena~_Duplicate_1                ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|dout_ena~_Duplicate_2     ; REGOUT           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|dout_ena~_Duplicate_2                ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_d[2]                                                         ; OE               ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|dout_ena~_Duplicate_2                ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|dout_ena~_Duplicate_3     ; REGOUT           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|dout_ena~_Duplicate_3                ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_d[3]                                                         ; OE               ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|dout_ena~_Duplicate_3                ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|dout_ena~_Duplicate_4     ; REGOUT           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|dout_ena~_Duplicate_4                ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_d[4]                                                         ; OE               ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|dout_ena~_Duplicate_4                ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|dout_ena~_Duplicate_5     ; REGOUT           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|dout_ena~_Duplicate_5                ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_d[5]                                                         ; OE               ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|dout_ena~_Duplicate_5                ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|dout_ena~_Duplicate_6     ; REGOUT           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|dout_ena~_Duplicate_6                ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_d[6]                                                         ; OE               ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|dout_ena~_Duplicate_6                ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|dout_ena~_Duplicate_7     ; REGOUT           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|dout_ena~_Duplicate_7                ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_d[7]                                                         ; OE               ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|dout_ena~_Duplicate_7                ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|dout_ena~_Duplicate_8     ; REGOUT           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|dout_ena~_Duplicate_8                ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_d[8]                                                         ; OE               ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|dout_ena~_Duplicate_8                ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|dout_ena~_Duplicate_9     ; REGOUT           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|dout_ena~_Duplicate_9                ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_d[9]                                                         ; OE               ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|dout_ena~_Duplicate_9                ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|dout_ena~_Duplicate_10    ; REGOUT           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|dout_ena~_Duplicate_10               ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_d[10]                                                        ; OE               ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|dout_ena~_Duplicate_10               ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|dout_ena~_Duplicate_11    ; REGOUT           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|dout_ena~_Duplicate_11               ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_d[11]                                                        ; OE               ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|dout_ena~_Duplicate_11               ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|dout_ena~_Duplicate_12    ; REGOUT           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|dout_ena~_Duplicate_12               ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_d[12]                                                        ; OE               ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|dout_ena~_Duplicate_12               ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|dout_ena~_Duplicate_13    ; REGOUT           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|dout_ena~_Duplicate_13               ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_d[13]                                                        ; OE               ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|dout_ena~_Duplicate_13               ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|dout_ena~_Duplicate_14    ; REGOUT           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|dout_ena~_Duplicate_14               ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_d[14]                                                        ; OE               ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|dout_ena~_Duplicate_14               ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|dout_ena~_Duplicate_15    ; REGOUT           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|dout_ena~_Duplicate_15               ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_d[15]                                                        ; OE               ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_addr[0]                          ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_a[0]                                                         ; DATAIN           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_addr[0]                          ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_addr[0]~_Duplicate_1  ; REGOUT           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_addr[1]                          ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_a[1]                                                         ; DATAIN           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_addr[2]                          ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_a[2]                                                         ; DATAIN           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_addr[3]                          ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_a[3]                                                         ; DATAIN           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_addr[4]                          ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_a[4]                                                         ; DATAIN           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_addr[5]                          ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_a[5]                                                         ; DATAIN           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_addr[6]                          ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_a[6]                                                         ; DATAIN           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_addr[7]                          ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_a[7]                                                         ; DATAIN           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_addr[8]                          ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_a[8]                                                         ; DATAIN           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_addr[9]                          ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_a[9]                                                         ; DATAIN           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_addr[10]                         ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_a[10]                                                        ; DATAIN           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_addr[11]                         ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_a[11]                                                        ; DATAIN           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_addr[12]                         ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_a[12]                                                        ; DATAIN           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_addr[13]                         ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_a[13]                                                        ; DATAIN           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_addr[14]                         ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_a[14]                                                        ; DATAIN           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_addr[15]                         ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_a[15]                                                        ; DATAIN           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_addr[16]                         ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_a[16]                                                        ; DATAIN           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_addr[17]                         ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_a[17]                                                        ; DATAIN           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_din_reg[0]                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_d[0]                                                         ; COMBOUT          ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_din_reg[1]                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_d[1]                                                         ; COMBOUT          ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_din_reg[2]                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_d[2]                                                         ; COMBOUT          ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_din_reg[3]                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_d[3]                                                         ; COMBOUT          ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_din_reg[4]                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_d[4]                                                         ; COMBOUT          ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_din_reg[5]                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_d[5]                                                         ; COMBOUT          ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_din_reg[6]                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_d[6]                                                         ; COMBOUT          ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_din_reg[7]                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_d[7]                                                         ; COMBOUT          ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_din_reg[8]                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_d[8]                                                         ; COMBOUT          ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_din_reg[9]                       ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_d[9]                                                         ; COMBOUT          ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_din_reg[10]                      ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_d[10]                                                        ; COMBOUT          ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_din_reg[11]                      ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_d[11]                                                        ; COMBOUT          ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_din_reg[12]                      ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_d[12]                                                        ; COMBOUT          ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_din_reg[13]                      ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_d[13]                                                        ; COMBOUT          ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_din_reg[14]                      ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_d[14]                                                        ; COMBOUT          ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_din_reg[15]                      ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_d[15]                                                        ; COMBOUT          ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[0]                          ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_d[0]                                                         ; DATAIN           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[0]                          ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[0]~_Duplicate_1  ; REGOUT           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[0]~_Duplicate_1SLOAD_MUX    ; Created         ; Register Packing ; Timing optimization             ; COMBOUT   ;                ;                                                                   ;                  ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[1]                          ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_d[1]                                                         ; DATAIN           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[1]                          ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[1]~_Duplicate_1  ; REGOUT           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[1]~_Duplicate_1SLOAD_MUX    ; Created         ; Register Packing ; Timing optimization             ; COMBOUT   ;                ;                                                                   ;                  ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[2]                          ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_d[2]                                                         ; DATAIN           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[2]                          ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[2]~_Duplicate_1  ; REGOUT           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[2]~_Duplicate_1SLOAD_MUX    ; Created         ; Register Packing ; Timing optimization             ; COMBOUT   ;                ;                                                                   ;                  ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[3]                          ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_d[3]                                                         ; DATAIN           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[3]                          ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[3]~_Duplicate_1  ; REGOUT           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[3]~_Duplicate_1SLOAD_MUX    ; Created         ; Register Packing ; Timing optimization             ; COMBOUT   ;                ;                                                                   ;                  ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[4]                          ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_d[4]                                                         ; DATAIN           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[4]                          ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[4]~_Duplicate_1  ; REGOUT           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[4]~_Duplicate_1SLOAD_MUX    ; Created         ; Register Packing ; Timing optimization             ; COMBOUT   ;                ;                                                                   ;                  ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[5]                          ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_d[5]                                                         ; DATAIN           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[5]                          ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[5]~_Duplicate_1  ; REGOUT           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[5]~_Duplicate_1SLOAD_MUX    ; Created         ; Register Packing ; Timing optimization             ; COMBOUT   ;                ;                                                                   ;                  ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[6]                          ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_d[6]                                                         ; DATAIN           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[6]                          ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[6]~_Duplicate_1  ; REGOUT           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[6]~_Duplicate_1SLOAD_MUX    ; Created         ; Register Packing ; Timing optimization             ; COMBOUT   ;                ;                                                                   ;                  ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[7]                          ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_d[7]                                                         ; DATAIN           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[7]                          ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[7]~_Duplicate_1  ; REGOUT           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[7]~_Duplicate_1SLOAD_MUX    ; Created         ; Register Packing ; Timing optimization             ; COMBOUT   ;                ;                                                                   ;                  ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[8]                          ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_d[8]                                                         ; DATAIN           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[8]                          ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[8]~_Duplicate_1  ; REGOUT           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[8]~_Duplicate_1SLOAD_MUX    ; Created         ; Register Packing ; Timing optimization             ; COMBOUT   ;                ;                                                                   ;                  ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[9]                          ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_d[9]                                                         ; DATAIN           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[9]                          ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[9]~_Duplicate_1  ; REGOUT           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[9]~_Duplicate_1SLOAD_MUX    ; Created         ; Register Packing ; Timing optimization             ; COMBOUT   ;                ;                                                                   ;                  ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[10]                         ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_d[10]                                                        ; DATAIN           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[10]                         ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[10]~_Duplicate_1 ; REGOUT           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[10]~_Duplicate_1SLOAD_MUX   ; Created         ; Register Packing ; Timing optimization             ; COMBOUT   ;                ;                                                                   ;                  ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[11]                         ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_d[11]                                                        ; DATAIN           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[11]                         ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[11]~_Duplicate_1 ; REGOUT           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[11]~_Duplicate_1SLOAD_MUX   ; Created         ; Register Packing ; Timing optimization             ; COMBOUT   ;                ;                                                                   ;                  ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[12]                         ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_d[12]                                                        ; DATAIN           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[12]                         ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[12]~_Duplicate_1 ; REGOUT           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[12]~_Duplicate_1SLOAD_MUX   ; Created         ; Register Packing ; Timing optimization             ; COMBOUT   ;                ;                                                                   ;                  ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[13]                         ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_d[13]                                                        ; DATAIN           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[13]                         ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[13]~_Duplicate_1 ; REGOUT           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[13]~_Duplicate_1SLOAD_MUX   ; Created         ; Register Packing ; Timing optimization             ; COMBOUT   ;                ;                                                                   ;                  ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[14]                         ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_d[14]                                                        ; DATAIN           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[14]                         ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[14]~_Duplicate_1 ; REGOUT           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[14]~_Duplicate_1SLOAD_MUX   ; Created         ; Register Packing ; Timing optimization             ; COMBOUT   ;                ;                                                                   ;                  ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[15]                         ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; rama_d[15]                                                        ; DATAIN           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[15]                         ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[15]~_Duplicate_1 ; REGOUT           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_dout[15]~_Duplicate_1SLOAD_MUX   ; Created         ; Register Packing ; Timing optimization             ; COMBOUT   ;                ;                                                                   ;                  ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_ncs                              ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; rama_ncs                                                          ; DATAIN           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_ncs                              ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_ncs~_Duplicate_1      ; REGOUT           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_ncs                              ; Inverted        ; Register Packing ; Fast Output Register assignment ;           ;                ;                                                                   ;                  ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_noe                              ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; rama_noe                                                          ; DATAIN           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_noe                              ; Inverted        ; Register Packing ; Fast Output Register assignment ;           ;                ;                                                                   ;                  ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_nwe                              ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; rama_nwe                                                          ; DATAIN           ;                       ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_nwe                              ; Inverted        ; Register Packing ; Fast Output Register assignment ;           ;                ;                                                                   ;                  ;                       ;
; scio:cmp_io|sc_jtag_uart:cmp_jtag_ua|usb_jtag:cmp_USB_JTAG|JTAG_TRANS:u1|TDO ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; TDO                                                               ; DATAIN           ;                       ;
+------------------------------------------------------------------------------+-----------------+------------------+---------------------------------+-----------+----------------+-------------------------------------------------------------------+------------------+-----------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Delta/myjop/quartus/altde2sram/jop.pin.


+-------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                         ;
+---------------------------------------------+---------------------------------------------------------+
; Resource                                    ; Usage                                                   ;
+---------------------------------------------+---------------------------------------------------------+
; Total logic elements                        ; 3,901 / 33,216 ( 12 % )                                 ;
;     -- Combinational with no register       ; 2171                                                    ;
;     -- Register only                        ; 347                                                     ;
;     -- Combinational with a register        ; 1383                                                    ;
;                                             ;                                                         ;
; Logic element usage by number of LUT inputs ;                                                         ;
;     -- 4 input functions                    ; 1703                                                    ;
;     -- 3 input functions                    ; 1132                                                    ;
;     -- <=2 input functions                  ; 719                                                     ;
;     -- Register only                        ; 347                                                     ;
;                                             ;                                                         ;
; Logic elements by mode                      ;                                                         ;
;     -- normal mode                          ; 3036                                                    ;
;     -- arithmetic mode                      ; 518                                                     ;
;                                             ;                                                         ;
; Total registers*                            ; 1,800 / 34,593 ( 5 % )                                  ;
;     -- Dedicated logic registers            ; 1,730 / 33,216 ( 5 % )                                  ;
;     -- I/O registers                        ; 70 / 1,377 ( 5 % )                                      ;
;                                             ;                                                         ;
; Total LABs:  partially or completely used   ; 298 / 2,076 ( 14 % )                                    ;
; User inserted logic elements                ; 0                                                       ;
; Virtual pins                                ; 0                                                       ;
; I/O pins                                    ; 189 / 475 ( 40 % )                                      ;
;     -- Clock pins                           ; 8 / 8 ( 100 % )                                         ;
; Global signals                              ; 4                                                       ;
; M4Ks                                        ; 22 / 105 ( 21 % )                                       ;
; Total memory bits                           ; 87,040 / 483,840 ( 18 % )                               ;
; Total RAM block bits                        ; 101,376 / 483,840 ( 21 % )                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )                                          ;
; PLLs                                        ; 1 / 4 ( 25 % )                                          ;
; Global clocks                               ; 4 / 16 ( 25 % )                                         ;
; Average interconnect usage                  ; 4%                                                      ;
; Peak interconnect usage                     ; 19%                                                     ;
; Maximum fan-out node                        ; cyc2_pll:pll_inst|altpll:altpll_component|_clk0~clkctrl ;
; Maximum fan-out                             ; 1766                                                    ;
; Highest non-global fan-out signal           ; jopcpu:cpm_cpu|mem_sc:cmp_mem|state.cp3                 ;
; Highest non-global fan-out                  ; 133                                                     ;
; Total fan-out                               ; 19093                                                   ;
; Average fan-out                             ; 3.31                                                    ;
+---------------------------------------------+---------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                    ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; KEY[0]  ; G26   ; 5        ; 65           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; User                 ;
; KEY[1]  ; N23   ; 5        ; 65           ; 20           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; User                 ;
; KEY[2]  ; P23   ; 6        ; 65           ; 18           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; User                 ;
; KEY[3]  ; W26   ; 6        ; 65           ; 10           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; User                 ;
; SW[0]   ; N25   ; 5        ; 65           ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; User                 ;
; SW[10]  ; N1    ; 2        ; 0            ; 18           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; User                 ;
; SW[11]  ; P1    ; 1        ; 0            ; 18           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; User                 ;
; SW[12]  ; P2    ; 1        ; 0            ; 18           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; User                 ;
; SW[13]  ; T7    ; 1        ; 0            ; 11           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; User                 ;
; SW[14]  ; U3    ; 1        ; 0            ; 12           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; User                 ;
; SW[15]  ; U4    ; 1        ; 0            ; 12           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; User                 ;
; SW[16]  ; V1    ; 1        ; 0            ; 12           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; User                 ;
; SW[17]  ; V2    ; 1        ; 0            ; 12           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; User                 ;
; SW[1]   ; N26   ; 5        ; 65           ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; User                 ;
; SW[2]   ; P25   ; 6        ; 65           ; 19           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; User                 ;
; SW[3]   ; AE14  ; 7        ; 33           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; User                 ;
; SW[4]   ; AF14  ; 7        ; 33           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; User                 ;
; SW[5]   ; AD13  ; 8        ; 33           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; User                 ;
; SW[6]   ; AC13  ; 8        ; 33           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; User                 ;
; SW[7]   ; C13   ; 3        ; 31           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; User                 ;
; SW[8]   ; B13   ; 4        ; 31           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; User                 ;
; SW[9]   ; A13   ; 4        ; 31           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; User                 ;
; TCK     ; D14   ; 4        ; 33           ; 36           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; User                 ;
; TCS     ; A14   ; 4        ; 33           ; 36           ; 1           ; 17                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; User                 ;
; TDI     ; B14   ; 4        ; 33           ; 36           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; User                 ;
; clk     ; N2    ; 2        ; 0            ; 18           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; User                 ;
; ser_rxd ; C25   ; 5        ; 65           ; 32           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; User                 ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; DRAM_ADDR[0]  ; T6    ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[10] ; Y1    ; 1        ; 0            ; 9            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[11] ; V5    ; 1        ; 0            ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[1]  ; V4    ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[2]  ; V3    ; 1        ; 0            ; 11           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[3]  ; W2    ; 1        ; 0            ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[4]  ; W1    ; 1        ; 0            ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[5]  ; U6    ; 1        ; 0            ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[6]  ; U7    ; 1        ; 0            ; 10           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[7]  ; U5    ; 1        ; 0            ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[8]  ; W4    ; 1        ; 0            ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[9]  ; W3    ; 1        ; 0            ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; DRAM_BA_0     ; AE2   ; 1        ; 0            ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; DRAM_BA_1     ; AE3   ; 1        ; 0            ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; DRAM_CAS_N    ; AB3   ; 1        ; 0            ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; DRAM_CKE      ; AA6   ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; DRAM_CLK      ; AA7   ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; DRAM_CS_N     ; AC3   ; 1        ; 0            ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; DRAM_LDQM     ; AD2   ; 1        ; 0            ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; DRAM_RAS_N    ; AB4   ; 1        ; 0            ; 3            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; DRAM_UDQM     ; Y5    ; 1        ; 0            ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; DRAM_WE_N     ; AD3   ; 1        ; 0            ; 4            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; HEX0[0]       ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX0[1]       ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX0[2]       ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX0[3]       ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX0[4]       ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX0[5]       ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX0[6]       ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX1[0]       ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; HEX1[1]       ; V21   ; 6        ; 65           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; HEX1[2]       ; W21   ; 6        ; 65           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; HEX1[3]       ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; HEX1[4]       ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; HEX1[5]       ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; HEX1[6]       ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; HEX2[0]       ; AB23  ; 6        ; 65           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; HEX2[1]       ; V22   ; 6        ; 65           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; HEX2[2]       ; AC25  ; 6        ; 65           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; HEX2[3]       ; AC26  ; 6        ; 65           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; HEX2[4]       ; AB26  ; 6        ; 65           ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; HEX2[5]       ; AB25  ; 6        ; 65           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; HEX2[6]       ; Y24   ; 6        ; 65           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; HEX3[0]       ; Y23   ; 6        ; 65           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; HEX3[1]       ; AA25  ; 6        ; 65           ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; HEX3[2]       ; AA26  ; 6        ; 65           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; HEX3[3]       ; Y26   ; 6        ; 65           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; HEX3[4]       ; Y25   ; 6        ; 65           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; HEX3[5]       ; U22   ; 6        ; 65           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; HEX3[6]       ; W24   ; 6        ; 65           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; HEX4[0]       ; U9    ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; HEX4[1]       ; U1    ; 1        ; 0            ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; HEX4[2]       ; U2    ; 1        ; 0            ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; HEX4[3]       ; T4    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; HEX4[4]       ; R7    ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; HEX4[5]       ; R6    ; 1        ; 0            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; HEX4[6]       ; T3    ; 1        ; 0            ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; HEX5[0]       ; T2    ; 1        ; 0            ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; HEX5[1]       ; P6    ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; HEX5[2]       ; P7    ; 1        ; 0            ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; HEX5[3]       ; T9    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; HEX5[4]       ; R5    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; HEX5[5]       ; R4    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; HEX5[6]       ; R3    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; HEX6[0]       ; R2    ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; HEX6[1]       ; P4    ; 1        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; HEX6[2]       ; P3    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; HEX6[3]       ; M2    ; 2        ; 0            ; 23           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; HEX6[4]       ; M3    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; HEX6[5]       ; M5    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; HEX6[6]       ; M4    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; HEX7[0]       ; L3    ; 2        ; 0            ; 24           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; HEX7[1]       ; L2    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; HEX7[2]       ; L9    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; HEX7[3]       ; L6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; HEX7[4]       ; L7    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; HEX7[5]       ; P9    ; 2        ; 0            ; 25           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; HEX7[6]       ; N9    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; LEDG[0]       ; AE22  ; 7        ; 59           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDG[1]       ; AF22  ; 7        ; 59           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDG[2]       ; W19   ; 7        ; 59           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDG[3]       ; V18   ; 7        ; 59           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDG[4]       ; U18   ; 7        ; 57           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDG[5]       ; U17   ; 7        ; 57           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDG[6]       ; AA20  ; 7        ; 57           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDG[7]       ; Y18   ; 7        ; 57           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[0]       ; AE23  ; 7        ; 63           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[10]      ; AA13  ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[11]      ; AC14  ; 7        ; 35           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[12]      ; AD15  ; 7        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[13]      ; AE15  ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[14]      ; AF13  ; 8        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[15]      ; AE13  ; 8        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[16]      ; AE12  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[17]      ; AD12  ; 8        ; 31           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[1]       ; AF23  ; 7        ; 63           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[2]       ; AB21  ; 7        ; 63           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[3]       ; AC22  ; 7        ; 63           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[4]       ; AD22  ; 7        ; 61           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[5]       ; AD23  ; 7        ; 61           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[6]       ; AD21  ; 7        ; 61           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[7]       ; AC21  ; 7        ; 61           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[8]       ; AA14  ; 7        ; 37           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[9]       ; Y13   ; 7        ; 37           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; TDO           ; F14   ; 4        ; 35           ; 36           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; rama_a[0]     ; AE4   ; 8        ; 1            ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; rama_a[10]    ; V10   ; 8        ; 5            ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; rama_a[11]    ; V9    ; 8        ; 5            ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; rama_a[12]    ; AC7   ; 8        ; 7            ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; rama_a[13]    ; W8    ; 8        ; 7            ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; rama_a[14]    ; W10   ; 8        ; 7            ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; rama_a[15]    ; Y10   ; 8        ; 7            ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; rama_a[16]    ; AB8   ; 8        ; 9            ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; rama_a[17]    ; AC8   ; 8        ; 9            ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; rama_a[1]     ; AF4   ; 8        ; 1            ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; rama_a[2]     ; AC5   ; 8        ; 1            ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; rama_a[3]     ; AC6   ; 8        ; 1            ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; rama_a[4]     ; AD4   ; 8        ; 3            ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; rama_a[5]     ; AD5   ; 8        ; 3            ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; rama_a[6]     ; AE5   ; 8        ; 3            ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; rama_a[7]     ; AF5   ; 8        ; 3            ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; rama_a[8]     ; AD6   ; 8        ; 5            ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; rama_a[9]     ; AD7   ; 8        ; 5            ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; rama_ncs      ; AC11  ; 8        ; 22           ; 0            ; 0           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; rama_nlb      ; AE9   ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; rama_noe      ; AD10  ; 8        ; 22           ; 0            ; 1           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; rama_nub      ; AF9   ; 8        ; 22           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; rama_nwe      ; AE10  ; 8        ; 24           ; 0            ; 3           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; ser_txd       ; B25   ; 5        ; 65           ; 32           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; wd            ; Y12   ; 8        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                          ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; DRAM_DQ[0]  ; V6    ; 1        ; 0            ; 8            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[10] ; AB1   ; 1        ; 0            ; 6            ; 3           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[11] ; AA4   ; 1        ; 0            ; 5            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[12] ; AA3   ; 1        ; 0            ; 5            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[13] ; AC2   ; 1        ; 0            ; 5            ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[14] ; AC1   ; 1        ; 0            ; 5            ; 3           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[15] ; AA5   ; 1        ; 0            ; 4            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[1]  ; AA2   ; 1        ; 0            ; 8            ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[2]  ; AA1   ; 1        ; 0            ; 8            ; 3           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[3]  ; Y3    ; 1        ; 0            ; 7            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[4]  ; Y4    ; 1        ; 0            ; 7            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[5]  ; R8    ; 1        ; 0            ; 7            ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[6]  ; T8    ; 1        ; 0            ; 7            ; 3           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[7]  ; V7    ; 1        ; 0            ; 6            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[8]  ; W6    ; 1        ; 0            ; 6            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[9]  ; AB2   ; 1        ; 0            ; 6            ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; rama_d[0]   ; AD8   ; 8        ; 9            ; 0            ; 0           ; 1                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; rama_d[10]  ; AE8   ; 8        ; 18           ; 0            ; 3           ; 1                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; rama_d[11]  ; AF8   ; 8        ; 18           ; 0            ; 2           ; 1                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; rama_d[12]  ; W11   ; 8        ; 18           ; 0            ; 1           ; 1                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; rama_d[13]  ; W12   ; 8        ; 18           ; 0            ; 0           ; 1                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; rama_d[14]  ; AC9   ; 8        ; 20           ; 0            ; 2           ; 1                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; rama_d[15]  ; AC10  ; 8        ; 20           ; 0            ; 1           ; 1                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; rama_d[1]   ; AE6   ; 8        ; 11           ; 0            ; 2           ; 1                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; rama_d[2]   ; AF6   ; 8        ; 11           ; 0            ; 1           ; 1                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; rama_d[3]   ; AA9   ; 8        ; 11           ; 0            ; 0           ; 1                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; rama_d[4]   ; AA10  ; 8        ; 14           ; 0            ; 2           ; 1                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; rama_d[5]   ; AB10  ; 8        ; 14           ; 0            ; 1           ; 1                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; rama_d[6]   ; AA11  ; 8        ; 14           ; 0            ; 0           ; 1                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; rama_d[7]   ; Y11   ; 8        ; 16           ; 0            ; 2           ; 1                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; rama_d[8]   ; AE7   ; 8        ; 16           ; 0            ; 1           ; 1                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; rama_d[9]   ; AF7   ; 8        ; 16           ; 0            ; 0           ; 1                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 62 / 64 ( 97 % ) ; 3.3V          ; --           ;
; 2        ; 15 / 59 ( 25 % ) ; 3.3V          ; --           ;
; 3        ; 1 / 56 ( 2 % )   ; 3.3V          ; --           ;
; 4        ; 6 / 58 ( 10 % )  ; 3.3V          ; --           ;
; 5        ; 6 / 65 ( 9 % )   ; 3.3V          ; --           ;
; 6        ; 25 / 59 ( 42 % ) ; 3.3V          ; --           ;
; 7        ; 24 / 58 ( 41 % ) ; 3.3V          ; --           ;
; 8        ; 53 / 56 ( 95 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 447        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; SW[9]                                    ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 427        ; 4        ; TCS                                      ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; DRAM_DQ[2]                               ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA2      ; 106        ; 1        ; DRAM_DQ[1]                               ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA3      ; 117        ; 1        ; DRAM_DQ[12]                              ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 116        ; 1        ; DRAM_DQ[11]                              ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 120        ; 1        ; DRAM_DQ[15]                              ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 130        ; 1        ; DRAM_CKE                                 ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 129        ; 1        ; DRAM_CLK                                 ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; rama_d[3]                                ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 153        ; 8        ; rama_d[4]                                ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 155        ; 8        ; rama_d[6]                                ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 179        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; LEDR[10]                                 ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 194        ; 7        ; LEDR[8]                                  ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 197        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; LEDG[6]                                  ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; HEX1[5]                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; HEX1[4]                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; HEX3[1]                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 267        ; 6        ; HEX3[2]                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ; 115        ; 1        ; DRAM_DQ[10]                              ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 114        ; 1        ; DRAM_DQ[9]                               ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 126        ; 1        ; DRAM_CAS_N                               ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 127        ; 1        ; DRAM_RAS_N                               ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; rama_a[16]                               ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; rama_d[5]                                ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; HEX0[1]                                  ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; LEDR[2]                                  ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; HEX2[0]                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 257        ; 6        ; HEX1[6]                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; HEX2[5]                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 262        ; 6        ; HEX2[4]                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 119        ; 1        ; DRAM_DQ[14]                              ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 118        ; 1        ; DRAM_DQ[13]                              ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 128        ; 1        ; DRAM_CS_N                                ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; rama_a[2]                                ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC6      ; 134        ; 8        ; rama_a[3]                                ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC7      ; 143        ; 8        ; rama_a[12]                               ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC8      ; 148        ; 8        ; rama_a[17]                               ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC9      ; 163        ; 8        ; rama_d[14]                               ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC10     ; 164        ; 8        ; rama_d[15]                               ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC11     ; 168        ; 8        ; rama_ncs                                 ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 172        ; 8        ; HEX0[2]                                  ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; SW[6]                                    ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC14     ; 191        ; 7        ; LEDR[11]                                 ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC15     ; 199        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC17     ; 207        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; LEDR[7]                                  ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 241        ; 7        ; LEDR[3]                                  ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ; 245        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; HEX2[2]                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 261        ; 6        ; HEX2[3]                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; DRAM_LDQM                                ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 123        ; 1        ; DRAM_WE_N                                ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 135        ; 8        ; rama_a[4]                                ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD5      ; 136        ; 8        ; rama_a[5]                                ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD6      ; 139        ; 8        ; rama_a[8]                                ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD7      ; 140        ; 8        ; rama_a[9]                                ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD8      ; 149        ; 8        ; rama_d[0]                                ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; rama_noe                                 ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD11     ; 173        ; 8        ; HEX0[3]                                  ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; LEDR[17]                                 ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD13     ; 186        ; 8        ; SW[5]                                    ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; LEDR[12]                                 ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ; 201        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; LEDR[6]                                  ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 240        ; 7        ; LEDR[4]                                  ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ; 239        ; 7        ; LEDR[5]                                  ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD24     ; 249        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; DRAM_BA_0                                ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 125        ; 1        ; DRAM_BA_1                                ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 131        ; 8        ; rama_a[0]                                ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE5      ; 137        ; 8        ; rama_a[6]                                ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 150        ; 8        ; rama_d[1]                                ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE7      ; 157        ; 8        ; rama_d[8]                                ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 159        ; 8        ; rama_d[10]                               ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ; 165        ; 8        ; rama_nlb                                 ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE10     ; 169        ; 8        ; rama_nwe                                 ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE11     ; 174        ; 8        ; HEX0[4]                                  ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; LEDR[16]                                 ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE13     ; 183        ; 8        ; LEDR[15]                                 ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ; 188        ; 7        ; SW[3]                                    ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 189        ; 7        ; LEDR[13]                                 ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 200        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; LEDG[0]                                  ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 244        ; 7        ; LEDR[0]                                  ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; rama_a[1]                                ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF5      ; 138        ; 8        ; rama_a[7]                                ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF6      ; 151        ; 8        ; rama_d[2]                                ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF7      ; 158        ; 8        ; rama_d[9]                                ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 160        ; 8        ; rama_d[11]                               ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF9      ; 166        ; 8        ; rama_nub                                 ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF10     ; 170        ; 8        ; HEX0[0]                                  ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; LEDR[14]                                 ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF14     ; 187        ; 7        ; SW[4]                                    ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; LEDG[1]                                  ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 243        ; 7        ; LEDR[1]                                  ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 452        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 448        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 435        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 433        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 429        ; 4        ; SW[8]                                    ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 428        ; 4        ; TDI                                      ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 420        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; ser_txd                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 436        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 434        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 431        ; 3        ; SW[7]                                    ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; ser_rxd                                  ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 445        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 443        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; TCK                                      ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 417        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ; 403        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 440        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 423        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; TDO                                      ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 409        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 439        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 422        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; KEY[0]                                   ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 37         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 455        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 25         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 437        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 441        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J23      ; 339        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; HEX7[1]                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 51         ; 2        ; HEX7[0]                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 44         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; HEX7[3]                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 47         ; 2        ; HEX7[4]                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; HEX7[2]                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L10      ; 52         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L24      ; 324        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; HEX6[3]                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 55         ; 2        ; HEX6[4]                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 53         ; 2        ; HEX6[6]                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 54         ; 2        ; HEX6[5]                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; SW[10]                                   ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 64         ; 2        ; clk                                      ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; HEX7[6]                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; KEY[1]                                   ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N24      ; 310        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; SW[0]                                    ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 308        ; 5        ; SW[1]                                    ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 68         ; 1        ; SW[11]                                   ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 67         ; 1        ; SW[12]                                   ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 69         ; 1        ; HEX6[2]                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 70         ; 1        ; HEX6[1]                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; HEX5[1]                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 77         ; 1        ; HEX5[2]                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; HEX7[5]                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; KEY[2]                                   ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P24      ; 304        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; SW[2]                                    ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; HEX6[0]                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 72         ; 1        ; HEX5[6]                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 73         ; 1        ; HEX5[5]                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 74         ; 1        ; HEX5[4]                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 81         ; 1        ; HEX4[5]                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 82         ; 1        ; HEX4[4]                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 110        ; 1        ; DRAM_DQ[5]                               ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; HEX5[0]                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 80         ; 1        ; HEX4[6]                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 83         ; 1        ; HEX4[3]                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; DRAM_ADDR[0]                             ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ; 92         ; 1        ; SW[13]                                   ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 111        ; 1        ; DRAM_DQ[6]                               ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ; 76         ; 1        ; HEX5[3]                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T10      ; 75         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 296        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; HEX4[1]                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 84         ; 1        ; HEX4[2]                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 88         ; 1        ; SW[14]                                   ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 89         ; 1        ; SW[15]                                   ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 100        ; 1        ; DRAM_ADDR[7]                             ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 98         ; 1        ; DRAM_ADDR[5]                             ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 99         ; 1        ; DRAM_ADDR[6]                             ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; HEX4[0]                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U10      ; 87         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; LEDG[5]                                  ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; U18      ; 232        ; 7        ; LEDG[4]                                  ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; HEX3[5]                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U23      ; 284        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; SW[16]                                   ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 91         ; 1        ; SW[17]                                   ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 95         ; 1        ; DRAM_ADDR[2]                             ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 94         ; 1        ; DRAM_ADDR[1]                             ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 104        ; 1        ; DRAM_ADDR[11]                            ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 105        ; 1        ; DRAM_DQ[0]                               ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 112        ; 1        ; DRAM_DQ[7]                               ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; rama_a[11]                               ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ; 141        ; 8        ; rama_a[10]                               ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; V11      ; 177        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; HEX0[6]                                  ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; HEX0[5]                                  ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; LEDG[3]                                  ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; HEX1[0]                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 252        ; 6        ; HEX1[1]                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 259        ; 6        ; HEX2[1]                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V23      ; 275        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; DRAM_ADDR[4]                             ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 96         ; 1        ; DRAM_ADDR[3]                             ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 102        ; 1        ; DRAM_ADDR[9]                             ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 101        ; 1        ; DRAM_ADDR[8]                             ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; DRAM_DQ[8]                               ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; rama_a[13]                               ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; rama_a[14]                               ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ; 161        ; 8        ; rama_d[12]                               ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; W12      ; 162        ; 8        ; rama_d[13]                               ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; LEDG[2]                                  ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; HEX1[2]                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; HEX3[6]                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W25      ; 273        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; KEY[3]                                   ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 103        ; 1        ; DRAM_ADDR[10]                            ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; DRAM_DQ[3]                               ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 109        ; 1        ; DRAM_DQ[4]                               ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 121        ; 1        ; DRAM_UDQM                                ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; rama_a[15]                               ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ; 156        ; 8        ; rama_d[7]                                ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y12      ; 180        ; 8        ; wd                                       ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y13      ; 193        ; 7        ; LEDR[9]                                  ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 195        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; LEDG[7]                                  ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; HEX1[3]                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; HEX3[0]                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 264        ; 6        ; HEX2[6]                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 269        ; 6        ; HEX3[4]                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 268        ; 6        ; HEX3[3]                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------+
; PLL Summary                                                                      ;
+----------------------------------+-----------------------------------------------+
; Name                             ; cyc2_pll:pll_inst|altpll:altpll_component|pll ;
+----------------------------------+-----------------------------------------------+
; PLL mode                         ; Normal                                        ;
; Compensate clock                 ; clock0                                        ;
; Self reset on gated loss of lock ; Off                                           ;
; Gate lock counter                ; --                                            ;
; Input frequency 0                ; 50.0 MHz                                      ;
; Input frequency 1                ; --                                            ;
; Nominal PFD frequency            ; 50.0 MHz                                      ;
; Nominal VCO frequency            ; 900.1 MHz                                     ;
; VCO post scale                   ; --                                            ;
; VCO multiply                     ; --                                            ;
; VCO divide                       ; --                                            ;
; Freq min lock                    ; 27.78 MHz                                     ;
; Freq max lock                    ; 55.56 MHz                                     ;
; M VCO Tap                        ; 6                                             ;
; M Initial                        ; 3                                             ;
; M value                          ; 18                                            ;
; N value                          ; 1                                             ;
; Preserve counter order           ; Off                                           ;
; PLL location                     ; PLL_1                                         ;
; Inclk0 signal                    ; clk                                           ;
; Inclk1 signal                    ; --                                            ;
; Inclk0 signal type               ; Dedicated Pin                                 ;
; Inclk1 signal type               ; --                                            ;
+----------------------------------+-----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                               ;
+-------------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+
; Name                                            ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ;
+-------------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+
; cyc2_pll:pll_inst|altpll:altpll_component|_clk0 ; clock0       ; 9    ; 5   ; 90.0 MHz         ; 0 (0 ps)       ; 50/50      ; C0      ; 10            ; 5/5 Even   ; 3       ; 6       ;
; cyc2_pll:pll_inst|altpll:altpll_component|_clk1 ; clock1       ; 9    ; 5   ; 90.0 MHz         ; -99 (-3056 ps) ; 50/50      ; C2      ; 10            ; 5/5 Even   ; 1       ; 0       ;
+-------------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                          ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                          ; Library Name ;
+---------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |jop                                                                ; 3901 (5)    ; 1730 (4)                  ; 70 (70)       ; 87040       ; 22   ; 0            ; 0       ; 0         ; 189  ; 0            ; 2171 (1)     ; 347 (0)           ; 1383 (4)         ; |jop                                                                                                                                                                         ; work         ;
;    |clk_clock:cmp_clk_clock|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |jop|clk_clock:cmp_clk_clock                                                                                                                                                 ; work         ;
;       |clk_clock_altclkctrl_hia:clk_clock_altclkctrl_hia_component| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |jop|clk_clock:cmp_clk_clock|clk_clock_altclkctrl_hia:clk_clock_altclkctrl_hia_component                                                                                     ; work         ;
;    |cyc2_pll:pll_inst|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |jop|cyc2_pll:pll_inst                                                                                                                                                       ; work         ;
;       |altpll:altpll_component|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |jop|cyc2_pll:pll_inst|altpll:altpll_component                                                                                                                               ; work         ;
;    |jopcpu:cpm_cpu|                                                 ; 3038 (106)  ; 980 (5)                   ; 0 (0)         ; 87040       ; 22   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1977 (78)    ; 72 (0)            ; 989 (27)         ; |jop|jopcpu:cpm_cpu                                                                                                                                                          ; work         ;
;       |core:cmp_core|                                               ; 1200 (0)    ; 308 (0)                   ; 0 (0)         ; 54272       ; 14   ; 0            ; 0       ; 0         ; 0    ; 0            ; 891 (0)      ; 57 (0)            ; 252 (0)          ; |jop|jopcpu:cpm_cpu|core:cmp_core                                                                                                                                            ; work         ;
;          |bcfetch:cmp_bcf|                                          ; 290 (90)    ; 65 (65)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 225 (25)     ; 38 (38)           ; 27 (27)          ; |jop|jopcpu:cpm_cpu|core:cmp_core|bcfetch:cmp_bcf                                                                                                                            ; work         ;
;             |altsyncram:Mux3_rtl_0|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |jop|jopcpu:cpm_cpu|core:cmp_core|bcfetch:cmp_bcf|altsyncram:Mux3_rtl_0                                                                                                      ; work         ;
;                |altsyncram_s8u:auto_generated|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |jop|jopcpu:cpm_cpu|core:cmp_core|bcfetch:cmp_bcf|altsyncram:Mux3_rtl_0|altsyncram_s8u:auto_generated                                                                        ; work         ;
;             |jtbl:cmp_jtbl|                                         ; 200 (200)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 200 (200)    ; 0 (0)             ; 0 (0)            ; |jop|jopcpu:cpm_cpu|core:cmp_core|bcfetch:cmp_bcf|jtbl:cmp_jtbl                                                                                                              ; work         ;
;          |decode:cmp_dec|                                           ; 43 (43)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 1 (1)             ; 26 (26)          ; |jop|jopcpu:cpm_cpu|core:cmp_core|decode:cmp_dec                                                                                                                             ; work         ;
;          |fetch:cmp_fch|                                            ; 90 (64)     ; 31 (31)                   ; 0 (0)         ; 20480       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (33)      ; 0 (0)             ; 31 (31)          ; |jop|jopcpu:cpm_cpu|core:cmp_core|fetch:cmp_fch                                                                                                                              ; work         ;
;             |offtbl:cmp_off|                                        ; 26 (26)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 0 (0)            ; |jop|jopcpu:cpm_cpu|core:cmp_core|fetch:cmp_fch|offtbl:cmp_off                                                                                                               ; work         ;
;             |rom:cmp_rom|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 20480       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |jop|jopcpu:cpm_cpu|core:cmp_core|fetch:cmp_fch|rom:cmp_rom                                                                                                                  ; work         ;
;                |lpm_rom:cmp_rom|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 20480       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |jop|jopcpu:cpm_cpu|core:cmp_core|fetch:cmp_fch|rom:cmp_rom|lpm_rom:cmp_rom                                                                                                  ; work         ;
;                   |altrom:srom|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 20480       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |jop|jopcpu:cpm_cpu|core:cmp_core|fetch:cmp_fch|rom:cmp_rom|lpm_rom:cmp_rom|altrom:srom                                                                                      ; work         ;
;                      |altsyncram:rom_block|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 20480       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |jop|jopcpu:cpm_cpu|core:cmp_core|fetch:cmp_fch|rom:cmp_rom|lpm_rom:cmp_rom|altrom:srom|altsyncram:rom_block                                                                 ; work         ;
;                         |altsyncram_kh11:auto_generated|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 20480       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |jop|jopcpu:cpm_cpu|core:cmp_core|fetch:cmp_fch|rom:cmp_rom|lpm_rom:cmp_rom|altrom:srom|altsyncram:rom_block|altsyncram_kh11:auto_generated                                  ; work         ;
;          |stack:cmp_stk|                                            ; 788 (573)   ; 195 (184)                 ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 591 (389)    ; 18 (18)           ; 179 (176)        ; |jop|jopcpu:cpm_cpu|core:cmp_core|stack:cmp_stk                                                                                                                              ; work         ;
;             |ram:cmp_ram|                                           ; 13 (13)     ; 11 (11)                   ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 11 (11)          ; |jop|jopcpu:cpm_cpu|core:cmp_core|stack:cmp_stk|ram:cmp_ram                                                                                                                  ; work         ;
;                |lpm_ram_dp:cmp_ram|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |jop|jopcpu:cpm_cpu|core:cmp_core|stack:cmp_stk|ram:cmp_ram|lpm_ram_dp:cmp_ram                                                                                               ; work         ;
;                   |altdpram:sram|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |jop|jopcpu:cpm_cpu|core:cmp_core|stack:cmp_stk|ram:cmp_ram|lpm_ram_dp:cmp_ram|altdpram:sram                                                                                 ; work         ;
;                      |altsyncram:ram_block|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |jop|jopcpu:cpm_cpu|core:cmp_core|stack:cmp_stk|ram:cmp_ram|lpm_ram_dp:cmp_ram|altdpram:sram|altsyncram:ram_block                                                            ; work         ;
;                         |altsyncram_d2t1:auto_generated|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |jop|jopcpu:cpm_cpu|core:cmp_core|stack:cmp_stk|ram:cmp_ram|lpm_ram_dp:cmp_ram|altdpram:sram|altsyncram:ram_block|altsyncram_d2t1:auto_generated                             ; work         ;
;                            |altsyncram_pnl1:altsyncram1|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |jop|jopcpu:cpm_cpu|core:cmp_core|stack:cmp_stk|ram:cmp_ram|lpm_ram_dp:cmp_ram|altdpram:sram|altsyncram:ram_block|altsyncram_d2t1:auto_generated|altsyncram_pnl1:altsyncram1 ; work         ;
;             |shift:cmp_shf|                                         ; 202 (202)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 200 (200)    ; 0 (0)             ; 2 (2)            ; |jop|jopcpu:cpm_cpu|core:cmp_core|stack:cmp_stk|shift:cmp_shf                                                                                                                ; work         ;
;       |extension:cmp_ext|                                           ; 217 (58)    ; 139 (43)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (15)      ; 3 (3)             ; 136 (40)         ; |jop|jopcpu:cpm_cpu|extension:cmp_ext                                                                                                                                        ; work         ;
;          |mul:cmp_mul|                                              ; 159 (159)   ; 96 (96)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (63)      ; 0 (0)             ; 96 (96)          ; |jop|jopcpu:cpm_cpu|extension:cmp_ext|mul:cmp_mul                                                                                                                            ; work         ;
;       |mem_sc:cmp_mem|                                              ; 1517 (674)  ; 528 (211)                 ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 930 (404)    ; 12 (12)           ; 575 (258)        ; |jop|jopcpu:cpm_cpu|mem_sc:cmp_mem                                                                                                                                           ; work         ;
;          |cache:cmp_cache|                                          ; 843 (843)   ; 317 (317)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 526 (526)    ; 0 (0)             ; 317 (317)        ; |jop|jopcpu:cpm_cpu|mem_sc:cmp_mem|cache:cmp_cache                                                                                                                           ; work         ;
;          |jbc:cmp_jbc|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |jop|jopcpu:cpm_cpu|mem_sc:cmp_mem|jbc:cmp_jbc                                                                                                                               ; work         ;
;             |altsyncram:alt_jbc|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |jop|jopcpu:cpm_cpu|mem_sc:cmp_mem|jbc:cmp_jbc|altsyncram:alt_jbc                                                                                                            ; work         ;
;                |altsyncram_5pi1:auto_generated|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |jop|jopcpu:cpm_cpu|mem_sc:cmp_mem|jbc:cmp_jbc|altsyncram:alt_jbc|altsyncram_5pi1:auto_generated                                                                             ; work         ;
;    |sc_de2_mem_if:cmp_scm|                                          ; 389 (3)     ; 283 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (2)      ; 116 (0)           ; 167 (1)          ; |jop|sc_de2_mem_if:cmp_scm                                                                                                                                                   ; work         ;
;       |sc_mem_if:cmp_scm|                                           ; 122 (122)   ; 81 (81)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 39 (39)           ; 42 (42)          ; |jop|sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm                                                                                                                                 ; work         ;
;       |sc_sdram_if:cmp_sdram|                                       ; 264 (0)     ; 201 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (0)       ; 77 (0)            ; 124 (0)          ; |jop|sc_de2_mem_if:cmp_scm|sc_sdram_if:cmp_sdram                                                                                                                             ; work         ;
;          |sdram_controller:sdram|                                   ; 264 (264)   ; 201 (201)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (63)      ; 77 (77)           ; 124 (124)        ; |jop|sc_de2_mem_if:cmp_scm|sc_sdram_if:cmp_sdram|sdram_controller:sdram                                                                                                      ; work         ;
;    |scio:cmp_io|                                                    ; 550 (11)    ; 463 (2)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 87 (9)       ; 159 (0)           ; 304 (2)          ; |jop|scio:cmp_io                                                                                                                                                             ; work         ;
;       |sc_de2:cmp_de2_peri|                                         ; 142 (142)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 52 (52)           ; 76 (76)          ; |jop|scio:cmp_io|sc_de2:cmp_de2_peri                                                                                                                                         ; work         ;
;       |sc_jtag_uart:cmp_jtag_ua|                                    ; 70 (32)     ; 64 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (4)        ; 37 (12)           ; 27 (12)          ; |jop|scio:cmp_io|sc_jtag_uart:cmp_jtag_ua                                                                                                                                    ; work         ;
;          |usb_jtag:cmp_USB_JTAG|                                    ; 42 (13)     ; 36 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 25 (10)           ; 15 (3)           ; |jop|scio:cmp_io|sc_jtag_uart:cmp_jtag_ua|usb_jtag:cmp_USB_JTAG                                                                                                              ; work         ;
;             |JTAG_REC:u0|                                           ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 15 (15)           ; 4 (4)            ; |jop|scio:cmp_io|sc_jtag_uart:cmp_jtag_ua|usb_jtag:cmp_USB_JTAG|JTAG_REC:u0                                                                                                  ; work         ;
;             |JTAG_TRANS:u1|                                         ; 9 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |jop|scio:cmp_io|sc_jtag_uart:cmp_jtag_ua|usb_jtag:cmp_USB_JTAG|JTAG_TRANS:u1                                                                                                ; work         ;
;       |sc_sys:cmp_sys|                                              ; 200 (194)   ; 162 (159)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (35)      ; 24 (24)           ; 138 (135)        ; |jop|scio:cmp_io|sc_sys:cmp_sys                                                                                                                                              ; work         ;
;          |intstate:\gen_int:0:cis|                                  ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |jop|scio:cmp_io|sc_sys:cmp_sys|intstate:\gen_int:0:cis                                                                                                                      ; work         ;
;          |intstate:\gen_int:1:cis|                                  ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |jop|scio:cmp_io|sc_sys:cmp_sys|intstate:\gen_int:1:cis                                                                                                                      ; work         ;
;          |intstate:\gen_int:2:cis|                                  ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |jop|scio:cmp_io|sc_sys:cmp_sys|intstate:\gen_int:2:cis                                                                                                                      ; work         ;
;       |sc_uart:cmp_ua|                                              ; 127 (87)    ; 107 (69)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (18)      ; 46 (14)           ; 61 (55)          ; |jop|scio:cmp_io|sc_uart:cmp_ua                                                                                                                                              ; work         ;
;          |fifo:cmp_rf|                                              ; 20 (0)      ; 19 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 16 (0)            ; 3 (0)            ; |jop|scio:cmp_io|sc_uart:cmp_ua|fifo:cmp_rf                                                                                                                                  ; work         ;
;             |fifo_elem:\g1:0:f1|                                    ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 8 (8)             ; 1 (1)            ; |jop|scio:cmp_io|sc_uart:cmp_ua|fifo:cmp_rf|fifo_elem:\g1:0:f1                                                                                                               ; work         ;
;             |fifo_elem:\g1:1:f1|                                    ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 2 (2)            ; |jop|scio:cmp_io|sc_uart:cmp_ua|fifo:cmp_rf|fifo_elem:\g1:1:f1                                                                                                               ; work         ;
;          |fifo:cmp_tf|                                              ; 20 (0)      ; 19 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 16 (0)            ; 3 (0)            ; |jop|scio:cmp_io|sc_uart:cmp_ua|fifo:cmp_tf                                                                                                                                  ; work         ;
;             |fifo_elem:\g1:0:f1|                                    ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 8 (8)             ; 1 (1)            ; |jop|scio:cmp_io|sc_uart:cmp_ua|fifo:cmp_tf|fifo_elem:\g1:0:f1                                                                                                               ; work         ;
;             |fifo_elem:\g1:1:f1|                                    ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 2 (2)            ; |jop|scio:cmp_io|sc_uart:cmp_ua|fifo:cmp_tf|fifo_elem:\g1:1:f1                                                                                                               ; work         ;
+---------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; rama_d[0]     ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; rama_d[1]     ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; rama_d[2]     ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; rama_d[3]     ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; rama_d[4]     ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; rama_d[5]     ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; rama_d[6]     ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; rama_d[7]     ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; rama_d[8]     ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; rama_d[9]     ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; rama_d[10]    ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; rama_d[11]    ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; rama_d[12]    ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; rama_d[13]    ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; rama_d[14]    ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; rama_d[15]    ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; DRAM_DQ[0]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; DRAM_DQ[1]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; DRAM_DQ[2]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; DRAM_DQ[3]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; DRAM_DQ[4]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; DRAM_DQ[5]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; DRAM_DQ[6]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; DRAM_DQ[7]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; DRAM_DQ[8]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; DRAM_DQ[9]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; DRAM_DQ[10]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; DRAM_DQ[11]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; DRAM_DQ[12]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; DRAM_DQ[13]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; DRAM_DQ[14]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; DRAM_DQ[15]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ser_txd       ; Output   ; --            ; --            ; --                    ; --  ;
; wd            ; Output   ; --            ; --            ; --                    ; --  ;
; rama_a[0]     ; Output   ; --            ; --            ; --                    ; 0   ;
; rama_a[1]     ; Output   ; --            ; --            ; --                    ; 0   ;
; rama_a[2]     ; Output   ; --            ; --            ; --                    ; 0   ;
; rama_a[3]     ; Output   ; --            ; --            ; --                    ; 0   ;
; rama_a[4]     ; Output   ; --            ; --            ; --                    ; 0   ;
; rama_a[5]     ; Output   ; --            ; --            ; --                    ; 0   ;
; rama_a[6]     ; Output   ; --            ; --            ; --                    ; 0   ;
; rama_a[7]     ; Output   ; --            ; --            ; --                    ; 0   ;
; rama_a[8]     ; Output   ; --            ; --            ; --                    ; 0   ;
; rama_a[9]     ; Output   ; --            ; --            ; --                    ; 0   ;
; rama_a[10]    ; Output   ; --            ; --            ; --                    ; 0   ;
; rama_a[11]    ; Output   ; --            ; --            ; --                    ; 0   ;
; rama_a[12]    ; Output   ; --            ; --            ; --                    ; 0   ;
; rama_a[13]    ; Output   ; --            ; --            ; --                    ; 0   ;
; rama_a[14]    ; Output   ; --            ; --            ; --                    ; 0   ;
; rama_a[15]    ; Output   ; --            ; --            ; --                    ; 0   ;
; rama_a[16]    ; Output   ; --            ; --            ; --                    ; 0   ;
; rama_a[17]    ; Output   ; --            ; --            ; --                    ; 0   ;
; rama_ncs      ; Output   ; --            ; --            ; --                    ; 0   ;
; rama_noe      ; Output   ; --            ; --            ; --                    ; 0   ;
; rama_nlb      ; Output   ; --            ; --            ; --                    ; --  ;
; rama_nub      ; Output   ; --            ; --            ; --                    ; --  ;
; rama_nwe      ; Output   ; --            ; --            ; --                    ; 0   ;
; LEDR[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[10]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[11]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[12]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[13]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[14]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[15]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[16]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[17]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; TDO           ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_BA_0     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_BA_1     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_LDQM     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_UDQM     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; TCS           ; Input    ; 6             ; 0             ; --                    ; --  ;
; clk           ; Input    ; --            ; --            ; --                    ; --  ;
; TCK           ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[0]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[1]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; KEY[3]        ; Input    ; 0             ; 0             ; --                    ; --  ;
; KEY[2]        ; Input    ; 0             ; 0             ; --                    ; --  ;
; KEY[1]        ; Input    ; 0             ; 0             ; --                    ; --  ;
; KEY[0]        ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[17]        ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[16]        ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[15]        ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[14]        ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[13]        ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[12]        ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[11]        ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[10]        ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[9]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[8]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[7]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[6]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[5]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[4]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[3]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[2]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; TDI           ; Input    ; 0             ; 2             ; --                    ; --  ;
; ser_rxd       ; Input    ; 0             ; 0             ; --                    ; --  ;
+---------------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                    ;
+-----------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                 ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------+-------------------+---------+
; rama_d[0]                                                                                           ;                   ;         ;
;      - sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_din_high[0]~feeder                               ; 0                 ; 0       ;
; rama_d[1]                                                                                           ;                   ;         ;
;      - sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_din_high[1]~feeder                               ; 0                 ; 0       ;
; rama_d[2]                                                                                           ;                   ;         ;
;      - sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_din_high[2]~feeder                               ; 0                 ; 0       ;
; rama_d[3]                                                                                           ;                   ;         ;
;      - sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_din_high[3]~feeder                               ; 0                 ; 0       ;
; rama_d[4]                                                                                           ;                   ;         ;
;      - sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_din_high[4]~feeder                               ; 1                 ; 0       ;
; rama_d[5]                                                                                           ;                   ;         ;
;      - sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_din_high[5]~feeder                               ; 0                 ; 0       ;
; rama_d[6]                                                                                           ;                   ;         ;
;      - sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_din_high[6]~feeder                               ; 0                 ; 0       ;
; rama_d[7]                                                                                           ;                   ;         ;
;      - sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_din_high[7]~feeder                               ; 0                 ; 0       ;
; rama_d[8]                                                                                           ;                   ;         ;
;      - sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_din_high[8]~feeder                               ; 0                 ; 0       ;
; rama_d[9]                                                                                           ;                   ;         ;
;      - sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_din_high[9]~feeder                               ; 0                 ; 0       ;
; rama_d[10]                                                                                          ;                   ;         ;
;      - sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_din_high[10]~feeder                              ; 0                 ; 0       ;
; rama_d[11]                                                                                          ;                   ;         ;
;      - sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_din_high[11]~feeder                              ; 0                 ; 0       ;
; rama_d[12]                                                                                          ;                   ;         ;
;      - sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_din_high[12]~feeder                              ; 0                 ; 0       ;
; rama_d[13]                                                                                          ;                   ;         ;
;      - sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_din_high[13]~feeder                              ; 0                 ; 0       ;
; rama_d[14]                                                                                          ;                   ;         ;
;      - sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_din_high[14]~feeder                              ; 1                 ; 0       ;
; rama_d[15]                                                                                          ;                   ;         ;
;      - sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_din_high[15]~feeder                              ; 0                 ; 0       ;
; DRAM_DQ[0]                                                                                          ;                   ;         ;
;      - sc_de2_mem_if:cmp_scm|sc_sdram_if:cmp_sdram|sdram_controller:sdram|sc_rd_data[0]             ; 1                 ; 0       ;
;      - sc_de2_mem_if:cmp_scm|sc_sdram_if:cmp_sdram|sdram_controller:sdram|sc_rd_data[16]~feeder     ; 1                 ; 0       ;
; DRAM_DQ[1]                                                                                          ;                   ;         ;
;      - sc_de2_mem_if:cmp_scm|sc_sdram_if:cmp_sdram|sdram_controller:sdram|sc_rd_data[1]             ; 0                 ; 0       ;
;      - sc_de2_mem_if:cmp_scm|sc_sdram_if:cmp_sdram|sdram_controller:sdram|sc_rd_data[17]            ; 0                 ; 0       ;
; DRAM_DQ[2]                                                                                          ;                   ;         ;
;      - sc_de2_mem_if:cmp_scm|sc_sdram_if:cmp_sdram|sdram_controller:sdram|sc_rd_data[2]             ; 1                 ; 0       ;
;      - sc_de2_mem_if:cmp_scm|sc_sdram_if:cmp_sdram|sdram_controller:sdram|sc_rd_data[18]~feeder     ; 1                 ; 0       ;
; DRAM_DQ[3]                                                                                          ;                   ;         ;
;      - sc_de2_mem_if:cmp_scm|sc_sdram_if:cmp_sdram|sdram_controller:sdram|sc_rd_data[19]            ; 1                 ; 0       ;
;      - sc_de2_mem_if:cmp_scm|sc_sdram_if:cmp_sdram|sdram_controller:sdram|sc_rd_data[3]             ; 1                 ; 0       ;
; DRAM_DQ[4]                                                                                          ;                   ;         ;
;      - sc_de2_mem_if:cmp_scm|sc_sdram_if:cmp_sdram|sdram_controller:sdram|sc_rd_data[4]             ; 1                 ; 0       ;
;      - sc_de2_mem_if:cmp_scm|sc_sdram_if:cmp_sdram|sdram_controller:sdram|sc_rd_data[20]~feeder     ; 1                 ; 0       ;
; DRAM_DQ[5]                                                                                          ;                   ;         ;
;      - sc_de2_mem_if:cmp_scm|sc_sdram_if:cmp_sdram|sdram_controller:sdram|sc_rd_data[21]            ; 1                 ; 0       ;
;      - sc_de2_mem_if:cmp_scm|sc_sdram_if:cmp_sdram|sdram_controller:sdram|sc_rd_data[5]             ; 1                 ; 0       ;
; DRAM_DQ[6]                                                                                          ;                   ;         ;
;      - sc_de2_mem_if:cmp_scm|sc_sdram_if:cmp_sdram|sdram_controller:sdram|sc_rd_data[22]            ; 0                 ; 0       ;
;      - sc_de2_mem_if:cmp_scm|sc_sdram_if:cmp_sdram|sdram_controller:sdram|sc_rd_data[6]             ; 0                 ; 0       ;
; DRAM_DQ[7]                                                                                          ;                   ;         ;
;      - sc_de2_mem_if:cmp_scm|sc_sdram_if:cmp_sdram|sdram_controller:sdram|sc_rd_data[7]             ; 0                 ; 0       ;
;      - sc_de2_mem_if:cmp_scm|sc_sdram_if:cmp_sdram|sdram_controller:sdram|sc_rd_data[23]            ; 0                 ; 0       ;
; DRAM_DQ[8]                                                                                          ;                   ;         ;
;      - sc_de2_mem_if:cmp_scm|sc_sdram_if:cmp_sdram|sdram_controller:sdram|sc_rd_data[8]             ; 1                 ; 0       ;
;      - sc_de2_mem_if:cmp_scm|sc_sdram_if:cmp_sdram|sdram_controller:sdram|sc_rd_data[24]            ; 1                 ; 0       ;
; DRAM_DQ[9]                                                                                          ;                   ;         ;
;      - sc_de2_mem_if:cmp_scm|sc_sdram_if:cmp_sdram|sdram_controller:sdram|sc_rd_data[9]             ; 1                 ; 0       ;
;      - sc_de2_mem_if:cmp_scm|sc_sdram_if:cmp_sdram|sdram_controller:sdram|sc_rd_data[25]            ; 1                 ; 0       ;
; DRAM_DQ[10]                                                                                         ;                   ;         ;
;      - sc_de2_mem_if:cmp_scm|sc_sdram_if:cmp_sdram|sdram_controller:sdram|sc_rd_data[10]            ; 0                 ; 0       ;
;      - sc_de2_mem_if:cmp_scm|sc_sdram_if:cmp_sdram|sdram_controller:sdram|sc_rd_data[26]            ; 0                 ; 0       ;
; DRAM_DQ[11]                                                                                         ;                   ;         ;
;      - sc_de2_mem_if:cmp_scm|sc_sdram_if:cmp_sdram|sdram_controller:sdram|sc_rd_data[11]            ; 0                 ; 0       ;
;      - sc_de2_mem_if:cmp_scm|sc_sdram_if:cmp_sdram|sdram_controller:sdram|sc_rd_data[27]~feeder     ; 0                 ; 0       ;
; DRAM_DQ[12]                                                                                         ;                   ;         ;
;      - sc_de2_mem_if:cmp_scm|sc_sdram_if:cmp_sdram|sdram_controller:sdram|sc_rd_data[12]            ; 1                 ; 0       ;
;      - sc_de2_mem_if:cmp_scm|sc_sdram_if:cmp_sdram|sdram_controller:sdram|sc_rd_data[28]~feeder     ; 1                 ; 0       ;
; DRAM_DQ[13]                                                                                         ;                   ;         ;
;      - sc_de2_mem_if:cmp_scm|sc_sdram_if:cmp_sdram|sdram_controller:sdram|sc_rd_data[13]            ; 1                 ; 0       ;
;      - sc_de2_mem_if:cmp_scm|sc_sdram_if:cmp_sdram|sdram_controller:sdram|sc_rd_data[29]            ; 1                 ; 0       ;
; DRAM_DQ[14]                                                                                         ;                   ;         ;
;      - sc_de2_mem_if:cmp_scm|sc_sdram_if:cmp_sdram|sdram_controller:sdram|sc_rd_data[14]            ; 1                 ; 0       ;
;      - sc_de2_mem_if:cmp_scm|sc_sdram_if:cmp_sdram|sdram_controller:sdram|sc_rd_data[30]            ; 1                 ; 0       ;
; DRAM_DQ[15]                                                                                         ;                   ;         ;
;      - sc_de2_mem_if:cmp_scm|sc_sdram_if:cmp_sdram|sdram_controller:sdram|sc_rd_data[15]            ; 0                 ; 0       ;
;      - sc_de2_mem_if:cmp_scm|sc_sdram_if:cmp_sdram|sdram_controller:sdram|sc_rd_data[31]            ; 0                 ; 0       ;
; TCS                                                                                                 ;                   ;         ;
;      - scio:cmp_io|sc_jtag_uart:cmp_jtag_ua|usb_jtag:cmp_USB_JTAG|JTAG_TRANS:u1|rCont[2]            ; 0                 ; 6       ;
;      - scio:cmp_io|sc_jtag_uart:cmp_jtag_ua|usb_jtag:cmp_USB_JTAG|JTAG_TRANS:u1|rCont[1]            ; 0                 ; 6       ;
;      - scio:cmp_io|sc_jtag_uart:cmp_jtag_ua|usb_jtag:cmp_USB_JTAG|JTAG_TRANS:u1|rCont[0]            ; 0                 ; 6       ;
;      - scio:cmp_io|sc_jtag_uart:cmp_jtag_ua|usb_jtag:cmp_USB_JTAG|JTAG_TRANS:u1|oTxD_Done           ; 0                 ; 6       ;
;      - scio:cmp_io|sc_jtag_uart:cmp_jtag_ua|usb_jtag:cmp_USB_JTAG|JTAG_REC:u0|oRxD_Ready            ; 0                 ; 6       ;
;      - scio:cmp_io|sc_jtag_uart:cmp_jtag_ua|usb_jtag:cmp_USB_JTAG|JTAG_REC:u0|rCont[2]              ; 0                 ; 6       ;
;      - scio:cmp_io|sc_jtag_uart:cmp_jtag_ua|usb_jtag:cmp_USB_JTAG|JTAG_REC:u0|rCont[1]              ; 0                 ; 6       ;
;      - scio:cmp_io|sc_jtag_uart:cmp_jtag_ua|usb_jtag:cmp_USB_JTAG|JTAG_REC:u0|rCont[0]              ; 0                 ; 6       ;
;      - scio:cmp_io|sc_jtag_uart:cmp_jtag_ua|usb_jtag:cmp_USB_JTAG|JTAG_REC:u0|rDATA[1]              ; 1                 ; 0       ;
;      - scio:cmp_io|sc_jtag_uart:cmp_jtag_ua|usb_jtag:cmp_USB_JTAG|JTAG_REC:u0|oRxD_DATA[7]~745      ; 1                 ; 0       ;
;      - scio:cmp_io|sc_jtag_uart:cmp_jtag_ua|usb_jtag:cmp_USB_JTAG|JTAG_REC:u0|rDATA[2]              ; 1                 ; 0       ;
;      - scio:cmp_io|sc_jtag_uart:cmp_jtag_ua|usb_jtag:cmp_USB_JTAG|JTAG_REC:u0|rDATA[7]              ; 1                 ; 0       ;
;      - scio:cmp_io|sc_jtag_uart:cmp_jtag_ua|usb_jtag:cmp_USB_JTAG|JTAG_REC:u0|rDATA[6]              ; 1                 ; 0       ;
;      - scio:cmp_io|sc_jtag_uart:cmp_jtag_ua|usb_jtag:cmp_USB_JTAG|JTAG_REC:u0|rDATA[5]              ; 1                 ; 0       ;
;      - scio:cmp_io|sc_jtag_uart:cmp_jtag_ua|usb_jtag:cmp_USB_JTAG|JTAG_REC:u0|rDATA[4]              ; 1                 ; 0       ;
;      - scio:cmp_io|sc_jtag_uart:cmp_jtag_ua|usb_jtag:cmp_USB_JTAG|JTAG_REC:u0|rDATA[3]              ; 1                 ; 0       ;
;      - TDO                                                                                          ; 0                 ; 6       ;
; clk                                                                                                 ;                   ;         ;
; TCK                                                                                                 ;                   ;         ;
;      - clk_clock:cmp_clk_clock|clk_clock_altclkctrl_hia:clk_clock_altclkctrl_hia_component|clkctrl1 ; 0                 ; 0       ;
; SW[0]                                                                                               ;                   ;         ;
; SW[1]                                                                                               ;                   ;         ;
; KEY[3]                                                                                              ;                   ;         ;
;      - scio:cmp_io|sc_de2:cmp_de2_peri|rd_data~1125                                                 ; 1                 ; 0       ;
; KEY[2]                                                                                              ;                   ;         ;
;      - scio:cmp_io|sc_de2:cmp_de2_peri|rd_data~1127                                                 ; 0                 ; 0       ;
; KEY[1]                                                                                              ;                   ;         ;
;      - scio:cmp_io|sc_de2:cmp_de2_peri|rd_data~1129                                                 ; 1                 ; 0       ;
; KEY[0]                                                                                              ;                   ;         ;
;      - scio:cmp_io|sc_de2:cmp_de2_peri|rd_data~1131                                                 ; 1                 ; 0       ;
; SW[17]                                                                                              ;                   ;         ;
;      - scio:cmp_io|sc_de2:cmp_de2_peri|rd_data~1133                                                 ; 1                 ; 0       ;
; SW[16]                                                                                              ;                   ;         ;
;      - scio:cmp_io|sc_de2:cmp_de2_peri|rd_data~1135                                                 ; 1                 ; 0       ;
; SW[15]                                                                                              ;                   ;         ;
;      - scio:cmp_io|sc_de2:cmp_de2_peri|rd_data~1137                                                 ; 1                 ; 0       ;
; SW[14]                                                                                              ;                   ;         ;
;      - scio:cmp_io|sc_de2:cmp_de2_peri|rd_data~1139                                                 ; 0                 ; 0       ;
; SW[13]                                                                                              ;                   ;         ;
;      - scio:cmp_io|sc_de2:cmp_de2_peri|rd_data~1141                                                 ; 0                 ; 0       ;
; SW[12]                                                                                              ;                   ;         ;
; SW[11]                                                                                              ;                   ;         ;
; SW[10]                                                                                              ;                   ;         ;
; SW[9]                                                                                               ;                   ;         ;
; SW[8]                                                                                               ;                   ;         ;
; SW[7]                                                                                               ;                   ;         ;
; SW[6]                                                                                               ;                   ;         ;
; SW[5]                                                                                               ;                   ;         ;
; SW[4]                                                                                               ;                   ;         ;
; SW[3]                                                                                               ;                   ;         ;
; SW[2]                                                                                               ;                   ;         ;
; TDI                                                                                                 ;                   ;         ;
;      - scio:cmp_io|sc_jtag_uart:cmp_jtag_ua|usb_jtag:cmp_USB_JTAG|JTAG_REC:u0|oRxD_DATA[7]          ; 1                 ; 2       ;
;      - scio:cmp_io|sc_jtag_uart:cmp_jtag_ua|usb_jtag:cmp_USB_JTAG|JTAG_REC:u0|rDATA[7]~feeder       ; 1                 ; 2       ;
; ser_rxd                                                                                             ;                   ;         ;
;      - scio:cmp_io|sc_uart:cmp_ua|rxd_reg[0]~feeder                                                 ; 0                 ; 0       ;
+-----------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                          ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; TCK                                                                                                                                           ; PIN_D14            ; 6       ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; VCC                       ;
; TCS                                                                                                                                           ; PIN_A14            ; 17      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                           ; PIN_N2             ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; cyc2_pll:pll_inst|altpll:altpll_component|_clk0                                                                                               ; PLL_1              ; 1766    ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; int_res                                                                                                                                       ; LCFF_X24_Y8_N5     ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; int_res                                                                                                                                       ; LCFF_X24_Y8_N5     ; 1480    ; Async. clear               ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; jopcpu:cpm_cpu|Mux32~80                                                                                                                       ; LCCOMB_X20_Y6_N12  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|core:cmp_core|bcfetch:cmp_bcf|irq_out.ack_irq~19                                                                               ; LCCOMB_X25_Y8_N8   ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|core:cmp_core|decode:cmp_dec|ena_a                                                                                             ; LCFF_X24_Y17_N17   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|core:cmp_core|decode:cmp_dec|ena_ar                                                                                            ; LCFF_X16_Y15_N29   ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|core:cmp_core|decode:cmp_dec|ena_b                                                                                             ; LCFF_X21_Y16_N25   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|core:cmp_core|decode:cmp_dec|ena_jpc                                                                                           ; LCFF_X25_Y15_N7    ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|core:cmp_core|decode:cmp_dec|ena_vp                                                                                            ; LCFF_X16_Y15_N25   ; 38      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|core:cmp_core|fetch:cmp_fch|ir[0]                                                                                              ; LCFF_X23_Y17_N1    ; 50      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|core:cmp_core|fetch:cmp_fch|rom:cmp_rom|lpm_rom:cmp_rom|altrom:srom|altsyncram:rom_block|altsyncram_kh11:auto_generated|q_a[8] ; M4K_X52_Y16        ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|core:cmp_core|fetch:cmp_fch|rom:cmp_rom|lpm_rom:cmp_rom|altrom:srom|altsyncram:rom_block|altsyncram_kh11:auto_generated|q_a[9] ; M4K_X52_Y16        ; 37      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|core:cmp_core|stack:cmp_stk|ram:cmp_ram|wren_dly                                                                               ; LCFF_X16_Y17_N1    ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|extension:cmp_ext|Equal0~123                                                                                                   ; LCCOMB_X25_Y15_N10 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|extension:cmp_ext|mem_in.bc_rd                                                                                                 ; LCFF_X24_Y12_N21   ; 20      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|extension:cmp_ext|mem_in.copy                                                                                                  ; LCFF_X25_Y14_N23   ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|extension:cmp_ext|mem_in.getfield~72                                                                                           ; LCCOMB_X24_Y10_N24 ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|extension:cmp_ext|mul:cmp_mul|b[1]                                                                                             ; LCFF_X18_Y18_N21   ; 31      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|extension:cmp_ext|mul:cmp_mul|p[0]~503                                                                                         ; LCCOMB_X28_Y13_N22 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|extension:cmp_ext|mul_wr                                                                                                       ; LCFF_X25_Y14_N17   ; 97      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|Add4~2675                                                                                                       ; LCCOMB_X18_Y7_N6   ; 63      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|bc_len[1]~904                                                                                                   ; LCCOMB_X28_Y11_N6  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|bc_wr_addr[0]~179                                                                                               ; LCCOMB_X24_Y9_N10  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|cache:cmp_cache|Decoder3~256                                                                                    ; LCCOMB_X36_Y13_N2  ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|cache:cmp_cache|Decoder3~257                                                                                    ; LCCOMB_X38_Y13_N16 ; 6       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|cache:cmp_cache|Decoder3~258                                                                                    ; LCCOMB_X38_Y13_N20 ; 6       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|cache:cmp_cache|Decoder3~259                                                                                    ; LCCOMB_X38_Y13_N26 ; 6       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|cache:cmp_cache|Decoder3~260                                                                                    ; LCCOMB_X38_Y13_N0  ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|cache:cmp_cache|Decoder3~261                                                                                    ; LCCOMB_X38_Y14_N18 ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|cache:cmp_cache|Decoder3~262                                                                                    ; LCCOMB_X36_Y13_N12 ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|cache:cmp_cache|Decoder3~263                                                                                    ; LCCOMB_X36_Y14_N12 ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|cache:cmp_cache|Decoder3~264                                                                                    ; LCCOMB_X36_Y12_N22 ; 6       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|cache:cmp_cache|Decoder3~265                                                                                    ; LCCOMB_X36_Y13_N24 ; 6       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|cache:cmp_cache|Decoder3~266                                                                                    ; LCCOMB_X36_Y13_N18 ; 6       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|cache:cmp_cache|Decoder3~267                                                                                    ; LCCOMB_X36_Y13_N0  ; 6       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|cache:cmp_cache|Decoder3~268                                                                                    ; LCCOMB_X36_Y13_N4  ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|cache:cmp_cache|Decoder3~269                                                                                    ; LCCOMB_X38_Y13_N22 ; 6       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|cache:cmp_cache|Decoder3~270                                                                                    ; LCCOMB_X38_Y13_N18 ; 6       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|cache:cmp_cache|Decoder3~271                                                                                    ; LCCOMB_X38_Y13_N4  ; 6       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|cache:cmp_cache|state.s1                                                                                        ; LCFF_X24_Y9_N25    ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|cache:cmp_cache|state.s2                                                                                        ; LCFF_X32_Y13_N5    ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|cache:cmp_cache|tag[0][17]~5275                                                                                 ; LCCOMB_X36_Y14_N16 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|cache:cmp_cache|tag[10][17]~5142                                                                                ; LCCOMB_X31_Y16_N0  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|cache:cmp_cache|tag[11][17]~5123                                                                                ; LCCOMB_X36_Y15_N14 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|cache:cmp_cache|tag[12][17]~5028                                                                                ; LCCOMB_X36_Y12_N16 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|cache:cmp_cache|tag[13][17]~5009                                                                                ; LCCOMB_X31_Y15_N0  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|cache:cmp_cache|tag[14][17]~5047                                                                                ; LCCOMB_X34_Y12_N20 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|cache:cmp_cache|tag[15][17]~5066                                                                                ; LCCOMB_X31_Y15_N18 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|cache:cmp_cache|tag[1][17]~5294                                                                                 ; LCCOMB_X33_Y11_N20 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|cache:cmp_cache|tag[2][17]~5237                                                                                 ; LCCOMB_X34_Y11_N10 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|cache:cmp_cache|tag[3][17]~5256                                                                                 ; LCCOMB_X34_Y14_N20 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|cache:cmp_cache|tag[4][17]~5218                                                                                 ; LCCOMB_X37_Y14_N20 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|cache:cmp_cache|tag[5][17]~5199                                                                                 ; LCCOMB_X31_Y11_N6  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|cache:cmp_cache|tag[6][17]~5180                                                                                 ; LCCOMB_X35_Y14_N0  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|cache:cmp_cache|tag[7][17]~5161                                                                                 ; LCCOMB_X35_Y16_N22 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|cache:cmp_cache|tag[8][17]~5104                                                                                 ; LCCOMB_X35_Y14_N28 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|cache:cmp_cache|tag[9][17]~5085                                                                                 ; LCCOMB_X33_Y14_N8  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|pos_reg[4]~1180                                                                                                 ; LCCOMB_X19_Y10_N0  ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|state.bc_wr                                                                                                     ; LCFF_X24_Y9_N27    ; 22      ; Sync. load, Write enable   ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|state.cp0                                                                                                       ; LCFF_X23_Y10_N19   ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|state.cp3                                                                                                       ; LCFF_X21_Y10_N29   ; 133     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|state.cpstop                                                                                                    ; LCFF_X20_Y10_N15   ; 25      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|value[18]~3033                                                                                                  ; LCCOMB_X25_Y11_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|WideOr4                                                                                               ; LCCOMB_X19_Y4_N24  ; 16      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|process0~0                                                                                            ; LCCOMB_X19_Y7_N2   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|process0~71                                                                                           ; LCCOMB_X19_Y4_N28  ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_din_high[6]~879                                                                                   ; LCCOMB_X18_Y4_N18  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_din_reg[22]~1079                                                                                  ; LCCOMB_X20_Y4_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sc_de2_mem_if:cmp_scm|sc_sdram_if:cmp_sdram|sdram_controller:sdram|always0~181                                                                ; LCCOMB_X19_Y4_N0   ; 57      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sc_de2_mem_if:cmp_scm|sc_sdram_if:cmp_sdram|sdram_controller:sdram|current_init_state.INIT_IDLE                                               ; LCFF_X11_Y8_N3     ; 18      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sc_de2_mem_if:cmp_scm|sc_sdram_if:cmp_sdram|sdram_controller:sdram|current_state.READ4_ST                                                     ; LCFF_X18_Y6_N7     ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sc_de2_mem_if:cmp_scm|sc_sdram_if:cmp_sdram|sdram_controller:sdram|current_state.READ_PRE_ST                                                  ; LCFF_X18_Y6_N1     ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sc_de2_mem_if:cmp_scm|sc_sdram_if:cmp_sdram|sdram_controller:sdram|current_state.REFRESH_WAIT_ST                                              ; LCFF_X12_Y6_N31    ; 29      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; sc_de2_mem_if:cmp_scm|sc_sdram_if:cmp_sdram|sdram_controller:sdram|dram_dq_r[0]~281                                                           ; LCCOMB_X1_Y6_N0    ; 16      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sc_de2_mem_if:cmp_scm|sc_sdram_if:cmp_sdram|sdram_controller:sdram|dram_we_n_r~5                                                              ; LCCOMB_X12_Y8_N26  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sc_de2_mem_if:cmp_scm|sc_sdram_if:cmp_sdram|sdram_controller:sdram|rfsh_int_cntr[23]~1049                                                     ; LCCOMB_X11_Y6_N26  ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sc_de2_mem_if:cmp_scm|sc_sdram_if:cmp_sdram|sdram_controller:sdram|sc_rdy_cnt[0]~535                                                          ; LCCOMB_X18_Y6_N8   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sc_de2_mem_if:cmp_scm|sram_sc_mem_out.wr~132                                                                                                  ; LCCOMB_X19_Y4_N10  ; 37      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; scio:cmp_io|process0~61                                                                                                                       ; LCCOMB_X19_Y7_N30  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; scio:cmp_io|sc_de2:cmp_de2_peri|Equal0~69                                                                                                     ; LCCOMB_X17_Y8_N16  ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; scio:cmp_io|sc_de2:cmp_de2_peri|Equal1~93                                                                                                     ; LCCOMB_X18_Y7_N28  ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; scio:cmp_io|sc_de2:cmp_de2_peri|WritableMem[0]~3542                                                                                           ; LCCOMB_X19_Y7_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; scio:cmp_io|sc_de2:cmp_de2_peri|WritableMem[32]~3543                                                                                          ; LCCOMB_X19_Y7_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; scio:cmp_io|sc_de2:cmp_de2_peri|WritableMem[64]~3544                                                                                          ; LCCOMB_X17_Y7_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; scio:cmp_io|sc_de2:cmp_de2_peri|rd_data[22]~1121                                                                                              ; LCCOMB_X19_Y7_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; scio:cmp_io|sc_jtag_uart:cmp_jtag_ua|TxD_Buffer[7]~592                                                                                        ; LCCOMB_X23_Y4_N6   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; scio:cmp_io|sc_jtag_uart:cmp_jtag_ua|rx_buf[7]~663                                                                                            ; LCCOMB_X23_Y4_N28  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; scio:cmp_io|sc_jtag_uart:cmp_jtag_ua|usb_jtag:cmp_USB_JTAG|JTAG_REC:u0|oRxD_DATA[7]~745                                                       ; LCCOMB_X27_Y5_N10  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; scio:cmp_io|sc_jtag_uart:cmp_jtag_ua|usb_jtag:cmp_USB_JTAG|mTCK                                                                               ; LCFF_X32_Y2_N21    ; 19      ; Clock                      ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; scio:cmp_io|sc_jtag_uart:cmp_jtag_ua|usb_jtag:cmp_USB_JTAG|oRxD_DATA[7]~745                                                                   ; LCCOMB_X23_Y4_N0   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; scio:cmp_io|sc_rd[1]~112                                                                                                                      ; LCCOMB_X23_Y5_N30  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; scio:cmp_io|sc_rd[2]~113                                                                                                                      ; LCCOMB_X19_Y7_N4   ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; scio:cmp_io|sc_sys:cmp_sys|Equal1~66                                                                                                          ; LCCOMB_X9_Y6_N24   ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; scio:cmp_io|sc_sys:cmp_sys|exc_type[0]~767                                                                                                    ; LCCOMB_X20_Y7_N16  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; scio:cmp_io|sc_sys:cmp_sys|exc_type[0]~769                                                                                                    ; LCCOMB_X24_Y6_N20  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; scio:cmp_io|sc_sys:cmp_sys|mask[2]~25                                                                                                         ; LCCOMB_X19_Y7_N14  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; scio:cmp_io|sc_sys:cmp_sys|rd_data[22]~2001                                                                                                   ; LCCOMB_X20_Y7_N30  ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; scio:cmp_io|sc_sys:cmp_sys|rd_data[4]~2002                                                                                                    ; LCCOMB_X21_Y5_N30  ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; scio:cmp_io|sc_sys:cmp_sys|timer_cnt[31]~138                                                                                                  ; LCCOMB_X20_Y7_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; scio:cmp_io|sc_uart:cmp_ua|Equal0~50                                                                                                          ; LCCOMB_X28_Y6_N0   ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; scio:cmp_io|sc_uart:cmp_ua|fifo:cmp_rf|fifo_elem:\g1:0:f1|buf[7]~750                                                                          ; LCCOMB_X28_Y7_N16  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; scio:cmp_io|sc_uart:cmp_ua|fifo:cmp_rf|fifo_elem:\g1:1:f1|buf[7]~670                                                                          ; LCCOMB_X24_Y8_N16  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; scio:cmp_io|sc_uart:cmp_ua|fifo:cmp_tf|fifo_elem:\g1:0:f1|f~149                                                                               ; LCCOMB_X25_Y4_N18  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; scio:cmp_io|sc_uart:cmp_ua|fifo:cmp_tf|fifo_elem:\g1:1:f1|buf[2]~997                                                                          ; LCCOMB_X27_Y4_N2   ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; scio:cmp_io|sc_uart:cmp_ua|i[0]~190                                                                                                           ; LCCOMB_X27_Y4_N24  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; scio:cmp_io|sc_uart:cmp_ua|rsr[8]~1066                                                                                                        ; LCCOMB_X29_Y7_N14  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; scio:cmp_io|sc_uart:cmp_ua|tsr[0]~1553                                                                                                        ; LCCOMB_X28_Y4_N30  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; scio:cmp_io|sc_uart:cmp_ua|uart_tx_state                                                                                                      ; LCFF_X27_Y4_N15    ; 18      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                       ;
+-----------------------------------------------------------------+-----------------+---------+----------------------+------------------+---------------------------+
; Name                                                            ; Location        ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------+-----------------+---------+----------------------+------------------+---------------------------+
; TCK                                                             ; PIN_D14         ; 6       ; Global Clock         ; GCLK0            ; VCC                       ;
; cyc2_pll:pll_inst|altpll:altpll_component|_clk0                 ; PLL_1           ; 1766    ; Global Clock         ; GCLK3            ; --                        ;
; int_res                                                         ; LCFF_X24_Y8_N5  ; 1480    ; Global Clock         ; GCLK14           ; --                        ;
; scio:cmp_io|sc_jtag_uart:cmp_jtag_ua|usb_jtag:cmp_USB_JTAG|mTCK ; LCFF_X32_Y2_N21 ; 19      ; Global Clock         ; GCLK13           ; --                        ;
+-----------------------------------------------------------------+-----------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                          ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+---------+
; jopcpu:cpm_cpu|mem_sc:cmp_mem|state.cp3                                                                                                       ; 133     ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|jbc:cmp_jbc|altsyncram:alt_jbc|altsyncram_5pi1:auto_generated|q_b[1]                                            ; 102     ;
; jopcpu:cpm_cpu|extension:cmp_ext|mul_wr                                                                                                       ; 97      ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|jbc:cmp_jbc|altsyncram:alt_jbc|altsyncram_5pi1:auto_generated|q_b[2]                                            ; 95      ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|jbc:cmp_jbc|altsyncram:alt_jbc|altsyncram_5pi1:auto_generated|q_b[0]                                            ; 88      ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|cache:cmp_cache|nxt[0]                                                                                          ; 82      ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|cache:cmp_cache|nxt[1]                                                                                          ; 82      ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|cache:cmp_cache|nxt[2]                                                                                          ; 82      ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|cache:cmp_cache|nxt[3]                                                                                          ; 82      ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|jbc:cmp_jbc|altsyncram:alt_jbc|altsyncram_5pi1:auto_generated|q_b[3]                                            ; 82      ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|jbc:cmp_jbc|altsyncram:alt_jbc|altsyncram_5pi1:auto_generated|q_b[4]                                            ; 76      ;
; jopcpu:cpm_cpu|core:cmp_core|stack:cmp_stk|a[4]                                                                                               ; 74      ;
; jopcpu:cpm_cpu|mux_mem[1]~40                                                                                                                  ; 73      ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|Add4~2675                                                                                                       ; 63      ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|jbc:cmp_jbc|altsyncram:alt_jbc|altsyncram_5pi1:auto_generated|q_b[6]                                            ; 61      ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|jbc:cmp_jbc|altsyncram:alt_jbc|altsyncram_5pi1:auto_generated|q_b[5]                                            ; 61      ;
; sc_de2_mem_if:cmp_scm|sc_sdram_if:cmp_sdram|sdram_controller:sdram|always0~181                                                                ; 57      ;
; jopcpu:cpm_cpu|core:cmp_core|fetch:cmp_fch|ir[1]                                                                                              ; 55      ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|bc_len[9]                                                                                                       ; 53      ;
; jopcpu:cpm_cpu|core:cmp_core|fetch:cmp_fch|ir[0]                                                                                              ; 50      ;
; jopcpu:cpm_cpu|core:cmp_core|fetch:cmp_fch|ir[2]                                                                                              ; 50      ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|jbc:cmp_jbc|altsyncram:alt_jbc|altsyncram_5pi1:auto_generated|q_b[7]                                            ; 45      ;
; jopcpu:cpm_cpu|core:cmp_core|stack:cmp_stk|shift:cmp_shf|Equal0~19                                                                            ; 44      ;
; jopcpu:cpm_cpu|core:cmp_core|fetch:cmp_fch|ir[3]                                                                                              ; 42      ;
; jopcpu:cpm_cpu|extension:cmp_ext|mem_scio_wr                                                                                                  ; 42      ;
; jopcpu:cpm_cpu|core:cmp_core|decode:cmp_dec|ena_vp                                                                                            ; 38      ;
; jopcpu:cpm_cpu|core:cmp_core|stack:cmp_stk|a[3]                                                                                               ; 38      ;
; ~GND                                                                                                                                          ; 37      ;
; jopcpu:cpm_cpu|core:cmp_core|stack:cmp_stk|shift:cmp_shf|shiftcnt[1]~186                                                                      ; 37      ;
; jopcpu:cpm_cpu|core:cmp_core|stack:cmp_stk|shift:cmp_shf|shiftcnt[2]~185                                                                      ; 37      ;
; jopcpu:cpm_cpu|core:cmp_core|decode:cmp_dec|sel_shf[1]                                                                                        ; 37      ;
; sc_de2_mem_if:cmp_scm|sram_sc_mem_out.wr~132                                                                                                  ; 37      ;
; jopcpu:cpm_cpu|core:cmp_core|fetch:cmp_fch|rom:cmp_rom|lpm_rom:cmp_rom|altrom:srom|altsyncram:rom_block|altsyncram_kh11:auto_generated|q_a[9] ; 37      ;
; scio:cmp_io|sc_sys:cmp_sys|Equal1~66                                                                                                          ; 36      ;
; jopcpu:cpm_cpu|core:cmp_core|decode:cmp_dec|sel_shf[0]                                                                                        ; 35      ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|addr_reg[4]                                                                                                     ; 35      ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|addr_reg[5]                                                                                                     ; 35      ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|addr_reg[6]                                                                                                     ; 35      ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|addr_reg[7]                                                                                                     ; 35      ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|addr_reg[8]                                                                                                     ; 35      ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|addr_reg[9]                                                                                                     ; 35      ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|addr_reg[10]                                                                                                    ; 35      ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|addr_reg[11]                                                                                                    ; 35      ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|addr_reg[12]                                                                                                    ; 35      ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|addr_reg[13]                                                                                                    ; 35      ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|addr_reg[14]                                                                                                    ; 35      ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|addr_reg[15]                                                                                                    ; 35      ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|addr_reg[16]                                                                                                    ; 35      ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|addr_reg[17]                                                                                                    ; 35      ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|addr_reg[3]                                                                                                     ; 35      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------+--------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                               ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                         ; Location                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------+--------------------------------------------------------------------------------------------------------+
; jopcpu:cpm_cpu|core:cmp_core|bcfetch:cmp_bcf|altsyncram:Mux3_rtl_0|altsyncram_s8u:auto_generated|ALTSYNCRAM                                                                        ; AUTO ; ROM              ; Single Clock ; 256          ; 4            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1024  ; 256                         ; 4                           ; --                          ; --                          ; 1024                ; 1    ; jop0.rtl.mif                ; M4K_X26_Y20                                                                                            ;
; jopcpu:cpm_cpu|core:cmp_core|fetch:cmp_fch|rom:cmp_rom|lpm_rom:cmp_rom|altrom:srom|altsyncram:rom_block|altsyncram_kh11:auto_generated|ALTSYNCRAM                                  ; AUTO ; ROM              ; Single Clock ; 2048         ; 10           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 20480 ; 2048                        ; 10                          ; --                          ; --                          ; 20480               ; 5    ; ../../asm/generated/rom.mif ; M4K_X52_Y16, M4K_X52_Y14, M4K_X52_Y17, M4K_X52_Y15, M4K_X52_Y18                                        ;
; jopcpu:cpm_cpu|core:cmp_core|stack:cmp_stk|ram:cmp_ram|lpm_ram_dp:cmp_ram|altdpram:sram|altsyncram:ram_block|altsyncram_d2t1:auto_generated|altsyncram_pnl1:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 8    ; ../../asm/generated/ram.mif ; M4K_X13_Y18, M4K_X13_Y19, M4K_X13_Y13, M4K_X13_Y12, M4K_X13_Y15, M4K_X13_Y14, M4K_X13_Y17, M4K_X13_Y16 ;
; jopcpu:cpm_cpu|mem_sc:cmp_mem|jbc:cmp_jbc|altsyncram:alt_jbc|altsyncram_5pi1:auto_generated|ALTSYNCRAM                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 4096         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 4096                        ; 8                           ; 32768               ; 8    ; None                        ; M4K_X26_Y13, M4K_X26_Y17, M4K_X26_Y18, M4K_X26_Y15, M4K_X26_Y14, M4K_X26_Y16, M4K_X26_Y12, M4K_X26_Y19 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------+--------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 6,355 / 94,460 ( 7 % ) ;
; C16 interconnects          ; 63 / 3,315 ( 2 % )     ;
; C4 interconnects           ; 3,330 / 60,840 ( 5 % ) ;
; Direct links               ; 810 / 94,460 ( < 1 % ) ;
; Global clocks              ; 4 / 16 ( 25 % )        ;
; Local interconnects        ; 2,095 / 33,216 ( 6 % ) ;
; R24 interconnects          ; 252 / 3,091 ( 8 % )    ;
; R4 interconnects           ; 4,036 / 81,294 ( 5 % ) ;
+----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.09) ; Number of LABs  (Total = 298) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 12                            ;
; 2                                           ; 3                             ;
; 3                                           ; 8                             ;
; 4                                           ; 6                             ;
; 5                                           ; 5                             ;
; 6                                           ; 5                             ;
; 7                                           ; 6                             ;
; 8                                           ; 5                             ;
; 9                                           ; 5                             ;
; 10                                          ; 8                             ;
; 11                                          ; 3                             ;
; 12                                          ; 16                            ;
; 13                                          ; 15                            ;
; 14                                          ; 16                            ;
; 15                                          ; 31                            ;
; 16                                          ; 154                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.22) ; Number of LABs  (Total = 298) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 219                           ;
; 1 Clock                            ; 246                           ;
; 1 Clock enable                     ; 99                            ;
; 1 Sync. clear                      ; 6                             ;
; 1 Sync. load                       ; 29                            ;
; 2 Clock enables                    ; 60                            ;
; 2 Clocks                           ; 2                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.24) ; Number of LABs  (Total = 298) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 6                             ;
; 2                                            ; 7                             ;
; 3                                            ; 4                             ;
; 4                                            ; 3                             ;
; 5                                            ; 7                             ;
; 6                                            ; 4                             ;
; 7                                            ; 6                             ;
; 8                                            ; 5                             ;
; 9                                            ; 3                             ;
; 10                                           ; 8                             ;
; 11                                           ; 3                             ;
; 12                                           ; 4                             ;
; 13                                           ; 6                             ;
; 14                                           ; 12                            ;
; 15                                           ; 7                             ;
; 16                                           ; 27                            ;
; 17                                           ; 20                            ;
; 18                                           ; 15                            ;
; 19                                           ; 14                            ;
; 20                                           ; 10                            ;
; 21                                           ; 15                            ;
; 22                                           ; 18                            ;
; 23                                           ; 10                            ;
; 24                                           ; 11                            ;
; 25                                           ; 14                            ;
; 26                                           ; 24                            ;
; 27                                           ; 7                             ;
; 28                                           ; 6                             ;
; 29                                           ; 8                             ;
; 30                                           ; 4                             ;
; 31                                           ; 3                             ;
; 32                                           ; 7                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.12) ; Number of LABs  (Total = 298) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 23                            ;
; 2                                               ; 28                            ;
; 3                                               ; 21                            ;
; 4                                               ; 25                            ;
; 5                                               ; 17                            ;
; 6                                               ; 17                            ;
; 7                                               ; 17                            ;
; 8                                               ; 21                            ;
; 9                                               ; 18                            ;
; 10                                              ; 11                            ;
; 11                                              ; 15                            ;
; 12                                              ; 19                            ;
; 13                                              ; 9                             ;
; 14                                              ; 6                             ;
; 15                                              ; 10                            ;
; 16                                              ; 31                            ;
; 17                                              ; 3                             ;
; 18                                              ; 3                             ;
; 19                                              ; 0                             ;
; 20                                              ; 0                             ;
; 21                                              ; 2                             ;
; 22                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 19.50) ; Number of LABs  (Total = 298) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 3                             ;
; 3                                            ; 11                            ;
; 4                                            ; 8                             ;
; 5                                            ; 5                             ;
; 6                                            ; 14                            ;
; 7                                            ; 4                             ;
; 8                                            ; 7                             ;
; 9                                            ; 5                             ;
; 10                                           ; 9                             ;
; 11                                           ; 5                             ;
; 12                                           ; 8                             ;
; 13                                           ; 6                             ;
; 14                                           ; 20                            ;
; 15                                           ; 9                             ;
; 16                                           ; 9                             ;
; 17                                           ; 7                             ;
; 18                                           ; 11                            ;
; 19                                           ; 11                            ;
; 20                                           ; 8                             ;
; 21                                           ; 4                             ;
; 22                                           ; 5                             ;
; 23                                           ; 7                             ;
; 24                                           ; 10                            ;
; 25                                           ; 7                             ;
; 26                                           ; 8                             ;
; 27                                           ; 7                             ;
; 28                                           ; 13                            ;
; 29                                           ; 11                            ;
; 30                                           ; 15                            ;
; 31                                           ; 17                            ;
; 32                                           ; 24                            ;
; 33                                           ; 6                             ;
; 34                                           ; 1                             ;
; 35                                           ; 0                             ;
; 36                                           ; 1                             ;
; 37                                           ; 1                             ;
; 38                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As input tri-stated      ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 7.2 Build 207 03/18/2008 Service Pack 3 SJ Web Edition
    Info: Processing started: Tue Jan 27 20:45:13 2009
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off jop -c jop
Info: Selected device EP2C35F672C6 for design "jop"
Warning: The high junction temperature operating condition is not set. Assuming a default value of '85'.
Warning: The low junction temperature operating condition is not set. Assuming a default value of '0'.
Info: Implemented PLL "cyc2_pll:pll_inst|altpll:altpll_component|pll" as Cyclone II PLL type
    Info: Implementing clock multiplication of 9, clock division of 5, and phase shift of 0 degrees (0 ps) for cyc2_pll:pll_inst|altpll:altpll_component|_clk0 port
    Info: Implementing clock multiplication of 9, clock division of 5, and phase shift of -99 degrees (-3056 ps) for cyc2_pll:pll_inst|altpll:altpll_component|_clk1 port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Fitter is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: The Fitter has identified 1 logical partitions of which 0 have a previous placement to use
    Info: Previous placement does not exist for 5549 of 5549 atoms in partition Top
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location E3
    Info: Pin ~nCSO~ is reserved at location D3
    Info: Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Automatically promoted node cyc2_pll:pll_inst|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Automatically promoted node cyc2_pll:pll_inst|altpll:altpll_component|_clk1 (placed in counter C2 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_X0_Y1_N1
Info: Promoted node TCK 
    Info: Automatically promoted clk_clock:cmp_clk_clock|clk_clock_altclkctrl_hia:clk_clock_altclkctrl_hia_component|clkctrl1 to use location or clock signal Global Clock
Info: Pin TCK drives global or regional clock Global Clock, but is not placed in a dedicated clock pin position
Info: Automatically promoted node scio:cmp_io|sc_jtag_uart:cmp_jtag_ua|usb_jtag:cmp_USB_JTAG|mTCK 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node int_res 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sc_de2_mem_if:cmp_scm|sc_sdram_if:cmp_sdram|sdram_controller:sdram|do_refresh
        Info: Destination node jopcpu:cpm_cpu|mem_sc:cmp_mem|translate_bit
        Info: Destination node scio:cmp_io|sc_jtag_uart:cmp_jtag_ua|iTxD_Start
        Info: Destination node jopcpu:cpm_cpu|extension:cmp_ext|mem_in.copy
        Info: Destination node scio:cmp_io|sc_jtag_uart:cmp_jtag_ua|TxD_Buffer[7]~592
        Info: Destination node scio:cmp_io|sc_uart:cmp_ua|i[0]~190
        Info: Destination node sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_din_reg[22]~1079
        Info: Destination node jopcpu:cpm_cpu|mem_sc:cmp_mem|cp_stopbit~69
        Info: Destination node scio:cmp_io|sc_uart:cmp_ua|ua_rd
        Info: Destination node sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_din_high[6]~879
        Info: Non-global destination nodes limited to 10 nodes
Info: Starting register packing
Info: Finished register packing: elapsed time is 00:00:01
    Extra Info: Packed 70 registers into blocks of type I/O
    Extra Info: Created 33 register duplicates
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "FL_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[13]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[14]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[15]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[16]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[17]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[18]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[19]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[20]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[21]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_CE_N" is assigned to location or region, but does not exist in design
    Warning: Node "FL_DQ[0]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_DQ[1]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_DQ[2]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_DQ[3]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_DQ[4]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_DQ[5]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_DQ[6]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_DQ[7]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_OE_N" is assigned to location or region, but does not exist in design
    Warning: Node "FL_RST_N" is assigned to location or region, but does not exist in design
    Warning: Node "FL_WE_N" is assigned to location or region, but does not exist in design
    Warning: Node "LEDG[8]" is assigned to location or region, but does not exist in design
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:06
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:47
Info: Estimated most critical path is pin to register delay of 5.777 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PIN_AD8; Fanout = 2; PIN Node = 'rama_d[0]'
    Info: 2: + IC(0.000 ns) + CELL(5.777 ns) = 5.777 ns; Loc. = IOC_X9_Y0_N0; Fanout = 1; REG Node = 'sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|ram_din_reg[0]'
    Info: Total cell delay = 5.777 ns ( 100.00 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 4% of the available device resources
    Info: Peak interconnect usage is 19% of the available device resources in the region that extends from location X11_Y0 to location X21_Y11
Info: Fitter routing operations ending: elapsed time is 00:00:12
Info: The Fitter performed an Auto Fit compilation.  No optimizations were skipped because the design's timing and routability requirements required full optimization.
Info: Started post-fitting delay annotation
Warning: Found 162 output pins without output pin load capacitance assignment
    Info: Pin "rama_d[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rama_d[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rama_d[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rama_d[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rama_d[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rama_d[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rama_d[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rama_d[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rama_d[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rama_d[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rama_d[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rama_d[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rama_d[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rama_d[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rama_d[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rama_d[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ser_txd" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "wd" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rama_a[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rama_a[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rama_a[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rama_a[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rama_a[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rama_a[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rama_a[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rama_a[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rama_a[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rama_a[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rama_a[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rama_a[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rama_a[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rama_a[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rama_a[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rama_a[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rama_a[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rama_a[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rama_ncs" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rama_noe" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rama_nlb" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rama_nub" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rama_nwe" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TDO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_BA_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_BA_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CKE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_LDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_UDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_RAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Following 5 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin rama_nlb has GND driving its datain port
    Info: Pin rama_nub has GND driving its datain port
    Info: Pin DRAM_CKE has VCC driving its datain port
    Info: Pin DRAM_LDQM has GND driving its datain port
    Info: Pin DRAM_UDQM has GND driving its datain port
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: sc_de2_mem_if:cmp_scm|sc_mem_if:cmp_scm|WideOr4
        Info: Type bidirectional pin rama_d[0] uses the 3.3-V LVCMOS I/O standard
        Info: Type bidirectional pin rama_d[4] uses the 3.3-V LVCMOS I/O standard
        Info: Type bidirectional pin rama_d[8] uses the 3.3-V LVCMOS I/O standard
        Info: Type bidirectional pin rama_d[12] uses the 3.3-V LVCMOS I/O standard
        Info: Type bidirectional pin rama_d[3] uses the 3.3-V LVCMOS I/O standard
        Info: Type bidirectional pin rama_d[7] uses the 3.3-V LVCMOS I/O standard
        Info: Type bidirectional pin rama_d[11] uses the 3.3-V LVCMOS I/O standard
        Info: Type bidirectional pin rama_d[15] uses the 3.3-V LVCMOS I/O standard
        Info: Type bidirectional pin rama_d[2] uses the 3.3-V LVCMOS I/O standard
        Info: Type bidirectional pin rama_d[6] uses the 3.3-V LVCMOS I/O standard
        Info: Type bidirectional pin rama_d[10] uses the 3.3-V LVCMOS I/O standard
        Info: Type bidirectional pin rama_d[14] uses the 3.3-V LVCMOS I/O standard
        Info: Type bidirectional pin rama_d[1] uses the 3.3-V LVCMOS I/O standard
        Info: Type bidirectional pin rama_d[5] uses the 3.3-V LVCMOS I/O standard
        Info: Type bidirectional pin rama_d[9] uses the 3.3-V LVCMOS I/O standard
        Info: Type bidirectional pin rama_d[13] uses the 3.3-V LVCMOS I/O standard
    Info: Following pins have the same output enable: sc_de2_mem_if:cmp_scm|sc_sdram_if:cmp_sdram|sdram_controller:sdram|dram_dq_r[0]~281
        Info: Type bidirectional pin DRAM_DQ[0] uses the 3.3-V LVCMOS I/O standard
        Info: Type bidirectional pin DRAM_DQ[4] uses the 3.3-V LVCMOS I/O standard
        Info: Type bidirectional pin DRAM_DQ[8] uses the 3.3-V LVCMOS I/O standard
        Info: Type bidirectional pin DRAM_DQ[12] uses the 3.3-V LVCMOS I/O standard
        Info: Type bidirectional pin DRAM_DQ[3] uses the 3.3-V LVCMOS I/O standard
        Info: Type bidirectional pin DRAM_DQ[7] uses the 3.3-V LVCMOS I/O standard
        Info: Type bidirectional pin DRAM_DQ[11] uses the 3.3-V LVCMOS I/O standard
        Info: Type bidirectional pin DRAM_DQ[15] uses the 3.3-V LVCMOS I/O standard
        Info: Type bidirectional pin DRAM_DQ[2] uses the 3.3-V LVCMOS I/O standard
        Info: Type bidirectional pin DRAM_DQ[6] uses the 3.3-V LVCMOS I/O standard
        Info: Type bidirectional pin DRAM_DQ[10] uses the 3.3-V LVCMOS I/O standard
        Info: Type bidirectional pin DRAM_DQ[14] uses the 3.3-V LVCMOS I/O standard
        Info: Type bidirectional pin DRAM_DQ[1] uses the 3.3-V LVCMOS I/O standard
        Info: Type bidirectional pin DRAM_DQ[5] uses the 3.3-V LVCMOS I/O standard
        Info: Type bidirectional pin DRAM_DQ[9] uses the 3.3-V LVCMOS I/O standard
        Info: Type bidirectional pin DRAM_DQ[13] uses the 3.3-V LVCMOS I/O standard
Info: Generated suppressed messages file D:/Delta/myjop/quartus/altde2sram/jop.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 40 warnings
    Info: Allocated 219 megabytes of memory during processing
    Info: Processing ended: Tue Jan 27 20:46:44 2009
    Info: Elapsed time: 00:01:31


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Delta/myjop/quartus/altde2sram/jop.fit.smsg.


