============================================================
  Generated by:           Encounter(R) RTL Compiler v14.10-s022_1
  Generated on:           Jul 25 2021  02:16:59 pm
  Module:                 ms_es_ordered_bs_by4_mul_synth
  Technology library:     gscl45nm 
  Operating conditions:   typical (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

            Instance             Cells  Cell Area  Net Area  Total Area  Wireload     
--------------------------------------------------------------------------------------
ms_es_ordered_bs_by4_mul_synth     835       2508         0        2508    <none> (D) 
  TOP                              835       2508         0        2508    <none> (D) 
    genblk1[1].genblk2.sng         353        900         0         900    <none> (D) 
      ctr                           46        200         0         200    <none> (D) 
      genblk2[2].min_comparator     83        190         0         190    <none> (D) 
      genblk2[0].min_comparator     79        178         0         178    <none> (D) 
      genblk2[1].min_comparator     77        177         0         177    <none> (D) 
      genblk2[3].min_comparator     68        155         0         155    <none> (D) 
    genblk1[0].genblk1.sng         335        870         0         870    <none> (D) 
      ctr                           42        192         0         192    <none> (D) 
      genblk2[0].max_comparator     78        179         0         179    <none> (D) 
      genblk2[2].max_comparator     74        176         0         176    <none> (D) 
      genblk2[1].max_comparator     74        169         0         169    <none> (D) 
      genblk2[3].max_comparator     67        154         0         154    <none> (D) 
    genblk2.stoch2bin              128        694         0         694    <none> (D) 
      ctr                          101        532         0         532    <none> (D) 
        add_55_25                   20        174         0         174    <none> (D) 
      par_ctr                       22        150         0         150    <none> (D) 
        p1                           9         59         0          59    <none> (D) 
          p1                         3         18         0          18    <none> (D) 
            fa0                      1          9         0           9    <none> (D) 
            ha1                      1          5         0           5    <none> (D) 
            ha0                      1          5         0           5    <none> (D) 
          p0                         3         18         0          18    <none> (D) 
            fa0                      1          9         0           9    <none> (D) 
            ha1                      1          5         0           5    <none> (D) 
            ha0                      1          5         0           5    <none> (D) 
        p0                           9         59         0          59    <none> (D) 
          p1                         3         18         0          18    <none> (D) 
            fa0                      1          9         0           9    <none> (D) 
            ha1                      1          5         0           5    <none> (D) 
            ha0                      1          5         0           5    <none> (D) 
          p0                         3         18         0          18    <none> (D) 
            fa0                      1          9         0           9    <none> (D) 
            ha1                      1          5         0           5    <none> (D) 
            ha0                      1          5         0           5    <none> (D) 

 (D) = wireload is default in technology library
