Fitter report for monochr
Fri Aug 21 16:25:50 2020
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Fri Aug 21 16:25:50 2020      ;
; Quartus II 64-Bit Version          ; 14.1.0 Build 186 12/03/2014 SJ Web Edition ;
; Revision Name                      ; monochr                                    ;
; Top-level Entity Name              ; monochr                                    ;
; Family                             ; Cyclone IV E                               ;
; Device                             ; EP4CE10F17C8                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 412 / 10,320 ( 4 % )                       ;
;     Total combinational functions  ; 406 / 10,320 ( 4 % )                       ;
;     Dedicated logic registers      ; 191 / 10,320 ( 2 % )                       ;
; Total registers                    ; 191                                        ;
; Total pins                         ; 31 / 180 ( 17 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 423,936 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 46 ( 0 % )                             ;
; Total PLLs                         ; 0 / 2 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE10F17C8                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------+
; I/O Assignment Warnings                            ;
+-------------+--------------------------------------+
; Pin Name    ; Reason                               ;
+-------------+--------------------------------------+
; adc_clk     ; Missing drive strength and slew rate ;
; ccd_clk     ; Missing drive strength and slew rate ;
; ccd_rog     ; Missing drive strength and slew rate ;
; ccd_shut    ; Missing drive strength and slew rate ;
; usb_data[0] ; Missing drive strength and slew rate ;
; usb_data[1] ; Missing drive strength and slew rate ;
; usb_data[2] ; Missing drive strength and slew rate ;
; usb_data[3] ; Missing drive strength and slew rate ;
; usb_data[4] ; Missing drive strength and slew rate ;
; usb_data[5] ; Missing drive strength and slew rate ;
; usb_data[6] ; Missing drive strength and slew rate ;
; usb_data[7] ; Missing drive strength and slew rate ;
; usb_oe      ; Missing drive strength and slew rate ;
; usb_wr      ; Missing drive strength and slew rate ;
; usb_rd      ; Missing drive strength and slew rate ;
+-------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 672 ) ; 0.00 % ( 0 / 672 )         ; 0.00 % ( 0 / 672 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 672 ) ; 0.00 % ( 0 / 672 )         ; 0.00 % ( 0 / 672 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 662 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/TIM/Project/monochr/altera/output_files/monochr.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 412 / 10,320 ( 4 % ) ;
;     -- Combinational with no register       ; 221                  ;
;     -- Register only                        ; 6                    ;
;     -- Combinational with a register        ; 185                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 119                  ;
;     -- 3 input functions                    ; 68                   ;
;     -- <=2 input functions                  ; 219                  ;
;     -- Register only                        ; 6                    ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 251                  ;
;     -- arithmetic mode                      ; 155                  ;
;                                             ;                      ;
; Total registers*                            ; 191 / 11,172 ( 2 % ) ;
;     -- Dedicated logic registers            ; 191 / 10,320 ( 2 % ) ;
;     -- I/O registers                        ; 0 / 852 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 32 / 645 ( 5 % )     ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 31 / 180 ( 17 % )    ;
;     -- Clock pins                           ; 2 / 3 ( 67 % )       ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )        ;
;                                             ;                      ;
; Global signals                              ; 2                    ;
; M9Ks                                        ; 0 / 46 ( 0 % )       ;
; Total block memory bits                     ; 0 / 423,936 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 423,936 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )       ;
; PLLs                                        ; 0 / 2 ( 0 % )        ;
; Global clocks                               ; 2 / 10 ( 20 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )        ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 1.2% / 1.1% / 1.3%   ;
; Peak interconnect usage (total/H/V)         ; 2.4% / 2.7% / 2.5%   ;
; Maximum fan-out                             ; 114                  ;
; Highest non-global fan-out                  ; 42                   ;
; Total fan-out                               ; 1762                 ;
; Average fan-out                             ; 2.61                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 412 / 10320 ( 4 % ) ; 0 / 10320 ( 0 % )              ;
;     -- Combinational with no register       ; 221                 ; 0                              ;
;     -- Register only                        ; 6                   ; 0                              ;
;     -- Combinational with a register        ; 185                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 119                 ; 0                              ;
;     -- 3 input functions                    ; 68                  ; 0                              ;
;     -- <=2 input functions                  ; 219                 ; 0                              ;
;     -- Register only                        ; 6                   ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 251                 ; 0                              ;
;     -- arithmetic mode                      ; 155                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 191                 ; 0                              ;
;     -- Dedicated logic registers            ; 191 / 10320 ( 2 % ) ; 0 / 10320 ( 0 % )              ;
;     -- I/O registers                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 32 / 645 ( 5 % )    ; 0 / 645 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 31                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )      ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 2 / 12 ( 16 % )     ; 0 / 12 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 1757                ; 5                              ;
;     -- Registered Connections               ; 495                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 16                  ; 0                              ;
;     -- Output Ports                         ; 15                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                           ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; adc_data_in[0]  ; B13   ; 7        ; 30           ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adc_data_in[10] ; E9    ; 7        ; 18           ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adc_data_in[11] ; E8    ; 8        ; 13           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adc_data_in[1]  ; A12   ; 7        ; 25           ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adc_data_in[2]  ; D5    ; 8        ; 3            ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adc_data_in[3]  ; A13   ; 7        ; 30           ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adc_data_in[4]  ; C6    ; 8        ; 9            ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adc_data_in[5]  ; D6    ; 8        ; 3            ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adc_data_in[6]  ; F8    ; 8        ; 13           ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adc_data_in[7]  ; E7    ; 8        ; 7            ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adc_data_in[8]  ; D8    ; 8        ; 13           ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adc_data_in[9]  ; C8    ; 8        ; 13           ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; clk50Mhz        ; E1    ; 1        ; 0            ; 11           ; 7            ; 34                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; trigger_start   ; M15   ; 5        ; 34           ; 12           ; 14           ; 36                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; usb_clk         ; P3    ; 3        ; 1            ; 0            ; 14           ; 42                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; usb_txe         ; T2    ; 3        ; 3            ; 0            ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; adc_clk     ; A11   ; 7        ; 25           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ccd_clk     ; T14   ; 4        ; 30           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ccd_rog     ; R13   ; 4        ; 28           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ccd_shut    ; R12   ; 4        ; 23           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; usb_data[0] ; N2    ; 2        ; 0            ; 7            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; usb_data[1] ; P1    ; 2        ; 0            ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; usb_data[2] ; P2    ; 2        ; 0            ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; usb_data[3] ; R1    ; 2        ; 0            ; 5            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; usb_data[4] ; P8    ; 3        ; 16           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; usb_data[5] ; K9    ; 4        ; 18           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; usb_data[6] ; L9    ; 4        ; 18           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; usb_data[7] ; L10   ; 4        ; 25           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; usb_oe      ; T3    ; 3        ; 1            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; usb_rd      ; R3    ; 3        ; 1            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; usb_wr      ; M9    ; 4        ; 21           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T10n, DATA2          ; Use as regular IO        ; adc_data_in[11]         ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T10p, DATA3          ; Use as regular IO        ; adc_data_in[6]          ; Dual Purpose Pin          ;
; E7       ; DATA5                       ; Use as regular IO        ; adc_data_in[7]          ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 5 / 17 ( 29 % ) ; 2.5V          ; --           ;
; 2        ; 4 / 19 ( 21 % ) ; 2.5V          ; --           ;
; 3        ; 5 / 26 ( 19 % ) ; 2.5V          ; --           ;
; 4        ; 7 / 27 ( 26 % ) ; 2.5V          ; --           ;
; 5        ; 1 / 25 ( 4 % )  ; 2.5V          ; --           ;
; 6        ; 1 / 14 ( 7 % )  ; 2.5V          ; --           ;
; 7        ; 5 / 26 ( 19 % ) ; 2.5V          ; --           ;
; 8        ; 8 / 26 ( 31 % ) ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 200        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 196        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 192        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 188        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 183        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 168        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 161        ; 7        ; adc_clk                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 159        ; 7        ; adc_data_in[1]                                            ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 153        ; 7        ; adc_data_in[3]                                            ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 167        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 197        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 189        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 184        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 169        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 162        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 160        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 154        ; 7        ; adc_data_in[0]                                            ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; adc_data_in[4]                                            ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; adc_data_in[9]                                            ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 172        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 147        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D5       ; 198        ; 8        ; adc_data_in[2]                                            ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 199        ; 8        ; adc_data_in[5]                                            ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; adc_data_in[8]                                            ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 144        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 143        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 24         ; 1        ; clk50Mhz                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E6       ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 190        ; 8        ; adc_data_in[7]                                            ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 181        ; 8        ; adc_data_in[11]                                           ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 174        ; 7        ; adc_data_in[10]                                           ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 186        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 182        ; 8        ; adc_data_in[6]                                            ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 166        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 27         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J12      ; 123        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J13      ; 124        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 122        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 33         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K9       ; 76         ; 4        ; usb_data[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; K10      ; 87         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 110        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K12      ; 105        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 35         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ; 77         ; 4        ; usb_data[6]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; L10      ; 88         ; 4        ; usb_data[7]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; L11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L13      ; 114        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 116        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 115        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ; 78         ; 4        ; usb_wr                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M10      ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; trigger_start                                             ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M16      ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 37         ; 2        ; usb_data[0]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 79         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N14      ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 112        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 111        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 44         ; 2        ; usb_data[1]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 43         ; 2        ; usb_data[2]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 46         ; 3        ; usb_clk                                                   ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; usb_data[4]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P9       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 108        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 42         ; 2        ; usb_data[3]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; usb_rd                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R4       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R9       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 85         ; 4        ; ccd_shut                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 91         ; 4        ; ccd_rog                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; usb_txe                                                   ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T3       ; 48         ; 3        ; usb_oe                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T4       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 81         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 86         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 95         ; 4        ; ccd_clk                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                  ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------+--------------+
; Compilation Hierarchy Node ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name        ; Library Name ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------+--------------+
; |monochr                   ; 412 (0)     ; 191 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 31   ; 0            ; 221 (0)      ; 6 (0)             ; 185 (0)          ; |monochr                   ; work         ;
;    |pzs_test:COMP_CCD|     ; 347 (347)   ; 149 (149)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 198 (198)    ; 5 (5)             ; 144 (144)        ; |monochr|pzs_test:COMP_CCD ; work         ;
;    |usb:COMP_USB|          ; 66 (66)     ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 1 (1)             ; 42 (42)          ; |monochr|usb:COMP_USB      ; work         ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                             ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; adc_clk         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ccd_clk         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ccd_rog         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ccd_shut        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; usb_data[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; usb_data[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; usb_data[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; usb_data[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; usb_data[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; usb_data[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; usb_data[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; usb_data[7]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; usb_oe          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; usb_wr          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; usb_rd          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; usb_clk         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; usb_txe         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk50Mhz        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; trigger_start   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; adc_data_in[8]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; adc_data_in[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; adc_data_in[9]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; adc_data_in[1]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; adc_data_in[10] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; adc_data_in[2]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; adc_data_in[11] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; adc_data_in[3]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; adc_data_in[4]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; adc_data_in[5]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; adc_data_in[6]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; adc_data_in[7]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                       ;
+----------------------------------------+-------------------+---------+
; Source Pin / Fanout                    ; Pad To Core Index ; Setting ;
+----------------------------------------+-------------------+---------+
; usb_clk                                ;                   ;         ;
;      - usb:COMP_USB|data_out[0]        ; 0                 ; 0       ;
;      - usb:COMP_USB|data_out[1]        ; 0                 ; 0       ;
;      - usb:COMP_USB|data_out[2]        ; 0                 ; 0       ;
;      - usb:COMP_USB|data_out[3]        ; 0                 ; 0       ;
;      - usb:COMP_USB|data_out[4]        ; 0                 ; 0       ;
;      - usb:COMP_USB|data_out[5]        ; 0                 ; 0       ;
;      - usb:COMP_USB|data_out[6]        ; 0                 ; 0       ;
;      - usb:COMP_USB|data_out[7]        ; 0                 ; 0       ;
;      - usb:COMP_USB|wr                 ; 0                 ; 0       ;
;      - usb:COMP_USB|switch_write[0]    ; 0                 ; 0       ;
;      - usb:COMP_USB|switch_write[1]    ; 0                 ; 0       ;
;      - usb:COMP_USB|switch_write[2]    ; 0                 ; 0       ;
;      - usb:COMP_USB|switch_write[3]    ; 0                 ; 0       ;
;      - usb:COMP_USB|switch_write[4]    ; 0                 ; 0       ;
;      - usb:COMP_USB|switch_write[5]    ; 0                 ; 0       ;
;      - usb:COMP_USB|switch_write[6]    ; 0                 ; 0       ;
;      - usb:COMP_USB|switch_write[7]    ; 0                 ; 0       ;
;      - usb:COMP_USB|switch_write[8]    ; 0                 ; 0       ;
;      - usb:COMP_USB|switch_write[9]    ; 0                 ; 0       ;
;      - usb:COMP_USB|switch_write[10]   ; 0                 ; 0       ;
;      - usb:COMP_USB|switch_write[11]   ; 0                 ; 0       ;
;      - usb:COMP_USB|switch_write[12]   ; 0                 ; 0       ;
;      - usb:COMP_USB|switch_write[13]   ; 0                 ; 0       ;
;      - usb:COMP_USB|switch_write[14]   ; 0                 ; 0       ;
;      - usb:COMP_USB|switch_write[15]   ; 0                 ; 0       ;
;      - usb:COMP_USB|switch_write[16]   ; 0                 ; 0       ;
;      - usb:COMP_USB|switch_write[17]   ; 0                 ; 0       ;
;      - usb:COMP_USB|switch_write[18]   ; 0                 ; 0       ;
;      - usb:COMP_USB|switch_write[19]   ; 0                 ; 0       ;
;      - usb:COMP_USB|switch_write[20]   ; 0                 ; 0       ;
;      - usb:COMP_USB|switch_write[21]   ; 0                 ; 0       ;
;      - usb:COMP_USB|switch_write[22]   ; 0                 ; 0       ;
;      - usb:COMP_USB|switch_write[23]   ; 0                 ; 0       ;
;      - usb:COMP_USB|switch_write[24]   ; 0                 ; 0       ;
;      - usb:COMP_USB|switch_write[25]   ; 0                 ; 0       ;
;      - usb:COMP_USB|switch_write[26]   ; 0                 ; 0       ;
;      - usb:COMP_USB|switch_write[27]   ; 0                 ; 0       ;
;      - usb:COMP_USB|switch_write[28]   ; 0                 ; 0       ;
;      - usb:COMP_USB|switch_write[29]   ; 0                 ; 0       ;
;      - usb:COMP_USB|switch_write[30]   ; 0                 ; 0       ;
;      - usb:COMP_USB|switch_write[31]   ; 0                 ; 0       ;
;      - usb:COMP_USB|ccd_ready_reg      ; 0                 ; 0       ;
; usb_txe                                ;                   ;         ;
;      - usb:COMP_USB|data_out[0]~2      ; 0                 ; 6       ;
;      - usb:COMP_USB|wr~2               ; 0                 ; 6       ;
;      - usb:COMP_USB|switch_write[0]~38 ; 0                 ; 6       ;
;      - usb:COMP_USB|ccd_ready_reg~2    ; 0                 ; 6       ;
; clk50Mhz                               ;                   ;         ;
; trigger_start                          ;                   ;         ;
; adc_data_in[8]                         ;                   ;         ;
;      - pzs_test:COMP_CCD|data_out~1    ; 0                 ; 6       ;
; adc_data_in[0]                         ;                   ;         ;
;      - pzs_test:COMP_CCD|data_out~6    ; 0                 ; 6       ;
; adc_data_in[9]                         ;                   ;         ;
;      - pzs_test:COMP_CCD|data_out~7    ; 0                 ; 6       ;
; adc_data_in[1]                         ;                   ;         ;
;      - pzs_test:COMP_CCD|data_out~9    ; 0                 ; 6       ;
; adc_data_in[10]                        ;                   ;         ;
;      - pzs_test:COMP_CCD|data_out~10   ; 0                 ; 6       ;
; adc_data_in[2]                         ;                   ;         ;
;      - pzs_test:COMP_CCD|data_out~12   ; 1                 ; 6       ;
; adc_data_in[11]                        ;                   ;         ;
;      - pzs_test:COMP_CCD|data_out~13   ; 0                 ; 6       ;
; adc_data_in[3]                         ;                   ;         ;
;      - pzs_test:COMP_CCD|data_out~14   ; 0                 ; 6       ;
; adc_data_in[4]                         ;                   ;         ;
;      - pzs_test:COMP_CCD|data_out~15   ; 1                 ; 6       ;
; adc_data_in[5]                         ;                   ;         ;
;      - pzs_test:COMP_CCD|data_out~16   ; 0                 ; 6       ;
; adc_data_in[6]                         ;                   ;         ;
;      - pzs_test:COMP_CCD|data_out~17   ; 1                 ; 6       ;
; adc_data_in[7]                         ;                   ;         ;
;      - pzs_test:COMP_CCD|data_out~18   ; 1                 ; 6       ;
+----------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                      ;
+-----------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                    ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk50Mhz                                ; PIN_E1             ; 34      ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; pzs_test:COMP_CCD|\process_2:count[5]~7 ; LCCOMB_X13_Y13_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pzs_test:COMP_CCD|adc_clk_div           ; FF_X16_Y7_N9       ; 4       ; Clock        ; no     ; --                   ; --               ; --                        ;
; pzs_test:COMP_CCD|ccd_clk_div           ; FF_X16_Y7_N21      ; 114     ; Clock        ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; pzs_test:COMP_CCD|count_line[25]~99     ; LCCOMB_X11_Y14_N30 ; 31      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pzs_test:COMP_CCD|count_start_seq[0]~99 ; LCCOMB_X10_Y16_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pzs_test:COMP_CCD|count_start_seq[9]~96 ; LCCOMB_X10_Y16_N22 ; 32      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; pzs_test:COMP_CCD|data_out[0]~5         ; LCCOMB_X10_Y16_N0  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; usb:COMP_USB|data_out[0]~3              ; LCCOMB_X6_Y17_N10  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; usb:COMP_USB|process_0~3                ; LCCOMB_X7_Y17_N8   ; 36      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; usb:COMP_USB|switch_write[0]~38         ; LCCOMB_X7_Y17_N0   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; usb_clk                                 ; PIN_P3             ; 42      ; Clock        ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                          ;
+-------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                          ; Location      ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk50Mhz                      ; PIN_E1        ; 34      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; pzs_test:COMP_CCD|ccd_clk_div ; FF_X16_Y7_N21 ; 114     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
+-------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------+
; Non-Global High Fan-Out Signals                    ;
+------------------------------------------+---------+
; Name                                     ; Fan-Out ;
+------------------------------------------+---------+
; usb_clk~input                            ; 42      ;
; trigger_start~input                      ; 36      ;
; usb:COMP_USB|process_0~3                 ; 36      ;
; pzs_test:COMP_CCD|trigger_start_reg      ; 35      ;
; pzs_test:COMP_CCD|count_start_seq[0]~99  ; 32      ;
; pzs_test:COMP_CCD|count_start_seq[9]~96  ; 32      ;
; usb:COMP_USB|switch_write[0]~38          ; 32      ;
; pzs_test:COMP_CCD|\process_2:count[5]~7  ; 32      ;
; pzs_test:COMP_CCD|\process_2:count[5]~2  ; 32      ;
; pzs_test:COMP_CCD|count_line[25]~99      ; 31      ;
; pzs_test:COMP_CCD|process_2~8            ; 17      ;
; pzs_test:COMP_CCD|data_out[0]~5          ; 12      ;
; pzs_test:COMP_CCD|\process_2:count[31]   ; 11      ;
; pzs_test:COMP_CCD|\process_2:count[6]    ; 10      ;
; usb:COMP_USB|Equal1~10                   ; 9       ;
; pzs_test:COMP_CCD|\process_2:count[5]    ; 9       ;
; pzs_test:COMP_CCD|\process_2:count[4]    ; 9       ;
; pzs_test:COMP_CCD|\process_2:count[29]   ; 9       ;
; usb:COMP_USB|data_out[0]~3               ; 8       ;
; pzs_test:COMP_CCD|\process_2:count[3]    ; 7       ;
; pzs_test:COMP_CCD|\process_2:count[30]   ; 7       ;
; pzs_test:COMP_CCD|\process_2:count[12]   ; 7       ;
; pzs_test:COMP_CCD|clk_reg                ; 7       ;
; pzs_test:COMP_CCD|Equal0~10              ; 6       ;
; pzs_test:COMP_CCD|\process_2:count[2]    ; 6       ;
; pzs_test:COMP_CCD|\process_2:count[28]   ; 6       ;
; pzs_test:COMP_CCD|count_start_seq[1]     ; 6       ;
; usb:COMP_USB|switch_write[1]             ; 6       ;
; pzs_test:COMP_CCD|LessThan15~9           ; 5       ;
; pzs_test:COMP_CCD|process_2~9            ; 5       ;
; pzs_test:COMP_CCD|\process_2:count[1]    ; 5       ;
; pzs_test:COMP_CCD|shut_reg~0             ; 5       ;
; pzs_test:COMP_CCD|LessThan1~1            ; 5       ;
; pzs_test:COMP_CCD|\process_2:count[27]   ; 5       ;
; pzs_test:COMP_CCD|\process_2:count[7]    ; 5       ;
; pzs_test:COMP_CCD|LessThan11~4           ; 5       ;
; pzs_test:COMP_CCD|count_start_seq[0]     ; 5       ;
; pzs_test:COMP_CCD|count_start_seq[31]    ; 5       ;
; usb:COMP_USB|switch_write[31]            ; 5       ;
; usb_txe~input                            ; 4       ;
; pzs_test:COMP_CCD|process_2~12           ; 4       ;
; pzs_test:COMP_CCD|data_out~11            ; 4       ;
; pzs_test:COMP_CCD|LessThan13~0           ; 4       ;
; pzs_test:COMP_CCD|Equal3~9               ; 4       ;
; pzs_test:COMP_CCD|count_line[1]          ; 4       ;
; pzs_test:COMP_CCD|ccd_ready              ; 4       ;
; usb:COMP_USB|Equal1~8                    ; 4       ;
; usb:COMP_USB|Equal1~4                    ; 4       ;
; pzs_test:COMP_CCD|data_out[4]~0          ; 4       ;
; pzs_test:COMP_CCD|process_2~6            ; 4       ;
; pzs_test:COMP_CCD|LessThan16~2           ; 4       ;
; pzs_test:COMP_CCD|LessThan1~2            ; 4       ;
; pzs_test:COMP_CCD|LessThan3~1            ; 4       ;
; pzs_test:COMP_CCD|LessThan16~0           ; 4       ;
; pzs_test:COMP_CCD|adc_clk_div            ; 4       ;
; pzs_test:COMP_CCD|ccd_ready_reg          ; 3       ;
; pzs_test:COMP_CCD|ccd_ready_reg~0        ; 3       ;
; pzs_test:COMP_CCD|LessThan16~5           ; 3       ;
; pzs_test:COMP_CCD|process_2~10           ; 3       ;
; usb:COMP_USB|process_0~4                 ; 3       ;
; usb:COMP_USB|LessThan0~0                 ; 3       ;
; usb:COMP_USB|Equal1~9                    ; 3       ;
; pzs_test:COMP_CCD|LessThan9~1            ; 3       ;
; pzs_test:COMP_CCD|LessThan9~0            ; 3       ;
; pzs_test:COMP_CCD|process_2~3            ; 3       ;
; pzs_test:COMP_CCD|shut_reg~3             ; 3       ;
; pzs_test:COMP_CCD|LessThan16~1           ; 3       ;
; pzs_test:COMP_CCD|shut_reg               ; 3       ;
; pzs_test:COMP_CCD|rog_reg                ; 3       ;
; usb:COMP_USB|switch_write[0]             ; 3       ;
; pzs_test:COMP_CCD|clk_reg~4              ; 2       ;
; pzs_test:COMP_CCD|count_start_seq[9]~97  ; 2       ;
; pzs_test:COMP_CCD|Equal3~10              ; 2       ;
; pzs_test:COMP_CCD|count_line[30]         ; 2       ;
; pzs_test:COMP_CCD|count_line[17]         ; 2       ;
; pzs_test:COMP_CCD|count_line[18]         ; 2       ;
; pzs_test:COMP_CCD|count_line[20]         ; 2       ;
; pzs_test:COMP_CCD|count_line[25]         ; 2       ;
; pzs_test:COMP_CCD|count_line[26]         ; 2       ;
; pzs_test:COMP_CCD|count_line[27]         ; 2       ;
; pzs_test:COMP_CCD|count_line[28]         ; 2       ;
; pzs_test:COMP_CCD|count_line[29]         ; 2       ;
; pzs_test:COMP_CCD|count_line[19]         ; 2       ;
; pzs_test:COMP_CCD|count_line[31]         ; 2       ;
; pzs_test:COMP_CCD|count_line[13]         ; 2       ;
; pzs_test:COMP_CCD|count_line[14]         ; 2       ;
; pzs_test:COMP_CCD|count_line[15]         ; 2       ;
; pzs_test:COMP_CCD|count_line[16]         ; 2       ;
; pzs_test:COMP_CCD|count_line[9]          ; 2       ;
; pzs_test:COMP_CCD|count_line[10]         ; 2       ;
; pzs_test:COMP_CCD|count_line[11]         ; 2       ;
; pzs_test:COMP_CCD|count_line[12]         ; 2       ;
; pzs_test:COMP_CCD|count_line[5]          ; 2       ;
; pzs_test:COMP_CCD|count_line[6]          ; 2       ;
; pzs_test:COMP_CCD|count_line[7]          ; 2       ;
; pzs_test:COMP_CCD|count_line[8]          ; 2       ;
; pzs_test:COMP_CCD|count_line[2]          ; 2       ;
; pzs_test:COMP_CCD|count_line[3]          ; 2       ;
; pzs_test:COMP_CCD|count_line[4]          ; 2       ;
; pzs_test:COMP_CCD|count_line[21]         ; 2       ;
; pzs_test:COMP_CCD|count_line[22]         ; 2       ;
; pzs_test:COMP_CCD|count_line[23]         ; 2       ;
; pzs_test:COMP_CCD|count_line[24]         ; 2       ;
; pzs_test:COMP_CCD|LessThan16~4           ; 2       ;
; pzs_test:COMP_CCD|\process_2:count[0]    ; 2       ;
; pzs_test:COMP_CCD|count[31]              ; 2       ;
; pzs_test:COMP_CCD|count[0]               ; 2       ;
; pzs_test:COMP_CCD|count[1]               ; 2       ;
; pzs_test:COMP_CCD|count[2]               ; 2       ;
; pzs_test:COMP_CCD|count[3]               ; 2       ;
; pzs_test:COMP_CCD|count[4]               ; 2       ;
; pzs_test:COMP_CCD|count[5]               ; 2       ;
; pzs_test:COMP_CCD|count[6]               ; 2       ;
; pzs_test:COMP_CCD|count[7]               ; 2       ;
; pzs_test:COMP_CCD|count[8]               ; 2       ;
; pzs_test:COMP_CCD|count[9]               ; 2       ;
; pzs_test:COMP_CCD|count[10]              ; 2       ;
; pzs_test:COMP_CCD|count[11]              ; 2       ;
; pzs_test:COMP_CCD|count[12]              ; 2       ;
; pzs_test:COMP_CCD|count[13]              ; 2       ;
; pzs_test:COMP_CCD|count[14]              ; 2       ;
; pzs_test:COMP_CCD|count[15]              ; 2       ;
; pzs_test:COMP_CCD|count[16]              ; 2       ;
; pzs_test:COMP_CCD|count[17]              ; 2       ;
; pzs_test:COMP_CCD|count[18]              ; 2       ;
; pzs_test:COMP_CCD|count[19]              ; 2       ;
; pzs_test:COMP_CCD|count[20]              ; 2       ;
; pzs_test:COMP_CCD|count[21]              ; 2       ;
; pzs_test:COMP_CCD|count[22]              ; 2       ;
; pzs_test:COMP_CCD|count[23]              ; 2       ;
; pzs_test:COMP_CCD|count[24]              ; 2       ;
; pzs_test:COMP_CCD|count[25]              ; 2       ;
; pzs_test:COMP_CCD|count[26]              ; 2       ;
; pzs_test:COMP_CCD|count[27]              ; 2       ;
; pzs_test:COMP_CCD|count[28]              ; 2       ;
; pzs_test:COMP_CCD|count[29]              ; 2       ;
; pzs_test:COMP_CCD|count[30]              ; 2       ;
; usb:COMP_USB|Equal1~11                   ; 2       ;
; usb:COMP_USB|ccd_ready_reg               ; 2       ;
; usb:COMP_USB|process_0~2                 ; 2       ;
; pzs_test:COMP_CCD|process_2~7            ; 2       ;
; pzs_test:COMP_CCD|LessThan6~1            ; 2       ;
; pzs_test:COMP_CCD|LessThan11~8           ; 2       ;
; pzs_test:COMP_CCD|process_2~4            ; 2       ;
; pzs_test:COMP_CCD|shut_reg~1             ; 2       ;
; pzs_test:COMP_CCD|LessThan6~0            ; 2       ;
; pzs_test:COMP_CCD|LessThan3~0            ; 2       ;
; pzs_test:COMP_CCD|LessThan1~0            ; 2       ;
; pzs_test:COMP_CCD|\process_2:count[11]   ; 2       ;
; pzs_test:COMP_CCD|\process_2:count[10]   ; 2       ;
; pzs_test:COMP_CCD|\process_2:count[9]    ; 2       ;
; pzs_test:COMP_CCD|\process_2:count[8]    ; 2       ;
; pzs_test:COMP_CCD|\process_2:count[26]   ; 2       ;
; pzs_test:COMP_CCD|\process_2:count[25]   ; 2       ;
; pzs_test:COMP_CCD|\process_2:count[24]   ; 2       ;
; pzs_test:COMP_CCD|\process_2:count[23]   ; 2       ;
; pzs_test:COMP_CCD|\process_2:count[22]   ; 2       ;
; pzs_test:COMP_CCD|\process_2:count[21]   ; 2       ;
; pzs_test:COMP_CCD|\process_2:count[20]   ; 2       ;
; pzs_test:COMP_CCD|\process_2:count[19]   ; 2       ;
; pzs_test:COMP_CCD|\process_2:count[18]   ; 2       ;
; pzs_test:COMP_CCD|\process_2:count[17]   ; 2       ;
; pzs_test:COMP_CCD|\process_2:count[16]   ; 2       ;
; pzs_test:COMP_CCD|\process_2:count[15]   ; 2       ;
; pzs_test:COMP_CCD|\process_2:count[14]   ; 2       ;
; pzs_test:COMP_CCD|\process_2:count[13]   ; 2       ;
; usb:COMP_USB|wr                          ; 2       ;
; pzs_test:COMP_CCD|count_start_seq[30]    ; 2       ;
; pzs_test:COMP_CCD|count_start_seq[29]    ; 2       ;
; pzs_test:COMP_CCD|count_start_seq[28]    ; 2       ;
; pzs_test:COMP_CCD|count_start_seq[27]    ; 2       ;
; pzs_test:COMP_CCD|count_start_seq[26]    ; 2       ;
; pzs_test:COMP_CCD|count_start_seq[25]    ; 2       ;
; pzs_test:COMP_CCD|count_start_seq[24]    ; 2       ;
; pzs_test:COMP_CCD|count_start_seq[23]    ; 2       ;
; pzs_test:COMP_CCD|count_start_seq[22]    ; 2       ;
; pzs_test:COMP_CCD|count_start_seq[21]    ; 2       ;
; pzs_test:COMP_CCD|count_start_seq[20]    ; 2       ;
; pzs_test:COMP_CCD|count_start_seq[19]    ; 2       ;
; pzs_test:COMP_CCD|count_start_seq[18]    ; 2       ;
; pzs_test:COMP_CCD|count_start_seq[17]    ; 2       ;
; pzs_test:COMP_CCD|count_start_seq[16]    ; 2       ;
; pzs_test:COMP_CCD|count_start_seq[15]    ; 2       ;
; pzs_test:COMP_CCD|count_start_seq[14]    ; 2       ;
; pzs_test:COMP_CCD|count_start_seq[13]    ; 2       ;
; pzs_test:COMP_CCD|count_start_seq[12]    ; 2       ;
; pzs_test:COMP_CCD|count_start_seq[11]    ; 2       ;
; pzs_test:COMP_CCD|count_start_seq[10]    ; 2       ;
; pzs_test:COMP_CCD|count_start_seq[9]     ; 2       ;
; pzs_test:COMP_CCD|count_start_seq[8]     ; 2       ;
; pzs_test:COMP_CCD|count_start_seq[7]     ; 2       ;
; pzs_test:COMP_CCD|count_start_seq[6]     ; 2       ;
; pzs_test:COMP_CCD|count_start_seq[5]     ; 2       ;
; pzs_test:COMP_CCD|count_start_seq[4]     ; 2       ;
; pzs_test:COMP_CCD|count_start_seq[3]     ; 2       ;
; pzs_test:COMP_CCD|count_start_seq[2]     ; 2       ;
; pzs_test:COMP_CCD|Add2~62                ; 2       ;
; pzs_test:COMP_CCD|Add2~60                ; 2       ;
; pzs_test:COMP_CCD|Add2~58                ; 2       ;
; pzs_test:COMP_CCD|Add2~56                ; 2       ;
; pzs_test:COMP_CCD|Add2~54                ; 2       ;
; pzs_test:COMP_CCD|Add2~52                ; 2       ;
; pzs_test:COMP_CCD|Add2~50                ; 2       ;
; pzs_test:COMP_CCD|Add2~48                ; 2       ;
; pzs_test:COMP_CCD|Add2~46                ; 2       ;
; pzs_test:COMP_CCD|Add2~44                ; 2       ;
; pzs_test:COMP_CCD|Add2~42                ; 2       ;
; pzs_test:COMP_CCD|Add2~40                ; 2       ;
; pzs_test:COMP_CCD|Add2~38                ; 2       ;
; pzs_test:COMP_CCD|Add2~36                ; 2       ;
; pzs_test:COMP_CCD|Add2~34                ; 2       ;
; pzs_test:COMP_CCD|Add2~32                ; 2       ;
; pzs_test:COMP_CCD|Add2~30                ; 2       ;
; pzs_test:COMP_CCD|Add2~28                ; 2       ;
; pzs_test:COMP_CCD|Add2~26                ; 2       ;
; pzs_test:COMP_CCD|Add2~24                ; 2       ;
; pzs_test:COMP_CCD|Add2~22                ; 2       ;
; pzs_test:COMP_CCD|Add2~20                ; 2       ;
; pzs_test:COMP_CCD|Add2~18                ; 2       ;
; pzs_test:COMP_CCD|Add2~16                ; 2       ;
; pzs_test:COMP_CCD|Add2~14                ; 2       ;
; pzs_test:COMP_CCD|Add2~12                ; 2       ;
; pzs_test:COMP_CCD|Add2~10                ; 2       ;
; pzs_test:COMP_CCD|Add2~8                 ; 2       ;
; pzs_test:COMP_CCD|Add2~6                 ; 2       ;
; pzs_test:COMP_CCD|Add2~4                 ; 2       ;
; pzs_test:COMP_CCD|Add2~2                 ; 2       ;
; pzs_test:COMP_CCD|Add0~62                ; 2       ;
; pzs_test:COMP_CCD|Add0~60                ; 2       ;
; pzs_test:COMP_CCD|Add0~58                ; 2       ;
; pzs_test:COMP_CCD|Add0~56                ; 2       ;
; pzs_test:COMP_CCD|Add0~54                ; 2       ;
; pzs_test:COMP_CCD|Add0~52                ; 2       ;
; pzs_test:COMP_CCD|Add0~50                ; 2       ;
; pzs_test:COMP_CCD|Add0~48                ; 2       ;
; pzs_test:COMP_CCD|Add0~46                ; 2       ;
; pzs_test:COMP_CCD|Add0~44                ; 2       ;
; pzs_test:COMP_CCD|Add0~42                ; 2       ;
; pzs_test:COMP_CCD|Add0~40                ; 2       ;
; pzs_test:COMP_CCD|Add0~38                ; 2       ;
; pzs_test:COMP_CCD|Add0~36                ; 2       ;
; pzs_test:COMP_CCD|Add0~34                ; 2       ;
; pzs_test:COMP_CCD|Add0~32                ; 2       ;
; pzs_test:COMP_CCD|Add0~30                ; 2       ;
; pzs_test:COMP_CCD|Add0~28                ; 2       ;
; pzs_test:COMP_CCD|Add0~26                ; 2       ;
; pzs_test:COMP_CCD|Add0~24                ; 2       ;
; pzs_test:COMP_CCD|Add0~22                ; 2       ;
; pzs_test:COMP_CCD|Add0~20                ; 2       ;
; pzs_test:COMP_CCD|Add0~18                ; 2       ;
; pzs_test:COMP_CCD|Add0~16                ; 2       ;
; pzs_test:COMP_CCD|Add0~14                ; 2       ;
; pzs_test:COMP_CCD|Add0~12                ; 2       ;
; pzs_test:COMP_CCD|Add0~10                ; 2       ;
; pzs_test:COMP_CCD|Add0~8                 ; 2       ;
; pzs_test:COMP_CCD|Add0~6                 ; 2       ;
; pzs_test:COMP_CCD|Add0~4                 ; 2       ;
; pzs_test:COMP_CCD|Add0~2                 ; 2       ;
; pzs_test:COMP_CCD|Add0~0                 ; 2       ;
; usb:COMP_USB|switch_write[30]            ; 2       ;
; usb:COMP_USB|switch_write[29]            ; 2       ;
; usb:COMP_USB|switch_write[28]            ; 2       ;
; usb:COMP_USB|switch_write[27]            ; 2       ;
; usb:COMP_USB|switch_write[26]            ; 2       ;
; usb:COMP_USB|switch_write[25]            ; 2       ;
; usb:COMP_USB|switch_write[24]            ; 2       ;
; usb:COMP_USB|switch_write[23]            ; 2       ;
; usb:COMP_USB|switch_write[22]            ; 2       ;
; usb:COMP_USB|switch_write[21]            ; 2       ;
; usb:COMP_USB|switch_write[20]            ; 2       ;
; usb:COMP_USB|switch_write[19]            ; 2       ;
; usb:COMP_USB|switch_write[18]            ; 2       ;
; usb:COMP_USB|switch_write[17]            ; 2       ;
; usb:COMP_USB|switch_write[16]            ; 2       ;
; usb:COMP_USB|switch_write[15]            ; 2       ;
; usb:COMP_USB|switch_write[14]            ; 2       ;
; usb:COMP_USB|switch_write[13]            ; 2       ;
; usb:COMP_USB|switch_write[12]            ; 2       ;
; usb:COMP_USB|switch_write[11]            ; 2       ;
; usb:COMP_USB|switch_write[10]            ; 2       ;
; usb:COMP_USB|switch_write[9]             ; 2       ;
; usb:COMP_USB|switch_write[8]             ; 2       ;
; usb:COMP_USB|switch_write[7]             ; 2       ;
; usb:COMP_USB|switch_write[6]             ; 2       ;
; usb:COMP_USB|switch_write[5]             ; 2       ;
; usb:COMP_USB|switch_write[4]             ; 2       ;
; usb:COMP_USB|switch_write[3]             ; 2       ;
; usb:COMP_USB|switch_write[2]             ; 2       ;
; adc_data_in[7]~input                     ; 1       ;
; adc_data_in[6]~input                     ; 1       ;
; adc_data_in[5]~input                     ; 1       ;
; adc_data_in[4]~input                     ; 1       ;
; adc_data_in[3]~input                     ; 1       ;
; adc_data_in[11]~input                    ; 1       ;
; adc_data_in[2]~input                     ; 1       ;
; adc_data_in[10]~input                    ; 1       ;
; adc_data_in[1]~input                     ; 1       ;
; adc_data_in[9]~input                     ; 1       ;
; adc_data_in[0]~input                     ; 1       ;
; adc_data_in[8]~input                     ; 1       ;
; pzs_test:COMP_CCD|count_line~98          ; 1       ;
; pzs_test:COMP_CCD|count_line~97          ; 1       ;
; pzs_test:COMP_CCD|count_line~96          ; 1       ;
; pzs_test:COMP_CCD|count_line~95          ; 1       ;
; pzs_test:COMP_CCD|count_line~94          ; 1       ;
; pzs_test:COMP_CCD|count_line~93          ; 1       ;
; pzs_test:COMP_CCD|count_line~92          ; 1       ;
; pzs_test:COMP_CCD|count_line~91          ; 1       ;
; pzs_test:COMP_CCD|count_line~90          ; 1       ;
; pzs_test:COMP_CCD|count_line~89          ; 1       ;
; pzs_test:COMP_CCD|count_line~88          ; 1       ;
; pzs_test:COMP_CCD|count_line~87          ; 1       ;
; pzs_test:COMP_CCD|count_line~86          ; 1       ;
; pzs_test:COMP_CCD|count_line~85          ; 1       ;
; pzs_test:COMP_CCD|count_line~84          ; 1       ;
; pzs_test:COMP_CCD|count_line~83          ; 1       ;
; pzs_test:COMP_CCD|count_line~82          ; 1       ;
; pzs_test:COMP_CCD|count_line~81          ; 1       ;
; pzs_test:COMP_CCD|count_line~80          ; 1       ;
; pzs_test:COMP_CCD|count_line~79          ; 1       ;
; pzs_test:COMP_CCD|count_line~78          ; 1       ;
; pzs_test:COMP_CCD|count_line~77          ; 1       ;
; pzs_test:COMP_CCD|count_line~76          ; 1       ;
; pzs_test:COMP_CCD|count_line~75          ; 1       ;
; pzs_test:COMP_CCD|count_line~74          ; 1       ;
; pzs_test:COMP_CCD|count_line~73          ; 1       ;
; pzs_test:COMP_CCD|count_line~72          ; 1       ;
; pzs_test:COMP_CCD|count_line~71          ; 1       ;
; pzs_test:COMP_CCD|count_line~70          ; 1       ;
; pzs_test:COMP_CCD|count_line~69          ; 1       ;
; pzs_test:COMP_CCD|count_line~68          ; 1       ;
; usb:COMP_USB|ccd_ready_reg~2             ; 1       ;
; pzs_test:COMP_CCD|\process_2:count[5]~8  ; 1       ;
; usb:COMP_USB|process_0~5                 ; 1       ;
; pzs_test:COMP_CCD|ccd_ready_reg~3        ; 1       ;
; pzs_test:COMP_CCD|ccd_ready_reg~2        ; 1       ;
; pzs_test:COMP_CCD|ccd_ready_reg~1        ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[0]~98  ; 1       ;
; pzs_test:COMP_CCD|count_line~67          ; 1       ;
; pzs_test:COMP_CCD|count_line~66          ; 1       ;
; pzs_test:COMP_CCD|process_2~11           ; 1       ;
; pzs_test:COMP_CCD|Add3~95                ; 1       ;
; pzs_test:COMP_CCD|trigger_start_reg~0    ; 1       ;
; pzs_test:COMP_CCD|count~3                ; 1       ;
; pzs_test:COMP_CCD|count~2                ; 1       ;
; pzs_test:COMP_CCD|count~1                ; 1       ;
; pzs_test:COMP_CCD|count~0                ; 1       ;
; pzs_test:COMP_CCD|data_out~18            ; 1       ;
; pzs_test:COMP_CCD|data_out~17            ; 1       ;
; pzs_test:COMP_CCD|Equal2~0               ; 1       ;
; pzs_test:COMP_CCD|data_out~16            ; 1       ;
; pzs_test:COMP_CCD|data_out~15            ; 1       ;
; pzs_test:COMP_CCD|data_out~14            ; 1       ;
; pzs_test:COMP_CCD|data_out~13            ; 1       ;
; pzs_test:COMP_CCD|data_out~12            ; 1       ;
; pzs_test:COMP_CCD|data_out~10            ; 1       ;
; pzs_test:COMP_CCD|data_out~9             ; 1       ;
; pzs_test:COMP_CCD|data_out[7]~8          ; 1       ;
; pzs_test:COMP_CCD|data_out~7             ; 1       ;
; pzs_test:COMP_CCD|data_out~6             ; 1       ;
; pzs_test:COMP_CCD|data_out[0]~4          ; 1       ;
; pzs_test:COMP_CCD|data_out[0]~3          ; 1       ;
; pzs_test:COMP_CCD|data_out[7]~2          ; 1       ;
; pzs_test:COMP_CCD|Equal3~8               ; 1       ;
; pzs_test:COMP_CCD|Equal3~7               ; 1       ;
; pzs_test:COMP_CCD|Equal3~6               ; 1       ;
; pzs_test:COMP_CCD|Equal3~5               ; 1       ;
; pzs_test:COMP_CCD|Equal3~4               ; 1       ;
; pzs_test:COMP_CCD|Equal3~3               ; 1       ;
; pzs_test:COMP_CCD|Equal3~2               ; 1       ;
; pzs_test:COMP_CCD|Equal3~1               ; 1       ;
; pzs_test:COMP_CCD|Equal3~0               ; 1       ;
; pzs_test:COMP_CCD|data_out~1             ; 1       ;
; pzs_test:COMP_CCD|ccd_clk_div~0          ; 1       ;
; pzs_test:COMP_CCD|Add3~94                ; 1       ;
; pzs_test:COMP_CCD|Add3~93                ; 1       ;
; pzs_test:COMP_CCD|Add3~90                ; 1       ;
; pzs_test:COMP_CCD|Add3~89                ; 1       ;
; pzs_test:COMP_CCD|Add3~88                ; 1       ;
; pzs_test:COMP_CCD|Add3~87                ; 1       ;
; pzs_test:COMP_CCD|Add3~86                ; 1       ;
; pzs_test:COMP_CCD|Add3~85                ; 1       ;
; pzs_test:COMP_CCD|Add3~82                ; 1       ;
; pzs_test:COMP_CCD|Add3~79                ; 1       ;
; pzs_test:COMP_CCD|Add3~78                ; 1       ;
; pzs_test:COMP_CCD|Add3~73                ; 1       ;
; pzs_test:COMP_CCD|Add3~72                ; 1       ;
; pzs_test:COMP_CCD|Add3~71                ; 1       ;
; pzs_test:COMP_CCD|Add3~70                ; 1       ;
; pzs_test:COMP_CCD|Add3~69                ; 1       ;
; pzs_test:COMP_CCD|Add3~68                ; 1       ;
; pzs_test:COMP_CCD|Add3~67                ; 1       ;
; pzs_test:COMP_CCD|Add3~64                ; 1       ;
; pzs_test:COMP_CCD|Add3~61                ; 1       ;
; pzs_test:COMP_CCD|Add3~58                ; 1       ;
; pzs_test:COMP_CCD|Add3~55                ; 1       ;
; pzs_test:COMP_CCD|Add3~52                ; 1       ;
; pzs_test:COMP_CCD|Add3~49                ; 1       ;
; pzs_test:COMP_CCD|Add3~46                ; 1       ;
; pzs_test:COMP_CCD|Add3~43                ; 1       ;
; pzs_test:COMP_CCD|Add3~40                ; 1       ;
; pzs_test:COMP_CCD|Add3~37                ; 1       ;
; pzs_test:COMP_CCD|Add3~34                ; 1       ;
; pzs_test:COMP_CCD|Add3~31                ; 1       ;
; pzs_test:COMP_CCD|\process_2:count[5]~6  ; 1       ;
; pzs_test:COMP_CCD|\process_2:count[5]~5  ; 1       ;
; pzs_test:COMP_CCD|\process_2:count[5]~4  ; 1       ;
; pzs_test:COMP_CCD|\process_2:count[5]~3  ; 1       ;
; pzs_test:COMP_CCD|LessThan17~5           ; 1       ;
; pzs_test:COMP_CCD|LessThan17~4           ; 1       ;
; pzs_test:COMP_CCD|LessThan17~3           ; 1       ;
; pzs_test:COMP_CCD|LessThan17~2           ; 1       ;
; pzs_test:COMP_CCD|LessThan17~1           ; 1       ;
; pzs_test:COMP_CCD|LessThan17~0           ; 1       ;
; pzs_test:COMP_CCD|count_line[0]          ; 1       ;
; pzs_test:COMP_CCD|LessThan15~8           ; 1       ;
; pzs_test:COMP_CCD|LessThan15~7           ; 1       ;
; pzs_test:COMP_CCD|LessThan15~6           ; 1       ;
; pzs_test:COMP_CCD|LessThan15~5           ; 1       ;
; pzs_test:COMP_CCD|LessThan15~4           ; 1       ;
; pzs_test:COMP_CCD|LessThan15~3           ; 1       ;
; pzs_test:COMP_CCD|LessThan15~2           ; 1       ;
; pzs_test:COMP_CCD|LessThan15~1           ; 1       ;
; pzs_test:COMP_CCD|LessThan15~0           ; 1       ;
; pzs_test:COMP_CCD|Add3~28                ; 1       ;
; pzs_test:COMP_CCD|LessThan16~3           ; 1       ;
; pzs_test:COMP_CCD|adc_clk_div~5          ; 1       ;
; pzs_test:COMP_CCD|adc_clk_div~4          ; 1       ;
; pzs_test:COMP_CCD|adc_clk_div~3          ; 1       ;
; pzs_test:COMP_CCD|adc_clk_div~2          ; 1       ;
; pzs_test:COMP_CCD|Equal1~5               ; 1       ;
; pzs_test:COMP_CCD|adc_clk_div~1          ; 1       ;
; pzs_test:COMP_CCD|adc_clk_div~0          ; 1       ;
; pzs_test:COMP_CCD|Equal1~4               ; 1       ;
; pzs_test:COMP_CCD|Equal1~3               ; 1       ;
; pzs_test:COMP_CCD|Equal1~2               ; 1       ;
; pzs_test:COMP_CCD|Equal1~1               ; 1       ;
; pzs_test:COMP_CCD|Equal1~0               ; 1       ;
; pzs_test:COMP_CCD|Equal0~9               ; 1       ;
; pzs_test:COMP_CCD|Equal0~8               ; 1       ;
; pzs_test:COMP_CCD|Equal0~7               ; 1       ;
; pzs_test:COMP_CCD|Equal0~6               ; 1       ;
; pzs_test:COMP_CCD|Equal0~5               ; 1       ;
; pzs_test:COMP_CCD|Equal0~4               ; 1       ;
; pzs_test:COMP_CCD|Equal0~3               ; 1       ;
; pzs_test:COMP_CCD|Equal0~2               ; 1       ;
; pzs_test:COMP_CCD|Equal0~1               ; 1       ;
; pzs_test:COMP_CCD|Equal0~0               ; 1       ;
; usb:COMP_USB|wr~2                        ; 1       ;
; usb:COMP_USB|wr~1                        ; 1       ;
; usb:COMP_USB|wr~0                        ; 1       ;
; usb:COMP_USB|data_out~10                 ; 1       ;
; pzs_test:COMP_CCD|data_out[7]            ; 1       ;
; usb:COMP_USB|data_out~9                  ; 1       ;
; pzs_test:COMP_CCD|data_out[6]            ; 1       ;
; usb:COMP_USB|data_out~8                  ; 1       ;
; pzs_test:COMP_CCD|data_out[5]            ; 1       ;
; usb:COMP_USB|data_out~7                  ; 1       ;
; pzs_test:COMP_CCD|data_out[4]            ; 1       ;
; usb:COMP_USB|data_out~6                  ; 1       ;
; pzs_test:COMP_CCD|data_out[3]            ; 1       ;
; pzs_test:COMP_CCD|data_out[11]           ; 1       ;
; usb:COMP_USB|data_out~5                  ; 1       ;
; pzs_test:COMP_CCD|data_out[2]            ; 1       ;
; pzs_test:COMP_CCD|data_out[10]           ; 1       ;
; usb:COMP_USB|data_out~4                  ; 1       ;
; pzs_test:COMP_CCD|data_out[1]            ; 1       ;
; pzs_test:COMP_CCD|data_out[9]            ; 1       ;
; usb:COMP_USB|data_out[0]~2               ; 1       ;
; usb:COMP_USB|data_out[0]~1               ; 1       ;
; usb:COMP_USB|data_out~0                  ; 1       ;
; usb:COMP_USB|Equal1~7                    ; 1       ;
; usb:COMP_USB|Equal1~6                    ; 1       ;
; usb:COMP_USB|Equal1~5                    ; 1       ;
; usb:COMP_USB|Equal1~3                    ; 1       ;
; usb:COMP_USB|Equal1~2                    ; 1       ;
; usb:COMP_USB|Equal1~1                    ; 1       ;
; usb:COMP_USB|Equal1~0                    ; 1       ;
; pzs_test:COMP_CCD|data_out[0]            ; 1       ;
; pzs_test:COMP_CCD|data_out[8]            ; 1       ;
; pzs_test:COMP_CCD|shut_reg~8             ; 1       ;
; pzs_test:COMP_CCD|shut_reg~7             ; 1       ;
; pzs_test:COMP_CCD|shut_reg~6             ; 1       ;
; pzs_test:COMP_CCD|shut_reg~5             ; 1       ;
; pzs_test:COMP_CCD|shut_reg~4             ; 1       ;
; pzs_test:COMP_CCD|rog_reg~3              ; 1       ;
; pzs_test:COMP_CCD|rog_reg~2              ; 1       ;
; pzs_test:COMP_CCD|rog_reg~1              ; 1       ;
; pzs_test:COMP_CCD|rog_reg~0              ; 1       ;
; pzs_test:COMP_CCD|process_2~5            ; 1       ;
; pzs_test:COMP_CCD|LessThan11~7           ; 1       ;
; pzs_test:COMP_CCD|LessThan11~6           ; 1       ;
; pzs_test:COMP_CCD|LessThan11~5           ; 1       ;
; pzs_test:COMP_CCD|ccd_clk_div            ; 1       ;
; pzs_test:COMP_CCD|clk_reg~3              ; 1       ;
; pzs_test:COMP_CCD|LessThan5~2            ; 1       ;
; pzs_test:COMP_CCD|clk_reg~2              ; 1       ;
; pzs_test:COMP_CCD|shut_reg~2             ; 1       ;
; pzs_test:COMP_CCD|LessThan4~0            ; 1       ;
; pzs_test:COMP_CCD|LessThan5~1            ; 1       ;
; pzs_test:COMP_CCD|LessThan5~0            ; 1       ;
; pzs_test:COMP_CCD|process_2~2            ; 1       ;
; pzs_test:COMP_CCD|LessThan11~3           ; 1       ;
; pzs_test:COMP_CCD|LessThan11~2           ; 1       ;
; pzs_test:COMP_CCD|LessThan11~1           ; 1       ;
; pzs_test:COMP_CCD|LessThan11~0           ; 1       ;
; usb:COMP_USB|data_out[7]                 ; 1       ;
; usb:COMP_USB|data_out[6]                 ; 1       ;
; usb:COMP_USB|data_out[5]                 ; 1       ;
; usb:COMP_USB|data_out[4]                 ; 1       ;
; usb:COMP_USB|data_out[3]                 ; 1       ;
; usb:COMP_USB|data_out[2]                 ; 1       ;
; usb:COMP_USB|data_out[1]                 ; 1       ;
; usb:COMP_USB|data_out[0]                 ; 1       ;
; pzs_test:COMP_CCD|adc_clk_reg            ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[31]~94 ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[30]~93 ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[30]~92 ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[29]~91 ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[29]~90 ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[28]~89 ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[28]~88 ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[27]~87 ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[27]~86 ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[26]~85 ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[26]~84 ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[25]~83 ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[25]~82 ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[24]~81 ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[24]~80 ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[23]~79 ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[23]~78 ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[22]~77 ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[22]~76 ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[21]~75 ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[21]~74 ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[20]~73 ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[20]~72 ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[19]~71 ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[19]~70 ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[18]~69 ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[18]~68 ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[17]~67 ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[17]~66 ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[16]~65 ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[16]~64 ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[15]~63 ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[15]~62 ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[14]~61 ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[14]~60 ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[13]~59 ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[13]~58 ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[12]~57 ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[12]~56 ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[11]~55 ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[11]~54 ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[10]~53 ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[10]~52 ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[9]~51  ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[9]~50  ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[8]~49  ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[8]~48  ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[7]~47  ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[7]~46  ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[6]~45  ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[6]~44  ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[5]~43  ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[5]~42  ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[4]~41  ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[4]~40  ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[3]~39  ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[3]~38  ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[2]~37  ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[2]~36  ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[1]~35  ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[1]~34  ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[0]~33  ; 1       ;
; pzs_test:COMP_CCD|count_start_seq[0]~32  ; 1       ;
; usb:COMP_USB|switch_write[31]~95         ; 1       ;
; usb:COMP_USB|switch_write[30]~94         ; 1       ;
; usb:COMP_USB|switch_write[30]~93         ; 1       ;
; usb:COMP_USB|switch_write[29]~92         ; 1       ;
; usb:COMP_USB|switch_write[29]~91         ; 1       ;
; usb:COMP_USB|switch_write[28]~90         ; 1       ;
; usb:COMP_USB|switch_write[28]~89         ; 1       ;
; usb:COMP_USB|switch_write[27]~88         ; 1       ;
; usb:COMP_USB|switch_write[27]~87         ; 1       ;
; usb:COMP_USB|switch_write[26]~86         ; 1       ;
; usb:COMP_USB|switch_write[26]~85         ; 1       ;
; usb:COMP_USB|switch_write[25]~84         ; 1       ;
; usb:COMP_USB|switch_write[25]~83         ; 1       ;
; usb:COMP_USB|switch_write[24]~82         ; 1       ;
; usb:COMP_USB|switch_write[24]~81         ; 1       ;
; usb:COMP_USB|switch_write[23]~80         ; 1       ;
; usb:COMP_USB|switch_write[23]~79         ; 1       ;
; usb:COMP_USB|switch_write[22]~78         ; 1       ;
; usb:COMP_USB|switch_write[22]~77         ; 1       ;
; usb:COMP_USB|switch_write[21]~76         ; 1       ;
; usb:COMP_USB|switch_write[21]~75         ; 1       ;
; usb:COMP_USB|switch_write[20]~74         ; 1       ;
; usb:COMP_USB|switch_write[20]~73         ; 1       ;
; usb:COMP_USB|switch_write[19]~72         ; 1       ;
; usb:COMP_USB|switch_write[19]~71         ; 1       ;
; usb:COMP_USB|switch_write[18]~70         ; 1       ;
; usb:COMP_USB|switch_write[18]~69         ; 1       ;
; usb:COMP_USB|switch_write[17]~68         ; 1       ;
; usb:COMP_USB|switch_write[17]~67         ; 1       ;
; usb:COMP_USB|switch_write[16]~66         ; 1       ;
; usb:COMP_USB|switch_write[16]~65         ; 1       ;
; usb:COMP_USB|switch_write[15]~64         ; 1       ;
; usb:COMP_USB|switch_write[15]~63         ; 1       ;
; usb:COMP_USB|switch_write[14]~62         ; 1       ;
; usb:COMP_USB|switch_write[14]~61         ; 1       ;
; usb:COMP_USB|switch_write[13]~60         ; 1       ;
; usb:COMP_USB|switch_write[13]~59         ; 1       ;
; usb:COMP_USB|switch_write[12]~58         ; 1       ;
; usb:COMP_USB|switch_write[12]~57         ; 1       ;
; usb:COMP_USB|switch_write[11]~56         ; 1       ;
; usb:COMP_USB|switch_write[11]~55         ; 1       ;
; usb:COMP_USB|switch_write[10]~54         ; 1       ;
; usb:COMP_USB|switch_write[10]~53         ; 1       ;
; usb:COMP_USB|switch_write[9]~52          ; 1       ;
; usb:COMP_USB|switch_write[9]~51          ; 1       ;
; usb:COMP_USB|switch_write[8]~50          ; 1       ;
; usb:COMP_USB|switch_write[8]~49          ; 1       ;
; usb:COMP_USB|switch_write[7]~48          ; 1       ;
; usb:COMP_USB|switch_write[7]~47          ; 1       ;
; usb:COMP_USB|switch_write[6]~46          ; 1       ;
; usb:COMP_USB|switch_write[6]~45          ; 1       ;
; usb:COMP_USB|switch_write[5]~44          ; 1       ;
; usb:COMP_USB|switch_write[5]~43          ; 1       ;
; usb:COMP_USB|switch_write[4]~42          ; 1       ;
; usb:COMP_USB|switch_write[4]~41          ; 1       ;
; usb:COMP_USB|switch_write[3]~40          ; 1       ;
; usb:COMP_USB|switch_write[3]~39          ; 1       ;
; usb:COMP_USB|switch_write[2]~37          ; 1       ;
; usb:COMP_USB|switch_write[2]~36          ; 1       ;
; usb:COMP_USB|switch_write[1]~35          ; 1       ;
; usb:COMP_USB|switch_write[1]~34          ; 1       ;
; usb:COMP_USB|switch_write[0]~33          ; 1       ;
; usb:COMP_USB|switch_write[0]~32          ; 1       ;
; pzs_test:COMP_CCD|Add3~91                ; 1       ;
; pzs_test:COMP_CCD|Add3~84                ; 1       ;
; pzs_test:COMP_CCD|Add3~83                ; 1       ;
; pzs_test:COMP_CCD|Add3~81                ; 1       ;
; pzs_test:COMP_CCD|Add3~80                ; 1       ;
; pzs_test:COMP_CCD|Add3~77                ; 1       ;
; pzs_test:COMP_CCD|Add3~76                ; 1       ;
; pzs_test:COMP_CCD|Add3~75                ; 1       ;
; pzs_test:COMP_CCD|Add3~74                ; 1       ;
; pzs_test:COMP_CCD|Add3~66                ; 1       ;
; pzs_test:COMP_CCD|Add3~65                ; 1       ;
; pzs_test:COMP_CCD|Add3~63                ; 1       ;
; pzs_test:COMP_CCD|Add3~62                ; 1       ;
; pzs_test:COMP_CCD|Add3~60                ; 1       ;
; pzs_test:COMP_CCD|Add3~59                ; 1       ;
; pzs_test:COMP_CCD|Add3~57                ; 1       ;
; pzs_test:COMP_CCD|Add3~56                ; 1       ;
; pzs_test:COMP_CCD|Add3~54                ; 1       ;
; pzs_test:COMP_CCD|Add3~53                ; 1       ;
; pzs_test:COMP_CCD|Add3~51                ; 1       ;
; pzs_test:COMP_CCD|Add3~50                ; 1       ;
; pzs_test:COMP_CCD|Add3~48                ; 1       ;
; pzs_test:COMP_CCD|Add3~47                ; 1       ;
; pzs_test:COMP_CCD|Add3~45                ; 1       ;
; pzs_test:COMP_CCD|Add3~44                ; 1       ;
; pzs_test:COMP_CCD|Add3~42                ; 1       ;
; pzs_test:COMP_CCD|Add3~41                ; 1       ;
; pzs_test:COMP_CCD|Add3~39                ; 1       ;
; pzs_test:COMP_CCD|Add3~38                ; 1       ;
; pzs_test:COMP_CCD|Add3~36                ; 1       ;
; pzs_test:COMP_CCD|Add3~35                ; 1       ;
; pzs_test:COMP_CCD|Add3~33                ; 1       ;
; pzs_test:COMP_CCD|Add3~32                ; 1       ;
; pzs_test:COMP_CCD|Add3~30                ; 1       ;
; pzs_test:COMP_CCD|Add3~29                ; 1       ;
; pzs_test:COMP_CCD|Add2~61                ; 1       ;
; pzs_test:COMP_CCD|Add2~59                ; 1       ;
; pzs_test:COMP_CCD|Add2~57                ; 1       ;
; pzs_test:COMP_CCD|Add2~55                ; 1       ;
; pzs_test:COMP_CCD|Add2~53                ; 1       ;
; pzs_test:COMP_CCD|Add2~51                ; 1       ;
; pzs_test:COMP_CCD|Add2~49                ; 1       ;
; pzs_test:COMP_CCD|Add2~47                ; 1       ;
; pzs_test:COMP_CCD|Add2~45                ; 1       ;
; pzs_test:COMP_CCD|Add2~43                ; 1       ;
; pzs_test:COMP_CCD|Add2~41                ; 1       ;
; pzs_test:COMP_CCD|Add2~39                ; 1       ;
; pzs_test:COMP_CCD|Add2~37                ; 1       ;
; pzs_test:COMP_CCD|Add2~35                ; 1       ;
; pzs_test:COMP_CCD|Add2~33                ; 1       ;
; pzs_test:COMP_CCD|Add2~31                ; 1       ;
; pzs_test:COMP_CCD|Add2~29                ; 1       ;
; pzs_test:COMP_CCD|Add2~27                ; 1       ;
; pzs_test:COMP_CCD|Add2~25                ; 1       ;
; pzs_test:COMP_CCD|Add2~23                ; 1       ;
; pzs_test:COMP_CCD|Add2~21                ; 1       ;
; pzs_test:COMP_CCD|Add2~19                ; 1       ;
; pzs_test:COMP_CCD|Add2~17                ; 1       ;
; pzs_test:COMP_CCD|Add2~15                ; 1       ;
; pzs_test:COMP_CCD|Add2~13                ; 1       ;
; pzs_test:COMP_CCD|Add2~11                ; 1       ;
; pzs_test:COMP_CCD|Add2~9                 ; 1       ;
; pzs_test:COMP_CCD|Add2~7                 ; 1       ;
; pzs_test:COMP_CCD|Add2~5                 ; 1       ;
; pzs_test:COMP_CCD|Add2~3                 ; 1       ;
; pzs_test:COMP_CCD|Add2~1                 ; 1       ;
; pzs_test:COMP_CCD|Add2~0                 ; 1       ;
; pzs_test:COMP_CCD|Add3~27                ; 1       ;
; pzs_test:COMP_CCD|Add3~26                ; 1       ;
; pzs_test:COMP_CCD|Add3~25                ; 1       ;
; pzs_test:COMP_CCD|Add3~24                ; 1       ;
; pzs_test:COMP_CCD|Add3~23                ; 1       ;
; pzs_test:COMP_CCD|Add3~22                ; 1       ;
; pzs_test:COMP_CCD|Add3~21                ; 1       ;
; pzs_test:COMP_CCD|Add3~20                ; 1       ;
; pzs_test:COMP_CCD|Add3~19                ; 1       ;
; pzs_test:COMP_CCD|Add3~18                ; 1       ;
; pzs_test:COMP_CCD|Add3~17                ; 1       ;
; pzs_test:COMP_CCD|Add3~16                ; 1       ;
; pzs_test:COMP_CCD|Add3~15                ; 1       ;
; pzs_test:COMP_CCD|Add3~14                ; 1       ;
; pzs_test:COMP_CCD|Add3~13                ; 1       ;
; pzs_test:COMP_CCD|Add3~12                ; 1       ;
; pzs_test:COMP_CCD|Add3~11                ; 1       ;
; pzs_test:COMP_CCD|Add3~10                ; 1       ;
; pzs_test:COMP_CCD|Add3~9                 ; 1       ;
; pzs_test:COMP_CCD|Add3~8                 ; 1       ;
; pzs_test:COMP_CCD|Add3~7                 ; 1       ;
; pzs_test:COMP_CCD|Add3~6                 ; 1       ;
; pzs_test:COMP_CCD|Add3~5                 ; 1       ;
; pzs_test:COMP_CCD|Add3~4                 ; 1       ;
; pzs_test:COMP_CCD|Add3~3                 ; 1       ;
; pzs_test:COMP_CCD|Add3~2                 ; 1       ;
; pzs_test:COMP_CCD|Add3~1                 ; 1       ;
; pzs_test:COMP_CCD|Add3~0                 ; 1       ;
; pzs_test:COMP_CCD|Add0~61                ; 1       ;
; pzs_test:COMP_CCD|Add0~59                ; 1       ;
; pzs_test:COMP_CCD|Add0~57                ; 1       ;
; pzs_test:COMP_CCD|Add0~55                ; 1       ;
; pzs_test:COMP_CCD|Add0~53                ; 1       ;
; pzs_test:COMP_CCD|Add0~51                ; 1       ;
; pzs_test:COMP_CCD|Add0~49                ; 1       ;
; pzs_test:COMP_CCD|Add0~47                ; 1       ;
; pzs_test:COMP_CCD|Add0~45                ; 1       ;
; pzs_test:COMP_CCD|Add0~43                ; 1       ;
; pzs_test:COMP_CCD|Add0~41                ; 1       ;
; pzs_test:COMP_CCD|Add0~39                ; 1       ;
; pzs_test:COMP_CCD|Add0~37                ; 1       ;
; pzs_test:COMP_CCD|Add0~35                ; 1       ;
; pzs_test:COMP_CCD|Add0~33                ; 1       ;
; pzs_test:COMP_CCD|Add0~31                ; 1       ;
; pzs_test:COMP_CCD|Add0~29                ; 1       ;
; pzs_test:COMP_CCD|Add0~27                ; 1       ;
; pzs_test:COMP_CCD|Add0~25                ; 1       ;
; pzs_test:COMP_CCD|Add0~23                ; 1       ;
; pzs_test:COMP_CCD|Add0~21                ; 1       ;
; pzs_test:COMP_CCD|Add0~19                ; 1       ;
; pzs_test:COMP_CCD|Add0~17                ; 1       ;
; pzs_test:COMP_CCD|Add0~15                ; 1       ;
; pzs_test:COMP_CCD|Add0~13                ; 1       ;
; pzs_test:COMP_CCD|Add0~11                ; 1       ;
; pzs_test:COMP_CCD|Add0~9                 ; 1       ;
; pzs_test:COMP_CCD|Add0~7                 ; 1       ;
; pzs_test:COMP_CCD|Add0~5                 ; 1       ;
; pzs_test:COMP_CCD|Add0~3                 ; 1       ;
; pzs_test:COMP_CCD|Add0~1                 ; 1       ;
+------------------------------------------+---------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 526 / 32,401 ( 2 % )   ;
; C16 interconnects     ; 22 / 1,326 ( 2 % )     ;
; C4 interconnects      ; 236 / 21,816 ( 1 % )   ;
; Direct links          ; 183 / 32,401 ( < 1 % ) ;
; Global clocks         ; 2 / 10 ( 20 % )        ;
; Local interconnects   ; 262 / 10,320 ( 3 % )   ;
; R24 interconnects     ; 13 / 1,289 ( 1 % )     ;
; R4 interconnects      ; 267 / 28,186 ( < 1 % ) ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.88) ; Number of LABs  (Total = 32) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 1                            ;
; 3                                           ; 1                            ;
; 4                                           ; 1                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 2                            ;
; 10                                          ; 1                            ;
; 11                                          ; 0                            ;
; 12                                          ; 1                            ;
; 13                                          ; 1                            ;
; 14                                          ; 3                            ;
; 15                                          ; 2                            ;
; 16                                          ; 17                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.47) ; Number of LABs  (Total = 32) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 24                           ;
; 1 Clock enable                     ; 16                           ;
; 1 Sync. clear                      ; 5                            ;
; 2 Clocks                           ; 2                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 18.81) ; Number of LABs  (Total = 32) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 2                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 3                            ;
; 17                                           ; 2                            ;
; 18                                           ; 2                            ;
; 19                                           ; 1                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 1                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 2                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 2                            ;
; 29                                           ; 0                            ;
; 30                                           ; 1                            ;
; 31                                           ; 1                            ;
; 32                                           ; 4                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 12.00) ; Number of LABs  (Total = 32) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 1                            ;
; 2                                                ; 2                            ;
; 3                                                ; 3                            ;
; 4                                                ; 3                            ;
; 5                                                ; 0                            ;
; 6                                                ; 0                            ;
; 7                                                ; 1                            ;
; 8                                                ; 2                            ;
; 9                                                ; 1                            ;
; 10                                               ; 2                            ;
; 11                                               ; 3                            ;
; 12                                               ; 0                            ;
; 13                                               ; 0                            ;
; 14                                               ; 0                            ;
; 15                                               ; 2                            ;
; 16                                               ; 8                            ;
; 17                                               ; 0                            ;
; 18                                               ; 0                            ;
; 19                                               ; 0                            ;
; 20                                               ; 0                            ;
; 21                                               ; 0                            ;
; 22                                               ; 0                            ;
; 23                                               ; 0                            ;
; 24                                               ; 0                            ;
; 25                                               ; 0                            ;
; 26                                               ; 1                            ;
; 27                                               ; 1                            ;
; 28                                               ; 0                            ;
; 29                                               ; 0                            ;
; 30                                               ; 1                            ;
; 31                                               ; 0                            ;
; 32                                               ; 1                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 16.22) ; Number of LABs  (Total = 32) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 6                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 4                            ;
; 16                                           ; 2                            ;
; 17                                           ; 2                            ;
; 18                                           ; 1                            ;
; 19                                           ; 3                            ;
; 20                                           ; 0                            ;
; 21                                           ; 2                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 2                            ;
; 25                                           ; 2                            ;
; 26                                           ; 0                            ;
; 27                                           ; 2                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 0                            ;
; 33                                           ; 0                            ;
; 34                                           ; 1                            ;
; 35                                           ; 0                            ;
; 36                                           ; 0                            ;
; 37                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 31        ; 0            ; 31        ; 0            ; 0            ; 31        ; 31        ; 0            ; 31        ; 31        ; 0            ; 15           ; 0            ; 0            ; 16           ; 0            ; 15           ; 16           ; 0            ; 0            ; 0            ; 15           ; 0            ; 0            ; 0            ; 0            ; 0            ; 31        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 31           ; 0         ; 31           ; 31           ; 0         ; 0         ; 31           ; 0         ; 0         ; 31           ; 16           ; 31           ; 31           ; 15           ; 31           ; 16           ; 15           ; 31           ; 31           ; 31           ; 16           ; 31           ; 31           ; 31           ; 31           ; 31           ; 0         ; 31           ; 31           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; adc_clk            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ccd_clk            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ccd_rog            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ccd_shut           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_data[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_data[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_data[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_data[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_data[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_data[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_data[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_data[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_oe             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_wr             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_rd             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_clk            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_txe            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk50Mhz           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; trigger_start      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_data_in[8]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_data_in[0]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_data_in[9]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_data_in[1]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_data_in[10]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_data_in[2]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_data_in[11]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_data_in[3]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_data_in[4]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_data_in[5]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_data_in[6]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_data_in[7]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                            ;
+-----------------------------------------------+----------------------+-------------------+
; Source Clock(s)                               ; Destination Clock(s) ; Delay Added in ns ;
+-----------------------------------------------+----------------------+-------------------+
; clk50Mhz                                      ; clk50Mhz             ; 9.4               ;
; pzs_test:COMP_CCD|ccd_clk_div                 ; usb_clk              ; 1.4               ;
; usb_clk,pzs_test:COMP_CCD|ccd_clk_div,usb_clk ; usb_clk              ; 1.2               ;
+-----------------------------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                      ;
+--------------------------------+-------------------------------+-------------------+
; Source Register                ; Destination Register          ; Delay Added in ns ;
+--------------------------------+-------------------------------+-------------------+
; pzs_test:COMP_CCD|ccd_clk_div  ; pzs_test:COMP_CCD|ccd_clk_div ; 2.851             ;
; pzs_test:COMP_CCD|adc_clk_div  ; pzs_test:COMP_CCD|adc_clk_div ; 2.845             ;
; pzs_test:COMP_CCD|count[30]    ; pzs_test:COMP_CCD|ccd_clk_div ; 1.425             ;
; pzs_test:COMP_CCD|count[29]    ; pzs_test:COMP_CCD|ccd_clk_div ; 1.425             ;
; pzs_test:COMP_CCD|count[28]    ; pzs_test:COMP_CCD|ccd_clk_div ; 1.425             ;
; pzs_test:COMP_CCD|count[27]    ; pzs_test:COMP_CCD|ccd_clk_div ; 1.425             ;
; pzs_test:COMP_CCD|count[26]    ; pzs_test:COMP_CCD|ccd_clk_div ; 1.425             ;
; pzs_test:COMP_CCD|count[25]    ; pzs_test:COMP_CCD|ccd_clk_div ; 1.425             ;
; pzs_test:COMP_CCD|count[24]    ; pzs_test:COMP_CCD|ccd_clk_div ; 1.425             ;
; pzs_test:COMP_CCD|count[23]    ; pzs_test:COMP_CCD|ccd_clk_div ; 1.425             ;
; pzs_test:COMP_CCD|count[22]    ; pzs_test:COMP_CCD|ccd_clk_div ; 1.425             ;
; pzs_test:COMP_CCD|count[21]    ; pzs_test:COMP_CCD|ccd_clk_div ; 1.425             ;
; pzs_test:COMP_CCD|count[20]    ; pzs_test:COMP_CCD|ccd_clk_div ; 1.425             ;
; pzs_test:COMP_CCD|count[19]    ; pzs_test:COMP_CCD|ccd_clk_div ; 1.425             ;
; pzs_test:COMP_CCD|count[18]    ; pzs_test:COMP_CCD|ccd_clk_div ; 1.425             ;
; pzs_test:COMP_CCD|count[17]    ; pzs_test:COMP_CCD|ccd_clk_div ; 1.425             ;
; pzs_test:COMP_CCD|count[16]    ; pzs_test:COMP_CCD|ccd_clk_div ; 1.425             ;
; pzs_test:COMP_CCD|count[15]    ; pzs_test:COMP_CCD|ccd_clk_div ; 1.425             ;
; pzs_test:COMP_CCD|count[14]    ; pzs_test:COMP_CCD|ccd_clk_div ; 1.425             ;
; pzs_test:COMP_CCD|count[13]    ; pzs_test:COMP_CCD|ccd_clk_div ; 1.425             ;
; pzs_test:COMP_CCD|count[12]    ; pzs_test:COMP_CCD|ccd_clk_div ; 1.425             ;
; pzs_test:COMP_CCD|count[11]    ; pzs_test:COMP_CCD|ccd_clk_div ; 1.425             ;
; pzs_test:COMP_CCD|count[10]    ; pzs_test:COMP_CCD|ccd_clk_div ; 1.425             ;
; pzs_test:COMP_CCD|count[9]     ; pzs_test:COMP_CCD|ccd_clk_div ; 1.425             ;
; pzs_test:COMP_CCD|count[8]     ; pzs_test:COMP_CCD|ccd_clk_div ; 1.425             ;
; pzs_test:COMP_CCD|count[7]     ; pzs_test:COMP_CCD|ccd_clk_div ; 1.425             ;
; pzs_test:COMP_CCD|count[6]     ; pzs_test:COMP_CCD|ccd_clk_div ; 1.425             ;
; pzs_test:COMP_CCD|count[5]     ; pzs_test:COMP_CCD|ccd_clk_div ; 1.425             ;
; pzs_test:COMP_CCD|count[4]     ; pzs_test:COMP_CCD|ccd_clk_div ; 1.425             ;
; pzs_test:COMP_CCD|count[3]     ; pzs_test:COMP_CCD|ccd_clk_div ; 1.425             ;
; pzs_test:COMP_CCD|count[2]     ; pzs_test:COMP_CCD|ccd_clk_div ; 1.425             ;
; pzs_test:COMP_CCD|count[1]     ; pzs_test:COMP_CCD|ccd_clk_div ; 1.425             ;
; pzs_test:COMP_CCD|count[0]     ; pzs_test:COMP_CCD|ccd_clk_div ; 1.425             ;
; pzs_test:COMP_CCD|count[31]    ; pzs_test:COMP_CCD|ccd_clk_div ; 1.425             ;
; pzs_test:COMP_CCD|ccd_ready    ; usb:COMP_USB|ccd_ready_reg    ; 1.086             ;
; usb:COMP_USB|switch_write[30]  ; usb:COMP_USB|ccd_ready_reg    ; 0.652             ;
; usb:COMP_USB|switch_write[29]  ; usb:COMP_USB|ccd_ready_reg    ; 0.652             ;
; usb:COMP_USB|switch_write[28]  ; usb:COMP_USB|ccd_ready_reg    ; 0.652             ;
; usb:COMP_USB|switch_write[27]  ; usb:COMP_USB|ccd_ready_reg    ; 0.652             ;
; usb:COMP_USB|switch_write[26]  ; usb:COMP_USB|ccd_ready_reg    ; 0.652             ;
; usb:COMP_USB|switch_write[25]  ; usb:COMP_USB|ccd_ready_reg    ; 0.652             ;
; usb:COMP_USB|switch_write[24]  ; usb:COMP_USB|ccd_ready_reg    ; 0.652             ;
; usb:COMP_USB|switch_write[23]  ; usb:COMP_USB|ccd_ready_reg    ; 0.652             ;
; usb:COMP_USB|switch_write[22]  ; usb:COMP_USB|ccd_ready_reg    ; 0.652             ;
; usb:COMP_USB|switch_write[21]  ; usb:COMP_USB|ccd_ready_reg    ; 0.652             ;
; usb:COMP_USB|switch_write[20]  ; usb:COMP_USB|ccd_ready_reg    ; 0.652             ;
; usb:COMP_USB|switch_write[19]  ; usb:COMP_USB|ccd_ready_reg    ; 0.652             ;
; usb:COMP_USB|switch_write[18]  ; usb:COMP_USB|ccd_ready_reg    ; 0.652             ;
; usb:COMP_USB|switch_write[17]  ; usb:COMP_USB|ccd_ready_reg    ; 0.652             ;
; usb:COMP_USB|switch_write[16]  ; usb:COMP_USB|ccd_ready_reg    ; 0.652             ;
; usb:COMP_USB|switch_write[15]  ; usb:COMP_USB|ccd_ready_reg    ; 0.652             ;
; usb:COMP_USB|switch_write[14]  ; usb:COMP_USB|ccd_ready_reg    ; 0.652             ;
; usb:COMP_USB|switch_write[13]  ; usb:COMP_USB|ccd_ready_reg    ; 0.652             ;
; usb:COMP_USB|switch_write[12]  ; usb:COMP_USB|ccd_ready_reg    ; 0.652             ;
; usb:COMP_USB|switch_write[11]  ; usb:COMP_USB|ccd_ready_reg    ; 0.652             ;
; usb:COMP_USB|switch_write[10]  ; usb:COMP_USB|ccd_ready_reg    ; 0.652             ;
; usb:COMP_USB|switch_write[9]   ; usb:COMP_USB|ccd_ready_reg    ; 0.652             ;
; usb:COMP_USB|switch_write[8]   ; usb:COMP_USB|ccd_ready_reg    ; 0.652             ;
; usb:COMP_USB|switch_write[7]   ; usb:COMP_USB|ccd_ready_reg    ; 0.652             ;
; usb:COMP_USB|switch_write[6]   ; usb:COMP_USB|ccd_ready_reg    ; 0.652             ;
; usb:COMP_USB|switch_write[5]   ; usb:COMP_USB|ccd_ready_reg    ; 0.652             ;
; usb:COMP_USB|switch_write[4]   ; usb:COMP_USB|ccd_ready_reg    ; 0.652             ;
; usb:COMP_USB|switch_write[3]   ; usb:COMP_USB|ccd_ready_reg    ; 0.652             ;
; usb:COMP_USB|switch_write[31]  ; usb:COMP_USB|ccd_ready_reg    ; 0.652             ;
; usb:COMP_USB|switch_write[0]   ; usb:COMP_USB|ccd_ready_reg    ; 0.652             ;
; usb:COMP_USB|switch_write[1]   ; usb:COMP_USB|ccd_ready_reg    ; 0.652             ;
; usb:COMP_USB|switch_write[2]   ; usb:COMP_USB|ccd_ready_reg    ; 0.652             ;
; usb:COMP_USB|ccd_ready_reg     ; usb:COMP_USB|wr               ; 0.473             ;
; usb:COMP_USB|wr                ; usb:COMP_USB|wr               ; 0.223             ;
; usb_clk                        ; usb:COMP_USB|ccd_ready_reg    ; 0.125             ;
; pzs_test:COMP_CCD|data_out[10] ; usb:COMP_USB|data_out[2]      ; 0.078             ;
; pzs_test:COMP_CCD|data_out[9]  ; usb:COMP_USB|data_out[1]      ; 0.075             ;
; pzs_test:COMP_CCD|data_out[8]  ; usb:COMP_USB|data_out[0]      ; 0.075             ;
; pzs_test:COMP_CCD|data_out[3]  ; usb:COMP_USB|data_out[3]      ; 0.023             ;
; pzs_test:COMP_CCD|data_out[2]  ; usb:COMP_USB|data_out[2]      ; 0.023             ;
; pzs_test:COMP_CCD|data_out[7]  ; usb:COMP_USB|data_out[7]      ; 0.017             ;
; pzs_test:COMP_CCD|data_out[5]  ; usb:COMP_USB|data_out[5]      ; 0.017             ;
+--------------------------------+-------------------------------+-------------------+
Note: This table only shows the top 77 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP4CE10F17C8 for design "monochr"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE6F17C8 is compatible
    Info (176445): Device EP4CE15F17C8 is compatible
    Info (176445): Device EP4CE22F17C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (332012): Synopsys Design Constraints File file not found: 'monochr.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk50Mhz~input (placed in PIN E1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node pzs_test:COMP_CCD|ccd_clk_div 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pzs_test:COMP_CCD|ccd_clk_div~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 1% of the available device resources in the region that extends from location X0_Y12 to location X10_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.34 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file C:/TIM/Project/monochr/altera/output_files/monochr.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 5066 megabytes
    Info: Processing ended: Fri Aug 21 16:25:50 2020
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:06


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/TIM/Project/monochr/altera/output_files/monochr.fit.smsg.


