
# ğŸ§  RISC-V Virtual Machine

Este proyecto es un **simulador de una mÃ¡quina virtual RISC-V**, diseÃ±ado para ejecutar instrucciones en ensamblador RISC-V lÃ­nea por lÃ­nea. 

---

## ğŸš€ Objetivo

Simular el comportamiento de una arquitectura RISC-V de 32 bits (RV32I), permitiendo:

* Cargar programas escritos en ensamblador.
* Ejecutarlos instrucciÃ³n por instrucciÃ³n.
* Manipular registros, memoria, saltos y llamadas al sistema (`ecall`).
* Mostrar resultados en vista grÃ¡fica.

---

## ğŸ§± Arquitectura basada en SRP + MVC

El proyecto sigue el **principio de responsabilidad Ãºnica (SRP)**, **el patron singleton** y estÃ¡ organizado en una arquitectura **MVC**, facilitando mantenimiento, escalabilidad y pruebas unitarias.

```
src/
â”œâ”€â”€ model/           # LÃ³gica del simulador (Singleton)
â”‚   â””â”€â”€ riscv_simulator.py
â”œâ”€â”€ service/         # Clases especializadas
â”‚   â”œâ”€â”€ executor.py      # Ejecuta instrucciones
â”‚   â””â”€â”€ parser.py        # Parsea argumentos y etiquetas
â”œâ”€â”€ controller/
â”‚   â””â”€â”€ simulator.py     # Controlador general (opcional)
â””â”€â”€ view/
    â””â”€â”€ main.py          # Punto de entrada
```

---

## ğŸ› ï¸ TecnologÃ­as

* Python 3.11+
* Compatible con interfaz grÃ¡fica (`tkinter`) 

---

## ğŸ§ª Instrucciones soportadas (subset RV32I)

* **AritmÃ©tica**: `add`, `sub`, `addi`, `mul`
* **LÃ³gica**: `and`, `or`, `xor`
* **Memoria**: `lw`, `sw`
* **Saltos condicionales**: `beq`, `bne`, `blt`, `bge`, `ble`
* **Saltos incondicionales**: `j`, `jal`, `jalr`
* **Asignaciones**: `li`, `mv`
* **Syscalls**: `ecall` (print y exit)

---

## ğŸ“¦ CÃ³mo ejecutar

```bash
# Estando en la raÃ­z del proyecto (donde estÃ¡ src/)
python src/view/virtual_machine.py
```


---

## ğŸ‘¨â€ğŸ’» Autor

* [ ] Eder Alvarez
* [ ] Erick Baco
* [ ] Humberto Trujillo

FES AragÃ³n â€“ UNAM
6Âº semestre | Compiladores 2025
