Fitter report for CPUDesign
Mon Mar 31 13:19:23 2025
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Routing Usage Summary
 26. I/O Rules Summary
 27. I/O Rules Details
 28. I/O Rules Matrix
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+---------------------------------+-------------------------------------------------+
; Fitter Status                   ; Successful - Mon Mar 31 13:19:23 2025           ;
; Quartus Prime Version           ; 18.1.0 Build 625 09/12/2018 SJ Standard Edition ;
; Revision Name                   ; CPUDesign                                       ;
; Top-level Entity Name           ; datapath                                        ;
; Family                          ; Cyclone V                                       ;
; Device                          ; 5CEBA4F23C7                                     ;
; Timing Models                   ; Final                                           ;
; Logic utilization (in ALMs)     ; 4,499 / 18,480 ( 24 % )                         ;
; Total registers                 ; 860                                             ;
; Total pins                      ; 128 / 224 ( 57 % )                              ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 16,384 / 3,153,920 ( < 1 % )                    ;
; Total RAM Blocks                ; 2 / 308 ( < 1 % )                               ;
; Total DSP Blocks                ; 0 / 66 ( 0 % )                                  ;
; Total HSSI RX PCSs              ; 0                                               ;
; Total HSSI PMA RX Deserializers ; 0                                               ;
; Total HSSI TX PCSs              ; 0                                               ;
; Total HSSI PMA TX Serializers   ; 0                                               ;
; Total PLLs                      ; 0 / 4 ( 0 % )                                   ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                   ;
+---------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CEBA4F23C7                           ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Device I/O Standard                                                ; 2.5 V                                 ;                                       ;
; Fitter Effort                                                      ; Standard Fit                          ; Auto Fit                              ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.12        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.9%      ;
;     Processor 3            ;   3.8%      ;
;     Processor 4            ;   3.7%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                   ;
+------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node             ; Action  ; Operation ; Reason                     ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+
; clk~inputCLKENA0 ; Created ; Placement ; Fitter Periphery Placement ;           ;                ;                  ;                  ;                       ;
+------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+


+-----------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                           ;
+--------------+----------------+--------------+---------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To    ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+---------------+---------------+----------------+
; Location     ;                ;              ; CLOCK2_50     ; PIN_H13       ; QSF Assignment ;
; Location     ;                ;              ; CLOCK3_50     ; PIN_E10       ; QSF Assignment ;
; Location     ;                ;              ; CLOCK4_50     ; PIN_V15       ; QSF Assignment ;
; Location     ;                ;              ; CLOCK_50      ; PIN_M9        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[0]  ; PIN_W8        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[10] ; PIN_U8        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[11] ; PIN_P6        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[12] ; PIN_R7        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[1]  ; PIN_T8        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[2]  ; PIN_U11       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[3]  ; PIN_Y10       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[4]  ; PIN_N6        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[5]  ; PIN_AB10      ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[6]  ; PIN_P12       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[7]  ; PIN_P7        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[8]  ; PIN_P8        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[9]  ; PIN_R5        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_BA[0]    ; PIN_T7        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_BA[1]    ; PIN_AB7       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CAS_N    ; PIN_V6        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CKE      ; PIN_R6        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CLK      ; PIN_AB11      ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CS_N     ; PIN_U6        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[0]    ; PIN_Y9        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[10]   ; PIN_AA8       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[11]   ; PIN_AA7       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[12]   ; PIN_V10       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[13]   ; PIN_V9        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[14]   ; PIN_U10       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[15]   ; PIN_T9        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[1]    ; PIN_T10       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[2]    ; PIN_R9        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[3]    ; PIN_Y11       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[4]    ; PIN_R10       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[5]    ; PIN_R11       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[6]    ; PIN_R12       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[7]    ; PIN_AA12      ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[8]    ; PIN_AA9       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[9]    ; PIN_AB8       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_LDQM     ; PIN_U12       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_RAS_N    ; PIN_AB6       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_UDQM     ; PIN_N8        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_WE_N     ; PIN_AB5       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[0]     ; PIN_N16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[10]    ; PIN_N21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[11]    ; PIN_R22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[12]    ; PIN_R21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[13]    ; PIN_T22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[14]    ; PIN_N20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[15]    ; PIN_N19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[16]    ; PIN_M22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[17]    ; PIN_P19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[18]    ; PIN_L22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[19]    ; PIN_P17       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[1]     ; PIN_B16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[20]    ; PIN_P16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[21]    ; PIN_M18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[22]    ; PIN_L18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[23]    ; PIN_L17       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[24]    ; PIN_L19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[25]    ; PIN_K17       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[26]    ; PIN_K19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[27]    ; PIN_P18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[28]    ; PIN_R15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[29]    ; PIN_R17       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[2]     ; PIN_M16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[30]    ; PIN_R16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[31]    ; PIN_T20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[32]    ; PIN_T19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[33]    ; PIN_T18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[34]    ; PIN_T17       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[35]    ; PIN_T15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[3]     ; PIN_C16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[4]     ; PIN_D17       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[5]     ; PIN_K20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[6]     ; PIN_K21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[7]     ; PIN_K22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[8]     ; PIN_M20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[9]     ; PIN_M21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[0]     ; PIN_H16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[10]    ; PIN_H18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[11]    ; PIN_J18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[12]    ; PIN_J19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[13]    ; PIN_G11       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[14]    ; PIN_H10       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[15]    ; PIN_J11       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[16]    ; PIN_H14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[17]    ; PIN_A15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[18]    ; PIN_J13       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[19]    ; PIN_L8        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[1]     ; PIN_A12       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[20]    ; PIN_A14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[21]    ; PIN_B15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[22]    ; PIN_C15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[23]    ; PIN_E14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[24]    ; PIN_E15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[25]    ; PIN_E16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[26]    ; PIN_F14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[27]    ; PIN_F15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[28]    ; PIN_F13       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[29]    ; PIN_F12       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[2]     ; PIN_H15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[30]    ; PIN_G16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[31]    ; PIN_G15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[32]    ; PIN_G13       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[33]    ; PIN_G12       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[34]    ; PIN_J17       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[35]    ; PIN_K16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[3]     ; PIN_B12       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[4]     ; PIN_A13       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[5]     ; PIN_B13       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[6]     ; PIN_C13       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[7]     ; PIN_D13       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[8]     ; PIN_G18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[9]     ; PIN_G17       ; QSF Assignment ;
; Location     ;                ;              ; HEX0[0]       ; PIN_U21       ; QSF Assignment ;
; Location     ;                ;              ; HEX0[1]       ; PIN_V21       ; QSF Assignment ;
; Location     ;                ;              ; HEX0[2]       ; PIN_W22       ; QSF Assignment ;
; Location     ;                ;              ; HEX0[3]       ; PIN_W21       ; QSF Assignment ;
; Location     ;                ;              ; HEX0[4]       ; PIN_Y22       ; QSF Assignment ;
; Location     ;                ;              ; HEX0[5]       ; PIN_Y21       ; QSF Assignment ;
; Location     ;                ;              ; HEX0[6]       ; PIN_AA22      ; QSF Assignment ;
; Location     ;                ;              ; HEX1[0]       ; PIN_AA20      ; QSF Assignment ;
; Location     ;                ;              ; HEX1[1]       ; PIN_AB20      ; QSF Assignment ;
; Location     ;                ;              ; HEX1[2]       ; PIN_AA19      ; QSF Assignment ;
; Location     ;                ;              ; HEX1[3]       ; PIN_AA18      ; QSF Assignment ;
; Location     ;                ;              ; HEX1[4]       ; PIN_AB18      ; QSF Assignment ;
; Location     ;                ;              ; HEX1[5]       ; PIN_AA17      ; QSF Assignment ;
; Location     ;                ;              ; HEX1[6]       ; PIN_U22       ; QSF Assignment ;
; Location     ;                ;              ; HEX2[0]       ; PIN_Y19       ; QSF Assignment ;
; Location     ;                ;              ; HEX2[1]       ; PIN_AB17      ; QSF Assignment ;
; Location     ;                ;              ; HEX2[2]       ; PIN_AA10      ; QSF Assignment ;
; Location     ;                ;              ; HEX2[3]       ; PIN_Y14       ; QSF Assignment ;
; Location     ;                ;              ; HEX2[4]       ; PIN_V14       ; QSF Assignment ;
; Location     ;                ;              ; HEX2[5]       ; PIN_AB22      ; QSF Assignment ;
; Location     ;                ;              ; HEX2[6]       ; PIN_AB21      ; QSF Assignment ;
; Location     ;                ;              ; HEX3[0]       ; PIN_Y16       ; QSF Assignment ;
; Location     ;                ;              ; HEX3[1]       ; PIN_W16       ; QSF Assignment ;
; Location     ;                ;              ; HEX3[2]       ; PIN_Y17       ; QSF Assignment ;
; Location     ;                ;              ; HEX3[3]       ; PIN_V16       ; QSF Assignment ;
; Location     ;                ;              ; HEX3[4]       ; PIN_U17       ; QSF Assignment ;
; Location     ;                ;              ; HEX3[5]       ; PIN_V18       ; QSF Assignment ;
; Location     ;                ;              ; HEX3[6]       ; PIN_V19       ; QSF Assignment ;
; Location     ;                ;              ; HEX4[0]       ; PIN_U20       ; QSF Assignment ;
; Location     ;                ;              ; HEX4[1]       ; PIN_Y20       ; QSF Assignment ;
; Location     ;                ;              ; HEX4[2]       ; PIN_V20       ; QSF Assignment ;
; Location     ;                ;              ; HEX4[3]       ; PIN_U16       ; QSF Assignment ;
; Location     ;                ;              ; HEX4[4]       ; PIN_U15       ; QSF Assignment ;
; Location     ;                ;              ; HEX4[5]       ; PIN_Y15       ; QSF Assignment ;
; Location     ;                ;              ; HEX4[6]       ; PIN_P9        ; QSF Assignment ;
; Location     ;                ;              ; HEX5[0]       ; PIN_N9        ; QSF Assignment ;
; Location     ;                ;              ; HEX5[1]       ; PIN_M8        ; QSF Assignment ;
; Location     ;                ;              ; HEX5[2]       ; PIN_T14       ; QSF Assignment ;
; Location     ;                ;              ; HEX5[3]       ; PIN_P14       ; QSF Assignment ;
; Location     ;                ;              ; HEX5[4]       ; PIN_C1        ; QSF Assignment ;
; Location     ;                ;              ; HEX5[5]       ; PIN_C2        ; QSF Assignment ;
; Location     ;                ;              ; HEX5[6]       ; PIN_W19       ; QSF Assignment ;
; Location     ;                ;              ; KEY[0]        ; PIN_U7        ; QSF Assignment ;
; Location     ;                ;              ; KEY[1]        ; PIN_W9        ; QSF Assignment ;
; Location     ;                ;              ; KEY[2]        ; PIN_M7        ; QSF Assignment ;
; Location     ;                ;              ; KEY[3]        ; PIN_M6        ; QSF Assignment ;
; Location     ;                ;              ; LEDR[0]       ; PIN_AA2       ; QSF Assignment ;
; Location     ;                ;              ; LEDR[1]       ; PIN_AA1       ; QSF Assignment ;
; Location     ;                ;              ; LEDR[2]       ; PIN_W2        ; QSF Assignment ;
; Location     ;                ;              ; LEDR[3]       ; PIN_Y3        ; QSF Assignment ;
; Location     ;                ;              ; LEDR[4]       ; PIN_N2        ; QSF Assignment ;
; Location     ;                ;              ; LEDR[5]       ; PIN_N1        ; QSF Assignment ;
; Location     ;                ;              ; LEDR[6]       ; PIN_U2        ; QSF Assignment ;
; Location     ;                ;              ; LEDR[7]       ; PIN_U1        ; QSF Assignment ;
; Location     ;                ;              ; LEDR[8]       ; PIN_L2        ; QSF Assignment ;
; Location     ;                ;              ; LEDR[9]       ; PIN_L1        ; QSF Assignment ;
; Location     ;                ;              ; PS2_CLK       ; PIN_D3        ; QSF Assignment ;
; Location     ;                ;              ; PS2_CLK2      ; PIN_E2        ; QSF Assignment ;
; Location     ;                ;              ; PS2_DAT       ; PIN_G2        ; QSF Assignment ;
; Location     ;                ;              ; PS2_DAT2      ; PIN_G1        ; QSF Assignment ;
; Location     ;                ;              ; RESET_N       ; PIN_P22       ; QSF Assignment ;
; Location     ;                ;              ; SD_CLK        ; PIN_H11       ; QSF Assignment ;
; Location     ;                ;              ; SD_CMD        ; PIN_B11       ; QSF Assignment ;
; Location     ;                ;              ; SD_DATA[0]    ; PIN_K9        ; QSF Assignment ;
; Location     ;                ;              ; SD_DATA[1]    ; PIN_D12       ; QSF Assignment ;
; Location     ;                ;              ; SD_DATA[2]    ; PIN_E12       ; QSF Assignment ;
; Location     ;                ;              ; SD_DATA[3]    ; PIN_C11       ; QSF Assignment ;
; Location     ;                ;              ; SW[0]         ; PIN_U13       ; QSF Assignment ;
; Location     ;                ;              ; SW[1]         ; PIN_V13       ; QSF Assignment ;
; Location     ;                ;              ; SW[2]         ; PIN_T13       ; QSF Assignment ;
; Location     ;                ;              ; SW[3]         ; PIN_T12       ; QSF Assignment ;
; Location     ;                ;              ; SW[4]         ; PIN_AA15      ; QSF Assignment ;
; Location     ;                ;              ; SW[5]         ; PIN_AB15      ; QSF Assignment ;
; Location     ;                ;              ; SW[6]         ; PIN_AA14      ; QSF Assignment ;
; Location     ;                ;              ; SW[7]         ; PIN_AA13      ; QSF Assignment ;
; Location     ;                ;              ; SW[8]         ; PIN_AB13      ; QSF Assignment ;
; Location     ;                ;              ; SW[9]         ; PIN_AB12      ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[0]      ; PIN_B6        ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[1]      ; PIN_B7        ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[2]      ; PIN_A8        ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[3]      ; PIN_A7        ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[0]      ; PIN_L7        ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[1]      ; PIN_K7        ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[2]      ; PIN_J7        ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[3]      ; PIN_J8        ; QSF Assignment ;
; Location     ;                ;              ; VGA_HS        ; PIN_H8        ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[0]      ; PIN_A9        ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[1]      ; PIN_B10       ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[2]      ; PIN_C9        ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[3]      ; PIN_A5        ; QSF Assignment ;
; Location     ;                ;              ; VGA_VS        ; PIN_G8        ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; CLOCK2_50     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; CLOCK3_50     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; CLOCK4_50     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; CLOCK_50      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; DRAM_ADDR[0]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; DRAM_ADDR[10] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; DRAM_ADDR[11] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; DRAM_ADDR[12] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; DRAM_ADDR[1]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; DRAM_ADDR[2]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; DRAM_ADDR[3]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; DRAM_ADDR[4]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; DRAM_ADDR[5]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; DRAM_ADDR[6]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; DRAM_ADDR[7]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; DRAM_ADDR[8]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; DRAM_ADDR[9]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; DRAM_BA[0]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; DRAM_BA[1]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; DRAM_CAS_N    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; DRAM_CKE      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; DRAM_CLK      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; DRAM_CS_N     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; DRAM_DQ[0]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; DRAM_DQ[10]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; DRAM_DQ[11]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; DRAM_DQ[12]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; DRAM_DQ[13]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; DRAM_DQ[14]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; DRAM_DQ[15]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; DRAM_DQ[1]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; DRAM_DQ[2]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; DRAM_DQ[3]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; DRAM_DQ[4]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; DRAM_DQ[5]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; DRAM_DQ[6]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; DRAM_DQ[7]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; DRAM_DQ[8]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; DRAM_DQ[9]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; DRAM_LDQM     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; DRAM_RAS_N    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; DRAM_UDQM     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; DRAM_WE_N     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_0[0]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_0[10]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_0[11]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_0[12]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_0[13]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_0[14]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_0[15]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_0[16]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_0[17]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_0[18]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_0[19]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_0[1]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_0[20]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_0[21]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_0[22]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_0[23]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_0[24]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_0[25]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_0[26]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_0[27]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_0[28]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_0[29]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_0[2]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_0[30]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_0[31]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_0[32]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_0[33]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_0[34]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_0[35]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_0[3]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_0[4]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_0[5]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_0[6]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_0[7]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_0[8]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_0[9]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_1[0]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_1[10]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_1[11]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_1[12]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_1[13]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_1[14]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_1[15]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_1[16]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_1[17]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_1[18]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_1[19]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_1[1]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_1[20]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_1[21]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_1[22]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_1[23]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_1[24]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_1[25]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_1[26]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_1[27]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_1[28]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_1[29]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_1[2]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_1[30]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_1[31]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_1[32]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_1[33]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_1[34]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_1[35]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_1[3]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_1[4]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_1[5]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_1[6]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_1[7]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_1[8]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; GPIO_1[9]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; HEX0[0]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; HEX0[1]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; HEX0[2]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; HEX0[3]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; HEX0[4]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; HEX0[5]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; HEX0[6]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; HEX1[0]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; HEX1[1]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; HEX1[2]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; HEX1[3]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; HEX1[4]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; HEX1[5]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; HEX1[6]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; HEX2[0]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; HEX2[1]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; HEX2[2]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; HEX2[3]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; HEX2[4]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; HEX2[5]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; HEX2[6]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; HEX3[0]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; HEX3[1]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; HEX3[2]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; HEX3[3]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; HEX3[4]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; HEX3[5]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; HEX3[6]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; HEX4[0]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; HEX4[1]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; HEX4[2]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; HEX4[3]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; HEX4[4]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; HEX4[5]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; HEX4[6]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; HEX5[0]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; HEX5[1]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; HEX5[2]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; HEX5[3]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; HEX5[4]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; HEX5[5]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; HEX5[6]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; KEY[0]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; KEY[1]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; KEY[2]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; KEY[3]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; LEDR[0]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; LEDR[1]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; LEDR[2]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; LEDR[3]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; LEDR[4]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; LEDR[5]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; LEDR[6]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; LEDR[7]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; LEDR[8]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; LEDR[9]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; PS2_CLK       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; PS2_CLK2      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; PS2_DAT       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; PS2_DAT2      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; RESET_N       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; SD_CLK        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; SD_CMD        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; SD_DATA[0]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; SD_DATA[1]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; SD_DATA[2]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; SD_DATA[3]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; SW[0]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; SW[1]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; SW[2]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; SW[3]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; SW[4]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; SW[5]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; SW[6]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; SW[7]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; SW[8]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; SW[9]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; VGA_B[0]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; VGA_B[1]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; VGA_B[2]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; VGA_B[3]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; VGA_G[0]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; VGA_G[1]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; VGA_G[2]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; VGA_G[3]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; VGA_HS        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; VGA_R[0]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; VGA_R[1]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; VGA_R[2]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; VGA_R[3]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; datapath       ;              ; VGA_VS        ; 3.3-V LVTTL   ; QSF Assignment ;
+--------------+----------------+--------------+---------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 7400 ) ; 0.00 % ( 0 / 7400 )        ; 0.00 % ( 0 / 7400 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 7400 ) ; 0.00 % ( 0 / 7400 )        ; 0.00 % ( 0 / 7400 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 7400 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/21mw67/Downloads/phase1/output_files/CPUDesign.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 4,499 / 18,480        ; 24 %  ;
; ALMs needed [=A-B+C]                                        ; 4,499                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 4,632 / 18,480        ; 25 %  ;
;         [a] ALMs used for LUT logic and registers           ; 80                    ;       ;
;         [b] ALMs used for LUT logic                         ; 4,224                 ;       ;
;         [c] ALMs used for registers                         ; 328                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 358 / 18,480          ; 2 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 225 / 18,480          ; 1 %   ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 4                     ;       ;
;         [c] Due to LAB input limits                         ; 221                   ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 558 / 1,848           ; 30 %  ;
;     -- Logic LABs                                           ; 558                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 6,251                 ;       ;
;     -- 7 input functions                                    ; 534                   ;       ;
;     -- 6 input functions                                    ; 2,174                 ;       ;
;     -- 5 input functions                                    ; 1,954                 ;       ;
;     -- 4 input functions                                    ; 520                   ;       ;
;     -- <=3 input functions                                  ; 1,069                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 258                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 860                   ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 814 / 36,960          ; 2 %   ;
;         -- Secondary logic registers                        ; 46 / 36,960           ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 860                   ;       ;
;         -- Routing optimization registers                   ; 0                     ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 128 / 224             ; 57 %  ;
;     -- Clock pins                                           ; 6 / 9                 ; 67 %  ;
;     -- Dedicated input pins                                 ; 0 / 11                ; 0 %   ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 2 / 308               ; < 1 % ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 16,384 / 3,153,920    ; < 1 % ;
; Total block memory implementation bits                      ; 20,480 / 3,153,920    ; < 1 % ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 66                ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 4                 ; 0 %   ;
; Global signals                                              ; 1                     ;       ;
;     -- Global clocks                                        ; 1 / 16                ; 6 %   ;
;     -- Quadrant clocks                                      ; 0 / 88                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68                ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 12.6% / 12.3% / 13.4% ;       ;
; Peak interconnect usage (total/H/V)                         ; 44.7% / 44.9% / 44.1% ;       ;
; Maximum fan-out                                             ; 862                   ;       ;
; Highest non-global fan-out                                  ; 834                   ;       ;
; Total fan-out                                               ; 36676                 ;       ;
; Average fan-out                                             ; 4.81                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 4499 / 18480 ( 24 % ) ; 0 / 18480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 4499                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 4632 / 18480 ( 25 % ) ; 0 / 18480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 80                    ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 4224                  ; 0                              ;
;         [c] ALMs used for registers                         ; 328                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 358 / 18480 ( 2 % )   ; 0 / 18480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 225 / 18480 ( 1 % )   ; 0 / 18480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 4                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 221                   ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 558 / 1848 ( 30 % )   ; 0 / 1848 ( 0 % )               ;
;     -- Logic LABs                                           ; 558                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 6251                  ; 0                              ;
;     -- 7 input functions                                    ; 534                   ; 0                              ;
;     -- 6 input functions                                    ; 2174                  ; 0                              ;
;     -- 5 input functions                                    ; 1954                  ; 0                              ;
;     -- 4 input functions                                    ; 520                   ; 0                              ;
;     -- <=3 input functions                                  ; 1069                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 258                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 814 / 36960 ( 2 % )   ; 0 / 36960 ( 0 % )              ;
;         -- Secondary logic registers                        ; 46 / 36960 ( < 1 % )  ; 0 / 36960 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 860                   ; 0                              ;
;         -- Routing optimization registers                   ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 128                   ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 16384                 ; 0                              ;
; Total block memory implementation bits                      ; 20480                 ; 0                              ;
; M10K block                                                  ; 2 / 308 ( < 1 % )     ; 0 / 308 ( 0 % )                ;
; Clock enable block                                          ; 1 / 104 ( < 1 % )     ; 0 / 104 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 36959                 ; 0                              ;
;     -- Registered Connections                               ; 2658                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 63                    ; 0                              ;
;     -- Output Ports                                         ; 65                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                         ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; ba_out              ; L22   ; 5B       ; 54           ; 19           ; 54           ; 33                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; c_sign_extended_out ; Y15   ; 4A       ; 36           ; 0            ; 0            ; 9                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; clk                 ; M16   ; 5B       ; 54           ; 18           ; 60           ; 862                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; clr                 ; Y3    ; 2A       ; 0            ; 18           ; 43           ; 834                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; con_enable          ; P14   ; 4A       ; 50           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; gra                 ; M22   ; 5B       ; 54           ; 19           ; 37           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; grb                 ; K22   ; 5B       ; 54           ; 21           ; 54           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; grc                 ; L19   ; 5B       ; 54           ; 21           ; 3            ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; hi_enable           ; M18   ; 5B       ; 54           ; 19           ; 20           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; hi_out              ; AA12  ; 3B       ; 29           ; 0            ; 34           ; 9                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_enable       ; J8    ; 8A       ; 20           ; 45           ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_in[0]        ; AB12  ; 4A       ; 33           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_in[10]       ; AB10  ; 3B       ; 25           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_in[11]       ; W9    ; 3A       ; 11           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_in[12]       ; G6    ; 8A       ; 8            ; 45           ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_in[13]       ; B5    ; 8A       ; 16           ; 45           ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_in[14]       ; U7    ; 3A       ; 10           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_in[15]       ; E9    ; 8A       ; 10           ; 45           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_in[16]       ; M6    ; 3A       ; 14           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_in[17]       ; L7    ; 8A       ; 22           ; 45           ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_in[18]       ; R7    ; 3A       ; 14           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_in[19]       ; G10   ; 8A       ; 22           ; 45           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_in[1]        ; G1    ; 2A       ; 0            ; 21           ; 20           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_in[20]       ; AB8   ; 3B       ; 19           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_in[21]       ; K21   ; 5B       ; 54           ; 21           ; 37           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_in[22]       ; AA9   ; 3B       ; 22           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_in[23]       ; R11   ; 3B       ; 25           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_in[24]       ; U10   ; 3B       ; 19           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_in[25]       ; AA14  ; 4A       ; 34           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_in[26]       ; AB6   ; 3B       ; 16           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_in[27]       ; T12   ; 4A       ; 34           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_in[28]       ; AA1   ; 2A       ; 0            ; 18           ; 94           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_in[29]       ; AA13  ; 4A       ; 34           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_in[2]        ; T9    ; 3B       ; 19           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_in[30]       ; N21   ; 5B       ; 54           ; 18           ; 94           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_in[31]       ; R10   ; 3B       ; 25           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_in[3]        ; P7    ; 3A       ; 14           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_in[4]        ; R16   ; 5A       ; 54           ; 16           ; 3            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_in[5]        ; P18   ; 5A       ; 54           ; 17           ; 54           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_in[6]        ; U13   ; 4A       ; 33           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_in[7]        ; M21   ; 5B       ; 54           ; 20           ; 54           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_in[8]        ; AA8   ; 3B       ; 19           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_in[9]        ; N6    ; 3A       ; 11           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_out          ; V15   ; 4A       ; 38           ; 0            ; 0            ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ir_enable           ; R12   ; 3B       ; 24           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; lo_enable           ; R6    ; 3A       ; 10           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; lo_out              ; N16   ; 5B       ; 54           ; 18           ; 43           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mar_enable          ; L17   ; 5B       ; 54           ; 20           ; 20           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mdr_enable          ; B6    ; 8A       ; 14           ; 45           ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mdr_out             ; AB11  ; 3B       ; 25           ; 0            ; 34           ; 7                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; outport_enable      ; P19   ; 5A       ; 54           ; 17           ; 37           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pc_enable           ; V13   ; 4A       ; 33           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pc_increment        ; T13   ; 4A       ; 34           ; 0            ; 0            ; 33                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pc_out              ; E12   ; 7A       ; 32           ; 45           ; 57           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; r8_enable           ; U12   ; 3B       ; 24           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; r_in                ; H6    ; 8A       ; 8            ; 45           ; 57           ; 14                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; r_out               ; M20   ; 5B       ; 54           ; 20           ; 37           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ram_write           ; Y10   ; 3B       ; 23           ; 0            ; 91           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; read                ; N19   ; 5B       ; 54           ; 19           ; 3            ; 32                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; y_enable            ; F7    ; 8A       ; 8            ; 45           ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; z_enable            ; B10   ; 8A       ; 16           ; 45           ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; zhi_out             ; P9    ; 3B       ; 29           ; 0            ; 17           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; zlo_out             ; N20   ; 5B       ; 54           ; 18           ; 77           ; 7                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; con_out          ; K17   ; 5B       ; 54           ; 20           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outport_data[0]  ; N1    ; 2A       ; 0            ; 19           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outport_data[10] ; Y9    ; 3B       ; 23           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outport_data[11] ; M9    ; 3B       ; 22           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outport_data[12] ; AA2   ; 2A       ; 0            ; 18           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outport_data[13] ; N8    ; 3B       ; 18           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outport_data[14] ; P16   ; 5A       ; 54           ; 17           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outport_data[15] ; M7    ; 3A       ; 14           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outport_data[16] ; R9    ; 3B       ; 23           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outport_data[17] ; U6    ; 3A       ; 12           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outport_data[18] ; AA7   ; 3B       ; 18           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outport_data[19] ; E7    ; 8A       ; 8            ; 45           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outport_data[1]  ; C2    ; 2A       ; 0            ; 21           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outport_data[20] ; C1    ; 2A       ; 0            ; 21           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outport_data[21] ; V6    ; 3A       ; 12           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outport_data[22] ; T8    ; 3A       ; 12           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outport_data[23] ; D3    ; 2A       ; 0            ; 20           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outport_data[24] ; N2    ; 2A       ; 0            ; 19           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outport_data[25] ; P6    ; 3A       ; 11           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outport_data[26] ; AB5   ; 3B       ; 16           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outport_data[27] ; G2    ; 2A       ; 0            ; 21           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outport_data[28] ; U1    ; 2A       ; 0            ; 19           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outport_data[29] ; V9    ; 3B       ; 16           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outport_data[2]  ; T10   ; 3B       ; 23           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outport_data[30] ; L1    ; 2A       ; 0            ; 20           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outport_data[31] ; U2    ; 2A       ; 0            ; 19           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outport_data[3]  ; U8    ; 3A       ; 10           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outport_data[4]  ; P8    ; 3B       ; 18           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outport_data[5]  ; T7    ; 3A       ; 12           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outport_data[6]  ; M8    ; 3B       ; 22           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outport_data[7]  ; W2    ; 2A       ; 0            ; 18           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outport_data[8]  ; AB7   ; 3B       ; 18           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outport_data[9]  ; V10   ; 3B       ; 16           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; zlo_data[0]      ; AB17  ; 4A       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; zlo_data[10]     ; G8    ; 8A       ; 20           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; zlo_data[11]     ; D9    ; 8A       ; 10           ; 45           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; zlo_data[12]     ; B7    ; 8A       ; 14           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; zlo_data[13]     ; A5    ; 8A       ; 16           ; 45           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; zlo_data[14]     ; D7    ; 8A       ; 10           ; 45           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; zlo_data[15]     ; C6    ; 8A       ; 12           ; 45           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; zlo_data[16]     ; D6    ; 8A       ; 12           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; zlo_data[17]     ; H8    ; 8A       ; 20           ; 45           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; zlo_data[18]     ; R5    ; 3A       ; 10           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; zlo_data[19]     ; U11   ; 3B       ; 24           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; zlo_data[1]      ; F9    ; 8A       ; 14           ; 45           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; zlo_data[20]     ; R15   ; 5A       ; 54           ; 15           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; zlo_data[21]     ; AA10  ; 3B       ; 22           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; zlo_data[22]     ; L2    ; 2A       ; 0            ; 20           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; zlo_data[23]     ; Y11   ; 3B       ; 29           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; zlo_data[24]     ; E2    ; 2A       ; 0            ; 20           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; zlo_data[25]     ; N9    ; 3B       ; 29           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; zlo_data[26]     ; A7    ; 8A       ; 12           ; 45           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; zlo_data[27]     ; AB13  ; 4A       ; 33           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; zlo_data[28]     ; C8    ; 8A       ; 10           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; zlo_data[29]     ; P12   ; 3B       ; 24           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; zlo_data[2]      ; J9    ; 8A       ; 18           ; 45           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; zlo_data[30]     ; W8    ; 3A       ; 11           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; zlo_data[31]     ; AB20  ; 4A       ; 40           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; zlo_data[3]      ; H9    ; 8A       ; 18           ; 45           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; zlo_data[4]      ; J7    ; 8A       ; 20           ; 45           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; zlo_data[5]      ; C11   ; 7A       ; 32           ; 45           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; zlo_data[6]      ; F10   ; 8A       ; 22           ; 45           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; zlo_data[7]      ; L18   ; 5B       ; 54           ; 21           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; zlo_data[8]      ; A8    ; 8A       ; 12           ; 45           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; zlo_data[9]      ; E10   ; 8A       ; 14           ; 45           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; 2A       ; 16 / 16 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3A       ; 16 / 16 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 32 / 32 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 13 / 48 ( 27 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 5 / 16 ( 31 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 16 / 16 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 2 / 48 ( 4 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 28 / 32 ( 88 % )  ; 2.5V          ; --           ; 2.5V          ;
+----------+-------------------+---------------+--------------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                  ;
+----------+------------+----------+---------------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage   ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG                        ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; zlo_data[13]                    ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; zlo_data[26]                    ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; A8       ; 271        ; 8A       ; zlo_data[8]                     ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; A9       ; 262        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 260        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 230        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 218        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 216        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; inport_in[28]                   ; input  ; 2.5 V        ;           ; Row I/O      ; N               ; no       ; Off          ;
; AA2      ; 31         ; 2A       ; outport_data[12]                ; output ; 2.5 V        ;           ; Row I/O      ; N               ; no       ; Off          ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; outport_data[18]                ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AA8      ; 82         ; 3B       ; inport_in[8]                    ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AA9      ; 89         ; 3B       ; inport_in[22]                   ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AA10     ; 87         ; 3B       ; zlo_data[21]                    ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; hi_out                          ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AA13     ; 113        ; 4A       ; inport_in[29]                   ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AA14     ; 111        ; 4A       ; inport_in[25]                   ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AA15     ; 116        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 129        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 130        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; outport_data[26]                ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AB6      ; 74         ; 3B       ; inport_in[26]                   ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AB7      ; 81         ; 3B       ; outport_data[8]                 ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AB8      ; 84         ; 3B       ; inport_in[20]                   ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; inport_in[10]                   ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AB11     ; 100        ; 3B       ; mdr_out                         ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AB12     ; 108        ; 4A       ; inport_in[0]                    ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AB13     ; 106        ; 4A       ; zlo_data[27]                    ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; zlo_data[0]                     ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AB18     ; 121        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; zlo_data[31]                    ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AB21     ; 124        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; inport_in[13]                   ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; B6       ; 268        ; 8A       ; mdr_enable                      ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; B7       ; 270        ; 8A       ; zlo_data[12]                    ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; z_enable                        ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; B11      ; 250        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 240        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 228        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 204        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; outport_data[20]                ; output ; 2.5 V        ;           ; Row I/O      ; N               ; no       ; Off          ;
; C2       ; 18         ; 2A       ; outport_data[1]                 ; output ; 2.5 V        ;           ; Row I/O      ; N               ; no       ; Off          ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; zlo_data[15]                    ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; zlo_data[28]                    ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; C9       ; 265        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; zlo_data[5]                     ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 206        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; outport_data[23]                ; output ; 2.5 V        ;           ; Row I/O      ; N               ; no       ; Off          ;
; D4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; zlo_data[16]                    ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; D7       ; 276        ; 8A       ; zlo_data[14]                    ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; zlo_data[11]                    ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 239        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E1       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; zlo_data[24]                    ; output ; 2.5 V        ;           ; Row I/O      ; N               ; no       ; Off          ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; outport_data[19]                ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; inport_in[15]                   ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; E10      ; 267        ; 8A       ; zlo_data[9]                     ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; pc_out                          ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 215        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 209        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; y_enable                        ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; zlo_data[1]                     ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; F10      ; 253        ; 8A       ; zlo_data[6]                     ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 233        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 226        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 217        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; inport_in[1]                    ; input  ; 2.5 V        ;           ; Row I/O      ; N               ; no       ; Off          ;
; G2       ; 19         ; 2A       ; outport_data[27]                ; output ; 2.5 V        ;           ; Row I/O      ; N               ; no       ; Off          ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; inport_in[12]                   ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; zlo_data[10]                    ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; inport_in[19]                   ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; G11      ; 236        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 245        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 237        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 210        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 208        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 211        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS                        ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; r_in                            ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; zlo_data[17]                    ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; H9       ; 261        ; 8A       ; zlo_data[3]                     ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; H10      ; 234        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 243        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 227        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 221        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 219        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; J2       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; zlo_data[4]                     ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; J8       ; 257        ; 8A       ; inport_enable                   ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; J9       ; 259        ; 8A       ; zlo_data[2]                     ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 214        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 212        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE                      ;        ;              ;           ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 178        ; 5B       ; con_out                         ; output ; 2.5 V        ;           ; Row I/O      ; N               ; no       ; Off          ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 203        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 183        ; 5B       ; inport_in[21]                   ; input  ; 2.5 V        ;           ; Row I/O      ; N               ; no       ; Off          ;
; K22      ; 185        ; 5B       ; grb                             ; input  ; 2.5 V        ;           ; Row I/O      ; N               ; no       ; Off          ;
; L1       ; 21         ; 2A       ; outport_data[30]                ; output ; 2.5 V        ;           ; Row I/O      ; N               ; no       ; Off          ;
; L2       ; 23         ; 2A       ; zlo_data[22]                    ; output ; 2.5 V        ;           ; Row I/O      ; N               ; no       ; Off          ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; inport_in[17]                   ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; L8       ; 244        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; mar_enable                      ; input  ; 2.5 V        ;           ; Row I/O      ; N               ; no       ; Off          ;
; L18      ; 184        ; 5B       ; zlo_data[7]                     ; output ; 2.5 V        ;           ; Row I/O      ; N               ; no       ; Off          ;
; L19      ; 182        ; 5B       ; grc                             ; input  ; 2.5 V        ;           ; Row I/O      ; N               ; no       ; Off          ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; ba_out                          ; input  ; 2.5 V        ;           ; Row I/O      ; N               ; no       ; Off          ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; #TDO                            ; output ;              ;           ; --           ;                 ; --       ; --           ;
; M6       ; 70         ; 3A       ; inport_in[16]                   ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; M7       ; 72         ; 3A       ; outport_data[15]                ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; M8       ; 86         ; 3B       ; outport_data[6]                 ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; M9       ; 88         ; 3B       ; outport_data[11]                ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; clk                             ; input  ; 2.5 V        ;           ; Row I/O      ; N               ; no       ; Off          ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; hi_enable                       ; input  ; 2.5 V        ;           ; Row I/O      ; N               ; no       ; Off          ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; r_out                           ; input  ; 2.5 V        ;           ; Row I/O      ; N               ; no       ; Off          ;
; M21      ; 181        ; 5B       ; inport_in[7]                    ; input  ; 2.5 V        ;           ; Row I/O      ; N               ; no       ; Off          ;
; M22      ; 175        ; 5B       ; gra                             ; input  ; 2.5 V        ;           ; Row I/O      ; N               ; no       ; Off          ;
; N1       ; 24         ; 2A       ; outport_data[0]                 ; output ; 2.5 V        ;           ; Row I/O      ; N               ; no       ; Off          ;
; N2       ; 26         ; 2A       ; outport_data[24]                ; output ; 2.5 V        ;           ; Row I/O      ; N               ; no       ; Off          ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; inport_in[9]                    ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; outport_data[13]                ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; N9       ; 104        ; 3B       ; zlo_data[25]                    ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; lo_out                          ; input  ; 2.5 V        ;           ; Row I/O      ; N               ; no       ; Off          ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; read                            ; input  ; 2.5 V        ;           ; Row I/O      ; N               ; no       ; Off          ;
; N20      ; 171        ; 5B       ; zlo_out                         ; input  ; 2.5 V        ;           ; Row I/O      ; N               ; no       ; Off          ;
; N21      ; 173        ; 5B       ; inport_in[30]                   ; input  ; 2.5 V        ;           ; Row I/O      ; N               ; no       ; Off          ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; #TMS                            ; input  ;              ;           ; --           ;                 ; --       ; --           ;
; P6       ; 62         ; 3A       ; outport_data[25]                ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; P7       ; 73         ; 3A       ; inport_in[3]                    ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; P8       ; 78         ; 3B       ; outport_data[4]                 ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; P9       ; 102        ; 3B       ; zhi_out                         ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; zlo_data[29]                    ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; con_enable                      ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; outport_data[14]                ; output ; 2.5 V        ;           ; Row I/O      ; N               ; no       ; Off          ;
; P17      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 168        ; 5A       ; inport_in[5]                    ; input  ; 2.5 V        ;           ; Row I/O      ; N               ; no       ; Off          ;
; P19      ; 166        ; 5A       ; outport_enable                  ; input  ; 2.5 V        ;           ; Row I/O      ; N               ; no       ; Off          ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; R2       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; zlo_data[18]                    ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; R6       ; 58         ; 3A       ; lo_enable                       ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; R7       ; 71         ; 3A       ; inport_in[18]                   ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; outport_data[16]                ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; R10      ; 99         ; 3B       ; inport_in[31]                   ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; R11      ; 101        ; 3B       ; inport_in[23]                   ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; R12      ; 95         ; 3B       ; ir_enable                       ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 161        ; 5A       ; zlo_data[20]                    ; output ; 2.5 V        ;           ; Row I/O      ; N               ; no       ; Off          ;
; R16      ; 163        ; 5A       ; inport_in[4]                    ; input  ; 2.5 V        ;           ; Row I/O      ; N               ; no       ; Off          ;
; R17      ; 165        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 160        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; outport_data[5]                 ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; T8       ; 68         ; 3A       ; outport_data[22]                ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; T9       ; 83         ; 3B       ; inport_in[2]                    ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; T10      ; 91         ; 3B       ; outport_data[2]                 ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; inport_in[27]                   ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; T13      ; 112        ; 4A       ; pc_increment                    ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; T14      ; 126        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 159        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 155        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 154        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 156        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 25         ; 2A       ; outport_data[28]                ; output ; 2.5 V        ;           ; Row I/O      ; N               ; no       ; Off          ;
; U2       ; 27         ; 2A       ; outport_data[31]                ; output ; 2.5 V        ;           ; Row I/O      ; N               ; no       ; Off          ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; outport_data[17]                ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; U7       ; 59         ; 3A       ; inport_in[14]                   ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; U8       ; 61         ; 3A       ; outport_data[3]                 ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; inport_in[24]                   ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; U11      ; 94         ; 3B       ; zlo_data[19]                    ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; U12      ; 96         ; 3B       ; r8_enable                       ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; U13      ; 109        ; 4A       ; inport_in[6]                    ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                           ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; #TCK                            ; input  ;              ;           ; --           ;                 ; --       ; --           ;
; V6       ; 69         ; 3A       ; outport_data[21]                ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; outport_data[29]                ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; V10      ; 77         ; 3B       ; outport_data[9]                 ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; V11      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; pc_enable                       ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; V14      ; 118        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 120        ; 4A       ; inport_out                      ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; V16      ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 131        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; outport_data[7]                 ; output ; 2.5 V        ;           ; Row I/O      ; N               ; no       ; Off          ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; #TDI                            ; input  ;              ;           ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; zlo_data[30]                    ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; W9       ; 65         ; 3A       ; inport_in[11]                   ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; clr                             ; input  ; 2.5 V        ;           ; Row I/O      ; N               ; no       ; Off          ;
; Y4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; outport_data[10]                ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; Y10      ; 90         ; 3B       ; ram_write                       ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; Y11      ; 103        ; 3B       ; zlo_data[23]                    ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 117        ; 4A       ; c_sign_extended_out             ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; Y16      ; 123        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 125        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------+
; I/O Assignment Warnings                                    ;
+---------------------+--------------------------------------+
; Pin Name            ; Reason                               ;
+---------------------+--------------------------------------+
; zlo_data[0]         ; Missing drive strength and slew rate ;
; zlo_data[1]         ; Missing drive strength and slew rate ;
; zlo_data[2]         ; Missing drive strength and slew rate ;
; zlo_data[3]         ; Missing drive strength and slew rate ;
; zlo_data[4]         ; Missing drive strength and slew rate ;
; zlo_data[5]         ; Missing drive strength and slew rate ;
; zlo_data[6]         ; Missing drive strength and slew rate ;
; zlo_data[7]         ; Missing drive strength and slew rate ;
; zlo_data[8]         ; Missing drive strength and slew rate ;
; zlo_data[9]         ; Missing drive strength and slew rate ;
; zlo_data[10]        ; Missing drive strength and slew rate ;
; zlo_data[11]        ; Missing drive strength and slew rate ;
; zlo_data[12]        ; Missing drive strength and slew rate ;
; zlo_data[13]        ; Missing drive strength and slew rate ;
; zlo_data[14]        ; Missing drive strength and slew rate ;
; zlo_data[15]        ; Missing drive strength and slew rate ;
; zlo_data[16]        ; Missing drive strength and slew rate ;
; zlo_data[17]        ; Missing drive strength and slew rate ;
; zlo_data[18]        ; Missing drive strength and slew rate ;
; zlo_data[19]        ; Missing drive strength and slew rate ;
; zlo_data[20]        ; Missing drive strength and slew rate ;
; zlo_data[21]        ; Missing drive strength and slew rate ;
; zlo_data[22]        ; Missing drive strength and slew rate ;
; zlo_data[23]        ; Missing drive strength and slew rate ;
; zlo_data[24]        ; Missing drive strength and slew rate ;
; zlo_data[25]        ; Missing drive strength and slew rate ;
; zlo_data[26]        ; Missing drive strength and slew rate ;
; zlo_data[27]        ; Missing drive strength and slew rate ;
; zlo_data[28]        ; Missing drive strength and slew rate ;
; zlo_data[29]        ; Missing drive strength and slew rate ;
; zlo_data[30]        ; Missing drive strength and slew rate ;
; zlo_data[31]        ; Missing drive strength and slew rate ;
; outport_data[0]     ; Missing drive strength and slew rate ;
; outport_data[1]     ; Missing drive strength and slew rate ;
; outport_data[2]     ; Missing drive strength and slew rate ;
; outport_data[3]     ; Missing drive strength and slew rate ;
; outport_data[4]     ; Missing drive strength and slew rate ;
; outport_data[5]     ; Missing drive strength and slew rate ;
; outport_data[6]     ; Missing drive strength and slew rate ;
; outport_data[7]     ; Missing drive strength and slew rate ;
; outport_data[8]     ; Missing drive strength and slew rate ;
; outport_data[9]     ; Missing drive strength and slew rate ;
; outport_data[10]    ; Missing drive strength and slew rate ;
; outport_data[11]    ; Missing drive strength and slew rate ;
; outport_data[12]    ; Missing drive strength and slew rate ;
; outport_data[13]    ; Missing drive strength and slew rate ;
; outport_data[14]    ; Missing drive strength and slew rate ;
; outport_data[15]    ; Missing drive strength and slew rate ;
; outport_data[16]    ; Missing drive strength and slew rate ;
; outport_data[17]    ; Missing drive strength and slew rate ;
; outport_data[18]    ; Missing drive strength and slew rate ;
; outport_data[19]    ; Missing drive strength and slew rate ;
; outport_data[20]    ; Missing drive strength and slew rate ;
; outport_data[21]    ; Missing drive strength and slew rate ;
; outport_data[22]    ; Missing drive strength and slew rate ;
; outport_data[23]    ; Missing drive strength and slew rate ;
; outport_data[24]    ; Missing drive strength and slew rate ;
; outport_data[25]    ; Missing drive strength and slew rate ;
; outport_data[26]    ; Missing drive strength and slew rate ;
; outport_data[27]    ; Missing drive strength and slew rate ;
; outport_data[28]    ; Missing drive strength and slew rate ;
; outport_data[29]    ; Missing drive strength and slew rate ;
; outport_data[30]    ; Missing drive strength and slew rate ;
; outport_data[31]    ; Missing drive strength and slew rate ;
; con_out             ; Missing drive strength and slew rate ;
; con_enable          ; Missing location assignment          ;
; zlo_data[0]         ; Missing location assignment          ;
; zlo_data[1]         ; Missing location assignment          ;
; zlo_data[2]         ; Missing location assignment          ;
; zlo_data[3]         ; Missing location assignment          ;
; zlo_data[4]         ; Missing location assignment          ;
; zlo_data[5]         ; Missing location assignment          ;
; zlo_data[6]         ; Missing location assignment          ;
; zlo_data[7]         ; Missing location assignment          ;
; zlo_data[8]         ; Missing location assignment          ;
; zlo_data[9]         ; Missing location assignment          ;
; zlo_data[10]        ; Missing location assignment          ;
; zlo_data[11]        ; Missing location assignment          ;
; zlo_data[12]        ; Missing location assignment          ;
; zlo_data[13]        ; Missing location assignment          ;
; zlo_data[14]        ; Missing location assignment          ;
; zlo_data[15]        ; Missing location assignment          ;
; zlo_data[16]        ; Missing location assignment          ;
; zlo_data[17]        ; Missing location assignment          ;
; zlo_data[18]        ; Missing location assignment          ;
; zlo_data[19]        ; Missing location assignment          ;
; zlo_data[20]        ; Missing location assignment          ;
; zlo_data[21]        ; Missing location assignment          ;
; zlo_data[22]        ; Missing location assignment          ;
; zlo_data[23]        ; Missing location assignment          ;
; zlo_data[24]        ; Missing location assignment          ;
; zlo_data[25]        ; Missing location assignment          ;
; zlo_data[26]        ; Missing location assignment          ;
; zlo_data[27]        ; Missing location assignment          ;
; zlo_data[28]        ; Missing location assignment          ;
; zlo_data[29]        ; Missing location assignment          ;
; zlo_data[30]        ; Missing location assignment          ;
; zlo_data[31]        ; Missing location assignment          ;
; outport_data[0]     ; Missing location assignment          ;
; outport_data[1]     ; Missing location assignment          ;
; outport_data[2]     ; Missing location assignment          ;
; outport_data[3]     ; Missing location assignment          ;
; outport_data[4]     ; Missing location assignment          ;
; outport_data[5]     ; Missing location assignment          ;
; outport_data[6]     ; Missing location assignment          ;
; outport_data[7]     ; Missing location assignment          ;
; outport_data[8]     ; Missing location assignment          ;
; outport_data[9]     ; Missing location assignment          ;
; outport_data[10]    ; Missing location assignment          ;
; outport_data[11]    ; Missing location assignment          ;
; outport_data[12]    ; Missing location assignment          ;
; outport_data[13]    ; Missing location assignment          ;
; outport_data[14]    ; Missing location assignment          ;
; outport_data[15]    ; Missing location assignment          ;
; outport_data[16]    ; Missing location assignment          ;
; outport_data[17]    ; Missing location assignment          ;
; outport_data[18]    ; Missing location assignment          ;
; outport_data[19]    ; Missing location assignment          ;
; outport_data[20]    ; Missing location assignment          ;
; outport_data[21]    ; Missing location assignment          ;
; outport_data[22]    ; Missing location assignment          ;
; outport_data[23]    ; Missing location assignment          ;
; outport_data[24]    ; Missing location assignment          ;
; outport_data[25]    ; Missing location assignment          ;
; outport_data[26]    ; Missing location assignment          ;
; outport_data[27]    ; Missing location assignment          ;
; outport_data[28]    ; Missing location assignment          ;
; outport_data[29]    ; Missing location assignment          ;
; outport_data[30]    ; Missing location assignment          ;
; outport_data[31]    ; Missing location assignment          ;
; con_out             ; Missing location assignment          ;
; zhi_out             ; Missing location assignment          ;
; inport_out          ; Missing location assignment          ;
; c_sign_extended_out ; Missing location assignment          ;
; hi_out              ; Missing location assignment          ;
; pc_out              ; Missing location assignment          ;
; lo_out              ; Missing location assignment          ;
; zlo_out             ; Missing location assignment          ;
; gra                 ; Missing location assignment          ;
; grb                 ; Missing location assignment          ;
; grc                 ; Missing location assignment          ;
; r_out               ; Missing location assignment          ;
; ba_out              ; Missing location assignment          ;
; mdr_out             ; Missing location assignment          ;
; clk                 ; Missing location assignment          ;
; clr                 ; Missing location assignment          ;
; z_enable            ; Missing location assignment          ;
; outport_enable      ; Missing location assignment          ;
; ir_enable           ; Missing location assignment          ;
; r_in                ; Missing location assignment          ;
; r8_enable           ; Missing location assignment          ;
; hi_enable           ; Missing location assignment          ;
; lo_enable           ; Missing location assignment          ;
; pc_increment        ; Missing location assignment          ;
; pc_enable           ; Missing location assignment          ;
; read                ; Missing location assignment          ;
; mdr_enable          ; Missing location assignment          ;
; inport_in[31]       ; Missing location assignment          ;
; inport_enable       ; Missing location assignment          ;
; inport_in[0]        ; Missing location assignment          ;
; inport_in[30]       ; Missing location assignment          ;
; inport_in[27]       ; Missing location assignment          ;
; inport_in[25]       ; Missing location assignment          ;
; inport_in[22]       ; Missing location assignment          ;
; inport_in[26]       ; Missing location assignment          ;
; inport_in[28]       ; Missing location assignment          ;
; inport_in[23]       ; Missing location assignment          ;
; inport_in[24]       ; Missing location assignment          ;
; inport_in[21]       ; Missing location assignment          ;
; inport_in[5]        ; Missing location assignment          ;
; inport_in[6]        ; Missing location assignment          ;
; inport_in[7]        ; Missing location assignment          ;
; inport_in[8]        ; Missing location assignment          ;
; inport_in[9]        ; Missing location assignment          ;
; inport_in[10]       ; Missing location assignment          ;
; inport_in[13]       ; Missing location assignment          ;
; inport_in[14]       ; Missing location assignment          ;
; inport_in[12]       ; Missing location assignment          ;
; inport_in[11]       ; Missing location assignment          ;
; inport_in[29]       ; Missing location assignment          ;
; inport_in[18]       ; Missing location assignment          ;
; inport_in[17]       ; Missing location assignment          ;
; inport_in[16]       ; Missing location assignment          ;
; inport_in[15]       ; Missing location assignment          ;
; inport_in[19]       ; Missing location assignment          ;
; inport_in[20]       ; Missing location assignment          ;
; inport_in[1]        ; Missing location assignment          ;
; inport_in[2]        ; Missing location assignment          ;
; inport_in[4]        ; Missing location assignment          ;
; inport_in[3]        ; Missing location assignment          ;
; ram_write           ; Missing location assignment          ;
; y_enable            ; Missing location assignment          ;
; mar_enable          ; Missing location assignment          ;
+---------------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------+---------------------+--------------+
; Compilation Hierarchy Node                ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                    ; Entity Name         ; Library Name ;
+-------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------+---------------------+--------------+
; |datapath                                 ; 4499.0 (0.5)         ; 4630.5 (0.5)                     ; 356.0 (0.0)                                       ; 224.5 (0.0)                      ; 0.0 (0.0)            ; 6251 (1)            ; 860 (0)                   ; 0 (0)         ; 16384             ; 2     ; 0          ; 128  ; 0            ; |datapath                                                                              ; datapath            ; work         ;
;    |alu:alu|                              ; 4096.0 (214.0)       ; 4061.7 (227.0)                   ; 181.4 (19.4)                                      ; 215.7 (6.4)                      ; 0.0 (0.0)            ; 5864 (324)          ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu                                                                      ; alu                 ; work         ;
;       |add:add_op|                        ; 11.5 (0.0)           ; 13.1 (0.0)                       ; 1.9 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|add:add_op                                                           ; add                 ; work         ;
;          |full_adder:fa1|                 ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|add:add_op|full_adder:fa1                                            ; full_adder          ; work         ;
;          |full_adder:fa10|                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|add:add_op|full_adder:fa10                                           ; full_adder          ; work         ;
;          |full_adder:fa11|                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|add:add_op|full_adder:fa11                                           ; full_adder          ; work         ;
;          |full_adder:fa12|                ; 0.6 (0.6)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|add:add_op|full_adder:fa12                                           ; full_adder          ; work         ;
;          |full_adder:fa13|                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|add:add_op|full_adder:fa13                                           ; full_adder          ; work         ;
;          |full_adder:fa14|                ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|add:add_op|full_adder:fa14                                           ; full_adder          ; work         ;
;          |full_adder:fa15|                ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|add:add_op|full_adder:fa15                                           ; full_adder          ; work         ;
;          |full_adder:fa16|                ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|add:add_op|full_adder:fa16                                           ; full_adder          ; work         ;
;          |full_adder:fa17|                ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|add:add_op|full_adder:fa17                                           ; full_adder          ; work         ;
;          |full_adder:fa18|                ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|add:add_op|full_adder:fa18                                           ; full_adder          ; work         ;
;          |full_adder:fa19|                ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|add:add_op|full_adder:fa19                                           ; full_adder          ; work         ;
;          |full_adder:fa20|                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|add:add_op|full_adder:fa20                                           ; full_adder          ; work         ;
;          |full_adder:fa21|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|add:add_op|full_adder:fa21                                           ; full_adder          ; work         ;
;          |full_adder:fa22|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|add:add_op|full_adder:fa22                                           ; full_adder          ; work         ;
;          |full_adder:fa23|                ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|add:add_op|full_adder:fa23                                           ; full_adder          ; work         ;
;          |full_adder:fa24|                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|add:add_op|full_adder:fa24                                           ; full_adder          ; work         ;
;          |full_adder:fa25|                ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|add:add_op|full_adder:fa25                                           ; full_adder          ; work         ;
;          |full_adder:fa26|                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|add:add_op|full_adder:fa26                                           ; full_adder          ; work         ;
;          |full_adder:fa27|                ; 0.6 (0.6)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|add:add_op|full_adder:fa27                                           ; full_adder          ; work         ;
;          |full_adder:fa28|                ; 0.1 (0.1)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|add:add_op|full_adder:fa28                                           ; full_adder          ; work         ;
;          |full_adder:fa29|                ; 0.1 (0.1)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|add:add_op|full_adder:fa29                                           ; full_adder          ; work         ;
;          |full_adder:fa3|                 ; 1.3 (1.3)            ; 1.7 (1.7)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|add:add_op|full_adder:fa3                                            ; full_adder          ; work         ;
;          |full_adder:fa31|                ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|add:add_op|full_adder:fa31                                           ; full_adder          ; work         ;
;          |full_adder:fa4|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|add:add_op|full_adder:fa4                                            ; full_adder          ; work         ;
;          |full_adder:fa5|                 ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|add:add_op|full_adder:fa5                                            ; full_adder          ; work         ;
;          |full_adder:fa6|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|add:add_op|full_adder:fa6                                            ; full_adder          ; work         ;
;          |full_adder:fa7|                 ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|add:add_op|full_adder:fa7                                            ; full_adder          ; work         ;
;          |full_adder:fa8|                 ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|add:add_op|full_adder:fa8                                            ; full_adder          ; work         ;
;          |full_adder:fa9|                 ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|add:add_op|full_adder:fa9                                            ; full_adder          ; work         ;
;       |div:div_op|                        ; 2835.7 (2835.7)      ; 2808.5 (2808.5)                  ; 151.7 (151.7)                                     ; 178.9 (178.9)                    ; 0.0 (0.0)            ; 4040 (4040)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|div:div_op                                                           ; div                 ; work         ;
;       |logical_or:or_op|                  ; 12.4 (12.4)          ; 12.3 (12.3)                      ; 0.3 (0.3)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 30 (30)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|logical_or:or_op                                                     ; logical_or          ; work         ;
;       |mul:mul_op|                        ; 758.0 (758.0)        ; 731.4 (731.4)                    ; 2.3 (2.3)                                         ; 28.9 (28.9)                      ; 0.0 (0.0)            ; 974 (974)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|mul:mul_op                                                           ; mul                 ; work         ;
;       |rol:rol_op|                        ; 72.0 (72.0)          ; 73.0 (73.0)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 116 (116)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|rol:rol_op                                                           ; rol                 ; work         ;
;       |ror:ror_op|                        ; 91.8 (91.8)          ; 94.5 (94.5)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 152 (152)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|ror:ror_op                                                           ; ror                 ; work         ;
;       |shl:shl_op|                        ; 23.5 (23.5)          ; 24.0 (24.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|shl:shl_op                                                           ; shl                 ; work         ;
;       |shr:shr_op|                        ; 8.5 (8.5)            ; 10.2 (10.2)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|shr:shr_op                                                           ; shr                 ; work         ;
;       |shra:shra_op|                      ; 24.5 (24.5)          ; 24.7 (24.7)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|shra:shra_op                                                         ; shra                ; work         ;
;       |sub:sub_op|                        ; 43.8 (15.3)          ; 43.0 (15.3)                      ; 0.0 (0.0)                                         ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 92 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|sub:sub_op                                                           ; sub                 ; work         ;
;          |add:add_op|                     ; 28.0 (0.0)           ; 27.7 (0.0)                       ; 0.5 (0.0)                                         ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|sub:sub_op|add:add_op                                                ; add                 ; work         ;
;             |full_adder:fa0|              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|sub:sub_op|add:add_op|full_adder:fa0                                 ; full_adder          ; work         ;
;             |full_adder:fa1|              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|sub:sub_op|add:add_op|full_adder:fa1                                 ; full_adder          ; work         ;
;             |full_adder:fa10|             ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|sub:sub_op|add:add_op|full_adder:fa10                                ; full_adder          ; work         ;
;             |full_adder:fa11|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|sub:sub_op|add:add_op|full_adder:fa11                                ; full_adder          ; work         ;
;             |full_adder:fa12|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|sub:sub_op|add:add_op|full_adder:fa12                                ; full_adder          ; work         ;
;             |full_adder:fa13|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|sub:sub_op|add:add_op|full_adder:fa13                                ; full_adder          ; work         ;
;             |full_adder:fa14|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|sub:sub_op|add:add_op|full_adder:fa14                                ; full_adder          ; work         ;
;             |full_adder:fa15|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|sub:sub_op|add:add_op|full_adder:fa15                                ; full_adder          ; work         ;
;             |full_adder:fa16|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|sub:sub_op|add:add_op|full_adder:fa16                                ; full_adder          ; work         ;
;             |full_adder:fa17|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|sub:sub_op|add:add_op|full_adder:fa17                                ; full_adder          ; work         ;
;             |full_adder:fa18|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|sub:sub_op|add:add_op|full_adder:fa18                                ; full_adder          ; work         ;
;             |full_adder:fa19|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|sub:sub_op|add:add_op|full_adder:fa19                                ; full_adder          ; work         ;
;             |full_adder:fa2|              ; 0.3 (0.3)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|sub:sub_op|add:add_op|full_adder:fa2                                 ; full_adder          ; work         ;
;             |full_adder:fa20|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|sub:sub_op|add:add_op|full_adder:fa20                                ; full_adder          ; work         ;
;             |full_adder:fa21|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|sub:sub_op|add:add_op|full_adder:fa21                                ; full_adder          ; work         ;
;             |full_adder:fa22|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|sub:sub_op|add:add_op|full_adder:fa22                                ; full_adder          ; work         ;
;             |full_adder:fa23|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|sub:sub_op|add:add_op|full_adder:fa23                                ; full_adder          ; work         ;
;             |full_adder:fa24|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|sub:sub_op|add:add_op|full_adder:fa24                                ; full_adder          ; work         ;
;             |full_adder:fa25|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|sub:sub_op|add:add_op|full_adder:fa25                                ; full_adder          ; work         ;
;             |full_adder:fa26|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|sub:sub_op|add:add_op|full_adder:fa26                                ; full_adder          ; work         ;
;             |full_adder:fa27|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|sub:sub_op|add:add_op|full_adder:fa27                                ; full_adder          ; work         ;
;             |full_adder:fa28|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|sub:sub_op|add:add_op|full_adder:fa28                                ; full_adder          ; work         ;
;             |full_adder:fa29|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|sub:sub_op|add:add_op|full_adder:fa29                                ; full_adder          ; work         ;
;             |full_adder:fa3|              ; 1.5 (1.5)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|sub:sub_op|add:add_op|full_adder:fa3                                 ; full_adder          ; work         ;
;             |full_adder:fa30|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|sub:sub_op|add:add_op|full_adder:fa30                                ; full_adder          ; work         ;
;             |full_adder:fa31|             ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|sub:sub_op|add:add_op|full_adder:fa31                                ; full_adder          ; work         ;
;             |full_adder:fa4|              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|sub:sub_op|add:add_op|full_adder:fa4                                 ; full_adder          ; work         ;
;             |full_adder:fa5|              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|sub:sub_op|add:add_op|full_adder:fa5                                 ; full_adder          ; work         ;
;             |full_adder:fa6|              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|sub:sub_op|add:add_op|full_adder:fa6                                 ; full_adder          ; work         ;
;             |full_adder:fa7|              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|sub:sub_op|add:add_op|full_adder:fa7                                 ; full_adder          ; work         ;
;             |full_adder:fa8|              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|sub:sub_op|add:add_op|full_adder:fa8                                 ; full_adder          ; work         ;
;             |full_adder:fa9|              ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|alu:alu|sub:sub_op|add:add_op|full_adder:fa9                                 ; full_adder          ; work         ;
;    |bus_mux_32_to_1:bus_mux|              ; 185.8 (185.8)        ; 198.5 (198.5)                    ; 14.2 (14.2)                                       ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 293 (293)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|bus_mux_32_to_1:bus_mux                                                      ; bus_mux_32_to_1     ; work         ;
;    |c_sign_extended_reg:c_sign_extended|  ; 6.5 (6.5)            ; 7.3 (7.3)                        ; 1.0 (1.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|c_sign_extended_reg:c_sign_extended                                          ; c_sign_extended_reg ; work         ;
;    |conff:conff|                          ; 3.6 (3.6)            ; 3.7 (3.7)                        ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|conff:conff                                                                  ; conff               ; work         ;
;    |encoder_32_to_5:select_encoder|       ; 12.5 (12.5)          ; 13.2 (13.2)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|encoder_32_to_5:select_encoder                                               ; encoder_32_to_5     ; work         ;
;    |inport:inport|                        ; 11.7 (11.7)          ; 12.4 (12.4)                      ; 1.8 (1.8)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|inport:inport                                                                ; inport              ; work         ;
;    |outport:outport|                      ; 0.5 (0.5)            ; 16.5 (16.5)                      ; 16.0 (16.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|outport:outport                                                              ; outport             ; work         ;
;    |pc_reg:pc|                            ; 16.0 (16.0)          ; 16.5 (16.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|pc_reg:pc                                                                    ; pc_reg              ; work         ;
;    |r0_reg:r0|                            ; 3.3 (0.0)            ; 11.9 (0.0)                       ; 8.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|r0_reg:r0                                                                    ; r0_reg              ; work         ;
;       |reg_32_bit:r0_internal_reg|        ; 3.3 (3.3)            ; 11.9 (11.9)                      ; 8.6 (8.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|r0_reg:r0|reg_32_bit:r0_internal_reg                                         ; reg_32_bit          ; work         ;
;    |ram_512x32:ram_memory|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |datapath|ram_512x32:ram_memory                                                        ; ram_512x32          ; work         ;
;       |altsyncram:memory_rtl_0|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |datapath|ram_512x32:ram_memory|altsyncram:memory_rtl_0                                ; altsyncram          ; work         ;
;          |altsyncram_i6s1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |datapath|ram_512x32:ram_memory|altsyncram:memory_rtl_0|altsyncram_i6s1:auto_generated ; altsyncram_i6s1     ; work         ;
;    |reg_32_bit:hi|                        ; 10.2 (10.2)          ; 12.7 (12.7)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|reg_32_bit:hi                                                                ; reg_32_bit          ; work         ;
;    |reg_32_bit:ir|                        ; 9.0 (9.0)            ; 12.5 (12.5)                      ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|reg_32_bit:ir                                                                ; reg_32_bit          ; work         ;
;    |reg_32_bit:lo|                        ; 3.5 (3.5)            ; 14.8 (14.8)                      ; 11.3 (11.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|reg_32_bit:lo                                                                ; reg_32_bit          ; work         ;
;    |reg_32_bit:mar|                       ; 2.9 (2.9)            ; 2.9 (2.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|reg_32_bit:mar                                                               ; reg_32_bit          ; work         ;
;    |reg_32_bit:mdr|                       ; 18.4 (18.4)          ; 16.5 (16.5)                      ; 0.0 (0.0)                                         ; 1.9 (1.9)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|reg_32_bit:mdr                                                               ; reg_32_bit          ; work         ;
;    |reg_32_bit:r1|                        ; 6.8 (6.8)            ; 10.5 (10.5)                      ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|reg_32_bit:r1                                                                ; reg_32_bit          ; work         ;
;    |reg_32_bit:r10|                       ; 3.2 (3.2)            ; 14.5 (14.5)                      ; 11.3 (11.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|reg_32_bit:r10                                                               ; reg_32_bit          ; work         ;
;    |reg_32_bit:r11|                       ; 0.8 (0.8)            ; 13.7 (13.7)                      ; 12.8 (12.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|reg_32_bit:r11                                                               ; reg_32_bit          ; work         ;
;    |reg_32_bit:r12|                       ; 12.5 (12.5)          ; 12.1 (12.1)                      ; 0.4 (0.4)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|reg_32_bit:r12                                                               ; reg_32_bit          ; work         ;
;    |reg_32_bit:r13|                       ; 0.0 (0.0)            ; 14.2 (14.2)                      ; 14.2 (14.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|reg_32_bit:r13                                                               ; reg_32_bit          ; work         ;
;    |reg_32_bit:r14|                       ; 1.5 (1.5)            ; 10.7 (10.7)                      ; 9.2 (9.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|reg_32_bit:r14                                                               ; reg_32_bit          ; work         ;
;    |reg_32_bit:r15|                       ; 3.8 (3.8)            ; 14.8 (14.8)                      ; 11.0 (11.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|reg_32_bit:r15                                                               ; reg_32_bit          ; work         ;
;    |reg_32_bit:r2|                        ; 10.5 (10.5)          ; 10.8 (10.8)                      ; 1.2 (1.2)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|reg_32_bit:r2                                                                ; reg_32_bit          ; work         ;
;    |reg_32_bit:r3|                        ; 4.3 (4.3)            ; 12.3 (12.3)                      ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|reg_32_bit:r3                                                                ; reg_32_bit          ; work         ;
;    |reg_32_bit:r4|                        ; 7.3 (7.3)            ; 12.2 (12.2)                      ; 4.8 (4.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|reg_32_bit:r4                                                                ; reg_32_bit          ; work         ;
;    |reg_32_bit:r5|                        ; 1.5 (1.5)            ; 12.5 (12.5)                      ; 11.0 (11.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|reg_32_bit:r5                                                                ; reg_32_bit          ; work         ;
;    |reg_32_bit:r6|                        ; 10.1 (10.1)          ; 11.8 (11.8)                      ; 2.0 (2.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|reg_32_bit:r6                                                                ; reg_32_bit          ; work         ;
;    |reg_32_bit:r7|                        ; 5.0 (5.0)            ; 14.0 (14.0)                      ; 9.0 (9.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|reg_32_bit:r7                                                                ; reg_32_bit          ; work         ;
;    |reg_32_bit:r8|                        ; 10.5 (10.5)          ; 11.3 (11.3)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|reg_32_bit:r8                                                                ; reg_32_bit          ; work         ;
;    |reg_32_bit:r9|                        ; 1.8 (1.8)            ; 15.3 (15.3)                      ; 13.5 (13.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|reg_32_bit:r9                                                                ; reg_32_bit          ; work         ;
;    |reg_32_bit:y|                         ; 12.3 (12.3)          ; 11.8 (11.8)                      ; 0.8 (0.8)                                         ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|reg_32_bit:y                                                                 ; reg_32_bit          ; work         ;
;    |reg_32_bit:zhi|                       ; 10.4 (10.4)          ; 11.1 (11.1)                      ; 0.9 (0.9)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|reg_32_bit:zhi                                                               ; reg_32_bit          ; work         ;
;    |reg_32_bit:zlo|                       ; 10.6 (10.6)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|reg_32_bit:zlo                                                               ; reg_32_bit          ; work         ;
;    |select_encode_logic:select_encode|    ; 5.2 (5.2)            ; 5.3 (5.3)                        ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |datapath|select_encode_logic:select_encode                                            ; select_encode_logic ; work         ;
+-------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                ;
+---------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name                ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; con_enable          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; zlo_data[0]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; zlo_data[1]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; zlo_data[2]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; zlo_data[3]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; zlo_data[4]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; zlo_data[5]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; zlo_data[6]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; zlo_data[7]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; zlo_data[8]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; zlo_data[9]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; zlo_data[10]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; zlo_data[11]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; zlo_data[12]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; zlo_data[13]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; zlo_data[14]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; zlo_data[15]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; zlo_data[16]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; zlo_data[17]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; zlo_data[18]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; zlo_data[19]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; zlo_data[20]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; zlo_data[21]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; zlo_data[22]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; zlo_data[23]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; zlo_data[24]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; zlo_data[25]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; zlo_data[26]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; zlo_data[27]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; zlo_data[28]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; zlo_data[29]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; zlo_data[30]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; zlo_data[31]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outport_data[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outport_data[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outport_data[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outport_data[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outport_data[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outport_data[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outport_data[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outport_data[7]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outport_data[8]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outport_data[9]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outport_data[10]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outport_data[11]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outport_data[12]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outport_data[13]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outport_data[14]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outport_data[15]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outport_data[16]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outport_data[17]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outport_data[18]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outport_data[19]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outport_data[20]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outport_data[21]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outport_data[22]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outport_data[23]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outport_data[24]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outport_data[25]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outport_data[26]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outport_data[27]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outport_data[28]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outport_data[29]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outport_data[30]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outport_data[31]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; con_out             ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; zhi_out             ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_out          ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; c_sign_extended_out ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; hi_out              ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pc_out              ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; lo_out              ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; zlo_out             ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; gra                 ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; grb                 ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; grc                 ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; r_out               ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ba_out              ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; mdr_out             ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; clk                 ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; clr                 ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; z_enable            ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; outport_enable      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ir_enable           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; r_in                ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; r8_enable           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; hi_enable           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; lo_enable           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pc_increment        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pc_enable           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; read                ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; mdr_enable          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_in[31]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_enable       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_in[0]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_in[30]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_in[27]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_in[25]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_in[22]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_in[26]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_in[28]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_in[23]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_in[24]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_in[21]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_in[5]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_in[6]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_in[7]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_in[8]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_in[9]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_in[10]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_in[13]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_in[14]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_in[12]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_in[11]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_in[29]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_in[18]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_in[17]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_in[16]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_in[15]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_in[19]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_in[20]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_in[1]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_in[2]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_in[4]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_in[3]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ram_write           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; y_enable            ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; mar_enable          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                 ;
+--------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                              ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------+-------------------+---------+
; con_enable                                                                                       ;                   ;         ;
; zhi_out                                                                                          ;                   ;         ;
;      - encoder_32_to_5:select_encoder|Equal16~0                                                  ; 1                 ; 0       ;
;      - encoder_32_to_5:select_encoder|Equal20~0                                                  ; 1                 ; 0       ;
;      - encoder_32_to_5:select_encoder|WideOr0~1                                                  ; 1                 ; 0       ;
;      - encoder_32_to_5:select_encoder|WideOr0~3                                                  ; 1                 ; 0       ;
;      - encoder_32_to_5:select_encoder|Equal17~1                                                  ; 1                 ; 0       ;
;      - encoder_32_to_5:select_encoder|WideOr3~0                                                  ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|Mux22~17                                                          ; 1                 ; 0       ;
;      - encoder_32_to_5:select_encoder|WideOr4~0                                                  ; 1                 ; 0       ;
; inport_out                                                                                       ;                   ;         ;
;      - encoder_32_to_5:select_encoder|Equal16~0                                                  ; 1                 ; 0       ;
;      - encoder_32_to_5:select_encoder|Equal20~0                                                  ; 1                 ; 0       ;
;      - encoder_32_to_5:select_encoder|WideOr0~1                                                  ; 1                 ; 0       ;
;      - encoder_32_to_5:select_encoder|WideOr0~3                                                  ; 1                 ; 0       ;
;      - encoder_32_to_5:select_encoder|Equal17~1                                                  ; 1                 ; 0       ;
;      - encoder_32_to_5:select_encoder|WideOr3~0                                                  ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|Mux22~17                                                          ; 1                 ; 0       ;
;      - encoder_32_to_5:select_encoder|WideOr4~0                                                  ; 1                 ; 0       ;
; c_sign_extended_out                                                                              ;                   ;         ;
;      - encoder_32_to_5:select_encoder|Equal22~0                                                  ; 1                 ; 0       ;
;      - encoder_32_to_5:select_encoder|Equal0~0                                                   ; 1                 ; 0       ;
;      - encoder_32_to_5:select_encoder|WideOr4                                                    ; 1                 ; 0       ;
;      - encoder_32_to_5:select_encoder|Equal17~0                                                  ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|Mux22~0                                                           ; 1                 ; 0       ;
;      - encoder_32_to_5:select_encoder|Equal22~1                                                  ; 1                 ; 0       ;
;      - encoder_32_to_5:select_encoder|WideOr0~0                                                  ; 1                 ; 0       ;
;      - encoder_32_to_5:select_encoder|WideOr1                                                    ; 1                 ; 0       ;
;      - encoder_32_to_5:select_encoder|WideOr0~2                                                  ; 1                 ; 0       ;
; hi_out                                                                                           ;                   ;         ;
;      - encoder_32_to_5:select_encoder|Equal22~0                                                  ; 0                 ; 0       ;
;      - encoder_32_to_5:select_encoder|Equal0~0                                                   ; 0                 ; 0       ;
;      - encoder_32_to_5:select_encoder|Equal17~0                                                  ; 0                 ; 0       ;
;      - encoder_32_to_5:select_encoder|Equal22~1                                                  ; 0                 ; 0       ;
;      - encoder_32_to_5:select_encoder|WideOr0~0                                                  ; 0                 ; 0       ;
;      - encoder_32_to_5:select_encoder|WideOr1                                                    ; 0                 ; 0       ;
;      - encoder_32_to_5:select_encoder|WideOr0~2                                                  ; 0                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|Mux22~16                                                          ; 0                 ; 0       ;
;      - encoder_32_to_5:select_encoder|WideOr4~0                                                  ; 0                 ; 0       ;
; pc_out                                                                                           ;                   ;         ;
;      - encoder_32_to_5:select_encoder|Equal22~0                                                  ; 0                 ; 0       ;
;      - encoder_32_to_5:select_encoder|Equal16~0                                                  ; 0                 ; 0       ;
;      - encoder_32_to_5:select_encoder|Equal17~0                                                  ; 0                 ; 0       ;
;      - encoder_32_to_5:select_encoder|Equal22~1                                                  ; 0                 ; 0       ;
;      - encoder_32_to_5:select_encoder|WideOr0~0                                                  ; 0                 ; 0       ;
;      - encoder_32_to_5:select_encoder|WideOr4~0                                                  ; 0                 ; 0       ;
; lo_out                                                                                           ;                   ;         ;
;      - encoder_32_to_5:select_encoder|Equal22~0                                                  ; 1                 ; 0       ;
;      - encoder_32_to_5:select_encoder|Equal16~0                                                  ; 1                 ; 0       ;
;      - encoder_32_to_5:select_encoder|Equal20~0                                                  ; 1                 ; 0       ;
;      - encoder_32_to_5:select_encoder|Equal22~1                                                  ; 1                 ; 0       ;
;      - encoder_32_to_5:select_encoder|Equal17~1                                                  ; 1                 ; 0       ;
;      - encoder_32_to_5:select_encoder|WideOr4~0                                                  ; 1                 ; 0       ;
; zlo_out                                                                                          ;                   ;         ;
;      - encoder_32_to_5:select_encoder|Equal22~0                                                  ; 1                 ; 0       ;
;      - encoder_32_to_5:select_encoder|Equal16~0                                                  ; 1                 ; 0       ;
;      - encoder_32_to_5:select_encoder|Equal20~0                                                  ; 1                 ; 0       ;
;      - encoder_32_to_5:select_encoder|WideOr0~1                                                  ; 1                 ; 0       ;
;      - encoder_32_to_5:select_encoder|Equal17~1                                                  ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|Mux22~17                                                          ; 1                 ; 0       ;
;      - encoder_32_to_5:select_encoder|WideOr4~0                                                  ; 1                 ; 0       ;
; gra                                                                                              ;                   ;         ;
;      - select_encode_logic:select_encode|E[2]                                                    ; 1                 ; 0       ;
;      - select_encode_logic:select_encode|E[3]                                                    ; 1                 ; 0       ;
;      - select_encode_logic:select_encode|E[0]                                                    ; 1                 ; 0       ;
;      - select_encode_logic:select_encode|E[1]                                                    ; 1                 ; 0       ;
; grb                                                                                              ;                   ;         ;
;      - select_encode_logic:select_encode|E[2]                                                    ; 1                 ; 0       ;
;      - select_encode_logic:select_encode|E[3]                                                    ; 1                 ; 0       ;
;      - select_encode_logic:select_encode|E[0]                                                    ; 1                 ; 0       ;
;      - select_encode_logic:select_encode|E[1]                                                    ; 1                 ; 0       ;
; grc                                                                                              ;                   ;         ;
;      - select_encode_logic:select_encode|E[2]                                                    ; 1                 ; 0       ;
;      - select_encode_logic:select_encode|E[3]                                                    ; 1                 ; 0       ;
;      - select_encode_logic:select_encode|E[0]                                                    ; 1                 ; 0       ;
;      - select_encode_logic:select_encode|E[1]                                                    ; 1                 ; 0       ;
; r_out                                                                                            ;                   ;         ;
;      - select_encode_logic:select_encode|r0_15out~0                                              ; 1                 ; 0       ;
; ba_out                                                                                           ;                   ;         ;
;      - select_encode_logic:select_encode|r0_15out~0                                              ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|Mux0~2                                                            ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|Mux31~5                                                           ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|Mux1~2                                                            ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|Mux4~2                                                            ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|Mux6~2                                                            ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|Mux9~2                                                            ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|Mux5~2                                                            ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|Mux3~2                                                            ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|Mux8~2                                                            ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|Mux7~2                                                            ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|Mux10~2                                                           ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|Mux26~5                                                           ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|Mux25~5                                                           ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|Mux24~5                                                           ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|Mux23~5                                                           ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|Mux22~12                                                          ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|Mux21~5                                                           ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|Mux18~5                                                           ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|Mux17~5                                                           ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|Mux19~5                                                           ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|Mux20~5                                                           ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|Mux2~2                                                            ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|Mux13~2                                                           ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|Mux14~5                                                           ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|Mux15~5                                                           ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|Mux16~5                                                           ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|Mux12~4                                                           ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|Mux11~2                                                           ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|Mux30~5                                                           ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|Mux29~5                                                           ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|Mux27~5                                                           ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|Mux28~5                                                           ; 1                 ; 0       ;
; mdr_out                                                                                          ;                   ;         ;
;      - encoder_32_to_5:select_encoder|Equal23~0                                                  ; 0                 ; 0       ;
;      - encoder_32_to_5:select_encoder|Equal0~0                                                   ; 0                 ; 0       ;
;      - encoder_32_to_5:select_encoder|Equal17~0                                                  ; 0                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|Mux22~0                                                           ; 0                 ; 0       ;
;      - encoder_32_to_5:select_encoder|Equal22~1                                                  ; 0                 ; 0       ;
;      - encoder_32_to_5:select_encoder|WideOr0~0                                                  ; 0                 ; 0       ;
;      - encoder_32_to_5:select_encoder|WideOr0~2                                                  ; 0                 ; 0       ;
; clk                                                                                              ;                   ;         ;
; clr                                                                                              ;                   ;         ;
;      - reg_32_bit:zhi|q[5]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[0]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[1]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[2]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[3]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[4]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[5]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[6]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[7]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[8]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[9]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[10]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[11]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[12]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[13]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[14]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[15]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[16]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[17]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[18]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[19]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[20]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[21]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[22]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[23]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[24]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[25]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[26]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[27]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[28]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[29]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[30]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[31]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[28]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[1]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[10]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[8]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[3]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[27]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[30]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[14]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[4]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[26]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[9]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[25]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[23]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[13]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[6]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[2]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[19]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[7]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[17]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[12]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[20]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[21]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[18]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[29]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[16]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[22]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[11]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[24]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[31]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[0]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[15]                                                                      ; 1                 ; 0       ;
;      - outport:outport|q[0]                                                                      ; 1                 ; 0       ;
;      - outport:outport|q[1]                                                                      ; 1                 ; 0       ;
;      - outport:outport|q[2]                                                                      ; 1                 ; 0       ;
;      - outport:outport|q[3]                                                                      ; 1                 ; 0       ;
;      - outport:outport|q[4]                                                                      ; 1                 ; 0       ;
;      - outport:outport|q[5]                                                                      ; 1                 ; 0       ;
;      - outport:outport|q[6]                                                                      ; 1                 ; 0       ;
;      - outport:outport|q[7]                                                                      ; 1                 ; 0       ;
;      - outport:outport|q[8]                                                                      ; 1                 ; 0       ;
;      - outport:outport|q[9]                                                                      ; 1                 ; 0       ;
;      - outport:outport|q[10]                                                                     ; 1                 ; 0       ;
;      - outport:outport|q[11]                                                                     ; 1                 ; 0       ;
;      - outport:outport|q[12]                                                                     ; 1                 ; 0       ;
;      - outport:outport|q[13]                                                                     ; 1                 ; 0       ;
;      - outport:outport|q[14]                                                                     ; 1                 ; 0       ;
;      - outport:outport|q[30]                                                                     ; 1                 ; 0       ;
;      - outport:outport|q[31]                                                                     ; 1                 ; 0       ;
;      - outport:outport|q[16]                                                                     ; 1                 ; 0       ;
;      - outport:outport|q[17]                                                                     ; 1                 ; 0       ;
;      - outport:outport|q[15]                                                                     ; 1                 ; 0       ;
;      - outport:outport|q[18]                                                                     ; 1                 ; 0       ;
;      - outport:outport|q[19]                                                                     ; 1                 ; 0       ;
;      - outport:outport|q[20]                                                                     ; 1                 ; 0       ;
;      - outport:outport|q[21]                                                                     ; 1                 ; 0       ;
;      - outport:outport|q[22]                                                                     ; 1                 ; 0       ;
;      - outport:outport|q[23]                                                                     ; 1                 ; 0       ;
;      - outport:outport|q[24]                                                                     ; 1                 ; 0       ;
;      - outport:outport|q[25]                                                                     ; 1                 ; 0       ;
;      - outport:outport|q[26]                                                                     ; 1                 ; 0       ;
;      - outport:outport|q[27]                                                                     ; 1                 ; 0       ;
;      - outport:outport|q[28]                                                                     ; 1                 ; 0       ;
;      - outport:outport|q[29]                                                                     ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[13]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[14]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[19]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[20]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[26]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[22]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[18]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[25]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[21]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[17]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[24]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[16]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[23]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[15]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[29]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[30]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[27]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[31]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[0]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[1]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[2]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[3]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[4]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[5]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[6]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[7]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[8]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[9]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[10]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[11]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[12]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[28]                                                                       ; 1                 ; 0       ;
;      - r0_reg:r0|reg_32_bit:r0_internal_reg|q[31]                                                ; 1                 ; 0       ;
;      - r0_reg:r0|reg_32_bit:r0_internal_reg|q[7]                                                 ; 1                 ; 0       ;
;      - r0_reg:r0|reg_32_bit:r0_internal_reg|q[19]                                                ; 1                 ; 0       ;
;      - r0_reg:r0|reg_32_bit:r0_internal_reg|q[18]                                                ; 1                 ; 0       ;
;      - r0_reg:r0|reg_32_bit:r0_internal_reg|q[17]                                                ; 1                 ; 0       ;
;      - r0_reg:r0|reg_32_bit:r0_internal_reg|q[3]                                                 ; 1                 ; 0       ;
;      - r0_reg:r0|reg_32_bit:r0_internal_reg|q[29]                                                ; 1                 ; 0       ;
;      - r0_reg:r0|reg_32_bit:r0_internal_reg|q[13]                                                ; 1                 ; 0       ;
;      - r0_reg:r0|reg_32_bit:r0_internal_reg|q[21]                                                ; 1                 ; 0       ;
;      - r0_reg:r0|reg_32_bit:r0_internal_reg|q[14]                                                ; 1                 ; 0       ;
;      - r0_reg:r0|reg_32_bit:r0_internal_reg|q[4]                                                 ; 1                 ; 0       ;
;      - r0_reg:r0|reg_32_bit:r0_internal_reg|q[20]                                                ; 1                 ; 0       ;
;      - r0_reg:r0|reg_32_bit:r0_internal_reg|q[0]                                                 ; 1                 ; 0       ;
;      - r0_reg:r0|reg_32_bit:r0_internal_reg|q[16]                                                ; 1                 ; 0       ;
;      - r0_reg:r0|reg_32_bit:r0_internal_reg|q[27]                                                ; 1                 ; 0       ;
;      - r0_reg:r0|reg_32_bit:r0_internal_reg|q[5]                                                 ; 1                 ; 0       ;
;      - r0_reg:r0|reg_32_bit:r0_internal_reg|q[15]                                                ; 1                 ; 0       ;
;      - r0_reg:r0|reg_32_bit:r0_internal_reg|q[30]                                                ; 1                 ; 0       ;
;      - r0_reg:r0|reg_32_bit:r0_internal_reg|q[25]                                                ; 1                 ; 0       ;
;      - r0_reg:r0|reg_32_bit:r0_internal_reg|q[8]                                                 ; 1                 ; 0       ;
;      - r0_reg:r0|reg_32_bit:r0_internal_reg|q[22]                                                ; 1                 ; 0       ;
;      - r0_reg:r0|reg_32_bit:r0_internal_reg|q[23]                                                ; 1                 ; 0       ;
;      - r0_reg:r0|reg_32_bit:r0_internal_reg|q[1]                                                 ; 1                 ; 0       ;
;      - r0_reg:r0|reg_32_bit:r0_internal_reg|q[28]                                                ; 1                 ; 0       ;
;      - r0_reg:r0|reg_32_bit:r0_internal_reg|q[9]                                                 ; 1                 ; 0       ;
;      - r0_reg:r0|reg_32_bit:r0_internal_reg|q[24]                                                ; 1                 ; 0       ;
;      - r0_reg:r0|reg_32_bit:r0_internal_reg|q[12]                                                ; 1                 ; 0       ;
;      - r0_reg:r0|reg_32_bit:r0_internal_reg|q[6]                                                 ; 1                 ; 0       ;
;      - r0_reg:r0|reg_32_bit:r0_internal_reg|q[2]                                                 ; 1                 ; 0       ;
;      - r0_reg:r0|reg_32_bit:r0_internal_reg|q[10]                                                ; 1                 ; 0       ;
;      - r0_reg:r0|reg_32_bit:r0_internal_reg|q[11]                                                ; 1                 ; 0       ;
;      - r0_reg:r0|reg_32_bit:r0_internal_reg|q[26]                                                ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[18]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[28]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[11]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[31]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[20]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[0]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[30]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[14]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[27]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[16]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[17]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[1]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[9]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[7]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[2]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[21]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[19]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[24]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[4]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[8]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[3]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[5]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[13]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[10]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[29]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[25]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[6]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[22]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[12]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[15]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[23]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[26]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[17]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[12]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[21]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[11]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[15]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[23]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[10]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[9]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[24]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[8]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[1]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[7]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[22]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[13]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[29]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[6]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[25]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[5]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[4]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[16]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[26]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[3]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[2]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[27]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[14]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[0]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[31]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[28]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[18]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[30]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[20]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[19]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[17]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[30]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[20]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[19]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[28]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[3]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[0]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[2]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[27]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[5]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[24]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[22]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[21]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[31]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[7]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[9]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[15]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[8]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[16]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[29]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[25]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[10]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[12]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[1]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[26]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[4]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[11]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[14]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[13]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[18]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[23]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[6]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[17]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[22]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[13]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[12]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[23]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[11]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[19]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[20]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[31]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[30]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[25]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[16]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[10]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[6]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[29]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[2]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[18]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[4]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[28]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[8]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[24]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[21]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[9]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[7]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[15]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[5]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[0]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[1]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[26]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[27]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[14]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[3]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[17]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[19]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[28]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[27]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[20]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[6]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[31]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[30]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[21]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[16]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[23]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[18]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[0]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[4]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[22]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[14]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[7]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[15]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[26]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[11]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[3]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[13]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[9]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[1]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[8]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[10]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[24]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[2]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[5]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[25]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[12]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[29]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[17]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[28]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[31]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[16]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[0]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[4]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[30]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[21]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[2]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[11]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[20]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[3]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[29]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[27]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[9]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[25]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[12]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[23]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[14]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[19]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[18]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[26]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[24]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[22]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[1]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[13]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[7]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[5]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[6]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[15]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[10]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[8]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[17]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[14]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[20]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[11]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[19]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[23]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[12]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[30]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[13]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[25]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[21]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[16]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[8]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[6]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[5]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[26]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[4]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[29]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[3]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[15]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[10]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[2]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[27]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[24]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[1]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[0]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[9]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[28]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[31]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[18]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[7]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[22]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[17]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[9]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[12]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[23]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[30]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[19]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[8]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[3]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[21]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[16]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[27]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[7]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[20]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[11]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[31]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[28]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[15]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[24]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[25]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[29]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[10]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[4]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[26]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[6]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[18]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[22]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[14]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[13]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[1]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[0]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[5]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[2]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[17]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[30]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[12]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[4]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[18]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[24]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[21]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[16]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[13]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[0]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[28]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[10]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[22]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[15]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[31]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[1]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[5]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[29]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[6]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[26]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[14]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[11]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[8]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[25]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[2]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[20]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[3]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[7]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[19]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[9]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[27]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[23]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[17]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[28]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[31]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[1]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[21]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[16]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[3]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[13]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[0]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[4]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[15]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[12]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[18]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[8]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[30]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[22]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[14]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[25]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[26]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[2]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[23]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[10]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[19]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[7]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[5]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[9]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[20]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[11]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[24]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[6]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[27]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[29]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[17]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[28]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[29]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[16]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[11]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[8]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[21]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[15]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[5]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[20]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[22]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[14]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[7]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[2]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[26]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[23]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[19]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[12]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[9]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[25]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[0]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[27]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[13]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[4]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[1]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[24]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[30]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[10]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[6]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[31]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[3]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[18]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[17]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[8]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[16]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[20]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[5]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[15]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[7]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[14]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[2]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[3]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[31]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[11]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[9]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[6]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[4]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[18]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[29]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[10]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[22]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[23]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[28]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[30]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[25]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[19]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[13]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[26]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[0]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[24]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[12]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[21]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[1]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[27]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[24]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[17]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[16]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[22]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[15]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[2]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[28]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[27]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[8]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[3]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[19]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[23]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[0]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[13]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[4]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[5]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[10]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[7]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[20]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[26]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[12]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[6]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[11]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[29]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[25]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[21]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[1]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[9]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[30]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[18]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[14]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[31]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[27]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[26]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[25]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[24]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[23]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[22]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[17]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[16]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[14]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[21]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[19]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[13]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[12]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[11]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[10]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[9]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[8]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[7]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[6]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[5]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[4]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[3]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[2]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[1]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[0]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[31]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[20]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[18]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[30]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[15]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[29]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[28]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[26]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[31]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[24]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[4]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[2]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[15]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[28]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[14]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[25]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[5]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[20]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[13]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[21]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[9]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[18]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[22]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[17]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[23]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[3]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[10]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[19]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[16]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[6]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[27]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[12]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[1]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[11]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[30]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[7]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[29]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[8]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[0]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[4]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[15]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[5]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[26]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[22]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[20]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[6]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[3]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[7]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[16]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[27]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[30]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[25]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[8]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[17]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[9]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[12]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[2]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[10]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[24]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[21]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[29]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[11]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[18]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[0]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[19]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[23]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[13]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[1]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[28]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[31]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[14]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[11]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[17]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[7]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[0]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[3]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[19]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[12]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[20]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[27]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[29]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[2]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[8]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[10]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[6]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[22]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[24]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[23]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[16]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[26]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[13]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[25]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[30]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[18]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[31]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[21]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[14]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[9]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[5]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[4]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[1]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[28]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[15]                                                                       ; 1                 ; 0       ;
;      - inport:inport|q[5]                                                                        ; 1                 ; 0       ;
;      - inport:inport|q[2]                                                                        ; 1                 ; 0       ;
;      - inport:inport|q[6]                                                                        ; 1                 ; 0       ;
;      - inport:inport|q[20]                                                                       ; 1                 ; 0       ;
;      - inport:inport|q[3]                                                                        ; 1                 ; 0       ;
;      - inport:inport|q[26]                                                                       ; 1                 ; 0       ;
;      - inport:inport|q[7]                                                                        ; 1                 ; 0       ;
;      - inport:inport|q[1]                                                                        ; 1                 ; 0       ;
;      - inport:inport|q[8]                                                                        ; 1                 ; 0       ;
;      - inport:inport|q[0]                                                                        ; 1                 ; 0       ;
;      - inport:inport|q[30]                                                                       ; 1                 ; 0       ;
;      - inport:inport|q[25]                                                                       ; 1                 ; 0       ;
;      - inport:inport|q[9]                                                                        ; 1                 ; 0       ;
;      - inport:inport|q[14]                                                                       ; 1                 ; 0       ;
;      - inport:inport|q[10]                                                                       ; 1                 ; 0       ;
;      - inport:inport|q[31]                                                                       ; 1                 ; 0       ;
;      - inport:inport|q[11]                                                                       ; 1                 ; 0       ;
;      - inport:inport|q[29]                                                                       ; 1                 ; 0       ;
;      - inport:inport|q[24]                                                                       ; 1                 ; 0       ;
;      - inport:inport|q[12]                                                                       ; 1                 ; 0       ;
;      - inport:inport|q[21]                                                                       ; 1                 ; 0       ;
;      - inport:inport|q[13]                                                                       ; 1                 ; 0       ;
;      - inport:inport|q[19]                                                                       ; 1                 ; 0       ;
;      - inport:inport|q[18]                                                                       ; 1                 ; 0       ;
;      - inport:inport|q[23]                                                                       ; 1                 ; 0       ;
;      - inport:inport|q[17]                                                                       ; 1                 ; 0       ;
;      - inport:inport|q[15]                                                                       ; 1                 ; 0       ;
;      - inport:inport|q[22]                                                                       ; 1                 ; 0       ;
;      - inport:inport|q[16]                                                                       ; 1                 ; 0       ;
;      - inport:inport|q[27]                                                                       ; 1                 ; 0       ;
;      - inport:inport|q[4]                                                                        ; 1                 ; 0       ;
;      - inport:inport|q[28]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:mar|q[8]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:mar|q[0]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:mar|q[1]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:mar|q[2]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:mar|q[3]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:mar|q[5]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:mar|q[6]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:mar|q[7]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:mar|q[4]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:y|q[19]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:y|q[20]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:y|q[21]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:y|q[22]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:y|q[23]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:y|q[25]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:y|q[26]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:y|q[27]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:y|q[28]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:y|q[29]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:y|q[30]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:y|q[31]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:y|q[11]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:y|q[10]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:y|q[9]                                                                         ; 1                 ; 0       ;
;      - reg_32_bit:y|q[8]                                                                         ; 1                 ; 0       ;
;      - reg_32_bit:y|q[24]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:y|q[7]                                                                         ; 1                 ; 0       ;
;      - reg_32_bit:y|q[6]                                                                         ; 1                 ; 0       ;
;      - reg_32_bit:y|q[5]                                                                         ; 1                 ; 0       ;
;      - reg_32_bit:y|q[4]                                                                         ; 1                 ; 0       ;
;      - reg_32_bit:y|q[3]                                                                         ; 1                 ; 0       ;
;      - reg_32_bit:y|q[2]                                                                         ; 1                 ; 0       ;
;      - reg_32_bit:y|q[1]                                                                         ; 1                 ; 0       ;
;      - reg_32_bit:y|q[0]                                                                         ; 1                 ; 0       ;
;      - reg_32_bit:y|q[16]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:y|q[18]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:y|q[12]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:y|q[13]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:y|q[14]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:y|q[15]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:y|q[17]                                                                        ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[5]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[6]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[26]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[7]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[8]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[25]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[10]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[24]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[12]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[23]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[9]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[22]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[15]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[14]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[21]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[17]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[1]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[0]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[29]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[13]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[2]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[3]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[19]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[31]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[11]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[30]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[20]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[28]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[16]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[18]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[27]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[4]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[5]~0                                                                     ; 1                 ; 0       ;
;      - outport:outport|q[0]~0                                                                    ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[13]~0                                                                     ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[17]~0                                                                     ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[17]~0                                                                     ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[17]~0                                                                     ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[17]~0                                                                    ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[17]~0                                                                    ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[17]~0                                                                    ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[24]~0                                                                    ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[27]~0                                                                    ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[17]~0                                                                     ; 1                 ; 0       ;
;      - r0_reg:r0|reg_32_bit:r0_internal_reg|q[31]~0                                              ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[18]~0                                                                     ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[17]~0                                                                     ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[17]~1                                                                     ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[17]~0                                                                     ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[17]~0                                                                     ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[26]~0                                                                    ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[4]~0                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[11]~0                                                                     ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[5]~0                                                                     ; 1                 ; 0       ;
;      - inport:inport|q[5]~0                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:y|q[19]~0                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:mar|q[8]~0                                                                     ; 1                 ; 0       ;
; z_enable                                                                                         ;                   ;         ;
;      - reg_32_bit:zhi|q[5]~0                                                                     ; 1                 ; 0       ;
; outport_enable                                                                                   ;                   ;         ;
;      - outport:outport|q[0]~0                                                                    ; 1                 ; 0       ;
; ir_enable                                                                                        ;                   ;         ;
;      - reg_32_bit:ir|q[13]~0                                                                     ; 1                 ; 0       ;
; r_in                                                                                             ;                   ;         ;
;      - reg_32_bit:r7|q[17]~0                                                                     ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[17]~0                                                                     ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[17]~0                                                                    ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[17]~0                                                                    ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[17]~0                                                                    ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[24]~0                                                                    ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[27]~0                                                                    ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[17]~0                                                                     ; 1                 ; 0       ;
;      - r0_reg:r0|reg_32_bit:r0_internal_reg|q[31]~0                                              ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[18]~0                                                                     ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[17]~0                                                                     ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[17]~0                                                                     ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[17]~0                                                                     ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[26]~0                                                                    ; 1                 ; 0       ;
; r8_enable                                                                                        ;                   ;         ;
;      - reg_32_bit:r8|q[17]~0                                                                     ; 0                 ; 0       ;
; hi_enable                                                                                        ;                   ;         ;
;      - reg_32_bit:hi|q[4]~0                                                                      ; 0                 ; 0       ;
; lo_enable                                                                                        ;                   ;         ;
;      - reg_32_bit:lo|q[11]~0                                                                     ; 1                 ; 0       ;
; pc_increment                                                                                     ;                   ;         ;
;      - pc_reg:pc|q[12]                                                                           ; 0                 ; 0       ;
;      - pc_reg:pc|q[31]                                                                           ; 0                 ; 0       ;
;      - pc_reg:pc|q[5]                                                                            ; 0                 ; 0       ;
;      - pc_reg:pc|q[0]                                                                            ; 0                 ; 0       ;
;      - pc_reg:pc|q[13]                                                                           ; 0                 ; 0       ;
;      - pc_reg:pc|q[26]                                                                           ; 0                 ; 0       ;
;      - pc_reg:pc|q[25]                                                                           ; 0                 ; 0       ;
;      - pc_reg:pc|q[20]                                                                           ; 0                 ; 0       ;
;      - pc_reg:pc|q[6]                                                                            ; 0                 ; 0       ;
;      - pc_reg:pc|q[23]                                                                           ; 0                 ; 0       ;
;      - pc_reg:pc|q[17]                                                                           ; 0                 ; 0       ;
;      - pc_reg:pc|q[7]                                                                            ; 0                 ; 0       ;
;      - pc_reg:pc|q[28]                                                                           ; 0                 ; 0       ;
;      - pc_reg:pc|q[1]                                                                            ; 0                 ; 0       ;
;      - pc_reg:pc|q[8]                                                                            ; 0                 ; 0       ;
;      - pc_reg:pc|q[4]                                                                            ; 0                 ; 0       ;
;      - pc_reg:pc|q[19]                                                                           ; 0                 ; 0       ;
;      - pc_reg:pc|q[14]                                                                           ; 0                 ; 0       ;
;      - pc_reg:pc|q[30]                                                                           ; 0                 ; 0       ;
;      - pc_reg:pc|q[3]                                                                            ; 0                 ; 0       ;
;      - pc_reg:pc|q[9]                                                                            ; 0                 ; 0       ;
;      - pc_reg:pc|q[15]                                                                           ; 0                 ; 0       ;
;      - pc_reg:pc|q[2]                                                                            ; 0                 ; 0       ;
;      - pc_reg:pc|q[10]                                                                           ; 0                 ; 0       ;
;      - pc_reg:pc|q[27]                                                                           ; 0                 ; 0       ;
;      - pc_reg:pc|q[18]                                                                           ; 0                 ; 0       ;
;      - pc_reg:pc|q[24]                                                                           ; 0                 ; 0       ;
;      - pc_reg:pc|q[22]                                                                           ; 0                 ; 0       ;
;      - pc_reg:pc|q[16]                                                                           ; 0                 ; 0       ;
;      - pc_reg:pc|q[11]                                                                           ; 0                 ; 0       ;
;      - pc_reg:pc|q[21]                                                                           ; 0                 ; 0       ;
;      - pc_reg:pc|q[29]                                                                           ; 0                 ; 0       ;
;      - pc_reg:pc|q[12]~0                                                                         ; 0                 ; 0       ;
; pc_enable                                                                                        ;                   ;         ;
;      - pc_reg:pc|q[12]~0                                                                         ; 1                 ; 0       ;
; read                                                                                             ;                   ;         ;
;      - reg_32_bit:mdr|q[5]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[6]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[26]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[7]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[8]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[25]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[10]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[24]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[12]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[23]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[9]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[22]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[15]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[14]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[21]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[17]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[1]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[0]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[29]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[13]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[2]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[3]                                                                       ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[19]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[31]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[11]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[30]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[20]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[28]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[16]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[18]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[27]                                                                      ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[4]                                                                       ; 1                 ; 0       ;
; mdr_enable                                                                                       ;                   ;         ;
;      - reg_32_bit:mdr|q[5]~0                                                                     ; 0                 ; 0       ;
; inport_in[31]                                                                                    ;                   ;         ;
;      - inport:inport|q[31]                                                                       ; 1                 ; 0       ;
; inport_enable                                                                                    ;                   ;         ;
;      - inport:inport|q[5]~0                                                                      ; 1                 ; 0       ;
; inport_in[0]                                                                                     ;                   ;         ;
;      - inport:inport|q[0]                                                                        ; 0                 ; 0       ;
; inport_in[30]                                                                                    ;                   ;         ;
;      - inport:inport|q[30]~feeder                                                                ; 1                 ; 0       ;
; inport_in[27]                                                                                    ;                   ;         ;
;      - inport:inport|q[27]                                                                       ; 1                 ; 0       ;
; inport_in[25]                                                                                    ;                   ;         ;
;      - inport:inport|q[25]                                                                       ; 1                 ; 0       ;
; inport_in[22]                                                                                    ;                   ;         ;
;      - inport:inport|q[22]                                                                       ; 0                 ; 0       ;
; inport_in[26]                                                                                    ;                   ;         ;
;      - inport:inport|q[26]~feeder                                                                ; 1                 ; 0       ;
; inport_in[28]                                                                                    ;                   ;         ;
;      - inport:inport|q[28]~feeder                                                                ; 1                 ; 0       ;
; inport_in[23]                                                                                    ;                   ;         ;
;      - inport:inport|q[23]                                                                       ; 1                 ; 0       ;
; inport_in[24]                                                                                    ;                   ;         ;
;      - inport:inport|q[24]                                                                       ; 1                 ; 0       ;
; inport_in[21]                                                                                    ;                   ;         ;
;      - inport:inport|q[21]                                                                       ; 1                 ; 0       ;
; inport_in[5]                                                                                     ;                   ;         ;
;      - inport:inport|q[5]                                                                        ; 1                 ; 0       ;
; inport_in[6]                                                                                     ;                   ;         ;
;      - inport:inport|q[6]                                                                        ; 0                 ; 0       ;
; inport_in[7]                                                                                     ;                   ;         ;
;      - inport:inport|q[7]                                                                        ; 1                 ; 0       ;
; inport_in[8]                                                                                     ;                   ;         ;
;      - inport:inport|q[8]                                                                        ; 1                 ; 0       ;
; inport_in[9]                                                                                     ;                   ;         ;
;      - inport:inport|q[9]                                                                        ; 1                 ; 0       ;
; inport_in[10]                                                                                    ;                   ;         ;
;      - inport:inport|q[10]                                                                       ; 1                 ; 0       ;
; inport_in[13]                                                                                    ;                   ;         ;
;      - inport:inport|q[13]                                                                       ; 1                 ; 0       ;
; inport_in[14]                                                                                    ;                   ;         ;
;      - inport:inport|q[14]                                                                       ; 1                 ; 0       ;
; inport_in[12]                                                                                    ;                   ;         ;
;      - inport:inport|q[12]                                                                       ; 1                 ; 0       ;
; inport_in[11]                                                                                    ;                   ;         ;
;      - inport:inport|q[11]                                                                       ; 0                 ; 0       ;
; inport_in[29]                                                                                    ;                   ;         ;
;      - inport:inport|q[29]                                                                       ; 0                 ; 0       ;
; inport_in[18]                                                                                    ;                   ;         ;
;      - inport:inport|q[18]                                                                       ; 1                 ; 0       ;
; inport_in[17]                                                                                    ;                   ;         ;
;      - inport:inport|q[17]                                                                       ; 1                 ; 0       ;
; inport_in[16]                                                                                    ;                   ;         ;
;      - inport:inport|q[16]                                                                       ; 1                 ; 0       ;
; inport_in[15]                                                                                    ;                   ;         ;
;      - inport:inport|q[15]                                                                       ; 1                 ; 0       ;
; inport_in[19]                                                                                    ;                   ;         ;
;      - inport:inport|q[19]~feeder                                                                ; 0                 ; 0       ;
; inport_in[20]                                                                                    ;                   ;         ;
;      - inport:inport|q[20]~feeder                                                                ; 1                 ; 0       ;
; inport_in[1]                                                                                     ;                   ;         ;
;      - inport:inport|q[1]                                                                        ; 0                 ; 0       ;
; inport_in[2]                                                                                     ;                   ;         ;
;      - inport:inport|q[2]                                                                        ; 1                 ; 0       ;
; inport_in[4]                                                                                     ;                   ;         ;
;      - inport:inport|q[4]                                                                        ; 1                 ; 0       ;
; inport_in[3]                                                                                     ;                   ;         ;
;      - inport:inport|q[3]                                                                        ; 1                 ; 0       ;
; ram_write                                                                                        ;                   ;         ;
;      - ram_512x32:ram_memory|altsyncram:memory_rtl_0|altsyncram_i6s1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - ram_512x32:ram_memory|altsyncram:memory_rtl_0|altsyncram_i6s1:auto_generated|ram_block1a1 ; 1                 ; 0       ;
; y_enable                                                                                         ;                   ;         ;
;      - reg_32_bit:y|q[19]~0                                                                      ; 0                 ; 0       ;
; mar_enable                                                                                       ;                   ;         ;
;      - reg_32_bit:mar|q[8]~0                                                                     ; 0                 ; 0       ;
+--------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                             ;
+----------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                         ; Location             ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; alu:alu|Mux64~0                              ; LABCELL_X14_Y26_N9   ; 64      ; Latch enable ; no     ; --                   ; --               ; --                        ;
; clk                                          ; PIN_M16              ; 862     ; Clock        ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; clr                                          ; PIN_Y3               ; 834     ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; inport:inport|q[5]~0                         ; LABCELL_X16_Y27_N27  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; outport:outport|q[0]~0                       ; LABCELL_X12_Y17_N45  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pc_increment                                 ; PIN_T13              ; 33      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; pc_reg:pc|q[12]~0                            ; LABCELL_X26_Y20_N48  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; r0_reg:r0|reg_32_bit:r0_internal_reg|q[31]~0 ; LABCELL_X10_Y23_N21  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram_write                                    ; PIN_Y10              ; 2       ; Write enable ; no     ; --                   ; --               ; --                        ;
; read                                         ; PIN_N19              ; 32      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; reg_32_bit:hi|q[4]~0                         ; LABCELL_X17_Y23_N30  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32_bit:ir|q[13]~0                        ; LABCELL_X21_Y22_N54  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32_bit:lo|q[11]~0                        ; MLABCELL_X13_Y22_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32_bit:mar|q[8]~0                        ; MLABCELL_X23_Y20_N45 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32_bit:mdr|q[5]~0                        ; LABCELL_X16_Y23_N42  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32_bit:r10|q[17]~0                       ; MLABCELL_X13_Y24_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32_bit:r11|q[17]~0                       ; MLABCELL_X13_Y24_N33 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32_bit:r12|q[17]~0                       ; MLABCELL_X13_Y24_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32_bit:r13|q[24]~0                       ; LABCELL_X7_Y20_N15   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32_bit:r14|q[27]~0                       ; LABCELL_X7_Y20_N30   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32_bit:r15|q[26]~0                       ; LABCELL_X7_Y20_N54   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32_bit:r1|q[18]~0                        ; MLABCELL_X13_Y24_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32_bit:r2|q[17]~0                        ; MLABCELL_X13_Y24_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32_bit:r3|q[17]~0                        ; MLABCELL_X13_Y24_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32_bit:r4|q[17]~1                        ; LABCELL_X7_Y20_N36   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32_bit:r5|q[17]~0                        ; MLABCELL_X13_Y24_N3  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32_bit:r6|q[17]~0                        ; LABCELL_X7_Y20_N12   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32_bit:r7|q[17]~0                        ; MLABCELL_X13_Y24_N48 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32_bit:r8|q[17]~0                        ; LABCELL_X21_Y20_N33  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32_bit:r9|q[17]~0                        ; LABCELL_X7_Y20_N51   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32_bit:y|q[19]~0                         ; MLABCELL_X9_Y31_N27  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32_bit:zhi|q[5]~0                        ; LABCELL_X17_Y27_N0   ; 64      ; Clock enable ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_M16  ; 862     ; Global Clock         ; GCLK10           ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-----------+---------------------+
; Name      ; Fan-Out             ;
+-----------+---------------------+
; clr~input ; 834                 ;
+-----------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-----------------------------------------------+----------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Name                                                                                    ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                                           ; Location                         ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs         ;
+-----------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-----------------------------------------------+----------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; ram_512x32:ram_memory|altsyncram:memory_rtl_0|altsyncram_i6s1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2           ; 0     ; db/CPUDesign.ram0_ram_512x32_a5aecb6d.hdl.mif ; M10K_X22_Y22_N0, M10K_X22_Y23_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
+-----------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-----------------------------------------------+----------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 17,787 / 140,056 ( 13 % ) ;
; C12 interconnects            ; 572 / 6,048 ( 9 % )       ;
; C2 interconnects             ; 7,053 / 54,648 ( 13 % )   ;
; C4 interconnects             ; 3,594 / 25,920 ( 14 % )   ;
; DQS bus muxes                ; 0 / 17 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )            ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )            ;
; Direct links                 ; 785 / 140,056 ( < 1 % )   ;
; Global clocks                ; 1 / 16 ( 6 % )            ;
; Local interconnects          ; 2,741 / 36,960 ( 7 % )    ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 863 / 5,984 ( 14 % )      ;
; R14/C12 interconnect drivers ; 1,132 / 9,504 ( 12 % )    ;
; R3 interconnects             ; 8,215 / 60,192 ( 14 % )   ;
; R6 interconnects             ; 12,416 / 127,072 ( 10 % ) ;
; Spine clocks                 ; 4 / 120 ( 3 % )           ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )         ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 0            ; 0            ; 0            ; 0            ; 0            ; 128       ; 0            ; 0            ; 128       ; 128       ; 0            ; 65           ; 0            ; 0            ; 0            ; 0            ; 65           ; 0            ; 0            ; 0            ; 0            ; 65           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 128          ; 128          ; 128          ; 128          ; 128          ; 0         ; 128          ; 128          ; 0         ; 0         ; 128          ; 63           ; 128          ; 128          ; 128          ; 128          ; 63           ; 128          ; 128          ; 128          ; 128          ; 63           ; 128          ; 128          ; 128          ; 128          ; 128          ; 128          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; con_enable          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; zlo_data[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; zlo_data[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; zlo_data[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; zlo_data[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; zlo_data[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; zlo_data[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; zlo_data[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; zlo_data[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; zlo_data[8]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; zlo_data[9]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; zlo_data[10]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; zlo_data[11]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; zlo_data[12]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; zlo_data[13]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; zlo_data[14]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; zlo_data[15]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; zlo_data[16]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; zlo_data[17]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; zlo_data[18]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; zlo_data[19]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; zlo_data[20]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; zlo_data[21]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; zlo_data[22]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; zlo_data[23]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; zlo_data[24]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; zlo_data[25]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; zlo_data[26]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; zlo_data[27]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; zlo_data[28]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; zlo_data[29]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; zlo_data[30]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; zlo_data[31]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outport_data[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outport_data[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outport_data[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outport_data[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outport_data[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outport_data[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outport_data[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outport_data[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outport_data[8]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outport_data[9]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outport_data[10]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outport_data[11]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outport_data[12]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outport_data[13]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outport_data[14]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outport_data[15]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outport_data[16]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outport_data[17]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outport_data[18]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outport_data[19]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outport_data[20]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outport_data[21]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outport_data[22]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outport_data[23]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outport_data[24]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outport_data[25]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outport_data[26]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outport_data[27]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outport_data[28]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outport_data[29]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outport_data[30]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outport_data[31]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; con_out             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; zhi_out             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_out          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; c_sign_extended_out ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hi_out              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_out              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; lo_out              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; zlo_out             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; gra                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; grb                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; grc                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; r_out               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ba_out              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mdr_out             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clr                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; z_enable            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outport_enable      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ir_enable           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; r_in                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; r8_enable           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hi_enable           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; lo_enable           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_increment        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_enable           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; read                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mdr_enable          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_in[31]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_enable       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_in[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_in[30]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_in[27]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_in[25]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_in[22]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_in[26]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_in[28]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_in[23]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_in[24]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_in[21]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_in[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_in[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_in[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_in[8]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_in[9]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_in[10]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_in[13]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_in[14]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_in[12]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_in[11]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_in[29]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_in[18]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_in[17]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_in[16]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_in[15]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_in[19]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_in[20]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_in[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_in[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_in[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_in[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_write           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; y_enable            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mar_enable          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Active Serial x1            ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                  ;
+---------------------+----------------------+-------------------+
; Source Clock(s)     ; Destination Clock(s) ; Delay Added in ns ;
+---------------------+----------------------+-------------------+
; clk                 ; reg_32_bit:ir|q[28]  ; 267.5             ;
; clk,I/O             ; reg_32_bit:ir|q[28]  ; 91.0              ;
; reg_32_bit:ir|q[28] ; clk                  ; 33.4              ;
+---------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+---------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                         ;
+--------------------------------------------+----------------------+-------------------+
; Source Register                            ; Destination Register ; Delay Added in ns ;
+--------------------------------------------+----------------------+-------------------+
; reg_32_bit:ir|q[28]                        ; alu:alu|c[0]         ; 3.178             ;
; reg_32_bit:zhi|q[18]                       ; alu:alu|c[27]        ; 2.595             ;
; reg_32_bit:hi|q[18]                        ; alu:alu|c[27]        ; 2.558             ;
; reg_32_bit:r2|q[17]                        ; alu:alu|c[27]        ; 2.510             ;
; reg_32_bit:r2|q[15]                        ; alu:alu|c[27]        ; 2.499             ;
; reg_32_bit:ir|q[29]                        ; alu:alu|c[27]        ; 2.458             ;
; reg_32_bit:ir|q[30]                        ; alu:alu|c[27]        ; 2.458             ;
; reg_32_bit:ir|q[27]                        ; alu:alu|c[27]        ; 2.458             ;
; alu:alu|c[49]                              ; reg_32_bit:zhi|q[17] ; 2.443             ;
; reg_32_bit:r12|q[17]                       ; alu:alu|c[27]        ; 2.411             ;
; reg_32_bit:r12|q[15]                       ; alu:alu|c[27]        ; 2.410             ;
; reg_32_bit:ir|q[20]                        ; alu:alu|c[27]        ; 2.385             ;
; reg_32_bit:ir|q[24]                        ; alu:alu|c[27]        ; 2.385             ;
; reg_32_bit:ir|q[19]                        ; alu:alu|c[27]        ; 2.385             ;
; reg_32_bit:ir|q[23]                        ; alu:alu|c[27]        ; 2.385             ;
; gra                                        ; alu:alu|c[27]        ; 2.385             ;
; grb                                        ; alu:alu|c[27]        ; 2.385             ;
; grc                                        ; alu:alu|c[27]        ; 2.385             ;
; reg_32_bit:r15|q[18]                       ; alu:alu|c[27]        ; 2.385             ;
; reg_32_bit:lo|q[18]                        ; alu:alu|c[27]        ; 2.385             ;
; reg_32_bit:ir|q[15]                        ; alu:alu|c[27]        ; 2.385             ;
; c_sign_extended_out                        ; alu:alu|c[27]        ; 2.385             ;
; hi_out                                     ; alu:alu|c[27]        ; 2.385             ;
; pc_out                                     ; alu:alu|c[27]        ; 2.385             ;
; lo_out                                     ; alu:alu|c[27]        ; 2.385             ;
; zlo_out                                    ; alu:alu|c[27]        ; 2.385             ;
; zhi_out                                    ; alu:alu|c[27]        ; 2.385             ;
; inport_out                                 ; alu:alu|c[27]        ; 2.385             ;
; reg_32_bit:ir|q[16]                        ; alu:alu|c[27]        ; 2.385             ;
; r_out                                      ; alu:alu|c[27]        ; 2.385             ;
; ba_out                                     ; alu:alu|c[27]        ; 2.385             ;
; mdr_out                                    ; alu:alu|c[27]        ; 2.385             ;
; reg_32_bit:ir|q[25]                        ; alu:alu|c[27]        ; 2.375             ;
; reg_32_bit:ir|q[21]                        ; alu:alu|c[27]        ; 2.375             ;
; r0_reg:r0|reg_32_bit:r0_internal_reg|q[17] ; alu:alu|c[27]        ; 2.375             ;
; reg_32_bit:r1|q[17]                        ; alu:alu|c[27]        ; 2.375             ;
; reg_32_bit:ir|q[17]                        ; alu:alu|c[27]        ; 2.375             ;
; alu:alu|c[55]                              ; reg_32_bit:zhi|q[23] ; 2.353             ;
; reg_32_bit:r11|q[17]                       ; alu:alu|c[27]        ; 2.347             ;
; reg_32_bit:r13|q[17]                       ; alu:alu|c[27]        ; 2.347             ;
; reg_32_bit:r14|q[17]                       ; alu:alu|c[27]        ; 2.347             ;
; r0_reg:r0|reg_32_bit:r0_internal_reg|q[15] ; alu:alu|c[27]        ; 2.318             ;
; reg_32_bit:r1|q[15]                        ; alu:alu|c[27]        ; 2.318             ;
; reg_32_bit:r7|q[17]                        ; alu:alu|c[27]        ; 2.310             ;
; reg_32_bit:r8|q[17]                        ; alu:alu|c[27]        ; 2.310             ;
; reg_32_bit:r9|q[17]                        ; alu:alu|c[27]        ; 2.310             ;
; reg_32_bit:r10|q[17]                       ; alu:alu|c[27]        ; 2.310             ;
; reg_32_bit:r3|q[17]                        ; alu:alu|c[27]        ; 2.310             ;
; reg_32_bit:r4|q[17]                        ; alu:alu|c[27]        ; 2.310             ;
; reg_32_bit:r5|q[17]                        ; alu:alu|c[27]        ; 2.310             ;
; reg_32_bit:ir|q[26]                        ; alu:alu|c[27]        ; 2.310             ;
; reg_32_bit:ir|q[22]                        ; alu:alu|c[27]        ; 2.310             ;
; reg_32_bit:ir|q[18]                        ; alu:alu|c[27]        ; 2.310             ;
; reg_32_bit:r6|q[17]                        ; alu:alu|c[27]        ; 2.310             ;
; reg_32_bit:r10|q[4]                        ; alu:alu|c[27]        ; 2.309             ;
; reg_32_bit:r11|q[15]                       ; alu:alu|c[27]        ; 2.303             ;
; reg_32_bit:r13|q[15]                       ; alu:alu|c[27]        ; 2.303             ;
; reg_32_bit:r14|q[15]                       ; alu:alu|c[27]        ; 2.303             ;
; reg_32_bit:ir|q[31]                        ; alu:alu|c[29]        ; 2.289             ;
; reg_32_bit:zhi|q[29]                       ; alu:alu|c[27]        ; 2.278             ;
; inport:inport|q[29]                        ; alu:alu|c[27]        ; 2.275             ;
; reg_32_bit:r8|q[4]                         ; alu:alu|c[27]        ; 2.265             ;
; reg_32_bit:zlo|q[29]                       ; alu:alu|c[27]        ; 2.264             ;
; reg_32_bit:r7|q[31]                        ; alu:alu|c[27]        ; 2.254             ;
; reg_32_bit:r8|q[31]                        ; alu:alu|c[27]        ; 2.254             ;
; reg_32_bit:r9|q[31]                        ; alu:alu|c[27]        ; 2.254             ;
; reg_32_bit:r10|q[31]                       ; alu:alu|c[27]        ; 2.254             ;
; reg_32_bit:r11|q[31]                       ; alu:alu|c[27]        ; 2.254             ;
; reg_32_bit:r12|q[31]                       ; alu:alu|c[27]        ; 2.254             ;
; reg_32_bit:r13|q[31]                       ; alu:alu|c[27]        ; 2.254             ;
; reg_32_bit:r14|q[31]                       ; alu:alu|c[27]        ; 2.254             ;
; reg_32_bit:r2|q[31]                        ; alu:alu|c[27]        ; 2.254             ;
; r0_reg:r0|reg_32_bit:r0_internal_reg|q[31] ; alu:alu|c[27]        ; 2.254             ;
; reg_32_bit:r1|q[31]                        ; alu:alu|c[27]        ; 2.254             ;
; reg_32_bit:r3|q[31]                        ; alu:alu|c[27]        ; 2.254             ;
; reg_32_bit:r4|q[31]                        ; alu:alu|c[27]        ; 2.254             ;
; reg_32_bit:r5|q[31]                        ; alu:alu|c[27]        ; 2.254             ;
; reg_32_bit:r6|q[31]                        ; alu:alu|c[27]        ; 2.254             ;
; reg_32_bit:r15|q[31]                       ; alu:alu|c[27]        ; 2.254             ;
; reg_32_bit:hi|q[31]                        ; alu:alu|c[27]        ; 2.254             ;
; reg_32_bit:lo|q[31]                        ; alu:alu|c[27]        ; 2.254             ;
; reg_32_bit:zhi|q[31]                       ; alu:alu|c[27]        ; 2.254             ;
; reg_32_bit:zlo|q[31]                       ; alu:alu|c[27]        ; 2.254             ;
; pc_reg:pc|q[31]                            ; alu:alu|c[27]        ; 2.254             ;
; reg_32_bit:mdr|q[31]                       ; alu:alu|c[27]        ; 2.254             ;
; inport:inport|q[31]                        ; alu:alu|c[27]        ; 2.254             ;
; reg_32_bit:r7|q[16]                        ; alu:alu|c[27]        ; 2.254             ;
; reg_32_bit:r8|q[16]                        ; alu:alu|c[27]        ; 2.254             ;
; reg_32_bit:r9|q[16]                        ; alu:alu|c[27]        ; 2.254             ;
; reg_32_bit:r10|q[16]                       ; alu:alu|c[27]        ; 2.254             ;
; reg_32_bit:r11|q[16]                       ; alu:alu|c[27]        ; 2.254             ;
; reg_32_bit:r12|q[16]                       ; alu:alu|c[27]        ; 2.254             ;
; reg_32_bit:r13|q[16]                       ; alu:alu|c[27]        ; 2.254             ;
; reg_32_bit:r14|q[16]                       ; alu:alu|c[27]        ; 2.254             ;
; reg_32_bit:r2|q[16]                        ; alu:alu|c[27]        ; 2.254             ;
; r0_reg:r0|reg_32_bit:r0_internal_reg|q[16] ; alu:alu|c[27]        ; 2.254             ;
; reg_32_bit:r1|q[16]                        ; alu:alu|c[27]        ; 2.254             ;
; reg_32_bit:r3|q[16]                        ; alu:alu|c[27]        ; 2.254             ;
; reg_32_bit:r4|q[16]                        ; alu:alu|c[27]        ; 2.254             ;
; reg_32_bit:r5|q[16]                        ; alu:alu|c[27]        ; 2.254             ;
+--------------------------------------------+----------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CEBA4F23C7 for design "CPUDesign"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Critical Warning (11114): Active serial configuration mode is selected with the INIT_DONE pin disabled. Depending on the configuration setup and board design, the INIT_DONE pin may need to be enabled in the design. For more information, refer to the Intel FPGA Knowledge Database solution number rd05092012_239
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 128 pins of 128 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): clk~inputCLKENA0 with 892 fanout uses global clock CLKCTRL_G10
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Warning (335093): The Timing Analyzer is analyzing 64 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CPUDesign.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332128): Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info (332127): Assuming a default timing requirement
Info (332111): Found 2 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    1.000          clk
    Info (332111):    1.000 reg_32_bit:ir|q[28]
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "CLOCK2_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK3_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK4_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CKE" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_LDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_RAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_UDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CMD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_VS" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:08
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:24
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:24
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 9% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 33% of the available device resources in the region that extends from location X11_Y23 to location X21_Y33
Info (188005): Design requires adding a large amount of routing delay for some signals to meet hold time requirements, and there is an excessive demand for the available routing resources. The Fitter is reducing the routing delays of some signals to help the routing algorithm converge, but doing so may cause hold time failures. For more information, refer to the "Estimated Delay Added for Hold Timing" section in the Fitter report.
Info (170194): Fitter routing operations ending: elapsed time is 00:03:55
Info (11888): Total time spent on timing analysis during the Fitter is 13.81 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:23
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/Users/21mw67/Downloads/phase1/output_files/CPUDesign.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 214 warnings
    Info: Peak virtual memory: 6427 megabytes
    Info: Processing ended: Mon Mar 31 13:19:25 2025
    Info: Elapsed time: 00:05:59
    Info: Total CPU time (on all processors): 00:07:44


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/21mw67/Downloads/phase1/output_files/CPUDesign.fit.smsg.


