
==========================================================================
global place report_tns
--------------------------------------------------------------------------
tns max -10638.53

==========================================================================
global place report_wns
--------------------------------------------------------------------------
wns max -2.28

==========================================================================
global place report_worst_slack
--------------------------------------------------------------------------
worst slack max -2.28

==========================================================================
global place report_checks -path_delay min
--------------------------------------------------------------------------
Startpoint: rst_ni (input port clocked by vclk_i)
Endpoint: gen_tiles[0].i_tile.i_tile/i_axi_mux.gen_mux.i_ar_spill_reg.spill_register_flushable_i.gen_spill_reg.b_data_q[49]$_DFFE_PN0P_
          (removal check against rising-edge clock clk_i)
Path Group: asynchronous
Path Type: min

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                  0.00    0.00    0.00   clock vclk_i (rise edge)
                          0.07    0.07   clock network delay (ideal)
                          0.90    0.97 ^ input external delay
     1   40.93    0.00    0.00    0.97 ^ rst_ni (in)
                                         rst_ni (net)
                  0.03    0.02    0.99 ^ wire95775/A (BUF_X4)
    10   47.67    0.02    0.04    1.04 ^ wire95775/Z (BUF_X4)
                                         net95775 (net)
                  0.03    0.02    1.05 ^ gen_tiles[0].i_tile.i_tile/i_axi_mux.gen_mux.i_ar_spill_reg.spill_register_flushable_i.gen_spill_reg.b_data_q[49]$_DFFE_PN0P_/RN (DFFR_X1)
                                  1.05   data arrival time

                  0.00    0.00    0.00   clock clk_i (rise edge)
                          0.07    0.07   clock network delay (ideal)
                          0.06    0.13   clock uncertainty
                          0.00    0.13   clock reconvergence pessimism
                                  0.13 ^ gen_tiles[0].i_tile.i_tile/i_axi_mux.gen_mux.i_ar_spill_reg.spill_register_flushable_i.gen_spill_reg.b_data_q[49]$_DFFE_PN0P_/CK (DFFR_X1)
                          0.22    0.35   library removal time
                                  0.35   data required time
-----------------------------------------------------------------------------
                                  0.35   data required time
                                 -1.05   data arrival time
-----------------------------------------------------------------------------
                                  0.70   slack (MET)


Startpoint: gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/i_lookup.g_sets[1].gen_scm.i_tag.CG_CELL_WORD_ITER[9].CG_Inst.clk_en$_DLATCH_N_
            (negative level-sensitive latch clocked by clk_i)
Endpoint: gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_13335_
          (rising clock gating-check end-point clocked by clk_i)
Path Group: gated clock
Path Type: min

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                  0.00    1.50    1.50   clock clk_i (fall edge)
                          0.07    1.57   clock network delay (ideal)
                  0.00    0.00    1.57 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/i_lookup.g_sets[1].gen_scm.i_tag.CG_CELL_WORD_ITER[9].CG_Inst.clk_en$_DLATCH_N_/GN (DLL_X1)
     1    0.92    0.01    0.04    1.61 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/i_lookup.g_sets[1].gen_scm.i_tag.CG_CELL_WORD_ITER[9].CG_Inst.clk_en$_DLATCH_N_/Q (DLL_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/i_lookup.g_sets[1].gen_scm.i_tag.CG_CELL_WORD_ITER[9].CG_Inst.clk_en (net)
                  0.01    0.00    1.61 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_13335_/A1 (AND2_X1)
                                  1.61   data arrival time

                  0.00    1.50    1.50   clock clk_i (fall edge)
                          0.07    1.57   clock network delay (ideal)
                          0.06    1.63   clock uncertainty
                          0.00    1.63   clock reconvergence pessimism
                                  1.63 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_13335_/A2 (AND2_X1)
                          0.00    1.63   clock gating hold time
                                  1.63   data required time
-----------------------------------------------------------------------------
                                  1.63   data required time
                                 -1.61   data arrival time
-----------------------------------------------------------------------------
                                 -0.02   slack (VIOLATED)


Startpoint: gen_tiles[0].i_tile.i_tile/axi_mst_slice.i_reg_r.spill_register_flushable_i.gen_spill_reg.b_full_q$_DFFE_PN0P_
            (rising edge-triggered flip-flop clocked by clk_i)
Endpoint: gen_tiles[0].i_tile.i_tile/axi_mst_slice.i_reg_r.spill_register_flushable_i.gen_spill_reg.a_full_q$_DFFE_PN0P_
          (rising edge-triggered flip-flop clocked by clk_i)
Path Group: clk_i
Path Type: min

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                  0.00    0.00    0.00   clock clk_i (rise edge)
                          0.07    0.07   clock network delay (ideal)
                  0.00    0.00    0.07 ^ gen_tiles[0].i_tile.i_tile/axi_mst_slice.i_reg_r.spill_register_flushable_i.gen_spill_reg.b_full_q$_DFFE_PN0P_/CK (DFFR_X2)
     1    1.85    0.01    0.07    0.14 ^ gen_tiles[0].i_tile.i_tile/axi_mst_slice.i_reg_r.spill_register_flushable_i.gen_spill_reg.b_full_q$_DFFE_PN0P_/QN (DFFR_X2)
                                         gen_tiles[0].i_tile.i_tile/_00059_ (net)
                  0.01    0.00    0.14 ^ gen_tiles[0].i_tile.i_tile/_27686_/B1 (OAI21_X1)
     1    1.29    0.01    0.01    0.15 v gen_tiles[0].i_tile.i_tile/_27686_/ZN (OAI21_X1)
                                         gen_tiles[0].i_tile.i_tile/_00367_ (net)
                  0.01    0.00    0.15 v gen_tiles[0].i_tile.i_tile/axi_mst_slice.i_reg_r.spill_register_flushable_i.gen_spill_reg.a_full_q$_DFFE_PN0P_/D (DFFR_X2)
                                  0.15   data arrival time

                  0.00    0.00    0.00   clock clk_i (rise edge)
                          0.07    0.07   clock network delay (ideal)
                          0.06    0.13   clock uncertainty
                          0.00    0.13   clock reconvergence pessimism
                                  0.13 ^ gen_tiles[0].i_tile.i_tile/axi_mst_slice.i_reg_r.spill_register_flushable_i.gen_spill_reg.a_full_q$_DFFE_PN0P_/CK (DFFR_X2)
                          0.00    0.13   library hold time
                                  0.13   data required time
-----------------------------------------------------------------------------
                                  0.13   data required time
                                 -0.15   data arrival time
-----------------------------------------------------------------------------
                                  0.02   slack (MET)


Startpoint: gen_tiles[0].i_tile.i_tile/gen_tcdm_registers[1].i_tcdm_master_req_register.spill_register_flushable_i.gen_spill_reg.a_full_q$_DFFE_PN0P_
            (rising edge-triggered flip-flop clocked by clk_i)
Endpoint: tcdm_master_east_req_valid_o (output port clocked by vclk_i)
Path Group: vclk_i
Path Type: min

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                  0.00    0.00    0.00   clock clk_i (rise edge)
                          0.07    0.07   clock network delay (ideal)
                  0.00    0.00    0.07 ^ gen_tiles[0].i_tile.i_tile/gen_tcdm_registers[1].i_tcdm_master_req_register.spill_register_flushable_i.gen_spill_reg.a_full_q$_DFFE_PN0P_/CK (DFFR_X2)
     4   11.91    0.01    0.10    0.17 v gen_tiles[0].i_tile.i_tile/gen_tcdm_registers[1].i_tcdm_master_req_register.spill_register_flushable_i.gen_spill_reg.a_full_q$_DFFE_PN0P_/Q (DFFR_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_tcdm_registers[1].i_tcdm_master_req_register.spill_register_flushable_i.gen_spill_reg.a_full_q (net)
                  0.01    0.00    0.17 v gen_tiles[0].i_tile.i_tile/_36864_/A2 (OR2_X4)
     2    7.02    0.01    0.05    0.22 v gen_tiles[0].i_tile.i_tile/_36864_/ZN (OR2_X4)
                                         net800 (net)
                  0.01    0.00    0.22 v wire29417/A (BUF_X8)
     1   36.60    0.01    0.03    0.24 v wire29417/Z (BUF_X8)
                                         tcdm_master_east_req_valid_o (net)
                  0.02    0.02    0.26 v tcdm_master_east_req_valid_o (out)
                                  0.26   data arrival time

                  0.00    0.00    0.00   clock vclk_i (rise edge)
                          0.07    0.07   clock network delay (ideal)
                          0.06    0.13   clock uncertainty
                          0.00    0.13   clock reconvergence pessimism
                         -2.55   -2.42   output external delay
                                 -2.42   data required time
-----------------------------------------------------------------------------
                                 -2.42   data required time
                                 -0.26   data arrival time
-----------------------------------------------------------------------------
                                  2.68   slack (MET)



==========================================================================
global place report_checks -path_delay max
--------------------------------------------------------------------------
Startpoint: rst_ni (input port clocked by vclk_i)
Endpoint: gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/i_handler.pending_q[175]$_DFFE_PN0P_
          (recovery check against rising-edge clock clk_i)
Path Group: asynchronous
Path Type: max

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                  0.00    0.00    0.00   clock vclk_i (rise edge)
                          0.07    0.07   clock network delay (ideal)
                          0.90    0.97 ^ input external delay
     1   40.93    0.00    0.00    0.97 ^ rst_ni (in)
                                         rst_ni (net)
                  0.03    0.02    0.99 ^ wire95775/A (BUF_X4)
    10   47.67    0.02    0.04    1.04 ^ wire95775/Z (BUF_X4)
                                         net95775 (net)
                  0.03    0.01    1.04 ^ place117271/A (BUF_X1)
    12   34.00    0.08    0.10    1.14 ^ place117271/Z (BUF_X1)
                                         net117271 (net)
                  0.08    0.00    1.15 ^ place117272/A (BUF_X2)
     5   40.26    0.04    0.07    1.22 ^ place117272/Z (BUF_X2)
                                         net117272 (net)
                  0.04    0.00    1.22 ^ place117273/A (BUF_X2)
     5   41.34    0.04    0.07    1.29 ^ place117273/Z (BUF_X2)
                                         net117273 (net)
                  0.05    0.02    1.31 ^ place117315/A (BUF_X1)
    11   34.98    0.08    0.10    1.41 ^ place117315/Z (BUF_X1)
                                         net117315 (net)
                  0.08    0.01    1.42 ^ place117337/A (BUF_X1)
    12   25.81    0.06    0.09    1.51 ^ place117337/Z (BUF_X1)
                                         net117337 (net)
                  0.06    0.00    1.51 ^ place117340/A (BUF_X1)
    15   31.10    0.07    0.10    1.61 ^ place117340/Z (BUF_X1)
                                         net117340 (net)
                  0.07    0.00    1.61 ^ place117341/A (BUF_X1)
    14   37.12    0.08    0.12    1.73 ^ place117341/Z (BUF_X1)
                                         net117341 (net)
                  0.08    0.00    1.73 ^ place117343/A (BUF_X1)
    16   39.94    0.09    0.13    1.86 ^ place117343/Z (BUF_X1)
                                         net117343 (net)
                  0.09    0.00    1.86 ^ place117344/A (BUF_X1)
    14   32.50    0.07    0.11    1.96 ^ place117344/Z (BUF_X1)
                                         net117344 (net)
                  0.07    0.00    1.96 ^ place117346/A (BUF_X1)
    16   38.85    0.09    0.12    2.09 ^ place117346/Z (BUF_X1)
                                         net117346 (net)
                  0.09    0.00    2.09 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/i_handler.pending_q[175]$_DFFE_PN0P_/RN (DFFR_X1)
                                  2.09   data arrival time

                  0.00    3.00    3.00   clock clk_i (rise edge)
                          0.07    3.07   clock network delay (ideal)
                         -0.06    3.01   clock uncertainty
                          0.00    3.01   clock reconvergence pessimism
                                  3.01 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/i_handler.pending_q[175]$_DFFE_PN0P_/CK (DFFR_X1)
                          0.04    3.05   library recovery time
                                  3.05   data required time
-----------------------------------------------------------------------------
                                  3.05   data required time
                                 -2.09   data arrival time
-----------------------------------------------------------------------------
                                  0.96   slack (MET)


Startpoint: gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[1].gen_latch.i_clk_gate.clk_en$_DLATCH_P_
            (positive level-sensitive latch clocked by clk_i)
Endpoint: gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8512_
          (falling clock gating-check end-point clocked by clk_i)
Path Group: gated clock
Path Type: max

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                  0.00    0.00    0.00   clock clk_i (rise edge)
                          0.07    0.07   clock network delay (ideal)
 11715 11314.20    0.00    0.00    0.00 ^ clk_i (in)
                                         clk_i (net)
                          0.98    1.05   time given to startpoint
                  0.01    0.00    1.05 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[1].gen_latch.i_clk_gate.clk_en$_DLATCH_P_/D (DLH_X1)
     1    1.83    0.01    0.04    1.09 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[1].gen_latch.i_clk_gate.clk_en$_DLATCH_P_/Q (DLH_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[1].gen_latch.i_clk_gate.clk_en (net)
                  0.01    0.00    1.09 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8511_/A (INV_X1)
     1    1.69    0.00    0.01    1.09 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8511_/ZN (INV_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_3934_ (net)
                  0.00    0.00    1.09 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8512_/A2 (NOR2_X1)
                                  1.09   data arrival time

                  0.00    1.50    1.50   clock clk_i (fall edge)
                          0.07    1.57   clock network delay (ideal)
                         -0.06    1.51   clock uncertainty
                          0.00    1.51   clock reconvergence pessimism
                                  1.51 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8512_/A1 (NOR2_X1)
                          0.00    1.51   clock gating setup time
                                  1.51   data required time
-----------------------------------------------------------------------------
                                  1.51   data required time
                                 -1.09   data arrival time
-----------------------------------------------------------------------------
                                  0.42   slack (MET)


Startpoint: gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/data[180]$_DLATCH_P_
            (positive level-sensitive latch clocked by clk_i')
Endpoint: gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/sb_q[28]$_DFF_PP0_
          (rising edge-triggered flip-flop clocked by clk_i)
Path Group: clk_i
Path Type: max

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                  0.00    1.50    1.50   clock clk_i' (rise edge)
                          0.07    1.57   clock network delay (ideal)
                  0.00    0.00    1.57 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/data[180]$_DLATCH_P_/G (DLH_X1)
     1    2.27    0.01    0.05    1.62 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/data[180]$_DLATCH_P_/Q (DLH_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/data[180] (net)
                  0.01    0.00    1.62 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_7448_/B2 (AOI22_X1)
     1    2.70    0.01    0.02    1.65 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_7448_/ZN (AOI22_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_3027_ (net)
                  0.01    0.00    1.65 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_7449_/A (INV_X1)
     1    2.41    0.01    0.02    1.66 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_7449_/ZN (INV_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_3028_ (net)
                  0.01    0.00    1.66 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_7450_/A (AOI221_X1)
     2    2.51    0.02    0.01    1.68 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_7450_/ZN (AOI221_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_3029_ (net)
                  0.02    0.00    1.68 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_8676_/B (MUX2_X1)
     1    2.01    0.01    0.06    1.74 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_8676_/Z (MUX2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_4081_ (net)
                  0.01    0.00    1.74 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_8677_/B1 (OAI21_X1)
     1    2.86    0.02    0.03    1.77 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_8677_/ZN (OAI21_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_4082_ (net)
                  0.02    0.00    1.77 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_8684_/A (MUX2_X2)
     1    5.19    0.01    0.05    1.82 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_8684_/Z (MUX2_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/in_cache_data[52] (net)
                  0.01    0.00    1.82 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_13428_/B (MUX2_X2)
     2   27.86    0.03    0.06    1.88 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_13428_/Z (MUX2_X2)
                                         gen_tiles[0].i_tile.i_tile/snitch_inst_data[52] (net)
                  0.04    0.01    1.89 ^ place111046/A (BUF_X1)
     7   33.82    0.07    0.10    1.99 ^ place111046/Z (BUF_X1)
                                         net111046 (net)
                  0.08    0.01    2.00 ^ place111048/A (BUF_X2)
     4    9.79    0.01    0.04    2.04 ^ place111048/Z (BUF_X2)
                                         net111048 (net)
                  0.01    0.00    2.04 ^ place111050/A (BUF_X1)
    12   29.18    0.07    0.09    2.13 ^ place111050/Z (BUF_X1)
                                         net111050 (net)
                  0.07    0.00    2.13 ^ place111051/A (BUF_X1)
    14   31.94    0.07    0.10    2.24 ^ place111051/Z (BUF_X1)
                                         net111051 (net)
                  0.07    0.00    2.24 ^ place111052/A (BUF_X1)
    11   24.48    0.06    0.09    2.33 ^ place111052/Z (BUF_X1)
                                         net111052 (net)
                  0.06    0.00    2.33 ^ place111054/A (BUF_X1)
    15   34.85    0.08    0.11    2.44 ^ place111054/Z (BUF_X1)
                                         net111054 (net)
                  0.08    0.00    2.44 ^ place111055/A (BUF_X1)
    12   27.86    0.06    0.09    2.53 ^ place111055/Z (BUF_X1)
                                         net111055 (net)
                  0.06    0.00    2.53 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_11866_/S (MUX2_X1)
     1    1.52    0.01    0.06    2.60 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_11866_/Z (MUX2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_04117_ (net)
                  0.01    0.00    2.60 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_11867_/B (MUX2_X1)
     1    1.38    0.01    0.06    2.66 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_11867_/Z (MUX2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_04118_ (net)
                  0.01    0.00    2.66 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_11868_/B (MUX2_X1)
     1    5.18    0.01    0.07    2.72 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_11868_/Z (MUX2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_04119_ (net)
                  0.01    0.00    2.72 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_11872_/B1 (AOI221_X1)
     1    3.43    0.05    0.09    2.81 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_11872_/ZN (AOI221_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_04123_ (net)
                  0.05    0.00    2.81 ^ place107922/A (BUF_X2)
     2    8.20    0.01    0.04    2.84 ^ place107922/Z (BUF_X2)
                                         net107922 (net)
                  0.01    0.00    2.84 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13495_/B2 (OAI222_X2)
     1   11.51    0.03    0.05    2.89 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13495_/ZN (OAI222_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_05656_ (net)
                  0.03    0.00    2.90 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13496_/B2 (OAI21_X1)
     1    2.07    0.02    0.04    2.94 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13496_/ZN (OAI21_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_05657_ (net)
                  0.02    0.00    2.94 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13497_/A3 (AND3_X2)
     2    5.28    0.01    0.05    2.99 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13497_/ZN (AND3_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_05658_ (net)
                  0.01    0.00    2.99 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14438_/A2 (NAND2_X1)
     2    4.95    0.02    0.02    3.01 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14438_/ZN (NAND2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_06543_ (net)
                  0.02    0.00    3.01 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14441_/A3 (NOR3_X1)
     2    4.54    0.05    0.08    3.08 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14441_/ZN (NOR3_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_06545_ (net)
                  0.05    0.00    3.08 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14442_/A2 (NOR2_X1)
     1    2.61    0.01    0.02    3.10 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14442_/ZN (NOR2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_06546_ (net)
                  0.01    0.00    3.10 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14443_/B (XNOR2_X1)
     1    3.47    0.01    0.04    3.14 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14443_/ZN (XNOR2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_09927_[0] (net)
                  0.01    0.00    3.14 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_19217_/A (HA_X1)
     2    3.76    0.01    0.06    3.20 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_19217_/S (HA_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_09930_[0] (net)
                  0.01    0.00    3.20 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13414_/A (INV_X1)
     1    2.65    0.01    0.02    3.22 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13414_/ZN (INV_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_05575_ (net)
                  0.01    0.00    3.22 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13415_/B2 (OAI21_X1)
     1    2.28    0.01    0.02    3.23 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13415_/ZN (OAI21_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_05576_ (net)
                  0.01    0.00    3.23 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13416_/B1 (AOI21_X1)
     2    5.47    0.04    0.05    3.28 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13416_/ZN (AOI21_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_05577_ (net)
                  0.04    0.00    3.28 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13417_/B2 (OAI21_X1)
     2    3.87    0.02    0.03    3.31 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13417_/ZN (OAI21_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_05578_ (net)
                  0.02    0.00    3.31 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13418_/A3 (OR3_X2)
     1    4.91    0.01    0.08    3.39 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13418_/ZN (OR3_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_05579_ (net)
                  0.01    0.00    3.39 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13422_/A (OAI21_X2)
     3    6.41    0.02    0.03    3.42 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13422_/ZN (OAI21_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_05583_ (net)
                  0.02    0.00    3.42 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13689_/S (MUX2_X1)
     1    2.20    0.01    0.06    3.48 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13689_/Z (MUX2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_05850_ (net)
                  0.01    0.00    3.48 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13694_/A1 (NOR4_X1)
     1    1.93    0.04    0.05    3.53 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13694_/ZN (NOR4_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_05855_ (net)
                  0.04    0.00    3.53 ^ place99129/A (BUF_X1)
     2    4.08    0.01    0.04    3.57 ^ place99129/Z (BUF_X1)
                                         net99129 (net)
                  0.01    0.00    3.57 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13791_/A1 (NAND4_X1)
     1    4.01    0.02    0.03    3.60 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13791_/ZN (NAND4_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_05952_ (net)
                  0.02    0.00    3.60 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13795_/B (AOI211_X2)
     1    3.42    0.04    0.07    3.67 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13795_/ZN (AOI211_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_05956_ (net)
                  0.04    0.00    3.67 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13796_/S (MUX2_X1)
     2    3.37    0.01    0.07    3.74 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13796_/Z (MUX2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_05957_ (net)
                  0.01    0.00    3.74 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14513_/A2 (AND3_X2)
     2    3.65    0.01    0.03    3.77 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14513_/ZN (AND3_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_06597_ (net)
                  0.01    0.00    3.77 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14514_/A2 (NOR2_X1)
     2    3.14    0.02    0.03    3.80 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14514_/ZN (NOR2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_06598_ (net)
                  0.02    0.00    3.80 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14648_/B2 (OAI21_X1)
     2    5.04    0.02    0.03    3.83 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14648_/ZN (OAI21_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_06732_ (net)
                  0.02    0.00    3.83 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_19039_/A3 (NOR4_X2)
     1   11.10    0.08    0.12    3.95 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_19039_/ZN (NOR4_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_core_mux[1].gen_tcdm_shim.i_tcdm_shim.data_qvalid_i (net)
                  0.08    0.00    3.95 ^ place98605/A (BUF_X8)
     2   15.77    0.01    0.03    3.98 ^ place98605/Z (BUF_X8)
                                         net98605 (net)
                  0.01    0.00    3.99 ^ gen_tiles[0].i_tile.i_tile/_23507_/A (INV_X1)
     1    2.16    0.00    0.01    4.00 v gen_tiles[0].i_tile.i_tile/_23507_/ZN (INV_X1)
                                         gen_tiles[0].i_tile.i_tile/_05294_ (net)
                  0.00    0.00    4.00 v gen_tiles[0].i_tile.i_tile/_23508_/A1 (OR2_X2)
     2    5.23    0.01    0.04    4.04 v gen_tiles[0].i_tile.i_tile/_23508_/ZN (OR2_X2)
                                         gen_tiles[0].i_tile.i_tile/_05295_ (net)
                  0.01    0.00    4.04 v gen_tiles[0].i_tile.i_tile/_40146_/A2 (NOR3_X2)
     1   12.70    0.06    0.08    4.12 ^ gen_tiles[0].i_tile.i_tile/_40146_/ZN (NOR3_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_core_mux[1].gen_tcdm_shim.i_tcdm_shim.i_snitch_addr_demux.i_req_demux.oup_valid_o[1] (net)
                  0.06    0.00    4.12 ^ place98094/A (BUF_X8)
     5   43.06    0.01    0.03    4.16 ^ place98094/Z (BUF_X8)
                                         net98094 (net)
                  0.03    0.02    4.18 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12353_/A (INV_X1)
     3    5.38    0.01    0.02    4.20 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12353_/ZN (INV_X1)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_04865_ (net)
                  0.01    0.00    4.20 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12411_/A3 (NOR3_X1)
     2    3.44    0.04    0.06    4.26 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12411_/ZN (NOR3_X1)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_04913_ (net)
                  0.04    0.00    4.26 ^ place97883/A (BUF_X1)
     2    5.40    0.02    0.04    4.30 ^ place97883/Z (BUF_X1)
                                         net97883 (net)
                  0.02    0.00    4.30 ^ place97884/A (BUF_X2)
     2    4.96    0.01    0.03    4.32 ^ place97884/Z (BUF_X2)
                                         net97884 (net)
                  0.01    0.00    4.32 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12920_/C2 (AOI221_X1)
     1    2.19    0.02    0.02    4.34 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12920_/ZN (AOI221_X1)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_05331_ (net)
                  0.02    0.00    4.34 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12923_/A2 (OAI22_X1)
     2    4.59    0.04    0.05    4.39 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12923_/ZN (OAI22_X1)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_05334_ (net)
                  0.04    0.00    4.39 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12927_/A1 (AND2_X4)
     2    4.54    0.01    0.04    4.43 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12927_/ZN (AND2_X4)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_05338_ (net)
                  0.01    0.00    4.43 ^ place97024/A (BUF_X1)
    16   37.49    0.08    0.11    4.54 ^ place97024/Z (BUF_X1)
                                         net97024 (net)
                  0.08    0.00    4.54 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24337_/A2 (NAND3_X2)
     2    5.81    0.02    0.04    4.58 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24337_/ZN (NAND3_X2)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_04222_ (net)
                  0.02    0.00    4.58 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24341_/B1 (OAI221_X1)
     1    4.40    0.05    0.07    4.64 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24341_/ZN (OAI221_X1)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_04226_ (net)
                  0.05    0.00    4.64 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24342_/B2 (OAI21_X2)
     1    8.72    0.02    0.03    4.67 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24342_/ZN (OAI21_X2)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_04227_ (net)
                  0.02    0.00    4.68 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24361_/A2 (OAI22_X4)
     1   24.12    0.05    0.06    4.73 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24361_/ZN (OAI22_X4)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/gen_inps[2].i_stream_demux.inp_ready_o (net)
                  0.05    0.01    4.74 ^ gen_tiles[0].i_tile.i_tile/_40368_/C2 (AOI221_X1)
     1    2.15    0.02    0.02    4.77 v gen_tiles[0].i_tile.i_tile/_40368_/ZN (AOI221_X1)
                                         gen_tiles[0].i_tile.i_tile/_16407_ (net)
                  0.02    0.00    4.77 v gen_tiles[0].i_tile.i_tile/_40370_/A3 (OAI33_X1)
     1    6.67    0.09    0.10    4.87 ^ gen_tiles[0].i_tile.i_tile/_40370_/ZN (OAI33_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_core_mux[2].gen_tcdm_shim.i_tcdm_shim.data_qready_o (net)
                  0.09    0.00    4.87 ^ place96041/A (BUF_X2)
     1    5.75    0.01    0.04    4.90 ^ place96041/Z (BUF_X2)
                                         net96041 (net)
                  0.01    0.00    4.90 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_14252_/A1 (NAND2_X2)
     2    4.78    0.01    0.02    4.92 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_14252_/ZN (NAND2_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_06382_ (net)
                  0.01    0.00    4.92 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18502_/A1 (NAND2_X1)
     1    2.95    0.01    0.02    4.93 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18502_/ZN (NAND2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_02127_ (net)
                  0.01    0.00    4.93 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18503_/A2 (NAND2_X1)
     2    3.36    0.01    0.02    4.95 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18503_/ZN (NAND2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_02128_ (net)
                  0.01    0.00    4.95 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18766_/A2 (OR3_X1)
     1    2.48    0.01    0.08    5.03 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18766_/ZN (OR3_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_02307_ (net)
                  0.01    0.00    5.03 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18767_/A3 (NOR3_X1)
     1    4.97    0.05    0.08    5.11 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18767_/ZN (NOR3_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_02308_ (net)
                  0.05    0.00    5.11 ^ place95842/A (BUF_X4)
     3   22.47    0.01    0.04    5.15 ^ place95842/Z (BUF_X4)
                                         net95842 (net)
                  0.02    0.01    5.15 ^ place95845/A (BUF_X4)
     9   17.51    0.01    0.03    5.18 ^ place95845/Z (BUF_X4)
                                         net95845 (net)
                  0.01    0.00    5.18 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18849_/A3 (NAND3_X1)
     1    2.20    0.02    0.02    5.20 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18849_/ZN (NAND3_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_02371_ (net)
                  0.02    0.00    5.20 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18850_/B2 (AOI22_X1)
     1    1.66    0.02    0.05    5.25 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18850_/ZN (AOI22_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/sb_d[28] (net)
                  0.02    0.00    5.25 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/sb_q[28]$_DFF_PP0_/D (DFFR_X1)
                                  5.25   data arrival time

                  0.00    3.00    3.00   clock clk_i (rise edge)
                          0.07    3.07   clock network delay (ideal)
                         -0.06    3.01   clock uncertainty
                          0.00    3.01   clock reconvergence pessimism
                                  3.01 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/sb_q[28]$_DFF_PP0_/CK (DFFR_X1)
                         -0.04    2.97   library setup time
                                  2.97   data required time
-----------------------------------------------------------------------------
                                  2.97   data required time
                                 -5.25   data arrival time
-----------------------------------------------------------------------------
                                 -2.28   slack (VIOLATED)


Startpoint: gen_tiles[0].i_tile.i_tile/gen_tcdm_registers[2].i_tcdm_master_resp_register.i_fifo.i_fifo_v3.status_cnt_q[0]$_DFFE_PN0P_
            (rising edge-triggered flip-flop clocked by clk_i)
Endpoint: tcdm_master_north_resp_ready_o (output port clocked by vclk_i)
Path Group: vclk_i
Path Type: max

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                  0.00    0.00    0.00   clock clk_i (rise edge)
                          0.07    0.07   clock network delay (ideal)
                  0.00    0.00    0.07 ^ gen_tiles[0].i_tile.i_tile/gen_tcdm_registers[2].i_tcdm_master_resp_register.i_fifo.i_fifo_v3.status_cnt_q[0]$_DFFE_PN0P_/CK (DFFR_X1)
     2    4.46    0.01    0.09    0.16 v gen_tiles[0].i_tile.i_tile/gen_tcdm_registers[2].i_tcdm_master_resp_register.i_fifo.i_fifo_v3.status_cnt_q[0]$_DFFE_PN0P_/Q (DFFR_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_tcdm_registers[2].i_tcdm_master_resp_register.i_fifo.i_fifo_v3.status_cnt_q[0] (net)
                  0.01    0.00    0.16 v gen_tiles[0].i_tile.i_tile/_41801_/B (HA_X1)
     4    9.53    0.01    0.04    0.20 v gen_tiles[0].i_tile.i_tile/_41801_/CO (HA_X1)
                                         gen_tiles[0].i_tile.i_tile/_21406_[0] (net)
                  0.01    0.00    0.20 v gen_tiles[0].i_tile.i_tile/_22623_/A (INV_X1)
     5   35.17    0.08    0.09    0.29 ^ gen_tiles[0].i_tile.i_tile/_22623_/ZN (INV_X1)
                                         net861 (net)
                  0.08    0.01    0.30 ^ wire73522/A (BUF_X8)
     1   82.55    0.02    0.04    0.35 ^ wire73522/Z (BUF_X8)
                                         tcdm_master_north_resp_ready_o (net)
                  0.12    0.10    0.45 ^ tcdm_master_north_resp_ready_o (out)
                                  0.45   data arrival time

                  0.00    3.00    3.00   clock vclk_i (rise edge)
                          0.07    3.07   clock network delay (ideal)
                         -0.06    3.01   clock uncertainty
                          0.00    3.01   clock reconvergence pessimism
                         -2.55    0.46   output external delay
                                  0.46   data required time
-----------------------------------------------------------------------------
                                  0.46   data required time
                                 -0.45   data arrival time
-----------------------------------------------------------------------------
                                  0.01   slack (MET)



==========================================================================
global place report_checks -unconstrained
--------------------------------------------------------------------------
Startpoint: rst_ni (input port clocked by vclk_i)
Endpoint: gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/i_handler.pending_q[175]$_DFFE_PN0P_
          (recovery check against rising-edge clock clk_i)
Path Group: asynchronous
Path Type: max

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                  0.00    0.00    0.00   clock vclk_i (rise edge)
                          0.07    0.07   clock network delay (ideal)
                          0.90    0.97 ^ input external delay
     1   40.93    0.00    0.00    0.97 ^ rst_ni (in)
                                         rst_ni (net)
                  0.03    0.02    0.99 ^ wire95775/A (BUF_X4)
    10   47.67    0.02    0.04    1.04 ^ wire95775/Z (BUF_X4)
                                         net95775 (net)
                  0.03    0.01    1.04 ^ place117271/A (BUF_X1)
    12   34.00    0.08    0.10    1.14 ^ place117271/Z (BUF_X1)
                                         net117271 (net)
                  0.08    0.00    1.15 ^ place117272/A (BUF_X2)
     5   40.26    0.04    0.07    1.22 ^ place117272/Z (BUF_X2)
                                         net117272 (net)
                  0.04    0.00    1.22 ^ place117273/A (BUF_X2)
     5   41.34    0.04    0.07    1.29 ^ place117273/Z (BUF_X2)
                                         net117273 (net)
                  0.05    0.02    1.31 ^ place117315/A (BUF_X1)
    11   34.98    0.08    0.10    1.41 ^ place117315/Z (BUF_X1)
                                         net117315 (net)
                  0.08    0.01    1.42 ^ place117337/A (BUF_X1)
    12   25.81    0.06    0.09    1.51 ^ place117337/Z (BUF_X1)
                                         net117337 (net)
                  0.06    0.00    1.51 ^ place117340/A (BUF_X1)
    15   31.10    0.07    0.10    1.61 ^ place117340/Z (BUF_X1)
                                         net117340 (net)
                  0.07    0.00    1.61 ^ place117341/A (BUF_X1)
    14   37.12    0.08    0.12    1.73 ^ place117341/Z (BUF_X1)
                                         net117341 (net)
                  0.08    0.00    1.73 ^ place117343/A (BUF_X1)
    16   39.94    0.09    0.13    1.86 ^ place117343/Z (BUF_X1)
                                         net117343 (net)
                  0.09    0.00    1.86 ^ place117344/A (BUF_X1)
    14   32.50    0.07    0.11    1.96 ^ place117344/Z (BUF_X1)
                                         net117344 (net)
                  0.07    0.00    1.96 ^ place117346/A (BUF_X1)
    16   38.85    0.09    0.12    2.09 ^ place117346/Z (BUF_X1)
                                         net117346 (net)
                  0.09    0.00    2.09 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/i_handler.pending_q[175]$_DFFE_PN0P_/RN (DFFR_X1)
                                  2.09   data arrival time

                  0.00    3.00    3.00   clock clk_i (rise edge)
                          0.07    3.07   clock network delay (ideal)
                         -0.06    3.01   clock uncertainty
                          0.00    3.01   clock reconvergence pessimism
                                  3.01 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/i_handler.pending_q[175]$_DFFE_PN0P_/CK (DFFR_X1)
                          0.04    3.05   library recovery time
                                  3.05   data required time
-----------------------------------------------------------------------------
                                  3.05   data required time
                                 -2.09   data arrival time
-----------------------------------------------------------------------------
                                  0.96   slack (MET)


Startpoint: gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[1].gen_latch.i_clk_gate.clk_en$_DLATCH_P_
            (positive level-sensitive latch clocked by clk_i)
Endpoint: gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8512_
          (falling clock gating-check end-point clocked by clk_i)
Path Group: gated clock
Path Type: max

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                  0.00    0.00    0.00   clock clk_i (rise edge)
                          0.07    0.07   clock network delay (ideal)
 11715 11314.20    0.00    0.00    0.00 ^ clk_i (in)
                                         clk_i (net)
                          0.98    1.05   time given to startpoint
                  0.01    0.00    1.05 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[1].gen_latch.i_clk_gate.clk_en$_DLATCH_P_/D (DLH_X1)
     1    1.83    0.01    0.04    1.09 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[1].gen_latch.i_clk_gate.clk_en$_DLATCH_P_/Q (DLH_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[1].gen_latch.i_clk_gate.clk_en (net)
                  0.01    0.00    1.09 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8511_/A (INV_X1)
     1    1.69    0.00    0.01    1.09 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8511_/ZN (INV_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_3934_ (net)
                  0.00    0.00    1.09 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8512_/A2 (NOR2_X1)
                                  1.09   data arrival time

                  0.00    1.50    1.50   clock clk_i (fall edge)
                          0.07    1.57   clock network delay (ideal)
                         -0.06    1.51   clock uncertainty
                          0.00    1.51   clock reconvergence pessimism
                                  1.51 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8512_/A1 (NOR2_X1)
                          0.00    1.51   clock gating setup time
                                  1.51   data required time
-----------------------------------------------------------------------------
                                  1.51   data required time
                                 -1.09   data arrival time
-----------------------------------------------------------------------------
                                  0.42   slack (MET)


Startpoint: gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/data[180]$_DLATCH_P_
            (positive level-sensitive latch clocked by clk_i')
Endpoint: gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/sb_q[28]$_DFF_PP0_
          (rising edge-triggered flip-flop clocked by clk_i)
Path Group: clk_i
Path Type: max

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                  0.00    1.50    1.50   clock clk_i' (rise edge)
                          0.07    1.57   clock network delay (ideal)
                  0.00    0.00    1.57 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/data[180]$_DLATCH_P_/G (DLH_X1)
     1    2.27    0.01    0.05    1.62 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/data[180]$_DLATCH_P_/Q (DLH_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/data[180] (net)
                  0.01    0.00    1.62 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_7448_/B2 (AOI22_X1)
     1    2.70    0.01    0.02    1.65 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_7448_/ZN (AOI22_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_3027_ (net)
                  0.01    0.00    1.65 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_7449_/A (INV_X1)
     1    2.41    0.01    0.02    1.66 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_7449_/ZN (INV_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_3028_ (net)
                  0.01    0.00    1.66 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_7450_/A (AOI221_X1)
     2    2.51    0.02    0.01    1.68 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_7450_/ZN (AOI221_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_3029_ (net)
                  0.02    0.00    1.68 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_8676_/B (MUX2_X1)
     1    2.01    0.01    0.06    1.74 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_8676_/Z (MUX2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_4081_ (net)
                  0.01    0.00    1.74 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_8677_/B1 (OAI21_X1)
     1    2.86    0.02    0.03    1.77 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_8677_/ZN (OAI21_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_4082_ (net)
                  0.02    0.00    1.77 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_8684_/A (MUX2_X2)
     1    5.19    0.01    0.05    1.82 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_8684_/Z (MUX2_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/in_cache_data[52] (net)
                  0.01    0.00    1.82 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_13428_/B (MUX2_X2)
     2   27.86    0.03    0.06    1.88 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_13428_/Z (MUX2_X2)
                                         gen_tiles[0].i_tile.i_tile/snitch_inst_data[52] (net)
                  0.04    0.01    1.89 ^ place111046/A (BUF_X1)
     7   33.82    0.07    0.10    1.99 ^ place111046/Z (BUF_X1)
                                         net111046 (net)
                  0.08    0.01    2.00 ^ place111048/A (BUF_X2)
     4    9.79    0.01    0.04    2.04 ^ place111048/Z (BUF_X2)
                                         net111048 (net)
                  0.01    0.00    2.04 ^ place111050/A (BUF_X1)
    12   29.18    0.07    0.09    2.13 ^ place111050/Z (BUF_X1)
                                         net111050 (net)
                  0.07    0.00    2.13 ^ place111051/A (BUF_X1)
    14   31.94    0.07    0.10    2.24 ^ place111051/Z (BUF_X1)
                                         net111051 (net)
                  0.07    0.00    2.24 ^ place111052/A (BUF_X1)
    11   24.48    0.06    0.09    2.33 ^ place111052/Z (BUF_X1)
                                         net111052 (net)
                  0.06    0.00    2.33 ^ place111054/A (BUF_X1)
    15   34.85    0.08    0.11    2.44 ^ place111054/Z (BUF_X1)
                                         net111054 (net)
                  0.08    0.00    2.44 ^ place111055/A (BUF_X1)
    12   27.86    0.06    0.09    2.53 ^ place111055/Z (BUF_X1)
                                         net111055 (net)
                  0.06    0.00    2.53 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_11866_/S (MUX2_X1)
     1    1.52    0.01    0.06    2.60 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_11866_/Z (MUX2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_04117_ (net)
                  0.01    0.00    2.60 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_11867_/B (MUX2_X1)
     1    1.38    0.01    0.06    2.66 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_11867_/Z (MUX2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_04118_ (net)
                  0.01    0.00    2.66 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_11868_/B (MUX2_X1)
     1    5.18    0.01    0.07    2.72 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_11868_/Z (MUX2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_04119_ (net)
                  0.01    0.00    2.72 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_11872_/B1 (AOI221_X1)
     1    3.43    0.05    0.09    2.81 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_11872_/ZN (AOI221_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_04123_ (net)
                  0.05    0.00    2.81 ^ place107922/A (BUF_X2)
     2    8.20    0.01    0.04    2.84 ^ place107922/Z (BUF_X2)
                                         net107922 (net)
                  0.01    0.00    2.84 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13495_/B2 (OAI222_X2)
     1   11.51    0.03    0.05    2.89 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13495_/ZN (OAI222_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_05656_ (net)
                  0.03    0.00    2.90 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13496_/B2 (OAI21_X1)
     1    2.07    0.02    0.04    2.94 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13496_/ZN (OAI21_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_05657_ (net)
                  0.02    0.00    2.94 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13497_/A3 (AND3_X2)
     2    5.28    0.01    0.05    2.99 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13497_/ZN (AND3_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_05658_ (net)
                  0.01    0.00    2.99 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14438_/A2 (NAND2_X1)
     2    4.95    0.02    0.02    3.01 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14438_/ZN (NAND2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_06543_ (net)
                  0.02    0.00    3.01 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14441_/A3 (NOR3_X1)
     2    4.54    0.05    0.08    3.08 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14441_/ZN (NOR3_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_06545_ (net)
                  0.05    0.00    3.08 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14442_/A2 (NOR2_X1)
     1    2.61    0.01    0.02    3.10 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14442_/ZN (NOR2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_06546_ (net)
                  0.01    0.00    3.10 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14443_/B (XNOR2_X1)
     1    3.47    0.01    0.04    3.14 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14443_/ZN (XNOR2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_09927_[0] (net)
                  0.01    0.00    3.14 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_19217_/A (HA_X1)
     2    3.76    0.01    0.06    3.20 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_19217_/S (HA_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_09930_[0] (net)
                  0.01    0.00    3.20 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13414_/A (INV_X1)
     1    2.65    0.01    0.02    3.22 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13414_/ZN (INV_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_05575_ (net)
                  0.01    0.00    3.22 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13415_/B2 (OAI21_X1)
     1    2.28    0.01    0.02    3.23 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13415_/ZN (OAI21_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_05576_ (net)
                  0.01    0.00    3.23 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13416_/B1 (AOI21_X1)
     2    5.47    0.04    0.05    3.28 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13416_/ZN (AOI21_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_05577_ (net)
                  0.04    0.00    3.28 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13417_/B2 (OAI21_X1)
     2    3.87    0.02    0.03    3.31 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13417_/ZN (OAI21_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_05578_ (net)
                  0.02    0.00    3.31 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13418_/A3 (OR3_X2)
     1    4.91    0.01    0.08    3.39 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13418_/ZN (OR3_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_05579_ (net)
                  0.01    0.00    3.39 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13422_/A (OAI21_X2)
     3    6.41    0.02    0.03    3.42 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13422_/ZN (OAI21_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_05583_ (net)
                  0.02    0.00    3.42 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13689_/S (MUX2_X1)
     1    2.20    0.01    0.06    3.48 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13689_/Z (MUX2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_05850_ (net)
                  0.01    0.00    3.48 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13694_/A1 (NOR4_X1)
     1    1.93    0.04    0.05    3.53 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13694_/ZN (NOR4_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_05855_ (net)
                  0.04    0.00    3.53 ^ place99129/A (BUF_X1)
     2    4.08    0.01    0.04    3.57 ^ place99129/Z (BUF_X1)
                                         net99129 (net)
                  0.01    0.00    3.57 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13791_/A1 (NAND4_X1)
     1    4.01    0.02    0.03    3.60 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13791_/ZN (NAND4_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_05952_ (net)
                  0.02    0.00    3.60 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13795_/B (AOI211_X2)
     1    3.42    0.04    0.07    3.67 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13795_/ZN (AOI211_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_05956_ (net)
                  0.04    0.00    3.67 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13796_/S (MUX2_X1)
     2    3.37    0.01    0.07    3.74 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13796_/Z (MUX2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_05957_ (net)
                  0.01    0.00    3.74 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14513_/A2 (AND3_X2)
     2    3.65    0.01    0.03    3.77 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14513_/ZN (AND3_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_06597_ (net)
                  0.01    0.00    3.77 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14514_/A2 (NOR2_X1)
     2    3.14    0.02    0.03    3.80 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14514_/ZN (NOR2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_06598_ (net)
                  0.02    0.00    3.80 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14648_/B2 (OAI21_X1)
     2    5.04    0.02    0.03    3.83 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14648_/ZN (OAI21_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_06732_ (net)
                  0.02    0.00    3.83 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_19039_/A3 (NOR4_X2)
     1   11.10    0.08    0.12    3.95 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_19039_/ZN (NOR4_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_core_mux[1].gen_tcdm_shim.i_tcdm_shim.data_qvalid_i (net)
                  0.08    0.00    3.95 ^ place98605/A (BUF_X8)
     2   15.77    0.01    0.03    3.98 ^ place98605/Z (BUF_X8)
                                         net98605 (net)
                  0.01    0.00    3.99 ^ gen_tiles[0].i_tile.i_tile/_23507_/A (INV_X1)
     1    2.16    0.00    0.01    4.00 v gen_tiles[0].i_tile.i_tile/_23507_/ZN (INV_X1)
                                         gen_tiles[0].i_tile.i_tile/_05294_ (net)
                  0.00    0.00    4.00 v gen_tiles[0].i_tile.i_tile/_23508_/A1 (OR2_X2)
     2    5.23    0.01    0.04    4.04 v gen_tiles[0].i_tile.i_tile/_23508_/ZN (OR2_X2)
                                         gen_tiles[0].i_tile.i_tile/_05295_ (net)
                  0.01    0.00    4.04 v gen_tiles[0].i_tile.i_tile/_40146_/A2 (NOR3_X2)
     1   12.70    0.06    0.08    4.12 ^ gen_tiles[0].i_tile.i_tile/_40146_/ZN (NOR3_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_core_mux[1].gen_tcdm_shim.i_tcdm_shim.i_snitch_addr_demux.i_req_demux.oup_valid_o[1] (net)
                  0.06    0.00    4.12 ^ place98094/A (BUF_X8)
     5   43.06    0.01    0.03    4.16 ^ place98094/Z (BUF_X8)
                                         net98094 (net)
                  0.03    0.02    4.18 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12353_/A (INV_X1)
     3    5.38    0.01    0.02    4.20 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12353_/ZN (INV_X1)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_04865_ (net)
                  0.01    0.00    4.20 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12411_/A3 (NOR3_X1)
     2    3.44    0.04    0.06    4.26 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12411_/ZN (NOR3_X1)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_04913_ (net)
                  0.04    0.00    4.26 ^ place97883/A (BUF_X1)
     2    5.40    0.02    0.04    4.30 ^ place97883/Z (BUF_X1)
                                         net97883 (net)
                  0.02    0.00    4.30 ^ place97884/A (BUF_X2)
     2    4.96    0.01    0.03    4.32 ^ place97884/Z (BUF_X2)
                                         net97884 (net)
                  0.01    0.00    4.32 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12920_/C2 (AOI221_X1)
     1    2.19    0.02    0.02    4.34 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12920_/ZN (AOI221_X1)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_05331_ (net)
                  0.02    0.00    4.34 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12923_/A2 (OAI22_X1)
     2    4.59    0.04    0.05    4.39 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12923_/ZN (OAI22_X1)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_05334_ (net)
                  0.04    0.00    4.39 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12927_/A1 (AND2_X4)
     2    4.54    0.01    0.04    4.43 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12927_/ZN (AND2_X4)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_05338_ (net)
                  0.01    0.00    4.43 ^ place97024/A (BUF_X1)
    16   37.49    0.08    0.11    4.54 ^ place97024/Z (BUF_X1)
                                         net97024 (net)
                  0.08    0.00    4.54 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24337_/A2 (NAND3_X2)
     2    5.81    0.02    0.04    4.58 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24337_/ZN (NAND3_X2)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_04222_ (net)
                  0.02    0.00    4.58 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24341_/B1 (OAI221_X1)
     1    4.40    0.05    0.07    4.64 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24341_/ZN (OAI221_X1)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_04226_ (net)
                  0.05    0.00    4.64 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24342_/B2 (OAI21_X2)
     1    8.72    0.02    0.03    4.67 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24342_/ZN (OAI21_X2)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_04227_ (net)
                  0.02    0.00    4.68 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24361_/A2 (OAI22_X4)
     1   24.12    0.05    0.06    4.73 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24361_/ZN (OAI22_X4)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/gen_inps[2].i_stream_demux.inp_ready_o (net)
                  0.05    0.01    4.74 ^ gen_tiles[0].i_tile.i_tile/_40368_/C2 (AOI221_X1)
     1    2.15    0.02    0.02    4.77 v gen_tiles[0].i_tile.i_tile/_40368_/ZN (AOI221_X1)
                                         gen_tiles[0].i_tile.i_tile/_16407_ (net)
                  0.02    0.00    4.77 v gen_tiles[0].i_tile.i_tile/_40370_/A3 (OAI33_X1)
     1    6.67    0.09    0.10    4.87 ^ gen_tiles[0].i_tile.i_tile/_40370_/ZN (OAI33_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_core_mux[2].gen_tcdm_shim.i_tcdm_shim.data_qready_o (net)
                  0.09    0.00    4.87 ^ place96041/A (BUF_X2)
     1    5.75    0.01    0.04    4.90 ^ place96041/Z (BUF_X2)
                                         net96041 (net)
                  0.01    0.00    4.90 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_14252_/A1 (NAND2_X2)
     2    4.78    0.01    0.02    4.92 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_14252_/ZN (NAND2_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_06382_ (net)
                  0.01    0.00    4.92 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18502_/A1 (NAND2_X1)
     1    2.95    0.01    0.02    4.93 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18502_/ZN (NAND2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_02127_ (net)
                  0.01    0.00    4.93 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18503_/A2 (NAND2_X1)
     2    3.36    0.01    0.02    4.95 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18503_/ZN (NAND2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_02128_ (net)
                  0.01    0.00    4.95 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18766_/A2 (OR3_X1)
     1    2.48    0.01    0.08    5.03 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18766_/ZN (OR3_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_02307_ (net)
                  0.01    0.00    5.03 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18767_/A3 (NOR3_X1)
     1    4.97    0.05    0.08    5.11 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18767_/ZN (NOR3_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_02308_ (net)
                  0.05    0.00    5.11 ^ place95842/A (BUF_X4)
     3   22.47    0.01    0.04    5.15 ^ place95842/Z (BUF_X4)
                                         net95842 (net)
                  0.02    0.01    5.15 ^ place95845/A (BUF_X4)
     9   17.51    0.01    0.03    5.18 ^ place95845/Z (BUF_X4)
                                         net95845 (net)
                  0.01    0.00    5.18 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18849_/A3 (NAND3_X1)
     1    2.20    0.02    0.02    5.20 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18849_/ZN (NAND3_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_02371_ (net)
                  0.02    0.00    5.20 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18850_/B2 (AOI22_X1)
     1    1.66    0.02    0.05    5.25 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18850_/ZN (AOI22_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/sb_d[28] (net)
                  0.02    0.00    5.25 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/sb_q[28]$_DFF_PP0_/D (DFFR_X1)
                                  5.25   data arrival time

                  0.00    3.00    3.00   clock clk_i (rise edge)
                          0.07    3.07   clock network delay (ideal)
                         -0.06    3.01   clock uncertainty
                          0.00    3.01   clock reconvergence pessimism
                                  3.01 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/sb_q[28]$_DFF_PP0_/CK (DFFR_X1)
                         -0.04    2.97   library setup time
                                  2.97   data required time
-----------------------------------------------------------------------------
                                  2.97   data required time
                                 -5.25   data arrival time
-----------------------------------------------------------------------------
                                 -2.28   slack (VIOLATED)


Startpoint: gen_tiles[0].i_tile.i_tile/gen_tcdm_registers[2].i_tcdm_master_resp_register.i_fifo.i_fifo_v3.status_cnt_q[0]$_DFFE_PN0P_
            (rising edge-triggered flip-flop clocked by clk_i)
Endpoint: tcdm_master_north_resp_ready_o (output port clocked by vclk_i)
Path Group: vclk_i
Path Type: max

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                  0.00    0.00    0.00   clock clk_i (rise edge)
                          0.07    0.07   clock network delay (ideal)
                  0.00    0.00    0.07 ^ gen_tiles[0].i_tile.i_tile/gen_tcdm_registers[2].i_tcdm_master_resp_register.i_fifo.i_fifo_v3.status_cnt_q[0]$_DFFE_PN0P_/CK (DFFR_X1)
     2    4.46    0.01    0.09    0.16 v gen_tiles[0].i_tile.i_tile/gen_tcdm_registers[2].i_tcdm_master_resp_register.i_fifo.i_fifo_v3.status_cnt_q[0]$_DFFE_PN0P_/Q (DFFR_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_tcdm_registers[2].i_tcdm_master_resp_register.i_fifo.i_fifo_v3.status_cnt_q[0] (net)
                  0.01    0.00    0.16 v gen_tiles[0].i_tile.i_tile/_41801_/B (HA_X1)
     4    9.53    0.01    0.04    0.20 v gen_tiles[0].i_tile.i_tile/_41801_/CO (HA_X1)
                                         gen_tiles[0].i_tile.i_tile/_21406_[0] (net)
                  0.01    0.00    0.20 v gen_tiles[0].i_tile.i_tile/_22623_/A (INV_X1)
     5   35.17    0.08    0.09    0.29 ^ gen_tiles[0].i_tile.i_tile/_22623_/ZN (INV_X1)
                                         net861 (net)
                  0.08    0.01    0.30 ^ wire73522/A (BUF_X8)
     1   82.55    0.02    0.04    0.35 ^ wire73522/Z (BUF_X8)
                                         tcdm_master_north_resp_ready_o (net)
                  0.12    0.10    0.45 ^ tcdm_master_north_resp_ready_o (out)
                                  0.45   data arrival time

                  0.00    3.00    3.00   clock vclk_i (rise edge)
                          0.07    3.07   clock network delay (ideal)
                         -0.06    3.01   clock uncertainty
                          0.00    3.01   clock reconvergence pessimism
                         -2.55    0.46   output external delay
                                  0.46   data required time
-----------------------------------------------------------------------------
                                  0.46   data required time
                                 -0.45   data arrival time
-----------------------------------------------------------------------------
                                  0.01   slack (MET)



==========================================================================
global place report_power
--------------------------------------------------------------------------
Group                  Internal  Switching    Leakage      Total
                          Power      Power      Power      Power (Watts)
----------------------------------------------------------------
Sequential             3.65e-02   3.94e-03   1.24e-03   4.17e-02  39.8%
Combinational          2.68e-02   3.17e-02   4.54e-03   6.31e-02  60.2%
Clock                  3.70e-10   5.21e-09   1.72e-06   1.72e-06   0.0%
Macro                  0.00e+00   0.00e+00   0.00e+00   0.00e+00   0.0%
Pad                    0.00e+00   0.00e+00   0.00e+00   0.00e+00   0.0%
----------------------------------------------------------------
Total                  6.34e-02   3.56e-02   5.78e-03   1.05e-01 100.0%
                          60.5%      34.0%       5.5%
