# sampleKế hoạch của lớp thiết kế vi mạch trong 2 buổi tiếp theo như sau:
1. Lab 6: Logic Synthesis
Mình gửi bài Lab số 6 cho 2 buổi học tiếp theo (22/12/2018-29/12/2018). Nhiệm vụ của bài lab:
- Soạn 7 file constraints cho 7 bài tập ở Lab5 (Tương tự như bài tập ở lớp vào buổi học tuần trước).
- Thực hiện tổng hợp logic, nhận xét các thông số về area, power, timing cho từng thiết kế.
- Mô phỏng post-synthesis, nhận xét kết quả dạng sóng trước và sau khi thực hiện tổng hợp.
Tài liệu tham khảo: Hướng dẫn sử dụng tool DC cho tổng hợp và VCS

2. Báo cáo tiểu luận Analog + Digital
Báo cáo sẽ diễn ra vào 2 ngày 22/12/2018-29/12/2018, các nhóm chuẩn bị file báo cáo và máy tính để show kết quả, cũng như từng bước làm tùy theo yêu cầu.
- 22/12/2018: Báo cáo tiểu luận Analog
- 29/12/2018: Báo cáo tiểu luận Digital
