# Generated by Yosys 0.38+46 (git sha1 UNKNOWN, gcc 11.4.0-1ubuntu1~22.04 -fPIC -Os)

.model RCServo
.inputs clk RxD
.outputs RCServo_pulse
.names $false
.names $true
1
.names $undef
.names deserialer.RxD_data_ready RxD_data_reg[5] deserialer.RxD_data[5] $abc$2311$auto$rtlil.cc:2693:MuxGate$1953
010 1
011 1
101 1
111 1
.names deserialer.RxD_data_ready deserialer.RxD_data[4] RxD_data_reg[4] $abc$2311$auto$rtlil.cc:2693:MuxGate$1955
001 1
011 1
110 1
111 1
.names deserialer.RxD_data_ready deserialer.RxD_data[3] RxD_data_reg[3] $abc$2311$auto$rtlil.cc:2693:MuxGate$1957
001 1
011 1
110 1
111 1
.names deserialer.RxD_data_ready deserialer.RxD_data[2] RxD_data_reg[2] $abc$2311$auto$rtlil.cc:2693:MuxGate$1959
001 1
011 1
110 1
111 1
.names deserialer.RxD_data_ready deserialer.RxD_data[1] RxD_data_reg[1] $abc$2311$auto$rtlil.cc:2693:MuxGate$1961
001 1
011 1
110 1
111 1
.names deserialer.RxD_data_ready deserialer.RxD_data[0] RxD_data_reg[0] $abc$2311$auto$rtlil.cc:2693:MuxGate$1963
001 1
011 1
110 1
111 1
.names deserialer.OversamplingTick deserialer.Filter_cnt[0] deserialer.Filter_cnt[1] deserialer.RxD_sync[1] $abc$2311$auto$rtlil.cc:2693:MuxGate$1965
0100 1
0101 1
0110 1
0111 1
1001 1
1010 1
1011 1
1111 1
.names $abc$2311$new_n152 deserialer.RxD_data[7] deserialer.RxD_data[6] $abc$2311$auto$rtlil.cc:2693:MuxGate$1967
001 1
011 1
110 1
111 1
.names deserialer.RxD_state[3] $abc$2311$new_n153 $abc$2311$new_n152
11 1
.names deserialer.OversamplingCnt[1] deserialer.OversamplingCnt[0] deserialer.OversamplingTick deserialer.OversamplingCnt[2] $abc$2311$new_n153
1110 1
.names $abc$2311$new_n152 deserialer.RxD_data[6] deserialer.RxD_data[5] $abc$2311$auto$rtlil.cc:2693:MuxGate$1969
001 1
011 1
110 1
111 1
.names $abc$2311$new_n152 deserialer.RxD_data[5] deserialer.RxD_data[4] $abc$2311$auto$rtlil.cc:2693:MuxGate$1971
001 1
011 1
110 1
111 1
.names $abc$2311$new_n152 deserialer.RxD_data[4] deserialer.RxD_data[3] $abc$2311$auto$rtlil.cc:2693:MuxGate$1973
001 1
011 1
110 1
111 1
.names $abc$2311$new_n152 deserialer.RxD_data[3] deserialer.RxD_data[2] $abc$2311$auto$rtlil.cc:2693:MuxGate$1975
001 1
011 1
110 1
111 1
.names $abc$2311$new_n152 deserialer.RxD_data[2] deserialer.RxD_data[1] $abc$2311$auto$rtlil.cc:2693:MuxGate$1977
001 1
011 1
110 1
111 1
.names $abc$2311$new_n152 deserialer.RxD_data[1] deserialer.RxD_data[0] $abc$2311$auto$rtlil.cc:2693:MuxGate$1979
001 1
011 1
110 1
111 1
.names deserialer.OversamplingCnt[1] deserialer.OversamplingCnt[0] deserialer.OversamplingTick $abc$2311$new_n161 $abc$2311$auto$rtlil.cc:2693:MuxGate$1983
0110 1
1000 1
1001 1
1010 1
1100 1
1101 1
.names deserialer.RxD_state[3] deserialer.RxD_state[2] deserialer.RxD_state[0] deserialer.RxD_state[1] $abc$2311$new_n161
0000 1
.names deserialer.OversamplingTick deserialer.OversamplingCnt[0] $abc$2311$new_n161 $abc$2311$auto$rtlil.cc:2693:MuxGate$1987
010 1
011 1
100 1
.names deserialer.RxD_state[1] deserialer.RxD_state[3] deserialer.RxD_state[0] $abc$2311$new_n164 deserialer.RxD_state[2] $abc$2311$auto$rtlil.cc:2693:MuxGate$1989
01110 1
01111 1
10000 1
10001 1
10100 1
10101 1
11000 1
11001 1
11010 1
11011 1
11100 1
11101 1
11111 1
.names $abc$2311$new_n165 $abc$2311$new_n161 deserialer.RxD_bit $abc$2311$new_n164
000 1
001 1
010 1
.names $abc$2311$new_n153 deserialer.RxD_state[0] deserialer.RxD_state[1] deserialer.RxD_state[2] deserialer.RxD_state[3] $abc$2311$new_n165
00001 1
00011 1
00100 1
00101 1
00111 1
01000 1
01001 1
01011 1
01101 1
01111 1
.names $abc$2311$new_n164 deserialer.RxD_state[0] $abc$2311$new_n161 deserialer.RxD_state[3] $abc$2311$auto$rtlil.cc:2693:MuxGate$1991
0100 1
0101 1
0110 1
0111 1
1001 1
1010 1
1011 1
1110 1
1111 1
.names PulseCount[10] PulseCount[9] $abc$2311$new_n168 $abc$2311$auto$rtlil.cc:2693:MuxGate$1993
011 1
100 1
101 1
110 1
.names PulseCount[8] $abc$2311$new_n169 $abc$2311$new_n168
11 1
.names PulseCount[4] PulseCount[5] PulseCount[6] PulseCount[7] $abc$2311$new_n170 $abc$2311$new_n169
11111 1
.names PulseCount[0] PulseCount[1] PulseCount[2] PulseCount[3] ClkTick $abc$2311$new_n170
11111 1
.names PulseCount[9] $abc$2311$new_n168 $abc$2311$auto$rtlil.cc:2693:MuxGate$1995
01 1
10 1
.names PulseCount[8] $abc$2311$new_n169 $abc$2311$auto$rtlil.cc:2693:MuxGate$1997
01 1
10 1
.names PulseCount[7] PulseCount[4] PulseCount[5] PulseCount[6] $abc$2311$new_n170 $abc$2311$auto$rtlil.cc:2693:MuxGate$1999
01111 1
10000 1
10001 1
10010 1
10011 1
10100 1
10101 1
10110 1
10111 1
11000 1
11001 1
11010 1
11011 1
11100 1
11101 1
11110 1
.names PulseCount[6] PulseCount[4] PulseCount[5] $abc$2311$new_n170 $abc$2311$auto$rtlil.cc:2693:MuxGate$2001
0111 1
1000 1
1001 1
1010 1
1011 1
1100 1
1101 1
1110 1
.names PulseCount[5] PulseCount[4] $abc$2311$new_n170 $abc$2311$auto$rtlil.cc:2693:MuxGate$2003
011 1
100 1
101 1
110 1
.names PulseCount[4] $abc$2311$new_n170 $abc$2311$auto$rtlil.cc:2693:MuxGate$2005
01 1
10 1
.names PulseCount[3] PulseCount[0] PulseCount[1] PulseCount[2] ClkTick $abc$2311$auto$rtlil.cc:2693:MuxGate$2007
01111 1
10000 1
10001 1
10010 1
10011 1
10100 1
10101 1
10110 1
10111 1
11000 1
11001 1
11010 1
11011 1
11100 1
11101 1
11110 1
.names PulseCount[2] PulseCount[0] PulseCount[1] ClkTick $abc$2311$auto$rtlil.cc:2693:MuxGate$2009
0111 1
1000 1
1001 1
1010 1
1011 1
1100 1
1101 1
1110 1
.names PulseCount[1] PulseCount[0] ClkTick $abc$2311$auto$rtlil.cc:2693:MuxGate$2011
011 1
100 1
101 1
110 1
.names PulseCount[0] ClkTick $abc$2311$auto$rtlil.cc:2693:MuxGate$2013
01 1
10 1
.names $abc$2311$new_n182 RxD_data_reg[6] RCServo_position[6] $abc$2311$auto$rtlil.cc:2693:MuxGate$2015
001 1
011 1
110 1
111 1
.names $abc$2311$new_n183 PulseCount[2] PulseCount[3] PulseCount[4] PulseCount[5] $abc$2311$new_n182
10000 1
.names $abc$2311$new_n184 PulseCount[0] PulseCount[1] PulseCount[6] PulseCount[7] $abc$2311$new_n183
10000 1
.names PulseCount[11] PulseCount[8] PulseCount[9] PulseCount[10] $abc$2311$new_n184
0000 1
.names $abc$2311$new_n182 RxD_data_reg[5] RCServo_position[5] $abc$2311$auto$rtlil.cc:2693:MuxGate$2017
001 1
011 1
110 1
111 1
.names $abc$2311$new_n182 RxD_data_reg[4] RCServo_position[4] $abc$2311$auto$rtlil.cc:2693:MuxGate$2019
001 1
011 1
110 1
111 1
.names $abc$2311$new_n182 RxD_data_reg[3] RCServo_position[3] $abc$2311$auto$rtlil.cc:2693:MuxGate$2021
001 1
011 1
110 1
111 1
.names $abc$2311$new_n182 RxD_data_reg[2] RCServo_position[2] $abc$2311$auto$rtlil.cc:2693:MuxGate$2023
001 1
011 1
110 1
111 1
.names $abc$2311$new_n182 RxD_data_reg[1] RCServo_position[1] $abc$2311$auto$rtlil.cc:2693:MuxGate$2025
001 1
011 1
110 1
111 1
.names $abc$2311$new_n182 RxD_data_reg[0] RCServo_position[0] $abc$2311$auto$rtlil.cc:2693:MuxGate$2027
001 1
011 1
110 1
111 1
.names deserialer.OversamplingTick RxD deserialer.RxD_sync[0] $abc$2311$auto$rtlil.cc:2693:MuxGate$2029
001 1
011 1
110 1
111 1
.names deserialer.RxD_data_ready deserialer.RxD_data[7] RxD_data_reg[7] $abc$2311$auto$rtlil.cc:2693:MuxGate$2031
001 1
011 1
110 1
111 1
.names PulseCount[11] PulseCount[9] PulseCount[10] $abc$2311$new_n168 $abc$2311$auto$rtlil.cc:2693:MuxGate$2033
0111 1
1000 1
1001 1
1010 1
1011 1
1100 1
1101 1
1110 1
.names $abc$2311$new_n182 RxD_data_reg[7] RCServo_position[7] $abc$2311$auto$rtlil.cc:2693:MuxGate$2035
001 1
011 1
110 1
111 1
.names deserialer.OversamplingTick deserialer.RxD_sync[0] deserialer.RxD_sync[1] $abc$2311$auto$rtlil.cc:2693:MuxGate$2037
001 1
011 1
110 1
111 1
.names deserialer.RxD_bit deserialer.Filter_cnt[1] deserialer.OversamplingTick deserialer.Filter_cnt[0] $abc$2311$auto$rtlil.cc:2693:MuxGate$2041
0111 1
1000 1
1001 1
1011 1
1100 1
1101 1
1110 1
1111 1
.names deserialer.Filter_cnt[1] deserialer.RxD_sync[1] deserialer.OversamplingTick deserialer.Filter_cnt[0] $abc$2311$auto$rtlil.cc:2693:MuxGate$2043
0111 1
1000 1
1001 1
1011 1
1100 1
1101 1
1110 1
1111 1
.names deserialer.OversamplingCnt[2] $abc$2311$new_n161 deserialer.OversamplingCnt[0] deserialer.OversamplingCnt[1] deserialer.OversamplingTick $abc$2311$auto$rtlil.cc:2693:MuxGate$2047
00111 1
10000 1
10001 1
10010 1
10011 1
10100 1
10101 1
10110 1
11000 1
11010 1
11100 1
11110 1
.names $abc$2311$new_n152 deserialer.RxD_bit deserialer.RxD_data[7] $abc$2311$auto$rtlil.cc:2693:MuxGate$2049
001 1
011 1
110 1
111 1
.names deserialer.RxD_state[2] deserialer.RxD_state[3] deserialer.RxD_state[0] deserialer.RxD_state[1] $abc$2311$new_n164 $abc$2311$auto$rtlil.cc:2693:MuxGate$2053
01111 1
10000 1
10010 1
10100 1
10110 1
11000 1
11001 1
11010 1
11011 1
11100 1
11101 1
11110 1
.names deserialer.RxD_state[3] deserialer.RxD_state[0] $abc$2311$new_n164 deserialer.RxD_state[2] deserialer.RxD_state[1] $abc$2311$auto$rtlil.cc:2693:MuxGate$2055
01100 1
10000 1
10001 1
10010 1
10011 1
10100 1
10101 1
10110 1
10111 1
11000 1
11001 1
11010 1
11011 1
11100 1
11101 1
11110 1
.names deserialer.RxD_data_ready deserialer.RxD_data[6] RxD_data_reg[6] $abc$2311$auto$rtlil.cc:2693:MuxGate$2057
001 1
011 1
110 1
111 1
.names ClkCount[5] $abc$2311$new_n204 ClkCount[4] ClkCount[3] $0\ClkTick[0:0]
1100 1
.names ClkCount[6] ClkCount[2] ClkCount[1] ClkCount[0] $abc$2311$new_n204
1000 1
.names $abc$2311$new_n206 $abc$2311$new_n153 $abc$2311$flatten\deserialer.$0\RxD_data_ready[0:0]
11 1
.names deserialer.RxD_bit deserialer.RxD_state[1] deserialer.RxD_state[3] deserialer.RxD_state[2] deserialer.RxD_state[0] $abc$2311$new_n206
11000 1
.names PulseCount[2] RCServo_position[2] RCServo_position[3] PulseCount[3] $abc$2311$new_n210 $abc$2311$new_n209
00001 1
00010 1
00011 1
00111 1
01010 1
01011 1
10000 1
10001 1
10010 1
10011 1
10110 1
10111 1
11001 1
11010 1
11011 1
11111 1
.names PulseCount[0] RCServo_position[0] RCServo_position[1] PulseCount[1] $abc$2311$new_n210
0001 1
0101 1
1000 1
1001 1
1011 1
1101 1
.names $abc$2311$new_n212 RCServo_position[4] PulseCount[4] RCServo_position[5] PulseCount[5] $abc$2311$new_n211
10000 1
10011 1
11100 1
11111 1
.names PulseCount[6] RCServo_position[6] RCServo_position[7] PulseCount[7] $abc$2311$new_n212
0000 1
0011 1
1100 1
1111 1
.names $abc$2311$new_n214 $abc$2311$new_n212 $abc$2311$new_n215 PulseCount[5] RCServo_position[5] $abc$2311$new_n213
00000 1
00001 1
00010 1
00011 1
00100 1
00101 1
00110 1
00111 1
01010 1
01100 1
01101 1
01110 1
01111 1
.names RCServo_position[6] RCServo_position[7] PulseCount[6] PulseCount[7] $abc$2311$new_n214
0100 1
0110 1
1000 1
1100 1
1101 1
1110 1
.names RCServo_position[5] PulseCount[5] RCServo_position[4] PulseCount[4] $abc$2311$new_n215
0000 1
0001 1
0011 1
0100 1
0101 1
0111 1
1100 1
1101 1
1111 1
.names RCServo_position[2] PulseCount[2] RCServo_position[3] PulseCount[3] $abc$2311$new_n217
0000 1
0011 1
1100 1
1111 1
.names RCServo_position[0] PulseCount[0] RCServo_position[1] PulseCount[1] $abc$2311$new_n218
0000 1
0011 1
1100 1
1111 1
.names ClkCount[1] ClkCount[0] $auto$alumacc.cc:485:replace_alu$613.Y[1]
01 1
10 1
.names ClkCount[2] ClkCount[1] ClkCount[0] $auto$alumacc.cc:485:replace_alu$613.Y[2]
011 1
100 1
101 1
110 1
.names ClkCount[3] ClkCount[2] ClkCount[1] ClkCount[0] $auto$alumacc.cc:485:replace_alu$613.Y[3]
0111 1
1000 1
1001 1
1010 1
1011 1
1100 1
1101 1
1110 1
.names ClkCount[4] ClkCount[3] ClkCount[2] ClkCount[1] ClkCount[0] $auto$alumacc.cc:485:replace_alu$613.Y[4]
01111 1
10000 1
10001 1
10010 1
10011 1
10100 1
10101 1
10110 1
10111 1
11000 1
11001 1
11010 1
11011 1
11100 1
11101 1
11110 1
.names ClkCount[5] $abc$2311$new_n224 $auto$alumacc.cc:485:replace_alu$613.Y[5]
01 1
10 1
.names ClkCount[4] ClkCount[3] ClkCount[2] ClkCount[1] ClkCount[0] $abc$2311$new_n224
11111 1
.names ClkCount[6] ClkCount[5] $abc$2311$new_n224 $auto$alumacc.cc:485:replace_alu$613.Y[6]
011 1
100 1
101 1
110 1
.names deserialer.tickgen.Acc[5] deserialer.tickgen.Acc[4] $auto$alumacc.cc:485:replace_alu$628.Y[1]
00 1
11 1
.names deserialer.tickgen.Acc[6] deserialer.tickgen.Acc[5] deserialer.tickgen.Acc[4] $auto$alumacc.cc:485:replace_alu$628.Y[2]
000 1
101 1
110 1
111 1
.names deserialer.tickgen.Acc[7] deserialer.tickgen.Acc[5] deserialer.tickgen.Acc[4] deserialer.tickgen.Acc[6] $auto$alumacc.cc:485:replace_alu$628.Y[3]
0001 1
0010 1
0011 1
0100 1
0101 1
0110 1
0111 1
1000 1
.names deserialer.tickgen.Acc[8] deserialer.tickgen.Acc[7] deserialer.tickgen.Acc[5] deserialer.tickgen.Acc[4] deserialer.tickgen.Acc[6] $auto$alumacc.cc:485:replace_alu$628.Y[4]
00000 1
00001 1
00010 1
00011 1
00100 1
00101 1
00110 1
00111 1
01000 1
11001 1
11010 1
11011 1
11100 1
11101 1
11110 1
11111 1
.names deserialer.tickgen.Acc[9] $abc$2311$new_n231 $auto$alumacc.cc:485:replace_alu$628.Y[5]
00 1
11 1
.names deserialer.tickgen.Acc[8] deserialer.tickgen.Acc[7] deserialer.tickgen.Acc[5] deserialer.tickgen.Acc[4] deserialer.tickgen.Acc[6] $abc$2311$new_n231
00000 1
00001 1
00010 1
00011 1
00100 1
00101 1
00110 1
00111 1
01000 1
.names deserialer.tickgen.Acc[10] deserialer.tickgen.Acc[9] $abc$2311$new_n231 $auto$alumacc.cc:485:replace_alu$628.Y[6]
010 1
100 1
101 1
111 1
.names deserialer.tickgen.Acc[11] deserialer.tickgen.Acc[10] deserialer.tickgen.Acc[9] $abc$2311$new_n231 $auto$alumacc.cc:485:replace_alu$628.Y[7]
0000 1
0001 1
0010 1
0011 1
0100 1
0101 1
0111 1
1110 1
.names deserialer.tickgen.Acc[12] deserialer.tickgen.Acc[11] deserialer.tickgen.Acc[10] deserialer.tickgen.Acc[9] $abc$2311$new_n231 $auto$alumacc.cc:485:replace_alu$628.Y[8]
00110 1
01000 1
01001 1
01010 1
01011 1
01100 1
01101 1
01110 1
01111 1
10000 1
10001 1
10010 1
10011 1
10100 1
10101 1
10111 1
.names deserialer.tickgen.Acc[13] $abc$2311$new_n236 $auto$alumacc.cc:485:replace_alu$628.Y[9]
01 1
10 1
.names deserialer.tickgen.Acc[12] deserialer.tickgen.Acc[11] deserialer.tickgen.Acc[10] deserialer.tickgen.Acc[9] $abc$2311$new_n231 $abc$2311$new_n236
10110 1
11000 1
11001 1
11010 1
11011 1
11100 1
11101 1
11110 1
11111 1
.names deserialer.tickgen.Acc[14] deserialer.tickgen.Acc[13] $abc$2311$new_n236 $auto$alumacc.cc:485:replace_alu$628.Y[10]
011 1
100 1
101 1
110 1
.names deserialer.tickgen.Acc[15] deserialer.tickgen.Acc[14] deserialer.tickgen.Acc[13] $abc$2311$new_n236 $auto$alumacc.cc:485:replace_alu$628.Y[11]
0111 1
1000 1
1001 1
1010 1
1011 1
1100 1
1101 1
1110 1
.names deserialer.tickgen.Acc[15] deserialer.tickgen.Acc[14] deserialer.tickgen.Acc[13] $abc$2311$new_n236 $auto$alumacc.cc:485:replace_alu$628.CO[11]
1111 1
.names deserialer.tickgen.Acc[4] $auto$alumacc.cc:485:replace_alu$628.X[0]
0 1
.names ClkCount[0] $auto$alumacc.cc:485:replace_alu$613.X[0]
0 1
.names $abc$2311$new_n211 $abc$2311$new_n213 $abc$2311$new_n209 $abc$2311$new_n218 $abc$2311$new_n217 $abc$2311$new_n242
01000 1
01001 1
01010 1
01011 1
01100 1
01101 1
01110 1
01111 1
10011 1
10111 1
11011 1
11100 1
11101 1
11110 1
11111 1
.names PulseCount[9] PulseCount[11] PulseCount[10] PulseCount[8] $abc$2311$new_n242 $0\RCServo_pulse[0:0]
00000 1
00001 1
00010 1
.subckt dff C=clk D=$auto$alumacc.cc:485:replace_alu$628.X[0] Q=deserialer.tickgen.Acc[4]
.subckt dff C=clk D=$auto$alumacc.cc:485:replace_alu$628.Y[1] Q=deserialer.tickgen.Acc[5]
.subckt dff C=clk D=$auto$alumacc.cc:485:replace_alu$628.Y[2] Q=deserialer.tickgen.Acc[6]
.subckt dff C=clk D=$auto$alumacc.cc:485:replace_alu$628.Y[3] Q=deserialer.tickgen.Acc[7]
.subckt dff C=clk D=$auto$alumacc.cc:485:replace_alu$628.Y[4] Q=deserialer.tickgen.Acc[8]
.subckt dff C=clk D=$auto$alumacc.cc:485:replace_alu$628.Y[5] Q=deserialer.tickgen.Acc[9]
.subckt dff C=clk D=$auto$alumacc.cc:485:replace_alu$628.Y[6] Q=deserialer.tickgen.Acc[10]
.subckt dff C=clk D=$auto$alumacc.cc:485:replace_alu$628.Y[7] Q=deserialer.tickgen.Acc[11]
.subckt dff C=clk D=$auto$alumacc.cc:485:replace_alu$628.Y[8] Q=deserialer.tickgen.Acc[12]
.subckt dff C=clk D=$auto$alumacc.cc:485:replace_alu$628.Y[9] Q=deserialer.tickgen.Acc[13]
.subckt dff C=clk D=$auto$alumacc.cc:485:replace_alu$628.Y[10] Q=deserialer.tickgen.Acc[14]
.subckt dff C=clk D=$auto$alumacc.cc:485:replace_alu$628.Y[11] Q=deserialer.tickgen.Acc[15]
.subckt dff C=clk D=$auto$alumacc.cc:485:replace_alu$628.CO[11] Q=deserialer.OversamplingTick
.subckt dff C=clk D=$abc$2311$auto$rtlil.cc:2693:MuxGate$1987 Q=deserialer.OversamplingCnt[0]
.subckt dff C=clk D=$abc$2311$auto$rtlil.cc:2693:MuxGate$1983 Q=deserialer.OversamplingCnt[1]
.subckt dff C=clk D=$abc$2311$auto$rtlil.cc:2693:MuxGate$2047 Q=deserialer.OversamplingCnt[2]
.subckt dff C=clk D=$abc$2311$auto$rtlil.cc:2693:MuxGate$1979 Q=deserialer.RxD_data[0]
.subckt dff C=clk D=$abc$2311$auto$rtlil.cc:2693:MuxGate$1977 Q=deserialer.RxD_data[1]
.subckt dff C=clk D=$abc$2311$auto$rtlil.cc:2693:MuxGate$1975 Q=deserialer.RxD_data[2]
.subckt dff C=clk D=$abc$2311$auto$rtlil.cc:2693:MuxGate$1973 Q=deserialer.RxD_data[3]
.subckt dff C=clk D=$abc$2311$auto$rtlil.cc:2693:MuxGate$1971 Q=deserialer.RxD_data[4]
.subckt dff C=clk D=$abc$2311$auto$rtlil.cc:2693:MuxGate$1969 Q=deserialer.RxD_data[5]
.subckt dff C=clk D=$abc$2311$auto$rtlil.cc:2693:MuxGate$1967 Q=deserialer.RxD_data[6]
.subckt dff C=clk D=$abc$2311$auto$rtlil.cc:2693:MuxGate$2049 Q=deserialer.RxD_data[7]
.subckt dff C=clk D=$abc$2311$flatten\deserialer.$0\RxD_data_ready[0:0] Q=deserialer.RxD_data_ready
.subckt sdffr C=clk D=$auto$alumacc.cc:485:replace_alu$613.X[0] Q=ClkCount[0] R=ClkTick
.subckt sdffr C=clk D=$auto$alumacc.cc:485:replace_alu$613.Y[1] Q=ClkCount[1] R=ClkTick
.subckt sdffr C=clk D=$auto$alumacc.cc:485:replace_alu$613.Y[2] Q=ClkCount[2] R=ClkTick
.subckt sdffr C=clk D=$auto$alumacc.cc:485:replace_alu$613.Y[3] Q=ClkCount[3] R=ClkTick
.subckt sdffr C=clk D=$auto$alumacc.cc:485:replace_alu$613.Y[4] Q=ClkCount[4] R=ClkTick
.subckt sdffr C=clk D=$auto$alumacc.cc:485:replace_alu$613.Y[5] Q=ClkCount[5] R=ClkTick
.subckt sdffr C=clk D=$auto$alumacc.cc:485:replace_alu$613.Y[6] Q=ClkCount[6] R=ClkTick
.subckt dff C=clk D=$abc$2311$auto$rtlil.cc:2693:MuxGate$2041 Q=deserialer.RxD_bit
.subckt dff C=clk D=$abc$2311$auto$rtlil.cc:2693:MuxGate$1965 Q=deserialer.Filter_cnt[0]
.subckt dff C=clk D=$abc$2311$auto$rtlil.cc:2693:MuxGate$2043 Q=deserialer.Filter_cnt[1]
.subckt dff C=clk D=$abc$2311$auto$rtlil.cc:2693:MuxGate$1963 Q=RxD_data_reg[0]
.subckt dff C=clk D=$abc$2311$auto$rtlil.cc:2693:MuxGate$1961 Q=RxD_data_reg[1]
.subckt dff C=clk D=$abc$2311$auto$rtlil.cc:2693:MuxGate$1959 Q=RxD_data_reg[2]
.subckt dff C=clk D=$abc$2311$auto$rtlil.cc:2693:MuxGate$1957 Q=RxD_data_reg[3]
.subckt dff C=clk D=$abc$2311$auto$rtlil.cc:2693:MuxGate$1955 Q=RxD_data_reg[4]
.subckt dff C=clk D=$abc$2311$auto$rtlil.cc:2693:MuxGate$1953 Q=RxD_data_reg[5]
.subckt dff C=clk D=$abc$2311$auto$rtlil.cc:2693:MuxGate$2057 Q=RxD_data_reg[6]
.subckt dff C=clk D=$abc$2311$auto$rtlil.cc:2693:MuxGate$2031 Q=RxD_data_reg[7]
.subckt dff C=clk D=$0\RCServo_pulse[0:0] Q=RCServo_pulse
.subckt dff C=clk D=$abc$2311$auto$rtlil.cc:2693:MuxGate$2029 Q=deserialer.RxD_sync[0]
.subckt dff C=clk D=$abc$2311$auto$rtlil.cc:2693:MuxGate$2037 Q=deserialer.RxD_sync[1]
.subckt dff C=clk D=$abc$2311$auto$rtlil.cc:2693:MuxGate$2027 Q=RCServo_position[0]
.subckt dff C=clk D=$abc$2311$auto$rtlil.cc:2693:MuxGate$2025 Q=RCServo_position[1]
.subckt dff C=clk D=$abc$2311$auto$rtlil.cc:2693:MuxGate$2023 Q=RCServo_position[2]
.subckt dff C=clk D=$abc$2311$auto$rtlil.cc:2693:MuxGate$2021 Q=RCServo_position[3]
.subckt dff C=clk D=$abc$2311$auto$rtlil.cc:2693:MuxGate$2019 Q=RCServo_position[4]
.subckt dff C=clk D=$abc$2311$auto$rtlil.cc:2693:MuxGate$2017 Q=RCServo_position[5]
.subckt dff C=clk D=$abc$2311$auto$rtlil.cc:2693:MuxGate$2015 Q=RCServo_position[6]
.subckt dff C=clk D=$abc$2311$auto$rtlil.cc:2693:MuxGate$2035 Q=RCServo_position[7]
.subckt dff C=clk D=$0\ClkTick[0:0] Q=ClkTick
.subckt dff C=clk D=$abc$2311$auto$rtlil.cc:2693:MuxGate$2013 Q=PulseCount[0]
.subckt dff C=clk D=$abc$2311$auto$rtlil.cc:2693:MuxGate$2011 Q=PulseCount[1]
.subckt dff C=clk D=$abc$2311$auto$rtlil.cc:2693:MuxGate$2009 Q=PulseCount[2]
.subckt dff C=clk D=$abc$2311$auto$rtlil.cc:2693:MuxGate$2007 Q=PulseCount[3]
.subckt dff C=clk D=$abc$2311$auto$rtlil.cc:2693:MuxGate$2005 Q=PulseCount[4]
.subckt dff C=clk D=$abc$2311$auto$rtlil.cc:2693:MuxGate$2003 Q=PulseCount[5]
.subckt dff C=clk D=$abc$2311$auto$rtlil.cc:2693:MuxGate$2001 Q=PulseCount[6]
.subckt dff C=clk D=$abc$2311$auto$rtlil.cc:2693:MuxGate$1999 Q=PulseCount[7]
.subckt dff C=clk D=$abc$2311$auto$rtlil.cc:2693:MuxGate$1997 Q=PulseCount[8]
.subckt dff C=clk D=$abc$2311$auto$rtlil.cc:2693:MuxGate$1995 Q=PulseCount[9]
.subckt dff C=clk D=$abc$2311$auto$rtlil.cc:2693:MuxGate$1993 Q=PulseCount[10]
.subckt dff C=clk D=$abc$2311$auto$rtlil.cc:2693:MuxGate$2033 Q=PulseCount[11]
.subckt dff C=clk D=$abc$2311$auto$rtlil.cc:2693:MuxGate$1991 Q=deserialer.RxD_state[0]
.subckt dff C=clk D=$abc$2311$auto$rtlil.cc:2693:MuxGate$1989 Q=deserialer.RxD_state[1]
.subckt dff C=clk D=$abc$2311$auto$rtlil.cc:2693:MuxGate$2055 Q=deserialer.RxD_state[3]
.subckt dff C=clk D=$abc$2311$auto$rtlil.cc:2693:MuxGate$2053 Q=deserialer.RxD_state[2]
.names $auto$alumacc.cc:485:replace_alu$628.X[0] $auto$alumacc.cc:485:replace_alu$628.Y[0]
1 1
.names $auto$alumacc.cc:485:replace_alu$628.CO[11] $auto$alumacc.cc:485:replace_alu$628.Y[12]
1 1
.names deserialer.tickgen.Acc[7] $auto$alumacc.cc:485:replace_alu$628.X[3]
1 1
.names deserialer.tickgen.Acc[9] $auto$alumacc.cc:485:replace_alu$628.X[5]
1 1
.names deserialer.tickgen.Acc[10] $auto$alumacc.cc:485:replace_alu$628.X[6]
1 1
.names deserialer.tickgen.Acc[12] $auto$alumacc.cc:485:replace_alu$628.X[8]
1 1
.names deserialer.tickgen.Acc[13] $auto$alumacc.cc:485:replace_alu$628.X[9]
1 1
.names deserialer.tickgen.Acc[14] $auto$alumacc.cc:485:replace_alu$628.X[10]
1 1
.names deserialer.tickgen.Acc[15] $auto$alumacc.cc:485:replace_alu$628.X[11]
1 1
.names $false $auto$alumacc.cc:485:replace_alu$628.X[12]
1 1
.names deserialer.tickgen.Acc[4] $auto$alumacc.cc:485:replace_alu$628.CO[0]
1 1
.names $false $auto$alumacc.cc:485:replace_alu$628.CO[12]
1 1
.names $auto$alumacc.cc:485:replace_alu$613.X[0] $auto$alumacc.cc:485:replace_alu$613.Y[0]
1 1
.names ClkCount[1] $auto$alumacc.cc:485:replace_alu$613.X[1]
1 1
.names ClkCount[2] $auto$alumacc.cc:485:replace_alu$613.X[2]
1 1
.names ClkCount[3] $auto$alumacc.cc:485:replace_alu$613.X[3]
1 1
.names ClkCount[4] $auto$alumacc.cc:485:replace_alu$613.X[4]
1 1
.names ClkCount[5] $auto$alumacc.cc:485:replace_alu$613.X[5]
1 1
.names ClkCount[6] $auto$alumacc.cc:485:replace_alu$613.X[6]
1 1
.names deserialer.OversamplingTick deserialer.tickgen.Acc[16]
1 1
.end
