Fitter Plan Stage Report for quartus_compile
Tue Jan  2 21:42:43 2024
Quartus Prime Version 23.4.0 Build 79 11/22/2023 SC Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Device Options
  3. Operating Settings and Conditions
  4. Pin-Out File
  5. I/O Bank Usage
  6. Detailed I/O Block Info
  7. All Package Pins
  8. Control Signals
  9. Global & Other Fast Signals Summary
 10. Global & Other Fast Signals Details
 11. Floating Point DSP Block Details
 12. Plan Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the Intel FPGA Software License Subscription Agreements 
on the Quartus Prime software download page.



+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Configuration clock source                                       ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[7..1]                                                       ; Unreserved                  ;
; Data[0]                                                          ; As input tri-stated         ;
; Data[31..16]                                                     ; Unreserved                  ;
; Data[15..8]                                                      ; Unreserved                  ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 0.90 V ;
; Low Junction Temperature  ; -40 °C ;
; High Junction Temperature ; 100 °C ;
+---------------------------+--------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /mnt/vault0/slowe8/IntelHLSDataset/polybench/atax/src/atax_1.prj/quartus/quartus_compile.pin.


+----------------------------------------------------------+
; I/O Bank Usage                                           ;
+----------+----------------+---------------+--------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ;
+----------+----------------+---------------+--------------+
; 1F       ; 0 / 0 ( -- )   ; --            ; --           ;
; 1E       ; 0 / 0 ( -- )   ; --            ; --           ;
; 1D       ; 0 / 28 ( 0 % ) ; --            ; --           ;
; 1C       ; 0 / 28 ( 0 % ) ; --            ; --           ;
; 2L       ; 0 / 48 ( 0 % ) ; 1.8V          ; --           ;
; 2K       ; 0 / 48 ( 0 % ) ; 1.8V          ; --           ;
; 2J       ; 0 / 48 ( 0 % ) ; 1.8V          ; --           ;
; 2A       ; 1 / 48 ( 2 % ) ; 1.8V          ; --           ;
; 3B       ; 0 / 48 ( 0 % ) ; 1.8V          ; --           ;
; 3A       ; 0 / 44 ( 0 % ) ; 1.8V          ; --           ;
+----------+----------------+---------------+--------------+


+-------------------------------------------------------------------+
; Detailed I/O Block Info                                           ;
+----------+------------+-------+------------+----------------------+
; I/O Bank ; Pin Index  ; Pin # ; Assignment ; Location assigned by ;
+----------+------------+-------+------------+----------------------+
; 2A       ;            ;       ;            ;                      ;
;     --   ; 47         ; AE10  ;            ;                      ;
;     --   ; 46         ; AE11  ;            ;                      ;
;     --   ; 45         ; AE14  ;            ;                      ;
;     --   ; 44         ; AE15  ;            ;                      ;
;     --   ; 43         ; AD15  ;            ;                      ;
;     --   ; 42         ; AE16  ;            ;                      ;
;     --   ; 41         ; AD12  ;            ;                      ;
;     --   ; 40         ; AE12  ;            ;                      ;
;     --   ; 39         ; AF11  ;            ;                      ;
;     --   ; 38         ; AF12  ;            ;                      ;
;     --   ; 37         ; AD14  ;            ;                      ;
;     --   ; 36         ; AD13  ;            ;                      ;
;     --   ; 35         ; AF19  ;            ;                      ;
;     --   ; 34         ; AG18  ;            ;                      ;
;     --   ; 33         ; AF18  ;            ;                      ;
;     --   ; 32         ; AF17  ;            ;                      ;
;     --   ; 31         ; AF14  ;            ;                      ;
;     --   ; 30         ; AF13  ;            ;                      ;
;     --   ; 29         ; AE20  ;            ;                      ;
;     --   ; 28         ; AE19  ;            ;                      ;
;     --   ; 27         ; AF16  ;            ;                      ;
;     --   ; 26         ; AG16  ;            ;                      ;
;     --   ; 25         ; AG15  ;            ;                      ;
;     --   ; 24         ; AG14  ;            ;                      ;
;     --   ; 23         ; AA16  ;            ;                      ;
;     --   ; 22         ; AB16  ;            ;                      ;
;     --   ; 21         ; AD19  ;            ;                      ;
;     --   ; 20         ; AD20  ;            ;                      ;
;     --   ; 19         ; AC17  ;            ;                      ;
;     --   ; 18         ; AC16  ;            ;                      ;
;     --   ; 17         ; AC18  ;            ;                      ;
;     --   ; 16         ; AD18  ;            ;                      ;
;     --   ; 15         ; AD17  ;            ;                      ;
;     --   ; 14         ; AE17  ;            ;                      ;
;     --   ; 13         ; Y15   ;            ;                      ;
;     --   ; 12         ; Y16   ;            ;                      ;
;     --   ; 11         ; AA11  ;            ;                      ;
;     --   ; 10         ; AB11  ;            ;                      ;
;     --   ; 9          ; AA14  ;            ;                      ;
;     --   ; 8          ; AB14  ;            ;                      ;
;     --   ; 7          ; AB15  ;            ;                      ;
;     --   ; 6          ; AC15  ;            ;                      ;
;     --   ; 5          ; AB13  ;            ;                      ;
;     --   ; 4          ; AC13  ;            ;                      ;
;     --   ; 3          ; AA13  ;            ;                      ;
;     --   ; 2          ; AA12  ;            ;                      ;
;     --   ; 1          ; AC11  ;            ;                      ;
;     --   ; 0          ; AC12  ;            ;                      ;
; 2J       ;            ;       ;            ;                      ;
;     --   ; 47         ; AG9   ;            ;                      ;
;     --   ; 46         ; AG10  ;            ;                      ;
;     --   ; 45         ; AH17  ;            ;                      ;
;     --   ; 44         ; AH18  ;            ;                      ;
;     --   ; 43         ; AH15  ;            ;                      ;
;     --   ; 42         ; AH16  ;            ;                      ;
;     --   ; 41         ; AH10  ;            ;                      ;
;     --   ; 40         ; AH11  ;            ;                      ;
;     --   ; 39         ; AG11  ;            ;                      ;
;     --   ; 38         ; AH12  ;            ;                      ;
;     --   ; 37         ; AG13  ;            ;                      ;
;     --   ; 36         ; AH13  ;            ;                      ;
;     --   ; 35         ; Y21   ;            ;                      ;
;     --   ; 34         ; AA21  ;            ;                      ;
;     --   ; 33         ; W21   ;            ;                      ;
;     --   ; 32         ; W20   ;            ;                      ;
;     --   ; 31         ; AB19  ;            ;                      ;
;     --   ; 30         ; AB18  ;            ;                      ;
;     --   ; 29         ; Y17   ;            ;                      ;
;     --   ; 28         ; AA17  ;            ;                      ;
;     --   ; 27         ; Y19   ;            ;                      ;
;     --   ; 26         ; Y20   ;            ;                      ;
;     --   ; 25         ; AA19  ;            ;                      ;
;     --   ; 24         ; AA18  ;            ;                      ;
;     --   ; 23         ; AB20  ;            ;                      ;
;     --   ; 22         ; AC20  ;            ;                      ;
;     --   ; 21         ; AH20  ;            ;                      ;
;     --   ; 20         ; AH21  ;            ;                      ;
;     --   ; 19         ; AB21  ;            ;                      ;
;     --   ; 18         ; AC21  ;            ;                      ;
;     --   ; 17         ; AE21  ;            ;                      ;
;     --   ; 16         ; AF21  ;            ;                      ;
;     --   ; 15         ; AG21  ;            ;                      ;
;     --   ; 14         ; AH22  ;            ;                      ;
;     --   ; 13         ; AG20  ;            ;                      ;
;     --   ; 12         ; AG19  ;            ;                      ;
;     --   ; 11         ; AF23  ;            ;                      ;
;     --   ; 10         ; AG23  ;            ;                      ;
;     --   ; 9          ; AD23  ;            ;                      ;
;     --   ; 8          ; AE23  ;            ;                      ;
;     --   ; 7          ; AA22  ;            ;                      ;
;     --   ; 6          ; AA23  ;            ;                      ;
;     --   ; 5          ; AB23  ;            ;                      ;
;     --   ; 4          ; AC23  ;            ;                      ;
;     --   ; 3          ; AE22  ;            ;                      ;
;     --   ; 2          ; AF22  ;            ;                      ;
;     --   ; 1          ; AC22  ;            ;                      ;
;     --   ; 0          ; AD22  ;            ;                      ;
; 2K       ;            ;       ;            ;                      ;
;     --   ; 47         ; B8    ;            ;                      ;
;     --   ; 46         ; B9    ;            ;                      ;
;     --   ; 45         ; C10   ;            ;                      ;
;     --   ; 44         ; B10   ;            ;                      ;
;     --   ; 43         ; C11   ;            ;                      ;
;     --   ; 42         ; C12   ;            ;                      ;
;     --   ; 41         ; A8    ;            ;                      ;
;     --   ; 40         ; A9    ;            ;                      ;
;     --   ; 39         ; D8    ;            ;                      ;
;     --   ; 38         ; C8    ;            ;                      ;
;     --   ; 37         ; D10   ;            ;                      ;
;     --   ; 36         ; D9    ;            ;                      ;
;     --   ; 35         ; A16   ;            ;                      ;
;     --   ; 34         ; A17   ;            ;                      ;
;     --   ; 33         ; A18   ;            ;                      ;
;     --   ; 32         ; A19   ;            ;                      ;
;     --   ; 31         ; C15   ;            ;                      ;
;     --   ; 30         ; B16   ;            ;                      ;
;     --   ; 29         ; B18   ;            ;                      ;
;     --   ; 28         ; B19   ;            ;                      ;
;     --   ; 27         ; C20   ;            ;                      ;
;     --   ; 26         ; B20   ;            ;                      ;
;     --   ; 25         ; E15   ;            ;                      ;
;     --   ; 24         ; D15   ;            ;                      ;
;     --   ; 23         ; A23   ;            ;                      ;
;     --   ; 22         ; A24   ;            ;                      ;
;     --   ; 21         ; C21   ;            ;                      ;
;     --   ; 20         ; B21   ;            ;                      ;
;     --   ; 19         ; B23   ;            ;                      ;
;     --   ; 18         ; B24   ;            ;                      ;
;     --   ; 17         ; A26   ;            ;                      ;
;     --   ; 16         ; A27   ;            ;                      ;
;     --   ; 15         ; A22   ;            ;                      ;
;     --   ; 14         ; A21   ;            ;                      ;
;     --   ; 13         ; B25   ;            ;                      ;
;     --   ; 12         ; B26   ;            ;                      ;
;     --   ; 11         ; E14   ;            ;                      ;
;     --   ; 10         ; D14   ;            ;                      ;
;     --   ; 9          ; D13   ;            ;                      ;
;     --   ; 8          ; C13   ;            ;                      ;
;     --   ; 7          ; B15   ;            ;                      ;
;     --   ; 6          ; B14   ;            ;                      ;
;     --   ; 5          ; B13   ;            ;                      ;
;     --   ; 4          ; A14   ;            ;                      ;
;     --   ; 3          ; A13   ;            ;                      ;
;     --   ; 2          ; A12   ;            ;                      ;
;     --   ; 1          ; B11   ;            ;                      ;
;     --   ; 0          ; A11   ;            ;                      ;
; 2L       ;            ;       ;            ;                      ;
;     --   ; 47         ; H16   ;            ;                      ;
;     --   ; 46         ; H17   ;            ;                      ;
;     --   ; 45         ; J19   ;            ;                      ;
;     --   ; 44         ; J18   ;            ;                      ;
;     --   ; 43         ; K17   ;            ;                      ;
;     --   ; 42         ; J17   ;            ;                      ;
;     --   ; 41         ; F18   ;            ;                      ;
;     --   ; 40         ; F17   ;            ;                      ;
;     --   ; 39         ; H18   ;            ;                      ;
;     --   ; 38         ; G18   ;            ;                      ;
;     --   ; 37         ; G19   ;            ;                      ;
;     --   ; 36         ; G20   ;            ;                      ;
;     --   ; 35         ; E21   ;            ;                      ;
;     --   ; 34         ; D22   ;            ;                      ;
;     --   ; 33         ; E23   ;            ;                      ;
;     --   ; 32         ; D23   ;            ;                      ;
;     --   ; 31         ; F22   ;            ;                      ;
;     --   ; 30         ; E22   ;            ;                      ;
;     --   ; 29         ; C22   ;            ;                      ;
;     --   ; 28         ; C23   ;            ;                      ;
;     --   ; 27         ; G21   ;            ;                      ;
;     --   ; 26         ; F21   ;            ;                      ;
;     --   ; 25         ; G23   ;            ;                      ;
;     --   ; 24         ; F23   ;            ;                      ;
;     --   ; 23         ; H23   ;            ;                      ;
;     --   ; 22         ; J23   ;            ;                      ;
;     --   ; 21         ; K21   ;            ;                      ;
;     --   ; 20         ; J20   ;            ;                      ;
;     --   ; 19         ; H22   ;            ;                      ;
;     --   ; 18         ; J22   ;            ;                      ;
;     --   ; 17         ; H21   ;            ;                      ;
;     --   ; 16         ; H20   ;            ;                      ;
;     --   ; 15         ; K20   ;            ;                      ;
;     --   ; 14         ; K19   ;            ;                      ;
;     --   ; 13         ; K22   ;            ;                      ;
;     --   ; 12         ; K23   ;            ;                      ;
;     --   ; 11         ; D18   ;            ;                      ;
;     --   ; 10         ; D19   ;            ;                      ;
;     --   ; 9          ; E17   ;            ;                      ;
;     --   ; 8          ; E16   ;            ;                      ;
;     --   ; 7          ; F19   ;            ;                      ;
;     --   ; 6          ; E19   ;            ;                      ;
;     --   ; 5          ; E20   ;            ;                      ;
;     --   ; 4          ; D20   ;            ;                      ;
;     --   ; 3          ; C16   ;            ;                      ;
;     --   ; 2          ; C17   ;            ;                      ;
;     --   ; 1          ; D17   ;            ;                      ;
;     --   ; 0          ; C18   ;            ;                      ;
; 3A       ;            ;       ;            ;                      ;
;     --   ; 47         ; Y4    ;            ;                      ;
;     --   ; 46         ; W4    ;            ;                      ;
;     --   ; 45         ; W7    ;            ;                      ;
;     --   ; 44         ; W8    ;            ;                      ;
;     --   ; 43         ; Y6    ;            ;                      ;
;     --   ; 42         ; Y7    ;            ;                      ;
;     --   ; 41         ; Y5    ;            ;                      ;
;     --   ; 40         ; W5    ;            ;                      ;
;     --   ; 39         ; Y2    ;            ;                      ;
;     --   ; 38         ; Y1    ;            ;                      ;
;     --   ; 37         ; AA8   ;            ;                      ;
;     --   ; 36         ; AA9   ;            ;                      ;
;     --   ; 35         ; AB4   ;            ;                      ;
;     --   ; 34         ; AC5   ;            ;                      ;
;     --   ; 33         ; AA1   ;            ;                      ;
;     --   ; 32         ; AB1   ;            ;                      ;
;     --   ; 31         ; AB5   ;            ;                      ;
;     --   ; 30         ; AB6   ;            ;                      ;
;     --   ; 29         ; AB3   ;            ;                      ;
;     --   ; 28         ; AA2   ;            ;                      ;
;     --   ; 27         ; AA4   ;            ;                      ;
;     --   ; 26         ; AA3   ;            ;                      ;
;     --   ; 25         ; AA7   ;            ;                      ;
;     --   ; 24         ; AA6   ;            ;                      ;
;     --   ; 23         ; AC3   ;            ;                      ;
;     --   ; 22         ; AD3   ;            ;                      ;
;     --   ; 21         ; AF2   ;            ;                      ;
;     --   ; 20         ; AE1   ;            ;                      ;
;     --   ; 19         ; AC2   ;            ;                      ;
;     --   ; 18         ; AC1   ;            ;                      ;
;     --   ; 17         ; AD2   ;            ;                      ;
;     --   ; 16         ; AE2   ;            ;                      ;
;     --   ; 15         ; AF1   ;            ;                      ;
;     --   ; 14         ; AG1   ;            ;                      ;
;     --   ; 13         ; AF3   ;            ;                      ;
;     --   ; 12         ; AG3   ;            ;                      ;
;     --   ; 11         ; AH3   ;            ;                      ;
;     --   ; 10         ; AH2   ;            ;                      ;
;     --   ; 9          ; AD4   ;            ;                      ;
;     --   ; 8          ; AE4   ;            ;                      ;
;     --   ; 7          ; AC7   ;            ;                      ;
;     --   ; 6          ; AC6   ;            ;                      ;
;     --   ; 5          ; AE6   ;            ;                      ;
;     --   ; 4          ; AF6   ;            ;                      ;
;     --   ; 3          ;       ;            ;                      ;
;     --   ; 2          ;       ;            ;                      ;
;     --   ; 1          ;       ;            ;                      ;
;     --   ; 0          ;       ;            ;                      ;
; 3B       ;            ;       ;            ;                      ;
;     --   ; 47         ; P4    ;            ;                      ;
;     --   ; 46         ; P3    ;            ;                      ;
;     --   ; 45         ; T9    ;            ;                      ;
;     --   ; 44         ; T8    ;            ;                      ;
;     --   ; 43         ; T7    ;            ;                      ;
;     --   ; 42         ; T6    ;            ;                      ;
;     --   ; 41         ; R5    ;            ;                      ;
;     --   ; 40         ; R4    ;            ;                      ;
;     --   ; 39         ; U5    ;            ;                      ;
;     --   ; 38         ; T4    ;            ;                      ;
;     --   ; 37         ; V8    ;            ;                      ;
;     --   ; 36         ; U8    ;            ;                      ;
;     --   ; 35         ; M4    ;            ;                      ;
;     --   ; 34         ; M3    ;            ;                      ;
;     --   ; 33         ; L4    ;            ;                      ;
;     --   ; 32         ; K4    ;            ;                      ;
;     --   ; 31         ; N3    ;            ;                      ;
;     --   ; 30         ; N2    ;            ;                      ;
;     --   ; 29         ; J3    ;            ;                      ;
;     --   ; 28         ; H2    ;            ;                      ;
;     --   ; 27         ; J2    ;            ;                      ;
;     --   ; 26         ; K2    ;            ;                      ;
;     --   ; 25         ; L3    ;            ;                      ;
;     --   ; 24         ; L2    ;            ;                      ;
;     --   ; 23         ; M1    ;            ;                      ;
;     --   ; 22         ; N1    ;            ;                      ;
;     --   ; 21         ; G1    ;            ;                      ;
;     --   ; 20         ; H1    ;            ;                      ;
;     --   ; 19         ; P2    ;            ;                      ;
;     --   ; 18         ; R2    ;            ;                      ;
;     --   ; 17         ; T3    ;            ;                      ;
;     --   ; 16         ; T2    ;            ;                      ;
;     --   ; 15         ; K1    ;            ;                      ;
;     --   ; 14         ; L1    ;            ;                      ;
;     --   ; 13         ; R1    ;            ;                      ;
;     --   ; 12         ; T1    ;            ;                      ;
;     --   ; 11         ; U4    ;            ;                      ;
;     --   ; 10         ; U3    ;            ;                      ;
;     --   ; 9          ; U1    ;            ;                      ;
;     --   ; 8          ; V1    ;            ;                      ;
;     --   ; 7          ; V7    ;            ;                      ;
;     --   ; 6          ; U6    ;            ;                      ;
;     --   ; 5          ; V6    ;            ;                      ;
;     --   ; 4          ; V5    ;            ;                      ;
;     --   ; 3          ; V2    ;            ;                      ;
;     --   ; 2          ; W2    ;            ;                      ;
;     --   ; 1          ; V3    ;            ;                      ;
;     --   ; 0          ; W3    ;            ;                      ;
; 3C       ;            ;       ;            ;                      ;
;     --   ; 47         ;       ;            ;                      ;
;     --   ; 46         ;       ;            ;                      ;
;     --   ; 45         ;       ;            ;                      ;
;     --   ; 44         ;       ;            ;                      ;
;     --   ; 43         ;       ;            ;                      ;
;     --   ; 42         ;       ;            ;                      ;
;     --   ; 41         ;       ;            ;                      ;
;     --   ; 40         ;       ;            ;                      ;
;     --   ; 39         ;       ;            ;                      ;
;     --   ; 38         ;       ;            ;                      ;
;     --   ; 37         ;       ;            ;                      ;
;     --   ; 36         ;       ;            ;                      ;
;     --   ; 35         ;       ;            ;                      ;
;     --   ; 34         ;       ;            ;                      ;
;     --   ; 33         ;       ;            ;                      ;
;     --   ; 32         ;       ;            ;                      ;
;     --   ; 31         ;       ;            ;                      ;
;     --   ; 30         ;       ;            ;                      ;
;     --   ; 29         ;       ;            ;                      ;
;     --   ; 28         ;       ;            ;                      ;
;     --   ; 27         ;       ;            ;                      ;
;     --   ; 26         ;       ;            ;                      ;
;     --   ; 25         ;       ;            ;                      ;
;     --   ; 24         ;       ;            ;                      ;
;     --   ; 23         ;       ;            ;                      ;
;     --   ; 22         ;       ;            ;                      ;
;     --   ; 21         ;       ;            ;                      ;
;     --   ; 20         ;       ;            ;                      ;
;     --   ; 19         ;       ;            ;                      ;
;     --   ; 18         ;       ;            ;                      ;
;     --   ; 17         ;       ;            ;                      ;
;     --   ; 16         ;       ;            ;                      ;
;     --   ; 15         ;       ;            ;                      ;
;     --   ; 14         ;       ;            ;                      ;
;     --   ; 13         ;       ;            ;                      ;
;     --   ; 12         ;       ;            ;                      ;
;     --   ; 11         ;       ;            ;                      ;
;     --   ; 10         ;       ;            ;                      ;
;     --   ; 9          ;       ;            ;                      ;
;     --   ; 8          ;       ;            ;                      ;
;     --   ; 7          ;       ;            ;                      ;
;     --   ; 6          ;       ;            ;                      ;
;     --   ; 5          ;       ;            ;                      ;
;     --   ; 4          ;       ;            ;                      ;
;     --   ; 3          ;       ;            ;                      ;
;     --   ; 2          ;       ;            ;                      ;
;     --   ; 1          ;       ;            ;                      ;
;     --   ; 0          ;       ;            ;                      ;
; 3D       ;            ;       ;            ;                      ;
;     --   ; 47         ;       ;            ;                      ;
;     --   ; 46         ;       ;            ;                      ;
;     --   ; 45         ;       ;            ;                      ;
;     --   ; 44         ;       ;            ;                      ;
;     --   ; 43         ;       ;            ;                      ;
;     --   ; 42         ;       ;            ;                      ;
;     --   ; 41         ;       ;            ;                      ;
;     --   ; 40         ;       ;            ;                      ;
;     --   ; 39         ;       ;            ;                      ;
;     --   ; 38         ;       ;            ;                      ;
;     --   ; 37         ;       ;            ;                      ;
;     --   ; 36         ;       ;            ;                      ;
;     --   ; 35         ;       ;            ;                      ;
;     --   ; 34         ;       ;            ;                      ;
;     --   ; 33         ;       ;            ;                      ;
;     --   ; 32         ;       ;            ;                      ;
;     --   ; 31         ;       ;            ;                      ;
;     --   ; 30         ;       ;            ;                      ;
;     --   ; 29         ;       ;            ;                      ;
;     --   ; 28         ;       ;            ;                      ;
;     --   ; 27         ;       ;            ;                      ;
;     --   ; 26         ;       ;            ;                      ;
;     --   ; 25         ;       ;            ;                      ;
;     --   ; 24         ;       ;            ;                      ;
;     --   ; 23         ;       ;            ;                      ;
;     --   ; 22         ;       ;            ;                      ;
;     --   ; 21         ;       ;            ;                      ;
;     --   ; 20         ;       ;            ;                      ;
;     --   ; 19         ;       ;            ;                      ;
;     --   ; 18         ;       ;            ;                      ;
;     --   ; 17         ;       ;            ;                      ;
;     --   ; 16         ;       ;            ;                      ;
;     --   ; 15         ;       ;            ;                      ;
;     --   ; 14         ;       ;            ;                      ;
;     --   ; 13         ;       ;            ;                      ;
;     --   ; 12         ;       ;            ;                      ;
;     --   ; 11         ;       ;            ;                      ;
;     --   ; 10         ;       ;            ;                      ;
;     --   ; 9          ;       ;            ;                      ;
;     --   ; 8          ;       ;            ;                      ;
;     --   ; 7          ;       ;            ;                      ;
;     --   ; 6          ;       ;            ;                      ;
;     --   ; 5          ;       ;            ;                      ;
;     --   ; 4          ;       ;            ;                      ;
;     --   ; 3          ;       ;            ;                      ;
;     --   ; 2          ;       ;            ;                      ;
;     --   ; 1          ;       ;            ;                      ;
;     --   ; 0          ;       ;            ;                      ;
+----------+------------+-------+------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+---------------------------------+--------+--------------+----------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage        ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+----------------+--------------+-----------------+----------+--------------+
; A2       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; A3       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; A4       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; A5       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; A6       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; A7       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; A8       ; 166        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; A9       ; 167        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; A10      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; A11      ; 207        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; A12      ; 205        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; A13      ; 204        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; A14      ; 203        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; A15      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; A16      ; 172        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; A17      ; 173        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; A18      ; 174        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; A19      ; 175        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; A20      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; A21      ; 193        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; A22      ; 192        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; A23      ; 184        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; A24      ; 185        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; A25      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; A26      ; 190        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; A27      ; 191        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AA1      ; 462        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AA2      ; 467        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AA3      ; 469        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AA4      ; 468        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AA5      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; AA6      ; 471        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AA7      ; 470        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AA8      ; 458        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AA9      ; 459        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AA10     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA11     ; 292        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AA12     ; 301        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AA13     ; 300        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AA14     ; 294        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AA15     ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; AA16     ; 280        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AA17     ; 227        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AA18     ; 231        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AA19     ; 230        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AA20     ;            ; 2J       ; VCCIO2J                         ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; AA21     ; 221        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AA22     ; 248        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AA23     ; 249        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AA24     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA25     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA26     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA27     ; 94         ; 1C       ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AA28     ; 95         ; 1C       ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AB1      ; 463        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AB3      ; 466        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AB4      ; 460        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AB5      ; 464        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AB6      ; 465        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AB7      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AB8      ; 504        ; CSS      ; ^MSEL2                          ; input  ;              ;                ; --           ;                 ; --       ; --           ;
; AB9      ; 510        ; CSS      ; ^nCE                            ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AB10     ; 496        ; CSS      ; ^GND                            ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AB11     ; 293        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AB12     ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; AB13     ; 298        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AB14     ; 295        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AB15     ; 296        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AB16     ; 281        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AB17     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AB18     ; 225        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AB19     ; 224        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AB20     ; 232        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AB21     ; 236        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AB22     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AB23     ; 250        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AB24     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AB25     ; 100        ; 1C       ; GXB_GND*                        ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AB26     ; 101        ; 1C       ; GXB_GND*                        ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AB27     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AB28     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC1      ; 477        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AC2      ; 476        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AC3      ; 472        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AC4      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC5      ; 461        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AC6      ; 489        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AC7      ; 488        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AC8      ; 509        ; CSS      ; ^nCONFIG                        ; input  ;              ;                ; --           ;                 ; --       ; --           ;
; AC9      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC10     ; 501        ; CSS      ; #TDI                            ; input  ;              ;                ; --           ;                 ; --       ; --           ;
; AC11     ; 302        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AC12     ; 303        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AC13     ; 299        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AC14     ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; AC15     ; 297        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AC16     ; 285        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AC17     ; 284        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AC18     ; 286        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AC19     ;            ; 2J       ; VCCIO2J                         ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; AC20     ; 233        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AC21     ; 237        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AC22     ; 254        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AC23     ; 251        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AC24     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC25     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC26     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC27     ; 98         ; 1C       ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AC28     ; 99         ; 1C       ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AD1      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AD2      ; 478        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AD3      ; 473        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AD4      ; 486        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AD5      ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AD6      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AD7      ; 503        ; CSS      ; ^MSEL1                          ; input  ;              ;                ; --           ;                 ; --       ; --           ;
; AD8      ; 505        ; CSS      ; ^nIO_PULLUP                     ; input  ;              ;                ; --           ;                 ; --       ; --           ;
; AD9      ; 518        ; CSS      ; ^DCLK                           ; bidir  ;              ;                ; Weak Pull Up ;                 ; --       ; On           ;
; AD10     ; 508        ; CSS      ; ^GND                            ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AD11     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AD12     ; 262        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AD13     ; 267        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AD14     ; 266        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AD15     ; 260        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AD16     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AD17     ; 288        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AD18     ; 287        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AD19     ; 282        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AD20     ; 283        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AD21     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AD22     ; 255        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AD23     ; 246        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AD24     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AD25     ; 104        ; 1C       ; GXB_GND*                        ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AD26     ; 105        ; 1C       ; GXB_GND*                        ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AD27     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AD28     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AE1      ; 475        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AE2      ; 479        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AE3      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AE4      ; 487        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AE5      ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AE6      ; 490        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AE7      ; 502        ; CSS      ; ^MSEL0                          ; input  ;              ;                ; --           ;                 ; --       ; --           ;
; AE8      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AE9      ; 514        ; CSS      ; ^AS_DATA0, ASDO                 ;        ;              ;                ; Weak Pull Up ;                 ; --       ; On           ;
; AE10     ; 256        ; 2A       ; ~ALTERA_DATA0~ / RESERVED_INPUT ; input  ; 1.8 V        ; 1.8V           ; --           ; N               ; no       ; Off          ;
; AE11     ; 257        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AE12     ; 263        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AE13     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AE14     ; 258        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AE15     ; 259        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AE16     ; 261        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AE17     ; 289        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AE18     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AE19     ; 275        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AE20     ; 274        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AE21     ; 238        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AE22     ; 252        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AE23     ; 247        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AE24     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AE25     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AE26     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AE27     ; 102        ; 1C       ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AE28     ; 103        ; 1C       ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AF1      ; 480        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AF2      ; 474        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AF3      ; 482        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AF4      ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AF5      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AF6      ; 491        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AF7      ; 506        ; CSS      ; ^nSTATUS                        ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AF8      ; 499        ; CSS      ; #TRST                           ; input  ;              ;                ; --           ;                 ; --       ; --           ;
; AF9      ; 513        ; CSS      ; ^nCSO2                          ;        ;              ;                ; Weak Pull Up ;                 ; --       ; On           ;
; AF10     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AF11     ; 264        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AF12     ; 265        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AF13     ; 273        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AF14     ; 272        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AF15     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AF16     ; 276        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AF17     ; 271        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AF18     ; 270        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AF19     ; 268        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AF20     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AF21     ; 239        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AF22     ; 253        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AF23     ; 244        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AF24     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AF25     ; 108        ; 1C       ; GXB_GND*                        ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AF26     ; 109        ; 1C       ; GXB_GND*                        ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AF27     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AF28     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AG1      ; 481        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AG2      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AG3      ; 483        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AG4      ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AG5      ; 516        ; CSS      ; ^AS_DATA2                       ;        ;              ;                ; Weak Pull Up ;                 ; --       ; On           ;
; AG6      ; 515        ; CSS      ; ^AS_DATA1                       ;        ;              ;                ; Weak Pull Up ;                 ; --       ; On           ;
; AG7      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AG8      ; 507        ; CSS      ; ^CONF_DONE                      ; bidir  ;              ;                ; --           ;                 ; --       ; --           ;
; AG9      ; 208        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AG10     ; 209        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AG11     ; 216        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AG12     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AG13     ; 218        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AG14     ; 279        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AG15     ; 278        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AG16     ; 277        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AG17     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AG18     ; 269        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AG19     ; 243        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AG20     ; 242        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AG21     ; 240        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AG22     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AG23     ; 245        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AG25     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AG26     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AG27     ; 106        ; 1C       ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AG28     ; 107        ; 1C       ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AH2      ; 485        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AH3      ; 484        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AH4      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AH5      ; 517        ; CSS      ; ^AS_DATA3                       ;        ;              ;                ; Weak Pull Up ;                 ; --       ; On           ;
; AH6      ; 498        ; CSS      ; #TMS                            ; input  ;              ;                ; --           ;                 ; --       ; --           ;
; AH7      ; 512        ; CSS      ; ^nCSO1                          ;        ;              ;                ; Weak Pull Up ;                 ; --       ; On           ;
; AH8      ; 511        ; CSS      ; ^nCSO0                          ;        ;              ;                ; Weak Pull Up ;                 ; --       ; On           ;
; AH9      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AH10     ; 214        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AH11     ; 215        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AH12     ; 217        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AH13     ; 219        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AH14     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AH15     ; 212        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AH16     ; 213        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AH17     ; 210        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AH18     ; 211        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AH19     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AH20     ; 234        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AH21     ; 235        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AH22     ; 241        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; AH23     ;            ;          ; DNU                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AH24     ;            ;          ; DNU                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AH25     ;            ;          ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AH26     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AH27     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; B1       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; B5       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; B6       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; B7       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; B8       ; 160        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; B9       ; 161        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; B10      ; 163        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; B11      ; 206        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; B12      ;            ; 2K       ; VCCIO2K                         ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; B13      ; 202        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; B14      ; 201        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; B15      ; 200        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; B16      ; 177        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; B17      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; B18      ; 178        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; B19      ; 179        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; B20      ; 181        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; B21      ; 187        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; B22      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; B23      ; 188        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; B24      ; 189        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; B25      ; 194        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; B26      ; 195        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; B28      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; C1       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; C2       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; C5       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; C6       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; C7       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; C8       ; 169        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; C10      ; 162        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; C11      ; 164        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; C12      ; 165        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; C13      ; 199        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; C14      ;            ; 2K       ; VCCIO2K                         ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; C15      ; 176        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; C16      ; 156        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; C17      ; 157        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; C18      ; 159        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; C19      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; C20      ; 180        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; C21      ; 186        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; C22      ; 130        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; C23      ; 131        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; C24      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; C25      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; C26      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; C27      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; C28      ;            ;          ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; D3       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; D4       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; D6       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; D7       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; D8       ; 168        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; D9       ; 171        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; D10      ; 170        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; D12      ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; D13      ; 198        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; D14      ; 197        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; D15      ; 183        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; D16      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; D17      ; 158        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; D18      ; 148        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; D19      ; 149        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; D20      ; 155        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; D21      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; D22      ; 125        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; D23      ; 127        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; D24      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; D25      ; 60         ; 1D       ; GXB_GND*                        ;        ;              ;                ; --           ;                 ; --       ; --           ;
; D26      ; 61         ; 1D       ; GXB_GND*                        ;        ;              ;                ; --           ;                 ; --       ; --           ;
; D27      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; D28      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; E1       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; E2       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; E5       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; E6       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; E7       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; E8       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; E9       ;            ; 2K       ; VREFB2KN0                       ; power  ;              ; GND            ; --           ;                 ; --       ; --           ;
; E10      ;            ;          ; VSIGP_0                         ;        ;              ;                ; --           ;                 ; --       ; --           ;
; E11      ;            ;          ; VSIGN_0                         ;        ;              ;                ; --           ;                 ; --       ; --           ;
; E12      ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; E14      ; 196        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; E15      ; 182        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; E16      ; 151        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; E17      ; 150        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; E18      ;            ; 2L       ; VCCIO2L                         ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; E19      ; 153        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; E20      ; 154        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; E21      ; 124        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; E22      ; 129        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; E23      ; 126        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; E24      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; E25      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; E26      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; E27      ; 58         ; 1D       ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; E28      ; 59         ; 1D       ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; F3       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; F4       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; F7       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; F8       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; F9       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; F11      ;            ;          ; VSIGP_1                         ;        ;              ;                ; --           ;                 ; --       ; --           ;
; F12      ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; F13      ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; F14      ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; F15      ;            ; 2K       ; VCCIO2K                         ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; F16      ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; F17      ; 119        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; F18      ; 118        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; F19      ; 152        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; F20      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; F21      ; 133        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; F22      ; 128        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; F23      ; 135        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; F24      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; F25      ; 64         ; 1D       ; GXB_GND*                        ;        ;              ;                ; --           ;                 ; --       ; --           ;
; F26      ; 65         ; 1D       ; GXB_GND*                        ;        ;              ;                ; --           ;                 ; --       ; --           ;
; F27      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; F28      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; G1       ; 426        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; G2       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; G5       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; G6       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; G7       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; G8       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; G9       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; G10      ;            ;          ; ADCGND                          ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; G11      ;            ;          ; VSIGN_1                         ;        ;              ;                ; --           ;                 ; --       ; --           ;
; G12      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; G13      ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; G14      ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; G15      ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; G16      ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; G17      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; G18      ; 121        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; G19      ; 122        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; G20      ; 123        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; G21      ; 132        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; G22      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; G23      ; 134        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; G24      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; G25      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; G26      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; G27      ; 62         ; 1D       ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; G28      ; 63         ; 1D       ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; H1       ; 427        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; H2       ; 419        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; H3       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; H5       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; H6       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; H7       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; H8       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; H9       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; H10      ;            ;          ; TEMPDIODEn                      ;        ;              ;                ; --           ;                 ; --       ; --           ;
; H11      ;            ;          ; TEMPDIODEp                      ;        ;              ;                ; --           ;                 ; --       ; --           ;
; H12      ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; H13      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; H15      ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; H16      ; 112        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; H17      ; 113        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; H18      ; 120        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; H19      ;            ; 2L       ; VCCIO2L                         ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; H20      ; 143        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; H21      ; 142        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; H22      ; 140        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; H23      ; 136        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; H24      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; H25      ; 68         ; 1D       ; GXB_GND*                        ;        ;              ;                ; --           ;                 ; --       ; --           ;
; H26      ; 69         ; 1D       ; GXB_GND*                        ;        ;              ;                ; --           ;                 ; --       ; --           ;
; H27      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; H28      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; J1       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; J2       ; 420        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; J3       ; 418        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; J4       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; J7       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; J10      ;            ;          ; VREFN_ADC                       ;        ;              ;                ; --           ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; J12      ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; J13      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; J14      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; J16      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; J17      ; 117        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; J18      ; 115        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; J19      ; 114        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; J20      ; 139        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; J21      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; J22      ; 141        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; J23      ; 137        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; J24      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; J25      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; J26      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; J27      ; 66         ; 1D       ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; J28      ; 67         ; 1D       ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; K1       ; 432        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; K2       ; 421        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; K4       ; 415        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; K5       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; K6       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; K7       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; K9       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; K10      ;            ;          ; VREFP_ADC                       ;        ;              ;                ; --           ;                 ; --       ; --           ;
; K11      ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; K16      ;            ; 2L       ; VREFB2LN0                       ; power  ;              ; GND            ; --           ;                 ; --       ; --           ;
; K17      ; 116        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; K18      ;            ; 2L       ; VCCIO2L                         ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; K19      ; 145        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; K20      ; 144        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; K21      ; 138        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; K22      ; 146        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; K23      ; 147        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; K24      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; K25      ; 72         ; 1D       ; GXB_GND*                        ;        ;              ;                ; --           ;                 ; --       ; --           ;
; K26      ; 73         ; 1D       ; GXB_GND*                        ;        ;              ;                ; --           ;                 ; --       ; --           ;
; K27      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; K28      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L1       ; 433        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; L2       ; 423        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; L3       ; 422        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; L4       ; 414        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; L5       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; L6       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; L8       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; L9       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; L17      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; L18      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; L19      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L22      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L23      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L24      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L25      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L26      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L27      ; 70         ; 1D       ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; L28      ; 71         ; 1D       ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; M1       ; 424        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; M3       ; 413        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; M4       ; 412        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; M5       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; M6       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; M7       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; M9       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; M10      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; M14      ;            ; --       ; VCCPT                           ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; M16      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; M17      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; M18      ;            ; --       ; VCCPT                           ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; M19      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; M20      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; M21      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; M22      ;            ; --       ; VCCH_GXBL                       ; gnd    ;              ; GND            ; --           ;                 ; --       ; --           ;
; M23      ;            ; --       ; VCCT_GXBL1D                     ; gnd    ;              ; GND            ; --           ;                 ; --       ; --           ;
; M24      ;            ; --       ; VCCT_GXBL1D                     ; gnd    ;              ; GND            ; --           ;                 ; --       ; --           ;
; M25      ; 76         ; 1D       ; GXB_GND*                        ;        ;              ;                ; --           ;                 ; --       ; --           ;
; M26      ; 77         ; 1D       ; GXB_GND*                        ;        ;              ;                ; --           ;                 ; --       ; --           ;
; M27      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; M28      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N1       ; 425        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; N2       ; 417        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; N3       ; 416        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; N4       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; N6       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; N7       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; N11      ;            ; --       ; VCCP                            ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; N13      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N15      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; N16      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; N17      ;            ; --       ; VCCP                            ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; N18      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N20      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; N21      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N23      ; 57         ; 1D       ; GXB_GND*                        ;        ;              ;                ; --           ;                 ; --       ; --           ;
; N24      ; 56         ; 1D       ; GXB_GND*                        ;        ;              ;                ; --           ;                 ; --       ; --           ;
; N25      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N26      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N27      ; 74         ; 1D       ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; N28      ; 75         ; 1D       ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; P2       ; 428        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; P3       ; 401        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; P4       ; 400        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; P5       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; P6       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; P7       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; P8       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; P9       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; P10      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; P12      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCA_PLL                        ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; P14      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCA_PLL                        ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; P17      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; P18      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; P19      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; P20      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; P21      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; P22      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; P23      ;            ; --       ; VCCR_GXBL1D                     ; gnd    ;              ; GND            ; --           ;                 ; --       ; --           ;
; P24      ;            ; --       ; VCCR_GXBL1D                     ; gnd    ;              ; GND            ; --           ;                 ; --       ; --           ;
; P25      ; 80         ; 1D       ; GXB_GND*                        ;        ;              ;                ; --           ;                 ; --       ; --           ;
; P26      ; 81         ; 1D       ; GXB_GND*                        ;        ;              ;                ; --           ;                 ; --       ; --           ;
; P27      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; P28      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R1       ; 434        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; R2       ; 429        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R4       ; 407        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; R5       ; 406        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; R6       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; R7       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; R8       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R9       ;            ;          ; NC                              ;        ;              ;                ; --           ;                 ; --       ; --           ;
; R10      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; R11      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; R12      ;            ; --       ; VCCERAM                         ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R14      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; R15      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; R16      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; R17      ;            ; --       ; VCCERAM                         ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; R20      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; R21      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R22      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R23      ; 83         ; 1D       ; GXB_GND*                        ;        ;              ;                ; --           ;                 ; --       ; --           ;
; R24      ; 82         ; 1D       ; GXB_GND*                        ;        ;              ;                ; --           ;                 ; --       ; --           ;
; R25      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R26      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R27      ; 78         ; 1D       ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; R28      ; 79         ; 1D       ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; T1       ; 435        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; T2       ; 431        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; T3       ; 430        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; T4       ; 409        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; T5       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; T6       ; 405        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; T7       ; 404        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; T8       ; 403        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; T9       ; 402        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; T10      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; T11      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; T12      ;            ;          ; GNDSENSE                        ;        ;              ;                ; --           ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCLSENSE                       ;        ;              ;                ; --           ;                 ; --       ; --           ;
; T14      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; T16      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; T17      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; T18      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; T19      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; T22      ;            ; --       ; VCCH_GXBL                       ; gnd    ;              ; GND            ; --           ;                 ; --       ; --           ;
; T23      ;            ; --       ; VCCT_GXBL1C                     ; gnd    ;              ; GND            ; --           ;                 ; --       ; --           ;
; T24      ;            ; --       ; VCCT_GXBL1C                     ; gnd    ;              ; GND            ; --           ;                 ; --       ; --           ;
; T25      ; 88         ; 1C       ; GXB_GND*                        ;        ;              ;                ; --           ;                 ; --       ; --           ;
; T26      ; 89         ; 1C       ; GXB_GND*                        ;        ;              ;                ; --           ;                 ; --       ; --           ;
; T27      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; T28      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; U1       ; 438        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; U2       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; U3       ; 437        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; U4       ; 436        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; U5       ; 408        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; U6       ; 441        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; U7       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; U8       ; 411        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; U9       ;            ; 3B       ; VREFB3BN0                       ; power  ;              ; GND            ; --           ;                 ; --       ; --           ;
; U10      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; U11      ;            ; --       ; VCCP                            ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; U12      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; U13      ;            ; --       ; VCCP                            ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; U14      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; U15      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; U16      ;            ; --       ; VCCP                            ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; U19      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; U20      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; U21      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; U22      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; U23      ; 85         ; 1C       ; GXB_GND*                        ;        ;              ;                ; --           ;                 ; --       ; --           ;
; U24      ; 84         ; 1C       ; GXB_GND*                        ;        ;              ;                ; --           ;                 ; --       ; --           ;
; U25      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; U26      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; U27      ; 86         ; 1C       ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; U28      ; 87         ; 1C       ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; V1       ; 439        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; V2       ; 444        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; V3       ; 446        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; V4       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; V5       ; 443        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; V6       ; 442        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; V7       ; 440        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; V8       ; 410        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; V9       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; V10      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; V11      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; V12      ;            ; --       ; VCCPT                           ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; V13      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; V15      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; V16      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; V17      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; V18      ;            ; --       ; VCCPT                           ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; V19      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; V20      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; V21      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; V23      ;            ; --       ; VCCR_GXBL1C                     ; gnd    ;              ; GND            ; --           ;                 ; --       ; --           ;
; V24      ;            ; --       ; VCCR_GXBL1C                     ; gnd    ;              ; GND            ; --           ;                 ; --       ; --           ;
; V25      ; 92         ; 1C       ; GXB_GND*                        ;        ;              ;                ; --           ;                 ; --       ; --           ;
; V26      ; 93         ; 1C       ; GXB_GND*                        ;        ;              ;                ; --           ;                 ; --       ; --           ;
; V27      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; V28      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; W1       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; W2       ; 445        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; W3       ; 447        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; W4       ; 449        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; W5       ; 455        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; W6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; W7       ; 450        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; W8       ; 451        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; W9       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ; GND            ; --           ;                 ; --       ; --           ;
; W10      ; 497        ; CSS      ; #TDO                            ; output ;              ;                ; --           ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCCBAT                          ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.2V/1.5V/1.8V ; --           ;                 ; --       ; --           ;
; W15      ;            ; 2A       ; VREFB2AN0                       ; power  ;              ; GND            ; --           ;                 ; --       ; --           ;
; W16      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; W17      ;            ; 2J       ; VREFB2JN0                       ; power  ;              ; GND            ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; W19      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --           ;                 ; --       ; --           ;
; W20      ; 223        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; W21      ; 222        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; W22      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; W23      ; 111        ; 1C       ; GXB_GND*                        ;        ;              ;                ; --           ;                 ; --       ; --           ;
; W24      ; 110        ; 1C       ; GXB_GND*                        ;        ;              ;                ; --           ;                 ; --       ; --           ;
; W25      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; W26      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; W27      ; 90         ; 1C       ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; W28      ; 91         ; 1C       ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; Y1       ; 457        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; Y2       ; 456        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; Y3       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y4       ; 448        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; Y5       ; 454        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; Y6       ; 452        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; Y7       ; 453        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; Y9       ; 500        ; CSS      ; #TCK                            ; input  ;              ;                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;          ; DNU                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; Y11      ;            ;          ; DNU                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;          ; DNU                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; Y13      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y14      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.2V/1.5V/1.8V ; --           ;                 ; --       ; --           ;
; Y15      ; 290        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; Y16      ; 291        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; Y17      ; 226        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; Y18      ;            ; 2J       ; VCCIO2J                         ; power  ;              ; 1.8V           ; --           ;                 ; --       ; --           ;
; Y19      ; 228        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; Y20      ; 229        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; Y21      ; 220        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ; 1.8V           ; --           ;                 ; no       ; On           ;
; Y22      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y23      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y24      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y25      ; 96         ; 1C       ; GXB_GND*                        ;        ;              ;                ; --           ;                 ; --       ; --           ;
; Y26      ; 97         ; 1C       ; GXB_GND*                        ;        ;              ;                ; --           ;                 ; --       ; --           ;
; Y27      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y28      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+----------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+----------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Location   ; Fan-Out ; Usage                      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+----------------------------+
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B10_sr_0_aunroll_x|sr_valid_q[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Unassigned ; 9       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B10|thebb_atax_B10_stall_region|thei_llvm_fpga_push_i1_memdep_phi_push20_atax0|thei_llvm_fpga_push_i1_memdep_phi_push20_atax1|fifo|fifo|fifo|i5                                                                                                                                                                                                                                                                                                                                      ; Unassigned ; 2       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B12|thebb_atax_B12_stall_region|theatax_B12_merge_reg_aunroll_x|stall_in_not_or_atax_B12_merge_reg_valid_reg_q[0]~0                                                                                                                                                                                                                                                                                                                                                                  ; Unassigned ; 4       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B12|thebb_atax_B12_stall_region|thei_sfc_s_c0_in_for_body69_ataxs_c0_enter19913_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body69_ataxs_c0_exit203_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body69_ataxs_c0_exit203_atax1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body69_ataxs_c0_exit203_atax0|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                       ; Unassigned ; 13      ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B12|thebb_atax_B12_stall_region|thei_sfc_s_c0_in_for_body69_ataxs_c0_enter19913_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body69_ataxs_c0_exit203_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body69_ataxs_c0_exit203_atax1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body69_ataxs_c0_exit203_atax0|ms.acl_mid_speed_fifo_inst|addr_match_inst|INCR_DECR.lo_3_0                                                                                   ; Unassigned ; 4       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B12|thebb_atax_B12_stall_region|thei_sfc_s_c0_in_for_body69_ataxs_c0_enter19913_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body69_ataxs_c0_exit203_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body69_ataxs_c0_exit203_atax1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body69_ataxs_c0_exit203_atax0|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                       ; Unassigned ; 7       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B12|thebb_atax_B12_stall_region|thei_sfc_s_c0_in_for_body69_ataxs_c0_enter19913_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body69_ataxs_c0_exit203_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body69_ataxs_c0_exit203_atax1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body69_ataxs_c0_exit203_atax0|ms.acl_mid_speed_fifo_inst|feed_prefetch_ES                                                                                                   ; Unassigned ; 8       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B12|thebb_atax_B12_stall_region|thei_sfc_s_c0_in_for_body69_ataxs_c0_enter19913_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body69_ataxs_c0_exit203_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body69_ataxs_c0_exit203_atax1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body69_ataxs_c0_exit203_atax0|ms.acl_mid_speed_fifo_inst|fifo_in_reset                                                                                                      ; Unassigned ; 6       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B12|thebb_atax_B12_stall_region|thei_sfc_s_c0_in_for_body69_ataxs_c0_enter19913_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body69_ataxs_c0_exit203_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body69_ataxs_c0_exit203_atax1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body69_ataxs_c0_exit203_atax0|ms.acl_mid_speed_fifo_inst|i68~0                                                                                                              ; Unassigned ; 4       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B12|thebb_atax_B12_stall_region|thei_sfc_s_c0_in_for_body69_ataxs_c0_enter19913_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body69_ataxs_c0_exit203_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body69_ataxs_c0_exit203_atax1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body69_ataxs_c0_exit203_atax0|ms.acl_mid_speed_fifo_inst|write_into_fifo_EV                                                                                                 ; Unassigned ; 7       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B12|thebb_atax_B12_stall_region|thei_sfc_s_c0_in_for_body69_ataxs_c0_enter19913_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body69_ataxs_c0_enter19913_atax0_aunroll_x|thei_llvm_fpga_push_i1_notexitcond_atax25|thei_llvm_fpga_push_i1_notexitcond_atax1|fifo|fifo|i5                                                                                                                                                                                                                ; Unassigned ; 7       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B12|thebb_atax_B12_stall_region|thei_sfc_s_c0_in_for_body69_ataxs_c0_enter19913_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body69_ataxs_c0_enter19913_atax0_aunroll_x|thei_llvm_fpga_push_i32_i_334_push22_atax20|thei_llvm_fpga_push_i32_i_334_push22_atax1|fifo|do_stall~0                                                                                                                                                                                                         ; Unassigned ; 33      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B12|thebb_atax_B12_stall_region|thei_sfc_s_c0_in_for_body69_ataxs_c0_enter19913_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body69_ataxs_c0_enter19913_atax0_aunroll_x|thei_llvm_fpga_push_i4_cleanups_push24_atax28|thei_llvm_fpga_push_i4_cleanups_push24_atax1|fifo|do_stall~0                                                                                                                                                                                                     ; Unassigned ; 2       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B12|thebb_atax_B12_stall_region|thei_sfc_s_c0_in_for_body69_ataxs_c0_enter19913_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body69_ataxs_c0_enter19913_atax0_aunroll_x|thei_llvm_fpga_push_i4_initerations_push23_atax9|thei_llvm_fpga_push_i4_initerations_push23_atax1|fifo|do_stall~0                                                                                                                                                                                              ; Unassigned ; 2       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B12|thebb_atax_B12_stall_region|thei_sfc_s_c0_in_for_body69_ataxs_c0_enter19913_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body69_ataxs_c0_enter19913_atax0_aunroll_x|thei_llvm_fpga_push_i7_fpga_indvars_iv20_push21_atax30|thei_llvm_fpga_push_i7_fpga_indvars_iv20_push21_atax1|fifo|do_stall~0                                                                                                                                                                                   ; Unassigned ; 8       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B1_start_aunroll_x|thebb_atax_B1_start_stall_region|thei_iord_bl_call_atax_unnamed_atax2_atax2_aunroll_x|theiord|GEN_STALL_VALID.hld_iord_stall_valid_inst|GEN_DOWN_STAGING_REG.downstream_staging_reg|o_valid~0                                                                                                                                                                                                                                                                     ; Unassigned ; 152     ; Clock enable, Sync. clear  ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B1_start_aunroll_x|thebb_atax_B1_start_stall_region|thei_iord_bl_call_atax_unnamed_atax2_atax2_aunroll_x|theiord|GEN_STALL_VALID.hld_iord_stall_valid_inst|GEN_DOWN_STAGING_REG.downstream_staging_reg|r_valid                                                                                                                                                                                                                                                                       ; Unassigned ; 377     ; Clock enable, Sync. load   ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|SE_out_atax_B3_merge_reg_aunroll_x_StallValid[0]~1                                                                                                                                                                                                                                                                                                                                                                                           ; Unassigned ; 6       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|SE_out_i_llvm_fpga_ffwd_dest_s_struct_z4ataxpa64_fpfs1_inputss_unnamed_atax5_atax1_aunroll_x_backStall[0]                                                                                                                                                                                                                                                                                                                                    ; Unassigned ; 83      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|SE_out_i_llvm_fpga_pop_i32_i_040_pop17_atax3_StallValid[0]~1                                                                                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 38      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|SE_out_i_llvm_fpga_pop_i7_fpga_indvars_iv8_pop16_atax13_StallValid[0]~1                                                                                                                                                                                                                                                                                                                                                                      ; Unassigned ; 17      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|theatax_B3_merge_reg_aunroll_x|atax_B3_merge_reg_data_reg_0_x_q[0]                                                                                                                                                                                                                                                                                                                                                                           ; Unassigned ; 43      ; Sync. clear, Sync. load    ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|thei_llvm_fpga_ffwd_dest_s_struct_z4ataxpa64_fpfs1_inputss_unnamed_atax5_atax1_aunroll_x|thei_llvm_fpga_ffwd_dest_s_struct_z4ataxpa64_fpfs1_inputss_unnamed_atax5_atax1|stall_out                                                                                                                                                                                                                                                            ; Unassigned ; 65      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|thei_llvm_fpga_mem_memdep_3_atax10|thei_llvm_fpga_mem_memdep_3_atax1|pipelined_write|nop_fifo|llreg.acl_low_latency_fifo_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                                                   ; Unassigned ; 4       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|thei_llvm_fpga_mem_memdep_4_atax12|thei_llvm_fpga_mem_memdep_4_atax1|pipelined_write|nop_fifo|llreg.acl_low_latency_fifo_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                                                   ; Unassigned ; 4       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|thei_llvm_fpga_mem_memdep_atax8|thei_llvm_fpga_mem_memdep_atax1|pipelined_write|nop_fifo|llreg.acl_low_latency_fifo_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                                                        ; Unassigned ; 4       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|thei_llvm_fpga_mem_unnamed_atax6_atax6|thei_llvm_fpga_mem_unnamed_atax6_atax1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                                               ; Unassigned ; 16      ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|thei_llvm_fpga_mem_unnamed_atax6_atax6|thei_llvm_fpga_mem_unnamed_atax6_atax1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst|INCR_DECR.lo_3_0                                                                                                                                                                                                                                                                           ; Unassigned ; 4       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|thei_llvm_fpga_mem_unnamed_atax6_atax6|thei_llvm_fpga_mem_unnamed_atax6_atax1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                               ; Unassigned ; 7       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|thei_llvm_fpga_mem_unnamed_atax6_atax6|thei_llvm_fpga_mem_unnamed_atax6_atax1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|feed_prefetch_ES                                                                                                                                                                                                                                                                                           ; Unassigned ; 8       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|thei_llvm_fpga_mem_unnamed_atax6_atax6|thei_llvm_fpga_mem_unnamed_atax6_atax1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|INCR_DECR.lo_3_0                                                                                                                                                                                                                                                         ; Unassigned ; 4       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|thei_llvm_fpga_mem_unnamed_atax6_atax6|thei_llvm_fpga_mem_unnamed_atax6_atax1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                             ; Unassigned ; 8       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|thei_llvm_fpga_mem_unnamed_atax6_atax6|thei_llvm_fpga_mem_unnamed_atax6_atax1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|i68~0                                                                                                                                                                                                                                                                                                      ; Unassigned ; 35      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|thei_llvm_fpga_mem_unnamed_atax6_atax6|thei_llvm_fpga_mem_unnamed_atax6_atax1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|resetn_delayed[1]                                                                                                                                                                                                                                                                                          ; Unassigned ; 3       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|thei_llvm_fpga_mem_unnamed_atax6_atax6|thei_llvm_fpga_mem_unnamed_atax6_atax1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|write_into_fifo_EV                                                                                                                                                                                                                                                                                         ; Unassigned ; 41      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|thei_llvm_fpga_mem_unnamed_atax6_atax6|thei_llvm_fpga_mem_unnamed_atax6_atax1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                                              ; Unassigned ; 16      ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|thei_llvm_fpga_mem_unnamed_atax6_atax6|thei_llvm_fpga_mem_unnamed_atax6_atax1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst|INCR_DECR.lo_3_0                                                                                                                                                                                                                                                                          ; Unassigned ; 4       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|thei_llvm_fpga_mem_unnamed_atax6_atax6|thei_llvm_fpga_mem_unnamed_atax6_atax1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                              ; Unassigned ; 7       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|thei_llvm_fpga_mem_unnamed_atax6_atax6|thei_llvm_fpga_mem_unnamed_atax6_atax1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|feed_prefetch_ES                                                                                                                                                                                                                                                                                          ; Unassigned ; 8       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|thei_llvm_fpga_mem_unnamed_atax6_atax6|thei_llvm_fpga_mem_unnamed_atax6_atax1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|INCR_DECR.lo_3_0                                                                                                                                                                                                                                                        ; Unassigned ; 4       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|thei_llvm_fpga_mem_unnamed_atax6_atax6|thei_llvm_fpga_mem_unnamed_atax6_atax1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                            ; Unassigned ; 8       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|thei_llvm_fpga_mem_unnamed_atax6_atax6|thei_llvm_fpga_mem_unnamed_atax6_atax1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|resetn_delayed[1]                                                                                                                                                                                                                                                                                         ; Unassigned ; 3       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|thei_llvm_fpga_mem_unnamed_atax6_atax6|thei_llvm_fpga_mem_unnamed_atax6_atax1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|try_feed_prefetch_ES                                                                                                                                                                                                                                                                                      ; Unassigned ; 64      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|thei_llvm_fpga_mem_unnamed_atax6_atax6|thei_llvm_fpga_mem_unnamed_atax6_atax1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                                       ; Unassigned ; 20      ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|thei_llvm_fpga_mem_unnamed_atax6_atax6|thei_llvm_fpga_mem_unnamed_atax6_atax1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|advance_write_addr~0                                                                                                                                                                                                                                                                               ; Unassigned ; 5       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|thei_llvm_fpga_mem_unnamed_atax6_atax6|thei_llvm_fpga_mem_unnamed_atax6_atax1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst|INCR_DECR.lo_3_0                                                                                                                                                                                                                                            ; Unassigned ; 4       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|thei_llvm_fpga_mem_unnamed_atax6_atax6|thei_llvm_fpga_mem_unnamed_atax6_atax1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                ; Unassigned ; 7       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|thei_llvm_fpga_mem_unnamed_atax6_atax6|thei_llvm_fpga_mem_unnamed_atax6_atax1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_real_stall_out.stall_out_inst|INCR_DECR.lo_3_0                                                                                                                                                                                                                                                 ; Unassigned ; 4       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|thei_llvm_fpga_mem_unnamed_atax6_atax6|thei_llvm_fpga_mem_unnamed_atax6_atax1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                     ; Unassigned ; 8       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|thei_llvm_fpga_mem_unnamed_atax6_atax6|thei_llvm_fpga_mem_unnamed_atax6_atax1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|lfsr_addr_b_incr~0                                                                                                                                                                                                                                                                                 ; Unassigned ; 5       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|thei_llvm_fpga_mem_unnamed_atax6_atax6|thei_llvm_fpga_mem_unnamed_atax6_atax1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                                       ; Unassigned ; 19      ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|thei_llvm_fpga_mem_unnamed_atax6_atax6|thei_llvm_fpga_mem_unnamed_atax6_atax1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|advance_write_addr~0                                                                                                                                                                                                                                                                               ; Unassigned ; 5       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|thei_llvm_fpga_mem_unnamed_atax6_atax6|thei_llvm_fpga_mem_unnamed_atax6_atax1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst|INCR_DECR.lo_3_0                                                                                                                                                                                                                                            ; Unassigned ; 4       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|thei_llvm_fpga_mem_unnamed_atax6_atax6|thei_llvm_fpga_mem_unnamed_atax6_atax1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                ; Unassigned ; 7       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|thei_llvm_fpga_mem_unnamed_atax6_atax6|thei_llvm_fpga_mem_unnamed_atax6_atax1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|lfsr_addr_b_incr~0                                                                                                                                                                                                                                                                                 ; Unassigned ; 5       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|thei_llvm_fpga_mem_unnamed_atax6_atax6|thei_llvm_fpga_mem_unnamed_atax6_atax1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|ram_wr_en_E                                                                                                                                                                                                                                                                                        ; Unassigned ; 5       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|thei_llvm_fpga_mem_unnamed_atax6_atax6|thereaddata_reg_unnamed_atax6_atax0|readdata_reg_unnamed_atax6_atax0_valid_reg_and_stall_in_q[0]                                                                                                                                                                                                                                                                                                      ; Unassigned ; 34      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|thei_llvm_fpga_push_i32_i_040_push17_atax21|thei_llvm_fpga_push_i32_i_040_push17_atax1|fifo|fifo|fifo|data_new[0]                                                                                                                                                                                                                                                                                                                            ; Unassigned ; 32      ; Sync. load                 ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|thei_llvm_fpga_push_i32_i_040_push17_atax21|thei_llvm_fpga_push_i32_i_040_push17_atax1|fifo|fifo|fifo|i14                                                                                                                                                                                                                                                                                                                                    ; Unassigned ; 32      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|thei_llvm_fpga_push_i32_i_040_push17_atax21|thei_llvm_fpga_push_i32_i_040_push17_atax1|fifo|fifo|fifo|i5                                                                                                                                                                                                                                                                                                                                     ; Unassigned ; 5       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|thei_llvm_fpga_push_i32_i_040_push17_atax21|thei_llvm_fpga_push_i32_i_040_push17_atax1|fifo|fifo|fifo|i9                                                                                                                                                                                                                                                                                                                                     ; Unassigned ; 32      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|thei_llvm_fpga_push_i32_i_040_push17_atax21|thei_llvm_fpga_push_i32_i_040_push17_atax1|fifo|staging_reg|r_valid                                                                                                                                                                                                                                                                                                                              ; Unassigned ; 79      ; Clock enable, Sync. load   ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|thei_llvm_fpga_push_i7_fpga_indvars_iv8_push16_atax19|thei_llvm_fpga_push_i7_fpga_indvars_iv8_push16_atax1|fifo|fifo|fifo|data_new[0]                                                                                                                                                                                                                                                                                                        ; Unassigned ; 7       ; Sync. load                 ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|thei_llvm_fpga_push_i7_fpga_indvars_iv8_push16_atax19|thei_llvm_fpga_push_i7_fpga_indvars_iv8_push16_atax1|fifo|fifo|fifo|i14                                                                                                                                                                                                                                                                                                                ; Unassigned ; 7       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|thei_llvm_fpga_push_i7_fpga_indvars_iv8_push16_atax19|thei_llvm_fpga_push_i7_fpga_indvars_iv8_push16_atax1|fifo|fifo|fifo|i5                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 5       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|thei_llvm_fpga_push_i7_fpga_indvars_iv8_push16_atax19|thei_llvm_fpga_push_i7_fpga_indvars_iv8_push16_atax1|fifo|fifo|fifo|i9                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 7       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|thei_llvm_fpga_push_i7_fpga_indvars_iv8_push16_atax19|thei_llvm_fpga_push_i7_fpga_indvars_iv8_push16_atax1|fifo|staging_reg|r_valid                                                                                                                                                                                                                                                                                                          ; Unassigned ; 28      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|theredist0_i_arrayidx21_atax0_shift_join_x_q_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                                                                              ; Unassigned ; 24      ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|theredist0_i_arrayidx21_atax0_shift_join_x_q_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|INCR_DECR.lo_3_0                                                                                                                                                                                                                                                                                                          ; Unassigned ; 5       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|theredist0_i_arrayidx21_atax0_shift_join_x_q_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                                                              ; Unassigned ; 9       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|theredist0_i_arrayidx21_atax0_shift_join_x_q_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|feed_prefetch_ES                                                                                                                                                                                                                                                                                                                          ; Unassigned ; 15      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|theredist0_i_arrayidx21_atax0_shift_join_x_q_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|INCR_DECR.lo_3_0                                                                                                                                                                                                                                                                                        ; Unassigned ; 5       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|theredist0_i_arrayidx21_atax0_shift_join_x_q_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                                            ; Unassigned ; 10      ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|theredist0_i_arrayidx21_atax0_shift_join_x_q_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|i72~0                                                                                                                                                                                                                                                                                                                                     ; Unassigned ; 11      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|theredist0_i_arrayidx21_atax0_shift_join_x_q_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|resetn_delayed[1]                                                                                                                                                                                                                                                                                                                         ; Unassigned ; 3       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|theredist0_i_arrayidx21_atax0_shift_join_x_q_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|write_into_fifo_EV~0                                                                                                                                                                                                                                                                                                                      ; Unassigned ; 16      ; Clock enable, Write enable ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|theredist1_i_notcmp77_atax16_q_33_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                                                                                            ; Unassigned ; 19      ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|theredist1_i_notcmp77_atax16_q_33_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|INCR_DECR.lo_3_0                                                                                                                                                                                                                                                                                                                        ; Unassigned ; 5       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|theredist1_i_notcmp77_atax16_q_33_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                                                                            ; Unassigned ; 9       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|theredist1_i_notcmp77_atax16_q_33_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|feed_prefetch_ES                                                                                                                                                                                                                                                                                                                                        ; Unassigned ; 7       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|theredist1_i_notcmp77_atax16_q_33_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|INCR_DECR.lo_3_0                                                                                                                                                                                                                                                                                                      ; Unassigned ; 5       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|theredist1_i_notcmp77_atax16_q_33_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                                                          ; Unassigned ; 10      ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|theredist1_i_notcmp77_atax16_q_33_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|i72~0                                                                                                                                                                                                                                                                                                                                                   ; Unassigned ; 3       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|theredist1_i_notcmp77_atax16_q_33_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|resetn_delayed[1]                                                                                                                                                                                                                                                                                                                                       ; Unassigned ; 3       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|theredist1_i_notcmp77_atax16_q_33_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|write_into_fifo_EV                                                                                                                                                                                                                                                                                                                                      ; Unassigned ; 11      ; Clock enable, Write enable ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|theredist2_i_idxprom_atax4_vt_join_q_33_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                                                                                      ; Unassigned ; 74      ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|theredist2_i_idxprom_atax4_vt_join_q_33_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|INCR_DECR.lo_3_0                                                                                                                                                                                                                                                                                                                  ; Unassigned ; 5       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|theredist2_i_idxprom_atax4_vt_join_q_33_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                                                                      ; Unassigned ; 9       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|theredist2_i_idxprom_atax4_vt_join_q_33_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|feed_prefetch_ES                                                                                                                                                                                                                                                                                                                                  ; Unassigned ; 62      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|theredist2_i_idxprom_atax4_vt_join_q_33_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|INCR_DECR.lo_3_0                                                                                                                                                                                                                                                                                                ; Unassigned ; 5       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|theredist2_i_idxprom_atax4_vt_join_q_33_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                                                    ; Unassigned ; 10      ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|theredist2_i_idxprom_atax4_vt_join_q_33_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|i72~0                                                                                                                                                                                                                                                                                                                                             ; Unassigned ; 58      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|theredist2_i_idxprom_atax4_vt_join_q_33_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|resetn_delayed[1]                                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 3       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B3_aunroll_x|thebb_atax_B3_stall_region|theredist2_i_idxprom_atax4_vt_join_q_33_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|write_into_fifo_EV~0                                                                                                                                                                                                                                                                                                                              ; Unassigned ; 66      ; Clock enable, Write enable ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|theatax_B4_branch|not_valid_or_not_stall_0_q[0]                                                                                                                                                                                                                                                                                                                                                                                                                         ; Unassigned ; 6       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|theatax_B4_merge_reg_aunroll_x|stall_in_not_or_atax_B4_merge_reg_valid_reg_q[0]~0                                                                                                                                                                                                                                                                                                                                                            ; Unassigned ; 61      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                                                                                                         ; Unassigned ; 29      ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|INCR_DECR.lo_3_0                                                                                                                                                                                                                                                                                                                                     ; Unassigned ; 5       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                                                                                         ; Unassigned ; 9       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|feed_prefetch_ES                                                                                                                                                                                                                                                                                                                                                     ; Unassigned ; 20      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|INCR_DECR.lo_3_0                                                                                                                                                                                                                                                                                                                   ; Unassigned ; 5       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                                                                       ; Unassigned ; 10      ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|resetn_delayed[1]                                                                                                                                                                                                                                                                                                                                                    ; Unassigned ; 3       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|try_feed_prefetch_ES                                                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 14      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|write_into_fifo_EV~0                                                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 21      ; Clock enable, Write enable ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                                                                                                         ; Unassigned ; 20      ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|INCR_DECR.lo_3_0                                                                                                                                                                                                                                                                                                                                     ; Unassigned ; 5       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                                                                                         ; Unassigned ; 9       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|feed_prefetch_ES                                                                                                                                                                                                                                                                                                                                                     ; Unassigned ; 11      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|INCR_DECR.lo_3_0                                                                                                                                                                                                                                                                                                                   ; Unassigned ; 5       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                                                                       ; Unassigned ; 10      ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|resetn_delayed[1]                                                                                                                                                                                                                                                                                                                                                    ; Unassigned ; 3       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|try_feed_prefetch_ES                                                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 4       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|write_into_fifo_EV~0                                                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 12      ; Clock enable, Write enable ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_memdep_1_atax9_aunroll_x|thei_llvm_fpga_mem_memdep_1_atax1|pipelined_write|nop_fifo|llreg.acl_low_latency_fifo_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                                          ; Unassigned ; 4       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax10_atax6|thei_llvm_fpga_mem_unnamed_atax10_atax1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                                             ; Unassigned ; 16      ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax10_atax6|thei_llvm_fpga_mem_unnamed_atax10_atax1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst|INCR_DECR.lo_3_0                                                                                                                                                                                                                                                                         ; Unassigned ; 4       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax10_atax6|thei_llvm_fpga_mem_unnamed_atax10_atax1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                             ; Unassigned ; 7       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax10_atax6|thei_llvm_fpga_mem_unnamed_atax10_atax1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|feed_prefetch_ES                                                                                                                                                                                                                                                                                         ; Unassigned ; 8       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax10_atax6|thei_llvm_fpga_mem_unnamed_atax10_atax1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|INCR_DECR.lo_3_0                                                                                                                                                                                                                                                       ; Unassigned ; 4       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax10_atax6|thei_llvm_fpga_mem_unnamed_atax10_atax1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                           ; Unassigned ; 8       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax10_atax6|thei_llvm_fpga_mem_unnamed_atax10_atax1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|i68~0                                                                                                                                                                                                                                                                                                    ; Unassigned ; 34      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax10_atax6|thei_llvm_fpga_mem_unnamed_atax10_atax1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|resetn_delayed[1]                                                                                                                                                                                                                                                                                        ; Unassigned ; 3       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax10_atax6|thei_llvm_fpga_mem_unnamed_atax10_atax1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|write_into_fifo_EV                                                                                                                                                                                                                                                                                       ; Unassigned ; 41      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax10_atax6|thei_llvm_fpga_mem_unnamed_atax10_atax1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                                            ; Unassigned ; 16      ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax10_atax6|thei_llvm_fpga_mem_unnamed_atax10_atax1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst|INCR_DECR.lo_3_0                                                                                                                                                                                                                                                                        ; Unassigned ; 4       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax10_atax6|thei_llvm_fpga_mem_unnamed_atax10_atax1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                            ; Unassigned ; 7       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax10_atax6|thei_llvm_fpga_mem_unnamed_atax10_atax1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|feed_prefetch_ES                                                                                                                                                                                                                                                                                        ; Unassigned ; 8       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax10_atax6|thei_llvm_fpga_mem_unnamed_atax10_atax1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|INCR_DECR.lo_3_0                                                                                                                                                                                                                                                      ; Unassigned ; 4       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax10_atax6|thei_llvm_fpga_mem_unnamed_atax10_atax1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                          ; Unassigned ; 8       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax10_atax6|thei_llvm_fpga_mem_unnamed_atax10_atax1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|resetn_delayed[1]                                                                                                                                                                                                                                                                                       ; Unassigned ; 3       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax10_atax6|thei_llvm_fpga_mem_unnamed_atax10_atax1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|try_feed_prefetch_ES                                                                                                                                                                                                                                                                                    ; Unassigned ; 64      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax10_atax6|thei_llvm_fpga_mem_unnamed_atax10_atax1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|write_into_fifo_EV~1                                                                                                                                                                                                                                                                                    ; Unassigned ; 71      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax10_atax6|thei_llvm_fpga_mem_unnamed_atax10_atax1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                                     ; Unassigned ; 21      ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax10_atax6|thei_llvm_fpga_mem_unnamed_atax10_atax1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|advance_write_addr~0                                                                                                                                                                                                                                                                             ; Unassigned ; 5       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax10_atax6|thei_llvm_fpga_mem_unnamed_atax10_atax1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst|INCR_DECR.lo_3_0                                                                                                                                                                                                                                          ; Unassigned ; 4       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax10_atax6|thei_llvm_fpga_mem_unnamed_atax10_atax1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                              ; Unassigned ; 7       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax10_atax6|thei_llvm_fpga_mem_unnamed_atax10_atax1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_real_stall_out.stall_out_inst|INCR_DECR.lo_3_0                                                                                                                                                                                                                                               ; Unassigned ; 4       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax10_atax6|thei_llvm_fpga_mem_unnamed_atax10_atax1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                   ; Unassigned ; 8       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax10_atax6|thei_llvm_fpga_mem_unnamed_atax10_atax1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|lfsr_addr_b_incr~0                                                                                                                                                                                                                                                                               ; Unassigned ; 5       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax10_atax6|thei_llvm_fpga_mem_unnamed_atax10_atax1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|ram_wr_en_E                                                                                                                                                                                                                                                                                      ; Unassigned ; 9       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax10_atax6|thei_llvm_fpga_mem_unnamed_atax10_atax1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                                     ; Unassigned ; 19      ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax10_atax6|thei_llvm_fpga_mem_unnamed_atax10_atax1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|advance_write_addr~0                                                                                                                                                                                                                                                                             ; Unassigned ; 5       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax10_atax6|thei_llvm_fpga_mem_unnamed_atax10_atax1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst|INCR_DECR.lo_3_0                                                                                                                                                                                                                                          ; Unassigned ; 4       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax10_atax6|thei_llvm_fpga_mem_unnamed_atax10_atax1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                              ; Unassigned ; 7       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax10_atax6|thei_llvm_fpga_mem_unnamed_atax10_atax1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|lfsr_addr_b_incr~0                                                                                                                                                                                                                                                                               ; Unassigned ; 5       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax10_atax6|thei_llvm_fpga_mem_unnamed_atax10_atax1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|ram_wr_en_E                                                                                                                                                                                                                                                                                      ; Unassigned ; 5       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax10_atax6|thereaddata_reg_unnamed_atax10_atax3|readdata_reg_unnamed_atax10_atax3_valid_reg_and_stall_in_q[0]                                                                                                                                                                                                                                                                                                   ; Unassigned ; 40      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax11_atax7|thei_llvm_fpga_mem_unnamed_atax11_atax1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                                             ; Unassigned ; 16      ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax11_atax7|thei_llvm_fpga_mem_unnamed_atax11_atax1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst|INCR_DECR.lo_3_0                                                                                                                                                                                                                                                                         ; Unassigned ; 4       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax11_atax7|thei_llvm_fpga_mem_unnamed_atax11_atax1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                             ; Unassigned ; 7       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax11_atax7|thei_llvm_fpga_mem_unnamed_atax11_atax1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|feed_prefetch_ES                                                                                                                                                                                                                                                                                         ; Unassigned ; 8       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax11_atax7|thei_llvm_fpga_mem_unnamed_atax11_atax1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|INCR_DECR.lo_3_0                                                                                                                                                                                                                                                       ; Unassigned ; 4       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax11_atax7|thei_llvm_fpga_mem_unnamed_atax11_atax1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                           ; Unassigned ; 8       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax11_atax7|thei_llvm_fpga_mem_unnamed_atax11_atax1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|i68~0                                                                                                                                                                                                                                                                                                    ; Unassigned ; 34      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax11_atax7|thei_llvm_fpga_mem_unnamed_atax11_atax1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|resetn_delayed[1]                                                                                                                                                                                                                                                                                        ; Unassigned ; 3       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax11_atax7|thei_llvm_fpga_mem_unnamed_atax11_atax1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|write_into_fifo_EV                                                                                                                                                                                                                                                                                       ; Unassigned ; 41      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax11_atax7|thei_llvm_fpga_mem_unnamed_atax11_atax1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                                            ; Unassigned ; 16      ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax11_atax7|thei_llvm_fpga_mem_unnamed_atax11_atax1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst|INCR_DECR.lo_3_0                                                                                                                                                                                                                                                                        ; Unassigned ; 4       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax11_atax7|thei_llvm_fpga_mem_unnamed_atax11_atax1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                            ; Unassigned ; 7       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax11_atax7|thei_llvm_fpga_mem_unnamed_atax11_atax1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|feed_prefetch_ES                                                                                                                                                                                                                                                                                        ; Unassigned ; 8       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax11_atax7|thei_llvm_fpga_mem_unnamed_atax11_atax1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|INCR_DECR.lo_3_0                                                                                                                                                                                                                                                      ; Unassigned ; 4       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax11_atax7|thei_llvm_fpga_mem_unnamed_atax11_atax1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                          ; Unassigned ; 8       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax11_atax7|thei_llvm_fpga_mem_unnamed_atax11_atax1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|resetn_delayed[1]                                                                                                                                                                                                                                                                                       ; Unassigned ; 3       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax11_atax7|thei_llvm_fpga_mem_unnamed_atax11_atax1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|try_feed_prefetch_ES                                                                                                                                                                                                                                                                                    ; Unassigned ; 64      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax11_atax7|thei_llvm_fpga_mem_unnamed_atax11_atax1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|write_into_fifo_EV~1                                                                                                                                                                                                                                                                                    ; Unassigned ; 71      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax11_atax7|thei_llvm_fpga_mem_unnamed_atax11_atax1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                                     ; Unassigned ; 21      ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax11_atax7|thei_llvm_fpga_mem_unnamed_atax11_atax1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|advance_write_addr~0                                                                                                                                                                                                                                                                             ; Unassigned ; 5       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax11_atax7|thei_llvm_fpga_mem_unnamed_atax11_atax1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst|INCR_DECR.lo_3_0                                                                                                                                                                                                                                          ; Unassigned ; 4       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax11_atax7|thei_llvm_fpga_mem_unnamed_atax11_atax1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                              ; Unassigned ; 7       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax11_atax7|thei_llvm_fpga_mem_unnamed_atax11_atax1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_real_stall_out.stall_out_inst|INCR_DECR.lo_3_0                                                                                                                                                                                                                                               ; Unassigned ; 4       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax11_atax7|thei_llvm_fpga_mem_unnamed_atax11_atax1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                   ; Unassigned ; 8       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax11_atax7|thei_llvm_fpga_mem_unnamed_atax11_atax1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|lfsr_addr_b_incr~0                                                                                                                                                                                                                                                                               ; Unassigned ; 5       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax11_atax7|thei_llvm_fpga_mem_unnamed_atax11_atax1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|ram_wr_en_E                                                                                                                                                                                                                                                                                      ; Unassigned ; 9       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax11_atax7|thei_llvm_fpga_mem_unnamed_atax11_atax1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                                     ; Unassigned ; 19      ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax11_atax7|thei_llvm_fpga_mem_unnamed_atax11_atax1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|advance_write_addr~0                                                                                                                                                                                                                                                                             ; Unassigned ; 5       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax11_atax7|thei_llvm_fpga_mem_unnamed_atax11_atax1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst|INCR_DECR.lo_3_0                                                                                                                                                                                                                                          ; Unassigned ; 4       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax11_atax7|thei_llvm_fpga_mem_unnamed_atax11_atax1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                              ; Unassigned ; 7       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax11_atax7|thei_llvm_fpga_mem_unnamed_atax11_atax1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|lfsr_addr_b_incr~0                                                                                                                                                                                                                                                                               ; Unassigned ; 5       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax11_atax7|thei_llvm_fpga_mem_unnamed_atax11_atax1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|ram_wr_en_E                                                                                                                                                                                                                                                                                      ; Unassigned ; 5       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax11_atax7|thereaddata_reg_unnamed_atax11_atax4|readdata_reg_unnamed_atax11_atax4_valid_reg_and_stall_in_q[0]                                                                                                                                                                                                                                                                                                   ; Unassigned ; 40      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax8_atax3|thei_llvm_fpga_mem_unnamed_atax8_atax1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                                               ; Unassigned ; 16      ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax8_atax3|thei_llvm_fpga_mem_unnamed_atax8_atax1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst|INCR_DECR.lo_3_0                                                                                                                                                                                                                                                                           ; Unassigned ; 4       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax8_atax3|thei_llvm_fpga_mem_unnamed_atax8_atax1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                               ; Unassigned ; 7       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax8_atax3|thei_llvm_fpga_mem_unnamed_atax8_atax1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|feed_prefetch_ES                                                                                                                                                                                                                                                                                           ; Unassigned ; 8       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax8_atax3|thei_llvm_fpga_mem_unnamed_atax8_atax1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|INCR_DECR.lo_3_0                                                                                                                                                                                                                                                         ; Unassigned ; 4       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax8_atax3|thei_llvm_fpga_mem_unnamed_atax8_atax1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                             ; Unassigned ; 8       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax8_atax3|thei_llvm_fpga_mem_unnamed_atax8_atax1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|i68~0                                                                                                                                                                                                                                                                                                      ; Unassigned ; 34      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax8_atax3|thei_llvm_fpga_mem_unnamed_atax8_atax1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|resetn_delayed[1]                                                                                                                                                                                                                                                                                          ; Unassigned ; 3       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax8_atax3|thei_llvm_fpga_mem_unnamed_atax8_atax1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|write_into_fifo_EV                                                                                                                                                                                                                                                                                         ; Unassigned ; 41      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax8_atax3|thei_llvm_fpga_mem_unnamed_atax8_atax1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                                              ; Unassigned ; 16      ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax8_atax3|thei_llvm_fpga_mem_unnamed_atax8_atax1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst|INCR_DECR.lo_3_0                                                                                                                                                                                                                                                                          ; Unassigned ; 4       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax8_atax3|thei_llvm_fpga_mem_unnamed_atax8_atax1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                              ; Unassigned ; 7       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax8_atax3|thei_llvm_fpga_mem_unnamed_atax8_atax1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|feed_prefetch_ES                                                                                                                                                                                                                                                                                          ; Unassigned ; 8       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax8_atax3|thei_llvm_fpga_mem_unnamed_atax8_atax1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|INCR_DECR.lo_3_0                                                                                                                                                                                                                                                        ; Unassigned ; 4       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax8_atax3|thei_llvm_fpga_mem_unnamed_atax8_atax1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                            ; Unassigned ; 8       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax8_atax3|thei_llvm_fpga_mem_unnamed_atax8_atax1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|resetn_delayed[1]                                                                                                                                                                                                                                                                                         ; Unassigned ; 3       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax8_atax3|thei_llvm_fpga_mem_unnamed_atax8_atax1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|try_feed_prefetch_ES                                                                                                                                                                                                                                                                                      ; Unassigned ; 64      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax8_atax3|thei_llvm_fpga_mem_unnamed_atax8_atax1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|write_into_fifo_EV~1                                                                                                                                                                                                                                                                                      ; Unassigned ; 71      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax8_atax3|thei_llvm_fpga_mem_unnamed_atax8_atax1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                                       ; Unassigned ; 21      ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax8_atax3|thei_llvm_fpga_mem_unnamed_atax8_atax1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|advance_write_addr~0                                                                                                                                                                                                                                                                               ; Unassigned ; 5       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax8_atax3|thei_llvm_fpga_mem_unnamed_atax8_atax1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst|INCR_DECR.lo_3_0                                                                                                                                                                                                                                            ; Unassigned ; 4       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax8_atax3|thei_llvm_fpga_mem_unnamed_atax8_atax1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                ; Unassigned ; 7       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax8_atax3|thei_llvm_fpga_mem_unnamed_atax8_atax1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_real_stall_out.stall_out_inst|INCR_DECR.lo_3_0                                                                                                                                                                                                                                                 ; Unassigned ; 4       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax8_atax3|thei_llvm_fpga_mem_unnamed_atax8_atax1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                     ; Unassigned ; 8       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax8_atax3|thei_llvm_fpga_mem_unnamed_atax8_atax1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|lfsr_addr_b_incr~0                                                                                                                                                                                                                                                                                 ; Unassigned ; 5       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax8_atax3|thei_llvm_fpga_mem_unnamed_atax8_atax1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|ram_wr_en_E                                                                                                                                                                                                                                                                                        ; Unassigned ; 9       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax8_atax3|thei_llvm_fpga_mem_unnamed_atax8_atax1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                                       ; Unassigned ; 19      ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax8_atax3|thei_llvm_fpga_mem_unnamed_atax8_atax1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|advance_write_addr~0                                                                                                                                                                                                                                                                               ; Unassigned ; 5       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax8_atax3|thei_llvm_fpga_mem_unnamed_atax8_atax1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst|INCR_DECR.lo_3_0                                                                                                                                                                                                                                            ; Unassigned ; 4       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax8_atax3|thei_llvm_fpga_mem_unnamed_atax8_atax1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                ; Unassigned ; 7       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax8_atax3|thei_llvm_fpga_mem_unnamed_atax8_atax1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|lfsr_addr_b_incr~0                                                                                                                                                                                                                                                                                 ; Unassigned ; 5       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax8_atax3|thei_llvm_fpga_mem_unnamed_atax8_atax1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|ram_wr_en_E                                                                                                                                                                                                                                                                                        ; Unassigned ; 5       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax8_atax3|thereaddata_reg_unnamed_atax8_atax1|readdata_reg_unnamed_atax8_atax1_valid_reg_and_stall_in_q[0]                                                                                                                                                                                                                                                                                                      ; Unassigned ; 40      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax9_atax5|thei_llvm_fpga_mem_unnamed_atax9_atax1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                                               ; Unassigned ; 16      ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax9_atax5|thei_llvm_fpga_mem_unnamed_atax9_atax1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst|INCR_DECR.lo_3_0                                                                                                                                                                                                                                                                           ; Unassigned ; 4       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax9_atax5|thei_llvm_fpga_mem_unnamed_atax9_atax1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                               ; Unassigned ; 7       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax9_atax5|thei_llvm_fpga_mem_unnamed_atax9_atax1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|feed_prefetch_ES                                                                                                                                                                                                                                                                                           ; Unassigned ; 8       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax9_atax5|thei_llvm_fpga_mem_unnamed_atax9_atax1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|INCR_DECR.lo_3_0                                                                                                                                                                                                                                                         ; Unassigned ; 4       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax9_atax5|thei_llvm_fpga_mem_unnamed_atax9_atax1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                             ; Unassigned ; 8       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax9_atax5|thei_llvm_fpga_mem_unnamed_atax9_atax1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|i68~0                                                                                                                                                                                                                                                                                                      ; Unassigned ; 34      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax9_atax5|thei_llvm_fpga_mem_unnamed_atax9_atax1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|resetn_delayed[1]                                                                                                                                                                                                                                                                                          ; Unassigned ; 3       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax9_atax5|thei_llvm_fpga_mem_unnamed_atax9_atax1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|write_into_fifo_EV                                                                                                                                                                                                                                                                                         ; Unassigned ; 41      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax9_atax5|thei_llvm_fpga_mem_unnamed_atax9_atax1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                                              ; Unassigned ; 16      ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax9_atax5|thei_llvm_fpga_mem_unnamed_atax9_atax1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst|INCR_DECR.lo_3_0                                                                                                                                                                                                                                                                          ; Unassigned ; 4       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax9_atax5|thei_llvm_fpga_mem_unnamed_atax9_atax1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                              ; Unassigned ; 7       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax9_atax5|thei_llvm_fpga_mem_unnamed_atax9_atax1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|feed_prefetch_ES                                                                                                                                                                                                                                                                                          ; Unassigned ; 8       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax9_atax5|thei_llvm_fpga_mem_unnamed_atax9_atax1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|INCR_DECR.lo_3_0                                                                                                                                                                                                                                                        ; Unassigned ; 4       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax9_atax5|thei_llvm_fpga_mem_unnamed_atax9_atax1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                            ; Unassigned ; 8       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax9_atax5|thei_llvm_fpga_mem_unnamed_atax9_atax1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|resetn_delayed[1]                                                                                                                                                                                                                                                                                         ; Unassigned ; 3       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax9_atax5|thei_llvm_fpga_mem_unnamed_atax9_atax1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|try_feed_prefetch_ES                                                                                                                                                                                                                                                                                      ; Unassigned ; 64      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax9_atax5|thei_llvm_fpga_mem_unnamed_atax9_atax1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|write_into_fifo_EV~1                                                                                                                                                                                                                                                                                      ; Unassigned ; 71      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax9_atax5|thei_llvm_fpga_mem_unnamed_atax9_atax1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                                       ; Unassigned ; 21      ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax9_atax5|thei_llvm_fpga_mem_unnamed_atax9_atax1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|advance_write_addr~0                                                                                                                                                                                                                                                                               ; Unassigned ; 5       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax9_atax5|thei_llvm_fpga_mem_unnamed_atax9_atax1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst|INCR_DECR.lo_3_0                                                                                                                                                                                                                                            ; Unassigned ; 4       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax9_atax5|thei_llvm_fpga_mem_unnamed_atax9_atax1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                ; Unassigned ; 7       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax9_atax5|thei_llvm_fpga_mem_unnamed_atax9_atax1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_real_stall_out.stall_out_inst|INCR_DECR.lo_3_0                                                                                                                                                                                                                                                 ; Unassigned ; 4       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax9_atax5|thei_llvm_fpga_mem_unnamed_atax9_atax1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                     ; Unassigned ; 8       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax9_atax5|thei_llvm_fpga_mem_unnamed_atax9_atax1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|lfsr_addr_b_incr~0                                                                                                                                                                                                                                                                                 ; Unassigned ; 5       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax9_atax5|thei_llvm_fpga_mem_unnamed_atax9_atax1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|ram_wr_en_E                                                                                                                                                                                                                                                                                        ; Unassigned ; 9       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax9_atax5|thei_llvm_fpga_mem_unnamed_atax9_atax1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                                       ; Unassigned ; 19      ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax9_atax5|thei_llvm_fpga_mem_unnamed_atax9_atax1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|advance_write_addr~0                                                                                                                                                                                                                                                                               ; Unassigned ; 5       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax9_atax5|thei_llvm_fpga_mem_unnamed_atax9_atax1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst|INCR_DECR.lo_3_0                                                                                                                                                                                                                                            ; Unassigned ; 4       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax9_atax5|thei_llvm_fpga_mem_unnamed_atax9_atax1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                ; Unassigned ; 7       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax9_atax5|thei_llvm_fpga_mem_unnamed_atax9_atax1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|lfsr_addr_b_incr~0                                                                                                                                                                                                                                                                                 ; Unassigned ; 5       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax9_atax5|thei_llvm_fpga_mem_unnamed_atax9_atax1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|ram_wr_en_E                                                                                                                                                                                                                                                                                        ; Unassigned ; 5       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_llvm_fpga_mem_unnamed_atax9_atax5|thereaddata_reg_unnamed_atax9_atax2|readdata_reg_unnamed_atax9_atax2_valid_reg_and_stall_in_q[0]                                                                                                                                                                                                                                                                                                      ; Unassigned ; 40      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_sfc_s_c0_in_for_body9_ataxs_c0_enter12214_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body9_ataxs_c0_exit124_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body9_ataxs_c0_exit124_atax1|enable~0                                                                                                                                                                                                                        ; Unassigned ; 167     ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_sfc_s_c0_in_for_body9_ataxs_c0_enter12214_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body9_ataxs_c0_enter12214_atax0_aunroll_x|thei_llvm_fpga_ffwd_dest_s_struct_z4ataxpa64_fpfs1_inputss_unnamed_atax7_atax8_aunroll_x|thei_llvm_fpga_ffwd_dest_s_struct_z4ataxpa64_fpfs1_inputss_unnamed_atax7_atax1|stall_out                                                                                                                        ; Unassigned ; 62      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_sfc_s_c0_in_for_body9_ataxs_c0_enter12214_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body9_ataxs_c0_enter12214_atax0_aunroll_x|thei_llvm_fpga_push_i1_notcmp7789_push29_atax39|thei_llvm_fpga_push_i1_notcmp7789_push29_atax1|fifo|do_stall~0                                                                                                                                                                                           ; Unassigned ; 2       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_sfc_s_c0_in_for_body9_ataxs_c0_enter12214_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body9_ataxs_c0_enter12214_atax0_aunroll_x|thei_llvm_fpga_push_i2_cleanups68_push27_atax34|thei_llvm_fpga_push_i2_cleanups68_push27_atax1|fifo|do_stall~0                                                                                                                                                                                           ; Unassigned ; 2       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_sfc_s_c0_in_for_body9_ataxs_c0_enter12214_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body9_ataxs_c0_enter12214_atax0_aunroll_x|thei_llvm_fpga_push_i32_j_039_push26_atax26|thei_llvm_fpga_push_i32_j_039_push26_atax1|fifo|do_stall~0                                                                                                                                                                                                   ; Unassigned ; 31      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_sfc_s_c0_in_for_body9_ataxs_c0_enter12214_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body9_ataxs_c0_enter12214_atax0_aunroll_x|thei_llvm_fpga_push_i5_fpga_indvars_iv_push25_atax36|thei_llvm_fpga_push_i5_fpga_indvars_iv_push25_atax1|fifo|do_stall~0                                                                                                                                                                                 ; Unassigned ; 6       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_sfc_s_c0_in_for_body9_ataxs_c0_enter12214_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body9_ataxs_c0_enter12214_atax0_aunroll_x|thei_llvm_fpga_push_i64_idxprom88_push28_atax13|thei_llvm_fpga_push_i64_idxprom88_push28_atax1|fifo|do_stall~0                                                                                                                                                                                           ; Unassigned ; 32      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_aunroll_x|thebb_atax_B4_stall_region|thei_sfc_s_c0_in_for_body9_ataxs_c0_enter12214_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body9_ataxs_c0_enter12214_atax0_aunroll_x|thei_llvm_fpga_push_i64_idxprom88_push28_atax13|thei_llvm_fpga_push_i64_idxprom88_push28_atax1|fifo|r_data_NO_SHIFT_REG[7]~0                                                                                                                                                                             ; Unassigned ; 25      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B4_sr_1_aunroll_x|sr_valid_q[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Unassigned ; 120     ; Clock enable, Sync. load   ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B6|thebb_atax_B6_stall_region|thei_sfc_s_c0_in_for_cond24_preheader_ataxs_c0_enter12712_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond24_preheader_ataxs_c0_exit135_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond24_preheader_ataxs_c0_exit135_atax1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond24_preheader_ataxs_c0_exit135_atax0|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                 ; Unassigned ; 13      ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B6|thebb_atax_B6_stall_region|thei_sfc_s_c0_in_for_cond24_preheader_ataxs_c0_enter12712_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond24_preheader_ataxs_c0_exit135_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond24_preheader_ataxs_c0_exit135_atax1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond24_preheader_ataxs_c0_exit135_atax0|ms.acl_mid_speed_fifo_inst|addr_match_inst|INCR_DECR.lo_3_0                                             ; Unassigned ; 4       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B6|thebb_atax_B6_stall_region|thei_sfc_s_c0_in_for_cond24_preheader_ataxs_c0_enter12712_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond24_preheader_ataxs_c0_exit135_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond24_preheader_ataxs_c0_exit135_atax1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond24_preheader_ataxs_c0_exit135_atax0|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1] ; Unassigned ; 7       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B6|thebb_atax_B6_stall_region|thei_sfc_s_c0_in_for_cond24_preheader_ataxs_c0_enter12712_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond24_preheader_ataxs_c0_exit135_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond24_preheader_ataxs_c0_exit135_atax1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond24_preheader_ataxs_c0_exit135_atax0|ms.acl_mid_speed_fifo_inst|feed_prefetch_ES                                                             ; Unassigned ; 8       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B6|thebb_atax_B6_stall_region|thei_sfc_s_c0_in_for_cond24_preheader_ataxs_c0_enter12712_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond24_preheader_ataxs_c0_exit135_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond24_preheader_ataxs_c0_exit135_atax1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond24_preheader_ataxs_c0_exit135_atax0|ms.acl_mid_speed_fifo_inst|fifo_in_reset                                                                ; Unassigned ; 12      ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B6|thebb_atax_B6_stall_region|thei_sfc_s_c0_in_for_cond24_preheader_ataxs_c0_enter12712_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond24_preheader_ataxs_c0_exit135_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond24_preheader_ataxs_c0_exit135_atax1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond24_preheader_ataxs_c0_exit135_atax0|ms.acl_mid_speed_fifo_inst|try_feed_prefetch_ES                                                         ; Unassigned ; 49      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B6|thebb_atax_B6_stall_region|thei_sfc_s_c0_in_for_cond24_preheader_ataxs_c0_enter12712_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond24_preheader_ataxs_c0_exit135_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond24_preheader_ataxs_c0_exit135_atax1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond24_preheader_ataxs_c0_exit135_atax0|ms.acl_mid_speed_fifo_inst|write_into_fifo_EV                                                           ; Unassigned ; 53      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B6|thebb_atax_B6_stall_region|thei_sfc_s_c0_in_for_cond24_preheader_ataxs_c0_enter12712_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond24_preheader_ataxs_c0_enter12712_atax0_aunroll_x|redist5_i_idxprom27_atax4_vt_join_q_5_sticky_ena_q[0]                                                                                                                                                                                                                                        ; Unassigned ; 7       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B6|thebb_atax_B6_stall_region|thei_sfc_s_c0_in_for_cond24_preheader_ataxs_c0_enter12712_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond24_preheader_ataxs_c0_enter12712_atax0_aunroll_x|redist6_i_arrayidx288_atax5_vt_join_q_5_sticky_ena_q[0]                                                                                                                                                                                                                                      ; Unassigned ; 7       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B6|thebb_atax_B6_stall_region|thei_sfc_s_c0_in_for_cond24_preheader_ataxs_c0_enter12712_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond24_preheader_ataxs_c0_enter12712_atax0_aunroll_x|thei_llvm_fpga_push_i32_i_138_push19_atax15|thei_llvm_fpga_push_i32_i_138_push19_atax1|fifo|do_stall~0                                                                                                                                                                                       ; Unassigned ; 7       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B6|thebb_atax_B6_stall_region|thei_sfc_s_c0_in_for_cond24_preheader_ataxs_c0_enter12712_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond24_preheader_ataxs_c0_enter12712_atax0_aunroll_x|thei_llvm_fpga_push_i7_fpga_indvars_iv17_push18_atax13|thei_llvm_fpga_push_i7_fpga_indvars_iv17_push18_atax1|fifo|do_stall~0                                                                                                                                                                 ; Unassigned ; 8       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7_sr_1_aunroll_x|sr_valid_q[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Unassigned ; 101     ; Clock enable, Sync. load   ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|theatax_B7_branch|not_valid_or_not_stall_0_q[0]~0                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 55      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|theatax_B7_merge_reg_aunroll_x|stall_in_not_or_atax_B7_merge_reg_valid_reg_q[0]~0                                                                                                                                                                                                                                                                                                                                                                      ; Unassigned ; 53      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body26_ataxs_c0_exit157_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body26_ataxs_c0_exit157_atax1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body26_ataxs_c0_exit157_atax0|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                         ; Unassigned ; 13      ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body26_ataxs_c0_exit157_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body26_ataxs_c0_exit157_atax1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body26_ataxs_c0_exit157_atax0|ms.acl_mid_speed_fifo_inst|addr_match_inst|INCR_DECR.lo_3_0                                                                                     ; Unassigned ; 4       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body26_ataxs_c0_exit157_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body26_ataxs_c0_exit157_atax1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body26_ataxs_c0_exit157_atax0|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                         ; Unassigned ; 7       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body26_ataxs_c0_exit157_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body26_ataxs_c0_exit157_atax1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body26_ataxs_c0_exit157_atax0|ms.acl_mid_speed_fifo_inst|feed_prefetch_ES                                                                                                     ; Unassigned ; 8       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body26_ataxs_c0_exit157_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body26_ataxs_c0_exit157_atax1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body26_ataxs_c0_exit157_atax0|ms.acl_mid_speed_fifo_inst|fifo_in_reset                                                                                                        ; Unassigned ; 5       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body26_ataxs_c0_exit157_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body26_ataxs_c0_exit157_atax1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body26_ataxs_c0_exit157_atax0|ms.acl_mid_speed_fifo_inst|i68~0                                                                                                                ; Unassigned ; 51      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body26_ataxs_c0_exit157_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body26_ataxs_c0_exit157_atax1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body26_ataxs_c0_exit157_atax0|ms.acl_mid_speed_fifo_inst|write_into_fifo_EV                                                                                                   ; Unassigned ; 54      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body26_ataxs_c0_enter14515_atax0_aunroll_x|redist20_i_llvm_fpga_pop_p67f32_arrayidx28893_pop36_atax34_out_data_out_9_sticky_ena_q[0]                                                                                                                                                                                                                        ; Unassigned ; 7       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body26_ataxs_c0_enter14515_atax0_aunroll_x|redist21_i_llvm_fpga_pop_i64_idxprom2791_pop35_atax10_out_data_out_4_sticky_ena_q[0]                                                                                                                                                                                                                             ; Unassigned ; 7       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body26_ataxs_c0_enter14515_atax0_aunroll_x|redist22_i_llvm_fpga_pop_i64_idxprom2791_pop35_atax10_out_data_out_9_sticky_ena_q[0]                                                                                                                                                                                                                             ; Unassigned ; 7       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body26_ataxs_c0_enter14515_atax0_aunroll_x|redist5_sync_together97_aunroll_x_in_c0_eni7_3_tpl_6_sticky_ena_q[0]                                                                                                                                                                                                                                             ; Unassigned ; 33      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body26_ataxs_c0_enter14515_atax0_aunroll_x|thei_llvm_fpga_mem_unnamed_atax12_atax13|thei_llvm_fpga_mem_unnamed_atax12_atax1|pipelined_read|req_fifo|llreg.acl_low_latency_fifo_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                            ; Unassigned ; 6       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body26_ataxs_c0_enter14515_atax0_aunroll_x|thei_llvm_fpga_mem_unnamed_atax12_atax13|thei_llvm_fpga_mem_unnamed_atax12_atax1|pipelined_read|req_fifo|llreg.acl_low_latency_fifo_inst|data_reg_clock_en[0]~0                                                                                                                                                  ; Unassigned ; 2       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body26_ataxs_c0_enter14515_atax0_aunroll_x|thei_llvm_fpga_mem_unnamed_atax12_atax13|thei_llvm_fpga_mem_unnamed_atax12_atax1|pipelined_read|req_fifo|llreg.acl_low_latency_fifo_inst|data_reg_clock_en_pre[1]                                                                                                                                                ; Unassigned ; 2       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body26_ataxs_c0_enter14515_atax0_aunroll_x|thei_llvm_fpga_mem_unnamed_atax12_atax13|thei_llvm_fpga_mem_unnamed_atax12_atax1|pipelined_read|req_fifo|llreg.acl_low_latency_fifo_inst|data_reg_clock_en_pre[2]                                                                                                                                                ; Unassigned ; 2       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body26_ataxs_c0_enter14515_atax0_aunroll_x|thei_llvm_fpga_mem_unnamed_atax12_atax13|thei_llvm_fpga_mem_unnamed_atax12_atax1|pipelined_read|req_fifo|llreg.acl_low_latency_fifo_inst|data_reg_clock_en_pre[3]                                                                                                                                                ; Unassigned ; 2       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body26_ataxs_c0_enter14515_atax0_aunroll_x|thei_llvm_fpga_mem_unnamed_atax12_atax13|thei_llvm_fpga_mem_unnamed_atax12_atax1|pipelined_read|req_fifo|llreg.acl_low_latency_fifo_inst|i123~1                                                                                                                                                                  ; Unassigned ; 2       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body26_ataxs_c0_enter14515_atax0_aunroll_x|thei_llvm_fpga_pipeline_keep_going44_atax6|thei_llvm_fpga_pipeline_keep_going44_atax1|push|fifo|fifo|fifo|i5                                                                                                                                                                                                     ; Unassigned ; 9       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body26_ataxs_c0_enter14515_atax0_aunroll_x|thei_llvm_fpga_push_f32_add41_push31_atax18|thei_llvm_fpga_push_f32_add41_push31_atax1|fifo|fifo|fifo|data_new[0]                                                                                                                                                                                                ; Unassigned ; 32      ; Sync. load                 ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body26_ataxs_c0_enter14515_atax0_aunroll_x|thei_llvm_fpga_push_f32_add41_push31_atax18|thei_llvm_fpga_push_f32_add41_push31_atax1|fifo|fifo|fifo|data_new[1]                                                                                                                                                                                                ; Unassigned ; 32      ; Sync. load                 ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body26_ataxs_c0_enter14515_atax0_aunroll_x|thei_llvm_fpga_push_f32_add41_push31_atax18|thei_llvm_fpga_push_f32_add41_push31_atax1|fifo|fifo|fifo|data_new[2]                                                                                                                                                                                                ; Unassigned ; 32      ; Sync. load                 ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body26_ataxs_c0_enter14515_atax0_aunroll_x|thei_llvm_fpga_push_f32_add41_push31_atax18|thei_llvm_fpga_push_f32_add41_push31_atax1|fifo|fifo|fifo|i14                                                                                                                                                                                                        ; Unassigned ; 32      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body26_ataxs_c0_enter14515_atax0_aunroll_x|thei_llvm_fpga_push_f32_add41_push31_atax18|thei_llvm_fpga_push_f32_add41_push31_atax1|fifo|fifo|fifo|i19                                                                                                                                                                                                        ; Unassigned ; 32      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body26_ataxs_c0_enter14515_atax0_aunroll_x|thei_llvm_fpga_push_f32_add41_push31_atax18|thei_llvm_fpga_push_f32_add41_push31_atax1|fifo|fifo|fifo|i24                                                                                                                                                                                                        ; Unassigned ; 32      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body26_ataxs_c0_enter14515_atax0_aunroll_x|thei_llvm_fpga_push_f32_add41_push31_atax18|thei_llvm_fpga_push_f32_add41_push31_atax1|fifo|fifo|fifo|i5                                                                                                                                                                                                         ; Unassigned ; 9       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body26_ataxs_c0_enter14515_atax0_aunroll_x|thei_llvm_fpga_push_f32_add41_push31_atax18|thei_llvm_fpga_push_f32_add41_push31_atax1|fifo|fifo|fifo|i9                                                                                                                                                                                                         ; Unassigned ; 32      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body26_ataxs_c0_enter14515_atax0_aunroll_x|thei_llvm_fpga_push_f32_add41_push31_atax18|thei_llvm_fpga_push_f32_add41_push31_atax1|fifo|staging_reg|r_valid                                                                                                                                                                                                  ; Unassigned ; 84      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body26_ataxs_c0_enter14515_atax0_aunroll_x|thei_llvm_fpga_push_i1_exitcond1994_push37_atax37|thei_llvm_fpga_push_i1_exitcond1994_push37_atax1|fifo|fifo|i5                                                                                                                                                                                                  ; Unassigned ; 9       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body26_ataxs_c0_enter14515_atax0_aunroll_x|thei_llvm_fpga_push_i1_forked8790_push34_atax33|thei_llvm_fpga_push_i1_forked8790_push34_atax1|fifo|fifo|i5                                                                                                                                                                                                      ; Unassigned ; 9       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body26_ataxs_c0_enter14515_atax0_aunroll_x|thei_llvm_fpga_push_i1_lastiniteration46_atax7|thei_llvm_fpga_push_i1_lastiniteration46_atax1|fifo|fifo|i5                                                                                                                                                                                                       ; Unassigned ; 4       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body26_ataxs_c0_enter14515_atax0_aunroll_x|thei_llvm_fpga_push_i1_notcmp5696_push38_atax39|thei_llvm_fpga_push_i1_notcmp5696_push38_atax1|fifo|fifo|i5                                                                                                                                                                                                      ; Unassigned ; 9       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body26_ataxs_c0_enter14515_atax0_aunroll_x|thei_llvm_fpga_push_i1_notexitcond54_atax25|thei_llvm_fpga_push_i1_notexitcond54_atax1|fifo|fifo|i5                                                                                                                                                                                                              ; Unassigned ; 9       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body26_ataxs_c0_enter14515_atax0_aunroll_x|thei_llvm_fpga_push_i2_cleanups47_push33_atax28|thei_llvm_fpga_push_i2_cleanups47_push33_atax1|fifo|fifo|i5                                                                                                                                                                                                      ; Unassigned ; 9       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body26_ataxs_c0_enter14515_atax0_aunroll_x|thei_llvm_fpga_push_i32_j_137_push32_atax20|thei_llvm_fpga_push_i32_j_137_push32_atax1|fifo|fifo|data_new[0]                                                                                                                                                                                                     ; Unassigned ; 12      ; Sync. load                 ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body26_ataxs_c0_enter14515_atax0_aunroll_x|thei_llvm_fpga_push_i32_j_137_push32_atax20|thei_llvm_fpga_push_i32_j_137_push32_atax1|fifo|fifo|data_new[1]                                                                                                                                                                                                     ; Unassigned ; 12      ; Sync. load                 ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body26_ataxs_c0_enter14515_atax0_aunroll_x|thei_llvm_fpga_push_i32_j_137_push32_atax20|thei_llvm_fpga_push_i32_j_137_push32_atax1|fifo|fifo|data_new[2]                                                                                                                                                                                                     ; Unassigned ; 12      ; Sync. load                 ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body26_ataxs_c0_enter14515_atax0_aunroll_x|thei_llvm_fpga_push_i32_j_137_push32_atax20|thei_llvm_fpga_push_i32_j_137_push32_atax1|fifo|fifo|i14                                                                                                                                                                                                             ; Unassigned ; 12      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body26_ataxs_c0_enter14515_atax0_aunroll_x|thei_llvm_fpga_push_i32_j_137_push32_atax20|thei_llvm_fpga_push_i32_j_137_push32_atax1|fifo|fifo|i19                                                                                                                                                                                                             ; Unassigned ; 12      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body26_ataxs_c0_enter14515_atax0_aunroll_x|thei_llvm_fpga_push_i32_j_137_push32_atax20|thei_llvm_fpga_push_i32_j_137_push32_atax1|fifo|fifo|i24                                                                                                                                                                                                             ; Unassigned ; 12      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body26_ataxs_c0_enter14515_atax0_aunroll_x|thei_llvm_fpga_push_i32_j_137_push32_atax20|thei_llvm_fpga_push_i32_j_137_push32_atax1|fifo|fifo|i5                                                                                                                                                                                                              ; Unassigned ; 9       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body26_ataxs_c0_enter14515_atax0_aunroll_x|thei_llvm_fpga_push_i32_j_137_push32_atax20|thei_llvm_fpga_push_i32_j_137_push32_atax1|fifo|fifo|i9                                                                                                                                                                                                              ; Unassigned ; 12      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body26_ataxs_c0_enter14515_atax0_aunroll_x|thei_llvm_fpga_push_i64_idxprom2791_push35_atax11|thei_llvm_fpga_push_i64_idxprom2791_push35_atax1|fifo|fifo|fifo|i14                                                                                                                                                                                            ; Unassigned ; 6       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body26_ataxs_c0_enter14515_atax0_aunroll_x|thei_llvm_fpga_push_i64_idxprom2791_push35_atax11|thei_llvm_fpga_push_i64_idxprom2791_push35_atax1|fifo|fifo|fifo|i19                                                                                                                                                                                            ; Unassigned ; 6       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body26_ataxs_c0_enter14515_atax0_aunroll_x|thei_llvm_fpga_push_i64_idxprom2791_push35_atax11|thei_llvm_fpga_push_i64_idxprom2791_push35_atax1|fifo|fifo|fifo|i24                                                                                                                                                                                            ; Unassigned ; 6       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body26_ataxs_c0_enter14515_atax0_aunroll_x|thei_llvm_fpga_push_i64_idxprom2791_push35_atax11|thei_llvm_fpga_push_i64_idxprom2791_push35_atax1|fifo|fifo|fifo|i5                                                                                                                                                                                             ; Unassigned ; 9       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body26_ataxs_c0_enter14515_atax0_aunroll_x|thei_llvm_fpga_push_i64_idxprom2791_push35_atax11|thei_llvm_fpga_push_i64_idxprom2791_push35_atax1|fifo|fifo|fifo|i9                                                                                                                                                                                             ; Unassigned ; 6       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body26_ataxs_c0_enter14515_atax0_aunroll_x|thei_llvm_fpga_push_i64_idxprom2791_push35_atax11|thei_llvm_fpga_push_i64_idxprom2791_push35_atax1|fifo|staging_reg|r_valid                                                                                                                                                                                      ; Unassigned ; 17      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body26_ataxs_c0_enter14515_atax0_aunroll_x|thei_llvm_fpga_push_i7_fpga_indvars_iv11_push30_atax30|thei_llvm_fpga_push_i7_fpga_indvars_iv11_push30_atax1|fifo|fifo|data_new[0]                                                                                                                                                                               ; Unassigned ; 7       ; Sync. load                 ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body26_ataxs_c0_enter14515_atax0_aunroll_x|thei_llvm_fpga_push_i7_fpga_indvars_iv11_push30_atax30|thei_llvm_fpga_push_i7_fpga_indvars_iv11_push30_atax1|fifo|fifo|data_new[1]                                                                                                                                                                               ; Unassigned ; 7       ; Sync. load                 ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body26_ataxs_c0_enter14515_atax0_aunroll_x|thei_llvm_fpga_push_i7_fpga_indvars_iv11_push30_atax30|thei_llvm_fpga_push_i7_fpga_indvars_iv11_push30_atax1|fifo|fifo|data_new[2]                                                                                                                                                                               ; Unassigned ; 7       ; Sync. load                 ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body26_ataxs_c0_enter14515_atax0_aunroll_x|thei_llvm_fpga_push_i7_fpga_indvars_iv11_push30_atax30|thei_llvm_fpga_push_i7_fpga_indvars_iv11_push30_atax1|fifo|fifo|i14                                                                                                                                                                                       ; Unassigned ; 7       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body26_ataxs_c0_enter14515_atax0_aunroll_x|thei_llvm_fpga_push_i7_fpga_indvars_iv11_push30_atax30|thei_llvm_fpga_push_i7_fpga_indvars_iv11_push30_atax1|fifo|fifo|i19                                                                                                                                                                                       ; Unassigned ; 7       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body26_ataxs_c0_enter14515_atax0_aunroll_x|thei_llvm_fpga_push_i7_fpga_indvars_iv11_push30_atax30|thei_llvm_fpga_push_i7_fpga_indvars_iv11_push30_atax1|fifo|fifo|i24                                                                                                                                                                                       ; Unassigned ; 7       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body26_ataxs_c0_enter14515_atax0_aunroll_x|thei_llvm_fpga_push_i7_fpga_indvars_iv11_push30_atax30|thei_llvm_fpga_push_i7_fpga_indvars_iv11_push30_atax1|fifo|fifo|i5                                                                                                                                                                                        ; Unassigned ; 9       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body26_ataxs_c0_enter14515_atax0_aunroll_x|thei_llvm_fpga_push_i7_fpga_indvars_iv11_push30_atax30|thei_llvm_fpga_push_i7_fpga_indvars_iv11_push30_atax1|fifo|fifo|i9                                                                                                                                                                                        ; Unassigned ; 7       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body26_ataxs_c0_enter14515_atax0_aunroll_x|thei_llvm_fpga_push_p67f32_arrayidx28893_push36_atax35|thei_llvm_fpga_push_p67f32_arrayidx28893_push36_atax1|fifo|fifo|i14                                                                                                                                                                                       ; Unassigned ; 6       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body26_ataxs_c0_enter14515_atax0_aunroll_x|thei_llvm_fpga_push_p67f32_arrayidx28893_push36_atax35|thei_llvm_fpga_push_p67f32_arrayidx28893_push36_atax1|fifo|fifo|i19                                                                                                                                                                                       ; Unassigned ; 6       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body26_ataxs_c0_enter14515_atax0_aunroll_x|thei_llvm_fpga_push_p67f32_arrayidx28893_push36_atax35|thei_llvm_fpga_push_p67f32_arrayidx28893_push36_atax1|fifo|fifo|i24                                                                                                                                                                                       ; Unassigned ; 6       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body26_ataxs_c0_enter14515_atax0_aunroll_x|thei_llvm_fpga_push_p67f32_arrayidx28893_push36_atax35|thei_llvm_fpga_push_p67f32_arrayidx28893_push36_atax1|fifo|fifo|i5                                                                                                                                                                                        ; Unassigned ; 9       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body26_ataxs_c0_enter14515_atax0_aunroll_x|thei_llvm_fpga_push_p67f32_arrayidx28893_push36_atax35|thei_llvm_fpga_push_p67f32_arrayidx28893_push36_atax1|fifo|fifo|i9                                                                                                                                                                                        ; Unassigned ; 6       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B8_sr_0_aunroll_x|sr_valid_q[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Unassigned ; 96      ; Clock enable, Sync. load   ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B8|thebb_atax_B8_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                                                                                                                   ; Unassigned ; 14      ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B8|thebb_atax_B8_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|INCR_DECR.lo_3_0                                                                                                                                                                                                                                                                                                                                               ; Unassigned ; 3       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B8|thebb_atax_B8_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                                                                                                   ; Unassigned ; 6       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B8|thebb_atax_B8_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|feed_prefetch_ES                                                                                                                                                                                                                                                                                                                                                               ; Unassigned ; 7       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B8|thebb_atax_B8_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|INCR_DECR.lo_3_0                                                                                                                                                                                                                                                                                                                             ; Unassigned ; 3       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B8|thebb_atax_B8_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                                                                                 ; Unassigned ; 7       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B8|thebb_atax_B8_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|i66~0                                                                                                                                                                                                                                                                                                                                                                          ; Unassigned ; 10      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B8|thebb_atax_B8_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|resetn_delayed[1]                                                                                                                                                                                                                                                                                                                                                              ; Unassigned ; 3       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B8|thebb_atax_B8_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|write_into_fifo_EV~0                                                                                                                                                                                                                                                                                                                                                           ; Unassigned ; 16      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B8|thebb_atax_B8_stall_region|thei_sfc_s_c0_in_for_inc40_ataxs_c0_enter168_atax3_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_inc40_ataxs_c0_exit172_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_inc40_ataxs_c0_exit172_atax1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_inc40_ataxs_c0_exit172_atax0|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                               ; Unassigned ; 13      ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B8|thebb_atax_B8_stall_region|thei_sfc_s_c0_in_for_inc40_ataxs_c0_enter168_atax3_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_inc40_ataxs_c0_exit172_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_inc40_ataxs_c0_exit172_atax1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_inc40_ataxs_c0_exit172_atax0|ms.acl_mid_speed_fifo_inst|addr_match_inst|INCR_DECR.lo_3_0                                                                                           ; Unassigned ; 4       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B8|thebb_atax_B8_stall_region|thei_sfc_s_c0_in_for_inc40_ataxs_c0_enter168_atax3_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_inc40_ataxs_c0_exit172_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_inc40_ataxs_c0_exit172_atax1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_inc40_ataxs_c0_exit172_atax0|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                               ; Unassigned ; 7       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B8|thebb_atax_B8_stall_region|thei_sfc_s_c0_in_for_inc40_ataxs_c0_enter168_atax3_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_inc40_ataxs_c0_exit172_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_inc40_ataxs_c0_exit172_atax1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_inc40_ataxs_c0_exit172_atax0|ms.acl_mid_speed_fifo_inst|feed_prefetch_ES                                                                                                           ; Unassigned ; 8       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B8|thebb_atax_B8_stall_region|thei_sfc_s_c0_in_for_inc40_ataxs_c0_enter168_atax3_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_inc40_ataxs_c0_exit172_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_inc40_ataxs_c0_exit172_atax1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_inc40_ataxs_c0_exit172_atax0|ms.acl_mid_speed_fifo_inst|fifo_in_reset                                                                                                              ; Unassigned ; 6       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B8|thebb_atax_B8_stall_region|thei_sfc_s_c0_in_for_inc40_ataxs_c0_enter168_atax3_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_inc40_ataxs_c0_exit172_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_inc40_ataxs_c0_exit172_atax1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_inc40_ataxs_c0_exit172_atax0|ms.acl_mid_speed_fifo_inst|i68~0                                                                                                                      ; Unassigned ; 34      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B8|thebb_atax_B8_stall_region|thei_sfc_s_c0_in_for_inc40_ataxs_c0_enter168_atax3_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_inc40_ataxs_c0_exit172_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_inc40_ataxs_c0_exit172_atax1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_inc40_ataxs_c0_exit172_atax0|ms.acl_mid_speed_fifo_inst|write_into_fifo_EV                                                                                                         ; Unassigned ; 38      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B8|thebb_atax_B8_stall_region|theredist1_stall_entry_o6_9_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                                                                                                            ; Unassigned ; 14      ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B8|thebb_atax_B8_stall_region|theredist1_stall_entry_o6_9_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|INCR_DECR.lo_3_0                                                                                                                                                                                                                                                                                                                                        ; Unassigned ; 3       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B8|thebb_atax_B8_stall_region|theredist1_stall_entry_o6_9_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                                                                                            ; Unassigned ; 6       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B8|thebb_atax_B8_stall_region|theredist1_stall_entry_o6_9_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|feed_prefetch_ES                                                                                                                                                                                                                                                                                                                                                        ; Unassigned ; 7       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B8|thebb_atax_B8_stall_region|theredist1_stall_entry_o6_9_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|INCR_DECR.lo_3_0                                                                                                                                                                                                                                                                                                                      ; Unassigned ; 3       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B8|thebb_atax_B8_stall_region|theredist1_stall_entry_o6_9_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                                                                          ; Unassigned ; 7       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B8|thebb_atax_B8_stall_region|theredist1_stall_entry_o6_9_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|resetn_delayed[1]                                                                                                                                                                                                                                                                                                                                                       ; Unassigned ; 3       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B8|thebb_atax_B8_stall_region|theredist1_stall_entry_o6_9_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|try_feed_prefetch_ES                                                                                                                                                                                                                                                                                                                                                    ; Unassigned ; 2       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B8|thebb_atax_B8_stall_region|theredist1_stall_entry_o6_9_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|write_into_fifo_EV~0                                                                                                                                                                                                                                                                                                                                                    ; Unassigned ; 9       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B9_sr_1_aunroll_x|sr_valid_q[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Unassigned ; 86      ; Clock enable, Sync. load   ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B9|theatax_B9_branch|not_valid_or_not_stall_0_q[0]~0                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 10      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B9|thebb_atax_B9_stall_region|theatax_B9_merge_reg_aunroll_x|stall_in_not_or_atax_B9_merge_reg_valid_reg_q[0]~0                                                                                                                                                                                                                                                                                                                                                                      ; Unassigned ; 44      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B9|thebb_atax_B9_stall_region|thei_sfc_s_c0_in_for_body48_ataxs_c0_enter18016_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body48_ataxs_c0_exit192_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body48_ataxs_c0_exit192_atax1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body48_ataxs_c0_exit192_atax0|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                         ; Unassigned ; 13      ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B9|thebb_atax_B9_stall_region|thei_sfc_s_c0_in_for_body48_ataxs_c0_enter18016_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body48_ataxs_c0_exit192_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body48_ataxs_c0_exit192_atax1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body48_ataxs_c0_exit192_atax0|ms.acl_mid_speed_fifo_inst|addr_match_inst|INCR_DECR.lo_3_0                                                                                     ; Unassigned ; 4       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B9|thebb_atax_B9_stall_region|thei_sfc_s_c0_in_for_body48_ataxs_c0_enter18016_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body48_ataxs_c0_exit192_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body48_ataxs_c0_exit192_atax1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body48_ataxs_c0_exit192_atax0|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                         ; Unassigned ; 7       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B9|thebb_atax_B9_stall_region|thei_sfc_s_c0_in_for_body48_ataxs_c0_enter18016_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body48_ataxs_c0_exit192_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body48_ataxs_c0_exit192_atax1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body48_ataxs_c0_exit192_atax0|ms.acl_mid_speed_fifo_inst|feed_prefetch_ES                                                                                                     ; Unassigned ; 8       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B9|thebb_atax_B9_stall_region|thei_sfc_s_c0_in_for_body48_ataxs_c0_enter18016_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body48_ataxs_c0_exit192_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body48_ataxs_c0_exit192_atax1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body48_ataxs_c0_exit192_atax0|ms.acl_mid_speed_fifo_inst|fifo_in_reset                                                                                                        ; Unassigned ; 6       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B9|thebb_atax_B9_stall_region|thei_sfc_s_c0_in_for_body48_ataxs_c0_enter18016_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body48_ataxs_c0_exit192_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body48_ataxs_c0_exit192_atax1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body48_ataxs_c0_exit192_atax0|ms.acl_mid_speed_fifo_inst|i68~0                                                                                                                ; Unassigned ; 6       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B9|thebb_atax_B9_stall_region|thei_sfc_s_c0_in_for_body48_ataxs_c0_enter18016_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body48_ataxs_c0_exit192_atax1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body48_ataxs_c0_exit192_atax1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body48_ataxs_c0_exit192_atax0|ms.acl_mid_speed_fifo_inst|write_into_fifo_EV                                                                                                   ; Unassigned ; 9       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B9|thebb_atax_B9_stall_region|thei_sfc_s_c0_in_for_body48_ataxs_c0_enter18016_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body48_ataxs_c0_enter18016_atax0_aunroll_x|redist16_i_llvm_fpga_pop_f32_pop45_atax18_out_data_out_4_sticky_ena_q[0]                                                                                                                                                                                                                                         ; Unassigned ; 33      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B9|thebb_atax_B9_stall_region|thei_sfc_s_c0_in_for_body48_ataxs_c0_enter18016_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body48_ataxs_c0_enter18016_atax0_aunroll_x|redist23_i_arrayidx5012_atax10_vt_join_q_8_sticky_ena_q[0]                                                                                                                                                                                                                                                       ; Unassigned ; 7       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B9|thebb_atax_B9_stall_region|thei_sfc_s_c0_in_for_body48_ataxs_c0_enter18016_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body48_ataxs_c0_enter18016_atax0_aunroll_x|thei_llvm_fpga_mem_unnamed_atax17_atax17|thei_llvm_fpga_mem_unnamed_atax17_atax1|pipelined_read|req_fifo|llreg.acl_low_latency_fifo_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                            ; Unassigned ; 6       ; Async. clear               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B9|thebb_atax_B9_stall_region|thei_sfc_s_c0_in_for_body48_ataxs_c0_enter18016_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body48_ataxs_c0_enter18016_atax0_aunroll_x|thei_llvm_fpga_mem_unnamed_atax17_atax17|thei_llvm_fpga_mem_unnamed_atax17_atax1|pipelined_read|req_fifo|llreg.acl_low_latency_fifo_inst|data_reg_clock_en[0]~0                                                                                                                                                  ; Unassigned ; 2       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B9|thebb_atax_B9_stall_region|thei_sfc_s_c0_in_for_body48_ataxs_c0_enter18016_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body48_ataxs_c0_enter18016_atax0_aunroll_x|thei_llvm_fpga_mem_unnamed_atax17_atax17|thei_llvm_fpga_mem_unnamed_atax17_atax1|pipelined_read|req_fifo|llreg.acl_low_latency_fifo_inst|data_reg_clock_en_pre[1]                                                                                                                                                ; Unassigned ; 2       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B9|thebb_atax_B9_stall_region|thei_sfc_s_c0_in_for_body48_ataxs_c0_enter18016_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body48_ataxs_c0_enter18016_atax0_aunroll_x|thei_llvm_fpga_mem_unnamed_atax17_atax17|thei_llvm_fpga_mem_unnamed_atax17_atax1|pipelined_read|req_fifo|llreg.acl_low_latency_fifo_inst|data_reg_clock_en_pre[2]                                                                                                                                                ; Unassigned ; 2       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B9|thebb_atax_B9_stall_region|thei_sfc_s_c0_in_for_body48_ataxs_c0_enter18016_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body48_ataxs_c0_enter18016_atax0_aunroll_x|thei_llvm_fpga_mem_unnamed_atax17_atax17|thei_llvm_fpga_mem_unnamed_atax17_atax1|pipelined_read|req_fifo|llreg.acl_low_latency_fifo_inst|data_reg_clock_en_pre[3]                                                                                                                                                ; Unassigned ; 2       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B9|thebb_atax_B9_stall_region|thei_sfc_s_c0_in_for_body48_ataxs_c0_enter18016_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body48_ataxs_c0_enter18016_atax0_aunroll_x|thei_llvm_fpga_mem_unnamed_atax17_atax17|thei_llvm_fpga_mem_unnamed_atax17_atax1|pipelined_read|req_fifo|llreg.acl_low_latency_fifo_inst|i123~1                                                                                                                                                                  ; Unassigned ; 2       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B9|thebb_atax_B9_stall_region|thei_sfc_s_c0_in_for_body48_ataxs_c0_enter18016_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body48_ataxs_c0_enter18016_atax0_aunroll_x|thei_llvm_fpga_push_f32_push45_atax19|thei_llvm_fpga_push_f32_push45_atax1|fifo|do_stall~0                                                                                                                                                                                                                       ; Unassigned ; 33      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B9|thebb_atax_B9_stall_region|thei_sfc_s_c0_in_for_body48_ataxs_c0_enter18016_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body48_ataxs_c0_enter18016_atax0_aunroll_x|thei_llvm_fpga_push_i1_notcmp5697_push44_atax38|thei_llvm_fpga_push_i1_notcmp5697_push44_atax1|fifo|do_stall~0                                                                                                                                                                                                   ; Unassigned ; 2       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B9|thebb_atax_B9_stall_region|thei_sfc_s_c0_in_for_body48_ataxs_c0_enter18016_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body48_ataxs_c0_enter18016_atax0_aunroll_x|thei_llvm_fpga_push_i2_cleanups31_push41_atax31|thei_llvm_fpga_push_i2_cleanups31_push41_atax1|fifo|do_stall~0                                                                                                                                                                                                   ; Unassigned ; 2       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B9|thebb_atax_B9_stall_region|thei_sfc_s_c0_in_for_body48_ataxs_c0_enter18016_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body48_ataxs_c0_enter18016_atax0_aunroll_x|thei_llvm_fpga_push_i32_j_235_push40_atax23|thei_llvm_fpga_push_i32_j_235_push40_atax1|fifo|do_stall~0                                                                                                                                                                                                           ; Unassigned ; 13      ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B9|thebb_atax_B9_stall_region|thei_sfc_s_c0_in_for_body48_ataxs_c0_enter18016_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body48_ataxs_c0_enter18016_atax0_aunroll_x|thei_llvm_fpga_push_i64_idxprom2792_push42_atax15|thei_llvm_fpga_push_i64_idxprom2792_push42_atax1|fifo|do_stall~0                                                                                                                                                                                               ; Unassigned ; 7       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B9|thebb_atax_B9_stall_region|thei_sfc_s_c0_in_for_body48_ataxs_c0_enter18016_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body48_ataxs_c0_enter18016_atax0_aunroll_x|thei_llvm_fpga_push_i7_fpga_indvars_iv14_push39_atax33|thei_llvm_fpga_push_i7_fpga_indvars_iv14_push39_atax1|fifo|do_stall~0                                                                                                                                                                                     ; Unassigned ; 8       ; Clock enable               ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thei_llvm_fpga_pipeline_keep_going28_atax6_sr|combined_valid_q[0]                                                                                                                                                                                                                                                                                                                                                                                                                               ; Unassigned ; 44      ; Sync. clear                ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thei_llvm_fpga_pipeline_keep_going44_atax6_valid_fifo|thei_llvm_fpga_pipeline_keep_going44_atax6_valid_fifo|valid_out                                                                                                                                                                                                                                                                                                                                                                           ; Unassigned ; 50      ; Sync. clear                ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thei_llvm_fpga_pipeline_keep_going65_atax6_sr|combined_valid_q[0]                                                                                                                                                                                                                                                                                                                                                                                                                               ; Unassigned ; 61      ; Sync. clear                ;
; atax_inst|atax_internal_inst|avmm_0_.global_icavmm_0_rw|a[4].a|mux_intf.req.byteenable[0]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 35      ; Sync. clear                ;
; atax_inst|atax_internal_inst|avmm_0_.global_icavmm_0_rw|dp[2].dp|i7~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Unassigned ; 74      ; Clock enable               ;
; atax_inst|atax_internal_inst|avmm_0_.global_icavmm_0_rw|dp[3].dp|i7~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Unassigned ; 74      ; Clock enable               ;
; atax_inst|atax_internal_inst|avmm_0_.global_icavmm_0_rw|dp[4].dp|i7~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Unassigned ; 95      ; Clock enable               ;
; atax_inst|atax_internal_inst|avmm_0_.global_icavmm_0_rw|dp[5].dp|i7~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Unassigned ; 77      ; Clock enable               ;
; atax_inst|atax_internal_inst|avmm_0_.global_icavmm_0_rw|dp[6].dp|i7~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Unassigned ; 77      ; Clock enable               ;
; atax_inst|atax_internal_inst|avmm_0_.global_icavmm_0_rw|dp[7].dp|i7~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Unassigned ; 77      ; Clock enable               ;
; atax_inst|atax_internal_inst|avmm_0_.global_icavmm_0_rw|s.s_endp|rrp|next_read_item                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Unassigned ; 17      ; Clock enable               ;
; atax_inst|atax_internal_inst|avmm_0_.global_icavmm_0_rw|s.s_endp|rrp|read_fifo|i14                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Unassigned ; 4       ; Clock enable               ;
; atax_inst|atax_internal_inst|avmm_0_.global_icavmm_0_rw|s.s_endp|rrp|read_fifo|i5                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Unassigned ; 5       ; Clock enable               ;
; atax_inst|atax_internal_inst|avmm_0_.global_icavmm_0_rw|s.s_endp|rrp|read_fifo|i9                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Unassigned ; 4       ; Clock enable               ;
; atax_inst|atax_internal_inst|local_mem_system_aspace64.local_mem_group[0].bank[0].mem0|pipe_write[1][1]                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Unassigned ; 128     ; Write enable               ;
; atax_inst|atax_internal_inst|local_mem_system_aspace64.local_mem_group[0].port1bank0[0].data_ic|a[0].a|mux_sel~0                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Unassigned ; 141     ; Sync. clear, Sync. load    ;
; atax_inst|atax_internal_inst|local_mem_system_aspace65.local_mem_group[0].bank[0].mem0|pipe_write[1][1]                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Unassigned ; 32      ; Write enable               ;
; atax_inst|atax_internal_inst|local_mem_system_aspace66.local_mem_group[0].bank[0].mem0|pipe_write[1][1]                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Unassigned ; 32      ; Write enable               ;
; atax_inst|atax_internal_inst|local_mem_system_aspace66.local_mem_group[0].port1bank0[0].data_ic|a[0].a|mux_sel~0                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Unassigned ; 39      ; Sync. clear                ;
; atax_inst|atax_internal_inst|local_mem_system_aspace66.local_mem_group[0].port2bank0[0].data_ic|s.s_endp|rrp|next_read_item                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 13      ; Clock enable               ;
; atax_inst|atax_internal_inst|local_mem_system_aspace66.local_mem_group[0].port2bank0[0].data_ic|s.s_endp|rrp|read_fifo|i14                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Unassigned ; 2       ; Clock enable               ;
; atax_inst|atax_internal_inst|local_mem_system_aspace66.local_mem_group[0].port2bank0[0].data_ic|s.s_endp|rrp|read_fifo|i5                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Unassigned ; 5       ; Clock enable               ;
; atax_inst|atax_internal_inst|local_mem_system_aspace66.local_mem_group[0].port2bank0[0].data_ic|s.s_endp|rrp|read_fifo|i9                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Unassigned ; 2       ; Clock enable               ;
; atax_inst|atax_internal_inst|local_mem_system_aspace67.local_mem_group[0].bank[0].mem0|acl_reset_handler_clk2x_inst|GEN_SYNCHRONIZER.synchronizer_body[1]                                                                                                                                                                                                                                                                                                                                                                                                   ; Unassigned ; 1       ; Async. clear               ;
; atax_inst|atax_internal_inst|local_mem_system_aspace67.local_mem_group[0].bank[0].mem0|sel_2x                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Unassigned ; 45      ; Sync. clear                ;
; atax_inst|atax_internal_inst|local_mem_system_aspace67.local_mem_group[0].bank[0].mem0|write_2x[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Unassigned ; 32      ; Write enable               ;
; atax_inst|atax_internal_inst|local_mem_system_aspace67.local_mem_group[0].port1bank0[0].data_ic|a[0].a|mux_sel~0                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Unassigned ; 39      ; Sync. clear                ;
; atax_inst|~GND                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Unassigned ; 159     ; Clock enable               ;
; clock                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Unassigned ; 6888    ; Clock                      ;
; clock2x                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Unassigned ; 147     ; Clock                      ;
; resetn                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Unassigned ; 3       ; Async. clear               ;
; sync_resetn[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Unassigned ; 2604    ; Async. clear               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+----------------------------+


+--------------------------------------------------------------------------------------+
; Global & Other Fast Signals Summary                                                  ;
+---------+------------+---------+-------------+----------------+----------------------+
; Name    ; Location   ; Fan-Out ; Signal Type ; Promotion Type ; Global Resource Used ;
+---------+------------+---------+-------------+----------------+----------------------+
; clock   ; Unassigned ; 7674    ; Global      ; Automatic      ; Global Clock Region  ;
; clock2x ; Unassigned ; 147     ; Global      ; Automatic      ; Global Clock Region  ;
+---------+------------+---------+-------------+----------------+----------------------+


+---------------------------------------------------------------+
; Global & Other Fast Signals Details                           ;
+----------------------------------------+----------------------+
; Property                               ; Value                ;
+----------------------------------------+----------------------+
; Name                                   ; clock                ;
;     -- Source Type                     ; Combinational cell   ;
;     -- Source Location                 ; Unassigned           ;
;     -- Fan-Out                         ; 7674                 ;
;     -- Promotion Type                  ; Automatic Promotion  ;
;     -- Global Buffer                   ; clock~CLKENA0        ;
;     -- Global Buffer Location          ; CLKCTRL_3A_G_I18     ;
;     -- Global Signal Type              ; Global               ;
;     -- Region Drivable by Buffer       ; Global Clock Region  ;
;     -- Bounding Box Drivable by Buffer ; (0, 0) to (102, 115) ;
;     -- Clock Region Line               ; 18                   ;
;                                        ;                      ;
; Name                                   ; clock2x              ;
;     -- Source Type                     ; Combinational cell   ;
;     -- Source Location                 ; Unassigned           ;
;     -- Fan-Out                         ; 147                  ;
;     -- Promotion Type                  ; Automatic Promotion  ;
;     -- Global Buffer                   ; clock2x~CLKENA0      ;
;     -- Global Buffer Location          ; CLKCTRL_1E_G_I5      ;
;     -- Global Signal Type              ; Global               ;
;     -- Region Drivable by Buffer       ; Global Clock Region  ;
;     -- Bounding Box Drivable by Buffer ; (0, 0) to (102, 115) ;
;     -- Clock Region Line               ; 5                    ;
+----------------------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Floating Point DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+------------------+-----------------------------------+------------------+------------+------------+------------+----------------------+---------------------+---------------------+-------------------+-------------------+--------------+------------------------------+
; Name                                                                                                                                                                                                                                                                                                             ; Mode                           ; Register Usage   ; Register Use Optimized for Timing ; accumulate_clock ; ax_clock   ; ay_clock   ; az_clock   ; accum_pipeline_clock ; ax_chainin_pl_clock ; mult_pipeline_clock ; accum_adder_clock ; adder_input_clock ; output_clock ; Dedicated Output Adder Chain ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+------------------+-----------------------------------+------------------+------------+------------+------------+----------------------+---------------------+---------------------+-------------------+-------------------+--------------+------------------------------+
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B9|thebb_atax_B9_stall_region|thei_sfc_s_c0_in_for_body48_ataxs_c0_enter18016_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body48_ataxs_c0_enter18016_atax0_aunroll_x|thei_llvm_fpga_fp_multadd_mult_add99_atax20|block_rsrvd_fix_impl_DSP0 ; Floating Point Sum of Products ; Fully registered ; yes                               ; --               ; Registered ; Registered ; Registered ; --                   ; Registered          ; Registered          ; --                ; Registered        ; Registered   ; no                           ;
; atax_inst|atax_internal_inst|atax_internal|theatax_function|thebb_atax_B7|thebb_atax_B7_stall_region|thei_sfc_s_c0_in_for_body26_ataxs_c0_enter14515_atax1_aunroll_x|thei_sfc_logic_s_c0_in_for_body26_ataxs_c0_enter14515_atax0_aunroll_x|thei_llvm_fpga_fp_multadd_mult_add_atax17|block_rsrvd_fix_impl_DSP0   ; Floating Point Sum of Products ; Fully registered ; yes                               ; --               ; Registered ; Registered ; Registered ; --                   ; Registered          ; Registered          ; --                ; Registered        ; Registered   ; no                           ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+------------------+-----------------------------------+------------------+------------+------------+------------+----------------------+---------------------+---------------------+-------------------+-------------------+--------------+------------------------------+


+---------------+
; Plan Messages ;
+---------------+
Can't read Quartus Prime message file /mnt/vault0/slowe8/IntelHLSDataset/polybench/atax/src/atax_1.prj/quartus/qdb/_compiler/quartus_compile/_flat/23.4.0/legacy/1/quartus_compile.fit.plan.header.qmsgdb.
Make sure the file exists and is up to date, and you have permission to read and write the file.
Info (16677): Loading synthesized database.
Info (16734): Loading "synthesized" snapshot for partition "root_partition".
Info (16734): Loading "synthesized" snapshot for partition "component_atax".
Info (16678): Successfully loaded synthesized database: elapsed time is 00:00:02.
Info (22889): This design was generated using the DNI flow.
Info (119006): Selected device 10CX220YF780I5G for design "quartus_compile"
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '100'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '-40'.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (12262): Starting Fitter periphery placement operations
Info (12290): Loading the periphery placement data.
Info (12291): Periphery placement data loaded: elapsed time is 00:00:02
Info (12627): Pin ~ALTERA_DATA0~ is reserved at location AE10
Info (16210): Plan updated with currently enabled project assignments.
Info (12295): Periphery placement of all unplaced cells complete: elapsed time is 00:00:00
Critical Warning (17951): There are 12 unused RX channels in the design.
    Info (19540): Add the QSF assignment 'set_instance_assignment -name PRESERVE_UNUSED_XCVR_CHANNEL ON -to <pin_name>' for each unused channel that will be used in future.
    Info (19541): The above QSF assignment will preserve the performance of specified channels over time, and works only if the design uses at least 1 transceiver channel.
Critical Warning (18655): There are 12 unused TX channels in the design.
    Info (19540): Add the QSF assignment 'set_instance_assignment -name PRESERVE_UNUSED_XCVR_CHANNEL ON -to <pin_name>' for each unused channel that will be used in future.
    Info (19541): The above QSF assignment will preserve the performance of specified channels over time, and works only if the design uses at least 1 transceiver channel.
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (13173): clock~CLKENA0 (7674 fanout) drives Global Clock Region, with the buffer placed at CLKCTRL_3A_G_I18
    Info (13173): clock2x~CLKENA0 (147 fanout) drives Global Clock Region, with the buffer placed at CLKCTRL_1E_G_I5
Info (20360): 6 wire LUT(s) were inserted to tie-off unconnected input partition boundary ports in the design.
Info (19539): Reading the HDL-embedded SDC files elapsed 00:00:00.
Info (332104): Reading SDC File: 'quartus_compile.sdc'
Info (19449): Reading SDC files elapsed 00:00:00.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 2 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    1.000        clock
    Info (332111):    0.500      clock2x
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 710 registers into blocks of type MLAB cell
Info (20273): Intermediate fitter snapshots will not be committed because ENABLE_INTERMEDIATE_SNAPSHOTS QSF assignment is disabled during compilation.


