<?xml version="1.0" encoding="UTF-8"?>
<deploy
 date="2019.05.15.16:24:27"
 outputDirectory="F:/GitHub/KBandGlobalPSA/Quartus/designFiles/KBandIPsubPro/">
 <perimeter>
  <parameter
     name="AUTO_GENERATION_ID"
     type="Integer"
     defaultValue="0"
     onHdl="0"
     affectsHdl="1" />
  <parameter
     name="AUTO_UNIQUE_ID"
     type="String"
     defaultValue=""
     onHdl="0"
     affectsHdl="1" />
  <parameter
     name="AUTO_DEVICE_FAMILY"
     type="String"
     defaultValue="Stratix 10"
     onHdl="0"
     affectsHdl="1" />
  <parameter
     name="AUTO_DEVICE"
     type="String"
     defaultValue="1SG280HU2F50E2VG"
     onHdl="0"
     affectsHdl="1" />
  <parameter
     name="AUTO_DEVICE_SPEEDGRADE"
     type="String"
     defaultValue="2"
     onHdl="0"
     affectsHdl="1" />
  <parameter
     name="AUTO_M0_ADDRESS_MAP"
     type="AddressMap"
     defaultValue=""
     onHdl="0"
     affectsHdl="1" />
  <parameter
     name="AUTO_M0_ADDRESS_WIDTH"
     type="AddressWidthType"
     defaultValue="-1"
     onHdl="0"
     affectsHdl="1" />
  <parameter
     name="AUTO_CLK_CLOCK_RATE"
     type="Long"
     defaultValue="-1"
     onHdl="0"
     affectsHdl="1" />
  <parameter
     name="AUTO_CLK_CLOCK_DOMAIN"
     type="Integer"
     defaultValue="-1"
     onHdl="0"
     affectsHdl="1" />
  <parameter
     name="AUTO_CLK_RESET_DOMAIN"
     type="Integer"
     defaultValue="-1"
     onHdl="0"
     affectsHdl="1" />
  <parameter
     name="AUTO_CLK_INT_CLOCK_RATE"
     type="Long"
     defaultValue="-1"
     onHdl="0"
     affectsHdl="1" />
  <parameter
     name="AUTO_CLK_INT_CLOCK_DOMAIN"
     type="Integer"
     defaultValue="-1"
     onHdl="0"
     affectsHdl="1" />
  <parameter
     name="AUTO_CLK_INT_RESET_DOMAIN"
     type="Integer"
     defaultValue="-1"
     onHdl="0"
     affectsHdl="1" />
  <interface name="m0" kind="avalon" start="1">
   <property name="adaptsTo" value="" />
   <property name="addressGroup" value="0" />
   <property name="addressUnits" value="SYMBOLS" />
   <property name="alwaysBurstMaxBurst" value="false" />
   <property name="associatedClock" value="clk" />
   <property name="associatedReset" value="reset" />
   <property name="bitsPerSymbol" value="8" />
   <property name="burstOnBurstBoundariesOnly" value="false" />
   <property name="burstcountUnits" value="WORDS" />
   <property name="constantBurstBehavior" value="false" />
   <property name="dBSBigEndian" value="false" />
   <property name="doStreamReads" value="false" />
   <property name="doStreamWrites" value="false" />
   <property name="holdTime" value="0" />
   <property name="interleaveBursts" value="false" />
   <property name="isAsynchronous" value="false" />
   <property name="isBigEndian" value="false" />
   <property name="isReadable" value="false" />
   <property name="isWriteable" value="false" />
   <property name="linewrapBursts" value="false" />
   <property name="maxAddressWidth" value="32" />
   <property name="maximumPendingReadTransactions" value="0" />
   <property name="maximumPendingWriteTransactions" value="0" />
   <property name="minimumReadLatency" value="1" />
   <property name="minimumResponseLatency" value="1" />
   <property name="prSafe" value="false" />
   <property name="readLatency" value="0" />
   <property name="readWaitTime" value="1" />
   <property name="registerIncomingSignals" value="false" />
   <property name="registerOutgoingSignals" value="false" />
   <property name="setupTime" value="0" />
   <property name="timingUnits" value="Cycles" />
   <property name="waitrequestAllowance" value="0" />
   <property name="writeWaitTime" value="0" />
   <port name="m0_waitrequest" direction="input" role="waitrequest" width="1" />
   <port name="m0_readdata" direction="input" role="readdata" width="128" />
   <port
       name="m0_readdatavalid"
       direction="input"
       role="readdatavalid"
       width="1" />
   <port name="m0_burstcount" direction="output" role="burstcount" width="5" />
   <port name="m0_writedata" direction="output" role="writedata" width="128" />
   <port name="m0_address" direction="output" role="address" width="30" />
   <port name="m0_write" direction="output" role="write" width="1" />
   <port name="m0_read" direction="output" role="read" width="1" />
   <port name="m0_byteenable" direction="output" role="byteenable" width="16" />
   <port name="m0_debugaccess" direction="output" role="debugaccess" width="1" />
  </interface>
  <interface name="kbandinput_1_csr_irq" kind="interrupt" start="0">
   <property name="associatedAddressablePoint" value="KBandIPsubPro.slw" />
   <property name="associatedClock" value="clk" />
   <property name="associatedReset" value="reset" />
   <property name="bridgedReceiverOffset" value="0" />
   <property name="bridgesToReceiver" value="" />
   <property name="irqScheme" value="NONE" />
   <port
       name="kbandinput_1_csr_irq_irq"
       direction="output"
       role="irq"
       width="1" />
  </interface>
  <interface name="kbandinput_2_csr_irq" kind="interrupt" start="0">
   <property name="associatedAddressablePoint" value="KBandIPsubPro.slw" />
   <property name="associatedClock" value="clk" />
   <property name="associatedReset" value="reset" />
   <property name="bridgedReceiverOffset" value="0" />
   <property name="bridgesToReceiver" value="" />
   <property name="irqScheme" value="NONE" />
   <port
       name="kbandinput_2_csr_irq_irq"
       direction="output"
       role="irq"
       width="1" />
  </interface>
  <interface name="kbandoutput_csr_irq" kind="interrupt" start="0">
   <property name="associatedAddressablePoint" value="KBandIPsubPro.slw" />
   <property name="associatedClock" value="clk" />
   <property name="associatedReset" value="reset" />
   <property name="bridgedReceiverOffset" value="0" />
   <property name="bridgesToReceiver" value="" />
   <property name="irqScheme" value="NONE" />
   <port
       name="kbandoutput_csr_irq_irq"
       direction="output"
       role="irq"
       width="1" />
  </interface>
  <interface name="clk" kind="clock" start="0">
   <property name="clockRate" value="200000000" />
   <property name="externallyDriven" value="false" />
   <property name="ptfSchematicName" value="" />
   <port name="clk_clk" direction="input" role="clk" width="1" />
  </interface>
  <interface name="reset" kind="reset" start="0">
   <property name="associatedClock" value="" />
   <property name="synchronousEdges" value="NONE" />
   <port name="reset_reset_n" direction="input" role="reset_n" width="1" />
  </interface>
  <interface name="clk_int" kind="clock" start="0">
   <property name="clockRate" value="50000000" />
   <property name="externallyDriven" value="false" />
   <property name="ptfSchematicName" value="" />
   <port name="clk_int_clk" direction="input" role="clk" width="1" />
  </interface>
  <interface name="sfpga" kind="avalon" start="0">
   <property name="addressAlignment" value="DYNAMIC" />
   <property name="addressGroup" value="0" />
   <property name="addressSpan" value="262144" />
   <property name="addressUnits" value="SYMBOLS" />
   <property name="alwaysBurstMaxBurst" value="false" />
   <property name="associatedClock" value="clk" />
   <property name="associatedReset" value="reset" />
   <property name="bitsPerSymbol" value="8" />
   <property name="bridgedAddressOffset" value="0" />
   <property name="bridgesToMaster" value="" />
   <property name="burstOnBurstBoundariesOnly" value="false" />
   <property name="burstcountUnits" value="WORDS" />
   <property name="constantBurstBehavior" value="false" />
   <property name="explicitAddressSpan" value="0" />
   <property name="holdTime" value="0" />
   <property name="interleaveBursts" value="false" />
   <property name="isBigEndian" value="false" />
   <property name="isFlash" value="false" />
   <property name="isMemoryDevice" value="false" />
   <property name="isNonVolatileStorage" value="false" />
   <property name="linewrapBursts" value="false" />
   <property name="maximumPendingReadTransactions" value="4" />
   <property name="maximumPendingWriteTransactions" value="0" />
   <property name="minimumReadLatency" value="1" />
   <property name="minimumResponseLatency" value="1" />
   <property name="minimumUninterruptedRunLength" value="1" />
   <property name="prSafe" value="false" />
   <property name="printableDevice" value="false" />
   <property name="readLatency" value="0" />
   <property name="readWaitStates" value="0" />
   <property name="readWaitTime" value="0" />
   <property name="registerIncomingSignals" value="false" />
   <property name="registerOutgoingSignals" value="false" />
   <property name="setupTime" value="0" />
   <property name="timingUnits" value="Cycles" />
   <property name="transparentBridge" value="false" />
   <property name="waitrequestAllowance" value="0" />
   <property name="wellBehavedWaitrequest" value="false" />
   <property name="writeLatency" value="0" />
   <property name="writeWaitStates" value="0" />
   <property name="writeWaitTime" value="0" />
   <port
       name="sfpga_waitrequest"
       direction="output"
       role="waitrequest"
       width="1" />
   <port name="sfpga_readdata" direction="output" role="readdata" width="64" />
   <port
       name="sfpga_readdatavalid"
       direction="output"
       role="readdatavalid"
       width="1" />
   <port name="sfpga_burstcount" direction="input" role="burstcount" width="1" />
   <port name="sfpga_writedata" direction="input" role="writedata" width="64" />
   <port name="sfpga_address" direction="input" role="address" width="18" />
   <port name="sfpga_write" direction="input" role="write" width="1" />
   <port name="sfpga_read" direction="input" role="read" width="1" />
   <port name="sfpga_byteenable" direction="input" role="byteenable" width="8" />
   <port
       name="sfpga_debugaccess"
       direction="input"
       role="debugaccess"
       width="1" />
  </interface>
  <interface name="slw" kind="avalon" start="0">
   <property name="addressAlignment" value="DYNAMIC" />
   <property name="addressGroup" value="0" />
   <property name="addressSpan" value="131072" />
   <property name="addressUnits" value="SYMBOLS" />
   <property name="alwaysBurstMaxBurst" value="false" />
   <property name="associatedClock" value="clk" />
   <property name="associatedReset" value="reset" />
   <property name="bitsPerSymbol" value="8" />
   <property name="bridgedAddressOffset" value="0" />
   <property name="bridgesToMaster" value="" />
   <property name="burstOnBurstBoundariesOnly" value="false" />
   <property name="burstcountUnits" value="WORDS" />
   <property name="constantBurstBehavior" value="false" />
   <property name="explicitAddressSpan" value="0" />
   <property name="holdTime" value="0" />
   <property name="interleaveBursts" value="false" />
   <property name="isBigEndian" value="false" />
   <property name="isFlash" value="false" />
   <property name="isMemoryDevice" value="false" />
   <property name="isNonVolatileStorage" value="false" />
   <property name="linewrapBursts" value="false" />
   <property name="maximumPendingReadTransactions" value="4" />
   <property name="maximumPendingWriteTransactions" value="0" />
   <property name="minimumReadLatency" value="1" />
   <property name="minimumResponseLatency" value="1" />
   <property name="minimumUninterruptedRunLength" value="1" />
   <property name="prSafe" value="false" />
   <property name="printableDevice" value="false" />
   <property name="readLatency" value="0" />
   <property name="readWaitStates" value="0" />
   <property name="readWaitTime" value="0" />
   <property name="registerIncomingSignals" value="false" />
   <property name="registerOutgoingSignals" value="false" />
   <property name="setupTime" value="0" />
   <property name="timingUnits" value="Cycles" />
   <property name="transparentBridge" value="false" />
   <property name="waitrequestAllowance" value="0" />
   <property name="wellBehavedWaitrequest" value="false" />
   <property name="writeLatency" value="0" />
   <property name="writeWaitStates" value="0" />
   <property name="writeWaitTime" value="0" />
   <port
       name="slw_waitrequest"
       direction="output"
       role="waitrequest"
       width="1" />
   <port name="slw_readdata" direction="output" role="readdata" width="32" />
   <port
       name="slw_readdatavalid"
       direction="output"
       role="readdatavalid"
       width="1" />
   <port name="slw_burstcount" direction="input" role="burstcount" width="1" />
   <port name="slw_writedata" direction="input" role="writedata" width="32" />
   <port name="slw_address" direction="input" role="address" width="17" />
   <port name="slw_write" direction="input" role="write" width="1" />
   <port name="slw_read" direction="input" role="read" width="1" />
   <port name="slw_byteenable" direction="input" role="byteenable" width="4" />
   <port name="slw_debugaccess" direction="input" role="debugaccess" width="1" />
  </interface>
 </perimeter>
 <entity kind="KBandIPsubPro" version="1.0" name="KBandIPsubPro">
  <parameter name="AUTO_CLK_CLOCK_RATE" value="-1" />
  <parameter name="AUTO_GENERATION_ID" value="0" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Stratix 10" />
  <parameter name="AUTO_M0_ADDRESS_MAP" value="" />
  <parameter name="AUTO_UNIQUE_ID" value="" />
  <parameter name="AUTO_DEVICE_SPEEDGRADE" value="2" />
  <parameter name="AUTO_DEVICE" value="1SG280HU2F50E2VG" />
  <parameter name="AUTO_CLK_RESET_DOMAIN" value="-1" />
  <parameter name="AUTO_CLK_INT_CLOCK_RATE" value="-1" />
  <parameter name="AUTO_CLK_INT_CLOCK_DOMAIN" value="-1" />
  <parameter name="AUTO_M0_ADDRESS_WIDTH" value="-1" />
  <parameter name="AUTO_CLK_CLOCK_DOMAIN" value="-1" />
  <parameter name="AUTO_CLK_INT_RESET_DOMAIN" value="-1" />
  <generatedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\synth\kbandipsubpro_rst_controller.vhd"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\synth\kbandipsubpro_rst_controller_001.vhd"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\synth\KBandIPsubPro.vhd"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\synth\kbandipsubpro_rst_controller.vhd"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\synth\kbandipsubpro_rst_controller_001.vhd"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\synth\KBandIPsubPro.vhd"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="F:/GitHub/KBandGlobalPSA/Quartus/designFiles/KBandIPsubPro.qsys" />
  </sourceFiles>
  <childSourceFiles>
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_mm_interconnect/altera_mm_interconnect_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_master_translator/altera_merlin_master_translator_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_slave_translator/altera_merlin_slave_translator_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_master_agent/altera_merlin_master_agent_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_slave_agent/altera_merlin_slave_agent_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/altera_avalon_sc_fifo_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_traffic_limiter/altera_merlin_traffic_limiter_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/altera_avalon_sc_fifo_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/iconnect/alt_hiconnect_sc_fifo/alt_hiconnect_sc_fifo_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_demultiplexer/altera_merlin_demultiplexer_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_demultiplexer/altera_merlin_demultiplexer_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_demultiplexer/altera_merlin_demultiplexer_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_demultiplexer/altera_merlin_demultiplexer_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_demultiplexer/altera_merlin_demultiplexer_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_demultiplexer/altera_merlin_demultiplexer_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_demultiplexer/altera_merlin_demultiplexer_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_demultiplexer/altera_merlin_demultiplexer_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_width_adapter/altera_merlin_width_adapter_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_width_adapter/altera_merlin_width_adapter_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_width_adapter/altera_merlin_width_adapter_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_width_adapter/altera_merlin_width_adapter_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_width_adapter/altera_merlin_width_adapter_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_width_adapter/altera_merlin_width_adapter_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_width_adapter/altera_merlin_width_adapter_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_width_adapter/altera_merlin_width_adapter_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_reset_controller/altera_reset_controller_hw.tcl" />
  </childSourceFiles>
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_DDR"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_KBand21_0"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_KBandInput_1"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_KBandInput_2"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_KBandOutput"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_clk_0"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_clk_internal"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_mm_bridge_FPGA_Slave"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_mm_bridge_LW"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_onchip_mem_FPGA_Slave"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_onchip_mem_LW"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_onchip_mem_LW2"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_pio_0"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_mm_interconnect_191_m3rafbq"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_master_translator_191_g7h47bq"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_slave_translator_191_x56fcki"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_master_agent_191_mpbm6tq"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_slave_agent_191_ncfkfri"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_avalon_sc_fifo_191_e5eqkcq"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_router_191_uvdan3a"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_router_191_mhjpkzi"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_router_191_nh3sovq"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_router_191_6hyzyia"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_router_191_5skywri"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_router_191_6qje3ma"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_router_191_a65mj6i"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_router_191_p5qo7wy"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_router_191_5tjoejq"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_router_191_6gpqywq"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_router_191_zple4ii"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_traffic_limiter_191_kcba44q"</message>
   <message level="Info" culprit="my_altera_avalon_sc_fifo_dest_id_fifo">"Generating: my_altera_avalon_sc_fifo_dest_id_fifo"</message>
   <message level="Info" culprit="my_alt_hiconnect_sc_fifo_dest_id_fifo">"Generating: my_alt_hiconnect_sc_fifo_dest_id_fifo"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_traffic_limiter_191_tx37unq"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_avalon_sc_fifo_191_e5eqkcq"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_traffic_limiter_191_752txqq"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_alt_hiconnect_sc_fifo_191_7qtmpqq"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_demultiplexer_191_cnm6k3i"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_demultiplexer_191_y7cgvzy"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_demultiplexer_191_2bn4roa"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_demultiplexer_191_g5kheci"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_multiplexer_191_jj5nmmy"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_multiplexer_191_xu26tuy"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_multiplexer_191_3rzdpgq"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_multiplexer_191_biwmpiy"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_multiplexer_191_fwjb54a"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_demultiplexer_191_ffwmbpq"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_demultiplexer_191_g4vtr6a"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_demultiplexer_191_gkunbeq"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_demultiplexer_191_uqah77y"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_multiplexer_191_htvhovy"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_multiplexer_191_noxw2wy"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_multiplexer_191_yoxojka"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_multiplexer_191_r5cbqgy"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_width_adapter_191_lh3v6mi"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_width_adapter_191_aesn73i"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_width_adapter_191_to6zd2a"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_width_adapter_191_qito46y"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_width_adapter_191_7lpcddq"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_width_adapter_191_6tr6i2q"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_width_adapter_191_xkuq5ta"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_width_adapter_191_23wxfpy"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: altera_reset_controller"</message>
  </messages>
 </entity>
 <entity
   kind="altera_generic_component"
   version="1.0"
   name="KBandIPsubPro_DDR">
  <parameter name="hlsFile" value="" />
  <parameter name="svInterfaceDefinition" value="" />
  <parameter name="SYSINFO_ADDR_WIDTH" value="10" />
  <parameter name="AUTO_DEVICE" value="1SG280HU2F50E2VG" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Stratix 10" />
  <parameter
     name="defaultBoundary"
     value="&lt;boundaryDefinition&gt;
    &lt;interfaces&gt;
        &lt;interface&gt;
            &lt;name&gt;clk&lt;/name&gt;
            &lt;type&gt;clock&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;clk&lt;/name&gt;
                    &lt;role&gt;clk&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;clockRate&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;externallyDriven&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;ptfSchematicName&lt;/key&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;reset&lt;/name&gt;
            &lt;type&gt;reset&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;reset&lt;/name&gt;
                    &lt;role&gt;reset&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;value&gt;clk&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;synchronousEdges&lt;/key&gt;
                        &lt;value&gt;DEASSERT&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;s0&lt;/name&gt;
            &lt;type&gt;avalon&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;s0_waitrequest&lt;/name&gt;
                    &lt;role&gt;waitrequest&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;s0_readdata&lt;/name&gt;
                    &lt;role&gt;readdata&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;128&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;s0_readdatavalid&lt;/name&gt;
                    &lt;role&gt;readdatavalid&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;s0_burstcount&lt;/name&gt;
                    &lt;role&gt;burstcount&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;5&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;s0_writedata&lt;/name&gt;
                    &lt;role&gt;writedata&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;128&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;s0_address&lt;/name&gt;
                    &lt;role&gt;address&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;30&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;s0_write&lt;/name&gt;
                    &lt;role&gt;write&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;s0_read&lt;/name&gt;
                    &lt;role&gt;read&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;s0_byteenable&lt;/name&gt;
                    &lt;role&gt;byteenable&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;16&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;s0_debugaccess&lt;/name&gt;
                    &lt;role&gt;debugaccess&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/assignmentValueMap&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressAlignment&lt;/key&gt;
                        &lt;value&gt;DYNAMIC&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressGroup&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressSpan&lt;/key&gt;
                        &lt;value&gt;1073741824&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressUnits&lt;/key&gt;
                        &lt;value&gt;SYMBOLS&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;value&gt;clk&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;value&gt;reset&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                        &lt;value&gt;8&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bridgesToMaster&lt;/key&gt;
                        &lt;value&gt;DDR.m0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;burstcountUnits&lt;/key&gt;
                        &lt;value&gt;WORDS&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;holdTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;interleaveBursts&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isBigEndian&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isFlash&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isMemoryDevice&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;linewrapBursts&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                        &lt;value&gt;4&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;minimumReadLatency&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;prSafe&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;printableDevice&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readLatency&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readWaitStates&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readWaitTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;setupTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;timingUnits&lt;/key&gt;
                        &lt;value&gt;Cycles&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;transparentBridge&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;writeLatency&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;writeWaitStates&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;writeWaitTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;m0&lt;/name&gt;
            &lt;type&gt;avalon&lt;/type&gt;
            &lt;isStart&gt;true&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;m0_waitrequest&lt;/name&gt;
                    &lt;role&gt;waitrequest&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;m0_readdata&lt;/name&gt;
                    &lt;role&gt;readdata&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;128&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;m0_readdatavalid&lt;/name&gt;
                    &lt;role&gt;readdatavalid&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;m0_burstcount&lt;/name&gt;
                    &lt;role&gt;burstcount&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;5&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;m0_writedata&lt;/name&gt;
                    &lt;role&gt;writedata&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;128&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;m0_address&lt;/name&gt;
                    &lt;role&gt;address&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;30&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;m0_write&lt;/name&gt;
                    &lt;role&gt;write&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;m0_read&lt;/name&gt;
                    &lt;role&gt;read&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;m0_byteenable&lt;/name&gt;
                    &lt;role&gt;byteenable&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;16&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;m0_debugaccess&lt;/name&gt;
                    &lt;role&gt;debugaccess&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;adaptsTo&lt;/key&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressGroup&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressUnits&lt;/key&gt;
                        &lt;value&gt;SYMBOLS&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;value&gt;clk&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;value&gt;reset&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                        &lt;value&gt;8&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;burstcountUnits&lt;/key&gt;
                        &lt;value&gt;WORDS&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;dBSBigEndian&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;doStreamReads&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;doStreamWrites&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;holdTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;interleaveBursts&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isAsynchronous&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isBigEndian&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isReadable&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isWriteable&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;linewrapBursts&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maxAddressWidth&lt;/key&gt;
                        &lt;value&gt;32&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;minimumReadLatency&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;prSafe&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readLatency&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readWaitTime&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;setupTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;timingUnits&lt;/key&gt;
                        &lt;value&gt;Cycles&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;writeWaitTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
    &lt;/interfaces&gt;
&lt;/boundaryDefinition&gt;" />
  <parameter
     name="componentDefinition"
     value="&lt;componentDefinition&gt;
    &lt;boundary&gt;
        &lt;interfaces&gt;
            &lt;interface&gt;
                &lt;name&gt;clk&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;reset&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;reset&lt;/name&gt;
                        &lt;role&gt;reset&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;DEASSERT&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;s0&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_waitrequest&lt;/name&gt;
                        &lt;role&gt;waitrequest&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_readdata&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;128&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_readdatavalid&lt;/name&gt;
                        &lt;role&gt;readdatavalid&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_burstcount&lt;/name&gt;
                        &lt;role&gt;burstcount&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;5&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_writedata&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;128&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_address&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;30&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_write&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_read&lt;/name&gt;
                        &lt;role&gt;read&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_byteenable&lt;/name&gt;
                        &lt;role&gt;byteenable&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;16&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_debugaccess&lt;/name&gt;
                        &lt;role&gt;debugaccess&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressAlignment&lt;/key&gt;
                            &lt;value&gt;DYNAMIC&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressSpan&lt;/key&gt;
                            &lt;value&gt;1073741824&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;SYMBOLS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;reset&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                            &lt;value&gt;DDR.m0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isFlash&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;4&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;printableDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;transparentBridge&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;m0&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;true&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_waitrequest&lt;/name&gt;
                        &lt;role&gt;waitrequest&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_readdata&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;128&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_readdatavalid&lt;/name&gt;
                        &lt;role&gt;readdatavalid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_burstcount&lt;/name&gt;
                        &lt;role&gt;burstcount&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;5&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_writedata&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;128&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_address&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;30&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_write&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_read&lt;/name&gt;
                        &lt;role&gt;read&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_byteenable&lt;/name&gt;
                        &lt;role&gt;byteenable&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;16&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_debugaccess&lt;/name&gt;
                        &lt;role&gt;debugaccess&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;adaptsTo&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;SYMBOLS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;reset&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;dBSBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;doStreamReads&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;doStreamWrites&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isAsynchronous&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isReadable&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isWriteable&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maxAddressWidth&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
        &lt;/interfaces&gt;
    &lt;/boundary&gt;
    &lt;originalModuleInfo&gt;
        &lt;className&gt;altera_avalon_mm_bridge&lt;/className&gt;
        &lt;version&gt;19.1&lt;/version&gt;
        &lt;displayName&gt;Avalon-MM Pipeline Bridge Intel FPGA IP&lt;/displayName&gt;
    &lt;/originalModuleInfo&gt;
    &lt;systemInfoParameterDescriptors&gt;
        &lt;descriptors&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;10&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;SYSINFO_ADDR_WIDTH&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.Integer&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;m0&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_WIDTH&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
        &lt;/descriptors&gt;
    &lt;/systemInfoParameterDescriptors&gt;
    &lt;systemInfos&gt;
        &lt;connPtSystemInfos&gt;
            &lt;entry&gt;
                &lt;key&gt;m0&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;m0&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos/&gt;
                    &lt;consumedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                            &lt;value&gt;10&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/consumedSystemInfos&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;s0&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;s0&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
        &lt;/connPtSystemInfos&gt;
    &lt;/systemInfos&gt;
&lt;/componentDefinition&gt;" />
  <parameter
     name="generationInfoDefinition"
     value="&lt;generationInfoDefinition&gt;
    &lt;hdlLibraryName&gt;KBandIPsubPro_DDR&lt;/hdlLibraryName&gt;
    &lt;fileSets&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;KBandIPsubPro_DDR&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;KBandIPsubPro_DDR&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;KBandIPsubPro_DDR&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;KBandIPsubPro_DDR&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;KBandIPsubPro_DDR&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;KBandIPsubPro_DDR&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
    &lt;/fileSets&gt;
&lt;/generationInfoDefinition&gt;" />
  <parameter name="logicalView" value="ip/KBandIPsubPro/KBandIPsubPro_DDR.ip" />
  <parameter
     name="moduleAssignmentDefinition"
     value="&lt;assignmentDefinition&gt;
    &lt;assignmentValueMap/&gt;
&lt;/assignmentDefinition&gt;" />
  <generatedFiles/>
  <childGeneratedFiles/>
  <sourceFiles/>
  <childSourceFiles/>
  <instantiator instantiator="KBandIPsubPro" as="DDR" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_DDR"</message>
  </messages>
 </entity>
 <entity
   kind="altera_generic_component"
   version="1.0"
   name="KBandIPsubPro_KBand21_0">
  <parameter name="hlsFile" value="" />
  <parameter name="svInterfaceDefinition" value="" />
  <parameter name="AUTO_DEVICE" value="1SG280HU2F50E2VG" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Stratix 10" />
  <parameter
     name="defaultBoundary"
     value="&lt;boundaryDefinition&gt;
    &lt;interfaces&gt;
        &lt;interface&gt;
            &lt;name&gt;reset&lt;/name&gt;
            &lt;type&gt;reset&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;reset_reset&lt;/name&gt;
                    &lt;role&gt;reset&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;value&gt;clock_external&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;synchronousEdges&lt;/key&gt;
                        &lt;value&gt;DEASSERT&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;iADN1&lt;/name&gt;
            &lt;type&gt;avalon_streaming&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;iADN1_data&lt;/name&gt;
                    &lt;role&gt;data&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;8&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;oADN1_ready&lt;/name&gt;
                    &lt;role&gt;ready&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;iADN1_valid&lt;/name&gt;
                    &lt;role&gt;valid&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;value&gt;clock_external&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;value&gt;reset&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;beatsPerCycle&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;dataBitsPerSymbol&lt;/key&gt;
                        &lt;value&gt;8&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;emptyWithinPacket&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;errorDescriptor&lt;/key&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;firstSymbolInHighOrderBits&lt;/key&gt;
                        &lt;value&gt;true&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;highOrderSymbolAtMSB&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maxChannel&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;packetDescription&lt;/key&gt;
                        &lt;value&gt;&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;prSafe&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readyAllowance&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readyLatency&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;symbolsPerBeat&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;oArrow&lt;/name&gt;
            &lt;type&gt;avalon_streaming&lt;/type&gt;
            &lt;isStart&gt;true&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;oArrow_data&lt;/name&gt;
                    &lt;role&gt;data&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;128&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;iArrow_ready&lt;/name&gt;
                    &lt;role&gt;ready&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;oArrow_valid&lt;/name&gt;
                    &lt;role&gt;valid&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;value&gt;clock_external&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;value&gt;reset&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;beatsPerCycle&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;dataBitsPerSymbol&lt;/key&gt;
                        &lt;value&gt;8&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;emptyWithinPacket&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;errorDescriptor&lt;/key&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;firstSymbolInHighOrderBits&lt;/key&gt;
                        &lt;value&gt;true&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;highOrderSymbolAtMSB&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maxChannel&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;packetDescription&lt;/key&gt;
                        &lt;value&gt;&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;prSafe&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readyAllowance&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readyLatency&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;symbolsPerBeat&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;clock_internal&lt;/name&gt;
            &lt;type&gt;clock&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;clock_int&lt;/name&gt;
                    &lt;role&gt;clk&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;clockRate&lt;/key&gt;
                        &lt;value&gt;50000000&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;externallyDriven&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;ptfSchematicName&lt;/key&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;clock_external&lt;/name&gt;
            &lt;type&gt;clock&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;clock_ext&lt;/name&gt;
                    &lt;role&gt;clk&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;clockRate&lt;/key&gt;
                        &lt;value&gt;200000000&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;externallyDriven&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;ptfSchematicName&lt;/key&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;Parameters&lt;/name&gt;
            &lt;type&gt;conduit&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;iParameters&lt;/name&gt;
                    &lt;role&gt;export&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;32&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedReset&lt;/key&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;prSafe&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;iADN2&lt;/name&gt;
            &lt;type&gt;avalon_streaming&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;iADN2_data&lt;/name&gt;
                    &lt;role&gt;data&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;8&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;iADN2_valid&lt;/name&gt;
                    &lt;role&gt;valid&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;oADN2_ready&lt;/name&gt;
                    &lt;role&gt;ready&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;value&gt;clock_external&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;value&gt;reset&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;beatsPerCycle&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;dataBitsPerSymbol&lt;/key&gt;
                        &lt;value&gt;8&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;emptyWithinPacket&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;errorDescriptor&lt;/key&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;firstSymbolInHighOrderBits&lt;/key&gt;
                        &lt;value&gt;true&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;highOrderSymbolAtMSB&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maxChannel&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;packetDescription&lt;/key&gt;
                        &lt;value&gt;&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;prSafe&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readyAllowance&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readyLatency&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;symbolsPerBeat&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
    &lt;/interfaces&gt;
&lt;/boundaryDefinition&gt;" />
  <parameter
     name="componentDefinition"
     value="&lt;componentDefinition&gt;
    &lt;boundary&gt;
        &lt;interfaces&gt;
            &lt;interface&gt;
                &lt;name&gt;reset&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;reset_reset&lt;/name&gt;
                        &lt;role&gt;reset&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clock_external&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;DEASSERT&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;iADN1&lt;/name&gt;
                &lt;type&gt;avalon_streaming&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;iADN1_data&lt;/name&gt;
                        &lt;role&gt;data&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;8&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;oADN1_ready&lt;/name&gt;
                        &lt;role&gt;ready&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;iADN1_valid&lt;/name&gt;
                        &lt;role&gt;valid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clock_external&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;reset&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;beatsPerCycle&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;dataBitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;emptyWithinPacket&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;errorDescriptor&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;firstSymbolInHighOrderBits&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;highOrderSymbolAtMSB&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maxChannel&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;packetDescription&lt;/key&gt;
                            &lt;value&gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readyAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readyLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;symbolsPerBeat&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;oArrow&lt;/name&gt;
                &lt;type&gt;avalon_streaming&lt;/type&gt;
                &lt;isStart&gt;true&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;oArrow_data&lt;/name&gt;
                        &lt;role&gt;data&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;128&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;iArrow_ready&lt;/name&gt;
                        &lt;role&gt;ready&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;oArrow_valid&lt;/name&gt;
                        &lt;role&gt;valid&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clock_external&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;reset&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;beatsPerCycle&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;dataBitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;emptyWithinPacket&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;errorDescriptor&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;firstSymbolInHighOrderBits&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;highOrderSymbolAtMSB&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maxChannel&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;packetDescription&lt;/key&gt;
                            &lt;value&gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readyAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readyLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;symbolsPerBeat&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;clock_internal&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;clock_int&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;50000000&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;clock_external&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;clock_ext&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;200000000&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;Parameters&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;iParameters&lt;/name&gt;
                        &lt;role&gt;export&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;iADN2&lt;/name&gt;
                &lt;type&gt;avalon_streaming&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;iADN2_data&lt;/name&gt;
                        &lt;role&gt;data&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;8&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;iADN2_valid&lt;/name&gt;
                        &lt;role&gt;valid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;oADN2_ready&lt;/name&gt;
                        &lt;role&gt;ready&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clock_external&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;reset&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;beatsPerCycle&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;dataBitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;emptyWithinPacket&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;errorDescriptor&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;firstSymbolInHighOrderBits&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;highOrderSymbolAtMSB&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maxChannel&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;packetDescription&lt;/key&gt;
                            &lt;value&gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readyAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readyLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;symbolsPerBeat&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
        &lt;/interfaces&gt;
    &lt;/boundary&gt;
    &lt;originalModuleInfo&gt;
        &lt;className&gt;KBand21&lt;/className&gt;
        &lt;version&gt;1.0&lt;/version&gt;
        &lt;displayName&gt;KBand 2in 1out&lt;/displayName&gt;
    &lt;/originalModuleInfo&gt;
    &lt;systemInfoParameterDescriptors&gt;
        &lt;descriptors/&gt;
    &lt;/systemInfoParameterDescriptors&gt;
    &lt;systemInfos&gt;
        &lt;connPtSystemInfos/&gt;
    &lt;/systemInfos&gt;
&lt;/componentDefinition&gt;" />
  <parameter
     name="generationInfoDefinition"
     value="&lt;generationInfoDefinition&gt;
    &lt;hdlLibraryName&gt;KBandIPsubPro_KBand21_0&lt;/hdlLibraryName&gt;
    &lt;fileSets&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;KBandIPsubPro_KBand21_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;KBandIPsubPro_KBand21_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;KBandIPsubPro_KBand21_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;KBandIPsubPro_KBand21_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;KBandIPsubPro_KBand21_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;KBandIPsubPro_KBand21_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
    &lt;/fileSets&gt;
&lt;/generationInfoDefinition&gt;" />
  <parameter
     name="logicalView"
     value="ip/KBandIPsubPro/KBandIPsubPro_KBand21_0.ip" />
  <parameter
     name="moduleAssignmentDefinition"
     value="&lt;assignmentDefinition&gt;
    &lt;assignmentValueMap/&gt;
&lt;/assignmentDefinition&gt;" />
  <generatedFiles/>
  <childGeneratedFiles/>
  <sourceFiles/>
  <childSourceFiles/>
  <instantiator instantiator="KBandIPsubPro" as="KBand21_0" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_KBand21_0"</message>
  </messages>
 </entity>
 <entity
   kind="altera_generic_component"
   version="1.0"
   name="KBandIPsubPro_KBandInput_1">
  <parameter name="hlsFile" value="" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Stratix 10" />
  <parameter name="AUTO_DESCRIPTOR_READ_MASTER_ADDRESS_MAP" value="" />
  <parameter
     name="defaultBoundary"
     value="&lt;boundaryDefinition&gt;
    &lt;interfaces&gt;
        &lt;interface&gt;
            &lt;name&gt;clock&lt;/name&gt;
            &lt;type&gt;clock&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;clock_clk&lt;/name&gt;
                    &lt;role&gt;clk&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;clockRate&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;externallyDriven&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;ptfSchematicName&lt;/key&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;reset_n&lt;/name&gt;
            &lt;type&gt;reset&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;reset_n_reset_n&lt;/name&gt;
                    &lt;role&gt;reset_n&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;value&gt;clock&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;synchronousEdges&lt;/key&gt;
                        &lt;value&gt;BOTH&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;csr&lt;/name&gt;
            &lt;type&gt;avalon&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;csr_writedata&lt;/name&gt;
                    &lt;role&gt;writedata&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;32&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;csr_write&lt;/name&gt;
                    &lt;role&gt;write&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;csr_byteenable&lt;/name&gt;
                    &lt;role&gt;byteenable&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;4&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;csr_readdata&lt;/name&gt;
                    &lt;role&gt;readdata&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;32&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;csr_read&lt;/name&gt;
                    &lt;role&gt;read&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;csr_address&lt;/name&gt;
                    &lt;role&gt;address&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;3&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/assignmentValueMap&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressAlignment&lt;/key&gt;
                        &lt;value&gt;DYNAMIC&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressGroup&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressSpan&lt;/key&gt;
                        &lt;value&gt;32&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressUnits&lt;/key&gt;
                        &lt;value&gt;WORDS&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;value&gt;clock&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;value&gt;reset_n&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                        &lt;value&gt;8&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bridgesToMaster&lt;/key&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;burstcountUnits&lt;/key&gt;
                        &lt;value&gt;WORDS&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;holdTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;interleaveBursts&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isBigEndian&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isFlash&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isMemoryDevice&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;linewrapBursts&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;minimumReadLatency&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;prSafe&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;printableDevice&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readLatency&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readWaitStates&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readWaitTime&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;setupTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;timingUnits&lt;/key&gt;
                        &lt;value&gt;Cycles&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;transparentBridge&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;writeLatency&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;writeWaitStates&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;writeWaitTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
            &lt;cmsisInfo&gt;
                &lt;cmsisSrcFileContents&gt;&amp;lt;?xml version=&quot;1.0&quot; encoding=&quot;utf-8&quot;?&amp;gt;
&amp;lt;device schemaVersion=&quot;1.1&quot; xmlns:xs=&quot;http://www.w3.org/2001/XMLSchema-instance&quot; xs:noNamespaceSchemaLocation=&quot;CMSIS-SVD_Schema_1_1.xsd&quot;&amp;gt;
  &amp;lt;peripherals&amp;gt;
    &amp;lt;peripheral&amp;gt;
      &amp;lt;baseAddress&amp;gt;0x00000000&amp;lt;/baseAddress&amp;gt;
      &amp;lt;name&amp;gt;altera_msgdma_mm_csr&amp;lt;/name&amp;gt;
      &amp;lt;description&amp;gt;altera_msgdma&amp;lt;/description&amp;gt;
      &amp;lt;registers&amp;gt;
        &amp;lt;register&amp;gt;
          &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
          &amp;lt;addressOffset&amp;gt;0x0&amp;lt;/addressOffset&amp;gt;
          &amp;lt;displayName&amp;gt;status&amp;lt;/displayName&amp;gt;
          &amp;lt;name&amp;gt;status&amp;lt;/name&amp;gt;
          &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt;
          &amp;lt;resetValue&amp;gt;0x00000000&amp;lt;/resetValue&amp;gt;
          &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
          &amp;lt;fields&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[0:0]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;busy&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[1:1]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;descriptor_buffer_empty&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[2:2]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;descriptor_buffer_full&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[3:3]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;response_buffer_empty&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[4:4]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;response_buffer_full &amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[5:5]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;stopped&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[6:6]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;resetting&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[7:7]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;stopped_on_error&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[8:8]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;stopped_on_early_termination&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[9:9]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;irq&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
          &amp;lt;/fields&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
          &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
          &amp;lt;addressOffset&amp;gt;0x4&amp;lt;/addressOffset&amp;gt;
          &amp;lt;displayName&amp;gt;control&amp;lt;/displayName&amp;gt;
          &amp;lt;name&amp;gt;control&amp;lt;/name&amp;gt;
          &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt;
          &amp;lt;resetValue&amp;gt;0x00000000&amp;lt;/resetValue&amp;gt;
          &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
          &amp;lt;fields&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[0:0]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;stop_dispatcher&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[1:1]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;reset_dispatcher&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[2:2]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;stop_on_error&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[3:3]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;stop_on_early_termination&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[4:4]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;global_interrupt_enable_mask&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[5:5]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;stop_descriptors&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
          &amp;lt;/fields&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
          &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
          &amp;lt;addressOffset&amp;gt;0x8&amp;lt;/addressOffset&amp;gt;
          &amp;lt;displayName&amp;gt;fill_level&amp;lt;/displayName&amp;gt;
          &amp;lt;name&amp;gt;fill_level&amp;lt;/name&amp;gt;
          &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt;
          &amp;lt;resetValue&amp;gt;0x00000000&amp;lt;/resetValue&amp;gt;
          &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
          &amp;lt;fields&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[15:0]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;read_fill_level&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[31:16]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;write_fill_level&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
          &amp;lt;/fields&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
          &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
          &amp;lt;addressOffset&amp;gt;0xC&amp;lt;/addressOffset&amp;gt;
          &amp;lt;displayName&amp;gt;response_fill_level&amp;lt;/displayName&amp;gt;
          &amp;lt;name&amp;gt;response_fill_level&amp;lt;/name&amp;gt;
          &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt;
          &amp;lt;resetValue&amp;gt;0x00000000&amp;lt;/resetValue&amp;gt;
          &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
          &amp;lt;fields&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[15:0]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;response_fill_level&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
          &amp;lt;/fields&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
          &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
          &amp;lt;addressOffset&amp;gt;0x10&amp;lt;/addressOffset&amp;gt;
          &amp;lt;displayName&amp;gt;request_number&amp;lt;/displayName&amp;gt;
          &amp;lt;name&amp;gt;sequence_number&amp;lt;/name&amp;gt;
          &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt;
          &amp;lt;resetValue&amp;gt;0x00000000&amp;lt;/resetValue&amp;gt;
          &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
          &amp;lt;fields&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[15:0]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;read_sequence_number&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[31:15]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;write_sequence_number&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
          &amp;lt;/fields&amp;gt;
        &amp;lt;/register&amp;gt;
      &amp;lt;/registers&amp;gt;
    &amp;lt;/peripheral&amp;gt;
  &amp;lt;/peripherals&amp;gt;
&amp;lt;/device&amp;gt;&lt;/cmsisSrcFileContents&gt;
                &lt;addressGroup&gt;&lt;/addressGroup&gt;
                &lt;cmsisVars/&gt;
            &lt;/cmsisInfo&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;descriptor_slave&lt;/name&gt;
            &lt;type&gt;avalon&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;descriptor_slave_write&lt;/name&gt;
                    &lt;role&gt;write&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;descriptor_slave_waitrequest&lt;/name&gt;
                    &lt;role&gt;waitrequest&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;descriptor_slave_writedata&lt;/name&gt;
                    &lt;role&gt;writedata&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;128&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;descriptor_slave_byteenable&lt;/name&gt;
                    &lt;role&gt;byteenable&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;16&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/assignmentValueMap&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressAlignment&lt;/key&gt;
                        &lt;value&gt;DYNAMIC&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressGroup&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressSpan&lt;/key&gt;
                        &lt;value&gt;16&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressUnits&lt;/key&gt;
                        &lt;value&gt;WORDS&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;value&gt;clock&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;value&gt;reset_n&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                        &lt;value&gt;8&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bridgesToMaster&lt;/key&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;burstcountUnits&lt;/key&gt;
                        &lt;value&gt;WORDS&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;holdTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;interleaveBursts&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isBigEndian&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isFlash&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isMemoryDevice&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;linewrapBursts&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;minimumReadLatency&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;prSafe&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;printableDevice&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readLatency&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readWaitStates&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readWaitTime&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;setupTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;timingUnits&lt;/key&gt;
                        &lt;value&gt;Cycles&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;transparentBridge&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;writeLatency&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;writeWaitStates&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;writeWaitTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;csr_irq&lt;/name&gt;
            &lt;type&gt;interrupt&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;csr_irq_irq&lt;/name&gt;
                    &lt;role&gt;irq&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedAddressablePoint&lt;/key&gt;
                        &lt;value&gt;KBandInput_1.csr&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;value&gt;clock&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;value&gt;reset_n&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bridgedReceiverOffset&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bridgesToReceiver&lt;/key&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;irqScheme&lt;/key&gt;
                        &lt;value&gt;NONE&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;mm_read&lt;/name&gt;
            &lt;type&gt;avalon&lt;/type&gt;
            &lt;isStart&gt;true&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;mm_read_address&lt;/name&gt;
                    &lt;role&gt;address&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;32&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;mm_read_read&lt;/name&gt;
                    &lt;role&gt;read&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;mm_read_readdata&lt;/name&gt;
                    &lt;role&gt;readdata&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;8&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;mm_read_waitrequest&lt;/name&gt;
                    &lt;role&gt;waitrequest&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;mm_read_readdatavalid&lt;/name&gt;
                    &lt;role&gt;readdatavalid&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;adaptsTo&lt;/key&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressGroup&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressUnits&lt;/key&gt;
                        &lt;value&gt;SYMBOLS&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;value&gt;clock&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;value&gt;reset_n&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                        &lt;value&gt;8&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;burstcountUnits&lt;/key&gt;
                        &lt;value&gt;WORDS&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;dBSBigEndian&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;doStreamReads&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;doStreamWrites&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;holdTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;interleaveBursts&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isAsynchronous&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isBigEndian&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isReadable&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isWriteable&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;linewrapBursts&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maxAddressWidth&lt;/key&gt;
                        &lt;value&gt;32&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;minimumReadLatency&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;prSafe&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readLatency&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readWaitTime&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;setupTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;timingUnits&lt;/key&gt;
                        &lt;value&gt;Cycles&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;writeWaitTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;st_source&lt;/name&gt;
            &lt;type&gt;avalon_streaming&lt;/type&gt;
            &lt;isStart&gt;true&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;st_source_data&lt;/name&gt;
                    &lt;role&gt;data&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;8&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;st_source_valid&lt;/name&gt;
                    &lt;role&gt;valid&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;st_source_ready&lt;/name&gt;
                    &lt;role&gt;ready&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;value&gt;clock&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;value&gt;reset_n&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;beatsPerCycle&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;dataBitsPerSymbol&lt;/key&gt;
                        &lt;value&gt;8&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;emptyWithinPacket&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;errorDescriptor&lt;/key&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;firstSymbolInHighOrderBits&lt;/key&gt;
                        &lt;value&gt;true&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;highOrderSymbolAtMSB&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maxChannel&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;packetDescription&lt;/key&gt;
                        &lt;value&gt;&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;prSafe&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readyAllowance&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readyLatency&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;symbolsPerBeat&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
    &lt;/interfaces&gt;
&lt;/boundaryDefinition&gt;" />
  <parameter name="AUTO_DESCRIPTOR_READ_MASTER_ADDRESS_WIDTH" value="" />
  <parameter
     name="componentDefinition"
     value="&lt;componentDefinition&gt;
    &lt;boundary&gt;
        &lt;interfaces&gt;
            &lt;interface&gt;
                &lt;name&gt;clock&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;clock_clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;reset_n&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;reset_n_reset_n&lt;/name&gt;
                        &lt;role&gt;reset_n&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clock&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;BOTH&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;csr&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;csr_writedata&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;csr_write&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;csr_byteenable&lt;/name&gt;
                        &lt;role&gt;byteenable&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;4&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;csr_readdata&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;csr_read&lt;/name&gt;
                        &lt;role&gt;read&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;csr_address&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;3&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressAlignment&lt;/key&gt;
                            &lt;value&gt;DYNAMIC&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressSpan&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clock&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;reset_n&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isFlash&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;printableDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitStates&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;transparentBridge&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
                &lt;cmsisInfo&gt;
                    &lt;cmsisSrcFileContents&gt;&amp;lt;?xml version=&quot;1.0&quot; encoding=&quot;utf-8&quot;?&amp;gt;
&amp;lt;device schemaVersion=&quot;1.1&quot; xmlns:xs=&quot;http://www.w3.org/2001/XMLSchema-instance&quot; xs:noNamespaceSchemaLocation=&quot;CMSIS-SVD_Schema_1_1.xsd&quot;&amp;gt;
  &amp;lt;peripherals&amp;gt;
    &amp;lt;peripheral&amp;gt;
      &amp;lt;baseAddress&amp;gt;0x00000000&amp;lt;/baseAddress&amp;gt;
      &amp;lt;name&amp;gt;altera_msgdma_mm_csr&amp;lt;/name&amp;gt;
      &amp;lt;description&amp;gt;altera_msgdma&amp;lt;/description&amp;gt;
      &amp;lt;registers&amp;gt;
        &amp;lt;register&amp;gt;
          &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
          &amp;lt;addressOffset&amp;gt;0x0&amp;lt;/addressOffset&amp;gt;
          &amp;lt;displayName&amp;gt;status&amp;lt;/displayName&amp;gt;
          &amp;lt;name&amp;gt;status&amp;lt;/name&amp;gt;
          &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt;
          &amp;lt;resetValue&amp;gt;0x00000000&amp;lt;/resetValue&amp;gt;
          &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
          &amp;lt;fields&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[0:0]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;busy&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[1:1]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;descriptor_buffer_empty&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[2:2]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;descriptor_buffer_full&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[3:3]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;response_buffer_empty&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[4:4]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;response_buffer_full &amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[5:5]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;stopped&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[6:6]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;resetting&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[7:7]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;stopped_on_error&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[8:8]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;stopped_on_early_termination&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[9:9]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;irq&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
          &amp;lt;/fields&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
          &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
          &amp;lt;addressOffset&amp;gt;0x4&amp;lt;/addressOffset&amp;gt;
          &amp;lt;displayName&amp;gt;control&amp;lt;/displayName&amp;gt;
          &amp;lt;name&amp;gt;control&amp;lt;/name&amp;gt;
          &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt;
          &amp;lt;resetValue&amp;gt;0x00000000&amp;lt;/resetValue&amp;gt;
          &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
          &amp;lt;fields&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[0:0]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;stop_dispatcher&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[1:1]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;reset_dispatcher&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[2:2]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;stop_on_error&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[3:3]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;stop_on_early_termination&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[4:4]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;global_interrupt_enable_mask&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[5:5]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;stop_descriptors&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
          &amp;lt;/fields&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
          &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
          &amp;lt;addressOffset&amp;gt;0x8&amp;lt;/addressOffset&amp;gt;
          &amp;lt;displayName&amp;gt;fill_level&amp;lt;/displayName&amp;gt;
          &amp;lt;name&amp;gt;fill_level&amp;lt;/name&amp;gt;
          &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt;
          &amp;lt;resetValue&amp;gt;0x00000000&amp;lt;/resetValue&amp;gt;
          &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
          &amp;lt;fields&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[15:0]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;read_fill_level&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[31:16]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;write_fill_level&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
          &amp;lt;/fields&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
          &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
          &amp;lt;addressOffset&amp;gt;0xC&amp;lt;/addressOffset&amp;gt;
          &amp;lt;displayName&amp;gt;response_fill_level&amp;lt;/displayName&amp;gt;
          &amp;lt;name&amp;gt;response_fill_level&amp;lt;/name&amp;gt;
          &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt;
          &amp;lt;resetValue&amp;gt;0x00000000&amp;lt;/resetValue&amp;gt;
          &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
          &amp;lt;fields&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[15:0]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;response_fill_level&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
          &amp;lt;/fields&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
          &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
          &amp;lt;addressOffset&amp;gt;0x10&amp;lt;/addressOffset&amp;gt;
          &amp;lt;displayName&amp;gt;request_number&amp;lt;/displayName&amp;gt;
          &amp;lt;name&amp;gt;sequence_number&amp;lt;/name&amp;gt;
          &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt;
          &amp;lt;resetValue&amp;gt;0x00000000&amp;lt;/resetValue&amp;gt;
          &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
          &amp;lt;fields&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[15:0]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;read_sequence_number&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[31:15]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;write_sequence_number&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
          &amp;lt;/fields&amp;gt;
        &amp;lt;/register&amp;gt;
      &amp;lt;/registers&amp;gt;
    &amp;lt;/peripheral&amp;gt;
  &amp;lt;/peripherals&amp;gt;
&amp;lt;/device&amp;gt;&lt;/cmsisSrcFileContents&gt;
                    &lt;addressGroup&gt;&lt;/addressGroup&gt;
                    &lt;cmsisVars/&gt;
                &lt;/cmsisInfo&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;descriptor_slave&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;descriptor_slave_write&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;descriptor_slave_waitrequest&lt;/name&gt;
                        &lt;role&gt;waitrequest&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;descriptor_slave_writedata&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;128&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;descriptor_slave_byteenable&lt;/name&gt;
                        &lt;role&gt;byteenable&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;16&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressAlignment&lt;/key&gt;
                            &lt;value&gt;DYNAMIC&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressSpan&lt;/key&gt;
                            &lt;value&gt;16&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clock&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;reset_n&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isFlash&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;printableDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitStates&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;transparentBridge&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;csr_irq&lt;/name&gt;
                &lt;type&gt;interrupt&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;csr_irq_irq&lt;/name&gt;
                        &lt;role&gt;irq&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedAddressablePoint&lt;/key&gt;
                            &lt;value&gt;KBandInput_1.csr&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clock&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;reset_n&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedReceiverOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToReceiver&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;irqScheme&lt;/key&gt;
                            &lt;value&gt;NONE&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;mm_read&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;true&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;mm_read_address&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;mm_read_read&lt;/name&gt;
                        &lt;role&gt;read&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;mm_read_readdata&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;8&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;mm_read_waitrequest&lt;/name&gt;
                        &lt;role&gt;waitrequest&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;mm_read_readdatavalid&lt;/name&gt;
                        &lt;role&gt;readdatavalid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;adaptsTo&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;SYMBOLS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clock&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;reset_n&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;dBSBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;doStreamReads&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;doStreamWrites&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isAsynchronous&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isReadable&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isWriteable&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maxAddressWidth&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;st_source&lt;/name&gt;
                &lt;type&gt;avalon_streaming&lt;/type&gt;
                &lt;isStart&gt;true&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;st_source_data&lt;/name&gt;
                        &lt;role&gt;data&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;8&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;st_source_valid&lt;/name&gt;
                        &lt;role&gt;valid&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;st_source_ready&lt;/name&gt;
                        &lt;role&gt;ready&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clock&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;reset_n&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;beatsPerCycle&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;dataBitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;emptyWithinPacket&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;errorDescriptor&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;firstSymbolInHighOrderBits&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;highOrderSymbolAtMSB&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maxChannel&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;packetDescription&lt;/key&gt;
                            &lt;value&gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readyAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readyLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;symbolsPerBeat&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
        &lt;/interfaces&gt;
    &lt;/boundary&gt;
    &lt;originalModuleInfo&gt;
        &lt;className&gt;altera_msgdma&lt;/className&gt;
        &lt;version&gt;19.1&lt;/version&gt;
        &lt;displayName&gt;Modular Scatter-Gather DMA Intel FPGA IP&lt;/displayName&gt;
    &lt;/originalModuleInfo&gt;
    &lt;systemInfoParameterDescriptors&gt;
        &lt;descriptors&gt;
            &lt;descriptor&gt;
                &lt;parameterName&gt;AUTO_DESCRIPTOR_READ_MASTER_ADDRESS_MAP&lt;/parameterName&gt;
                &lt;parameterType&gt;com.altera.entityinterfaces.moduleext.AddressMap&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;descriptor_read_master&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_MAP&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterName&gt;AUTO_DESCRIPTOR_READ_MASTER_ADDRESS_WIDTH&lt;/parameterName&gt;
                &lt;parameterType&gt;com.altera.entityinterfaces.moduleext.AddressWidthType&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;descriptor_read_master&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_WIDTH&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterName&gt;AUTO_DESCRIPTOR_WRITE_MASTER_ADDRESS_MAP&lt;/parameterName&gt;
                &lt;parameterType&gt;com.altera.entityinterfaces.moduleext.AddressMap&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;descriptor_write_master&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_MAP&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterName&gt;AUTO_DESCRIPTOR_WRITE_MASTER_ADDRESS_WIDTH&lt;/parameterName&gt;
                &lt;parameterType&gt;com.altera.entityinterfaces.moduleext.AddressWidthType&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;descriptor_write_master&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_WIDTH&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;AUTO_DEVICE&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfotype&gt;DEVICE&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;AUTO_DEVICE_FAMILY&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfotype&gt;DEVICE_FAMILY&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;AUTO_DEVICE_SPEEDGRADE&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfotype&gt;DEVICE_SPEEDGRADE&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterName&gt;AUTO_MM_READ_ADDRESS_MAP&lt;/parameterName&gt;
                &lt;parameterType&gt;com.altera.entityinterfaces.moduleext.AddressMap&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;mm_read&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_MAP&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterName&gt;AUTO_MM_READ_ADDRESS_WIDTH&lt;/parameterName&gt;
                &lt;parameterType&gt;com.altera.entityinterfaces.moduleext.AddressWidthType&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;mm_read&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_WIDTH&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterName&gt;AUTO_MM_WRITE_ADDRESS_MAP&lt;/parameterName&gt;
                &lt;parameterType&gt;com.altera.entityinterfaces.moduleext.AddressMap&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;mm_write&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_MAP&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterName&gt;AUTO_MM_WRITE_ADDRESS_WIDTH&lt;/parameterName&gt;
                &lt;parameterType&gt;com.altera.entityinterfaces.moduleext.AddressWidthType&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;mm_write&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_WIDTH&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
        &lt;/descriptors&gt;
    &lt;/systemInfoParameterDescriptors&gt;
    &lt;systemInfos&gt;
        &lt;connPtSystemInfos&gt;
            &lt;entry&gt;
                &lt;key&gt;csr&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;csr&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                            &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name=&apos;csr&apos; start=&apos;0x0&apos; end=&apos;0x20&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                            &lt;value&gt;5&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;descriptor_slave&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;descriptor_slave&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                            &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name=&apos;descriptor_slave&apos; start=&apos;0x0&apos; end=&apos;0x10&apos; datawidth=&apos;128&apos; /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                            &lt;value&gt;4&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                            &lt;value&gt;128&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;mm_read&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;mm_read&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos/&gt;
                    &lt;consumedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                            &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name=&apos;onchip_mem_LW.s1&apos; start=&apos;0x0&apos; end=&apos;0x8000&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;slave name=&apos;DDR.s0&apos; start=&apos;0x40000000&apos; end=&apos;0x80000000&apos; datawidth=&apos;128&apos; /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                            &lt;value&gt;31&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/consumedSystemInfos&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
        &lt;/connPtSystemInfos&gt;
    &lt;/systemInfos&gt;
&lt;/componentDefinition&gt;" />
  <parameter name="AUTO_DEVICE_SPEEDGRADE" value="2" />
  <parameter
     name="logicalView"
     value="ip/KBandIPsubPro/KBandIPsubPro_KBandInput_1.ip" />
  <parameter
     name="moduleAssignmentDefinition"
     value="&lt;assignmentDefinition&gt;
    &lt;assignmentValueMap&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.BURST_ENABLE&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.BURST_WRAPPING_SUPPORT&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.CHANNEL_ENABLE&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.CHANNEL_ENABLE_DERIVED&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.CHANNEL_WIDTH&lt;/key&gt;
            &lt;value&gt;8&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.DATA_FIFO_DEPTH&lt;/key&gt;
            &lt;value&gt;32&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.DATA_WIDTH&lt;/key&gt;
            &lt;value&gt;8&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.DESCRIPTOR_FIFO_DEPTH&lt;/key&gt;
            &lt;value&gt;128&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.DMA_MODE&lt;/key&gt;
            &lt;value&gt;1&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.ENHANCED_FEATURES&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.ERROR_ENABLE&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.ERROR_ENABLE_DERIVED&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.ERROR_WIDTH&lt;/key&gt;
            &lt;value&gt;8&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.MAX_BURST_COUNT&lt;/key&gt;
            &lt;value&gt;2&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.MAX_BYTE&lt;/key&gt;
            &lt;value&gt;32768&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.MAX_STRIDE&lt;/key&gt;
            &lt;value&gt;1&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.PACKET_ENABLE&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.PACKET_ENABLE_DERIVED&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.PREFETCHER_ENABLE&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.PROGRAMMABLE_BURST_ENABLE&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.RESPONSE_PORT&lt;/key&gt;
            &lt;value&gt;2&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.STRIDE_ENABLE&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.STRIDE_ENABLE_DERIVED&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.TRANSFER_TYPE&lt;/key&gt;
            &lt;value&gt;Full Word Accesses Only&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.compatible&lt;/key&gt;
            &lt;value&gt;altr,msgdma-1.0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.group&lt;/key&gt;
            &lt;value&gt;msgdma&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.name&lt;/key&gt;
            &lt;value&gt;msgdma&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.vendor&lt;/key&gt;
            &lt;value&gt;altr&lt;/value&gt;
        &lt;/entry&gt;
    &lt;/assignmentValueMap&gt;
&lt;/assignmentDefinition&gt;" />
  <parameter name="AUTO_MM_READ_ADDRESS_WIDTH" value="31" />
  <parameter name="svInterfaceDefinition" value="" />
  <parameter name="AUTO_MM_WRITE_ADDRESS_WIDTH" value="" />
  <parameter name="AUTO_DEVICE" value="1SG280HU2F50E2VG" />
  <parameter name="AUTO_DESCRIPTOR_WRITE_MASTER_ADDRESS_MAP" value="" />
  <parameter
     name="AUTO_MM_READ_ADDRESS_MAP"
     value="&lt;address-map&gt;&lt;slave name=&apos;onchip_mem_LW.s1&apos; start=&apos;0x0&apos; end=&apos;0x8000&apos; datawidth=&apos;32&apos; /&gt;&lt;slave name=&apos;DDR.s0&apos; start=&apos;0x40000000&apos; end=&apos;0x80000000&apos; datawidth=&apos;128&apos; /&gt;&lt;/address-map&gt;" />
  <parameter name="AUTO_DESCRIPTOR_WRITE_MASTER_ADDRESS_WIDTH" value="" />
  <parameter
     name="generationInfoDefinition"
     value="&lt;generationInfoDefinition&gt;
    &lt;hdlLibraryName&gt;KBandIPsubPro_KBandInput_1&lt;/hdlLibraryName&gt;
    &lt;fileSets&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;KBandIPsubPro_KBandInput_1&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;KBandIPsubPro_KBandInput_1&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;KBandIPsubPro_KBandInput_1&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;KBandIPsubPro_KBandInput_1&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;KBandIPsubPro_KBandInput_1&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;KBandIPsubPro_KBandInput_1&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
    &lt;/fileSets&gt;
&lt;/generationInfoDefinition&gt;" />
  <parameter name="AUTO_MM_WRITE_ADDRESS_MAP" value="" />
  <generatedFiles/>
  <childGeneratedFiles/>
  <sourceFiles/>
  <childSourceFiles/>
  <instantiator instantiator="KBandIPsubPro" as="KBandInput_1" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_KBandInput_1"</message>
  </messages>
 </entity>
 <entity
   kind="altera_generic_component"
   version="1.0"
   name="KBandIPsubPro_KBandInput_2">
  <parameter name="hlsFile" value="" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Stratix 10" />
  <parameter name="AUTO_DESCRIPTOR_READ_MASTER_ADDRESS_MAP" value="" />
  <parameter
     name="defaultBoundary"
     value="&lt;boundaryDefinition&gt;
    &lt;interfaces&gt;
        &lt;interface&gt;
            &lt;name&gt;clock&lt;/name&gt;
            &lt;type&gt;clock&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;clock_clk&lt;/name&gt;
                    &lt;role&gt;clk&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;clockRate&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;externallyDriven&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;ptfSchematicName&lt;/key&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;reset_n&lt;/name&gt;
            &lt;type&gt;reset&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;reset_n_reset_n&lt;/name&gt;
                    &lt;role&gt;reset_n&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;value&gt;clock&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;synchronousEdges&lt;/key&gt;
                        &lt;value&gt;BOTH&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;csr&lt;/name&gt;
            &lt;type&gt;avalon&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;csr_writedata&lt;/name&gt;
                    &lt;role&gt;writedata&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;32&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;csr_write&lt;/name&gt;
                    &lt;role&gt;write&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;csr_byteenable&lt;/name&gt;
                    &lt;role&gt;byteenable&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;4&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;csr_readdata&lt;/name&gt;
                    &lt;role&gt;readdata&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;32&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;csr_read&lt;/name&gt;
                    &lt;role&gt;read&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;csr_address&lt;/name&gt;
                    &lt;role&gt;address&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;3&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/assignmentValueMap&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressAlignment&lt;/key&gt;
                        &lt;value&gt;DYNAMIC&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressGroup&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressSpan&lt;/key&gt;
                        &lt;value&gt;32&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressUnits&lt;/key&gt;
                        &lt;value&gt;WORDS&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;value&gt;clock&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;value&gt;reset_n&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                        &lt;value&gt;8&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bridgesToMaster&lt;/key&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;burstcountUnits&lt;/key&gt;
                        &lt;value&gt;WORDS&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;holdTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;interleaveBursts&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isBigEndian&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isFlash&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isMemoryDevice&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;linewrapBursts&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;minimumReadLatency&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;prSafe&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;printableDevice&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readLatency&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readWaitStates&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readWaitTime&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;setupTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;timingUnits&lt;/key&gt;
                        &lt;value&gt;Cycles&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;transparentBridge&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;writeLatency&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;writeWaitStates&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;writeWaitTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
            &lt;cmsisInfo&gt;
                &lt;cmsisSrcFileContents&gt;&amp;lt;?xml version=&quot;1.0&quot; encoding=&quot;utf-8&quot;?&amp;gt;
&amp;lt;device schemaVersion=&quot;1.1&quot; xmlns:xs=&quot;http://www.w3.org/2001/XMLSchema-instance&quot; xs:noNamespaceSchemaLocation=&quot;CMSIS-SVD_Schema_1_1.xsd&quot;&amp;gt;
  &amp;lt;peripherals&amp;gt;
    &amp;lt;peripheral&amp;gt;
      &amp;lt;baseAddress&amp;gt;0x00000000&amp;lt;/baseAddress&amp;gt;
      &amp;lt;name&amp;gt;altera_msgdma_mm_csr&amp;lt;/name&amp;gt;
      &amp;lt;description&amp;gt;altera_msgdma&amp;lt;/description&amp;gt;
      &amp;lt;registers&amp;gt;
        &amp;lt;register&amp;gt;
          &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
          &amp;lt;addressOffset&amp;gt;0x0&amp;lt;/addressOffset&amp;gt;
          &amp;lt;displayName&amp;gt;status&amp;lt;/displayName&amp;gt;
          &amp;lt;name&amp;gt;status&amp;lt;/name&amp;gt;
          &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt;
          &amp;lt;resetValue&amp;gt;0x00000000&amp;lt;/resetValue&amp;gt;
          &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
          &amp;lt;fields&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[0:0]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;busy&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[1:1]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;descriptor_buffer_empty&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[2:2]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;descriptor_buffer_full&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[3:3]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;response_buffer_empty&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[4:4]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;response_buffer_full &amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[5:5]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;stopped&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[6:6]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;resetting&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[7:7]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;stopped_on_error&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[8:8]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;stopped_on_early_termination&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[9:9]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;irq&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
          &amp;lt;/fields&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
          &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
          &amp;lt;addressOffset&amp;gt;0x4&amp;lt;/addressOffset&amp;gt;
          &amp;lt;displayName&amp;gt;control&amp;lt;/displayName&amp;gt;
          &amp;lt;name&amp;gt;control&amp;lt;/name&amp;gt;
          &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt;
          &amp;lt;resetValue&amp;gt;0x00000000&amp;lt;/resetValue&amp;gt;
          &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
          &amp;lt;fields&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[0:0]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;stop_dispatcher&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[1:1]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;reset_dispatcher&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[2:2]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;stop_on_error&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[3:3]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;stop_on_early_termination&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[4:4]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;global_interrupt_enable_mask&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[5:5]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;stop_descriptors&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
          &amp;lt;/fields&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
          &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
          &amp;lt;addressOffset&amp;gt;0x8&amp;lt;/addressOffset&amp;gt;
          &amp;lt;displayName&amp;gt;fill_level&amp;lt;/displayName&amp;gt;
          &amp;lt;name&amp;gt;fill_level&amp;lt;/name&amp;gt;
          &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt;
          &amp;lt;resetValue&amp;gt;0x00000000&amp;lt;/resetValue&amp;gt;
          &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
          &amp;lt;fields&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[15:0]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;read_fill_level&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[31:16]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;write_fill_level&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
          &amp;lt;/fields&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
          &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
          &amp;lt;addressOffset&amp;gt;0xC&amp;lt;/addressOffset&amp;gt;
          &amp;lt;displayName&amp;gt;response_fill_level&amp;lt;/displayName&amp;gt;
          &amp;lt;name&amp;gt;response_fill_level&amp;lt;/name&amp;gt;
          &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt;
          &amp;lt;resetValue&amp;gt;0x00000000&amp;lt;/resetValue&amp;gt;
          &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
          &amp;lt;fields&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[15:0]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;response_fill_level&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
          &amp;lt;/fields&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
          &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
          &amp;lt;addressOffset&amp;gt;0x10&amp;lt;/addressOffset&amp;gt;
          &amp;lt;displayName&amp;gt;request_number&amp;lt;/displayName&amp;gt;
          &amp;lt;name&amp;gt;sequence_number&amp;lt;/name&amp;gt;
          &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt;
          &amp;lt;resetValue&amp;gt;0x00000000&amp;lt;/resetValue&amp;gt;
          &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
          &amp;lt;fields&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[15:0]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;read_sequence_number&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[31:15]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;write_sequence_number&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
          &amp;lt;/fields&amp;gt;
        &amp;lt;/register&amp;gt;
      &amp;lt;/registers&amp;gt;
    &amp;lt;/peripheral&amp;gt;
  &amp;lt;/peripherals&amp;gt;
&amp;lt;/device&amp;gt;&lt;/cmsisSrcFileContents&gt;
                &lt;addressGroup&gt;&lt;/addressGroup&gt;
                &lt;cmsisVars/&gt;
            &lt;/cmsisInfo&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;descriptor_slave&lt;/name&gt;
            &lt;type&gt;avalon&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;descriptor_slave_write&lt;/name&gt;
                    &lt;role&gt;write&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;descriptor_slave_waitrequest&lt;/name&gt;
                    &lt;role&gt;waitrequest&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;descriptor_slave_writedata&lt;/name&gt;
                    &lt;role&gt;writedata&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;128&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;descriptor_slave_byteenable&lt;/name&gt;
                    &lt;role&gt;byteenable&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;16&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/assignmentValueMap&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressAlignment&lt;/key&gt;
                        &lt;value&gt;DYNAMIC&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressGroup&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressSpan&lt;/key&gt;
                        &lt;value&gt;16&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressUnits&lt;/key&gt;
                        &lt;value&gt;WORDS&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;value&gt;clock&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;value&gt;reset_n&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                        &lt;value&gt;8&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bridgesToMaster&lt;/key&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;burstcountUnits&lt;/key&gt;
                        &lt;value&gt;WORDS&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;holdTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;interleaveBursts&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isBigEndian&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isFlash&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isMemoryDevice&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;linewrapBursts&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;minimumReadLatency&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;prSafe&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;printableDevice&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readLatency&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readWaitStates&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readWaitTime&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;setupTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;timingUnits&lt;/key&gt;
                        &lt;value&gt;Cycles&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;transparentBridge&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;writeLatency&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;writeWaitStates&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;writeWaitTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;csr_irq&lt;/name&gt;
            &lt;type&gt;interrupt&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;csr_irq_irq&lt;/name&gt;
                    &lt;role&gt;irq&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedAddressablePoint&lt;/key&gt;
                        &lt;value&gt;KBandInput_2.csr&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;value&gt;clock&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;value&gt;reset_n&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bridgedReceiverOffset&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bridgesToReceiver&lt;/key&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;irqScheme&lt;/key&gt;
                        &lt;value&gt;NONE&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;mm_read&lt;/name&gt;
            &lt;type&gt;avalon&lt;/type&gt;
            &lt;isStart&gt;true&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;mm_read_address&lt;/name&gt;
                    &lt;role&gt;address&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;32&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;mm_read_read&lt;/name&gt;
                    &lt;role&gt;read&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;mm_read_readdata&lt;/name&gt;
                    &lt;role&gt;readdata&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;8&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;mm_read_waitrequest&lt;/name&gt;
                    &lt;role&gt;waitrequest&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;mm_read_readdatavalid&lt;/name&gt;
                    &lt;role&gt;readdatavalid&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;adaptsTo&lt;/key&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressGroup&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressUnits&lt;/key&gt;
                        &lt;value&gt;SYMBOLS&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;value&gt;clock&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;value&gt;reset_n&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                        &lt;value&gt;8&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;burstcountUnits&lt;/key&gt;
                        &lt;value&gt;WORDS&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;dBSBigEndian&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;doStreamReads&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;doStreamWrites&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;holdTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;interleaveBursts&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isAsynchronous&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isBigEndian&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isReadable&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isWriteable&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;linewrapBursts&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maxAddressWidth&lt;/key&gt;
                        &lt;value&gt;32&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;minimumReadLatency&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;prSafe&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readLatency&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readWaitTime&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;setupTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;timingUnits&lt;/key&gt;
                        &lt;value&gt;Cycles&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;writeWaitTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;st_source&lt;/name&gt;
            &lt;type&gt;avalon_streaming&lt;/type&gt;
            &lt;isStart&gt;true&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;st_source_data&lt;/name&gt;
                    &lt;role&gt;data&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;8&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;st_source_valid&lt;/name&gt;
                    &lt;role&gt;valid&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;st_source_ready&lt;/name&gt;
                    &lt;role&gt;ready&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;value&gt;clock&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;value&gt;reset_n&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;beatsPerCycle&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;dataBitsPerSymbol&lt;/key&gt;
                        &lt;value&gt;8&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;emptyWithinPacket&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;errorDescriptor&lt;/key&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;firstSymbolInHighOrderBits&lt;/key&gt;
                        &lt;value&gt;true&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;highOrderSymbolAtMSB&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maxChannel&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;packetDescription&lt;/key&gt;
                        &lt;value&gt;&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;prSafe&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readyAllowance&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readyLatency&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;symbolsPerBeat&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
    &lt;/interfaces&gt;
&lt;/boundaryDefinition&gt;" />
  <parameter name="AUTO_DESCRIPTOR_READ_MASTER_ADDRESS_WIDTH" value="" />
  <parameter
     name="componentDefinition"
     value="&lt;componentDefinition&gt;
    &lt;boundary&gt;
        &lt;interfaces&gt;
            &lt;interface&gt;
                &lt;name&gt;clock&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;clock_clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;reset_n&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;reset_n_reset_n&lt;/name&gt;
                        &lt;role&gt;reset_n&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clock&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;BOTH&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;csr&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;csr_writedata&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;csr_write&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;csr_byteenable&lt;/name&gt;
                        &lt;role&gt;byteenable&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;4&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;csr_readdata&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;csr_read&lt;/name&gt;
                        &lt;role&gt;read&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;csr_address&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;3&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressAlignment&lt;/key&gt;
                            &lt;value&gt;DYNAMIC&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressSpan&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clock&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;reset_n&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isFlash&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;printableDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitStates&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;transparentBridge&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
                &lt;cmsisInfo&gt;
                    &lt;cmsisSrcFileContents&gt;&amp;lt;?xml version=&quot;1.0&quot; encoding=&quot;utf-8&quot;?&amp;gt;
&amp;lt;device schemaVersion=&quot;1.1&quot; xmlns:xs=&quot;http://www.w3.org/2001/XMLSchema-instance&quot; xs:noNamespaceSchemaLocation=&quot;CMSIS-SVD_Schema_1_1.xsd&quot;&amp;gt;
  &amp;lt;peripherals&amp;gt;
    &amp;lt;peripheral&amp;gt;
      &amp;lt;baseAddress&amp;gt;0x00000000&amp;lt;/baseAddress&amp;gt;
      &amp;lt;name&amp;gt;altera_msgdma_mm_csr&amp;lt;/name&amp;gt;
      &amp;lt;description&amp;gt;altera_msgdma&amp;lt;/description&amp;gt;
      &amp;lt;registers&amp;gt;
        &amp;lt;register&amp;gt;
          &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
          &amp;lt;addressOffset&amp;gt;0x0&amp;lt;/addressOffset&amp;gt;
          &amp;lt;displayName&amp;gt;status&amp;lt;/displayName&amp;gt;
          &amp;lt;name&amp;gt;status&amp;lt;/name&amp;gt;
          &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt;
          &amp;lt;resetValue&amp;gt;0x00000000&amp;lt;/resetValue&amp;gt;
          &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
          &amp;lt;fields&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[0:0]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;busy&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[1:1]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;descriptor_buffer_empty&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[2:2]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;descriptor_buffer_full&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[3:3]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;response_buffer_empty&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[4:4]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;response_buffer_full &amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[5:5]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;stopped&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[6:6]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;resetting&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[7:7]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;stopped_on_error&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[8:8]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;stopped_on_early_termination&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[9:9]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;irq&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
          &amp;lt;/fields&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
          &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
          &amp;lt;addressOffset&amp;gt;0x4&amp;lt;/addressOffset&amp;gt;
          &amp;lt;displayName&amp;gt;control&amp;lt;/displayName&amp;gt;
          &amp;lt;name&amp;gt;control&amp;lt;/name&amp;gt;
          &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt;
          &amp;lt;resetValue&amp;gt;0x00000000&amp;lt;/resetValue&amp;gt;
          &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
          &amp;lt;fields&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[0:0]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;stop_dispatcher&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[1:1]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;reset_dispatcher&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[2:2]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;stop_on_error&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[3:3]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;stop_on_early_termination&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[4:4]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;global_interrupt_enable_mask&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[5:5]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;stop_descriptors&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
          &amp;lt;/fields&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
          &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
          &amp;lt;addressOffset&amp;gt;0x8&amp;lt;/addressOffset&amp;gt;
          &amp;lt;displayName&amp;gt;fill_level&amp;lt;/displayName&amp;gt;
          &amp;lt;name&amp;gt;fill_level&amp;lt;/name&amp;gt;
          &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt;
          &amp;lt;resetValue&amp;gt;0x00000000&amp;lt;/resetValue&amp;gt;
          &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
          &amp;lt;fields&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[15:0]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;read_fill_level&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[31:16]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;write_fill_level&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
          &amp;lt;/fields&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
          &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
          &amp;lt;addressOffset&amp;gt;0xC&amp;lt;/addressOffset&amp;gt;
          &amp;lt;displayName&amp;gt;response_fill_level&amp;lt;/displayName&amp;gt;
          &amp;lt;name&amp;gt;response_fill_level&amp;lt;/name&amp;gt;
          &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt;
          &amp;lt;resetValue&amp;gt;0x00000000&amp;lt;/resetValue&amp;gt;
          &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
          &amp;lt;fields&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[15:0]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;response_fill_level&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
          &amp;lt;/fields&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
          &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
          &amp;lt;addressOffset&amp;gt;0x10&amp;lt;/addressOffset&amp;gt;
          &amp;lt;displayName&amp;gt;request_number&amp;lt;/displayName&amp;gt;
          &amp;lt;name&amp;gt;sequence_number&amp;lt;/name&amp;gt;
          &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt;
          &amp;lt;resetValue&amp;gt;0x00000000&amp;lt;/resetValue&amp;gt;
          &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
          &amp;lt;fields&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[15:0]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;read_sequence_number&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[31:15]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;write_sequence_number&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
          &amp;lt;/fields&amp;gt;
        &amp;lt;/register&amp;gt;
      &amp;lt;/registers&amp;gt;
    &amp;lt;/peripheral&amp;gt;
  &amp;lt;/peripherals&amp;gt;
&amp;lt;/device&amp;gt;&lt;/cmsisSrcFileContents&gt;
                    &lt;addressGroup&gt;&lt;/addressGroup&gt;
                    &lt;cmsisVars/&gt;
                &lt;/cmsisInfo&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;descriptor_slave&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;descriptor_slave_write&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;descriptor_slave_waitrequest&lt;/name&gt;
                        &lt;role&gt;waitrequest&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;descriptor_slave_writedata&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;128&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;descriptor_slave_byteenable&lt;/name&gt;
                        &lt;role&gt;byteenable&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;16&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressAlignment&lt;/key&gt;
                            &lt;value&gt;DYNAMIC&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressSpan&lt;/key&gt;
                            &lt;value&gt;16&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clock&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;reset_n&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isFlash&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;printableDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitStates&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;transparentBridge&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;csr_irq&lt;/name&gt;
                &lt;type&gt;interrupt&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;csr_irq_irq&lt;/name&gt;
                        &lt;role&gt;irq&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedAddressablePoint&lt;/key&gt;
                            &lt;value&gt;KBandInput_2.csr&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clock&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;reset_n&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedReceiverOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToReceiver&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;irqScheme&lt;/key&gt;
                            &lt;value&gt;NONE&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;mm_read&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;true&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;mm_read_address&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;mm_read_read&lt;/name&gt;
                        &lt;role&gt;read&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;mm_read_readdata&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;8&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;mm_read_waitrequest&lt;/name&gt;
                        &lt;role&gt;waitrequest&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;mm_read_readdatavalid&lt;/name&gt;
                        &lt;role&gt;readdatavalid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;adaptsTo&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;SYMBOLS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clock&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;reset_n&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;dBSBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;doStreamReads&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;doStreamWrites&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isAsynchronous&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isReadable&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isWriteable&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maxAddressWidth&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;st_source&lt;/name&gt;
                &lt;type&gt;avalon_streaming&lt;/type&gt;
                &lt;isStart&gt;true&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;st_source_data&lt;/name&gt;
                        &lt;role&gt;data&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;8&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;st_source_valid&lt;/name&gt;
                        &lt;role&gt;valid&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;st_source_ready&lt;/name&gt;
                        &lt;role&gt;ready&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clock&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;reset_n&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;beatsPerCycle&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;dataBitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;emptyWithinPacket&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;errorDescriptor&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;firstSymbolInHighOrderBits&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;highOrderSymbolAtMSB&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maxChannel&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;packetDescription&lt;/key&gt;
                            &lt;value&gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readyAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readyLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;symbolsPerBeat&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
        &lt;/interfaces&gt;
    &lt;/boundary&gt;
    &lt;originalModuleInfo&gt;
        &lt;className&gt;altera_msgdma&lt;/className&gt;
        &lt;version&gt;19.1&lt;/version&gt;
        &lt;displayName&gt;Modular Scatter-Gather DMA Intel FPGA IP&lt;/displayName&gt;
    &lt;/originalModuleInfo&gt;
    &lt;systemInfoParameterDescriptors&gt;
        &lt;descriptors&gt;
            &lt;descriptor&gt;
                &lt;parameterName&gt;AUTO_DESCRIPTOR_READ_MASTER_ADDRESS_MAP&lt;/parameterName&gt;
                &lt;parameterType&gt;com.altera.entityinterfaces.moduleext.AddressMap&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;descriptor_read_master&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_MAP&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterName&gt;AUTO_DESCRIPTOR_READ_MASTER_ADDRESS_WIDTH&lt;/parameterName&gt;
                &lt;parameterType&gt;com.altera.entityinterfaces.moduleext.AddressWidthType&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;descriptor_read_master&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_WIDTH&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterName&gt;AUTO_DESCRIPTOR_WRITE_MASTER_ADDRESS_MAP&lt;/parameterName&gt;
                &lt;parameterType&gt;com.altera.entityinterfaces.moduleext.AddressMap&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;descriptor_write_master&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_MAP&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterName&gt;AUTO_DESCRIPTOR_WRITE_MASTER_ADDRESS_WIDTH&lt;/parameterName&gt;
                &lt;parameterType&gt;com.altera.entityinterfaces.moduleext.AddressWidthType&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;descriptor_write_master&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_WIDTH&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;AUTO_DEVICE&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfotype&gt;DEVICE&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;AUTO_DEVICE_FAMILY&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfotype&gt;DEVICE_FAMILY&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;AUTO_DEVICE_SPEEDGRADE&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfotype&gt;DEVICE_SPEEDGRADE&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterName&gt;AUTO_MM_READ_ADDRESS_MAP&lt;/parameterName&gt;
                &lt;parameterType&gt;com.altera.entityinterfaces.moduleext.AddressMap&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;mm_read&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_MAP&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterName&gt;AUTO_MM_READ_ADDRESS_WIDTH&lt;/parameterName&gt;
                &lt;parameterType&gt;com.altera.entityinterfaces.moduleext.AddressWidthType&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;mm_read&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_WIDTH&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterName&gt;AUTO_MM_WRITE_ADDRESS_MAP&lt;/parameterName&gt;
                &lt;parameterType&gt;com.altera.entityinterfaces.moduleext.AddressMap&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;mm_write&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_MAP&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterName&gt;AUTO_MM_WRITE_ADDRESS_WIDTH&lt;/parameterName&gt;
                &lt;parameterType&gt;com.altera.entityinterfaces.moduleext.AddressWidthType&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;mm_write&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_WIDTH&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
        &lt;/descriptors&gt;
    &lt;/systemInfoParameterDescriptors&gt;
    &lt;systemInfos&gt;
        &lt;connPtSystemInfos&gt;
            &lt;entry&gt;
                &lt;key&gt;csr&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;csr&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                            &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name=&apos;csr&apos; start=&apos;0x0&apos; end=&apos;0x20&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                            &lt;value&gt;5&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;descriptor_slave&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;descriptor_slave&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                            &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name=&apos;descriptor_slave&apos; start=&apos;0x0&apos; end=&apos;0x10&apos; datawidth=&apos;128&apos; /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                            &lt;value&gt;4&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                            &lt;value&gt;128&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;mm_read&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;mm_read&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos/&gt;
                    &lt;consumedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                            &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name=&apos;onchip_mem_LW2.s1&apos; start=&apos;0x8000&apos; end=&apos;0x10000&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;slave name=&apos;DDR.s0&apos; start=&apos;0x40000000&apos; end=&apos;0x80000000&apos; datawidth=&apos;128&apos; /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                            &lt;value&gt;31&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/consumedSystemInfos&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
        &lt;/connPtSystemInfos&gt;
    &lt;/systemInfos&gt;
&lt;/componentDefinition&gt;" />
  <parameter name="AUTO_DEVICE_SPEEDGRADE" value="2" />
  <parameter
     name="logicalView"
     value="ip/KBandIPsubPro/KBandIPsubPro_KBandInput_2.ip" />
  <parameter
     name="moduleAssignmentDefinition"
     value="&lt;assignmentDefinition&gt;
    &lt;assignmentValueMap&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.BURST_ENABLE&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.BURST_WRAPPING_SUPPORT&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.CHANNEL_ENABLE&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.CHANNEL_ENABLE_DERIVED&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.CHANNEL_WIDTH&lt;/key&gt;
            &lt;value&gt;8&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.DATA_FIFO_DEPTH&lt;/key&gt;
            &lt;value&gt;32&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.DATA_WIDTH&lt;/key&gt;
            &lt;value&gt;8&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.DESCRIPTOR_FIFO_DEPTH&lt;/key&gt;
            &lt;value&gt;128&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.DMA_MODE&lt;/key&gt;
            &lt;value&gt;1&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.ENHANCED_FEATURES&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.ERROR_ENABLE&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.ERROR_ENABLE_DERIVED&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.ERROR_WIDTH&lt;/key&gt;
            &lt;value&gt;8&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.MAX_BURST_COUNT&lt;/key&gt;
            &lt;value&gt;2&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.MAX_BYTE&lt;/key&gt;
            &lt;value&gt;32768&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.MAX_STRIDE&lt;/key&gt;
            &lt;value&gt;1&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.PACKET_ENABLE&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.PACKET_ENABLE_DERIVED&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.PREFETCHER_ENABLE&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.PROGRAMMABLE_BURST_ENABLE&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.RESPONSE_PORT&lt;/key&gt;
            &lt;value&gt;2&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.STRIDE_ENABLE&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.STRIDE_ENABLE_DERIVED&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.TRANSFER_TYPE&lt;/key&gt;
            &lt;value&gt;Full Word Accesses Only&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.compatible&lt;/key&gt;
            &lt;value&gt;altr,msgdma-1.0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.group&lt;/key&gt;
            &lt;value&gt;msgdma&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.name&lt;/key&gt;
            &lt;value&gt;msgdma&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.vendor&lt;/key&gt;
            &lt;value&gt;altr&lt;/value&gt;
        &lt;/entry&gt;
    &lt;/assignmentValueMap&gt;
&lt;/assignmentDefinition&gt;" />
  <parameter name="AUTO_MM_READ_ADDRESS_WIDTH" value="31" />
  <parameter name="svInterfaceDefinition" value="" />
  <parameter name="AUTO_MM_WRITE_ADDRESS_WIDTH" value="" />
  <parameter name="AUTO_DEVICE" value="1SG280HU2F50E2VG" />
  <parameter name="AUTO_DESCRIPTOR_WRITE_MASTER_ADDRESS_MAP" value="" />
  <parameter
     name="AUTO_MM_READ_ADDRESS_MAP"
     value="&lt;address-map&gt;&lt;slave name=&apos;onchip_mem_LW2.s1&apos; start=&apos;0x8000&apos; end=&apos;0x10000&apos; datawidth=&apos;32&apos; /&gt;&lt;slave name=&apos;DDR.s0&apos; start=&apos;0x40000000&apos; end=&apos;0x80000000&apos; datawidth=&apos;128&apos; /&gt;&lt;/address-map&gt;" />
  <parameter name="AUTO_DESCRIPTOR_WRITE_MASTER_ADDRESS_WIDTH" value="" />
  <parameter
     name="generationInfoDefinition"
     value="&lt;generationInfoDefinition&gt;
    &lt;hdlLibraryName&gt;KBandIPsubPro_KBandInput_2&lt;/hdlLibraryName&gt;
    &lt;fileSets&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;KBandIPsubPro_KBandInput_2&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;KBandIPsubPro_KBandInput_2&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;KBandIPsubPro_KBandInput_2&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;KBandIPsubPro_KBandInput_2&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;KBandIPsubPro_KBandInput_2&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;KBandIPsubPro_KBandInput_2&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
    &lt;/fileSets&gt;
&lt;/generationInfoDefinition&gt;" />
  <parameter name="AUTO_MM_WRITE_ADDRESS_MAP" value="" />
  <generatedFiles/>
  <childGeneratedFiles/>
  <sourceFiles/>
  <childSourceFiles/>
  <instantiator instantiator="KBandIPsubPro" as="KBandInput_2" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_KBandInput_2"</message>
  </messages>
 </entity>
 <entity
   kind="altera_generic_component"
   version="1.0"
   name="KBandIPsubPro_KBandOutput">
  <parameter name="hlsFile" value="" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Stratix 10" />
  <parameter name="AUTO_DESCRIPTOR_READ_MASTER_ADDRESS_MAP" value="" />
  <parameter
     name="defaultBoundary"
     value="&lt;boundaryDefinition&gt;
    &lt;interfaces&gt;
        &lt;interface&gt;
            &lt;name&gt;clock&lt;/name&gt;
            &lt;type&gt;clock&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;clock_clk&lt;/name&gt;
                    &lt;role&gt;clk&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;clockRate&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;externallyDriven&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;ptfSchematicName&lt;/key&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;reset_n&lt;/name&gt;
            &lt;type&gt;reset&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;reset_n_reset_n&lt;/name&gt;
                    &lt;role&gt;reset_n&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;value&gt;clock&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;synchronousEdges&lt;/key&gt;
                        &lt;value&gt;BOTH&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;csr&lt;/name&gt;
            &lt;type&gt;avalon&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;csr_writedata&lt;/name&gt;
                    &lt;role&gt;writedata&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;32&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;csr_write&lt;/name&gt;
                    &lt;role&gt;write&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;csr_byteenable&lt;/name&gt;
                    &lt;role&gt;byteenable&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;4&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;csr_readdata&lt;/name&gt;
                    &lt;role&gt;readdata&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;32&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;csr_read&lt;/name&gt;
                    &lt;role&gt;read&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;csr_address&lt;/name&gt;
                    &lt;role&gt;address&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;3&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/assignmentValueMap&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressAlignment&lt;/key&gt;
                        &lt;value&gt;DYNAMIC&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressGroup&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressSpan&lt;/key&gt;
                        &lt;value&gt;32&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressUnits&lt;/key&gt;
                        &lt;value&gt;WORDS&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;value&gt;clock&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;value&gt;reset_n&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                        &lt;value&gt;8&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bridgesToMaster&lt;/key&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;burstcountUnits&lt;/key&gt;
                        &lt;value&gt;WORDS&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;holdTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;interleaveBursts&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isBigEndian&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isFlash&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isMemoryDevice&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;linewrapBursts&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;minimumReadLatency&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;prSafe&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;printableDevice&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readLatency&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readWaitStates&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readWaitTime&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;setupTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;timingUnits&lt;/key&gt;
                        &lt;value&gt;Cycles&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;transparentBridge&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;writeLatency&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;writeWaitStates&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;writeWaitTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
            &lt;cmsisInfo&gt;
                &lt;cmsisSrcFileContents&gt;&amp;lt;?xml version=&quot;1.0&quot; encoding=&quot;utf-8&quot;?&amp;gt;
&amp;lt;device schemaVersion=&quot;1.1&quot; xmlns:xs=&quot;http://www.w3.org/2001/XMLSchema-instance&quot; xs:noNamespaceSchemaLocation=&quot;CMSIS-SVD_Schema_1_1.xsd&quot;&amp;gt;
  &amp;lt;peripherals&amp;gt;
    &amp;lt;peripheral&amp;gt;
      &amp;lt;baseAddress&amp;gt;0x00000000&amp;lt;/baseAddress&amp;gt;
      &amp;lt;name&amp;gt;altera_msgdma_mm_csr&amp;lt;/name&amp;gt;
      &amp;lt;description&amp;gt;altera_msgdma&amp;lt;/description&amp;gt;
      &amp;lt;registers&amp;gt;
        &amp;lt;register&amp;gt;
          &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
          &amp;lt;addressOffset&amp;gt;0x0&amp;lt;/addressOffset&amp;gt;
          &amp;lt;displayName&amp;gt;status&amp;lt;/displayName&amp;gt;
          &amp;lt;name&amp;gt;status&amp;lt;/name&amp;gt;
          &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt;
          &amp;lt;resetValue&amp;gt;0x00000000&amp;lt;/resetValue&amp;gt;
          &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
          &amp;lt;fields&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[0:0]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;busy&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[1:1]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;descriptor_buffer_empty&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[2:2]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;descriptor_buffer_full&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[3:3]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;response_buffer_empty&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[4:4]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;response_buffer_full &amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[5:5]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;stopped&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[6:6]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;resetting&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[7:7]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;stopped_on_error&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[8:8]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;stopped_on_early_termination&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[9:9]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;irq&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
          &amp;lt;/fields&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
          &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
          &amp;lt;addressOffset&amp;gt;0x4&amp;lt;/addressOffset&amp;gt;
          &amp;lt;displayName&amp;gt;control&amp;lt;/displayName&amp;gt;
          &amp;lt;name&amp;gt;control&amp;lt;/name&amp;gt;
          &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt;
          &amp;lt;resetValue&amp;gt;0x00000000&amp;lt;/resetValue&amp;gt;
          &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
          &amp;lt;fields&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[0:0]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;stop_dispatcher&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[1:1]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;reset_dispatcher&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[2:2]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;stop_on_error&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[3:3]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;stop_on_early_termination&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[4:4]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;global_interrupt_enable_mask&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[5:5]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;stop_descriptors&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
          &amp;lt;/fields&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
          &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
          &amp;lt;addressOffset&amp;gt;0x8&amp;lt;/addressOffset&amp;gt;
          &amp;lt;displayName&amp;gt;fill_level&amp;lt;/displayName&amp;gt;
          &amp;lt;name&amp;gt;fill_level&amp;lt;/name&amp;gt;
          &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt;
          &amp;lt;resetValue&amp;gt;0x00000000&amp;lt;/resetValue&amp;gt;
          &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
          &amp;lt;fields&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[15:0]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;read_fill_level&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[31:16]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;write_fill_level&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
          &amp;lt;/fields&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
          &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
          &amp;lt;addressOffset&amp;gt;0xC&amp;lt;/addressOffset&amp;gt;
          &amp;lt;displayName&amp;gt;response_fill_level&amp;lt;/displayName&amp;gt;
          &amp;lt;name&amp;gt;response_fill_level&amp;lt;/name&amp;gt;
          &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt;
          &amp;lt;resetValue&amp;gt;0x00000000&amp;lt;/resetValue&amp;gt;
          &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
          &amp;lt;fields&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[15:0]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;response_fill_level&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
          &amp;lt;/fields&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
          &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
          &amp;lt;addressOffset&amp;gt;0x10&amp;lt;/addressOffset&amp;gt;
          &amp;lt;displayName&amp;gt;request_number&amp;lt;/displayName&amp;gt;
          &amp;lt;name&amp;gt;sequence_number&amp;lt;/name&amp;gt;
          &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt;
          &amp;lt;resetValue&amp;gt;0x00000000&amp;lt;/resetValue&amp;gt;
          &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
          &amp;lt;fields&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[15:0]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;read_sequence_number&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[31:15]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;write_sequence_number&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
          &amp;lt;/fields&amp;gt;
        &amp;lt;/register&amp;gt;
      &amp;lt;/registers&amp;gt;
    &amp;lt;/peripheral&amp;gt;
  &amp;lt;/peripherals&amp;gt;
&amp;lt;/device&amp;gt;&lt;/cmsisSrcFileContents&gt;
                &lt;addressGroup&gt;&lt;/addressGroup&gt;
                &lt;cmsisVars/&gt;
            &lt;/cmsisInfo&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;descriptor_slave&lt;/name&gt;
            &lt;type&gt;avalon&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;descriptor_slave_write&lt;/name&gt;
                    &lt;role&gt;write&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;descriptor_slave_waitrequest&lt;/name&gt;
                    &lt;role&gt;waitrequest&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;descriptor_slave_writedata&lt;/name&gt;
                    &lt;role&gt;writedata&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;128&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;descriptor_slave_byteenable&lt;/name&gt;
                    &lt;role&gt;byteenable&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;16&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/assignmentValueMap&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressAlignment&lt;/key&gt;
                        &lt;value&gt;DYNAMIC&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressGroup&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressSpan&lt;/key&gt;
                        &lt;value&gt;16&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressUnits&lt;/key&gt;
                        &lt;value&gt;WORDS&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;value&gt;clock&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;value&gt;reset_n&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                        &lt;value&gt;8&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bridgesToMaster&lt;/key&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;burstcountUnits&lt;/key&gt;
                        &lt;value&gt;WORDS&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;holdTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;interleaveBursts&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isBigEndian&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isFlash&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isMemoryDevice&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;linewrapBursts&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;minimumReadLatency&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;prSafe&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;printableDevice&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readLatency&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readWaitStates&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readWaitTime&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;setupTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;timingUnits&lt;/key&gt;
                        &lt;value&gt;Cycles&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;transparentBridge&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;writeLatency&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;writeWaitStates&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;writeWaitTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;csr_irq&lt;/name&gt;
            &lt;type&gt;interrupt&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;csr_irq_irq&lt;/name&gt;
                    &lt;role&gt;irq&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedAddressablePoint&lt;/key&gt;
                        &lt;value&gt;KBandOutput.csr&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;value&gt;clock&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;value&gt;reset_n&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bridgedReceiverOffset&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bridgesToReceiver&lt;/key&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;irqScheme&lt;/key&gt;
                        &lt;value&gt;NONE&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;mm_write&lt;/name&gt;
            &lt;type&gt;avalon&lt;/type&gt;
            &lt;isStart&gt;true&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;mm_write_address&lt;/name&gt;
                    &lt;role&gt;address&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;32&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;mm_write_write&lt;/name&gt;
                    &lt;role&gt;write&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;mm_write_byteenable&lt;/name&gt;
                    &lt;role&gt;byteenable&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;16&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;mm_write_writedata&lt;/name&gt;
                    &lt;role&gt;writedata&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;128&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;mm_write_waitrequest&lt;/name&gt;
                    &lt;role&gt;waitrequest&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;adaptsTo&lt;/key&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressGroup&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressUnits&lt;/key&gt;
                        &lt;value&gt;SYMBOLS&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;value&gt;clock&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;value&gt;reset_n&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                        &lt;value&gt;8&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;burstcountUnits&lt;/key&gt;
                        &lt;value&gt;WORDS&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;dBSBigEndian&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;doStreamReads&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;doStreamWrites&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;holdTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;interleaveBursts&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isAsynchronous&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isBigEndian&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isReadable&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isWriteable&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;linewrapBursts&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maxAddressWidth&lt;/key&gt;
                        &lt;value&gt;32&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;minimumReadLatency&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;prSafe&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readLatency&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readWaitTime&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;setupTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;timingUnits&lt;/key&gt;
                        &lt;value&gt;Cycles&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;writeWaitTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;st_sink&lt;/name&gt;
            &lt;type&gt;avalon_streaming&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;st_sink_data&lt;/name&gt;
                    &lt;role&gt;data&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;128&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;st_sink_valid&lt;/name&gt;
                    &lt;role&gt;valid&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;st_sink_ready&lt;/name&gt;
                    &lt;role&gt;ready&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;value&gt;clock&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;value&gt;reset_n&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;beatsPerCycle&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;dataBitsPerSymbol&lt;/key&gt;
                        &lt;value&gt;8&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;emptyWithinPacket&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;errorDescriptor&lt;/key&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;firstSymbolInHighOrderBits&lt;/key&gt;
                        &lt;value&gt;true&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;highOrderSymbolAtMSB&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maxChannel&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;packetDescription&lt;/key&gt;
                        &lt;value&gt;&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;prSafe&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readyAllowance&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readyLatency&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;symbolsPerBeat&lt;/key&gt;
                        &lt;value&gt;16&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
    &lt;/interfaces&gt;
&lt;/boundaryDefinition&gt;" />
  <parameter name="AUTO_DESCRIPTOR_READ_MASTER_ADDRESS_WIDTH" value="" />
  <parameter
     name="componentDefinition"
     value="&lt;componentDefinition&gt;
    &lt;boundary&gt;
        &lt;interfaces&gt;
            &lt;interface&gt;
                &lt;name&gt;clock&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;clock_clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;reset_n&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;reset_n_reset_n&lt;/name&gt;
                        &lt;role&gt;reset_n&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clock&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;BOTH&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;csr&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;csr_writedata&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;csr_write&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;csr_byteenable&lt;/name&gt;
                        &lt;role&gt;byteenable&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;4&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;csr_readdata&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;csr_read&lt;/name&gt;
                        &lt;role&gt;read&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;csr_address&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;3&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressAlignment&lt;/key&gt;
                            &lt;value&gt;DYNAMIC&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressSpan&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clock&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;reset_n&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isFlash&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;printableDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitStates&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;transparentBridge&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
                &lt;cmsisInfo&gt;
                    &lt;cmsisSrcFileContents&gt;&amp;lt;?xml version=&quot;1.0&quot; encoding=&quot;utf-8&quot;?&amp;gt;
&amp;lt;device schemaVersion=&quot;1.1&quot; xmlns:xs=&quot;http://www.w3.org/2001/XMLSchema-instance&quot; xs:noNamespaceSchemaLocation=&quot;CMSIS-SVD_Schema_1_1.xsd&quot;&amp;gt;
  &amp;lt;peripherals&amp;gt;
    &amp;lt;peripheral&amp;gt;
      &amp;lt;baseAddress&amp;gt;0x00000000&amp;lt;/baseAddress&amp;gt;
      &amp;lt;name&amp;gt;altera_msgdma_mm_csr&amp;lt;/name&amp;gt;
      &amp;lt;description&amp;gt;altera_msgdma&amp;lt;/description&amp;gt;
      &amp;lt;registers&amp;gt;
        &amp;lt;register&amp;gt;
          &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
          &amp;lt;addressOffset&amp;gt;0x0&amp;lt;/addressOffset&amp;gt;
          &amp;lt;displayName&amp;gt;status&amp;lt;/displayName&amp;gt;
          &amp;lt;name&amp;gt;status&amp;lt;/name&amp;gt;
          &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt;
          &amp;lt;resetValue&amp;gt;0x00000000&amp;lt;/resetValue&amp;gt;
          &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
          &amp;lt;fields&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[0:0]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;busy&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[1:1]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;descriptor_buffer_empty&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[2:2]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;descriptor_buffer_full&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[3:3]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;response_buffer_empty&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[4:4]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;response_buffer_full &amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[5:5]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;stopped&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[6:6]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;resetting&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[7:7]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;stopped_on_error&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[8:8]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;stopped_on_early_termination&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[9:9]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;irq&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
          &amp;lt;/fields&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
          &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
          &amp;lt;addressOffset&amp;gt;0x4&amp;lt;/addressOffset&amp;gt;
          &amp;lt;displayName&amp;gt;control&amp;lt;/displayName&amp;gt;
          &amp;lt;name&amp;gt;control&amp;lt;/name&amp;gt;
          &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt;
          &amp;lt;resetValue&amp;gt;0x00000000&amp;lt;/resetValue&amp;gt;
          &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
          &amp;lt;fields&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[0:0]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;stop_dispatcher&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[1:1]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;reset_dispatcher&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[2:2]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;stop_on_error&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[3:3]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;stop_on_early_termination&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[4:4]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;global_interrupt_enable_mask&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[5:5]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;stop_descriptors&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
          &amp;lt;/fields&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
          &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
          &amp;lt;addressOffset&amp;gt;0x8&amp;lt;/addressOffset&amp;gt;
          &amp;lt;displayName&amp;gt;fill_level&amp;lt;/displayName&amp;gt;
          &amp;lt;name&amp;gt;fill_level&amp;lt;/name&amp;gt;
          &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt;
          &amp;lt;resetValue&amp;gt;0x00000000&amp;lt;/resetValue&amp;gt;
          &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
          &amp;lt;fields&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[15:0]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;read_fill_level&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[31:16]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;write_fill_level&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
          &amp;lt;/fields&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
          &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
          &amp;lt;addressOffset&amp;gt;0xC&amp;lt;/addressOffset&amp;gt;
          &amp;lt;displayName&amp;gt;response_fill_level&amp;lt;/displayName&amp;gt;
          &amp;lt;name&amp;gt;response_fill_level&amp;lt;/name&amp;gt;
          &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt;
          &amp;lt;resetValue&amp;gt;0x00000000&amp;lt;/resetValue&amp;gt;
          &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
          &amp;lt;fields&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[15:0]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;response_fill_level&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
          &amp;lt;/fields&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
          &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
          &amp;lt;addressOffset&amp;gt;0x10&amp;lt;/addressOffset&amp;gt;
          &amp;lt;displayName&amp;gt;request_number&amp;lt;/displayName&amp;gt;
          &amp;lt;name&amp;gt;sequence_number&amp;lt;/name&amp;gt;
          &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt;
          &amp;lt;resetValue&amp;gt;0x00000000&amp;lt;/resetValue&amp;gt;
          &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
          &amp;lt;fields&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[15:0]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;read_sequence_number&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[31:15]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;write_sequence_number&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
          &amp;lt;/fields&amp;gt;
        &amp;lt;/register&amp;gt;
      &amp;lt;/registers&amp;gt;
    &amp;lt;/peripheral&amp;gt;
  &amp;lt;/peripherals&amp;gt;
&amp;lt;/device&amp;gt;&lt;/cmsisSrcFileContents&gt;
                    &lt;addressGroup&gt;&lt;/addressGroup&gt;
                    &lt;cmsisVars/&gt;
                &lt;/cmsisInfo&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;descriptor_slave&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;descriptor_slave_write&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;descriptor_slave_waitrequest&lt;/name&gt;
                        &lt;role&gt;waitrequest&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;descriptor_slave_writedata&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;128&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;descriptor_slave_byteenable&lt;/name&gt;
                        &lt;role&gt;byteenable&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;16&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressAlignment&lt;/key&gt;
                            &lt;value&gt;DYNAMIC&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressSpan&lt;/key&gt;
                            &lt;value&gt;16&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clock&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;reset_n&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isFlash&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;printableDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitStates&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;transparentBridge&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;csr_irq&lt;/name&gt;
                &lt;type&gt;interrupt&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;csr_irq_irq&lt;/name&gt;
                        &lt;role&gt;irq&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedAddressablePoint&lt;/key&gt;
                            &lt;value&gt;KBandOutput.csr&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clock&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;reset_n&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedReceiverOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToReceiver&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;irqScheme&lt;/key&gt;
                            &lt;value&gt;NONE&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;mm_write&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;true&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;mm_write_address&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;mm_write_write&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;mm_write_byteenable&lt;/name&gt;
                        &lt;role&gt;byteenable&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;16&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;mm_write_writedata&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;128&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;mm_write_waitrequest&lt;/name&gt;
                        &lt;role&gt;waitrequest&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;adaptsTo&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;SYMBOLS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clock&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;reset_n&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;dBSBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;doStreamReads&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;doStreamWrites&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isAsynchronous&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isReadable&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isWriteable&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maxAddressWidth&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;st_sink&lt;/name&gt;
                &lt;type&gt;avalon_streaming&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;st_sink_data&lt;/name&gt;
                        &lt;role&gt;data&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;128&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;st_sink_valid&lt;/name&gt;
                        &lt;role&gt;valid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;st_sink_ready&lt;/name&gt;
                        &lt;role&gt;ready&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clock&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;reset_n&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;beatsPerCycle&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;dataBitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;emptyWithinPacket&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;errorDescriptor&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;firstSymbolInHighOrderBits&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;highOrderSymbolAtMSB&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maxChannel&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;packetDescription&lt;/key&gt;
                            &lt;value&gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readyAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readyLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;symbolsPerBeat&lt;/key&gt;
                            &lt;value&gt;16&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
        &lt;/interfaces&gt;
    &lt;/boundary&gt;
    &lt;originalModuleInfo&gt;
        &lt;className&gt;altera_msgdma&lt;/className&gt;
        &lt;version&gt;19.1&lt;/version&gt;
        &lt;displayName&gt;Modular Scatter-Gather DMA Intel FPGA IP&lt;/displayName&gt;
    &lt;/originalModuleInfo&gt;
    &lt;systemInfoParameterDescriptors&gt;
        &lt;descriptors&gt;
            &lt;descriptor&gt;
                &lt;parameterName&gt;AUTO_DESCRIPTOR_READ_MASTER_ADDRESS_MAP&lt;/parameterName&gt;
                &lt;parameterType&gt;com.altera.entityinterfaces.moduleext.AddressMap&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;descriptor_read_master&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_MAP&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterName&gt;AUTO_DESCRIPTOR_READ_MASTER_ADDRESS_WIDTH&lt;/parameterName&gt;
                &lt;parameterType&gt;com.altera.entityinterfaces.moduleext.AddressWidthType&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;descriptor_read_master&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_WIDTH&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterName&gt;AUTO_DESCRIPTOR_WRITE_MASTER_ADDRESS_MAP&lt;/parameterName&gt;
                &lt;parameterType&gt;com.altera.entityinterfaces.moduleext.AddressMap&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;descriptor_write_master&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_MAP&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterName&gt;AUTO_DESCRIPTOR_WRITE_MASTER_ADDRESS_WIDTH&lt;/parameterName&gt;
                &lt;parameterType&gt;com.altera.entityinterfaces.moduleext.AddressWidthType&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;descriptor_write_master&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_WIDTH&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;AUTO_DEVICE&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfotype&gt;DEVICE&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;AUTO_DEVICE_FAMILY&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfotype&gt;DEVICE_FAMILY&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;AUTO_DEVICE_SPEEDGRADE&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfotype&gt;DEVICE_SPEEDGRADE&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterName&gt;AUTO_MM_READ_ADDRESS_MAP&lt;/parameterName&gt;
                &lt;parameterType&gt;com.altera.entityinterfaces.moduleext.AddressMap&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;mm_read&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_MAP&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterName&gt;AUTO_MM_READ_ADDRESS_WIDTH&lt;/parameterName&gt;
                &lt;parameterType&gt;com.altera.entityinterfaces.moduleext.AddressWidthType&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;mm_read&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_WIDTH&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterName&gt;AUTO_MM_WRITE_ADDRESS_MAP&lt;/parameterName&gt;
                &lt;parameterType&gt;com.altera.entityinterfaces.moduleext.AddressMap&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;mm_write&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_MAP&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterName&gt;AUTO_MM_WRITE_ADDRESS_WIDTH&lt;/parameterName&gt;
                &lt;parameterType&gt;com.altera.entityinterfaces.moduleext.AddressWidthType&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;mm_write&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_WIDTH&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
        &lt;/descriptors&gt;
    &lt;/systemInfoParameterDescriptors&gt;
    &lt;systemInfos&gt;
        &lt;connPtSystemInfos&gt;
            &lt;entry&gt;
                &lt;key&gt;csr&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;csr&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                            &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name=&apos;csr&apos; start=&apos;0x0&apos; end=&apos;0x20&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                            &lt;value&gt;5&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;descriptor_slave&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;descriptor_slave&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                            &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name=&apos;descriptor_slave&apos; start=&apos;0x0&apos; end=&apos;0x10&apos; datawidth=&apos;128&apos; /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                            &lt;value&gt;4&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                            &lt;value&gt;128&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;mm_write&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;mm_write&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos/&gt;
                    &lt;consumedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                            &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name=&apos;onchip_mem_FPGA_Slave.s1&apos; start=&apos;0x0&apos; end=&apos;0x40000&apos; datawidth=&apos;128&apos; /&amp;gt;&amp;lt;slave name=&apos;DDR.s0&apos; start=&apos;0x40000000&apos; end=&apos;0x80000000&apos; datawidth=&apos;128&apos; /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                            &lt;value&gt;31&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/consumedSystemInfos&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
        &lt;/connPtSystemInfos&gt;
    &lt;/systemInfos&gt;
&lt;/componentDefinition&gt;" />
  <parameter name="AUTO_DEVICE_SPEEDGRADE" value="2" />
  <parameter
     name="logicalView"
     value="ip/KBandIPsubPro/KBandIPsubPro_KBandOutput.ip" />
  <parameter
     name="moduleAssignmentDefinition"
     value="&lt;assignmentDefinition&gt;
    &lt;assignmentValueMap&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.BURST_ENABLE&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.BURST_WRAPPING_SUPPORT&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.CHANNEL_ENABLE&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.CHANNEL_ENABLE_DERIVED&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.CHANNEL_WIDTH&lt;/key&gt;
            &lt;value&gt;8&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.DATA_FIFO_DEPTH&lt;/key&gt;
            &lt;value&gt;32&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.DATA_WIDTH&lt;/key&gt;
            &lt;value&gt;128&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.DESCRIPTOR_FIFO_DEPTH&lt;/key&gt;
            &lt;value&gt;128&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.DMA_MODE&lt;/key&gt;
            &lt;value&gt;2&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.ENHANCED_FEATURES&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.ERROR_ENABLE&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.ERROR_ENABLE_DERIVED&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.ERROR_WIDTH&lt;/key&gt;
            &lt;value&gt;8&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.MAX_BURST_COUNT&lt;/key&gt;
            &lt;value&gt;2&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.MAX_BYTE&lt;/key&gt;
            &lt;value&gt;524288&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.MAX_STRIDE&lt;/key&gt;
            &lt;value&gt;1&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.PACKET_ENABLE&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.PACKET_ENABLE_DERIVED&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.PREFETCHER_ENABLE&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.PROGRAMMABLE_BURST_ENABLE&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.RESPONSE_PORT&lt;/key&gt;
            &lt;value&gt;2&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.STRIDE_ENABLE&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.STRIDE_ENABLE_DERIVED&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.TRANSFER_TYPE&lt;/key&gt;
            &lt;value&gt;Aligned Accesses&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.compatible&lt;/key&gt;
            &lt;value&gt;altr,msgdma-1.0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.group&lt;/key&gt;
            &lt;value&gt;msgdma&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.name&lt;/key&gt;
            &lt;value&gt;msgdma&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.vendor&lt;/key&gt;
            &lt;value&gt;altr&lt;/value&gt;
        &lt;/entry&gt;
    &lt;/assignmentValueMap&gt;
&lt;/assignmentDefinition&gt;" />
  <parameter name="AUTO_MM_READ_ADDRESS_WIDTH" value="" />
  <parameter name="svInterfaceDefinition" value="" />
  <parameter name="AUTO_MM_WRITE_ADDRESS_WIDTH" value="31" />
  <parameter name="AUTO_DEVICE" value="1SG280HU2F50E2VG" />
  <parameter name="AUTO_DESCRIPTOR_WRITE_MASTER_ADDRESS_MAP" value="" />
  <parameter name="AUTO_MM_READ_ADDRESS_MAP" value="" />
  <parameter name="AUTO_DESCRIPTOR_WRITE_MASTER_ADDRESS_WIDTH" value="" />
  <parameter
     name="generationInfoDefinition"
     value="&lt;generationInfoDefinition&gt;
    &lt;hdlLibraryName&gt;KBandIPsubPro_KBandOutput&lt;/hdlLibraryName&gt;
    &lt;fileSets&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;KBandIPsubPro_KBandOutput&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;KBandIPsubPro_KBandOutput&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;KBandIPsubPro_KBandOutput&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;KBandIPsubPro_KBandOutput&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;KBandIPsubPro_KBandOutput&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;KBandIPsubPro_KBandOutput&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
    &lt;/fileSets&gt;
&lt;/generationInfoDefinition&gt;" />
  <parameter
     name="AUTO_MM_WRITE_ADDRESS_MAP"
     value="&lt;address-map&gt;&lt;slave name=&apos;onchip_mem_FPGA_Slave.s1&apos; start=&apos;0x0&apos; end=&apos;0x40000&apos; datawidth=&apos;128&apos; /&gt;&lt;slave name=&apos;DDR.s0&apos; start=&apos;0x40000000&apos; end=&apos;0x80000000&apos; datawidth=&apos;128&apos; /&gt;&lt;/address-map&gt;" />
  <generatedFiles/>
  <childGeneratedFiles/>
  <sourceFiles/>
  <childSourceFiles/>
  <instantiator instantiator="KBandIPsubPro" as="KBandOutput" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_KBandOutput"</message>
  </messages>
 </entity>
 <entity
   kind="altera_generic_component"
   version="1.0"
   name="KBandIPsubPro_clk_0">
  <parameter name="hlsFile" value="" />
  <parameter name="svInterfaceDefinition" value="" />
  <parameter name="inputClockFrequency" value="0" />
  <parameter name="AUTO_DEVICE" value="1SG280HU2F50E2VG" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Stratix 10" />
  <parameter
     name="defaultBoundary"
     value="&lt;boundaryDefinition&gt;
    &lt;interfaces&gt;
        &lt;interface&gt;
            &lt;name&gt;clk_in&lt;/name&gt;
            &lt;type&gt;clock&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;in_clk&lt;/name&gt;
                    &lt;role&gt;clk&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;qsys.ui.export_name&lt;/key&gt;
                        &lt;value&gt;clk&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/assignmentValueMap&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;clockRate&lt;/key&gt;
                        &lt;value&gt;200000000&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;externallyDriven&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;ptfSchematicName&lt;/key&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;clk_in_reset&lt;/name&gt;
            &lt;type&gt;reset&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;reset_n&lt;/name&gt;
                    &lt;role&gt;reset_n&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;qsys.ui.export_name&lt;/key&gt;
                        &lt;value&gt;reset&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/assignmentValueMap&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;synchronousEdges&lt;/key&gt;
                        &lt;value&gt;NONE&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;clk&lt;/name&gt;
            &lt;type&gt;clock&lt;/type&gt;
            &lt;isStart&gt;true&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;clk_out&lt;/name&gt;
                    &lt;role&gt;clk&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedDirectClock&lt;/key&gt;
                        &lt;value&gt;clk_in&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;clockRate&lt;/key&gt;
                        &lt;value&gt;200000000&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;clockRateKnown&lt;/key&gt;
                        &lt;value&gt;true&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;externallyDriven&lt;/key&gt;
                        &lt;value&gt;true&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;ptfSchematicName&lt;/key&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;clk_reset&lt;/name&gt;
            &lt;type&gt;reset&lt;/type&gt;
            &lt;isStart&gt;true&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;reset_n_out&lt;/name&gt;
                    &lt;role&gt;reset_n&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedDirectReset&lt;/key&gt;
                        &lt;value&gt;clk_in_reset&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedResetSinks&lt;/key&gt;
                        &lt;value&gt;clk_in_reset&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;synchronousEdges&lt;/key&gt;
                        &lt;value&gt;NONE&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
    &lt;/interfaces&gt;
&lt;/boundaryDefinition&gt;" />
  <parameter
     name="componentDefinition"
     value="&lt;componentDefinition&gt;
    &lt;boundary&gt;
        &lt;interfaces&gt;
            &lt;interface&gt;
                &lt;name&gt;clk_in&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;in_clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;qsys.ui.export_name&lt;/key&gt;
                            &lt;value&gt;clk&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;200000000&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;clk_in_reset&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;reset_n&lt;/name&gt;
                        &lt;role&gt;reset_n&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;qsys.ui.export_name&lt;/key&gt;
                            &lt;value&gt;reset&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;NONE&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;clk&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;true&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;clk_out&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedDirectClock&lt;/key&gt;
                            &lt;value&gt;clk_in&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;200000000&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRateKnown&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;clk_reset&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;true&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;reset_n_out&lt;/name&gt;
                        &lt;role&gt;reset_n&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedDirectReset&lt;/key&gt;
                            &lt;value&gt;clk_in_reset&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedResetSinks&lt;/key&gt;
                            &lt;value&gt;clk_in_reset&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;NONE&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
        &lt;/interfaces&gt;
    &lt;/boundary&gt;
    &lt;originalModuleInfo&gt;
        &lt;className&gt;clock_source&lt;/className&gt;
        &lt;displayName&gt;Clock Source&lt;/displayName&gt;
    &lt;/originalModuleInfo&gt;
    &lt;systemInfoParameterDescriptors&gt;
        &lt;descriptors&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;0&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;inputClockFrequency&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.Long&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;clk_in&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;CLOCK_RATE&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
        &lt;/descriptors&gt;
    &lt;/systemInfoParameterDescriptors&gt;
    &lt;systemInfos&gt;
        &lt;connPtSystemInfos&gt;
            &lt;entry&gt;
                &lt;key&gt;clk&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;clk&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;CLOCK_RATE&lt;/key&gt;
                            &lt;value&gt;200000000&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;clk_in&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;clk_in&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos/&gt;
                    &lt;consumedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;CLOCK_RATE&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/consumedSystemInfos&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
        &lt;/connPtSystemInfos&gt;
    &lt;/systemInfos&gt;
&lt;/componentDefinition&gt;" />
  <parameter
     name="generationInfoDefinition"
     value="&lt;generationInfoDefinition&gt;
    &lt;hdlLibraryName&gt;KBandIPsubPro_clk_0&lt;/hdlLibraryName&gt;
    &lt;fileSets&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;KBandIPsubPro_clk_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;KBandIPsubPro_clk_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;KBandIPsubPro_clk_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;KBandIPsubPro_clk_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;KBandIPsubPro_clk_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;KBandIPsubPro_clk_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
    &lt;/fileSets&gt;
&lt;/generationInfoDefinition&gt;" />
  <parameter name="logicalView" value="ip/KBandIPsubPro/KBandIPsubPro_clk_0.ip" />
  <parameter
     name="moduleAssignmentDefinition"
     value="&lt;assignmentDefinition&gt;
    &lt;assignmentValueMap/&gt;
&lt;/assignmentDefinition&gt;" />
  <generatedFiles/>
  <childGeneratedFiles/>
  <sourceFiles/>
  <childSourceFiles/>
  <instantiator instantiator="KBandIPsubPro" as="clk_0" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_clk_0"</message>
  </messages>
 </entity>
 <entity
   kind="altera_generic_component"
   version="1.0"
   name="KBandIPsubPro_clk_internal">
  <parameter name="hlsFile" value="" />
  <parameter name="svInterfaceDefinition" value="" />
  <parameter name="inputClockFrequency" value="0" />
  <parameter name="AUTO_DEVICE" value="1SG280HU2F50E2VG" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Stratix 10" />
  <parameter
     name="defaultBoundary"
     value="&lt;boundaryDefinition&gt;
    &lt;interfaces&gt;
        &lt;interface&gt;
            &lt;name&gt;clk_in&lt;/name&gt;
            &lt;type&gt;clock&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;in_clk&lt;/name&gt;
                    &lt;role&gt;clk&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;qsys.ui.export_name&lt;/key&gt;
                        &lt;value&gt;clk&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/assignmentValueMap&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;clockRate&lt;/key&gt;
                        &lt;value&gt;50000000&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;externallyDriven&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;ptfSchematicName&lt;/key&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;clk_in_reset&lt;/name&gt;
            &lt;type&gt;reset&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;reset_n&lt;/name&gt;
                    &lt;role&gt;reset_n&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;qsys.ui.export_name&lt;/key&gt;
                        &lt;value&gt;reset&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/assignmentValueMap&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;synchronousEdges&lt;/key&gt;
                        &lt;value&gt;NONE&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;clk&lt;/name&gt;
            &lt;type&gt;clock&lt;/type&gt;
            &lt;isStart&gt;true&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;clk_out&lt;/name&gt;
                    &lt;role&gt;clk&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedDirectClock&lt;/key&gt;
                        &lt;value&gt;clk_in&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;clockRate&lt;/key&gt;
                        &lt;value&gt;50000000&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;clockRateKnown&lt;/key&gt;
                        &lt;value&gt;true&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;externallyDriven&lt;/key&gt;
                        &lt;value&gt;true&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;ptfSchematicName&lt;/key&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;clk_reset&lt;/name&gt;
            &lt;type&gt;reset&lt;/type&gt;
            &lt;isStart&gt;true&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;reset_n_out&lt;/name&gt;
                    &lt;role&gt;reset_n&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedDirectReset&lt;/key&gt;
                        &lt;value&gt;clk_in_reset&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedResetSinks&lt;/key&gt;
                        &lt;value&gt;clk_in_reset&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;synchronousEdges&lt;/key&gt;
                        &lt;value&gt;NONE&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
    &lt;/interfaces&gt;
&lt;/boundaryDefinition&gt;" />
  <parameter
     name="componentDefinition"
     value="&lt;componentDefinition&gt;
    &lt;boundary&gt;
        &lt;interfaces&gt;
            &lt;interface&gt;
                &lt;name&gt;clk_in&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;in_clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;qsys.ui.export_name&lt;/key&gt;
                            &lt;value&gt;clk&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;50000000&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;clk_in_reset&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;reset_n&lt;/name&gt;
                        &lt;role&gt;reset_n&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;qsys.ui.export_name&lt;/key&gt;
                            &lt;value&gt;reset&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;NONE&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;clk&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;true&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;clk_out&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedDirectClock&lt;/key&gt;
                            &lt;value&gt;clk_in&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;50000000&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRateKnown&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;clk_reset&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;true&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;reset_n_out&lt;/name&gt;
                        &lt;role&gt;reset_n&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedDirectReset&lt;/key&gt;
                            &lt;value&gt;clk_in_reset&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedResetSinks&lt;/key&gt;
                            &lt;value&gt;clk_in_reset&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;NONE&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
        &lt;/interfaces&gt;
    &lt;/boundary&gt;
    &lt;originalModuleInfo&gt;
        &lt;className&gt;clock_source&lt;/className&gt;
        &lt;displayName&gt;Clock Source&lt;/displayName&gt;
    &lt;/originalModuleInfo&gt;
    &lt;systemInfoParameterDescriptors&gt;
        &lt;descriptors&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;0&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;inputClockFrequency&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.Long&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;clk_in&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;CLOCK_RATE&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
        &lt;/descriptors&gt;
    &lt;/systemInfoParameterDescriptors&gt;
    &lt;systemInfos&gt;
        &lt;connPtSystemInfos&gt;
            &lt;entry&gt;
                &lt;key&gt;clk&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;clk&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;CLOCK_RATE&lt;/key&gt;
                            &lt;value&gt;50000000&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;clk_in&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;clk_in&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos/&gt;
                    &lt;consumedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;CLOCK_RATE&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/consumedSystemInfos&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
        &lt;/connPtSystemInfos&gt;
    &lt;/systemInfos&gt;
&lt;/componentDefinition&gt;" />
  <parameter
     name="generationInfoDefinition"
     value="&lt;generationInfoDefinition&gt;
    &lt;hdlLibraryName&gt;KBandIPsubPro_clk_internal&lt;/hdlLibraryName&gt;
    &lt;fileSets&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;KBandIPsubPro_clk_internal&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;KBandIPsubPro_clk_internal&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;KBandIPsubPro_clk_internal&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;KBandIPsubPro_clk_internal&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;KBandIPsubPro_clk_internal&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;KBandIPsubPro_clk_internal&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
    &lt;/fileSets&gt;
&lt;/generationInfoDefinition&gt;" />
  <parameter
     name="logicalView"
     value="ip/KBandIPsubPro/KBandIPsubPro_clk_internal.ip" />
  <parameter
     name="moduleAssignmentDefinition"
     value="&lt;assignmentDefinition&gt;
    &lt;assignmentValueMap/&gt;
&lt;/assignmentDefinition&gt;" />
  <generatedFiles/>
  <childGeneratedFiles/>
  <sourceFiles/>
  <childSourceFiles/>
  <instantiator instantiator="KBandIPsubPro" as="clk_internal" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_clk_internal"</message>
  </messages>
 </entity>
 <entity
   kind="altera_generic_component"
   version="1.0"
   name="KBandIPsubPro_mm_bridge_FPGA_Slave">
  <parameter name="hlsFile" value="" />
  <parameter name="svInterfaceDefinition" value="" />
  <parameter name="SYSINFO_ADDR_WIDTH" value="18" />
  <parameter name="AUTO_DEVICE" value="1SG280HU2F50E2VG" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Stratix 10" />
  <parameter
     name="defaultBoundary"
     value="&lt;boundaryDefinition&gt;
    &lt;interfaces&gt;
        &lt;interface&gt;
            &lt;name&gt;clk&lt;/name&gt;
            &lt;type&gt;clock&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;clk&lt;/name&gt;
                    &lt;role&gt;clk&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;clockRate&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;externallyDriven&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;ptfSchematicName&lt;/key&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;reset&lt;/name&gt;
            &lt;type&gt;reset&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;reset&lt;/name&gt;
                    &lt;role&gt;reset&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;value&gt;clk&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;synchronousEdges&lt;/key&gt;
                        &lt;value&gt;DEASSERT&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;s0&lt;/name&gt;
            &lt;type&gt;avalon&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;s0_waitrequest&lt;/name&gt;
                    &lt;role&gt;waitrequest&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;s0_readdata&lt;/name&gt;
                    &lt;role&gt;readdata&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;64&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;s0_readdatavalid&lt;/name&gt;
                    &lt;role&gt;readdatavalid&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;s0_burstcount&lt;/name&gt;
                    &lt;role&gt;burstcount&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;s0_writedata&lt;/name&gt;
                    &lt;role&gt;writedata&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;64&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;s0_address&lt;/name&gt;
                    &lt;role&gt;address&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;18&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;s0_write&lt;/name&gt;
                    &lt;role&gt;write&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;s0_read&lt;/name&gt;
                    &lt;role&gt;read&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;s0_byteenable&lt;/name&gt;
                    &lt;role&gt;byteenable&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;8&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;s0_debugaccess&lt;/name&gt;
                    &lt;role&gt;debugaccess&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/assignmentValueMap&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressAlignment&lt;/key&gt;
                        &lt;value&gt;DYNAMIC&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressGroup&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressSpan&lt;/key&gt;
                        &lt;value&gt;262144&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressUnits&lt;/key&gt;
                        &lt;value&gt;SYMBOLS&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;value&gt;clk&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;value&gt;reset&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                        &lt;value&gt;8&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bridgesToMaster&lt;/key&gt;
                        &lt;value&gt;mm_bridge_FPGA_Slave.m0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;burstcountUnits&lt;/key&gt;
                        &lt;value&gt;WORDS&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;holdTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;interleaveBursts&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isBigEndian&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isFlash&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isMemoryDevice&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;linewrapBursts&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                        &lt;value&gt;4&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;minimumReadLatency&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;prSafe&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;printableDevice&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readLatency&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readWaitStates&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readWaitTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;setupTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;timingUnits&lt;/key&gt;
                        &lt;value&gt;Cycles&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;transparentBridge&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;writeLatency&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;writeWaitStates&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;writeWaitTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;m0&lt;/name&gt;
            &lt;type&gt;avalon&lt;/type&gt;
            &lt;isStart&gt;true&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;m0_waitrequest&lt;/name&gt;
                    &lt;role&gt;waitrequest&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;m0_readdata&lt;/name&gt;
                    &lt;role&gt;readdata&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;64&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;m0_readdatavalid&lt;/name&gt;
                    &lt;role&gt;readdatavalid&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;m0_burstcount&lt;/name&gt;
                    &lt;role&gt;burstcount&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;m0_writedata&lt;/name&gt;
                    &lt;role&gt;writedata&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;64&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;m0_address&lt;/name&gt;
                    &lt;role&gt;address&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;18&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;m0_write&lt;/name&gt;
                    &lt;role&gt;write&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;m0_read&lt;/name&gt;
                    &lt;role&gt;read&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;m0_byteenable&lt;/name&gt;
                    &lt;role&gt;byteenable&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;8&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;m0_debugaccess&lt;/name&gt;
                    &lt;role&gt;debugaccess&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;adaptsTo&lt;/key&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressGroup&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressUnits&lt;/key&gt;
                        &lt;value&gt;SYMBOLS&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;value&gt;clk&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;value&gt;reset&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                        &lt;value&gt;8&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;burstcountUnits&lt;/key&gt;
                        &lt;value&gt;WORDS&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;dBSBigEndian&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;doStreamReads&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;doStreamWrites&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;holdTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;interleaveBursts&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isAsynchronous&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isBigEndian&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isReadable&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isWriteable&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;linewrapBursts&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maxAddressWidth&lt;/key&gt;
                        &lt;value&gt;32&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;minimumReadLatency&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;prSafe&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readLatency&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readWaitTime&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;setupTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;timingUnits&lt;/key&gt;
                        &lt;value&gt;Cycles&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;writeWaitTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
    &lt;/interfaces&gt;
&lt;/boundaryDefinition&gt;" />
  <parameter
     name="componentDefinition"
     value="&lt;componentDefinition&gt;
    &lt;boundary&gt;
        &lt;interfaces&gt;
            &lt;interface&gt;
                &lt;name&gt;clk&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;reset&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;reset&lt;/name&gt;
                        &lt;role&gt;reset&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;DEASSERT&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;s0&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_waitrequest&lt;/name&gt;
                        &lt;role&gt;waitrequest&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_readdata&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;64&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_readdatavalid&lt;/name&gt;
                        &lt;role&gt;readdatavalid&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_burstcount&lt;/name&gt;
                        &lt;role&gt;burstcount&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_writedata&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;64&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_address&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;18&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_write&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_read&lt;/name&gt;
                        &lt;role&gt;read&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_byteenable&lt;/name&gt;
                        &lt;role&gt;byteenable&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;8&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_debugaccess&lt;/name&gt;
                        &lt;role&gt;debugaccess&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressAlignment&lt;/key&gt;
                            &lt;value&gt;DYNAMIC&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressSpan&lt;/key&gt;
                            &lt;value&gt;262144&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;SYMBOLS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;reset&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                            &lt;value&gt;mm_bridge_FPGA_Slave.m0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isFlash&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;4&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;printableDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;transparentBridge&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;m0&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;true&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_waitrequest&lt;/name&gt;
                        &lt;role&gt;waitrequest&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_readdata&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;64&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_readdatavalid&lt;/name&gt;
                        &lt;role&gt;readdatavalid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_burstcount&lt;/name&gt;
                        &lt;role&gt;burstcount&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_writedata&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;64&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_address&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;18&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_write&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_read&lt;/name&gt;
                        &lt;role&gt;read&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_byteenable&lt;/name&gt;
                        &lt;role&gt;byteenable&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;8&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_debugaccess&lt;/name&gt;
                        &lt;role&gt;debugaccess&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;adaptsTo&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;SYMBOLS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;reset&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;dBSBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;doStreamReads&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;doStreamWrites&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isAsynchronous&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isReadable&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isWriteable&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maxAddressWidth&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
        &lt;/interfaces&gt;
    &lt;/boundary&gt;
    &lt;originalModuleInfo&gt;
        &lt;className&gt;altera_avalon_mm_bridge&lt;/className&gt;
        &lt;version&gt;19.1&lt;/version&gt;
        &lt;displayName&gt;Avalon-MM Pipeline Bridge Intel FPGA IP&lt;/displayName&gt;
    &lt;/originalModuleInfo&gt;
    &lt;systemInfoParameterDescriptors&gt;
        &lt;descriptors&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;10&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;SYSINFO_ADDR_WIDTH&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.Integer&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;m0&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_WIDTH&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
        &lt;/descriptors&gt;
    &lt;/systemInfoParameterDescriptors&gt;
    &lt;systemInfos&gt;
        &lt;connPtSystemInfos&gt;
            &lt;entry&gt;
                &lt;key&gt;m0&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;m0&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos/&gt;
                    &lt;consumedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                            &lt;value&gt;18&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/consumedSystemInfos&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;s0&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;s0&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
        &lt;/connPtSystemInfos&gt;
    &lt;/systemInfos&gt;
&lt;/componentDefinition&gt;" />
  <parameter
     name="generationInfoDefinition"
     value="&lt;generationInfoDefinition&gt;
    &lt;hdlLibraryName&gt;KBandIPsubPro_mm_bridge_FPGA_Slave&lt;/hdlLibraryName&gt;
    &lt;fileSets&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;KBandIPsubPro_mm_bridge_FPGA_Slave&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;KBandIPsubPro_mm_bridge_FPGA_Slave&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;KBandIPsubPro_mm_bridge_FPGA_Slave&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;KBandIPsubPro_mm_bridge_FPGA_Slave&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;KBandIPsubPro_mm_bridge_FPGA_Slave&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;KBandIPsubPro_mm_bridge_FPGA_Slave&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
    &lt;/fileSets&gt;
&lt;/generationInfoDefinition&gt;" />
  <parameter
     name="logicalView"
     value="ip/KBandIPsubPro/KBandIPsubPro_mm_bridge_FPGA_Slave.ip" />
  <parameter
     name="moduleAssignmentDefinition"
     value="&lt;assignmentDefinition&gt;
    &lt;assignmentValueMap/&gt;
&lt;/assignmentDefinition&gt;" />
  <generatedFiles/>
  <childGeneratedFiles/>
  <sourceFiles/>
  <childSourceFiles/>
  <instantiator instantiator="KBandIPsubPro" as="mm_bridge_FPGA_Slave" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_mm_bridge_FPGA_Slave"</message>
  </messages>
 </entity>
 <entity
   kind="altera_generic_component"
   version="1.0"
   name="KBandIPsubPro_mm_bridge_LW">
  <parameter name="hlsFile" value="" />
  <parameter name="svInterfaceDefinition" value="" />
  <parameter name="SYSINFO_ADDR_WIDTH" value="17" />
  <parameter name="AUTO_DEVICE" value="1SG280HU2F50E2VG" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Stratix 10" />
  <parameter
     name="defaultBoundary"
     value="&lt;boundaryDefinition&gt;
    &lt;interfaces&gt;
        &lt;interface&gt;
            &lt;name&gt;clk&lt;/name&gt;
            &lt;type&gt;clock&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;clk&lt;/name&gt;
                    &lt;role&gt;clk&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;clockRate&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;externallyDriven&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;ptfSchematicName&lt;/key&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;reset&lt;/name&gt;
            &lt;type&gt;reset&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;reset&lt;/name&gt;
                    &lt;role&gt;reset&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;value&gt;clk&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;synchronousEdges&lt;/key&gt;
                        &lt;value&gt;DEASSERT&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;s0&lt;/name&gt;
            &lt;type&gt;avalon&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;s0_waitrequest&lt;/name&gt;
                    &lt;role&gt;waitrequest&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;s0_readdata&lt;/name&gt;
                    &lt;role&gt;readdata&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;32&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;s0_readdatavalid&lt;/name&gt;
                    &lt;role&gt;readdatavalid&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;s0_burstcount&lt;/name&gt;
                    &lt;role&gt;burstcount&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;s0_writedata&lt;/name&gt;
                    &lt;role&gt;writedata&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;32&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;s0_address&lt;/name&gt;
                    &lt;role&gt;address&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;17&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;s0_write&lt;/name&gt;
                    &lt;role&gt;write&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;s0_read&lt;/name&gt;
                    &lt;role&gt;read&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;s0_byteenable&lt;/name&gt;
                    &lt;role&gt;byteenable&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;4&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;s0_debugaccess&lt;/name&gt;
                    &lt;role&gt;debugaccess&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/assignmentValueMap&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressAlignment&lt;/key&gt;
                        &lt;value&gt;DYNAMIC&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressGroup&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressSpan&lt;/key&gt;
                        &lt;value&gt;131072&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressUnits&lt;/key&gt;
                        &lt;value&gt;SYMBOLS&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;value&gt;clk&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;value&gt;reset&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                        &lt;value&gt;8&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bridgesToMaster&lt;/key&gt;
                        &lt;value&gt;mm_bridge_LW.m0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;burstcountUnits&lt;/key&gt;
                        &lt;value&gt;WORDS&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;holdTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;interleaveBursts&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isBigEndian&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isFlash&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isMemoryDevice&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;linewrapBursts&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                        &lt;value&gt;4&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;minimumReadLatency&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;prSafe&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;printableDevice&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readLatency&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readWaitStates&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readWaitTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;setupTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;timingUnits&lt;/key&gt;
                        &lt;value&gt;Cycles&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;transparentBridge&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;writeLatency&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;writeWaitStates&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;writeWaitTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;m0&lt;/name&gt;
            &lt;type&gt;avalon&lt;/type&gt;
            &lt;isStart&gt;true&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;m0_waitrequest&lt;/name&gt;
                    &lt;role&gt;waitrequest&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;m0_readdata&lt;/name&gt;
                    &lt;role&gt;readdata&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;32&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;m0_readdatavalid&lt;/name&gt;
                    &lt;role&gt;readdatavalid&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;m0_burstcount&lt;/name&gt;
                    &lt;role&gt;burstcount&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;m0_writedata&lt;/name&gt;
                    &lt;role&gt;writedata&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;32&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;m0_address&lt;/name&gt;
                    &lt;role&gt;address&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;17&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;m0_write&lt;/name&gt;
                    &lt;role&gt;write&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;m0_read&lt;/name&gt;
                    &lt;role&gt;read&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;m0_byteenable&lt;/name&gt;
                    &lt;role&gt;byteenable&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;4&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;m0_debugaccess&lt;/name&gt;
                    &lt;role&gt;debugaccess&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;adaptsTo&lt;/key&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressGroup&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressUnits&lt;/key&gt;
                        &lt;value&gt;SYMBOLS&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;value&gt;clk&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;value&gt;reset&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                        &lt;value&gt;8&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;burstcountUnits&lt;/key&gt;
                        &lt;value&gt;WORDS&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;dBSBigEndian&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;doStreamReads&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;doStreamWrites&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;holdTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;interleaveBursts&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isAsynchronous&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isBigEndian&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isReadable&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isWriteable&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;linewrapBursts&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maxAddressWidth&lt;/key&gt;
                        &lt;value&gt;32&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;minimumReadLatency&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;prSafe&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readLatency&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readWaitTime&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;setupTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;timingUnits&lt;/key&gt;
                        &lt;value&gt;Cycles&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;writeWaitTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
    &lt;/interfaces&gt;
&lt;/boundaryDefinition&gt;" />
  <parameter
     name="componentDefinition"
     value="&lt;componentDefinition&gt;
    &lt;boundary&gt;
        &lt;interfaces&gt;
            &lt;interface&gt;
                &lt;name&gt;clk&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;reset&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;reset&lt;/name&gt;
                        &lt;role&gt;reset&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;DEASSERT&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;s0&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_waitrequest&lt;/name&gt;
                        &lt;role&gt;waitrequest&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_readdata&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_readdatavalid&lt;/name&gt;
                        &lt;role&gt;readdatavalid&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_burstcount&lt;/name&gt;
                        &lt;role&gt;burstcount&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_writedata&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_address&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;17&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_write&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_read&lt;/name&gt;
                        &lt;role&gt;read&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_byteenable&lt;/name&gt;
                        &lt;role&gt;byteenable&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;4&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;s0_debugaccess&lt;/name&gt;
                        &lt;role&gt;debugaccess&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressAlignment&lt;/key&gt;
                            &lt;value&gt;DYNAMIC&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressSpan&lt;/key&gt;
                            &lt;value&gt;131072&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;SYMBOLS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;reset&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                            &lt;value&gt;mm_bridge_LW.m0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isFlash&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;4&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;printableDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;transparentBridge&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;m0&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;true&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_waitrequest&lt;/name&gt;
                        &lt;role&gt;waitrequest&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_readdata&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_readdatavalid&lt;/name&gt;
                        &lt;role&gt;readdatavalid&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_burstcount&lt;/name&gt;
                        &lt;role&gt;burstcount&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_writedata&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_address&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;17&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_write&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_read&lt;/name&gt;
                        &lt;role&gt;read&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_byteenable&lt;/name&gt;
                        &lt;role&gt;byteenable&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;4&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;m0_debugaccess&lt;/name&gt;
                        &lt;role&gt;debugaccess&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;adaptsTo&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;SYMBOLS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;reset&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;dBSBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;doStreamReads&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;doStreamWrites&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isAsynchronous&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isReadable&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isWriteable&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maxAddressWidth&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
        &lt;/interfaces&gt;
    &lt;/boundary&gt;
    &lt;originalModuleInfo&gt;
        &lt;className&gt;altera_avalon_mm_bridge&lt;/className&gt;
        &lt;version&gt;19.1&lt;/version&gt;
        &lt;displayName&gt;Avalon-MM Pipeline Bridge Intel FPGA IP&lt;/displayName&gt;
    &lt;/originalModuleInfo&gt;
    &lt;systemInfoParameterDescriptors&gt;
        &lt;descriptors&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;10&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;SYSINFO_ADDR_WIDTH&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.Integer&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;m0&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;ADDRESS_WIDTH&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
        &lt;/descriptors&gt;
    &lt;/systemInfoParameterDescriptors&gt;
    &lt;systemInfos&gt;
        &lt;connPtSystemInfos&gt;
            &lt;entry&gt;
                &lt;key&gt;m0&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;m0&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos/&gt;
                    &lt;consumedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                            &lt;value&gt;17&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/consumedSystemInfos&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;s0&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;s0&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
        &lt;/connPtSystemInfos&gt;
    &lt;/systemInfos&gt;
&lt;/componentDefinition&gt;" />
  <parameter
     name="generationInfoDefinition"
     value="&lt;generationInfoDefinition&gt;
    &lt;hdlLibraryName&gt;KBandIPsubPro_mm_bridge_LW&lt;/hdlLibraryName&gt;
    &lt;fileSets&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;KBandIPsubPro_mm_bridge_LW&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;KBandIPsubPro_mm_bridge_LW&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;KBandIPsubPro_mm_bridge_LW&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;KBandIPsubPro_mm_bridge_LW&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;KBandIPsubPro_mm_bridge_LW&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;KBandIPsubPro_mm_bridge_LW&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
    &lt;/fileSets&gt;
&lt;/generationInfoDefinition&gt;" />
  <parameter
     name="logicalView"
     value="ip/KBandIPsubPro/KBandIPsubPro_mm_bridge_LW.ip" />
  <parameter
     name="moduleAssignmentDefinition"
     value="&lt;assignmentDefinition&gt;
    &lt;assignmentValueMap/&gt;
&lt;/assignmentDefinition&gt;" />
  <generatedFiles/>
  <childGeneratedFiles/>
  <sourceFiles/>
  <childSourceFiles/>
  <instantiator instantiator="KBandIPsubPro" as="mm_bridge_LW" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_mm_bridge_LW"</message>
  </messages>
 </entity>
 <entity
   kind="altera_generic_component"
   version="1.0"
   name="KBandIPsubPro_onchip_mem_FPGA_Slave">
  <parameter name="hlsFile" value="" />
  <parameter
     name="deviceFeatures"
     value="ADDRESS_STALL 0 ADVANCED_INFO 0 ALLOWS_COMPILING_OTHER_FAMILY_IP 0 ALLOW_DIFF_SUFFIX_MIGRATION 0 ASSERT_TIMING_ROUTING_DELAYS_HAS_ALL_EXPECTED_DATA 0 ASSERT_TIMING_ROUTING_DELAYS_NO_AUTOFILL 0 CELL_LEVEL_BACK_ANNOTATION_DISABLED 0 COMPILER_SUPPORT 1 DSP 1 DSP_SHIFTER_BLOCK 0 DUMP_ASM_LAB_BITS_FOR_POWER 0 EMUL 0 ENABLE_ADVANCED_IO_ANALYSIS_GUI_FEATURES 0 ENABLE_HIGH_SPEED_HSSI 0 ENABLE_PHYSICAL_DESIGN_PLANNER 0 ENABLE_PIN_PLANNER 0 ENGINEERING_SAMPLE 0 EPCS 0 ESB 0 FAKE1 0 FAKE2 0 FAKE3 0 FAMILY_LEVEL_INSTALLATION_ONLY 0 FASTEST 0 FINAL_TIMING_MODEL 0 FITTER_USE_FALLING_EDGE_DELAY 0 FM_40_ROUTING 0 FPP_COMPLETELY_PLACES_AND_ROUTES_PERIPHERY 1 GENERATE_DC_ON_CURRENT_WARNING_FOR_INTERNAL_CLAMPING_DIODE 0 HARDCOPY 0 HAS_18_BIT_MULTS 0 HAS_ACE_SUPPORT 1 HAS_ADJUSTABLE_OUTPUT_IO_TIMING_MEAS_POINT 0 HAS_ADVANCED_IO_INVERTED_CORNER 0 HAS_ADVANCED_IO_POWER_SUPPORT 0 HAS_ADVANCED_IO_TIMING_SUPPORT 1 HAS_ALM_SUPPORT 1 HAS_ATOM_AND_ROUTING_POWER_MODELED_TOGETHER 0 HAS_AUTO_DERIVE_CLOCK_UNCERTAINTY_SUPPORT 1 HAS_AUTO_FIT_SUPPORT 0 HAS_BALANCED_OPT_TECHNIQUE_SUPPORT 1 HAS_BCM_PIN_BASED_AIOT_SUPPORT 1 HAS_BENEFICIAL_SKEW_SUPPORT 0 HAS_BITLEVEL_DRIVE_STRENGTH_CONTROL 0 HAS_BSDL_FILE_GENERATION 0 HAS_CDB_RE_NETWORK_PRESERVATION_SUPPORT 1 HAS_CGA_SUPPORT 1 HAS_CHECK_NETLIST_SUPPORT 0 HAS_CLOCK_REGION_CHECKER_ENABLED 0 HAS_CORE_JUNCTION_TEMP_DERATING 0 HAS_CROSSTALK_SUPPORT 0 HAS_CROSS_FEATURE_VERTICAL_MIGRATION_SUPPORT 0 HAS_CUSTOM_REGION_SUPPORT 0 HAS_DAP_JTAG_FROM_HPS 0 HAS_DATA_DRIVEN_ACVQ_HSSI_SUPPORT 0 HAS_DDB_FDI_SUPPORT 1 HAS_DESIGN_ANALYZER_SUPPORT 0 HAS_DETAILED_LEIM_STATIC_POWER_MODEL 0 HAS_DETAILED_ROUTING_MUX_STATIC_POWER_MODEL 0 HAS_DETAILED_THERMAL_CIRCUIT_PARAMETER_SUPPORT 1 HAS_DEVICE_MIGRATION_SUPPORT 1 HAS_DIAGONAL_MIGRATION_SUPPORT 0 HAS_EMIF_TOOLKIT_SUPPORT 1 HAS_ERROR_DETECTION_SUPPORT 1 HAS_FAMILY_VARIANT_MIGRATION_SUPPORT 0 HAS_FANOUT_FREE_NODE_SUPPORT 1 HAS_FAST_FIT_SUPPORT 0 HAS_FITTER_ECO_SUPPORT 0 HAS_FIT_NETLIST_OPT_RETIME_SUPPORT 1 HAS_FIT_NETLIST_OPT_SUPPORT 1 HAS_FORMAL_VERIFICATION_SUPPORT 0 HAS_FPGA_XCHANGE_SUPPORT 0 HAS_FSAC_LUTRAM_REGISTER_PACKING_SUPPORT 1 HAS_FULL_DAT_MIN_TIMING_SUPPORT 1 HAS_FULL_INCREMENTAL_DESIGN_SUPPORT 0 HAS_FUNCTIONAL_SIMULATION_SUPPORT 0 HAS_FUNCTIONAL_VERILOG_SIMULATION_SUPPORT 1 HAS_FUNCTIONAL_VHDL_SIMULATION_SUPPORT 1 HAS_GLITCH_FILTERING_SUPPORT 1 HAS_HC_READY_SUPPORT 0 HAS_HIER_PARTIAL_RECONFIG_SUPPORT 1 HAS_HIGH_SPEED_LOW_POWER_TILE_SUPPORT 0 HAS_HOLD_TIME_AVOIDANCE_ACROSS_CLOCK_SPINE_SUPPORT 0 HAS_HSPICE_WRITER_SUPPORT 0 HAS_HSSI_BLOCK 0 HAS_IBISO_WRITER_SUPPORT 0 HAS_ICD_DATA_IP 0 HAS_IDB_SUPPORT 0 HAS_INCREMENTAL_DAT_SUPPORT 1 HAS_INCREMENTAL_SYNTHESIS_SUPPORT 0 HAS_IO_ASSIGNMENT_ANALYSIS_SUPPORT 1 HAS_IO_DECODER 0 HAS_IO_PLACEMENT_OPTIMIZATION_SUPPORT 0 HAS_IO_PLACEMENT_USING_GEOMETRY_RULE 0 HAS_IO_PLACEMENT_USING_PHYSIC_RULE 0 HAS_IO_SMART_RECOMPILE_SUPPORT 0 HAS_JITTER_SUPPORT 1 HAS_JTAG_SLD_HUB_SUPPORT 1 HAS_LAB_LATCHES 0 HAS_LOGIC_LOCK_SUPPORT 1 HAS_MICROPROCESSOR 0 HAS_MIF_SMART_COMPILE_SUPPORT 0 HAS_MINMAX_TIMING_MODELING_SUPPORT 0 HAS_MIN_TIMING_ANALYSIS_SUPPORT 0 HAS_MUX_RESTRUCTURE_SUPPORT 1 HAS_NADDER_STYLE_CLOCKING 1 HAS_NADDER_STYLE_FF 1 HAS_NADDER_STYLE_LCELL_COMB 1 HAS_NEW_CDB_NAME_FOR_M20K_SCLR 1 HAS_NEW_HC_FLOW_SUPPORT 0 HAS_NEW_SERDES_MAX_RESOURCE_COUNT_REPORTING_SUPPORT 0 HAS_NONSOCKET_TECHNOLOGY_MIGRATION_SUPPORT 0 HAS_NO_HARDBLOCK_PARTITION_SUPPORT 0 HAS_NO_JTAG_USERCODE_SUPPORT 0 HAS_OPERATING_SETTINGS_AND_CONDITIONS_REPORTING_SUPPORT 1 HAS_PAD_LOCATION_ASSIGNMENT_SUPPORT 0 HAS_PARTIAL_RECONFIG_SUPPORT 1 HAS_PDN_MODEL_STATUS 1 HAS_PHYSICAL_DESIGN_PLANNER_SUPPORT 1 HAS_PHYSICAL_NETLIST_OUTPUT 0 HAS_PHYSICAL_ROUTING_SUPPORT 1 HAS_PLDM_REF_SUPPORT 0 HAS_POWER_ESTIMATION_SUPPORT 1 HAS_PRELIMINARY_CLOCK_UNCERTAINTY_NUMBERS 0 HAS_PRE_FITTER_FPP_SUPPORT 1 HAS_PRE_FITTER_LUTRAM_NETLIST_CHECKER_ENABLED 1 HAS_PVA_SUPPORT 1 HAS_QHD_INCREMENTAL_TIMING_CLOSURE_SUPPORT 1 HAS_QHD_IP_REUSE_INTEGRATION_SUPPORT 1 HAS_QHD_PARTITIONS_SUPPORT 1 HAS_QUARTUS_HIERARCHICAL_DESIGN_SUPPORT 1 HAS_RAPID_RECOMPILE_SUPPORT 1 HAS_RCF_SUPPORT 1 HAS_RCF_SUPPORT_FOR_DEBUGGING 0 HAS_RED_BLACK_SEPARATION_SUPPORT 0 HAS_REVC_IO 0 HAS_RE_LEVEL_TIMING_GRAPH_SUPPORT 0 HAS_RISEFALL_DELAY_SUPPORT 1 HAS_SIGNAL_PROBE_SUPPORT 0 HAS_SIGNAL_TAP_SUPPORT 1 HAS_SIMPLIFIED_PARTIAL_RECONFIG_SUPPORT 1 HAS_SIMULATOR_SUPPORT 0 HAS_SIP_TILE_SUPPORT 1 HAS_SPEED_GRADE_OFFSET 0 HAS_SPLIT_IO_SUPPORT 1 HAS_SPLIT_LC_SUPPORT 1 HAS_STRICT_PRESERVATION_SUPPORT 0 HAS_SYNTHESIS_ON_ATOMS 1 HAS_SYNTH_FSYN_NETLIST_OPT_SUPPORT 1 HAS_SYNTH_NETLIST_OPT_RETIME_SUPPORT 0 HAS_SYNTH_NETLIST_OPT_SUPPORT 1 HAS_TCL_FITTER_SUPPORT 1 HAS_TECHNOLOGY_MIGRATION_SUPPORT 0 HAS_TEMPLATED_REGISTER_PACKING_SUPPORT 1 HAS_TIME_BORROWING_SUPPORT 0 HAS_TIMING_DRIVEN_SYNTHESIS_SUPPORT 1 HAS_TIMING_INFO_SUPPORT 1 HAS_TIMING_OPERATING_CONDITIONS 1 HAS_TIMING_SIMULATION_SUPPORT 0 HAS_TITAN_BASED_MAC_REGISTER_PACKER_SUPPORT 0 HAS_U2B2_SUPPORT 1 HAS_USER_HIGH_SPEED_LOW_POWER_TILE_SUPPORT 0 HAS_USE_FITTER_INFO_SUPPORT 0 HAS_VCCPD_POWER_RAIL 1 HAS_VERTICAL_MIGRATION_SUPPORT 1 HAS_VIEWDRAW_SYMBOL_SUPPORT 0 HAS_VIO_SUPPORT 0 HAS_VIRTUAL_DEVICES 0 HAS_WYSIWYG_DFFEAS_SUPPORT 0 HAS_XIBISO2_WRITER_SUPPORT 1 HAS_XIBISO_WRITER_SUPPORT 0 IFP_USE_LEGACY_IO_CHECKER 0 INCREMENTAL_DESIGN_SUPPORTS_COMPATIBLE_CONSTRAINTS 0 INSTALLED 0 INTERNAL_POF_SUPPORT_ENABLED 0 INTERNAL_STATIC_PART 0 INTERNAL_USE_ONLY 0 IN_BRINGUP 0 IS_BARE_DIE 0 IS_CONFIG_ROM 0 IS_DEFAULT_FAMILY 0 IS_DQS_IN_BUFFER_REDUCTION 0 IS_FOR_INTERNAL_TESTING_ONLY 0 IS_HARDCOPY_FAMILY 0 IS_JW_NEW_BINNING_PLAN 0 IS_JZ_NEW_BINNING_PLAN 0 IS_REVE_SILICON 0 IS_SDM_LITE 0 IS_UDM_BASED 0 LOAD_BLK_TYPE_DATA_FROM_ATOM_WYS_INFO 1 LUTRAM_DATA_IN_FF_MUST_BE_HIPI 1 LVDS_IO 1 M10K_MEMORY 0 M144K_MEMORY 0 M20K_MEMORY 1 M4K_MEMORY 0 M512_MEMORY 0 M9K_MEMORY 0 MLAB_MEMORY 1 MRAM_MEMORY 0 NOT_LISTED 0 NOT_MIGRATABLE 0 NOT_SUPPORTED_BY_QPA 0 NO_CLOCK_REGION 0 NO_FITTER_DELAY_CACHE_GENERATED 0 NO_PCF 0 NO_PIN_OUT 0 NO_POF 0 NO_ROUTING 0 NO_RPE_SUPPORT 0 NO_SUPPORT_FOR_LOGICLOCK_CONTENT_BACK_ANNOTATION 1 NO_SUPPORT_FOR_STA_CLOCK_UNCERTAINTY_CHECK 0 NO_TDC_SUPPORT 0 PARTIALLY_GOOD_DIE 0 PINTABLE_OPTIONAL 0 POSTFIT_BAK_DATABASE_EXPORT_ENABLED 0 POSTMAP_BAK_DATABASE_EXPORT_ENABLED 0 PRE_ND5_L_FINALITY 0 PROGRAMMER_ONLY 0 PROGRAMMER_SUPPORT 1 QFIT_IN_DEVELOPMENT 0 QMAP_IN_DEVELOPMENT 0 QPA_SUPPORTS_VID_CALC 1 RAM_LOGICAL_NAME_CHECKING_IN_CUT_ENABLED 0 REPORTS_METASTABILITY_MTBF 1 REQUIRES_INSTALLATION_PATCH 0 REQUIRES_LIST_OF_TEMPERATURE_AND_VOLTAGE_OPERATING_CONDITIONS 1 REQUIRE_QUARTUS_HIERARCHICAL_DESIGN 1 REQUIRE_SPECIAL_HANDLING_FOR_LOCAL_LABLINE 0 RESERVES_SIGNAL_PROBE_PINS 0 RESOLVE_MAX_FANOUT_EARLY 1 RESOLVE_MAX_FANOUT_LATE 0 RESPECTS_FIXED_SIZED_LOCKED_LOCATION_LOGICLOCK 0 RESTRICTED_USER_SELECTION 0 RISEFALL_SUPPORT_IS_HIDDEN 0 SHOW_HIDDEN_FAMILY_IN_PROGRAMMER 0 STRICT_TIMING_DB_CHECKS 0 SUPPORTS_ADDITIONAL_OPTIONS_FOR_UNUSED_IO 0 SUPPORTS_ADVANCED_SECURITY 0 SUPPORTS_CRC 1 SUPPORTS_DIFFERENTIAL_AIOT_BOARD_TRACE_MODEL 0 SUPPORTS_DSP_BALANCING_BACK_ANNOTATION 0 SUPPORTS_GENERATION_OF_EARLY_POWER_ESTIMATOR_FILE 1 SUPPORTS_GLOBAL_SIGNAL_BACK_ANNOTATION 0 SUPPORTS_HIPI_PW0 0 SUPPORTS_HIPI_RETIMING 1 SUPPORTS_LICENSE_FREE_PARTIAL_RECONFIG 1 SUPPORTS_MAC_CHAIN_OUT_ADDER 0 SUPPORTS_MIN_CORNER_DMF_GENERATION 1 SUPPORTS_NEW_BINNING_PLAN 0 SUPPORTS_PSEUDO_LATCHES_ONLY 0 SUPPORTS_RAM_PACKING_BACK_ANNOTATION 0 SUPPORTS_REG_PACKING_BACK_ANNOTATION 0 SUPPORTS_SIGNALPROBE_REGISTER_PIPELINING 0 SUPPORTS_SINGLE_ENDED_AIOT_BOARD_TRACE_MODEL 0 SUPPORTS_TIMING_CLOSURE_CORNERS 1 SUPPORTS_USER_MANUAL_LOGIC_DUPLICATION 1 SUPPORTS_VID 0 SUPPORT_HBM_IN_EPE 0 SUPPORT_HIGH_SPEED_HPS 0 SUPPORT_MULTIPLE_PAD_PER_PIN 0 SUPPORT_UIB 0 TMV_RUN_CUSTOMIZABLE_VIEWER 0 TMV_RUN_INTERNAL_DETAILS 1 TMV_RUN_INTERNAL_DETAILS_ON_IO 0 TMV_RUN_INTERNAL_DETAILS_ON_IOBUF 1 TMV_RUN_INTERNAL_DETAILS_ON_LCELL 0 TMV_RUN_INTERNAL_DETAILS_ON_LRAM 0 TRANSCEIVER_3G_BLOCK 0 TRANSCEIVER_6G_BLOCK 0 U2B2_SUPPORT_NOT_READY 0 USES_ACV_FOR_FLED 0 USES_ADB_FOR_BACK_ANNOTATION 1 USES_ALTERA_LNSIM 0 USES_ASIC_ROUTING_POWER_CALCULATOR 0 USES_DATA_DRIVEN_PLL_COMPUTATION_UTIL 0 USES_DETAILED_REDTAX_WITH_DSPF_ROUTING_MODELS 0 USES_DEV 1 USES_DSPF_ROUTING_MODELS 0 USES_ESTIMATED_TIMING 0 USES_EXTRACTION_CORNERS_WITH_DSPF_ROUTING_MODELS 0 USES_ICP_FOR_ECO_FITTER 0 USES_LIBERTY_ANNOTATION_FOR_LAB_OUTPUTS 0 USES_LIBERTY_ANNOTATION_FOR_M20K_DSP_OUTPUTS 1 USES_LIBERTY_TIMING 0 USES_MULTIPLE_VID_VOLTAGES 1 USES_PARASITIC_LOADS_WITH_DSPF_ROUTING_MODELS 0 USES_THIRD_GENERATION_TIMING_MODELS_TIS 0 USES_TIMING_ROUTING_DELAYS 0 USES_U2B2_TIMING_MODELS 1 USES_XML_FORMAT_FOR_EMIF_PIN_MAP_FILE 1 USE_ADVANCED_IO_POWER_BY_DEFAULT 0 USE_ADVANCED_IO_TIMING_BY_DEFAULT 0 USE_BASE_FAMILY_DDB_PATH 0 USE_OCT_AUTO_CALIBRATION 1 USE_RELAX_IO_ASSIGNMENT_RULES 0 USE_RISEFALL_ONLY 1 USE_SDM_CONFIGURATION 1 USE_SEPARATE_LIST_FOR_TECH_MIGRATION 0 USE_SINGLE_COMPILER_PASS_PLL_MIF_FILE_WRITER 0 USE_TITAN_IO_BASED_IO_REGISTER_PACKER_UTIL 1 USING_28NM_OR_OLDER_TIMING_METHODOLOGY 0 WYSIWYG_BUS_WIDTH_CHECKING_IN_CUT_ENABLED 0" />
  <parameter name="svInterfaceDefinition" value="" />
  <parameter name="AUTO_DEVICE" value="1SG280HU2F50E2VG" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Stratix 10" />
  <parameter
     name="autoInitializationFileName"
     value="KBandIPsubPro_onchip_mem_FPGA_Slave" />
  <parameter
     name="defaultBoundary"
     value="&lt;boundaryDefinition&gt;
    &lt;interfaces&gt;
        &lt;interface&gt;
            &lt;name&gt;clk1&lt;/name&gt;
            &lt;type&gt;clock&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;clk&lt;/name&gt;
                    &lt;role&gt;clk&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;clockRate&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;externallyDriven&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;ptfSchematicName&lt;/key&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;s1&lt;/name&gt;
            &lt;type&gt;avalon&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;address&lt;/name&gt;
                    &lt;role&gt;address&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;14&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;clken&lt;/name&gt;
                    &lt;role&gt;clken&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;chipselect&lt;/name&gt;
                    &lt;role&gt;chipselect&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;write&lt;/name&gt;
                    &lt;role&gt;write&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;readdata&lt;/name&gt;
                    &lt;role&gt;readdata&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;128&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;writedata&lt;/name&gt;
                    &lt;role&gt;writedata&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;128&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;byteenable&lt;/name&gt;
                    &lt;role&gt;byteenable&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;16&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/assignmentValueMap&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressAlignment&lt;/key&gt;
                        &lt;value&gt;DYNAMIC&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressGroup&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressSpan&lt;/key&gt;
                        &lt;value&gt;262144&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressUnits&lt;/key&gt;
                        &lt;value&gt;WORDS&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;value&gt;clk1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;value&gt;reset1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                        &lt;value&gt;8&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bridgesToMaster&lt;/key&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;burstcountUnits&lt;/key&gt;
                        &lt;value&gt;WORDS&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                        &lt;value&gt;262144&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;holdTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;interleaveBursts&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isBigEndian&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isFlash&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isMemoryDevice&lt;/key&gt;
                        &lt;value&gt;true&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;linewrapBursts&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;minimumReadLatency&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;prSafe&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;printableDevice&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readLatency&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readWaitStates&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readWaitTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;setupTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;timingUnits&lt;/key&gt;
                        &lt;value&gt;Cycles&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;transparentBridge&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;writeLatency&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;writeWaitStates&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;writeWaitTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;reset1&lt;/name&gt;
            &lt;type&gt;reset&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;reset&lt;/name&gt;
                    &lt;role&gt;reset&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;reset_req&lt;/name&gt;
                    &lt;role&gt;reset_req&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;value&gt;clk1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;synchronousEdges&lt;/key&gt;
                        &lt;value&gt;DEASSERT&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
    &lt;/interfaces&gt;
&lt;/boundaryDefinition&gt;" />
  <parameter
     name="componentDefinition"
     value="&lt;componentDefinition&gt;
    &lt;boundary&gt;
        &lt;interfaces&gt;
            &lt;interface&gt;
                &lt;name&gt;clk1&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;s1&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;address&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;14&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;clken&lt;/name&gt;
                        &lt;role&gt;clken&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;chipselect&lt;/name&gt;
                        &lt;role&gt;chipselect&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;write&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;readdata&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;128&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;writedata&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;128&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;byteenable&lt;/name&gt;
                        &lt;role&gt;byteenable&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;16&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressAlignment&lt;/key&gt;
                            &lt;value&gt;DYNAMIC&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressSpan&lt;/key&gt;
                            &lt;value&gt;262144&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clk1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;reset1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                            &lt;value&gt;262144&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isFlash&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;printableDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;transparentBridge&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;reset1&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;reset&lt;/name&gt;
                        &lt;role&gt;reset&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;reset_req&lt;/name&gt;
                        &lt;role&gt;reset_req&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clk1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;DEASSERT&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
        &lt;/interfaces&gt;
    &lt;/boundary&gt;
    &lt;originalModuleInfo&gt;
        &lt;className&gt;altera_avalon_onchip_memory2&lt;/className&gt;
        &lt;version&gt;19.1&lt;/version&gt;
        &lt;displayName&gt;On-Chip Memory (RAM or ROM) Intel FPGA IP&lt;/displayName&gt;
    &lt;/originalModuleInfo&gt;
    &lt;systemInfoParameterDescriptors&gt;
        &lt;descriptors&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;autoInitializationFileName&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfotype&gt;UNIQUE_ID&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;NONE&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;deviceFamily&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfotype&gt;DEVICE_FAMILY&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;NONE&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;deviceFeatures&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfotype&gt;DEVICE_FEATURES&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
        &lt;/descriptors&gt;
    &lt;/systemInfoParameterDescriptors&gt;
    &lt;systemInfos&gt;
        &lt;connPtSystemInfos&gt;
            &lt;entry&gt;
                &lt;key&gt;s1&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;s1&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                            &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name=&apos;s1&apos; start=&apos;0x0&apos; end=&apos;0x40000&apos; datawidth=&apos;128&apos; /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                            &lt;value&gt;18&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                            &lt;value&gt;128&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
        &lt;/connPtSystemInfos&gt;
    &lt;/systemInfos&gt;
&lt;/componentDefinition&gt;" />
  <parameter name="deviceFamily" value="Stratix 10" />
  <parameter
     name="generationInfoDefinition"
     value="&lt;generationInfoDefinition&gt;
    &lt;hdlLibraryName&gt;KBandIPsubPro_onchip_mem_FPGA_Slave&lt;/hdlLibraryName&gt;
    &lt;fileSets&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;KBandIPsubPro_onchip_mem_FPGA_Slave&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;KBandIPsubPro_onchip_mem_FPGA_Slave&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;KBandIPsubPro_onchip_mem_FPGA_Slave&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;KBandIPsubPro_onchip_mem_FPGA_Slave&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;KBandIPsubPro_onchip_mem_FPGA_Slave&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;KBandIPsubPro_onchip_mem_FPGA_Slave&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
    &lt;/fileSets&gt;
&lt;/generationInfoDefinition&gt;" />
  <parameter
     name="logicalView"
     value="ip/KBandIPsubPro/KBandIPsubPro_onchip_mem_FPGA_Slave.ip" />
  <parameter
     name="moduleAssignmentDefinition"
     value="&lt;assignmentDefinition&gt;
    &lt;assignmentValueMap&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.ALLOW_IN_SYSTEM_MEMORY_CONTENT_EDITOR&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.ALLOW_MRAM_SIM_CONTENTS_ONLY_FILE&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.CONTENTS_INFO&lt;/key&gt;
            &lt;value&gt;&quot;&quot;&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.DUAL_PORT&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.GUI_RAM_BLOCK_TYPE&lt;/key&gt;
            &lt;value&gt;AUTO&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.INIT_CONTENTS_FILE&lt;/key&gt;
            &lt;value&gt;KBandIPsubPro_onchip_mem_FPGA_Slave_onchip_mem_FPGA_Slave&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.INIT_MEM_CONTENT&lt;/key&gt;
            &lt;value&gt;1&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.INSTANCE_ID&lt;/key&gt;
            &lt;value&gt;NONE&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.NON_DEFAULT_INIT_FILE_ENABLED&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.RAM_BLOCK_TYPE&lt;/key&gt;
            &lt;value&gt;AUTO&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.READ_DURING_WRITE_MODE&lt;/key&gt;
            &lt;value&gt;DONT_CARE&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.SINGLE_CLOCK_OP&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.SIZE_MULTIPLE&lt;/key&gt;
            &lt;value&gt;1&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.SIZE_VALUE&lt;/key&gt;
            &lt;value&gt;262144&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.WRITABLE&lt;/key&gt;
            &lt;value&gt;1&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.memoryInfo.DAT_SYM_INSTALL_DIR&lt;/key&gt;
            &lt;value&gt;SIM_DIR&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.memoryInfo.GENERATE_DAT_SYM&lt;/key&gt;
            &lt;value&gt;1&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.memoryInfo.GENERATE_HEX&lt;/key&gt;
            &lt;value&gt;1&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.memoryInfo.HAS_BYTE_LANE&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.memoryInfo.HEX_INSTALL_DIR&lt;/key&gt;
            &lt;value&gt;QPF_DIR&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.memoryInfo.MEM_INIT_DATA_WIDTH&lt;/key&gt;
            &lt;value&gt;128&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.memoryInfo.MEM_INIT_FILENAME&lt;/key&gt;
            &lt;value&gt;KBandIPsubPro_onchip_mem_FPGA_Slave_onchip_mem_FPGA_Slave&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;postgeneration.simulation.init_file.param_name&lt;/key&gt;
            &lt;value&gt;INIT_FILE&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;postgeneration.simulation.init_file.type&lt;/key&gt;
            &lt;value&gt;MEM_INIT&lt;/value&gt;
        &lt;/entry&gt;
    &lt;/assignmentValueMap&gt;
&lt;/assignmentDefinition&gt;" />
  <generatedFiles/>
  <childGeneratedFiles/>
  <sourceFiles/>
  <childSourceFiles/>
  <instantiator instantiator="KBandIPsubPro" as="onchip_mem_FPGA_Slave" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_onchip_mem_FPGA_Slave"</message>
  </messages>
 </entity>
 <entity
   kind="altera_generic_component"
   version="1.0"
   name="KBandIPsubPro_onchip_mem_LW">
  <parameter name="hlsFile" value="" />
  <parameter
     name="deviceFeatures"
     value="ADDRESS_STALL 0 ADVANCED_INFO 0 ALLOWS_COMPILING_OTHER_FAMILY_IP 0 ALLOW_DIFF_SUFFIX_MIGRATION 0 ASSERT_TIMING_ROUTING_DELAYS_HAS_ALL_EXPECTED_DATA 0 ASSERT_TIMING_ROUTING_DELAYS_NO_AUTOFILL 0 CELL_LEVEL_BACK_ANNOTATION_DISABLED 0 COMPILER_SUPPORT 1 DSP 1 DSP_SHIFTER_BLOCK 0 DUMP_ASM_LAB_BITS_FOR_POWER 0 EMUL 0 ENABLE_ADVANCED_IO_ANALYSIS_GUI_FEATURES 0 ENABLE_HIGH_SPEED_HSSI 0 ENABLE_PHYSICAL_DESIGN_PLANNER 0 ENABLE_PIN_PLANNER 0 ENGINEERING_SAMPLE 0 EPCS 0 ESB 0 FAKE1 0 FAKE2 0 FAKE3 0 FAMILY_LEVEL_INSTALLATION_ONLY 0 FASTEST 0 FINAL_TIMING_MODEL 0 FITTER_USE_FALLING_EDGE_DELAY 0 FM_40_ROUTING 0 FPP_COMPLETELY_PLACES_AND_ROUTES_PERIPHERY 1 GENERATE_DC_ON_CURRENT_WARNING_FOR_INTERNAL_CLAMPING_DIODE 0 HARDCOPY 0 HAS_18_BIT_MULTS 0 HAS_ACE_SUPPORT 1 HAS_ADJUSTABLE_OUTPUT_IO_TIMING_MEAS_POINT 0 HAS_ADVANCED_IO_INVERTED_CORNER 0 HAS_ADVANCED_IO_POWER_SUPPORT 0 HAS_ADVANCED_IO_TIMING_SUPPORT 1 HAS_ALM_SUPPORT 1 HAS_ATOM_AND_ROUTING_POWER_MODELED_TOGETHER 0 HAS_AUTO_DERIVE_CLOCK_UNCERTAINTY_SUPPORT 1 HAS_AUTO_FIT_SUPPORT 0 HAS_BALANCED_OPT_TECHNIQUE_SUPPORT 1 HAS_BCM_PIN_BASED_AIOT_SUPPORT 1 HAS_BENEFICIAL_SKEW_SUPPORT 0 HAS_BITLEVEL_DRIVE_STRENGTH_CONTROL 0 HAS_BSDL_FILE_GENERATION 0 HAS_CDB_RE_NETWORK_PRESERVATION_SUPPORT 1 HAS_CGA_SUPPORT 1 HAS_CHECK_NETLIST_SUPPORT 0 HAS_CLOCK_REGION_CHECKER_ENABLED 0 HAS_CORE_JUNCTION_TEMP_DERATING 0 HAS_CROSSTALK_SUPPORT 0 HAS_CROSS_FEATURE_VERTICAL_MIGRATION_SUPPORT 0 HAS_CUSTOM_REGION_SUPPORT 0 HAS_DAP_JTAG_FROM_HPS 0 HAS_DATA_DRIVEN_ACVQ_HSSI_SUPPORT 0 HAS_DDB_FDI_SUPPORT 1 HAS_DESIGN_ANALYZER_SUPPORT 0 HAS_DETAILED_LEIM_STATIC_POWER_MODEL 0 HAS_DETAILED_ROUTING_MUX_STATIC_POWER_MODEL 0 HAS_DETAILED_THERMAL_CIRCUIT_PARAMETER_SUPPORT 1 HAS_DEVICE_MIGRATION_SUPPORT 1 HAS_DIAGONAL_MIGRATION_SUPPORT 0 HAS_EMIF_TOOLKIT_SUPPORT 1 HAS_ERROR_DETECTION_SUPPORT 1 HAS_FAMILY_VARIANT_MIGRATION_SUPPORT 0 HAS_FANOUT_FREE_NODE_SUPPORT 1 HAS_FAST_FIT_SUPPORT 0 HAS_FITTER_ECO_SUPPORT 0 HAS_FIT_NETLIST_OPT_RETIME_SUPPORT 1 HAS_FIT_NETLIST_OPT_SUPPORT 1 HAS_FORMAL_VERIFICATION_SUPPORT 0 HAS_FPGA_XCHANGE_SUPPORT 0 HAS_FSAC_LUTRAM_REGISTER_PACKING_SUPPORT 1 HAS_FULL_DAT_MIN_TIMING_SUPPORT 1 HAS_FULL_INCREMENTAL_DESIGN_SUPPORT 0 HAS_FUNCTIONAL_SIMULATION_SUPPORT 0 HAS_FUNCTIONAL_VERILOG_SIMULATION_SUPPORT 1 HAS_FUNCTIONAL_VHDL_SIMULATION_SUPPORT 1 HAS_GLITCH_FILTERING_SUPPORT 1 HAS_HC_READY_SUPPORT 0 HAS_HIER_PARTIAL_RECONFIG_SUPPORT 1 HAS_HIGH_SPEED_LOW_POWER_TILE_SUPPORT 0 HAS_HOLD_TIME_AVOIDANCE_ACROSS_CLOCK_SPINE_SUPPORT 0 HAS_HSPICE_WRITER_SUPPORT 0 HAS_HSSI_BLOCK 0 HAS_IBISO_WRITER_SUPPORT 0 HAS_ICD_DATA_IP 0 HAS_IDB_SUPPORT 0 HAS_INCREMENTAL_DAT_SUPPORT 1 HAS_INCREMENTAL_SYNTHESIS_SUPPORT 0 HAS_IO_ASSIGNMENT_ANALYSIS_SUPPORT 1 HAS_IO_DECODER 0 HAS_IO_PLACEMENT_OPTIMIZATION_SUPPORT 0 HAS_IO_PLACEMENT_USING_GEOMETRY_RULE 0 HAS_IO_PLACEMENT_USING_PHYSIC_RULE 0 HAS_IO_SMART_RECOMPILE_SUPPORT 0 HAS_JITTER_SUPPORT 1 HAS_JTAG_SLD_HUB_SUPPORT 1 HAS_LAB_LATCHES 0 HAS_LOGIC_LOCK_SUPPORT 1 HAS_MICROPROCESSOR 0 HAS_MIF_SMART_COMPILE_SUPPORT 0 HAS_MINMAX_TIMING_MODELING_SUPPORT 0 HAS_MIN_TIMING_ANALYSIS_SUPPORT 0 HAS_MUX_RESTRUCTURE_SUPPORT 1 HAS_NADDER_STYLE_CLOCKING 1 HAS_NADDER_STYLE_FF 1 HAS_NADDER_STYLE_LCELL_COMB 1 HAS_NEW_CDB_NAME_FOR_M20K_SCLR 1 HAS_NEW_HC_FLOW_SUPPORT 0 HAS_NEW_SERDES_MAX_RESOURCE_COUNT_REPORTING_SUPPORT 0 HAS_NONSOCKET_TECHNOLOGY_MIGRATION_SUPPORT 0 HAS_NO_HARDBLOCK_PARTITION_SUPPORT 0 HAS_NO_JTAG_USERCODE_SUPPORT 0 HAS_OPERATING_SETTINGS_AND_CONDITIONS_REPORTING_SUPPORT 1 HAS_PAD_LOCATION_ASSIGNMENT_SUPPORT 0 HAS_PARTIAL_RECONFIG_SUPPORT 1 HAS_PDN_MODEL_STATUS 1 HAS_PHYSICAL_DESIGN_PLANNER_SUPPORT 1 HAS_PHYSICAL_NETLIST_OUTPUT 0 HAS_PHYSICAL_ROUTING_SUPPORT 1 HAS_PLDM_REF_SUPPORT 0 HAS_POWER_ESTIMATION_SUPPORT 1 HAS_PRELIMINARY_CLOCK_UNCERTAINTY_NUMBERS 0 HAS_PRE_FITTER_FPP_SUPPORT 1 HAS_PRE_FITTER_LUTRAM_NETLIST_CHECKER_ENABLED 1 HAS_PVA_SUPPORT 1 HAS_QHD_INCREMENTAL_TIMING_CLOSURE_SUPPORT 1 HAS_QHD_IP_REUSE_INTEGRATION_SUPPORT 1 HAS_QHD_PARTITIONS_SUPPORT 1 HAS_QUARTUS_HIERARCHICAL_DESIGN_SUPPORT 1 HAS_RAPID_RECOMPILE_SUPPORT 1 HAS_RCF_SUPPORT 1 HAS_RCF_SUPPORT_FOR_DEBUGGING 0 HAS_RED_BLACK_SEPARATION_SUPPORT 0 HAS_REVC_IO 0 HAS_RE_LEVEL_TIMING_GRAPH_SUPPORT 0 HAS_RISEFALL_DELAY_SUPPORT 1 HAS_SIGNAL_PROBE_SUPPORT 0 HAS_SIGNAL_TAP_SUPPORT 1 HAS_SIMPLIFIED_PARTIAL_RECONFIG_SUPPORT 1 HAS_SIMULATOR_SUPPORT 0 HAS_SIP_TILE_SUPPORT 1 HAS_SPEED_GRADE_OFFSET 0 HAS_SPLIT_IO_SUPPORT 1 HAS_SPLIT_LC_SUPPORT 1 HAS_STRICT_PRESERVATION_SUPPORT 0 HAS_SYNTHESIS_ON_ATOMS 1 HAS_SYNTH_FSYN_NETLIST_OPT_SUPPORT 1 HAS_SYNTH_NETLIST_OPT_RETIME_SUPPORT 0 HAS_SYNTH_NETLIST_OPT_SUPPORT 1 HAS_TCL_FITTER_SUPPORT 1 HAS_TECHNOLOGY_MIGRATION_SUPPORT 0 HAS_TEMPLATED_REGISTER_PACKING_SUPPORT 1 HAS_TIME_BORROWING_SUPPORT 0 HAS_TIMING_DRIVEN_SYNTHESIS_SUPPORT 1 HAS_TIMING_INFO_SUPPORT 1 HAS_TIMING_OPERATING_CONDITIONS 1 HAS_TIMING_SIMULATION_SUPPORT 0 HAS_TITAN_BASED_MAC_REGISTER_PACKER_SUPPORT 0 HAS_U2B2_SUPPORT 1 HAS_USER_HIGH_SPEED_LOW_POWER_TILE_SUPPORT 0 HAS_USE_FITTER_INFO_SUPPORT 0 HAS_VCCPD_POWER_RAIL 1 HAS_VERTICAL_MIGRATION_SUPPORT 1 HAS_VIEWDRAW_SYMBOL_SUPPORT 0 HAS_VIO_SUPPORT 0 HAS_VIRTUAL_DEVICES 0 HAS_WYSIWYG_DFFEAS_SUPPORT 0 HAS_XIBISO2_WRITER_SUPPORT 1 HAS_XIBISO_WRITER_SUPPORT 0 IFP_USE_LEGACY_IO_CHECKER 0 INCREMENTAL_DESIGN_SUPPORTS_COMPATIBLE_CONSTRAINTS 0 INSTALLED 0 INTERNAL_POF_SUPPORT_ENABLED 0 INTERNAL_STATIC_PART 0 INTERNAL_USE_ONLY 0 IN_BRINGUP 0 IS_BARE_DIE 0 IS_CONFIG_ROM 0 IS_DEFAULT_FAMILY 0 IS_DQS_IN_BUFFER_REDUCTION 0 IS_FOR_INTERNAL_TESTING_ONLY 0 IS_HARDCOPY_FAMILY 0 IS_JW_NEW_BINNING_PLAN 0 IS_JZ_NEW_BINNING_PLAN 0 IS_REVE_SILICON 0 IS_SDM_LITE 0 IS_UDM_BASED 0 LOAD_BLK_TYPE_DATA_FROM_ATOM_WYS_INFO 1 LUTRAM_DATA_IN_FF_MUST_BE_HIPI 1 LVDS_IO 1 M10K_MEMORY 0 M144K_MEMORY 0 M20K_MEMORY 1 M4K_MEMORY 0 M512_MEMORY 0 M9K_MEMORY 0 MLAB_MEMORY 1 MRAM_MEMORY 0 NOT_LISTED 0 NOT_MIGRATABLE 0 NOT_SUPPORTED_BY_QPA 0 NO_CLOCK_REGION 0 NO_FITTER_DELAY_CACHE_GENERATED 0 NO_PCF 0 NO_PIN_OUT 0 NO_POF 0 NO_ROUTING 0 NO_RPE_SUPPORT 0 NO_SUPPORT_FOR_LOGICLOCK_CONTENT_BACK_ANNOTATION 1 NO_SUPPORT_FOR_STA_CLOCK_UNCERTAINTY_CHECK 0 NO_TDC_SUPPORT 0 PARTIALLY_GOOD_DIE 0 PINTABLE_OPTIONAL 0 POSTFIT_BAK_DATABASE_EXPORT_ENABLED 0 POSTMAP_BAK_DATABASE_EXPORT_ENABLED 0 PRE_ND5_L_FINALITY 0 PROGRAMMER_ONLY 0 PROGRAMMER_SUPPORT 1 QFIT_IN_DEVELOPMENT 0 QMAP_IN_DEVELOPMENT 0 QPA_SUPPORTS_VID_CALC 1 RAM_LOGICAL_NAME_CHECKING_IN_CUT_ENABLED 0 REPORTS_METASTABILITY_MTBF 1 REQUIRES_INSTALLATION_PATCH 0 REQUIRES_LIST_OF_TEMPERATURE_AND_VOLTAGE_OPERATING_CONDITIONS 1 REQUIRE_QUARTUS_HIERARCHICAL_DESIGN 1 REQUIRE_SPECIAL_HANDLING_FOR_LOCAL_LABLINE 0 RESERVES_SIGNAL_PROBE_PINS 0 RESOLVE_MAX_FANOUT_EARLY 1 RESOLVE_MAX_FANOUT_LATE 0 RESPECTS_FIXED_SIZED_LOCKED_LOCATION_LOGICLOCK 0 RESTRICTED_USER_SELECTION 0 RISEFALL_SUPPORT_IS_HIDDEN 0 SHOW_HIDDEN_FAMILY_IN_PROGRAMMER 0 STRICT_TIMING_DB_CHECKS 0 SUPPORTS_ADDITIONAL_OPTIONS_FOR_UNUSED_IO 0 SUPPORTS_ADVANCED_SECURITY 0 SUPPORTS_CRC 1 SUPPORTS_DIFFERENTIAL_AIOT_BOARD_TRACE_MODEL 0 SUPPORTS_DSP_BALANCING_BACK_ANNOTATION 0 SUPPORTS_GENERATION_OF_EARLY_POWER_ESTIMATOR_FILE 1 SUPPORTS_GLOBAL_SIGNAL_BACK_ANNOTATION 0 SUPPORTS_HIPI_PW0 0 SUPPORTS_HIPI_RETIMING 1 SUPPORTS_LICENSE_FREE_PARTIAL_RECONFIG 1 SUPPORTS_MAC_CHAIN_OUT_ADDER 0 SUPPORTS_MIN_CORNER_DMF_GENERATION 1 SUPPORTS_NEW_BINNING_PLAN 0 SUPPORTS_PSEUDO_LATCHES_ONLY 0 SUPPORTS_RAM_PACKING_BACK_ANNOTATION 0 SUPPORTS_REG_PACKING_BACK_ANNOTATION 0 SUPPORTS_SIGNALPROBE_REGISTER_PIPELINING 0 SUPPORTS_SINGLE_ENDED_AIOT_BOARD_TRACE_MODEL 0 SUPPORTS_TIMING_CLOSURE_CORNERS 1 SUPPORTS_USER_MANUAL_LOGIC_DUPLICATION 1 SUPPORTS_VID 0 SUPPORT_HBM_IN_EPE 0 SUPPORT_HIGH_SPEED_HPS 0 SUPPORT_MULTIPLE_PAD_PER_PIN 0 SUPPORT_UIB 0 TMV_RUN_CUSTOMIZABLE_VIEWER 0 TMV_RUN_INTERNAL_DETAILS 1 TMV_RUN_INTERNAL_DETAILS_ON_IO 0 TMV_RUN_INTERNAL_DETAILS_ON_IOBUF 1 TMV_RUN_INTERNAL_DETAILS_ON_LCELL 0 TMV_RUN_INTERNAL_DETAILS_ON_LRAM 0 TRANSCEIVER_3G_BLOCK 0 TRANSCEIVER_6G_BLOCK 0 U2B2_SUPPORT_NOT_READY 0 USES_ACV_FOR_FLED 0 USES_ADB_FOR_BACK_ANNOTATION 1 USES_ALTERA_LNSIM 0 USES_ASIC_ROUTING_POWER_CALCULATOR 0 USES_DATA_DRIVEN_PLL_COMPUTATION_UTIL 0 USES_DETAILED_REDTAX_WITH_DSPF_ROUTING_MODELS 0 USES_DEV 1 USES_DSPF_ROUTING_MODELS 0 USES_ESTIMATED_TIMING 0 USES_EXTRACTION_CORNERS_WITH_DSPF_ROUTING_MODELS 0 USES_ICP_FOR_ECO_FITTER 0 USES_LIBERTY_ANNOTATION_FOR_LAB_OUTPUTS 0 USES_LIBERTY_ANNOTATION_FOR_M20K_DSP_OUTPUTS 1 USES_LIBERTY_TIMING 0 USES_MULTIPLE_VID_VOLTAGES 1 USES_PARASITIC_LOADS_WITH_DSPF_ROUTING_MODELS 0 USES_THIRD_GENERATION_TIMING_MODELS_TIS 0 USES_TIMING_ROUTING_DELAYS 0 USES_U2B2_TIMING_MODELS 1 USES_XML_FORMAT_FOR_EMIF_PIN_MAP_FILE 1 USE_ADVANCED_IO_POWER_BY_DEFAULT 0 USE_ADVANCED_IO_TIMING_BY_DEFAULT 0 USE_BASE_FAMILY_DDB_PATH 0 USE_OCT_AUTO_CALIBRATION 1 USE_RELAX_IO_ASSIGNMENT_RULES 0 USE_RISEFALL_ONLY 1 USE_SDM_CONFIGURATION 1 USE_SEPARATE_LIST_FOR_TECH_MIGRATION 0 USE_SINGLE_COMPILER_PASS_PLL_MIF_FILE_WRITER 0 USE_TITAN_IO_BASED_IO_REGISTER_PACKER_UTIL 1 USING_28NM_OR_OLDER_TIMING_METHODOLOGY 0 WYSIWYG_BUS_WIDTH_CHECKING_IN_CUT_ENABLED 0" />
  <parameter name="svInterfaceDefinition" value="" />
  <parameter name="AUTO_DEVICE" value="1SG280HU2F50E2VG" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Stratix 10" />
  <parameter name="autoInitializationFileName" value="KBandIPsubPro_onchip_mem_LW" />
  <parameter name="defaultBoundary" value="" />
  <parameter
     name="componentDefinition"
     value="&lt;componentDefinition&gt;
    &lt;boundary&gt;
        &lt;interfaces&gt;
            &lt;interface&gt;
                &lt;name&gt;clk1&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;s1&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;address&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;13&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;clken&lt;/name&gt;
                        &lt;role&gt;clken&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;chipselect&lt;/name&gt;
                        &lt;role&gt;chipselect&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;write&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;readdata&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;writedata&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;byteenable&lt;/name&gt;
                        &lt;role&gt;byteenable&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;4&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressAlignment&lt;/key&gt;
                            &lt;value&gt;DYNAMIC&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressSpan&lt;/key&gt;
                            &lt;value&gt;32768&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clk1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;reset1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                            &lt;value&gt;32768&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isFlash&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;printableDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;transparentBridge&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;reset1&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;reset&lt;/name&gt;
                        &lt;role&gt;reset&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;reset_req&lt;/name&gt;
                        &lt;role&gt;reset_req&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clk1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;DEASSERT&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
        &lt;/interfaces&gt;
    &lt;/boundary&gt;
    &lt;originalModuleInfo&gt;
        &lt;className&gt;altera_avalon_onchip_memory2&lt;/className&gt;
        &lt;version&gt;19.1&lt;/version&gt;
        &lt;displayName&gt;On-Chip Memory (RAM or ROM) Intel FPGA IP&lt;/displayName&gt;
    &lt;/originalModuleInfo&gt;
    &lt;systemInfoParameterDescriptors&gt;
        &lt;descriptors&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;autoInitializationFileName&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfotype&gt;UNIQUE_ID&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;NONE&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;deviceFamily&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfotype&gt;DEVICE_FAMILY&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;NONE&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;deviceFeatures&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfotype&gt;DEVICE_FEATURES&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
        &lt;/descriptors&gt;
    &lt;/systemInfoParameterDescriptors&gt;
    &lt;systemInfos&gt;
        &lt;connPtSystemInfos&gt;
            &lt;entry&gt;
                &lt;key&gt;s1&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;s1&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                            &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name=&apos;s1&apos; start=&apos;0x0&apos; end=&apos;0x8000&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                            &lt;value&gt;15&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
        &lt;/connPtSystemInfos&gt;
    &lt;/systemInfos&gt;
&lt;/componentDefinition&gt;" />
  <parameter name="deviceFamily" value="Stratix 10" />
  <parameter
     name="generationInfoDefinition"
     value="&lt;generationInfoDefinition&gt;
    &lt;hdlLibraryName&gt;KBandIPsubPro_onchip_mem_LW&lt;/hdlLibraryName&gt;
    &lt;fileSets&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;KBandIPsubPro_onchip_mem_LW&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;KBandIPsubPro_onchip_mem_LW&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;KBandIPsubPro_onchip_mem_LW&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;KBandIPsubPro_onchip_mem_LW&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;KBandIPsubPro_onchip_mem_LW&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;KBandIPsubPro_onchip_mem_LW&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
    &lt;/fileSets&gt;
&lt;/generationInfoDefinition&gt;" />
  <parameter
     name="logicalView"
     value="ip/KBandIPsubPro/KBandIPsubPro_onchip_mem_LW.ip" />
  <parameter
     name="moduleAssignmentDefinition"
     value="&lt;assignmentDefinition&gt;
    &lt;assignmentValueMap&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.ALLOW_IN_SYSTEM_MEMORY_CONTENT_EDITOR&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.ALLOW_MRAM_SIM_CONTENTS_ONLY_FILE&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.CONTENTS_INFO&lt;/key&gt;
            &lt;value&gt;&quot;&quot;&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.DUAL_PORT&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.GUI_RAM_BLOCK_TYPE&lt;/key&gt;
            &lt;value&gt;AUTO&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.INIT_CONTENTS_FILE&lt;/key&gt;
            &lt;value&gt;KBandIPsubPro_onchip_mem_LW_onchip_mem_LW&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.INIT_MEM_CONTENT&lt;/key&gt;
            &lt;value&gt;1&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.INSTANCE_ID&lt;/key&gt;
            &lt;value&gt;NONE&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.NON_DEFAULT_INIT_FILE_ENABLED&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.RAM_BLOCK_TYPE&lt;/key&gt;
            &lt;value&gt;AUTO&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.READ_DURING_WRITE_MODE&lt;/key&gt;
            &lt;value&gt;DONT_CARE&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.SINGLE_CLOCK_OP&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.SIZE_MULTIPLE&lt;/key&gt;
            &lt;value&gt;1&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.SIZE_VALUE&lt;/key&gt;
            &lt;value&gt;32768&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.WRITABLE&lt;/key&gt;
            &lt;value&gt;1&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.memoryInfo.DAT_SYM_INSTALL_DIR&lt;/key&gt;
            &lt;value&gt;SIM_DIR&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.memoryInfo.GENERATE_DAT_SYM&lt;/key&gt;
            &lt;value&gt;1&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.memoryInfo.GENERATE_HEX&lt;/key&gt;
            &lt;value&gt;1&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.memoryInfo.HAS_BYTE_LANE&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.memoryInfo.HEX_INSTALL_DIR&lt;/key&gt;
            &lt;value&gt;QPF_DIR&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.memoryInfo.MEM_INIT_DATA_WIDTH&lt;/key&gt;
            &lt;value&gt;32&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.memoryInfo.MEM_INIT_FILENAME&lt;/key&gt;
            &lt;value&gt;KBandIPsubPro_onchip_mem_LW_onchip_mem_LW&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;postgeneration.simulation.init_file.param_name&lt;/key&gt;
            &lt;value&gt;INIT_FILE&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;postgeneration.simulation.init_file.type&lt;/key&gt;
            &lt;value&gt;MEM_INIT&lt;/value&gt;
        &lt;/entry&gt;
    &lt;/assignmentValueMap&gt;
&lt;/assignmentDefinition&gt;" />
  <generatedFiles/>
  <childGeneratedFiles/>
  <sourceFiles/>
  <childSourceFiles/>
  <instantiator instantiator="KBandIPsubPro" as="onchip_mem_LW" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_onchip_mem_LW"</message>
  </messages>
 </entity>
 <entity
   kind="altera_generic_component"
   version="1.0"
   name="KBandIPsubPro_onchip_mem_LW2">
  <parameter name="hlsFile" value="" />
  <parameter
     name="deviceFeatures"
     value="ADDRESS_STALL 0 ADVANCED_INFO 0 ALLOWS_COMPILING_OTHER_FAMILY_IP 0 ALLOW_DIFF_SUFFIX_MIGRATION 0 ASSERT_TIMING_ROUTING_DELAYS_HAS_ALL_EXPECTED_DATA 0 ASSERT_TIMING_ROUTING_DELAYS_NO_AUTOFILL 0 CELL_LEVEL_BACK_ANNOTATION_DISABLED 0 COMPILER_SUPPORT 1 DSP 1 DSP_SHIFTER_BLOCK 0 DUMP_ASM_LAB_BITS_FOR_POWER 0 EMUL 0 ENABLE_ADVANCED_IO_ANALYSIS_GUI_FEATURES 0 ENABLE_HIGH_SPEED_HSSI 0 ENABLE_PHYSICAL_DESIGN_PLANNER 0 ENABLE_PIN_PLANNER 0 ENGINEERING_SAMPLE 0 EPCS 0 ESB 0 FAKE1 0 FAKE2 0 FAKE3 0 FAMILY_LEVEL_INSTALLATION_ONLY 0 FASTEST 0 FINAL_TIMING_MODEL 0 FITTER_USE_FALLING_EDGE_DELAY 0 FM_40_ROUTING 0 FPP_COMPLETELY_PLACES_AND_ROUTES_PERIPHERY 1 GENERATE_DC_ON_CURRENT_WARNING_FOR_INTERNAL_CLAMPING_DIODE 0 HARDCOPY 0 HAS_18_BIT_MULTS 0 HAS_ACE_SUPPORT 1 HAS_ADJUSTABLE_OUTPUT_IO_TIMING_MEAS_POINT 0 HAS_ADVANCED_IO_INVERTED_CORNER 0 HAS_ADVANCED_IO_POWER_SUPPORT 0 HAS_ADVANCED_IO_TIMING_SUPPORT 1 HAS_ALM_SUPPORT 1 HAS_ATOM_AND_ROUTING_POWER_MODELED_TOGETHER 0 HAS_AUTO_DERIVE_CLOCK_UNCERTAINTY_SUPPORT 1 HAS_AUTO_FIT_SUPPORT 0 HAS_BALANCED_OPT_TECHNIQUE_SUPPORT 1 HAS_BCM_PIN_BASED_AIOT_SUPPORT 1 HAS_BENEFICIAL_SKEW_SUPPORT 0 HAS_BITLEVEL_DRIVE_STRENGTH_CONTROL 0 HAS_BSDL_FILE_GENERATION 0 HAS_CDB_RE_NETWORK_PRESERVATION_SUPPORT 1 HAS_CGA_SUPPORT 1 HAS_CHECK_NETLIST_SUPPORT 0 HAS_CLOCK_REGION_CHECKER_ENABLED 0 HAS_CORE_JUNCTION_TEMP_DERATING 0 HAS_CROSSTALK_SUPPORT 0 HAS_CROSS_FEATURE_VERTICAL_MIGRATION_SUPPORT 0 HAS_CUSTOM_REGION_SUPPORT 0 HAS_DAP_JTAG_FROM_HPS 0 HAS_DATA_DRIVEN_ACVQ_HSSI_SUPPORT 0 HAS_DDB_FDI_SUPPORT 1 HAS_DESIGN_ANALYZER_SUPPORT 0 HAS_DETAILED_LEIM_STATIC_POWER_MODEL 0 HAS_DETAILED_ROUTING_MUX_STATIC_POWER_MODEL 0 HAS_DETAILED_THERMAL_CIRCUIT_PARAMETER_SUPPORT 1 HAS_DEVICE_MIGRATION_SUPPORT 1 HAS_DIAGONAL_MIGRATION_SUPPORT 0 HAS_EMIF_TOOLKIT_SUPPORT 1 HAS_ERROR_DETECTION_SUPPORT 1 HAS_FAMILY_VARIANT_MIGRATION_SUPPORT 0 HAS_FANOUT_FREE_NODE_SUPPORT 1 HAS_FAST_FIT_SUPPORT 0 HAS_FITTER_ECO_SUPPORT 0 HAS_FIT_NETLIST_OPT_RETIME_SUPPORT 1 HAS_FIT_NETLIST_OPT_SUPPORT 1 HAS_FORMAL_VERIFICATION_SUPPORT 0 HAS_FPGA_XCHANGE_SUPPORT 0 HAS_FSAC_LUTRAM_REGISTER_PACKING_SUPPORT 1 HAS_FULL_DAT_MIN_TIMING_SUPPORT 1 HAS_FULL_INCREMENTAL_DESIGN_SUPPORT 0 HAS_FUNCTIONAL_SIMULATION_SUPPORT 0 HAS_FUNCTIONAL_VERILOG_SIMULATION_SUPPORT 1 HAS_FUNCTIONAL_VHDL_SIMULATION_SUPPORT 1 HAS_GLITCH_FILTERING_SUPPORT 1 HAS_HC_READY_SUPPORT 0 HAS_HIER_PARTIAL_RECONFIG_SUPPORT 1 HAS_HIGH_SPEED_LOW_POWER_TILE_SUPPORT 0 HAS_HOLD_TIME_AVOIDANCE_ACROSS_CLOCK_SPINE_SUPPORT 0 HAS_HSPICE_WRITER_SUPPORT 0 HAS_HSSI_BLOCK 0 HAS_IBISO_WRITER_SUPPORT 0 HAS_ICD_DATA_IP 0 HAS_IDB_SUPPORT 0 HAS_INCREMENTAL_DAT_SUPPORT 1 HAS_INCREMENTAL_SYNTHESIS_SUPPORT 0 HAS_IO_ASSIGNMENT_ANALYSIS_SUPPORT 1 HAS_IO_DECODER 0 HAS_IO_PLACEMENT_OPTIMIZATION_SUPPORT 0 HAS_IO_PLACEMENT_USING_GEOMETRY_RULE 0 HAS_IO_PLACEMENT_USING_PHYSIC_RULE 0 HAS_IO_SMART_RECOMPILE_SUPPORT 0 HAS_JITTER_SUPPORT 1 HAS_JTAG_SLD_HUB_SUPPORT 1 HAS_LAB_LATCHES 0 HAS_LOGIC_LOCK_SUPPORT 1 HAS_MICROPROCESSOR 0 HAS_MIF_SMART_COMPILE_SUPPORT 0 HAS_MINMAX_TIMING_MODELING_SUPPORT 0 HAS_MIN_TIMING_ANALYSIS_SUPPORT 0 HAS_MUX_RESTRUCTURE_SUPPORT 1 HAS_NADDER_STYLE_CLOCKING 1 HAS_NADDER_STYLE_FF 1 HAS_NADDER_STYLE_LCELL_COMB 1 HAS_NEW_CDB_NAME_FOR_M20K_SCLR 1 HAS_NEW_HC_FLOW_SUPPORT 0 HAS_NEW_SERDES_MAX_RESOURCE_COUNT_REPORTING_SUPPORT 0 HAS_NONSOCKET_TECHNOLOGY_MIGRATION_SUPPORT 0 HAS_NO_HARDBLOCK_PARTITION_SUPPORT 0 HAS_NO_JTAG_USERCODE_SUPPORT 0 HAS_OPERATING_SETTINGS_AND_CONDITIONS_REPORTING_SUPPORT 1 HAS_PAD_LOCATION_ASSIGNMENT_SUPPORT 0 HAS_PARTIAL_RECONFIG_SUPPORT 1 HAS_PDN_MODEL_STATUS 1 HAS_PHYSICAL_DESIGN_PLANNER_SUPPORT 1 HAS_PHYSICAL_NETLIST_OUTPUT 0 HAS_PHYSICAL_ROUTING_SUPPORT 1 HAS_PLDM_REF_SUPPORT 0 HAS_POWER_ESTIMATION_SUPPORT 1 HAS_PRELIMINARY_CLOCK_UNCERTAINTY_NUMBERS 0 HAS_PRE_FITTER_FPP_SUPPORT 1 HAS_PRE_FITTER_LUTRAM_NETLIST_CHECKER_ENABLED 1 HAS_PVA_SUPPORT 1 HAS_QHD_INCREMENTAL_TIMING_CLOSURE_SUPPORT 1 HAS_QHD_IP_REUSE_INTEGRATION_SUPPORT 1 HAS_QHD_PARTITIONS_SUPPORT 1 HAS_QUARTUS_HIERARCHICAL_DESIGN_SUPPORT 1 HAS_RAPID_RECOMPILE_SUPPORT 1 HAS_RCF_SUPPORT 1 HAS_RCF_SUPPORT_FOR_DEBUGGING 0 HAS_RED_BLACK_SEPARATION_SUPPORT 0 HAS_REVC_IO 0 HAS_RE_LEVEL_TIMING_GRAPH_SUPPORT 0 HAS_RISEFALL_DELAY_SUPPORT 1 HAS_SIGNAL_PROBE_SUPPORT 0 HAS_SIGNAL_TAP_SUPPORT 1 HAS_SIMPLIFIED_PARTIAL_RECONFIG_SUPPORT 1 HAS_SIMULATOR_SUPPORT 0 HAS_SIP_TILE_SUPPORT 1 HAS_SPEED_GRADE_OFFSET 0 HAS_SPLIT_IO_SUPPORT 1 HAS_SPLIT_LC_SUPPORT 1 HAS_STRICT_PRESERVATION_SUPPORT 0 HAS_SYNTHESIS_ON_ATOMS 1 HAS_SYNTH_FSYN_NETLIST_OPT_SUPPORT 1 HAS_SYNTH_NETLIST_OPT_RETIME_SUPPORT 0 HAS_SYNTH_NETLIST_OPT_SUPPORT 1 HAS_TCL_FITTER_SUPPORT 1 HAS_TECHNOLOGY_MIGRATION_SUPPORT 0 HAS_TEMPLATED_REGISTER_PACKING_SUPPORT 1 HAS_TIME_BORROWING_SUPPORT 0 HAS_TIMING_DRIVEN_SYNTHESIS_SUPPORT 1 HAS_TIMING_INFO_SUPPORT 1 HAS_TIMING_OPERATING_CONDITIONS 1 HAS_TIMING_SIMULATION_SUPPORT 0 HAS_TITAN_BASED_MAC_REGISTER_PACKER_SUPPORT 0 HAS_U2B2_SUPPORT 1 HAS_USER_HIGH_SPEED_LOW_POWER_TILE_SUPPORT 0 HAS_USE_FITTER_INFO_SUPPORT 0 HAS_VCCPD_POWER_RAIL 1 HAS_VERTICAL_MIGRATION_SUPPORT 1 HAS_VIEWDRAW_SYMBOL_SUPPORT 0 HAS_VIO_SUPPORT 0 HAS_VIRTUAL_DEVICES 0 HAS_WYSIWYG_DFFEAS_SUPPORT 0 HAS_XIBISO2_WRITER_SUPPORT 1 HAS_XIBISO_WRITER_SUPPORT 0 IFP_USE_LEGACY_IO_CHECKER 0 INCREMENTAL_DESIGN_SUPPORTS_COMPATIBLE_CONSTRAINTS 0 INSTALLED 0 INTERNAL_POF_SUPPORT_ENABLED 0 INTERNAL_STATIC_PART 0 INTERNAL_USE_ONLY 0 IN_BRINGUP 0 IS_BARE_DIE 0 IS_CONFIG_ROM 0 IS_DEFAULT_FAMILY 0 IS_DQS_IN_BUFFER_REDUCTION 0 IS_FOR_INTERNAL_TESTING_ONLY 0 IS_HARDCOPY_FAMILY 0 IS_JW_NEW_BINNING_PLAN 0 IS_JZ_NEW_BINNING_PLAN 0 IS_REVE_SILICON 0 IS_SDM_LITE 0 IS_UDM_BASED 0 LOAD_BLK_TYPE_DATA_FROM_ATOM_WYS_INFO 1 LUTRAM_DATA_IN_FF_MUST_BE_HIPI 1 LVDS_IO 1 M10K_MEMORY 0 M144K_MEMORY 0 M20K_MEMORY 1 M4K_MEMORY 0 M512_MEMORY 0 M9K_MEMORY 0 MLAB_MEMORY 1 MRAM_MEMORY 0 NOT_LISTED 0 NOT_MIGRATABLE 0 NOT_SUPPORTED_BY_QPA 0 NO_CLOCK_REGION 0 NO_FITTER_DELAY_CACHE_GENERATED 0 NO_PCF 0 NO_PIN_OUT 0 NO_POF 0 NO_ROUTING 0 NO_RPE_SUPPORT 0 NO_SUPPORT_FOR_LOGICLOCK_CONTENT_BACK_ANNOTATION 1 NO_SUPPORT_FOR_STA_CLOCK_UNCERTAINTY_CHECK 0 NO_TDC_SUPPORT 0 PARTIALLY_GOOD_DIE 0 PINTABLE_OPTIONAL 0 POSTFIT_BAK_DATABASE_EXPORT_ENABLED 0 POSTMAP_BAK_DATABASE_EXPORT_ENABLED 0 PRE_ND5_L_FINALITY 0 PROGRAMMER_ONLY 0 PROGRAMMER_SUPPORT 1 QFIT_IN_DEVELOPMENT 0 QMAP_IN_DEVELOPMENT 0 QPA_SUPPORTS_VID_CALC 1 RAM_LOGICAL_NAME_CHECKING_IN_CUT_ENABLED 0 REPORTS_METASTABILITY_MTBF 1 REQUIRES_INSTALLATION_PATCH 0 REQUIRES_LIST_OF_TEMPERATURE_AND_VOLTAGE_OPERATING_CONDITIONS 1 REQUIRE_QUARTUS_HIERARCHICAL_DESIGN 1 REQUIRE_SPECIAL_HANDLING_FOR_LOCAL_LABLINE 0 RESERVES_SIGNAL_PROBE_PINS 0 RESOLVE_MAX_FANOUT_EARLY 1 RESOLVE_MAX_FANOUT_LATE 0 RESPECTS_FIXED_SIZED_LOCKED_LOCATION_LOGICLOCK 0 RESTRICTED_USER_SELECTION 0 RISEFALL_SUPPORT_IS_HIDDEN 0 SHOW_HIDDEN_FAMILY_IN_PROGRAMMER 0 STRICT_TIMING_DB_CHECKS 0 SUPPORTS_ADDITIONAL_OPTIONS_FOR_UNUSED_IO 0 SUPPORTS_ADVANCED_SECURITY 0 SUPPORTS_CRC 1 SUPPORTS_DIFFERENTIAL_AIOT_BOARD_TRACE_MODEL 0 SUPPORTS_DSP_BALANCING_BACK_ANNOTATION 0 SUPPORTS_GENERATION_OF_EARLY_POWER_ESTIMATOR_FILE 1 SUPPORTS_GLOBAL_SIGNAL_BACK_ANNOTATION 0 SUPPORTS_HIPI_PW0 0 SUPPORTS_HIPI_RETIMING 1 SUPPORTS_LICENSE_FREE_PARTIAL_RECONFIG 1 SUPPORTS_MAC_CHAIN_OUT_ADDER 0 SUPPORTS_MIN_CORNER_DMF_GENERATION 1 SUPPORTS_NEW_BINNING_PLAN 0 SUPPORTS_PSEUDO_LATCHES_ONLY 0 SUPPORTS_RAM_PACKING_BACK_ANNOTATION 0 SUPPORTS_REG_PACKING_BACK_ANNOTATION 0 SUPPORTS_SIGNALPROBE_REGISTER_PIPELINING 0 SUPPORTS_SINGLE_ENDED_AIOT_BOARD_TRACE_MODEL 0 SUPPORTS_TIMING_CLOSURE_CORNERS 1 SUPPORTS_USER_MANUAL_LOGIC_DUPLICATION 1 SUPPORTS_VID 0 SUPPORT_HBM_IN_EPE 0 SUPPORT_HIGH_SPEED_HPS 0 SUPPORT_MULTIPLE_PAD_PER_PIN 0 SUPPORT_UIB 0 TMV_RUN_CUSTOMIZABLE_VIEWER 0 TMV_RUN_INTERNAL_DETAILS 1 TMV_RUN_INTERNAL_DETAILS_ON_IO 0 TMV_RUN_INTERNAL_DETAILS_ON_IOBUF 1 TMV_RUN_INTERNAL_DETAILS_ON_LCELL 0 TMV_RUN_INTERNAL_DETAILS_ON_LRAM 0 TRANSCEIVER_3G_BLOCK 0 TRANSCEIVER_6G_BLOCK 0 U2B2_SUPPORT_NOT_READY 0 USES_ACV_FOR_FLED 0 USES_ADB_FOR_BACK_ANNOTATION 1 USES_ALTERA_LNSIM 0 USES_ASIC_ROUTING_POWER_CALCULATOR 0 USES_DATA_DRIVEN_PLL_COMPUTATION_UTIL 0 USES_DETAILED_REDTAX_WITH_DSPF_ROUTING_MODELS 0 USES_DEV 1 USES_DSPF_ROUTING_MODELS 0 USES_ESTIMATED_TIMING 0 USES_EXTRACTION_CORNERS_WITH_DSPF_ROUTING_MODELS 0 USES_ICP_FOR_ECO_FITTER 0 USES_LIBERTY_ANNOTATION_FOR_LAB_OUTPUTS 0 USES_LIBERTY_ANNOTATION_FOR_M20K_DSP_OUTPUTS 1 USES_LIBERTY_TIMING 0 USES_MULTIPLE_VID_VOLTAGES 1 USES_PARASITIC_LOADS_WITH_DSPF_ROUTING_MODELS 0 USES_THIRD_GENERATION_TIMING_MODELS_TIS 0 USES_TIMING_ROUTING_DELAYS 0 USES_U2B2_TIMING_MODELS 1 USES_XML_FORMAT_FOR_EMIF_PIN_MAP_FILE 1 USE_ADVANCED_IO_POWER_BY_DEFAULT 0 USE_ADVANCED_IO_TIMING_BY_DEFAULT 0 USE_BASE_FAMILY_DDB_PATH 0 USE_OCT_AUTO_CALIBRATION 1 USE_RELAX_IO_ASSIGNMENT_RULES 0 USE_RISEFALL_ONLY 1 USE_SDM_CONFIGURATION 1 USE_SEPARATE_LIST_FOR_TECH_MIGRATION 0 USE_SINGLE_COMPILER_PASS_PLL_MIF_FILE_WRITER 0 USE_TITAN_IO_BASED_IO_REGISTER_PACKER_UTIL 1 USING_28NM_OR_OLDER_TIMING_METHODOLOGY 0 WYSIWYG_BUS_WIDTH_CHECKING_IN_CUT_ENABLED 0" />
  <parameter name="svInterfaceDefinition" value="" />
  <parameter name="AUTO_DEVICE" value="1SG280HU2F50E2VG" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Stratix 10" />
  <parameter
     name="autoInitializationFileName"
     value="KBandIPsubPro_onchip_mem_LW2" />
  <parameter
     name="defaultBoundary"
     value="&lt;boundaryDefinition&gt;
    &lt;interfaces&gt;
        &lt;interface&gt;
            &lt;name&gt;clock&lt;/name&gt;
            &lt;type&gt;clock&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;clock_clk&lt;/name&gt;
                    &lt;role&gt;clk&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;clockRate&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;externallyDriven&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;ptfSchematicName&lt;/key&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;reset_n&lt;/name&gt;
            &lt;type&gt;reset&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;reset_n_reset_n&lt;/name&gt;
                    &lt;role&gt;reset_n&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;value&gt;clock&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;synchronousEdges&lt;/key&gt;
                        &lt;value&gt;BOTH&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;csr&lt;/name&gt;
            &lt;type&gt;avalon&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;csr_writedata&lt;/name&gt;
                    &lt;role&gt;writedata&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;32&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;csr_write&lt;/name&gt;
                    &lt;role&gt;write&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;csr_byteenable&lt;/name&gt;
                    &lt;role&gt;byteenable&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;4&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;csr_readdata&lt;/name&gt;
                    &lt;role&gt;readdata&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;32&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;csr_read&lt;/name&gt;
                    &lt;role&gt;read&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;csr_address&lt;/name&gt;
                    &lt;role&gt;address&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;3&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/assignmentValueMap&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressAlignment&lt;/key&gt;
                        &lt;value&gt;DYNAMIC&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressGroup&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressSpan&lt;/key&gt;
                        &lt;value&gt;32&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressUnits&lt;/key&gt;
                        &lt;value&gt;WORDS&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;value&gt;clock&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;value&gt;reset_n&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                        &lt;value&gt;8&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bridgesToMaster&lt;/key&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;burstcountUnits&lt;/key&gt;
                        &lt;value&gt;WORDS&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;holdTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;interleaveBursts&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isBigEndian&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isFlash&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isMemoryDevice&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;linewrapBursts&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;minimumReadLatency&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;prSafe&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;printableDevice&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readLatency&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readWaitStates&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readWaitTime&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;setupTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;timingUnits&lt;/key&gt;
                        &lt;value&gt;Cycles&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;transparentBridge&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;writeLatency&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;writeWaitStates&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;writeWaitTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
            &lt;cmsisInfo&gt;
                &lt;cmsisSrcFileContents&gt;&amp;lt;?xml version=&quot;1.0&quot; encoding=&quot;utf-8&quot;?&amp;gt;
&amp;lt;device schemaVersion=&quot;1.1&quot; xmlns:xs=&quot;http://www.w3.org/2001/XMLSchema-instance&quot; xs:noNamespaceSchemaLocation=&quot;CMSIS-SVD_Schema_1_1.xsd&quot;&amp;gt;
  &amp;lt;peripherals&amp;gt;
    &amp;lt;peripheral&amp;gt;
      &amp;lt;baseAddress&amp;gt;0x00000000&amp;lt;/baseAddress&amp;gt;
      &amp;lt;name&amp;gt;altera_msgdma_mm_csr&amp;lt;/name&amp;gt;
      &amp;lt;description&amp;gt;altera_msgdma&amp;lt;/description&amp;gt;
      &amp;lt;registers&amp;gt;
        &amp;lt;register&amp;gt;
          &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
          &amp;lt;addressOffset&amp;gt;0x0&amp;lt;/addressOffset&amp;gt;
          &amp;lt;displayName&amp;gt;status&amp;lt;/displayName&amp;gt;
          &amp;lt;name&amp;gt;status&amp;lt;/name&amp;gt;
          &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt;
          &amp;lt;resetValue&amp;gt;0x00000000&amp;lt;/resetValue&amp;gt;
          &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
          &amp;lt;fields&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[0:0]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;busy&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[1:1]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;descriptor_buffer_empty&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[2:2]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;descriptor_buffer_full&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[3:3]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;response_buffer_empty&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[4:4]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;response_buffer_full &amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[5:5]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;stopped&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[6:6]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;resetting&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[7:7]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;stopped_on_error&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[8:8]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;stopped_on_early_termination&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[9:9]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;irq&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
          &amp;lt;/fields&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
          &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
          &amp;lt;addressOffset&amp;gt;0x4&amp;lt;/addressOffset&amp;gt;
          &amp;lt;displayName&amp;gt;control&amp;lt;/displayName&amp;gt;
          &amp;lt;name&amp;gt;control&amp;lt;/name&amp;gt;
          &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt;
          &amp;lt;resetValue&amp;gt;0x00000000&amp;lt;/resetValue&amp;gt;
          &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
          &amp;lt;fields&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[0:0]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;stop_dispatcher&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[1:1]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;reset_dispatcher&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[2:2]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;stop_on_error&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[3:3]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;stop_on_early_termination&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[4:4]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;global_interrupt_enable_mask&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[5:5]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;stop_descriptors&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
          &amp;lt;/fields&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
          &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
          &amp;lt;addressOffset&amp;gt;0x8&amp;lt;/addressOffset&amp;gt;
          &amp;lt;displayName&amp;gt;fill_level&amp;lt;/displayName&amp;gt;
          &amp;lt;name&amp;gt;fill_level&amp;lt;/name&amp;gt;
          &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt;
          &amp;lt;resetValue&amp;gt;0x00000000&amp;lt;/resetValue&amp;gt;
          &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
          &amp;lt;fields&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[15:0]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;read_fill_level&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[31:16]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;write_fill_level&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
          &amp;lt;/fields&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
          &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
          &amp;lt;addressOffset&amp;gt;0xC&amp;lt;/addressOffset&amp;gt;
          &amp;lt;displayName&amp;gt;response_fill_level&amp;lt;/displayName&amp;gt;
          &amp;lt;name&amp;gt;response_fill_level&amp;lt;/name&amp;gt;
          &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt;
          &amp;lt;resetValue&amp;gt;0x00000000&amp;lt;/resetValue&amp;gt;
          &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
          &amp;lt;fields&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[15:0]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;response_fill_level&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
          &amp;lt;/fields&amp;gt;
        &amp;lt;/register&amp;gt;
        &amp;lt;register&amp;gt;
          &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
          &amp;lt;addressOffset&amp;gt;0x10&amp;lt;/addressOffset&amp;gt;
          &amp;lt;displayName&amp;gt;request_number&amp;lt;/displayName&amp;gt;
          &amp;lt;name&amp;gt;sequence_number&amp;lt;/name&amp;gt;
          &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt;
          &amp;lt;resetValue&amp;gt;0x00000000&amp;lt;/resetValue&amp;gt;
          &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
          &amp;lt;fields&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[15:0]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;read_sequence_number&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
            &amp;lt;field&amp;gt;
              &amp;lt;access&amp;gt;read-only&amp;lt;/access&amp;gt;
              &amp;lt;bitRange&amp;gt;[31:15]&amp;lt;/bitRange&amp;gt;
              &amp;lt;modifiedWriteValues&amp;gt;modify&amp;lt;/modifiedWriteValues&amp;gt;
              &amp;lt;name&amp;gt;write_sequence_number&amp;lt;/name&amp;gt;
            &amp;lt;/field&amp;gt;
          &amp;lt;/fields&amp;gt;
        &amp;lt;/register&amp;gt;
      &amp;lt;/registers&amp;gt;
    &amp;lt;/peripheral&amp;gt;
  &amp;lt;/peripherals&amp;gt;
&amp;lt;/device&amp;gt;&lt;/cmsisSrcFileContents&gt;
                &lt;addressGroup&gt;&lt;/addressGroup&gt;
                &lt;cmsisVars/&gt;
            &lt;/cmsisInfo&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;descriptor_slave&lt;/name&gt;
            &lt;type&gt;avalon&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;descriptor_slave_write&lt;/name&gt;
                    &lt;role&gt;write&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;descriptor_slave_waitrequest&lt;/name&gt;
                    &lt;role&gt;waitrequest&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;descriptor_slave_writedata&lt;/name&gt;
                    &lt;role&gt;writedata&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;128&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;descriptor_slave_byteenable&lt;/name&gt;
                    &lt;role&gt;byteenable&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;16&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/assignmentValueMap&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressAlignment&lt;/key&gt;
                        &lt;value&gt;DYNAMIC&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressGroup&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressSpan&lt;/key&gt;
                        &lt;value&gt;16&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressUnits&lt;/key&gt;
                        &lt;value&gt;WORDS&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;value&gt;clock&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;value&gt;reset_n&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                        &lt;value&gt;8&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bridgesToMaster&lt;/key&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;burstcountUnits&lt;/key&gt;
                        &lt;value&gt;WORDS&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;holdTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;interleaveBursts&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isBigEndian&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isFlash&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isMemoryDevice&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;linewrapBursts&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;minimumReadLatency&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;prSafe&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;printableDevice&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readLatency&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readWaitStates&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readWaitTime&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;setupTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;timingUnits&lt;/key&gt;
                        &lt;value&gt;Cycles&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;transparentBridge&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;writeLatency&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;writeWaitStates&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;writeWaitTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;csr_irq&lt;/name&gt;
            &lt;type&gt;interrupt&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;csr_irq_irq&lt;/name&gt;
                    &lt;role&gt;irq&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedAddressablePoint&lt;/key&gt;
                        &lt;value&gt;KBandInput_2.csr&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;value&gt;clock&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;value&gt;reset_n&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bridgedReceiverOffset&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bridgesToReceiver&lt;/key&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;irqScheme&lt;/key&gt;
                        &lt;value&gt;NONE&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;mm_read&lt;/name&gt;
            &lt;type&gt;avalon&lt;/type&gt;
            &lt;isStart&gt;true&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;mm_read_address&lt;/name&gt;
                    &lt;role&gt;address&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;32&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;mm_read_read&lt;/name&gt;
                    &lt;role&gt;read&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;mm_read_readdata&lt;/name&gt;
                    &lt;role&gt;readdata&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;8&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;mm_read_waitrequest&lt;/name&gt;
                    &lt;role&gt;waitrequest&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;mm_read_readdatavalid&lt;/name&gt;
                    &lt;role&gt;readdatavalid&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;adaptsTo&lt;/key&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressGroup&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressUnits&lt;/key&gt;
                        &lt;value&gt;SYMBOLS&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;value&gt;clock&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;value&gt;reset_n&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                        &lt;value&gt;8&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;burstcountUnits&lt;/key&gt;
                        &lt;value&gt;WORDS&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;dBSBigEndian&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;doStreamReads&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;doStreamWrites&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;holdTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;interleaveBursts&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isAsynchronous&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isBigEndian&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isReadable&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isWriteable&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;linewrapBursts&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maxAddressWidth&lt;/key&gt;
                        &lt;value&gt;32&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;minimumReadLatency&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;prSafe&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readLatency&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readWaitTime&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;setupTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;timingUnits&lt;/key&gt;
                        &lt;value&gt;Cycles&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;writeWaitTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;st_source&lt;/name&gt;
            &lt;type&gt;avalon_streaming&lt;/type&gt;
            &lt;isStart&gt;true&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;st_source_data&lt;/name&gt;
                    &lt;role&gt;data&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;8&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;st_source_valid&lt;/name&gt;
                    &lt;role&gt;valid&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;st_source_ready&lt;/name&gt;
                    &lt;role&gt;ready&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;value&gt;clock&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;value&gt;reset_n&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;beatsPerCycle&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;dataBitsPerSymbol&lt;/key&gt;
                        &lt;value&gt;8&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;emptyWithinPacket&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;errorDescriptor&lt;/key&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;firstSymbolInHighOrderBits&lt;/key&gt;
                        &lt;value&gt;true&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;highOrderSymbolAtMSB&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maxChannel&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;packetDescription&lt;/key&gt;
                        &lt;value&gt;&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;prSafe&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readyAllowance&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readyLatency&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;symbolsPerBeat&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
    &lt;/interfaces&gt;
&lt;/boundaryDefinition&gt;" />
  <parameter
     name="componentDefinition"
     value="&lt;componentDefinition&gt;
    &lt;boundary&gt;
        &lt;interfaces&gt;
            &lt;interface&gt;
                &lt;name&gt;clk1&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;s1&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;address&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;13&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;clken&lt;/name&gt;
                        &lt;role&gt;clken&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;chipselect&lt;/name&gt;
                        &lt;role&gt;chipselect&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;write&lt;/name&gt;
                        &lt;role&gt;write&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;readdata&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;writedata&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;byteenable&lt;/name&gt;
                        &lt;role&gt;byteenable&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;4&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressAlignment&lt;/key&gt;
                            &lt;value&gt;DYNAMIC&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressSpan&lt;/key&gt;
                            &lt;value&gt;32768&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clk1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;reset1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                            &lt;value&gt;32768&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isFlash&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;true&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;printableDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;transparentBridge&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;reset1&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;reset&lt;/name&gt;
                        &lt;role&gt;reset&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;reset_req&lt;/name&gt;
                        &lt;role&gt;reset_req&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clk1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;DEASSERT&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
        &lt;/interfaces&gt;
    &lt;/boundary&gt;
    &lt;originalModuleInfo&gt;
        &lt;className&gt;altera_avalon_onchip_memory2&lt;/className&gt;
        &lt;version&gt;19.1&lt;/version&gt;
        &lt;displayName&gt;On-Chip Memory (RAM or ROM) Intel FPGA IP&lt;/displayName&gt;
    &lt;/originalModuleInfo&gt;
    &lt;systemInfoParameterDescriptors&gt;
        &lt;descriptors&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;autoInitializationFileName&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfotype&gt;UNIQUE_ID&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;NONE&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;deviceFamily&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfotype&gt;DEVICE_FAMILY&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;NONE&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;deviceFeatures&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;
                &lt;systemInfotype&gt;DEVICE_FEATURES&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
        &lt;/descriptors&gt;
    &lt;/systemInfoParameterDescriptors&gt;
    &lt;systemInfos&gt;
        &lt;connPtSystemInfos&gt;
            &lt;entry&gt;
                &lt;key&gt;s1&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;s1&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                            &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name=&apos;s1&apos; start=&apos;0x0&apos; end=&apos;0x8000&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                            &lt;value&gt;15&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
        &lt;/connPtSystemInfos&gt;
    &lt;/systemInfos&gt;
&lt;/componentDefinition&gt;" />
  <parameter name="deviceFamily" value="Stratix 10" />
  <parameter
     name="generationInfoDefinition"
     value="&lt;generationInfoDefinition&gt;
    &lt;hdlLibraryName&gt;KBandIPsubPro_onchip_mem_LW2&lt;/hdlLibraryName&gt;
    &lt;fileSets&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;KBandIPsubPro_onchip_mem_LW2&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;KBandIPsubPro_onchip_mem_LW2&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;KBandIPsubPro_onchip_mem_LW2&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;KBandIPsubPro_onchip_mem_LW2&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;KBandIPsubPro_onchip_mem_LW2&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;KBandIPsubPro_onchip_mem_LW2&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
    &lt;/fileSets&gt;
&lt;/generationInfoDefinition&gt;" />
  <parameter
     name="logicalView"
     value="ip/KBandIPsubPro/KBandIPsubPro_onchip_mem_LW2.ip" />
  <parameter
     name="moduleAssignmentDefinition"
     value="&lt;assignmentDefinition&gt;
    &lt;assignmentValueMap&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.ALLOW_IN_SYSTEM_MEMORY_CONTENT_EDITOR&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.ALLOW_MRAM_SIM_CONTENTS_ONLY_FILE&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.CONTENTS_INFO&lt;/key&gt;
            &lt;value&gt;&quot;&quot;&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.DUAL_PORT&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.GUI_RAM_BLOCK_TYPE&lt;/key&gt;
            &lt;value&gt;AUTO&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.INIT_CONTENTS_FILE&lt;/key&gt;
            &lt;value&gt;KBandIPsubPro_onchip_mem_LW2_onchip_mem_LW2&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.INIT_MEM_CONTENT&lt;/key&gt;
            &lt;value&gt;1&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.INSTANCE_ID&lt;/key&gt;
            &lt;value&gt;NONE&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.NON_DEFAULT_INIT_FILE_ENABLED&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.RAM_BLOCK_TYPE&lt;/key&gt;
            &lt;value&gt;AUTO&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.READ_DURING_WRITE_MODE&lt;/key&gt;
            &lt;value&gt;DONT_CARE&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.SINGLE_CLOCK_OP&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.SIZE_MULTIPLE&lt;/key&gt;
            &lt;value&gt;1&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.SIZE_VALUE&lt;/key&gt;
            &lt;value&gt;32768&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.WRITABLE&lt;/key&gt;
            &lt;value&gt;1&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.memoryInfo.DAT_SYM_INSTALL_DIR&lt;/key&gt;
            &lt;value&gt;SIM_DIR&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.memoryInfo.GENERATE_DAT_SYM&lt;/key&gt;
            &lt;value&gt;1&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.memoryInfo.GENERATE_HEX&lt;/key&gt;
            &lt;value&gt;1&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.memoryInfo.HAS_BYTE_LANE&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.memoryInfo.HEX_INSTALL_DIR&lt;/key&gt;
            &lt;value&gt;QPF_DIR&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.memoryInfo.MEM_INIT_DATA_WIDTH&lt;/key&gt;
            &lt;value&gt;32&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.memoryInfo.MEM_INIT_FILENAME&lt;/key&gt;
            &lt;value&gt;KBandIPsubPro_onchip_mem_LW2_onchip_mem_LW2&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;postgeneration.simulation.init_file.param_name&lt;/key&gt;
            &lt;value&gt;INIT_FILE&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;postgeneration.simulation.init_file.type&lt;/key&gt;
            &lt;value&gt;MEM_INIT&lt;/value&gt;
        &lt;/entry&gt;
    &lt;/assignmentValueMap&gt;
&lt;/assignmentDefinition&gt;" />
  <generatedFiles/>
  <childGeneratedFiles/>
  <sourceFiles/>
  <childSourceFiles/>
  <instantiator instantiator="KBandIPsubPro" as="onchip_mem_LW2" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_onchip_mem_LW2"</message>
  </messages>
 </entity>
 <entity
   kind="altera_generic_component"
   version="1.0"
   name="KBandIPsubPro_pio_0">
  <parameter name="hlsFile" value="" />
  <parameter name="svInterfaceDefinition" value="" />
  <parameter name="AUTO_DEVICE" value="1SG280HU2F50E2VG" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Stratix 10" />
  <parameter
     name="defaultBoundary"
     value="&lt;boundaryDefinition&gt;
    &lt;interfaces&gt;
        &lt;interface&gt;
            &lt;name&gt;clk&lt;/name&gt;
            &lt;type&gt;clock&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;clk&lt;/name&gt;
                    &lt;role&gt;clk&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;clockRate&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;externallyDriven&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;ptfSchematicName&lt;/key&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;reset&lt;/name&gt;
            &lt;type&gt;reset&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;reset_n&lt;/name&gt;
                    &lt;role&gt;reset_n&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;value&gt;clk&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;synchronousEdges&lt;/key&gt;
                        &lt;value&gt;DEASSERT&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;s1&lt;/name&gt;
            &lt;type&gt;avalon&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;address&lt;/name&gt;
                    &lt;role&gt;address&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;2&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;write_n&lt;/name&gt;
                    &lt;role&gt;write_n&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;writedata&lt;/name&gt;
                    &lt;role&gt;writedata&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;32&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;chipselect&lt;/name&gt;
                    &lt;role&gt;chipselect&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;readdata&lt;/name&gt;
                    &lt;role&gt;readdata&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;32&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/assignmentValueMap&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressAlignment&lt;/key&gt;
                        &lt;value&gt;NATIVE&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressGroup&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressSpan&lt;/key&gt;
                        &lt;value&gt;4&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;addressUnits&lt;/key&gt;
                        &lt;value&gt;WORDS&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;value&gt;clk&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;value&gt;reset&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                        &lt;value&gt;8&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bridgesToMaster&lt;/key&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;burstcountUnits&lt;/key&gt;
                        &lt;value&gt;WORDS&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;holdTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;interleaveBursts&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isBigEndian&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isFlash&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isMemoryDevice&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;linewrapBursts&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;minimumReadLatency&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;prSafe&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;printableDevice&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readLatency&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readWaitStates&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readWaitTime&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;setupTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;timingUnits&lt;/key&gt;
                        &lt;value&gt;Cycles&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;transparentBridge&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;writeLatency&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;writeWaitStates&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;writeWaitTime&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
            &lt;cmsisInfo&gt;
                &lt;cmsisSrcFileContents&gt;&amp;lt;?xml version=&quot;1.0&quot; encoding=&quot;utf-8&quot;?&amp;gt;    
&amp;lt;device schemaVersion=&quot;1.1&quot; xmlns:xs=&quot;http://www.w3.org/2001/XMLSchema-instance&quot; xs:noNamespaceSchemaLocation=&quot;CMSIS-SVD_Schema_1_1.xsd&quot; &amp;gt;
  &amp;lt;peripherals&amp;gt;
   &amp;lt;peripheral&amp;gt;
      &amp;lt;name&amp;gt;altera_avalon_pio&amp;lt;/name&amp;gt;&amp;lt;baseAddress&amp;gt;0x00000000&amp;lt;/baseAddress&amp;gt; 
      &amp;lt;addressBlock&amp;gt;
        &amp;lt;offset&amp;gt;0x0&amp;lt;/offset&amp;gt;
        &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
        &amp;lt;usage&amp;gt;registers&amp;lt;/usage&amp;gt;
      &amp;lt;/addressBlock&amp;gt;
      &amp;lt;registers&amp;gt;
        &amp;lt;register&amp;gt;     
         &amp;lt;name&amp;gt;DATA&amp;lt;/name&amp;gt;  
         &amp;lt;displayName&amp;gt;Data&amp;lt;/displayName&amp;gt;
         &amp;lt;description&amp;gt;Reading from data returns the value present at the input ports. If the PIO core hardware is configured in output-only mode, reading from data returns an undefined value. Writing to data stores the value to a register that drives the output ports. If the PIO core hardware is configured in input-only mode, writing to data has no effect. If the PIO core hardware is in bidirectional mode, the registered value appears on an output port only when the corresponding bit in the direction register is set to 1 (output).&amp;lt;/description&amp;gt;
         &amp;lt;addressOffset&amp;gt;0x0&amp;lt;/addressOffset&amp;gt;
         &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
         &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
         &amp;lt;resetValue&amp;gt;0x0&amp;lt;/resetValue&amp;gt;
         &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt; 
         &amp;lt;fields&amp;gt;
           &amp;lt;field&amp;gt;&amp;lt;name&amp;gt;data&amp;lt;/name&amp;gt;
           &amp;lt;description&amp;gt;Reads: Data value currently on PIO inputs. Writes: New value to drive on PIO outputs.&amp;lt;/description&amp;gt;
            &amp;lt;bitOffset&amp;gt;0x0&amp;lt;/bitOffset&amp;gt;
            &amp;lt;bitWidth&amp;gt;32&amp;lt;/bitWidth&amp;gt;
            &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
        &amp;lt;/field&amp;gt;
       &amp;lt;/fields&amp;gt;
     &amp;lt;/register&amp;gt; 
        &amp;lt;register&amp;gt;     
         &amp;lt;name&amp;gt;DIRECTION&amp;lt;/name&amp;gt;  
         &amp;lt;displayName&amp;gt;Direction&amp;lt;/displayName&amp;gt;
         &amp;lt;description&amp;gt;The direction register controls the data direction for each PIO port, assuming the port is bidirectional. When bit n in direction is set to 1, port n drives out the value in the corresponding bit of the data register The direction register only exists when the PIO core hardware is configured in bidirectional mode. The mode (input, output, or bidirectional) is specified at system generation time, and cannot be changed at runtime. In input-only or output-only mode, the direction register does not exist. In this case, reading direction returns an undefined value, writing direction has no effect. After reset, all bits of direction are 0, so that all bidirectional I/O ports are configured as inputs. If those PIO ports are connected to device pins, the pins are held in a high-impedance state. In bi-directional mode, to change the direction of the PIO port, reprogram the direction register.&amp;lt;/description&amp;gt;
         &amp;lt;addressOffset&amp;gt;0x4&amp;lt;/addressOffset&amp;gt;
         &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
         &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
         &amp;lt;resetValue&amp;gt;0x0&amp;lt;/resetValue&amp;gt;
         &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt; 
         &amp;lt;fields&amp;gt;
           &amp;lt;field&amp;gt;&amp;lt;name&amp;gt;direction&amp;lt;/name&amp;gt;
            &amp;lt;description&amp;gt;Individual direction control for each I/O port. A value of 0 sets the direction to input; 1 sets the direction to output.&amp;lt;/description&amp;gt;
            &amp;lt;bitOffset&amp;gt;0x0&amp;lt;/bitOffset&amp;gt;
            &amp;lt;bitWidth&amp;gt;32&amp;lt;/bitWidth&amp;gt;
            &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
        &amp;lt;/field&amp;gt;
       &amp;lt;/fields&amp;gt;
     &amp;lt;/register&amp;gt; 
        &amp;lt;register&amp;gt;     
         &amp;lt;name&amp;gt;IRQ_MASK&amp;lt;/name&amp;gt;  
         &amp;lt;displayName&amp;gt;Interrupt mask&amp;lt;/displayName&amp;gt;
         &amp;lt;description&amp;gt;Setting a bit in the interruptmask register to 1 enables interrupts for the corresponding PIO input port. Interrupt behavior depends on the hardware configuration of the PIO core. The interruptmask register only exists when the hardware is configured to generate IRQs. If the core cannot generate IRQs, reading interruptmask returns an undefined value, and writing to interruptmask has no effect. After reset, all bits of interruptmask are zero, so that interrupts are disabled for all PIO ports.&amp;lt;/description&amp;gt;
         &amp;lt;addressOffset&amp;gt;0x8&amp;lt;/addressOffset&amp;gt;
         &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
         &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
         &amp;lt;resetValue&amp;gt;0x0&amp;lt;/resetValue&amp;gt;
         &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt; 
         &amp;lt;fields&amp;gt;
           &amp;lt;field&amp;gt;&amp;lt;name&amp;gt;interruptmask&amp;lt;/name&amp;gt;
            &amp;lt;description&amp;gt;IRQ enable/disable for each input port. Setting a bit to 1 enables interrupts for the corresponding port.&amp;lt;/description&amp;gt;
            &amp;lt;bitOffset&amp;gt;0x0&amp;lt;/bitOffset&amp;gt;
            &amp;lt;bitWidth&amp;gt;32&amp;lt;/bitWidth&amp;gt;
            &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
        &amp;lt;/field&amp;gt;
       &amp;lt;/fields&amp;gt;
     &amp;lt;/register&amp;gt; 
        &amp;lt;register&amp;gt;     
         &amp;lt;name&amp;gt;EDGE_CAP&amp;lt;/name&amp;gt;  
         &amp;lt;displayName&amp;gt;Edge capture&amp;lt;/displayName&amp;gt;
         &amp;lt;description&amp;gt;Bit n in the edgecapture register is set to 1 whenever an edge is detected on input port n. An Avalon-MM master peripheral can read the edgecapture register to determine if an edge has occurred on any of the PIO input ports. If the option Enable bit-clearing for edge capture register is turned off, writing any value to the edgecapture register clears all bits in the register. Otherwise, writing a 1 to a particular bit in the register clears only that bit. The type of edge(s) to detect is fixed in hardware at system generation time. The edgecapture register only exists when the hardware is configured to capture edges. If the core is not configured to capture edges, reading from edgecapture returns an undefined value, and writing to edgecapture has no effect.&amp;lt;/description&amp;gt;
         &amp;lt;addressOffset&amp;gt;0xc&amp;lt;/addressOffset&amp;gt;
         &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
         &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
         &amp;lt;resetValue&amp;gt;0x0&amp;lt;/resetValue&amp;gt;
         &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt; 
         &amp;lt;fields&amp;gt;
           &amp;lt;field&amp;gt;&amp;lt;name&amp;gt;edgecapture&amp;lt;/name&amp;gt;
            &amp;lt;description&amp;gt;Edge detection for each input port.&amp;lt;/description&amp;gt;
            &amp;lt;bitOffset&amp;gt;0x0&amp;lt;/bitOffset&amp;gt;
            &amp;lt;bitWidth&amp;gt;32&amp;lt;/bitWidth&amp;gt;
            &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
        &amp;lt;/field&amp;gt;
       &amp;lt;/fields&amp;gt;
     &amp;lt;/register&amp;gt; 
        &amp;lt;register&amp;gt;
         &amp;lt;name&amp;gt;SET_BIT&amp;lt;/name&amp;gt;  
         &amp;lt;displayName&amp;gt;Outset&amp;lt;/displayName&amp;gt;
         &amp;lt;description&amp;gt;You can use the outset register to set individual bits of the output port. For example, to set bit 6 of the output port, write 0x40 to the outset register. This register is only present when the option Enable individual bit set/clear output register is turned on.&amp;lt;/description&amp;gt;
         &amp;lt;addressOffset&amp;gt;0x10&amp;lt;/addressOffset&amp;gt;
         &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
         &amp;lt;access&amp;gt;write-only&amp;lt;/access&amp;gt;
         &amp;lt;resetValue&amp;gt;0x0&amp;lt;/resetValue&amp;gt;
         &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt; 
         &amp;lt;fields&amp;gt;
           &amp;lt;field&amp;gt;&amp;lt;name&amp;gt;outset&amp;lt;/name&amp;gt;
            &amp;lt;description&amp;gt;Specifies which bit of the output port to set.&amp;lt;/description&amp;gt;
            &amp;lt;bitOffset&amp;gt;0x0&amp;lt;/bitOffset&amp;gt;
            &amp;lt;bitWidth&amp;gt;32&amp;lt;/bitWidth&amp;gt;
            &amp;lt;access&amp;gt;write-only&amp;lt;/access&amp;gt;
        &amp;lt;/field&amp;gt;
       &amp;lt;/fields&amp;gt;
     &amp;lt;/register&amp;gt; 
        &amp;lt;register&amp;gt;     
         &amp;lt;name&amp;gt;CLEAR_BITS&amp;lt;/name&amp;gt;  
         &amp;lt;displayName&amp;gt;Outclear&amp;lt;/displayName&amp;gt;
         &amp;lt;description&amp;gt;You can use the outclear register to clear individual bits of the output port. For example, writing 0x08 to the outclear register clears bit 3 of the output port. This register is only present when the option Enable individual bit set/clear output register is turned on.&amp;lt;/description&amp;gt;
         &amp;lt;addressOffset&amp;gt;0x14&amp;lt;/addressOffset&amp;gt;
         &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
         &amp;lt;access&amp;gt;write-only&amp;lt;/access&amp;gt;
         &amp;lt;resetValue&amp;gt;0x0&amp;lt;/resetValue&amp;gt;
         &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt; 
         &amp;lt;fields&amp;gt;
           &amp;lt;field&amp;gt;&amp;lt;name&amp;gt;outclear&amp;lt;/name&amp;gt;
            &amp;lt;description&amp;gt;Specifies which output bit to clear.&amp;lt;/description&amp;gt;
            &amp;lt;bitOffset&amp;gt;0x0&amp;lt;/bitOffset&amp;gt;
            &amp;lt;bitWidth&amp;gt;32&amp;lt;/bitWidth&amp;gt;
            &amp;lt;access&amp;gt;write-only&amp;lt;/access&amp;gt;
        &amp;lt;/field&amp;gt;
       &amp;lt;/fields&amp;gt;
     &amp;lt;/register&amp;gt;            
    &amp;lt;/registers&amp;gt;
   &amp;lt;/peripheral&amp;gt;
  &amp;lt;/peripherals&amp;gt;
&amp;lt;/device&amp;gt; &lt;/cmsisSrcFileContents&gt;
                &lt;addressGroup&gt;&lt;/addressGroup&gt;
                &lt;cmsisVars/&gt;
            &lt;/cmsisInfo&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;external_connection&lt;/name&gt;
            &lt;type&gt;conduit&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;out_port&lt;/name&gt;
                    &lt;role&gt;export&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;32&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedReset&lt;/key&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;prSafe&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
    &lt;/interfaces&gt;
&lt;/boundaryDefinition&gt;" />
  <parameter
     name="componentDefinition"
     value="&lt;componentDefinition&gt;
    &lt;boundary&gt;
        &lt;interfaces&gt;
            &lt;interface&gt;
                &lt;name&gt;clk&lt;/name&gt;
                &lt;type&gt;clock&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;clk&lt;/name&gt;
                        &lt;role&gt;clk&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;clockRate&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;externallyDriven&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ptfSchematicName&lt;/key&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;reset&lt;/name&gt;
                &lt;type&gt;reset&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;reset_n&lt;/name&gt;
                        &lt;role&gt;reset_n&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;synchronousEdges&lt;/key&gt;
                            &lt;value&gt;DEASSERT&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;s1&lt;/name&gt;
                &lt;type&gt;avalon&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;address&lt;/name&gt;
                        &lt;role&gt;address&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;2&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;write_n&lt;/name&gt;
                        &lt;role&gt;write_n&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;writedata&lt;/name&gt;
                        &lt;role&gt;writedata&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;chipselect&lt;/name&gt;
                        &lt;role&gt;chipselect&lt;/role&gt;
                        &lt;direction&gt;Input&lt;/direction&gt;
                        &lt;width&gt;1&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;/port&gt;
                    &lt;port&gt;
                        &lt;name&gt;readdata&lt;/name&gt;
                        &lt;role&gt;readdata&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/assignmentValueMap&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressAlignment&lt;/key&gt;
                            &lt;value&gt;NATIVE&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressGroup&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressSpan&lt;/key&gt;
                            &lt;value&gt;4&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;addressUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                            &lt;value&gt;clk&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                            &lt;value&gt;reset&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;
                            &lt;value&gt;8&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgedAddressOffset&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;bridgesToMaster&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;burstcountUnits&lt;/key&gt;
                            &lt;value&gt;WORDS&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;explicitAddressSpan&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;holdTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;interleaveBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isBigEndian&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isFlash&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isMemoryDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;isNonVolatileStorage&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;linewrapBursts&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumReadLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;printableDevice&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitStates&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;readWaitTime&lt;/key&gt;
                            &lt;value&gt;1&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;setupTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;timingUnits&lt;/key&gt;
                            &lt;value&gt;Cycles&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;transparentBridge&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeLatency&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitStates&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;writeWaitTime&lt;/key&gt;
                            &lt;value&gt;0&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
                &lt;cmsisInfo&gt;
                    &lt;cmsisSrcFileContents&gt;&amp;lt;?xml version=&quot;1.0&quot; encoding=&quot;utf-8&quot;?&amp;gt;    
&amp;lt;device schemaVersion=&quot;1.1&quot; xmlns:xs=&quot;http://www.w3.org/2001/XMLSchema-instance&quot; xs:noNamespaceSchemaLocation=&quot;CMSIS-SVD_Schema_1_1.xsd&quot; &amp;gt;
  &amp;lt;peripherals&amp;gt;
   &amp;lt;peripheral&amp;gt;
      &amp;lt;name&amp;gt;altera_avalon_pio&amp;lt;/name&amp;gt;&amp;lt;baseAddress&amp;gt;0x00000000&amp;lt;/baseAddress&amp;gt; 
      &amp;lt;addressBlock&amp;gt;
        &amp;lt;offset&amp;gt;0x0&amp;lt;/offset&amp;gt;
        &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
        &amp;lt;usage&amp;gt;registers&amp;lt;/usage&amp;gt;
      &amp;lt;/addressBlock&amp;gt;
      &amp;lt;registers&amp;gt;
        &amp;lt;register&amp;gt;     
         &amp;lt;name&amp;gt;DATA&amp;lt;/name&amp;gt;  
         &amp;lt;displayName&amp;gt;Data&amp;lt;/displayName&amp;gt;
         &amp;lt;description&amp;gt;Reading from data returns the value present at the input ports. If the PIO core hardware is configured in output-only mode, reading from data returns an undefined value. Writing to data stores the value to a register that drives the output ports. If the PIO core hardware is configured in input-only mode, writing to data has no effect. If the PIO core hardware is in bidirectional mode, the registered value appears on an output port only when the corresponding bit in the direction register is set to 1 (output).&amp;lt;/description&amp;gt;
         &amp;lt;addressOffset&amp;gt;0x0&amp;lt;/addressOffset&amp;gt;
         &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
         &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
         &amp;lt;resetValue&amp;gt;0x0&amp;lt;/resetValue&amp;gt;
         &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt; 
         &amp;lt;fields&amp;gt;
           &amp;lt;field&amp;gt;&amp;lt;name&amp;gt;data&amp;lt;/name&amp;gt;
           &amp;lt;description&amp;gt;Reads: Data value currently on PIO inputs. Writes: New value to drive on PIO outputs.&amp;lt;/description&amp;gt;
            &amp;lt;bitOffset&amp;gt;0x0&amp;lt;/bitOffset&amp;gt;
            &amp;lt;bitWidth&amp;gt;32&amp;lt;/bitWidth&amp;gt;
            &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
        &amp;lt;/field&amp;gt;
       &amp;lt;/fields&amp;gt;
     &amp;lt;/register&amp;gt; 
        &amp;lt;register&amp;gt;     
         &amp;lt;name&amp;gt;DIRECTION&amp;lt;/name&amp;gt;  
         &amp;lt;displayName&amp;gt;Direction&amp;lt;/displayName&amp;gt;
         &amp;lt;description&amp;gt;The direction register controls the data direction for each PIO port, assuming the port is bidirectional. When bit n in direction is set to 1, port n drives out the value in the corresponding bit of the data register The direction register only exists when the PIO core hardware is configured in bidirectional mode. The mode (input, output, or bidirectional) is specified at system generation time, and cannot be changed at runtime. In input-only or output-only mode, the direction register does not exist. In this case, reading direction returns an undefined value, writing direction has no effect. After reset, all bits of direction are 0, so that all bidirectional I/O ports are configured as inputs. If those PIO ports are connected to device pins, the pins are held in a high-impedance state. In bi-directional mode, to change the direction of the PIO port, reprogram the direction register.&amp;lt;/description&amp;gt;
         &amp;lt;addressOffset&amp;gt;0x4&amp;lt;/addressOffset&amp;gt;
         &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
         &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
         &amp;lt;resetValue&amp;gt;0x0&amp;lt;/resetValue&amp;gt;
         &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt; 
         &amp;lt;fields&amp;gt;
           &amp;lt;field&amp;gt;&amp;lt;name&amp;gt;direction&amp;lt;/name&amp;gt;
            &amp;lt;description&amp;gt;Individual direction control for each I/O port. A value of 0 sets the direction to input; 1 sets the direction to output.&amp;lt;/description&amp;gt;
            &amp;lt;bitOffset&amp;gt;0x0&amp;lt;/bitOffset&amp;gt;
            &amp;lt;bitWidth&amp;gt;32&amp;lt;/bitWidth&amp;gt;
            &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
        &amp;lt;/field&amp;gt;
       &amp;lt;/fields&amp;gt;
     &amp;lt;/register&amp;gt; 
        &amp;lt;register&amp;gt;     
         &amp;lt;name&amp;gt;IRQ_MASK&amp;lt;/name&amp;gt;  
         &amp;lt;displayName&amp;gt;Interrupt mask&amp;lt;/displayName&amp;gt;
         &amp;lt;description&amp;gt;Setting a bit in the interruptmask register to 1 enables interrupts for the corresponding PIO input port. Interrupt behavior depends on the hardware configuration of the PIO core. The interruptmask register only exists when the hardware is configured to generate IRQs. If the core cannot generate IRQs, reading interruptmask returns an undefined value, and writing to interruptmask has no effect. After reset, all bits of interruptmask are zero, so that interrupts are disabled for all PIO ports.&amp;lt;/description&amp;gt;
         &amp;lt;addressOffset&amp;gt;0x8&amp;lt;/addressOffset&amp;gt;
         &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
         &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
         &amp;lt;resetValue&amp;gt;0x0&amp;lt;/resetValue&amp;gt;
         &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt; 
         &amp;lt;fields&amp;gt;
           &amp;lt;field&amp;gt;&amp;lt;name&amp;gt;interruptmask&amp;lt;/name&amp;gt;
            &amp;lt;description&amp;gt;IRQ enable/disable for each input port. Setting a bit to 1 enables interrupts for the corresponding port.&amp;lt;/description&amp;gt;
            &amp;lt;bitOffset&amp;gt;0x0&amp;lt;/bitOffset&amp;gt;
            &amp;lt;bitWidth&amp;gt;32&amp;lt;/bitWidth&amp;gt;
            &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
        &amp;lt;/field&amp;gt;
       &amp;lt;/fields&amp;gt;
     &amp;lt;/register&amp;gt; 
        &amp;lt;register&amp;gt;     
         &amp;lt;name&amp;gt;EDGE_CAP&amp;lt;/name&amp;gt;  
         &amp;lt;displayName&amp;gt;Edge capture&amp;lt;/displayName&amp;gt;
         &amp;lt;description&amp;gt;Bit n in the edgecapture register is set to 1 whenever an edge is detected on input port n. An Avalon-MM master peripheral can read the edgecapture register to determine if an edge has occurred on any of the PIO input ports. If the option Enable bit-clearing for edge capture register is turned off, writing any value to the edgecapture register clears all bits in the register. Otherwise, writing a 1 to a particular bit in the register clears only that bit. The type of edge(s) to detect is fixed in hardware at system generation time. The edgecapture register only exists when the hardware is configured to capture edges. If the core is not configured to capture edges, reading from edgecapture returns an undefined value, and writing to edgecapture has no effect.&amp;lt;/description&amp;gt;
         &amp;lt;addressOffset&amp;gt;0xc&amp;lt;/addressOffset&amp;gt;
         &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
         &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
         &amp;lt;resetValue&amp;gt;0x0&amp;lt;/resetValue&amp;gt;
         &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt; 
         &amp;lt;fields&amp;gt;
           &amp;lt;field&amp;gt;&amp;lt;name&amp;gt;edgecapture&amp;lt;/name&amp;gt;
            &amp;lt;description&amp;gt;Edge detection for each input port.&amp;lt;/description&amp;gt;
            &amp;lt;bitOffset&amp;gt;0x0&amp;lt;/bitOffset&amp;gt;
            &amp;lt;bitWidth&amp;gt;32&amp;lt;/bitWidth&amp;gt;
            &amp;lt;access&amp;gt;read-write&amp;lt;/access&amp;gt;
        &amp;lt;/field&amp;gt;
       &amp;lt;/fields&amp;gt;
     &amp;lt;/register&amp;gt; 
        &amp;lt;register&amp;gt;
         &amp;lt;name&amp;gt;SET_BIT&amp;lt;/name&amp;gt;  
         &amp;lt;displayName&amp;gt;Outset&amp;lt;/displayName&amp;gt;
         &amp;lt;description&amp;gt;You can use the outset register to set individual bits of the output port. For example, to set bit 6 of the output port, write 0x40 to the outset register. This register is only present when the option Enable individual bit set/clear output register is turned on.&amp;lt;/description&amp;gt;
         &amp;lt;addressOffset&amp;gt;0x10&amp;lt;/addressOffset&amp;gt;
         &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
         &amp;lt;access&amp;gt;write-only&amp;lt;/access&amp;gt;
         &amp;lt;resetValue&amp;gt;0x0&amp;lt;/resetValue&amp;gt;
         &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt; 
         &amp;lt;fields&amp;gt;
           &amp;lt;field&amp;gt;&amp;lt;name&amp;gt;outset&amp;lt;/name&amp;gt;
            &amp;lt;description&amp;gt;Specifies which bit of the output port to set.&amp;lt;/description&amp;gt;
            &amp;lt;bitOffset&amp;gt;0x0&amp;lt;/bitOffset&amp;gt;
            &amp;lt;bitWidth&amp;gt;32&amp;lt;/bitWidth&amp;gt;
            &amp;lt;access&amp;gt;write-only&amp;lt;/access&amp;gt;
        &amp;lt;/field&amp;gt;
       &amp;lt;/fields&amp;gt;
     &amp;lt;/register&amp;gt; 
        &amp;lt;register&amp;gt;     
         &amp;lt;name&amp;gt;CLEAR_BITS&amp;lt;/name&amp;gt;  
         &amp;lt;displayName&amp;gt;Outclear&amp;lt;/displayName&amp;gt;
         &amp;lt;description&amp;gt;You can use the outclear register to clear individual bits of the output port. For example, writing 0x08 to the outclear register clears bit 3 of the output port. This register is only present when the option Enable individual bit set/clear output register is turned on.&amp;lt;/description&amp;gt;
         &amp;lt;addressOffset&amp;gt;0x14&amp;lt;/addressOffset&amp;gt;
         &amp;lt;size&amp;gt;32&amp;lt;/size&amp;gt;
         &amp;lt;access&amp;gt;write-only&amp;lt;/access&amp;gt;
         &amp;lt;resetValue&amp;gt;0x0&amp;lt;/resetValue&amp;gt;
         &amp;lt;resetMask&amp;gt;0xffffffff&amp;lt;/resetMask&amp;gt; 
         &amp;lt;fields&amp;gt;
           &amp;lt;field&amp;gt;&amp;lt;name&amp;gt;outclear&amp;lt;/name&amp;gt;
            &amp;lt;description&amp;gt;Specifies which output bit to clear.&amp;lt;/description&amp;gt;
            &amp;lt;bitOffset&amp;gt;0x0&amp;lt;/bitOffset&amp;gt;
            &amp;lt;bitWidth&amp;gt;32&amp;lt;/bitWidth&amp;gt;
            &amp;lt;access&amp;gt;write-only&amp;lt;/access&amp;gt;
        &amp;lt;/field&amp;gt;
       &amp;lt;/fields&amp;gt;
     &amp;lt;/register&amp;gt;            
    &amp;lt;/registers&amp;gt;
   &amp;lt;/peripheral&amp;gt;
  &amp;lt;/peripherals&amp;gt;
&amp;lt;/device&amp;gt; &lt;/cmsisSrcFileContents&gt;
                    &lt;addressGroup&gt;&lt;/addressGroup&gt;
                    &lt;cmsisVars/&gt;
                &lt;/cmsisInfo&gt;
            &lt;/interface&gt;
            &lt;interface&gt;
                &lt;name&gt;external_connection&lt;/name&gt;
                &lt;type&gt;conduit&lt;/type&gt;
                &lt;isStart&gt;false&lt;/isStart&gt;
                &lt;ports&gt;
                    &lt;port&gt;
                        &lt;name&gt;out_port&lt;/name&gt;
                        &lt;role&gt;export&lt;/role&gt;
                        &lt;direction&gt;Output&lt;/direction&gt;
                        &lt;width&gt;32&lt;/width&gt;
                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;/port&gt;
                &lt;/ports&gt;
                &lt;assignments&gt;
                    &lt;assignmentValueMap/&gt;
                &lt;/assignments&gt;
                &lt;parameters&gt;
                    &lt;parameterValueMap&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;prSafe&lt;/key&gt;
                            &lt;value&gt;false&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/parameterValueMap&gt;
                &lt;/parameters&gt;
            &lt;/interface&gt;
        &lt;/interfaces&gt;
    &lt;/boundary&gt;
    &lt;originalModuleInfo&gt;
        &lt;className&gt;altera_avalon_pio&lt;/className&gt;
        &lt;version&gt;19.1&lt;/version&gt;
        &lt;displayName&gt;PIO (Parallel I/O) Intel FPGA IP&lt;/displayName&gt;
    &lt;/originalModuleInfo&gt;
    &lt;systemInfoParameterDescriptors&gt;
        &lt;descriptors&gt;
            &lt;descriptor&gt;
                &lt;parameterDefaultValue&gt;0&lt;/parameterDefaultValue&gt;
                &lt;parameterName&gt;clockRate&lt;/parameterName&gt;
                &lt;parameterType&gt;java.lang.Long&lt;/parameterType&gt;
                &lt;systemInfoArgs&gt;clk&lt;/systemInfoArgs&gt;
                &lt;systemInfotype&gt;CLOCK_RATE&lt;/systemInfotype&gt;
            &lt;/descriptor&gt;
        &lt;/descriptors&gt;
    &lt;/systemInfoParameterDescriptors&gt;
    &lt;systemInfos&gt;
        &lt;connPtSystemInfos&gt;
            &lt;entry&gt;
                &lt;key&gt;clk&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;clk&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos/&gt;
                    &lt;consumedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;CLOCK_RATE&lt;/key&gt;
                            &lt;value&gt;200000000&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/consumedSystemInfos&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
            &lt;entry&gt;
                &lt;key&gt;s1&lt;/key&gt;
                &lt;value&gt;
                    &lt;connectionPointName&gt;s1&lt;/connectionPointName&gt;
                    &lt;suppliedSystemInfos&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                            &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name=&apos;s1&apos; start=&apos;0x0&apos; end=&apos;0x10&apos; datawidth=&apos;32&apos; /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                            &lt;value&gt;4&lt;/value&gt;
                        &lt;/entry&gt;
                        &lt;entry&gt;
                            &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                            &lt;value&gt;32&lt;/value&gt;
                        &lt;/entry&gt;
                    &lt;/suppliedSystemInfos&gt;
                    &lt;consumedSystemInfos/&gt;
                &lt;/value&gt;
            &lt;/entry&gt;
        &lt;/connPtSystemInfos&gt;
    &lt;/systemInfos&gt;
&lt;/componentDefinition&gt;" />
  <parameter name="clockRate" value="200000000" />
  <parameter
     name="generationInfoDefinition"
     value="&lt;generationInfoDefinition&gt;
    &lt;hdlLibraryName&gt;KBandIPsubPro_pio_0&lt;/hdlLibraryName&gt;
    &lt;fileSets&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;KBandIPsubPro_pio_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;KBandIPsubPro_pio_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;KBandIPsubPro_pio_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;KBandIPsubPro_pio_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
        &lt;fileSet&gt;
            &lt;fileSetName&gt;KBandIPsubPro_pio_0&lt;/fileSetName&gt;
            &lt;fileSetFixedName&gt;KBandIPsubPro_pio_0&lt;/fileSetFixedName&gt;
            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;
            &lt;fileSetFiles/&gt;
        &lt;/fileSet&gt;
    &lt;/fileSets&gt;
&lt;/generationInfoDefinition&gt;" />
  <parameter name="logicalView" value="ip/KBandIPsubPro/KBandIPsubPro_pio_0.ip" />
  <parameter
     name="moduleAssignmentDefinition"
     value="&lt;assignmentDefinition&gt;
    &lt;assignmentValueMap&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.BIT_CLEARING_EDGE_REGISTER&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.BIT_MODIFYING_OUTPUT_REGISTER&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.CAPTURE&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.DATA_WIDTH&lt;/key&gt;
            &lt;value&gt;32&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.DO_TEST_BENCH_WIRING&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.DRIVEN_SIM_VALUE&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.EDGE_TYPE&lt;/key&gt;
            &lt;value&gt;NONE&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.FREQ&lt;/key&gt;
            &lt;value&gt;200000000&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.HAS_IN&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.HAS_OUT&lt;/key&gt;
            &lt;value&gt;1&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.HAS_TRI&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.IRQ_TYPE&lt;/key&gt;
            &lt;value&gt;NONE&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.CMacro.RESET_VALUE&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.compatible&lt;/key&gt;
            &lt;value&gt;altr,pio-1.0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.group&lt;/key&gt;
            &lt;value&gt;gpio&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.name&lt;/key&gt;
            &lt;value&gt;pio&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.params.altr,gpio-bank-width&lt;/key&gt;
            &lt;value&gt;32&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.params.resetvalue&lt;/key&gt;
            &lt;value&gt;0&lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;embeddedsw.dts.vendor&lt;/key&gt;
            &lt;value&gt;altr&lt;/value&gt;
        &lt;/entry&gt;
    &lt;/assignmentValueMap&gt;
&lt;/assignmentDefinition&gt;" />
  <generatedFiles/>
  <childGeneratedFiles/>
  <sourceFiles/>
  <childSourceFiles/>
  <instantiator instantiator="KBandIPsubPro" as="pio_0" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_pio_0"</message>
  </messages>
 </entity>
 <entity
   kind="altera_mm_interconnect"
   version="19.1"
   name="KBandIPsubPro_altera_mm_interconnect_191_m3rafbq">
  <parameter name="AUTO_DEVICE" value="1SG280HU2F50E2VG" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Stratix 10" />
  <parameter name="AUTO_DEVICE_SPEEDGRADE" value="" />
  <parameter
     name="COMPOSE_CONTENTS"
     value="add_instance {mm_bridge_LW_m0_translator} {altera_merlin_master_translator};set_instance_parameter_value {mm_bridge_LW_m0_translator} {AV_ADDRESS_W} {17};set_instance_parameter_value {mm_bridge_LW_m0_translator} {AV_DATA_W} {32};set_instance_parameter_value {mm_bridge_LW_m0_translator} {AV_BURSTCOUNT_W} {1};set_instance_parameter_value {mm_bridge_LW_m0_translator} {AV_BYTEENABLE_W} {4};set_instance_parameter_value {mm_bridge_LW_m0_translator} {UAV_ADDRESS_W} {32};set_instance_parameter_value {mm_bridge_LW_m0_translator} {UAV_BURSTCOUNT_W} {3};set_instance_parameter_value {mm_bridge_LW_m0_translator} {AV_READLATENCY} {0};set_instance_parameter_value {mm_bridge_LW_m0_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {mm_bridge_LW_m0_translator} {AV_READ_WAIT} {1};set_instance_parameter_value {mm_bridge_LW_m0_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {mm_bridge_LW_m0_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {mm_bridge_LW_m0_translator} {USE_READDATA} {1};set_instance_parameter_value {mm_bridge_LW_m0_translator} {USE_WRITEDATA} {1};set_instance_parameter_value {mm_bridge_LW_m0_translator} {USE_READ} {1};set_instance_parameter_value {mm_bridge_LW_m0_translator} {USE_WRITE} {1};set_instance_parameter_value {mm_bridge_LW_m0_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {mm_bridge_LW_m0_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {mm_bridge_LW_m0_translator} {USE_BYTEENABLE} {1};set_instance_parameter_value {mm_bridge_LW_m0_translator} {USE_CHIPSELECT} {0};set_instance_parameter_value {mm_bridge_LW_m0_translator} {USE_ADDRESS} {1};set_instance_parameter_value {mm_bridge_LW_m0_translator} {USE_BURSTCOUNT} {1};set_instance_parameter_value {mm_bridge_LW_m0_translator} {USE_DEBUGACCESS} {1};set_instance_parameter_value {mm_bridge_LW_m0_translator} {USE_CLKEN} {0};set_instance_parameter_value {mm_bridge_LW_m0_translator} {USE_READDATAVALID} {1};set_instance_parameter_value {mm_bridge_LW_m0_translator} {USE_WAITREQUEST} {1};set_instance_parameter_value {mm_bridge_LW_m0_translator} {USE_LOCK} {0};set_instance_parameter_value {mm_bridge_LW_m0_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {mm_bridge_LW_m0_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {mm_bridge_LW_m0_translator} {AV_SYMBOLS_PER_WORD} {4};set_instance_parameter_value {mm_bridge_LW_m0_translator} {AV_ADDRESS_SYMBOLS} {1};set_instance_parameter_value {mm_bridge_LW_m0_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {mm_bridge_LW_m0_translator} {AV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {mm_bridge_LW_m0_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {mm_bridge_LW_m0_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {mm_bridge_LW_m0_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {64};set_instance_parameter_value {mm_bridge_LW_m0_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {mm_bridge_LW_m0_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {mm_bridge_LW_m0_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {mm_bridge_LW_m0_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {mm_bridge_LW_m0_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {mm_bridge_LW_m0_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {mm_bridge_LW_m0_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {mm_bridge_LW_m0_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {mm_bridge_LW_m0_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {mm_bridge_LW_m0_translator} {SYNC_RESET} {0};set_instance_parameter_value {mm_bridge_LW_m0_translator} {WAITREQUEST_ALLOWANCE} {0};add_instance {KBandInput_2_mm_read_translator} {altera_merlin_master_translator};set_instance_parameter_value {KBandInput_2_mm_read_translator} {AV_ADDRESS_W} {32};set_instance_parameter_value {KBandInput_2_mm_read_translator} {AV_DATA_W} {8};set_instance_parameter_value {KBandInput_2_mm_read_translator} {AV_BURSTCOUNT_W} {1};set_instance_parameter_value {KBandInput_2_mm_read_translator} {AV_BYTEENABLE_W} {1};set_instance_parameter_value {KBandInput_2_mm_read_translator} {UAV_ADDRESS_W} {32};set_instance_parameter_value {KBandInput_2_mm_read_translator} {UAV_BURSTCOUNT_W} {1};set_instance_parameter_value {KBandInput_2_mm_read_translator} {AV_READLATENCY} {0};set_instance_parameter_value {KBandInput_2_mm_read_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {KBandInput_2_mm_read_translator} {AV_READ_WAIT} {1};set_instance_parameter_value {KBandInput_2_mm_read_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {KBandInput_2_mm_read_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {KBandInput_2_mm_read_translator} {USE_READDATA} {1};set_instance_parameter_value {KBandInput_2_mm_read_translator} {USE_WRITEDATA} {0};set_instance_parameter_value {KBandInput_2_mm_read_translator} {USE_READ} {1};set_instance_parameter_value {KBandInput_2_mm_read_translator} {USE_WRITE} {0};set_instance_parameter_value {KBandInput_2_mm_read_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {KBandInput_2_mm_read_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {KBandInput_2_mm_read_translator} {USE_BYTEENABLE} {0};set_instance_parameter_value {KBandInput_2_mm_read_translator} {USE_CHIPSELECT} {0};set_instance_parameter_value {KBandInput_2_mm_read_translator} {USE_ADDRESS} {1};set_instance_parameter_value {KBandInput_2_mm_read_translator} {USE_BURSTCOUNT} {0};set_instance_parameter_value {KBandInput_2_mm_read_translator} {USE_DEBUGACCESS} {0};set_instance_parameter_value {KBandInput_2_mm_read_translator} {USE_CLKEN} {0};set_instance_parameter_value {KBandInput_2_mm_read_translator} {USE_READDATAVALID} {1};set_instance_parameter_value {KBandInput_2_mm_read_translator} {USE_WAITREQUEST} {1};set_instance_parameter_value {KBandInput_2_mm_read_translator} {USE_LOCK} {0};set_instance_parameter_value {KBandInput_2_mm_read_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {KBandInput_2_mm_read_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {KBandInput_2_mm_read_translator} {AV_SYMBOLS_PER_WORD} {1};set_instance_parameter_value {KBandInput_2_mm_read_translator} {AV_ADDRESS_SYMBOLS} {1};set_instance_parameter_value {KBandInput_2_mm_read_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {KBandInput_2_mm_read_translator} {AV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {KBandInput_2_mm_read_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {KBandInput_2_mm_read_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {KBandInput_2_mm_read_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {64};set_instance_parameter_value {KBandInput_2_mm_read_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {KBandInput_2_mm_read_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {KBandInput_2_mm_read_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {KBandInput_2_mm_read_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {KBandInput_2_mm_read_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {KBandInput_2_mm_read_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {KBandInput_2_mm_read_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {KBandInput_2_mm_read_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {KBandInput_2_mm_read_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {KBandInput_2_mm_read_translator} {SYNC_RESET} {0};set_instance_parameter_value {KBandInput_2_mm_read_translator} {WAITREQUEST_ALLOWANCE} {0};add_instance {KBandInput_1_mm_read_translator} {altera_merlin_master_translator};set_instance_parameter_value {KBandInput_1_mm_read_translator} {AV_ADDRESS_W} {32};set_instance_parameter_value {KBandInput_1_mm_read_translator} {AV_DATA_W} {8};set_instance_parameter_value {KBandInput_1_mm_read_translator} {AV_BURSTCOUNT_W} {1};set_instance_parameter_value {KBandInput_1_mm_read_translator} {AV_BYTEENABLE_W} {1};set_instance_parameter_value {KBandInput_1_mm_read_translator} {UAV_ADDRESS_W} {32};set_instance_parameter_value {KBandInput_1_mm_read_translator} {UAV_BURSTCOUNT_W} {1};set_instance_parameter_value {KBandInput_1_mm_read_translator} {AV_READLATENCY} {0};set_instance_parameter_value {KBandInput_1_mm_read_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {KBandInput_1_mm_read_translator} {AV_READ_WAIT} {1};set_instance_parameter_value {KBandInput_1_mm_read_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {KBandInput_1_mm_read_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {KBandInput_1_mm_read_translator} {USE_READDATA} {1};set_instance_parameter_value {KBandInput_1_mm_read_translator} {USE_WRITEDATA} {0};set_instance_parameter_value {KBandInput_1_mm_read_translator} {USE_READ} {1};set_instance_parameter_value {KBandInput_1_mm_read_translator} {USE_WRITE} {0};set_instance_parameter_value {KBandInput_1_mm_read_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {KBandInput_1_mm_read_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {KBandInput_1_mm_read_translator} {USE_BYTEENABLE} {0};set_instance_parameter_value {KBandInput_1_mm_read_translator} {USE_CHIPSELECT} {0};set_instance_parameter_value {KBandInput_1_mm_read_translator} {USE_ADDRESS} {1};set_instance_parameter_value {KBandInput_1_mm_read_translator} {USE_BURSTCOUNT} {0};set_instance_parameter_value {KBandInput_1_mm_read_translator} {USE_DEBUGACCESS} {0};set_instance_parameter_value {KBandInput_1_mm_read_translator} {USE_CLKEN} {0};set_instance_parameter_value {KBandInput_1_mm_read_translator} {USE_READDATAVALID} {1};set_instance_parameter_value {KBandInput_1_mm_read_translator} {USE_WAITREQUEST} {1};set_instance_parameter_value {KBandInput_1_mm_read_translator} {USE_LOCK} {0};set_instance_parameter_value {KBandInput_1_mm_read_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {KBandInput_1_mm_read_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {KBandInput_1_mm_read_translator} {AV_SYMBOLS_PER_WORD} {1};set_instance_parameter_value {KBandInput_1_mm_read_translator} {AV_ADDRESS_SYMBOLS} {1};set_instance_parameter_value {KBandInput_1_mm_read_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {KBandInput_1_mm_read_translator} {AV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {KBandInput_1_mm_read_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {KBandInput_1_mm_read_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {KBandInput_1_mm_read_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {64};set_instance_parameter_value {KBandInput_1_mm_read_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {KBandInput_1_mm_read_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {KBandInput_1_mm_read_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {KBandInput_1_mm_read_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {KBandInput_1_mm_read_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {KBandInput_1_mm_read_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {KBandInput_1_mm_read_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {KBandInput_1_mm_read_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {KBandInput_1_mm_read_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {KBandInput_1_mm_read_translator} {SYNC_RESET} {0};set_instance_parameter_value {KBandInput_1_mm_read_translator} {WAITREQUEST_ALLOWANCE} {0};add_instance {KBandOutput_mm_write_translator} {altera_merlin_master_translator};set_instance_parameter_value {KBandOutput_mm_write_translator} {AV_ADDRESS_W} {32};set_instance_parameter_value {KBandOutput_mm_write_translator} {AV_DATA_W} {128};set_instance_parameter_value {KBandOutput_mm_write_translator} {AV_BURSTCOUNT_W} {1};set_instance_parameter_value {KBandOutput_mm_write_translator} {AV_BYTEENABLE_W} {16};set_instance_parameter_value {KBandOutput_mm_write_translator} {UAV_ADDRESS_W} {32};set_instance_parameter_value {KBandOutput_mm_write_translator} {UAV_BURSTCOUNT_W} {5};set_instance_parameter_value {KBandOutput_mm_write_translator} {AV_READLATENCY} {0};set_instance_parameter_value {KBandOutput_mm_write_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {KBandOutput_mm_write_translator} {AV_READ_WAIT} {1};set_instance_parameter_value {KBandOutput_mm_write_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {KBandOutput_mm_write_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {KBandOutput_mm_write_translator} {USE_READDATA} {0};set_instance_parameter_value {KBandOutput_mm_write_translator} {USE_WRITEDATA} {1};set_instance_parameter_value {KBandOutput_mm_write_translator} {USE_READ} {0};set_instance_parameter_value {KBandOutput_mm_write_translator} {USE_WRITE} {1};set_instance_parameter_value {KBandOutput_mm_write_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {KBandOutput_mm_write_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {KBandOutput_mm_write_translator} {USE_BYTEENABLE} {1};set_instance_parameter_value {KBandOutput_mm_write_translator} {USE_CHIPSELECT} {0};set_instance_parameter_value {KBandOutput_mm_write_translator} {USE_ADDRESS} {1};set_instance_parameter_value {KBandOutput_mm_write_translator} {USE_BURSTCOUNT} {0};set_instance_parameter_value {KBandOutput_mm_write_translator} {USE_DEBUGACCESS} {0};set_instance_parameter_value {KBandOutput_mm_write_translator} {USE_CLKEN} {0};set_instance_parameter_value {KBandOutput_mm_write_translator} {USE_READDATAVALID} {0};set_instance_parameter_value {KBandOutput_mm_write_translator} {USE_WAITREQUEST} {1};set_instance_parameter_value {KBandOutput_mm_write_translator} {USE_LOCK} {0};set_instance_parameter_value {KBandOutput_mm_write_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {KBandOutput_mm_write_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {KBandOutput_mm_write_translator} {AV_SYMBOLS_PER_WORD} {16};set_instance_parameter_value {KBandOutput_mm_write_translator} {AV_ADDRESS_SYMBOLS} {1};set_instance_parameter_value {KBandOutput_mm_write_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {KBandOutput_mm_write_translator} {AV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {KBandOutput_mm_write_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {KBandOutput_mm_write_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {KBandOutput_mm_write_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {64};set_instance_parameter_value {KBandOutput_mm_write_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {KBandOutput_mm_write_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {KBandOutput_mm_write_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {KBandOutput_mm_write_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {KBandOutput_mm_write_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {KBandOutput_mm_write_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {KBandOutput_mm_write_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {KBandOutput_mm_write_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {KBandOutput_mm_write_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {KBandOutput_mm_write_translator} {SYNC_RESET} {0};set_instance_parameter_value {KBandOutput_mm_write_translator} {WAITREQUEST_ALLOWANCE} {0};add_instance {mm_bridge_FPGA_Slave_m0_translator} {altera_merlin_master_translator};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_translator} {AV_ADDRESS_W} {18};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_translator} {AV_DATA_W} {64};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_translator} {AV_BURSTCOUNT_W} {1};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_translator} {AV_BYTEENABLE_W} {8};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_translator} {UAV_ADDRESS_W} {32};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_translator} {UAV_BURSTCOUNT_W} {4};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_translator} {AV_READLATENCY} {0};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_translator} {AV_READ_WAIT} {1};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_translator} {USE_READDATA} {1};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_translator} {USE_WRITEDATA} {1};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_translator} {USE_READ} {1};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_translator} {USE_WRITE} {1};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_translator} {USE_BYTEENABLE} {1};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_translator} {USE_CHIPSELECT} {0};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_translator} {USE_ADDRESS} {1};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_translator} {USE_BURSTCOUNT} {1};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_translator} {USE_DEBUGACCESS} {1};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_translator} {USE_CLKEN} {0};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_translator} {USE_READDATAVALID} {1};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_translator} {USE_WAITREQUEST} {1};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_translator} {USE_LOCK} {0};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_translator} {AV_SYMBOLS_PER_WORD} {8};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_translator} {AV_ADDRESS_SYMBOLS} {1};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_translator} {AV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {64};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_translator} {SYNC_RESET} {0};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_translator} {WAITREQUEST_ALLOWANCE} {0};add_instance {KBandOutput_csr_translator} {altera_merlin_slave_translator};set_instance_parameter_value {KBandOutput_csr_translator} {AV_ADDRESS_W} {3};set_instance_parameter_value {KBandOutput_csr_translator} {AV_DATA_W} {32};set_instance_parameter_value {KBandOutput_csr_translator} {UAV_DATA_W} {32};set_instance_parameter_value {KBandOutput_csr_translator} {AV_BURSTCOUNT_W} {1};set_instance_parameter_value {KBandOutput_csr_translator} {AV_BYTEENABLE_W} {4};set_instance_parameter_value {KBandOutput_csr_translator} {UAV_BYTEENABLE_W} {4};set_instance_parameter_value {KBandOutput_csr_translator} {UAV_ADDRESS_W} {32};set_instance_parameter_value {KBandOutput_csr_translator} {UAV_BURSTCOUNT_W} {3};set_instance_parameter_value {KBandOutput_csr_translator} {AV_READLATENCY} {1};set_instance_parameter_value {KBandOutput_csr_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {KBandOutput_csr_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {KBandOutput_csr_translator} {AV_READ_WAIT} {1};set_instance_parameter_value {KBandOutput_csr_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {KBandOutput_csr_translator} {AV_TIMING_UNITS} {1};set_instance_parameter_value {KBandOutput_csr_translator} {USE_READDATA} {1};set_instance_parameter_value {KBandOutput_csr_translator} {USE_WRITEDATA} {1};set_instance_parameter_value {KBandOutput_csr_translator} {USE_READ} {1};set_instance_parameter_value {KBandOutput_csr_translator} {USE_WRITE} {1};set_instance_parameter_value {KBandOutput_csr_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {KBandOutput_csr_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {KBandOutput_csr_translator} {USE_BYTEENABLE} {1};set_instance_parameter_value {KBandOutput_csr_translator} {USE_CHIPSELECT} {0};set_instance_parameter_value {KBandOutput_csr_translator} {USE_ADDRESS} {1};set_instance_parameter_value {KBandOutput_csr_translator} {USE_BURSTCOUNT} {0};set_instance_parameter_value {KBandOutput_csr_translator} {USE_READDATAVALID} {0};set_instance_parameter_value {KBandOutput_csr_translator} {USE_WAITREQUEST} {0};set_instance_parameter_value {KBandOutput_csr_translator} {USE_WRITEBYTEENABLE} {0};set_instance_parameter_value {KBandOutput_csr_translator} {USE_LOCK} {0};set_instance_parameter_value {KBandOutput_csr_translator} {USE_AV_CLKEN} {0};set_instance_parameter_value {KBandOutput_csr_translator} {USE_UAV_CLKEN} {0};set_instance_parameter_value {KBandOutput_csr_translator} {USE_OUTPUTENABLE} {0};set_instance_parameter_value {KBandOutput_csr_translator} {USE_DEBUGACCESS} {0};set_instance_parameter_value {KBandOutput_csr_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {KBandOutput_csr_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {KBandOutput_csr_translator} {AV_SYMBOLS_PER_WORD} {4};set_instance_parameter_value {KBandOutput_csr_translator} {AV_ADDRESS_SYMBOLS} {0};set_instance_parameter_value {KBandOutput_csr_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {KBandOutput_csr_translator} {AV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {KBandOutput_csr_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {KBandOutput_csr_translator} {AV_REQUIRE_UNALIGNED_ADDRESSES} {0};set_instance_parameter_value {KBandOutput_csr_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {KBandOutput_csr_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {1};set_instance_parameter_value {KBandOutput_csr_translator} {AV_MAX_PENDING_WRITE_TRANSACTIONS} {0};set_instance_parameter_value {KBandOutput_csr_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {KBandOutput_csr_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {KBandOutput_csr_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {KBandOutput_csr_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {KBandOutput_csr_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {KBandOutput_csr_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {KBandOutput_csr_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {KBandOutput_csr_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {KBandOutput_csr_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {KBandOutput_csr_translator} {CHIPSELECT_THROUGH_READLATENCY} {0};set_instance_parameter_value {KBandOutput_csr_translator} {WAITREQUEST_ALLOWANCE} {0};set_instance_parameter_value {KBandOutput_csr_translator} {SYNC_RESET} {0};add_instance {KBandInput_1_csr_translator} {altera_merlin_slave_translator};set_instance_parameter_value {KBandInput_1_csr_translator} {AV_ADDRESS_W} {3};set_instance_parameter_value {KBandInput_1_csr_translator} {AV_DATA_W} {32};set_instance_parameter_value {KBandInput_1_csr_translator} {UAV_DATA_W} {32};set_instance_parameter_value {KBandInput_1_csr_translator} {AV_BURSTCOUNT_W} {1};set_instance_parameter_value {KBandInput_1_csr_translator} {AV_BYTEENABLE_W} {4};set_instance_parameter_value {KBandInput_1_csr_translator} {UAV_BYTEENABLE_W} {4};set_instance_parameter_value {KBandInput_1_csr_translator} {UAV_ADDRESS_W} {32};set_instance_parameter_value {KBandInput_1_csr_translator} {UAV_BURSTCOUNT_W} {3};set_instance_parameter_value {KBandInput_1_csr_translator} {AV_READLATENCY} {1};set_instance_parameter_value {KBandInput_1_csr_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {KBandInput_1_csr_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {KBandInput_1_csr_translator} {AV_READ_WAIT} {1};set_instance_parameter_value {KBandInput_1_csr_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {KBandInput_1_csr_translator} {AV_TIMING_UNITS} {1};set_instance_parameter_value {KBandInput_1_csr_translator} {USE_READDATA} {1};set_instance_parameter_value {KBandInput_1_csr_translator} {USE_WRITEDATA} {1};set_instance_parameter_value {KBandInput_1_csr_translator} {USE_READ} {1};set_instance_parameter_value {KBandInput_1_csr_translator} {USE_WRITE} {1};set_instance_parameter_value {KBandInput_1_csr_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {KBandInput_1_csr_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {KBandInput_1_csr_translator} {USE_BYTEENABLE} {1};set_instance_parameter_value {KBandInput_1_csr_translator} {USE_CHIPSELECT} {0};set_instance_parameter_value {KBandInput_1_csr_translator} {USE_ADDRESS} {1};set_instance_parameter_value {KBandInput_1_csr_translator} {USE_BURSTCOUNT} {0};set_instance_parameter_value {KBandInput_1_csr_translator} {USE_READDATAVALID} {0};set_instance_parameter_value {KBandInput_1_csr_translator} {USE_WAITREQUEST} {0};set_instance_parameter_value {KBandInput_1_csr_translator} {USE_WRITEBYTEENABLE} {0};set_instance_parameter_value {KBandInput_1_csr_translator} {USE_LOCK} {0};set_instance_parameter_value {KBandInput_1_csr_translator} {USE_AV_CLKEN} {0};set_instance_parameter_value {KBandInput_1_csr_translator} {USE_UAV_CLKEN} {0};set_instance_parameter_value {KBandInput_1_csr_translator} {USE_OUTPUTENABLE} {0};set_instance_parameter_value {KBandInput_1_csr_translator} {USE_DEBUGACCESS} {0};set_instance_parameter_value {KBandInput_1_csr_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {KBandInput_1_csr_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {KBandInput_1_csr_translator} {AV_SYMBOLS_PER_WORD} {4};set_instance_parameter_value {KBandInput_1_csr_translator} {AV_ADDRESS_SYMBOLS} {0};set_instance_parameter_value {KBandInput_1_csr_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {KBandInput_1_csr_translator} {AV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {KBandInput_1_csr_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {KBandInput_1_csr_translator} {AV_REQUIRE_UNALIGNED_ADDRESSES} {0};set_instance_parameter_value {KBandInput_1_csr_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {KBandInput_1_csr_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {1};set_instance_parameter_value {KBandInput_1_csr_translator} {AV_MAX_PENDING_WRITE_TRANSACTIONS} {0};set_instance_parameter_value {KBandInput_1_csr_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {KBandInput_1_csr_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {KBandInput_1_csr_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {KBandInput_1_csr_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {KBandInput_1_csr_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {KBandInput_1_csr_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {KBandInput_1_csr_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {KBandInput_1_csr_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {KBandInput_1_csr_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {KBandInput_1_csr_translator} {CHIPSELECT_THROUGH_READLATENCY} {0};set_instance_parameter_value {KBandInput_1_csr_translator} {WAITREQUEST_ALLOWANCE} {0};set_instance_parameter_value {KBandInput_1_csr_translator} {SYNC_RESET} {0};add_instance {KBandInput_2_csr_translator} {altera_merlin_slave_translator};set_instance_parameter_value {KBandInput_2_csr_translator} {AV_ADDRESS_W} {3};set_instance_parameter_value {KBandInput_2_csr_translator} {AV_DATA_W} {32};set_instance_parameter_value {KBandInput_2_csr_translator} {UAV_DATA_W} {32};set_instance_parameter_value {KBandInput_2_csr_translator} {AV_BURSTCOUNT_W} {1};set_instance_parameter_value {KBandInput_2_csr_translator} {AV_BYTEENABLE_W} {4};set_instance_parameter_value {KBandInput_2_csr_translator} {UAV_BYTEENABLE_W} {4};set_instance_parameter_value {KBandInput_2_csr_translator} {UAV_ADDRESS_W} {32};set_instance_parameter_value {KBandInput_2_csr_translator} {UAV_BURSTCOUNT_W} {3};set_instance_parameter_value {KBandInput_2_csr_translator} {AV_READLATENCY} {1};set_instance_parameter_value {KBandInput_2_csr_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {KBandInput_2_csr_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {KBandInput_2_csr_translator} {AV_READ_WAIT} {1};set_instance_parameter_value {KBandInput_2_csr_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {KBandInput_2_csr_translator} {AV_TIMING_UNITS} {1};set_instance_parameter_value {KBandInput_2_csr_translator} {USE_READDATA} {1};set_instance_parameter_value {KBandInput_2_csr_translator} {USE_WRITEDATA} {1};set_instance_parameter_value {KBandInput_2_csr_translator} {USE_READ} {1};set_instance_parameter_value {KBandInput_2_csr_translator} {USE_WRITE} {1};set_instance_parameter_value {KBandInput_2_csr_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {KBandInput_2_csr_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {KBandInput_2_csr_translator} {USE_BYTEENABLE} {1};set_instance_parameter_value {KBandInput_2_csr_translator} {USE_CHIPSELECT} {0};set_instance_parameter_value {KBandInput_2_csr_translator} {USE_ADDRESS} {1};set_instance_parameter_value {KBandInput_2_csr_translator} {USE_BURSTCOUNT} {0};set_instance_parameter_value {KBandInput_2_csr_translator} {USE_READDATAVALID} {0};set_instance_parameter_value {KBandInput_2_csr_translator} {USE_WAITREQUEST} {0};set_instance_parameter_value {KBandInput_2_csr_translator} {USE_WRITEBYTEENABLE} {0};set_instance_parameter_value {KBandInput_2_csr_translator} {USE_LOCK} {0};set_instance_parameter_value {KBandInput_2_csr_translator} {USE_AV_CLKEN} {0};set_instance_parameter_value {KBandInput_2_csr_translator} {USE_UAV_CLKEN} {0};set_instance_parameter_value {KBandInput_2_csr_translator} {USE_OUTPUTENABLE} {0};set_instance_parameter_value {KBandInput_2_csr_translator} {USE_DEBUGACCESS} {0};set_instance_parameter_value {KBandInput_2_csr_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {KBandInput_2_csr_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {KBandInput_2_csr_translator} {AV_SYMBOLS_PER_WORD} {4};set_instance_parameter_value {KBandInput_2_csr_translator} {AV_ADDRESS_SYMBOLS} {0};set_instance_parameter_value {KBandInput_2_csr_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {KBandInput_2_csr_translator} {AV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {KBandInput_2_csr_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {KBandInput_2_csr_translator} {AV_REQUIRE_UNALIGNED_ADDRESSES} {0};set_instance_parameter_value {KBandInput_2_csr_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {KBandInput_2_csr_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {1};set_instance_parameter_value {KBandInput_2_csr_translator} {AV_MAX_PENDING_WRITE_TRANSACTIONS} {0};set_instance_parameter_value {KBandInput_2_csr_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {KBandInput_2_csr_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {KBandInput_2_csr_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {KBandInput_2_csr_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {KBandInput_2_csr_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {KBandInput_2_csr_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {KBandInput_2_csr_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {KBandInput_2_csr_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {KBandInput_2_csr_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {KBandInput_2_csr_translator} {CHIPSELECT_THROUGH_READLATENCY} {0};set_instance_parameter_value {KBandInput_2_csr_translator} {WAITREQUEST_ALLOWANCE} {0};set_instance_parameter_value {KBandInput_2_csr_translator} {SYNC_RESET} {0};add_instance {KBandOutput_descriptor_slave_translator} {altera_merlin_slave_translator};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {AV_ADDRESS_W} {1};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {AV_DATA_W} {128};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {UAV_DATA_W} {128};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {AV_BURSTCOUNT_W} {1};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {AV_BYTEENABLE_W} {16};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {UAV_BYTEENABLE_W} {16};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {UAV_ADDRESS_W} {32};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {UAV_BURSTCOUNT_W} {5};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {AV_READLATENCY} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {AV_READ_WAIT} {1};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {AV_TIMING_UNITS} {1};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {USE_READDATA} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {USE_WRITEDATA} {1};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {USE_READ} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {USE_WRITE} {1};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {USE_BYTEENABLE} {1};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {USE_CHIPSELECT} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {USE_ADDRESS} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {USE_BURSTCOUNT} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {USE_READDATAVALID} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {USE_WAITREQUEST} {1};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {USE_WRITEBYTEENABLE} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {USE_LOCK} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {USE_AV_CLKEN} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {USE_UAV_CLKEN} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {USE_OUTPUTENABLE} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {USE_DEBUGACCESS} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {AV_SYMBOLS_PER_WORD} {16};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {AV_ADDRESS_SYMBOLS} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {AV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {AV_REQUIRE_UNALIGNED_ADDRESSES} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {1};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {AV_MAX_PENDING_WRITE_TRANSACTIONS} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {CHIPSELECT_THROUGH_READLATENCY} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {WAITREQUEST_ALLOWANCE} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_translator} {SYNC_RESET} {0};add_instance {KBandInput_1_descriptor_slave_translator} {altera_merlin_slave_translator};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {AV_ADDRESS_W} {1};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {AV_DATA_W} {128};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {UAV_DATA_W} {128};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {AV_BURSTCOUNT_W} {1};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {AV_BYTEENABLE_W} {16};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {UAV_BYTEENABLE_W} {16};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {UAV_ADDRESS_W} {32};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {UAV_BURSTCOUNT_W} {5};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {AV_READLATENCY} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {AV_READ_WAIT} {1};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {AV_TIMING_UNITS} {1};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {USE_READDATA} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {USE_WRITEDATA} {1};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {USE_READ} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {USE_WRITE} {1};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {USE_BYTEENABLE} {1};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {USE_CHIPSELECT} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {USE_ADDRESS} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {USE_BURSTCOUNT} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {USE_READDATAVALID} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {USE_WAITREQUEST} {1};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {USE_WRITEBYTEENABLE} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {USE_LOCK} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {USE_AV_CLKEN} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {USE_UAV_CLKEN} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {USE_OUTPUTENABLE} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {USE_DEBUGACCESS} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {AV_SYMBOLS_PER_WORD} {16};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {AV_ADDRESS_SYMBOLS} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {AV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {AV_REQUIRE_UNALIGNED_ADDRESSES} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {1};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {AV_MAX_PENDING_WRITE_TRANSACTIONS} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {CHIPSELECT_THROUGH_READLATENCY} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {WAITREQUEST_ALLOWANCE} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_translator} {SYNC_RESET} {0};add_instance {KBandInput_2_descriptor_slave_translator} {altera_merlin_slave_translator};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {AV_ADDRESS_W} {1};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {AV_DATA_W} {128};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {UAV_DATA_W} {128};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {AV_BURSTCOUNT_W} {1};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {AV_BYTEENABLE_W} {16};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {UAV_BYTEENABLE_W} {16};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {UAV_ADDRESS_W} {32};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {UAV_BURSTCOUNT_W} {5};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {AV_READLATENCY} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {AV_READ_WAIT} {1};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {AV_TIMING_UNITS} {1};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {USE_READDATA} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {USE_WRITEDATA} {1};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {USE_READ} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {USE_WRITE} {1};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {USE_BYTEENABLE} {1};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {USE_CHIPSELECT} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {USE_ADDRESS} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {USE_BURSTCOUNT} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {USE_READDATAVALID} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {USE_WAITREQUEST} {1};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {USE_WRITEBYTEENABLE} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {USE_LOCK} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {USE_AV_CLKEN} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {USE_UAV_CLKEN} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {USE_OUTPUTENABLE} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {USE_DEBUGACCESS} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {AV_SYMBOLS_PER_WORD} {16};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {AV_ADDRESS_SYMBOLS} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {AV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {AV_REQUIRE_UNALIGNED_ADDRESSES} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {1};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {AV_MAX_PENDING_WRITE_TRANSACTIONS} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {CHIPSELECT_THROUGH_READLATENCY} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {WAITREQUEST_ALLOWANCE} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_translator} {SYNC_RESET} {0};add_instance {onchip_mem_LW_s1_translator} {altera_merlin_slave_translator};set_instance_parameter_value {onchip_mem_LW_s1_translator} {AV_ADDRESS_W} {13};set_instance_parameter_value {onchip_mem_LW_s1_translator} {AV_DATA_W} {32};set_instance_parameter_value {onchip_mem_LW_s1_translator} {UAV_DATA_W} {32};set_instance_parameter_value {onchip_mem_LW_s1_translator} {AV_BURSTCOUNT_W} {1};set_instance_parameter_value {onchip_mem_LW_s1_translator} {AV_BYTEENABLE_W} {4};set_instance_parameter_value {onchip_mem_LW_s1_translator} {UAV_BYTEENABLE_W} {4};set_instance_parameter_value {onchip_mem_LW_s1_translator} {UAV_ADDRESS_W} {32};set_instance_parameter_value {onchip_mem_LW_s1_translator} {UAV_BURSTCOUNT_W} {3};set_instance_parameter_value {onchip_mem_LW_s1_translator} {AV_READLATENCY} {1};set_instance_parameter_value {onchip_mem_LW_s1_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {onchip_mem_LW_s1_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {onchip_mem_LW_s1_translator} {AV_READ_WAIT} {0};set_instance_parameter_value {onchip_mem_LW_s1_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {onchip_mem_LW_s1_translator} {AV_TIMING_UNITS} {1};set_instance_parameter_value {onchip_mem_LW_s1_translator} {USE_READDATA} {1};set_instance_parameter_value {onchip_mem_LW_s1_translator} {USE_WRITEDATA} {1};set_instance_parameter_value {onchip_mem_LW_s1_translator} {USE_READ} {0};set_instance_parameter_value {onchip_mem_LW_s1_translator} {USE_WRITE} {1};set_instance_parameter_value {onchip_mem_LW_s1_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {onchip_mem_LW_s1_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {onchip_mem_LW_s1_translator} {USE_BYTEENABLE} {1};set_instance_parameter_value {onchip_mem_LW_s1_translator} {USE_CHIPSELECT} {1};set_instance_parameter_value {onchip_mem_LW_s1_translator} {USE_ADDRESS} {1};set_instance_parameter_value {onchip_mem_LW_s1_translator} {USE_BURSTCOUNT} {0};set_instance_parameter_value {onchip_mem_LW_s1_translator} {USE_READDATAVALID} {0};set_instance_parameter_value {onchip_mem_LW_s1_translator} {USE_WAITREQUEST} {0};set_instance_parameter_value {onchip_mem_LW_s1_translator} {USE_WRITEBYTEENABLE} {0};set_instance_parameter_value {onchip_mem_LW_s1_translator} {USE_LOCK} {0};set_instance_parameter_value {onchip_mem_LW_s1_translator} {USE_AV_CLKEN} {1};set_instance_parameter_value {onchip_mem_LW_s1_translator} {USE_UAV_CLKEN} {0};set_instance_parameter_value {onchip_mem_LW_s1_translator} {USE_OUTPUTENABLE} {0};set_instance_parameter_value {onchip_mem_LW_s1_translator} {USE_DEBUGACCESS} {0};set_instance_parameter_value {onchip_mem_LW_s1_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {onchip_mem_LW_s1_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {onchip_mem_LW_s1_translator} {AV_SYMBOLS_PER_WORD} {4};set_instance_parameter_value {onchip_mem_LW_s1_translator} {AV_ADDRESS_SYMBOLS} {0};set_instance_parameter_value {onchip_mem_LW_s1_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {onchip_mem_LW_s1_translator} {AV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {onchip_mem_LW_s1_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {onchip_mem_LW_s1_translator} {AV_REQUIRE_UNALIGNED_ADDRESSES} {0};set_instance_parameter_value {onchip_mem_LW_s1_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {onchip_mem_LW_s1_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {1};set_instance_parameter_value {onchip_mem_LW_s1_translator} {AV_MAX_PENDING_WRITE_TRANSACTIONS} {0};set_instance_parameter_value {onchip_mem_LW_s1_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {onchip_mem_LW_s1_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {onchip_mem_LW_s1_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {onchip_mem_LW_s1_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {onchip_mem_LW_s1_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {onchip_mem_LW_s1_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {onchip_mem_LW_s1_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {onchip_mem_LW_s1_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {onchip_mem_LW_s1_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {onchip_mem_LW_s1_translator} {CHIPSELECT_THROUGH_READLATENCY} {0};set_instance_parameter_value {onchip_mem_LW_s1_translator} {WAITREQUEST_ALLOWANCE} {0};set_instance_parameter_value {onchip_mem_LW_s1_translator} {SYNC_RESET} {0};add_instance {pio_0_s1_translator} {altera_merlin_slave_translator};set_instance_parameter_value {pio_0_s1_translator} {AV_ADDRESS_W} {2};set_instance_parameter_value {pio_0_s1_translator} {AV_DATA_W} {32};set_instance_parameter_value {pio_0_s1_translator} {UAV_DATA_W} {32};set_instance_parameter_value {pio_0_s1_translator} {AV_BURSTCOUNT_W} {1};set_instance_parameter_value {pio_0_s1_translator} {AV_BYTEENABLE_W} {1};set_instance_parameter_value {pio_0_s1_translator} {UAV_BYTEENABLE_W} {4};set_instance_parameter_value {pio_0_s1_translator} {UAV_ADDRESS_W} {32};set_instance_parameter_value {pio_0_s1_translator} {UAV_BURSTCOUNT_W} {3};set_instance_parameter_value {pio_0_s1_translator} {AV_READLATENCY} {0};set_instance_parameter_value {pio_0_s1_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {pio_0_s1_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {pio_0_s1_translator} {AV_READ_WAIT} {1};set_instance_parameter_value {pio_0_s1_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {pio_0_s1_translator} {AV_TIMING_UNITS} {1};set_instance_parameter_value {pio_0_s1_translator} {USE_READDATA} {1};set_instance_parameter_value {pio_0_s1_translator} {USE_WRITEDATA} {1};set_instance_parameter_value {pio_0_s1_translator} {USE_READ} {0};set_instance_parameter_value {pio_0_s1_translator} {USE_WRITE} {1};set_instance_parameter_value {pio_0_s1_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {pio_0_s1_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {pio_0_s1_translator} {USE_BYTEENABLE} {0};set_instance_parameter_value {pio_0_s1_translator} {USE_CHIPSELECT} {1};set_instance_parameter_value {pio_0_s1_translator} {USE_ADDRESS} {1};set_instance_parameter_value {pio_0_s1_translator} {USE_BURSTCOUNT} {0};set_instance_parameter_value {pio_0_s1_translator} {USE_READDATAVALID} {0};set_instance_parameter_value {pio_0_s1_translator} {USE_WAITREQUEST} {0};set_instance_parameter_value {pio_0_s1_translator} {USE_WRITEBYTEENABLE} {0};set_instance_parameter_value {pio_0_s1_translator} {USE_LOCK} {0};set_instance_parameter_value {pio_0_s1_translator} {USE_AV_CLKEN} {0};set_instance_parameter_value {pio_0_s1_translator} {USE_UAV_CLKEN} {0};set_instance_parameter_value {pio_0_s1_translator} {USE_OUTPUTENABLE} {0};set_instance_parameter_value {pio_0_s1_translator} {USE_DEBUGACCESS} {0};set_instance_parameter_value {pio_0_s1_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {pio_0_s1_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {pio_0_s1_translator} {AV_SYMBOLS_PER_WORD} {4};set_instance_parameter_value {pio_0_s1_translator} {AV_ADDRESS_SYMBOLS} {0};set_instance_parameter_value {pio_0_s1_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {pio_0_s1_translator} {AV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {pio_0_s1_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {pio_0_s1_translator} {AV_REQUIRE_UNALIGNED_ADDRESSES} {0};set_instance_parameter_value {pio_0_s1_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {pio_0_s1_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {1};set_instance_parameter_value {pio_0_s1_translator} {AV_MAX_PENDING_WRITE_TRANSACTIONS} {0};set_instance_parameter_value {pio_0_s1_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {pio_0_s1_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {pio_0_s1_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {pio_0_s1_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {pio_0_s1_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {pio_0_s1_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {pio_0_s1_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {pio_0_s1_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {pio_0_s1_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {pio_0_s1_translator} {CHIPSELECT_THROUGH_READLATENCY} {0};set_instance_parameter_value {pio_0_s1_translator} {WAITREQUEST_ALLOWANCE} {0};set_instance_parameter_value {pio_0_s1_translator} {SYNC_RESET} {0};add_instance {onchip_mem_LW2_s1_translator} {altera_merlin_slave_translator};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {AV_ADDRESS_W} {13};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {AV_DATA_W} {32};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {UAV_DATA_W} {32};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {AV_BURSTCOUNT_W} {1};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {AV_BYTEENABLE_W} {4};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {UAV_BYTEENABLE_W} {4};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {UAV_ADDRESS_W} {32};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {UAV_BURSTCOUNT_W} {3};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {AV_READLATENCY} {1};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {AV_READ_WAIT} {0};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {AV_TIMING_UNITS} {1};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {USE_READDATA} {1};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {USE_WRITEDATA} {1};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {USE_READ} {0};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {USE_WRITE} {1};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {USE_BYTEENABLE} {1};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {USE_CHIPSELECT} {1};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {USE_ADDRESS} {1};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {USE_BURSTCOUNT} {0};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {USE_READDATAVALID} {0};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {USE_WAITREQUEST} {0};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {USE_WRITEBYTEENABLE} {0};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {USE_LOCK} {0};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {USE_AV_CLKEN} {1};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {USE_UAV_CLKEN} {0};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {USE_OUTPUTENABLE} {0};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {USE_DEBUGACCESS} {0};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {AV_SYMBOLS_PER_WORD} {4};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {AV_ADDRESS_SYMBOLS} {0};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {AV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {AV_REQUIRE_UNALIGNED_ADDRESSES} {0};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {1};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {AV_MAX_PENDING_WRITE_TRANSACTIONS} {0};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {CHIPSELECT_THROUGH_READLATENCY} {0};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {WAITREQUEST_ALLOWANCE} {0};set_instance_parameter_value {onchip_mem_LW2_s1_translator} {SYNC_RESET} {0};add_instance {DDR_s0_translator} {altera_merlin_slave_translator};set_instance_parameter_value {DDR_s0_translator} {AV_ADDRESS_W} {30};set_instance_parameter_value {DDR_s0_translator} {AV_DATA_W} {128};set_instance_parameter_value {DDR_s0_translator} {UAV_DATA_W} {128};set_instance_parameter_value {DDR_s0_translator} {AV_BURSTCOUNT_W} {5};set_instance_parameter_value {DDR_s0_translator} {AV_BYTEENABLE_W} {16};set_instance_parameter_value {DDR_s0_translator} {UAV_BYTEENABLE_W} {16};set_instance_parameter_value {DDR_s0_translator} {UAV_ADDRESS_W} {32};set_instance_parameter_value {DDR_s0_translator} {UAV_BURSTCOUNT_W} {9};set_instance_parameter_value {DDR_s0_translator} {AV_READLATENCY} {0};set_instance_parameter_value {DDR_s0_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {DDR_s0_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {DDR_s0_translator} {AV_READ_WAIT} {0};set_instance_parameter_value {DDR_s0_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {DDR_s0_translator} {AV_TIMING_UNITS} {1};set_instance_parameter_value {DDR_s0_translator} {USE_READDATA} {1};set_instance_parameter_value {DDR_s0_translator} {USE_WRITEDATA} {1};set_instance_parameter_value {DDR_s0_translator} {USE_READ} {1};set_instance_parameter_value {DDR_s0_translator} {USE_WRITE} {1};set_instance_parameter_value {DDR_s0_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {DDR_s0_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {DDR_s0_translator} {USE_BYTEENABLE} {1};set_instance_parameter_value {DDR_s0_translator} {USE_CHIPSELECT} {0};set_instance_parameter_value {DDR_s0_translator} {USE_ADDRESS} {1};set_instance_parameter_value {DDR_s0_translator} {USE_BURSTCOUNT} {1};set_instance_parameter_value {DDR_s0_translator} {USE_READDATAVALID} {1};set_instance_parameter_value {DDR_s0_translator} {USE_WAITREQUEST} {1};set_instance_parameter_value {DDR_s0_translator} {USE_WRITEBYTEENABLE} {0};set_instance_parameter_value {DDR_s0_translator} {USE_LOCK} {0};set_instance_parameter_value {DDR_s0_translator} {USE_AV_CLKEN} {0};set_instance_parameter_value {DDR_s0_translator} {USE_UAV_CLKEN} {0};set_instance_parameter_value {DDR_s0_translator} {USE_OUTPUTENABLE} {0};set_instance_parameter_value {DDR_s0_translator} {USE_DEBUGACCESS} {1};set_instance_parameter_value {DDR_s0_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {DDR_s0_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {DDR_s0_translator} {AV_SYMBOLS_PER_WORD} {16};set_instance_parameter_value {DDR_s0_translator} {AV_ADDRESS_SYMBOLS} {1};set_instance_parameter_value {DDR_s0_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {DDR_s0_translator} {AV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {DDR_s0_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {DDR_s0_translator} {AV_REQUIRE_UNALIGNED_ADDRESSES} {0};set_instance_parameter_value {DDR_s0_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {DDR_s0_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {4};set_instance_parameter_value {DDR_s0_translator} {AV_MAX_PENDING_WRITE_TRANSACTIONS} {0};set_instance_parameter_value {DDR_s0_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {DDR_s0_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {DDR_s0_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {DDR_s0_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {DDR_s0_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {DDR_s0_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {DDR_s0_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {DDR_s0_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {DDR_s0_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {DDR_s0_translator} {CHIPSELECT_THROUGH_READLATENCY} {0};set_instance_parameter_value {DDR_s0_translator} {WAITREQUEST_ALLOWANCE} {0};set_instance_parameter_value {DDR_s0_translator} {SYNC_RESET} {0};add_instance {onchip_mem_FPGA_Slave_s1_translator} {altera_merlin_slave_translator};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {AV_ADDRESS_W} {14};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {AV_DATA_W} {128};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {UAV_DATA_W} {128};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {AV_BURSTCOUNT_W} {1};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {AV_BYTEENABLE_W} {16};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {UAV_BYTEENABLE_W} {16};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {UAV_ADDRESS_W} {32};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {UAV_BURSTCOUNT_W} {5};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {AV_READLATENCY} {1};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {AV_READ_WAIT} {0};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {AV_TIMING_UNITS} {1};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {USE_READDATA} {1};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {USE_WRITEDATA} {1};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {USE_READ} {0};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {USE_WRITE} {1};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {USE_BYTEENABLE} {1};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {USE_CHIPSELECT} {1};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {USE_ADDRESS} {1};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {USE_BURSTCOUNT} {0};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {USE_READDATAVALID} {0};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {USE_WAITREQUEST} {0};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {USE_WRITEBYTEENABLE} {0};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {USE_LOCK} {0};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {USE_AV_CLKEN} {1};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {USE_UAV_CLKEN} {0};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {USE_OUTPUTENABLE} {0};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {USE_DEBUGACCESS} {0};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {AV_SYMBOLS_PER_WORD} {16};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {AV_ADDRESS_SYMBOLS} {0};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {AV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {AV_REQUIRE_UNALIGNED_ADDRESSES} {0};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {1};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {AV_MAX_PENDING_WRITE_TRANSACTIONS} {0};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {CHIPSELECT_THROUGH_READLATENCY} {0};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {WAITREQUEST_ALLOWANCE} {0};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_translator} {SYNC_RESET} {0};add_instance {mm_bridge_LW_m0_agent} {altera_merlin_master_agent};set_instance_parameter_value {mm_bridge_LW_m0_agent} {PKT_WUNIQUE} {122};set_instance_parameter_value {mm_bridge_LW_m0_agent} {PKT_DOMAIN_H} {121};set_instance_parameter_value {mm_bridge_LW_m0_agent} {PKT_DOMAIN_L} {120};set_instance_parameter_value {mm_bridge_LW_m0_agent} {PKT_SNOOP_H} {119};set_instance_parameter_value {mm_bridge_LW_m0_agent} {PKT_SNOOP_L} {116};set_instance_parameter_value {mm_bridge_LW_m0_agent} {PKT_BARRIER_H} {115};set_instance_parameter_value {mm_bridge_LW_m0_agent} {PKT_BARRIER_L} {114};set_instance_parameter_value {mm_bridge_LW_m0_agent} {PKT_ORI_BURST_SIZE_H} {113};set_instance_parameter_value {mm_bridge_LW_m0_agent} {PKT_ORI_BURST_SIZE_L} {111};set_instance_parameter_value {mm_bridge_LW_m0_agent} {PKT_RESPONSE_STATUS_H} {110};set_instance_parameter_value {mm_bridge_LW_m0_agent} {PKT_RESPONSE_STATUS_L} {109};set_instance_parameter_value {mm_bridge_LW_m0_agent} {PKT_QOS_H} {92};set_instance_parameter_value {mm_bridge_LW_m0_agent} {PKT_QOS_L} {92};set_instance_parameter_value {mm_bridge_LW_m0_agent} {PKT_DATA_SIDEBAND_H} {90};set_instance_parameter_value {mm_bridge_LW_m0_agent} {PKT_DATA_SIDEBAND_L} {90};set_instance_parameter_value {mm_bridge_LW_m0_agent} {PKT_ADDR_SIDEBAND_H} {89};set_instance_parameter_value {mm_bridge_LW_m0_agent} {PKT_ADDR_SIDEBAND_L} {89};set_instance_parameter_value {mm_bridge_LW_m0_agent} {PKT_BURST_TYPE_H} {88};set_instance_parameter_value {mm_bridge_LW_m0_agent} {PKT_BURST_TYPE_L} {87};set_instance_parameter_value {mm_bridge_LW_m0_agent} {PKT_CACHE_H} {108};set_instance_parameter_value {mm_bridge_LW_m0_agent} {PKT_CACHE_L} {105};set_instance_parameter_value {mm_bridge_LW_m0_agent} {PKT_THREAD_ID_H} {101};set_instance_parameter_value {mm_bridge_LW_m0_agent} {PKT_THREAD_ID_L} {101};set_instance_parameter_value {mm_bridge_LW_m0_agent} {PKT_BURST_SIZE_H} {86};set_instance_parameter_value {mm_bridge_LW_m0_agent} {PKT_BURST_SIZE_L} {84};set_instance_parameter_value {mm_bridge_LW_m0_agent} {PKT_TRANS_EXCLUSIVE} {73};set_instance_parameter_value {mm_bridge_LW_m0_agent} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {mm_bridge_LW_m0_agent} {PKT_BEGIN_BURST} {91};set_instance_parameter_value {mm_bridge_LW_m0_agent} {PKT_PROTECTION_H} {104};set_instance_parameter_value {mm_bridge_LW_m0_agent} {PKT_PROTECTION_L} {102};set_instance_parameter_value {mm_bridge_LW_m0_agent} {PKT_BURSTWRAP_H} {83};set_instance_parameter_value {mm_bridge_LW_m0_agent} {PKT_BURSTWRAP_L} {83};set_instance_parameter_value {mm_bridge_LW_m0_agent} {PKT_BYTE_CNT_H} {82};set_instance_parameter_value {mm_bridge_LW_m0_agent} {PKT_BYTE_CNT_L} {74};set_instance_parameter_value {mm_bridge_LW_m0_agent} {PKT_ADDR_H} {67};set_instance_parameter_value {mm_bridge_LW_m0_agent} {PKT_ADDR_L} {36};set_instance_parameter_value {mm_bridge_LW_m0_agent} {PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {mm_bridge_LW_m0_agent} {PKT_TRANS_POSTED} {69};set_instance_parameter_value {mm_bridge_LW_m0_agent} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {mm_bridge_LW_m0_agent} {PKT_TRANS_READ} {71};set_instance_parameter_value {mm_bridge_LW_m0_agent} {PKT_DATA_H} {31};set_instance_parameter_value {mm_bridge_LW_m0_agent} {PKT_DATA_L} {0};set_instance_parameter_value {mm_bridge_LW_m0_agent} {PKT_BYTEEN_H} {35};set_instance_parameter_value {mm_bridge_LW_m0_agent} {PKT_BYTEEN_L} {32};set_instance_parameter_value {mm_bridge_LW_m0_agent} {PKT_SRC_ID_H} {96};set_instance_parameter_value {mm_bridge_LW_m0_agent} {PKT_SRC_ID_L} {93};set_instance_parameter_value {mm_bridge_LW_m0_agent} {PKT_DEST_ID_H} {100};set_instance_parameter_value {mm_bridge_LW_m0_agent} {PKT_DEST_ID_L} {97};set_instance_parameter_value {mm_bridge_LW_m0_agent} {ST_DATA_W} {123};set_instance_parameter_value {mm_bridge_LW_m0_agent} {ST_CHANNEL_W} {11};set_instance_parameter_value {mm_bridge_LW_m0_agent} {AV_BURSTCOUNT_W} {3};set_instance_parameter_value {mm_bridge_LW_m0_agent} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {mm_bridge_LW_m0_agent} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {mm_bridge_LW_m0_agent} {MERLIN_PACKET_FORMAT} {wunique(122) domain(121:120) snoop(119:116) barrier(115:114) ori_burst_size(113:111) response_status(110:109) cache(108:105) protection(104:102) thread_id(101) dest_id(100:97) src_id(96:93) qos(92) begin_burst(91) data_sideband(90) addr_sideband(89) burst_type(88:87) burst_size(86:84) burstwrap(83) byte_cnt(82:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {mm_bridge_LW_m0_agent} {ADDR_MAP} {&lt;?xml version=&quot;1.0&quot; encoding=&quot;UTF-8&quot;?&gt;
&lt;address_map&gt;
 &lt;slave
   id=&quot;5&quot;
   name=&quot;KBandOutput_csr_translator.avalon_universal_slave_0&quot;
   start=&quot;0x0000000000010040&quot;
   end=&quot;0x00000000000010060&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
 &lt;slave
   id=&quot;1&quot;
   name=&quot;KBandInput_1_csr_translator.avalon_universal_slave_0&quot;
   start=&quot;0x0000000000010000&quot;
   end=&quot;0x00000000000010020&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
 &lt;slave
   id=&quot;3&quot;
   name=&quot;KBandInput_2_csr_translator.avalon_universal_slave_0&quot;
   start=&quot;0x0000000000010020&quot;
   end=&quot;0x00000000000010040&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
 &lt;slave
   id=&quot;6&quot;
   name=&quot;KBandOutput_descriptor_slave_translator.avalon_universal_slave_0&quot;
   start=&quot;0x0000000000010080&quot;
   end=&quot;0x00000000000010090&quot;
   responds=&quot;0&quot;
   user_default=&quot;0&quot; /&gt;
 &lt;slave
   id=&quot;2&quot;
   name=&quot;KBandInput_1_descriptor_slave_translator.avalon_universal_slave_0&quot;
   start=&quot;0x0000000000010060&quot;
   end=&quot;0x00000000000010070&quot;
   responds=&quot;0&quot;
   user_default=&quot;0&quot; /&gt;
 &lt;slave
   id=&quot;4&quot;
   name=&quot;KBandInput_2_descriptor_slave_translator.avalon_universal_slave_0&quot;
   start=&quot;0x0000000000010070&quot;
   end=&quot;0x00000000000010080&quot;
   responds=&quot;0&quot;
   user_default=&quot;0&quot; /&gt;
 &lt;slave
   id=&quot;9&quot;
   name=&quot;onchip_mem_LW_s1_translator.avalon_universal_slave_0&quot;
   start=&quot;0x0000000000000000&quot;
   end=&quot;0x00000000000008000&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
 &lt;slave
   id=&quot;10&quot;
   name=&quot;pio_0_s1_translator.avalon_universal_slave_0&quot;
   start=&quot;0x00000000000100e0&quot;
   end=&quot;0x000000000000100f0&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
 &lt;slave
   id=&quot;8&quot;
   name=&quot;onchip_mem_LW2_s1_translator.avalon_universal_slave_0&quot;
   start=&quot;0x0000000000008000&quot;
   end=&quot;0x00000000000010000&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
&lt;/address_map&gt;
};set_instance_parameter_value {mm_bridge_LW_m0_agent} {SUPPRESS_0_BYTEEN_RSP} {1};set_instance_parameter_value {mm_bridge_LW_m0_agent} {ID} {4};set_instance_parameter_value {mm_bridge_LW_m0_agent} {BURSTWRAP_VALUE} {1};set_instance_parameter_value {mm_bridge_LW_m0_agent} {CACHE_VALUE} {0};set_instance_parameter_value {mm_bridge_LW_m0_agent} {SECURE_ACCESS_BIT} {1};set_instance_parameter_value {mm_bridge_LW_m0_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {mm_bridge_LW_m0_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {mm_bridge_LW_m0_agent} {DOMAIN_VALUE} {3};set_instance_parameter_value {mm_bridge_LW_m0_agent} {BARRIER_VALUE} {0};set_instance_parameter_value {mm_bridge_LW_m0_agent} {SNOOP_VALUE} {0};set_instance_parameter_value {mm_bridge_LW_m0_agent} {WUNIQUE_VALUE} {0};set_instance_parameter_value {mm_bridge_LW_m0_agent} {SYNC_RESET} {0};add_instance {KBandInput_2_mm_read_agent} {altera_merlin_master_agent};set_instance_parameter_value {KBandInput_2_mm_read_agent} {PKT_WUNIQUE} {95};set_instance_parameter_value {KBandInput_2_mm_read_agent} {PKT_DOMAIN_H} {94};set_instance_parameter_value {KBandInput_2_mm_read_agent} {PKT_DOMAIN_L} {93};set_instance_parameter_value {KBandInput_2_mm_read_agent} {PKT_SNOOP_H} {92};set_instance_parameter_value {KBandInput_2_mm_read_agent} {PKT_SNOOP_L} {89};set_instance_parameter_value {KBandInput_2_mm_read_agent} {PKT_BARRIER_H} {88};set_instance_parameter_value {KBandInput_2_mm_read_agent} {PKT_BARRIER_L} {87};set_instance_parameter_value {KBandInput_2_mm_read_agent} {PKT_ORI_BURST_SIZE_H} {86};set_instance_parameter_value {KBandInput_2_mm_read_agent} {PKT_ORI_BURST_SIZE_L} {84};set_instance_parameter_value {KBandInput_2_mm_read_agent} {PKT_RESPONSE_STATUS_H} {83};set_instance_parameter_value {KBandInput_2_mm_read_agent} {PKT_RESPONSE_STATUS_L} {82};set_instance_parameter_value {KBandInput_2_mm_read_agent} {PKT_QOS_H} {65};set_instance_parameter_value {KBandInput_2_mm_read_agent} {PKT_QOS_L} {65};set_instance_parameter_value {KBandInput_2_mm_read_agent} {PKT_DATA_SIDEBAND_H} {63};set_instance_parameter_value {KBandInput_2_mm_read_agent} {PKT_DATA_SIDEBAND_L} {63};set_instance_parameter_value {KBandInput_2_mm_read_agent} {PKT_ADDR_SIDEBAND_H} {62};set_instance_parameter_value {KBandInput_2_mm_read_agent} {PKT_ADDR_SIDEBAND_L} {62};set_instance_parameter_value {KBandInput_2_mm_read_agent} {PKT_BURST_TYPE_H} {61};set_instance_parameter_value {KBandInput_2_mm_read_agent} {PKT_BURST_TYPE_L} {60};set_instance_parameter_value {KBandInput_2_mm_read_agent} {PKT_CACHE_H} {81};set_instance_parameter_value {KBandInput_2_mm_read_agent} {PKT_CACHE_L} {78};set_instance_parameter_value {KBandInput_2_mm_read_agent} {PKT_THREAD_ID_H} {74};set_instance_parameter_value {KBandInput_2_mm_read_agent} {PKT_THREAD_ID_L} {74};set_instance_parameter_value {KBandInput_2_mm_read_agent} {PKT_BURST_SIZE_H} {59};set_instance_parameter_value {KBandInput_2_mm_read_agent} {PKT_BURST_SIZE_L} {57};set_instance_parameter_value {KBandInput_2_mm_read_agent} {PKT_TRANS_EXCLUSIVE} {46};set_instance_parameter_value {KBandInput_2_mm_read_agent} {PKT_TRANS_LOCK} {45};set_instance_parameter_value {KBandInput_2_mm_read_agent} {PKT_BEGIN_BURST} {64};set_instance_parameter_value {KBandInput_2_mm_read_agent} {PKT_PROTECTION_H} {77};set_instance_parameter_value {KBandInput_2_mm_read_agent} {PKT_PROTECTION_L} {75};set_instance_parameter_value {KBandInput_2_mm_read_agent} {PKT_BURSTWRAP_H} {56};set_instance_parameter_value {KBandInput_2_mm_read_agent} {PKT_BURSTWRAP_L} {56};set_instance_parameter_value {KBandInput_2_mm_read_agent} {PKT_BYTE_CNT_H} {55};set_instance_parameter_value {KBandInput_2_mm_read_agent} {PKT_BYTE_CNT_L} {47};set_instance_parameter_value {KBandInput_2_mm_read_agent} {PKT_ADDR_H} {40};set_instance_parameter_value {KBandInput_2_mm_read_agent} {PKT_ADDR_L} {9};set_instance_parameter_value {KBandInput_2_mm_read_agent} {PKT_TRANS_COMPRESSED_READ} {41};set_instance_parameter_value {KBandInput_2_mm_read_agent} {PKT_TRANS_POSTED} {42};set_instance_parameter_value {KBandInput_2_mm_read_agent} {PKT_TRANS_WRITE} {43};set_instance_parameter_value {KBandInput_2_mm_read_agent} {PKT_TRANS_READ} {44};set_instance_parameter_value {KBandInput_2_mm_read_agent} {PKT_DATA_H} {7};set_instance_parameter_value {KBandInput_2_mm_read_agent} {PKT_DATA_L} {0};set_instance_parameter_value {KBandInput_2_mm_read_agent} {PKT_BYTEEN_H} {8};set_instance_parameter_value {KBandInput_2_mm_read_agent} {PKT_BYTEEN_L} {8};set_instance_parameter_value {KBandInput_2_mm_read_agent} {PKT_SRC_ID_H} {69};set_instance_parameter_value {KBandInput_2_mm_read_agent} {PKT_SRC_ID_L} {66};set_instance_parameter_value {KBandInput_2_mm_read_agent} {PKT_DEST_ID_H} {73};set_instance_parameter_value {KBandInput_2_mm_read_agent} {PKT_DEST_ID_L} {70};set_instance_parameter_value {KBandInput_2_mm_read_agent} {ST_DATA_W} {96};set_instance_parameter_value {KBandInput_2_mm_read_agent} {ST_CHANNEL_W} {11};set_instance_parameter_value {KBandInput_2_mm_read_agent} {AV_BURSTCOUNT_W} {1};set_instance_parameter_value {KBandInput_2_mm_read_agent} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {KBandInput_2_mm_read_agent} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {KBandInput_2_mm_read_agent} {MERLIN_PACKET_FORMAT} {wunique(95) domain(94:93) snoop(92:89) barrier(88:87) ori_burst_size(86:84) response_status(83:82) cache(81:78) protection(77:75) thread_id(74) dest_id(73:70) src_id(69:66) qos(65) begin_burst(64) data_sideband(63) addr_sideband(62) burst_type(61:60) burst_size(59:57) burstwrap(56) byte_cnt(55:47) trans_exclusive(46) trans_lock(45) trans_read(44) trans_write(43) trans_posted(42) trans_compressed_read(41) addr(40:9) byteen(8) data(7:0)};set_instance_parameter_value {KBandInput_2_mm_read_agent} {ADDR_MAP} {&lt;?xml version=&quot;1.0&quot; encoding=&quot;UTF-8&quot;?&gt;
&lt;address_map&gt;
 &lt;slave
   id=&quot;8&quot;
   name=&quot;onchip_mem_LW2_s1_translator.avalon_universal_slave_0&quot;
   start=&quot;0x0000000000008000&quot;
   end=&quot;0x00000000000010000&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
 &lt;slave
   id=&quot;0&quot;
   name=&quot;DDR_s0_translator.avalon_universal_slave_0&quot;
   start=&quot;0x0000000040000000&quot;
   end=&quot;0x00000000080000000&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
&lt;/address_map&gt;
};set_instance_parameter_value {KBandInput_2_mm_read_agent} {SUPPRESS_0_BYTEEN_RSP} {1};set_instance_parameter_value {KBandInput_2_mm_read_agent} {ID} {1};set_instance_parameter_value {KBandInput_2_mm_read_agent} {BURSTWRAP_VALUE} {1};set_instance_parameter_value {KBandInput_2_mm_read_agent} {CACHE_VALUE} {0};set_instance_parameter_value {KBandInput_2_mm_read_agent} {SECURE_ACCESS_BIT} {1};set_instance_parameter_value {KBandInput_2_mm_read_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {KBandInput_2_mm_read_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {KBandInput_2_mm_read_agent} {DOMAIN_VALUE} {3};set_instance_parameter_value {KBandInput_2_mm_read_agent} {BARRIER_VALUE} {0};set_instance_parameter_value {KBandInput_2_mm_read_agent} {SNOOP_VALUE} {0};set_instance_parameter_value {KBandInput_2_mm_read_agent} {WUNIQUE_VALUE} {0};set_instance_parameter_value {KBandInput_2_mm_read_agent} {SYNC_RESET} {0};add_instance {KBandInput_1_mm_read_agent} {altera_merlin_master_agent};set_instance_parameter_value {KBandInput_1_mm_read_agent} {PKT_WUNIQUE} {95};set_instance_parameter_value {KBandInput_1_mm_read_agent} {PKT_DOMAIN_H} {94};set_instance_parameter_value {KBandInput_1_mm_read_agent} {PKT_DOMAIN_L} {93};set_instance_parameter_value {KBandInput_1_mm_read_agent} {PKT_SNOOP_H} {92};set_instance_parameter_value {KBandInput_1_mm_read_agent} {PKT_SNOOP_L} {89};set_instance_parameter_value {KBandInput_1_mm_read_agent} {PKT_BARRIER_H} {88};set_instance_parameter_value {KBandInput_1_mm_read_agent} {PKT_BARRIER_L} {87};set_instance_parameter_value {KBandInput_1_mm_read_agent} {PKT_ORI_BURST_SIZE_H} {86};set_instance_parameter_value {KBandInput_1_mm_read_agent} {PKT_ORI_BURST_SIZE_L} {84};set_instance_parameter_value {KBandInput_1_mm_read_agent} {PKT_RESPONSE_STATUS_H} {83};set_instance_parameter_value {KBandInput_1_mm_read_agent} {PKT_RESPONSE_STATUS_L} {82};set_instance_parameter_value {KBandInput_1_mm_read_agent} {PKT_QOS_H} {65};set_instance_parameter_value {KBandInput_1_mm_read_agent} {PKT_QOS_L} {65};set_instance_parameter_value {KBandInput_1_mm_read_agent} {PKT_DATA_SIDEBAND_H} {63};set_instance_parameter_value {KBandInput_1_mm_read_agent} {PKT_DATA_SIDEBAND_L} {63};set_instance_parameter_value {KBandInput_1_mm_read_agent} {PKT_ADDR_SIDEBAND_H} {62};set_instance_parameter_value {KBandInput_1_mm_read_agent} {PKT_ADDR_SIDEBAND_L} {62};set_instance_parameter_value {KBandInput_1_mm_read_agent} {PKT_BURST_TYPE_H} {61};set_instance_parameter_value {KBandInput_1_mm_read_agent} {PKT_BURST_TYPE_L} {60};set_instance_parameter_value {KBandInput_1_mm_read_agent} {PKT_CACHE_H} {81};set_instance_parameter_value {KBandInput_1_mm_read_agent} {PKT_CACHE_L} {78};set_instance_parameter_value {KBandInput_1_mm_read_agent} {PKT_THREAD_ID_H} {74};set_instance_parameter_value {KBandInput_1_mm_read_agent} {PKT_THREAD_ID_L} {74};set_instance_parameter_value {KBandInput_1_mm_read_agent} {PKT_BURST_SIZE_H} {59};set_instance_parameter_value {KBandInput_1_mm_read_agent} {PKT_BURST_SIZE_L} {57};set_instance_parameter_value {KBandInput_1_mm_read_agent} {PKT_TRANS_EXCLUSIVE} {46};set_instance_parameter_value {KBandInput_1_mm_read_agent} {PKT_TRANS_LOCK} {45};set_instance_parameter_value {KBandInput_1_mm_read_agent} {PKT_BEGIN_BURST} {64};set_instance_parameter_value {KBandInput_1_mm_read_agent} {PKT_PROTECTION_H} {77};set_instance_parameter_value {KBandInput_1_mm_read_agent} {PKT_PROTECTION_L} {75};set_instance_parameter_value {KBandInput_1_mm_read_agent} {PKT_BURSTWRAP_H} {56};set_instance_parameter_value {KBandInput_1_mm_read_agent} {PKT_BURSTWRAP_L} {56};set_instance_parameter_value {KBandInput_1_mm_read_agent} {PKT_BYTE_CNT_H} {55};set_instance_parameter_value {KBandInput_1_mm_read_agent} {PKT_BYTE_CNT_L} {47};set_instance_parameter_value {KBandInput_1_mm_read_agent} {PKT_ADDR_H} {40};set_instance_parameter_value {KBandInput_1_mm_read_agent} {PKT_ADDR_L} {9};set_instance_parameter_value {KBandInput_1_mm_read_agent} {PKT_TRANS_COMPRESSED_READ} {41};set_instance_parameter_value {KBandInput_1_mm_read_agent} {PKT_TRANS_POSTED} {42};set_instance_parameter_value {KBandInput_1_mm_read_agent} {PKT_TRANS_WRITE} {43};set_instance_parameter_value {KBandInput_1_mm_read_agent} {PKT_TRANS_READ} {44};set_instance_parameter_value {KBandInput_1_mm_read_agent} {PKT_DATA_H} {7};set_instance_parameter_value {KBandInput_1_mm_read_agent} {PKT_DATA_L} {0};set_instance_parameter_value {KBandInput_1_mm_read_agent} {PKT_BYTEEN_H} {8};set_instance_parameter_value {KBandInput_1_mm_read_agent} {PKT_BYTEEN_L} {8};set_instance_parameter_value {KBandInput_1_mm_read_agent} {PKT_SRC_ID_H} {69};set_instance_parameter_value {KBandInput_1_mm_read_agent} {PKT_SRC_ID_L} {66};set_instance_parameter_value {KBandInput_1_mm_read_agent} {PKT_DEST_ID_H} {73};set_instance_parameter_value {KBandInput_1_mm_read_agent} {PKT_DEST_ID_L} {70};set_instance_parameter_value {KBandInput_1_mm_read_agent} {ST_DATA_W} {96};set_instance_parameter_value {KBandInput_1_mm_read_agent} {ST_CHANNEL_W} {11};set_instance_parameter_value {KBandInput_1_mm_read_agent} {AV_BURSTCOUNT_W} {1};set_instance_parameter_value {KBandInput_1_mm_read_agent} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {KBandInput_1_mm_read_agent} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {KBandInput_1_mm_read_agent} {MERLIN_PACKET_FORMAT} {wunique(95) domain(94:93) snoop(92:89) barrier(88:87) ori_burst_size(86:84) response_status(83:82) cache(81:78) protection(77:75) thread_id(74) dest_id(73:70) src_id(69:66) qos(65) begin_burst(64) data_sideband(63) addr_sideband(62) burst_type(61:60) burst_size(59:57) burstwrap(56) byte_cnt(55:47) trans_exclusive(46) trans_lock(45) trans_read(44) trans_write(43) trans_posted(42) trans_compressed_read(41) addr(40:9) byteen(8) data(7:0)};set_instance_parameter_value {KBandInput_1_mm_read_agent} {ADDR_MAP} {&lt;?xml version=&quot;1.0&quot; encoding=&quot;UTF-8&quot;?&gt;
&lt;address_map&gt;
 &lt;slave
   id=&quot;0&quot;
   name=&quot;DDR_s0_translator.avalon_universal_slave_0&quot;
   start=&quot;0x0000000040000000&quot;
   end=&quot;0x00000000080000000&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
 &lt;slave
   id=&quot;9&quot;
   name=&quot;onchip_mem_LW_s1_translator.avalon_universal_slave_0&quot;
   start=&quot;0x0000000000000000&quot;
   end=&quot;0x00000000000008000&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
&lt;/address_map&gt;
};set_instance_parameter_value {KBandInput_1_mm_read_agent} {SUPPRESS_0_BYTEEN_RSP} {1};set_instance_parameter_value {KBandInput_1_mm_read_agent} {ID} {0};set_instance_parameter_value {KBandInput_1_mm_read_agent} {BURSTWRAP_VALUE} {1};set_instance_parameter_value {KBandInput_1_mm_read_agent} {CACHE_VALUE} {0};set_instance_parameter_value {KBandInput_1_mm_read_agent} {SECURE_ACCESS_BIT} {1};set_instance_parameter_value {KBandInput_1_mm_read_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {KBandInput_1_mm_read_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {KBandInput_1_mm_read_agent} {DOMAIN_VALUE} {3};set_instance_parameter_value {KBandInput_1_mm_read_agent} {BARRIER_VALUE} {0};set_instance_parameter_value {KBandInput_1_mm_read_agent} {SNOOP_VALUE} {0};set_instance_parameter_value {KBandInput_1_mm_read_agent} {WUNIQUE_VALUE} {0};set_instance_parameter_value {KBandInput_1_mm_read_agent} {SYNC_RESET} {0};add_instance {KBandOutput_mm_write_agent} {altera_merlin_master_agent};set_instance_parameter_value {KBandOutput_mm_write_agent} {PKT_WUNIQUE} {230};set_instance_parameter_value {KBandOutput_mm_write_agent} {PKT_DOMAIN_H} {229};set_instance_parameter_value {KBandOutput_mm_write_agent} {PKT_DOMAIN_L} {228};set_instance_parameter_value {KBandOutput_mm_write_agent} {PKT_SNOOP_H} {227};set_instance_parameter_value {KBandOutput_mm_write_agent} {PKT_SNOOP_L} {224};set_instance_parameter_value {KBandOutput_mm_write_agent} {PKT_BARRIER_H} {223};set_instance_parameter_value {KBandOutput_mm_write_agent} {PKT_BARRIER_L} {222};set_instance_parameter_value {KBandOutput_mm_write_agent} {PKT_ORI_BURST_SIZE_H} {221};set_instance_parameter_value {KBandOutput_mm_write_agent} {PKT_ORI_BURST_SIZE_L} {219};set_instance_parameter_value {KBandOutput_mm_write_agent} {PKT_RESPONSE_STATUS_H} {218};set_instance_parameter_value {KBandOutput_mm_write_agent} {PKT_RESPONSE_STATUS_L} {217};set_instance_parameter_value {KBandOutput_mm_write_agent} {PKT_QOS_H} {200};set_instance_parameter_value {KBandOutput_mm_write_agent} {PKT_QOS_L} {200};set_instance_parameter_value {KBandOutput_mm_write_agent} {PKT_DATA_SIDEBAND_H} {198};set_instance_parameter_value {KBandOutput_mm_write_agent} {PKT_DATA_SIDEBAND_L} {198};set_instance_parameter_value {KBandOutput_mm_write_agent} {PKT_ADDR_SIDEBAND_H} {197};set_instance_parameter_value {KBandOutput_mm_write_agent} {PKT_ADDR_SIDEBAND_L} {197};set_instance_parameter_value {KBandOutput_mm_write_agent} {PKT_BURST_TYPE_H} {196};set_instance_parameter_value {KBandOutput_mm_write_agent} {PKT_BURST_TYPE_L} {195};set_instance_parameter_value {KBandOutput_mm_write_agent} {PKT_CACHE_H} {216};set_instance_parameter_value {KBandOutput_mm_write_agent} {PKT_CACHE_L} {213};set_instance_parameter_value {KBandOutput_mm_write_agent} {PKT_THREAD_ID_H} {209};set_instance_parameter_value {KBandOutput_mm_write_agent} {PKT_THREAD_ID_L} {209};set_instance_parameter_value {KBandOutput_mm_write_agent} {PKT_BURST_SIZE_H} {194};set_instance_parameter_value {KBandOutput_mm_write_agent} {PKT_BURST_SIZE_L} {192};set_instance_parameter_value {KBandOutput_mm_write_agent} {PKT_TRANS_EXCLUSIVE} {181};set_instance_parameter_value {KBandOutput_mm_write_agent} {PKT_TRANS_LOCK} {180};set_instance_parameter_value {KBandOutput_mm_write_agent} {PKT_BEGIN_BURST} {199};set_instance_parameter_value {KBandOutput_mm_write_agent} {PKT_PROTECTION_H} {212};set_instance_parameter_value {KBandOutput_mm_write_agent} {PKT_PROTECTION_L} {210};set_instance_parameter_value {KBandOutput_mm_write_agent} {PKT_BURSTWRAP_H} {191};set_instance_parameter_value {KBandOutput_mm_write_agent} {PKT_BURSTWRAP_L} {191};set_instance_parameter_value {KBandOutput_mm_write_agent} {PKT_BYTE_CNT_H} {190};set_instance_parameter_value {KBandOutput_mm_write_agent} {PKT_BYTE_CNT_L} {182};set_instance_parameter_value {KBandOutput_mm_write_agent} {PKT_ADDR_H} {175};set_instance_parameter_value {KBandOutput_mm_write_agent} {PKT_ADDR_L} {144};set_instance_parameter_value {KBandOutput_mm_write_agent} {PKT_TRANS_COMPRESSED_READ} {176};set_instance_parameter_value {KBandOutput_mm_write_agent} {PKT_TRANS_POSTED} {177};set_instance_parameter_value {KBandOutput_mm_write_agent} {PKT_TRANS_WRITE} {178};set_instance_parameter_value {KBandOutput_mm_write_agent} {PKT_TRANS_READ} {179};set_instance_parameter_value {KBandOutput_mm_write_agent} {PKT_DATA_H} {127};set_instance_parameter_value {KBandOutput_mm_write_agent} {PKT_DATA_L} {0};set_instance_parameter_value {KBandOutput_mm_write_agent} {PKT_BYTEEN_H} {143};set_instance_parameter_value {KBandOutput_mm_write_agent} {PKT_BYTEEN_L} {128};set_instance_parameter_value {KBandOutput_mm_write_agent} {PKT_SRC_ID_H} {204};set_instance_parameter_value {KBandOutput_mm_write_agent} {PKT_SRC_ID_L} {201};set_instance_parameter_value {KBandOutput_mm_write_agent} {PKT_DEST_ID_H} {208};set_instance_parameter_value {KBandOutput_mm_write_agent} {PKT_DEST_ID_L} {205};set_instance_parameter_value {KBandOutput_mm_write_agent} {ST_DATA_W} {231};set_instance_parameter_value {KBandOutput_mm_write_agent} {ST_CHANNEL_W} {11};set_instance_parameter_value {KBandOutput_mm_write_agent} {AV_BURSTCOUNT_W} {5};set_instance_parameter_value {KBandOutput_mm_write_agent} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {KBandOutput_mm_write_agent} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {KBandOutput_mm_write_agent} {MERLIN_PACKET_FORMAT} {wunique(230) domain(229:228) snoop(227:224) barrier(223:222) ori_burst_size(221:219) response_status(218:217) cache(216:213) protection(212:210) thread_id(209) dest_id(208:205) src_id(204:201) qos(200) begin_burst(199) data_sideband(198) addr_sideband(197) burst_type(196:195) burst_size(194:192) burstwrap(191) byte_cnt(190:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)};set_instance_parameter_value {KBandOutput_mm_write_agent} {ADDR_MAP} {&lt;?xml version=&quot;1.0&quot; encoding=&quot;UTF-8&quot;?&gt;
&lt;address_map&gt;
 &lt;slave
   id=&quot;0&quot;
   name=&quot;DDR_s0_translator.avalon_universal_slave_0&quot;
   start=&quot;0x0000000040000000&quot;
   end=&quot;0x00000000080000000&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
 &lt;slave
   id=&quot;7&quot;
   name=&quot;onchip_mem_FPGA_Slave_s1_translator.avalon_universal_slave_0&quot;
   start=&quot;0x0000000000000000&quot;
   end=&quot;0x00000000000040000&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
&lt;/address_map&gt;
};set_instance_parameter_value {KBandOutput_mm_write_agent} {SUPPRESS_0_BYTEEN_RSP} {0};set_instance_parameter_value {KBandOutput_mm_write_agent} {ID} {2};set_instance_parameter_value {KBandOutput_mm_write_agent} {BURSTWRAP_VALUE} {1};set_instance_parameter_value {KBandOutput_mm_write_agent} {CACHE_VALUE} {0};set_instance_parameter_value {KBandOutput_mm_write_agent} {SECURE_ACCESS_BIT} {1};set_instance_parameter_value {KBandOutput_mm_write_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {KBandOutput_mm_write_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {KBandOutput_mm_write_agent} {DOMAIN_VALUE} {3};set_instance_parameter_value {KBandOutput_mm_write_agent} {BARRIER_VALUE} {0};set_instance_parameter_value {KBandOutput_mm_write_agent} {SNOOP_VALUE} {0};set_instance_parameter_value {KBandOutput_mm_write_agent} {WUNIQUE_VALUE} {0};set_instance_parameter_value {KBandOutput_mm_write_agent} {SYNC_RESET} {0};add_instance {mm_bridge_FPGA_Slave_m0_agent} {altera_merlin_master_agent};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {PKT_WUNIQUE} {158};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {PKT_DOMAIN_H} {157};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {PKT_DOMAIN_L} {156};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {PKT_SNOOP_H} {155};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {PKT_SNOOP_L} {152};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {PKT_BARRIER_H} {151};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {PKT_BARRIER_L} {150};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {PKT_ORI_BURST_SIZE_H} {149};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {PKT_ORI_BURST_SIZE_L} {147};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {PKT_RESPONSE_STATUS_H} {146};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {PKT_RESPONSE_STATUS_L} {145};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {PKT_QOS_H} {128};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {PKT_QOS_L} {128};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {PKT_DATA_SIDEBAND_H} {126};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {PKT_DATA_SIDEBAND_L} {126};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {PKT_ADDR_SIDEBAND_H} {125};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {PKT_ADDR_SIDEBAND_L} {125};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {PKT_BURST_TYPE_H} {124};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {PKT_BURST_TYPE_L} {123};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {PKT_CACHE_H} {144};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {PKT_CACHE_L} {141};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {PKT_THREAD_ID_H} {137};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {PKT_THREAD_ID_L} {137};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {PKT_BURST_SIZE_H} {122};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {PKT_BURST_SIZE_L} {120};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {PKT_TRANS_EXCLUSIVE} {109};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {PKT_TRANS_LOCK} {108};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {PKT_BEGIN_BURST} {127};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {PKT_PROTECTION_H} {140};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {PKT_PROTECTION_L} {138};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {PKT_BURSTWRAP_H} {119};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {PKT_BURSTWRAP_L} {119};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {PKT_BYTE_CNT_H} {118};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {PKT_BYTE_CNT_L} {110};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {PKT_ADDR_H} {103};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {PKT_ADDR_L} {72};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {PKT_TRANS_COMPRESSED_READ} {104};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {PKT_TRANS_POSTED} {105};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {PKT_TRANS_WRITE} {106};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {PKT_TRANS_READ} {107};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {PKT_DATA_H} {63};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {PKT_DATA_L} {0};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {PKT_BYTEEN_H} {71};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {PKT_BYTEEN_L} {64};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {PKT_SRC_ID_H} {132};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {PKT_SRC_ID_L} {129};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {PKT_DEST_ID_H} {136};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {PKT_DEST_ID_L} {133};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {ST_DATA_W} {159};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {ST_CHANNEL_W} {11};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {AV_BURSTCOUNT_W} {4};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {MERLIN_PACKET_FORMAT} {wunique(158) domain(157:156) snoop(155:152) barrier(151:150) ori_burst_size(149:147) response_status(146:145) cache(144:141) protection(140:138) thread_id(137) dest_id(136:133) src_id(132:129) qos(128) begin_burst(127) data_sideband(126) addr_sideband(125) burst_type(124:123) burst_size(122:120) burstwrap(119) byte_cnt(118:110) trans_exclusive(109) trans_lock(108) trans_read(107) trans_write(106) trans_posted(105) trans_compressed_read(104) addr(103:72) byteen(71:64) data(63:0)};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {ADDR_MAP} {&lt;?xml version=&quot;1.0&quot; encoding=&quot;UTF-8&quot;?&gt;
&lt;address_map&gt;
 &lt;slave
   id=&quot;7&quot;
   name=&quot;onchip_mem_FPGA_Slave_s1_translator.avalon_universal_slave_0&quot;
   start=&quot;0x0000000000000000&quot;
   end=&quot;0x00000000000040000&quot;
   responds=&quot;1&quot;
   user_default=&quot;0&quot; /&gt;
&lt;/address_map&gt;
};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {SUPPRESS_0_BYTEEN_RSP} {1};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {ID} {3};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {BURSTWRAP_VALUE} {1};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {CACHE_VALUE} {0};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {SECURE_ACCESS_BIT} {1};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {DOMAIN_VALUE} {3};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {BARRIER_VALUE} {0};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {SNOOP_VALUE} {0};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {WUNIQUE_VALUE} {0};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_agent} {SYNC_RESET} {0};add_instance {KBandOutput_csr_agent} {altera_merlin_slave_agent};set_instance_parameter_value {KBandOutput_csr_agent} {PKT_ORI_BURST_SIZE_H} {113};set_instance_parameter_value {KBandOutput_csr_agent} {PKT_ORI_BURST_SIZE_L} {111};set_instance_parameter_value {KBandOutput_csr_agent} {PKT_RESPONSE_STATUS_H} {110};set_instance_parameter_value {KBandOutput_csr_agent} {PKT_RESPONSE_STATUS_L} {109};set_instance_parameter_value {KBandOutput_csr_agent} {PKT_BURST_SIZE_H} {86};set_instance_parameter_value {KBandOutput_csr_agent} {PKT_BURST_SIZE_L} {84};set_instance_parameter_value {KBandOutput_csr_agent} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {KBandOutput_csr_agent} {PKT_BEGIN_BURST} {91};set_instance_parameter_value {KBandOutput_csr_agent} {PKT_PROTECTION_H} {104};set_instance_parameter_value {KBandOutput_csr_agent} {PKT_PROTECTION_L} {102};set_instance_parameter_value {KBandOutput_csr_agent} {PKT_BURSTWRAP_H} {83};set_instance_parameter_value {KBandOutput_csr_agent} {PKT_BURSTWRAP_L} {83};set_instance_parameter_value {KBandOutput_csr_agent} {PKT_BYTE_CNT_H} {82};set_instance_parameter_value {KBandOutput_csr_agent} {PKT_BYTE_CNT_L} {74};set_instance_parameter_value {KBandOutput_csr_agent} {PKT_ADDR_H} {67};set_instance_parameter_value {KBandOutput_csr_agent} {PKT_ADDR_L} {36};set_instance_parameter_value {KBandOutput_csr_agent} {PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {KBandOutput_csr_agent} {PKT_TRANS_POSTED} {69};set_instance_parameter_value {KBandOutput_csr_agent} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {KBandOutput_csr_agent} {PKT_TRANS_READ} {71};set_instance_parameter_value {KBandOutput_csr_agent} {PKT_DATA_H} {31};set_instance_parameter_value {KBandOutput_csr_agent} {PKT_DATA_L} {0};set_instance_parameter_value {KBandOutput_csr_agent} {PKT_BYTEEN_H} {35};set_instance_parameter_value {KBandOutput_csr_agent} {PKT_BYTEEN_L} {32};set_instance_parameter_value {KBandOutput_csr_agent} {PKT_SRC_ID_H} {96};set_instance_parameter_value {KBandOutput_csr_agent} {PKT_SRC_ID_L} {93};set_instance_parameter_value {KBandOutput_csr_agent} {PKT_DEST_ID_H} {100};set_instance_parameter_value {KBandOutput_csr_agent} {PKT_DEST_ID_L} {97};set_instance_parameter_value {KBandOutput_csr_agent} {PKT_SYMBOL_W} {8};set_instance_parameter_value {KBandOutput_csr_agent} {ST_CHANNEL_W} {11};set_instance_parameter_value {KBandOutput_csr_agent} {ST_DATA_W} {123};set_instance_parameter_value {KBandOutput_csr_agent} {AVS_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {KBandOutput_csr_agent} {AVS_BURSTCOUNT_W} {3};set_instance_parameter_value {KBandOutput_csr_agent} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {KBandOutput_csr_agent} {MERLIN_PACKET_FORMAT} {wunique(122) domain(121:120) snoop(119:116) barrier(115:114) ori_burst_size(113:111) response_status(110:109) cache(108:105) protection(104:102) thread_id(101) dest_id(100:97) src_id(96:93) qos(92) begin_burst(91) data_sideband(90) addr_sideband(89) burst_type(88:87) burst_size(86:84) burstwrap(83) byte_cnt(82:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {KBandOutput_csr_agent} {SUPPRESS_0_BYTEEN_CMD} {1};set_instance_parameter_value {KBandOutput_csr_agent} {PREVENT_FIFO_OVERFLOW} {1};set_instance_parameter_value {KBandOutput_csr_agent} {MAX_BYTE_CNT} {4};set_instance_parameter_value {KBandOutput_csr_agent} {MAX_BURSTWRAP} {1};set_instance_parameter_value {KBandOutput_csr_agent} {ID} {5};set_instance_parameter_value {KBandOutput_csr_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {KBandOutput_csr_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {KBandOutput_csr_agent} {ECC_ENABLE} {0};set_instance_parameter_value {KBandOutput_csr_agent} {SYNC_RESET} {0};add_instance {KBandOutput_csr_agent_rsp_fifo} {altera_avalon_sc_fifo};set_instance_parameter_value {KBandOutput_csr_agent_rsp_fifo} {SYMBOLS_PER_BEAT} {1};set_instance_parameter_value {KBandOutput_csr_agent_rsp_fifo} {BITS_PER_SYMBOL} {124};set_instance_parameter_value {KBandOutput_csr_agent_rsp_fifo} {FIFO_DEPTH} {2};set_instance_parameter_value {KBandOutput_csr_agent_rsp_fifo} {CHANNEL_WIDTH} {0};set_instance_parameter_value {KBandOutput_csr_agent_rsp_fifo} {ERROR_WIDTH} {0};set_instance_parameter_value {KBandOutput_csr_agent_rsp_fifo} {USE_PACKETS} {1};set_instance_parameter_value {KBandOutput_csr_agent_rsp_fifo} {USE_FILL_LEVEL} {0};set_instance_parameter_value {KBandOutput_csr_agent_rsp_fifo} {EMPTY_LATENCY} {1};set_instance_parameter_value {KBandOutput_csr_agent_rsp_fifo} {USE_MEMORY_BLOCKS} {0};set_instance_parameter_value {KBandOutput_csr_agent_rsp_fifo} {USE_STORE_FORWARD} {0};set_instance_parameter_value {KBandOutput_csr_agent_rsp_fifo} {USE_ALMOST_FULL_IF} {0};set_instance_parameter_value {KBandOutput_csr_agent_rsp_fifo} {USE_ALMOST_EMPTY_IF} {0};set_instance_parameter_value {KBandOutput_csr_agent_rsp_fifo} {ENABLE_EXPLICIT_MAXCHANNEL} {false};set_instance_parameter_value {KBandOutput_csr_agent_rsp_fifo} {EXPLICIT_MAXCHANNEL} {0};set_instance_parameter_value {KBandOutput_csr_agent_rsp_fifo} {SYNC_RESET} {0};add_instance {KBandInput_1_csr_agent} {altera_merlin_slave_agent};set_instance_parameter_value {KBandInput_1_csr_agent} {PKT_ORI_BURST_SIZE_H} {113};set_instance_parameter_value {KBandInput_1_csr_agent} {PKT_ORI_BURST_SIZE_L} {111};set_instance_parameter_value {KBandInput_1_csr_agent} {PKT_RESPONSE_STATUS_H} {110};set_instance_parameter_value {KBandInput_1_csr_agent} {PKT_RESPONSE_STATUS_L} {109};set_instance_parameter_value {KBandInput_1_csr_agent} {PKT_BURST_SIZE_H} {86};set_instance_parameter_value {KBandInput_1_csr_agent} {PKT_BURST_SIZE_L} {84};set_instance_parameter_value {KBandInput_1_csr_agent} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {KBandInput_1_csr_agent} {PKT_BEGIN_BURST} {91};set_instance_parameter_value {KBandInput_1_csr_agent} {PKT_PROTECTION_H} {104};set_instance_parameter_value {KBandInput_1_csr_agent} {PKT_PROTECTION_L} {102};set_instance_parameter_value {KBandInput_1_csr_agent} {PKT_BURSTWRAP_H} {83};set_instance_parameter_value {KBandInput_1_csr_agent} {PKT_BURSTWRAP_L} {83};set_instance_parameter_value {KBandInput_1_csr_agent} {PKT_BYTE_CNT_H} {82};set_instance_parameter_value {KBandInput_1_csr_agent} {PKT_BYTE_CNT_L} {74};set_instance_parameter_value {KBandInput_1_csr_agent} {PKT_ADDR_H} {67};set_instance_parameter_value {KBandInput_1_csr_agent} {PKT_ADDR_L} {36};set_instance_parameter_value {KBandInput_1_csr_agent} {PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {KBandInput_1_csr_agent} {PKT_TRANS_POSTED} {69};set_instance_parameter_value {KBandInput_1_csr_agent} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {KBandInput_1_csr_agent} {PKT_TRANS_READ} {71};set_instance_parameter_value {KBandInput_1_csr_agent} {PKT_DATA_H} {31};set_instance_parameter_value {KBandInput_1_csr_agent} {PKT_DATA_L} {0};set_instance_parameter_value {KBandInput_1_csr_agent} {PKT_BYTEEN_H} {35};set_instance_parameter_value {KBandInput_1_csr_agent} {PKT_BYTEEN_L} {32};set_instance_parameter_value {KBandInput_1_csr_agent} {PKT_SRC_ID_H} {96};set_instance_parameter_value {KBandInput_1_csr_agent} {PKT_SRC_ID_L} {93};set_instance_parameter_value {KBandInput_1_csr_agent} {PKT_DEST_ID_H} {100};set_instance_parameter_value {KBandInput_1_csr_agent} {PKT_DEST_ID_L} {97};set_instance_parameter_value {KBandInput_1_csr_agent} {PKT_SYMBOL_W} {8};set_instance_parameter_value {KBandInput_1_csr_agent} {ST_CHANNEL_W} {11};set_instance_parameter_value {KBandInput_1_csr_agent} {ST_DATA_W} {123};set_instance_parameter_value {KBandInput_1_csr_agent} {AVS_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {KBandInput_1_csr_agent} {AVS_BURSTCOUNT_W} {3};set_instance_parameter_value {KBandInput_1_csr_agent} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {KBandInput_1_csr_agent} {MERLIN_PACKET_FORMAT} {wunique(122) domain(121:120) snoop(119:116) barrier(115:114) ori_burst_size(113:111) response_status(110:109) cache(108:105) protection(104:102) thread_id(101) dest_id(100:97) src_id(96:93) qos(92) begin_burst(91) data_sideband(90) addr_sideband(89) burst_type(88:87) burst_size(86:84) burstwrap(83) byte_cnt(82:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {KBandInput_1_csr_agent} {SUPPRESS_0_BYTEEN_CMD} {1};set_instance_parameter_value {KBandInput_1_csr_agent} {PREVENT_FIFO_OVERFLOW} {1};set_instance_parameter_value {KBandInput_1_csr_agent} {MAX_BYTE_CNT} {4};set_instance_parameter_value {KBandInput_1_csr_agent} {MAX_BURSTWRAP} {1};set_instance_parameter_value {KBandInput_1_csr_agent} {ID} {1};set_instance_parameter_value {KBandInput_1_csr_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {KBandInput_1_csr_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {KBandInput_1_csr_agent} {ECC_ENABLE} {0};set_instance_parameter_value {KBandInput_1_csr_agent} {SYNC_RESET} {0};add_instance {KBandInput_1_csr_agent_rsp_fifo} {altera_avalon_sc_fifo};set_instance_parameter_value {KBandInput_1_csr_agent_rsp_fifo} {SYMBOLS_PER_BEAT} {1};set_instance_parameter_value {KBandInput_1_csr_agent_rsp_fifo} {BITS_PER_SYMBOL} {124};set_instance_parameter_value {KBandInput_1_csr_agent_rsp_fifo} {FIFO_DEPTH} {2};set_instance_parameter_value {KBandInput_1_csr_agent_rsp_fifo} {CHANNEL_WIDTH} {0};set_instance_parameter_value {KBandInput_1_csr_agent_rsp_fifo} {ERROR_WIDTH} {0};set_instance_parameter_value {KBandInput_1_csr_agent_rsp_fifo} {USE_PACKETS} {1};set_instance_parameter_value {KBandInput_1_csr_agent_rsp_fifo} {USE_FILL_LEVEL} {0};set_instance_parameter_value {KBandInput_1_csr_agent_rsp_fifo} {EMPTY_LATENCY} {1};set_instance_parameter_value {KBandInput_1_csr_agent_rsp_fifo} {USE_MEMORY_BLOCKS} {0};set_instance_parameter_value {KBandInput_1_csr_agent_rsp_fifo} {USE_STORE_FORWARD} {0};set_instance_parameter_value {KBandInput_1_csr_agent_rsp_fifo} {USE_ALMOST_FULL_IF} {0};set_instance_parameter_value {KBandInput_1_csr_agent_rsp_fifo} {USE_ALMOST_EMPTY_IF} {0};set_instance_parameter_value {KBandInput_1_csr_agent_rsp_fifo} {ENABLE_EXPLICIT_MAXCHANNEL} {false};set_instance_parameter_value {KBandInput_1_csr_agent_rsp_fifo} {EXPLICIT_MAXCHANNEL} {0};set_instance_parameter_value {KBandInput_1_csr_agent_rsp_fifo} {SYNC_RESET} {0};add_instance {KBandInput_2_csr_agent} {altera_merlin_slave_agent};set_instance_parameter_value {KBandInput_2_csr_agent} {PKT_ORI_BURST_SIZE_H} {113};set_instance_parameter_value {KBandInput_2_csr_agent} {PKT_ORI_BURST_SIZE_L} {111};set_instance_parameter_value {KBandInput_2_csr_agent} {PKT_RESPONSE_STATUS_H} {110};set_instance_parameter_value {KBandInput_2_csr_agent} {PKT_RESPONSE_STATUS_L} {109};set_instance_parameter_value {KBandInput_2_csr_agent} {PKT_BURST_SIZE_H} {86};set_instance_parameter_value {KBandInput_2_csr_agent} {PKT_BURST_SIZE_L} {84};set_instance_parameter_value {KBandInput_2_csr_agent} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {KBandInput_2_csr_agent} {PKT_BEGIN_BURST} {91};set_instance_parameter_value {KBandInput_2_csr_agent} {PKT_PROTECTION_H} {104};set_instance_parameter_value {KBandInput_2_csr_agent} {PKT_PROTECTION_L} {102};set_instance_parameter_value {KBandInput_2_csr_agent} {PKT_BURSTWRAP_H} {83};set_instance_parameter_value {KBandInput_2_csr_agent} {PKT_BURSTWRAP_L} {83};set_instance_parameter_value {KBandInput_2_csr_agent} {PKT_BYTE_CNT_H} {82};set_instance_parameter_value {KBandInput_2_csr_agent} {PKT_BYTE_CNT_L} {74};set_instance_parameter_value {KBandInput_2_csr_agent} {PKT_ADDR_H} {67};set_instance_parameter_value {KBandInput_2_csr_agent} {PKT_ADDR_L} {36};set_instance_parameter_value {KBandInput_2_csr_agent} {PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {KBandInput_2_csr_agent} {PKT_TRANS_POSTED} {69};set_instance_parameter_value {KBandInput_2_csr_agent} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {KBandInput_2_csr_agent} {PKT_TRANS_READ} {71};set_instance_parameter_value {KBandInput_2_csr_agent} {PKT_DATA_H} {31};set_instance_parameter_value {KBandInput_2_csr_agent} {PKT_DATA_L} {0};set_instance_parameter_value {KBandInput_2_csr_agent} {PKT_BYTEEN_H} {35};set_instance_parameter_value {KBandInput_2_csr_agent} {PKT_BYTEEN_L} {32};set_instance_parameter_value {KBandInput_2_csr_agent} {PKT_SRC_ID_H} {96};set_instance_parameter_value {KBandInput_2_csr_agent} {PKT_SRC_ID_L} {93};set_instance_parameter_value {KBandInput_2_csr_agent} {PKT_DEST_ID_H} {100};set_instance_parameter_value {KBandInput_2_csr_agent} {PKT_DEST_ID_L} {97};set_instance_parameter_value {KBandInput_2_csr_agent} {PKT_SYMBOL_W} {8};set_instance_parameter_value {KBandInput_2_csr_agent} {ST_CHANNEL_W} {11};set_instance_parameter_value {KBandInput_2_csr_agent} {ST_DATA_W} {123};set_instance_parameter_value {KBandInput_2_csr_agent} {AVS_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {KBandInput_2_csr_agent} {AVS_BURSTCOUNT_W} {3};set_instance_parameter_value {KBandInput_2_csr_agent} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {KBandInput_2_csr_agent} {MERLIN_PACKET_FORMAT} {wunique(122) domain(121:120) snoop(119:116) barrier(115:114) ori_burst_size(113:111) response_status(110:109) cache(108:105) protection(104:102) thread_id(101) dest_id(100:97) src_id(96:93) qos(92) begin_burst(91) data_sideband(90) addr_sideband(89) burst_type(88:87) burst_size(86:84) burstwrap(83) byte_cnt(82:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {KBandInput_2_csr_agent} {SUPPRESS_0_BYTEEN_CMD} {1};set_instance_parameter_value {KBandInput_2_csr_agent} {PREVENT_FIFO_OVERFLOW} {1};set_instance_parameter_value {KBandInput_2_csr_agent} {MAX_BYTE_CNT} {4};set_instance_parameter_value {KBandInput_2_csr_agent} {MAX_BURSTWRAP} {1};set_instance_parameter_value {KBandInput_2_csr_agent} {ID} {3};set_instance_parameter_value {KBandInput_2_csr_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {KBandInput_2_csr_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {KBandInput_2_csr_agent} {ECC_ENABLE} {0};set_instance_parameter_value {KBandInput_2_csr_agent} {SYNC_RESET} {0};add_instance {KBandInput_2_csr_agent_rsp_fifo} {altera_avalon_sc_fifo};set_instance_parameter_value {KBandInput_2_csr_agent_rsp_fifo} {SYMBOLS_PER_BEAT} {1};set_instance_parameter_value {KBandInput_2_csr_agent_rsp_fifo} {BITS_PER_SYMBOL} {124};set_instance_parameter_value {KBandInput_2_csr_agent_rsp_fifo} {FIFO_DEPTH} {2};set_instance_parameter_value {KBandInput_2_csr_agent_rsp_fifo} {CHANNEL_WIDTH} {0};set_instance_parameter_value {KBandInput_2_csr_agent_rsp_fifo} {ERROR_WIDTH} {0};set_instance_parameter_value {KBandInput_2_csr_agent_rsp_fifo} {USE_PACKETS} {1};set_instance_parameter_value {KBandInput_2_csr_agent_rsp_fifo} {USE_FILL_LEVEL} {0};set_instance_parameter_value {KBandInput_2_csr_agent_rsp_fifo} {EMPTY_LATENCY} {1};set_instance_parameter_value {KBandInput_2_csr_agent_rsp_fifo} {USE_MEMORY_BLOCKS} {0};set_instance_parameter_value {KBandInput_2_csr_agent_rsp_fifo} {USE_STORE_FORWARD} {0};set_instance_parameter_value {KBandInput_2_csr_agent_rsp_fifo} {USE_ALMOST_FULL_IF} {0};set_instance_parameter_value {KBandInput_2_csr_agent_rsp_fifo} {USE_ALMOST_EMPTY_IF} {0};set_instance_parameter_value {KBandInput_2_csr_agent_rsp_fifo} {ENABLE_EXPLICIT_MAXCHANNEL} {false};set_instance_parameter_value {KBandInput_2_csr_agent_rsp_fifo} {EXPLICIT_MAXCHANNEL} {0};set_instance_parameter_value {KBandInput_2_csr_agent_rsp_fifo} {SYNC_RESET} {0};add_instance {KBandOutput_descriptor_slave_agent} {altera_merlin_slave_agent};set_instance_parameter_value {KBandOutput_descriptor_slave_agent} {PKT_ORI_BURST_SIZE_H} {221};set_instance_parameter_value {KBandOutput_descriptor_slave_agent} {PKT_ORI_BURST_SIZE_L} {219};set_instance_parameter_value {KBandOutput_descriptor_slave_agent} {PKT_RESPONSE_STATUS_H} {218};set_instance_parameter_value {KBandOutput_descriptor_slave_agent} {PKT_RESPONSE_STATUS_L} {217};set_instance_parameter_value {KBandOutput_descriptor_slave_agent} {PKT_BURST_SIZE_H} {194};set_instance_parameter_value {KBandOutput_descriptor_slave_agent} {PKT_BURST_SIZE_L} {192};set_instance_parameter_value {KBandOutput_descriptor_slave_agent} {PKT_TRANS_LOCK} {180};set_instance_parameter_value {KBandOutput_descriptor_slave_agent} {PKT_BEGIN_BURST} {199};set_instance_parameter_value {KBandOutput_descriptor_slave_agent} {PKT_PROTECTION_H} {212};set_instance_parameter_value {KBandOutput_descriptor_slave_agent} {PKT_PROTECTION_L} {210};set_instance_parameter_value {KBandOutput_descriptor_slave_agent} {PKT_BURSTWRAP_H} {191};set_instance_parameter_value {KBandOutput_descriptor_slave_agent} {PKT_BURSTWRAP_L} {191};set_instance_parameter_value {KBandOutput_descriptor_slave_agent} {PKT_BYTE_CNT_H} {190};set_instance_parameter_value {KBandOutput_descriptor_slave_agent} {PKT_BYTE_CNT_L} {182};set_instance_parameter_value {KBandOutput_descriptor_slave_agent} {PKT_ADDR_H} {175};set_instance_parameter_value {KBandOutput_descriptor_slave_agent} {PKT_ADDR_L} {144};set_instance_parameter_value {KBandOutput_descriptor_slave_agent} {PKT_TRANS_COMPRESSED_READ} {176};set_instance_parameter_value {KBandOutput_descriptor_slave_agent} {PKT_TRANS_POSTED} {177};set_instance_parameter_value {KBandOutput_descriptor_slave_agent} {PKT_TRANS_WRITE} {178};set_instance_parameter_value {KBandOutput_descriptor_slave_agent} {PKT_TRANS_READ} {179};set_instance_parameter_value {KBandOutput_descriptor_slave_agent} {PKT_DATA_H} {127};set_instance_parameter_value {KBandOutput_descriptor_slave_agent} {PKT_DATA_L} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_agent} {PKT_BYTEEN_H} {143};set_instance_parameter_value {KBandOutput_descriptor_slave_agent} {PKT_BYTEEN_L} {128};set_instance_parameter_value {KBandOutput_descriptor_slave_agent} {PKT_SRC_ID_H} {204};set_instance_parameter_value {KBandOutput_descriptor_slave_agent} {PKT_SRC_ID_L} {201};set_instance_parameter_value {KBandOutput_descriptor_slave_agent} {PKT_DEST_ID_H} {208};set_instance_parameter_value {KBandOutput_descriptor_slave_agent} {PKT_DEST_ID_L} {205};set_instance_parameter_value {KBandOutput_descriptor_slave_agent} {PKT_SYMBOL_W} {8};set_instance_parameter_value {KBandOutput_descriptor_slave_agent} {ST_CHANNEL_W} {11};set_instance_parameter_value {KBandOutput_descriptor_slave_agent} {ST_DATA_W} {231};set_instance_parameter_value {KBandOutput_descriptor_slave_agent} {AVS_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_agent} {AVS_BURSTCOUNT_W} {5};set_instance_parameter_value {KBandOutput_descriptor_slave_agent} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_agent} {MERLIN_PACKET_FORMAT} {wunique(230) domain(229:228) snoop(227:224) barrier(223:222) ori_burst_size(221:219) response_status(218:217) cache(216:213) protection(212:210) thread_id(209) dest_id(208:205) src_id(204:201) qos(200) begin_burst(199) data_sideband(198) addr_sideband(197) burst_type(196:195) burst_size(194:192) burstwrap(191) byte_cnt(190:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)};set_instance_parameter_value {KBandOutput_descriptor_slave_agent} {SUPPRESS_0_BYTEEN_CMD} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_agent} {PREVENT_FIFO_OVERFLOW} {1};set_instance_parameter_value {KBandOutput_descriptor_slave_agent} {MAX_BYTE_CNT} {16};set_instance_parameter_value {KBandOutput_descriptor_slave_agent} {MAX_BURSTWRAP} {1};set_instance_parameter_value {KBandOutput_descriptor_slave_agent} {ID} {6};set_instance_parameter_value {KBandOutput_descriptor_slave_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_agent} {ECC_ENABLE} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_agent} {SYNC_RESET} {0};add_instance {KBandOutput_descriptor_slave_agent_rsp_fifo} {altera_avalon_sc_fifo};set_instance_parameter_value {KBandOutput_descriptor_slave_agent_rsp_fifo} {SYMBOLS_PER_BEAT} {1};set_instance_parameter_value {KBandOutput_descriptor_slave_agent_rsp_fifo} {BITS_PER_SYMBOL} {232};set_instance_parameter_value {KBandOutput_descriptor_slave_agent_rsp_fifo} {FIFO_DEPTH} {2};set_instance_parameter_value {KBandOutput_descriptor_slave_agent_rsp_fifo} {CHANNEL_WIDTH} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_agent_rsp_fifo} {ERROR_WIDTH} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_agent_rsp_fifo} {USE_PACKETS} {1};set_instance_parameter_value {KBandOutput_descriptor_slave_agent_rsp_fifo} {USE_FILL_LEVEL} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_agent_rsp_fifo} {EMPTY_LATENCY} {1};set_instance_parameter_value {KBandOutput_descriptor_slave_agent_rsp_fifo} {USE_MEMORY_BLOCKS} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_agent_rsp_fifo} {USE_STORE_FORWARD} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_agent_rsp_fifo} {USE_ALMOST_FULL_IF} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_agent_rsp_fifo} {USE_ALMOST_EMPTY_IF} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_agent_rsp_fifo} {ENABLE_EXPLICIT_MAXCHANNEL} {false};set_instance_parameter_value {KBandOutput_descriptor_slave_agent_rsp_fifo} {EXPLICIT_MAXCHANNEL} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_agent_rsp_fifo} {SYNC_RESET} {0};add_instance {KBandInput_1_descriptor_slave_agent} {altera_merlin_slave_agent};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent} {PKT_ORI_BURST_SIZE_H} {221};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent} {PKT_ORI_BURST_SIZE_L} {219};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent} {PKT_RESPONSE_STATUS_H} {218};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent} {PKT_RESPONSE_STATUS_L} {217};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent} {PKT_BURST_SIZE_H} {194};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent} {PKT_BURST_SIZE_L} {192};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent} {PKT_TRANS_LOCK} {180};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent} {PKT_BEGIN_BURST} {199};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent} {PKT_PROTECTION_H} {212};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent} {PKT_PROTECTION_L} {210};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent} {PKT_BURSTWRAP_H} {191};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent} {PKT_BURSTWRAP_L} {191};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent} {PKT_BYTE_CNT_H} {190};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent} {PKT_BYTE_CNT_L} {182};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent} {PKT_ADDR_H} {175};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent} {PKT_ADDR_L} {144};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent} {PKT_TRANS_COMPRESSED_READ} {176};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent} {PKT_TRANS_POSTED} {177};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent} {PKT_TRANS_WRITE} {178};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent} {PKT_TRANS_READ} {179};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent} {PKT_DATA_H} {127};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent} {PKT_DATA_L} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent} {PKT_BYTEEN_H} {143};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent} {PKT_BYTEEN_L} {128};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent} {PKT_SRC_ID_H} {204};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent} {PKT_SRC_ID_L} {201};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent} {PKT_DEST_ID_H} {208};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent} {PKT_DEST_ID_L} {205};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent} {PKT_SYMBOL_W} {8};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent} {ST_CHANNEL_W} {11};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent} {ST_DATA_W} {231};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent} {AVS_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent} {AVS_BURSTCOUNT_W} {5};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent} {MERLIN_PACKET_FORMAT} {wunique(230) domain(229:228) snoop(227:224) barrier(223:222) ori_burst_size(221:219) response_status(218:217) cache(216:213) protection(212:210) thread_id(209) dest_id(208:205) src_id(204:201) qos(200) begin_burst(199) data_sideband(198) addr_sideband(197) burst_type(196:195) burst_size(194:192) burstwrap(191) byte_cnt(190:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent} {SUPPRESS_0_BYTEEN_CMD} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent} {PREVENT_FIFO_OVERFLOW} {1};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent} {MAX_BYTE_CNT} {16};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent} {MAX_BURSTWRAP} {1};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent} {ID} {2};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent} {ECC_ENABLE} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent} {SYNC_RESET} {0};add_instance {KBandInput_1_descriptor_slave_agent_rsp_fifo} {altera_avalon_sc_fifo};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent_rsp_fifo} {SYMBOLS_PER_BEAT} {1};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent_rsp_fifo} {BITS_PER_SYMBOL} {232};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent_rsp_fifo} {FIFO_DEPTH} {2};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent_rsp_fifo} {CHANNEL_WIDTH} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent_rsp_fifo} {ERROR_WIDTH} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent_rsp_fifo} {USE_PACKETS} {1};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent_rsp_fifo} {USE_FILL_LEVEL} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent_rsp_fifo} {EMPTY_LATENCY} {1};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent_rsp_fifo} {USE_MEMORY_BLOCKS} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent_rsp_fifo} {USE_STORE_FORWARD} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent_rsp_fifo} {USE_ALMOST_FULL_IF} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent_rsp_fifo} {USE_ALMOST_EMPTY_IF} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent_rsp_fifo} {ENABLE_EXPLICIT_MAXCHANNEL} {false};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent_rsp_fifo} {EXPLICIT_MAXCHANNEL} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_agent_rsp_fifo} {SYNC_RESET} {0};add_instance {KBandInput_2_descriptor_slave_agent} {altera_merlin_slave_agent};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent} {PKT_ORI_BURST_SIZE_H} {221};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent} {PKT_ORI_BURST_SIZE_L} {219};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent} {PKT_RESPONSE_STATUS_H} {218};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent} {PKT_RESPONSE_STATUS_L} {217};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent} {PKT_BURST_SIZE_H} {194};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent} {PKT_BURST_SIZE_L} {192};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent} {PKT_TRANS_LOCK} {180};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent} {PKT_BEGIN_BURST} {199};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent} {PKT_PROTECTION_H} {212};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent} {PKT_PROTECTION_L} {210};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent} {PKT_BURSTWRAP_H} {191};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent} {PKT_BURSTWRAP_L} {191};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent} {PKT_BYTE_CNT_H} {190};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent} {PKT_BYTE_CNT_L} {182};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent} {PKT_ADDR_H} {175};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent} {PKT_ADDR_L} {144};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent} {PKT_TRANS_COMPRESSED_READ} {176};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent} {PKT_TRANS_POSTED} {177};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent} {PKT_TRANS_WRITE} {178};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent} {PKT_TRANS_READ} {179};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent} {PKT_DATA_H} {127};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent} {PKT_DATA_L} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent} {PKT_BYTEEN_H} {143};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent} {PKT_BYTEEN_L} {128};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent} {PKT_SRC_ID_H} {204};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent} {PKT_SRC_ID_L} {201};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent} {PKT_DEST_ID_H} {208};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent} {PKT_DEST_ID_L} {205};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent} {PKT_SYMBOL_W} {8};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent} {ST_CHANNEL_W} {11};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent} {ST_DATA_W} {231};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent} {AVS_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent} {AVS_BURSTCOUNT_W} {5};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent} {MERLIN_PACKET_FORMAT} {wunique(230) domain(229:228) snoop(227:224) barrier(223:222) ori_burst_size(221:219) response_status(218:217) cache(216:213) protection(212:210) thread_id(209) dest_id(208:205) src_id(204:201) qos(200) begin_burst(199) data_sideband(198) addr_sideband(197) burst_type(196:195) burst_size(194:192) burstwrap(191) byte_cnt(190:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent} {SUPPRESS_0_BYTEEN_CMD} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent} {PREVENT_FIFO_OVERFLOW} {1};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent} {MAX_BYTE_CNT} {16};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent} {MAX_BURSTWRAP} {1};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent} {ID} {4};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent} {ECC_ENABLE} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent} {SYNC_RESET} {0};add_instance {KBandInput_2_descriptor_slave_agent_rsp_fifo} {altera_avalon_sc_fifo};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent_rsp_fifo} {SYMBOLS_PER_BEAT} {1};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent_rsp_fifo} {BITS_PER_SYMBOL} {232};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent_rsp_fifo} {FIFO_DEPTH} {2};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent_rsp_fifo} {CHANNEL_WIDTH} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent_rsp_fifo} {ERROR_WIDTH} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent_rsp_fifo} {USE_PACKETS} {1};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent_rsp_fifo} {USE_FILL_LEVEL} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent_rsp_fifo} {EMPTY_LATENCY} {1};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent_rsp_fifo} {USE_MEMORY_BLOCKS} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent_rsp_fifo} {USE_STORE_FORWARD} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent_rsp_fifo} {USE_ALMOST_FULL_IF} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent_rsp_fifo} {USE_ALMOST_EMPTY_IF} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent_rsp_fifo} {ENABLE_EXPLICIT_MAXCHANNEL} {false};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent_rsp_fifo} {EXPLICIT_MAXCHANNEL} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_agent_rsp_fifo} {SYNC_RESET} {0};add_instance {onchip_mem_LW_s1_agent} {altera_merlin_slave_agent};set_instance_parameter_value {onchip_mem_LW_s1_agent} {PKT_ORI_BURST_SIZE_H} {113};set_instance_parameter_value {onchip_mem_LW_s1_agent} {PKT_ORI_BURST_SIZE_L} {111};set_instance_parameter_value {onchip_mem_LW_s1_agent} {PKT_RESPONSE_STATUS_H} {110};set_instance_parameter_value {onchip_mem_LW_s1_agent} {PKT_RESPONSE_STATUS_L} {109};set_instance_parameter_value {onchip_mem_LW_s1_agent} {PKT_BURST_SIZE_H} {86};set_instance_parameter_value {onchip_mem_LW_s1_agent} {PKT_BURST_SIZE_L} {84};set_instance_parameter_value {onchip_mem_LW_s1_agent} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {onchip_mem_LW_s1_agent} {PKT_BEGIN_BURST} {91};set_instance_parameter_value {onchip_mem_LW_s1_agent} {PKT_PROTECTION_H} {104};set_instance_parameter_value {onchip_mem_LW_s1_agent} {PKT_PROTECTION_L} {102};set_instance_parameter_value {onchip_mem_LW_s1_agent} {PKT_BURSTWRAP_H} {83};set_instance_parameter_value {onchip_mem_LW_s1_agent} {PKT_BURSTWRAP_L} {83};set_instance_parameter_value {onchip_mem_LW_s1_agent} {PKT_BYTE_CNT_H} {82};set_instance_parameter_value {onchip_mem_LW_s1_agent} {PKT_BYTE_CNT_L} {74};set_instance_parameter_value {onchip_mem_LW_s1_agent} {PKT_ADDR_H} {67};set_instance_parameter_value {onchip_mem_LW_s1_agent} {PKT_ADDR_L} {36};set_instance_parameter_value {onchip_mem_LW_s1_agent} {PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {onchip_mem_LW_s1_agent} {PKT_TRANS_POSTED} {69};set_instance_parameter_value {onchip_mem_LW_s1_agent} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {onchip_mem_LW_s1_agent} {PKT_TRANS_READ} {71};set_instance_parameter_value {onchip_mem_LW_s1_agent} {PKT_DATA_H} {31};set_instance_parameter_value {onchip_mem_LW_s1_agent} {PKT_DATA_L} {0};set_instance_parameter_value {onchip_mem_LW_s1_agent} {PKT_BYTEEN_H} {35};set_instance_parameter_value {onchip_mem_LW_s1_agent} {PKT_BYTEEN_L} {32};set_instance_parameter_value {onchip_mem_LW_s1_agent} {PKT_SRC_ID_H} {96};set_instance_parameter_value {onchip_mem_LW_s1_agent} {PKT_SRC_ID_L} {93};set_instance_parameter_value {onchip_mem_LW_s1_agent} {PKT_DEST_ID_H} {100};set_instance_parameter_value {onchip_mem_LW_s1_agent} {PKT_DEST_ID_L} {97};set_instance_parameter_value {onchip_mem_LW_s1_agent} {PKT_SYMBOL_W} {8};set_instance_parameter_value {onchip_mem_LW_s1_agent} {ST_CHANNEL_W} {11};set_instance_parameter_value {onchip_mem_LW_s1_agent} {ST_DATA_W} {123};set_instance_parameter_value {onchip_mem_LW_s1_agent} {AVS_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {onchip_mem_LW_s1_agent} {AVS_BURSTCOUNT_W} {3};set_instance_parameter_value {onchip_mem_LW_s1_agent} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {onchip_mem_LW_s1_agent} {MERLIN_PACKET_FORMAT} {wunique(122) domain(121:120) snoop(119:116) barrier(115:114) ori_burst_size(113:111) response_status(110:109) cache(108:105) protection(104:102) thread_id(101) dest_id(100:97) src_id(96:93) qos(92) begin_burst(91) data_sideband(90) addr_sideband(89) burst_type(88:87) burst_size(86:84) burstwrap(83) byte_cnt(82:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {onchip_mem_LW_s1_agent} {SUPPRESS_0_BYTEEN_CMD} {1};set_instance_parameter_value {onchip_mem_LW_s1_agent} {PREVENT_FIFO_OVERFLOW} {1};set_instance_parameter_value {onchip_mem_LW_s1_agent} {MAX_BYTE_CNT} {4};set_instance_parameter_value {onchip_mem_LW_s1_agent} {MAX_BURSTWRAP} {1};set_instance_parameter_value {onchip_mem_LW_s1_agent} {ID} {9};set_instance_parameter_value {onchip_mem_LW_s1_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {onchip_mem_LW_s1_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {onchip_mem_LW_s1_agent} {ECC_ENABLE} {0};set_instance_parameter_value {onchip_mem_LW_s1_agent} {SYNC_RESET} {0};add_instance {onchip_mem_LW_s1_agent_rsp_fifo} {altera_avalon_sc_fifo};set_instance_parameter_value {onchip_mem_LW_s1_agent_rsp_fifo} {SYMBOLS_PER_BEAT} {1};set_instance_parameter_value {onchip_mem_LW_s1_agent_rsp_fifo} {BITS_PER_SYMBOL} {124};set_instance_parameter_value {onchip_mem_LW_s1_agent_rsp_fifo} {FIFO_DEPTH} {2};set_instance_parameter_value {onchip_mem_LW_s1_agent_rsp_fifo} {CHANNEL_WIDTH} {0};set_instance_parameter_value {onchip_mem_LW_s1_agent_rsp_fifo} {ERROR_WIDTH} {0};set_instance_parameter_value {onchip_mem_LW_s1_agent_rsp_fifo} {USE_PACKETS} {1};set_instance_parameter_value {onchip_mem_LW_s1_agent_rsp_fifo} {USE_FILL_LEVEL} {0};set_instance_parameter_value {onchip_mem_LW_s1_agent_rsp_fifo} {EMPTY_LATENCY} {1};set_instance_parameter_value {onchip_mem_LW_s1_agent_rsp_fifo} {USE_MEMORY_BLOCKS} {0};set_instance_parameter_value {onchip_mem_LW_s1_agent_rsp_fifo} {USE_STORE_FORWARD} {0};set_instance_parameter_value {onchip_mem_LW_s1_agent_rsp_fifo} {USE_ALMOST_FULL_IF} {0};set_instance_parameter_value {onchip_mem_LW_s1_agent_rsp_fifo} {USE_ALMOST_EMPTY_IF} {0};set_instance_parameter_value {onchip_mem_LW_s1_agent_rsp_fifo} {ENABLE_EXPLICIT_MAXCHANNEL} {false};set_instance_parameter_value {onchip_mem_LW_s1_agent_rsp_fifo} {EXPLICIT_MAXCHANNEL} {0};set_instance_parameter_value {onchip_mem_LW_s1_agent_rsp_fifo} {SYNC_RESET} {0};add_instance {pio_0_s1_agent} {altera_merlin_slave_agent};set_instance_parameter_value {pio_0_s1_agent} {PKT_ORI_BURST_SIZE_H} {113};set_instance_parameter_value {pio_0_s1_agent} {PKT_ORI_BURST_SIZE_L} {111};set_instance_parameter_value {pio_0_s1_agent} {PKT_RESPONSE_STATUS_H} {110};set_instance_parameter_value {pio_0_s1_agent} {PKT_RESPONSE_STATUS_L} {109};set_instance_parameter_value {pio_0_s1_agent} {PKT_BURST_SIZE_H} {86};set_instance_parameter_value {pio_0_s1_agent} {PKT_BURST_SIZE_L} {84};set_instance_parameter_value {pio_0_s1_agent} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {pio_0_s1_agent} {PKT_BEGIN_BURST} {91};set_instance_parameter_value {pio_0_s1_agent} {PKT_PROTECTION_H} {104};set_instance_parameter_value {pio_0_s1_agent} {PKT_PROTECTION_L} {102};set_instance_parameter_value {pio_0_s1_agent} {PKT_BURSTWRAP_H} {83};set_instance_parameter_value {pio_0_s1_agent} {PKT_BURSTWRAP_L} {83};set_instance_parameter_value {pio_0_s1_agent} {PKT_BYTE_CNT_H} {82};set_instance_parameter_value {pio_0_s1_agent} {PKT_BYTE_CNT_L} {74};set_instance_parameter_value {pio_0_s1_agent} {PKT_ADDR_H} {67};set_instance_parameter_value {pio_0_s1_agent} {PKT_ADDR_L} {36};set_instance_parameter_value {pio_0_s1_agent} {PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {pio_0_s1_agent} {PKT_TRANS_POSTED} {69};set_instance_parameter_value {pio_0_s1_agent} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {pio_0_s1_agent} {PKT_TRANS_READ} {71};set_instance_parameter_value {pio_0_s1_agent} {PKT_DATA_H} {31};set_instance_parameter_value {pio_0_s1_agent} {PKT_DATA_L} {0};set_instance_parameter_value {pio_0_s1_agent} {PKT_BYTEEN_H} {35};set_instance_parameter_value {pio_0_s1_agent} {PKT_BYTEEN_L} {32};set_instance_parameter_value {pio_0_s1_agent} {PKT_SRC_ID_H} {96};set_instance_parameter_value {pio_0_s1_agent} {PKT_SRC_ID_L} {93};set_instance_parameter_value {pio_0_s1_agent} {PKT_DEST_ID_H} {100};set_instance_parameter_value {pio_0_s1_agent} {PKT_DEST_ID_L} {97};set_instance_parameter_value {pio_0_s1_agent} {PKT_SYMBOL_W} {8};set_instance_parameter_value {pio_0_s1_agent} {ST_CHANNEL_W} {11};set_instance_parameter_value {pio_0_s1_agent} {ST_DATA_W} {123};set_instance_parameter_value {pio_0_s1_agent} {AVS_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {pio_0_s1_agent} {AVS_BURSTCOUNT_W} {3};set_instance_parameter_value {pio_0_s1_agent} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {pio_0_s1_agent} {MERLIN_PACKET_FORMAT} {wunique(122) domain(121:120) snoop(119:116) barrier(115:114) ori_burst_size(113:111) response_status(110:109) cache(108:105) protection(104:102) thread_id(101) dest_id(100:97) src_id(96:93) qos(92) begin_burst(91) data_sideband(90) addr_sideband(89) burst_type(88:87) burst_size(86:84) burstwrap(83) byte_cnt(82:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {pio_0_s1_agent} {SUPPRESS_0_BYTEEN_CMD} {1};set_instance_parameter_value {pio_0_s1_agent} {PREVENT_FIFO_OVERFLOW} {1};set_instance_parameter_value {pio_0_s1_agent} {MAX_BYTE_CNT} {4};set_instance_parameter_value {pio_0_s1_agent} {MAX_BURSTWRAP} {1};set_instance_parameter_value {pio_0_s1_agent} {ID} {10};set_instance_parameter_value {pio_0_s1_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {pio_0_s1_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {pio_0_s1_agent} {ECC_ENABLE} {0};set_instance_parameter_value {pio_0_s1_agent} {SYNC_RESET} {0};add_instance {pio_0_s1_agent_rsp_fifo} {altera_avalon_sc_fifo};set_instance_parameter_value {pio_0_s1_agent_rsp_fifo} {SYMBOLS_PER_BEAT} {1};set_instance_parameter_value {pio_0_s1_agent_rsp_fifo} {BITS_PER_SYMBOL} {124};set_instance_parameter_value {pio_0_s1_agent_rsp_fifo} {FIFO_DEPTH} {2};set_instance_parameter_value {pio_0_s1_agent_rsp_fifo} {CHANNEL_WIDTH} {0};set_instance_parameter_value {pio_0_s1_agent_rsp_fifo} {ERROR_WIDTH} {0};set_instance_parameter_value {pio_0_s1_agent_rsp_fifo} {USE_PACKETS} {1};set_instance_parameter_value {pio_0_s1_agent_rsp_fifo} {USE_FILL_LEVEL} {0};set_instance_parameter_value {pio_0_s1_agent_rsp_fifo} {EMPTY_LATENCY} {1};set_instance_parameter_value {pio_0_s1_agent_rsp_fifo} {USE_MEMORY_BLOCKS} {0};set_instance_parameter_value {pio_0_s1_agent_rsp_fifo} {USE_STORE_FORWARD} {0};set_instance_parameter_value {pio_0_s1_agent_rsp_fifo} {USE_ALMOST_FULL_IF} {0};set_instance_parameter_value {pio_0_s1_agent_rsp_fifo} {USE_ALMOST_EMPTY_IF} {0};set_instance_parameter_value {pio_0_s1_agent_rsp_fifo} {ENABLE_EXPLICIT_MAXCHANNEL} {false};set_instance_parameter_value {pio_0_s1_agent_rsp_fifo} {EXPLICIT_MAXCHANNEL} {0};set_instance_parameter_value {pio_0_s1_agent_rsp_fifo} {SYNC_RESET} {0};add_instance {onchip_mem_LW2_s1_agent} {altera_merlin_slave_agent};set_instance_parameter_value {onchip_mem_LW2_s1_agent} {PKT_ORI_BURST_SIZE_H} {113};set_instance_parameter_value {onchip_mem_LW2_s1_agent} {PKT_ORI_BURST_SIZE_L} {111};set_instance_parameter_value {onchip_mem_LW2_s1_agent} {PKT_RESPONSE_STATUS_H} {110};set_instance_parameter_value {onchip_mem_LW2_s1_agent} {PKT_RESPONSE_STATUS_L} {109};set_instance_parameter_value {onchip_mem_LW2_s1_agent} {PKT_BURST_SIZE_H} {86};set_instance_parameter_value {onchip_mem_LW2_s1_agent} {PKT_BURST_SIZE_L} {84};set_instance_parameter_value {onchip_mem_LW2_s1_agent} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {onchip_mem_LW2_s1_agent} {PKT_BEGIN_BURST} {91};set_instance_parameter_value {onchip_mem_LW2_s1_agent} {PKT_PROTECTION_H} {104};set_instance_parameter_value {onchip_mem_LW2_s1_agent} {PKT_PROTECTION_L} {102};set_instance_parameter_value {onchip_mem_LW2_s1_agent} {PKT_BURSTWRAP_H} {83};set_instance_parameter_value {onchip_mem_LW2_s1_agent} {PKT_BURSTWRAP_L} {83};set_instance_parameter_value {onchip_mem_LW2_s1_agent} {PKT_BYTE_CNT_H} {82};set_instance_parameter_value {onchip_mem_LW2_s1_agent} {PKT_BYTE_CNT_L} {74};set_instance_parameter_value {onchip_mem_LW2_s1_agent} {PKT_ADDR_H} {67};set_instance_parameter_value {onchip_mem_LW2_s1_agent} {PKT_ADDR_L} {36};set_instance_parameter_value {onchip_mem_LW2_s1_agent} {PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {onchip_mem_LW2_s1_agent} {PKT_TRANS_POSTED} {69};set_instance_parameter_value {onchip_mem_LW2_s1_agent} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {onchip_mem_LW2_s1_agent} {PKT_TRANS_READ} {71};set_instance_parameter_value {onchip_mem_LW2_s1_agent} {PKT_DATA_H} {31};set_instance_parameter_value {onchip_mem_LW2_s1_agent} {PKT_DATA_L} {0};set_instance_parameter_value {onchip_mem_LW2_s1_agent} {PKT_BYTEEN_H} {35};set_instance_parameter_value {onchip_mem_LW2_s1_agent} {PKT_BYTEEN_L} {32};set_instance_parameter_value {onchip_mem_LW2_s1_agent} {PKT_SRC_ID_H} {96};set_instance_parameter_value {onchip_mem_LW2_s1_agent} {PKT_SRC_ID_L} {93};set_instance_parameter_value {onchip_mem_LW2_s1_agent} {PKT_DEST_ID_H} {100};set_instance_parameter_value {onchip_mem_LW2_s1_agent} {PKT_DEST_ID_L} {97};set_instance_parameter_value {onchip_mem_LW2_s1_agent} {PKT_SYMBOL_W} {8};set_instance_parameter_value {onchip_mem_LW2_s1_agent} {ST_CHANNEL_W} {11};set_instance_parameter_value {onchip_mem_LW2_s1_agent} {ST_DATA_W} {123};set_instance_parameter_value {onchip_mem_LW2_s1_agent} {AVS_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {onchip_mem_LW2_s1_agent} {AVS_BURSTCOUNT_W} {3};set_instance_parameter_value {onchip_mem_LW2_s1_agent} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {onchip_mem_LW2_s1_agent} {MERLIN_PACKET_FORMAT} {wunique(122) domain(121:120) snoop(119:116) barrier(115:114) ori_burst_size(113:111) response_status(110:109) cache(108:105) protection(104:102) thread_id(101) dest_id(100:97) src_id(96:93) qos(92) begin_burst(91) data_sideband(90) addr_sideband(89) burst_type(88:87) burst_size(86:84) burstwrap(83) byte_cnt(82:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {onchip_mem_LW2_s1_agent} {SUPPRESS_0_BYTEEN_CMD} {1};set_instance_parameter_value {onchip_mem_LW2_s1_agent} {PREVENT_FIFO_OVERFLOW} {1};set_instance_parameter_value {onchip_mem_LW2_s1_agent} {MAX_BYTE_CNT} {4};set_instance_parameter_value {onchip_mem_LW2_s1_agent} {MAX_BURSTWRAP} {1};set_instance_parameter_value {onchip_mem_LW2_s1_agent} {ID} {8};set_instance_parameter_value {onchip_mem_LW2_s1_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {onchip_mem_LW2_s1_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {onchip_mem_LW2_s1_agent} {ECC_ENABLE} {0};set_instance_parameter_value {onchip_mem_LW2_s1_agent} {SYNC_RESET} {0};add_instance {onchip_mem_LW2_s1_agent_rsp_fifo} {altera_avalon_sc_fifo};set_instance_parameter_value {onchip_mem_LW2_s1_agent_rsp_fifo} {SYMBOLS_PER_BEAT} {1};set_instance_parameter_value {onchip_mem_LW2_s1_agent_rsp_fifo} {BITS_PER_SYMBOL} {124};set_instance_parameter_value {onchip_mem_LW2_s1_agent_rsp_fifo} {FIFO_DEPTH} {2};set_instance_parameter_value {onchip_mem_LW2_s1_agent_rsp_fifo} {CHANNEL_WIDTH} {0};set_instance_parameter_value {onchip_mem_LW2_s1_agent_rsp_fifo} {ERROR_WIDTH} {0};set_instance_parameter_value {onchip_mem_LW2_s1_agent_rsp_fifo} {USE_PACKETS} {1};set_instance_parameter_value {onchip_mem_LW2_s1_agent_rsp_fifo} {USE_FILL_LEVEL} {0};set_instance_parameter_value {onchip_mem_LW2_s1_agent_rsp_fifo} {EMPTY_LATENCY} {1};set_instance_parameter_value {onchip_mem_LW2_s1_agent_rsp_fifo} {USE_MEMORY_BLOCKS} {0};set_instance_parameter_value {onchip_mem_LW2_s1_agent_rsp_fifo} {USE_STORE_FORWARD} {0};set_instance_parameter_value {onchip_mem_LW2_s1_agent_rsp_fifo} {USE_ALMOST_FULL_IF} {0};set_instance_parameter_value {onchip_mem_LW2_s1_agent_rsp_fifo} {USE_ALMOST_EMPTY_IF} {0};set_instance_parameter_value {onchip_mem_LW2_s1_agent_rsp_fifo} {ENABLE_EXPLICIT_MAXCHANNEL} {false};set_instance_parameter_value {onchip_mem_LW2_s1_agent_rsp_fifo} {EXPLICIT_MAXCHANNEL} {0};set_instance_parameter_value {onchip_mem_LW2_s1_agent_rsp_fifo} {SYNC_RESET} {0};add_instance {DDR_s0_agent} {altera_merlin_slave_agent};set_instance_parameter_value {DDR_s0_agent} {PKT_ORI_BURST_SIZE_H} {221};set_instance_parameter_value {DDR_s0_agent} {PKT_ORI_BURST_SIZE_L} {219};set_instance_parameter_value {DDR_s0_agent} {PKT_RESPONSE_STATUS_H} {218};set_instance_parameter_value {DDR_s0_agent} {PKT_RESPONSE_STATUS_L} {217};set_instance_parameter_value {DDR_s0_agent} {PKT_BURST_SIZE_H} {194};set_instance_parameter_value {DDR_s0_agent} {PKT_BURST_SIZE_L} {192};set_instance_parameter_value {DDR_s0_agent} {PKT_TRANS_LOCK} {180};set_instance_parameter_value {DDR_s0_agent} {PKT_BEGIN_BURST} {199};set_instance_parameter_value {DDR_s0_agent} {PKT_PROTECTION_H} {212};set_instance_parameter_value {DDR_s0_agent} {PKT_PROTECTION_L} {210};set_instance_parameter_value {DDR_s0_agent} {PKT_BURSTWRAP_H} {191};set_instance_parameter_value {DDR_s0_agent} {PKT_BURSTWRAP_L} {191};set_instance_parameter_value {DDR_s0_agent} {PKT_BYTE_CNT_H} {190};set_instance_parameter_value {DDR_s0_agent} {PKT_BYTE_CNT_L} {182};set_instance_parameter_value {DDR_s0_agent} {PKT_ADDR_H} {175};set_instance_parameter_value {DDR_s0_agent} {PKT_ADDR_L} {144};set_instance_parameter_value {DDR_s0_agent} {PKT_TRANS_COMPRESSED_READ} {176};set_instance_parameter_value {DDR_s0_agent} {PKT_TRANS_POSTED} {177};set_instance_parameter_value {DDR_s0_agent} {PKT_TRANS_WRITE} {178};set_instance_parameter_value {DDR_s0_agent} {PKT_TRANS_READ} {179};set_instance_parameter_value {DDR_s0_agent} {PKT_DATA_H} {127};set_instance_parameter_value {DDR_s0_agent} {PKT_DATA_L} {0};set_instance_parameter_value {DDR_s0_agent} {PKT_BYTEEN_H} {143};set_instance_parameter_value {DDR_s0_agent} {PKT_BYTEEN_L} {128};set_instance_parameter_value {DDR_s0_agent} {PKT_SRC_ID_H} {204};set_instance_parameter_value {DDR_s0_agent} {PKT_SRC_ID_L} {201};set_instance_parameter_value {DDR_s0_agent} {PKT_DEST_ID_H} {208};set_instance_parameter_value {DDR_s0_agent} {PKT_DEST_ID_L} {205};set_instance_parameter_value {DDR_s0_agent} {PKT_SYMBOL_W} {8};set_instance_parameter_value {DDR_s0_agent} {ST_CHANNEL_W} {11};set_instance_parameter_value {DDR_s0_agent} {ST_DATA_W} {231};set_instance_parameter_value {DDR_s0_agent} {AVS_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {DDR_s0_agent} {AVS_BURSTCOUNT_W} {9};set_instance_parameter_value {DDR_s0_agent} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {DDR_s0_agent} {MERLIN_PACKET_FORMAT} {wunique(230) domain(229:228) snoop(227:224) barrier(223:222) ori_burst_size(221:219) response_status(218:217) cache(216:213) protection(212:210) thread_id(209) dest_id(208:205) src_id(204:201) qos(200) begin_burst(199) data_sideband(198) addr_sideband(197) burst_type(196:195) burst_size(194:192) burstwrap(191) byte_cnt(190:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)};set_instance_parameter_value {DDR_s0_agent} {SUPPRESS_0_BYTEEN_CMD} {0};set_instance_parameter_value {DDR_s0_agent} {PREVENT_FIFO_OVERFLOW} {1};set_instance_parameter_value {DDR_s0_agent} {MAX_BYTE_CNT} {256};set_instance_parameter_value {DDR_s0_agent} {MAX_BURSTWRAP} {1};set_instance_parameter_value {DDR_s0_agent} {ID} {0};set_instance_parameter_value {DDR_s0_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {DDR_s0_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {DDR_s0_agent} {ECC_ENABLE} {0};set_instance_parameter_value {DDR_s0_agent} {SYNC_RESET} {0};add_instance {DDR_s0_agent_rsp_fifo} {altera_avalon_sc_fifo};set_instance_parameter_value {DDR_s0_agent_rsp_fifo} {SYMBOLS_PER_BEAT} {1};set_instance_parameter_value {DDR_s0_agent_rsp_fifo} {BITS_PER_SYMBOL} {232};set_instance_parameter_value {DDR_s0_agent_rsp_fifo} {FIFO_DEPTH} {5};set_instance_parameter_value {DDR_s0_agent_rsp_fifo} {CHANNEL_WIDTH} {0};set_instance_parameter_value {DDR_s0_agent_rsp_fifo} {ERROR_WIDTH} {0};set_instance_parameter_value {DDR_s0_agent_rsp_fifo} {USE_PACKETS} {1};set_instance_parameter_value {DDR_s0_agent_rsp_fifo} {USE_FILL_LEVEL} {0};set_instance_parameter_value {DDR_s0_agent_rsp_fifo} {EMPTY_LATENCY} {1};set_instance_parameter_value {DDR_s0_agent_rsp_fifo} {USE_MEMORY_BLOCKS} {0};set_instance_parameter_value {DDR_s0_agent_rsp_fifo} {USE_STORE_FORWARD} {0};set_instance_parameter_value {DDR_s0_agent_rsp_fifo} {USE_ALMOST_FULL_IF} {0};set_instance_parameter_value {DDR_s0_agent_rsp_fifo} {USE_ALMOST_EMPTY_IF} {0};set_instance_parameter_value {DDR_s0_agent_rsp_fifo} {ENABLE_EXPLICIT_MAXCHANNEL} {false};set_instance_parameter_value {DDR_s0_agent_rsp_fifo} {EXPLICIT_MAXCHANNEL} {0};set_instance_parameter_value {DDR_s0_agent_rsp_fifo} {SYNC_RESET} {0};add_instance {onchip_mem_FPGA_Slave_s1_agent} {altera_merlin_slave_agent};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent} {PKT_ORI_BURST_SIZE_H} {221};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent} {PKT_ORI_BURST_SIZE_L} {219};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent} {PKT_RESPONSE_STATUS_H} {218};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent} {PKT_RESPONSE_STATUS_L} {217};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent} {PKT_BURST_SIZE_H} {194};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent} {PKT_BURST_SIZE_L} {192};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent} {PKT_TRANS_LOCK} {180};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent} {PKT_BEGIN_BURST} {199};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent} {PKT_PROTECTION_H} {212};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent} {PKT_PROTECTION_L} {210};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent} {PKT_BURSTWRAP_H} {191};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent} {PKT_BURSTWRAP_L} {191};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent} {PKT_BYTE_CNT_H} {190};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent} {PKT_BYTE_CNT_L} {182};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent} {PKT_ADDR_H} {175};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent} {PKT_ADDR_L} {144};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent} {PKT_TRANS_COMPRESSED_READ} {176};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent} {PKT_TRANS_POSTED} {177};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent} {PKT_TRANS_WRITE} {178};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent} {PKT_TRANS_READ} {179};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent} {PKT_DATA_H} {127};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent} {PKT_DATA_L} {0};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent} {PKT_BYTEEN_H} {143};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent} {PKT_BYTEEN_L} {128};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent} {PKT_SRC_ID_H} {204};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent} {PKT_SRC_ID_L} {201};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent} {PKT_DEST_ID_H} {208};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent} {PKT_DEST_ID_L} {205};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent} {PKT_SYMBOL_W} {8};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent} {ST_CHANNEL_W} {11};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent} {ST_DATA_W} {231};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent} {AVS_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent} {AVS_BURSTCOUNT_W} {5};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent} {MERLIN_PACKET_FORMAT} {wunique(230) domain(229:228) snoop(227:224) barrier(223:222) ori_burst_size(221:219) response_status(218:217) cache(216:213) protection(212:210) thread_id(209) dest_id(208:205) src_id(204:201) qos(200) begin_burst(199) data_sideband(198) addr_sideband(197) burst_type(196:195) burst_size(194:192) burstwrap(191) byte_cnt(190:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent} {SUPPRESS_0_BYTEEN_CMD} {0};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent} {PREVENT_FIFO_OVERFLOW} {1};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent} {MAX_BYTE_CNT} {16};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent} {MAX_BURSTWRAP} {1};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent} {ID} {7};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent} {USE_READRESPONSE} {0};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent} {USE_WRITERESPONSE} {0};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent} {ECC_ENABLE} {0};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent} {SYNC_RESET} {0};add_instance {onchip_mem_FPGA_Slave_s1_agent_rsp_fifo} {altera_avalon_sc_fifo};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent_rsp_fifo} {SYMBOLS_PER_BEAT} {1};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent_rsp_fifo} {BITS_PER_SYMBOL} {232};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent_rsp_fifo} {FIFO_DEPTH} {2};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent_rsp_fifo} {CHANNEL_WIDTH} {0};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent_rsp_fifo} {ERROR_WIDTH} {0};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent_rsp_fifo} {USE_PACKETS} {1};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent_rsp_fifo} {USE_FILL_LEVEL} {0};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent_rsp_fifo} {EMPTY_LATENCY} {1};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent_rsp_fifo} {USE_MEMORY_BLOCKS} {0};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent_rsp_fifo} {USE_STORE_FORWARD} {0};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent_rsp_fifo} {USE_ALMOST_FULL_IF} {0};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent_rsp_fifo} {USE_ALMOST_EMPTY_IF} {0};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent_rsp_fifo} {ENABLE_EXPLICIT_MAXCHANNEL} {false};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent_rsp_fifo} {EXPLICIT_MAXCHANNEL} {0};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_agent_rsp_fifo} {SYNC_RESET} {0};add_instance {router} {altera_merlin_router};set_instance_parameter_value {router} {DESTINATION_ID} {9 8 1 3 5 2 4 6 10 };set_instance_parameter_value {router} {CHANNEL_ID} {001000000 100000000 000000010 000000100 000000001 000010000 000100000 000001000 010000000 };set_instance_parameter_value {router} {TYPE_OF_TRANSACTION} {both both both both both write write write both };set_instance_parameter_value {router} {START_ADDRESS} {0x0 0x8000 0x10000 0x10020 0x10040 0x10060 0x10070 0x10080 0x100e0 };set_instance_parameter_value {router} {END_ADDRESS} {0x8000 0x10000 0x10020 0x10040 0x10060 0x10070 0x10080 0x10090 0x100f0 };set_instance_parameter_value {router} {NON_SECURED_TAG} {1 1 1 1 1 1 1 1 1 };set_instance_parameter_value {router} {SECURED_RANGE_PAIRS} {0 0 0 0 0 0 0 0 0 };set_instance_parameter_value {router} {SECURED_RANGE_LIST} {0 0 0 0 0 0 0 0 0 };set_instance_parameter_value {router} {SPAN_OFFSET} {};set_instance_parameter_value {router} {PKT_ADDR_H} {67};set_instance_parameter_value {router} {PKT_ADDR_L} {36};set_instance_parameter_value {router} {PKT_PROTECTION_H} {104};set_instance_parameter_value {router} {PKT_PROTECTION_L} {102};set_instance_parameter_value {router} {PKT_DEST_ID_H} {100};set_instance_parameter_value {router} {PKT_DEST_ID_L} {97};set_instance_parameter_value {router} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router} {PKT_TRANS_READ} {71};set_instance_parameter_value {router} {ST_DATA_W} {123};set_instance_parameter_value {router} {ST_CHANNEL_W} {11};set_instance_parameter_value {router} {DECODER_TYPE} {0};set_instance_parameter_value {router} {DEFAULT_CHANNEL} {6};set_instance_parameter_value {router} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router} {DEFAULT_DESTID} {9};set_instance_parameter_value {router} {MERLIN_PACKET_FORMAT} {wunique(122) domain(121:120) snoop(119:116) barrier(115:114) ori_burst_size(113:111) response_status(110:109) cache(108:105) protection(104:102) thread_id(101) dest_id(100:97) src_id(96:93) qos(92) begin_burst(91) data_sideband(90) addr_sideband(89) burst_type(88:87) burst_size(86:84) burstwrap(83) byte_cnt(82:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router} {SYNC_RESET} {0};add_instance {router_001} {altera_merlin_router};set_instance_parameter_value {router_001} {DESTINATION_ID} {8 0 };set_instance_parameter_value {router_001} {CHANNEL_ID} {01 10 };set_instance_parameter_value {router_001} {TYPE_OF_TRANSACTION} {both both };set_instance_parameter_value {router_001} {START_ADDRESS} {0x8000 0x40000000 };set_instance_parameter_value {router_001} {END_ADDRESS} {0x10000 0x80000000 };set_instance_parameter_value {router_001} {NON_SECURED_TAG} {1 1 };set_instance_parameter_value {router_001} {SECURED_RANGE_PAIRS} {0 0 };set_instance_parameter_value {router_001} {SECURED_RANGE_LIST} {0 0 };set_instance_parameter_value {router_001} {SPAN_OFFSET} {};set_instance_parameter_value {router_001} {PKT_ADDR_H} {40};set_instance_parameter_value {router_001} {PKT_ADDR_L} {9};set_instance_parameter_value {router_001} {PKT_PROTECTION_H} {77};set_instance_parameter_value {router_001} {PKT_PROTECTION_L} {75};set_instance_parameter_value {router_001} {PKT_DEST_ID_H} {73};set_instance_parameter_value {router_001} {PKT_DEST_ID_L} {70};set_instance_parameter_value {router_001} {PKT_TRANS_WRITE} {43};set_instance_parameter_value {router_001} {PKT_TRANS_READ} {44};set_instance_parameter_value {router_001} {ST_DATA_W} {96};set_instance_parameter_value {router_001} {ST_CHANNEL_W} {11};set_instance_parameter_value {router_001} {DECODER_TYPE} {0};set_instance_parameter_value {router_001} {DEFAULT_CHANNEL} {1};set_instance_parameter_value {router_001} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_001} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_001} {DEFAULT_DESTID} {0};set_instance_parameter_value {router_001} {MERLIN_PACKET_FORMAT} {wunique(95) domain(94:93) snoop(92:89) barrier(88:87) ori_burst_size(86:84) response_status(83:82) cache(81:78) protection(77:75) thread_id(74) dest_id(73:70) src_id(69:66) qos(65) begin_burst(64) data_sideband(63) addr_sideband(62) burst_type(61:60) burst_size(59:57) burstwrap(56) byte_cnt(55:47) trans_exclusive(46) trans_lock(45) trans_read(44) trans_write(43) trans_posted(42) trans_compressed_read(41) addr(40:9) byteen(8) data(7:0)};set_instance_parameter_value {router_001} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_001} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_001} {SYNC_RESET} {0};add_instance {router_002} {altera_merlin_router};set_instance_parameter_value {router_002} {DESTINATION_ID} {9 0 };set_instance_parameter_value {router_002} {CHANNEL_ID} {01 10 };set_instance_parameter_value {router_002} {TYPE_OF_TRANSACTION} {both both };set_instance_parameter_value {router_002} {START_ADDRESS} {0x0 0x40000000 };set_instance_parameter_value {router_002} {END_ADDRESS} {0x8000 0x80000000 };set_instance_parameter_value {router_002} {NON_SECURED_TAG} {1 1 };set_instance_parameter_value {router_002} {SECURED_RANGE_PAIRS} {0 0 };set_instance_parameter_value {router_002} {SECURED_RANGE_LIST} {0 0 };set_instance_parameter_value {router_002} {SPAN_OFFSET} {};set_instance_parameter_value {router_002} {PKT_ADDR_H} {40};set_instance_parameter_value {router_002} {PKT_ADDR_L} {9};set_instance_parameter_value {router_002} {PKT_PROTECTION_H} {77};set_instance_parameter_value {router_002} {PKT_PROTECTION_L} {75};set_instance_parameter_value {router_002} {PKT_DEST_ID_H} {73};set_instance_parameter_value {router_002} {PKT_DEST_ID_L} {70};set_instance_parameter_value {router_002} {PKT_TRANS_WRITE} {43};set_instance_parameter_value {router_002} {PKT_TRANS_READ} {44};set_instance_parameter_value {router_002} {ST_DATA_W} {96};set_instance_parameter_value {router_002} {ST_CHANNEL_W} {11};set_instance_parameter_value {router_002} {DECODER_TYPE} {0};set_instance_parameter_value {router_002} {DEFAULT_CHANNEL} {1};set_instance_parameter_value {router_002} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_002} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_002} {DEFAULT_DESTID} {0};set_instance_parameter_value {router_002} {MERLIN_PACKET_FORMAT} {wunique(95) domain(94:93) snoop(92:89) barrier(88:87) ori_burst_size(86:84) response_status(83:82) cache(81:78) protection(77:75) thread_id(74) dest_id(73:70) src_id(69:66) qos(65) begin_burst(64) data_sideband(63) addr_sideband(62) burst_type(61:60) burst_size(59:57) burstwrap(56) byte_cnt(55:47) trans_exclusive(46) trans_lock(45) trans_read(44) trans_write(43) trans_posted(42) trans_compressed_read(41) addr(40:9) byteen(8) data(7:0)};set_instance_parameter_value {router_002} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_002} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_002} {SYNC_RESET} {0};add_instance {router_003} {altera_merlin_router};set_instance_parameter_value {router_003} {DESTINATION_ID} {7 0 };set_instance_parameter_value {router_003} {CHANNEL_ID} {10 01 };set_instance_parameter_value {router_003} {TYPE_OF_TRANSACTION} {both both };set_instance_parameter_value {router_003} {START_ADDRESS} {0x0 0x40000000 };set_instance_parameter_value {router_003} {END_ADDRESS} {0x40000 0x80000000 };set_instance_parameter_value {router_003} {NON_SECURED_TAG} {1 1 };set_instance_parameter_value {router_003} {SECURED_RANGE_PAIRS} {0 0 };set_instance_parameter_value {router_003} {SECURED_RANGE_LIST} {0 0 };set_instance_parameter_value {router_003} {SPAN_OFFSET} {};set_instance_parameter_value {router_003} {PKT_ADDR_H} {175};set_instance_parameter_value {router_003} {PKT_ADDR_L} {144};set_instance_parameter_value {router_003} {PKT_PROTECTION_H} {212};set_instance_parameter_value {router_003} {PKT_PROTECTION_L} {210};set_instance_parameter_value {router_003} {PKT_DEST_ID_H} {208};set_instance_parameter_value {router_003} {PKT_DEST_ID_L} {205};set_instance_parameter_value {router_003} {PKT_TRANS_WRITE} {178};set_instance_parameter_value {router_003} {PKT_TRANS_READ} {179};set_instance_parameter_value {router_003} {ST_DATA_W} {231};set_instance_parameter_value {router_003} {ST_CHANNEL_W} {11};set_instance_parameter_value {router_003} {DECODER_TYPE} {0};set_instance_parameter_value {router_003} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_003} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_003} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_003} {DEFAULT_DESTID} {0};set_instance_parameter_value {router_003} {MERLIN_PACKET_FORMAT} {wunique(230) domain(229:228) snoop(227:224) barrier(223:222) ori_burst_size(221:219) response_status(218:217) cache(216:213) protection(212:210) thread_id(209) dest_id(208:205) src_id(204:201) qos(200) begin_burst(199) data_sideband(198) addr_sideband(197) burst_type(196:195) burst_size(194:192) burstwrap(191) byte_cnt(190:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)};set_instance_parameter_value {router_003} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_003} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_003} {SYNC_RESET} {0};add_instance {router_004} {altera_merlin_router};set_instance_parameter_value {router_004} {DESTINATION_ID} {7 };set_instance_parameter_value {router_004} {CHANNEL_ID} {1 };set_instance_parameter_value {router_004} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router_004} {START_ADDRESS} {0x0 };set_instance_parameter_value {router_004} {END_ADDRESS} {0x40000 };set_instance_parameter_value {router_004} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router_004} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router_004} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router_004} {SPAN_OFFSET} {};set_instance_parameter_value {router_004} {PKT_ADDR_H} {103};set_instance_parameter_value {router_004} {PKT_ADDR_L} {72};set_instance_parameter_value {router_004} {PKT_PROTECTION_H} {140};set_instance_parameter_value {router_004} {PKT_PROTECTION_L} {138};set_instance_parameter_value {router_004} {PKT_DEST_ID_H} {136};set_instance_parameter_value {router_004} {PKT_DEST_ID_L} {133};set_instance_parameter_value {router_004} {PKT_TRANS_WRITE} {106};set_instance_parameter_value {router_004} {PKT_TRANS_READ} {107};set_instance_parameter_value {router_004} {ST_DATA_W} {159};set_instance_parameter_value {router_004} {ST_CHANNEL_W} {11};set_instance_parameter_value {router_004} {DECODER_TYPE} {0};set_instance_parameter_value {router_004} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_004} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_004} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_004} {DEFAULT_DESTID} {7};set_instance_parameter_value {router_004} {MERLIN_PACKET_FORMAT} {wunique(158) domain(157:156) snoop(155:152) barrier(151:150) ori_burst_size(149:147) response_status(146:145) cache(144:141) protection(140:138) thread_id(137) dest_id(136:133) src_id(132:129) qos(128) begin_burst(127) data_sideband(126) addr_sideband(125) burst_type(124:123) burst_size(122:120) burstwrap(119) byte_cnt(118:110) trans_exclusive(109) trans_lock(108) trans_read(107) trans_write(106) trans_posted(105) trans_compressed_read(104) addr(103:72) byteen(71:64) data(63:0)};set_instance_parameter_value {router_004} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_004} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_004} {SYNC_RESET} {0};add_instance {router_005} {altera_merlin_router};set_instance_parameter_value {router_005} {DESTINATION_ID} {4 };set_instance_parameter_value {router_005} {CHANNEL_ID} {1 };set_instance_parameter_value {router_005} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router_005} {START_ADDRESS} {0x0 };set_instance_parameter_value {router_005} {END_ADDRESS} {0x0 };set_instance_parameter_value {router_005} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router_005} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router_005} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router_005} {SPAN_OFFSET} {};set_instance_parameter_value {router_005} {PKT_ADDR_H} {67};set_instance_parameter_value {router_005} {PKT_ADDR_L} {36};set_instance_parameter_value {router_005} {PKT_PROTECTION_H} {104};set_instance_parameter_value {router_005} {PKT_PROTECTION_L} {102};set_instance_parameter_value {router_005} {PKT_DEST_ID_H} {100};set_instance_parameter_value {router_005} {PKT_DEST_ID_L} {97};set_instance_parameter_value {router_005} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router_005} {PKT_TRANS_READ} {71};set_instance_parameter_value {router_005} {ST_DATA_W} {123};set_instance_parameter_value {router_005} {ST_CHANNEL_W} {11};set_instance_parameter_value {router_005} {DECODER_TYPE} {1};set_instance_parameter_value {router_005} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_005} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_005} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_005} {DEFAULT_DESTID} {4};set_instance_parameter_value {router_005} {MERLIN_PACKET_FORMAT} {wunique(122) domain(121:120) snoop(119:116) barrier(115:114) ori_burst_size(113:111) response_status(110:109) cache(108:105) protection(104:102) thread_id(101) dest_id(100:97) src_id(96:93) qos(92) begin_burst(91) data_sideband(90) addr_sideband(89) burst_type(88:87) burst_size(86:84) burstwrap(83) byte_cnt(82:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_005} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_005} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_005} {SYNC_RESET} {0};add_instance {router_006} {altera_merlin_router};set_instance_parameter_value {router_006} {DESTINATION_ID} {4 };set_instance_parameter_value {router_006} {CHANNEL_ID} {1 };set_instance_parameter_value {router_006} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router_006} {START_ADDRESS} {0x0 };set_instance_parameter_value {router_006} {END_ADDRESS} {0x0 };set_instance_parameter_value {router_006} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router_006} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router_006} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router_006} {SPAN_OFFSET} {};set_instance_parameter_value {router_006} {PKT_ADDR_H} {67};set_instance_parameter_value {router_006} {PKT_ADDR_L} {36};set_instance_parameter_value {router_006} {PKT_PROTECTION_H} {104};set_instance_parameter_value {router_006} {PKT_PROTECTION_L} {102};set_instance_parameter_value {router_006} {PKT_DEST_ID_H} {100};set_instance_parameter_value {router_006} {PKT_DEST_ID_L} {97};set_instance_parameter_value {router_006} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router_006} {PKT_TRANS_READ} {71};set_instance_parameter_value {router_006} {ST_DATA_W} {123};set_instance_parameter_value {router_006} {ST_CHANNEL_W} {11};set_instance_parameter_value {router_006} {DECODER_TYPE} {1};set_instance_parameter_value {router_006} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_006} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_006} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_006} {DEFAULT_DESTID} {4};set_instance_parameter_value {router_006} {MERLIN_PACKET_FORMAT} {wunique(122) domain(121:120) snoop(119:116) barrier(115:114) ori_burst_size(113:111) response_status(110:109) cache(108:105) protection(104:102) thread_id(101) dest_id(100:97) src_id(96:93) qos(92) begin_burst(91) data_sideband(90) addr_sideband(89) burst_type(88:87) burst_size(86:84) burstwrap(83) byte_cnt(82:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_006} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_006} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_006} {SYNC_RESET} {0};add_instance {router_007} {altera_merlin_router};set_instance_parameter_value {router_007} {DESTINATION_ID} {4 };set_instance_parameter_value {router_007} {CHANNEL_ID} {1 };set_instance_parameter_value {router_007} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router_007} {START_ADDRESS} {0x0 };set_instance_parameter_value {router_007} {END_ADDRESS} {0x0 };set_instance_parameter_value {router_007} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router_007} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router_007} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router_007} {SPAN_OFFSET} {};set_instance_parameter_value {router_007} {PKT_ADDR_H} {67};set_instance_parameter_value {router_007} {PKT_ADDR_L} {36};set_instance_parameter_value {router_007} {PKT_PROTECTION_H} {104};set_instance_parameter_value {router_007} {PKT_PROTECTION_L} {102};set_instance_parameter_value {router_007} {PKT_DEST_ID_H} {100};set_instance_parameter_value {router_007} {PKT_DEST_ID_L} {97};set_instance_parameter_value {router_007} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router_007} {PKT_TRANS_READ} {71};set_instance_parameter_value {router_007} {ST_DATA_W} {123};set_instance_parameter_value {router_007} {ST_CHANNEL_W} {11};set_instance_parameter_value {router_007} {DECODER_TYPE} {1};set_instance_parameter_value {router_007} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_007} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_007} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_007} {DEFAULT_DESTID} {4};set_instance_parameter_value {router_007} {MERLIN_PACKET_FORMAT} {wunique(122) domain(121:120) snoop(119:116) barrier(115:114) ori_burst_size(113:111) response_status(110:109) cache(108:105) protection(104:102) thread_id(101) dest_id(100:97) src_id(96:93) qos(92) begin_burst(91) data_sideband(90) addr_sideband(89) burst_type(88:87) burst_size(86:84) burstwrap(83) byte_cnt(82:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_007} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_007} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_007} {SYNC_RESET} {0};add_instance {router_008} {altera_merlin_router};set_instance_parameter_value {router_008} {DESTINATION_ID} {4 };set_instance_parameter_value {router_008} {CHANNEL_ID} {1 };set_instance_parameter_value {router_008} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router_008} {START_ADDRESS} {0x0 };set_instance_parameter_value {router_008} {END_ADDRESS} {0x0 };set_instance_parameter_value {router_008} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router_008} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router_008} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router_008} {SPAN_OFFSET} {};set_instance_parameter_value {router_008} {PKT_ADDR_H} {175};set_instance_parameter_value {router_008} {PKT_ADDR_L} {144};set_instance_parameter_value {router_008} {PKT_PROTECTION_H} {212};set_instance_parameter_value {router_008} {PKT_PROTECTION_L} {210};set_instance_parameter_value {router_008} {PKT_DEST_ID_H} {208};set_instance_parameter_value {router_008} {PKT_DEST_ID_L} {205};set_instance_parameter_value {router_008} {PKT_TRANS_WRITE} {178};set_instance_parameter_value {router_008} {PKT_TRANS_READ} {179};set_instance_parameter_value {router_008} {ST_DATA_W} {231};set_instance_parameter_value {router_008} {ST_CHANNEL_W} {11};set_instance_parameter_value {router_008} {DECODER_TYPE} {1};set_instance_parameter_value {router_008} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_008} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_008} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_008} {DEFAULT_DESTID} {4};set_instance_parameter_value {router_008} {MERLIN_PACKET_FORMAT} {wunique(230) domain(229:228) snoop(227:224) barrier(223:222) ori_burst_size(221:219) response_status(218:217) cache(216:213) protection(212:210) thread_id(209) dest_id(208:205) src_id(204:201) qos(200) begin_burst(199) data_sideband(198) addr_sideband(197) burst_type(196:195) burst_size(194:192) burstwrap(191) byte_cnt(190:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)};set_instance_parameter_value {router_008} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_008} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_008} {SYNC_RESET} {0};add_instance {router_009} {altera_merlin_router};set_instance_parameter_value {router_009} {DESTINATION_ID} {4 };set_instance_parameter_value {router_009} {CHANNEL_ID} {1 };set_instance_parameter_value {router_009} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router_009} {START_ADDRESS} {0x0 };set_instance_parameter_value {router_009} {END_ADDRESS} {0x0 };set_instance_parameter_value {router_009} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router_009} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router_009} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router_009} {SPAN_OFFSET} {};set_instance_parameter_value {router_009} {PKT_ADDR_H} {175};set_instance_parameter_value {router_009} {PKT_ADDR_L} {144};set_instance_parameter_value {router_009} {PKT_PROTECTION_H} {212};set_instance_parameter_value {router_009} {PKT_PROTECTION_L} {210};set_instance_parameter_value {router_009} {PKT_DEST_ID_H} {208};set_instance_parameter_value {router_009} {PKT_DEST_ID_L} {205};set_instance_parameter_value {router_009} {PKT_TRANS_WRITE} {178};set_instance_parameter_value {router_009} {PKT_TRANS_READ} {179};set_instance_parameter_value {router_009} {ST_DATA_W} {231};set_instance_parameter_value {router_009} {ST_CHANNEL_W} {11};set_instance_parameter_value {router_009} {DECODER_TYPE} {1};set_instance_parameter_value {router_009} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_009} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_009} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_009} {DEFAULT_DESTID} {4};set_instance_parameter_value {router_009} {MERLIN_PACKET_FORMAT} {wunique(230) domain(229:228) snoop(227:224) barrier(223:222) ori_burst_size(221:219) response_status(218:217) cache(216:213) protection(212:210) thread_id(209) dest_id(208:205) src_id(204:201) qos(200) begin_burst(199) data_sideband(198) addr_sideband(197) burst_type(196:195) burst_size(194:192) burstwrap(191) byte_cnt(190:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)};set_instance_parameter_value {router_009} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_009} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_009} {SYNC_RESET} {0};add_instance {router_010} {altera_merlin_router};set_instance_parameter_value {router_010} {DESTINATION_ID} {4 };set_instance_parameter_value {router_010} {CHANNEL_ID} {1 };set_instance_parameter_value {router_010} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router_010} {START_ADDRESS} {0x0 };set_instance_parameter_value {router_010} {END_ADDRESS} {0x0 };set_instance_parameter_value {router_010} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router_010} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router_010} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router_010} {SPAN_OFFSET} {};set_instance_parameter_value {router_010} {PKT_ADDR_H} {175};set_instance_parameter_value {router_010} {PKT_ADDR_L} {144};set_instance_parameter_value {router_010} {PKT_PROTECTION_H} {212};set_instance_parameter_value {router_010} {PKT_PROTECTION_L} {210};set_instance_parameter_value {router_010} {PKT_DEST_ID_H} {208};set_instance_parameter_value {router_010} {PKT_DEST_ID_L} {205};set_instance_parameter_value {router_010} {PKT_TRANS_WRITE} {178};set_instance_parameter_value {router_010} {PKT_TRANS_READ} {179};set_instance_parameter_value {router_010} {ST_DATA_W} {231};set_instance_parameter_value {router_010} {ST_CHANNEL_W} {11};set_instance_parameter_value {router_010} {DECODER_TYPE} {1};set_instance_parameter_value {router_010} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_010} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_010} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_010} {DEFAULT_DESTID} {4};set_instance_parameter_value {router_010} {MERLIN_PACKET_FORMAT} {wunique(230) domain(229:228) snoop(227:224) barrier(223:222) ori_burst_size(221:219) response_status(218:217) cache(216:213) protection(212:210) thread_id(209) dest_id(208:205) src_id(204:201) qos(200) begin_burst(199) data_sideband(198) addr_sideband(197) burst_type(196:195) burst_size(194:192) burstwrap(191) byte_cnt(190:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)};set_instance_parameter_value {router_010} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_010} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_010} {SYNC_RESET} {0};add_instance {router_011} {altera_merlin_router};set_instance_parameter_value {router_011} {DESTINATION_ID} {4 0 };set_instance_parameter_value {router_011} {CHANNEL_ID} {01 10 };set_instance_parameter_value {router_011} {TYPE_OF_TRANSACTION} {both read };set_instance_parameter_value {router_011} {START_ADDRESS} {0x0 0x0 };set_instance_parameter_value {router_011} {END_ADDRESS} {0x0 0x0 };set_instance_parameter_value {router_011} {NON_SECURED_TAG} {1 1 };set_instance_parameter_value {router_011} {SECURED_RANGE_PAIRS} {0 0 };set_instance_parameter_value {router_011} {SECURED_RANGE_LIST} {0 0 };set_instance_parameter_value {router_011} {SPAN_OFFSET} {};set_instance_parameter_value {router_011} {PKT_ADDR_H} {67};set_instance_parameter_value {router_011} {PKT_ADDR_L} {36};set_instance_parameter_value {router_011} {PKT_PROTECTION_H} {104};set_instance_parameter_value {router_011} {PKT_PROTECTION_L} {102};set_instance_parameter_value {router_011} {PKT_DEST_ID_H} {100};set_instance_parameter_value {router_011} {PKT_DEST_ID_L} {97};set_instance_parameter_value {router_011} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router_011} {PKT_TRANS_READ} {71};set_instance_parameter_value {router_011} {ST_DATA_W} {123};set_instance_parameter_value {router_011} {ST_CHANNEL_W} {11};set_instance_parameter_value {router_011} {DECODER_TYPE} {1};set_instance_parameter_value {router_011} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_011} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_011} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_011} {DEFAULT_DESTID} {4};set_instance_parameter_value {router_011} {MERLIN_PACKET_FORMAT} {wunique(122) domain(121:120) snoop(119:116) barrier(115:114) ori_burst_size(113:111) response_status(110:109) cache(108:105) protection(104:102) thread_id(101) dest_id(100:97) src_id(96:93) qos(92) begin_burst(91) data_sideband(90) addr_sideband(89) burst_type(88:87) burst_size(86:84) burstwrap(83) byte_cnt(82:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_011} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_011} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_011} {SYNC_RESET} {0};add_instance {router_012} {altera_merlin_router};set_instance_parameter_value {router_012} {DESTINATION_ID} {4 };set_instance_parameter_value {router_012} {CHANNEL_ID} {1 };set_instance_parameter_value {router_012} {TYPE_OF_TRANSACTION} {both };set_instance_parameter_value {router_012} {START_ADDRESS} {0x0 };set_instance_parameter_value {router_012} {END_ADDRESS} {0x0 };set_instance_parameter_value {router_012} {NON_SECURED_TAG} {1 };set_instance_parameter_value {router_012} {SECURED_RANGE_PAIRS} {0 };set_instance_parameter_value {router_012} {SECURED_RANGE_LIST} {0 };set_instance_parameter_value {router_012} {SPAN_OFFSET} {};set_instance_parameter_value {router_012} {PKT_ADDR_H} {67};set_instance_parameter_value {router_012} {PKT_ADDR_L} {36};set_instance_parameter_value {router_012} {PKT_PROTECTION_H} {104};set_instance_parameter_value {router_012} {PKT_PROTECTION_L} {102};set_instance_parameter_value {router_012} {PKT_DEST_ID_H} {100};set_instance_parameter_value {router_012} {PKT_DEST_ID_L} {97};set_instance_parameter_value {router_012} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router_012} {PKT_TRANS_READ} {71};set_instance_parameter_value {router_012} {ST_DATA_W} {123};set_instance_parameter_value {router_012} {ST_CHANNEL_W} {11};set_instance_parameter_value {router_012} {DECODER_TYPE} {1};set_instance_parameter_value {router_012} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_012} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_012} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_012} {DEFAULT_DESTID} {4};set_instance_parameter_value {router_012} {MERLIN_PACKET_FORMAT} {wunique(122) domain(121:120) snoop(119:116) barrier(115:114) ori_burst_size(113:111) response_status(110:109) cache(108:105) protection(104:102) thread_id(101) dest_id(100:97) src_id(96:93) qos(92) begin_burst(91) data_sideband(90) addr_sideband(89) burst_type(88:87) burst_size(86:84) burstwrap(83) byte_cnt(82:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_012} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_012} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_012} {SYNC_RESET} {0};add_instance {router_013} {altera_merlin_router};set_instance_parameter_value {router_013} {DESTINATION_ID} {4 1 };set_instance_parameter_value {router_013} {CHANNEL_ID} {01 10 };set_instance_parameter_value {router_013} {TYPE_OF_TRANSACTION} {both read };set_instance_parameter_value {router_013} {START_ADDRESS} {0x0 0x0 };set_instance_parameter_value {router_013} {END_ADDRESS} {0x0 0x0 };set_instance_parameter_value {router_013} {NON_SECURED_TAG} {1 1 };set_instance_parameter_value {router_013} {SECURED_RANGE_PAIRS} {0 0 };set_instance_parameter_value {router_013} {SECURED_RANGE_LIST} {0 0 };set_instance_parameter_value {router_013} {SPAN_OFFSET} {};set_instance_parameter_value {router_013} {PKT_ADDR_H} {67};set_instance_parameter_value {router_013} {PKT_ADDR_L} {36};set_instance_parameter_value {router_013} {PKT_PROTECTION_H} {104};set_instance_parameter_value {router_013} {PKT_PROTECTION_L} {102};set_instance_parameter_value {router_013} {PKT_DEST_ID_H} {100};set_instance_parameter_value {router_013} {PKT_DEST_ID_L} {97};set_instance_parameter_value {router_013} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {router_013} {PKT_TRANS_READ} {71};set_instance_parameter_value {router_013} {ST_DATA_W} {123};set_instance_parameter_value {router_013} {ST_CHANNEL_W} {11};set_instance_parameter_value {router_013} {DECODER_TYPE} {1};set_instance_parameter_value {router_013} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_013} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_013} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_013} {DEFAULT_DESTID} {4};set_instance_parameter_value {router_013} {MERLIN_PACKET_FORMAT} {wunique(122) domain(121:120) snoop(119:116) barrier(115:114) ori_burst_size(113:111) response_status(110:109) cache(108:105) protection(104:102) thread_id(101) dest_id(100:97) src_id(96:93) qos(92) begin_burst(91) data_sideband(90) addr_sideband(89) burst_type(88:87) burst_size(86:84) burstwrap(83) byte_cnt(82:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {router_013} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_013} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_013} {SYNC_RESET} {0};add_instance {router_014} {altera_merlin_router};set_instance_parameter_value {router_014} {DESTINATION_ID} {1 0 2 };set_instance_parameter_value {router_014} {CHANNEL_ID} {001 010 100 };set_instance_parameter_value {router_014} {TYPE_OF_TRANSACTION} {read read write };set_instance_parameter_value {router_014} {START_ADDRESS} {0x0 0x0 0x0 };set_instance_parameter_value {router_014} {END_ADDRESS} {0x0 0x0 0x0 };set_instance_parameter_value {router_014} {NON_SECURED_TAG} {1 1 1 };set_instance_parameter_value {router_014} {SECURED_RANGE_PAIRS} {0 0 0 };set_instance_parameter_value {router_014} {SECURED_RANGE_LIST} {0 0 0 };set_instance_parameter_value {router_014} {SPAN_OFFSET} {};set_instance_parameter_value {router_014} {PKT_ADDR_H} {175};set_instance_parameter_value {router_014} {PKT_ADDR_L} {144};set_instance_parameter_value {router_014} {PKT_PROTECTION_H} {212};set_instance_parameter_value {router_014} {PKT_PROTECTION_L} {210};set_instance_parameter_value {router_014} {PKT_DEST_ID_H} {208};set_instance_parameter_value {router_014} {PKT_DEST_ID_L} {205};set_instance_parameter_value {router_014} {PKT_TRANS_WRITE} {178};set_instance_parameter_value {router_014} {PKT_TRANS_READ} {179};set_instance_parameter_value {router_014} {ST_DATA_W} {231};set_instance_parameter_value {router_014} {ST_CHANNEL_W} {11};set_instance_parameter_value {router_014} {DECODER_TYPE} {1};set_instance_parameter_value {router_014} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_014} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_014} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_014} {DEFAULT_DESTID} {1};set_instance_parameter_value {router_014} {MERLIN_PACKET_FORMAT} {wunique(230) domain(229:228) snoop(227:224) barrier(223:222) ori_burst_size(221:219) response_status(218:217) cache(216:213) protection(212:210) thread_id(209) dest_id(208:205) src_id(204:201) qos(200) begin_burst(199) data_sideband(198) addr_sideband(197) burst_type(196:195) burst_size(194:192) burstwrap(191) byte_cnt(190:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)};set_instance_parameter_value {router_014} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_014} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_014} {SYNC_RESET} {0};add_instance {router_015} {altera_merlin_router};set_instance_parameter_value {router_015} {DESTINATION_ID} {2 3 };set_instance_parameter_value {router_015} {CHANNEL_ID} {01 10 };set_instance_parameter_value {router_015} {TYPE_OF_TRANSACTION} {write both };set_instance_parameter_value {router_015} {START_ADDRESS} {0x0 0x0 };set_instance_parameter_value {router_015} {END_ADDRESS} {0x0 0x0 };set_instance_parameter_value {router_015} {NON_SECURED_TAG} {1 1 };set_instance_parameter_value {router_015} {SECURED_RANGE_PAIRS} {0 0 };set_instance_parameter_value {router_015} {SECURED_RANGE_LIST} {0 0 };set_instance_parameter_value {router_015} {SPAN_OFFSET} {};set_instance_parameter_value {router_015} {PKT_ADDR_H} {175};set_instance_parameter_value {router_015} {PKT_ADDR_L} {144};set_instance_parameter_value {router_015} {PKT_PROTECTION_H} {212};set_instance_parameter_value {router_015} {PKT_PROTECTION_L} {210};set_instance_parameter_value {router_015} {PKT_DEST_ID_H} {208};set_instance_parameter_value {router_015} {PKT_DEST_ID_L} {205};set_instance_parameter_value {router_015} {PKT_TRANS_WRITE} {178};set_instance_parameter_value {router_015} {PKT_TRANS_READ} {179};set_instance_parameter_value {router_015} {ST_DATA_W} {231};set_instance_parameter_value {router_015} {ST_CHANNEL_W} {11};set_instance_parameter_value {router_015} {DECODER_TYPE} {1};set_instance_parameter_value {router_015} {DEFAULT_CHANNEL} {0};set_instance_parameter_value {router_015} {DEFAULT_WR_CHANNEL} {-1};set_instance_parameter_value {router_015} {DEFAULT_RD_CHANNEL} {-1};set_instance_parameter_value {router_015} {DEFAULT_DESTID} {2};set_instance_parameter_value {router_015} {MERLIN_PACKET_FORMAT} {wunique(230) domain(229:228) snoop(227:224) barrier(223:222) ori_burst_size(221:219) response_status(218:217) cache(216:213) protection(212:210) thread_id(209) dest_id(208:205) src_id(204:201) qos(200) begin_burst(199) data_sideband(198) addr_sideband(197) burst_type(196:195) burst_size(194:192) burstwrap(191) byte_cnt(190:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)};set_instance_parameter_value {router_015} {MEMORY_ALIASING_DECODE} {0};set_instance_parameter_value {router_015} {HAS_USER_DEFAULT_SLAVE} {0};set_instance_parameter_value {router_015} {SYNC_RESET} {0};add_instance {mm_bridge_LW_m0_limiter} {altera_merlin_traffic_limiter};set_instance_parameter_value {mm_bridge_LW_m0_limiter} {SYNC_RESET} {0};set_instance_parameter_value {mm_bridge_LW_m0_limiter} {PKT_DEST_ID_H} {100};set_instance_parameter_value {mm_bridge_LW_m0_limiter} {PKT_DEST_ID_L} {97};set_instance_parameter_value {mm_bridge_LW_m0_limiter} {PKT_SRC_ID_H} {96};set_instance_parameter_value {mm_bridge_LW_m0_limiter} {PKT_SRC_ID_L} {93};set_instance_parameter_value {mm_bridge_LW_m0_limiter} {PKT_BYTE_CNT_H} {82};set_instance_parameter_value {mm_bridge_LW_m0_limiter} {PKT_BYTE_CNT_L} {74};set_instance_parameter_value {mm_bridge_LW_m0_limiter} {PKT_BYTEEN_H} {35};set_instance_parameter_value {mm_bridge_LW_m0_limiter} {PKT_BYTEEN_L} {32};set_instance_parameter_value {mm_bridge_LW_m0_limiter} {PKT_TRANS_POSTED} {69};set_instance_parameter_value {mm_bridge_LW_m0_limiter} {PKT_TRANS_WRITE} {70};set_instance_parameter_value {mm_bridge_LW_m0_limiter} {PKT_THREAD_ID_H} {101};set_instance_parameter_value {mm_bridge_LW_m0_limiter} {PKT_THREAD_ID_L} {101};set_instance_parameter_value {mm_bridge_LW_m0_limiter} {MAX_BURST_LENGTH} {1};set_instance_parameter_value {mm_bridge_LW_m0_limiter} {MAX_OUTSTANDING_RESPONSES} {2};set_instance_parameter_value {mm_bridge_LW_m0_limiter} {PIPELINED} {0};set_instance_parameter_value {mm_bridge_LW_m0_limiter} {ST_DATA_W} {123};set_instance_parameter_value {mm_bridge_LW_m0_limiter} {ST_CHANNEL_W} {11};set_instance_parameter_value {mm_bridge_LW_m0_limiter} {VALID_WIDTH} {11};set_instance_parameter_value {mm_bridge_LW_m0_limiter} {ENFORCE_ORDER} {1};set_instance_parameter_value {mm_bridge_LW_m0_limiter} {PREVENT_HAZARDS} {0};set_instance_parameter_value {mm_bridge_LW_m0_limiter} {SUPPORTS_POSTED_WRITES} {1};set_instance_parameter_value {mm_bridge_LW_m0_limiter} {SUPPORTS_NONPOSTED_WRITES} {0};set_instance_parameter_value {mm_bridge_LW_m0_limiter} {MERLIN_PACKET_FORMAT} {wunique(122) domain(121:120) snoop(119:116) barrier(115:114) ori_burst_size(113:111) response_status(110:109) cache(108:105) protection(104:102) thread_id(101) dest_id(100:97) src_id(96:93) qos(92) begin_burst(91) data_sideband(90) addr_sideband(89) burst_type(88:87) burst_size(86:84) burstwrap(83) byte_cnt(82:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {mm_bridge_LW_m0_limiter} {REORDER} {0};add_instance {KBandInput_2_mm_read_limiter} {altera_merlin_traffic_limiter};set_instance_parameter_value {KBandInput_2_mm_read_limiter} {SYNC_RESET} {0};set_instance_parameter_value {KBandInput_2_mm_read_limiter} {PKT_DEST_ID_H} {73};set_instance_parameter_value {KBandInput_2_mm_read_limiter} {PKT_DEST_ID_L} {70};set_instance_parameter_value {KBandInput_2_mm_read_limiter} {PKT_SRC_ID_H} {69};set_instance_parameter_value {KBandInput_2_mm_read_limiter} {PKT_SRC_ID_L} {66};set_instance_parameter_value {KBandInput_2_mm_read_limiter} {PKT_BYTE_CNT_H} {55};set_instance_parameter_value {KBandInput_2_mm_read_limiter} {PKT_BYTE_CNT_L} {47};set_instance_parameter_value {KBandInput_2_mm_read_limiter} {PKT_BYTEEN_H} {8};set_instance_parameter_value {KBandInput_2_mm_read_limiter} {PKT_BYTEEN_L} {8};set_instance_parameter_value {KBandInput_2_mm_read_limiter} {PKT_TRANS_POSTED} {42};set_instance_parameter_value {KBandInput_2_mm_read_limiter} {PKT_TRANS_WRITE} {43};set_instance_parameter_value {KBandInput_2_mm_read_limiter} {PKT_THREAD_ID_H} {74};set_instance_parameter_value {KBandInput_2_mm_read_limiter} {PKT_THREAD_ID_L} {74};set_instance_parameter_value {KBandInput_2_mm_read_limiter} {MAX_BURST_LENGTH} {1};set_instance_parameter_value {KBandInput_2_mm_read_limiter} {MAX_OUTSTANDING_RESPONSES} {5};set_instance_parameter_value {KBandInput_2_mm_read_limiter} {PIPELINED} {0};set_instance_parameter_value {KBandInput_2_mm_read_limiter} {ST_DATA_W} {96};set_instance_parameter_value {KBandInput_2_mm_read_limiter} {ST_CHANNEL_W} {11};set_instance_parameter_value {KBandInput_2_mm_read_limiter} {VALID_WIDTH} {11};set_instance_parameter_value {KBandInput_2_mm_read_limiter} {ENFORCE_ORDER} {1};set_instance_parameter_value {KBandInput_2_mm_read_limiter} {PREVENT_HAZARDS} {0};set_instance_parameter_value {KBandInput_2_mm_read_limiter} {SUPPORTS_POSTED_WRITES} {1};set_instance_parameter_value {KBandInput_2_mm_read_limiter} {SUPPORTS_NONPOSTED_WRITES} {0};set_instance_parameter_value {KBandInput_2_mm_read_limiter} {MERLIN_PACKET_FORMAT} {wunique(95) domain(94:93) snoop(92:89) barrier(88:87) ori_burst_size(86:84) response_status(83:82) cache(81:78) protection(77:75) thread_id(74) dest_id(73:70) src_id(69:66) qos(65) begin_burst(64) data_sideband(63) addr_sideband(62) burst_type(61:60) burst_size(59:57) burstwrap(56) byte_cnt(55:47) trans_exclusive(46) trans_lock(45) trans_read(44) trans_write(43) trans_posted(42) trans_compressed_read(41) addr(40:9) byteen(8) data(7:0)};set_instance_parameter_value {KBandInput_2_mm_read_limiter} {REORDER} {0};add_instance {KBandInput_1_mm_read_limiter} {altera_merlin_traffic_limiter};set_instance_parameter_value {KBandInput_1_mm_read_limiter} {SYNC_RESET} {0};set_instance_parameter_value {KBandInput_1_mm_read_limiter} {PKT_DEST_ID_H} {73};set_instance_parameter_value {KBandInput_1_mm_read_limiter} {PKT_DEST_ID_L} {70};set_instance_parameter_value {KBandInput_1_mm_read_limiter} {PKT_SRC_ID_H} {69};set_instance_parameter_value {KBandInput_1_mm_read_limiter} {PKT_SRC_ID_L} {66};set_instance_parameter_value {KBandInput_1_mm_read_limiter} {PKT_BYTE_CNT_H} {55};set_instance_parameter_value {KBandInput_1_mm_read_limiter} {PKT_BYTE_CNT_L} {47};set_instance_parameter_value {KBandInput_1_mm_read_limiter} {PKT_BYTEEN_H} {8};set_instance_parameter_value {KBandInput_1_mm_read_limiter} {PKT_BYTEEN_L} {8};set_instance_parameter_value {KBandInput_1_mm_read_limiter} {PKT_TRANS_POSTED} {42};set_instance_parameter_value {KBandInput_1_mm_read_limiter} {PKT_TRANS_WRITE} {43};set_instance_parameter_value {KBandInput_1_mm_read_limiter} {PKT_THREAD_ID_H} {74};set_instance_parameter_value {KBandInput_1_mm_read_limiter} {PKT_THREAD_ID_L} {74};set_instance_parameter_value {KBandInput_1_mm_read_limiter} {MAX_BURST_LENGTH} {1};set_instance_parameter_value {KBandInput_1_mm_read_limiter} {MAX_OUTSTANDING_RESPONSES} {5};set_instance_parameter_value {KBandInput_1_mm_read_limiter} {PIPELINED} {0};set_instance_parameter_value {KBandInput_1_mm_read_limiter} {ST_DATA_W} {96};set_instance_parameter_value {KBandInput_1_mm_read_limiter} {ST_CHANNEL_W} {11};set_instance_parameter_value {KBandInput_1_mm_read_limiter} {VALID_WIDTH} {11};set_instance_parameter_value {KBandInput_1_mm_read_limiter} {ENFORCE_ORDER} {1};set_instance_parameter_value {KBandInput_1_mm_read_limiter} {PREVENT_HAZARDS} {0};set_instance_parameter_value {KBandInput_1_mm_read_limiter} {SUPPORTS_POSTED_WRITES} {1};set_instance_parameter_value {KBandInput_1_mm_read_limiter} {SUPPORTS_NONPOSTED_WRITES} {0};set_instance_parameter_value {KBandInput_1_mm_read_limiter} {MERLIN_PACKET_FORMAT} {wunique(95) domain(94:93) snoop(92:89) barrier(88:87) ori_burst_size(86:84) response_status(83:82) cache(81:78) protection(77:75) thread_id(74) dest_id(73:70) src_id(69:66) qos(65) begin_burst(64) data_sideband(63) addr_sideband(62) burst_type(61:60) burst_size(59:57) burstwrap(56) byte_cnt(55:47) trans_exclusive(46) trans_lock(45) trans_read(44) trans_write(43) trans_posted(42) trans_compressed_read(41) addr(40:9) byteen(8) data(7:0)};set_instance_parameter_value {KBandInput_1_mm_read_limiter} {REORDER} {0};add_instance {cmd_demux} {altera_merlin_demultiplexer};set_instance_parameter_value {cmd_demux} {ST_DATA_W} {123};set_instance_parameter_value {cmd_demux} {ST_CHANNEL_W} {11};set_instance_parameter_value {cmd_demux} {NUM_OUTPUTS} {9};set_instance_parameter_value {cmd_demux} {VALID_WIDTH} {11};set_instance_parameter_value {cmd_demux} {MERLIN_PACKET_FORMAT} {wunique(122) domain(121:120) snoop(119:116) barrier(115:114) ori_burst_size(113:111) response_status(110:109) cache(108:105) protection(104:102) thread_id(101) dest_id(100:97) src_id(96:93) qos(92) begin_burst(91) data_sideband(90) addr_sideband(89) burst_type(88:87) burst_size(86:84) burstwrap(83) byte_cnt(82:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_demux} {SYNC_RESET} {0};add_instance {cmd_demux_001} {altera_merlin_demultiplexer};set_instance_parameter_value {cmd_demux_001} {ST_DATA_W} {96};set_instance_parameter_value {cmd_demux_001} {ST_CHANNEL_W} {11};set_instance_parameter_value {cmd_demux_001} {NUM_OUTPUTS} {2};set_instance_parameter_value {cmd_demux_001} {VALID_WIDTH} {11};set_instance_parameter_value {cmd_demux_001} {MERLIN_PACKET_FORMAT} {wunique(95) domain(94:93) snoop(92:89) barrier(88:87) ori_burst_size(86:84) response_status(83:82) cache(81:78) protection(77:75) thread_id(74) dest_id(73:70) src_id(69:66) qos(65) begin_burst(64) data_sideband(63) addr_sideband(62) burst_type(61:60) burst_size(59:57) burstwrap(56) byte_cnt(55:47) trans_exclusive(46) trans_lock(45) trans_read(44) trans_write(43) trans_posted(42) trans_compressed_read(41) addr(40:9) byteen(8) data(7:0)};set_instance_parameter_value {cmd_demux_001} {SYNC_RESET} {0};add_instance {cmd_demux_002} {altera_merlin_demultiplexer};set_instance_parameter_value {cmd_demux_002} {ST_DATA_W} {96};set_instance_parameter_value {cmd_demux_002} {ST_CHANNEL_W} {11};set_instance_parameter_value {cmd_demux_002} {NUM_OUTPUTS} {2};set_instance_parameter_value {cmd_demux_002} {VALID_WIDTH} {11};set_instance_parameter_value {cmd_demux_002} {MERLIN_PACKET_FORMAT} {wunique(95) domain(94:93) snoop(92:89) barrier(88:87) ori_burst_size(86:84) response_status(83:82) cache(81:78) protection(77:75) thread_id(74) dest_id(73:70) src_id(69:66) qos(65) begin_burst(64) data_sideband(63) addr_sideband(62) burst_type(61:60) burst_size(59:57) burstwrap(56) byte_cnt(55:47) trans_exclusive(46) trans_lock(45) trans_read(44) trans_write(43) trans_posted(42) trans_compressed_read(41) addr(40:9) byteen(8) data(7:0)};set_instance_parameter_value {cmd_demux_002} {SYNC_RESET} {0};add_instance {cmd_demux_003} {altera_merlin_demultiplexer};set_instance_parameter_value {cmd_demux_003} {ST_DATA_W} {231};set_instance_parameter_value {cmd_demux_003} {ST_CHANNEL_W} {11};set_instance_parameter_value {cmd_demux_003} {NUM_OUTPUTS} {2};set_instance_parameter_value {cmd_demux_003} {VALID_WIDTH} {1};set_instance_parameter_value {cmd_demux_003} {MERLIN_PACKET_FORMAT} {wunique(230) domain(229:228) snoop(227:224) barrier(223:222) ori_burst_size(221:219) response_status(218:217) cache(216:213) protection(212:210) thread_id(209) dest_id(208:205) src_id(204:201) qos(200) begin_burst(199) data_sideband(198) addr_sideband(197) burst_type(196:195) burst_size(194:192) burstwrap(191) byte_cnt(190:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)};set_instance_parameter_value {cmd_demux_003} {SYNC_RESET} {0};add_instance {cmd_demux_004} {altera_merlin_demultiplexer};set_instance_parameter_value {cmd_demux_004} {ST_DATA_W} {159};set_instance_parameter_value {cmd_demux_004} {ST_CHANNEL_W} {11};set_instance_parameter_value {cmd_demux_004} {NUM_OUTPUTS} {1};set_instance_parameter_value {cmd_demux_004} {VALID_WIDTH} {1};set_instance_parameter_value {cmd_demux_004} {MERLIN_PACKET_FORMAT} {wunique(158) domain(157:156) snoop(155:152) barrier(151:150) ori_burst_size(149:147) response_status(146:145) cache(144:141) protection(140:138) thread_id(137) dest_id(136:133) src_id(132:129) qos(128) begin_burst(127) data_sideband(126) addr_sideband(125) burst_type(124:123) burst_size(122:120) burstwrap(119) byte_cnt(118:110) trans_exclusive(109) trans_lock(108) trans_read(107) trans_write(106) trans_posted(105) trans_compressed_read(104) addr(103:72) byteen(71:64) data(63:0)};set_instance_parameter_value {cmd_demux_004} {SYNC_RESET} {0};add_instance {cmd_mux} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux} {ST_DATA_W} {123};set_instance_parameter_value {cmd_mux} {ST_CHANNEL_W} {11};set_instance_parameter_value {cmd_mux} {NUM_INPUTS} {1};set_instance_parameter_value {cmd_mux} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {cmd_mux} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {cmd_mux} {MERLIN_PACKET_FORMAT} {wunique(122) domain(121:120) snoop(119:116) barrier(115:114) ori_burst_size(113:111) response_status(110:109) cache(108:105) protection(104:102) thread_id(101) dest_id(100:97) src_id(96:93) qos(92) begin_burst(91) data_sideband(90) addr_sideband(89) burst_type(88:87) burst_size(86:84) burstwrap(83) byte_cnt(82:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_mux} {SYNC_RESET} {0};add_instance {cmd_mux_001} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux_001} {ST_DATA_W} {123};set_instance_parameter_value {cmd_mux_001} {ST_CHANNEL_W} {11};set_instance_parameter_value {cmd_mux_001} {NUM_INPUTS} {1};set_instance_parameter_value {cmd_mux_001} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux_001} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux_001} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {cmd_mux_001} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux_001} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {cmd_mux_001} {MERLIN_PACKET_FORMAT} {wunique(122) domain(121:120) snoop(119:116) barrier(115:114) ori_burst_size(113:111) response_status(110:109) cache(108:105) protection(104:102) thread_id(101) dest_id(100:97) src_id(96:93) qos(92) begin_burst(91) data_sideband(90) addr_sideband(89) burst_type(88:87) burst_size(86:84) burstwrap(83) byte_cnt(82:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_mux_001} {SYNC_RESET} {0};add_instance {cmd_mux_002} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux_002} {ST_DATA_W} {123};set_instance_parameter_value {cmd_mux_002} {ST_CHANNEL_W} {11};set_instance_parameter_value {cmd_mux_002} {NUM_INPUTS} {1};set_instance_parameter_value {cmd_mux_002} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux_002} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux_002} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {cmd_mux_002} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux_002} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {cmd_mux_002} {MERLIN_PACKET_FORMAT} {wunique(122) domain(121:120) snoop(119:116) barrier(115:114) ori_burst_size(113:111) response_status(110:109) cache(108:105) protection(104:102) thread_id(101) dest_id(100:97) src_id(96:93) qos(92) begin_burst(91) data_sideband(90) addr_sideband(89) burst_type(88:87) burst_size(86:84) burstwrap(83) byte_cnt(82:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_mux_002} {SYNC_RESET} {0};add_instance {cmd_mux_003} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux_003} {ST_DATA_W} {231};set_instance_parameter_value {cmd_mux_003} {ST_CHANNEL_W} {11};set_instance_parameter_value {cmd_mux_003} {NUM_INPUTS} {1};set_instance_parameter_value {cmd_mux_003} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux_003} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux_003} {PKT_TRANS_LOCK} {180};set_instance_parameter_value {cmd_mux_003} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux_003} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {cmd_mux_003} {MERLIN_PACKET_FORMAT} {wunique(230) domain(229:228) snoop(227:224) barrier(223:222) ori_burst_size(221:219) response_status(218:217) cache(216:213) protection(212:210) thread_id(209) dest_id(208:205) src_id(204:201) qos(200) begin_burst(199) data_sideband(198) addr_sideband(197) burst_type(196:195) burst_size(194:192) burstwrap(191) byte_cnt(190:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)};set_instance_parameter_value {cmd_mux_003} {SYNC_RESET} {0};add_instance {cmd_mux_004} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux_004} {ST_DATA_W} {231};set_instance_parameter_value {cmd_mux_004} {ST_CHANNEL_W} {11};set_instance_parameter_value {cmd_mux_004} {NUM_INPUTS} {1};set_instance_parameter_value {cmd_mux_004} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux_004} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux_004} {PKT_TRANS_LOCK} {180};set_instance_parameter_value {cmd_mux_004} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux_004} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {cmd_mux_004} {MERLIN_PACKET_FORMAT} {wunique(230) domain(229:228) snoop(227:224) barrier(223:222) ori_burst_size(221:219) response_status(218:217) cache(216:213) protection(212:210) thread_id(209) dest_id(208:205) src_id(204:201) qos(200) begin_burst(199) data_sideband(198) addr_sideband(197) burst_type(196:195) burst_size(194:192) burstwrap(191) byte_cnt(190:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)};set_instance_parameter_value {cmd_mux_004} {SYNC_RESET} {0};add_instance {cmd_mux_005} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux_005} {ST_DATA_W} {231};set_instance_parameter_value {cmd_mux_005} {ST_CHANNEL_W} {11};set_instance_parameter_value {cmd_mux_005} {NUM_INPUTS} {1};set_instance_parameter_value {cmd_mux_005} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux_005} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux_005} {PKT_TRANS_LOCK} {180};set_instance_parameter_value {cmd_mux_005} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux_005} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {cmd_mux_005} {MERLIN_PACKET_FORMAT} {wunique(230) domain(229:228) snoop(227:224) barrier(223:222) ori_burst_size(221:219) response_status(218:217) cache(216:213) protection(212:210) thread_id(209) dest_id(208:205) src_id(204:201) qos(200) begin_burst(199) data_sideband(198) addr_sideband(197) burst_type(196:195) burst_size(194:192) burstwrap(191) byte_cnt(190:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)};set_instance_parameter_value {cmd_mux_005} {SYNC_RESET} {0};add_instance {cmd_mux_006} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux_006} {ST_DATA_W} {123};set_instance_parameter_value {cmd_mux_006} {ST_CHANNEL_W} {11};set_instance_parameter_value {cmd_mux_006} {NUM_INPUTS} {2};set_instance_parameter_value {cmd_mux_006} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux_006} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux_006} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {cmd_mux_006} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux_006} {ARBITRATION_SHARES} {1 1 };set_instance_parameter_value {cmd_mux_006} {MERLIN_PACKET_FORMAT} {wunique(122) domain(121:120) snoop(119:116) barrier(115:114) ori_burst_size(113:111) response_status(110:109) cache(108:105) protection(104:102) thread_id(101) dest_id(100:97) src_id(96:93) qos(92) begin_burst(91) data_sideband(90) addr_sideband(89) burst_type(88:87) burst_size(86:84) burstwrap(83) byte_cnt(82:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_mux_006} {SYNC_RESET} {0};add_instance {cmd_mux_007} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux_007} {ST_DATA_W} {123};set_instance_parameter_value {cmd_mux_007} {ST_CHANNEL_W} {11};set_instance_parameter_value {cmd_mux_007} {NUM_INPUTS} {1};set_instance_parameter_value {cmd_mux_007} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux_007} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux_007} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {cmd_mux_007} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux_007} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {cmd_mux_007} {MERLIN_PACKET_FORMAT} {wunique(122) domain(121:120) snoop(119:116) barrier(115:114) ori_burst_size(113:111) response_status(110:109) cache(108:105) protection(104:102) thread_id(101) dest_id(100:97) src_id(96:93) qos(92) begin_burst(91) data_sideband(90) addr_sideband(89) burst_type(88:87) burst_size(86:84) burstwrap(83) byte_cnt(82:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_mux_007} {SYNC_RESET} {0};add_instance {cmd_mux_008} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux_008} {ST_DATA_W} {123};set_instance_parameter_value {cmd_mux_008} {ST_CHANNEL_W} {11};set_instance_parameter_value {cmd_mux_008} {NUM_INPUTS} {2};set_instance_parameter_value {cmd_mux_008} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux_008} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux_008} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {cmd_mux_008} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux_008} {ARBITRATION_SHARES} {1 1 };set_instance_parameter_value {cmd_mux_008} {MERLIN_PACKET_FORMAT} {wunique(122) domain(121:120) snoop(119:116) barrier(115:114) ori_burst_size(113:111) response_status(110:109) cache(108:105) protection(104:102) thread_id(101) dest_id(100:97) src_id(96:93) qos(92) begin_burst(91) data_sideband(90) addr_sideband(89) burst_type(88:87) burst_size(86:84) burstwrap(83) byte_cnt(82:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {cmd_mux_008} {SYNC_RESET} {0};add_instance {cmd_mux_009} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux_009} {ST_DATA_W} {231};set_instance_parameter_value {cmd_mux_009} {ST_CHANNEL_W} {11};set_instance_parameter_value {cmd_mux_009} {NUM_INPUTS} {3};set_instance_parameter_value {cmd_mux_009} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux_009} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux_009} {PKT_TRANS_LOCK} {180};set_instance_parameter_value {cmd_mux_009} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux_009} {ARBITRATION_SHARES} {1 1 1 };set_instance_parameter_value {cmd_mux_009} {MERLIN_PACKET_FORMAT} {wunique(230) domain(229:228) snoop(227:224) barrier(223:222) ori_burst_size(221:219) response_status(218:217) cache(216:213) protection(212:210) thread_id(209) dest_id(208:205) src_id(204:201) qos(200) begin_burst(199) data_sideband(198) addr_sideband(197) burst_type(196:195) burst_size(194:192) burstwrap(191) byte_cnt(190:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)};set_instance_parameter_value {cmd_mux_009} {SYNC_RESET} {0};add_instance {cmd_mux_010} {altera_merlin_multiplexer};set_instance_parameter_value {cmd_mux_010} {ST_DATA_W} {231};set_instance_parameter_value {cmd_mux_010} {ST_CHANNEL_W} {11};set_instance_parameter_value {cmd_mux_010} {NUM_INPUTS} {2};set_instance_parameter_value {cmd_mux_010} {PIPELINE_ARB} {1};set_instance_parameter_value {cmd_mux_010} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {cmd_mux_010} {PKT_TRANS_LOCK} {180};set_instance_parameter_value {cmd_mux_010} {ARBITRATION_SCHEME} {round-robin};set_instance_parameter_value {cmd_mux_010} {ARBITRATION_SHARES} {1 1 };set_instance_parameter_value {cmd_mux_010} {MERLIN_PACKET_FORMAT} {wunique(230) domain(229:228) snoop(227:224) barrier(223:222) ori_burst_size(221:219) response_status(218:217) cache(216:213) protection(212:210) thread_id(209) dest_id(208:205) src_id(204:201) qos(200) begin_burst(199) data_sideband(198) addr_sideband(197) burst_type(196:195) burst_size(194:192) burstwrap(191) byte_cnt(190:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)};set_instance_parameter_value {cmd_mux_010} {SYNC_RESET} {0};add_instance {rsp_demux} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux} {ST_DATA_W} {123};set_instance_parameter_value {rsp_demux} {ST_CHANNEL_W} {11};set_instance_parameter_value {rsp_demux} {NUM_OUTPUTS} {1};set_instance_parameter_value {rsp_demux} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux} {MERLIN_PACKET_FORMAT} {wunique(122) domain(121:120) snoop(119:116) barrier(115:114) ori_burst_size(113:111) response_status(110:109) cache(108:105) protection(104:102) thread_id(101) dest_id(100:97) src_id(96:93) qos(92) begin_burst(91) data_sideband(90) addr_sideband(89) burst_type(88:87) burst_size(86:84) burstwrap(83) byte_cnt(82:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_demux} {SYNC_RESET} {0};add_instance {rsp_demux_001} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux_001} {ST_DATA_W} {123};set_instance_parameter_value {rsp_demux_001} {ST_CHANNEL_W} {11};set_instance_parameter_value {rsp_demux_001} {NUM_OUTPUTS} {1};set_instance_parameter_value {rsp_demux_001} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux_001} {MERLIN_PACKET_FORMAT} {wunique(122) domain(121:120) snoop(119:116) barrier(115:114) ori_burst_size(113:111) response_status(110:109) cache(108:105) protection(104:102) thread_id(101) dest_id(100:97) src_id(96:93) qos(92) begin_burst(91) data_sideband(90) addr_sideband(89) burst_type(88:87) burst_size(86:84) burstwrap(83) byte_cnt(82:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_demux_001} {SYNC_RESET} {0};add_instance {rsp_demux_002} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux_002} {ST_DATA_W} {123};set_instance_parameter_value {rsp_demux_002} {ST_CHANNEL_W} {11};set_instance_parameter_value {rsp_demux_002} {NUM_OUTPUTS} {1};set_instance_parameter_value {rsp_demux_002} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux_002} {MERLIN_PACKET_FORMAT} {wunique(122) domain(121:120) snoop(119:116) barrier(115:114) ori_burst_size(113:111) response_status(110:109) cache(108:105) protection(104:102) thread_id(101) dest_id(100:97) src_id(96:93) qos(92) begin_burst(91) data_sideband(90) addr_sideband(89) burst_type(88:87) burst_size(86:84) burstwrap(83) byte_cnt(82:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_demux_002} {SYNC_RESET} {0};add_instance {rsp_demux_003} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux_003} {ST_DATA_W} {231};set_instance_parameter_value {rsp_demux_003} {ST_CHANNEL_W} {11};set_instance_parameter_value {rsp_demux_003} {NUM_OUTPUTS} {1};set_instance_parameter_value {rsp_demux_003} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux_003} {MERLIN_PACKET_FORMAT} {wunique(230) domain(229:228) snoop(227:224) barrier(223:222) ori_burst_size(221:219) response_status(218:217) cache(216:213) protection(212:210) thread_id(209) dest_id(208:205) src_id(204:201) qos(200) begin_burst(199) data_sideband(198) addr_sideband(197) burst_type(196:195) burst_size(194:192) burstwrap(191) byte_cnt(190:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)};set_instance_parameter_value {rsp_demux_003} {SYNC_RESET} {0};add_instance {rsp_demux_004} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux_004} {ST_DATA_W} {231};set_instance_parameter_value {rsp_demux_004} {ST_CHANNEL_W} {11};set_instance_parameter_value {rsp_demux_004} {NUM_OUTPUTS} {1};set_instance_parameter_value {rsp_demux_004} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux_004} {MERLIN_PACKET_FORMAT} {wunique(230) domain(229:228) snoop(227:224) barrier(223:222) ori_burst_size(221:219) response_status(218:217) cache(216:213) protection(212:210) thread_id(209) dest_id(208:205) src_id(204:201) qos(200) begin_burst(199) data_sideband(198) addr_sideband(197) burst_type(196:195) burst_size(194:192) burstwrap(191) byte_cnt(190:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)};set_instance_parameter_value {rsp_demux_004} {SYNC_RESET} {0};add_instance {rsp_demux_005} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux_005} {ST_DATA_W} {231};set_instance_parameter_value {rsp_demux_005} {ST_CHANNEL_W} {11};set_instance_parameter_value {rsp_demux_005} {NUM_OUTPUTS} {1};set_instance_parameter_value {rsp_demux_005} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux_005} {MERLIN_PACKET_FORMAT} {wunique(230) domain(229:228) snoop(227:224) barrier(223:222) ori_burst_size(221:219) response_status(218:217) cache(216:213) protection(212:210) thread_id(209) dest_id(208:205) src_id(204:201) qos(200) begin_burst(199) data_sideband(198) addr_sideband(197) burst_type(196:195) burst_size(194:192) burstwrap(191) byte_cnt(190:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)};set_instance_parameter_value {rsp_demux_005} {SYNC_RESET} {0};add_instance {rsp_demux_006} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux_006} {ST_DATA_W} {123};set_instance_parameter_value {rsp_demux_006} {ST_CHANNEL_W} {11};set_instance_parameter_value {rsp_demux_006} {NUM_OUTPUTS} {2};set_instance_parameter_value {rsp_demux_006} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux_006} {MERLIN_PACKET_FORMAT} {wunique(122) domain(121:120) snoop(119:116) barrier(115:114) ori_burst_size(113:111) response_status(110:109) cache(108:105) protection(104:102) thread_id(101) dest_id(100:97) src_id(96:93) qos(92) begin_burst(91) data_sideband(90) addr_sideband(89) burst_type(88:87) burst_size(86:84) burstwrap(83) byte_cnt(82:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_demux_006} {SYNC_RESET} {0};add_instance {rsp_demux_007} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux_007} {ST_DATA_W} {123};set_instance_parameter_value {rsp_demux_007} {ST_CHANNEL_W} {11};set_instance_parameter_value {rsp_demux_007} {NUM_OUTPUTS} {1};set_instance_parameter_value {rsp_demux_007} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux_007} {MERLIN_PACKET_FORMAT} {wunique(122) domain(121:120) snoop(119:116) barrier(115:114) ori_burst_size(113:111) response_status(110:109) cache(108:105) protection(104:102) thread_id(101) dest_id(100:97) src_id(96:93) qos(92) begin_burst(91) data_sideband(90) addr_sideband(89) burst_type(88:87) burst_size(86:84) burstwrap(83) byte_cnt(82:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_demux_007} {SYNC_RESET} {0};add_instance {rsp_demux_008} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux_008} {ST_DATA_W} {123};set_instance_parameter_value {rsp_demux_008} {ST_CHANNEL_W} {11};set_instance_parameter_value {rsp_demux_008} {NUM_OUTPUTS} {2};set_instance_parameter_value {rsp_demux_008} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux_008} {MERLIN_PACKET_FORMAT} {wunique(122) domain(121:120) snoop(119:116) barrier(115:114) ori_burst_size(113:111) response_status(110:109) cache(108:105) protection(104:102) thread_id(101) dest_id(100:97) src_id(96:93) qos(92) begin_burst(91) data_sideband(90) addr_sideband(89) burst_type(88:87) burst_size(86:84) burstwrap(83) byte_cnt(82:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_demux_008} {SYNC_RESET} {0};add_instance {rsp_demux_009} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux_009} {ST_DATA_W} {231};set_instance_parameter_value {rsp_demux_009} {ST_CHANNEL_W} {11};set_instance_parameter_value {rsp_demux_009} {NUM_OUTPUTS} {3};set_instance_parameter_value {rsp_demux_009} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux_009} {MERLIN_PACKET_FORMAT} {wunique(230) domain(229:228) snoop(227:224) barrier(223:222) ori_burst_size(221:219) response_status(218:217) cache(216:213) protection(212:210) thread_id(209) dest_id(208:205) src_id(204:201) qos(200) begin_burst(199) data_sideband(198) addr_sideband(197) burst_type(196:195) burst_size(194:192) burstwrap(191) byte_cnt(190:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)};set_instance_parameter_value {rsp_demux_009} {SYNC_RESET} {0};add_instance {rsp_demux_010} {altera_merlin_demultiplexer};set_instance_parameter_value {rsp_demux_010} {ST_DATA_W} {231};set_instance_parameter_value {rsp_demux_010} {ST_CHANNEL_W} {11};set_instance_parameter_value {rsp_demux_010} {NUM_OUTPUTS} {2};set_instance_parameter_value {rsp_demux_010} {VALID_WIDTH} {1};set_instance_parameter_value {rsp_demux_010} {MERLIN_PACKET_FORMAT} {wunique(230) domain(229:228) snoop(227:224) barrier(223:222) ori_burst_size(221:219) response_status(218:217) cache(216:213) protection(212:210) thread_id(209) dest_id(208:205) src_id(204:201) qos(200) begin_burst(199) data_sideband(198) addr_sideband(197) burst_type(196:195) burst_size(194:192) burstwrap(191) byte_cnt(190:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)};set_instance_parameter_value {rsp_demux_010} {SYNC_RESET} {0};add_instance {rsp_mux} {altera_merlin_multiplexer};set_instance_parameter_value {rsp_mux} {ST_DATA_W} {123};set_instance_parameter_value {rsp_mux} {ST_CHANNEL_W} {11};set_instance_parameter_value {rsp_mux} {NUM_INPUTS} {9};set_instance_parameter_value {rsp_mux} {PIPELINE_ARB} {0};set_instance_parameter_value {rsp_mux} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {rsp_mux} {PKT_TRANS_LOCK} {72};set_instance_parameter_value {rsp_mux} {ARBITRATION_SCHEME} {no-arb};set_instance_parameter_value {rsp_mux} {ARBITRATION_SHARES} {1 1 1 1 1 1 1 1 1 };set_instance_parameter_value {rsp_mux} {MERLIN_PACKET_FORMAT} {wunique(122) domain(121:120) snoop(119:116) barrier(115:114) ori_burst_size(113:111) response_status(110:109) cache(108:105) protection(104:102) thread_id(101) dest_id(100:97) src_id(96:93) qos(92) begin_burst(91) data_sideband(90) addr_sideband(89) burst_type(88:87) burst_size(86:84) burstwrap(83) byte_cnt(82:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {rsp_mux} {SYNC_RESET} {0};add_instance {rsp_mux_001} {altera_merlin_multiplexer};set_instance_parameter_value {rsp_mux_001} {ST_DATA_W} {96};set_instance_parameter_value {rsp_mux_001} {ST_CHANNEL_W} {11};set_instance_parameter_value {rsp_mux_001} {NUM_INPUTS} {2};set_instance_parameter_value {rsp_mux_001} {PIPELINE_ARB} {0};set_instance_parameter_value {rsp_mux_001} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {rsp_mux_001} {PKT_TRANS_LOCK} {45};set_instance_parameter_value {rsp_mux_001} {ARBITRATION_SCHEME} {no-arb};set_instance_parameter_value {rsp_mux_001} {ARBITRATION_SHARES} {1 1 };set_instance_parameter_value {rsp_mux_001} {MERLIN_PACKET_FORMAT} {wunique(95) domain(94:93) snoop(92:89) barrier(88:87) ori_burst_size(86:84) response_status(83:82) cache(81:78) protection(77:75) thread_id(74) dest_id(73:70) src_id(69:66) qos(65) begin_burst(64) data_sideband(63) addr_sideband(62) burst_type(61:60) burst_size(59:57) burstwrap(56) byte_cnt(55:47) trans_exclusive(46) trans_lock(45) trans_read(44) trans_write(43) trans_posted(42) trans_compressed_read(41) addr(40:9) byteen(8) data(7:0)};set_instance_parameter_value {rsp_mux_001} {SYNC_RESET} {0};add_instance {rsp_mux_002} {altera_merlin_multiplexer};set_instance_parameter_value {rsp_mux_002} {ST_DATA_W} {96};set_instance_parameter_value {rsp_mux_002} {ST_CHANNEL_W} {11};set_instance_parameter_value {rsp_mux_002} {NUM_INPUTS} {2};set_instance_parameter_value {rsp_mux_002} {PIPELINE_ARB} {0};set_instance_parameter_value {rsp_mux_002} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {rsp_mux_002} {PKT_TRANS_LOCK} {45};set_instance_parameter_value {rsp_mux_002} {ARBITRATION_SCHEME} {no-arb};set_instance_parameter_value {rsp_mux_002} {ARBITRATION_SHARES} {1 1 };set_instance_parameter_value {rsp_mux_002} {MERLIN_PACKET_FORMAT} {wunique(95) domain(94:93) snoop(92:89) barrier(88:87) ori_burst_size(86:84) response_status(83:82) cache(81:78) protection(77:75) thread_id(74) dest_id(73:70) src_id(69:66) qos(65) begin_burst(64) data_sideband(63) addr_sideband(62) burst_type(61:60) burst_size(59:57) burstwrap(56) byte_cnt(55:47) trans_exclusive(46) trans_lock(45) trans_read(44) trans_write(43) trans_posted(42) trans_compressed_read(41) addr(40:9) byteen(8) data(7:0)};set_instance_parameter_value {rsp_mux_002} {SYNC_RESET} {0};add_instance {rsp_mux_003} {altera_merlin_multiplexer};set_instance_parameter_value {rsp_mux_003} {ST_DATA_W} {231};set_instance_parameter_value {rsp_mux_003} {ST_CHANNEL_W} {11};set_instance_parameter_value {rsp_mux_003} {NUM_INPUTS} {2};set_instance_parameter_value {rsp_mux_003} {PIPELINE_ARB} {0};set_instance_parameter_value {rsp_mux_003} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {rsp_mux_003} {PKT_TRANS_LOCK} {180};set_instance_parameter_value {rsp_mux_003} {ARBITRATION_SCHEME} {no-arb};set_instance_parameter_value {rsp_mux_003} {ARBITRATION_SHARES} {1 1 };set_instance_parameter_value {rsp_mux_003} {MERLIN_PACKET_FORMAT} {wunique(230) domain(229:228) snoop(227:224) barrier(223:222) ori_burst_size(221:219) response_status(218:217) cache(216:213) protection(212:210) thread_id(209) dest_id(208:205) src_id(204:201) qos(200) begin_burst(199) data_sideband(198) addr_sideband(197) burst_type(196:195) burst_size(194:192) burstwrap(191) byte_cnt(190:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)};set_instance_parameter_value {rsp_mux_003} {SYNC_RESET} {0};add_instance {rsp_mux_004} {altera_merlin_multiplexer};set_instance_parameter_value {rsp_mux_004} {ST_DATA_W} {159};set_instance_parameter_value {rsp_mux_004} {ST_CHANNEL_W} {11};set_instance_parameter_value {rsp_mux_004} {NUM_INPUTS} {1};set_instance_parameter_value {rsp_mux_004} {PIPELINE_ARB} {0};set_instance_parameter_value {rsp_mux_004} {USE_EXTERNAL_ARB} {0};set_instance_parameter_value {rsp_mux_004} {PKT_TRANS_LOCK} {108};set_instance_parameter_value {rsp_mux_004} {ARBITRATION_SCHEME} {no-arb};set_instance_parameter_value {rsp_mux_004} {ARBITRATION_SHARES} {1 };set_instance_parameter_value {rsp_mux_004} {MERLIN_PACKET_FORMAT} {wunique(158) domain(157:156) snoop(155:152) barrier(151:150) ori_burst_size(149:147) response_status(146:145) cache(144:141) protection(140:138) thread_id(137) dest_id(136:133) src_id(132:129) qos(128) begin_burst(127) data_sideband(126) addr_sideband(125) burst_type(124:123) burst_size(122:120) burstwrap(119) byte_cnt(118:110) trans_exclusive(109) trans_lock(108) trans_read(107) trans_write(106) trans_posted(105) trans_compressed_read(104) addr(103:72) byteen(71:64) data(63:0)};set_instance_parameter_value {rsp_mux_004} {SYNC_RESET} {0};add_instance {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter} {altera_merlin_width_adapter};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter} {IN_PKT_ADDR_H} {67};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter} {IN_PKT_ADDR_L} {36};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter} {IN_PKT_DATA_H} {31};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter} {IN_PKT_DATA_L} {0};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter} {IN_PKT_BYTEEN_H} {35};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter} {IN_PKT_BYTEEN_L} {32};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter} {IN_PKT_BYTE_CNT_H} {82};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter} {IN_PKT_BYTE_CNT_L} {74};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter} {IN_PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter} {IN_PKT_TRANS_WRITE} {70};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter} {IN_PKT_BURSTWRAP_H} {83};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter} {IN_PKT_BURSTWRAP_L} {83};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter} {IN_PKT_BURST_SIZE_H} {86};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter} {IN_PKT_BURST_SIZE_L} {84};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter} {IN_PKT_RESPONSE_STATUS_H} {110};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter} {IN_PKT_RESPONSE_STATUS_L} {109};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter} {IN_PKT_TRANS_EXCLUSIVE} {73};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter} {IN_PKT_BURST_TYPE_H} {88};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter} {IN_PKT_BURST_TYPE_L} {87};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter} {IN_PKT_ORI_BURST_SIZE_L} {111};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter} {IN_PKT_ORI_BURST_SIZE_H} {113};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter} {IN_ST_DATA_W} {123};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter} {OUT_PKT_ADDR_H} {175};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter} {OUT_PKT_ADDR_L} {144};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter} {OUT_PKT_DATA_H} {127};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter} {OUT_PKT_DATA_L} {0};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter} {OUT_PKT_BYTEEN_H} {143};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter} {OUT_PKT_BYTEEN_L} {128};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter} {OUT_PKT_BYTE_CNT_H} {190};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter} {OUT_PKT_BYTE_CNT_L} {182};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter} {OUT_PKT_TRANS_COMPRESSED_READ} {176};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter} {OUT_PKT_BURST_SIZE_H} {194};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter} {OUT_PKT_BURST_SIZE_L} {192};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter} {OUT_PKT_RESPONSE_STATUS_H} {218};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter} {OUT_PKT_RESPONSE_STATUS_L} {217};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter} {OUT_PKT_TRANS_EXCLUSIVE} {181};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter} {OUT_PKT_BURST_TYPE_H} {196};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter} {OUT_PKT_BURST_TYPE_L} {195};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter} {OUT_PKT_ORI_BURST_SIZE_L} {219};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter} {OUT_PKT_ORI_BURST_SIZE_H} {221};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter} {OUT_ST_DATA_W} {231};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter} {ST_CHANNEL_W} {11};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter} {OPTIMIZE_FOR_RSP} {0};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter} {RESPONSE_PATH} {0};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter} {CONSTANT_BURST_SIZE} {1};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter} {PACKING} {1};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter} {IN_MERLIN_PACKET_FORMAT} {wunique(122) domain(121:120) snoop(119:116) barrier(115:114) ori_burst_size(113:111) response_status(110:109) cache(108:105) protection(104:102) thread_id(101) dest_id(100:97) src_id(96:93) qos(92) begin_burst(91) data_sideband(90) addr_sideband(89) burst_type(88:87) burst_size(86:84) burstwrap(83) byte_cnt(82:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter} {OUT_MERLIN_PACKET_FORMAT} {wunique(230) domain(229:228) snoop(227:224) barrier(223:222) ori_burst_size(221:219) response_status(218:217) cache(216:213) protection(212:210) thread_id(209) dest_id(208:205) src_id(204:201) qos(200) begin_burst(199) data_sideband(198) addr_sideband(197) burst_type(196:195) burst_size(194:192) burstwrap(191) byte_cnt(190:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter} {COMMAND_SIZE_W} {3};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter} {ENABLE_ADDRESS_ALIGNMENT} {0};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter} {SYNC_RESET} {0};add_instance {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter} {altera_merlin_width_adapter};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter} {IN_PKT_ADDR_H} {67};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter} {IN_PKT_ADDR_L} {36};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter} {IN_PKT_DATA_H} {31};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter} {IN_PKT_DATA_L} {0};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter} {IN_PKT_BYTEEN_H} {35};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter} {IN_PKT_BYTEEN_L} {32};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter} {IN_PKT_BYTE_CNT_H} {82};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter} {IN_PKT_BYTE_CNT_L} {74};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter} {IN_PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter} {IN_PKT_TRANS_WRITE} {70};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter} {IN_PKT_BURSTWRAP_H} {83};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter} {IN_PKT_BURSTWRAP_L} {83};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter} {IN_PKT_BURST_SIZE_H} {86};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter} {IN_PKT_BURST_SIZE_L} {84};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter} {IN_PKT_RESPONSE_STATUS_H} {110};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter} {IN_PKT_RESPONSE_STATUS_L} {109};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter} {IN_PKT_TRANS_EXCLUSIVE} {73};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter} {IN_PKT_BURST_TYPE_H} {88};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter} {IN_PKT_BURST_TYPE_L} {87};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter} {IN_PKT_ORI_BURST_SIZE_L} {111};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter} {IN_PKT_ORI_BURST_SIZE_H} {113};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter} {IN_ST_DATA_W} {123};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter} {OUT_PKT_ADDR_H} {175};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter} {OUT_PKT_ADDR_L} {144};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter} {OUT_PKT_DATA_H} {127};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter} {OUT_PKT_DATA_L} {0};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter} {OUT_PKT_BYTEEN_H} {143};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter} {OUT_PKT_BYTEEN_L} {128};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter} {OUT_PKT_BYTE_CNT_H} {190};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter} {OUT_PKT_BYTE_CNT_L} {182};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter} {OUT_PKT_TRANS_COMPRESSED_READ} {176};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter} {OUT_PKT_BURST_SIZE_H} {194};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter} {OUT_PKT_BURST_SIZE_L} {192};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter} {OUT_PKT_RESPONSE_STATUS_H} {218};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter} {OUT_PKT_RESPONSE_STATUS_L} {217};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter} {OUT_PKT_TRANS_EXCLUSIVE} {181};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter} {OUT_PKT_BURST_TYPE_H} {196};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter} {OUT_PKT_BURST_TYPE_L} {195};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter} {OUT_PKT_ORI_BURST_SIZE_L} {219};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter} {OUT_PKT_ORI_BURST_SIZE_H} {221};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter} {OUT_ST_DATA_W} {231};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter} {ST_CHANNEL_W} {11};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter} {OPTIMIZE_FOR_RSP} {0};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter} {RESPONSE_PATH} {0};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter} {CONSTANT_BURST_SIZE} {1};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter} {PACKING} {1};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter} {IN_MERLIN_PACKET_FORMAT} {wunique(122) domain(121:120) snoop(119:116) barrier(115:114) ori_burst_size(113:111) response_status(110:109) cache(108:105) protection(104:102) thread_id(101) dest_id(100:97) src_id(96:93) qos(92) begin_burst(91) data_sideband(90) addr_sideband(89) burst_type(88:87) burst_size(86:84) burstwrap(83) byte_cnt(82:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter} {OUT_MERLIN_PACKET_FORMAT} {wunique(230) domain(229:228) snoop(227:224) barrier(223:222) ori_burst_size(221:219) response_status(218:217) cache(216:213) protection(212:210) thread_id(209) dest_id(208:205) src_id(204:201) qos(200) begin_burst(199) data_sideband(198) addr_sideband(197) burst_type(196:195) burst_size(194:192) burstwrap(191) byte_cnt(190:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter} {COMMAND_SIZE_W} {3};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter} {ENABLE_ADDRESS_ALIGNMENT} {0};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter} {SYNC_RESET} {0};add_instance {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter} {altera_merlin_width_adapter};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter} {IN_PKT_ADDR_H} {67};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter} {IN_PKT_ADDR_L} {36};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter} {IN_PKT_DATA_H} {31};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter} {IN_PKT_DATA_L} {0};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter} {IN_PKT_BYTEEN_H} {35};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter} {IN_PKT_BYTEEN_L} {32};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter} {IN_PKT_BYTE_CNT_H} {82};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter} {IN_PKT_BYTE_CNT_L} {74};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter} {IN_PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter} {IN_PKT_TRANS_WRITE} {70};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter} {IN_PKT_BURSTWRAP_H} {83};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter} {IN_PKT_BURSTWRAP_L} {83};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter} {IN_PKT_BURST_SIZE_H} {86};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter} {IN_PKT_BURST_SIZE_L} {84};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter} {IN_PKT_RESPONSE_STATUS_H} {110};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter} {IN_PKT_RESPONSE_STATUS_L} {109};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter} {IN_PKT_TRANS_EXCLUSIVE} {73};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter} {IN_PKT_BURST_TYPE_H} {88};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter} {IN_PKT_BURST_TYPE_L} {87};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter} {IN_PKT_ORI_BURST_SIZE_L} {111};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter} {IN_PKT_ORI_BURST_SIZE_H} {113};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter} {IN_ST_DATA_W} {123};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter} {OUT_PKT_ADDR_H} {175};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter} {OUT_PKT_ADDR_L} {144};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter} {OUT_PKT_DATA_H} {127};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter} {OUT_PKT_DATA_L} {0};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter} {OUT_PKT_BYTEEN_H} {143};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter} {OUT_PKT_BYTEEN_L} {128};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter} {OUT_PKT_BYTE_CNT_H} {190};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter} {OUT_PKT_BYTE_CNT_L} {182};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter} {OUT_PKT_TRANS_COMPRESSED_READ} {176};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter} {OUT_PKT_BURST_SIZE_H} {194};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter} {OUT_PKT_BURST_SIZE_L} {192};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter} {OUT_PKT_RESPONSE_STATUS_H} {218};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter} {OUT_PKT_RESPONSE_STATUS_L} {217};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter} {OUT_PKT_TRANS_EXCLUSIVE} {181};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter} {OUT_PKT_BURST_TYPE_H} {196};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter} {OUT_PKT_BURST_TYPE_L} {195};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter} {OUT_PKT_ORI_BURST_SIZE_L} {219};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter} {OUT_PKT_ORI_BURST_SIZE_H} {221};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter} {OUT_ST_DATA_W} {231};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter} {ST_CHANNEL_W} {11};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter} {OPTIMIZE_FOR_RSP} {0};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter} {RESPONSE_PATH} {0};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter} {CONSTANT_BURST_SIZE} {1};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter} {PACKING} {1};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter} {IN_MERLIN_PACKET_FORMAT} {wunique(122) domain(121:120) snoop(119:116) barrier(115:114) ori_burst_size(113:111) response_status(110:109) cache(108:105) protection(104:102) thread_id(101) dest_id(100:97) src_id(96:93) qos(92) begin_burst(91) data_sideband(90) addr_sideband(89) burst_type(88:87) burst_size(86:84) burstwrap(83) byte_cnt(82:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter} {OUT_MERLIN_PACKET_FORMAT} {wunique(230) domain(229:228) snoop(227:224) barrier(223:222) ori_burst_size(221:219) response_status(218:217) cache(216:213) protection(212:210) thread_id(209) dest_id(208:205) src_id(204:201) qos(200) begin_burst(199) data_sideband(198) addr_sideband(197) burst_type(196:195) burst_size(194:192) burstwrap(191) byte_cnt(190:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter} {COMMAND_SIZE_W} {3};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter} {ENABLE_ADDRESS_ALIGNMENT} {0};set_instance_parameter_value {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter} {SYNC_RESET} {0};add_instance {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter} {altera_merlin_width_adapter};set_instance_parameter_value {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter} {IN_PKT_ADDR_H} {40};set_instance_parameter_value {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter} {IN_PKT_ADDR_L} {9};set_instance_parameter_value {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter} {IN_PKT_DATA_H} {7};set_instance_parameter_value {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter} {IN_PKT_DATA_L} {0};set_instance_parameter_value {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter} {IN_PKT_BYTEEN_H} {8};set_instance_parameter_value {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter} {IN_PKT_BYTEEN_L} {8};set_instance_parameter_value {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter} {IN_PKT_BYTE_CNT_H} {55};set_instance_parameter_value {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter} {IN_PKT_BYTE_CNT_L} {47};set_instance_parameter_value {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter} {IN_PKT_TRANS_COMPRESSED_READ} {41};set_instance_parameter_value {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter} {IN_PKT_TRANS_WRITE} {43};set_instance_parameter_value {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter} {IN_PKT_BURSTWRAP_H} {56};set_instance_parameter_value {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter} {IN_PKT_BURSTWRAP_L} {56};set_instance_parameter_value {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter} {IN_PKT_BURST_SIZE_H} {59};set_instance_parameter_value {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter} {IN_PKT_BURST_SIZE_L} {57};set_instance_parameter_value {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter} {IN_PKT_RESPONSE_STATUS_H} {83};set_instance_parameter_value {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter} {IN_PKT_RESPONSE_STATUS_L} {82};set_instance_parameter_value {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter} {IN_PKT_TRANS_EXCLUSIVE} {46};set_instance_parameter_value {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter} {IN_PKT_BURST_TYPE_H} {61};set_instance_parameter_value {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter} {IN_PKT_BURST_TYPE_L} {60};set_instance_parameter_value {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter} {IN_PKT_ORI_BURST_SIZE_L} {84};set_instance_parameter_value {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter} {IN_PKT_ORI_BURST_SIZE_H} {86};set_instance_parameter_value {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter} {IN_ST_DATA_W} {96};set_instance_parameter_value {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter} {OUT_PKT_ADDR_H} {67};set_instance_parameter_value {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter} {OUT_PKT_ADDR_L} {36};set_instance_parameter_value {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter} {OUT_PKT_DATA_H} {31};set_instance_parameter_value {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter} {OUT_PKT_DATA_L} {0};set_instance_parameter_value {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter} {OUT_PKT_BYTEEN_H} {35};set_instance_parameter_value {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter} {OUT_PKT_BYTEEN_L} {32};set_instance_parameter_value {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter} {OUT_PKT_BYTE_CNT_H} {82};set_instance_parameter_value {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter} {OUT_PKT_BYTE_CNT_L} {74};set_instance_parameter_value {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter} {OUT_PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter} {OUT_PKT_BURST_SIZE_H} {86};set_instance_parameter_value {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter} {OUT_PKT_BURST_SIZE_L} {84};set_instance_parameter_value {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter} {OUT_PKT_RESPONSE_STATUS_H} {110};set_instance_parameter_value {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter} {OUT_PKT_RESPONSE_STATUS_L} {109};set_instance_parameter_value {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter} {OUT_PKT_TRANS_EXCLUSIVE} {73};set_instance_parameter_value {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter} {OUT_PKT_BURST_TYPE_H} {88};set_instance_parameter_value {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter} {OUT_PKT_BURST_TYPE_L} {87};set_instance_parameter_value {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter} {OUT_PKT_ORI_BURST_SIZE_L} {111};set_instance_parameter_value {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter} {OUT_PKT_ORI_BURST_SIZE_H} {113};set_instance_parameter_value {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter} {OUT_ST_DATA_W} {123};set_instance_parameter_value {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter} {ST_CHANNEL_W} {11};set_instance_parameter_value {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter} {OPTIMIZE_FOR_RSP} {0};set_instance_parameter_value {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter} {RESPONSE_PATH} {0};set_instance_parameter_value {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter} {CONSTANT_BURST_SIZE} {1};set_instance_parameter_value {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter} {PACKING} {1};set_instance_parameter_value {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter} {IN_MERLIN_PACKET_FORMAT} {wunique(95) domain(94:93) snoop(92:89) barrier(88:87) ori_burst_size(86:84) response_status(83:82) cache(81:78) protection(77:75) thread_id(74) dest_id(73:70) src_id(69:66) qos(65) begin_burst(64) data_sideband(63) addr_sideband(62) burst_type(61:60) burst_size(59:57) burstwrap(56) byte_cnt(55:47) trans_exclusive(46) trans_lock(45) trans_read(44) trans_write(43) trans_posted(42) trans_compressed_read(41) addr(40:9) byteen(8) data(7:0)};set_instance_parameter_value {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter} {OUT_MERLIN_PACKET_FORMAT} {wunique(122) domain(121:120) snoop(119:116) barrier(115:114) ori_burst_size(113:111) response_status(110:109) cache(108:105) protection(104:102) thread_id(101) dest_id(100:97) src_id(96:93) qos(92) begin_burst(91) data_sideband(90) addr_sideband(89) burst_type(88:87) burst_size(86:84) burstwrap(83) byte_cnt(82:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter} {COMMAND_SIZE_W} {3};set_instance_parameter_value {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter} {ENABLE_ADDRESS_ALIGNMENT} {0};set_instance_parameter_value {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter} {SYNC_RESET} {0};add_instance {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter} {altera_merlin_width_adapter};set_instance_parameter_value {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter} {IN_PKT_ADDR_H} {40};set_instance_parameter_value {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter} {IN_PKT_ADDR_L} {9};set_instance_parameter_value {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter} {IN_PKT_DATA_H} {7};set_instance_parameter_value {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter} {IN_PKT_DATA_L} {0};set_instance_parameter_value {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter} {IN_PKT_BYTEEN_H} {8};set_instance_parameter_value {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter} {IN_PKT_BYTEEN_L} {8};set_instance_parameter_value {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter} {IN_PKT_BYTE_CNT_H} {55};set_instance_parameter_value {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter} {IN_PKT_BYTE_CNT_L} {47};set_instance_parameter_value {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter} {IN_PKT_TRANS_COMPRESSED_READ} {41};set_instance_parameter_value {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter} {IN_PKT_TRANS_WRITE} {43};set_instance_parameter_value {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter} {IN_PKT_BURSTWRAP_H} {56};set_instance_parameter_value {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter} {IN_PKT_BURSTWRAP_L} {56};set_instance_parameter_value {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter} {IN_PKT_BURST_SIZE_H} {59};set_instance_parameter_value {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter} {IN_PKT_BURST_SIZE_L} {57};set_instance_parameter_value {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter} {IN_PKT_RESPONSE_STATUS_H} {83};set_instance_parameter_value {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter} {IN_PKT_RESPONSE_STATUS_L} {82};set_instance_parameter_value {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter} {IN_PKT_TRANS_EXCLUSIVE} {46};set_instance_parameter_value {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter} {IN_PKT_BURST_TYPE_H} {61};set_instance_parameter_value {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter} {IN_PKT_BURST_TYPE_L} {60};set_instance_parameter_value {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter} {IN_PKT_ORI_BURST_SIZE_L} {84};set_instance_parameter_value {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter} {IN_PKT_ORI_BURST_SIZE_H} {86};set_instance_parameter_value {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter} {IN_ST_DATA_W} {96};set_instance_parameter_value {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter} {OUT_PKT_ADDR_H} {175};set_instance_parameter_value {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter} {OUT_PKT_ADDR_L} {144};set_instance_parameter_value {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter} {OUT_PKT_DATA_H} {127};set_instance_parameter_value {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter} {OUT_PKT_DATA_L} {0};set_instance_parameter_value {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter} {OUT_PKT_BYTEEN_H} {143};set_instance_parameter_value {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter} {OUT_PKT_BYTEEN_L} {128};set_instance_parameter_value {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter} {OUT_PKT_BYTE_CNT_H} {190};set_instance_parameter_value {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter} {OUT_PKT_BYTE_CNT_L} {182};set_instance_parameter_value {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter} {OUT_PKT_TRANS_COMPRESSED_READ} {176};set_instance_parameter_value {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter} {OUT_PKT_BURST_SIZE_H} {194};set_instance_parameter_value {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter} {OUT_PKT_BURST_SIZE_L} {192};set_instance_parameter_value {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter} {OUT_PKT_RESPONSE_STATUS_H} {218};set_instance_parameter_value {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter} {OUT_PKT_RESPONSE_STATUS_L} {217};set_instance_parameter_value {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter} {OUT_PKT_TRANS_EXCLUSIVE} {181};set_instance_parameter_value {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter} {OUT_PKT_BURST_TYPE_H} {196};set_instance_parameter_value {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter} {OUT_PKT_BURST_TYPE_L} {195};set_instance_parameter_value {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter} {OUT_PKT_ORI_BURST_SIZE_L} {219};set_instance_parameter_value {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter} {OUT_PKT_ORI_BURST_SIZE_H} {221};set_instance_parameter_value {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter} {OUT_ST_DATA_W} {231};set_instance_parameter_value {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter} {ST_CHANNEL_W} {11};set_instance_parameter_value {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter} {OPTIMIZE_FOR_RSP} {0};set_instance_parameter_value {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter} {RESPONSE_PATH} {0};set_instance_parameter_value {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter} {CONSTANT_BURST_SIZE} {1};set_instance_parameter_value {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter} {PACKING} {1};set_instance_parameter_value {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter} {IN_MERLIN_PACKET_FORMAT} {wunique(95) domain(94:93) snoop(92:89) barrier(88:87) ori_burst_size(86:84) response_status(83:82) cache(81:78) protection(77:75) thread_id(74) dest_id(73:70) src_id(69:66) qos(65) begin_burst(64) data_sideband(63) addr_sideband(62) burst_type(61:60) burst_size(59:57) burstwrap(56) byte_cnt(55:47) trans_exclusive(46) trans_lock(45) trans_read(44) trans_write(43) trans_posted(42) trans_compressed_read(41) addr(40:9) byteen(8) data(7:0)};set_instance_parameter_value {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter} {OUT_MERLIN_PACKET_FORMAT} {wunique(230) domain(229:228) snoop(227:224) barrier(223:222) ori_burst_size(221:219) response_status(218:217) cache(216:213) protection(212:210) thread_id(209) dest_id(208:205) src_id(204:201) qos(200) begin_burst(199) data_sideband(198) addr_sideband(197) burst_type(196:195) burst_size(194:192) burstwrap(191) byte_cnt(190:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)};set_instance_parameter_value {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter} {COMMAND_SIZE_W} {3};set_instance_parameter_value {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter} {ENABLE_ADDRESS_ALIGNMENT} {0};set_instance_parameter_value {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter} {SYNC_RESET} {0};add_instance {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter} {altera_merlin_width_adapter};set_instance_parameter_value {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter} {IN_PKT_ADDR_H} {40};set_instance_parameter_value {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter} {IN_PKT_ADDR_L} {9};set_instance_parameter_value {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter} {IN_PKT_DATA_H} {7};set_instance_parameter_value {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter} {IN_PKT_DATA_L} {0};set_instance_parameter_value {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter} {IN_PKT_BYTEEN_H} {8};set_instance_parameter_value {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter} {IN_PKT_BYTEEN_L} {8};set_instance_parameter_value {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter} {IN_PKT_BYTE_CNT_H} {55};set_instance_parameter_value {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter} {IN_PKT_BYTE_CNT_L} {47};set_instance_parameter_value {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter} {IN_PKT_TRANS_COMPRESSED_READ} {41};set_instance_parameter_value {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter} {IN_PKT_TRANS_WRITE} {43};set_instance_parameter_value {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter} {IN_PKT_BURSTWRAP_H} {56};set_instance_parameter_value {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter} {IN_PKT_BURSTWRAP_L} {56};set_instance_parameter_value {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter} {IN_PKT_BURST_SIZE_H} {59};set_instance_parameter_value {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter} {IN_PKT_BURST_SIZE_L} {57};set_instance_parameter_value {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter} {IN_PKT_RESPONSE_STATUS_H} {83};set_instance_parameter_value {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter} {IN_PKT_RESPONSE_STATUS_L} {82};set_instance_parameter_value {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter} {IN_PKT_TRANS_EXCLUSIVE} {46};set_instance_parameter_value {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter} {IN_PKT_BURST_TYPE_H} {61};set_instance_parameter_value {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter} {IN_PKT_BURST_TYPE_L} {60};set_instance_parameter_value {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter} {IN_PKT_ORI_BURST_SIZE_L} {84};set_instance_parameter_value {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter} {IN_PKT_ORI_BURST_SIZE_H} {86};set_instance_parameter_value {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter} {IN_ST_DATA_W} {96};set_instance_parameter_value {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter} {OUT_PKT_ADDR_H} {67};set_instance_parameter_value {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter} {OUT_PKT_ADDR_L} {36};set_instance_parameter_value {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter} {OUT_PKT_DATA_H} {31};set_instance_parameter_value {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter} {OUT_PKT_DATA_L} {0};set_instance_parameter_value {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter} {OUT_PKT_BYTEEN_H} {35};set_instance_parameter_value {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter} {OUT_PKT_BYTEEN_L} {32};set_instance_parameter_value {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter} {OUT_PKT_BYTE_CNT_H} {82};set_instance_parameter_value {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter} {OUT_PKT_BYTE_CNT_L} {74};set_instance_parameter_value {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter} {OUT_PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter} {OUT_PKT_BURST_SIZE_H} {86};set_instance_parameter_value {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter} {OUT_PKT_BURST_SIZE_L} {84};set_instance_parameter_value {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter} {OUT_PKT_RESPONSE_STATUS_H} {110};set_instance_parameter_value {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter} {OUT_PKT_RESPONSE_STATUS_L} {109};set_instance_parameter_value {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter} {OUT_PKT_TRANS_EXCLUSIVE} {73};set_instance_parameter_value {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter} {OUT_PKT_BURST_TYPE_H} {88};set_instance_parameter_value {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter} {OUT_PKT_BURST_TYPE_L} {87};set_instance_parameter_value {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter} {OUT_PKT_ORI_BURST_SIZE_L} {111};set_instance_parameter_value {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter} {OUT_PKT_ORI_BURST_SIZE_H} {113};set_instance_parameter_value {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter} {OUT_ST_DATA_W} {123};set_instance_parameter_value {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter} {ST_CHANNEL_W} {11};set_instance_parameter_value {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter} {OPTIMIZE_FOR_RSP} {0};set_instance_parameter_value {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter} {RESPONSE_PATH} {0};set_instance_parameter_value {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter} {CONSTANT_BURST_SIZE} {1};set_instance_parameter_value {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter} {PACKING} {1};set_instance_parameter_value {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter} {IN_MERLIN_PACKET_FORMAT} {wunique(95) domain(94:93) snoop(92:89) barrier(88:87) ori_burst_size(86:84) response_status(83:82) cache(81:78) protection(77:75) thread_id(74) dest_id(73:70) src_id(69:66) qos(65) begin_burst(64) data_sideband(63) addr_sideband(62) burst_type(61:60) burst_size(59:57) burstwrap(56) byte_cnt(55:47) trans_exclusive(46) trans_lock(45) trans_read(44) trans_write(43) trans_posted(42) trans_compressed_read(41) addr(40:9) byteen(8) data(7:0)};set_instance_parameter_value {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter} {OUT_MERLIN_PACKET_FORMAT} {wunique(122) domain(121:120) snoop(119:116) barrier(115:114) ori_burst_size(113:111) response_status(110:109) cache(108:105) protection(104:102) thread_id(101) dest_id(100:97) src_id(96:93) qos(92) begin_burst(91) data_sideband(90) addr_sideband(89) burst_type(88:87) burst_size(86:84) burstwrap(83) byte_cnt(82:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter} {COMMAND_SIZE_W} {3};set_instance_parameter_value {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter} {ENABLE_ADDRESS_ALIGNMENT} {0};set_instance_parameter_value {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter} {SYNC_RESET} {0};add_instance {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter} {altera_merlin_width_adapter};set_instance_parameter_value {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter} {IN_PKT_ADDR_H} {40};set_instance_parameter_value {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter} {IN_PKT_ADDR_L} {9};set_instance_parameter_value {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter} {IN_PKT_DATA_H} {7};set_instance_parameter_value {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter} {IN_PKT_DATA_L} {0};set_instance_parameter_value {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter} {IN_PKT_BYTEEN_H} {8};set_instance_parameter_value {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter} {IN_PKT_BYTEEN_L} {8};set_instance_parameter_value {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter} {IN_PKT_BYTE_CNT_H} {55};set_instance_parameter_value {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter} {IN_PKT_BYTE_CNT_L} {47};set_instance_parameter_value {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter} {IN_PKT_TRANS_COMPRESSED_READ} {41};set_instance_parameter_value {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter} {IN_PKT_TRANS_WRITE} {43};set_instance_parameter_value {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter} {IN_PKT_BURSTWRAP_H} {56};set_instance_parameter_value {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter} {IN_PKT_BURSTWRAP_L} {56};set_instance_parameter_value {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter} {IN_PKT_BURST_SIZE_H} {59};set_instance_parameter_value {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter} {IN_PKT_BURST_SIZE_L} {57};set_instance_parameter_value {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter} {IN_PKT_RESPONSE_STATUS_H} {83};set_instance_parameter_value {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter} {IN_PKT_RESPONSE_STATUS_L} {82};set_instance_parameter_value {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter} {IN_PKT_TRANS_EXCLUSIVE} {46};set_instance_parameter_value {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter} {IN_PKT_BURST_TYPE_H} {61};set_instance_parameter_value {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter} {IN_PKT_BURST_TYPE_L} {60};set_instance_parameter_value {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter} {IN_PKT_ORI_BURST_SIZE_L} {84};set_instance_parameter_value {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter} {IN_PKT_ORI_BURST_SIZE_H} {86};set_instance_parameter_value {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter} {IN_ST_DATA_W} {96};set_instance_parameter_value {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter} {OUT_PKT_ADDR_H} {175};set_instance_parameter_value {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter} {OUT_PKT_ADDR_L} {144};set_instance_parameter_value {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter} {OUT_PKT_DATA_H} {127};set_instance_parameter_value {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter} {OUT_PKT_DATA_L} {0};set_instance_parameter_value {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter} {OUT_PKT_BYTEEN_H} {143};set_instance_parameter_value {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter} {OUT_PKT_BYTEEN_L} {128};set_instance_parameter_value {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter} {OUT_PKT_BYTE_CNT_H} {190};set_instance_parameter_value {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter} {OUT_PKT_BYTE_CNT_L} {182};set_instance_parameter_value {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter} {OUT_PKT_TRANS_COMPRESSED_READ} {176};set_instance_parameter_value {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter} {OUT_PKT_BURST_SIZE_H} {194};set_instance_parameter_value {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter} {OUT_PKT_BURST_SIZE_L} {192};set_instance_parameter_value {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter} {OUT_PKT_RESPONSE_STATUS_H} {218};set_instance_parameter_value {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter} {OUT_PKT_RESPONSE_STATUS_L} {217};set_instance_parameter_value {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter} {OUT_PKT_TRANS_EXCLUSIVE} {181};set_instance_parameter_value {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter} {OUT_PKT_BURST_TYPE_H} {196};set_instance_parameter_value {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter} {OUT_PKT_BURST_TYPE_L} {195};set_instance_parameter_value {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter} {OUT_PKT_ORI_BURST_SIZE_L} {219};set_instance_parameter_value {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter} {OUT_PKT_ORI_BURST_SIZE_H} {221};set_instance_parameter_value {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter} {OUT_ST_DATA_W} {231};set_instance_parameter_value {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter} {ST_CHANNEL_W} {11};set_instance_parameter_value {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter} {OPTIMIZE_FOR_RSP} {0};set_instance_parameter_value {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter} {RESPONSE_PATH} {0};set_instance_parameter_value {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter} {CONSTANT_BURST_SIZE} {1};set_instance_parameter_value {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter} {PACKING} {1};set_instance_parameter_value {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter} {IN_MERLIN_PACKET_FORMAT} {wunique(95) domain(94:93) snoop(92:89) barrier(88:87) ori_burst_size(86:84) response_status(83:82) cache(81:78) protection(77:75) thread_id(74) dest_id(73:70) src_id(69:66) qos(65) begin_burst(64) data_sideband(63) addr_sideband(62) burst_type(61:60) burst_size(59:57) burstwrap(56) byte_cnt(55:47) trans_exclusive(46) trans_lock(45) trans_read(44) trans_write(43) trans_posted(42) trans_compressed_read(41) addr(40:9) byteen(8) data(7:0)};set_instance_parameter_value {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter} {OUT_MERLIN_PACKET_FORMAT} {wunique(230) domain(229:228) snoop(227:224) barrier(223:222) ori_burst_size(221:219) response_status(218:217) cache(216:213) protection(212:210) thread_id(209) dest_id(208:205) src_id(204:201) qos(200) begin_burst(199) data_sideband(198) addr_sideband(197) burst_type(196:195) burst_size(194:192) burstwrap(191) byte_cnt(190:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)};set_instance_parameter_value {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter} {COMMAND_SIZE_W} {3};set_instance_parameter_value {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter} {ENABLE_ADDRESS_ALIGNMENT} {0};set_instance_parameter_value {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter} {SYNC_RESET} {0};add_instance {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter} {altera_merlin_width_adapter};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter} {IN_PKT_ADDR_H} {103};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter} {IN_PKT_ADDR_L} {72};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter} {IN_PKT_DATA_H} {63};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter} {IN_PKT_DATA_L} {0};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter} {IN_PKT_BYTEEN_H} {71};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter} {IN_PKT_BYTEEN_L} {64};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter} {IN_PKT_BYTE_CNT_H} {118};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter} {IN_PKT_BYTE_CNT_L} {110};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter} {IN_PKT_TRANS_COMPRESSED_READ} {104};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter} {IN_PKT_TRANS_WRITE} {106};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter} {IN_PKT_BURSTWRAP_H} {119};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter} {IN_PKT_BURSTWRAP_L} {119};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter} {IN_PKT_BURST_SIZE_H} {122};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter} {IN_PKT_BURST_SIZE_L} {120};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter} {IN_PKT_RESPONSE_STATUS_H} {146};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter} {IN_PKT_RESPONSE_STATUS_L} {145};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter} {IN_PKT_TRANS_EXCLUSIVE} {109};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter} {IN_PKT_BURST_TYPE_H} {124};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter} {IN_PKT_BURST_TYPE_L} {123};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter} {IN_PKT_ORI_BURST_SIZE_L} {147};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter} {IN_PKT_ORI_BURST_SIZE_H} {149};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter} {IN_ST_DATA_W} {159};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter} {OUT_PKT_ADDR_H} {175};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter} {OUT_PKT_ADDR_L} {144};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter} {OUT_PKT_DATA_H} {127};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter} {OUT_PKT_DATA_L} {0};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter} {OUT_PKT_BYTEEN_H} {143};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter} {OUT_PKT_BYTEEN_L} {128};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter} {OUT_PKT_BYTE_CNT_H} {190};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter} {OUT_PKT_BYTE_CNT_L} {182};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter} {OUT_PKT_TRANS_COMPRESSED_READ} {176};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter} {OUT_PKT_BURST_SIZE_H} {194};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter} {OUT_PKT_BURST_SIZE_L} {192};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter} {OUT_PKT_RESPONSE_STATUS_H} {218};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter} {OUT_PKT_RESPONSE_STATUS_L} {217};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter} {OUT_PKT_TRANS_EXCLUSIVE} {181};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter} {OUT_PKT_BURST_TYPE_H} {196};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter} {OUT_PKT_BURST_TYPE_L} {195};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter} {OUT_PKT_ORI_BURST_SIZE_L} {219};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter} {OUT_PKT_ORI_BURST_SIZE_H} {221};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter} {OUT_ST_DATA_W} {231};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter} {ST_CHANNEL_W} {11};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter} {OPTIMIZE_FOR_RSP} {0};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter} {RESPONSE_PATH} {0};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter} {CONSTANT_BURST_SIZE} {1};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter} {PACKING} {1};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter} {IN_MERLIN_PACKET_FORMAT} {wunique(158) domain(157:156) snoop(155:152) barrier(151:150) ori_burst_size(149:147) response_status(146:145) cache(144:141) protection(140:138) thread_id(137) dest_id(136:133) src_id(132:129) qos(128) begin_burst(127) data_sideband(126) addr_sideband(125) burst_type(124:123) burst_size(122:120) burstwrap(119) byte_cnt(118:110) trans_exclusive(109) trans_lock(108) trans_read(107) trans_write(106) trans_posted(105) trans_compressed_read(104) addr(103:72) byteen(71:64) data(63:0)};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter} {OUT_MERLIN_PACKET_FORMAT} {wunique(230) domain(229:228) snoop(227:224) barrier(223:222) ori_burst_size(221:219) response_status(218:217) cache(216:213) protection(212:210) thread_id(209) dest_id(208:205) src_id(204:201) qos(200) begin_burst(199) data_sideband(198) addr_sideband(197) burst_type(196:195) burst_size(194:192) burstwrap(191) byte_cnt(190:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter} {COMMAND_SIZE_W} {3};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter} {ENABLE_ADDRESS_ALIGNMENT} {0};set_instance_parameter_value {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter} {SYNC_RESET} {0};add_instance {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {altera_merlin_width_adapter};set_instance_parameter_value {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_ADDR_H} {175};set_instance_parameter_value {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_ADDR_L} {144};set_instance_parameter_value {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_DATA_H} {127};set_instance_parameter_value {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_DATA_L} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_BYTEEN_H} {143};set_instance_parameter_value {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_BYTEEN_L} {128};set_instance_parameter_value {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_BYTE_CNT_H} {190};set_instance_parameter_value {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_BYTE_CNT_L} {182};set_instance_parameter_value {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_TRANS_COMPRESSED_READ} {176};set_instance_parameter_value {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_TRANS_WRITE} {178};set_instance_parameter_value {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_BURSTWRAP_H} {191};set_instance_parameter_value {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_BURSTWRAP_L} {191};set_instance_parameter_value {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_BURST_SIZE_H} {194};set_instance_parameter_value {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_BURST_SIZE_L} {192};set_instance_parameter_value {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_RESPONSE_STATUS_H} {218};set_instance_parameter_value {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_RESPONSE_STATUS_L} {217};set_instance_parameter_value {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_TRANS_EXCLUSIVE} {181};set_instance_parameter_value {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_BURST_TYPE_H} {196};set_instance_parameter_value {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_BURST_TYPE_L} {195};set_instance_parameter_value {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_ORI_BURST_SIZE_L} {219};set_instance_parameter_value {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_ORI_BURST_SIZE_H} {221};set_instance_parameter_value {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_ST_DATA_W} {231};set_instance_parameter_value {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_PKT_ADDR_H} {67};set_instance_parameter_value {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_PKT_ADDR_L} {36};set_instance_parameter_value {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_PKT_DATA_H} {31};set_instance_parameter_value {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_PKT_DATA_L} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_PKT_BYTEEN_H} {35};set_instance_parameter_value {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_PKT_BYTEEN_L} {32};set_instance_parameter_value {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_PKT_BYTE_CNT_H} {82};set_instance_parameter_value {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_PKT_BYTE_CNT_L} {74};set_instance_parameter_value {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_PKT_BURST_SIZE_H} {86};set_instance_parameter_value {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_PKT_BURST_SIZE_L} {84};set_instance_parameter_value {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_PKT_RESPONSE_STATUS_H} {110};set_instance_parameter_value {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_PKT_RESPONSE_STATUS_L} {109};set_instance_parameter_value {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_PKT_TRANS_EXCLUSIVE} {73};set_instance_parameter_value {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_PKT_BURST_TYPE_H} {88};set_instance_parameter_value {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_PKT_BURST_TYPE_L} {87};set_instance_parameter_value {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_PKT_ORI_BURST_SIZE_L} {111};set_instance_parameter_value {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_PKT_ORI_BURST_SIZE_H} {113};set_instance_parameter_value {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_ST_DATA_W} {123};set_instance_parameter_value {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {ST_CHANNEL_W} {11};set_instance_parameter_value {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OPTIMIZE_FOR_RSP} {1};set_instance_parameter_value {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {RESPONSE_PATH} {1};set_instance_parameter_value {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {CONSTANT_BURST_SIZE} {1};set_instance_parameter_value {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {PACKING} {1};set_instance_parameter_value {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_MERLIN_PACKET_FORMAT} {wunique(230) domain(229:228) snoop(227:224) barrier(223:222) ori_burst_size(221:219) response_status(218:217) cache(216:213) protection(212:210) thread_id(209) dest_id(208:205) src_id(204:201) qos(200) begin_burst(199) data_sideband(198) addr_sideband(197) burst_type(196:195) burst_size(194:192) burstwrap(191) byte_cnt(190:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)};set_instance_parameter_value {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_MERLIN_PACKET_FORMAT} {wunique(122) domain(121:120) snoop(119:116) barrier(115:114) ori_burst_size(113:111) response_status(110:109) cache(108:105) protection(104:102) thread_id(101) dest_id(100:97) src_id(96:93) qos(92) begin_burst(91) data_sideband(90) addr_sideband(89) burst_type(88:87) burst_size(86:84) burstwrap(83) byte_cnt(82:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {COMMAND_SIZE_W} {3};set_instance_parameter_value {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {ENABLE_ADDRESS_ALIGNMENT} {0};set_instance_parameter_value {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {SYNC_RESET} {0};add_instance {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {altera_merlin_width_adapter};set_instance_parameter_value {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_ADDR_H} {175};set_instance_parameter_value {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_ADDR_L} {144};set_instance_parameter_value {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_DATA_H} {127};set_instance_parameter_value {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_DATA_L} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_BYTEEN_H} {143};set_instance_parameter_value {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_BYTEEN_L} {128};set_instance_parameter_value {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_BYTE_CNT_H} {190};set_instance_parameter_value {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_BYTE_CNT_L} {182};set_instance_parameter_value {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_TRANS_COMPRESSED_READ} {176};set_instance_parameter_value {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_TRANS_WRITE} {178};set_instance_parameter_value {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_BURSTWRAP_H} {191};set_instance_parameter_value {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_BURSTWRAP_L} {191};set_instance_parameter_value {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_BURST_SIZE_H} {194};set_instance_parameter_value {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_BURST_SIZE_L} {192};set_instance_parameter_value {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_RESPONSE_STATUS_H} {218};set_instance_parameter_value {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_RESPONSE_STATUS_L} {217};set_instance_parameter_value {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_TRANS_EXCLUSIVE} {181};set_instance_parameter_value {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_BURST_TYPE_H} {196};set_instance_parameter_value {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_BURST_TYPE_L} {195};set_instance_parameter_value {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_ORI_BURST_SIZE_L} {219};set_instance_parameter_value {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_ORI_BURST_SIZE_H} {221};set_instance_parameter_value {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_ST_DATA_W} {231};set_instance_parameter_value {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_PKT_ADDR_H} {67};set_instance_parameter_value {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_PKT_ADDR_L} {36};set_instance_parameter_value {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_PKT_DATA_H} {31};set_instance_parameter_value {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_PKT_DATA_L} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_PKT_BYTEEN_H} {35};set_instance_parameter_value {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_PKT_BYTEEN_L} {32};set_instance_parameter_value {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_PKT_BYTE_CNT_H} {82};set_instance_parameter_value {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_PKT_BYTE_CNT_L} {74};set_instance_parameter_value {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_PKT_BURST_SIZE_H} {86};set_instance_parameter_value {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_PKT_BURST_SIZE_L} {84};set_instance_parameter_value {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_PKT_RESPONSE_STATUS_H} {110};set_instance_parameter_value {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_PKT_RESPONSE_STATUS_L} {109};set_instance_parameter_value {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_PKT_TRANS_EXCLUSIVE} {73};set_instance_parameter_value {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_PKT_BURST_TYPE_H} {88};set_instance_parameter_value {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_PKT_BURST_TYPE_L} {87};set_instance_parameter_value {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_PKT_ORI_BURST_SIZE_L} {111};set_instance_parameter_value {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_PKT_ORI_BURST_SIZE_H} {113};set_instance_parameter_value {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_ST_DATA_W} {123};set_instance_parameter_value {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {ST_CHANNEL_W} {11};set_instance_parameter_value {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OPTIMIZE_FOR_RSP} {1};set_instance_parameter_value {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {RESPONSE_PATH} {1};set_instance_parameter_value {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {CONSTANT_BURST_SIZE} {1};set_instance_parameter_value {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {PACKING} {1};set_instance_parameter_value {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_MERLIN_PACKET_FORMAT} {wunique(230) domain(229:228) snoop(227:224) barrier(223:222) ori_burst_size(221:219) response_status(218:217) cache(216:213) protection(212:210) thread_id(209) dest_id(208:205) src_id(204:201) qos(200) begin_burst(199) data_sideband(198) addr_sideband(197) burst_type(196:195) burst_size(194:192) burstwrap(191) byte_cnt(190:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)};set_instance_parameter_value {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_MERLIN_PACKET_FORMAT} {wunique(122) domain(121:120) snoop(119:116) barrier(115:114) ori_burst_size(113:111) response_status(110:109) cache(108:105) protection(104:102) thread_id(101) dest_id(100:97) src_id(96:93) qos(92) begin_burst(91) data_sideband(90) addr_sideband(89) burst_type(88:87) burst_size(86:84) burstwrap(83) byte_cnt(82:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {COMMAND_SIZE_W} {3};set_instance_parameter_value {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {ENABLE_ADDRESS_ALIGNMENT} {0};set_instance_parameter_value {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {SYNC_RESET} {0};add_instance {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {altera_merlin_width_adapter};set_instance_parameter_value {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_ADDR_H} {175};set_instance_parameter_value {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_ADDR_L} {144};set_instance_parameter_value {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_DATA_H} {127};set_instance_parameter_value {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_DATA_L} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_BYTEEN_H} {143};set_instance_parameter_value {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_BYTEEN_L} {128};set_instance_parameter_value {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_BYTE_CNT_H} {190};set_instance_parameter_value {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_BYTE_CNT_L} {182};set_instance_parameter_value {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_TRANS_COMPRESSED_READ} {176};set_instance_parameter_value {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_TRANS_WRITE} {178};set_instance_parameter_value {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_BURSTWRAP_H} {191};set_instance_parameter_value {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_BURSTWRAP_L} {191};set_instance_parameter_value {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_BURST_SIZE_H} {194};set_instance_parameter_value {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_BURST_SIZE_L} {192};set_instance_parameter_value {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_RESPONSE_STATUS_H} {218};set_instance_parameter_value {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_RESPONSE_STATUS_L} {217};set_instance_parameter_value {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_TRANS_EXCLUSIVE} {181};set_instance_parameter_value {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_BURST_TYPE_H} {196};set_instance_parameter_value {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_BURST_TYPE_L} {195};set_instance_parameter_value {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_ORI_BURST_SIZE_L} {219};set_instance_parameter_value {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_PKT_ORI_BURST_SIZE_H} {221};set_instance_parameter_value {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_ST_DATA_W} {231};set_instance_parameter_value {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_PKT_ADDR_H} {67};set_instance_parameter_value {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_PKT_ADDR_L} {36};set_instance_parameter_value {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_PKT_DATA_H} {31};set_instance_parameter_value {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_PKT_DATA_L} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_PKT_BYTEEN_H} {35};set_instance_parameter_value {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_PKT_BYTEEN_L} {32};set_instance_parameter_value {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_PKT_BYTE_CNT_H} {82};set_instance_parameter_value {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_PKT_BYTE_CNT_L} {74};set_instance_parameter_value {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_PKT_BURST_SIZE_H} {86};set_instance_parameter_value {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_PKT_BURST_SIZE_L} {84};set_instance_parameter_value {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_PKT_RESPONSE_STATUS_H} {110};set_instance_parameter_value {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_PKT_RESPONSE_STATUS_L} {109};set_instance_parameter_value {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_PKT_TRANS_EXCLUSIVE} {73};set_instance_parameter_value {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_PKT_BURST_TYPE_H} {88};set_instance_parameter_value {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_PKT_BURST_TYPE_L} {87};set_instance_parameter_value {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_PKT_ORI_BURST_SIZE_L} {111};set_instance_parameter_value {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_PKT_ORI_BURST_SIZE_H} {113};set_instance_parameter_value {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_ST_DATA_W} {123};set_instance_parameter_value {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {ST_CHANNEL_W} {11};set_instance_parameter_value {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OPTIMIZE_FOR_RSP} {1};set_instance_parameter_value {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {RESPONSE_PATH} {1};set_instance_parameter_value {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {CONSTANT_BURST_SIZE} {1};set_instance_parameter_value {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {PACKING} {1};set_instance_parameter_value {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {IN_MERLIN_PACKET_FORMAT} {wunique(230) domain(229:228) snoop(227:224) barrier(223:222) ori_burst_size(221:219) response_status(218:217) cache(216:213) protection(212:210) thread_id(209) dest_id(208:205) src_id(204:201) qos(200) begin_burst(199) data_sideband(198) addr_sideband(197) burst_type(196:195) burst_size(194:192) burstwrap(191) byte_cnt(190:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)};set_instance_parameter_value {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {OUT_MERLIN_PACKET_FORMAT} {wunique(122) domain(121:120) snoop(119:116) barrier(115:114) ori_burst_size(113:111) response_status(110:109) cache(108:105) protection(104:102) thread_id(101) dest_id(100:97) src_id(96:93) qos(92) begin_burst(91) data_sideband(90) addr_sideband(89) burst_type(88:87) burst_size(86:84) burstwrap(83) byte_cnt(82:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {COMMAND_SIZE_W} {3};set_instance_parameter_value {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {ENABLE_ADDRESS_ALIGNMENT} {0};set_instance_parameter_value {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter} {SYNC_RESET} {0};add_instance {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter} {altera_merlin_width_adapter};set_instance_parameter_value {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter} {IN_PKT_ADDR_H} {67};set_instance_parameter_value {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter} {IN_PKT_ADDR_L} {36};set_instance_parameter_value {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter} {IN_PKT_DATA_H} {31};set_instance_parameter_value {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter} {IN_PKT_DATA_L} {0};set_instance_parameter_value {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter} {IN_PKT_BYTEEN_H} {35};set_instance_parameter_value {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter} {IN_PKT_BYTEEN_L} {32};set_instance_parameter_value {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter} {IN_PKT_BYTE_CNT_H} {82};set_instance_parameter_value {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter} {IN_PKT_BYTE_CNT_L} {74};set_instance_parameter_value {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter} {IN_PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter} {IN_PKT_TRANS_WRITE} {70};set_instance_parameter_value {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter} {IN_PKT_BURSTWRAP_H} {83};set_instance_parameter_value {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter} {IN_PKT_BURSTWRAP_L} {83};set_instance_parameter_value {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter} {IN_PKT_BURST_SIZE_H} {86};set_instance_parameter_value {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter} {IN_PKT_BURST_SIZE_L} {84};set_instance_parameter_value {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter} {IN_PKT_RESPONSE_STATUS_H} {110};set_instance_parameter_value {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter} {IN_PKT_RESPONSE_STATUS_L} {109};set_instance_parameter_value {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter} {IN_PKT_TRANS_EXCLUSIVE} {73};set_instance_parameter_value {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter} {IN_PKT_BURST_TYPE_H} {88};set_instance_parameter_value {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter} {IN_PKT_BURST_TYPE_L} {87};set_instance_parameter_value {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter} {IN_PKT_ORI_BURST_SIZE_L} {111};set_instance_parameter_value {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter} {IN_PKT_ORI_BURST_SIZE_H} {113};set_instance_parameter_value {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter} {IN_ST_DATA_W} {123};set_instance_parameter_value {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter} {OUT_PKT_ADDR_H} {40};set_instance_parameter_value {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter} {OUT_PKT_ADDR_L} {9};set_instance_parameter_value {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter} {OUT_PKT_DATA_H} {7};set_instance_parameter_value {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter} {OUT_PKT_DATA_L} {0};set_instance_parameter_value {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter} {OUT_PKT_BYTEEN_H} {8};set_instance_parameter_value {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter} {OUT_PKT_BYTEEN_L} {8};set_instance_parameter_value {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter} {OUT_PKT_BYTE_CNT_H} {55};set_instance_parameter_value {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter} {OUT_PKT_BYTE_CNT_L} {47};set_instance_parameter_value {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter} {OUT_PKT_TRANS_COMPRESSED_READ} {41};set_instance_parameter_value {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter} {OUT_PKT_BURST_SIZE_H} {59};set_instance_parameter_value {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter} {OUT_PKT_BURST_SIZE_L} {57};set_instance_parameter_value {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter} {OUT_PKT_RESPONSE_STATUS_H} {83};set_instance_parameter_value {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter} {OUT_PKT_RESPONSE_STATUS_L} {82};set_instance_parameter_value {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter} {OUT_PKT_TRANS_EXCLUSIVE} {46};set_instance_parameter_value {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter} {OUT_PKT_BURST_TYPE_H} {61};set_instance_parameter_value {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter} {OUT_PKT_BURST_TYPE_L} {60};set_instance_parameter_value {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter} {OUT_PKT_ORI_BURST_SIZE_L} {84};set_instance_parameter_value {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter} {OUT_PKT_ORI_BURST_SIZE_H} {86};set_instance_parameter_value {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter} {OUT_ST_DATA_W} {96};set_instance_parameter_value {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter} {ST_CHANNEL_W} {11};set_instance_parameter_value {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter} {OPTIMIZE_FOR_RSP} {1};set_instance_parameter_value {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter} {RESPONSE_PATH} {1};set_instance_parameter_value {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter} {CONSTANT_BURST_SIZE} {1};set_instance_parameter_value {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter} {PACKING} {1};set_instance_parameter_value {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter} {IN_MERLIN_PACKET_FORMAT} {wunique(122) domain(121:120) snoop(119:116) barrier(115:114) ori_burst_size(113:111) response_status(110:109) cache(108:105) protection(104:102) thread_id(101) dest_id(100:97) src_id(96:93) qos(92) begin_burst(91) data_sideband(90) addr_sideband(89) burst_type(88:87) burst_size(86:84) burstwrap(83) byte_cnt(82:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter} {OUT_MERLIN_PACKET_FORMAT} {wunique(95) domain(94:93) snoop(92:89) barrier(88:87) ori_burst_size(86:84) response_status(83:82) cache(81:78) protection(77:75) thread_id(74) dest_id(73:70) src_id(69:66) qos(65) begin_burst(64) data_sideband(63) addr_sideband(62) burst_type(61:60) burst_size(59:57) burstwrap(56) byte_cnt(55:47) trans_exclusive(46) trans_lock(45) trans_read(44) trans_write(43) trans_posted(42) trans_compressed_read(41) addr(40:9) byteen(8) data(7:0)};set_instance_parameter_value {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter} {COMMAND_SIZE_W} {3};set_instance_parameter_value {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter} {ENABLE_ADDRESS_ALIGNMENT} {0};set_instance_parameter_value {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter} {SYNC_RESET} {0};add_instance {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter} {altera_merlin_width_adapter};set_instance_parameter_value {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter} {IN_PKT_ADDR_H} {67};set_instance_parameter_value {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter} {IN_PKT_ADDR_L} {36};set_instance_parameter_value {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter} {IN_PKT_DATA_H} {31};set_instance_parameter_value {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter} {IN_PKT_DATA_L} {0};set_instance_parameter_value {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter} {IN_PKT_BYTEEN_H} {35};set_instance_parameter_value {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter} {IN_PKT_BYTEEN_L} {32};set_instance_parameter_value {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter} {IN_PKT_BYTE_CNT_H} {82};set_instance_parameter_value {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter} {IN_PKT_BYTE_CNT_L} {74};set_instance_parameter_value {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter} {IN_PKT_TRANS_COMPRESSED_READ} {68};set_instance_parameter_value {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter} {IN_PKT_TRANS_WRITE} {70};set_instance_parameter_value {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter} {IN_PKT_BURSTWRAP_H} {83};set_instance_parameter_value {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter} {IN_PKT_BURSTWRAP_L} {83};set_instance_parameter_value {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter} {IN_PKT_BURST_SIZE_H} {86};set_instance_parameter_value {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter} {IN_PKT_BURST_SIZE_L} {84};set_instance_parameter_value {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter} {IN_PKT_RESPONSE_STATUS_H} {110};set_instance_parameter_value {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter} {IN_PKT_RESPONSE_STATUS_L} {109};set_instance_parameter_value {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter} {IN_PKT_TRANS_EXCLUSIVE} {73};set_instance_parameter_value {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter} {IN_PKT_BURST_TYPE_H} {88};set_instance_parameter_value {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter} {IN_PKT_BURST_TYPE_L} {87};set_instance_parameter_value {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter} {IN_PKT_ORI_BURST_SIZE_L} {111};set_instance_parameter_value {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter} {IN_PKT_ORI_BURST_SIZE_H} {113};set_instance_parameter_value {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter} {IN_ST_DATA_W} {123};set_instance_parameter_value {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter} {OUT_PKT_ADDR_H} {40};set_instance_parameter_value {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter} {OUT_PKT_ADDR_L} {9};set_instance_parameter_value {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter} {OUT_PKT_DATA_H} {7};set_instance_parameter_value {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter} {OUT_PKT_DATA_L} {0};set_instance_parameter_value {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter} {OUT_PKT_BYTEEN_H} {8};set_instance_parameter_value {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter} {OUT_PKT_BYTEEN_L} {8};set_instance_parameter_value {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter} {OUT_PKT_BYTE_CNT_H} {55};set_instance_parameter_value {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter} {OUT_PKT_BYTE_CNT_L} {47};set_instance_parameter_value {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter} {OUT_PKT_TRANS_COMPRESSED_READ} {41};set_instance_parameter_value {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter} {OUT_PKT_BURST_SIZE_H} {59};set_instance_parameter_value {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter} {OUT_PKT_BURST_SIZE_L} {57};set_instance_parameter_value {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter} {OUT_PKT_RESPONSE_STATUS_H} {83};set_instance_parameter_value {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter} {OUT_PKT_RESPONSE_STATUS_L} {82};set_instance_parameter_value {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter} {OUT_PKT_TRANS_EXCLUSIVE} {46};set_instance_parameter_value {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter} {OUT_PKT_BURST_TYPE_H} {61};set_instance_parameter_value {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter} {OUT_PKT_BURST_TYPE_L} {60};set_instance_parameter_value {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter} {OUT_PKT_ORI_BURST_SIZE_L} {84};set_instance_parameter_value {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter} {OUT_PKT_ORI_BURST_SIZE_H} {86};set_instance_parameter_value {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter} {OUT_ST_DATA_W} {96};set_instance_parameter_value {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter} {ST_CHANNEL_W} {11};set_instance_parameter_value {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter} {OPTIMIZE_FOR_RSP} {1};set_instance_parameter_value {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter} {RESPONSE_PATH} {1};set_instance_parameter_value {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter} {CONSTANT_BURST_SIZE} {1};set_instance_parameter_value {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter} {PACKING} {1};set_instance_parameter_value {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter} {IN_MERLIN_PACKET_FORMAT} {wunique(122) domain(121:120) snoop(119:116) barrier(115:114) ori_burst_size(113:111) response_status(110:109) cache(108:105) protection(104:102) thread_id(101) dest_id(100:97) src_id(96:93) qos(92) begin_burst(91) data_sideband(90) addr_sideband(89) burst_type(88:87) burst_size(86:84) burstwrap(83) byte_cnt(82:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)};set_instance_parameter_value {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter} {OUT_MERLIN_PACKET_FORMAT} {wunique(95) domain(94:93) snoop(92:89) barrier(88:87) ori_burst_size(86:84) response_status(83:82) cache(81:78) protection(77:75) thread_id(74) dest_id(73:70) src_id(69:66) qos(65) begin_burst(64) data_sideband(63) addr_sideband(62) burst_type(61:60) burst_size(59:57) burstwrap(56) byte_cnt(55:47) trans_exclusive(46) trans_lock(45) trans_read(44) trans_write(43) trans_posted(42) trans_compressed_read(41) addr(40:9) byteen(8) data(7:0)};set_instance_parameter_value {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter} {COMMAND_SIZE_W} {3};set_instance_parameter_value {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter} {ENABLE_ADDRESS_ALIGNMENT} {0};set_instance_parameter_value {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter} {SYNC_RESET} {0};add_instance {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter} {altera_merlin_width_adapter};set_instance_parameter_value {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter} {IN_PKT_ADDR_H} {175};set_instance_parameter_value {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter} {IN_PKT_ADDR_L} {144};set_instance_parameter_value {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter} {IN_PKT_DATA_H} {127};set_instance_parameter_value {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter} {IN_PKT_DATA_L} {0};set_instance_parameter_value {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter} {IN_PKT_BYTEEN_H} {143};set_instance_parameter_value {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter} {IN_PKT_BYTEEN_L} {128};set_instance_parameter_value {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter} {IN_PKT_BYTE_CNT_H} {190};set_instance_parameter_value {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter} {IN_PKT_BYTE_CNT_L} {182};set_instance_parameter_value {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter} {IN_PKT_TRANS_COMPRESSED_READ} {176};set_instance_parameter_value {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter} {IN_PKT_TRANS_WRITE} {178};set_instance_parameter_value {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter} {IN_PKT_BURSTWRAP_H} {191};set_instance_parameter_value {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter} {IN_PKT_BURSTWRAP_L} {191};set_instance_parameter_value {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter} {IN_PKT_BURST_SIZE_H} {194};set_instance_parameter_value {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter} {IN_PKT_BURST_SIZE_L} {192};set_instance_parameter_value {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter} {IN_PKT_RESPONSE_STATUS_H} {218};set_instance_parameter_value {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter} {IN_PKT_RESPONSE_STATUS_L} {217};set_instance_parameter_value {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter} {IN_PKT_TRANS_EXCLUSIVE} {181};set_instance_parameter_value {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter} {IN_PKT_BURST_TYPE_H} {196};set_instance_parameter_value {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter} {IN_PKT_BURST_TYPE_L} {195};set_instance_parameter_value {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter} {IN_PKT_ORI_BURST_SIZE_L} {219};set_instance_parameter_value {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter} {IN_PKT_ORI_BURST_SIZE_H} {221};set_instance_parameter_value {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter} {IN_ST_DATA_W} {231};set_instance_parameter_value {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter} {OUT_PKT_ADDR_H} {40};set_instance_parameter_value {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter} {OUT_PKT_ADDR_L} {9};set_instance_parameter_value {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter} {OUT_PKT_DATA_H} {7};set_instance_parameter_value {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter} {OUT_PKT_DATA_L} {0};set_instance_parameter_value {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter} {OUT_PKT_BYTEEN_H} {8};set_instance_parameter_value {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter} {OUT_PKT_BYTEEN_L} {8};set_instance_parameter_value {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter} {OUT_PKT_BYTE_CNT_H} {55};set_instance_parameter_value {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter} {OUT_PKT_BYTE_CNT_L} {47};set_instance_parameter_value {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter} {OUT_PKT_TRANS_COMPRESSED_READ} {41};set_instance_parameter_value {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter} {OUT_PKT_BURST_SIZE_H} {59};set_instance_parameter_value {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter} {OUT_PKT_BURST_SIZE_L} {57};set_instance_parameter_value {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter} {OUT_PKT_RESPONSE_STATUS_H} {83};set_instance_parameter_value {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter} {OUT_PKT_RESPONSE_STATUS_L} {82};set_instance_parameter_value {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter} {OUT_PKT_TRANS_EXCLUSIVE} {46};set_instance_parameter_value {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter} {OUT_PKT_BURST_TYPE_H} {61};set_instance_parameter_value {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter} {OUT_PKT_BURST_TYPE_L} {60};set_instance_parameter_value {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter} {OUT_PKT_ORI_BURST_SIZE_L} {84};set_instance_parameter_value {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter} {OUT_PKT_ORI_BURST_SIZE_H} {86};set_instance_parameter_value {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter} {OUT_ST_DATA_W} {96};set_instance_parameter_value {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter} {ST_CHANNEL_W} {11};set_instance_parameter_value {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter} {OPTIMIZE_FOR_RSP} {1};set_instance_parameter_value {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter} {RESPONSE_PATH} {1};set_instance_parameter_value {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter} {CONSTANT_BURST_SIZE} {1};set_instance_parameter_value {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter} {PACKING} {1};set_instance_parameter_value {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter} {IN_MERLIN_PACKET_FORMAT} {wunique(230) domain(229:228) snoop(227:224) barrier(223:222) ori_burst_size(221:219) response_status(218:217) cache(216:213) protection(212:210) thread_id(209) dest_id(208:205) src_id(204:201) qos(200) begin_burst(199) data_sideband(198) addr_sideband(197) burst_type(196:195) burst_size(194:192) burstwrap(191) byte_cnt(190:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)};set_instance_parameter_value {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter} {OUT_MERLIN_PACKET_FORMAT} {wunique(95) domain(94:93) snoop(92:89) barrier(88:87) ori_burst_size(86:84) response_status(83:82) cache(81:78) protection(77:75) thread_id(74) dest_id(73:70) src_id(69:66) qos(65) begin_burst(64) data_sideband(63) addr_sideband(62) burst_type(61:60) burst_size(59:57) burstwrap(56) byte_cnt(55:47) trans_exclusive(46) trans_lock(45) trans_read(44) trans_write(43) trans_posted(42) trans_compressed_read(41) addr(40:9) byteen(8) data(7:0)};set_instance_parameter_value {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter} {COMMAND_SIZE_W} {3};set_instance_parameter_value {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter} {ENABLE_ADDRESS_ALIGNMENT} {0};set_instance_parameter_value {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter} {SYNC_RESET} {0};add_instance {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter} {altera_merlin_width_adapter};set_instance_parameter_value {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter} {IN_PKT_ADDR_H} {175};set_instance_parameter_value {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter} {IN_PKT_ADDR_L} {144};set_instance_parameter_value {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter} {IN_PKT_DATA_H} {127};set_instance_parameter_value {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter} {IN_PKT_DATA_L} {0};set_instance_parameter_value {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter} {IN_PKT_BYTEEN_H} {143};set_instance_parameter_value {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter} {IN_PKT_BYTEEN_L} {128};set_instance_parameter_value {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter} {IN_PKT_BYTE_CNT_H} {190};set_instance_parameter_value {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter} {IN_PKT_BYTE_CNT_L} {182};set_instance_parameter_value {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter} {IN_PKT_TRANS_COMPRESSED_READ} {176};set_instance_parameter_value {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter} {IN_PKT_TRANS_WRITE} {178};set_instance_parameter_value {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter} {IN_PKT_BURSTWRAP_H} {191};set_instance_parameter_value {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter} {IN_PKT_BURSTWRAP_L} {191};set_instance_parameter_value {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter} {IN_PKT_BURST_SIZE_H} {194};set_instance_parameter_value {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter} {IN_PKT_BURST_SIZE_L} {192};set_instance_parameter_value {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter} {IN_PKT_RESPONSE_STATUS_H} {218};set_instance_parameter_value {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter} {IN_PKT_RESPONSE_STATUS_L} {217};set_instance_parameter_value {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter} {IN_PKT_TRANS_EXCLUSIVE} {181};set_instance_parameter_value {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter} {IN_PKT_BURST_TYPE_H} {196};set_instance_parameter_value {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter} {IN_PKT_BURST_TYPE_L} {195};set_instance_parameter_value {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter} {IN_PKT_ORI_BURST_SIZE_L} {219};set_instance_parameter_value {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter} {IN_PKT_ORI_BURST_SIZE_H} {221};set_instance_parameter_value {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter} {IN_ST_DATA_W} {231};set_instance_parameter_value {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter} {OUT_PKT_ADDR_H} {40};set_instance_parameter_value {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter} {OUT_PKT_ADDR_L} {9};set_instance_parameter_value {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter} {OUT_PKT_DATA_H} {7};set_instance_parameter_value {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter} {OUT_PKT_DATA_L} {0};set_instance_parameter_value {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter} {OUT_PKT_BYTEEN_H} {8};set_instance_parameter_value {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter} {OUT_PKT_BYTEEN_L} {8};set_instance_parameter_value {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter} {OUT_PKT_BYTE_CNT_H} {55};set_instance_parameter_value {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter} {OUT_PKT_BYTE_CNT_L} {47};set_instance_parameter_value {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter} {OUT_PKT_TRANS_COMPRESSED_READ} {41};set_instance_parameter_value {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter} {OUT_PKT_BURST_SIZE_H} {59};set_instance_parameter_value {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter} {OUT_PKT_BURST_SIZE_L} {57};set_instance_parameter_value {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter} {OUT_PKT_RESPONSE_STATUS_H} {83};set_instance_parameter_value {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter} {OUT_PKT_RESPONSE_STATUS_L} {82};set_instance_parameter_value {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter} {OUT_PKT_TRANS_EXCLUSIVE} {46};set_instance_parameter_value {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter} {OUT_PKT_BURST_TYPE_H} {61};set_instance_parameter_value {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter} {OUT_PKT_BURST_TYPE_L} {60};set_instance_parameter_value {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter} {OUT_PKT_ORI_BURST_SIZE_L} {84};set_instance_parameter_value {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter} {OUT_PKT_ORI_BURST_SIZE_H} {86};set_instance_parameter_value {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter} {OUT_ST_DATA_W} {96};set_instance_parameter_value {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter} {ST_CHANNEL_W} {11};set_instance_parameter_value {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter} {OPTIMIZE_FOR_RSP} {1};set_instance_parameter_value {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter} {RESPONSE_PATH} {1};set_instance_parameter_value {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter} {CONSTANT_BURST_SIZE} {1};set_instance_parameter_value {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter} {PACKING} {1};set_instance_parameter_value {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter} {IN_MERLIN_PACKET_FORMAT} {wunique(230) domain(229:228) snoop(227:224) barrier(223:222) ori_burst_size(221:219) response_status(218:217) cache(216:213) protection(212:210) thread_id(209) dest_id(208:205) src_id(204:201) qos(200) begin_burst(199) data_sideband(198) addr_sideband(197) burst_type(196:195) burst_size(194:192) burstwrap(191) byte_cnt(190:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)};set_instance_parameter_value {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter} {OUT_MERLIN_PACKET_FORMAT} {wunique(95) domain(94:93) snoop(92:89) barrier(88:87) ori_burst_size(86:84) response_status(83:82) cache(81:78) protection(77:75) thread_id(74) dest_id(73:70) src_id(69:66) qos(65) begin_burst(64) data_sideband(63) addr_sideband(62) burst_type(61:60) burst_size(59:57) burstwrap(56) byte_cnt(55:47) trans_exclusive(46) trans_lock(45) trans_read(44) trans_write(43) trans_posted(42) trans_compressed_read(41) addr(40:9) byteen(8) data(7:0)};set_instance_parameter_value {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter} {COMMAND_SIZE_W} {3};set_instance_parameter_value {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter} {ENABLE_ADDRESS_ALIGNMENT} {0};set_instance_parameter_value {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter} {SYNC_RESET} {0};add_instance {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter} {altera_merlin_width_adapter};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter} {IN_PKT_ADDR_H} {175};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter} {IN_PKT_ADDR_L} {144};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter} {IN_PKT_DATA_H} {127};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter} {IN_PKT_DATA_L} {0};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter} {IN_PKT_BYTEEN_H} {143};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter} {IN_PKT_BYTEEN_L} {128};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter} {IN_PKT_BYTE_CNT_H} {190};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter} {IN_PKT_BYTE_CNT_L} {182};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter} {IN_PKT_TRANS_COMPRESSED_READ} {176};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter} {IN_PKT_TRANS_WRITE} {178};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter} {IN_PKT_BURSTWRAP_H} {191};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter} {IN_PKT_BURSTWRAP_L} {191};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter} {IN_PKT_BURST_SIZE_H} {194};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter} {IN_PKT_BURST_SIZE_L} {192};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter} {IN_PKT_RESPONSE_STATUS_H} {218};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter} {IN_PKT_RESPONSE_STATUS_L} {217};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter} {IN_PKT_TRANS_EXCLUSIVE} {181};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter} {IN_PKT_BURST_TYPE_H} {196};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter} {IN_PKT_BURST_TYPE_L} {195};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter} {IN_PKT_ORI_BURST_SIZE_L} {219};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter} {IN_PKT_ORI_BURST_SIZE_H} {221};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter} {IN_ST_DATA_W} {231};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter} {OUT_PKT_ADDR_H} {103};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter} {OUT_PKT_ADDR_L} {72};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter} {OUT_PKT_DATA_H} {63};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter} {OUT_PKT_DATA_L} {0};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter} {OUT_PKT_BYTEEN_H} {71};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter} {OUT_PKT_BYTEEN_L} {64};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter} {OUT_PKT_BYTE_CNT_H} {118};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter} {OUT_PKT_BYTE_CNT_L} {110};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter} {OUT_PKT_TRANS_COMPRESSED_READ} {104};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter} {OUT_PKT_BURST_SIZE_H} {122};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter} {OUT_PKT_BURST_SIZE_L} {120};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter} {OUT_PKT_RESPONSE_STATUS_H} {146};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter} {OUT_PKT_RESPONSE_STATUS_L} {145};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter} {OUT_PKT_TRANS_EXCLUSIVE} {109};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter} {OUT_PKT_BURST_TYPE_H} {124};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter} {OUT_PKT_BURST_TYPE_L} {123};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter} {OUT_PKT_ORI_BURST_SIZE_L} {147};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter} {OUT_PKT_ORI_BURST_SIZE_H} {149};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter} {OUT_ST_DATA_W} {159};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter} {ST_CHANNEL_W} {11};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter} {OPTIMIZE_FOR_RSP} {1};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter} {RESPONSE_PATH} {1};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter} {CONSTANT_BURST_SIZE} {1};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter} {PACKING} {1};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter} {IN_MERLIN_PACKET_FORMAT} {wunique(230) domain(229:228) snoop(227:224) barrier(223:222) ori_burst_size(221:219) response_status(218:217) cache(216:213) protection(212:210) thread_id(209) dest_id(208:205) src_id(204:201) qos(200) begin_burst(199) data_sideband(198) addr_sideband(197) burst_type(196:195) burst_size(194:192) burstwrap(191) byte_cnt(190:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter} {OUT_MERLIN_PACKET_FORMAT} {wunique(158) domain(157:156) snoop(155:152) barrier(151:150) ori_burst_size(149:147) response_status(146:145) cache(144:141) protection(140:138) thread_id(137) dest_id(136:133) src_id(132:129) qos(128) begin_burst(127) data_sideband(126) addr_sideband(125) burst_type(124:123) burst_size(122:120) burstwrap(119) byte_cnt(118:110) trans_exclusive(109) trans_lock(108) trans_read(107) trans_write(106) trans_posted(105) trans_compressed_read(104) addr(103:72) byteen(71:64) data(63:0)};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter} {COMMAND_SIZE_W} {3};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter} {ENABLE_ADDRESS_ALIGNMENT} {0};set_instance_parameter_value {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter} {SYNC_RESET} {0};add_instance {mm_bridge_LW_reset_reset_bridge} {altera_reset_bridge};set_instance_parameter_value {mm_bridge_LW_reset_reset_bridge} {ACTIVE_LOW_RESET} {0};set_instance_parameter_value {mm_bridge_LW_reset_reset_bridge} {SYNCHRONOUS_EDGES} {deassert};set_instance_parameter_value {mm_bridge_LW_reset_reset_bridge} {NUM_RESET_OUTPUTS} {1};set_instance_parameter_value {mm_bridge_LW_reset_reset_bridge} {USE_RESET_REQUEST} {0};set_instance_parameter_value {mm_bridge_LW_reset_reset_bridge} {SYNC_RESET} {0};add_instance {clk_0_clk_clock_bridge} {altera_clock_bridge};set_instance_parameter_value {clk_0_clk_clock_bridge} {EXPLICIT_CLOCK_RATE} {200000000};set_instance_parameter_value {clk_0_clk_clock_bridge} {NUM_CLOCK_OUTPUTS} {1};add_connection {mm_bridge_LW_m0_translator.avalon_universal_master_0} {mm_bridge_LW_m0_agent.av} {avalon};set_connection_parameter_value {mm_bridge_LW_m0_translator.avalon_universal_master_0/mm_bridge_LW_m0_agent.av} {arbitrationPriority} {1};set_connection_parameter_value {mm_bridge_LW_m0_translator.avalon_universal_master_0/mm_bridge_LW_m0_agent.av} {baseAddress} {0x0000};set_connection_parameter_value {mm_bridge_LW_m0_translator.avalon_universal_master_0/mm_bridge_LW_m0_agent.av} {defaultConnection} {false};set_connection_parameter_value {mm_bridge_LW_m0_translator.avalon_universal_master_0/mm_bridge_LW_m0_agent.av} {domainAlias} {};set_connection_parameter_value {mm_bridge_LW_m0_translator.avalon_universal_master_0/mm_bridge_LW_m0_agent.av} {qsys_mm.maxAdditionalLatency} {1};set_connection_parameter_value {mm_bridge_LW_m0_translator.avalon_universal_master_0/mm_bridge_LW_m0_agent.av} {qsys_mm.clockCrossingAdapter} {HANDSHAKE};set_connection_parameter_value {mm_bridge_LW_m0_translator.avalon_universal_master_0/mm_bridge_LW_m0_agent.av} {qsys_mm.insertDefaultSlave} {FALSE};set_connection_parameter_value {mm_bridge_LW_m0_translator.avalon_universal_master_0/mm_bridge_LW_m0_agent.av} {qsys_mm.enableInstrumentation} {FALSE};set_connection_parameter_value {mm_bridge_LW_m0_translator.avalon_universal_master_0/mm_bridge_LW_m0_agent.av} {qsys_mm.interconnectResetSource} {DEFAULT};set_connection_parameter_value {mm_bridge_LW_m0_translator.avalon_universal_master_0/mm_bridge_LW_m0_agent.av} {qsys_mm.burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {mm_bridge_LW_m0_translator.avalon_universal_master_0/mm_bridge_LW_m0_agent.av} {qsys_mm.widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {mm_bridge_LW_m0_translator.avalon_universal_master_0/mm_bridge_LW_m0_agent.av} {qsys_mm.enableEccProtection} {FALSE};set_connection_parameter_value {mm_bridge_LW_m0_translator.avalon_universal_master_0/mm_bridge_LW_m0_agent.av} {qsys_mm.interconnectType} {STANDARD};set_connection_parameter_value {mm_bridge_LW_m0_translator.avalon_universal_master_0/mm_bridge_LW_m0_agent.av} {qsys_mm.syncResets} {FALSE};add_connection {KBandInput_2_mm_read_translator.avalon_universal_master_0} {KBandInput_2_mm_read_agent.av} {avalon};set_connection_parameter_value {KBandInput_2_mm_read_translator.avalon_universal_master_0/KBandInput_2_mm_read_agent.av} {arbitrationPriority} {1};set_connection_parameter_value {KBandInput_2_mm_read_translator.avalon_universal_master_0/KBandInput_2_mm_read_agent.av} {baseAddress} {0x0000};set_connection_parameter_value {KBandInput_2_mm_read_translator.avalon_universal_master_0/KBandInput_2_mm_read_agent.av} {defaultConnection} {false};set_connection_parameter_value {KBandInput_2_mm_read_translator.avalon_universal_master_0/KBandInput_2_mm_read_agent.av} {domainAlias} {};set_connection_parameter_value {KBandInput_2_mm_read_translator.avalon_universal_master_0/KBandInput_2_mm_read_agent.av} {qsys_mm.maxAdditionalLatency} {1};set_connection_parameter_value {KBandInput_2_mm_read_translator.avalon_universal_master_0/KBandInput_2_mm_read_agent.av} {qsys_mm.clockCrossingAdapter} {HANDSHAKE};set_connection_parameter_value {KBandInput_2_mm_read_translator.avalon_universal_master_0/KBandInput_2_mm_read_agent.av} {qsys_mm.insertDefaultSlave} {FALSE};set_connection_parameter_value {KBandInput_2_mm_read_translator.avalon_universal_master_0/KBandInput_2_mm_read_agent.av} {qsys_mm.enableInstrumentation} {FALSE};set_connection_parameter_value {KBandInput_2_mm_read_translator.avalon_universal_master_0/KBandInput_2_mm_read_agent.av} {qsys_mm.interconnectResetSource} {DEFAULT};set_connection_parameter_value {KBandInput_2_mm_read_translator.avalon_universal_master_0/KBandInput_2_mm_read_agent.av} {qsys_mm.burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {KBandInput_2_mm_read_translator.avalon_universal_master_0/KBandInput_2_mm_read_agent.av} {qsys_mm.widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {KBandInput_2_mm_read_translator.avalon_universal_master_0/KBandInput_2_mm_read_agent.av} {qsys_mm.enableEccProtection} {FALSE};set_connection_parameter_value {KBandInput_2_mm_read_translator.avalon_universal_master_0/KBandInput_2_mm_read_agent.av} {qsys_mm.interconnectType} {STANDARD};set_connection_parameter_value {KBandInput_2_mm_read_translator.avalon_universal_master_0/KBandInput_2_mm_read_agent.av} {qsys_mm.syncResets} {FALSE};add_connection {KBandInput_1_mm_read_translator.avalon_universal_master_0} {KBandInput_1_mm_read_agent.av} {avalon};set_connection_parameter_value {KBandInput_1_mm_read_translator.avalon_universal_master_0/KBandInput_1_mm_read_agent.av} {arbitrationPriority} {1};set_connection_parameter_value {KBandInput_1_mm_read_translator.avalon_universal_master_0/KBandInput_1_mm_read_agent.av} {baseAddress} {0x0000};set_connection_parameter_value {KBandInput_1_mm_read_translator.avalon_universal_master_0/KBandInput_1_mm_read_agent.av} {defaultConnection} {false};set_connection_parameter_value {KBandInput_1_mm_read_translator.avalon_universal_master_0/KBandInput_1_mm_read_agent.av} {domainAlias} {};set_connection_parameter_value {KBandInput_1_mm_read_translator.avalon_universal_master_0/KBandInput_1_mm_read_agent.av} {qsys_mm.maxAdditionalLatency} {1};set_connection_parameter_value {KBandInput_1_mm_read_translator.avalon_universal_master_0/KBandInput_1_mm_read_agent.av} {qsys_mm.clockCrossingAdapter} {HANDSHAKE};set_connection_parameter_value {KBandInput_1_mm_read_translator.avalon_universal_master_0/KBandInput_1_mm_read_agent.av} {qsys_mm.insertDefaultSlave} {FALSE};set_connection_parameter_value {KBandInput_1_mm_read_translator.avalon_universal_master_0/KBandInput_1_mm_read_agent.av} {qsys_mm.enableInstrumentation} {FALSE};set_connection_parameter_value {KBandInput_1_mm_read_translator.avalon_universal_master_0/KBandInput_1_mm_read_agent.av} {qsys_mm.interconnectResetSource} {DEFAULT};set_connection_parameter_value {KBandInput_1_mm_read_translator.avalon_universal_master_0/KBandInput_1_mm_read_agent.av} {qsys_mm.burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {KBandInput_1_mm_read_translator.avalon_universal_master_0/KBandInput_1_mm_read_agent.av} {qsys_mm.widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {KBandInput_1_mm_read_translator.avalon_universal_master_0/KBandInput_1_mm_read_agent.av} {qsys_mm.enableEccProtection} {FALSE};set_connection_parameter_value {KBandInput_1_mm_read_translator.avalon_universal_master_0/KBandInput_1_mm_read_agent.av} {qsys_mm.interconnectType} {STANDARD};set_connection_parameter_value {KBandInput_1_mm_read_translator.avalon_universal_master_0/KBandInput_1_mm_read_agent.av} {qsys_mm.syncResets} {FALSE};add_connection {KBandOutput_mm_write_translator.avalon_universal_master_0} {KBandOutput_mm_write_agent.av} {avalon};set_connection_parameter_value {KBandOutput_mm_write_translator.avalon_universal_master_0/KBandOutput_mm_write_agent.av} {arbitrationPriority} {1};set_connection_parameter_value {KBandOutput_mm_write_translator.avalon_universal_master_0/KBandOutput_mm_write_agent.av} {baseAddress} {0x0000};set_connection_parameter_value {KBandOutput_mm_write_translator.avalon_universal_master_0/KBandOutput_mm_write_agent.av} {defaultConnection} {false};set_connection_parameter_value {KBandOutput_mm_write_translator.avalon_universal_master_0/KBandOutput_mm_write_agent.av} {domainAlias} {};set_connection_parameter_value {KBandOutput_mm_write_translator.avalon_universal_master_0/KBandOutput_mm_write_agent.av} {qsys_mm.maxAdditionalLatency} {1};set_connection_parameter_value {KBandOutput_mm_write_translator.avalon_universal_master_0/KBandOutput_mm_write_agent.av} {qsys_mm.clockCrossingAdapter} {HANDSHAKE};set_connection_parameter_value {KBandOutput_mm_write_translator.avalon_universal_master_0/KBandOutput_mm_write_agent.av} {qsys_mm.insertDefaultSlave} {FALSE};set_connection_parameter_value {KBandOutput_mm_write_translator.avalon_universal_master_0/KBandOutput_mm_write_agent.av} {qsys_mm.enableInstrumentation} {FALSE};set_connection_parameter_value {KBandOutput_mm_write_translator.avalon_universal_master_0/KBandOutput_mm_write_agent.av} {qsys_mm.interconnectResetSource} {DEFAULT};set_connection_parameter_value {KBandOutput_mm_write_translator.avalon_universal_master_0/KBandOutput_mm_write_agent.av} {qsys_mm.burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {KBandOutput_mm_write_translator.avalon_universal_master_0/KBandOutput_mm_write_agent.av} {qsys_mm.widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {KBandOutput_mm_write_translator.avalon_universal_master_0/KBandOutput_mm_write_agent.av} {qsys_mm.enableEccProtection} {FALSE};set_connection_parameter_value {KBandOutput_mm_write_translator.avalon_universal_master_0/KBandOutput_mm_write_agent.av} {qsys_mm.interconnectType} {STANDARD};set_connection_parameter_value {KBandOutput_mm_write_translator.avalon_universal_master_0/KBandOutput_mm_write_agent.av} {qsys_mm.syncResets} {FALSE};add_connection {rsp_mux_003.src} {KBandOutput_mm_write_agent.rp} {avalon_streaming};preview_set_connection_tag {rsp_mux_003.src/KBandOutput_mm_write_agent.rp} {qsys_mm.response};add_connection {mm_bridge_FPGA_Slave_m0_translator.avalon_universal_master_0} {mm_bridge_FPGA_Slave_m0_agent.av} {avalon};set_connection_parameter_value {mm_bridge_FPGA_Slave_m0_translator.avalon_universal_master_0/mm_bridge_FPGA_Slave_m0_agent.av} {arbitrationPriority} {1};set_connection_parameter_value {mm_bridge_FPGA_Slave_m0_translator.avalon_universal_master_0/mm_bridge_FPGA_Slave_m0_agent.av} {baseAddress} {0x0000};set_connection_parameter_value {mm_bridge_FPGA_Slave_m0_translator.avalon_universal_master_0/mm_bridge_FPGA_Slave_m0_agent.av} {defaultConnection} {false};set_connection_parameter_value {mm_bridge_FPGA_Slave_m0_translator.avalon_universal_master_0/mm_bridge_FPGA_Slave_m0_agent.av} {domainAlias} {};set_connection_parameter_value {mm_bridge_FPGA_Slave_m0_translator.avalon_universal_master_0/mm_bridge_FPGA_Slave_m0_agent.av} {qsys_mm.maxAdditionalLatency} {1};set_connection_parameter_value {mm_bridge_FPGA_Slave_m0_translator.avalon_universal_master_0/mm_bridge_FPGA_Slave_m0_agent.av} {qsys_mm.clockCrossingAdapter} {HANDSHAKE};set_connection_parameter_value {mm_bridge_FPGA_Slave_m0_translator.avalon_universal_master_0/mm_bridge_FPGA_Slave_m0_agent.av} {qsys_mm.insertDefaultSlave} {FALSE};set_connection_parameter_value {mm_bridge_FPGA_Slave_m0_translator.avalon_universal_master_0/mm_bridge_FPGA_Slave_m0_agent.av} {qsys_mm.enableInstrumentation} {FALSE};set_connection_parameter_value {mm_bridge_FPGA_Slave_m0_translator.avalon_universal_master_0/mm_bridge_FPGA_Slave_m0_agent.av} {qsys_mm.interconnectResetSource} {DEFAULT};set_connection_parameter_value {mm_bridge_FPGA_Slave_m0_translator.avalon_universal_master_0/mm_bridge_FPGA_Slave_m0_agent.av} {qsys_mm.burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {mm_bridge_FPGA_Slave_m0_translator.avalon_universal_master_0/mm_bridge_FPGA_Slave_m0_agent.av} {qsys_mm.widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {mm_bridge_FPGA_Slave_m0_translator.avalon_universal_master_0/mm_bridge_FPGA_Slave_m0_agent.av} {qsys_mm.enableEccProtection} {FALSE};set_connection_parameter_value {mm_bridge_FPGA_Slave_m0_translator.avalon_universal_master_0/mm_bridge_FPGA_Slave_m0_agent.av} {qsys_mm.interconnectType} {STANDARD};set_connection_parameter_value {mm_bridge_FPGA_Slave_m0_translator.avalon_universal_master_0/mm_bridge_FPGA_Slave_m0_agent.av} {qsys_mm.syncResets} {FALSE};add_connection {rsp_mux_004.src} {mm_bridge_FPGA_Slave_m0_agent.rp} {avalon_streaming};preview_set_connection_tag {rsp_mux_004.src/mm_bridge_FPGA_Slave_m0_agent.rp} {qsys_mm.response};add_connection {KBandOutput_csr_agent.m0} {KBandOutput_csr_translator.avalon_universal_slave_0} {avalon};set_connection_parameter_value {KBandOutput_csr_agent.m0/KBandOutput_csr_translator.avalon_universal_slave_0} {arbitrationPriority} {1};set_connection_parameter_value {KBandOutput_csr_agent.m0/KBandOutput_csr_translator.avalon_universal_slave_0} {baseAddress} {0x0000};set_connection_parameter_value {KBandOutput_csr_agent.m0/KBandOutput_csr_translator.avalon_universal_slave_0} {defaultConnection} {false};set_connection_parameter_value {KBandOutput_csr_agent.m0/KBandOutput_csr_translator.avalon_universal_slave_0} {domainAlias} {};set_connection_parameter_value {KBandOutput_csr_agent.m0/KBandOutput_csr_translator.avalon_universal_slave_0} {qsys_mm.maxAdditionalLatency} {1};set_connection_parameter_value {KBandOutput_csr_agent.m0/KBandOutput_csr_translator.avalon_universal_slave_0} {qsys_mm.clockCrossingAdapter} {HANDSHAKE};set_connection_parameter_value {KBandOutput_csr_agent.m0/KBandOutput_csr_translator.avalon_universal_slave_0} {qsys_mm.insertDefaultSlave} {FALSE};set_connection_parameter_value {KBandOutput_csr_agent.m0/KBandOutput_csr_translator.avalon_universal_slave_0} {qsys_mm.enableInstrumentation} {FALSE};set_connection_parameter_value {KBandOutput_csr_agent.m0/KBandOutput_csr_translator.avalon_universal_slave_0} {qsys_mm.interconnectResetSource} {DEFAULT};set_connection_parameter_value {KBandOutput_csr_agent.m0/KBandOutput_csr_translator.avalon_universal_slave_0} {qsys_mm.burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {KBandOutput_csr_agent.m0/KBandOutput_csr_translator.avalon_universal_slave_0} {qsys_mm.widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {KBandOutput_csr_agent.m0/KBandOutput_csr_translator.avalon_universal_slave_0} {qsys_mm.enableEccProtection} {FALSE};set_connection_parameter_value {KBandOutput_csr_agent.m0/KBandOutput_csr_translator.avalon_universal_slave_0} {qsys_mm.interconnectType} {STANDARD};set_connection_parameter_value {KBandOutput_csr_agent.m0/KBandOutput_csr_translator.avalon_universal_slave_0} {qsys_mm.syncResets} {FALSE};add_connection {KBandOutput_csr_agent.rf_source} {KBandOutput_csr_agent_rsp_fifo.in} {avalon_streaming};add_connection {KBandOutput_csr_agent_rsp_fifo.out} {KBandOutput_csr_agent.rf_sink} {avalon_streaming};add_connection {KBandOutput_csr_agent.rdata_fifo_src} {KBandOutput_csr_agent.rdata_fifo_sink} {avalon_streaming};add_connection {cmd_mux.src} {KBandOutput_csr_agent.cp} {avalon_streaming};preview_set_connection_tag {cmd_mux.src/KBandOutput_csr_agent.cp} {qsys_mm.command};add_connection {KBandInput_1_csr_agent.m0} {KBandInput_1_csr_translator.avalon_universal_slave_0} {avalon};set_connection_parameter_value {KBandInput_1_csr_agent.m0/KBandInput_1_csr_translator.avalon_universal_slave_0} {arbitrationPriority} {1};set_connection_parameter_value {KBandInput_1_csr_agent.m0/KBandInput_1_csr_translator.avalon_universal_slave_0} {baseAddress} {0x0000};set_connection_parameter_value {KBandInput_1_csr_agent.m0/KBandInput_1_csr_translator.avalon_universal_slave_0} {defaultConnection} {false};set_connection_parameter_value {KBandInput_1_csr_agent.m0/KBandInput_1_csr_translator.avalon_universal_slave_0} {domainAlias} {};set_connection_parameter_value {KBandInput_1_csr_agent.m0/KBandInput_1_csr_translator.avalon_universal_slave_0} {qsys_mm.maxAdditionalLatency} {1};set_connection_parameter_value {KBandInput_1_csr_agent.m0/KBandInput_1_csr_translator.avalon_universal_slave_0} {qsys_mm.clockCrossingAdapter} {HANDSHAKE};set_connection_parameter_value {KBandInput_1_csr_agent.m0/KBandInput_1_csr_translator.avalon_universal_slave_0} {qsys_mm.insertDefaultSlave} {FALSE};set_connection_parameter_value {KBandInput_1_csr_agent.m0/KBandInput_1_csr_translator.avalon_universal_slave_0} {qsys_mm.enableInstrumentation} {FALSE};set_connection_parameter_value {KBandInput_1_csr_agent.m0/KBandInput_1_csr_translator.avalon_universal_slave_0} {qsys_mm.interconnectResetSource} {DEFAULT};set_connection_parameter_value {KBandInput_1_csr_agent.m0/KBandInput_1_csr_translator.avalon_universal_slave_0} {qsys_mm.burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {KBandInput_1_csr_agent.m0/KBandInput_1_csr_translator.avalon_universal_slave_0} {qsys_mm.widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {KBandInput_1_csr_agent.m0/KBandInput_1_csr_translator.avalon_universal_slave_0} {qsys_mm.enableEccProtection} {FALSE};set_connection_parameter_value {KBandInput_1_csr_agent.m0/KBandInput_1_csr_translator.avalon_universal_slave_0} {qsys_mm.interconnectType} {STANDARD};set_connection_parameter_value {KBandInput_1_csr_agent.m0/KBandInput_1_csr_translator.avalon_universal_slave_0} {qsys_mm.syncResets} {FALSE};add_connection {KBandInput_1_csr_agent.rf_source} {KBandInput_1_csr_agent_rsp_fifo.in} {avalon_streaming};add_connection {KBandInput_1_csr_agent_rsp_fifo.out} {KBandInput_1_csr_agent.rf_sink} {avalon_streaming};add_connection {KBandInput_1_csr_agent.rdata_fifo_src} {KBandInput_1_csr_agent.rdata_fifo_sink} {avalon_streaming};add_connection {cmd_mux_001.src} {KBandInput_1_csr_agent.cp} {avalon_streaming};preview_set_connection_tag {cmd_mux_001.src/KBandInput_1_csr_agent.cp} {qsys_mm.command};add_connection {KBandInput_2_csr_agent.m0} {KBandInput_2_csr_translator.avalon_universal_slave_0} {avalon};set_connection_parameter_value {KBandInput_2_csr_agent.m0/KBandInput_2_csr_translator.avalon_universal_slave_0} {arbitrationPriority} {1};set_connection_parameter_value {KBandInput_2_csr_agent.m0/KBandInput_2_csr_translator.avalon_universal_slave_0} {baseAddress} {0x0000};set_connection_parameter_value {KBandInput_2_csr_agent.m0/KBandInput_2_csr_translator.avalon_universal_slave_0} {defaultConnection} {false};set_connection_parameter_value {KBandInput_2_csr_agent.m0/KBandInput_2_csr_translator.avalon_universal_slave_0} {domainAlias} {};set_connection_parameter_value {KBandInput_2_csr_agent.m0/KBandInput_2_csr_translator.avalon_universal_slave_0} {qsys_mm.maxAdditionalLatency} {1};set_connection_parameter_value {KBandInput_2_csr_agent.m0/KBandInput_2_csr_translator.avalon_universal_slave_0} {qsys_mm.clockCrossingAdapter} {HANDSHAKE};set_connection_parameter_value {KBandInput_2_csr_agent.m0/KBandInput_2_csr_translator.avalon_universal_slave_0} {qsys_mm.insertDefaultSlave} {FALSE};set_connection_parameter_value {KBandInput_2_csr_agent.m0/KBandInput_2_csr_translator.avalon_universal_slave_0} {qsys_mm.enableInstrumentation} {FALSE};set_connection_parameter_value {KBandInput_2_csr_agent.m0/KBandInput_2_csr_translator.avalon_universal_slave_0} {qsys_mm.interconnectResetSource} {DEFAULT};set_connection_parameter_value {KBandInput_2_csr_agent.m0/KBandInput_2_csr_translator.avalon_universal_slave_0} {qsys_mm.burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {KBandInput_2_csr_agent.m0/KBandInput_2_csr_translator.avalon_universal_slave_0} {qsys_mm.widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {KBandInput_2_csr_agent.m0/KBandInput_2_csr_translator.avalon_universal_slave_0} {qsys_mm.enableEccProtection} {FALSE};set_connection_parameter_value {KBandInput_2_csr_agent.m0/KBandInput_2_csr_translator.avalon_universal_slave_0} {qsys_mm.interconnectType} {STANDARD};set_connection_parameter_value {KBandInput_2_csr_agent.m0/KBandInput_2_csr_translator.avalon_universal_slave_0} {qsys_mm.syncResets} {FALSE};add_connection {KBandInput_2_csr_agent.rf_source} {KBandInput_2_csr_agent_rsp_fifo.in} {avalon_streaming};add_connection {KBandInput_2_csr_agent_rsp_fifo.out} {KBandInput_2_csr_agent.rf_sink} {avalon_streaming};add_connection {KBandInput_2_csr_agent.rdata_fifo_src} {KBandInput_2_csr_agent.rdata_fifo_sink} {avalon_streaming};add_connection {cmd_mux_002.src} {KBandInput_2_csr_agent.cp} {avalon_streaming};preview_set_connection_tag {cmd_mux_002.src/KBandInput_2_csr_agent.cp} {qsys_mm.command};add_connection {KBandOutput_descriptor_slave_agent.m0} {KBandOutput_descriptor_slave_translator.avalon_universal_slave_0} {avalon};set_connection_parameter_value {KBandOutput_descriptor_slave_agent.m0/KBandOutput_descriptor_slave_translator.avalon_universal_slave_0} {arbitrationPriority} {1};set_connection_parameter_value {KBandOutput_descriptor_slave_agent.m0/KBandOutput_descriptor_slave_translator.avalon_universal_slave_0} {baseAddress} {0x0000};set_connection_parameter_value {KBandOutput_descriptor_slave_agent.m0/KBandOutput_descriptor_slave_translator.avalon_universal_slave_0} {defaultConnection} {false};set_connection_parameter_value {KBandOutput_descriptor_slave_agent.m0/KBandOutput_descriptor_slave_translator.avalon_universal_slave_0} {domainAlias} {};set_connection_parameter_value {KBandOutput_descriptor_slave_agent.m0/KBandOutput_descriptor_slave_translator.avalon_universal_slave_0} {qsys_mm.maxAdditionalLatency} {1};set_connection_parameter_value {KBandOutput_descriptor_slave_agent.m0/KBandOutput_descriptor_slave_translator.avalon_universal_slave_0} {qsys_mm.clockCrossingAdapter} {HANDSHAKE};set_connection_parameter_value {KBandOutput_descriptor_slave_agent.m0/KBandOutput_descriptor_slave_translator.avalon_universal_slave_0} {qsys_mm.insertDefaultSlave} {FALSE};set_connection_parameter_value {KBandOutput_descriptor_slave_agent.m0/KBandOutput_descriptor_slave_translator.avalon_universal_slave_0} {qsys_mm.enableInstrumentation} {FALSE};set_connection_parameter_value {KBandOutput_descriptor_slave_agent.m0/KBandOutput_descriptor_slave_translator.avalon_universal_slave_0} {qsys_mm.interconnectResetSource} {DEFAULT};set_connection_parameter_value {KBandOutput_descriptor_slave_agent.m0/KBandOutput_descriptor_slave_translator.avalon_universal_slave_0} {qsys_mm.burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {KBandOutput_descriptor_slave_agent.m0/KBandOutput_descriptor_slave_translator.avalon_universal_slave_0} {qsys_mm.widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {KBandOutput_descriptor_slave_agent.m0/KBandOutput_descriptor_slave_translator.avalon_universal_slave_0} {qsys_mm.enableEccProtection} {FALSE};set_connection_parameter_value {KBandOutput_descriptor_slave_agent.m0/KBandOutput_descriptor_slave_translator.avalon_universal_slave_0} {qsys_mm.interconnectType} {STANDARD};set_connection_parameter_value {KBandOutput_descriptor_slave_agent.m0/KBandOutput_descriptor_slave_translator.avalon_universal_slave_0} {qsys_mm.syncResets} {FALSE};add_connection {KBandOutput_descriptor_slave_agent.rf_source} {KBandOutput_descriptor_slave_agent_rsp_fifo.in} {avalon_streaming};add_connection {KBandOutput_descriptor_slave_agent_rsp_fifo.out} {KBandOutput_descriptor_slave_agent.rf_sink} {avalon_streaming};add_connection {KBandOutput_descriptor_slave_agent.rdata_fifo_src} {KBandOutput_descriptor_slave_agent.rdata_fifo_sink} {avalon_streaming};add_connection {cmd_mux_003.src} {KBandOutput_descriptor_slave_agent.cp} {avalon_streaming};preview_set_connection_tag {cmd_mux_003.src/KBandOutput_descriptor_slave_agent.cp} {qsys_mm.command};add_connection {KBandInput_1_descriptor_slave_agent.m0} {KBandInput_1_descriptor_slave_translator.avalon_universal_slave_0} {avalon};set_connection_parameter_value {KBandInput_1_descriptor_slave_agent.m0/KBandInput_1_descriptor_slave_translator.avalon_universal_slave_0} {arbitrationPriority} {1};set_connection_parameter_value {KBandInput_1_descriptor_slave_agent.m0/KBandInput_1_descriptor_slave_translator.avalon_universal_slave_0} {baseAddress} {0x0000};set_connection_parameter_value {KBandInput_1_descriptor_slave_agent.m0/KBandInput_1_descriptor_slave_translator.avalon_universal_slave_0} {defaultConnection} {false};set_connection_parameter_value {KBandInput_1_descriptor_slave_agent.m0/KBandInput_1_descriptor_slave_translator.avalon_universal_slave_0} {domainAlias} {};set_connection_parameter_value {KBandInput_1_descriptor_slave_agent.m0/KBandInput_1_descriptor_slave_translator.avalon_universal_slave_0} {qsys_mm.maxAdditionalLatency} {1};set_connection_parameter_value {KBandInput_1_descriptor_slave_agent.m0/KBandInput_1_descriptor_slave_translator.avalon_universal_slave_0} {qsys_mm.clockCrossingAdapter} {HANDSHAKE};set_connection_parameter_value {KBandInput_1_descriptor_slave_agent.m0/KBandInput_1_descriptor_slave_translator.avalon_universal_slave_0} {qsys_mm.insertDefaultSlave} {FALSE};set_connection_parameter_value {KBandInput_1_descriptor_slave_agent.m0/KBandInput_1_descriptor_slave_translator.avalon_universal_slave_0} {qsys_mm.enableInstrumentation} {FALSE};set_connection_parameter_value {KBandInput_1_descriptor_slave_agent.m0/KBandInput_1_descriptor_slave_translator.avalon_universal_slave_0} {qsys_mm.interconnectResetSource} {DEFAULT};set_connection_parameter_value {KBandInput_1_descriptor_slave_agent.m0/KBandInput_1_descriptor_slave_translator.avalon_universal_slave_0} {qsys_mm.burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {KBandInput_1_descriptor_slave_agent.m0/KBandInput_1_descriptor_slave_translator.avalon_universal_slave_0} {qsys_mm.widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {KBandInput_1_descriptor_slave_agent.m0/KBandInput_1_descriptor_slave_translator.avalon_universal_slave_0} {qsys_mm.enableEccProtection} {FALSE};set_connection_parameter_value {KBandInput_1_descriptor_slave_agent.m0/KBandInput_1_descriptor_slave_translator.avalon_universal_slave_0} {qsys_mm.interconnectType} {STANDARD};set_connection_parameter_value {KBandInput_1_descriptor_slave_agent.m0/KBandInput_1_descriptor_slave_translator.avalon_universal_slave_0} {qsys_mm.syncResets} {FALSE};add_connection {KBandInput_1_descriptor_slave_agent.rf_source} {KBandInput_1_descriptor_slave_agent_rsp_fifo.in} {avalon_streaming};add_connection {KBandInput_1_descriptor_slave_agent_rsp_fifo.out} {KBandInput_1_descriptor_slave_agent.rf_sink} {avalon_streaming};add_connection {KBandInput_1_descriptor_slave_agent.rdata_fifo_src} {KBandInput_1_descriptor_slave_agent.rdata_fifo_sink} {avalon_streaming};add_connection {cmd_mux_004.src} {KBandInput_1_descriptor_slave_agent.cp} {avalon_streaming};preview_set_connection_tag {cmd_mux_004.src/KBandInput_1_descriptor_slave_agent.cp} {qsys_mm.command};add_connection {KBandInput_2_descriptor_slave_agent.m0} {KBandInput_2_descriptor_slave_translator.avalon_universal_slave_0} {avalon};set_connection_parameter_value {KBandInput_2_descriptor_slave_agent.m0/KBandInput_2_descriptor_slave_translator.avalon_universal_slave_0} {arbitrationPriority} {1};set_connection_parameter_value {KBandInput_2_descriptor_slave_agent.m0/KBandInput_2_descriptor_slave_translator.avalon_universal_slave_0} {baseAddress} {0x0000};set_connection_parameter_value {KBandInput_2_descriptor_slave_agent.m0/KBandInput_2_descriptor_slave_translator.avalon_universal_slave_0} {defaultConnection} {false};set_connection_parameter_value {KBandInput_2_descriptor_slave_agent.m0/KBandInput_2_descriptor_slave_translator.avalon_universal_slave_0} {domainAlias} {};set_connection_parameter_value {KBandInput_2_descriptor_slave_agent.m0/KBandInput_2_descriptor_slave_translator.avalon_universal_slave_0} {qsys_mm.maxAdditionalLatency} {1};set_connection_parameter_value {KBandInput_2_descriptor_slave_agent.m0/KBandInput_2_descriptor_slave_translator.avalon_universal_slave_0} {qsys_mm.clockCrossingAdapter} {HANDSHAKE};set_connection_parameter_value {KBandInput_2_descriptor_slave_agent.m0/KBandInput_2_descriptor_slave_translator.avalon_universal_slave_0} {qsys_mm.insertDefaultSlave} {FALSE};set_connection_parameter_value {KBandInput_2_descriptor_slave_agent.m0/KBandInput_2_descriptor_slave_translator.avalon_universal_slave_0} {qsys_mm.enableInstrumentation} {FALSE};set_connection_parameter_value {KBandInput_2_descriptor_slave_agent.m0/KBandInput_2_descriptor_slave_translator.avalon_universal_slave_0} {qsys_mm.interconnectResetSource} {DEFAULT};set_connection_parameter_value {KBandInput_2_descriptor_slave_agent.m0/KBandInput_2_descriptor_slave_translator.avalon_universal_slave_0} {qsys_mm.burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {KBandInput_2_descriptor_slave_agent.m0/KBandInput_2_descriptor_slave_translator.avalon_universal_slave_0} {qsys_mm.widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {KBandInput_2_descriptor_slave_agent.m0/KBandInput_2_descriptor_slave_translator.avalon_universal_slave_0} {qsys_mm.enableEccProtection} {FALSE};set_connection_parameter_value {KBandInput_2_descriptor_slave_agent.m0/KBandInput_2_descriptor_slave_translator.avalon_universal_slave_0} {qsys_mm.interconnectType} {STANDARD};set_connection_parameter_value {KBandInput_2_descriptor_slave_agent.m0/KBandInput_2_descriptor_slave_translator.avalon_universal_slave_0} {qsys_mm.syncResets} {FALSE};add_connection {KBandInput_2_descriptor_slave_agent.rf_source} {KBandInput_2_descriptor_slave_agent_rsp_fifo.in} {avalon_streaming};add_connection {KBandInput_2_descriptor_slave_agent_rsp_fifo.out} {KBandInput_2_descriptor_slave_agent.rf_sink} {avalon_streaming};add_connection {KBandInput_2_descriptor_slave_agent.rdata_fifo_src} {KBandInput_2_descriptor_slave_agent.rdata_fifo_sink} {avalon_streaming};add_connection {cmd_mux_005.src} {KBandInput_2_descriptor_slave_agent.cp} {avalon_streaming};preview_set_connection_tag {cmd_mux_005.src/KBandInput_2_descriptor_slave_agent.cp} {qsys_mm.command};add_connection {onchip_mem_LW_s1_agent.m0} {onchip_mem_LW_s1_translator.avalon_universal_slave_0} {avalon};set_connection_parameter_value {onchip_mem_LW_s1_agent.m0/onchip_mem_LW_s1_translator.avalon_universal_slave_0} {arbitrationPriority} {1};set_connection_parameter_value {onchip_mem_LW_s1_agent.m0/onchip_mem_LW_s1_translator.avalon_universal_slave_0} {baseAddress} {0x0000};set_connection_parameter_value {onchip_mem_LW_s1_agent.m0/onchip_mem_LW_s1_translator.avalon_universal_slave_0} {defaultConnection} {false};set_connection_parameter_value {onchip_mem_LW_s1_agent.m0/onchip_mem_LW_s1_translator.avalon_universal_slave_0} {domainAlias} {};set_connection_parameter_value {onchip_mem_LW_s1_agent.m0/onchip_mem_LW_s1_translator.avalon_universal_slave_0} {qsys_mm.maxAdditionalLatency} {1};set_connection_parameter_value {onchip_mem_LW_s1_agent.m0/onchip_mem_LW_s1_translator.avalon_universal_slave_0} {qsys_mm.clockCrossingAdapter} {HANDSHAKE};set_connection_parameter_value {onchip_mem_LW_s1_agent.m0/onchip_mem_LW_s1_translator.avalon_universal_slave_0} {qsys_mm.insertDefaultSlave} {FALSE};set_connection_parameter_value {onchip_mem_LW_s1_agent.m0/onchip_mem_LW_s1_translator.avalon_universal_slave_0} {qsys_mm.enableInstrumentation} {FALSE};set_connection_parameter_value {onchip_mem_LW_s1_agent.m0/onchip_mem_LW_s1_translator.avalon_universal_slave_0} {qsys_mm.interconnectResetSource} {DEFAULT};set_connection_parameter_value {onchip_mem_LW_s1_agent.m0/onchip_mem_LW_s1_translator.avalon_universal_slave_0} {qsys_mm.burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {onchip_mem_LW_s1_agent.m0/onchip_mem_LW_s1_translator.avalon_universal_slave_0} {qsys_mm.widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {onchip_mem_LW_s1_agent.m0/onchip_mem_LW_s1_translator.avalon_universal_slave_0} {qsys_mm.enableEccProtection} {FALSE};set_connection_parameter_value {onchip_mem_LW_s1_agent.m0/onchip_mem_LW_s1_translator.avalon_universal_slave_0} {qsys_mm.interconnectType} {STANDARD};set_connection_parameter_value {onchip_mem_LW_s1_agent.m0/onchip_mem_LW_s1_translator.avalon_universal_slave_0} {qsys_mm.syncResets} {FALSE};add_connection {onchip_mem_LW_s1_agent.rf_source} {onchip_mem_LW_s1_agent_rsp_fifo.in} {avalon_streaming};add_connection {onchip_mem_LW_s1_agent_rsp_fifo.out} {onchip_mem_LW_s1_agent.rf_sink} {avalon_streaming};add_connection {onchip_mem_LW_s1_agent.rdata_fifo_src} {onchip_mem_LW_s1_agent.rdata_fifo_sink} {avalon_streaming};add_connection {cmd_mux_006.src} {onchip_mem_LW_s1_agent.cp} {avalon_streaming};preview_set_connection_tag {cmd_mux_006.src/onchip_mem_LW_s1_agent.cp} {qsys_mm.command};add_connection {pio_0_s1_agent.m0} {pio_0_s1_translator.avalon_universal_slave_0} {avalon};set_connection_parameter_value {pio_0_s1_agent.m0/pio_0_s1_translator.avalon_universal_slave_0} {arbitrationPriority} {1};set_connection_parameter_value {pio_0_s1_agent.m0/pio_0_s1_translator.avalon_universal_slave_0} {baseAddress} {0x0000};set_connection_parameter_value {pio_0_s1_agent.m0/pio_0_s1_translator.avalon_universal_slave_0} {defaultConnection} {false};set_connection_parameter_value {pio_0_s1_agent.m0/pio_0_s1_translator.avalon_universal_slave_0} {domainAlias} {};set_connection_parameter_value {pio_0_s1_agent.m0/pio_0_s1_translator.avalon_universal_slave_0} {qsys_mm.maxAdditionalLatency} {1};set_connection_parameter_value {pio_0_s1_agent.m0/pio_0_s1_translator.avalon_universal_slave_0} {qsys_mm.clockCrossingAdapter} {HANDSHAKE};set_connection_parameter_value {pio_0_s1_agent.m0/pio_0_s1_translator.avalon_universal_slave_0} {qsys_mm.insertDefaultSlave} {FALSE};set_connection_parameter_value {pio_0_s1_agent.m0/pio_0_s1_translator.avalon_universal_slave_0} {qsys_mm.enableInstrumentation} {FALSE};set_connection_parameter_value {pio_0_s1_agent.m0/pio_0_s1_translator.avalon_universal_slave_0} {qsys_mm.interconnectResetSource} {DEFAULT};set_connection_parameter_value {pio_0_s1_agent.m0/pio_0_s1_translator.avalon_universal_slave_0} {qsys_mm.burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {pio_0_s1_agent.m0/pio_0_s1_translator.avalon_universal_slave_0} {qsys_mm.widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {pio_0_s1_agent.m0/pio_0_s1_translator.avalon_universal_slave_0} {qsys_mm.enableEccProtection} {FALSE};set_connection_parameter_value {pio_0_s1_agent.m0/pio_0_s1_translator.avalon_universal_slave_0} {qsys_mm.interconnectType} {STANDARD};set_connection_parameter_value {pio_0_s1_agent.m0/pio_0_s1_translator.avalon_universal_slave_0} {qsys_mm.syncResets} {FALSE};add_connection {pio_0_s1_agent.rf_source} {pio_0_s1_agent_rsp_fifo.in} {avalon_streaming};add_connection {pio_0_s1_agent_rsp_fifo.out} {pio_0_s1_agent.rf_sink} {avalon_streaming};add_connection {pio_0_s1_agent.rdata_fifo_src} {pio_0_s1_agent.rdata_fifo_sink} {avalon_streaming};add_connection {cmd_mux_007.src} {pio_0_s1_agent.cp} {avalon_streaming};preview_set_connection_tag {cmd_mux_007.src/pio_0_s1_agent.cp} {qsys_mm.command};add_connection {onchip_mem_LW2_s1_agent.m0} {onchip_mem_LW2_s1_translator.avalon_universal_slave_0} {avalon};set_connection_parameter_value {onchip_mem_LW2_s1_agent.m0/onchip_mem_LW2_s1_translator.avalon_universal_slave_0} {arbitrationPriority} {1};set_connection_parameter_value {onchip_mem_LW2_s1_agent.m0/onchip_mem_LW2_s1_translator.avalon_universal_slave_0} {baseAddress} {0x0000};set_connection_parameter_value {onchip_mem_LW2_s1_agent.m0/onchip_mem_LW2_s1_translator.avalon_universal_slave_0} {defaultConnection} {false};set_connection_parameter_value {onchip_mem_LW2_s1_agent.m0/onchip_mem_LW2_s1_translator.avalon_universal_slave_0} {domainAlias} {};set_connection_parameter_value {onchip_mem_LW2_s1_agent.m0/onchip_mem_LW2_s1_translator.avalon_universal_slave_0} {qsys_mm.maxAdditionalLatency} {1};set_connection_parameter_value {onchip_mem_LW2_s1_agent.m0/onchip_mem_LW2_s1_translator.avalon_universal_slave_0} {qsys_mm.clockCrossingAdapter} {HANDSHAKE};set_connection_parameter_value {onchip_mem_LW2_s1_agent.m0/onchip_mem_LW2_s1_translator.avalon_universal_slave_0} {qsys_mm.insertDefaultSlave} {FALSE};set_connection_parameter_value {onchip_mem_LW2_s1_agent.m0/onchip_mem_LW2_s1_translator.avalon_universal_slave_0} {qsys_mm.enableInstrumentation} {FALSE};set_connection_parameter_value {onchip_mem_LW2_s1_agent.m0/onchip_mem_LW2_s1_translator.avalon_universal_slave_0} {qsys_mm.interconnectResetSource} {DEFAULT};set_connection_parameter_value {onchip_mem_LW2_s1_agent.m0/onchip_mem_LW2_s1_translator.avalon_universal_slave_0} {qsys_mm.burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {onchip_mem_LW2_s1_agent.m0/onchip_mem_LW2_s1_translator.avalon_universal_slave_0} {qsys_mm.widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {onchip_mem_LW2_s1_agent.m0/onchip_mem_LW2_s1_translator.avalon_universal_slave_0} {qsys_mm.enableEccProtection} {FALSE};set_connection_parameter_value {onchip_mem_LW2_s1_agent.m0/onchip_mem_LW2_s1_translator.avalon_universal_slave_0} {qsys_mm.interconnectType} {STANDARD};set_connection_parameter_value {onchip_mem_LW2_s1_agent.m0/onchip_mem_LW2_s1_translator.avalon_universal_slave_0} {qsys_mm.syncResets} {FALSE};add_connection {onchip_mem_LW2_s1_agent.rf_source} {onchip_mem_LW2_s1_agent_rsp_fifo.in} {avalon_streaming};add_connection {onchip_mem_LW2_s1_agent_rsp_fifo.out} {onchip_mem_LW2_s1_agent.rf_sink} {avalon_streaming};add_connection {onchip_mem_LW2_s1_agent.rdata_fifo_src} {onchip_mem_LW2_s1_agent.rdata_fifo_sink} {avalon_streaming};add_connection {cmd_mux_008.src} {onchip_mem_LW2_s1_agent.cp} {avalon_streaming};preview_set_connection_tag {cmd_mux_008.src/onchip_mem_LW2_s1_agent.cp} {qsys_mm.command};add_connection {DDR_s0_agent.m0} {DDR_s0_translator.avalon_universal_slave_0} {avalon};set_connection_parameter_value {DDR_s0_agent.m0/DDR_s0_translator.avalon_universal_slave_0} {arbitrationPriority} {1};set_connection_parameter_value {DDR_s0_agent.m0/DDR_s0_translator.avalon_universal_slave_0} {baseAddress} {0x0000};set_connection_parameter_value {DDR_s0_agent.m0/DDR_s0_translator.avalon_universal_slave_0} {defaultConnection} {false};set_connection_parameter_value {DDR_s0_agent.m0/DDR_s0_translator.avalon_universal_slave_0} {domainAlias} {};set_connection_parameter_value {DDR_s0_agent.m0/DDR_s0_translator.avalon_universal_slave_0} {qsys_mm.maxAdditionalLatency} {1};set_connection_parameter_value {DDR_s0_agent.m0/DDR_s0_translator.avalon_universal_slave_0} {qsys_mm.clockCrossingAdapter} {HANDSHAKE};set_connection_parameter_value {DDR_s0_agent.m0/DDR_s0_translator.avalon_universal_slave_0} {qsys_mm.insertDefaultSlave} {FALSE};set_connection_parameter_value {DDR_s0_agent.m0/DDR_s0_translator.avalon_universal_slave_0} {qsys_mm.enableInstrumentation} {FALSE};set_connection_parameter_value {DDR_s0_agent.m0/DDR_s0_translator.avalon_universal_slave_0} {qsys_mm.interconnectResetSource} {DEFAULT};set_connection_parameter_value {DDR_s0_agent.m0/DDR_s0_translator.avalon_universal_slave_0} {qsys_mm.burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {DDR_s0_agent.m0/DDR_s0_translator.avalon_universal_slave_0} {qsys_mm.widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {DDR_s0_agent.m0/DDR_s0_translator.avalon_universal_slave_0} {qsys_mm.enableEccProtection} {FALSE};set_connection_parameter_value {DDR_s0_agent.m0/DDR_s0_translator.avalon_universal_slave_0} {qsys_mm.interconnectType} {STANDARD};set_connection_parameter_value {DDR_s0_agent.m0/DDR_s0_translator.avalon_universal_slave_0} {qsys_mm.syncResets} {FALSE};add_connection {DDR_s0_agent.rf_source} {DDR_s0_agent_rsp_fifo.in} {avalon_streaming};add_connection {DDR_s0_agent_rsp_fifo.out} {DDR_s0_agent.rf_sink} {avalon_streaming};add_connection {DDR_s0_agent.rdata_fifo_src} {DDR_s0_agent.rdata_fifo_sink} {avalon_streaming};add_connection {cmd_mux_009.src} {DDR_s0_agent.cp} {avalon_streaming};preview_set_connection_tag {cmd_mux_009.src/DDR_s0_agent.cp} {qsys_mm.command};add_connection {onchip_mem_FPGA_Slave_s1_agent.m0} {onchip_mem_FPGA_Slave_s1_translator.avalon_universal_slave_0} {avalon};set_connection_parameter_value {onchip_mem_FPGA_Slave_s1_agent.m0/onchip_mem_FPGA_Slave_s1_translator.avalon_universal_slave_0} {arbitrationPriority} {1};set_connection_parameter_value {onchip_mem_FPGA_Slave_s1_agent.m0/onchip_mem_FPGA_Slave_s1_translator.avalon_universal_slave_0} {baseAddress} {0x0000};set_connection_parameter_value {onchip_mem_FPGA_Slave_s1_agent.m0/onchip_mem_FPGA_Slave_s1_translator.avalon_universal_slave_0} {defaultConnection} {false};set_connection_parameter_value {onchip_mem_FPGA_Slave_s1_agent.m0/onchip_mem_FPGA_Slave_s1_translator.avalon_universal_slave_0} {domainAlias} {};set_connection_parameter_value {onchip_mem_FPGA_Slave_s1_agent.m0/onchip_mem_FPGA_Slave_s1_translator.avalon_universal_slave_0} {qsys_mm.maxAdditionalLatency} {1};set_connection_parameter_value {onchip_mem_FPGA_Slave_s1_agent.m0/onchip_mem_FPGA_Slave_s1_translator.avalon_universal_slave_0} {qsys_mm.clockCrossingAdapter} {HANDSHAKE};set_connection_parameter_value {onchip_mem_FPGA_Slave_s1_agent.m0/onchip_mem_FPGA_Slave_s1_translator.avalon_universal_slave_0} {qsys_mm.insertDefaultSlave} {FALSE};set_connection_parameter_value {onchip_mem_FPGA_Slave_s1_agent.m0/onchip_mem_FPGA_Slave_s1_translator.avalon_universal_slave_0} {qsys_mm.enableInstrumentation} {FALSE};set_connection_parameter_value {onchip_mem_FPGA_Slave_s1_agent.m0/onchip_mem_FPGA_Slave_s1_translator.avalon_universal_slave_0} {qsys_mm.interconnectResetSource} {DEFAULT};set_connection_parameter_value {onchip_mem_FPGA_Slave_s1_agent.m0/onchip_mem_FPGA_Slave_s1_translator.avalon_universal_slave_0} {qsys_mm.burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {onchip_mem_FPGA_Slave_s1_agent.m0/onchip_mem_FPGA_Slave_s1_translator.avalon_universal_slave_0} {qsys_mm.widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {onchip_mem_FPGA_Slave_s1_agent.m0/onchip_mem_FPGA_Slave_s1_translator.avalon_universal_slave_0} {qsys_mm.enableEccProtection} {FALSE};set_connection_parameter_value {onchip_mem_FPGA_Slave_s1_agent.m0/onchip_mem_FPGA_Slave_s1_translator.avalon_universal_slave_0} {qsys_mm.interconnectType} {STANDARD};set_connection_parameter_value {onchip_mem_FPGA_Slave_s1_agent.m0/onchip_mem_FPGA_Slave_s1_translator.avalon_universal_slave_0} {qsys_mm.syncResets} {FALSE};add_connection {onchip_mem_FPGA_Slave_s1_agent.rf_source} {onchip_mem_FPGA_Slave_s1_agent_rsp_fifo.in} {avalon_streaming};add_connection {onchip_mem_FPGA_Slave_s1_agent_rsp_fifo.out} {onchip_mem_FPGA_Slave_s1_agent.rf_sink} {avalon_streaming};add_connection {onchip_mem_FPGA_Slave_s1_agent.rdata_fifo_src} {onchip_mem_FPGA_Slave_s1_agent.rdata_fifo_sink} {avalon_streaming};add_connection {cmd_mux_010.src} {onchip_mem_FPGA_Slave_s1_agent.cp} {avalon_streaming};preview_set_connection_tag {cmd_mux_010.src/onchip_mem_FPGA_Slave_s1_agent.cp} {qsys_mm.command};add_connection {mm_bridge_LW_m0_agent.cp} {router.sink} {avalon_streaming};preview_set_connection_tag {mm_bridge_LW_m0_agent.cp/router.sink} {qsys_mm.command};add_connection {KBandInput_2_mm_read_agent.cp} {router_001.sink} {avalon_streaming};preview_set_connection_tag {KBandInput_2_mm_read_agent.cp/router_001.sink} {qsys_mm.command};add_connection {KBandInput_1_mm_read_agent.cp} {router_002.sink} {avalon_streaming};preview_set_connection_tag {KBandInput_1_mm_read_agent.cp/router_002.sink} {qsys_mm.command};add_connection {KBandOutput_mm_write_agent.cp} {router_003.sink} {avalon_streaming};preview_set_connection_tag {KBandOutput_mm_write_agent.cp/router_003.sink} {qsys_mm.command};add_connection {router_003.src} {cmd_demux_003.sink} {avalon_streaming};preview_set_connection_tag {router_003.src/cmd_demux_003.sink} {qsys_mm.command};add_connection {mm_bridge_FPGA_Slave_m0_agent.cp} {router_004.sink} {avalon_streaming};preview_set_connection_tag {mm_bridge_FPGA_Slave_m0_agent.cp/router_004.sink} {qsys_mm.command};add_connection {router_004.src} {cmd_demux_004.sink} {avalon_streaming};preview_set_connection_tag {router_004.src/cmd_demux_004.sink} {qsys_mm.command};add_connection {KBandOutput_csr_agent.rp} {router_005.sink} {avalon_streaming};preview_set_connection_tag {KBandOutput_csr_agent.rp/router_005.sink} {qsys_mm.response};add_connection {router_005.src} {rsp_demux.sink} {avalon_streaming};preview_set_connection_tag {router_005.src/rsp_demux.sink} {qsys_mm.response};add_connection {KBandInput_1_csr_agent.rp} {router_006.sink} {avalon_streaming};preview_set_connection_tag {KBandInput_1_csr_agent.rp/router_006.sink} {qsys_mm.response};add_connection {router_006.src} {rsp_demux_001.sink} {avalon_streaming};preview_set_connection_tag {router_006.src/rsp_demux_001.sink} {qsys_mm.response};add_connection {KBandInput_2_csr_agent.rp} {router_007.sink} {avalon_streaming};preview_set_connection_tag {KBandInput_2_csr_agent.rp/router_007.sink} {qsys_mm.response};add_connection {router_007.src} {rsp_demux_002.sink} {avalon_streaming};preview_set_connection_tag {router_007.src/rsp_demux_002.sink} {qsys_mm.response};add_connection {KBandOutput_descriptor_slave_agent.rp} {router_008.sink} {avalon_streaming};preview_set_connection_tag {KBandOutput_descriptor_slave_agent.rp/router_008.sink} {qsys_mm.response};add_connection {router_008.src} {rsp_demux_003.sink} {avalon_streaming};preview_set_connection_tag {router_008.src/rsp_demux_003.sink} {qsys_mm.response};add_connection {KBandInput_1_descriptor_slave_agent.rp} {router_009.sink} {avalon_streaming};preview_set_connection_tag {KBandInput_1_descriptor_slave_agent.rp/router_009.sink} {qsys_mm.response};add_connection {router_009.src} {rsp_demux_004.sink} {avalon_streaming};preview_set_connection_tag {router_009.src/rsp_demux_004.sink} {qsys_mm.response};add_connection {KBandInput_2_descriptor_slave_agent.rp} {router_010.sink} {avalon_streaming};preview_set_connection_tag {KBandInput_2_descriptor_slave_agent.rp/router_010.sink} {qsys_mm.response};add_connection {router_010.src} {rsp_demux_005.sink} {avalon_streaming};preview_set_connection_tag {router_010.src/rsp_demux_005.sink} {qsys_mm.response};add_connection {onchip_mem_LW_s1_agent.rp} {router_011.sink} {avalon_streaming};preview_set_connection_tag {onchip_mem_LW_s1_agent.rp/router_011.sink} {qsys_mm.response};add_connection {router_011.src} {rsp_demux_006.sink} {avalon_streaming};preview_set_connection_tag {router_011.src/rsp_demux_006.sink} {qsys_mm.response};add_connection {pio_0_s1_agent.rp} {router_012.sink} {avalon_streaming};preview_set_connection_tag {pio_0_s1_agent.rp/router_012.sink} {qsys_mm.response};add_connection {router_012.src} {rsp_demux_007.sink} {avalon_streaming};preview_set_connection_tag {router_012.src/rsp_demux_007.sink} {qsys_mm.response};add_connection {onchip_mem_LW2_s1_agent.rp} {router_013.sink} {avalon_streaming};preview_set_connection_tag {onchip_mem_LW2_s1_agent.rp/router_013.sink} {qsys_mm.response};add_connection {router_013.src} {rsp_demux_008.sink} {avalon_streaming};preview_set_connection_tag {router_013.src/rsp_demux_008.sink} {qsys_mm.response};add_connection {DDR_s0_agent.rp} {router_014.sink} {avalon_streaming};preview_set_connection_tag {DDR_s0_agent.rp/router_014.sink} {qsys_mm.response};add_connection {router_014.src} {rsp_demux_009.sink} {avalon_streaming};preview_set_connection_tag {router_014.src/rsp_demux_009.sink} {qsys_mm.response};add_connection {onchip_mem_FPGA_Slave_s1_agent.rp} {router_015.sink} {avalon_streaming};preview_set_connection_tag {onchip_mem_FPGA_Slave_s1_agent.rp/router_015.sink} {qsys_mm.response};add_connection {router_015.src} {rsp_demux_010.sink} {avalon_streaming};preview_set_connection_tag {router_015.src/rsp_demux_010.sink} {qsys_mm.response};add_connection {router.src} {mm_bridge_LW_m0_limiter.cmd_sink} {avalon_streaming};preview_set_connection_tag {router.src/mm_bridge_LW_m0_limiter.cmd_sink} {qsys_mm.command};add_connection {mm_bridge_LW_m0_limiter.cmd_src} {cmd_demux.sink} {avalon_streaming};preview_set_connection_tag {mm_bridge_LW_m0_limiter.cmd_src/cmd_demux.sink} {qsys_mm.command};add_connection {rsp_mux.src} {mm_bridge_LW_m0_limiter.rsp_sink} {avalon_streaming};preview_set_connection_tag {rsp_mux.src/mm_bridge_LW_m0_limiter.rsp_sink} {qsys_mm.response};add_connection {mm_bridge_LW_m0_limiter.rsp_src} {mm_bridge_LW_m0_agent.rp} {avalon_streaming};preview_set_connection_tag {mm_bridge_LW_m0_limiter.rsp_src/mm_bridge_LW_m0_agent.rp} {qsys_mm.response};add_connection {router_001.src} {KBandInput_2_mm_read_limiter.cmd_sink} {avalon_streaming};preview_set_connection_tag {router_001.src/KBandInput_2_mm_read_limiter.cmd_sink} {qsys_mm.command};add_connection {KBandInput_2_mm_read_limiter.cmd_src} {cmd_demux_001.sink} {avalon_streaming};preview_set_connection_tag {KBandInput_2_mm_read_limiter.cmd_src/cmd_demux_001.sink} {qsys_mm.command};add_connection {rsp_mux_001.src} {KBandInput_2_mm_read_limiter.rsp_sink} {avalon_streaming};preview_set_connection_tag {rsp_mux_001.src/KBandInput_2_mm_read_limiter.rsp_sink} {qsys_mm.response};add_connection {KBandInput_2_mm_read_limiter.rsp_src} {KBandInput_2_mm_read_agent.rp} {avalon_streaming};preview_set_connection_tag {KBandInput_2_mm_read_limiter.rsp_src/KBandInput_2_mm_read_agent.rp} {qsys_mm.response};add_connection {router_002.src} {KBandInput_1_mm_read_limiter.cmd_sink} {avalon_streaming};preview_set_connection_tag {router_002.src/KBandInput_1_mm_read_limiter.cmd_sink} {qsys_mm.command};add_connection {KBandInput_1_mm_read_limiter.cmd_src} {cmd_demux_002.sink} {avalon_streaming};preview_set_connection_tag {KBandInput_1_mm_read_limiter.cmd_src/cmd_demux_002.sink} {qsys_mm.command};add_connection {rsp_mux_002.src} {KBandInput_1_mm_read_limiter.rsp_sink} {avalon_streaming};preview_set_connection_tag {rsp_mux_002.src/KBandInput_1_mm_read_limiter.rsp_sink} {qsys_mm.response};add_connection {KBandInput_1_mm_read_limiter.rsp_src} {KBandInput_1_mm_read_agent.rp} {avalon_streaming};preview_set_connection_tag {KBandInput_1_mm_read_limiter.rsp_src/KBandInput_1_mm_read_agent.rp} {qsys_mm.response};add_connection {cmd_demux.src0} {cmd_mux.sink0} {avalon_streaming};preview_set_connection_tag {cmd_demux.src0/cmd_mux.sink0} {qsys_mm.command};add_connection {cmd_demux.src1} {cmd_mux_001.sink0} {avalon_streaming};preview_set_connection_tag {cmd_demux.src1/cmd_mux_001.sink0} {qsys_mm.command};add_connection {cmd_demux.src2} {cmd_mux_002.sink0} {avalon_streaming};preview_set_connection_tag {cmd_demux.src2/cmd_mux_002.sink0} {qsys_mm.command};add_connection {cmd_demux.src6} {cmd_mux_006.sink0} {avalon_streaming};preview_set_connection_tag {cmd_demux.src6/cmd_mux_006.sink0} {qsys_mm.command};add_connection {cmd_demux.src7} {cmd_mux_007.sink0} {avalon_streaming};preview_set_connection_tag {cmd_demux.src7/cmd_mux_007.sink0} {qsys_mm.command};add_connection {cmd_demux.src8} {cmd_mux_008.sink0} {avalon_streaming};preview_set_connection_tag {cmd_demux.src8/cmd_mux_008.sink0} {qsys_mm.command};add_connection {cmd_demux_003.src0} {cmd_mux_009.sink2} {avalon_streaming};preview_set_connection_tag {cmd_demux_003.src0/cmd_mux_009.sink2} {qsys_mm.command};add_connection {cmd_demux_003.src1} {cmd_mux_010.sink0} {avalon_streaming};preview_set_connection_tag {cmd_demux_003.src1/cmd_mux_010.sink0} {qsys_mm.command};add_connection {rsp_demux.src0} {rsp_mux.sink0} {avalon_streaming};preview_set_connection_tag {rsp_demux.src0/rsp_mux.sink0} {qsys_mm.response};add_connection {rsp_demux_001.src0} {rsp_mux.sink1} {avalon_streaming};preview_set_connection_tag {rsp_demux_001.src0/rsp_mux.sink1} {qsys_mm.response};add_connection {rsp_demux_002.src0} {rsp_mux.sink2} {avalon_streaming};preview_set_connection_tag {rsp_demux_002.src0/rsp_mux.sink2} {qsys_mm.response};add_connection {rsp_demux_006.src0} {rsp_mux.sink6} {avalon_streaming};preview_set_connection_tag {rsp_demux_006.src0/rsp_mux.sink6} {qsys_mm.response};add_connection {rsp_demux_007.src0} {rsp_mux.sink7} {avalon_streaming};preview_set_connection_tag {rsp_demux_007.src0/rsp_mux.sink7} {qsys_mm.response};add_connection {rsp_demux_008.src0} {rsp_mux.sink8} {avalon_streaming};preview_set_connection_tag {rsp_demux_008.src0/rsp_mux.sink8} {qsys_mm.response};add_connection {rsp_demux_009.src2} {rsp_mux_003.sink0} {avalon_streaming};preview_set_connection_tag {rsp_demux_009.src2/rsp_mux_003.sink0} {qsys_mm.response};add_connection {rsp_demux_010.src0} {rsp_mux_003.sink1} {avalon_streaming};preview_set_connection_tag {rsp_demux_010.src0/rsp_mux_003.sink1} {qsys_mm.response};add_connection {cmd_demux.src3} {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter.sink} {avalon_streaming};preview_set_connection_tag {cmd_demux.src3/mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter.sink} {qsys_mm.command};add_connection {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter.src} {cmd_mux_003.sink0} {avalon_streaming};preview_set_connection_tag {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter.src/cmd_mux_003.sink0} {qsys_mm.command};add_connection {cmd_demux.src4} {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter.sink} {avalon_streaming};preview_set_connection_tag {cmd_demux.src4/mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter.sink} {qsys_mm.command};add_connection {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter.src} {cmd_mux_004.sink0} {avalon_streaming};preview_set_connection_tag {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter.src/cmd_mux_004.sink0} {qsys_mm.command};add_connection {cmd_demux.src5} {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter.sink} {avalon_streaming};preview_set_connection_tag {cmd_demux.src5/mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter.sink} {qsys_mm.command};add_connection {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter.src} {cmd_mux_005.sink0} {avalon_streaming};preview_set_connection_tag {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter.src/cmd_mux_005.sink0} {qsys_mm.command};add_connection {cmd_demux_001.src0} {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter.sink} {avalon_streaming};preview_set_connection_tag {cmd_demux_001.src0/KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter.sink} {qsys_mm.command};add_connection {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter.src} {cmd_mux_008.sink1} {avalon_streaming};preview_set_connection_tag {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter.src/cmd_mux_008.sink1} {qsys_mm.command};add_connection {cmd_demux_001.src1} {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter.sink} {avalon_streaming};preview_set_connection_tag {cmd_demux_001.src1/KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter.sink} {qsys_mm.command};add_connection {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter.src} {cmd_mux_009.sink0} {avalon_streaming};preview_set_connection_tag {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter.src/cmd_mux_009.sink0} {qsys_mm.command};add_connection {cmd_demux_002.src0} {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter.sink} {avalon_streaming};preview_set_connection_tag {cmd_demux_002.src0/KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter.sink} {qsys_mm.command};add_connection {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter.src} {cmd_mux_006.sink1} {avalon_streaming};preview_set_connection_tag {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter.src/cmd_mux_006.sink1} {qsys_mm.command};add_connection {cmd_demux_002.src1} {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter.sink} {avalon_streaming};preview_set_connection_tag {cmd_demux_002.src1/KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter.sink} {qsys_mm.command};add_connection {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter.src} {cmd_mux_009.sink1} {avalon_streaming};preview_set_connection_tag {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter.src/cmd_mux_009.sink1} {qsys_mm.command};add_connection {cmd_demux_004.src0} {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter.sink} {avalon_streaming};preview_set_connection_tag {cmd_demux_004.src0/mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter.sink} {qsys_mm.command};add_connection {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter.src} {cmd_mux_010.sink1} {avalon_streaming};preview_set_connection_tag {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter.src/cmd_mux_010.sink1} {qsys_mm.command};add_connection {rsp_demux_003.src0} {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter.sink} {avalon_streaming};preview_set_connection_tag {rsp_demux_003.src0/KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter.sink} {qsys_mm.response};add_connection {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter.src} {rsp_mux.sink3} {avalon_streaming};preview_set_connection_tag {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter.src/rsp_mux.sink3} {qsys_mm.response};add_connection {rsp_demux_004.src0} {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter.sink} {avalon_streaming};preview_set_connection_tag {rsp_demux_004.src0/KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter.sink} {qsys_mm.response};add_connection {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter.src} {rsp_mux.sink4} {avalon_streaming};preview_set_connection_tag {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter.src/rsp_mux.sink4} {qsys_mm.response};add_connection {rsp_demux_005.src0} {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter.sink} {avalon_streaming};preview_set_connection_tag {rsp_demux_005.src0/KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter.sink} {qsys_mm.response};add_connection {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter.src} {rsp_mux.sink5} {avalon_streaming};preview_set_connection_tag {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter.src/rsp_mux.sink5} {qsys_mm.response};add_connection {rsp_demux_006.src1} {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter.sink} {avalon_streaming};preview_set_connection_tag {rsp_demux_006.src1/onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter.sink} {qsys_mm.response};add_connection {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter.src} {rsp_mux_002.sink0} {avalon_streaming};preview_set_connection_tag {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter.src/rsp_mux_002.sink0} {qsys_mm.response};add_connection {rsp_demux_008.src1} {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter.sink} {avalon_streaming};preview_set_connection_tag {rsp_demux_008.src1/onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter.sink} {qsys_mm.response};add_connection {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter.src} {rsp_mux_001.sink0} {avalon_streaming};preview_set_connection_tag {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter.src/rsp_mux_001.sink0} {qsys_mm.response};add_connection {rsp_demux_009.src0} {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter.sink} {avalon_streaming};preview_set_connection_tag {rsp_demux_009.src0/DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter.sink} {qsys_mm.response};add_connection {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter.src} {rsp_mux_001.sink1} {avalon_streaming};preview_set_connection_tag {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter.src/rsp_mux_001.sink1} {qsys_mm.response};add_connection {rsp_demux_009.src1} {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter.sink} {avalon_streaming};preview_set_connection_tag {rsp_demux_009.src1/DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter.sink} {qsys_mm.response};add_connection {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter.src} {rsp_mux_002.sink1} {avalon_streaming};preview_set_connection_tag {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter.src/rsp_mux_002.sink1} {qsys_mm.response};add_connection {rsp_demux_010.src1} {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter.sink} {avalon_streaming};preview_set_connection_tag {rsp_demux_010.src1/onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter.sink} {qsys_mm.response};add_connection {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter.src} {rsp_mux_004.sink0} {avalon_streaming};preview_set_connection_tag {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter.src/rsp_mux_004.sink0} {qsys_mm.response};add_connection {mm_bridge_LW_m0_limiter.cmd_valid} {cmd_demux.sink_valid} {avalon_streaming};add_connection {KBandInput_2_mm_read_limiter.cmd_valid} {cmd_demux_001.sink_valid} {avalon_streaming};add_connection {KBandInput_1_mm_read_limiter.cmd_valid} {cmd_demux_002.sink_valid} {avalon_streaming};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {mm_bridge_LW_m0_translator.reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {KBandInput_2_mm_read_translator.reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {KBandInput_1_mm_read_translator.reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {KBandOutput_mm_write_translator.reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {mm_bridge_FPGA_Slave_m0_translator.reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {KBandOutput_csr_translator.reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {KBandInput_1_csr_translator.reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {KBandInput_2_csr_translator.reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {KBandOutput_descriptor_slave_translator.reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {KBandInput_1_descriptor_slave_translator.reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {KBandInput_2_descriptor_slave_translator.reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {onchip_mem_LW_s1_translator.reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {pio_0_s1_translator.reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {onchip_mem_LW2_s1_translator.reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {DDR_s0_translator.reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {onchip_mem_FPGA_Slave_s1_translator.reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {mm_bridge_LW_m0_agent.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {KBandInput_2_mm_read_agent.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {KBandInput_1_mm_read_agent.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {KBandOutput_mm_write_agent.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {mm_bridge_FPGA_Slave_m0_agent.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {KBandOutput_csr_agent.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {KBandOutput_csr_agent_rsp_fifo.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {KBandInput_1_csr_agent.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {KBandInput_1_csr_agent_rsp_fifo.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {KBandInput_2_csr_agent.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {KBandInput_2_csr_agent_rsp_fifo.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {KBandOutput_descriptor_slave_agent.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {KBandOutput_descriptor_slave_agent_rsp_fifo.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {KBandInput_1_descriptor_slave_agent.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {KBandInput_1_descriptor_slave_agent_rsp_fifo.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {KBandInput_2_descriptor_slave_agent.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {KBandInput_2_descriptor_slave_agent_rsp_fifo.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {onchip_mem_LW_s1_agent.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {onchip_mem_LW_s1_agent_rsp_fifo.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {pio_0_s1_agent.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {pio_0_s1_agent_rsp_fifo.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {onchip_mem_LW2_s1_agent.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {onchip_mem_LW2_s1_agent_rsp_fifo.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {DDR_s0_agent.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {DDR_s0_agent_rsp_fifo.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {onchip_mem_FPGA_Slave_s1_agent.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {onchip_mem_FPGA_Slave_s1_agent_rsp_fifo.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {router.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {router_001.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {router_002.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {router_003.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {router_004.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {router_005.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {router_006.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {router_007.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {router_008.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {router_009.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {router_010.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {router_011.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {router_012.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {router_013.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {router_014.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {router_015.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {mm_bridge_LW_m0_limiter.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {KBandInput_2_mm_read_limiter.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {KBandInput_1_mm_read_limiter.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {cmd_demux.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {cmd_demux_001.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {cmd_demux_002.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {cmd_demux_003.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {cmd_demux_004.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {cmd_mux.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {cmd_mux_001.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {cmd_mux_002.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {cmd_mux_003.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {cmd_mux_004.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {cmd_mux_005.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {cmd_mux_006.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {cmd_mux_007.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {cmd_mux_008.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {cmd_mux_009.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {cmd_mux_010.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {rsp_demux.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {rsp_demux_001.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {rsp_demux_002.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {rsp_demux_003.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {rsp_demux_004.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {rsp_demux_005.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {rsp_demux_006.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {rsp_demux_007.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {rsp_demux_008.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {rsp_demux_009.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {rsp_demux_010.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {rsp_mux.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {rsp_mux_001.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {rsp_mux_002.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {rsp_mux_003.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {rsp_mux_004.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter.clk_reset} {reset};add_connection {mm_bridge_LW_reset_reset_bridge.out_reset} {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter.clk_reset} {reset};add_connection {clk_0_clk_clock_bridge.out_clk} {mm_bridge_LW_m0_translator.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {KBandInput_2_mm_read_translator.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {KBandInput_1_mm_read_translator.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {KBandOutput_mm_write_translator.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {mm_bridge_FPGA_Slave_m0_translator.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {KBandOutput_csr_translator.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {KBandInput_1_csr_translator.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {KBandInput_2_csr_translator.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {KBandOutput_descriptor_slave_translator.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {KBandInput_1_descriptor_slave_translator.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {KBandInput_2_descriptor_slave_translator.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {onchip_mem_LW_s1_translator.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {pio_0_s1_translator.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {onchip_mem_LW2_s1_translator.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {DDR_s0_translator.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {onchip_mem_FPGA_Slave_s1_translator.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {mm_bridge_LW_m0_agent.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {KBandInput_2_mm_read_agent.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {KBandInput_1_mm_read_agent.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {KBandOutput_mm_write_agent.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {mm_bridge_FPGA_Slave_m0_agent.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {KBandOutput_csr_agent.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {KBandOutput_csr_agent_rsp_fifo.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {KBandInput_1_csr_agent.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {KBandInput_1_csr_agent_rsp_fifo.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {KBandInput_2_csr_agent.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {KBandInput_2_csr_agent_rsp_fifo.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {KBandOutput_descriptor_slave_agent.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {KBandOutput_descriptor_slave_agent_rsp_fifo.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {KBandInput_1_descriptor_slave_agent.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {KBandInput_1_descriptor_slave_agent_rsp_fifo.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {KBandInput_2_descriptor_slave_agent.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {KBandInput_2_descriptor_slave_agent_rsp_fifo.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {onchip_mem_LW_s1_agent.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {onchip_mem_LW_s1_agent_rsp_fifo.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {pio_0_s1_agent.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {pio_0_s1_agent_rsp_fifo.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {onchip_mem_LW2_s1_agent.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {onchip_mem_LW2_s1_agent_rsp_fifo.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {DDR_s0_agent.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {DDR_s0_agent_rsp_fifo.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {onchip_mem_FPGA_Slave_s1_agent.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {onchip_mem_FPGA_Slave_s1_agent_rsp_fifo.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {router.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {router_001.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {router_002.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {router_003.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {router_004.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {router_005.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {router_006.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {router_007.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {router_008.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {router_009.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {router_010.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {router_011.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {router_012.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {router_013.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {router_014.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {router_015.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {mm_bridge_LW_m0_limiter.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {KBandInput_2_mm_read_limiter.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {KBandInput_1_mm_read_limiter.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {cmd_demux.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {rsp_mux.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {cmd_demux_001.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {rsp_mux_001.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {cmd_demux_002.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {rsp_mux_002.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {cmd_demux_003.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {rsp_mux_003.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {cmd_demux_004.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {rsp_mux_004.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {cmd_mux.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {rsp_demux.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {cmd_mux_001.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {rsp_demux_001.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {cmd_mux_002.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {rsp_demux_002.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {cmd_mux_003.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {rsp_demux_003.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {cmd_mux_004.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {rsp_demux_004.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {cmd_mux_005.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {rsp_demux_005.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {cmd_mux_006.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {rsp_demux_006.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {cmd_mux_007.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {rsp_demux_007.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {cmd_mux_008.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {rsp_demux_008.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {cmd_mux_009.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {rsp_demux_009.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {cmd_mux_010.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {rsp_demux_010.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter.clk} {clock};add_connection {clk_0_clk_clock_bridge.out_clk} {mm_bridge_LW_reset_reset_bridge.clk} {clock};add_interface {mm_bridge_LW_m0} {avalon} {slave};set_interface_property {mm_bridge_LW_m0} {EXPORT_OF} {mm_bridge_LW_m0_translator.avalon_anti_master_0};add_interface {KBandInput_2_mm_read} {avalon} {slave};set_interface_property {KBandInput_2_mm_read} {EXPORT_OF} {KBandInput_2_mm_read_translator.avalon_anti_master_0};add_interface {KBandInput_1_mm_read} {avalon} {slave};set_interface_property {KBandInput_1_mm_read} {EXPORT_OF} {KBandInput_1_mm_read_translator.avalon_anti_master_0};add_interface {KBandOutput_mm_write} {avalon} {slave};set_interface_property {KBandOutput_mm_write} {EXPORT_OF} {KBandOutput_mm_write_translator.avalon_anti_master_0};add_interface {mm_bridge_FPGA_Slave_m0} {avalon} {slave};set_interface_property {mm_bridge_FPGA_Slave_m0} {EXPORT_OF} {mm_bridge_FPGA_Slave_m0_translator.avalon_anti_master_0};add_interface {KBandOutput_csr} {avalon} {master};set_interface_property {KBandOutput_csr} {EXPORT_OF} {KBandOutput_csr_translator.avalon_anti_slave_0};add_interface {KBandInput_1_csr} {avalon} {master};set_interface_property {KBandInput_1_csr} {EXPORT_OF} {KBandInput_1_csr_translator.avalon_anti_slave_0};add_interface {KBandInput_2_csr} {avalon} {master};set_interface_property {KBandInput_2_csr} {EXPORT_OF} {KBandInput_2_csr_translator.avalon_anti_slave_0};add_interface {KBandOutput_descriptor_slave} {avalon} {master};set_interface_property {KBandOutput_descriptor_slave} {EXPORT_OF} {KBandOutput_descriptor_slave_translator.avalon_anti_slave_0};add_interface {KBandInput_1_descriptor_slave} {avalon} {master};set_interface_property {KBandInput_1_descriptor_slave} {EXPORT_OF} {KBandInput_1_descriptor_slave_translator.avalon_anti_slave_0};add_interface {KBandInput_2_descriptor_slave} {avalon} {master};set_interface_property {KBandInput_2_descriptor_slave} {EXPORT_OF} {KBandInput_2_descriptor_slave_translator.avalon_anti_slave_0};add_interface {onchip_mem_LW_s1} {avalon} {master};set_interface_property {onchip_mem_LW_s1} {EXPORT_OF} {onchip_mem_LW_s1_translator.avalon_anti_slave_0};add_interface {pio_0_s1} {avalon} {master};set_interface_property {pio_0_s1} {EXPORT_OF} {pio_0_s1_translator.avalon_anti_slave_0};add_interface {onchip_mem_LW2_s1} {avalon} {master};set_interface_property {onchip_mem_LW2_s1} {EXPORT_OF} {onchip_mem_LW2_s1_translator.avalon_anti_slave_0};add_interface {DDR_s0} {avalon} {master};set_interface_property {DDR_s0} {EXPORT_OF} {DDR_s0_translator.avalon_anti_slave_0};add_interface {onchip_mem_FPGA_Slave_s1} {avalon} {master};set_interface_property {onchip_mem_FPGA_Slave_s1} {EXPORT_OF} {onchip_mem_FPGA_Slave_s1_translator.avalon_anti_slave_0};add_interface {mm_bridge_LW_reset_reset_bridge_in_reset} {reset} {slave};set_interface_property {mm_bridge_LW_reset_reset_bridge_in_reset} {EXPORT_OF} {mm_bridge_LW_reset_reset_bridge.in_reset};add_interface {clk_0_clk} {clock} {slave};set_interface_property {clk_0_clk} {EXPORT_OF} {clk_0_clk_clock_bridge.in_clk};set_module_assignment {interconnect_id.DDR.s0} {0};set_module_assignment {interconnect_id.KBandInput_1.csr} {1};set_module_assignment {interconnect_id.KBandInput_1.descriptor_slave} {2};set_module_assignment {interconnect_id.KBandInput_1.mm_read} {0};set_module_assignment {interconnect_id.KBandInput_2.csr} {3};set_module_assignment {interconnect_id.KBandInput_2.descriptor_slave} {4};set_module_assignment {interconnect_id.KBandInput_2.mm_read} {1};set_module_assignment {interconnect_id.KBandOutput.csr} {5};set_module_assignment {interconnect_id.KBandOutput.descriptor_slave} {6};set_module_assignment {interconnect_id.KBandOutput.mm_write} {2};set_module_assignment {interconnect_id.mm_bridge_FPGA_Slave.m0} {3};set_module_assignment {interconnect_id.mm_bridge_LW.m0} {4};set_module_assignment {interconnect_id.onchip_mem_FPGA_Slave.s1} {7};set_module_assignment {interconnect_id.onchip_mem_LW.s1} {8};set_module_assignment {interconnect_id.onchip_mem_LW2.s1} {9};set_module_assignment {interconnect_id.pio_0.s1} {10};" />
  <generatedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_mm_interconnect_191\synth\KBandIPsubPro_altera_mm_interconnect_191_m3rafbq.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_mm_interconnect_191\synth\KBandIPsubPro_altera_mm_interconnect_191_m3rafbq.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_mm_interconnect/altera_mm_interconnect_hw.tcl" />
  </sourceFiles>
  <childSourceFiles>
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_master_translator/altera_merlin_master_translator_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_slave_translator/altera_merlin_slave_translator_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_master_agent/altera_merlin_master_agent_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_slave_agent/altera_merlin_slave_agent_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/altera_avalon_sc_fifo_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_traffic_limiter/altera_merlin_traffic_limiter_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/altera_avalon_sc_fifo_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/iconnect/alt_hiconnect_sc_fifo/alt_hiconnect_sc_fifo_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_demultiplexer/altera_merlin_demultiplexer_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_demultiplexer/altera_merlin_demultiplexer_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_demultiplexer/altera_merlin_demultiplexer_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_demultiplexer/altera_merlin_demultiplexer_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_demultiplexer/altera_merlin_demultiplexer_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_demultiplexer/altera_merlin_demultiplexer_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_demultiplexer/altera_merlin_demultiplexer_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_demultiplexer/altera_merlin_demultiplexer_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_width_adapter/altera_merlin_width_adapter_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_width_adapter/altera_merlin_width_adapter_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_width_adapter/altera_merlin_width_adapter_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_width_adapter/altera_merlin_width_adapter_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_width_adapter/altera_merlin_width_adapter_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_width_adapter/altera_merlin_width_adapter_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_width_adapter/altera_merlin_width_adapter_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_width_adapter/altera_merlin_width_adapter_hw.tcl" />
  </childSourceFiles>
  <instantiator instantiator="KBandIPsubPro" as="mm_interconnect_0" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_mm_interconnect_191_m3rafbq"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_master_translator_191_g7h47bq"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_slave_translator_191_x56fcki"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_master_agent_191_mpbm6tq"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_slave_agent_191_ncfkfri"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_avalon_sc_fifo_191_e5eqkcq"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_router_191_uvdan3a"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_router_191_mhjpkzi"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_router_191_nh3sovq"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_router_191_6hyzyia"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_router_191_5skywri"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_router_191_6qje3ma"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_router_191_a65mj6i"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_router_191_p5qo7wy"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_router_191_5tjoejq"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_router_191_6gpqywq"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_router_191_zple4ii"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_traffic_limiter_191_kcba44q"</message>
   <message level="Info" culprit="my_altera_avalon_sc_fifo_dest_id_fifo">"Generating: my_altera_avalon_sc_fifo_dest_id_fifo"</message>
   <message level="Info" culprit="my_alt_hiconnect_sc_fifo_dest_id_fifo">"Generating: my_alt_hiconnect_sc_fifo_dest_id_fifo"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_traffic_limiter_191_tx37unq"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_avalon_sc_fifo_191_e5eqkcq"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_traffic_limiter_191_752txqq"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_alt_hiconnect_sc_fifo_191_7qtmpqq"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_demultiplexer_191_cnm6k3i"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_demultiplexer_191_y7cgvzy"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_demultiplexer_191_2bn4roa"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_demultiplexer_191_g5kheci"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_multiplexer_191_jj5nmmy"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_multiplexer_191_xu26tuy"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_multiplexer_191_3rzdpgq"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_multiplexer_191_biwmpiy"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_multiplexer_191_fwjb54a"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_demultiplexer_191_ffwmbpq"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_demultiplexer_191_g4vtr6a"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_demultiplexer_191_gkunbeq"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_demultiplexer_191_uqah77y"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_multiplexer_191_htvhovy"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_multiplexer_191_noxw2wy"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_multiplexer_191_yoxojka"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_multiplexer_191_r5cbqgy"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_width_adapter_191_lh3v6mi"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_width_adapter_191_aesn73i"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_width_adapter_191_to6zd2a"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_width_adapter_191_qito46y"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_width_adapter_191_7lpcddq"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_width_adapter_191_6tr6i2q"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_width_adapter_191_xkuq5ta"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_width_adapter_191_23wxfpy"</message>
  </messages>
 </entity>
 <entity
   kind="altera_reset_controller"
   version="19.1"
   name="altera_reset_controller">
  <generatedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_reset_controller_191\synth\altera_reset_controller.v"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_reset_controller_191\synth\altera_reset_synchronizer.v"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_reset_controller_191\synth\altera_reset_controller.sdc"
       attributes="NO_AUTO_INSTANCE_DISCOVERY NO_SDC_PROMOTION" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_reset_controller_191\synth\altera_reset_controller.v"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_reset_controller_191\synth\altera_reset_synchronizer.v"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_reset_controller_191\synth\altera_reset_controller.sdc"
       attributes="NO_AUTO_INSTANCE_DISCOVERY NO_SDC_PROMOTION" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_reset_controller/altera_reset_controller_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator instantiator="KBandIPsubPro" as="rst_controller,rst_controller_001" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: altera_reset_controller"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_master_translator"
   version="19.1"
   name="KBandIPsubPro_altera_merlin_master_translator_191_g7h47bq">
  <parameter name="WAITREQUEST_ALLOWANCE" value="0" />
  <generatedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_master_translator_191\synth\KBandIPsubPro_altera_merlin_master_translator_191_g7h47bq.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_master_translator_191\synth\KBandIPsubPro_altera_merlin_master_translator_191_g7h47bq.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_master_translator/altera_merlin_master_translator_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="KBandIPsubPro_altera_mm_interconnect_191_m3rafbq"
     as="mm_bridge_LW_m0_translator,KBandInput_2_mm_read_translator,KBandInput_1_mm_read_translator,KBandOutput_mm_write_translator,mm_bridge_FPGA_Slave_m0_translator" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_master_translator_191_g7h47bq"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_slave_translator"
   version="19.1"
   name="KBandIPsubPro_altera_merlin_slave_translator_191_x56fcki">
  <generatedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_slave_translator_191\synth\KBandIPsubPro_altera_merlin_slave_translator_191_x56fcki.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_slave_translator_191\synth\KBandIPsubPro_altera_merlin_slave_translator_191_x56fcki.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_slave_translator/altera_merlin_slave_translator_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="KBandIPsubPro_altera_mm_interconnect_191_m3rafbq"
     as="KBandOutput_csr_translator,KBandInput_1_csr_translator,KBandInput_2_csr_translator,KBandOutput_descriptor_slave_translator,KBandInput_1_descriptor_slave_translator,KBandInput_2_descriptor_slave_translator,onchip_mem_LW_s1_translator,pio_0_s1_translator,onchip_mem_LW2_s1_translator,DDR_s0_translator,onchip_mem_FPGA_Slave_s1_translator" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_slave_translator_191_x56fcki"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_master_agent"
   version="19.1"
   name="KBandIPsubPro_altera_merlin_master_agent_191_mpbm6tq">
  <generatedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_master_agent_191\synth\KBandIPsubPro_altera_merlin_master_agent_191_mpbm6tq.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_master_agent_191\synth\KBandIPsubPro_altera_merlin_master_agent_191_mpbm6tq.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_master_agent/altera_merlin_master_agent_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="KBandIPsubPro_altera_mm_interconnect_191_m3rafbq"
     as="mm_bridge_LW_m0_agent,KBandInput_2_mm_read_agent,KBandInput_1_mm_read_agent,KBandOutput_mm_write_agent,mm_bridge_FPGA_Slave_m0_agent" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_master_agent_191_mpbm6tq"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_slave_agent"
   version="19.1"
   name="KBandIPsubPro_altera_merlin_slave_agent_191_ncfkfri">
  <generatedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_slave_agent_191\synth\KBandIPsubPro_altera_merlin_slave_agent_191_ncfkfri.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_slave_agent_191\synth\altera_merlin_burst_uncompressor.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_slave_agent_191\synth\KBandIPsubPro_altera_merlin_slave_agent_191_ncfkfri.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_slave_agent_191\synth\altera_merlin_burst_uncompressor.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_slave_agent/altera_merlin_slave_agent_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="KBandIPsubPro_altera_mm_interconnect_191_m3rafbq"
     as="KBandOutput_csr_agent,KBandInput_1_csr_agent,KBandInput_2_csr_agent,KBandOutput_descriptor_slave_agent,KBandInput_1_descriptor_slave_agent,KBandInput_2_descriptor_slave_agent,onchip_mem_LW_s1_agent,pio_0_s1_agent,onchip_mem_LW2_s1_agent,DDR_s0_agent,onchip_mem_FPGA_Slave_s1_agent" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_slave_agent_191_ncfkfri"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_router"
   version="19.1"
   name="KBandIPsubPro_altera_merlin_router_191_uvdan3a">
  <parameter name="ST_CHANNEL_W" value="11" />
  <parameter name="DEFAULT_WR_CHANNEL" value="-1" />
  <parameter name="PKT_TRANS_READ" value="71" />
  <parameter
     name="START_ADDRESS"
     value="0x0,0x8000,0x10000,0x10020,0x10040,0x10060,0x10070,0x10080,0x100e0" />
  <parameter name="DEFAULT_CHANNEL" value="6" />
  <parameter name="MEMORY_ALIASING_DECODE" value="0" />
  <parameter name="HAS_USER_DEFAULT_SLAVE" value="0" />
  <parameter
     name="SLAVES_INFO"
     value="9:001000000:0x0:0x8000:both:1:0:0:1,8:100000000:0x8000:0x10000:both:1:0:0:1,1:000000010:0x10000:0x10020:both:1:0:0:1,3:000000100:0x10020:0x10040:both:1:0:0:1,5:000000001:0x10040:0x10060:both:1:0:0:1,2:000010000:0x10060:0x10070:write:1:0:0:1,4:000100000:0x10070:0x10080:write:1:0:0:1,6:000001000:0x10080:0x10090:write:1:0:0:1,10:010000000:0x100e0:0x100f0:both:1:0:0:1" />
  <parameter name="DEFAULT_RD_CHANNEL" value="-1" />
  <parameter name="PKT_ADDR_H" value="67" />
  <parameter name="PKT_DEST_ID_H" value="100" />
  <parameter name="PKT_ADDR_L" value="36" />
  <parameter name="PKT_DEST_ID_L" value="97" />
  <parameter
     name="CHANNEL_ID"
     value="001000000,100000000,000000010,000000100,000000001,000010000,000100000,000001000,010000000" />
  <parameter
     name="TYPE_OF_TRANSACTION"
     value="both,both,both,both,both,write,write,write,both" />
  <parameter name="SECURED_RANGE_PAIRS" value="0,0,0,0,0,0,0,0,0" />
  <parameter name="SPAN_OFFSET" value="" />
  <parameter name="ST_DATA_W" value="123" />
  <parameter name="SECURED_RANGE_LIST" value="0,0,0,0,0,0,0,0,0" />
  <parameter name="DECODER_TYPE" value="0" />
  <parameter name="PKT_PROTECTION_H" value="104" />
  <parameter
     name="END_ADDRESS"
     value="0x8000,0x10000,0x10020,0x10040,0x10060,0x10070,0x10080,0x10090,0x100f0" />
  <parameter name="PKT_PROTECTION_L" value="102" />
  <parameter name="PKT_TRANS_WRITE" value="70" />
  <parameter name="DEFAULT_DESTID" value="9" />
  <parameter name="DESTINATION_ID" value="9,8,1,3,5,2,4,6,10" />
  <parameter name="NON_SECURED_TAG" value="1,1,1,1,1,1,1,1,1" />
  <generatedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_router_191\synth\KBandIPsubPro_altera_merlin_router_191_uvdan3a.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_router_191\synth\KBandIPsubPro_altera_merlin_router_191_uvdan3a.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="KBandIPsubPro_altera_mm_interconnect_191_m3rafbq"
     as="router" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_router_191_uvdan3a"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_router"
   version="19.1"
   name="KBandIPsubPro_altera_merlin_router_191_mhjpkzi">
  <parameter name="ST_CHANNEL_W" value="11" />
  <parameter name="DEFAULT_WR_CHANNEL" value="-1" />
  <parameter name="PKT_TRANS_READ" value="44" />
  <parameter name="START_ADDRESS" value="0x8000,0x40000000" />
  <parameter name="DEFAULT_CHANNEL" value="1" />
  <parameter name="MEMORY_ALIASING_DECODE" value="0" />
  <parameter name="HAS_USER_DEFAULT_SLAVE" value="0" />
  <parameter
     name="SLAVES_INFO"
     value="8:01:0x8000:0x10000:both:1:0:0:1,0:10:0x40000000:0x80000000:both:1:0:0:1" />
  <parameter name="DEFAULT_RD_CHANNEL" value="-1" />
  <parameter name="PKT_ADDR_H" value="40" />
  <parameter name="PKT_DEST_ID_H" value="73" />
  <parameter name="PKT_ADDR_L" value="9" />
  <parameter name="PKT_DEST_ID_L" value="70" />
  <parameter name="CHANNEL_ID" value="01,10" />
  <parameter name="TYPE_OF_TRANSACTION" value="both,both" />
  <parameter name="SECURED_RANGE_PAIRS" value="0,0" />
  <parameter name="SPAN_OFFSET" value="" />
  <parameter name="ST_DATA_W" value="96" />
  <parameter name="SECURED_RANGE_LIST" value="0,0" />
  <parameter name="DECODER_TYPE" value="0" />
  <parameter name="PKT_PROTECTION_H" value="77" />
  <parameter name="END_ADDRESS" value="0x10000,0x80000000" />
  <parameter name="PKT_PROTECTION_L" value="75" />
  <parameter name="PKT_TRANS_WRITE" value="43" />
  <parameter name="DEFAULT_DESTID" value="0" />
  <parameter name="DESTINATION_ID" value="8,0" />
  <parameter name="NON_SECURED_TAG" value="1,1" />
  <generatedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_router_191\synth\KBandIPsubPro_altera_merlin_router_191_mhjpkzi.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_router_191\synth\KBandIPsubPro_altera_merlin_router_191_mhjpkzi.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="KBandIPsubPro_altera_mm_interconnect_191_m3rafbq"
     as="router_001" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_router_191_mhjpkzi"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_router"
   version="19.1"
   name="KBandIPsubPro_altera_merlin_router_191_nh3sovq">
  <parameter name="ST_CHANNEL_W" value="11" />
  <parameter name="DEFAULT_WR_CHANNEL" value="-1" />
  <parameter name="PKT_TRANS_READ" value="44" />
  <parameter name="START_ADDRESS" value="0x0,0x40000000" />
  <parameter name="DEFAULT_CHANNEL" value="1" />
  <parameter name="MEMORY_ALIASING_DECODE" value="0" />
  <parameter name="HAS_USER_DEFAULT_SLAVE" value="0" />
  <parameter
     name="SLAVES_INFO"
     value="9:01:0x0:0x8000:both:1:0:0:1,0:10:0x40000000:0x80000000:both:1:0:0:1" />
  <parameter name="DEFAULT_RD_CHANNEL" value="-1" />
  <parameter name="PKT_ADDR_H" value="40" />
  <parameter name="PKT_DEST_ID_H" value="73" />
  <parameter name="PKT_ADDR_L" value="9" />
  <parameter name="PKT_DEST_ID_L" value="70" />
  <parameter name="CHANNEL_ID" value="01,10" />
  <parameter name="TYPE_OF_TRANSACTION" value="both,both" />
  <parameter name="SECURED_RANGE_PAIRS" value="0,0" />
  <parameter name="SPAN_OFFSET" value="" />
  <parameter name="ST_DATA_W" value="96" />
  <parameter name="SECURED_RANGE_LIST" value="0,0" />
  <parameter name="DECODER_TYPE" value="0" />
  <parameter name="PKT_PROTECTION_H" value="77" />
  <parameter name="END_ADDRESS" value="0x8000,0x80000000" />
  <parameter name="PKT_PROTECTION_L" value="75" />
  <parameter name="PKT_TRANS_WRITE" value="43" />
  <parameter name="DEFAULT_DESTID" value="0" />
  <parameter name="DESTINATION_ID" value="9,0" />
  <parameter name="NON_SECURED_TAG" value="1,1" />
  <generatedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_router_191\synth\KBandIPsubPro_altera_merlin_router_191_nh3sovq.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_router_191\synth\KBandIPsubPro_altera_merlin_router_191_nh3sovq.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="KBandIPsubPro_altera_mm_interconnect_191_m3rafbq"
     as="router_002" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_router_191_nh3sovq"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_router"
   version="19.1"
   name="KBandIPsubPro_altera_merlin_router_191_6hyzyia">
  <parameter name="ST_CHANNEL_W" value="11" />
  <parameter name="DEFAULT_WR_CHANNEL" value="-1" />
  <parameter name="PKT_TRANS_READ" value="179" />
  <parameter name="START_ADDRESS" value="0x0,0x40000000" />
  <parameter name="DEFAULT_CHANNEL" value="0" />
  <parameter name="MEMORY_ALIASING_DECODE" value="0" />
  <parameter name="HAS_USER_DEFAULT_SLAVE" value="0" />
  <parameter
     name="SLAVES_INFO"
     value="7:10:0x0:0x40000:both:1:0:0:1,0:01:0x40000000:0x80000000:both:1:0:0:1" />
  <parameter name="DEFAULT_RD_CHANNEL" value="-1" />
  <parameter name="PKT_ADDR_H" value="175" />
  <parameter name="PKT_DEST_ID_H" value="208" />
  <parameter name="PKT_ADDR_L" value="144" />
  <parameter name="PKT_DEST_ID_L" value="205" />
  <parameter name="CHANNEL_ID" value="10,01" />
  <parameter name="TYPE_OF_TRANSACTION" value="both,both" />
  <parameter name="SECURED_RANGE_PAIRS" value="0,0" />
  <parameter name="SPAN_OFFSET" value="" />
  <parameter name="ST_DATA_W" value="231" />
  <parameter name="SECURED_RANGE_LIST" value="0,0" />
  <parameter name="DECODER_TYPE" value="0" />
  <parameter name="PKT_PROTECTION_H" value="212" />
  <parameter name="END_ADDRESS" value="0x40000,0x80000000" />
  <parameter name="PKT_PROTECTION_L" value="210" />
  <parameter name="PKT_TRANS_WRITE" value="178" />
  <parameter name="DEFAULT_DESTID" value="0" />
  <parameter name="DESTINATION_ID" value="7,0" />
  <parameter name="NON_SECURED_TAG" value="1,1" />
  <generatedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_router_191\synth\KBandIPsubPro_altera_merlin_router_191_6hyzyia.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_router_191\synth\KBandIPsubPro_altera_merlin_router_191_6hyzyia.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="KBandIPsubPro_altera_mm_interconnect_191_m3rafbq"
     as="router_003" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_router_191_6hyzyia"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_router"
   version="19.1"
   name="KBandIPsubPro_altera_merlin_router_191_5skywri">
  <parameter name="ST_CHANNEL_W" value="11" />
  <parameter name="DEFAULT_WR_CHANNEL" value="-1" />
  <parameter name="PKT_TRANS_READ" value="107" />
  <parameter name="START_ADDRESS" value="0x0" />
  <parameter name="DEFAULT_CHANNEL" value="0" />
  <parameter name="MEMORY_ALIASING_DECODE" value="0" />
  <parameter name="HAS_USER_DEFAULT_SLAVE" value="0" />
  <parameter name="SLAVES_INFO" value="7:1:0x0:0x40000:both:1:0:0:1" />
  <parameter name="DEFAULT_RD_CHANNEL" value="-1" />
  <parameter name="PKT_ADDR_H" value="103" />
  <parameter name="PKT_DEST_ID_H" value="136" />
  <parameter name="PKT_ADDR_L" value="72" />
  <parameter name="PKT_DEST_ID_L" value="133" />
  <parameter name="CHANNEL_ID" value="1" />
  <parameter name="TYPE_OF_TRANSACTION" value="both" />
  <parameter name="SECURED_RANGE_PAIRS" value="0" />
  <parameter name="SPAN_OFFSET" value="" />
  <parameter name="ST_DATA_W" value="159" />
  <parameter name="SECURED_RANGE_LIST" value="0" />
  <parameter name="DECODER_TYPE" value="0" />
  <parameter name="PKT_PROTECTION_H" value="140" />
  <parameter name="END_ADDRESS" value="0x40000" />
  <parameter name="PKT_PROTECTION_L" value="138" />
  <parameter name="PKT_TRANS_WRITE" value="106" />
  <parameter name="DEFAULT_DESTID" value="7" />
  <parameter name="DESTINATION_ID" value="7" />
  <parameter name="NON_SECURED_TAG" value="1" />
  <generatedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_router_191\synth\KBandIPsubPro_altera_merlin_router_191_5skywri.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_router_191\synth\KBandIPsubPro_altera_merlin_router_191_5skywri.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="KBandIPsubPro_altera_mm_interconnect_191_m3rafbq"
     as="router_004" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_router_191_5skywri"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_router"
   version="19.1"
   name="KBandIPsubPro_altera_merlin_router_191_6qje3ma">
  <parameter name="ST_CHANNEL_W" value="11" />
  <parameter name="DEFAULT_WR_CHANNEL" value="-1" />
  <parameter name="PKT_TRANS_READ" value="71" />
  <parameter name="START_ADDRESS" value="0x0" />
  <parameter name="DEFAULT_CHANNEL" value="0" />
  <parameter name="MEMORY_ALIASING_DECODE" value="0" />
  <parameter name="HAS_USER_DEFAULT_SLAVE" value="0" />
  <parameter name="SLAVES_INFO" value="4:1:0x0:0x0:both:1:0:0:1" />
  <parameter name="DEFAULT_RD_CHANNEL" value="-1" />
  <parameter name="PKT_ADDR_H" value="67" />
  <parameter name="PKT_DEST_ID_H" value="100" />
  <parameter name="PKT_ADDR_L" value="36" />
  <parameter name="PKT_DEST_ID_L" value="97" />
  <parameter name="CHANNEL_ID" value="1" />
  <parameter name="TYPE_OF_TRANSACTION" value="both" />
  <parameter name="SECURED_RANGE_PAIRS" value="0" />
  <parameter name="SPAN_OFFSET" value="" />
  <parameter name="ST_DATA_W" value="123" />
  <parameter name="SECURED_RANGE_LIST" value="0" />
  <parameter name="DECODER_TYPE" value="1" />
  <parameter name="PKT_PROTECTION_H" value="104" />
  <parameter name="END_ADDRESS" value="0x0" />
  <parameter name="PKT_PROTECTION_L" value="102" />
  <parameter name="PKT_TRANS_WRITE" value="70" />
  <parameter name="DEFAULT_DESTID" value="4" />
  <parameter name="DESTINATION_ID" value="4" />
  <parameter name="NON_SECURED_TAG" value="1" />
  <generatedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_router_191\synth\KBandIPsubPro_altera_merlin_router_191_6qje3ma.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_router_191\synth\KBandIPsubPro_altera_merlin_router_191_6qje3ma.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="KBandIPsubPro_altera_mm_interconnect_191_m3rafbq"
     as="router_005,router_006,router_007,router_012" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_router_191_6qje3ma"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_router"
   version="19.1"
   name="KBandIPsubPro_altera_merlin_router_191_a65mj6i">
  <parameter name="ST_CHANNEL_W" value="11" />
  <parameter name="DEFAULT_WR_CHANNEL" value="-1" />
  <parameter name="PKT_TRANS_READ" value="179" />
  <parameter name="START_ADDRESS" value="0x0" />
  <parameter name="DEFAULT_CHANNEL" value="0" />
  <parameter name="MEMORY_ALIASING_DECODE" value="0" />
  <parameter name="HAS_USER_DEFAULT_SLAVE" value="0" />
  <parameter name="SLAVES_INFO" value="4:1:0x0:0x0:both:1:0:0:1" />
  <parameter name="DEFAULT_RD_CHANNEL" value="-1" />
  <parameter name="PKT_ADDR_H" value="175" />
  <parameter name="PKT_DEST_ID_H" value="208" />
  <parameter name="PKT_ADDR_L" value="144" />
  <parameter name="PKT_DEST_ID_L" value="205" />
  <parameter name="CHANNEL_ID" value="1" />
  <parameter name="TYPE_OF_TRANSACTION" value="both" />
  <parameter name="SECURED_RANGE_PAIRS" value="0" />
  <parameter name="SPAN_OFFSET" value="" />
  <parameter name="ST_DATA_W" value="231" />
  <parameter name="SECURED_RANGE_LIST" value="0" />
  <parameter name="DECODER_TYPE" value="1" />
  <parameter name="PKT_PROTECTION_H" value="212" />
  <parameter name="END_ADDRESS" value="0x0" />
  <parameter name="PKT_PROTECTION_L" value="210" />
  <parameter name="PKT_TRANS_WRITE" value="178" />
  <parameter name="DEFAULT_DESTID" value="4" />
  <parameter name="DESTINATION_ID" value="4" />
  <parameter name="NON_SECURED_TAG" value="1" />
  <generatedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_router_191\synth\KBandIPsubPro_altera_merlin_router_191_a65mj6i.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_router_191\synth\KBandIPsubPro_altera_merlin_router_191_a65mj6i.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="KBandIPsubPro_altera_mm_interconnect_191_m3rafbq"
     as="router_008,router_009,router_010" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_router_191_a65mj6i"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_router"
   version="19.1"
   name="KBandIPsubPro_altera_merlin_router_191_p5qo7wy">
  <parameter name="ST_CHANNEL_W" value="11" />
  <parameter name="DEFAULT_WR_CHANNEL" value="-1" />
  <parameter name="PKT_TRANS_READ" value="71" />
  <parameter name="START_ADDRESS" value="0x0,0x0" />
  <parameter name="DEFAULT_CHANNEL" value="0" />
  <parameter name="MEMORY_ALIASING_DECODE" value="0" />
  <parameter name="HAS_USER_DEFAULT_SLAVE" value="0" />
  <parameter
     name="SLAVES_INFO"
     value="4:01:0x0:0x0:both:1:0:0:1,0:10:0x0:0x0:read:1:0:0:1" />
  <parameter name="DEFAULT_RD_CHANNEL" value="-1" />
  <parameter name="PKT_ADDR_H" value="67" />
  <parameter name="PKT_DEST_ID_H" value="100" />
  <parameter name="PKT_ADDR_L" value="36" />
  <parameter name="PKT_DEST_ID_L" value="97" />
  <parameter name="CHANNEL_ID" value="01,10" />
  <parameter name="TYPE_OF_TRANSACTION" value="both,read" />
  <parameter name="SECURED_RANGE_PAIRS" value="0,0" />
  <parameter name="SPAN_OFFSET" value="" />
  <parameter name="ST_DATA_W" value="123" />
  <parameter name="SECURED_RANGE_LIST" value="0,0" />
  <parameter name="DECODER_TYPE" value="1" />
  <parameter name="PKT_PROTECTION_H" value="104" />
  <parameter name="END_ADDRESS" value="0x0,0x0" />
  <parameter name="PKT_PROTECTION_L" value="102" />
  <parameter name="PKT_TRANS_WRITE" value="70" />
  <parameter name="DEFAULT_DESTID" value="4" />
  <parameter name="DESTINATION_ID" value="4,0" />
  <parameter name="NON_SECURED_TAG" value="1,1" />
  <generatedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_router_191\synth\KBandIPsubPro_altera_merlin_router_191_p5qo7wy.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_router_191\synth\KBandIPsubPro_altera_merlin_router_191_p5qo7wy.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="KBandIPsubPro_altera_mm_interconnect_191_m3rafbq"
     as="router_011" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_router_191_p5qo7wy"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_router"
   version="19.1"
   name="KBandIPsubPro_altera_merlin_router_191_5tjoejq">
  <parameter name="ST_CHANNEL_W" value="11" />
  <parameter name="DEFAULT_WR_CHANNEL" value="-1" />
  <parameter name="PKT_TRANS_READ" value="71" />
  <parameter name="START_ADDRESS" value="0x0,0x0" />
  <parameter name="DEFAULT_CHANNEL" value="0" />
  <parameter name="MEMORY_ALIASING_DECODE" value="0" />
  <parameter name="HAS_USER_DEFAULT_SLAVE" value="0" />
  <parameter
     name="SLAVES_INFO"
     value="4:01:0x0:0x0:both:1:0:0:1,1:10:0x0:0x0:read:1:0:0:1" />
  <parameter name="DEFAULT_RD_CHANNEL" value="-1" />
  <parameter name="PKT_ADDR_H" value="67" />
  <parameter name="PKT_DEST_ID_H" value="100" />
  <parameter name="PKT_ADDR_L" value="36" />
  <parameter name="PKT_DEST_ID_L" value="97" />
  <parameter name="CHANNEL_ID" value="01,10" />
  <parameter name="TYPE_OF_TRANSACTION" value="both,read" />
  <parameter name="SECURED_RANGE_PAIRS" value="0,0" />
  <parameter name="SPAN_OFFSET" value="" />
  <parameter name="ST_DATA_W" value="123" />
  <parameter name="SECURED_RANGE_LIST" value="0,0" />
  <parameter name="DECODER_TYPE" value="1" />
  <parameter name="PKT_PROTECTION_H" value="104" />
  <parameter name="END_ADDRESS" value="0x0,0x0" />
  <parameter name="PKT_PROTECTION_L" value="102" />
  <parameter name="PKT_TRANS_WRITE" value="70" />
  <parameter name="DEFAULT_DESTID" value="4" />
  <parameter name="DESTINATION_ID" value="4,1" />
  <parameter name="NON_SECURED_TAG" value="1,1" />
  <generatedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_router_191\synth\KBandIPsubPro_altera_merlin_router_191_5tjoejq.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_router_191\synth\KBandIPsubPro_altera_merlin_router_191_5tjoejq.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="KBandIPsubPro_altera_mm_interconnect_191_m3rafbq"
     as="router_013" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_router_191_5tjoejq"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_router"
   version="19.1"
   name="KBandIPsubPro_altera_merlin_router_191_6gpqywq">
  <parameter name="ST_CHANNEL_W" value="11" />
  <parameter name="DEFAULT_WR_CHANNEL" value="-1" />
  <parameter name="PKT_TRANS_READ" value="179" />
  <parameter name="START_ADDRESS" value="0x0,0x0,0x0" />
  <parameter name="DEFAULT_CHANNEL" value="0" />
  <parameter name="MEMORY_ALIASING_DECODE" value="0" />
  <parameter name="HAS_USER_DEFAULT_SLAVE" value="0" />
  <parameter
     name="SLAVES_INFO"
     value="1:001:0x0:0x0:read:1:0:0:1,0:010:0x0:0x0:read:1:0:0:1,2:100:0x0:0x0:write:1:0:0:1" />
  <parameter name="DEFAULT_RD_CHANNEL" value="-1" />
  <parameter name="PKT_ADDR_H" value="175" />
  <parameter name="PKT_DEST_ID_H" value="208" />
  <parameter name="PKT_ADDR_L" value="144" />
  <parameter name="PKT_DEST_ID_L" value="205" />
  <parameter name="CHANNEL_ID" value="001,010,100" />
  <parameter name="TYPE_OF_TRANSACTION" value="read,read,write" />
  <parameter name="SECURED_RANGE_PAIRS" value="0,0,0" />
  <parameter name="SPAN_OFFSET" value="" />
  <parameter name="ST_DATA_W" value="231" />
  <parameter name="SECURED_RANGE_LIST" value="0,0,0" />
  <parameter name="DECODER_TYPE" value="1" />
  <parameter name="PKT_PROTECTION_H" value="212" />
  <parameter name="END_ADDRESS" value="0x0,0x0,0x0" />
  <parameter name="PKT_PROTECTION_L" value="210" />
  <parameter name="PKT_TRANS_WRITE" value="178" />
  <parameter name="DEFAULT_DESTID" value="1" />
  <parameter name="DESTINATION_ID" value="1,0,2" />
  <parameter name="NON_SECURED_TAG" value="1,1,1" />
  <generatedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_router_191\synth\KBandIPsubPro_altera_merlin_router_191_6gpqywq.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_router_191\synth\KBandIPsubPro_altera_merlin_router_191_6gpqywq.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="KBandIPsubPro_altera_mm_interconnect_191_m3rafbq"
     as="router_014" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_router_191_6gpqywq"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_router"
   version="19.1"
   name="KBandIPsubPro_altera_merlin_router_191_zple4ii">
  <parameter name="ST_CHANNEL_W" value="11" />
  <parameter name="DEFAULT_WR_CHANNEL" value="-1" />
  <parameter name="PKT_TRANS_READ" value="179" />
  <parameter name="START_ADDRESS" value="0x0,0x0" />
  <parameter name="DEFAULT_CHANNEL" value="0" />
  <parameter name="MEMORY_ALIASING_DECODE" value="0" />
  <parameter name="HAS_USER_DEFAULT_SLAVE" value="0" />
  <parameter
     name="SLAVES_INFO"
     value="2:01:0x0:0x0:write:1:0:0:1,3:10:0x0:0x0:both:1:0:0:1" />
  <parameter name="DEFAULT_RD_CHANNEL" value="-1" />
  <parameter name="PKT_ADDR_H" value="175" />
  <parameter name="PKT_DEST_ID_H" value="208" />
  <parameter name="PKT_ADDR_L" value="144" />
  <parameter name="PKT_DEST_ID_L" value="205" />
  <parameter name="CHANNEL_ID" value="01,10" />
  <parameter name="TYPE_OF_TRANSACTION" value="write,both" />
  <parameter name="SECURED_RANGE_PAIRS" value="0,0" />
  <parameter name="SPAN_OFFSET" value="" />
  <parameter name="ST_DATA_W" value="231" />
  <parameter name="SECURED_RANGE_LIST" value="0,0" />
  <parameter name="DECODER_TYPE" value="1" />
  <parameter name="PKT_PROTECTION_H" value="212" />
  <parameter name="END_ADDRESS" value="0x0,0x0" />
  <parameter name="PKT_PROTECTION_L" value="210" />
  <parameter name="PKT_TRANS_WRITE" value="178" />
  <parameter name="DEFAULT_DESTID" value="2" />
  <parameter name="DESTINATION_ID" value="2,3" />
  <parameter name="NON_SECURED_TAG" value="1,1" />
  <generatedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_router_191\synth\KBandIPsubPro_altera_merlin_router_191_zple4ii.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_router_191\synth\KBandIPsubPro_altera_merlin_router_191_zple4ii.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_router/altera_merlin_router_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="KBandIPsubPro_altera_mm_interconnect_191_m3rafbq"
     as="router_015" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_router_191_zple4ii"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_traffic_limiter"
   version="19.1"
   name="KBandIPsubPro_altera_merlin_traffic_limiter_191_kcba44q">
  <parameter name="SYNC_RESET" value="0" />
  <generatedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_traffic_limiter_191\synth\altera_merlin_reorder_memory.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_traffic_limiter_191\synth\altera_avalon_st_pipeline_base.v"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_traffic_limiter_191\synth\KBandIPsubPro_altera_merlin_traffic_limiter_191_kcba44q.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_traffic_limiter_191\synth\altera_merlin_reorder_memory.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_traffic_limiter_191\synth\altera_avalon_st_pipeline_base.v"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_traffic_limiter_191\synth\KBandIPsubPro_altera_merlin_traffic_limiter_191_kcba44q.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_traffic_limiter/altera_merlin_traffic_limiter_hw.tcl" />
  </sourceFiles>
  <childSourceFiles>
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/altera_avalon_sc_fifo_hw.tcl" />
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/iconnect/alt_hiconnect_sc_fifo/alt_hiconnect_sc_fifo_hw.tcl" />
  </childSourceFiles>
  <instantiator
     instantiator="KBandIPsubPro_altera_mm_interconnect_191_m3rafbq"
     as="mm_bridge_LW_m0_limiter,KBandInput_2_mm_read_limiter,KBandInput_1_mm_read_limiter" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_traffic_limiter_191_kcba44q"</message>
   <message level="Info" culprit="my_altera_avalon_sc_fifo_dest_id_fifo">"Generating: my_altera_avalon_sc_fifo_dest_id_fifo"</message>
   <message level="Info" culprit="my_alt_hiconnect_sc_fifo_dest_id_fifo">"Generating: my_alt_hiconnect_sc_fifo_dest_id_fifo"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_traffic_limiter_191_tx37unq"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_avalon_sc_fifo_191_e5eqkcq"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_traffic_limiter_191_752txqq"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_alt_hiconnect_sc_fifo_191_7qtmpqq"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_demultiplexer"
   version="19.1"
   name="KBandIPsubPro_altera_merlin_demultiplexer_191_cnm6k3i">
  <parameter name="ST_CHANNEL_W" value="11" />
  <parameter name="AUTO_CLK_CLOCK_RATE" value="200000000" />
  <parameter name="VALID_WIDTH" value="11" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Stratix 10" />
  <parameter name="ST_DATA_W" value="123" />
  <parameter name="NUM_OUTPUTS" value="9" />
  <generatedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_demultiplexer_191\synth\KBandIPsubPro_altera_merlin_demultiplexer_191_cnm6k3i.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_demultiplexer_191\synth\KBandIPsubPro_altera_merlin_demultiplexer_191_cnm6k3i.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_demultiplexer/altera_merlin_demultiplexer_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="KBandIPsubPro_altera_mm_interconnect_191_m3rafbq"
     as="cmd_demux" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_demultiplexer_191_cnm6k3i"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_demultiplexer"
   version="19.1"
   name="KBandIPsubPro_altera_merlin_demultiplexer_191_y7cgvzy">
  <parameter name="ST_CHANNEL_W" value="11" />
  <parameter name="AUTO_CLK_CLOCK_RATE" value="200000000" />
  <parameter name="VALID_WIDTH" value="11" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Stratix 10" />
  <parameter name="ST_DATA_W" value="96" />
  <parameter name="NUM_OUTPUTS" value="2" />
  <generatedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_demultiplexer_191\synth\KBandIPsubPro_altera_merlin_demultiplexer_191_y7cgvzy.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_demultiplexer_191\synth\KBandIPsubPro_altera_merlin_demultiplexer_191_y7cgvzy.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_demultiplexer/altera_merlin_demultiplexer_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="KBandIPsubPro_altera_mm_interconnect_191_m3rafbq"
     as="cmd_demux_001,cmd_demux_002" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_demultiplexer_191_y7cgvzy"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_demultiplexer"
   version="19.1"
   name="KBandIPsubPro_altera_merlin_demultiplexer_191_2bn4roa">
  <parameter name="ST_CHANNEL_W" value="11" />
  <parameter name="AUTO_CLK_CLOCK_RATE" value="200000000" />
  <parameter name="VALID_WIDTH" value="1" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Stratix 10" />
  <parameter name="ST_DATA_W" value="231" />
  <parameter name="NUM_OUTPUTS" value="2" />
  <generatedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_demultiplexer_191\synth\KBandIPsubPro_altera_merlin_demultiplexer_191_2bn4roa.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_demultiplexer_191\synth\KBandIPsubPro_altera_merlin_demultiplexer_191_2bn4roa.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_demultiplexer/altera_merlin_demultiplexer_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="KBandIPsubPro_altera_mm_interconnect_191_m3rafbq"
     as="cmd_demux_003,rsp_demux_010" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_demultiplexer_191_2bn4roa"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_demultiplexer"
   version="19.1"
   name="KBandIPsubPro_altera_merlin_demultiplexer_191_g5kheci">
  <parameter name="ST_CHANNEL_W" value="11" />
  <parameter name="AUTO_CLK_CLOCK_RATE" value="200000000" />
  <parameter name="VALID_WIDTH" value="1" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Stratix 10" />
  <parameter name="ST_DATA_W" value="159" />
  <parameter name="NUM_OUTPUTS" value="1" />
  <generatedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_demultiplexer_191\synth\KBandIPsubPro_altera_merlin_demultiplexer_191_g5kheci.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_demultiplexer_191\synth\KBandIPsubPro_altera_merlin_demultiplexer_191_g5kheci.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_demultiplexer/altera_merlin_demultiplexer_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="KBandIPsubPro_altera_mm_interconnect_191_m3rafbq"
     as="cmd_demux_004" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_demultiplexer_191_g5kheci"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_multiplexer"
   version="19.1"
   name="KBandIPsubPro_altera_merlin_multiplexer_191_jj5nmmy">
  <parameter name="ST_CHANNEL_W" value="11" />
  <parameter name="ARBITRATION_SHARES" value="1" />
  <parameter name="NUM_INPUTS" value="1" />
  <parameter name="PIPELINE_ARB" value="1" />
  <parameter name="ARBITRATION_SCHEME" value="round-robin" />
  <parameter name="ST_DATA_W" value="123" />
  <parameter name="USE_EXTERNAL_ARB" value="0" />
  <parameter name="PKT_TRANS_LOCK" value="72" />
  <parameter name="SYNC_RESET" value="0" />
  <generatedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_multiplexer_191\synth\KBandIPsubPro_altera_merlin_multiplexer_191_jj5nmmy.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_multiplexer_191\synth\altera_merlin_arbitrator.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_multiplexer_191\synth\KBandIPsubPro_altera_merlin_multiplexer_191_jj5nmmy.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_multiplexer_191\synth\altera_merlin_arbitrator.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="KBandIPsubPro_altera_mm_interconnect_191_m3rafbq"
     as="cmd_mux,cmd_mux_001,cmd_mux_002,cmd_mux_007" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_multiplexer_191_jj5nmmy"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_multiplexer"
   version="19.1"
   name="KBandIPsubPro_altera_merlin_multiplexer_191_xu26tuy">
  <parameter name="ST_CHANNEL_W" value="11" />
  <parameter name="ARBITRATION_SHARES" value="1" />
  <parameter name="NUM_INPUTS" value="1" />
  <parameter name="PIPELINE_ARB" value="1" />
  <parameter name="ARBITRATION_SCHEME" value="round-robin" />
  <parameter name="ST_DATA_W" value="231" />
  <parameter name="USE_EXTERNAL_ARB" value="0" />
  <parameter name="PKT_TRANS_LOCK" value="180" />
  <parameter name="SYNC_RESET" value="0" />
  <generatedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_multiplexer_191\synth\KBandIPsubPro_altera_merlin_multiplexer_191_xu26tuy.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_multiplexer_191\synth\altera_merlin_arbitrator.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_multiplexer_191\synth\KBandIPsubPro_altera_merlin_multiplexer_191_xu26tuy.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_multiplexer_191\synth\altera_merlin_arbitrator.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="KBandIPsubPro_altera_mm_interconnect_191_m3rafbq"
     as="cmd_mux_003,cmd_mux_004,cmd_mux_005" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_multiplexer_191_xu26tuy"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_multiplexer"
   version="19.1"
   name="KBandIPsubPro_altera_merlin_multiplexer_191_3rzdpgq">
  <parameter name="ST_CHANNEL_W" value="11" />
  <parameter name="ARBITRATION_SHARES" value="1,1" />
  <parameter name="NUM_INPUTS" value="2" />
  <parameter name="PIPELINE_ARB" value="1" />
  <parameter name="ARBITRATION_SCHEME" value="round-robin" />
  <parameter name="ST_DATA_W" value="123" />
  <parameter name="USE_EXTERNAL_ARB" value="0" />
  <parameter name="PKT_TRANS_LOCK" value="72" />
  <parameter name="SYNC_RESET" value="0" />
  <generatedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_multiplexer_191\synth\KBandIPsubPro_altera_merlin_multiplexer_191_3rzdpgq.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_multiplexer_191\synth\altera_merlin_arbitrator.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_multiplexer_191\synth\KBandIPsubPro_altera_merlin_multiplexer_191_3rzdpgq.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_multiplexer_191\synth\altera_merlin_arbitrator.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="KBandIPsubPro_altera_mm_interconnect_191_m3rafbq"
     as="cmd_mux_006,cmd_mux_008" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_multiplexer_191_3rzdpgq"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_multiplexer"
   version="19.1"
   name="KBandIPsubPro_altera_merlin_multiplexer_191_biwmpiy">
  <parameter name="ST_CHANNEL_W" value="11" />
  <parameter name="ARBITRATION_SHARES" value="1,1,1" />
  <parameter name="NUM_INPUTS" value="3" />
  <parameter name="PIPELINE_ARB" value="1" />
  <parameter name="ARBITRATION_SCHEME" value="round-robin" />
  <parameter name="ST_DATA_W" value="231" />
  <parameter name="USE_EXTERNAL_ARB" value="0" />
  <parameter name="PKT_TRANS_LOCK" value="180" />
  <parameter name="SYNC_RESET" value="0" />
  <generatedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_multiplexer_191\synth\KBandIPsubPro_altera_merlin_multiplexer_191_biwmpiy.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_multiplexer_191\synth\altera_merlin_arbitrator.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_multiplexer_191\synth\KBandIPsubPro_altera_merlin_multiplexer_191_biwmpiy.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_multiplexer_191\synth\altera_merlin_arbitrator.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="KBandIPsubPro_altera_mm_interconnect_191_m3rafbq"
     as="cmd_mux_009" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_multiplexer_191_biwmpiy"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_multiplexer"
   version="19.1"
   name="KBandIPsubPro_altera_merlin_multiplexer_191_fwjb54a">
  <parameter name="ST_CHANNEL_W" value="11" />
  <parameter name="ARBITRATION_SHARES" value="1,1" />
  <parameter name="NUM_INPUTS" value="2" />
  <parameter name="PIPELINE_ARB" value="1" />
  <parameter name="ARBITRATION_SCHEME" value="round-robin" />
  <parameter name="ST_DATA_W" value="231" />
  <parameter name="USE_EXTERNAL_ARB" value="0" />
  <parameter name="PKT_TRANS_LOCK" value="180" />
  <parameter name="SYNC_RESET" value="0" />
  <generatedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_multiplexer_191\synth\KBandIPsubPro_altera_merlin_multiplexer_191_fwjb54a.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_multiplexer_191\synth\altera_merlin_arbitrator.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_multiplexer_191\synth\KBandIPsubPro_altera_merlin_multiplexer_191_fwjb54a.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_multiplexer_191\synth\altera_merlin_arbitrator.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="KBandIPsubPro_altera_mm_interconnect_191_m3rafbq"
     as="cmd_mux_010" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_multiplexer_191_fwjb54a"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_demultiplexer"
   version="19.1"
   name="KBandIPsubPro_altera_merlin_demultiplexer_191_ffwmbpq">
  <parameter name="ST_CHANNEL_W" value="11" />
  <parameter name="AUTO_CLK_CLOCK_RATE" value="200000000" />
  <parameter name="VALID_WIDTH" value="1" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Stratix 10" />
  <parameter name="ST_DATA_W" value="123" />
  <parameter name="NUM_OUTPUTS" value="1" />
  <generatedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_demultiplexer_191\synth\KBandIPsubPro_altera_merlin_demultiplexer_191_ffwmbpq.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_demultiplexer_191\synth\KBandIPsubPro_altera_merlin_demultiplexer_191_ffwmbpq.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_demultiplexer/altera_merlin_demultiplexer_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="KBandIPsubPro_altera_mm_interconnect_191_m3rafbq"
     as="rsp_demux,rsp_demux_001,rsp_demux_002,rsp_demux_007" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_demultiplexer_191_ffwmbpq"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_demultiplexer"
   version="19.1"
   name="KBandIPsubPro_altera_merlin_demultiplexer_191_g4vtr6a">
  <parameter name="ST_CHANNEL_W" value="11" />
  <parameter name="AUTO_CLK_CLOCK_RATE" value="200000000" />
  <parameter name="VALID_WIDTH" value="1" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Stratix 10" />
  <parameter name="ST_DATA_W" value="231" />
  <parameter name="NUM_OUTPUTS" value="1" />
  <generatedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_demultiplexer_191\synth\KBandIPsubPro_altera_merlin_demultiplexer_191_g4vtr6a.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_demultiplexer_191\synth\KBandIPsubPro_altera_merlin_demultiplexer_191_g4vtr6a.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_demultiplexer/altera_merlin_demultiplexer_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="KBandIPsubPro_altera_mm_interconnect_191_m3rafbq"
     as="rsp_demux_003,rsp_demux_004,rsp_demux_005" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_demultiplexer_191_g4vtr6a"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_demultiplexer"
   version="19.1"
   name="KBandIPsubPro_altera_merlin_demultiplexer_191_gkunbeq">
  <parameter name="ST_CHANNEL_W" value="11" />
  <parameter name="AUTO_CLK_CLOCK_RATE" value="200000000" />
  <parameter name="VALID_WIDTH" value="1" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Stratix 10" />
  <parameter name="ST_DATA_W" value="123" />
  <parameter name="NUM_OUTPUTS" value="2" />
  <generatedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_demultiplexer_191\synth\KBandIPsubPro_altera_merlin_demultiplexer_191_gkunbeq.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_demultiplexer_191\synth\KBandIPsubPro_altera_merlin_demultiplexer_191_gkunbeq.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_demultiplexer/altera_merlin_demultiplexer_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="KBandIPsubPro_altera_mm_interconnect_191_m3rafbq"
     as="rsp_demux_006,rsp_demux_008" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_demultiplexer_191_gkunbeq"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_demultiplexer"
   version="19.1"
   name="KBandIPsubPro_altera_merlin_demultiplexer_191_uqah77y">
  <parameter name="ST_CHANNEL_W" value="11" />
  <parameter name="AUTO_CLK_CLOCK_RATE" value="200000000" />
  <parameter name="VALID_WIDTH" value="1" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Stratix 10" />
  <parameter name="ST_DATA_W" value="231" />
  <parameter name="NUM_OUTPUTS" value="3" />
  <generatedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_demultiplexer_191\synth\KBandIPsubPro_altera_merlin_demultiplexer_191_uqah77y.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_demultiplexer_191\synth\KBandIPsubPro_altera_merlin_demultiplexer_191_uqah77y.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_demultiplexer/altera_merlin_demultiplexer_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="KBandIPsubPro_altera_mm_interconnect_191_m3rafbq"
     as="rsp_demux_009" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_demultiplexer_191_uqah77y"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_multiplexer"
   version="19.1"
   name="KBandIPsubPro_altera_merlin_multiplexer_191_htvhovy">
  <parameter name="ST_CHANNEL_W" value="11" />
  <parameter name="ARBITRATION_SHARES" value="1,1,1,1,1,1,1,1,1" />
  <parameter name="NUM_INPUTS" value="9" />
  <parameter name="PIPELINE_ARB" value="0" />
  <parameter name="ARBITRATION_SCHEME" value="no-arb" />
  <parameter name="ST_DATA_W" value="123" />
  <parameter name="USE_EXTERNAL_ARB" value="0" />
  <parameter name="PKT_TRANS_LOCK" value="72" />
  <parameter name="SYNC_RESET" value="0" />
  <generatedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_multiplexer_191\synth\KBandIPsubPro_altera_merlin_multiplexer_191_htvhovy.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_multiplexer_191\synth\altera_merlin_arbitrator.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_multiplexer_191\synth\KBandIPsubPro_altera_merlin_multiplexer_191_htvhovy.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_multiplexer_191\synth\altera_merlin_arbitrator.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="KBandIPsubPro_altera_mm_interconnect_191_m3rafbq"
     as="rsp_mux" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_multiplexer_191_htvhovy"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_multiplexer"
   version="19.1"
   name="KBandIPsubPro_altera_merlin_multiplexer_191_noxw2wy">
  <parameter name="ST_CHANNEL_W" value="11" />
  <parameter name="ARBITRATION_SHARES" value="1,1" />
  <parameter name="NUM_INPUTS" value="2" />
  <parameter name="PIPELINE_ARB" value="0" />
  <parameter name="ARBITRATION_SCHEME" value="no-arb" />
  <parameter name="ST_DATA_W" value="96" />
  <parameter name="USE_EXTERNAL_ARB" value="0" />
  <parameter name="PKT_TRANS_LOCK" value="45" />
  <parameter name="SYNC_RESET" value="0" />
  <generatedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_multiplexer_191\synth\KBandIPsubPro_altera_merlin_multiplexer_191_noxw2wy.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_multiplexer_191\synth\altera_merlin_arbitrator.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_multiplexer_191\synth\KBandIPsubPro_altera_merlin_multiplexer_191_noxw2wy.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_multiplexer_191\synth\altera_merlin_arbitrator.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="KBandIPsubPro_altera_mm_interconnect_191_m3rafbq"
     as="rsp_mux_001,rsp_mux_002" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_multiplexer_191_noxw2wy"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_multiplexer"
   version="19.1"
   name="KBandIPsubPro_altera_merlin_multiplexer_191_yoxojka">
  <parameter name="ST_CHANNEL_W" value="11" />
  <parameter name="ARBITRATION_SHARES" value="1,1" />
  <parameter name="NUM_INPUTS" value="2" />
  <parameter name="PIPELINE_ARB" value="0" />
  <parameter name="ARBITRATION_SCHEME" value="no-arb" />
  <parameter name="ST_DATA_W" value="231" />
  <parameter name="USE_EXTERNAL_ARB" value="0" />
  <parameter name="PKT_TRANS_LOCK" value="180" />
  <parameter name="SYNC_RESET" value="0" />
  <generatedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_multiplexer_191\synth\KBandIPsubPro_altera_merlin_multiplexer_191_yoxojka.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_multiplexer_191\synth\altera_merlin_arbitrator.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_multiplexer_191\synth\KBandIPsubPro_altera_merlin_multiplexer_191_yoxojka.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_multiplexer_191\synth\altera_merlin_arbitrator.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="KBandIPsubPro_altera_mm_interconnect_191_m3rafbq"
     as="rsp_mux_003" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_multiplexer_191_yoxojka"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_multiplexer"
   version="19.1"
   name="KBandIPsubPro_altera_merlin_multiplexer_191_r5cbqgy">
  <parameter name="ST_CHANNEL_W" value="11" />
  <parameter name="ARBITRATION_SHARES" value="1" />
  <parameter name="NUM_INPUTS" value="1" />
  <parameter name="PIPELINE_ARB" value="0" />
  <parameter name="ARBITRATION_SCHEME" value="no-arb" />
  <parameter name="ST_DATA_W" value="159" />
  <parameter name="USE_EXTERNAL_ARB" value="0" />
  <parameter name="PKT_TRANS_LOCK" value="108" />
  <parameter name="SYNC_RESET" value="0" />
  <generatedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_multiplexer_191\synth\KBandIPsubPro_altera_merlin_multiplexer_191_r5cbqgy.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_multiplexer_191\synth\altera_merlin_arbitrator.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_multiplexer_191\synth\KBandIPsubPro_altera_merlin_multiplexer_191_r5cbqgy.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_multiplexer_191\synth\altera_merlin_arbitrator.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_multiplexer/altera_merlin_multiplexer_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="KBandIPsubPro_altera_mm_interconnect_191_m3rafbq"
     as="rsp_mux_004" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_multiplexer_191_r5cbqgy"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_width_adapter"
   version="19.1"
   name="KBandIPsubPro_altera_merlin_width_adapter_191_lh3v6mi">
  <parameter name="OUT_PKT_ORI_BURST_SIZE_H" value="221" />
  <parameter name="OUT_PKT_ORI_BURST_SIZE_L" value="219" />
  <parameter name="IN_PKT_ORI_BURST_SIZE_H" value="113" />
  <parameter
     name="OUT_MERLIN_PACKET_FORMAT"
     value="wunique(230) domain(229:228) snoop(227:224) barrier(223:222) ori_burst_size(221:219) response_status(218:217) cache(216:213) protection(212:210) thread_id(209) dest_id(208:205) src_id(204:201) qos(200) begin_burst(199) data_sideband(198) addr_sideband(197) burst_type(196:195) burst_size(194:192) burstwrap(191) byte_cnt(190:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)" />
  <parameter
     name="IN_MERLIN_PACKET_FORMAT"
     value="wunique(122) domain(121:120) snoop(119:116) barrier(115:114) ori_burst_size(113:111) response_status(110:109) cache(108:105) protection(104:102) thread_id(101) dest_id(100:97) src_id(96:93) qos(92) begin_burst(91) data_sideband(90) addr_sideband(89) burst_type(88:87) burst_size(86:84) burstwrap(83) byte_cnt(82:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)" />
  <parameter name="IN_PKT_ORI_BURST_SIZE_L" value="111" />
  <generatedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_width_adapter_191\synth\KBandIPsubPro_altera_merlin_width_adapter_191_lh3v6mi.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_width_adapter_191\synth\altera_merlin_address_alignment.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_width_adapter_191\synth\altera_merlin_burst_uncompressor.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_width_adapter_191\synth\KBandIPsubPro_altera_merlin_width_adapter_191_lh3v6mi.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_width_adapter_191\synth\altera_merlin_address_alignment.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_width_adapter_191\synth\altera_merlin_burst_uncompressor.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_width_adapter/altera_merlin_width_adapter_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="KBandIPsubPro_altera_mm_interconnect_191_m3rafbq"
     as="mm_bridge_LW_m0_to_KBandOutput_descriptor_slave_cmd_width_adapter,mm_bridge_LW_m0_to_KBandInput_1_descriptor_slave_cmd_width_adapter,mm_bridge_LW_m0_to_KBandInput_2_descriptor_slave_cmd_width_adapter" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_width_adapter_191_lh3v6mi"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_width_adapter"
   version="19.1"
   name="KBandIPsubPro_altera_merlin_width_adapter_191_aesn73i">
  <parameter name="OUT_PKT_ORI_BURST_SIZE_H" value="113" />
  <parameter name="OUT_PKT_ORI_BURST_SIZE_L" value="111" />
  <parameter name="IN_PKT_ORI_BURST_SIZE_H" value="86" />
  <parameter
     name="OUT_MERLIN_PACKET_FORMAT"
     value="wunique(122) domain(121:120) snoop(119:116) barrier(115:114) ori_burst_size(113:111) response_status(110:109) cache(108:105) protection(104:102) thread_id(101) dest_id(100:97) src_id(96:93) qos(92) begin_burst(91) data_sideband(90) addr_sideband(89) burst_type(88:87) burst_size(86:84) burstwrap(83) byte_cnt(82:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)" />
  <parameter
     name="IN_MERLIN_PACKET_FORMAT"
     value="wunique(95) domain(94:93) snoop(92:89) barrier(88:87) ori_burst_size(86:84) response_status(83:82) cache(81:78) protection(77:75) thread_id(74) dest_id(73:70) src_id(69:66) qos(65) begin_burst(64) data_sideband(63) addr_sideband(62) burst_type(61:60) burst_size(59:57) burstwrap(56) byte_cnt(55:47) trans_exclusive(46) trans_lock(45) trans_read(44) trans_write(43) trans_posted(42) trans_compressed_read(41) addr(40:9) byteen(8) data(7:0)" />
  <parameter name="IN_PKT_ORI_BURST_SIZE_L" value="84" />
  <generatedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_width_adapter_191\synth\KBandIPsubPro_altera_merlin_width_adapter_191_aesn73i.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_width_adapter_191\synth\altera_merlin_address_alignment.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_width_adapter_191\synth\altera_merlin_burst_uncompressor.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_width_adapter_191\synth\KBandIPsubPro_altera_merlin_width_adapter_191_aesn73i.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_width_adapter_191\synth\altera_merlin_address_alignment.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_width_adapter_191\synth\altera_merlin_burst_uncompressor.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_width_adapter/altera_merlin_width_adapter_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="KBandIPsubPro_altera_mm_interconnect_191_m3rafbq"
     as="KBandInput_2_mm_read_to_onchip_mem_LW2_s1_cmd_width_adapter,KBandInput_1_mm_read_to_onchip_mem_LW_s1_cmd_width_adapter" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_width_adapter_191_aesn73i"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_width_adapter"
   version="19.1"
   name="KBandIPsubPro_altera_merlin_width_adapter_191_to6zd2a">
  <parameter name="OUT_PKT_ORI_BURST_SIZE_H" value="221" />
  <parameter name="OUT_PKT_ORI_BURST_SIZE_L" value="219" />
  <parameter name="IN_PKT_ORI_BURST_SIZE_H" value="86" />
  <parameter
     name="OUT_MERLIN_PACKET_FORMAT"
     value="wunique(230) domain(229:228) snoop(227:224) barrier(223:222) ori_burst_size(221:219) response_status(218:217) cache(216:213) protection(212:210) thread_id(209) dest_id(208:205) src_id(204:201) qos(200) begin_burst(199) data_sideband(198) addr_sideband(197) burst_type(196:195) burst_size(194:192) burstwrap(191) byte_cnt(190:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)" />
  <parameter
     name="IN_MERLIN_PACKET_FORMAT"
     value="wunique(95) domain(94:93) snoop(92:89) barrier(88:87) ori_burst_size(86:84) response_status(83:82) cache(81:78) protection(77:75) thread_id(74) dest_id(73:70) src_id(69:66) qos(65) begin_burst(64) data_sideband(63) addr_sideband(62) burst_type(61:60) burst_size(59:57) burstwrap(56) byte_cnt(55:47) trans_exclusive(46) trans_lock(45) trans_read(44) trans_write(43) trans_posted(42) trans_compressed_read(41) addr(40:9) byteen(8) data(7:0)" />
  <parameter name="IN_PKT_ORI_BURST_SIZE_L" value="84" />
  <generatedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_width_adapter_191\synth\KBandIPsubPro_altera_merlin_width_adapter_191_to6zd2a.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_width_adapter_191\synth\altera_merlin_address_alignment.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_width_adapter_191\synth\altera_merlin_burst_uncompressor.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_width_adapter_191\synth\KBandIPsubPro_altera_merlin_width_adapter_191_to6zd2a.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_width_adapter_191\synth\altera_merlin_address_alignment.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_width_adapter_191\synth\altera_merlin_burst_uncompressor.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_width_adapter/altera_merlin_width_adapter_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="KBandIPsubPro_altera_mm_interconnect_191_m3rafbq"
     as="KBandInput_2_mm_read_to_DDR_s0_cmd_width_adapter,KBandInput_1_mm_read_to_DDR_s0_cmd_width_adapter" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_width_adapter_191_to6zd2a"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_width_adapter"
   version="19.1"
   name="KBandIPsubPro_altera_merlin_width_adapter_191_qito46y">
  <parameter name="OUT_PKT_ORI_BURST_SIZE_H" value="221" />
  <parameter name="OUT_PKT_ORI_BURST_SIZE_L" value="219" />
  <parameter name="IN_PKT_ORI_BURST_SIZE_H" value="149" />
  <parameter
     name="OUT_MERLIN_PACKET_FORMAT"
     value="wunique(230) domain(229:228) snoop(227:224) barrier(223:222) ori_burst_size(221:219) response_status(218:217) cache(216:213) protection(212:210) thread_id(209) dest_id(208:205) src_id(204:201) qos(200) begin_burst(199) data_sideband(198) addr_sideband(197) burst_type(196:195) burst_size(194:192) burstwrap(191) byte_cnt(190:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)" />
  <parameter
     name="IN_MERLIN_PACKET_FORMAT"
     value="wunique(158) domain(157:156) snoop(155:152) barrier(151:150) ori_burst_size(149:147) response_status(146:145) cache(144:141) protection(140:138) thread_id(137) dest_id(136:133) src_id(132:129) qos(128) begin_burst(127) data_sideband(126) addr_sideband(125) burst_type(124:123) burst_size(122:120) burstwrap(119) byte_cnt(118:110) trans_exclusive(109) trans_lock(108) trans_read(107) trans_write(106) trans_posted(105) trans_compressed_read(104) addr(103:72) byteen(71:64) data(63:0)" />
  <parameter name="IN_PKT_ORI_BURST_SIZE_L" value="147" />
  <generatedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_width_adapter_191\synth\KBandIPsubPro_altera_merlin_width_adapter_191_qito46y.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_width_adapter_191\synth\altera_merlin_address_alignment.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_width_adapter_191\synth\altera_merlin_burst_uncompressor.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_width_adapter_191\synth\KBandIPsubPro_altera_merlin_width_adapter_191_qito46y.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_width_adapter_191\synth\altera_merlin_address_alignment.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_width_adapter_191\synth\altera_merlin_burst_uncompressor.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_width_adapter/altera_merlin_width_adapter_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="KBandIPsubPro_altera_mm_interconnect_191_m3rafbq"
     as="mm_bridge_FPGA_Slave_m0_to_onchip_mem_FPGA_Slave_s1_cmd_width_adapter" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_width_adapter_191_qito46y"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_width_adapter"
   version="19.1"
   name="KBandIPsubPro_altera_merlin_width_adapter_191_7lpcddq">
  <parameter name="OUT_PKT_ORI_BURST_SIZE_H" value="113" />
  <parameter name="OUT_PKT_ORI_BURST_SIZE_L" value="111" />
  <parameter name="IN_PKT_ORI_BURST_SIZE_H" value="221" />
  <parameter
     name="OUT_MERLIN_PACKET_FORMAT"
     value="wunique(122) domain(121:120) snoop(119:116) barrier(115:114) ori_burst_size(113:111) response_status(110:109) cache(108:105) protection(104:102) thread_id(101) dest_id(100:97) src_id(96:93) qos(92) begin_burst(91) data_sideband(90) addr_sideband(89) burst_type(88:87) burst_size(86:84) burstwrap(83) byte_cnt(82:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)" />
  <parameter
     name="IN_MERLIN_PACKET_FORMAT"
     value="wunique(230) domain(229:228) snoop(227:224) barrier(223:222) ori_burst_size(221:219) response_status(218:217) cache(216:213) protection(212:210) thread_id(209) dest_id(208:205) src_id(204:201) qos(200) begin_burst(199) data_sideband(198) addr_sideband(197) burst_type(196:195) burst_size(194:192) burstwrap(191) byte_cnt(190:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)" />
  <parameter name="IN_PKT_ORI_BURST_SIZE_L" value="219" />
  <generatedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_width_adapter_191\synth\KBandIPsubPro_altera_merlin_width_adapter_191_7lpcddq.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_width_adapter_191\synth\altera_merlin_address_alignment.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_width_adapter_191\synth\altera_merlin_burst_uncompressor.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_width_adapter_191\synth\KBandIPsubPro_altera_merlin_width_adapter_191_7lpcddq.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_width_adapter_191\synth\altera_merlin_address_alignment.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_width_adapter_191\synth\altera_merlin_burst_uncompressor.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_width_adapter/altera_merlin_width_adapter_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="KBandIPsubPro_altera_mm_interconnect_191_m3rafbq"
     as="KBandOutput_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter,KBandInput_1_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter,KBandInput_2_descriptor_slave_to_mm_bridge_LW_m0_rsp_width_adapter" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_width_adapter_191_7lpcddq"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_width_adapter"
   version="19.1"
   name="KBandIPsubPro_altera_merlin_width_adapter_191_6tr6i2q">
  <parameter name="OUT_PKT_ORI_BURST_SIZE_H" value="86" />
  <parameter name="OUT_PKT_ORI_BURST_SIZE_L" value="84" />
  <parameter name="IN_PKT_ORI_BURST_SIZE_H" value="113" />
  <parameter
     name="OUT_MERLIN_PACKET_FORMAT"
     value="wunique(95) domain(94:93) snoop(92:89) barrier(88:87) ori_burst_size(86:84) response_status(83:82) cache(81:78) protection(77:75) thread_id(74) dest_id(73:70) src_id(69:66) qos(65) begin_burst(64) data_sideband(63) addr_sideband(62) burst_type(61:60) burst_size(59:57) burstwrap(56) byte_cnt(55:47) trans_exclusive(46) trans_lock(45) trans_read(44) trans_write(43) trans_posted(42) trans_compressed_read(41) addr(40:9) byteen(8) data(7:0)" />
  <parameter
     name="IN_MERLIN_PACKET_FORMAT"
     value="wunique(122) domain(121:120) snoop(119:116) barrier(115:114) ori_burst_size(113:111) response_status(110:109) cache(108:105) protection(104:102) thread_id(101) dest_id(100:97) src_id(96:93) qos(92) begin_burst(91) data_sideband(90) addr_sideband(89) burst_type(88:87) burst_size(86:84) burstwrap(83) byte_cnt(82:74) trans_exclusive(73) trans_lock(72) trans_read(71) trans_write(70) trans_posted(69) trans_compressed_read(68) addr(67:36) byteen(35:32) data(31:0)" />
  <parameter name="IN_PKT_ORI_BURST_SIZE_L" value="111" />
  <generatedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_width_adapter_191\synth\KBandIPsubPro_altera_merlin_width_adapter_191_6tr6i2q.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_width_adapter_191\synth\altera_merlin_address_alignment.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_width_adapter_191\synth\altera_merlin_burst_uncompressor.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_width_adapter_191\synth\KBandIPsubPro_altera_merlin_width_adapter_191_6tr6i2q.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_width_adapter_191\synth\altera_merlin_address_alignment.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_width_adapter_191\synth\altera_merlin_burst_uncompressor.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_width_adapter/altera_merlin_width_adapter_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="KBandIPsubPro_altera_mm_interconnect_191_m3rafbq"
     as="onchip_mem_LW_s1_to_KBandInput_1_mm_read_rsp_width_adapter,onchip_mem_LW2_s1_to_KBandInput_2_mm_read_rsp_width_adapter" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_width_adapter_191_6tr6i2q"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_width_adapter"
   version="19.1"
   name="KBandIPsubPro_altera_merlin_width_adapter_191_xkuq5ta">
  <parameter name="OUT_PKT_ORI_BURST_SIZE_H" value="86" />
  <parameter name="OUT_PKT_ORI_BURST_SIZE_L" value="84" />
  <parameter name="IN_PKT_ORI_BURST_SIZE_H" value="221" />
  <parameter
     name="OUT_MERLIN_PACKET_FORMAT"
     value="wunique(95) domain(94:93) snoop(92:89) barrier(88:87) ori_burst_size(86:84) response_status(83:82) cache(81:78) protection(77:75) thread_id(74) dest_id(73:70) src_id(69:66) qos(65) begin_burst(64) data_sideband(63) addr_sideband(62) burst_type(61:60) burst_size(59:57) burstwrap(56) byte_cnt(55:47) trans_exclusive(46) trans_lock(45) trans_read(44) trans_write(43) trans_posted(42) trans_compressed_read(41) addr(40:9) byteen(8) data(7:0)" />
  <parameter
     name="IN_MERLIN_PACKET_FORMAT"
     value="wunique(230) domain(229:228) snoop(227:224) barrier(223:222) ori_burst_size(221:219) response_status(218:217) cache(216:213) protection(212:210) thread_id(209) dest_id(208:205) src_id(204:201) qos(200) begin_burst(199) data_sideband(198) addr_sideband(197) burst_type(196:195) burst_size(194:192) burstwrap(191) byte_cnt(190:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)" />
  <parameter name="IN_PKT_ORI_BURST_SIZE_L" value="219" />
  <generatedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_width_adapter_191\synth\KBandIPsubPro_altera_merlin_width_adapter_191_xkuq5ta.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_width_adapter_191\synth\altera_merlin_address_alignment.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_width_adapter_191\synth\altera_merlin_burst_uncompressor.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_width_adapter_191\synth\KBandIPsubPro_altera_merlin_width_adapter_191_xkuq5ta.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_width_adapter_191\synth\altera_merlin_address_alignment.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_width_adapter_191\synth\altera_merlin_burst_uncompressor.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_width_adapter/altera_merlin_width_adapter_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="KBandIPsubPro_altera_mm_interconnect_191_m3rafbq"
     as="DDR_s0_to_KBandInput_2_mm_read_rsp_width_adapter,DDR_s0_to_KBandInput_1_mm_read_rsp_width_adapter" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_width_adapter_191_xkuq5ta"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_width_adapter"
   version="19.1"
   name="KBandIPsubPro_altera_merlin_width_adapter_191_23wxfpy">
  <parameter name="OUT_PKT_ORI_BURST_SIZE_H" value="149" />
  <parameter name="OUT_PKT_ORI_BURST_SIZE_L" value="147" />
  <parameter name="IN_PKT_ORI_BURST_SIZE_H" value="221" />
  <parameter
     name="OUT_MERLIN_PACKET_FORMAT"
     value="wunique(158) domain(157:156) snoop(155:152) barrier(151:150) ori_burst_size(149:147) response_status(146:145) cache(144:141) protection(140:138) thread_id(137) dest_id(136:133) src_id(132:129) qos(128) begin_burst(127) data_sideband(126) addr_sideband(125) burst_type(124:123) burst_size(122:120) burstwrap(119) byte_cnt(118:110) trans_exclusive(109) trans_lock(108) trans_read(107) trans_write(106) trans_posted(105) trans_compressed_read(104) addr(103:72) byteen(71:64) data(63:0)" />
  <parameter
     name="IN_MERLIN_PACKET_FORMAT"
     value="wunique(230) domain(229:228) snoop(227:224) barrier(223:222) ori_burst_size(221:219) response_status(218:217) cache(216:213) protection(212:210) thread_id(209) dest_id(208:205) src_id(204:201) qos(200) begin_burst(199) data_sideband(198) addr_sideband(197) burst_type(196:195) burst_size(194:192) burstwrap(191) byte_cnt(190:182) trans_exclusive(181) trans_lock(180) trans_read(179) trans_write(178) trans_posted(177) trans_compressed_read(176) addr(175:144) byteen(143:128) data(127:0)" />
  <parameter name="IN_PKT_ORI_BURST_SIZE_L" value="219" />
  <generatedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_width_adapter_191\synth\KBandIPsubPro_altera_merlin_width_adapter_191_23wxfpy.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_width_adapter_191\synth\altera_merlin_address_alignment.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_width_adapter_191\synth\altera_merlin_burst_uncompressor.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_width_adapter_191\synth\KBandIPsubPro_altera_merlin_width_adapter_191_23wxfpy.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_width_adapter_191\synth\altera_merlin_address_alignment.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_width_adapter_191\synth\altera_merlin_burst_uncompressor.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/merlin/altera_merlin_width_adapter/altera_merlin_width_adapter_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="KBandIPsubPro_altera_mm_interconnect_191_m3rafbq"
     as="onchip_mem_FPGA_Slave_s1_to_mm_bridge_FPGA_Slave_m0_rsp_width_adapter" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_width_adapter_191_23wxfpy"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_traffic_limiter"
   version="19.1"
   name="KBandIPsubPro_altera_merlin_traffic_limiter_191_tx37unq">
  <parameter name="FIFO_DEPTH" value="2" />
  <parameter name="USE_PACKETS" value="0" />
  <parameter name="EMPTY_LATENCY" value="1" />
  <parameter name="EXPLICIT_MAXCHANNEL" value="0" />
  <parameter name="EMPTY_WIDTH" value="1" />
  <parameter name="CHANNEL_WIDTH" value="0" />
  <parameter name="USE_ALMOST_FULL_IF" value="0" />
  <parameter name="ENABLE_EXPLICIT_MAXCHANNEL" value="false" />
  <parameter name="SYMBOLS_PER_BEAT" value="1" />
  <parameter name="BITS_PER_SYMBOL" value="3" />
  <parameter name="ERROR_WIDTH" value="0" />
  <parameter name="USE_MEMORY_BLOCKS" value="0" />
  <parameter name="USE_FILL_LEVEL" value="0" />
  <parameter name="USE_ALMOST_EMPTY_IF" value="0" />
  <parameter name="SYNC_RESET" value="0" />
  <parameter name="USE_STORE_FORWARD" value="0" />
  <generatedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_traffic_limiter_191\synth\KBandIPsubPro_altera_merlin_traffic_limiter_191_tx37unq.vhd"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_traffic_limiter_191\synth\KBandIPsubPro_altera_merlin_traffic_limiter_191_tx37unq.vhd"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </childGeneratedFiles>
  <sourceFiles/>
  <childSourceFiles>
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/altera_avalon_sc_fifo_hw.tcl" />
  </childSourceFiles>
  <instantiator
     instantiator="KBandIPsubPro_altera_merlin_traffic_limiter_191_kcba44q"
     as="my_altera_avalon_sc_fifo_dest_id_fifo" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_traffic_limiter_191_tx37unq"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_avalon_sc_fifo_191_e5eqkcq"</message>
  </messages>
 </entity>
 <entity
   kind="altera_avalon_sc_fifo"
   version="19.1"
   name="KBandIPsubPro_altera_avalon_sc_fifo_191_e5eqkcq">
  <parameter name="EXPLICIT_MAXCHANNEL" value="0" />
  <parameter name="EMPTY_WIDTH" value="1" />
  <parameter name="SYNC_RESET" value="0" />
  <parameter name="ENABLE_EXPLICIT_MAXCHANNEL" value="false" />
  <generatedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_avalon_sc_fifo_191\synth\KBandIPsubPro_altera_avalon_sc_fifo_191_e5eqkcq.v"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_avalon_sc_fifo_191\synth\KBandIPsubPro_altera_avalon_sc_fifo_191_e5eqkcq.v"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/altera_avalon_sc_fifo_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="KBandIPsubPro_altera_mm_interconnect_191_m3rafbq"
     as="KBandOutput_csr_agent_rsp_fifo,KBandInput_1_csr_agent_rsp_fifo,KBandInput_2_csr_agent_rsp_fifo,KBandOutput_descriptor_slave_agent_rsp_fifo,KBandInput_1_descriptor_slave_agent_rsp_fifo,KBandInput_2_descriptor_slave_agent_rsp_fifo,onchip_mem_LW_s1_agent_rsp_fifo,pio_0_s1_agent_rsp_fifo,onchip_mem_LW2_s1_agent_rsp_fifo,DDR_s0_agent_rsp_fifo,onchip_mem_FPGA_Slave_s1_agent_rsp_fifo" />
  <instantiator
     instantiator="KBandIPsubPro_altera_merlin_traffic_limiter_191_tx37unq"
     as="my_altera_avalon_sc_fifo_dest_id_fifo" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_avalon_sc_fifo_191_e5eqkcq"</message>
  </messages>
 </entity>
 <entity
   kind="altera_merlin_traffic_limiter"
   version="19.1"
   name="KBandIPsubPro_altera_merlin_traffic_limiter_191_752txqq">
  <parameter name="IMPL" value="reg" />
  <parameter name="FIFO_DEPTH" value="2" />
  <parameter name="USE_PACKETS" value="0" />
  <parameter name="EMPTY_LATENCY" value="1" />
  <parameter name="ENABLE_POP" value="false" />
  <parameter name="EXPLICIT_MAXCHANNEL" value="0" />
  <parameter name="ALMOST_FULL_THRESHOLD" value="2" />
  <parameter name="CHANNEL_WIDTH" value="0" />
  <parameter name="ENABLE_EXPLICIT_MAXCHANNEL" value="false" />
  <parameter name="ENABLE_STOP" value="false" />
  <parameter name="SYMBOLS_PER_BEAT" value="1" />
  <parameter name="BITS_PER_SYMBOL" value="3" />
  <parameter name="ERROR_WIDTH" value="0" />
  <parameter name="SHOWAHEAD" value="1" />
  <generatedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_traffic_limiter_191\synth\KBandIPsubPro_altera_merlin_traffic_limiter_191_752txqq.vhd"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\altera_merlin_traffic_limiter_191\synth\KBandIPsubPro_altera_merlin_traffic_limiter_191_752txqq.vhd"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </childGeneratedFiles>
  <sourceFiles/>
  <childSourceFiles>
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/iconnect/alt_hiconnect_sc_fifo/alt_hiconnect_sc_fifo_hw.tcl" />
  </childSourceFiles>
  <instantiator
     instantiator="KBandIPsubPro_altera_merlin_traffic_limiter_191_kcba44q"
     as="my_alt_hiconnect_sc_fifo_dest_id_fifo" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_altera_merlin_traffic_limiter_191_752txqq"</message>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_alt_hiconnect_sc_fifo_191_7qtmpqq"</message>
  </messages>
 </entity>
 <entity
   kind="alt_hiconnect_sc_fifo"
   version="19.1"
   name="KBandIPsubPro_alt_hiconnect_sc_fifo_191_7qtmpqq">
  <parameter name="ENABLE_STOP" value="false" />
  <parameter name="ENABLE_POP" value="false" />
  <parameter name="EXPLICIT_MAXCHANNEL" value="0" />
  <parameter name="ENABLE_EXPLICIT_MAXCHANNEL" value="false" />
  <generatedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\alt_hiconnect_sc_fifo_191\synth\KBandIPsubPro_alt_hiconnect_sc_fifo_191_7qtmpqq.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\alt_hiconnect_sc_fifo_191\synth\alt_st_infer_scfifo.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\alt_hiconnect_sc_fifo_191\synth\alt_st_mlab_scfifo.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\alt_hiconnect_sc_fifo_191\synth\alt_st_fifo_empty.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\alt_hiconnect_sc_fifo_191\synth\alt_st_mlab_scfifo_a6.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\alt_hiconnect_sc_fifo_191\synth\alt_st_mlab_scfifo_a7.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\alt_hiconnect_sc_fifo_191\synth\alt_st_reg_scfifo.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\alt_hiconnect_sc_fifo_191\synth\KBandIPsubPro_alt_hiconnect_sc_fifo_191_7qtmpqq.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\alt_hiconnect_sc_fifo_191\synth\alt_st_infer_scfifo.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\alt_hiconnect_sc_fifo_191\synth\alt_st_mlab_scfifo.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\alt_hiconnect_sc_fifo_191\synth\alt_st_fifo_empty.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\alt_hiconnect_sc_fifo_191\synth\alt_st_mlab_scfifo_a6.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\alt_hiconnect_sc_fifo_191\synth\alt_st_mlab_scfifo_a7.sv"
       attributes="" />
   <file
       path="F:\GitHub\KBandGlobalPSA\Quartus\designFiles\KBandIPsubPro\alt_hiconnect_sc_fifo_191\synth\alt_st_reg_scfifo.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="C:/intelfpga_pro/19.1/ip/altera/iconnect/alt_hiconnect_sc_fifo/alt_hiconnect_sc_fifo_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="KBandIPsubPro_altera_merlin_traffic_limiter_191_752txqq"
     as="my_alt_hiconnect_sc_fifo_dest_id_fifo" />
  <messages>
   <message level="Info" culprit="KBandIPsubPro">"Generating: KBandIPsubPro_alt_hiconnect_sc_fifo_191_7qtmpqq"</message>
  </messages>
 </entity>
</deploy>
