41 2 0
38 1
8 252 396 301 347 1 0
8 318 396 367 347 1 0
22 258 348 424 328 0 \NUL
Read Register 1 Address
8 432 396 481 347 1 0
8 498 396 547 347 1 0
22 438 348 604 328 0 \NUL
Read Register 2 Address
20 720 414 787 395 0
wadr_0
20 654 414 721 395 0
wadr_1
8 606 396 655 347 1 0
8 672 396 721 347 1 0
22 612 348 767 328 0 \NUL
Write Register Address
20 480 414 547 395 0
adr2_1
20 546 414 613 395 0
adr2_0
20 366 414 433 395 0
adr1_0
20 300 414 367 395 0
adr1_1
19 166 108 233 89 0
reg0_2
19 154 84 221 65 0
reg0_3
19 190 156 257 137 0
reg0_0
19 178 132 245 113 0
reg0_1
11 258 108 285 10 0 1
22 144 36 255 16 0 \NUL
Register 0 Value
19 322 108 389 89 0
reg1_2
19 310 84 377 65 0
reg1_3
19 346 156 413 137 0
reg1_0
19 334 132 401 113 0
reg1_1
11 414 108 441 10 0 1
22 300 36 411 16 0 \NUL
Register 1 Value
19 478 108 545 89 0
reg2_2
19 466 84 533 65 0
reg2_3
19 502 156 569 137 0
reg2_0
19 490 132 557 113 0
reg2_1
11 570 108 597 10 0 1
22 456 36 567 16 0 \NUL
Register 2 Value
19 634 108 701 89 0
reg3_2
19 622 84 689 65 0
reg3_3
19 658 156 725 137 0
reg3_0
19 646 132 713 113 0
reg3_1
11 726 108 753 10 0 1
22 612 36 723 16 0 \NUL
Register 3 Value
19 640 264 707 245 0
alu_2
19 628 240 695 221 0
alu_3
19 664 312 731 293 0
alu_0
19 652 288 719 269 0
alu_1
11 732 264 759 166 0 1
22 648 192 724 172 0 \NUL
ALU Output
25 12 528 119 432
8 12 396 61 347 1 0
8 6 288 55 239 1 1
8 6 192 55 143 1 1
20 66 414 133 395 0
sel
20 60 210 127 191 0
clear
20 150 510 217 491 0
kpad_3
20 138 534 205 515 0
kpad_2
20 132 558 199 539 0
kpad_1
20 120 582 187 563 0
kpad_0
19 328 264 395 245 0
in1_2
19 316 240 383 221 0
in1_3
19 352 312 419 293 0
in1_0
19 340 288 407 269 0
in1_1
11 420 264 447 166 0 1
22 336 192 414 172 0 \NUL
ALU Input 1
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 102 10 0 \NUL
Tonari, Shota
22 12 54 61 34 0 \NUL
stonari
19 166 264 233 245 0
kpad_2
19 154 240 221 221 0
kpad_3
19 190 312 257 293 0
kpad_0
19 178 288 245 269 0
kpad_1
11 258 264 285 166 0 1
22 150 192 249 172 0 \NUL
Keypad Output
22 12 144 117 124 0 \NUL
Clear Registers
22 18 324 100 304 0 \NUL
Store Select
20 60 294 127 275 0
update
22 12 240 121 220 0 \NUL
Update Register
19 484 264 551 245 0
in2_2
19 472 240 539 221 0
in2_3
19 508 312 575 293 0
in2_0
19 496 288 563 269 0
in2_1
11 576 264 603 166 0 1
22 492 192 570 172 0 \NUL
ALU Input 2
22 18 348 230 328 0 \NUL
0 = Keypad input, 1 = ALU result
22 12 102 131 82 0 \NUL
CSE 12, Fall 2021
22 228 450 478 430 0 \NUL
Select clear to initialize registers to 0.
22 228 474 557 454 0 \NUL
Select store select to choose which value to store.
22 228 498 508 478 0 \NUL
Choose read and write register addresses.
22 228 522 727 502 0 \NUL
Read addresses = reg sources of ALU inputs, Write address = reg to save to
22 228 546 480 526 0 \NUL
Press update to save value to register
22 228 594 668 574 0 \NUL
You are only permitted to modify the header comment on this page.
1 652 371 655 404
1 718 371 721 404
1 478 371 481 404
1 544 371 547 404
1 364 371 367 404
1 298 371 301 404
1 61 200 52 167
1 67 404 58 371
1 151 500 116 500
1 139 524 116 506
1 133 548 116 512
1 121 572 116 518
1 61 284 52 263
1 210 74 259 74
1 222 98 259 80
1 234 122 259 86
1 246 146 259 92
1 366 74 415 74
1 378 98 415 80
1 390 122 415 86
1 402 146 415 92
1 522 74 571 74
1 534 98 571 80
1 546 122 571 86
1 558 146 571 92
1 678 74 727 74
1 690 98 727 80
1 702 122 727 86
1 714 146 727 92
1 210 230 259 230
1 222 254 259 236
1 234 278 259 242
1 246 302 259 248
1 372 230 421 230
1 384 254 421 236
1 396 278 421 242
1 408 302 421 248
1 528 230 577 230
1 540 254 577 236
1 552 278 577 242
1 564 302 577 248
1 684 230 733 230
1 696 254 733 236
1 708 278 733 242
1 720 302 733 248
38 2
22 294 42 484 22 0 \NUL
Placeholder signal/recievers
22 18 480 388 460 0 \NUL
These are only present so circuit simulates without error
22 18 504 290 484 0 \NUL
Remove these once logic is implemented
22 18 528 266 508 0 \NUL
You are permitted to modify this page
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 102 10 0 \NUL
Tonari, Shota
22 11 54 60 34 0 \NUL
stonari
22 12 102 131 82 0 \NUL
CSE 12, Fall 2021
38 3
22 12 102 131 82 0 \NUL
CSE 12, Fall 2021
22 12 54 61 34 0 \NUL
stonari
22 12 30 102 10 0 \NUL
Tonari, Shota
22 12 78 52 58 0 \NUL
Lab 2
19 281 220 340 201 0
alu_2
19 277 117 336 98 0
alu_3
19 287 482 346 463 0
alu_0
19 283 346 342 327 0
alu_1
20 588 166 647 147 0
sel_3
20 590 263 649 244 0
sel_2
20 591 368 650 349 0
sel_1
20 589 468 648 449 0
sel_0
31 356 175 405 90 0 2
31 356 288 405 203 0 2
31 355 409 404 324 0 2
31 356 538 405 453 0 2
19 289 509 348 490 0
kpad_0
19 279 145 338 126 0
kpad_3
19 282 258 341 239 0
kpad_2
19 284 379 343 360 0
kpad_1
14 298 196 347 147
14 298 309 347 260
14 301 430 350 381
14 298 559 347 510
19 200 169 259 150 0
sel
19 202 282 261 263 0
sel
19 197 403 256 384 0
sel
19 198 532 257 513 0
sel
22 227 59 515 39 0 \NUL
Muxes to decide whether it will take Keypad
22 314 83 407 63 0 \NUL
or ALU Output
22 258 31 461 11 0 \NUL
General Circuit for Store Select
1 333 107 357 129
1 335 135 357 135
1 337 210 357 242
1 338 248 357 248
1 339 336 356 363
1 340 369 356 369
1 343 472 357 492
1 345 499 357 498
1 344 171 357 171
1 344 284 357 284
1 347 405 356 405
1 357 534 344 534
1 402 129 589 156
1 402 242 591 253
1 401 363 592 358
1 402 492 590 458
1 256 159 357 159
1 258 272 357 272
1 253 393 356 393
1 254 522 357 522
38 4
24 430 142 479 70 1 1 1
24 426 270 475 198 1 1 1
24 427 404 476 332 1 1 1
24 425 540 474 468 1 1 1
19 12 233 79 214 0
update
19 15 292 82 273 0
wadr_0
19 14 358 81 339 0
wadr_1
19 316 149 383 130 0
clear
19 311 277 378 258 0
clear
19 312 411 379 392 0
clear
19 316 546 383 527 0
clear
5 385 561 434 512 0
5 387 426 436 377 0
5 381 292 430 243 0
5 387 164 436 115 0
15 385 86 434 37
15 388 490 437 441
15 384 356 433 307
15 384 221 433 172
5 89 306 138 257 0
5 86 372 135 323 0
3 152 297 201 248 1 0
19 279 119 346 100 0
reg_select0
20 209 281 268 262 0
reg_select0
19 275 246 342 227 0
reg_select0
19 277 380 344 361 0
reg_select0
19 277 516 344 497 0
reg_select0
22 261 30 524 10 0 \NUL
Register 0 with Register Selection Logic
22 32 190 355 170 0 \NUL
Clear and Update Signals connected to Flip Flops
22 14 396 210 376 0 \NUL
Circuit to handle whether data
22 19 420 205 400 0 \NUL
 should pass to the register.
19 310 91 369 72 0
sel_3
19 325 225 384 206 0
sel_2
19 329 349 388 330 0
sel_1
19 338 487 397 468 0
sel_0
20 620 108 679 89 0
reg0_3
20 622 232 681 213 0
reg0_2
20 622 354 681 335 0
reg0_1
20 625 486 684 467 0
reg0_0
22 450 568 755 548 0 \NUL
Output goes to Register 0 into 4 individual bits
22 14 79 54 59 0 \NUL
Lab 2
22 14 31 104 11 0 \NUL
Tonari, Shota
22 14 55 63 35 0 \NUL
stonari
22 14 103 133 83 0 \NUL
CSE 12, Fall 2021
1 367 267 382 267
1 427 267 440 266
1 444 72 431 61
1 440 200 430 196
1 441 334 430 331
1 439 470 434 465
1 431 536 439 536
1 372 536 386 536
1 368 401 388 401
1 433 401 441 400
1 433 139 444 138
1 372 139 388 139
1 68 223 153 258
1 135 281 153 272
1 71 282 90 281
1 70 348 87 347
1 132 347 153 286
1 198 272 210 271
1 335 109 431 108
1 427 236 331 236
1 333 370 428 370
1 333 506 426 506
1 366 81 431 90
1 381 215 427 218
1 385 339 428 352
1 394 477 426 488
1 476 90 621 98
1 472 218 623 222
1 473 352 623 344
1 471 488 626 476
38 5
22 14 79 54 59 0 \NUL
Lab 2
22 14 31 104 11 0 \NUL
Tonari, Shota
22 14 55 63 35 0 \NUL
stonari
22 14 103 133 83 0 \NUL
CSE 12, Fall 2021
19 11 234 78 215 0
update
19 14 293 81 274 0
wadr_0
19 13 359 80 340 0
wadr_1
5 85 373 134 324 0
3 151 298 200 249 1 0
20 208 282 267 263 0
reg_select1
22 259 31 522 11 0 \NUL
Register 1 with Register Selection Logic
22 13 397 209 377 0 \NUL
Circuit to handle whether data
22 18 421 204 401 0 \NUL
 should pass to the register.
24 430 142 479 70 1 1 1
24 426 270 475 198 1 1 1
24 427 404 476 332 1 1 1
24 425 540 474 468 1 1 1
19 316 149 383 130 0
clear
19 311 277 378 258 0
clear
19 312 411 379 392 0
clear
19 316 546 383 527 0
clear
5 385 561 434 512 0
5 387 426 436 377 0
5 381 292 430 243 0
5 387 164 436 115 0
15 385 86 434 37
15 388 490 437 441
15 384 356 433 307
15 384 221 433 172
19 279 119 346 100 0
reg_select1
19 275 246 342 227 0
reg_select1
19 277 380 344 361 0
reg_select1
19 277 516 344 497 0
reg_select1
19 310 91 369 72 0
sel_3
19 325 225 384 206 0
sel_2
19 329 349 388 330 0
sel_1
19 338 487 397 468 0
sel_0
20 620 108 679 89 0
reg1_3
20 622 232 681 213 0
reg1_2
20 622 354 681 335 0
reg1_1
20 625 486 684 467 0
reg1_0
22 450 568 755 548 0 \NUL
Output goes to Register 1 into 4 individual bits
22 32 190 355 170 0 \NUL
Clear and Update Signals connected to Flip Flops
1 67 224 152 259
1 69 349 86 348
1 131 348 152 287
1 197 273 209 272
1 70 283 152 273
1 367 267 382 267
1 427 267 440 266
1 444 72 431 61
1 440 200 430 196
1 441 334 430 331
1 439 470 434 465
1 431 536 439 536
1 372 536 386 536
1 368 401 388 401
1 433 401 441 400
1 433 139 444 138
1 372 139 388 139
1 335 109 431 108
1 427 236 331 236
1 333 370 428 370
1 333 506 426 506
1 366 81 431 90
1 381 215 427 218
1 385 339 428 352
1 394 477 426 488
1 476 90 621 98
1 472 218 623 222
1 473 352 623 344
1 471 488 626 476
38 6
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 102 10 0 \NUL
Tonari, Shota
22 12 54 61 34 0 \NUL
stonari
22 12 102 131 82 0 \NUL
CSE 12, Fall 2021
19 9 233 76 214 0
update
19 12 292 79 273 0
wadr_0
19 11 358 78 339 0
wadr_1
5 86 306 135 257 0
3 149 297 198 248 1 0
20 206 281 265 262 0
reg_select2
22 258 30 521 10 0 \NUL
Register 2 with Register Selection Logic
22 11 396 207 376 0 \NUL
Circuit to handle whether data
22 16 420 202 400 0 \NUL
 should pass to the register.
24 430 142 479 70 1 1 1
24 426 270 475 198 1 1 1
24 427 404 476 332 1 1 1
24 425 540 474 468 1 1 1
19 316 149 383 130 0
clear
19 311 277 378 258 0
clear
19 312 411 379 392 0
clear
19 316 546 383 527 0
clear
5 385 561 434 512 0
5 387 426 436 377 0
5 381 292 430 243 0
5 387 164 436 115 0
15 385 86 434 37
15 388 490 437 441
15 384 356 433 307
15 384 221 433 172
19 279 119 346 100 0
reg_select2
19 275 246 342 227 0
reg_select2
19 277 380 344 361 0
reg_select2
19 277 516 344 497 0
reg_select2
19 310 91 369 72 0
sel_3
19 325 225 384 206 0
sel_2
19 329 349 388 330 0
sel_1
19 338 487 397 468 0
sel_0
20 620 108 679 89 0
reg2_3
20 622 232 681 213 0
reg2_2
20 622 354 681 335 0
reg2_1
20 625 486 684 467 0
reg2_0
22 450 568 755 548 0 \NUL
Output goes to Register 2 into 4 individual bits
22 32 190 355 170 0 \NUL
Clear and Update Signals connected to Flip Flops
1 65 223 150 258
1 132 281 150 272
1 68 282 87 281
1 195 272 207 271
1 67 348 150 286
1 367 267 382 267
1 427 267 440 266
1 444 72 431 61
1 440 200 430 196
1 441 334 430 331
1 439 470 434 465
1 431 536 439 536
1 372 536 386 536
1 368 401 388 401
1 433 401 441 400
1 433 139 444 138
1 372 139 388 139
1 335 109 431 108
1 427 236 331 236
1 333 370 428 370
1 333 506 426 506
1 366 81 431 90
1 381 215 427 218
1 385 339 428 352
1 394 477 426 488
1 476 90 621 98
1 472 218 623 222
1 473 352 623 344
1 471 488 626 476
38 7
19 9 233 76 214 0
update
19 12 292 79 273 0
wadr_0
19 11 358 78 339 0
wadr_1
3 149 297 198 248 1 0
20 206 281 265 262 0
reg_select3
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 102 10 0 \NUL
Tonari, Shota
22 12 54 61 34 0 \NUL
stonari
22 12 102 131 82 0 \NUL
CSE 12, Fall 2021
22 258 30 521 10 0 \NUL
Register 3 with Register Selection Logic
22 11 396 207 376 0 \NUL
Circuit to handle whether data
22 16 420 202 400 0 \NUL
 should pass to the register.
24 430 142 479 70 1 1 1
24 426 270 475 198 1 1 1
24 427 404 476 332 1 1 1
24 425 540 474 468 1 1 1
19 316 149 383 130 0
clear
19 311 277 378 258 0
clear
19 312 411 379 392 0
clear
19 316 546 383 527 0
clear
5 385 561 434 512 0
5 387 426 436 377 0
5 381 292 430 243 0
5 387 164 436 115 0
15 385 86 434 37
15 388 490 437 441
15 384 356 433 307
15 384 221 433 172
19 279 119 346 100 0
reg_select3
19 275 246 342 227 0
reg_select3
19 277 380 344 361 0
reg_select3
19 277 516 344 497 0
reg_select3
19 310 91 369 72 0
sel_3
19 325 225 384 206 0
sel_2
19 329 349 388 330 0
sel_1
19 338 487 397 468 0
sel_0
20 620 108 679 89 0
reg3_3
20 622 232 681 213 0
reg3_2
20 622 354 681 335 0
reg3_1
20 625 486 684 467 0
reg3_0
22 450 568 755 548 0 \NUL
Output goes to Register 3 into 4 individual bits
22 32 190 355 170 0 \NUL
Clear and Update Signals connected to Flip Flops
1 65 223 150 258
1 195 272 207 271
1 68 282 150 272
1 150 286 67 348
1 367 267 382 267
1 427 267 440 266
1 444 72 431 61
1 440 200 430 196
1 441 334 430 331
1 439 470 434 465
1 431 536 439 536
1 372 536 386 536
1 368 401 388 401
1 433 401 441 400
1 433 139 444 138
1 372 139 388 139
1 335 109 431 108
1 427 236 331 236
1 333 370 428 370
1 333 506 426 506
1 366 81 431 90
1 381 215 427 218
1 385 339 428 352
1 394 477 426 488
1 476 90 621 98
1 472 218 623 222
1 473 352 623 344
1 471 488 626 476
38 8
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 102 10 0 \NUL
Tonari, Shota
22 12 54 61 34 0 \NUL
stonari
22 12 102 131 82 0 \NUL
CSE 12, Fall 2021
31 270 238 319 153 0 1
31 273 419 322 334 0 1
14 227 260 276 211
14 198 500 247 451
19 101 167 160 148 0
reg3_0
19 103 196 162 177 0
reg1_0
19 102 219 161 200 0
reg2_0
19 103 246 162 227 0
reg0_0
19 115 274 182 255 0
adr1_0
19 156 463 223 444 0
adr1_1
19 156 441 223 422 0
adr1_0
19 116 296 183 277 0
adr1_1
20 337 383 404 364 0
in1_1
20 330 202 397 183 0
in1_0
19 95 352 154 333 0
reg3_1
19 97 377 156 358 0
reg1_1
19 93 402 152 383 0
reg2_1
19 94 427 153 408 0
reg0_1
31 651 231 700 146 0 1
14 576 312 625 263
19 534 275 601 256 0
adr1_1
19 534 253 601 234 0
adr1_0
20 715 195 782 176 0
in1_2
19 473 164 532 145 0
reg3_2
19 475 189 534 170 0
reg1_2
19 471 214 530 195 0
reg2_2
19 472 239 531 220 0
reg0_2
31 654 425 703 340 0 1
14 579 506 628 457
19 537 469 604 450 0
adr1_1
19 537 447 604 428 0
adr1_0
20 718 389 785 370 0
in1_3
19 476 358 535 339 0
reg3_3
19 478 383 537 364 0
reg1_3
19 474 408 533 389 0
reg2_3
19 475 433 534 414 0
reg0_3
22 311 109 503 89 0 \NUL
Read Address 1 Multiplexers
22 288 513 498 493 0 \NUL
Uses a 4:1 Mux for each bit that
22 317 537 459 517 0 \NUL
goes into ALU Input 1
1 273 235 271 234
1 244 475 274 415
1 157 157 271 180
1 159 186 271 186
1 158 209 271 192
1 159 236 271 198
1 171 264 271 216
1 172 286 271 222
1 316 192 331 192
1 319 373 338 373
1 151 342 274 361
1 153 367 274 367
1 149 392 274 373
1 150 417 274 379
1 212 431 274 397
1 212 453 274 403
1 622 287 652 227
1 697 185 716 185
1 529 154 652 173
1 531 179 652 179
1 527 204 652 185
1 528 229 652 191
1 590 243 652 209
1 590 265 652 215
1 625 481 655 421
1 700 379 719 379
1 532 348 655 367
1 534 373 655 373
1 530 398 655 379
1 531 423 655 385
1 593 437 655 403
1 593 459 655 409
38 9
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 102 10 0 \NUL
Tonari, Shota
22 12 54 61 34 0 \NUL
stonari
22 12 102 131 82 0 \NUL
CSE 12, Fall 2021
22 311 109 503 89 0 \NUL
Read Address 2 Multiplexers
31 270 238 319 153 0 1
31 273 419 322 334 0 1
14 227 260 276 211
14 198 500 247 451
19 101 167 160 148 0
reg3_0
19 103 196 162 177 0
reg1_0
19 102 219 161 200 0
reg2_0
19 103 246 162 227 0
reg0_0
19 115 274 182 255 0
adr2_0
19 156 463 223 444 0
adr2_1
19 156 441 223 422 0
adr2_0
19 116 296 183 277 0
adr2_1
20 337 383 404 364 0
in2_1
20 330 202 397 183 0
in2_0
19 95 352 154 333 0
reg3_1
19 97 377 156 358 0
reg1_1
19 93 402 152 383 0
reg2_1
19 94 427 153 408 0
reg0_1
31 651 231 700 146 0 1
14 576 312 625 263
19 534 275 601 256 0
adr2_1
19 534 253 601 234 0
adr2_0
20 715 195 782 176 0
in2_2
19 473 164 532 145 0
reg3_2
19 475 189 534 170 0
reg1_2
19 471 214 530 195 0
reg2_2
19 472 239 531 220 0
reg0_2
31 654 425 703 340 0 1
14 579 506 628 457
19 537 469 604 450 0
adr2_1
19 537 447 604 428 0
adr2_0
20 718 389 785 370 0
in2_3
19 476 358 535 339 0
reg3_3
19 478 383 537 364 0
reg1_3
19 474 408 533 389 0
reg2_3
19 475 433 534 414 0
reg0_3
22 288 513 498 493 0 \NUL
Uses a 4:1 Mux for each bit that
22 317 537 459 517 0 \NUL
goes into ALU Input 2
1 273 235 271 234
1 244 475 274 415
1 157 157 271 180
1 159 186 271 186
1 158 209 271 192
1 159 236 271 198
1 171 264 271 216
1 172 286 271 222
1 316 192 331 192
1 319 373 338 373
1 151 342 274 361
1 153 367 274 367
1 149 392 274 373
1 150 417 274 379
1 212 431 274 397
1 212 453 274 403
1 622 287 652 227
1 697 185 716 185
1 529 154 652 173
1 531 179 652 179
1 527 204 652 185
1 528 229 652 191
1 590 243 652 209
1 590 265 652 215
1 625 481 655 421
1 700 379 719 379
1 532 348 655 367
1 534 373 655 373
1 530 398 655 379
1 531 423 655 385
1 593 437 655 403
1 593 459 655 409
38 10
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 102 10 0 \NUL
Tonari, Shota
22 12 54 61 34 0 \NUL
stonari
22 12 102 131 82 0 \NUL
CSE 12, Fall 2021
20 473 528 532 509 0
alu_0
20 470 398 529 379 0
alu_1
20 469 275 528 256 0
alu_2
20 468 157 527 138 0
alu_3
19 263 107 322 88 0
in2_2
19 256 478 315 459 0
in2_3
19 242 144 301 125 0
in2_0
19 218 516 277 497 0
in2_1
19 235 386 294 367 0
in2_2
19 249 367 308 348 0
in2_3
19 251 243 310 224 0
in2_0
19 255 125 314 106 0
in2_1
19 240 497 299 478 0
in2_2
19 234 163 293 144 0
in2_3
19 205 534 264 515 0
in2_0
19 227 404 286 385 0
in2_1
19 115 312 174 293 0
in1_0
19 114 293 173 274 0
in1_1
19 230 281 289 262 0
in2_2
19 242 262 301 243 0
in2_3
19 260 348 319 329 0
in2_0
19 261 225 320 206 0
in2_1
31 316 193 365 108 0 1
31 315 311 364 226 0 1
31 315 564 364 479 0 1
31 315 434 364 349 0 1
19 129 189 188 170 0
in1_0
19 129 171 188 152 0
in1_1
19 122 436 181 417 0
in1_0
19 121 417 180 398 0
in1_1
19 138 567 197 548 0
in1_0
19 137 548 196 529 0
in1_1
14 185 219 234 170
14 190 332 239 283
14 270 592 319 543
14 225 455 274 406
22 286 49 362 29 0 \NUL
ALU Output
22 452 89 745 69 0 \NUL
Uses 4 Mux's to perform left circular rotation
22 485 324 771 304 0 \NUL
Each ALU Output Bit goes to the ALU Output
1 290 153 317 153
1 286 271 316 271
1 283 394 316 394
1 261 524 316 524
1 185 161 317 171
1 185 179 317 177
1 170 283 316 289
1 171 302 316 295
1 177 407 316 412
1 178 426 316 418
1 193 538 316 542
1 194 557 316 548
1 298 134 317 147
1 298 252 316 265
1 291 376 316 388
1 274 506 316 518
1 311 115 317 141
1 307 233 316 259
1 305 357 316 382
1 296 487 316 512
1 319 97 317 135
1 317 215 316 253
1 316 338 316 376
1 312 468 316 506
1 231 194 317 189
1 236 307 316 307
1 271 430 316 430
1 316 567 316 560
1 362 147 469 147
1 361 265 470 265
1 361 388 471 388
1 361 518 474 518
39 16777215
47 0
40 1 6 6
50 800 600
51 0 100
30
System
16
700
0
0
0
0
0
34
