Classic Timing Analyzer report for ZhuShui
Wed Jan 07 09:13:28 2015
Quartus II 64-Bit Version 9.1 Build 222 10/21/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk_1'
  7. tsu
  8. tco
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                    ;
+------------------------------+-------+---------------+----------------------------------+---------------------+---------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From                ; To                  ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+---------------------+---------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 6.328 ns                         ; SW_MODE[1]          ; ZS_CONTROLL[0]~reg0 ; --         ; clk_1    ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 6.941 ns                         ; ZS_CONTROLL[1]~reg0 ; ZS_CONTROLL[1]      ; clk_1      ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; 0.432 ns                         ; FS_START            ; ZS_CONTROLL[1]~reg0 ; --         ; clk_1    ; 0            ;
; Clock Setup: 'clk_1'         ; N/A   ; None          ; 179.99 MHz ( period = 5.556 ns ) ; COUNT[0]            ; COUNT[30]           ; clk_1      ; clk_1    ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;                     ;                     ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+---------------------+---------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C5T144C6        ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk_1           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk_1'                                                                                                                                                                                                                        ;
+-----------------------------------------+-----------------------------------------------------+-----------+---------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From      ; To                  ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-----------+---------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 179.99 MHz ( period = 5.556 ns )                    ; COUNT[0]  ; COUNT[30]           ; clk_1      ; clk_1    ; None                        ; None                      ; 5.333 ns                ;
; N/A                                     ; 181.46 MHz ( period = 5.511 ns )                    ; COUNT[0]  ; COUNT[31]           ; clk_1      ; clk_1    ; None                        ; None                      ; 5.313 ns                ;
; N/A                                     ; 182.55 MHz ( period = 5.478 ns )                    ; COUNT[1]  ; COUNT[30]           ; clk_1      ; clk_1    ; None                        ; None                      ; 5.255 ns                ;
; N/A                                     ; 184.06 MHz ( period = 5.433 ns )                    ; COUNT[1]  ; COUNT[31]           ; clk_1      ; clk_1    ; None                        ; None                      ; 5.235 ns                ;
; N/A                                     ; 190.73 MHz ( period = 5.243 ns )                    ; COUNT[0]  ; COUNT[29]           ; clk_1      ; clk_1    ; None                        ; None                      ; 5.045 ns                ;
; N/A                                     ; 193.61 MHz ( period = 5.165 ns )                    ; COUNT[1]  ; COUNT[29]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.967 ns                ;
; N/A                                     ; 193.72 MHz ( period = 5.162 ns )                    ; COUNT[0]  ; COUNT[28]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.964 ns                ;
; N/A                                     ; 195.24 MHz ( period = 5.122 ns )                    ; COUNT[2]  ; COUNT[30]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.908 ns                ;
; N/A                                     ; 196.70 MHz ( period = 5.084 ns )                    ; COUNT[1]  ; COUNT[28]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.886 ns                ;
; N/A                                     ; 196.97 MHz ( period = 5.077 ns )                    ; COUNT[2]  ; COUNT[31]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.888 ns                ;
; N/A                                     ; 197.20 MHz ( period = 5.071 ns )                    ; COUNT[0]  ; COUNT[27]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.857 ns                ;
; N/A                                     ; 197.59 MHz ( period = 5.061 ns )                    ; COUNT[3]  ; COUNT[30]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.847 ns                ;
; N/A                                     ; 199.36 MHz ( period = 5.016 ns )                    ; COUNT[3]  ; COUNT[31]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.827 ns                ;
; N/A                                     ; 199.76 MHz ( period = 5.006 ns )                    ; COUNT[0]  ; COUNT[26]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.792 ns                ;
; N/A                                     ; 200.28 MHz ( period = 4.993 ns )                    ; COUNT[1]  ; COUNT[27]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.779 ns                ;
; N/A                                     ; 201.05 MHz ( period = 4.974 ns )                    ; COUNT[4]  ; COUNT[30]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.760 ns                ;
; N/A                                     ; 202.35 MHz ( period = 4.942 ns )                    ; COUNT[0]  ; COUNT[25]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.728 ns                ;
; N/A                                     ; 202.88 MHz ( period = 4.929 ns )                    ; COUNT[4]  ; COUNT[31]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.740 ns                ;
; N/A                                     ; 202.92 MHz ( period = 4.928 ns )                    ; COUNT[1]  ; COUNT[26]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.714 ns                ;
; N/A                                     ; 203.62 MHz ( period = 4.911 ns )                    ; COUNT[5]  ; COUNT[30]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.697 ns                ;
; N/A                                     ; 204.37 MHz ( period = 4.893 ns )                    ; COUNT[6]  ; COUNT[30]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.679 ns                ;
; N/A                                     ; 205.51 MHz ( period = 4.866 ns )                    ; COUNT[5]  ; COUNT[31]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.677 ns                ;
; N/A                                     ; 205.59 MHz ( period = 4.864 ns )                    ; COUNT[1]  ; COUNT[25]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.650 ns                ;
; N/A                                     ; 205.59 MHz ( period = 4.864 ns )                    ; COUNT[0]  ; COUNT[24]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.650 ns                ;
; N/A                                     ; 206.27 MHz ( period = 4.848 ns )                    ; COUNT[6]  ; COUNT[31]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.659 ns                ;
; N/A                                     ; 207.94 MHz ( period = 4.809 ns )                    ; COUNT[2]  ; COUNT[29]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.620 ns                ;
; N/A                                     ; 208.46 MHz ( period = 4.797 ns )                    ; COUNT[7]  ; COUNT[30]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.583 ns                ;
; N/A                                     ; 208.94 MHz ( period = 4.786 ns )                    ; COUNT[1]  ; COUNT[24]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.572 ns                ;
; N/A                                     ; 210.44 MHz ( period = 4.752 ns )                    ; COUNT[7]  ; COUNT[31]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.563 ns                ;
; N/A                                     ; 210.61 MHz ( period = 4.748 ns )                    ; COUNT[3]  ; COUNT[29]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.559 ns                ;
; N/A                                     ; 211.51 MHz ( period = 4.728 ns )                    ; COUNT[2]  ; COUNT[28]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.539 ns                ;
; N/A                                     ; 211.82 MHz ( period = 4.721 ns )                    ; COUNT[0]  ; COUNT[23]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.507 ns                ;
; N/A                                     ; 212.45 MHz ( period = 4.707 ns )                    ; COUNT[0]  ; COUNT[21]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.509 ns                ;
; N/A                                     ; 212.90 MHz ( period = 4.697 ns )                    ; COUNT[3]  ; ZS_CONTROLL[0]~reg0 ; clk_1      ; clk_1    ; None                        ; None                      ; 4.483 ns                ;
; N/A                                     ; 213.22 MHz ( period = 4.690 ns )                    ; COUNT[4]  ; ZS_CONTROLL[0]~reg0 ; clk_1      ; clk_1    ; None                        ; None                      ; 4.476 ns                ;
; N/A                                     ; 214.27 MHz ( period = 4.667 ns )                    ; COUNT[3]  ; COUNT[28]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.478 ns                ;
; N/A                                     ; 214.55 MHz ( period = 4.661 ns )                    ; COUNT[4]  ; COUNT[29]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.472 ns                ;
; N/A                                     ; 214.68 MHz ( period = 4.658 ns )                    ; COUNT[2]  ; ZS_CONTROLL[0]~reg0 ; clk_1      ; clk_1    ; None                        ; None                      ; 4.444 ns                ;
; N/A                                     ; 215.38 MHz ( period = 4.643 ns )                    ; COUNT[1]  ; COUNT[23]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.429 ns                ;
; N/A                                     ; 215.66 MHz ( period = 4.637 ns )                    ; COUNT[2]  ; COUNT[27]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.432 ns                ;
; N/A                                     ; 215.75 MHz ( period = 4.635 ns )                    ; COUNT[0]  ; COUNT[22]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.421 ns                ;
; N/A                                     ; 216.03 MHz ( period = 4.629 ns )                    ; COUNT[1]  ; COUNT[21]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.431 ns                ;
; N/A                                     ; 217.20 MHz ( period = 4.604 ns )                    ; COUNT[8]  ; COUNT[30]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.390 ns                ;
; N/A                                     ; 217.49 MHz ( period = 4.598 ns )                    ; COUNT[5]  ; COUNT[29]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.409 ns                ;
; N/A                                     ; 218.34 MHz ( period = 4.580 ns )                    ; COUNT[4]  ; COUNT[28]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.391 ns                ;
; N/A                                     ; 218.34 MHz ( period = 4.580 ns )                    ; COUNT[6]  ; COUNT[29]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.391 ns                ;
; N/A                                     ; 218.53 MHz ( period = 4.576 ns )                    ; COUNT[3]  ; COUNT[27]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.371 ns                ;
; N/A                                     ; 218.72 MHz ( period = 4.572 ns )                    ; COUNT[2]  ; COUNT[26]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.367 ns                ;
; N/A                                     ; 218.82 MHz ( period = 4.570 ns )                    ; COUNT[13] ; COUNT[30]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.347 ns                ;
; N/A                                     ; 219.35 MHz ( period = 4.559 ns )                    ; COUNT[8]  ; COUNT[31]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.370 ns                ;
; N/A                                     ; 219.44 MHz ( period = 4.557 ns )                    ; COUNT[1]  ; COUNT[22]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.343 ns                ;
; N/A                                     ; 219.54 MHz ( period = 4.555 ns )                    ; COUNT[3]  ; COUNT[10]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.341 ns                ;
; N/A                                     ; 219.59 MHz ( period = 4.554 ns )                    ; COUNT[3]  ; COUNT[4]            ; clk_1      ; clk_1    ; None                        ; None                      ; 4.340 ns                ;
; N/A                                     ; 219.64 MHz ( period = 4.553 ns )                    ; COUNT[3]  ; COUNT[2]            ; clk_1      ; clk_1    ; None                        ; None                      ; 4.339 ns                ;
; N/A                                     ; 219.68 MHz ( period = 4.552 ns )                    ; COUNT[3]  ; COUNT[3]            ; clk_1      ; clk_1    ; None                        ; None                      ; 4.338 ns                ;
; N/A                                     ; 219.68 MHz ( period = 4.552 ns )                    ; COUNT[3]  ; COUNT[9]            ; clk_1      ; clk_1    ; None                        ; None                      ; 4.338 ns                ;
; N/A                                     ; 219.83 MHz ( period = 4.549 ns )                    ; COUNT[3]  ; COUNT[7]            ; clk_1      ; clk_1    ; None                        ; None                      ; 4.335 ns                ;
; N/A                                     ; 219.83 MHz ( period = 4.549 ns )                    ; COUNT[26] ; ZS_CONTROLL[0]~reg0 ; clk_1      ; clk_1    ; None                        ; None                      ; 4.326 ns                ;
; N/A                                     ; 219.88 MHz ( period = 4.548 ns )                    ; COUNT[4]  ; COUNT[10]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.334 ns                ;
; N/A                                     ; 219.88 MHz ( period = 4.548 ns )                    ; COUNT[3]  ; COUNT[11]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.334 ns                ;
; N/A                                     ; 219.88 MHz ( period = 4.548 ns )                    ; COUNT[3]  ; COUNT[6]            ; clk_1      ; clk_1    ; None                        ; None                      ; 4.334 ns                ;
; N/A                                     ; 219.93 MHz ( period = 4.547 ns )                    ; COUNT[3]  ; COUNT[5]            ; clk_1      ; clk_1    ; None                        ; None                      ; 4.333 ns                ;
; N/A                                     ; 219.93 MHz ( period = 4.547 ns )                    ; COUNT[4]  ; COUNT[4]            ; clk_1      ; clk_1    ; None                        ; None                      ; 4.333 ns                ;
; N/A                                     ; 219.93 MHz ( period = 4.547 ns )                    ; COUNT[3]  ; COUNT[12]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.333 ns                ;
; N/A                                     ; 219.97 MHz ( period = 4.546 ns )                    ; COUNT[4]  ; COUNT[2]            ; clk_1      ; clk_1    ; None                        ; None                      ; 4.332 ns                ;
; N/A                                     ; 220.02 MHz ( period = 4.545 ns )                    ; COUNT[4]  ; COUNT[3]            ; clk_1      ; clk_1    ; None                        ; None                      ; 4.331 ns                ;
; N/A                                     ; 220.02 MHz ( period = 4.545 ns )                    ; COUNT[4]  ; COUNT[9]            ; clk_1      ; clk_1    ; None                        ; None                      ; 4.331 ns                ;
; N/A                                     ; 220.02 MHz ( period = 4.545 ns )                    ; COUNT[3]  ; COUNT[8]            ; clk_1      ; clk_1    ; None                        ; None                      ; 4.331 ns                ;
; N/A                                     ; 220.17 MHz ( period = 4.542 ns )                    ; COUNT[4]  ; COUNT[7]            ; clk_1      ; clk_1    ; None                        ; None                      ; 4.328 ns                ;
; N/A                                     ; 220.22 MHz ( period = 4.541 ns )                    ; COUNT[4]  ; COUNT[11]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.327 ns                ;
; N/A                                     ; 220.22 MHz ( period = 4.541 ns )                    ; COUNT[4]  ; COUNT[6]            ; clk_1      ; clk_1    ; None                        ; None                      ; 4.327 ns                ;
; N/A                                     ; 220.26 MHz ( period = 4.540 ns )                    ; COUNT[4]  ; COUNT[5]            ; clk_1      ; clk_1    ; None                        ; None                      ; 4.326 ns                ;
; N/A                                     ; 220.26 MHz ( period = 4.540 ns )                    ; COUNT[4]  ; COUNT[12]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.326 ns                ;
; N/A                                     ; 220.36 MHz ( period = 4.538 ns )                    ; COUNT[3]  ; COUNT[19]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.333 ns                ;
; N/A                                     ; 220.36 MHz ( period = 4.538 ns )                    ; COUNT[4]  ; COUNT[8]            ; clk_1      ; clk_1    ; None                        ; None                      ; 4.324 ns                ;
; N/A                                     ; 220.41 MHz ( period = 4.537 ns )                    ; COUNT[3]  ; COUNT[26]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.332 ns                ;
; N/A                                     ; 220.41 MHz ( period = 4.537 ns )                    ; COUNT[3]  ; COUNT[1]            ; clk_1      ; clk_1    ; None                        ; None                      ; 4.332 ns                ;
; N/A                                     ; 220.46 MHz ( period = 4.536 ns )                    ; COUNT[3]  ; COUNT[25]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.331 ns                ;
; N/A                                     ; 220.46 MHz ( period = 4.536 ns )                    ; COUNT[3]  ; COUNT[23]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.331 ns                ;
; N/A                                     ; 220.51 MHz ( period = 4.535 ns )                    ; COUNT[9]  ; COUNT[30]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.321 ns                ;
; N/A                                     ; 220.51 MHz ( period = 4.535 ns )                    ; COUNT[3]  ; COUNT[15]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.330 ns                ;
; N/A                                     ; 220.70 MHz ( period = 4.531 ns )                    ; COUNT[3]  ; COUNT[0]            ; clk_1      ; clk_1    ; None                        ; None                      ; 4.326 ns                ;
; N/A                                     ; 220.70 MHz ( period = 4.531 ns )                    ; COUNT[3]  ; COUNT[18]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.326 ns                ;
; N/A                                     ; 220.70 MHz ( period = 4.531 ns )                    ; COUNT[4]  ; COUNT[19]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.326 ns                ;
; N/A                                     ; 220.75 MHz ( period = 4.530 ns )                    ; COUNT[4]  ; COUNT[26]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.325 ns                ;
; N/A                                     ; 220.75 MHz ( period = 4.530 ns )                    ; COUNT[3]  ; COUNT[13]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.325 ns                ;
; N/A                                     ; 220.75 MHz ( period = 4.530 ns )                    ; COUNT[4]  ; COUNT[1]            ; clk_1      ; clk_1    ; None                        ; None                      ; 4.325 ns                ;
; N/A                                     ; 220.80 MHz ( period = 4.529 ns )                    ; COUNT[4]  ; COUNT[25]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.324 ns                ;
; N/A                                     ; 220.80 MHz ( period = 4.529 ns )                    ; COUNT[3]  ; COUNT[22]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.324 ns                ;
; N/A                                     ; 220.80 MHz ( period = 4.529 ns )                    ; COUNT[4]  ; COUNT[23]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.324 ns                ;
; N/A                                     ; 220.80 MHz ( period = 4.529 ns )                    ; COUNT[3]  ; COUNT[14]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.324 ns                ;
; N/A                                     ; 220.85 MHz ( period = 4.528 ns )                    ; COUNT[3]  ; COUNT[24]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.323 ns                ;
; N/A                                     ; 220.85 MHz ( period = 4.528 ns )                    ; COUNT[4]  ; COUNT[15]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.323 ns                ;
; N/A                                     ; 220.99 MHz ( period = 4.525 ns )                    ; COUNT[13] ; COUNT[31]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.327 ns                ;
; N/A                                     ; 221.04 MHz ( period = 4.524 ns )                    ; COUNT[4]  ; COUNT[0]            ; clk_1      ; clk_1    ; None                        ; None                      ; 4.319 ns                ;
; N/A                                     ; 221.04 MHz ( period = 4.524 ns )                    ; COUNT[4]  ; COUNT[27]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.319 ns                ;
; N/A                                     ; 221.04 MHz ( period = 4.524 ns )                    ; COUNT[4]  ; COUNT[18]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.319 ns                ;
; N/A                                     ; 221.09 MHz ( period = 4.523 ns )                    ; COUNT[4]  ; COUNT[13]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.318 ns                ;
; N/A                                     ; 221.14 MHz ( period = 4.522 ns )                    ; COUNT[4]  ; COUNT[22]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.317 ns                ;
; N/A                                     ; 221.14 MHz ( period = 4.522 ns )                    ; COUNT[4]  ; COUNT[14]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.317 ns                ;
; N/A                                     ; 221.19 MHz ( period = 4.521 ns )                    ; COUNT[4]  ; COUNT[24]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.316 ns                ;
; N/A                                     ; 221.39 MHz ( period = 4.517 ns )                    ; COUNT[5]  ; COUNT[28]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.328 ns                ;
; N/A                                     ; 221.43 MHz ( period = 4.516 ns )                    ; COUNT[2]  ; COUNT[10]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.302 ns                ;
; N/A                                     ; 221.48 MHz ( period = 4.515 ns )                    ; COUNT[2]  ; COUNT[4]            ; clk_1      ; clk_1    ; None                        ; None                      ; 4.301 ns                ;
; N/A                                     ; 221.53 MHz ( period = 4.514 ns )                    ; COUNT[2]  ; COUNT[2]            ; clk_1      ; clk_1    ; None                        ; None                      ; 4.300 ns                ;
; N/A                                     ; 221.58 MHz ( period = 4.513 ns )                    ; COUNT[2]  ; COUNT[3]            ; clk_1      ; clk_1    ; None                        ; None                      ; 4.299 ns                ;
; N/A                                     ; 221.58 MHz ( period = 4.513 ns )                    ; COUNT[2]  ; COUNT[9]            ; clk_1      ; clk_1    ; None                        ; None                      ; 4.299 ns                ;
; N/A                                     ; 221.73 MHz ( period = 4.510 ns )                    ; COUNT[2]  ; COUNT[7]            ; clk_1      ; clk_1    ; None                        ; None                      ; 4.296 ns                ;
; N/A                                     ; 221.78 MHz ( period = 4.509 ns )                    ; COUNT[2]  ; COUNT[11]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.295 ns                ;
; N/A                                     ; 221.78 MHz ( period = 4.509 ns )                    ; COUNT[2]  ; COUNT[6]            ; clk_1      ; clk_1    ; None                        ; None                      ; 4.295 ns                ;
; N/A                                     ; 221.83 MHz ( period = 4.508 ns )                    ; COUNT[2]  ; COUNT[5]            ; clk_1      ; clk_1    ; None                        ; None                      ; 4.294 ns                ;
; N/A                                     ; 221.83 MHz ( period = 4.508 ns )                    ; COUNT[2]  ; COUNT[25]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.303 ns                ;
; N/A                                     ; 221.83 MHz ( period = 4.508 ns )                    ; COUNT[2]  ; COUNT[12]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.294 ns                ;
; N/A                                     ; 221.93 MHz ( period = 4.506 ns )                    ; COUNT[2]  ; COUNT[8]            ; clk_1      ; clk_1    ; None                        ; None                      ; 4.292 ns                ;
; N/A                                     ; 222.27 MHz ( period = 4.499 ns )                    ; COUNT[6]  ; COUNT[28]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.310 ns                ;
; N/A                                     ; 222.27 MHz ( period = 4.499 ns )                    ; COUNT[2]  ; COUNT[19]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.294 ns                ;
; N/A                                     ; 222.32 MHz ( period = 4.498 ns )                    ; COUNT[2]  ; COUNT[1]            ; clk_1      ; clk_1    ; None                        ; None                      ; 4.293 ns                ;
; N/A                                     ; 222.37 MHz ( period = 4.497 ns )                    ; COUNT[2]  ; COUNT[23]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.292 ns                ;
; N/A                                     ; 222.42 MHz ( period = 4.496 ns )                    ; COUNT[2]  ; COUNT[15]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.291 ns                ;
; N/A                                     ; 222.62 MHz ( period = 4.492 ns )                    ; COUNT[2]  ; COUNT[0]            ; clk_1      ; clk_1    ; None                        ; None                      ; 4.287 ns                ;
; N/A                                     ; 222.62 MHz ( period = 4.492 ns )                    ; COUNT[2]  ; COUNT[18]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.287 ns                ;
; N/A                                     ; 222.67 MHz ( period = 4.491 ns )                    ; COUNT[2]  ; COUNT[13]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.286 ns                ;
; N/A                                     ; 222.72 MHz ( period = 4.490 ns )                    ; COUNT[9]  ; COUNT[31]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.301 ns                ;
; N/A                                     ; 222.72 MHz ( period = 4.490 ns )                    ; COUNT[2]  ; COUNT[22]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.285 ns                ;
; N/A                                     ; 222.72 MHz ( period = 4.490 ns )                    ; COUNT[2]  ; COUNT[14]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.285 ns                ;
; N/A                                     ; 222.77 MHz ( period = 4.489 ns )                    ; COUNT[14] ; COUNT[30]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.266 ns                ;
; N/A                                     ; 222.77 MHz ( period = 4.489 ns )                    ; COUNT[2]  ; COUNT[24]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.284 ns                ;
; N/A                                     ; 223.02 MHz ( period = 4.484 ns )                    ; COUNT[7]  ; COUNT[29]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.295 ns                ;
; N/A                                     ; 223.11 MHz ( period = 4.482 ns )                    ; COUNT[27] ; ZS_CONTROLL[0]~reg0 ; clk_1      ; clk_1    ; None                        ; None                      ; 4.259 ns                ;
; N/A                                     ; 223.66 MHz ( period = 4.471 ns )                    ; COUNT[0]  ; COUNT[20]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.273 ns                ;
; N/A                                     ; 224.22 MHz ( period = 4.460 ns )                    ; COUNT[10] ; COUNT[30]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.246 ns                ;
; N/A                                     ; 224.37 MHz ( period = 4.457 ns )                    ; COUNT[15] ; COUNT[30]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.234 ns                ;
; N/A                                     ; 225.02 MHz ( period = 4.444 ns )                    ; COUNT[14] ; COUNT[31]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.246 ns                ;
; N/A                                     ; 225.94 MHz ( period = 4.426 ns )                    ; COUNT[5]  ; COUNT[27]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.221 ns                ;
; N/A                                     ; 226.04 MHz ( period = 4.424 ns )                    ; COUNT[0]  ; COUNT[19]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.210 ns                ;
; N/A                                     ; 226.45 MHz ( period = 4.416 ns )                    ; COUNT[11] ; COUNT[30]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.202 ns                ;
; N/A                                     ; 226.50 MHz ( period = 4.415 ns )                    ; COUNT[10] ; COUNT[31]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.226 ns                ;
; N/A                                     ; 226.65 MHz ( period = 4.412 ns )                    ; COUNT[15] ; COUNT[31]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.214 ns                ;
; N/A                                     ; 226.86 MHz ( period = 4.408 ns )                    ; COUNT[6]  ; COUNT[27]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.203 ns                ;
; N/A                                     ; 226.91 MHz ( period = 4.407 ns )                    ; COUNT[26] ; COUNT[10]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.184 ns                ;
; N/A                                     ; 226.96 MHz ( period = 4.406 ns )                    ; COUNT[26] ; COUNT[4]            ; clk_1      ; clk_1    ; None                        ; None                      ; 4.183 ns                ;
; N/A                                     ; 227.01 MHz ( period = 4.405 ns )                    ; COUNT[26] ; COUNT[2]            ; clk_1      ; clk_1    ; None                        ; None                      ; 4.182 ns                ;
; N/A                                     ; 227.07 MHz ( period = 4.404 ns )                    ; COUNT[26] ; COUNT[3]            ; clk_1      ; clk_1    ; None                        ; None                      ; 4.181 ns                ;
; N/A                                     ; 227.07 MHz ( period = 4.404 ns )                    ; COUNT[26] ; COUNT[9]            ; clk_1      ; clk_1    ; None                        ; None                      ; 4.181 ns                ;
; N/A                                     ; 227.12 MHz ( period = 4.403 ns )                    ; COUNT[7]  ; COUNT[28]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.214 ns                ;
; N/A                                     ; 227.22 MHz ( period = 4.401 ns )                    ; COUNT[26] ; COUNT[7]            ; clk_1      ; clk_1    ; None                        ; None                      ; 4.178 ns                ;
; N/A                                     ; 227.27 MHz ( period = 4.400 ns )                    ; COUNT[26] ; COUNT[11]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.177 ns                ;
; N/A                                     ; 227.27 MHz ( period = 4.400 ns )                    ; COUNT[26] ; COUNT[6]            ; clk_1      ; clk_1    ; None                        ; None                      ; 4.177 ns                ;
; N/A                                     ; 227.32 MHz ( period = 4.399 ns )                    ; COUNT[26] ; COUNT[5]            ; clk_1      ; clk_1    ; None                        ; None                      ; 4.176 ns                ;
; N/A                                     ; 227.32 MHz ( period = 4.399 ns )                    ; COUNT[26] ; COUNT[12]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.176 ns                ;
; N/A                                     ; 227.38 MHz ( period = 4.398 ns )                    ; COUNT[26] ; COUNT[30]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.175 ns                ;
; N/A                                     ; 227.43 MHz ( period = 4.397 ns )                    ; COUNT[26] ; COUNT[8]            ; clk_1      ; clk_1    ; None                        ; None                      ; 4.174 ns                ;
; N/A                                     ; 227.63 MHz ( period = 4.393 ns )                    ; COUNT[1]  ; COUNT[20]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.195 ns                ;
; N/A                                     ; 227.79 MHz ( period = 4.390 ns )                    ; COUNT[26] ; COUNT[19]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.176 ns                ;
; N/A                                     ; 227.84 MHz ( period = 4.389 ns )                    ; COUNT[26] ; COUNT[26]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.175 ns                ;
; N/A                                     ; 227.84 MHz ( period = 4.389 ns )                    ; COUNT[26] ; COUNT[1]            ; clk_1      ; clk_1    ; None                        ; None                      ; 4.175 ns                ;
; N/A                                     ; 227.89 MHz ( period = 4.388 ns )                    ; COUNT[26] ; COUNT[25]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.174 ns                ;
; N/A                                     ; 227.89 MHz ( period = 4.388 ns )                    ; COUNT[26] ; COUNT[23]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.174 ns                ;
; N/A                                     ; 227.95 MHz ( period = 4.387 ns )                    ; COUNT[26] ; COUNT[15]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.173 ns                ;
; N/A                                     ; 228.15 MHz ( period = 4.383 ns )                    ; COUNT[26] ; COUNT[0]            ; clk_1      ; clk_1    ; None                        ; None                      ; 4.169 ns                ;
; N/A                                     ; 228.15 MHz ( period = 4.383 ns )                    ; COUNT[26] ; COUNT[27]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.169 ns                ;
; N/A                                     ; 228.15 MHz ( period = 4.383 ns )                    ; COUNT[26] ; COUNT[18]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.169 ns                ;
; N/A                                     ; 228.21 MHz ( period = 4.382 ns )                    ; COUNT[26] ; COUNT[13]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.168 ns                ;
; N/A                                     ; 228.26 MHz ( period = 4.381 ns )                    ; COUNT[26] ; COUNT[22]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.167 ns                ;
; N/A                                     ; 228.26 MHz ( period = 4.381 ns )                    ; COUNT[26] ; COUNT[14]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.167 ns                ;
; N/A                                     ; 228.31 MHz ( period = 4.380 ns )                    ; COUNT[26] ; COUNT[24]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.166 ns                ;
; N/A                                     ; 228.78 MHz ( period = 4.371 ns )                    ; COUNT[11] ; COUNT[31]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.182 ns                ;
; N/A                                     ; 228.89 MHz ( period = 4.369 ns )                    ; COUNT[25] ; ZS_CONTROLL[0]~reg0 ; clk_1      ; clk_1    ; None                        ; None                      ; 4.146 ns                ;
; N/A                                     ; 229.31 MHz ( period = 4.361 ns )                    ; COUNT[5]  ; COUNT[26]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.156 ns                ;
; N/A                                     ; 229.36 MHz ( period = 4.360 ns )                    ; COUNT[15] ; ZS_CONTROLL[0]~reg0 ; clk_1      ; clk_1    ; None                        ; None                      ; 4.137 ns                ;
; N/A                                     ; 229.41 MHz ( period = 4.359 ns )                    ; COUNT[0]  ; COUNT[15]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.145 ns                ;
; N/A                                     ; 229.83 MHz ( period = 4.351 ns )                    ; COUNT[0]  ; COUNT[18]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.137 ns                ;
; N/A                                     ; 230.10 MHz ( period = 4.346 ns )                    ; COUNT[1]  ; COUNT[19]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.132 ns                ;
; N/A                                     ; 230.26 MHz ( period = 4.343 ns )                    ; COUNT[6]  ; COUNT[26]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.138 ns                ;
; N/A                                     ; 230.26 MHz ( period = 4.343 ns )                    ; COUNT[10] ; ZS_CONTROLL[0]~reg0 ; clk_1      ; clk_1    ; None                        ; None                      ; 4.129 ns                ;
; N/A                                     ; 230.41 MHz ( period = 4.340 ns )                    ; COUNT[27] ; COUNT[10]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.117 ns                ;
; N/A                                     ; 230.47 MHz ( period = 4.339 ns )                    ; COUNT[27] ; COUNT[4]            ; clk_1      ; clk_1    ; None                        ; None                      ; 4.116 ns                ;
; N/A                                     ; 230.52 MHz ( period = 4.338 ns )                    ; COUNT[27] ; COUNT[2]            ; clk_1      ; clk_1    ; None                        ; None                      ; 4.115 ns                ;
; N/A                                     ; 230.57 MHz ( period = 4.337 ns )                    ; COUNT[27] ; COUNT[3]            ; clk_1      ; clk_1    ; None                        ; None                      ; 4.114 ns                ;
; N/A                                     ; 230.57 MHz ( period = 4.337 ns )                    ; COUNT[27] ; COUNT[9]            ; clk_1      ; clk_1    ; None                        ; None                      ; 4.114 ns                ;
; N/A                                     ; 230.73 MHz ( period = 4.334 ns )                    ; COUNT[27] ; COUNT[7]            ; clk_1      ; clk_1    ; None                        ; None                      ; 4.111 ns                ;
; N/A                                     ; 230.79 MHz ( period = 4.333 ns )                    ; COUNT[27] ; COUNT[11]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.110 ns                ;
; N/A                                     ; 230.79 MHz ( period = 4.333 ns )                    ; COUNT[27] ; COUNT[6]            ; clk_1      ; clk_1    ; None                        ; None                      ; 4.110 ns                ;
; N/A                                     ; 230.84 MHz ( period = 4.332 ns )                    ; COUNT[27] ; COUNT[5]            ; clk_1      ; clk_1    ; None                        ; None                      ; 4.109 ns                ;
; N/A                                     ; 230.84 MHz ( period = 4.332 ns )                    ; COUNT[27] ; COUNT[12]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.109 ns                ;
; N/A                                     ; 230.89 MHz ( period = 4.331 ns )                    ; COUNT[27] ; COUNT[30]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.108 ns                ;
; N/A                                     ; 230.95 MHz ( period = 4.330 ns )                    ; COUNT[27] ; COUNT[8]            ; clk_1      ; clk_1    ; None                        ; None                      ; 4.107 ns                ;
; N/A                                     ; 231.32 MHz ( period = 4.323 ns )                    ; COUNT[27] ; COUNT[19]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.109 ns                ;
; N/A                                     ; 231.37 MHz ( period = 4.322 ns )                    ; COUNT[27] ; COUNT[26]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.108 ns                ;
; N/A                                     ; 231.37 MHz ( period = 4.322 ns )                    ; COUNT[27] ; COUNT[1]            ; clk_1      ; clk_1    ; None                        ; None                      ; 4.108 ns                ;
; N/A                                     ; 231.43 MHz ( period = 4.321 ns )                    ; COUNT[27] ; COUNT[25]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.107 ns                ;
; N/A                                     ; 231.43 MHz ( period = 4.321 ns )                    ; COUNT[27] ; COUNT[23]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.107 ns                ;
; N/A                                     ; 231.48 MHz ( period = 4.320 ns )                    ; COUNT[27] ; COUNT[15]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.106 ns                ;
; N/A                                     ; 231.59 MHz ( period = 4.318 ns )                    ; COUNT[12] ; COUNT[30]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.104 ns                ;
; N/A                                     ; 231.70 MHz ( period = 4.316 ns )                    ; COUNT[27] ; COUNT[0]            ; clk_1      ; clk_1    ; None                        ; None                      ; 4.102 ns                ;
; N/A                                     ; 231.70 MHz ( period = 4.316 ns )                    ; COUNT[27] ; COUNT[27]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.102 ns                ;
; N/A                                     ; 231.70 MHz ( period = 4.316 ns )                    ; COUNT[27] ; COUNT[18]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.102 ns                ;
; N/A                                     ; 231.75 MHz ( period = 4.315 ns )                    ; COUNT[27] ; COUNT[13]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.101 ns                ;
; N/A                                     ; 231.75 MHz ( period = 4.315 ns )                    ; COUNT[24] ; ZS_CONTROLL[0]~reg0 ; clk_1      ; clk_1    ; None                        ; None                      ; 4.092 ns                ;
; N/A                                     ; 231.80 MHz ( period = 4.314 ns )                    ; COUNT[27] ; COUNT[22]           ; clk_1      ; clk_1    ; None                        ; None                      ; 4.100 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;           ;                     ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-----------+---------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------+
; tsu                                                                             ;
+-------+--------------+------------+------------+---------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From       ; To                  ; To Clock ;
+-------+--------------+------------+------------+---------------------+----------+
; N/A   ; None         ; 6.328 ns   ; SW_MODE[1] ; ZS_CONTROLL[0]~reg0 ; clk_1    ;
; N/A   ; None         ; 6.186 ns   ; SW_MODE[1] ; COUNT[10]           ; clk_1    ;
; N/A   ; None         ; 6.185 ns   ; SW_MODE[1] ; COUNT[4]            ; clk_1    ;
; N/A   ; None         ; 6.184 ns   ; SW_MODE[1] ; COUNT[2]            ; clk_1    ;
; N/A   ; None         ; 6.183 ns   ; SW_MODE[1] ; COUNT[3]            ; clk_1    ;
; N/A   ; None         ; 6.183 ns   ; SW_MODE[1] ; COUNT[9]            ; clk_1    ;
; N/A   ; None         ; 6.180 ns   ; SW_MODE[1] ; COUNT[7]            ; clk_1    ;
; N/A   ; None         ; 6.179 ns   ; SW_MODE[1] ; COUNT[11]           ; clk_1    ;
; N/A   ; None         ; 6.179 ns   ; SW_MODE[1] ; COUNT[6]            ; clk_1    ;
; N/A   ; None         ; 6.178 ns   ; SW_MODE[1] ; COUNT[5]            ; clk_1    ;
; N/A   ; None         ; 6.178 ns   ; SW_MODE[1] ; COUNT[12]           ; clk_1    ;
; N/A   ; None         ; 6.177 ns   ; SW_MODE[1] ; COUNT[30]           ; clk_1    ;
; N/A   ; None         ; 6.176 ns   ; SW_MODE[1] ; COUNT[8]            ; clk_1    ;
; N/A   ; None         ; 6.169 ns   ; SW_MODE[1] ; COUNT[19]           ; clk_1    ;
; N/A   ; None         ; 6.168 ns   ; SW_MODE[1] ; COUNT[26]           ; clk_1    ;
; N/A   ; None         ; 6.168 ns   ; SW_MODE[1] ; COUNT[1]            ; clk_1    ;
; N/A   ; None         ; 6.167 ns   ; SW_MODE[1] ; COUNT[25]           ; clk_1    ;
; N/A   ; None         ; 6.167 ns   ; SW_MODE[1] ; COUNT[23]           ; clk_1    ;
; N/A   ; None         ; 6.166 ns   ; SW_MODE[1] ; COUNT[15]           ; clk_1    ;
; N/A   ; None         ; 6.162 ns   ; SW_MODE[1] ; COUNT[0]            ; clk_1    ;
; N/A   ; None         ; 6.162 ns   ; SW_MODE[1] ; COUNT[27]           ; clk_1    ;
; N/A   ; None         ; 6.162 ns   ; SW_MODE[1] ; COUNT[18]           ; clk_1    ;
; N/A   ; None         ; 6.161 ns   ; SW_MODE[1] ; COUNT[13]           ; clk_1    ;
; N/A   ; None         ; 6.160 ns   ; SW_MODE[1] ; COUNT[22]           ; clk_1    ;
; N/A   ; None         ; 6.160 ns   ; SW_MODE[1] ; COUNT[14]           ; clk_1    ;
; N/A   ; None         ; 6.159 ns   ; SW_MODE[1] ; COUNT[24]           ; clk_1    ;
; N/A   ; None         ; 5.466 ns   ; SW_MODE[1] ; COUNT[28]           ; clk_1    ;
; N/A   ; None         ; 5.466 ns   ; SW_MODE[1] ; COUNT[29]           ; clk_1    ;
; N/A   ; None         ; 5.466 ns   ; SW_MODE[1] ; COUNT[17]           ; clk_1    ;
; N/A   ; None         ; 5.465 ns   ; SW_MODE[1] ; COUNT[16]           ; clk_1    ;
; N/A   ; None         ; 5.465 ns   ; SW_MODE[1] ; COUNT[20]           ; clk_1    ;
; N/A   ; None         ; 5.220 ns   ; SW_MODE[1] ; COUNT[31]           ; clk_1    ;
; N/A   ; None         ; 5.218 ns   ; SW_MODE[1] ; COUNT[21]           ; clk_1    ;
; N/A   ; None         ; 4.348 ns   ; ZS_START   ; COUNT[0]            ; clk_1    ;
; N/A   ; None         ; 4.348 ns   ; ZS_START   ; COUNT[26]           ; clk_1    ;
; N/A   ; None         ; 4.348 ns   ; ZS_START   ; COUNT[27]           ; clk_1    ;
; N/A   ; None         ; 4.348 ns   ; ZS_START   ; COUNT[25]           ; clk_1    ;
; N/A   ; None         ; 4.348 ns   ; ZS_START   ; COUNT[24]           ; clk_1    ;
; N/A   ; None         ; 4.348 ns   ; ZS_START   ; COUNT[22]           ; clk_1    ;
; N/A   ; None         ; 4.348 ns   ; ZS_START   ; COUNT[23]           ; clk_1    ;
; N/A   ; None         ; 4.348 ns   ; ZS_START   ; COUNT[15]           ; clk_1    ;
; N/A   ; None         ; 4.348 ns   ; ZS_START   ; COUNT[14]           ; clk_1    ;
; N/A   ; None         ; 4.348 ns   ; ZS_START   ; COUNT[13]           ; clk_1    ;
; N/A   ; None         ; 4.348 ns   ; ZS_START   ; COUNT[18]           ; clk_1    ;
; N/A   ; None         ; 4.348 ns   ; ZS_START   ; COUNT[19]           ; clk_1    ;
; N/A   ; None         ; 4.348 ns   ; ZS_START   ; COUNT[1]            ; clk_1    ;
; N/A   ; None         ; 4.323 ns   ; ZS_START   ; COUNT[5]            ; clk_1    ;
; N/A   ; None         ; 4.323 ns   ; ZS_START   ; COUNT[30]           ; clk_1    ;
; N/A   ; None         ; 4.323 ns   ; ZS_START   ; COUNT[4]            ; clk_1    ;
; N/A   ; None         ; 4.323 ns   ; ZS_START   ; COUNT[2]            ; clk_1    ;
; N/A   ; None         ; 4.323 ns   ; ZS_START   ; COUNT[3]            ; clk_1    ;
; N/A   ; None         ; 4.323 ns   ; ZS_START   ; COUNT[10]           ; clk_1    ;
; N/A   ; None         ; 4.323 ns   ; ZS_START   ; COUNT[11]           ; clk_1    ;
; N/A   ; None         ; 4.323 ns   ; ZS_START   ; COUNT[12]           ; clk_1    ;
; N/A   ; None         ; 4.323 ns   ; ZS_START   ; COUNT[9]            ; clk_1    ;
; N/A   ; None         ; 4.323 ns   ; ZS_START   ; COUNT[7]            ; clk_1    ;
; N/A   ; None         ; 4.323 ns   ; ZS_START   ; COUNT[6]            ; clk_1    ;
; N/A   ; None         ; 4.323 ns   ; ZS_START   ; COUNT[8]            ; clk_1    ;
; N/A   ; None         ; 4.197 ns   ; ZS_START   ; COUNT[31]           ; clk_1    ;
; N/A   ; None         ; 4.197 ns   ; ZS_START   ; COUNT[28]           ; clk_1    ;
; N/A   ; None         ; 4.197 ns   ; ZS_START   ; COUNT[29]           ; clk_1    ;
; N/A   ; None         ; 4.197 ns   ; ZS_START   ; COUNT[17]           ; clk_1    ;
; N/A   ; None         ; 4.197 ns   ; ZS_START   ; COUNT[16]           ; clk_1    ;
; N/A   ; None         ; 4.197 ns   ; ZS_START   ; COUNT[21]           ; clk_1    ;
; N/A   ; None         ; 4.197 ns   ; ZS_START   ; COUNT[20]           ; clk_1    ;
; N/A   ; None         ; 4.078 ns   ; ZS_START   ; ZS_CONTROLL[1]~reg0 ; clk_1    ;
; N/A   ; None         ; 4.045 ns   ; ZS_START   ; ZS_CONTROLL[0]~reg0 ; clk_1    ;
; N/A   ; None         ; 3.471 ns   ; SW_MODE[0] ; ZS_CONTROLL[0]~reg0 ; clk_1    ;
; N/A   ; None         ; 3.329 ns   ; SW_MODE[0] ; COUNT[10]           ; clk_1    ;
; N/A   ; None         ; 3.328 ns   ; SW_MODE[0] ; COUNT[4]            ; clk_1    ;
; N/A   ; None         ; 3.327 ns   ; SW_MODE[0] ; COUNT[2]            ; clk_1    ;
; N/A   ; None         ; 3.326 ns   ; SW_MODE[0] ; COUNT[3]            ; clk_1    ;
; N/A   ; None         ; 3.326 ns   ; SW_MODE[0] ; COUNT[9]            ; clk_1    ;
; N/A   ; None         ; 3.323 ns   ; SW_MODE[0] ; COUNT[7]            ; clk_1    ;
; N/A   ; None         ; 3.322 ns   ; SW_MODE[0] ; COUNT[11]           ; clk_1    ;
; N/A   ; None         ; 3.322 ns   ; SW_MODE[0] ; COUNT[6]            ; clk_1    ;
; N/A   ; None         ; 3.321 ns   ; SW_MODE[0] ; COUNT[5]            ; clk_1    ;
; N/A   ; None         ; 3.321 ns   ; SW_MODE[0] ; COUNT[12]           ; clk_1    ;
; N/A   ; None         ; 3.320 ns   ; SW_MODE[0] ; COUNT[30]           ; clk_1    ;
; N/A   ; None         ; 3.319 ns   ; SW_MODE[0] ; COUNT[8]            ; clk_1    ;
; N/A   ; None         ; 3.312 ns   ; SW_MODE[0] ; COUNT[19]           ; clk_1    ;
; N/A   ; None         ; 3.311 ns   ; SW_MODE[0] ; COUNT[26]           ; clk_1    ;
; N/A   ; None         ; 3.311 ns   ; SW_MODE[0] ; COUNT[1]            ; clk_1    ;
; N/A   ; None         ; 3.310 ns   ; SW_MODE[0] ; COUNT[25]           ; clk_1    ;
; N/A   ; None         ; 3.310 ns   ; SW_MODE[0] ; COUNT[23]           ; clk_1    ;
; N/A   ; None         ; 3.309 ns   ; SW_MODE[0] ; COUNT[15]           ; clk_1    ;
; N/A   ; None         ; 3.305 ns   ; SW_MODE[0] ; COUNT[0]            ; clk_1    ;
; N/A   ; None         ; 3.305 ns   ; SW_MODE[0] ; COUNT[27]           ; clk_1    ;
; N/A   ; None         ; 3.305 ns   ; SW_MODE[0] ; COUNT[18]           ; clk_1    ;
; N/A   ; None         ; 3.304 ns   ; SW_MODE[0] ; COUNT[13]           ; clk_1    ;
; N/A   ; None         ; 3.303 ns   ; SW_MODE[0] ; COUNT[22]           ; clk_1    ;
; N/A   ; None         ; 3.303 ns   ; SW_MODE[0] ; COUNT[14]           ; clk_1    ;
; N/A   ; None         ; 3.302 ns   ; SW_MODE[0] ; COUNT[24]           ; clk_1    ;
; N/A   ; None         ; 2.609 ns   ; SW_MODE[0] ; COUNT[28]           ; clk_1    ;
; N/A   ; None         ; 2.609 ns   ; SW_MODE[0] ; COUNT[29]           ; clk_1    ;
; N/A   ; None         ; 2.609 ns   ; SW_MODE[0] ; COUNT[17]           ; clk_1    ;
; N/A   ; None         ; 2.608 ns   ; SW_MODE[0] ; COUNT[16]           ; clk_1    ;
; N/A   ; None         ; 2.608 ns   ; SW_MODE[0] ; COUNT[20]           ; clk_1    ;
; N/A   ; None         ; 2.363 ns   ; SW_MODE[0] ; COUNT[31]           ; clk_1    ;
; N/A   ; None         ; 2.361 ns   ; SW_MODE[0] ; COUNT[21]           ; clk_1    ;
; N/A   ; None         ; -0.202 ns  ; FS_START   ; ZS_CONTROLL[1]~reg0 ; clk_1    ;
+-------+--------------+------------+------------+---------------------+----------+


+---------------------------------------------------------------------------------------+
; tco                                                                                   ;
+-------+--------------+------------+---------------------+----------------+------------+
; Slack ; Required tco ; Actual tco ; From                ; To             ; From Clock ;
+-------+--------------+------------+---------------------+----------------+------------+
; N/A   ; None         ; 6.941 ns   ; ZS_CONTROLL[1]~reg0 ; ZS_CONTROLL[1] ; clk_1      ;
; N/A   ; None         ; 6.655 ns   ; ZS_CONTROLL[0]~reg0 ; ZS_CONTROLL[0] ; clk_1      ;
+-------+--------------+------------+---------------------+----------------+------------+


+---------------------------------------------------------------------------------------+
; th                                                                                    ;
+---------------+-------------+-----------+------------+---------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From       ; To                  ; To Clock ;
+---------------+-------------+-----------+------------+---------------------+----------+
; N/A           ; None        ; 0.432 ns  ; FS_START   ; ZS_CONTROLL[1]~reg0 ; clk_1    ;
; N/A           ; None        ; -1.860 ns ; SW_MODE[0] ; COUNT[21]           ; clk_1    ;
; N/A           ; None        ; -1.862 ns ; SW_MODE[0] ; COUNT[31]           ; clk_1    ;
; N/A           ; None        ; -2.107 ns ; SW_MODE[0] ; COUNT[16]           ; clk_1    ;
; N/A           ; None        ; -2.107 ns ; SW_MODE[0] ; COUNT[20]           ; clk_1    ;
; N/A           ; None        ; -2.108 ns ; SW_MODE[0] ; COUNT[28]           ; clk_1    ;
; N/A           ; None        ; -2.108 ns ; SW_MODE[0] ; COUNT[29]           ; clk_1    ;
; N/A           ; None        ; -2.108 ns ; SW_MODE[0] ; COUNT[17]           ; clk_1    ;
; N/A           ; None        ; -2.801 ns ; SW_MODE[0] ; COUNT[24]           ; clk_1    ;
; N/A           ; None        ; -2.802 ns ; SW_MODE[0] ; COUNT[22]           ; clk_1    ;
; N/A           ; None        ; -2.802 ns ; SW_MODE[0] ; COUNT[14]           ; clk_1    ;
; N/A           ; None        ; -2.803 ns ; SW_MODE[0] ; COUNT[13]           ; clk_1    ;
; N/A           ; None        ; -2.804 ns ; SW_MODE[0] ; COUNT[0]            ; clk_1    ;
; N/A           ; None        ; -2.804 ns ; SW_MODE[0] ; COUNT[27]           ; clk_1    ;
; N/A           ; None        ; -2.804 ns ; SW_MODE[0] ; COUNT[18]           ; clk_1    ;
; N/A           ; None        ; -2.808 ns ; SW_MODE[0] ; COUNT[15]           ; clk_1    ;
; N/A           ; None        ; -2.809 ns ; SW_MODE[0] ; COUNT[25]           ; clk_1    ;
; N/A           ; None        ; -2.809 ns ; SW_MODE[0] ; COUNT[23]           ; clk_1    ;
; N/A           ; None        ; -2.810 ns ; SW_MODE[0] ; COUNT[26]           ; clk_1    ;
; N/A           ; None        ; -2.810 ns ; SW_MODE[0] ; COUNT[1]            ; clk_1    ;
; N/A           ; None        ; -2.811 ns ; SW_MODE[0] ; COUNT[19]           ; clk_1    ;
; N/A           ; None        ; -2.818 ns ; SW_MODE[0] ; COUNT[8]            ; clk_1    ;
; N/A           ; None        ; -2.819 ns ; SW_MODE[0] ; COUNT[30]           ; clk_1    ;
; N/A           ; None        ; -2.820 ns ; SW_MODE[0] ; COUNT[5]            ; clk_1    ;
; N/A           ; None        ; -2.820 ns ; SW_MODE[0] ; COUNT[12]           ; clk_1    ;
; N/A           ; None        ; -2.821 ns ; SW_MODE[0] ; COUNT[11]           ; clk_1    ;
; N/A           ; None        ; -2.821 ns ; SW_MODE[0] ; COUNT[6]            ; clk_1    ;
; N/A           ; None        ; -2.822 ns ; SW_MODE[0] ; COUNT[7]            ; clk_1    ;
; N/A           ; None        ; -2.825 ns ; SW_MODE[0] ; COUNT[3]            ; clk_1    ;
; N/A           ; None        ; -2.825 ns ; SW_MODE[0] ; COUNT[9]            ; clk_1    ;
; N/A           ; None        ; -2.826 ns ; SW_MODE[0] ; COUNT[2]            ; clk_1    ;
; N/A           ; None        ; -2.827 ns ; SW_MODE[0] ; COUNT[4]            ; clk_1    ;
; N/A           ; None        ; -2.828 ns ; SW_MODE[0] ; COUNT[10]           ; clk_1    ;
; N/A           ; None        ; -2.970 ns ; SW_MODE[0] ; ZS_CONTROLL[0]~reg0 ; clk_1    ;
; N/A           ; None        ; -3.815 ns ; ZS_START   ; ZS_CONTROLL[0]~reg0 ; clk_1    ;
; N/A           ; None        ; -3.848 ns ; ZS_START   ; ZS_CONTROLL[1]~reg0 ; clk_1    ;
; N/A           ; None        ; -3.967 ns ; ZS_START   ; COUNT[31]           ; clk_1    ;
; N/A           ; None        ; -3.967 ns ; ZS_START   ; COUNT[28]           ; clk_1    ;
; N/A           ; None        ; -3.967 ns ; ZS_START   ; COUNT[29]           ; clk_1    ;
; N/A           ; None        ; -3.967 ns ; ZS_START   ; COUNT[17]           ; clk_1    ;
; N/A           ; None        ; -3.967 ns ; ZS_START   ; COUNT[16]           ; clk_1    ;
; N/A           ; None        ; -3.967 ns ; ZS_START   ; COUNT[21]           ; clk_1    ;
; N/A           ; None        ; -3.967 ns ; ZS_START   ; COUNT[20]           ; clk_1    ;
; N/A           ; None        ; -4.093 ns ; ZS_START   ; COUNT[5]            ; clk_1    ;
; N/A           ; None        ; -4.093 ns ; ZS_START   ; COUNT[30]           ; clk_1    ;
; N/A           ; None        ; -4.093 ns ; ZS_START   ; COUNT[4]            ; clk_1    ;
; N/A           ; None        ; -4.093 ns ; ZS_START   ; COUNT[2]            ; clk_1    ;
; N/A           ; None        ; -4.093 ns ; ZS_START   ; COUNT[3]            ; clk_1    ;
; N/A           ; None        ; -4.093 ns ; ZS_START   ; COUNT[10]           ; clk_1    ;
; N/A           ; None        ; -4.093 ns ; ZS_START   ; COUNT[11]           ; clk_1    ;
; N/A           ; None        ; -4.093 ns ; ZS_START   ; COUNT[12]           ; clk_1    ;
; N/A           ; None        ; -4.093 ns ; ZS_START   ; COUNT[9]            ; clk_1    ;
; N/A           ; None        ; -4.093 ns ; ZS_START   ; COUNT[7]            ; clk_1    ;
; N/A           ; None        ; -4.093 ns ; ZS_START   ; COUNT[6]            ; clk_1    ;
; N/A           ; None        ; -4.093 ns ; ZS_START   ; COUNT[8]            ; clk_1    ;
; N/A           ; None        ; -4.118 ns ; ZS_START   ; COUNT[0]            ; clk_1    ;
; N/A           ; None        ; -4.118 ns ; ZS_START   ; COUNT[26]           ; clk_1    ;
; N/A           ; None        ; -4.118 ns ; ZS_START   ; COUNT[27]           ; clk_1    ;
; N/A           ; None        ; -4.118 ns ; ZS_START   ; COUNT[25]           ; clk_1    ;
; N/A           ; None        ; -4.118 ns ; ZS_START   ; COUNT[24]           ; clk_1    ;
; N/A           ; None        ; -4.118 ns ; ZS_START   ; COUNT[22]           ; clk_1    ;
; N/A           ; None        ; -4.118 ns ; ZS_START   ; COUNT[23]           ; clk_1    ;
; N/A           ; None        ; -4.118 ns ; ZS_START   ; COUNT[15]           ; clk_1    ;
; N/A           ; None        ; -4.118 ns ; ZS_START   ; COUNT[14]           ; clk_1    ;
; N/A           ; None        ; -4.118 ns ; ZS_START   ; COUNT[13]           ; clk_1    ;
; N/A           ; None        ; -4.118 ns ; ZS_START   ; COUNT[18]           ; clk_1    ;
; N/A           ; None        ; -4.118 ns ; ZS_START   ; COUNT[19]           ; clk_1    ;
; N/A           ; None        ; -4.118 ns ; ZS_START   ; COUNT[1]            ; clk_1    ;
; N/A           ; None        ; -4.988 ns ; SW_MODE[1] ; COUNT[21]           ; clk_1    ;
; N/A           ; None        ; -4.990 ns ; SW_MODE[1] ; COUNT[31]           ; clk_1    ;
; N/A           ; None        ; -5.235 ns ; SW_MODE[1] ; COUNT[16]           ; clk_1    ;
; N/A           ; None        ; -5.235 ns ; SW_MODE[1] ; COUNT[20]           ; clk_1    ;
; N/A           ; None        ; -5.236 ns ; SW_MODE[1] ; COUNT[28]           ; clk_1    ;
; N/A           ; None        ; -5.236 ns ; SW_MODE[1] ; COUNT[29]           ; clk_1    ;
; N/A           ; None        ; -5.236 ns ; SW_MODE[1] ; COUNT[17]           ; clk_1    ;
; N/A           ; None        ; -5.929 ns ; SW_MODE[1] ; COUNT[24]           ; clk_1    ;
; N/A           ; None        ; -5.930 ns ; SW_MODE[1] ; COUNT[22]           ; clk_1    ;
; N/A           ; None        ; -5.930 ns ; SW_MODE[1] ; COUNT[14]           ; clk_1    ;
; N/A           ; None        ; -5.931 ns ; SW_MODE[1] ; COUNT[13]           ; clk_1    ;
; N/A           ; None        ; -5.932 ns ; SW_MODE[1] ; COUNT[0]            ; clk_1    ;
; N/A           ; None        ; -5.932 ns ; SW_MODE[1] ; COUNT[27]           ; clk_1    ;
; N/A           ; None        ; -5.932 ns ; SW_MODE[1] ; COUNT[18]           ; clk_1    ;
; N/A           ; None        ; -5.936 ns ; SW_MODE[1] ; COUNT[15]           ; clk_1    ;
; N/A           ; None        ; -5.937 ns ; SW_MODE[1] ; COUNT[25]           ; clk_1    ;
; N/A           ; None        ; -5.937 ns ; SW_MODE[1] ; COUNT[23]           ; clk_1    ;
; N/A           ; None        ; -5.938 ns ; SW_MODE[1] ; COUNT[26]           ; clk_1    ;
; N/A           ; None        ; -5.938 ns ; SW_MODE[1] ; COUNT[1]            ; clk_1    ;
; N/A           ; None        ; -5.939 ns ; SW_MODE[1] ; COUNT[19]           ; clk_1    ;
; N/A           ; None        ; -5.946 ns ; SW_MODE[1] ; COUNT[8]            ; clk_1    ;
; N/A           ; None        ; -5.947 ns ; SW_MODE[1] ; COUNT[30]           ; clk_1    ;
; N/A           ; None        ; -5.948 ns ; SW_MODE[1] ; COUNT[5]            ; clk_1    ;
; N/A           ; None        ; -5.948 ns ; SW_MODE[1] ; COUNT[12]           ; clk_1    ;
; N/A           ; None        ; -5.949 ns ; SW_MODE[1] ; COUNT[11]           ; clk_1    ;
; N/A           ; None        ; -5.949 ns ; SW_MODE[1] ; COUNT[6]            ; clk_1    ;
; N/A           ; None        ; -5.950 ns ; SW_MODE[1] ; COUNT[7]            ; clk_1    ;
; N/A           ; None        ; -5.953 ns ; SW_MODE[1] ; COUNT[3]            ; clk_1    ;
; N/A           ; None        ; -5.953 ns ; SW_MODE[1] ; COUNT[9]            ; clk_1    ;
; N/A           ; None        ; -5.954 ns ; SW_MODE[1] ; COUNT[2]            ; clk_1    ;
; N/A           ; None        ; -5.955 ns ; SW_MODE[1] ; COUNT[4]            ; clk_1    ;
; N/A           ; None        ; -5.956 ns ; SW_MODE[1] ; COUNT[10]           ; clk_1    ;
; N/A           ; None        ; -6.098 ns ; SW_MODE[1] ; ZS_CONTROLL[0]~reg0 ; clk_1    ;
+---------------+-------------+-----------+------------+---------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Classic Timing Analyzer
    Info: Version 9.1 Build 222 10/21/2009 SJ Full Version
    Info: Processing started: Wed Jan 07 09:13:28 2015
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off ZhuShui -c ZhuShui --timing_analysis_only
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk_1" is an undefined clock
Info: Clock "clk_1" has Internal fmax of 179.99 MHz between source register "COUNT[0]" and destination register "COUNT[30]" (period= 5.556 ns)
    Info: + Longest register to register delay is 5.333 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X10_Y6_N11; Fanout = 2; REG Node = 'COUNT[0]'
        Info: 2: + IC(1.041 ns) + CELL(0.393 ns) = 1.434 ns; Loc. = LCCOMB_X12_Y7_N0; Fanout = 2; COMB Node = 'Add0~1'
        Info: 3: + IC(0.000 ns) + CELL(0.071 ns) = 1.505 ns; Loc. = LCCOMB_X12_Y7_N2; Fanout = 2; COMB Node = 'Add0~3'
        Info: 4: + IC(0.000 ns) + CELL(0.071 ns) = 1.576 ns; Loc. = LCCOMB_X12_Y7_N4; Fanout = 2; COMB Node = 'Add0~5'
        Info: 5: + IC(0.000 ns) + CELL(0.071 ns) = 1.647 ns; Loc. = LCCOMB_X12_Y7_N6; Fanout = 2; COMB Node = 'Add0~8'
        Info: 6: + IC(0.000 ns) + CELL(0.071 ns) = 1.718 ns; Loc. = LCCOMB_X12_Y7_N8; Fanout = 2; COMB Node = 'Add0~10'
        Info: 7: + IC(0.000 ns) + CELL(0.071 ns) = 1.789 ns; Loc. = LCCOMB_X12_Y7_N10; Fanout = 2; COMB Node = 'Add0~14'
        Info: 8: + IC(0.000 ns) + CELL(0.071 ns) = 1.860 ns; Loc. = LCCOMB_X12_Y7_N12; Fanout = 2; COMB Node = 'Add0~17'
        Info: 9: + IC(0.000 ns) + CELL(0.159 ns) = 2.019 ns; Loc. = LCCOMB_X12_Y7_N14; Fanout = 2; COMB Node = 'Add0~20'
        Info: 10: + IC(0.000 ns) + CELL(0.071 ns) = 2.090 ns; Loc. = LCCOMB_X12_Y7_N16; Fanout = 2; COMB Node = 'Add0~23'
        Info: 11: + IC(0.000 ns) + CELL(0.071 ns) = 2.161 ns; Loc. = LCCOMB_X12_Y7_N18; Fanout = 2; COMB Node = 'Add0~26'
        Info: 12: + IC(0.000 ns) + CELL(0.071 ns) = 2.232 ns; Loc. = LCCOMB_X12_Y7_N20; Fanout = 2; COMB Node = 'Add0~29'
        Info: 13: + IC(0.000 ns) + CELL(0.071 ns) = 2.303 ns; Loc. = LCCOMB_X12_Y7_N22; Fanout = 2; COMB Node = 'Add0~32'
        Info: 14: + IC(0.000 ns) + CELL(0.071 ns) = 2.374 ns; Loc. = LCCOMB_X12_Y7_N24; Fanout = 2; COMB Node = 'Add0~35'
        Info: 15: + IC(0.000 ns) + CELL(0.071 ns) = 2.445 ns; Loc. = LCCOMB_X12_Y7_N26; Fanout = 2; COMB Node = 'Add0~38'
        Info: 16: + IC(0.000 ns) + CELL(0.071 ns) = 2.516 ns; Loc. = LCCOMB_X12_Y7_N28; Fanout = 2; COMB Node = 'Add0~41'
        Info: 17: + IC(0.000 ns) + CELL(0.146 ns) = 2.662 ns; Loc. = LCCOMB_X12_Y7_N30; Fanout = 2; COMB Node = 'Add0~44'
        Info: 18: + IC(0.000 ns) + CELL(0.071 ns) = 2.733 ns; Loc. = LCCOMB_X12_Y6_N0; Fanout = 2; COMB Node = 'Add0~47'
        Info: 19: + IC(0.000 ns) + CELL(0.071 ns) = 2.804 ns; Loc. = LCCOMB_X12_Y6_N2; Fanout = 2; COMB Node = 'Add0~50'
        Info: 20: + IC(0.000 ns) + CELL(0.071 ns) = 2.875 ns; Loc. = LCCOMB_X12_Y6_N4; Fanout = 2; COMB Node = 'Add0~53'
        Info: 21: + IC(0.000 ns) + CELL(0.071 ns) = 2.946 ns; Loc. = LCCOMB_X12_Y6_N6; Fanout = 2; COMB Node = 'Add0~56'
        Info: 22: + IC(0.000 ns) + CELL(0.071 ns) = 3.017 ns; Loc. = LCCOMB_X12_Y6_N8; Fanout = 2; COMB Node = 'Add0~59'
        Info: 23: + IC(0.000 ns) + CELL(0.071 ns) = 3.088 ns; Loc. = LCCOMB_X12_Y6_N10; Fanout = 2; COMB Node = 'Add0~62'
        Info: 24: + IC(0.000 ns) + CELL(0.071 ns) = 3.159 ns; Loc. = LCCOMB_X12_Y6_N12; Fanout = 2; COMB Node = 'Add0~65'
        Info: 25: + IC(0.000 ns) + CELL(0.159 ns) = 3.318 ns; Loc. = LCCOMB_X12_Y6_N14; Fanout = 2; COMB Node = 'Add0~68'
        Info: 26: + IC(0.000 ns) + CELL(0.071 ns) = 3.389 ns; Loc. = LCCOMB_X12_Y6_N16; Fanout = 2; COMB Node = 'Add0~71'
        Info: 27: + IC(0.000 ns) + CELL(0.071 ns) = 3.460 ns; Loc. = LCCOMB_X12_Y6_N18; Fanout = 2; COMB Node = 'Add0~74'
        Info: 28: + IC(0.000 ns) + CELL(0.071 ns) = 3.531 ns; Loc. = LCCOMB_X12_Y6_N20; Fanout = 2; COMB Node = 'Add0~77'
        Info: 29: + IC(0.000 ns) + CELL(0.071 ns) = 3.602 ns; Loc. = LCCOMB_X12_Y6_N22; Fanout = 2; COMB Node = 'Add0~80'
        Info: 30: + IC(0.000 ns) + CELL(0.071 ns) = 3.673 ns; Loc. = LCCOMB_X12_Y6_N24; Fanout = 2; COMB Node = 'Add0~83'
        Info: 31: + IC(0.000 ns) + CELL(0.071 ns) = 3.744 ns; Loc. = LCCOMB_X12_Y6_N26; Fanout = 2; COMB Node = 'Add0~86'
        Info: 32: + IC(0.000 ns) + CELL(0.410 ns) = 4.154 ns; Loc. = LCCOMB_X12_Y6_N28; Fanout = 1; COMB Node = 'Add0~88'
        Info: 33: + IC(0.945 ns) + CELL(0.150 ns) = 5.249 ns; Loc. = LCCOMB_X9_Y7_N6; Fanout = 1; COMB Node = 'Add0~90'
        Info: 34: + IC(0.000 ns) + CELL(0.084 ns) = 5.333 ns; Loc. = LCFF_X9_Y7_N7; Fanout = 3; REG Node = 'COUNT[30]'
        Info: Total cell delay = 3.347 ns ( 62.76 % )
        Info: Total interconnect delay = 1.986 ns ( 37.24 % )
    Info: - Smallest clock skew is -0.009 ns
        Info: + Shortest clock path from clock "clk_1" to destination register is 2.331 ns
            Info: 1: + IC(0.000 ns) + CELL(0.989 ns) = 0.989 ns; Loc. = PIN_17; Fanout = 1; CLK Node = 'clk_1'
            Info: 2: + IC(0.122 ns) + CELL(0.000 ns) = 1.111 ns; Loc. = CLKCTRL_G2; Fanout = 34; COMB Node = 'clk_1~clkctrl'
            Info: 3: + IC(0.683 ns) + CELL(0.537 ns) = 2.331 ns; Loc. = LCFF_X9_Y7_N7; Fanout = 3; REG Node = 'COUNT[30]'
            Info: Total cell delay = 1.526 ns ( 65.47 % )
            Info: Total interconnect delay = 0.805 ns ( 34.53 % )
        Info: - Longest clock path from clock "clk_1" to source register is 2.340 ns
            Info: 1: + IC(0.000 ns) + CELL(0.989 ns) = 0.989 ns; Loc. = PIN_17; Fanout = 1; CLK Node = 'clk_1'
            Info: 2: + IC(0.122 ns) + CELL(0.000 ns) = 1.111 ns; Loc. = CLKCTRL_G2; Fanout = 34; COMB Node = 'clk_1~clkctrl'
            Info: 3: + IC(0.692 ns) + CELL(0.537 ns) = 2.340 ns; Loc. = LCFF_X10_Y6_N11; Fanout = 2; REG Node = 'COUNT[0]'
            Info: Total cell delay = 1.526 ns ( 65.21 % )
            Info: Total interconnect delay = 0.814 ns ( 34.79 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Micro setup delay of destination is -0.036 ns
Info: tsu for register "ZS_CONTROLL[0]~reg0" (data pin = "SW_MODE[1]", clock pin = "clk_1") is 6.328 ns
    Info: + Longest pin to register delay is 8.695 ns
        Info: 1: + IC(0.000 ns) + CELL(0.852 ns) = 0.852 ns; Loc. = PIN_25; Fanout = 1; PIN Node = 'SW_MODE[1]'
        Info: 2: + IC(5.085 ns) + CELL(0.438 ns) = 6.375 ns; Loc. = LCCOMB_X12_Y5_N24; Fanout = 1; COMB Node = 'LessThan0~2'
        Info: 3: + IC(0.268 ns) + CELL(0.438 ns) = 7.081 ns; Loc. = LCCOMB_X12_Y5_N30; Fanout = 33; COMB Node = 'LessThan0~11'
        Info: 4: + IC(1.111 ns) + CELL(0.419 ns) = 8.611 ns; Loc. = LCCOMB_X9_Y7_N24; Fanout = 1; COMB Node = 'ZS_CONTROLL~0'
        Info: 5: + IC(0.000 ns) + CELL(0.084 ns) = 8.695 ns; Loc. = LCFF_X9_Y7_N25; Fanout = 1; REG Node = 'ZS_CONTROLL[0]~reg0'
        Info: Total cell delay = 2.231 ns ( 25.66 % )
        Info: Total interconnect delay = 6.464 ns ( 74.34 % )
    Info: + Micro setup delay of destination is -0.036 ns
    Info: - Shortest clock path from clock "clk_1" to destination register is 2.331 ns
        Info: 1: + IC(0.000 ns) + CELL(0.989 ns) = 0.989 ns; Loc. = PIN_17; Fanout = 1; CLK Node = 'clk_1'
        Info: 2: + IC(0.122 ns) + CELL(0.000 ns) = 1.111 ns; Loc. = CLKCTRL_G2; Fanout = 34; COMB Node = 'clk_1~clkctrl'
        Info: 3: + IC(0.683 ns) + CELL(0.537 ns) = 2.331 ns; Loc. = LCFF_X9_Y7_N25; Fanout = 1; REG Node = 'ZS_CONTROLL[0]~reg0'
        Info: Total cell delay = 1.526 ns ( 65.47 % )
        Info: Total interconnect delay = 0.805 ns ( 34.53 % )
Info: tco from clock "clk_1" to destination pin "ZS_CONTROLL[1]" through register "ZS_CONTROLL[1]~reg0" is 6.941 ns
    Info: + Longest clock path from clock "clk_1" to source register is 2.340 ns
        Info: 1: + IC(0.000 ns) + CELL(0.989 ns) = 0.989 ns; Loc. = PIN_17; Fanout = 1; CLK Node = 'clk_1'
        Info: 2: + IC(0.122 ns) + CELL(0.000 ns) = 1.111 ns; Loc. = CLKCTRL_G2; Fanout = 34; COMB Node = 'clk_1~clkctrl'
        Info: 3: + IC(0.692 ns) + CELL(0.537 ns) = 2.340 ns; Loc. = LCFF_X10_Y6_N17; Fanout = 1; REG Node = 'ZS_CONTROLL[1]~reg0'
        Info: Total cell delay = 1.526 ns ( 65.21 % )
        Info: Total interconnect delay = 0.814 ns ( 34.79 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Longest register to pin delay is 4.351 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X10_Y6_N17; Fanout = 1; REG Node = 'ZS_CONTROLL[1]~reg0'
        Info: 2: + IC(1.709 ns) + CELL(2.642 ns) = 4.351 ns; Loc. = PIN_9; Fanout = 0; PIN Node = 'ZS_CONTROLL[1]'
        Info: Total cell delay = 2.642 ns ( 60.72 % )
        Info: Total interconnect delay = 1.709 ns ( 39.28 % )
Info: th for register "ZS_CONTROLL[1]~reg0" (data pin = "FS_START", clock pin = "clk_1") is 0.432 ns
    Info: + Longest clock path from clock "clk_1" to destination register is 2.340 ns
        Info: 1: + IC(0.000 ns) + CELL(0.989 ns) = 0.989 ns; Loc. = PIN_17; Fanout = 1; CLK Node = 'clk_1'
        Info: 2: + IC(0.122 ns) + CELL(0.000 ns) = 1.111 ns; Loc. = CLKCTRL_G2; Fanout = 34; COMB Node = 'clk_1~clkctrl'
        Info: 3: + IC(0.692 ns) + CELL(0.537 ns) = 2.340 ns; Loc. = LCFF_X10_Y6_N17; Fanout = 1; REG Node = 'ZS_CONTROLL[1]~reg0'
        Info: Total cell delay = 1.526 ns ( 65.21 % )
        Info: Total interconnect delay = 0.814 ns ( 34.79 % )
    Info: + Micro hold delay of destination is 0.266 ns
    Info: - Shortest pin to register delay is 2.174 ns
        Info: 1: + IC(0.000 ns) + CELL(0.989 ns) = 0.989 ns; Loc. = PIN_21; Fanout = 1; PIN Node = 'FS_START'
        Info: 2: + IC(0.951 ns) + CELL(0.150 ns) = 2.090 ns; Loc. = LCCOMB_X10_Y6_N16; Fanout = 1; COMB Node = 'ZS_CONTROLL~1'
        Info: 3: + IC(0.000 ns) + CELL(0.084 ns) = 2.174 ns; Loc. = LCFF_X10_Y6_N17; Fanout = 1; REG Node = 'ZS_CONTROLL[1]~reg0'
        Info: Total cell delay = 1.223 ns ( 56.26 % )
        Info: Total interconnect delay = 0.951 ns ( 43.74 % )
Info: Quartus II 64-Bit Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 222 megabytes
    Info: Processing ended: Wed Jan 07 09:13:28 2015
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


