<!DOCTYPE html>
<html>
	<head>
	<meta charset="utf-8">
	<meta name="viewport" content="width=device-width"><title>Coelacanth&#39;s Dream</title>
<title itemprop="name">3950X &amp; 3000G &amp; 3rd Threadripper  | Coelacanth&#39;s Dream</title>
	<meta property="og:title" content="3950X &amp; 3000G &amp; 3rd Threadripper  | Coelacanth&#39;s Dream" />
	<meta name="twitter:title" content="3950X &amp; 3000G &amp; 3rd Threadripper  | Coelacanth&#39;s Dream" />
	<meta itemprop="name" content="3950X &amp; 3000G &amp; 3rd Threadripper  | Coelacanth&#39;s Dream" />
	<meta name="application-name" content="3950X &amp; 3000G &amp; 3rd Threadripper  | Coelacanth&#39;s Dream" />
	<meta property="og:site_name" content="" />
	
	<meta name="description" content="" />
	<meta itemprop="description" content="" />
	<meta property="og:description" content="" />
	<meta name="twitter:description" content="" />

	<base href="https://umio-yasuno.github.io/posts/2019/11/08/3rd-3cpu/">
	<link rel="canonical" href="https://umio-yasuno.github.io/posts/2019/11/08/3rd-3cpu/" itemprop="url" /> 
	<meta name="url" content="https://umio-yasuno.github.io/posts/2019/11/08/3rd-3cpu/" />
	<meta name="twitter:url" content="https://umio-yasuno.github.io/posts/2019/11/08/3rd-3cpu/" /> 
	<meta property="og:url" content="https://umio-yasuno.github.io/posts/2019/11/08/3rd-3cpu/" />

	<meta name="author" content="Umio Yasuo" />

	<meta name="keywords" content=" Ryzen, Threadripper, Athlon" />

	<meta name="robots" content="index,follow" />
	<meta name="googlebot" content="index,follow" />

	

	<link rel="preload" href="https://umio-yasuno.github.io/css/lain.min.css" as="style" importance="high">
	<link rel="preload" href="https://umio-yasuno.github.io/css/animation.min.css" as="style" importance="high">

	<link rel="stylesheet" href="https://umio-yasuno.github.io/css/lain.min.css">
	<link rel="stylesheet" href="https://umio-yasuno.github.io/css/animation.min.css">
	</head>
    <body>
<h1><span class="title"><a href="https://umio-yasuno.github.io/">Coelacanth&#39;s Dream</a><span class="blink">_</span></span></h1>
<article class="text">

		<h2><span class="page-title">3950X &amp; 3000G &amp; 3rd Threadripper  </span></h2>
			<p>既に各メディアが報じてるいるため、詳細は省く。<br />
ThreadRipperは32C/64Tまで、3950Xと一緒に2019-11-25発売、<br />
Athlon 3000Gは2019-11-19発売、くらい。</p>

<p>さて、個人的に気になるのが3rd ThreadRipperのIODとTRX40チップセットの中身だが、<br />
とりあえず後者はスペックから推測してX570(cIOD 12nm)だと思う。</p>

<table>
<thead>
<tr>
<th align="left"></th>
<th align="center">&mdash;TRX40&mdash;</th>
<th align="center">&mdash;X570&mdash;</th>
</tr>
</thead>

<tbody>
<tr>
<td align="left">PCIe</td>
<td align="center">Gen4</td>
<td align="center">Gen4</td>
</tr>

<tr>
<td align="left">Chipset Uplink</td>
<td align="center">x8</td>
<td align="center">x4</td>
</tr>

<tr>
<td align="left">PCIe Lanes</td>
<td align="center">x8</td>
<td align="center">x8</td>
</tr>

<tr>
<td align="left">Flexible Lanes</td>
<td align="center">x8</td>
<td align="center">x8</td>
</tr>

<tr>
<td align="left">Total PCIe Lanes</td>
<td align="center">x24</td>
<td align="center">x20</td>
</tr>

<tr>
<td align="left">SATA 6Gbps Ports</td>
<td align="center">4</td>
<td align="center">4</td>
</tr>

<tr>
<td align="left">USB 2.0 Ports</td>
<td align="center">4</td>
<td align="center">4</td>
</tr>

<tr>
<td align="left">USB 3.2 Gen 2 Ports</td>
<td align="center">8</td>
<td align="center">8</td>
</tr>
</tbody>
</table>

<p><br>
このように大体一致する。<br />
少し飛ばして下の表を見てもらえるとわかるが、cIODには24レーンあるため、X570では使わなかった4レーンをTRX40ではCPUとの接続に追加したのだろう。<br />
ちらと聞いた話ではこの4レーンを追加するために後方互換性を失ったとか。<br />
保ったところで、チップセット側でNVMe RAIDをした時に帯域が不足してるのは目に見えているため正しい判断ではあったのだろう。<br />
問題はユーザーがそれを受け入れるか否かだが。</p>

<p>一応CPU側からのI/Oもまとめておく。</p>

<table>
<thead>
<tr>
<th align="left"></th>
<th align="center">&mdash;3rd TR&mdash;</th>
<th align="center">&mdash;3rd RY&mdash;</th>
</tr>
</thead>

<tbody>
<tr>
<td align="left">PCIe</td>
<td align="center">Gen4</td>
<td align="center">Gen4</td>
</tr>

<tr>
<td align="left">Chipset Downlink</td>
<td align="center">x8</td>
<td align="center">x4</td>
</tr>

<tr>
<td align="left">PCIe Lanes</td>
<td align="center">x48</td>
<td align="center">x16</td>
</tr>

<tr>
<td align="left">Flexible Lanes</td>
<td align="center">x8</td>
<td align="center">x4</td>
</tr>

<tr>
<td align="left">Total PCIe Lanes</td>
<td align="center">x64</td>
<td align="center">x24</td>
</tr>

<tr>
<td align="left">USB 3.2 Gen 2 Ports</td>
<td align="center">4</td>
<td align="center">4</td>
</tr>
</tbody>
</table>

<p>(ニュースサイトの44レーンという数字に合わせたが、<br />
<a href="https://www.amd.com/en/press-releases/2019-11-07-amd-introduces-world-s-most-powerful-16-core-consumer-desktop-processor" target="_blank">AMD Introduces World’s Most Powerful 16-core Consumer Desktop Processor, the AMD Ryzen™ 9 3950X</a><br />
一番下にある表のX570の High-Speed Platform Lanes の40レーンというのと、<br />
<a href="https://www.amd.com/en/products/chipsets-am4" target="_blank">chipsets-am4 - AMD</a><br />
この画像を見るに、<br />
<a href="https://ascii.jp/elem/000/001/886/1886862/img.html" target="_blank">第3世代RyzenとNAVIで追加された新機能　AMD CPU/GPUロードマップ - ASCII.jp</a><br />
48レーン（内8レーンはチップセットとの接続）かもしれない。<br />
確証はないが。<br />
X570 M/BでCPUからx4 NVMeを2つ引き出してるものを見つけられなかったため、<br />
私の思い違いか仕様変更か単にチップセットから引き出す方が簡単なのか)<br />
<br>
そして前者のIODだが、<br />
AMD公式の動画を見た所、大きさからしてIODはRomeと同じsIODと思われる。<br />
<img src="https://umio-yasuno.github.io/image/2019/11/08/3rd-tr-package.webp" alt="3rd-tr-package" /><br />
<a href="https://youtu.be/JFd-UodssUc" target="_blank">https://youtu.be/JFd-UodssUc</a></p>

<p>専用設計にしなかったのは、追加の設計コストがsIODのトランジスタ数 8.34B、416mm2の生産コストを上回ったのだろうか。<br />
一部の不良のあるsIODを救済するという面もあるかもしれない。<br />
一番の理由は64C/128Tの製品を出すつもりがあるからかもしれないが。<br />
64Core製品がThreadripperの枠であることは、ARCTICのクーラーからわかっている。<br />
<a href="https://www.guru3d.com/news-story/arctic-launches-freezer-50-tr-argb-cpu-cooler-for-ryzen-threadripper.html" target="_blank">Updated: ARCTIC Freezer 50 Packaging mentions 64-core Threadripper support - Guru3d</a><br />
ただ公式サイトを確認した所、その表記は見られなくなっており、32Coresとだけ記述されている。<br />
<a href="https://www2.arctic.ac/freezer50tr/specifications/" target="_blank">Freezer 50 TR - ARCTIC</a></p>

<p>ちなみにRomeの構造はこのようになっている。<br />
<img src="https://umio-yasuno.github.io/image/2019/11/08/rome-diagram.webp" alt="Rome" />
<a href="https://www.slideshare.net/AMD/the-path-to-zen-2" target="_blank">The Path to Zen2 - SlideShare</a></p>

<p>2つのCCDがまとめて接続されてるように見えるが、そうではないらしい。<br />
<a href="https://news.mynavi.jp/article/20190819-879251/" target="_blank">AMD 第2世代EPYCプロセッサの実態を紐解く - 構造・性能・普及状況【Deep Dive】 - マイナビニュース</a></p>

<p>ベンチマーク解禁がいつとなるかはわからないが、買う気も予算もさらさらない私はCascadelake-Xとの対戦をゆったり待つとする。</p>

<footer>
	<hr>
		
	
			<a href="https://umio-yasuno.github.io/tags" target="_blank">Tags</a>:
		
			<a href="https://umio-yasuno.github.io/tags/ryzen" target="_blank">Ryzen</a>
		
			<a href="https://umio-yasuno.github.io/tags/threadripper" target="_blank">Threadripper</a>
		
			<a href="https://umio-yasuno.github.io/tags/athlon" target="_blank">Athlon</a>
		
	<br>
		<a href="https://umio-yasuno.github.io/categories" target="_blank">Categories:</a>: 
		
			<a href="https://umio-yasuno.github.io/categories/hardware" target="_blank">Hardware</a>
		
			<a href="https://umio-yasuno.github.io/categories/amd" target="_blank">AMD</a>
		
			<a href="https://umio-yasuno.github.io/categories/cpu" target="_blank">CPU</a>
		
			<a href="https://umio-yasuno.github.io/categories/apu" target="_blank">APU</a>
		
	<br>
		Lastmod: Nov 13, 04:05<br>
	
	
		Author: Umio Yasuo
	
	
	
		<br><a href="https://umio-yasuno.github.io/image/mail.webp" target="_blank">Email</a>
	
	<br><br><br>
</footer>

		</article>
		<span class="lace"></span> 
    </body>
</html>
