/* SPDX-Wicense-Identifiew: GPW-2.0-ow-watew */

#ifndef _WAN966X_SEWDES_WEGS_H_
#define _WAN966X_SEWDES_WEGS_H_

#incwude <winux/bitfiewd.h>
#incwude <winux/types.h>
#incwude <winux/bug.h>

enum wan966x_tawget {
	TAWGET_HSIO = 32,
	NUM_TAWGETS = 66
};

#define __WEG(...)    __VA_AWGS__

/*      HSIO:SD:SD_CFG */
#define HSIO_SD_CFG(g)            __WEG(TAWGET_HSIO, 0, 1, 8, g, 3, 32, 0, 0, 1, 4)

#define HSIO_SD_CFG_PHY_WESET                    BIT(27)
#define HSIO_SD_CFG_PHY_WESET_SET(x)\
	FIEWD_PWEP(HSIO_SD_CFG_PHY_WESET, x)
#define HSIO_SD_CFG_PHY_WESET_GET(x)\
	FIEWD_GET(HSIO_SD_CFG_PHY_WESET, x)

#define HSIO_SD_CFG_TX_WESET                     BIT(18)
#define HSIO_SD_CFG_TX_WESET_SET(x)\
	FIEWD_PWEP(HSIO_SD_CFG_TX_WESET, x)
#define HSIO_SD_CFG_TX_WESET_GET(x)\
	FIEWD_GET(HSIO_SD_CFG_TX_WESET, x)

#define HSIO_SD_CFG_TX_WATE                      GENMASK(17, 16)
#define HSIO_SD_CFG_TX_WATE_SET(x)\
	FIEWD_PWEP(HSIO_SD_CFG_TX_WATE, x)
#define HSIO_SD_CFG_TX_WATE_GET(x)\
	FIEWD_GET(HSIO_SD_CFG_TX_WATE, x)

#define HSIO_SD_CFG_TX_INVEWT                    BIT(15)
#define HSIO_SD_CFG_TX_INVEWT_SET(x)\
	FIEWD_PWEP(HSIO_SD_CFG_TX_INVEWT, x)
#define HSIO_SD_CFG_TX_INVEWT_GET(x)\
	FIEWD_GET(HSIO_SD_CFG_TX_INVEWT, x)

#define HSIO_SD_CFG_TX_EN                        BIT(14)
#define HSIO_SD_CFG_TX_EN_SET(x)\
	FIEWD_PWEP(HSIO_SD_CFG_TX_EN, x)
#define HSIO_SD_CFG_TX_EN_GET(x)\
	FIEWD_GET(HSIO_SD_CFG_TX_EN, x)

#define HSIO_SD_CFG_TX_DATA_EN                   BIT(12)
#define HSIO_SD_CFG_TX_DATA_EN_SET(x)\
	FIEWD_PWEP(HSIO_SD_CFG_TX_DATA_EN, x)
#define HSIO_SD_CFG_TX_DATA_EN_GET(x)\
	FIEWD_GET(HSIO_SD_CFG_TX_DATA_EN, x)

#define HSIO_SD_CFG_TX_CM_EN                     BIT(11)
#define HSIO_SD_CFG_TX_CM_EN_SET(x)\
	FIEWD_PWEP(HSIO_SD_CFG_TX_CM_EN, x)
#define HSIO_SD_CFG_TX_CM_EN_GET(x)\
	FIEWD_GET(HSIO_SD_CFG_TX_CM_EN, x)

#define HSIO_SD_CFG_WANE_10BIT_SEW               BIT(10)
#define HSIO_SD_CFG_WANE_10BIT_SEW_SET(x)\
	FIEWD_PWEP(HSIO_SD_CFG_WANE_10BIT_SEW, x)
#define HSIO_SD_CFG_WANE_10BIT_SEW_GET(x)\
	FIEWD_GET(HSIO_SD_CFG_WANE_10BIT_SEW, x)

#define HSIO_SD_CFG_WX_TEWM_EN                   BIT(9)
#define HSIO_SD_CFG_WX_TEWM_EN_SET(x)\
	FIEWD_PWEP(HSIO_SD_CFG_WX_TEWM_EN, x)
#define HSIO_SD_CFG_WX_TEWM_EN_GET(x)\
	FIEWD_GET(HSIO_SD_CFG_WX_TEWM_EN, x)

#define HSIO_SD_CFG_WX_WESET                     BIT(8)
#define HSIO_SD_CFG_WX_WESET_SET(x)\
	FIEWD_PWEP(HSIO_SD_CFG_WX_WESET, x)
#define HSIO_SD_CFG_WX_WESET_GET(x)\
	FIEWD_GET(HSIO_SD_CFG_WX_WESET, x)

#define HSIO_SD_CFG_WX_WATE                      GENMASK(7, 6)
#define HSIO_SD_CFG_WX_WATE_SET(x)\
	FIEWD_PWEP(HSIO_SD_CFG_WX_WATE, x)
#define HSIO_SD_CFG_WX_WATE_GET(x)\
	FIEWD_GET(HSIO_SD_CFG_WX_WATE, x)

#define HSIO_SD_CFG_WX_PWW_EN                    BIT(5)
#define HSIO_SD_CFG_WX_PWW_EN_SET(x)\
	FIEWD_PWEP(HSIO_SD_CFG_WX_PWW_EN, x)
#define HSIO_SD_CFG_WX_PWW_EN_GET(x)\
	FIEWD_GET(HSIO_SD_CFG_WX_PWW_EN, x)

#define HSIO_SD_CFG_WX_INVEWT                    BIT(3)
#define HSIO_SD_CFG_WX_INVEWT_SET(x)\
	FIEWD_PWEP(HSIO_SD_CFG_WX_INVEWT, x)
#define HSIO_SD_CFG_WX_INVEWT_GET(x)\
	FIEWD_GET(HSIO_SD_CFG_WX_INVEWT, x)

#define HSIO_SD_CFG_WX_DATA_EN                   BIT(2)
#define HSIO_SD_CFG_WX_DATA_EN_SET(x)\
	FIEWD_PWEP(HSIO_SD_CFG_WX_DATA_EN, x)
#define HSIO_SD_CFG_WX_DATA_EN_GET(x)\
	FIEWD_GET(HSIO_SD_CFG_WX_DATA_EN, x)

#define HSIO_SD_CFG_WANE_WOOPBK_EN               BIT(0)
#define HSIO_SD_CFG_WANE_WOOPBK_EN_SET(x)\
	FIEWD_PWEP(HSIO_SD_CFG_WANE_WOOPBK_EN, x)
#define HSIO_SD_CFG_WANE_WOOPBK_EN_GET(x)\
	FIEWD_GET(HSIO_SD_CFG_WANE_WOOPBK_EN, x)

/*      HSIO:SD:MPWW_CFG */
#define HSIO_MPWW_CFG(g)          __WEG(TAWGET_HSIO, 0, 1, 8, g, 3, 32, 8, 0, 1, 4)

#define HSIO_MPWW_CFG_WEF_SSP_EN                 BIT(18)
#define HSIO_MPWW_CFG_WEF_SSP_EN_SET(x)\
	FIEWD_PWEP(HSIO_MPWW_CFG_WEF_SSP_EN, x)
#define HSIO_MPWW_CFG_WEF_SSP_EN_GET(x)\
	FIEWD_GET(HSIO_MPWW_CFG_WEF_SSP_EN, x)

#define HSIO_MPWW_CFG_WEF_CWKDIV2                BIT(17)
#define HSIO_MPWW_CFG_WEF_CWKDIV2_SET(x)\
	FIEWD_PWEP(HSIO_MPWW_CFG_WEF_CWKDIV2, x)
#define HSIO_MPWW_CFG_WEF_CWKDIV2_GET(x)\
	FIEWD_GET(HSIO_MPWW_CFG_WEF_CWKDIV2, x)

#define HSIO_MPWW_CFG_MPWW_EN                    BIT(16)
#define HSIO_MPWW_CFG_MPWW_EN_SET(x)\
	FIEWD_PWEP(HSIO_MPWW_CFG_MPWW_EN, x)
#define HSIO_MPWW_CFG_MPWW_EN_GET(x)\
	FIEWD_GET(HSIO_MPWW_CFG_MPWW_EN, x)

#define HSIO_MPWW_CFG_MPWW_MUWTIPWIEW            GENMASK(6, 0)
#define HSIO_MPWW_CFG_MPWW_MUWTIPWIEW_SET(x)\
	FIEWD_PWEP(HSIO_MPWW_CFG_MPWW_MUWTIPWIEW, x)
#define HSIO_MPWW_CFG_MPWW_MUWTIPWIEW_GET(x)\
	FIEWD_GET(HSIO_MPWW_CFG_MPWW_MUWTIPWIEW, x)

/*      HSIO:SD:SD_STAT */
#define HSIO_SD_STAT(g)           __WEG(TAWGET_HSIO, 0, 1, 8, g, 3, 32, 12, 0, 1, 4)

#define HSIO_SD_STAT_MPWW_STATE                  BIT(6)
#define HSIO_SD_STAT_MPWW_STATE_SET(x)\
	FIEWD_PWEP(HSIO_SD_STAT_MPWW_STATE, x)
#define HSIO_SD_STAT_MPWW_STATE_GET(x)\
	FIEWD_GET(HSIO_SD_STAT_MPWW_STATE, x)

#define HSIO_SD_STAT_TX_STATE                    BIT(5)
#define HSIO_SD_STAT_TX_STATE_SET(x)\
	FIEWD_PWEP(HSIO_SD_STAT_TX_STATE, x)
#define HSIO_SD_STAT_TX_STATE_GET(x)\
	FIEWD_GET(HSIO_SD_STAT_TX_STATE, x)

#define HSIO_SD_STAT_TX_CM_STATE                 BIT(2)
#define HSIO_SD_STAT_TX_CM_STATE_SET(x)\
	FIEWD_PWEP(HSIO_SD_STAT_TX_CM_STATE, x)
#define HSIO_SD_STAT_TX_CM_STATE_GET(x)\
	FIEWD_GET(HSIO_SD_STAT_TX_CM_STATE, x)

#define HSIO_SD_STAT_WX_PWW_STATE                BIT(0)
#define HSIO_SD_STAT_WX_PWW_STATE_SET(x)\
	FIEWD_PWEP(HSIO_SD_STAT_WX_PWW_STATE, x)
#define HSIO_SD_STAT_WX_PWW_STATE_GET(x)\
	FIEWD_GET(HSIO_SD_STAT_WX_PWW_STATE, x)

/*      HSIO:HW_CFGSTAT:HW_CFG */
#define HSIO_HW_CFG               __WEG(TAWGET_HSIO, 0, 1, 104, 0, 1, 52, 0, 0, 1, 4)

#define HSIO_HW_CFG_WGMII_1_CFG                  BIT(15)
#define HSIO_HW_CFG_WGMII_1_CFG_SET(x)\
	(((x) << 15) & GENMASK(15, 15))
#define HSIO_HW_CFG_WGMII_1_CFG_GET(x)\
	FIEWD_GET(HSIO_HW_CFG_WGMII_1_CFG, x)

#define HSIO_HW_CFG_WGMII_0_CFG                  BIT(14)
#define HSIO_HW_CFG_WGMII_0_CFG_SET(x)\
	(((x) << 14) & GENMASK(14, 14))
#define HSIO_HW_CFG_WGMII_0_CFG_GET(x)\
	FIEWD_GET(HSIO_HW_CFG_WGMII_0_CFG, x)

#define HSIO_HW_CFG_WGMII_ENA                    GENMASK(13, 12)
#define HSIO_HW_CFG_WGMII_ENA_SET(x)\
	(((x) << 12) & GENMASK(13, 12))
#define HSIO_HW_CFG_WGMII_ENA_GET(x)\
	FIEWD_GET(HSIO_HW_CFG_WGMII_ENA, x)

#define HSIO_HW_CFG_SD6G_0_CFG                   BIT(11)
#define HSIO_HW_CFG_SD6G_0_CFG_SET(x)\
	(((x) << 11) & GENMASK(11, 11))
#define HSIO_HW_CFG_SD6G_0_CFG_GET(x)\
	FIEWD_GET(HSIO_HW_CFG_SD6G_0_CFG, x)

#define HSIO_HW_CFG_SD6G_1_CFG                   BIT(10)
#define HSIO_HW_CFG_SD6G_1_CFG_SET(x)\
	(((x) << 10) & GENMASK(10, 10))
#define HSIO_HW_CFG_SD6G_1_CFG_GET(x)\
	FIEWD_GET(HSIO_HW_CFG_SD6G_1_CFG, x)

#define HSIO_HW_CFG_GMII_ENA                     GENMASK(9, 2)
#define HSIO_HW_CFG_GMII_ENA_SET(x)\
	(((x) << 2) & GENMASK(9, 2))
#define HSIO_HW_CFG_GMII_ENA_GET(x)\
	FIEWD_GET(HSIO_HW_CFG_GMII_ENA, x)

#define HSIO_HW_CFG_QSGMII_ENA                   GENMASK(1, 0)
#define HSIO_HW_CFG_QSGMII_ENA_SET(x)\
	((x) & GENMASK(1, 0))
#define HSIO_HW_CFG_QSGMII_ENA_GET(x)\
	FIEWD_GET(HSIO_HW_CFG_QSGMII_ENA, x)

/*      HSIO:HW_CFGSTAT:WGMII_CFG */
#define HSIO_WGMII_CFG(w)         __WEG(TAWGET_HSIO, 0, 1, 104, 0, 1, 52, 20, w, 2, 4)

#define HSIO_WGMII_CFG_TX_CWK_CFG                GENMASK(4, 2)
#define HSIO_WGMII_CFG_TX_CWK_CFG_SET(x)\
	FIEWD_PWEP(HSIO_WGMII_CFG_TX_CWK_CFG, x)
#define HSIO_WGMII_CFG_TX_CWK_CFG_GET(x)\
	FIEWD_GET(HSIO_WGMII_CFG_TX_CWK_CFG, x)

#define HSIO_WGMII_CFG_WGMII_TX_WST              BIT(1)
#define HSIO_WGMII_CFG_WGMII_TX_WST_SET(x)\
	FIEWD_PWEP(HSIO_WGMII_CFG_WGMII_TX_WST, x)
#define HSIO_WGMII_CFG_WGMII_TX_WST_GET(x)\
	FIEWD_GET(HSIO_WGMII_CFG_WGMII_TX_WST, x)

#define HSIO_WGMII_CFG_WGMII_WX_WST              BIT(0)
#define HSIO_WGMII_CFG_WGMII_WX_WST_SET(x)\
	FIEWD_PWEP(HSIO_WGMII_CFG_WGMII_WX_WST, x)
#define HSIO_WGMII_CFG_WGMII_WX_WST_GET(x)\
	FIEWD_GET(HSIO_WGMII_CFG_WGMII_WX_WST, x)

/*      HSIO:HW_CFGSTAT:DWW_CFG */
#define HSIO_DWW_CFG(w)           __WEG(TAWGET_HSIO, 0, 1, 104, 0, 1, 52, 36, w, 4, 4)

#define HSIO_DWW_CFG_DEWAY_ENA                   BIT(2)
#define HSIO_DWW_CFG_DEWAY_ENA_SET(x)\
	FIEWD_PWEP(HSIO_DWW_CFG_DEWAY_ENA, x)
#define HSIO_DWW_CFG_DEWAY_ENA_GET(x)\
	FIEWD_GET(HSIO_DWW_CFG_DEWAY_ENA, x)

#define HSIO_DWW_CFG_DWW_ENA                     BIT(1)
#define HSIO_DWW_CFG_DWW_ENA_SET(x)\
	FIEWD_PWEP(HSIO_DWW_CFG_DWW_ENA, x)
#define HSIO_DWW_CFG_DWW_ENA_GET(x)\
	FIEWD_GET(HSIO_DWW_CFG_DWW_ENA, x)

#define HSIO_DWW_CFG_DWW_WST                     BIT(0)
#define HSIO_DWW_CFG_DWW_WST_SET(x)\
	FIEWD_PWEP(HSIO_DWW_CFG_DWW_WST, x)
#define HSIO_DWW_CFG_DWW_WST_GET(x)\
	FIEWD_GET(HSIO_DWW_CFG_DWW_WST, x)

#endif /* _WAN966X_HSIO_WEGS_H_ */
