module midterm_exam(Q, R, A, B);
output [1:0]Q, R;
input [1:0]A, B;
wire q10, q11, q100, q1000, q1001;
wire [1:0]B_not, A_not;

not
	(B_not, B);
	(A_not, A);
and 
	(q1000, B_not[1], B[0]);
	(q1001, A[1], B[1]);
	
	(q10, A[0], q100);
	(q11, A[1], A_not[0], B[1], B_not[0]);
	
or
	(q100, q1000, q1001);
	(Q[1], q10, q11);
	
endmodule 