[
  {
    "class":"firrtl.transforms.DedupedResult",
    "original":"~Mux4|Mux2",
    "duplicate":"~Mux4|Mux4/mux1:Mux2",
    "index":0.0
  },
  {
    "class":"firrtl.transforms.DedupedResult",
    "original":"~Mux4|Mux2_1",
    "duplicate":"~Mux4|Mux4/mux2:Mux2",
    "index":0.3333333333333333
  },
  {
    "class":"firrtl.transforms.DedupedResult",
    "original":"~Mux4|Mux2_2",
    "duplicate":"~Mux4|Mux4/mux3:Mux2",
    "index":0.6666666666666666
  },
  {
    "class":"firrtl.EmitCircuitAnnotation",
    "emitter":"firrtl.VerilogEmitter"
  },
  {
    "class":"firrtl.transforms.BlackBoxTargetDirAnno",
    "targetDir":"generated/horie/CombinationalCircuit/Mux4"
  },
  {
    "class":"firrtl.transforms.CombinationalPath",
    "sink":"~Mux4|Mux4>io_out",
    "sources":[
      "~Mux4|Mux4>io_selector",
      "~Mux4|Mux4>io_in_0",
      "~Mux4|Mux4>io_in_1",
      "~Mux4|Mux4>io_in_2",
      "~Mux4|Mux4>io_in_3"
    ]
  }
]