digraph "CFG for '_Z28HydroComputedUy_CUDA3_kernelPfS_S_S_S_S_S_S_S_S_fiiii' function" {
	label="CFG for '_Z28HydroComputedUy_CUDA3_kernelPfS_S_S_S_S_S_S_S_S_fiiii' function";

	Node0x5b8c0f0 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%15:\l  %16 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !4\l  %17 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %18 = tail call i32 @llvm.amdgcn.workgroup.id.y()\l  %19 = shl i32 %17, 6\l  %20 = add i32 %19, %16\l  %21 = mul i32 %18, 40960\l  %22 = add i32 %20, %21\l  %23 = icmp slt i32 %22, 2\l  %24 = add nsw i32 %11, -3\l  %25 = icmp sgt i32 %22, %24\l  %26 = select i1 %23, i1 true, i1 %25\l  br i1 %26, label %95, label %27\l|{<s0>T|<s1>F}}"];
	Node0x5b8c0f0:s0 -> Node0x5b8ed80;
	Node0x5b8c0f0:s1 -> Node0x5b8ee10;
	Node0x5b8ee10 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f59c7d70",label="{%27:\l27:                                               \l  %28 = mul i32 %13, %12\l  %29 = sdiv i32 %22, %28\l  %30 = mul i32 %28, %29\l  %31 = sub nsw i32 %22, %30\l  %32 = sdiv i32 %31, %13\l  %33 = sub i32 %29, %32\l  %34 = mul i32 %33, %13\l  %35 = add i32 %34, %31\l  %36 = mul nsw i32 %35, %12\l  %37 = add nsw i32 %36, %32\l  %38 = add nuw nsw i32 %22, 1\l  %39 = sdiv i32 %38, %28\l  %40 = mul i32 %28, %39\l  %41 = sub nsw i32 %38, %40\l  %42 = sdiv i32 %41, %13\l  %43 = sub i32 %39, %42\l  %44 = mul i32 %43, %13\l  %45 = add i32 %44, %41\l  %46 = mul nsw i32 %45, %12\l  %47 = add nsw i32 %46, %42\l  %48 = sext i32 %37 to i64\l  %49 = getelementptr inbounds float, float addrspace(1)* %0, i64 %48\l  %50 = load float, float addrspace(1)* %49, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  %51 = sext i32 %47 to i64\l  %52 = getelementptr inbounds float, float addrspace(1)* %0, i64 %51\l  %53 = load float, float addrspace(1)* %52, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  %54 = fsub contract float %50, %53\l  %55 = fmul contract float %54, %10\l  %56 = getelementptr inbounds float, float addrspace(1)* %5, i64 %48\l  %57 = load float, float addrspace(1)* %56, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  %58 = fadd contract float %57, %55\l  store float %58, float addrspace(1)* %56, align 4, !tbaa !5\l  %59 = getelementptr inbounds float, float addrspace(1)* %1, i64 %48\l  %60 = load float, float addrspace(1)* %59, align 4, !tbaa !5\l  %61 = getelementptr inbounds float, float addrspace(1)* %1, i64 %51\l  %62 = load float, float addrspace(1)* %61, align 4, !tbaa !5\l  %63 = fsub contract float %60, %62\l  %64 = fmul contract float %63, %10\l  %65 = getelementptr inbounds float, float addrspace(1)* %6, i64 %48\l  %66 = load float, float addrspace(1)* %65, align 4, !tbaa !5\l  %67 = fadd contract float %66, %64\l  store float %67, float addrspace(1)* %65, align 4, !tbaa !5\l  %68 = getelementptr inbounds float, float addrspace(1)* %2, i64 %48\l  %69 = load float, float addrspace(1)* %68, align 4, !tbaa !5\l  %70 = getelementptr inbounds float, float addrspace(1)* %2, i64 %51\l  %71 = load float, float addrspace(1)* %70, align 4, !tbaa !5\l  %72 = fsub contract float %69, %71\l  %73 = fmul contract float %72, %10\l  %74 = getelementptr inbounds float, float addrspace(1)* %7, i64 %48\l  %75 = load float, float addrspace(1)* %74, align 4, !tbaa !5\l  %76 = fadd contract float %75, %73\l  store float %76, float addrspace(1)* %74, align 4, !tbaa !5\l  %77 = getelementptr inbounds float, float addrspace(1)* %3, i64 %48\l  %78 = load float, float addrspace(1)* %77, align 4, !tbaa !5\l  %79 = getelementptr inbounds float, float addrspace(1)* %3, i64 %51\l  %80 = load float, float addrspace(1)* %79, align 4, !tbaa !5\l  %81 = fsub contract float %78, %80\l  %82 = fmul contract float %81, %10\l  %83 = getelementptr inbounds float, float addrspace(1)* %8, i64 %48\l  %84 = load float, float addrspace(1)* %83, align 4, !tbaa !5\l  %85 = fadd contract float %84, %82\l  store float %85, float addrspace(1)* %83, align 4, !tbaa !5\l  %86 = getelementptr inbounds float, float addrspace(1)* %4, i64 %48\l  %87 = load float, float addrspace(1)* %86, align 4, !tbaa !5\l  %88 = getelementptr inbounds float, float addrspace(1)* %4, i64 %51\l  %89 = load float, float addrspace(1)* %88, align 4, !tbaa !5\l  %90 = fsub contract float %87, %89\l  %91 = fmul contract float %90, %10\l  %92 = getelementptr inbounds float, float addrspace(1)* %9, i64 %48\l  %93 = load float, float addrspace(1)* %92, align 4, !tbaa !5\l  %94 = fadd contract float %93, %91\l  store float %94, float addrspace(1)* %92, align 4, !tbaa !5\l  br label %95\l}"];
	Node0x5b8ee10 -> Node0x5b8ed80;
	Node0x5b8ed80 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%95:\l95:                                               \l  ret void\l}"];
}
