Fitter report for Gambling_Tec
Thu Jun 19 21:30:56 2025
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Routing Usage Summary
 26. I/O Rules Summary
 27. I/O Rules Details
 28. I/O Rules Matrix
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Thu Jun 19 21:30:56 2025       ;
; Quartus Prime Version           ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                   ; Gambling_Tec                                ;
; Top-level Entity Name           ; Gambling_Tec                                ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSXFC6D6F31C6                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 2,425 / 41,910 ( 6 % )                      ;
; Total registers                 ; 3240                                        ;
; Total pins                      ; 75 / 499 ( 15 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 1,408 / 5,662,720 ( < 1 % )                 ;
; Total RAM Blocks                ; 1 / 553 ( < 1 % )                           ;
; Total DSP Blocks                ; 0 / 112 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0 / 9 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 9 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 9 ( 0 % )                               ;
; Total HSSI PMA TX Serializers   ; 0 / 9 ( 0 % )                               ;
; Total PLLs                      ; 0 / 15 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSXFC6D6F31C6                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.22        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   7.3%      ;
;     Processor 3            ;   7.2%      ;
;     Processor 4            ;   7.2%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                            ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                          ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; clk~inputCLKENA0                                                                                                                                                                                                                                                                                                                ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; CPU:process|Register:PC_Register|Q[11]                                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPU:process|Register:PC_Register|Q[11]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; CPU:process|Register:PC_Register|Q[13]                                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPU:process|Register:PC_Register|Q[13]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; CPU:process|Register:PC_Register|Q[16]                                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPU:process|Register:PC_Register|Q[16]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; CPU:process|Register:PC_Register|Q[21]                                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPU:process|Register:PC_Register|Q[21]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; CPU:process|Register:PC_Register|Q[27]                                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPU:process|Register:PC_Register|Q[27]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; CPU:process|Register:PC_Register|Q[30]                                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPU:process|Register:PC_Register|Q[30]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Ps2_Key:ps2_inst|debounce:db|counter[19]                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Ps2_Key:ps2_inst|debounce:db|counter[19]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Ps2_Key:ps2_inst|timeout_active                                                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Ps2_Key:ps2_inst|timeout_active~DUPLICATE                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Ps2_Key:ps2_inst|timeout_counter[1]                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Ps2_Key:ps2_inst|timeout_counter[1]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Ps2_Key:ps2_inst|timeout_counter[15]                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Ps2_Key:ps2_inst|timeout_counter[15]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Ps2_Key:ps2_inst|timeout_counter[17]                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Ps2_Key:ps2_inst|timeout_counter[17]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Ps2_Key:ps2_inst|timeout_counter[22]                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Ps2_Key:ps2_inst|timeout_counter[22]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Ps2_Key:ps2_inst|timeout_counter[29]                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Ps2_Key:ps2_inst|timeout_counter[29]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Vga_Controller:vga_control|Counter:count_x|Q[2]                                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Vga_Controller:vga_control|Counter:count_x|Q[2]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Vga_Controller:vga_control|Counter:count_x|Q[8]                                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Vga_Controller:vga_control|Counter:count_x|Q[8]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Vga_Controller:vga_control|Counter:count_y|Q[2]                                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Vga_Controller:vga_control|Counter:count_y|Q[2]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Vga_Controller:vga_control|Counter:count_y|Q[3]                                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Vga_Controller:vga_control|Counter:count_y|Q[3]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[7] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[7]~DUPLICATE ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]~DUPLICATE ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[5]                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[5]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[0]                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[0]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[11]                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[11]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[0]                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[0]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[5]                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[5]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[0]                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[0]~DUPLICATE                                               ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[14]                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[14]~DUPLICATE                                              ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[0]                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[0]~DUPLICATE                                                                           ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated|counter_reg_bit[6]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated|counter_reg_bit[6]~DUPLICATE                                                        ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|counter_reg_bit[1]                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|counter_reg_bit[1]~DUPLICATE                                              ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|counter_reg_bit[2]                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|counter_reg_bit[2]~DUPLICATE                                              ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated|counter_reg_bit[0]                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated|counter_reg_bit[0]~DUPLICATE                                                 ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                        ;
+--------------+----------------+--------------+------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+------------+---------------+----------------+
; Location     ;                ;              ; rst        ; PIN_Y27       ; QSF Assignment ;
; I/O Standard ; Gambling_Tec   ;              ; B          ; 3.3-V LVCMOS  ; QSF Assignment ;
; I/O Standard ; Gambling_Tec   ;              ; G          ; 3.3-V LVCMOS  ; QSF Assignment ;
; I/O Standard ; Gambling_Tec   ;              ; R          ; 3.3-V LVCMOS  ; QSF Assignment ;
; I/O Standard ; Gambling_Tec   ;              ; mem_key    ; 3.3-V LVCMOS  ; QSF Assignment ;
; I/O Standard ; Gambling_Tec   ;              ; rst        ; 3.3-V LVCMOS  ; QSF Assignment ;
+--------------+----------------+--------------+------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 6805 ) ; 0.00 % ( 0 / 6805 )        ; 0.00 % ( 0 / 6805 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 6805 ) ; 0.00 % ( 0 / 6805 )        ; 0.00 % ( 0 / 6805 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 5980 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 182 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 634 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 9 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/josee/CE3201_PF/output_files/Gambling_Tec.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2,425 / 41,910        ; 6 %   ;
; ALMs needed [=A-B+C]                                        ; 2,425                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 3,196 / 41,910        ; 8 %   ;
;         [a] ALMs used for LUT logic and registers           ; 514                   ;       ;
;         [b] ALMs used for LUT logic                         ; 1,712                 ;       ;
;         [c] ALMs used for registers                         ; 970                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 782 / 41,910          ; 2 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 11 / 41,910           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 8                     ;       ;
;         [c] Due to LAB input limits                         ; 3                     ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 443 / 4,191           ; 11 %  ;
;     -- Logic LABs                                           ; 443                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 3,431                 ;       ;
;     -- 7 input functions                                    ; 28                    ;       ;
;     -- 6 input functions                                    ; 1,230                 ;       ;
;     -- 5 input functions                                    ; 382                   ;       ;
;     -- 4 input functions                                    ; 333                   ;       ;
;     -- <=3 input functions                                  ; 1,458                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 1,117                 ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 3,240                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 2,967 / 83,820        ; 4 %   ;
;         -- Secondary logic registers                        ; 273 / 83,820          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 3,206                 ;       ;
;         -- Routing optimization registers                   ; 34                    ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 75 / 499              ; 15 %  ;
;     -- Clock pins                                           ; 2 / 11                ; 18 %  ;
;     -- Dedicated input pins                                 ; 3 / 39                ; 8 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 1 / 553               ; < 1 % ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 1,408 / 5,662,720     ; < 1 % ;
; Total block memory implementation bits                      ; 10,240 / 5,662,720    ; < 1 % ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 112               ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global signals                                              ; 1                     ;       ;
;     -- Global clocks                                        ; 1 / 16                ; 6 %   ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 2                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 9                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 9                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 9                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 2.0% / 2.1% / 1.6%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 16.0% / 17.1% / 13.7% ;       ;
; Maximum fan-out                                             ; 2674                  ;       ;
; Highest non-global fan-out                                  ; 2674                  ;       ;
; Total fan-out                                               ; 28252                 ;       ;
; Average fan-out                                             ; 3.55                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                                  ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+--------------------------------+
; Statistic                                                   ; Top                   ; sld_hub:auto_hub     ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2191 / 41910 ( 5 % )  ; 58 / 41910 ( < 1 % ) ; 177 / 41910 ( < 1 % )          ; 0 / 41910 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 2191                  ; 58                   ; 177                            ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2847 / 41910 ( 7 % )  ; 80 / 41910 ( < 1 % ) ; 270 / 41910 ( < 1 % )          ; 0 / 41910 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 444                   ; 18                   ; 52                             ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1607                  ; 34                   ; 71                             ; 0                              ;
;         [c] ALMs used for registers                         ; 796                   ; 28                   ; 147                            ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                    ; 0                              ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 667 / 41910 ( 2 % )   ; 22 / 41910 ( < 1 % ) ; 93 / 41910 ( < 1 % )           ; 0 / 41910 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 11 / 41910 ( < 1 % )  ; 0 / 41910 ( 0 % )    ; 0 / 41910 ( 0 % )              ; 0 / 41910 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                    ; 0                              ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 8                     ; 0                    ; 0                              ; 0                              ;
;         [c] Due to LAB input limits                         ; 3                     ; 0                    ; 0                              ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                    ; 0                              ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                  ; Low                            ; Low                            ;
;                                                             ;                       ;                      ;                                ;                                ;
; Total LABs:  partially or completely used                   ; 388 / 4191 ( 9 % )    ; 13 / 4191 ( < 1 % )  ; 49 / 4191 ( 1 % )              ; 0 / 4191 ( 0 % )               ;
;     -- Logic LABs                                           ; 388                   ; 13                   ; 49                             ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                    ; 0                              ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Combinational ALUT usage for logic                          ; 3118                  ; 91                   ; 222                            ; 0                              ;
;     -- 7 input functions                                    ; 28                    ; 0                    ; 0                              ; 0                              ;
;     -- 6 input functions                                    ; 1160                  ; 12                   ; 58                             ; 0                              ;
;     -- 5 input functions                                    ; 321                   ; 25                   ; 36                             ; 0                              ;
;     -- 4 input functions                                    ; 292                   ; 17                   ; 24                             ; 0                              ;
;     -- <=3 input functions                                  ; 1317                  ; 37                   ; 104                            ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 905                   ; 33                   ; 179                            ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                    ; 0                              ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                    ; 0                              ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                    ; 0                              ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                    ; 0                              ; 0                              ;
;     -- By type:                                             ;                       ;                      ;                                ;                                ;
;         -- Primary logic registers                          ; 2479 / 83820 ( 3 % )  ; 91 / 83820 ( < 1 % ) ; 397 / 83820 ( < 1 % )          ; 0 / 83820 ( 0 % )              ;
;         -- Secondary logic registers                        ; 250 / 83820 ( < 1 % ) ; 2 / 83820 ( < 1 % )  ; 21 / 83820 ( < 1 % )           ; 0 / 83820 ( 0 % )              ;
;     -- By function:                                         ;                       ;                      ;                                ;                                ;
;         -- Design implementation registers                  ; 2712                  ; 91                   ; 403                            ; 0                              ;
;         -- Routing optimization registers                   ; 17                    ; 2                    ; 15                             ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
;                                                             ;                       ;                      ;                                ;                                ;
; Virtual pins                                                ; 0                     ; 0                    ; 0                              ; 0                              ;
; I/O pins                                                    ; 75                    ; 0                    ; 0                              ; 0                              ;
; I/O registers                                               ; 0                     ; 0                    ; 0                              ; 0                              ;
; Total block memory bits                                     ; 0                     ; 0                    ; 1408                           ; 0                              ;
; Total block memory implementation bits                      ; 0                     ; 0                    ; 10240                          ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )                  ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 0 / 553 ( 0 % )       ; 0 / 553 ( 0 % )      ; 1 / 553 ( < 1 % )              ; 0 / 553 ( 0 % )                ;
; Clock enable block                                          ; 1 / 116 ( < 1 % )     ; 0 / 116 ( 0 % )      ; 0 / 116 ( 0 % )                ; 0 / 116 ( 0 % )                ;
;                                                             ;                       ;                      ;                                ;                                ;
; Connections                                                 ;                       ;                      ;                                ;                                ;
;     -- Input Connections                                    ; 0                     ; 136                  ; 691                            ; 1                              ;
;     -- Registered Input Connections                         ; 0                     ; 103                  ; 443                            ; 0                              ;
;     -- Output Connections                                   ; 214                   ; 222                  ; 34                             ; 358                            ;
;     -- Registered Output Connections                        ; 18                    ; 222                  ; 0                              ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Internal Connections                                        ;                       ;                      ;                                ;                                ;
;     -- Total Connections                                    ; 25256                 ; 911                  ; 2572                           ; 367                            ;
;     -- Registered Connections                               ; 5281                  ; 699                  ; 1334                           ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; External Connections                                        ;                       ;                      ;                                ;                                ;
;     -- Top                                                  ; 0                     ; 0                    ; 214                            ; 0                              ;
;     -- sld_hub:auto_hub                                     ; 0                     ; 20                   ; 213                            ; 125                            ;
;     -- sld_signaltap:auto_signaltap_0                       ; 214                   ; 213                  ; 64                             ; 234                            ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 125                  ; 234                            ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Partition Interface                                         ;                       ;                      ;                                ;                                ;
;     -- Input Ports                                          ; 40                    ; 45                   ; 102                            ; 4                              ;
;     -- Output Ports                                         ; 39                    ; 62                   ; 37                             ; 9                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                    ; 0                              ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Registered Ports                                            ;                       ;                      ;                                ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 4                    ; 11                             ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 29                   ; 23                             ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Port Connectivity                                           ;                       ;                      ;                                ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                    ; 15                             ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 28                   ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                    ; 17                             ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                    ; 1                              ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 25                   ; 15                             ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                    ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 30                   ; 29                             ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 29                   ; 25                             ; 0                              ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                     ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; DATA_PS2        ; AA25  ; 5A       ; 89           ; 9            ; 37           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; Instruction[0]  ; AK3   ; 3B       ; 20           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Instruction[10] ; AH28  ; 5A       ; 89           ; 4            ; 94           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Instruction[11] ; K8    ; 8A       ; 8            ; 81           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Instruction[12] ; AE29  ; 5B       ; 89           ; 23           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Instruction[13] ; E1    ; 8A       ; 6            ; 81           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Instruction[14] ; Y24   ; 5A       ; 89           ; 13           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Instruction[15] ; AA12  ; 3A       ; 12           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Instruction[16] ; AG13  ; 3B       ; 26           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Instruction[17] ; AF21  ; 4A       ; 70           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Instruction[18] ; AD19  ; 4A       ; 76           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Instruction[19] ; AK4   ; 3B       ; 22           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Instruction[1]  ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Instruction[20] ; G8    ; 8A       ; 24           ; 81           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Instruction[21] ; AG20  ; 4A       ; 62           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Instruction[22] ; A9    ; 8A       ; 34           ; 81           ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Instruction[23] ; D4    ; 8A       ; 10           ; 81           ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Instruction[24] ; V16   ; 4A       ; 52           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Instruction[25] ; D7    ; 8A       ; 18           ; 81           ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Instruction[26] ; AC18  ; 4A       ; 64           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Instruction[27] ; AG5   ; 3A       ; 14           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Instruction[28] ; A11   ; 8A       ; 38           ; 81           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Instruction[29] ; AB21  ; 4A       ; 88           ; 0            ; 18           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Instruction[2]  ; H12   ; 8A       ; 20           ; 81           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Instruction[30] ; C3    ; 8A       ; 14           ; 81           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Instruction[31] ; A8    ; 8A       ; 34           ; 81           ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Instruction[3]  ; C7    ; 8A       ; 32           ; 81           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Instruction[4]  ; AD25  ; 5A       ; 89           ; 4            ; 43           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Instruction[5]  ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Instruction[6]  ; F14   ; 8A       ; 36           ; 81           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Instruction[7]  ; B7    ; 8A       ; 32           ; 81           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Instruction[8]  ; AJ12  ; 3B       ; 38           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Instruction[9]  ; AC30  ; 5B       ; 89           ; 25           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; PS2_CLK         ; AB25  ; 5A       ; 89           ; 11           ; 60           ; 12                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; clk             ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 2354                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; rstin           ; AB30  ; 5B       ; 89           ; 21           ; 3            ; 2674                  ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; stop            ; AH13  ; 3B       ; 30           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; B[0]       ; AJ21  ; 4A       ; 62           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; B[1]       ; AJ20  ; 4A       ; 62           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; B[2]       ; AH20  ; 4A       ; 54           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; B[3]       ; AJ19  ; 4A       ; 60           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; B[4]       ; AH19  ; 4A       ; 58           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; B[5]       ; AJ17  ; 4A       ; 58           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; B[6]       ; AJ16  ; 4A       ; 54           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; B[7]       ; AK16  ; 4A       ; 54           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; G[0]       ; AK26  ; 4A       ; 76           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; G[1]       ; AJ25  ; 4A       ; 74           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; G[2]       ; AH25  ; 4A       ; 78           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; G[3]       ; AK24  ; 4A       ; 72           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; G[4]       ; AJ24  ; 4A       ; 74           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; G[5]       ; AH24  ; 4A       ; 64           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; G[6]       ; AK23  ; 4A       ; 72           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; G[7]       ; AH23  ; 4A       ; 70           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Hs         ; AK19  ; 4A       ; 60           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; R[0]       ; AK29  ; 4A       ; 82           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; R[1]       ; AK28  ; 4A       ; 82           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; R[2]       ; AK27  ; 4A       ; 80           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; R[3]       ; AJ27  ; 4A       ; 80           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; R[4]       ; AH27  ; 4A       ; 84           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; R[5]       ; AF26  ; 4A       ; 86           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; R[6]       ; AG26  ; 4A       ; 84           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; R[7]       ; AJ26  ; 4A       ; 76           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_Blank  ; AK22  ; 4A       ; 68           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_CLK    ; AK21  ; 4A       ; 68           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_Sync_N ; AJ22  ; 4A       ; 70           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Vs         ; AK18  ; 4A       ; 58           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; key_ready  ; AC22  ; 4A       ; 86           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; mem_key[0] ; AB23  ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; mem_key[1] ; AC23  ; 4A       ; 86           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; mem_key[2] ; AD24  ; 4A       ; 88           ; 0            ; 35           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; mem_key[3] ; AG25  ; 4A       ; 78           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; mem_key[4] ; AF25  ; 4A       ; 86           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; mem_key[5] ; AE24  ; 4A       ; 88           ; 0            ; 52           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; mem_key[6] ; AF24  ; 4A       ; 74           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; mem_key[7] ; AB22  ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; 3A       ; 3 / 32 ( 9 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 7 / 48 ( 15 % )  ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 42 / 80 ( 53 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 7 / 32 ( 22 % )  ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 3 / 16 ( 19 % )  ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 13 / 80 ( 16 % ) ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; Instruction[31]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A9       ; 471        ; 8A             ; Instruction[22]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; Instruction[28]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 31         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 30         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; Instruction[15]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA13     ; 90         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 120        ; 3B             ; Instruction[1]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ; 224        ; 5A             ; DATA_PS2                        ; input  ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA26     ; 252        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 32         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 33         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; altera_reserved_tdo             ; output ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; Instruction[5]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB13     ; 88         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; Instruction[29]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB22     ; 225        ; 5A             ; mem_key[7]                      ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB23     ; 227        ; 5A             ; mem_key[0]                      ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; PS2_CLK                         ; input  ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 226        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ; 254        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB28     ; 249        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; rstin                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC1      ; 35         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ; 34         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; altera_reserved_tck             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; Instruction[26]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; key_ready                       ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC23     ; 205        ; 4A             ; mem_key[1]                      ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 245        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC29     ; 247        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC30     ; 259        ; 5B             ; Instruction[9]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ; 36         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 37         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 54         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 80         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; Instruction[18]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD20     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; mem_key[2]                      ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD25     ; 213        ; 5A             ; Instruction[4]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AD26     ; 240        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD30     ; 257        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ; 39         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ; 38         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ; 95         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A             ; mem_key[5]                      ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 229        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 231        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE29     ; 253        ; 5B             ; Instruction[12]                 ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 57         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 87         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B             ; clk                             ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A             ; Instruction[17]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A             ; mem_key[6]                      ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF25     ; 206        ; 4A             ; mem_key[4]                      ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF26     ; 204        ; 4A             ; R[5]                            ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF29     ; 237        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF30     ; 239        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; Instruction[27]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B             ; Instruction[16]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; Instruction[21]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG21     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; mem_key[3]                      ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG26     ; 203        ; 4A             ; R[6]                            ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG27     ; 212        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG28     ; 233        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B             ; stop                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH14     ; 109        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A             ; B[4]                            ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH20     ; 141        ; 4A             ; B[2]                            ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A             ; G[7]                            ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH24     ; 161        ; 4A             ; G[5]                            ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH25     ; 188        ; 4A             ; G[2]                            ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; R[4]                            ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH28     ; 214        ; 5A             ; Instruction[10]                 ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AH29     ; 218        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH30     ; 241        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B             ; Instruction[8]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; B[6]                            ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ17     ; 151        ; 4A             ; B[5]                            ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; B[3]                            ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ20     ; 158        ; 4A             ; B[1]                            ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ21     ; 156        ; 4A             ; B[0]                            ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ22     ; 172        ; 4A             ; VGA_Sync_N                      ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; G[4]                            ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ25     ; 180        ; 4A             ; G[1]                            ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ26     ; 187        ; 4A             ; R[7]                            ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ27     ; 195        ; 4A             ; R[3]                            ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; Instruction[0]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK4      ; 92         ; 3B             ; Instruction[19]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; B[7]                            ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; Vs                              ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK19     ; 153        ; 4A             ; Hs                              ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; VGA_CLK                         ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK22     ; 169        ; 4A             ; VGA_Blank                       ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK23     ; 179        ; 4A             ; G[6]                            ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK24     ; 177        ; 4A             ; G[3]                            ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; G[0]                            ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK27     ; 193        ; 4A             ; R[2]                            ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK28     ; 198        ; 4A             ; R[1]                            ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK29     ; 196        ; 4A             ; R[0]                            ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; Instruction[7]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; Instruction[30]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; Instruction[3]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; Instruction[23]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; Instruction[25]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; Instruction[13]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A             ; Instruction[6]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F15      ; 466        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; Instruction[20]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ; 0          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ; 1          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; Instruction[2]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H13      ; 498        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ; 3          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 2          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ; 4          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ; 5          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; Instruction[11]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ; 7          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 6          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ; 8          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ; 9          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 11         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 10         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ; 16         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ; 17         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ; 13         ; B2L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P9       ; 12         ; B2L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ; 19         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 18         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ; 20         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ; 21         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ; 14         ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T9       ; 15         ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 23         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 22         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; altera_reserved_tdi             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 24         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ; 25         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; altera_reserved_tms             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; Instruction[24]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V17      ; 154        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V18      ; 194        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ; 27         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 26         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ; 41         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W8       ; 40         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 136        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ; 152        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 221        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W22      ; 223        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ; 244        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 28         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 29         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 234        ; 5A             ; Instruction[14]                 ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------+
; I/O Assignment Warnings                                ;
+-----------------+--------------------------------------+
; Pin Name        ; Reason                               ;
+-----------------+--------------------------------------+
; Instruction[0]  ; Incomplete set of assignments        ;
; Instruction[1]  ; Incomplete set of assignments        ;
; Instruction[2]  ; Incomplete set of assignments        ;
; Instruction[3]  ; Incomplete set of assignments        ;
; Instruction[4]  ; Incomplete set of assignments        ;
; Instruction[5]  ; Incomplete set of assignments        ;
; Instruction[6]  ; Incomplete set of assignments        ;
; Instruction[7]  ; Incomplete set of assignments        ;
; Instruction[8]  ; Incomplete set of assignments        ;
; Instruction[9]  ; Incomplete set of assignments        ;
; Instruction[10] ; Incomplete set of assignments        ;
; Instruction[11] ; Incomplete set of assignments        ;
; Instruction[12] ; Incomplete set of assignments        ;
; Instruction[13] ; Incomplete set of assignments        ;
; Instruction[14] ; Incomplete set of assignments        ;
; Instruction[15] ; Incomplete set of assignments        ;
; Instruction[16] ; Incomplete set of assignments        ;
; Instruction[17] ; Incomplete set of assignments        ;
; Instruction[18] ; Incomplete set of assignments        ;
; Instruction[19] ; Incomplete set of assignments        ;
; Instruction[20] ; Incomplete set of assignments        ;
; Instruction[21] ; Incomplete set of assignments        ;
; Instruction[22] ; Incomplete set of assignments        ;
; Instruction[23] ; Incomplete set of assignments        ;
; Instruction[24] ; Incomplete set of assignments        ;
; Instruction[25] ; Incomplete set of assignments        ;
; Instruction[26] ; Incomplete set of assignments        ;
; Instruction[27] ; Incomplete set of assignments        ;
; Instruction[28] ; Incomplete set of assignments        ;
; Instruction[29] ; Incomplete set of assignments        ;
; Instruction[30] ; Incomplete set of assignments        ;
; Instruction[31] ; Incomplete set of assignments        ;
; stop            ; Incomplete set of assignments        ;
; key_ready       ; Missing drive strength and slew rate ;
; mem_key[0]      ; Missing drive strength and slew rate ;
; mem_key[1]      ; Missing drive strength and slew rate ;
; mem_key[2]      ; Missing drive strength and slew rate ;
; mem_key[3]      ; Missing drive strength and slew rate ;
; mem_key[4]      ; Missing drive strength and slew rate ;
; mem_key[5]      ; Missing drive strength and slew rate ;
; mem_key[6]      ; Missing drive strength and slew rate ;
; mem_key[7]      ; Missing drive strength and slew rate ;
; Hs              ; Missing drive strength and slew rate ;
; Vs              ; Missing drive strength and slew rate ;
; VGA_Blank       ; Missing drive strength and slew rate ;
; VGA_Sync_N      ; Missing drive strength and slew rate ;
; VGA_CLK         ; Missing drive strength and slew rate ;
; R[0]            ; Missing drive strength and slew rate ;
; R[1]            ; Missing drive strength and slew rate ;
; R[2]            ; Missing drive strength and slew rate ;
; R[3]            ; Missing drive strength and slew rate ;
; R[4]            ; Missing drive strength and slew rate ;
; R[5]            ; Missing drive strength and slew rate ;
; R[6]            ; Missing drive strength and slew rate ;
; R[7]            ; Missing drive strength and slew rate ;
; G[0]            ; Missing drive strength and slew rate ;
; G[1]            ; Missing drive strength and slew rate ;
; G[2]            ; Missing drive strength and slew rate ;
; G[3]            ; Missing drive strength and slew rate ;
; G[4]            ; Missing drive strength and slew rate ;
; G[5]            ; Missing drive strength and slew rate ;
; G[6]            ; Missing drive strength and slew rate ;
; G[7]            ; Missing drive strength and slew rate ;
; B[0]            ; Missing drive strength and slew rate ;
; B[1]            ; Missing drive strength and slew rate ;
; B[2]            ; Missing drive strength and slew rate ;
; B[3]            ; Missing drive strength and slew rate ;
; B[4]            ; Missing drive strength and slew rate ;
; B[5]            ; Missing drive strength and slew rate ;
; B[6]            ; Missing drive strength and slew rate ;
; B[7]            ; Missing drive strength and slew rate ;
; rstin           ; Incomplete set of assignments        ;
; Instruction[0]  ; Missing location assignment          ;
; Instruction[1]  ; Missing location assignment          ;
; Instruction[2]  ; Missing location assignment          ;
; Instruction[3]  ; Missing location assignment          ;
; Instruction[4]  ; Missing location assignment          ;
; Instruction[5]  ; Missing location assignment          ;
; Instruction[6]  ; Missing location assignment          ;
; Instruction[7]  ; Missing location assignment          ;
; Instruction[8]  ; Missing location assignment          ;
; Instruction[9]  ; Missing location assignment          ;
; Instruction[10] ; Missing location assignment          ;
; Instruction[11] ; Missing location assignment          ;
; Instruction[12] ; Missing location assignment          ;
; Instruction[13] ; Missing location assignment          ;
; Instruction[14] ; Missing location assignment          ;
; Instruction[15] ; Missing location assignment          ;
; Instruction[16] ; Missing location assignment          ;
; Instruction[17] ; Missing location assignment          ;
; Instruction[18] ; Missing location assignment          ;
; Instruction[19] ; Missing location assignment          ;
; Instruction[20] ; Missing location assignment          ;
; Instruction[21] ; Missing location assignment          ;
; Instruction[22] ; Missing location assignment          ;
; Instruction[23] ; Missing location assignment          ;
; Instruction[24] ; Missing location assignment          ;
; Instruction[25] ; Missing location assignment          ;
; Instruction[26] ; Missing location assignment          ;
; Instruction[27] ; Missing location assignment          ;
; Instruction[28] ; Missing location assignment          ;
; Instruction[29] ; Missing location assignment          ;
; Instruction[30] ; Missing location assignment          ;
; Instruction[31] ; Missing location assignment          ;
; stop            ; Missing location assignment          ;
+-----------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                      ; Entity Name                       ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; |Gambling_Tec                                                                                                                           ; 2424.5 (0.5)         ; 3195.0 (0.5)                     ; 781.0 (0.0)                                       ; 10.5 (0.0)                       ; 0.0 (0.0)            ; 3431 (1)            ; 3240 (0)                  ; 0 (0)         ; 1408              ; 1     ; 0          ; 75   ; 0            ; |Gambling_Tec                                                                                                                                                                                                                                                                                                                                            ; Gambling_Tec                      ; work         ;
;    |CPU:process|                                                                                                                        ; 932.5 (0.0)          ; 1057.2 (0.7)                     ; 129.8 (0.7)                                       ; 5.2 (0.0)                        ; 0.0 (0.0)            ; 1321 (1)            ; 523 (1)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|CPU:process                                                                                                                                                                                                                                                                                                                                ; CPU                               ; work         ;
;       |ALU:ALU_inst|                                                                                                                    ; 61.8 (61.8)          ; 62.3 (62.3)                      ; 1.0 (1.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 122 (122)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|CPU:process|ALU:ALU_inst                                                                                                                                                                                                                                                                                                                   ; ALU                               ; work         ;
;       |Adder:PCPlus4_inst|                                                                                                              ; 6.9 (6.9)            ; 6.9 (6.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|CPU:process|Adder:PCPlus4_inst                                                                                                                                                                                                                                                                                                             ; Adder                             ; work         ;
;       |Adder:PCPlus8_inst|                                                                                                              ; 14.5 (14.5)          ; 14.5 (14.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (29)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|CPU:process|Adder:PCPlus8_inst                                                                                                                                                                                                                                                                                                             ; Adder                             ; work         ;
;       |Control_Unit:CU_Inst|                                                                                                            ; 14.1 (3.0)           ; 12.5 (3.0)                       ; 0.0 (0.0)                                         ; 1.6 (0.0)                        ; 0.0 (0.0)            ; 19 (7)              ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|CPU:process|Control_Unit:CU_Inst                                                                                                                                                                                                                                                                                                           ; Control_Unit                      ; work         ;
;          |Condition_Check:inst_Condition_Check|                                                                                         ; 2.0 (2.0)            ; 2.3 (2.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|CPU:process|Control_Unit:CU_Inst|Condition_Check:inst_Condition_Check                                                                                                                                                                                                                                                                      ; Condition_Check                   ; work         ;
;          |Decoder:decoder_inst|                                                                                                         ; 5.7 (0.0)            ; 5.8 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|CPU:process|Control_Unit:CU_Inst|Decoder:decoder_inst                                                                                                                                                                                                                                                                                      ; Decoder                           ; work         ;
;             |ALU_Decoder:alu_decoder_inst|                                                                                              ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|CPU:process|Control_Unit:CU_Inst|Decoder:decoder_inst|ALU_Decoder:alu_decoder_inst                                                                                                                                                                                                                                                         ; ALU_Decoder                       ; work         ;
;             |Main_Decoder:main_decoder_inst|                                                                                            ; 3.7 (3.7)            ; 4.2 (4.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|CPU:process|Control_Unit:CU_Inst|Decoder:decoder_inst|Main_Decoder:main_decoder_inst                                                                                                                                                                                                                                                       ; Main_Decoder                      ; work         ;
;          |Register:Register_Flag1|                                                                                                      ; 2.2 (2.2)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|CPU:process|Control_Unit:CU_Inst|Register:Register_Flag1                                                                                                                                                                                                                                                                                   ; Register                          ; work         ;
;          |Register:Register_Flag2|                                                                                                      ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|CPU:process|Control_Unit:CU_Inst|Register:Register_Flag2                                                                                                                                                                                                                                                                                   ; Register                          ; work         ;
;       |Extender:Extender_ins|                                                                                                           ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|CPU:process|Extender:Extender_ins                                                                                                                                                                                                                                                                                                          ; Extender                          ; work         ;
;       |Mux:ALUSrc_inst|                                                                                                                 ; 23.2 (23.2)          ; 24.7 (24.7)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|CPU:process|Mux:ALUSrc_inst                                                                                                                                                                                                                                                                                                                ; Mux                               ; work         ;
;       |Mux:MemToReg_inst|                                                                                                               ; 471.8 (471.8)        ; 481.3 (481.3)                    ; 9.8 (9.8)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 702 (702)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|CPU:process|Mux:MemToReg_inst                                                                                                                                                                                                                                                                                                              ; Mux                               ; work         ;
;       |Mux:RA1_inst|                                                                                                                    ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|CPU:process|Mux:RA1_inst                                                                                                                                                                                                                                                                                                                   ; Mux                               ; work         ;
;       |Mux:RA2_inst|                                                                                                                    ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|CPU:process|Mux:RA2_inst                                                                                                                                                                                                                                                                                                                   ; Mux                               ; work         ;
;       |Register:PC_Register|                                                                                                            ; 9.0 (9.0)            ; 9.9 (9.9)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|CPU:process|Register:PC_Register                                                                                                                                                                                                                                                                                                           ; Register                          ; work         ;
;       |Register_File:Reg_file_inst|                                                                                                     ; 326.2 (326.2)        ; 439.5 (439.5)                    ; 116.2 (116.2)                                     ; 2.8 (2.8)                        ; 0.0 (0.0)            ; 380 (380)           ; 480 (480)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|CPU:process|Register_File:Reg_file_inst                                                                                                                                                                                                                                                                                                    ; Register_File                     ; work         ;
;    |Data_Memory:data_mem_inst|                                                                                                          ; 341.7 (341.7)        ; 848.2 (848.2)                    ; 511.8 (511.8)                                     ; 5.3 (5.3)                        ; 0.0 (0.0)            ; 86 (86)             ; 2048 (2048)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Data_Memory:data_mem_inst                                                                                                                                                                                                                                                                                                                  ; Data_Memory                       ; work         ;
;    |Ps2_Key:ps2_inst|                                                                                                                   ; 71.0 (56.0)          ; 75.0 (60.0)                      ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 125 (97)            ; 113 (89)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Ps2_Key:ps2_inst                                                                                                                                                                                                                                                                                                                           ; Ps2_Key                           ; work         ;
;       |debounce:db|                                                                                                                     ; 15.0 (15.0)          ; 15.0 (15.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (28)             ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Ps2_Key:ps2_inst|debounce:db                                                                                                                                                                                                                                                                                                               ; debounce                          ; work         ;
;    |ROM:rom0|                                                                                                                           ; 14.0 (14.0)          ; 16.7 (16.7)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|ROM:rom0                                                                                                                                                                                                                                                                                                                                   ; ROM                               ; work         ;
;    |Vga_Controller:vga_control|                                                                                                         ; 830.8 (97.5)         ; 848.0 (98.8)                     ; 17.2 (1.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1565 (155)          ; 44 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control                                                                                                                                                                                                                                                                                                                 ; Vga_Controller                    ; work         ;
;       |Button:Btn1|                                                                                                                     ; 4.8 (0.0)            ; 5.7 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Button:Btn1                                                                                                                                                                                                                                                                                                     ; Button                            ; work         ;
;          |Square_Area:Cua_Btn|                                                                                                          ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Button:Btn1|Square_Area:Cua_Btn                                                                                                                                                                                                                                                                                 ; Square_Area                       ; work         ;
;          |Square_Area:Cua_Btn_sombra|                                                                                                   ; 3.2 (3.2)            ; 4.0 (4.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Button:Btn1|Square_Area:Cua_Btn_sombra                                                                                                                                                                                                                                                                          ; Square_Area                       ; work         ;
;       |Button:Btn2|                                                                                                                     ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Button:Btn2                                                                                                                                                                                                                                                                                                     ; Button                            ; work         ;
;          |Square_Area:Cua_Btn_sombra|                                                                                                   ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Button:Btn2|Square_Area:Cua_Btn_sombra                                                                                                                                                                                                                                                                          ; Square_Area                       ; work         ;
;       |Button:Btn3|                                                                                                                     ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Button:Btn3                                                                                                                                                                                                                                                                                                     ; Button                            ; work         ;
;          |Square_Area:Cua_Btn|                                                                                                          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Button:Btn3|Square_Area:Cua_Btn                                                                                                                                                                                                                                                                                 ; Square_Area                       ; work         ;
;          |Square_Area:Cua_Btn_sombra|                                                                                                   ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Button:Btn3|Square_Area:Cua_Btn_sombra                                                                                                                                                                                                                                                                          ; Square_Area                       ; work         ;
;       |Column:c1|                                                                                                                       ; 22.0 (0.0)           ; 22.8 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Column:c1                                                                                                                                                                                                                                                                                                       ; Column                            ; work         ;
;          |Square_Area:cua_D|                                                                                                            ; 3.5 (3.5)            ; 3.7 (3.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Column:c1|Square_Area:cua_D                                                                                                                                                                                                                                                                                     ; Square_Area                       ; work         ;
;          |Square_Area:cua_D2|                                                                                                           ; 5.0 (5.0)            ; 5.5 (5.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Column:c1|Square_Area:cua_D2                                                                                                                                                                                                                                                                                    ; Square_Area                       ; work         ;
;          |Square_Area:cua_D3|                                                                                                           ; 2.8 (2.8)            ; 3.0 (3.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Column:c1|Square_Area:cua_D3                                                                                                                                                                                                                                                                                    ; Square_Area                       ; work         ;
;          |Square_Area:cua_D4|                                                                                                           ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Column:c1|Square_Area:cua_D4                                                                                                                                                                                                                                                                                    ; Square_Area                       ; work         ;
;          |Square_Area:sombra|                                                                                                           ; 7.7 (7.7)            ; 7.7 (7.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Column:c1|Square_Area:sombra                                                                                                                                                                                                                                                                                    ; Square_Area                       ; work         ;
;       |Column:c2|                                                                                                                       ; 9.5 (0.0)            ; 9.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Column:c2                                                                                                                                                                                                                                                                                                       ; Column                            ; work         ;
;          |Square_Area:cua_D|                                                                                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Column:c2|Square_Area:cua_D                                                                                                                                                                                                                                                                                     ; Square_Area                       ; work         ;
;          |Square_Area:cua_D2|                                                                                                           ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Column:c2|Square_Area:cua_D2                                                                                                                                                                                                                                                                                    ; Square_Area                       ; work         ;
;          |Square_Area:cua_D3|                                                                                                           ; 4.0 (4.0)            ; 4.5 (4.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Column:c2|Square_Area:cua_D3                                                                                                                                                                                                                                                                                    ; Square_Area                       ; work         ;
;          |Square_Area:cua_D4|                                                                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Column:c2|Square_Area:cua_D4                                                                                                                                                                                                                                                                                    ; Square_Area                       ; work         ;
;          |Square_Area:sombra|                                                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Column:c2|Square_Area:sombra                                                                                                                                                                                                                                                                                    ; Square_Area                       ; work         ;
;       |Column:c3|                                                                                                                       ; 15.2 (0.0)           ; 16.0 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Column:c3                                                                                                                                                                                                                                                                                                       ; Column                            ; work         ;
;          |Square_Area:cua_D|                                                                                                            ; 1.5 (1.5)            ; 2.0 (2.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Column:c3|Square_Area:cua_D                                                                                                                                                                                                                                                                                     ; Square_Area                       ; work         ;
;          |Square_Area:cua_D2|                                                                                                           ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Column:c3|Square_Area:cua_D2                                                                                                                                                                                                                                                                                    ; Square_Area                       ; work         ;
;          |Square_Area:cua_D3|                                                                                                           ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Column:c3|Square_Area:cua_D3                                                                                                                                                                                                                                                                                    ; Square_Area                       ; work         ;
;          |Square_Area:cua_D4|                                                                                                           ; 2.2 (2.2)            ; 2.5 (2.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Column:c3|Square_Area:cua_D4                                                                                                                                                                                                                                                                                    ; Square_Area                       ; work         ;
;          |Square_Area:sombra|                                                                                                           ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Column:c3|Square_Area:sombra                                                                                                                                                                                                                                                                                    ; Square_Area                       ; work         ;
;       |Comparator:cmp_x|                                                                                                                ; 2.5 (2.5)            ; 3.0 (3.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Comparator:cmp_x                                                                                                                                                                                                                                                                                                ; Comparator                        ; work         ;
;       |Counter:count_x|                                                                                                                 ; 5.7 (5.7)            ; 9.0 (9.0)                        ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Counter:count_x                                                                                                                                                                                                                                                                                                 ; Counter                           ; work         ;
;       |Counter:count_y|                                                                                                                 ; 6.0 (6.0)            ; 9.2 (9.2)                        ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Counter:count_y                                                                                                                                                                                                                                                                                                 ; Counter                           ; work         ;
;       |Draw_Arrow:arro|                                                                                                                 ; 83.3 (11.2)          ; 85.0 (11.5)                      ; 1.8 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 168 (22)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Draw_Arrow:arro                                                                                                                                                                                                                                                                                                 ; Draw_Arrow                        ; work         ;
;          |lpm_divide:Div0|                                                                                                              ; 36.1 (0.0)           ; 37.0 (0.0)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Draw_Arrow:arro|lpm_divide:Div0                                                                                                                                                                                                                                                                                 ; lpm_divide                        ; work         ;
;             |lpm_divide_hbm:auto_generated|                                                                                             ; 36.1 (0.0)           ; 37.0 (0.0)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Draw_Arrow:arro|lpm_divide:Div0|lpm_divide_hbm:auto_generated                                                                                                                                                                                                                                                   ; lpm_divide_hbm                    ; work         ;
;                |sign_div_unsign_nlh:divider|                                                                                            ; 36.1 (0.0)           ; 37.0 (0.0)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Draw_Arrow:arro|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider                                                                                                                                                                                                                       ; sign_div_unsign_nlh               ; work         ;
;                   |alt_u_div_kve:divider|                                                                                               ; 36.1 (36.1)          ; 37.0 (37.0)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (73)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Draw_Arrow:arro|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider                                                                                                                                                                                                 ; alt_u_div_kve                     ; work         ;
;          |lpm_divide:Div1|                                                                                                              ; 36.0 (0.0)           ; 36.5 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Draw_Arrow:arro|lpm_divide:Div1                                                                                                                                                                                                                                                                                 ; lpm_divide                        ; work         ;
;             |lpm_divide_hbm:auto_generated|                                                                                             ; 36.0 (0.0)           ; 36.5 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Draw_Arrow:arro|lpm_divide:Div1|lpm_divide_hbm:auto_generated                                                                                                                                                                                                                                                   ; lpm_divide_hbm                    ; work         ;
;                |sign_div_unsign_nlh:divider|                                                                                            ; 36.0 (0.0)           ; 36.5 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Draw_Arrow:arro|lpm_divide:Div1|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider                                                                                                                                                                                                                       ; sign_div_unsign_nlh               ; work         ;
;                   |alt_u_div_kve:divider|                                                                                               ; 36.0 (36.0)          ; 36.5 (36.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (73)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Draw_Arrow:arro|lpm_divide:Div1|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider                                                                                                                                                                                                 ; alt_u_div_kve                     ; work         ;
;       |Draw_Arrow_Dowm:arro2|                                                                                                           ; 44.0 (7.5)           ; 45.0 (7.5)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 87 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Draw_Arrow_Dowm:arro2                                                                                                                                                                                                                                                                                           ; Draw_Arrow_Dowm                   ; work         ;
;          |lpm_divide:Div0|                                                                                                              ; 36.5 (0.0)           ; 37.5 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Draw_Arrow_Dowm:arro2|lpm_divide:Div0                                                                                                                                                                                                                                                                           ; lpm_divide                        ; work         ;
;             |lpm_divide_hbm:auto_generated|                                                                                             ; 36.5 (0.0)           ; 37.5 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Draw_Arrow_Dowm:arro2|lpm_divide:Div0|lpm_divide_hbm:auto_generated                                                                                                                                                                                                                                             ; lpm_divide_hbm                    ; work         ;
;                |sign_div_unsign_nlh:divider|                                                                                            ; 36.5 (0.0)           ; 37.5 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Draw_Arrow_Dowm:arro2|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider                                                                                                                                                                                                                 ; sign_div_unsign_nlh               ; work         ;
;                   |alt_u_div_kve:divider|                                                                                               ; 36.5 (36.5)          ; 37.5 (37.5)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (73)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Draw_Arrow_Dowm:arro2|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider                                                                                                                                                                                           ; alt_u_div_kve                     ; work         ;
;       |Draw_C:colo|                                                                                                                     ; 87.7 (7.5)           ; 87.7 (7.5)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 180 (15)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Draw_C:colo                                                                                                                                                                                                                                                                                                     ; Draw_C                            ; work         ;
;          |lpm_divide:Div0|                                                                                                              ; 39.8 (0.0)           ; 39.8 (0.0)                       ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 83 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Draw_C:colo|lpm_divide:Div0                                                                                                                                                                                                                                                                                     ; lpm_divide                        ; work         ;
;             |lpm_divide_hbm:auto_generated|                                                                                             ; 39.8 (0.0)           ; 39.8 (0.0)                       ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 83 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Draw_C:colo|lpm_divide:Div0|lpm_divide_hbm:auto_generated                                                                                                                                                                                                                                                       ; lpm_divide_hbm                    ; work         ;
;                |sign_div_unsign_nlh:divider|                                                                                            ; 39.8 (0.0)           ; 39.8 (0.0)                       ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 83 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Draw_C:colo|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider                                                                                                                                                                                                                           ; sign_div_unsign_nlh               ; work         ;
;                   |alt_u_div_kve:divider|                                                                                               ; 39.8 (39.8)          ; 39.8 (39.8)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 83 (83)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Draw_C:colo|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider                                                                                                                                                                                                     ; alt_u_div_kve                     ; work         ;
;          |lpm_divide:Div1|                                                                                                              ; 40.3 (0.0)           ; 40.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 82 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Draw_C:colo|lpm_divide:Div1                                                                                                                                                                                                                                                                                     ; lpm_divide                        ; work         ;
;             |lpm_divide_hbm:auto_generated|                                                                                             ; 40.3 (0.0)           ; 40.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 82 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Draw_C:colo|lpm_divide:Div1|lpm_divide_hbm:auto_generated                                                                                                                                                                                                                                                       ; lpm_divide_hbm                    ; work         ;
;                |sign_div_unsign_nlh:divider|                                                                                            ; 40.3 (0.0)           ; 40.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 82 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Draw_C:colo|lpm_divide:Div1|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider                                                                                                                                                                                                                           ; sign_div_unsign_nlh               ; work         ;
;                   |alt_u_div_kve:divider|                                                                                               ; 40.3 (40.3)          ; 40.3 (40.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 82 (82)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Draw_C:colo|lpm_divide:Div1|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider                                                                                                                                                                                                     ; alt_u_div_kve                     ; work         ;
;       |Draw_CASH:cash_display|                                                                                                          ; 13.0 (13.0)          ; 14.0 (14.0)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Draw_CASH:cash_display                                                                                                                                                                                                                                                                                          ; Draw_CASH                         ; work         ;
;       |Draw_WIN:Winnig|                                                                                                                 ; 166.0 (20.0)         ; 166.5 (20.0)                     ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 327 (34)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Draw_WIN:Winnig                                                                                                                                                                                                                                                                                                 ; Draw_WIN                          ; work         ;
;          |lpm_divide:Div0|                                                                                                              ; 40.5 (0.0)           ; 41.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 82 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Draw_WIN:Winnig|lpm_divide:Div0                                                                                                                                                                                                                                                                                 ; lpm_divide                        ; work         ;
;             |lpm_divide_hbm:auto_generated|                                                                                             ; 40.5 (0.0)           ; 41.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 82 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Draw_WIN:Winnig|lpm_divide:Div0|lpm_divide_hbm:auto_generated                                                                                                                                                                                                                                                   ; lpm_divide_hbm                    ; work         ;
;                |sign_div_unsign_nlh:divider|                                                                                            ; 40.5 (0.0)           ; 41.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 82 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Draw_WIN:Winnig|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider                                                                                                                                                                                                                       ; sign_div_unsign_nlh               ; work         ;
;                   |alt_u_div_kve:divider|                                                                                               ; 40.5 (40.5)          ; 41.0 (41.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 82 (82)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Draw_WIN:Winnig|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider                                                                                                                                                                                                 ; alt_u_div_kve                     ; work         ;
;          |lpm_divide:Div1|                                                                                                              ; 41.0 (0.0)           ; 41.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 82 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Draw_WIN:Winnig|lpm_divide:Div1                                                                                                                                                                                                                                                                                 ; lpm_divide                        ; work         ;
;             |lpm_divide_hbm:auto_generated|                                                                                             ; 41.0 (0.0)           ; 41.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 82 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Draw_WIN:Winnig|lpm_divide:Div1|lpm_divide_hbm:auto_generated                                                                                                                                                                                                                                                   ; lpm_divide_hbm                    ; work         ;
;                |sign_div_unsign_nlh:divider|                                                                                            ; 41.0 (0.0)           ; 41.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 82 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Draw_WIN:Winnig|lpm_divide:Div1|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider                                                                                                                                                                                                                       ; sign_div_unsign_nlh               ; work         ;
;                   |alt_u_div_kve:divider|                                                                                               ; 41.0 (41.0)          ; 41.0 (41.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 82 (82)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Draw_WIN:Winnig|lpm_divide:Div1|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider                                                                                                                                                                                                 ; alt_u_div_kve                     ; work         ;
;          |lpm_divide:Div2|                                                                                                              ; 64.5 (0.0)           ; 64.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 129 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Draw_WIN:Winnig|lpm_divide:Div2                                                                                                                                                                                                                                                                                 ; lpm_divide                        ; work         ;
;             |lpm_divide_kbm:auto_generated|                                                                                             ; 64.5 (0.0)           ; 64.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 129 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Draw_WIN:Winnig|lpm_divide:Div2|lpm_divide_kbm:auto_generated                                                                                                                                                                                                                                                   ; lpm_divide_kbm                    ; work         ;
;                |sign_div_unsign_qlh:divider|                                                                                            ; 64.5 (0.0)           ; 64.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 129 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Draw_WIN:Winnig|lpm_divide:Div2|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider                                                                                                                                                                                                                       ; sign_div_unsign_qlh               ; work         ;
;                   |alt_u_div_qve:divider|                                                                                               ; 64.5 (64.5)          ; 64.5 (64.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Draw_WIN:Winnig|lpm_divide:Div2|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider                                                                                                                                                                                                 ; alt_u_div_qve                     ; work         ;
;       |Draw_X:ex|                                                                                                                       ; 4.7 (4.7)            ; 4.8 (4.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Draw_X:ex                                                                                                                                                                                                                                                                                                       ; Draw_X                            ; work         ;
;       |Mux93:color_selector|                                                                                                            ; 20.3 (20.3)          ; 20.7 (20.7)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Mux93:color_selector                                                                                                                                                                                                                                                                                            ; Mux93                             ; work         ;
;       |Panel:panel_izquierdo|                                                                                                           ; 16.5 (0.0)           ; 16.8 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Panel:panel_izquierdo                                                                                                                                                                                                                                                                                           ; Panel                             ; work         ;
;          |Square_Area:cua_D|                                                                                                            ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Panel:panel_izquierdo|Square_Area:cua_D                                                                                                                                                                                                                                                                         ; Square_Area                       ; work         ;
;          |Square_Area:cua_D2|                                                                                                           ; 6.2 (6.2)            ; 6.5 (6.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Panel:panel_izquierdo|Square_Area:cua_D2                                                                                                                                                                                                                                                                        ; Square_Area                       ; work         ;
;          |Square_Area:cua_D3|                                                                                                           ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Panel:panel_izquierdo|Square_Area:cua_D3                                                                                                                                                                                                                                                                        ; Square_Area                       ; work         ;
;          |Square_Area:cua_D4|                                                                                                           ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Panel:panel_izquierdo|Square_Area:cua_D4                                                                                                                                                                                                                                                                        ; Square_Area                       ; work         ;
;          |Square_Area:sombra|                                                                                                           ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Panel:panel_izquierdo|Square_Area:sombra                                                                                                                                                                                                                                                                        ; Square_Area                       ; work         ;
;       |Panel:panel_msg|                                                                                                                 ; 13.0 (3.0)           ; 13.0 (3.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (5)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Panel:panel_msg                                                                                                                                                                                                                                                                                                 ; Panel                             ; work         ;
;          |Square_Area:cua_D|                                                                                                            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Panel:panel_msg|Square_Area:cua_D                                                                                                                                                                                                                                                                               ; Square_Area                       ; work         ;
;          |Square_Area:cua_D2|                                                                                                           ; 3.2 (3.2)            ; 3.2 (3.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Panel:panel_msg|Square_Area:cua_D2                                                                                                                                                                                                                                                                              ; Square_Area                       ; work         ;
;          |Square_Area:cua_D3|                                                                                                           ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Panel:panel_msg|Square_Area:cua_D3                                                                                                                                                                                                                                                                              ; Square_Area                       ; work         ;
;          |Square_Area:cua_D4|                                                                                                           ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Panel:panel_msg|Square_Area:cua_D4                                                                                                                                                                                                                                                                              ; Square_Area                       ; work         ;
;          |Square_Area:sombra|                                                                                                           ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Panel:panel_msg|Square_Area:sombra                                                                                                                                                                                                                                                                              ; Square_Area                       ; work         ;
;       |Register:reg_x|                                                                                                                  ; 3.2 (3.2)            ; 3.5 (3.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Register:reg_x                                                                                                                                                                                                                                                                                                  ; Register                          ; work         ;
;       |Register:reg_y|                                                                                                                  ; 3.3 (3.3)            ; 3.7 (3.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Register:reg_y                                                                                                                                                                                                                                                                                                  ; Register                          ; work         ;
;       |SevenSeg_Display:display_seg|                                                                                                    ; 13.2 (7.7)           ; 13.2 (7.7)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|SevenSeg_Display:display_seg                                                                                                                                                                                                                                                                                    ; SevenSeg_Display                  ; work         ;
;          |Square_Area:segA|                                                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|SevenSeg_Display:display_seg|Square_Area:segA                                                                                                                                                                                                                                                                   ; Square_Area                       ; work         ;
;          |Square_Area:segC|                                                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|SevenSeg_Display:display_seg|Square_Area:segC                                                                                                                                                                                                                                                                   ; Square_Area                       ; work         ;
;          |Square_Area:segE|                                                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|SevenSeg_Display:display_seg|Square_Area:segE                                                                                                                                                                                                                                                                   ; Square_Area                       ; work         ;
;          |Square_Area:segF|                                                                                                             ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|SevenSeg_Display:display_seg|Square_Area:segF                                                                                                                                                                                                                                                                   ; Square_Area                       ; work         ;
;          |Square_Area:segG|                                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|SevenSeg_Display:display_seg|Square_Area:segG                                                                                                                                                                                                                                                                   ; Square_Area                       ; work         ;
;       |SevenSeg_Display:display_seg1|                                                                                                   ; 6.0 (5.0)            ; 6.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (8)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|SevenSeg_Display:display_seg1                                                                                                                                                                                                                                                                                   ; SevenSeg_Display                  ; work         ;
;          |Square_Area:segC|                                                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|SevenSeg_Display:display_seg1|Square_Area:segC                                                                                                                                                                                                                                                                  ; Square_Area                       ; work         ;
;          |Square_Area:segF|                                                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|SevenSeg_Display:display_seg1|Square_Area:segF                                                                                                                                                                                                                                                                  ; Square_Area                       ; work         ;
;       |SevenSeg_Display:display_seg2|                                                                                                   ; 6.5 (6.0)            ; 6.5 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|SevenSeg_Display:display_seg2                                                                                                                                                                                                                                                                                   ; SevenSeg_Display                  ; work         ;
;          |Square_Area:segC|                                                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|SevenSeg_Display:display_seg2|Square_Area:segC                                                                                                                                                                                                                                                                  ; Square_Area                       ; work         ;
;       |Symbol:slot_0_0|                                                                                                                 ; 11.2 (1.5)           ; 11.2 (1.5)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (2)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Symbol:slot_0_0                                                                                                                                                                                                                                                                                                 ; Symbol                            ; work         ;
;          |Square_Area:form1|                                                                                                            ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Symbol:slot_0_0|Square_Area:form1                                                                                                                                                                                                                                                                               ; Square_Area                       ; work         ;
;          |Square_Area:form2|                                                                                                            ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Symbol:slot_0_0|Square_Area:form2                                                                                                                                                                                                                                                                               ; Square_Area                       ; work         ;
;          |Square_Area:form3|                                                                                                            ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Symbol:slot_0_0|Square_Area:form3                                                                                                                                                                                                                                                                               ; Square_Area                       ; work         ;
;       |Symbol:slot_0_1|                                                                                                                 ; 5.0 (1.0)            ; 5.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Symbol:slot_0_1                                                                                                                                                                                                                                                                                                 ; Symbol                            ; work         ;
;          |Square_Area:form2|                                                                                                            ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Symbol:slot_0_1|Square_Area:form2                                                                                                                                                                                                                                                                               ; Square_Area                       ; work         ;
;          |Square_Area:form3|                                                                                                            ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Symbol:slot_0_1|Square_Area:form3                                                                                                                                                                                                                                                                               ; Square_Area                       ; work         ;
;       |Symbol:slot_0_2|                                                                                                                 ; 5.5 (1.0)            ; 5.5 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Symbol:slot_0_2                                                                                                                                                                                                                                                                                                 ; Symbol                            ; work         ;
;          |Square_Area:form1|                                                                                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Symbol:slot_0_2|Square_Area:form1                                                                                                                                                                                                                                                                               ; Square_Area                       ; work         ;
;          |Square_Area:form2|                                                                                                            ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Symbol:slot_0_2|Square_Area:form2                                                                                                                                                                                                                                                                               ; Square_Area                       ; work         ;
;          |Square_Area:form3|                                                                                                            ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Symbol:slot_0_2|Square_Area:form3                                                                                                                                                                                                                                                                               ; Square_Area                       ; work         ;
;       |Symbol:slot_1_0|                                                                                                                 ; 3.2 (1.0)            ; 3.5 (1.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Symbol:slot_1_0                                                                                                                                                                                                                                                                                                 ; Symbol                            ; work         ;
;          |Square_Area:form0|                                                                                                            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Symbol:slot_1_0|Square_Area:form0                                                                                                                                                                                                                                                                               ; Square_Area                       ; work         ;
;          |Square_Area:form2|                                                                                                            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Symbol:slot_1_0|Square_Area:form2                                                                                                                                                                                                                                                                               ; Square_Area                       ; work         ;
;          |Square_Area:form3|                                                                                                            ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Symbol:slot_1_0|Square_Area:form3                                                                                                                                                                                                                                                                               ; Square_Area                       ; work         ;
;       |Symbol:slot_1_1|                                                                                                                 ; 5.0 (1.0)            ; 5.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Symbol:slot_1_1                                                                                                                                                                                                                                                                                                 ; Symbol                            ; work         ;
;          |Square_Area:form0|                                                                                                            ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Symbol:slot_1_1|Square_Area:form0                                                                                                                                                                                                                                                                               ; Square_Area                       ; work         ;
;          |Square_Area:form1|                                                                                                            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Symbol:slot_1_1|Square_Area:form1                                                                                                                                                                                                                                                                               ; Square_Area                       ; work         ;
;          |Square_Area:form2|                                                                                                            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Symbol:slot_1_1|Square_Area:form2                                                                                                                                                                                                                                                                               ; Square_Area                       ; work         ;
;          |Square_Area:form3|                                                                                                            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Symbol:slot_1_1|Square_Area:form3                                                                                                                                                                                                                                                                               ; Square_Area                       ; work         ;
;       |Symbol:slot_1_2|                                                                                                                 ; 4.0 (1.0)            ; 4.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Symbol:slot_1_2                                                                                                                                                                                                                                                                                                 ; Symbol                            ; work         ;
;          |Square_Area:form0|                                                                                                            ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Symbol:slot_1_2|Square_Area:form0                                                                                                                                                                                                                                                                               ; Square_Area                       ; work         ;
;          |Square_Area:form2|                                                                                                            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Symbol:slot_1_2|Square_Area:form2                                                                                                                                                                                                                                                                               ; Square_Area                       ; work         ;
;          |Square_Area:form3|                                                                                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Symbol:slot_1_2|Square_Area:form3                                                                                                                                                                                                                                                                               ; Square_Area                       ; work         ;
;       |Symbol:slot_2_0|                                                                                                                 ; 6.7 (1.0)            ; 7.0 (1.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (1)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Symbol:slot_2_0                                                                                                                                                                                                                                                                                                 ; Symbol                            ; work         ;
;          |Square_Area:form1|                                                                                                            ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Symbol:slot_2_0|Square_Area:form1                                                                                                                                                                                                                                                                               ; Square_Area                       ; work         ;
;          |Square_Area:form2|                                                                                                            ; 2.7 (2.7)            ; 3.0 (3.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Symbol:slot_2_0|Square_Area:form2                                                                                                                                                                                                                                                                               ; Square_Area                       ; work         ;
;          |Square_Area:form3|                                                                                                            ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Symbol:slot_2_0|Square_Area:form3                                                                                                                                                                                                                                                                               ; Square_Area                       ; work         ;
;       |Symbol:slot_2_1|                                                                                                                 ; 11.0 (1.0)           ; 11.0 (1.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (1)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Symbol:slot_2_1                                                                                                                                                                                                                                                                                                 ; Symbol                            ; work         ;
;          |Square_Area:form1|                                                                                                            ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Symbol:slot_2_1|Square_Area:form1                                                                                                                                                                                                                                                                               ; Square_Area                       ; work         ;
;          |Square_Area:form2|                                                                                                            ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Symbol:slot_2_1|Square_Area:form2                                                                                                                                                                                                                                                                               ; Square_Area                       ; work         ;
;          |Square_Area:form3|                                                                                                            ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Symbol:slot_2_1|Square_Area:form3                                                                                                                                                                                                                                                                               ; Square_Area                       ; work         ;
;       |Symbol:slot_2_2|                                                                                                                 ; 3.0 (1.0)            ; 3.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Symbol:slot_2_2                                                                                                                                                                                                                                                                                                 ; Symbol                            ; work         ;
;          |Square_Area:form2|                                                                                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Symbol:slot_2_2|Square_Area:form2                                                                                                                                                                                                                                                                               ; Square_Area                       ; work         ;
;          |Square_Area:form3|                                                                                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|Symbol:slot_2_2|Square_Area:form3                                                                                                                                                                                                                                                                               ; Square_Area                       ; work         ;
;       |deco_BDS:deco|                                                                                                                   ; 129.8 (0.0)          ; 130.5 (0.0)                      ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 266 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|deco_BDS:deco                                                                                                                                                                                                                                                                                                   ; deco_BDS                          ; work         ;
;          |lpm_divide:Div0|                                                                                                              ; 28.4 (0.0)           ; 28.9 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|deco_BDS:deco|lpm_divide:Div0                                                                                                                                                                                                                                                                                   ; lpm_divide                        ; work         ;
;             |lpm_divide_ibm:auto_generated|                                                                                             ; 28.4 (0.0)           ; 28.9 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|deco_BDS:deco|lpm_divide:Div0|lpm_divide_ibm:auto_generated                                                                                                                                                                                                                                                     ; lpm_divide_ibm                    ; work         ;
;                |sign_div_unsign_olh:divider|                                                                                            ; 28.4 (0.0)           ; 28.9 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|deco_BDS:deco|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider                                                                                                                                                                                                                         ; sign_div_unsign_olh               ; work         ;
;                   |alt_u_div_lve:divider|                                                                                               ; 28.4 (28.4)          ; 28.9 (28.9)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|deco_BDS:deco|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_lve:divider                                                                                                                                                                                                   ; alt_u_div_lve                     ; work         ;
;          |lpm_divide:Div1|                                                                                                              ; 35.5 (0.0)           ; 35.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 71 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|deco_BDS:deco|lpm_divide:Div1                                                                                                                                                                                                                                                                                   ; lpm_divide                        ; work         ;
;             |lpm_divide_ebm:auto_generated|                                                                                             ; 35.5 (0.0)           ; 35.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 71 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|deco_BDS:deco|lpm_divide:Div1|lpm_divide_ebm:auto_generated                                                                                                                                                                                                                                                     ; lpm_divide_ebm                    ; work         ;
;                |sign_div_unsign_klh:divider|                                                                                            ; 35.5 (0.0)           ; 35.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 71 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|deco_BDS:deco|lpm_divide:Div1|lpm_divide_ebm:auto_generated|sign_div_unsign_klh:divider                                                                                                                                                                                                                         ; sign_div_unsign_klh               ; work         ;
;                   |alt_u_div_eve:divider|                                                                                               ; 35.5 (35.5)          ; 35.5 (35.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 71 (71)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|deco_BDS:deco|lpm_divide:Div1|lpm_divide_ebm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider                                                                                                                                                                                                   ; alt_u_div_eve                     ; work         ;
;          |lpm_divide:Mod0|                                                                                                              ; 35.9 (0.0)           ; 36.1 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|deco_BDS:deco|lpm_divide:Mod0                                                                                                                                                                                                                                                                                   ; lpm_divide                        ; work         ;
;             |lpm_divide_h3m:auto_generated|                                                                                             ; 35.9 (0.0)           ; 36.1 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|deco_BDS:deco|lpm_divide:Mod0|lpm_divide_h3m:auto_generated                                                                                                                                                                                                                                                     ; lpm_divide_h3m                    ; work         ;
;                |sign_div_unsign_klh:divider|                                                                                            ; 35.9 (0.0)           ; 36.1 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|deco_BDS:deco|lpm_divide:Mod0|lpm_divide_h3m:auto_generated|sign_div_unsign_klh:divider                                                                                                                                                                                                                         ; sign_div_unsign_klh               ; work         ;
;                   |alt_u_div_eve:divider|                                                                                               ; 35.9 (35.9)          ; 36.1 (36.1)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (75)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|deco_BDS:deco|lpm_divide:Mod0|lpm_divide_h3m:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider                                                                                                                                                                                                   ; alt_u_div_eve                     ; work         ;
;          |lpm_divide:Mod1|                                                                                                              ; 30.0 (0.0)           ; 30.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|deco_BDS:deco|lpm_divide:Mod1                                                                                                                                                                                                                                                                                   ; lpm_divide                        ; work         ;
;             |lpm_divide_h3m:auto_generated|                                                                                             ; 30.0 (0.0)           ; 30.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|deco_BDS:deco|lpm_divide:Mod1|lpm_divide_h3m:auto_generated                                                                                                                                                                                                                                                     ; lpm_divide_h3m                    ; work         ;
;                |sign_div_unsign_klh:divider|                                                                                            ; 30.0 (0.0)           ; 30.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|deco_BDS:deco|lpm_divide:Mod1|lpm_divide_h3m:auto_generated|sign_div_unsign_klh:divider                                                                                                                                                                                                                         ; sign_div_unsign_klh               ; work         ;
;                   |alt_u_div_eve:divider|                                                                                               ; 30.0 (30.0)          ; 30.0 (30.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|Vga_Controller:vga_control|deco_BDS:deco|lpm_divide:Mod1|lpm_divide_h3m:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider                                                                                                                                                                                                   ; alt_u_div_eve                     ; work         ;
;    |clk_div:div_clo|                                                                                                                    ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|clk_div:div_clo                                                                                                                                                                                                                                                                                                                            ; clk_div                           ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 57.5 (0.5)           ; 79.5 (0.5)                       ; 22.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 91 (1)              ; 93 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                           ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 57.0 (0.0)           ; 79.0 (0.0)                       ; 22.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 90 (0)              ; 93 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input       ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 57.0 (0.0)           ; 79.0 (0.0)                       ; 22.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 90 (0)              ; 93 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                       ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 57.0 (1.0)           ; 79.0 (2.7)                       ; 22.0 (1.7)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 90 (1)              ; 93 (5)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab           ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 56.0 (0.0)           ; 76.3 (0.0)                       ; 20.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 89 (0)              ; 88 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 56.0 (35.9)          ; 76.3 (50.7)                      ; 20.3 (14.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 89 (56)             ; 88 (60)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                      ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 9.5 (9.5)            ; 12.2 (12.2)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                        ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 10.6 (10.6)          ; 13.4 (13.4)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                    ; altera_sld   ;
;    |sld_signaltap:auto_signaltap_0|                                                                                                     ; 176.5 (1.7)          ; 269.0 (10.2)                     ; 92.5 (8.5)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 222 (2)             ; 418 (22)                  ; 0 (0)         ; 1408              ; 1     ; 0          ; 0    ; 0            ; |Gambling_Tec|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                             ; sld_signaltap                     ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                           ; 174.8 (0.0)          ; 258.8 (0.0)                      ; 84.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 220 (0)             ; 396 (0)                   ; 0 (0)         ; 1408              ; 1     ; 0          ; 0    ; 0            ; |Gambling_Tec|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                       ; sld_signaltap_impl                ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                       ; 174.8 (49.6)         ; 258.8 (76.7)                     ; 84.0 (27.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 220 (68)            ; 396 (119)                 ; 0 (0)         ; 1408              ; 1     ; 0          ; 0    ; 0            ; |Gambling_Tec|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                ; sld_signaltap_implb               ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                            ; 9.9 (9.3)            ; 23.7 (23.0)                      ; 13.8 (13.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 46 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                 ; altdpram                          ; work         ;
;                |lpm_decode:wdecoder|                                                                                                    ; 0.6 (0.0)            ; 0.7 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                             ; lpm_decode                        ; work         ;
;                   |decode_vnf:auto_generated|                                                                                           ; 0.6 (0.6)            ; 0.7 (0.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated                                                                                                                   ; decode_vnf                        ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1408              ; 1     ; 0          ; 0    ; 0            ; |Gambling_Tec|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                ; altsyncram                        ; work         ;
;                |altsyncram_ab84:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1408              ; 1     ; 0          ; 0    ; 0            ; |Gambling_Tec|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ab84:auto_generated                                                                                                                                                 ; altsyncram_ab84                   ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                            ; 0.7 (0.7)            ; 3.7 (3.7)                        ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                 ; lpm_shiftreg                      ; work         ;
;             |lpm_shiftreg:status_register|                                                                                              ; 9.0 (9.0)            ; 9.3 (9.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                   ; lpm_shiftreg                      ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                                   ; 3.5 (3.5)            ; 7.3 (7.3)                        ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                        ; serial_crc_16                     ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                                ; 32.5 (32.5)          ; 42.3 (42.3)                      ; 9.8 (9.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 59 (59)             ; 46 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                     ; sld_buffer_manager                ; work         ;
;             |sld_ela_control:ela_control|                                                                                               ; 12.2 (0.3)           ; 34.5 (0.3)                       ; 22.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (1)              ; 74 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                    ; sld_ela_control                   ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                ; 0.0 (0.0)            ; 1.7 (1.7)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                            ; lpm_shiftreg                      ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                                 ; 8.3 (0.0)            ; 25.5 (0.0)                       ; 17.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 57 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                             ; sld_ela_basic_multi_level_trigger ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                                                          ; 2.0 (2.0)            ; 14.7 (14.7)                      ; 12.7 (12.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                  ; lpm_shiftreg                      ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                                      ; 6.3 (0.0)            ; 10.8 (0.0)                       ; 4.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                              ; sld_mbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                            ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                                            ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                                                            ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                                                            ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                                                            ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                                                            ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                                                            ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                                                            ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                                                            ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                                                            ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1        ; sld_sbpmg                         ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                          ; 3.3 (2.3)            ; 7.0 (2.3)                        ; 3.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 12 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                      ; sld_ela_trigger_flow_mgr          ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                             ; 1.0 (1.0)            ; 4.7 (4.7)                        ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                              ; lpm_shiftreg                      ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                          ; 42.3 (5.3)           ; 46.3 (5.3)                       ; 4.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (11)             ; 61 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                               ; sld_offload_buffer_mgr            ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                              ; 5.0 (0.0)            ; 5.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                     ; lpm_counter                       ; work         ;
;                   |cntr_s8i:auto_generated|                                                                                             ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_s8i:auto_generated                                                             ; cntr_s8i                          ; work         ;
;                |lpm_counter:read_pointer_counter|                                                                                       ; 3.5 (0.0)            ; 7.0 (0.0)                        ; 3.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                              ; lpm_counter                       ; work         ;
;                   |cntr_4vi:auto_generated|                                                                                             ; 3.5 (3.5)            ; 7.0 (7.0)                        ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated                                                                                      ; cntr_4vi                          ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                                                             ; 5.0 (0.0)            ; 5.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                    ; lpm_counter                       ; work         ;
;                   |cntr_09i:auto_generated|                                                                                             ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated                                                                            ; cntr_09i                          ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                                                ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                       ; lpm_counter                       ; work         ;
;                   |cntr_kri:auto_generated|                                                                                             ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated                                                                               ; cntr_kri                          ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                       ; 7.3 (7.3)            ; 7.3 (7.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                              ; lpm_shiftreg                      ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                        ; 6.0 (6.0)            ; 6.3 (6.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                               ; lpm_shiftreg                      ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                     ; 8.0 (8.0)            ; 8.3 (8.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                            ; lpm_shiftreg                      ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                     ; 15.0 (15.0)          ; 15.0 (15.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Gambling_Tec|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                          ; sld_rom_sr                        ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                            ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name            ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Instruction[0]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Instruction[1]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Instruction[2]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Instruction[3]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Instruction[4]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Instruction[5]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Instruction[6]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Instruction[7]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Instruction[8]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Instruction[9]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Instruction[10] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Instruction[11] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Instruction[12] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Instruction[13] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Instruction[14] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Instruction[15] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Instruction[16] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Instruction[17] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Instruction[18] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Instruction[19] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Instruction[20] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Instruction[21] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Instruction[22] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Instruction[23] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Instruction[24] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Instruction[25] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Instruction[26] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Instruction[27] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Instruction[28] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Instruction[29] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Instruction[30] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Instruction[31] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; stop            ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; key_ready       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; mem_key[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; mem_key[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; mem_key[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; mem_key[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; mem_key[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; mem_key[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; mem_key[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; mem_key[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Hs              ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Vs              ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_Blank       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_Sync_N      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_CLK         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R[0]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R[1]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R[2]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R[3]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R[4]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R[5]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R[6]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R[7]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; G[0]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; G[1]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; G[2]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; G[3]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; G[4]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; G[5]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; G[6]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; G[7]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; B[0]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; B[1]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; B[2]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; B[3]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; B[4]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; B[5]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; B[6]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; B[7]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; clk             ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rstin           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; PS2_CLK         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DATA_PS2        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                     ;
+----------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                  ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------+-------------------+---------+
; Instruction[0]                                                       ;                   ;         ;
; Instruction[1]                                                       ;                   ;         ;
; Instruction[2]                                                       ;                   ;         ;
; Instruction[3]                                                       ;                   ;         ;
; Instruction[4]                                                       ;                   ;         ;
; Instruction[5]                                                       ;                   ;         ;
; Instruction[6]                                                       ;                   ;         ;
; Instruction[7]                                                       ;                   ;         ;
; Instruction[8]                                                       ;                   ;         ;
; Instruction[9]                                                       ;                   ;         ;
; Instruction[10]                                                      ;                   ;         ;
; Instruction[11]                                                      ;                   ;         ;
; Instruction[12]                                                      ;                   ;         ;
; Instruction[13]                                                      ;                   ;         ;
; Instruction[14]                                                      ;                   ;         ;
; Instruction[15]                                                      ;                   ;         ;
; Instruction[16]                                                      ;                   ;         ;
; Instruction[17]                                                      ;                   ;         ;
; Instruction[18]                                                      ;                   ;         ;
; Instruction[19]                                                      ;                   ;         ;
; Instruction[20]                                                      ;                   ;         ;
; Instruction[21]                                                      ;                   ;         ;
; Instruction[22]                                                      ;                   ;         ;
; Instruction[23]                                                      ;                   ;         ;
; Instruction[24]                                                      ;                   ;         ;
; Instruction[25]                                                      ;                   ;         ;
; Instruction[26]                                                      ;                   ;         ;
; Instruction[27]                                                      ;                   ;         ;
; Instruction[28]                                                      ;                   ;         ;
; Instruction[29]                                                      ;                   ;         ;
; Instruction[30]                                                      ;                   ;         ;
; Instruction[31]                                                      ;                   ;         ;
; stop                                                                 ;                   ;         ;
; clk                                                                  ;                   ;         ;
;      - clk_div:div_clo|clk25                                         ; 0                 ; 0       ;
; rstin                                                                ;                   ;         ;
;      - clk_div:div_clo|clk25                                         ; 1                 ; 0       ;
;      - Vga_Controller:vga_control|Register:reg_x|Q[0]                ; 1                 ; 0       ;
;      - Vga_Controller:vga_control|Register:reg_x|Q[1]                ; 1                 ; 0       ;
;      - Vga_Controller:vga_control|Register:reg_x|Q[2]                ; 1                 ; 0       ;
;      - Vga_Controller:vga_control|Register:reg_x|Q[3]                ; 1                 ; 0       ;
;      - Vga_Controller:vga_control|Register:reg_x|Q[4]                ; 1                 ; 0       ;
;      - Vga_Controller:vga_control|Register:reg_x|Q[5]                ; 1                 ; 0       ;
;      - Vga_Controller:vga_control|Register:reg_x|Q[6]                ; 1                 ; 0       ;
;      - Vga_Controller:vga_control|Register:reg_x|Q[7]                ; 1                 ; 0       ;
;      - Vga_Controller:vga_control|Register:reg_x|Q[8]                ; 1                 ; 0       ;
;      - Vga_Controller:vga_control|Register:reg_x|Q[9]                ; 1                 ; 0       ;
;      - Vga_Controller:vga_control|Register:reg_y|Q[0]                ; 1                 ; 0       ;
;      - Vga_Controller:vga_control|Register:reg_y|Q[1]                ; 1                 ; 0       ;
;      - Vga_Controller:vga_control|Register:reg_y|Q[2]                ; 1                 ; 0       ;
;      - Vga_Controller:vga_control|Register:reg_y|Q[3]                ; 1                 ; 0       ;
;      - Vga_Controller:vga_control|Register:reg_y|Q[4]                ; 1                 ; 0       ;
;      - Vga_Controller:vga_control|Register:reg_y|Q[5]                ; 1                 ; 0       ;
;      - Vga_Controller:vga_control|Register:reg_y|Q[6]                ; 1                 ; 0       ;
;      - Vga_Controller:vga_control|Register:reg_y|Q[7]                ; 1                 ; 0       ;
;      - Vga_Controller:vga_control|Register:reg_y|Q[8]                ; 1                 ; 0       ;
;      - Vga_Controller:vga_control|Register:reg_y|Q[9]                ; 1                 ; 0       ;
;      - CPU:process|Register:PC_Register|Q[17]                        ; 1                 ; 0       ;
;      - CPU:process|Register:PC_Register|Q[30]                        ; 1                 ; 0       ;
;      - CPU:process|Register:PC_Register|Q[2]                         ; 1                 ; 0       ;
;      - CPU:process|Register:PC_Register|Q[3]                         ; 1                 ; 0       ;
;      - CPU:process|Register:PC_Register|Q[29]                        ; 1                 ; 0       ;
;      - CPU:process|Register:PC_Register|Q[4]                         ; 1                 ; 0       ;
;      - CPU:process|Register:PC_Register|Q[28]                        ; 1                 ; 0       ;
;      - CPU:process|Register:PC_Register|Q[12]                        ; 1                 ; 0       ;
;      - CPU:process|Register:PC_Register|Q[5]                         ; 1                 ; 0       ;
;      - CPU:process|Register:PC_Register|Q[6]                         ; 1                 ; 0       ;
;      - CPU:process|Register:PC_Register|Q[7]                         ; 1                 ; 0       ;
;      - CPU:process|Register:PC_Register|Q[27]                        ; 1                 ; 0       ;
;      - CPU:process|Register:PC_Register|Q[13]                        ; 1                 ; 0       ;
;      - CPU:process|Register:PC_Register|Q[21]                        ; 1                 ; 0       ;
;      - CPU:process|Register:PC_Register|Q[26]                        ; 1                 ; 0       ;
;      - CPU:process|Register:PC_Register|Q[14]                        ; 1                 ; 0       ;
;      - CPU:process|Register:PC_Register|Q[25]                        ; 1                 ; 0       ;
;      - CPU:process|Register:PC_Register|Q[20]                        ; 1                 ; 0       ;
;      - CPU:process|Register:PC_Register|Q[22]                        ; 1                 ; 0       ;
;      - CPU:process|Register:PC_Register|Q[15]                        ; 1                 ; 0       ;
;      - CPU:process|Register:PC_Register|Q[19]                        ; 1                 ; 0       ;
;      - CPU:process|Register:PC_Register|Q[16]                        ; 1                 ; 0       ;
;      - CPU:process|Register:PC_Register|Q[31]                        ; 1                 ; 0       ;
;      - CPU:process|Register:PC_Register|Q[23]                        ; 1                 ; 0       ;
;      - CPU:process|Register:PC_Register|Q[24]                        ; 1                 ; 0       ;
;      - CPU:process|Register:PC_Register|Q[18]                        ; 1                 ; 0       ;
;      - CPU:process|Register:PC_Register|Q[8]                         ; 1                 ; 0       ;
;      - CPU:process|Register:PC_Register|Q[9]                         ; 1                 ; 0       ;
;      - CPU:process|Register:PC_Register|Q[10]                        ; 1                 ; 0       ;
;      - CPU:process|Register:PC_Register|Q[11]                        ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[0][2]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[0][1]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[0][3]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[0][28]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[0][16]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[0][0]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[0][5]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[0][29]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[0][23]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[0][19]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[0][7]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[0][30]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[0][31]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[0][15]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[0][17]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[0][4]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[0][13]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[0][25]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[0][27]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[0][12]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[0][11]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[0][10]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[0][9]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[0][26]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[0][24]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[0][14]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[0][18]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[0][22]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[0][6]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[0][21]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[0][20]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[0][8]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[1][8]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[1][24]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[1][25]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[1][6]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[1][0]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[1][9]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[1][10]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[1][27]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[1][26]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[1][11]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[1][12]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[1][13]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[1][4]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[1][21]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[1][17]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[1][14]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[1][22]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[1][15]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[1][18]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[1][28]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[1][2]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[1][29]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[1][7]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[1][5]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[1][20]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[1][23]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[1][19]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[1][30]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[1][31]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[1][3]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[1][1]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[1][16]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[3][17]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[3][25]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[3][27]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[3][2]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[3][10]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[3][26]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[3][21]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[3][0]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[3][23]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[3][4]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[3][22]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[3][9]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[3][24]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[3][3]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[3][15]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[3][11]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[3][5]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[3][13]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[3][12]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[3][8]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[3][7]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[3][1]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[3][20]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[3][6]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[3][30]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[3][19]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[3][16]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[3][18]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[3][31]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[3][14]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[3][28]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[3][29]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[4][26]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[4][12]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[4][29]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[4][28]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[4][17]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[4][15]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[4][11]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[4][7]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[4][23]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[4][20]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[4][16]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[4][1]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[4][27]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[4][10]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[4][19]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[4][30]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[4][25]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[4][18]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[4][3]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[4][31]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[4][6]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[4][9]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[4][0]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[4][24]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[4][2]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[4][8]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[4][13]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[4][5]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[4][22]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[4][4]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[4][21]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[4][14]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[5][12]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[5][30]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[5][23]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[5][24]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[5][0]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[5][27]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[5][1]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[5][3]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[5][11]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[5][2]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[5][16]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[5][19]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[5][8]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[5][9]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[5][7]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[5][26]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[5][13]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[5][31]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[5][4]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[5][10]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[5][17]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[5][28]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[5][5]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[5][29]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[5][21]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[5][20]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[5][15]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[5][22]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[5][6]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[5][14]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[5][18]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[5][25]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[6][5]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[6][9]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[6][10]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[6][24]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[6][8]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[6][23]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[6][18]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[6][11]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[6][20]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[6][12]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[6][15]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[6][13]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[6][17]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[6][16]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[6][7]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[6][30]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[6][26]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[6][27]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[6][28]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[6][22]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[6][21]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[6][29]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[6][31]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[6][2]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[6][3]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[6][4]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[6][14]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[6][6]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[6][0]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[6][1]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[6][19]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[6][25]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[7][28]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[7][3]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[7][1]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[7][27]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[7][24]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[7][10]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[7][22]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[7][5]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[7][16]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[7][4]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[7][9]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[7][21]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[7][11]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[7][8]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[7][29]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[7][7]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[7][2]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[7][0]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[7][17]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[7][18]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[7][19]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[7][14]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[7][12]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[7][26]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[7][15]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[7][30]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[7][20]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[7][23]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[7][6]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[7][25]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[7][31]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[7][13]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[8][7]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[8][9]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[8][23]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[8][10]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[8][22]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[8][28]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[8][11]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[8][27]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[8][31]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[8][16]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[8][17]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[8][20]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[8][24]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[8][15]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[8][18]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[8][13]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[8][26]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[8][0]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[8][8]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[8][3]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[8][4]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[8][30]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[8][29]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[8][21]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[8][2]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[8][5]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[8][19]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[8][6]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[8][25]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[8][14]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[8][1]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[8][12]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[9][15]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[9][14]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[9][18]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[9][13]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[9][21]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[9][25]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[9][12]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[9][11]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[9][10]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[9][22]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[9][17]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[9][9]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[9][8]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[9][3]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[9][1]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[9][6]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[9][5]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[9][7]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[9][23]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[9][24]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[9][0]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[9][31]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[9][30]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[9][29]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[9][28]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[9][4]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[9][26]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[9][27]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[9][2]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[9][16]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[9][19]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[9][20]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[10][23]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[10][13]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[10][16]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[10][20]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[10][15]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[10][19]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[10][14]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[10][12]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[10][10]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[10][17]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[10][22]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[10][2]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[10][4]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[10][9]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[10][6]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[10][24]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[10][0]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[10][7]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[10][31]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[10][5]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[10][3]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[10][26]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[10][28]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[10][29]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[10][1]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[10][18]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[10][8]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[10][30]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[10][25]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[10][11]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[10][27]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[10][21]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[11][4]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[11][25]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[11][31]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[11][13]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[11][3]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[11][19]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[11][14]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[11][17]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[11][28]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[11][29]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[11][1]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[11][27]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[11][20]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[11][23]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[11][9]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[11][12]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[11][7]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[11][24]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[11][30]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[11][16]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[11][5]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[11][2]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[11][22]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[11][8]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[11][10]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[11][11]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[11][26]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[11][15]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[11][6]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[11][21]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[11][18]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[11][0]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[12][28]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[12][3]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[12][31]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[12][8]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[12][13]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[12][20]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[12][30]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[12][17]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[12][9]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[12][6]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[12][27]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[12][5]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[12][7]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[12][15]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[12][16]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[12][10]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[12][4]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[12][22]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[12][0]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[12][12]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[12][23]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[12][19]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[12][14]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[12][18]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[12][25]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[12][21]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[12][11]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[12][24]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[12][1]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[12][2]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[12][26]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[12][29]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[13][23]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[13][19]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[13][27]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[13][9]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[13][1]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[13][31]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[13][17]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[13][7]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[13][3]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[13][6]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[13][0]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[13][29]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[13][4]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[13][28]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[13][21]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[13][5]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[13][11]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[13][18]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[13][25]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[13][8]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[13][15]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[13][16]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[13][22]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[13][2]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[13][20]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[13][10]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[13][13]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[13][26]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[13][12]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[13][30]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[13][24]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[13][14]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[14][28]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[14][10]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[14][11]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[14][1]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[14][15]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[14][17]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[14][29]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[14][7]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[14][5]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[14][4]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[14][27]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[14][19]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[14][14]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[14][8]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[14][24]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[14][16]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[14][13]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[14][23]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[14][20]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[14][0]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[14][6]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[14][9]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[14][21]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[14][12]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[14][30]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[14][3]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[14][31]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[14][22]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[14][2]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[14][18]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[14][25]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[14][26]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[15][29]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[15][10]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[15][23]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[15][17]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[15][13]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[15][26]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[15][4]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[15][7]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[15][20]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[15][22]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[15][16]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[15][11]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[15][28]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[15][6]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[15][30]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[15][18]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[15][12]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[15][1]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[15][5]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[15][9]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[15][19]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[15][0]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[15][3]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[15][21]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[15][14]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[15][15]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[15][25]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[15][8]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[15][2]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[15][24]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[15][31]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[15][27]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[16][17]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[16][22]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[16][4]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[16][16]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[16][28]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[16][30]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[16][20]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[16][19]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[16][1]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[16][7]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[16][27]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[16][0]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[16][24]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[16][21]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[16][23]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[16][25]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[16][29]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[16][18]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[16][15]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[16][13]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[16][8]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[16][11]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[16][14]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[16][9]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[16][3]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[16][31]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[16][5]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[16][12]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[16][2]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[16][26]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[16][6]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[16][10]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[17][28]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[17][23]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[17][6]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[17][12]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[17][11]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[17][14]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[17][5]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[17][7]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[17][27]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[17][22]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[17][2]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[17][30]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[17][17]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[17][29]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[17][4]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[17][16]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[17][26]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[17][18]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[17][8]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[17][0]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[17][21]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[17][25]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[17][1]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[17][3]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[17][31]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[17][15]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[17][19]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[17][24]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[17][20]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[17][13]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[17][10]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[17][9]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[18][19]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[18][0]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[18][28]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[18][21]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[18][29]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[18][24]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[18][8]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[18][14]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[18][5]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[18][18]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[18][15]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[18][1]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[18][7]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[18][6]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[18][13]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[18][30]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[18][27]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[18][31]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[18][23]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[18][12]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[18][20]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[18][3]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[18][2]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[18][16]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[18][17]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[18][9]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[18][10]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[18][25]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[18][11]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[18][26]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[18][22]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[18][4]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[19][19]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[19][31]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[19][11]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[19][15]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[19][29]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[19][20]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[19][12]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[19][25]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[19][7]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[19][1]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[19][22]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[19][10]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[19][0]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[19][18]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[19][2]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[19][30]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[19][28]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[19][17]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[19][24]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[19][16]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[19][4]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[19][14]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[19][9]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[19][13]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[19][26]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[19][5]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[19][23]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[19][27]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[19][3]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[19][8]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[19][21]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[19][6]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[20][19]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[20][13]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[20][14]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[20][21]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[20][18]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[20][4]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[20][0]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[20][22]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[20][16]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[20][30]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[20][23]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[20][5]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[20][27]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[20][24]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[20][12]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[20][29]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[20][3]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[20][8]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[20][31]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[20][2]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[20][6]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[20][25]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[20][20]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[20][28]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[20][1]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[20][26]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[20][7]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[20][9]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[20][11]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[20][15]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[20][17]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[20][10]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[21][19]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[21][5]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[21][17]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[21][8]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[21][9]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[21][2]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[21][20]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[21][10]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[21][21]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[21][27]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[21][11]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[21][22]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[21][30]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[21][6]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[21][12]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[21][3]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[21][23]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[21][31]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[21][7]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[21][13]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[21][14]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[21][24]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[21][15]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[21][25]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[21][28]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[21][16]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[21][26]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[21][29]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[21][4]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[21][18]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[21][0]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[21][1]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[22][14]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[22][29]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[22][18]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[22][20]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[22][9]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[22][8]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[22][31]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[22][30]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[22][3]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[22][10]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[22][25]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[22][0]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[22][6]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[22][17]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[22][24]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[22][13]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[22][7]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[22][28]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[22][19]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[22][21]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[22][22]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[22][27]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[22][23]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[22][15]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[22][16]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[22][2]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[22][11]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[22][12]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[22][5]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[22][1]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[22][4]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[22][26]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[23][28]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[23][6]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[23][21]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[23][18]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[23][20]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[23][30]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[23][9]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[23][31]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[23][27]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[23][26]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[23][25]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[23][15]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[23][10]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[23][23]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[23][19]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[23][24]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[23][5]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[23][13]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[23][22]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[23][8]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[23][7]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[23][17]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[23][1]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[23][11]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[23][4]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[23][0]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[23][12]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[23][3]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[23][14]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[23][2]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[23][16]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[23][29]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[24][19]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[24][7]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[24][9]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[24][13]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[24][3]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[24][10]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[24][1]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[24][31]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[24][24]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[24][20]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[24][6]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[24][14]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[24][16]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[24][8]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[24][25]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[24][5]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[24][17]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[24][0]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[24][18]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[24][4]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[24][29]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[24][28]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[24][30]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[24][26]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[24][12]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[24][2]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[24][11]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[24][23]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[24][22]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[24][27]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[24][15]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[24][21]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[25][18]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[25][25]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[25][9]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[25][30]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[25][27]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[25][15]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[25][24]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[25][13]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[25][16]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[25][6]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[25][8]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[25][19]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[25][17]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[25][29]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[25][5]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[25][11]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[25][28]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[25][22]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[25][12]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[25][7]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[25][4]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[25][0]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[25][21]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[25][23]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[25][2]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[25][10]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[25][26]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[25][1]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[25][3]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[25][31]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[25][20]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[25][14]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[26][5]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[26][6]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[26][29]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[26][30]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[26][24]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[26][9]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[26][4]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[26][22]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[26][0]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[26][16]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[26][23]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[26][8]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[26][11]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[26][26]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[26][15]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[26][18]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[26][28]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[26][19]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[26][27]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[26][3]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[26][31]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[26][13]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[26][25]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[26][7]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[26][10]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[26][1]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[26][17]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[26][20]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[26][14]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[26][21]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[26][12]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[26][2]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[27][2]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[27][18]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[27][26]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[27][27]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[27][6]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[27][7]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[27][21]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[27][5]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[27][13]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[27][1]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[27][20]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[27][29]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[27][24]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[27][9]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[27][3]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[27][31]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[27][17]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[27][8]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[27][12]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[27][16]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[27][25]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[27][15]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[27][28]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[27][10]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[27][19]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[27][22]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[27][4]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[27][14]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[27][30]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[27][0]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[27][11]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[27][23]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[28][24]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[28][31]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[28][20]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[28][2]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[28][12]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[28][30]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[28][4]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[28][22]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[28][3]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[28][29]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[28][5]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[28][26]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[28][0]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[28][8]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[28][16]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[28][23]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[28][18]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[28][21]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[28][11]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[28][10]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[28][25]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[28][6]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[28][7]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[28][13]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[28][27]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[28][14]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[28][19]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[28][28]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[28][15]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[28][17]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[28][9]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[28][1]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[29][5]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[29][18]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[29][0]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[29][29]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[29][31]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[29][7]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[29][30]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[29][16]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[29][15]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[29][14]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[29][13]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[29][6]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[29][12]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[29][11]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[29][10]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[29][9]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[29][8]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[29][1]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[29][19]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[29][17]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[29][20]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[29][27]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[29][21]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[29][22]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[29][23]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[29][24]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[29][28]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[29][25]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[29][26]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[29][2]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[29][3]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[29][4]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[30][18]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[30][0]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[30][17]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[30][9]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[30][20]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[30][4]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[30][27]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[30][5]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[30][29]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[30][16]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[30][10]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[30][30]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[30][21]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[30][22]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[30][11]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[30][14]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[30][12]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[30][3]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[30][24]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[30][13]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[30][31]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[30][23]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[30][15]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[30][6]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[30][28]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[30][1]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[30][25]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[30][19]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[30][7]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[30][8]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[30][2]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[30][26]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[31][4]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[31][3]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[31][10]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[31][29]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[31][0]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[31][30]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[31][27]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[31][20]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[31][6]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[31][17]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[31][9]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[31][22]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[31][12]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[31][19]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[31][1]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[31][5]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[31][8]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[31][23]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[31][31]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[31][28]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[31][25]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[31][15]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[31][13]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[31][2]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[31][7]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[31][26]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[31][24]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[31][14]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[31][11]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[31][18]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[31][21]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[31][16]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[32][4]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[32][13]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[32][31]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[32][15]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[32][29]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[32][17]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[32][1]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[32][7]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[32][3]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[32][22]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[32][14]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[32][10]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[32][20]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[32][28]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[32][23]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[32][11]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[32][16]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[32][19]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[32][30]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[32][2]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[32][26]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[32][0]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[32][25]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[32][12]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[32][27]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[32][24]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[32][18]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[32][8]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[32][6]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[32][5]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[32][21]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[32][9]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[33][21]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[33][22]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[33][27]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[33][10]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[33][1]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[33][29]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[33][6]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[33][12]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[33][7]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[33][23]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[33][25]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[33][11]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[33][19]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[33][13]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[33][16]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[33][28]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[33][14]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[33][8]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[33][15]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[33][31]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[33][18]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[33][5]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[33][9]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[33][17]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[33][20]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[33][2]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[33][26]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[33][24]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[33][4]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[33][3]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[33][0]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[33][30]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[34][22]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[34][31]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[34][1]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[34][28]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[34][0]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[34][2]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[34][23]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[34][16]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[34][19]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[34][10]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[34][24]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[34][8]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[34][14]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[34][18]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[34][20]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[34][3]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[34][17]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[34][4]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[34][29]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[34][27]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[34][21]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[34][12]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[34][15]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[34][13]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[34][6]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[34][30]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[34][9]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[34][7]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[34][11]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[34][26]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[34][5]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[34][25]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[35][1]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[35][19]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[35][24]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[35][23]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[35][7]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[35][29]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[35][8]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[35][18]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[35][9]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[35][27]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[35][30]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[35][4]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[35][12]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[35][28]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[35][26]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[35][6]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[35][11]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[35][0]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[35][16]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[35][21]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[35][10]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[35][17]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[35][13]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[35][25]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[35][31]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[35][2]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[35][15]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[35][3]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[35][14]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[35][22]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[35][20]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[35][5]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[36][7]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[36][2]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[36][26]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[36][29]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[36][30]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[36][25]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[36][16]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[36][15]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[36][4]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[36][13]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[36][0]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[36][28]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[36][24]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[36][14]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[36][22]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[36][11]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[36][21]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[36][6]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[36][18]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[36][10]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[36][27]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[36][9]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[36][20]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[36][3]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[36][17]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[36][8]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[36][19]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[36][12]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[36][31]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[36][1]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[36][5]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[36][23]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[37][23]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[37][28]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[37][31]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[37][9]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[37][5]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[37][29]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[37][16]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[37][4]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[37][13]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[37][0]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[37][20]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[37][26]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[37][1]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[37][11]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[37][22]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[37][21]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[37][25]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[37][18]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[37][27]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[37][10]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[37][8]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[37][14]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[37][17]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[37][30]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[37][3]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[37][12]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[37][24]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[37][7]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[37][6]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[37][2]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[37][15]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[37][19]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[38][26]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[38][9]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[38][7]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[38][10]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[38][5]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[38][3]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[38][23]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[38][31]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[38][2]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[38][1]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[38][15]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[38][28]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[38][4]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[38][11]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[38][24]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[38][27]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[38][17]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[38][13]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[38][25]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[38][29]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[38][16]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[38][14]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[38][22]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[38][19]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[38][18]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[38][21]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[38][30]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[38][0]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[38][8]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[38][12]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[38][6]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[38][20]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[39][24]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[39][31]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[39][29]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[39][12]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[39][5]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[39][7]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[39][20]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[39][1]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[39][23]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[39][18]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[39][27]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[39][17]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[39][25]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[39][16]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[39][28]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[39][11]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[39][14]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[39][19]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[39][21]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[39][2]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[39][22]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[39][13]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[39][9]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[39][6]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[39][15]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[39][30]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[39][8]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[39][3]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[39][0]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[39][10]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[39][4]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[39][26]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[40][10]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[40][31]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[40][29]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[40][5]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[40][1]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[40][17]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[40][19]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[40][12]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[40][11]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[40][4]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[40][20]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[40][15]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[40][9]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[40][25]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[40][7]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[40][21]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[40][8]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[40][27]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[40][0]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[40][26]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[40][13]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[40][22]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[40][2]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[40][18]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[40][28]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[40][30]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[40][14]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[40][16]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[40][6]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[40][3]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[40][24]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[40][23]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[41][25]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[41][30]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[41][18]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[41][17]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[41][12]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[41][4]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[41][0]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[41][23]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[41][3]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[41][2]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[41][15]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[41][24]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[41][14]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[41][22]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[41][13]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[41][11]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[41][19]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[41][21]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[41][6]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[41][26]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[41][10]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[41][7]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[41][28]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[41][9]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[41][20]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[41][16]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[41][8]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[41][27]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[41][29]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[41][1]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[41][5]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[41][31]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[42][20]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[42][12]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[42][3]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[42][8]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[42][4]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[42][13]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[42][11]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[42][23]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[42][6]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[42][10]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[42][21]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[42][31]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[42][29]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[42][17]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[42][5]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[42][1]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[42][7]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[42][18]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[42][16]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[42][22]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[42][27]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[42][9]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[42][14]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[42][0]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[42][24]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[42][30]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[42][25]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[42][26]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[42][19]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[42][2]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[42][15]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[42][28]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[43][16]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[43][26]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[43][30]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[43][28]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[43][17]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[43][11]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[43][10]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[43][23]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[43][14]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[43][25]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[43][3]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[43][24]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[43][27]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[43][9]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[43][2]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[43][7]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[43][12]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[43][29]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[43][22]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[43][0]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[43][21]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[43][8]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[43][6]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[43][4]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[43][19]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[43][20]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[43][31]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[43][18]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[43][13]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[43][1]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[43][5]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[43][15]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[44][9]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[44][11]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[44][27]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[44][25]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[44][8]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[44][19]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[44][21]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[44][15]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[44][16]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[44][26]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[44][31]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[44][29]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[44][6]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[44][22]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[44][20]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[44][18]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[44][2]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[44][13]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[44][24]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[44][7]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[44][5]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[44][3]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[44][23]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[44][28]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[44][12]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[44][30]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[44][0]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[44][10]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[44][4]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[44][14]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[44][17]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[44][1]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[45][15]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[45][26]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[45][27]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[45][31]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[45][22]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[45][25]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[45][3]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[45][8]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[45][7]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[45][30]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[45][18]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[45][9]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[45][23]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[45][2]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[45][24]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[45][19]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[45][5]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[45][21]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[45][29]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[45][6]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[45][20]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[45][14]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[45][17]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[45][12]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[45][4]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[45][28]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[45][11]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[45][13]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[45][10]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[45][0]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[45][16]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[45][1]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[46][4]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[46][21]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[46][0]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[46][29]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[46][9]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[46][7]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[46][27]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[46][11]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[46][8]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[46][30]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[46][3]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[46][31]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[46][2]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[46][26]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[46][1]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[46][5]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[46][22]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[46][16]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[46][20]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[46][25]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[46][15]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[46][6]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[46][14]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[46][12]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[46][10]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[46][24]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[46][28]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[46][13]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[46][23]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[46][19]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[46][17]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[46][18]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[47][5]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[47][16]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[47][23]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[47][6]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[47][11]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[47][20]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[47][8]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[47][30]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[47][1]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[47][21]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[47][28]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[47][27]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[47][17]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[47][2]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[47][22]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[47][29]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[47][9]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[47][25]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[47][26]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[47][0]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[47][15]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[47][4]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[47][19]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[47][13]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[47][18]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[47][10]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[47][24]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[47][12]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[47][3]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[47][7]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[47][14]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[47][31]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[48][10]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[48][27]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[48][2]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[48][28]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[48][17]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[48][21]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[48][9]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[48][1]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[48][31]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[48][3]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[48][7]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[48][24]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[48][30]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[48][29]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[48][6]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[48][20]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[48][0]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[48][22]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[48][15]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[48][19]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[48][18]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[48][25]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[48][8]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[48][12]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[48][5]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[48][11]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[48][16]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[48][14]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[48][23]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[48][13]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[48][4]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[48][26]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[49][10]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[49][5]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[49][30]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[49][21]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[49][16]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[49][7]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[49][13]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[49][24]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[49][3]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[49][31]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[49][22]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[49][29]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[49][18]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[49][0]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[49][19]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[49][11]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[49][2]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[49][4]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[49][12]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[49][15]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[49][1]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[49][23]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[49][26]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[49][20]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[49][8]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[49][25]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[49][6]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[49][17]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[49][9]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[49][14]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[49][28]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[49][27]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[50][10]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[50][1]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[50][21]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[50][3]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[50][29]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[50][19]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[50][12]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[50][23]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[50][18]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[50][9]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[50][17]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[50][14]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[50][11]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[50][22]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[50][27]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[50][30]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[50][25]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[50][6]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[50][0]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[50][26]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[50][16]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[50][15]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[50][20]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[50][4]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[50][28]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[50][8]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[50][13]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[50][2]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[50][31]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[50][24]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[50][5]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[50][7]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[51][10]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[51][6]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[51][25]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[51][9]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[51][18]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[51][0]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[51][22]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[51][13]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[51][23]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[51][27]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[51][12]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[51][11]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[51][1]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[51][24]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[51][28]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[51][19]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[51][16]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[51][2]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[51][31]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[51][26]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[51][29]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[51][8]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[51][17]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[51][30]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[51][5]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[51][3]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[51][7]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[51][20]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[51][21]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[51][15]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[51][14]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[51][4]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[52][22]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[52][27]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[52][23]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[52][24]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[52][25]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[52][26]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[52][2]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[52][3]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[52][4]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[52][0]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[52][9]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[52][7]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[52][1]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[52][31]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[52][30]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[52][10]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[52][29]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[52][28]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[52][17]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[52][18]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[52][19]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[52][20]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[52][15]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[52][6]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[52][21]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[52][11]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[52][8]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[52][5]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[52][16]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[52][14]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[52][12]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[52][13]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[53][9]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[53][18]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[53][19]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[53][31]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[53][10]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[53][30]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[53][22]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[53][0]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[53][5]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[53][7]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[53][12]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[53][1]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[53][3]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[53][27]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[53][25]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[53][8]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[53][28]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[53][4]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[53][17]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[53][15]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[53][16]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[53][21]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[53][26]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[53][29]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[53][2]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[53][13]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[53][23]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[53][20]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[53][11]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[53][6]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[53][14]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[53][24]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[54][1]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[54][22]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[54][31]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[54][24]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[54][23]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[54][4]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[54][14]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[54][30]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[54][15]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[54][20]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[54][9]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[54][16]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[54][12]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[54][21]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[54][26]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[54][7]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[54][5]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[54][18]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[54][10]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[54][2]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[54][29]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[54][13]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[54][27]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[54][17]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[54][8]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[54][19]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[54][28]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[54][6]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[54][25]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[54][11]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[54][0]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[54][3]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[55][12]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[55][24]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[55][1]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[55][0]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[55][17]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[55][4]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[55][18]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[55][13]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[55][27]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[55][6]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[55][7]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[55][3]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[55][29]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[55][11]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[55][23]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[55][19]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[55][16]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[55][8]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[55][20]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[55][2]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[55][26]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[55][21]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[55][15]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[55][22]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[55][25]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[55][28]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[55][10]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[55][5]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[55][9]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[55][14]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[55][31]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[55][30]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[56][6]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[56][10]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[56][21]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[56][25]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[56][24]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[56][27]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[56][2]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[56][1]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[56][13]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[56][3]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[56][15]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[56][28]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[56][29]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[56][26]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[56][7]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[56][5]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[56][12]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[56][16]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[56][31]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[56][9]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[56][18]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[56][23]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[56][19]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[56][4]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[56][30]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[56][14]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[56][22]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[56][8]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[56][20]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[56][17]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[56][11]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[56][0]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[57][21]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[57][6]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[57][2]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[57][8]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[57][13]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[57][28]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[57][16]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[57][26]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[57][27]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[57][29]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[57][22]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[57][18]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[57][15]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[57][4]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[57][24]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[57][17]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[57][1]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[57][5]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[57][9]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[57][30]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[57][3]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[57][25]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[57][10]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[57][0]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[57][14]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[57][12]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[57][31]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[57][11]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[57][7]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[57][23]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[57][19]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[57][20]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[58][12]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[58][0]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[58][4]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[58][16]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[58][6]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[58][3]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[58][11]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[58][29]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[58][2]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[58][7]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[58][26]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[58][15]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[58][25]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[58][30]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[58][10]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[58][24]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[58][28]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[58][27]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[58][23]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[58][9]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[58][5]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[58][14]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[58][22]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[58][21]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[58][20]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[58][8]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[58][19]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[58][13]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[58][18]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[58][17]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[58][1]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[58][31]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[59][0]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[59][23]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[59][21]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[59][31]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[59][27]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[59][24]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[59][7]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[59][25]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[59][1]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[59][20]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[59][12]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[59][4]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[59][9]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[59][15]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[59][19]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[59][3]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[59][18]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[59][28]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[59][5]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[59][22]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[59][8]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[59][11]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[59][16]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[59][10]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[59][29]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[59][26]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[59][14]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[59][2]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[59][13]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[59][30]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[59][17]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[59][6]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[60][3]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[60][31]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[60][0]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[60][20]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[60][9]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[60][19]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[60][1]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[60][28]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[60][5]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[60][27]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[60][15]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[60][10]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[60][12]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[60][14]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[60][29]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[60][17]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[60][23]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[60][8]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[60][26]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[60][4]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[60][22]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[60][2]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[60][30]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[60][25]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[60][21]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[60][11]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[60][13]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[60][24]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[60][7]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[60][18]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[60][6]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[60][16]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[61][27]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[61][5]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[61][25]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[61][28]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[61][9]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[61][10]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[61][14]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[61][23]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[61][15]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[61][7]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[61][22]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[61][26]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[61][21]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[61][2]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[61][29]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[61][8]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[61][20]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[61][11]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[61][19]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[61][16]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[61][24]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[61][13]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[61][3]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[61][18]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[61][4]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[61][17]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[61][12]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[61][1]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[61][30]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[61][6]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[61][0]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[61][31]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[62][27]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[62][30]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[62][16]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[62][20]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[62][11]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[62][12]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[62][21]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[62][29]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[62][13]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[62][28]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[62][9]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[62][22]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[62][8]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[62][3]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[62][26]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[62][1]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[62][10]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[62][19]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[62][18]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[62][15]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[62][25]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[62][6]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[62][0]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[62][24]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[62][4]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[62][23]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[62][31]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[62][14]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[62][5]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[62][17]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[62][2]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[62][7]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[63][16]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[63][21]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[63][8]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[63][13]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[63][22]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[63][26]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[63][24]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[63][3]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[63][15]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[63][23]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[63][14]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[63][11]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[63][17]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[63][18]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[63][9]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[63][6]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[63][12]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[63][19]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[63][25]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[63][29]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[63][20]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[63][0]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[63][7]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[63][31]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[63][28]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[63][2]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[63][5]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[63][4]                          ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[63][27]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[63][30]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[63][10]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[63][1]                          ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[0][14]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[0][13]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[0][12]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[0][11]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[0][10]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[0][9]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[0][8]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[0][6]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[0][5]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[0][4]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[0][3]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[0][2]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[0][1]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[0][20]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[0][0]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[0][7]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[0][31]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[0][30]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[0][29]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[0][28]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[0][27]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[0][26]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[0][25]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[0][24]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[0][23]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[0][22]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[0][21]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[0][19]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[0][18]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[0][17]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[0][16]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[0][15]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[1][17]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[1][11]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[1][16]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[1][25]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[1][19]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[1][15]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[1][30]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[1][27]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[1][3]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[1][0]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[1][28]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[1][23]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[1][14]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[1][8]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[1][10]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[1][12]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[1][29]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[1][31]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[1][26]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[1][4]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[1][1]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[1][20]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[1][6]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[1][24]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[1][5]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[1][18]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[1][2]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[1][22]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[1][9]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[1][7]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[1][13]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[1][21]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[2][20]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[2][16]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[2][22]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[2][6]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[2][12]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[2][27]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[2][21]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[2][29]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[2][13]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[2][26]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[2][8]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[2][31]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[2][7]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[2][4]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[2][14]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[2][1]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[2][0]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[2][17]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[2][25]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[2][2]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[2][3]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[2][9]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[2][15]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[2][19]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[2][30]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[2][28]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[2][10]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[2][24]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[2][5]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[2][18]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[2][11]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[2][23]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[3][19]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[3][10]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[3][28]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[3][26]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[3][27]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[3][12]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[3][16]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[3][8]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[3][18]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[3][4]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[3][14]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[3][24]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[3][25]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[3][3]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[3][9]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[3][1]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[3][31]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[3][22]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[3][29]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[3][21]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[3][2]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[3][6]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[3][11]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[3][7]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[3][13]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[3][23]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[3][15]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[3][0]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[3][5]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[3][30]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[3][20]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[3][17]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[4][6]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[4][0]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[4][26]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[4][27]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[4][4]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[4][25]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[4][9]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[4][8]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[4][29]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[4][1]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[4][23]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[4][13]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[4][5]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[4][21]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[4][20]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[4][28]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[4][19]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[4][3]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[4][24]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[4][14]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[4][2]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[4][15]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[4][17]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[4][16]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[4][7]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[4][12]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[4][31]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[4][22]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[4][11]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[4][30]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[4][10]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[4][18]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[5][6]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[5][3]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[5][27]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[5][8]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[5][9]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[5][10]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[5][28]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[5][11]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[5][12]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[5][29]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[5][13]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[5][0]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[5][14]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[5][15]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[5][30]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[5][16]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[5][2]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[5][17]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[5][1]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[5][18]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[5][31]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[5][19]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[5][20]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[5][7]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[5][21]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[5][22]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[5][5]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[5][23]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[5][24]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[5][4]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[5][25]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[5][26]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[6][6]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[6][30]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[6][4]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[6][18]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[6][0]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[6][24]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[6][16]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[6][10]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[6][17]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[6][31]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[6][13]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[6][29]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[6][3]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[6][26]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[6][15]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[6][27]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[6][23]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[6][19]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[6][12]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[6][8]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[6][1]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[6][21]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[6][11]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[6][28]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[6][14]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[6][25]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[6][7]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[6][22]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[6][2]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[6][5]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[6][9]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[6][20]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[7][1]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[7][18]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[7][8]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[7][5]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[7][11]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[7][31]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[7][28]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[7][23]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[7][15]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[7][10]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[7][17]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[7][19]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[7][24]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[7][9]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[7][4]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[7][30]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[7][14]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[7][0]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[7][27]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[7][29]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[7][25]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[7][16]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[7][26]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[7][20]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[7][6]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[7][3]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[7][13]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[7][12]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[7][21]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[7][7]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[7][2]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[7][22]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[8][18]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[8][4]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[8][11]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[8][31]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[8][15]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[8][28]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[8][19]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[8][1]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[8][24]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[8][14]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[8][9]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[8][29]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[8][2]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[8][13]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[8][17]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[8][20]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[8][5]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[8][7]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[8][10]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[8][22]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[8][30]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[8][27]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[8][16]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[8][25]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[8][0]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[8][8]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[8][21]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[8][12]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[8][6]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[8][23]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[8][26]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[8][3]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[9][31]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[9][18]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[9][5]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[9][15]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[9][27]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[9][1]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[9][19]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[9][21]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[9][11]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[9][30]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[9][29]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[9][25]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[9][13]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[9][8]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[9][20]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[9][10]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[9][3]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[9][9]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[9][4]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[9][6]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[9][28]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[9][2]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[9][17]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[9][16]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[9][14]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[9][26]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[9][24]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[9][7]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[9][22]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[9][12]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[9][0]              ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[9][23]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[10][6]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[10][22]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[10][23]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[10][13]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[10][24]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[10][18]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[10][25]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[10][8]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[10][27]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[10][14]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[10][28]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[10][29]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[10][9]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[10][19]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[10][30]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[10][15]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[10][31]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[10][10]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[10][7]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[10][26]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[10][20]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[10][0]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[10][11]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[10][16]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[10][1]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[10][2]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[10][3]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[10][4]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[10][12]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[10][21]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[10][17]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[10][5]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[11][19]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[11][6]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[11][7]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[11][0]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[11][15]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[11][29]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[11][8]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[11][1]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[11][23]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[11][26]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[11][9]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[11][16]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[11][2]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[11][28]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[11][10]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[11][3]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[11][30]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[11][17]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[11][11]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[11][21]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[11][22]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[11][25]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[11][5]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[11][12]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[11][14]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[11][18]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[11][31]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[11][24]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[11][13]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[11][4]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[11][20]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[11][27]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[12][6]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[12][0]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[12][8]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[12][7]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[12][9]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[12][10]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[12][28]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[12][22]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[12][11]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[12][16]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[12][5]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[12][2]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[12][27]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[12][13]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[12][21]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[12][12]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[12][30]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[12][14]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[12][15]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[12][18]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[12][1]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[12][24]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[12][3]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[12][17]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[12][31]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[12][25]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[12][26]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[12][20]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[12][29]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[12][4]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[12][23]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[12][19]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[13][6]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[13][22]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[13][3]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[13][8]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[13][26]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[13][9]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[13][27]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[13][10]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[13][2]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[13][11]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[13][25]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[13][12]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[13][13]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[13][14]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[13][15]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[13][16]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[13][17]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[13][18]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[13][19]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[13][20]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[13][0]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[13][28]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[13][29]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[13][31]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[13][30]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[13][7]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[13][1]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[13][21]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[13][5]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[13][23]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[13][4]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[13][24]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[14][6]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[14][27]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[14][8]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[14][9]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[14][10]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[14][22]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[14][0]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[14][28]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[14][2]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[14][4]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[14][12]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[14][30]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[14][26]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[14][20]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[14][19]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[14][29]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[14][31]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[14][23]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[14][18]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[14][24]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[14][17]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[14][3]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[14][16]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[14][5]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[14][11]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[14][25]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[14][15]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[14][7]             ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[14][21]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[14][14]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[14][13]            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[14][1]             ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[2][6]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[2][0]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[2][4]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[2][7]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[2][5]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[2][2]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[2][1]                           ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[2][3]                           ; 1                 ; 0       ;
;      - Ps2_Key:ps2_inst|debounce:db|state.001                        ; 1                 ; 0       ;
;      - Ps2_Key:ps2_inst|debounce:db|state.010                        ; 1                 ; 0       ;
;      - Ps2_Key:ps2_inst|debounce:db|counter[19]                      ; 1                 ; 0       ;
;      - Ps2_Key:ps2_inst|debounce:db|counter[18]                      ; 1                 ; 0       ;
;      - Ps2_Key:ps2_inst|debounce:db|counter[17]                      ; 1                 ; 0       ;
;      - Ps2_Key:ps2_inst|debounce:db|counter[16]                      ; 1                 ; 0       ;
;      - Ps2_Key:ps2_inst|debounce:db|counter[15]                      ; 1                 ; 0       ;
;      - Ps2_Key:ps2_inst|debounce:db|counter[14]                      ; 1                 ; 0       ;
;      - Ps2_Key:ps2_inst|debounce:db|counter[13]                      ; 1                 ; 0       ;
;      - Ps2_Key:ps2_inst|debounce:db|counter[12]                      ; 1                 ; 0       ;
;      - Ps2_Key:ps2_inst|debounce:db|counter[11]                      ; 1                 ; 0       ;
;      - Ps2_Key:ps2_inst|debounce:db|counter[10]                      ; 1                 ; 0       ;
;      - Ps2_Key:ps2_inst|debounce:db|counter[9]                       ; 1                 ; 0       ;
;      - Ps2_Key:ps2_inst|debounce:db|counter[8]                       ; 1                 ; 0       ;
;      - Ps2_Key:ps2_inst|debounce:db|counter[7]                       ; 1                 ; 0       ;
;      - Ps2_Key:ps2_inst|debounce:db|counter[6]                       ; 1                 ; 0       ;
;      - Ps2_Key:ps2_inst|debounce:db|counter[5]                       ; 1                 ; 0       ;
;      - Ps2_Key:ps2_inst|debounce:db|counter[4]                       ; 1                 ; 0       ;
;      - Ps2_Key:ps2_inst|debounce:db|counter[3]                       ; 1                 ; 0       ;
;      - Ps2_Key:ps2_inst|debounce:db|counter[2]                       ; 1                 ; 0       ;
;      - Ps2_Key:ps2_inst|debounce:db|counter[1]                       ; 1                 ; 0       ;
;      - Ps2_Key:ps2_inst|debounce:db|counter[0]                       ; 1                 ; 0       ;
;      - CPU:process|Register:PC_Register|Q[0]                         ; 1                 ; 0       ;
;      - CPU:process|Control_Unit:CU_Inst|Register:Register_Flag1|Q[0] ; 1                 ; 0       ;
;      - CPU:process|Control_Unit:CU_Inst|Register:Register_Flag2|Q[0] ; 1                 ; 0       ;
;      - CPU:process|Control_Unit:CU_Inst|Register:Register_Flag1|Q[1] ; 1                 ; 0       ;
;      - CPU:process|Control_Unit:CU_Inst|Register:Register_Flag2|Q[1] ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[5][12]~0                        ; 1                 ; 0       ;
;      - CPU:process|Register:PC_Register|Q[1]                         ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[6][5]~1                         ; 1                 ; 0       ;
;      - Ps2_Key:ps2_inst|debounce:db|state.000                        ; 1                 ; 0       ;
;      - CPU:process|started                                           ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[8][18]~0           ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[9][31]~1           ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[10][6]~2           ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[11][19]~3          ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[4][6]~4            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[5][6]~5            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[6][6]~6            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[7][1]~7            ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[0][14]~8           ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[1][17]~9           ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[2][20]~10          ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[3][19]~11          ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[12][6]~12          ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[14][6]~13          ; 1                 ; 0       ;
;      - CPU:process|Register_File:Reg_file_inst|rf[13][6]~14          ; 1                 ; 0       ;
;      - Vga_Controller:vga_control|comb~2                             ; 1                 ; 0       ;
;      - Vga_Controller:vga_control|comb~4                             ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[32][4]~2                        ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[36][7]~3                        ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[40][10]~4                       ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[44][9]~5                        ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[33][21]~6                       ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[37][23]~7                       ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[41][25]~8                       ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[45][15]~9                       ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[34][22]~10                      ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[38][26]~11                      ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[42][20]~12                      ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[46][4]~13                       ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[35][1]~14                       ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[39][24]~15                      ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[43][16]~16                      ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[47][5]~17                       ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[48][10]~18                      ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[52][22]~19                      ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[56][6]~20                       ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[60][3]~21                       ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[49][10]~22                      ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[53][9]~23                       ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[57][21]~24                      ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[61][27]~25                      ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[50][10]~26                      ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[54][1]~27                       ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[58][12]~28                      ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[62][27]~29                      ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[51][10]~30                      ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[55][12]~31                      ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[59][0]~32                       ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[63][16]~33                      ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[0][2]~34                        ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[1][8]~35                        ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[2][6]~36                        ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[3][17]~37                       ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[4][26]~38                       ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[7][28]~39                       ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[8][7]~40                        ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[9][15]~41                       ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[10][23]~42                      ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[11][4]~43                       ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[12][28]~44                      ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[13][23]~45                      ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[14][28]~46                      ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[15][29]~47                      ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[16][17]~48                      ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[17][28]~49                      ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[18][19]~50                      ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[19][19]~51                      ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[20][19]~52                      ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[21][19]~53                      ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[22][14]~54                      ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[23][28]~55                      ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[24][19]~56                      ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[25][18]~57                      ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[26][5]~58                       ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[27][2]~59                       ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[28][24]~60                      ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[29][5]~61                       ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[30][18]~62                      ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[31][4]~63                       ; 1                 ; 0       ;
;      - Data_Memory:data_mem_inst|RAM[2][24]~64                       ; 1                 ; 0       ;
;      - Ps2_Key:ps2_inst|debounce:db|counter[19]~DUPLICATE            ; 1                 ; 0       ;
;      - CPU:process|Register:PC_Register|Q[30]~DUPLICATE              ; 1                 ; 0       ;
;      - CPU:process|Register:PC_Register|Q[27]~DUPLICATE              ; 1                 ; 0       ;
;      - CPU:process|Register:PC_Register|Q[16]~DUPLICATE              ; 1                 ; 0       ;
;      - CPU:process|Register:PC_Register|Q[21]~DUPLICATE              ; 1                 ; 0       ;
;      - CPU:process|Register:PC_Register|Q[11]~DUPLICATE              ; 1                 ; 0       ;
;      - CPU:process|Register:PC_Register|Q[13]~DUPLICATE              ; 1                 ; 0       ;
; PS2_CLK                                                              ;                   ;         ;
;      - Ps2_Key:ps2_inst|full_buffer~0                                ; 0                 ; 0       ;
;      - Ps2_Key:ps2_inst|error~0                                      ; 0                 ; 0       ;
;      - Ps2_Key:ps2_inst|error~1                                      ; 0                 ; 0       ;
;      - Ps2_Key:ps2_inst|scan_code[1]~0                               ; 0                 ; 0       ;
;      - Ps2_Key:ps2_inst|counter[2]~1                                 ; 0                 ; 0       ;
;      - Ps2_Key:ps2_inst|counter[3]~2                                 ; 0                 ; 0       ;
;      - Ps2_Key:ps2_inst|counter[0]~3                                 ; 0                 ; 0       ;
;      - Ps2_Key:ps2_inst|counter[1]~4                                 ; 0                 ; 0       ;
;      - Ps2_Key:ps2_inst|read~0                                       ; 0                 ; 0       ;
;      - Ps2_Key:ps2_inst|previous_state~0                             ; 0                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[1]~feeder      ; 0                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[1]~feeder   ; 0                 ; 0       ;
; DATA_PS2                                                             ;                   ;         ;
;      - Ps2_Key:ps2_inst|scan_code[10]                                ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[0]~feeder   ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[0]~feeder      ; 1                 ; 0       ;
+----------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                       ; Location             ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CPU:process|Control_Unit:CU_Inst|PCSrc~1                                                                                                                                                                                                                                                                                                                   ; LABCELL_X42_Y9_N15   ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; CPU:process|Control_Unit:CU_Inst|comb~1                                                                                                                                                                                                                                                                                                                    ; LABCELL_X55_Y9_N36   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CPU:process|Control_Unit:CU_Inst|comb~3                                                                                                                                                                                                                                                                                                                    ; LABCELL_X55_Y9_N39   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CPU:process|Register:PC_Register|Q[0]~0                                                                                                                                                                                                                                                                                                                    ; LABCELL_X42_Y9_N24   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CPU:process|Register_File:Reg_file_inst|rf[0][14]~8                                                                                                                                                                                                                                                                                                        ; LABCELL_X48_Y8_N24   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CPU:process|Register_File:Reg_file_inst|rf[10][6]~2                                                                                                                                                                                                                                                                                                        ; LABCELL_X48_Y8_N0    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CPU:process|Register_File:Reg_file_inst|rf[11][19]~3                                                                                                                                                                                                                                                                                                       ; LABCELL_X42_Y9_N9    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CPU:process|Register_File:Reg_file_inst|rf[12][6]~12                                                                                                                                                                                                                                                                                                       ; LABCELL_X48_Y8_N30   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CPU:process|Register_File:Reg_file_inst|rf[13][6]~14                                                                                                                                                                                                                                                                                                       ; LABCELL_X48_Y8_N18   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CPU:process|Register_File:Reg_file_inst|rf[14][6]~13                                                                                                                                                                                                                                                                                                       ; LABCELL_X48_Y8_N54   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CPU:process|Register_File:Reg_file_inst|rf[1][17]~9                                                                                                                                                                                                                                                                                                        ; LABCELL_X42_Y9_N3    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CPU:process|Register_File:Reg_file_inst|rf[2][20]~10                                                                                                                                                                                                                                                                                                       ; LABCELL_X48_Y8_N57   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CPU:process|Register_File:Reg_file_inst|rf[3][19]~11                                                                                                                                                                                                                                                                                                       ; LABCELL_X42_Y9_N0    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CPU:process|Register_File:Reg_file_inst|rf[4][6]~4                                                                                                                                                                                                                                                                                                         ; LABCELL_X48_Y8_N36   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CPU:process|Register_File:Reg_file_inst|rf[5][6]~5                                                                                                                                                                                                                                                                                                         ; LABCELL_X42_Y9_N21   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CPU:process|Register_File:Reg_file_inst|rf[6][6]~6                                                                                                                                                                                                                                                                                                         ; LABCELL_X48_Y8_N42   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CPU:process|Register_File:Reg_file_inst|rf[7][1]~7                                                                                                                                                                                                                                                                                                         ; LABCELL_X42_Y9_N18   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CPU:process|Register_File:Reg_file_inst|rf[8][18]~0                                                                                                                                                                                                                                                                                                        ; LABCELL_X48_Y8_N33   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CPU:process|Register_File:Reg_file_inst|rf[9][31]~1                                                                                                                                                                                                                                                                                                        ; LABCELL_X48_Y8_N21   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CPU:process|started                                                                                                                                                                                                                                                                                                                                        ; FF_X42_Y9_N14        ; 37      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[0][2]~34                                                                                                                                                                                                                                                                                                                     ; LABCELL_X57_Y13_N48  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[10][23]~42                                                                                                                                                                                                                                                                                                                   ; LABCELL_X57_Y13_N9   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[11][4]~43                                                                                                                                                                                                                                                                                                                    ; LABCELL_X60_Y14_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[12][28]~44                                                                                                                                                                                                                                                                                                                   ; LABCELL_X57_Y13_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[13][23]~45                                                                                                                                                                                                                                                                                                                   ; LABCELL_X60_Y14_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[14][28]~46                                                                                                                                                                                                                                                                                                                   ; LABCELL_X57_Y13_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[15][29]~47                                                                                                                                                                                                                                                                                                                   ; LABCELL_X60_Y14_N27  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[16][17]~48                                                                                                                                                                                                                                                                                                                   ; LABCELL_X57_Y14_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[17][28]~49                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X65_Y14_N15 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[18][19]~50                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X59_Y14_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[19][19]~51                                                                                                                                                                                                                                                                                                                   ; LABCELL_X57_Y16_N15  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[1][8]~35                                                                                                                                                                                                                                                                                                                     ; LABCELL_X57_Y13_N51  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[20][19]~52                                                                                                                                                                                                                                                                                                                   ; LABCELL_X57_Y14_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[21][19]~53                                                                                                                                                                                                                                                                                                                   ; LABCELL_X57_Y14_N15  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[22][14]~54                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X59_Y14_N15 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[23][28]~55                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X59_Y14_N9  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[24][19]~56                                                                                                                                                                                                                                                                                                                   ; LABCELL_X57_Y14_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[25][18]~57                                                                                                                                                                                                                                                                                                                   ; LABCELL_X57_Y14_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[26][5]~58                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X59_Y14_N33 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[27][2]~59                                                                                                                                                                                                                                                                                                                    ; LABCELL_X60_Y14_N15  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[28][24]~60                                                                                                                                                                                                                                                                                                                   ; LABCELL_X57_Y14_N36  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[29][5]~61                                                                                                                                                                                                                                                                                                                    ; LABCELL_X57_Y14_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[2][24]~64                                                                                                                                                                                                                                                                                                                    ; LABCELL_X70_Y13_N30  ; 24      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[2][6]~36                                                                                                                                                                                                                                                                                                                     ; MLABCELL_X59_Y11_N36 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[30][18]~62                                                                                                                                                                                                                                                                                                                   ; LABCELL_X57_Y14_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[31][4]~63                                                                                                                                                                                                                                                                                                                    ; LABCELL_X57_Y14_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[32][4]~2                                                                                                                                                                                                                                                                                                                     ; LABCELL_X57_Y13_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[33][21]~6                                                                                                                                                                                                                                                                                                                    ; LABCELL_X61_Y15_N36  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[34][22]~10                                                                                                                                                                                                                                                                                                                   ; LABCELL_X57_Y13_N15  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[35][1]~14                                                                                                                                                                                                                                                                                                                    ; LABCELL_X61_Y15_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[36][7]~3                                                                                                                                                                                                                                                                                                                     ; LABCELL_X57_Y13_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[37][23]~7                                                                                                                                                                                                                                                                                                                    ; LABCELL_X57_Y13_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[38][26]~11                                                                                                                                                                                                                                                                                                                   ; LABCELL_X57_Y13_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[39][24]~15                                                                                                                                                                                                                                                                                                                   ; LABCELL_X57_Y13_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[3][17]~37                                                                                                                                                                                                                                                                                                                    ; LABCELL_X57_Y13_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[40][10]~4                                                                                                                                                                                                                                                                                                                    ; LABCELL_X57_Y13_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[41][25]~8                                                                                                                                                                                                                                                                                                                    ; LABCELL_X60_Y14_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[42][20]~12                                                                                                                                                                                                                                                                                                                   ; LABCELL_X60_Y14_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[43][16]~16                                                                                                                                                                                                                                                                                                                   ; LABCELL_X62_Y15_N36  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[44][9]~5                                                                                                                                                                                                                                                                                                                     ; LABCELL_X57_Y13_N36  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[45][15]~9                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X59_Y14_N54 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[46][4]~13                                                                                                                                                                                                                                                                                                                    ; LABCELL_X57_Y13_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[47][5]~17                                                                                                                                                                                                                                                                                                                    ; LABCELL_X60_Y14_N36  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[48][10]~18                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X59_Y14_N3  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[49][10]~22                                                                                                                                                                                                                                                                                                                   ; LABCELL_X61_Y15_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[4][26]~38                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X59_Y11_N21 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[50][10]~26                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X59_Y14_N42 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[51][10]~30                                                                                                                                                                                                                                                                                                                   ; LABCELL_X61_Y14_N15  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[52][22]~19                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X59_Y14_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[53][9]~23                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X59_Y14_N48 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[54][1]~27                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X59_Y14_N45 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[55][12]~31                                                                                                                                                                                                                                                                                                                   ; LABCELL_X61_Y12_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[56][6]~20                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X59_Y14_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[57][21]~24                                                                                                                                                                                                                                                                                                                   ; LABCELL_X60_Y14_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[58][12]~28                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X59_Y14_N36 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[59][0]~32                                                                                                                                                                                                                                                                                                                    ; LABCELL_X60_Y14_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[5][12]~0                                                                                                                                                                                                                                                                                                                     ; MLABCELL_X59_Y11_N27 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[60][3]~21                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X59_Y14_N51 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[61][27]~25                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X59_Y14_N21 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[62][27]~29                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X59_Y14_N39 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[63][16]~33                                                                                                                                                                                                                                                                                                                   ; LABCELL_X60_Y14_N9   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[6][5]~1                                                                                                                                                                                                                                                                                                                      ; LABCELL_X57_Y13_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[7][28]~39                                                                                                                                                                                                                                                                                                                    ; LABCELL_X57_Y13_N27  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[8][7]~40                                                                                                                                                                                                                                                                                                                     ; LABCELL_X57_Y13_N3   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Data_Memory:data_mem_inst|RAM[9][15]~41                                                                                                                                                                                                                                                                                                                    ; LABCELL_X60_Y14_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Ps2_Key:ps2_inst|LessThan0~1                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X82_Y11_N12 ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Ps2_Key:ps2_inst|always3~0                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X82_Y13_N51 ; 46      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Ps2_Key:ps2_inst|debounce:db|Selector0~0                                                                                                                                                                                                                                                                                                                   ; LABCELL_X80_Y12_N57  ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Ps2_Key:ps2_inst|debounce:db|state.001                                                                                                                                                                                                                                                                                                                     ; FF_X80_Y12_N56       ; 24      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Ps2_Key:ps2_inst|debounce:db|state.010                                                                                                                                                                                                                                                                                                                     ; FF_X80_Y12_N26       ; 14      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Ps2_Key:ps2_inst|key_code[7]~0                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X82_Y13_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Ps2_Key:ps2_inst|read                                                                                                                                                                                                                                                                                                                                      ; FF_X83_Y11_N44       ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Ps2_Key:ps2_inst|scan_code[1]~0                                                                                                                                                                                                                                                                                                                            ; MLABCELL_X82_Y13_N24 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Ps2_Key:ps2_inst|trigger                                                                                                                                                                                                                                                                                                                                   ; FF_X82_Y11_N5        ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Vga_Controller:vga_control|Comparator:cmp_x|Equal0~5                                                                                                                                                                                                                                                                                                       ; LABCELL_X81_Y7_N33   ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Vga_Controller:vga_control|comb~2                                                                                                                                                                                                                                                                                                                          ; LABCELL_X81_Y7_N30   ; 12      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Vga_Controller:vga_control|comb~4                                                                                                                                                                                                                                                                                                                          ; LABCELL_X79_Y8_N18   ; 12      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y2_N3        ; 321     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y2_N3        ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                                                                                                                                                                                                        ; PIN_AF14             ; 2353    ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; clk                                                                                                                                                                                                                                                                                                                                                        ; PIN_AF14             ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clk_div:div_clo|clk25                                                                                                                                                                                                                                                                                                                                      ; FF_X53_Y5_N14        ; 569     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; rstin                                                                                                                                                                                                                                                                                                                                                      ; PIN_AB30             ; 2674    ; Async. clear, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                   ; FF_X7_Y2_N2          ; 27      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]~3                      ; MLABCELL_X3_Y1_N15   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~0           ; MLABCELL_X3_Y2_N54   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~0                           ; LABCELL_X4_Y1_N21    ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][4]                             ; FF_X1_Y2_N59         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][7]                             ; FF_X2_Y2_N20         ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~0                             ; MLABCELL_X3_Y1_N48   ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]~2                             ; LABCELL_X4_Y1_N51    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~1              ; LABCELL_X4_Y1_N3     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                      ; LABCELL_X4_Y1_N54    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~2      ; LABCELL_X4_Y1_N27    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~1 ; LABCELL_X4_Y1_N0     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]        ; FF_X3_Y2_N59         ; 17      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]       ; FF_X7_Y2_N19         ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]        ; FF_X1_Y1_N26         ; 57      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                 ; LABCELL_X7_Y2_N57    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                       ; FF_X7_Y2_N8          ; 57      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                     ; MLABCELL_X3_Y2_N51   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[0]~1                                                                                                                      ; MLABCELL_X3_Y5_N21   ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[1]~0                                                                                                                      ; MLABCELL_X3_Y5_N18   ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                                                                                       ; FF_X10_Y2_N35        ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                                    ; FF_X6_Y5_N4          ; 5       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|cdr~0                                                                                                                                                                                                                                          ; MLABCELL_X6_Y2_N42   ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                   ; MLABCELL_X6_Y5_N9    ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                                    ; MLABCELL_X3_Y2_N33   ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                                    ; LABCELL_X2_Y3_N15    ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                      ; FF_X2_Y4_N17         ; 145     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr                                                                                                                                                                                                                                            ; LABCELL_X2_Y4_N45    ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[6]~1                                                                                                                                                                                              ; LABCELL_X2_Y2_N30    ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[2]~1                                                                                                                                                                                        ; MLABCELL_X3_Y6_N3    ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~0                                                                                                                                                                                 ; MLABCELL_X6_Y5_N6    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                  ; MLABCELL_X6_Y5_N0    ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                                                                                                                                                 ; MLABCELL_X6_Y5_N57   ; 24      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~0                                                                                                                                                      ; MLABCELL_X3_Y3_N36   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                            ; LABCELL_X4_Y2_N57    ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_s8i:auto_generated|cout_actual                                                                 ; LABCELL_X2_Y4_N24    ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|cout_actual                                                                                ; MLABCELL_X3_Y3_N54   ; 6       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated|cout_actual                                                                                   ; LABCELL_X9_Y2_N24    ; 2       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                                                                                             ; LABCELL_X2_Y4_N27    ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load                                                                                                                                                ; LABCELL_X2_Y4_N48    ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                  ; LABCELL_X4_Y2_N54    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset                                                                                                                                         ; LABCELL_X9_Y2_N6     ; 2       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_offload_shift_ena                                                                                                                                      ; MLABCELL_X3_Y3_N51   ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load                                                                                                                                         ; LABCELL_X2_Y3_N12    ; 14      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[3]~5                                                                                                                                                                                                             ; MLABCELL_X6_Y2_N39   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~1                                                                                                                                                                                                        ; LABCELL_X1_Y4_N30    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                                                                          ; MLABCELL_X3_Y2_N36   ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[9]~0                                                                                                                                                                                                                           ; LABCELL_X1_Y4_N21    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_calc_reset                                                                                                                                                                                                                         ; LABCELL_X2_Y2_N36    ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~0                                                                                                                                                                                                                     ; LABCELL_X2_Y2_N39    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                              ; MLABCELL_X6_Y2_N45   ; 58      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_AF14 ; 2353    ; Global Clock         ; GCLK6            ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-----------------------+---------+
; Name                  ; Fan-Out ;
+-----------------------+---------+
; rstin~input           ; 2674    ;
; clk_div:div_clo|clk25 ; 569     ;
+-----------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+---------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF  ; Location      ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+---------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ab84:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 128          ; 11           ; 128          ; 11           ; yes                    ; no                      ; yes                    ; no                      ; 1408 ; 128                         ; 11                          ; 128                         ; 11                          ; 1408                ; 1           ; 0     ; None ; M10K_X5_Y2_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+---------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------+
; Routing Usage Summary                                                 ;
+---------------------------------------------+-------------------------+
; Routing Resource Type                       ; Usage                   ;
+---------------------------------------------+-------------------------+
; Block interconnects                         ; 8,801 / 289,320 ( 3 % ) ;
; C12 interconnects                           ; 18 / 13,420 ( < 1 % )   ;
; C2 interconnects                            ; 2,165 / 119,108 ( 2 % ) ;
; C4 interconnects                            ; 1,148 / 56,300 ( 2 % )  ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )          ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )          ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )          ;
; Direct links                                ; 995 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 1 / 16 ( 6 % )          ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )           ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )          ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )          ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )         ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )         ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )          ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )          ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )         ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )          ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )          ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )         ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )         ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )          ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )          ;
; Local interconnects                         ; 1,946 / 84,580 ( 2 % )  ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )          ;
; R14 interconnects                           ; 136 / 12,676 ( 1 % )    ;
; R14/C12 interconnect drivers                ; 136 / 20,720 ( < 1 % )  ;
; R3 interconnects                            ; 3,133 / 130,992 ( 2 % ) ;
; R6 interconnects                            ; 4,818 / 266,960 ( 2 % ) ;
; Spine clocks                                ; 5 / 360 ( 1 % )         ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )      ;
+---------------------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 42           ; 0            ; 42           ; 0            ; 0            ; 79        ; 42           ; 0            ; 79        ; 79        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 37           ; 79           ; 37           ; 79           ; 79           ; 0         ; 37           ; 79           ; 0         ; 0         ; 79           ; 79           ; 79           ; 79           ; 79           ; 79           ; 79           ; 79           ; 79           ; 79           ; 79           ; 79           ; 79           ; 79           ; 79           ; 79           ; 79           ; 79           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Instruction[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Instruction[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Instruction[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Instruction[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Instruction[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Instruction[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Instruction[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Instruction[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Instruction[8]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Instruction[9]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Instruction[10]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Instruction[11]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Instruction[12]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Instruction[13]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Instruction[14]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Instruction[15]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Instruction[16]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Instruction[17]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Instruction[18]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Instruction[19]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Instruction[20]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Instruction[21]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Instruction[22]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Instruction[23]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Instruction[24]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Instruction[25]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Instruction[26]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Instruction[27]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Instruction[28]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Instruction[29]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Instruction[30]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Instruction[31]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; stop                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; key_ready           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_key[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_key[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_key[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_key[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_key[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_key[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_key[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_key[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Hs                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Vs                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_Blank           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_Sync_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_CLK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R[0]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R[1]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R[2]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R[3]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R[4]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R[5]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R[6]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R[7]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; G[0]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; G[1]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; G[2]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; G[3]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; G[4]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; G[5]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; G[6]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; G[7]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[0]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[1]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[2]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[3]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[4]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[5]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[6]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[7]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rstin               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_CLK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA_PS2            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                      ;
+-------------------------+----------------------+-------------------+
; Source Clock(s)         ; Destination Clock(s) ; Delay Added in ns ;
+-------------------------+----------------------+-------------------+
; altera_reserved_tck     ; altera_reserved_tck  ; 284.8             ;
; altera_reserved_tck,I/O ; altera_reserved_tck  ; 9.5               ;
+-------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                          ; Destination Register                                                                                                                                                                                                                                                                                                                                 ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][9]                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                                                                          ; 1.096             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]  ; 1.014             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[12]                                                                                                                                                                                                    ; 0.983             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                      ; 0.960             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                      ; 0.951             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[3]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                ; 0.949             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]  ; 0.947             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][4]                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ab84:auto_generated|ram_block1a10~portb_address_reg0                                                                                                                          ; 0.931             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[1]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                  ; 0.930             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[3]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                  ; 0.924             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                  ; 0.924             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]  ; 0.914             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]  ; 0.914             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]  ; 0.914             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]  ; 0.914             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                  ; 0.913             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[2]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                  ; 0.909             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[9]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[10] ; 0.898             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[10]     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12] ; 0.898             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[5]                                                                                                                                                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[4]                                                                                                                                                                                                     ; 0.897             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]  ; 0.894             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[3]                                                                                                                                                                                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]                                                                                                                                                                                                         ; 0.891             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]                                                                                                                                                                                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]                                                                                                                                                                                                         ; 0.891             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]          ; 0.880             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[3]                                                                                                                                                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[2]                                                                                                                                                                                                     ; 0.880             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                  ; 0.876             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]                                                                                                                                                                                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]                                                                                                                                                                                                         ; 0.876             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                  ; 0.874             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]                                                                                                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                                                                          ; 0.873             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[14]                                                                                                                                                                                                                ; 0.873             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                  ; 0.867             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                  ; 0.867             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                  ; 0.867             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                  ; 0.867             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                  ; 0.867             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                  ; 0.857             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]                                                                                                                                                                                                         ; 0.849             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][1]                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[5]                                                                                                                                                                                                     ; 0.814             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]                                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                                                                          ; 0.809             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[15]                                                                                                                                                                                                                    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[14]                                                                                                                                                                                                                ; 0.805             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[15]                                                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[14]                                                                                                                                                                                                    ; 0.799             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[13]                                                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[12]                                                                                                                                                                                                    ; 0.799             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[11]                                                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[10]                                                                                                                                                                                                    ; 0.799             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[9]                                                                                                                                                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[8]                                                                                                                                                                                                     ; 0.799             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[7]                                                                                                                                                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[6]                                                                                                                                                                                                     ; 0.799             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                     ; 0.798             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][3]                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                         ; 0.793             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                     ; 0.792             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][8]                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]                                                                                                                                                                                          ; 0.792             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[16]                                                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[15]                                                                                                                                                                                                    ; 0.787             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[14]                                                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[13]                                                                                                                                                                                                    ; 0.787             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[12]                                                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[11]                                                                                                                                                                                                    ; 0.787             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[10]                                                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[9]                                                                                                                                                                                                     ; 0.787             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[8]                                                                                                                                                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[7]                                                                                                                                                                                                     ; 0.787             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[2]           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[1]       ; 0.786             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[3]           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[2]       ; 0.779             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[1]           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]       ; 0.779             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[7]                      ; 0.769             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]                                                                                                                                                                                                         ; 0.767             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[1]                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[0]                                                                    ; 0.761             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated|counter_reg_bit[5]                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ab84:auto_generated|ram_block1a10~portb_address_reg0                                                                                                                          ; 0.759             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated|counter_reg_bit[4]                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ab84:auto_generated|ram_block1a10~portb_address_reg0                                                                                                                          ; 0.759             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated|counter_reg_bit[3]                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ab84:auto_generated|ram_block1a10~portb_address_reg0                                                                                                                          ; 0.759             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated|counter_reg_bit[2]                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ab84:auto_generated|ram_block1a10~portb_address_reg0                                                                                                                          ; 0.759             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated|counter_reg_bit[1]                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ab84:auto_generated|ram_block1a10~portb_address_reg0                                                                                                                          ; 0.759             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated|counter_reg_bit[0]                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ab84:auto_generated|ram_block1a10~portb_address_reg0                                                                                                                          ; 0.759             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated|counter_reg_bit[6]                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ab84:auto_generated|ram_block1a10~portb_address_reg0                                                                                                                          ; 0.759             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[9]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]                      ; 0.755             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[7]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[6]                      ; 0.755             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]  ; 0.753             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[6]                                                                                                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                                                                          ; 0.751             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[4]                                                                                                                                                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[3]                                                                                                                                                                                                     ; 0.751             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[6]                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[5]                                                                                                                                                                                   ; 0.750             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                     ; 0.750             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[4]                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[3]                                                                    ; 0.750             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[5]                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[4]                                                                                                                                                                                   ; 0.749             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[3]                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[2]                                                                                                                                                                                   ; 0.749             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[31]                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[30]                                                                   ; 0.749             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[29]                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[28]                                                                   ; 0.749             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[27]                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[26]                                                                   ; 0.749             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[25]                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[24]                                                                   ; 0.749             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[24]                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[23]                                                                   ; 0.749             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[6]                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[5]                                                                    ; 0.749             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[5]                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[4]                                                                    ; 0.749             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[11]                                                                                                                                                                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[10]                                                                                                                                                                                         ; 0.747             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[3]                                                                                                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[2]                                                                                                                                                                                          ; 0.747             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[12]                                                                                                                                                                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[11]                                                                                                                                                                                         ; 0.747             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[13]                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[12]                                                                                                               ; 0.747             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[11]                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[10]                                                                                                               ; 0.747             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[9]                                                                                                                    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[8]                                                                                                                ; 0.747             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[7]                                                                                                                    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[6]                                                                                                                ; 0.747             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[5]                                                                                                                    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[4]                                                                                                                ; 0.747             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[3]                                                                                                                    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[2]                                                                                                                ; 0.747             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[1]                                                                                                                    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[0]                                                                                                                ; 0.747             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize|dffs[1]                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize|dffs[0]                                                                                                                                                              ; 0.747             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[22]                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[21]                                                                   ; 0.747             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[20]                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[19]                                                                   ; 0.747             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[19]                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[18]                                                                   ; 0.747             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[15]                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[14]                                                                   ; 0.747             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[13]                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[12]                                                                   ; 0.747             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CSXFC6D6F31C6 for design "Gambling_Tec"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 33 pins of 75 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): clk~inputCLKENA0 with 2353 fanout uses global clock CLKCTRL_G6
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Gambling_Tec.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning (332060): Node: clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register Data_Memory:data_mem_inst|RAM[5][0] is being clocked by clk
Warning (332060): Node: clk_div:div_clo|clk25 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register CPU:process|Register:PC_Register|Q[6] is being clocked by clk_div:div_clo|clk25
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "rst" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:14
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:19
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:06
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 14% of the available device resources in the region that extends from location X56_Y11 to location X66_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:09
Info (11888): Total time spent on timing analysis during the Fitter is 5.36 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:16
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/Users/josee/CE3201_PF/output_files/Gambling_Tec.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 10 warnings
    Info: Peak virtual memory: 6679 megabytes
    Info: Processing ended: Thu Jun 19 21:30:58 2025
    Info: Elapsed time: 00:01:39
    Info: Total CPU time (on all processors): 00:04:23


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/josee/CE3201_PF/output_files/Gambling_Tec.fit.smsg.


