Fitter report for processador
Fri Dec 06 13:08:24 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Fri Dec 06 13:08:24 2019           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; processador                                     ;
; Top-level Entity Name              ; processador                                     ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C70F672C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 308 / 68,416 ( < 1 % )                          ;
;     Total combinational functions  ; 283 / 68,416 ( < 1 % )                          ;
;     Dedicated logic registers      ; 131 / 68,416 ( < 1 % )                          ;
; Total registers                    ; 131                                             ;
; Total pins                         ; 103 / 422 ( 24 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 2,048 / 1,152,000 ( < 1 % )                     ;
; Embedded Multiplier 9-bit elements ; 0 / 300 ( 0 % )                                 ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C70F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 586 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 586 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 583     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/felip/Documents/GitHub/Projeto_AOC/processador/output_files/processador.pin.


+---------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                             ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Total logic elements                        ; 308 / 68,416 ( < 1 % )      ;
;     -- Combinational with no register       ; 177                         ;
;     -- Register only                        ; 25                          ;
;     -- Combinational with a register        ; 106                         ;
;                                             ;                             ;
; Logic element usage by number of LUT inputs ;                             ;
;     -- 4 input functions                    ; 128                         ;
;     -- 3 input functions                    ; 119                         ;
;     -- <=2 input functions                  ; 36                          ;
;     -- Register only                        ; 25                          ;
;                                             ;                             ;
; Logic elements by mode                      ;                             ;
;     -- normal mode                          ; 193                         ;
;     -- arithmetic mode                      ; 90                          ;
;                                             ;                             ;
; Total registers*                            ; 131 / 69,634 ( < 1 % )      ;
;     -- Dedicated logic registers            ; 131 / 68,416 ( < 1 % )      ;
;     -- I/O registers                        ; 0 / 1,218 ( 0 % )           ;
;                                             ;                             ;
; Total LABs:  partially or completely used   ; 21 / 4,276 ( < 1 % )        ;
; Virtual pins                                ; 0                           ;
; I/O pins                                    ; 103 / 422 ( 24 % )          ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )              ;
;                                             ;                             ;
; Global signals                              ; 1                           ;
; M4Ks                                        ; 2 / 250 ( < 1 % )           ;
; Total block memory bits                     ; 2,048 / 1,152,000 ( < 1 % ) ;
; Total block memory implementation bits      ; 9,216 / 1,152,000 ( < 1 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 300 ( 0 % )             ;
; PLLs                                        ; 0 / 4 ( 0 % )               ;
; Global clocks                               ; 1 / 16 ( 6 % )              ;
; JTAGs                                       ; 0 / 1 ( 0 % )               ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )               ;
; CRC blocks                                  ; 0 / 1 ( 0 % )               ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%                ;
; Peak interconnect usage (total/H/V)         ; 6% / 6% / 5%                ;
; Maximum fan-out                             ; 135                         ;
; Highest non-global fan-out                  ; 64                          ;
; Total fan-out                               ; 1370                        ;
; Average fan-out                             ; 2.54                        ;
+---------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 308 / 68416 ( < 1 % ) ; 0 / 68416 ( 0 % )              ;
;     -- Combinational with no register       ; 177                   ; 0                              ;
;     -- Register only                        ; 25                    ; 0                              ;
;     -- Combinational with a register        ; 106                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 128                   ; 0                              ;
;     -- 3 input functions                    ; 119                   ; 0                              ;
;     -- <=2 input functions                  ; 36                    ; 0                              ;
;     -- Register only                        ; 25                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 193                   ; 0                              ;
;     -- arithmetic mode                      ; 90                    ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 131                   ; 0                              ;
;     -- Dedicated logic registers            ; 131 / 68416 ( < 1 % ) ; 0 / 68416 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 21 / 4276 ( < 1 % )   ; 0 / 4276 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 103                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 300 ( 0 % )       ; 0 / 300 ( 0 % )                ;
; Total memory bits                           ; 2048                  ; 0                              ;
; Total RAM block bits                        ; 9216                  ; 0                              ;
; M4K                                         ; 2 / 250 ( < 1 % )     ; 0 / 250 ( 0 % )                ;
; Clock control block                         ; 1 / 20 ( 5 % )        ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 1374                  ; 0                              ;
;     -- Registered Connections               ; 592                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 33                    ; 0                              ;
;     -- Output Ports                         ; 70                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                   ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; RD[0]  ; E10   ; 3        ; 29           ; 51           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RD[10] ; K21   ; 5        ; 95           ; 36           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RD[11] ; J24   ; 5        ; 95           ; 37           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RD[12] ; C11   ; 3        ; 42           ; 51           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RD[13] ; Y13   ; 7        ; 53           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RD[14] ; AE15  ; 7        ; 51           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RD[15] ; H26   ; 5        ; 95           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RD[16] ; K23   ; 5        ; 95           ; 35           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RD[17] ; L21   ; 5        ; 95           ; 35           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RD[18] ; L20   ; 5        ; 95           ; 35           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RD[19] ; K24   ; 5        ; 95           ; 35           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RD[1]  ; B9    ; 3        ; 29           ; 51           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RD[20] ; B19   ; 4        ; 80           ; 51           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RD[21] ; G18   ; 4        ; 76           ; 51           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RD[22] ; F18   ; 4        ; 74           ; 51           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RD[23] ; C10   ; 3        ; 31           ; 51           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RD[24] ; A18   ; 4        ; 67           ; 51           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RD[25] ; A19   ; 4        ; 78           ; 51           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RD[26] ; J26   ; 5        ; 95           ; 34           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RD[27] ; J25   ; 5        ; 95           ; 34           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RD[28] ; L23   ; 5        ; 95           ; 34           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RD[29] ; D19   ; 4        ; 80           ; 51           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RD[2]  ; D11   ; 3        ; 38           ; 51           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RD[30] ; AA14  ; 7        ; 53           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RD[31] ; AA13  ; 7        ; 53           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RD[3]  ; F11   ; 3        ; 26           ; 51           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RD[4]  ; D18   ; 4        ; 78           ; 51           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RD[5]  ; A9    ; 3        ; 29           ; 51           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RD[6]  ; Y15   ; 7        ; 56           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RD[7]  ; A20   ; 4        ; 80           ; 51           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RD[8]  ; E18   ; 4        ; 78           ; 51           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RD[9]  ; AD15  ; 7        ; 51           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; clock  ; P2    ; 1        ; 0            ; 25           ; 2           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                    ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; ALUOutW_out[0]   ; F13   ; 4        ; 51           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALUOutW_out[10]  ; B11   ; 3        ; 42           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALUOutW_out[11]  ; F16   ; 4        ; 67           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALUOutW_out[12]  ; A10   ; 3        ; 33           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALUOutW_out[13]  ; G14   ; 4        ; 51           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALUOutW_out[14]  ; C12   ; 3        ; 44           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALUOutW_out[15]  ; D16   ; 4        ; 60           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALUOutW_out[16]  ; G13   ; 4        ; 53           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALUOutW_out[17]  ; B10   ; 3        ; 33           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALUOutW_out[18]  ; E12   ; 3        ; 35           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALUOutW_out[19]  ; G11   ; 3        ; 33           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALUOutW_out[1]   ; H25   ; 5        ; 95           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALUOutW_out[20]  ; D12   ; 3        ; 35           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALUOutW_out[21]  ; D10   ; 3        ; 31           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALUOutW_out[22]  ; D17   ; 4        ; 71           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALUOutW_out[23]  ; K19   ; 5        ; 95           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALUOutW_out[24]  ; B18   ; 4        ; 69           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALUOutW_out[25]  ; C16   ; 4        ; 56           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALUOutW_out[26]  ; A17   ; 4        ; 62           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALUOutW_out[27]  ; G17   ; 4        ; 71           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALUOutW_out[28]  ; G12   ; 3        ; 40           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALUOutW_out[29]  ; B17   ; 4        ; 62           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALUOutW_out[2]   ; C17   ; 4        ; 71           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALUOutW_out[30]  ; G15   ; 4        ; 65           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALUOutW_out[31]  ; F12   ; 3        ; 40           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALUOutW_out[3]   ; E15   ; 4        ; 60           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALUOutW_out[4]   ; D14   ; 4        ; 49           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALUOutW_out[5]   ; A14   ; 4        ; 49           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALUOutW_out[6]   ; F17   ; 4        ; 71           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALUOutW_out[7]   ; G16   ; 4        ; 67           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALUOutW_out[8]   ; B15   ; 4        ; 53           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALUOutW_out[9]   ; D15   ; 4        ; 60           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC_atual_out[0]  ; W23   ; 6        ; 95           ; 11           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC_atual_out[10] ; C3    ; 2        ; 0            ; 48           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC_atual_out[11] ; F6    ; 2        ; 0            ; 48           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC_atual_out[12] ; D1    ; 2        ; 0            ; 45           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC_atual_out[13] ; C2    ; 2        ; 0            ; 48           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC_atual_out[14] ; F7    ; 2        ; 0            ; 45           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC_atual_out[15] ; A5    ; 3        ; 3            ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC_atual_out[16] ; B2    ; 2        ; 0            ; 49           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC_atual_out[17] ; D2    ; 2        ; 0            ; 45           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC_atual_out[18] ; K5    ; 2        ; 0            ; 43           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC_atual_out[19] ; J8    ; 2        ; 0            ; 44           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC_atual_out[1]  ; E22   ; 5        ; 95           ; 49           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC_atual_out[20] ; G3    ; 2        ; 0            ; 42           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC_atual_out[21] ; E1    ; 2        ; 0            ; 43           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC_atual_out[22] ; G5    ; 2        ; 0            ; 47           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC_atual_out[23] ; G6    ; 2        ; 0            ; 47           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC_atual_out[24] ; F3    ; 2        ; 0            ; 46           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC_atual_out[25] ; J7    ; 2        ; 0            ; 44           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC_atual_out[26] ; G4    ; 2        ; 0            ; 42           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC_atual_out[27] ; H6    ; 2        ; 0            ; 44           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC_atual_out[28] ; E2    ; 2        ; 0            ; 43           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC_atual_out[29] ; K6    ; 2        ; 0            ; 43           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC_atual_out[2]  ; C5    ; 3        ; 1            ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC_atual_out[30] ; J5    ; 2        ; 0            ; 43           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC_atual_out[31] ; F4    ; 2        ; 0            ; 46           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC_atual_out[3]  ; B4    ; 3        ; 1            ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC_atual_out[4]  ; B3    ; 2        ; 0            ; 49           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC_atual_out[5]  ; A4    ; 3        ; 1            ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC_atual_out[6]  ; B5    ; 3        ; 3            ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC_atual_out[7]  ; C6    ; 3        ; 1            ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC_atual_out[8]  ; E5    ; 2        ; 0            ; 48           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC_atual_out[9]  ; B6    ; 3        ; 3            ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RegWriteW_out    ; F14   ; 4        ; 51           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; WriteRegW_out[0] ; C15   ; 4        ; 53           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; WriteRegW_out[1] ; B14   ; 4        ; 49           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; WriteRegW_out[2] ; F15   ; 4        ; 65           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; WriteRegW_out[3] ; B12   ; 3        ; 44           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; WriteRegW_out[4] ; B16   ; 4        ; 56           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 1 / 59 ( 2 % )   ; 3.3V          ; --           ;
; 2        ; 25 / 55 ( 45 % ) ; 3.3V          ; --           ;
; 3        ; 25 / 46 ( 54 % ) ; 3.3V          ; --           ;
; 4        ; 34 / 50 ( 68 % ) ; 3.3V          ; --           ;
; 5        ; 13 / 62 ( 21 % ) ; 3.3V          ; --           ;
; 6        ; 2 / 54 ( 4 % )   ; 3.3V          ; --           ;
; 7        ; 6 / 50 ( 12 % )  ; 3.3V          ; --           ;
; 8        ; 0 / 46 ( 0 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 631        ; 3        ; PC_atual_out[5]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A5       ; 629        ; 3        ; PC_atual_out[15]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 626        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 605        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 593        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 585        ; 3        ; RD[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 579        ; 3        ; ALUOutW_out[12]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 561        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 558        ; 4        ; ALUOutW_out[5]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 540        ; 4        ; ALUOutW_out[26]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 532        ; 4        ; RD[24]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A19      ; 514        ; 4        ; RD[25]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A20      ; 510        ; 4        ; RD[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A21      ; 497        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 494        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 493        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 137        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 136        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 153        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 152        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 160        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA6      ; 171        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 170        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 200        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 201        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 203        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 234        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 249        ; 7        ; RD[31]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA14     ; 251        ; 7        ; RD[30]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA15     ; 254        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 271        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 283        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA18     ; 286        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 302        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 333        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 332        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 343        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 344        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 151        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 150        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 166        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 167        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 195        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 202        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 224        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 256        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 279        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 293        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 315        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 335        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 334        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 340        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 339        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 155        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 154        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 169        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 174        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 175        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 192        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC8      ; 196        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 215        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 217        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC11     ; 222        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 230        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC13     ; 242        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC14     ; 248        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 257        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 264        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC17     ; 269        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 280        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 290        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 294        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 310        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 314        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 318        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ; 323        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC25     ; 336        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 337        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 162        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 163        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 176        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 180        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 181        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD8      ; 197        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 221        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 227        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD12     ; 236        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 243        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 247        ; 7        ; RD[9]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD16     ; 263        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 270        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 289        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 311        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 313        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 312        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 322        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 321        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 164        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 165        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 172        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 198        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 205        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 211        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 219        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 225        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 228        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE12     ; 237        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 240        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 245        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE15     ; 246        ; 7        ; RD[14]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE16     ; 262        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 266        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 274        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 278        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 292        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 296        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 309        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 317        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 320        ; 6        ; ~LVDS195p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 319        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 173        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 199        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 206        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 212        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 220        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 226        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 241        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF14     ; 244        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 265        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 273        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 277        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 291        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 295        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 308        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 316        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; PC_atual_out[16]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; B3       ; 3          ; 2        ; PC_atual_out[4]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; B4       ; 630        ; 3        ; PC_atual_out[3]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B5       ; 628        ; 3        ; PC_atual_out[6]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B6       ; 627        ; 3        ; PC_atual_out[9]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 606        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 594        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 586        ; 3        ; RD[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 580        ; 3        ; ALUOutW_out[17]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 568        ; 3        ; ALUOutW_out[10]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 564        ; 3        ; WriteRegW_out[3]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 560        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 559        ; 4        ; WriteRegW_out[1]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 551        ; 4        ; ALUOutW_out[8]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 549        ; 4        ; WriteRegW_out[4]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 539        ; 4        ; ALUOutW_out[29]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B18      ; 531        ; 4        ; ALUOutW_out[24]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B19      ; 513        ; 4        ; RD[20]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B20      ; 509        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 496        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 495        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 492        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 475        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 474        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; PC_atual_out[13]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C3       ; 7          ; 2        ; PC_atual_out[10]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C4       ; 625        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 633        ; 3        ; PC_atual_out[2]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C6       ; 632        ; 3        ; PC_atual_out[7]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ; 608        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 603        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 599        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 584        ; 3        ; RD[23]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ; 569        ; 3        ; RD[12]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ; 565        ; 3        ; ALUOutW_out[14]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ; 562        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 552        ; 4        ; WriteRegW_out[0]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ; 548        ; 4        ; ALUOutW_out[25]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C17      ; 528        ; 4        ; ALUOutW_out[2]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 511        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 490        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 489        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 488        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 470        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 471        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 17         ; 2        ; PC_atual_out[12]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D2       ; 16         ; 2        ; PC_atual_out[17]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 624        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D6       ; 607        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 609        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 604        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 600        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 583        ; 3        ; ALUOutW_out[21]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ; 575        ; 3        ; RD[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 577        ; 3        ; ALUOutW_out[20]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 563        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 557        ; 4        ; ALUOutW_out[4]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 543        ; 4        ; ALUOutW_out[9]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ; 541        ; 4        ; ALUOutW_out[15]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D17      ; 527        ; 4        ; ALUOutW_out[22]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D18      ; 516        ; 4        ; RD[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D19      ; 512        ; 4        ; RD[29]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D20      ; 503        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 491        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 484        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 466        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 467        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 26         ; 2        ; PC_atual_out[21]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ; 25         ; 2        ; PC_atual_out[28]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; PC_atual_out[8]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 613        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 588        ; 3        ; RD[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 578        ; 3        ; ALUOutW_out[18]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 542        ; 4        ; ALUOutW_out[3]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 515        ; 4        ; RD[8]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 504        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 485        ; 5        ; PC_atual_out[1]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E23      ; 478        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 477        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 463        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 464        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 36         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 14         ; 2        ; PC_atual_out[24]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F4       ; 15         ; 2        ; PC_atual_out[31]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; PC_atual_out[11]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F7       ; 18         ; 2        ; PC_atual_out[14]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 610        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 602        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 590        ; 3        ; RD[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ; 571        ; 3        ; ALUOutW_out[31]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F13      ; 554        ; 4        ; ALUOutW_out[0]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F14      ; 556        ; 4        ; RegWriteW_out                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F15      ; 535        ; 4        ; WriteRegW_out[2]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F16      ; 534        ; 4        ; ALUOutW_out[11]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F17      ; 525        ; 4        ; ALUOutW_out[6]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F18      ; 522        ; 4        ; RD[22]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 487        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 486        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 458        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 459        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 454        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 453        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 37         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 38         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 30         ; 2        ; PC_atual_out[20]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G4       ; 29         ; 2        ; PC_atual_out[26]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G5       ; 8          ; 2        ; PC_atual_out[22]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G6       ; 9          ; 2        ; PC_atual_out[23]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 611        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 601        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 581        ; 3        ; ALUOutW_out[19]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 570        ; 3        ; ALUOutW_out[28]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G13      ; 553        ; 4        ; ALUOutW_out[16]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G14      ; 555        ; 4        ; ALUOutW_out[13]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G15      ; 536        ; 4        ; ALUOutW_out[30]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G16      ; 533        ; 4        ; ALUOutW_out[7]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G17      ; 526        ; 4        ; ALUOutW_out[27]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G18      ; 519        ; 4        ; RD[21]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 483        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 482        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 451        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 450        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 448        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 447        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 44         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 43         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 39         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 40         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 23         ; 2        ; PC_atual_out[27]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 481        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 446        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 445        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 440        ; 5        ; ALUOutW_out[1]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H26      ; 439        ; 5        ; RD[15]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J1       ; 46         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 45         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 41         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 42         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 24         ; 2        ; PC_atual_out[30]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J6       ; 32         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 21         ; 2        ; PC_atual_out[25]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J8       ; 20         ; 2        ; PC_atual_out[19]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 456        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 457        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 460        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 444        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 443        ; 5        ; RD[11]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J25      ; 432        ; 5        ; RD[27]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J26      ; 431        ; 5        ; RD[26]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 51         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 48         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 47         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 28         ; 2        ; PC_atual_out[18]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K6       ; 27         ; 2        ; PC_atual_out[29]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K7       ; 34         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K19      ; 438        ; 5        ; ALUOutW_out[23]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 437        ; 5        ; RD[10]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K22      ; 449        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 436        ; 5        ; RD[16]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K24      ; 435        ; 5        ; RD[19]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K25      ; 422        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 421        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 66         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 67         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 53         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 63         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 62         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 79         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 427        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 433        ; 5        ; RD[18]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L21      ; 434        ; 5        ; RD[17]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 430        ; 5        ; RD[28]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L24      ; 429        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 428        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 76         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 75         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 71         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M5       ; 72         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 78         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 80         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 77         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 418        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 417        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 412        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 420        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 419        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 409        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 408        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 85         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 84         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N3       ; 82         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 83         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 81         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 86         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 414        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ; 407        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 406        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 405        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 404        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N26      ; 403        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P1       ; 88         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P2       ; 87         ; 1        ; clock                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 89         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 90         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 99         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 98         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 396        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 395        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 400        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 399        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 402        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P26      ; 401        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 91         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 92         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 93         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R6       ; 104        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R20      ; 392        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 393        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 394        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 397        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 398        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 100        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 115        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ; 373        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 369        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 390        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 387        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T24      ; 381        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 380        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 364        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 363        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 347        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U23      ; 368        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 367        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 371        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 372        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 134        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 135        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 145        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 324        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 325        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 338        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V23      ; 356        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 357        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 358        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 359        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 144        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 328        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 351        ; 6        ; PC_atual_out[0]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W24      ; 350        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 354        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 355        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 133        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 132        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 142        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 143        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 161        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 194        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 204        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 235        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 250        ; 7        ; RD[13]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y14      ; 252        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 253        ; 7        ; RD[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y16      ; 272        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 301        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 326        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 327        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y23      ; 342        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 341        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 346        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 345        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                              ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                     ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------+--------------+
; |processador                              ; 308 (0)     ; 131 (0)                   ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 103  ; 0            ; 177 (0)      ; 25 (0)            ; 106 (0)          ; |processador                                                                                            ; work         ;
;    |ALU:instancia_ALU|                    ; 128 (128)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (96)      ; 0 (0)             ; 32 (32)          ; |processador|ALU:instancia_ALU                                                                          ; work         ;
;    |Control:instancia_control|            ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |processador|Control:instancia_control                                                                  ; work         ;
;    |Hazard:instancia_Hazard|              ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 5 (5)            ; |processador|Hazard:instancia_Hazard                                                                    ; work         ;
;    |Mux2x1_32bits:instancia_mux_ForwardA| ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 8 (8)            ; |processador|Mux2x1_32bits:instancia_mux_ForwardA                                                       ; work         ;
;    |Mux2x1_32bits:instancia_mux_imm|      ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (50)      ; 0 (0)             ; 15 (15)          ; |processador|Mux2x1_32bits:instancia_mux_imm                                                            ; work         ;
;    |Mux2x1_5bits:instancia_mux5bits|      ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |processador|Mux2x1_5bits:instancia_mux5bits                                                            ; work         ;
;    |regD:instancia_regD|                  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 14 (14)          ; |processador|regD:instancia_regD                                                                        ; work         ;
;    |regE:instancia_regE|                  ; 31 (31)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 24 (24)          ; |processador|regE:instancia_regE                                                                        ; work         ;
;    |regPC:instancia_regPC|                ; 30 (30)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (30)          ; |processador|regPC:instancia_regPC                                                                      ; work         ;
;    |regW:instancia_regW|                  ; 38 (38)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 38 (38)          ; |processador|regW:instancia_regW                                                                        ; work         ;
;    |register_file:instancia_reg_file|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |processador|register_file:instancia_reg_file                                                           ; work         ;
;       |altsyncram:registers_rtl_0|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |processador|register_file:instancia_reg_file|altsyncram:registers_rtl_0                                ; work         ;
;          |altsyncram_bqh1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |processador|register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated ; work         ;
;       |altsyncram:registers_rtl_1|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |processador|register_file:instancia_reg_file|altsyncram:registers_rtl_1                                ; work         ;
;          |altsyncram_bqh1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |processador|register_file:instancia_reg_file|altsyncram:registers_rtl_1|altsyncram_bqh1:auto_generated ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+------------------+----------+---------------+---------------+-----------------------+-----+
; Name             ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+------------------+----------+---------------+---------------+-----------------------+-----+
; PC_atual_out[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; PC_atual_out[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; PC_atual_out[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; PC_atual_out[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; PC_atual_out[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; PC_atual_out[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; PC_atual_out[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; PC_atual_out[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; PC_atual_out[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; PC_atual_out[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; PC_atual_out[10] ; Output   ; --            ; --            ; --                    ; --  ;
; PC_atual_out[11] ; Output   ; --            ; --            ; --                    ; --  ;
; PC_atual_out[12] ; Output   ; --            ; --            ; --                    ; --  ;
; PC_atual_out[13] ; Output   ; --            ; --            ; --                    ; --  ;
; PC_atual_out[14] ; Output   ; --            ; --            ; --                    ; --  ;
; PC_atual_out[15] ; Output   ; --            ; --            ; --                    ; --  ;
; PC_atual_out[16] ; Output   ; --            ; --            ; --                    ; --  ;
; PC_atual_out[17] ; Output   ; --            ; --            ; --                    ; --  ;
; PC_atual_out[18] ; Output   ; --            ; --            ; --                    ; --  ;
; PC_atual_out[19] ; Output   ; --            ; --            ; --                    ; --  ;
; PC_atual_out[20] ; Output   ; --            ; --            ; --                    ; --  ;
; PC_atual_out[21] ; Output   ; --            ; --            ; --                    ; --  ;
; PC_atual_out[22] ; Output   ; --            ; --            ; --                    ; --  ;
; PC_atual_out[23] ; Output   ; --            ; --            ; --                    ; --  ;
; PC_atual_out[24] ; Output   ; --            ; --            ; --                    ; --  ;
; PC_atual_out[25] ; Output   ; --            ; --            ; --                    ; --  ;
; PC_atual_out[26] ; Output   ; --            ; --            ; --                    ; --  ;
; PC_atual_out[27] ; Output   ; --            ; --            ; --                    ; --  ;
; PC_atual_out[28] ; Output   ; --            ; --            ; --                    ; --  ;
; PC_atual_out[29] ; Output   ; --            ; --            ; --                    ; --  ;
; PC_atual_out[30] ; Output   ; --            ; --            ; --                    ; --  ;
; PC_atual_out[31] ; Output   ; --            ; --            ; --                    ; --  ;
; ALUOutW_out[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; ALUOutW_out[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; ALUOutW_out[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; ALUOutW_out[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; ALUOutW_out[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; ALUOutW_out[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; ALUOutW_out[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; ALUOutW_out[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; ALUOutW_out[8]   ; Output   ; --            ; --            ; --                    ; --  ;
; ALUOutW_out[9]   ; Output   ; --            ; --            ; --                    ; --  ;
; ALUOutW_out[10]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALUOutW_out[11]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALUOutW_out[12]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALUOutW_out[13]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALUOutW_out[14]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALUOutW_out[15]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALUOutW_out[16]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALUOutW_out[17]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALUOutW_out[18]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALUOutW_out[19]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALUOutW_out[20]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALUOutW_out[21]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALUOutW_out[22]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALUOutW_out[23]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALUOutW_out[24]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALUOutW_out[25]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALUOutW_out[26]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALUOutW_out[27]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALUOutW_out[28]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALUOutW_out[29]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALUOutW_out[30]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALUOutW_out[31]  ; Output   ; --            ; --            ; --                    ; --  ;
; WriteRegW_out[0] ; Output   ; --            ; --            ; --                    ; --  ;
; WriteRegW_out[1] ; Output   ; --            ; --            ; --                    ; --  ;
; WriteRegW_out[2] ; Output   ; --            ; --            ; --                    ; --  ;
; WriteRegW_out[3] ; Output   ; --            ; --            ; --                    ; --  ;
; WriteRegW_out[4] ; Output   ; --            ; --            ; --                    ; --  ;
; RegWriteW_out    ; Output   ; --            ; --            ; --                    ; --  ;
; clock            ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; RD[16]           ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; RD[17]           ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; RD[18]           ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; RD[19]           ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; RD[20]           ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; RD[21]           ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; RD[22]           ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; RD[23]           ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; RD[24]           ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; RD[25]           ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; RD[0]            ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; RD[31]           ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; RD[28]           ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; RD[30]           ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; RD[26]           ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; RD[27]           ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; RD[29]           ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; RD[5]            ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; RD[3]            ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; RD[4]            ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; RD[2]            ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; RD[1]            ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; RD[6]            ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; RD[7]            ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; RD[8]            ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; RD[9]            ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; RD[10]           ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; RD[11]           ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; RD[12]           ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; RD[13]           ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; RD[14]           ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; RD[15]           ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+------------------+----------+---------------+---------------+-----------------------+-----+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                               ;
+----------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                            ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------+-------------------+---------+
; clock                                                                                                          ;                   ;         ;
; RD[16]                                                                                                         ;                   ;         ;
;      - register_file:instancia_reg_file|altsyncram:registers_rtl_1|altsyncram_bqh1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - regD:instancia_regD|InstrD[16]~feeder                                                                   ; 0                 ; 6       ;
; RD[17]                                                                                                         ;                   ;         ;
;      - register_file:instancia_reg_file|altsyncram:registers_rtl_1|altsyncram_bqh1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - regD:instancia_regD|InstrD[17]                                                                          ; 0                 ; 6       ;
; RD[18]                                                                                                         ;                   ;         ;
;      - register_file:instancia_reg_file|altsyncram:registers_rtl_1|altsyncram_bqh1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - regD:instancia_regD|InstrD[18]                                                                          ; 1                 ; 6       ;
; RD[19]                                                                                                         ;                   ;         ;
;      - register_file:instancia_reg_file|altsyncram:registers_rtl_1|altsyncram_bqh1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - regD:instancia_regD|InstrD[19]~feeder                                                                   ; 1                 ; 6       ;
; RD[20]                                                                                                         ;                   ;         ;
;      - register_file:instancia_reg_file|altsyncram:registers_rtl_1|altsyncram_bqh1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - regD:instancia_regD|InstrD[20]~feeder                                                                   ; 0                 ; 6       ;
; RD[21]                                                                                                         ;                   ;         ;
;      - register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - regD:instancia_regD|InstrD[21]                                                                          ; 1                 ; 6       ;
; RD[22]                                                                                                         ;                   ;         ;
;      - register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - regD:instancia_regD|InstrD[22]                                                                          ; 0                 ; 6       ;
; RD[23]                                                                                                         ;                   ;         ;
;      - register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - regD:instancia_regD|InstrD[23]~feeder                                                                   ; 1                 ; 6       ;
; RD[24]                                                                                                         ;                   ;         ;
;      - register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - regD:instancia_regD|InstrD[24]                                                                          ; 0                 ; 6       ;
; RD[25]                                                                                                         ;                   ;         ;
;      - register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - regD:instancia_regD|InstrD[25]                                                                          ; 1                 ; 6       ;
; RD[0]                                                                                                          ;                   ;         ;
;      - regD:instancia_regD|InstrD[0]~feeder                                                                    ; 0                 ; 6       ;
; RD[31]                                                                                                         ;                   ;         ;
;      - regD:instancia_regD|InstrD[31]~0                                                                        ; 1                 ; 6       ;
; RD[28]                                                                                                         ;                   ;         ;
;      - regD:instancia_regD|InstrD[28]~1                                                                        ; 0                 ; 6       ;
; RD[30]                                                                                                         ;                   ;         ;
;      - regD:instancia_regD|InstrD[30]~2                                                                        ; 0                 ; 6       ;
; RD[26]                                                                                                         ;                   ;         ;
;      - regD:instancia_regD|InstrD[26]~feeder                                                                   ; 1                 ; 6       ;
; RD[27]                                                                                                         ;                   ;         ;
;      - regD:instancia_regD|InstrD[27]                                                                          ; 0                 ; 6       ;
; RD[29]                                                                                                         ;                   ;         ;
;      - regD:instancia_regD|InstrD[29]~3                                                                        ; 0                 ; 6       ;
; RD[5]                                                                                                          ;                   ;         ;
;      - regD:instancia_regD|InstrD[5]~feeder                                                                    ; 1                 ; 6       ;
; RD[3]                                                                                                          ;                   ;         ;
;      - regD:instancia_regD|InstrD[3]                                                                           ; 0                 ; 6       ;
; RD[4]                                                                                                          ;                   ;         ;
;      - regD:instancia_regD|InstrD[4]                                                                           ; 1                 ; 6       ;
; RD[2]                                                                                                          ;                   ;         ;
;      - regD:instancia_regD|InstrD[2]                                                                           ; 0                 ; 6       ;
; RD[1]                                                                                                          ;                   ;         ;
;      - regD:instancia_regD|InstrD[1]                                                                           ; 1                 ; 6       ;
; RD[6]                                                                                                          ;                   ;         ;
;      - regD:instancia_regD|InstrD[6]~feeder                                                                    ; 0                 ; 6       ;
; RD[7]                                                                                                          ;                   ;         ;
;      - regD:instancia_regD|InstrD[7]                                                                           ; 0                 ; 6       ;
; RD[8]                                                                                                          ;                   ;         ;
;      - regD:instancia_regD|InstrD[8]~feeder                                                                    ; 0                 ; 6       ;
; RD[9]                                                                                                          ;                   ;         ;
;      - regD:instancia_regD|InstrD[9]~feeder                                                                    ; 1                 ; 6       ;
; RD[10]                                                                                                         ;                   ;         ;
;      - regD:instancia_regD|InstrD[10]                                                                          ; 1                 ; 6       ;
; RD[11]                                                                                                         ;                   ;         ;
;      - regD:instancia_regD|InstrD[11]~feeder                                                                   ; 1                 ; 6       ;
; RD[12]                                                                                                         ;                   ;         ;
;      - regD:instancia_regD|InstrD[12]                                                                          ; 1                 ; 6       ;
; RD[13]                                                                                                         ;                   ;         ;
;      - regD:instancia_regD|InstrD[13]~feeder                                                                   ; 1                 ; 6       ;
; RD[14]                                                                                                         ;                   ;         ;
;      - regD:instancia_regD|InstrD[14]                                                                          ; 1                 ; 6       ;
; RD[15]                                                                                                         ;                   ;         ;
;      - regD:instancia_regD|InstrD[15]                                                                          ; 1                 ; 6       ;
+----------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                        ;
+-------------------------------+------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                          ; Location         ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------+------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; clock                         ; PIN_P2           ; 133     ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; regW:instancia_regW|RegWriteW ; LCFF_X53_Y35_N19 ; 6       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
+-------------------------------+------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                      ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; clock ; PIN_P2   ; 133     ; Global Clock         ; GCLK3            ; --                        ;
+-------+----------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                    ;
+----------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                     ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------+---------+
; regE:instancia_regE|ALUControlE[1]                                                                       ; 64      ;
; regE:instancia_regE|ALUSrcE                                                                              ; 60      ;
; Hazard:instancia_Hazard|FowardBE                                                                         ; 50      ;
; regE:instancia_regE|ALUControlE[0]                                                                       ; 32      ;
; Hazard:instancia_Hazard|FowardAE                                                                         ; 32      ;
; regE:instancia_regE|SignImmE[15]                                                                         ; 18      ;
; regW:instancia_regW|RegWriteW                                                                            ; 8       ;
; regW:instancia_regW|WriteRegW[4]                                                                         ; 6       ;
; regE:instancia_regE|RegDstE                                                                              ; 5       ;
; regW:instancia_regW|WriteRegW[3]                                                                         ; 5       ;
; regW:instancia_regW|WriteRegW[2]                                                                         ; 5       ;
; regW:instancia_regW|WriteRegW[1]                                                                         ; 5       ;
; regW:instancia_regW|WriteRegW[0]                                                                         ; 5       ;
; regW:instancia_regW|ALUOutW[31]                                                                          ; 5       ;
; regW:instancia_regW|ALUOutW[30]                                                                          ; 5       ;
; regW:instancia_regW|ALUOutW[29]                                                                          ; 5       ;
; regW:instancia_regW|ALUOutW[28]                                                                          ; 5       ;
; regW:instancia_regW|ALUOutW[27]                                                                          ; 5       ;
; regW:instancia_regW|ALUOutW[26]                                                                          ; 5       ;
; regW:instancia_regW|ALUOutW[25]                                                                          ; 5       ;
; regW:instancia_regW|ALUOutW[24]                                                                          ; 5       ;
; regW:instancia_regW|ALUOutW[23]                                                                          ; 5       ;
; regW:instancia_regW|ALUOutW[22]                                                                          ; 5       ;
; regW:instancia_regW|ALUOutW[21]                                                                          ; 5       ;
; regW:instancia_regW|ALUOutW[20]                                                                          ; 5       ;
; regW:instancia_regW|ALUOutW[19]                                                                          ; 5       ;
; regW:instancia_regW|ALUOutW[18]                                                                          ; 5       ;
; regW:instancia_regW|ALUOutW[17]                                                                          ; 5       ;
; regW:instancia_regW|ALUOutW[16]                                                                          ; 5       ;
; regW:instancia_regW|ALUOutW[15]                                                                          ; 5       ;
; regW:instancia_regW|ALUOutW[14]                                                                          ; 5       ;
; regW:instancia_regW|ALUOutW[13]                                                                          ; 5       ;
; regW:instancia_regW|ALUOutW[12]                                                                          ; 5       ;
; regW:instancia_regW|ALUOutW[11]                                                                          ; 5       ;
; regW:instancia_regW|ALUOutW[10]                                                                          ; 5       ;
; regW:instancia_regW|ALUOutW[9]                                                                           ; 5       ;
; regW:instancia_regW|ALUOutW[8]                                                                           ; 5       ;
; regW:instancia_regW|ALUOutW[7]                                                                           ; 5       ;
; regW:instancia_regW|ALUOutW[6]                                                                           ; 5       ;
; regW:instancia_regW|ALUOutW[5]                                                                           ; 5       ;
; regW:instancia_regW|ALUOutW[4]                                                                           ; 5       ;
; regW:instancia_regW|ALUOutW[3]                                                                           ; 5       ;
; regW:instancia_regW|ALUOutW[2]                                                                           ; 5       ;
; regW:instancia_regW|ALUOutW[1]                                                                           ; 5       ;
; regW:instancia_regW|ALUOutW[0]                                                                           ; 5       ;
; regD:instancia_regD|InstrD[2]                                                                            ; 4       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[0]~0                                                              ; 4       ;
; regE:instancia_regE|RtE[4]                                                                               ; 4       ;
; regD:instancia_regD|InstrD[1]                                                                            ; 3       ;
; regD:instancia_regD|InstrD[4]                                                                            ; 3       ;
; regD:instancia_regD|InstrD[3]                                                                            ; 3       ;
; regD:instancia_regD|InstrD[5]                                                                            ; 3       ;
; Control:instancia_control|Equal0~0                                                                       ; 3       ;
; regD:instancia_regD|InstrD[31]                                                                           ; 3       ;
; regD:instancia_regD|InstrD[0]                                                                            ; 3       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[31]~64                                                            ; 3       ;
; Mux2x1_32bits:instancia_mux_ForwardA|outMux[31]~31                                                       ; 3       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[30]~62                                                            ; 3       ;
; Mux2x1_32bits:instancia_mux_ForwardA|outMux[30]~30                                                       ; 3       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[29]~60                                                            ; 3       ;
; Mux2x1_32bits:instancia_mux_ForwardA|outMux[29]~29                                                       ; 3       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[28]~58                                                            ; 3       ;
; Mux2x1_32bits:instancia_mux_ForwardA|outMux[28]~28                                                       ; 3       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[27]~56                                                            ; 3       ;
; Mux2x1_32bits:instancia_mux_ForwardA|outMux[27]~27                                                       ; 3       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[26]~54                                                            ; 3       ;
; Mux2x1_32bits:instancia_mux_ForwardA|outMux[26]~26                                                       ; 3       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[25]~52                                                            ; 3       ;
; Mux2x1_32bits:instancia_mux_ForwardA|outMux[25]~25                                                       ; 3       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[24]~50                                                            ; 3       ;
; Mux2x1_32bits:instancia_mux_ForwardA|outMux[24]~24                                                       ; 3       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[23]~48                                                            ; 3       ;
; Mux2x1_32bits:instancia_mux_ForwardA|outMux[23]~23                                                       ; 3       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[22]~46                                                            ; 3       ;
; Mux2x1_32bits:instancia_mux_ForwardA|outMux[22]~22                                                       ; 3       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[21]~44                                                            ; 3       ;
; Mux2x1_32bits:instancia_mux_ForwardA|outMux[21]~21                                                       ; 3       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[20]~42                                                            ; 3       ;
; Mux2x1_32bits:instancia_mux_ForwardA|outMux[20]~20                                                       ; 3       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[19]~40                                                            ; 3       ;
; Mux2x1_32bits:instancia_mux_ForwardA|outMux[19]~19                                                       ; 3       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[18]~38                                                            ; 3       ;
; Mux2x1_32bits:instancia_mux_ForwardA|outMux[18]~18                                                       ; 3       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[17]~36                                                            ; 3       ;
; Mux2x1_32bits:instancia_mux_ForwardA|outMux[17]~17                                                       ; 3       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[16]~34                                                            ; 3       ;
; Mux2x1_32bits:instancia_mux_ForwardA|outMux[16]~16                                                       ; 3       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[15]~32                                                            ; 3       ;
; Mux2x1_32bits:instancia_mux_ForwardA|outMux[15]~15                                                       ; 3       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[14]~30                                                            ; 3       ;
; Mux2x1_32bits:instancia_mux_ForwardA|outMux[14]~14                                                       ; 3       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[13]~28                                                            ; 3       ;
; Mux2x1_32bits:instancia_mux_ForwardA|outMux[13]~13                                                       ; 3       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[12]~26                                                            ; 3       ;
; Mux2x1_32bits:instancia_mux_ForwardA|outMux[12]~12                                                       ; 3       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[11]~24                                                            ; 3       ;
; Mux2x1_32bits:instancia_mux_ForwardA|outMux[11]~11                                                       ; 3       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[10]~22                                                            ; 3       ;
; Mux2x1_32bits:instancia_mux_ForwardA|outMux[10]~10                                                       ; 3       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[9]~20                                                             ; 3       ;
; Mux2x1_32bits:instancia_mux_ForwardA|outMux[9]~9                                                         ; 3       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[8]~18                                                             ; 3       ;
; Mux2x1_32bits:instancia_mux_ForwardA|outMux[8]~8                                                         ; 3       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[7]~16                                                             ; 3       ;
; Mux2x1_32bits:instancia_mux_ForwardA|outMux[7]~7                                                         ; 3       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[6]~14                                                             ; 3       ;
; Mux2x1_32bits:instancia_mux_ForwardA|outMux[6]~6                                                         ; 3       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[5]~12                                                             ; 3       ;
; Mux2x1_32bits:instancia_mux_ForwardA|outMux[5]~5                                                         ; 3       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[4]~10                                                             ; 3       ;
; Mux2x1_32bits:instancia_mux_ForwardA|outMux[4]~4                                                         ; 3       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[3]~8                                                              ; 3       ;
; Mux2x1_32bits:instancia_mux_ForwardA|outMux[3]~3                                                         ; 3       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[2]~6                                                              ; 3       ;
; Mux2x1_32bits:instancia_mux_ForwardA|outMux[2]~2                                                         ; 3       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[1]~4                                                              ; 3       ;
; Mux2x1_32bits:instancia_mux_ForwardA|outMux[1]~1                                                         ; 3       ;
; Mux2x1_32bits:instancia_mux_ForwardA|outMux[0]~0                                                         ; 3       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[0]~2                                                              ; 3       ;
; regE:instancia_regE|RtE[2]                                                                               ; 3       ;
; regE:instancia_regE|RtE[3]                                                                               ; 3       ;
; regE:instancia_regE|RtE[0]                                                                               ; 3       ;
; regE:instancia_regE|RtE[1]                                                                               ; 3       ;
; regPC:instancia_regPC|saida[2]                                                                           ; 3       ;
; RD[25]                                                                                                   ; 2       ;
; RD[24]                                                                                                   ; 2       ;
; RD[23]                                                                                                   ; 2       ;
; RD[22]                                                                                                   ; 2       ;
; RD[21]                                                                                                   ; 2       ;
; RD[20]                                                                                                   ; 2       ;
; RD[19]                                                                                                   ; 2       ;
; RD[18]                                                                                                   ; 2       ;
; RD[17]                                                                                                   ; 2       ;
; RD[16]                                                                                                   ; 2       ;
; Control:instancia_control|Equal1~0                                                                       ; 2       ;
; regD:instancia_regD|InstrD[29]                                                                           ; 2       ;
; regE:instancia_regE|SignImmE[14]                                                                         ; 2       ;
; regE:instancia_regE|SignImmE[13]                                                                         ; 2       ;
; regE:instancia_regE|SignImmE[12]                                                                         ; 2       ;
; regE:instancia_regE|SignImmE[11]                                                                         ; 2       ;
; regE:instancia_regE|RsE[4]                                                                               ; 2       ;
; regE:instancia_regE|RsE[2]                                                                               ; 2       ;
; regE:instancia_regE|RsE[3]                                                                               ; 2       ;
; regE:instancia_regE|RsE[0]                                                                               ; 2       ;
; regE:instancia_regE|RsE[1]                                                                               ; 2       ;
; Hazard:instancia_Hazard|FowardBE~2                                                                       ; 2       ;
; regPC:instancia_regPC|saida[31]                                                                          ; 2       ;
; regPC:instancia_regPC|saida[30]                                                                          ; 2       ;
; regPC:instancia_regPC|saida[29]                                                                          ; 2       ;
; regPC:instancia_regPC|saida[28]                                                                          ; 2       ;
; regPC:instancia_regPC|saida[27]                                                                          ; 2       ;
; regPC:instancia_regPC|saida[26]                                                                          ; 2       ;
; regPC:instancia_regPC|saida[25]                                                                          ; 2       ;
; regPC:instancia_regPC|saida[24]                                                                          ; 2       ;
; regPC:instancia_regPC|saida[23]                                                                          ; 2       ;
; regPC:instancia_regPC|saida[22]                                                                          ; 2       ;
; regPC:instancia_regPC|saida[21]                                                                          ; 2       ;
; regPC:instancia_regPC|saida[20]                                                                          ; 2       ;
; regPC:instancia_regPC|saida[19]                                                                          ; 2       ;
; regPC:instancia_regPC|saida[18]                                                                          ; 2       ;
; regPC:instancia_regPC|saida[17]                                                                          ; 2       ;
; regPC:instancia_regPC|saida[16]                                                                          ; 2       ;
; regPC:instancia_regPC|saida[15]                                                                          ; 2       ;
; regPC:instancia_regPC|saida[14]                                                                          ; 2       ;
; regPC:instancia_regPC|saida[13]                                                                          ; 2       ;
; regPC:instancia_regPC|saida[12]                                                                          ; 2       ;
; regPC:instancia_regPC|saida[11]                                                                          ; 2       ;
; regPC:instancia_regPC|saida[10]                                                                          ; 2       ;
; regPC:instancia_regPC|saida[9]                                                                           ; 2       ;
; regPC:instancia_regPC|saida[8]                                                                           ; 2       ;
; regPC:instancia_regPC|saida[7]                                                                           ; 2       ;
; regPC:instancia_regPC|saida[6]                                                                           ; 2       ;
; regPC:instancia_regPC|saida[5]                                                                           ; 2       ;
; regPC:instancia_regPC|saida[4]                                                                           ; 2       ;
; regPC:instancia_regPC|saida[3]                                                                           ; 2       ;
; RD[15]                                                                                                   ; 1       ;
; RD[14]                                                                                                   ; 1       ;
; RD[13]                                                                                                   ; 1       ;
; RD[12]                                                                                                   ; 1       ;
; RD[11]                                                                                                   ; 1       ;
; RD[10]                                                                                                   ; 1       ;
; RD[9]                                                                                                    ; 1       ;
; RD[8]                                                                                                    ; 1       ;
; RD[7]                                                                                                    ; 1       ;
; RD[6]                                                                                                    ; 1       ;
; RD[1]                                                                                                    ; 1       ;
; RD[2]                                                                                                    ; 1       ;
; RD[4]                                                                                                    ; 1       ;
; RD[3]                                                                                                    ; 1       ;
; RD[5]                                                                                                    ; 1       ;
; RD[29]                                                                                                   ; 1       ;
; RD[27]                                                                                                   ; 1       ;
; RD[26]                                                                                                   ; 1       ;
; RD[30]                                                                                                   ; 1       ;
; RD[28]                                                                                                   ; 1       ;
; RD[31]                                                                                                   ; 1       ;
; RD[0]                                                                                                    ; 1       ;
; regD:instancia_regD|InstrD[29]~3                                                                         ; 1       ;
; regD:instancia_regD|InstrD[30]~2                                                                         ; 1       ;
; regD:instancia_regD|InstrD[28]~1                                                                         ; 1       ;
; regD:instancia_regD|InstrD[31]~0                                                                         ; 1       ;
; regPC:instancia_regPC|saida[2]~87                                                                        ; 1       ;
; Control:instancia_control|RegWrite                                                                       ; 1       ;
; Control:instancia_control|Equal0~1                                                                       ; 1       ;
; regD:instancia_regD|InstrD[15]                                                                           ; 1       ;
; regD:instancia_regD|InstrD[14]                                                                           ; 1       ;
; regD:instancia_regD|InstrD[13]                                                                           ; 1       ;
; regD:instancia_regD|InstrD[12]                                                                           ; 1       ;
; regD:instancia_regD|InstrD[11]                                                                           ; 1       ;
; regD:instancia_regD|InstrD[10]                                                                           ; 1       ;
; regD:instancia_regD|InstrD[9]                                                                            ; 1       ;
; regD:instancia_regD|InstrD[8]                                                                            ; 1       ;
; regD:instancia_regD|InstrD[7]                                                                            ; 1       ;
; regD:instancia_regD|InstrD[6]                                                                            ; 1       ;
; Control:instancia_control|ALUControlID~3                                                                 ; 1       ;
; Control:instancia_control|Equal4~0                                                                       ; 1       ;
; Control:instancia_control|ALUControlID[1]~2                                                              ; 1       ;
; Control:instancia_control|ALUControlID[1]~1                                                              ; 1       ;
; Control:instancia_control|ALUControlID[1]~0                                                              ; 1       ;
; regD:instancia_regD|InstrD[25]                                                                           ; 1       ;
; regD:instancia_regD|InstrD[23]                                                                           ; 1       ;
; regD:instancia_regD|InstrD[24]                                                                           ; 1       ;
; regD:instancia_regD|InstrD[21]                                                                           ; 1       ;
; regD:instancia_regD|InstrD[22]                                                                           ; 1       ;
; regD:instancia_regD|InstrD[20]                                                                           ; 1       ;
; regD:instancia_regD|InstrD[18]                                                                           ; 1       ;
; regD:instancia_regD|InstrD[19]                                                                           ; 1       ;
; regD:instancia_regD|InstrD[16]                                                                           ; 1       ;
; regD:instancia_regD|InstrD[17]                                                                           ; 1       ;
; regD:instancia_regD|InstrD[27]                                                                           ; 1       ;
; regD:instancia_regD|InstrD[26]                                                                           ; 1       ;
; regD:instancia_regD|InstrD[30]                                                                           ; 1       ;
; regD:instancia_regD|InstrD[28]                                                                           ; 1       ;
; regE:instancia_regE|RegWriteE                                                                            ; 1       ;
; Mux2x1_5bits:instancia_mux5bits|outMux[4]~4                                                              ; 1       ;
; Mux2x1_5bits:instancia_mux5bits|outMux[3]~3                                                              ; 1       ;
; Mux2x1_5bits:instancia_mux5bits|outMux[2]~2                                                              ; 1       ;
; Mux2x1_5bits:instancia_mux5bits|outMux[1]~1                                                              ; 1       ;
; Mux2x1_5bits:instancia_mux5bits|outMux[0]~0                                                              ; 1       ;
; ALU:instancia_ALU|ALUOut[31]~63                                                                          ; 1       ;
; ALU:instancia_ALU|ALUOut[31]~62                                                                          ; 1       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[31]~63                                                            ; 1       ;
; ALU:instancia_ALU|ALUOut[30]~61                                                                          ; 1       ;
; ALU:instancia_ALU|ALUOut[30]~60                                                                          ; 1       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[30]~61                                                            ; 1       ;
; ALU:instancia_ALU|ALUOut[29]~59                                                                          ; 1       ;
; ALU:instancia_ALU|ALUOut[29]~58                                                                          ; 1       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[29]~59                                                            ; 1       ;
; ALU:instancia_ALU|ALUOut[28]~57                                                                          ; 1       ;
; ALU:instancia_ALU|ALUOut[28]~56                                                                          ; 1       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[28]~57                                                            ; 1       ;
; ALU:instancia_ALU|ALUOut[27]~55                                                                          ; 1       ;
; ALU:instancia_ALU|ALUOut[27]~54                                                                          ; 1       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[27]~55                                                            ; 1       ;
; ALU:instancia_ALU|ALUOut[26]~53                                                                          ; 1       ;
; ALU:instancia_ALU|ALUOut[26]~52                                                                          ; 1       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[26]~53                                                            ; 1       ;
; ALU:instancia_ALU|ALUOut[25]~51                                                                          ; 1       ;
; ALU:instancia_ALU|ALUOut[25]~50                                                                          ; 1       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[25]~51                                                            ; 1       ;
; ALU:instancia_ALU|ALUOut[24]~49                                                                          ; 1       ;
; ALU:instancia_ALU|ALUOut[24]~48                                                                          ; 1       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[24]~49                                                            ; 1       ;
; ALU:instancia_ALU|ALUOut[23]~47                                                                          ; 1       ;
; ALU:instancia_ALU|ALUOut[23]~46                                                                          ; 1       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[23]~47                                                            ; 1       ;
; ALU:instancia_ALU|ALUOut[22]~45                                                                          ; 1       ;
; ALU:instancia_ALU|ALUOut[22]~44                                                                          ; 1       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[22]~45                                                            ; 1       ;
; ALU:instancia_ALU|ALUOut[21]~43                                                                          ; 1       ;
; ALU:instancia_ALU|ALUOut[21]~42                                                                          ; 1       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[21]~43                                                            ; 1       ;
; ALU:instancia_ALU|ALUOut[20]~41                                                                          ; 1       ;
; ALU:instancia_ALU|ALUOut[20]~40                                                                          ; 1       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[20]~41                                                            ; 1       ;
; ALU:instancia_ALU|ALUOut[19]~39                                                                          ; 1       ;
; ALU:instancia_ALU|ALUOut[19]~38                                                                          ; 1       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[19]~39                                                            ; 1       ;
; ALU:instancia_ALU|ALUOut[18]~37                                                                          ; 1       ;
; ALU:instancia_ALU|ALUOut[18]~36                                                                          ; 1       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[18]~37                                                            ; 1       ;
; ALU:instancia_ALU|ALUOut[17]~35                                                                          ; 1       ;
; ALU:instancia_ALU|ALUOut[17]~34                                                                          ; 1       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[17]~35                                                            ; 1       ;
; ALU:instancia_ALU|ALUOut[16]~33                                                                          ; 1       ;
; ALU:instancia_ALU|ALUOut[16]~32                                                                          ; 1       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[16]~33                                                            ; 1       ;
; ALU:instancia_ALU|ALUOut[15]~31                                                                          ; 1       ;
; ALU:instancia_ALU|ALUOut[15]~30                                                                          ; 1       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[15]~31                                                            ; 1       ;
; ALU:instancia_ALU|ALUOut[14]~29                                                                          ; 1       ;
; ALU:instancia_ALU|ALUOut[14]~28                                                                          ; 1       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[14]~29                                                            ; 1       ;
; ALU:instancia_ALU|ALUOut[13]~27                                                                          ; 1       ;
; ALU:instancia_ALU|ALUOut[13]~26                                                                          ; 1       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[13]~27                                                            ; 1       ;
; ALU:instancia_ALU|ALUOut[12]~25                                                                          ; 1       ;
; ALU:instancia_ALU|ALUOut[12]~24                                                                          ; 1       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[12]~25                                                            ; 1       ;
; ALU:instancia_ALU|ALUOut[11]~23                                                                          ; 1       ;
; ALU:instancia_ALU|ALUOut[11]~22                                                                          ; 1       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[11]~23                                                            ; 1       ;
; ALU:instancia_ALU|ALUOut[10]~21                                                                          ; 1       ;
; ALU:instancia_ALU|ALUOut[10]~20                                                                          ; 1       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[10]~21                                                            ; 1       ;
; regE:instancia_regE|SignImmE[10]                                                                         ; 1       ;
; ALU:instancia_ALU|ALUOut[9]~19                                                                           ; 1       ;
; ALU:instancia_ALU|ALUOut[9]~18                                                                           ; 1       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[9]~19                                                             ; 1       ;
; regE:instancia_regE|SignImmE[9]                                                                          ; 1       ;
; ALU:instancia_ALU|ALUOut[8]~17                                                                           ; 1       ;
; ALU:instancia_ALU|ALUOut[8]~16                                                                           ; 1       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[8]~17                                                             ; 1       ;
; regE:instancia_regE|SignImmE[8]                                                                          ; 1       ;
; ALU:instancia_ALU|ALUOut[7]~15                                                                           ; 1       ;
; ALU:instancia_ALU|ALUOut[7]~14                                                                           ; 1       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[7]~15                                                             ; 1       ;
; regE:instancia_regE|SignImmE[7]                                                                          ; 1       ;
; ALU:instancia_ALU|ALUOut[6]~13                                                                           ; 1       ;
; ALU:instancia_ALU|ALUOut[6]~12                                                                           ; 1       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[6]~13                                                             ; 1       ;
; regE:instancia_regE|SignImmE[6]                                                                          ; 1       ;
; ALU:instancia_ALU|ALUOut[5]~11                                                                           ; 1       ;
; ALU:instancia_ALU|ALUOut[5]~10                                                                           ; 1       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[5]~11                                                             ; 1       ;
; regE:instancia_regE|SignImmE[5]                                                                          ; 1       ;
; ALU:instancia_ALU|ALUOut[4]~9                                                                            ; 1       ;
; ALU:instancia_ALU|ALUOut[4]~8                                                                            ; 1       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[4]~9                                                              ; 1       ;
; regE:instancia_regE|SignImmE[4]                                                                          ; 1       ;
; ALU:instancia_ALU|ALUOut[3]~7                                                                            ; 1       ;
; ALU:instancia_ALU|ALUOut[3]~6                                                                            ; 1       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[3]~7                                                              ; 1       ;
; regE:instancia_regE|SignImmE[3]                                                                          ; 1       ;
; ALU:instancia_ALU|ALUOut[2]~5                                                                            ; 1       ;
; ALU:instancia_ALU|ALUOut[2]~4                                                                            ; 1       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[2]~5                                                              ; 1       ;
; regE:instancia_regE|SignImmE[2]                                                                          ; 1       ;
; ALU:instancia_ALU|ALUOut[1]~3                                                                            ; 1       ;
; ALU:instancia_ALU|ALUOut[1]~2                                                                            ; 1       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[1]~3                                                              ; 1       ;
; regE:instancia_regE|SignImmE[1]                                                                          ; 1       ;
; ALU:instancia_ALU|ALUOut[0]~1                                                                            ; 1       ;
; ALU:instancia_ALU|ALUOut[0]~0                                                                            ; 1       ;
; Hazard:instancia_Hazard|FowardAE~2                                                                       ; 1       ;
; Hazard:instancia_Hazard|Equal0~0                                                                         ; 1       ;
; Hazard:instancia_Hazard|FowardAE~1                                                                       ; 1       ;
; Hazard:instancia_Hazard|FowardAE~0                                                                       ; 1       ;
; Mux2x1_32bits:instancia_mux_imm|outMux[0]~1                                                              ; 1       ;
; Hazard:instancia_Hazard|Equal2~0                                                                         ; 1       ;
; Hazard:instancia_Hazard|FowardBE~1                                                                       ; 1       ;
; Hazard:instancia_Hazard|FowardBE~0                                                                       ; 1       ;
; regE:instancia_regE|SignImmE[0]                                                                          ; 1       ;
; ALU:instancia_ALU|Add0~62                                                                                ; 1       ;
; ALU:instancia_ALU|Add1~62                                                                                ; 1       ;
; ALU:instancia_ALU|Add0~61                                                                                ; 1       ;
; ALU:instancia_ALU|Add0~60                                                                                ; 1       ;
; ALU:instancia_ALU|Add1~61                                                                                ; 1       ;
; ALU:instancia_ALU|Add1~60                                                                                ; 1       ;
; ALU:instancia_ALU|Add0~59                                                                                ; 1       ;
; ALU:instancia_ALU|Add0~58                                                                                ; 1       ;
; ALU:instancia_ALU|Add1~59                                                                                ; 1       ;
; ALU:instancia_ALU|Add1~58                                                                                ; 1       ;
; ALU:instancia_ALU|Add0~57                                                                                ; 1       ;
; ALU:instancia_ALU|Add0~56                                                                                ; 1       ;
; ALU:instancia_ALU|Add1~57                                                                                ; 1       ;
; ALU:instancia_ALU|Add1~56                                                                                ; 1       ;
; ALU:instancia_ALU|Add0~55                                                                                ; 1       ;
; ALU:instancia_ALU|Add0~54                                                                                ; 1       ;
; ALU:instancia_ALU|Add1~55                                                                                ; 1       ;
; ALU:instancia_ALU|Add1~54                                                                                ; 1       ;
; ALU:instancia_ALU|Add0~53                                                                                ; 1       ;
; ALU:instancia_ALU|Add0~52                                                                                ; 1       ;
; ALU:instancia_ALU|Add1~53                                                                                ; 1       ;
; ALU:instancia_ALU|Add1~52                                                                                ; 1       ;
; ALU:instancia_ALU|Add0~51                                                                                ; 1       ;
; ALU:instancia_ALU|Add0~50                                                                                ; 1       ;
; ALU:instancia_ALU|Add1~51                                                                                ; 1       ;
; ALU:instancia_ALU|Add1~50                                                                                ; 1       ;
; ALU:instancia_ALU|Add0~49                                                                                ; 1       ;
; ALU:instancia_ALU|Add0~48                                                                                ; 1       ;
; ALU:instancia_ALU|Add1~49                                                                                ; 1       ;
; ALU:instancia_ALU|Add1~48                                                                                ; 1       ;
; ALU:instancia_ALU|Add0~47                                                                                ; 1       ;
; ALU:instancia_ALU|Add0~46                                                                                ; 1       ;
; ALU:instancia_ALU|Add1~47                                                                                ; 1       ;
; ALU:instancia_ALU|Add1~46                                                                                ; 1       ;
; ALU:instancia_ALU|Add0~45                                                                                ; 1       ;
; ALU:instancia_ALU|Add0~44                                                                                ; 1       ;
; ALU:instancia_ALU|Add1~45                                                                                ; 1       ;
; ALU:instancia_ALU|Add1~44                                                                                ; 1       ;
; ALU:instancia_ALU|Add0~43                                                                                ; 1       ;
; ALU:instancia_ALU|Add0~42                                                                                ; 1       ;
; ALU:instancia_ALU|Add1~43                                                                                ; 1       ;
; ALU:instancia_ALU|Add1~42                                                                                ; 1       ;
; ALU:instancia_ALU|Add0~41                                                                                ; 1       ;
; ALU:instancia_ALU|Add0~40                                                                                ; 1       ;
; ALU:instancia_ALU|Add1~41                                                                                ; 1       ;
; ALU:instancia_ALU|Add1~40                                                                                ; 1       ;
; ALU:instancia_ALU|Add0~39                                                                                ; 1       ;
; ALU:instancia_ALU|Add0~38                                                                                ; 1       ;
; ALU:instancia_ALU|Add1~39                                                                                ; 1       ;
; ALU:instancia_ALU|Add1~38                                                                                ; 1       ;
; ALU:instancia_ALU|Add0~37                                                                                ; 1       ;
; ALU:instancia_ALU|Add0~36                                                                                ; 1       ;
; ALU:instancia_ALU|Add1~37                                                                                ; 1       ;
; ALU:instancia_ALU|Add1~36                                                                                ; 1       ;
; ALU:instancia_ALU|Add0~35                                                                                ; 1       ;
; ALU:instancia_ALU|Add0~34                                                                                ; 1       ;
; ALU:instancia_ALU|Add1~35                                                                                ; 1       ;
; ALU:instancia_ALU|Add1~34                                                                                ; 1       ;
; ALU:instancia_ALU|Add0~33                                                                                ; 1       ;
; ALU:instancia_ALU|Add0~32                                                                                ; 1       ;
; ALU:instancia_ALU|Add1~33                                                                                ; 1       ;
; ALU:instancia_ALU|Add1~32                                                                                ; 1       ;
; ALU:instancia_ALU|Add0~31                                                                                ; 1       ;
; ALU:instancia_ALU|Add0~30                                                                                ; 1       ;
; ALU:instancia_ALU|Add1~31                                                                                ; 1       ;
; ALU:instancia_ALU|Add1~30                                                                                ; 1       ;
; ALU:instancia_ALU|Add0~29                                                                                ; 1       ;
; ALU:instancia_ALU|Add0~28                                                                                ; 1       ;
; ALU:instancia_ALU|Add1~29                                                                                ; 1       ;
; ALU:instancia_ALU|Add1~28                                                                                ; 1       ;
; ALU:instancia_ALU|Add0~27                                                                                ; 1       ;
; ALU:instancia_ALU|Add0~26                                                                                ; 1       ;
; ALU:instancia_ALU|Add1~27                                                                                ; 1       ;
; ALU:instancia_ALU|Add1~26                                                                                ; 1       ;
; ALU:instancia_ALU|Add0~25                                                                                ; 1       ;
; ALU:instancia_ALU|Add0~24                                                                                ; 1       ;
; ALU:instancia_ALU|Add1~25                                                                                ; 1       ;
; ALU:instancia_ALU|Add1~24                                                                                ; 1       ;
; ALU:instancia_ALU|Add0~23                                                                                ; 1       ;
; ALU:instancia_ALU|Add0~22                                                                                ; 1       ;
; ALU:instancia_ALU|Add1~23                                                                                ; 1       ;
; ALU:instancia_ALU|Add1~22                                                                                ; 1       ;
; ALU:instancia_ALU|Add0~21                                                                                ; 1       ;
; ALU:instancia_ALU|Add0~20                                                                                ; 1       ;
; ALU:instancia_ALU|Add1~21                                                                                ; 1       ;
; ALU:instancia_ALU|Add1~20                                                                                ; 1       ;
; ALU:instancia_ALU|Add0~19                                                                                ; 1       ;
; ALU:instancia_ALU|Add0~18                                                                                ; 1       ;
; ALU:instancia_ALU|Add1~19                                                                                ; 1       ;
; ALU:instancia_ALU|Add1~18                                                                                ; 1       ;
; ALU:instancia_ALU|Add0~17                                                                                ; 1       ;
; ALU:instancia_ALU|Add0~16                                                                                ; 1       ;
; ALU:instancia_ALU|Add1~17                                                                                ; 1       ;
; ALU:instancia_ALU|Add1~16                                                                                ; 1       ;
; ALU:instancia_ALU|Add0~15                                                                                ; 1       ;
; ALU:instancia_ALU|Add0~14                                                                                ; 1       ;
; ALU:instancia_ALU|Add1~15                                                                                ; 1       ;
; ALU:instancia_ALU|Add1~14                                                                                ; 1       ;
; ALU:instancia_ALU|Add0~13                                                                                ; 1       ;
; ALU:instancia_ALU|Add0~12                                                                                ; 1       ;
; ALU:instancia_ALU|Add1~13                                                                                ; 1       ;
; ALU:instancia_ALU|Add1~12                                                                                ; 1       ;
; ALU:instancia_ALU|Add0~11                                                                                ; 1       ;
; ALU:instancia_ALU|Add0~10                                                                                ; 1       ;
; ALU:instancia_ALU|Add1~11                                                                                ; 1       ;
; ALU:instancia_ALU|Add1~10                                                                                ; 1       ;
; ALU:instancia_ALU|Add0~9                                                                                 ; 1       ;
; ALU:instancia_ALU|Add0~8                                                                                 ; 1       ;
; ALU:instancia_ALU|Add1~9                                                                                 ; 1       ;
; ALU:instancia_ALU|Add1~8                                                                                 ; 1       ;
; ALU:instancia_ALU|Add0~7                                                                                 ; 1       ;
; ALU:instancia_ALU|Add0~6                                                                                 ; 1       ;
; ALU:instancia_ALU|Add1~7                                                                                 ; 1       ;
; ALU:instancia_ALU|Add1~6                                                                                 ; 1       ;
; ALU:instancia_ALU|Add0~5                                                                                 ; 1       ;
; ALU:instancia_ALU|Add0~4                                                                                 ; 1       ;
; ALU:instancia_ALU|Add1~5                                                                                 ; 1       ;
; ALU:instancia_ALU|Add1~4                                                                                 ; 1       ;
; ALU:instancia_ALU|Add0~3                                                                                 ; 1       ;
; ALU:instancia_ALU|Add0~2                                                                                 ; 1       ;
; ALU:instancia_ALU|Add1~3                                                                                 ; 1       ;
; ALU:instancia_ALU|Add1~2                                                                                 ; 1       ;
; ALU:instancia_ALU|Add0~1                                                                                 ; 1       ;
; ALU:instancia_ALU|Add0~0                                                                                 ; 1       ;
; ALU:instancia_ALU|Add1~1                                                                                 ; 1       ;
; ALU:instancia_ALU|Add1~0                                                                                 ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a9  ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a10 ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a11 ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a12 ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a13 ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a14 ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a15 ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a16 ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a17 ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a18 ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a19 ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a20 ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a21 ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a22 ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a23 ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a24 ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a25 ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a26 ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a27 ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a28 ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a29 ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a30 ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a31 ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a1  ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a2  ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a3  ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a4  ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a5  ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a6  ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a7  ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a8  ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0  ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_1|altsyncram_bqh1:auto_generated|ram_block1a9  ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_1|altsyncram_bqh1:auto_generated|ram_block1a10 ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_1|altsyncram_bqh1:auto_generated|ram_block1a11 ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_1|altsyncram_bqh1:auto_generated|ram_block1a12 ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_1|altsyncram_bqh1:auto_generated|ram_block1a13 ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_1|altsyncram_bqh1:auto_generated|ram_block1a14 ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_1|altsyncram_bqh1:auto_generated|ram_block1a15 ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_1|altsyncram_bqh1:auto_generated|ram_block1a16 ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_1|altsyncram_bqh1:auto_generated|ram_block1a17 ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_1|altsyncram_bqh1:auto_generated|ram_block1a18 ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_1|altsyncram_bqh1:auto_generated|ram_block1a19 ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_1|altsyncram_bqh1:auto_generated|ram_block1a20 ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_1|altsyncram_bqh1:auto_generated|ram_block1a21 ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_1|altsyncram_bqh1:auto_generated|ram_block1a22 ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_1|altsyncram_bqh1:auto_generated|ram_block1a23 ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_1|altsyncram_bqh1:auto_generated|ram_block1a24 ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_1|altsyncram_bqh1:auto_generated|ram_block1a25 ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_1|altsyncram_bqh1:auto_generated|ram_block1a26 ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_1|altsyncram_bqh1:auto_generated|ram_block1a27 ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_1|altsyncram_bqh1:auto_generated|ram_block1a28 ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_1|altsyncram_bqh1:auto_generated|ram_block1a29 ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_1|altsyncram_bqh1:auto_generated|ram_block1a30 ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_1|altsyncram_bqh1:auto_generated|ram_block1a31 ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_1|altsyncram_bqh1:auto_generated|ram_block1a1  ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_1|altsyncram_bqh1:auto_generated|ram_block1a2  ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_1|altsyncram_bqh1:auto_generated|ram_block1a3  ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_1|altsyncram_bqh1:auto_generated|ram_block1a4  ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_1|altsyncram_bqh1:auto_generated|ram_block1a5  ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_1|altsyncram_bqh1:auto_generated|ram_block1a6  ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_1|altsyncram_bqh1:auto_generated|ram_block1a7  ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_1|altsyncram_bqh1:auto_generated|ram_block1a8  ; 1       ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_1|altsyncram_bqh1:auto_generated|ram_block1a0  ; 1       ;
; regPC:instancia_regPC|saida[31]~85                                                                       ; 1       ;
; regPC:instancia_regPC|saida[30]~84                                                                       ; 1       ;
; regPC:instancia_regPC|saida[30]~83                                                                       ; 1       ;
; regPC:instancia_regPC|saida[29]~82                                                                       ; 1       ;
; regPC:instancia_regPC|saida[29]~81                                                                       ; 1       ;
; regPC:instancia_regPC|saida[28]~80                                                                       ; 1       ;
; regPC:instancia_regPC|saida[28]~79                                                                       ; 1       ;
; regPC:instancia_regPC|saida[27]~78                                                                       ; 1       ;
; regPC:instancia_regPC|saida[27]~77                                                                       ; 1       ;
; regPC:instancia_regPC|saida[26]~76                                                                       ; 1       ;
; regPC:instancia_regPC|saida[26]~75                                                                       ; 1       ;
; regPC:instancia_regPC|saida[25]~74                                                                       ; 1       ;
; regPC:instancia_regPC|saida[25]~73                                                                       ; 1       ;
; regPC:instancia_regPC|saida[24]~72                                                                       ; 1       ;
; regPC:instancia_regPC|saida[24]~71                                                                       ; 1       ;
; regPC:instancia_regPC|saida[23]~70                                                                       ; 1       ;
; regPC:instancia_regPC|saida[23]~69                                                                       ; 1       ;
; regPC:instancia_regPC|saida[22]~68                                                                       ; 1       ;
; regPC:instancia_regPC|saida[22]~67                                                                       ; 1       ;
; regPC:instancia_regPC|saida[21]~66                                                                       ; 1       ;
; regPC:instancia_regPC|saida[21]~65                                                                       ; 1       ;
; regPC:instancia_regPC|saida[20]~64                                                                       ; 1       ;
; regPC:instancia_regPC|saida[20]~63                                                                       ; 1       ;
; regPC:instancia_regPC|saida[19]~62                                                                       ; 1       ;
; regPC:instancia_regPC|saida[19]~61                                                                       ; 1       ;
; regPC:instancia_regPC|saida[18]~60                                                                       ; 1       ;
; regPC:instancia_regPC|saida[18]~59                                                                       ; 1       ;
; regPC:instancia_regPC|saida[17]~58                                                                       ; 1       ;
; regPC:instancia_regPC|saida[17]~57                                                                       ; 1       ;
; regPC:instancia_regPC|saida[16]~56                                                                       ; 1       ;
; regPC:instancia_regPC|saida[16]~55                                                                       ; 1       ;
; regPC:instancia_regPC|saida[15]~54                                                                       ; 1       ;
; regPC:instancia_regPC|saida[15]~53                                                                       ; 1       ;
; regPC:instancia_regPC|saida[14]~52                                                                       ; 1       ;
; regPC:instancia_regPC|saida[14]~51                                                                       ; 1       ;
; regPC:instancia_regPC|saida[13]~50                                                                       ; 1       ;
; regPC:instancia_regPC|saida[13]~49                                                                       ; 1       ;
; regPC:instancia_regPC|saida[12]~48                                                                       ; 1       ;
; regPC:instancia_regPC|saida[12]~47                                                                       ; 1       ;
; regPC:instancia_regPC|saida[11]~46                                                                       ; 1       ;
; regPC:instancia_regPC|saida[11]~45                                                                       ; 1       ;
; regPC:instancia_regPC|saida[10]~44                                                                       ; 1       ;
; regPC:instancia_regPC|saida[10]~43                                                                       ; 1       ;
; regPC:instancia_regPC|saida[9]~42                                                                        ; 1       ;
; regPC:instancia_regPC|saida[9]~41                                                                        ; 1       ;
; regPC:instancia_regPC|saida[8]~40                                                                        ; 1       ;
; regPC:instancia_regPC|saida[8]~39                                                                        ; 1       ;
; regPC:instancia_regPC|saida[7]~38                                                                        ; 1       ;
; regPC:instancia_regPC|saida[7]~37                                                                        ; 1       ;
; regPC:instancia_regPC|saida[6]~36                                                                        ; 1       ;
; regPC:instancia_regPC|saida[6]~35                                                                        ; 1       ;
; regPC:instancia_regPC|saida[5]~34                                                                        ; 1       ;
; regPC:instancia_regPC|saida[5]~33                                                                        ; 1       ;
; regPC:instancia_regPC|saida[4]~32                                                                        ; 1       ;
; regPC:instancia_regPC|saida[4]~31                                                                        ; 1       ;
; regPC:instancia_regPC|saida[3]~30                                                                        ; 1       ;
; regPC:instancia_regPC|saida[3]~29                                                                        ; 1       ;
+----------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------------------+-------------+----------------------+-----------------+-----------------+
; Name                                                                                                  ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                                                ; Location    ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------------------+-------------+----------------------+-----------------+-----------------+
; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; db/processador.ram0_register_file_87c776fc.hdl.mif ; M4K_X55_Y36 ; Don't care           ; Don't care      ; Don't care      ;
; register_file:instancia_reg_file|altsyncram:registers_rtl_1|altsyncram_bqh1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; db/processador.ram0_register_file_87c776fc.hdl.mif ; M4K_X55_Y35 ; Don't care           ; Don't care      ; Don't care      ;
+-------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------------------+-------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 670 / 197,592 ( < 1 % ) ;
; C16 interconnects           ; 42 / 6,270 ( < 1 % )    ;
; C4 interconnects            ; 419 / 123,120 ( < 1 % ) ;
; Direct links                ; 120 / 197,592 ( < 1 % ) ;
; Global clocks               ; 1 / 16 ( 6 % )          ;
; Local interconnects         ; 162 / 68,416 ( < 1 % )  ;
; R24 interconnects           ; 49 / 5,926 ( < 1 % )    ;
; R4 interconnects            ; 482 / 167,484 ( < 1 % ) ;
+-----------------------------+-------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 14.67) ; Number of LABs  (Total = 21) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 0                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 1                            ;
; 9                                           ; 0                            ;
; 10                                          ; 1                            ;
; 11                                          ; 1                            ;
; 12                                          ; 0                            ;
; 13                                          ; 1                            ;
; 14                                          ; 2                            ;
; 15                                          ; 2                            ;
; 16                                          ; 13                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.76) ; Number of LABs  (Total = 21) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 16                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 20.48) ; Number of LABs  (Total = 21) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 2                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 4                            ;
; 17                                           ; 2                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 2                            ;
; 24                                           ; 3                            ;
; 25                                           ; 2                            ;
; 26                                           ; 0                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 11.81) ; Number of LABs  (Total = 21) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 0                            ;
; 2                                                ; 0                            ;
; 3                                                ; 0                            ;
; 4                                                ; 1                            ;
; 5                                                ; 0                            ;
; 6                                                ; 1                            ;
; 7                                                ; 2                            ;
; 8                                                ; 0                            ;
; 9                                                ; 1                            ;
; 10                                               ; 0                            ;
; 11                                               ; 3                            ;
; 12                                               ; 3                            ;
; 13                                               ; 4                            ;
; 14                                               ; 0                            ;
; 15                                               ; 2                            ;
; 16                                               ; 4                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 22.62) ; Number of LABs  (Total = 21) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 1                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 2                            ;
; 21                                           ; 0                            ;
; 22                                           ; 1                            ;
; 23                                           ; 2                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 3                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 2                            ;
; 32                                           ; 2                            ;
; 33                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C70F672C6 for design "processador"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C35F672C6 is compatible
    Info (176445): Device EP2C50F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS195p/nCEO~ is reserved at location AE24
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 103 pins of 103 total pins
    Info (169086): Pin PC_atual_out[0] not assigned to an exact location on the device
    Info (169086): Pin PC_atual_out[1] not assigned to an exact location on the device
    Info (169086): Pin PC_atual_out[2] not assigned to an exact location on the device
    Info (169086): Pin PC_atual_out[3] not assigned to an exact location on the device
    Info (169086): Pin PC_atual_out[4] not assigned to an exact location on the device
    Info (169086): Pin PC_atual_out[5] not assigned to an exact location on the device
    Info (169086): Pin PC_atual_out[6] not assigned to an exact location on the device
    Info (169086): Pin PC_atual_out[7] not assigned to an exact location on the device
    Info (169086): Pin PC_atual_out[8] not assigned to an exact location on the device
    Info (169086): Pin PC_atual_out[9] not assigned to an exact location on the device
    Info (169086): Pin PC_atual_out[10] not assigned to an exact location on the device
    Info (169086): Pin PC_atual_out[11] not assigned to an exact location on the device
    Info (169086): Pin PC_atual_out[12] not assigned to an exact location on the device
    Info (169086): Pin PC_atual_out[13] not assigned to an exact location on the device
    Info (169086): Pin PC_atual_out[14] not assigned to an exact location on the device
    Info (169086): Pin PC_atual_out[15] not assigned to an exact location on the device
    Info (169086): Pin PC_atual_out[16] not assigned to an exact location on the device
    Info (169086): Pin PC_atual_out[17] not assigned to an exact location on the device
    Info (169086): Pin PC_atual_out[18] not assigned to an exact location on the device
    Info (169086): Pin PC_atual_out[19] not assigned to an exact location on the device
    Info (169086): Pin PC_atual_out[20] not assigned to an exact location on the device
    Info (169086): Pin PC_atual_out[21] not assigned to an exact location on the device
    Info (169086): Pin PC_atual_out[22] not assigned to an exact location on the device
    Info (169086): Pin PC_atual_out[23] not assigned to an exact location on the device
    Info (169086): Pin PC_atual_out[24] not assigned to an exact location on the device
    Info (169086): Pin PC_atual_out[25] not assigned to an exact location on the device
    Info (169086): Pin PC_atual_out[26] not assigned to an exact location on the device
    Info (169086): Pin PC_atual_out[27] not assigned to an exact location on the device
    Info (169086): Pin PC_atual_out[28] not assigned to an exact location on the device
    Info (169086): Pin PC_atual_out[29] not assigned to an exact location on the device
    Info (169086): Pin PC_atual_out[30] not assigned to an exact location on the device
    Info (169086): Pin PC_atual_out[31] not assigned to an exact location on the device
    Info (169086): Pin ALUOutW_out[0] not assigned to an exact location on the device
    Info (169086): Pin ALUOutW_out[1] not assigned to an exact location on the device
    Info (169086): Pin ALUOutW_out[2] not assigned to an exact location on the device
    Info (169086): Pin ALUOutW_out[3] not assigned to an exact location on the device
    Info (169086): Pin ALUOutW_out[4] not assigned to an exact location on the device
    Info (169086): Pin ALUOutW_out[5] not assigned to an exact location on the device
    Info (169086): Pin ALUOutW_out[6] not assigned to an exact location on the device
    Info (169086): Pin ALUOutW_out[7] not assigned to an exact location on the device
    Info (169086): Pin ALUOutW_out[8] not assigned to an exact location on the device
    Info (169086): Pin ALUOutW_out[9] not assigned to an exact location on the device
    Info (169086): Pin ALUOutW_out[10] not assigned to an exact location on the device
    Info (169086): Pin ALUOutW_out[11] not assigned to an exact location on the device
    Info (169086): Pin ALUOutW_out[12] not assigned to an exact location on the device
    Info (169086): Pin ALUOutW_out[13] not assigned to an exact location on the device
    Info (169086): Pin ALUOutW_out[14] not assigned to an exact location on the device
    Info (169086): Pin ALUOutW_out[15] not assigned to an exact location on the device
    Info (169086): Pin ALUOutW_out[16] not assigned to an exact location on the device
    Info (169086): Pin ALUOutW_out[17] not assigned to an exact location on the device
    Info (169086): Pin ALUOutW_out[18] not assigned to an exact location on the device
    Info (169086): Pin ALUOutW_out[19] not assigned to an exact location on the device
    Info (169086): Pin ALUOutW_out[20] not assigned to an exact location on the device
    Info (169086): Pin ALUOutW_out[21] not assigned to an exact location on the device
    Info (169086): Pin ALUOutW_out[22] not assigned to an exact location on the device
    Info (169086): Pin ALUOutW_out[23] not assigned to an exact location on the device
    Info (169086): Pin ALUOutW_out[24] not assigned to an exact location on the device
    Info (169086): Pin ALUOutW_out[25] not assigned to an exact location on the device
    Info (169086): Pin ALUOutW_out[26] not assigned to an exact location on the device
    Info (169086): Pin ALUOutW_out[27] not assigned to an exact location on the device
    Info (169086): Pin ALUOutW_out[28] not assigned to an exact location on the device
    Info (169086): Pin ALUOutW_out[29] not assigned to an exact location on the device
    Info (169086): Pin ALUOutW_out[30] not assigned to an exact location on the device
    Info (169086): Pin ALUOutW_out[31] not assigned to an exact location on the device
    Info (169086): Pin WriteRegW_out[0] not assigned to an exact location on the device
    Info (169086): Pin WriteRegW_out[1] not assigned to an exact location on the device
    Info (169086): Pin WriteRegW_out[2] not assigned to an exact location on the device
    Info (169086): Pin WriteRegW_out[3] not assigned to an exact location on the device
    Info (169086): Pin WriteRegW_out[4] not assigned to an exact location on the device
    Info (169086): Pin RegWriteW_out not assigned to an exact location on the device
    Info (169086): Pin clock not assigned to an exact location on the device
    Info (169086): Pin RD[16] not assigned to an exact location on the device
    Info (169086): Pin RD[17] not assigned to an exact location on the device
    Info (169086): Pin RD[18] not assigned to an exact location on the device
    Info (169086): Pin RD[19] not assigned to an exact location on the device
    Info (169086): Pin RD[20] not assigned to an exact location on the device
    Info (169086): Pin RD[21] not assigned to an exact location on the device
    Info (169086): Pin RD[22] not assigned to an exact location on the device
    Info (169086): Pin RD[23] not assigned to an exact location on the device
    Info (169086): Pin RD[24] not assigned to an exact location on the device
    Info (169086): Pin RD[25] not assigned to an exact location on the device
    Info (169086): Pin RD[0] not assigned to an exact location on the device
    Info (169086): Pin RD[31] not assigned to an exact location on the device
    Info (169086): Pin RD[28] not assigned to an exact location on the device
    Info (169086): Pin RD[30] not assigned to an exact location on the device
    Info (169086): Pin RD[26] not assigned to an exact location on the device
    Info (169086): Pin RD[27] not assigned to an exact location on the device
    Info (169086): Pin RD[29] not assigned to an exact location on the device
    Info (169086): Pin RD[5] not assigned to an exact location on the device
    Info (169086): Pin RD[3] not assigned to an exact location on the device
    Info (169086): Pin RD[4] not assigned to an exact location on the device
    Info (169086): Pin RD[2] not assigned to an exact location on the device
    Info (169086): Pin RD[1] not assigned to an exact location on the device
    Info (169086): Pin RD[6] not assigned to an exact location on the device
    Info (169086): Pin RD[7] not assigned to an exact location on the device
    Info (169086): Pin RD[8] not assigned to an exact location on the device
    Info (169086): Pin RD[9] not assigned to an exact location on the device
    Info (169086): Pin RD[10] not assigned to an exact location on the device
    Info (169086): Pin RD[11] not assigned to an exact location on the device
    Info (169086): Pin RD[12] not assigned to an exact location on the device
    Info (169086): Pin RD[13] not assigned to an exact location on the device
    Info (169086): Pin RD[14] not assigned to an exact location on the device
    Info (169086): Pin RD[15] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'processador.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clock (placed in PIN P2 (CLK2, LVDSCLK1p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 102 (unused VREF, 3.3V VCCIO, 32 input, 70 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  58 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  53 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  50 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  62 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  53 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  50 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 4% of the available device resources in the region that extends from location X48_Y26 to location X59_Y38
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.36 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 70 output pins without output pin load capacitance assignment
    Info (306007): Pin "PC_atual_out[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC_atual_out[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC_atual_out[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC_atual_out[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC_atual_out[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC_atual_out[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC_atual_out[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC_atual_out[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC_atual_out[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC_atual_out[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC_atual_out[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC_atual_out[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC_atual_out[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC_atual_out[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC_atual_out[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC_atual_out[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC_atual_out[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC_atual_out[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC_atual_out[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC_atual_out[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC_atual_out[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC_atual_out[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC_atual_out[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC_atual_out[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC_atual_out[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC_atual_out[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC_atual_out[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC_atual_out[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC_atual_out[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC_atual_out[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC_atual_out[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC_atual_out[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALUOutW_out[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALUOutW_out[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALUOutW_out[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALUOutW_out[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALUOutW_out[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALUOutW_out[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALUOutW_out[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALUOutW_out[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALUOutW_out[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALUOutW_out[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALUOutW_out[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALUOutW_out[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALUOutW_out[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALUOutW_out[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALUOutW_out[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALUOutW_out[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALUOutW_out[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALUOutW_out[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALUOutW_out[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALUOutW_out[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALUOutW_out[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALUOutW_out[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALUOutW_out[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALUOutW_out[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALUOutW_out[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALUOutW_out[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALUOutW_out[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALUOutW_out[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALUOutW_out[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALUOutW_out[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALUOutW_out[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALUOutW_out[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "WriteRegW_out[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "WriteRegW_out[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "WriteRegW_out[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "WriteRegW_out[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "WriteRegW_out[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RegWriteW_out" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/felip/Documents/GitHub/Projeto_AOC/processador/output_files/processador.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4992 megabytes
    Info: Processing ended: Fri Dec 06 13:08:24 2019
    Info: Elapsed time: 00:00:13
    Info: Total CPU time (on all processors): 00:00:13


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/felip/Documents/GitHub/Projeto_AOC/processador/output_files/processador.fit.smsg.


