TimeQuest Timing Analyzer report for VGA_contr
Mon Dec 11 14:28:15 2017
Quartus II 64-Bit Version 12.1 Build 243 01/31/2013 Service Pack 1.33 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'PLL:inst4|clk_int'
 12. Slow 1200mV 85C Model Setup: 'fpga_clk'
 13. Slow 1200mV 85C Model Hold: 'fpga_clk'
 14. Slow 1200mV 85C Model Hold: 'PLL:inst4|clk_int'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'fpga_clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'PLL:inst4|clk_int'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'PLL:inst4|clk_int'
 29. Slow 1200mV 0C Model Setup: 'fpga_clk'
 30. Slow 1200mV 0C Model Hold: 'fpga_clk'
 31. Slow 1200mV 0C Model Hold: 'PLL:inst4|clk_int'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'fpga_clk'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'PLL:inst4|clk_int'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Slow 1200mV 0C Model Metastability Report
 39. Fast 1200mV 0C Model Setup Summary
 40. Fast 1200mV 0C Model Hold Summary
 41. Fast 1200mV 0C Model Recovery Summary
 42. Fast 1200mV 0C Model Removal Summary
 43. Fast 1200mV 0C Model Minimum Pulse Width Summary
 44. Fast 1200mV 0C Model Setup: 'PLL:inst4|clk_int'
 45. Fast 1200mV 0C Model Setup: 'fpga_clk'
 46. Fast 1200mV 0C Model Hold: 'fpga_clk'
 47. Fast 1200mV 0C Model Hold: 'PLL:inst4|clk_int'
 48. Fast 1200mV 0C Model Minimum Pulse Width: 'fpga_clk'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'PLL:inst4|clk_int'
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Fast 1200mV 0C Model Metastability Report
 55. Multicorner Timing Analysis Summary
 56. Setup Times
 57. Hold Times
 58. Clock to Output Times
 59. Minimum Clock to Output Times
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Signal Integrity Metrics (Slow 1200mv 0c Model)
 63. Signal Integrity Metrics (Slow 1200mv 85c Model)
 64. Signal Integrity Metrics (Fast 1200mv 0c Model)
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                        ;
+--------------------+---------------------------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 243 01/31/2013 Service Pack 1.33 SJ Full Version ;
; Revision Name      ; VGA_contr                                                           ;
; Device Family      ; Cyclone IV E                                                        ;
; Device Name        ; EP4CE115F29C7                                                       ;
; Timing Models      ; Final                                                               ;
; Delay Model        ; Combined                                                            ;
; Rise/Fall Delays   ; Enabled                                                             ;
+--------------------+---------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                               ;
+-------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+
; Clock Name        ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets               ;
+-------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+
; fpga_clk          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { fpga_clk }          ;
; PLL:inst4|clk_int ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { PLL:inst4|clk_int } ;
+-------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+


+---------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                      ;
+------------+-----------------+-------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name        ; Note ;
+------------+-----------------+-------------------+------+
; 372.44 MHz ; 372.44 MHz      ; PLL:inst4|clk_int ;      ;
+------------+-----------------+-------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------+
; Slow 1200mV 85C Model Setup Summary        ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; PLL:inst4|clk_int ; -1.685 ; -63.796       ;
; fpga_clk          ; -0.103 ; -0.103        ;
+-------------------+--------+---------------+


+--------------------------------------------+
; Slow 1200mV 85C Model Hold Summary         ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; fpga_clk          ; -0.012 ; -0.012        ;
; PLL:inst4|clk_int ; 0.402  ; 0.000         ;
+-------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------------------+--------+----------------------+
; Clock             ; Slack  ; End Point TNS        ;
+-------------------+--------+----------------------+
; fpga_clk          ; -3.000 ; -4.285               ;
; PLL:inst4|clk_int ; -1.285 ; -71.960              ;
+-------------------+--------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'PLL:inst4|clk_int'                                                                                                    ;
+--------+-----------------------------+-----------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+-------------------+-------------------+--------------+------------+------------+
; -1.685 ; linecounter:inst|vcnti[6]   ; vsyncr:inst13|vsync         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.511     ; 2.172      ;
; -1.671 ; linecounter:inst|vcnti[7]   ; vsyncr:inst13|vsync         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.511     ; 2.158      ;
; -1.574 ; linecounter:inst|vcnti[3]   ; linecounter:inst|vcnti[0]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.098     ; 2.474      ;
; -1.574 ; linecounter:inst|vcnti[3]   ; linecounter:inst|vcnti[1]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.098     ; 2.474      ;
; -1.574 ; linecounter:inst|vcnti[3]   ; linecounter:inst|vcnti[2]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.098     ; 2.474      ;
; -1.574 ; linecounter:inst|vcnti[3]   ; linecounter:inst|vcnti[3]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.098     ; 2.474      ;
; -1.574 ; linecounter:inst|vcnti[3]   ; linecounter:inst|vcnti[4]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.098     ; 2.474      ;
; -1.574 ; linecounter:inst|vcnti[3]   ; linecounter:inst|vcnti[5]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.098     ; 2.474      ;
; -1.574 ; linecounter:inst|vcnti[3]   ; linecounter:inst|vcnti[6]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.098     ; 2.474      ;
; -1.574 ; linecounter:inst|vcnti[3]   ; linecounter:inst|vcnti[7]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.098     ; 2.474      ;
; -1.574 ; linecounter:inst|vcnti[3]   ; linecounter:inst|vcnti[8]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.098     ; 2.474      ;
; -1.574 ; linecounter:inst|vcnti[3]   ; linecounter:inst|vcnti[9]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.098     ; 2.474      ;
; -1.568 ; linecounter:inst|vcnti[8]   ; vsyncr:inst13|vsync         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.511     ; 2.055      ;
; -1.524 ; linecounter:inst|vcnti[4]   ; vsyncr:inst13|vsync         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.511     ; 2.011      ;
; -1.521 ; linecounter:inst|vcnti[0]   ; vsyncr:inst13|vsync         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.511     ; 2.008      ;
; -1.504 ; linecounter:inst|vcnti[3]   ; vsyncr:inst13|vsync         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.511     ; 1.991      ;
; -1.482 ; pixelcounter:inst6|hcnti[4] ; linecounter:inst|vcnti[0]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.333      ; 2.813      ;
; -1.482 ; pixelcounter:inst6|hcnti[4] ; linecounter:inst|vcnti[1]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.333      ; 2.813      ;
; -1.482 ; pixelcounter:inst6|hcnti[4] ; linecounter:inst|vcnti[2]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.333      ; 2.813      ;
; -1.482 ; pixelcounter:inst6|hcnti[4] ; linecounter:inst|vcnti[3]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.333      ; 2.813      ;
; -1.482 ; pixelcounter:inst6|hcnti[4] ; linecounter:inst|vcnti[4]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.333      ; 2.813      ;
; -1.482 ; pixelcounter:inst6|hcnti[4] ; linecounter:inst|vcnti[5]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.333      ; 2.813      ;
; -1.482 ; pixelcounter:inst6|hcnti[4] ; linecounter:inst|vcnti[6]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.333      ; 2.813      ;
; -1.482 ; pixelcounter:inst6|hcnti[4] ; linecounter:inst|vcnti[7]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.333      ; 2.813      ;
; -1.482 ; pixelcounter:inst6|hcnti[4] ; linecounter:inst|vcnti[8]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.333      ; 2.813      ;
; -1.482 ; pixelcounter:inst6|hcnti[4] ; linecounter:inst|vcnti[9]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.333      ; 2.813      ;
; -1.480 ; linecounter:inst|vcnti[4]   ; linecounter:inst|vcnti[0]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.098     ; 2.380      ;
; -1.480 ; linecounter:inst|vcnti[4]   ; linecounter:inst|vcnti[1]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.098     ; 2.380      ;
; -1.480 ; linecounter:inst|vcnti[4]   ; linecounter:inst|vcnti[2]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.098     ; 2.380      ;
; -1.480 ; linecounter:inst|vcnti[4]   ; linecounter:inst|vcnti[3]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.098     ; 2.380      ;
; -1.480 ; linecounter:inst|vcnti[4]   ; linecounter:inst|vcnti[4]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.098     ; 2.380      ;
; -1.480 ; linecounter:inst|vcnti[4]   ; linecounter:inst|vcnti[5]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.098     ; 2.380      ;
; -1.480 ; linecounter:inst|vcnti[4]   ; linecounter:inst|vcnti[6]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.098     ; 2.380      ;
; -1.480 ; linecounter:inst|vcnti[4]   ; linecounter:inst|vcnti[7]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.098     ; 2.380      ;
; -1.480 ; linecounter:inst|vcnti[4]   ; linecounter:inst|vcnti[8]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.098     ; 2.380      ;
; -1.480 ; linecounter:inst|vcnti[4]   ; linecounter:inst|vcnti[9]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.098     ; 2.380      ;
; -1.459 ; pixelcounter:inst6|hcnti[9] ; linecounter:inst|vcnti[0]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.333      ; 2.790      ;
; -1.459 ; pixelcounter:inst6|hcnti[9] ; linecounter:inst|vcnti[1]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.333      ; 2.790      ;
; -1.459 ; pixelcounter:inst6|hcnti[9] ; linecounter:inst|vcnti[2]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.333      ; 2.790      ;
; -1.459 ; pixelcounter:inst6|hcnti[9] ; linecounter:inst|vcnti[3]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.333      ; 2.790      ;
; -1.459 ; pixelcounter:inst6|hcnti[9] ; linecounter:inst|vcnti[4]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.333      ; 2.790      ;
; -1.459 ; pixelcounter:inst6|hcnti[9] ; linecounter:inst|vcnti[5]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.333      ; 2.790      ;
; -1.459 ; pixelcounter:inst6|hcnti[9] ; linecounter:inst|vcnti[6]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.333      ; 2.790      ;
; -1.459 ; pixelcounter:inst6|hcnti[9] ; linecounter:inst|vcnti[7]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.333      ; 2.790      ;
; -1.459 ; pixelcounter:inst6|hcnti[9] ; linecounter:inst|vcnti[8]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.333      ; 2.790      ;
; -1.459 ; pixelcounter:inst6|hcnti[9] ; linecounter:inst|vcnti[9]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.333      ; 2.790      ;
; -1.444 ; pixelcounter:inst6|hcnti[8] ; linecounter:inst|vcnti[0]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.333      ; 2.775      ;
; -1.444 ; pixelcounter:inst6|hcnti[8] ; linecounter:inst|vcnti[1]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.333      ; 2.775      ;
; -1.444 ; pixelcounter:inst6|hcnti[8] ; linecounter:inst|vcnti[2]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.333      ; 2.775      ;
; -1.444 ; pixelcounter:inst6|hcnti[8] ; linecounter:inst|vcnti[3]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.333      ; 2.775      ;
; -1.444 ; pixelcounter:inst6|hcnti[8] ; linecounter:inst|vcnti[4]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.333      ; 2.775      ;
; -1.444 ; pixelcounter:inst6|hcnti[8] ; linecounter:inst|vcnti[5]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.333      ; 2.775      ;
; -1.444 ; pixelcounter:inst6|hcnti[8] ; linecounter:inst|vcnti[6]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.333      ; 2.775      ;
; -1.444 ; pixelcounter:inst6|hcnti[8] ; linecounter:inst|vcnti[7]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.333      ; 2.775      ;
; -1.444 ; pixelcounter:inst6|hcnti[8] ; linecounter:inst|vcnti[8]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.333      ; 2.775      ;
; -1.444 ; pixelcounter:inst6|hcnti[8] ; linecounter:inst|vcnti[9]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.333      ; 2.775      ;
; -1.441 ; pixelcounter:inst6|hcnti[4] ; pixelcounter:inst6|hcnti[1] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.081     ; 2.358      ;
; -1.441 ; pixelcounter:inst6|hcnti[4] ; pixelcounter:inst6|hcnti[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.081     ; 2.358      ;
; -1.441 ; pixelcounter:inst6|hcnti[4] ; pixelcounter:inst6|hcnti[3] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.081     ; 2.358      ;
; -1.441 ; pixelcounter:inst6|hcnti[4] ; pixelcounter:inst6|hcnti[4] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.081     ; 2.358      ;
; -1.441 ; pixelcounter:inst6|hcnti[4] ; pixelcounter:inst6|hcnti[5] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.081     ; 2.358      ;
; -1.441 ; pixelcounter:inst6|hcnti[4] ; pixelcounter:inst6|hcnti[6] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.081     ; 2.358      ;
; -1.441 ; pixelcounter:inst6|hcnti[4] ; pixelcounter:inst6|hcnti[7] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.081     ; 2.358      ;
; -1.441 ; pixelcounter:inst6|hcnti[4] ; pixelcounter:inst6|hcnti[8] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.081     ; 2.358      ;
; -1.441 ; pixelcounter:inst6|hcnti[4] ; pixelcounter:inst6|hcnti[9] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.081     ; 2.358      ;
; -1.441 ; pixelcounter:inst6|hcnti[4] ; pixelcounter:inst6|hcnti[0] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.081     ; 2.358      ;
; -1.438 ; pixelcounter:inst6|hcnti[0] ; pixel_reg:inst1|pixrgi[6]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.325      ; 2.761      ;
; -1.437 ; pixelcounter:inst6|hcnti[0] ; pixel_reg:inst1|pixrgi[0]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.325      ; 2.760      ;
; -1.415 ; pixelcounter:inst6|hcnti[1] ; pixelcounter:inst6|hcnti[1] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.081     ; 2.332      ;
; -1.415 ; pixelcounter:inst6|hcnti[1] ; pixelcounter:inst6|hcnti[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.081     ; 2.332      ;
; -1.415 ; pixelcounter:inst6|hcnti[1] ; pixelcounter:inst6|hcnti[3] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.081     ; 2.332      ;
; -1.415 ; pixelcounter:inst6|hcnti[1] ; pixelcounter:inst6|hcnti[4] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.081     ; 2.332      ;
; -1.415 ; pixelcounter:inst6|hcnti[1] ; pixelcounter:inst6|hcnti[5] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.081     ; 2.332      ;
; -1.415 ; pixelcounter:inst6|hcnti[1] ; pixelcounter:inst6|hcnti[6] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.081     ; 2.332      ;
; -1.415 ; pixelcounter:inst6|hcnti[1] ; pixelcounter:inst6|hcnti[7] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.081     ; 2.332      ;
; -1.415 ; pixelcounter:inst6|hcnti[1] ; pixelcounter:inst6|hcnti[8] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.081     ; 2.332      ;
; -1.415 ; pixelcounter:inst6|hcnti[1] ; pixelcounter:inst6|hcnti[9] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.081     ; 2.332      ;
; -1.415 ; pixelcounter:inst6|hcnti[1] ; pixelcounter:inst6|hcnti[0] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.081     ; 2.332      ;
; -1.403 ; linecounter:inst|vcnti[5]   ; vsyncr:inst13|vsync         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.511     ; 1.890      ;
; -1.390 ; pixelcounter:inst6|hcnti[0] ; pixel_reg:inst1|pixrgi[4]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.335      ; 2.723      ;
; -1.388 ; pixelcounter:inst6|hcnti[0] ; pixel_reg:inst1|pixrgi[7]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.335      ; 2.721      ;
; -1.388 ; pixelcounter:inst6|hcnti[0] ; pixel_reg:inst1|pixrgi[5]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.335      ; 2.721      ;
; -1.385 ; pixelcounter:inst6|hcnti[0] ; pixel_reg:inst1|pixrgi[1]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.335      ; 2.718      ;
; -1.383 ; pixelcounter:inst6|hcnti[0] ; pixel_reg:inst1|pixrgi[3]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.335      ; 2.716      ;
; -1.381 ; pixelcounter:inst6|hcnti[0] ; pixel_reg:inst1|pixrgi[2]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.335      ; 2.714      ;
; -1.350 ; linecounter:inst|vcnti[6]   ; linecounter:inst|vcnti[0]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.098     ; 2.250      ;
; -1.350 ; linecounter:inst|vcnti[6]   ; linecounter:inst|vcnti[1]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.098     ; 2.250      ;
; -1.350 ; linecounter:inst|vcnti[6]   ; linecounter:inst|vcnti[2]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.098     ; 2.250      ;
; -1.350 ; linecounter:inst|vcnti[6]   ; linecounter:inst|vcnti[3]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.098     ; 2.250      ;
; -1.350 ; linecounter:inst|vcnti[6]   ; linecounter:inst|vcnti[4]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.098     ; 2.250      ;
; -1.350 ; linecounter:inst|vcnti[6]   ; linecounter:inst|vcnti[5]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.098     ; 2.250      ;
; -1.350 ; linecounter:inst|vcnti[6]   ; linecounter:inst|vcnti[6]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.098     ; 2.250      ;
; -1.350 ; linecounter:inst|vcnti[6]   ; linecounter:inst|vcnti[7]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.098     ; 2.250      ;
; -1.350 ; linecounter:inst|vcnti[6]   ; linecounter:inst|vcnti[8]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.098     ; 2.250      ;
; -1.350 ; linecounter:inst|vcnti[6]   ; linecounter:inst|vcnti[9]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.098     ; 2.250      ;
; -1.338 ; pixelcounter:inst6|hcnti[7] ; pixelcounter:inst6|hcnti[1] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.081     ; 2.255      ;
; -1.338 ; pixelcounter:inst6|hcnti[7] ; pixelcounter:inst6|hcnti[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.081     ; 2.255      ;
; -1.338 ; pixelcounter:inst6|hcnti[7] ; pixelcounter:inst6|hcnti[3] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.081     ; 2.255      ;
; -1.338 ; pixelcounter:inst6|hcnti[7] ; pixelcounter:inst6|hcnti[4] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.081     ; 2.255      ;
; -1.338 ; pixelcounter:inst6|hcnti[7] ; pixelcounter:inst6|hcnti[5] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.081     ; 2.255      ;
+--------+-----------------------------+-----------------------------+-------------------+-------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'fpga_clk'                                                                                   ;
+--------+-------------------+-------------------+-------------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+-------------------+-------------+--------------+------------+------------+
; -0.103 ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; fpga_clk    ; 0.500        ; 1.651      ; 2.474      ;
; 0.433  ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; fpga_clk    ; 1.000        ; 1.651      ; 2.438      ;
+--------+-------------------+-------------------+-------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'fpga_clk'                                                                                    ;
+--------+-------------------+-------------------+-------------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+-------------------+-------------+--------------+------------+------------+
; -0.012 ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; fpga_clk    ; 0.000        ; 1.711      ; 2.147      ;
; 0.560  ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; fpga_clk    ; -0.500       ; 1.711      ; 2.219      ;
+--------+-------------------+-------------------+-------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'PLL:inst4|clk_int'                                                                                                    ;
+-------+-----------------------------+-----------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+-------------------+-------------------+--------------+------------+------------+
; 0.402 ; hsyncr:inst12|hsync         ; hsyncr:inst12|hsync         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vsyncr:inst13|vsync         ; vsyncr:inst13|vsync         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.081      ; 0.669      ;
; 0.431 ; blank_syncr:inst18|blank2   ; vga_gen:inst19|vga_blank    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.081      ; 0.698      ;
; 0.445 ; linecounter:inst|vcnti[9]   ; linecounter:inst|vcnti[9]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.098      ; 0.729      ;
; 0.479 ; pixelcounter:inst6|hcnti[9] ; pixelcounter:inst6|hcnti[9] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.081      ; 0.746      ;
; 0.639 ; linecounter:inst|vcnti[1]   ; linecounter:inst|vcnti[1]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.098      ; 0.923      ;
; 0.641 ; linecounter:inst|vcnti[3]   ; linecounter:inst|vcnti[3]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.098      ; 0.925      ;
; 0.652 ; linecounter:inst|vcnti[2]   ; linecounter:inst|vcnti[2]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.098      ; 0.936      ;
; 0.655 ; linecounter:inst|vcnti[8]   ; linecounter:inst|vcnti[8]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.098      ; 0.939      ;
; 0.656 ; linecounter:inst|vcnti[6]   ; linecounter:inst|vcnti[6]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.098      ; 0.940      ;
; 0.656 ; linecounter:inst|vcnti[7]   ; linecounter:inst|vcnti[7]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.098      ; 0.940      ;
; 0.657 ; linecounter:inst|vcnti[5]   ; linecounter:inst|vcnti[5]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.098      ; 0.941      ;
; 0.660 ; linecounter:inst|vcnti[4]   ; linecounter:inst|vcnti[4]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.098      ; 0.944      ;
; 0.664 ; pixelcounter:inst6|hcnti[5] ; pixelcounter:inst6|hcnti[5] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.081      ; 0.931      ;
; 0.666 ; pixel_reg:inst1|pixrgi[0]   ; vga_gen:inst19|vga_b[4]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.097      ; 0.949      ;
; 0.666 ; pixel_reg:inst1|pixrgi[0]   ; vga_gen:inst19|vga_b[0]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.097      ; 0.949      ;
; 0.667 ; linecounter:inst|vcnti[0]   ; linecounter:inst|vcnti[0]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.098      ; 0.951      ;
; 0.667 ; pixel_reg:inst1|pixrgi[3]   ; vga_gen:inst19|vga_g[0]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.098      ; 0.951      ;
; 0.668 ; pixel_reg:inst1|pixrgi[0]   ; vga_gen:inst19|vga_g[1]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.097      ; 0.951      ;
; 0.669 ; pixel_reg:inst1|pixrgi[0]   ; vga_gen:inst19|vga_b[2]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.097      ; 0.952      ;
; 0.670 ; pixelcounter:inst6|hcnti[6] ; pixelcounter:inst6|hcnti[6] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.081      ; 0.937      ;
; 0.670 ; pixelcounter:inst6|hcnti[8] ; pixelcounter:inst6|hcnti[8] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.081      ; 0.937      ;
; 0.672 ; pixelcounter:inst6|hcnti[1] ; pixelcounter:inst6|hcnti[1] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.081      ; 0.939      ;
; 0.672 ; pixelcounter:inst6|hcnti[2] ; pixelcounter:inst6|hcnti[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.081      ; 0.939      ;
; 0.672 ; pixel_reg:inst1|pixrgi[0]   ; vga_gen:inst19|vga_b[6]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.097      ; 0.955      ;
; 0.673 ; pixelcounter:inst6|hcnti[3] ; pixelcounter:inst6|hcnti[3] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.081      ; 0.940      ;
; 0.682 ; pixelcounter:inst6|hcnti[4] ; pixelcounter:inst6|hcnti[4] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.081      ; 0.949      ;
; 0.683 ; pixelcounter:inst6|hcnti[7] ; pixelcounter:inst6|hcnti[7] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.081      ; 0.950      ;
; 0.688 ; pixel_reg:inst1|pixrgi[4]   ; vga_gen:inst19|vga_r[5]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.098      ; 0.972      ;
; 0.689 ; pixel_reg:inst1|pixrgi[6]   ; vga_gen:inst19|vga_g[7]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.097      ; 0.972      ;
; 0.691 ; pixel_reg:inst1|pixrgi[6]   ; vga_gen:inst19|vga_r[1]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.097      ; 0.974      ;
; 0.693 ; pixel_reg:inst1|pixrgi[6]   ; vga_gen:inst19|vga_r[3]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.097      ; 0.976      ;
; 0.695 ; pixel_reg:inst1|pixrgi[6]   ; vga_gen:inst19|vga_r[0]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.097      ; 0.978      ;
; 0.711 ; pixel_reg:inst1|pixrgi[0]   ; vga_gen:inst19|vga_b[1]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.097      ; 0.994      ;
; 0.712 ; pixelcounter:inst6|hcnti[0] ; pixelcounter:inst6|hcnti[0] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.081      ; 0.979      ;
; 0.712 ; pixel_reg:inst1|pixrgi[0]   ; vga_gen:inst19|vga_r[1]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.097      ; 0.995      ;
; 0.724 ; pixel_reg:inst1|pixrgi[7]   ; vga_gen:inst19|vga_r[5]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.098      ; 1.008      ;
; 0.725 ; pixel_reg:inst1|pixrgi[7]   ; vga_gen:inst19|vga_g[0]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.098      ; 1.009      ;
; 0.738 ; pixel_reg:inst1|pixrgi[6]   ; vga_gen:inst19|vga_b[0]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.097      ; 1.021      ;
; 0.739 ; pixel_reg:inst1|pixrgi[6]   ; vga_gen:inst19|vga_b[7]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.097      ; 1.022      ;
; 0.877 ; pixel_reg:inst1|pixrgi[1]   ; vga_gen:inst19|vga_b[5]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; -0.331     ; 0.732      ;
; 0.878 ; pixel_reg:inst1|pixrgi[1]   ; vga_gen:inst19|vga_g[2]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; -0.331     ; 0.733      ;
; 0.878 ; pixel_reg:inst1|pixrgi[1]   ; vga_gen:inst19|vga_r[2]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; -0.331     ; 0.733      ;
; 0.885 ; pixel_reg:inst1|pixrgi[4]   ; vga_gen:inst19|vga_g[5]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; -0.331     ; 0.740      ;
; 0.885 ; pixel_reg:inst1|pixrgi[3]   ; vga_gen:inst19|vga_r[4]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; -0.331     ; 0.740      ;
; 0.887 ; pixel_reg:inst1|pixrgi[3]   ; vga_gen:inst19|vga_g[6]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; -0.331     ; 0.742      ;
; 0.888 ; pixel_reg:inst1|pixrgi[4]   ; vga_gen:inst19|vga_g[4]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; -0.331     ; 0.743      ;
; 0.909 ; pixel_reg:inst1|pixrgi[6]   ; vga_gen:inst19|vga_r[7]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; -0.332     ; 0.763      ;
; 0.925 ; pixelcounter:inst6|hcnti[5] ; hsyncr:inst12|hsync         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.082      ; 1.193      ;
; 0.957 ; linecounter:inst|vcnti[1]   ; linecounter:inst|vcnti[2]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.098      ; 1.241      ;
; 0.958 ; pixelcounter:inst6|hcnti[2] ; hsyncr:inst12|hsync         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.082      ; 1.226      ;
; 0.958 ; linecounter:inst|vcnti[3]   ; linecounter:inst|vcnti[4]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.098      ; 1.242      ;
; 0.973 ; linecounter:inst|vcnti[7]   ; linecounter:inst|vcnti[8]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.098      ; 1.257      ;
; 0.974 ; linecounter:inst|vcnti[5]   ; linecounter:inst|vcnti[6]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.098      ; 1.258      ;
; 0.975 ; linecounter:inst|vcnti[0]   ; linecounter:inst|vcnti[1]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.098      ; 1.259      ;
; 0.979 ; linecounter:inst|vcnti[2]   ; linecounter:inst|vcnti[3]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.098      ; 1.263      ;
; 0.980 ; linecounter:inst|vcnti[0]   ; linecounter:inst|vcnti[2]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.098      ; 1.264      ;
; 0.982 ; linecounter:inst|vcnti[8]   ; linecounter:inst|vcnti[9]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.098      ; 1.266      ;
; 0.982 ; pixelcounter:inst6|hcnti[5] ; pixelcounter:inst6|hcnti[6] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.081      ; 1.249      ;
; 0.983 ; linecounter:inst|vcnti[6]   ; linecounter:inst|vcnti[7]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.098      ; 1.267      ;
; 0.984 ; linecounter:inst|vcnti[2]   ; linecounter:inst|vcnti[4]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.098      ; 1.268      ;
; 0.987 ; linecounter:inst|vcnti[4]   ; linecounter:inst|vcnti[5]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.098      ; 1.271      ;
; 0.988 ; linecounter:inst|vcnti[6]   ; linecounter:inst|vcnti[8]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.098      ; 1.272      ;
; 0.989 ; pixelcounter:inst6|hcnti[1] ; pixelcounter:inst6|hcnti[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.081      ; 1.256      ;
; 0.990 ; pixelcounter:inst6|hcnti[3] ; pixelcounter:inst6|hcnti[4] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.081      ; 1.257      ;
; 0.992 ; linecounter:inst|vcnti[4]   ; linecounter:inst|vcnti[6]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.098      ; 1.276      ;
; 0.995 ; pixel_reg:inst1|pixrgi[2]   ; vga_gen:inst19|vga_g[5]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; -0.331     ; 0.850      ;
; 0.997 ; pixelcounter:inst6|hcnti[8] ; pixelcounter:inst6|hcnti[9] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.081      ; 1.264      ;
; 0.997 ; pixelcounter:inst6|hcnti[6] ; pixelcounter:inst6|hcnti[7] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.081      ; 1.264      ;
; 0.997 ; pixel_reg:inst1|pixrgi[2]   ; vga_gen:inst19|vga_g[2]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; -0.331     ; 0.852      ;
; 0.999 ; pixelcounter:inst6|hcnti[2] ; pixelcounter:inst6|hcnti[3] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.081      ; 1.266      ;
; 1.000 ; pixelcounter:inst6|hcnti[7] ; pixelcounter:inst6|hcnti[8] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.081      ; 1.267      ;
; 1.002 ; pixelcounter:inst6|hcnti[6] ; pixelcounter:inst6|hcnti[8] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.081      ; 1.269      ;
; 1.004 ; pixelcounter:inst6|hcnti[2] ; pixelcounter:inst6|hcnti[4] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.081      ; 1.271      ;
; 1.009 ; pixel_reg:inst1|pixrgi[5]   ; vga_gen:inst19|vga_r[6]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; -0.331     ; 0.864      ;
; 1.009 ; pixelcounter:inst6|hcnti[4] ; pixelcounter:inst6|hcnti[5] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.081      ; 1.276      ;
; 1.009 ; pixel_reg:inst1|pixrgi[5]   ; vga_gen:inst19|vga_g[6]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; -0.331     ; 0.864      ;
; 1.010 ; pixel_reg:inst1|pixrgi[5]   ; vga_gen:inst19|vga_r[2]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; -0.331     ; 0.865      ;
; 1.012 ; pixel_reg:inst1|pixrgi[5]   ; vga_gen:inst19|vga_r[4]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; -0.331     ; 0.867      ;
; 1.014 ; pixelcounter:inst6|hcnti[4] ; pixelcounter:inst6|hcnti[6] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.081      ; 1.281      ;
; 1.016 ; pixelcounter:inst6|hcnti[0] ; pixelcounter:inst6|hcnti[1] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.081      ; 1.283      ;
; 1.021 ; pixelcounter:inst6|hcnti[0] ; pixelcounter:inst6|hcnti[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.081      ; 1.288      ;
; 1.078 ; linecounter:inst|vcnti[1]   ; linecounter:inst|vcnti[3]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.098      ; 1.362      ;
; 1.079 ; linecounter:inst|vcnti[3]   ; linecounter:inst|vcnti[5]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.098      ; 1.363      ;
; 1.083 ; linecounter:inst|vcnti[1]   ; linecounter:inst|vcnti[4]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.098      ; 1.367      ;
; 1.084 ; linecounter:inst|vcnti[3]   ; linecounter:inst|vcnti[6]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.098      ; 1.368      ;
; 1.094 ; linecounter:inst|vcnti[7]   ; linecounter:inst|vcnti[9]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.098      ; 1.378      ;
; 1.095 ; linecounter:inst|vcnti[5]   ; linecounter:inst|vcnti[7]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.098      ; 1.379      ;
; 1.100 ; linecounter:inst|vcnti[5]   ; linecounter:inst|vcnti[8]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.098      ; 1.384      ;
; 1.101 ; linecounter:inst|vcnti[0]   ; linecounter:inst|vcnti[3]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.098      ; 1.385      ;
; 1.103 ; pixelcounter:inst6|hcnti[5] ; pixelcounter:inst6|hcnti[7] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.081      ; 1.370      ;
; 1.104 ; pixel_reg:inst1|pixrgi[3]   ; vga_gen:inst19|vga_g[3]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.087      ; 1.377      ;
; 1.105 ; linecounter:inst|vcnti[2]   ; linecounter:inst|vcnti[5]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.098      ; 1.389      ;
; 1.106 ; pixel_reg:inst1|pixrgi[3]   ; vga_gen:inst19|vga_b[4]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.087      ; 1.379      ;
; 1.106 ; pixel_reg:inst1|pixrgi[2]   ; vga_gen:inst19|vga_r[3]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.087      ; 1.379      ;
; 1.106 ; linecounter:inst|vcnti[0]   ; linecounter:inst|vcnti[4]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.098      ; 1.390      ;
; 1.108 ; pixel_reg:inst1|pixrgi[2]   ; vga_gen:inst19|vga_b[3]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.087      ; 1.381      ;
; 1.108 ; pixelcounter:inst6|hcnti[5] ; pixelcounter:inst6|hcnti[8] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.081      ; 1.375      ;
; 1.109 ; linecounter:inst|vcnti[6]   ; linecounter:inst|vcnti[9]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.098      ; 1.393      ;
; 1.110 ; pixelcounter:inst6|hcnti[1] ; pixelcounter:inst6|hcnti[3] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.081      ; 1.377      ;
+-------+-----------------------------+-----------------------------+-------------------+-------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'fpga_clk'                                                 ;
+--------+--------------+----------------+------------------+----------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target            ;
+--------+--------------+----------------+------------------+----------+------------+-------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; fpga_clk ; Rise       ; fpga_clk          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; fpga_clk ; Rise       ; PLL:inst4|clk_int ;
; 0.145  ; 0.333        ; 0.188          ; Low Pulse Width  ; fpga_clk ; Rise       ; PLL:inst4|clk_int ;
; 0.298  ; 0.298        ; 0.000          ; Low Pulse Width  ; fpga_clk ; Rise       ; inst4|clk_int|clk ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; fpga_clk ; Rise       ; fpga_clk~input|o  ;
; 0.445  ; 0.665        ; 0.220          ; High Pulse Width ; fpga_clk ; Rise       ; PLL:inst4|clk_int ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fpga_clk ; Rise       ; fpga_clk~input|i  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fpga_clk ; Rise       ; fpga_clk~input|i  ;
; 0.681  ; 0.681        ; 0.000          ; High Pulse Width ; fpga_clk ; Rise       ; fpga_clk~input|o  ;
; 0.701  ; 0.701        ; 0.000          ; High Pulse Width ; fpga_clk ; Rise       ; inst4|clk_int|clk ;
+--------+--------------+----------------+------------------+----------+------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'PLL:inst4|clk_int'                                                           ;
+--------+--------------+----------------+------------------+-------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------------------+------------+-----------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; blank_syncr:inst18|blank2   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; hsyncr:inst12|hsync         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[8]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[9]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[8] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[9] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_b[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_b[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_b[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_b[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_b[4]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_b[5]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_b[6]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_b[7]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_blank    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_g[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_g[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_g[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_g[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_g[4]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_g[5]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_g[6]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_g[7]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_r[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_r[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_r[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_r[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_r[4]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_r[5]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_r[6]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_r[7]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; vsyncr:inst13|vsync         ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[0]   ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[6]   ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_b[0]     ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_b[1]     ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_b[2]     ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_b[3]     ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_b[4]     ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_b[6]     ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_b[7]     ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_g[1]     ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_g[3]     ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_g[7]     ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_r[0]     ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_r[1]     ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_r[3]     ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[0]   ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[1]   ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[2]   ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[3]   ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[4]   ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[5]   ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[6]   ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[7]   ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[8]   ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[9]   ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[1]   ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[2]   ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[3]   ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[4]   ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[5]   ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[7]   ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_g[0]     ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_r[5]     ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; blank_syncr:inst18|blank2   ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; hsyncr:inst12|hsync         ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[0] ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[1] ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[2] ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[3] ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[4] ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[5] ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[6] ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[7] ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[8] ;
+--------+--------------+----------------+------------------+-------------------+------------+-----------------------------+


+-------------------------------------------------------------------------------------+
; Setup Times                                                                         ;
+----------------+-------------------+-------+-------+------------+-------------------+
; Data Port      ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+----------------+-------------------+-------+-------+------------+-------------------+
; KEY0           ; PLL:inst4|clk_int ; 4.901 ; 5.504 ; Rise       ; PLL:inst4|clk_int ;
; sram_data[*]   ; PLL:inst4|clk_int ; 2.192 ; 2.778 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[0]  ; PLL:inst4|clk_int ; 2.104 ; 2.672 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[1]  ; PLL:inst4|clk_int ; 2.082 ; 2.591 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[2]  ; PLL:inst4|clk_int ; 1.913 ; 2.463 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[3]  ; PLL:inst4|clk_int ; 1.730 ; 2.215 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[4]  ; PLL:inst4|clk_int ; 1.461 ; 1.965 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[5]  ; PLL:inst4|clk_int ; 1.511 ; 2.026 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[6]  ; PLL:inst4|clk_int ; 2.192 ; 2.778 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[7]  ; PLL:inst4|clk_int ; 1.895 ; 2.433 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[8]  ; PLL:inst4|clk_int ; 1.718 ; 2.182 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[9]  ; PLL:inst4|clk_int ; 1.745 ; 2.227 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[10] ; PLL:inst4|clk_int ; 1.954 ; 2.390 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[11] ; PLL:inst4|clk_int ; 1.780 ; 2.266 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[12] ; PLL:inst4|clk_int ; 2.046 ; 2.520 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[13] ; PLL:inst4|clk_int ; 1.993 ; 2.503 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[14] ; PLL:inst4|clk_int ; 2.058 ; 2.627 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[15] ; PLL:inst4|clk_int ; 2.191 ; 2.767 ; Rise       ; PLL:inst4|clk_int ;
+----------------+-------------------+-------+-------+------------+-------------------+


+---------------------------------------------------------------------------------------+
; Hold Times                                                                            ;
+----------------+-------------------+--------+--------+------------+-------------------+
; Data Port      ; Clock Port        ; Rise   ; Fall   ; Clock Edge ; Clock Reference   ;
+----------------+-------------------+--------+--------+------------+-------------------+
; KEY0           ; PLL:inst4|clk_int ; -4.438 ; -5.018 ; Rise       ; PLL:inst4|clk_int ;
; sram_data[*]   ; PLL:inst4|clk_int ; -0.957 ; -1.441 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[0]  ; PLL:inst4|clk_int ; -1.577 ; -2.121 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[1]  ; PLL:inst4|clk_int ; -1.553 ; -2.041 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[2]  ; PLL:inst4|clk_int ; -1.315 ; -1.830 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[3]  ; PLL:inst4|clk_int ; -1.216 ; -1.681 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[4]  ; PLL:inst4|clk_int ; -0.957 ; -1.441 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[5]  ; PLL:inst4|clk_int ; -1.005 ; -1.499 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[6]  ; PLL:inst4|clk_int ; -1.628 ; -2.170 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[7]  ; PLL:inst4|clk_int ; -1.373 ; -1.890 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[8]  ; PLL:inst4|clk_int ; -1.193 ; -1.620 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[9]  ; PLL:inst4|clk_int ; -1.177 ; -1.620 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[10] ; PLL:inst4|clk_int ; -1.382 ; -1.783 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[11] ; PLL:inst4|clk_int ; -1.212 ; -1.657 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[12] ; PLL:inst4|clk_int ; -1.469 ; -1.907 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[13] ; PLL:inst4|clk_int ; -1.410 ; -1.884 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[14] ; PLL:inst4|clk_int ; -1.532 ; -2.077 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[15] ; PLL:inst4|clk_int ; -1.599 ; -2.138 ; Rise       ; PLL:inst4|clk_int ;
+----------------+-------------------+--------+--------+------------+-------------------+


+---------------------------------------------------------------------------------------+
; Clock to Output Times                                                                 ;
+----------------+-------------------+--------+--------+------------+-------------------+
; Data Port      ; Clock Port        ; Rise   ; Fall   ; Clock Edge ; Clock Reference   ;
+----------------+-------------------+--------+--------+------------+-------------------+
; hsync          ; PLL:inst4|clk_int ; 9.623  ; 9.605  ; Rise       ; PLL:inst4|clk_int ;
; sram_addr[*]   ; PLL:inst4|clk_int ; 14.041 ; 13.552 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[0]  ; PLL:inst4|clk_int ; 7.197  ; 7.081  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[1]  ; PLL:inst4|clk_int ; 7.104  ; 6.997  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[2]  ; PLL:inst4|clk_int ; 7.227  ; 7.149  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[3]  ; PLL:inst4|clk_int ; 6.648  ; 6.567  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[4]  ; PLL:inst4|clk_int ; 7.108  ; 6.999  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[5]  ; PLL:inst4|clk_int ; 7.309  ; 7.186  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[6]  ; PLL:inst4|clk_int ; 8.318  ; 8.218  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[7]  ; PLL:inst4|clk_int ; 9.248  ; 9.076  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[8]  ; PLL:inst4|clk_int ; 9.308  ; 9.190  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[9]  ; PLL:inst4|clk_int ; 12.808 ; 12.390 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[10] ; PLL:inst4|clk_int ; 10.759 ; 10.592 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[11] ; PLL:inst4|clk_int ; 11.592 ; 11.462 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[12] ; PLL:inst4|clk_int ; 12.819 ; 12.355 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[13] ; PLL:inst4|clk_int ; 11.617 ; 11.466 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[14] ; PLL:inst4|clk_int ; 12.040 ; 11.882 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[15] ; PLL:inst4|clk_int ; 14.041 ; 13.552 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[16] ; PLL:inst4|clk_int ; 12.722 ; 12.479 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[17] ; PLL:inst4|clk_int ; 11.134 ; 10.937 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[18] ; PLL:inst4|clk_int ; 11.181 ; 10.985 ; Rise       ; PLL:inst4|clk_int ;
; sram_lb        ; PLL:inst4|clk_int ; 7.353  ; 7.214  ; Rise       ; PLL:inst4|clk_int ;
; sram_ub        ; PLL:inst4|clk_int ; 6.996  ; 7.103  ; Rise       ; PLL:inst4|clk_int ;
; vga_b[*]       ; PLL:inst4|clk_int ; 11.358 ; 11.384 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[0]      ; PLL:inst4|clk_int ; 9.669  ; 9.691  ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[1]      ; PLL:inst4|clk_int ; 11.358 ; 11.384 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[2]      ; PLL:inst4|clk_int ; 8.782  ; 8.691  ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[3]      ; PLL:inst4|clk_int ; 9.515  ; 9.509  ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[4]      ; PLL:inst4|clk_int ; 9.038  ; 9.010  ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[5]      ; PLL:inst4|clk_int ; 8.552  ; 8.636  ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[6]      ; PLL:inst4|clk_int ; 8.092  ; 8.087  ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[7]      ; PLL:inst4|clk_int ; 8.738  ; 8.745  ; Rise       ; PLL:inst4|clk_int ;
; vga_blank      ; PLL:inst4|clk_int ; 13.328 ; 13.155 ; Rise       ; PLL:inst4|clk_int ;
; vga_clk        ; PLL:inst4|clk_int ; 5.671  ;        ; Rise       ; PLL:inst4|clk_int ;
; vga_g[*]       ; PLL:inst4|clk_int ; 10.480 ; 10.312 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[0]      ; PLL:inst4|clk_int ; 8.838  ; 8.801  ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[1]      ; PLL:inst4|clk_int ; 10.480 ; 10.312 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[2]      ; PLL:inst4|clk_int ; 9.692  ; 9.534  ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[3]      ; PLL:inst4|clk_int ; 8.902  ; 8.843  ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[4]      ; PLL:inst4|clk_int ; 10.086 ; 9.932  ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[5]      ; PLL:inst4|clk_int ; 9.134  ; 9.026  ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[6]      ; PLL:inst4|clk_int ; 8.702  ; 8.700  ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[7]      ; PLL:inst4|clk_int ; 8.915  ; 8.839  ; Rise       ; PLL:inst4|clk_int ;
; vga_r[*]       ; PLL:inst4|clk_int ; 12.179 ; 11.885 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[0]      ; PLL:inst4|clk_int ; 9.563  ; 9.560  ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[1]      ; PLL:inst4|clk_int ; 9.115  ; 9.012  ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[2]      ; PLL:inst4|clk_int ; 9.845  ; 9.946  ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[3]      ; PLL:inst4|clk_int ; 8.937  ; 8.919  ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[4]      ; PLL:inst4|clk_int ; 9.726  ; 9.812  ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[5]      ; PLL:inst4|clk_int ; 12.179 ; 11.885 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[6]      ; PLL:inst4|clk_int ; 7.729  ; 7.723  ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[7]      ; PLL:inst4|clk_int ; 8.282  ; 8.233  ; Rise       ; PLL:inst4|clk_int ;
; vsync          ; PLL:inst4|clk_int ; 10.588 ; 10.476 ; Rise       ; PLL:inst4|clk_int ;
; vga_clk        ; PLL:inst4|clk_int ;        ; 5.652  ; Fall       ; PLL:inst4|clk_int ;
+----------------+-------------------+--------+--------+------------+-------------------+


+---------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                         ;
+----------------+-------------------+--------+--------+------------+-------------------+
; Data Port      ; Clock Port        ; Rise   ; Fall   ; Clock Edge ; Clock Reference   ;
+----------------+-------------------+--------+--------+------------+-------------------+
; hsync          ; PLL:inst4|clk_int ; 9.246  ; 9.233  ; Rise       ; PLL:inst4|clk_int ;
; sram_addr[*]   ; PLL:inst4|clk_int ; 6.395  ; 6.313  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[0]  ; PLL:inst4|clk_int ; 6.923  ; 6.807  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[1]  ; PLL:inst4|clk_int ; 6.833  ; 6.726  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[2]  ; PLL:inst4|clk_int ; 6.952  ; 6.873  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[3]  ; PLL:inst4|clk_int ; 6.395  ; 6.313  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[4]  ; PLL:inst4|clk_int ; 6.838  ; 6.729  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[5]  ; PLL:inst4|clk_int ; 7.030  ; 6.908  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[6]  ; PLL:inst4|clk_int ; 7.534  ; 7.408  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[7]  ; PLL:inst4|clk_int ; 8.058  ; 7.924  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[8]  ; PLL:inst4|clk_int ; 7.895  ; 7.736  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[9]  ; PLL:inst4|clk_int ; 10.941 ; 10.538 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[10] ; PLL:inst4|clk_int ; 8.350  ; 8.229  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[11] ; PLL:inst4|clk_int ; 9.178  ; 9.063  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[12] ; PLL:inst4|clk_int ; 10.395 ; 9.978  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[13] ; PLL:inst4|clk_int ; 9.201  ; 9.066  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[14] ; PLL:inst4|clk_int ; 9.547  ; 9.435  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[15] ; PLL:inst4|clk_int ; 11.609 ; 11.136 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[16] ; PLL:inst4|clk_int ; 10.201 ; 10.007 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[17] ; PLL:inst4|clk_int ; 8.733  ; 8.554  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[18] ; PLL:inst4|clk_int ; 8.718  ; 8.569  ; Rise       ; PLL:inst4|clk_int ;
; sram_lb        ; PLL:inst4|clk_int ; 7.073  ; 6.935  ; Rise       ; PLL:inst4|clk_int ;
; sram_ub        ; PLL:inst4|clk_int ; 6.727  ; 6.833  ; Rise       ; PLL:inst4|clk_int ;
; vga_b[*]       ; PLL:inst4|clk_int ; 7.782  ; 7.773  ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[0]      ; PLL:inst4|clk_int ; 9.298  ; 9.315  ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[1]      ; PLL:inst4|clk_int ; 10.919 ; 10.940 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[2]      ; PLL:inst4|clk_int ; 8.446  ; 8.354  ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[3]      ; PLL:inst4|clk_int ; 9.150  ; 9.140  ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[4]      ; PLL:inst4|clk_int ; 8.692  ; 8.661  ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[5]      ; PLL:inst4|clk_int ; 8.222  ; 8.299  ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[6]      ; PLL:inst4|clk_int ; 7.782  ; 7.773  ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[7]      ; PLL:inst4|clk_int ; 8.403  ; 8.405  ; Rise       ; PLL:inst4|clk_int ;
; vga_blank      ; PLL:inst4|clk_int ; 12.807 ; 12.637 ; Rise       ; PLL:inst4|clk_int ;
; vga_clk        ; PLL:inst4|clk_int ; 5.468  ;        ; Rise       ; PLL:inst4|clk_int ;
; vga_g[*]       ; PLL:inst4|clk_int ; 8.366  ; 8.360  ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[0]      ; PLL:inst4|clk_int ; 8.498  ; 8.458  ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[1]      ; PLL:inst4|clk_int ; 10.074 ; 9.909  ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[2]      ; PLL:inst4|clk_int ; 9.317  ; 9.161  ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[3]      ; PLL:inst4|clk_int ; 8.559  ; 8.498  ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[4]      ; PLL:inst4|clk_int ; 9.695  ; 9.544  ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[5]      ; PLL:inst4|clk_int ; 8.782  ; 8.674  ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[6]      ; PLL:inst4|clk_int ; 8.366  ; 8.360  ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[7]      ; PLL:inst4|clk_int ; 8.573  ; 8.496  ; Rise       ; PLL:inst4|clk_int ;
; vga_r[*]       ; PLL:inst4|clk_int ; 7.432  ; 7.422  ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[0]      ; PLL:inst4|clk_int ; 9.194  ; 9.187  ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[1]      ; PLL:inst4|clk_int ; 8.764  ; 8.661  ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[2]      ; PLL:inst4|clk_int ; 9.464  ; 9.557  ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[3]      ; PLL:inst4|clk_int ; 8.593  ; 8.572  ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[4]      ; PLL:inst4|clk_int ; 9.349  ; 9.427  ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[5]      ; PLL:inst4|clk_int ; 11.705 ; 11.419 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[6]      ; PLL:inst4|clk_int ; 7.432  ; 7.422  ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[7]      ; PLL:inst4|clk_int ; 7.963  ; 7.912  ; Rise       ; PLL:inst4|clk_int ;
; vsync          ; PLL:inst4|clk_int ; 10.174 ; 10.071 ; Rise       ; PLL:inst4|clk_int ;
; vga_clk        ; PLL:inst4|clk_int ;        ; 5.446  ; Fall       ; PLL:inst4|clk_int ;
+----------------+-------------------+--------+--------+------------+-------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                       ;
+------------+-----------------+-------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name        ; Note ;
+------------+-----------------+-------------------+------+
; 412.71 MHz ; 412.71 MHz      ; PLL:inst4|clk_int ;      ;
+------------+-----------------+-------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------+
; Slow 1200mV 0C Model Setup Summary         ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; PLL:inst4|clk_int ; -1.423 ; -52.645       ;
; fpga_clk          ; -0.028 ; -0.028        ;
+-------------------+--------+---------------+


+--------------------------------------------+
; Slow 1200mV 0C Model Hold Summary          ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; fpga_clk          ; -0.037 ; -0.037        ;
; PLL:inst4|clk_int ; 0.354  ; 0.000         ;
+-------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------+--------+---------------------+
; Clock             ; Slack  ; End Point TNS       ;
+-------------------+--------+---------------------+
; fpga_clk          ; -3.000 ; -4.285              ;
; PLL:inst4|clk_int ; -1.285 ; -71.960             ;
+-------------------+--------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'PLL:inst4|clk_int'                                                                                                     ;
+--------+-----------------------------+-----------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+-------------------+-------------------+--------------+------------+------------+
; -1.423 ; linecounter:inst|vcnti[6]   ; vsyncr:inst13|vsync         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.468     ; 1.954      ;
; -1.408 ; linecounter:inst|vcnti[7]   ; vsyncr:inst13|vsync         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.468     ; 1.939      ;
; -1.335 ; linecounter:inst|vcnti[3]   ; linecounter:inst|vcnti[0]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.088     ; 2.246      ;
; -1.335 ; linecounter:inst|vcnti[3]   ; linecounter:inst|vcnti[1]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.088     ; 2.246      ;
; -1.335 ; linecounter:inst|vcnti[3]   ; linecounter:inst|vcnti[2]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.088     ; 2.246      ;
; -1.335 ; linecounter:inst|vcnti[3]   ; linecounter:inst|vcnti[3]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.088     ; 2.246      ;
; -1.335 ; linecounter:inst|vcnti[3]   ; linecounter:inst|vcnti[4]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.088     ; 2.246      ;
; -1.335 ; linecounter:inst|vcnti[3]   ; linecounter:inst|vcnti[5]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.088     ; 2.246      ;
; -1.335 ; linecounter:inst|vcnti[3]   ; linecounter:inst|vcnti[6]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.088     ; 2.246      ;
; -1.335 ; linecounter:inst|vcnti[3]   ; linecounter:inst|vcnti[7]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.088     ; 2.246      ;
; -1.335 ; linecounter:inst|vcnti[3]   ; linecounter:inst|vcnti[8]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.088     ; 2.246      ;
; -1.335 ; linecounter:inst|vcnti[3]   ; linecounter:inst|vcnti[9]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.088     ; 2.246      ;
; -1.322 ; linecounter:inst|vcnti[8]   ; vsyncr:inst13|vsync         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.468     ; 1.853      ;
; -1.313 ; linecounter:inst|vcnti[4]   ; vsyncr:inst13|vsync         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.468     ; 1.844      ;
; -1.312 ; linecounter:inst|vcnti[0]   ; vsyncr:inst13|vsync         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.468     ; 1.843      ;
; -1.291 ; pixelcounter:inst6|hcnti[4] ; linecounter:inst|vcnti[0]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.309      ; 2.599      ;
; -1.291 ; pixelcounter:inst6|hcnti[4] ; linecounter:inst|vcnti[1]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.309      ; 2.599      ;
; -1.291 ; pixelcounter:inst6|hcnti[4] ; linecounter:inst|vcnti[2]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.309      ; 2.599      ;
; -1.291 ; pixelcounter:inst6|hcnti[4] ; linecounter:inst|vcnti[3]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.309      ; 2.599      ;
; -1.291 ; pixelcounter:inst6|hcnti[4] ; linecounter:inst|vcnti[4]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.309      ; 2.599      ;
; -1.291 ; pixelcounter:inst6|hcnti[4] ; linecounter:inst|vcnti[5]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.309      ; 2.599      ;
; -1.291 ; pixelcounter:inst6|hcnti[4] ; linecounter:inst|vcnti[6]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.309      ; 2.599      ;
; -1.291 ; pixelcounter:inst6|hcnti[4] ; linecounter:inst|vcnti[7]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.309      ; 2.599      ;
; -1.291 ; pixelcounter:inst6|hcnti[4] ; linecounter:inst|vcnti[8]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.309      ; 2.599      ;
; -1.291 ; pixelcounter:inst6|hcnti[4] ; linecounter:inst|vcnti[9]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.309      ; 2.599      ;
; -1.287 ; linecounter:inst|vcnti[3]   ; vsyncr:inst13|vsync         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.468     ; 1.818      ;
; -1.279 ; pixelcounter:inst6|hcnti[9] ; linecounter:inst|vcnti[0]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.309      ; 2.587      ;
; -1.279 ; pixelcounter:inst6|hcnti[9] ; linecounter:inst|vcnti[1]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.309      ; 2.587      ;
; -1.279 ; pixelcounter:inst6|hcnti[9] ; linecounter:inst|vcnti[2]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.309      ; 2.587      ;
; -1.279 ; pixelcounter:inst6|hcnti[9] ; linecounter:inst|vcnti[3]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.309      ; 2.587      ;
; -1.279 ; pixelcounter:inst6|hcnti[9] ; linecounter:inst|vcnti[4]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.309      ; 2.587      ;
; -1.279 ; pixelcounter:inst6|hcnti[9] ; linecounter:inst|vcnti[5]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.309      ; 2.587      ;
; -1.279 ; pixelcounter:inst6|hcnti[9] ; linecounter:inst|vcnti[6]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.309      ; 2.587      ;
; -1.279 ; pixelcounter:inst6|hcnti[9] ; linecounter:inst|vcnti[7]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.309      ; 2.587      ;
; -1.279 ; pixelcounter:inst6|hcnti[9] ; linecounter:inst|vcnti[8]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.309      ; 2.587      ;
; -1.279 ; pixelcounter:inst6|hcnti[9] ; linecounter:inst|vcnti[9]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.309      ; 2.587      ;
; -1.254 ; linecounter:inst|vcnti[4]   ; linecounter:inst|vcnti[0]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.088     ; 2.165      ;
; -1.254 ; linecounter:inst|vcnti[4]   ; linecounter:inst|vcnti[1]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.088     ; 2.165      ;
; -1.254 ; linecounter:inst|vcnti[4]   ; linecounter:inst|vcnti[2]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.088     ; 2.165      ;
; -1.254 ; linecounter:inst|vcnti[4]   ; linecounter:inst|vcnti[3]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.088     ; 2.165      ;
; -1.254 ; linecounter:inst|vcnti[4]   ; linecounter:inst|vcnti[4]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.088     ; 2.165      ;
; -1.254 ; linecounter:inst|vcnti[4]   ; linecounter:inst|vcnti[5]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.088     ; 2.165      ;
; -1.254 ; linecounter:inst|vcnti[4]   ; linecounter:inst|vcnti[6]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.088     ; 2.165      ;
; -1.254 ; linecounter:inst|vcnti[4]   ; linecounter:inst|vcnti[7]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.088     ; 2.165      ;
; -1.254 ; linecounter:inst|vcnti[4]   ; linecounter:inst|vcnti[8]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.088     ; 2.165      ;
; -1.254 ; linecounter:inst|vcnti[4]   ; linecounter:inst|vcnti[9]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.088     ; 2.165      ;
; -1.254 ; pixelcounter:inst6|hcnti[8] ; linecounter:inst|vcnti[0]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.309      ; 2.562      ;
; -1.254 ; pixelcounter:inst6|hcnti[8] ; linecounter:inst|vcnti[1]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.309      ; 2.562      ;
; -1.254 ; pixelcounter:inst6|hcnti[8] ; linecounter:inst|vcnti[2]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.309      ; 2.562      ;
; -1.254 ; pixelcounter:inst6|hcnti[8] ; linecounter:inst|vcnti[3]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.309      ; 2.562      ;
; -1.254 ; pixelcounter:inst6|hcnti[8] ; linecounter:inst|vcnti[4]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.309      ; 2.562      ;
; -1.254 ; pixelcounter:inst6|hcnti[8] ; linecounter:inst|vcnti[5]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.309      ; 2.562      ;
; -1.254 ; pixelcounter:inst6|hcnti[8] ; linecounter:inst|vcnti[6]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.309      ; 2.562      ;
; -1.254 ; pixelcounter:inst6|hcnti[8] ; linecounter:inst|vcnti[7]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.309      ; 2.562      ;
; -1.254 ; pixelcounter:inst6|hcnti[8] ; linecounter:inst|vcnti[8]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.309      ; 2.562      ;
; -1.254 ; pixelcounter:inst6|hcnti[8] ; linecounter:inst|vcnti[9]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.309      ; 2.562      ;
; -1.220 ; pixelcounter:inst6|hcnti[4] ; pixelcounter:inst6|hcnti[1] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.072     ; 2.147      ;
; -1.220 ; pixelcounter:inst6|hcnti[4] ; pixelcounter:inst6|hcnti[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.072     ; 2.147      ;
; -1.220 ; pixelcounter:inst6|hcnti[4] ; pixelcounter:inst6|hcnti[3] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.072     ; 2.147      ;
; -1.220 ; pixelcounter:inst6|hcnti[4] ; pixelcounter:inst6|hcnti[4] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.072     ; 2.147      ;
; -1.220 ; pixelcounter:inst6|hcnti[4] ; pixelcounter:inst6|hcnti[5] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.072     ; 2.147      ;
; -1.220 ; pixelcounter:inst6|hcnti[4] ; pixelcounter:inst6|hcnti[6] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.072     ; 2.147      ;
; -1.220 ; pixelcounter:inst6|hcnti[4] ; pixelcounter:inst6|hcnti[7] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.072     ; 2.147      ;
; -1.220 ; pixelcounter:inst6|hcnti[4] ; pixelcounter:inst6|hcnti[8] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.072     ; 2.147      ;
; -1.220 ; pixelcounter:inst6|hcnti[4] ; pixelcounter:inst6|hcnti[9] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.072     ; 2.147      ;
; -1.220 ; pixelcounter:inst6|hcnti[4] ; pixelcounter:inst6|hcnti[0] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.072     ; 2.147      ;
; -1.192 ; pixelcounter:inst6|hcnti[1] ; pixelcounter:inst6|hcnti[1] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.072     ; 2.119      ;
; -1.192 ; pixelcounter:inst6|hcnti[1] ; pixelcounter:inst6|hcnti[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.072     ; 2.119      ;
; -1.192 ; pixelcounter:inst6|hcnti[1] ; pixelcounter:inst6|hcnti[3] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.072     ; 2.119      ;
; -1.192 ; pixelcounter:inst6|hcnti[1] ; pixelcounter:inst6|hcnti[4] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.072     ; 2.119      ;
; -1.192 ; pixelcounter:inst6|hcnti[1] ; pixelcounter:inst6|hcnti[5] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.072     ; 2.119      ;
; -1.192 ; pixelcounter:inst6|hcnti[1] ; pixelcounter:inst6|hcnti[6] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.072     ; 2.119      ;
; -1.192 ; pixelcounter:inst6|hcnti[1] ; pixelcounter:inst6|hcnti[7] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.072     ; 2.119      ;
; -1.192 ; pixelcounter:inst6|hcnti[1] ; pixelcounter:inst6|hcnti[8] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.072     ; 2.119      ;
; -1.192 ; pixelcounter:inst6|hcnti[1] ; pixelcounter:inst6|hcnti[9] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.072     ; 2.119      ;
; -1.192 ; pixelcounter:inst6|hcnti[1] ; pixelcounter:inst6|hcnti[0] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.072     ; 2.119      ;
; -1.183 ; pixelcounter:inst6|hcnti[0] ; pixel_reg:inst1|pixrgi[6]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.301      ; 2.483      ;
; -1.182 ; pixelcounter:inst6|hcnti[0] ; pixel_reg:inst1|pixrgi[0]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.301      ; 2.482      ;
; -1.170 ; linecounter:inst|vcnti[5]   ; vsyncr:inst13|vsync         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.468     ; 1.701      ;
; -1.140 ; linecounter:inst|vcnti[6]   ; linecounter:inst|vcnti[0]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.088     ; 2.051      ;
; -1.140 ; linecounter:inst|vcnti[6]   ; linecounter:inst|vcnti[1]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.088     ; 2.051      ;
; -1.140 ; linecounter:inst|vcnti[6]   ; linecounter:inst|vcnti[2]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.088     ; 2.051      ;
; -1.140 ; linecounter:inst|vcnti[6]   ; linecounter:inst|vcnti[3]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.088     ; 2.051      ;
; -1.140 ; linecounter:inst|vcnti[6]   ; linecounter:inst|vcnti[4]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.088     ; 2.051      ;
; -1.140 ; linecounter:inst|vcnti[6]   ; linecounter:inst|vcnti[5]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.088     ; 2.051      ;
; -1.140 ; linecounter:inst|vcnti[6]   ; linecounter:inst|vcnti[6]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.088     ; 2.051      ;
; -1.140 ; linecounter:inst|vcnti[6]   ; linecounter:inst|vcnti[7]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.088     ; 2.051      ;
; -1.140 ; linecounter:inst|vcnti[6]   ; linecounter:inst|vcnti[8]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.088     ; 2.051      ;
; -1.140 ; linecounter:inst|vcnti[6]   ; linecounter:inst|vcnti[9]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.088     ; 2.051      ;
; -1.130 ; pixelcounter:inst6|hcnti[0] ; pixel_reg:inst1|pixrgi[4]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.311      ; 2.440      ;
; -1.128 ; pixelcounter:inst6|hcnti[0] ; pixel_reg:inst1|pixrgi[7]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.311      ; 2.438      ;
; -1.128 ; pixelcounter:inst6|hcnti[0] ; pixel_reg:inst1|pixrgi[5]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.311      ; 2.438      ;
; -1.125 ; pixelcounter:inst6|hcnti[0] ; pixel_reg:inst1|pixrgi[1]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.311      ; 2.435      ;
; -1.124 ; pixelcounter:inst6|hcnti[0] ; pixel_reg:inst1|pixrgi[3]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.311      ; 2.434      ;
; -1.122 ; pixelcounter:inst6|hcnti[0] ; pixel_reg:inst1|pixrgi[2]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.311      ; 2.432      ;
; -1.122 ; pixelcounter:inst6|hcnti[7] ; pixelcounter:inst6|hcnti[1] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.072     ; 2.049      ;
; -1.122 ; pixelcounter:inst6|hcnti[7] ; pixelcounter:inst6|hcnti[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.072     ; 2.049      ;
; -1.122 ; pixelcounter:inst6|hcnti[7] ; pixelcounter:inst6|hcnti[3] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.072     ; 2.049      ;
; -1.122 ; pixelcounter:inst6|hcnti[7] ; pixelcounter:inst6|hcnti[4] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.072     ; 2.049      ;
; -1.122 ; pixelcounter:inst6|hcnti[7] ; pixelcounter:inst6|hcnti[5] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.072     ; 2.049      ;
+--------+-----------------------------+-----------------------------+-------------------+-------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'fpga_clk'                                                                                    ;
+--------+-------------------+-------------------+-------------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+-------------------+-------------+--------------+------------+------------+
; -0.028 ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; fpga_clk    ; 0.500        ; 1.537      ; 2.267      ;
; 0.514  ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; fpga_clk    ; 1.000        ; 1.537      ; 2.225      ;
+--------+-------------------+-------------------+-------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'fpga_clk'                                                                                     ;
+--------+-------------------+-------------------+-------------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+-------------------+-------------+--------------+------------+------------+
; -0.037 ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; fpga_clk    ; 0.000        ; 1.591      ; 1.968      ;
; 0.527  ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; fpga_clk    ; -0.500       ; 1.591      ; 2.032      ;
+--------+-------------------+-------------------+-------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'PLL:inst4|clk_int'                                                                                                     ;
+-------+-----------------------------+-----------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+-------------------+-------------------+--------------+------------+------------+
; 0.354 ; hsyncr:inst12|hsync         ; hsyncr:inst12|hsync         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vsyncr:inst13|vsync         ; vsyncr:inst13|vsync         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 0.597      ;
; 0.398 ; blank_syncr:inst18|blank2   ; vga_gen:inst19|vga_blank    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 0.641      ;
; 0.402 ; linecounter:inst|vcnti[9]   ; linecounter:inst|vcnti[9]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.088      ; 0.661      ;
; 0.432 ; pixelcounter:inst6|hcnti[9] ; pixelcounter:inst6|hcnti[9] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 0.675      ;
; 0.584 ; linecounter:inst|vcnti[1]   ; linecounter:inst|vcnti[1]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.088      ; 0.843      ;
; 0.587 ; linecounter:inst|vcnti[3]   ; linecounter:inst|vcnti[3]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.088      ; 0.846      ;
; 0.596 ; linecounter:inst|vcnti[2]   ; linecounter:inst|vcnti[2]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.088      ; 0.855      ;
; 0.597 ; linecounter:inst|vcnti[8]   ; linecounter:inst|vcnti[8]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.088      ; 0.856      ;
; 0.599 ; linecounter:inst|vcnti[7]   ; linecounter:inst|vcnti[7]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.088      ; 0.858      ;
; 0.600 ; linecounter:inst|vcnti[5]   ; linecounter:inst|vcnti[5]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.088      ; 0.859      ;
; 0.600 ; linecounter:inst|vcnti[6]   ; linecounter:inst|vcnti[6]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.088      ; 0.859      ;
; 0.603 ; linecounter:inst|vcnti[4]   ; linecounter:inst|vcnti[4]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.088      ; 0.862      ;
; 0.607 ; pixelcounter:inst6|hcnti[5] ; pixelcounter:inst6|hcnti[5] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 0.850      ;
; 0.610 ; pixel_reg:inst1|pixrgi[3]   ; vga_gen:inst19|vga_g[0]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.088      ; 0.869      ;
; 0.611 ; linecounter:inst|vcnti[0]   ; linecounter:inst|vcnti[0]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.088      ; 0.870      ;
; 0.611 ; pixel_reg:inst1|pixrgi[0]   ; vga_gen:inst19|vga_b[4]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.088      ; 0.870      ;
; 0.613 ; pixelcounter:inst6|hcnti[2] ; pixelcounter:inst6|hcnti[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 0.856      ;
; 0.613 ; pixelcounter:inst6|hcnti[6] ; pixelcounter:inst6|hcnti[6] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 0.856      ;
; 0.613 ; pixelcounter:inst6|hcnti[8] ; pixelcounter:inst6|hcnti[8] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 0.856      ;
; 0.613 ; pixel_reg:inst1|pixrgi[0]   ; vga_gen:inst19|vga_b[0]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.088      ; 0.872      ;
; 0.614 ; pixelcounter:inst6|hcnti[1] ; pixelcounter:inst6|hcnti[1] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 0.857      ;
; 0.615 ; pixel_reg:inst1|pixrgi[0]   ; vga_gen:inst19|vga_g[1]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.088      ; 0.874      ;
; 0.616 ; pixelcounter:inst6|hcnti[3] ; pixelcounter:inst6|hcnti[3] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 0.859      ;
; 0.616 ; pixel_reg:inst1|pixrgi[0]   ; vga_gen:inst19|vga_b[2]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.088      ; 0.875      ;
; 0.618 ; pixel_reg:inst1|pixrgi[0]   ; vga_gen:inst19|vga_b[6]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.088      ; 0.877      ;
; 0.624 ; pixelcounter:inst6|hcnti[4] ; pixelcounter:inst6|hcnti[4] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 0.867      ;
; 0.625 ; pixelcounter:inst6|hcnti[7] ; pixelcounter:inst6|hcnti[7] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 0.868      ;
; 0.628 ; pixel_reg:inst1|pixrgi[6]   ; vga_gen:inst19|vga_g[7]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.088      ; 0.887      ;
; 0.629 ; pixel_reg:inst1|pixrgi[6]   ; vga_gen:inst19|vga_r[1]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.088      ; 0.888      ;
; 0.630 ; pixel_reg:inst1|pixrgi[4]   ; vga_gen:inst19|vga_r[5]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.088      ; 0.889      ;
; 0.631 ; pixel_reg:inst1|pixrgi[6]   ; vga_gen:inst19|vga_r[3]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.088      ; 0.890      ;
; 0.634 ; pixel_reg:inst1|pixrgi[6]   ; vga_gen:inst19|vga_r[0]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.088      ; 0.893      ;
; 0.649 ; pixelcounter:inst6|hcnti[0] ; pixelcounter:inst6|hcnti[0] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 0.892      ;
; 0.654 ; pixel_reg:inst1|pixrgi[0]   ; vga_gen:inst19|vga_b[1]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.088      ; 0.913      ;
; 0.655 ; pixel_reg:inst1|pixrgi[0]   ; vga_gen:inst19|vga_r[1]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.088      ; 0.914      ;
; 0.671 ; pixel_reg:inst1|pixrgi[6]   ; vga_gen:inst19|vga_b[7]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.088      ; 0.930      ;
; 0.671 ; pixel_reg:inst1|pixrgi[7]   ; vga_gen:inst19|vga_g[0]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.088      ; 0.930      ;
; 0.671 ; pixel_reg:inst1|pixrgi[6]   ; vga_gen:inst19|vga_b[0]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.088      ; 0.930      ;
; 0.674 ; pixel_reg:inst1|pixrgi[7]   ; vga_gen:inst19|vga_r[5]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.088      ; 0.933      ;
; 0.808 ; pixel_reg:inst1|pixrgi[1]   ; vga_gen:inst19|vga_b[5]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; -0.307     ; 0.672      ;
; 0.809 ; pixel_reg:inst1|pixrgi[1]   ; vga_gen:inst19|vga_g[2]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; -0.307     ; 0.673      ;
; 0.809 ; pixel_reg:inst1|pixrgi[1]   ; vga_gen:inst19|vga_r[2]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; -0.307     ; 0.673      ;
; 0.814 ; pixel_reg:inst1|pixrgi[4]   ; vga_gen:inst19|vga_g[5]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; -0.307     ; 0.678      ;
; 0.815 ; pixel_reg:inst1|pixrgi[3]   ; vga_gen:inst19|vga_r[4]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; -0.307     ; 0.679      ;
; 0.816 ; pixel_reg:inst1|pixrgi[3]   ; vga_gen:inst19|vga_g[6]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; -0.307     ; 0.680      ;
; 0.818 ; pixel_reg:inst1|pixrgi[4]   ; vga_gen:inst19|vga_g[4]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; -0.307     ; 0.682      ;
; 0.836 ; pixel_reg:inst1|pixrgi[6]   ; vga_gen:inst19|vga_r[7]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; -0.307     ; 0.700      ;
; 0.852 ; pixelcounter:inst6|hcnti[5] ; hsyncr:inst12|hsync         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.073      ; 1.096      ;
; 0.870 ; linecounter:inst|vcnti[1]   ; linecounter:inst|vcnti[2]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.088      ; 1.129      ;
; 0.874 ; linecounter:inst|vcnti[3]   ; linecounter:inst|vcnti[4]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.088      ; 1.133      ;
; 0.877 ; pixelcounter:inst6|hcnti[2] ; hsyncr:inst12|hsync         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.073      ; 1.121      ;
; 0.880 ; linecounter:inst|vcnti[0]   ; linecounter:inst|vcnti[1]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.088      ; 1.139      ;
; 0.884 ; linecounter:inst|vcnti[2]   ; linecounter:inst|vcnti[3]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.088      ; 1.143      ;
; 0.885 ; linecounter:inst|vcnti[8]   ; linecounter:inst|vcnti[9]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.088      ; 1.144      ;
; 0.886 ; linecounter:inst|vcnti[7]   ; linecounter:inst|vcnti[8]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.088      ; 1.145      ;
; 0.887 ; linecounter:inst|vcnti[5]   ; linecounter:inst|vcnti[6]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.088      ; 1.146      ;
; 0.888 ; linecounter:inst|vcnti[6]   ; linecounter:inst|vcnti[7]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.088      ; 1.147      ;
; 0.891 ; linecounter:inst|vcnti[4]   ; linecounter:inst|vcnti[5]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.088      ; 1.150      ;
; 0.891 ; linecounter:inst|vcnti[0]   ; linecounter:inst|vcnti[2]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.088      ; 1.150      ;
; 0.893 ; pixelcounter:inst6|hcnti[5] ; pixelcounter:inst6|hcnti[6] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 1.136      ;
; 0.895 ; linecounter:inst|vcnti[2]   ; linecounter:inst|vcnti[4]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.088      ; 1.154      ;
; 0.899 ; linecounter:inst|vcnti[6]   ; linecounter:inst|vcnti[8]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.088      ; 1.158      ;
; 0.901 ; pixelcounter:inst6|hcnti[8] ; pixelcounter:inst6|hcnti[9] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 1.144      ;
; 0.901 ; pixelcounter:inst6|hcnti[1] ; pixelcounter:inst6|hcnti[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 1.144      ;
; 0.901 ; pixelcounter:inst6|hcnti[2] ; pixelcounter:inst6|hcnti[3] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 1.144      ;
; 0.901 ; pixelcounter:inst6|hcnti[6] ; pixelcounter:inst6|hcnti[7] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 1.144      ;
; 0.902 ; linecounter:inst|vcnti[4]   ; linecounter:inst|vcnti[6]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.088      ; 1.161      ;
; 0.903 ; pixelcounter:inst6|hcnti[3] ; pixelcounter:inst6|hcnti[4] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 1.146      ;
; 0.912 ; pixelcounter:inst6|hcnti[7] ; pixelcounter:inst6|hcnti[8] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 1.155      ;
; 0.912 ; pixelcounter:inst6|hcnti[4] ; pixelcounter:inst6|hcnti[5] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 1.155      ;
; 0.912 ; pixelcounter:inst6|hcnti[2] ; pixelcounter:inst6|hcnti[4] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 1.155      ;
; 0.912 ; pixelcounter:inst6|hcnti[6] ; pixelcounter:inst6|hcnti[8] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 1.155      ;
; 0.914 ; pixel_reg:inst1|pixrgi[2]   ; vga_gen:inst19|vga_g[5]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; -0.307     ; 0.778      ;
; 0.916 ; pixelcounter:inst6|hcnti[0] ; pixelcounter:inst6|hcnti[1] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 1.159      ;
; 0.916 ; pixel_reg:inst1|pixrgi[2]   ; vga_gen:inst19|vga_g[2]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; -0.307     ; 0.780      ;
; 0.923 ; pixelcounter:inst6|hcnti[4] ; pixelcounter:inst6|hcnti[6] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 1.166      ;
; 0.926 ; pixel_reg:inst1|pixrgi[5]   ; vga_gen:inst19|vga_r[6]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; -0.307     ; 0.790      ;
; 0.926 ; pixel_reg:inst1|pixrgi[5]   ; vga_gen:inst19|vga_g[6]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; -0.307     ; 0.790      ;
; 0.927 ; pixel_reg:inst1|pixrgi[5]   ; vga_gen:inst19|vga_r[2]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; -0.307     ; 0.791      ;
; 0.927 ; pixelcounter:inst6|hcnti[0] ; pixelcounter:inst6|hcnti[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 1.170      ;
; 0.929 ; pixel_reg:inst1|pixrgi[5]   ; vga_gen:inst19|vga_r[4]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; -0.307     ; 0.793      ;
; 0.969 ; linecounter:inst|vcnti[1]   ; linecounter:inst|vcnti[3]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.088      ; 1.228      ;
; 0.973 ; linecounter:inst|vcnti[3]   ; linecounter:inst|vcnti[5]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.088      ; 1.232      ;
; 0.980 ; linecounter:inst|vcnti[1]   ; linecounter:inst|vcnti[4]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.088      ; 1.239      ;
; 0.984 ; linecounter:inst|vcnti[3]   ; linecounter:inst|vcnti[6]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.088      ; 1.243      ;
; 0.985 ; linecounter:inst|vcnti[7]   ; linecounter:inst|vcnti[9]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.088      ; 1.244      ;
; 0.986 ; linecounter:inst|vcnti[5]   ; linecounter:inst|vcnti[7]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.088      ; 1.245      ;
; 0.987 ; pixel_reg:inst1|pixrgi[2]   ; vga_gen:inst19|vga_r[3]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.078      ; 1.236      ;
; 0.988 ; pixel_reg:inst1|pixrgi[3]   ; vga_gen:inst19|vga_g[3]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.078      ; 1.237      ;
; 0.989 ; pixel_reg:inst1|pixrgi[2]   ; vga_gen:inst19|vga_b[3]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.078      ; 1.238      ;
; 0.989 ; pixel_reg:inst1|pixrgi[3]   ; vga_gen:inst19|vga_b[4]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.078      ; 1.238      ;
; 0.990 ; linecounter:inst|vcnti[0]   ; linecounter:inst|vcnti[3]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.088      ; 1.249      ;
; 0.992 ; pixelcounter:inst6|hcnti[5] ; pixelcounter:inst6|hcnti[7] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 1.235      ;
; 0.994 ; linecounter:inst|vcnti[2]   ; linecounter:inst|vcnti[5]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.088      ; 1.253      ;
; 0.997 ; linecounter:inst|vcnti[5]   ; linecounter:inst|vcnti[8]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.088      ; 1.256      ;
; 0.998 ; linecounter:inst|vcnti[6]   ; linecounter:inst|vcnti[9]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.088      ; 1.257      ;
; 1.000 ; pixelcounter:inst6|hcnti[1] ; pixelcounter:inst6|hcnti[3] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 1.243      ;
; 1.001 ; linecounter:inst|vcnti[0]   ; linecounter:inst|vcnti[4]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.088      ; 1.260      ;
; 1.001 ; linecounter:inst|vcnti[4]   ; linecounter:inst|vcnti[7]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.088      ; 1.260      ;
+-------+-----------------------------+-----------------------------+-------------------+-------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'fpga_clk'                                                  ;
+--------+--------------+----------------+------------------+----------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target            ;
+--------+--------------+----------------+------------------+----------+------------+-------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; fpga_clk ; Rise       ; fpga_clk          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; fpga_clk ; Rise       ; PLL:inst4|clk_int ;
; 0.136  ; 0.322        ; 0.186          ; Low Pulse Width  ; fpga_clk ; Rise       ; PLL:inst4|clk_int ;
; 0.283  ; 0.283        ; 0.000          ; Low Pulse Width  ; fpga_clk ; Rise       ; inst4|clk_int|clk ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; fpga_clk ; Rise       ; fpga_clk~input|o  ;
; 0.459  ; 0.677        ; 0.218          ; High Pulse Width ; fpga_clk ; Rise       ; PLL:inst4|clk_int ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fpga_clk ; Rise       ; fpga_clk~input|i  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fpga_clk ; Rise       ; fpga_clk~input|i  ;
; 0.672  ; 0.672        ; 0.000          ; High Pulse Width ; fpga_clk ; Rise       ; fpga_clk~input|o  ;
; 0.716  ; 0.716        ; 0.000          ; High Pulse Width ; fpga_clk ; Rise       ; inst4|clk_int|clk ;
+--------+--------------+----------------+------------------+----------+------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'PLL:inst4|clk_int'                                                            ;
+--------+--------------+----------------+------------------+-------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------------------+------------+-----------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; blank_syncr:inst18|blank2   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; hsyncr:inst12|hsync         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[8]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[9]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[8] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[9] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_b[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_b[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_b[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_b[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_b[4]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_b[5]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_b[6]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_b[7]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_blank    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_g[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_g[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_g[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_g[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_g[4]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_g[5]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_g[6]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_g[7]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_r[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_r[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_r[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_r[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_r[4]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_r[5]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_r[6]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_r[7]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PLL:inst4|clk_int ; Rise       ; vsyncr:inst13|vsync         ;
; 0.257  ; 0.475        ; 0.218          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[0]   ;
; 0.257  ; 0.475        ; 0.218          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[1]   ;
; 0.257  ; 0.475        ; 0.218          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[2]   ;
; 0.257  ; 0.475        ; 0.218          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[3]   ;
; 0.257  ; 0.475        ; 0.218          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[4]   ;
; 0.257  ; 0.475        ; 0.218          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[5]   ;
; 0.257  ; 0.475        ; 0.218          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[6]   ;
; 0.257  ; 0.475        ; 0.218          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[7]   ;
; 0.257  ; 0.475        ; 0.218          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[8]   ;
; 0.257  ; 0.475        ; 0.218          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[9]   ;
; 0.257  ; 0.475        ; 0.218          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[0]   ;
; 0.257  ; 0.475        ; 0.218          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[6]   ;
; 0.257  ; 0.475        ; 0.218          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_b[0]     ;
; 0.257  ; 0.475        ; 0.218          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_b[1]     ;
; 0.257  ; 0.475        ; 0.218          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_b[2]     ;
; 0.257  ; 0.475        ; 0.218          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_b[3]     ;
; 0.257  ; 0.475        ; 0.218          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_b[4]     ;
; 0.257  ; 0.475        ; 0.218          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_b[6]     ;
; 0.257  ; 0.475        ; 0.218          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_b[7]     ;
; 0.257  ; 0.475        ; 0.218          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_g[1]     ;
; 0.257  ; 0.475        ; 0.218          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_g[3]     ;
; 0.257  ; 0.475        ; 0.218          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_g[7]     ;
; 0.257  ; 0.475        ; 0.218          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_r[0]     ;
; 0.257  ; 0.475        ; 0.218          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_r[1]     ;
; 0.257  ; 0.475        ; 0.218          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_r[3]     ;
; 0.258  ; 0.476        ; 0.218          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[1]   ;
; 0.258  ; 0.476        ; 0.218          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[2]   ;
; 0.258  ; 0.476        ; 0.218          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[3]   ;
; 0.258  ; 0.476        ; 0.218          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[4]   ;
; 0.258  ; 0.476        ; 0.218          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[5]   ;
; 0.258  ; 0.476        ; 0.218          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[7]   ;
; 0.258  ; 0.476        ; 0.218          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_g[0]     ;
; 0.258  ; 0.476        ; 0.218          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_r[5]     ;
; 0.276  ; 0.494        ; 0.218          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_r[7]     ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; blank_syncr:inst18|blank2   ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; hsyncr:inst12|hsync         ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[0] ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[1] ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[2] ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[3] ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[4] ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[5] ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[6] ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[7] ;
+--------+--------------+----------------+------------------+-------------------+------------+-----------------------------+


+-------------------------------------------------------------------------------------+
; Setup Times                                                                         ;
+----------------+-------------------+-------+-------+------------+-------------------+
; Data Port      ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+----------------+-------------------+-------+-------+------------+-------------------+
; KEY0           ; PLL:inst4|clk_int ; 4.512 ; 4.874 ; Rise       ; PLL:inst4|clk_int ;
; sram_data[*]   ; PLL:inst4|clk_int ; 1.979 ; 2.402 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[0]  ; PLL:inst4|clk_int ; 1.898 ; 2.314 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[1]  ; PLL:inst4|clk_int ; 1.877 ; 2.223 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[2]  ; PLL:inst4|clk_int ; 1.709 ; 2.125 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[3]  ; PLL:inst4|clk_int ; 1.553 ; 1.893 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[4]  ; PLL:inst4|clk_int ; 1.292 ; 1.676 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[5]  ; PLL:inst4|clk_int ; 1.345 ; 1.734 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[6]  ; PLL:inst4|clk_int ; 1.968 ; 2.402 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[7]  ; PLL:inst4|clk_int ; 1.700 ; 2.095 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[8]  ; PLL:inst4|clk_int ; 1.540 ; 1.865 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[9]  ; PLL:inst4|clk_int ; 1.556 ; 1.907 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[10] ; PLL:inst4|clk_int ; 1.762 ; 2.049 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[11] ; PLL:inst4|clk_int ; 1.592 ; 1.944 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[12] ; PLL:inst4|clk_int ; 1.843 ; 2.160 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[13] ; PLL:inst4|clk_int ; 1.794 ; 2.158 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[14] ; PLL:inst4|clk_int ; 1.849 ; 2.274 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[15] ; PLL:inst4|clk_int ; 1.979 ; 2.393 ; Rise       ; PLL:inst4|clk_int ;
+----------------+-------------------+-------+-------+------------+-------------------+


+---------------------------------------------------------------------------------------+
; Hold Times                                                                            ;
+----------------+-------------------+--------+--------+------------+-------------------+
; Data Port      ; Clock Port        ; Rise   ; Fall   ; Clock Edge ; Clock Reference   ;
+----------------+-------------------+--------+--------+------------+-------------------+
; KEY0           ; PLL:inst4|clk_int ; -4.096 ; -4.445 ; Rise       ; PLL:inst4|clk_int ;
; sram_data[*]   ; PLL:inst4|clk_int ; -0.843 ; -1.209 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[0]  ; PLL:inst4|clk_int ; -1.425 ; -1.824 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[1]  ; PLL:inst4|clk_int ; -1.405 ; -1.734 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[2]  ; PLL:inst4|clk_int ; -1.172 ; -1.560 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[3]  ; PLL:inst4|clk_int ; -1.095 ; -1.418 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[4]  ; PLL:inst4|clk_int ; -0.843 ; -1.209 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[5]  ; PLL:inst4|clk_int ; -0.895 ; -1.265 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[6]  ; PLL:inst4|clk_int ; -1.461 ; -1.862 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[7]  ; PLL:inst4|clk_int ; -1.235 ; -1.611 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[8]  ; PLL:inst4|clk_int ; -1.066 ; -1.366 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[9]  ; PLL:inst4|clk_int ; -1.041 ; -1.365 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[10] ; PLL:inst4|clk_int ; -1.244 ; -1.510 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[11] ; PLL:inst4|clk_int ; -1.077 ; -1.401 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[12] ; PLL:inst4|clk_int ; -1.321 ; -1.616 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[13] ; PLL:inst4|clk_int ; -1.266 ; -1.605 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[14] ; PLL:inst4|clk_int ; -1.377 ; -1.785 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[15] ; PLL:inst4|clk_int ; -1.444 ; -1.831 ; Rise       ; PLL:inst4|clk_int ;
+----------------+-------------------+--------+--------+------------+-------------------+


+---------------------------------------------------------------------------------------+
; Clock to Output Times                                                                 ;
+----------------+-------------------+--------+--------+------------+-------------------+
; Data Port      ; Clock Port        ; Rise   ; Fall   ; Clock Edge ; Clock Reference   ;
+----------------+-------------------+--------+--------+------------+-------------------+
; hsync          ; PLL:inst4|clk_int ; 8.618  ; 8.746  ; Rise       ; PLL:inst4|clk_int ;
; sram_addr[*]   ; PLL:inst4|clk_int ; 12.632 ; 12.039 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[0]  ; PLL:inst4|clk_int ; 6.492  ; 6.347  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[1]  ; PLL:inst4|clk_int ; 6.426  ; 6.261  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[2]  ; PLL:inst4|clk_int ; 6.531  ; 6.397  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[3]  ; PLL:inst4|clk_int ; 5.981  ; 5.881  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[4]  ; PLL:inst4|clk_int ; 6.400  ; 6.196  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[5]  ; PLL:inst4|clk_int ; 6.630  ; 6.429  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[6]  ; PLL:inst4|clk_int ; 7.503  ; 7.295  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[7]  ; PLL:inst4|clk_int ; 8.365  ; 8.106  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[8]  ; PLL:inst4|clk_int ; 8.449  ; 8.238  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[9]  ; PLL:inst4|clk_int ; 11.593 ; 11.046 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[10] ; PLL:inst4|clk_int ; 9.702  ; 9.455  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[11] ; PLL:inst4|clk_int ; 10.461 ; 10.224 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[12] ; PLL:inst4|clk_int ; 11.538 ; 10.984 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[13] ; PLL:inst4|clk_int ; 10.484 ; 10.221 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[14] ; PLL:inst4|clk_int ; 10.880 ; 10.607 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[15] ; PLL:inst4|clk_int ; 12.632 ; 12.039 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[16] ; PLL:inst4|clk_int ; 11.536 ; 11.207 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[17] ; PLL:inst4|clk_int ; 10.040 ; 9.807  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[18] ; PLL:inst4|clk_int ; 10.090 ; 9.855  ; Rise       ; PLL:inst4|clk_int ;
; sram_lb        ; PLL:inst4|clk_int ; 6.665  ; 6.457  ; Rise       ; PLL:inst4|clk_int ;
; sram_ub        ; PLL:inst4|clk_int ; 6.197  ; 6.396  ; Rise       ; PLL:inst4|clk_int ;
; vga_b[*]       ; PLL:inst4|clk_int ; 10.384 ; 10.218 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[0]      ; PLL:inst4|clk_int ; 8.804  ; 8.688  ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[1]      ; PLL:inst4|clk_int ; 10.384 ; 10.218 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[2]      ; PLL:inst4|clk_int ; 7.983  ; 7.794  ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[3]      ; PLL:inst4|clk_int ; 8.670  ; 8.521  ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[4]      ; PLL:inst4|clk_int ; 8.227  ; 8.079  ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[5]      ; PLL:inst4|clk_int ; 7.773  ; 7.733  ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[6]      ; PLL:inst4|clk_int ; 7.332  ; 7.248  ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[7]      ; PLL:inst4|clk_int ; 7.940  ; 7.841  ; Rise       ; PLL:inst4|clk_int ;
; vga_blank      ; PLL:inst4|clk_int ; 12.229 ; 11.811 ; Rise       ; PLL:inst4|clk_int ;
; vga_clk        ; PLL:inst4|clk_int ; 5.199  ;        ; Rise       ; PLL:inst4|clk_int ;
; vga_g[*]       ; PLL:inst4|clk_int ; 9.555  ; 9.271  ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[0]      ; PLL:inst4|clk_int ; 8.023  ; 7.905  ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[1]      ; PLL:inst4|clk_int ; 9.555  ; 9.271  ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[2]      ; PLL:inst4|clk_int ; 8.836  ; 8.567  ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[3]      ; PLL:inst4|clk_int ; 8.087  ; 7.934  ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[4]      ; PLL:inst4|clk_int ; 9.195  ; 8.918  ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[5]      ; PLL:inst4|clk_int ; 8.315  ; 8.096  ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[6]      ; PLL:inst4|clk_int ; 7.903  ; 7.793  ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[7]      ; PLL:inst4|clk_int ; 8.098  ; 7.920  ; Rise       ; PLL:inst4|clk_int ;
; vga_r[*]       ; PLL:inst4|clk_int ; 11.140 ; 10.669 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[0]      ; PLL:inst4|clk_int ; 8.709  ; 8.566  ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[1]      ; PLL:inst4|clk_int ; 8.290  ; 8.075  ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[2]      ; PLL:inst4|clk_int ; 8.967  ; 8.910  ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[3]      ; PLL:inst4|clk_int ; 8.118  ; 7.987  ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[4]      ; PLL:inst4|clk_int ; 8.867  ; 8.790  ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[5]      ; PLL:inst4|clk_int ; 11.140 ; 10.669 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[6]      ; PLL:inst4|clk_int ; 6.997  ; 6.911  ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[7]      ; PLL:inst4|clk_int ; 7.510  ; 7.380  ; Rise       ; PLL:inst4|clk_int ;
; vsync          ; PLL:inst4|clk_int ; 9.486  ; 9.566  ; Rise       ; PLL:inst4|clk_int ;
; vga_clk        ; PLL:inst4|clk_int ;        ; 5.065  ; Fall       ; PLL:inst4|clk_int ;
+----------------+-------------------+--------+--------+------------+-------------------+


+---------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                         ;
+----------------+-------------------+--------+--------+------------+-------------------+
; Data Port      ; Clock Port        ; Rise   ; Fall   ; Clock Edge ; Clock Reference   ;
+----------------+-------------------+--------+--------+------------+-------------------+
; hsync          ; PLL:inst4|clk_int ; 8.264  ; 8.390  ; Rise       ; PLL:inst4|clk_int ;
; sram_addr[*]   ; PLL:inst4|clk_int ; 5.737  ; 5.637  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[0]  ; PLL:inst4|clk_int ; 6.228  ; 6.085  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[1]  ; PLL:inst4|clk_int ; 6.164  ; 6.002  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[2]  ; PLL:inst4|clk_int ; 6.267  ; 6.134  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[3]  ; PLL:inst4|clk_int ; 5.737  ; 5.637  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[4]  ; PLL:inst4|clk_int ; 6.141  ; 5.941  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[5]  ; PLL:inst4|clk_int ; 6.361  ; 6.164  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[6]  ; PLL:inst4|clk_int ; 6.796  ; 6.543  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[7]  ; PLL:inst4|clk_int ; 7.257  ; 7.010  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[8]  ; PLL:inst4|clk_int ; 7.100  ; 6.906  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[9]  ; PLL:inst4|clk_int ; 9.826  ; 9.316  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[10] ; PLL:inst4|clk_int ; 7.532  ; 7.328  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[11] ; PLL:inst4|clk_int ; 8.248  ; 8.054  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[12] ; PLL:inst4|clk_int ; 9.354  ; 8.842  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[13] ; PLL:inst4|clk_int ; 8.268  ; 8.050  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[14] ; PLL:inst4|clk_int ; 8.633  ; 8.404  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[15] ; PLL:inst4|clk_int ; 10.399 ; 9.849  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[16] ; PLL:inst4|clk_int ; 9.260  ; 8.978  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[17] ; PLL:inst4|clk_int ; 7.836  ; 7.646  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[18] ; PLL:inst4|clk_int ; 7.869  ; 7.677  ; Rise       ; PLL:inst4|clk_int ;
; sram_lb        ; PLL:inst4|clk_int ; 6.394  ; 6.191  ; Rise       ; PLL:inst4|clk_int ;
; sram_ub        ; PLL:inst4|clk_int ; 5.942  ; 6.138  ; Rise       ; PLL:inst4|clk_int ;
; vga_b[*]       ; PLL:inst4|clk_int ; 7.034  ; 6.949  ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[0]      ; PLL:inst4|clk_int ; 8.448  ; 8.333  ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[1]      ; PLL:inst4|clk_int ; 9.965  ; 9.803  ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[2]      ; PLL:inst4|clk_int ; 7.659  ; 7.474  ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[3]      ; PLL:inst4|clk_int ; 8.320  ; 8.173  ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[4]      ; PLL:inst4|clk_int ; 7.894  ; 7.748  ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[5]      ; PLL:inst4|clk_int ; 7.458  ; 7.416  ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[6]      ; PLL:inst4|clk_int ; 7.034  ; 6.949  ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[7]      ; PLL:inst4|clk_int ; 7.618  ; 7.519  ; Rise       ; PLL:inst4|clk_int ;
; vga_blank      ; PLL:inst4|clk_int ; 11.735 ; 11.329 ; Rise       ; PLL:inst4|clk_int ;
; vga_clk        ; PLL:inst4|clk_int ; 4.996  ;        ; Rise       ; PLL:inst4|clk_int ;
; vga_g[*]       ; PLL:inst4|clk_int ; 7.582  ; 7.473  ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[0]      ; PLL:inst4|clk_int ; 7.697  ; 7.581  ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[1]      ; PLL:inst4|clk_int ; 9.167  ; 8.891  ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[2]      ; PLL:inst4|clk_int ; 8.478  ; 8.216  ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[3]      ; PLL:inst4|clk_int ; 7.758  ; 7.607  ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[4]      ; PLL:inst4|clk_int ; 8.824  ; 8.555  ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[5]      ; PLL:inst4|clk_int ; 7.979  ; 7.765  ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[6]      ; PLL:inst4|clk_int ; 7.582  ; 7.473  ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[7]      ; PLL:inst4|clk_int ; 7.770  ; 7.596  ; Rise       ; PLL:inst4|clk_int ;
; vga_r[*]       ; PLL:inst4|clk_int ; 6.713  ; 6.626  ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[0]      ; PLL:inst4|clk_int ; 8.355  ; 8.214  ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[1]      ; PLL:inst4|clk_int ; 7.953  ; 7.743  ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[2]      ; PLL:inst4|clk_int ; 8.605  ; 8.546  ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[3]      ; PLL:inst4|clk_int ; 7.788  ; 7.658  ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[4]      ; PLL:inst4|clk_int ; 8.508  ; 8.430  ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[5]      ; PLL:inst4|clk_int ; 10.690 ; 10.234 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[6]      ; PLL:inst4|clk_int ; 6.713  ; 6.626  ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[7]      ; PLL:inst4|clk_int ; 7.204  ; 7.076  ; Rise       ; PLL:inst4|clk_int ;
; vsync          ; PLL:inst4|clk_int ; 9.099  ; 9.180  ; Rise       ; PLL:inst4|clk_int ;
; vga_clk        ; PLL:inst4|clk_int ;        ; 4.864  ; Fall       ; PLL:inst4|clk_int ;
+----------------+-------------------+--------+--------+------------+-------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------+
; Fast 1200mV 0C Model Setup Summary         ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; PLL:inst4|clk_int ; -0.351 ; -6.970        ;
; fpga_clk          ; 0.179  ; 0.000         ;
+-------------------+--------+---------------+


+-------------------------------------------+
; Fast 1200mV 0C Model Hold Summary         ;
+-------------------+-------+---------------+
; Clock             ; Slack ; End Point TNS ;
+-------------------+-------+---------------+
; fpga_clk          ; 0.004 ; 0.000         ;
; PLL:inst4|clk_int ; 0.181 ; 0.000         ;
+-------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------+--------+---------------------+
; Clock             ; Slack  ; End Point TNS       ;
+-------------------+--------+---------------------+
; fpga_clk          ; -3.000 ; -4.303              ;
; PLL:inst4|clk_int ; -1.000 ; -56.000             ;
+-------------------+--------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'PLL:inst4|clk_int'                                                                                                     ;
+--------+-----------------------------+-----------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+-------------------+-------------------+--------------+------------+------------+
; -0.351 ; pixelcounter:inst6|hcnti[0] ; pixel_reg:inst1|pixrgi[6]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.143      ; 1.481      ;
; -0.350 ; pixelcounter:inst6|hcnti[0] ; pixel_reg:inst1|pixrgi[0]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.143      ; 1.480      ;
; -0.313 ; linecounter:inst|vcnti[6]   ; vsyncr:inst13|vsync         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.245     ; 1.055      ;
; -0.310 ; pixelcounter:inst6|hcnti[0] ; pixel_reg:inst1|pixrgi[4]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.156      ; 1.453      ;
; -0.308 ; pixelcounter:inst6|hcnti[0] ; pixel_reg:inst1|pixrgi[7]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.156      ; 1.451      ;
; -0.308 ; pixelcounter:inst6|hcnti[0] ; pixel_reg:inst1|pixrgi[5]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.156      ; 1.451      ;
; -0.308 ; linecounter:inst|vcnti[7]   ; vsyncr:inst13|vsync         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.245     ; 1.050      ;
; -0.305 ; pixelcounter:inst6|hcnti[0] ; pixel_reg:inst1|pixrgi[1]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.156      ; 1.448      ;
; -0.304 ; pixelcounter:inst6|hcnti[0] ; pixel_reg:inst1|pixrgi[3]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.156      ; 1.447      ;
; -0.300 ; pixelcounter:inst6|hcnti[0] ; pixel_reg:inst1|pixrgi[2]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.156      ; 1.443      ;
; -0.248 ; linecounter:inst|vcnti[8]   ; vsyncr:inst13|vsync         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.245     ; 0.990      ;
; -0.224 ; linecounter:inst|vcnti[3]   ; vsyncr:inst13|vsync         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.245     ; 0.966      ;
; -0.219 ; linecounter:inst|vcnti[3]   ; linecounter:inst|vcnti[0]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.050     ; 1.156      ;
; -0.219 ; linecounter:inst|vcnti[3]   ; linecounter:inst|vcnti[1]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.050     ; 1.156      ;
; -0.219 ; linecounter:inst|vcnti[3]   ; linecounter:inst|vcnti[2]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.050     ; 1.156      ;
; -0.219 ; linecounter:inst|vcnti[3]   ; linecounter:inst|vcnti[3]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.050     ; 1.156      ;
; -0.219 ; linecounter:inst|vcnti[3]   ; linecounter:inst|vcnti[4]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.050     ; 1.156      ;
; -0.219 ; linecounter:inst|vcnti[3]   ; linecounter:inst|vcnti[5]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.050     ; 1.156      ;
; -0.219 ; linecounter:inst|vcnti[3]   ; linecounter:inst|vcnti[6]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.050     ; 1.156      ;
; -0.219 ; linecounter:inst|vcnti[3]   ; linecounter:inst|vcnti[7]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.050     ; 1.156      ;
; -0.219 ; linecounter:inst|vcnti[3]   ; linecounter:inst|vcnti[8]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.050     ; 1.156      ;
; -0.219 ; linecounter:inst|vcnti[3]   ; linecounter:inst|vcnti[9]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.050     ; 1.156      ;
; -0.213 ; pixelcounter:inst6|hcnti[9] ; linecounter:inst|vcnti[0]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.153      ; 1.353      ;
; -0.213 ; pixelcounter:inst6|hcnti[9] ; linecounter:inst|vcnti[1]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.153      ; 1.353      ;
; -0.213 ; pixelcounter:inst6|hcnti[9] ; linecounter:inst|vcnti[2]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.153      ; 1.353      ;
; -0.213 ; pixelcounter:inst6|hcnti[9] ; linecounter:inst|vcnti[3]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.153      ; 1.353      ;
; -0.213 ; pixelcounter:inst6|hcnti[9] ; linecounter:inst|vcnti[4]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.153      ; 1.353      ;
; -0.213 ; pixelcounter:inst6|hcnti[9] ; linecounter:inst|vcnti[5]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.153      ; 1.353      ;
; -0.213 ; pixelcounter:inst6|hcnti[9] ; linecounter:inst|vcnti[6]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.153      ; 1.353      ;
; -0.213 ; pixelcounter:inst6|hcnti[9] ; linecounter:inst|vcnti[7]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.153      ; 1.353      ;
; -0.213 ; pixelcounter:inst6|hcnti[9] ; linecounter:inst|vcnti[8]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.153      ; 1.353      ;
; -0.213 ; pixelcounter:inst6|hcnti[9] ; linecounter:inst|vcnti[9]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.153      ; 1.353      ;
; -0.194 ; linecounter:inst|vcnti[0]   ; vsyncr:inst13|vsync         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.245     ; 0.936      ;
; -0.194 ; linecounter:inst|vcnti[4]   ; vsyncr:inst13|vsync         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.245     ; 0.936      ;
; -0.171 ; linecounter:inst|vcnti[5]   ; vsyncr:inst13|vsync         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.245     ; 0.913      ;
; -0.170 ; linecounter:inst|vcnti[4]   ; linecounter:inst|vcnti[0]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.050     ; 1.107      ;
; -0.170 ; linecounter:inst|vcnti[4]   ; linecounter:inst|vcnti[1]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.050     ; 1.107      ;
; -0.170 ; linecounter:inst|vcnti[4]   ; linecounter:inst|vcnti[2]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.050     ; 1.107      ;
; -0.170 ; linecounter:inst|vcnti[4]   ; linecounter:inst|vcnti[3]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.050     ; 1.107      ;
; -0.170 ; linecounter:inst|vcnti[4]   ; linecounter:inst|vcnti[4]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.050     ; 1.107      ;
; -0.170 ; linecounter:inst|vcnti[4]   ; linecounter:inst|vcnti[5]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.050     ; 1.107      ;
; -0.170 ; linecounter:inst|vcnti[4]   ; linecounter:inst|vcnti[6]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.050     ; 1.107      ;
; -0.170 ; linecounter:inst|vcnti[4]   ; linecounter:inst|vcnti[7]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.050     ; 1.107      ;
; -0.170 ; linecounter:inst|vcnti[4]   ; linecounter:inst|vcnti[8]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.050     ; 1.107      ;
; -0.170 ; linecounter:inst|vcnti[4]   ; linecounter:inst|vcnti[9]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.050     ; 1.107      ;
; -0.165 ; pixelcounter:inst6|hcnti[4] ; linecounter:inst|vcnti[0]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.153      ; 1.305      ;
; -0.165 ; pixelcounter:inst6|hcnti[4] ; linecounter:inst|vcnti[1]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.153      ; 1.305      ;
; -0.165 ; pixelcounter:inst6|hcnti[4] ; linecounter:inst|vcnti[2]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.153      ; 1.305      ;
; -0.165 ; pixelcounter:inst6|hcnti[4] ; linecounter:inst|vcnti[3]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.153      ; 1.305      ;
; -0.165 ; pixelcounter:inst6|hcnti[4] ; linecounter:inst|vcnti[4]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.153      ; 1.305      ;
; -0.165 ; pixelcounter:inst6|hcnti[4] ; linecounter:inst|vcnti[5]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.153      ; 1.305      ;
; -0.165 ; pixelcounter:inst6|hcnti[4] ; linecounter:inst|vcnti[6]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.153      ; 1.305      ;
; -0.165 ; pixelcounter:inst6|hcnti[4] ; linecounter:inst|vcnti[7]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.153      ; 1.305      ;
; -0.165 ; pixelcounter:inst6|hcnti[4] ; linecounter:inst|vcnti[8]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.153      ; 1.305      ;
; -0.165 ; pixelcounter:inst6|hcnti[4] ; linecounter:inst|vcnti[9]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.153      ; 1.305      ;
; -0.159 ; pixelcounter:inst6|hcnti[4] ; pixelcounter:inst6|hcnti[1] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.042     ; 1.104      ;
; -0.159 ; pixelcounter:inst6|hcnti[4] ; pixelcounter:inst6|hcnti[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.042     ; 1.104      ;
; -0.159 ; pixelcounter:inst6|hcnti[4] ; pixelcounter:inst6|hcnti[3] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.042     ; 1.104      ;
; -0.159 ; pixelcounter:inst6|hcnti[4] ; pixelcounter:inst6|hcnti[4] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.042     ; 1.104      ;
; -0.159 ; pixelcounter:inst6|hcnti[4] ; pixelcounter:inst6|hcnti[5] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.042     ; 1.104      ;
; -0.159 ; pixelcounter:inst6|hcnti[4] ; pixelcounter:inst6|hcnti[6] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.042     ; 1.104      ;
; -0.159 ; pixelcounter:inst6|hcnti[4] ; pixelcounter:inst6|hcnti[7] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.042     ; 1.104      ;
; -0.159 ; pixelcounter:inst6|hcnti[4] ; pixelcounter:inst6|hcnti[8] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.042     ; 1.104      ;
; -0.159 ; pixelcounter:inst6|hcnti[4] ; pixelcounter:inst6|hcnti[9] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.042     ; 1.104      ;
; -0.159 ; pixelcounter:inst6|hcnti[4] ; pixelcounter:inst6|hcnti[0] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.042     ; 1.104      ;
; -0.150 ; pixelcounter:inst6|hcnti[2] ; linecounter:inst|vcnti[0]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.153      ; 1.290      ;
; -0.150 ; pixelcounter:inst6|hcnti[2] ; linecounter:inst|vcnti[1]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.153      ; 1.290      ;
; -0.150 ; pixelcounter:inst6|hcnti[2] ; linecounter:inst|vcnti[2]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.153      ; 1.290      ;
; -0.150 ; pixelcounter:inst6|hcnti[2] ; linecounter:inst|vcnti[3]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.153      ; 1.290      ;
; -0.150 ; pixelcounter:inst6|hcnti[2] ; linecounter:inst|vcnti[4]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.153      ; 1.290      ;
; -0.150 ; pixelcounter:inst6|hcnti[2] ; linecounter:inst|vcnti[5]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.153      ; 1.290      ;
; -0.150 ; pixelcounter:inst6|hcnti[2] ; linecounter:inst|vcnti[6]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.153      ; 1.290      ;
; -0.150 ; pixelcounter:inst6|hcnti[2] ; linecounter:inst|vcnti[7]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.153      ; 1.290      ;
; -0.150 ; pixelcounter:inst6|hcnti[2] ; linecounter:inst|vcnti[8]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.153      ; 1.290      ;
; -0.150 ; pixelcounter:inst6|hcnti[2] ; linecounter:inst|vcnti[9]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.153      ; 1.290      ;
; -0.148 ; pixelcounter:inst6|hcnti[1] ; pixelcounter:inst6|hcnti[1] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.042     ; 1.093      ;
; -0.148 ; pixelcounter:inst6|hcnti[1] ; pixelcounter:inst6|hcnti[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.042     ; 1.093      ;
; -0.148 ; pixelcounter:inst6|hcnti[1] ; pixelcounter:inst6|hcnti[3] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.042     ; 1.093      ;
; -0.148 ; pixelcounter:inst6|hcnti[1] ; pixelcounter:inst6|hcnti[4] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.042     ; 1.093      ;
; -0.148 ; pixelcounter:inst6|hcnti[1] ; pixelcounter:inst6|hcnti[5] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.042     ; 1.093      ;
; -0.148 ; pixelcounter:inst6|hcnti[1] ; pixelcounter:inst6|hcnti[6] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.042     ; 1.093      ;
; -0.148 ; pixelcounter:inst6|hcnti[1] ; pixelcounter:inst6|hcnti[7] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.042     ; 1.093      ;
; -0.148 ; pixelcounter:inst6|hcnti[1] ; pixelcounter:inst6|hcnti[8] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.042     ; 1.093      ;
; -0.148 ; pixelcounter:inst6|hcnti[1] ; pixelcounter:inst6|hcnti[9] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.042     ; 1.093      ;
; -0.148 ; pixelcounter:inst6|hcnti[1] ; pixelcounter:inst6|hcnti[0] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.042     ; 1.093      ;
; -0.146 ; pixelcounter:inst6|hcnti[3] ; linecounter:inst|vcnti[0]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.153      ; 1.286      ;
; -0.146 ; pixelcounter:inst6|hcnti[3] ; linecounter:inst|vcnti[1]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.153      ; 1.286      ;
; -0.146 ; pixelcounter:inst6|hcnti[3] ; linecounter:inst|vcnti[2]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.153      ; 1.286      ;
; -0.146 ; pixelcounter:inst6|hcnti[3] ; linecounter:inst|vcnti[3]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.153      ; 1.286      ;
; -0.146 ; pixelcounter:inst6|hcnti[3] ; linecounter:inst|vcnti[4]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.153      ; 1.286      ;
; -0.146 ; pixelcounter:inst6|hcnti[3] ; linecounter:inst|vcnti[5]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.153      ; 1.286      ;
; -0.146 ; pixelcounter:inst6|hcnti[3] ; linecounter:inst|vcnti[6]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.153      ; 1.286      ;
; -0.146 ; pixelcounter:inst6|hcnti[3] ; linecounter:inst|vcnti[7]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.153      ; 1.286      ;
; -0.146 ; pixelcounter:inst6|hcnti[3] ; linecounter:inst|vcnti[8]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.153      ; 1.286      ;
; -0.146 ; pixelcounter:inst6|hcnti[3] ; linecounter:inst|vcnti[9]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.153      ; 1.286      ;
; -0.140 ; pixelcounter:inst6|hcnti[8] ; linecounter:inst|vcnti[0]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.153      ; 1.280      ;
; -0.140 ; pixelcounter:inst6|hcnti[8] ; linecounter:inst|vcnti[1]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.153      ; 1.280      ;
; -0.140 ; pixelcounter:inst6|hcnti[8] ; linecounter:inst|vcnti[2]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.153      ; 1.280      ;
; -0.140 ; pixelcounter:inst6|hcnti[8] ; linecounter:inst|vcnti[3]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.153      ; 1.280      ;
; -0.140 ; pixelcounter:inst6|hcnti[8] ; linecounter:inst|vcnti[4]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.153      ; 1.280      ;
+--------+-----------------------------+-----------------------------+-------------------+-------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'fpga_clk'                                                                                   ;
+-------+-------------------+-------------------+-------------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+-------------------+-------------+--------------+------------+------------+
; 0.179 ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; fpga_clk    ; 0.500        ; 0.756      ; 1.159      ;
; 0.683 ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; fpga_clk    ; 1.000        ; 0.756      ; 1.155      ;
+-------+-------------------+-------------------+-------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'fpga_clk'                                                                                    ;
+-------+-------------------+-------------------+-------------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+-------------------+-------------+--------------+------------+------------+
; 0.004 ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; fpga_clk    ; 0.000        ; 0.787      ; 1.010      ;
; 0.531 ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; fpga_clk    ; -0.500       ; 0.787      ; 1.037      ;
+-------+-------------------+-------------------+-------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'PLL:inst4|clk_int'                                                                                                     ;
+-------+-----------------------------+-----------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+-------------------+-------------------+--------------+------------+------------+
; 0.181 ; hsyncr:inst12|hsync         ; hsyncr:inst12|hsync         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vsyncr:inst13|vsync         ; vsyncr:inst13|vsync         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.190 ; blank_syncr:inst18|blank2   ; vga_gen:inst19|vga_blank    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.042      ; 0.316      ;
; 0.202 ; linecounter:inst|vcnti[9]   ; linecounter:inst|vcnti[9]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.050      ; 0.336      ;
; 0.219 ; pixelcounter:inst6|hcnti[9] ; pixelcounter:inst6|hcnti[9] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.042      ; 0.345      ;
; 0.291 ; linecounter:inst|vcnti[1]   ; linecounter:inst|vcnti[1]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.050      ; 0.425      ;
; 0.292 ; linecounter:inst|vcnti[3]   ; linecounter:inst|vcnti[3]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.050      ; 0.426      ;
; 0.298 ; linecounter:inst|vcnti[2]   ; linecounter:inst|vcnti[2]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.050      ; 0.432      ;
; 0.300 ; linecounter:inst|vcnti[8]   ; linecounter:inst|vcnti[8]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.050      ; 0.434      ;
; 0.301 ; linecounter:inst|vcnti[5]   ; linecounter:inst|vcnti[5]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.050      ; 0.435      ;
; 0.301 ; linecounter:inst|vcnti[7]   ; linecounter:inst|vcnti[7]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.050      ; 0.435      ;
; 0.302 ; linecounter:inst|vcnti[6]   ; linecounter:inst|vcnti[6]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.050      ; 0.436      ;
; 0.303 ; pixelcounter:inst6|hcnti[5] ; pixelcounter:inst6|hcnti[5] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.042      ; 0.429      ;
; 0.303 ; linecounter:inst|vcnti[4]   ; linecounter:inst|vcnti[4]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.050      ; 0.437      ;
; 0.306 ; pixelcounter:inst6|hcnti[6] ; pixelcounter:inst6|hcnti[6] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.042      ; 0.432      ;
; 0.306 ; pixelcounter:inst6|hcnti[8] ; pixelcounter:inst6|hcnti[8] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.042      ; 0.432      ;
; 0.306 ; linecounter:inst|vcnti[0]   ; linecounter:inst|vcnti[0]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.050      ; 0.440      ;
; 0.306 ; pixel_reg:inst1|pixrgi[3]   ; vga_gen:inst19|vga_g[0]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.050      ; 0.440      ;
; 0.308 ; pixelcounter:inst6|hcnti[1] ; pixelcounter:inst6|hcnti[1] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.042      ; 0.434      ;
; 0.309 ; pixelcounter:inst6|hcnti[2] ; pixelcounter:inst6|hcnti[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.042      ; 0.435      ;
; 0.310 ; pixelcounter:inst6|hcnti[3] ; pixelcounter:inst6|hcnti[3] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.042      ; 0.436      ;
; 0.310 ; pixel_reg:inst1|pixrgi[0]   ; vga_gen:inst19|vga_b[4]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.050      ; 0.444      ;
; 0.310 ; pixel_reg:inst1|pixrgi[0]   ; vga_gen:inst19|vga_b[0]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.050      ; 0.444      ;
; 0.313 ; pixel_reg:inst1|pixrgi[0]   ; vga_gen:inst19|vga_g[1]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.050      ; 0.447      ;
; 0.314 ; pixelcounter:inst6|hcnti[7] ; pixelcounter:inst6|hcnti[7] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.042      ; 0.440      ;
; 0.315 ; pixel_reg:inst1|pixrgi[0]   ; vga_gen:inst19|vga_b[2]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.050      ; 0.449      ;
; 0.316 ; pixelcounter:inst6|hcnti[4] ; pixelcounter:inst6|hcnti[4] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.042      ; 0.442      ;
; 0.316 ; pixel_reg:inst1|pixrgi[0]   ; vga_gen:inst19|vga_b[6]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.050      ; 0.450      ;
; 0.316 ; pixel_reg:inst1|pixrgi[4]   ; vga_gen:inst19|vga_r[5]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.050      ; 0.450      ;
; 0.319 ; pixel_reg:inst1|pixrgi[6]   ; vga_gen:inst19|vga_g[7]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.050      ; 0.453      ;
; 0.320 ; pixel_reg:inst1|pixrgi[6]   ; vga_gen:inst19|vga_r[1]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.050      ; 0.454      ;
; 0.322 ; pixel_reg:inst1|pixrgi[6]   ; vga_gen:inst19|vga_r[3]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.050      ; 0.456      ;
; 0.325 ; pixel_reg:inst1|pixrgi[6]   ; vga_gen:inst19|vga_r[0]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.050      ; 0.459      ;
; 0.326 ; pixelcounter:inst6|hcnti[0] ; pixelcounter:inst6|hcnti[0] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.042      ; 0.452      ;
; 0.334 ; pixel_reg:inst1|pixrgi[0]   ; vga_gen:inst19|vga_b[1]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.050      ; 0.468      ;
; 0.335 ; pixel_reg:inst1|pixrgi[0]   ; vga_gen:inst19|vga_r[1]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.050      ; 0.469      ;
; 0.343 ; pixel_reg:inst1|pixrgi[7]   ; vga_gen:inst19|vga_r[5]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.050      ; 0.477      ;
; 0.344 ; pixel_reg:inst1|pixrgi[7]   ; vga_gen:inst19|vga_g[0]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.050      ; 0.478      ;
; 0.344 ; pixel_reg:inst1|pixrgi[6]   ; vga_gen:inst19|vga_b[0]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.050      ; 0.478      ;
; 0.345 ; pixel_reg:inst1|pixrgi[6]   ; vga_gen:inst19|vga_b[7]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.050      ; 0.479      ;
; 0.400 ; pixel_reg:inst1|pixrgi[1]   ; vga_gen:inst19|vga_r[2]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; -0.152     ; 0.332      ;
; 0.401 ; pixel_reg:inst1|pixrgi[1]   ; vga_gen:inst19|vga_b[5]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; -0.152     ; 0.333      ;
; 0.402 ; pixel_reg:inst1|pixrgi[1]   ; vga_gen:inst19|vga_g[2]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; -0.152     ; 0.334      ;
; 0.406 ; pixel_reg:inst1|pixrgi[4]   ; vga_gen:inst19|vga_g[5]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; -0.152     ; 0.338      ;
; 0.406 ; pixel_reg:inst1|pixrgi[3]   ; vga_gen:inst19|vga_r[4]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; -0.152     ; 0.338      ;
; 0.407 ; pixel_reg:inst1|pixrgi[3]   ; vga_gen:inst19|vga_g[6]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; -0.152     ; 0.339      ;
; 0.409 ; pixel_reg:inst1|pixrgi[4]   ; vga_gen:inst19|vga_g[4]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; -0.152     ; 0.341      ;
; 0.416 ; pixelcounter:inst6|hcnti[5] ; hsyncr:inst12|hsync         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.042      ; 0.542      ;
; 0.421 ; pixel_reg:inst1|pixrgi[6]   ; vga_gen:inst19|vga_r[7]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; -0.153     ; 0.352      ;
; 0.440 ; linecounter:inst|vcnti[1]   ; linecounter:inst|vcnti[2]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.050      ; 0.574      ;
; 0.441 ; linecounter:inst|vcnti[3]   ; linecounter:inst|vcnti[4]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.050      ; 0.575      ;
; 0.446 ; pixelcounter:inst6|hcnti[2] ; hsyncr:inst12|hsync         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.042      ; 0.572      ;
; 0.450 ; linecounter:inst|vcnti[7]   ; linecounter:inst|vcnti[8]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.050      ; 0.584      ;
; 0.450 ; linecounter:inst|vcnti[5]   ; linecounter:inst|vcnti[6]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.050      ; 0.584      ;
; 0.452 ; pixelcounter:inst6|hcnti[5] ; pixelcounter:inst6|hcnti[6] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.042      ; 0.578      ;
; 0.455 ; linecounter:inst|vcnti[0]   ; linecounter:inst|vcnti[1]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.050      ; 0.589      ;
; 0.456 ; linecounter:inst|vcnti[2]   ; linecounter:inst|vcnti[3]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.050      ; 0.590      ;
; 0.457 ; pixelcounter:inst6|hcnti[1] ; pixelcounter:inst6|hcnti[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.042      ; 0.583      ;
; 0.458 ; linecounter:inst|vcnti[8]   ; linecounter:inst|vcnti[9]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.050      ; 0.592      ;
; 0.458 ; linecounter:inst|vcnti[0]   ; linecounter:inst|vcnti[2]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.050      ; 0.592      ;
; 0.459 ; pixelcounter:inst6|hcnti[3] ; pixelcounter:inst6|hcnti[4] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.042      ; 0.585      ;
; 0.459 ; pixel_reg:inst1|pixrgi[2]   ; vga_gen:inst19|vga_g[5]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; -0.152     ; 0.391      ;
; 0.459 ; linecounter:inst|vcnti[2]   ; linecounter:inst|vcnti[4]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.050      ; 0.593      ;
; 0.460 ; linecounter:inst|vcnti[6]   ; linecounter:inst|vcnti[7]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.050      ; 0.594      ;
; 0.460 ; pixel_reg:inst1|pixrgi[2]   ; vga_gen:inst19|vga_g[2]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; -0.152     ; 0.392      ;
; 0.461 ; linecounter:inst|vcnti[4]   ; linecounter:inst|vcnti[5]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.050      ; 0.595      ;
; 0.463 ; pixelcounter:inst6|hcnti[7] ; pixelcounter:inst6|hcnti[8] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.042      ; 0.589      ;
; 0.463 ; linecounter:inst|vcnti[6]   ; linecounter:inst|vcnti[8]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.050      ; 0.597      ;
; 0.464 ; pixelcounter:inst6|hcnti[8] ; pixelcounter:inst6|hcnti[9] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.042      ; 0.590      ;
; 0.464 ; pixelcounter:inst6|hcnti[6] ; pixelcounter:inst6|hcnti[7] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.042      ; 0.590      ;
; 0.464 ; linecounter:inst|vcnti[4]   ; linecounter:inst|vcnti[6]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.050      ; 0.598      ;
; 0.465 ; pixel_reg:inst1|pixrgi[5]   ; vga_gen:inst19|vga_r[6]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; -0.152     ; 0.397      ;
; 0.466 ; pixel_reg:inst1|pixrgi[5]   ; vga_gen:inst19|vga_r[2]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; -0.152     ; 0.398      ;
; 0.466 ; pixel_reg:inst1|pixrgi[5]   ; vga_gen:inst19|vga_g[6]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; -0.152     ; 0.398      ;
; 0.467 ; pixelcounter:inst6|hcnti[2] ; pixelcounter:inst6|hcnti[3] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.042      ; 0.593      ;
; 0.467 ; pixelcounter:inst6|hcnti[6] ; pixelcounter:inst6|hcnti[8] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.042      ; 0.593      ;
; 0.468 ; pixel_reg:inst1|pixrgi[5]   ; vga_gen:inst19|vga_r[4]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; -0.152     ; 0.400      ;
; 0.470 ; pixelcounter:inst6|hcnti[2] ; pixelcounter:inst6|hcnti[4] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.042      ; 0.596      ;
; 0.473 ; pixelcounter:inst6|hcnti[0] ; pixelcounter:inst6|hcnti[1] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.042      ; 0.599      ;
; 0.474 ; pixelcounter:inst6|hcnti[4] ; pixelcounter:inst6|hcnti[5] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.042      ; 0.600      ;
; 0.476 ; pixelcounter:inst6|hcnti[0] ; pixelcounter:inst6|hcnti[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.042      ; 0.602      ;
; 0.477 ; pixelcounter:inst6|hcnti[4] ; pixelcounter:inst6|hcnti[6] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.042      ; 0.603      ;
; 0.503 ; linecounter:inst|vcnti[1]   ; linecounter:inst|vcnti[3]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.050      ; 0.637      ;
; 0.504 ; linecounter:inst|vcnti[3]   ; linecounter:inst|vcnti[5]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.050      ; 0.638      ;
; 0.506 ; linecounter:inst|vcnti[1]   ; linecounter:inst|vcnti[4]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.050      ; 0.640      ;
; 0.507 ; linecounter:inst|vcnti[3]   ; linecounter:inst|vcnti[6]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.050      ; 0.641      ;
; 0.510 ; pixel_reg:inst1|pixrgi[6]   ; vga_gen:inst19|vga_g[0]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.063      ; 0.657      ;
; 0.510 ; pixel_reg:inst1|pixrgi[6]   ; vga_gen:inst19|vga_r[5]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.063      ; 0.657      ;
; 0.513 ; linecounter:inst|vcnti[7]   ; linecounter:inst|vcnti[9]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.050      ; 0.647      ;
; 0.513 ; linecounter:inst|vcnti[5]   ; linecounter:inst|vcnti[7]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.050      ; 0.647      ;
; 0.514 ; pixel_reg:inst1|pixrgi[3]   ; vga_gen:inst19|vga_g[4]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; -0.152     ; 0.446      ;
; 0.515 ; pixelcounter:inst6|hcnti[5] ; pixelcounter:inst6|hcnti[7] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.042      ; 0.641      ;
; 0.516 ; linecounter:inst|vcnti[5]   ; linecounter:inst|vcnti[8]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.050      ; 0.650      ;
; 0.518 ; pixel_reg:inst1|pixrgi[4]   ; vga_gen:inst19|vga_b[5]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; -0.152     ; 0.450      ;
; 0.518 ; pixelcounter:inst6|hcnti[5] ; pixelcounter:inst6|hcnti[8] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.042      ; 0.644      ;
; 0.519 ; pixel_reg:inst1|pixrgi[3]   ; vga_gen:inst19|vga_g[3]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.037      ; 0.640      ;
; 0.520 ; pixel_reg:inst1|pixrgi[3]   ; vga_gen:inst19|vga_b[4]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.037      ; 0.641      ;
; 0.520 ; pixel_reg:inst1|pixrgi[2]   ; vga_gen:inst19|vga_r[3]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.037      ; 0.641      ;
; 0.520 ; pixelcounter:inst6|hcnti[1] ; pixelcounter:inst6|hcnti[3] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.042      ; 0.646      ;
; 0.521 ; linecounter:inst|vcnti[0]   ; linecounter:inst|vcnti[3]   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.050      ; 0.655      ;
+-------+-----------------------------+-----------------------------+-------------------+-------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'fpga_clk'                                                  ;
+--------+--------------+----------------+------------------+----------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target            ;
+--------+--------------+----------------+------------------+----------+------------+-------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; fpga_clk ; Rise       ; fpga_clk          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fpga_clk ; Rise       ; PLL:inst4|clk_int ;
; -0.215 ; -0.031       ; 0.184          ; Low Pulse Width  ; fpga_clk ; Rise       ; PLL:inst4|clk_int ;
; -0.052 ; -0.052       ; 0.000          ; Low Pulse Width  ; fpga_clk ; Rise       ; fpga_clk~input|o  ;
; -0.036 ; -0.036       ; 0.000          ; Low Pulse Width  ; fpga_clk ; Rise       ; inst4|clk_int|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fpga_clk ; Rise       ; fpga_clk~input|i  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fpga_clk ; Rise       ; fpga_clk~input|i  ;
; 0.814  ; 1.030        ; 0.216          ; High Pulse Width ; fpga_clk ; Rise       ; PLL:inst4|clk_int ;
; 1.035  ; 1.035        ; 0.000          ; High Pulse Width ; fpga_clk ; Rise       ; inst4|clk_int|clk ;
; 1.052  ; 1.052        ; 0.000          ; High Pulse Width ; fpga_clk ; Rise       ; fpga_clk~input|o  ;
+--------+--------------+----------------+------------------+----------+------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'PLL:inst4|clk_int'                                                           ;
+--------+--------------+----------------+-----------------+-------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock             ; Clock Edge ; Target                      ;
+--------+--------------+----------------+-----------------+-------------------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; blank_syncr:inst18|blank2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; hsyncr:inst12|hsync         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_b[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_b[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_b[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_b[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_b[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_b[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_b[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_b[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_blank    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_g[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_g[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_g[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_g[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_g[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_g[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_g[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_g[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_r[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_r[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_r[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_r[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_r[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_r[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_r[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_r[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; PLL:inst4|clk_int ; Rise       ; vsyncr:inst13|vsync         ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[0]   ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[1]   ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[2]   ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[3]   ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[4]   ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[5]   ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[6]   ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[7]   ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[8]   ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[9]   ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[1]   ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[2]   ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[3]   ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[4]   ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[5]   ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[7]   ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_g[0]     ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_r[5]     ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[0]   ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[6]   ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_b[0]     ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_b[1]     ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_b[2]     ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_b[3]     ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_b[4]     ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_b[6]     ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_b[7]     ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_g[1]     ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_g[3]     ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_g[7]     ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_r[0]     ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_r[1]     ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_r[3]     ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; PLL:inst4|clk_int ; Rise       ; blank_syncr:inst18|blank2   ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; PLL:inst4|clk_int ; Rise       ; hsyncr:inst12|hsync         ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_blank    ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; PLL:inst4|clk_int ; Rise       ; vsyncr:inst13|vsync         ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[0] ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[1] ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[2] ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[3] ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[4] ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[5] ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[6] ;
+--------+--------------+----------------+-----------------+-------------------+------------+-----------------------------+


+-------------------------------------------------------------------------------------+
; Setup Times                                                                         ;
+----------------+-------------------+-------+-------+------------+-------------------+
; Data Port      ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+----------------+-------------------+-------+-------+------------+-------------------+
; KEY0           ; PLL:inst4|clk_int ; 2.366 ; 3.372 ; Rise       ; PLL:inst4|clk_int ;
; sram_data[*]   ; PLL:inst4|clk_int ; 1.022 ; 1.914 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[0]  ; PLL:inst4|clk_int ; 0.994 ; 1.876 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[1]  ; PLL:inst4|clk_int ; 0.936 ; 1.798 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[2]  ; PLL:inst4|clk_int ; 0.887 ; 1.752 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[3]  ; PLL:inst4|clk_int ; 0.783 ; 1.614 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[4]  ; PLL:inst4|clk_int ; 0.658 ; 1.487 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[5]  ; PLL:inst4|clk_int ; 0.695 ; 1.526 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[6]  ; PLL:inst4|clk_int ; 1.018 ; 1.914 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[7]  ; PLL:inst4|clk_int ; 0.879 ; 1.740 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[8]  ; PLL:inst4|clk_int ; 0.770 ; 1.584 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[9]  ; PLL:inst4|clk_int ; 0.756 ; 1.581 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[10] ; PLL:inst4|clk_int ; 0.863 ; 1.683 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[11] ; PLL:inst4|clk_int ; 0.785 ; 1.610 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[12] ; PLL:inst4|clk_int ; 0.905 ; 1.744 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[13] ; PLL:inst4|clk_int ; 0.911 ; 1.759 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[14] ; PLL:inst4|clk_int ; 0.967 ; 1.844 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[15] ; PLL:inst4|clk_int ; 1.022 ; 1.905 ; Rise       ; PLL:inst4|clk_int ;
+----------------+-------------------+-------+-------+------------+-------------------+


+---------------------------------------------------------------------------------------+
; Hold Times                                                                            ;
+----------------+-------------------+--------+--------+------------+-------------------+
; Data Port      ; Clock Port        ; Rise   ; Fall   ; Clock Edge ; Clock Reference   ;
+----------------+-------------------+--------+--------+------------+-------------------+
; KEY0           ; PLL:inst4|clk_int ; -2.126 ; -3.114 ; Rise       ; PLL:inst4|clk_int ;
; sram_data[*]   ; PLL:inst4|clk_int ; -0.409 ; -1.221 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[0]  ; PLL:inst4|clk_int ; -0.734 ; -1.595 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[1]  ; PLL:inst4|clk_int ; -0.676 ; -1.519 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[2]  ; PLL:inst4|clk_int ; -0.596 ; -1.432 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[3]  ; PLL:inst4|clk_int ; -0.530 ; -1.343 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[4]  ; PLL:inst4|clk_int ; -0.409 ; -1.221 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[5]  ; PLL:inst4|clk_int ; -0.446 ; -1.259 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[6]  ; PLL:inst4|clk_int ; -0.743 ; -1.607 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[7]  ; PLL:inst4|clk_int ; -0.622 ; -1.463 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[8]  ; PLL:inst4|clk_int ; -0.511 ; -1.296 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[9]  ; PLL:inst4|clk_int ; -0.475 ; -1.276 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[10] ; PLL:inst4|clk_int ; -0.580 ; -1.374 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[11] ; PLL:inst4|clk_int ; -0.503 ; -1.305 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[12] ; PLL:inst4|clk_int ; -0.620 ; -1.432 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[13] ; PLL:inst4|clk_int ; -0.625 ; -1.448 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[14] ; PLL:inst4|clk_int ; -0.707 ; -1.563 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[15] ; PLL:inst4|clk_int ; -0.733 ; -1.588 ; Rise       ; PLL:inst4|clk_int ;
+----------------+-------------------+--------+--------+------------+-------------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+----------------+-------------------+-------+-------+------------+-------------------+
; Data Port      ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+----------------+-------------------+-------+-------+------------+-------------------+
; hsync          ; PLL:inst4|clk_int ; 5.326 ; 5.102 ; Rise       ; PLL:inst4|clk_int ;
; sram_addr[*]   ; PLL:inst4|clk_int ; 7.670 ; 7.493 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[0]  ; PLL:inst4|clk_int ; 3.887 ; 3.911 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[1]  ; PLL:inst4|clk_int ; 3.828 ; 3.851 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[2]  ; PLL:inst4|clk_int ; 3.908 ; 3.940 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[3]  ; PLL:inst4|clk_int ; 3.616 ; 3.616 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[4]  ; PLL:inst4|clk_int ; 3.816 ; 3.820 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[5]  ; PLL:inst4|clk_int ; 3.930 ; 3.960 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[6]  ; PLL:inst4|clk_int ; 4.424 ; 4.410 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[7]  ; PLL:inst4|clk_int ; 4.808 ; 4.791 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[8]  ; PLL:inst4|clk_int ; 4.932 ; 4.934 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[9]  ; PLL:inst4|clk_int ; 7.041 ; 6.897 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[10] ; PLL:inst4|clk_int ; 5.560 ; 5.552 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[11] ; PLL:inst4|clk_int ; 5.996 ; 6.049 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[12] ; PLL:inst4|clk_int ; 7.086 ; 6.872 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[13] ; PLL:inst4|clk_int ; 5.993 ; 6.037 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[14] ; PLL:inst4|clk_int ; 6.215 ; 6.290 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[15] ; PLL:inst4|clk_int ; 7.670 ; 7.493 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[16] ; PLL:inst4|clk_int ; 6.564 ; 6.645 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[17] ; PLL:inst4|clk_int ; 5.737 ; 5.728 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[18] ; PLL:inst4|clk_int ; 5.792 ; 5.783 ; Rise       ; PLL:inst4|clk_int ;
; sram_lb        ; PLL:inst4|clk_int ; 3.948 ; 3.972 ; Rise       ; PLL:inst4|clk_int ;
; sram_ub        ; PLL:inst4|clk_int ; 3.829 ; 3.830 ; Rise       ; PLL:inst4|clk_int ;
; vga_b[*]       ; PLL:inst4|clk_int ; 6.003 ; 6.323 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[0]      ; PLL:inst4|clk_int ; 5.139 ; 5.343 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[1]      ; PLL:inst4|clk_int ; 6.003 ; 6.323 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[2]      ; PLL:inst4|clk_int ; 4.652 ; 4.764 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[3]      ; PLL:inst4|clk_int ; 5.045 ; 5.231 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[4]      ; PLL:inst4|clk_int ; 4.805 ; 4.953 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[5]      ; PLL:inst4|clk_int ; 4.622 ; 4.798 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[6]      ; PLL:inst4|clk_int ; 4.336 ; 4.426 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[7]      ; PLL:inst4|clk_int ; 4.672 ; 4.808 ; Rise       ; PLL:inst4|clk_int ;
; vga_blank      ; PLL:inst4|clk_int ; 6.926 ; 7.351 ; Rise       ; PLL:inst4|clk_int ;
; vga_clk        ; PLL:inst4|clk_int ; 3.078 ;       ; Rise       ; PLL:inst4|clk_int ;
; vga_g[*]       ; PLL:inst4|clk_int ; 5.492 ; 5.708 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[0]      ; PLL:inst4|clk_int ; 4.713 ; 4.855 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[1]      ; PLL:inst4|clk_int ; 5.492 ; 5.708 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[2]      ; PLL:inst4|clk_int ; 5.148 ; 5.333 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[3]      ; PLL:inst4|clk_int ; 4.718 ; 4.854 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[4]      ; PLL:inst4|clk_int ; 5.341 ; 5.559 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[5]      ; PLL:inst4|clk_int ; 4.876 ; 5.030 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[6]      ; PLL:inst4|clk_int ; 4.655 ; 4.822 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[7]      ; PLL:inst4|clk_int ; 4.725 ; 4.856 ; Rise       ; PLL:inst4|clk_int ;
; vga_r[*]       ; PLL:inst4|clk_int ; 6.293 ; 6.594 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[0]      ; PLL:inst4|clk_int ; 5.047 ; 5.235 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[1]      ; PLL:inst4|clk_int ; 4.805 ; 4.933 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[2]      ; PLL:inst4|clk_int ; 5.255 ; 5.528 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[3]      ; PLL:inst4|clk_int ; 4.725 ; 4.866 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[4]      ; PLL:inst4|clk_int ; 5.189 ; 5.449 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[5]      ; PLL:inst4|clk_int ; 6.293 ; 6.594 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[6]      ; PLL:inst4|clk_int ; 4.173 ; 4.266 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[7]      ; PLL:inst4|clk_int ; 4.427 ; 4.557 ; Rise       ; PLL:inst4|clk_int ;
; vsync          ; PLL:inst4|clk_int ; 5.904 ; 5.585 ; Rise       ; PLL:inst4|clk_int ;
; vga_clk        ; PLL:inst4|clk_int ;       ; 3.234 ; Fall       ; PLL:inst4|clk_int ;
+----------------+-------------------+-------+-------+------------+-------------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+----------------+-------------------+-------+-------+------------+-------------------+
; Data Port      ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+----------------+-------------------+-------+-------+------------+-------------------+
; hsync          ; PLL:inst4|clk_int ; 5.124 ; 4.911 ; Rise       ; PLL:inst4|clk_int ;
; sram_addr[*]   ; PLL:inst4|clk_int ; 3.485 ; 3.483 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[0]  ; PLL:inst4|clk_int ; 3.745 ; 3.766 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[1]  ; PLL:inst4|clk_int ; 3.689 ; 3.709 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[2]  ; PLL:inst4|clk_int ; 3.767 ; 3.795 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[3]  ; PLL:inst4|clk_int ; 3.485 ; 3.483 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[4]  ; PLL:inst4|clk_int ; 3.681 ; 3.682 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[5]  ; PLL:inst4|clk_int ; 3.787 ; 3.814 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[6]  ; PLL:inst4|clk_int ; 3.994 ; 3.972 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[7]  ; PLL:inst4|clk_int ; 4.244 ; 4.237 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[8]  ; PLL:inst4|clk_int ; 4.173 ; 4.173 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[9]  ; PLL:inst4|clk_int ; 6.139 ; 5.995 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[10] ; PLL:inst4|clk_int ; 4.418 ; 4.428 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[11] ; PLL:inst4|clk_int ; 4.844 ; 4.898 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[12] ; PLL:inst4|clk_int ; 5.899 ; 5.705 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[13] ; PLL:inst4|clk_int ; 4.842 ; 4.887 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[14] ; PLL:inst4|clk_int ; 4.996 ; 5.087 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[15] ; PLL:inst4|clk_int ; 6.507 ; 6.331 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[16] ; PLL:inst4|clk_int ; 5.329 ; 5.425 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[17] ; PLL:inst4|clk_int ; 4.536 ; 4.540 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[18] ; PLL:inst4|clk_int ; 4.568 ; 4.564 ; Rise       ; PLL:inst4|clk_int ;
; sram_lb        ; PLL:inst4|clk_int ; 3.805 ; 3.826 ; Rise       ; PLL:inst4|clk_int ;
; sram_ub        ; PLL:inst4|clk_int ; 3.692 ; 3.696 ; Rise       ; PLL:inst4|clk_int ;
; vga_b[*]       ; PLL:inst4|clk_int ; 4.176 ; 4.260 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[0]      ; PLL:inst4|clk_int ; 4.949 ; 5.142 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[1]      ; PLL:inst4|clk_int ; 5.778 ; 6.083 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[2]      ; PLL:inst4|clk_int ; 4.480 ; 4.585 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[3]      ; PLL:inst4|clk_int ; 4.858 ; 5.034 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[4]      ; PLL:inst4|clk_int ; 4.628 ; 4.768 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[5]      ; PLL:inst4|clk_int ; 4.452 ; 4.619 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[6]      ; PLL:inst4|clk_int ; 4.176 ; 4.260 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[7]      ; PLL:inst4|clk_int ; 4.499 ; 4.628 ; Rise       ; PLL:inst4|clk_int ;
; vga_blank      ; PLL:inst4|clk_int ; 6.662 ; 7.068 ; Rise       ; PLL:inst4|clk_int ;
; vga_clk        ; PLL:inst4|clk_int ; 2.977 ;       ; Rise       ; PLL:inst4|clk_int ;
; vga_g[*]       ; PLL:inst4|clk_int ; 4.482 ; 4.640 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[0]      ; PLL:inst4|clk_int ; 4.538 ; 4.673 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[1]      ; PLL:inst4|clk_int ; 5.285 ; 5.491 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[2]      ; PLL:inst4|clk_int ; 4.957 ; 5.132 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[3]      ; PLL:inst4|clk_int ; 4.542 ; 4.670 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[4]      ; PLL:inst4|clk_int ; 5.143 ; 5.350 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[5]      ; PLL:inst4|clk_int ; 4.697 ; 4.842 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[6]      ; PLL:inst4|clk_int ; 4.482 ; 4.640 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[7]      ; PLL:inst4|clk_int ; 4.551 ; 4.674 ; Rise       ; PLL:inst4|clk_int ;
; vga_r[*]       ; PLL:inst4|clk_int ; 4.020 ; 4.107 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[0]      ; PLL:inst4|clk_int ; 4.858 ; 5.036 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[1]      ; PLL:inst4|clk_int ; 4.626 ; 4.747 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[2]      ; PLL:inst4|clk_int ; 5.059 ; 5.320 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[3]      ; PLL:inst4|clk_int ; 4.549 ; 4.683 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[4]      ; PLL:inst4|clk_int ; 4.995 ; 5.242 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[5]      ; PLL:inst4|clk_int ; 6.055 ; 6.342 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[6]      ; PLL:inst4|clk_int ; 4.020 ; 4.107 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[7]      ; PLL:inst4|clk_int ; 4.264 ; 4.386 ; Rise       ; PLL:inst4|clk_int ;
; vsync          ; PLL:inst4|clk_int ; 5.681 ; 5.376 ; Rise       ; PLL:inst4|clk_int ;
; vga_clk        ; PLL:inst4|clk_int ;       ; 3.124 ; Fall       ; PLL:inst4|clk_int ;
+----------------+-------------------+-------+-------+------------+-------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+--------------------+---------+--------+----------+---------+---------------------+
; Clock              ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack   ; -1.685  ; -0.037 ; N/A      ; N/A     ; -3.000              ;
;  PLL:inst4|clk_int ; -1.685  ; 0.181  ; N/A      ; N/A     ; -1.285              ;
;  fpga_clk          ; -0.103  ; -0.037 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS    ; -63.899 ; -0.037 ; 0.0      ; 0.0     ; -76.245             ;
;  PLL:inst4|clk_int ; -63.796 ; 0.000  ; N/A      ; N/A     ; -71.960             ;
;  fpga_clk          ; -0.103  ; -0.037 ; N/A      ; N/A     ; -4.303              ;
+--------------------+---------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------+
; Setup Times                                                                         ;
+----------------+-------------------+-------+-------+------------+-------------------+
; Data Port      ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+----------------+-------------------+-------+-------+------------+-------------------+
; KEY0           ; PLL:inst4|clk_int ; 4.901 ; 5.504 ; Rise       ; PLL:inst4|clk_int ;
; sram_data[*]   ; PLL:inst4|clk_int ; 2.192 ; 2.778 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[0]  ; PLL:inst4|clk_int ; 2.104 ; 2.672 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[1]  ; PLL:inst4|clk_int ; 2.082 ; 2.591 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[2]  ; PLL:inst4|clk_int ; 1.913 ; 2.463 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[3]  ; PLL:inst4|clk_int ; 1.730 ; 2.215 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[4]  ; PLL:inst4|clk_int ; 1.461 ; 1.965 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[5]  ; PLL:inst4|clk_int ; 1.511 ; 2.026 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[6]  ; PLL:inst4|clk_int ; 2.192 ; 2.778 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[7]  ; PLL:inst4|clk_int ; 1.895 ; 2.433 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[8]  ; PLL:inst4|clk_int ; 1.718 ; 2.182 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[9]  ; PLL:inst4|clk_int ; 1.745 ; 2.227 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[10] ; PLL:inst4|clk_int ; 1.954 ; 2.390 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[11] ; PLL:inst4|clk_int ; 1.780 ; 2.266 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[12] ; PLL:inst4|clk_int ; 2.046 ; 2.520 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[13] ; PLL:inst4|clk_int ; 1.993 ; 2.503 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[14] ; PLL:inst4|clk_int ; 2.058 ; 2.627 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[15] ; PLL:inst4|clk_int ; 2.191 ; 2.767 ; Rise       ; PLL:inst4|clk_int ;
+----------------+-------------------+-------+-------+------------+-------------------+


+---------------------------------------------------------------------------------------+
; Hold Times                                                                            ;
+----------------+-------------------+--------+--------+------------+-------------------+
; Data Port      ; Clock Port        ; Rise   ; Fall   ; Clock Edge ; Clock Reference   ;
+----------------+-------------------+--------+--------+------------+-------------------+
; KEY0           ; PLL:inst4|clk_int ; -2.126 ; -3.114 ; Rise       ; PLL:inst4|clk_int ;
; sram_data[*]   ; PLL:inst4|clk_int ; -0.409 ; -1.209 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[0]  ; PLL:inst4|clk_int ; -0.734 ; -1.595 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[1]  ; PLL:inst4|clk_int ; -0.676 ; -1.519 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[2]  ; PLL:inst4|clk_int ; -0.596 ; -1.432 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[3]  ; PLL:inst4|clk_int ; -0.530 ; -1.343 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[4]  ; PLL:inst4|clk_int ; -0.409 ; -1.209 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[5]  ; PLL:inst4|clk_int ; -0.446 ; -1.259 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[6]  ; PLL:inst4|clk_int ; -0.743 ; -1.607 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[7]  ; PLL:inst4|clk_int ; -0.622 ; -1.463 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[8]  ; PLL:inst4|clk_int ; -0.511 ; -1.296 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[9]  ; PLL:inst4|clk_int ; -0.475 ; -1.276 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[10] ; PLL:inst4|clk_int ; -0.580 ; -1.374 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[11] ; PLL:inst4|clk_int ; -0.503 ; -1.305 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[12] ; PLL:inst4|clk_int ; -0.620 ; -1.432 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[13] ; PLL:inst4|clk_int ; -0.625 ; -1.448 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[14] ; PLL:inst4|clk_int ; -0.707 ; -1.563 ; Rise       ; PLL:inst4|clk_int ;
;  sram_data[15] ; PLL:inst4|clk_int ; -0.733 ; -1.588 ; Rise       ; PLL:inst4|clk_int ;
+----------------+-------------------+--------+--------+------------+-------------------+


+---------------------------------------------------------------------------------------+
; Clock to Output Times                                                                 ;
+----------------+-------------------+--------+--------+------------+-------------------+
; Data Port      ; Clock Port        ; Rise   ; Fall   ; Clock Edge ; Clock Reference   ;
+----------------+-------------------+--------+--------+------------+-------------------+
; hsync          ; PLL:inst4|clk_int ; 9.623  ; 9.605  ; Rise       ; PLL:inst4|clk_int ;
; sram_addr[*]   ; PLL:inst4|clk_int ; 14.041 ; 13.552 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[0]  ; PLL:inst4|clk_int ; 7.197  ; 7.081  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[1]  ; PLL:inst4|clk_int ; 7.104  ; 6.997  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[2]  ; PLL:inst4|clk_int ; 7.227  ; 7.149  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[3]  ; PLL:inst4|clk_int ; 6.648  ; 6.567  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[4]  ; PLL:inst4|clk_int ; 7.108  ; 6.999  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[5]  ; PLL:inst4|clk_int ; 7.309  ; 7.186  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[6]  ; PLL:inst4|clk_int ; 8.318  ; 8.218  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[7]  ; PLL:inst4|clk_int ; 9.248  ; 9.076  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[8]  ; PLL:inst4|clk_int ; 9.308  ; 9.190  ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[9]  ; PLL:inst4|clk_int ; 12.808 ; 12.390 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[10] ; PLL:inst4|clk_int ; 10.759 ; 10.592 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[11] ; PLL:inst4|clk_int ; 11.592 ; 11.462 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[12] ; PLL:inst4|clk_int ; 12.819 ; 12.355 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[13] ; PLL:inst4|clk_int ; 11.617 ; 11.466 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[14] ; PLL:inst4|clk_int ; 12.040 ; 11.882 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[15] ; PLL:inst4|clk_int ; 14.041 ; 13.552 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[16] ; PLL:inst4|clk_int ; 12.722 ; 12.479 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[17] ; PLL:inst4|clk_int ; 11.134 ; 10.937 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[18] ; PLL:inst4|clk_int ; 11.181 ; 10.985 ; Rise       ; PLL:inst4|clk_int ;
; sram_lb        ; PLL:inst4|clk_int ; 7.353  ; 7.214  ; Rise       ; PLL:inst4|clk_int ;
; sram_ub        ; PLL:inst4|clk_int ; 6.996  ; 7.103  ; Rise       ; PLL:inst4|clk_int ;
; vga_b[*]       ; PLL:inst4|clk_int ; 11.358 ; 11.384 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[0]      ; PLL:inst4|clk_int ; 9.669  ; 9.691  ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[1]      ; PLL:inst4|clk_int ; 11.358 ; 11.384 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[2]      ; PLL:inst4|clk_int ; 8.782  ; 8.691  ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[3]      ; PLL:inst4|clk_int ; 9.515  ; 9.509  ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[4]      ; PLL:inst4|clk_int ; 9.038  ; 9.010  ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[5]      ; PLL:inst4|clk_int ; 8.552  ; 8.636  ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[6]      ; PLL:inst4|clk_int ; 8.092  ; 8.087  ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[7]      ; PLL:inst4|clk_int ; 8.738  ; 8.745  ; Rise       ; PLL:inst4|clk_int ;
; vga_blank      ; PLL:inst4|clk_int ; 13.328 ; 13.155 ; Rise       ; PLL:inst4|clk_int ;
; vga_clk        ; PLL:inst4|clk_int ; 5.671  ;        ; Rise       ; PLL:inst4|clk_int ;
; vga_g[*]       ; PLL:inst4|clk_int ; 10.480 ; 10.312 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[0]      ; PLL:inst4|clk_int ; 8.838  ; 8.801  ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[1]      ; PLL:inst4|clk_int ; 10.480 ; 10.312 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[2]      ; PLL:inst4|clk_int ; 9.692  ; 9.534  ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[3]      ; PLL:inst4|clk_int ; 8.902  ; 8.843  ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[4]      ; PLL:inst4|clk_int ; 10.086 ; 9.932  ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[5]      ; PLL:inst4|clk_int ; 9.134  ; 9.026  ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[6]      ; PLL:inst4|clk_int ; 8.702  ; 8.700  ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[7]      ; PLL:inst4|clk_int ; 8.915  ; 8.839  ; Rise       ; PLL:inst4|clk_int ;
; vga_r[*]       ; PLL:inst4|clk_int ; 12.179 ; 11.885 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[0]      ; PLL:inst4|clk_int ; 9.563  ; 9.560  ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[1]      ; PLL:inst4|clk_int ; 9.115  ; 9.012  ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[2]      ; PLL:inst4|clk_int ; 9.845  ; 9.946  ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[3]      ; PLL:inst4|clk_int ; 8.937  ; 8.919  ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[4]      ; PLL:inst4|clk_int ; 9.726  ; 9.812  ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[5]      ; PLL:inst4|clk_int ; 12.179 ; 11.885 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[6]      ; PLL:inst4|clk_int ; 7.729  ; 7.723  ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[7]      ; PLL:inst4|clk_int ; 8.282  ; 8.233  ; Rise       ; PLL:inst4|clk_int ;
; vsync          ; PLL:inst4|clk_int ; 10.588 ; 10.476 ; Rise       ; PLL:inst4|clk_int ;
; vga_clk        ; PLL:inst4|clk_int ;        ; 5.652  ; Fall       ; PLL:inst4|clk_int ;
+----------------+-------------------+--------+--------+------------+-------------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+----------------+-------------------+-------+-------+------------+-------------------+
; Data Port      ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+----------------+-------------------+-------+-------+------------+-------------------+
; hsync          ; PLL:inst4|clk_int ; 5.124 ; 4.911 ; Rise       ; PLL:inst4|clk_int ;
; sram_addr[*]   ; PLL:inst4|clk_int ; 3.485 ; 3.483 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[0]  ; PLL:inst4|clk_int ; 3.745 ; 3.766 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[1]  ; PLL:inst4|clk_int ; 3.689 ; 3.709 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[2]  ; PLL:inst4|clk_int ; 3.767 ; 3.795 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[3]  ; PLL:inst4|clk_int ; 3.485 ; 3.483 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[4]  ; PLL:inst4|clk_int ; 3.681 ; 3.682 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[5]  ; PLL:inst4|clk_int ; 3.787 ; 3.814 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[6]  ; PLL:inst4|clk_int ; 3.994 ; 3.972 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[7]  ; PLL:inst4|clk_int ; 4.244 ; 4.237 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[8]  ; PLL:inst4|clk_int ; 4.173 ; 4.173 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[9]  ; PLL:inst4|clk_int ; 6.139 ; 5.995 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[10] ; PLL:inst4|clk_int ; 4.418 ; 4.428 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[11] ; PLL:inst4|clk_int ; 4.844 ; 4.898 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[12] ; PLL:inst4|clk_int ; 5.899 ; 5.705 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[13] ; PLL:inst4|clk_int ; 4.842 ; 4.887 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[14] ; PLL:inst4|clk_int ; 4.996 ; 5.087 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[15] ; PLL:inst4|clk_int ; 6.507 ; 6.331 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[16] ; PLL:inst4|clk_int ; 5.329 ; 5.425 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[17] ; PLL:inst4|clk_int ; 4.536 ; 4.540 ; Rise       ; PLL:inst4|clk_int ;
;  sram_addr[18] ; PLL:inst4|clk_int ; 4.568 ; 4.564 ; Rise       ; PLL:inst4|clk_int ;
; sram_lb        ; PLL:inst4|clk_int ; 3.805 ; 3.826 ; Rise       ; PLL:inst4|clk_int ;
; sram_ub        ; PLL:inst4|clk_int ; 3.692 ; 3.696 ; Rise       ; PLL:inst4|clk_int ;
; vga_b[*]       ; PLL:inst4|clk_int ; 4.176 ; 4.260 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[0]      ; PLL:inst4|clk_int ; 4.949 ; 5.142 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[1]      ; PLL:inst4|clk_int ; 5.778 ; 6.083 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[2]      ; PLL:inst4|clk_int ; 4.480 ; 4.585 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[3]      ; PLL:inst4|clk_int ; 4.858 ; 5.034 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[4]      ; PLL:inst4|clk_int ; 4.628 ; 4.768 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[5]      ; PLL:inst4|clk_int ; 4.452 ; 4.619 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[6]      ; PLL:inst4|clk_int ; 4.176 ; 4.260 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[7]      ; PLL:inst4|clk_int ; 4.499 ; 4.628 ; Rise       ; PLL:inst4|clk_int ;
; vga_blank      ; PLL:inst4|clk_int ; 6.662 ; 7.068 ; Rise       ; PLL:inst4|clk_int ;
; vga_clk        ; PLL:inst4|clk_int ; 2.977 ;       ; Rise       ; PLL:inst4|clk_int ;
; vga_g[*]       ; PLL:inst4|clk_int ; 4.482 ; 4.640 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[0]      ; PLL:inst4|clk_int ; 4.538 ; 4.673 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[1]      ; PLL:inst4|clk_int ; 5.285 ; 5.491 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[2]      ; PLL:inst4|clk_int ; 4.957 ; 5.132 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[3]      ; PLL:inst4|clk_int ; 4.542 ; 4.670 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[4]      ; PLL:inst4|clk_int ; 5.143 ; 5.350 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[5]      ; PLL:inst4|clk_int ; 4.697 ; 4.842 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[6]      ; PLL:inst4|clk_int ; 4.482 ; 4.640 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[7]      ; PLL:inst4|clk_int ; 4.551 ; 4.674 ; Rise       ; PLL:inst4|clk_int ;
; vga_r[*]       ; PLL:inst4|clk_int ; 4.020 ; 4.107 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[0]      ; PLL:inst4|clk_int ; 4.858 ; 5.036 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[1]      ; PLL:inst4|clk_int ; 4.626 ; 4.747 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[2]      ; PLL:inst4|clk_int ; 5.059 ; 5.320 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[3]      ; PLL:inst4|clk_int ; 4.549 ; 4.683 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[4]      ; PLL:inst4|clk_int ; 4.995 ; 5.242 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[5]      ; PLL:inst4|clk_int ; 6.055 ; 6.342 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[6]      ; PLL:inst4|clk_int ; 4.020 ; 4.107 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[7]      ; PLL:inst4|clk_int ; 4.264 ; 4.386 ; Rise       ; PLL:inst4|clk_int ;
; vsync          ; PLL:inst4|clk_int ; 5.681 ; 5.376 ; Rise       ; PLL:inst4|clk_int ;
; vga_clk        ; PLL:inst4|clk_int ;       ; 3.124 ; Fall       ; PLL:inst4|clk_int ;
+----------------+-------------------+-------+-------+------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; hsync         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vsync         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_ce       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_oe       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_lb       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_ub       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_we       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_clk       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_blank     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_sync      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG8         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX6[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX6[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX6[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX6[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX6[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX6[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX6[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX7[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX7[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX7[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX7[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX7[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX7[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX7[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[19] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[18] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[17] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[16] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[15] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[14] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[13] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[12] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[11] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[10] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[9]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[8]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[7]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[6]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[5]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[4]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[3]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[2]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_b[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_b[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_b[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_b[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_b[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_b[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_b[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_b[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_g[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_g[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_g[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_g[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_g[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_g[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_g[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_g[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_r[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_r[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_r[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_r[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_r[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_r[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_r[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_r[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; KEY0                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fpga_clk                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sram_data[9]            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sram_data[1]            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sram_data[14]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sram_data[6]            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sram_data[15]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sram_data[7]            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sram_data[8]            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sram_data[0]            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sram_data[13]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sram_data[5]            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sram_data[12]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sram_data[4]            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sram_data[11]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sram_data[3]            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sram_data[10]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sram_data[2]            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hsync         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vsync         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; sram_ce       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; sram_oe       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; sram_lb       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; sram_ub       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; sram_we       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_clk       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_blank     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_sync      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDG8         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX6[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX6[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX6[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX6[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX6[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX6[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.09 V              ; -0.012 V            ; 0.232 V                              ; 0.268 V                              ; 4.75e-09 s                  ; 3.5e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.09 V             ; -0.012 V           ; 0.232 V                             ; 0.268 V                             ; 4.75e-09 s                 ; 3.5e-09 s                  ; Yes                       ; No                        ;
; HEX6[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX7[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX7[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX7[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX7[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX7[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX7[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX7[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; sram_addr[19] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.09 V              ; -0.0117 V           ; 0.268 V                              ; 0.262 V                              ; 4.74e-09 s                  ; 3.5e-09 s                   ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.09 V             ; -0.0117 V          ; 0.268 V                             ; 0.262 V                             ; 4.74e-09 s                 ; 3.5e-09 s                  ; No                        ; No                        ;
; sram_addr[18] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; sram_addr[17] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; sram_addr[16] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; sram_addr[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.09 V              ; -0.012 V            ; 0.232 V                              ; 0.268 V                              ; 4.75e-09 s                  ; 3.5e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.09 V             ; -0.012 V           ; 0.232 V                             ; 0.268 V                             ; 4.75e-09 s                 ; 3.5e-09 s                  ; Yes                       ; No                        ;
; sram_addr[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; sram_addr[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; sram_addr[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.09 V              ; -0.0117 V           ; 0.268 V                              ; 0.262 V                              ; 4.74e-09 s                  ; 3.5e-09 s                   ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.09 V             ; -0.0117 V          ; 0.268 V                             ; 0.262 V                             ; 4.74e-09 s                 ; 3.5e-09 s                  ; No                        ; No                        ;
; sram_addr[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; sram_addr[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; sram_addr[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.09 V              ; -0.0117 V           ; 0.268 V                              ; 0.262 V                              ; 4.74e-09 s                  ; 3.5e-09 s                   ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.09 V             ; -0.0117 V          ; 0.268 V                             ; 0.262 V                             ; 4.74e-09 s                 ; 3.5e-09 s                  ; No                        ; No                        ;
; sram_addr[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; sram_addr[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; sram_addr[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; sram_addr[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; sram_addr[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; sram_addr[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; sram_addr[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; sram_addr[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; sram_addr[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_b[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_b[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_b[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_b[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_b[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_b[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_b[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_b[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_g[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_g[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_g[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_g[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_g[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_g[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_g[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_g[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_r[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_r[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_r[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_r[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_r[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_r[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_r[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_r[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.73e-09 V                   ; 3.19 V              ; -0.173 V            ; 0.152 V                              ; 0.259 V                              ; 2.79e-10 s                  ; 2.42e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.73e-09 V                  ; 3.19 V             ; -0.173 V           ; 0.152 V                             ; 0.259 V                             ; 2.79e-10 s                 ; 2.42e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hsync         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vsync         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; sram_ce       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; sram_oe       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; sram_lb       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; sram_ub       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; sram_we       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vga_clk       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vga_blank     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vga_sync      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDG8         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX6[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX6[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX6[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX6[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX6[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX6[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.08 V              ; -0.00581 V          ; 0.138 V                              ; 0.22 V                               ; 5.55e-09 s                  ; 4.38e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.9e-06 V                   ; 3.08 V             ; -0.00581 V         ; 0.138 V                             ; 0.22 V                              ; 5.55e-09 s                 ; 4.38e-09 s                 ; Yes                       ; Yes                       ;
; HEX6[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX7[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX7[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX7[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX7[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX7[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX7[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX7[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; sram_addr[19] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.08 V              ; -0.00641 V          ; 0.261 V                              ; 0.26 V                               ; 5.52e-09 s                  ; 4.36e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.28e-06 V                  ; 3.08 V             ; -0.00641 V         ; 0.261 V                             ; 0.26 V                              ; 5.52e-09 s                 ; 4.36e-09 s                 ; Yes                       ; Yes                       ;
; sram_addr[18] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; sram_addr[17] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; sram_addr[16] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; sram_addr[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.08 V              ; -0.00581 V          ; 0.138 V                              ; 0.22 V                               ; 5.55e-09 s                  ; 4.38e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.9e-06 V                   ; 3.08 V             ; -0.00581 V         ; 0.138 V                             ; 0.22 V                              ; 5.55e-09 s                 ; 4.38e-09 s                 ; Yes                       ; Yes                       ;
; sram_addr[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; sram_addr[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; sram_addr[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.08 V              ; -0.00641 V          ; 0.261 V                              ; 0.26 V                               ; 5.52e-09 s                  ; 4.36e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.28e-06 V                  ; 3.08 V             ; -0.00641 V         ; 0.261 V                             ; 0.26 V                              ; 5.52e-09 s                 ; 4.36e-09 s                 ; Yes                       ; Yes                       ;
; sram_addr[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; sram_addr[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; sram_addr[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.08 V              ; -0.00641 V          ; 0.261 V                              ; 0.26 V                               ; 5.52e-09 s                  ; 4.36e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.28e-06 V                  ; 3.08 V             ; -0.00641 V         ; 0.261 V                             ; 0.26 V                              ; 5.52e-09 s                 ; 4.36e-09 s                 ; Yes                       ; Yes                       ;
; sram_addr[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; sram_addr[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; sram_addr[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; sram_addr[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; sram_addr[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; sram_addr[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; sram_addr[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; sram_addr[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; sram_addr[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vga_b[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vga_b[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vga_b[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vga_b[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vga_b[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vga_b[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vga_b[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vga_b[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vga_g[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vga_g[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vga_g[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vga_g[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vga_g[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vga_g[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vga_g[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vga_g[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vga_r[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vga_r[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vga_r[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vga_r[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vga_r[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vga_r[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vga_r[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vga_r[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.54e-07 V                   ; 3.14 V              ; -0.115 V            ; 0.146 V                              ; 0.141 V                              ; 3.07e-10 s                  ; 3.95e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 6.54e-07 V                  ; 3.14 V             ; -0.115 V           ; 0.146 V                             ; 0.141 V                             ; 3.07e-10 s                 ; 3.95e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hsync         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vsync         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sram_ce       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sram_oe       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sram_lb       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sram_ub       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; sram_we       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_clk       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_blank     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_sync      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDG8         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX6[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX6[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX6[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX6[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX6[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX6[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; HEX6[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX7[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX7[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX7[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX7[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX7[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX7[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX7[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sram_addr[19] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; sram_addr[18] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sram_addr[17] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sram_addr[16] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sram_addr[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; sram_addr[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; sram_addr[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; sram_addr[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; sram_addr[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; sram_addr[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; sram_addr[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; sram_addr[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sram_addr[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; sram_addr[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; sram_addr[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sram_addr[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; sram_addr[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sram_addr[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sram_addr[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sram_addr[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_b[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_b[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_b[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_b[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_b[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_b[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_b[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_b[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_g[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_g[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_g[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_g[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_g[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_g[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_g[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_g[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_r[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_r[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_r[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_r[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_r[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_r[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_r[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_r[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.258 V            ; 0.41 V                               ; 0.318 V                              ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.258 V           ; 0.41 V                              ; 0.318 V                             ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------+
; Setup Transfers                                                                   ;
+-------------------+-------------------+----------+----------+----------+----------+
; From Clock        ; To Clock          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------+-------------------+----------+----------+----------+----------+
; PLL:inst4|clk_int ; fpga_clk          ; 1        ; 1        ; 0        ; 0        ;
; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 488      ; 0        ; 0        ; 0        ;
+-------------------+-------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Hold Transfers                                                                    ;
+-------------------+-------------------+----------+----------+----------+----------+
; From Clock        ; To Clock          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------+-------------------+----------+----------+----------+----------+
; PLL:inst4|clk_int ; fpga_clk          ; 1        ; 1        ; 0        ; 0        ;
; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 488      ; 0        ; 0        ; 0        ;
+-------------------+-------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 72    ; 72   ;
; Unconstrained Output Ports      ; 49    ; 49   ;
; Unconstrained Output Port Paths ; 157   ; 157  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1.33 SJ Full Version
    Info: Processing started: Mon Dec 11 14:27:38 2017
Info: Command: quartus_sta VGA_contr -c VGA_contr
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'VGA_contr.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name PLL:inst4|clk_int PLL:inst4|clk_int
    Info (332105): create_clock -period 1.000 -name fpga_clk fpga_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.685
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.685       -63.796 PLL:inst4|clk_int 
    Info (332119):    -0.103        -0.103 fpga_clk 
Info (332146): Worst-case hold slack is -0.012
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.012        -0.012 fpga_clk 
    Info (332119):     0.402         0.000 PLL:inst4|clk_int 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000        -4.285 fpga_clk 
    Info (332119):    -1.285       -71.960 PLL:inst4|clk_int 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423       -52.645 PLL:inst4|clk_int 
    Info (332119):    -0.028        -0.028 fpga_clk 
Info (332146): Worst-case hold slack is -0.037
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.037        -0.037 fpga_clk 
    Info (332119):     0.354         0.000 PLL:inst4|clk_int 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000        -4.285 fpga_clk 
    Info (332119):    -1.285       -71.960 PLL:inst4|clk_int 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.351
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.351        -6.970 PLL:inst4|clk_int 
    Info (332119):     0.179         0.000 fpga_clk 
Info (332146): Worst-case hold slack is 0.004
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.004         0.000 fpga_clk 
    Info (332119):     0.181         0.000 PLL:inst4|clk_int 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000        -4.303 fpga_clk 
    Info (332119):    -1.000       -56.000 PLL:inst4|clk_int 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 548 megabytes
    Info: Processing ended: Mon Dec 11 14:28:15 2017
    Info: Elapsed time: 00:00:37
    Info: Total CPU time (on all processors): 00:00:05


