Analysis & Synthesis report for CSC343_Single_Cycle_CPU
Fri Apr 17 16:05:20 2015
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. User-Specified and Inferred Latches
  9. General Register Statistics
 10. Multiplexer Restructuring Statistics (Restructuring Performed)
 11. Port Connectivity Checks: "16x16_register:inst|SRAM16:inst15|SRAM:s16_s0|Positive_Dff:s0|D_latch:p_dff0"
 12. Port Connectivity Checks: "16x16_register:inst|SRAM16:inst15|SRAM:s16_s0|Positive_Dff:s0"
 13. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                      ;
+------------------------------------+----------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Fri Apr 17 16:05:20 2015        ;
; Quartus II Version                 ; 9.1 Build 350 03/24/2010 SP 2 SJ Web Edition ;
; Revision Name                      ; CSC343_Single_Cycle_CPU                      ;
; Top-level Entity Name              ; Single_Cycle_CPU                             ;
; Family                             ; Cyclone II                                   ;
; Total logic elements               ; 1,103                                        ;
;     Total combinational functions  ; 1,103                                        ;
;     Dedicated logic registers      ; 0                                            ;
; Total registers                    ; 0                                            ;
; Total pins                         ; 47                                           ;
; Total virtual pins                 ; 0                                            ;
; Total memory bits                  ; 0                                            ;
; Embedded Multiplier 9-bit elements ; 0                                            ;
; Total PLLs                         ; 0                                            ;
+------------------------------------+----------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                             ;
+----------------------------------------------------------------------------+--------------------+-------------------------+
; Option                                                                     ; Setting            ; Default Value           ;
+----------------------------------------------------------------------------+--------------------+-------------------------+
; Device                                                                     ; EP2C35F672C6       ;                         ;
; Top-level entity name                                                      ; Single_Cycle_CPU   ; CSC343_Single_Cycle_CPU ;
; Family name                                                                ; Cyclone II         ; Stratix II              ;
; Use Generated Physical Constraints File                                    ; Off                ;                         ;
; Use smart compilation                                                      ; Off                ; Off                     ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                      ;
; Enable compact report table                                                ; Off                ; Off                     ;
; Restructure Multiplexers                                                   ; Auto               ; Auto                    ;
; Create Debugging Nodes for IP Cores                                        ; Off                ; Off                     ;
; Preserve fewer node names                                                  ; On                 ; On                      ;
; Disable OpenCore Plus hardware evaluation                                  ; Off                ; Off                     ;
; Verilog Version                                                            ; Verilog_2001       ; Verilog_2001            ;
; VHDL Version                                                               ; VHDL_1993          ; VHDL_1993               ;
; State Machine Processing                                                   ; Auto               ; Auto                    ;
; Safe State Machine                                                         ; Off                ; Off                     ;
; Extract Verilog State Machines                                             ; On                 ; On                      ;
; Extract VHDL State Machines                                                ; On                 ; On                      ;
; Ignore Verilog initial constructs                                          ; Off                ; Off                     ;
; Iteration limit for constant Verilog loops                                 ; 5000               ; 5000                    ;
; Iteration limit for non-constant Verilog loops                             ; 250                ; 250                     ;
; Add Pass-Through Logic to Inferred RAMs                                    ; On                 ; On                      ;
; Parallel Synthesis                                                         ; On                 ; On                      ;
; DSP Block Balancing                                                        ; Auto               ; Auto                    ;
; NOT Gate Push-Back                                                         ; On                 ; On                      ;
; Power-Up Don't Care                                                        ; On                 ; On                      ;
; Remove Redundant Logic Cells                                               ; Off                ; Off                     ;
; Remove Duplicate Registers                                                 ; On                 ; On                      ;
; Ignore CARRY Buffers                                                       ; Off                ; Off                     ;
; Ignore CASCADE Buffers                                                     ; Off                ; Off                     ;
; Ignore GLOBAL Buffers                                                      ; Off                ; Off                     ;
; Ignore ROW GLOBAL Buffers                                                  ; Off                ; Off                     ;
; Ignore LCELL Buffers                                                       ; Off                ; Off                     ;
; Ignore SOFT Buffers                                                        ; On                 ; On                      ;
; Limit AHDL Integers to 32 Bits                                             ; Off                ; Off                     ;
; Optimization Technique                                                     ; Balanced           ; Balanced                ;
; Carry Chain Length                                                         ; 70                 ; 70                      ;
; Auto Carry Chains                                                          ; On                 ; On                      ;
; Auto Open-Drain Pins                                                       ; On                 ; On                      ;
; Perform WYSIWYG Primitive Resynthesis                                      ; Off                ; Off                     ;
; Auto ROM Replacement                                                       ; On                 ; On                      ;
; Auto RAM Replacement                                                       ; On                 ; On                      ;
; Auto Shift Register Replacement                                            ; Auto               ; Auto                    ;
; Auto Clock Enable Replacement                                              ; On                 ; On                      ;
; Strict RAM Replacement                                                     ; Off                ; Off                     ;
; Allow Synchronous Control Signals                                          ; On                 ; On                      ;
; Force Use of Synchronous Clear Signals                                     ; Off                ; Off                     ;
; Auto RAM to Logic Cell Conversion                                          ; Off                ; Off                     ;
; Auto Resource Sharing                                                      ; Off                ; Off                     ;
; Allow Any RAM Size For Recognition                                         ; Off                ; Off                     ;
; Allow Any ROM Size For Recognition                                         ; Off                ; Off                     ;
; Allow Any Shift Register Size For Recognition                              ; Off                ; Off                     ;
; Use LogicLock Constraints during Resource Balancing                        ; On                 ; On                      ;
; Ignore translate_off and synthesis_off directives                          ; Off                ; Off                     ;
; Timing-Driven Synthesis                                                    ; Off                ; Off                     ;
; Show Parameter Settings Tables in Synthesis Report                         ; On                 ; On                      ;
; Ignore Maximum Fan-Out Assignments                                         ; Off                ; Off                     ;
; Synchronization Register Chain Length                                      ; 2                  ; 2                       ;
; PowerPlay Power Optimization                                               ; Normal compilation ; Normal compilation      ;
; HDL message level                                                          ; Level2             ; Level2                  ;
; Suppress Register Optimization Related Messages                            ; Off                ; Off                     ;
; Number of Removed Registers Reported in Synthesis Report                   ; 5000               ; 5000                    ;
; Number of Inverted Registers Reported in Synthesis Report                  ; 100                ; 100                     ;
; Clock MUX Protection                                                       ; On                 ; On                      ;
; Auto Gated Clock Conversion                                                ; Off                ; Off                     ;
; Block Design Naming                                                        ; Auto               ; Auto                    ;
; SDC constraint protection                                                  ; Off                ; Off                     ;
; Synthesis Effort                                                           ; Auto               ; Auto                    ;
; Shift Register Replacement - Allow Asynchronous Clear Signal               ; On                 ; On                      ;
; Analysis & Synthesis Message Level                                         ; Medium             ; Medium                  ;
; Disable Register Merging Across Hierarchies                                ; Auto               ; Auto                    ;
; Resource Aware Inference For Block RAM                                     ; On                 ; On                      ;
+----------------------------------------------------------------------------+--------------------+-------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                                 ;
+----------------------------------+-----------------+------------------------------------+----------------------------------------------------------------------------------------------+
; File Name with User-Entered Path ; Used in Netlist ; File Type                          ; File Name with Absolute Path                                                                 ;
+----------------------------------+-----------------+------------------------------------+----------------------------------------------------------------------------------------------+
; D_latch.vhd                      ; yes             ; User VHDL File                     ; C:/Users/Stefan/Documents/CCNY CSc 343/Lab5 CPU/CSC343_Single_Cycle_CPU/D_latch.vhd          ;
; Dec_7seg.vhd                     ; yes             ; User VHDL File                     ; C:/Users/Stefan/Documents/CCNY CSc 343/Lab5 CPU/CSC343_Single_Cycle_CPU/Dec_7seg.vhd         ;
; Positive_Dff.vhd                 ; yes             ; User VHDL File                     ; C:/Users/Stefan/Documents/CCNY CSc 343/Lab5 CPU/CSC343_Single_Cycle_CPU/Positive_Dff.vhd     ;
; SRAM.vhd                         ; yes             ; User VHDL File                     ; C:/Users/Stefan/Documents/CCNY CSc 343/Lab5 CPU/CSC343_Single_Cycle_CPU/SRAM.vhd             ;
; SRAM16.vhd                       ; yes             ; User VHDL File                     ; C:/Users/Stefan/Documents/CCNY CSc 343/Lab5 CPU/CSC343_Single_Cycle_CPU/SRAM16.vhd           ;
; decode4to16.vhd                  ; yes             ; User VHDL File                     ; C:/Users/Stefan/Documents/CCNY CSc 343/Lab5 CPU/CSC343_Single_Cycle_CPU/decode4to16.vhd      ;
; bit_adder.vhd                    ; yes             ; User VHDL File                     ; C:/Users/Stefan/Documents/CCNY CSc 343/Lab5 CPU/CSC343_Single_Cycle_CPU/bit_adder.vhd        ;
; adder2.vhd                       ; yes             ; User VHDL File                     ; C:/Users/Stefan/Documents/CCNY CSc 343/Lab5 CPU/CSC343_Single_Cycle_CPU/adder2.vhd           ;
; addsub16.vhd                     ; yes             ; User VHDL File                     ; C:/Users/Stefan/Documents/CCNY CSc 343/Lab5 CPU/CSC343_Single_Cycle_CPU/addsub16.vhd         ;
; zero_extend.vhd                  ; yes             ; User VHDL File                     ; C:/Users/Stefan/Documents/CCNY CSc 343/Lab5 CPU/CSC343_Single_Cycle_CPU/zero_extend.vhd      ;
; opcode.vhd                       ; yes             ; User VHDL File                     ; C:/Users/Stefan/Documents/CCNY CSc 343/Lab5 CPU/CSC343_Single_Cycle_CPU/opcode.vhd           ;
; 16x16_register.bdf               ; yes             ; User Block Diagram/Schematic File  ; C:/Users/Stefan/Documents/CCNY CSc 343/Lab5 CPU/CSC343_Single_Cycle_CPU/16x16_register.bdf   ;
; Single_Cycle_CPU.bdf             ; yes             ; User Block Diagram/Schematic File  ; C:/Users/Stefan/Documents/CCNY CSc 343/Lab5 CPU/CSC343_Single_Cycle_CPU/Single_Cycle_CPU.bdf ;
; mux.vhd                          ; yes             ; User VHDL File                     ; C:/Users/Stefan/Documents/CCNY CSc 343/Lab5 CPU/CSC343_Single_Cycle_CPU/mux.vhd              ;
+----------------------------------+-----------------+------------------------------------+----------------------------------------------------------------------------------------------+


+-----------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary         ;
+---------------------------------------------+-------+
; Resource                                    ; Usage ;
+---------------------------------------------+-------+
; Estimated Total logic elements              ; 1,103 ;
;                                             ;       ;
; Total combinational functions               ; 1103  ;
; Logic element usage by number of LUT inputs ;       ;
;     -- 4 input functions                    ; 557   ;
;     -- 3 input functions                    ; 515   ;
;     -- <=2 input functions                  ; 31    ;
;                                             ;       ;
; Logic elements by mode                      ;       ;
;     -- normal mode                          ; 1103  ;
;     -- arithmetic mode                      ; 0     ;
;                                             ;       ;
; Total registers                             ; 0     ;
;     -- Dedicated logic registers            ; 0     ;
;     -- I/O registers                        ; 0     ;
;                                             ;       ;
; I/O pins                                    ; 47    ;
; Maximum fan-out node                        ; Rw[2] ;
; Maximum fan-out                             ; 76    ;
; Total fan-out                               ; 3865  ;
; Average fan-out                             ; 3.36  ;
+---------------------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                          ;
+---------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+-------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node      ; LC Combinationals ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                             ; Library Name ;
+---------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+-------------------------------------------------------------------------------------------------+--------------+
; |Single_Cycle_CPU               ; 1103 (0)          ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 47   ; 0            ; |Single_Cycle_CPU                                                                               ; work         ;
;    |16x16_register:inst|        ; 1019 (475)        ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst                                                           ;              ;
;       |SRAM16:inst10|           ; 32 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10                                             ; work         ;
;          |SRAM:s16_s0|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s0                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s0|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s0|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s0|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s10|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s10                                ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s10|Positive_Dff:s0                ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s10|Positive_Dff:s0|D_latch:p_dff0 ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s10|Positive_Dff:s0|D_latch:p_dff1 ; work         ;
;          |SRAM:s16_s11|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s11                                ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s11|Positive_Dff:s0                ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s11|Positive_Dff:s0|D_latch:p_dff0 ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s11|Positive_Dff:s0|D_latch:p_dff1 ; work         ;
;          |SRAM:s16_s12|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s12                                ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s12|Positive_Dff:s0                ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s12|Positive_Dff:s0|D_latch:p_dff0 ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s12|Positive_Dff:s0|D_latch:p_dff1 ; work         ;
;          |SRAM:s16_s13|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s13                                ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s13|Positive_Dff:s0                ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s13|Positive_Dff:s0|D_latch:p_dff0 ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s13|Positive_Dff:s0|D_latch:p_dff1 ; work         ;
;          |SRAM:s16_s14|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s14                                ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s14|Positive_Dff:s0                ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s14|Positive_Dff:s0|D_latch:p_dff0 ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s14|Positive_Dff:s0|D_latch:p_dff1 ; work         ;
;          |SRAM:s16_s15|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s15                                ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s15|Positive_Dff:s0                ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s15|Positive_Dff:s0|D_latch:p_dff0 ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s15|Positive_Dff:s0|D_latch:p_dff1 ; work         ;
;          |SRAM:s16_s1|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s1                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s1|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s1|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s1|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s2|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s2                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s2|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s2|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s2|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s3|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s3                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s3|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s3|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s3|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s4|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s4                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s4|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s4|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s4|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s5|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s5                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s5|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s5|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s5|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s6|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s6                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s6|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s6|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s6|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s7|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s7                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s7|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s7|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s7|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s8|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s8                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s8|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s8|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s8|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s9|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s9                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s9|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s9|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst10|SRAM:s16_s9|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;       |SRAM16:inst11|           ; 32 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11                                             ; work         ;
;          |SRAM:s16_s0|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s0                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s0|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s0|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s0|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s10|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s10                                ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s10|Positive_Dff:s0                ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s10|Positive_Dff:s0|D_latch:p_dff0 ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s10|Positive_Dff:s0|D_latch:p_dff1 ; work         ;
;          |SRAM:s16_s11|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s11                                ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s11|Positive_Dff:s0                ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s11|Positive_Dff:s0|D_latch:p_dff0 ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s11|Positive_Dff:s0|D_latch:p_dff1 ; work         ;
;          |SRAM:s16_s12|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s12                                ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s12|Positive_Dff:s0                ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s12|Positive_Dff:s0|D_latch:p_dff0 ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s12|Positive_Dff:s0|D_latch:p_dff1 ; work         ;
;          |SRAM:s16_s13|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s13                                ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s13|Positive_Dff:s0                ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s13|Positive_Dff:s0|D_latch:p_dff0 ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s13|Positive_Dff:s0|D_latch:p_dff1 ; work         ;
;          |SRAM:s16_s14|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s14                                ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s14|Positive_Dff:s0                ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s14|Positive_Dff:s0|D_latch:p_dff0 ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s14|Positive_Dff:s0|D_latch:p_dff1 ; work         ;
;          |SRAM:s16_s15|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s15                                ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s15|Positive_Dff:s0                ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s15|Positive_Dff:s0|D_latch:p_dff0 ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s15|Positive_Dff:s0|D_latch:p_dff1 ; work         ;
;          |SRAM:s16_s1|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s1                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s1|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s1|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s1|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s2|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s2                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s2|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s2|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s2|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s3|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s3                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s3|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s3|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s3|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s4|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s4                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s4|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s4|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s4|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s5|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s5                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s5|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s5|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s5|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s6|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s6                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s6|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s6|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s6|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s7|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s7                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s7|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s7|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s7|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s8|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s8                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s8|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s8|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s8|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s9|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s9                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s9|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s9|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst11|SRAM:s16_s9|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;       |SRAM16:inst12|           ; 32 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12                                             ; work         ;
;          |SRAM:s16_s0|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s0                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s0|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s0|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s0|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s10|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s10                                ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s10|Positive_Dff:s0                ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s10|Positive_Dff:s0|D_latch:p_dff0 ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s10|Positive_Dff:s0|D_latch:p_dff1 ; work         ;
;          |SRAM:s16_s11|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s11                                ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s11|Positive_Dff:s0                ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s11|Positive_Dff:s0|D_latch:p_dff0 ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s11|Positive_Dff:s0|D_latch:p_dff1 ; work         ;
;          |SRAM:s16_s12|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s12                                ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s12|Positive_Dff:s0                ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s12|Positive_Dff:s0|D_latch:p_dff0 ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s12|Positive_Dff:s0|D_latch:p_dff1 ; work         ;
;          |SRAM:s16_s13|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s13                                ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s13|Positive_Dff:s0                ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s13|Positive_Dff:s0|D_latch:p_dff0 ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s13|Positive_Dff:s0|D_latch:p_dff1 ; work         ;
;          |SRAM:s16_s14|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s14                                ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s14|Positive_Dff:s0                ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s14|Positive_Dff:s0|D_latch:p_dff0 ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s14|Positive_Dff:s0|D_latch:p_dff1 ; work         ;
;          |SRAM:s16_s15|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s15                                ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s15|Positive_Dff:s0                ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s15|Positive_Dff:s0|D_latch:p_dff0 ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s15|Positive_Dff:s0|D_latch:p_dff1 ; work         ;
;          |SRAM:s16_s1|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s1                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s1|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s1|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s1|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s2|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s2                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s2|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s2|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s2|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s3|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s3                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s3|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s3|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s3|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s4|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s4                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s4|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s4|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s4|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s5|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s5                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s5|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s5|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s5|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s6|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s6                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s6|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s6|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s6|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s7|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s7                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s7|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s7|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s7|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s8|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s8                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s8|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s8|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s8|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s9|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s9                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s9|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s9|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst12|SRAM:s16_s9|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;       |SRAM16:inst13|           ; 32 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13                                             ; work         ;
;          |SRAM:s16_s0|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s0                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s0|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s0|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s0|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s10|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s10                                ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s10|Positive_Dff:s0                ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s10|Positive_Dff:s0|D_latch:p_dff0 ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s10|Positive_Dff:s0|D_latch:p_dff1 ; work         ;
;          |SRAM:s16_s11|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s11                                ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s11|Positive_Dff:s0                ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s11|Positive_Dff:s0|D_latch:p_dff0 ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s11|Positive_Dff:s0|D_latch:p_dff1 ; work         ;
;          |SRAM:s16_s12|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s12                                ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s12|Positive_Dff:s0                ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s12|Positive_Dff:s0|D_latch:p_dff0 ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s12|Positive_Dff:s0|D_latch:p_dff1 ; work         ;
;          |SRAM:s16_s13|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s13                                ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s13|Positive_Dff:s0                ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s13|Positive_Dff:s0|D_latch:p_dff0 ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s13|Positive_Dff:s0|D_latch:p_dff1 ; work         ;
;          |SRAM:s16_s14|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s14                                ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s14|Positive_Dff:s0                ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s14|Positive_Dff:s0|D_latch:p_dff0 ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s14|Positive_Dff:s0|D_latch:p_dff1 ; work         ;
;          |SRAM:s16_s15|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s15                                ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s15|Positive_Dff:s0                ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s15|Positive_Dff:s0|D_latch:p_dff0 ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s15|Positive_Dff:s0|D_latch:p_dff1 ; work         ;
;          |SRAM:s16_s1|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s1                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s1|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s1|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s1|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s2|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s2                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s2|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s2|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s2|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s3|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s3                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s3|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s3|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s3|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s4|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s4                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s4|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s4|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s4|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s5|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s5                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s5|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s5|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s5|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s6|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s6                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s6|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s6|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s6|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s7|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s7                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s7|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s7|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s7|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s8|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s8                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s8|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s8|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s8|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s9|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s9                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s9|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s9|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst13|SRAM:s16_s9|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;       |SRAM16:inst14|           ; 32 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14                                             ; work         ;
;          |SRAM:s16_s0|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s0                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s0|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s0|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s0|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s10|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s10                                ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s10|Positive_Dff:s0                ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s10|Positive_Dff:s0|D_latch:p_dff0 ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s10|Positive_Dff:s0|D_latch:p_dff1 ; work         ;
;          |SRAM:s16_s11|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s11                                ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s11|Positive_Dff:s0                ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s11|Positive_Dff:s0|D_latch:p_dff0 ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s11|Positive_Dff:s0|D_latch:p_dff1 ; work         ;
;          |SRAM:s16_s12|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s12                                ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s12|Positive_Dff:s0                ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s12|Positive_Dff:s0|D_latch:p_dff0 ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s12|Positive_Dff:s0|D_latch:p_dff1 ; work         ;
;          |SRAM:s16_s13|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s13                                ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s13|Positive_Dff:s0                ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s13|Positive_Dff:s0|D_latch:p_dff0 ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s13|Positive_Dff:s0|D_latch:p_dff1 ; work         ;
;          |SRAM:s16_s14|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s14                                ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s14|Positive_Dff:s0                ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s14|Positive_Dff:s0|D_latch:p_dff0 ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s14|Positive_Dff:s0|D_latch:p_dff1 ; work         ;
;          |SRAM:s16_s15|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s15                                ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s15|Positive_Dff:s0                ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s15|Positive_Dff:s0|D_latch:p_dff0 ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s15|Positive_Dff:s0|D_latch:p_dff1 ; work         ;
;          |SRAM:s16_s1|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s1                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s1|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s1|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s1|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s2|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s2                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s2|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s2|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s2|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s3|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s3                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s3|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s3|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s3|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s4|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s4                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s4|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s4|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s4|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s5|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s5                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s5|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s5|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s5|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s6|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s6                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s6|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s6|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s6|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s7|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s7                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s7|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s7|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s7|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s8|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s8                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s8|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s8|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s8|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s9|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s9                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s9|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s9|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst14|SRAM:s16_s9|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;       |SRAM16:inst15|           ; 32 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15                                             ;              ;
;          |SRAM:s16_s0|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s0                                 ;              ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s0|Positive_Dff:s0                 ;              ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s0|Positive_Dff:s0|D_latch:p_dff0  ;              ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s0|Positive_Dff:s0|D_latch:p_dff1  ;              ;
;          |SRAM:s16_s10|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s10                                ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s10|Positive_Dff:s0                ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s10|Positive_Dff:s0|D_latch:p_dff0 ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s10|Positive_Dff:s0|D_latch:p_dff1 ; work         ;
;          |SRAM:s16_s11|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s11                                ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s11|Positive_Dff:s0                ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s11|Positive_Dff:s0|D_latch:p_dff0 ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s11|Positive_Dff:s0|D_latch:p_dff1 ; work         ;
;          |SRAM:s16_s12|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s12                                ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s12|Positive_Dff:s0                ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s12|Positive_Dff:s0|D_latch:p_dff0 ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s12|Positive_Dff:s0|D_latch:p_dff1 ; work         ;
;          |SRAM:s16_s13|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s13                                ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s13|Positive_Dff:s0                ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s13|Positive_Dff:s0|D_latch:p_dff0 ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s13|Positive_Dff:s0|D_latch:p_dff1 ; work         ;
;          |SRAM:s16_s14|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s14                                ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s14|Positive_Dff:s0                ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s14|Positive_Dff:s0|D_latch:p_dff0 ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s14|Positive_Dff:s0|D_latch:p_dff1 ; work         ;
;          |SRAM:s16_s15|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s15                                ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s15|Positive_Dff:s0                ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s15|Positive_Dff:s0|D_latch:p_dff0 ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s15|Positive_Dff:s0|D_latch:p_dff1 ; work         ;
;          |SRAM:s16_s1|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s1                                 ;              ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s1|Positive_Dff:s0                 ;              ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s1|Positive_Dff:s0|D_latch:p_dff0  ;              ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s1|Positive_Dff:s0|D_latch:p_dff1  ;              ;
;          |SRAM:s16_s2|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s2                                 ;              ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s2|Positive_Dff:s0                 ;              ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s2|Positive_Dff:s0|D_latch:p_dff0  ;              ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s2|Positive_Dff:s0|D_latch:p_dff1  ;              ;
;          |SRAM:s16_s3|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s3                                 ;              ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s3|Positive_Dff:s0                 ;              ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s3|Positive_Dff:s0|D_latch:p_dff0  ;              ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s3|Positive_Dff:s0|D_latch:p_dff1  ;              ;
;          |SRAM:s16_s4|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s4                                 ;              ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s4|Positive_Dff:s0                 ;              ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s4|Positive_Dff:s0|D_latch:p_dff0  ;              ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s4|Positive_Dff:s0|D_latch:p_dff1  ;              ;
;          |SRAM:s16_s5|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s5                                 ;              ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s5|Positive_Dff:s0                 ;              ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s5|Positive_Dff:s0|D_latch:p_dff0  ;              ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s5|Positive_Dff:s0|D_latch:p_dff1  ;              ;
;          |SRAM:s16_s6|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s6                                 ;              ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s6|Positive_Dff:s0                 ;              ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s6|Positive_Dff:s0|D_latch:p_dff0  ;              ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s6|Positive_Dff:s0|D_latch:p_dff1  ;              ;
;          |SRAM:s16_s7|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s7                                 ;              ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s7|Positive_Dff:s0                 ;              ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s7|Positive_Dff:s0|D_latch:p_dff0  ;              ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s7|Positive_Dff:s0|D_latch:p_dff1  ;              ;
;          |SRAM:s16_s8|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s8                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s8|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s8|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s8|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s9|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s9                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s9|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s9|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst15|SRAM:s16_s9|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;       |SRAM16:inst1|            ; 32 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1                                              ; work         ;
;          |SRAM:s16_s0|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s0                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s0|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s0|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s0|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s10|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s10                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s10|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s10|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s10|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s11|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s11                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s11|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s11|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s11|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s12|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s12                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s12|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s12|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s12|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s13|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s13                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s13|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s13|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s13|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s14|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s14                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s14|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s14|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s14|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s15|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s15                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s15|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s15|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s15|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s1|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s1                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s1|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s1|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s1|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s2|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s2                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s2|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s2|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s2|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s3|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s3                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s3|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s3|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s3|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s4|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s4                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s4|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s4|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s4|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s5|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s5                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s5|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s5|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s5|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s6|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s6                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s6|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s6|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s6|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s7|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s7                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s7|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s7|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s7|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s8|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s8                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s8|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s8|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s8|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s9|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s9                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s9|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s9|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst1|SRAM:s16_s9|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;       |SRAM16:inst2|            ; 32 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2                                              ; work         ;
;          |SRAM:s16_s0|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s0                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s0|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s0|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s0|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s10|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s10                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s10|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s10|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s10|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s11|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s11                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s11|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s11|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s11|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s12|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s12                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s12|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s12|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s12|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s13|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s13                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s13|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s13|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s13|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s14|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s14                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s14|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s14|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s14|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s15|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s15                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s15|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s15|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s15|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s1|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s1                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s1|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s1|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s1|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s2|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s2                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s2|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s2|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s2|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s3|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s3                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s3|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s3|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s3|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s4|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s4                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s4|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s4|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s4|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s5|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s5                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s5|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s5|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s5|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s6|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s6                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s6|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s6|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s6|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s7|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s7                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s7|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s7|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s7|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s8|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s8                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s8|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s8|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s8|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s9|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s9                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s9|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s9|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst2|SRAM:s16_s9|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;       |SRAM16:inst3|            ; 32 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3                                              ; work         ;
;          |SRAM:s16_s0|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s0                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s0|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s0|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s0|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s10|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s10                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s10|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s10|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s10|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s11|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s11                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s11|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s11|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s11|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s12|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s12                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s12|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s12|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s12|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s13|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s13                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s13|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s13|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s13|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s14|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s14                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s14|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s14|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s14|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s15|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s15                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s15|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s15|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s15|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s1|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s1                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s1|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s1|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s1|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s2|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s2                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s2|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s2|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s2|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s3|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s3                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s3|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s3|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s3|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s4|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s4                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s4|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s4|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s4|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s5|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s5                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s5|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s5|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s5|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s6|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s6                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s6|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s6|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s6|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s7|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s7                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s7|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s7|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s7|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s8|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s8                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s8|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s8|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s8|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s9|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s9                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s9|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s9|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst3|SRAM:s16_s9|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;       |SRAM16:inst4|            ; 32 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4                                              ; work         ;
;          |SRAM:s16_s0|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s0                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s0|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s0|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s0|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s10|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s10                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s10|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s10|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s10|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s11|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s11                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s11|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s11|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s11|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s12|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s12                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s12|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s12|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s12|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s13|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s13                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s13|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s13|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s13|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s14|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s14                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s14|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s14|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s14|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s15|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s15                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s15|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s15|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s15|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s1|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s1                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s1|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s1|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s1|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s2|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s2                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s2|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s2|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s2|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s3|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s3                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s3|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s3|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s3|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s4|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s4                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s4|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s4|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s4|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s5|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s5                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s5|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s5|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s5|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s6|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s6                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s6|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s6|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s6|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s7|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s7                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s7|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s7|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s7|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s8|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s8                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s8|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s8|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s8|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s9|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s9                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s9|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s9|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst4|SRAM:s16_s9|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;       |SRAM16:inst5|            ; 32 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5                                              ; work         ;
;          |SRAM:s16_s0|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s0                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s0|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s0|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s0|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s10|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s10                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s10|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s10|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s10|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s11|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s11                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s11|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s11|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s11|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s12|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s12                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s12|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s12|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s12|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s13|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s13                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s13|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s13|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s13|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s14|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s14                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s14|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s14|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s14|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s15|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s15                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s15|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s15|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s15|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s1|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s1                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s1|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s1|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s1|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s2|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s2                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s2|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s2|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s2|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s3|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s3                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s3|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s3|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s3|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s4|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s4                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s4|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s4|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s4|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s5|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s5                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s5|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s5|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s5|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s6|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s6                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s6|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s6|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s6|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s7|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s7                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s7|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s7|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s7|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s8|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s8                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s8|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s8|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s8|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s9|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s9                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s9|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s9|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst5|SRAM:s16_s9|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;       |SRAM16:inst6|            ; 32 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6                                              ; work         ;
;          |SRAM:s16_s0|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s0                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s0|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s0|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s0|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s10|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s10                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s10|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s10|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s10|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s11|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s11                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s11|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s11|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s11|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s12|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s12                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s12|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s12|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s12|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s13|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s13                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s13|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s13|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s13|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s14|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s14                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s14|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s14|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s14|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s15|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s15                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s15|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s15|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s15|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s1|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s1                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s1|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s1|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s1|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s2|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s2                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s2|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s2|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s2|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s3|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s3                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s3|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s3|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s3|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s4|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s4                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s4|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s4|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s4|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s5|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s5                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s5|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s5|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s5|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s6|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s6                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s6|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s6|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s6|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s7|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s7                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s7|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s7|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s7|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s8|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s8                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s8|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s8|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s8|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s9|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s9                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s9|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s9|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst6|SRAM:s16_s9|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;       |SRAM16:inst7|            ; 32 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7                                              ; work         ;
;          |SRAM:s16_s0|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s0                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s0|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s0|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s0|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s10|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s10                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s10|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s10|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s10|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s11|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s11                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s11|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s11|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s11|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s12|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s12                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s12|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s12|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s12|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s13|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s13                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s13|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s13|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s13|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s14|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s14                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s14|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s14|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s14|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s15|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s15                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s15|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s15|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s15|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s1|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s1                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s1|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s1|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s1|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s2|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s2                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s2|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s2|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s2|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s3|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s3                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s3|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s3|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s3|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s4|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s4                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s4|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s4|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s4|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s5|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s5                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s5|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s5|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s5|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s6|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s6                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s6|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s6|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s6|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s7|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s7                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s7|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s7|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s7|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s8|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s8                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s8|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s8|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s8|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s9|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s9                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s9|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s9|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst7|SRAM:s16_s9|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;       |SRAM16:inst8|            ; 32 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8                                              ; work         ;
;          |SRAM:s16_s0|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s0                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s0|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s0|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s0|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s10|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s10                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s10|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s10|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s10|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s11|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s11                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s11|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s11|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s11|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s12|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s12                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s12|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s12|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s12|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s13|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s13                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s13|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s13|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s13|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s14|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s14                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s14|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s14|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s14|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s15|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s15                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s15|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s15|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s15|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s1|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s1                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s1|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s1|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s1|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s2|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s2                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s2|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s2|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s2|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s3|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s3                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s3|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s3|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s3|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s4|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s4                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s4|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s4|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s4|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s5|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s5                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s5|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s5|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s5|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s6|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s6                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s6|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s6|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s6|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s7|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s7                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s7|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s7|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s7|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s8|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s8                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s8|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s8|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s8|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s9|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s9                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s9|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s9|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst8|SRAM:s16_s9|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;       |SRAM16:inst9|            ; 32 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9                                              ; work         ;
;          |SRAM:s16_s0|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s0                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s0|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s0|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s0|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s10|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s10                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s10|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s10|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s10|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s11|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s11                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s11|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s11|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s11|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s12|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s12                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s12|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s12|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s12|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s13|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s13                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s13|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s13|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s13|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s14|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s14                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s14|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s14|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s14|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s15|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s15                                 ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s15|Positive_Dff:s0                 ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s15|Positive_Dff:s0|D_latch:p_dff0  ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s15|Positive_Dff:s0|D_latch:p_dff1  ; work         ;
;          |SRAM:s16_s1|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s1                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s1|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s1|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s1|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s2|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s2                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s2|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s2|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s2|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s3|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s3                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s3|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s3|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s3|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s4|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s4                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s4|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s4|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s4|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s5|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s5                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s5|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s5|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s5|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s6|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s6                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s6|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s6|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s6|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s7|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s7                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s7|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s7|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s7|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s8|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s8                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s8|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s8|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s8|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s9|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s9                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s9|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s9|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst9|SRAM:s16_s9|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;       |SRAM16:inst|             ; 32 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst                                               ; work         ;
;          |SRAM:s16_s0|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s0                                   ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s0|Positive_Dff:s0                   ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s0|Positive_Dff:s0|D_latch:p_dff0    ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s0|Positive_Dff:s0|D_latch:p_dff1    ; work         ;
;          |SRAM:s16_s10|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s10                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s10|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s10|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s10|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s11|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s11                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s11|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s11|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s11|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s12|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s12                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s12|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s12|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s12|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s13|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s13                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s13|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s13|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s13|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s14|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s14                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s14|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s14|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s14|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s15|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s15                                  ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s15|Positive_Dff:s0                  ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s15|Positive_Dff:s0|D_latch:p_dff0   ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s15|Positive_Dff:s0|D_latch:p_dff1   ; work         ;
;          |SRAM:s16_s1|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s1                                   ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s1|Positive_Dff:s0                   ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s1|Positive_Dff:s0|D_latch:p_dff0    ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s1|Positive_Dff:s0|D_latch:p_dff1    ; work         ;
;          |SRAM:s16_s2|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s2                                   ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s2|Positive_Dff:s0                   ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s2|Positive_Dff:s0|D_latch:p_dff0    ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s2|Positive_Dff:s0|D_latch:p_dff1    ; work         ;
;          |SRAM:s16_s3|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s3                                   ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s3|Positive_Dff:s0                   ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s3|Positive_Dff:s0|D_latch:p_dff0    ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s3|Positive_Dff:s0|D_latch:p_dff1    ; work         ;
;          |SRAM:s16_s4|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s4                                   ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s4|Positive_Dff:s0                   ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s4|Positive_Dff:s0|D_latch:p_dff0    ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s4|Positive_Dff:s0|D_latch:p_dff1    ; work         ;
;          |SRAM:s16_s5|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s5                                   ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s5|Positive_Dff:s0                   ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s5|Positive_Dff:s0|D_latch:p_dff0    ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s5|Positive_Dff:s0|D_latch:p_dff1    ; work         ;
;          |SRAM:s16_s6|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s6                                   ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s6|Positive_Dff:s0                   ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s6|Positive_Dff:s0|D_latch:p_dff0    ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s6|Positive_Dff:s0|D_latch:p_dff1    ; work         ;
;          |SRAM:s16_s7|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s7                                   ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s7|Positive_Dff:s0                   ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s7|Positive_Dff:s0|D_latch:p_dff0    ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s7|Positive_Dff:s0|D_latch:p_dff1    ; work         ;
;          |SRAM:s16_s8|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s8                                   ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s8|Positive_Dff:s0                   ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s8|Positive_Dff:s0|D_latch:p_dff0    ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s8|Positive_Dff:s0|D_latch:p_dff1    ; work         ;
;          |SRAM:s16_s9|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s9                                   ; work         ;
;             |Positive_Dff:s0|   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s9|Positive_Dff:s0                   ; work         ;
;                |D_latch:p_dff0| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s9|Positive_Dff:s0|D_latch:p_dff0    ; work         ;
;                |D_latch:p_dff1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|SRAM16:inst|SRAM:s16_s9|Positive_Dff:s0|D_latch:p_dff1    ; work         ;
;       |decode4to16:inst16|      ; 32 (32)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|16x16_register:inst|decode4to16:inst16                                        ; work         ;
;    |ADDSUB16:inst1|             ; 40 (9)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|ADDSUB16:inst1                                                                ;              ;
;       |ADDER2:b_adder0|         ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|ADDSUB16:inst1|ADDER2:b_adder0                                                ;              ;
;          |BIT_ADDER:b_adder0|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|ADDSUB16:inst1|ADDER2:b_adder0|BIT_ADDER:b_adder0                             ;              ;
;          |BIT_ADDER:b_adder1|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|ADDSUB16:inst1|ADDER2:b_adder0|BIT_ADDER:b_adder1                             ;              ;
;       |ADDER2:b_adder1|         ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|ADDSUB16:inst1|ADDER2:b_adder1                                                ;              ;
;          |BIT_ADDER:b_adder0|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|ADDSUB16:inst1|ADDER2:b_adder1|BIT_ADDER:b_adder0                             ;              ;
;          |BIT_ADDER:b_adder1|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|ADDSUB16:inst1|ADDER2:b_adder1|BIT_ADDER:b_adder1                             ;              ;
;       |ADDER2:b_adder2|         ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|ADDSUB16:inst1|ADDER2:b_adder2                                                ;              ;
;          |BIT_ADDER:b_adder0|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|ADDSUB16:inst1|ADDER2:b_adder2|BIT_ADDER:b_adder0                             ;              ;
;          |BIT_ADDER:b_adder1|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|ADDSUB16:inst1|ADDER2:b_adder2|BIT_ADDER:b_adder1                             ;              ;
;       |ADDER2:b_adder3|         ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|ADDSUB16:inst1|ADDER2:b_adder3                                                ;              ;
;          |BIT_ADDER:b_adder0|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|ADDSUB16:inst1|ADDER2:b_adder3|BIT_ADDER:b_adder0                             ;              ;
;          |BIT_ADDER:b_adder1|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|ADDSUB16:inst1|ADDER2:b_adder3|BIT_ADDER:b_adder1                             ;              ;
;       |ADDER2:b_adder4|         ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|ADDSUB16:inst1|ADDER2:b_adder4                                                ;              ;
;          |BIT_ADDER:b_adder0|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|ADDSUB16:inst1|ADDER2:b_adder4|BIT_ADDER:b_adder0                             ;              ;
;          |BIT_ADDER:b_adder1|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|ADDSUB16:inst1|ADDER2:b_adder4|BIT_ADDER:b_adder1                             ;              ;
;       |ADDER2:b_adder5|         ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|ADDSUB16:inst1|ADDER2:b_adder5                                                ;              ;
;          |BIT_ADDER:b_adder0|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|ADDSUB16:inst1|ADDER2:b_adder5|BIT_ADDER:b_adder0                             ;              ;
;          |BIT_ADDER:b_adder1|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|ADDSUB16:inst1|ADDER2:b_adder5|BIT_ADDER:b_adder1                             ;              ;
;       |ADDER2:b_adder6|         ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|ADDSUB16:inst1|ADDER2:b_adder6                                                ;              ;
;          |BIT_ADDER:b_adder0|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|ADDSUB16:inst1|ADDER2:b_adder6|BIT_ADDER:b_adder0                             ;              ;
;          |BIT_ADDER:b_adder1|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|ADDSUB16:inst1|ADDER2:b_adder6|BIT_ADDER:b_adder1                             ;              ;
;       |ADDER2:b_adder7|         ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|ADDSUB16:inst1|ADDER2:b_adder7                                                ;              ;
;          |BIT_ADDER:b_adder0|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|ADDSUB16:inst1|ADDER2:b_adder7|BIT_ADDER:b_adder0                             ;              ;
;          |BIT_ADDER:b_adder1|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|ADDSUB16:inst1|ADDER2:b_adder7|BIT_ADDER:b_adder1                             ;              ;
;    |Dec_7seg:inst3|             ; 28 (28)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|Dec_7seg:inst3                                                                ; work         ;
;    |mux:inst5|                  ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Single_Cycle_CPU|mux:inst5                                                                     ; work         ;
+---------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+-------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; User-Specified and Inferred Latches                                                                                                                     ;
+---------------------------------------------------------------------------------+----------------------------------------------+------------------------+
; Latch Name                                                                      ; Latch Enable Signal                          ; Free of Timing Hazards ;
+---------------------------------------------------------------------------------+----------------------------------------------+------------------------+
; 16x16_register:inst|SRAM16:inst10|SRAM:s16_s15|Positive_Dff:s0|D_latch:p_dff1|Q ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst9|SRAM:s16_s15|Positive_Dff:s0|D_latch:p_dff1|Q  ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst8|SRAM:s16_s15|Positive_Dff:s0|D_latch:p_dff1|Q  ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst11|SRAM:s16_s15|Positive_Dff:s0|D_latch:p_dff1|Q ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst5|SRAM:s16_s15|Positive_Dff:s0|D_latch:p_dff1|Q  ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst6|SRAM:s16_s15|Positive_Dff:s0|D_latch:p_dff1|Q  ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst4|SRAM:s16_s15|Positive_Dff:s0|D_latch:p_dff1|Q  ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst7|SRAM:s16_s15|Positive_Dff:s0|D_latch:p_dff1|Q  ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst2|SRAM:s16_s15|Positive_Dff:s0|D_latch:p_dff1|Q  ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst1|SRAM:s16_s15|Positive_Dff:s0|D_latch:p_dff1|Q  ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst|SRAM:s16_s15|Positive_Dff:s0|D_latch:p_dff1|Q   ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst3|SRAM:s16_s15|Positive_Dff:s0|D_latch:p_dff1|Q  ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst13|SRAM:s16_s15|Positive_Dff:s0|D_latch:p_dff1|Q ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst14|SRAM:s16_s15|Positive_Dff:s0|D_latch:p_dff1|Q ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst12|SRAM:s16_s15|Positive_Dff:s0|D_latch:p_dff1|Q ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst15|SRAM:s16_s15|Positive_Dff:s0|D_latch:p_dff1|Q ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst6|SRAM:s16_s14|Positive_Dff:s0|D_latch:p_dff1|Q  ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst10|SRAM:s16_s14|Positive_Dff:s0|D_latch:p_dff1|Q ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst2|SRAM:s16_s14|Positive_Dff:s0|D_latch:p_dff1|Q  ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst14|SRAM:s16_s14|Positive_Dff:s0|D_latch:p_dff1|Q ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst9|SRAM:s16_s14|Positive_Dff:s0|D_latch:p_dff1|Q  ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst5|SRAM:s16_s14|Positive_Dff:s0|D_latch:p_dff1|Q  ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst1|SRAM:s16_s14|Positive_Dff:s0|D_latch:p_dff1|Q  ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst13|SRAM:s16_s14|Positive_Dff:s0|D_latch:p_dff1|Q ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst4|SRAM:s16_s14|Positive_Dff:s0|D_latch:p_dff1|Q  ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst8|SRAM:s16_s14|Positive_Dff:s0|D_latch:p_dff1|Q  ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst|SRAM:s16_s14|Positive_Dff:s0|D_latch:p_dff1|Q   ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst12|SRAM:s16_s14|Positive_Dff:s0|D_latch:p_dff1|Q ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst11|SRAM:s16_s14|Positive_Dff:s0|D_latch:p_dff1|Q ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst7|SRAM:s16_s14|Positive_Dff:s0|D_latch:p_dff1|Q  ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst3|SRAM:s16_s14|Positive_Dff:s0|D_latch:p_dff1|Q  ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst15|SRAM:s16_s14|Positive_Dff:s0|D_latch:p_dff1|Q ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst6|SRAM:s16_s13|Positive_Dff:s0|D_latch:p_dff1|Q  ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst5|SRAM:s16_s13|Positive_Dff:s0|D_latch:p_dff1|Q  ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst4|SRAM:s16_s13|Positive_Dff:s0|D_latch:p_dff1|Q  ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst7|SRAM:s16_s13|Positive_Dff:s0|D_latch:p_dff1|Q  ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst9|SRAM:s16_s13|Positive_Dff:s0|D_latch:p_dff1|Q  ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst10|SRAM:s16_s13|Positive_Dff:s0|D_latch:p_dff1|Q ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst8|SRAM:s16_s13|Positive_Dff:s0|D_latch:p_dff1|Q  ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst11|SRAM:s16_s13|Positive_Dff:s0|D_latch:p_dff1|Q ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst1|SRAM:s16_s13|Positive_Dff:s0|D_latch:p_dff1|Q  ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst2|SRAM:s16_s13|Positive_Dff:s0|D_latch:p_dff1|Q  ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst|SRAM:s16_s13|Positive_Dff:s0|D_latch:p_dff1|Q   ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst3|SRAM:s16_s13|Positive_Dff:s0|D_latch:p_dff1|Q  ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst14|SRAM:s16_s13|Positive_Dff:s0|D_latch:p_dff1|Q ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst13|SRAM:s16_s13|Positive_Dff:s0|D_latch:p_dff1|Q ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst12|SRAM:s16_s13|Positive_Dff:s0|D_latch:p_dff1|Q ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst15|SRAM:s16_s13|Positive_Dff:s0|D_latch:p_dff1|Q ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst5|SRAM:s16_s12|Positive_Dff:s0|D_latch:p_dff1|Q  ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst9|SRAM:s16_s12|Positive_Dff:s0|D_latch:p_dff1|Q  ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst1|SRAM:s16_s12|Positive_Dff:s0|D_latch:p_dff1|Q  ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst13|SRAM:s16_s12|Positive_Dff:s0|D_latch:p_dff1|Q ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst10|SRAM:s16_s12|Positive_Dff:s0|D_latch:p_dff1|Q ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst6|SRAM:s16_s12|Positive_Dff:s0|D_latch:p_dff1|Q  ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst2|SRAM:s16_s12|Positive_Dff:s0|D_latch:p_dff1|Q  ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst14|SRAM:s16_s12|Positive_Dff:s0|D_latch:p_dff1|Q ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst8|SRAM:s16_s12|Positive_Dff:s0|D_latch:p_dff1|Q  ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst4|SRAM:s16_s12|Positive_Dff:s0|D_latch:p_dff1|Q  ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst|SRAM:s16_s12|Positive_Dff:s0|D_latch:p_dff1|Q   ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst12|SRAM:s16_s12|Positive_Dff:s0|D_latch:p_dff1|Q ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst7|SRAM:s16_s12|Positive_Dff:s0|D_latch:p_dff1|Q  ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst11|SRAM:s16_s12|Positive_Dff:s0|D_latch:p_dff1|Q ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst3|SRAM:s16_s12|Positive_Dff:s0|D_latch:p_dff1|Q  ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst15|SRAM:s16_s12|Positive_Dff:s0|D_latch:p_dff1|Q ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst10|SRAM:s16_s11|Positive_Dff:s0|D_latch:p_dff1|Q ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst9|SRAM:s16_s11|Positive_Dff:s0|D_latch:p_dff1|Q  ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst8|SRAM:s16_s11|Positive_Dff:s0|D_latch:p_dff1|Q  ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst11|SRAM:s16_s11|Positive_Dff:s0|D_latch:p_dff1|Q ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst5|SRAM:s16_s11|Positive_Dff:s0|D_latch:p_dff1|Q  ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst6|SRAM:s16_s11|Positive_Dff:s0|D_latch:p_dff1|Q  ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst4|SRAM:s16_s11|Positive_Dff:s0|D_latch:p_dff1|Q  ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst7|SRAM:s16_s11|Positive_Dff:s0|D_latch:p_dff1|Q  ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst2|SRAM:s16_s11|Positive_Dff:s0|D_latch:p_dff1|Q  ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst1|SRAM:s16_s11|Positive_Dff:s0|D_latch:p_dff1|Q  ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst|SRAM:s16_s11|Positive_Dff:s0|D_latch:p_dff1|Q   ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst3|SRAM:s16_s11|Positive_Dff:s0|D_latch:p_dff1|Q  ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst13|SRAM:s16_s11|Positive_Dff:s0|D_latch:p_dff1|Q ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst14|SRAM:s16_s11|Positive_Dff:s0|D_latch:p_dff1|Q ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst12|SRAM:s16_s11|Positive_Dff:s0|D_latch:p_dff1|Q ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst15|SRAM:s16_s11|Positive_Dff:s0|D_latch:p_dff1|Q ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst6|SRAM:s16_s10|Positive_Dff:s0|D_latch:p_dff1|Q  ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst10|SRAM:s16_s10|Positive_Dff:s0|D_latch:p_dff1|Q ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst2|SRAM:s16_s10|Positive_Dff:s0|D_latch:p_dff1|Q  ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst14|SRAM:s16_s10|Positive_Dff:s0|D_latch:p_dff1|Q ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst9|SRAM:s16_s10|Positive_Dff:s0|D_latch:p_dff1|Q  ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst5|SRAM:s16_s10|Positive_Dff:s0|D_latch:p_dff1|Q  ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst1|SRAM:s16_s10|Positive_Dff:s0|D_latch:p_dff1|Q  ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst13|SRAM:s16_s10|Positive_Dff:s0|D_latch:p_dff1|Q ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst4|SRAM:s16_s10|Positive_Dff:s0|D_latch:p_dff1|Q  ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst8|SRAM:s16_s10|Positive_Dff:s0|D_latch:p_dff1|Q  ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst|SRAM:s16_s10|Positive_Dff:s0|D_latch:p_dff1|Q   ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst12|SRAM:s16_s10|Positive_Dff:s0|D_latch:p_dff1|Q ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst11|SRAM:s16_s10|Positive_Dff:s0|D_latch:p_dff1|Q ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst7|SRAM:s16_s10|Positive_Dff:s0|D_latch:p_dff1|Q  ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst3|SRAM:s16_s10|Positive_Dff:s0|D_latch:p_dff1|Q  ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst15|SRAM:s16_s10|Positive_Dff:s0|D_latch:p_dff1|Q ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst6|SRAM:s16_s9|Positive_Dff:s0|D_latch:p_dff1|Q   ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst5|SRAM:s16_s9|Positive_Dff:s0|D_latch:p_dff1|Q   ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst4|SRAM:s16_s9|Positive_Dff:s0|D_latch:p_dff1|Q   ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; 16x16_register:inst|SRAM16:inst7|SRAM:s16_s9|Positive_Dff:s0|D_latch:p_dff1|Q   ; 16x16_register:inst|decode4to16:inst16|Mux15 ; yes                    ;
; Number of user-specified and inferred latches = 512                             ;                                              ;                        ;
+---------------------------------------------------------------------------------+----------------------------------------------+------------------------+
Table restricted to first 100 entries. Note: All latches listed above may not be present at the end of synthesis due to various synthesis optimizations.


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 0     ;
; Number of registers using Synchronous Clear  ; 0     ;
; Number of registers using Synchronous Load   ; 0     ;
; Number of registers using Asynchronous Clear ; 0     ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 0     ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                             ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                   ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------------------------+
; 16:1               ; 16 bits   ; 160 LEs       ; 160 LEs              ; 0 LEs                  ; No         ; |Single_Cycle_CPU|16x16_register:inst|Qb[15] ;
; 16:1               ; 16 bits   ; 160 LEs       ; 160 LEs              ; 0 LEs                  ; No         ; |Single_Cycle_CPU|16x16_register:inst|Qa[15] ;
; 16:1               ; 16 bits   ; 160 LEs       ; 160 LEs              ; 0 LEs                  ; No         ; |Single_Cycle_CPU|16x16_register:inst|Q[14]  ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "16x16_register:inst|SRAM16:inst15|SRAM:s16_s0|Positive_Dff:s0|D_latch:p_dff0"       ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; notq ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "16x16_register:inst|SRAM16:inst15|SRAM:s16_s0|Positive_Dff:s0"                      ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; notq ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus II Analysis & Synthesis
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Fri Apr 17 16:04:59 2015
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off CSC343_Single_Cycle_CPU -c CSC343_Single_Cycle_CPU
Info: Found 2 design units, including 1 entities, in source file d_latch.vhd
    Info: Found design unit 1: D_latch-behav
    Info: Found entity 1: D_latch
Info: Found 2 design units, including 1 entities, in source file dec_7seg.vhd
    Info: Found design unit 1: Dec_7seg-struct
    Info: Found entity 1: Dec_7seg
Info: Found 2 design units, including 1 entities, in source file positive_dff.vhd
    Info: Found design unit 1: Positive_Dff-behav
    Info: Found entity 1: Positive_Dff
Info: Found 2 design units, including 1 entities, in source file sram.vhd
    Info: Found design unit 1: SRAM-behav
    Info: Found entity 1: SRAM
Info: Found 2 design units, including 1 entities, in source file sram16.vhd
    Info: Found design unit 1: SRAM16-behav
    Info: Found entity 1: SRAM16
Info: Found 2 design units, including 1 entities, in source file decode4to16.vhd
    Info: Found design unit 1: decode4to16-arch
    Info: Found entity 1: decode4to16
Info: Found 2 design units, including 1 entities, in source file bit_adder.vhd
    Info: Found design unit 1: BIT_ADDER-BHV
    Info: Found entity 1: BIT_ADDER
Info: Found 2 design units, including 1 entities, in source file adder2.vhd
    Info: Found design unit 1: ADDER2-STRUCTURE
    Info: Found entity 1: ADDER2
Info: Found 2 design units, including 1 entities, in source file addsub16.vhd
    Info: Found design unit 1: ADDSUB16-struct
    Info: Found entity 1: ADDSUB16
Info: Found 2 design units, including 1 entities, in source file zero_extend.vhd
    Info: Found design unit 1: zero_extend-behavioral
    Info: Found entity 1: zero_extend
Info: Found 2 design units, including 1 entities, in source file opcode.vhd
    Info: Found design unit 1: opcode-arch
    Info: Found entity 1: opcode
Info: Found 1 design units, including 1 entities, in source file 16x16_register.bdf
    Info: Found entity 1: 16x16_register
Info: Found 1 design units, including 1 entities, in source file single_cycle_cpu.bdf
    Info: Found entity 1: Single_Cycle_CPU
Warning: Entity "mux" obtained from "C:/Users/Stefan/Documents/CCNY CSc 343/Lab5 CPU/CSC343_Single_Cycle_CPU/mux.vhd" instead of from Quartus II megafunction library
Info: Found 2 design units, including 1 entities, in source file mux.vhd
    Info: Found design unit 1: mux-BHV
    Info: Found entity 1: mux
Info: Elaborating entity "Single_Cycle_CPU" for the top level hierarchy
Info: Elaborating entity "ADDSUB16" for hierarchy "ADDSUB16:inst1"
Info: Elaborating entity "ADDER2" for hierarchy "ADDSUB16:inst1|ADDER2:b_adder0"
Info: Elaborating entity "BIT_ADDER" for hierarchy "ADDSUB16:inst1|ADDER2:b_adder0|BIT_ADDER:b_adder0"
Info: Elaborating entity "opcode" for hierarchy "opcode:inst4"
Info: Elaborating entity "16x16_register" for hierarchy "16x16_register:inst"
Info: Elaborating entity "SRAM16" for hierarchy "16x16_register:inst|SRAM16:inst15"
Info: Elaborating entity "SRAM" for hierarchy "16x16_register:inst|SRAM16:inst15|SRAM:s16_s0"
Info: Elaborating entity "Positive_Dff" for hierarchy "16x16_register:inst|SRAM16:inst15|SRAM:s16_s0|Positive_Dff:s0"
Warning (10036): Verilog HDL or VHDL warning at Positive_Dff.vhd(14): object "NQ1" assigned a value but never read
Info: Elaborating entity "D_latch" for hierarchy "16x16_register:inst|SRAM16:inst15|SRAM:s16_s0|Positive_Dff:s0|D_latch:p_dff0"
Warning (10631): VHDL Process Statement warning at D_latch.vhd(11): inferring latch(es) for signal or variable "Q", which holds its previous value in one or more paths through the process
Warning (10631): VHDL Process Statement warning at D_latch.vhd(11): inferring latch(es) for signal or variable "notQ", which holds its previous value in one or more paths through the process
Info (10041): Inferred latch for "notQ" at D_latch.vhd(11)
Info (10041): Inferred latch for "Q" at D_latch.vhd(11)
Info: Elaborating entity "decode4to16" for hierarchy "16x16_register:inst|decode4to16:inst16"
Info: Elaborating entity "mux" for hierarchy "mux:inst5"
Info: Elaborating entity "zero_extend" for hierarchy "zero_extend:inst2"
Info: Elaborating entity "Dec_7seg" for hierarchy "Dec_7seg:inst3"
Warning: Tri-state node(s) do not directly drive top-level pin(s)
    Warning: Converted tri-state node "16x16_register:inst|Q[15]" into a selector
    Warning: Converted tri-state node "16x16_register:inst|Q[14]" into a selector
    Warning: Converted tri-state node "16x16_register:inst|Q[13]" into a selector
    Warning: Converted tri-state node "16x16_register:inst|Q[12]" into a selector
    Warning: Converted tri-state node "16x16_register:inst|Q[11]" into a selector
    Warning: Converted tri-state node "16x16_register:inst|Q[10]" into a selector
    Warning: Converted tri-state node "16x16_register:inst|Q[9]" into a selector
    Warning: Converted tri-state node "16x16_register:inst|Q[8]" into a selector
    Warning: Converted tri-state node "16x16_register:inst|Q[7]" into a selector
    Warning: Converted tri-state node "16x16_register:inst|Q[6]" into a selector
    Warning: Converted tri-state node "16x16_register:inst|Q[5]" into a selector
    Warning: Converted tri-state node "16x16_register:inst|Q[4]" into a selector
    Warning: Converted tri-state node "16x16_register:inst|Q[3]" into a selector
    Warning: Converted tri-state node "16x16_register:inst|Q[2]" into a selector
    Warning: Converted tri-state node "16x16_register:inst|Q[1]" into a selector
    Warning: Converted tri-state node "16x16_register:inst|Q[0]" into a selector
    Warning: Converted tri-state node "16x16_register:inst|Qa[15]" into a selector
    Warning: Converted tri-state node "16x16_register:inst|Qa[14]" into a selector
    Warning: Converted tri-state node "16x16_register:inst|Qa[13]" into a selector
    Warning: Converted tri-state node "16x16_register:inst|Qa[12]" into a selector
    Warning: Converted tri-state node "16x16_register:inst|Qa[11]" into a selector
    Warning: Converted tri-state node "16x16_register:inst|Qa[10]" into a selector
    Warning: Converted tri-state node "16x16_register:inst|Qa[9]" into a selector
    Warning: Converted tri-state node "16x16_register:inst|Qa[8]" into a selector
    Warning: Converted tri-state node "16x16_register:inst|Qa[7]" into a selector
    Warning: Converted tri-state node "16x16_register:inst|Qa[6]" into a selector
    Warning: Converted tri-state node "16x16_register:inst|Qa[5]" into a selector
    Warning: Converted tri-state node "16x16_register:inst|Qa[4]" into a selector
    Warning: Converted tri-state node "16x16_register:inst|Qa[3]" into a selector
    Warning: Converted tri-state node "16x16_register:inst|Qa[2]" into a selector
    Warning: Converted tri-state node "16x16_register:inst|Qa[1]" into a selector
    Warning: Converted tri-state node "16x16_register:inst|Qa[0]" into a selector
    Warning: Converted tri-state node "16x16_register:inst|Qb[15]" into a selector
    Warning: Converted tri-state node "16x16_register:inst|Qb[14]" into a selector
    Warning: Converted tri-state node "16x16_register:inst|Qb[13]" into a selector
    Warning: Converted tri-state node "16x16_register:inst|Qb[12]" into a selector
    Warning: Converted tri-state node "16x16_register:inst|Qb[11]" into a selector
    Warning: Converted tri-state node "16x16_register:inst|Qb[10]" into a selector
    Warning: Converted tri-state node "16x16_register:inst|Qb[9]" into a selector
    Warning: Converted tri-state node "16x16_register:inst|Qb[8]" into a selector
    Warning: Converted tri-state node "16x16_register:inst|Qb[7]" into a selector
    Warning: Converted tri-state node "16x16_register:inst|Qb[6]" into a selector
    Warning: Converted tri-state node "16x16_register:inst|Qb[5]" into a selector
    Warning: Converted tri-state node "16x16_register:inst|Qb[4]" into a selector
    Warning: Converted tri-state node "16x16_register:inst|Qb[3]" into a selector
    Warning: Converted tri-state node "16x16_register:inst|Qb[2]" into a selector
    Warning: Converted tri-state node "16x16_register:inst|Qb[1]" into a selector
    Warning: Converted tri-state node "16x16_register:inst|Qb[0]" into a selector
Warning: Ignored assignments for entity "CSC343_Single_Cycle_CPU" -- entity does not exist in design
    Warning: Assignment for entity set_global_assignment -name LL_ROOT_REGION ON -entity CSC343_Single_Cycle_CPU -section_id "Root Region" was ignored
    Warning: Assignment for entity set_global_assignment -name LL_MEMBER_STATE LOCKED -entity CSC343_Single_Cycle_CPU -section_id "Root Region" was ignored
Info: Implemented 1150 device resources after synthesis - the final resource count might be different
    Info: Implemented 17 input pins
    Info: Implemented 30 output pins
    Info: Implemented 1103 logic cells
Info: Quartus II Analysis & Synthesis was successful. 0 errors, 56 warnings
    Info: Peak virtual memory: 235 megabytes
    Info: Processing ended: Fri Apr 17 16:05:20 2015
    Info: Elapsed time: 00:00:21
    Info: Total CPU time (on all processors): 00:00:26


