#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_0_ADDR              (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x0U)
#define SYS_IOMUX_GPO0_DOEN_CFG_WIDTH                      0x6U
#define SYS_IOMUX_GPO0_DOEN_CFG_SHIFT                      0x0U
#define SYS_IOMUX_GPO0_DOEN_CFG_MASK                       0x3FU
#define SYS_IOMUX_GPO1_DOEN_CFG_WIDTH                      0x6U
#define SYS_IOMUX_GPO1_DOEN_CFG_SHIFT                      0x8U
#define SYS_IOMUX_GPO1_DOEN_CFG_MASK                       0x3F00U
#define SYS_IOMUX_GPO2_DOEN_CFG_WIDTH                      0x6U
#define SYS_IOMUX_GPO2_DOEN_CFG_SHIFT                      0x10U
#define SYS_IOMUX_GPO2_DOEN_CFG_MASK                       0x3F0000U
#define SYS_IOMUX_GPO3_DOEN_CFG_WIDTH                      0x6U
#define SYS_IOMUX_GPO3_DOEN_CFG_SHIFT                      0x18U
#define SYS_IOMUX_GPO3_DOEN_CFG_MASK                       0x3F000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_1_ADDR              (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x4U)
#define SYS_IOMUX_GPO4_DOEN_CFG_WIDTH                      0x6U
#define SYS_IOMUX_GPO4_DOEN_CFG_SHIFT                      0x0U
#define SYS_IOMUX_GPO4_DOEN_CFG_MASK                       0x3FU
#define SYS_IOMUX_GPO5_DOEN_CFG_WIDTH                      0x6U
#define SYS_IOMUX_GPO5_DOEN_CFG_SHIFT                      0x8U
#define SYS_IOMUX_GPO5_DOEN_CFG_MASK                       0x3F00U
#define SYS_IOMUX_GPO6_DOEN_CFG_WIDTH                      0x6U
#define SYS_IOMUX_GPO6_DOEN_CFG_SHIFT                      0x10U
#define SYS_IOMUX_GPO6_DOEN_CFG_MASK                       0x3F0000U
#define SYS_IOMUX_GPO7_DOEN_CFG_WIDTH                      0x6U
#define SYS_IOMUX_GPO7_DOEN_CFG_SHIFT                      0x18U
#define SYS_IOMUX_GPO7_DOEN_CFG_MASK                       0x3F000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_2_ADDR              (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x8U)
#define SYS_IOMUX_GPO8_DOEN_CFG_WIDTH                      0x6U
#define SYS_IOMUX_GPO8_DOEN_CFG_SHIFT                      0x0U
#define SYS_IOMUX_GPO8_DOEN_CFG_MASK                       0x3FU
#define SYS_IOMUX_GPO9_DOEN_CFG_WIDTH                      0x6U
#define SYS_IOMUX_GPO9_DOEN_CFG_SHIFT                      0x8U
#define SYS_IOMUX_GPO9_DOEN_CFG_MASK                       0x3F00U
#define SYS_IOMUX_GPO10_DOEN_CFG_WIDTH                     0x6U
#define SYS_IOMUX_GPO10_DOEN_CFG_SHIFT                     0x10U
#define SYS_IOMUX_GPO10_DOEN_CFG_MASK                      0x3F0000U
#define SYS_IOMUX_GPO11_DOEN_CFG_WIDTH                     0x6U
#define SYS_IOMUX_GPO11_DOEN_CFG_SHIFT                     0x18U
#define SYS_IOMUX_GPO11_DOEN_CFG_MASK                      0x3F000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_3_ADDR              (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0xcU)
#define SYS_IOMUX_GPO12_DOEN_CFG_WIDTH                     0x6U
#define SYS_IOMUX_GPO12_DOEN_CFG_SHIFT                     0x0U
#define SYS_IOMUX_GPO12_DOEN_CFG_MASK                      0x3FU
#define SYS_IOMUX_GPO13_DOEN_CFG_WIDTH                     0x6U
#define SYS_IOMUX_GPO13_DOEN_CFG_SHIFT                     0x8U
#define SYS_IOMUX_GPO13_DOEN_CFG_MASK                      0x3F00U
#define SYS_IOMUX_GPO14_DOEN_CFG_WIDTH                     0x6U
#define SYS_IOMUX_GPO14_DOEN_CFG_SHIFT                     0x10U
#define SYS_IOMUX_GPO14_DOEN_CFG_MASK                      0x3F0000U
#define SYS_IOMUX_GPO15_DOEN_CFG_WIDTH                     0x6U
#define SYS_IOMUX_GPO15_DOEN_CFG_SHIFT                     0x18U
#define SYS_IOMUX_GPO15_DOEN_CFG_MASK                      0x3F000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_4_ADDR              (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x10U)
#define SYS_IOMUX_GPO16_DOEN_CFG_WIDTH                     0x6U
#define SYS_IOMUX_GPO16_DOEN_CFG_SHIFT                     0x0U
#define SYS_IOMUX_GPO16_DOEN_CFG_MASK                      0x3FU
#define SYS_IOMUX_GPO17_DOEN_CFG_WIDTH                     0x6U
#define SYS_IOMUX_GPO17_DOEN_CFG_SHIFT                     0x8U
#define SYS_IOMUX_GPO17_DOEN_CFG_MASK                      0x3F00U
#define SYS_IOMUX_GPO18_DOEN_CFG_WIDTH                     0x6U
#define SYS_IOMUX_GPO18_DOEN_CFG_SHIFT                     0x10U
#define SYS_IOMUX_GPO18_DOEN_CFG_MASK                      0x3F0000U
#define SYS_IOMUX_GPO19_DOEN_CFG_WIDTH                     0x6U
#define SYS_IOMUX_GPO19_DOEN_CFG_SHIFT                     0x18U
#define SYS_IOMUX_GPO19_DOEN_CFG_MASK                      0x3F000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_5_ADDR              (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x14U)
#define SYS_IOMUX_GPO20_DOEN_CFG_WIDTH                     0x6U
#define SYS_IOMUX_GPO20_DOEN_CFG_SHIFT                     0x0U
#define SYS_IOMUX_GPO20_DOEN_CFG_MASK                      0x3FU
#define SYS_IOMUX_GPO21_DOEN_CFG_WIDTH                     0x6U
#define SYS_IOMUX_GPO21_DOEN_CFG_SHIFT                     0x8U
#define SYS_IOMUX_GPO21_DOEN_CFG_MASK                      0x3F00U
#define SYS_IOMUX_GPO22_DOEN_CFG_WIDTH                     0x6U
#define SYS_IOMUX_GPO22_DOEN_CFG_SHIFT                     0x10U
#define SYS_IOMUX_GPO22_DOEN_CFG_MASK                      0x3F0000U
#define SYS_IOMUX_GPO23_DOEN_CFG_WIDTH                     0x6U
#define SYS_IOMUX_GPO23_DOEN_CFG_SHIFT                     0x18U
#define SYS_IOMUX_GPO23_DOEN_CFG_MASK                      0x3F000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_6_ADDR              (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x18U)
#define SYS_IOMUX_GPO24_DOEN_CFG_WIDTH                     0x6U
#define SYS_IOMUX_GPO24_DOEN_CFG_SHIFT                     0x0U
#define SYS_IOMUX_GPO24_DOEN_CFG_MASK                      0x3FU
#define SYS_IOMUX_GPO25_DOEN_CFG_WIDTH                     0x6U
#define SYS_IOMUX_GPO25_DOEN_CFG_SHIFT                     0x8U
#define SYS_IOMUX_GPO25_DOEN_CFG_MASK                      0x3F00U
#define SYS_IOMUX_GPO26_DOEN_CFG_WIDTH                     0x6U
#define SYS_IOMUX_GPO26_DOEN_CFG_SHIFT                     0x10U
#define SYS_IOMUX_GPO26_DOEN_CFG_MASK                      0x3F0000U
#define SYS_IOMUX_GPO27_DOEN_CFG_WIDTH                     0x6U
#define SYS_IOMUX_GPO27_DOEN_CFG_SHIFT                     0x18U
#define SYS_IOMUX_GPO27_DOEN_CFG_MASK                      0x3F000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_7_ADDR              (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x1cU)
#define SYS_IOMUX_GPO28_DOEN_CFG_WIDTH                     0x6U
#define SYS_IOMUX_GPO28_DOEN_CFG_SHIFT                     0x0U
#define SYS_IOMUX_GPO28_DOEN_CFG_MASK                      0x3FU
#define SYS_IOMUX_GPO29_DOEN_CFG_WIDTH                     0x6U
#define SYS_IOMUX_GPO29_DOEN_CFG_SHIFT                     0x8U
#define SYS_IOMUX_GPO29_DOEN_CFG_MASK                      0x3F00U
#define SYS_IOMUX_GPO30_DOEN_CFG_WIDTH                     0x6U
#define SYS_IOMUX_GPO30_DOEN_CFG_SHIFT                     0x10U
#define SYS_IOMUX_GPO30_DOEN_CFG_MASK                      0x3F0000U
#define SYS_IOMUX_GPO31_DOEN_CFG_WIDTH                     0x6U
#define SYS_IOMUX_GPO31_DOEN_CFG_SHIFT                     0x18U
#define SYS_IOMUX_GPO31_DOEN_CFG_MASK                      0x3F000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_8_ADDR              (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x20U)
#define SYS_IOMUX_GPO32_DOEN_CFG_WIDTH                     0x6U
#define SYS_IOMUX_GPO32_DOEN_CFG_SHIFT                     0x0U
#define SYS_IOMUX_GPO32_DOEN_CFG_MASK                      0x3FU
#define SYS_IOMUX_GPO33_DOEN_CFG_WIDTH                     0x6U
#define SYS_IOMUX_GPO33_DOEN_CFG_SHIFT                     0x8U
#define SYS_IOMUX_GPO33_DOEN_CFG_MASK                      0x3F00U
#define SYS_IOMUX_GPO34_DOEN_CFG_WIDTH                     0x6U
#define SYS_IOMUX_GPO34_DOEN_CFG_SHIFT                     0x10U
#define SYS_IOMUX_GPO34_DOEN_CFG_MASK                      0x3F0000U
#define SYS_IOMUX_GPO35_DOEN_CFG_WIDTH                     0x6U
#define SYS_IOMUX_GPO35_DOEN_CFG_SHIFT                     0x18U
#define SYS_IOMUX_GPO35_DOEN_CFG_MASK                      0x3F000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_9_ADDR              (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x24U)
#define SYS_IOMUX_GPO36_DOEN_CFG_WIDTH                     0x6U
#define SYS_IOMUX_GPO36_DOEN_CFG_SHIFT                     0x0U
#define SYS_IOMUX_GPO36_DOEN_CFG_MASK                      0x3FU
#define SYS_IOMUX_GPO37_DOEN_CFG_WIDTH                     0x6U
#define SYS_IOMUX_GPO37_DOEN_CFG_SHIFT                     0x8U
#define SYS_IOMUX_GPO37_DOEN_CFG_MASK                      0x3F00U
#define SYS_IOMUX_GPO38_DOEN_CFG_WIDTH                     0x6U
#define SYS_IOMUX_GPO38_DOEN_CFG_SHIFT                     0x10U
#define SYS_IOMUX_GPO38_DOEN_CFG_MASK                      0x3F0000U
#define SYS_IOMUX_GPO39_DOEN_CFG_WIDTH                     0x6U
#define SYS_IOMUX_GPO39_DOEN_CFG_SHIFT                     0x18U
#define SYS_IOMUX_GPO39_DOEN_CFG_MASK                      0x3F000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_10_ADDR             (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x28U)
#define SYS_IOMUX_GPO40_DOEN_CFG_WIDTH                     0x6U
#define SYS_IOMUX_GPO40_DOEN_CFG_SHIFT                     0x0U
#define SYS_IOMUX_GPO40_DOEN_CFG_MASK                      0x3FU
#define SYS_IOMUX_GPO41_DOEN_CFG_WIDTH                     0x6U
#define SYS_IOMUX_GPO41_DOEN_CFG_SHIFT                     0x8U
#define SYS_IOMUX_GPO41_DOEN_CFG_MASK                      0x3F00U
#define SYS_IOMUX_GPO42_DOEN_CFG_WIDTH                     0x6U
#define SYS_IOMUX_GPO42_DOEN_CFG_SHIFT                     0x10U
#define SYS_IOMUX_GPO42_DOEN_CFG_MASK                      0x3F0000U
#define SYS_IOMUX_GPO43_DOEN_CFG_WIDTH                     0x6U
#define SYS_IOMUX_GPO43_DOEN_CFG_SHIFT                     0x18U
#define SYS_IOMUX_GPO43_DOEN_CFG_MASK                      0x3F000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_11_ADDR             (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x2cU)
#define SYS_IOMUX_GPO44_DOEN_CFG_WIDTH                     0x6U
#define SYS_IOMUX_GPO44_DOEN_CFG_SHIFT                     0x0U
#define SYS_IOMUX_GPO44_DOEN_CFG_MASK                      0x3FU
#define SYS_IOMUX_GPO45_DOEN_CFG_WIDTH                     0x6U
#define SYS_IOMUX_GPO45_DOEN_CFG_SHIFT                     0x8U
#define SYS_IOMUX_GPO45_DOEN_CFG_MASK                      0x3F00U
#define SYS_IOMUX_GPO46_DOEN_CFG_WIDTH                     0x6U
#define SYS_IOMUX_GPO46_DOEN_CFG_SHIFT                     0x10U
#define SYS_IOMUX_GPO46_DOEN_CFG_MASK                      0x3F0000U
#define SYS_IOMUX_GPO47_DOEN_CFG_WIDTH                     0x6U
#define SYS_IOMUX_GPO47_DOEN_CFG_SHIFT                     0x18U
#define SYS_IOMUX_GPO47_DOEN_CFG_MASK                      0x3F000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_12_ADDR             (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x30U)
#define SYS_IOMUX_GPO48_DOEN_CFG_WIDTH                     0x6U
#define SYS_IOMUX_GPO48_DOEN_CFG_SHIFT                     0x0U
#define SYS_IOMUX_GPO48_DOEN_CFG_MASK                      0x3FU
#define SYS_IOMUX_GPO49_DOEN_CFG_WIDTH                     0x6U
#define SYS_IOMUX_GPO49_DOEN_CFG_SHIFT                     0x8U
#define SYS_IOMUX_GPO49_DOEN_CFG_MASK                      0x3F00U
#define SYS_IOMUX_GPO50_DOEN_CFG_WIDTH                     0x6U
#define SYS_IOMUX_GPO50_DOEN_CFG_SHIFT                     0x10U
#define SYS_IOMUX_GPO50_DOEN_CFG_MASK                      0x3F0000U
#define SYS_IOMUX_GPO51_DOEN_CFG_WIDTH                     0x6U
#define SYS_IOMUX_GPO51_DOEN_CFG_SHIFT                     0x18U
#define SYS_IOMUX_GPO51_DOEN_CFG_MASK                      0x3F000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_13_ADDR             (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x34U)
#define SYS_IOMUX_GPO52_DOEN_CFG_WIDTH                     0x6U
#define SYS_IOMUX_GPO52_DOEN_CFG_SHIFT                     0x0U
#define SYS_IOMUX_GPO52_DOEN_CFG_MASK                      0x3FU
#define SYS_IOMUX_GPO53_DOEN_CFG_WIDTH                     0x6U
#define SYS_IOMUX_GPO53_DOEN_CFG_SHIFT                     0x8U
#define SYS_IOMUX_GPO53_DOEN_CFG_MASK                      0x3F00U
#define SYS_IOMUX_GPO54_DOEN_CFG_WIDTH                     0x6U
#define SYS_IOMUX_GPO54_DOEN_CFG_SHIFT                     0x10U
#define SYS_IOMUX_GPO54_DOEN_CFG_MASK                      0x3F0000U
#define SYS_IOMUX_GPO55_DOEN_CFG_WIDTH                     0x6U
#define SYS_IOMUX_GPO55_DOEN_CFG_SHIFT                     0x18U
#define SYS_IOMUX_GPO55_DOEN_CFG_MASK                      0x3F000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_14_ADDR             (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x38U)
#define SYS_IOMUX_GPO56_DOEN_CFG_WIDTH                     0x6U
#define SYS_IOMUX_GPO56_DOEN_CFG_SHIFT                     0x0U
#define SYS_IOMUX_GPO56_DOEN_CFG_MASK                      0x3FU
#define SYS_IOMUX_GPO57_DOEN_CFG_WIDTH                     0x6U
#define SYS_IOMUX_GPO57_DOEN_CFG_SHIFT                     0x8U
#define SYS_IOMUX_GPO57_DOEN_CFG_MASK                      0x3F00U
#define SYS_IOMUX_GPO58_DOEN_CFG_WIDTH                     0x6U
#define SYS_IOMUX_GPO58_DOEN_CFG_SHIFT                     0x10U
#define SYS_IOMUX_GPO58_DOEN_CFG_MASK                      0x3F0000U
#define SYS_IOMUX_GPO59_DOEN_CFG_WIDTH                     0x6U
#define SYS_IOMUX_GPO59_DOEN_CFG_SHIFT                     0x18U
#define SYS_IOMUX_GPO59_DOEN_CFG_MASK                      0x3F000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_15_ADDR             (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x3cU)
#define SYS_IOMUX_GPO60_DOEN_CFG_WIDTH                     0x6U
#define SYS_IOMUX_GPO60_DOEN_CFG_SHIFT                     0x0U
#define SYS_IOMUX_GPO60_DOEN_CFG_MASK                      0x3FU
#define SYS_IOMUX_GPO61_DOEN_CFG_WIDTH                     0x6U
#define SYS_IOMUX_GPO61_DOEN_CFG_SHIFT                     0x8U
#define SYS_IOMUX_GPO61_DOEN_CFG_MASK                      0x3F00U
#define SYS_IOMUX_GPO62_DOEN_CFG_WIDTH                     0x6U
#define SYS_IOMUX_GPO62_DOEN_CFG_SHIFT                     0x10U
#define SYS_IOMUX_GPO62_DOEN_CFG_MASK                      0x3F0000U
#define SYS_IOMUX_GPO63_DOEN_CFG_WIDTH                     0x6U
#define SYS_IOMUX_GPO63_DOEN_CFG_SHIFT                     0x18U
#define SYS_IOMUX_GPO63_DOEN_CFG_MASK                      0x3F000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_16_ADDR             (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x40U)
#define SYS_IOMUX_GPO0_DOUT_CFG_WIDTH                      0x7U
#define SYS_IOMUX_GPO0_DOUT_CFG_SHIFT                      0x0U
#define SYS_IOMUX_GPO0_DOUT_CFG_MASK                       0x7FU
#define SYS_IOMUX_GPO1_DOUT_CFG_WIDTH                      0x7U
#define SYS_IOMUX_GPO1_DOUT_CFG_SHIFT                      0x8U
#define SYS_IOMUX_GPO1_DOUT_CFG_MASK                       0x7F00U
#define SYS_IOMUX_GPO2_DOUT_CFG_WIDTH                      0x7U
#define SYS_IOMUX_GPO2_DOUT_CFG_SHIFT                      0x10U
#define SYS_IOMUX_GPO2_DOUT_CFG_MASK                       0x7F0000U
#define SYS_IOMUX_GPO3_DOUT_CFG_WIDTH                      0x7U
#define SYS_IOMUX_GPO3_DOUT_CFG_SHIFT                      0x18U
#define SYS_IOMUX_GPO3_DOUT_CFG_MASK                       0x7F000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_17_ADDR             (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x44U)
#define SYS_IOMUX_GPO4_DOUT_CFG_WIDTH                      0x7U
#define SYS_IOMUX_GPO4_DOUT_CFG_SHIFT                      0x0U
#define SYS_IOMUX_GPO4_DOUT_CFG_MASK                       0x7FU
#define SYS_IOMUX_GPO5_DOUT_CFG_WIDTH                      0x7U
#define SYS_IOMUX_GPO5_DOUT_CFG_SHIFT                      0x8U
#define SYS_IOMUX_GPO5_DOUT_CFG_MASK                       0x7F00U
#define SYS_IOMUX_GPO6_DOUT_CFG_WIDTH                      0x7U
#define SYS_IOMUX_GPO6_DOUT_CFG_SHIFT                      0x10U
#define SYS_IOMUX_GPO6_DOUT_CFG_MASK                       0x7F0000U
#define SYS_IOMUX_GPO7_DOUT_CFG_WIDTH                      0x7U
#define SYS_IOMUX_GPO7_DOUT_CFG_SHIFT                      0x18U
#define SYS_IOMUX_GPO7_DOUT_CFG_MASK                       0x7F000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_18_ADDR             (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x48U)
#define SYS_IOMUX_GPO8_DOUT_CFG_WIDTH                      0x7U
#define SYS_IOMUX_GPO8_DOUT_CFG_SHIFT                      0x0U
#define SYS_IOMUX_GPO8_DOUT_CFG_MASK                       0x7FU
#define SYS_IOMUX_GPO9_DOUT_CFG_WIDTH                      0x7U
#define SYS_IOMUX_GPO9_DOUT_CFG_SHIFT                      0x8U
#define SYS_IOMUX_GPO9_DOUT_CFG_MASK                       0x7F00U
#define SYS_IOMUX_GPO10_DOUT_CFG_WIDTH                     0x7U
#define SYS_IOMUX_GPO10_DOUT_CFG_SHIFT                     0x10U
#define SYS_IOMUX_GPO10_DOUT_CFG_MASK                      0x7F0000U
#define SYS_IOMUX_GPO11_DOUT_CFG_WIDTH                     0x7U
#define SYS_IOMUX_GPO11_DOUT_CFG_SHIFT                     0x18U
#define SYS_IOMUX_GPO11_DOUT_CFG_MASK                      0x7F000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_19_ADDR             (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x4cU)
#define SYS_IOMUX_GPO12_DOUT_CFG_WIDTH                     0x7U
#define SYS_IOMUX_GPO12_DOUT_CFG_SHIFT                     0x0U
#define SYS_IOMUX_GPO12_DOUT_CFG_MASK                      0x7FU
#define SYS_IOMUX_GPO13_DOUT_CFG_WIDTH                     0x7U
#define SYS_IOMUX_GPO13_DOUT_CFG_SHIFT                     0x8U
#define SYS_IOMUX_GPO13_DOUT_CFG_MASK                      0x7F00U
#define SYS_IOMUX_GPO14_DOUT_CFG_WIDTH                     0x7U
#define SYS_IOMUX_GPO14_DOUT_CFG_SHIFT                     0x10U
#define SYS_IOMUX_GPO14_DOUT_CFG_MASK                      0x7F0000U
#define SYS_IOMUX_GPO15_DOUT_CFG_WIDTH                     0x7U
#define SYS_IOMUX_GPO15_DOUT_CFG_SHIFT                     0x18U
#define SYS_IOMUX_GPO15_DOUT_CFG_MASK                      0x7F000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_20_ADDR             (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x50U)
#define SYS_IOMUX_GPO16_DOUT_CFG_WIDTH                     0x7U
#define SYS_IOMUX_GPO16_DOUT_CFG_SHIFT                     0x0U
#define SYS_IOMUX_GPO16_DOUT_CFG_MASK                      0x7FU
#define SYS_IOMUX_GPO17_DOUT_CFG_WIDTH                     0x7U
#define SYS_IOMUX_GPO17_DOUT_CFG_SHIFT                     0x8U
#define SYS_IOMUX_GPO17_DOUT_CFG_MASK                      0x7F00U
#define SYS_IOMUX_GPO18_DOUT_CFG_WIDTH                     0x7U
#define SYS_IOMUX_GPO18_DOUT_CFG_SHIFT                     0x10U
#define SYS_IOMUX_GPO18_DOUT_CFG_MASK                      0x7F0000U
#define SYS_IOMUX_GPO19_DOUT_CFG_WIDTH                     0x7U
#define SYS_IOMUX_GPO19_DOUT_CFG_SHIFT                     0x18U
#define SYS_IOMUX_GPO19_DOUT_CFG_MASK                      0x7F000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_21_ADDR             (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x54U)
#define SYS_IOMUX_GPO20_DOUT_CFG_WIDTH                     0x7U
#define SYS_IOMUX_GPO20_DOUT_CFG_SHIFT                     0x0U
#define SYS_IOMUX_GPO20_DOUT_CFG_MASK                      0x7FU
#define SYS_IOMUX_GPO21_DOUT_CFG_WIDTH                     0x7U
#define SYS_IOMUX_GPO21_DOUT_CFG_SHIFT                     0x8U
#define SYS_IOMUX_GPO21_DOUT_CFG_MASK                      0x7F00U
#define SYS_IOMUX_GPO22_DOUT_CFG_WIDTH                     0x7U
#define SYS_IOMUX_GPO22_DOUT_CFG_SHIFT                     0x10U
#define SYS_IOMUX_GPO22_DOUT_CFG_MASK                      0x7F0000U
#define SYS_IOMUX_GPO23_DOUT_CFG_WIDTH                     0x7U
#define SYS_IOMUX_GPO23_DOUT_CFG_SHIFT                     0x18U
#define SYS_IOMUX_GPO23_DOUT_CFG_MASK                      0x7F000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_22_ADDR             (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x58U)
#define SYS_IOMUX_GPO24_DOUT_CFG_WIDTH                     0x7U
#define SYS_IOMUX_GPO24_DOUT_CFG_SHIFT                     0x0U
#define SYS_IOMUX_GPO24_DOUT_CFG_MASK                      0x7FU
#define SYS_IOMUX_GPO25_DOUT_CFG_WIDTH                     0x7U
#define SYS_IOMUX_GPO25_DOUT_CFG_SHIFT                     0x8U
#define SYS_IOMUX_GPO25_DOUT_CFG_MASK                      0x7F00U
#define SYS_IOMUX_GPO26_DOUT_CFG_WIDTH                     0x7U
#define SYS_IOMUX_GPO26_DOUT_CFG_SHIFT                     0x10U
#define SYS_IOMUX_GPO26_DOUT_CFG_MASK                      0x7F0000U
#define SYS_IOMUX_GPO27_DOUT_CFG_WIDTH                     0x7U
#define SYS_IOMUX_GPO27_DOUT_CFG_SHIFT                     0x18U
#define SYS_IOMUX_GPO27_DOUT_CFG_MASK                      0x7F000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_23_ADDR             (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x5cU)
#define SYS_IOMUX_GPO28_DOUT_CFG_WIDTH                     0x7U
#define SYS_IOMUX_GPO28_DOUT_CFG_SHIFT                     0x0U
#define SYS_IOMUX_GPO28_DOUT_CFG_MASK                      0x7FU
#define SYS_IOMUX_GPO29_DOUT_CFG_WIDTH                     0x7U
#define SYS_IOMUX_GPO29_DOUT_CFG_SHIFT                     0x8U
#define SYS_IOMUX_GPO29_DOUT_CFG_MASK                      0x7F00U
#define SYS_IOMUX_GPO30_DOUT_CFG_WIDTH                     0x7U
#define SYS_IOMUX_GPO30_DOUT_CFG_SHIFT                     0x10U
#define SYS_IOMUX_GPO30_DOUT_CFG_MASK                      0x7F0000U
#define SYS_IOMUX_GPO31_DOUT_CFG_WIDTH                     0x7U
#define SYS_IOMUX_GPO31_DOUT_CFG_SHIFT                     0x18U
#define SYS_IOMUX_GPO31_DOUT_CFG_MASK                      0x7F000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_24_ADDR             (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x60U)
#define SYS_IOMUX_GPO32_DOUT_CFG_WIDTH                     0x7U
#define SYS_IOMUX_GPO32_DOUT_CFG_SHIFT                     0x0U
#define SYS_IOMUX_GPO32_DOUT_CFG_MASK                      0x7FU
#define SYS_IOMUX_GPO33_DOUT_CFG_WIDTH                     0x7U
#define SYS_IOMUX_GPO33_DOUT_CFG_SHIFT                     0x8U
#define SYS_IOMUX_GPO33_DOUT_CFG_MASK                      0x7F00U
#define SYS_IOMUX_GPO34_DOUT_CFG_WIDTH                     0x7U
#define SYS_IOMUX_GPO34_DOUT_CFG_SHIFT                     0x10U
#define SYS_IOMUX_GPO34_DOUT_CFG_MASK                      0x7F0000U
#define SYS_IOMUX_GPO35_DOUT_CFG_WIDTH                     0x7U
#define SYS_IOMUX_GPO35_DOUT_CFG_SHIFT                     0x18U
#define SYS_IOMUX_GPO35_DOUT_CFG_MASK                      0x7F000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_25_ADDR             (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x64U)
#define SYS_IOMUX_GPO36_DOUT_CFG_WIDTH                     0x7U
#define SYS_IOMUX_GPO36_DOUT_CFG_SHIFT                     0x0U
#define SYS_IOMUX_GPO36_DOUT_CFG_MASK                      0x7FU
#define SYS_IOMUX_GPO37_DOUT_CFG_WIDTH                     0x7U
#define SYS_IOMUX_GPO37_DOUT_CFG_SHIFT                     0x8U
#define SYS_IOMUX_GPO37_DOUT_CFG_MASK                      0x7F00U
#define SYS_IOMUX_GPO38_DOUT_CFG_WIDTH                     0x7U
#define SYS_IOMUX_GPO38_DOUT_CFG_SHIFT                     0x10U
#define SYS_IOMUX_GPO38_DOUT_CFG_MASK                      0x7F0000U
#define SYS_IOMUX_GPO39_DOUT_CFG_WIDTH                     0x7U
#define SYS_IOMUX_GPO39_DOUT_CFG_SHIFT                     0x18U
#define SYS_IOMUX_GPO39_DOUT_CFG_MASK                      0x7F000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_26_ADDR             (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x68U)
#define SYS_IOMUX_GPO40_DOUT_CFG_WIDTH                     0x7U
#define SYS_IOMUX_GPO40_DOUT_CFG_SHIFT                     0x0U
#define SYS_IOMUX_GPO40_DOUT_CFG_MASK                      0x7FU
#define SYS_IOMUX_GPO41_DOUT_CFG_WIDTH                     0x7U
#define SYS_IOMUX_GPO41_DOUT_CFG_SHIFT                     0x8U
#define SYS_IOMUX_GPO41_DOUT_CFG_MASK                      0x7F00U
#define SYS_IOMUX_GPO42_DOUT_CFG_WIDTH                     0x7U
#define SYS_IOMUX_GPO42_DOUT_CFG_SHIFT                     0x10U
#define SYS_IOMUX_GPO42_DOUT_CFG_MASK                      0x7F0000U
#define SYS_IOMUX_GPO43_DOUT_CFG_WIDTH                     0x7U
#define SYS_IOMUX_GPO43_DOUT_CFG_SHIFT                     0x18U
#define SYS_IOMUX_GPO43_DOUT_CFG_MASK                      0x7F000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_27_ADDR             (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x6cU)
#define SYS_IOMUX_GPO44_DOUT_CFG_WIDTH                     0x7U
#define SYS_IOMUX_GPO44_DOUT_CFG_SHIFT                     0x0U
#define SYS_IOMUX_GPO44_DOUT_CFG_MASK                      0x7FU
#define SYS_IOMUX_GPO45_DOUT_CFG_WIDTH                     0x7U
#define SYS_IOMUX_GPO45_DOUT_CFG_SHIFT                     0x8U
#define SYS_IOMUX_GPO45_DOUT_CFG_MASK                      0x7F00U
#define SYS_IOMUX_GPO46_DOUT_CFG_WIDTH                     0x7U
#define SYS_IOMUX_GPO46_DOUT_CFG_SHIFT                     0x10U
#define SYS_IOMUX_GPO46_DOUT_CFG_MASK                      0x7F0000U
#define SYS_IOMUX_GPO47_DOUT_CFG_WIDTH                     0x7U
#define SYS_IOMUX_GPO47_DOUT_CFG_SHIFT                     0x18U
#define SYS_IOMUX_GPO47_DOUT_CFG_MASK                      0x7F000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_28_ADDR             (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x70U)
#define SYS_IOMUX_GPO48_DOUT_CFG_WIDTH                     0x7U
#define SYS_IOMUX_GPO48_DOUT_CFG_SHIFT                     0x0U
#define SYS_IOMUX_GPO48_DOUT_CFG_MASK                      0x7FU
#define SYS_IOMUX_GPO49_DOUT_CFG_WIDTH                     0x7U
#define SYS_IOMUX_GPO49_DOUT_CFG_SHIFT                     0x8U
#define SYS_IOMUX_GPO49_DOUT_CFG_MASK                      0x7F00U
#define SYS_IOMUX_GPO50_DOUT_CFG_WIDTH                     0x7U
#define SYS_IOMUX_GPO50_DOUT_CFG_SHIFT                     0x10U
#define SYS_IOMUX_GPO50_DOUT_CFG_MASK                      0x7F0000U
#define SYS_IOMUX_GPO51_DOUT_CFG_WIDTH                     0x7U
#define SYS_IOMUX_GPO51_DOUT_CFG_SHIFT                     0x18U
#define SYS_IOMUX_GPO51_DOUT_CFG_MASK                      0x7F000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_29_ADDR             (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x74U)
#define SYS_IOMUX_GPO52_DOUT_CFG_WIDTH                     0x7U
#define SYS_IOMUX_GPO52_DOUT_CFG_SHIFT                     0x0U
#define SYS_IOMUX_GPO52_DOUT_CFG_MASK                      0x7FU
#define SYS_IOMUX_GPO53_DOUT_CFG_WIDTH                     0x7U
#define SYS_IOMUX_GPO53_DOUT_CFG_SHIFT                     0x8U
#define SYS_IOMUX_GPO53_DOUT_CFG_MASK                      0x7F00U
#define SYS_IOMUX_GPO54_DOUT_CFG_WIDTH                     0x7U
#define SYS_IOMUX_GPO54_DOUT_CFG_SHIFT                     0x10U
#define SYS_IOMUX_GPO54_DOUT_CFG_MASK                      0x7F0000U
#define SYS_IOMUX_GPO55_DOUT_CFG_WIDTH                     0x7U
#define SYS_IOMUX_GPO55_DOUT_CFG_SHIFT                     0x18U
#define SYS_IOMUX_GPO55_DOUT_CFG_MASK                      0x7F000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_30_ADDR             (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x78U)
#define SYS_IOMUX_GPO56_DOUT_CFG_WIDTH                     0x7U
#define SYS_IOMUX_GPO56_DOUT_CFG_SHIFT                     0x0U
#define SYS_IOMUX_GPO56_DOUT_CFG_MASK                      0x7FU
#define SYS_IOMUX_GPO57_DOUT_CFG_WIDTH                     0x7U
#define SYS_IOMUX_GPO57_DOUT_CFG_SHIFT                     0x8U
#define SYS_IOMUX_GPO57_DOUT_CFG_MASK                      0x7F00U
#define SYS_IOMUX_GPO58_DOUT_CFG_WIDTH                     0x7U
#define SYS_IOMUX_GPO58_DOUT_CFG_SHIFT                     0x10U
#define SYS_IOMUX_GPO58_DOUT_CFG_MASK                      0x7F0000U
#define SYS_IOMUX_GPO59_DOUT_CFG_WIDTH                     0x7U
#define SYS_IOMUX_GPO59_DOUT_CFG_SHIFT                     0x18U
#define SYS_IOMUX_GPO59_DOUT_CFG_MASK                      0x7F000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_31_ADDR             (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x7cU)
#define SYS_IOMUX_GPO60_DOUT_CFG_WIDTH                     0x7U
#define SYS_IOMUX_GPO60_DOUT_CFG_SHIFT                     0x0U
#define SYS_IOMUX_GPO60_DOUT_CFG_MASK                      0x7FU
#define SYS_IOMUX_GPO61_DOUT_CFG_WIDTH                     0x7U
#define SYS_IOMUX_GPO61_DOUT_CFG_SHIFT                     0x8U
#define SYS_IOMUX_GPO61_DOUT_CFG_MASK                      0x7F00U
#define SYS_IOMUX_GPO62_DOUT_CFG_WIDTH                     0x7U
#define SYS_IOMUX_GPO62_DOUT_CFG_SHIFT                     0x10U
#define SYS_IOMUX_GPO62_DOUT_CFG_MASK                      0x7F0000U
#define SYS_IOMUX_GPO63_DOUT_CFG_WIDTH                     0x7U
#define SYS_IOMUX_GPO63_DOUT_CFG_SHIFT                     0x18U
#define SYS_IOMUX_GPO63_DOUT_CFG_MASK                      0x7F000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_32_ADDR             (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x80U)
#define SYS_IOMUX_GPI_U0_WAVE511_I_UART_RXSIN_CFG_WIDTH    0x7U
#define SYS_IOMUX_GPI_U0_WAVE511_I_UART_RXSIN_CFG_SHIFT    0x0U
#define SYS_IOMUX_GPI_U0_WAVE511_I_UART_RXSIN_CFG_MASK     0x7FU
#define SYS_IOMUX_GPI_U0_CAN_CTRL_RXD_CFG_WIDTH            0x7U
#define SYS_IOMUX_GPI_U0_CAN_CTRL_RXD_CFG_SHIFT            0x8U
#define SYS_IOMUX_GPI_U0_CAN_CTRL_RXD_CFG_MASK             0x7F00U
#define SYS_IOMUX_GPI_U0_CDN_USB_OVERCURRENT_N_IO_CFG_WIDTH 0x7U
#define SYS_IOMUX_GPI_U0_CDN_USB_OVERCURRENT_N_IO_CFG_SHIFT 0x10U
#define SYS_IOMUX_GPI_U0_CDN_USB_OVERCURRENT_N_IO_CFG_MASK 0x7F0000U
#define SYS_IOMUX_GPI_U0_CDNS_SPDIF_SPDIFI_CFG_WIDTH       0x7U
#define SYS_IOMUX_GPI_U0_CDNS_SPDIF_SPDIFI_CFG_SHIFT       0x18U
#define SYS_IOMUX_GPI_U0_CDNS_SPDIF_SPDIFI_CFG_MASK        0x7F000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_33_ADDR             (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x84U)
#define SYS_IOMUX_GPI_U0_CLKRST_SRC_BYPASS_JTAG_TRSTN_CFG_WIDTH 0x7U
#define SYS_IOMUX_GPI_U0_CLKRST_SRC_BYPASS_JTAG_TRSTN_CFG_SHIFT 0x0U
#define SYS_IOMUX_GPI_U0_CLKRST_SRC_BYPASS_JTAG_TRSTN_CFG_MASK 0x7FU
#define SYS_IOMUX_GPI_U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_CEC_SDA_IN_CFG_WIDTH 0x7U
#define SYS_IOMUX_GPI_U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_CEC_SDA_IN_CFG_SHIFT 0x8U
#define SYS_IOMUX_GPI_U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_CEC_SDA_IN_CFG_MASK 0x7F00U
#define SYS_IOMUX_GPI_U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_DDC_SCL_IN_CFG_WIDTH 0x7U
#define SYS_IOMUX_GPI_U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_DDC_SCL_IN_CFG_SHIFT 0x10U
#define SYS_IOMUX_GPI_U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_DDC_SCL_IN_CFG_MASK 0x7F0000U
#define SYS_IOMUX_GPI_U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_DDC_SDA_IN_CFG_WIDTH 0x7U
#define SYS_IOMUX_GPI_U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_DDC_SDA_IN_CFG_SHIFT 0x18U
#define SYS_IOMUX_GPI_U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_DDC_SDA_IN_CFG_MASK 0x7F000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_34_ADDR             (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x88U)
#define SYS_IOMUX_GPI_U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_HPD_CFG_WIDTH 0x7U
#define SYS_IOMUX_GPI_U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_HPD_CFG_SHIFT 0x0U
#define SYS_IOMUX_GPI_U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_HPD_CFG_MASK 0x7FU
#define SYS_IOMUX_GPI_U0_DW_I2C_IC_CLK_IN_A_CFG_WIDTH      0x7U
#define SYS_IOMUX_GPI_U0_DW_I2C_IC_CLK_IN_A_CFG_SHIFT      0x8U
#define SYS_IOMUX_GPI_U0_DW_I2C_IC_CLK_IN_A_CFG_MASK       0x7F00U
#define SYS_IOMUX_GPI_U0_DW_I2C_IC_DATA_IN_A_CFG_WIDTH     0x7U
#define SYS_IOMUX_GPI_U0_DW_I2C_IC_DATA_IN_A_CFG_SHIFT     0x10U
#define SYS_IOMUX_GPI_U0_DW_I2C_IC_DATA_IN_A_CFG_MASK      0x7F0000U
#define SYS_IOMUX_GPI_U0_DW_SDIO_CARD_DETECT_N_CFG_WIDTH   0x7U
#define SYS_IOMUX_GPI_U0_DW_SDIO_CARD_DETECT_N_CFG_SHIFT   0x18U
#define SYS_IOMUX_GPI_U0_DW_SDIO_CARD_DETECT_N_CFG_MASK    0x7F000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_35_ADDR             (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x8cU)
#define SYS_IOMUX_GPI_U0_DW_SDIO_CARD_INT_N_CFG_WIDTH      0x7U
#define SYS_IOMUX_GPI_U0_DW_SDIO_CARD_INT_N_CFG_SHIFT      0x0U
#define SYS_IOMUX_GPI_U0_DW_SDIO_CARD_INT_N_CFG_MASK       0x7FU
#define SYS_IOMUX_GPI_U0_DW_SDIO_CARD_WRITE_PRT_CFG_WIDTH  0x7U
#define SYS_IOMUX_GPI_U0_DW_SDIO_CARD_WRITE_PRT_CFG_SHIFT  0x8U
#define SYS_IOMUX_GPI_U0_DW_SDIO_CARD_WRITE_PRT_CFG_MASK   0x7F00U
#define SYS_IOMUX_GPI_U0_DW_UART_SIN_CFG_WIDTH             0x7U
#define SYS_IOMUX_GPI_U0_DW_UART_SIN_CFG_SHIFT             0x10U
#define SYS_IOMUX_GPI_U0_DW_UART_SIN_CFG_MASK              0x7F0000U
#define SYS_IOMUX_GPI_U0_HIFI4_JTCK_CFG_WIDTH              0x7U
#define SYS_IOMUX_GPI_U0_HIFI4_JTCK_CFG_SHIFT              0x18U
#define SYS_IOMUX_GPI_U0_HIFI4_JTCK_CFG_MASK               0x7F000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_36_ADDR             (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x90U)
#define SYS_IOMUX_GPI_U0_HIFI4_JTDI_CFG_WIDTH              0x7U
#define SYS_IOMUX_GPI_U0_HIFI4_JTDI_CFG_SHIFT              0x0U
#define SYS_IOMUX_GPI_U0_HIFI4_JTDI_CFG_MASK               0x7FU
#define SYS_IOMUX_GPI_U0_HIFI4_JTMS_CFG_WIDTH              0x7U
#define SYS_IOMUX_GPI_U0_HIFI4_JTMS_CFG_SHIFT              0x8U
#define SYS_IOMUX_GPI_U0_HIFI4_JTMS_CFG_MASK               0x7F00U
#define SYS_IOMUX_GPI_U0_HIFI4_JTRSTN_CFG_WIDTH            0x7U
#define SYS_IOMUX_GPI_U0_HIFI4_JTRSTN_CFG_SHIFT            0x10U
#define SYS_IOMUX_GPI_U0_HIFI4_JTRSTN_CFG_MASK             0x7F0000U
#define SYS_IOMUX_GPI_U0_JTAG_CERTIFICATION_TDI_CFG_WIDTH  0x7U
#define SYS_IOMUX_GPI_U0_JTAG_CERTIFICATION_TDI_CFG_SHIFT  0x18U
#define SYS_IOMUX_GPI_U0_JTAG_CERTIFICATION_TDI_CFG_MASK   0x7F000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_37_ADDR             (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x94U)
#define SYS_IOMUX_GPI_U0_JTAG_CERTIFICATION_TMS_CFG_WIDTH  0x7U
#define SYS_IOMUX_GPI_U0_JTAG_CERTIFICATION_TMS_CFG_SHIFT  0x0U
#define SYS_IOMUX_GPI_U0_JTAG_CERTIFICATION_TMS_CFG_MASK   0x7FU
#define SYS_IOMUX_GPI_U0_PDM_4MIC_DMIC0_DIN_CFG_WIDTH      0x7U
#define SYS_IOMUX_GPI_U0_PDM_4MIC_DMIC0_DIN_CFG_SHIFT      0x8U
#define SYS_IOMUX_GPI_U0_PDM_4MIC_DMIC0_DIN_CFG_MASK       0x7F00U
#define SYS_IOMUX_GPI_U0_PDM_4MIC_DMIC1_DIN_CFG_WIDTH      0x7U
#define SYS_IOMUX_GPI_U0_PDM_4MIC_DMIC1_DIN_CFG_SHIFT      0x10U
#define SYS_IOMUX_GPI_U0_PDM_4MIC_DMIC1_DIN_CFG_MASK       0x7F0000U
#define SYS_IOMUX_GPI_U0_SAIF_AUDIO_SDIN_MUX_I2SRX_EXT_SDIN0_CFG_WIDTH 0x7U
#define SYS_IOMUX_GPI_U0_SAIF_AUDIO_SDIN_MUX_I2SRX_EXT_SDIN0_CFG_SHIFT 0x18U
#define SYS_IOMUX_GPI_U0_SAIF_AUDIO_SDIN_MUX_I2SRX_EXT_SDIN0_CFG_MASK 0x7F000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_38_ADDR             (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x98U)
#define SYS_IOMUX_GPI_U0_SAIF_AUDIO_SDIN_MUX_I2SRX_EXT_SDIN1_CFG_WIDTH 0x7U
#define SYS_IOMUX_GPI_U0_SAIF_AUDIO_SDIN_MUX_I2SRX_EXT_SDIN1_CFG_SHIFT 0x0U
#define SYS_IOMUX_GPI_U0_SAIF_AUDIO_SDIN_MUX_I2SRX_EXT_SDIN1_CFG_MASK 0x7FU
#define SYS_IOMUX_GPI_U0_SAIF_AUDIO_SDIN_MUX_I2SRX_EXT_SDIN2_CFG_WIDTH 0x7U
#define SYS_IOMUX_GPI_U0_SAIF_AUDIO_SDIN_MUX_I2SRX_EXT_SDIN2_CFG_SHIFT 0x8U
#define SYS_IOMUX_GPI_U0_SAIF_AUDIO_SDIN_MUX_I2SRX_EXT_SDIN2_CFG_MASK 0x7F00U
#define SYS_IOMUX_GPI_U0_SSP_SPI_SSPCLKIN_CFG_WIDTH        0x7U
#define SYS_IOMUX_GPI_U0_SSP_SPI_SSPCLKIN_CFG_SHIFT        0x10U
#define SYS_IOMUX_GPI_U0_SSP_SPI_SSPCLKIN_CFG_MASK         0x7F0000U
#define SYS_IOMUX_GPI_U0_SSP_SPI_SSPFSSIN_CFG_WIDTH        0x7U
#define SYS_IOMUX_GPI_U0_SSP_SPI_SSPFSSIN_CFG_SHIFT        0x18U
#define SYS_IOMUX_GPI_U0_SSP_SPI_SSPFSSIN_CFG_MASK         0x7F000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_39_ADDR             (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x9cU)
#define SYS_IOMUX_GPI_U0_SSP_SPI_SSPRXD_CFG_WIDTH          0x7U
#define SYS_IOMUX_GPI_U0_SSP_SPI_SSPRXD_CFG_SHIFT          0x0U
#define SYS_IOMUX_GPI_U0_SSP_SPI_SSPRXD_CFG_MASK           0x7FU
#define SYS_IOMUX_GPI_U0_SYS_CRG_CLK_JTAG_TCK_CFG_WIDTH    0x7U
#define SYS_IOMUX_GPI_U0_SYS_CRG_CLK_JTAG_TCK_CFG_SHIFT    0x8U
#define SYS_IOMUX_GPI_U0_SYS_CRG_CLK_JTAG_TCK_CFG_MASK     0x7F00U
#define SYS_IOMUX_GPI_U0_SYS_CRG_EXT_MCLK_CFG_WIDTH        0x7U
#define SYS_IOMUX_GPI_U0_SYS_CRG_EXT_MCLK_CFG_SHIFT        0x10U
#define SYS_IOMUX_GPI_U0_SYS_CRG_EXT_MCLK_CFG_MASK         0x7F0000U
#define SYS_IOMUX_GPI_U0_SYS_CRG_I2SRX_BCLK_SLV_CFG_WIDTH  0x7U
#define SYS_IOMUX_GPI_U0_SYS_CRG_I2SRX_BCLK_SLV_CFG_SHIFT  0x18U
#define SYS_IOMUX_GPI_U0_SYS_CRG_I2SRX_BCLK_SLV_CFG_MASK   0x7F000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_40_ADDR             (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0xa0U)
#define SYS_IOMUX_GPI_U0_SYS_CRG_I2SRX_LRCK_SLV_CFG_WIDTH  0x7U
#define SYS_IOMUX_GPI_U0_SYS_CRG_I2SRX_LRCK_SLV_CFG_SHIFT  0x0U
#define SYS_IOMUX_GPI_U0_SYS_CRG_I2SRX_LRCK_SLV_CFG_MASK   0x7FU
#define SYS_IOMUX_GPI_U0_SYS_CRG_I2STX_BCLK_SLV_CFG_WIDTH  0x7U
#define SYS_IOMUX_GPI_U0_SYS_CRG_I2STX_BCLK_SLV_CFG_SHIFT  0x8U
#define SYS_IOMUX_GPI_U0_SYS_CRG_I2STX_BCLK_SLV_CFG_MASK   0x7F00U
#define SYS_IOMUX_GPI_U0_SYS_CRG_I2STX_LRCK_SLV_CFG_WIDTH  0x7U
#define SYS_IOMUX_GPI_U0_SYS_CRG_I2STX_LRCK_SLV_CFG_SHIFT  0x10U
#define SYS_IOMUX_GPI_U0_SYS_CRG_I2STX_LRCK_SLV_CFG_MASK   0x7F0000U
#define SYS_IOMUX_GPI_U0_SYS_CRG_TDM_CLK_SLV_CFG_WIDTH     0x7U
#define SYS_IOMUX_GPI_U0_SYS_CRG_TDM_CLK_SLV_CFG_SHIFT     0x18U
#define SYS_IOMUX_GPI_U0_SYS_CRG_TDM_CLK_SLV_CFG_MASK      0x7F000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_41_ADDR             (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0xa4U)
#define SYS_IOMUX_GPI_U0_TDM16SLOT_PCM_RXD_CFG_WIDTH       0x7U
#define SYS_IOMUX_GPI_U0_TDM16SLOT_PCM_RXD_CFG_SHIFT       0x0U
#define SYS_IOMUX_GPI_U0_TDM16SLOT_PCM_RXD_CFG_MASK        0x7FU
#define SYS_IOMUX_GPI_U0_TDM16SLOT_PCM_SYNCIN_CFG_WIDTH    0x7U
#define SYS_IOMUX_GPI_U0_TDM16SLOT_PCM_SYNCIN_CFG_SHIFT    0x8U
#define SYS_IOMUX_GPI_U0_TDM16SLOT_PCM_SYNCIN_CFG_MASK     0x7F00U
#define SYS_IOMUX_GPI_U1_CAN_CTRL_RXD_CFG_WIDTH            0x7U
#define SYS_IOMUX_GPI_U1_CAN_CTRL_RXD_CFG_SHIFT            0x10U
#define SYS_IOMUX_GPI_U1_CAN_CTRL_RXD_CFG_MASK             0x7F0000U
#define SYS_IOMUX_GPI_U1_DW_I2C_IC_CLK_IN_A_CFG_WIDTH      0x7U
#define SYS_IOMUX_GPI_U1_DW_I2C_IC_CLK_IN_A_CFG_SHIFT      0x18U
#define SYS_IOMUX_GPI_U1_DW_I2C_IC_CLK_IN_A_CFG_MASK       0x7F000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_42_ADDR             (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0xa8U)
#define SYS_IOMUX_GPI_U1_DW_I2C_IC_DATA_IN_A_CFG_WIDTH     0x7U
#define SYS_IOMUX_GPI_U1_DW_I2C_IC_DATA_IN_A_CFG_SHIFT     0x0U
#define SYS_IOMUX_GPI_U1_DW_I2C_IC_DATA_IN_A_CFG_MASK      0x7FU
#define SYS_IOMUX_GPI_U1_DW_SDIO_CARD_DETECT_N_CFG_WIDTH   0x7U
#define SYS_IOMUX_GPI_U1_DW_SDIO_CARD_DETECT_N_CFG_SHIFT   0x8U
#define SYS_IOMUX_GPI_U1_DW_SDIO_CARD_DETECT_N_CFG_MASK    0x7F00U
#define SYS_IOMUX_GPI_U1_DW_SDIO_CARD_INT_N_CFG_WIDTH      0x7U
#define SYS_IOMUX_GPI_U1_DW_SDIO_CARD_INT_N_CFG_SHIFT      0x10U
#define SYS_IOMUX_GPI_U1_DW_SDIO_CARD_INT_N_CFG_MASK       0x7F0000U
#define SYS_IOMUX_GPI_U1_DW_SDIO_CARD_WRITE_PRT_CFG_WIDTH  0x7U
#define SYS_IOMUX_GPI_U1_DW_SDIO_CARD_WRITE_PRT_CFG_SHIFT  0x18U
#define SYS_IOMUX_GPI_U1_DW_SDIO_CARD_WRITE_PRT_CFG_MASK   0x7F000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_43_ADDR             (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0xacU)
#define SYS_IOMUX_GPI_U1_DW_SDIO_CCMD_IN_CFG_WIDTH         0x7U
#define SYS_IOMUX_GPI_U1_DW_SDIO_CCMD_IN_CFG_SHIFT         0x0U
#define SYS_IOMUX_GPI_U1_DW_SDIO_CCMD_IN_CFG_MASK          0x7FU
#define SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_0_CFG_WIDTH      0x7U
#define SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_0_CFG_SHIFT      0x8U
#define SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_0_CFG_MASK       0x7F00U
#define SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_1_CFG_WIDTH      0x7U
#define SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_1_CFG_SHIFT      0x10U
#define SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_1_CFG_MASK       0x7F0000U
#define SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_2_CFG_WIDTH      0x7U
#define SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_2_CFG_SHIFT      0x18U
#define SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_2_CFG_MASK       0x7F000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_44_ADDR             (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0xb0U)
#define SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_3_CFG_WIDTH      0x7U
#define SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_3_CFG_SHIFT      0x0U
#define SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_3_CFG_MASK       0x7FU
#define SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_4_CFG_WIDTH      0x7U
#define SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_4_CFG_SHIFT      0x8U
#define SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_4_CFG_MASK       0x7F00U
#define SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_5_CFG_WIDTH      0x7U
#define SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_5_CFG_SHIFT      0x10U
#define SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_5_CFG_MASK       0x7F0000U
#define SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_6_CFG_WIDTH      0x7U
#define SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_6_CFG_SHIFT      0x18U
#define SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_6_CFG_MASK       0x7F000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_45_ADDR             (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0xb4U)
#define SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_7_CFG_WIDTH      0x7U
#define SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_7_CFG_SHIFT      0x0U
#define SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_7_CFG_MASK       0x7FU
#define SYS_IOMUX_GPI_U1_DW_SDIO_DATA_STROBE_CFG_WIDTH     0x7U
#define SYS_IOMUX_GPI_U1_DW_SDIO_DATA_STROBE_CFG_SHIFT     0x8U
#define SYS_IOMUX_GPI_U1_DW_SDIO_DATA_STROBE_CFG_MASK      0x7F00U
#define SYS_IOMUX_GPI_U1_DW_UART_CTS_N_CFG_WIDTH           0x7U
#define SYS_IOMUX_GPI_U1_DW_UART_CTS_N_CFG_SHIFT           0x10U
#define SYS_IOMUX_GPI_U1_DW_UART_CTS_N_CFG_MASK            0x7F0000U
#define SYS_IOMUX_GPI_U1_DW_UART_SIN_CFG_WIDTH             0x7U
#define SYS_IOMUX_GPI_U1_DW_UART_SIN_CFG_SHIFT             0x18U
#define SYS_IOMUX_GPI_U1_DW_UART_SIN_CFG_MASK              0x7F000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_46_ADDR             (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0xb8U)
#define SYS_IOMUX_GPI_U1_SSP_SPI_SSPCLKIN_CFG_WIDTH        0x7U
#define SYS_IOMUX_GPI_U1_SSP_SPI_SSPCLKIN_CFG_SHIFT        0x0U
#define SYS_IOMUX_GPI_U1_SSP_SPI_SSPCLKIN_CFG_MASK         0x7FU
#define SYS_IOMUX_GPI_U1_SSP_SPI_SSPFSSIN_CFG_WIDTH        0x7U
#define SYS_IOMUX_GPI_U1_SSP_SPI_SSPFSSIN_CFG_SHIFT        0x8U
#define SYS_IOMUX_GPI_U1_SSP_SPI_SSPFSSIN_CFG_MASK         0x7F00U
#define SYS_IOMUX_GPI_U1_SSP_SPI_SSPRXD_CFG_WIDTH          0x7U
#define SYS_IOMUX_GPI_U1_SSP_SPI_SSPRXD_CFG_SHIFT          0x10U
#define SYS_IOMUX_GPI_U1_SSP_SPI_SSPRXD_CFG_MASK           0x7F0000U
#define SYS_IOMUX_GPI_U2_DW_I2C_IC_CLK_IN_A_CFG_WIDTH      0x7U
#define SYS_IOMUX_GPI_U2_DW_I2C_IC_CLK_IN_A_CFG_SHIFT      0x18U
#define SYS_IOMUX_GPI_U2_DW_I2C_IC_CLK_IN_A_CFG_MASK       0x7F000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_47_ADDR             (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0xbcU)
#define SYS_IOMUX_GPI_U2_DW_I2C_IC_DATA_IN_A_CFG_WIDTH     0x7U
#define SYS_IOMUX_GPI_U2_DW_I2C_IC_DATA_IN_A_CFG_SHIFT     0x0U
#define SYS_IOMUX_GPI_U2_DW_I2C_IC_DATA_IN_A_CFG_MASK      0x7FU
#define SYS_IOMUX_GPI_U2_DW_UART_CTS_N_CFG_WIDTH           0x7U
#define SYS_IOMUX_GPI_U2_DW_UART_CTS_N_CFG_SHIFT           0x8U
#define SYS_IOMUX_GPI_U2_DW_UART_CTS_N_CFG_MASK            0x7F00U
#define SYS_IOMUX_GPI_U2_DW_UART_SIN_CFG_WIDTH             0x7U
#define SYS_IOMUX_GPI_U2_DW_UART_SIN_CFG_SHIFT             0x10U
#define SYS_IOMUX_GPI_U2_DW_UART_SIN_CFG_MASK              0x7F0000U
#define SYS_IOMUX_GPI_U2_SSP_SPI_SSPCLKIN_CFG_WIDTH        0x7U
#define SYS_IOMUX_GPI_U2_SSP_SPI_SSPCLKIN_CFG_SHIFT        0x18U
#define SYS_IOMUX_GPI_U2_SSP_SPI_SSPCLKIN_CFG_MASK         0x7F000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_48_ADDR             (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0xc0U)
#define SYS_IOMUX_GPI_U2_SSP_SPI_SSPFSSIN_CFG_WIDTH        0x7U
#define SYS_IOMUX_GPI_U2_SSP_SPI_SSPFSSIN_CFG_SHIFT        0x0U
#define SYS_IOMUX_GPI_U2_SSP_SPI_SSPFSSIN_CFG_MASK         0x7FU
#define SYS_IOMUX_GPI_U2_SSP_SPI_SSPRXD_CFG_WIDTH          0x7U
#define SYS_IOMUX_GPI_U2_SSP_SPI_SSPRXD_CFG_SHIFT          0x8U
#define SYS_IOMUX_GPI_U2_SSP_SPI_SSPRXD_CFG_MASK           0x7F00U
#define SYS_IOMUX_GPI_U3_DW_I2C_IC_CLK_IN_A_CFG_WIDTH      0x7U
#define SYS_IOMUX_GPI_U3_DW_I2C_IC_CLK_IN_A_CFG_SHIFT      0x10U
#define SYS_IOMUX_GPI_U3_DW_I2C_IC_CLK_IN_A_CFG_MASK       0x7F0000U
#define SYS_IOMUX_GPI_U3_DW_I2C_IC_DATA_IN_A_CFG_WIDTH     0x7U
#define SYS_IOMUX_GPI_U3_DW_I2C_IC_DATA_IN_A_CFG_SHIFT     0x18U
#define SYS_IOMUX_GPI_U3_DW_I2C_IC_DATA_IN_A_CFG_MASK      0x7F000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_49_ADDR             (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0xc4U)
#define SYS_IOMUX_GPI_U3_DW_UART_SIN_CFG_WIDTH             0x7U
#define SYS_IOMUX_GPI_U3_DW_UART_SIN_CFG_SHIFT             0x0U
#define SYS_IOMUX_GPI_U3_DW_UART_SIN_CFG_MASK              0x7FU
#define SYS_IOMUX_GPI_U3_SSP_SPI_SSPCLKIN_CFG_WIDTH        0x7U
#define SYS_IOMUX_GPI_U3_SSP_SPI_SSPCLKIN_CFG_SHIFT        0x8U
#define SYS_IOMUX_GPI_U3_SSP_SPI_SSPCLKIN_CFG_MASK         0x7F00U
#define SYS_IOMUX_GPI_U3_SSP_SPI_SSPFSSIN_CFG_WIDTH        0x7U
#define SYS_IOMUX_GPI_U3_SSP_SPI_SSPFSSIN_CFG_SHIFT        0x10U
#define SYS_IOMUX_GPI_U3_SSP_SPI_SSPFSSIN_CFG_MASK         0x7F0000U
#define SYS_IOMUX_GPI_U3_SSP_SPI_SSPRXD_CFG_WIDTH          0x7U
#define SYS_IOMUX_GPI_U3_SSP_SPI_SSPRXD_CFG_SHIFT          0x18U
#define SYS_IOMUX_GPI_U3_SSP_SPI_SSPRXD_CFG_MASK           0x7F000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_50_ADDR             (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0xc8U)
#define SYS_IOMUX_GPI_U4_DW_I2C_IC_CLK_IN_A_CFG_WIDTH      0x7U
#define SYS_IOMUX_GPI_U4_DW_I2C_IC_CLK_IN_A_CFG_SHIFT      0x0U
#define SYS_IOMUX_GPI_U4_DW_I2C_IC_CLK_IN_A_CFG_MASK       0x7FU
#define SYS_IOMUX_GPI_U4_DW_I2C_IC_DATA_IN_A_CFG_WIDTH     0x7U
#define SYS_IOMUX_GPI_U4_DW_I2C_IC_DATA_IN_A_CFG_SHIFT     0x8U
#define SYS_IOMUX_GPI_U4_DW_I2C_IC_DATA_IN_A_CFG_MASK      0x7F00U
#define SYS_IOMUX_GPI_U4_DW_UART_CTS_N_CFG_WIDTH           0x7U
#define SYS_IOMUX_GPI_U4_DW_UART_CTS_N_CFG_SHIFT           0x10U
#define SYS_IOMUX_GPI_U4_DW_UART_CTS_N_CFG_MASK            0x7F0000U
#define SYS_IOMUX_GPI_U4_DW_UART_SIN_CFG_WIDTH             0x7U
#define SYS_IOMUX_GPI_U4_DW_UART_SIN_CFG_SHIFT             0x18U
#define SYS_IOMUX_GPI_U4_DW_UART_SIN_CFG_MASK              0x7F000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_51_ADDR             (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0xccU)
#define SYS_IOMUX_GPI_U4_SSP_SPI_SSPCLKIN_CFG_WIDTH        0x7U
#define SYS_IOMUX_GPI_U4_SSP_SPI_SSPCLKIN_CFG_SHIFT        0x0U
#define SYS_IOMUX_GPI_U4_SSP_SPI_SSPCLKIN_CFG_MASK         0x7FU
#define SYS_IOMUX_GPI_U4_SSP_SPI_SSPFSSIN_CFG_WIDTH        0x7U
#define SYS_IOMUX_GPI_U4_SSP_SPI_SSPFSSIN_CFG_SHIFT        0x8U
#define SYS_IOMUX_GPI_U4_SSP_SPI_SSPFSSIN_CFG_MASK         0x7F00U
#define SYS_IOMUX_GPI_U4_SSP_SPI_SSPRXD_CFG_WIDTH          0x7U
#define SYS_IOMUX_GPI_U4_SSP_SPI_SSPRXD_CFG_SHIFT          0x10U
#define SYS_IOMUX_GPI_U4_SSP_SPI_SSPRXD_CFG_MASK           0x7F0000U
#define SYS_IOMUX_GPI_U5_DW_I2C_IC_CLK_IN_A_CFG_WIDTH      0x7U
#define SYS_IOMUX_GPI_U5_DW_I2C_IC_CLK_IN_A_CFG_SHIFT      0x18U
#define SYS_IOMUX_GPI_U5_DW_I2C_IC_CLK_IN_A_CFG_MASK       0x7F000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_52_ADDR             (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0xd0U)
#define SYS_IOMUX_GPI_U5_DW_I2C_IC_DATA_IN_A_CFG_WIDTH     0x7U
#define SYS_IOMUX_GPI_U5_DW_I2C_IC_DATA_IN_A_CFG_SHIFT     0x0U
#define SYS_IOMUX_GPI_U5_DW_I2C_IC_DATA_IN_A_CFG_MASK      0x7FU
#define SYS_IOMUX_GPI_U5_DW_UART_CTS_N_CFG_WIDTH           0x7U
#define SYS_IOMUX_GPI_U5_DW_UART_CTS_N_CFG_SHIFT           0x8U
#define SYS_IOMUX_GPI_U5_DW_UART_CTS_N_CFG_MASK            0x7F00U
#define SYS_IOMUX_GPI_U5_DW_UART_SIN_CFG_WIDTH             0x7U
#define SYS_IOMUX_GPI_U5_DW_UART_SIN_CFG_SHIFT             0x10U
#define SYS_IOMUX_GPI_U5_DW_UART_SIN_CFG_MASK              0x7F0000U
#define SYS_IOMUX_GPI_U5_SSP_SPI_SSPCLKIN_CFG_WIDTH        0x7U
#define SYS_IOMUX_GPI_U5_SSP_SPI_SSPCLKIN_CFG_SHIFT        0x18U
#define SYS_IOMUX_GPI_U5_SSP_SPI_SSPCLKIN_CFG_MASK         0x7F000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_53_ADDR             (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0xd4U)
#define SYS_IOMUX_GPI_U5_SSP_SPI_SSPFSSIN_CFG_WIDTH        0x7U
#define SYS_IOMUX_GPI_U5_SSP_SPI_SSPFSSIN_CFG_SHIFT        0x0U
#define SYS_IOMUX_GPI_U5_SSP_SPI_SSPFSSIN_CFG_MASK         0x7FU
#define SYS_IOMUX_GPI_U5_SSP_SPI_SSPRXD_CFG_WIDTH          0x7U
#define SYS_IOMUX_GPI_U5_SSP_SPI_SSPRXD_CFG_SHIFT          0x8U
#define SYS_IOMUX_GPI_U5_SSP_SPI_SSPRXD_CFG_MASK           0x7F00U
#define SYS_IOMUX_GPI_U6_DW_I2C_IC_CLK_IN_A_CFG_WIDTH      0x7U
#define SYS_IOMUX_GPI_U6_DW_I2C_IC_CLK_IN_A_CFG_SHIFT      0x10U
#define SYS_IOMUX_GPI_U6_DW_I2C_IC_CLK_IN_A_CFG_MASK       0x7F0000U
#define SYS_IOMUX_GPI_U6_DW_I2C_IC_DATA_IN_A_CFG_WIDTH     0x7U
#define SYS_IOMUX_GPI_U6_DW_I2C_IC_DATA_IN_A_CFG_SHIFT     0x18U
#define SYS_IOMUX_GPI_U6_DW_I2C_IC_DATA_IN_A_CFG_MASK      0x7F000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_54_ADDR             (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0xd8U)
#define SYS_IOMUX_GPI_U6_SSP_SPI_SSPCLKIN_CFG_WIDTH        0x7U
#define SYS_IOMUX_GPI_U6_SSP_SPI_SSPCLKIN_CFG_SHIFT        0x0U
#define SYS_IOMUX_GPI_U6_SSP_SPI_SSPCLKIN_CFG_MASK         0x7FU
#define SYS_IOMUX_GPI_U6_SSP_SPI_SSPFSSIN_CFG_WIDTH        0x7U
#define SYS_IOMUX_GPI_U6_SSP_SPI_SSPFSSIN_CFG_SHIFT        0x8U
#define SYS_IOMUX_GPI_U6_SSP_SPI_SSPFSSIN_CFG_MASK         0x7F00U
#define SYS_IOMUX_GPI_U6_SSP_SPI_SSPRXD_CFG_WIDTH          0x7U
#define SYS_IOMUX_GPI_U6_SSP_SPI_SSPRXD_CFG_SHIFT          0x10U
#define SYS_IOMUX_GPI_U6_SSP_SPI_SSPRXD_CFG_MASK           0x7F0000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_IOIRQ_55_ADDR            (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0xdcU)
#define SYS_GPIOEN_0_REG_WIDTH                             0x1U
#define SYS_GPIOEN_0_REG_SHIFT                             0x0U
#define SYS_GPIOEN_0_REG_MASK                              0x1U
#define SYS_IOMUX_CFGSAIF__SYSCFG_IOIRQ_56_ADDR            (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0xe0U)
#define SYS_GPIOIS_0_REG_WIDTH                             0x20U
#define SYS_GPIOIS_0_REG_SHIFT                             0x0U
#define SYS_GPIOIS_0_REG_MASK                              0xFFFFFFFFU
#define SYS_IOMUX_CFGSAIF__SYSCFG_IOIRQ_57_ADDR            (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0xe4U)
#define SYS_GPIOIS_1_REG_WIDTH                             0x20U
#define SYS_GPIOIS_1_REG_SHIFT                             0x0U
#define SYS_GPIOIS_1_REG_MASK                              0xFFFFFFFFU
#define SYS_IOMUX_CFGSAIF__SYSCFG_IOIRQ_58_ADDR            (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0xe8U)
#define SYS_GPIOIC_0_REG_WIDTH                             0x20U
#define SYS_GPIOIC_0_REG_SHIFT                             0x0U
#define SYS_GPIOIC_0_REG_MASK                              0xFFFFFFFFU
#define SYS_IOMUX_CFGSAIF__SYSCFG_IOIRQ_59_ADDR            (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0xecU)
#define SYS_GPIOIC_1_REG_WIDTH                             0x20U
#define SYS_GPIOIC_1_REG_SHIFT                             0x0U
#define SYS_GPIOIC_1_REG_MASK                              0xFFFFFFFFU
#define SYS_IOMUX_CFGSAIF__SYSCFG_IOIRQ_60_ADDR            (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0xf0U)
#define SYS_GPIOIBE_0_REG_WIDTH                            0x20U
#define SYS_GPIOIBE_0_REG_SHIFT                            0x0U
#define SYS_GPIOIBE_0_REG_MASK                             0xFFFFFFFFU
#define SYS_IOMUX_CFGSAIF__SYSCFG_IOIRQ_61_ADDR            (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0xf4U)
#define SYS_GPIOIBE_1_REG_WIDTH                            0x20U
#define SYS_GPIOIBE_1_REG_SHIFT                            0x0U
#define SYS_GPIOIBE_1_REG_MASK                             0xFFFFFFFFU
#define SYS_IOMUX_CFGSAIF__SYSCFG_IOIRQ_62_ADDR            (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0xf8U)
#define SYS_GPIOIEV_0_REG_WIDTH                            0x20U
#define SYS_GPIOIEV_0_REG_SHIFT                            0x0U
#define SYS_GPIOIEV_0_REG_MASK                             0xFFFFFFFFU
#define SYS_IOMUX_CFGSAIF__SYSCFG_IOIRQ_63_ADDR            (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0xfcU)
#define SYS_GPIOIEV_1_REG_WIDTH                            0x20U
#define SYS_GPIOIEV_1_REG_SHIFT                            0x0U
#define SYS_GPIOIEV_1_REG_MASK                             0xFFFFFFFFU
#define SYS_IOMUX_CFGSAIF__SYSCFG_IOIRQ_64_ADDR            (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x100U)
#define SYS_GPIOIE_0_REG_WIDTH                             0x20U
#define SYS_GPIOIE_0_REG_SHIFT                             0x0U
#define SYS_GPIOIE_0_REG_MASK                              0xFFFFFFFFU
#define SYS_IOMUX_CFGSAIF__SYSCFG_IOIRQ_65_ADDR            (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x104U)
#define SYS_GPIOIE_1_REG_WIDTH                             0x20U
#define SYS_GPIOIE_1_REG_SHIFT                             0x0U
#define SYS_GPIOIE_1_REG_MASK                              0xFFFFFFFFU
#define SYS_IOMUX_CFGSAIF__SYSCFG_IOIRQ_66_ADDR            (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x108U)
#define SYS_GPIORIS_0_REG_WIDTH                            0x20U
#define SYS_GPIORIS_0_REG_SHIFT                            0x0U
#define SYS_GPIORIS_0_REG_MASK                             0xFFFFFFFFU
#define SYS_IOMUX_CFGSAIF__SYSCFG_IOIRQ_67_ADDR            (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x10cU)
#define SYS_GPIORIS_1_REG_WIDTH                            0x20U
#define SYS_GPIORIS_1_REG_SHIFT                            0x0U
#define SYS_GPIORIS_1_REG_MASK                             0xFFFFFFFFU
#define SYS_IOMUX_CFGSAIF__SYSCFG_IOIRQ_68_ADDR            (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x110U)
#define SYS_GPIOMIS_0_REG_WIDTH                            0x20U
#define SYS_GPIOMIS_0_REG_SHIFT                            0x0U
#define SYS_GPIOMIS_0_REG_MASK                             0xFFFFFFFFU
#define SYS_IOMUX_CFGSAIF__SYSCFG_IOIRQ_69_ADDR            (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x114U)
#define SYS_GPIOMIS_1_REG_WIDTH                            0x20U
#define SYS_GPIOMIS_1_REG_SHIFT                            0x0U
#define SYS_GPIOMIS_1_REG_MASK                             0xFFFFFFFFU
#define SYS_IOMUX_CFGSAIF__SYSCFG_IOIRQ_70_ADDR            (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x118U)
#define SYS_GPIO_IN_SYNC2_0_REG_WIDTH                      0x20U
#define SYS_GPIO_IN_SYNC2_0_REG_SHIFT                      0x0U
#define SYS_GPIO_IN_SYNC2_0_REG_MASK                       0xFFFFFFFFU
#define SYS_IOMUX_CFGSAIF__SYSCFG_IOIRQ_71_ADDR            (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x11cU)
#define SYS_GPIO_IN_SYNC2_1_REG_WIDTH                      0x20U
#define SYS_GPIO_IN_SYNC2_1_REG_SHIFT                      0x0U
#define SYS_GPIO_IN_SYNC2_1_REG_MASK                       0xFFFFFFFFU
#define SYS_IOMUX_CFG__SAIF__SYSCFG_288_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x120U)
#define PADCFG_PAD_GPIO0_IE_WIDTH                          0x1U
#define PADCFG_PAD_GPIO0_IE_SHIFT                          0x0U
#define PADCFG_PAD_GPIO0_IE_MASK                           0x1U
#define PADCFG_PAD_GPIO0_DS_WIDTH                          0x2U
#define PADCFG_PAD_GPIO0_DS_SHIFT                          0x1U
#define PADCFG_PAD_GPIO0_DS_MASK                           0x6U
#define PADCFG_PAD_GPIO0_PU_WIDTH                          0x1U
#define PADCFG_PAD_GPIO0_PU_SHIFT                          0x3U
#define PADCFG_PAD_GPIO0_PU_MASK                           0x8U
#define PADCFG_PAD_GPIO0_PD_WIDTH                          0x1U
#define PADCFG_PAD_GPIO0_PD_SHIFT                          0x4U
#define PADCFG_PAD_GPIO0_PD_MASK                           0x10U
#define PADCFG_PAD_GPIO0_SLEW_WIDTH                        0x1U
#define PADCFG_PAD_GPIO0_SLEW_SHIFT                        0x5U
#define PADCFG_PAD_GPIO0_SLEW_MASK                         0x20U
#define PADCFG_PAD_GPIO0_SMT_WIDTH                         0x1U
#define PADCFG_PAD_GPIO0_SMT_SHIFT                         0x6U
#define PADCFG_PAD_GPIO0_SMT_MASK                          0x40U
#define PADCFG_PAD_GPIO0_POS_WIDTH                         0x1U
#define PADCFG_PAD_GPIO0_POS_SHIFT                         0x7U
#define PADCFG_PAD_GPIO0_POS_MASK                          0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_292_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x124U)
#define PADCFG_PAD_GPIO1_IE_WIDTH                          0x1U
#define PADCFG_PAD_GPIO1_IE_SHIFT                          0x0U
#define PADCFG_PAD_GPIO1_IE_MASK                           0x1U
#define PADCFG_PAD_GPIO1_DS_WIDTH                          0x2U
#define PADCFG_PAD_GPIO1_DS_SHIFT                          0x1U
#define PADCFG_PAD_GPIO1_DS_MASK                           0x6U
#define PADCFG_PAD_GPIO1_PU_WIDTH                          0x1U
#define PADCFG_PAD_GPIO1_PU_SHIFT                          0x3U
#define PADCFG_PAD_GPIO1_PU_MASK                           0x8U
#define PADCFG_PAD_GPIO1_PD_WIDTH                          0x1U
#define PADCFG_PAD_GPIO1_PD_SHIFT                          0x4U
#define PADCFG_PAD_GPIO1_PD_MASK                           0x10U
#define PADCFG_PAD_GPIO1_SLEW_WIDTH                        0x1U
#define PADCFG_PAD_GPIO1_SLEW_SHIFT                        0x5U
#define PADCFG_PAD_GPIO1_SLEW_MASK                         0x20U
#define PADCFG_PAD_GPIO1_SMT_WIDTH                         0x1U
#define PADCFG_PAD_GPIO1_SMT_SHIFT                         0x6U
#define PADCFG_PAD_GPIO1_SMT_MASK                          0x40U
#define PADCFG_PAD_GPIO1_POS_WIDTH                         0x1U
#define PADCFG_PAD_GPIO1_POS_SHIFT                         0x7U
#define PADCFG_PAD_GPIO1_POS_MASK                          0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_296_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x128U)
#define PADCFG_PAD_GPIO2_IE_WIDTH                          0x1U
#define PADCFG_PAD_GPIO2_IE_SHIFT                          0x0U
#define PADCFG_PAD_GPIO2_IE_MASK                           0x1U
#define PADCFG_PAD_GPIO2_DS_WIDTH                          0x2U
#define PADCFG_PAD_GPIO2_DS_SHIFT                          0x1U
#define PADCFG_PAD_GPIO2_DS_MASK                           0x6U
#define PADCFG_PAD_GPIO2_PU_WIDTH                          0x1U
#define PADCFG_PAD_GPIO2_PU_SHIFT                          0x3U
#define PADCFG_PAD_GPIO2_PU_MASK                           0x8U
#define PADCFG_PAD_GPIO2_PD_WIDTH                          0x1U
#define PADCFG_PAD_GPIO2_PD_SHIFT                          0x4U
#define PADCFG_PAD_GPIO2_PD_MASK                           0x10U
#define PADCFG_PAD_GPIO2_SLEW_WIDTH                        0x1U
#define PADCFG_PAD_GPIO2_SLEW_SHIFT                        0x5U
#define PADCFG_PAD_GPIO2_SLEW_MASK                         0x20U
#define PADCFG_PAD_GPIO2_SMT_WIDTH                         0x1U
#define PADCFG_PAD_GPIO2_SMT_SHIFT                         0x6U
#define PADCFG_PAD_GPIO2_SMT_MASK                          0x40U
#define PADCFG_PAD_GPIO2_POS_WIDTH                         0x1U
#define PADCFG_PAD_GPIO2_POS_SHIFT                         0x7U
#define PADCFG_PAD_GPIO2_POS_MASK                          0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_300_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x12cU)
#define PADCFG_PAD_GPIO3_IE_WIDTH                          0x1U
#define PADCFG_PAD_GPIO3_IE_SHIFT                          0x0U
#define PADCFG_PAD_GPIO3_IE_MASK                           0x1U
#define PADCFG_PAD_GPIO3_DS_WIDTH                          0x2U
#define PADCFG_PAD_GPIO3_DS_SHIFT                          0x1U
#define PADCFG_PAD_GPIO3_DS_MASK                           0x6U
#define PADCFG_PAD_GPIO3_PU_WIDTH                          0x1U
#define PADCFG_PAD_GPIO3_PU_SHIFT                          0x3U
#define PADCFG_PAD_GPIO3_PU_MASK                           0x8U
#define PADCFG_PAD_GPIO3_PD_WIDTH                          0x1U
#define PADCFG_PAD_GPIO3_PD_SHIFT                          0x4U
#define PADCFG_PAD_GPIO3_PD_MASK                           0x10U
#define PADCFG_PAD_GPIO3_SLEW_WIDTH                        0x1U
#define PADCFG_PAD_GPIO3_SLEW_SHIFT                        0x5U
#define PADCFG_PAD_GPIO3_SLEW_MASK                         0x20U
#define PADCFG_PAD_GPIO3_SMT_WIDTH                         0x1U
#define PADCFG_PAD_GPIO3_SMT_SHIFT                         0x6U
#define PADCFG_PAD_GPIO3_SMT_MASK                          0x40U
#define PADCFG_PAD_GPIO3_POS_WIDTH                         0x1U
#define PADCFG_PAD_GPIO3_POS_SHIFT                         0x7U
#define PADCFG_PAD_GPIO3_POS_MASK                          0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_304_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x130U)
#define PADCFG_PAD_GPIO4_IE_WIDTH                          0x1U
#define PADCFG_PAD_GPIO4_IE_SHIFT                          0x0U
#define PADCFG_PAD_GPIO4_IE_MASK                           0x1U
#define PADCFG_PAD_GPIO4_DS_WIDTH                          0x2U
#define PADCFG_PAD_GPIO4_DS_SHIFT                          0x1U
#define PADCFG_PAD_GPIO4_DS_MASK                           0x6U
#define PADCFG_PAD_GPIO4_PU_WIDTH                          0x1U
#define PADCFG_PAD_GPIO4_PU_SHIFT                          0x3U
#define PADCFG_PAD_GPIO4_PU_MASK                           0x8U
#define PADCFG_PAD_GPIO4_PD_WIDTH                          0x1U
#define PADCFG_PAD_GPIO4_PD_SHIFT                          0x4U
#define PADCFG_PAD_GPIO4_PD_MASK                           0x10U
#define PADCFG_PAD_GPIO4_SLEW_WIDTH                        0x1U
#define PADCFG_PAD_GPIO4_SLEW_SHIFT                        0x5U
#define PADCFG_PAD_GPIO4_SLEW_MASK                         0x20U
#define PADCFG_PAD_GPIO4_SMT_WIDTH                         0x1U
#define PADCFG_PAD_GPIO4_SMT_SHIFT                         0x6U
#define PADCFG_PAD_GPIO4_SMT_MASK                          0x40U
#define PADCFG_PAD_GPIO4_POS_WIDTH                         0x1U
#define PADCFG_PAD_GPIO4_POS_SHIFT                         0x7U
#define PADCFG_PAD_GPIO4_POS_MASK                          0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_308_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x134U)
#define PADCFG_PAD_GPIO5_IE_WIDTH                          0x1U
#define PADCFG_PAD_GPIO5_IE_SHIFT                          0x0U
#define PADCFG_PAD_GPIO5_IE_MASK                           0x1U
#define PADCFG_PAD_GPIO5_DS_WIDTH                          0x2U
#define PADCFG_PAD_GPIO5_DS_SHIFT                          0x1U
#define PADCFG_PAD_GPIO5_DS_MASK                           0x6U
#define PADCFG_PAD_GPIO5_PU_WIDTH                          0x1U
#define PADCFG_PAD_GPIO5_PU_SHIFT                          0x3U
#define PADCFG_PAD_GPIO5_PU_MASK                           0x8U
#define PADCFG_PAD_GPIO5_PD_WIDTH                          0x1U
#define PADCFG_PAD_GPIO5_PD_SHIFT                          0x4U
#define PADCFG_PAD_GPIO5_PD_MASK                           0x10U
#define PADCFG_PAD_GPIO5_SLEW_WIDTH                        0x1U
#define PADCFG_PAD_GPIO5_SLEW_SHIFT                        0x5U
#define PADCFG_PAD_GPIO5_SLEW_MASK                         0x20U
#define PADCFG_PAD_GPIO5_SMT_WIDTH                         0x1U
#define PADCFG_PAD_GPIO5_SMT_SHIFT                         0x6U
#define PADCFG_PAD_GPIO5_SMT_MASK                          0x40U
#define PADCFG_PAD_GPIO5_POS_WIDTH                         0x1U
#define PADCFG_PAD_GPIO5_POS_SHIFT                         0x7U
#define PADCFG_PAD_GPIO5_POS_MASK                          0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_312_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x138U)
#define PADCFG_PAD_GPIO6_IE_WIDTH                          0x1U
#define PADCFG_PAD_GPIO6_IE_SHIFT                          0x0U
#define PADCFG_PAD_GPIO6_IE_MASK                           0x1U
#define PADCFG_PAD_GPIO6_DS_WIDTH                          0x2U
#define PADCFG_PAD_GPIO6_DS_SHIFT                          0x1U
#define PADCFG_PAD_GPIO6_DS_MASK                           0x6U
#define PADCFG_PAD_GPIO6_PU_WIDTH                          0x1U
#define PADCFG_PAD_GPIO6_PU_SHIFT                          0x3U
#define PADCFG_PAD_GPIO6_PU_MASK                           0x8U
#define PADCFG_PAD_GPIO6_PD_WIDTH                          0x1U
#define PADCFG_PAD_GPIO6_PD_SHIFT                          0x4U
#define PADCFG_PAD_GPIO6_PD_MASK                           0x10U
#define PADCFG_PAD_GPIO6_SLEW_WIDTH                        0x1U
#define PADCFG_PAD_GPIO6_SLEW_SHIFT                        0x5U
#define PADCFG_PAD_GPIO6_SLEW_MASK                         0x20U
#define PADCFG_PAD_GPIO6_SMT_WIDTH                         0x1U
#define PADCFG_PAD_GPIO6_SMT_SHIFT                         0x6U
#define PADCFG_PAD_GPIO6_SMT_MASK                          0x40U
#define PADCFG_PAD_GPIO6_POS_WIDTH                         0x1U
#define PADCFG_PAD_GPIO6_POS_SHIFT                         0x7U
#define PADCFG_PAD_GPIO6_POS_MASK                          0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_316_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x13cU)
#define PADCFG_PAD_GPIO7_IE_WIDTH                          0x1U
#define PADCFG_PAD_GPIO7_IE_SHIFT                          0x0U
#define PADCFG_PAD_GPIO7_IE_MASK                           0x1U
#define PADCFG_PAD_GPIO7_DS_WIDTH                          0x2U
#define PADCFG_PAD_GPIO7_DS_SHIFT                          0x1U
#define PADCFG_PAD_GPIO7_DS_MASK                           0x6U
#define PADCFG_PAD_GPIO7_PU_WIDTH                          0x1U
#define PADCFG_PAD_GPIO7_PU_SHIFT                          0x3U
#define PADCFG_PAD_GPIO7_PU_MASK                           0x8U
#define PADCFG_PAD_GPIO7_PD_WIDTH                          0x1U
#define PADCFG_PAD_GPIO7_PD_SHIFT                          0x4U
#define PADCFG_PAD_GPIO7_PD_MASK                           0x10U
#define PADCFG_PAD_GPIO7_SLEW_WIDTH                        0x1U
#define PADCFG_PAD_GPIO7_SLEW_SHIFT                        0x5U
#define PADCFG_PAD_GPIO7_SLEW_MASK                         0x20U
#define PADCFG_PAD_GPIO7_SMT_WIDTH                         0x1U
#define PADCFG_PAD_GPIO7_SMT_SHIFT                         0x6U
#define PADCFG_PAD_GPIO7_SMT_MASK                          0x40U
#define PADCFG_PAD_GPIO7_POS_WIDTH                         0x1U
#define PADCFG_PAD_GPIO7_POS_SHIFT                         0x7U
#define PADCFG_PAD_GPIO7_POS_MASK                          0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_320_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x140U)
#define PADCFG_PAD_GPIO8_IE_WIDTH                          0x1U
#define PADCFG_PAD_GPIO8_IE_SHIFT                          0x0U
#define PADCFG_PAD_GPIO8_IE_MASK                           0x1U
#define PADCFG_PAD_GPIO8_DS_WIDTH                          0x2U
#define PADCFG_PAD_GPIO8_DS_SHIFT                          0x1U
#define PADCFG_PAD_GPIO8_DS_MASK                           0x6U
#define PADCFG_PAD_GPIO8_PU_WIDTH                          0x1U
#define PADCFG_PAD_GPIO8_PU_SHIFT                          0x3U
#define PADCFG_PAD_GPIO8_PU_MASK                           0x8U
#define PADCFG_PAD_GPIO8_PD_WIDTH                          0x1U
#define PADCFG_PAD_GPIO8_PD_SHIFT                          0x4U
#define PADCFG_PAD_GPIO8_PD_MASK                           0x10U
#define PADCFG_PAD_GPIO8_SLEW_WIDTH                        0x1U
#define PADCFG_PAD_GPIO8_SLEW_SHIFT                        0x5U
#define PADCFG_PAD_GPIO8_SLEW_MASK                         0x20U
#define PADCFG_PAD_GPIO8_SMT_WIDTH                         0x1U
#define PADCFG_PAD_GPIO8_SMT_SHIFT                         0x6U
#define PADCFG_PAD_GPIO8_SMT_MASK                          0x40U
#define PADCFG_PAD_GPIO8_POS_WIDTH                         0x1U
#define PADCFG_PAD_GPIO8_POS_SHIFT                         0x7U
#define PADCFG_PAD_GPIO8_POS_MASK                          0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_324_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x144U)
#define PADCFG_PAD_GPIO9_IE_WIDTH                          0x1U
#define PADCFG_PAD_GPIO9_IE_SHIFT                          0x0U
#define PADCFG_PAD_GPIO9_IE_MASK                           0x1U
#define PADCFG_PAD_GPIO9_DS_WIDTH                          0x2U
#define PADCFG_PAD_GPIO9_DS_SHIFT                          0x1U
#define PADCFG_PAD_GPIO9_DS_MASK                           0x6U
#define PADCFG_PAD_GPIO9_PU_WIDTH                          0x1U
#define PADCFG_PAD_GPIO9_PU_SHIFT                          0x3U
#define PADCFG_PAD_GPIO9_PU_MASK                           0x8U
#define PADCFG_PAD_GPIO9_PD_WIDTH                          0x1U
#define PADCFG_PAD_GPIO9_PD_SHIFT                          0x4U
#define PADCFG_PAD_GPIO9_PD_MASK                           0x10U
#define PADCFG_PAD_GPIO9_SLEW_WIDTH                        0x1U
#define PADCFG_PAD_GPIO9_SLEW_SHIFT                        0x5U
#define PADCFG_PAD_GPIO9_SLEW_MASK                         0x20U
#define PADCFG_PAD_GPIO9_SMT_WIDTH                         0x1U
#define PADCFG_PAD_GPIO9_SMT_SHIFT                         0x6U
#define PADCFG_PAD_GPIO9_SMT_MASK                          0x40U
#define PADCFG_PAD_GPIO9_POS_WIDTH                         0x1U
#define PADCFG_PAD_GPIO9_POS_SHIFT                         0x7U
#define PADCFG_PAD_GPIO9_POS_MASK                          0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_328_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x148U)
#define PADCFG_PAD_GPIO10_IE_WIDTH                         0x1U
#define PADCFG_PAD_GPIO10_IE_SHIFT                         0x0U
#define PADCFG_PAD_GPIO10_IE_MASK                          0x1U
#define PADCFG_PAD_GPIO10_DS_WIDTH                         0x2U
#define PADCFG_PAD_GPIO10_DS_SHIFT                         0x1U
#define PADCFG_PAD_GPIO10_DS_MASK                          0x6U
#define PADCFG_PAD_GPIO10_PU_WIDTH                         0x1U
#define PADCFG_PAD_GPIO10_PU_SHIFT                         0x3U
#define PADCFG_PAD_GPIO10_PU_MASK                          0x8U
#define PADCFG_PAD_GPIO10_PD_WIDTH                         0x1U
#define PADCFG_PAD_GPIO10_PD_SHIFT                         0x4U
#define PADCFG_PAD_GPIO10_PD_MASK                          0x10U
#define PADCFG_PAD_GPIO10_SLEW_WIDTH                       0x1U
#define PADCFG_PAD_GPIO10_SLEW_SHIFT                       0x5U
#define PADCFG_PAD_GPIO10_SLEW_MASK                        0x20U
#define PADCFG_PAD_GPIO10_SMT_WIDTH                        0x1U
#define PADCFG_PAD_GPIO10_SMT_SHIFT                        0x6U
#define PADCFG_PAD_GPIO10_SMT_MASK                         0x40U
#define PADCFG_PAD_GPIO10_POS_WIDTH                        0x1U
#define PADCFG_PAD_GPIO10_POS_SHIFT                        0x7U
#define PADCFG_PAD_GPIO10_POS_MASK                         0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_332_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x14cU)
#define PADCFG_PAD_GPIO11_IE_WIDTH                         0x1U
#define PADCFG_PAD_GPIO11_IE_SHIFT                         0x0U
#define PADCFG_PAD_GPIO11_IE_MASK                          0x1U
#define PADCFG_PAD_GPIO11_DS_WIDTH                         0x2U
#define PADCFG_PAD_GPIO11_DS_SHIFT                         0x1U
#define PADCFG_PAD_GPIO11_DS_MASK                          0x6U
#define PADCFG_PAD_GPIO11_PU_WIDTH                         0x1U
#define PADCFG_PAD_GPIO11_PU_SHIFT                         0x3U
#define PADCFG_PAD_GPIO11_PU_MASK                          0x8U
#define PADCFG_PAD_GPIO11_PD_WIDTH                         0x1U
#define PADCFG_PAD_GPIO11_PD_SHIFT                         0x4U
#define PADCFG_PAD_GPIO11_PD_MASK                          0x10U
#define PADCFG_PAD_GPIO11_SLEW_WIDTH                       0x1U
#define PADCFG_PAD_GPIO11_SLEW_SHIFT                       0x5U
#define PADCFG_PAD_GPIO11_SLEW_MASK                        0x20U
#define PADCFG_PAD_GPIO11_SMT_WIDTH                        0x1U
#define PADCFG_PAD_GPIO11_SMT_SHIFT                        0x6U
#define PADCFG_PAD_GPIO11_SMT_MASK                         0x40U
#define PADCFG_PAD_GPIO11_POS_WIDTH                        0x1U
#define PADCFG_PAD_GPIO11_POS_SHIFT                        0x7U
#define PADCFG_PAD_GPIO11_POS_MASK                         0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_336_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x150U)
#define PADCFG_PAD_GPIO12_IE_WIDTH                         0x1U
#define PADCFG_PAD_GPIO12_IE_SHIFT                         0x0U
#define PADCFG_PAD_GPIO12_IE_MASK                          0x1U
#define PADCFG_PAD_GPIO12_DS_WIDTH                         0x2U
#define PADCFG_PAD_GPIO12_DS_SHIFT                         0x1U
#define PADCFG_PAD_GPIO12_DS_MASK                          0x6U
#define PADCFG_PAD_GPIO12_PU_WIDTH                         0x1U
#define PADCFG_PAD_GPIO12_PU_SHIFT                         0x3U
#define PADCFG_PAD_GPIO12_PU_MASK                          0x8U
#define PADCFG_PAD_GPIO12_PD_WIDTH                         0x1U
#define PADCFG_PAD_GPIO12_PD_SHIFT                         0x4U
#define PADCFG_PAD_GPIO12_PD_MASK                          0x10U
#define PADCFG_PAD_GPIO12_SLEW_WIDTH                       0x1U
#define PADCFG_PAD_GPIO12_SLEW_SHIFT                       0x5U
#define PADCFG_PAD_GPIO12_SLEW_MASK                        0x20U
#define PADCFG_PAD_GPIO12_SMT_WIDTH                        0x1U
#define PADCFG_PAD_GPIO12_SMT_SHIFT                        0x6U
#define PADCFG_PAD_GPIO12_SMT_MASK                         0x40U
#define PADCFG_PAD_GPIO12_POS_WIDTH                        0x1U
#define PADCFG_PAD_GPIO12_POS_SHIFT                        0x7U
#define PADCFG_PAD_GPIO12_POS_MASK                         0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_340_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x154U)
#define PADCFG_PAD_GPIO13_IE_WIDTH                         0x1U
#define PADCFG_PAD_GPIO13_IE_SHIFT                         0x0U
#define PADCFG_PAD_GPIO13_IE_MASK                          0x1U
#define PADCFG_PAD_GPIO13_DS_WIDTH                         0x2U
#define PADCFG_PAD_GPIO13_DS_SHIFT                         0x1U
#define PADCFG_PAD_GPIO13_DS_MASK                          0x6U
#define PADCFG_PAD_GPIO13_PU_WIDTH                         0x1U
#define PADCFG_PAD_GPIO13_PU_SHIFT                         0x3U
#define PADCFG_PAD_GPIO13_PU_MASK                          0x8U
#define PADCFG_PAD_GPIO13_PD_WIDTH                         0x1U
#define PADCFG_PAD_GPIO13_PD_SHIFT                         0x4U
#define PADCFG_PAD_GPIO13_PD_MASK                          0x10U
#define PADCFG_PAD_GPIO13_SLEW_WIDTH                       0x1U
#define PADCFG_PAD_GPIO13_SLEW_SHIFT                       0x5U
#define PADCFG_PAD_GPIO13_SLEW_MASK                        0x20U
#define PADCFG_PAD_GPIO13_SMT_WIDTH                        0x1U
#define PADCFG_PAD_GPIO13_SMT_SHIFT                        0x6U
#define PADCFG_PAD_GPIO13_SMT_MASK                         0x40U
#define PADCFG_PAD_GPIO13_POS_WIDTH                        0x1U
#define PADCFG_PAD_GPIO13_POS_SHIFT                        0x7U
#define PADCFG_PAD_GPIO13_POS_MASK                         0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_344_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x158U)
#define PADCFG_PAD_GPIO14_IE_WIDTH                         0x1U
#define PADCFG_PAD_GPIO14_IE_SHIFT                         0x0U
#define PADCFG_PAD_GPIO14_IE_MASK                          0x1U
#define PADCFG_PAD_GPIO14_DS_WIDTH                         0x2U
#define PADCFG_PAD_GPIO14_DS_SHIFT                         0x1U
#define PADCFG_PAD_GPIO14_DS_MASK                          0x6U
#define PADCFG_PAD_GPIO14_PU_WIDTH                         0x1U
#define PADCFG_PAD_GPIO14_PU_SHIFT                         0x3U
#define PADCFG_PAD_GPIO14_PU_MASK                          0x8U
#define PADCFG_PAD_GPIO14_PD_WIDTH                         0x1U
#define PADCFG_PAD_GPIO14_PD_SHIFT                         0x4U
#define PADCFG_PAD_GPIO14_PD_MASK                          0x10U
#define PADCFG_PAD_GPIO14_SLEW_WIDTH                       0x1U
#define PADCFG_PAD_GPIO14_SLEW_SHIFT                       0x5U
#define PADCFG_PAD_GPIO14_SLEW_MASK                        0x20U
#define PADCFG_PAD_GPIO14_SMT_WIDTH                        0x1U
#define PADCFG_PAD_GPIO14_SMT_SHIFT                        0x6U
#define PADCFG_PAD_GPIO14_SMT_MASK                         0x40U
#define PADCFG_PAD_GPIO14_POS_WIDTH                        0x1U
#define PADCFG_PAD_GPIO14_POS_SHIFT                        0x7U
#define PADCFG_PAD_GPIO14_POS_MASK                         0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_348_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x15cU)
#define PADCFG_PAD_GPIO15_IE_WIDTH                         0x1U
#define PADCFG_PAD_GPIO15_IE_SHIFT                         0x0U
#define PADCFG_PAD_GPIO15_IE_MASK                          0x1U
#define PADCFG_PAD_GPIO15_DS_WIDTH                         0x2U
#define PADCFG_PAD_GPIO15_DS_SHIFT                         0x1U
#define PADCFG_PAD_GPIO15_DS_MASK                          0x6U
#define PADCFG_PAD_GPIO15_PU_WIDTH                         0x1U
#define PADCFG_PAD_GPIO15_PU_SHIFT                         0x3U
#define PADCFG_PAD_GPIO15_PU_MASK                          0x8U
#define PADCFG_PAD_GPIO15_PD_WIDTH                         0x1U
#define PADCFG_PAD_GPIO15_PD_SHIFT                         0x4U
#define PADCFG_PAD_GPIO15_PD_MASK                          0x10U
#define PADCFG_PAD_GPIO15_SLEW_WIDTH                       0x1U
#define PADCFG_PAD_GPIO15_SLEW_SHIFT                       0x5U
#define PADCFG_PAD_GPIO15_SLEW_MASK                        0x20U
#define PADCFG_PAD_GPIO15_SMT_WIDTH                        0x1U
#define PADCFG_PAD_GPIO15_SMT_SHIFT                        0x6U
#define PADCFG_PAD_GPIO15_SMT_MASK                         0x40U
#define PADCFG_PAD_GPIO15_POS_WIDTH                        0x1U
#define PADCFG_PAD_GPIO15_POS_SHIFT                        0x7U
#define PADCFG_PAD_GPIO15_POS_MASK                         0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_352_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x160U)
#define PADCFG_PAD_GPIO16_IE_WIDTH                         0x1U
#define PADCFG_PAD_GPIO16_IE_SHIFT                         0x0U
#define PADCFG_PAD_GPIO16_IE_MASK                          0x1U
#define PADCFG_PAD_GPIO16_DS_WIDTH                         0x2U
#define PADCFG_PAD_GPIO16_DS_SHIFT                         0x1U
#define PADCFG_PAD_GPIO16_DS_MASK                          0x6U
#define PADCFG_PAD_GPIO16_PU_WIDTH                         0x1U
#define PADCFG_PAD_GPIO16_PU_SHIFT                         0x3U
#define PADCFG_PAD_GPIO16_PU_MASK                          0x8U
#define PADCFG_PAD_GPIO16_PD_WIDTH                         0x1U
#define PADCFG_PAD_GPIO16_PD_SHIFT                         0x4U
#define PADCFG_PAD_GPIO16_PD_MASK                          0x10U
#define PADCFG_PAD_GPIO16_SLEW_WIDTH                       0x1U
#define PADCFG_PAD_GPIO16_SLEW_SHIFT                       0x5U
#define PADCFG_PAD_GPIO16_SLEW_MASK                        0x20U
#define PADCFG_PAD_GPIO16_SMT_WIDTH                        0x1U
#define PADCFG_PAD_GPIO16_SMT_SHIFT                        0x6U
#define PADCFG_PAD_GPIO16_SMT_MASK                         0x40U
#define PADCFG_PAD_GPIO16_POS_WIDTH                        0x1U
#define PADCFG_PAD_GPIO16_POS_SHIFT                        0x7U
#define PADCFG_PAD_GPIO16_POS_MASK                         0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_356_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x164U)
#define PADCFG_PAD_GPIO17_IE_WIDTH                         0x1U
#define PADCFG_PAD_GPIO17_IE_SHIFT                         0x0U
#define PADCFG_PAD_GPIO17_IE_MASK                          0x1U
#define PADCFG_PAD_GPIO17_DS_WIDTH                         0x2U
#define PADCFG_PAD_GPIO17_DS_SHIFT                         0x1U
#define PADCFG_PAD_GPIO17_DS_MASK                          0x6U
#define PADCFG_PAD_GPIO17_PU_WIDTH                         0x1U
#define PADCFG_PAD_GPIO17_PU_SHIFT                         0x3U
#define PADCFG_PAD_GPIO17_PU_MASK                          0x8U
#define PADCFG_PAD_GPIO17_PD_WIDTH                         0x1U
#define PADCFG_PAD_GPIO17_PD_SHIFT                         0x4U
#define PADCFG_PAD_GPIO17_PD_MASK                          0x10U
#define PADCFG_PAD_GPIO17_SLEW_WIDTH                       0x1U
#define PADCFG_PAD_GPIO17_SLEW_SHIFT                       0x5U
#define PADCFG_PAD_GPIO17_SLEW_MASK                        0x20U
#define PADCFG_PAD_GPIO17_SMT_WIDTH                        0x1U
#define PADCFG_PAD_GPIO17_SMT_SHIFT                        0x6U
#define PADCFG_PAD_GPIO17_SMT_MASK                         0x40U
#define PADCFG_PAD_GPIO17_POS_WIDTH                        0x1U
#define PADCFG_PAD_GPIO17_POS_SHIFT                        0x7U
#define PADCFG_PAD_GPIO17_POS_MASK                         0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_360_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x168U)
#define PADCFG_PAD_GPIO18_IE_WIDTH                         0x1U
#define PADCFG_PAD_GPIO18_IE_SHIFT                         0x0U
#define PADCFG_PAD_GPIO18_IE_MASK                          0x1U
#define PADCFG_PAD_GPIO18_DS_WIDTH                         0x2U
#define PADCFG_PAD_GPIO18_DS_SHIFT                         0x1U
#define PADCFG_PAD_GPIO18_DS_MASK                          0x6U
#define PADCFG_PAD_GPIO18_PU_WIDTH                         0x1U
#define PADCFG_PAD_GPIO18_PU_SHIFT                         0x3U
#define PADCFG_PAD_GPIO18_PU_MASK                          0x8U
#define PADCFG_PAD_GPIO18_PD_WIDTH                         0x1U
#define PADCFG_PAD_GPIO18_PD_SHIFT                         0x4U
#define PADCFG_PAD_GPIO18_PD_MASK                          0x10U
#define PADCFG_PAD_GPIO18_SLEW_WIDTH                       0x1U
#define PADCFG_PAD_GPIO18_SLEW_SHIFT                       0x5U
#define PADCFG_PAD_GPIO18_SLEW_MASK                        0x20U
#define PADCFG_PAD_GPIO18_SMT_WIDTH                        0x1U
#define PADCFG_PAD_GPIO18_SMT_SHIFT                        0x6U
#define PADCFG_PAD_GPIO18_SMT_MASK                         0x40U
#define PADCFG_PAD_GPIO18_POS_WIDTH                        0x1U
#define PADCFG_PAD_GPIO18_POS_SHIFT                        0x7U
#define PADCFG_PAD_GPIO18_POS_MASK                         0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_364_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x16cU)
#define PADCFG_PAD_GPIO19_IE_WIDTH                         0x1U
#define PADCFG_PAD_GPIO19_IE_SHIFT                         0x0U
#define PADCFG_PAD_GPIO19_IE_MASK                          0x1U
#define PADCFG_PAD_GPIO19_DS_WIDTH                         0x2U
#define PADCFG_PAD_GPIO19_DS_SHIFT                         0x1U
#define PADCFG_PAD_GPIO19_DS_MASK                          0x6U
#define PADCFG_PAD_GPIO19_PU_WIDTH                         0x1U
#define PADCFG_PAD_GPIO19_PU_SHIFT                         0x3U
#define PADCFG_PAD_GPIO19_PU_MASK                          0x8U
#define PADCFG_PAD_GPIO19_PD_WIDTH                         0x1U
#define PADCFG_PAD_GPIO19_PD_SHIFT                         0x4U
#define PADCFG_PAD_GPIO19_PD_MASK                          0x10U
#define PADCFG_PAD_GPIO19_SLEW_WIDTH                       0x1U
#define PADCFG_PAD_GPIO19_SLEW_SHIFT                       0x5U
#define PADCFG_PAD_GPIO19_SLEW_MASK                        0x20U
#define PADCFG_PAD_GPIO19_SMT_WIDTH                        0x1U
#define PADCFG_PAD_GPIO19_SMT_SHIFT                        0x6U
#define PADCFG_PAD_GPIO19_SMT_MASK                         0x40U
#define PADCFG_PAD_GPIO19_POS_WIDTH                        0x1U
#define PADCFG_PAD_GPIO19_POS_SHIFT                        0x7U
#define PADCFG_PAD_GPIO19_POS_MASK                         0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_368_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x170U)
#define PADCFG_PAD_GPIO20_IE_WIDTH                         0x1U
#define PADCFG_PAD_GPIO20_IE_SHIFT                         0x0U
#define PADCFG_PAD_GPIO20_IE_MASK                          0x1U
#define PADCFG_PAD_GPIO20_DS_WIDTH                         0x2U
#define PADCFG_PAD_GPIO20_DS_SHIFT                         0x1U
#define PADCFG_PAD_GPIO20_DS_MASK                          0x6U
#define PADCFG_PAD_GPIO20_PU_WIDTH                         0x1U
#define PADCFG_PAD_GPIO20_PU_SHIFT                         0x3U
#define PADCFG_PAD_GPIO20_PU_MASK                          0x8U
#define PADCFG_PAD_GPIO20_PD_WIDTH                         0x1U
#define PADCFG_PAD_GPIO20_PD_SHIFT                         0x4U
#define PADCFG_PAD_GPIO20_PD_MASK                          0x10U
#define PADCFG_PAD_GPIO20_SLEW_WIDTH                       0x1U
#define PADCFG_PAD_GPIO20_SLEW_SHIFT                       0x5U
#define PADCFG_PAD_GPIO20_SLEW_MASK                        0x20U
#define PADCFG_PAD_GPIO20_SMT_WIDTH                        0x1U
#define PADCFG_PAD_GPIO20_SMT_SHIFT                        0x6U
#define PADCFG_PAD_GPIO20_SMT_MASK                         0x40U
#define PADCFG_PAD_GPIO20_POS_WIDTH                        0x1U
#define PADCFG_PAD_GPIO20_POS_SHIFT                        0x7U
#define PADCFG_PAD_GPIO20_POS_MASK                         0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_372_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x174U)
#define PADCFG_PAD_GPIO21_IE_WIDTH                         0x1U
#define PADCFG_PAD_GPIO21_IE_SHIFT                         0x0U
#define PADCFG_PAD_GPIO21_IE_MASK                          0x1U
#define PADCFG_PAD_GPIO21_DS_WIDTH                         0x2U
#define PADCFG_PAD_GPIO21_DS_SHIFT                         0x1U
#define PADCFG_PAD_GPIO21_DS_MASK                          0x6U
#define PADCFG_PAD_GPIO21_PU_WIDTH                         0x1U
#define PADCFG_PAD_GPIO21_PU_SHIFT                         0x3U
#define PADCFG_PAD_GPIO21_PU_MASK                          0x8U
#define PADCFG_PAD_GPIO21_PD_WIDTH                         0x1U
#define PADCFG_PAD_GPIO21_PD_SHIFT                         0x4U
#define PADCFG_PAD_GPIO21_PD_MASK                          0x10U
#define PADCFG_PAD_GPIO21_SLEW_WIDTH                       0x1U
#define PADCFG_PAD_GPIO21_SLEW_SHIFT                       0x5U
#define PADCFG_PAD_GPIO21_SLEW_MASK                        0x20U
#define PADCFG_PAD_GPIO21_SMT_WIDTH                        0x1U
#define PADCFG_PAD_GPIO21_SMT_SHIFT                        0x6U
#define PADCFG_PAD_GPIO21_SMT_MASK                         0x40U
#define PADCFG_PAD_GPIO21_POS_WIDTH                        0x1U
#define PADCFG_PAD_GPIO21_POS_SHIFT                        0x7U
#define PADCFG_PAD_GPIO21_POS_MASK                         0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_376_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x178U)
#define PADCFG_PAD_GPIO22_IE_WIDTH                         0x1U
#define PADCFG_PAD_GPIO22_IE_SHIFT                         0x0U
#define PADCFG_PAD_GPIO22_IE_MASK                          0x1U
#define PADCFG_PAD_GPIO22_DS_WIDTH                         0x2U
#define PADCFG_PAD_GPIO22_DS_SHIFT                         0x1U
#define PADCFG_PAD_GPIO22_DS_MASK                          0x6U
#define PADCFG_PAD_GPIO22_PU_WIDTH                         0x1U
#define PADCFG_PAD_GPIO22_PU_SHIFT                         0x3U
#define PADCFG_PAD_GPIO22_PU_MASK                          0x8U
#define PADCFG_PAD_GPIO22_PD_WIDTH                         0x1U
#define PADCFG_PAD_GPIO22_PD_SHIFT                         0x4U
#define PADCFG_PAD_GPIO22_PD_MASK                          0x10U
#define PADCFG_PAD_GPIO22_SLEW_WIDTH                       0x1U
#define PADCFG_PAD_GPIO22_SLEW_SHIFT                       0x5U
#define PADCFG_PAD_GPIO22_SLEW_MASK                        0x20U
#define PADCFG_PAD_GPIO22_SMT_WIDTH                        0x1U
#define PADCFG_PAD_GPIO22_SMT_SHIFT                        0x6U
#define PADCFG_PAD_GPIO22_SMT_MASK                         0x40U
#define PADCFG_PAD_GPIO22_POS_WIDTH                        0x1U
#define PADCFG_PAD_GPIO22_POS_SHIFT                        0x7U
#define PADCFG_PAD_GPIO22_POS_MASK                         0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_380_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x17cU)
#define PADCFG_PAD_GPIO23_IE_WIDTH                         0x1U
#define PADCFG_PAD_GPIO23_IE_SHIFT                         0x0U
#define PADCFG_PAD_GPIO23_IE_MASK                          0x1U
#define PADCFG_PAD_GPIO23_DS_WIDTH                         0x2U
#define PADCFG_PAD_GPIO23_DS_SHIFT                         0x1U
#define PADCFG_PAD_GPIO23_DS_MASK                          0x6U
#define PADCFG_PAD_GPIO23_PU_WIDTH                         0x1U
#define PADCFG_PAD_GPIO23_PU_SHIFT                         0x3U
#define PADCFG_PAD_GPIO23_PU_MASK                          0x8U
#define PADCFG_PAD_GPIO23_PD_WIDTH                         0x1U
#define PADCFG_PAD_GPIO23_PD_SHIFT                         0x4U
#define PADCFG_PAD_GPIO23_PD_MASK                          0x10U
#define PADCFG_PAD_GPIO23_SLEW_WIDTH                       0x1U
#define PADCFG_PAD_GPIO23_SLEW_SHIFT                       0x5U
#define PADCFG_PAD_GPIO23_SLEW_MASK                        0x20U
#define PADCFG_PAD_GPIO23_SMT_WIDTH                        0x1U
#define PADCFG_PAD_GPIO23_SMT_SHIFT                        0x6U
#define PADCFG_PAD_GPIO23_SMT_MASK                         0x40U
#define PADCFG_PAD_GPIO23_POS_WIDTH                        0x1U
#define PADCFG_PAD_GPIO23_POS_SHIFT                        0x7U
#define PADCFG_PAD_GPIO23_POS_MASK                         0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_384_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x180U)
#define PADCFG_PAD_GPIO24_IE_WIDTH                         0x1U
#define PADCFG_PAD_GPIO24_IE_SHIFT                         0x0U
#define PADCFG_PAD_GPIO24_IE_MASK                          0x1U
#define PADCFG_PAD_GPIO24_DS_WIDTH                         0x2U
#define PADCFG_PAD_GPIO24_DS_SHIFT                         0x1U
#define PADCFG_PAD_GPIO24_DS_MASK                          0x6U
#define PADCFG_PAD_GPIO24_PU_WIDTH                         0x1U
#define PADCFG_PAD_GPIO24_PU_SHIFT                         0x3U
#define PADCFG_PAD_GPIO24_PU_MASK                          0x8U
#define PADCFG_PAD_GPIO24_PD_WIDTH                         0x1U
#define PADCFG_PAD_GPIO24_PD_SHIFT                         0x4U
#define PADCFG_PAD_GPIO24_PD_MASK                          0x10U
#define PADCFG_PAD_GPIO24_SLEW_WIDTH                       0x1U
#define PADCFG_PAD_GPIO24_SLEW_SHIFT                       0x5U
#define PADCFG_PAD_GPIO24_SLEW_MASK                        0x20U
#define PADCFG_PAD_GPIO24_SMT_WIDTH                        0x1U
#define PADCFG_PAD_GPIO24_SMT_SHIFT                        0x6U
#define PADCFG_PAD_GPIO24_SMT_MASK                         0x40U
#define PADCFG_PAD_GPIO24_POS_WIDTH                        0x1U
#define PADCFG_PAD_GPIO24_POS_SHIFT                        0x7U
#define PADCFG_PAD_GPIO24_POS_MASK                         0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_388_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x184U)
#define PADCFG_PAD_GPIO25_IE_WIDTH                         0x1U
#define PADCFG_PAD_GPIO25_IE_SHIFT                         0x0U
#define PADCFG_PAD_GPIO25_IE_MASK                          0x1U
#define PADCFG_PAD_GPIO25_DS_WIDTH                         0x2U
#define PADCFG_PAD_GPIO25_DS_SHIFT                         0x1U
#define PADCFG_PAD_GPIO25_DS_MASK                          0x6U
#define PADCFG_PAD_GPIO25_PU_WIDTH                         0x1U
#define PADCFG_PAD_GPIO25_PU_SHIFT                         0x3U
#define PADCFG_PAD_GPIO25_PU_MASK                          0x8U
#define PADCFG_PAD_GPIO25_PD_WIDTH                         0x1U
#define PADCFG_PAD_GPIO25_PD_SHIFT                         0x4U
#define PADCFG_PAD_GPIO25_PD_MASK                          0x10U
#define PADCFG_PAD_GPIO25_SLEW_WIDTH                       0x1U
#define PADCFG_PAD_GPIO25_SLEW_SHIFT                       0x5U
#define PADCFG_PAD_GPIO25_SLEW_MASK                        0x20U
#define PADCFG_PAD_GPIO25_SMT_WIDTH                        0x1U
#define PADCFG_PAD_GPIO25_SMT_SHIFT                        0x6U
#define PADCFG_PAD_GPIO25_SMT_MASK                         0x40U
#define PADCFG_PAD_GPIO25_POS_WIDTH                        0x1U
#define PADCFG_PAD_GPIO25_POS_SHIFT                        0x7U
#define PADCFG_PAD_GPIO25_POS_MASK                         0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_392_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x188U)
#define PADCFG_PAD_GPIO26_IE_WIDTH                         0x1U
#define PADCFG_PAD_GPIO26_IE_SHIFT                         0x0U
#define PADCFG_PAD_GPIO26_IE_MASK                          0x1U
#define PADCFG_PAD_GPIO26_DS_WIDTH                         0x2U
#define PADCFG_PAD_GPIO26_DS_SHIFT                         0x1U
#define PADCFG_PAD_GPIO26_DS_MASK                          0x6U
#define PADCFG_PAD_GPIO26_PU_WIDTH                         0x1U
#define PADCFG_PAD_GPIO26_PU_SHIFT                         0x3U
#define PADCFG_PAD_GPIO26_PU_MASK                          0x8U
#define PADCFG_PAD_GPIO26_PD_WIDTH                         0x1U
#define PADCFG_PAD_GPIO26_PD_SHIFT                         0x4U
#define PADCFG_PAD_GPIO26_PD_MASK                          0x10U
#define PADCFG_PAD_GPIO26_SLEW_WIDTH                       0x1U
#define PADCFG_PAD_GPIO26_SLEW_SHIFT                       0x5U
#define PADCFG_PAD_GPIO26_SLEW_MASK                        0x20U
#define PADCFG_PAD_GPIO26_SMT_WIDTH                        0x1U
#define PADCFG_PAD_GPIO26_SMT_SHIFT                        0x6U
#define PADCFG_PAD_GPIO26_SMT_MASK                         0x40U
#define PADCFG_PAD_GPIO26_POS_WIDTH                        0x1U
#define PADCFG_PAD_GPIO26_POS_SHIFT                        0x7U
#define PADCFG_PAD_GPIO26_POS_MASK                         0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_396_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x18cU)
#define PADCFG_PAD_GPIO27_IE_WIDTH                         0x1U
#define PADCFG_PAD_GPIO27_IE_SHIFT                         0x0U
#define PADCFG_PAD_GPIO27_IE_MASK                          0x1U
#define PADCFG_PAD_GPIO27_DS_WIDTH                         0x2U
#define PADCFG_PAD_GPIO27_DS_SHIFT                         0x1U
#define PADCFG_PAD_GPIO27_DS_MASK                          0x6U
#define PADCFG_PAD_GPIO27_PU_WIDTH                         0x1U
#define PADCFG_PAD_GPIO27_PU_SHIFT                         0x3U
#define PADCFG_PAD_GPIO27_PU_MASK                          0x8U
#define PADCFG_PAD_GPIO27_PD_WIDTH                         0x1U
#define PADCFG_PAD_GPIO27_PD_SHIFT                         0x4U
#define PADCFG_PAD_GPIO27_PD_MASK                          0x10U
#define PADCFG_PAD_GPIO27_SLEW_WIDTH                       0x1U
#define PADCFG_PAD_GPIO27_SLEW_SHIFT                       0x5U
#define PADCFG_PAD_GPIO27_SLEW_MASK                        0x20U
#define PADCFG_PAD_GPIO27_SMT_WIDTH                        0x1U
#define PADCFG_PAD_GPIO27_SMT_SHIFT                        0x6U
#define PADCFG_PAD_GPIO27_SMT_MASK                         0x40U
#define PADCFG_PAD_GPIO27_POS_WIDTH                        0x1U
#define PADCFG_PAD_GPIO27_POS_SHIFT                        0x7U
#define PADCFG_PAD_GPIO27_POS_MASK                         0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_400_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x190U)
#define PADCFG_PAD_GPIO28_IE_WIDTH                         0x1U
#define PADCFG_PAD_GPIO28_IE_SHIFT                         0x0U
#define PADCFG_PAD_GPIO28_IE_MASK                          0x1U
#define PADCFG_PAD_GPIO28_DS_WIDTH                         0x2U
#define PADCFG_PAD_GPIO28_DS_SHIFT                         0x1U
#define PADCFG_PAD_GPIO28_DS_MASK                          0x6U
#define PADCFG_PAD_GPIO28_PU_WIDTH                         0x1U
#define PADCFG_PAD_GPIO28_PU_SHIFT                         0x3U
#define PADCFG_PAD_GPIO28_PU_MASK                          0x8U
#define PADCFG_PAD_GPIO28_PD_WIDTH                         0x1U
#define PADCFG_PAD_GPIO28_PD_SHIFT                         0x4U
#define PADCFG_PAD_GPIO28_PD_MASK                          0x10U
#define PADCFG_PAD_GPIO28_SLEW_WIDTH                       0x1U
#define PADCFG_PAD_GPIO28_SLEW_SHIFT                       0x5U
#define PADCFG_PAD_GPIO28_SLEW_MASK                        0x20U
#define PADCFG_PAD_GPIO28_SMT_WIDTH                        0x1U
#define PADCFG_PAD_GPIO28_SMT_SHIFT                        0x6U
#define PADCFG_PAD_GPIO28_SMT_MASK                         0x40U
#define PADCFG_PAD_GPIO28_POS_WIDTH                        0x1U
#define PADCFG_PAD_GPIO28_POS_SHIFT                        0x7U
#define PADCFG_PAD_GPIO28_POS_MASK                         0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_404_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x194U)
#define PADCFG_PAD_GPIO29_IE_WIDTH                         0x1U
#define PADCFG_PAD_GPIO29_IE_SHIFT                         0x0U
#define PADCFG_PAD_GPIO29_IE_MASK                          0x1U
#define PADCFG_PAD_GPIO29_DS_WIDTH                         0x2U
#define PADCFG_PAD_GPIO29_DS_SHIFT                         0x1U
#define PADCFG_PAD_GPIO29_DS_MASK                          0x6U
#define PADCFG_PAD_GPIO29_PU_WIDTH                         0x1U
#define PADCFG_PAD_GPIO29_PU_SHIFT                         0x3U
#define PADCFG_PAD_GPIO29_PU_MASK                          0x8U
#define PADCFG_PAD_GPIO29_PD_WIDTH                         0x1U
#define PADCFG_PAD_GPIO29_PD_SHIFT                         0x4U
#define PADCFG_PAD_GPIO29_PD_MASK                          0x10U
#define PADCFG_PAD_GPIO29_SLEW_WIDTH                       0x1U
#define PADCFG_PAD_GPIO29_SLEW_SHIFT                       0x5U
#define PADCFG_PAD_GPIO29_SLEW_MASK                        0x20U
#define PADCFG_PAD_GPIO29_SMT_WIDTH                        0x1U
#define PADCFG_PAD_GPIO29_SMT_SHIFT                        0x6U
#define PADCFG_PAD_GPIO29_SMT_MASK                         0x40U
#define PADCFG_PAD_GPIO29_POS_WIDTH                        0x1U
#define PADCFG_PAD_GPIO29_POS_SHIFT                        0x7U
#define PADCFG_PAD_GPIO29_POS_MASK                         0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_408_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x198U)
#define PADCFG_PAD_GPIO30_IE_WIDTH                         0x1U
#define PADCFG_PAD_GPIO30_IE_SHIFT                         0x0U
#define PADCFG_PAD_GPIO30_IE_MASK                          0x1U
#define PADCFG_PAD_GPIO30_DS_WIDTH                         0x2U
#define PADCFG_PAD_GPIO30_DS_SHIFT                         0x1U
#define PADCFG_PAD_GPIO30_DS_MASK                          0x6U
#define PADCFG_PAD_GPIO30_PU_WIDTH                         0x1U
#define PADCFG_PAD_GPIO30_PU_SHIFT                         0x3U
#define PADCFG_PAD_GPIO30_PU_MASK                          0x8U
#define PADCFG_PAD_GPIO30_PD_WIDTH                         0x1U
#define PADCFG_PAD_GPIO30_PD_SHIFT                         0x4U
#define PADCFG_PAD_GPIO30_PD_MASK                          0x10U
#define PADCFG_PAD_GPIO30_SLEW_WIDTH                       0x1U
#define PADCFG_PAD_GPIO30_SLEW_SHIFT                       0x5U
#define PADCFG_PAD_GPIO30_SLEW_MASK                        0x20U
#define PADCFG_PAD_GPIO30_SMT_WIDTH                        0x1U
#define PADCFG_PAD_GPIO30_SMT_SHIFT                        0x6U
#define PADCFG_PAD_GPIO30_SMT_MASK                         0x40U
#define PADCFG_PAD_GPIO30_POS_WIDTH                        0x1U
#define PADCFG_PAD_GPIO30_POS_SHIFT                        0x7U
#define PADCFG_PAD_GPIO30_POS_MASK                         0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_412_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x19cU)
#define PADCFG_PAD_GPIO31_IE_WIDTH                         0x1U
#define PADCFG_PAD_GPIO31_IE_SHIFT                         0x0U
#define PADCFG_PAD_GPIO31_IE_MASK                          0x1U
#define PADCFG_PAD_GPIO31_DS_WIDTH                         0x2U
#define PADCFG_PAD_GPIO31_DS_SHIFT                         0x1U
#define PADCFG_PAD_GPIO31_DS_MASK                          0x6U
#define PADCFG_PAD_GPIO31_PU_WIDTH                         0x1U
#define PADCFG_PAD_GPIO31_PU_SHIFT                         0x3U
#define PADCFG_PAD_GPIO31_PU_MASK                          0x8U
#define PADCFG_PAD_GPIO31_PD_WIDTH                         0x1U
#define PADCFG_PAD_GPIO31_PD_SHIFT                         0x4U
#define PADCFG_PAD_GPIO31_PD_MASK                          0x10U
#define PADCFG_PAD_GPIO31_SLEW_WIDTH                       0x1U
#define PADCFG_PAD_GPIO31_SLEW_SHIFT                       0x5U
#define PADCFG_PAD_GPIO31_SLEW_MASK                        0x20U
#define PADCFG_PAD_GPIO31_SMT_WIDTH                        0x1U
#define PADCFG_PAD_GPIO31_SMT_SHIFT                        0x6U
#define PADCFG_PAD_GPIO31_SMT_MASK                         0x40U
#define PADCFG_PAD_GPIO31_POS_WIDTH                        0x1U
#define PADCFG_PAD_GPIO31_POS_SHIFT                        0x7U
#define PADCFG_PAD_GPIO31_POS_MASK                         0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_416_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x1a0U)
#define PADCFG_PAD_GPIO32_IE_WIDTH                         0x1U
#define PADCFG_PAD_GPIO32_IE_SHIFT                         0x0U
#define PADCFG_PAD_GPIO32_IE_MASK                          0x1U
#define PADCFG_PAD_GPIO32_DS_WIDTH                         0x2U
#define PADCFG_PAD_GPIO32_DS_SHIFT                         0x1U
#define PADCFG_PAD_GPIO32_DS_MASK                          0x6U
#define PADCFG_PAD_GPIO32_PU_WIDTH                         0x1U
#define PADCFG_PAD_GPIO32_PU_SHIFT                         0x3U
#define PADCFG_PAD_GPIO32_PU_MASK                          0x8U
#define PADCFG_PAD_GPIO32_PD_WIDTH                         0x1U
#define PADCFG_PAD_GPIO32_PD_SHIFT                         0x4U
#define PADCFG_PAD_GPIO32_PD_MASK                          0x10U
#define PADCFG_PAD_GPIO32_SLEW_WIDTH                       0x1U
#define PADCFG_PAD_GPIO32_SLEW_SHIFT                       0x5U
#define PADCFG_PAD_GPIO32_SLEW_MASK                        0x20U
#define PADCFG_PAD_GPIO32_SMT_WIDTH                        0x1U
#define PADCFG_PAD_GPIO32_SMT_SHIFT                        0x6U
#define PADCFG_PAD_GPIO32_SMT_MASK                         0x40U
#define PADCFG_PAD_GPIO32_POS_WIDTH                        0x1U
#define PADCFG_PAD_GPIO32_POS_SHIFT                        0x7U
#define PADCFG_PAD_GPIO32_POS_MASK                         0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_420_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x1a4U)
#define PADCFG_PAD_GPIO33_IE_WIDTH                         0x1U
#define PADCFG_PAD_GPIO33_IE_SHIFT                         0x0U
#define PADCFG_PAD_GPIO33_IE_MASK                          0x1U
#define PADCFG_PAD_GPIO33_DS_WIDTH                         0x2U
#define PADCFG_PAD_GPIO33_DS_SHIFT                         0x1U
#define PADCFG_PAD_GPIO33_DS_MASK                          0x6U
#define PADCFG_PAD_GPIO33_PU_WIDTH                         0x1U
#define PADCFG_PAD_GPIO33_PU_SHIFT                         0x3U
#define PADCFG_PAD_GPIO33_PU_MASK                          0x8U
#define PADCFG_PAD_GPIO33_PD_WIDTH                         0x1U
#define PADCFG_PAD_GPIO33_PD_SHIFT                         0x4U
#define PADCFG_PAD_GPIO33_PD_MASK                          0x10U
#define PADCFG_PAD_GPIO33_SLEW_WIDTH                       0x1U
#define PADCFG_PAD_GPIO33_SLEW_SHIFT                       0x5U
#define PADCFG_PAD_GPIO33_SLEW_MASK                        0x20U
#define PADCFG_PAD_GPIO33_SMT_WIDTH                        0x1U
#define PADCFG_PAD_GPIO33_SMT_SHIFT                        0x6U
#define PADCFG_PAD_GPIO33_SMT_MASK                         0x40U
#define PADCFG_PAD_GPIO33_POS_WIDTH                        0x1U
#define PADCFG_PAD_GPIO33_POS_SHIFT                        0x7U
#define PADCFG_PAD_GPIO33_POS_MASK                         0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_424_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x1a8U)
#define PADCFG_PAD_GPIO34_IE_WIDTH                         0x1U
#define PADCFG_PAD_GPIO34_IE_SHIFT                         0x0U
#define PADCFG_PAD_GPIO34_IE_MASK                          0x1U
#define PADCFG_PAD_GPIO34_DS_WIDTH                         0x2U
#define PADCFG_PAD_GPIO34_DS_SHIFT                         0x1U
#define PADCFG_PAD_GPIO34_DS_MASK                          0x6U
#define PADCFG_PAD_GPIO34_PU_WIDTH                         0x1U
#define PADCFG_PAD_GPIO34_PU_SHIFT                         0x3U
#define PADCFG_PAD_GPIO34_PU_MASK                          0x8U
#define PADCFG_PAD_GPIO34_PD_WIDTH                         0x1U
#define PADCFG_PAD_GPIO34_PD_SHIFT                         0x4U
#define PADCFG_PAD_GPIO34_PD_MASK                          0x10U
#define PADCFG_PAD_GPIO34_SLEW_WIDTH                       0x1U
#define PADCFG_PAD_GPIO34_SLEW_SHIFT                       0x5U
#define PADCFG_PAD_GPIO34_SLEW_MASK                        0x20U
#define PADCFG_PAD_GPIO34_SMT_WIDTH                        0x1U
#define PADCFG_PAD_GPIO34_SMT_SHIFT                        0x6U
#define PADCFG_PAD_GPIO34_SMT_MASK                         0x40U
#define PADCFG_PAD_GPIO34_POS_WIDTH                        0x1U
#define PADCFG_PAD_GPIO34_POS_SHIFT                        0x7U
#define PADCFG_PAD_GPIO34_POS_MASK                         0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_428_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x1acU)
#define PADCFG_PAD_GPIO35_IE_WIDTH                         0x1U
#define PADCFG_PAD_GPIO35_IE_SHIFT                         0x0U
#define PADCFG_PAD_GPIO35_IE_MASK                          0x1U
#define PADCFG_PAD_GPIO35_DS_WIDTH                         0x2U
#define PADCFG_PAD_GPIO35_DS_SHIFT                         0x1U
#define PADCFG_PAD_GPIO35_DS_MASK                          0x6U
#define PADCFG_PAD_GPIO35_PU_WIDTH                         0x1U
#define PADCFG_PAD_GPIO35_PU_SHIFT                         0x3U
#define PADCFG_PAD_GPIO35_PU_MASK                          0x8U
#define PADCFG_PAD_GPIO35_PD_WIDTH                         0x1U
#define PADCFG_PAD_GPIO35_PD_SHIFT                         0x4U
#define PADCFG_PAD_GPIO35_PD_MASK                          0x10U
#define PADCFG_PAD_GPIO35_SLEW_WIDTH                       0x1U
#define PADCFG_PAD_GPIO35_SLEW_SHIFT                       0x5U
#define PADCFG_PAD_GPIO35_SLEW_MASK                        0x20U
#define PADCFG_PAD_GPIO35_SMT_WIDTH                        0x1U
#define PADCFG_PAD_GPIO35_SMT_SHIFT                        0x6U
#define PADCFG_PAD_GPIO35_SMT_MASK                         0x40U
#define PADCFG_PAD_GPIO35_POS_WIDTH                        0x1U
#define PADCFG_PAD_GPIO35_POS_SHIFT                        0x7U
#define PADCFG_PAD_GPIO35_POS_MASK                         0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_432_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x1b0U)
#define PADCFG_PAD_GPIO36_IE_WIDTH                         0x1U
#define PADCFG_PAD_GPIO36_IE_SHIFT                         0x0U
#define PADCFG_PAD_GPIO36_IE_MASK                          0x1U
#define PADCFG_PAD_GPIO36_DS_WIDTH                         0x2U
#define PADCFG_PAD_GPIO36_DS_SHIFT                         0x1U
#define PADCFG_PAD_GPIO36_DS_MASK                          0x6U
#define PADCFG_PAD_GPIO36_PU_WIDTH                         0x1U
#define PADCFG_PAD_GPIO36_PU_SHIFT                         0x3U
#define PADCFG_PAD_GPIO36_PU_MASK                          0x8U
#define PADCFG_PAD_GPIO36_PD_WIDTH                         0x1U
#define PADCFG_PAD_GPIO36_PD_SHIFT                         0x4U
#define PADCFG_PAD_GPIO36_PD_MASK                          0x10U
#define PADCFG_PAD_GPIO36_SLEW_WIDTH                       0x1U
#define PADCFG_PAD_GPIO36_SLEW_SHIFT                       0x5U
#define PADCFG_PAD_GPIO36_SLEW_MASK                        0x20U
#define PADCFG_PAD_GPIO36_SMT_WIDTH                        0x1U
#define PADCFG_PAD_GPIO36_SMT_SHIFT                        0x6U
#define PADCFG_PAD_GPIO36_SMT_MASK                         0x40U
#define PADCFG_PAD_GPIO36_POS_WIDTH                        0x1U
#define PADCFG_PAD_GPIO36_POS_SHIFT                        0x7U
#define PADCFG_PAD_GPIO36_POS_MASK                         0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_436_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x1b4U)
#define PADCFG_PAD_GPIO37_IE_WIDTH                         0x1U
#define PADCFG_PAD_GPIO37_IE_SHIFT                         0x0U
#define PADCFG_PAD_GPIO37_IE_MASK                          0x1U
#define PADCFG_PAD_GPIO37_DS_WIDTH                         0x2U
#define PADCFG_PAD_GPIO37_DS_SHIFT                         0x1U
#define PADCFG_PAD_GPIO37_DS_MASK                          0x6U
#define PADCFG_PAD_GPIO37_PU_WIDTH                         0x1U
#define PADCFG_PAD_GPIO37_PU_SHIFT                         0x3U
#define PADCFG_PAD_GPIO37_PU_MASK                          0x8U
#define PADCFG_PAD_GPIO37_PD_WIDTH                         0x1U
#define PADCFG_PAD_GPIO37_PD_SHIFT                         0x4U
#define PADCFG_PAD_GPIO37_PD_MASK                          0x10U
#define PADCFG_PAD_GPIO37_SLEW_WIDTH                       0x1U
#define PADCFG_PAD_GPIO37_SLEW_SHIFT                       0x5U
#define PADCFG_PAD_GPIO37_SLEW_MASK                        0x20U
#define PADCFG_PAD_GPIO37_SMT_WIDTH                        0x1U
#define PADCFG_PAD_GPIO37_SMT_SHIFT                        0x6U
#define PADCFG_PAD_GPIO37_SMT_MASK                         0x40U
#define PADCFG_PAD_GPIO37_POS_WIDTH                        0x1U
#define PADCFG_PAD_GPIO37_POS_SHIFT                        0x7U
#define PADCFG_PAD_GPIO37_POS_MASK                         0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_440_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x1b8U)
#define PADCFG_PAD_GPIO38_IE_WIDTH                         0x1U
#define PADCFG_PAD_GPIO38_IE_SHIFT                         0x0U
#define PADCFG_PAD_GPIO38_IE_MASK                          0x1U
#define PADCFG_PAD_GPIO38_DS_WIDTH                         0x2U
#define PADCFG_PAD_GPIO38_DS_SHIFT                         0x1U
#define PADCFG_PAD_GPIO38_DS_MASK                          0x6U
#define PADCFG_PAD_GPIO38_PU_WIDTH                         0x1U
#define PADCFG_PAD_GPIO38_PU_SHIFT                         0x3U
#define PADCFG_PAD_GPIO38_PU_MASK                          0x8U
#define PADCFG_PAD_GPIO38_PD_WIDTH                         0x1U
#define PADCFG_PAD_GPIO38_PD_SHIFT                         0x4U
#define PADCFG_PAD_GPIO38_PD_MASK                          0x10U
#define PADCFG_PAD_GPIO38_SLEW_WIDTH                       0x1U
#define PADCFG_PAD_GPIO38_SLEW_SHIFT                       0x5U
#define PADCFG_PAD_GPIO38_SLEW_MASK                        0x20U
#define PADCFG_PAD_GPIO38_SMT_WIDTH                        0x1U
#define PADCFG_PAD_GPIO38_SMT_SHIFT                        0x6U
#define PADCFG_PAD_GPIO38_SMT_MASK                         0x40U
#define PADCFG_PAD_GPIO38_POS_WIDTH                        0x1U
#define PADCFG_PAD_GPIO38_POS_SHIFT                        0x7U
#define PADCFG_PAD_GPIO38_POS_MASK                         0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_444_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x1bcU)
#define PADCFG_PAD_GPIO39_IE_WIDTH                         0x1U
#define PADCFG_PAD_GPIO39_IE_SHIFT                         0x0U
#define PADCFG_PAD_GPIO39_IE_MASK                          0x1U
#define PADCFG_PAD_GPIO39_DS_WIDTH                         0x2U
#define PADCFG_PAD_GPIO39_DS_SHIFT                         0x1U
#define PADCFG_PAD_GPIO39_DS_MASK                          0x6U
#define PADCFG_PAD_GPIO39_PU_WIDTH                         0x1U
#define PADCFG_PAD_GPIO39_PU_SHIFT                         0x3U
#define PADCFG_PAD_GPIO39_PU_MASK                          0x8U
#define PADCFG_PAD_GPIO39_PD_WIDTH                         0x1U
#define PADCFG_PAD_GPIO39_PD_SHIFT                         0x4U
#define PADCFG_PAD_GPIO39_PD_MASK                          0x10U
#define PADCFG_PAD_GPIO39_SLEW_WIDTH                       0x1U
#define PADCFG_PAD_GPIO39_SLEW_SHIFT                       0x5U
#define PADCFG_PAD_GPIO39_SLEW_MASK                        0x20U
#define PADCFG_PAD_GPIO39_SMT_WIDTH                        0x1U
#define PADCFG_PAD_GPIO39_SMT_SHIFT                        0x6U
#define PADCFG_PAD_GPIO39_SMT_MASK                         0x40U
#define PADCFG_PAD_GPIO39_POS_WIDTH                        0x1U
#define PADCFG_PAD_GPIO39_POS_SHIFT                        0x7U
#define PADCFG_PAD_GPIO39_POS_MASK                         0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_448_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x1c0U)
#define PADCFG_PAD_GPIO40_IE_WIDTH                         0x1U
#define PADCFG_PAD_GPIO40_IE_SHIFT                         0x0U
#define PADCFG_PAD_GPIO40_IE_MASK                          0x1U
#define PADCFG_PAD_GPIO40_DS_WIDTH                         0x2U
#define PADCFG_PAD_GPIO40_DS_SHIFT                         0x1U
#define PADCFG_PAD_GPIO40_DS_MASK                          0x6U
#define PADCFG_PAD_GPIO40_PU_WIDTH                         0x1U
#define PADCFG_PAD_GPIO40_PU_SHIFT                         0x3U
#define PADCFG_PAD_GPIO40_PU_MASK                          0x8U
#define PADCFG_PAD_GPIO40_PD_WIDTH                         0x1U
#define PADCFG_PAD_GPIO40_PD_SHIFT                         0x4U
#define PADCFG_PAD_GPIO40_PD_MASK                          0x10U
#define PADCFG_PAD_GPIO40_SLEW_WIDTH                       0x1U
#define PADCFG_PAD_GPIO40_SLEW_SHIFT                       0x5U
#define PADCFG_PAD_GPIO40_SLEW_MASK                        0x20U
#define PADCFG_PAD_GPIO40_SMT_WIDTH                        0x1U
#define PADCFG_PAD_GPIO40_SMT_SHIFT                        0x6U
#define PADCFG_PAD_GPIO40_SMT_MASK                         0x40U
#define PADCFG_PAD_GPIO40_POS_WIDTH                        0x1U
#define PADCFG_PAD_GPIO40_POS_SHIFT                        0x7U
#define PADCFG_PAD_GPIO40_POS_MASK                         0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_452_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x1c4U)
#define PADCFG_PAD_GPIO41_IE_WIDTH                         0x1U
#define PADCFG_PAD_GPIO41_IE_SHIFT                         0x0U
#define PADCFG_PAD_GPIO41_IE_MASK                          0x1U
#define PADCFG_PAD_GPIO41_DS_WIDTH                         0x2U
#define PADCFG_PAD_GPIO41_DS_SHIFT                         0x1U
#define PADCFG_PAD_GPIO41_DS_MASK                          0x6U
#define PADCFG_PAD_GPIO41_PU_WIDTH                         0x1U
#define PADCFG_PAD_GPIO41_PU_SHIFT                         0x3U
#define PADCFG_PAD_GPIO41_PU_MASK                          0x8U
#define PADCFG_PAD_GPIO41_PD_WIDTH                         0x1U
#define PADCFG_PAD_GPIO41_PD_SHIFT                         0x4U
#define PADCFG_PAD_GPIO41_PD_MASK                          0x10U
#define PADCFG_PAD_GPIO41_SLEW_WIDTH                       0x1U
#define PADCFG_PAD_GPIO41_SLEW_SHIFT                       0x5U
#define PADCFG_PAD_GPIO41_SLEW_MASK                        0x20U
#define PADCFG_PAD_GPIO41_SMT_WIDTH                        0x1U
#define PADCFG_PAD_GPIO41_SMT_SHIFT                        0x6U
#define PADCFG_PAD_GPIO41_SMT_MASK                         0x40U
#define PADCFG_PAD_GPIO41_POS_WIDTH                        0x1U
#define PADCFG_PAD_GPIO41_POS_SHIFT                        0x7U
#define PADCFG_PAD_GPIO41_POS_MASK                         0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_456_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x1c8U)
#define PADCFG_PAD_GPIO42_IE_WIDTH                         0x1U
#define PADCFG_PAD_GPIO42_IE_SHIFT                         0x0U
#define PADCFG_PAD_GPIO42_IE_MASK                          0x1U
#define PADCFG_PAD_GPIO42_DS_WIDTH                         0x2U
#define PADCFG_PAD_GPIO42_DS_SHIFT                         0x1U
#define PADCFG_PAD_GPIO42_DS_MASK                          0x6U
#define PADCFG_PAD_GPIO42_PU_WIDTH                         0x1U
#define PADCFG_PAD_GPIO42_PU_SHIFT                         0x3U
#define PADCFG_PAD_GPIO42_PU_MASK                          0x8U
#define PADCFG_PAD_GPIO42_PD_WIDTH                         0x1U
#define PADCFG_PAD_GPIO42_PD_SHIFT                         0x4U
#define PADCFG_PAD_GPIO42_PD_MASK                          0x10U
#define PADCFG_PAD_GPIO42_SLEW_WIDTH                       0x1U
#define PADCFG_PAD_GPIO42_SLEW_SHIFT                       0x5U
#define PADCFG_PAD_GPIO42_SLEW_MASK                        0x20U
#define PADCFG_PAD_GPIO42_SMT_WIDTH                        0x1U
#define PADCFG_PAD_GPIO42_SMT_SHIFT                        0x6U
#define PADCFG_PAD_GPIO42_SMT_MASK                         0x40U
#define PADCFG_PAD_GPIO42_POS_WIDTH                        0x1U
#define PADCFG_PAD_GPIO42_POS_SHIFT                        0x7U
#define PADCFG_PAD_GPIO42_POS_MASK                         0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_460_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x1ccU)
#define PADCFG_PAD_GPIO43_IE_WIDTH                         0x1U
#define PADCFG_PAD_GPIO43_IE_SHIFT                         0x0U
#define PADCFG_PAD_GPIO43_IE_MASK                          0x1U
#define PADCFG_PAD_GPIO43_DS_WIDTH                         0x2U
#define PADCFG_PAD_GPIO43_DS_SHIFT                         0x1U
#define PADCFG_PAD_GPIO43_DS_MASK                          0x6U
#define PADCFG_PAD_GPIO43_PU_WIDTH                         0x1U
#define PADCFG_PAD_GPIO43_PU_SHIFT                         0x3U
#define PADCFG_PAD_GPIO43_PU_MASK                          0x8U
#define PADCFG_PAD_GPIO43_PD_WIDTH                         0x1U
#define PADCFG_PAD_GPIO43_PD_SHIFT                         0x4U
#define PADCFG_PAD_GPIO43_PD_MASK                          0x10U
#define PADCFG_PAD_GPIO43_SLEW_WIDTH                       0x1U
#define PADCFG_PAD_GPIO43_SLEW_SHIFT                       0x5U
#define PADCFG_PAD_GPIO43_SLEW_MASK                        0x20U
#define PADCFG_PAD_GPIO43_SMT_WIDTH                        0x1U
#define PADCFG_PAD_GPIO43_SMT_SHIFT                        0x6U
#define PADCFG_PAD_GPIO43_SMT_MASK                         0x40U
#define PADCFG_PAD_GPIO43_POS_WIDTH                        0x1U
#define PADCFG_PAD_GPIO43_POS_SHIFT                        0x7U
#define PADCFG_PAD_GPIO43_POS_MASK                         0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_464_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x1d0U)
#define PADCFG_PAD_GPIO44_IE_WIDTH                         0x1U
#define PADCFG_PAD_GPIO44_IE_SHIFT                         0x0U
#define PADCFG_PAD_GPIO44_IE_MASK                          0x1U
#define PADCFG_PAD_GPIO44_DS_WIDTH                         0x2U
#define PADCFG_PAD_GPIO44_DS_SHIFT                         0x1U
#define PADCFG_PAD_GPIO44_DS_MASK                          0x6U
#define PADCFG_PAD_GPIO44_PU_WIDTH                         0x1U
#define PADCFG_PAD_GPIO44_PU_SHIFT                         0x3U
#define PADCFG_PAD_GPIO44_PU_MASK                          0x8U
#define PADCFG_PAD_GPIO44_PD_WIDTH                         0x1U
#define PADCFG_PAD_GPIO44_PD_SHIFT                         0x4U
#define PADCFG_PAD_GPIO44_PD_MASK                          0x10U
#define PADCFG_PAD_GPIO44_SLEW_WIDTH                       0x1U
#define PADCFG_PAD_GPIO44_SLEW_SHIFT                       0x5U
#define PADCFG_PAD_GPIO44_SLEW_MASK                        0x20U
#define PADCFG_PAD_GPIO44_SMT_WIDTH                        0x1U
#define PADCFG_PAD_GPIO44_SMT_SHIFT                        0x6U
#define PADCFG_PAD_GPIO44_SMT_MASK                         0x40U
#define PADCFG_PAD_GPIO44_POS_WIDTH                        0x1U
#define PADCFG_PAD_GPIO44_POS_SHIFT                        0x7U
#define PADCFG_PAD_GPIO44_POS_MASK                         0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_468_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x1d4U)
#define PADCFG_PAD_GPIO45_IE_WIDTH                         0x1U
#define PADCFG_PAD_GPIO45_IE_SHIFT                         0x0U
#define PADCFG_PAD_GPIO45_IE_MASK                          0x1U
#define PADCFG_PAD_GPIO45_DS_WIDTH                         0x2U
#define PADCFG_PAD_GPIO45_DS_SHIFT                         0x1U
#define PADCFG_PAD_GPIO45_DS_MASK                          0x6U
#define PADCFG_PAD_GPIO45_PU_WIDTH                         0x1U
#define PADCFG_PAD_GPIO45_PU_SHIFT                         0x3U
#define PADCFG_PAD_GPIO45_PU_MASK                          0x8U
#define PADCFG_PAD_GPIO45_PD_WIDTH                         0x1U
#define PADCFG_PAD_GPIO45_PD_SHIFT                         0x4U
#define PADCFG_PAD_GPIO45_PD_MASK                          0x10U
#define PADCFG_PAD_GPIO45_SLEW_WIDTH                       0x1U
#define PADCFG_PAD_GPIO45_SLEW_SHIFT                       0x5U
#define PADCFG_PAD_GPIO45_SLEW_MASK                        0x20U
#define PADCFG_PAD_GPIO45_SMT_WIDTH                        0x1U
#define PADCFG_PAD_GPIO45_SMT_SHIFT                        0x6U
#define PADCFG_PAD_GPIO45_SMT_MASK                         0x40U
#define PADCFG_PAD_GPIO45_POS_WIDTH                        0x1U
#define PADCFG_PAD_GPIO45_POS_SHIFT                        0x7U
#define PADCFG_PAD_GPIO45_POS_MASK                         0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_472_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x1d8U)
#define PADCFG_PAD_GPIO46_IE_WIDTH                         0x1U
#define PADCFG_PAD_GPIO46_IE_SHIFT                         0x0U
#define PADCFG_PAD_GPIO46_IE_MASK                          0x1U
#define PADCFG_PAD_GPIO46_DS_WIDTH                         0x2U
#define PADCFG_PAD_GPIO46_DS_SHIFT                         0x1U
#define PADCFG_PAD_GPIO46_DS_MASK                          0x6U
#define PADCFG_PAD_GPIO46_PU_WIDTH                         0x1U
#define PADCFG_PAD_GPIO46_PU_SHIFT                         0x3U
#define PADCFG_PAD_GPIO46_PU_MASK                          0x8U
#define PADCFG_PAD_GPIO46_PD_WIDTH                         0x1U
#define PADCFG_PAD_GPIO46_PD_SHIFT                         0x4U
#define PADCFG_PAD_GPIO46_PD_MASK                          0x10U
#define PADCFG_PAD_GPIO46_SLEW_WIDTH                       0x1U
#define PADCFG_PAD_GPIO46_SLEW_SHIFT                       0x5U
#define PADCFG_PAD_GPIO46_SLEW_MASK                        0x20U
#define PADCFG_PAD_GPIO46_SMT_WIDTH                        0x1U
#define PADCFG_PAD_GPIO46_SMT_SHIFT                        0x6U
#define PADCFG_PAD_GPIO46_SMT_MASK                         0x40U
#define PADCFG_PAD_GPIO46_POS_WIDTH                        0x1U
#define PADCFG_PAD_GPIO46_POS_SHIFT                        0x7U
#define PADCFG_PAD_GPIO46_POS_MASK                         0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_476_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x1dcU)
#define PADCFG_PAD_GPIO47_IE_WIDTH                         0x1U
#define PADCFG_PAD_GPIO47_IE_SHIFT                         0x0U
#define PADCFG_PAD_GPIO47_IE_MASK                          0x1U
#define PADCFG_PAD_GPIO47_DS_WIDTH                         0x2U
#define PADCFG_PAD_GPIO47_DS_SHIFT                         0x1U
#define PADCFG_PAD_GPIO47_DS_MASK                          0x6U
#define PADCFG_PAD_GPIO47_PU_WIDTH                         0x1U
#define PADCFG_PAD_GPIO47_PU_SHIFT                         0x3U
#define PADCFG_PAD_GPIO47_PU_MASK                          0x8U
#define PADCFG_PAD_GPIO47_PD_WIDTH                         0x1U
#define PADCFG_PAD_GPIO47_PD_SHIFT                         0x4U
#define PADCFG_PAD_GPIO47_PD_MASK                          0x10U
#define PADCFG_PAD_GPIO47_SLEW_WIDTH                       0x1U
#define PADCFG_PAD_GPIO47_SLEW_SHIFT                       0x5U
#define PADCFG_PAD_GPIO47_SLEW_MASK                        0x20U
#define PADCFG_PAD_GPIO47_SMT_WIDTH                        0x1U
#define PADCFG_PAD_GPIO47_SMT_SHIFT                        0x6U
#define PADCFG_PAD_GPIO47_SMT_MASK                         0x40U
#define PADCFG_PAD_GPIO47_POS_WIDTH                        0x1U
#define PADCFG_PAD_GPIO47_POS_SHIFT                        0x7U
#define PADCFG_PAD_GPIO47_POS_MASK                         0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_480_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x1e0U)
#define PADCFG_PAD_GPIO48_IE_WIDTH                         0x1U
#define PADCFG_PAD_GPIO48_IE_SHIFT                         0x0U
#define PADCFG_PAD_GPIO48_IE_MASK                          0x1U
#define PADCFG_PAD_GPIO48_DS_WIDTH                         0x2U
#define PADCFG_PAD_GPIO48_DS_SHIFT                         0x1U
#define PADCFG_PAD_GPIO48_DS_MASK                          0x6U
#define PADCFG_PAD_GPIO48_PU_WIDTH                         0x1U
#define PADCFG_PAD_GPIO48_PU_SHIFT                         0x3U
#define PADCFG_PAD_GPIO48_PU_MASK                          0x8U
#define PADCFG_PAD_GPIO48_PD_WIDTH                         0x1U
#define PADCFG_PAD_GPIO48_PD_SHIFT                         0x4U
#define PADCFG_PAD_GPIO48_PD_MASK                          0x10U
#define PADCFG_PAD_GPIO48_SLEW_WIDTH                       0x1U
#define PADCFG_PAD_GPIO48_SLEW_SHIFT                       0x5U
#define PADCFG_PAD_GPIO48_SLEW_MASK                        0x20U
#define PADCFG_PAD_GPIO48_SMT_WIDTH                        0x1U
#define PADCFG_PAD_GPIO48_SMT_SHIFT                        0x6U
#define PADCFG_PAD_GPIO48_SMT_MASK                         0x40U
#define PADCFG_PAD_GPIO48_POS_WIDTH                        0x1U
#define PADCFG_PAD_GPIO48_POS_SHIFT                        0x7U
#define PADCFG_PAD_GPIO48_POS_MASK                         0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_484_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x1e4U)
#define PADCFG_PAD_GPIO49_IE_WIDTH                         0x1U
#define PADCFG_PAD_GPIO49_IE_SHIFT                         0x0U
#define PADCFG_PAD_GPIO49_IE_MASK                          0x1U
#define PADCFG_PAD_GPIO49_DS_WIDTH                         0x2U
#define PADCFG_PAD_GPIO49_DS_SHIFT                         0x1U
#define PADCFG_PAD_GPIO49_DS_MASK                          0x6U
#define PADCFG_PAD_GPIO49_PU_WIDTH                         0x1U
#define PADCFG_PAD_GPIO49_PU_SHIFT                         0x3U
#define PADCFG_PAD_GPIO49_PU_MASK                          0x8U
#define PADCFG_PAD_GPIO49_PD_WIDTH                         0x1U
#define PADCFG_PAD_GPIO49_PD_SHIFT                         0x4U
#define PADCFG_PAD_GPIO49_PD_MASK                          0x10U
#define PADCFG_PAD_GPIO49_SLEW_WIDTH                       0x1U
#define PADCFG_PAD_GPIO49_SLEW_SHIFT                       0x5U
#define PADCFG_PAD_GPIO49_SLEW_MASK                        0x20U
#define PADCFG_PAD_GPIO49_SMT_WIDTH                        0x1U
#define PADCFG_PAD_GPIO49_SMT_SHIFT                        0x6U
#define PADCFG_PAD_GPIO49_SMT_MASK                         0x40U
#define PADCFG_PAD_GPIO49_POS_WIDTH                        0x1U
#define PADCFG_PAD_GPIO49_POS_SHIFT                        0x7U
#define PADCFG_PAD_GPIO49_POS_MASK                         0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_488_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x1e8U)
#define PADCFG_PAD_GPIO50_IE_WIDTH                         0x1U
#define PADCFG_PAD_GPIO50_IE_SHIFT                         0x0U
#define PADCFG_PAD_GPIO50_IE_MASK                          0x1U
#define PADCFG_PAD_GPIO50_DS_WIDTH                         0x2U
#define PADCFG_PAD_GPIO50_DS_SHIFT                         0x1U
#define PADCFG_PAD_GPIO50_DS_MASK                          0x6U
#define PADCFG_PAD_GPIO50_PU_WIDTH                         0x1U
#define PADCFG_PAD_GPIO50_PU_SHIFT                         0x3U
#define PADCFG_PAD_GPIO50_PU_MASK                          0x8U
#define PADCFG_PAD_GPIO50_PD_WIDTH                         0x1U
#define PADCFG_PAD_GPIO50_PD_SHIFT                         0x4U
#define PADCFG_PAD_GPIO50_PD_MASK                          0x10U
#define PADCFG_PAD_GPIO50_SLEW_WIDTH                       0x1U
#define PADCFG_PAD_GPIO50_SLEW_SHIFT                       0x5U
#define PADCFG_PAD_GPIO50_SLEW_MASK                        0x20U
#define PADCFG_PAD_GPIO50_SMT_WIDTH                        0x1U
#define PADCFG_PAD_GPIO50_SMT_SHIFT                        0x6U
#define PADCFG_PAD_GPIO50_SMT_MASK                         0x40U
#define PADCFG_PAD_GPIO50_POS_WIDTH                        0x1U
#define PADCFG_PAD_GPIO50_POS_SHIFT                        0x7U
#define PADCFG_PAD_GPIO50_POS_MASK                         0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_492_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x1ecU)
#define PADCFG_PAD_GPIO51_IE_WIDTH                         0x1U
#define PADCFG_PAD_GPIO51_IE_SHIFT                         0x0U
#define PADCFG_PAD_GPIO51_IE_MASK                          0x1U
#define PADCFG_PAD_GPIO51_DS_WIDTH                         0x2U
#define PADCFG_PAD_GPIO51_DS_SHIFT                         0x1U
#define PADCFG_PAD_GPIO51_DS_MASK                          0x6U
#define PADCFG_PAD_GPIO51_PU_WIDTH                         0x1U
#define PADCFG_PAD_GPIO51_PU_SHIFT                         0x3U
#define PADCFG_PAD_GPIO51_PU_MASK                          0x8U
#define PADCFG_PAD_GPIO51_PD_WIDTH                         0x1U
#define PADCFG_PAD_GPIO51_PD_SHIFT                         0x4U
#define PADCFG_PAD_GPIO51_PD_MASK                          0x10U
#define PADCFG_PAD_GPIO51_SLEW_WIDTH                       0x1U
#define PADCFG_PAD_GPIO51_SLEW_SHIFT                       0x5U
#define PADCFG_PAD_GPIO51_SLEW_MASK                        0x20U
#define PADCFG_PAD_GPIO51_SMT_WIDTH                        0x1U
#define PADCFG_PAD_GPIO51_SMT_SHIFT                        0x6U
#define PADCFG_PAD_GPIO51_SMT_MASK                         0x40U
#define PADCFG_PAD_GPIO51_POS_WIDTH                        0x1U
#define PADCFG_PAD_GPIO51_POS_SHIFT                        0x7U
#define PADCFG_PAD_GPIO51_POS_MASK                         0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_496_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x1f0U)
#define PADCFG_PAD_GPIO52_IE_WIDTH                         0x1U
#define PADCFG_PAD_GPIO52_IE_SHIFT                         0x0U
#define PADCFG_PAD_GPIO52_IE_MASK                          0x1U
#define PADCFG_PAD_GPIO52_DS_WIDTH                         0x2U
#define PADCFG_PAD_GPIO52_DS_SHIFT                         0x1U
#define PADCFG_PAD_GPIO52_DS_MASK                          0x6U
#define PADCFG_PAD_GPIO52_PU_WIDTH                         0x1U
#define PADCFG_PAD_GPIO52_PU_SHIFT                         0x3U
#define PADCFG_PAD_GPIO52_PU_MASK                          0x8U
#define PADCFG_PAD_GPIO52_PD_WIDTH                         0x1U
#define PADCFG_PAD_GPIO52_PD_SHIFT                         0x4U
#define PADCFG_PAD_GPIO52_PD_MASK                          0x10U
#define PADCFG_PAD_GPIO52_SLEW_WIDTH                       0x1U
#define PADCFG_PAD_GPIO52_SLEW_SHIFT                       0x5U
#define PADCFG_PAD_GPIO52_SLEW_MASK                        0x20U
#define PADCFG_PAD_GPIO52_SMT_WIDTH                        0x1U
#define PADCFG_PAD_GPIO52_SMT_SHIFT                        0x6U
#define PADCFG_PAD_GPIO52_SMT_MASK                         0x40U
#define PADCFG_PAD_GPIO52_POS_WIDTH                        0x1U
#define PADCFG_PAD_GPIO52_POS_SHIFT                        0x7U
#define PADCFG_PAD_GPIO52_POS_MASK                         0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_500_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x1f4U)
#define PADCFG_PAD_GPIO53_IE_WIDTH                         0x1U
#define PADCFG_PAD_GPIO53_IE_SHIFT                         0x0U
#define PADCFG_PAD_GPIO53_IE_MASK                          0x1U
#define PADCFG_PAD_GPIO53_DS_WIDTH                         0x2U
#define PADCFG_PAD_GPIO53_DS_SHIFT                         0x1U
#define PADCFG_PAD_GPIO53_DS_MASK                          0x6U
#define PADCFG_PAD_GPIO53_PU_WIDTH                         0x1U
#define PADCFG_PAD_GPIO53_PU_SHIFT                         0x3U
#define PADCFG_PAD_GPIO53_PU_MASK                          0x8U
#define PADCFG_PAD_GPIO53_PD_WIDTH                         0x1U
#define PADCFG_PAD_GPIO53_PD_SHIFT                         0x4U
#define PADCFG_PAD_GPIO53_PD_MASK                          0x10U
#define PADCFG_PAD_GPIO53_SLEW_WIDTH                       0x1U
#define PADCFG_PAD_GPIO53_SLEW_SHIFT                       0x5U
#define PADCFG_PAD_GPIO53_SLEW_MASK                        0x20U
#define PADCFG_PAD_GPIO53_SMT_WIDTH                        0x1U
#define PADCFG_PAD_GPIO53_SMT_SHIFT                        0x6U
#define PADCFG_PAD_GPIO53_SMT_MASK                         0x40U
#define PADCFG_PAD_GPIO53_POS_WIDTH                        0x1U
#define PADCFG_PAD_GPIO53_POS_SHIFT                        0x7U
#define PADCFG_PAD_GPIO53_POS_MASK                         0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_504_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x1f8U)
#define PADCFG_PAD_GPIO54_IE_WIDTH                         0x1U
#define PADCFG_PAD_GPIO54_IE_SHIFT                         0x0U
#define PADCFG_PAD_GPIO54_IE_MASK                          0x1U
#define PADCFG_PAD_GPIO54_DS_WIDTH                         0x2U
#define PADCFG_PAD_GPIO54_DS_SHIFT                         0x1U
#define PADCFG_PAD_GPIO54_DS_MASK                          0x6U
#define PADCFG_PAD_GPIO54_PU_WIDTH                         0x1U
#define PADCFG_PAD_GPIO54_PU_SHIFT                         0x3U
#define PADCFG_PAD_GPIO54_PU_MASK                          0x8U
#define PADCFG_PAD_GPIO54_PD_WIDTH                         0x1U
#define PADCFG_PAD_GPIO54_PD_SHIFT                         0x4U
#define PADCFG_PAD_GPIO54_PD_MASK                          0x10U
#define PADCFG_PAD_GPIO54_SLEW_WIDTH                       0x1U
#define PADCFG_PAD_GPIO54_SLEW_SHIFT                       0x5U
#define PADCFG_PAD_GPIO54_SLEW_MASK                        0x20U
#define PADCFG_PAD_GPIO54_SMT_WIDTH                        0x1U
#define PADCFG_PAD_GPIO54_SMT_SHIFT                        0x6U
#define PADCFG_PAD_GPIO54_SMT_MASK                         0x40U
#define PADCFG_PAD_GPIO54_POS_WIDTH                        0x1U
#define PADCFG_PAD_GPIO54_POS_SHIFT                        0x7U
#define PADCFG_PAD_GPIO54_POS_MASK                         0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_508_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x1fcU)
#define PADCFG_PAD_GPIO55_IE_WIDTH                         0x1U
#define PADCFG_PAD_GPIO55_IE_SHIFT                         0x0U
#define PADCFG_PAD_GPIO55_IE_MASK                          0x1U
#define PADCFG_PAD_GPIO55_DS_WIDTH                         0x2U
#define PADCFG_PAD_GPIO55_DS_SHIFT                         0x1U
#define PADCFG_PAD_GPIO55_DS_MASK                          0x6U
#define PADCFG_PAD_GPIO55_PU_WIDTH                         0x1U
#define PADCFG_PAD_GPIO55_PU_SHIFT                         0x3U
#define PADCFG_PAD_GPIO55_PU_MASK                          0x8U
#define PADCFG_PAD_GPIO55_PD_WIDTH                         0x1U
#define PADCFG_PAD_GPIO55_PD_SHIFT                         0x4U
#define PADCFG_PAD_GPIO55_PD_MASK                          0x10U
#define PADCFG_PAD_GPIO55_SLEW_WIDTH                       0x1U
#define PADCFG_PAD_GPIO55_SLEW_SHIFT                       0x5U
#define PADCFG_PAD_GPIO55_SLEW_MASK                        0x20U
#define PADCFG_PAD_GPIO55_SMT_WIDTH                        0x1U
#define PADCFG_PAD_GPIO55_SMT_SHIFT                        0x6U
#define PADCFG_PAD_GPIO55_SMT_MASK                         0x40U
#define PADCFG_PAD_GPIO55_POS_WIDTH                        0x1U
#define PADCFG_PAD_GPIO55_POS_SHIFT                        0x7U
#define PADCFG_PAD_GPIO55_POS_MASK                         0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_512_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x200U)
#define PADCFG_PAD_GPIO56_IE_WIDTH                         0x1U
#define PADCFG_PAD_GPIO56_IE_SHIFT                         0x0U
#define PADCFG_PAD_GPIO56_IE_MASK                          0x1U
#define PADCFG_PAD_GPIO56_DS_WIDTH                         0x2U
#define PADCFG_PAD_GPIO56_DS_SHIFT                         0x1U
#define PADCFG_PAD_GPIO56_DS_MASK                          0x6U
#define PADCFG_PAD_GPIO56_PU_WIDTH                         0x1U
#define PADCFG_PAD_GPIO56_PU_SHIFT                         0x3U
#define PADCFG_PAD_GPIO56_PU_MASK                          0x8U
#define PADCFG_PAD_GPIO56_PD_WIDTH                         0x1U
#define PADCFG_PAD_GPIO56_PD_SHIFT                         0x4U
#define PADCFG_PAD_GPIO56_PD_MASK                          0x10U
#define PADCFG_PAD_GPIO56_SLEW_WIDTH                       0x1U
#define PADCFG_PAD_GPIO56_SLEW_SHIFT                       0x5U
#define PADCFG_PAD_GPIO56_SLEW_MASK                        0x20U
#define PADCFG_PAD_GPIO56_SMT_WIDTH                        0x1U
#define PADCFG_PAD_GPIO56_SMT_SHIFT                        0x6U
#define PADCFG_PAD_GPIO56_SMT_MASK                         0x40U
#define PADCFG_PAD_GPIO56_POS_WIDTH                        0x1U
#define PADCFG_PAD_GPIO56_POS_SHIFT                        0x7U
#define PADCFG_PAD_GPIO56_POS_MASK                         0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_516_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x204U)
#define PADCFG_PAD_GPIO57_IE_WIDTH                         0x1U
#define PADCFG_PAD_GPIO57_IE_SHIFT                         0x0U
#define PADCFG_PAD_GPIO57_IE_MASK                          0x1U
#define PADCFG_PAD_GPIO57_DS_WIDTH                         0x2U
#define PADCFG_PAD_GPIO57_DS_SHIFT                         0x1U
#define PADCFG_PAD_GPIO57_DS_MASK                          0x6U
#define PADCFG_PAD_GPIO57_PU_WIDTH                         0x1U
#define PADCFG_PAD_GPIO57_PU_SHIFT                         0x3U
#define PADCFG_PAD_GPIO57_PU_MASK                          0x8U
#define PADCFG_PAD_GPIO57_PD_WIDTH                         0x1U
#define PADCFG_PAD_GPIO57_PD_SHIFT                         0x4U
#define PADCFG_PAD_GPIO57_PD_MASK                          0x10U
#define PADCFG_PAD_GPIO57_SLEW_WIDTH                       0x1U
#define PADCFG_PAD_GPIO57_SLEW_SHIFT                       0x5U
#define PADCFG_PAD_GPIO57_SLEW_MASK                        0x20U
#define PADCFG_PAD_GPIO57_SMT_WIDTH                        0x1U
#define PADCFG_PAD_GPIO57_SMT_SHIFT                        0x6U
#define PADCFG_PAD_GPIO57_SMT_MASK                         0x40U
#define PADCFG_PAD_GPIO57_POS_WIDTH                        0x1U
#define PADCFG_PAD_GPIO57_POS_SHIFT                        0x7U
#define PADCFG_PAD_GPIO57_POS_MASK                         0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_520_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x208U)
#define PADCFG_PAD_GPIO58_IE_WIDTH                         0x1U
#define PADCFG_PAD_GPIO58_IE_SHIFT                         0x0U
#define PADCFG_PAD_GPIO58_IE_MASK                          0x1U
#define PADCFG_PAD_GPIO58_DS_WIDTH                         0x2U
#define PADCFG_PAD_GPIO58_DS_SHIFT                         0x1U
#define PADCFG_PAD_GPIO58_DS_MASK                          0x6U
#define PADCFG_PAD_GPIO58_PU_WIDTH                         0x1U
#define PADCFG_PAD_GPIO58_PU_SHIFT                         0x3U
#define PADCFG_PAD_GPIO58_PU_MASK                          0x8U
#define PADCFG_PAD_GPIO58_PD_WIDTH                         0x1U
#define PADCFG_PAD_GPIO58_PD_SHIFT                         0x4U
#define PADCFG_PAD_GPIO58_PD_MASK                          0x10U
#define PADCFG_PAD_GPIO58_SLEW_WIDTH                       0x1U
#define PADCFG_PAD_GPIO58_SLEW_SHIFT                       0x5U
#define PADCFG_PAD_GPIO58_SLEW_MASK                        0x20U
#define PADCFG_PAD_GPIO58_SMT_WIDTH                        0x1U
#define PADCFG_PAD_GPIO58_SMT_SHIFT                        0x6U
#define PADCFG_PAD_GPIO58_SMT_MASK                         0x40U
#define PADCFG_PAD_GPIO58_POS_WIDTH                        0x1U
#define PADCFG_PAD_GPIO58_POS_SHIFT                        0x7U
#define PADCFG_PAD_GPIO58_POS_MASK                         0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_524_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x20cU)
#define PADCFG_PAD_GPIO59_IE_WIDTH                         0x1U
#define PADCFG_PAD_GPIO59_IE_SHIFT                         0x0U
#define PADCFG_PAD_GPIO59_IE_MASK                          0x1U
#define PADCFG_PAD_GPIO59_DS_WIDTH                         0x2U
#define PADCFG_PAD_GPIO59_DS_SHIFT                         0x1U
#define PADCFG_PAD_GPIO59_DS_MASK                          0x6U
#define PADCFG_PAD_GPIO59_PU_WIDTH                         0x1U
#define PADCFG_PAD_GPIO59_PU_SHIFT                         0x3U
#define PADCFG_PAD_GPIO59_PU_MASK                          0x8U
#define PADCFG_PAD_GPIO59_PD_WIDTH                         0x1U
#define PADCFG_PAD_GPIO59_PD_SHIFT                         0x4U
#define PADCFG_PAD_GPIO59_PD_MASK                          0x10U
#define PADCFG_PAD_GPIO59_SLEW_WIDTH                       0x1U
#define PADCFG_PAD_GPIO59_SLEW_SHIFT                       0x5U
#define PADCFG_PAD_GPIO59_SLEW_MASK                        0x20U
#define PADCFG_PAD_GPIO59_SMT_WIDTH                        0x1U
#define PADCFG_PAD_GPIO59_SMT_SHIFT                        0x6U
#define PADCFG_PAD_GPIO59_SMT_MASK                         0x40U
#define PADCFG_PAD_GPIO59_POS_WIDTH                        0x1U
#define PADCFG_PAD_GPIO59_POS_SHIFT                        0x7U
#define PADCFG_PAD_GPIO59_POS_MASK                         0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_528_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x210U)
#define PADCFG_PAD_GPIO60_IE_WIDTH                         0x1U
#define PADCFG_PAD_GPIO60_IE_SHIFT                         0x0U
#define PADCFG_PAD_GPIO60_IE_MASK                          0x1U
#define PADCFG_PAD_GPIO60_DS_WIDTH                         0x2U
#define PADCFG_PAD_GPIO60_DS_SHIFT                         0x1U
#define PADCFG_PAD_GPIO60_DS_MASK                          0x6U
#define PADCFG_PAD_GPIO60_PU_WIDTH                         0x1U
#define PADCFG_PAD_GPIO60_PU_SHIFT                         0x3U
#define PADCFG_PAD_GPIO60_PU_MASK                          0x8U
#define PADCFG_PAD_GPIO60_PD_WIDTH                         0x1U
#define PADCFG_PAD_GPIO60_PD_SHIFT                         0x4U
#define PADCFG_PAD_GPIO60_PD_MASK                          0x10U
#define PADCFG_PAD_GPIO60_SLEW_WIDTH                       0x1U
#define PADCFG_PAD_GPIO60_SLEW_SHIFT                       0x5U
#define PADCFG_PAD_GPIO60_SLEW_MASK                        0x20U
#define PADCFG_PAD_GPIO60_SMT_WIDTH                        0x1U
#define PADCFG_PAD_GPIO60_SMT_SHIFT                        0x6U
#define PADCFG_PAD_GPIO60_SMT_MASK                         0x40U
#define PADCFG_PAD_GPIO60_POS_WIDTH                        0x1U
#define PADCFG_PAD_GPIO60_POS_SHIFT                        0x7U
#define PADCFG_PAD_GPIO60_POS_MASK                         0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_532_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x214U)
#define PADCFG_PAD_GPIO61_IE_WIDTH                         0x1U
#define PADCFG_PAD_GPIO61_IE_SHIFT                         0x0U
#define PADCFG_PAD_GPIO61_IE_MASK                          0x1U
#define PADCFG_PAD_GPIO61_DS_WIDTH                         0x2U
#define PADCFG_PAD_GPIO61_DS_SHIFT                         0x1U
#define PADCFG_PAD_GPIO61_DS_MASK                          0x6U
#define PADCFG_PAD_GPIO61_PU_WIDTH                         0x1U
#define PADCFG_PAD_GPIO61_PU_SHIFT                         0x3U
#define PADCFG_PAD_GPIO61_PU_MASK                          0x8U
#define PADCFG_PAD_GPIO61_PD_WIDTH                         0x1U
#define PADCFG_PAD_GPIO61_PD_SHIFT                         0x4U
#define PADCFG_PAD_GPIO61_PD_MASK                          0x10U
#define PADCFG_PAD_GPIO61_SLEW_WIDTH                       0x1U
#define PADCFG_PAD_GPIO61_SLEW_SHIFT                       0x5U
#define PADCFG_PAD_GPIO61_SLEW_MASK                        0x20U
#define PADCFG_PAD_GPIO61_SMT_WIDTH                        0x1U
#define PADCFG_PAD_GPIO61_SMT_SHIFT                        0x6U
#define PADCFG_PAD_GPIO61_SMT_MASK                         0x40U
#define PADCFG_PAD_GPIO61_POS_WIDTH                        0x1U
#define PADCFG_PAD_GPIO61_POS_SHIFT                        0x7U
#define PADCFG_PAD_GPIO61_POS_MASK                         0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_536_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x218U)
#define PADCFG_PAD_GPIO62_IE_WIDTH                         0x1U
#define PADCFG_PAD_GPIO62_IE_SHIFT                         0x0U
#define PADCFG_PAD_GPIO62_IE_MASK                          0x1U
#define PADCFG_PAD_GPIO62_DS_WIDTH                         0x2U
#define PADCFG_PAD_GPIO62_DS_SHIFT                         0x1U
#define PADCFG_PAD_GPIO62_DS_MASK                          0x6U
#define PADCFG_PAD_GPIO62_PU_WIDTH                         0x1U
#define PADCFG_PAD_GPIO62_PU_SHIFT                         0x3U
#define PADCFG_PAD_GPIO62_PU_MASK                          0x8U
#define PADCFG_PAD_GPIO62_PD_WIDTH                         0x1U
#define PADCFG_PAD_GPIO62_PD_SHIFT                         0x4U
#define PADCFG_PAD_GPIO62_PD_MASK                          0x10U
#define PADCFG_PAD_GPIO62_SLEW_WIDTH                       0x1U
#define PADCFG_PAD_GPIO62_SLEW_SHIFT                       0x5U
#define PADCFG_PAD_GPIO62_SLEW_MASK                        0x20U
#define PADCFG_PAD_GPIO62_SMT_WIDTH                        0x1U
#define PADCFG_PAD_GPIO62_SMT_SHIFT                        0x6U
#define PADCFG_PAD_GPIO62_SMT_MASK                         0x40U
#define PADCFG_PAD_GPIO62_POS_WIDTH                        0x1U
#define PADCFG_PAD_GPIO62_POS_SHIFT                        0x7U
#define PADCFG_PAD_GPIO62_POS_MASK                         0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_540_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x21cU)
#define PADCFG_PAD_GPIO63_IE_WIDTH                         0x1U
#define PADCFG_PAD_GPIO63_IE_SHIFT                         0x0U
#define PADCFG_PAD_GPIO63_IE_MASK                          0x1U
#define PADCFG_PAD_GPIO63_DS_WIDTH                         0x2U
#define PADCFG_PAD_GPIO63_DS_SHIFT                         0x1U
#define PADCFG_PAD_GPIO63_DS_MASK                          0x6U
#define PADCFG_PAD_GPIO63_PU_WIDTH                         0x1U
#define PADCFG_PAD_GPIO63_PU_SHIFT                         0x3U
#define PADCFG_PAD_GPIO63_PU_MASK                          0x8U
#define PADCFG_PAD_GPIO63_PD_WIDTH                         0x1U
#define PADCFG_PAD_GPIO63_PD_SHIFT                         0x4U
#define PADCFG_PAD_GPIO63_PD_MASK                          0x10U
#define PADCFG_PAD_GPIO63_SLEW_WIDTH                       0x1U
#define PADCFG_PAD_GPIO63_SLEW_SHIFT                       0x5U
#define PADCFG_PAD_GPIO63_SLEW_MASK                        0x20U
#define PADCFG_PAD_GPIO63_SMT_WIDTH                        0x1U
#define PADCFG_PAD_GPIO63_SMT_SHIFT                        0x6U
#define PADCFG_PAD_GPIO63_SMT_MASK                         0x40U
#define PADCFG_PAD_GPIO63_POS_WIDTH                        0x1U
#define PADCFG_PAD_GPIO63_POS_SHIFT                        0x7U
#define PADCFG_PAD_GPIO63_POS_MASK                         0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_544_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x220U)
#define PADCFG_PAD_SD0_CLK_IE_WIDTH                        0x1U
#define PADCFG_PAD_SD0_CLK_IE_SHIFT                        0x0U
#define PADCFG_PAD_SD0_CLK_IE_MASK                         0x1U
#define PADCFG_PAD_SD0_CLK_DS_WIDTH                        0x2U
#define PADCFG_PAD_SD0_CLK_DS_SHIFT                        0x1U
#define PADCFG_PAD_SD0_CLK_DS_MASK                         0x6U
#define PADCFG_PAD_SD0_CLK_PU_WIDTH                        0x1U
#define PADCFG_PAD_SD0_CLK_PU_SHIFT                        0x3U
#define PADCFG_PAD_SD0_CLK_PU_MASK                         0x8U
#define PADCFG_PAD_SD0_CLK_PD_WIDTH                        0x1U
#define PADCFG_PAD_SD0_CLK_PD_SHIFT                        0x4U
#define PADCFG_PAD_SD0_CLK_PD_MASK                         0x10U
#define PADCFG_PAD_SD0_CLK_SLEW_WIDTH                      0x1U
#define PADCFG_PAD_SD0_CLK_SLEW_SHIFT                      0x5U
#define PADCFG_PAD_SD0_CLK_SLEW_MASK                       0x20U
#define PADCFG_PAD_SD0_CLK_SMT_WIDTH                       0x1U
#define PADCFG_PAD_SD0_CLK_SMT_SHIFT                       0x6U
#define PADCFG_PAD_SD0_CLK_SMT_MASK                        0x40U
#define PADCFG_PAD_SD0_CLK_POS_WIDTH                       0x1U
#define PADCFG_PAD_SD0_CLK_POS_SHIFT                       0x7U
#define PADCFG_PAD_SD0_CLK_POS_MASK                        0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_548_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x224U)
#define PADCFG_PAD_SD0_CMD_IE_WIDTH                        0x1U
#define PADCFG_PAD_SD0_CMD_IE_SHIFT                        0x0U
#define PADCFG_PAD_SD0_CMD_IE_MASK                         0x1U
#define PADCFG_PAD_SD0_CMD_DS_WIDTH                        0x2U
#define PADCFG_PAD_SD0_CMD_DS_SHIFT                        0x1U
#define PADCFG_PAD_SD0_CMD_DS_MASK                         0x6U
#define PADCFG_PAD_SD0_CMD_PU_WIDTH                        0x1U
#define PADCFG_PAD_SD0_CMD_PU_SHIFT                        0x3U
#define PADCFG_PAD_SD0_CMD_PU_MASK                         0x8U
#define PADCFG_PAD_SD0_CMD_PD_WIDTH                        0x1U
#define PADCFG_PAD_SD0_CMD_PD_SHIFT                        0x4U
#define PADCFG_PAD_SD0_CMD_PD_MASK                         0x10U
#define PADCFG_PAD_SD0_CMD_SLEW_WIDTH                      0x1U
#define PADCFG_PAD_SD0_CMD_SLEW_SHIFT                      0x5U
#define PADCFG_PAD_SD0_CMD_SLEW_MASK                       0x20U
#define PADCFG_PAD_SD0_CMD_SMT_WIDTH                       0x1U
#define PADCFG_PAD_SD0_CMD_SMT_SHIFT                       0x6U
#define PADCFG_PAD_SD0_CMD_SMT_MASK                        0x40U
#define PADCFG_PAD_SD0_CMD_POS_WIDTH                       0x1U
#define PADCFG_PAD_SD0_CMD_POS_SHIFT                       0x7U
#define PADCFG_PAD_SD0_CMD_POS_MASK                        0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_552_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x228U)
#define PADCFG_PAD_SD0_DATA0_IE_WIDTH                      0x1U
#define PADCFG_PAD_SD0_DATA0_IE_SHIFT                      0x0U
#define PADCFG_PAD_SD0_DATA0_IE_MASK                       0x1U
#define PADCFG_PAD_SD0_DATA0_DS_WIDTH                      0x2U
#define PADCFG_PAD_SD0_DATA0_DS_SHIFT                      0x1U
#define PADCFG_PAD_SD0_DATA0_DS_MASK                       0x6U
#define PADCFG_PAD_SD0_DATA0_PU_WIDTH                      0x1U
#define PADCFG_PAD_SD0_DATA0_PU_SHIFT                      0x3U
#define PADCFG_PAD_SD0_DATA0_PU_MASK                       0x8U
#define PADCFG_PAD_SD0_DATA0_PD_WIDTH                      0x1U
#define PADCFG_PAD_SD0_DATA0_PD_SHIFT                      0x4U
#define PADCFG_PAD_SD0_DATA0_PD_MASK                       0x10U
#define PADCFG_PAD_SD0_DATA0_SLEW_WIDTH                    0x1U
#define PADCFG_PAD_SD0_DATA0_SLEW_SHIFT                    0x5U
#define PADCFG_PAD_SD0_DATA0_SLEW_MASK                     0x20U
#define PADCFG_PAD_SD0_DATA0_SMT_WIDTH                     0x1U
#define PADCFG_PAD_SD0_DATA0_SMT_SHIFT                     0x6U
#define PADCFG_PAD_SD0_DATA0_SMT_MASK                      0x40U
#define PADCFG_PAD_SD0_DATA0_POS_WIDTH                     0x1U
#define PADCFG_PAD_SD0_DATA0_POS_SHIFT                     0x7U
#define PADCFG_PAD_SD0_DATA0_POS_MASK                      0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_556_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x22cU)
#define PADCFG_PAD_SD0_DATA1_IE_WIDTH                      0x1U
#define PADCFG_PAD_SD0_DATA1_IE_SHIFT                      0x0U
#define PADCFG_PAD_SD0_DATA1_IE_MASK                       0x1U
#define PADCFG_PAD_SD0_DATA1_DS_WIDTH                      0x2U
#define PADCFG_PAD_SD0_DATA1_DS_SHIFT                      0x1U
#define PADCFG_PAD_SD0_DATA1_DS_MASK                       0x6U
#define PADCFG_PAD_SD0_DATA1_PU_WIDTH                      0x1U
#define PADCFG_PAD_SD0_DATA1_PU_SHIFT                      0x3U
#define PADCFG_PAD_SD0_DATA1_PU_MASK                       0x8U
#define PADCFG_PAD_SD0_DATA1_PD_WIDTH                      0x1U
#define PADCFG_PAD_SD0_DATA1_PD_SHIFT                      0x4U
#define PADCFG_PAD_SD0_DATA1_PD_MASK                       0x10U
#define PADCFG_PAD_SD0_DATA1_SLEW_WIDTH                    0x1U
#define PADCFG_PAD_SD0_DATA1_SLEW_SHIFT                    0x5U
#define PADCFG_PAD_SD0_DATA1_SLEW_MASK                     0x20U
#define PADCFG_PAD_SD0_DATA1_SMT_WIDTH                     0x1U
#define PADCFG_PAD_SD0_DATA1_SMT_SHIFT                     0x6U
#define PADCFG_PAD_SD0_DATA1_SMT_MASK                      0x40U
#define PADCFG_PAD_SD0_DATA1_POS_WIDTH                     0x1U
#define PADCFG_PAD_SD0_DATA1_POS_SHIFT                     0x7U
#define PADCFG_PAD_SD0_DATA1_POS_MASK                      0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_560_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x230U)
#define PADCFG_PAD_SD0_DATA2_IE_WIDTH                      0x1U
#define PADCFG_PAD_SD0_DATA2_IE_SHIFT                      0x0U
#define PADCFG_PAD_SD0_DATA2_IE_MASK                       0x1U
#define PADCFG_PAD_SD0_DATA2_DS_WIDTH                      0x2U
#define PADCFG_PAD_SD0_DATA2_DS_SHIFT                      0x1U
#define PADCFG_PAD_SD0_DATA2_DS_MASK                       0x6U
#define PADCFG_PAD_SD0_DATA2_PU_WIDTH                      0x1U
#define PADCFG_PAD_SD0_DATA2_PU_SHIFT                      0x3U
#define PADCFG_PAD_SD0_DATA2_PU_MASK                       0x8U
#define PADCFG_PAD_SD0_DATA2_PD_WIDTH                      0x1U
#define PADCFG_PAD_SD0_DATA2_PD_SHIFT                      0x4U
#define PADCFG_PAD_SD0_DATA2_PD_MASK                       0x10U
#define PADCFG_PAD_SD0_DATA2_SLEW_WIDTH                    0x1U
#define PADCFG_PAD_SD0_DATA2_SLEW_SHIFT                    0x5U
#define PADCFG_PAD_SD0_DATA2_SLEW_MASK                     0x20U
#define PADCFG_PAD_SD0_DATA2_SMT_WIDTH                     0x1U
#define PADCFG_PAD_SD0_DATA2_SMT_SHIFT                     0x6U
#define PADCFG_PAD_SD0_DATA2_SMT_MASK                      0x40U
#define PADCFG_PAD_SD0_DATA2_POS_WIDTH                     0x1U
#define PADCFG_PAD_SD0_DATA2_POS_SHIFT                     0x7U
#define PADCFG_PAD_SD0_DATA2_POS_MASK                      0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_564_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x234U)
#define PADCFG_PAD_SD0_DATA3_IE_WIDTH                      0x1U
#define PADCFG_PAD_SD0_DATA3_IE_SHIFT                      0x0U
#define PADCFG_PAD_SD0_DATA3_IE_MASK                       0x1U
#define PADCFG_PAD_SD0_DATA3_DS_WIDTH                      0x2U
#define PADCFG_PAD_SD0_DATA3_DS_SHIFT                      0x1U
#define PADCFG_PAD_SD0_DATA3_DS_MASK                       0x6U
#define PADCFG_PAD_SD0_DATA3_PU_WIDTH                      0x1U
#define PADCFG_PAD_SD0_DATA3_PU_SHIFT                      0x3U
#define PADCFG_PAD_SD0_DATA3_PU_MASK                       0x8U
#define PADCFG_PAD_SD0_DATA3_PD_WIDTH                      0x1U
#define PADCFG_PAD_SD0_DATA3_PD_SHIFT                      0x4U
#define PADCFG_PAD_SD0_DATA3_PD_MASK                       0x10U
#define PADCFG_PAD_SD0_DATA3_SLEW_WIDTH                    0x1U
#define PADCFG_PAD_SD0_DATA3_SLEW_SHIFT                    0x5U
#define PADCFG_PAD_SD0_DATA3_SLEW_MASK                     0x20U
#define PADCFG_PAD_SD0_DATA3_SMT_WIDTH                     0x1U
#define PADCFG_PAD_SD0_DATA3_SMT_SHIFT                     0x6U
#define PADCFG_PAD_SD0_DATA3_SMT_MASK                      0x40U
#define PADCFG_PAD_SD0_DATA3_POS_WIDTH                     0x1U
#define PADCFG_PAD_SD0_DATA3_POS_SHIFT                     0x7U
#define PADCFG_PAD_SD0_DATA3_POS_MASK                      0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_568_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x238U)
#define PADCFG_PAD_SD0_DATA4_IE_WIDTH                      0x1U
#define PADCFG_PAD_SD0_DATA4_IE_SHIFT                      0x0U
#define PADCFG_PAD_SD0_DATA4_IE_MASK                       0x1U
#define PADCFG_PAD_SD0_DATA4_DS_WIDTH                      0x2U
#define PADCFG_PAD_SD0_DATA4_DS_SHIFT                      0x1U
#define PADCFG_PAD_SD0_DATA4_DS_MASK                       0x6U
#define PADCFG_PAD_SD0_DATA4_PU_WIDTH                      0x1U
#define PADCFG_PAD_SD0_DATA4_PU_SHIFT                      0x3U
#define PADCFG_PAD_SD0_DATA4_PU_MASK                       0x8U
#define PADCFG_PAD_SD0_DATA4_PD_WIDTH                      0x1U
#define PADCFG_PAD_SD0_DATA4_PD_SHIFT                      0x4U
#define PADCFG_PAD_SD0_DATA4_PD_MASK                       0x10U
#define PADCFG_PAD_SD0_DATA4_SLEW_WIDTH                    0x1U
#define PADCFG_PAD_SD0_DATA4_SLEW_SHIFT                    0x5U
#define PADCFG_PAD_SD0_DATA4_SLEW_MASK                     0x20U
#define PADCFG_PAD_SD0_DATA4_SMT_WIDTH                     0x1U
#define PADCFG_PAD_SD0_DATA4_SMT_SHIFT                     0x6U
#define PADCFG_PAD_SD0_DATA4_SMT_MASK                      0x40U
#define PADCFG_PAD_SD0_DATA4_POS_WIDTH                     0x1U
#define PADCFG_PAD_SD0_DATA4_POS_SHIFT                     0x7U
#define PADCFG_PAD_SD0_DATA4_POS_MASK                      0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_572_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x23cU)
#define PADCFG_PAD_SD0_DATA5_IE_WIDTH                      0x1U
#define PADCFG_PAD_SD0_DATA5_IE_SHIFT                      0x0U
#define PADCFG_PAD_SD0_DATA5_IE_MASK                       0x1U
#define PADCFG_PAD_SD0_DATA5_DS_WIDTH                      0x2U
#define PADCFG_PAD_SD0_DATA5_DS_SHIFT                      0x1U
#define PADCFG_PAD_SD0_DATA5_DS_MASK                       0x6U
#define PADCFG_PAD_SD0_DATA5_PU_WIDTH                      0x1U
#define PADCFG_PAD_SD0_DATA5_PU_SHIFT                      0x3U
#define PADCFG_PAD_SD0_DATA5_PU_MASK                       0x8U
#define PADCFG_PAD_SD0_DATA5_PD_WIDTH                      0x1U
#define PADCFG_PAD_SD0_DATA5_PD_SHIFT                      0x4U
#define PADCFG_PAD_SD0_DATA5_PD_MASK                       0x10U
#define PADCFG_PAD_SD0_DATA5_SLEW_WIDTH                    0x1U
#define PADCFG_PAD_SD0_DATA5_SLEW_SHIFT                    0x5U
#define PADCFG_PAD_SD0_DATA5_SLEW_MASK                     0x20U
#define PADCFG_PAD_SD0_DATA5_SMT_WIDTH                     0x1U
#define PADCFG_PAD_SD0_DATA5_SMT_SHIFT                     0x6U
#define PADCFG_PAD_SD0_DATA5_SMT_MASK                      0x40U
#define PADCFG_PAD_SD0_DATA5_POS_WIDTH                     0x1U
#define PADCFG_PAD_SD0_DATA5_POS_SHIFT                     0x7U
#define PADCFG_PAD_SD0_DATA5_POS_MASK                      0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_576_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x240U)
#define PADCFG_PAD_SD0_DATA6_IE_WIDTH                      0x1U
#define PADCFG_PAD_SD0_DATA6_IE_SHIFT                      0x0U
#define PADCFG_PAD_SD0_DATA6_IE_MASK                       0x1U
#define PADCFG_PAD_SD0_DATA6_DS_WIDTH                      0x2U
#define PADCFG_PAD_SD0_DATA6_DS_SHIFT                      0x1U
#define PADCFG_PAD_SD0_DATA6_DS_MASK                       0x6U
#define PADCFG_PAD_SD0_DATA6_PU_WIDTH                      0x1U
#define PADCFG_PAD_SD0_DATA6_PU_SHIFT                      0x3U
#define PADCFG_PAD_SD0_DATA6_PU_MASK                       0x8U
#define PADCFG_PAD_SD0_DATA6_PD_WIDTH                      0x1U
#define PADCFG_PAD_SD0_DATA6_PD_SHIFT                      0x4U
#define PADCFG_PAD_SD0_DATA6_PD_MASK                       0x10U
#define PADCFG_PAD_SD0_DATA6_SLEW_WIDTH                    0x1U
#define PADCFG_PAD_SD0_DATA6_SLEW_SHIFT                    0x5U
#define PADCFG_PAD_SD0_DATA6_SLEW_MASK                     0x20U
#define PADCFG_PAD_SD0_DATA6_SMT_WIDTH                     0x1U
#define PADCFG_PAD_SD0_DATA6_SMT_SHIFT                     0x6U
#define PADCFG_PAD_SD0_DATA6_SMT_MASK                      0x40U
#define PADCFG_PAD_SD0_DATA6_POS_WIDTH                     0x1U
#define PADCFG_PAD_SD0_DATA6_POS_SHIFT                     0x7U
#define PADCFG_PAD_SD0_DATA6_POS_MASK                      0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_580_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x244U)
#define PADCFG_PAD_SD0_DATA7_IE_WIDTH                      0x1U
#define PADCFG_PAD_SD0_DATA7_IE_SHIFT                      0x0U
#define PADCFG_PAD_SD0_DATA7_IE_MASK                       0x1U
#define PADCFG_PAD_SD0_DATA7_DS_WIDTH                      0x2U
#define PADCFG_PAD_SD0_DATA7_DS_SHIFT                      0x1U
#define PADCFG_PAD_SD0_DATA7_DS_MASK                       0x6U
#define PADCFG_PAD_SD0_DATA7_PU_WIDTH                      0x1U
#define PADCFG_PAD_SD0_DATA7_PU_SHIFT                      0x3U
#define PADCFG_PAD_SD0_DATA7_PU_MASK                       0x8U
#define PADCFG_PAD_SD0_DATA7_PD_WIDTH                      0x1U
#define PADCFG_PAD_SD0_DATA7_PD_SHIFT                      0x4U
#define PADCFG_PAD_SD0_DATA7_PD_MASK                       0x10U
#define PADCFG_PAD_SD0_DATA7_SLEW_WIDTH                    0x1U
#define PADCFG_PAD_SD0_DATA7_SLEW_SHIFT                    0x5U
#define PADCFG_PAD_SD0_DATA7_SLEW_MASK                     0x20U
#define PADCFG_PAD_SD0_DATA7_SMT_WIDTH                     0x1U
#define PADCFG_PAD_SD0_DATA7_SMT_SHIFT                     0x6U
#define PADCFG_PAD_SD0_DATA7_SMT_MASK                      0x40U
#define PADCFG_PAD_SD0_DATA7_POS_WIDTH                     0x1U
#define PADCFG_PAD_SD0_DATA7_POS_SHIFT                     0x7U
#define PADCFG_PAD_SD0_DATA7_POS_MASK                      0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_584_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x248U)
#define PADCFG_PAD_SD0_STRB_IE_WIDTH                       0x1U
#define PADCFG_PAD_SD0_STRB_IE_SHIFT                       0x0U
#define PADCFG_PAD_SD0_STRB_IE_MASK                        0x1U
#define PADCFG_PAD_SD0_STRB_DS_WIDTH                       0x2U
#define PADCFG_PAD_SD0_STRB_DS_SHIFT                       0x1U
#define PADCFG_PAD_SD0_STRB_DS_MASK                        0x6U
#define PADCFG_PAD_SD0_STRB_PU_WIDTH                       0x1U
#define PADCFG_PAD_SD0_STRB_PU_SHIFT                       0x3U
#define PADCFG_PAD_SD0_STRB_PU_MASK                        0x8U
#define PADCFG_PAD_SD0_STRB_PD_WIDTH                       0x1U
#define PADCFG_PAD_SD0_STRB_PD_SHIFT                       0x4U
#define PADCFG_PAD_SD0_STRB_PD_MASK                        0x10U
#define PADCFG_PAD_SD0_STRB_SLEW_WIDTH                     0x1U
#define PADCFG_PAD_SD0_STRB_SLEW_SHIFT                     0x5U
#define PADCFG_PAD_SD0_STRB_SLEW_MASK                      0x20U
#define PADCFG_PAD_SD0_STRB_SMT_WIDTH                      0x1U
#define PADCFG_PAD_SD0_STRB_SMT_SHIFT                      0x6U
#define PADCFG_PAD_SD0_STRB_SMT_MASK                       0x40U
#define PADCFG_PAD_SD0_STRB_POS_WIDTH                      0x1U
#define PADCFG_PAD_SD0_STRB_POS_SHIFT                      0x7U
#define PADCFG_PAD_SD0_STRB_POS_MASK                       0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_588_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x24cU)
#define PADCFG_PAD_GMAC1_MDC_SYSCON_WIDTH                  0x2U
#define PADCFG_PAD_GMAC1_MDC_SYSCON_SHIFT                  0x0U
#define PADCFG_PAD_GMAC1_MDC_SYSCON_MASK                   0x3U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_592_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x250U)
#define PADCFG_PAD_GMAC1_MDIO_SYSCON_WIDTH                 0x2U
#define PADCFG_PAD_GMAC1_MDIO_SYSCON_SHIFT                 0x0U
#define PADCFG_PAD_GMAC1_MDIO_SYSCON_MASK                  0x3U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_596_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x254U)
#define PADCFG_PAD_GMAC1_RXD0_SYSCON_WIDTH                 0x2U
#define PADCFG_PAD_GMAC1_RXD0_SYSCON_SHIFT                 0x0U
#define PADCFG_PAD_GMAC1_RXD0_SYSCON_MASK                  0x3U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_600_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x258U)
#define PADCFG_PAD_GMAC1_RXD1_SYSCON_WIDTH                 0x2U
#define PADCFG_PAD_GMAC1_RXD1_SYSCON_SHIFT                 0x0U
#define PADCFG_PAD_GMAC1_RXD1_SYSCON_MASK                  0x3U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_604_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x25cU)
#define PADCFG_PAD_GMAC1_RXD2_SYSCON_WIDTH                 0x2U
#define PADCFG_PAD_GMAC1_RXD2_SYSCON_SHIFT                 0x0U
#define PADCFG_PAD_GMAC1_RXD2_SYSCON_MASK                  0x3U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_608_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x260U)
#define PADCFG_PAD_GMAC1_RXD3_SYSCON_WIDTH                 0x2U
#define PADCFG_PAD_GMAC1_RXD3_SYSCON_SHIFT                 0x0U
#define PADCFG_PAD_GMAC1_RXD3_SYSCON_MASK                  0x3U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_612_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x264U)
#define PADCFG_PAD_GMAC1_RXDV_SYSCON_WIDTH                 0x2U
#define PADCFG_PAD_GMAC1_RXDV_SYSCON_SHIFT                 0x0U
#define PADCFG_PAD_GMAC1_RXDV_SYSCON_MASK                  0x3U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_616_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x268U)
#define PADCFG_PAD_GMAC1_RXC_SYSCON_WIDTH                  0x2U
#define PADCFG_PAD_GMAC1_RXC_SYSCON_SHIFT                  0x0U
#define PADCFG_PAD_GMAC1_RXC_SYSCON_MASK                   0x3U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_620_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x26cU)
#define PADCFG_PAD_GMAC1_TXD0_SYSCON_WIDTH                 0x2U
#define PADCFG_PAD_GMAC1_TXD0_SYSCON_SHIFT                 0x0U
#define PADCFG_PAD_GMAC1_TXD0_SYSCON_MASK                  0x3U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_624_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x270U)
#define PADCFG_PAD_GMAC1_TXD1_SYSCON_WIDTH                 0x2U
#define PADCFG_PAD_GMAC1_TXD1_SYSCON_SHIFT                 0x0U
#define PADCFG_PAD_GMAC1_TXD1_SYSCON_MASK                  0x3U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_628_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x274U)
#define PADCFG_PAD_GMAC1_TXD2_SYSCON_WIDTH                 0x2U
#define PADCFG_PAD_GMAC1_TXD2_SYSCON_SHIFT                 0x0U
#define PADCFG_PAD_GMAC1_TXD2_SYSCON_MASK                  0x3U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_632_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x278U)
#define PADCFG_PAD_GMAC1_TXD3_SYSCON_WIDTH                 0x2U
#define PADCFG_PAD_GMAC1_TXD3_SYSCON_SHIFT                 0x0U
#define PADCFG_PAD_GMAC1_TXD3_SYSCON_MASK                  0x3U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_636_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x27cU)
#define PADCFG_PAD_GMAC1_TXEN_SYSCON_WIDTH                 0x2U
#define PADCFG_PAD_GMAC1_TXEN_SYSCON_SHIFT                 0x0U
#define PADCFG_PAD_GMAC1_TXEN_SYSCON_MASK                  0x3U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_640_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x280U)
#define PADCFG_PAD_GMAC1_TXC_SYSCON_WIDTH                  0x2U
#define PADCFG_PAD_GMAC1_TXC_SYSCON_SHIFT                  0x0U
#define PADCFG_PAD_GMAC1_TXC_SYSCON_MASK                   0x3U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_644_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x284U)
#define PADCFG_PAD_QSPI_SCLK_IE_WIDTH                      0x1U
#define PADCFG_PAD_QSPI_SCLK_IE_SHIFT                      0x0U
#define PADCFG_PAD_QSPI_SCLK_IE_MASK                       0x1U
#define PADCFG_PAD_QSPI_SCLK_DS_WIDTH                      0x2U
#define PADCFG_PAD_QSPI_SCLK_DS_SHIFT                      0x1U
#define PADCFG_PAD_QSPI_SCLK_DS_MASK                       0x6U
#define PADCFG_PAD_QSPI_SCLK_PU_WIDTH                      0x1U
#define PADCFG_PAD_QSPI_SCLK_PU_SHIFT                      0x3U
#define PADCFG_PAD_QSPI_SCLK_PU_MASK                       0x8U
#define PADCFG_PAD_QSPI_SCLK_PD_WIDTH                      0x1U
#define PADCFG_PAD_QSPI_SCLK_PD_SHIFT                      0x4U
#define PADCFG_PAD_QSPI_SCLK_PD_MASK                       0x10U
#define PADCFG_PAD_QSPI_SCLK_SLEW_WIDTH                    0x1U
#define PADCFG_PAD_QSPI_SCLK_SLEW_SHIFT                    0x5U
#define PADCFG_PAD_QSPI_SCLK_SLEW_MASK                     0x20U
#define PADCFG_PAD_QSPI_SCLK_SMT_WIDTH                     0x1U
#define PADCFG_PAD_QSPI_SCLK_SMT_SHIFT                     0x6U
#define PADCFG_PAD_QSPI_SCLK_SMT_MASK                      0x40U
#define PADCFG_PAD_QSPI_SCLK_POS_WIDTH                     0x1U
#define PADCFG_PAD_QSPI_SCLK_POS_SHIFT                     0x7U
#define PADCFG_PAD_QSPI_SCLK_POS_MASK                      0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_648_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x288U)
#define PADCFG_PAD_QSPI_CSN0_IE_WIDTH                      0x1U
#define PADCFG_PAD_QSPI_CSN0_IE_SHIFT                      0x0U
#define PADCFG_PAD_QSPI_CSN0_IE_MASK                       0x1U
#define PADCFG_PAD_QSPI_CSN0_DS_WIDTH                      0x2U
#define PADCFG_PAD_QSPI_CSN0_DS_SHIFT                      0x1U
#define PADCFG_PAD_QSPI_CSN0_DS_MASK                       0x6U
#define PADCFG_PAD_QSPI_CSN0_PU_WIDTH                      0x1U
#define PADCFG_PAD_QSPI_CSN0_PU_SHIFT                      0x3U
#define PADCFG_PAD_QSPI_CSN0_PU_MASK                       0x8U
#define PADCFG_PAD_QSPI_CSN0_PD_WIDTH                      0x1U
#define PADCFG_PAD_QSPI_CSN0_PD_SHIFT                      0x4U
#define PADCFG_PAD_QSPI_CSN0_PD_MASK                       0x10U
#define PADCFG_PAD_QSPI_CSN0_SLEW_WIDTH                    0x1U
#define PADCFG_PAD_QSPI_CSN0_SLEW_SHIFT                    0x5U
#define PADCFG_PAD_QSPI_CSN0_SLEW_MASK                     0x20U
#define PADCFG_PAD_QSPI_CSN0_SMT_WIDTH                     0x1U
#define PADCFG_PAD_QSPI_CSN0_SMT_SHIFT                     0x6U
#define PADCFG_PAD_QSPI_CSN0_SMT_MASK                      0x40U
#define PADCFG_PAD_QSPI_CSN0_POS_WIDTH                     0x1U
#define PADCFG_PAD_QSPI_CSN0_POS_SHIFT                     0x7U
#define PADCFG_PAD_QSPI_CSN0_POS_MASK                      0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_652_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x28cU)
#define PADCFG_PAD_QSPI_DATA0_IE_WIDTH                     0x1U
#define PADCFG_PAD_QSPI_DATA0_IE_SHIFT                     0x0U
#define PADCFG_PAD_QSPI_DATA0_IE_MASK                      0x1U
#define PADCFG_PAD_QSPI_DATA0_DS_WIDTH                     0x2U
#define PADCFG_PAD_QSPI_DATA0_DS_SHIFT                     0x1U
#define PADCFG_PAD_QSPI_DATA0_DS_MASK                      0x6U
#define PADCFG_PAD_QSPI_DATA0_PU_WIDTH                     0x1U
#define PADCFG_PAD_QSPI_DATA0_PU_SHIFT                     0x3U
#define PADCFG_PAD_QSPI_DATA0_PU_MASK                      0x8U
#define PADCFG_PAD_QSPI_DATA0_PD_WIDTH                     0x1U
#define PADCFG_PAD_QSPI_DATA0_PD_SHIFT                     0x4U
#define PADCFG_PAD_QSPI_DATA0_PD_MASK                      0x10U
#define PADCFG_PAD_QSPI_DATA0_SLEW_WIDTH                   0x1U
#define PADCFG_PAD_QSPI_DATA0_SLEW_SHIFT                   0x5U
#define PADCFG_PAD_QSPI_DATA0_SLEW_MASK                    0x20U
#define PADCFG_PAD_QSPI_DATA0_SMT_WIDTH                    0x1U
#define PADCFG_PAD_QSPI_DATA0_SMT_SHIFT                    0x6U
#define PADCFG_PAD_QSPI_DATA0_SMT_MASK                     0x40U
#define PADCFG_PAD_QSPI_DATA0_POS_WIDTH                    0x1U
#define PADCFG_PAD_QSPI_DATA0_POS_SHIFT                    0x7U
#define PADCFG_PAD_QSPI_DATA0_POS_MASK                     0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_656_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x290U)
#define PADCFG_PAD_QSPI_DATA1_IE_WIDTH                     0x1U
#define PADCFG_PAD_QSPI_DATA1_IE_SHIFT                     0x0U
#define PADCFG_PAD_QSPI_DATA1_IE_MASK                      0x1U
#define PADCFG_PAD_QSPI_DATA1_DS_WIDTH                     0x2U
#define PADCFG_PAD_QSPI_DATA1_DS_SHIFT                     0x1U
#define PADCFG_PAD_QSPI_DATA1_DS_MASK                      0x6U
#define PADCFG_PAD_QSPI_DATA1_PU_WIDTH                     0x1U
#define PADCFG_PAD_QSPI_DATA1_PU_SHIFT                     0x3U
#define PADCFG_PAD_QSPI_DATA1_PU_MASK                      0x8U
#define PADCFG_PAD_QSPI_DATA1_PD_WIDTH                     0x1U
#define PADCFG_PAD_QSPI_DATA1_PD_SHIFT                     0x4U
#define PADCFG_PAD_QSPI_DATA1_PD_MASK                      0x10U
#define PADCFG_PAD_QSPI_DATA1_SLEW_WIDTH                   0x1U
#define PADCFG_PAD_QSPI_DATA1_SLEW_SHIFT                   0x5U
#define PADCFG_PAD_QSPI_DATA1_SLEW_MASK                    0x20U
#define PADCFG_PAD_QSPI_DATA1_SMT_WIDTH                    0x1U
#define PADCFG_PAD_QSPI_DATA1_SMT_SHIFT                    0x6U
#define PADCFG_PAD_QSPI_DATA1_SMT_MASK                     0x40U
#define PADCFG_PAD_QSPI_DATA1_POS_WIDTH                    0x1U
#define PADCFG_PAD_QSPI_DATA1_POS_SHIFT                    0x7U
#define PADCFG_PAD_QSPI_DATA1_POS_MASK                     0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_660_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x294U)
#define PADCFG_PAD_QSPI_DATA2_IE_WIDTH                     0x1U
#define PADCFG_PAD_QSPI_DATA2_IE_SHIFT                     0x0U
#define PADCFG_PAD_QSPI_DATA2_IE_MASK                      0x1U
#define PADCFG_PAD_QSPI_DATA2_DS_WIDTH                     0x2U
#define PADCFG_PAD_QSPI_DATA2_DS_SHIFT                     0x1U
#define PADCFG_PAD_QSPI_DATA2_DS_MASK                      0x6U
#define PADCFG_PAD_QSPI_DATA2_PU_WIDTH                     0x1U
#define PADCFG_PAD_QSPI_DATA2_PU_SHIFT                     0x3U
#define PADCFG_PAD_QSPI_DATA2_PU_MASK                      0x8U
#define PADCFG_PAD_QSPI_DATA2_PD_WIDTH                     0x1U
#define PADCFG_PAD_QSPI_DATA2_PD_SHIFT                     0x4U
#define PADCFG_PAD_QSPI_DATA2_PD_MASK                      0x10U
#define PADCFG_PAD_QSPI_DATA2_SLEW_WIDTH                   0x1U
#define PADCFG_PAD_QSPI_DATA2_SLEW_SHIFT                   0x5U
#define PADCFG_PAD_QSPI_DATA2_SLEW_MASK                    0x20U
#define PADCFG_PAD_QSPI_DATA2_SMT_WIDTH                    0x1U
#define PADCFG_PAD_QSPI_DATA2_SMT_SHIFT                    0x6U
#define PADCFG_PAD_QSPI_DATA2_SMT_MASK                     0x40U
#define PADCFG_PAD_QSPI_DATA2_POS_WIDTH                    0x1U
#define PADCFG_PAD_QSPI_DATA2_POS_SHIFT                    0x7U
#define PADCFG_PAD_QSPI_DATA2_POS_MASK                     0x80U
#define SYS_IOMUX_CFG__SAIF__SYSCFG_664_ADDR               (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x298U)
#define PADCFG_PAD_QSPI_DATA3_IE_WIDTH                     0x1U
#define PADCFG_PAD_QSPI_DATA3_IE_SHIFT                     0x0U
#define PADCFG_PAD_QSPI_DATA3_IE_MASK                      0x1U
#define PADCFG_PAD_QSPI_DATA3_DS_WIDTH                     0x2U
#define PADCFG_PAD_QSPI_DATA3_DS_SHIFT                     0x1U
#define PADCFG_PAD_QSPI_DATA3_DS_MASK                      0x6U
#define PADCFG_PAD_QSPI_DATA3_PU_WIDTH                     0x1U
#define PADCFG_PAD_QSPI_DATA3_PU_SHIFT                     0x3U
#define PADCFG_PAD_QSPI_DATA3_PU_MASK                      0x8U
#define PADCFG_PAD_QSPI_DATA3_PD_WIDTH                     0x1U
#define PADCFG_PAD_QSPI_DATA3_PD_SHIFT                     0x4U
#define PADCFG_PAD_QSPI_DATA3_PD_MASK                      0x10U
#define PADCFG_PAD_QSPI_DATA3_SLEW_WIDTH                   0x1U
#define PADCFG_PAD_QSPI_DATA3_SLEW_SHIFT                   0x5U
#define PADCFG_PAD_QSPI_DATA3_SLEW_MASK                    0x20U
#define PADCFG_PAD_QSPI_DATA3_SMT_WIDTH                    0x1U
#define PADCFG_PAD_QSPI_DATA3_SMT_SHIFT                    0x6U
#define PADCFG_PAD_QSPI_DATA3_SMT_MASK                     0x40U
#define PADCFG_PAD_QSPI_DATA3_POS_WIDTH                    0x1U
#define PADCFG_PAD_QSPI_DATA3_POS_SHIFT                    0x7U
#define PADCFG_PAD_QSPI_DATA3_POS_MASK                     0x80U
#define SYS_IOMUX_CFGSAIF__SYSCFG_668_ADDR                 (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x29cU)
#define PAD_GMAC1_RXC_FUNC_SEL_WIDTH                       0x2U
#define PAD_GMAC1_RXC_FUNC_SEL_SHIFT                       0x0U
#define PAD_GMAC1_RXC_FUNC_SEL_MASK                        0x3U
#define PAD_GPIO10_FUNC_SEL_WIDTH                          0x3U
#define PAD_GPIO10_FUNC_SEL_SHIFT                          0x2U
#define PAD_GPIO10_FUNC_SEL_MASK                           0x1CU
#define PAD_GPIO11_FUNC_SEL_WIDTH                          0x3U
#define PAD_GPIO11_FUNC_SEL_SHIFT                          0x5U
#define PAD_GPIO11_FUNC_SEL_MASK                           0xE0U
#define PAD_GPIO12_FUNC_SEL_WIDTH                          0x3U
#define PAD_GPIO12_FUNC_SEL_SHIFT                          0x8U
#define PAD_GPIO12_FUNC_SEL_MASK                           0x700U
#define PAD_GPIO13_FUNC_SEL_WIDTH                          0x3U
#define PAD_GPIO13_FUNC_SEL_SHIFT                          0xBU
#define PAD_GPIO13_FUNC_SEL_MASK                           0x3800U
#define PAD_GPIO14_FUNC_SEL_WIDTH                          0x3U
#define PAD_GPIO14_FUNC_SEL_SHIFT                          0xEU
#define PAD_GPIO14_FUNC_SEL_MASK                           0x1C000U
#define PAD_GPIO15_FUNC_SEL_WIDTH                          0x3U
#define PAD_GPIO15_FUNC_SEL_SHIFT                          0x11U
#define PAD_GPIO15_FUNC_SEL_MASK                           0xE0000U
#define PAD_GPIO16_FUNC_SEL_WIDTH                          0x3U
#define PAD_GPIO16_FUNC_SEL_SHIFT                          0x14U
#define PAD_GPIO16_FUNC_SEL_MASK                           0x700000U
#define PAD_GPIO17_FUNC_SEL_WIDTH                          0x3U
#define PAD_GPIO17_FUNC_SEL_SHIFT                          0x17U
#define PAD_GPIO17_FUNC_SEL_MASK                           0x3800000U
#define PAD_GPIO18_FUNC_SEL_WIDTH                          0x3U
#define PAD_GPIO18_FUNC_SEL_SHIFT                          0x1AU
#define PAD_GPIO18_FUNC_SEL_MASK                           0x1C000000U
#define PAD_GPIO19_FUNC_SEL_WIDTH                          0x3U
#define PAD_GPIO19_FUNC_SEL_SHIFT                          0x1DU
#define PAD_GPIO19_FUNC_SEL_MASK                           0xE0000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_672_ADDR                 (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x2a0U)
#define PAD_GPIO20_FUNC_SEL_WIDTH                          0x3U
#define PAD_GPIO20_FUNC_SEL_SHIFT                          0x0U
#define PAD_GPIO20_FUNC_SEL_MASK                           0x7U
#define PAD_GPIO21_FUNC_SEL_WIDTH                          0x3U
#define PAD_GPIO21_FUNC_SEL_SHIFT                          0x3U
#define PAD_GPIO21_FUNC_SEL_MASK                           0x38U
#define PAD_GPIO22_FUNC_SEL_WIDTH                          0x3U
#define PAD_GPIO22_FUNC_SEL_SHIFT                          0x6U
#define PAD_GPIO22_FUNC_SEL_MASK                           0x1C0U
#define PAD_GPIO23_FUNC_SEL_WIDTH                          0x3U
#define PAD_GPIO23_FUNC_SEL_SHIFT                          0x9U
#define PAD_GPIO23_FUNC_SEL_MASK                           0xE00U
#define PAD_GPIO24_FUNC_SEL_WIDTH                          0x3U
#define PAD_GPIO24_FUNC_SEL_SHIFT                          0xCU
#define PAD_GPIO24_FUNC_SEL_MASK                           0x7000U
#define PAD_GPIO25_FUNC_SEL_WIDTH                          0x3U
#define PAD_GPIO25_FUNC_SEL_SHIFT                          0xFU
#define PAD_GPIO25_FUNC_SEL_MASK                           0x38000U
#define PAD_GPIO26_FUNC_SEL_WIDTH                          0x3U
#define PAD_GPIO26_FUNC_SEL_SHIFT                          0x12U
#define PAD_GPIO26_FUNC_SEL_MASK                           0x1C0000U
#define PAD_GPIO27_FUNC_SEL_WIDTH                          0x3U
#define PAD_GPIO27_FUNC_SEL_SHIFT                          0x15U
#define PAD_GPIO27_FUNC_SEL_MASK                           0xE00000U
#define PAD_GPIO28_FUNC_SEL_WIDTH                          0x3U
#define PAD_GPIO28_FUNC_SEL_SHIFT                          0x18U
#define PAD_GPIO28_FUNC_SEL_MASK                           0x7000000U
#define PAD_GPIO29_FUNC_SEL_WIDTH                          0x3U
#define PAD_GPIO29_FUNC_SEL_SHIFT                          0x1BU
#define PAD_GPIO29_FUNC_SEL_MASK                           0x38000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_676_ADDR                 (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x2a4U)
#define PAD_GPIO30_FUNC_SEL_WIDTH                          0x3U
#define PAD_GPIO30_FUNC_SEL_SHIFT                          0x0U
#define PAD_GPIO30_FUNC_SEL_MASK                           0x7U
#define PAD_GPIO31_FUNC_SEL_WIDTH                          0x3U
#define PAD_GPIO31_FUNC_SEL_SHIFT                          0x3U
#define PAD_GPIO31_FUNC_SEL_MASK                           0x38U
#define PAD_GPIO32_FUNC_SEL_WIDTH                          0x3U
#define PAD_GPIO32_FUNC_SEL_SHIFT                          0x6U
#define PAD_GPIO32_FUNC_SEL_MASK                           0x1C0U
#define PAD_GPIO33_FUNC_SEL_WIDTH                          0x3U
#define PAD_GPIO33_FUNC_SEL_SHIFT                          0x9U
#define PAD_GPIO33_FUNC_SEL_MASK                           0xE00U
#define PAD_GPIO34_FUNC_SEL_WIDTH                          0x3U
#define PAD_GPIO34_FUNC_SEL_SHIFT                          0xCU
#define PAD_GPIO34_FUNC_SEL_MASK                           0x7000U
#define PAD_GPIO35_FUNC_SEL_WIDTH                          0x2U
#define PAD_GPIO35_FUNC_SEL_SHIFT                          0xFU
#define PAD_GPIO35_FUNC_SEL_MASK                           0x18000U
#define PAD_GPIO36_FUNC_SEL_WIDTH                          0x3U
#define PAD_GPIO36_FUNC_SEL_SHIFT                          0x11U
#define PAD_GPIO36_FUNC_SEL_MASK                           0xE0000U
#define PAD_GPIO37_FUNC_SEL_WIDTH                          0x3U
#define PAD_GPIO37_FUNC_SEL_SHIFT                          0x14U
#define PAD_GPIO37_FUNC_SEL_MASK                           0x700000U
#define PAD_GPIO38_FUNC_SEL_WIDTH                          0x3U
#define PAD_GPIO38_FUNC_SEL_SHIFT                          0x17U
#define PAD_GPIO38_FUNC_SEL_MASK                           0x3800000U
#define PAD_GPIO39_FUNC_SEL_WIDTH                          0x3U
#define PAD_GPIO39_FUNC_SEL_SHIFT                          0x1AU
#define PAD_GPIO39_FUNC_SEL_MASK                           0x1C000000U
#define PAD_GPIO40_FUNC_SEL_WIDTH                          0x3U
#define PAD_GPIO40_FUNC_SEL_SHIFT                          0x1DU
#define PAD_GPIO40_FUNC_SEL_MASK                           0xE0000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_680_ADDR                 (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x2a8U)
#define PAD_GPIO41_FUNC_SEL_WIDTH                          0x3U
#define PAD_GPIO41_FUNC_SEL_SHIFT                          0x0U
#define PAD_GPIO41_FUNC_SEL_MASK                           0x7U
#define PAD_GPIO42_FUNC_SEL_WIDTH                          0x3U
#define PAD_GPIO42_FUNC_SEL_SHIFT                          0x3U
#define PAD_GPIO42_FUNC_SEL_MASK                           0x38U
#define PAD_GPIO43_FUNC_SEL_WIDTH                          0x3U
#define PAD_GPIO43_FUNC_SEL_SHIFT                          0x6U
#define PAD_GPIO43_FUNC_SEL_MASK                           0x1C0U
#define PAD_GPIO44_FUNC_SEL_WIDTH                          0x3U
#define PAD_GPIO44_FUNC_SEL_SHIFT                          0x9U
#define PAD_GPIO44_FUNC_SEL_MASK                           0xE00U
#define PAD_GPIO45_FUNC_SEL_WIDTH                          0x3U
#define PAD_GPIO45_FUNC_SEL_SHIFT                          0xCU
#define PAD_GPIO45_FUNC_SEL_MASK                           0x7000U
#define PAD_GPIO46_FUNC_SEL_WIDTH                          0x3U
#define PAD_GPIO46_FUNC_SEL_SHIFT                          0xFU
#define PAD_GPIO46_FUNC_SEL_MASK                           0x38000U
#define PAD_GPIO47_FUNC_SEL_WIDTH                          0x3U
#define PAD_GPIO47_FUNC_SEL_SHIFT                          0x12U
#define PAD_GPIO47_FUNC_SEL_MASK                           0x1C0000U
#define PAD_GPIO48_FUNC_SEL_WIDTH                          0x3U
#define PAD_GPIO48_FUNC_SEL_SHIFT                          0x15U
#define PAD_GPIO48_FUNC_SEL_MASK                           0xE00000U
#define PAD_GPIO49_FUNC_SEL_WIDTH                          0x3U
#define PAD_GPIO49_FUNC_SEL_SHIFT                          0x18U
#define PAD_GPIO49_FUNC_SEL_MASK                           0x7000000U
#define PAD_GPIO50_FUNC_SEL_WIDTH                          0x3U
#define PAD_GPIO50_FUNC_SEL_SHIFT                          0x1BU
#define PAD_GPIO50_FUNC_SEL_MASK                           0x38000000U
#define PAD_GPIO51_FUNC_SEL_WIDTH                          0x2U
#define PAD_GPIO51_FUNC_SEL_SHIFT                          0x1EU
#define PAD_GPIO51_FUNC_SEL_MASK                           0xC0000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_684_ADDR                 (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x2acU)
#define PAD_GPIO52_FUNC_SEL_WIDTH                          0x2U
#define PAD_GPIO52_FUNC_SEL_SHIFT                          0x0U
#define PAD_GPIO52_FUNC_SEL_MASK                           0x3U
#define PAD_GPIO53_FUNC_SEL_WIDTH                          0x2U
#define PAD_GPIO53_FUNC_SEL_SHIFT                          0x2U
#define PAD_GPIO53_FUNC_SEL_MASK                           0xCU
#define PAD_GPIO54_FUNC_SEL_WIDTH                          0x2U
#define PAD_GPIO54_FUNC_SEL_SHIFT                          0x4U
#define PAD_GPIO54_FUNC_SEL_MASK                           0x30U
#define PAD_GPIO55_FUNC_SEL_WIDTH                          0x3U
#define PAD_GPIO55_FUNC_SEL_SHIFT                          0x6U
#define PAD_GPIO55_FUNC_SEL_MASK                           0x1C0U
#define PAD_GPIO56_FUNC_SEL_WIDTH                          0x3U
#define PAD_GPIO56_FUNC_SEL_SHIFT                          0x9U
#define PAD_GPIO56_FUNC_SEL_MASK                           0xE00U
#define PAD_GPIO57_FUNC_SEL_WIDTH                          0x3U
#define PAD_GPIO57_FUNC_SEL_SHIFT                          0xCU
#define PAD_GPIO57_FUNC_SEL_MASK                           0x7000U
#define PAD_GPIO58_FUNC_SEL_WIDTH                          0x3U
#define PAD_GPIO58_FUNC_SEL_SHIFT                          0xFU
#define PAD_GPIO58_FUNC_SEL_MASK                           0x38000U
#define PAD_GPIO59_FUNC_SEL_WIDTH                          0x3U
#define PAD_GPIO59_FUNC_SEL_SHIFT                          0x12U
#define PAD_GPIO59_FUNC_SEL_MASK                           0x1C0000U
#define PAD_GPIO60_FUNC_SEL_WIDTH                          0x3U
#define PAD_GPIO60_FUNC_SEL_SHIFT                          0x15U
#define PAD_GPIO60_FUNC_SEL_MASK                           0xE00000U
#define PAD_GPIO61_FUNC_SEL_WIDTH                          0x3U
#define PAD_GPIO61_FUNC_SEL_SHIFT                          0x18U
#define PAD_GPIO61_FUNC_SEL_MASK                           0x7000000U
#define PAD_GPIO62_FUNC_SEL_WIDTH                          0x3U
#define PAD_GPIO62_FUNC_SEL_SHIFT                          0x1BU
#define PAD_GPIO62_FUNC_SEL_MASK                           0x38000000U
#define PAD_GPIO63_FUNC_SEL_WIDTH                          0x2U
#define PAD_GPIO63_FUNC_SEL_SHIFT                          0x1EU
#define PAD_GPIO63_FUNC_SEL_MASK                           0xC0000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_688_ADDR                 (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x2b0U)
#define PAD_GPIO6_FUNC_SEL_WIDTH                           0x2U
#define PAD_GPIO6_FUNC_SEL_SHIFT                           0x0U
#define PAD_GPIO6_FUNC_SEL_MASK                            0x3U
#define PAD_GPIO7_FUNC_SEL_WIDTH                           0x3U
#define PAD_GPIO7_FUNC_SEL_SHIFT                           0x2U
#define PAD_GPIO7_FUNC_SEL_MASK                            0x1CU
#define PAD_GPIO8_FUNC_SEL_WIDTH                           0x3U
#define PAD_GPIO8_FUNC_SEL_SHIFT                           0x5U
#define PAD_GPIO8_FUNC_SEL_MASK                            0xE0U
#define PAD_GPIO9_FUNC_SEL_WIDTH                           0x3U
#define PAD_GPIO9_FUNC_SEL_SHIFT                           0x8U
#define PAD_GPIO9_FUNC_SEL_MASK                            0x700U
#define U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C0_FUNC_SEL_WIDTH   0x3U
#define U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C0_FUNC_SEL_SHIFT   0xBU
#define U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C0_FUNC_SEL_MASK    0x3800U
#define U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C10_FUNC_SEL_WIDTH  0x3U
#define U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C10_FUNC_SEL_SHIFT  0xEU
#define U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C10_FUNC_SEL_MASK   0x1C000U
#define U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C11_FUNC_SEL_WIDTH  0x3U
#define U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C11_FUNC_SEL_SHIFT  0x11U
#define U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C11_FUNC_SEL_MASK   0xE0000U
#define U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C1_FUNC_SEL_WIDTH   0x3U
#define U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C1_FUNC_SEL_SHIFT   0x14U
#define U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C1_FUNC_SEL_MASK    0x700000U
#define U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C2_FUNC_SEL_WIDTH   0x3U
#define U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C2_FUNC_SEL_SHIFT   0x17U
#define U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C2_FUNC_SEL_MASK    0x3800000U
#define U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C3_FUNC_SEL_WIDTH   0x3U
#define U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C3_FUNC_SEL_SHIFT   0x1AU
#define U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C3_FUNC_SEL_MASK    0x1C000000U
#define U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C4_FUNC_SEL_WIDTH   0x3U
#define U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C4_FUNC_SEL_SHIFT   0x1DU
#define U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C4_FUNC_SEL_MASK    0xE0000000U
#define SYS_IOMUX_CFGSAIF__SYSCFG_692_ADDR                 (U0_SYS_IOMUX__SAIF_BD_APBS__BASE_ADDR + 0x2b4U)
#define U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C5_FUNC_SEL_WIDTH   0x3U
#define U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C5_FUNC_SEL_SHIFT   0x0U
#define U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C5_FUNC_SEL_MASK    0x7U
#define U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C6_FUNC_SEL_WIDTH   0x3U
#define U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C6_FUNC_SEL_SHIFT   0x3U
#define U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C6_FUNC_SEL_MASK    0x38U
#define U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C7_FUNC_SEL_WIDTH   0x3U
#define U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C7_FUNC_SEL_SHIFT   0x6U
#define U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C7_FUNC_SEL_MASK    0x1C0U
#define U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C8_FUNC_SEL_WIDTH   0x3U
#define U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C8_FUNC_SEL_SHIFT   0x9U
#define U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C8_FUNC_SEL_MASK    0xE00U
#define U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C9_FUNC_SEL_WIDTH   0x3U
#define U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C9_FUNC_SEL_SHIFT   0xCU
#define U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C9_FUNC_SEL_MASK    0x7000U
#define U0_DOM_ISP_TOP_U0_VIN_DVP_HVALID_C_FUNC_SEL_WIDTH  0x3U
#define U0_DOM_ISP_TOP_U0_VIN_DVP_HVALID_C_FUNC_SEL_SHIFT  0xFU
#define U0_DOM_ISP_TOP_U0_VIN_DVP_HVALID_C_FUNC_SEL_MASK   0x38000U
#define U0_DOM_ISP_TOP_U0_VIN_DVP_VVALID_C_FUNC_SEL_WIDTH  0x3U
#define U0_DOM_ISP_TOP_U0_VIN_DVP_VVALID_C_FUNC_SEL_SHIFT  0x12U
#define U0_DOM_ISP_TOP_U0_VIN_DVP_VVALID_C_FUNC_SEL_MASK   0x1C0000U
#define U0_SYS_CRG_DVP_CLK_FUNC_SEL_WIDTH                  0x3U
#define U0_SYS_CRG_DVP_CLK_FUNC_SEL_SHIFT                  0x15U
#define U0_SYS_CRG_DVP_CLK_FUNC_SEL_MASK                   0xE00000U
#define GET_SYS_IOMUX_GPO0_DOEN_CFG                        saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_0_ADDR,SYS_IOMUX_GPO0_DOEN_CFG_SHIFT,SYS_IOMUX_GPO0_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO0_DOEN_CFG(data)                  saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_0_ADDR,data,SYS_IOMUX_GPO0_DOEN_CFG_SHIFT,SYS_IOMUX_GPO0_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO1_DOEN_CFG                        saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_0_ADDR,SYS_IOMUX_GPO1_DOEN_CFG_SHIFT,SYS_IOMUX_GPO1_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO1_DOEN_CFG(data)                  saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_0_ADDR,data,SYS_IOMUX_GPO1_DOEN_CFG_SHIFT,SYS_IOMUX_GPO1_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO2_DOEN_CFG                        saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_0_ADDR,SYS_IOMUX_GPO2_DOEN_CFG_SHIFT,SYS_IOMUX_GPO2_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO2_DOEN_CFG(data)                  saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_0_ADDR,data,SYS_IOMUX_GPO2_DOEN_CFG_SHIFT,SYS_IOMUX_GPO2_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO3_DOEN_CFG                        saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_0_ADDR,SYS_IOMUX_GPO3_DOEN_CFG_SHIFT,SYS_IOMUX_GPO3_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO3_DOEN_CFG(data)                  saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_0_ADDR,data,SYS_IOMUX_GPO3_DOEN_CFG_SHIFT,SYS_IOMUX_GPO3_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO4_DOEN_CFG                        saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_1_ADDR,SYS_IOMUX_GPO4_DOEN_CFG_SHIFT,SYS_IOMUX_GPO4_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO4_DOEN_CFG(data)                  saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_1_ADDR,data,SYS_IOMUX_GPO4_DOEN_CFG_SHIFT,SYS_IOMUX_GPO4_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO5_DOEN_CFG                        saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_1_ADDR,SYS_IOMUX_GPO5_DOEN_CFG_SHIFT,SYS_IOMUX_GPO5_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO5_DOEN_CFG(data)                  saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_1_ADDR,data,SYS_IOMUX_GPO5_DOEN_CFG_SHIFT,SYS_IOMUX_GPO5_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO6_DOEN_CFG                        saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_1_ADDR,SYS_IOMUX_GPO6_DOEN_CFG_SHIFT,SYS_IOMUX_GPO6_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO6_DOEN_CFG(data)                  saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_1_ADDR,data,SYS_IOMUX_GPO6_DOEN_CFG_SHIFT,SYS_IOMUX_GPO6_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO7_DOEN_CFG                        saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_1_ADDR,SYS_IOMUX_GPO7_DOEN_CFG_SHIFT,SYS_IOMUX_GPO7_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO7_DOEN_CFG(data)                  saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_1_ADDR,data,SYS_IOMUX_GPO7_DOEN_CFG_SHIFT,SYS_IOMUX_GPO7_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO8_DOEN_CFG                        saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_2_ADDR,SYS_IOMUX_GPO8_DOEN_CFG_SHIFT,SYS_IOMUX_GPO8_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO8_DOEN_CFG(data)                  saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_2_ADDR,data,SYS_IOMUX_GPO8_DOEN_CFG_SHIFT,SYS_IOMUX_GPO8_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO9_DOEN_CFG                        saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_2_ADDR,SYS_IOMUX_GPO9_DOEN_CFG_SHIFT,SYS_IOMUX_GPO9_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO9_DOEN_CFG(data)                  saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_2_ADDR,data,SYS_IOMUX_GPO9_DOEN_CFG_SHIFT,SYS_IOMUX_GPO9_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO10_DOEN_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_2_ADDR,SYS_IOMUX_GPO10_DOEN_CFG_SHIFT,SYS_IOMUX_GPO10_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO10_DOEN_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_2_ADDR,data,SYS_IOMUX_GPO10_DOEN_CFG_SHIFT,SYS_IOMUX_GPO10_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO11_DOEN_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_2_ADDR,SYS_IOMUX_GPO11_DOEN_CFG_SHIFT,SYS_IOMUX_GPO11_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO11_DOEN_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_2_ADDR,data,SYS_IOMUX_GPO11_DOEN_CFG_SHIFT,SYS_IOMUX_GPO11_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO12_DOEN_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_3_ADDR,SYS_IOMUX_GPO12_DOEN_CFG_SHIFT,SYS_IOMUX_GPO12_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO12_DOEN_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_3_ADDR,data,SYS_IOMUX_GPO12_DOEN_CFG_SHIFT,SYS_IOMUX_GPO12_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO13_DOEN_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_3_ADDR,SYS_IOMUX_GPO13_DOEN_CFG_SHIFT,SYS_IOMUX_GPO13_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO13_DOEN_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_3_ADDR,data,SYS_IOMUX_GPO13_DOEN_CFG_SHIFT,SYS_IOMUX_GPO13_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO14_DOEN_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_3_ADDR,SYS_IOMUX_GPO14_DOEN_CFG_SHIFT,SYS_IOMUX_GPO14_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO14_DOEN_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_3_ADDR,data,SYS_IOMUX_GPO14_DOEN_CFG_SHIFT,SYS_IOMUX_GPO14_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO15_DOEN_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_3_ADDR,SYS_IOMUX_GPO15_DOEN_CFG_SHIFT,SYS_IOMUX_GPO15_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO15_DOEN_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_3_ADDR,data,SYS_IOMUX_GPO15_DOEN_CFG_SHIFT,SYS_IOMUX_GPO15_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO16_DOEN_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_4_ADDR,SYS_IOMUX_GPO16_DOEN_CFG_SHIFT,SYS_IOMUX_GPO16_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO16_DOEN_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_4_ADDR,data,SYS_IOMUX_GPO16_DOEN_CFG_SHIFT,SYS_IOMUX_GPO16_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO17_DOEN_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_4_ADDR,SYS_IOMUX_GPO17_DOEN_CFG_SHIFT,SYS_IOMUX_GPO17_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO17_DOEN_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_4_ADDR,data,SYS_IOMUX_GPO17_DOEN_CFG_SHIFT,SYS_IOMUX_GPO17_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO18_DOEN_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_4_ADDR,SYS_IOMUX_GPO18_DOEN_CFG_SHIFT,SYS_IOMUX_GPO18_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO18_DOEN_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_4_ADDR,data,SYS_IOMUX_GPO18_DOEN_CFG_SHIFT,SYS_IOMUX_GPO18_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO19_DOEN_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_4_ADDR,SYS_IOMUX_GPO19_DOEN_CFG_SHIFT,SYS_IOMUX_GPO19_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO19_DOEN_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_4_ADDR,data,SYS_IOMUX_GPO19_DOEN_CFG_SHIFT,SYS_IOMUX_GPO19_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO20_DOEN_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_5_ADDR,SYS_IOMUX_GPO20_DOEN_CFG_SHIFT,SYS_IOMUX_GPO20_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO20_DOEN_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_5_ADDR,data,SYS_IOMUX_GPO20_DOEN_CFG_SHIFT,SYS_IOMUX_GPO20_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO21_DOEN_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_5_ADDR,SYS_IOMUX_GPO21_DOEN_CFG_SHIFT,SYS_IOMUX_GPO21_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO21_DOEN_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_5_ADDR,data,SYS_IOMUX_GPO21_DOEN_CFG_SHIFT,SYS_IOMUX_GPO21_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO22_DOEN_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_5_ADDR,SYS_IOMUX_GPO22_DOEN_CFG_SHIFT,SYS_IOMUX_GPO22_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO22_DOEN_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_5_ADDR,data,SYS_IOMUX_GPO22_DOEN_CFG_SHIFT,SYS_IOMUX_GPO22_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO23_DOEN_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_5_ADDR,SYS_IOMUX_GPO23_DOEN_CFG_SHIFT,SYS_IOMUX_GPO23_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO23_DOEN_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_5_ADDR,data,SYS_IOMUX_GPO23_DOEN_CFG_SHIFT,SYS_IOMUX_GPO23_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO24_DOEN_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_6_ADDR,SYS_IOMUX_GPO24_DOEN_CFG_SHIFT,SYS_IOMUX_GPO24_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO24_DOEN_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_6_ADDR,data,SYS_IOMUX_GPO24_DOEN_CFG_SHIFT,SYS_IOMUX_GPO24_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO25_DOEN_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_6_ADDR,SYS_IOMUX_GPO25_DOEN_CFG_SHIFT,SYS_IOMUX_GPO25_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO25_DOEN_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_6_ADDR,data,SYS_IOMUX_GPO25_DOEN_CFG_SHIFT,SYS_IOMUX_GPO25_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO26_DOEN_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_6_ADDR,SYS_IOMUX_GPO26_DOEN_CFG_SHIFT,SYS_IOMUX_GPO26_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO26_DOEN_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_6_ADDR,data,SYS_IOMUX_GPO26_DOEN_CFG_SHIFT,SYS_IOMUX_GPO26_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO27_DOEN_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_6_ADDR,SYS_IOMUX_GPO27_DOEN_CFG_SHIFT,SYS_IOMUX_GPO27_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO27_DOEN_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_6_ADDR,data,SYS_IOMUX_GPO27_DOEN_CFG_SHIFT,SYS_IOMUX_GPO27_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO28_DOEN_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_7_ADDR,SYS_IOMUX_GPO28_DOEN_CFG_SHIFT,SYS_IOMUX_GPO28_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO28_DOEN_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_7_ADDR,data,SYS_IOMUX_GPO28_DOEN_CFG_SHIFT,SYS_IOMUX_GPO28_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO29_DOEN_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_7_ADDR,SYS_IOMUX_GPO29_DOEN_CFG_SHIFT,SYS_IOMUX_GPO29_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO29_DOEN_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_7_ADDR,data,SYS_IOMUX_GPO29_DOEN_CFG_SHIFT,SYS_IOMUX_GPO29_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO30_DOEN_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_7_ADDR,SYS_IOMUX_GPO30_DOEN_CFG_SHIFT,SYS_IOMUX_GPO30_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO30_DOEN_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_7_ADDR,data,SYS_IOMUX_GPO30_DOEN_CFG_SHIFT,SYS_IOMUX_GPO30_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO31_DOEN_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_7_ADDR,SYS_IOMUX_GPO31_DOEN_CFG_SHIFT,SYS_IOMUX_GPO31_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO31_DOEN_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_7_ADDR,data,SYS_IOMUX_GPO31_DOEN_CFG_SHIFT,SYS_IOMUX_GPO31_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO32_DOEN_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_8_ADDR,SYS_IOMUX_GPO32_DOEN_CFG_SHIFT,SYS_IOMUX_GPO32_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO32_DOEN_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_8_ADDR,data,SYS_IOMUX_GPO32_DOEN_CFG_SHIFT,SYS_IOMUX_GPO32_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO33_DOEN_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_8_ADDR,SYS_IOMUX_GPO33_DOEN_CFG_SHIFT,SYS_IOMUX_GPO33_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO33_DOEN_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_8_ADDR,data,SYS_IOMUX_GPO33_DOEN_CFG_SHIFT,SYS_IOMUX_GPO33_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO34_DOEN_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_8_ADDR,SYS_IOMUX_GPO34_DOEN_CFG_SHIFT,SYS_IOMUX_GPO34_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO34_DOEN_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_8_ADDR,data,SYS_IOMUX_GPO34_DOEN_CFG_SHIFT,SYS_IOMUX_GPO34_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO35_DOEN_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_8_ADDR,SYS_IOMUX_GPO35_DOEN_CFG_SHIFT,SYS_IOMUX_GPO35_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO35_DOEN_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_8_ADDR,data,SYS_IOMUX_GPO35_DOEN_CFG_SHIFT,SYS_IOMUX_GPO35_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO36_DOEN_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_9_ADDR,SYS_IOMUX_GPO36_DOEN_CFG_SHIFT,SYS_IOMUX_GPO36_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO36_DOEN_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_9_ADDR,data,SYS_IOMUX_GPO36_DOEN_CFG_SHIFT,SYS_IOMUX_GPO36_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO37_DOEN_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_9_ADDR,SYS_IOMUX_GPO37_DOEN_CFG_SHIFT,SYS_IOMUX_GPO37_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO37_DOEN_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_9_ADDR,data,SYS_IOMUX_GPO37_DOEN_CFG_SHIFT,SYS_IOMUX_GPO37_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO38_DOEN_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_9_ADDR,SYS_IOMUX_GPO38_DOEN_CFG_SHIFT,SYS_IOMUX_GPO38_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO38_DOEN_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_9_ADDR,data,SYS_IOMUX_GPO38_DOEN_CFG_SHIFT,SYS_IOMUX_GPO38_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO39_DOEN_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_9_ADDR,SYS_IOMUX_GPO39_DOEN_CFG_SHIFT,SYS_IOMUX_GPO39_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO39_DOEN_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_9_ADDR,data,SYS_IOMUX_GPO39_DOEN_CFG_SHIFT,SYS_IOMUX_GPO39_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO40_DOEN_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_10_ADDR,SYS_IOMUX_GPO40_DOEN_CFG_SHIFT,SYS_IOMUX_GPO40_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO40_DOEN_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_10_ADDR,data,SYS_IOMUX_GPO40_DOEN_CFG_SHIFT,SYS_IOMUX_GPO40_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO41_DOEN_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_10_ADDR,SYS_IOMUX_GPO41_DOEN_CFG_SHIFT,SYS_IOMUX_GPO41_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO41_DOEN_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_10_ADDR,data,SYS_IOMUX_GPO41_DOEN_CFG_SHIFT,SYS_IOMUX_GPO41_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO42_DOEN_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_10_ADDR,SYS_IOMUX_GPO42_DOEN_CFG_SHIFT,SYS_IOMUX_GPO42_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO42_DOEN_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_10_ADDR,data,SYS_IOMUX_GPO42_DOEN_CFG_SHIFT,SYS_IOMUX_GPO42_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO43_DOEN_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_10_ADDR,SYS_IOMUX_GPO43_DOEN_CFG_SHIFT,SYS_IOMUX_GPO43_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO43_DOEN_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_10_ADDR,data,SYS_IOMUX_GPO43_DOEN_CFG_SHIFT,SYS_IOMUX_GPO43_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO44_DOEN_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_11_ADDR,SYS_IOMUX_GPO44_DOEN_CFG_SHIFT,SYS_IOMUX_GPO44_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO44_DOEN_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_11_ADDR,data,SYS_IOMUX_GPO44_DOEN_CFG_SHIFT,SYS_IOMUX_GPO44_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO45_DOEN_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_11_ADDR,SYS_IOMUX_GPO45_DOEN_CFG_SHIFT,SYS_IOMUX_GPO45_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO45_DOEN_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_11_ADDR,data,SYS_IOMUX_GPO45_DOEN_CFG_SHIFT,SYS_IOMUX_GPO45_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO46_DOEN_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_11_ADDR,SYS_IOMUX_GPO46_DOEN_CFG_SHIFT,SYS_IOMUX_GPO46_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO46_DOEN_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_11_ADDR,data,SYS_IOMUX_GPO46_DOEN_CFG_SHIFT,SYS_IOMUX_GPO46_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO47_DOEN_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_11_ADDR,SYS_IOMUX_GPO47_DOEN_CFG_SHIFT,SYS_IOMUX_GPO47_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO47_DOEN_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_11_ADDR,data,SYS_IOMUX_GPO47_DOEN_CFG_SHIFT,SYS_IOMUX_GPO47_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO48_DOEN_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_12_ADDR,SYS_IOMUX_GPO48_DOEN_CFG_SHIFT,SYS_IOMUX_GPO48_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO48_DOEN_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_12_ADDR,data,SYS_IOMUX_GPO48_DOEN_CFG_SHIFT,SYS_IOMUX_GPO48_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO49_DOEN_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_12_ADDR,SYS_IOMUX_GPO49_DOEN_CFG_SHIFT,SYS_IOMUX_GPO49_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO49_DOEN_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_12_ADDR,data,SYS_IOMUX_GPO49_DOEN_CFG_SHIFT,SYS_IOMUX_GPO49_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO50_DOEN_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_12_ADDR,SYS_IOMUX_GPO50_DOEN_CFG_SHIFT,SYS_IOMUX_GPO50_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO50_DOEN_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_12_ADDR,data,SYS_IOMUX_GPO50_DOEN_CFG_SHIFT,SYS_IOMUX_GPO50_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO51_DOEN_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_12_ADDR,SYS_IOMUX_GPO51_DOEN_CFG_SHIFT,SYS_IOMUX_GPO51_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO51_DOEN_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_12_ADDR,data,SYS_IOMUX_GPO51_DOEN_CFG_SHIFT,SYS_IOMUX_GPO51_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO52_DOEN_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_13_ADDR,SYS_IOMUX_GPO52_DOEN_CFG_SHIFT,SYS_IOMUX_GPO52_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO52_DOEN_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_13_ADDR,data,SYS_IOMUX_GPO52_DOEN_CFG_SHIFT,SYS_IOMUX_GPO52_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO53_DOEN_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_13_ADDR,SYS_IOMUX_GPO53_DOEN_CFG_SHIFT,SYS_IOMUX_GPO53_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO53_DOEN_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_13_ADDR,data,SYS_IOMUX_GPO53_DOEN_CFG_SHIFT,SYS_IOMUX_GPO53_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO54_DOEN_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_13_ADDR,SYS_IOMUX_GPO54_DOEN_CFG_SHIFT,SYS_IOMUX_GPO54_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO54_DOEN_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_13_ADDR,data,SYS_IOMUX_GPO54_DOEN_CFG_SHIFT,SYS_IOMUX_GPO54_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO55_DOEN_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_13_ADDR,SYS_IOMUX_GPO55_DOEN_CFG_SHIFT,SYS_IOMUX_GPO55_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO55_DOEN_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_13_ADDR,data,SYS_IOMUX_GPO55_DOEN_CFG_SHIFT,SYS_IOMUX_GPO55_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO56_DOEN_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_14_ADDR,SYS_IOMUX_GPO56_DOEN_CFG_SHIFT,SYS_IOMUX_GPO56_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO56_DOEN_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_14_ADDR,data,SYS_IOMUX_GPO56_DOEN_CFG_SHIFT,SYS_IOMUX_GPO56_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO57_DOEN_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_14_ADDR,SYS_IOMUX_GPO57_DOEN_CFG_SHIFT,SYS_IOMUX_GPO57_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO57_DOEN_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_14_ADDR,data,SYS_IOMUX_GPO57_DOEN_CFG_SHIFT,SYS_IOMUX_GPO57_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO58_DOEN_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_14_ADDR,SYS_IOMUX_GPO58_DOEN_CFG_SHIFT,SYS_IOMUX_GPO58_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO58_DOEN_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_14_ADDR,data,SYS_IOMUX_GPO58_DOEN_CFG_SHIFT,SYS_IOMUX_GPO58_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO59_DOEN_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_14_ADDR,SYS_IOMUX_GPO59_DOEN_CFG_SHIFT,SYS_IOMUX_GPO59_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO59_DOEN_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_14_ADDR,data,SYS_IOMUX_GPO59_DOEN_CFG_SHIFT,SYS_IOMUX_GPO59_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO60_DOEN_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_15_ADDR,SYS_IOMUX_GPO60_DOEN_CFG_SHIFT,SYS_IOMUX_GPO60_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO60_DOEN_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_15_ADDR,data,SYS_IOMUX_GPO60_DOEN_CFG_SHIFT,SYS_IOMUX_GPO60_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO61_DOEN_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_15_ADDR,SYS_IOMUX_GPO61_DOEN_CFG_SHIFT,SYS_IOMUX_GPO61_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO61_DOEN_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_15_ADDR,data,SYS_IOMUX_GPO61_DOEN_CFG_SHIFT,SYS_IOMUX_GPO61_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO62_DOEN_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_15_ADDR,SYS_IOMUX_GPO62_DOEN_CFG_SHIFT,SYS_IOMUX_GPO62_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO62_DOEN_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_15_ADDR,data,SYS_IOMUX_GPO62_DOEN_CFG_SHIFT,SYS_IOMUX_GPO62_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO63_DOEN_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_15_ADDR,SYS_IOMUX_GPO63_DOEN_CFG_SHIFT,SYS_IOMUX_GPO63_DOEN_CFG_MASK)
#define SET_SYS_IOMUX_GPO63_DOEN_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_15_ADDR,data,SYS_IOMUX_GPO63_DOEN_CFG_SHIFT,SYS_IOMUX_GPO63_DOEN_CFG_MASK)
#define GET_SYS_IOMUX_GPO0_DOUT_CFG                        saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_16_ADDR,SYS_IOMUX_GPO0_DOUT_CFG_SHIFT,SYS_IOMUX_GPO0_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO0_DOUT_CFG(data)                  saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_16_ADDR,data,SYS_IOMUX_GPO0_DOUT_CFG_SHIFT,SYS_IOMUX_GPO0_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO1_DOUT_CFG                        saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_16_ADDR,SYS_IOMUX_GPO1_DOUT_CFG_SHIFT,SYS_IOMUX_GPO1_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO1_DOUT_CFG(data)                  saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_16_ADDR,data,SYS_IOMUX_GPO1_DOUT_CFG_SHIFT,SYS_IOMUX_GPO1_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO2_DOUT_CFG                        saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_16_ADDR,SYS_IOMUX_GPO2_DOUT_CFG_SHIFT,SYS_IOMUX_GPO2_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO2_DOUT_CFG(data)                  saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_16_ADDR,data,SYS_IOMUX_GPO2_DOUT_CFG_SHIFT,SYS_IOMUX_GPO2_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO3_DOUT_CFG                        saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_16_ADDR,SYS_IOMUX_GPO3_DOUT_CFG_SHIFT,SYS_IOMUX_GPO3_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO3_DOUT_CFG(data)                  saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_16_ADDR,data,SYS_IOMUX_GPO3_DOUT_CFG_SHIFT,SYS_IOMUX_GPO3_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO4_DOUT_CFG                        saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_17_ADDR,SYS_IOMUX_GPO4_DOUT_CFG_SHIFT,SYS_IOMUX_GPO4_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO4_DOUT_CFG(data)                  saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_17_ADDR,data,SYS_IOMUX_GPO4_DOUT_CFG_SHIFT,SYS_IOMUX_GPO4_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO5_DOUT_CFG                        saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_17_ADDR,SYS_IOMUX_GPO5_DOUT_CFG_SHIFT,SYS_IOMUX_GPO5_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO5_DOUT_CFG(data)                  saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_17_ADDR,data,SYS_IOMUX_GPO5_DOUT_CFG_SHIFT,SYS_IOMUX_GPO5_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO6_DOUT_CFG                        saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_17_ADDR,SYS_IOMUX_GPO6_DOUT_CFG_SHIFT,SYS_IOMUX_GPO6_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO6_DOUT_CFG(data)                  saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_17_ADDR,data,SYS_IOMUX_GPO6_DOUT_CFG_SHIFT,SYS_IOMUX_GPO6_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO7_DOUT_CFG                        saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_17_ADDR,SYS_IOMUX_GPO7_DOUT_CFG_SHIFT,SYS_IOMUX_GPO7_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO7_DOUT_CFG(data)                  saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_17_ADDR,data,SYS_IOMUX_GPO7_DOUT_CFG_SHIFT,SYS_IOMUX_GPO7_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO8_DOUT_CFG                        saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_18_ADDR,SYS_IOMUX_GPO8_DOUT_CFG_SHIFT,SYS_IOMUX_GPO8_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO8_DOUT_CFG(data)                  saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_18_ADDR,data,SYS_IOMUX_GPO8_DOUT_CFG_SHIFT,SYS_IOMUX_GPO8_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO9_DOUT_CFG                        saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_18_ADDR,SYS_IOMUX_GPO9_DOUT_CFG_SHIFT,SYS_IOMUX_GPO9_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO9_DOUT_CFG(data)                  saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_18_ADDR,data,SYS_IOMUX_GPO9_DOUT_CFG_SHIFT,SYS_IOMUX_GPO9_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO10_DOUT_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_18_ADDR,SYS_IOMUX_GPO10_DOUT_CFG_SHIFT,SYS_IOMUX_GPO10_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO10_DOUT_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_18_ADDR,data,SYS_IOMUX_GPO10_DOUT_CFG_SHIFT,SYS_IOMUX_GPO10_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO11_DOUT_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_18_ADDR,SYS_IOMUX_GPO11_DOUT_CFG_SHIFT,SYS_IOMUX_GPO11_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO11_DOUT_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_18_ADDR,data,SYS_IOMUX_GPO11_DOUT_CFG_SHIFT,SYS_IOMUX_GPO11_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO12_DOUT_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_19_ADDR,SYS_IOMUX_GPO12_DOUT_CFG_SHIFT,SYS_IOMUX_GPO12_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO12_DOUT_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_19_ADDR,data,SYS_IOMUX_GPO12_DOUT_CFG_SHIFT,SYS_IOMUX_GPO12_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO13_DOUT_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_19_ADDR,SYS_IOMUX_GPO13_DOUT_CFG_SHIFT,SYS_IOMUX_GPO13_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO13_DOUT_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_19_ADDR,data,SYS_IOMUX_GPO13_DOUT_CFG_SHIFT,SYS_IOMUX_GPO13_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO14_DOUT_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_19_ADDR,SYS_IOMUX_GPO14_DOUT_CFG_SHIFT,SYS_IOMUX_GPO14_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO14_DOUT_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_19_ADDR,data,SYS_IOMUX_GPO14_DOUT_CFG_SHIFT,SYS_IOMUX_GPO14_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO15_DOUT_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_19_ADDR,SYS_IOMUX_GPO15_DOUT_CFG_SHIFT,SYS_IOMUX_GPO15_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO15_DOUT_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_19_ADDR,data,SYS_IOMUX_GPO15_DOUT_CFG_SHIFT,SYS_IOMUX_GPO15_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO16_DOUT_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_20_ADDR,SYS_IOMUX_GPO16_DOUT_CFG_SHIFT,SYS_IOMUX_GPO16_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO16_DOUT_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_20_ADDR,data,SYS_IOMUX_GPO16_DOUT_CFG_SHIFT,SYS_IOMUX_GPO16_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO17_DOUT_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_20_ADDR,SYS_IOMUX_GPO17_DOUT_CFG_SHIFT,SYS_IOMUX_GPO17_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO17_DOUT_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_20_ADDR,data,SYS_IOMUX_GPO17_DOUT_CFG_SHIFT,SYS_IOMUX_GPO17_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO18_DOUT_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_20_ADDR,SYS_IOMUX_GPO18_DOUT_CFG_SHIFT,SYS_IOMUX_GPO18_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO18_DOUT_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_20_ADDR,data,SYS_IOMUX_GPO18_DOUT_CFG_SHIFT,SYS_IOMUX_GPO18_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO19_DOUT_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_20_ADDR,SYS_IOMUX_GPO19_DOUT_CFG_SHIFT,SYS_IOMUX_GPO19_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO19_DOUT_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_20_ADDR,data,SYS_IOMUX_GPO19_DOUT_CFG_SHIFT,SYS_IOMUX_GPO19_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO20_DOUT_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_21_ADDR,SYS_IOMUX_GPO20_DOUT_CFG_SHIFT,SYS_IOMUX_GPO20_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO20_DOUT_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_21_ADDR,data,SYS_IOMUX_GPO20_DOUT_CFG_SHIFT,SYS_IOMUX_GPO20_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO21_DOUT_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_21_ADDR,SYS_IOMUX_GPO21_DOUT_CFG_SHIFT,SYS_IOMUX_GPO21_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO21_DOUT_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_21_ADDR,data,SYS_IOMUX_GPO21_DOUT_CFG_SHIFT,SYS_IOMUX_GPO21_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO22_DOUT_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_21_ADDR,SYS_IOMUX_GPO22_DOUT_CFG_SHIFT,SYS_IOMUX_GPO22_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO22_DOUT_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_21_ADDR,data,SYS_IOMUX_GPO22_DOUT_CFG_SHIFT,SYS_IOMUX_GPO22_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO23_DOUT_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_21_ADDR,SYS_IOMUX_GPO23_DOUT_CFG_SHIFT,SYS_IOMUX_GPO23_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO23_DOUT_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_21_ADDR,data,SYS_IOMUX_GPO23_DOUT_CFG_SHIFT,SYS_IOMUX_GPO23_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO24_DOUT_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_22_ADDR,SYS_IOMUX_GPO24_DOUT_CFG_SHIFT,SYS_IOMUX_GPO24_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO24_DOUT_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_22_ADDR,data,SYS_IOMUX_GPO24_DOUT_CFG_SHIFT,SYS_IOMUX_GPO24_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO25_DOUT_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_22_ADDR,SYS_IOMUX_GPO25_DOUT_CFG_SHIFT,SYS_IOMUX_GPO25_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO25_DOUT_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_22_ADDR,data,SYS_IOMUX_GPO25_DOUT_CFG_SHIFT,SYS_IOMUX_GPO25_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO26_DOUT_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_22_ADDR,SYS_IOMUX_GPO26_DOUT_CFG_SHIFT,SYS_IOMUX_GPO26_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO26_DOUT_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_22_ADDR,data,SYS_IOMUX_GPO26_DOUT_CFG_SHIFT,SYS_IOMUX_GPO26_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO27_DOUT_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_22_ADDR,SYS_IOMUX_GPO27_DOUT_CFG_SHIFT,SYS_IOMUX_GPO27_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO27_DOUT_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_22_ADDR,data,SYS_IOMUX_GPO27_DOUT_CFG_SHIFT,SYS_IOMUX_GPO27_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO28_DOUT_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_23_ADDR,SYS_IOMUX_GPO28_DOUT_CFG_SHIFT,SYS_IOMUX_GPO28_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO28_DOUT_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_23_ADDR,data,SYS_IOMUX_GPO28_DOUT_CFG_SHIFT,SYS_IOMUX_GPO28_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO29_DOUT_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_23_ADDR,SYS_IOMUX_GPO29_DOUT_CFG_SHIFT,SYS_IOMUX_GPO29_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO29_DOUT_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_23_ADDR,data,SYS_IOMUX_GPO29_DOUT_CFG_SHIFT,SYS_IOMUX_GPO29_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO30_DOUT_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_23_ADDR,SYS_IOMUX_GPO30_DOUT_CFG_SHIFT,SYS_IOMUX_GPO30_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO30_DOUT_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_23_ADDR,data,SYS_IOMUX_GPO30_DOUT_CFG_SHIFT,SYS_IOMUX_GPO30_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO31_DOUT_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_23_ADDR,SYS_IOMUX_GPO31_DOUT_CFG_SHIFT,SYS_IOMUX_GPO31_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO31_DOUT_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_23_ADDR,data,SYS_IOMUX_GPO31_DOUT_CFG_SHIFT,SYS_IOMUX_GPO31_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO32_DOUT_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_24_ADDR,SYS_IOMUX_GPO32_DOUT_CFG_SHIFT,SYS_IOMUX_GPO32_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO32_DOUT_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_24_ADDR,data,SYS_IOMUX_GPO32_DOUT_CFG_SHIFT,SYS_IOMUX_GPO32_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO33_DOUT_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_24_ADDR,SYS_IOMUX_GPO33_DOUT_CFG_SHIFT,SYS_IOMUX_GPO33_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO33_DOUT_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_24_ADDR,data,SYS_IOMUX_GPO33_DOUT_CFG_SHIFT,SYS_IOMUX_GPO33_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO34_DOUT_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_24_ADDR,SYS_IOMUX_GPO34_DOUT_CFG_SHIFT,SYS_IOMUX_GPO34_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO34_DOUT_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_24_ADDR,data,SYS_IOMUX_GPO34_DOUT_CFG_SHIFT,SYS_IOMUX_GPO34_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO35_DOUT_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_24_ADDR,SYS_IOMUX_GPO35_DOUT_CFG_SHIFT,SYS_IOMUX_GPO35_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO35_DOUT_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_24_ADDR,data,SYS_IOMUX_GPO35_DOUT_CFG_SHIFT,SYS_IOMUX_GPO35_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO36_DOUT_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_25_ADDR,SYS_IOMUX_GPO36_DOUT_CFG_SHIFT,SYS_IOMUX_GPO36_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO36_DOUT_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_25_ADDR,data,SYS_IOMUX_GPO36_DOUT_CFG_SHIFT,SYS_IOMUX_GPO36_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO37_DOUT_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_25_ADDR,SYS_IOMUX_GPO37_DOUT_CFG_SHIFT,SYS_IOMUX_GPO37_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO37_DOUT_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_25_ADDR,data,SYS_IOMUX_GPO37_DOUT_CFG_SHIFT,SYS_IOMUX_GPO37_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO38_DOUT_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_25_ADDR,SYS_IOMUX_GPO38_DOUT_CFG_SHIFT,SYS_IOMUX_GPO38_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO38_DOUT_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_25_ADDR,data,SYS_IOMUX_GPO38_DOUT_CFG_SHIFT,SYS_IOMUX_GPO38_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO39_DOUT_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_25_ADDR,SYS_IOMUX_GPO39_DOUT_CFG_SHIFT,SYS_IOMUX_GPO39_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO39_DOUT_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_25_ADDR,data,SYS_IOMUX_GPO39_DOUT_CFG_SHIFT,SYS_IOMUX_GPO39_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO40_DOUT_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_26_ADDR,SYS_IOMUX_GPO40_DOUT_CFG_SHIFT,SYS_IOMUX_GPO40_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO40_DOUT_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_26_ADDR,data,SYS_IOMUX_GPO40_DOUT_CFG_SHIFT,SYS_IOMUX_GPO40_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO41_DOUT_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_26_ADDR,SYS_IOMUX_GPO41_DOUT_CFG_SHIFT,SYS_IOMUX_GPO41_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO41_DOUT_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_26_ADDR,data,SYS_IOMUX_GPO41_DOUT_CFG_SHIFT,SYS_IOMUX_GPO41_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO42_DOUT_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_26_ADDR,SYS_IOMUX_GPO42_DOUT_CFG_SHIFT,SYS_IOMUX_GPO42_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO42_DOUT_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_26_ADDR,data,SYS_IOMUX_GPO42_DOUT_CFG_SHIFT,SYS_IOMUX_GPO42_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO43_DOUT_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_26_ADDR,SYS_IOMUX_GPO43_DOUT_CFG_SHIFT,SYS_IOMUX_GPO43_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO43_DOUT_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_26_ADDR,data,SYS_IOMUX_GPO43_DOUT_CFG_SHIFT,SYS_IOMUX_GPO43_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO44_DOUT_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_27_ADDR,SYS_IOMUX_GPO44_DOUT_CFG_SHIFT,SYS_IOMUX_GPO44_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO44_DOUT_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_27_ADDR,data,SYS_IOMUX_GPO44_DOUT_CFG_SHIFT,SYS_IOMUX_GPO44_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO45_DOUT_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_27_ADDR,SYS_IOMUX_GPO45_DOUT_CFG_SHIFT,SYS_IOMUX_GPO45_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO45_DOUT_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_27_ADDR,data,SYS_IOMUX_GPO45_DOUT_CFG_SHIFT,SYS_IOMUX_GPO45_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO46_DOUT_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_27_ADDR,SYS_IOMUX_GPO46_DOUT_CFG_SHIFT,SYS_IOMUX_GPO46_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO46_DOUT_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_27_ADDR,data,SYS_IOMUX_GPO46_DOUT_CFG_SHIFT,SYS_IOMUX_GPO46_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO47_DOUT_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_27_ADDR,SYS_IOMUX_GPO47_DOUT_CFG_SHIFT,SYS_IOMUX_GPO47_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO47_DOUT_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_27_ADDR,data,SYS_IOMUX_GPO47_DOUT_CFG_SHIFT,SYS_IOMUX_GPO47_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO48_DOUT_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_28_ADDR,SYS_IOMUX_GPO48_DOUT_CFG_SHIFT,SYS_IOMUX_GPO48_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO48_DOUT_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_28_ADDR,data,SYS_IOMUX_GPO48_DOUT_CFG_SHIFT,SYS_IOMUX_GPO48_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO49_DOUT_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_28_ADDR,SYS_IOMUX_GPO49_DOUT_CFG_SHIFT,SYS_IOMUX_GPO49_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO49_DOUT_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_28_ADDR,data,SYS_IOMUX_GPO49_DOUT_CFG_SHIFT,SYS_IOMUX_GPO49_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO50_DOUT_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_28_ADDR,SYS_IOMUX_GPO50_DOUT_CFG_SHIFT,SYS_IOMUX_GPO50_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO50_DOUT_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_28_ADDR,data,SYS_IOMUX_GPO50_DOUT_CFG_SHIFT,SYS_IOMUX_GPO50_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO51_DOUT_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_28_ADDR,SYS_IOMUX_GPO51_DOUT_CFG_SHIFT,SYS_IOMUX_GPO51_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO51_DOUT_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_28_ADDR,data,SYS_IOMUX_GPO51_DOUT_CFG_SHIFT,SYS_IOMUX_GPO51_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO52_DOUT_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_29_ADDR,SYS_IOMUX_GPO52_DOUT_CFG_SHIFT,SYS_IOMUX_GPO52_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO52_DOUT_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_29_ADDR,data,SYS_IOMUX_GPO52_DOUT_CFG_SHIFT,SYS_IOMUX_GPO52_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO53_DOUT_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_29_ADDR,SYS_IOMUX_GPO53_DOUT_CFG_SHIFT,SYS_IOMUX_GPO53_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO53_DOUT_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_29_ADDR,data,SYS_IOMUX_GPO53_DOUT_CFG_SHIFT,SYS_IOMUX_GPO53_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO54_DOUT_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_29_ADDR,SYS_IOMUX_GPO54_DOUT_CFG_SHIFT,SYS_IOMUX_GPO54_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO54_DOUT_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_29_ADDR,data,SYS_IOMUX_GPO54_DOUT_CFG_SHIFT,SYS_IOMUX_GPO54_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO55_DOUT_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_29_ADDR,SYS_IOMUX_GPO55_DOUT_CFG_SHIFT,SYS_IOMUX_GPO55_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO55_DOUT_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_29_ADDR,data,SYS_IOMUX_GPO55_DOUT_CFG_SHIFT,SYS_IOMUX_GPO55_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO56_DOUT_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_30_ADDR,SYS_IOMUX_GPO56_DOUT_CFG_SHIFT,SYS_IOMUX_GPO56_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO56_DOUT_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_30_ADDR,data,SYS_IOMUX_GPO56_DOUT_CFG_SHIFT,SYS_IOMUX_GPO56_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO57_DOUT_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_30_ADDR,SYS_IOMUX_GPO57_DOUT_CFG_SHIFT,SYS_IOMUX_GPO57_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO57_DOUT_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_30_ADDR,data,SYS_IOMUX_GPO57_DOUT_CFG_SHIFT,SYS_IOMUX_GPO57_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO58_DOUT_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_30_ADDR,SYS_IOMUX_GPO58_DOUT_CFG_SHIFT,SYS_IOMUX_GPO58_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO58_DOUT_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_30_ADDR,data,SYS_IOMUX_GPO58_DOUT_CFG_SHIFT,SYS_IOMUX_GPO58_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO59_DOUT_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_30_ADDR,SYS_IOMUX_GPO59_DOUT_CFG_SHIFT,SYS_IOMUX_GPO59_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO59_DOUT_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_30_ADDR,data,SYS_IOMUX_GPO59_DOUT_CFG_SHIFT,SYS_IOMUX_GPO59_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO60_DOUT_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_31_ADDR,SYS_IOMUX_GPO60_DOUT_CFG_SHIFT,SYS_IOMUX_GPO60_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO60_DOUT_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_31_ADDR,data,SYS_IOMUX_GPO60_DOUT_CFG_SHIFT,SYS_IOMUX_GPO60_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO61_DOUT_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_31_ADDR,SYS_IOMUX_GPO61_DOUT_CFG_SHIFT,SYS_IOMUX_GPO61_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO61_DOUT_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_31_ADDR,data,SYS_IOMUX_GPO61_DOUT_CFG_SHIFT,SYS_IOMUX_GPO61_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO62_DOUT_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_31_ADDR,SYS_IOMUX_GPO62_DOUT_CFG_SHIFT,SYS_IOMUX_GPO62_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO62_DOUT_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_31_ADDR,data,SYS_IOMUX_GPO62_DOUT_CFG_SHIFT,SYS_IOMUX_GPO62_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPO63_DOUT_CFG                       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_31_ADDR,SYS_IOMUX_GPO63_DOUT_CFG_SHIFT,SYS_IOMUX_GPO63_DOUT_CFG_MASK)
#define SET_SYS_IOMUX_GPO63_DOUT_CFG(data)                 saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_31_ADDR,data,SYS_IOMUX_GPO63_DOUT_CFG_SHIFT,SYS_IOMUX_GPO63_DOUT_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U0_WAVE511_I_UART_RXSIN_CFG      saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_32_ADDR,SYS_IOMUX_GPI_U0_WAVE511_I_UART_RXSIN_CFG_SHIFT,SYS_IOMUX_GPI_U0_WAVE511_I_UART_RXSIN_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U0_WAVE511_I_UART_RXSIN_CFG(data) saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_32_ADDR,data,SYS_IOMUX_GPI_U0_WAVE511_I_UART_RXSIN_CFG_SHIFT,SYS_IOMUX_GPI_U0_WAVE511_I_UART_RXSIN_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U0_CAN_CTRL_RXD_CFG              saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_32_ADDR,SYS_IOMUX_GPI_U0_CAN_CTRL_RXD_CFG_SHIFT,SYS_IOMUX_GPI_U0_CAN_CTRL_RXD_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U0_CAN_CTRL_RXD_CFG(data)        saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_32_ADDR,data,SYS_IOMUX_GPI_U0_CAN_CTRL_RXD_CFG_SHIFT,SYS_IOMUX_GPI_U0_CAN_CTRL_RXD_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U0_CDN_USB_OVERCURRENT_N_IO_CFG  saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_32_ADDR,SYS_IOMUX_GPI_U0_CDN_USB_OVERCURRENT_N_IO_CFG_SHIFT,SYS_IOMUX_GPI_U0_CDN_USB_OVERCURRENT_N_IO_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U0_CDN_USB_OVERCURRENT_N_IO_CFG(data) saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_32_ADDR,data,SYS_IOMUX_GPI_U0_CDN_USB_OVERCURRENT_N_IO_CFG_SHIFT,SYS_IOMUX_GPI_U0_CDN_USB_OVERCURRENT_N_IO_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U0_CDNS_SPDIF_SPDIFI_CFG         saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_32_ADDR,SYS_IOMUX_GPI_U0_CDNS_SPDIF_SPDIFI_CFG_SHIFT,SYS_IOMUX_GPI_U0_CDNS_SPDIF_SPDIFI_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U0_CDNS_SPDIF_SPDIFI_CFG(data)   saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_32_ADDR,data,SYS_IOMUX_GPI_U0_CDNS_SPDIF_SPDIFI_CFG_SHIFT,SYS_IOMUX_GPI_U0_CDNS_SPDIF_SPDIFI_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U0_CLKRST_SRC_BYPASS_JTAG_TRSTN_CFG saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_33_ADDR,SYS_IOMUX_GPI_U0_CLKRST_SRC_BYPASS_JTAG_TRSTN_CFG_SHIFT,SYS_IOMUX_GPI_U0_CLKRST_SRC_BYPASS_JTAG_TRSTN_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U0_CLKRST_SRC_BYPASS_JTAG_TRSTN_CFG(data) saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_33_ADDR,data,SYS_IOMUX_GPI_U0_CLKRST_SRC_BYPASS_JTAG_TRSTN_CFG_SHIFT,SYS_IOMUX_GPI_U0_CLKRST_SRC_BYPASS_JTAG_TRSTN_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_CEC_SDA_IN_CFG saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_33_ADDR,SYS_IOMUX_GPI_U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_CEC_SDA_IN_CFG_SHIFT,SYS_IOMUX_GPI_U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_CEC_SDA_IN_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_CEC_SDA_IN_CFG(data) saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_33_ADDR,data,SYS_IOMUX_GPI_U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_CEC_SDA_IN_CFG_SHIFT,SYS_IOMUX_GPI_U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_CEC_SDA_IN_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_DDC_SCL_IN_CFG saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_33_ADDR,SYS_IOMUX_GPI_U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_DDC_SCL_IN_CFG_SHIFT,SYS_IOMUX_GPI_U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_DDC_SCL_IN_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_DDC_SCL_IN_CFG(data) saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_33_ADDR,data,SYS_IOMUX_GPI_U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_DDC_SCL_IN_CFG_SHIFT,SYS_IOMUX_GPI_U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_DDC_SCL_IN_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_DDC_SDA_IN_CFG saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_33_ADDR,SYS_IOMUX_GPI_U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_DDC_SDA_IN_CFG_SHIFT,SYS_IOMUX_GPI_U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_DDC_SDA_IN_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_DDC_SDA_IN_CFG(data) saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_33_ADDR,data,SYS_IOMUX_GPI_U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_DDC_SDA_IN_CFG_SHIFT,SYS_IOMUX_GPI_U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_DDC_SDA_IN_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_HPD_CFG saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_34_ADDR,SYS_IOMUX_GPI_U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_HPD_CFG_SHIFT,SYS_IOMUX_GPI_U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_HPD_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_HPD_CFG(data) saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_34_ADDR,data,SYS_IOMUX_GPI_U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_HPD_CFG_SHIFT,SYS_IOMUX_GPI_U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_HPD_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U0_DW_I2C_IC_CLK_IN_A_CFG        saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_34_ADDR,SYS_IOMUX_GPI_U0_DW_I2C_IC_CLK_IN_A_CFG_SHIFT,SYS_IOMUX_GPI_U0_DW_I2C_IC_CLK_IN_A_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U0_DW_I2C_IC_CLK_IN_A_CFG(data)  saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_34_ADDR,data,SYS_IOMUX_GPI_U0_DW_I2C_IC_CLK_IN_A_CFG_SHIFT,SYS_IOMUX_GPI_U0_DW_I2C_IC_CLK_IN_A_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U0_DW_I2C_IC_DATA_IN_A_CFG       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_34_ADDR,SYS_IOMUX_GPI_U0_DW_I2C_IC_DATA_IN_A_CFG_SHIFT,SYS_IOMUX_GPI_U0_DW_I2C_IC_DATA_IN_A_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U0_DW_I2C_IC_DATA_IN_A_CFG(data) saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_34_ADDR,data,SYS_IOMUX_GPI_U0_DW_I2C_IC_DATA_IN_A_CFG_SHIFT,SYS_IOMUX_GPI_U0_DW_I2C_IC_DATA_IN_A_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U0_DW_SDIO_CARD_DETECT_N_CFG     saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_34_ADDR,SYS_IOMUX_GPI_U0_DW_SDIO_CARD_DETECT_N_CFG_SHIFT,SYS_IOMUX_GPI_U0_DW_SDIO_CARD_DETECT_N_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U0_DW_SDIO_CARD_DETECT_N_CFG(data) saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_34_ADDR,data,SYS_IOMUX_GPI_U0_DW_SDIO_CARD_DETECT_N_CFG_SHIFT,SYS_IOMUX_GPI_U0_DW_SDIO_CARD_DETECT_N_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U0_DW_SDIO_CARD_INT_N_CFG        saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_35_ADDR,SYS_IOMUX_GPI_U0_DW_SDIO_CARD_INT_N_CFG_SHIFT,SYS_IOMUX_GPI_U0_DW_SDIO_CARD_INT_N_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U0_DW_SDIO_CARD_INT_N_CFG(data)  saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_35_ADDR,data,SYS_IOMUX_GPI_U0_DW_SDIO_CARD_INT_N_CFG_SHIFT,SYS_IOMUX_GPI_U0_DW_SDIO_CARD_INT_N_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U0_DW_SDIO_CARD_WRITE_PRT_CFG    saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_35_ADDR,SYS_IOMUX_GPI_U0_DW_SDIO_CARD_WRITE_PRT_CFG_SHIFT,SYS_IOMUX_GPI_U0_DW_SDIO_CARD_WRITE_PRT_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U0_DW_SDIO_CARD_WRITE_PRT_CFG(data) saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_35_ADDR,data,SYS_IOMUX_GPI_U0_DW_SDIO_CARD_WRITE_PRT_CFG_SHIFT,SYS_IOMUX_GPI_U0_DW_SDIO_CARD_WRITE_PRT_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U0_DW_UART_SIN_CFG               saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_35_ADDR,SYS_IOMUX_GPI_U0_DW_UART_SIN_CFG_SHIFT,SYS_IOMUX_GPI_U0_DW_UART_SIN_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U0_DW_UART_SIN_CFG(data)         saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_35_ADDR,data,SYS_IOMUX_GPI_U0_DW_UART_SIN_CFG_SHIFT,SYS_IOMUX_GPI_U0_DW_UART_SIN_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U0_HIFI4_JTCK_CFG                saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_35_ADDR,SYS_IOMUX_GPI_U0_HIFI4_JTCK_CFG_SHIFT,SYS_IOMUX_GPI_U0_HIFI4_JTCK_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U0_HIFI4_JTCK_CFG(data)          saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_35_ADDR,data,SYS_IOMUX_GPI_U0_HIFI4_JTCK_CFG_SHIFT,SYS_IOMUX_GPI_U0_HIFI4_JTCK_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U0_HIFI4_JTDI_CFG                saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_36_ADDR,SYS_IOMUX_GPI_U0_HIFI4_JTDI_CFG_SHIFT,SYS_IOMUX_GPI_U0_HIFI4_JTDI_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U0_HIFI4_JTDI_CFG(data)          saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_36_ADDR,data,SYS_IOMUX_GPI_U0_HIFI4_JTDI_CFG_SHIFT,SYS_IOMUX_GPI_U0_HIFI4_JTDI_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U0_HIFI4_JTMS_CFG                saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_36_ADDR,SYS_IOMUX_GPI_U0_HIFI4_JTMS_CFG_SHIFT,SYS_IOMUX_GPI_U0_HIFI4_JTMS_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U0_HIFI4_JTMS_CFG(data)          saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_36_ADDR,data,SYS_IOMUX_GPI_U0_HIFI4_JTMS_CFG_SHIFT,SYS_IOMUX_GPI_U0_HIFI4_JTMS_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U0_HIFI4_JTRSTN_CFG              saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_36_ADDR,SYS_IOMUX_GPI_U0_HIFI4_JTRSTN_CFG_SHIFT,SYS_IOMUX_GPI_U0_HIFI4_JTRSTN_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U0_HIFI4_JTRSTN_CFG(data)        saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_36_ADDR,data,SYS_IOMUX_GPI_U0_HIFI4_JTRSTN_CFG_SHIFT,SYS_IOMUX_GPI_U0_HIFI4_JTRSTN_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U0_JTAG_CERTIFICATION_TDI_CFG    saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_36_ADDR,SYS_IOMUX_GPI_U0_JTAG_CERTIFICATION_TDI_CFG_SHIFT,SYS_IOMUX_GPI_U0_JTAG_CERTIFICATION_TDI_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U0_JTAG_CERTIFICATION_TDI_CFG(data) saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_36_ADDR,data,SYS_IOMUX_GPI_U0_JTAG_CERTIFICATION_TDI_CFG_SHIFT,SYS_IOMUX_GPI_U0_JTAG_CERTIFICATION_TDI_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U0_JTAG_CERTIFICATION_TMS_CFG    saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_37_ADDR,SYS_IOMUX_GPI_U0_JTAG_CERTIFICATION_TMS_CFG_SHIFT,SYS_IOMUX_GPI_U0_JTAG_CERTIFICATION_TMS_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U0_JTAG_CERTIFICATION_TMS_CFG(data) saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_37_ADDR,data,SYS_IOMUX_GPI_U0_JTAG_CERTIFICATION_TMS_CFG_SHIFT,SYS_IOMUX_GPI_U0_JTAG_CERTIFICATION_TMS_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U0_PDM_4MIC_DMIC0_DIN_CFG        saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_37_ADDR,SYS_IOMUX_GPI_U0_PDM_4MIC_DMIC0_DIN_CFG_SHIFT,SYS_IOMUX_GPI_U0_PDM_4MIC_DMIC0_DIN_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U0_PDM_4MIC_DMIC0_DIN_CFG(data)  saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_37_ADDR,data,SYS_IOMUX_GPI_U0_PDM_4MIC_DMIC0_DIN_CFG_SHIFT,SYS_IOMUX_GPI_U0_PDM_4MIC_DMIC0_DIN_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U0_PDM_4MIC_DMIC1_DIN_CFG        saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_37_ADDR,SYS_IOMUX_GPI_U0_PDM_4MIC_DMIC1_DIN_CFG_SHIFT,SYS_IOMUX_GPI_U0_PDM_4MIC_DMIC1_DIN_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U0_PDM_4MIC_DMIC1_DIN_CFG(data)  saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_37_ADDR,data,SYS_IOMUX_GPI_U0_PDM_4MIC_DMIC1_DIN_CFG_SHIFT,SYS_IOMUX_GPI_U0_PDM_4MIC_DMIC1_DIN_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U0_SAIF_AUDIO_SDIN_MUX_I2SRX_EXT_SDIN0_CFG saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_37_ADDR,SYS_IOMUX_GPI_U0_SAIF_AUDIO_SDIN_MUX_I2SRX_EXT_SDIN0_CFG_SHIFT,SYS_IOMUX_GPI_U0_SAIF_AUDIO_SDIN_MUX_I2SRX_EXT_SDIN0_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U0_SAIF_AUDIO_SDIN_MUX_I2SRX_EXT_SDIN0_CFG(data) saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_37_ADDR,data,SYS_IOMUX_GPI_U0_SAIF_AUDIO_SDIN_MUX_I2SRX_EXT_SDIN0_CFG_SHIFT,SYS_IOMUX_GPI_U0_SAIF_AUDIO_SDIN_MUX_I2SRX_EXT_SDIN0_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U0_SAIF_AUDIO_SDIN_MUX_I2SRX_EXT_SDIN1_CFG saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_38_ADDR,SYS_IOMUX_GPI_U0_SAIF_AUDIO_SDIN_MUX_I2SRX_EXT_SDIN1_CFG_SHIFT,SYS_IOMUX_GPI_U0_SAIF_AUDIO_SDIN_MUX_I2SRX_EXT_SDIN1_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U0_SAIF_AUDIO_SDIN_MUX_I2SRX_EXT_SDIN1_CFG(data) saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_38_ADDR,data,SYS_IOMUX_GPI_U0_SAIF_AUDIO_SDIN_MUX_I2SRX_EXT_SDIN1_CFG_SHIFT,SYS_IOMUX_GPI_U0_SAIF_AUDIO_SDIN_MUX_I2SRX_EXT_SDIN1_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U0_SAIF_AUDIO_SDIN_MUX_I2SRX_EXT_SDIN2_CFG saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_38_ADDR,SYS_IOMUX_GPI_U0_SAIF_AUDIO_SDIN_MUX_I2SRX_EXT_SDIN2_CFG_SHIFT,SYS_IOMUX_GPI_U0_SAIF_AUDIO_SDIN_MUX_I2SRX_EXT_SDIN2_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U0_SAIF_AUDIO_SDIN_MUX_I2SRX_EXT_SDIN2_CFG(data) saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_38_ADDR,data,SYS_IOMUX_GPI_U0_SAIF_AUDIO_SDIN_MUX_I2SRX_EXT_SDIN2_CFG_SHIFT,SYS_IOMUX_GPI_U0_SAIF_AUDIO_SDIN_MUX_I2SRX_EXT_SDIN2_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U0_SSP_SPI_SSPCLKIN_CFG          saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_38_ADDR,SYS_IOMUX_GPI_U0_SSP_SPI_SSPCLKIN_CFG_SHIFT,SYS_IOMUX_GPI_U0_SSP_SPI_SSPCLKIN_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U0_SSP_SPI_SSPCLKIN_CFG(data)    saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_38_ADDR,data,SYS_IOMUX_GPI_U0_SSP_SPI_SSPCLKIN_CFG_SHIFT,SYS_IOMUX_GPI_U0_SSP_SPI_SSPCLKIN_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U0_SSP_SPI_SSPFSSIN_CFG          saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_38_ADDR,SYS_IOMUX_GPI_U0_SSP_SPI_SSPFSSIN_CFG_SHIFT,SYS_IOMUX_GPI_U0_SSP_SPI_SSPFSSIN_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U0_SSP_SPI_SSPFSSIN_CFG(data)    saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_38_ADDR,data,SYS_IOMUX_GPI_U0_SSP_SPI_SSPFSSIN_CFG_SHIFT,SYS_IOMUX_GPI_U0_SSP_SPI_SSPFSSIN_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U0_SSP_SPI_SSPRXD_CFG            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_39_ADDR,SYS_IOMUX_GPI_U0_SSP_SPI_SSPRXD_CFG_SHIFT,SYS_IOMUX_GPI_U0_SSP_SPI_SSPRXD_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U0_SSP_SPI_SSPRXD_CFG(data)      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_39_ADDR,data,SYS_IOMUX_GPI_U0_SSP_SPI_SSPRXD_CFG_SHIFT,SYS_IOMUX_GPI_U0_SSP_SPI_SSPRXD_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U0_SYS_CRG_CLK_JTAG_TCK_CFG      saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_39_ADDR,SYS_IOMUX_GPI_U0_SYS_CRG_CLK_JTAG_TCK_CFG_SHIFT,SYS_IOMUX_GPI_U0_SYS_CRG_CLK_JTAG_TCK_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U0_SYS_CRG_CLK_JTAG_TCK_CFG(data) saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_39_ADDR,data,SYS_IOMUX_GPI_U0_SYS_CRG_CLK_JTAG_TCK_CFG_SHIFT,SYS_IOMUX_GPI_U0_SYS_CRG_CLK_JTAG_TCK_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U0_SYS_CRG_EXT_MCLK_CFG          saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_39_ADDR,SYS_IOMUX_GPI_U0_SYS_CRG_EXT_MCLK_CFG_SHIFT,SYS_IOMUX_GPI_U0_SYS_CRG_EXT_MCLK_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U0_SYS_CRG_EXT_MCLK_CFG(data)    saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_39_ADDR,data,SYS_IOMUX_GPI_U0_SYS_CRG_EXT_MCLK_CFG_SHIFT,SYS_IOMUX_GPI_U0_SYS_CRG_EXT_MCLK_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U0_SYS_CRG_I2SRX_BCLK_SLV_CFG    saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_39_ADDR,SYS_IOMUX_GPI_U0_SYS_CRG_I2SRX_BCLK_SLV_CFG_SHIFT,SYS_IOMUX_GPI_U0_SYS_CRG_I2SRX_BCLK_SLV_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U0_SYS_CRG_I2SRX_BCLK_SLV_CFG(data) saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_39_ADDR,data,SYS_IOMUX_GPI_U0_SYS_CRG_I2SRX_BCLK_SLV_CFG_SHIFT,SYS_IOMUX_GPI_U0_SYS_CRG_I2SRX_BCLK_SLV_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U0_SYS_CRG_I2SRX_LRCK_SLV_CFG    saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_40_ADDR,SYS_IOMUX_GPI_U0_SYS_CRG_I2SRX_LRCK_SLV_CFG_SHIFT,SYS_IOMUX_GPI_U0_SYS_CRG_I2SRX_LRCK_SLV_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U0_SYS_CRG_I2SRX_LRCK_SLV_CFG(data) saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_40_ADDR,data,SYS_IOMUX_GPI_U0_SYS_CRG_I2SRX_LRCK_SLV_CFG_SHIFT,SYS_IOMUX_GPI_U0_SYS_CRG_I2SRX_LRCK_SLV_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U0_SYS_CRG_I2STX_BCLK_SLV_CFG    saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_40_ADDR,SYS_IOMUX_GPI_U0_SYS_CRG_I2STX_BCLK_SLV_CFG_SHIFT,SYS_IOMUX_GPI_U0_SYS_CRG_I2STX_BCLK_SLV_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U0_SYS_CRG_I2STX_BCLK_SLV_CFG(data) saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_40_ADDR,data,SYS_IOMUX_GPI_U0_SYS_CRG_I2STX_BCLK_SLV_CFG_SHIFT,SYS_IOMUX_GPI_U0_SYS_CRG_I2STX_BCLK_SLV_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U0_SYS_CRG_I2STX_LRCK_SLV_CFG    saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_40_ADDR,SYS_IOMUX_GPI_U0_SYS_CRG_I2STX_LRCK_SLV_CFG_SHIFT,SYS_IOMUX_GPI_U0_SYS_CRG_I2STX_LRCK_SLV_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U0_SYS_CRG_I2STX_LRCK_SLV_CFG(data) saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_40_ADDR,data,SYS_IOMUX_GPI_U0_SYS_CRG_I2STX_LRCK_SLV_CFG_SHIFT,SYS_IOMUX_GPI_U0_SYS_CRG_I2STX_LRCK_SLV_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U0_SYS_CRG_TDM_CLK_SLV_CFG       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_40_ADDR,SYS_IOMUX_GPI_U0_SYS_CRG_TDM_CLK_SLV_CFG_SHIFT,SYS_IOMUX_GPI_U0_SYS_CRG_TDM_CLK_SLV_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U0_SYS_CRG_TDM_CLK_SLV_CFG(data) saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_40_ADDR,data,SYS_IOMUX_GPI_U0_SYS_CRG_TDM_CLK_SLV_CFG_SHIFT,SYS_IOMUX_GPI_U0_SYS_CRG_TDM_CLK_SLV_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U0_TDM16SLOT_PCM_RXD_CFG         saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_41_ADDR,SYS_IOMUX_GPI_U0_TDM16SLOT_PCM_RXD_CFG_SHIFT,SYS_IOMUX_GPI_U0_TDM16SLOT_PCM_RXD_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U0_TDM16SLOT_PCM_RXD_CFG(data)   saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_41_ADDR,data,SYS_IOMUX_GPI_U0_TDM16SLOT_PCM_RXD_CFG_SHIFT,SYS_IOMUX_GPI_U0_TDM16SLOT_PCM_RXD_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U0_TDM16SLOT_PCM_SYNCIN_CFG      saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_41_ADDR,SYS_IOMUX_GPI_U0_TDM16SLOT_PCM_SYNCIN_CFG_SHIFT,SYS_IOMUX_GPI_U0_TDM16SLOT_PCM_SYNCIN_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U0_TDM16SLOT_PCM_SYNCIN_CFG(data) saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_41_ADDR,data,SYS_IOMUX_GPI_U0_TDM16SLOT_PCM_SYNCIN_CFG_SHIFT,SYS_IOMUX_GPI_U0_TDM16SLOT_PCM_SYNCIN_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U1_CAN_CTRL_RXD_CFG              saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_41_ADDR,SYS_IOMUX_GPI_U1_CAN_CTRL_RXD_CFG_SHIFT,SYS_IOMUX_GPI_U1_CAN_CTRL_RXD_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U1_CAN_CTRL_RXD_CFG(data)        saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_41_ADDR,data,SYS_IOMUX_GPI_U1_CAN_CTRL_RXD_CFG_SHIFT,SYS_IOMUX_GPI_U1_CAN_CTRL_RXD_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U1_DW_I2C_IC_CLK_IN_A_CFG        saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_41_ADDR,SYS_IOMUX_GPI_U1_DW_I2C_IC_CLK_IN_A_CFG_SHIFT,SYS_IOMUX_GPI_U1_DW_I2C_IC_CLK_IN_A_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U1_DW_I2C_IC_CLK_IN_A_CFG(data)  saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_41_ADDR,data,SYS_IOMUX_GPI_U1_DW_I2C_IC_CLK_IN_A_CFG_SHIFT,SYS_IOMUX_GPI_U1_DW_I2C_IC_CLK_IN_A_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U1_DW_I2C_IC_DATA_IN_A_CFG       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_42_ADDR,SYS_IOMUX_GPI_U1_DW_I2C_IC_DATA_IN_A_CFG_SHIFT,SYS_IOMUX_GPI_U1_DW_I2C_IC_DATA_IN_A_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U1_DW_I2C_IC_DATA_IN_A_CFG(data) saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_42_ADDR,data,SYS_IOMUX_GPI_U1_DW_I2C_IC_DATA_IN_A_CFG_SHIFT,SYS_IOMUX_GPI_U1_DW_I2C_IC_DATA_IN_A_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U1_DW_SDIO_CARD_DETECT_N_CFG     saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_42_ADDR,SYS_IOMUX_GPI_U1_DW_SDIO_CARD_DETECT_N_CFG_SHIFT,SYS_IOMUX_GPI_U1_DW_SDIO_CARD_DETECT_N_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U1_DW_SDIO_CARD_DETECT_N_CFG(data) saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_42_ADDR,data,SYS_IOMUX_GPI_U1_DW_SDIO_CARD_DETECT_N_CFG_SHIFT,SYS_IOMUX_GPI_U1_DW_SDIO_CARD_DETECT_N_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U1_DW_SDIO_CARD_INT_N_CFG        saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_42_ADDR,SYS_IOMUX_GPI_U1_DW_SDIO_CARD_INT_N_CFG_SHIFT,SYS_IOMUX_GPI_U1_DW_SDIO_CARD_INT_N_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U1_DW_SDIO_CARD_INT_N_CFG(data)  saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_42_ADDR,data,SYS_IOMUX_GPI_U1_DW_SDIO_CARD_INT_N_CFG_SHIFT,SYS_IOMUX_GPI_U1_DW_SDIO_CARD_INT_N_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U1_DW_SDIO_CARD_WRITE_PRT_CFG    saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_42_ADDR,SYS_IOMUX_GPI_U1_DW_SDIO_CARD_WRITE_PRT_CFG_SHIFT,SYS_IOMUX_GPI_U1_DW_SDIO_CARD_WRITE_PRT_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U1_DW_SDIO_CARD_WRITE_PRT_CFG(data) saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_42_ADDR,data,SYS_IOMUX_GPI_U1_DW_SDIO_CARD_WRITE_PRT_CFG_SHIFT,SYS_IOMUX_GPI_U1_DW_SDIO_CARD_WRITE_PRT_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U1_DW_SDIO_CCMD_IN_CFG           saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_43_ADDR,SYS_IOMUX_GPI_U1_DW_SDIO_CCMD_IN_CFG_SHIFT,SYS_IOMUX_GPI_U1_DW_SDIO_CCMD_IN_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U1_DW_SDIO_CCMD_IN_CFG(data)     saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_43_ADDR,data,SYS_IOMUX_GPI_U1_DW_SDIO_CCMD_IN_CFG_SHIFT,SYS_IOMUX_GPI_U1_DW_SDIO_CCMD_IN_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_0_CFG        saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_43_ADDR,SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_0_CFG_SHIFT,SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_0_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_0_CFG(data)  saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_43_ADDR,data,SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_0_CFG_SHIFT,SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_0_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_1_CFG        saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_43_ADDR,SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_1_CFG_SHIFT,SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_1_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_1_CFG(data)  saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_43_ADDR,data,SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_1_CFG_SHIFT,SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_1_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_2_CFG        saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_43_ADDR,SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_2_CFG_SHIFT,SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_2_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_2_CFG(data)  saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_43_ADDR,data,SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_2_CFG_SHIFT,SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_2_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_3_CFG        saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_44_ADDR,SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_3_CFG_SHIFT,SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_3_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_3_CFG(data)  saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_44_ADDR,data,SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_3_CFG_SHIFT,SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_3_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_4_CFG        saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_44_ADDR,SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_4_CFG_SHIFT,SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_4_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_4_CFG(data)  saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_44_ADDR,data,SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_4_CFG_SHIFT,SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_4_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_5_CFG        saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_44_ADDR,SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_5_CFG_SHIFT,SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_5_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_5_CFG(data)  saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_44_ADDR,data,SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_5_CFG_SHIFT,SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_5_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_6_CFG        saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_44_ADDR,SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_6_CFG_SHIFT,SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_6_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_6_CFG(data)  saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_44_ADDR,data,SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_6_CFG_SHIFT,SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_6_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_7_CFG        saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_45_ADDR,SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_7_CFG_SHIFT,SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_7_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_7_CFG(data)  saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_45_ADDR,data,SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_7_CFG_SHIFT,SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_7_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U1_DW_SDIO_DATA_STROBE_CFG       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_45_ADDR,SYS_IOMUX_GPI_U1_DW_SDIO_DATA_STROBE_CFG_SHIFT,SYS_IOMUX_GPI_U1_DW_SDIO_DATA_STROBE_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U1_DW_SDIO_DATA_STROBE_CFG(data) saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_45_ADDR,data,SYS_IOMUX_GPI_U1_DW_SDIO_DATA_STROBE_CFG_SHIFT,SYS_IOMUX_GPI_U1_DW_SDIO_DATA_STROBE_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U1_DW_UART_CTS_N_CFG             saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_45_ADDR,SYS_IOMUX_GPI_U1_DW_UART_CTS_N_CFG_SHIFT,SYS_IOMUX_GPI_U1_DW_UART_CTS_N_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U1_DW_UART_CTS_N_CFG(data)       saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_45_ADDR,data,SYS_IOMUX_GPI_U1_DW_UART_CTS_N_CFG_SHIFT,SYS_IOMUX_GPI_U1_DW_UART_CTS_N_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U1_DW_UART_SIN_CFG               saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_45_ADDR,SYS_IOMUX_GPI_U1_DW_UART_SIN_CFG_SHIFT,SYS_IOMUX_GPI_U1_DW_UART_SIN_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U1_DW_UART_SIN_CFG(data)         saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_45_ADDR,data,SYS_IOMUX_GPI_U1_DW_UART_SIN_CFG_SHIFT,SYS_IOMUX_GPI_U1_DW_UART_SIN_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U1_SSP_SPI_SSPCLKIN_CFG          saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_46_ADDR,SYS_IOMUX_GPI_U1_SSP_SPI_SSPCLKIN_CFG_SHIFT,SYS_IOMUX_GPI_U1_SSP_SPI_SSPCLKIN_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U1_SSP_SPI_SSPCLKIN_CFG(data)    saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_46_ADDR,data,SYS_IOMUX_GPI_U1_SSP_SPI_SSPCLKIN_CFG_SHIFT,SYS_IOMUX_GPI_U1_SSP_SPI_SSPCLKIN_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U1_SSP_SPI_SSPFSSIN_CFG          saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_46_ADDR,SYS_IOMUX_GPI_U1_SSP_SPI_SSPFSSIN_CFG_SHIFT,SYS_IOMUX_GPI_U1_SSP_SPI_SSPFSSIN_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U1_SSP_SPI_SSPFSSIN_CFG(data)    saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_46_ADDR,data,SYS_IOMUX_GPI_U1_SSP_SPI_SSPFSSIN_CFG_SHIFT,SYS_IOMUX_GPI_U1_SSP_SPI_SSPFSSIN_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U1_SSP_SPI_SSPRXD_CFG            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_46_ADDR,SYS_IOMUX_GPI_U1_SSP_SPI_SSPRXD_CFG_SHIFT,SYS_IOMUX_GPI_U1_SSP_SPI_SSPRXD_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U1_SSP_SPI_SSPRXD_CFG(data)      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_46_ADDR,data,SYS_IOMUX_GPI_U1_SSP_SPI_SSPRXD_CFG_SHIFT,SYS_IOMUX_GPI_U1_SSP_SPI_SSPRXD_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U2_DW_I2C_IC_CLK_IN_A_CFG        saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_46_ADDR,SYS_IOMUX_GPI_U2_DW_I2C_IC_CLK_IN_A_CFG_SHIFT,SYS_IOMUX_GPI_U2_DW_I2C_IC_CLK_IN_A_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U2_DW_I2C_IC_CLK_IN_A_CFG(data)  saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_46_ADDR,data,SYS_IOMUX_GPI_U2_DW_I2C_IC_CLK_IN_A_CFG_SHIFT,SYS_IOMUX_GPI_U2_DW_I2C_IC_CLK_IN_A_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U2_DW_I2C_IC_DATA_IN_A_CFG       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_47_ADDR,SYS_IOMUX_GPI_U2_DW_I2C_IC_DATA_IN_A_CFG_SHIFT,SYS_IOMUX_GPI_U2_DW_I2C_IC_DATA_IN_A_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U2_DW_I2C_IC_DATA_IN_A_CFG(data) saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_47_ADDR,data,SYS_IOMUX_GPI_U2_DW_I2C_IC_DATA_IN_A_CFG_SHIFT,SYS_IOMUX_GPI_U2_DW_I2C_IC_DATA_IN_A_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U2_DW_UART_CTS_N_CFG             saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_47_ADDR,SYS_IOMUX_GPI_U2_DW_UART_CTS_N_CFG_SHIFT,SYS_IOMUX_GPI_U2_DW_UART_CTS_N_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U2_DW_UART_CTS_N_CFG(data)       saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_47_ADDR,data,SYS_IOMUX_GPI_U2_DW_UART_CTS_N_CFG_SHIFT,SYS_IOMUX_GPI_U2_DW_UART_CTS_N_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U2_DW_UART_SIN_CFG               saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_47_ADDR,SYS_IOMUX_GPI_U2_DW_UART_SIN_CFG_SHIFT,SYS_IOMUX_GPI_U2_DW_UART_SIN_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U2_DW_UART_SIN_CFG(data)         saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_47_ADDR,data,SYS_IOMUX_GPI_U2_DW_UART_SIN_CFG_SHIFT,SYS_IOMUX_GPI_U2_DW_UART_SIN_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U2_SSP_SPI_SSPCLKIN_CFG          saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_47_ADDR,SYS_IOMUX_GPI_U2_SSP_SPI_SSPCLKIN_CFG_SHIFT,SYS_IOMUX_GPI_U2_SSP_SPI_SSPCLKIN_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U2_SSP_SPI_SSPCLKIN_CFG(data)    saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_47_ADDR,data,SYS_IOMUX_GPI_U2_SSP_SPI_SSPCLKIN_CFG_SHIFT,SYS_IOMUX_GPI_U2_SSP_SPI_SSPCLKIN_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U2_SSP_SPI_SSPFSSIN_CFG          saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_48_ADDR,SYS_IOMUX_GPI_U2_SSP_SPI_SSPFSSIN_CFG_SHIFT,SYS_IOMUX_GPI_U2_SSP_SPI_SSPFSSIN_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U2_SSP_SPI_SSPFSSIN_CFG(data)    saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_48_ADDR,data,SYS_IOMUX_GPI_U2_SSP_SPI_SSPFSSIN_CFG_SHIFT,SYS_IOMUX_GPI_U2_SSP_SPI_SSPFSSIN_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U2_SSP_SPI_SSPRXD_CFG            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_48_ADDR,SYS_IOMUX_GPI_U2_SSP_SPI_SSPRXD_CFG_SHIFT,SYS_IOMUX_GPI_U2_SSP_SPI_SSPRXD_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U2_SSP_SPI_SSPRXD_CFG(data)      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_48_ADDR,data,SYS_IOMUX_GPI_U2_SSP_SPI_SSPRXD_CFG_SHIFT,SYS_IOMUX_GPI_U2_SSP_SPI_SSPRXD_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U3_DW_I2C_IC_CLK_IN_A_CFG        saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_48_ADDR,SYS_IOMUX_GPI_U3_DW_I2C_IC_CLK_IN_A_CFG_SHIFT,SYS_IOMUX_GPI_U3_DW_I2C_IC_CLK_IN_A_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U3_DW_I2C_IC_CLK_IN_A_CFG(data)  saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_48_ADDR,data,SYS_IOMUX_GPI_U3_DW_I2C_IC_CLK_IN_A_CFG_SHIFT,SYS_IOMUX_GPI_U3_DW_I2C_IC_CLK_IN_A_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U3_DW_I2C_IC_DATA_IN_A_CFG       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_48_ADDR,SYS_IOMUX_GPI_U3_DW_I2C_IC_DATA_IN_A_CFG_SHIFT,SYS_IOMUX_GPI_U3_DW_I2C_IC_DATA_IN_A_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U3_DW_I2C_IC_DATA_IN_A_CFG(data) saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_48_ADDR,data,SYS_IOMUX_GPI_U3_DW_I2C_IC_DATA_IN_A_CFG_SHIFT,SYS_IOMUX_GPI_U3_DW_I2C_IC_DATA_IN_A_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U3_DW_UART_SIN_CFG               saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_49_ADDR,SYS_IOMUX_GPI_U3_DW_UART_SIN_CFG_SHIFT,SYS_IOMUX_GPI_U3_DW_UART_SIN_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U3_DW_UART_SIN_CFG(data)         saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_49_ADDR,data,SYS_IOMUX_GPI_U3_DW_UART_SIN_CFG_SHIFT,SYS_IOMUX_GPI_U3_DW_UART_SIN_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U3_SSP_SPI_SSPCLKIN_CFG          saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_49_ADDR,SYS_IOMUX_GPI_U3_SSP_SPI_SSPCLKIN_CFG_SHIFT,SYS_IOMUX_GPI_U3_SSP_SPI_SSPCLKIN_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U3_SSP_SPI_SSPCLKIN_CFG(data)    saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_49_ADDR,data,SYS_IOMUX_GPI_U3_SSP_SPI_SSPCLKIN_CFG_SHIFT,SYS_IOMUX_GPI_U3_SSP_SPI_SSPCLKIN_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U3_SSP_SPI_SSPFSSIN_CFG          saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_49_ADDR,SYS_IOMUX_GPI_U3_SSP_SPI_SSPFSSIN_CFG_SHIFT,SYS_IOMUX_GPI_U3_SSP_SPI_SSPFSSIN_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U3_SSP_SPI_SSPFSSIN_CFG(data)    saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_49_ADDR,data,SYS_IOMUX_GPI_U3_SSP_SPI_SSPFSSIN_CFG_SHIFT,SYS_IOMUX_GPI_U3_SSP_SPI_SSPFSSIN_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U3_SSP_SPI_SSPRXD_CFG            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_49_ADDR,SYS_IOMUX_GPI_U3_SSP_SPI_SSPRXD_CFG_SHIFT,SYS_IOMUX_GPI_U3_SSP_SPI_SSPRXD_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U3_SSP_SPI_SSPRXD_CFG(data)      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_49_ADDR,data,SYS_IOMUX_GPI_U3_SSP_SPI_SSPRXD_CFG_SHIFT,SYS_IOMUX_GPI_U3_SSP_SPI_SSPRXD_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U4_DW_I2C_IC_CLK_IN_A_CFG        saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_50_ADDR,SYS_IOMUX_GPI_U4_DW_I2C_IC_CLK_IN_A_CFG_SHIFT,SYS_IOMUX_GPI_U4_DW_I2C_IC_CLK_IN_A_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U4_DW_I2C_IC_CLK_IN_A_CFG(data)  saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_50_ADDR,data,SYS_IOMUX_GPI_U4_DW_I2C_IC_CLK_IN_A_CFG_SHIFT,SYS_IOMUX_GPI_U4_DW_I2C_IC_CLK_IN_A_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U4_DW_I2C_IC_DATA_IN_A_CFG       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_50_ADDR,SYS_IOMUX_GPI_U4_DW_I2C_IC_DATA_IN_A_CFG_SHIFT,SYS_IOMUX_GPI_U4_DW_I2C_IC_DATA_IN_A_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U4_DW_I2C_IC_DATA_IN_A_CFG(data) saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_50_ADDR,data,SYS_IOMUX_GPI_U4_DW_I2C_IC_DATA_IN_A_CFG_SHIFT,SYS_IOMUX_GPI_U4_DW_I2C_IC_DATA_IN_A_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U4_DW_UART_CTS_N_CFG             saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_50_ADDR,SYS_IOMUX_GPI_U4_DW_UART_CTS_N_CFG_SHIFT,SYS_IOMUX_GPI_U4_DW_UART_CTS_N_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U4_DW_UART_CTS_N_CFG(data)       saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_50_ADDR,data,SYS_IOMUX_GPI_U4_DW_UART_CTS_N_CFG_SHIFT,SYS_IOMUX_GPI_U4_DW_UART_CTS_N_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U4_DW_UART_SIN_CFG               saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_50_ADDR,SYS_IOMUX_GPI_U4_DW_UART_SIN_CFG_SHIFT,SYS_IOMUX_GPI_U4_DW_UART_SIN_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U4_DW_UART_SIN_CFG(data)         saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_50_ADDR,data,SYS_IOMUX_GPI_U4_DW_UART_SIN_CFG_SHIFT,SYS_IOMUX_GPI_U4_DW_UART_SIN_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U4_SSP_SPI_SSPCLKIN_CFG          saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_51_ADDR,SYS_IOMUX_GPI_U4_SSP_SPI_SSPCLKIN_CFG_SHIFT,SYS_IOMUX_GPI_U4_SSP_SPI_SSPCLKIN_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U4_SSP_SPI_SSPCLKIN_CFG(data)    saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_51_ADDR,data,SYS_IOMUX_GPI_U4_SSP_SPI_SSPCLKIN_CFG_SHIFT,SYS_IOMUX_GPI_U4_SSP_SPI_SSPCLKIN_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U4_SSP_SPI_SSPFSSIN_CFG          saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_51_ADDR,SYS_IOMUX_GPI_U4_SSP_SPI_SSPFSSIN_CFG_SHIFT,SYS_IOMUX_GPI_U4_SSP_SPI_SSPFSSIN_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U4_SSP_SPI_SSPFSSIN_CFG(data)    saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_51_ADDR,data,SYS_IOMUX_GPI_U4_SSP_SPI_SSPFSSIN_CFG_SHIFT,SYS_IOMUX_GPI_U4_SSP_SPI_SSPFSSIN_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U4_SSP_SPI_SSPRXD_CFG            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_51_ADDR,SYS_IOMUX_GPI_U4_SSP_SPI_SSPRXD_CFG_SHIFT,SYS_IOMUX_GPI_U4_SSP_SPI_SSPRXD_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U4_SSP_SPI_SSPRXD_CFG(data)      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_51_ADDR,data,SYS_IOMUX_GPI_U4_SSP_SPI_SSPRXD_CFG_SHIFT,SYS_IOMUX_GPI_U4_SSP_SPI_SSPRXD_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U5_DW_I2C_IC_CLK_IN_A_CFG        saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_51_ADDR,SYS_IOMUX_GPI_U5_DW_I2C_IC_CLK_IN_A_CFG_SHIFT,SYS_IOMUX_GPI_U5_DW_I2C_IC_CLK_IN_A_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U5_DW_I2C_IC_CLK_IN_A_CFG(data)  saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_51_ADDR,data,SYS_IOMUX_GPI_U5_DW_I2C_IC_CLK_IN_A_CFG_SHIFT,SYS_IOMUX_GPI_U5_DW_I2C_IC_CLK_IN_A_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U5_DW_I2C_IC_DATA_IN_A_CFG       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_52_ADDR,SYS_IOMUX_GPI_U5_DW_I2C_IC_DATA_IN_A_CFG_SHIFT,SYS_IOMUX_GPI_U5_DW_I2C_IC_DATA_IN_A_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U5_DW_I2C_IC_DATA_IN_A_CFG(data) saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_52_ADDR,data,SYS_IOMUX_GPI_U5_DW_I2C_IC_DATA_IN_A_CFG_SHIFT,SYS_IOMUX_GPI_U5_DW_I2C_IC_DATA_IN_A_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U5_DW_UART_CTS_N_CFG             saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_52_ADDR,SYS_IOMUX_GPI_U5_DW_UART_CTS_N_CFG_SHIFT,SYS_IOMUX_GPI_U5_DW_UART_CTS_N_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U5_DW_UART_CTS_N_CFG(data)       saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_52_ADDR,data,SYS_IOMUX_GPI_U5_DW_UART_CTS_N_CFG_SHIFT,SYS_IOMUX_GPI_U5_DW_UART_CTS_N_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U5_DW_UART_SIN_CFG               saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_52_ADDR,SYS_IOMUX_GPI_U5_DW_UART_SIN_CFG_SHIFT,SYS_IOMUX_GPI_U5_DW_UART_SIN_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U5_DW_UART_SIN_CFG(data)         saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_52_ADDR,data,SYS_IOMUX_GPI_U5_DW_UART_SIN_CFG_SHIFT,SYS_IOMUX_GPI_U5_DW_UART_SIN_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U5_SSP_SPI_SSPCLKIN_CFG          saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_52_ADDR,SYS_IOMUX_GPI_U5_SSP_SPI_SSPCLKIN_CFG_SHIFT,SYS_IOMUX_GPI_U5_SSP_SPI_SSPCLKIN_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U5_SSP_SPI_SSPCLKIN_CFG(data)    saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_52_ADDR,data,SYS_IOMUX_GPI_U5_SSP_SPI_SSPCLKIN_CFG_SHIFT,SYS_IOMUX_GPI_U5_SSP_SPI_SSPCLKIN_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U5_SSP_SPI_SSPFSSIN_CFG          saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_53_ADDR,SYS_IOMUX_GPI_U5_SSP_SPI_SSPFSSIN_CFG_SHIFT,SYS_IOMUX_GPI_U5_SSP_SPI_SSPFSSIN_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U5_SSP_SPI_SSPFSSIN_CFG(data)    saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_53_ADDR,data,SYS_IOMUX_GPI_U5_SSP_SPI_SSPFSSIN_CFG_SHIFT,SYS_IOMUX_GPI_U5_SSP_SPI_SSPFSSIN_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U5_SSP_SPI_SSPRXD_CFG            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_53_ADDR,SYS_IOMUX_GPI_U5_SSP_SPI_SSPRXD_CFG_SHIFT,SYS_IOMUX_GPI_U5_SSP_SPI_SSPRXD_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U5_SSP_SPI_SSPRXD_CFG(data)      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_53_ADDR,data,SYS_IOMUX_GPI_U5_SSP_SPI_SSPRXD_CFG_SHIFT,SYS_IOMUX_GPI_U5_SSP_SPI_SSPRXD_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U6_DW_I2C_IC_CLK_IN_A_CFG        saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_53_ADDR,SYS_IOMUX_GPI_U6_DW_I2C_IC_CLK_IN_A_CFG_SHIFT,SYS_IOMUX_GPI_U6_DW_I2C_IC_CLK_IN_A_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U6_DW_I2C_IC_CLK_IN_A_CFG(data)  saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_53_ADDR,data,SYS_IOMUX_GPI_U6_DW_I2C_IC_CLK_IN_A_CFG_SHIFT,SYS_IOMUX_GPI_U6_DW_I2C_IC_CLK_IN_A_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U6_DW_I2C_IC_DATA_IN_A_CFG       saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_53_ADDR,SYS_IOMUX_GPI_U6_DW_I2C_IC_DATA_IN_A_CFG_SHIFT,SYS_IOMUX_GPI_U6_DW_I2C_IC_DATA_IN_A_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U6_DW_I2C_IC_DATA_IN_A_CFG(data) saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_53_ADDR,data,SYS_IOMUX_GPI_U6_DW_I2C_IC_DATA_IN_A_CFG_SHIFT,SYS_IOMUX_GPI_U6_DW_I2C_IC_DATA_IN_A_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U6_SSP_SPI_SSPCLKIN_CFG          saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_54_ADDR,SYS_IOMUX_GPI_U6_SSP_SPI_SSPCLKIN_CFG_SHIFT,SYS_IOMUX_GPI_U6_SSP_SPI_SSPCLKIN_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U6_SSP_SPI_SSPCLKIN_CFG(data)    saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_54_ADDR,data,SYS_IOMUX_GPI_U6_SSP_SPI_SSPCLKIN_CFG_SHIFT,SYS_IOMUX_GPI_U6_SSP_SPI_SSPCLKIN_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U6_SSP_SPI_SSPFSSIN_CFG          saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_54_ADDR,SYS_IOMUX_GPI_U6_SSP_SPI_SSPFSSIN_CFG_SHIFT,SYS_IOMUX_GPI_U6_SSP_SPI_SSPFSSIN_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U6_SSP_SPI_SSPFSSIN_CFG(data)    saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_54_ADDR,data,SYS_IOMUX_GPI_U6_SSP_SPI_SSPFSSIN_CFG_SHIFT,SYS_IOMUX_GPI_U6_SSP_SPI_SSPFSSIN_CFG_MASK)
#define GET_SYS_IOMUX_GPI_U6_SSP_SPI_SSPRXD_CFG            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_54_ADDR,SYS_IOMUX_GPI_U6_SSP_SPI_SSPRXD_CFG_SHIFT,SYS_IOMUX_GPI_U6_SSP_SPI_SSPRXD_CFG_MASK)
#define SET_SYS_IOMUX_GPI_U6_SSP_SPI_SSPRXD_CFG(data)      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_FMUX_54_ADDR,data,SYS_IOMUX_GPI_U6_SSP_SPI_SSPRXD_CFG_SHIFT,SYS_IOMUX_GPI_U6_SSP_SPI_SSPRXD_CFG_MASK)
#define GET_SYS_GPIOEN_0_REG                               saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_IOIRQ_55_ADDR,SYS_GPIOEN_0_REG_SHIFT,SYS_GPIOEN_0_REG_MASK)
#define SET_SYS_GPIOEN_0_REG(data)                         saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_IOIRQ_55_ADDR,data,SYS_GPIOEN_0_REG_SHIFT,SYS_GPIOEN_0_REG_MASK)
#define GET_SYS_GPIOIS_0_REG                               saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_IOIRQ_56_ADDR,SYS_GPIOIS_0_REG_SHIFT,SYS_GPIOIS_0_REG_MASK)
#define SET_SYS_GPIOIS_0_REG(data)                         saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_IOIRQ_56_ADDR,data,SYS_GPIOIS_0_REG_SHIFT,SYS_GPIOIS_0_REG_MASK)
#define GET_SYS_GPIOIS_1_REG                               saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_IOIRQ_57_ADDR,SYS_GPIOIS_1_REG_SHIFT,SYS_GPIOIS_1_REG_MASK)
#define SET_SYS_GPIOIS_1_REG(data)                         saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_IOIRQ_57_ADDR,data,SYS_GPIOIS_1_REG_SHIFT,SYS_GPIOIS_1_REG_MASK)
#define GET_SYS_GPIOIC_0_REG                               saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_IOIRQ_58_ADDR,SYS_GPIOIC_0_REG_SHIFT,SYS_GPIOIC_0_REG_MASK)
#define SET_SYS_GPIOIC_0_REG(data)                         saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_IOIRQ_58_ADDR,data,SYS_GPIOIC_0_REG_SHIFT,SYS_GPIOIC_0_REG_MASK)
#define GET_SYS_GPIOIC_1_REG                               saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_IOIRQ_59_ADDR,SYS_GPIOIC_1_REG_SHIFT,SYS_GPIOIC_1_REG_MASK)
#define SET_SYS_GPIOIC_1_REG(data)                         saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_IOIRQ_59_ADDR,data,SYS_GPIOIC_1_REG_SHIFT,SYS_GPIOIC_1_REG_MASK)
#define GET_SYS_GPIOIBE_0_REG                              saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_IOIRQ_60_ADDR,SYS_GPIOIBE_0_REG_SHIFT,SYS_GPIOIBE_0_REG_MASK)
#define SET_SYS_GPIOIBE_0_REG(data)                        saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_IOIRQ_60_ADDR,data,SYS_GPIOIBE_0_REG_SHIFT,SYS_GPIOIBE_0_REG_MASK)
#define GET_SYS_GPIOIBE_1_REG                              saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_IOIRQ_61_ADDR,SYS_GPIOIBE_1_REG_SHIFT,SYS_GPIOIBE_1_REG_MASK)
#define SET_SYS_GPIOIBE_1_REG(data)                        saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_IOIRQ_61_ADDR,data,SYS_GPIOIBE_1_REG_SHIFT,SYS_GPIOIBE_1_REG_MASK)
#define GET_SYS_GPIOIEV_0_REG                              saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_IOIRQ_62_ADDR,SYS_GPIOIEV_0_REG_SHIFT,SYS_GPIOIEV_0_REG_MASK)
#define SET_SYS_GPIOIEV_0_REG(data)                        saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_IOIRQ_62_ADDR,data,SYS_GPIOIEV_0_REG_SHIFT,SYS_GPIOIEV_0_REG_MASK)
#define GET_SYS_GPIOIEV_1_REG                              saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_IOIRQ_63_ADDR,SYS_GPIOIEV_1_REG_SHIFT,SYS_GPIOIEV_1_REG_MASK)
#define SET_SYS_GPIOIEV_1_REG(data)                        saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_IOIRQ_63_ADDR,data,SYS_GPIOIEV_1_REG_SHIFT,SYS_GPIOIEV_1_REG_MASK)
#define GET_SYS_GPIOIE_0_REG                               saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_IOIRQ_64_ADDR,SYS_GPIOIE_0_REG_SHIFT,SYS_GPIOIE_0_REG_MASK)
#define SET_SYS_GPIOIE_0_REG(data)                         saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_IOIRQ_64_ADDR,data,SYS_GPIOIE_0_REG_SHIFT,SYS_GPIOIE_0_REG_MASK)
#define GET_SYS_GPIOIE_1_REG                               saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_IOIRQ_65_ADDR,SYS_GPIOIE_1_REG_SHIFT,SYS_GPIOIE_1_REG_MASK)
#define SET_SYS_GPIOIE_1_REG(data)                         saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_IOIRQ_65_ADDR,data,SYS_GPIOIE_1_REG_SHIFT,SYS_GPIOIE_1_REG_MASK)
#define GET_SYS_GPIORIS_0_REG                              saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_IOIRQ_66_ADDR,SYS_GPIORIS_0_REG_SHIFT,SYS_GPIORIS_0_REG_MASK)
#define GET_SYS_GPIORIS_1_REG                              saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_IOIRQ_67_ADDR,SYS_GPIORIS_1_REG_SHIFT,SYS_GPIORIS_1_REG_MASK)
#define GET_SYS_GPIOMIS_0_REG                              saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_IOIRQ_68_ADDR,SYS_GPIOMIS_0_REG_SHIFT,SYS_GPIOMIS_0_REG_MASK)
#define GET_SYS_GPIOMIS_1_REG                              saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_IOIRQ_69_ADDR,SYS_GPIOMIS_1_REG_SHIFT,SYS_GPIOMIS_1_REG_MASK)
#define GET_SYS_GPIO_IN_SYNC2_0_REG                        saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_IOIRQ_70_ADDR,SYS_GPIO_IN_SYNC2_0_REG_SHIFT,SYS_GPIO_IN_SYNC2_0_REG_MASK)
#define GET_SYS_GPIO_IN_SYNC2_1_REG                        saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_IOIRQ_71_ADDR,SYS_GPIO_IN_SYNC2_1_REG_SHIFT,SYS_GPIO_IN_SYNC2_1_REG_MASK)
#define GET_PADCFG_PAD_GPIO0_IE                            saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_288_ADDR,PADCFG_PAD_GPIO0_IE_SHIFT,PADCFG_PAD_GPIO0_IE_MASK)
#define SET_PADCFG_PAD_GPIO0_IE(data)                      saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_288_ADDR,data,PADCFG_PAD_GPIO0_IE_SHIFT,PADCFG_PAD_GPIO0_IE_MASK)
#define GET_PADCFG_PAD_GPIO0_DS                            saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_288_ADDR,PADCFG_PAD_GPIO0_DS_SHIFT,PADCFG_PAD_GPIO0_DS_MASK)
#define SET_PADCFG_PAD_GPIO0_DS(data)                      saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_288_ADDR,data,PADCFG_PAD_GPIO0_DS_SHIFT,PADCFG_PAD_GPIO0_DS_MASK)
#define GET_PADCFG_PAD_GPIO0_PU                            saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_288_ADDR,PADCFG_PAD_GPIO0_PU_SHIFT,PADCFG_PAD_GPIO0_PU_MASK)
#define SET_PADCFG_PAD_GPIO0_PU(data)                      saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_288_ADDR,data,PADCFG_PAD_GPIO0_PU_SHIFT,PADCFG_PAD_GPIO0_PU_MASK)
#define GET_PADCFG_PAD_GPIO0_PD                            saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_288_ADDR,PADCFG_PAD_GPIO0_PD_SHIFT,PADCFG_PAD_GPIO0_PD_MASK)
#define SET_PADCFG_PAD_GPIO0_PD(data)                      saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_288_ADDR,data,PADCFG_PAD_GPIO0_PD_SHIFT,PADCFG_PAD_GPIO0_PD_MASK)
#define GET_PADCFG_PAD_GPIO0_SLEW                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_288_ADDR,PADCFG_PAD_GPIO0_SLEW_SHIFT,PADCFG_PAD_GPIO0_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO0_SLEW(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_288_ADDR,data,PADCFG_PAD_GPIO0_SLEW_SHIFT,PADCFG_PAD_GPIO0_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO0_SMT                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_288_ADDR,PADCFG_PAD_GPIO0_SMT_SHIFT,PADCFG_PAD_GPIO0_SMT_MASK)
#define SET_PADCFG_PAD_GPIO0_SMT(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_288_ADDR,data,PADCFG_PAD_GPIO0_SMT_SHIFT,PADCFG_PAD_GPIO0_SMT_MASK)
#define GET_PADCFG_PAD_GPIO0_POS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_288_ADDR,PADCFG_PAD_GPIO0_POS_SHIFT,PADCFG_PAD_GPIO0_POS_MASK)
#define SET_PADCFG_PAD_GPIO0_POS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_288_ADDR,data,PADCFG_PAD_GPIO0_POS_SHIFT,PADCFG_PAD_GPIO0_POS_MASK)
#define GET_PADCFG_PAD_GPIO1_IE                            saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_292_ADDR,PADCFG_PAD_GPIO1_IE_SHIFT,PADCFG_PAD_GPIO1_IE_MASK)
#define SET_PADCFG_PAD_GPIO1_IE(data)                      saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_292_ADDR,data,PADCFG_PAD_GPIO1_IE_SHIFT,PADCFG_PAD_GPIO1_IE_MASK)
#define GET_PADCFG_PAD_GPIO1_DS                            saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_292_ADDR,PADCFG_PAD_GPIO1_DS_SHIFT,PADCFG_PAD_GPIO1_DS_MASK)
#define SET_PADCFG_PAD_GPIO1_DS(data)                      saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_292_ADDR,data,PADCFG_PAD_GPIO1_DS_SHIFT,PADCFG_PAD_GPIO1_DS_MASK)
#define GET_PADCFG_PAD_GPIO1_PU                            saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_292_ADDR,PADCFG_PAD_GPIO1_PU_SHIFT,PADCFG_PAD_GPIO1_PU_MASK)
#define SET_PADCFG_PAD_GPIO1_PU(data)                      saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_292_ADDR,data,PADCFG_PAD_GPIO1_PU_SHIFT,PADCFG_PAD_GPIO1_PU_MASK)
#define GET_PADCFG_PAD_GPIO1_PD                            saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_292_ADDR,PADCFG_PAD_GPIO1_PD_SHIFT,PADCFG_PAD_GPIO1_PD_MASK)
#define SET_PADCFG_PAD_GPIO1_PD(data)                      saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_292_ADDR,data,PADCFG_PAD_GPIO1_PD_SHIFT,PADCFG_PAD_GPIO1_PD_MASK)
#define GET_PADCFG_PAD_GPIO1_SLEW                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_292_ADDR,PADCFG_PAD_GPIO1_SLEW_SHIFT,PADCFG_PAD_GPIO1_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO1_SLEW(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_292_ADDR,data,PADCFG_PAD_GPIO1_SLEW_SHIFT,PADCFG_PAD_GPIO1_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO1_SMT                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_292_ADDR,PADCFG_PAD_GPIO1_SMT_SHIFT,PADCFG_PAD_GPIO1_SMT_MASK)
#define SET_PADCFG_PAD_GPIO1_SMT(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_292_ADDR,data,PADCFG_PAD_GPIO1_SMT_SHIFT,PADCFG_PAD_GPIO1_SMT_MASK)
#define GET_PADCFG_PAD_GPIO1_POS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_292_ADDR,PADCFG_PAD_GPIO1_POS_SHIFT,PADCFG_PAD_GPIO1_POS_MASK)
#define SET_PADCFG_PAD_GPIO1_POS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_292_ADDR,data,PADCFG_PAD_GPIO1_POS_SHIFT,PADCFG_PAD_GPIO1_POS_MASK)
#define GET_PADCFG_PAD_GPIO2_IE                            saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_296_ADDR,PADCFG_PAD_GPIO2_IE_SHIFT,PADCFG_PAD_GPIO2_IE_MASK)
#define SET_PADCFG_PAD_GPIO2_IE(data)                      saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_296_ADDR,data,PADCFG_PAD_GPIO2_IE_SHIFT,PADCFG_PAD_GPIO2_IE_MASK)
#define GET_PADCFG_PAD_GPIO2_DS                            saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_296_ADDR,PADCFG_PAD_GPIO2_DS_SHIFT,PADCFG_PAD_GPIO2_DS_MASK)
#define SET_PADCFG_PAD_GPIO2_DS(data)                      saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_296_ADDR,data,PADCFG_PAD_GPIO2_DS_SHIFT,PADCFG_PAD_GPIO2_DS_MASK)
#define GET_PADCFG_PAD_GPIO2_PU                            saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_296_ADDR,PADCFG_PAD_GPIO2_PU_SHIFT,PADCFG_PAD_GPIO2_PU_MASK)
#define SET_PADCFG_PAD_GPIO2_PU(data)                      saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_296_ADDR,data,PADCFG_PAD_GPIO2_PU_SHIFT,PADCFG_PAD_GPIO2_PU_MASK)
#define GET_PADCFG_PAD_GPIO2_PD                            saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_296_ADDR,PADCFG_PAD_GPIO2_PD_SHIFT,PADCFG_PAD_GPIO2_PD_MASK)
#define SET_PADCFG_PAD_GPIO2_PD(data)                      saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_296_ADDR,data,PADCFG_PAD_GPIO2_PD_SHIFT,PADCFG_PAD_GPIO2_PD_MASK)
#define GET_PADCFG_PAD_GPIO2_SLEW                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_296_ADDR,PADCFG_PAD_GPIO2_SLEW_SHIFT,PADCFG_PAD_GPIO2_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO2_SLEW(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_296_ADDR,data,PADCFG_PAD_GPIO2_SLEW_SHIFT,PADCFG_PAD_GPIO2_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO2_SMT                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_296_ADDR,PADCFG_PAD_GPIO2_SMT_SHIFT,PADCFG_PAD_GPIO2_SMT_MASK)
#define SET_PADCFG_PAD_GPIO2_SMT(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_296_ADDR,data,PADCFG_PAD_GPIO2_SMT_SHIFT,PADCFG_PAD_GPIO2_SMT_MASK)
#define GET_PADCFG_PAD_GPIO2_POS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_296_ADDR,PADCFG_PAD_GPIO2_POS_SHIFT,PADCFG_PAD_GPIO2_POS_MASK)
#define SET_PADCFG_PAD_GPIO2_POS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_296_ADDR,data,PADCFG_PAD_GPIO2_POS_SHIFT,PADCFG_PAD_GPIO2_POS_MASK)
#define GET_PADCFG_PAD_GPIO3_IE                            saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_300_ADDR,PADCFG_PAD_GPIO3_IE_SHIFT,PADCFG_PAD_GPIO3_IE_MASK)
#define SET_PADCFG_PAD_GPIO3_IE(data)                      saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_300_ADDR,data,PADCFG_PAD_GPIO3_IE_SHIFT,PADCFG_PAD_GPIO3_IE_MASK)
#define GET_PADCFG_PAD_GPIO3_DS                            saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_300_ADDR,PADCFG_PAD_GPIO3_DS_SHIFT,PADCFG_PAD_GPIO3_DS_MASK)
#define SET_PADCFG_PAD_GPIO3_DS(data)                      saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_300_ADDR,data,PADCFG_PAD_GPIO3_DS_SHIFT,PADCFG_PAD_GPIO3_DS_MASK)
#define GET_PADCFG_PAD_GPIO3_PU                            saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_300_ADDR,PADCFG_PAD_GPIO3_PU_SHIFT,PADCFG_PAD_GPIO3_PU_MASK)
#define SET_PADCFG_PAD_GPIO3_PU(data)                      saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_300_ADDR,data,PADCFG_PAD_GPIO3_PU_SHIFT,PADCFG_PAD_GPIO3_PU_MASK)
#define GET_PADCFG_PAD_GPIO3_PD                            saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_300_ADDR,PADCFG_PAD_GPIO3_PD_SHIFT,PADCFG_PAD_GPIO3_PD_MASK)
#define SET_PADCFG_PAD_GPIO3_PD(data)                      saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_300_ADDR,data,PADCFG_PAD_GPIO3_PD_SHIFT,PADCFG_PAD_GPIO3_PD_MASK)
#define GET_PADCFG_PAD_GPIO3_SLEW                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_300_ADDR,PADCFG_PAD_GPIO3_SLEW_SHIFT,PADCFG_PAD_GPIO3_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO3_SLEW(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_300_ADDR,data,PADCFG_PAD_GPIO3_SLEW_SHIFT,PADCFG_PAD_GPIO3_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO3_SMT                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_300_ADDR,PADCFG_PAD_GPIO3_SMT_SHIFT,PADCFG_PAD_GPIO3_SMT_MASK)
#define SET_PADCFG_PAD_GPIO3_SMT(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_300_ADDR,data,PADCFG_PAD_GPIO3_SMT_SHIFT,PADCFG_PAD_GPIO3_SMT_MASK)
#define GET_PADCFG_PAD_GPIO3_POS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_300_ADDR,PADCFG_PAD_GPIO3_POS_SHIFT,PADCFG_PAD_GPIO3_POS_MASK)
#define SET_PADCFG_PAD_GPIO3_POS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_300_ADDR,data,PADCFG_PAD_GPIO3_POS_SHIFT,PADCFG_PAD_GPIO3_POS_MASK)
#define GET_PADCFG_PAD_GPIO4_IE                            saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_304_ADDR,PADCFG_PAD_GPIO4_IE_SHIFT,PADCFG_PAD_GPIO4_IE_MASK)
#define SET_PADCFG_PAD_GPIO4_IE(data)                      saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_304_ADDR,data,PADCFG_PAD_GPIO4_IE_SHIFT,PADCFG_PAD_GPIO4_IE_MASK)
#define GET_PADCFG_PAD_GPIO4_DS                            saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_304_ADDR,PADCFG_PAD_GPIO4_DS_SHIFT,PADCFG_PAD_GPIO4_DS_MASK)
#define SET_PADCFG_PAD_GPIO4_DS(data)                      saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_304_ADDR,data,PADCFG_PAD_GPIO4_DS_SHIFT,PADCFG_PAD_GPIO4_DS_MASK)
#define GET_PADCFG_PAD_GPIO4_PU                            saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_304_ADDR,PADCFG_PAD_GPIO4_PU_SHIFT,PADCFG_PAD_GPIO4_PU_MASK)
#define SET_PADCFG_PAD_GPIO4_PU(data)                      saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_304_ADDR,data,PADCFG_PAD_GPIO4_PU_SHIFT,PADCFG_PAD_GPIO4_PU_MASK)
#define GET_PADCFG_PAD_GPIO4_PD                            saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_304_ADDR,PADCFG_PAD_GPIO4_PD_SHIFT,PADCFG_PAD_GPIO4_PD_MASK)
#define SET_PADCFG_PAD_GPIO4_PD(data)                      saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_304_ADDR,data,PADCFG_PAD_GPIO4_PD_SHIFT,PADCFG_PAD_GPIO4_PD_MASK)
#define GET_PADCFG_PAD_GPIO4_SLEW                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_304_ADDR,PADCFG_PAD_GPIO4_SLEW_SHIFT,PADCFG_PAD_GPIO4_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO4_SLEW(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_304_ADDR,data,PADCFG_PAD_GPIO4_SLEW_SHIFT,PADCFG_PAD_GPIO4_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO4_SMT                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_304_ADDR,PADCFG_PAD_GPIO4_SMT_SHIFT,PADCFG_PAD_GPIO4_SMT_MASK)
#define SET_PADCFG_PAD_GPIO4_SMT(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_304_ADDR,data,PADCFG_PAD_GPIO4_SMT_SHIFT,PADCFG_PAD_GPIO4_SMT_MASK)
#define GET_PADCFG_PAD_GPIO4_POS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_304_ADDR,PADCFG_PAD_GPIO4_POS_SHIFT,PADCFG_PAD_GPIO4_POS_MASK)
#define SET_PADCFG_PAD_GPIO4_POS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_304_ADDR,data,PADCFG_PAD_GPIO4_POS_SHIFT,PADCFG_PAD_GPIO4_POS_MASK)
#define GET_PADCFG_PAD_GPIO5_IE                            saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_308_ADDR,PADCFG_PAD_GPIO5_IE_SHIFT,PADCFG_PAD_GPIO5_IE_MASK)
#define SET_PADCFG_PAD_GPIO5_IE(data)                      saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_308_ADDR,data,PADCFG_PAD_GPIO5_IE_SHIFT,PADCFG_PAD_GPIO5_IE_MASK)
#define GET_PADCFG_PAD_GPIO5_DS                            saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_308_ADDR,PADCFG_PAD_GPIO5_DS_SHIFT,PADCFG_PAD_GPIO5_DS_MASK)
#define SET_PADCFG_PAD_GPIO5_DS(data)                      saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_308_ADDR,data,PADCFG_PAD_GPIO5_DS_SHIFT,PADCFG_PAD_GPIO5_DS_MASK)
#define GET_PADCFG_PAD_GPIO5_PU                            saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_308_ADDR,PADCFG_PAD_GPIO5_PU_SHIFT,PADCFG_PAD_GPIO5_PU_MASK)
#define SET_PADCFG_PAD_GPIO5_PU(data)                      saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_308_ADDR,data,PADCFG_PAD_GPIO5_PU_SHIFT,PADCFG_PAD_GPIO5_PU_MASK)
#define GET_PADCFG_PAD_GPIO5_PD                            saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_308_ADDR,PADCFG_PAD_GPIO5_PD_SHIFT,PADCFG_PAD_GPIO5_PD_MASK)
#define SET_PADCFG_PAD_GPIO5_PD(data)                      saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_308_ADDR,data,PADCFG_PAD_GPIO5_PD_SHIFT,PADCFG_PAD_GPIO5_PD_MASK)
#define GET_PADCFG_PAD_GPIO5_SLEW                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_308_ADDR,PADCFG_PAD_GPIO5_SLEW_SHIFT,PADCFG_PAD_GPIO5_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO5_SLEW(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_308_ADDR,data,PADCFG_PAD_GPIO5_SLEW_SHIFT,PADCFG_PAD_GPIO5_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO5_SMT                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_308_ADDR,PADCFG_PAD_GPIO5_SMT_SHIFT,PADCFG_PAD_GPIO5_SMT_MASK)
#define SET_PADCFG_PAD_GPIO5_SMT(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_308_ADDR,data,PADCFG_PAD_GPIO5_SMT_SHIFT,PADCFG_PAD_GPIO5_SMT_MASK)
#define GET_PADCFG_PAD_GPIO5_POS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_308_ADDR,PADCFG_PAD_GPIO5_POS_SHIFT,PADCFG_PAD_GPIO5_POS_MASK)
#define SET_PADCFG_PAD_GPIO5_POS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_308_ADDR,data,PADCFG_PAD_GPIO5_POS_SHIFT,PADCFG_PAD_GPIO5_POS_MASK)
#define GET_PADCFG_PAD_GPIO6_IE                            saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_312_ADDR,PADCFG_PAD_GPIO6_IE_SHIFT,PADCFG_PAD_GPIO6_IE_MASK)
#define SET_PADCFG_PAD_GPIO6_IE(data)                      saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_312_ADDR,data,PADCFG_PAD_GPIO6_IE_SHIFT,PADCFG_PAD_GPIO6_IE_MASK)
#define GET_PADCFG_PAD_GPIO6_DS                            saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_312_ADDR,PADCFG_PAD_GPIO6_DS_SHIFT,PADCFG_PAD_GPIO6_DS_MASK)
#define SET_PADCFG_PAD_GPIO6_DS(data)                      saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_312_ADDR,data,PADCFG_PAD_GPIO6_DS_SHIFT,PADCFG_PAD_GPIO6_DS_MASK)
#define GET_PADCFG_PAD_GPIO6_PU                            saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_312_ADDR,PADCFG_PAD_GPIO6_PU_SHIFT,PADCFG_PAD_GPIO6_PU_MASK)
#define SET_PADCFG_PAD_GPIO6_PU(data)                      saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_312_ADDR,data,PADCFG_PAD_GPIO6_PU_SHIFT,PADCFG_PAD_GPIO6_PU_MASK)
#define GET_PADCFG_PAD_GPIO6_PD                            saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_312_ADDR,PADCFG_PAD_GPIO6_PD_SHIFT,PADCFG_PAD_GPIO6_PD_MASK)
#define SET_PADCFG_PAD_GPIO6_PD(data)                      saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_312_ADDR,data,PADCFG_PAD_GPIO6_PD_SHIFT,PADCFG_PAD_GPIO6_PD_MASK)
#define GET_PADCFG_PAD_GPIO6_SLEW                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_312_ADDR,PADCFG_PAD_GPIO6_SLEW_SHIFT,PADCFG_PAD_GPIO6_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO6_SLEW(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_312_ADDR,data,PADCFG_PAD_GPIO6_SLEW_SHIFT,PADCFG_PAD_GPIO6_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO6_SMT                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_312_ADDR,PADCFG_PAD_GPIO6_SMT_SHIFT,PADCFG_PAD_GPIO6_SMT_MASK)
#define SET_PADCFG_PAD_GPIO6_SMT(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_312_ADDR,data,PADCFG_PAD_GPIO6_SMT_SHIFT,PADCFG_PAD_GPIO6_SMT_MASK)
#define GET_PADCFG_PAD_GPIO6_POS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_312_ADDR,PADCFG_PAD_GPIO6_POS_SHIFT,PADCFG_PAD_GPIO6_POS_MASK)
#define SET_PADCFG_PAD_GPIO6_POS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_312_ADDR,data,PADCFG_PAD_GPIO6_POS_SHIFT,PADCFG_PAD_GPIO6_POS_MASK)
#define GET_PADCFG_PAD_GPIO7_IE                            saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_316_ADDR,PADCFG_PAD_GPIO7_IE_SHIFT,PADCFG_PAD_GPIO7_IE_MASK)
#define SET_PADCFG_PAD_GPIO7_IE(data)                      saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_316_ADDR,data,PADCFG_PAD_GPIO7_IE_SHIFT,PADCFG_PAD_GPIO7_IE_MASK)
#define GET_PADCFG_PAD_GPIO7_DS                            saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_316_ADDR,PADCFG_PAD_GPIO7_DS_SHIFT,PADCFG_PAD_GPIO7_DS_MASK)
#define SET_PADCFG_PAD_GPIO7_DS(data)                      saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_316_ADDR,data,PADCFG_PAD_GPIO7_DS_SHIFT,PADCFG_PAD_GPIO7_DS_MASK)
#define GET_PADCFG_PAD_GPIO7_PU                            saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_316_ADDR,PADCFG_PAD_GPIO7_PU_SHIFT,PADCFG_PAD_GPIO7_PU_MASK)
#define SET_PADCFG_PAD_GPIO7_PU(data)                      saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_316_ADDR,data,PADCFG_PAD_GPIO7_PU_SHIFT,PADCFG_PAD_GPIO7_PU_MASK)
#define GET_PADCFG_PAD_GPIO7_PD                            saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_316_ADDR,PADCFG_PAD_GPIO7_PD_SHIFT,PADCFG_PAD_GPIO7_PD_MASK)
#define SET_PADCFG_PAD_GPIO7_PD(data)                      saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_316_ADDR,data,PADCFG_PAD_GPIO7_PD_SHIFT,PADCFG_PAD_GPIO7_PD_MASK)
#define GET_PADCFG_PAD_GPIO7_SLEW                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_316_ADDR,PADCFG_PAD_GPIO7_SLEW_SHIFT,PADCFG_PAD_GPIO7_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO7_SLEW(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_316_ADDR,data,PADCFG_PAD_GPIO7_SLEW_SHIFT,PADCFG_PAD_GPIO7_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO7_SMT                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_316_ADDR,PADCFG_PAD_GPIO7_SMT_SHIFT,PADCFG_PAD_GPIO7_SMT_MASK)
#define SET_PADCFG_PAD_GPIO7_SMT(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_316_ADDR,data,PADCFG_PAD_GPIO7_SMT_SHIFT,PADCFG_PAD_GPIO7_SMT_MASK)
#define GET_PADCFG_PAD_GPIO7_POS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_316_ADDR,PADCFG_PAD_GPIO7_POS_SHIFT,PADCFG_PAD_GPIO7_POS_MASK)
#define SET_PADCFG_PAD_GPIO7_POS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_316_ADDR,data,PADCFG_PAD_GPIO7_POS_SHIFT,PADCFG_PAD_GPIO7_POS_MASK)
#define GET_PADCFG_PAD_GPIO8_IE                            saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_320_ADDR,PADCFG_PAD_GPIO8_IE_SHIFT,PADCFG_PAD_GPIO8_IE_MASK)
#define SET_PADCFG_PAD_GPIO8_IE(data)                      saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_320_ADDR,data,PADCFG_PAD_GPIO8_IE_SHIFT,PADCFG_PAD_GPIO8_IE_MASK)
#define GET_PADCFG_PAD_GPIO8_DS                            saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_320_ADDR,PADCFG_PAD_GPIO8_DS_SHIFT,PADCFG_PAD_GPIO8_DS_MASK)
#define SET_PADCFG_PAD_GPIO8_DS(data)                      saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_320_ADDR,data,PADCFG_PAD_GPIO8_DS_SHIFT,PADCFG_PAD_GPIO8_DS_MASK)
#define GET_PADCFG_PAD_GPIO8_PU                            saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_320_ADDR,PADCFG_PAD_GPIO8_PU_SHIFT,PADCFG_PAD_GPIO8_PU_MASK)
#define SET_PADCFG_PAD_GPIO8_PU(data)                      saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_320_ADDR,data,PADCFG_PAD_GPIO8_PU_SHIFT,PADCFG_PAD_GPIO8_PU_MASK)
#define GET_PADCFG_PAD_GPIO8_PD                            saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_320_ADDR,PADCFG_PAD_GPIO8_PD_SHIFT,PADCFG_PAD_GPIO8_PD_MASK)
#define SET_PADCFG_PAD_GPIO8_PD(data)                      saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_320_ADDR,data,PADCFG_PAD_GPIO8_PD_SHIFT,PADCFG_PAD_GPIO8_PD_MASK)
#define GET_PADCFG_PAD_GPIO8_SLEW                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_320_ADDR,PADCFG_PAD_GPIO8_SLEW_SHIFT,PADCFG_PAD_GPIO8_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO8_SLEW(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_320_ADDR,data,PADCFG_PAD_GPIO8_SLEW_SHIFT,PADCFG_PAD_GPIO8_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO8_SMT                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_320_ADDR,PADCFG_PAD_GPIO8_SMT_SHIFT,PADCFG_PAD_GPIO8_SMT_MASK)
#define SET_PADCFG_PAD_GPIO8_SMT(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_320_ADDR,data,PADCFG_PAD_GPIO8_SMT_SHIFT,PADCFG_PAD_GPIO8_SMT_MASK)
#define GET_PADCFG_PAD_GPIO8_POS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_320_ADDR,PADCFG_PAD_GPIO8_POS_SHIFT,PADCFG_PAD_GPIO8_POS_MASK)
#define SET_PADCFG_PAD_GPIO8_POS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_320_ADDR,data,PADCFG_PAD_GPIO8_POS_SHIFT,PADCFG_PAD_GPIO8_POS_MASK)
#define GET_PADCFG_PAD_GPIO9_IE                            saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_324_ADDR,PADCFG_PAD_GPIO9_IE_SHIFT,PADCFG_PAD_GPIO9_IE_MASK)
#define SET_PADCFG_PAD_GPIO9_IE(data)                      saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_324_ADDR,data,PADCFG_PAD_GPIO9_IE_SHIFT,PADCFG_PAD_GPIO9_IE_MASK)
#define GET_PADCFG_PAD_GPIO9_DS                            saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_324_ADDR,PADCFG_PAD_GPIO9_DS_SHIFT,PADCFG_PAD_GPIO9_DS_MASK)
#define SET_PADCFG_PAD_GPIO9_DS(data)                      saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_324_ADDR,data,PADCFG_PAD_GPIO9_DS_SHIFT,PADCFG_PAD_GPIO9_DS_MASK)
#define GET_PADCFG_PAD_GPIO9_PU                            saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_324_ADDR,PADCFG_PAD_GPIO9_PU_SHIFT,PADCFG_PAD_GPIO9_PU_MASK)
#define SET_PADCFG_PAD_GPIO9_PU(data)                      saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_324_ADDR,data,PADCFG_PAD_GPIO9_PU_SHIFT,PADCFG_PAD_GPIO9_PU_MASK)
#define GET_PADCFG_PAD_GPIO9_PD                            saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_324_ADDR,PADCFG_PAD_GPIO9_PD_SHIFT,PADCFG_PAD_GPIO9_PD_MASK)
#define SET_PADCFG_PAD_GPIO9_PD(data)                      saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_324_ADDR,data,PADCFG_PAD_GPIO9_PD_SHIFT,PADCFG_PAD_GPIO9_PD_MASK)
#define GET_PADCFG_PAD_GPIO9_SLEW                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_324_ADDR,PADCFG_PAD_GPIO9_SLEW_SHIFT,PADCFG_PAD_GPIO9_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO9_SLEW(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_324_ADDR,data,PADCFG_PAD_GPIO9_SLEW_SHIFT,PADCFG_PAD_GPIO9_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO9_SMT                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_324_ADDR,PADCFG_PAD_GPIO9_SMT_SHIFT,PADCFG_PAD_GPIO9_SMT_MASK)
#define SET_PADCFG_PAD_GPIO9_SMT(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_324_ADDR,data,PADCFG_PAD_GPIO9_SMT_SHIFT,PADCFG_PAD_GPIO9_SMT_MASK)
#define GET_PADCFG_PAD_GPIO9_POS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_324_ADDR,PADCFG_PAD_GPIO9_POS_SHIFT,PADCFG_PAD_GPIO9_POS_MASK)
#define SET_PADCFG_PAD_GPIO9_POS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_324_ADDR,data,PADCFG_PAD_GPIO9_POS_SHIFT,PADCFG_PAD_GPIO9_POS_MASK)
#define GET_PADCFG_PAD_GPIO10_IE                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_328_ADDR,PADCFG_PAD_GPIO10_IE_SHIFT,PADCFG_PAD_GPIO10_IE_MASK)
#define SET_PADCFG_PAD_GPIO10_IE(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_328_ADDR,data,PADCFG_PAD_GPIO10_IE_SHIFT,PADCFG_PAD_GPIO10_IE_MASK)
#define GET_PADCFG_PAD_GPIO10_DS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_328_ADDR,PADCFG_PAD_GPIO10_DS_SHIFT,PADCFG_PAD_GPIO10_DS_MASK)
#define SET_PADCFG_PAD_GPIO10_DS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_328_ADDR,data,PADCFG_PAD_GPIO10_DS_SHIFT,PADCFG_PAD_GPIO10_DS_MASK)
#define GET_PADCFG_PAD_GPIO10_PU                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_328_ADDR,PADCFG_PAD_GPIO10_PU_SHIFT,PADCFG_PAD_GPIO10_PU_MASK)
#define SET_PADCFG_PAD_GPIO10_PU(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_328_ADDR,data,PADCFG_PAD_GPIO10_PU_SHIFT,PADCFG_PAD_GPIO10_PU_MASK)
#define GET_PADCFG_PAD_GPIO10_PD                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_328_ADDR,PADCFG_PAD_GPIO10_PD_SHIFT,PADCFG_PAD_GPIO10_PD_MASK)
#define SET_PADCFG_PAD_GPIO10_PD(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_328_ADDR,data,PADCFG_PAD_GPIO10_PD_SHIFT,PADCFG_PAD_GPIO10_PD_MASK)
#define GET_PADCFG_PAD_GPIO10_SLEW                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_328_ADDR,PADCFG_PAD_GPIO10_SLEW_SHIFT,PADCFG_PAD_GPIO10_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO10_SLEW(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_328_ADDR,data,PADCFG_PAD_GPIO10_SLEW_SHIFT,PADCFG_PAD_GPIO10_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO10_SMT                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_328_ADDR,PADCFG_PAD_GPIO10_SMT_SHIFT,PADCFG_PAD_GPIO10_SMT_MASK)
#define SET_PADCFG_PAD_GPIO10_SMT(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_328_ADDR,data,PADCFG_PAD_GPIO10_SMT_SHIFT,PADCFG_PAD_GPIO10_SMT_MASK)
#define GET_PADCFG_PAD_GPIO10_POS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_328_ADDR,PADCFG_PAD_GPIO10_POS_SHIFT,PADCFG_PAD_GPIO10_POS_MASK)
#define SET_PADCFG_PAD_GPIO10_POS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_328_ADDR,data,PADCFG_PAD_GPIO10_POS_SHIFT,PADCFG_PAD_GPIO10_POS_MASK)
#define GET_PADCFG_PAD_GPIO11_IE                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_332_ADDR,PADCFG_PAD_GPIO11_IE_SHIFT,PADCFG_PAD_GPIO11_IE_MASK)
#define SET_PADCFG_PAD_GPIO11_IE(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_332_ADDR,data,PADCFG_PAD_GPIO11_IE_SHIFT,PADCFG_PAD_GPIO11_IE_MASK)
#define GET_PADCFG_PAD_GPIO11_DS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_332_ADDR,PADCFG_PAD_GPIO11_DS_SHIFT,PADCFG_PAD_GPIO11_DS_MASK)
#define SET_PADCFG_PAD_GPIO11_DS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_332_ADDR,data,PADCFG_PAD_GPIO11_DS_SHIFT,PADCFG_PAD_GPIO11_DS_MASK)
#define GET_PADCFG_PAD_GPIO11_PU                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_332_ADDR,PADCFG_PAD_GPIO11_PU_SHIFT,PADCFG_PAD_GPIO11_PU_MASK)
#define SET_PADCFG_PAD_GPIO11_PU(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_332_ADDR,data,PADCFG_PAD_GPIO11_PU_SHIFT,PADCFG_PAD_GPIO11_PU_MASK)
#define GET_PADCFG_PAD_GPIO11_PD                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_332_ADDR,PADCFG_PAD_GPIO11_PD_SHIFT,PADCFG_PAD_GPIO11_PD_MASK)
#define SET_PADCFG_PAD_GPIO11_PD(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_332_ADDR,data,PADCFG_PAD_GPIO11_PD_SHIFT,PADCFG_PAD_GPIO11_PD_MASK)
#define GET_PADCFG_PAD_GPIO11_SLEW                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_332_ADDR,PADCFG_PAD_GPIO11_SLEW_SHIFT,PADCFG_PAD_GPIO11_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO11_SLEW(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_332_ADDR,data,PADCFG_PAD_GPIO11_SLEW_SHIFT,PADCFG_PAD_GPIO11_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO11_SMT                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_332_ADDR,PADCFG_PAD_GPIO11_SMT_SHIFT,PADCFG_PAD_GPIO11_SMT_MASK)
#define SET_PADCFG_PAD_GPIO11_SMT(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_332_ADDR,data,PADCFG_PAD_GPIO11_SMT_SHIFT,PADCFG_PAD_GPIO11_SMT_MASK)
#define GET_PADCFG_PAD_GPIO11_POS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_332_ADDR,PADCFG_PAD_GPIO11_POS_SHIFT,PADCFG_PAD_GPIO11_POS_MASK)
#define SET_PADCFG_PAD_GPIO11_POS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_332_ADDR,data,PADCFG_PAD_GPIO11_POS_SHIFT,PADCFG_PAD_GPIO11_POS_MASK)
#define GET_PADCFG_PAD_GPIO12_IE                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_336_ADDR,PADCFG_PAD_GPIO12_IE_SHIFT,PADCFG_PAD_GPIO12_IE_MASK)
#define SET_PADCFG_PAD_GPIO12_IE(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_336_ADDR,data,PADCFG_PAD_GPIO12_IE_SHIFT,PADCFG_PAD_GPIO12_IE_MASK)
#define GET_PADCFG_PAD_GPIO12_DS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_336_ADDR,PADCFG_PAD_GPIO12_DS_SHIFT,PADCFG_PAD_GPIO12_DS_MASK)
#define SET_PADCFG_PAD_GPIO12_DS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_336_ADDR,data,PADCFG_PAD_GPIO12_DS_SHIFT,PADCFG_PAD_GPIO12_DS_MASK)
#define GET_PADCFG_PAD_GPIO12_PU                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_336_ADDR,PADCFG_PAD_GPIO12_PU_SHIFT,PADCFG_PAD_GPIO12_PU_MASK)
#define SET_PADCFG_PAD_GPIO12_PU(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_336_ADDR,data,PADCFG_PAD_GPIO12_PU_SHIFT,PADCFG_PAD_GPIO12_PU_MASK)
#define GET_PADCFG_PAD_GPIO12_PD                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_336_ADDR,PADCFG_PAD_GPIO12_PD_SHIFT,PADCFG_PAD_GPIO12_PD_MASK)
#define SET_PADCFG_PAD_GPIO12_PD(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_336_ADDR,data,PADCFG_PAD_GPIO12_PD_SHIFT,PADCFG_PAD_GPIO12_PD_MASK)
#define GET_PADCFG_PAD_GPIO12_SLEW                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_336_ADDR,PADCFG_PAD_GPIO12_SLEW_SHIFT,PADCFG_PAD_GPIO12_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO12_SLEW(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_336_ADDR,data,PADCFG_PAD_GPIO12_SLEW_SHIFT,PADCFG_PAD_GPIO12_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO12_SMT                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_336_ADDR,PADCFG_PAD_GPIO12_SMT_SHIFT,PADCFG_PAD_GPIO12_SMT_MASK)
#define SET_PADCFG_PAD_GPIO12_SMT(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_336_ADDR,data,PADCFG_PAD_GPIO12_SMT_SHIFT,PADCFG_PAD_GPIO12_SMT_MASK)
#define GET_PADCFG_PAD_GPIO12_POS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_336_ADDR,PADCFG_PAD_GPIO12_POS_SHIFT,PADCFG_PAD_GPIO12_POS_MASK)
#define SET_PADCFG_PAD_GPIO12_POS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_336_ADDR,data,PADCFG_PAD_GPIO12_POS_SHIFT,PADCFG_PAD_GPIO12_POS_MASK)
#define GET_PADCFG_PAD_GPIO13_IE                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_340_ADDR,PADCFG_PAD_GPIO13_IE_SHIFT,PADCFG_PAD_GPIO13_IE_MASK)
#define SET_PADCFG_PAD_GPIO13_IE(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_340_ADDR,data,PADCFG_PAD_GPIO13_IE_SHIFT,PADCFG_PAD_GPIO13_IE_MASK)
#define GET_PADCFG_PAD_GPIO13_DS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_340_ADDR,PADCFG_PAD_GPIO13_DS_SHIFT,PADCFG_PAD_GPIO13_DS_MASK)
#define SET_PADCFG_PAD_GPIO13_DS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_340_ADDR,data,PADCFG_PAD_GPIO13_DS_SHIFT,PADCFG_PAD_GPIO13_DS_MASK)
#define GET_PADCFG_PAD_GPIO13_PU                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_340_ADDR,PADCFG_PAD_GPIO13_PU_SHIFT,PADCFG_PAD_GPIO13_PU_MASK)
#define SET_PADCFG_PAD_GPIO13_PU(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_340_ADDR,data,PADCFG_PAD_GPIO13_PU_SHIFT,PADCFG_PAD_GPIO13_PU_MASK)
#define GET_PADCFG_PAD_GPIO13_PD                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_340_ADDR,PADCFG_PAD_GPIO13_PD_SHIFT,PADCFG_PAD_GPIO13_PD_MASK)
#define SET_PADCFG_PAD_GPIO13_PD(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_340_ADDR,data,PADCFG_PAD_GPIO13_PD_SHIFT,PADCFG_PAD_GPIO13_PD_MASK)
#define GET_PADCFG_PAD_GPIO13_SLEW                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_340_ADDR,PADCFG_PAD_GPIO13_SLEW_SHIFT,PADCFG_PAD_GPIO13_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO13_SLEW(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_340_ADDR,data,PADCFG_PAD_GPIO13_SLEW_SHIFT,PADCFG_PAD_GPIO13_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO13_SMT                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_340_ADDR,PADCFG_PAD_GPIO13_SMT_SHIFT,PADCFG_PAD_GPIO13_SMT_MASK)
#define SET_PADCFG_PAD_GPIO13_SMT(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_340_ADDR,data,PADCFG_PAD_GPIO13_SMT_SHIFT,PADCFG_PAD_GPIO13_SMT_MASK)
#define GET_PADCFG_PAD_GPIO13_POS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_340_ADDR,PADCFG_PAD_GPIO13_POS_SHIFT,PADCFG_PAD_GPIO13_POS_MASK)
#define SET_PADCFG_PAD_GPIO13_POS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_340_ADDR,data,PADCFG_PAD_GPIO13_POS_SHIFT,PADCFG_PAD_GPIO13_POS_MASK)
#define GET_PADCFG_PAD_GPIO14_IE                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_344_ADDR,PADCFG_PAD_GPIO14_IE_SHIFT,PADCFG_PAD_GPIO14_IE_MASK)
#define SET_PADCFG_PAD_GPIO14_IE(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_344_ADDR,data,PADCFG_PAD_GPIO14_IE_SHIFT,PADCFG_PAD_GPIO14_IE_MASK)
#define GET_PADCFG_PAD_GPIO14_DS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_344_ADDR,PADCFG_PAD_GPIO14_DS_SHIFT,PADCFG_PAD_GPIO14_DS_MASK)
#define SET_PADCFG_PAD_GPIO14_DS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_344_ADDR,data,PADCFG_PAD_GPIO14_DS_SHIFT,PADCFG_PAD_GPIO14_DS_MASK)
#define GET_PADCFG_PAD_GPIO14_PU                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_344_ADDR,PADCFG_PAD_GPIO14_PU_SHIFT,PADCFG_PAD_GPIO14_PU_MASK)
#define SET_PADCFG_PAD_GPIO14_PU(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_344_ADDR,data,PADCFG_PAD_GPIO14_PU_SHIFT,PADCFG_PAD_GPIO14_PU_MASK)
#define GET_PADCFG_PAD_GPIO14_PD                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_344_ADDR,PADCFG_PAD_GPIO14_PD_SHIFT,PADCFG_PAD_GPIO14_PD_MASK)
#define SET_PADCFG_PAD_GPIO14_PD(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_344_ADDR,data,PADCFG_PAD_GPIO14_PD_SHIFT,PADCFG_PAD_GPIO14_PD_MASK)
#define GET_PADCFG_PAD_GPIO14_SLEW                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_344_ADDR,PADCFG_PAD_GPIO14_SLEW_SHIFT,PADCFG_PAD_GPIO14_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO14_SLEW(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_344_ADDR,data,PADCFG_PAD_GPIO14_SLEW_SHIFT,PADCFG_PAD_GPIO14_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO14_SMT                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_344_ADDR,PADCFG_PAD_GPIO14_SMT_SHIFT,PADCFG_PAD_GPIO14_SMT_MASK)
#define SET_PADCFG_PAD_GPIO14_SMT(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_344_ADDR,data,PADCFG_PAD_GPIO14_SMT_SHIFT,PADCFG_PAD_GPIO14_SMT_MASK)
#define GET_PADCFG_PAD_GPIO14_POS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_344_ADDR,PADCFG_PAD_GPIO14_POS_SHIFT,PADCFG_PAD_GPIO14_POS_MASK)
#define SET_PADCFG_PAD_GPIO14_POS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_344_ADDR,data,PADCFG_PAD_GPIO14_POS_SHIFT,PADCFG_PAD_GPIO14_POS_MASK)
#define GET_PADCFG_PAD_GPIO15_IE                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_348_ADDR,PADCFG_PAD_GPIO15_IE_SHIFT,PADCFG_PAD_GPIO15_IE_MASK)
#define SET_PADCFG_PAD_GPIO15_IE(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_348_ADDR,data,PADCFG_PAD_GPIO15_IE_SHIFT,PADCFG_PAD_GPIO15_IE_MASK)
#define GET_PADCFG_PAD_GPIO15_DS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_348_ADDR,PADCFG_PAD_GPIO15_DS_SHIFT,PADCFG_PAD_GPIO15_DS_MASK)
#define SET_PADCFG_PAD_GPIO15_DS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_348_ADDR,data,PADCFG_PAD_GPIO15_DS_SHIFT,PADCFG_PAD_GPIO15_DS_MASK)
#define GET_PADCFG_PAD_GPIO15_PU                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_348_ADDR,PADCFG_PAD_GPIO15_PU_SHIFT,PADCFG_PAD_GPIO15_PU_MASK)
#define SET_PADCFG_PAD_GPIO15_PU(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_348_ADDR,data,PADCFG_PAD_GPIO15_PU_SHIFT,PADCFG_PAD_GPIO15_PU_MASK)
#define GET_PADCFG_PAD_GPIO15_PD                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_348_ADDR,PADCFG_PAD_GPIO15_PD_SHIFT,PADCFG_PAD_GPIO15_PD_MASK)
#define SET_PADCFG_PAD_GPIO15_PD(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_348_ADDR,data,PADCFG_PAD_GPIO15_PD_SHIFT,PADCFG_PAD_GPIO15_PD_MASK)
#define GET_PADCFG_PAD_GPIO15_SLEW                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_348_ADDR,PADCFG_PAD_GPIO15_SLEW_SHIFT,PADCFG_PAD_GPIO15_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO15_SLEW(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_348_ADDR,data,PADCFG_PAD_GPIO15_SLEW_SHIFT,PADCFG_PAD_GPIO15_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO15_SMT                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_348_ADDR,PADCFG_PAD_GPIO15_SMT_SHIFT,PADCFG_PAD_GPIO15_SMT_MASK)
#define SET_PADCFG_PAD_GPIO15_SMT(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_348_ADDR,data,PADCFG_PAD_GPIO15_SMT_SHIFT,PADCFG_PAD_GPIO15_SMT_MASK)
#define GET_PADCFG_PAD_GPIO15_POS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_348_ADDR,PADCFG_PAD_GPIO15_POS_SHIFT,PADCFG_PAD_GPIO15_POS_MASK)
#define SET_PADCFG_PAD_GPIO15_POS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_348_ADDR,data,PADCFG_PAD_GPIO15_POS_SHIFT,PADCFG_PAD_GPIO15_POS_MASK)
#define GET_PADCFG_PAD_GPIO16_IE                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_352_ADDR,PADCFG_PAD_GPIO16_IE_SHIFT,PADCFG_PAD_GPIO16_IE_MASK)
#define SET_PADCFG_PAD_GPIO16_IE(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_352_ADDR,data,PADCFG_PAD_GPIO16_IE_SHIFT,PADCFG_PAD_GPIO16_IE_MASK)
#define GET_PADCFG_PAD_GPIO16_DS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_352_ADDR,PADCFG_PAD_GPIO16_DS_SHIFT,PADCFG_PAD_GPIO16_DS_MASK)
#define SET_PADCFG_PAD_GPIO16_DS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_352_ADDR,data,PADCFG_PAD_GPIO16_DS_SHIFT,PADCFG_PAD_GPIO16_DS_MASK)
#define GET_PADCFG_PAD_GPIO16_PU                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_352_ADDR,PADCFG_PAD_GPIO16_PU_SHIFT,PADCFG_PAD_GPIO16_PU_MASK)
#define SET_PADCFG_PAD_GPIO16_PU(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_352_ADDR,data,PADCFG_PAD_GPIO16_PU_SHIFT,PADCFG_PAD_GPIO16_PU_MASK)
#define GET_PADCFG_PAD_GPIO16_PD                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_352_ADDR,PADCFG_PAD_GPIO16_PD_SHIFT,PADCFG_PAD_GPIO16_PD_MASK)
#define SET_PADCFG_PAD_GPIO16_PD(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_352_ADDR,data,PADCFG_PAD_GPIO16_PD_SHIFT,PADCFG_PAD_GPIO16_PD_MASK)
#define GET_PADCFG_PAD_GPIO16_SLEW                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_352_ADDR,PADCFG_PAD_GPIO16_SLEW_SHIFT,PADCFG_PAD_GPIO16_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO16_SLEW(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_352_ADDR,data,PADCFG_PAD_GPIO16_SLEW_SHIFT,PADCFG_PAD_GPIO16_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO16_SMT                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_352_ADDR,PADCFG_PAD_GPIO16_SMT_SHIFT,PADCFG_PAD_GPIO16_SMT_MASK)
#define SET_PADCFG_PAD_GPIO16_SMT(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_352_ADDR,data,PADCFG_PAD_GPIO16_SMT_SHIFT,PADCFG_PAD_GPIO16_SMT_MASK)
#define GET_PADCFG_PAD_GPIO16_POS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_352_ADDR,PADCFG_PAD_GPIO16_POS_SHIFT,PADCFG_PAD_GPIO16_POS_MASK)
#define SET_PADCFG_PAD_GPIO16_POS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_352_ADDR,data,PADCFG_PAD_GPIO16_POS_SHIFT,PADCFG_PAD_GPIO16_POS_MASK)
#define GET_PADCFG_PAD_GPIO17_IE                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_356_ADDR,PADCFG_PAD_GPIO17_IE_SHIFT,PADCFG_PAD_GPIO17_IE_MASK)
#define SET_PADCFG_PAD_GPIO17_IE(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_356_ADDR,data,PADCFG_PAD_GPIO17_IE_SHIFT,PADCFG_PAD_GPIO17_IE_MASK)
#define GET_PADCFG_PAD_GPIO17_DS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_356_ADDR,PADCFG_PAD_GPIO17_DS_SHIFT,PADCFG_PAD_GPIO17_DS_MASK)
#define SET_PADCFG_PAD_GPIO17_DS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_356_ADDR,data,PADCFG_PAD_GPIO17_DS_SHIFT,PADCFG_PAD_GPIO17_DS_MASK)
#define GET_PADCFG_PAD_GPIO17_PU                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_356_ADDR,PADCFG_PAD_GPIO17_PU_SHIFT,PADCFG_PAD_GPIO17_PU_MASK)
#define SET_PADCFG_PAD_GPIO17_PU(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_356_ADDR,data,PADCFG_PAD_GPIO17_PU_SHIFT,PADCFG_PAD_GPIO17_PU_MASK)
#define GET_PADCFG_PAD_GPIO17_PD                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_356_ADDR,PADCFG_PAD_GPIO17_PD_SHIFT,PADCFG_PAD_GPIO17_PD_MASK)
#define SET_PADCFG_PAD_GPIO17_PD(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_356_ADDR,data,PADCFG_PAD_GPIO17_PD_SHIFT,PADCFG_PAD_GPIO17_PD_MASK)
#define GET_PADCFG_PAD_GPIO17_SLEW                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_356_ADDR,PADCFG_PAD_GPIO17_SLEW_SHIFT,PADCFG_PAD_GPIO17_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO17_SLEW(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_356_ADDR,data,PADCFG_PAD_GPIO17_SLEW_SHIFT,PADCFG_PAD_GPIO17_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO17_SMT                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_356_ADDR,PADCFG_PAD_GPIO17_SMT_SHIFT,PADCFG_PAD_GPIO17_SMT_MASK)
#define SET_PADCFG_PAD_GPIO17_SMT(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_356_ADDR,data,PADCFG_PAD_GPIO17_SMT_SHIFT,PADCFG_PAD_GPIO17_SMT_MASK)
#define GET_PADCFG_PAD_GPIO17_POS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_356_ADDR,PADCFG_PAD_GPIO17_POS_SHIFT,PADCFG_PAD_GPIO17_POS_MASK)
#define SET_PADCFG_PAD_GPIO17_POS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_356_ADDR,data,PADCFG_PAD_GPIO17_POS_SHIFT,PADCFG_PAD_GPIO17_POS_MASK)
#define GET_PADCFG_PAD_GPIO18_IE                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_360_ADDR,PADCFG_PAD_GPIO18_IE_SHIFT,PADCFG_PAD_GPIO18_IE_MASK)
#define SET_PADCFG_PAD_GPIO18_IE(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_360_ADDR,data,PADCFG_PAD_GPIO18_IE_SHIFT,PADCFG_PAD_GPIO18_IE_MASK)
#define GET_PADCFG_PAD_GPIO18_DS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_360_ADDR,PADCFG_PAD_GPIO18_DS_SHIFT,PADCFG_PAD_GPIO18_DS_MASK)
#define SET_PADCFG_PAD_GPIO18_DS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_360_ADDR,data,PADCFG_PAD_GPIO18_DS_SHIFT,PADCFG_PAD_GPIO18_DS_MASK)
#define GET_PADCFG_PAD_GPIO18_PU                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_360_ADDR,PADCFG_PAD_GPIO18_PU_SHIFT,PADCFG_PAD_GPIO18_PU_MASK)
#define SET_PADCFG_PAD_GPIO18_PU(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_360_ADDR,data,PADCFG_PAD_GPIO18_PU_SHIFT,PADCFG_PAD_GPIO18_PU_MASK)
#define GET_PADCFG_PAD_GPIO18_PD                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_360_ADDR,PADCFG_PAD_GPIO18_PD_SHIFT,PADCFG_PAD_GPIO18_PD_MASK)
#define SET_PADCFG_PAD_GPIO18_PD(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_360_ADDR,data,PADCFG_PAD_GPIO18_PD_SHIFT,PADCFG_PAD_GPIO18_PD_MASK)
#define GET_PADCFG_PAD_GPIO18_SLEW                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_360_ADDR,PADCFG_PAD_GPIO18_SLEW_SHIFT,PADCFG_PAD_GPIO18_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO18_SLEW(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_360_ADDR,data,PADCFG_PAD_GPIO18_SLEW_SHIFT,PADCFG_PAD_GPIO18_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO18_SMT                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_360_ADDR,PADCFG_PAD_GPIO18_SMT_SHIFT,PADCFG_PAD_GPIO18_SMT_MASK)
#define SET_PADCFG_PAD_GPIO18_SMT(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_360_ADDR,data,PADCFG_PAD_GPIO18_SMT_SHIFT,PADCFG_PAD_GPIO18_SMT_MASK)
#define GET_PADCFG_PAD_GPIO18_POS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_360_ADDR,PADCFG_PAD_GPIO18_POS_SHIFT,PADCFG_PAD_GPIO18_POS_MASK)
#define SET_PADCFG_PAD_GPIO18_POS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_360_ADDR,data,PADCFG_PAD_GPIO18_POS_SHIFT,PADCFG_PAD_GPIO18_POS_MASK)
#define GET_PADCFG_PAD_GPIO19_IE                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_364_ADDR,PADCFG_PAD_GPIO19_IE_SHIFT,PADCFG_PAD_GPIO19_IE_MASK)
#define SET_PADCFG_PAD_GPIO19_IE(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_364_ADDR,data,PADCFG_PAD_GPIO19_IE_SHIFT,PADCFG_PAD_GPIO19_IE_MASK)
#define GET_PADCFG_PAD_GPIO19_DS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_364_ADDR,PADCFG_PAD_GPIO19_DS_SHIFT,PADCFG_PAD_GPIO19_DS_MASK)
#define SET_PADCFG_PAD_GPIO19_DS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_364_ADDR,data,PADCFG_PAD_GPIO19_DS_SHIFT,PADCFG_PAD_GPIO19_DS_MASK)
#define GET_PADCFG_PAD_GPIO19_PU                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_364_ADDR,PADCFG_PAD_GPIO19_PU_SHIFT,PADCFG_PAD_GPIO19_PU_MASK)
#define SET_PADCFG_PAD_GPIO19_PU(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_364_ADDR,data,PADCFG_PAD_GPIO19_PU_SHIFT,PADCFG_PAD_GPIO19_PU_MASK)
#define GET_PADCFG_PAD_GPIO19_PD                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_364_ADDR,PADCFG_PAD_GPIO19_PD_SHIFT,PADCFG_PAD_GPIO19_PD_MASK)
#define SET_PADCFG_PAD_GPIO19_PD(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_364_ADDR,data,PADCFG_PAD_GPIO19_PD_SHIFT,PADCFG_PAD_GPIO19_PD_MASK)
#define GET_PADCFG_PAD_GPIO19_SLEW                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_364_ADDR,PADCFG_PAD_GPIO19_SLEW_SHIFT,PADCFG_PAD_GPIO19_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO19_SLEW(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_364_ADDR,data,PADCFG_PAD_GPIO19_SLEW_SHIFT,PADCFG_PAD_GPIO19_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO19_SMT                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_364_ADDR,PADCFG_PAD_GPIO19_SMT_SHIFT,PADCFG_PAD_GPIO19_SMT_MASK)
#define SET_PADCFG_PAD_GPIO19_SMT(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_364_ADDR,data,PADCFG_PAD_GPIO19_SMT_SHIFT,PADCFG_PAD_GPIO19_SMT_MASK)
#define GET_PADCFG_PAD_GPIO19_POS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_364_ADDR,PADCFG_PAD_GPIO19_POS_SHIFT,PADCFG_PAD_GPIO19_POS_MASK)
#define SET_PADCFG_PAD_GPIO19_POS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_364_ADDR,data,PADCFG_PAD_GPIO19_POS_SHIFT,PADCFG_PAD_GPIO19_POS_MASK)
#define GET_PADCFG_PAD_GPIO20_IE                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_368_ADDR,PADCFG_PAD_GPIO20_IE_SHIFT,PADCFG_PAD_GPIO20_IE_MASK)
#define SET_PADCFG_PAD_GPIO20_IE(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_368_ADDR,data,PADCFG_PAD_GPIO20_IE_SHIFT,PADCFG_PAD_GPIO20_IE_MASK)
#define GET_PADCFG_PAD_GPIO20_DS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_368_ADDR,PADCFG_PAD_GPIO20_DS_SHIFT,PADCFG_PAD_GPIO20_DS_MASK)
#define SET_PADCFG_PAD_GPIO20_DS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_368_ADDR,data,PADCFG_PAD_GPIO20_DS_SHIFT,PADCFG_PAD_GPIO20_DS_MASK)
#define GET_PADCFG_PAD_GPIO20_PU                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_368_ADDR,PADCFG_PAD_GPIO20_PU_SHIFT,PADCFG_PAD_GPIO20_PU_MASK)
#define SET_PADCFG_PAD_GPIO20_PU(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_368_ADDR,data,PADCFG_PAD_GPIO20_PU_SHIFT,PADCFG_PAD_GPIO20_PU_MASK)
#define GET_PADCFG_PAD_GPIO20_PD                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_368_ADDR,PADCFG_PAD_GPIO20_PD_SHIFT,PADCFG_PAD_GPIO20_PD_MASK)
#define SET_PADCFG_PAD_GPIO20_PD(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_368_ADDR,data,PADCFG_PAD_GPIO20_PD_SHIFT,PADCFG_PAD_GPIO20_PD_MASK)
#define GET_PADCFG_PAD_GPIO20_SLEW                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_368_ADDR,PADCFG_PAD_GPIO20_SLEW_SHIFT,PADCFG_PAD_GPIO20_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO20_SLEW(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_368_ADDR,data,PADCFG_PAD_GPIO20_SLEW_SHIFT,PADCFG_PAD_GPIO20_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO20_SMT                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_368_ADDR,PADCFG_PAD_GPIO20_SMT_SHIFT,PADCFG_PAD_GPIO20_SMT_MASK)
#define SET_PADCFG_PAD_GPIO20_SMT(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_368_ADDR,data,PADCFG_PAD_GPIO20_SMT_SHIFT,PADCFG_PAD_GPIO20_SMT_MASK)
#define GET_PADCFG_PAD_GPIO20_POS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_368_ADDR,PADCFG_PAD_GPIO20_POS_SHIFT,PADCFG_PAD_GPIO20_POS_MASK)
#define SET_PADCFG_PAD_GPIO20_POS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_368_ADDR,data,PADCFG_PAD_GPIO20_POS_SHIFT,PADCFG_PAD_GPIO20_POS_MASK)
#define GET_PADCFG_PAD_GPIO21_IE                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_372_ADDR,PADCFG_PAD_GPIO21_IE_SHIFT,PADCFG_PAD_GPIO21_IE_MASK)
#define SET_PADCFG_PAD_GPIO21_IE(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_372_ADDR,data,PADCFG_PAD_GPIO21_IE_SHIFT,PADCFG_PAD_GPIO21_IE_MASK)
#define GET_PADCFG_PAD_GPIO21_DS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_372_ADDR,PADCFG_PAD_GPIO21_DS_SHIFT,PADCFG_PAD_GPIO21_DS_MASK)
#define SET_PADCFG_PAD_GPIO21_DS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_372_ADDR,data,PADCFG_PAD_GPIO21_DS_SHIFT,PADCFG_PAD_GPIO21_DS_MASK)
#define GET_PADCFG_PAD_GPIO21_PU                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_372_ADDR,PADCFG_PAD_GPIO21_PU_SHIFT,PADCFG_PAD_GPIO21_PU_MASK)
#define SET_PADCFG_PAD_GPIO21_PU(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_372_ADDR,data,PADCFG_PAD_GPIO21_PU_SHIFT,PADCFG_PAD_GPIO21_PU_MASK)
#define GET_PADCFG_PAD_GPIO21_PD                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_372_ADDR,PADCFG_PAD_GPIO21_PD_SHIFT,PADCFG_PAD_GPIO21_PD_MASK)
#define SET_PADCFG_PAD_GPIO21_PD(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_372_ADDR,data,PADCFG_PAD_GPIO21_PD_SHIFT,PADCFG_PAD_GPIO21_PD_MASK)
#define GET_PADCFG_PAD_GPIO21_SLEW                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_372_ADDR,PADCFG_PAD_GPIO21_SLEW_SHIFT,PADCFG_PAD_GPIO21_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO21_SLEW(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_372_ADDR,data,PADCFG_PAD_GPIO21_SLEW_SHIFT,PADCFG_PAD_GPIO21_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO21_SMT                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_372_ADDR,PADCFG_PAD_GPIO21_SMT_SHIFT,PADCFG_PAD_GPIO21_SMT_MASK)
#define SET_PADCFG_PAD_GPIO21_SMT(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_372_ADDR,data,PADCFG_PAD_GPIO21_SMT_SHIFT,PADCFG_PAD_GPIO21_SMT_MASK)
#define GET_PADCFG_PAD_GPIO21_POS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_372_ADDR,PADCFG_PAD_GPIO21_POS_SHIFT,PADCFG_PAD_GPIO21_POS_MASK)
#define SET_PADCFG_PAD_GPIO21_POS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_372_ADDR,data,PADCFG_PAD_GPIO21_POS_SHIFT,PADCFG_PAD_GPIO21_POS_MASK)
#define GET_PADCFG_PAD_GPIO22_IE                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_376_ADDR,PADCFG_PAD_GPIO22_IE_SHIFT,PADCFG_PAD_GPIO22_IE_MASK)
#define SET_PADCFG_PAD_GPIO22_IE(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_376_ADDR,data,PADCFG_PAD_GPIO22_IE_SHIFT,PADCFG_PAD_GPIO22_IE_MASK)
#define GET_PADCFG_PAD_GPIO22_DS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_376_ADDR,PADCFG_PAD_GPIO22_DS_SHIFT,PADCFG_PAD_GPIO22_DS_MASK)
#define SET_PADCFG_PAD_GPIO22_DS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_376_ADDR,data,PADCFG_PAD_GPIO22_DS_SHIFT,PADCFG_PAD_GPIO22_DS_MASK)
#define GET_PADCFG_PAD_GPIO22_PU                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_376_ADDR,PADCFG_PAD_GPIO22_PU_SHIFT,PADCFG_PAD_GPIO22_PU_MASK)
#define SET_PADCFG_PAD_GPIO22_PU(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_376_ADDR,data,PADCFG_PAD_GPIO22_PU_SHIFT,PADCFG_PAD_GPIO22_PU_MASK)
#define GET_PADCFG_PAD_GPIO22_PD                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_376_ADDR,PADCFG_PAD_GPIO22_PD_SHIFT,PADCFG_PAD_GPIO22_PD_MASK)
#define SET_PADCFG_PAD_GPIO22_PD(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_376_ADDR,data,PADCFG_PAD_GPIO22_PD_SHIFT,PADCFG_PAD_GPIO22_PD_MASK)
#define GET_PADCFG_PAD_GPIO22_SLEW                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_376_ADDR,PADCFG_PAD_GPIO22_SLEW_SHIFT,PADCFG_PAD_GPIO22_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO22_SLEW(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_376_ADDR,data,PADCFG_PAD_GPIO22_SLEW_SHIFT,PADCFG_PAD_GPIO22_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO22_SMT                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_376_ADDR,PADCFG_PAD_GPIO22_SMT_SHIFT,PADCFG_PAD_GPIO22_SMT_MASK)
#define SET_PADCFG_PAD_GPIO22_SMT(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_376_ADDR,data,PADCFG_PAD_GPIO22_SMT_SHIFT,PADCFG_PAD_GPIO22_SMT_MASK)
#define GET_PADCFG_PAD_GPIO22_POS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_376_ADDR,PADCFG_PAD_GPIO22_POS_SHIFT,PADCFG_PAD_GPIO22_POS_MASK)
#define SET_PADCFG_PAD_GPIO22_POS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_376_ADDR,data,PADCFG_PAD_GPIO22_POS_SHIFT,PADCFG_PAD_GPIO22_POS_MASK)
#define GET_PADCFG_PAD_GPIO23_IE                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_380_ADDR,PADCFG_PAD_GPIO23_IE_SHIFT,PADCFG_PAD_GPIO23_IE_MASK)
#define SET_PADCFG_PAD_GPIO23_IE(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_380_ADDR,data,PADCFG_PAD_GPIO23_IE_SHIFT,PADCFG_PAD_GPIO23_IE_MASK)
#define GET_PADCFG_PAD_GPIO23_DS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_380_ADDR,PADCFG_PAD_GPIO23_DS_SHIFT,PADCFG_PAD_GPIO23_DS_MASK)
#define SET_PADCFG_PAD_GPIO23_DS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_380_ADDR,data,PADCFG_PAD_GPIO23_DS_SHIFT,PADCFG_PAD_GPIO23_DS_MASK)
#define GET_PADCFG_PAD_GPIO23_PU                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_380_ADDR,PADCFG_PAD_GPIO23_PU_SHIFT,PADCFG_PAD_GPIO23_PU_MASK)
#define SET_PADCFG_PAD_GPIO23_PU(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_380_ADDR,data,PADCFG_PAD_GPIO23_PU_SHIFT,PADCFG_PAD_GPIO23_PU_MASK)
#define GET_PADCFG_PAD_GPIO23_PD                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_380_ADDR,PADCFG_PAD_GPIO23_PD_SHIFT,PADCFG_PAD_GPIO23_PD_MASK)
#define SET_PADCFG_PAD_GPIO23_PD(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_380_ADDR,data,PADCFG_PAD_GPIO23_PD_SHIFT,PADCFG_PAD_GPIO23_PD_MASK)
#define GET_PADCFG_PAD_GPIO23_SLEW                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_380_ADDR,PADCFG_PAD_GPIO23_SLEW_SHIFT,PADCFG_PAD_GPIO23_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO23_SLEW(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_380_ADDR,data,PADCFG_PAD_GPIO23_SLEW_SHIFT,PADCFG_PAD_GPIO23_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO23_SMT                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_380_ADDR,PADCFG_PAD_GPIO23_SMT_SHIFT,PADCFG_PAD_GPIO23_SMT_MASK)
#define SET_PADCFG_PAD_GPIO23_SMT(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_380_ADDR,data,PADCFG_PAD_GPIO23_SMT_SHIFT,PADCFG_PAD_GPIO23_SMT_MASK)
#define GET_PADCFG_PAD_GPIO23_POS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_380_ADDR,PADCFG_PAD_GPIO23_POS_SHIFT,PADCFG_PAD_GPIO23_POS_MASK)
#define SET_PADCFG_PAD_GPIO23_POS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_380_ADDR,data,PADCFG_PAD_GPIO23_POS_SHIFT,PADCFG_PAD_GPIO23_POS_MASK)
#define GET_PADCFG_PAD_GPIO24_IE                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_384_ADDR,PADCFG_PAD_GPIO24_IE_SHIFT,PADCFG_PAD_GPIO24_IE_MASK)
#define SET_PADCFG_PAD_GPIO24_IE(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_384_ADDR,data,PADCFG_PAD_GPIO24_IE_SHIFT,PADCFG_PAD_GPIO24_IE_MASK)
#define GET_PADCFG_PAD_GPIO24_DS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_384_ADDR,PADCFG_PAD_GPIO24_DS_SHIFT,PADCFG_PAD_GPIO24_DS_MASK)
#define SET_PADCFG_PAD_GPIO24_DS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_384_ADDR,data,PADCFG_PAD_GPIO24_DS_SHIFT,PADCFG_PAD_GPIO24_DS_MASK)
#define GET_PADCFG_PAD_GPIO24_PU                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_384_ADDR,PADCFG_PAD_GPIO24_PU_SHIFT,PADCFG_PAD_GPIO24_PU_MASK)
#define SET_PADCFG_PAD_GPIO24_PU(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_384_ADDR,data,PADCFG_PAD_GPIO24_PU_SHIFT,PADCFG_PAD_GPIO24_PU_MASK)
#define GET_PADCFG_PAD_GPIO24_PD                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_384_ADDR,PADCFG_PAD_GPIO24_PD_SHIFT,PADCFG_PAD_GPIO24_PD_MASK)
#define SET_PADCFG_PAD_GPIO24_PD(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_384_ADDR,data,PADCFG_PAD_GPIO24_PD_SHIFT,PADCFG_PAD_GPIO24_PD_MASK)
#define GET_PADCFG_PAD_GPIO24_SLEW                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_384_ADDR,PADCFG_PAD_GPIO24_SLEW_SHIFT,PADCFG_PAD_GPIO24_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO24_SLEW(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_384_ADDR,data,PADCFG_PAD_GPIO24_SLEW_SHIFT,PADCFG_PAD_GPIO24_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO24_SMT                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_384_ADDR,PADCFG_PAD_GPIO24_SMT_SHIFT,PADCFG_PAD_GPIO24_SMT_MASK)
#define SET_PADCFG_PAD_GPIO24_SMT(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_384_ADDR,data,PADCFG_PAD_GPIO24_SMT_SHIFT,PADCFG_PAD_GPIO24_SMT_MASK)
#define GET_PADCFG_PAD_GPIO24_POS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_384_ADDR,PADCFG_PAD_GPIO24_POS_SHIFT,PADCFG_PAD_GPIO24_POS_MASK)
#define SET_PADCFG_PAD_GPIO24_POS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_384_ADDR,data,PADCFG_PAD_GPIO24_POS_SHIFT,PADCFG_PAD_GPIO24_POS_MASK)
#define GET_PADCFG_PAD_GPIO25_IE                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_388_ADDR,PADCFG_PAD_GPIO25_IE_SHIFT,PADCFG_PAD_GPIO25_IE_MASK)
#define SET_PADCFG_PAD_GPIO25_IE(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_388_ADDR,data,PADCFG_PAD_GPIO25_IE_SHIFT,PADCFG_PAD_GPIO25_IE_MASK)
#define GET_PADCFG_PAD_GPIO25_DS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_388_ADDR,PADCFG_PAD_GPIO25_DS_SHIFT,PADCFG_PAD_GPIO25_DS_MASK)
#define SET_PADCFG_PAD_GPIO25_DS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_388_ADDR,data,PADCFG_PAD_GPIO25_DS_SHIFT,PADCFG_PAD_GPIO25_DS_MASK)
#define GET_PADCFG_PAD_GPIO25_PU                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_388_ADDR,PADCFG_PAD_GPIO25_PU_SHIFT,PADCFG_PAD_GPIO25_PU_MASK)
#define SET_PADCFG_PAD_GPIO25_PU(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_388_ADDR,data,PADCFG_PAD_GPIO25_PU_SHIFT,PADCFG_PAD_GPIO25_PU_MASK)
#define GET_PADCFG_PAD_GPIO25_PD                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_388_ADDR,PADCFG_PAD_GPIO25_PD_SHIFT,PADCFG_PAD_GPIO25_PD_MASK)
#define SET_PADCFG_PAD_GPIO25_PD(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_388_ADDR,data,PADCFG_PAD_GPIO25_PD_SHIFT,PADCFG_PAD_GPIO25_PD_MASK)
#define GET_PADCFG_PAD_GPIO25_SLEW                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_388_ADDR,PADCFG_PAD_GPIO25_SLEW_SHIFT,PADCFG_PAD_GPIO25_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO25_SLEW(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_388_ADDR,data,PADCFG_PAD_GPIO25_SLEW_SHIFT,PADCFG_PAD_GPIO25_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO25_SMT                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_388_ADDR,PADCFG_PAD_GPIO25_SMT_SHIFT,PADCFG_PAD_GPIO25_SMT_MASK)
#define SET_PADCFG_PAD_GPIO25_SMT(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_388_ADDR,data,PADCFG_PAD_GPIO25_SMT_SHIFT,PADCFG_PAD_GPIO25_SMT_MASK)
#define GET_PADCFG_PAD_GPIO25_POS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_388_ADDR,PADCFG_PAD_GPIO25_POS_SHIFT,PADCFG_PAD_GPIO25_POS_MASK)
#define SET_PADCFG_PAD_GPIO25_POS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_388_ADDR,data,PADCFG_PAD_GPIO25_POS_SHIFT,PADCFG_PAD_GPIO25_POS_MASK)
#define GET_PADCFG_PAD_GPIO26_IE                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_392_ADDR,PADCFG_PAD_GPIO26_IE_SHIFT,PADCFG_PAD_GPIO26_IE_MASK)
#define SET_PADCFG_PAD_GPIO26_IE(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_392_ADDR,data,PADCFG_PAD_GPIO26_IE_SHIFT,PADCFG_PAD_GPIO26_IE_MASK)
#define GET_PADCFG_PAD_GPIO26_DS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_392_ADDR,PADCFG_PAD_GPIO26_DS_SHIFT,PADCFG_PAD_GPIO26_DS_MASK)
#define SET_PADCFG_PAD_GPIO26_DS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_392_ADDR,data,PADCFG_PAD_GPIO26_DS_SHIFT,PADCFG_PAD_GPIO26_DS_MASK)
#define GET_PADCFG_PAD_GPIO26_PU                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_392_ADDR,PADCFG_PAD_GPIO26_PU_SHIFT,PADCFG_PAD_GPIO26_PU_MASK)
#define SET_PADCFG_PAD_GPIO26_PU(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_392_ADDR,data,PADCFG_PAD_GPIO26_PU_SHIFT,PADCFG_PAD_GPIO26_PU_MASK)
#define GET_PADCFG_PAD_GPIO26_PD                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_392_ADDR,PADCFG_PAD_GPIO26_PD_SHIFT,PADCFG_PAD_GPIO26_PD_MASK)
#define SET_PADCFG_PAD_GPIO26_PD(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_392_ADDR,data,PADCFG_PAD_GPIO26_PD_SHIFT,PADCFG_PAD_GPIO26_PD_MASK)
#define GET_PADCFG_PAD_GPIO26_SLEW                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_392_ADDR,PADCFG_PAD_GPIO26_SLEW_SHIFT,PADCFG_PAD_GPIO26_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO26_SLEW(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_392_ADDR,data,PADCFG_PAD_GPIO26_SLEW_SHIFT,PADCFG_PAD_GPIO26_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO26_SMT                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_392_ADDR,PADCFG_PAD_GPIO26_SMT_SHIFT,PADCFG_PAD_GPIO26_SMT_MASK)
#define SET_PADCFG_PAD_GPIO26_SMT(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_392_ADDR,data,PADCFG_PAD_GPIO26_SMT_SHIFT,PADCFG_PAD_GPIO26_SMT_MASK)
#define GET_PADCFG_PAD_GPIO26_POS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_392_ADDR,PADCFG_PAD_GPIO26_POS_SHIFT,PADCFG_PAD_GPIO26_POS_MASK)
#define SET_PADCFG_PAD_GPIO26_POS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_392_ADDR,data,PADCFG_PAD_GPIO26_POS_SHIFT,PADCFG_PAD_GPIO26_POS_MASK)
#define GET_PADCFG_PAD_GPIO27_IE                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_396_ADDR,PADCFG_PAD_GPIO27_IE_SHIFT,PADCFG_PAD_GPIO27_IE_MASK)
#define SET_PADCFG_PAD_GPIO27_IE(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_396_ADDR,data,PADCFG_PAD_GPIO27_IE_SHIFT,PADCFG_PAD_GPIO27_IE_MASK)
#define GET_PADCFG_PAD_GPIO27_DS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_396_ADDR,PADCFG_PAD_GPIO27_DS_SHIFT,PADCFG_PAD_GPIO27_DS_MASK)
#define SET_PADCFG_PAD_GPIO27_DS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_396_ADDR,data,PADCFG_PAD_GPIO27_DS_SHIFT,PADCFG_PAD_GPIO27_DS_MASK)
#define GET_PADCFG_PAD_GPIO27_PU                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_396_ADDR,PADCFG_PAD_GPIO27_PU_SHIFT,PADCFG_PAD_GPIO27_PU_MASK)
#define SET_PADCFG_PAD_GPIO27_PU(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_396_ADDR,data,PADCFG_PAD_GPIO27_PU_SHIFT,PADCFG_PAD_GPIO27_PU_MASK)
#define GET_PADCFG_PAD_GPIO27_PD                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_396_ADDR,PADCFG_PAD_GPIO27_PD_SHIFT,PADCFG_PAD_GPIO27_PD_MASK)
#define SET_PADCFG_PAD_GPIO27_PD(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_396_ADDR,data,PADCFG_PAD_GPIO27_PD_SHIFT,PADCFG_PAD_GPIO27_PD_MASK)
#define GET_PADCFG_PAD_GPIO27_SLEW                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_396_ADDR,PADCFG_PAD_GPIO27_SLEW_SHIFT,PADCFG_PAD_GPIO27_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO27_SLEW(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_396_ADDR,data,PADCFG_PAD_GPIO27_SLEW_SHIFT,PADCFG_PAD_GPIO27_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO27_SMT                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_396_ADDR,PADCFG_PAD_GPIO27_SMT_SHIFT,PADCFG_PAD_GPIO27_SMT_MASK)
#define SET_PADCFG_PAD_GPIO27_SMT(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_396_ADDR,data,PADCFG_PAD_GPIO27_SMT_SHIFT,PADCFG_PAD_GPIO27_SMT_MASK)
#define GET_PADCFG_PAD_GPIO27_POS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_396_ADDR,PADCFG_PAD_GPIO27_POS_SHIFT,PADCFG_PAD_GPIO27_POS_MASK)
#define SET_PADCFG_PAD_GPIO27_POS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_396_ADDR,data,PADCFG_PAD_GPIO27_POS_SHIFT,PADCFG_PAD_GPIO27_POS_MASK)
#define GET_PADCFG_PAD_GPIO28_IE                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_400_ADDR,PADCFG_PAD_GPIO28_IE_SHIFT,PADCFG_PAD_GPIO28_IE_MASK)
#define SET_PADCFG_PAD_GPIO28_IE(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_400_ADDR,data,PADCFG_PAD_GPIO28_IE_SHIFT,PADCFG_PAD_GPIO28_IE_MASK)
#define GET_PADCFG_PAD_GPIO28_DS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_400_ADDR,PADCFG_PAD_GPIO28_DS_SHIFT,PADCFG_PAD_GPIO28_DS_MASK)
#define SET_PADCFG_PAD_GPIO28_DS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_400_ADDR,data,PADCFG_PAD_GPIO28_DS_SHIFT,PADCFG_PAD_GPIO28_DS_MASK)
#define GET_PADCFG_PAD_GPIO28_PU                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_400_ADDR,PADCFG_PAD_GPIO28_PU_SHIFT,PADCFG_PAD_GPIO28_PU_MASK)
#define SET_PADCFG_PAD_GPIO28_PU(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_400_ADDR,data,PADCFG_PAD_GPIO28_PU_SHIFT,PADCFG_PAD_GPIO28_PU_MASK)
#define GET_PADCFG_PAD_GPIO28_PD                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_400_ADDR,PADCFG_PAD_GPIO28_PD_SHIFT,PADCFG_PAD_GPIO28_PD_MASK)
#define SET_PADCFG_PAD_GPIO28_PD(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_400_ADDR,data,PADCFG_PAD_GPIO28_PD_SHIFT,PADCFG_PAD_GPIO28_PD_MASK)
#define GET_PADCFG_PAD_GPIO28_SLEW                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_400_ADDR,PADCFG_PAD_GPIO28_SLEW_SHIFT,PADCFG_PAD_GPIO28_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO28_SLEW(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_400_ADDR,data,PADCFG_PAD_GPIO28_SLEW_SHIFT,PADCFG_PAD_GPIO28_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO28_SMT                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_400_ADDR,PADCFG_PAD_GPIO28_SMT_SHIFT,PADCFG_PAD_GPIO28_SMT_MASK)
#define SET_PADCFG_PAD_GPIO28_SMT(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_400_ADDR,data,PADCFG_PAD_GPIO28_SMT_SHIFT,PADCFG_PAD_GPIO28_SMT_MASK)
#define GET_PADCFG_PAD_GPIO28_POS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_400_ADDR,PADCFG_PAD_GPIO28_POS_SHIFT,PADCFG_PAD_GPIO28_POS_MASK)
#define SET_PADCFG_PAD_GPIO28_POS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_400_ADDR,data,PADCFG_PAD_GPIO28_POS_SHIFT,PADCFG_PAD_GPIO28_POS_MASK)
#define GET_PADCFG_PAD_GPIO29_IE                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_404_ADDR,PADCFG_PAD_GPIO29_IE_SHIFT,PADCFG_PAD_GPIO29_IE_MASK)
#define SET_PADCFG_PAD_GPIO29_IE(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_404_ADDR,data,PADCFG_PAD_GPIO29_IE_SHIFT,PADCFG_PAD_GPIO29_IE_MASK)
#define GET_PADCFG_PAD_GPIO29_DS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_404_ADDR,PADCFG_PAD_GPIO29_DS_SHIFT,PADCFG_PAD_GPIO29_DS_MASK)
#define SET_PADCFG_PAD_GPIO29_DS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_404_ADDR,data,PADCFG_PAD_GPIO29_DS_SHIFT,PADCFG_PAD_GPIO29_DS_MASK)
#define GET_PADCFG_PAD_GPIO29_PU                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_404_ADDR,PADCFG_PAD_GPIO29_PU_SHIFT,PADCFG_PAD_GPIO29_PU_MASK)
#define SET_PADCFG_PAD_GPIO29_PU(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_404_ADDR,data,PADCFG_PAD_GPIO29_PU_SHIFT,PADCFG_PAD_GPIO29_PU_MASK)
#define GET_PADCFG_PAD_GPIO29_PD                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_404_ADDR,PADCFG_PAD_GPIO29_PD_SHIFT,PADCFG_PAD_GPIO29_PD_MASK)
#define SET_PADCFG_PAD_GPIO29_PD(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_404_ADDR,data,PADCFG_PAD_GPIO29_PD_SHIFT,PADCFG_PAD_GPIO29_PD_MASK)
#define GET_PADCFG_PAD_GPIO29_SLEW                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_404_ADDR,PADCFG_PAD_GPIO29_SLEW_SHIFT,PADCFG_PAD_GPIO29_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO29_SLEW(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_404_ADDR,data,PADCFG_PAD_GPIO29_SLEW_SHIFT,PADCFG_PAD_GPIO29_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO29_SMT                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_404_ADDR,PADCFG_PAD_GPIO29_SMT_SHIFT,PADCFG_PAD_GPIO29_SMT_MASK)
#define SET_PADCFG_PAD_GPIO29_SMT(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_404_ADDR,data,PADCFG_PAD_GPIO29_SMT_SHIFT,PADCFG_PAD_GPIO29_SMT_MASK)
#define GET_PADCFG_PAD_GPIO29_POS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_404_ADDR,PADCFG_PAD_GPIO29_POS_SHIFT,PADCFG_PAD_GPIO29_POS_MASK)
#define SET_PADCFG_PAD_GPIO29_POS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_404_ADDR,data,PADCFG_PAD_GPIO29_POS_SHIFT,PADCFG_PAD_GPIO29_POS_MASK)
#define GET_PADCFG_PAD_GPIO30_IE                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_408_ADDR,PADCFG_PAD_GPIO30_IE_SHIFT,PADCFG_PAD_GPIO30_IE_MASK)
#define SET_PADCFG_PAD_GPIO30_IE(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_408_ADDR,data,PADCFG_PAD_GPIO30_IE_SHIFT,PADCFG_PAD_GPIO30_IE_MASK)
#define GET_PADCFG_PAD_GPIO30_DS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_408_ADDR,PADCFG_PAD_GPIO30_DS_SHIFT,PADCFG_PAD_GPIO30_DS_MASK)
#define SET_PADCFG_PAD_GPIO30_DS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_408_ADDR,data,PADCFG_PAD_GPIO30_DS_SHIFT,PADCFG_PAD_GPIO30_DS_MASK)
#define GET_PADCFG_PAD_GPIO30_PU                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_408_ADDR,PADCFG_PAD_GPIO30_PU_SHIFT,PADCFG_PAD_GPIO30_PU_MASK)
#define SET_PADCFG_PAD_GPIO30_PU(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_408_ADDR,data,PADCFG_PAD_GPIO30_PU_SHIFT,PADCFG_PAD_GPIO30_PU_MASK)
#define GET_PADCFG_PAD_GPIO30_PD                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_408_ADDR,PADCFG_PAD_GPIO30_PD_SHIFT,PADCFG_PAD_GPIO30_PD_MASK)
#define SET_PADCFG_PAD_GPIO30_PD(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_408_ADDR,data,PADCFG_PAD_GPIO30_PD_SHIFT,PADCFG_PAD_GPIO30_PD_MASK)
#define GET_PADCFG_PAD_GPIO30_SLEW                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_408_ADDR,PADCFG_PAD_GPIO30_SLEW_SHIFT,PADCFG_PAD_GPIO30_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO30_SLEW(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_408_ADDR,data,PADCFG_PAD_GPIO30_SLEW_SHIFT,PADCFG_PAD_GPIO30_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO30_SMT                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_408_ADDR,PADCFG_PAD_GPIO30_SMT_SHIFT,PADCFG_PAD_GPIO30_SMT_MASK)
#define SET_PADCFG_PAD_GPIO30_SMT(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_408_ADDR,data,PADCFG_PAD_GPIO30_SMT_SHIFT,PADCFG_PAD_GPIO30_SMT_MASK)
#define GET_PADCFG_PAD_GPIO30_POS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_408_ADDR,PADCFG_PAD_GPIO30_POS_SHIFT,PADCFG_PAD_GPIO30_POS_MASK)
#define SET_PADCFG_PAD_GPIO30_POS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_408_ADDR,data,PADCFG_PAD_GPIO30_POS_SHIFT,PADCFG_PAD_GPIO30_POS_MASK)
#define GET_PADCFG_PAD_GPIO31_IE                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_412_ADDR,PADCFG_PAD_GPIO31_IE_SHIFT,PADCFG_PAD_GPIO31_IE_MASK)
#define SET_PADCFG_PAD_GPIO31_IE(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_412_ADDR,data,PADCFG_PAD_GPIO31_IE_SHIFT,PADCFG_PAD_GPIO31_IE_MASK)
#define GET_PADCFG_PAD_GPIO31_DS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_412_ADDR,PADCFG_PAD_GPIO31_DS_SHIFT,PADCFG_PAD_GPIO31_DS_MASK)
#define SET_PADCFG_PAD_GPIO31_DS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_412_ADDR,data,PADCFG_PAD_GPIO31_DS_SHIFT,PADCFG_PAD_GPIO31_DS_MASK)
#define GET_PADCFG_PAD_GPIO31_PU                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_412_ADDR,PADCFG_PAD_GPIO31_PU_SHIFT,PADCFG_PAD_GPIO31_PU_MASK)
#define SET_PADCFG_PAD_GPIO31_PU(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_412_ADDR,data,PADCFG_PAD_GPIO31_PU_SHIFT,PADCFG_PAD_GPIO31_PU_MASK)
#define GET_PADCFG_PAD_GPIO31_PD                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_412_ADDR,PADCFG_PAD_GPIO31_PD_SHIFT,PADCFG_PAD_GPIO31_PD_MASK)
#define SET_PADCFG_PAD_GPIO31_PD(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_412_ADDR,data,PADCFG_PAD_GPIO31_PD_SHIFT,PADCFG_PAD_GPIO31_PD_MASK)
#define GET_PADCFG_PAD_GPIO31_SLEW                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_412_ADDR,PADCFG_PAD_GPIO31_SLEW_SHIFT,PADCFG_PAD_GPIO31_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO31_SLEW(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_412_ADDR,data,PADCFG_PAD_GPIO31_SLEW_SHIFT,PADCFG_PAD_GPIO31_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO31_SMT                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_412_ADDR,PADCFG_PAD_GPIO31_SMT_SHIFT,PADCFG_PAD_GPIO31_SMT_MASK)
#define SET_PADCFG_PAD_GPIO31_SMT(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_412_ADDR,data,PADCFG_PAD_GPIO31_SMT_SHIFT,PADCFG_PAD_GPIO31_SMT_MASK)
#define GET_PADCFG_PAD_GPIO31_POS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_412_ADDR,PADCFG_PAD_GPIO31_POS_SHIFT,PADCFG_PAD_GPIO31_POS_MASK)
#define SET_PADCFG_PAD_GPIO31_POS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_412_ADDR,data,PADCFG_PAD_GPIO31_POS_SHIFT,PADCFG_PAD_GPIO31_POS_MASK)
#define GET_PADCFG_PAD_GPIO32_IE                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_416_ADDR,PADCFG_PAD_GPIO32_IE_SHIFT,PADCFG_PAD_GPIO32_IE_MASK)
#define SET_PADCFG_PAD_GPIO32_IE(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_416_ADDR,data,PADCFG_PAD_GPIO32_IE_SHIFT,PADCFG_PAD_GPIO32_IE_MASK)
#define GET_PADCFG_PAD_GPIO32_DS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_416_ADDR,PADCFG_PAD_GPIO32_DS_SHIFT,PADCFG_PAD_GPIO32_DS_MASK)
#define SET_PADCFG_PAD_GPIO32_DS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_416_ADDR,data,PADCFG_PAD_GPIO32_DS_SHIFT,PADCFG_PAD_GPIO32_DS_MASK)
#define GET_PADCFG_PAD_GPIO32_PU                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_416_ADDR,PADCFG_PAD_GPIO32_PU_SHIFT,PADCFG_PAD_GPIO32_PU_MASK)
#define SET_PADCFG_PAD_GPIO32_PU(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_416_ADDR,data,PADCFG_PAD_GPIO32_PU_SHIFT,PADCFG_PAD_GPIO32_PU_MASK)
#define GET_PADCFG_PAD_GPIO32_PD                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_416_ADDR,PADCFG_PAD_GPIO32_PD_SHIFT,PADCFG_PAD_GPIO32_PD_MASK)
#define SET_PADCFG_PAD_GPIO32_PD(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_416_ADDR,data,PADCFG_PAD_GPIO32_PD_SHIFT,PADCFG_PAD_GPIO32_PD_MASK)
#define GET_PADCFG_PAD_GPIO32_SLEW                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_416_ADDR,PADCFG_PAD_GPIO32_SLEW_SHIFT,PADCFG_PAD_GPIO32_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO32_SLEW(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_416_ADDR,data,PADCFG_PAD_GPIO32_SLEW_SHIFT,PADCFG_PAD_GPIO32_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO32_SMT                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_416_ADDR,PADCFG_PAD_GPIO32_SMT_SHIFT,PADCFG_PAD_GPIO32_SMT_MASK)
#define SET_PADCFG_PAD_GPIO32_SMT(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_416_ADDR,data,PADCFG_PAD_GPIO32_SMT_SHIFT,PADCFG_PAD_GPIO32_SMT_MASK)
#define GET_PADCFG_PAD_GPIO32_POS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_416_ADDR,PADCFG_PAD_GPIO32_POS_SHIFT,PADCFG_PAD_GPIO32_POS_MASK)
#define SET_PADCFG_PAD_GPIO32_POS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_416_ADDR,data,PADCFG_PAD_GPIO32_POS_SHIFT,PADCFG_PAD_GPIO32_POS_MASK)
#define GET_PADCFG_PAD_GPIO33_IE                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_420_ADDR,PADCFG_PAD_GPIO33_IE_SHIFT,PADCFG_PAD_GPIO33_IE_MASK)
#define SET_PADCFG_PAD_GPIO33_IE(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_420_ADDR,data,PADCFG_PAD_GPIO33_IE_SHIFT,PADCFG_PAD_GPIO33_IE_MASK)
#define GET_PADCFG_PAD_GPIO33_DS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_420_ADDR,PADCFG_PAD_GPIO33_DS_SHIFT,PADCFG_PAD_GPIO33_DS_MASK)
#define SET_PADCFG_PAD_GPIO33_DS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_420_ADDR,data,PADCFG_PAD_GPIO33_DS_SHIFT,PADCFG_PAD_GPIO33_DS_MASK)
#define GET_PADCFG_PAD_GPIO33_PU                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_420_ADDR,PADCFG_PAD_GPIO33_PU_SHIFT,PADCFG_PAD_GPIO33_PU_MASK)
#define SET_PADCFG_PAD_GPIO33_PU(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_420_ADDR,data,PADCFG_PAD_GPIO33_PU_SHIFT,PADCFG_PAD_GPIO33_PU_MASK)
#define GET_PADCFG_PAD_GPIO33_PD                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_420_ADDR,PADCFG_PAD_GPIO33_PD_SHIFT,PADCFG_PAD_GPIO33_PD_MASK)
#define SET_PADCFG_PAD_GPIO33_PD(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_420_ADDR,data,PADCFG_PAD_GPIO33_PD_SHIFT,PADCFG_PAD_GPIO33_PD_MASK)
#define GET_PADCFG_PAD_GPIO33_SLEW                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_420_ADDR,PADCFG_PAD_GPIO33_SLEW_SHIFT,PADCFG_PAD_GPIO33_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO33_SLEW(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_420_ADDR,data,PADCFG_PAD_GPIO33_SLEW_SHIFT,PADCFG_PAD_GPIO33_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO33_SMT                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_420_ADDR,PADCFG_PAD_GPIO33_SMT_SHIFT,PADCFG_PAD_GPIO33_SMT_MASK)
#define SET_PADCFG_PAD_GPIO33_SMT(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_420_ADDR,data,PADCFG_PAD_GPIO33_SMT_SHIFT,PADCFG_PAD_GPIO33_SMT_MASK)
#define GET_PADCFG_PAD_GPIO33_POS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_420_ADDR,PADCFG_PAD_GPIO33_POS_SHIFT,PADCFG_PAD_GPIO33_POS_MASK)
#define SET_PADCFG_PAD_GPIO33_POS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_420_ADDR,data,PADCFG_PAD_GPIO33_POS_SHIFT,PADCFG_PAD_GPIO33_POS_MASK)
#define GET_PADCFG_PAD_GPIO34_IE                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_424_ADDR,PADCFG_PAD_GPIO34_IE_SHIFT,PADCFG_PAD_GPIO34_IE_MASK)
#define SET_PADCFG_PAD_GPIO34_IE(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_424_ADDR,data,PADCFG_PAD_GPIO34_IE_SHIFT,PADCFG_PAD_GPIO34_IE_MASK)
#define GET_PADCFG_PAD_GPIO34_DS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_424_ADDR,PADCFG_PAD_GPIO34_DS_SHIFT,PADCFG_PAD_GPIO34_DS_MASK)
#define SET_PADCFG_PAD_GPIO34_DS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_424_ADDR,data,PADCFG_PAD_GPIO34_DS_SHIFT,PADCFG_PAD_GPIO34_DS_MASK)
#define GET_PADCFG_PAD_GPIO34_PU                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_424_ADDR,PADCFG_PAD_GPIO34_PU_SHIFT,PADCFG_PAD_GPIO34_PU_MASK)
#define SET_PADCFG_PAD_GPIO34_PU(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_424_ADDR,data,PADCFG_PAD_GPIO34_PU_SHIFT,PADCFG_PAD_GPIO34_PU_MASK)
#define GET_PADCFG_PAD_GPIO34_PD                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_424_ADDR,PADCFG_PAD_GPIO34_PD_SHIFT,PADCFG_PAD_GPIO34_PD_MASK)
#define SET_PADCFG_PAD_GPIO34_PD(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_424_ADDR,data,PADCFG_PAD_GPIO34_PD_SHIFT,PADCFG_PAD_GPIO34_PD_MASK)
#define GET_PADCFG_PAD_GPIO34_SLEW                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_424_ADDR,PADCFG_PAD_GPIO34_SLEW_SHIFT,PADCFG_PAD_GPIO34_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO34_SLEW(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_424_ADDR,data,PADCFG_PAD_GPIO34_SLEW_SHIFT,PADCFG_PAD_GPIO34_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO34_SMT                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_424_ADDR,PADCFG_PAD_GPIO34_SMT_SHIFT,PADCFG_PAD_GPIO34_SMT_MASK)
#define SET_PADCFG_PAD_GPIO34_SMT(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_424_ADDR,data,PADCFG_PAD_GPIO34_SMT_SHIFT,PADCFG_PAD_GPIO34_SMT_MASK)
#define GET_PADCFG_PAD_GPIO34_POS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_424_ADDR,PADCFG_PAD_GPIO34_POS_SHIFT,PADCFG_PAD_GPIO34_POS_MASK)
#define SET_PADCFG_PAD_GPIO34_POS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_424_ADDR,data,PADCFG_PAD_GPIO34_POS_SHIFT,PADCFG_PAD_GPIO34_POS_MASK)
#define GET_PADCFG_PAD_GPIO35_IE                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_428_ADDR,PADCFG_PAD_GPIO35_IE_SHIFT,PADCFG_PAD_GPIO35_IE_MASK)
#define SET_PADCFG_PAD_GPIO35_IE(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_428_ADDR,data,PADCFG_PAD_GPIO35_IE_SHIFT,PADCFG_PAD_GPIO35_IE_MASK)
#define GET_PADCFG_PAD_GPIO35_DS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_428_ADDR,PADCFG_PAD_GPIO35_DS_SHIFT,PADCFG_PAD_GPIO35_DS_MASK)
#define SET_PADCFG_PAD_GPIO35_DS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_428_ADDR,data,PADCFG_PAD_GPIO35_DS_SHIFT,PADCFG_PAD_GPIO35_DS_MASK)
#define GET_PADCFG_PAD_GPIO35_PU                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_428_ADDR,PADCFG_PAD_GPIO35_PU_SHIFT,PADCFG_PAD_GPIO35_PU_MASK)
#define SET_PADCFG_PAD_GPIO35_PU(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_428_ADDR,data,PADCFG_PAD_GPIO35_PU_SHIFT,PADCFG_PAD_GPIO35_PU_MASK)
#define GET_PADCFG_PAD_GPIO35_PD                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_428_ADDR,PADCFG_PAD_GPIO35_PD_SHIFT,PADCFG_PAD_GPIO35_PD_MASK)
#define SET_PADCFG_PAD_GPIO35_PD(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_428_ADDR,data,PADCFG_PAD_GPIO35_PD_SHIFT,PADCFG_PAD_GPIO35_PD_MASK)
#define GET_PADCFG_PAD_GPIO35_SLEW                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_428_ADDR,PADCFG_PAD_GPIO35_SLEW_SHIFT,PADCFG_PAD_GPIO35_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO35_SLEW(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_428_ADDR,data,PADCFG_PAD_GPIO35_SLEW_SHIFT,PADCFG_PAD_GPIO35_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO35_SMT                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_428_ADDR,PADCFG_PAD_GPIO35_SMT_SHIFT,PADCFG_PAD_GPIO35_SMT_MASK)
#define SET_PADCFG_PAD_GPIO35_SMT(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_428_ADDR,data,PADCFG_PAD_GPIO35_SMT_SHIFT,PADCFG_PAD_GPIO35_SMT_MASK)
#define GET_PADCFG_PAD_GPIO35_POS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_428_ADDR,PADCFG_PAD_GPIO35_POS_SHIFT,PADCFG_PAD_GPIO35_POS_MASK)
#define SET_PADCFG_PAD_GPIO35_POS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_428_ADDR,data,PADCFG_PAD_GPIO35_POS_SHIFT,PADCFG_PAD_GPIO35_POS_MASK)
#define GET_PADCFG_PAD_GPIO36_IE                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_432_ADDR,PADCFG_PAD_GPIO36_IE_SHIFT,PADCFG_PAD_GPIO36_IE_MASK)
#define SET_PADCFG_PAD_GPIO36_IE(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_432_ADDR,data,PADCFG_PAD_GPIO36_IE_SHIFT,PADCFG_PAD_GPIO36_IE_MASK)
#define GET_PADCFG_PAD_GPIO36_DS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_432_ADDR,PADCFG_PAD_GPIO36_DS_SHIFT,PADCFG_PAD_GPIO36_DS_MASK)
#define SET_PADCFG_PAD_GPIO36_DS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_432_ADDR,data,PADCFG_PAD_GPIO36_DS_SHIFT,PADCFG_PAD_GPIO36_DS_MASK)
#define GET_PADCFG_PAD_GPIO36_PU                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_432_ADDR,PADCFG_PAD_GPIO36_PU_SHIFT,PADCFG_PAD_GPIO36_PU_MASK)
#define SET_PADCFG_PAD_GPIO36_PU(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_432_ADDR,data,PADCFG_PAD_GPIO36_PU_SHIFT,PADCFG_PAD_GPIO36_PU_MASK)
#define GET_PADCFG_PAD_GPIO36_PD                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_432_ADDR,PADCFG_PAD_GPIO36_PD_SHIFT,PADCFG_PAD_GPIO36_PD_MASK)
#define SET_PADCFG_PAD_GPIO36_PD(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_432_ADDR,data,PADCFG_PAD_GPIO36_PD_SHIFT,PADCFG_PAD_GPIO36_PD_MASK)
#define GET_PADCFG_PAD_GPIO36_SLEW                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_432_ADDR,PADCFG_PAD_GPIO36_SLEW_SHIFT,PADCFG_PAD_GPIO36_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO36_SLEW(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_432_ADDR,data,PADCFG_PAD_GPIO36_SLEW_SHIFT,PADCFG_PAD_GPIO36_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO36_SMT                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_432_ADDR,PADCFG_PAD_GPIO36_SMT_SHIFT,PADCFG_PAD_GPIO36_SMT_MASK)
#define SET_PADCFG_PAD_GPIO36_SMT(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_432_ADDR,data,PADCFG_PAD_GPIO36_SMT_SHIFT,PADCFG_PAD_GPIO36_SMT_MASK)
#define GET_PADCFG_PAD_GPIO36_POS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_432_ADDR,PADCFG_PAD_GPIO36_POS_SHIFT,PADCFG_PAD_GPIO36_POS_MASK)
#define SET_PADCFG_PAD_GPIO36_POS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_432_ADDR,data,PADCFG_PAD_GPIO36_POS_SHIFT,PADCFG_PAD_GPIO36_POS_MASK)
#define GET_PADCFG_PAD_GPIO37_IE                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_436_ADDR,PADCFG_PAD_GPIO37_IE_SHIFT,PADCFG_PAD_GPIO37_IE_MASK)
#define SET_PADCFG_PAD_GPIO37_IE(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_436_ADDR,data,PADCFG_PAD_GPIO37_IE_SHIFT,PADCFG_PAD_GPIO37_IE_MASK)
#define GET_PADCFG_PAD_GPIO37_DS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_436_ADDR,PADCFG_PAD_GPIO37_DS_SHIFT,PADCFG_PAD_GPIO37_DS_MASK)
#define SET_PADCFG_PAD_GPIO37_DS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_436_ADDR,data,PADCFG_PAD_GPIO37_DS_SHIFT,PADCFG_PAD_GPIO37_DS_MASK)
#define GET_PADCFG_PAD_GPIO37_PU                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_436_ADDR,PADCFG_PAD_GPIO37_PU_SHIFT,PADCFG_PAD_GPIO37_PU_MASK)
#define SET_PADCFG_PAD_GPIO37_PU(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_436_ADDR,data,PADCFG_PAD_GPIO37_PU_SHIFT,PADCFG_PAD_GPIO37_PU_MASK)
#define GET_PADCFG_PAD_GPIO37_PD                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_436_ADDR,PADCFG_PAD_GPIO37_PD_SHIFT,PADCFG_PAD_GPIO37_PD_MASK)
#define SET_PADCFG_PAD_GPIO37_PD(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_436_ADDR,data,PADCFG_PAD_GPIO37_PD_SHIFT,PADCFG_PAD_GPIO37_PD_MASK)
#define GET_PADCFG_PAD_GPIO37_SLEW                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_436_ADDR,PADCFG_PAD_GPIO37_SLEW_SHIFT,PADCFG_PAD_GPIO37_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO37_SLEW(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_436_ADDR,data,PADCFG_PAD_GPIO37_SLEW_SHIFT,PADCFG_PAD_GPIO37_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO37_SMT                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_436_ADDR,PADCFG_PAD_GPIO37_SMT_SHIFT,PADCFG_PAD_GPIO37_SMT_MASK)
#define SET_PADCFG_PAD_GPIO37_SMT(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_436_ADDR,data,PADCFG_PAD_GPIO37_SMT_SHIFT,PADCFG_PAD_GPIO37_SMT_MASK)
#define GET_PADCFG_PAD_GPIO37_POS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_436_ADDR,PADCFG_PAD_GPIO37_POS_SHIFT,PADCFG_PAD_GPIO37_POS_MASK)
#define SET_PADCFG_PAD_GPIO37_POS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_436_ADDR,data,PADCFG_PAD_GPIO37_POS_SHIFT,PADCFG_PAD_GPIO37_POS_MASK)
#define GET_PADCFG_PAD_GPIO38_IE                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_440_ADDR,PADCFG_PAD_GPIO38_IE_SHIFT,PADCFG_PAD_GPIO38_IE_MASK)
#define SET_PADCFG_PAD_GPIO38_IE(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_440_ADDR,data,PADCFG_PAD_GPIO38_IE_SHIFT,PADCFG_PAD_GPIO38_IE_MASK)
#define GET_PADCFG_PAD_GPIO38_DS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_440_ADDR,PADCFG_PAD_GPIO38_DS_SHIFT,PADCFG_PAD_GPIO38_DS_MASK)
#define SET_PADCFG_PAD_GPIO38_DS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_440_ADDR,data,PADCFG_PAD_GPIO38_DS_SHIFT,PADCFG_PAD_GPIO38_DS_MASK)
#define GET_PADCFG_PAD_GPIO38_PU                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_440_ADDR,PADCFG_PAD_GPIO38_PU_SHIFT,PADCFG_PAD_GPIO38_PU_MASK)
#define SET_PADCFG_PAD_GPIO38_PU(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_440_ADDR,data,PADCFG_PAD_GPIO38_PU_SHIFT,PADCFG_PAD_GPIO38_PU_MASK)
#define GET_PADCFG_PAD_GPIO38_PD                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_440_ADDR,PADCFG_PAD_GPIO38_PD_SHIFT,PADCFG_PAD_GPIO38_PD_MASK)
#define SET_PADCFG_PAD_GPIO38_PD(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_440_ADDR,data,PADCFG_PAD_GPIO38_PD_SHIFT,PADCFG_PAD_GPIO38_PD_MASK)
#define GET_PADCFG_PAD_GPIO38_SLEW                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_440_ADDR,PADCFG_PAD_GPIO38_SLEW_SHIFT,PADCFG_PAD_GPIO38_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO38_SLEW(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_440_ADDR,data,PADCFG_PAD_GPIO38_SLEW_SHIFT,PADCFG_PAD_GPIO38_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO38_SMT                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_440_ADDR,PADCFG_PAD_GPIO38_SMT_SHIFT,PADCFG_PAD_GPIO38_SMT_MASK)
#define SET_PADCFG_PAD_GPIO38_SMT(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_440_ADDR,data,PADCFG_PAD_GPIO38_SMT_SHIFT,PADCFG_PAD_GPIO38_SMT_MASK)
#define GET_PADCFG_PAD_GPIO38_POS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_440_ADDR,PADCFG_PAD_GPIO38_POS_SHIFT,PADCFG_PAD_GPIO38_POS_MASK)
#define SET_PADCFG_PAD_GPIO38_POS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_440_ADDR,data,PADCFG_PAD_GPIO38_POS_SHIFT,PADCFG_PAD_GPIO38_POS_MASK)
#define GET_PADCFG_PAD_GPIO39_IE                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_444_ADDR,PADCFG_PAD_GPIO39_IE_SHIFT,PADCFG_PAD_GPIO39_IE_MASK)
#define SET_PADCFG_PAD_GPIO39_IE(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_444_ADDR,data,PADCFG_PAD_GPIO39_IE_SHIFT,PADCFG_PAD_GPIO39_IE_MASK)
#define GET_PADCFG_PAD_GPIO39_DS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_444_ADDR,PADCFG_PAD_GPIO39_DS_SHIFT,PADCFG_PAD_GPIO39_DS_MASK)
#define SET_PADCFG_PAD_GPIO39_DS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_444_ADDR,data,PADCFG_PAD_GPIO39_DS_SHIFT,PADCFG_PAD_GPIO39_DS_MASK)
#define GET_PADCFG_PAD_GPIO39_PU                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_444_ADDR,PADCFG_PAD_GPIO39_PU_SHIFT,PADCFG_PAD_GPIO39_PU_MASK)
#define SET_PADCFG_PAD_GPIO39_PU(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_444_ADDR,data,PADCFG_PAD_GPIO39_PU_SHIFT,PADCFG_PAD_GPIO39_PU_MASK)
#define GET_PADCFG_PAD_GPIO39_PD                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_444_ADDR,PADCFG_PAD_GPIO39_PD_SHIFT,PADCFG_PAD_GPIO39_PD_MASK)
#define SET_PADCFG_PAD_GPIO39_PD(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_444_ADDR,data,PADCFG_PAD_GPIO39_PD_SHIFT,PADCFG_PAD_GPIO39_PD_MASK)
#define GET_PADCFG_PAD_GPIO39_SLEW                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_444_ADDR,PADCFG_PAD_GPIO39_SLEW_SHIFT,PADCFG_PAD_GPIO39_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO39_SLEW(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_444_ADDR,data,PADCFG_PAD_GPIO39_SLEW_SHIFT,PADCFG_PAD_GPIO39_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO39_SMT                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_444_ADDR,PADCFG_PAD_GPIO39_SMT_SHIFT,PADCFG_PAD_GPIO39_SMT_MASK)
#define SET_PADCFG_PAD_GPIO39_SMT(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_444_ADDR,data,PADCFG_PAD_GPIO39_SMT_SHIFT,PADCFG_PAD_GPIO39_SMT_MASK)
#define GET_PADCFG_PAD_GPIO39_POS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_444_ADDR,PADCFG_PAD_GPIO39_POS_SHIFT,PADCFG_PAD_GPIO39_POS_MASK)
#define SET_PADCFG_PAD_GPIO39_POS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_444_ADDR,data,PADCFG_PAD_GPIO39_POS_SHIFT,PADCFG_PAD_GPIO39_POS_MASK)
#define GET_PADCFG_PAD_GPIO40_IE                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_448_ADDR,PADCFG_PAD_GPIO40_IE_SHIFT,PADCFG_PAD_GPIO40_IE_MASK)
#define SET_PADCFG_PAD_GPIO40_IE(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_448_ADDR,data,PADCFG_PAD_GPIO40_IE_SHIFT,PADCFG_PAD_GPIO40_IE_MASK)
#define GET_PADCFG_PAD_GPIO40_DS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_448_ADDR,PADCFG_PAD_GPIO40_DS_SHIFT,PADCFG_PAD_GPIO40_DS_MASK)
#define SET_PADCFG_PAD_GPIO40_DS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_448_ADDR,data,PADCFG_PAD_GPIO40_DS_SHIFT,PADCFG_PAD_GPIO40_DS_MASK)
#define GET_PADCFG_PAD_GPIO40_PU                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_448_ADDR,PADCFG_PAD_GPIO40_PU_SHIFT,PADCFG_PAD_GPIO40_PU_MASK)
#define SET_PADCFG_PAD_GPIO40_PU(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_448_ADDR,data,PADCFG_PAD_GPIO40_PU_SHIFT,PADCFG_PAD_GPIO40_PU_MASK)
#define GET_PADCFG_PAD_GPIO40_PD                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_448_ADDR,PADCFG_PAD_GPIO40_PD_SHIFT,PADCFG_PAD_GPIO40_PD_MASK)
#define SET_PADCFG_PAD_GPIO40_PD(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_448_ADDR,data,PADCFG_PAD_GPIO40_PD_SHIFT,PADCFG_PAD_GPIO40_PD_MASK)
#define GET_PADCFG_PAD_GPIO40_SLEW                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_448_ADDR,PADCFG_PAD_GPIO40_SLEW_SHIFT,PADCFG_PAD_GPIO40_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO40_SLEW(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_448_ADDR,data,PADCFG_PAD_GPIO40_SLEW_SHIFT,PADCFG_PAD_GPIO40_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO40_SMT                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_448_ADDR,PADCFG_PAD_GPIO40_SMT_SHIFT,PADCFG_PAD_GPIO40_SMT_MASK)
#define SET_PADCFG_PAD_GPIO40_SMT(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_448_ADDR,data,PADCFG_PAD_GPIO40_SMT_SHIFT,PADCFG_PAD_GPIO40_SMT_MASK)
#define GET_PADCFG_PAD_GPIO40_POS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_448_ADDR,PADCFG_PAD_GPIO40_POS_SHIFT,PADCFG_PAD_GPIO40_POS_MASK)
#define SET_PADCFG_PAD_GPIO40_POS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_448_ADDR,data,PADCFG_PAD_GPIO40_POS_SHIFT,PADCFG_PAD_GPIO40_POS_MASK)
#define GET_PADCFG_PAD_GPIO41_IE                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_452_ADDR,PADCFG_PAD_GPIO41_IE_SHIFT,PADCFG_PAD_GPIO41_IE_MASK)
#define SET_PADCFG_PAD_GPIO41_IE(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_452_ADDR,data,PADCFG_PAD_GPIO41_IE_SHIFT,PADCFG_PAD_GPIO41_IE_MASK)
#define GET_PADCFG_PAD_GPIO41_DS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_452_ADDR,PADCFG_PAD_GPIO41_DS_SHIFT,PADCFG_PAD_GPIO41_DS_MASK)
#define SET_PADCFG_PAD_GPIO41_DS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_452_ADDR,data,PADCFG_PAD_GPIO41_DS_SHIFT,PADCFG_PAD_GPIO41_DS_MASK)
#define GET_PADCFG_PAD_GPIO41_PU                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_452_ADDR,PADCFG_PAD_GPIO41_PU_SHIFT,PADCFG_PAD_GPIO41_PU_MASK)
#define SET_PADCFG_PAD_GPIO41_PU(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_452_ADDR,data,PADCFG_PAD_GPIO41_PU_SHIFT,PADCFG_PAD_GPIO41_PU_MASK)
#define GET_PADCFG_PAD_GPIO41_PD                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_452_ADDR,PADCFG_PAD_GPIO41_PD_SHIFT,PADCFG_PAD_GPIO41_PD_MASK)
#define SET_PADCFG_PAD_GPIO41_PD(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_452_ADDR,data,PADCFG_PAD_GPIO41_PD_SHIFT,PADCFG_PAD_GPIO41_PD_MASK)
#define GET_PADCFG_PAD_GPIO41_SLEW                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_452_ADDR,PADCFG_PAD_GPIO41_SLEW_SHIFT,PADCFG_PAD_GPIO41_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO41_SLEW(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_452_ADDR,data,PADCFG_PAD_GPIO41_SLEW_SHIFT,PADCFG_PAD_GPIO41_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO41_SMT                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_452_ADDR,PADCFG_PAD_GPIO41_SMT_SHIFT,PADCFG_PAD_GPIO41_SMT_MASK)
#define SET_PADCFG_PAD_GPIO41_SMT(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_452_ADDR,data,PADCFG_PAD_GPIO41_SMT_SHIFT,PADCFG_PAD_GPIO41_SMT_MASK)
#define GET_PADCFG_PAD_GPIO41_POS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_452_ADDR,PADCFG_PAD_GPIO41_POS_SHIFT,PADCFG_PAD_GPIO41_POS_MASK)
#define SET_PADCFG_PAD_GPIO41_POS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_452_ADDR,data,PADCFG_PAD_GPIO41_POS_SHIFT,PADCFG_PAD_GPIO41_POS_MASK)
#define GET_PADCFG_PAD_GPIO42_IE                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_456_ADDR,PADCFG_PAD_GPIO42_IE_SHIFT,PADCFG_PAD_GPIO42_IE_MASK)
#define SET_PADCFG_PAD_GPIO42_IE(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_456_ADDR,data,PADCFG_PAD_GPIO42_IE_SHIFT,PADCFG_PAD_GPIO42_IE_MASK)
#define GET_PADCFG_PAD_GPIO42_DS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_456_ADDR,PADCFG_PAD_GPIO42_DS_SHIFT,PADCFG_PAD_GPIO42_DS_MASK)
#define SET_PADCFG_PAD_GPIO42_DS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_456_ADDR,data,PADCFG_PAD_GPIO42_DS_SHIFT,PADCFG_PAD_GPIO42_DS_MASK)
#define GET_PADCFG_PAD_GPIO42_PU                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_456_ADDR,PADCFG_PAD_GPIO42_PU_SHIFT,PADCFG_PAD_GPIO42_PU_MASK)
#define SET_PADCFG_PAD_GPIO42_PU(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_456_ADDR,data,PADCFG_PAD_GPIO42_PU_SHIFT,PADCFG_PAD_GPIO42_PU_MASK)
#define GET_PADCFG_PAD_GPIO42_PD                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_456_ADDR,PADCFG_PAD_GPIO42_PD_SHIFT,PADCFG_PAD_GPIO42_PD_MASK)
#define SET_PADCFG_PAD_GPIO42_PD(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_456_ADDR,data,PADCFG_PAD_GPIO42_PD_SHIFT,PADCFG_PAD_GPIO42_PD_MASK)
#define GET_PADCFG_PAD_GPIO42_SLEW                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_456_ADDR,PADCFG_PAD_GPIO42_SLEW_SHIFT,PADCFG_PAD_GPIO42_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO42_SLEW(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_456_ADDR,data,PADCFG_PAD_GPIO42_SLEW_SHIFT,PADCFG_PAD_GPIO42_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO42_SMT                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_456_ADDR,PADCFG_PAD_GPIO42_SMT_SHIFT,PADCFG_PAD_GPIO42_SMT_MASK)
#define SET_PADCFG_PAD_GPIO42_SMT(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_456_ADDR,data,PADCFG_PAD_GPIO42_SMT_SHIFT,PADCFG_PAD_GPIO42_SMT_MASK)
#define GET_PADCFG_PAD_GPIO42_POS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_456_ADDR,PADCFG_PAD_GPIO42_POS_SHIFT,PADCFG_PAD_GPIO42_POS_MASK)
#define SET_PADCFG_PAD_GPIO42_POS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_456_ADDR,data,PADCFG_PAD_GPIO42_POS_SHIFT,PADCFG_PAD_GPIO42_POS_MASK)
#define GET_PADCFG_PAD_GPIO43_IE                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_460_ADDR,PADCFG_PAD_GPIO43_IE_SHIFT,PADCFG_PAD_GPIO43_IE_MASK)
#define SET_PADCFG_PAD_GPIO43_IE(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_460_ADDR,data,PADCFG_PAD_GPIO43_IE_SHIFT,PADCFG_PAD_GPIO43_IE_MASK)
#define GET_PADCFG_PAD_GPIO43_DS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_460_ADDR,PADCFG_PAD_GPIO43_DS_SHIFT,PADCFG_PAD_GPIO43_DS_MASK)
#define SET_PADCFG_PAD_GPIO43_DS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_460_ADDR,data,PADCFG_PAD_GPIO43_DS_SHIFT,PADCFG_PAD_GPIO43_DS_MASK)
#define GET_PADCFG_PAD_GPIO43_PU                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_460_ADDR,PADCFG_PAD_GPIO43_PU_SHIFT,PADCFG_PAD_GPIO43_PU_MASK)
#define SET_PADCFG_PAD_GPIO43_PU(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_460_ADDR,data,PADCFG_PAD_GPIO43_PU_SHIFT,PADCFG_PAD_GPIO43_PU_MASK)
#define GET_PADCFG_PAD_GPIO43_PD                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_460_ADDR,PADCFG_PAD_GPIO43_PD_SHIFT,PADCFG_PAD_GPIO43_PD_MASK)
#define SET_PADCFG_PAD_GPIO43_PD(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_460_ADDR,data,PADCFG_PAD_GPIO43_PD_SHIFT,PADCFG_PAD_GPIO43_PD_MASK)
#define GET_PADCFG_PAD_GPIO43_SLEW                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_460_ADDR,PADCFG_PAD_GPIO43_SLEW_SHIFT,PADCFG_PAD_GPIO43_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO43_SLEW(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_460_ADDR,data,PADCFG_PAD_GPIO43_SLEW_SHIFT,PADCFG_PAD_GPIO43_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO43_SMT                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_460_ADDR,PADCFG_PAD_GPIO43_SMT_SHIFT,PADCFG_PAD_GPIO43_SMT_MASK)
#define SET_PADCFG_PAD_GPIO43_SMT(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_460_ADDR,data,PADCFG_PAD_GPIO43_SMT_SHIFT,PADCFG_PAD_GPIO43_SMT_MASK)
#define GET_PADCFG_PAD_GPIO43_POS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_460_ADDR,PADCFG_PAD_GPIO43_POS_SHIFT,PADCFG_PAD_GPIO43_POS_MASK)
#define SET_PADCFG_PAD_GPIO43_POS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_460_ADDR,data,PADCFG_PAD_GPIO43_POS_SHIFT,PADCFG_PAD_GPIO43_POS_MASK)
#define GET_PADCFG_PAD_GPIO44_IE                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_464_ADDR,PADCFG_PAD_GPIO44_IE_SHIFT,PADCFG_PAD_GPIO44_IE_MASK)
#define SET_PADCFG_PAD_GPIO44_IE(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_464_ADDR,data,PADCFG_PAD_GPIO44_IE_SHIFT,PADCFG_PAD_GPIO44_IE_MASK)
#define GET_PADCFG_PAD_GPIO44_DS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_464_ADDR,PADCFG_PAD_GPIO44_DS_SHIFT,PADCFG_PAD_GPIO44_DS_MASK)
#define SET_PADCFG_PAD_GPIO44_DS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_464_ADDR,data,PADCFG_PAD_GPIO44_DS_SHIFT,PADCFG_PAD_GPIO44_DS_MASK)
#define GET_PADCFG_PAD_GPIO44_PU                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_464_ADDR,PADCFG_PAD_GPIO44_PU_SHIFT,PADCFG_PAD_GPIO44_PU_MASK)
#define SET_PADCFG_PAD_GPIO44_PU(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_464_ADDR,data,PADCFG_PAD_GPIO44_PU_SHIFT,PADCFG_PAD_GPIO44_PU_MASK)
#define GET_PADCFG_PAD_GPIO44_PD                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_464_ADDR,PADCFG_PAD_GPIO44_PD_SHIFT,PADCFG_PAD_GPIO44_PD_MASK)
#define SET_PADCFG_PAD_GPIO44_PD(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_464_ADDR,data,PADCFG_PAD_GPIO44_PD_SHIFT,PADCFG_PAD_GPIO44_PD_MASK)
#define GET_PADCFG_PAD_GPIO44_SLEW                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_464_ADDR,PADCFG_PAD_GPIO44_SLEW_SHIFT,PADCFG_PAD_GPIO44_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO44_SLEW(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_464_ADDR,data,PADCFG_PAD_GPIO44_SLEW_SHIFT,PADCFG_PAD_GPIO44_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO44_SMT                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_464_ADDR,PADCFG_PAD_GPIO44_SMT_SHIFT,PADCFG_PAD_GPIO44_SMT_MASK)
#define SET_PADCFG_PAD_GPIO44_SMT(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_464_ADDR,data,PADCFG_PAD_GPIO44_SMT_SHIFT,PADCFG_PAD_GPIO44_SMT_MASK)
#define GET_PADCFG_PAD_GPIO44_POS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_464_ADDR,PADCFG_PAD_GPIO44_POS_SHIFT,PADCFG_PAD_GPIO44_POS_MASK)
#define SET_PADCFG_PAD_GPIO44_POS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_464_ADDR,data,PADCFG_PAD_GPIO44_POS_SHIFT,PADCFG_PAD_GPIO44_POS_MASK)
#define GET_PADCFG_PAD_GPIO45_IE                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_468_ADDR,PADCFG_PAD_GPIO45_IE_SHIFT,PADCFG_PAD_GPIO45_IE_MASK)
#define SET_PADCFG_PAD_GPIO45_IE(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_468_ADDR,data,PADCFG_PAD_GPIO45_IE_SHIFT,PADCFG_PAD_GPIO45_IE_MASK)
#define GET_PADCFG_PAD_GPIO45_DS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_468_ADDR,PADCFG_PAD_GPIO45_DS_SHIFT,PADCFG_PAD_GPIO45_DS_MASK)
#define SET_PADCFG_PAD_GPIO45_DS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_468_ADDR,data,PADCFG_PAD_GPIO45_DS_SHIFT,PADCFG_PAD_GPIO45_DS_MASK)
#define GET_PADCFG_PAD_GPIO45_PU                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_468_ADDR,PADCFG_PAD_GPIO45_PU_SHIFT,PADCFG_PAD_GPIO45_PU_MASK)
#define SET_PADCFG_PAD_GPIO45_PU(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_468_ADDR,data,PADCFG_PAD_GPIO45_PU_SHIFT,PADCFG_PAD_GPIO45_PU_MASK)
#define GET_PADCFG_PAD_GPIO45_PD                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_468_ADDR,PADCFG_PAD_GPIO45_PD_SHIFT,PADCFG_PAD_GPIO45_PD_MASK)
#define SET_PADCFG_PAD_GPIO45_PD(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_468_ADDR,data,PADCFG_PAD_GPIO45_PD_SHIFT,PADCFG_PAD_GPIO45_PD_MASK)
#define GET_PADCFG_PAD_GPIO45_SLEW                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_468_ADDR,PADCFG_PAD_GPIO45_SLEW_SHIFT,PADCFG_PAD_GPIO45_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO45_SLEW(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_468_ADDR,data,PADCFG_PAD_GPIO45_SLEW_SHIFT,PADCFG_PAD_GPIO45_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO45_SMT                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_468_ADDR,PADCFG_PAD_GPIO45_SMT_SHIFT,PADCFG_PAD_GPIO45_SMT_MASK)
#define SET_PADCFG_PAD_GPIO45_SMT(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_468_ADDR,data,PADCFG_PAD_GPIO45_SMT_SHIFT,PADCFG_PAD_GPIO45_SMT_MASK)
#define GET_PADCFG_PAD_GPIO45_POS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_468_ADDR,PADCFG_PAD_GPIO45_POS_SHIFT,PADCFG_PAD_GPIO45_POS_MASK)
#define SET_PADCFG_PAD_GPIO45_POS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_468_ADDR,data,PADCFG_PAD_GPIO45_POS_SHIFT,PADCFG_PAD_GPIO45_POS_MASK)
#define GET_PADCFG_PAD_GPIO46_IE                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_472_ADDR,PADCFG_PAD_GPIO46_IE_SHIFT,PADCFG_PAD_GPIO46_IE_MASK)
#define SET_PADCFG_PAD_GPIO46_IE(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_472_ADDR,data,PADCFG_PAD_GPIO46_IE_SHIFT,PADCFG_PAD_GPIO46_IE_MASK)
#define GET_PADCFG_PAD_GPIO46_DS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_472_ADDR,PADCFG_PAD_GPIO46_DS_SHIFT,PADCFG_PAD_GPIO46_DS_MASK)
#define SET_PADCFG_PAD_GPIO46_DS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_472_ADDR,data,PADCFG_PAD_GPIO46_DS_SHIFT,PADCFG_PAD_GPIO46_DS_MASK)
#define GET_PADCFG_PAD_GPIO46_PU                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_472_ADDR,PADCFG_PAD_GPIO46_PU_SHIFT,PADCFG_PAD_GPIO46_PU_MASK)
#define SET_PADCFG_PAD_GPIO46_PU(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_472_ADDR,data,PADCFG_PAD_GPIO46_PU_SHIFT,PADCFG_PAD_GPIO46_PU_MASK)
#define GET_PADCFG_PAD_GPIO46_PD                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_472_ADDR,PADCFG_PAD_GPIO46_PD_SHIFT,PADCFG_PAD_GPIO46_PD_MASK)
#define SET_PADCFG_PAD_GPIO46_PD(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_472_ADDR,data,PADCFG_PAD_GPIO46_PD_SHIFT,PADCFG_PAD_GPIO46_PD_MASK)
#define GET_PADCFG_PAD_GPIO46_SLEW                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_472_ADDR,PADCFG_PAD_GPIO46_SLEW_SHIFT,PADCFG_PAD_GPIO46_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO46_SLEW(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_472_ADDR,data,PADCFG_PAD_GPIO46_SLEW_SHIFT,PADCFG_PAD_GPIO46_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO46_SMT                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_472_ADDR,PADCFG_PAD_GPIO46_SMT_SHIFT,PADCFG_PAD_GPIO46_SMT_MASK)
#define SET_PADCFG_PAD_GPIO46_SMT(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_472_ADDR,data,PADCFG_PAD_GPIO46_SMT_SHIFT,PADCFG_PAD_GPIO46_SMT_MASK)
#define GET_PADCFG_PAD_GPIO46_POS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_472_ADDR,PADCFG_PAD_GPIO46_POS_SHIFT,PADCFG_PAD_GPIO46_POS_MASK)
#define SET_PADCFG_PAD_GPIO46_POS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_472_ADDR,data,PADCFG_PAD_GPIO46_POS_SHIFT,PADCFG_PAD_GPIO46_POS_MASK)
#define GET_PADCFG_PAD_GPIO47_IE                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_476_ADDR,PADCFG_PAD_GPIO47_IE_SHIFT,PADCFG_PAD_GPIO47_IE_MASK)
#define SET_PADCFG_PAD_GPIO47_IE(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_476_ADDR,data,PADCFG_PAD_GPIO47_IE_SHIFT,PADCFG_PAD_GPIO47_IE_MASK)
#define GET_PADCFG_PAD_GPIO47_DS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_476_ADDR,PADCFG_PAD_GPIO47_DS_SHIFT,PADCFG_PAD_GPIO47_DS_MASK)
#define SET_PADCFG_PAD_GPIO47_DS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_476_ADDR,data,PADCFG_PAD_GPIO47_DS_SHIFT,PADCFG_PAD_GPIO47_DS_MASK)
#define GET_PADCFG_PAD_GPIO47_PU                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_476_ADDR,PADCFG_PAD_GPIO47_PU_SHIFT,PADCFG_PAD_GPIO47_PU_MASK)
#define SET_PADCFG_PAD_GPIO47_PU(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_476_ADDR,data,PADCFG_PAD_GPIO47_PU_SHIFT,PADCFG_PAD_GPIO47_PU_MASK)
#define GET_PADCFG_PAD_GPIO47_PD                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_476_ADDR,PADCFG_PAD_GPIO47_PD_SHIFT,PADCFG_PAD_GPIO47_PD_MASK)
#define SET_PADCFG_PAD_GPIO47_PD(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_476_ADDR,data,PADCFG_PAD_GPIO47_PD_SHIFT,PADCFG_PAD_GPIO47_PD_MASK)
#define GET_PADCFG_PAD_GPIO47_SLEW                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_476_ADDR,PADCFG_PAD_GPIO47_SLEW_SHIFT,PADCFG_PAD_GPIO47_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO47_SLEW(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_476_ADDR,data,PADCFG_PAD_GPIO47_SLEW_SHIFT,PADCFG_PAD_GPIO47_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO47_SMT                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_476_ADDR,PADCFG_PAD_GPIO47_SMT_SHIFT,PADCFG_PAD_GPIO47_SMT_MASK)
#define SET_PADCFG_PAD_GPIO47_SMT(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_476_ADDR,data,PADCFG_PAD_GPIO47_SMT_SHIFT,PADCFG_PAD_GPIO47_SMT_MASK)
#define GET_PADCFG_PAD_GPIO47_POS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_476_ADDR,PADCFG_PAD_GPIO47_POS_SHIFT,PADCFG_PAD_GPIO47_POS_MASK)
#define SET_PADCFG_PAD_GPIO47_POS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_476_ADDR,data,PADCFG_PAD_GPIO47_POS_SHIFT,PADCFG_PAD_GPIO47_POS_MASK)
#define GET_PADCFG_PAD_GPIO48_IE                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_480_ADDR,PADCFG_PAD_GPIO48_IE_SHIFT,PADCFG_PAD_GPIO48_IE_MASK)
#define SET_PADCFG_PAD_GPIO48_IE(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_480_ADDR,data,PADCFG_PAD_GPIO48_IE_SHIFT,PADCFG_PAD_GPIO48_IE_MASK)
#define GET_PADCFG_PAD_GPIO48_DS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_480_ADDR,PADCFG_PAD_GPIO48_DS_SHIFT,PADCFG_PAD_GPIO48_DS_MASK)
#define SET_PADCFG_PAD_GPIO48_DS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_480_ADDR,data,PADCFG_PAD_GPIO48_DS_SHIFT,PADCFG_PAD_GPIO48_DS_MASK)
#define GET_PADCFG_PAD_GPIO48_PU                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_480_ADDR,PADCFG_PAD_GPIO48_PU_SHIFT,PADCFG_PAD_GPIO48_PU_MASK)
#define SET_PADCFG_PAD_GPIO48_PU(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_480_ADDR,data,PADCFG_PAD_GPIO48_PU_SHIFT,PADCFG_PAD_GPIO48_PU_MASK)
#define GET_PADCFG_PAD_GPIO48_PD                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_480_ADDR,PADCFG_PAD_GPIO48_PD_SHIFT,PADCFG_PAD_GPIO48_PD_MASK)
#define SET_PADCFG_PAD_GPIO48_PD(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_480_ADDR,data,PADCFG_PAD_GPIO48_PD_SHIFT,PADCFG_PAD_GPIO48_PD_MASK)
#define GET_PADCFG_PAD_GPIO48_SLEW                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_480_ADDR,PADCFG_PAD_GPIO48_SLEW_SHIFT,PADCFG_PAD_GPIO48_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO48_SLEW(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_480_ADDR,data,PADCFG_PAD_GPIO48_SLEW_SHIFT,PADCFG_PAD_GPIO48_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO48_SMT                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_480_ADDR,PADCFG_PAD_GPIO48_SMT_SHIFT,PADCFG_PAD_GPIO48_SMT_MASK)
#define SET_PADCFG_PAD_GPIO48_SMT(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_480_ADDR,data,PADCFG_PAD_GPIO48_SMT_SHIFT,PADCFG_PAD_GPIO48_SMT_MASK)
#define GET_PADCFG_PAD_GPIO48_POS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_480_ADDR,PADCFG_PAD_GPIO48_POS_SHIFT,PADCFG_PAD_GPIO48_POS_MASK)
#define SET_PADCFG_PAD_GPIO48_POS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_480_ADDR,data,PADCFG_PAD_GPIO48_POS_SHIFT,PADCFG_PAD_GPIO48_POS_MASK)
#define GET_PADCFG_PAD_GPIO49_IE                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_484_ADDR,PADCFG_PAD_GPIO49_IE_SHIFT,PADCFG_PAD_GPIO49_IE_MASK)
#define SET_PADCFG_PAD_GPIO49_IE(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_484_ADDR,data,PADCFG_PAD_GPIO49_IE_SHIFT,PADCFG_PAD_GPIO49_IE_MASK)
#define GET_PADCFG_PAD_GPIO49_DS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_484_ADDR,PADCFG_PAD_GPIO49_DS_SHIFT,PADCFG_PAD_GPIO49_DS_MASK)
#define SET_PADCFG_PAD_GPIO49_DS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_484_ADDR,data,PADCFG_PAD_GPIO49_DS_SHIFT,PADCFG_PAD_GPIO49_DS_MASK)
#define GET_PADCFG_PAD_GPIO49_PU                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_484_ADDR,PADCFG_PAD_GPIO49_PU_SHIFT,PADCFG_PAD_GPIO49_PU_MASK)
#define SET_PADCFG_PAD_GPIO49_PU(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_484_ADDR,data,PADCFG_PAD_GPIO49_PU_SHIFT,PADCFG_PAD_GPIO49_PU_MASK)
#define GET_PADCFG_PAD_GPIO49_PD                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_484_ADDR,PADCFG_PAD_GPIO49_PD_SHIFT,PADCFG_PAD_GPIO49_PD_MASK)
#define SET_PADCFG_PAD_GPIO49_PD(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_484_ADDR,data,PADCFG_PAD_GPIO49_PD_SHIFT,PADCFG_PAD_GPIO49_PD_MASK)
#define GET_PADCFG_PAD_GPIO49_SLEW                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_484_ADDR,PADCFG_PAD_GPIO49_SLEW_SHIFT,PADCFG_PAD_GPIO49_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO49_SLEW(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_484_ADDR,data,PADCFG_PAD_GPIO49_SLEW_SHIFT,PADCFG_PAD_GPIO49_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO49_SMT                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_484_ADDR,PADCFG_PAD_GPIO49_SMT_SHIFT,PADCFG_PAD_GPIO49_SMT_MASK)
#define SET_PADCFG_PAD_GPIO49_SMT(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_484_ADDR,data,PADCFG_PAD_GPIO49_SMT_SHIFT,PADCFG_PAD_GPIO49_SMT_MASK)
#define GET_PADCFG_PAD_GPIO49_POS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_484_ADDR,PADCFG_PAD_GPIO49_POS_SHIFT,PADCFG_PAD_GPIO49_POS_MASK)
#define SET_PADCFG_PAD_GPIO49_POS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_484_ADDR,data,PADCFG_PAD_GPIO49_POS_SHIFT,PADCFG_PAD_GPIO49_POS_MASK)
#define GET_PADCFG_PAD_GPIO50_IE                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_488_ADDR,PADCFG_PAD_GPIO50_IE_SHIFT,PADCFG_PAD_GPIO50_IE_MASK)
#define SET_PADCFG_PAD_GPIO50_IE(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_488_ADDR,data,PADCFG_PAD_GPIO50_IE_SHIFT,PADCFG_PAD_GPIO50_IE_MASK)
#define GET_PADCFG_PAD_GPIO50_DS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_488_ADDR,PADCFG_PAD_GPIO50_DS_SHIFT,PADCFG_PAD_GPIO50_DS_MASK)
#define SET_PADCFG_PAD_GPIO50_DS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_488_ADDR,data,PADCFG_PAD_GPIO50_DS_SHIFT,PADCFG_PAD_GPIO50_DS_MASK)
#define GET_PADCFG_PAD_GPIO50_PU                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_488_ADDR,PADCFG_PAD_GPIO50_PU_SHIFT,PADCFG_PAD_GPIO50_PU_MASK)
#define SET_PADCFG_PAD_GPIO50_PU(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_488_ADDR,data,PADCFG_PAD_GPIO50_PU_SHIFT,PADCFG_PAD_GPIO50_PU_MASK)
#define GET_PADCFG_PAD_GPIO50_PD                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_488_ADDR,PADCFG_PAD_GPIO50_PD_SHIFT,PADCFG_PAD_GPIO50_PD_MASK)
#define SET_PADCFG_PAD_GPIO50_PD(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_488_ADDR,data,PADCFG_PAD_GPIO50_PD_SHIFT,PADCFG_PAD_GPIO50_PD_MASK)
#define GET_PADCFG_PAD_GPIO50_SLEW                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_488_ADDR,PADCFG_PAD_GPIO50_SLEW_SHIFT,PADCFG_PAD_GPIO50_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO50_SLEW(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_488_ADDR,data,PADCFG_PAD_GPIO50_SLEW_SHIFT,PADCFG_PAD_GPIO50_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO50_SMT                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_488_ADDR,PADCFG_PAD_GPIO50_SMT_SHIFT,PADCFG_PAD_GPIO50_SMT_MASK)
#define SET_PADCFG_PAD_GPIO50_SMT(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_488_ADDR,data,PADCFG_PAD_GPIO50_SMT_SHIFT,PADCFG_PAD_GPIO50_SMT_MASK)
#define GET_PADCFG_PAD_GPIO50_POS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_488_ADDR,PADCFG_PAD_GPIO50_POS_SHIFT,PADCFG_PAD_GPIO50_POS_MASK)
#define SET_PADCFG_PAD_GPIO50_POS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_488_ADDR,data,PADCFG_PAD_GPIO50_POS_SHIFT,PADCFG_PAD_GPIO50_POS_MASK)
#define GET_PADCFG_PAD_GPIO51_IE                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_492_ADDR,PADCFG_PAD_GPIO51_IE_SHIFT,PADCFG_PAD_GPIO51_IE_MASK)
#define SET_PADCFG_PAD_GPIO51_IE(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_492_ADDR,data,PADCFG_PAD_GPIO51_IE_SHIFT,PADCFG_PAD_GPIO51_IE_MASK)
#define GET_PADCFG_PAD_GPIO51_DS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_492_ADDR,PADCFG_PAD_GPIO51_DS_SHIFT,PADCFG_PAD_GPIO51_DS_MASK)
#define SET_PADCFG_PAD_GPIO51_DS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_492_ADDR,data,PADCFG_PAD_GPIO51_DS_SHIFT,PADCFG_PAD_GPIO51_DS_MASK)
#define GET_PADCFG_PAD_GPIO51_PU                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_492_ADDR,PADCFG_PAD_GPIO51_PU_SHIFT,PADCFG_PAD_GPIO51_PU_MASK)
#define SET_PADCFG_PAD_GPIO51_PU(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_492_ADDR,data,PADCFG_PAD_GPIO51_PU_SHIFT,PADCFG_PAD_GPIO51_PU_MASK)
#define GET_PADCFG_PAD_GPIO51_PD                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_492_ADDR,PADCFG_PAD_GPIO51_PD_SHIFT,PADCFG_PAD_GPIO51_PD_MASK)
#define SET_PADCFG_PAD_GPIO51_PD(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_492_ADDR,data,PADCFG_PAD_GPIO51_PD_SHIFT,PADCFG_PAD_GPIO51_PD_MASK)
#define GET_PADCFG_PAD_GPIO51_SLEW                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_492_ADDR,PADCFG_PAD_GPIO51_SLEW_SHIFT,PADCFG_PAD_GPIO51_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO51_SLEW(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_492_ADDR,data,PADCFG_PAD_GPIO51_SLEW_SHIFT,PADCFG_PAD_GPIO51_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO51_SMT                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_492_ADDR,PADCFG_PAD_GPIO51_SMT_SHIFT,PADCFG_PAD_GPIO51_SMT_MASK)
#define SET_PADCFG_PAD_GPIO51_SMT(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_492_ADDR,data,PADCFG_PAD_GPIO51_SMT_SHIFT,PADCFG_PAD_GPIO51_SMT_MASK)
#define GET_PADCFG_PAD_GPIO51_POS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_492_ADDR,PADCFG_PAD_GPIO51_POS_SHIFT,PADCFG_PAD_GPIO51_POS_MASK)
#define SET_PADCFG_PAD_GPIO51_POS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_492_ADDR,data,PADCFG_PAD_GPIO51_POS_SHIFT,PADCFG_PAD_GPIO51_POS_MASK)
#define GET_PADCFG_PAD_GPIO52_IE                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_496_ADDR,PADCFG_PAD_GPIO52_IE_SHIFT,PADCFG_PAD_GPIO52_IE_MASK)
#define SET_PADCFG_PAD_GPIO52_IE(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_496_ADDR,data,PADCFG_PAD_GPIO52_IE_SHIFT,PADCFG_PAD_GPIO52_IE_MASK)
#define GET_PADCFG_PAD_GPIO52_DS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_496_ADDR,PADCFG_PAD_GPIO52_DS_SHIFT,PADCFG_PAD_GPIO52_DS_MASK)
#define SET_PADCFG_PAD_GPIO52_DS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_496_ADDR,data,PADCFG_PAD_GPIO52_DS_SHIFT,PADCFG_PAD_GPIO52_DS_MASK)
#define GET_PADCFG_PAD_GPIO52_PU                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_496_ADDR,PADCFG_PAD_GPIO52_PU_SHIFT,PADCFG_PAD_GPIO52_PU_MASK)
#define SET_PADCFG_PAD_GPIO52_PU(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_496_ADDR,data,PADCFG_PAD_GPIO52_PU_SHIFT,PADCFG_PAD_GPIO52_PU_MASK)
#define GET_PADCFG_PAD_GPIO52_PD                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_496_ADDR,PADCFG_PAD_GPIO52_PD_SHIFT,PADCFG_PAD_GPIO52_PD_MASK)
#define SET_PADCFG_PAD_GPIO52_PD(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_496_ADDR,data,PADCFG_PAD_GPIO52_PD_SHIFT,PADCFG_PAD_GPIO52_PD_MASK)
#define GET_PADCFG_PAD_GPIO52_SLEW                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_496_ADDR,PADCFG_PAD_GPIO52_SLEW_SHIFT,PADCFG_PAD_GPIO52_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO52_SLEW(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_496_ADDR,data,PADCFG_PAD_GPIO52_SLEW_SHIFT,PADCFG_PAD_GPIO52_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO52_SMT                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_496_ADDR,PADCFG_PAD_GPIO52_SMT_SHIFT,PADCFG_PAD_GPIO52_SMT_MASK)
#define SET_PADCFG_PAD_GPIO52_SMT(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_496_ADDR,data,PADCFG_PAD_GPIO52_SMT_SHIFT,PADCFG_PAD_GPIO52_SMT_MASK)
#define GET_PADCFG_PAD_GPIO52_POS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_496_ADDR,PADCFG_PAD_GPIO52_POS_SHIFT,PADCFG_PAD_GPIO52_POS_MASK)
#define SET_PADCFG_PAD_GPIO52_POS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_496_ADDR,data,PADCFG_PAD_GPIO52_POS_SHIFT,PADCFG_PAD_GPIO52_POS_MASK)
#define GET_PADCFG_PAD_GPIO53_IE                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_500_ADDR,PADCFG_PAD_GPIO53_IE_SHIFT,PADCFG_PAD_GPIO53_IE_MASK)
#define SET_PADCFG_PAD_GPIO53_IE(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_500_ADDR,data,PADCFG_PAD_GPIO53_IE_SHIFT,PADCFG_PAD_GPIO53_IE_MASK)
#define GET_PADCFG_PAD_GPIO53_DS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_500_ADDR,PADCFG_PAD_GPIO53_DS_SHIFT,PADCFG_PAD_GPIO53_DS_MASK)
#define SET_PADCFG_PAD_GPIO53_DS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_500_ADDR,data,PADCFG_PAD_GPIO53_DS_SHIFT,PADCFG_PAD_GPIO53_DS_MASK)
#define GET_PADCFG_PAD_GPIO53_PU                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_500_ADDR,PADCFG_PAD_GPIO53_PU_SHIFT,PADCFG_PAD_GPIO53_PU_MASK)
#define SET_PADCFG_PAD_GPIO53_PU(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_500_ADDR,data,PADCFG_PAD_GPIO53_PU_SHIFT,PADCFG_PAD_GPIO53_PU_MASK)
#define GET_PADCFG_PAD_GPIO53_PD                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_500_ADDR,PADCFG_PAD_GPIO53_PD_SHIFT,PADCFG_PAD_GPIO53_PD_MASK)
#define SET_PADCFG_PAD_GPIO53_PD(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_500_ADDR,data,PADCFG_PAD_GPIO53_PD_SHIFT,PADCFG_PAD_GPIO53_PD_MASK)
#define GET_PADCFG_PAD_GPIO53_SLEW                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_500_ADDR,PADCFG_PAD_GPIO53_SLEW_SHIFT,PADCFG_PAD_GPIO53_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO53_SLEW(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_500_ADDR,data,PADCFG_PAD_GPIO53_SLEW_SHIFT,PADCFG_PAD_GPIO53_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO53_SMT                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_500_ADDR,PADCFG_PAD_GPIO53_SMT_SHIFT,PADCFG_PAD_GPIO53_SMT_MASK)
#define SET_PADCFG_PAD_GPIO53_SMT(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_500_ADDR,data,PADCFG_PAD_GPIO53_SMT_SHIFT,PADCFG_PAD_GPIO53_SMT_MASK)
#define GET_PADCFG_PAD_GPIO53_POS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_500_ADDR,PADCFG_PAD_GPIO53_POS_SHIFT,PADCFG_PAD_GPIO53_POS_MASK)
#define SET_PADCFG_PAD_GPIO53_POS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_500_ADDR,data,PADCFG_PAD_GPIO53_POS_SHIFT,PADCFG_PAD_GPIO53_POS_MASK)
#define GET_PADCFG_PAD_GPIO54_IE                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_504_ADDR,PADCFG_PAD_GPIO54_IE_SHIFT,PADCFG_PAD_GPIO54_IE_MASK)
#define SET_PADCFG_PAD_GPIO54_IE(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_504_ADDR,data,PADCFG_PAD_GPIO54_IE_SHIFT,PADCFG_PAD_GPIO54_IE_MASK)
#define GET_PADCFG_PAD_GPIO54_DS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_504_ADDR,PADCFG_PAD_GPIO54_DS_SHIFT,PADCFG_PAD_GPIO54_DS_MASK)
#define SET_PADCFG_PAD_GPIO54_DS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_504_ADDR,data,PADCFG_PAD_GPIO54_DS_SHIFT,PADCFG_PAD_GPIO54_DS_MASK)
#define GET_PADCFG_PAD_GPIO54_PU                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_504_ADDR,PADCFG_PAD_GPIO54_PU_SHIFT,PADCFG_PAD_GPIO54_PU_MASK)
#define SET_PADCFG_PAD_GPIO54_PU(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_504_ADDR,data,PADCFG_PAD_GPIO54_PU_SHIFT,PADCFG_PAD_GPIO54_PU_MASK)
#define GET_PADCFG_PAD_GPIO54_PD                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_504_ADDR,PADCFG_PAD_GPIO54_PD_SHIFT,PADCFG_PAD_GPIO54_PD_MASK)
#define SET_PADCFG_PAD_GPIO54_PD(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_504_ADDR,data,PADCFG_PAD_GPIO54_PD_SHIFT,PADCFG_PAD_GPIO54_PD_MASK)
#define GET_PADCFG_PAD_GPIO54_SLEW                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_504_ADDR,PADCFG_PAD_GPIO54_SLEW_SHIFT,PADCFG_PAD_GPIO54_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO54_SLEW(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_504_ADDR,data,PADCFG_PAD_GPIO54_SLEW_SHIFT,PADCFG_PAD_GPIO54_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO54_SMT                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_504_ADDR,PADCFG_PAD_GPIO54_SMT_SHIFT,PADCFG_PAD_GPIO54_SMT_MASK)
#define SET_PADCFG_PAD_GPIO54_SMT(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_504_ADDR,data,PADCFG_PAD_GPIO54_SMT_SHIFT,PADCFG_PAD_GPIO54_SMT_MASK)
#define GET_PADCFG_PAD_GPIO54_POS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_504_ADDR,PADCFG_PAD_GPIO54_POS_SHIFT,PADCFG_PAD_GPIO54_POS_MASK)
#define SET_PADCFG_PAD_GPIO54_POS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_504_ADDR,data,PADCFG_PAD_GPIO54_POS_SHIFT,PADCFG_PAD_GPIO54_POS_MASK)
#define GET_PADCFG_PAD_GPIO55_IE                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_508_ADDR,PADCFG_PAD_GPIO55_IE_SHIFT,PADCFG_PAD_GPIO55_IE_MASK)
#define SET_PADCFG_PAD_GPIO55_IE(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_508_ADDR,data,PADCFG_PAD_GPIO55_IE_SHIFT,PADCFG_PAD_GPIO55_IE_MASK)
#define GET_PADCFG_PAD_GPIO55_DS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_508_ADDR,PADCFG_PAD_GPIO55_DS_SHIFT,PADCFG_PAD_GPIO55_DS_MASK)
#define SET_PADCFG_PAD_GPIO55_DS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_508_ADDR,data,PADCFG_PAD_GPIO55_DS_SHIFT,PADCFG_PAD_GPIO55_DS_MASK)
#define GET_PADCFG_PAD_GPIO55_PU                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_508_ADDR,PADCFG_PAD_GPIO55_PU_SHIFT,PADCFG_PAD_GPIO55_PU_MASK)
#define SET_PADCFG_PAD_GPIO55_PU(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_508_ADDR,data,PADCFG_PAD_GPIO55_PU_SHIFT,PADCFG_PAD_GPIO55_PU_MASK)
#define GET_PADCFG_PAD_GPIO55_PD                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_508_ADDR,PADCFG_PAD_GPIO55_PD_SHIFT,PADCFG_PAD_GPIO55_PD_MASK)
#define SET_PADCFG_PAD_GPIO55_PD(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_508_ADDR,data,PADCFG_PAD_GPIO55_PD_SHIFT,PADCFG_PAD_GPIO55_PD_MASK)
#define GET_PADCFG_PAD_GPIO55_SLEW                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_508_ADDR,PADCFG_PAD_GPIO55_SLEW_SHIFT,PADCFG_PAD_GPIO55_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO55_SLEW(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_508_ADDR,data,PADCFG_PAD_GPIO55_SLEW_SHIFT,PADCFG_PAD_GPIO55_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO55_SMT                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_508_ADDR,PADCFG_PAD_GPIO55_SMT_SHIFT,PADCFG_PAD_GPIO55_SMT_MASK)
#define SET_PADCFG_PAD_GPIO55_SMT(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_508_ADDR,data,PADCFG_PAD_GPIO55_SMT_SHIFT,PADCFG_PAD_GPIO55_SMT_MASK)
#define GET_PADCFG_PAD_GPIO55_POS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_508_ADDR,PADCFG_PAD_GPIO55_POS_SHIFT,PADCFG_PAD_GPIO55_POS_MASK)
#define SET_PADCFG_PAD_GPIO55_POS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_508_ADDR,data,PADCFG_PAD_GPIO55_POS_SHIFT,PADCFG_PAD_GPIO55_POS_MASK)
#define GET_PADCFG_PAD_GPIO56_IE                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_512_ADDR,PADCFG_PAD_GPIO56_IE_SHIFT,PADCFG_PAD_GPIO56_IE_MASK)
#define SET_PADCFG_PAD_GPIO56_IE(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_512_ADDR,data,PADCFG_PAD_GPIO56_IE_SHIFT,PADCFG_PAD_GPIO56_IE_MASK)
#define GET_PADCFG_PAD_GPIO56_DS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_512_ADDR,PADCFG_PAD_GPIO56_DS_SHIFT,PADCFG_PAD_GPIO56_DS_MASK)
#define SET_PADCFG_PAD_GPIO56_DS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_512_ADDR,data,PADCFG_PAD_GPIO56_DS_SHIFT,PADCFG_PAD_GPIO56_DS_MASK)
#define GET_PADCFG_PAD_GPIO56_PU                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_512_ADDR,PADCFG_PAD_GPIO56_PU_SHIFT,PADCFG_PAD_GPIO56_PU_MASK)
#define SET_PADCFG_PAD_GPIO56_PU(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_512_ADDR,data,PADCFG_PAD_GPIO56_PU_SHIFT,PADCFG_PAD_GPIO56_PU_MASK)
#define GET_PADCFG_PAD_GPIO56_PD                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_512_ADDR,PADCFG_PAD_GPIO56_PD_SHIFT,PADCFG_PAD_GPIO56_PD_MASK)
#define SET_PADCFG_PAD_GPIO56_PD(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_512_ADDR,data,PADCFG_PAD_GPIO56_PD_SHIFT,PADCFG_PAD_GPIO56_PD_MASK)
#define GET_PADCFG_PAD_GPIO56_SLEW                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_512_ADDR,PADCFG_PAD_GPIO56_SLEW_SHIFT,PADCFG_PAD_GPIO56_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO56_SLEW(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_512_ADDR,data,PADCFG_PAD_GPIO56_SLEW_SHIFT,PADCFG_PAD_GPIO56_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO56_SMT                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_512_ADDR,PADCFG_PAD_GPIO56_SMT_SHIFT,PADCFG_PAD_GPIO56_SMT_MASK)
#define SET_PADCFG_PAD_GPIO56_SMT(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_512_ADDR,data,PADCFG_PAD_GPIO56_SMT_SHIFT,PADCFG_PAD_GPIO56_SMT_MASK)
#define GET_PADCFG_PAD_GPIO56_POS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_512_ADDR,PADCFG_PAD_GPIO56_POS_SHIFT,PADCFG_PAD_GPIO56_POS_MASK)
#define SET_PADCFG_PAD_GPIO56_POS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_512_ADDR,data,PADCFG_PAD_GPIO56_POS_SHIFT,PADCFG_PAD_GPIO56_POS_MASK)
#define GET_PADCFG_PAD_GPIO57_IE                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_516_ADDR,PADCFG_PAD_GPIO57_IE_SHIFT,PADCFG_PAD_GPIO57_IE_MASK)
#define SET_PADCFG_PAD_GPIO57_IE(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_516_ADDR,data,PADCFG_PAD_GPIO57_IE_SHIFT,PADCFG_PAD_GPIO57_IE_MASK)
#define GET_PADCFG_PAD_GPIO57_DS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_516_ADDR,PADCFG_PAD_GPIO57_DS_SHIFT,PADCFG_PAD_GPIO57_DS_MASK)
#define SET_PADCFG_PAD_GPIO57_DS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_516_ADDR,data,PADCFG_PAD_GPIO57_DS_SHIFT,PADCFG_PAD_GPIO57_DS_MASK)
#define GET_PADCFG_PAD_GPIO57_PU                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_516_ADDR,PADCFG_PAD_GPIO57_PU_SHIFT,PADCFG_PAD_GPIO57_PU_MASK)
#define SET_PADCFG_PAD_GPIO57_PU(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_516_ADDR,data,PADCFG_PAD_GPIO57_PU_SHIFT,PADCFG_PAD_GPIO57_PU_MASK)
#define GET_PADCFG_PAD_GPIO57_PD                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_516_ADDR,PADCFG_PAD_GPIO57_PD_SHIFT,PADCFG_PAD_GPIO57_PD_MASK)
#define SET_PADCFG_PAD_GPIO57_PD(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_516_ADDR,data,PADCFG_PAD_GPIO57_PD_SHIFT,PADCFG_PAD_GPIO57_PD_MASK)
#define GET_PADCFG_PAD_GPIO57_SLEW                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_516_ADDR,PADCFG_PAD_GPIO57_SLEW_SHIFT,PADCFG_PAD_GPIO57_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO57_SLEW(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_516_ADDR,data,PADCFG_PAD_GPIO57_SLEW_SHIFT,PADCFG_PAD_GPIO57_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO57_SMT                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_516_ADDR,PADCFG_PAD_GPIO57_SMT_SHIFT,PADCFG_PAD_GPIO57_SMT_MASK)
#define SET_PADCFG_PAD_GPIO57_SMT(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_516_ADDR,data,PADCFG_PAD_GPIO57_SMT_SHIFT,PADCFG_PAD_GPIO57_SMT_MASK)
#define GET_PADCFG_PAD_GPIO57_POS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_516_ADDR,PADCFG_PAD_GPIO57_POS_SHIFT,PADCFG_PAD_GPIO57_POS_MASK)
#define SET_PADCFG_PAD_GPIO57_POS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_516_ADDR,data,PADCFG_PAD_GPIO57_POS_SHIFT,PADCFG_PAD_GPIO57_POS_MASK)
#define GET_PADCFG_PAD_GPIO58_IE                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_520_ADDR,PADCFG_PAD_GPIO58_IE_SHIFT,PADCFG_PAD_GPIO58_IE_MASK)
#define SET_PADCFG_PAD_GPIO58_IE(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_520_ADDR,data,PADCFG_PAD_GPIO58_IE_SHIFT,PADCFG_PAD_GPIO58_IE_MASK)
#define GET_PADCFG_PAD_GPIO58_DS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_520_ADDR,PADCFG_PAD_GPIO58_DS_SHIFT,PADCFG_PAD_GPIO58_DS_MASK)
#define SET_PADCFG_PAD_GPIO58_DS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_520_ADDR,data,PADCFG_PAD_GPIO58_DS_SHIFT,PADCFG_PAD_GPIO58_DS_MASK)
#define GET_PADCFG_PAD_GPIO58_PU                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_520_ADDR,PADCFG_PAD_GPIO58_PU_SHIFT,PADCFG_PAD_GPIO58_PU_MASK)
#define SET_PADCFG_PAD_GPIO58_PU(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_520_ADDR,data,PADCFG_PAD_GPIO58_PU_SHIFT,PADCFG_PAD_GPIO58_PU_MASK)
#define GET_PADCFG_PAD_GPIO58_PD                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_520_ADDR,PADCFG_PAD_GPIO58_PD_SHIFT,PADCFG_PAD_GPIO58_PD_MASK)
#define SET_PADCFG_PAD_GPIO58_PD(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_520_ADDR,data,PADCFG_PAD_GPIO58_PD_SHIFT,PADCFG_PAD_GPIO58_PD_MASK)
#define GET_PADCFG_PAD_GPIO58_SLEW                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_520_ADDR,PADCFG_PAD_GPIO58_SLEW_SHIFT,PADCFG_PAD_GPIO58_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO58_SLEW(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_520_ADDR,data,PADCFG_PAD_GPIO58_SLEW_SHIFT,PADCFG_PAD_GPIO58_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO58_SMT                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_520_ADDR,PADCFG_PAD_GPIO58_SMT_SHIFT,PADCFG_PAD_GPIO58_SMT_MASK)
#define SET_PADCFG_PAD_GPIO58_SMT(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_520_ADDR,data,PADCFG_PAD_GPIO58_SMT_SHIFT,PADCFG_PAD_GPIO58_SMT_MASK)
#define GET_PADCFG_PAD_GPIO58_POS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_520_ADDR,PADCFG_PAD_GPIO58_POS_SHIFT,PADCFG_PAD_GPIO58_POS_MASK)
#define SET_PADCFG_PAD_GPIO58_POS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_520_ADDR,data,PADCFG_PAD_GPIO58_POS_SHIFT,PADCFG_PAD_GPIO58_POS_MASK)
#define GET_PADCFG_PAD_GPIO59_IE                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_524_ADDR,PADCFG_PAD_GPIO59_IE_SHIFT,PADCFG_PAD_GPIO59_IE_MASK)
#define SET_PADCFG_PAD_GPIO59_IE(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_524_ADDR,data,PADCFG_PAD_GPIO59_IE_SHIFT,PADCFG_PAD_GPIO59_IE_MASK)
#define GET_PADCFG_PAD_GPIO59_DS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_524_ADDR,PADCFG_PAD_GPIO59_DS_SHIFT,PADCFG_PAD_GPIO59_DS_MASK)
#define SET_PADCFG_PAD_GPIO59_DS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_524_ADDR,data,PADCFG_PAD_GPIO59_DS_SHIFT,PADCFG_PAD_GPIO59_DS_MASK)
#define GET_PADCFG_PAD_GPIO59_PU                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_524_ADDR,PADCFG_PAD_GPIO59_PU_SHIFT,PADCFG_PAD_GPIO59_PU_MASK)
#define SET_PADCFG_PAD_GPIO59_PU(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_524_ADDR,data,PADCFG_PAD_GPIO59_PU_SHIFT,PADCFG_PAD_GPIO59_PU_MASK)
#define GET_PADCFG_PAD_GPIO59_PD                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_524_ADDR,PADCFG_PAD_GPIO59_PD_SHIFT,PADCFG_PAD_GPIO59_PD_MASK)
#define SET_PADCFG_PAD_GPIO59_PD(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_524_ADDR,data,PADCFG_PAD_GPIO59_PD_SHIFT,PADCFG_PAD_GPIO59_PD_MASK)
#define GET_PADCFG_PAD_GPIO59_SLEW                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_524_ADDR,PADCFG_PAD_GPIO59_SLEW_SHIFT,PADCFG_PAD_GPIO59_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO59_SLEW(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_524_ADDR,data,PADCFG_PAD_GPIO59_SLEW_SHIFT,PADCFG_PAD_GPIO59_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO59_SMT                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_524_ADDR,PADCFG_PAD_GPIO59_SMT_SHIFT,PADCFG_PAD_GPIO59_SMT_MASK)
#define SET_PADCFG_PAD_GPIO59_SMT(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_524_ADDR,data,PADCFG_PAD_GPIO59_SMT_SHIFT,PADCFG_PAD_GPIO59_SMT_MASK)
#define GET_PADCFG_PAD_GPIO59_POS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_524_ADDR,PADCFG_PAD_GPIO59_POS_SHIFT,PADCFG_PAD_GPIO59_POS_MASK)
#define SET_PADCFG_PAD_GPIO59_POS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_524_ADDR,data,PADCFG_PAD_GPIO59_POS_SHIFT,PADCFG_PAD_GPIO59_POS_MASK)
#define GET_PADCFG_PAD_GPIO60_IE                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_528_ADDR,PADCFG_PAD_GPIO60_IE_SHIFT,PADCFG_PAD_GPIO60_IE_MASK)
#define SET_PADCFG_PAD_GPIO60_IE(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_528_ADDR,data,PADCFG_PAD_GPIO60_IE_SHIFT,PADCFG_PAD_GPIO60_IE_MASK)
#define GET_PADCFG_PAD_GPIO60_DS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_528_ADDR,PADCFG_PAD_GPIO60_DS_SHIFT,PADCFG_PAD_GPIO60_DS_MASK)
#define SET_PADCFG_PAD_GPIO60_DS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_528_ADDR,data,PADCFG_PAD_GPIO60_DS_SHIFT,PADCFG_PAD_GPIO60_DS_MASK)
#define GET_PADCFG_PAD_GPIO60_PU                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_528_ADDR,PADCFG_PAD_GPIO60_PU_SHIFT,PADCFG_PAD_GPIO60_PU_MASK)
#define SET_PADCFG_PAD_GPIO60_PU(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_528_ADDR,data,PADCFG_PAD_GPIO60_PU_SHIFT,PADCFG_PAD_GPIO60_PU_MASK)
#define GET_PADCFG_PAD_GPIO60_PD                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_528_ADDR,PADCFG_PAD_GPIO60_PD_SHIFT,PADCFG_PAD_GPIO60_PD_MASK)
#define SET_PADCFG_PAD_GPIO60_PD(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_528_ADDR,data,PADCFG_PAD_GPIO60_PD_SHIFT,PADCFG_PAD_GPIO60_PD_MASK)
#define GET_PADCFG_PAD_GPIO60_SLEW                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_528_ADDR,PADCFG_PAD_GPIO60_SLEW_SHIFT,PADCFG_PAD_GPIO60_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO60_SLEW(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_528_ADDR,data,PADCFG_PAD_GPIO60_SLEW_SHIFT,PADCFG_PAD_GPIO60_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO60_SMT                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_528_ADDR,PADCFG_PAD_GPIO60_SMT_SHIFT,PADCFG_PAD_GPIO60_SMT_MASK)
#define SET_PADCFG_PAD_GPIO60_SMT(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_528_ADDR,data,PADCFG_PAD_GPIO60_SMT_SHIFT,PADCFG_PAD_GPIO60_SMT_MASK)
#define GET_PADCFG_PAD_GPIO60_POS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_528_ADDR,PADCFG_PAD_GPIO60_POS_SHIFT,PADCFG_PAD_GPIO60_POS_MASK)
#define SET_PADCFG_PAD_GPIO60_POS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_528_ADDR,data,PADCFG_PAD_GPIO60_POS_SHIFT,PADCFG_PAD_GPIO60_POS_MASK)
#define GET_PADCFG_PAD_GPIO61_IE                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_532_ADDR,PADCFG_PAD_GPIO61_IE_SHIFT,PADCFG_PAD_GPIO61_IE_MASK)
#define SET_PADCFG_PAD_GPIO61_IE(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_532_ADDR,data,PADCFG_PAD_GPIO61_IE_SHIFT,PADCFG_PAD_GPIO61_IE_MASK)
#define GET_PADCFG_PAD_GPIO61_DS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_532_ADDR,PADCFG_PAD_GPIO61_DS_SHIFT,PADCFG_PAD_GPIO61_DS_MASK)
#define SET_PADCFG_PAD_GPIO61_DS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_532_ADDR,data,PADCFG_PAD_GPIO61_DS_SHIFT,PADCFG_PAD_GPIO61_DS_MASK)
#define GET_PADCFG_PAD_GPIO61_PU                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_532_ADDR,PADCFG_PAD_GPIO61_PU_SHIFT,PADCFG_PAD_GPIO61_PU_MASK)
#define SET_PADCFG_PAD_GPIO61_PU(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_532_ADDR,data,PADCFG_PAD_GPIO61_PU_SHIFT,PADCFG_PAD_GPIO61_PU_MASK)
#define GET_PADCFG_PAD_GPIO61_PD                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_532_ADDR,PADCFG_PAD_GPIO61_PD_SHIFT,PADCFG_PAD_GPIO61_PD_MASK)
#define SET_PADCFG_PAD_GPIO61_PD(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_532_ADDR,data,PADCFG_PAD_GPIO61_PD_SHIFT,PADCFG_PAD_GPIO61_PD_MASK)
#define GET_PADCFG_PAD_GPIO61_SLEW                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_532_ADDR,PADCFG_PAD_GPIO61_SLEW_SHIFT,PADCFG_PAD_GPIO61_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO61_SLEW(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_532_ADDR,data,PADCFG_PAD_GPIO61_SLEW_SHIFT,PADCFG_PAD_GPIO61_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO61_SMT                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_532_ADDR,PADCFG_PAD_GPIO61_SMT_SHIFT,PADCFG_PAD_GPIO61_SMT_MASK)
#define SET_PADCFG_PAD_GPIO61_SMT(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_532_ADDR,data,PADCFG_PAD_GPIO61_SMT_SHIFT,PADCFG_PAD_GPIO61_SMT_MASK)
#define GET_PADCFG_PAD_GPIO61_POS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_532_ADDR,PADCFG_PAD_GPIO61_POS_SHIFT,PADCFG_PAD_GPIO61_POS_MASK)
#define SET_PADCFG_PAD_GPIO61_POS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_532_ADDR,data,PADCFG_PAD_GPIO61_POS_SHIFT,PADCFG_PAD_GPIO61_POS_MASK)
#define GET_PADCFG_PAD_GPIO62_IE                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_536_ADDR,PADCFG_PAD_GPIO62_IE_SHIFT,PADCFG_PAD_GPIO62_IE_MASK)
#define SET_PADCFG_PAD_GPIO62_IE(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_536_ADDR,data,PADCFG_PAD_GPIO62_IE_SHIFT,PADCFG_PAD_GPIO62_IE_MASK)
#define GET_PADCFG_PAD_GPIO62_DS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_536_ADDR,PADCFG_PAD_GPIO62_DS_SHIFT,PADCFG_PAD_GPIO62_DS_MASK)
#define SET_PADCFG_PAD_GPIO62_DS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_536_ADDR,data,PADCFG_PAD_GPIO62_DS_SHIFT,PADCFG_PAD_GPIO62_DS_MASK)
#define GET_PADCFG_PAD_GPIO62_PU                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_536_ADDR,PADCFG_PAD_GPIO62_PU_SHIFT,PADCFG_PAD_GPIO62_PU_MASK)
#define SET_PADCFG_PAD_GPIO62_PU(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_536_ADDR,data,PADCFG_PAD_GPIO62_PU_SHIFT,PADCFG_PAD_GPIO62_PU_MASK)
#define GET_PADCFG_PAD_GPIO62_PD                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_536_ADDR,PADCFG_PAD_GPIO62_PD_SHIFT,PADCFG_PAD_GPIO62_PD_MASK)
#define SET_PADCFG_PAD_GPIO62_PD(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_536_ADDR,data,PADCFG_PAD_GPIO62_PD_SHIFT,PADCFG_PAD_GPIO62_PD_MASK)
#define GET_PADCFG_PAD_GPIO62_SLEW                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_536_ADDR,PADCFG_PAD_GPIO62_SLEW_SHIFT,PADCFG_PAD_GPIO62_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO62_SLEW(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_536_ADDR,data,PADCFG_PAD_GPIO62_SLEW_SHIFT,PADCFG_PAD_GPIO62_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO62_SMT                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_536_ADDR,PADCFG_PAD_GPIO62_SMT_SHIFT,PADCFG_PAD_GPIO62_SMT_MASK)
#define SET_PADCFG_PAD_GPIO62_SMT(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_536_ADDR,data,PADCFG_PAD_GPIO62_SMT_SHIFT,PADCFG_PAD_GPIO62_SMT_MASK)
#define GET_PADCFG_PAD_GPIO62_POS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_536_ADDR,PADCFG_PAD_GPIO62_POS_SHIFT,PADCFG_PAD_GPIO62_POS_MASK)
#define SET_PADCFG_PAD_GPIO62_POS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_536_ADDR,data,PADCFG_PAD_GPIO62_POS_SHIFT,PADCFG_PAD_GPIO62_POS_MASK)
#define GET_PADCFG_PAD_GPIO63_IE                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_540_ADDR,PADCFG_PAD_GPIO63_IE_SHIFT,PADCFG_PAD_GPIO63_IE_MASK)
#define SET_PADCFG_PAD_GPIO63_IE(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_540_ADDR,data,PADCFG_PAD_GPIO63_IE_SHIFT,PADCFG_PAD_GPIO63_IE_MASK)
#define GET_PADCFG_PAD_GPIO63_DS                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_540_ADDR,PADCFG_PAD_GPIO63_DS_SHIFT,PADCFG_PAD_GPIO63_DS_MASK)
#define SET_PADCFG_PAD_GPIO63_DS(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_540_ADDR,data,PADCFG_PAD_GPIO63_DS_SHIFT,PADCFG_PAD_GPIO63_DS_MASK)
#define GET_PADCFG_PAD_GPIO63_PU                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_540_ADDR,PADCFG_PAD_GPIO63_PU_SHIFT,PADCFG_PAD_GPIO63_PU_MASK)
#define SET_PADCFG_PAD_GPIO63_PU(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_540_ADDR,data,PADCFG_PAD_GPIO63_PU_SHIFT,PADCFG_PAD_GPIO63_PU_MASK)
#define GET_PADCFG_PAD_GPIO63_PD                           saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_540_ADDR,PADCFG_PAD_GPIO63_PD_SHIFT,PADCFG_PAD_GPIO63_PD_MASK)
#define SET_PADCFG_PAD_GPIO63_PD(data)                     saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_540_ADDR,data,PADCFG_PAD_GPIO63_PD_SHIFT,PADCFG_PAD_GPIO63_PD_MASK)
#define GET_PADCFG_PAD_GPIO63_SLEW                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_540_ADDR,PADCFG_PAD_GPIO63_SLEW_SHIFT,PADCFG_PAD_GPIO63_SLEW_MASK)
#define SET_PADCFG_PAD_GPIO63_SLEW(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_540_ADDR,data,PADCFG_PAD_GPIO63_SLEW_SHIFT,PADCFG_PAD_GPIO63_SLEW_MASK)
#define GET_PADCFG_PAD_GPIO63_SMT                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_540_ADDR,PADCFG_PAD_GPIO63_SMT_SHIFT,PADCFG_PAD_GPIO63_SMT_MASK)
#define SET_PADCFG_PAD_GPIO63_SMT(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_540_ADDR,data,PADCFG_PAD_GPIO63_SMT_SHIFT,PADCFG_PAD_GPIO63_SMT_MASK)
#define GET_PADCFG_PAD_GPIO63_POS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_540_ADDR,PADCFG_PAD_GPIO63_POS_SHIFT,PADCFG_PAD_GPIO63_POS_MASK)
#define SET_PADCFG_PAD_GPIO63_POS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_540_ADDR,data,PADCFG_PAD_GPIO63_POS_SHIFT,PADCFG_PAD_GPIO63_POS_MASK)
#define GET_PADCFG_PAD_SD0_CLK_IE                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_544_ADDR,PADCFG_PAD_SD0_CLK_IE_SHIFT,PADCFG_PAD_SD0_CLK_IE_MASK)
#define SET_PADCFG_PAD_SD0_CLK_IE(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_544_ADDR,data,PADCFG_PAD_SD0_CLK_IE_SHIFT,PADCFG_PAD_SD0_CLK_IE_MASK)
#define GET_PADCFG_PAD_SD0_CLK_DS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_544_ADDR,PADCFG_PAD_SD0_CLK_DS_SHIFT,PADCFG_PAD_SD0_CLK_DS_MASK)
#define SET_PADCFG_PAD_SD0_CLK_DS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_544_ADDR,data,PADCFG_PAD_SD0_CLK_DS_SHIFT,PADCFG_PAD_SD0_CLK_DS_MASK)
#define GET_PADCFG_PAD_SD0_CLK_PU                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_544_ADDR,PADCFG_PAD_SD0_CLK_PU_SHIFT,PADCFG_PAD_SD0_CLK_PU_MASK)
#define SET_PADCFG_PAD_SD0_CLK_PU(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_544_ADDR,data,PADCFG_PAD_SD0_CLK_PU_SHIFT,PADCFG_PAD_SD0_CLK_PU_MASK)
#define GET_PADCFG_PAD_SD0_CLK_PD                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_544_ADDR,PADCFG_PAD_SD0_CLK_PD_SHIFT,PADCFG_PAD_SD0_CLK_PD_MASK)
#define SET_PADCFG_PAD_SD0_CLK_PD(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_544_ADDR,data,PADCFG_PAD_SD0_CLK_PD_SHIFT,PADCFG_PAD_SD0_CLK_PD_MASK)
#define GET_PADCFG_PAD_SD0_CLK_SLEW                        saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_544_ADDR,PADCFG_PAD_SD0_CLK_SLEW_SHIFT,PADCFG_PAD_SD0_CLK_SLEW_MASK)
#define SET_PADCFG_PAD_SD0_CLK_SLEW(data)                  saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_544_ADDR,data,PADCFG_PAD_SD0_CLK_SLEW_SHIFT,PADCFG_PAD_SD0_CLK_SLEW_MASK)
#define GET_PADCFG_PAD_SD0_CLK_SMT                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_544_ADDR,PADCFG_PAD_SD0_CLK_SMT_SHIFT,PADCFG_PAD_SD0_CLK_SMT_MASK)
#define SET_PADCFG_PAD_SD0_CLK_SMT(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_544_ADDR,data,PADCFG_PAD_SD0_CLK_SMT_SHIFT,PADCFG_PAD_SD0_CLK_SMT_MASK)
#define GET_PADCFG_PAD_SD0_CLK_POS                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_544_ADDR,PADCFG_PAD_SD0_CLK_POS_SHIFT,PADCFG_PAD_SD0_CLK_POS_MASK)
#define SET_PADCFG_PAD_SD0_CLK_POS(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_544_ADDR,data,PADCFG_PAD_SD0_CLK_POS_SHIFT,PADCFG_PAD_SD0_CLK_POS_MASK)
#define GET_PADCFG_PAD_SD0_CMD_IE                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_548_ADDR,PADCFG_PAD_SD0_CMD_IE_SHIFT,PADCFG_PAD_SD0_CMD_IE_MASK)
#define SET_PADCFG_PAD_SD0_CMD_IE(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_548_ADDR,data,PADCFG_PAD_SD0_CMD_IE_SHIFT,PADCFG_PAD_SD0_CMD_IE_MASK)
#define GET_PADCFG_PAD_SD0_CMD_DS                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_548_ADDR,PADCFG_PAD_SD0_CMD_DS_SHIFT,PADCFG_PAD_SD0_CMD_DS_MASK)
#define SET_PADCFG_PAD_SD0_CMD_DS(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_548_ADDR,data,PADCFG_PAD_SD0_CMD_DS_SHIFT,PADCFG_PAD_SD0_CMD_DS_MASK)
#define GET_PADCFG_PAD_SD0_CMD_PU                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_548_ADDR,PADCFG_PAD_SD0_CMD_PU_SHIFT,PADCFG_PAD_SD0_CMD_PU_MASK)
#define SET_PADCFG_PAD_SD0_CMD_PU(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_548_ADDR,data,PADCFG_PAD_SD0_CMD_PU_SHIFT,PADCFG_PAD_SD0_CMD_PU_MASK)
#define GET_PADCFG_PAD_SD0_CMD_PD                          saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_548_ADDR,PADCFG_PAD_SD0_CMD_PD_SHIFT,PADCFG_PAD_SD0_CMD_PD_MASK)
#define SET_PADCFG_PAD_SD0_CMD_PD(data)                    saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_548_ADDR,data,PADCFG_PAD_SD0_CMD_PD_SHIFT,PADCFG_PAD_SD0_CMD_PD_MASK)
#define GET_PADCFG_PAD_SD0_CMD_SLEW                        saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_548_ADDR,PADCFG_PAD_SD0_CMD_SLEW_SHIFT,PADCFG_PAD_SD0_CMD_SLEW_MASK)
#define SET_PADCFG_PAD_SD0_CMD_SLEW(data)                  saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_548_ADDR,data,PADCFG_PAD_SD0_CMD_SLEW_SHIFT,PADCFG_PAD_SD0_CMD_SLEW_MASK)
#define GET_PADCFG_PAD_SD0_CMD_SMT                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_548_ADDR,PADCFG_PAD_SD0_CMD_SMT_SHIFT,PADCFG_PAD_SD0_CMD_SMT_MASK)
#define SET_PADCFG_PAD_SD0_CMD_SMT(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_548_ADDR,data,PADCFG_PAD_SD0_CMD_SMT_SHIFT,PADCFG_PAD_SD0_CMD_SMT_MASK)
#define GET_PADCFG_PAD_SD0_CMD_POS                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_548_ADDR,PADCFG_PAD_SD0_CMD_POS_SHIFT,PADCFG_PAD_SD0_CMD_POS_MASK)
#define SET_PADCFG_PAD_SD0_CMD_POS(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_548_ADDR,data,PADCFG_PAD_SD0_CMD_POS_SHIFT,PADCFG_PAD_SD0_CMD_POS_MASK)
#define GET_PADCFG_PAD_SD0_DATA0_IE                        saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_552_ADDR,PADCFG_PAD_SD0_DATA0_IE_SHIFT,PADCFG_PAD_SD0_DATA0_IE_MASK)
#define SET_PADCFG_PAD_SD0_DATA0_IE(data)                  saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_552_ADDR,data,PADCFG_PAD_SD0_DATA0_IE_SHIFT,PADCFG_PAD_SD0_DATA0_IE_MASK)
#define GET_PADCFG_PAD_SD0_DATA0_DS                        saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_552_ADDR,PADCFG_PAD_SD0_DATA0_DS_SHIFT,PADCFG_PAD_SD0_DATA0_DS_MASK)
#define SET_PADCFG_PAD_SD0_DATA0_DS(data)                  saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_552_ADDR,data,PADCFG_PAD_SD0_DATA0_DS_SHIFT,PADCFG_PAD_SD0_DATA0_DS_MASK)
#define GET_PADCFG_PAD_SD0_DATA0_PU                        saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_552_ADDR,PADCFG_PAD_SD0_DATA0_PU_SHIFT,PADCFG_PAD_SD0_DATA0_PU_MASK)
#define SET_PADCFG_PAD_SD0_DATA0_PU(data)                  saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_552_ADDR,data,PADCFG_PAD_SD0_DATA0_PU_SHIFT,PADCFG_PAD_SD0_DATA0_PU_MASK)
#define GET_PADCFG_PAD_SD0_DATA0_PD                        saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_552_ADDR,PADCFG_PAD_SD0_DATA0_PD_SHIFT,PADCFG_PAD_SD0_DATA0_PD_MASK)
#define SET_PADCFG_PAD_SD0_DATA0_PD(data)                  saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_552_ADDR,data,PADCFG_PAD_SD0_DATA0_PD_SHIFT,PADCFG_PAD_SD0_DATA0_PD_MASK)
#define GET_PADCFG_PAD_SD0_DATA0_SLEW                      saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_552_ADDR,PADCFG_PAD_SD0_DATA0_SLEW_SHIFT,PADCFG_PAD_SD0_DATA0_SLEW_MASK)
#define SET_PADCFG_PAD_SD0_DATA0_SLEW(data)                saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_552_ADDR,data,PADCFG_PAD_SD0_DATA0_SLEW_SHIFT,PADCFG_PAD_SD0_DATA0_SLEW_MASK)
#define GET_PADCFG_PAD_SD0_DATA0_SMT                       saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_552_ADDR,PADCFG_PAD_SD0_DATA0_SMT_SHIFT,PADCFG_PAD_SD0_DATA0_SMT_MASK)
#define SET_PADCFG_PAD_SD0_DATA0_SMT(data)                 saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_552_ADDR,data,PADCFG_PAD_SD0_DATA0_SMT_SHIFT,PADCFG_PAD_SD0_DATA0_SMT_MASK)
#define GET_PADCFG_PAD_SD0_DATA0_POS                       saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_552_ADDR,PADCFG_PAD_SD0_DATA0_POS_SHIFT,PADCFG_PAD_SD0_DATA0_POS_MASK)
#define SET_PADCFG_PAD_SD0_DATA0_POS(data)                 saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_552_ADDR,data,PADCFG_PAD_SD0_DATA0_POS_SHIFT,PADCFG_PAD_SD0_DATA0_POS_MASK)
#define GET_PADCFG_PAD_SD0_DATA1_IE                        saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_556_ADDR,PADCFG_PAD_SD0_DATA1_IE_SHIFT,PADCFG_PAD_SD0_DATA1_IE_MASK)
#define SET_PADCFG_PAD_SD0_DATA1_IE(data)                  saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_556_ADDR,data,PADCFG_PAD_SD0_DATA1_IE_SHIFT,PADCFG_PAD_SD0_DATA1_IE_MASK)
#define GET_PADCFG_PAD_SD0_DATA1_DS                        saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_556_ADDR,PADCFG_PAD_SD0_DATA1_DS_SHIFT,PADCFG_PAD_SD0_DATA1_DS_MASK)
#define SET_PADCFG_PAD_SD0_DATA1_DS(data)                  saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_556_ADDR,data,PADCFG_PAD_SD0_DATA1_DS_SHIFT,PADCFG_PAD_SD0_DATA1_DS_MASK)
#define GET_PADCFG_PAD_SD0_DATA1_PU                        saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_556_ADDR,PADCFG_PAD_SD0_DATA1_PU_SHIFT,PADCFG_PAD_SD0_DATA1_PU_MASK)
#define SET_PADCFG_PAD_SD0_DATA1_PU(data)                  saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_556_ADDR,data,PADCFG_PAD_SD0_DATA1_PU_SHIFT,PADCFG_PAD_SD0_DATA1_PU_MASK)
#define GET_PADCFG_PAD_SD0_DATA1_PD                        saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_556_ADDR,PADCFG_PAD_SD0_DATA1_PD_SHIFT,PADCFG_PAD_SD0_DATA1_PD_MASK)
#define SET_PADCFG_PAD_SD0_DATA1_PD(data)                  saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_556_ADDR,data,PADCFG_PAD_SD0_DATA1_PD_SHIFT,PADCFG_PAD_SD0_DATA1_PD_MASK)
#define GET_PADCFG_PAD_SD0_DATA1_SLEW                      saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_556_ADDR,PADCFG_PAD_SD0_DATA1_SLEW_SHIFT,PADCFG_PAD_SD0_DATA1_SLEW_MASK)
#define SET_PADCFG_PAD_SD0_DATA1_SLEW(data)                saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_556_ADDR,data,PADCFG_PAD_SD0_DATA1_SLEW_SHIFT,PADCFG_PAD_SD0_DATA1_SLEW_MASK)
#define GET_PADCFG_PAD_SD0_DATA1_SMT                       saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_556_ADDR,PADCFG_PAD_SD0_DATA1_SMT_SHIFT,PADCFG_PAD_SD0_DATA1_SMT_MASK)
#define SET_PADCFG_PAD_SD0_DATA1_SMT(data)                 saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_556_ADDR,data,PADCFG_PAD_SD0_DATA1_SMT_SHIFT,PADCFG_PAD_SD0_DATA1_SMT_MASK)
#define GET_PADCFG_PAD_SD0_DATA1_POS                       saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_556_ADDR,PADCFG_PAD_SD0_DATA1_POS_SHIFT,PADCFG_PAD_SD0_DATA1_POS_MASK)
#define SET_PADCFG_PAD_SD0_DATA1_POS(data)                 saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_556_ADDR,data,PADCFG_PAD_SD0_DATA1_POS_SHIFT,PADCFG_PAD_SD0_DATA1_POS_MASK)
#define GET_PADCFG_PAD_SD0_DATA2_IE                        saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_560_ADDR,PADCFG_PAD_SD0_DATA2_IE_SHIFT,PADCFG_PAD_SD0_DATA2_IE_MASK)
#define SET_PADCFG_PAD_SD0_DATA2_IE(data)                  saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_560_ADDR,data,PADCFG_PAD_SD0_DATA2_IE_SHIFT,PADCFG_PAD_SD0_DATA2_IE_MASK)
#define GET_PADCFG_PAD_SD0_DATA2_DS                        saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_560_ADDR,PADCFG_PAD_SD0_DATA2_DS_SHIFT,PADCFG_PAD_SD0_DATA2_DS_MASK)
#define SET_PADCFG_PAD_SD0_DATA2_DS(data)                  saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_560_ADDR,data,PADCFG_PAD_SD0_DATA2_DS_SHIFT,PADCFG_PAD_SD0_DATA2_DS_MASK)
#define GET_PADCFG_PAD_SD0_DATA2_PU                        saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_560_ADDR,PADCFG_PAD_SD0_DATA2_PU_SHIFT,PADCFG_PAD_SD0_DATA2_PU_MASK)
#define SET_PADCFG_PAD_SD0_DATA2_PU(data)                  saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_560_ADDR,data,PADCFG_PAD_SD0_DATA2_PU_SHIFT,PADCFG_PAD_SD0_DATA2_PU_MASK)
#define GET_PADCFG_PAD_SD0_DATA2_PD                        saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_560_ADDR,PADCFG_PAD_SD0_DATA2_PD_SHIFT,PADCFG_PAD_SD0_DATA2_PD_MASK)
#define SET_PADCFG_PAD_SD0_DATA2_PD(data)                  saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_560_ADDR,data,PADCFG_PAD_SD0_DATA2_PD_SHIFT,PADCFG_PAD_SD0_DATA2_PD_MASK)
#define GET_PADCFG_PAD_SD0_DATA2_SLEW                      saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_560_ADDR,PADCFG_PAD_SD0_DATA2_SLEW_SHIFT,PADCFG_PAD_SD0_DATA2_SLEW_MASK)
#define SET_PADCFG_PAD_SD0_DATA2_SLEW(data)                saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_560_ADDR,data,PADCFG_PAD_SD0_DATA2_SLEW_SHIFT,PADCFG_PAD_SD0_DATA2_SLEW_MASK)
#define GET_PADCFG_PAD_SD0_DATA2_SMT                       saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_560_ADDR,PADCFG_PAD_SD0_DATA2_SMT_SHIFT,PADCFG_PAD_SD0_DATA2_SMT_MASK)
#define SET_PADCFG_PAD_SD0_DATA2_SMT(data)                 saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_560_ADDR,data,PADCFG_PAD_SD0_DATA2_SMT_SHIFT,PADCFG_PAD_SD0_DATA2_SMT_MASK)
#define GET_PADCFG_PAD_SD0_DATA2_POS                       saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_560_ADDR,PADCFG_PAD_SD0_DATA2_POS_SHIFT,PADCFG_PAD_SD0_DATA2_POS_MASK)
#define SET_PADCFG_PAD_SD0_DATA2_POS(data)                 saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_560_ADDR,data,PADCFG_PAD_SD0_DATA2_POS_SHIFT,PADCFG_PAD_SD0_DATA2_POS_MASK)
#define GET_PADCFG_PAD_SD0_DATA3_IE                        saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_564_ADDR,PADCFG_PAD_SD0_DATA3_IE_SHIFT,PADCFG_PAD_SD0_DATA3_IE_MASK)
#define SET_PADCFG_PAD_SD0_DATA3_IE(data)                  saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_564_ADDR,data,PADCFG_PAD_SD0_DATA3_IE_SHIFT,PADCFG_PAD_SD0_DATA3_IE_MASK)
#define GET_PADCFG_PAD_SD0_DATA3_DS                        saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_564_ADDR,PADCFG_PAD_SD0_DATA3_DS_SHIFT,PADCFG_PAD_SD0_DATA3_DS_MASK)
#define SET_PADCFG_PAD_SD0_DATA3_DS(data)                  saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_564_ADDR,data,PADCFG_PAD_SD0_DATA3_DS_SHIFT,PADCFG_PAD_SD0_DATA3_DS_MASK)
#define GET_PADCFG_PAD_SD0_DATA3_PU                        saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_564_ADDR,PADCFG_PAD_SD0_DATA3_PU_SHIFT,PADCFG_PAD_SD0_DATA3_PU_MASK)
#define SET_PADCFG_PAD_SD0_DATA3_PU(data)                  saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_564_ADDR,data,PADCFG_PAD_SD0_DATA3_PU_SHIFT,PADCFG_PAD_SD0_DATA3_PU_MASK)
#define GET_PADCFG_PAD_SD0_DATA3_PD                        saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_564_ADDR,PADCFG_PAD_SD0_DATA3_PD_SHIFT,PADCFG_PAD_SD0_DATA3_PD_MASK)
#define SET_PADCFG_PAD_SD0_DATA3_PD(data)                  saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_564_ADDR,data,PADCFG_PAD_SD0_DATA3_PD_SHIFT,PADCFG_PAD_SD0_DATA3_PD_MASK)
#define GET_PADCFG_PAD_SD0_DATA3_SLEW                      saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_564_ADDR,PADCFG_PAD_SD0_DATA3_SLEW_SHIFT,PADCFG_PAD_SD0_DATA3_SLEW_MASK)
#define SET_PADCFG_PAD_SD0_DATA3_SLEW(data)                saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_564_ADDR,data,PADCFG_PAD_SD0_DATA3_SLEW_SHIFT,PADCFG_PAD_SD0_DATA3_SLEW_MASK)
#define GET_PADCFG_PAD_SD0_DATA3_SMT                       saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_564_ADDR,PADCFG_PAD_SD0_DATA3_SMT_SHIFT,PADCFG_PAD_SD0_DATA3_SMT_MASK)
#define SET_PADCFG_PAD_SD0_DATA3_SMT(data)                 saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_564_ADDR,data,PADCFG_PAD_SD0_DATA3_SMT_SHIFT,PADCFG_PAD_SD0_DATA3_SMT_MASK)
#define GET_PADCFG_PAD_SD0_DATA3_POS                       saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_564_ADDR,PADCFG_PAD_SD0_DATA3_POS_SHIFT,PADCFG_PAD_SD0_DATA3_POS_MASK)
#define SET_PADCFG_PAD_SD0_DATA3_POS(data)                 saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_564_ADDR,data,PADCFG_PAD_SD0_DATA3_POS_SHIFT,PADCFG_PAD_SD0_DATA3_POS_MASK)
#define GET_PADCFG_PAD_SD0_DATA4_IE                        saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_568_ADDR,PADCFG_PAD_SD0_DATA4_IE_SHIFT,PADCFG_PAD_SD0_DATA4_IE_MASK)
#define SET_PADCFG_PAD_SD0_DATA4_IE(data)                  saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_568_ADDR,data,PADCFG_PAD_SD0_DATA4_IE_SHIFT,PADCFG_PAD_SD0_DATA4_IE_MASK)
#define GET_PADCFG_PAD_SD0_DATA4_DS                        saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_568_ADDR,PADCFG_PAD_SD0_DATA4_DS_SHIFT,PADCFG_PAD_SD0_DATA4_DS_MASK)
#define SET_PADCFG_PAD_SD0_DATA4_DS(data)                  saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_568_ADDR,data,PADCFG_PAD_SD0_DATA4_DS_SHIFT,PADCFG_PAD_SD0_DATA4_DS_MASK)
#define GET_PADCFG_PAD_SD0_DATA4_PU                        saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_568_ADDR,PADCFG_PAD_SD0_DATA4_PU_SHIFT,PADCFG_PAD_SD0_DATA4_PU_MASK)
#define SET_PADCFG_PAD_SD0_DATA4_PU(data)                  saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_568_ADDR,data,PADCFG_PAD_SD0_DATA4_PU_SHIFT,PADCFG_PAD_SD0_DATA4_PU_MASK)
#define GET_PADCFG_PAD_SD0_DATA4_PD                        saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_568_ADDR,PADCFG_PAD_SD0_DATA4_PD_SHIFT,PADCFG_PAD_SD0_DATA4_PD_MASK)
#define SET_PADCFG_PAD_SD0_DATA4_PD(data)                  saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_568_ADDR,data,PADCFG_PAD_SD0_DATA4_PD_SHIFT,PADCFG_PAD_SD0_DATA4_PD_MASK)
#define GET_PADCFG_PAD_SD0_DATA4_SLEW                      saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_568_ADDR,PADCFG_PAD_SD0_DATA4_SLEW_SHIFT,PADCFG_PAD_SD0_DATA4_SLEW_MASK)
#define SET_PADCFG_PAD_SD0_DATA4_SLEW(data)                saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_568_ADDR,data,PADCFG_PAD_SD0_DATA4_SLEW_SHIFT,PADCFG_PAD_SD0_DATA4_SLEW_MASK)
#define GET_PADCFG_PAD_SD0_DATA4_SMT                       saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_568_ADDR,PADCFG_PAD_SD0_DATA4_SMT_SHIFT,PADCFG_PAD_SD0_DATA4_SMT_MASK)
#define SET_PADCFG_PAD_SD0_DATA4_SMT(data)                 saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_568_ADDR,data,PADCFG_PAD_SD0_DATA4_SMT_SHIFT,PADCFG_PAD_SD0_DATA4_SMT_MASK)
#define GET_PADCFG_PAD_SD0_DATA4_POS                       saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_568_ADDR,PADCFG_PAD_SD0_DATA4_POS_SHIFT,PADCFG_PAD_SD0_DATA4_POS_MASK)
#define SET_PADCFG_PAD_SD0_DATA4_POS(data)                 saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_568_ADDR,data,PADCFG_PAD_SD0_DATA4_POS_SHIFT,PADCFG_PAD_SD0_DATA4_POS_MASK)
#define GET_PADCFG_PAD_SD0_DATA5_IE                        saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_572_ADDR,PADCFG_PAD_SD0_DATA5_IE_SHIFT,PADCFG_PAD_SD0_DATA5_IE_MASK)
#define SET_PADCFG_PAD_SD0_DATA5_IE(data)                  saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_572_ADDR,data,PADCFG_PAD_SD0_DATA5_IE_SHIFT,PADCFG_PAD_SD0_DATA5_IE_MASK)
#define GET_PADCFG_PAD_SD0_DATA5_DS                        saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_572_ADDR,PADCFG_PAD_SD0_DATA5_DS_SHIFT,PADCFG_PAD_SD0_DATA5_DS_MASK)
#define SET_PADCFG_PAD_SD0_DATA5_DS(data)                  saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_572_ADDR,data,PADCFG_PAD_SD0_DATA5_DS_SHIFT,PADCFG_PAD_SD0_DATA5_DS_MASK)
#define GET_PADCFG_PAD_SD0_DATA5_PU                        saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_572_ADDR,PADCFG_PAD_SD0_DATA5_PU_SHIFT,PADCFG_PAD_SD0_DATA5_PU_MASK)
#define SET_PADCFG_PAD_SD0_DATA5_PU(data)                  saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_572_ADDR,data,PADCFG_PAD_SD0_DATA5_PU_SHIFT,PADCFG_PAD_SD0_DATA5_PU_MASK)
#define GET_PADCFG_PAD_SD0_DATA5_PD                        saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_572_ADDR,PADCFG_PAD_SD0_DATA5_PD_SHIFT,PADCFG_PAD_SD0_DATA5_PD_MASK)
#define SET_PADCFG_PAD_SD0_DATA5_PD(data)                  saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_572_ADDR,data,PADCFG_PAD_SD0_DATA5_PD_SHIFT,PADCFG_PAD_SD0_DATA5_PD_MASK)
#define GET_PADCFG_PAD_SD0_DATA5_SLEW                      saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_572_ADDR,PADCFG_PAD_SD0_DATA5_SLEW_SHIFT,PADCFG_PAD_SD0_DATA5_SLEW_MASK)
#define SET_PADCFG_PAD_SD0_DATA5_SLEW(data)                saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_572_ADDR,data,PADCFG_PAD_SD0_DATA5_SLEW_SHIFT,PADCFG_PAD_SD0_DATA5_SLEW_MASK)
#define GET_PADCFG_PAD_SD0_DATA5_SMT                       saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_572_ADDR,PADCFG_PAD_SD0_DATA5_SMT_SHIFT,PADCFG_PAD_SD0_DATA5_SMT_MASK)
#define SET_PADCFG_PAD_SD0_DATA5_SMT(data)                 saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_572_ADDR,data,PADCFG_PAD_SD0_DATA5_SMT_SHIFT,PADCFG_PAD_SD0_DATA5_SMT_MASK)
#define GET_PADCFG_PAD_SD0_DATA5_POS                       saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_572_ADDR,PADCFG_PAD_SD0_DATA5_POS_SHIFT,PADCFG_PAD_SD0_DATA5_POS_MASK)
#define SET_PADCFG_PAD_SD0_DATA5_POS(data)                 saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_572_ADDR,data,PADCFG_PAD_SD0_DATA5_POS_SHIFT,PADCFG_PAD_SD0_DATA5_POS_MASK)
#define GET_PADCFG_PAD_SD0_DATA6_IE                        saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_576_ADDR,PADCFG_PAD_SD0_DATA6_IE_SHIFT,PADCFG_PAD_SD0_DATA6_IE_MASK)
#define SET_PADCFG_PAD_SD0_DATA6_IE(data)                  saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_576_ADDR,data,PADCFG_PAD_SD0_DATA6_IE_SHIFT,PADCFG_PAD_SD0_DATA6_IE_MASK)
#define GET_PADCFG_PAD_SD0_DATA6_DS                        saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_576_ADDR,PADCFG_PAD_SD0_DATA6_DS_SHIFT,PADCFG_PAD_SD0_DATA6_DS_MASK)
#define SET_PADCFG_PAD_SD0_DATA6_DS(data)                  saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_576_ADDR,data,PADCFG_PAD_SD0_DATA6_DS_SHIFT,PADCFG_PAD_SD0_DATA6_DS_MASK)
#define GET_PADCFG_PAD_SD0_DATA6_PU                        saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_576_ADDR,PADCFG_PAD_SD0_DATA6_PU_SHIFT,PADCFG_PAD_SD0_DATA6_PU_MASK)
#define SET_PADCFG_PAD_SD0_DATA6_PU(data)                  saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_576_ADDR,data,PADCFG_PAD_SD0_DATA6_PU_SHIFT,PADCFG_PAD_SD0_DATA6_PU_MASK)
#define GET_PADCFG_PAD_SD0_DATA6_PD                        saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_576_ADDR,PADCFG_PAD_SD0_DATA6_PD_SHIFT,PADCFG_PAD_SD0_DATA6_PD_MASK)
#define SET_PADCFG_PAD_SD0_DATA6_PD(data)                  saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_576_ADDR,data,PADCFG_PAD_SD0_DATA6_PD_SHIFT,PADCFG_PAD_SD0_DATA6_PD_MASK)
#define GET_PADCFG_PAD_SD0_DATA6_SLEW                      saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_576_ADDR,PADCFG_PAD_SD0_DATA6_SLEW_SHIFT,PADCFG_PAD_SD0_DATA6_SLEW_MASK)
#define SET_PADCFG_PAD_SD0_DATA6_SLEW(data)                saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_576_ADDR,data,PADCFG_PAD_SD0_DATA6_SLEW_SHIFT,PADCFG_PAD_SD0_DATA6_SLEW_MASK)
#define GET_PADCFG_PAD_SD0_DATA6_SMT                       saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_576_ADDR,PADCFG_PAD_SD0_DATA6_SMT_SHIFT,PADCFG_PAD_SD0_DATA6_SMT_MASK)
#define SET_PADCFG_PAD_SD0_DATA6_SMT(data)                 saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_576_ADDR,data,PADCFG_PAD_SD0_DATA6_SMT_SHIFT,PADCFG_PAD_SD0_DATA6_SMT_MASK)
#define GET_PADCFG_PAD_SD0_DATA6_POS                       saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_576_ADDR,PADCFG_PAD_SD0_DATA6_POS_SHIFT,PADCFG_PAD_SD0_DATA6_POS_MASK)
#define SET_PADCFG_PAD_SD0_DATA6_POS(data)                 saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_576_ADDR,data,PADCFG_PAD_SD0_DATA6_POS_SHIFT,PADCFG_PAD_SD0_DATA6_POS_MASK)
#define GET_PADCFG_PAD_SD0_DATA7_IE                        saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_580_ADDR,PADCFG_PAD_SD0_DATA7_IE_SHIFT,PADCFG_PAD_SD0_DATA7_IE_MASK)
#define SET_PADCFG_PAD_SD0_DATA7_IE(data)                  saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_580_ADDR,data,PADCFG_PAD_SD0_DATA7_IE_SHIFT,PADCFG_PAD_SD0_DATA7_IE_MASK)
#define GET_PADCFG_PAD_SD0_DATA7_DS                        saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_580_ADDR,PADCFG_PAD_SD0_DATA7_DS_SHIFT,PADCFG_PAD_SD0_DATA7_DS_MASK)
#define SET_PADCFG_PAD_SD0_DATA7_DS(data)                  saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_580_ADDR,data,PADCFG_PAD_SD0_DATA7_DS_SHIFT,PADCFG_PAD_SD0_DATA7_DS_MASK)
#define GET_PADCFG_PAD_SD0_DATA7_PU                        saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_580_ADDR,PADCFG_PAD_SD0_DATA7_PU_SHIFT,PADCFG_PAD_SD0_DATA7_PU_MASK)
#define SET_PADCFG_PAD_SD0_DATA7_PU(data)                  saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_580_ADDR,data,PADCFG_PAD_SD0_DATA7_PU_SHIFT,PADCFG_PAD_SD0_DATA7_PU_MASK)
#define GET_PADCFG_PAD_SD0_DATA7_PD                        saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_580_ADDR,PADCFG_PAD_SD0_DATA7_PD_SHIFT,PADCFG_PAD_SD0_DATA7_PD_MASK)
#define SET_PADCFG_PAD_SD0_DATA7_PD(data)                  saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_580_ADDR,data,PADCFG_PAD_SD0_DATA7_PD_SHIFT,PADCFG_PAD_SD0_DATA7_PD_MASK)
#define GET_PADCFG_PAD_SD0_DATA7_SLEW                      saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_580_ADDR,PADCFG_PAD_SD0_DATA7_SLEW_SHIFT,PADCFG_PAD_SD0_DATA7_SLEW_MASK)
#define SET_PADCFG_PAD_SD0_DATA7_SLEW(data)                saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_580_ADDR,data,PADCFG_PAD_SD0_DATA7_SLEW_SHIFT,PADCFG_PAD_SD0_DATA7_SLEW_MASK)
#define GET_PADCFG_PAD_SD0_DATA7_SMT                       saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_580_ADDR,PADCFG_PAD_SD0_DATA7_SMT_SHIFT,PADCFG_PAD_SD0_DATA7_SMT_MASK)
#define SET_PADCFG_PAD_SD0_DATA7_SMT(data)                 saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_580_ADDR,data,PADCFG_PAD_SD0_DATA7_SMT_SHIFT,PADCFG_PAD_SD0_DATA7_SMT_MASK)
#define GET_PADCFG_PAD_SD0_DATA7_POS                       saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_580_ADDR,PADCFG_PAD_SD0_DATA7_POS_SHIFT,PADCFG_PAD_SD0_DATA7_POS_MASK)
#define SET_PADCFG_PAD_SD0_DATA7_POS(data)                 saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_580_ADDR,data,PADCFG_PAD_SD0_DATA7_POS_SHIFT,PADCFG_PAD_SD0_DATA7_POS_MASK)
#define GET_PADCFG_PAD_SD0_STRB_IE                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_584_ADDR,PADCFG_PAD_SD0_STRB_IE_SHIFT,PADCFG_PAD_SD0_STRB_IE_MASK)
#define SET_PADCFG_PAD_SD0_STRB_IE(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_584_ADDR,data,PADCFG_PAD_SD0_STRB_IE_SHIFT,PADCFG_PAD_SD0_STRB_IE_MASK)
#define GET_PADCFG_PAD_SD0_STRB_DS                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_584_ADDR,PADCFG_PAD_SD0_STRB_DS_SHIFT,PADCFG_PAD_SD0_STRB_DS_MASK)
#define SET_PADCFG_PAD_SD0_STRB_DS(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_584_ADDR,data,PADCFG_PAD_SD0_STRB_DS_SHIFT,PADCFG_PAD_SD0_STRB_DS_MASK)
#define GET_PADCFG_PAD_SD0_STRB_PU                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_584_ADDR,PADCFG_PAD_SD0_STRB_PU_SHIFT,PADCFG_PAD_SD0_STRB_PU_MASK)
#define SET_PADCFG_PAD_SD0_STRB_PU(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_584_ADDR,data,PADCFG_PAD_SD0_STRB_PU_SHIFT,PADCFG_PAD_SD0_STRB_PU_MASK)
#define GET_PADCFG_PAD_SD0_STRB_PD                         saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_584_ADDR,PADCFG_PAD_SD0_STRB_PD_SHIFT,PADCFG_PAD_SD0_STRB_PD_MASK)
#define SET_PADCFG_PAD_SD0_STRB_PD(data)                   saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_584_ADDR,data,PADCFG_PAD_SD0_STRB_PD_SHIFT,PADCFG_PAD_SD0_STRB_PD_MASK)
#define GET_PADCFG_PAD_SD0_STRB_SLEW                       saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_584_ADDR,PADCFG_PAD_SD0_STRB_SLEW_SHIFT,PADCFG_PAD_SD0_STRB_SLEW_MASK)
#define SET_PADCFG_PAD_SD0_STRB_SLEW(data)                 saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_584_ADDR,data,PADCFG_PAD_SD0_STRB_SLEW_SHIFT,PADCFG_PAD_SD0_STRB_SLEW_MASK)
#define GET_PADCFG_PAD_SD0_STRB_SMT                        saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_584_ADDR,PADCFG_PAD_SD0_STRB_SMT_SHIFT,PADCFG_PAD_SD0_STRB_SMT_MASK)
#define SET_PADCFG_PAD_SD0_STRB_SMT(data)                  saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_584_ADDR,data,PADCFG_PAD_SD0_STRB_SMT_SHIFT,PADCFG_PAD_SD0_STRB_SMT_MASK)
#define GET_PADCFG_PAD_SD0_STRB_POS                        saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_584_ADDR,PADCFG_PAD_SD0_STRB_POS_SHIFT,PADCFG_PAD_SD0_STRB_POS_MASK)
#define SET_PADCFG_PAD_SD0_STRB_POS(data)                  saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_584_ADDR,data,PADCFG_PAD_SD0_STRB_POS_SHIFT,PADCFG_PAD_SD0_STRB_POS_MASK)
#define GET_PADCFG_PAD_GMAC1_MDC_SYSCON                    saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_588_ADDR,PADCFG_PAD_GMAC1_MDC_SYSCON_SHIFT,PADCFG_PAD_GMAC1_MDC_SYSCON_MASK)
#define SET_PADCFG_PAD_GMAC1_MDC_SYSCON(data)              saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_588_ADDR,data,PADCFG_PAD_GMAC1_MDC_SYSCON_SHIFT,PADCFG_PAD_GMAC1_MDC_SYSCON_MASK)
#define GET_PADCFG_PAD_GMAC1_MDIO_SYSCON                   saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_592_ADDR,PADCFG_PAD_GMAC1_MDIO_SYSCON_SHIFT,PADCFG_PAD_GMAC1_MDIO_SYSCON_MASK)
#define SET_PADCFG_PAD_GMAC1_MDIO_SYSCON(data)             saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_592_ADDR,data,PADCFG_PAD_GMAC1_MDIO_SYSCON_SHIFT,PADCFG_PAD_GMAC1_MDIO_SYSCON_MASK)
#define GET_PADCFG_PAD_GMAC1_RXD0_SYSCON                   saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_596_ADDR,PADCFG_PAD_GMAC1_RXD0_SYSCON_SHIFT,PADCFG_PAD_GMAC1_RXD0_SYSCON_MASK)
#define SET_PADCFG_PAD_GMAC1_RXD0_SYSCON(data)             saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_596_ADDR,data,PADCFG_PAD_GMAC1_RXD0_SYSCON_SHIFT,PADCFG_PAD_GMAC1_RXD0_SYSCON_MASK)
#define GET_PADCFG_PAD_GMAC1_RXD1_SYSCON                   saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_600_ADDR,PADCFG_PAD_GMAC1_RXD1_SYSCON_SHIFT,PADCFG_PAD_GMAC1_RXD1_SYSCON_MASK)
#define SET_PADCFG_PAD_GMAC1_RXD1_SYSCON(data)             saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_600_ADDR,data,PADCFG_PAD_GMAC1_RXD1_SYSCON_SHIFT,PADCFG_PAD_GMAC1_RXD1_SYSCON_MASK)
#define GET_PADCFG_PAD_GMAC1_RXD2_SYSCON                   saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_604_ADDR,PADCFG_PAD_GMAC1_RXD2_SYSCON_SHIFT,PADCFG_PAD_GMAC1_RXD2_SYSCON_MASK)
#define SET_PADCFG_PAD_GMAC1_RXD2_SYSCON(data)             saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_604_ADDR,data,PADCFG_PAD_GMAC1_RXD2_SYSCON_SHIFT,PADCFG_PAD_GMAC1_RXD2_SYSCON_MASK)
#define GET_PADCFG_PAD_GMAC1_RXD3_SYSCON                   saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_608_ADDR,PADCFG_PAD_GMAC1_RXD3_SYSCON_SHIFT,PADCFG_PAD_GMAC1_RXD3_SYSCON_MASK)
#define SET_PADCFG_PAD_GMAC1_RXD3_SYSCON(data)             saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_608_ADDR,data,PADCFG_PAD_GMAC1_RXD3_SYSCON_SHIFT,PADCFG_PAD_GMAC1_RXD3_SYSCON_MASK)
#define GET_PADCFG_PAD_GMAC1_RXDV_SYSCON                   saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_612_ADDR,PADCFG_PAD_GMAC1_RXDV_SYSCON_SHIFT,PADCFG_PAD_GMAC1_RXDV_SYSCON_MASK)
#define SET_PADCFG_PAD_GMAC1_RXDV_SYSCON(data)             saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_612_ADDR,data,PADCFG_PAD_GMAC1_RXDV_SYSCON_SHIFT,PADCFG_PAD_GMAC1_RXDV_SYSCON_MASK)
#define GET_PADCFG_PAD_GMAC1_RXC_SYSCON                    saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_616_ADDR,PADCFG_PAD_GMAC1_RXC_SYSCON_SHIFT,PADCFG_PAD_GMAC1_RXC_SYSCON_MASK)
#define SET_PADCFG_PAD_GMAC1_RXC_SYSCON(data)              saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_616_ADDR,data,PADCFG_PAD_GMAC1_RXC_SYSCON_SHIFT,PADCFG_PAD_GMAC1_RXC_SYSCON_MASK)
#define GET_PADCFG_PAD_GMAC1_TXD0_SYSCON                   saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_620_ADDR,PADCFG_PAD_GMAC1_TXD0_SYSCON_SHIFT,PADCFG_PAD_GMAC1_TXD0_SYSCON_MASK)
#define SET_PADCFG_PAD_GMAC1_TXD0_SYSCON(data)             saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_620_ADDR,data,PADCFG_PAD_GMAC1_TXD0_SYSCON_SHIFT,PADCFG_PAD_GMAC1_TXD0_SYSCON_MASK)
#define GET_PADCFG_PAD_GMAC1_TXD1_SYSCON                   saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_624_ADDR,PADCFG_PAD_GMAC1_TXD1_SYSCON_SHIFT,PADCFG_PAD_GMAC1_TXD1_SYSCON_MASK)
#define SET_PADCFG_PAD_GMAC1_TXD1_SYSCON(data)             saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_624_ADDR,data,PADCFG_PAD_GMAC1_TXD1_SYSCON_SHIFT,PADCFG_PAD_GMAC1_TXD1_SYSCON_MASK)
#define GET_PADCFG_PAD_GMAC1_TXD2_SYSCON                   saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_628_ADDR,PADCFG_PAD_GMAC1_TXD2_SYSCON_SHIFT,PADCFG_PAD_GMAC1_TXD2_SYSCON_MASK)
#define SET_PADCFG_PAD_GMAC1_TXD2_SYSCON(data)             saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_628_ADDR,data,PADCFG_PAD_GMAC1_TXD2_SYSCON_SHIFT,PADCFG_PAD_GMAC1_TXD2_SYSCON_MASK)
#define GET_PADCFG_PAD_GMAC1_TXD3_SYSCON                   saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_632_ADDR,PADCFG_PAD_GMAC1_TXD3_SYSCON_SHIFT,PADCFG_PAD_GMAC1_TXD3_SYSCON_MASK)
#define SET_PADCFG_PAD_GMAC1_TXD3_SYSCON(data)             saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_632_ADDR,data,PADCFG_PAD_GMAC1_TXD3_SYSCON_SHIFT,PADCFG_PAD_GMAC1_TXD3_SYSCON_MASK)
#define GET_PADCFG_PAD_GMAC1_TXEN_SYSCON                   saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_636_ADDR,PADCFG_PAD_GMAC1_TXEN_SYSCON_SHIFT,PADCFG_PAD_GMAC1_TXEN_SYSCON_MASK)
#define SET_PADCFG_PAD_GMAC1_TXEN_SYSCON(data)             saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_636_ADDR,data,PADCFG_PAD_GMAC1_TXEN_SYSCON_SHIFT,PADCFG_PAD_GMAC1_TXEN_SYSCON_MASK)
#define GET_PADCFG_PAD_GMAC1_TXC_SYSCON                    saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_640_ADDR,PADCFG_PAD_GMAC1_TXC_SYSCON_SHIFT,PADCFG_PAD_GMAC1_TXC_SYSCON_MASK)
#define SET_PADCFG_PAD_GMAC1_TXC_SYSCON(data)              saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_640_ADDR,data,PADCFG_PAD_GMAC1_TXC_SYSCON_SHIFT,PADCFG_PAD_GMAC1_TXC_SYSCON_MASK)
#define GET_PADCFG_PAD_QSPI_SCLK_IE                        saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_644_ADDR,PADCFG_PAD_QSPI_SCLK_IE_SHIFT,PADCFG_PAD_QSPI_SCLK_IE_MASK)
#define SET_PADCFG_PAD_QSPI_SCLK_IE(data)                  saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_644_ADDR,data,PADCFG_PAD_QSPI_SCLK_IE_SHIFT,PADCFG_PAD_QSPI_SCLK_IE_MASK)
#define GET_PADCFG_PAD_QSPI_SCLK_DS                        saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_644_ADDR,PADCFG_PAD_QSPI_SCLK_DS_SHIFT,PADCFG_PAD_QSPI_SCLK_DS_MASK)
#define SET_PADCFG_PAD_QSPI_SCLK_DS(data)                  saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_644_ADDR,data,PADCFG_PAD_QSPI_SCLK_DS_SHIFT,PADCFG_PAD_QSPI_SCLK_DS_MASK)
#define GET_PADCFG_PAD_QSPI_SCLK_PU                        saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_644_ADDR,PADCFG_PAD_QSPI_SCLK_PU_SHIFT,PADCFG_PAD_QSPI_SCLK_PU_MASK)
#define SET_PADCFG_PAD_QSPI_SCLK_PU(data)                  saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_644_ADDR,data,PADCFG_PAD_QSPI_SCLK_PU_SHIFT,PADCFG_PAD_QSPI_SCLK_PU_MASK)
#define GET_PADCFG_PAD_QSPI_SCLK_PD                        saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_644_ADDR,PADCFG_PAD_QSPI_SCLK_PD_SHIFT,PADCFG_PAD_QSPI_SCLK_PD_MASK)
#define SET_PADCFG_PAD_QSPI_SCLK_PD(data)                  saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_644_ADDR,data,PADCFG_PAD_QSPI_SCLK_PD_SHIFT,PADCFG_PAD_QSPI_SCLK_PD_MASK)
#define GET_PADCFG_PAD_QSPI_SCLK_SLEW                      saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_644_ADDR,PADCFG_PAD_QSPI_SCLK_SLEW_SHIFT,PADCFG_PAD_QSPI_SCLK_SLEW_MASK)
#define SET_PADCFG_PAD_QSPI_SCLK_SLEW(data)                saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_644_ADDR,data,PADCFG_PAD_QSPI_SCLK_SLEW_SHIFT,PADCFG_PAD_QSPI_SCLK_SLEW_MASK)
#define GET_PADCFG_PAD_QSPI_SCLK_SMT                       saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_644_ADDR,PADCFG_PAD_QSPI_SCLK_SMT_SHIFT,PADCFG_PAD_QSPI_SCLK_SMT_MASK)
#define SET_PADCFG_PAD_QSPI_SCLK_SMT(data)                 saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_644_ADDR,data,PADCFG_PAD_QSPI_SCLK_SMT_SHIFT,PADCFG_PAD_QSPI_SCLK_SMT_MASK)
#define GET_PADCFG_PAD_QSPI_SCLK_POS                       saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_644_ADDR,PADCFG_PAD_QSPI_SCLK_POS_SHIFT,PADCFG_PAD_QSPI_SCLK_POS_MASK)
#define SET_PADCFG_PAD_QSPI_SCLK_POS(data)                 saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_644_ADDR,data,PADCFG_PAD_QSPI_SCLK_POS_SHIFT,PADCFG_PAD_QSPI_SCLK_POS_MASK)
#define GET_PADCFG_PAD_QSPI_CSN0_IE                        saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_648_ADDR,PADCFG_PAD_QSPI_CSN0_IE_SHIFT,PADCFG_PAD_QSPI_CSN0_IE_MASK)
#define SET_PADCFG_PAD_QSPI_CSN0_IE(data)                  saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_648_ADDR,data,PADCFG_PAD_QSPI_CSN0_IE_SHIFT,PADCFG_PAD_QSPI_CSN0_IE_MASK)
#define GET_PADCFG_PAD_QSPI_CSN0_DS                        saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_648_ADDR,PADCFG_PAD_QSPI_CSN0_DS_SHIFT,PADCFG_PAD_QSPI_CSN0_DS_MASK)
#define SET_PADCFG_PAD_QSPI_CSN0_DS(data)                  saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_648_ADDR,data,PADCFG_PAD_QSPI_CSN0_DS_SHIFT,PADCFG_PAD_QSPI_CSN0_DS_MASK)
#define GET_PADCFG_PAD_QSPI_CSN0_PU                        saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_648_ADDR,PADCFG_PAD_QSPI_CSN0_PU_SHIFT,PADCFG_PAD_QSPI_CSN0_PU_MASK)
#define SET_PADCFG_PAD_QSPI_CSN0_PU(data)                  saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_648_ADDR,data,PADCFG_PAD_QSPI_CSN0_PU_SHIFT,PADCFG_PAD_QSPI_CSN0_PU_MASK)
#define GET_PADCFG_PAD_QSPI_CSN0_PD                        saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_648_ADDR,PADCFG_PAD_QSPI_CSN0_PD_SHIFT,PADCFG_PAD_QSPI_CSN0_PD_MASK)
#define SET_PADCFG_PAD_QSPI_CSN0_PD(data)                  saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_648_ADDR,data,PADCFG_PAD_QSPI_CSN0_PD_SHIFT,PADCFG_PAD_QSPI_CSN0_PD_MASK)
#define GET_PADCFG_PAD_QSPI_CSN0_SLEW                      saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_648_ADDR,PADCFG_PAD_QSPI_CSN0_SLEW_SHIFT,PADCFG_PAD_QSPI_CSN0_SLEW_MASK)
#define SET_PADCFG_PAD_QSPI_CSN0_SLEW(data)                saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_648_ADDR,data,PADCFG_PAD_QSPI_CSN0_SLEW_SHIFT,PADCFG_PAD_QSPI_CSN0_SLEW_MASK)
#define GET_PADCFG_PAD_QSPI_CSN0_SMT                       saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_648_ADDR,PADCFG_PAD_QSPI_CSN0_SMT_SHIFT,PADCFG_PAD_QSPI_CSN0_SMT_MASK)
#define SET_PADCFG_PAD_QSPI_CSN0_SMT(data)                 saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_648_ADDR,data,PADCFG_PAD_QSPI_CSN0_SMT_SHIFT,PADCFG_PAD_QSPI_CSN0_SMT_MASK)
#define GET_PADCFG_PAD_QSPI_CSN0_POS                       saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_648_ADDR,PADCFG_PAD_QSPI_CSN0_POS_SHIFT,PADCFG_PAD_QSPI_CSN0_POS_MASK)
#define SET_PADCFG_PAD_QSPI_CSN0_POS(data)                 saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_648_ADDR,data,PADCFG_PAD_QSPI_CSN0_POS_SHIFT,PADCFG_PAD_QSPI_CSN0_POS_MASK)
#define GET_PADCFG_PAD_QSPI_DATA0_IE                       saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_652_ADDR,PADCFG_PAD_QSPI_DATA0_IE_SHIFT,PADCFG_PAD_QSPI_DATA0_IE_MASK)
#define SET_PADCFG_PAD_QSPI_DATA0_IE(data)                 saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_652_ADDR,data,PADCFG_PAD_QSPI_DATA0_IE_SHIFT,PADCFG_PAD_QSPI_DATA0_IE_MASK)
#define GET_PADCFG_PAD_QSPI_DATA0_DS                       saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_652_ADDR,PADCFG_PAD_QSPI_DATA0_DS_SHIFT,PADCFG_PAD_QSPI_DATA0_DS_MASK)
#define SET_PADCFG_PAD_QSPI_DATA0_DS(data)                 saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_652_ADDR,data,PADCFG_PAD_QSPI_DATA0_DS_SHIFT,PADCFG_PAD_QSPI_DATA0_DS_MASK)
#define GET_PADCFG_PAD_QSPI_DATA0_PU                       saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_652_ADDR,PADCFG_PAD_QSPI_DATA0_PU_SHIFT,PADCFG_PAD_QSPI_DATA0_PU_MASK)
#define SET_PADCFG_PAD_QSPI_DATA0_PU(data)                 saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_652_ADDR,data,PADCFG_PAD_QSPI_DATA0_PU_SHIFT,PADCFG_PAD_QSPI_DATA0_PU_MASK)
#define GET_PADCFG_PAD_QSPI_DATA0_PD                       saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_652_ADDR,PADCFG_PAD_QSPI_DATA0_PD_SHIFT,PADCFG_PAD_QSPI_DATA0_PD_MASK)
#define SET_PADCFG_PAD_QSPI_DATA0_PD(data)                 saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_652_ADDR,data,PADCFG_PAD_QSPI_DATA0_PD_SHIFT,PADCFG_PAD_QSPI_DATA0_PD_MASK)
#define GET_PADCFG_PAD_QSPI_DATA0_SLEW                     saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_652_ADDR,PADCFG_PAD_QSPI_DATA0_SLEW_SHIFT,PADCFG_PAD_QSPI_DATA0_SLEW_MASK)
#define SET_PADCFG_PAD_QSPI_DATA0_SLEW(data)               saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_652_ADDR,data,PADCFG_PAD_QSPI_DATA0_SLEW_SHIFT,PADCFG_PAD_QSPI_DATA0_SLEW_MASK)
#define GET_PADCFG_PAD_QSPI_DATA0_SMT                      saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_652_ADDR,PADCFG_PAD_QSPI_DATA0_SMT_SHIFT,PADCFG_PAD_QSPI_DATA0_SMT_MASK)
#define SET_PADCFG_PAD_QSPI_DATA0_SMT(data)                saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_652_ADDR,data,PADCFG_PAD_QSPI_DATA0_SMT_SHIFT,PADCFG_PAD_QSPI_DATA0_SMT_MASK)
#define GET_PADCFG_PAD_QSPI_DATA0_POS                      saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_652_ADDR,PADCFG_PAD_QSPI_DATA0_POS_SHIFT,PADCFG_PAD_QSPI_DATA0_POS_MASK)
#define SET_PADCFG_PAD_QSPI_DATA0_POS(data)                saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_652_ADDR,data,PADCFG_PAD_QSPI_DATA0_POS_SHIFT,PADCFG_PAD_QSPI_DATA0_POS_MASK)
#define GET_PADCFG_PAD_QSPI_DATA1_IE                       saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_656_ADDR,PADCFG_PAD_QSPI_DATA1_IE_SHIFT,PADCFG_PAD_QSPI_DATA1_IE_MASK)
#define SET_PADCFG_PAD_QSPI_DATA1_IE(data)                 saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_656_ADDR,data,PADCFG_PAD_QSPI_DATA1_IE_SHIFT,PADCFG_PAD_QSPI_DATA1_IE_MASK)
#define GET_PADCFG_PAD_QSPI_DATA1_DS                       saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_656_ADDR,PADCFG_PAD_QSPI_DATA1_DS_SHIFT,PADCFG_PAD_QSPI_DATA1_DS_MASK)
#define SET_PADCFG_PAD_QSPI_DATA1_DS(data)                 saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_656_ADDR,data,PADCFG_PAD_QSPI_DATA1_DS_SHIFT,PADCFG_PAD_QSPI_DATA1_DS_MASK)
#define GET_PADCFG_PAD_QSPI_DATA1_PU                       saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_656_ADDR,PADCFG_PAD_QSPI_DATA1_PU_SHIFT,PADCFG_PAD_QSPI_DATA1_PU_MASK)
#define SET_PADCFG_PAD_QSPI_DATA1_PU(data)                 saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_656_ADDR,data,PADCFG_PAD_QSPI_DATA1_PU_SHIFT,PADCFG_PAD_QSPI_DATA1_PU_MASK)
#define GET_PADCFG_PAD_QSPI_DATA1_PD                       saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_656_ADDR,PADCFG_PAD_QSPI_DATA1_PD_SHIFT,PADCFG_PAD_QSPI_DATA1_PD_MASK)
#define SET_PADCFG_PAD_QSPI_DATA1_PD(data)                 saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_656_ADDR,data,PADCFG_PAD_QSPI_DATA1_PD_SHIFT,PADCFG_PAD_QSPI_DATA1_PD_MASK)
#define GET_PADCFG_PAD_QSPI_DATA1_SLEW                     saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_656_ADDR,PADCFG_PAD_QSPI_DATA1_SLEW_SHIFT,PADCFG_PAD_QSPI_DATA1_SLEW_MASK)
#define SET_PADCFG_PAD_QSPI_DATA1_SLEW(data)               saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_656_ADDR,data,PADCFG_PAD_QSPI_DATA1_SLEW_SHIFT,PADCFG_PAD_QSPI_DATA1_SLEW_MASK)
#define GET_PADCFG_PAD_QSPI_DATA1_SMT                      saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_656_ADDR,PADCFG_PAD_QSPI_DATA1_SMT_SHIFT,PADCFG_PAD_QSPI_DATA1_SMT_MASK)
#define SET_PADCFG_PAD_QSPI_DATA1_SMT(data)                saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_656_ADDR,data,PADCFG_PAD_QSPI_DATA1_SMT_SHIFT,PADCFG_PAD_QSPI_DATA1_SMT_MASK)
#define GET_PADCFG_PAD_QSPI_DATA1_POS                      saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_656_ADDR,PADCFG_PAD_QSPI_DATA1_POS_SHIFT,PADCFG_PAD_QSPI_DATA1_POS_MASK)
#define SET_PADCFG_PAD_QSPI_DATA1_POS(data)                saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_656_ADDR,data,PADCFG_PAD_QSPI_DATA1_POS_SHIFT,PADCFG_PAD_QSPI_DATA1_POS_MASK)
#define GET_PADCFG_PAD_QSPI_DATA2_IE                       saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_660_ADDR,PADCFG_PAD_QSPI_DATA2_IE_SHIFT,PADCFG_PAD_QSPI_DATA2_IE_MASK)
#define SET_PADCFG_PAD_QSPI_DATA2_IE(data)                 saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_660_ADDR,data,PADCFG_PAD_QSPI_DATA2_IE_SHIFT,PADCFG_PAD_QSPI_DATA2_IE_MASK)
#define GET_PADCFG_PAD_QSPI_DATA2_DS                       saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_660_ADDR,PADCFG_PAD_QSPI_DATA2_DS_SHIFT,PADCFG_PAD_QSPI_DATA2_DS_MASK)
#define SET_PADCFG_PAD_QSPI_DATA2_DS(data)                 saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_660_ADDR,data,PADCFG_PAD_QSPI_DATA2_DS_SHIFT,PADCFG_PAD_QSPI_DATA2_DS_MASK)
#define GET_PADCFG_PAD_QSPI_DATA2_PU                       saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_660_ADDR,PADCFG_PAD_QSPI_DATA2_PU_SHIFT,PADCFG_PAD_QSPI_DATA2_PU_MASK)
#define SET_PADCFG_PAD_QSPI_DATA2_PU(data)                 saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_660_ADDR,data,PADCFG_PAD_QSPI_DATA2_PU_SHIFT,PADCFG_PAD_QSPI_DATA2_PU_MASK)
#define GET_PADCFG_PAD_QSPI_DATA2_PD                       saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_660_ADDR,PADCFG_PAD_QSPI_DATA2_PD_SHIFT,PADCFG_PAD_QSPI_DATA2_PD_MASK)
#define SET_PADCFG_PAD_QSPI_DATA2_PD(data)                 saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_660_ADDR,data,PADCFG_PAD_QSPI_DATA2_PD_SHIFT,PADCFG_PAD_QSPI_DATA2_PD_MASK)
#define GET_PADCFG_PAD_QSPI_DATA2_SLEW                     saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_660_ADDR,PADCFG_PAD_QSPI_DATA2_SLEW_SHIFT,PADCFG_PAD_QSPI_DATA2_SLEW_MASK)
#define SET_PADCFG_PAD_QSPI_DATA2_SLEW(data)               saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_660_ADDR,data,PADCFG_PAD_QSPI_DATA2_SLEW_SHIFT,PADCFG_PAD_QSPI_DATA2_SLEW_MASK)
#define GET_PADCFG_PAD_QSPI_DATA2_SMT                      saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_660_ADDR,PADCFG_PAD_QSPI_DATA2_SMT_SHIFT,PADCFG_PAD_QSPI_DATA2_SMT_MASK)
#define SET_PADCFG_PAD_QSPI_DATA2_SMT(data)                saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_660_ADDR,data,PADCFG_PAD_QSPI_DATA2_SMT_SHIFT,PADCFG_PAD_QSPI_DATA2_SMT_MASK)
#define GET_PADCFG_PAD_QSPI_DATA2_POS                      saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_660_ADDR,PADCFG_PAD_QSPI_DATA2_POS_SHIFT,PADCFG_PAD_QSPI_DATA2_POS_MASK)
#define SET_PADCFG_PAD_QSPI_DATA2_POS(data)                saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_660_ADDR,data,PADCFG_PAD_QSPI_DATA2_POS_SHIFT,PADCFG_PAD_QSPI_DATA2_POS_MASK)
#define GET_PADCFG_PAD_QSPI_DATA3_IE                       saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_664_ADDR,PADCFG_PAD_QSPI_DATA3_IE_SHIFT,PADCFG_PAD_QSPI_DATA3_IE_MASK)
#define SET_PADCFG_PAD_QSPI_DATA3_IE(data)                 saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_664_ADDR,data,PADCFG_PAD_QSPI_DATA3_IE_SHIFT,PADCFG_PAD_QSPI_DATA3_IE_MASK)
#define GET_PADCFG_PAD_QSPI_DATA3_DS                       saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_664_ADDR,PADCFG_PAD_QSPI_DATA3_DS_SHIFT,PADCFG_PAD_QSPI_DATA3_DS_MASK)
#define SET_PADCFG_PAD_QSPI_DATA3_DS(data)                 saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_664_ADDR,data,PADCFG_PAD_QSPI_DATA3_DS_SHIFT,PADCFG_PAD_QSPI_DATA3_DS_MASK)
#define GET_PADCFG_PAD_QSPI_DATA3_PU                       saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_664_ADDR,PADCFG_PAD_QSPI_DATA3_PU_SHIFT,PADCFG_PAD_QSPI_DATA3_PU_MASK)
#define SET_PADCFG_PAD_QSPI_DATA3_PU(data)                 saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_664_ADDR,data,PADCFG_PAD_QSPI_DATA3_PU_SHIFT,PADCFG_PAD_QSPI_DATA3_PU_MASK)
#define GET_PADCFG_PAD_QSPI_DATA3_PD                       saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_664_ADDR,PADCFG_PAD_QSPI_DATA3_PD_SHIFT,PADCFG_PAD_QSPI_DATA3_PD_MASK)
#define SET_PADCFG_PAD_QSPI_DATA3_PD(data)                 saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_664_ADDR,data,PADCFG_PAD_QSPI_DATA3_PD_SHIFT,PADCFG_PAD_QSPI_DATA3_PD_MASK)
#define GET_PADCFG_PAD_QSPI_DATA3_SLEW                     saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_664_ADDR,PADCFG_PAD_QSPI_DATA3_SLEW_SHIFT,PADCFG_PAD_QSPI_DATA3_SLEW_MASK)
#define SET_PADCFG_PAD_QSPI_DATA3_SLEW(data)               saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_664_ADDR,data,PADCFG_PAD_QSPI_DATA3_SLEW_SHIFT,PADCFG_PAD_QSPI_DATA3_SLEW_MASK)
#define GET_PADCFG_PAD_QSPI_DATA3_SMT                      saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_664_ADDR,PADCFG_PAD_QSPI_DATA3_SMT_SHIFT,PADCFG_PAD_QSPI_DATA3_SMT_MASK)
#define SET_PADCFG_PAD_QSPI_DATA3_SMT(data)                saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_664_ADDR,data,PADCFG_PAD_QSPI_DATA3_SMT_SHIFT,PADCFG_PAD_QSPI_DATA3_SMT_MASK)
#define GET_PADCFG_PAD_QSPI_DATA3_POS                      saif_get_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_664_ADDR,PADCFG_PAD_QSPI_DATA3_POS_SHIFT,PADCFG_PAD_QSPI_DATA3_POS_MASK)
#define SET_PADCFG_PAD_QSPI_DATA3_POS(data)                saif_set_reg(SYS_IOMUX_CFG__SAIF__SYSCFG_664_ADDR,data,PADCFG_PAD_QSPI_DATA3_POS_SHIFT,PADCFG_PAD_QSPI_DATA3_POS_MASK)
#define GET_PAD_GMAC1_RXC_FUNC_SEL                         saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_668_ADDR,PAD_GMAC1_RXC_FUNC_SEL_SHIFT,PAD_GMAC1_RXC_FUNC_SEL_MASK)
#define SET_PAD_GMAC1_RXC_FUNC_SEL(data)                   saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_668_ADDR,data,PAD_GMAC1_RXC_FUNC_SEL_SHIFT,PAD_GMAC1_RXC_FUNC_SEL_MASK)
#define GET_PAD_GPIO10_FUNC_SEL                            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_668_ADDR,PAD_GPIO10_FUNC_SEL_SHIFT,PAD_GPIO10_FUNC_SEL_MASK)
#define SET_PAD_GPIO10_FUNC_SEL(data)                      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_668_ADDR,data,PAD_GPIO10_FUNC_SEL_SHIFT,PAD_GPIO10_FUNC_SEL_MASK)
#define GET_PAD_GPIO11_FUNC_SEL                            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_668_ADDR,PAD_GPIO11_FUNC_SEL_SHIFT,PAD_GPIO11_FUNC_SEL_MASK)
#define SET_PAD_GPIO11_FUNC_SEL(data)                      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_668_ADDR,data,PAD_GPIO11_FUNC_SEL_SHIFT,PAD_GPIO11_FUNC_SEL_MASK)
#define GET_PAD_GPIO12_FUNC_SEL                            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_668_ADDR,PAD_GPIO12_FUNC_SEL_SHIFT,PAD_GPIO12_FUNC_SEL_MASK)
#define SET_PAD_GPIO12_FUNC_SEL(data)                      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_668_ADDR,data,PAD_GPIO12_FUNC_SEL_SHIFT,PAD_GPIO12_FUNC_SEL_MASK)
#define GET_PAD_GPIO13_FUNC_SEL                            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_668_ADDR,PAD_GPIO13_FUNC_SEL_SHIFT,PAD_GPIO13_FUNC_SEL_MASK)
#define SET_PAD_GPIO13_FUNC_SEL(data)                      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_668_ADDR,data,PAD_GPIO13_FUNC_SEL_SHIFT,PAD_GPIO13_FUNC_SEL_MASK)
#define GET_PAD_GPIO14_FUNC_SEL                            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_668_ADDR,PAD_GPIO14_FUNC_SEL_SHIFT,PAD_GPIO14_FUNC_SEL_MASK)
#define SET_PAD_GPIO14_FUNC_SEL(data)                      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_668_ADDR,data,PAD_GPIO14_FUNC_SEL_SHIFT,PAD_GPIO14_FUNC_SEL_MASK)
#define GET_PAD_GPIO15_FUNC_SEL                            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_668_ADDR,PAD_GPIO15_FUNC_SEL_SHIFT,PAD_GPIO15_FUNC_SEL_MASK)
#define SET_PAD_GPIO15_FUNC_SEL(data)                      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_668_ADDR,data,PAD_GPIO15_FUNC_SEL_SHIFT,PAD_GPIO15_FUNC_SEL_MASK)
#define GET_PAD_GPIO16_FUNC_SEL                            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_668_ADDR,PAD_GPIO16_FUNC_SEL_SHIFT,PAD_GPIO16_FUNC_SEL_MASK)
#define SET_PAD_GPIO16_FUNC_SEL(data)                      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_668_ADDR,data,PAD_GPIO16_FUNC_SEL_SHIFT,PAD_GPIO16_FUNC_SEL_MASK)
#define GET_PAD_GPIO17_FUNC_SEL                            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_668_ADDR,PAD_GPIO17_FUNC_SEL_SHIFT,PAD_GPIO17_FUNC_SEL_MASK)
#define SET_PAD_GPIO17_FUNC_SEL(data)                      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_668_ADDR,data,PAD_GPIO17_FUNC_SEL_SHIFT,PAD_GPIO17_FUNC_SEL_MASK)
#define GET_PAD_GPIO18_FUNC_SEL                            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_668_ADDR,PAD_GPIO18_FUNC_SEL_SHIFT,PAD_GPIO18_FUNC_SEL_MASK)
#define SET_PAD_GPIO18_FUNC_SEL(data)                      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_668_ADDR,data,PAD_GPIO18_FUNC_SEL_SHIFT,PAD_GPIO18_FUNC_SEL_MASK)
#define GET_PAD_GPIO19_FUNC_SEL                            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_668_ADDR,PAD_GPIO19_FUNC_SEL_SHIFT,PAD_GPIO19_FUNC_SEL_MASK)
#define SET_PAD_GPIO19_FUNC_SEL(data)                      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_668_ADDR,data,PAD_GPIO19_FUNC_SEL_SHIFT,PAD_GPIO19_FUNC_SEL_MASK)
#define GET_PAD_GPIO20_FUNC_SEL                            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_672_ADDR,PAD_GPIO20_FUNC_SEL_SHIFT,PAD_GPIO20_FUNC_SEL_MASK)
#define SET_PAD_GPIO20_FUNC_SEL(data)                      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_672_ADDR,data,PAD_GPIO20_FUNC_SEL_SHIFT,PAD_GPIO20_FUNC_SEL_MASK)
#define GET_PAD_GPIO21_FUNC_SEL                            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_672_ADDR,PAD_GPIO21_FUNC_SEL_SHIFT,PAD_GPIO21_FUNC_SEL_MASK)
#define SET_PAD_GPIO21_FUNC_SEL(data)                      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_672_ADDR,data,PAD_GPIO21_FUNC_SEL_SHIFT,PAD_GPIO21_FUNC_SEL_MASK)
#define GET_PAD_GPIO22_FUNC_SEL                            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_672_ADDR,PAD_GPIO22_FUNC_SEL_SHIFT,PAD_GPIO22_FUNC_SEL_MASK)
#define SET_PAD_GPIO22_FUNC_SEL(data)                      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_672_ADDR,data,PAD_GPIO22_FUNC_SEL_SHIFT,PAD_GPIO22_FUNC_SEL_MASK)
#define GET_PAD_GPIO23_FUNC_SEL                            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_672_ADDR,PAD_GPIO23_FUNC_SEL_SHIFT,PAD_GPIO23_FUNC_SEL_MASK)
#define SET_PAD_GPIO23_FUNC_SEL(data)                      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_672_ADDR,data,PAD_GPIO23_FUNC_SEL_SHIFT,PAD_GPIO23_FUNC_SEL_MASK)
#define GET_PAD_GPIO24_FUNC_SEL                            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_672_ADDR,PAD_GPIO24_FUNC_SEL_SHIFT,PAD_GPIO24_FUNC_SEL_MASK)
#define SET_PAD_GPIO24_FUNC_SEL(data)                      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_672_ADDR,data,PAD_GPIO24_FUNC_SEL_SHIFT,PAD_GPIO24_FUNC_SEL_MASK)
#define GET_PAD_GPIO25_FUNC_SEL                            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_672_ADDR,PAD_GPIO25_FUNC_SEL_SHIFT,PAD_GPIO25_FUNC_SEL_MASK)
#define SET_PAD_GPIO25_FUNC_SEL(data)                      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_672_ADDR,data,PAD_GPIO25_FUNC_SEL_SHIFT,PAD_GPIO25_FUNC_SEL_MASK)
#define GET_PAD_GPIO26_FUNC_SEL                            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_672_ADDR,PAD_GPIO26_FUNC_SEL_SHIFT,PAD_GPIO26_FUNC_SEL_MASK)
#define SET_PAD_GPIO26_FUNC_SEL(data)                      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_672_ADDR,data,PAD_GPIO26_FUNC_SEL_SHIFT,PAD_GPIO26_FUNC_SEL_MASK)
#define GET_PAD_GPIO27_FUNC_SEL                            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_672_ADDR,PAD_GPIO27_FUNC_SEL_SHIFT,PAD_GPIO27_FUNC_SEL_MASK)
#define SET_PAD_GPIO27_FUNC_SEL(data)                      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_672_ADDR,data,PAD_GPIO27_FUNC_SEL_SHIFT,PAD_GPIO27_FUNC_SEL_MASK)
#define GET_PAD_GPIO28_FUNC_SEL                            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_672_ADDR,PAD_GPIO28_FUNC_SEL_SHIFT,PAD_GPIO28_FUNC_SEL_MASK)
#define SET_PAD_GPIO28_FUNC_SEL(data)                      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_672_ADDR,data,PAD_GPIO28_FUNC_SEL_SHIFT,PAD_GPIO28_FUNC_SEL_MASK)
#define GET_PAD_GPIO29_FUNC_SEL                            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_672_ADDR,PAD_GPIO29_FUNC_SEL_SHIFT,PAD_GPIO29_FUNC_SEL_MASK)
#define SET_PAD_GPIO29_FUNC_SEL(data)                      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_672_ADDR,data,PAD_GPIO29_FUNC_SEL_SHIFT,PAD_GPIO29_FUNC_SEL_MASK)
#define GET_PAD_GPIO30_FUNC_SEL                            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_676_ADDR,PAD_GPIO30_FUNC_SEL_SHIFT,PAD_GPIO30_FUNC_SEL_MASK)
#define SET_PAD_GPIO30_FUNC_SEL(data)                      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_676_ADDR,data,PAD_GPIO30_FUNC_SEL_SHIFT,PAD_GPIO30_FUNC_SEL_MASK)
#define GET_PAD_GPIO31_FUNC_SEL                            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_676_ADDR,PAD_GPIO31_FUNC_SEL_SHIFT,PAD_GPIO31_FUNC_SEL_MASK)
#define SET_PAD_GPIO31_FUNC_SEL(data)                      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_676_ADDR,data,PAD_GPIO31_FUNC_SEL_SHIFT,PAD_GPIO31_FUNC_SEL_MASK)
#define GET_PAD_GPIO32_FUNC_SEL                            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_676_ADDR,PAD_GPIO32_FUNC_SEL_SHIFT,PAD_GPIO32_FUNC_SEL_MASK)
#define SET_PAD_GPIO32_FUNC_SEL(data)                      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_676_ADDR,data,PAD_GPIO32_FUNC_SEL_SHIFT,PAD_GPIO32_FUNC_SEL_MASK)
#define GET_PAD_GPIO33_FUNC_SEL                            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_676_ADDR,PAD_GPIO33_FUNC_SEL_SHIFT,PAD_GPIO33_FUNC_SEL_MASK)
#define SET_PAD_GPIO33_FUNC_SEL(data)                      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_676_ADDR,data,PAD_GPIO33_FUNC_SEL_SHIFT,PAD_GPIO33_FUNC_SEL_MASK)
#define GET_PAD_GPIO34_FUNC_SEL                            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_676_ADDR,PAD_GPIO34_FUNC_SEL_SHIFT,PAD_GPIO34_FUNC_SEL_MASK)
#define SET_PAD_GPIO34_FUNC_SEL(data)                      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_676_ADDR,data,PAD_GPIO34_FUNC_SEL_SHIFT,PAD_GPIO34_FUNC_SEL_MASK)
#define GET_PAD_GPIO35_FUNC_SEL                            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_676_ADDR,PAD_GPIO35_FUNC_SEL_SHIFT,PAD_GPIO35_FUNC_SEL_MASK)
#define SET_PAD_GPIO35_FUNC_SEL(data)                      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_676_ADDR,data,PAD_GPIO35_FUNC_SEL_SHIFT,PAD_GPIO35_FUNC_SEL_MASK)
#define GET_PAD_GPIO36_FUNC_SEL                            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_676_ADDR,PAD_GPIO36_FUNC_SEL_SHIFT,PAD_GPIO36_FUNC_SEL_MASK)
#define SET_PAD_GPIO36_FUNC_SEL(data)                      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_676_ADDR,data,PAD_GPIO36_FUNC_SEL_SHIFT,PAD_GPIO36_FUNC_SEL_MASK)
#define GET_PAD_GPIO37_FUNC_SEL                            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_676_ADDR,PAD_GPIO37_FUNC_SEL_SHIFT,PAD_GPIO37_FUNC_SEL_MASK)
#define SET_PAD_GPIO37_FUNC_SEL(data)                      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_676_ADDR,data,PAD_GPIO37_FUNC_SEL_SHIFT,PAD_GPIO37_FUNC_SEL_MASK)
#define GET_PAD_GPIO38_FUNC_SEL                            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_676_ADDR,PAD_GPIO38_FUNC_SEL_SHIFT,PAD_GPIO38_FUNC_SEL_MASK)
#define SET_PAD_GPIO38_FUNC_SEL(data)                      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_676_ADDR,data,PAD_GPIO38_FUNC_SEL_SHIFT,PAD_GPIO38_FUNC_SEL_MASK)
#define GET_PAD_GPIO39_FUNC_SEL                            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_676_ADDR,PAD_GPIO39_FUNC_SEL_SHIFT,PAD_GPIO39_FUNC_SEL_MASK)
#define SET_PAD_GPIO39_FUNC_SEL(data)                      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_676_ADDR,data,PAD_GPIO39_FUNC_SEL_SHIFT,PAD_GPIO39_FUNC_SEL_MASK)
#define GET_PAD_GPIO40_FUNC_SEL                            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_676_ADDR,PAD_GPIO40_FUNC_SEL_SHIFT,PAD_GPIO40_FUNC_SEL_MASK)
#define SET_PAD_GPIO40_FUNC_SEL(data)                      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_676_ADDR,data,PAD_GPIO40_FUNC_SEL_SHIFT,PAD_GPIO40_FUNC_SEL_MASK)
#define GET_PAD_GPIO41_FUNC_SEL                            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_680_ADDR,PAD_GPIO41_FUNC_SEL_SHIFT,PAD_GPIO41_FUNC_SEL_MASK)
#define SET_PAD_GPIO41_FUNC_SEL(data)                      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_680_ADDR,data,PAD_GPIO41_FUNC_SEL_SHIFT,PAD_GPIO41_FUNC_SEL_MASK)
#define GET_PAD_GPIO42_FUNC_SEL                            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_680_ADDR,PAD_GPIO42_FUNC_SEL_SHIFT,PAD_GPIO42_FUNC_SEL_MASK)
#define SET_PAD_GPIO42_FUNC_SEL(data)                      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_680_ADDR,data,PAD_GPIO42_FUNC_SEL_SHIFT,PAD_GPIO42_FUNC_SEL_MASK)
#define GET_PAD_GPIO43_FUNC_SEL                            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_680_ADDR,PAD_GPIO43_FUNC_SEL_SHIFT,PAD_GPIO43_FUNC_SEL_MASK)
#define SET_PAD_GPIO43_FUNC_SEL(data)                      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_680_ADDR,data,PAD_GPIO43_FUNC_SEL_SHIFT,PAD_GPIO43_FUNC_SEL_MASK)
#define GET_PAD_GPIO44_FUNC_SEL                            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_680_ADDR,PAD_GPIO44_FUNC_SEL_SHIFT,PAD_GPIO44_FUNC_SEL_MASK)
#define SET_PAD_GPIO44_FUNC_SEL(data)                      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_680_ADDR,data,PAD_GPIO44_FUNC_SEL_SHIFT,PAD_GPIO44_FUNC_SEL_MASK)
#define GET_PAD_GPIO45_FUNC_SEL                            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_680_ADDR,PAD_GPIO45_FUNC_SEL_SHIFT,PAD_GPIO45_FUNC_SEL_MASK)
#define SET_PAD_GPIO45_FUNC_SEL(data)                      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_680_ADDR,data,PAD_GPIO45_FUNC_SEL_SHIFT,PAD_GPIO45_FUNC_SEL_MASK)
#define GET_PAD_GPIO46_FUNC_SEL                            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_680_ADDR,PAD_GPIO46_FUNC_SEL_SHIFT,PAD_GPIO46_FUNC_SEL_MASK)
#define SET_PAD_GPIO46_FUNC_SEL(data)                      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_680_ADDR,data,PAD_GPIO46_FUNC_SEL_SHIFT,PAD_GPIO46_FUNC_SEL_MASK)
#define GET_PAD_GPIO47_FUNC_SEL                            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_680_ADDR,PAD_GPIO47_FUNC_SEL_SHIFT,PAD_GPIO47_FUNC_SEL_MASK)
#define SET_PAD_GPIO47_FUNC_SEL(data)                      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_680_ADDR,data,PAD_GPIO47_FUNC_SEL_SHIFT,PAD_GPIO47_FUNC_SEL_MASK)
#define GET_PAD_GPIO48_FUNC_SEL                            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_680_ADDR,PAD_GPIO48_FUNC_SEL_SHIFT,PAD_GPIO48_FUNC_SEL_MASK)
#define SET_PAD_GPIO48_FUNC_SEL(data)                      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_680_ADDR,data,PAD_GPIO48_FUNC_SEL_SHIFT,PAD_GPIO48_FUNC_SEL_MASK)
#define GET_PAD_GPIO49_FUNC_SEL                            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_680_ADDR,PAD_GPIO49_FUNC_SEL_SHIFT,PAD_GPIO49_FUNC_SEL_MASK)
#define SET_PAD_GPIO49_FUNC_SEL(data)                      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_680_ADDR,data,PAD_GPIO49_FUNC_SEL_SHIFT,PAD_GPIO49_FUNC_SEL_MASK)
#define GET_PAD_GPIO50_FUNC_SEL                            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_680_ADDR,PAD_GPIO50_FUNC_SEL_SHIFT,PAD_GPIO50_FUNC_SEL_MASK)
#define SET_PAD_GPIO50_FUNC_SEL(data)                      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_680_ADDR,data,PAD_GPIO50_FUNC_SEL_SHIFT,PAD_GPIO50_FUNC_SEL_MASK)
#define GET_PAD_GPIO51_FUNC_SEL                            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_680_ADDR,PAD_GPIO51_FUNC_SEL_SHIFT,PAD_GPIO51_FUNC_SEL_MASK)
#define SET_PAD_GPIO51_FUNC_SEL(data)                      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_680_ADDR,data,PAD_GPIO51_FUNC_SEL_SHIFT,PAD_GPIO51_FUNC_SEL_MASK)
#define GET_PAD_GPIO52_FUNC_SEL                            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_684_ADDR,PAD_GPIO52_FUNC_SEL_SHIFT,PAD_GPIO52_FUNC_SEL_MASK)
#define SET_PAD_GPIO52_FUNC_SEL(data)                      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_684_ADDR,data,PAD_GPIO52_FUNC_SEL_SHIFT,PAD_GPIO52_FUNC_SEL_MASK)
#define GET_PAD_GPIO53_FUNC_SEL                            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_684_ADDR,PAD_GPIO53_FUNC_SEL_SHIFT,PAD_GPIO53_FUNC_SEL_MASK)
#define SET_PAD_GPIO53_FUNC_SEL(data)                      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_684_ADDR,data,PAD_GPIO53_FUNC_SEL_SHIFT,PAD_GPIO53_FUNC_SEL_MASK)
#define GET_PAD_GPIO54_FUNC_SEL                            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_684_ADDR,PAD_GPIO54_FUNC_SEL_SHIFT,PAD_GPIO54_FUNC_SEL_MASK)
#define SET_PAD_GPIO54_FUNC_SEL(data)                      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_684_ADDR,data,PAD_GPIO54_FUNC_SEL_SHIFT,PAD_GPIO54_FUNC_SEL_MASK)
#define GET_PAD_GPIO55_FUNC_SEL                            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_684_ADDR,PAD_GPIO55_FUNC_SEL_SHIFT,PAD_GPIO55_FUNC_SEL_MASK)
#define SET_PAD_GPIO55_FUNC_SEL(data)                      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_684_ADDR,data,PAD_GPIO55_FUNC_SEL_SHIFT,PAD_GPIO55_FUNC_SEL_MASK)
#define GET_PAD_GPIO56_FUNC_SEL                            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_684_ADDR,PAD_GPIO56_FUNC_SEL_SHIFT,PAD_GPIO56_FUNC_SEL_MASK)
#define SET_PAD_GPIO56_FUNC_SEL(data)                      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_684_ADDR,data,PAD_GPIO56_FUNC_SEL_SHIFT,PAD_GPIO56_FUNC_SEL_MASK)
#define GET_PAD_GPIO57_FUNC_SEL                            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_684_ADDR,PAD_GPIO57_FUNC_SEL_SHIFT,PAD_GPIO57_FUNC_SEL_MASK)
#define SET_PAD_GPIO57_FUNC_SEL(data)                      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_684_ADDR,data,PAD_GPIO57_FUNC_SEL_SHIFT,PAD_GPIO57_FUNC_SEL_MASK)
#define GET_PAD_GPIO58_FUNC_SEL                            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_684_ADDR,PAD_GPIO58_FUNC_SEL_SHIFT,PAD_GPIO58_FUNC_SEL_MASK)
#define SET_PAD_GPIO58_FUNC_SEL(data)                      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_684_ADDR,data,PAD_GPIO58_FUNC_SEL_SHIFT,PAD_GPIO58_FUNC_SEL_MASK)
#define GET_PAD_GPIO59_FUNC_SEL                            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_684_ADDR,PAD_GPIO59_FUNC_SEL_SHIFT,PAD_GPIO59_FUNC_SEL_MASK)
#define SET_PAD_GPIO59_FUNC_SEL(data)                      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_684_ADDR,data,PAD_GPIO59_FUNC_SEL_SHIFT,PAD_GPIO59_FUNC_SEL_MASK)
#define GET_PAD_GPIO60_FUNC_SEL                            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_684_ADDR,PAD_GPIO60_FUNC_SEL_SHIFT,PAD_GPIO60_FUNC_SEL_MASK)
#define SET_PAD_GPIO60_FUNC_SEL(data)                      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_684_ADDR,data,PAD_GPIO60_FUNC_SEL_SHIFT,PAD_GPIO60_FUNC_SEL_MASK)
#define GET_PAD_GPIO61_FUNC_SEL                            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_684_ADDR,PAD_GPIO61_FUNC_SEL_SHIFT,PAD_GPIO61_FUNC_SEL_MASK)
#define SET_PAD_GPIO61_FUNC_SEL(data)                      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_684_ADDR,data,PAD_GPIO61_FUNC_SEL_SHIFT,PAD_GPIO61_FUNC_SEL_MASK)
#define GET_PAD_GPIO62_FUNC_SEL                            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_684_ADDR,PAD_GPIO62_FUNC_SEL_SHIFT,PAD_GPIO62_FUNC_SEL_MASK)
#define SET_PAD_GPIO62_FUNC_SEL(data)                      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_684_ADDR,data,PAD_GPIO62_FUNC_SEL_SHIFT,PAD_GPIO62_FUNC_SEL_MASK)
#define GET_PAD_GPIO63_FUNC_SEL                            saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_684_ADDR,PAD_GPIO63_FUNC_SEL_SHIFT,PAD_GPIO63_FUNC_SEL_MASK)
#define SET_PAD_GPIO63_FUNC_SEL(data)                      saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_684_ADDR,data,PAD_GPIO63_FUNC_SEL_SHIFT,PAD_GPIO63_FUNC_SEL_MASK)
#define GET_PAD_GPIO6_FUNC_SEL                             saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_688_ADDR,PAD_GPIO6_FUNC_SEL_SHIFT,PAD_GPIO6_FUNC_SEL_MASK)
#define SET_PAD_GPIO6_FUNC_SEL(data)                       saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_688_ADDR,data,PAD_GPIO6_FUNC_SEL_SHIFT,PAD_GPIO6_FUNC_SEL_MASK)
#define GET_PAD_GPIO7_FUNC_SEL                             saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_688_ADDR,PAD_GPIO7_FUNC_SEL_SHIFT,PAD_GPIO7_FUNC_SEL_MASK)
#define SET_PAD_GPIO7_FUNC_SEL(data)                       saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_688_ADDR,data,PAD_GPIO7_FUNC_SEL_SHIFT,PAD_GPIO7_FUNC_SEL_MASK)
#define GET_PAD_GPIO8_FUNC_SEL                             saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_688_ADDR,PAD_GPIO8_FUNC_SEL_SHIFT,PAD_GPIO8_FUNC_SEL_MASK)
#define SET_PAD_GPIO8_FUNC_SEL(data)                       saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_688_ADDR,data,PAD_GPIO8_FUNC_SEL_SHIFT,PAD_GPIO8_FUNC_SEL_MASK)
#define GET_PAD_GPIO9_FUNC_SEL                             saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_688_ADDR,PAD_GPIO9_FUNC_SEL_SHIFT,PAD_GPIO9_FUNC_SEL_MASK)
#define SET_PAD_GPIO9_FUNC_SEL(data)                       saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_688_ADDR,data,PAD_GPIO9_FUNC_SEL_SHIFT,PAD_GPIO9_FUNC_SEL_MASK)
#define GET_U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C0_FUNC_SEL     saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_688_ADDR,U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C0_FUNC_SEL_SHIFT,U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C0_FUNC_SEL_MASK)
#define SET_U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C0_FUNC_SEL(data) saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_688_ADDR,data,U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C0_FUNC_SEL_SHIFT,U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C0_FUNC_SEL_MASK)
#define GET_U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C10_FUNC_SEL    saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_688_ADDR,U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C10_FUNC_SEL_SHIFT,U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C10_FUNC_SEL_MASK)
#define SET_U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C10_FUNC_SEL(data) saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_688_ADDR,data,U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C10_FUNC_SEL_SHIFT,U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C10_FUNC_SEL_MASK)
#define GET_U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C11_FUNC_SEL    saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_688_ADDR,U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C11_FUNC_SEL_SHIFT,U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C11_FUNC_SEL_MASK)
#define SET_U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C11_FUNC_SEL(data) saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_688_ADDR,data,U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C11_FUNC_SEL_SHIFT,U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C11_FUNC_SEL_MASK)
#define GET_U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C1_FUNC_SEL     saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_688_ADDR,U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C1_FUNC_SEL_SHIFT,U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C1_FUNC_SEL_MASK)
#define SET_U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C1_FUNC_SEL(data) saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_688_ADDR,data,U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C1_FUNC_SEL_SHIFT,U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C1_FUNC_SEL_MASK)
#define GET_U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C2_FUNC_SEL     saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_688_ADDR,U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C2_FUNC_SEL_SHIFT,U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C2_FUNC_SEL_MASK)
#define SET_U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C2_FUNC_SEL(data) saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_688_ADDR,data,U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C2_FUNC_SEL_SHIFT,U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C2_FUNC_SEL_MASK)
#define GET_U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C3_FUNC_SEL     saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_688_ADDR,U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C3_FUNC_SEL_SHIFT,U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C3_FUNC_SEL_MASK)
#define SET_U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C3_FUNC_SEL(data) saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_688_ADDR,data,U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C3_FUNC_SEL_SHIFT,U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C3_FUNC_SEL_MASK)
#define GET_U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C4_FUNC_SEL     saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_688_ADDR,U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C4_FUNC_SEL_SHIFT,U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C4_FUNC_SEL_MASK)
#define SET_U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C4_FUNC_SEL(data) saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_688_ADDR,data,U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C4_FUNC_SEL_SHIFT,U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C4_FUNC_SEL_MASK)
#define GET_U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C5_FUNC_SEL     saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_692_ADDR,U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C5_FUNC_SEL_SHIFT,U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C5_FUNC_SEL_MASK)
#define SET_U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C5_FUNC_SEL(data) saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_692_ADDR,data,U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C5_FUNC_SEL_SHIFT,U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C5_FUNC_SEL_MASK)
#define GET_U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C6_FUNC_SEL     saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_692_ADDR,U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C6_FUNC_SEL_SHIFT,U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C6_FUNC_SEL_MASK)
#define SET_U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C6_FUNC_SEL(data) saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_692_ADDR,data,U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C6_FUNC_SEL_SHIFT,U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C6_FUNC_SEL_MASK)
#define GET_U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C7_FUNC_SEL     saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_692_ADDR,U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C7_FUNC_SEL_SHIFT,U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C7_FUNC_SEL_MASK)
#define SET_U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C7_FUNC_SEL(data) saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_692_ADDR,data,U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C7_FUNC_SEL_SHIFT,U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C7_FUNC_SEL_MASK)
#define GET_U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C8_FUNC_SEL     saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_692_ADDR,U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C8_FUNC_SEL_SHIFT,U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C8_FUNC_SEL_MASK)
#define SET_U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C8_FUNC_SEL(data) saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_692_ADDR,data,U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C8_FUNC_SEL_SHIFT,U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C8_FUNC_SEL_MASK)
#define GET_U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C9_FUNC_SEL     saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_692_ADDR,U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C9_FUNC_SEL_SHIFT,U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C9_FUNC_SEL_MASK)
#define SET_U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C9_FUNC_SEL(data) saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_692_ADDR,data,U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C9_FUNC_SEL_SHIFT,U0_DOM_ISP_TOP_U0_VIN_DVP_DATA_C9_FUNC_SEL_MASK)
#define GET_U0_DOM_ISP_TOP_U0_VIN_DVP_HVALID_C_FUNC_SEL    saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_692_ADDR,U0_DOM_ISP_TOP_U0_VIN_DVP_HVALID_C_FUNC_SEL_SHIFT,U0_DOM_ISP_TOP_U0_VIN_DVP_HVALID_C_FUNC_SEL_MASK)
#define SET_U0_DOM_ISP_TOP_U0_VIN_DVP_HVALID_C_FUNC_SEL(data) saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_692_ADDR,data,U0_DOM_ISP_TOP_U0_VIN_DVP_HVALID_C_FUNC_SEL_SHIFT,U0_DOM_ISP_TOP_U0_VIN_DVP_HVALID_C_FUNC_SEL_MASK)
#define GET_U0_DOM_ISP_TOP_U0_VIN_DVP_VVALID_C_FUNC_SEL    saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_692_ADDR,U0_DOM_ISP_TOP_U0_VIN_DVP_VVALID_C_FUNC_SEL_SHIFT,U0_DOM_ISP_TOP_U0_VIN_DVP_VVALID_C_FUNC_SEL_MASK)
#define SET_U0_DOM_ISP_TOP_U0_VIN_DVP_VVALID_C_FUNC_SEL(data) saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_692_ADDR,data,U0_DOM_ISP_TOP_U0_VIN_DVP_VVALID_C_FUNC_SEL_SHIFT,U0_DOM_ISP_TOP_U0_VIN_DVP_VVALID_C_FUNC_SEL_MASK)
#define GET_U0_SYS_CRG_DVP_CLK_FUNC_SEL                    saif_get_reg(SYS_IOMUX_CFGSAIF__SYSCFG_692_ADDR,U0_SYS_CRG_DVP_CLK_FUNC_SEL_SHIFT,U0_SYS_CRG_DVP_CLK_FUNC_SEL_MASK)
#define SET_U0_SYS_CRG_DVP_CLK_FUNC_SEL(data)              saif_set_reg(SYS_IOMUX_CFGSAIF__SYSCFG_692_ADDR,data,U0_SYS_CRG_DVP_CLK_FUNC_SEL_SHIFT,U0_SYS_CRG_DVP_CLK_FUNC_SEL_MASK)
