TimeQuest Timing Analyzer report for SPI_Master_Device
Tue Mar 24 13:15:47 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK_PLL_inst|altpll_component|pll|clk[1]'
 12. Slow Model Setup: 'CLK_PLL_inst|altpll_component|pll|clk[0]'
 13. Slow Model Hold: 'CLK_PLL_inst|altpll_component|pll|clk[0]'
 14. Slow Model Hold: 'CLK_PLL_inst|altpll_component|pll|clk[1]'
 15. Slow Model Minimum Pulse Width: 'CLK_PLL_inst|altpll_component|pll|clk[0]'
 16. Slow Model Minimum Pulse Width: 'iCLK_50'
 17. Slow Model Minimum Pulse Width: 'CLK_PLL_inst|altpll_component|pll|clk[1]'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Output Enable Times
 23. Minimum Output Enable Times
 24. Output Disable Times
 25. Minimum Output Disable Times
 26. Fast Model Setup Summary
 27. Fast Model Hold Summary
 28. Fast Model Recovery Summary
 29. Fast Model Removal Summary
 30. Fast Model Minimum Pulse Width Summary
 31. Fast Model Setup: 'CLK_PLL_inst|altpll_component|pll|clk[1]'
 32. Fast Model Setup: 'CLK_PLL_inst|altpll_component|pll|clk[0]'
 33. Fast Model Hold: 'CLK_PLL_inst|altpll_component|pll|clk[0]'
 34. Fast Model Hold: 'CLK_PLL_inst|altpll_component|pll|clk[1]'
 35. Fast Model Minimum Pulse Width: 'CLK_PLL_inst|altpll_component|pll|clk[0]'
 36. Fast Model Minimum Pulse Width: 'iCLK_50'
 37. Fast Model Minimum Pulse Width: 'CLK_PLL_inst|altpll_component|pll|clk[1]'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Output Enable Times
 43. Minimum Output Enable Times
 44. Output Disable Times
 45. Minimum Output Disable Times
 46. Multicorner Timing Analysis Summary
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Setup Transfers
 52. Hold Transfers
 53. Report TCCS
 54. Report RSKM
 55. Unconstrained Paths
 56. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; SPI_Master_Device                                                  ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C70F896C6                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                       ;
+------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+--------------------------------------------+----------------------------------------------+
; Clock Name                               ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master  ; Source                                     ; Targets                                      ;
+------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+--------------------------------------------+----------------------------------------------+
; CLK_PLL_inst|altpll_component|pll|clk[0] ; Generated ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; iCLK_50 ; CLK_PLL_inst|altpll_component|pll|inclk[0] ; { CLK_PLL_inst|altpll_component|pll|clk[0] } ;
; CLK_PLL_inst|altpll_component|pll|clk[1] ; Generated ; 50.000 ; 20.0 MHz  ; 0.000 ; 25.000 ; 50.00      ; 5         ; 2           ;       ;        ;           ;            ; false    ; iCLK_50 ; CLK_PLL_inst|altpll_component|pll|inclk[0] ; { CLK_PLL_inst|altpll_component|pll|clk[1] } ;
; iCLK_50                                  ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                            ; { iCLK_50 }                                  ;
+------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+--------------------------------------------+----------------------------------------------+


+--------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                        ;
+------------+-----------------+------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                               ; Note ;
+------------+-----------------+------------------------------------------+------+
; 152.42 MHz ; 152.42 MHz      ; CLK_PLL_inst|altpll_component|pll|clk[1] ;      ;
; 325.52 MHz ; 325.52 MHz      ; CLK_PLL_inst|altpll_component|pll|clk[0] ;      ;
+------------+-----------------+------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------+
; Slow Model Setup Summary                                          ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; CLK_PLL_inst|altpll_component|pll|clk[1] ; 9.065  ; 0.000         ;
; CLK_PLL_inst|altpll_component|pll|clk[0] ; 16.928 ; 0.000         ;
+------------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Slow Model Hold Summary                                          ;
+------------------------------------------+-------+---------------+
; Clock                                    ; Slack ; End Point TNS ;
+------------------------------------------+-------+---------------+
; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.391 ; 0.000         ;
; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.391 ; 0.000         ;
+------------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                            ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; CLK_PLL_inst|altpll_component|pll|clk[0] ; 9.000  ; 0.000         ;
; iCLK_50                                  ; 10.000 ; 0.000         ;
; CLK_PLL_inst|altpll_component|pll|clk[1] ; 24.000 ; 0.000         ;
+------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK_PLL_inst|altpll_component|pll|clk[1]'                                                                                                                                                              ;
+--------+------------------------------------------+----------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+----------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 9.065  ; cnt[19]                                  ; master:SPI_MASTER_INSTANT|CSbar        ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 0.971      ;
; 43.439 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_in[1]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.007      ; 6.604      ;
; 43.439 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_in[2]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.007      ; 6.604      ;
; 43.439 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_in[3]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.007      ; 6.604      ;
; 43.439 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_in[4]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.007      ; 6.604      ;
; 43.439 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_in[5]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.007      ; 6.604      ;
; 43.439 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_in[6]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.007      ; 6.604      ;
; 45.013 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_out[7]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.016     ; 5.007      ;
; 45.013 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_out[8]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.016     ; 5.007      ;
; 45.013 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_out[9]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.016     ; 5.007      ;
; 45.013 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_out[10] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.016     ; 5.007      ;
; 45.013 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_out[11] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.016     ; 5.007      ;
; 45.013 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_out[12] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.016     ; 5.007      ;
; 45.013 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_out[13] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.016     ; 5.007      ;
; 45.013 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_out[14] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.016     ; 5.007      ;
; 45.013 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_out[15] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.016     ; 5.007      ;
; 45.035 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_in[7]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.004      ; 5.005      ;
; 45.035 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_in[8]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.004      ; 5.005      ;
; 45.035 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_in[9]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.004      ; 5.005      ;
; 45.035 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_in[10]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.004      ; 5.005      ;
; 45.035 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_in[11]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.004      ; 5.005      ;
; 45.035 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_in[12]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.004      ; 5.005      ;
; 45.035 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_in[13]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.004      ; 5.005      ;
; 45.035 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_in[14]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.004      ; 5.005      ;
; 45.533 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_in[0]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.016      ; 4.519      ;
; 45.533 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_in[15]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.016      ; 4.519      ;
; 45.716 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_in[1]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.009     ; 4.311      ;
; 45.716 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_in[2]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.009     ; 4.311      ;
; 45.716 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_in[3]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.009     ; 4.311      ;
; 45.716 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_in[4]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.009     ; 4.311      ;
; 45.716 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_in[5]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.009     ; 4.311      ;
; 45.716 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_in[6]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.009     ; 4.311      ;
; 45.785 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_out[6]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.016     ; 4.235      ;
; 45.956 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|MOSI~en      ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.016     ; 4.064      ;
; 45.989 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|FIN          ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.016     ; 4.031      ;
; 46.247 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|icounter[0]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.016      ; 3.805      ;
; 46.247 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|icounter[1]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.016      ; 3.805      ;
; 46.247 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|icounter[2]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.016      ; 3.805      ;
; 46.247 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|icounter[3]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.016      ; 3.805      ;
; 46.247 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|icounter[4]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.016      ; 3.805      ;
; 46.247 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|finished[0]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.016      ; 3.805      ;
; 46.297 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[1]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.008     ; 3.731      ;
; 46.297 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[2]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.008     ; 3.731      ;
; 46.297 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[3]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.008     ; 3.731      ;
; 46.297 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[4]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.008     ; 3.731      ;
; 46.297 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[5]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.008     ; 3.731      ;
; 46.297 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[6]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.008     ; 3.731      ;
; 47.005 ; master:SPI_MASTER_INSTANT|data_in[0]     ; master:SPI_MASTER_INSTANT|data_in[1]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.009     ; 3.022      ;
; 47.143 ; master:SPI_MASTER_INSTANT|data_in[0]     ; master:SPI_MASTER_INSTANT|DATA[0]      ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.009     ; 2.884      ;
; 47.312 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_in[7]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.012     ; 2.712      ;
; 47.312 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_in[8]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.012     ; 2.712      ;
; 47.312 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_in[9]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.012     ; 2.712      ;
; 47.312 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_in[10]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.012     ; 2.712      ;
; 47.312 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_in[11]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.012     ; 2.712      ;
; 47.312 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_in[12]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.012     ; 2.712      ;
; 47.312 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_in[13]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.012     ; 2.712      ;
; 47.312 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_in[14]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.012     ; 2.712      ;
; 47.322 ; master:SPI_MASTER_INSTANT|data_in[6]     ; master:SPI_MASTER_INSTANT|data_in[7]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.003     ; 2.711      ;
; 47.810 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_in[0]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 2.226      ;
; 47.810 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_in[15]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 2.226      ;
; 47.893 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[7]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.011     ; 2.132      ;
; 47.893 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[8]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.011     ; 2.132      ;
; 47.893 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[9]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.011     ; 2.132      ;
; 47.893 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[10]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.011     ; 2.132      ;
; 47.893 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[11]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.011     ; 2.132      ;
; 47.893 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[12]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.011     ; 2.132      ;
; 47.893 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[13]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.011     ; 2.132      ;
; 47.893 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[14]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.011     ; 2.132      ;
; 48.207 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_out[7]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.829      ;
; 48.207 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_out[8]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.829      ;
; 48.207 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_out[9]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.829      ;
; 48.207 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_out[10] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.829      ;
; 48.207 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_out[11] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.829      ;
; 48.207 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_out[12] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.829      ;
; 48.207 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_out[13] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.829      ;
; 48.207 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_out[14] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.829      ;
; 48.207 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_out[15] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.829      ;
; 48.316 ; master:SPI_MASTER_INSTANT|data_in[14]    ; master:SPI_MASTER_INSTANT|data_in[15]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.012      ; 1.732      ;
; 48.343 ; master:SPI_MASTER_INSTANT|icounter[0]    ; master:SPI_MASTER_INSTANT|icounter[4]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.693      ;
; 48.373 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|icounter[4]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.663      ;
; 48.391 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[0]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.001      ; 1.646      ;
; 48.391 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[15]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.001      ; 1.646      ;
; 48.414 ; master:SPI_MASTER_INSTANT|icounter[0]    ; master:SPI_MASTER_INSTANT|icounter[3]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.622      ;
; 48.444 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|icounter[3]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.592      ;
; 48.451 ; master:SPI_MASTER_INSTANT|icounter[1]    ; master:SPI_MASTER_INSTANT|icounter[4]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.585      ;
; 48.485 ; master:SPI_MASTER_INSTANT|icounter[0]    ; master:SPI_MASTER_INSTANT|icounter[2]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.551      ;
; 48.485 ; master:SPI_MASTER_INSTANT|icounter[2]    ; master:SPI_MASTER_INSTANT|icounter[4]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.551      ;
; 48.515 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|icounter[2]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.521      ;
; 48.522 ; master:SPI_MASTER_INSTANT|icounter[1]    ; master:SPI_MASTER_INSTANT|icounter[3]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.514      ;
; 48.556 ; master:SPI_MASTER_INSTANT|icounter[0]    ; master:SPI_MASTER_INSTANT|icounter[1]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.480      ;
; 48.556 ; master:SPI_MASTER_INSTANT|icounter[2]    ; master:SPI_MASTER_INSTANT|icounter[3]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.480      ;
; 48.586 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|icounter[1]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.450      ;
; 48.589 ; master:SPI_MASTER_INSTANT|icounter[3]    ; master:SPI_MASTER_INSTANT|icounter[4]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.447      ;
; 48.593 ; master:SPI_MASTER_INSTANT|icounter[1]    ; master:SPI_MASTER_INSTANT|icounter[2]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.443      ;
; 48.597 ; master:SPI_MASTER_INSTANT|data_in[14]    ; master:SPI_MASTER_INSTANT|DATA[14]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.012      ; 1.451      ;
; 48.694 ; master:SPI_MASTER_INSTANT|data_in[7]     ; master:SPI_MASTER_INSTANT|data_in[8]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.342      ;
; 48.697 ; master:SPI_MASTER_INSTANT|data_in[1]     ; master:SPI_MASTER_INSTANT|data_in[2]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.339      ;
; 48.700 ; master:SPI_MASTER_INSTANT|data_in[4]     ; master:SPI_MASTER_INSTANT|data_in[5]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.336      ;
; 48.700 ; master:SPI_MASTER_INSTANT|data_in[5]     ; master:SPI_MASTER_INSTANT|data_in[6]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.336      ;
; 48.704 ; master:SPI_MASTER_INSTANT|data_in[10]    ; master:SPI_MASTER_INSTANT|data_in[11]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.332      ;
+--------+------------------------------------------+----------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK_PLL_inst|altpll_component|pll|clk[0]'                                                                                                ;
+--------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 16.928 ; cnt[0]    ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 3.117      ;
; 16.999 ; cnt[0]    ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 3.046      ;
; 17.146 ; cnt[1]    ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.899      ;
; 17.158 ; cnt[0]    ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.887      ;
; 17.217 ; cnt[1]    ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.828      ;
; 17.229 ; cnt[0]    ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.816      ;
; 17.263 ; cnt[2]    ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.782      ;
; 17.300 ; cnt[0]    ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.745      ;
; 17.334 ; cnt[2]    ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.711      ;
; 17.371 ; cnt[0]    ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.674      ;
; 17.374 ; cnt[3]    ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.671      ;
; 17.376 ; cnt[1]    ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.669      ;
; 17.405 ; cnt[4]    ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.640      ;
; 17.442 ; cnt[0]    ; cnt[13] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.603      ;
; 17.445 ; cnt[3]    ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.600      ;
; 17.447 ; cnt[1]    ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.598      ;
; 17.476 ; cnt[4]    ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.569      ;
; 17.493 ; cnt[2]    ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.552      ;
; 17.513 ; cnt[0]    ; cnt[12] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.532      ;
; 17.515 ; cnt[5]    ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.530      ;
; 17.518 ; cnt[1]    ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.527      ;
; 17.547 ; cnt[6]    ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.498      ;
; 17.564 ; cnt[2]    ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.481      ;
; 17.584 ; cnt[0]    ; cnt[11] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.461      ;
; 17.586 ; cnt[5]    ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.459      ;
; 17.589 ; cnt[1]    ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.456      ;
; 17.604 ; cnt[3]    ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.441      ;
; 17.618 ; cnt[6]    ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.427      ;
; 17.635 ; cnt[4]    ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.410      ;
; 17.635 ; cnt[2]    ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.410      ;
; 17.653 ; cnt[7]    ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.392      ;
; 17.655 ; cnt[0]    ; cnt[10] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.390      ;
; 17.660 ; cnt[1]    ; cnt[13] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.385      ;
; 17.675 ; cnt[3]    ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.370      ;
; 17.706 ; cnt[4]    ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.339      ;
; 17.706 ; cnt[2]    ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.339      ;
; 17.724 ; cnt[8]    ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.321      ;
; 17.724 ; cnt[7]    ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.321      ;
; 17.731 ; cnt[1]    ; cnt[12] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.314      ;
; 17.745 ; cnt[5]    ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.300      ;
; 17.746 ; cnt[3]    ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.299      ;
; 17.777 ; cnt[6]    ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.268      ;
; 17.777 ; cnt[4]    ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.268      ;
; 17.777 ; cnt[2]    ; cnt[13] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.268      ;
; 17.778 ; cnt[9]    ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.267      ;
; 17.792 ; cnt[0]    ; cnt[9]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.244      ;
; 17.795 ; cnt[8]    ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.250      ;
; 17.802 ; cnt[1]    ; cnt[11] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.243      ;
; 17.816 ; cnt[5]    ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.229      ;
; 17.817 ; cnt[3]    ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.228      ;
; 17.848 ; cnt[6]    ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.197      ;
; 17.848 ; cnt[4]    ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.197      ;
; 17.848 ; cnt[2]    ; cnt[12] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.197      ;
; 17.849 ; cnt[9]    ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.196      ;
; 17.863 ; cnt[0]    ; cnt[8]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.173      ;
; 17.873 ; cnt[1]    ; cnt[10] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.172      ;
; 17.883 ; cnt[7]    ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.162      ;
; 17.887 ; cnt[5]    ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.158      ;
; 17.888 ; cnt[3]    ; cnt[13] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.157      ;
; 17.919 ; cnt[6]    ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.126      ;
; 17.919 ; cnt[4]    ; cnt[13] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.126      ;
; 17.919 ; cnt[2]    ; cnt[11] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.126      ;
; 17.934 ; cnt[0]    ; cnt[7]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.102      ;
; 17.943 ; cnt[10]   ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.093      ;
; 17.954 ; cnt[8]    ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.091      ;
; 17.954 ; cnt[7]    ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.091      ;
; 17.958 ; cnt[5]    ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.087      ;
; 17.959 ; cnt[3]    ; cnt[12] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.086      ;
; 17.990 ; cnt[6]    ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.055      ;
; 17.990 ; cnt[4]    ; cnt[12] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.055      ;
; 17.990 ; cnt[2]    ; cnt[10] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.055      ;
; 18.005 ; cnt[0]    ; cnt[6]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.031      ;
; 18.008 ; cnt[9]    ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.037      ;
; 18.010 ; cnt[11]   ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.026      ;
; 18.010 ; cnt[1]    ; cnt[9]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.026      ;
; 18.014 ; cnt[10]   ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.022      ;
; 18.025 ; cnt[8]    ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.020      ;
; 18.025 ; cnt[7]    ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.020      ;
; 18.029 ; cnt[5]    ; cnt[13] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.016      ;
; 18.030 ; cnt[3]    ; cnt[11] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.015      ;
; 18.061 ; cnt[6]    ; cnt[13] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 1.984      ;
; 18.061 ; cnt[4]    ; cnt[11] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 1.984      ;
; 18.074 ; cnt[12]   ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.962      ;
; 18.076 ; cnt[0]    ; cnt[5]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.960      ;
; 18.079 ; cnt[9]    ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 1.966      ;
; 18.081 ; cnt[11]   ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.955      ;
; 18.081 ; cnt[1]    ; cnt[8]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.955      ;
; 18.096 ; cnt[8]    ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 1.949      ;
; 18.096 ; cnt[7]    ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 1.949      ;
; 18.100 ; cnt[5]    ; cnt[12] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 1.945      ;
; 18.101 ; cnt[3]    ; cnt[10] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 1.944      ;
; 18.110 ; cnt[13]   ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.926      ;
; 18.127 ; cnt[2]    ; cnt[9]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.909      ;
; 18.132 ; cnt[6]    ; cnt[12] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 1.913      ;
; 18.132 ; cnt[4]    ; cnt[10] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 1.913      ;
; 18.145 ; cnt[12]   ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.891      ;
; 18.147 ; cnt[0]    ; cnt[4]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.889      ;
; 18.150 ; cnt[9]    ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 1.895      ;
; 18.152 ; cnt[1]    ; cnt[7]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.884      ;
; 18.167 ; cnt[8]    ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 1.878      ;
+--------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK_PLL_inst|altpll_component|pll|clk[0]'                                                                                                ;
+-------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.391 ; cnt[0]    ; cnt[0]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.525 ; cnt[19]   ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.791      ;
; 0.788 ; cnt[1]    ; cnt[1]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.054      ;
; 0.788 ; cnt[10]   ; cnt[10] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.054      ;
; 0.792 ; cnt[11]   ; cnt[11] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.058      ;
; 0.794 ; cnt[3]    ; cnt[3]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.060      ;
; 0.795 ; cnt[5]    ; cnt[5]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.061      ;
; 0.799 ; cnt[7]    ; cnt[7]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; cnt[8]    ; cnt[8]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; cnt[9]    ; cnt[9]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; cnt[12]   ; cnt[12] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; cnt[14]   ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; cnt[17]   ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.065      ;
; 0.820 ; cnt[18]   ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.086      ;
; 0.831 ; cnt[2]    ; cnt[2]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; cnt[4]    ; cnt[4]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; cnt[6]    ; cnt[6]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; cnt[13]   ; cnt[13] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.097      ;
; 0.832 ; cnt[15]   ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.098      ;
; 0.832 ; cnt[16]   ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.098      ;
; 1.004 ; cnt[0]    ; cnt[1]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.270      ;
; 1.171 ; cnt[10]   ; cnt[11] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.437      ;
; 1.175 ; cnt[11]   ; cnt[12] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.441      ;
; 1.177 ; cnt[3]    ; cnt[4]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.443      ;
; 1.178 ; cnt[5]    ; cnt[6]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.444      ;
; 1.182 ; cnt[7]    ; cnt[8]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.448      ;
; 1.182 ; cnt[8]    ; cnt[9]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.448      ;
; 1.182 ; cnt[12]   ; cnt[13] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.448      ;
; 1.182 ; cnt[14]   ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.448      ;
; 1.206 ; cnt[18]   ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.472      ;
; 1.217 ; cnt[2]    ; cnt[3]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.217 ; cnt[4]    ; cnt[5]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.217 ; cnt[6]    ; cnt[7]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.217 ; cnt[13]   ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.218 ; cnt[16]   ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.484      ;
; 1.218 ; cnt[15]   ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.484      ;
; 1.242 ; cnt[10]   ; cnt[12] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.508      ;
; 1.246 ; cnt[11]   ; cnt[13] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.512      ;
; 1.248 ; cnt[3]    ; cnt[5]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.514      ;
; 1.249 ; cnt[5]    ; cnt[7]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.515      ;
; 1.253 ; cnt[7]    ; cnt[9]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.519      ;
; 1.253 ; cnt[12]   ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.519      ;
; 1.253 ; cnt[14]   ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.519      ;
; 1.263 ; cnt[1]    ; cnt[2]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.529      ;
; 1.265 ; cnt[9]    ; cnt[10] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 1.540      ;
; 1.274 ; cnt[17]   ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.540      ;
; 1.288 ; cnt[2]    ; cnt[4]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.554      ;
; 1.288 ; cnt[4]    ; cnt[6]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.554      ;
; 1.288 ; cnt[6]    ; cnt[8]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.554      ;
; 1.288 ; cnt[13]   ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.554      ;
; 1.289 ; cnt[15]   ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.555      ;
; 1.313 ; cnt[10]   ; cnt[13] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.579      ;
; 1.317 ; cnt[11]   ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.583      ;
; 1.319 ; cnt[8]    ; cnt[10] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 1.594      ;
; 1.319 ; cnt[3]    ; cnt[6]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.585      ;
; 1.320 ; cnt[5]    ; cnt[8]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.586      ;
; 1.324 ; cnt[12]   ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.590      ;
; 1.324 ; cnt[14]   ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.590      ;
; 1.334 ; cnt[1]    ; cnt[3]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.600      ;
; 1.336 ; cnt[9]    ; cnt[11] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 1.611      ;
; 1.345 ; cnt[17]   ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.611      ;
; 1.359 ; cnt[2]    ; cnt[5]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.625      ;
; 1.359 ; cnt[4]    ; cnt[7]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.625      ;
; 1.359 ; cnt[6]    ; cnt[9]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.625      ;
; 1.359 ; cnt[13]   ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.625      ;
; 1.377 ; cnt[16]   ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.643      ;
; 1.384 ; cnt[10]   ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.650      ;
; 1.388 ; cnt[11]   ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.654      ;
; 1.390 ; cnt[7]    ; cnt[10] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 1.665      ;
; 1.390 ; cnt[8]    ; cnt[11] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 1.665      ;
; 1.390 ; cnt[3]    ; cnt[7]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.656      ;
; 1.391 ; cnt[5]    ; cnt[9]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.657      ;
; 1.395 ; cnt[12]   ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.661      ;
; 1.405 ; cnt[1]    ; cnt[4]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.671      ;
; 1.407 ; cnt[9]    ; cnt[12] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 1.682      ;
; 1.430 ; cnt[2]    ; cnt[6]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.696      ;
; 1.430 ; cnt[4]    ; cnt[8]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.696      ;
; 1.430 ; cnt[13]   ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.696      ;
; 1.448 ; cnt[16]   ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.714      ;
; 1.448 ; cnt[15]   ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.714      ;
; 1.455 ; cnt[10]   ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.721      ;
; 1.459 ; cnt[11]   ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.725      ;
; 1.461 ; cnt[7]    ; cnt[11] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 1.736      ;
; 1.461 ; cnt[8]    ; cnt[12] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 1.736      ;
; 1.461 ; cnt[3]    ; cnt[8]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.727      ;
; 1.466 ; cnt[12]   ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.732      ;
; 1.476 ; cnt[1]    ; cnt[5]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.742      ;
; 1.478 ; cnt[9]    ; cnt[13] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 1.753      ;
; 1.481 ; cnt[0]    ; cnt[2]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.747      ;
; 1.483 ; cnt[14]   ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.749      ;
; 1.496 ; cnt[6]    ; cnt[10] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 1.771      ;
; 1.501 ; cnt[2]    ; cnt[7]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.767      ;
; 1.501 ; cnt[4]    ; cnt[9]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.767      ;
; 1.519 ; cnt[15]   ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.785      ;
; 1.526 ; cnt[10]   ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.792      ;
; 1.528 ; cnt[5]    ; cnt[10] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 1.803      ;
; 1.530 ; cnt[11]   ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.796      ;
; 1.532 ; cnt[7]    ; cnt[12] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 1.807      ;
; 1.532 ; cnt[8]    ; cnt[13] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 1.807      ;
; 1.532 ; cnt[3]    ; cnt[9]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.798      ;
+-------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK_PLL_inst|altpll_component|pll|clk[1]'                                                                                                                                                                ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.391 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|finished[0]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; master:SPI_MASTER_INSTANT|first_start[0] ; master:SPI_MASTER_INSTANT|first_start[0] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; master:SPI_MASTER_INSTANT|data_out[6]    ; master:SPI_MASTER_INSTANT|data_out[6]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.515 ; master:SPI_MASTER_INSTANT|data_out[15]   ; master:SPI_MASTER_INSTANT|MOSI~reg0      ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.781      ;
; 0.521 ; master:SPI_MASTER_INSTANT|data_in[15]    ; master:SPI_MASTER_INSTANT|DATA[15]       ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.787      ;
; 0.523 ; master:SPI_MASTER_INSTANT|data_in[1]     ; master:SPI_MASTER_INSTANT|DATA[1]        ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.789      ;
; 0.526 ; master:SPI_MASTER_INSTANT|icounter[4]    ; master:SPI_MASTER_INSTANT|icounter[4]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.792      ;
; 0.528 ; master:SPI_MASTER_INSTANT|icounter[4]    ; master:SPI_MASTER_INSTANT|finished[0]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.794      ;
; 0.529 ; master:SPI_MASTER_INSTANT|data_in[12]    ; master:SPI_MASTER_INSTANT|DATA[12]       ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.795      ;
; 0.530 ; master:SPI_MASTER_INSTANT|data_in[2]     ; master:SPI_MASTER_INSTANT|DATA[2]        ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; master:SPI_MASTER_INSTANT|data_in[7]     ; master:SPI_MASTER_INSTANT|DATA[7]        ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; master:SPI_MASTER_INSTANT|data_in[11]    ; master:SPI_MASTER_INSTANT|DATA[11]       ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; master:SPI_MASTER_INSTANT|data_in[4]     ; master:SPI_MASTER_INSTANT|DATA[4]        ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.797      ;
; 0.532 ; master:SPI_MASTER_INSTANT|data_in[3]     ; master:SPI_MASTER_INSTANT|DATA[3]        ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.798      ;
; 0.614 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_out[9]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.880      ;
; 0.617 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_out[14]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.883      ;
; 0.618 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_out[12]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.884      ;
; 0.619 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_out[13]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.885      ;
; 0.620 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_out[11]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.886      ;
; 0.620 ; master:SPI_MASTER_INSTANT|data_out[11]   ; master:SPI_MASTER_INSTANT|data_out[12]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.886      ;
; 0.621 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_out[15]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.887      ;
; 0.621 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|MOSI~en        ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.887      ;
; 0.626 ; master:SPI_MASTER_INSTANT|data_in[13]    ; master:SPI_MASTER_INSTANT|DATA[13]       ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.892      ;
; 0.628 ; master:SPI_MASTER_INSTANT|data_in[8]     ; master:SPI_MASTER_INSTANT|DATA[8]        ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.894      ;
; 0.652 ; master:SPI_MASTER_INSTANT|data_out[6]    ; master:SPI_MASTER_INSTANT|data_out[7]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.918      ;
; 0.653 ; master:SPI_MASTER_INSTANT|data_out[13]   ; master:SPI_MASTER_INSTANT|data_out[14]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.919      ;
; 0.656 ; master:SPI_MASTER_INSTANT|data_out[9]    ; master:SPI_MASTER_INSTANT|data_out[10]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.922      ;
; 0.657 ; master:SPI_MASTER_INSTANT|data_out[7]    ; master:SPI_MASTER_INSTANT|data_out[8]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.923      ;
; 0.663 ; master:SPI_MASTER_INSTANT|data_in[8]     ; master:SPI_MASTER_INSTANT|data_in[9]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.929      ;
; 0.664 ; master:SPI_MASTER_INSTANT|data_in[13]    ; master:SPI_MASTER_INSTANT|data_in[14]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.930      ;
; 0.671 ; master:SPI_MASTER_INSTANT|data_in[10]    ; master:SPI_MASTER_INSTANT|DATA[10]       ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.937      ;
; 0.702 ; master:SPI_MASTER_INSTANT|data_in[5]     ; master:SPI_MASTER_INSTANT|DATA[5]        ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.968      ;
; 0.705 ; cnt[19]                                  ; master:SPI_MASTER_INSTANT|CSbar          ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.971      ;
; 0.712 ; master:SPI_MASTER_INSTANT|data_in[9]     ; master:SPI_MASTER_INSTANT|DATA[9]        ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.978      ;
; 0.774 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|icounter[0]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.040      ;
; 0.794 ; master:SPI_MASTER_INSTANT|icounter[1]    ; master:SPI_MASTER_INSTANT|icounter[1]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.060      ;
; 0.798 ; master:SPI_MASTER_INSTANT|icounter[3]    ; master:SPI_MASTER_INSTANT|icounter[3]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.064      ;
; 0.822 ; master:SPI_MASTER_INSTANT|data_in[2]     ; master:SPI_MASTER_INSTANT|data_in[3]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.088      ;
; 0.828 ; master:SPI_MASTER_INSTANT|icounter[2]    ; master:SPI_MASTER_INSTANT|icounter[2]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.094      ;
; 0.828 ; master:SPI_MASTER_INSTANT|icounter[0]    ; master:SPI_MASTER_INSTANT|icounter[0]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.094      ;
; 0.831 ; master:SPI_MASTER_INSTANT|data_out[10]   ; master:SPI_MASTER_INSTANT|data_out[11]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.097      ;
; 0.832 ; master:SPI_MASTER_INSTANT|data_out[12]   ; master:SPI_MASTER_INSTANT|data_out[13]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.098      ;
; 0.833 ; master:SPI_MASTER_INSTANT|data_out[14]   ; master:SPI_MASTER_INSTANT|data_out[15]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.099      ;
; 0.835 ; master:SPI_MASTER_INSTANT|first_start[0] ; master:SPI_MASTER_INSTANT|first_start[2] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.101      ;
; 0.839 ; master:SPI_MASTER_INSTANT|data_out[8]    ; master:SPI_MASTER_INSTANT|data_out[9]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.105      ;
; 0.846 ; master:SPI_MASTER_INSTANT|data_in[11]    ; master:SPI_MASTER_INSTANT|data_in[12]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.112      ;
; 0.851 ; master:SPI_MASTER_INSTANT|data_in[3]     ; master:SPI_MASTER_INSTANT|data_in[4]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.117      ;
; 0.852 ; master:SPI_MASTER_INSTANT|data_in[12]    ; master:SPI_MASTER_INSTANT|data_in[13]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.118      ;
; 0.859 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_out[7]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.125      ;
; 0.865 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_out[10]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.131      ;
; 0.884 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_out[8]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.150      ;
; 0.941 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[15]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.208      ;
; 0.946 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|INVALID        ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.213      ;
; 1.003 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|first_start[0] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.268      ;
; 1.022 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_out[6]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.288      ;
; 1.029 ; master:SPI_MASTER_INSTANT|data_in[6]     ; master:SPI_MASTER_INSTANT|DATA[6]        ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.295      ;
; 1.064 ; master:SPI_MASTER_INSTANT|data_in[9]     ; master:SPI_MASTER_INSTANT|data_in[10]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.330      ;
; 1.066 ; master:SPI_MASTER_INSTANT|data_in[10]    ; master:SPI_MASTER_INSTANT|data_in[11]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.332      ;
; 1.070 ; master:SPI_MASTER_INSTANT|data_in[4]     ; master:SPI_MASTER_INSTANT|data_in[5]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.336      ;
; 1.070 ; master:SPI_MASTER_INSTANT|data_in[5]     ; master:SPI_MASTER_INSTANT|data_in[6]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.336      ;
; 1.073 ; master:SPI_MASTER_INSTANT|data_in[1]     ; master:SPI_MASTER_INSTANT|data_in[2]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.339      ;
; 1.076 ; master:SPI_MASTER_INSTANT|data_in[7]     ; master:SPI_MASTER_INSTANT|data_in[8]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.342      ;
; 1.173 ; master:SPI_MASTER_INSTANT|data_in[14]    ; master:SPI_MASTER_INSTANT|DATA[14]       ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.012      ; 1.451      ;
; 1.177 ; master:SPI_MASTER_INSTANT|icounter[1]    ; master:SPI_MASTER_INSTANT|icounter[2]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.443      ;
; 1.181 ; master:SPI_MASTER_INSTANT|icounter[3]    ; master:SPI_MASTER_INSTANT|icounter[4]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.447      ;
; 1.184 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|icounter[1]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.450      ;
; 1.188 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[0]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.455      ;
; 1.214 ; master:SPI_MASTER_INSTANT|icounter[2]    ; master:SPI_MASTER_INSTANT|icounter[3]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.480      ;
; 1.214 ; master:SPI_MASTER_INSTANT|icounter[0]    ; master:SPI_MASTER_INSTANT|icounter[1]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.480      ;
; 1.248 ; master:SPI_MASTER_INSTANT|icounter[1]    ; master:SPI_MASTER_INSTANT|icounter[3]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.514      ;
; 1.255 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|icounter[2]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.521      ;
; 1.285 ; master:SPI_MASTER_INSTANT|icounter[2]    ; master:SPI_MASTER_INSTANT|icounter[4]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.551      ;
; 1.285 ; master:SPI_MASTER_INSTANT|icounter[0]    ; master:SPI_MASTER_INSTANT|icounter[2]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.551      ;
; 1.319 ; master:SPI_MASTER_INSTANT|icounter[1]    ; master:SPI_MASTER_INSTANT|icounter[4]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.585      ;
; 1.326 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|icounter[3]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.592      ;
; 1.356 ; master:SPI_MASTER_INSTANT|icounter[0]    ; master:SPI_MASTER_INSTANT|icounter[3]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.622      ;
; 1.397 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|icounter[4]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.663      ;
; 1.427 ; master:SPI_MASTER_INSTANT|icounter[0]    ; master:SPI_MASTER_INSTANT|icounter[4]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.693      ;
; 1.454 ; master:SPI_MASTER_INSTANT|data_in[14]    ; master:SPI_MASTER_INSTANT|data_in[15]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.012      ; 1.732      ;
; 1.464 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[7]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.011     ; 1.719      ;
; 1.464 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[8]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.011     ; 1.719      ;
; 1.464 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[9]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.011     ; 1.719      ;
; 1.464 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[10]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.011     ; 1.719      ;
; 1.464 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[11]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.011     ; 1.719      ;
; 1.464 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[12]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.011     ; 1.719      ;
; 1.464 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[13]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.011     ; 1.719      ;
; 1.464 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[14]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.011     ; 1.719      ;
; 1.960 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_in[0]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.226      ;
; 1.960 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_in[15]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.226      ;
; 2.448 ; master:SPI_MASTER_INSTANT|data_in[6]     ; master:SPI_MASTER_INSTANT|data_in[7]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 2.711      ;
; 2.458 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_in[7]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.012     ; 2.712      ;
; 2.458 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_in[8]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.012     ; 2.712      ;
; 2.458 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_in[9]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.012     ; 2.712      ;
; 2.458 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_in[10]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.012     ; 2.712      ;
; 2.458 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_in[11]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.012     ; 2.712      ;
; 2.458 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_in[12]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.012     ; 2.712      ;
; 2.458 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_in[13]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.012     ; 2.712      ;
; 2.458 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_in[14]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.012     ; 2.712      ;
; 2.616 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[1]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 2.874      ;
; 2.616 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[2]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 2.874      ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK_PLL_inst|altpll_component|pll|clk[0]'                                                                                               ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------------------+
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[0]                                               ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[0]                                               ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[10]                                              ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[10]                                              ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[11]                                              ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[11]                                              ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[12]                                              ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[12]                                              ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[13]                                              ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[13]                                              ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[14]                                              ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[14]                                              ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[15]                                              ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[15]                                              ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[16]                                              ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[16]                                              ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[17]                                              ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[17]                                              ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[18]                                              ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[18]                                              ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[19]                                              ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[19]                                              ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[1]                                               ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[1]                                               ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[2]                                               ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[2]                                               ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[3]                                               ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[3]                                               ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[4]                                               ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[4]                                               ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[5]                                               ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[5]                                               ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[6]                                               ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[6]                                               ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[7]                                               ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[7]                                               ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[8]                                               ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[8]                                               ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[9]                                               ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[9]                                               ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[0]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[0]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[10]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[10]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[11]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[11]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[12]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[12]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[13]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[13]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[14]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[14]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[15]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[15]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[16]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[16]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[17]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[17]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[18]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[18]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[19]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[19]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[1]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[1]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[2]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[2]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[3]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[3]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[4]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[4]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[5]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[5]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[6]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[6]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[7]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[7]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[8]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[8]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[9]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[9]|clk                                           ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'iCLK_50'                                                                                     ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; CLK_PLL_inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; CLK_PLL_inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; iCLK_50|combout                            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; iCLK_50|combout                            ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; iCLK_50 ; Rise       ; iCLK_50                                    ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK_PLL_inst|altpll_component|pll|clk[1]'                                                                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|CSbar          ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|CSbar          ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[0]        ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[0]        ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[10]       ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[10]       ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[11]       ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[11]       ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[12]       ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[12]       ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[13]       ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[13]       ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[14]       ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[14]       ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[15]       ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[15]       ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[1]        ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[1]        ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[2]        ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[2]        ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[3]        ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[3]        ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[4]        ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[4]        ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[5]        ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[5]        ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[6]        ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[6]        ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[7]        ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[7]        ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[8]        ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[8]        ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[9]        ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[9]        ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|FIN            ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|FIN            ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|INVALID        ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|INVALID        ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|MOSI~en        ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|MOSI~en        ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|MOSI~reg0      ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|MOSI~reg0      ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[0]     ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[0]     ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[10]    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[10]    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[11]    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[11]    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[12]    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[12]    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[13]    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[13]    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[14]    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[14]    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[15]    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[15]    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[1]     ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[1]     ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[2]     ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[2]     ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[3]     ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[3]     ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[4]     ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[4]     ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[5]     ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[5]     ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[6]     ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[6]     ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[7]     ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[7]     ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[8]     ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[8]     ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[9]     ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[9]     ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_out[10]   ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_out[10]   ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_out[11]   ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_out[11]   ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_out[12]   ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_out[12]   ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_out[13]   ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_out[13]   ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_out[14]   ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_out[14]   ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_out[15]   ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_out[15]   ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_out[6]    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_out[6]    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_out[7]    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_out[7]    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_out[8]    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_out[8]    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_out[9]    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_out[9]    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|finished[0]    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|finished[0]    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|first_start[0] ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|first_start[0] ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|first_start[2] ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|first_start[2] ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Times                                                                                     ;
+------------+------------+-------+-------+------------+------------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+------------+------------+-------+-------+------------+------------------------------------------+
; GPIO_0[*]  ; iCLK_50    ; 8.428 ; 8.428 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[1] ; iCLK_50    ; 8.428 ; 8.428 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
; iSW[*]     ; iCLK_50    ; 5.936 ; 5.936 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  iSW[0]    ; iCLK_50    ; 5.308 ; 5.308 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  iSW[1]    ; iCLK_50    ; 5.936 ; 5.936 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  iSW[2]    ; iCLK_50    ; 5.434 ; 5.434 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  iSW[3]    ; iCLK_50    ; 5.636 ; 5.636 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
+------------+------------+-------+-------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Hold Times                                                                                        ;
+------------+------------+--------+--------+------------+------------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+------------+------------+--------+--------+------------+------------------------------------------+
; GPIO_0[*]  ; iCLK_50    ; -8.198 ; -8.198 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[1] ; iCLK_50    ; -8.198 ; -8.198 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
; iSW[*]     ; iCLK_50    ; -5.078 ; -5.078 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  iSW[0]    ; iCLK_50    ; -5.078 ; -5.078 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  iSW[1]    ; iCLK_50    ; -5.706 ; -5.706 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  iSW[2]    ; iCLK_50    ; -5.204 ; -5.204 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  iSW[3]    ; iCLK_50    ; -5.406 ; -5.406 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
+------------+------------+--------+--------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                           ;
+------------+------------+-------+-------+------------+------------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+------------+------------+-------+-------+------------+------------------------------------------+
; GPIO_0[*]  ; iCLK_50    ; 6.776 ; 6.776 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[0] ; iCLK_50    ; 6.776 ; 6.776 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[3] ; iCLK_50    ; 6.750 ; 6.750 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[5] ; iCLK_50    ; 2.649 ;       ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
; oLEDG[*]   ; iCLK_50    ; 8.409 ; 8.409 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDG[0]  ; iCLK_50    ; 6.983 ; 6.983 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDG[1]  ; iCLK_50    ; 8.409 ; 8.409 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDG[2]  ; iCLK_50    ; 7.653 ; 7.653 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDG[3]  ; iCLK_50    ; 8.399 ; 8.399 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDG[7]  ; iCLK_50    ; 3.564 ; 3.564 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDG[8]  ; iCLK_50    ; 3.835 ; 3.835 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
; oLEDR[*]   ; iCLK_50    ; 5.882 ; 5.882 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[0]  ; iCLK_50    ; 4.328 ; 4.328 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[1]  ; iCLK_50    ; 3.892 ; 3.892 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[2]  ; iCLK_50    ; 3.890 ; 3.890 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[3]  ; iCLK_50    ; 3.893 ; 3.893 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[4]  ; iCLK_50    ; 4.126 ; 4.126 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[5]  ; iCLK_50    ; 3.891 ; 3.891 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[6]  ; iCLK_50    ; 4.109 ; 4.109 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[7]  ; iCLK_50    ; 5.268 ; 5.268 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[8]  ; iCLK_50    ; 5.882 ; 5.882 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[9]  ; iCLK_50    ; 4.082 ; 4.082 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[10] ; iCLK_50    ; 3.838 ; 3.838 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[11] ; iCLK_50    ; 3.828 ; 3.828 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
; GPIO_0[*]  ; iCLK_50    ;       ; 2.649 ; Fall       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[5] ; iCLK_50    ;       ; 2.649 ; Fall       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
+------------+------------+-------+-------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+------------+------------+-------+-------+------------+------------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+------------+------------+-------+-------+------------+------------------------------------------+
; GPIO_0[*]  ; iCLK_50    ; 2.649 ; 6.750 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[0] ; iCLK_50    ; 6.776 ; 6.776 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[3] ; iCLK_50    ; 6.750 ; 6.750 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[5] ; iCLK_50    ; 2.649 ;       ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
; oLEDG[*]   ; iCLK_50    ; 3.564 ; 3.564 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDG[0]  ; iCLK_50    ; 6.983 ; 6.983 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDG[1]  ; iCLK_50    ; 8.409 ; 8.409 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDG[2]  ; iCLK_50    ; 7.653 ; 7.653 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDG[3]  ; iCLK_50    ; 8.399 ; 8.399 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDG[7]  ; iCLK_50    ; 3.564 ; 3.564 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDG[8]  ; iCLK_50    ; 3.835 ; 3.835 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
; oLEDR[*]   ; iCLK_50    ; 3.828 ; 3.828 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[0]  ; iCLK_50    ; 4.328 ; 4.328 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[1]  ; iCLK_50    ; 3.892 ; 3.892 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[2]  ; iCLK_50    ; 3.890 ; 3.890 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[3]  ; iCLK_50    ; 3.893 ; 3.893 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[4]  ; iCLK_50    ; 4.126 ; 4.126 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[5]  ; iCLK_50    ; 3.891 ; 3.891 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[6]  ; iCLK_50    ; 4.109 ; 4.109 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[7]  ; iCLK_50    ; 5.268 ; 5.268 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[8]  ; iCLK_50    ; 5.882 ; 5.882 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[9]  ; iCLK_50    ; 4.082 ; 4.082 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[10] ; iCLK_50    ; 3.838 ; 3.838 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[11] ; iCLK_50    ; 3.828 ; 3.828 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
; GPIO_0[*]  ; iCLK_50    ;       ; 2.649 ; Fall       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[5] ; iCLK_50    ;       ; 2.649 ; Fall       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
+------------+------------+-------+-------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                            ;
+------------+------------+-------+------+------------+------------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                          ;
+------------+------------+-------+------+------------+------------------------------------------+
; GPIO_0[*]  ; iCLK_50    ; 6.481 ;      ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[0] ; iCLK_50    ; 6.481 ;      ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
+------------+------------+-------+------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                    ;
+------------+------------+-------+------+------------+------------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                          ;
+------------+------------+-------+------+------------+------------------------------------------+
; GPIO_0[*]  ; iCLK_50    ; 6.481 ;      ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[0] ; iCLK_50    ; 6.481 ;      ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
+------------+------------+-------+------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                    ;
+------------+------------+-----------+-----------+------------+------------------------------------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                          ;
+------------+------------+-----------+-----------+------------+------------------------------------------+
; GPIO_0[*]  ; iCLK_50    ; 6.481     ;           ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[0] ; iCLK_50    ; 6.481     ;           ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
+------------+------------+-----------+-----------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                            ;
+------------+------------+-----------+-----------+------------+------------------------------------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                          ;
+------------+------------+-----------+-----------+------------+------------------------------------------+
; GPIO_0[*]  ; iCLK_50    ; 6.481     ;           ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[0] ; iCLK_50    ; 6.481     ;           ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
+------------+------------+-----------+-----------+------------+------------------------------------------+


+-------------------------------------------------------------------+
; Fast Model Setup Summary                                          ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; CLK_PLL_inst|altpll_component|pll|clk[1] ; 9.541  ; 0.000         ;
; CLK_PLL_inst|altpll_component|pll|clk[0] ; 18.543 ; 0.000         ;
+------------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Fast Model Hold Summary                                          ;
+------------------------------------------+-------+---------------+
; Clock                                    ; Slack ; End Point TNS ;
+------------------------------------------+-------+---------------+
; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.215 ; 0.000         ;
; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.215 ; 0.000         ;
+------------------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                            ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; CLK_PLL_inst|altpll_component|pll|clk[0] ; 9.000  ; 0.000         ;
; iCLK_50                                  ; 10.000 ; 0.000         ;
; CLK_PLL_inst|altpll_component|pll|clk[1] ; 24.000 ; 0.000         ;
+------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK_PLL_inst|altpll_component|pll|clk[1]'                                                                                                                                                              ;
+--------+------------------------------------------+----------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+----------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 9.541  ; cnt[19]                                  ; master:SPI_MASTER_INSTANT|CSbar        ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 0.491      ;
; 46.850 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_in[1]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.006      ; 3.188      ;
; 46.850 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_in[2]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.006      ; 3.188      ;
; 46.850 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_in[3]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.006      ; 3.188      ;
; 46.850 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_in[4]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.006      ; 3.188      ;
; 46.850 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_in[5]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.006      ; 3.188      ;
; 46.850 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_in[6]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.006      ; 3.188      ;
; 47.497 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_out[7]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.017     ; 2.518      ;
; 47.497 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_out[8]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.017     ; 2.518      ;
; 47.497 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_out[9]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.017     ; 2.518      ;
; 47.497 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_out[10] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.017     ; 2.518      ;
; 47.497 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_out[11] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.017     ; 2.518      ;
; 47.497 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_out[12] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.017     ; 2.518      ;
; 47.497 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_out[13] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.017     ; 2.518      ;
; 47.497 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_out[14] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.017     ; 2.518      ;
; 47.497 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_out[15] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.017     ; 2.518      ;
; 47.567 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_in[7]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.007      ; 2.472      ;
; 47.567 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_in[8]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.007      ; 2.472      ;
; 47.567 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_in[9]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.007      ; 2.472      ;
; 47.567 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_in[10]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.007      ; 2.472      ;
; 47.567 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_in[11]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.007      ; 2.472      ;
; 47.567 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_in[12]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.007      ; 2.472      ;
; 47.567 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_in[13]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.007      ; 2.472      ;
; 47.567 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_in[14]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.007      ; 2.472      ;
; 47.799 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_in[0]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.017      ; 2.250      ;
; 47.799 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_in[15]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.017      ; 2.250      ;
; 47.914 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_out[6]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.017     ; 2.101      ;
; 47.965 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_in[1]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.011     ; 2.056      ;
; 47.965 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_in[2]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.011     ; 2.056      ;
; 47.965 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_in[3]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.011     ; 2.056      ;
; 47.965 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_in[4]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.011     ; 2.056      ;
; 47.965 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_in[5]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.011     ; 2.056      ;
; 47.965 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_in[6]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.011     ; 2.056      ;
; 47.974 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|FIN          ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.017     ; 2.041      ;
; 47.995 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|MOSI~en      ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.017     ; 2.020      ;
; 48.118 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|icounter[0]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.017      ; 1.931      ;
; 48.118 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|icounter[1]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.017      ; 1.931      ;
; 48.118 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|icounter[2]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.017      ; 1.931      ;
; 48.118 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|icounter[3]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.017      ; 1.931      ;
; 48.118 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|icounter[4]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.017      ; 1.931      ;
; 48.118 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|finished[0]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.017      ; 1.931      ;
; 48.202 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[1]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.010     ; 1.820      ;
; 48.202 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[2]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.010     ; 1.820      ;
; 48.202 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[3]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.010     ; 1.820      ;
; 48.202 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[4]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.010     ; 1.820      ;
; 48.202 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[5]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.010     ; 1.820      ;
; 48.202 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[6]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.010     ; 1.820      ;
; 48.548 ; master:SPI_MASTER_INSTANT|data_in[0]     ; master:SPI_MASTER_INSTANT|data_in[1]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.011     ; 1.473      ;
; 48.634 ; master:SPI_MASTER_INSTANT|data_in[0]     ; master:SPI_MASTER_INSTANT|DATA[0]      ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.011     ; 1.387      ;
; 48.682 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_in[7]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.010     ; 1.340      ;
; 48.682 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_in[8]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.010     ; 1.340      ;
; 48.682 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_in[9]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.010     ; 1.340      ;
; 48.682 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_in[10]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.010     ; 1.340      ;
; 48.682 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_in[11]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.010     ; 1.340      ;
; 48.682 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_in[12]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.010     ; 1.340      ;
; 48.682 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_in[13]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.010     ; 1.340      ;
; 48.682 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_in[14]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.010     ; 1.340      ;
; 48.722 ; master:SPI_MASTER_INSTANT|data_in[6]     ; master:SPI_MASTER_INSTANT|data_in[7]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.001      ; 1.311      ;
; 48.914 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_in[0]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.118      ;
; 48.914 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_in[15]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.118      ;
; 48.919 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[7]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.009     ; 1.104      ;
; 48.919 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[8]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.009     ; 1.104      ;
; 48.919 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[9]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.009     ; 1.104      ;
; 48.919 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[10]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.009     ; 1.104      ;
; 48.919 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[11]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.009     ; 1.104      ;
; 48.919 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[12]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.009     ; 1.104      ;
; 48.919 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[13]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.009     ; 1.104      ;
; 48.919 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[14]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; -0.009     ; 1.104      ;
; 49.087 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_out[7]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.945      ;
; 49.087 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_out[8]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.945      ;
; 49.087 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_out[9]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.945      ;
; 49.087 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_out[10] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.945      ;
; 49.087 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_out[11] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.945      ;
; 49.087 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_out[12] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.945      ;
; 49.087 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_out[13] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.945      ;
; 49.087 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_out[14] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.945      ;
; 49.087 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_out[15] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.945      ;
; 49.151 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[0]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.001      ; 0.882      ;
; 49.151 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[15]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.001      ; 0.882      ;
; 49.210 ; master:SPI_MASTER_INSTANT|data_in[14]    ; master:SPI_MASTER_INSTANT|data_in[15]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.010      ; 0.832      ;
; 49.268 ; master:SPI_MASTER_INSTANT|icounter[0]    ; master:SPI_MASTER_INSTANT|icounter[4]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.764      ;
; 49.278 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|icounter[4]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.754      ;
; 49.303 ; master:SPI_MASTER_INSTANT|icounter[0]    ; master:SPI_MASTER_INSTANT|icounter[3]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.729      ;
; 49.313 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|icounter[3]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.719      ;
; 49.316 ; master:SPI_MASTER_INSTANT|icounter[1]    ; master:SPI_MASTER_INSTANT|icounter[4]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.716      ;
; 49.338 ; master:SPI_MASTER_INSTANT|icounter[0]    ; master:SPI_MASTER_INSTANT|icounter[2]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.694      ;
; 49.338 ; master:SPI_MASTER_INSTANT|icounter[2]    ; master:SPI_MASTER_INSTANT|icounter[4]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.694      ;
; 49.347 ; master:SPI_MASTER_INSTANT|data_in[14]    ; master:SPI_MASTER_INSTANT|DATA[14]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.010      ; 0.695      ;
; 49.348 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|icounter[2]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.684      ;
; 49.351 ; master:SPI_MASTER_INSTANT|icounter[1]    ; master:SPI_MASTER_INSTANT|icounter[3]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.681      ;
; 49.356 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_out[6]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.676      ;
; 49.364 ; master:SPI_MASTER_INSTANT|data_in[10]    ; master:SPI_MASTER_INSTANT|data_in[11]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.668      ;
; 49.372 ; master:SPI_MASTER_INSTANT|data_in[7]     ; master:SPI_MASTER_INSTANT|data_in[8]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.660      ;
; 49.373 ; master:SPI_MASTER_INSTANT|icounter[0]    ; master:SPI_MASTER_INSTANT|icounter[1]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.659      ;
; 49.373 ; master:SPI_MASTER_INSTANT|icounter[2]    ; master:SPI_MASTER_INSTANT|icounter[3]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.659      ;
; 49.374 ; master:SPI_MASTER_INSTANT|data_in[1]     ; master:SPI_MASTER_INSTANT|data_in[2]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.658      ;
; 49.374 ; master:SPI_MASTER_INSTANT|data_in[5]     ; master:SPI_MASTER_INSTANT|data_in[6]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.658      ;
; 49.375 ; master:SPI_MASTER_INSTANT|data_in[4]     ; master:SPI_MASTER_INSTANT|data_in[5]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.657      ;
; 49.376 ; master:SPI_MASTER_INSTANT|data_in[9]     ; master:SPI_MASTER_INSTANT|data_in[10]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.656      ;
; 49.383 ; master:SPI_MASTER_INSTANT|data_in[6]     ; master:SPI_MASTER_INSTANT|DATA[6]      ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.649      ;
+--------+------------------------------------------+----------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK_PLL_inst|altpll_component|pll|clk[0]'                                                                                                ;
+--------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 18.543 ; cnt[0]    ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.499      ;
; 18.578 ; cnt[0]    ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.464      ;
; 18.637 ; cnt[1]    ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.405      ;
; 18.672 ; cnt[0]    ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.370      ;
; 18.672 ; cnt[1]    ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.370      ;
; 18.707 ; cnt[0]    ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.335      ;
; 18.710 ; cnt[2]    ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.332      ;
; 18.742 ; cnt[0]    ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.300      ;
; 18.745 ; cnt[2]    ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.297      ;
; 18.760 ; cnt[3]    ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.282      ;
; 18.766 ; cnt[1]    ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.276      ;
; 18.777 ; cnt[0]    ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.265      ;
; 18.780 ; cnt[4]    ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.262      ;
; 18.795 ; cnt[3]    ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.247      ;
; 18.801 ; cnt[1]    ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.241      ;
; 18.812 ; cnt[0]    ; cnt[13] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.230      ;
; 18.815 ; cnt[4]    ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.227      ;
; 18.830 ; cnt[5]    ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.212      ;
; 18.836 ; cnt[1]    ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.206      ;
; 18.839 ; cnt[2]    ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.203      ;
; 18.847 ; cnt[0]    ; cnt[12] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.195      ;
; 18.849 ; cnt[6]    ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.193      ;
; 18.865 ; cnt[5]    ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.177      ;
; 18.871 ; cnt[1]    ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.171      ;
; 18.874 ; cnt[2]    ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.168      ;
; 18.882 ; cnt[0]    ; cnt[11] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.160      ;
; 18.884 ; cnt[6]    ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.158      ;
; 18.889 ; cnt[3]    ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.153      ;
; 18.897 ; cnt[7]    ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.145      ;
; 18.906 ; cnt[1]    ; cnt[13] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.136      ;
; 18.909 ; cnt[4]    ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.133      ;
; 18.909 ; cnt[2]    ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.133      ;
; 18.917 ; cnt[0]    ; cnt[10] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.125      ;
; 18.924 ; cnt[3]    ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.118      ;
; 18.932 ; cnt[8]    ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.110      ;
; 18.932 ; cnt[7]    ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.110      ;
; 18.941 ; cnt[1]    ; cnt[12] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.101      ;
; 18.944 ; cnt[4]    ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.098      ;
; 18.944 ; cnt[2]    ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.098      ;
; 18.959 ; cnt[5]    ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.083      ;
; 18.959 ; cnt[3]    ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.083      ;
; 18.967 ; cnt[8]    ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.075      ;
; 18.972 ; cnt[9]    ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.070      ;
; 18.976 ; cnt[1]    ; cnt[11] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.066      ;
; 18.978 ; cnt[6]    ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.064      ;
; 18.979 ; cnt[4]    ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.063      ;
; 18.979 ; cnt[2]    ; cnt[13] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.063      ;
; 18.994 ; cnt[0]    ; cnt[9]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.038      ;
; 18.994 ; cnt[5]    ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.048      ;
; 18.994 ; cnt[3]    ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.048      ;
; 19.007 ; cnt[9]    ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.035      ;
; 19.011 ; cnt[1]    ; cnt[10] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.031      ;
; 19.013 ; cnt[6]    ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.029      ;
; 19.014 ; cnt[4]    ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.028      ;
; 19.014 ; cnt[2]    ; cnt[12] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.028      ;
; 19.026 ; cnt[7]    ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.016      ;
; 19.029 ; cnt[0]    ; cnt[8]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.003      ;
; 19.029 ; cnt[5]    ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.013      ;
; 19.029 ; cnt[3]    ; cnt[13] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.013      ;
; 19.048 ; cnt[6]    ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 0.994      ;
; 19.049 ; cnt[4]    ; cnt[13] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 0.993      ;
; 19.049 ; cnt[2]    ; cnt[11] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 0.993      ;
; 19.050 ; cnt[10]   ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.982      ;
; 19.061 ; cnt[8]    ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 0.981      ;
; 19.061 ; cnt[7]    ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 0.981      ;
; 19.064 ; cnt[0]    ; cnt[7]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.968      ;
; 19.064 ; cnt[5]    ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 0.978      ;
; 19.064 ; cnt[3]    ; cnt[12] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 0.978      ;
; 19.083 ; cnt[11]   ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.949      ;
; 19.083 ; cnt[6]    ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 0.959      ;
; 19.084 ; cnt[4]    ; cnt[12] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 0.958      ;
; 19.084 ; cnt[2]    ; cnt[10] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 0.958      ;
; 19.085 ; cnt[10]   ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.947      ;
; 19.088 ; cnt[1]    ; cnt[9]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.944      ;
; 19.096 ; cnt[8]    ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 0.946      ;
; 19.096 ; cnt[7]    ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 0.946      ;
; 19.099 ; cnt[0]    ; cnt[6]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.933      ;
; 19.099 ; cnt[5]    ; cnt[13] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 0.943      ;
; 19.099 ; cnt[3]    ; cnt[11] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 0.943      ;
; 19.101 ; cnt[9]    ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 0.941      ;
; 19.115 ; cnt[12]   ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.917      ;
; 19.118 ; cnt[11]   ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.914      ;
; 19.118 ; cnt[6]    ; cnt[13] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 0.924      ;
; 19.119 ; cnt[4]    ; cnt[11] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 0.923      ;
; 19.123 ; cnt[1]    ; cnt[8]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.909      ;
; 19.131 ; cnt[8]    ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 0.911      ;
; 19.131 ; cnt[7]    ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 0.911      ;
; 19.134 ; cnt[0]    ; cnt[5]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.898      ;
; 19.134 ; cnt[5]    ; cnt[12] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 0.908      ;
; 19.134 ; cnt[3]    ; cnt[10] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 0.908      ;
; 19.136 ; cnt[9]    ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 0.906      ;
; 19.137 ; cnt[13]   ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.895      ;
; 19.150 ; cnt[12]   ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.882      ;
; 19.153 ; cnt[6]    ; cnt[12] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 0.889      ;
; 19.154 ; cnt[4]    ; cnt[10] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 0.888      ;
; 19.158 ; cnt[1]    ; cnt[7]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.874      ;
; 19.161 ; cnt[2]    ; cnt[9]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.871      ;
; 19.166 ; cnt[8]    ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 0.876      ;
; 19.166 ; cnt[7]    ; cnt[13] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 0.876      ;
; 19.169 ; cnt[0]    ; cnt[4]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.863      ;
+--------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK_PLL_inst|altpll_component|pll|clk[0]'                                                                                                ;
+-------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.215 ; cnt[0]    ; cnt[0]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.240 ; cnt[19]   ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.353 ; cnt[10]   ; cnt[10] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.505      ;
; 0.355 ; cnt[11]   ; cnt[11] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.356 ; cnt[3]    ; cnt[3]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; cnt[5]    ; cnt[5]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; cnt[1]    ; cnt[1]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; cnt[12]   ; cnt[12] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; cnt[7]    ; cnt[7]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; cnt[8]    ; cnt[8]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; cnt[9]    ; cnt[9]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; cnt[14]   ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; cnt[17]   ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.364 ; cnt[18]   ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.369 ; cnt[2]    ; cnt[2]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; cnt[4]    ; cnt[4]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; cnt[13]   ; cnt[13] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; cnt[6]    ; cnt[6]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; cnt[15]   ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; cnt[16]   ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.447 ; cnt[0]    ; cnt[1]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.599      ;
; 0.491 ; cnt[10]   ; cnt[11] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.643      ;
; 0.493 ; cnt[11]   ; cnt[12] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.645      ;
; 0.494 ; cnt[3]    ; cnt[4]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.646      ;
; 0.494 ; cnt[5]    ; cnt[6]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.646      ;
; 0.496 ; cnt[12]   ; cnt[13] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; cnt[7]    ; cnt[8]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; cnt[8]    ; cnt[9]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; cnt[14]   ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.504 ; cnt[18]   ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.656      ;
; 0.509 ; cnt[2]    ; cnt[3]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; cnt[4]    ; cnt[5]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; cnt[13]   ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.510 ; cnt[6]    ; cnt[7]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; cnt[16]   ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; cnt[15]   ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.526 ; cnt[10]   ; cnt[12] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.678      ;
; 0.528 ; cnt[11]   ; cnt[13] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.680      ;
; 0.529 ; cnt[3]    ; cnt[5]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.681      ;
; 0.529 ; cnt[5]    ; cnt[7]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.681      ;
; 0.531 ; cnt[12]   ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; cnt[7]    ; cnt[9]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.684      ;
; 0.532 ; cnt[14]   ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.684      ;
; 0.534 ; cnt[9]    ; cnt[10] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.010      ; 0.696      ;
; 0.544 ; cnt[2]    ; cnt[4]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; cnt[4]    ; cnt[6]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; cnt[13]   ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.545 ; cnt[6]    ; cnt[8]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.697      ;
; 0.545 ; cnt[15]   ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.697      ;
; 0.547 ; cnt[1]    ; cnt[2]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.552 ; cnt[17]   ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.704      ;
; 0.561 ; cnt[10]   ; cnt[13] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.713      ;
; 0.563 ; cnt[11]   ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.715      ;
; 0.564 ; cnt[3]    ; cnt[6]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.716      ;
; 0.564 ; cnt[5]    ; cnt[8]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.716      ;
; 0.566 ; cnt[12]   ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.718      ;
; 0.567 ; cnt[14]   ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.719      ;
; 0.569 ; cnt[9]    ; cnt[11] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.010      ; 0.731      ;
; 0.574 ; cnt[8]    ; cnt[10] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.010      ; 0.736      ;
; 0.579 ; cnt[2]    ; cnt[5]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; cnt[4]    ; cnt[7]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; cnt[13]   ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.580 ; cnt[6]    ; cnt[9]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.732      ;
; 0.582 ; cnt[1]    ; cnt[3]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.734      ;
; 0.587 ; cnt[17]   ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.739      ;
; 0.596 ; cnt[10]   ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.748      ;
; 0.598 ; cnt[11]   ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.750      ;
; 0.599 ; cnt[3]    ; cnt[7]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.751      ;
; 0.599 ; cnt[5]    ; cnt[9]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.751      ;
; 0.601 ; cnt[12]   ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.753      ;
; 0.604 ; cnt[9]    ; cnt[12] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.010      ; 0.766      ;
; 0.604 ; cnt[16]   ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.756      ;
; 0.609 ; cnt[8]    ; cnt[11] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.010      ; 0.771      ;
; 0.609 ; cnt[7]    ; cnt[10] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.010      ; 0.771      ;
; 0.614 ; cnt[2]    ; cnt[6]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.766      ;
; 0.614 ; cnt[4]    ; cnt[8]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.766      ;
; 0.614 ; cnt[13]   ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.766      ;
; 0.617 ; cnt[1]    ; cnt[4]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.769      ;
; 0.631 ; cnt[10]   ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.783      ;
; 0.633 ; cnt[11]   ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.785      ;
; 0.634 ; cnt[3]    ; cnt[8]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.786      ;
; 0.636 ; cnt[12]   ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.788      ;
; 0.639 ; cnt[9]    ; cnt[13] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.010      ; 0.801      ;
; 0.639 ; cnt[16]   ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.791      ;
; 0.639 ; cnt[15]   ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.791      ;
; 0.641 ; cnt[0]    ; cnt[2]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.793      ;
; 0.644 ; cnt[8]    ; cnt[12] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.010      ; 0.806      ;
; 0.644 ; cnt[7]    ; cnt[11] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.010      ; 0.806      ;
; 0.649 ; cnt[2]    ; cnt[7]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.801      ;
; 0.649 ; cnt[4]    ; cnt[9]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.801      ;
; 0.652 ; cnt[1]    ; cnt[5]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.804      ;
; 0.657 ; cnt[6]    ; cnt[10] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.010      ; 0.819      ;
; 0.661 ; cnt[14]   ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.813      ;
; 0.666 ; cnt[10]   ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.818      ;
; 0.668 ; cnt[11]   ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.820      ;
; 0.669 ; cnt[3]    ; cnt[9]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.821      ;
; 0.674 ; cnt[9]    ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.010      ; 0.836      ;
; 0.674 ; cnt[15]   ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.826      ;
; 0.676 ; cnt[0]    ; cnt[3]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.828      ;
; 0.676 ; cnt[5]    ; cnt[10] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.010      ; 0.838      ;
+-------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK_PLL_inst|altpll_component|pll|clk[1]'                                                                                                                                                                ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.215 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|finished[0]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; master:SPI_MASTER_INSTANT|first_start[0] ; master:SPI_MASTER_INSTANT|first_start[0] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; master:SPI_MASTER_INSTANT|data_out[6]    ; master:SPI_MASTER_INSTANT|data_out[6]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; master:SPI_MASTER_INSTANT|data_out[15]   ; master:SPI_MASTER_INSTANT|MOSI~reg0      ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.389      ;
; 0.240 ; master:SPI_MASTER_INSTANT|data_in[1]     ; master:SPI_MASTER_INSTANT|DATA[1]        ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; master:SPI_MASTER_INSTANT|data_in[15]    ; master:SPI_MASTER_INSTANT|DATA[15]       ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.393      ;
; 0.243 ; master:SPI_MASTER_INSTANT|icounter[4]    ; master:SPI_MASTER_INSTANT|icounter[4]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; master:SPI_MASTER_INSTANT|data_in[11]    ; master:SPI_MASTER_INSTANT|DATA[11]       ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; master:SPI_MASTER_INSTANT|data_in[12]    ; master:SPI_MASTER_INSTANT|DATA[12]       ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; master:SPI_MASTER_INSTANT|data_in[2]     ; master:SPI_MASTER_INSTANT|DATA[2]        ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; master:SPI_MASTER_INSTANT|data_in[7]     ; master:SPI_MASTER_INSTANT|DATA[7]        ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; master:SPI_MASTER_INSTANT|data_in[3]     ; master:SPI_MASTER_INSTANT|DATA[3]        ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; master:SPI_MASTER_INSTANT|data_in[4]     ; master:SPI_MASTER_INSTANT|DATA[4]        ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; master:SPI_MASTER_INSTANT|icounter[4]    ; master:SPI_MASTER_INSTANT|finished[0]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.397      ;
; 0.289 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_out[9]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.441      ;
; 0.289 ; master:SPI_MASTER_INSTANT|data_out[11]   ; master:SPI_MASTER_INSTANT|data_out[12]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.441      ;
; 0.291 ; master:SPI_MASTER_INSTANT|data_out[6]    ; master:SPI_MASTER_INSTANT|data_out[7]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.443      ;
; 0.292 ; master:SPI_MASTER_INSTANT|data_out[7]    ; master:SPI_MASTER_INSTANT|data_out[8]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.444      ;
; 0.292 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_out[14]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.444      ;
; 0.294 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_out[13]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.446      ;
; 0.294 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_out[12]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.446      ;
; 0.295 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_out[11]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.447      ;
; 0.296 ; master:SPI_MASTER_INSTANT|data_out[9]    ; master:SPI_MASTER_INSTANT|data_out[10]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.448      ;
; 0.296 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_out[15]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.448      ;
; 0.296 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|MOSI~en        ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.448      ;
; 0.315 ; master:SPI_MASTER_INSTANT|data_in[10]    ; master:SPI_MASTER_INSTANT|DATA[10]       ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.467      ;
; 0.317 ; master:SPI_MASTER_INSTANT|data_in[13]    ; master:SPI_MASTER_INSTANT|DATA[13]       ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.469      ;
; 0.317 ; master:SPI_MASTER_INSTANT|data_out[13]   ; master:SPI_MASTER_INSTANT|data_out[14]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.469      ;
; 0.319 ; master:SPI_MASTER_INSTANT|data_in[8]     ; master:SPI_MASTER_INSTANT|DATA[8]        ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.471      ;
; 0.320 ; master:SPI_MASTER_INSTANT|data_in[5]     ; master:SPI_MASTER_INSTANT|DATA[5]        ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.472      ;
; 0.327 ; master:SPI_MASTER_INSTANT|data_in[8]     ; master:SPI_MASTER_INSTANT|data_in[9]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; master:SPI_MASTER_INSTANT|data_in[9]     ; master:SPI_MASTER_INSTANT|DATA[9]        ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; master:SPI_MASTER_INSTANT|data_in[13]    ; master:SPI_MASTER_INSTANT|data_in[14]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.480      ;
; 0.339 ; cnt[19]                                  ; master:SPI_MASTER_INSTANT|CSbar          ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.491      ;
; 0.356 ; master:SPI_MASTER_INSTANT|icounter[1]    ; master:SPI_MASTER_INSTANT|icounter[1]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.508      ;
; 0.358 ; master:SPI_MASTER_INSTANT|icounter[3]    ; master:SPI_MASTER_INSTANT|icounter[3]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|icounter[0]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.511      ;
; 0.367 ; master:SPI_MASTER_INSTANT|icounter[2]    ; master:SPI_MASTER_INSTANT|icounter[2]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; master:SPI_MASTER_INSTANT|icounter[0]    ; master:SPI_MASTER_INSTANT|icounter[0]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.519      ;
; 0.376 ; master:SPI_MASTER_INSTANT|data_out[10]   ; master:SPI_MASTER_INSTANT|data_out[11]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; master:SPI_MASTER_INSTANT|data_out[12]   ; master:SPI_MASTER_INSTANT|data_out[13]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; master:SPI_MASTER_INSTANT|data_out[14]   ; master:SPI_MASTER_INSTANT|data_out[15]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.530      ;
; 0.382 ; master:SPI_MASTER_INSTANT|data_out[8]    ; master:SPI_MASTER_INSTANT|data_out[9]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.534      ;
; 0.403 ; master:SPI_MASTER_INSTANT|first_start[0] ; master:SPI_MASTER_INSTANT|first_start[2] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.555      ;
; 0.405 ; master:SPI_MASTER_INSTANT|data_in[2]     ; master:SPI_MASTER_INSTANT|data_in[3]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.557      ;
; 0.405 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_out[8]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.557      ;
; 0.406 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_out[7]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.558      ;
; 0.409 ; master:SPI_MASTER_INSTANT|data_in[11]    ; master:SPI_MASTER_INSTANT|data_in[12]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.561      ;
; 0.411 ; master:SPI_MASTER_INSTANT|data_in[12]    ; master:SPI_MASTER_INSTANT|data_in[13]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.563      ;
; 0.412 ; master:SPI_MASTER_INSTANT|data_in[3]     ; master:SPI_MASTER_INSTANT|data_in[4]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.564      ;
; 0.413 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_out[10]   ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.565      ;
; 0.425 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[15]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.578      ;
; 0.450 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|INVALID        ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.603      ;
; 0.452 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|first_start[0] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.603      ;
; 0.494 ; master:SPI_MASTER_INSTANT|icounter[1]    ; master:SPI_MASTER_INSTANT|icounter[2]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.646      ;
; 0.496 ; master:SPI_MASTER_INSTANT|icounter[3]    ; master:SPI_MASTER_INSTANT|icounter[4]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; master:SPI_MASTER_INSTANT|data_in[6]     ; master:SPI_MASTER_INSTANT|DATA[6]        ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|icounter[1]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.649      ;
; 0.504 ; master:SPI_MASTER_INSTANT|data_in[9]     ; master:SPI_MASTER_INSTANT|data_in[10]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.656      ;
; 0.505 ; master:SPI_MASTER_INSTANT|data_in[4]     ; master:SPI_MASTER_INSTANT|data_in[5]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.506 ; master:SPI_MASTER_INSTANT|data_in[1]     ; master:SPI_MASTER_INSTANT|data_in[2]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.658      ;
; 0.506 ; master:SPI_MASTER_INSTANT|data_in[5]     ; master:SPI_MASTER_INSTANT|data_in[6]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.658      ;
; 0.507 ; master:SPI_MASTER_INSTANT|icounter[2]    ; master:SPI_MASTER_INSTANT|icounter[3]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.659      ;
; 0.507 ; master:SPI_MASTER_INSTANT|icounter[0]    ; master:SPI_MASTER_INSTANT|icounter[1]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.659      ;
; 0.508 ; master:SPI_MASTER_INSTANT|data_in[7]     ; master:SPI_MASTER_INSTANT|data_in[8]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.660      ;
; 0.516 ; master:SPI_MASTER_INSTANT|data_in[10]    ; master:SPI_MASTER_INSTANT|data_in[11]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.668      ;
; 0.524 ; master:SPI_MASTER_INSTANT|CSbar          ; master:SPI_MASTER_INSTANT|data_out[6]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.676      ;
; 0.529 ; master:SPI_MASTER_INSTANT|icounter[1]    ; master:SPI_MASTER_INSTANT|icounter[3]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.681      ;
; 0.532 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|icounter[2]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; master:SPI_MASTER_INSTANT|data_in[14]    ; master:SPI_MASTER_INSTANT|DATA[14]       ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 0.695      ;
; 0.542 ; master:SPI_MASTER_INSTANT|icounter[2]    ; master:SPI_MASTER_INSTANT|icounter[4]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.694      ;
; 0.542 ; master:SPI_MASTER_INSTANT|icounter[0]    ; master:SPI_MASTER_INSTANT|icounter[2]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.694      ;
; 0.552 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[0]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.705      ;
; 0.564 ; master:SPI_MASTER_INSTANT|icounter[1]    ; master:SPI_MASTER_INSTANT|icounter[4]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.716      ;
; 0.567 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|icounter[3]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.719      ;
; 0.577 ; master:SPI_MASTER_INSTANT|icounter[0]    ; master:SPI_MASTER_INSTANT|icounter[3]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.729      ;
; 0.602 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|icounter[4]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.754      ;
; 0.612 ; master:SPI_MASTER_INSTANT|icounter[0]    ; master:SPI_MASTER_INSTANT|icounter[4]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.764      ;
; 0.670 ; master:SPI_MASTER_INSTANT|data_in[14]    ; master:SPI_MASTER_INSTANT|data_in[15]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 0.832      ;
; 0.737 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[7]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 0.880      ;
; 0.737 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[8]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 0.880      ;
; 0.737 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[9]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 0.880      ;
; 0.737 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[10]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 0.880      ;
; 0.737 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[11]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 0.880      ;
; 0.737 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[12]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 0.880      ;
; 0.737 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[13]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 0.880      ;
; 0.737 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[14]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 0.880      ;
; 0.966 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_in[0]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.118      ;
; 0.966 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_in[15]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.118      ;
; 1.158 ; master:SPI_MASTER_INSTANT|data_in[6]     ; master:SPI_MASTER_INSTANT|data_in[7]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.311      ;
; 1.198 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_in[7]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 1.340      ;
; 1.198 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_in[8]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 1.340      ;
; 1.198 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_in[9]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 1.340      ;
; 1.198 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_in[10]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 1.340      ;
; 1.198 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_in[11]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 1.340      ;
; 1.198 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_in[12]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 1.340      ;
; 1.198 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_in[13]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 1.340      ;
; 1.198 ; master:SPI_MASTER_INSTANT|finished[0]    ; master:SPI_MASTER_INSTANT|data_in[14]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 1.340      ;
; 1.246 ; master:SPI_MASTER_INSTANT|data_in[0]     ; master:SPI_MASTER_INSTANT|DATA[0]        ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.011     ; 1.387      ;
; 1.295 ; master:SPI_MASTER_INSTANT|first_start[2] ; master:SPI_MASTER_INSTANT|data_in[1]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 1.437      ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK_PLL_inst|altpll_component|pll|clk[0]'                                                                                               ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------------------+
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[0]                                               ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[0]                                               ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[10]                                              ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[10]                                              ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[11]                                              ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[11]                                              ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[12]                                              ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[12]                                              ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[13]                                              ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[13]                                              ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[14]                                              ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[14]                                              ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[15]                                              ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[15]                                              ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[16]                                              ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[16]                                              ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[17]                                              ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[17]                                              ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[18]                                              ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[18]                                              ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[19]                                              ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[19]                                              ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[1]                                               ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[1]                                               ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[2]                                               ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[2]                                               ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[3]                                               ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[3]                                               ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[4]                                               ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[4]                                               ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[5]                                               ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[5]                                               ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[6]                                               ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[6]                                               ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[7]                                               ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[7]                                               ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[8]                                               ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[8]                                               ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[9]                                               ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[9]                                               ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[0]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[0]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[10]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[10]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[11]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[11]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[12]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[12]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[13]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[13]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[14]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[14]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[15]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[15]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[16]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[16]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[17]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[17]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[18]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[18]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[19]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[19]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[1]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[1]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[2]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[2]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[3]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[3]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[4]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[4]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[5]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[5]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[6]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[6]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[7]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[7]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[8]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[8]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[9]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[9]|clk                                           ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'iCLK_50'                                                                                     ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; CLK_PLL_inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; CLK_PLL_inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; iCLK_50|combout                            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; iCLK_50|combout                            ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; iCLK_50 ; Rise       ; iCLK_50                                    ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK_PLL_inst|altpll_component|pll|clk[1]'                                                                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|CSbar          ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|CSbar          ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[0]        ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[0]        ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[10]       ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[10]       ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[11]       ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[11]       ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[12]       ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[12]       ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[13]       ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[13]       ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[14]       ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[14]       ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[15]       ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[15]       ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[1]        ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[1]        ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[2]        ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[2]        ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[3]        ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[3]        ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[4]        ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[4]        ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[5]        ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[5]        ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[6]        ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[6]        ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[7]        ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[7]        ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[8]        ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[8]        ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[9]        ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[9]        ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|FIN            ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|FIN            ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|INVALID        ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|INVALID        ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|MOSI~en        ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|MOSI~en        ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|MOSI~reg0      ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|MOSI~reg0      ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[0]     ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[0]     ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[10]    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[10]    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[11]    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[11]    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[12]    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[12]    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[13]    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[13]    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[14]    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[14]    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[15]    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[15]    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[1]     ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[1]     ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[2]     ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[2]     ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[3]     ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[3]     ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[4]     ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[4]     ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[5]     ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[5]     ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[6]     ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[6]     ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[7]     ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[7]     ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[8]     ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[8]     ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[9]     ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[9]     ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_out[10]   ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_out[10]   ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_out[11]   ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_out[11]   ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_out[12]   ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_out[12]   ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_out[13]   ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_out[13]   ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_out[14]   ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_out[14]   ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_out[15]   ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_out[15]   ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_out[6]    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_out[6]    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_out[7]    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_out[7]    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_out[8]    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_out[8]    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_out[9]    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_out[9]    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|finished[0]    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|finished[0]    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|first_start[0] ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|first_start[0] ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|first_start[2] ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|first_start[2] ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Times                                                                                     ;
+------------+------------+-------+-------+------------+------------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+------------+------------+-------+-------+------------+------------------------------------------+
; GPIO_0[*]  ; iCLK_50    ; 4.823 ; 4.823 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[1] ; iCLK_50    ; 4.823 ; 4.823 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
; iSW[*]     ; iCLK_50    ; 3.401 ; 3.401 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  iSW[0]    ; iCLK_50    ; 3.119 ; 3.119 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  iSW[1]    ; iCLK_50    ; 3.401 ; 3.401 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  iSW[2]    ; iCLK_50    ; 3.173 ; 3.173 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  iSW[3]    ; iCLK_50    ; 3.290 ; 3.290 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
+------------+------------+-------+-------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Hold Times                                                                                        ;
+------------+------------+--------+--------+------------+------------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+------------+------------+--------+--------+------------+------------------------------------------+
; GPIO_0[*]  ; iCLK_50    ; -4.703 ; -4.703 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[1] ; iCLK_50    ; -4.703 ; -4.703 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
; iSW[*]     ; iCLK_50    ; -2.999 ; -2.999 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  iSW[0]    ; iCLK_50    ; -2.999 ; -2.999 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  iSW[1]    ; iCLK_50    ; -3.281 ; -3.281 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  iSW[2]    ; iCLK_50    ; -3.053 ; -3.053 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  iSW[3]    ; iCLK_50    ; -3.170 ; -3.170 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
+------------+------------+--------+--------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                           ;
+------------+------------+-------+-------+------------+------------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+------------+------------+-------+-------+------------+------------------------------------------+
; GPIO_0[*]  ; iCLK_50    ; 3.446 ; 3.446 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[0] ; iCLK_50    ; 3.446 ; 3.446 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[3] ; iCLK_50    ; 3.428 ; 3.428 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[5] ; iCLK_50    ; 1.381 ;       ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
; oLEDG[*]   ; iCLK_50    ; 4.335 ; 4.335 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDG[0]  ; iCLK_50    ; 3.588 ; 3.588 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDG[1]  ; iCLK_50    ; 4.335 ; 4.335 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDG[2]  ; iCLK_50    ; 3.766 ; 3.766 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDG[3]  ; iCLK_50    ; 4.152 ; 4.152 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDG[7]  ; iCLK_50    ; 1.895 ; 1.895 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDG[8]  ; iCLK_50    ; 2.060 ; 2.060 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
; oLEDR[*]   ; iCLK_50    ; 3.046 ; 3.046 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[0]  ; iCLK_50    ; 2.308 ; 2.308 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[1]  ; iCLK_50    ; 2.117 ; 2.117 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[2]  ; iCLK_50    ; 2.116 ; 2.116 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[3]  ; iCLK_50    ; 2.117 ; 2.117 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[4]  ; iCLK_50    ; 2.227 ; 2.227 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[5]  ; iCLK_50    ; 2.116 ; 2.116 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[6]  ; iCLK_50    ; 2.214 ; 2.214 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[7]  ; iCLK_50    ; 2.776 ; 2.776 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[8]  ; iCLK_50    ; 3.046 ; 3.046 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[9]  ; iCLK_50    ; 2.178 ; 2.178 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[10] ; iCLK_50    ; 2.067 ; 2.067 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[11] ; iCLK_50    ; 2.057 ; 2.057 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
; GPIO_0[*]  ; iCLK_50    ;       ; 1.381 ; Fall       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[5] ; iCLK_50    ;       ; 1.381 ; Fall       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
+------------+------------+-------+-------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+------------+------------+-------+-------+------------+------------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+------------+------------+-------+-------+------------+------------------------------------------+
; GPIO_0[*]  ; iCLK_50    ; 1.381 ; 3.428 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[0] ; iCLK_50    ; 3.446 ; 3.446 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[3] ; iCLK_50    ; 3.428 ; 3.428 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[5] ; iCLK_50    ; 1.381 ;       ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
; oLEDG[*]   ; iCLK_50    ; 1.895 ; 1.895 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDG[0]  ; iCLK_50    ; 3.588 ; 3.588 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDG[1]  ; iCLK_50    ; 4.335 ; 4.335 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDG[2]  ; iCLK_50    ; 3.766 ; 3.766 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDG[3]  ; iCLK_50    ; 4.152 ; 4.152 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDG[7]  ; iCLK_50    ; 1.895 ; 1.895 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDG[8]  ; iCLK_50    ; 2.060 ; 2.060 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
; oLEDR[*]   ; iCLK_50    ; 2.057 ; 2.057 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[0]  ; iCLK_50    ; 2.308 ; 2.308 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[1]  ; iCLK_50    ; 2.117 ; 2.117 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[2]  ; iCLK_50    ; 2.116 ; 2.116 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[3]  ; iCLK_50    ; 2.117 ; 2.117 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[4]  ; iCLK_50    ; 2.227 ; 2.227 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[5]  ; iCLK_50    ; 2.116 ; 2.116 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[6]  ; iCLK_50    ; 2.214 ; 2.214 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[7]  ; iCLK_50    ; 2.776 ; 2.776 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[8]  ; iCLK_50    ; 3.046 ; 3.046 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[9]  ; iCLK_50    ; 2.178 ; 2.178 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[10] ; iCLK_50    ; 2.067 ; 2.067 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[11] ; iCLK_50    ; 2.057 ; 2.057 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
; GPIO_0[*]  ; iCLK_50    ;       ; 1.381 ; Fall       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[5] ; iCLK_50    ;       ; 1.381 ; Fall       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
+------------+------------+-------+-------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                            ;
+------------+------------+-------+------+------------+------------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                          ;
+------------+------------+-------+------+------------+------------------------------------------+
; GPIO_0[*]  ; iCLK_50    ; 3.294 ;      ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[0] ; iCLK_50    ; 3.294 ;      ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
+------------+------------+-------+------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                    ;
+------------+------------+-------+------+------------+------------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                          ;
+------------+------------+-------+------+------------+------------------------------------------+
; GPIO_0[*]  ; iCLK_50    ; 3.294 ;      ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[0] ; iCLK_50    ; 3.294 ;      ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
+------------+------------+-------+------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                    ;
+------------+------------+-----------+-----------+------------+------------------------------------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                          ;
+------------+------------+-----------+-----------+------------+------------------------------------------+
; GPIO_0[*]  ; iCLK_50    ; 3.294     ;           ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[0] ; iCLK_50    ; 3.294     ;           ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
+------------+------------+-----------+-----------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                            ;
+------------+------------+-----------+-----------+------------+------------------------------------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                          ;
+------------+------------+-----------+-----------+------------+------------------------------------------+
; GPIO_0[*]  ; iCLK_50    ; 3.294     ;           ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[0] ; iCLK_50    ; 3.294     ;           ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
+------------+------------+-----------+-----------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                   ;
+-------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                     ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                          ; 9.065  ; 0.215 ; N/A      ; N/A     ; 9.000               ;
;  CLK_PLL_inst|altpll_component|pll|clk[0] ; 16.928 ; 0.215 ; N/A      ; N/A     ; 9.000               ;
;  CLK_PLL_inst|altpll_component|pll|clk[1] ; 9.065  ; 0.215 ; N/A      ; N/A     ; 24.000              ;
;  iCLK_50                                  ; N/A    ; N/A   ; N/A      ; N/A     ; 10.000              ;
; Design-wide TNS                           ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  iCLK_50                                  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
+-------------------------------------------+--------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Times                                                                                     ;
+------------+------------+-------+-------+------------+------------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+------------+------------+-------+-------+------------+------------------------------------------+
; GPIO_0[*]  ; iCLK_50    ; 8.428 ; 8.428 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[1] ; iCLK_50    ; 8.428 ; 8.428 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
; iSW[*]     ; iCLK_50    ; 5.936 ; 5.936 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  iSW[0]    ; iCLK_50    ; 5.308 ; 5.308 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  iSW[1]    ; iCLK_50    ; 5.936 ; 5.936 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  iSW[2]    ; iCLK_50    ; 5.434 ; 5.434 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  iSW[3]    ; iCLK_50    ; 5.636 ; 5.636 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
+------------+------------+-------+-------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Hold Times                                                                                        ;
+------------+------------+--------+--------+------------+------------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+------------+------------+--------+--------+------------+------------------------------------------+
; GPIO_0[*]  ; iCLK_50    ; -4.703 ; -4.703 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[1] ; iCLK_50    ; -4.703 ; -4.703 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
; iSW[*]     ; iCLK_50    ; -2.999 ; -2.999 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  iSW[0]    ; iCLK_50    ; -2.999 ; -2.999 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  iSW[1]    ; iCLK_50    ; -3.281 ; -3.281 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  iSW[2]    ; iCLK_50    ; -3.053 ; -3.053 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  iSW[3]    ; iCLK_50    ; -3.170 ; -3.170 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
+------------+------------+--------+--------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                           ;
+------------+------------+-------+-------+------------+------------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+------------+------------+-------+-------+------------+------------------------------------------+
; GPIO_0[*]  ; iCLK_50    ; 6.776 ; 6.776 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[0] ; iCLK_50    ; 6.776 ; 6.776 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[3] ; iCLK_50    ; 6.750 ; 6.750 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[5] ; iCLK_50    ; 2.649 ;       ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
; oLEDG[*]   ; iCLK_50    ; 8.409 ; 8.409 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDG[0]  ; iCLK_50    ; 6.983 ; 6.983 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDG[1]  ; iCLK_50    ; 8.409 ; 8.409 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDG[2]  ; iCLK_50    ; 7.653 ; 7.653 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDG[3]  ; iCLK_50    ; 8.399 ; 8.399 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDG[7]  ; iCLK_50    ; 3.564 ; 3.564 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDG[8]  ; iCLK_50    ; 3.835 ; 3.835 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
; oLEDR[*]   ; iCLK_50    ; 5.882 ; 5.882 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[0]  ; iCLK_50    ; 4.328 ; 4.328 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[1]  ; iCLK_50    ; 3.892 ; 3.892 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[2]  ; iCLK_50    ; 3.890 ; 3.890 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[3]  ; iCLK_50    ; 3.893 ; 3.893 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[4]  ; iCLK_50    ; 4.126 ; 4.126 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[5]  ; iCLK_50    ; 3.891 ; 3.891 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[6]  ; iCLK_50    ; 4.109 ; 4.109 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[7]  ; iCLK_50    ; 5.268 ; 5.268 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[8]  ; iCLK_50    ; 5.882 ; 5.882 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[9]  ; iCLK_50    ; 4.082 ; 4.082 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[10] ; iCLK_50    ; 3.838 ; 3.838 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[11] ; iCLK_50    ; 3.828 ; 3.828 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
; GPIO_0[*]  ; iCLK_50    ;       ; 2.649 ; Fall       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[5] ; iCLK_50    ;       ; 2.649 ; Fall       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
+------------+------------+-------+-------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+------------+------------+-------+-------+------------+------------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+------------+------------+-------+-------+------------+------------------------------------------+
; GPIO_0[*]  ; iCLK_50    ; 1.381 ; 3.428 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[0] ; iCLK_50    ; 3.446 ; 3.446 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[3] ; iCLK_50    ; 3.428 ; 3.428 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[5] ; iCLK_50    ; 1.381 ;       ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
; oLEDG[*]   ; iCLK_50    ; 1.895 ; 1.895 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDG[0]  ; iCLK_50    ; 3.588 ; 3.588 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDG[1]  ; iCLK_50    ; 4.335 ; 4.335 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDG[2]  ; iCLK_50    ; 3.766 ; 3.766 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDG[3]  ; iCLK_50    ; 4.152 ; 4.152 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDG[7]  ; iCLK_50    ; 1.895 ; 1.895 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDG[8]  ; iCLK_50    ; 2.060 ; 2.060 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
; oLEDR[*]   ; iCLK_50    ; 2.057 ; 2.057 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[0]  ; iCLK_50    ; 2.308 ; 2.308 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[1]  ; iCLK_50    ; 2.117 ; 2.117 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[2]  ; iCLK_50    ; 2.116 ; 2.116 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[3]  ; iCLK_50    ; 2.117 ; 2.117 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[4]  ; iCLK_50    ; 2.227 ; 2.227 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[5]  ; iCLK_50    ; 2.116 ; 2.116 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[6]  ; iCLK_50    ; 2.214 ; 2.214 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[7]  ; iCLK_50    ; 2.776 ; 2.776 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[8]  ; iCLK_50    ; 3.046 ; 3.046 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[9]  ; iCLK_50    ; 2.178 ; 2.178 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[10] ; iCLK_50    ; 2.067 ; 2.067 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[11] ; iCLK_50    ; 2.057 ; 2.057 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
; GPIO_0[*]  ; iCLK_50    ;       ; 1.381 ; Fall       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[5] ; iCLK_50    ;       ; 1.381 ; Fall       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
+------------+------------+-------+-------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                 ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 210      ; 0        ; 0        ; 0        ;
; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 1        ; 0        ; 0        ; 0        ;
; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 172      ; 0        ; 0        ; 0        ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                  ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 210      ; 0        ; 0        ; 0        ;
; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 1        ; 0        ; 0        ; 0        ;
; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 172      ; 0        ; 0        ; 0        ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 5     ; 5    ;
; Unconstrained Output Ports      ; 21    ; 21   ;
; Unconstrained Output Port Paths ; 22    ; 22   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Tue Mar 24 13:15:44 2015
Info: Command: quartus_sta SPI_Master_Device -c SPI_Master_Device
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SPI_Master_Device.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name iCLK_50 iCLK_50
    Info (332110): create_generated_clock -source {CLK_PLL_inst|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {CLK_PLL_inst|altpll_component|pll|clk[0]} {CLK_PLL_inst|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {CLK_PLL_inst|altpll_component|pll|inclk[0]} -divide_by 5 -multiply_by 2 -duty_cycle 50.00 -name {CLK_PLL_inst|altpll_component|pll|clk[1]} {CLK_PLL_inst|altpll_component|pll|clk[1]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 9.065
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.065         0.000 CLK_PLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    16.928         0.000 CLK_PLL_inst|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLK_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     0.391         0.000 CLK_PLL_inst|altpll_component|pll|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.000         0.000 CLK_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    10.000         0.000 iCLK_50 
    Info (332119):    24.000         0.000 CLK_PLL_inst|altpll_component|pll|clk[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 9.541
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.541         0.000 CLK_PLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    18.543         0.000 CLK_PLL_inst|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLK_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     0.215         0.000 CLK_PLL_inst|altpll_component|pll|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.000         0.000 CLK_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    10.000         0.000 iCLK_50 
    Info (332119):    24.000         0.000 CLK_PLL_inst|altpll_component|pll|clk[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 445 megabytes
    Info: Processing ended: Tue Mar 24 13:15:47 2015
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


