#define AVCODEC_MIPS_VP8DSP_MIPS_H
ff_put_vp8_pixels4_msa;
ff_put_vp8_pixels8_msa;
ff_put_vp8_pixels16_msa;
ff_put_vp8_epel16_h4_msa;
ff_put_vp8_epel16_h6_msa;
ff_put_vp8_epel16_v4_msa;
ff_put_vp8_epel16_v6_msa;
ff_put_vp8_epel16_h4v4_msa;
ff_put_vp8_epel16_h6v4_msa;
ff_put_vp8_epel16_h4v6_msa;
ff_put_vp8_epel16_h6v6_msa;
ff_put_vp8_epel8_h4_msa;
ff_put_vp8_epel8_h6_msa;
ff_put_vp8_epel8_v4_msa;
ff_put_vp8_epel8_v6_msa;
ff_put_vp8_epel8_h4v4_msa;
ff_put_vp8_epel8_h6v4_msa;
ff_put_vp8_epel8_h4v6_msa;
ff_put_vp8_epel8_h6v6_msa;
ff_put_vp8_epel4_h4_msa;
ff_put_vp8_epel4_h6_msa;
ff_put_vp8_epel4_v4_msa;
ff_put_vp8_epel4_v6_msa;
ff_put_vp8_epel4_h4v4_msa;
ff_put_vp8_epel4_h6v4_msa;
ff_put_vp8_epel4_h4v6_msa;
ff_put_vp8_epel4_h6v6_msa;
ff_put_vp8_bilinear16_h_msa;
ff_put_vp8_bilinear16_v_msa;
ff_put_vp8_bilinear16_hv_msa;
ff_put_vp8_bilinear8_h_msa;
ff_put_vp8_bilinear8_v_msa;
ff_put_vp8_bilinear8_hv_msa;
ff_put_vp8_bilinear4_h_msa;
ff_put_vp8_bilinear4_v_msa;
ff_put_vp8_bilinear4_hv_msa;
ff_vp8_h_loop_filter16_inner_msa;
ff_vp8_v_loop_filter16_inner_msa;
ff_vp8_h_loop_filter8uv_inner_msa;
ff_vp8_v_loop_filter8uv_inner_msa;
ff_vp8_h_loop_filter16_msa;
ff_vp8_v_loop_filter16_msa;
ff_vp8_h_loop_filter8uv_msa;
ff_vp8_v_loop_filter8uv_msa;
ff_vp8_h_loop_filter_simple_msa;
ff_vp8_v_loop_filter_simple_msa;
ff_vp8_luma_dc_wht_msa;
ff_vp8_idct_add_msa;
ff_vp8_idct_dc_add_msa;
ff_vp8_idct_dc_add4uv_msa;
ff_vp8_idct_dc_add4y_msa;
