#LyX 2.3 created this file. For more info see http://www.lyx.org/
\lyxformat 544
\begin_document
\begin_header
\save_transient_properties true
\origin unavailable
\textclass article
\use_default_options true
\maintain_unincluded_children false
\language english
\language_package default
\inputencoding auto
\fontencoding global
\font_roman "default" "default"
\font_sans "default" "default"
\font_typewriter "default" "default"
\font_math "auto" "auto"
\font_default_family default
\use_non_tex_fonts false
\font_sc false
\font_osf false
\font_sf_scale 100 100
\font_tt_scale 100 100
\use_microtype false
\use_dash_ligatures true
\graphics default
\default_output_format default
\output_sync 0
\bibtex_command default
\index_command default
\paperfontsize default
\use_hyperref false
\papersize default
\use_geometry false
\use_package amsmath 1
\use_package amssymb 1
\use_package cancel 1
\use_package esint 1
\use_package mathdots 1
\use_package mathtools 1
\use_package mhchem 1
\use_package stackrel 1
\use_package stmaryrd 1
\use_package undertilde 1
\cite_engine basic
\cite_engine_type default
\use_bibtopic false
\use_indices false
\paperorientation portrait
\suppress_date false
\justification true
\use_refstyle 1
\use_minted 0
\index Index
\shortcut idx
\color #008000
\end_index
\secnumdepth 3
\tocdepth 3
\paragraph_separation indent
\paragraph_indentation default
\is_math_indent 0
\math_numbering_side default
\quotes_style english
\dynamic_quotes 0
\papercolumns 1
\papersides 1
\paperpagestyle default
\tracking_changes false
\output_changes false
\html_math_output 0
\html_css_as_file 0
\html_be_strict false
\end_header

\begin_body

\begin_layout Section
Conversor SAR
\end_layout

\begin_layout Subsection
Introducción teórica
\end_layout

\begin_layout Standard
Un conversor SAR o conversor por aproximaciones sucesivas es un tipo de
 implementación de un conversor analógico digital.
\end_layout

\begin_layout Standard
El conversor utiliza un algoritmo de búsqueda binaria para lograr establecer
 el valor digital cuya conversión analógica es la más cercana al valor de
 la entrada que se está intentando convertir.
\end_layout

\begin_layout Subsubsection
Algoritmo de búsqueda binaria
\end_layout

\begin_layout Standard
El algoritmo de búsqueda binaria es un algoritmo que permite encontrar un
 valor buscado 
\begin_inset Formula $V_{b}$
\end_inset

 dentro de un conjunto discreto y ordenado de valores 
\begin_inset Formula $V_{set}$
\end_inset

.
 Este algoritmo resulta eficiente por su manera de buscar, que va descartando
 mitad de los elementos de 
\begin_inset Formula $V_{set}$
\end_inset

 por cada comparación realizada.
\end_layout

\begin_layout Standard
El algortimo compara el valor objetivo al elemento medio de 
\begin_inset Formula $V_{set}$
\end_inset

 según el ordenamiento utlizado.
 En caso de no resultar iguales,, el algoritmo elimina la mitad derecha
 
\begin_inset Formula $V_{subDer}$
\end_inset

 o la mitad izquierda 
\begin_inset Formula $V_{subIzq}$
\end_inset

 de los elementos de 
\begin_inset Formula $V_{set}$
\end_inset

c omo posibles valores 
\begin_inset Formula $V_{b}$
\end_inset

 según el resultado anterior de la comparación con el elemento medio y continúa
 realizando la comparación con el elemento de la mitad del subconjunto restante
 hasta que encuentre el elemento 
\begin_inset Formula $V_{b}$
\end_inset

 o el nuevo subconjunto 
\begin_inset Formula $V_{sub}\subseteq V_{set}$
\end_inset

 tiene un único elemento que no es 
\begin_inset Formula $V_{b}$
\end_inset

.
\end_layout

\begin_layout Standard
Luego de ejecutado el algoritmo, se obtendrán dos posibles resultados:
\end_layout

\begin_layout Enumerate
Se obtiene el valor 
\begin_inset Formula $V_{b}$
\end_inset

 buscado, como se mencionó anteriormente.
\end_layout

\begin_layout Enumerate
Se obtiene un valor 
\begin_inset Formula $V_{ob}$
\end_inset

 no igual a 
\begin_inset Formula $V_{b}$
\end_inset

 tal que 
\begin_inset Formula $V_{ob}\epsilon V_{sub}$
\end_inset

 que resulta ser el elemento perteneciente a 
\begin_inset Formula $V_{set}$
\end_inset

 que más se acerque al valor buscado, ya sea por izquierda o por derecha.
\end_layout

\begin_layout Subsection
Modelo y funcionalidad general del conversor
\end_layout

\begin_layout Standard
El esquema general de un conversor SAR de 8 bits es el siguiente:
\end_layout

\begin_layout Standard
\begin_inset Float figure
placement H
wide false
sideways false
status open

\begin_layout Plain Layout
\align center
\begin_inset Graphics
	filename Imágenes/sar_converter.PNG
	scale 50

\end_inset


\end_layout

\begin_layout Plain Layout
\begin_inset Caption Standard

\begin_layout Plain Layout
Conversor SAR
\end_layout

\end_inset


\end_layout

\end_inset


\end_layout

\begin_layout Standard
Se procede a explicar la implementación del algoritmo de búsqueda binaria
 para lograr convertir la tensión de entrada analógica 
\begin_inset Quotes eld
\end_inset

Señal Analógica
\begin_inset Quotes erd
\end_inset

, ahora en más denominada 
\begin_inset Quotes eld
\end_inset


\begin_inset Formula $V_{a}$
\end_inset


\begin_inset Quotes erd
\end_inset

 a un valor digital apropiado 
\begin_inset Quotes eld
\end_inset


\begin_inset Formula $V_{d}$
\end_inset


\begin_inset Quotes erd
\end_inset

.
\end_layout

\begin_layout Enumerate
La señal analógica 
\begin_inset Formula $V_{a}$
\end_inset

 pasará por un sample and hold que logrará retener un cierto valor de la
 señal cada un intervalo de tiempo bien definido 
\begin_inset Formula $\tau$
\end_inset

, como se explica en el Trabajo Práctico 1.
 Denominaremos al valor muestreado en el tiempo 
\begin_inset Formula $t_{o}$
\end_inset

 como 
\begin_inset Formula $V_{a}(t_{o})$
\end_inset

, el cual será mantenido por un intervalo temporal 
\begin_inset Formula $\tau$
\end_inset

.
\end_layout

\begin_layout Enumerate
El módulo 
\begin_inset Quotes eld
\end_inset

Lógica SAR
\begin_inset Quotes erd
\end_inset

 es el encargado de implementar la lógica del algoritmo de búsqueda binaria:
 El mismo decidirá con qué valor inicial comparar la señal analógica (el
 
\begin_inset Quotes eld
\end_inset

elemento medio
\begin_inset Quotes erd
\end_inset

, como se mencionó en la explicación del algoritmo) para finalmente obtener
 
\begin_inset Formula $V_{d}$
\end_inset

.
 Comenzará con un valor digital tentativo 
\begin_inset Formula $V_{d}'$
\end_inset

.
\end_layout

\begin_layout Enumerate
\begin_inset Formula $V_{d}'$
\end_inset

 es convertido a valor analógico 
\begin_inset Formula $V_{a}'$
\end_inset

 mediante el uso de un DAC.
\end_layout

\begin_layout Enumerate
El comparador arrojará un valor lógico que indica si 
\begin_inset Formula $V_{a}'$
\end_inset

 es menor, mayor o igual a 
\begin_inset Formula $V_{a}(t_{o})$
\end_inset

.
 Este valor lógico retornará al módulo lógico para que el mismo obtenga
 el nuevo valor tentativo 
\begin_inset Formula $V_{d}'$
\end_inset

 y se continúe comparando hasta que se llegue al final de la conversión/búsqueda
 (EOC), en cuyo caso se 
\begin_inset Formula $V_{a}'$
\end_inset

 resulta ser el valor igual o más cercano a 
\begin_inset Formula $V_{a}(t_{o})$
\end_inset

 y por ende se deduce que el 
\begin_inset Formula $V_{d}'$
\end_inset

 asociado resulta ser la representación digital de la entrada, lográndose
 así convertir la señal analógica a la digital para toda muestra.
\end_layout

\begin_layout Subsection
Implementación de la lógica digital para la búsqueda binaria
\end_layout

\begin_layout Standard
Únicamente para los efectos de este conversor, se tomará la convención de
 que un bit 
\begin_inset Quotes eld
\end_inset

apagado
\begin_inset Quotes erd
\end_inset

 será equivalente a un 0 lógico mientras que un bit 
\begin_inset Quotes eld
\end_inset

prendido
\begin_inset Quotes erd
\end_inset

 será equivalente a un 1 lógico.
\end_layout

\begin_layout Standard
Por cuestiones notacionales, se numerará a los bits en forma creciente,
 siendo el bit más significativo el bit 
\begin_inset Formula $b_{0}$
\end_inset

 y el menos significativo el bit 
\begin_inset Formula $b_{N-1}$
\end_inset

, siguiendo la siguiente figura:
\end_layout

\begin_layout Standard
\begin_inset Float figure
placement H
wide false
sideways false
status open

\begin_layout Plain Layout
\align center
\begin_inset Graphics
	filename Imágenes/bits_notacion.png

\end_inset


\end_layout

\begin_layout Plain Layout
\begin_inset Caption Standard

\begin_layout Plain Layout
Notación para los bits
\end_layout

\end_inset


\end_layout

\begin_layout Plain Layout

\end_layout

\end_inset


\end_layout

\begin_layout Standard
Se elige que la representación binaria/digital de la tensión de entrada
 que se almacene en el módulo lógico luego de finalizada la conversión asocie
 su valor mínimo a todos sus bits apagados y su valor máximo a todos sus
 bits prendidos, lo que se correspondería con una representación positiva
 (no admitiría números negativos) de los números.
 Esto se debe a que muchos DACs interpretan su input digital de la misma
 forma.
 Además, la lógica utilizada para implementar el algoritmo resulta ser más
 fácil de escribir de esta manera.
\end_layout

\begin_layout Standard
Se considera ahora al arreglo de N bits que es la salida del módulo lógico
 (en nuestro caso, N=8) como el arreglo en el cual se realizará la búsqueda
 del valor 
\begin_inset Formula $V_{d}$
\end_inset

, es decir, los todos los números que son representables con N bits formarán
 el conjunto 
\begin_inset Formula $V_{set}$
\end_inset

.
 El valor medio inicial de este conjunto estará dado por el bit más significativ
o prendido y el resto apagado.
\end_layout

\begin_layout Standard
El algoritmo procederá haciendo un análisis 
\begin_inset Quotes eld
\end_inset

bit a bit
\begin_inset Quotes erd
\end_inset

 y es por eso que denominamos 
\begin_inset Formula $b_{a}$
\end_inset

 al bit que está siendo analizado, es decir, al bit para el cual se está
 decidiendo si deberá prenderse o apagarse para lograr el valor 
\begin_inset Formula $V_{d}'$
\end_inset

 final correcto.
 De lo anterior, inicialmente 
\begin_inset Formula $b_{a}=b_{0}$
\end_inset

, por lo que 
\begin_inset Formula $a=0$
\end_inset

.
\end_layout

\begin_layout Standard
(1) Al convertir el valor tentativo digital dado por el estado actual de
 los N bits a analógico y luego comparar con la tensión de entrada retenida
 (el resultado de la comparación será recibido por el pin CMP_IN de la figura)
 como se explicó en la subsección anterior, se seguirá la siguiente regla
 de decisión:
\end_layout

\begin_layout Itemize
Si el valor tentativo resulta menor al de entrada 
\begin_inset Formula $V_{a}$
\end_inset

, el bit 
\begin_inset Formula $b_{a}$
\end_inset

 deberá prenderse.
\end_layout

\begin_layout Itemize
Si el valor tentativo resulta mayor al de entrada 
\begin_inset Formula $V_{a}$
\end_inset

, el bit 
\begin_inset Formula $b_{a}$
\end_inset

 deberá apagarse.
\end_layout

\begin_layout Standard
Luego, si 
\begin_inset Formula $a\neq N-1$
\end_inset

, se elige incremente el índice 
\begin_inset Formula $a$
\end_inset

 y se vuelve a realizar la comparación, volviendo al punto (1).
\end_layout

\begin_layout Standard
Al terminar el ciclo iterativo, la configuración en la que se encuentran
 los N bits será el valor 
\begin_inset Formula $V_{d}'$
\end_inset

, que convertido a analógico estará más cercano al valor de la entrada 
\begin_inset Formula $V_{a}$
\end_inset

.
\end_layout

\begin_layout Standard
Cabe aclarar que cada iteración será realizada en un ciclo de clock interno
 del módulo lógico, que será menor en duración al intervalo temporal 
\begin_inset Formula $\tau$
\end_inset

 durante el cual se retiene la muestra tomada en el instante 
\begin_inset Formula $t_{o}$
\end_inset

, ya denominada 
\begin_inset Formula $V_{a}(t_{o})$
\end_inset

.
 Sin embargo, estos dos tiempos estarán íntimamente relacionados y es por
 eso que los tiempos de muestreo y retención del sample and hold estarán
 también manejados por el módulo lógico.
\end_layout

\begin_layout Standard
Esta afirmación y la relación entre tiempos serán explicadas con detalle
 en la siguiente subsección.
\end_layout

\begin_layout Subsection
Interacción temporal entre los distintos componentes
\end_layout

\begin_layout Standard
Por cuestiones notacionales definimos a 
\begin_inset Formula $t_{c}$
\end_inset

 como el tiempo que dura un ciclo de clock.
\end_layout

\begin_layout Standard
El módulo lógico no resulta independiente del funcionamiento del resto de
 los componentes que forman parte del conversor en cuanto a cuestiones temporale
s.
 Se irá caso por caso, llamando la atención sobre los factores y tiempos
 a tener en cuenta.
\end_layout

\begin_layout Subsubsection
Interacción entre módulo lógico y Sample and Hold
\end_layout

\begin_layout Standard
La dependencia entre tiempos de componentes se debe principalmente a que
 la implementación del algoritmo de búsqueda mencionada anteriormente depende
 de que 
\begin_inset Formula $V_{a}(t_{o})$
\end_inset

 se mantenga constante durante las N iteraciones que tiene que realizar
 el módulo lógico para poder convertir el valor 
\begin_inset Formula $V_{a}(t_{o})$
\end_inset

 a digital.
 Para que esto último suceda, el tiempo por el cual se retiene una muestra
 tiene que ser, como condición necesaria pero no suficiente, mayor al tiempo
 en que tarda el módulo lógico en realizar N iteraciones de comparación
 (
\begin_inset Formula $N\cdot t_{c}<\tau$
\end_inset

).
 Además, las N iteraciones tienen que realizarse sobre la misma muestra,
 por lo que la señal de clock y el tiempo en el que se comienza a iterar
 tienen que estar sincronizados con la señal de Sample y de Hold de manera
 tal que sólo se comience a iterar cuando se comenzó el tiempo de hold de
 una muestra.
\end_layout

\begin_layout Standard
Sin embargo, en la práctica es necesario pedir una condición extra cuando
 se habla de la interacción específica entre S&H y módulo lógico, y es que
 hay que tener en cuenta los tiempos de establecimiento de la muestra cuando
 es retenida por el S&H.
 Es por esto que se podrá comenzar a iterar sobre la muestra únicamente
 cuando la muestra retenida ya se ha establecido, por lo que si llamamos
 a este tiempo de establecimiento 
\begin_inset Formula $t_{e}$
\end_inset

 resulta ser que 
\begin_inset Formula $N\cdot t_{c}\text{+}t_{e}<\tau$
\end_inset

.
\end_layout

\begin_layout Subsubsection
Interacción con el DAC
\end_layout

\begin_layout Standard
Por cada iteración, el DAC tendrá que convertir el valor digital tentativo
 a un valor analógico para luego poder comparar ese valor con la entrada.
 La respuesta del DAC en tiempo no es ideal (nula), sino que tiene un valor
 definido por el intergrado o circuito a utilizar.
 Cada iteración tendrá que esperar un tiempo 
\begin_inset Formula $t_{dac}$
\end_inset

 de respuesta del conversor DAC para poder recibir la respuesta de comparación
 y así poder decidir el valor del bit actualmente analizado.
 Es de aquí que se agrega esta condición para las N iteraciones que se realizan
 dentro de un tiempo de hold.
\end_layout

\begin_layout Standard
De aquí, 
\begin_inset Formula $N\cdot t_{c}+t_{e}+N\cdot t_{dac}<\tau$
\end_inset


\end_layout

\begin_layout Subsubsection
Interacción con el comparador
\end_layout

\begin_layout Standard
El tiempo de respuesta del comparador ha de ser tenido en cuenta.
 Dado que la salida del comparador sólo será observada durante el tiempo
 en que el S&H está en estado Hold y luego de pasado el tiempo de establecimient
o del mismo, entonces se deberá sumar el tiempo de respuesta del comparador
 a la condición para el tiempo de clock.
 De esta manera, llamando 
\begin_inset Formula $t_{comp}$
\end_inset

 al tiempo de respuesta del comparador, obtenemos 
\begin_inset Formula $N\cdot t_{c}+t_{e}+N\cdot(t_{dac}+t_{comp})<\tau$
\end_inset

.
\end_layout

\begin_layout Subsubsection
Condición de Clock resultante
\end_layout

\begin_layout Standard
Luego de establecidas las condiciones a tener en cuenta y habiendo llegado
 a la expresión:
\end_layout

\begin_layout Standard
\align center
\begin_inset Formula $N\cdot t_{c}+t_{e}+N\cdot(t_{dac}+t_{comp})<\tau$
\end_inset


\end_layout

\begin_layout Standard
Podemos despejar la condición para el tiempo máximo en el que el clock realiza
 un ciclo como:
\end_layout

\begin_layout Standard
\align center
\begin_inset Formula $t_{c}<\frac{\tau-t_{e}}{N}-t_{dac}-t_{comp}$
\end_inset


\end_layout

\begin_layout Standard
Este tiempo máximo tendrá asociada un frecuencia mínima de clock dada por
 
\begin_inset Formula $f=\frac{1}{T}$
\end_inset

.
\end_layout

\begin_layout Standard
Nos preguntamos luego cómo definir el tiempo de Hold para que el sistema
 funcione correctamente.
 El tiempo que impondrá las condiciones para el tiempo de clock será el
 tiempo de sample en este caso, ya que el integrado de sample and hold tendrá
 un tiempo de acquisición mínimo que deberá cumplirse y es más restrictivo
 que el tiempo de establecimiento del hold.
\end_layout

\begin_layout Standard
Dada la máxima frecuencia de muestreo del sistema, 
\begin_inset Formula $f_{m}$
\end_inset

 de 
\begin_inset Formula $44.1kHz$
\end_inset

, la cual para dar márgenes de error aproximamos a 
\begin_inset Formula $f_{m}\text{=}44.5kHz$
\end_inset

, podemos obtener el máximo período de sampleo 
\begin_inset Formula $T_{m}=22.45\mu s$
\end_inset

.
\end_layout

\begin_layout Standard
Llamando a su vez 
\begin_inset Formula $t_{a}=t_{e}+N\cdot(t_{dac}+t_{comp})$
\end_inset

, podemos expresar a un periódo de muestreo a partir del siguiente gráfico,
 donde 
\begin_inset Formula $t_{sar}$
\end_inset

 es el tiempo en el que se realizan las iteraciones:
\end_layout

\begin_layout Standard
\begin_inset Float figure
placement H
wide false
sideways false
status open

\begin_layout Plain Layout
\align center
\begin_inset Graphics
	filename Imágenes/sample_hold_times.png

\end_inset


\end_layout

\begin_layout Plain Layout
\begin_inset Caption Standard

\begin_layout Plain Layout
Tiempo de muestreo, sample, hold y retardos adicionales
\end_layout

\end_inset


\end_layout

\begin_layout Plain Layout

\end_layout

\end_inset


\end_layout

\begin_layout Standard
Requerimos utilizar el menor tiempo de sample posible, por lo que utilizando
 el valor de frecuencia 
\begin_inset Formula $f_{m}$
\end_inset

 mencionado anteriormente y teniendo en cuenta un tiempo de acquisición
 de 
\begin_inset Formula $10\mu s$
\end_inset

 (el sample and hold a utilizar será el LF398), observamos que si se elige
 
\begin_inset Formula $T_{s}=T_{m}\cdot0.45=\frac{0.45}{f_{m}}\approx10.1\mu s$
\end_inset

, se cumple la condición.
 De aquí se deduce que 
\begin_inset Formula $\tau=T_{H}=0.55\cdot T_{m}\approx12.5\mu s$
\end_inset

 para el caso extremo.
\end_layout

\begin_layout Standard
Luego, denominando 
\begin_inset Formula $T_{it}=T_{H}-t_{e}$
\end_inset

 al tiempo en el que se realizarán las N iteraciones, nos damos cuenta que
 si 
\begin_inset Formula $T_{it}\geq N\cdot(t_{dac}+t_{comp})+t_{sar}=N\cdot(t_{dac}+t_{comp}+t_{c})$
\end_inset

, entonces el sistema podrá realizar la conversión correctamente.
\end_layout

\begin_layout Standard
Pero esta condición no resulta suficiente en el caso práctico, porque digitalmen
te se esperará generar el registro de N bits para próximo valor tentativo
 y luego realizar la conversión de digital a analógico y la comparación
 correspondiente, pero en ciclos de clock en vez de un tiempo continuo interrump
ido.
 Verificamos que si 
\begin_inset Formula $t_{dac}+t_{comp}<<t_{c}$
\end_inset

 (en la práctica con perdir 
\begin_inset Formula $t_{dac}+t_{comp}<0.5\cdot t_{c}$
\end_inset

 esta condición se cumple), el proceso entero de generar, convertir y comparar
 comentado anteriormente entrará completamente en 
\begin_inset Formula $t_{c}$
\end_inset

 y por ende se necesitará esperar N ciclos de clock para cubrir 
\begin_inset Formula $T_{it}$
\end_inset

, por lo que resulta 
\begin_inset Formula $T_{it}\geq N\cdot t_{c}$
\end_inset

 como requerimiento.
\end_layout

\begin_layout Standard
Lo último, en conjunto con el requisito impuesto para el tiempo de sample
 mencionado anteriormente nos lleva a la conclusión que la frecuencia de
 clock mínima para implementar el sistema es:
\end_layout

\begin_layout Standard
\align center
\begin_inset Formula $\frac{N}{12.5\mu s-t_{e}}\leq f_{clk}$
\end_inset


\end_layout

\begin_layout Subsection
Componentes físicos de la placa base
\end_layout

\begin_layout Subsubsection
Sample and Hold
\end_layout

\begin_layout Standard
Dado que en Trabajo Práctico 1 se realizó el análisis del circuito integrado
 LF398 y habiendo verificado en la subsección anterior la posibilidad de
 utilizar a este integrado con el rango de frecuencias de muestreo impuesto
 por consigna, se decidió utilizar al mismo para la placa base ADA.
 El tiempo de establecimiento fijado por la datasheet del mismo es de 
\begin_inset Formula $t_{e}=0.8\mu s$
\end_inset

.
 De aquí, asumiendo que se cumple que 
\begin_inset Formula $t_{dac}+t_{comp}<<t_{c}$
\end_inset

, ya se desprende el valor numérico de la frecuencia mínima de clock:
\end_layout

\begin_layout Standard
\align center
\begin_inset Formula $f_{clk}\geq685kHz$
\end_inset


\end_layout

\begin_layout Standard
Lo cual se corresponde en el caso extremo con un período de clock 
\begin_inset Formula $t_{c}\text{=}1.46\mu s$
\end_inset

.
\end_layout

\begin_layout Subsubsection
DAC
\end_layout

\begin_layout Standard
Por ser el único DAC disponible en el pañol, además de ser el fijado por
 consigna para el resto del trabajo, se elige como DAC a utilizar el DAC
 0808L.
 Este integrado tiene un tiempo de respuesta de 
\begin_inset Formula $150ns$
\end_inset

.
\end_layout

\begin_layout Standard
Usando la notación fijada anteriormente, 
\begin_inset Formula $t_{dac}=150ns$
\end_inset

.
\end_layout

\begin_layout Subsubsection
Comparador
\end_layout

\begin_layout Standard
Por disponibilidad en el pañol, el circuito integrado usado como comparador
 LM311, cuyo tiempo de conversión es 
\begin_inset Formula $t_{comp}=165ns$
\end_inset

.
\end_layout

\begin_layout Standard
De estos dos tiempos, se ve que 
\begin_inset Formula $t_{comp}+t_{dac}=315ns=0.315\mu s$
\end_inset

.
\end_layout

\begin_layout Quote
Y de esto, 
\begin_inset Formula $\frac{t_{comp}+t_{dac}}{t_{c}}\cdot100=21.6\%$
\end_inset

.
 Se ve entonces que el tiempo en el que se realiza la comparación es suficiente
 como para que entre en un período de clock, por lo que se puede esperar
 un sólo período para poder recibir el resultado de la comparación y así
 se cumple la condición que asumimos para calcular la frecuencia mínima
 de clock.
\end_layout

\begin_layout Subsection
Implementación física del módulo lógico
\end_layout

\begin_layout Standard
Se decidió implementar al módulo lógico mediante el uso de una FPGA Neo-Dos
 Nano, programándola con el uso de Quartus II.
 La frecuencia de Clock interno de esta FPGA es de 50Mhz.
\end_layout

\begin_layout Standard
Para independizar al módulo lógico de la FPGA de la frecuencia de muestreo
 que se está utilizando, se busca un tratamiento genérico del conversor
 en el que el tiempo total de muestro 
\begin_inset Formula $T_{m}$
\end_inset

 y sus respectivos tiempos 
\begin_inset Formula $T_{H}$
\end_inset

 y 
\begin_inset Formula $T_{s}$
\end_inset

 sean expresados en un múltiplo de la frecuencia de Clock utilizada.
\end_layout

\begin_layout Standard
Dado el período de clock mínimo 
\begin_inset Formula $t_{c}=1.46\mu s$
\end_inset

 establecido anteriormente, se decide que para cubrir el tiempo de establecimien
to 
\begin_inset Formula $t_{e}\text{=}0.8\mu s$
\end_inset

 se necesita al menos un período de clock.
 Se elige el caso extremo para poder utilizar la mayor cantidad de tiempo
 en tiempo efectivo de muestreo.
\end_layout

\begin_layout Standard
Sabemos por el razonamiento de la sección anterior que necesitaremos 
\begin_inset Formula $N\text{=8}$
\end_inset

 períodos de clock para realizar las comparaciones.
 De los tiempos de establecimiento y de comparación, se decide entonces
 que 
\begin_inset Formula $T_{H}\text{=}9\cdot t_{c}$
\end_inset

.
\end_layout

\begin_layout Standard
Para el período de sampling, se sabe que como mínimo se necesitará que
\end_layout

\begin_layout Standard
\align center
\begin_inset Formula $T_{m}\cdot0.45=T_{S}$
\end_inset


\end_layout

\begin_layout Standard
Si se sabe que 
\begin_inset Formula $T_{H}=0.55\cdot T_{m}=9\cdot t_{cmín}$
\end_inset

, entonces
\end_layout

\begin_layout Standard
\align center
\begin_inset Formula $T_{m}=\frac{9}{0.55}\cdot t_{c}$
\end_inset


\end_layout

\begin_layout Standard
De aquí, 
\begin_inset Formula $T_{S}=T_{m}\cdot0.45=9\cdot\frac{0.45}{0.55}\cdot t_{cmín}$
\end_inset

.
 Manteniendo esta relación para otros valores de clock y aproximando al
 entero techo,
\end_layout

\begin_layout Standard
\align center
\begin_inset Formula $T_{S}\text{\ensuremath{\approx8\cdot t_{c}}}$
\end_inset


\end_layout

\begin_layout Standard
Entonces,
\end_layout

\begin_layout Standard
\align center
\begin_inset Formula $T_{m}=T_{H}+T_{S}$
\end_inset


\end_layout

\begin_layout Standard
\align center
\begin_inset Formula $T_{m}=17\cdot t_{c}$
\end_inset


\end_layout

\begin_layout Standard
Y por lo tanto obtenemos la relación final entre frecuencia de muestreo
 y de clock:
\end_layout

\begin_layout Standard
\align center
\begin_inset Formula $f_{clk}=f_{m}\cdot17$
\end_inset


\end_layout

\begin_layout Standard
Cabe destacar que de esta relación, dado que se tomó la relación, que en
 el cálculo teórico no había sido tenido en cuenta, obtenemos una condición
 más restrictiva para la frecuencia del clock, en la que:
\end_layout

\begin_layout Standard
\align center
\begin_inset Formula $f_{clk}\geq750kHz$
\end_inset


\end_layout

\begin_layout Standard
Sin embargo, esta condición no resulta para nada restrictiva para la FPGA
 utilizada y las frecuencias impuestas por consigna, ya que el clock interno
 de la misma, como se mencionó anteriormente, es de 50Mhz.
\end_layout

\begin_layout Standard
\begin_inset Float figure
placement H
wide false
sideways false
status open

\begin_layout Plain Layout
\align center
\begin_inset Graphics
	filename Imágenes/sample_hold_times_final.png

\end_inset


\end_layout

\begin_layout Plain Layout
\begin_inset Caption Standard

\begin_layout Plain Layout
Distribución final de tiempos en función de períodos de Clock
\end_layout

\end_inset


\end_layout

\begin_layout Plain Layout

\end_layout

\end_inset


\end_layout

\begin_layout Subsubsection
Frecuencia máxima de operación
\end_layout

\begin_layout Standard
Dado que la consigna impone como condición una frecuencia máxima de muestreo
 de 44.1kHz, esta fue la utilizada para los cálculos de diseño y es por esto
 que la frecuencia máxima de operación será la misma.
 Sin embargo, nos hacemos la pregunta de cuál será la máxima frecuencia
 de conversión que se podría llegar a implementar si la limitación no estuviera
 impuesta por consigna.
\end_layout

\begin_layout Standard
Sin tener en cuenta el tiempo de iteracion, tenemos que por cada período
 de muestreo, 
\begin_inset Formula $T_{m}$
\end_inset

 deberán entran al menos un tiempo 
\begin_inset Formula $t_{min}\text{=}N\cdot(t_{dac}+t_{comp})+t_{e}+t_{acq}$
\end_inset

, donde 
\begin_inset Formula $t_{acq}$
\end_inset

 es el tiempo de acquisición del sample and hold de 
\begin_inset Formula $10\mu s$
\end_inset

 ya mencionado y el resto de los valores ya son conocidos por la notación
 previa.
 De aquí surge que 
\begin_inset Formula $t_{min}\text{= }13.32\mu s$
\end_inset

.
\end_layout

\begin_layout Standard
Asumiendo ningún otro retraso, obtenemos la frecuencia máxima de muestreo
 a partir de este valor de 
\begin_inset Formula $75kHz$
\end_inset

.
 Dado que la FPGA maneja frecuencias de clock de 50Mhz (666 veces más grande),
 se asume despreciables el resto de los tiempos a tener en cuenta, por lo
 que tomando arbitrariamente un margen de error de 5kHz se puede fijar un
 valor seguro de frecuencia máxima de muestreo del ADC de:
\end_layout

\begin_layout Standard
\align center
\begin_inset Formula $f_{máx}=70kHz$
\end_inset


\end_layout

\begin_layout Subsubsection
Errores de precisión
\end_layout

\begin_layout Standard
Al haber tenido en cuenta los máximos tiempos de establecimiento y de acquisició
n dictados por las datasheets de los componentes, los errores de cuantización
 del ADC estarán dados mayoritariamente por la operación comparadora.
\end_layout

\begin_layout Standard
Si el comparador no tuviese ventana de histéresis o la misma resulta muy
 angosta, una oscilación de pequeña amplitud provocada por el establecimiento
 gradual de la señal de hold o la presencia de ruido en la misma harán que
 la comparación sea imprecisa, pudiéndose así tener un error por defecto
 o exceso indistintamente a la hora de realizar la comparación.
 Es por esto que la ventana de histéresis es necesaria para el correcto
 funcionamiento del conversor.
\end_layout

\begin_layout Standard
En cambio, si la ventana de histéresis resulta demasiado grande, podrá haber
 un error de un bit (el menos significativo) ya que pequeñas diferencias
 entre la señal de entrada y de comparación no serían tenidas en cuenta
 por el comparador.
\end_layout

\begin_layout Standard
Es por esto que debe fijarse el ancho de la ventana de manera tal que se
 permita como máximo error en un bit significativo, que de por sí es permisible
 por el hecho de que la igualdad entre el valor digital y el analógico no
 está cubierta de por sí, por la característica binaria de la respuesta
 dle comparador.
 
\end_layout

\end_body
\end_document
