<!DOCTYPE html>
<html lang="en">

<head>
    <title>Unidad 4</title>
    <link href="unidades.css" rel="stylesheet">
    <meta name="viewport" content="width=device-width, initial-scale=1.0" &amp;gt;>
</head>

<body>
    <div id="menu">
        <ul class="nav">
            <h1><a href="portafolio.html">Portafolio</a>
            </h1>
            <h1 style="cursor: pointer;"><a style="color: rgb(168, 209, 90);">Temas</a>
                <ul>
                    <h1><a href="unidad1.html">Unidad 1</a></h1>
                    <h1><a href="unidad2.html">Unidad 2</a></h1>
                    <h1><a href="unidad3.html">Unidad 3</a></h1>
                    <h1><a href="unidad4.html" style="color: rgb(168, 209, 90);">Unidad 4</a></h1>
                </ul>
            </h1>
            <h1><a href="index.html">Inicio</a></h1>
        </ul>
    </div>

    <br><br><br><br>

    <h1>&emsp;Unidad 4</h1>
    <br><br>
    <details id="detalles" style="cursor: pointer;">
        <summary>Procesamiento Paralelo</summary>
        <div id="contenido" style="cursor: default;">
            <br>
            <h2>Aspectos Básicos de la computación paralela</h2>
            <p>
                La computación paralela es una forma de cómputo en la que muchas
                instrucciones se ejecutan simultáneamente, operando sobre el
                principio de que problemas grandes, a menudo se pueden dividir en
                unos más pequeños, que luego son resueltos simultáneamente (en
                paralelo). Hay varias formas diferentes de computación paralela:
                paralelismo a nivel de bit, paralelismo a nivel de instrucción,
                paralelismo de datos y paralelismo de tareas.
            </p>
            <br>
            <p>
                El paralelismo se ha
                empleado durante muchos años, sobre todo en la computación de
                altas prestaciones, pero el interés en ella ha crecido últimamente
                debido a las limitaciones físicas que impiden el aumento de la
                frecuencia. Como el consumo de energía y por consiguiente la
                generación de calor de las computadoras constituye una
                preocupación en los últimos años, la computación en paralelo se ha
                convertido en el paradigma dominante en la arquitectura de
                computadores, principalmente en forma de procesadores
                multinúcleo.
            </p>
            <img src="img/Unidad4/1.jpg">
            <br>
            <p>
                Los programas informáticos paralelos son más difíciles de escribir
                que los secuenciales, porque la concurrencia introduce nuevos tipos
                de errores de software, siendo las condiciones de carrera los más
                comunes. La comunicación y sincronización entre diferentes
                subtareas son algunos de los mayores obstáculos para obtener un
                buen rendimiento del programa paralelo. La máxima aceleración
                posible de un programa como resultado de la paralelización se
                conoce como la ley de Amdahl.
            </p>
            <br>
            <br>
            <h2>Ley de Amdahl y ley de Gustafson</h2>
            <p>
                Idealmente, la aceleración a partir de la paralelización es lineal,
                doblar el número de elementos de procesamiento debe reducir a la
                mitad el tiempo de ejecución y doblarlo por segunda vez debe
                nuevamente reducir el tiempo a la mitad. Sin embargo, muy pocos
                algoritmos paralelos logran una aceleración óptima. La mayoría
                tienen una aceleración casi lineal para un pequeño número de
                elementos de procesamiento, y pasa a ser constante para un gran
                número de elementos de procesamiento.
            </p>
            <br>
            <p>
                La aceleración potencial de un algoritmo en una plataforma de
                cómputo en paralelo está dada por la ley de Amdahl, formulada
                originalmente por Gene Amdahl en la década de 1960. Esta señala
                que una pequeña porción del programa que no pueda paralelizarse
                va a limitar la aceleración que se logra con la paralelización. Los
                programas que resuelven problemas matemáticos o ingenieriles
                típicamente consisten en varias partes paralelizables y varias no
                paralelizables (secuenciales).
            </p>
            <br>
            <br>
            <p>
                La ley de Gustafson es otra ley en computación que está en estrecha
                relación con la ley de Amdahl. Ambas leyes asumen que el tiempo
                de funcionamiento de la parte secuencial del programa es
                independiente del número de procesadores.
            </p>
            <br>
            <p>
                La ley de Amdahl
                supone que todo el problema es de tamaño fijo, por lo que la
                cantidad total de trabajo que se hará en paralelo también es
                independiente del número de procesadores, mientras que la ley de
                Gustafson supone que la cantidad total de trabajo que se hará en
                paralelo varía linealmente con el número de procesadores.
            </p>
            <br>
            <h2>Dependencias</h2>
            <p>
                Entender la dependencia de datos es fundamental en la
                implementación de algoritmos paralelos. Ningún programa puede
                ejecutar más rápidamente que la cadena más larga de cálculos
                dependientes (conocida como la ruta crítica), ya que los cálculos que
                dependen de cálculos previos en la cadena deben ejecutarse en
                orden. Sin embargo, la mayoría de los algoritmos no consisten sólo
                de una larga cadena de cálculos dependientes; generalmente hay
                oportunidades para ejecutar cálculos independientes en paralelo.
            </p>
            <br>
            <p>
                Sea Pi y Pj dos segmentos del programa. Las condiciones de
                Bernstein describen cuando los dos segmentos son independientes y
                pueden ejecutarse en paralelo. Para Pi, sean Ii todas las variables de entrada y Oi
                las variables de salida, y del mismo modo para Pj. Pi y Pj son independientes si satisfacen.
            </p>
            <br>
            <img src="img/Unidad4/2.jpg">
            <br>
            <p>
                Una violación de la primera condición introduce una dependencia de
                flujo, correspondiente al primer segmento que produce un resultado
                utilizado por el segundo segmento. La segunda condición representa
                una anti-dependencia, cuando el segundo segmento (Pj) produce una
                variable que necesita el primer segmento (Pi). La tercera y última
                condición representa una dependencia de salida: Cuando dos
                segmentos escriben en el mismo lugar, el resultado viene del último
                segmento ejecutado.
            </p>
            <br>
            <h2>Modelos de consistencia</h2>
            <p>
                Los lenguajes de programación en paralelo y computadoras paralelas
                deben tener un modelo de consistencia de datos también conocido
                como un modelo de memoria.
            </p>
            <br>
            <p>
                El modelo de consistencia define reglas para las operaciones en la
                memoria del ordenador y cómo se producen los resultados.
            </p>
            <br>
            <p>
                Uno de los primeros modelos de consistencia fue el modelo de
                consistencia secuencial de Leslie Lamport. La consistencia
                secuencial es la propiedad de un programa en la que su ejecución en
                paralelo produce los mismos resultados que un programa secuencial.
                Específicamente, es un programa secuencial consistente si "... los
                resultados de una ejecución son los mismos que se obtienen si las
                operaciones de todos los procesadores son ejecutadas en un orden
                secuencial, y las operaciones de cada procesador individual aparecen
                en esta secuencia en el orden especificado por el programa".
            </p>
            <br>
            <h2>Taxonomía de Flynn</h2>
            <br>
            <h2>Single Instruction, Single Data (SISD)</h2>
            <p>
                Hay un elemento de procesamiento, que tiene acceso a un único
                programa y a un almacenamiento de datos. En cada paso, el
                elemento de procesamiento carga una instrucción y la información
                correspondiente y ejecuta esta instrucción. El resultado es guardado
                de vuelta en el almacenamiento de datos. Luego SISD es el
                computador secuencial convencional, de acuerdo al modelo de von
                Neumann.
            </p>
            <img src="img/Unidad4/3.jpg">
            <br>
            <h2>Multiple Instruction, Single Data (MISD)</h2>
            <p>
                Hay múltiples elementos de procesamiento, en el que cada cual tiene
                memoria privada del programa, pero se tiene acceso común a una
                memoria global de información. En cada paso, cada elemento de
                procesamiento de obtiene la misma información de la memoria y
                carga una instrucción de la memoria privada del programa. Luego,
                las instrucciones posiblemente diferentes de cada unidad, son
                ejecutadas en paralelo, usando la información (idéntica) recibida
                anteriormente. Este modelo es muy restrictivo y no se ha usado en
                ningún computador de tipo comercial.
            </p>
            <img src="img/Unidad4/4.jpg">
            <br>
            <h2>Single Instruction, Multiple Data (SIMD)</h2>
            <p>
                Hay múltiples elementos de procesamiento, en el que cada cual tiene
                acceso privado a la memoria de información (compartida o
                distribuida). Sin embargo, hay una sola memoria de programa, desde
                la cual una unidad de procesamiento especial obtiene y despacha
                instrucciones. En cada paso, cada unidad de procesamiento obtiene
                la misma instrucción y carga desde su memoria privada un elemento
                de información y ejecuta esta instrucción en dicho elemento.
                Entonces, la instrucción es síncronamente aplicada en paralelo por
                todos los elementos de proceso a diferentes elementos de
                información. Para aplicaciones con un grado significante de
                paralelismo de información, este acercamiento puede ser muy
                eficiente. Ejemplos pueden ser aplicaciones multimedia y algoritmos
                de gráficos de computadora.
            </p>
            <img src="img/Unidad4/5.jpg">
            <br>
            <h2>Multiple Instruction, Multiple Data (MIMD)</h2>
            <p>
                Hay múltiples unidades de procesamiento, en la cual cada una tiene
                tanto instrucciones como información separada. Cada elemento
                ejecuta una instrucción distinta en un elemento de información
                distinto. Los elementos de proceso trabajan asíncronamente. Los
                clusters son ejemplo son ejemplos del modelo MIMD.
            </p>
            <img src="img/Unidad4/6.jpg">
        </div>
    </details>
    <br><br>
    <details id="detalles" style="cursor: pointer;">
        <summary>Tipos de Computacion Paralela</summary>
        <div id="contenido" style="cursor: default;">
            <br>
            <h2>Paralelismo a nivel de bit</h2>
            <p>
                Desde el advenimiento de la integración a gran escala (VLSI) como
                tecnología de fabricación de chips de computadora en la década de
                1970 hasta alrededor de 1986, la aceleración en la arquitectura de
                computadores se lograba en gran medida duplicando el tamaño de la
                palabra en la computadora, la cantidad de información que el
                procesador puede manejar por ciclo.
            </p>
            <br>
            <p>
                El aumento del tamaño de la
                palabra reduce el número de instrucciones que el procesador debe
                ejecutar para realizar una operación en variables cuyos tamaños son
                mayores que la longitud de la palabra.
            </p>
            <br>
            <p>
                Por ejemplo, cuando un
                procesador de 8 bits debe sumar dos enteros de 16 bits, el
                procesador primero debe adicionar los 8 bits de orden inferior de
                cada número entero con la instrucción de adición, a continuación,
                añadir los 8 bits de orden superior utilizando la instrucción de
                adición con acarreo que tiene en cuenta el bit de acarreo de la
                adición de orden inferior, en este caso un procesador de 8 bits
                requiere dos instrucciones para completar una sola operación, en
                donde un procesador de 16 bits necesita una sola instrucción para
                poder completarla.
            </p>
            <img src="img/Unidad4/7.jpg">
            <br>
            <br>
            <h2>Paralelismo a nivel de instrucción</h2>
            <p>
                Los procesadores modernos tienen ''pipeline'' de instrucciones de
                varias etapas. Cada etapa en el pipeline corresponde a una acción
                diferente que el procesador realiza en la instrucción correspondiente
                a la etapa; un procesador con un pipeline de N etapas puede tener
                hasta n instrucciones diferentes en diferentes etapas de finalización.
            </p>
            <p>
                El ejemplo canónico de un procesador segmentado es un procesador
                RISC, con cinco etapas: pedir instrucción, decodificar, ejecutar,
                acceso a la memoria y escritura. El procesador Pentium 4 tenía un
                pipeline de 35 etapas.
            </p>
            <img src="img/Unidad4/8.jpg">
            <p>
                Además del paralelismo a nivel de instrucción del pipelining,
                algunos procesadores pueden ejecutar más de una instrucción a la
                vez.
            </p>
            <p>
                Estos son conocidos como procesadores superescalares. Las
                instrucciones pueden agruparse juntas sólo si no hay dependencia de
                datos entre ellas. El scoreboarding y el algoritmo de Tomasulo —
                que es similar a scoreboarding pero hace uso del renombre de
                registros— son dos de las técnicas más comunes para implementar
                la ejecución fuera de orden y la paralelización a nivel de instrucción.
            </p>
            <br>
            <h2>Paralelismo de datos</h2>
            <p>
                El paralelismo de datos es el paralelismo inherente en programas
                con ciclos, que se centra en la distribución de los datos entre los
                diferentes nodos computacionales que deben tratarse en paralelo.
            </p>
            <br>
            <p>
                "La paralelización de ciclos conduce a menudo a secuencias
                similares de operaciones —no necesariamente idénticas— o
                funciones que se realizan en los elementos de una gran estructura de
                datos". Muchas de las aplicaciones científicas y de ingeniería
                muestran paralelismo de datos.
            </p>
            <br>
            <p>
                Una dependencia de terminación de ciclo es la dependencia de una
                iteración de un ciclo en la salida de una o más iteraciones anteriores.
                Las dependencias de terminación de ciclo evitan la paralelización de
                ciclos.
            </p>
            <img src="img/Unidad4/9.jpg">
            <br>
            <h2>Paralelismo de tareas</h2>
            <p>
                Paralelismo de tareas es un paradigma de la programación
                concurrente que consiste en asignar distintas tareas a cada uno de los
                procesadores de un sistema de cómputo. En consecuencia, cada
                procesador efectuará su propia secuencia de operaciones.
            </p>
            <br>
            <p>
                En su modo más general, el paralelismo de tareas se representa
                mediante un grafo de tareas, el cual es subdividido en subgrafos que
                son luego asignados a diferentes procesadores. De la forma como se
                corte el grafo, depende la eficiencia de paralelismo resultante. La
                partición y asignación óptima de un grafo de tareas para ejecución
                concurrente es un problema NP-completo, por lo cual en la práctica
                se dispone de métodos heurísticos aproximados para lograr una
                asignación cercana a la óptima.
            </p>
            <br>
            <p>
                Sin embargo, existen ejemplos de paralelismo de tareas restringido
                que son de interés en programación concurrente. Tal es el caso del
                paralelismo encauzado, en el cual el grafo tiene forma de cadena,
                donde cada nodo recibe datos del nodo previo y sus resultados son
                enviados al nodo siguiente. El carácter simplificado de este modelo
                permite obtener paralelismo de eficiencia óptima.
            </p>
            <img src="img/Unidad4/10.jpg">
            <br>
            <h2>Clasificación</h2>
            <p>
                Las computadoras paralelas se pueden clasificar de acuerdo con el
                nivel en el que el hardware soporta paralelismo.
            </p>
            <br>
            <p>
            <ul id="lista">
                <li>Computación multinúcleo: un procesador multinúcleo es un
                    procesador que incluye múltiples unidades de ejecución
                    (núcleos) en el mismo chip. Un procesador multinúcleo puede
                    ejecutar múltiples instrucciones por ciclo de secuencias de
                    instrucciones múltiples.</li>
                <li>Multiprocesamiento simétrico: un multiprocesador simétrico
                    (SMP) es un sistema computacional con múltiples
                    procesadores idénticos que comparten memoria y se conectan
                    a través de un bus. La contención del bus previene el escalado
                    de esta arquitectura.</li>
                <li>Computación en clúster: un clúster es un grupo de
                    ordenadores débilmente acoplados que trabajan en estrecha
                    colaboración, de modo que en algunos aspectos pueden
                    considerarse como un solo equipo.</li>
                <li>Procesamiento paralelo masivo: tienden a ser más grandes
                    que los clústeres, con «mucho más» de 100 procesadores. En
                    un MPP, cada CPU tiene su propia memoria y una copia del
                    sistema operativo y la aplicación.</li>
                <li>Computación distribuida: la computación distribuida es la
                    forma más distribuida de la computación paralela. Se hace uso
                    de ordenadores que se comunican a través de la Internet para
                    trabajar en un problema dado.</li>
                <li>Computadoras paralelas especializadas: dentro de la
                    computación paralela, existen dispositivos paralelos
                    especializados que generan interés. Aunque no son específicos
                    para un dominio, tienden a ser aplicables sólo a unas pocas
                    clases de problemas paralelos.</li>
                <li>Cómputo reconfigurable con arreglos de compuertas
                    programables: el cómputo reconfigurable es el uso de un
                    arreglo de compuertas programables (FPGA) como
                    coprocesador de un ordenador de propósito general.</li>
                <li>Cómputo de propósito general en unidades de
                    procesamiento gráfico (GPGPU): es una tendencia
                    relativamente reciente en la investigación de ingeniería
                    informática. Los GPUs son co-procesadores que han sido
                    fuertemente optimizados para procesamiento de gráficos por
                    computadora.</li>
                <li>Circuitos integrados de aplicación específica: debido a que
                    un ASIC (por definición) es específico para una aplicación
                    dada, puede ser completamente optimizado para esa
                    aplicación. Como resultado, para una aplicación dada, un
                    ASIC tiende a superar a un ordenador de propósito general.</li>
                <li>Procesadores vectoriales: pueden ejecutar la misma
                    instrucción en grandes conjuntos de datos. Tienen operaciones
                    de alto nivel que trabajan sobre arreglos lineales de números o
                    vectores.</li>
            </ul>
            </p>
        </div>
    </details>
    <br><br>
    <details id="detalles" style="cursor: pointer;">
        <summary>Sistemas de memoria compartida (multiprocesadores)</summary>
        <div id="contenido" style="cursor: default;">
            <br>
            <h2>Sistemas de memoria compartida (multiprocesadores)</h2>
            <p>
            <ul id="lista">
                <li>Todos los procesadores acceden a una memoria común.</li>
                <li>La comunicación entre procesadores se hace a través de la
                    memoria.</li>
                <li>Se necesitan primitivas de sincronismo para asegurar el
                    intercambio de datos.</li>
            </ul>
            </p>
            <img src="img/Unidad4/11.jpg">
            <br>
            <h2>Estructura de los multiprocesadores de memoria compartida</h2>
            <p>
                La mayoría de los multiprocesadores comerciales son del tipo UMA
                (Uniform Memory Access): todos los procesadores tienen igual
                tiempo de acceso a la memoria compartida.
            </p>
            <br>
            <p>
                En la arquitectura UMA
                los procesadores se conectan a la memoria a través de un bus, una
                red multietapa o un conmutador de barras cruzadas (red multietapa o
                un conmutador de barras cruzadas (crossbar crossbar) y disponen de
                su propia ) y disponen de su propia memoria caché.
            </p>
            <br>
            <p>
                Los
                procesadores tipo NUMA (Non Uniform Memory Access) presentan
                tiempos de acceso a la memoria compartida que dependen de la
                ubicación del elemento de proceso y la memoria.
            </p>
            <img src="img/Unidad4/12.jpg">
            <br>
            <h2>Redes de interconexión dinámica (indirecta).</h2>
            <br>
            <h2>Medio compartido</h2>
            <h2>Conexión por bus compartido</h2>
            <p>
                Es la organización más común en los computadores personales y
                servidores.
            </p>
            <p>
                El bus consta de líneas de dirección, datos y control para
                implementar:
            </p>
            <br>
            <ul id="lista">
                <li>El protocolo de transferencias de datos con la memoria.</li>
                <li>El arbitraje del acceso al bus cuando más de un procesador
                    compite por utilizarlo.</li>
            </ul>
            <br>
            <p>Los procesadores utilizan cachés locales para:</p>
            <br>
            <ul id="lista">
                <li>Reducir el tiempo medio de acceso a memoria, como en un
                    monoprocesador.</li>
                <li>Disminuir la utilización del bus compartido.</li>
            </ul>
            <img src="img/Unidad4/13.jpg">
            <br>
            <h2>Protocolos de transferencia de ciclo partido</h2>
            <p>
                La operación de lectura se divide en dos transacciones no continuas
                de acceso al bus. La primera es de petición de lectura que realiza el
                máster (procesador) sobre el slave (memoria).
            </p>
            <p>
                Una vez realizada la
                petición el máster abandona el bus. Cuando el slave dispone del dato
                leído, inicia un ciclo de bus actuando como máster para enviar el
                dato al antiguo máster, que ahora actúa como slave.
            </p>
            <img src="img/Unidad4/14.jpg">
            <br>
            <h2>Protocolo de arbitraje distribuido</h2>
            <p>
                La responsabilidad del arbitraje se distribuye por los diferentes
                procesadores conectados al bus.
            </p>
            <img src="img/Unidad4/15.jpg">
            <br>
            <p>Arbitro-i concede el bus al procesador Pi activando Gi si:</p>
            <br>
            <ol id="lista">
                <li>Pi ha activado su línea de petición de bus Ri.</li>
                <li>La línea de ocupación está desactivada.</li>
                <li>La línea de entrada de prioridad pi-1 está activada.</li>
            </ol>
            <br>
            <p>El árbitro i activa su línea de prioridad pi si:</p>
            <ol id="lista">
                <li>Pi no ha activado su línea de petición Ri.</li>
                <li>La línea de prioridad pi-1 está activa.</li>
                <li>Finaliza una operación de acceso al bus.</li>
            </ol>
            <br>
            <br>
            <h2>Conmutadas</h2>
            <h2>Conexión por conmutadores crossbar</h2>
            <p>
                Cada procesador (Pi) y cada módulo de memoria (Mi) tienen su
                propio bus. Existe un conmutador (S) en los puntos de intersección
                que permite conectar un bus de memoria con un bus de procesador.
            </p>
            <p>
                Para evitar conflictos cuando más de un procesador pretende acceder
                al mismo módulo de memoria se establece un orden de prioridad. Se
                trata de una red sin bloqueo con una conectividad completa pero de
                alta complejidad.
            </p>
            <img src="img/Unidad4/16.jpg">
            <br>
            <h2>Conexión por red multietapa</h2>
            <ul id="lista">
                <li>Representan una alternativa intermedia de conexión entre el
                    bus y el crossbar.</li>
                <li>Es de menor complejidad que el crossbar pero mayor que el
                    bus simple.</li>
                <li>La conectividad es mayor que la del bus simple pero menor
                    que la del crossbar.</li>
                <li>Se compone de varias etapas alternativas de conmutadores
                    simples y redes de interconexión.</li>
            </ul>
            <img src="img/Unidad4/17.jpg">
        </div>
    </details>
    <br><br>
    <details id="detalles" style="cursor: pointer;">
        <summary>Sistemas de memoria distribuida (multicomputadores)</summary>
        <div id="contenido" style="cursor: default;">
            <br>
            <h2>Sistemas de memoria distribuida (multicomputadores)</h2>
            <p>
                Cada procesador tiene su propia memoria y la comunicación se
                realiza por intercambio explícito de mensajes a través de una red.
            </p>
            <img src="img/Unidad4/18.jpg">
            <br>
            <p>Ventajas</p>
            <br>
            <ul id="lista">
                <li>El número de nodos puede ir desde algunas decenas hasta
                    varios miles (o más).</li>
                <li>La arquitectura de paso de mensajes tiene ventajas sobre la de
                    memoria compartida cuando el número de procesadores es
                    grande.</li>
                <li>El número de canales físicos entre nodos suele oscilar entre
                    cuatro y ocho.</li>
                <li>Esta arquitectura es directamente escalable y presenta un bajo
                    coste para sistemas grandes.</li>
                <li>Un problema se especifica como un conjunto de procesos que
                    se comunican entre sí y que se hacen corresponder sobre la
                    estructura física de procesadores.</li>
            </ul>
            <p>Desventajas</p>
            <ul id="lista">
                <li>Se necesitan técnicas de sincronización para acceder a las
                    variables compartidas.</li>
                <li>La contención en la memoria puede reducir significativamente
                    la velocidad.</li>
                <li>No son fácilmente escalables a un gran número de
                    procesadores.</li>
            </ul>
            <br>
            <h2>Redes de interconexión estáticas</h2>
            <p>
                Los multicomputadores utilizan redes estáticas con enlaces directos
                entre nodos. Cuando un nodo recibe un mensaje lo procesa si viene
                dirigido a dicho nodo.
            </p>
            <p>
                Si el mensaje no va dirigido al nodo receptor
                lo reenvía a otro por alguno de sus enlaces de salida siguiendo un
                protocolo de encaminamiento.
            </p>
            <img src="img/Unidad4/19.jpg">
            <br>
            <h2>Propiedades más significativas</h2>
            <ul id="lista">
                <li>Topología de la red: determina el patrón de interconexión
                    entre nodos.</li>
                <li>Diámetro de la red: distancia máxima de los caminos más
                    cortos entre dos nodos de la red.</li>
                <li>Latencia: retardo de tiempo en el peor caso para un mensaje
                    transferido a través de la red.</li>
                <li>Ancho de banda: Transferencia máxima de datos en
                    Mbytes/segundo.</li>
                <li>Escalabilidad: posibilidad de expansión modular de la red.</li>
                <li>Grado de un nodo: número de enlaces o canales que inciden
                    en el nodo.</li>
                <li>Algoritmo de encaminamiento: determina el camino que
                    debe seguir un mensaje desde el nodo emisor al nodo receptor.</li>
            </ul>
            <br>
            <h2>Casos para estudio</h2>
            <p>
                Por numerosos motivos, el procesamiento distribuido se ha
                convertido en un área de gran importancia e interés dentro de la
                ciencia de la computación, produciendo profundas transformaciones
                en las líneas de investigación y desarrollo.
            </p>
            <br>
            <p>
                Interesa realizar investigación en la especificación, transformación,
                optimización y evaluación de algoritmos distribuidos y paralelos.
            </p>
            <p>
                Esto incluye el diseño y desarrollo de sistemas paralelos, la
                transformación de algoritmos secuenciales en paralelos, y las
                métricas de evaluación de performance sobre distintas plataformas
                de soporte (hardware y software). Más allá de las mejoras constantes
                en las arquitecturas físicas de soporte, uno de los mayores desafíos
                se centra en cómo aprovechar al máximo la potencia de las mismas.
            </p>
            <br>
            <h2>Líneas de investigación y desarrollo</h2>
            <ul id="lista">
                <li>Paralelización de algoritmos secuenciales. Diseño y
                    optimización de algoritmos.</li>
                <li>Arquitecturas multicore y multithreading en multicore.</li>
                <li>Modelos de representación y predicción de performance de
                    algoritmos paralelos.</li>
                <li>Mapping y scheduling de aplicaciones paralelas sobre distintas
                    arquitecturas multiprocesador.</li>
                <li>Métricas del paralelismo. Speedup, eficiencia, rendimiento,
                    granularidad, superlinealidad.</li>
                <li>Balance de carga estático y dinámico. Técnicas de balanceo de
                    carga.</li>
                <li>Análisis de los problemas de migración y asignación óptima de
                    procesos y datos a procesadores.</li>
                <li>Patrones de diseño de algoritmos paralelos.</li>
                <li>Escalabilidad de algoritmos paralelos en arquitecturas
                    multiprocesador distribuidas.</li>
                <li>Implementación de soluciones sobre diferentes modelos de
                    arquitectura homogéneas y heterogéneas.</li>
                <li>Laboratorios remotos para el acceso transparente a recursos de
                    cómputo paralelo.</li>
            </ul>
            <br>
            <h2>Algunas Implementaciones con procesamiento paralelo</h2>
            <br>
            <br>
            <h2>NVIDIA</h2>
            <br>
            <p>Capa física (physical layer):</p>
            <ul id="lista">
                <li>GPU PhysX.</li>
                <li>CPU PhysX.</li>
            </ul>
            <br>
            <p>Capa de gráficos (graphics layer):</p>
            <br>
            <ul id="lista">
                <li>GPU DirectX Windows.</li>
            </ul>
            <br>
            <h2>Intel</h2>
            <br>
            <p>Capa física (physical layer):</p>
            <ul id="lista">
                <li>No GPU PhysX.</li>
                <li>CPU Havok.</li>
            </ul>
            <br>
            <p>Capa de gráficos (graphics layer):</p>
            <br>
            <ul id="lista">
                <li>GPU DirectX Windows.</li>
            </ul>
            <br>
            <h2>AMD</h2>
            <br>
            <p>Capa física (physical layer):</p>
            <ul id="lista">
                <li>No GPU PhysX.</li>
                <li>CPU Havok.</li>
            </ul>
            <br>
            <p>Capa de gráficos (graphics layer):</p>
            <br>
            <ul id="lista">
                <li>GPU DirectX Windows.</li>
            </ul>
            <br>
        </div>
    </details>


    <br><br><br>
    <div id="pie">
        <div>
            <h5><br><img src="img/tec.png"><a id="tec" href="https://saltillo.tecnm.mx" target="_blank"
                    rel="noopener noreferrer">Instituto
                    tecnológico de Saltillo</a></h5>
        </div>
        <div>
            <h5 style="margin: 3% 0;"><img src="img/instagram.png"><a
                    href="https://instagram.com/el_r1chy?igshid=YmMyMTA2M2Y=" target="_blank"
                    rel="noopener noreferrer">Instagram</a></h5>
            <h5 style="margin: -1% 0;"><img src="img/facebook.jpg"><a
                    href="https://www.facebook.com/ricardo.soriaalarcon" target="_blank"
                    rel="noopener noreferrer">Facebook</a></h5>
        </div>
    </div>

</body>

</html>