provide not only satisfactory UEP capabilities but 
also remarkable throughputs. 
 
 I
中文摘要 
 
隨著個人化通訊需求的蓬勃發展，強化無線接取技術已成為新一代無線通訊系統所
須考量的重要課題。本三年期計畫之主要目標即是以低密度位元檢測碼為主體，擷取其
非均等錯誤保護的優點，以設計出適合用於高速無線多媒體傳輸之高效能通道編碼系
統。在第一年的計畫成果，我們已針對低密度位元檢測碼的非均等錯誤保護特性作了詳
盡的探討，並提出三種能夠判定保護能力的衡量準則。第二年的計畫執行期間，我們則
利用了先前所得之參數，提出一類具非均等錯誤保護特性的低密度位元查核矩陣構造方
法。並且，我們分別推導在二位元抹失通道與可加性白色高斯雜訊通道下，該構造方法
的錯誤率表現形式。透過模擬的相互驗證，相關數據也一致顯示我們所提出的構造方法
確實能有效的使低密度位元檢測碼具備優異的非均等錯誤保護能力。至於第三年的研究
成果，我們首先針對提出的低密度位元檢測碼設計了一快速編碼法，並同時發展一個適
用於硬體實現的變型解碼演算法。搭配適當的處理架構實現編碼、解碼硬體設計，本計
畫最後所得之結果符合預期，而其亦將對理論研究者與系統工程師提供相當的助益，並
推廣具非均等錯誤保護的低密度位元檢測編碼於前瞻通訊系統使用。 
 
 
關鍵字：無線多媒體傳輸、低密度位元檢測碼、非均等錯誤保護。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 1
章節目錄 
 
第一章：前言................................................................................................................4 
第二章：低密度位元檢測碼的非均等錯誤保護特性之評判準則............................6 
2.1 低密度位元檢測碼之回顧........................................................................6 
2.2 三種非均等錯誤保護能力的衡量............................................................8 
2.2.1 基於輸出分離向量........................................................................8 
2.2.2 基於機率密度演進法則................................................................9 
2.2.3 基於互消訊量..............................................................................10 
2.3 模擬與驗證..............................................................................................11 
第三章：具非均等錯誤保護的低密度位元檢測碼之構造......................................14 
3.1 基於重疊查核矩陣之非均等錯誤低密度位元檢測碼設計..................14 
3.2 提出的非均等錯誤低密度位元檢測碼構造與其分析..........................16 
3.3 模擬結果與討論......................................................................................23 
第四章：低複雜度編碼法及改良型解碼演算法之研究..........................................27 
4.1 編碼器設計探討......................................................................................27 
4.2 適於硬體實現的改良解碼演算法..........................................................29 
第五章：硬體實現......................................................................................................34 
第六章：總結..............................................................................................................49 
參考文獻......................................................................................................................50 
 
 
 
 
 
 
 
 
 3
圖二十四：針對準循環低密度檢測碼的混和平行與序列架構解碼簡圖，其中 R 
Memory 表示存放L(rj;i)的記憶體，而 R-Sum Memory 為存放L(Qi)的記憶體。
......................................................................................................................................36 
圖二十五：針對準循環低密度檢測碼的混和平行與序列架構解碼簡圖[23].......36 
圖二十六：和積演算法之檢測節點運算單元電路示意圖，此運算單原內的元件主
要為加法器與減法器。..............................................................................................37 
圖二十七：符號運算區塊電路，此區塊主要元件是 XOR。 ................................38 
圖二十八(a) 2 對 1 比小器              圖二十八(b) 2 對 2 大小器 .............38 
圖二十九：7 對 3 大小器...........................................................................................39 
圖三十：改良式解碼演算法之檢測節點運算單元電路示意圖..............................40 
圖三十一：和積演算法的位元點運算單元電路示意圖..........................................41 
圖三十二：改良式解碼演算法的位元點運算單元電路示意圖..............................41 
圖三十三：Ã(x)的量化表示圖..................................................................................42 
圖三十四：Ã¡1(x)的量化表示圖 ..............................................................................43 
圖三十五：不同量化位元於可加性高斯白雜訊通道之錯誤率，其中 a-b 表示整數
部份用 a 個位元表示，小數部份則用 b 個位元表示。..........................................43 
圖三十六：固定整數部份所需位元，對不同的小數部份所需位元之錯誤率......44 
圖三十七：固定小數部份所需位元，對不同的整數部份所需位元之錯誤率......45 
圖三十八：WiMAX(576, 288)的低密度位元檢測碼在不同演算法以及定點數和浮
點數下之錯誤率..........................................................................................................46 
圖三十九：WiMAX(2304, 1152)的低密度位元檢測碼在不同演算法以及定點數和
浮點數下之錯誤率......................................................................................................47 
圖四十：長度 5280，碼率 0.5，具備兩層錯誤保護能力的低密度位元檢測碼於硬
體編解碼器上對應不同解碼演算法，以及定點數和浮點數之模擬。..................48 
圖四十一：長度 7920，碼率 0.5，具備兩層錯誤保護能力的低密度位元檢測碼於
硬體編解碼器上對應不同解碼演算法，以及定點數和浮點數之模擬。..............48 
 
 
 
 
 
 5
能。相較於另一類可達謝農極限之渦輪碼 (Turbo Codes)，低密度位元檢測碼由
於具備下列優點： 
（一） 低密度位元檢測碼不需搭配長度極長之交織器 (Interleaver)，其效能即可
趨近謝農極限。因此可避免因採用交織器所衍生之解碼延遲與相關硬體需
求； 
（二） 低密度檢測區塊碼有較佳的區塊錯誤效能 (Block Error Performance)，因
此在多層網路通訊系統中可提供網路層較佳之通訊品質； 
（三） 低密度檢測區塊碼在位元錯誤率 (Bit Error Rate) 較低之區域方才顯現錯
誤遲滯 (Error Floor) 之現象，因此可適用於位元錯誤率需求極低之系統
（例如:光碟儲存系統）； 
（四） 低密度檢測區塊碼之解碼不需於其格狀結構進行，因此可大幅減低解碼複
雜度。此外，其位元檢測矩陣之低密度特性亦提供可平行處理、低複雜度
解碼之可行性； 
因而逐漸取代渦輪碼而被許多新一代通訊系統，例如：IEEE 802.11n、IEEE 
802.16e、IMT-Advanced、DVB、3GPP-LTE 等，擬定為標準的通道編碼方式。 
於本三年期的計畫，我們即是以低密度位元檢測碼為主體，擷取其非均等錯
誤保護的優點，設計出適合於高速無線多媒體傳輸之高效能通道編碼系統。在第
一年的計畫執行期間，我們首先將低密度位元檢測碼的非均等錯誤保護特性，從
理論的角度作了一系列的詳盡探討，並提出能夠判定低密度位元檢測碼之非均等
錯誤保護能力的衡量準則。而後，以所提之衡量準則為依據，於第二年的計畫執
行期間，我們也設計了一類能提供優異非均等錯誤保護效能的查核矩陣構造方
法，並探究了傳統線性區塊碼的非均等錯誤保護構造應用於低密度位元檢測碼之
可行性。最後，根據第二年所得的碼構造，於第三年的計畫執行期間，我們亦推
導了在該形式下的快速編碼機制，以及適合用於硬體實作的改良式解碼演算法，
並將所得之結果經由硬體實現，完成本計畫「應用具跨層設計特色之新式低密度
位元檢測碼於無線多媒體網路通訊之研究-理論建構與硬體實現」之研究。 
 
 
 
 
 
 
 
 
 
 
 7
 
圖二： 線性區塊碼之田那圖表示法 
田那圖上的和積演算法，每一次疊代過程，變數節點均會傳送一非固有訊息 
(Extrinsic Information) 給它所連結的每一個檢測節點；相對的，每一檢測節點也
會傳送一非固有訊息給它所連結的每一個變數節點。對於每一碼字之位元，可以
在給定所有接收信號及所有檢測位元總和都滿足的情況下，計算對應位元的事後
機率。為了要以疊代解碼在可信賴的傳輸情況下針對一低密度位元檢測碼進行解
碼，確保其田那圖形不包含長度較短的循環路徑是非常重要的，長度短的循環路
徑會限制疊代解碼之表現，進而無法收歛至最大似然解碼之解碼結果。 
考慮一個二位元通訊系統模型為 ，其中 且 為平
均值 、變異數 的可加性高斯白雜訊。針對田那圖上的解碼流程，我們將位元
節點和檢測節點之傳遞訊息定義如下。令 表示從位元節點 傳送到檢測節
點 的訊息，其意義為給定接收訊號 及除了 之外的所有檢測節點傳送到位元
節點 的所有非固有訊息， 的機率；並且令 表示從檢測節點 傳送到
位元節點 的訊息，其意義為給定 及除了 外所有連接到 之位元提供給
之訊息，檢測位元 被滿足的機率。根據上述定義，以計算對數似然比
(Log-Likelihood Ratio, LLR) 為基準之和積演算法可分成下列幾個步驟[6]： 
 
(1) 初始化：對於使得位元 包含於檢測節點 的所有 及 ，設定 
。 
(2) 檢測節點 → 位元節點： 
 
其中 表示除了 之外，所有和 連接的位元節點位置。 
(3) 位元節點 → 檢測節點： 
 
其中 表示除了 之外，所有和 連接的查核節點位置。 
(4) 針對每一個編碼位元，計算其事後機率對數似然比 
 
其中 表示所有和 連接的查核節點位置。 
 9
之權重至少要大於 。因此，若不同的編碼位元具有相異的輸出分離值，則
該錯誤更正碼之編碼位元就具備非均等錯誤保護的能力。然而，當碼字過長時，
直接計算輸出分離向量的運算量將會大幅提高。因此，我們提出以多數決解碼 
(Majority Decoding) 演算法的概念來取得此分離向量的下限 (Lower Bound)藉以
簡化計算複雜度。例如，對於 為一具有相同查核節點級數之非規律性低密度位
元檢測碼，假設其編碼位元 被 個查核方程式所檢查，亦即， 共有 個查核總
和與之正交，則任何有 或更少錯誤的錯誤樣式都可以被更正。這表示該位置
之最小輸出分離距離至少為 。因此若令 代表 中每
個編碼位元的連接查核方程式個數，則輸出分離向量可估計成如下列較易計算之
形式： 
 
其中 為分量形式 (component-wise) 的不等式。 
2.2.2 基於機率密度演進法則 (Density Evolution)： 
給定一全零傳送碼字 送入可加性高斯白雜訊通道，而接收端欲藉由查
核矩陣 對編碼位元 作解碼。假設在 所對應的田那圖不存在循環路徑，且
、 、 及 均近似為高斯隨機變數的前提下[13]， 的錯誤機
率會和 在第 次疊代的機率密度函數之平均值 有關，例如： 
 
其中 。不失一般性，我們假設變數節點 所連接的級數為 。利
用機率密度演進法則， 可改寫為 
 
其中 為接收訊號對數似然比 之平均值， 為第 次疊代時，由位
元節點送給查核節點的訊息平均值， 為第 次疊代時，由查核節點送
給位元節點的訊息平均值， 為定義如下之單調遞減函數： 
 
 
 11
。 
透過互消息量增加能使錯誤率降低的隱含關係， 所連結的級數必須提高，並且
所連結之查核節點級數須盡可能的小。因此，若我們欲從互消息量的角度出發
設計一具備非均等錯誤保護能力之低密度位元檢測碼，則對於保護能力較佳的編
碼位元群，其編碼位元的互消息量平均值必須要求高於所有編碼位元的平均值，
且所有編碼位元的互消息量平均值也要能盡可能的提高，以降低整體錯誤率。 
2.3 模擬與驗證 
藉由基本的理論分析結果，我們得知對於非規律性低密度位元檢測碼本身，
其編碼位元即具有非均等錯誤保護的效果。因此，在首年度計畫的執行，我們首
先選擇一效能良好之非規律性碼 來驗證上節所討論的相關衡量準則。其中，碼
所選擇的相關參數如下：碼率 、碼長 ，且具下列級數分布： 
、 。 
藉由觀察上列的節點級數分布可發現，變數節點的級數很相近，但是查核節點的
級數差異是比較大的，所以我們可以推論這個碼依據查核節點的級數分配，會形
成兩群不一樣保護能力的變數節點。藉由模擬在 中不同保護群之編碼位元平均
機率密度函數與編碼位元的互消息量變化，如圖四及圖五，我們的確驗證了低密
度位元檢測碼 是具有非均等錯誤保護能力的。並且從圖六也同樣觀察到兩群具
有不同錯誤率表現的變數節點，而其中消息位元的平均錯誤率約略是 。此
時，若要進一步針對整體錯誤率做降低，則我們可使用機率密度演進法則配合最
佳化演算法來對級數分布做調整即可。 
同樣的，在給定兩個性能良好的低密度位元檢測碼 及 之下，我們可以使
用基於線性區塊碼的 -construction 來構造一具備非均等錯誤保護能力之
非規律性低密度位元檢測碼。例如，我們挑選兩個碼率為 的碼 及 ，碼長均
為 ，但其查核矩陣 與 分別具有下列的級數分布 、
， 、 。接著我們利用查核矩陣 與 按照
-construction 構造一新的低密度位元檢測碼 ，其碼率為 ，長度為
，且具有級數分布 、 。藉由觀
察碼 中各種不同衡量參數的模擬，如圖七至圖九，結果不僅顯示此方法確實能
有效的提供非均等錯誤保護的能力，而且在設計上也能提供很高的彈性。 
 13
 
圖七：碼 中不同級數的編碼位元之平均機率密度函數演化， dB 
 
圖八：碼 中兩類不同保護程度的編碼位元之互消息量變化圖， dB 
 
圖九：碼 中不同編碼位元的錯誤率， dB 
 15
透過適當的拓展，此構造方法可一般化成如下形式： 
 
然而，此種構造的錯誤更正碼雖能大量的提供不同層次的錯誤保護能力，但其碼
率卻會隨之大幅降低。當碼率過低時，使用此方法所獲得的最小漢明距離不太能
夠超越根據該碼率直接設計的錯誤更正碼，因此會導致平均錯誤率過高。為避免
上述碼率過低的問題，在文獻[16]中，一種基於代數結構所產生的查核矩陣亦被
提出來，其矩陣形式為 
 
其中 必須適當的選取，使得 滿足低密度的特性。 
另一方面，具備非均等錯誤保護能力的錯誤更正碼也能從疊加碼字的概念而
得。因此如 -construction，其生成矩陣與查核矩陣分別為 
 
則提供了兩層的錯誤保護。與前面的兩種方式相比，此種構造方式除了有比較好
的碼率之外，對於錯誤更正碼本身的最小的漢明距離也有一定的提升作用。同樣
地，此種方法能延伸至具備 層的錯誤保護能力， 。例如下列具四層保護
的查核矩陣形式： 
 17
其 中 我 們 用 表 示 與 之 間 的 連 接 方 式 ， 以 及
在此的選擇要求為規律性低密度位元檢測碼矩陣，而且 的
周長必須至少大於 。不失一般性，我們僅以 來說明如何建構 。考慮一如
下的查核矩陣 
 
其中 與 分別表示維度為 與 的規律性低密度查核矩陣，並且具
備(變數節點級數, 檢測節點級數)= 與 ，而 為維度 之矩
陣，其節點級數為 。接著，我們依據下列三個準則來選擇這三個矩陣： 
Criterion1: 所對應的最小漢明距離必須大於等於 所對應的最小漢明距
離。 
Criterion2: 、 與 分別為規律性低密度查核矩陣，且 ，
。 
Criterion3: 、 與 所構成之周長至少大於 。 
明顯地，根據之前的討論，若和積演算法要能逼近最大似然解碼，則 Criterion3
必須要被滿足。因此當和積演算法的解碼效能能顯現出最大似然解碼的效果時，
則透過 Criterion1 的限制，碼字對應到較大的最小漢明距離將會具有較好的容錯
能力。然而，若和積演算法的解碼效能並無法體現最大似然解碼的效能，則透過
Criterion2 所衍伸的圖形結構限制，我們也能在這種狀況下使得碼字具備有非均
等錯誤保護的效果。為了詳細了解此種查核矩陣結構下 Criterion2 所造成的影
響，我們按照以下的編排順序來做討論。首先，我們會先分析 的解碼訊息傳遞
結構；接著再分析經由無記憶性 (Memoryless) 二位元抹失通道 (Binary Erasure 
Channel, BEC) 傳送下的效能，最後再擴展到可加性高斯白雜訊通道 (AWGN 
Channel) 作探討。 
令對應於 的碼字中 個高保護位元所形成的集合為 ，而其它 個低保護
位元所形成的集合為 ，則對於 的變數節點的結構，我們有下列的兩個觀察。 
觀察一：若  (或 )，則以變數節點 為根 (Root) 展開 次迭代
的計算樹 (Computation Tree, [17]) 圖形會和以變數節點 為根展開 次迭代計算
樹具有相同的結構。例如 ，任何一變數節點 都會具有如下形式的計算
樹： 
 19
 
圖十二：二位元抹失通道模型 
令 、 與 分別對應到觀察二中的三種情形，其表示變數節點在第 次
迭代時所送出的訊息為抹失的機率，則 、 與 可利用觀察一表示為
如下形式： 
 
其中 ， ，且 。透過數學歸納
法，令 滿足，則當  
 
接著利用 
 
可得 
 
 21
若 一開始在接收端被抹失，則 在第 次迭代後可被恢復的機率可計算為 
 
藉由 Criterion2，當 ， ；而當 ，因為 
 
以及 
 
所以 ， 。其表示 的變數節點確實會比 的變
數節點擁有較低的錯誤率，等效的驗證了我們所提出的構造方式確實具備非均等
錯誤保護。 
 延伸上述的討論至可加性高斯白雜訊通道，我們首先針對田納圖中所傳送的
訊息採用高斯近似。令 、 與 分別對應到觀察二中的三種情
形，定義為變數節點在第 次迭代時所送出的訊息之平均值。利用觀察一的計算
圖形式，我們可分別計算如下： 
 
其中 ， 
且 。 
透過數學歸納法，假設 成立，則當  
 23
 
經由類似二位元抹失通道的分析方式，我們可推得 
， ， 
因此証明我們所提出的構造低密度位元檢測碼確實也能在可加性高斯白雜訊通
道下提供非均等錯誤保護的機制。 
3.3 模擬結果與討論 
在本小節中，我們首先使用了先前所提出的方法構造一碼長為 ，碼率
，且具兩層錯誤保護的低密度位元檢測碼，其查核矩陣為如下形式： 
 
其中， 為一碼長 ，碼率 ，使用 Margulis's Cayley 圖所構造之
規律性低密度位元查核矩陣 [18]，其周長大於 ，而其利用和積演
算法解碼的錯誤率效能則如圖十五所示； 是由兩個 的單位矩陣作
行調換而得，因此 為一規律性低密度位元查核矩陣， 。此外，
依據先前所提出的三個準則， 的選擇必須使得 的周長大於 。 
首先，圖十六顯示了此具備兩層錯誤保護的低密度位元檢測碼在二位元抹失
通道下的錯誤率模擬結果。由結果可發現，當 ，此兩層的錯誤率可接近
百倍的差距，而高保護的錯誤率，也可低至 以下，並且仍然在快速的降低。
而若將此碼透過可加性高斯白雜訊通道作傳送，我們也發現了在相同錯誤率下，
高保護與低保護的訊號雜訊比會有 dB 左右的差距，如圖十七所示。此外，若
和碼率 、碼長為 的隨機構造碼相比[18]，在錯誤率為 時，我們的構造
方式之高保護位元會有 dB 的改善，但低保護位元有 dB 的損失。而若和碼
率 、碼長為 ，具結構性的歐式幾何碼[19]相比，在錯誤率 ，我們的構
造方法之高保護位元也會有約 dB 的改善。 
 25
 
圖十七：具兩層保護之低密度位元檢測碼在可加性高斯白雜訊通道下傳輸之錯誤
率，使用標準的和積解碼演算法，迭代次數為 100 
根據準則在 層錯誤保護能力下的推廣，我們接著考慮一個具有三層錯誤保
護能力的低密度位元檢測碼，其中 ， 。依照我們所
提出的建構方式，我們設計了如下的查核矩陣： 
 
其中 與 在此的選擇和第一個例子相同，因此整體碼率為 且碼長為 。
接著將此碼經過一可加性高斯白雜訊通道傳送，我們可得到如圖十八的錯誤率效
能。首先，由模擬結果可驗證這是一個具有三層錯誤保護能力的碼。在錯誤率為
時，從高保護至低保護位元之間約有 dB 的訊號雜訊比差距。若與隨機構
造的低密度位元檢測碼在近似的碼長與相同的碼率下做比較，則此例子中之高保
護位元的錯誤率會約有 dB 的改善，而低保護位元的錯誤率會約略等於隨機構
造的平均錯誤率。因此，我們確保了此構造方式不僅能維持和隨機產生的碼具有
相同的平均錯誤率效能，而且也能額外提供更深一層的保護，提高整體傳輸的品
質。 
 27
第四章：低複雜度編碼法及改良型解
碼演算法之研究 
為了將前一章提出的具非均等錯誤保護之低密度位元檢測碼硬體化，在本章
節中，我們主要針對該類型的碼之編碼以及解碼問題作更深入的探討，以降低硬
體所需要的計算量和儲存複雜度，並且進一步提升解碼的錯誤率效能。 
4.1 編碼器設計探討 
一般而言，低密度位元檢測區塊碼的編碼器多使用系統化編碼 (Systematic 
Encoding) 的方式，如此可省下消息位元與碼字之查表對應，節省解碼過程中所
耗損的儲存資源。而使用系統化編碼，最常使用的方式是將一個碼的生成矩陣 
(Generator Matrix) 轉換成系統化的形式 (Systematic Form)，如下所示： 
 
由於低密度位元檢測碼是定義於查核矩陣上，因此若要使用上述編碼方法，則必
須先將查核矩陣轉換成系統化形式之後，再獲得生成矩陣來編碼。此方法雖然直
覺，但由於 矩陣並非稀疏矩陣，因此在硬體的實現上必須使用大量的記憶空間
來存放。除此之外，若不想透過生成矩陣來作編碼的動作，我們也可採用如文獻
[7]所提的編碼法。假設消息位元與碼字之對應為： 
 
並且將查核矩陣 整理成 
 
其中 為一下三角矩陣，並且對角線上均為 1， 與 分別為長度 與 的查
 29
計為例，我們可將 設成 ，亦即 。透過此設定，不僅能利用理論證
明編碼位元具有不同的最小漢明權重，在編碼上也可帶來特殊的好處。譬如，我
們可將原本的查核矩陣從下列左方形式改寫成右方的形式： 
 
並且，為了方便說明，我們重新將消息位元與碼字的對應修正為 
 
根據碼字和查核矩陣之間的關係，我們可推得 
HxT = 0
) PuT1 + pT1 = 0
H1 2
0@uT1
pT1
1A + PuT2 + p2 = 0
) p1 = u1P T
p2 =
³
u1 p1
´
HT1 2 + u2P
T
 
由此可發現，在編碼的過程中我們僅需要兩個維度較小的矩陣 以及 來作運
算，並且由於 為稀疏矩陣，整體的儲存量以及編碼的運算複雜度相較第一種
將查核矩陣系統化的方式將可大幅降低。此外，若 內的各組成碼均挑選為準循
環低密度位元檢測碼，則 也會形成一準循環低密度位元檢測碼，其將可使用容
易實現的組合電路 (Combinatorial Circuit) 來實現編碼器。 
4.2 適於硬體實現的改良解碼演算法 
在使用和積演算法的解碼過程中，檢測節點到位元節點的訊息傳遞涉及了一
個相當複雜的運算：  
 
其中 表示除了 之外，所有和 連接的位元節點位置，而此運算通常會大量的
消耗硬體上的計算資源。因此，為了降低計算複雜度，在硬體的實作上，一般往
往會採用例如像 Min-Sum、Offset Min-Sum 或 Normalized Min-Sum [20]-[22]等運
 31
Normalized Min-Sum Update: 
 
其中， 為一預先設計的衰減係數。 
Offset Min-Sum Update: 
 
其中， 。 
經由上述的三類作法取代原始和積演算法中的檢測節點到位元節點更新運
算，運算複雜度不僅能大幅度的降低，有時候解碼的錯誤率甚至可優於原始的和
積演算法所獲得的結果，而此乃因為解碼所使用的田那圖上存在循環所致，使得
原始的和積演算法所獲得的解碼結果未必最佳，因此各種變型算法都可視作一種
逼近最佳解的方式，自然也就有可能發生如「使用近似運算後反而得到更佳的解
碼效能」這種特異的現象。依據上述的方法，我們也進一步改良而得如下的更新
運算式： 
L(rj;i) =
8>>>>>>>><>>>>>>>>:
®(¯1 ¡ 12 ln(dc;j ¡ 1)); ¯1 ¸ 32 ln(dc;j ¡ 1) and ¯1 ¡ ¯2 · 2
®(¯1 ¡ ¯1¯1+° ln(dc;j¡1) ln(dc;j ¡ 1)); 32 ln(dc;j ¡ 1) > ¯1 ¸ 38 ln(dc;j ¡ 1) and ¯1 ¡ ¯2 · 3
® ¢ catten ¢ ¯1; 38 ln(dc;j ¡ 1) > ¯1 > 0
® ¢ ¯1; otherwise
其中， ， ， 是從位元節點 ，
，送到檢測節點 的訊息中絕對值倒數第二小的值， 為檢測節點 的
位階。另一方面，為了在錯誤率效能上達到更好的效能，在位元節點至查核節點
的訊息更新計算，我們也作了下列的更動： 
L(l)(qi;j) =
8>>>>><>>>>:
L(Xi) +
P
j02Cinj
L(l¡1)(rj0 ;i); ·
(l)
i;j ¸ ·(l¡1)i;j
¢1·
(l¡1)
i;j + ¢2
P
j
02Cinj
L(l¡1)(rj0 ;i) + ¢3L(Xi); otherwise
 
其中L(l)(qi;j)表示位元節點vi在第 l次疊代送給檢測節點fj的對數似然比，
 33
 
圖二十一：WiMax (2304, 1152) 低密度查核區塊碼於可加性高斯白雜訊通道和積
解碼演算法和提出改良型算法之錯誤率比較 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 35
粹的序列架構在速度上是非常慢的，而且在資料更新之前，要儲存資料需要大量
的記憶體。 
 
圖二十三：解碼器全序列架構簡圖 
準循環低密度檢測碼硬體設計架構： 
若設計的非均等錯誤保護碼具有準循環的特性，由於其查核矩陣是由多個小
單位的循環矩陣所構成，所以我們可以利用這個結構，在硬體實踐上採取半平行
半序列的方式，擷取平行架構及序列架構的優點並加以結合。 
一般而言，混合型解碼架構如圖二十四所示，此架構並不儲存疊代過程中所
有的對數似然比值，而是儲存從檢測節點到位元節點的對數似然比值L(rj;i)與每
個位元節點的L(Qi)，位元節點至檢測節點的值則直接由L(Qi)減掉對應之L(rj;i)
產生。以量化位元使用 6 位元 (Bits)、碼長為 1000 之（3,6）規律性低密度查核
區塊碼為例，若是儲存所有的L(rj;i)及L(qi;j)值之架構，則其將需要 3×6×1000×2
＝36k 位元的記憶體；但此混合架構僅需要 3×6×1000+1000×（L(Qi)值所需位元
數）×2 位元之記憶體，故所需記憶體容量會減少許多。除此之外，在解碼的過
程中，當檢測節點產生L(rj;i)時，除了會將它直接儲存到存放L(rj;i)值的記憶體
外，另一方面也會開始累加計算並儲存到L(Qi)值所對應的記憶體中。更進一步，
當管線化（Pipeline）之後，除了每一運算開始時等待讀取以及等待解碼結果的
週期外，硬體的使用率幾乎是滿載，而且解碼週期數也較短。 
移位運算器： 
 若設計的非均等錯誤保護碼具有準循環的特性，亦即其查核矩陣是由多個相
同大小的循環矩陣所構成，則在實現硬體解碼的過程中，為了提升存取資料的效
率，我們將需要一個移位運算架構來協助快速存取解碼所需要的各項數值。譬
如，以 WiMax 中低密度查核區塊碼為例，由於每個列區塊中的循環矩陣所對應
的檢測節點及位元節點不同，因此在運算前，我們必須先將所有的L(rj;i)值經過
不等量的向右位移來取得對應到當下列區塊中循環矩陣所描述的連接方式。若將 
 37
和積演算法的檢測節點電路架構： 
在和積演算法中，檢測節點的更新運算可分為兩個動作區塊：一是符號運算
區塊，另一個則是可靠度運算區塊。以圖二十六為例，其為一個具有七個輸入的
檢測節點電路示意圖。在此示意圖中，所有的對似數然比都已先經過適當的量
化，並且，更新過程所需要的 運算也已建表備查以避免即時的運算耗費太多
系統資源。假設輸入值以二補數表示，則最高位元為符號位元。更新運算啟動時，
七個輸入的最高位元將會一同進入符號運算區塊進行運算，如圖二十七所示。而
在可靠運算區塊中，首先要將輸入值除最高位元外的其他六個位元進行二補數轉
換成絕對值，然後再將這些絕對值一同送入可靠運算區塊計算。 
 
圖二十六：和積演算法之檢測節點運算單元電路示意圖，此運算單原內的元件主
要為加法器與減法器。 
改良式解碼演算法檢測節點電路架構： 
對於所提出的改良式解碼演算法之檢測節點架構，大致上與和積演算法一
樣，也是分成兩個動作區塊，而其中符號運算區塊的電路與和積演算法是一樣
的；另一個可靠運算區塊則必須先找出最小的三個輸入之絕對值，因此在考量
cycle 數與吞吐量的條件下，設計一個有效率的排序器是非常重要的。針對排序
器而言，其最基本的組成元件就是比較選擇器。例如圖二十八(a)為一 2 對 1 比
小器，主要組成元件是由一個多工器以及一個減法器所構成，目的是要找出兩個 
 39
七個輸入的例子，使用改良式解碼演算法之檢測節點的整體電路示意圖。 
        
圖二十八(a) 2 對 1 比小器              圖二十八(b) 2 對 2 大小器 
 
圖二十八(c)：3 對 3 大小器 
 
圖二十八(d)：4 對 3 大小器 
 41
個主要是用來儲存L(rj;i)的數值與以及每次運算結束後最終的L(Qi)值，而第三個
記憶體元件則是因應序列化架構的需求，為了避免在執行過程中正在重新累加的
L(Qi)覆蓋到目前正在使用來扣除的L(Qi)，因此使用兩個記憶體去儲存前一次所
記錄的L(Qi)以及當下正在執行累加中的L(Qi)。 
改良式解碼演算法的位元節點電路架構： 
 針對我們所提出來的改良式解碼演算法，其位元節點的記憶體使用與和積演
算法相比，僅是多了兩塊記憶體去存取總平均值，而會使用兩塊記憶體也是為了
不讓目前計算所得的總平均值覆蓋到前一次疊代的總平均值。除此之外，由於改
良式解碼演算法需要透過一個 2 對 1 比較器來判斷更新條件的真偽，因此，整體
位元節點的複雜度相較和積演算法的部份將會來的高些，但仍在合理範圍內。最
後，其電路示意圖如圖三十一所示。 
 
圖三十一：和積演算法的位元點運算單元電路示意圖 
 
 43
 
圖三十三：Ã(x)的量化表示圖 
而對於Ã¡1(x)給定量化區間如圖三十四所示： 
 
圖三十四：Ã¡1(x)的量化表示圖 
從上述區間的量化區間設定，可知道整數的部份不會超過 2，因此下面我們便模
擬Ã(x)及Ã¡1(x)在不同小數點位元個數表示下的錯誤率表現。在這裡，我們所使
用的是 WiMAX 中，長度 576，碼率 0.5 的低密度位元檢測碼。再者，於檢測節
點的更新運算中，一共有三條線路的資訊需要作量化，分別為Ã(L(rj;i))的總和、
L(qi;j)以及L(rj;i)。在給定Ã(x)已量化的情況下，我們針對不同需求的整數位元數 
 45
根據複雜度與效能的考量，我們最後選擇 6 個位元來量化整數的部份。因此，
L(qi;j)將採用整數用 6 個位元、小數點用三個位元，表示為 6-3 的搭配方式，包
含一個符號位元，總共 10 個位元數來表示L(qi;j)之值。而對Ã(L(rj;i))的總和以及
L(qi;j)，我們也利用各種不同的位元數組合，來選取最佳的量化位元個數，而最
後的結果分別為Ã(L(rj;i))的總和使用 3-5、L(qi;j)使用 6-3 的搭配方式。此外，於
位元節點端的運算，一共有兩條線路需要量化，分別是L(Xi)及L(Qi)。遵照上述
之方法模擬篩選過後，L(Xi)將使用 6-3 的搭配，而L(Qi)將使用 3-5 的搭配。 
 
圖三十七：固定小數部份所需位元，對不同的整數部份所需位元之錯誤率 
同理，我們也針對改良式解碼演算法衡量不同資料的量化位元數需求，其結果連
同和積演算法的結果摘要於下表中： 
 L(Xi) L(qi;j) Ã(x) L(Qi) L(rj;i) Ã(L(rj;i))之總和 
和積演算法 6-3 6-3 1-6 3-5 6-3 6-3 
改良型解碼演
算法 3-3 3-3 - - 3-3 4-4 
表一：不同解碼算法於不同資料所需的量化位元個數，其中 a-b 表示整數部份用
a 個位元表示，小數部份則用 b 個位元表示。 
 47
而若考慮的低密度位元檢測碼之長度較長，例如 WiMAX 中，長度 2304，碼
率 0.5 的低密度位元檢測碼，由圖三十九所示，我們會得到類似短碼長的結果。
此外，我們也觀察到定點數的解碼結果較容易引發錯誤遲滯的現象，此在文獻上
顯示乃因對數似然比因量化而飽和所致。 
 
圖三十九：WiMAX(2304, 1152)的低密度位元檢測碼在不同演算法以及定點數和
浮點數下之錯誤率。 
 
最後，我們利用此章節所設計之編解碼硬體，模擬我們所提出的具兩層非均等錯
誤保護之低密度位元檢測碼之編解碼上，其中，查核矩陣中對應的參數分別為：
為一碼長 ，碼率 的 規律性低密度位元查核矩陣 [18]，
其周長大於 ； 是由兩個 的單位矩陣作行調換而得，並且滿足第
三章所提出的設計準則。利用表一所列之量化位元需求，結合第四章所提出的改
良解碼演算法來解碼，從圖四十的模擬結果，我們可觀察到使用和積演算法不僅
解碼錯誤率效能較差，對於量化所引發的錯誤遲滯現象也顯得相當嚴重。反觀我
們所提出的適用於硬體解碼架構下的演算法，不僅在運算複雜度上獲得相當程度
的改善，在錯誤率以及錯誤遲滯現象上都有著較優異的性能。同樣地，在長度
7920，碼率 0.5，具備三層的錯誤保護能力的低密度位元檢測碼下之模擬，我們
也可得到相同的結果，如圖四十一。 
 49
第六章：總結 
透過考慮通訊端上層的多媒體編解碼器對於影像或語音資料所需之不同錯
誤保護的特性，在此計畫中，我們結合了物理層上的錯誤更正機制，發展一類跨
層次的資料保護編碼系統。回顧三年所得的研究成果，首先，我們針對低密度位
元檢測碼的非均等錯誤保護機制作了完整的理論探討，並透過模擬來驗證理論獲
得的相關參數是否確實反映不同的資料保護能力；而於第二年，我們延續著第一
年所得之結果，發展了一類具備優異性能且容易構造的具非均等錯誤保護之低密
度位元檢測碼。同時，我們也提出一些設計準則，可以應用在許多傳統構造具非
均等錯誤保護能力的線性區塊碼方法拓展於低密度位元查核矩陣的建構上。此
外，針對第二年所提出的碼構造，我們也提供一個快速編碼的架構可供參考使
用，並且於解碼端亦額外設計一適用於硬體實現的變型解碼演算法。透過模擬，
此解碼算法不僅對於我們所提出的碼有錯誤率上的實質增益，對於其它的低密度
位元檢測碼，例如在 WiMAX 中所使用的碼，亦發現有不錯的錯誤率效能改善；
在第三年，針對硬體實現的部份，我們採用了混合平行與序列的硬體架構，在硬
體複雜度與吞吐量間取得適當的平衡，並針對提出之解碼器的量化機制作了完整
的模擬與篩選。最後，透過在硬體上的定點數運算模擬，我們所提出的算法不僅
能滿足一般標準中對於吞吐量的需求，對於因量化而產生的錯誤遲滯現象也獲得
了相當程度的紓解。 
 
 
 
 
 
 
 
 
 
 51
[12]  A. Ashikhmin, G. Kramer, and S. ten Brink, “Extrinsic information transfer 
functions: model and erasure channel properties,” IEEE Trans. Inf. Theory, vol. 
50, 2004, pp. 2657-2673. 
[13]  S. Y. Chung, T. J. Richardson, and R. L. Urbanke, “Analysis of sum-product 
decoding of low-density parity-check codes using a Gaussian approximation,” 
IEEE Trans. Inf. Theory, vol. 47, pp. 657-670, Feb. 2001. 
[14]  F. J. MacWilliams and N. J. Sloane, The Theory of Error-Correcting Codes. 
Amsterdam, The Netherlands: North Holland, 1977. 
[15] B. Masnick and J. Wolf, “On linear unequal error protection codes,” IEEE 
Trans. Inf. Theory, vol. IT-3, pp. 600-607, Oct. 1967. 
[16]  B. Vasic, A. Cvetkovic, S. Sankaranarayanan, and M. Marcellin, “Adaptive error 
protection low-density parity-check codes for joint source-channel coding 
schemes,” in Proc. IEEE Int. Symp. Inform. Theory, Yokohama, Japan, Jun. 
29-Jul. 4, 2003, pp. 267. 
[17]  N. Wiberg, Codes and Decoding on General Graphs. PhD thesis, Link¨oping 
University, Sweden, 1996. 
[18] D. J. C. Mackay. Encyclopedia of Sparse Graph Codes [Online]. Available: 
http://www. inference.phy.cam.ac.uk/mackay/codes/data.html. 
[19] Y. Kuo, S. Lin, and M. Fossorier, “Construction of low-density parity-check 
codes: A geometric approach,” IEEE Trans. Inf. Theory, vol. 47, pp. 2711-2736, 
Nov. 2001. 
[20]  J. Chen, R. M. Tanner, C. Jones, and Y. Li, “Improved min-sum decoding 
algorithm for irregular LDPC codes,” in Proc. Int. Symp. Inform. Theory, 
Chicago, USA, Jun. 27-Jul. 2, Sep. 2004, pp. 449-453. 
[21] J. Zhao, F. Zarkeshvari and A. Banihashemi, “On implementation of min-sum 
algorithm and its modifications for decoding low-density parity-check (LDPC) 
codes,” IEEE Trans. Commun., vol. 53, pp. 549-554, Apr. 2005. 
[22] J. Chen, A. Dholakia, E. Eleftheriou, M. Fossorier, and X.-Y Hu, 
“Reduced-complexity decoding of LDPC codes,” IEEE Trans. Commun., vol. 53, 
pp. 1288-1299, Aug. 2005. 
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適
合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
■  達成目標 
□ 未達成目標（請說明，以 100 字為限） 
□ 實驗失敗 
□ 因故實驗中斷 
□ 其他原因 
說明： 
 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：□已發表 □未發表之文稿 ■撰寫中 □無 
專利：□已獲得 □申請中 ■無 
技轉：□已技轉 □洽談中 ■無 
其他：（以 100 字為限） 
 
本計劃研究成果已彙整會議論文 4 篇,發表於國際會議 2009, 2010, 2011 
IEEE International Symposium on Information Theory. 所得成果亦將於整理
後投稿於相關領域之學術期刊. 
 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500 字為限） 
 
在本計畫中，我們以低密度位元檢測碼為主體，擷取其非均等錯誤保護的優
點，設計出適合於高速無線多媒體傳輸之高效能通道編碼系統。首先，我們
將低密度位元檢測碼的非均等錯誤保護特性，從理論的角度作了一系列的詳
盡探討，並提出能夠判定低密度位元檢測碼之非均等錯誤保護能力的衡量準
則。而後，以所提之衡量準則為依據，設計了一類能提供優異非均等錯誤保
護效能的查核矩陣構造方法，並探究了傳統線性區塊碼的非均等錯誤保護構
造應用於低密度位元檢測碼之可行性。最後，我們亦發展了適合用於硬體實
作的快速編、解碼演算法，以供工程實用所需。預期本計畫所得成果不僅將
對理論研究者與系統工程師提供相當的助益，並能有效推廣具非均等錯誤保
護的低密度位元檢測編碼於前瞻通訊系統使用。 
 
 
2 
8月4日 — 上午參加由Shlomo Shamai 主講之Claude E. Shannon Award Lecture：「From 
Constrained Signaling to Network Interference Alignment via an Information-Estimation 
Perspective」，隨後參與下列 Technical Session 聆聽論文演講 — Coding Theory II、LDPC 
Codes IX、Relay Network Coding、Multiple Access Capacity and Techniques，並於 LDPC 
Codes IX 場次中發表此次受補助之論文。本日晚間則參加大會舉辦之晚宴。 
8 月 5 日 — 上午參加由 Vladimir Tikhomirov 主講之 Plenary Lecture：「Entropy in 
Information Theory and Functional Analysis」，並於隨後參與下列 Technical Session 聆聽論
文演講 — LDPC Codes XII、Wireless Communication over Fading Channels I、Coding 
Theory VIII、Detection in Communication Systems II。會議並於當日結束。 
二、 與會心得 
國際電機電子工程師協會(Institute of Electrical and Electronic Engineers)是全球電
機、電子工程最著名的協會之一，而本會議則是由 IEEE Information Theory Society 所
舉辦學術地位最高之國際會議。本屆會議探討之研究主題包括: coding theory and 
practice、multi-terminal information theory、communication theory、quantum information 
theory、pattern recognition and learning、cryptology and data security、compression、shannon 
theory、information theory in networks、signal processing、detection and estimation、source 
coding、information theory and statistics、sequences and complexity。會議期間我國與各
國學者專家共聚一堂，彼此交換研究心得，發表新的研究成果，除了促進國際學術交流
外，更增進我國在此學術領域的國際地位。此外，藉由本次會議的幾個討論主題及其延
展，我們也獲得了許多從不同領域而來的珍貴想法與連結，使得日後分析問題的工具和
角度更加豐富及多元，對於研究工作的視野拓展也有相當程度的助益。而從參與會議的
過程中，得到了許多來自不同優秀大學的資深教授所分享的學術經驗和意見，更和許多
來自其他國家的研究者有良好的互動和交流。本次會議雖然行程緊湊但收穫頗豐，不僅
可藉由此項國際學術活動的論文發表，磨練自我的成熟度，培養國際觀，並且能從各項
成果發表中了解各領域之研究現況及發展方向。 
Dear Prof. Chung-Hsuan Wang:
              
We are happy to inform you that your paper #1569420383 ('Dynamic Scheduling-Aided Decoding Strategies 
for LDPC Convolutional Codes with Rational Parity-Check Matrices'), submitted to the 2011 IEEE 
International Symposium on Information Theory, has been accepted for presentation at the symposium, and 
publication in the proceedings.    We encourage you to incorporate comments of the reviewers in modifying 
your paper before its final submission. 
Please note that the use of EDAS (http://edas.info/showPaper.php?m=1569420383) is required to upload 
your camera-ready manuscript. The  deadline for the receipt of the camera-ready  manuscripts is May 31, 
2011 at 11:59pm Eastern Time (New York, USA).  You are encouraged to use LaTex to format your final 
manuscript, using the standard IEEE style.  For further information, see the instructions for final manuscript 
on the ISIT 2011 website.
*****************************************************************
IMPORTANT INFORMATION FOR AUTHORS:
* Authors' registration:
In order to be included in the final program and the proceedings, at least one author must register to 
ISIT2011 for each  accepted paper (with a maximum of three papers registered  by  the  same  author).  The  
deadline  for  such registration is also  May 31, 2011.  At this moment the registration website (to appear at 
www.isit2011.org) is not open; we will send a follow up email when it is open.  **Accepted papers with  no 
registered authors will  not be included  in the final program and the proceedings**. In order to link  your 
registration form to a paper, please use the  following five-digit  PAPER IDENTIFIER NUMBER for this 
paper:  {paper5}.  You have to report this number in the
registration form.
* IEEE Copyright form:
An IEEE copyright  form  must be  provided  for each  accepted paper. Papers without  copyright form 
**will not be  included** in the final program and the proceedings.   Those  forms may be filled out 
electronically via the IEEE e-copyright system when the final version of the paper is submitted.
See details in the instructions for final manuscripts.
*****************************************************************
The reviews are attached below or can be found at http://edas.info/showPaper.php?m=1569420383.
We look forward to seeing you in St. Petersburg
Our Best Regards,
ISIT2011 TPC Chairs
Bruce Hajek (University of Illinois, Urbana-Champaign, USA)
Simon Litsyn (Tel Aviv University, Israel)
Boris Ryabko (Siberian State University of Telecommunications and Computer Science, Russia)
p(D)/q(D), where p(D), q(D) ∈ F [D] and q(D) 6= 0, has
a unique Laurent series expansion and is called a rational
Laurent series. Let F (D) be a subfield of F ((D)) comprising
all rational Laurent series. A rate b/c LDPC-CC C over F is
defined as the null space of a (c− b)× c parity-check matrix
H(D) which is in general over F (D) and has a sparse scalar
form. A vector v(D) = [v(0)(D) v(1)(D) · · · v(c−1)(D)] is
said to be a codeword of C if and only if v(D) ·HT (D) = 0,
where v(i)(D) =
∑
t v
(i)
t D
t with v(i)t denoting the i-th coded
bit at time-t, ∀ 0 ≤ i < c. For C with PPCM, its parity-check
matrix is of the following form:
H(D) =

h1,1(D) h1,2(D) · · · h1,c(D)
h2,1(D) h2,2(D) · · · h2,c(D)
...
...
. . .
...
hc−b,1(D) hc−b,2(D) · · · hc−b,c(D)
 (1)
where hi,j(D) ∈ F [D], ∀ i, j, and the memory order ms is
defined by maxi,j deg(hi,j(D)). By decomposing H(D) into
H0 + H1D + · · · + HmsDms , where Hi is a (c − b) × c
matrix over F , ∀ 0 ≤ i ≤ ms, the parity-check constraint
v(D) ·HT (D) = 0 implies
vtH
T
0 + vt−1H
T
1 + · · ·+ vt−msHTms = 0, ∀ t. (2)
To decode LDPC-CC-PPCM, conventional studies have shown
that iterative decoding with BPA on the Tanner graph obtained
from (2), denoted by G(H), can achieve remarkable BER
performance [11]-[13]. However, such a scheme may face big
troubles as LDPC-CC-RPCM are considered for decoding. For
example, consider a binary LDPC-CC C1 with the following
RPCM: (
1 +D D D
3
1+D3
D3 D2 1
)
. (3)
To decode C1, the conventional scheme suggests that (3) is
first rewritten as
H1(D) =
(
1 +D D
∑
i≥1D
3·i
D3 D2 1
)
(4)
by expanding D3/(1+D3) into the form of Laurent series, i.e.,∑
i≥1D
3·i. BPA is then conducted on G(H1), i.e., the Tanner
graph based on H1(D). Nevertheless, H1(D) unfortunately
has ms =∞. Such an infinite memory order implies that the
pipeline decoder will require unaffordable decoding delay and
hardware complexity. The infinite series in (4) also induces a
large number of length-4 cycles on G(H1) so as to severely
degrade the decoding performance.
To resolve the above difficulty in decoding LDPC-CC-
RPCM, in [14], we did not expand rational entries in RPCM
into the form of infinite series but introduced extra virtual
coded bits, called dummy bits, for the original code to
transform RPCM into an equivalent polynomial form. Not
only can the resulting parity-check matrix have finite memory
order, but also the corresponding Tanner graph can avoid
possible length-4 cycles due to the direct expansion of rational
entries. For instance, recall C1 with RPCM in (3). For any
codeword of C1, v1(D) = [v(0)(D) v(1)(D) v(2)(D)] with
v(i)(D) =
∑
t v
(i)
t D
t for i = 0, 1, 2, suppose that we
define the dummy bits dt’s by dt =
∑
i≥1 v
(2)
t−3·i and let
d(D) =
∑
t dtD
t. Then all possible vectors of the form
v2(D) = [v
(0)(D) v(1)(D) v(2)(D) d(D)] will constitute
another LDPC-CC C2 with the following PPCM:
H2(D) =
1 +D D 0 1D3 D2 1 0
0 0 D3 1 +D3
 (5)
which has ms = 3 and the girth 6 on G(H2). Since v1(D) can
always be obtained from v2(D) by puncturing d(D) away, i.e.,
C1 can be viewed as a child code punctured from the mother
code C2, C1 can now be decoded based on G(H2) which is
immune from the undesired infinite memory order and the fatal
length-4 cycles incurred by H1(D).
III. FURTHER RESULTS ON GRAPH TRANSFORMATION
FOR LDPC-CC-RPCM
As illustrated in Section II, Tanner graph of LDPC-CC-
RPCM can always be transformed into an equivalent one
which successfully mitigates the fatal defects induced by
rational entries. However, there may still exist other undesired
short cycles on the transformed graph so as to degrade the
decoding performance. For example, consider H1(D) and
H2(D) in (4) and (5), respectively. Although all length-4
cycles on G(H1) have been removed, there still exist length-
6 cycles on G(H2), e.g., the one constituted by the (1, 1)-
th, (1, 2)-th, (2, 1)-th, and (2, 2)-th entries in (5). To further
improve the decoding performance of LDPC-CC-RPCM, we
propose a procedure to eliminate all undesired short cycles on
the transformed graph as follows.
Given an RPCM H(D), let Heq(D) be the equivalent
parity-check matrix without the fatal drawbacks induced by
rational entries which is obtained by the graph transformation
in [14]. Suppose that Heq(D) has dimension m-by-n and the
girth on G(Heq) is κ. By the below procedure, Heq(D) can be
transformed into an equivalent matrix H¯(D) which not only
satisfies the same parity-check constraint as H(D) but also
removes all cycles with length less than or equal to γ.
Procedure 1:
Step 1. Set H†(D) = Heq(D), l = κ, and s = 0.
Step 2. Detect whether there exists any length-l cycle on
G(H†)1. If yes, go to Step 3; otherwise, go to Step
4.
Step 3. Choose a length-l cycle on G(H†). Suppose that
the (i, j)-th entry of H†(D), denoted by h†i,j(D),
is involved in the cycle. Pick a nonzero term, say
λDv for some λ ∈ F and non-negative integer v, in
h†i,j(D). Let
α = (0, · · · , 0︸ ︷︷ ︸
i−1
, 1, 0 · · · , 0︸ ︷︷ ︸
m+s−i
)T
be an (m+ s)× 1 column vector and
β = (0, · · · , 0︸ ︷︷ ︸
j−1
, λDv, 0 · · · , 0︸ ︷︷ ︸
n−j
, 0 · · · , 0︸ ︷︷ ︸
s
,−1)
1To check whether there exists a length-l cycle on G(H†), the method
presented in [10] can be directly applied.
Step 4. If i > N , go to Step 5; otherwise, go back to Step 3.
Step 5. Slide the decoding window n(ms + 1) time instants
to the right on G(H¯).
Step 6. Decode the n(ms+1) variable nodes shifted out from
the decoding window based on their log-APP ratios.
Step 7. Check whether all variable nodes on G(H¯) have been
decoded. If yes, stop; otherwise, go back to Step 2.
Based on Procedure 2, the variable nodes which have a
larger value of |Qa(ν)−Qb(ν)| or sign change on their log-
APP ratios will be frequently updated as to accelerate the
convergence of iterative decoding. However, updating those
nodes in high priority may induce undesired degradation of
the resulting decoding performance. To resolve the above dif-
ficulty, we thus propose three effective strategies for improving
the decoding performance as follows.
A. EDS with Modified Residual Function (EDS-MRF)
By the original residual function of EDS in (8), we find
that for those variable nodes with similar values of |Qa(ν)−
Qb(ν)|, the nodes which have smaller log-APP ratios will
be assigned with larger residual values, which makes the
unreliable nodes in a high priority to spread their messages.
Unfortunately, in such situation, the reliable nodes with large
value of |Qa(ν) − Qb(ν)| may have no chance to help the
decoding process and even be influenced by the unreliable
messages so as to degrade the decoding performance, espe-
cially in the error-floor region. To mitigate this negative effect,
we propose a new residual function for EDS as follows
R(ν) =
|Qa(ν)−Qb(ν)|
|Qa(ν) +Qb(ν)| · |Qb(ν)|. (9)
By (9), for those variable nodes that have similar values of
|Qa(ν) − Qb(ν)|, the nodes have larger log-APP ratios will
now be updated in a high priority so as to avoid the undesired
propagation of unreliable messages.
B. Signal Perturbation
For EDS, we observe that some common decoding failures
result from the noise patterns which have only a few errors
but are unfortunately hard to be corrected even increasing the
value of N . In that case, experiments also indicate that the log-
APP ratios of those erroneous variable nodes are usually small
and can not converge. To mitigate the occurrence of those
decoding failures, we reinforce the dynamic scheduling-aided
decoding scheme in Procedure 2 with an extra processing,
call signal perturbation, which proceeds as follows. Firstly,
we partition the decoding window into K non-overlapping
blocks. After executing Steps 3 and 4 in Procedure 2, the
average of log-APP ratios of variable nodes in each block
is evaluated. For those blocks, whose average is smaller
than a pre-determined threshold, the corresponding variable
nodes are assumed to be trapped by the undesired noise
patterns. The received signals corresponding to those nodes
are then added by small perturbations and their Lch(ν)’s are
modified accordingly. Here, the perturbation is implemented
by an independent Gaussian random number generator with
zero mean and small variance. Other sophisticated form of
perturbation can also be elaborated for further improvement of
decoding performance. Afterwards, the decoding processing is
restarted by executing Steps 3 and 4 in Procedure 2 and then
the process of signal perturbation is done.
C. Error Cancellation
Besides the decoding failures considered in Section IV-B,
we observe that there exist another class of common decod-
ing errors which can make our decoding scheme generate
legitimate codewords of the LDPC-CC-RPCM but not the
one with the maximum likelihood (ML). Since the event that
the decoded result deviates from the ML codeword with a
small Hamming distance usually occurs in high probability
for LDPC-CC, another strategy for improving the decoding
performance, called error cancellation, is presented as follows.
Firstly, we generate a set of low-weight codewords of H¯(D)2
and regard them as the possible error patterns between the
decoded codeword and the ML codeword. Each error pattern
is then subtracted from the original decoded result to obtain
a new codeword candidate. Among the original decoded
codeword and new candidates, the one which has the largest
likelihood with respect to the received vector is chosen as the
final decision. Verified by the simulation results shown later,
such a strategy with a small number of low-weight codewords
can obtain a significant improvement in the error-floor region.
V. SIMULATION RESULTS
To verify the performance of the proposed decoding scheme,
we consider a rate 1/2 LDPC-CC C3 with the following
RPCM:(
1 +D194 D158 D166 D144 0 D65
D97 D49 1
1+D20+D76
D203 D65 D37
0 D106 D83 D138 D48 +D132 1
)
.
(10)
(10) is first transformed into an equivalent parity-check matrix,
in which the memory order decreases to 203 and all cycles
with length 4 and 6 are removed from the corresponding Tan-
ner graph. Based on this transformed graph, the BER curves of
SPA with the flooding schedule, original EDS, EDS with the
modified residual function, and all three improved strategies
in Section IV on additive white Gaussian noise (AWGN)
channels are plotted in Fig. 2. For fair comparison, all the
schemes are adjusted with a similar decoding complexity.
Observed from Fig. 2, EDS attains a better threshold than the
flooding schedule in the waterfall region but suffers from an
apparent rise in the error floor due to the defective design of
its residual function. Compared with the original EDS, EDS-
MRF can effectively lower the error floor to a similar level to
the flooding schedule and achieve a further BER improvement
in the waterfall region. Moreover, the dynamic scheduling-
aided scheme with EDS-MRF, signal perturbation and error
cancellation has the best performance in both of the waterfall
and error-floor regions. To see the effect owing to graph
transformation, we also simulate the decoding performance of
C3 based on the Tanner graph obtained by a direct expansion
of 1/(1 + D20 + D70) in (10). The resulting BER perfor-
mance without graph transformation is totally unacceptable as
expected.
2The method in [19] can be directly applied to generate low-weight
codewords of LDPC-CC.
國科會補助計畫衍生研發成果推廣資料表
日期:2011/11/03
國科會補助計畫
計畫名稱: 應用具跨層設計特色之新式低密度位元檢測碼於無線多媒體網路通訊之研究-
理論建構與硬體實現
計畫主持人: 王忠炫
計畫編號: 97-2221-E-009-001-MY3 學門領域: 通訊
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
