---
title: Ultra96V2のPLでLEDチカを行う(Vivadoでのbitstream作成編)
tags:  FPGA Zynq Ultra96
categories:  FPGA技術情報
author: @ryuz
status: public
created_at: 2020-04-29 10:16:01 +0900
updated_at: 2020-04-30 17:21:31 +0900
published_at: 2020-04-29 10:16:01 +0900
---
# はじめに
[Ultra96V2](https://www.avnet.com/wps/portal/japan/products/product-highlights/ultra96/) で PL から LED を光らせるいわゆるLチカを行っております。
たどり着くまでにいくつかやり事があるのですが、本記事はまずVivadoでPL用のbitstreamを作るところまでを書きました。

よくある PS からソフトウェアでLチカをするのではなく、PLに繋がっているRADIO_LEDでLチカを行うことを目標にしています。

「FPGAが使ってみたくて、RTL(VerilogやVHDLなど)を勉強しつつ勧められてUltra96を買ってみたけど、何をすればいいかわからない」といった人向けの内容を目指しています。まず Verilog で LEDをチカチカさせてみたいですよね。
実はこれZynqの場合、結構大変なんので、理解の一助になれば幸いに思います。

# 環境
今回は以下の環境で行っています。

- Vivado 2019.2
- Windows10搭載PC

なお、Zynq を本格的に開発する場合は Linux が必要となりますので、Windowsユーザーであっても、VirtualBoxなどを用いて Ubuntu などの Linux マシン上で環境構築することをお勧めしておきます。

# 事前準備

## Vivadoのインストール
  本稿では Vivado2019.2 を使います。しかしながら Vitis 2019.2 をインストールするとその際に一緒にVivado2019.2をインストールできますので、Zynq を扱う場合は Vitis ごとインストールすることをお勧めします。
　どちらも[Xilinxのページ](https://japan.xilinx.com/support/download.html)からダウンロード可能です。

## ボードファイルのインストール
Ultra96に搭載されている Zynq系 のLSIは、まずPS(プロセッサ)部分のソフトウェアが最初に起動する仕組みになっており、ボードに搭載されている LPDDR4(メモリ)など各種のデバイスに合わせてPS部が初期設定される必要があります。
これらの設定は、回路図やデバイスのデータシートを読みながら自力で設定しても良いのですが、大変ですのでボードメーカーの設定をそのまま使うのが楽です。
Zynq の PL(プログラマブルロジック)部分を扱う場合、PS部の設定を前提に設計する必要がありますので、あらかじめPSがどのように設定しているのかを合成ツール(Vivado)に教えてあげる必要があります。
ボードファイルには他にもいろいろな役割があるのですが、ひとまずインストールしておけば、これらの事を簡単に行うことが可能になります。

AVNET社のボードファイルは

[https://github.com/Avnet/bdf](https://github.com/Avnet/bdf)

にあります。gitでcloneしたり、zipファイルでダウンロードすることが可能です。
取得したイメージの ultra96v2 フォルダがボードファイルですので Vivado をインストールした先にコピーすればOKです。

インストール環境に応じて場所は変わりますが、例えば私の環境の場合は下記となりました。
C:\Xilinx\Vivado\2019.2\data\boards\board_files

# Vivado プロジェクトの作成
Vivadoを起動すると以下のような画面が出るかと思います。

![vivado_create_project.png](images/2020_04_29_10_16_01/a96e3fdc4848953d57e3f2f3aae78046.png)

Create Project を選んでプロジェクトを作りましょう。

![vivado_create_project1.png](images/2020_04_29_10_16_01/755536e39754d5fe6f22e7cee6a76cc9.png)

NEXTを選びます

![vivado_create_project2.png](images/2020_04_29_10_16_01/3d2478af379d391ba761e5f39e65f073.png)

ここでは ultra96v2_led というプロジェクト名にしています。
パスは各自の好きな場所に設定してください。
ただしWindowsではパス名に260文字の制限があり、Vivadoが内部で非常に深いパスを作ることがあるので、なるべく短いパス名の場所に置くことをお勧めします。

引き続き、NEXTを押していくと

![vivado_create_project3.png](images/2020_04_29_10_16_01/82823d02d9e554f9ae6dd428b35cf583.png)

![vivado_create_project4.png](images/2020_04_29_10_16_01/e9b5beb4f9fce4c2fc0bb2348ea354f0.png)

![vivado_create_project5.png](images/2020_04_29_10_16_01/ed596fa11d5edbca3c42cb9416f3a09e.png)

デバイス選択のダイアログが出ますので、Boardsのタブを選びます。

![vivado_create_project6.png](images/2020_04_29_10_16_01/c1af35e80419266ab77eed0299c80997.png)

ボードファイルのインストールがうまくいっていればボード一覧の中に Ultra96v2 が現れますので選択します。
表示に時間のかかるケースもあるのでそういう場合は少し待ちましょう。Search欄にultra96と打ち込むと検索できます。

![vivado_create_project7.jpg](images/2020_04_29_10_16_01/e538a33fbe1628dbfec16bcf66513d77.png)

選択したら NEXT を押します。

最後のダイアログで Finish を押せばプロジェクトが出来上がります。

![undefined.jpg](images/2020_04_29_10_16_01/c3a7d6aa179afa2fff332e33f870dea9.png)

# Block Design
プロジェクトが完成したら、早速RTLを書きたいところですが、はやる気持ちを抑えて、まず最初に Block Design で PS部分の定義をしてしまいたいと思います。

左側にある Create Block Design を選択してください。

![vivado_design2.png](images/2020_04_29_10_16_01/1d62e27e5691ed81bd0cbefa17035497.png)

design_1 という名前のデザインを作ろうとしますが、今回はそのまま OK としました。

![vivado_design3.png](images/2020_04_29_10_16_01/3fe0ef9deec4769aa293ec0e918f4dc9.png)

block design の画面になるので

![vivado_design4.png](images/2020_04_29_10_16_01/cd32885fba2599b09371d2fa4f2b171b.png)

Add IP ボタンを押してください

![vivado_design5.png](images/2020_04_29_10_16_01/ee05fe8da95d483d266ed1972531edae.png)

IPを選択する画面が出てくるので Search に zynq と打ち込んで、出てきた 「Zynq UltraScale+ MPSoC」を選択してください。

![vivado_design6.png](images/2020_04_29_10_16_01/280258d6d6322d7da4aad4918f7cab29.png)

画面にZYNQ UltraSCALE+ と描かれたIPが現れます。このIPはPS部分を丸々含んだZynq特有のIPでプロジェクトの中で１個だけ生成して使います(LSIの中に物理的に1個しかないので)。
続けて「Run Block Automation」を押してください。

![undefined.jpg](images/2020_04_29_10_16_01/1f525df53885141351c30b08e798cdba.png)

Run Block Automationダイアログが出ますので「Apply Board Preset」にチェックが付いていることを確認してOKを押してください。

![undefined.jpg](images/2020_04_29_10_16_01/d0f53c5a6b56b8621098d91cabd232ec.png)

これで、Ultra96V2のボードにあった設定がボードファイルを元にIPに設定されます。
なお、注意点として、ここで行う設定は「PS部のソフトウェアがこのように設定してくれる前提でPLはこのIP(PS部)を使いますよ」と宣言しているだけで、実際にはこれと一致する設定を別途PSのソフトウェアで行う必要があります(不整合にならないように管理するのはユーザー側の責任となります)。
PSの設定は、FSBL(First Stage Bootloader)で行ったり、Linux起動後にDeviceTree overlay などの機構で行ったり、JTAGデバッグ時にJTAGから行ったり、方法は様々ですがなんらかの方法で行う必要があります(これらの説明はまた機会があれば別の記事にて記載します)。
この設定はexport可能なので、PLの設計に合わせてPSのソフトウェアを作ることもできますし、その逆にPS側の設定を(最大公約数的なものに)決めておいて、それにあわせてPLを設計していくようなやり方も可能です。


さて、今回は、**PS側のソフトウェア設定がボードファイルのデフォルト値でなされていることを前提に**話を進めます。
ここで一度 PSの設定を覗いておきましょう。ZYNQ UltraSCALE+ と描かれたIPをダブルクリックしてみてください。
次のようなダイアログが開いたと思います。

![vivado_design9](images/2020_04_29_10_16_01/2d7f530e6c237e864065a4daaa4e88d8.png)

この膨大な機能を持ったIPはPS部全体を含んだものです。この部分のみでLinuxを起動させて一般的なICT機能を持ったソフトウェアを構築することも可能です。このPSの存在のおかげで事前準備が大変な反面、これからプログラミングしていくPL部分を**インターネットに繋いでIoT器機としての機能を持たせることが簡単になる** という大事な部分でもあります。

さてここで、今回の記事で重要な部分となるPLへのクロック供給設定である「PL Fabric Clocks」の項を見ておきましょう。PL0 に 100MHz が設定されているかと思います。PL部でVerilogなどでRTLプログラミングをする場合にはクロック入力がほぼ必須ですが、Ultra96ではPL部の外部端子に繋がったクロックはありませんので、PS部からクロックをもらうことが必須です。したがってこの部分のクロックの確認は非常に重要です。

![vivado_design10.png](images/2020_04_29_10_16_01/6e3b256748c85c976a0916976f54c260.png)

さて、今回は確認だけしたらダイアログは閉じましょう

続けてブロックデザイン中の Zynq IP にある pl_clk0 のところを右クリックして、「Make Extarnal」を選びましょう。

![vivado_design11.png](images/2020_04_29_10_16_01/0b225e22066f3140a97b94e77bc7a6ed.png)

pl_clk0_0 という端子が現れたかと思います。これが先ほど確認した PL Fabric Clocks の 100MHz の出力となります。

![vivado_design12.png](images/2020_04_29_10_16_01/cd22acd13a6bc7517e839440f5693a48.png)

また、今回は使用しないのですが maxihpm0_fpd_aclk, maxihpm1_fpd_aclk というAXIバスのクロック入力に何もクロックを繋がずにおくとエラーになってしまうので、便宜上ここにも100MHzを入力してしまいましょう。マウスでドラッグすると結線がでいます。

![vivado_design13.png](images/2020_04_29_10_16_01/476230459eafebe5e98a82284abdc42b.png)

ここで、F6 キーを押すと Validation が動き、

![vivado_design14.png](images/2020_04_29_10_16_01/e79b0aced95b44a437d3d14e6b22eade.png)

のように successfull のダイアログが表示されれば Block Design で行う作業は完了です。

# RTL(verilog)プログラミング
左側にある「PROJECT MANAGER」をクリックしてPROJECT MANAGERに戻ります。

![vivado_rtl1.png](images/2020_04_29_10_16_01/fbfe7eac7ced7d3fea82198d6676aa43.png)

いろいよここから RTL でプログラミングしていきます。

「Design Sources」を右クリックして「Add Sources」を選びます。

![vivado_rtl2.png](images/2020_04_29_10_16_01/2bef6d68a329ce75de1a31d4e31c12b4.png)

「Add or create design sources」を選んで NEXT を押します。

![undefined.jpg](images/2020_04_29_10_16_01/0288936114677d79990f9f59d106e231.png)

「Create File」を押します。

![undefined.jpg](images/2020_04_29_10_16_01/5405f4a1861005ae07d70d8273d9523e.png)

作成するファイル名を聞いてくるので今回は ultra96v2_led.v としてOKを押します。

![vivado_rtl5.png](images/2020_04_29_10_16_01/8c46f6a89469e61f1ec66bbc267de08d.png)

そのまま Finish を押します。

![undefined.jpg](images/2020_04_29_10_16_01/08a96ca9fe0f232692b45ef21de6f2ed.png)

ポートを聞いてきますが、OK→OKと進めます。

![undefined.jpg](images/2020_04_29_10_16_01/e724091fa7a9a32de686e06326b6acf8.png)

ファイルが出来上がったのでこれを開いて編集します。

![undefined.jpg](images/2020_04_29_10_16_01/890940e695795a522c8e13659a8db9a2.png)

今回書いたコードはこんな感じです。Verilog 2001 の構文で記載しています。

```verilog:ultra96v2_led.v
// -------------------------------------
// Ultra96V2 LED点滅テストRTL
// -------------------------------------


`timescale 1ns / 1ps
`default_nettype none


// top module
module ultra96v2_led(
                output  wire    [1:0]   led
            );
    
    // block design
    wire        clk;
    design_1
        i_design_1
            (
                .pl_clk0_0  (clk)
            );
    
    
    // clock counter
    reg     [25:0]  reg_clk_count = 0;
    always @(posedge clk) begin
        reg_clk_count <= reg_clk_count + 1;
    end
    
    
    // output LED
    assign led[0] = reg_clk_count[23];
    assign led[1] = reg_clk_count[25];
    
endmodule


`default_nettype wire


// end of file
```
先ほど作った ブロックデザインはそのまま design_1 というモジュール名で、出力ポートに pl_clk0_0 という100MHz 出力をもったモジュールとして RTL 内から利用可能です。
ここではそれをreg_clk_counterと命名した 26bit レジスタで分周して、led となずけた 2bit の output ポートに出力するRTLにしています。

RTLプログラムができたところで早速合成してみます。
上部の合成ボタンから 「Run Synthesis」を押します。

![vivado_rtl9.png](images/2020_04_29_10_16_01/1fa3df723172e9cccaa8d63600089088.png)

次にLaunch Runs というダイアログが出てきますが、そのままOKで構いません。
合成するPCがマルチコアCPUの場合、Number of jobs の部分で2以上を指定すると並列に処理が行えます。

![vivado_rtl10.png](images/2020_04_29_10_16_01/adffd742a2b1b059ed72e676115fbd83.png)

合成にはしばらく時間がかかりますが、完了すると次のようなダイアログが出るので
「Open Synthesized Design」を選んでOKを押すと、合成済みのデザインが開けます。

![vivado_rtl11.png](images/2020_04_29_10_16_01/d757427f60c83ca91e6d637cf0eddc81.png)

なおここで選び損ねた場合でも、vivadoの左端にあるFlow Navigatorから「Open Synthesised Design」を選べばいつでも開けます。

![undefined.jpg](images/2020_04_29_10_16_01/cbc33054ec1a7e03c326a53b10e94aac.png)

メニューの「Layout」→「I/O Planning」を選びます。ここからLSIの端子割り当てを行います。

![vivado_rtl13.png](images/2020_04_29_10_16_01/4df8095e775d1b2e5b9c0b9ffc71da03.png)

Ultra96-V2 Hardware User's Guide(Ultra96-V2-HW-User-Guide-rev-1-0-V1_0_Preliminary_0.pdf)の10ページ目にある A9, B9 端子に RAIDIO_LED が繋がっています。

![manual_1.png](images/2020_04_29_10_16_01/c8f2e2b42d2c78a95b6a390c320d6b21.png)

そこでGUIから各端子を図のように設定します。I/O Std のところは LVCMOS18 を選んでください。

![undefined.jpg](images/2020_04_29_10_16_01/e4ecc5fc118f614f5a23827049705258.png)

ここで一度保存します。

![undefined.jpg](images/2020_04_29_10_16_01/e5b7e95ee5c21c7296e3296976479f58.png)

下記のようなダイアログが出ますが、気にせずOKを押してください。
(端子割り当てにより制約ファイルが新しくなったので合成をやりなおした方が良いかもしれないと言ってきています)

![undefined.jpg](images/2020_04_29_10_16_01/fad08f0f6eb117b2bca4787e1c0b155f.png)

今作った端子割り当てなどの制約を保存するファイル名を聞いてきます。今回は ultra96v2_ledt.xdc としてOKを押しました。

![vivado_rtl17.png](images/2020_04_29_10_16_01/6c01723614de5a880c928f2ee1558e4c.png)

ちなみにこの時、以下のようなファイルが生成されています。
```ultra96_led.xdc
set_property PACKAGE_PIN B9 [get_ports {led[1]}]
set_property PACKAGE_PIN A9 [get_ports {led[0]}]

set_property IOSTANDARD LVCMOS18 [get_ports {led[1]}]
set_property IOSTANDARD LVCMOS18 [get_ports {led[0]}]
```
今回はGUIで作成しましたが、テキストエディタで編集することも可能です。
この制約ファイルは、端子割り当てだけでなく、タイミング制約や、配置配線の制約など様々なRTL記述以外に必要な制約事項の記述に使われます。

最後に Generate Bitstream ボタンを押します。

![undefined.jpg](images/2020_04_29_10_16_01/2cfa1ccd51ca41d9f5e61ff555cab5a4.png)

また合成時と同じダイアログがでますがOKを押すと bitstream の生成まで走り始めます。

無事合成が終わりました。

![undefined.jpg](images/2020_04_29_10_16_01/abe0bab5c379aea5629d8b3988be1db6.png)

一旦 View Reports を選んでOKを押しましょう。

ultra96v2_led.runs\impl_1 の下に ultra96v2_led.bit ができていることが確認できると思います。

![undefined.jpg](images/2020_04_29_10_16_01/fd5e43edf48fb4e0893ea7943f5292be.png)

この ultra96v2_led.bit がPLにダウンロードするビットストリームとなります。

本記事では一旦ここまでです。
これをPLに書き込む方法はいろいろあるので、また次回以降記事が書ければと思います。

# 回路図の確認(おまけ)

少し余談ですが、LED周りの回路図の確認について、前置きもなくLVCMOS18を指定しましたがその説明です。

![undefined.jpg](images/2020_04_29_10_16_01/3ae7330fe70e122d75e613351cbfdc5a.png)

回路図を追っていくと、まず[HSMY-C191](https://docs.broadcom.com/doc/AV02-0551EN)というLEDが260Ωの抵抗と直列に繋がり、[FDY3000NZ](https://www.onsemi.jp/pub/Collateral/FDY3000NZJP-D.pdf)というFETを介してFPGAから制御されていることが読み解けるかと思います。
そして、FETのゲート端子はFPGAのBANK26に繋がっております。

![undefined.jpg](images/2020_04_29_10_16_01/06c50610b3af55349c68bf3cc88ba975.png)

BANK26のI/O電源である VCCO_26には +VCCAUX が接続されており

![undefined.jpg](images/2020_04_29_10_16_01/e40d6b2b584b6b3e91cbd3446038ec26.png)

+VCCAUX は電源回路から 1.8V が供給されていることがわかります。

![undefined.jpg](images/2020_04_29_10_16_01/3ecfadeb2c4497880fe24c1732bfe627.png)

BANK26のI/O電源が1.8VですのでLVCMOS18を指定することになりますが、もう少しLED部分を深く読んでおきます。
HSMY-C191 も、FDY3000NZ も検索すればそれぞれのデータシートにたどり着くことができます。
HSMY-C191のデータシートを読むと、このLEDは25mAが絶対最大定格ですが、絶対最大定格というのはデバイスを壊さないために守るべき規定なので、実際にはこれより少ない電流値で必要な明るさになるように電流を設定して使われます。Figure 2 を見ると、色によって違いますが黄色の場合 5mA 以上流したとして概ね 1.7V 程度の順方向降下電圧になることがわかります。
FETのオン抵抗を一旦無視すると、電源が3.3VがLEDで1.7V程度低下するので、残り1.6Vが260Ωの抵抗にかかり、オームの法則の通り 6mA 程度が流れます。LED部分は 6mA× 1.7V = 10mW 程度の電力で発光することになり、各デバイスの定格に収まる範囲で程よい明るさが設計されていることが読み取れます。
なお、ここでのFETはゲート電圧でON/OFFされるスイッチとみなせます。FETのデータシートの Figure 5 を見ると、 1.8V あれば 400mA 程度流せますので、先の 6mA 程度をON/OFFするスイッチにするには1.8Vで十分足りることになります。

ですので、FPGAからの1.8Vのデジタル制御でLEDのON/OFFが制御できるわけです。
