###############################################################################
# Created by write_sdc
###############################################################################
current_design vsdbabysoc
###############################################################################
# Timing Constraints
###############################################################################
create_clock -name clk -period 9.3500 
set_clock_uncertainty -setup 0.4675 clk
set_clock_uncertainty -hold 0.7480 clk
###############################################################################
# Environment
###############################################################################
set_input_transition 0.7480 [get_ports {ENb_CP}]
set_input_transition 0.7480 [get_ports {ENb_VCO}]
set_input_transition 0.7480 [get_ports {REF}]
set_input_transition 0.7480 [get_ports {VCO_IN}]
set_input_transition 0.7480 [get_ports {VREFH}]
###############################################################################
# Design Rules
###############################################################################
