TimeQuest Timing Analyzer report for pratica1
Fri Apr 06 16:31:52 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'SW[6]'
 12. Slow Model Hold: 'SW[6]'
 13. Slow Model Minimum Pulse Width: 'SW[6]'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'SW[6]'
 26. Fast Model Hold: 'SW[6]'
 27. Fast Model Minimum Pulse Width: 'SW[6]'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; pratica1                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; SW[6]      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SW[6] } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 64.08 MHz ; 64.08 MHz       ; SW[6]      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; SW[6] ; -14.605 ; -1214.382     ;
+-------+---------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; SW[6] ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; SW[6] ; -2.000 ; -195.380              ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SW[6]'                                                                                                                     ;
+---------+---------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                       ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -14.605 ; memory:memory|currentAddress[4] ; memory:memory|cache[0][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.005      ; 15.646     ;
; -14.582 ; memory:memory|currentAddress[4] ; memory:memory|cache[0][13]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.005      ; 15.623     ;
; -14.439 ; memory:memory|currentAddress[3] ; memory:memory|cache[0][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.001      ; 15.476     ;
; -14.435 ; memory:memory|currentAddress[0] ; memory:memory|cache[0][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.001      ; 15.472     ;
; -14.416 ; memory:memory|currentAddress[3] ; memory:memory|cache[0][13]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.001      ; 15.453     ;
; -14.412 ; memory:memory|currentAddress[1] ; memory:memory|cache[0][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.001      ; 15.449     ;
; -14.412 ; memory:memory|currentAddress[0] ; memory:memory|cache[0][13]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.001      ; 15.449     ;
; -14.389 ; memory:memory|currentAddress[1] ; memory:memory|cache[0][13]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.001      ; 15.426     ;
; -14.278 ; memory:memory|currentAddress[2] ; memory:memory|cache[0][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.001      ; 15.315     ;
; -14.276 ; memory:memory|currentWren       ; memory:memory|cache[0][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.001      ; 15.313     ;
; -14.255 ; memory:memory|currentAddress[2] ; memory:memory|cache[0][13]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.001      ; 15.292     ;
; -14.253 ; memory:memory|currentWren       ; memory:memory|cache[0][13]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.001      ; 15.290     ;
; -14.251 ; memory:memory|outputValid       ; memory:memory|cache[0][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.001      ; 15.288     ;
; -14.228 ; memory:memory|outputValid       ; memory:memory|cache[0][13]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.001      ; 15.265     ;
; -13.960 ; memory:memory|currentAddress[4] ; memory:memory|cache[1][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.006      ; 15.002     ;
; -13.859 ; memory:memory|currentAddress[4] ; memory:memory|cache[0][6]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.009     ; 14.886     ;
; -13.825 ; memory:memory|currentAddress[4] ; memory:memory|cache[0][7]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.009     ; 14.852     ;
; -13.794 ; memory:memory|currentAddress[3] ; memory:memory|cache[1][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.002      ; 14.832     ;
; -13.790 ; memory:memory|currentAddress[4] ; memory:memory|cache[0][5]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.006     ; 14.820     ;
; -13.790 ; memory:memory|currentAddress[0] ; memory:memory|cache[1][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.002      ; 14.828     ;
; -13.767 ; memory:memory|currentAddress[1] ; memory:memory|cache[1][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.002      ; 14.805     ;
; -13.752 ; memory:memory|cache[1][14]      ; memory:memory|cache[0][14]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.001     ; 14.787     ;
; -13.729 ; memory:memory|cache[1][14]      ; memory:memory|cache[0][13]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.001     ; 14.764     ;
; -13.693 ; memory:memory|currentAddress[3] ; memory:memory|cache[0][6]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.013     ; 14.716     ;
; -13.689 ; memory:memory|currentAddress[0] ; memory:memory|cache[0][6]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.013     ; 14.712     ;
; -13.666 ; memory:memory|currentAddress[1] ; memory:memory|cache[0][6]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.013     ; 14.689     ;
; -13.659 ; memory:memory|currentAddress[3] ; memory:memory|cache[0][7]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.013     ; 14.682     ;
; -13.655 ; memory:memory|currentAddress[0] ; memory:memory|cache[0][7]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.013     ; 14.678     ;
; -13.653 ; memory:memory|currentAddress[4] ; memory:memory|cache[2][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.006      ; 14.695     ;
; -13.633 ; memory:memory|currentAddress[2] ; memory:memory|cache[1][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.002      ; 14.671     ;
; -13.632 ; memory:memory|currentAddress[1] ; memory:memory|cache[0][7]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.013     ; 14.655     ;
; -13.631 ; memory:memory|currentWren       ; memory:memory|cache[1][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.002      ; 14.669     ;
; -13.624 ; memory:memory|currentAddress[3] ; memory:memory|cache[0][5]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.010     ; 14.650     ;
; -13.620 ; memory:memory|currentAddress[0] ; memory:memory|cache[0][5]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.010     ; 14.646     ;
; -13.616 ; memory:memory|cache[1][13]      ; memory:memory|cache[0][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.000      ; 14.652     ;
; -13.606 ; memory:memory|currentAddress[4] ; memory:memory|memAddress[2] ; SW[6]        ; SW[6]       ; 1.000        ; -0.006     ; 14.636     ;
; -13.606 ; memory:memory|outputValid       ; memory:memory|cache[1][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.002      ; 14.644     ;
; -13.597 ; memory:memory|currentAddress[1] ; memory:memory|cache[0][5]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.010     ; 14.623     ;
; -13.593 ; memory:memory|cache[1][13]      ; memory:memory|cache[0][13]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.000      ; 14.629     ;
; -13.585 ; memory:memory|currentAddress[4] ; memory:memory|cache[2][2]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.008     ; 14.613     ;
; -13.532 ; memory:memory|currentAddress[2] ; memory:memory|cache[0][6]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.013     ; 14.555     ;
; -13.530 ; memory:memory|currentWren       ; memory:memory|cache[0][6]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.013     ; 14.553     ;
; -13.506 ; memory:memory|cache[2][13]      ; memory:memory|cache[0][14]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.001     ; 14.541     ;
; -13.505 ; memory:memory|outputValid       ; memory:memory|cache[0][6]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.013     ; 14.528     ;
; -13.498 ; memory:memory|currentAddress[2] ; memory:memory|cache[0][7]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.013     ; 14.521     ;
; -13.496 ; memory:memory|currentWren       ; memory:memory|cache[0][7]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.013     ; 14.519     ;
; -13.487 ; memory:memory|currentAddress[3] ; memory:memory|cache[2][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.002      ; 14.525     ;
; -13.485 ; memory:memory|currentAddress[4] ; memory:memory|cache[2][3]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.018     ; 14.503     ;
; -13.483 ; memory:memory|currentAddress[4] ; memory:memory|cache[2][4]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.018     ; 14.501     ;
; -13.483 ; memory:memory|cache[2][13]      ; memory:memory|cache[0][13]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.001     ; 14.518     ;
; -13.483 ; memory:memory|currentAddress[0] ; memory:memory|cache[2][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.002      ; 14.521     ;
; -13.471 ; memory:memory|outputValid       ; memory:memory|cache[0][7]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.013     ; 14.494     ;
; -13.463 ; memory:memory|currentAddress[2] ; memory:memory|cache[0][5]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.010     ; 14.489     ;
; -13.461 ; memory:memory|currentWren       ; memory:memory|cache[0][5]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.010     ; 14.487     ;
; -13.460 ; memory:memory|currentAddress[1] ; memory:memory|cache[2][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.002      ; 14.498     ;
; -13.446 ; memory:memory|cache[0][14]      ; memory:memory|cache[0][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.000      ; 14.482     ;
; -13.440 ; memory:memory|currentAddress[3] ; memory:memory|memAddress[2] ; SW[6]        ; SW[6]       ; 1.000        ; -0.010     ; 14.466     ;
; -13.436 ; memory:memory|outputValid       ; memory:memory|cache[0][5]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.010     ; 14.462     ;
; -13.436 ; memory:memory|currentAddress[0] ; memory:memory|memAddress[2] ; SW[6]        ; SW[6]       ; 1.000        ; -0.010     ; 14.462     ;
; -13.426 ; memory:memory|cache[0][10]      ; memory:memory|cache[0][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.001      ; 14.463     ;
; -13.423 ; memory:memory|currentAddress[4] ; memory:memory|cache[3][6]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.008     ; 14.451     ;
; -13.423 ; memory:memory|cache[0][14]      ; memory:memory|cache[0][13]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.000      ; 14.459     ;
; -13.419 ; memory:memory|currentAddress[3] ; memory:memory|cache[2][2]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.012     ; 14.443     ;
; -13.417 ; memory:memory|currentAddress[4] ; memory:memory|cache[3][5]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.008     ; 14.445     ;
; -13.417 ; memory:memory|currentAddress[4] ; memory:memory|cache[3][2]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.008     ; 14.445     ;
; -13.415 ; memory:memory|currentAddress[0] ; memory:memory|cache[2][2]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.012     ; 14.439     ;
; -13.413 ; memory:memory|currentAddress[1] ; memory:memory|memAddress[2] ; SW[6]        ; SW[6]       ; 1.000        ; -0.010     ; 14.439     ;
; -13.404 ; memory:memory|currentAddress[4] ; memory:memory|cache[0][1]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.013     ; 14.427     ;
; -13.403 ; memory:memory|cache[0][10]      ; memory:memory|cache[0][13]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.001      ; 14.440     ;
; -13.392 ; memory:memory|currentAddress[1] ; memory:memory|cache[2][2]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.012     ; 14.416     ;
; -13.379 ; memory:memory|currentAddress[4] ; memory:memory|cache[0][0]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.011     ; 14.404     ;
; -13.364 ; memory:memory|currentAddress[4] ; memory:memory|cache[2][6]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.008     ; 14.392     ;
; -13.355 ; memory:memory|cache[0][13]      ; memory:memory|cache[0][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.000      ; 14.391     ;
; -13.348 ; memory:memory|currentAddress[4] ; memory:memory|cache[3][3]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.018     ; 14.366     ;
; -13.343 ; memory:memory|currentAddress[4] ; memory:memory|cache[0][2]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.011     ; 14.368     ;
; -13.342 ; memory:memory|currentAddress[4] ; memory:memory|cache[3][4]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.018     ; 14.360     ;
; -13.341 ; memory:memory|currentAddress[4] ; memory:memory|cache[2][5]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.008     ; 14.369     ;
; -13.341 ; memory:memory|currentAddress[4] ; memory:memory|cache[0][4]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.011     ; 14.366     ;
; -13.340 ; memory:memory|currentAddress[4] ; memory:memory|cache[0][3]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.011     ; 14.365     ;
; -13.332 ; memory:memory|cache[0][13]      ; memory:memory|cache[0][13]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.000      ; 14.368     ;
; -13.326 ; memory:memory|currentAddress[2] ; memory:memory|cache[2][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.002      ; 14.364     ;
; -13.324 ; memory:memory|currentWren       ; memory:memory|cache[2][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.002      ; 14.362     ;
; -13.319 ; memory:memory|currentAddress[3] ; memory:memory|cache[2][3]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.022     ; 14.333     ;
; -13.317 ; memory:memory|currentAddress[3] ; memory:memory|cache[2][4]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.022     ; 14.331     ;
; -13.315 ; memory:memory|currentAddress[0] ; memory:memory|cache[2][3]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.022     ; 14.329     ;
; -13.313 ; memory:memory|currentAddress[0] ; memory:memory|cache[2][4]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.022     ; 14.327     ;
; -13.307 ; memory:memory|currentAddress[4] ; memory:memory|cache[3][1]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.016     ; 14.327     ;
; -13.307 ; memory:memory|currentAddress[4] ; memory:memory|cache[3][0]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.016     ; 14.327     ;
; -13.299 ; memory:memory|outputValid       ; memory:memory|cache[2][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.002      ; 14.337     ;
; -13.292 ; memory:memory|currentAddress[1] ; memory:memory|cache[2][3]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.022     ; 14.306     ;
; -13.290 ; memory:memory|currentAddress[1] ; memory:memory|cache[2][4]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.022     ; 14.304     ;
; -13.279 ; memory:memory|currentAddress[2] ; memory:memory|memAddress[2] ; SW[6]        ; SW[6]       ; 1.000        ; -0.010     ; 14.305     ;
; -13.277 ; memory:memory|currentWren       ; memory:memory|memAddress[2] ; SW[6]        ; SW[6]       ; 1.000        ; -0.010     ; 14.303     ;
; -13.268 ; memory:memory|currentAddress[4] ; memory:memory|cache[0][11]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.004      ; 14.308     ;
; -13.268 ; memory:memory|currentAddress[4] ; memory:memory|cache[0][10]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.004      ; 14.308     ;
; -13.268 ; memory:memory|currentAddress[4] ; memory:memory|cache[0][9]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.004      ; 14.308     ;
; -13.268 ; memory:memory|currentAddress[4] ; memory:memory|cache[0][8]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.004      ; 14.308     ;
; -13.268 ; memory:memory|currentAddress[4] ; memory:memory|cache[0][12]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.004      ; 14.308     ;
; -13.258 ; memory:memory|currentAddress[2] ; memory:memory|cache[2][2]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.012     ; 14.282     ;
; -13.257 ; memory:memory|currentAddress[3] ; memory:memory|cache[3][6]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.012     ; 14.281     ;
+---------+---------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SW[6]'                                                                                                                                                                                                                ;
+-------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; memory:memory|cache[3][8]       ; memory:memory|cache[3][8]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memory:memory|memCount[0]       ; memory:memory|memCount[0]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memory:memory|memCount[1]       ; memory:memory|memCount[1]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memory:memory|cache[2][16]      ; memory:memory|cache[2][16]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memory:memory|writeAddress[1]   ; memory:memory|writeAddress[1]                                                                                           ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memory:memory|cache[1][9]       ; memory:memory|cache[1][9]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memory:memory|writeAddress[0]   ; memory:memory|writeAddress[0]                                                                                           ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memory:memory|cache[3][15]      ; memory:memory|cache[3][15]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memory:memory|currentData[7]    ; memory:memory|currentData[7]                                                                                            ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memory:memory|currentData[6]    ; memory:memory|currentData[6]                                                                                            ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memory:memory|currentData[5]    ; memory:memory|currentData[5]                                                                                            ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memory:memory|currentData[4]    ; memory:memory|currentData[4]                                                                                            ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memory:memory|currentData[3]    ; memory:memory|currentData[3]                                                                                            ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memory:memory|currentData[2]    ; memory:memory|currentData[2]                                                                                            ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memory:memory|currentData[1]    ; memory:memory|currentData[1]                                                                                            ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memory:memory|currentData[0]    ; memory:memory|currentData[0]                                                                                            ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memory:memory|cache[1][0]       ; memory:memory|cache[1][0]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.657      ;
; 0.818 ; memory:memory|memCount[0]       ; memory:memory|memCount[1]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.084      ;
; 0.828 ; memory:memory|currentAddress[0] ; memory:memory|cache[0][8]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.094      ;
; 0.842 ; memory:memory|currentAddress[2] ; memory:memory|cache[0][10]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.108      ;
; 0.891 ; memory:memory|memData[2]        ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg2  ; SW[6]        ; SW[6]       ; 0.000        ; 0.066      ; 1.191      ;
; 0.892 ; memory:memory|memData[7]        ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg7  ; SW[6]        ; SW[6]       ; 0.000        ; 0.066      ; 1.192      ;
; 0.894 ; memory:memory|memData[5]        ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg5  ; SW[6]        ; SW[6]       ; 0.000        ; 0.066      ; 1.194      ;
; 0.894 ; memory:memory|memData[0]        ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg0  ; SW[6]        ; SW[6]       ; 0.000        ; 0.066      ; 1.194      ;
; 0.903 ; memory:memory|memData[3]        ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg3  ; SW[6]        ; SW[6]       ; 0.000        ; 0.066      ; 1.203      ;
; 0.906 ; memory:memory|memData[4]        ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg4  ; SW[6]        ; SW[6]       ; 0.000        ; 0.066      ; 1.206      ;
; 0.908 ; memory:memory|memData[6]        ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg6  ; SW[6]        ; SW[6]       ; 0.000        ; 0.066      ; 1.208      ;
; 0.921 ; memory:memory|memAddress[1]     ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg1 ; SW[6]        ; SW[6]       ; 0.000        ; 0.067      ; 1.222      ;
; 0.928 ; memory:memory|memAddress[4]     ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg4 ; SW[6]        ; SW[6]       ; 0.000        ; 0.067      ; 1.229      ;
; 0.930 ; memory:memory|memAddress[3]     ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg3 ; SW[6]        ; SW[6]       ; 0.000        ; 0.067      ; 1.231      ;
; 0.933 ; memory:memory|memAddress[0]     ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg0 ; SW[6]        ; SW[6]       ; 0.000        ; 0.067      ; 1.234      ;
; 0.944 ; memory:memory|memData[1]        ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg1  ; SW[6]        ; SW[6]       ; 0.000        ; 0.066      ; 1.244      ;
; 1.061 ; memory:memory|currentData[7]    ; memory:memory|cache[0][7]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.327      ;
; 1.061 ; memory:memory|currentData[6]    ; memory:memory|cache[0][6]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.327      ;
; 1.063 ; memory:memory|currentData[3]    ; memory:memory|cache[0][3]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.329      ;
; 1.075 ; memory:memory|cache[0][15]      ; memory:memory|cache[0][15]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.341      ;
; 1.082 ; memory:memory|currentData[4]    ; memory:memory|cache[0][4]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.348      ;
; 1.098 ; memory:memory|currentData[2]    ; memory:memory|cache[1][2]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.364      ;
; 1.146 ; memory:memory|currentData[5]    ; memory:memory|cache[2][5]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; -0.002     ; 1.410      ;
; 1.194 ; memory:memory|memAddress[2]     ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg2 ; SW[6]        ; SW[6]       ; 0.000        ; 0.060      ; 1.488      ;
; 1.217 ; memory:memory|cache[2][3]       ; memory:memory|cache[2][3]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.483      ;
; 1.227 ; memory:memory|memWren           ; memory:memory|memWren                                                                                                   ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.493      ;
; 1.233 ; memory:memory|cache[1][3]       ; memory:memory|cache[1][3]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.499      ;
; 1.242 ; memory:memory|cache[2][4]       ; memory:memory|cache[2][4]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.508      ;
; 1.284 ; memory:memory|currentData[0]    ; memory:memory|cache[2][0]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; -0.002     ; 1.548      ;
; 1.287 ; memory:memory|currentData[0]    ; memory:memory|cache[3][0]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; -0.002     ; 1.551      ;
; 1.294 ; memory:memory|currentData[5]    ; memory:memory|cache[3][5]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; -0.002     ; 1.558      ;
; 1.294 ; memory:memory|currentData[1]    ; memory:memory|cache[2][1]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; -0.002     ; 1.558      ;
; 1.294 ; memory:memory|currentData[1]    ; memory:memory|cache[3][1]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; -0.002     ; 1.558      ;
; 1.298 ; memory:memory|currentData[5]    ; memory:memory|cache[0][5]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.564      ;
; 1.329 ; memory:memory|cache[3][0]       ; memory:memory|outputData[0]                                                                                             ; SW[6]        ; SW[6]       ; 0.000        ; 0.002      ; 1.597      ;
; 1.335 ; memory:memory|cache[1][2]       ; memory:memory|cache[1][2]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.601      ;
; 1.337 ; memory:memory|cache[3][2]       ; memory:memory|cache[3][2]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.603      ;
; 1.347 ; memory:memory|cache[3][3]       ; memory:memory|cache[3][3]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.613      ;
; 1.348 ; memory:memory|cache[2][15]      ; memory:memory|cache[2][15]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.614      ;
; 1.356 ; memory:memory|currentData[7]    ; memory:memory|cache[1][7]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.001      ; 1.623      ;
; 1.368 ; memory:memory|cache[3][5]       ; memory:memory|cache[3][5]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.634      ;
; 1.394 ; memory:memory|currentAddress[2] ; memory:memory|currentAddress[2]                                                                                         ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.660      ;
; 1.405 ; memory:memory|cache[0][3]       ; memory:memory|cache[0][3]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.671      ;
; 1.416 ; memory:memory|cache[3][6]       ; memory:memory|outputData[6]                                                                                             ; SW[6]        ; SW[6]       ; 0.000        ; -0.002     ; 1.680      ;
; 1.422 ; memory:memory|cache[0][5]       ; memory:memory|outputData[5]                                                                                             ; SW[6]        ; SW[6]       ; 0.000        ; -0.007     ; 1.681      ;
; 1.426 ; memory:memory|cache[1][7]       ; memory:memory|cache[1][7]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.692      ;
; 1.468 ; memory:memory|currentAddress[4] ; memory:memory|cache[2][12]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; -0.001     ; 1.733      ;
; 1.474 ; memory:memory|currentData[5]    ; memory:memory|cache[1][5]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.003      ; 1.743      ;
; 1.484 ; memory:memory|cache[2][0]       ; memory:memory|cache[2][0]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.750      ;
; 1.484 ; memory:memory|cache[0][5]       ; memory:memory|cache[0][5]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.750      ;
; 1.486 ; memory:memory|currentData[7]    ; memory:memory|cache[2][7]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.003      ; 1.755      ;
; 1.486 ; memory:memory|cache[3][4]       ; memory:memory|cache[3][4]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.752      ;
; 1.487 ; memory:memory|cache[3][15]      ; memory:memory|memWren                                                                                                   ; SW[6]        ; SW[6]       ; 0.000        ; -0.005     ; 1.748      ;
; 1.490 ; memory:memory|outputValid       ; memory:memory|cache[0][10]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.756      ;
; 1.493 ; memory:memory|outputValid       ; memory:memory|cache[0][8]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.759      ;
; 1.496 ; memory:memory|cache[3][1]       ; memory:memory|cache[3][1]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.762      ;
; 1.508 ; memory:memory|cache[0][0]       ; memory:memory|cache[0][0]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.774      ;
; 1.511 ; memory:memory|cache[0][1]       ; memory:memory|cache[0][1]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.777      ;
; 1.515 ; memory:memory|currentWren       ; memory:memory|cache[0][10]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.781      ;
; 1.518 ; memory:memory|currentWren       ; memory:memory|cache[0][8]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.784      ;
; 1.520 ; memory:memory|currentAddress[2] ; memory:memory|cache[0][8]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.786      ;
; 1.530 ; memory:memory|cache[2][1]       ; memory:memory|cache[2][1]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.796      ;
; 1.532 ; memory:memory|currentData[3]    ; memory:memory|cache[1][3]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.003      ; 1.801      ;
; 1.535 ; memory:memory|currentData[7]    ; memory:memory|cache[3][7]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.001      ; 1.802      ;
; 1.544 ; memory:memory|cache[1][4]       ; memory:memory|cache[1][4]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.810      ;
; 1.555 ; memory:memory|currentData[4]    ; memory:memory|cache[2][4]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; -0.007     ; 1.814      ;
; 1.588 ; memory:memory|cache[2][6]       ; memory:memory|cache[2][6]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.854      ;
; 1.593 ; memory:memory|currentData[2]    ; memory:memory|cache[2][2]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; -0.005     ; 1.854      ;
; 1.593 ; memory:memory|currentData[2]    ; memory:memory|cache[3][2]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; -0.005     ; 1.854      ;
; 1.605 ; memory:memory|currentData[3]    ; memory:memory|cache[3][3]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; -0.007     ; 1.864      ;
; 1.607 ; memory:memory|currentData[3]    ; memory:memory|cache[2][3]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; -0.007     ; 1.866      ;
; 1.632 ; memory:memory|writeAddress[1]   ; memory:memory|memWren                                                                                                   ; SW[6]        ; SW[6]       ; 0.000        ; -0.004     ; 1.894      ;
; 1.638 ; memory:memory|memWren           ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_we_reg       ; SW[6]        ; SW[6]       ; 0.000        ; 0.058      ; 1.930      ;
; 1.641 ; memory:memory|cache[0][3]       ; memory:memory|outputData[3]                                                                                             ; SW[6]        ; SW[6]       ; 0.000        ; -0.008     ; 1.899      ;
; 1.643 ; memory:memory|cache[2][2]       ; memory:memory|cache[2][2]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.909      ;
; 1.645 ; memory:memory|memWren           ; memory:memory|cache[1][15]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; 0.005      ; 1.916      ;
; 1.645 ; memory:memory|cache[3][4]       ; memory:memory|outputData[4]                                                                                             ; SW[6]        ; SW[6]       ; 0.000        ; 0.004      ; 1.915      ;
; 1.651 ; memory:memory|currentAddress[1] ; memory:memory|cache[0][10]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.917      ;
; 1.654 ; memory:memory|currentAddress[1] ; memory:memory|cache[0][8]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.920      ;
; 1.674 ; memory:memory|currentAddress[0] ; memory:memory|cache[0][10]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.940      ;
; 1.678 ; memory:memory|currentAddress[3] ; memory:memory|cache[0][10]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.944      ;
; 1.681 ; memory:memory|currentAddress[3] ; memory:memory|cache[0][8]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.947      ;
; 1.686 ; memory:memory|cache[1][7]       ; memory:memory|outputData[7]                                                                                             ; SW[6]        ; SW[6]       ; 0.000        ; -0.011     ; 1.941      ;
; 1.696 ; memory:memory|cache[1][3]       ; memory:memory|outputData[3]                                                                                             ; SW[6]        ; SW[6]       ; 0.000        ; -0.011     ; 1.951      ;
+-------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SW[6]'                                                                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; SW[6] ; Rise       ; SW[6]                                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][0]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][0]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][10]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][10]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][11]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][11]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][12]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][12]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][13]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][13]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][14]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][14]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][15]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][15]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][1]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][1]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][2]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][2]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][3]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][3]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][4]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][4]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][5]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][5]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][6]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][6]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][7]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][7]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][8]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][8]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][9]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][9]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][0]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][0]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][10]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][10]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][11]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][11]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][12]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][12]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][13]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][13]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][14]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][14]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][15]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][15]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][1]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][1]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][2]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][2]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][3]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][3]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][4]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][4]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][5]                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[6]      ; 16.094 ; 16.094 ; Rise       ; SW[6]           ;
;  SW[0]    ; SW[6]      ; 15.713 ; 15.713 ; Rise       ; SW[6]           ;
;  SW[1]    ; SW[6]      ; 15.493 ; 15.493 ; Rise       ; SW[6]           ;
;  SW[2]    ; SW[6]      ; 15.493 ; 15.493 ; Rise       ; SW[6]           ;
;  SW[3]    ; SW[6]      ; 16.094 ; 16.094 ; Rise       ; SW[6]           ;
;  SW[4]    ; SW[6]      ; 14.975 ; 14.975 ; Rise       ; SW[6]           ;
;  SW[5]    ; SW[6]      ; 15.008 ; 15.008 ; Rise       ; SW[6]           ;
;  SW[10]   ; SW[6]      ; 3.635  ; 3.635  ; Rise       ; SW[6]           ;
;  SW[11]   ; SW[6]      ; 2.439  ; 2.439  ; Rise       ; SW[6]           ;
;  SW[12]   ; SW[6]      ; 2.749  ; 2.749  ; Rise       ; SW[6]           ;
;  SW[13]   ; SW[6]      ; 6.168  ; 6.168  ; Rise       ; SW[6]           ;
;  SW[14]   ; SW[6]      ; 6.786  ; 6.786  ; Rise       ; SW[6]           ;
;  SW[15]   ; SW[6]      ; 6.093  ; 6.093  ; Rise       ; SW[6]           ;
;  SW[16]   ; SW[6]      ; 6.574  ; 6.574  ; Rise       ; SW[6]           ;
;  SW[17]   ; SW[6]      ; 6.672  ; 6.672  ; Rise       ; SW[6]           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[6]      ; 0.604  ; 0.604  ; Rise       ; SW[6]           ;
;  SW[0]    ; SW[6]      ; -0.650 ; -0.650 ; Rise       ; SW[6]           ;
;  SW[1]    ; SW[6]      ; -1.732 ; -1.732 ; Rise       ; SW[6]           ;
;  SW[2]    ; SW[6]      ; -0.744 ; -0.744 ; Rise       ; SW[6]           ;
;  SW[3]    ; SW[6]      ; -2.333 ; -2.333 ; Rise       ; SW[6]           ;
;  SW[4]    ; SW[6]      ; -0.968 ; -0.968 ; Rise       ; SW[6]           ;
;  SW[5]    ; SW[6]      ; -0.874 ; -0.874 ; Rise       ; SW[6]           ;
;  SW[10]   ; SW[6]      ; 0.074  ; 0.074  ; Rise       ; SW[6]           ;
;  SW[11]   ; SW[6]      ; 0.290  ; 0.290  ; Rise       ; SW[6]           ;
;  SW[12]   ; SW[6]      ; 0.604  ; 0.604  ; Rise       ; SW[6]           ;
;  SW[13]   ; SW[6]      ; -3.406 ; -3.406 ; Rise       ; SW[6]           ;
;  SW[14]   ; SW[6]      ; -3.729 ; -3.729 ; Rise       ; SW[6]           ;
;  SW[15]   ; SW[6]      ; -3.565 ; -3.565 ; Rise       ; SW[6]           ;
;  SW[16]   ; SW[6]      ; -3.520 ; -3.520 ; Rise       ; SW[6]           ;
;  SW[17]   ; SW[6]      ; -3.446 ; -3.446 ; Rise       ; SW[6]           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; SW[6]      ; 8.647  ; 8.647  ; Rise       ; SW[6]           ;
;  HEX0[0]  ; SW[6]      ; 8.441  ; 8.441  ; Rise       ; SW[6]           ;
;  HEX0[1]  ; SW[6]      ; 8.618  ; 8.618  ; Rise       ; SW[6]           ;
;  HEX0[2]  ; SW[6]      ; 8.632  ; 8.632  ; Rise       ; SW[6]           ;
;  HEX0[3]  ; SW[6]      ; 8.624  ; 8.624  ; Rise       ; SW[6]           ;
;  HEX0[4]  ; SW[6]      ; 8.640  ; 8.640  ; Rise       ; SW[6]           ;
;  HEX0[5]  ; SW[6]      ; 8.647  ; 8.647  ; Rise       ; SW[6]           ;
;  HEX0[6]  ; SW[6]      ; 8.643  ; 8.643  ; Rise       ; SW[6]           ;
; HEX1[*]   ; SW[6]      ; 10.691 ; 10.691 ; Rise       ; SW[6]           ;
;  HEX1[0]  ; SW[6]      ; 10.424 ; 10.424 ; Rise       ; SW[6]           ;
;  HEX1[1]  ; SW[6]      ; 10.092 ; 10.092 ; Rise       ; SW[6]           ;
;  HEX1[2]  ; SW[6]      ; 10.566 ; 10.566 ; Rise       ; SW[6]           ;
;  HEX1[3]  ; SW[6]      ; 10.407 ; 10.407 ; Rise       ; SW[6]           ;
;  HEX1[4]  ; SW[6]      ; 9.434  ; 9.434  ; Rise       ; SW[6]           ;
;  HEX1[5]  ; SW[6]      ; 10.691 ; 10.691 ; Rise       ; SW[6]           ;
;  HEX1[6]  ; SW[6]      ; 10.360 ; 10.360 ; Rise       ; SW[6]           ;
; LEDR[*]   ; SW[6]      ; 8.527  ; 8.527  ; Rise       ; SW[6]           ;
;  LEDR[0]  ; SW[6]      ; 8.527  ; 8.527  ; Rise       ; SW[6]           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; SW[6]      ; 7.756 ; 7.756 ; Rise       ; SW[6]           ;
;  HEX0[0]  ; SW[6]      ; 7.756 ; 7.756 ; Rise       ; SW[6]           ;
;  HEX0[1]  ; SW[6]      ; 7.932 ; 7.932 ; Rise       ; SW[6]           ;
;  HEX0[2]  ; SW[6]      ; 7.944 ; 7.944 ; Rise       ; SW[6]           ;
;  HEX0[3]  ; SW[6]      ; 7.964 ; 7.964 ; Rise       ; SW[6]           ;
;  HEX0[4]  ; SW[6]      ; 7.954 ; 7.954 ; Rise       ; SW[6]           ;
;  HEX0[5]  ; SW[6]      ; 7.959 ; 7.959 ; Rise       ; SW[6]           ;
;  HEX0[6]  ; SW[6]      ; 7.956 ; 7.956 ; Rise       ; SW[6]           ;
; HEX1[*]   ; SW[6]      ; 8.437 ; 8.437 ; Rise       ; SW[6]           ;
;  HEX1[0]  ; SW[6]      ; 9.427 ; 9.427 ; Rise       ; SW[6]           ;
;  HEX1[1]  ; SW[6]      ; 9.092 ; 9.092 ; Rise       ; SW[6]           ;
;  HEX1[2]  ; SW[6]      ; 9.563 ; 9.563 ; Rise       ; SW[6]           ;
;  HEX1[3]  ; SW[6]      ; 9.404 ; 9.404 ; Rise       ; SW[6]           ;
;  HEX1[4]  ; SW[6]      ; 8.437 ; 8.437 ; Rise       ; SW[6]           ;
;  HEX1[5]  ; SW[6]      ; 9.695 ; 9.695 ; Rise       ; SW[6]           ;
;  HEX1[6]  ; SW[6]      ; 9.350 ; 9.350 ; Rise       ; SW[6]           ;
; LEDR[*]   ; SW[6]      ; 8.527 ; 8.527 ; Rise       ; SW[6]           ;
;  LEDR[0]  ; SW[6]      ; 8.527 ; 8.527 ; Rise       ; SW[6]           ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX6[0]     ; 7.146 ; 7.146 ; 7.146 ; 7.146 ;
; SW[0]      ; HEX6[1]     ; 7.123 ; 7.123 ; 7.123 ; 7.123 ;
; SW[0]      ; HEX6[2]     ;       ; 7.099 ; 7.099 ;       ;
; SW[0]      ; HEX6[3]     ; 7.143 ; 7.143 ; 7.143 ; 7.143 ;
; SW[0]      ; HEX6[4]     ; 7.132 ;       ;       ; 7.132 ;
; SW[0]      ; HEX6[5]     ; 7.129 ;       ;       ; 7.129 ;
; SW[0]      ; HEX6[6]     ; 7.137 ; 7.137 ; 7.137 ; 7.137 ;
; SW[1]      ; HEX6[0]     ; 7.186 ; 7.186 ; 7.186 ; 7.186 ;
; SW[1]      ; HEX6[1]     ; 7.161 ; 7.161 ; 7.161 ; 7.161 ;
; SW[1]      ; HEX6[2]     ; 7.166 ;       ;       ; 7.166 ;
; SW[1]      ; HEX6[3]     ; 7.188 ; 7.188 ; 7.188 ; 7.188 ;
; SW[1]      ; HEX6[4]     ;       ; 7.171 ; 7.171 ;       ;
; SW[1]      ; HEX6[5]     ; 7.169 ; 7.169 ; 7.169 ; 7.169 ;
; SW[1]      ; HEX6[6]     ; 7.174 ; 7.174 ; 7.174 ; 7.174 ;
; SW[2]      ; HEX6[0]     ; 6.861 ; 6.861 ; 6.861 ; 6.861 ;
; SW[2]      ; HEX6[1]     ; 6.839 ;       ;       ; 6.839 ;
; SW[2]      ; HEX6[2]     ; 6.840 ; 6.840 ; 6.840 ; 6.840 ;
; SW[2]      ; HEX6[3]     ; 6.862 ; 6.862 ; 6.862 ; 6.862 ;
; SW[2]      ; HEX6[4]     ; 6.847 ; 6.847 ; 6.847 ; 6.847 ;
; SW[2]      ; HEX6[5]     ; 6.843 ; 6.843 ; 6.843 ; 6.843 ;
; SW[2]      ; HEX6[6]     ; 6.852 ; 6.852 ; 6.852 ; 6.852 ;
; SW[3]      ; HEX6[0]     ; 7.258 ; 7.258 ; 7.258 ; 7.258 ;
; SW[3]      ; HEX6[1]     ; 7.249 ; 7.249 ; 7.249 ; 7.249 ;
; SW[3]      ; HEX6[2]     ; 7.239 ; 7.239 ; 7.239 ; 7.239 ;
; SW[3]      ; HEX6[3]     ; 7.272 ; 7.272 ; 7.272 ; 7.272 ;
; SW[3]      ; HEX6[4]     ;       ; 7.256 ; 7.256 ;       ;
; SW[3]      ; HEX6[5]     ; 7.243 ; 7.243 ; 7.243 ; 7.243 ;
; SW[3]      ; HEX6[6]     ; 7.262 ; 7.262 ; 7.262 ; 7.262 ;
; SW[4]      ; HEX7[0]     ; 6.090 ;       ;       ; 6.090 ;
; SW[4]      ; HEX7[3]     ; 6.060 ;       ;       ; 6.060 ;
; SW[4]      ; HEX7[4]     ; 6.060 ;       ;       ; 6.060 ;
; SW[4]      ; HEX7[5]     ; 6.090 ;       ;       ; 6.090 ;
; SW[5]      ; HEX3[0]     ;       ; 5.124 ; 5.124 ;       ;
; SW[5]      ; HEX3[6]     ;       ; 5.391 ; 5.391 ;       ;
; SW[10]     ; HEX4[0]     ; 5.374 ; 5.374 ; 5.374 ; 5.374 ;
; SW[10]     ; HEX4[1]     ; 5.382 ; 5.382 ; 5.382 ; 5.382 ;
; SW[10]     ; HEX4[2]     ;       ; 5.268 ; 5.268 ;       ;
; SW[10]     ; HEX4[3]     ; 5.090 ; 5.090 ; 5.090 ; 5.090 ;
; SW[10]     ; HEX4[4]     ; 5.099 ;       ;       ; 5.099 ;
; SW[10]     ; HEX4[5]     ; 5.108 ;       ;       ; 5.108 ;
; SW[10]     ; HEX4[6]     ; 5.262 ; 5.262 ; 5.262 ; 5.262 ;
; SW[11]     ; HEX4[0]     ; 5.252 ; 5.252 ; 5.252 ; 5.252 ;
; SW[11]     ; HEX4[1]     ; 5.250 ; 5.250 ; 5.250 ; 5.250 ;
; SW[11]     ; HEX4[2]     ; 5.133 ;       ;       ; 5.133 ;
; SW[11]     ; HEX4[3]     ; 4.962 ; 4.962 ; 4.962 ; 4.962 ;
; SW[11]     ; HEX4[4]     ;       ; 4.969 ; 4.969 ;       ;
; SW[11]     ; HEX4[5]     ; 4.984 ; 4.984 ; 4.984 ; 4.984 ;
; SW[11]     ; HEX4[6]     ; 5.141 ; 5.141 ; 5.141 ; 5.141 ;
; SW[12]     ; HEX4[0]     ; 5.537 ; 5.537 ; 5.537 ; 5.537 ;
; SW[12]     ; HEX4[1]     ; 5.534 ;       ;       ; 5.534 ;
; SW[12]     ; HEX4[2]     ; 5.416 ; 5.416 ; 5.416 ; 5.416 ;
; SW[12]     ; HEX4[3]     ; 5.243 ; 5.243 ; 5.243 ; 5.243 ;
; SW[12]     ; HEX4[4]     ; 5.250 ; 5.250 ; 5.250 ; 5.250 ;
; SW[12]     ; HEX4[5]     ; 5.269 ; 5.269 ; 5.269 ; 5.269 ;
; SW[12]     ; HEX4[6]     ; 5.426 ; 5.426 ; 5.426 ; 5.426 ;
; SW[13]     ; HEX4[0]     ; 9.528 ; 9.528 ; 9.528 ; 9.528 ;
; SW[13]     ; HEX4[1]     ; 9.536 ; 9.536 ; 9.536 ; 9.536 ;
; SW[13]     ; HEX4[2]     ; 9.421 ; 9.421 ; 9.421 ; 9.421 ;
; SW[13]     ; HEX4[3]     ; 9.217 ; 9.217 ; 9.217 ; 9.217 ;
; SW[13]     ; HEX4[4]     ;       ; 9.254 ; 9.254 ;       ;
; SW[13]     ; HEX4[5]     ; 9.262 ; 9.262 ; 9.262 ; 9.262 ;
; SW[13]     ; HEX4[6]     ; 9.411 ; 9.411 ; 9.411 ; 9.411 ;
; SW[14]     ; HEX5[0]     ; 9.245 ; 9.245 ; 9.245 ; 9.245 ;
; SW[14]     ; HEX5[1]     ; 9.218 ; 9.218 ; 9.218 ; 9.218 ;
; SW[14]     ; HEX5[2]     ;       ; 9.183 ; 9.183 ;       ;
; SW[14]     ; HEX5[3]     ; 9.538 ; 9.538 ; 9.538 ; 9.538 ;
; SW[14]     ; HEX5[4]     ; 9.381 ;       ;       ; 9.381 ;
; SW[14]     ; HEX5[5]     ; 9.506 ;       ;       ; 9.506 ;
; SW[14]     ; HEX5[6]     ; 9.532 ; 9.532 ; 9.532 ; 9.532 ;
; SW[15]     ; HEX5[0]     ; 9.066 ; 9.066 ; 9.066 ; 9.066 ;
; SW[15]     ; HEX5[1]     ; 9.041 ; 9.041 ; 9.041 ; 9.041 ;
; SW[15]     ; HEX5[2]     ; 9.031 ;       ;       ; 9.031 ;
; SW[15]     ; HEX5[3]     ; 9.358 ; 9.358 ; 9.358 ; 9.358 ;
; SW[15]     ; HEX5[4]     ;       ; 9.207 ; 9.207 ;       ;
; SW[15]     ; HEX5[5]     ; 9.330 ; 9.330 ; 9.330 ; 9.330 ;
; SW[15]     ; HEX5[6]     ; 9.349 ; 9.349 ; 9.349 ; 9.349 ;
; SW[16]     ; HEX5[0]     ; 9.241 ; 9.241 ; 9.241 ; 9.241 ;
; SW[16]     ; HEX5[1]     ; 9.224 ;       ;       ; 9.224 ;
; SW[16]     ; HEX5[2]     ; 9.185 ; 9.185 ; 9.185 ; 9.185 ;
; SW[16]     ; HEX5[3]     ; 9.537 ; 9.537 ; 9.537 ; 9.537 ;
; SW[16]     ; HEX5[4]     ; 9.394 ; 9.394 ; 9.394 ; 9.394 ;
; SW[16]     ; HEX5[5]     ; 9.516 ; 9.516 ; 9.516 ; 9.516 ;
; SW[16]     ; HEX5[6]     ; 9.537 ; 9.537 ; 9.537 ; 9.537 ;
; SW[17]     ; HEX5[0]     ; 9.000 ; 9.000 ; 9.000 ; 9.000 ;
; SW[17]     ; HEX5[1]     ; 8.985 ; 8.985 ; 8.985 ; 8.985 ;
; SW[17]     ; HEX5[2]     ; 8.971 ; 8.971 ; 8.971 ; 8.971 ;
; SW[17]     ; HEX5[3]     ; 9.294 ; 9.294 ; 9.294 ; 9.294 ;
; SW[17]     ; HEX5[4]     ;       ; 9.154 ; 9.154 ;       ;
; SW[17]     ; HEX5[5]     ; 9.278 ; 9.278 ; 9.278 ; 9.278 ;
; SW[17]     ; HEX5[6]     ; 9.297 ; 9.297 ; 9.297 ; 9.297 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX6[0]     ; 7.146 ; 7.146 ; 7.146 ; 7.146 ;
; SW[0]      ; HEX6[1]     ; 7.123 ; 7.123 ; 7.123 ; 7.123 ;
; SW[0]      ; HEX6[2]     ;       ; 7.099 ; 7.099 ;       ;
; SW[0]      ; HEX6[3]     ; 7.143 ; 7.143 ; 7.143 ; 7.143 ;
; SW[0]      ; HEX6[4]     ; 7.132 ;       ;       ; 7.132 ;
; SW[0]      ; HEX6[5]     ; 7.129 ;       ;       ; 7.129 ;
; SW[0]      ; HEX6[6]     ; 7.137 ; 7.137 ; 7.137 ; 7.137 ;
; SW[1]      ; HEX6[0]     ; 7.186 ; 7.186 ; 7.186 ; 7.186 ;
; SW[1]      ; HEX6[1]     ; 7.161 ; 7.161 ; 7.161 ; 7.161 ;
; SW[1]      ; HEX6[2]     ; 7.166 ;       ;       ; 7.166 ;
; SW[1]      ; HEX6[3]     ; 7.188 ; 7.188 ; 7.188 ; 7.188 ;
; SW[1]      ; HEX6[4]     ;       ; 7.171 ; 7.171 ;       ;
; SW[1]      ; HEX6[5]     ; 7.169 ; 7.169 ; 7.169 ; 7.169 ;
; SW[1]      ; HEX6[6]     ; 7.174 ; 7.174 ; 7.174 ; 7.174 ;
; SW[2]      ; HEX6[0]     ; 6.861 ; 6.861 ; 6.861 ; 6.861 ;
; SW[2]      ; HEX6[1]     ; 6.839 ;       ;       ; 6.839 ;
; SW[2]      ; HEX6[2]     ; 6.840 ; 6.840 ; 6.840 ; 6.840 ;
; SW[2]      ; HEX6[3]     ; 6.862 ; 6.862 ; 6.862 ; 6.862 ;
; SW[2]      ; HEX6[4]     ; 6.847 ; 6.847 ; 6.847 ; 6.847 ;
; SW[2]      ; HEX6[5]     ; 6.843 ; 6.843 ; 6.843 ; 6.843 ;
; SW[2]      ; HEX6[6]     ; 6.852 ; 6.852 ; 6.852 ; 6.852 ;
; SW[3]      ; HEX6[0]     ; 7.258 ; 7.258 ; 7.258 ; 7.258 ;
; SW[3]      ; HEX6[1]     ; 7.249 ; 7.249 ; 7.249 ; 7.249 ;
; SW[3]      ; HEX6[2]     ; 7.239 ; 7.239 ; 7.239 ; 7.239 ;
; SW[3]      ; HEX6[3]     ; 7.272 ; 7.272 ; 7.272 ; 7.272 ;
; SW[3]      ; HEX6[4]     ;       ; 7.256 ; 7.256 ;       ;
; SW[3]      ; HEX6[5]     ; 7.243 ; 7.243 ; 7.243 ; 7.243 ;
; SW[3]      ; HEX6[6]     ; 7.262 ; 7.262 ; 7.262 ; 7.262 ;
; SW[4]      ; HEX7[0]     ; 6.090 ;       ;       ; 6.090 ;
; SW[4]      ; HEX7[3]     ; 6.060 ;       ;       ; 6.060 ;
; SW[4]      ; HEX7[4]     ; 6.060 ;       ;       ; 6.060 ;
; SW[4]      ; HEX7[5]     ; 6.090 ;       ;       ; 6.090 ;
; SW[5]      ; HEX3[0]     ;       ; 5.124 ; 5.124 ;       ;
; SW[5]      ; HEX3[6]     ;       ; 5.391 ; 5.391 ;       ;
; SW[10]     ; HEX4[0]     ; 5.374 ; 5.374 ; 5.374 ; 5.374 ;
; SW[10]     ; HEX4[1]     ; 5.382 ; 5.382 ; 5.382 ; 5.382 ;
; SW[10]     ; HEX4[2]     ;       ; 5.268 ; 5.268 ;       ;
; SW[10]     ; HEX4[3]     ; 5.090 ; 5.090 ; 5.090 ; 5.090 ;
; SW[10]     ; HEX4[4]     ; 5.099 ;       ;       ; 5.099 ;
; SW[10]     ; HEX4[5]     ; 5.108 ;       ;       ; 5.108 ;
; SW[10]     ; HEX4[6]     ; 5.262 ; 5.262 ; 5.262 ; 5.262 ;
; SW[11]     ; HEX4[0]     ; 5.252 ; 5.252 ; 5.252 ; 5.252 ;
; SW[11]     ; HEX4[1]     ; 5.250 ; 5.250 ; 5.250 ; 5.250 ;
; SW[11]     ; HEX4[2]     ; 5.133 ;       ;       ; 5.133 ;
; SW[11]     ; HEX4[3]     ; 4.962 ; 4.962 ; 4.962 ; 4.962 ;
; SW[11]     ; HEX4[4]     ;       ; 4.969 ; 4.969 ;       ;
; SW[11]     ; HEX4[5]     ; 4.984 ; 4.984 ; 4.984 ; 4.984 ;
; SW[11]     ; HEX4[6]     ; 5.141 ; 5.141 ; 5.141 ; 5.141 ;
; SW[12]     ; HEX4[0]     ; 5.537 ; 5.537 ; 5.537 ; 5.537 ;
; SW[12]     ; HEX4[1]     ; 5.534 ;       ;       ; 5.534 ;
; SW[12]     ; HEX4[2]     ; 5.416 ; 5.416 ; 5.416 ; 5.416 ;
; SW[12]     ; HEX4[3]     ; 5.243 ; 5.243 ; 5.243 ; 5.243 ;
; SW[12]     ; HEX4[4]     ; 5.250 ; 5.250 ; 5.250 ; 5.250 ;
; SW[12]     ; HEX4[5]     ; 5.269 ; 5.269 ; 5.269 ; 5.269 ;
; SW[12]     ; HEX4[6]     ; 5.426 ; 5.426 ; 5.426 ; 5.426 ;
; SW[13]     ; HEX4[0]     ; 9.528 ; 9.528 ; 9.528 ; 9.528 ;
; SW[13]     ; HEX4[1]     ; 9.536 ; 9.536 ; 9.536 ; 9.536 ;
; SW[13]     ; HEX4[2]     ; 9.421 ; 9.421 ; 9.421 ; 9.421 ;
; SW[13]     ; HEX4[3]     ; 9.217 ; 9.217 ; 9.217 ; 9.217 ;
; SW[13]     ; HEX4[4]     ;       ; 9.254 ; 9.254 ;       ;
; SW[13]     ; HEX4[5]     ; 9.262 ; 9.262 ; 9.262 ; 9.262 ;
; SW[13]     ; HEX4[6]     ; 9.411 ; 9.411 ; 9.411 ; 9.411 ;
; SW[14]     ; HEX5[0]     ; 9.245 ; 9.245 ; 9.245 ; 9.245 ;
; SW[14]     ; HEX5[1]     ; 9.218 ; 9.218 ; 9.218 ; 9.218 ;
; SW[14]     ; HEX5[2]     ;       ; 9.183 ; 9.183 ;       ;
; SW[14]     ; HEX5[3]     ; 9.538 ; 9.538 ; 9.538 ; 9.538 ;
; SW[14]     ; HEX5[4]     ; 9.381 ;       ;       ; 9.381 ;
; SW[14]     ; HEX5[5]     ; 9.506 ;       ;       ; 9.506 ;
; SW[14]     ; HEX5[6]     ; 9.532 ; 9.532 ; 9.532 ; 9.532 ;
; SW[15]     ; HEX5[0]     ; 9.066 ; 9.066 ; 9.066 ; 9.066 ;
; SW[15]     ; HEX5[1]     ; 9.041 ; 9.041 ; 9.041 ; 9.041 ;
; SW[15]     ; HEX5[2]     ; 9.031 ;       ;       ; 9.031 ;
; SW[15]     ; HEX5[3]     ; 9.358 ; 9.358 ; 9.358 ; 9.358 ;
; SW[15]     ; HEX5[4]     ;       ; 9.207 ; 9.207 ;       ;
; SW[15]     ; HEX5[5]     ; 9.330 ; 9.330 ; 9.330 ; 9.330 ;
; SW[15]     ; HEX5[6]     ; 9.349 ; 9.349 ; 9.349 ; 9.349 ;
; SW[16]     ; HEX5[0]     ; 9.241 ; 9.241 ; 9.241 ; 9.241 ;
; SW[16]     ; HEX5[1]     ; 9.224 ;       ;       ; 9.224 ;
; SW[16]     ; HEX5[2]     ; 9.185 ; 9.185 ; 9.185 ; 9.185 ;
; SW[16]     ; HEX5[3]     ; 9.537 ; 9.537 ; 9.537 ; 9.537 ;
; SW[16]     ; HEX5[4]     ; 9.394 ; 9.394 ; 9.394 ; 9.394 ;
; SW[16]     ; HEX5[5]     ; 9.516 ; 9.516 ; 9.516 ; 9.516 ;
; SW[16]     ; HEX5[6]     ; 9.537 ; 9.537 ; 9.537 ; 9.537 ;
; SW[17]     ; HEX5[0]     ; 9.000 ; 9.000 ; 9.000 ; 9.000 ;
; SW[17]     ; HEX5[1]     ; 8.985 ; 8.985 ; 8.985 ; 8.985 ;
; SW[17]     ; HEX5[2]     ; 8.971 ; 8.971 ; 8.971 ; 8.971 ;
; SW[17]     ; HEX5[3]     ; 9.294 ; 9.294 ; 9.294 ; 9.294 ;
; SW[17]     ; HEX5[4]     ;       ; 9.154 ; 9.154 ;       ;
; SW[17]     ; HEX5[5]     ; 9.278 ; 9.278 ; 9.278 ; 9.278 ;
; SW[17]     ; HEX5[6]     ; 9.297 ; 9.297 ; 9.297 ; 9.297 ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; SW[6] ; -5.701 ; -475.068      ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; SW[6] ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; SW[6] ; -2.000 ; -195.380              ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SW[6]'                                                                                                                    ;
+--------+---------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -5.701 ; memory:memory|currentAddress[4] ; memory:memory|cache[0][13]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.005      ; 6.738      ;
; -5.695 ; memory:memory|currentAddress[4] ; memory:memory|cache[0][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.005      ; 6.732      ;
; -5.632 ; memory:memory|currentAddress[3] ; memory:memory|cache[0][13]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.001      ; 6.665      ;
; -5.628 ; memory:memory|currentAddress[0] ; memory:memory|cache[0][13]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.001      ; 6.661      ;
; -5.626 ; memory:memory|currentAddress[3] ; memory:memory|cache[0][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.001      ; 6.659      ;
; -5.622 ; memory:memory|currentAddress[0] ; memory:memory|cache[0][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.001      ; 6.655      ;
; -5.601 ; memory:memory|currentAddress[1] ; memory:memory|cache[0][13]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.001      ; 6.634      ;
; -5.595 ; memory:memory|currentAddress[1] ; memory:memory|cache[0][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.001      ; 6.628      ;
; -5.587 ; memory:memory|currentWren       ; memory:memory|cache[0][13]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.001      ; 6.620      ;
; -5.581 ; memory:memory|currentWren       ; memory:memory|cache[0][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.001      ; 6.614      ;
; -5.558 ; memory:memory|outputValid       ; memory:memory|cache[0][13]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.001      ; 6.591      ;
; -5.552 ; memory:memory|outputValid       ; memory:memory|cache[0][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.001      ; 6.585      ;
; -5.551 ; memory:memory|currentAddress[2] ; memory:memory|cache[0][13]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.001      ; 6.584      ;
; -5.545 ; memory:memory|currentAddress[2] ; memory:memory|cache[0][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.001      ; 6.578      ;
; -5.487 ; memory:memory|currentAddress[4] ; memory:memory|cache[1][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.007      ; 6.526      ;
; -5.435 ; memory:memory|currentAddress[4] ; memory:memory|memAddress[2] ; SW[6]        ; SW[6]       ; 1.000        ; -0.006     ; 6.461      ;
; -5.430 ; memory:memory|currentAddress[4] ; memory:memory|cache[0][6]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.009     ; 6.453      ;
; -5.423 ; memory:memory|currentAddress[4] ; memory:memory|cache[0][7]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.009     ; 6.446      ;
; -5.418 ; memory:memory|currentAddress[3] ; memory:memory|cache[1][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.003      ; 6.453      ;
; -5.414 ; memory:memory|currentAddress[0] ; memory:memory|cache[1][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.003      ; 6.449      ;
; -5.395 ; memory:memory|currentAddress[4] ; memory:memory|cache[0][5]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.005     ; 6.422      ;
; -5.387 ; memory:memory|currentAddress[1] ; memory:memory|cache[1][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.003      ; 6.422      ;
; -5.373 ; memory:memory|currentWren       ; memory:memory|cache[1][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.003      ; 6.408      ;
; -5.366 ; memory:memory|currentAddress[3] ; memory:memory|memAddress[2] ; SW[6]        ; SW[6]       ; 1.000        ; -0.010     ; 6.388      ;
; -5.362 ; memory:memory|currentAddress[0] ; memory:memory|memAddress[2] ; SW[6]        ; SW[6]       ; 1.000        ; -0.010     ; 6.384      ;
; -5.361 ; memory:memory|currentAddress[3] ; memory:memory|cache[0][6]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.013     ; 6.380      ;
; -5.357 ; memory:memory|currentAddress[0] ; memory:memory|cache[0][6]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.013     ; 6.376      ;
; -5.354 ; memory:memory|currentAddress[3] ; memory:memory|cache[0][7]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.013     ; 6.373      ;
; -5.350 ; memory:memory|currentAddress[0] ; memory:memory|cache[0][7]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.013     ; 6.369      ;
; -5.344 ; memory:memory|outputValid       ; memory:memory|cache[1][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.003      ; 6.379      ;
; -5.341 ; memory:memory|currentAddress[4] ; memory:memory|cache[2][2]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.007     ; 6.366      ;
; -5.337 ; memory:memory|currentAddress[2] ; memory:memory|cache[1][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.003      ; 6.372      ;
; -5.335 ; memory:memory|currentAddress[1] ; memory:memory|memAddress[2] ; SW[6]        ; SW[6]       ; 1.000        ; -0.010     ; 6.357      ;
; -5.330 ; memory:memory|cache[1][14]      ; memory:memory|cache[0][13]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.002     ; 6.360      ;
; -5.330 ; memory:memory|currentAddress[1] ; memory:memory|cache[0][6]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.013     ; 6.349      ;
; -5.326 ; memory:memory|currentAddress[3] ; memory:memory|cache[0][5]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.009     ; 6.349      ;
; -5.324 ; memory:memory|cache[1][14]      ; memory:memory|cache[0][14]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.002     ; 6.354      ;
; -5.323 ; memory:memory|currentAddress[1] ; memory:memory|cache[0][7]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.013     ; 6.342      ;
; -5.322 ; memory:memory|currentAddress[0] ; memory:memory|cache[0][5]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.009     ; 6.345      ;
; -5.321 ; memory:memory|currentWren       ; memory:memory|memAddress[2] ; SW[6]        ; SW[6]       ; 1.000        ; -0.010     ; 6.343      ;
; -5.317 ; memory:memory|currentAddress[4] ; memory:memory|cache[2][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.007      ; 6.356      ;
; -5.316 ; memory:memory|currentWren       ; memory:memory|cache[0][6]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.013     ; 6.335      ;
; -5.309 ; memory:memory|currentWren       ; memory:memory|cache[0][7]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.013     ; 6.328      ;
; -5.302 ; memory:memory|currentAddress[4] ; memory:memory|cache[2][3]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.016     ; 6.318      ;
; -5.300 ; memory:memory|currentAddress[4] ; memory:memory|cache[2][4]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.016     ; 6.316      ;
; -5.295 ; memory:memory|currentAddress[1] ; memory:memory|cache[0][5]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.009     ; 6.318      ;
; -5.292 ; memory:memory|outputValid       ; memory:memory|memAddress[2] ; SW[6]        ; SW[6]       ; 1.000        ; -0.010     ; 6.314      ;
; -5.289 ; memory:memory|currentAddress[4] ; memory:memory|cache[3][1]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.014     ; 6.307      ;
; -5.289 ; memory:memory|currentAddress[4] ; memory:memory|cache[3][0]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.014     ; 6.307      ;
; -5.287 ; memory:memory|outputValid       ; memory:memory|cache[0][6]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.013     ; 6.306      ;
; -5.285 ; memory:memory|currentAddress[2] ; memory:memory|memAddress[2] ; SW[6]        ; SW[6]       ; 1.000        ; -0.010     ; 6.307      ;
; -5.281 ; memory:memory|currentWren       ; memory:memory|cache[0][5]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.009     ; 6.304      ;
; -5.280 ; memory:memory|outputValid       ; memory:memory|cache[0][7]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.013     ; 6.299      ;
; -5.280 ; memory:memory|currentAddress[2] ; memory:memory|cache[0][6]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.013     ; 6.299      ;
; -5.279 ; memory:memory|currentAddress[4] ; memory:memory|cache[2][6]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.007     ; 6.304      ;
; -5.279 ; memory:memory|currentAddress[4] ; memory:memory|cache[2][5]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.007     ; 6.304      ;
; -5.275 ; memory:memory|currentAddress[4] ; memory:memory|cache[3][4]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.016     ; 6.291      ;
; -5.275 ; memory:memory|currentAddress[4] ; memory:memory|cache[3][3]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.016     ; 6.291      ;
; -5.273 ; memory:memory|currentAddress[2] ; memory:memory|cache[0][7]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.013     ; 6.292      ;
; -5.272 ; memory:memory|currentAddress[3] ; memory:memory|cache[2][2]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.011     ; 6.293      ;
; -5.270 ; memory:memory|currentAddress[4] ; memory:memory|cache[0][11]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.004      ; 6.306      ;
; -5.270 ; memory:memory|currentAddress[4] ; memory:memory|cache[0][10]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.004      ; 6.306      ;
; -5.270 ; memory:memory|currentAddress[4] ; memory:memory|cache[0][9]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.004      ; 6.306      ;
; -5.270 ; memory:memory|currentAddress[4] ; memory:memory|cache[0][8]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.004      ; 6.306      ;
; -5.270 ; memory:memory|currentAddress[4] ; memory:memory|cache[0][12]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.004      ; 6.306      ;
; -5.268 ; memory:memory|currentAddress[0] ; memory:memory|cache[2][2]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.011     ; 6.289      ;
; -5.263 ; memory:memory|currentAddress[4] ; memory:memory|cache[3][6]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.007     ; 6.288      ;
; -5.259 ; memory:memory|currentAddress[4] ; memory:memory|cache[3][5]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.007     ; 6.284      ;
; -5.258 ; memory:memory|currentAddress[4] ; memory:memory|cache[3][2]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.007     ; 6.283      ;
; -5.257 ; memory:memory|currentAddress[4] ; memory:memory|cache[0][1]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.012     ; 6.277      ;
; -5.252 ; memory:memory|outputValid       ; memory:memory|cache[0][5]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.009     ; 6.275      ;
; -5.250 ; memory:memory|currentAddress[4] ; memory:memory|cache[3][7]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.007     ; 6.275      ;
; -5.249 ; memory:memory|cache[1][13]      ; memory:memory|cache[0][13]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.000      ; 6.281      ;
; -5.248 ; memory:memory|currentAddress[3] ; memory:memory|cache[2][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.003      ; 6.283      ;
; -5.245 ; memory:memory|currentAddress[2] ; memory:memory|cache[0][5]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.009     ; 6.268      ;
; -5.244 ; memory:memory|currentAddress[0] ; memory:memory|cache[2][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.003      ; 6.279      ;
; -5.243 ; memory:memory|cache[1][13]      ; memory:memory|cache[0][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.000      ; 6.275      ;
; -5.241 ; memory:memory|currentAddress[1] ; memory:memory|cache[2][2]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.011     ; 6.262      ;
; -5.233 ; memory:memory|currentAddress[4] ; memory:memory|memData[7]    ; SW[6]        ; SW[6]       ; 1.000        ; -0.012     ; 6.253      ;
; -5.233 ; memory:memory|currentAddress[4] ; memory:memory|memData[6]    ; SW[6]        ; SW[6]       ; 1.000        ; -0.012     ; 6.253      ;
; -5.233 ; memory:memory|currentAddress[4] ; memory:memory|memData[5]    ; SW[6]        ; SW[6]       ; 1.000        ; -0.012     ; 6.253      ;
; -5.233 ; memory:memory|currentAddress[4] ; memory:memory|memData[4]    ; SW[6]        ; SW[6]       ; 1.000        ; -0.012     ; 6.253      ;
; -5.233 ; memory:memory|currentAddress[4] ; memory:memory|memData[3]    ; SW[6]        ; SW[6]       ; 1.000        ; -0.012     ; 6.253      ;
; -5.233 ; memory:memory|currentAddress[4] ; memory:memory|memData[2]    ; SW[6]        ; SW[6]       ; 1.000        ; -0.012     ; 6.253      ;
; -5.233 ; memory:memory|currentAddress[4] ; memory:memory|memData[1]    ; SW[6]        ; SW[6]       ; 1.000        ; -0.012     ; 6.253      ;
; -5.233 ; memory:memory|currentAddress[4] ; memory:memory|memAddress[4] ; SW[6]        ; SW[6]       ; 1.000        ; -0.012     ; 6.253      ;
; -5.233 ; memory:memory|currentAddress[4] ; memory:memory|memAddress[3] ; SW[6]        ; SW[6]       ; 1.000        ; -0.012     ; 6.253      ;
; -5.233 ; memory:memory|currentAddress[4] ; memory:memory|memAddress[1] ; SW[6]        ; SW[6]       ; 1.000        ; -0.012     ; 6.253      ;
; -5.233 ; memory:memory|currentAddress[4] ; memory:memory|memAddress[0] ; SW[6]        ; SW[6]       ; 1.000        ; -0.012     ; 6.253      ;
; -5.233 ; memory:memory|currentAddress[4] ; memory:memory|memData[0]    ; SW[6]        ; SW[6]       ; 1.000        ; -0.012     ; 6.253      ;
; -5.233 ; memory:memory|currentAddress[3] ; memory:memory|cache[2][3]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.020     ; 6.245      ;
; -5.231 ; memory:memory|currentAddress[3] ; memory:memory|cache[2][4]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.020     ; 6.243      ;
; -5.230 ; memory:memory|currentAddress[4] ; memory:memory|cache[0][0]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.010     ; 6.252      ;
; -5.229 ; memory:memory|currentAddress[0] ; memory:memory|cache[2][3]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.020     ; 6.241      ;
; -5.228 ; memory:memory|currentAddress[4] ; memory:memory|cache[0][4]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.010     ; 6.250      ;
; -5.228 ; memory:memory|currentAddress[4] ; memory:memory|cache[0][3]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.010     ; 6.250      ;
; -5.228 ; memory:memory|currentAddress[4] ; memory:memory|cache[0][2]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.010     ; 6.250      ;
; -5.227 ; memory:memory|currentAddress[0] ; memory:memory|cache[2][4]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.020     ; 6.239      ;
; -5.227 ; memory:memory|currentWren       ; memory:memory|cache[2][2]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.011     ; 6.248      ;
; -5.220 ; memory:memory|currentAddress[3] ; memory:memory|cache[3][1]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.018     ; 6.234      ;
+--------+---------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SW[6]'                                                                                                                                                                                                                ;
+-------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; memory:memory|cache[3][8]       ; memory:memory|cache[3][8]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memory:memory|memCount[0]       ; memory:memory|memCount[0]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memory:memory|memCount[1]       ; memory:memory|memCount[1]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memory:memory|cache[2][16]      ; memory:memory|cache[2][16]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memory:memory|writeAddress[1]   ; memory:memory|writeAddress[1]                                                                                           ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memory:memory|cache[1][9]       ; memory:memory|cache[1][9]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memory:memory|writeAddress[0]   ; memory:memory|writeAddress[0]                                                                                           ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memory:memory|cache[3][15]      ; memory:memory|cache[3][15]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memory:memory|currentData[7]    ; memory:memory|currentData[7]                                                                                            ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memory:memory|currentData[6]    ; memory:memory|currentData[6]                                                                                            ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memory:memory|currentData[5]    ; memory:memory|currentData[5]                                                                                            ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memory:memory|currentData[4]    ; memory:memory|currentData[4]                                                                                            ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memory:memory|currentData[3]    ; memory:memory|currentData[3]                                                                                            ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memory:memory|currentData[2]    ; memory:memory|currentData[2]                                                                                            ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memory:memory|currentData[1]    ; memory:memory|currentData[1]                                                                                            ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memory:memory|currentData[0]    ; memory:memory|currentData[0]                                                                                            ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memory:memory|cache[1][0]       ; memory:memory|cache[1][0]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.368 ; memory:memory|memData[2]        ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg2  ; SW[6]        ; SW[6]       ; 0.000        ; 0.074      ; 0.580      ;
; 0.370 ; memory:memory|memData[0]        ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg0  ; SW[6]        ; SW[6]       ; 0.000        ; 0.074      ; 0.582      ;
; 0.370 ; memory:memory|memCount[0]       ; memory:memory|memCount[1]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; memory:memory|memData[7]        ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg7  ; SW[6]        ; SW[6]       ; 0.000        ; 0.074      ; 0.583      ;
; 0.372 ; memory:memory|memData[5]        ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg5  ; SW[6]        ; SW[6]       ; 0.000        ; 0.074      ; 0.584      ;
; 0.376 ; memory:memory|memData[4]        ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg4  ; SW[6]        ; SW[6]       ; 0.000        ; 0.074      ; 0.588      ;
; 0.377 ; memory:memory|currentAddress[0] ; memory:memory|cache[0][8]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; memory:memory|memData[3]        ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg3  ; SW[6]        ; SW[6]       ; 0.000        ; 0.074      ; 0.589      ;
; 0.379 ; memory:memory|currentAddress[2] ; memory:memory|cache[0][10]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; memory:memory|memData[6]        ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg6  ; SW[6]        ; SW[6]       ; 0.000        ; 0.074      ; 0.591      ;
; 0.394 ; memory:memory|memAddress[1]     ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg1 ; SW[6]        ; SW[6]       ; 0.000        ; 0.075      ; 0.607      ;
; 0.398 ; memory:memory|memAddress[4]     ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg4 ; SW[6]        ; SW[6]       ; 0.000        ; 0.075      ; 0.611      ;
; 0.399 ; memory:memory|memAddress[3]     ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg3 ; SW[6]        ; SW[6]       ; 0.000        ; 0.075      ; 0.612      ;
; 0.400 ; memory:memory|memData[1]        ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg1  ; SW[6]        ; SW[6]       ; 0.000        ; 0.074      ; 0.612      ;
; 0.400 ; memory:memory|memAddress[0]     ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg0 ; SW[6]        ; SW[6]       ; 0.000        ; 0.075      ; 0.613      ;
; 0.472 ; memory:memory|cache[0][15]      ; memory:memory|cache[0][15]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.624      ;
; 0.496 ; memory:memory|currentData[7]    ; memory:memory|cache[0][7]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; memory:memory|currentData[6]    ; memory:memory|cache[0][6]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; memory:memory|currentData[3]    ; memory:memory|cache[0][3]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.649      ;
; 0.509 ; memory:memory|currentData[4]    ; memory:memory|cache[0][4]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; memory:memory|currentData[2]    ; memory:memory|cache[1][2]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.661      ;
; 0.512 ; memory:memory|memAddress[2]     ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg2 ; SW[6]        ; SW[6]       ; 0.000        ; 0.069      ; 0.719      ;
; 0.535 ; memory:memory|cache[1][3]       ; memory:memory|cache[1][3]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.687      ;
; 0.535 ; memory:memory|cache[2][3]       ; memory:memory|cache[2][3]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.687      ;
; 0.537 ; memory:memory|memWren           ; memory:memory|memWren                                                                                                   ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.689      ;
; 0.537 ; memory:memory|currentData[5]    ; memory:memory|cache[2][5]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; -0.002     ; 0.687      ;
; 0.545 ; memory:memory|cache[2][4]       ; memory:memory|cache[2][4]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.697      ;
; 0.575 ; memory:memory|cache[3][2]       ; memory:memory|cache[3][2]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.727      ;
; 0.576 ; memory:memory|cache[1][2]       ; memory:memory|cache[1][2]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.728      ;
; 0.585 ; memory:memory|cache[3][5]       ; memory:memory|cache[3][5]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.737      ;
; 0.585 ; memory:memory|cache[3][3]       ; memory:memory|cache[3][3]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.737      ;
; 0.592 ; memory:memory|cache[3][0]       ; memory:memory|outputData[0]                                                                                             ; SW[6]        ; SW[6]       ; 0.000        ; 0.001      ; 0.745      ;
; 0.596 ; memory:memory|currentData[0]    ; memory:memory|cache[2][0]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; -0.001     ; 0.747      ;
; 0.598 ; memory:memory|currentData[1]    ; memory:memory|cache[2][1]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; -0.001     ; 0.749      ;
; 0.598 ; memory:memory|currentData[1]    ; memory:memory|cache[3][1]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; -0.001     ; 0.749      ;
; 0.600 ; memory:memory|currentData[5]    ; memory:memory|cache[0][5]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.752      ;
; 0.600 ; memory:memory|currentData[0]    ; memory:memory|cache[3][0]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; -0.001     ; 0.751      ;
; 0.609 ; memory:memory|cache[0][3]       ; memory:memory|cache[0][3]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.761      ;
; 0.610 ; memory:memory|currentData[5]    ; memory:memory|cache[3][5]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; -0.002     ; 0.760      ;
; 0.616 ; memory:memory|cache[2][15]      ; memory:memory|cache[2][15]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.768      ;
; 0.622 ; memory:memory|cache[0][5]       ; memory:memory|outputData[5]                                                                                             ; SW[6]        ; SW[6]       ; 0.000        ; -0.006     ; 0.768      ;
; 0.624 ; memory:memory|currentData[7]    ; memory:memory|cache[1][7]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.002      ; 0.778      ;
; 0.626 ; memory:memory|cache[1][7]       ; memory:memory|cache[1][7]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.778      ;
; 0.637 ; memory:memory|cache[3][6]       ; memory:memory|outputData[6]                                                                                             ; SW[6]        ; SW[6]       ; 0.000        ; -0.001     ; 0.788      ;
; 0.639 ; memory:memory|currentAddress[2] ; memory:memory|currentAddress[2]                                                                                         ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.791      ;
; 0.646 ; memory:memory|currentAddress[4] ; memory:memory|cache[2][12]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; -0.001     ; 0.797      ;
; 0.653 ; memory:memory|cache[3][15]      ; memory:memory|memWren                                                                                                   ; SW[6]        ; SW[6]       ; 0.000        ; -0.006     ; 0.799      ;
; 0.654 ; memory:memory|cache[3][4]       ; memory:memory|cache[3][4]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.806      ;
; 0.655 ; memory:memory|cache[0][1]       ; memory:memory|cache[0][1]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.807      ;
; 0.655 ; memory:memory|cache[2][0]       ; memory:memory|cache[2][0]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.807      ;
; 0.657 ; memory:memory|cache[0][5]       ; memory:memory|cache[0][5]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.809      ;
; 0.661 ; memory:memory|currentAddress[2] ; memory:memory|cache[0][8]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.813      ;
; 0.662 ; memory:memory|cache[3][1]       ; memory:memory|cache[3][1]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.814      ;
; 0.664 ; memory:memory|cache[1][4]       ; memory:memory|cache[1][4]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.816      ;
; 0.666 ; memory:memory|outputValid       ; memory:memory|cache[0][10]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.818      ;
; 0.668 ; memory:memory|cache[2][1]       ; memory:memory|cache[2][1]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.820      ;
; 0.668 ; memory:memory|outputValid       ; memory:memory|cache[0][8]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.820      ;
; 0.671 ; memory:memory|cache[0][0]       ; memory:memory|cache[0][0]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.823      ;
; 0.681 ; memory:memory|currentData[5]    ; memory:memory|cache[1][5]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.002      ; 0.835      ;
; 0.683 ; memory:memory|currentData[7]    ; memory:memory|cache[2][7]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.003      ; 0.838      ;
; 0.690 ; memory:memory|cache[2][6]       ; memory:memory|cache[2][6]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.842      ;
; 0.695 ; memory:memory|currentWren       ; memory:memory|cache[0][10]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.847      ;
; 0.697 ; memory:memory|currentWren       ; memory:memory|cache[0][8]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.849      ;
; 0.703 ; memory:memory|currentData[7]    ; memory:memory|cache[3][7]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.002      ; 0.857      ;
; 0.709 ; memory:memory|currentAddress[1] ; memory:memory|cache[0][10]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.861      ;
; 0.711 ; memory:memory|currentAddress[1] ; memory:memory|cache[0][8]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.863      ;
; 0.715 ; memory:memory|cache[3][4]       ; memory:memory|outputData[4]                                                                                             ; SW[6]        ; SW[6]       ; 0.000        ; 0.003      ; 0.870      ;
; 0.717 ; memory:memory|memWren           ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_we_reg       ; SW[6]        ; SW[6]       ; 0.000        ; 0.067      ; 0.922      ;
; 0.720 ; memory:memory|currentData[3]    ; memory:memory|cache[1][3]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.003      ; 0.875      ;
; 0.721 ; memory:memory|currentData[4]    ; memory:memory|cache[2][4]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; -0.006     ; 0.867      ;
; 0.723 ; memory:memory|memWren           ; memory:memory|cache[1][15]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; 0.006      ; 0.881      ;
; 0.729 ; memory:memory|cache[2][2]       ; memory:memory|cache[2][2]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.881      ;
; 0.730 ; memory:memory|cache[0][3]       ; memory:memory|outputData[3]                                                                                             ; SW[6]        ; SW[6]       ; 0.000        ; -0.007     ; 0.875      ;
; 0.734 ; memory:memory|currentData[2]    ; memory:memory|cache[2][2]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; -0.004     ; 0.882      ;
; 0.735 ; memory:memory|currentData[2]    ; memory:memory|cache[3][2]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; -0.004     ; 0.883      ;
; 0.736 ; memory:memory|currentAddress[0] ; memory:memory|cache[0][10]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.888      ;
; 0.740 ; memory:memory|currentData[3]    ; memory:memory|cache[3][3]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; -0.006     ; 0.886      ;
; 0.740 ; memory:memory|currentAddress[3] ; memory:memory|cache[0][10]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.892      ;
; 0.742 ; memory:memory|currentData[3]    ; memory:memory|cache[2][3]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; -0.006     ; 0.888      ;
; 0.742 ; memory:memory|currentAddress[3] ; memory:memory|cache[0][8]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.894      ;
; 0.748 ; memory:memory|cache[1][15]      ; memory:memory|cache[1][15]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.900      ;
; 0.755 ; memory:memory|cache[1][7]       ; memory:memory|outputData[7]                                                                                             ; SW[6]        ; SW[6]       ; 0.000        ; -0.010     ; 0.897      ;
; 0.758 ; memory:memory|writeAddress[1]   ; memory:memory|memWren                                                                                                   ; SW[6]        ; SW[6]       ; 0.000        ; -0.004     ; 0.906      ;
+-------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SW[6]'                                                                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; SW[6] ; Rise       ; SW[6]                                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][0]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][0]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][10]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][10]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][11]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][11]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][12]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][12]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][13]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][13]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][14]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][14]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][15]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][15]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][1]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][1]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][2]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][2]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][3]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][3]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][4]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][4]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][5]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][5]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][6]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][6]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][7]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][7]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][8]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][8]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][9]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][9]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][0]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][0]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][10]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][10]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][11]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][11]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][12]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][12]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][13]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][13]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][14]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][14]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][15]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][15]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][1]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][1]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][2]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][2]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][3]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][3]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][4]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][4]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][5]                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SW[*]     ; SW[6]      ; 6.776 ; 6.776 ; Rise       ; SW[6]           ;
;  SW[0]    ; SW[6]      ; 6.473 ; 6.473 ; Rise       ; SW[6]           ;
;  SW[1]    ; SW[6]      ; 6.366 ; 6.366 ; Rise       ; SW[6]           ;
;  SW[2]    ; SW[6]      ; 6.370 ; 6.370 ; Rise       ; SW[6]           ;
;  SW[3]    ; SW[6]      ; 6.776 ; 6.776 ; Rise       ; SW[6]           ;
;  SW[4]    ; SW[6]      ; 6.175 ; 6.175 ; Rise       ; SW[6]           ;
;  SW[5]    ; SW[6]      ; 6.141 ; 6.141 ; Rise       ; SW[6]           ;
;  SW[10]   ; SW[6]      ; 1.325 ; 1.325 ; Rise       ; SW[6]           ;
;  SW[11]   ; SW[6]      ; 0.792 ; 0.792 ; Rise       ; SW[6]           ;
;  SW[12]   ; SW[6]      ; 0.917 ; 0.917 ; Rise       ; SW[6]           ;
;  SW[13]   ; SW[6]      ; 3.096 ; 3.096 ; Rise       ; SW[6]           ;
;  SW[14]   ; SW[6]      ; 3.411 ; 3.411 ; Rise       ; SW[6]           ;
;  SW[15]   ; SW[6]      ; 3.038 ; 3.038 ; Rise       ; SW[6]           ;
;  SW[16]   ; SW[6]      ; 3.305 ; 3.305 ; Rise       ; SW[6]           ;
;  SW[17]   ; SW[6]      ; 3.318 ; 3.318 ; Rise       ; SW[6]           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[6]      ; 0.567  ; 0.567  ; Rise       ; SW[6]           ;
;  SW[0]    ; SW[6]      ; -0.025 ; -0.025 ; Rise       ; SW[6]           ;
;  SW[1]    ; SW[6]      ; -0.474 ; -0.474 ; Rise       ; SW[6]           ;
;  SW[2]    ; SW[6]      ; -0.067 ; -0.067 ; Rise       ; SW[6]           ;
;  SW[3]    ; SW[6]      ; -0.884 ; -0.884 ; Rise       ; SW[6]           ;
;  SW[4]    ; SW[6]      ; -0.183 ; -0.183 ; Rise       ; SW[6]           ;
;  SW[5]    ; SW[6]      ; -0.085 ; -0.085 ; Rise       ; SW[6]           ;
;  SW[10]   ; SW[6]      ; 0.315  ; 0.315  ; Rise       ; SW[6]           ;
;  SW[11]   ; SW[6]      ; 0.412  ; 0.412  ; Rise       ; SW[6]           ;
;  SW[12]   ; SW[6]      ; 0.567  ; 0.567  ; Rise       ; SW[6]           ;
;  SW[13]   ; SW[6]      ; -1.881 ; -1.881 ; Rise       ; SW[6]           ;
;  SW[14]   ; SW[6]      ; -2.032 ; -2.032 ; Rise       ; SW[6]           ;
;  SW[15]   ; SW[6]      ; -1.936 ; -1.936 ; Rise       ; SW[6]           ;
;  SW[16]   ; SW[6]      ; -1.930 ; -1.930 ; Rise       ; SW[6]           ;
;  SW[17]   ; SW[6]      ; -1.892 ; -1.892 ; Rise       ; SW[6]           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; SW[6]      ; 4.681 ; 4.681 ; Rise       ; SW[6]           ;
;  HEX0[0]  ; SW[6]      ; 4.596 ; 4.596 ; Rise       ; SW[6]           ;
;  HEX0[1]  ; SW[6]      ; 4.643 ; 4.643 ; Rise       ; SW[6]           ;
;  HEX0[2]  ; SW[6]      ; 4.654 ; 4.654 ; Rise       ; SW[6]           ;
;  HEX0[3]  ; SW[6]      ; 4.681 ; 4.681 ; Rise       ; SW[6]           ;
;  HEX0[4]  ; SW[6]      ; 4.674 ; 4.674 ; Rise       ; SW[6]           ;
;  HEX0[5]  ; SW[6]      ; 4.675 ; 4.675 ; Rise       ; SW[6]           ;
;  HEX0[6]  ; SW[6]      ; 4.671 ; 4.671 ; Rise       ; SW[6]           ;
; HEX1[*]   ; SW[6]      ; 5.657 ; 5.657 ; Rise       ; SW[6]           ;
;  HEX1[0]  ; SW[6]      ; 5.525 ; 5.525 ; Rise       ; SW[6]           ;
;  HEX1[1]  ; SW[6]      ; 5.390 ; 5.390 ; Rise       ; SW[6]           ;
;  HEX1[2]  ; SW[6]      ; 5.512 ; 5.512 ; Rise       ; SW[6]           ;
;  HEX1[3]  ; SW[6]      ; 5.453 ; 5.453 ; Rise       ; SW[6]           ;
;  HEX1[4]  ; SW[6]      ; 5.055 ; 5.055 ; Rise       ; SW[6]           ;
;  HEX1[5]  ; SW[6]      ; 5.657 ; 5.657 ; Rise       ; SW[6]           ;
;  HEX1[6]  ; SW[6]      ; 5.434 ; 5.434 ; Rise       ; SW[6]           ;
; LEDR[*]   ; SW[6]      ; 4.743 ; 4.743 ; Rise       ; SW[6]           ;
;  LEDR[0]  ; SW[6]      ; 4.743 ; 4.743 ; Rise       ; SW[6]           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; SW[6]      ; 4.298 ; 4.298 ; Rise       ; SW[6]           ;
;  HEX0[0]  ; SW[6]      ; 4.298 ; 4.298 ; Rise       ; SW[6]           ;
;  HEX0[1]  ; SW[6]      ; 4.351 ; 4.351 ; Rise       ; SW[6]           ;
;  HEX0[2]  ; SW[6]      ; 4.359 ; 4.359 ; Rise       ; SW[6]           ;
;  HEX0[3]  ; SW[6]      ; 4.387 ; 4.387 ; Rise       ; SW[6]           ;
;  HEX0[4]  ; SW[6]      ; 4.379 ; 4.379 ; Rise       ; SW[6]           ;
;  HEX0[5]  ; SW[6]      ; 4.380 ; 4.380 ; Rise       ; SW[6]           ;
;  HEX0[6]  ; SW[6]      ; 4.378 ; 4.378 ; Rise       ; SW[6]           ;
; HEX1[*]   ; SW[6]      ; 4.608 ; 4.608 ; Rise       ; SW[6]           ;
;  HEX1[0]  ; SW[6]      ; 5.079 ; 5.079 ; Rise       ; SW[6]           ;
;  HEX1[1]  ; SW[6]      ; 4.940 ; 4.940 ; Rise       ; SW[6]           ;
;  HEX1[2]  ; SW[6]      ; 5.059 ; 5.059 ; Rise       ; SW[6]           ;
;  HEX1[3]  ; SW[6]      ; 5.000 ; 5.000 ; Rise       ; SW[6]           ;
;  HEX1[4]  ; SW[6]      ; 4.608 ; 4.608 ; Rise       ; SW[6]           ;
;  HEX1[5]  ; SW[6]      ; 5.210 ; 5.210 ; Rise       ; SW[6]           ;
;  HEX1[6]  ; SW[6]      ; 4.975 ; 4.975 ; Rise       ; SW[6]           ;
; LEDR[*]   ; SW[6]      ; 4.743 ; 4.743 ; Rise       ; SW[6]           ;
;  LEDR[0]  ; SW[6]      ; 4.743 ; 4.743 ; Rise       ; SW[6]           ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX6[0]     ; 3.668 ; 3.668 ; 3.668 ; 3.668 ;
; SW[0]      ; HEX6[1]     ; 3.652 ; 3.652 ; 3.652 ; 3.652 ;
; SW[0]      ; HEX6[2]     ;       ; 3.656 ; 3.656 ;       ;
; SW[0]      ; HEX6[3]     ; 3.675 ; 3.675 ; 3.675 ; 3.675 ;
; SW[0]      ; HEX6[4]     ; 3.667 ;       ;       ; 3.667 ;
; SW[0]      ; HEX6[5]     ; 3.660 ;       ;       ; 3.660 ;
; SW[0]      ; HEX6[6]     ; 3.659 ; 3.659 ; 3.659 ; 3.659 ;
; SW[1]      ; HEX6[0]     ; 3.688 ; 3.688 ; 3.688 ; 3.688 ;
; SW[1]      ; HEX6[1]     ; 3.671 ; 3.671 ; 3.671 ; 3.671 ;
; SW[1]      ; HEX6[2]     ; 3.676 ;       ;       ; 3.676 ;
; SW[1]      ; HEX6[3]     ; 3.694 ; 3.694 ; 3.694 ; 3.694 ;
; SW[1]      ; HEX6[4]     ;       ; 3.685 ; 3.685 ;       ;
; SW[1]      ; HEX6[5]     ; 3.675 ; 3.675 ; 3.675 ; 3.675 ;
; SW[1]      ; HEX6[6]     ; 3.676 ; 3.676 ; 3.676 ; 3.676 ;
; SW[2]      ; HEX6[0]     ; 3.546 ; 3.546 ; 3.546 ; 3.546 ;
; SW[2]      ; HEX6[1]     ; 3.531 ;       ;       ; 3.531 ;
; SW[2]      ; HEX6[2]     ; 3.534 ; 3.534 ; 3.534 ; 3.534 ;
; SW[2]      ; HEX6[3]     ; 3.553 ; 3.553 ; 3.553 ; 3.553 ;
; SW[2]      ; HEX6[4]     ; 3.545 ; 3.545 ; 3.545 ; 3.545 ;
; SW[2]      ; HEX6[5]     ; 3.533 ; 3.533 ; 3.533 ; 3.533 ;
; SW[2]      ; HEX6[6]     ; 3.537 ; 3.537 ; 3.537 ; 3.537 ;
; SW[3]      ; HEX6[0]     ; 3.805 ; 3.805 ; 3.805 ; 3.805 ;
; SW[3]      ; HEX6[1]     ; 3.805 ; 3.805 ; 3.805 ; 3.805 ;
; SW[3]      ; HEX6[2]     ; 3.799 ; 3.799 ; 3.799 ; 3.799 ;
; SW[3]      ; HEX6[3]     ; 3.825 ; 3.825 ; 3.825 ; 3.825 ;
; SW[3]      ; HEX6[4]     ;       ; 3.816 ; 3.816 ;       ;
; SW[3]      ; HEX6[5]     ; 3.796 ; 3.796 ; 3.796 ; 3.796 ;
; SW[3]      ; HEX6[6]     ; 3.811 ; 3.811 ; 3.811 ; 3.811 ;
; SW[4]      ; HEX7[0]     ; 3.297 ;       ;       ; 3.297 ;
; SW[4]      ; HEX7[3]     ; 3.267 ;       ;       ; 3.267 ;
; SW[4]      ; HEX7[4]     ; 3.267 ;       ;       ; 3.267 ;
; SW[4]      ; HEX7[5]     ; 3.301 ;       ;       ; 3.301 ;
; SW[5]      ; HEX3[0]     ;       ; 2.729 ; 2.729 ;       ;
; SW[5]      ; HEX3[6]     ;       ; 2.844 ; 2.844 ;       ;
; SW[10]     ; HEX4[0]     ; 2.781 ; 2.781 ; 2.781 ; 2.781 ;
; SW[10]     ; HEX4[1]     ; 2.788 ; 2.788 ; 2.788 ; 2.788 ;
; SW[10]     ; HEX4[2]     ;       ; 2.738 ; 2.738 ;       ;
; SW[10]     ; HEX4[3]     ; 2.646 ; 2.646 ; 2.646 ; 2.646 ;
; SW[10]     ; HEX4[4]     ; 2.665 ;       ;       ; 2.665 ;
; SW[10]     ; HEX4[5]     ; 2.664 ;       ;       ; 2.664 ;
; SW[10]     ; HEX4[6]     ; 2.733 ; 2.733 ; 2.733 ; 2.733 ;
; SW[11]     ; HEX4[0]     ; 2.730 ; 2.730 ; 2.730 ; 2.730 ;
; SW[11]     ; HEX4[1]     ; 2.731 ; 2.731 ; 2.731 ; 2.731 ;
; SW[11]     ; HEX4[2]     ; 2.676 ;       ;       ; 2.676 ;
; SW[11]     ; HEX4[3]     ; 2.593 ; 2.593 ; 2.593 ; 2.593 ;
; SW[11]     ; HEX4[4]     ;       ; 2.608 ; 2.608 ;       ;
; SW[11]     ; HEX4[5]     ; 2.615 ; 2.615 ; 2.615 ; 2.615 ;
; SW[11]     ; HEX4[6]     ; 2.687 ; 2.687 ; 2.687 ; 2.687 ;
; SW[12]     ; HEX4[0]     ; 2.854 ; 2.854 ; 2.854 ; 2.854 ;
; SW[12]     ; HEX4[1]     ; 2.855 ;       ;       ; 2.855 ;
; SW[12]     ; HEX4[2]     ; 2.799 ; 2.799 ; 2.799 ; 2.799 ;
; SW[12]     ; HEX4[3]     ; 2.717 ; 2.717 ; 2.717 ; 2.717 ;
; SW[12]     ; HEX4[4]     ; 2.729 ; 2.729 ; 2.729 ; 2.729 ;
; SW[12]     ; HEX4[5]     ; 2.736 ; 2.736 ; 2.736 ; 2.736 ;
; SW[12]     ; HEX4[6]     ; 2.808 ; 2.808 ; 2.808 ; 2.808 ;
; SW[13]     ; HEX4[0]     ; 5.303 ; 5.303 ; 5.303 ; 5.303 ;
; SW[13]     ; HEX4[1]     ; 5.308 ; 5.308 ; 5.308 ; 5.308 ;
; SW[13]     ; HEX4[2]     ; 5.257 ; 5.257 ; 5.257 ; 5.257 ;
; SW[13]     ; HEX4[3]     ; 5.165 ; 5.165 ; 5.165 ; 5.165 ;
; SW[13]     ; HEX4[4]     ;       ; 5.181 ; 5.181 ;       ;
; SW[13]     ; HEX4[5]     ; 5.183 ; 5.183 ; 5.183 ; 5.183 ;
; SW[13]     ; HEX4[6]     ; 5.247 ; 5.247 ; 5.247 ; 5.247 ;
; SW[14]     ; HEX5[0]     ; 5.185 ; 5.185 ; 5.185 ; 5.185 ;
; SW[14]     ; HEX5[1]     ; 5.147 ; 5.147 ; 5.147 ; 5.147 ;
; SW[14]     ; HEX5[2]     ;       ; 5.145 ; 5.145 ;       ;
; SW[14]     ; HEX5[3]     ; 5.305 ; 5.305 ; 5.305 ; 5.305 ;
; SW[14]     ; HEX5[4]     ; 5.229 ;       ;       ; 5.229 ;
; SW[14]     ; HEX5[5]     ; 5.282 ;       ;       ; 5.282 ;
; SW[14]     ; HEX5[6]     ; 5.301 ; 5.301 ; 5.301 ; 5.301 ;
; SW[15]     ; HEX5[0]     ; 5.102 ; 5.102 ; 5.102 ; 5.102 ;
; SW[15]     ; HEX5[1]     ; 5.071 ; 5.071 ; 5.071 ; 5.071 ;
; SW[15]     ; HEX5[2]     ; 5.069 ;       ;       ; 5.069 ;
; SW[15]     ; HEX5[3]     ; 5.231 ; 5.231 ; 5.231 ; 5.231 ;
; SW[15]     ; HEX5[4]     ;       ; 5.151 ; 5.151 ;       ;
; SW[15]     ; HEX5[5]     ; 5.204 ; 5.204 ; 5.204 ; 5.204 ;
; SW[15]     ; HEX5[6]     ; 5.227 ; 5.227 ; 5.227 ; 5.227 ;
; SW[16]     ; HEX5[0]     ; 5.193 ; 5.193 ; 5.193 ; 5.193 ;
; SW[16]     ; HEX5[1]     ; 5.167 ;       ;       ; 5.167 ;
; SW[16]     ; HEX5[2]     ; 5.164 ; 5.164 ; 5.164 ; 5.164 ;
; SW[16]     ; HEX5[3]     ; 5.318 ; 5.318 ; 5.318 ; 5.318 ;
; SW[16]     ; HEX5[4]     ; 5.250 ; 5.250 ; 5.250 ; 5.250 ;
; SW[16]     ; HEX5[5]     ; 5.305 ; 5.305 ; 5.305 ; 5.305 ;
; SW[16]     ; HEX5[6]     ; 5.320 ; 5.320 ; 5.320 ; 5.320 ;
; SW[17]     ; HEX5[0]     ; 5.091 ; 5.091 ; 5.091 ; 5.091 ;
; SW[17]     ; HEX5[1]     ; 5.071 ; 5.071 ; 5.071 ; 5.071 ;
; SW[17]     ; HEX5[2]     ; 5.064 ; 5.064 ; 5.064 ; 5.064 ;
; SW[17]     ; HEX5[3]     ; 5.221 ; 5.221 ; 5.221 ; 5.221 ;
; SW[17]     ; HEX5[4]     ;       ; 5.154 ; 5.154 ;       ;
; SW[17]     ; HEX5[5]     ; 5.207 ; 5.207 ; 5.207 ; 5.207 ;
; SW[17]     ; HEX5[6]     ; 5.227 ; 5.227 ; 5.227 ; 5.227 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX6[0]     ; 3.668 ; 3.668 ; 3.668 ; 3.668 ;
; SW[0]      ; HEX6[1]     ; 3.652 ; 3.652 ; 3.652 ; 3.652 ;
; SW[0]      ; HEX6[2]     ;       ; 3.656 ; 3.656 ;       ;
; SW[0]      ; HEX6[3]     ; 3.675 ; 3.675 ; 3.675 ; 3.675 ;
; SW[0]      ; HEX6[4]     ; 3.667 ;       ;       ; 3.667 ;
; SW[0]      ; HEX6[5]     ; 3.660 ;       ;       ; 3.660 ;
; SW[0]      ; HEX6[6]     ; 3.659 ; 3.659 ; 3.659 ; 3.659 ;
; SW[1]      ; HEX6[0]     ; 3.688 ; 3.688 ; 3.688 ; 3.688 ;
; SW[1]      ; HEX6[1]     ; 3.671 ; 3.671 ; 3.671 ; 3.671 ;
; SW[1]      ; HEX6[2]     ; 3.676 ;       ;       ; 3.676 ;
; SW[1]      ; HEX6[3]     ; 3.694 ; 3.694 ; 3.694 ; 3.694 ;
; SW[1]      ; HEX6[4]     ;       ; 3.685 ; 3.685 ;       ;
; SW[1]      ; HEX6[5]     ; 3.675 ; 3.675 ; 3.675 ; 3.675 ;
; SW[1]      ; HEX6[6]     ; 3.676 ; 3.676 ; 3.676 ; 3.676 ;
; SW[2]      ; HEX6[0]     ; 3.546 ; 3.546 ; 3.546 ; 3.546 ;
; SW[2]      ; HEX6[1]     ; 3.531 ;       ;       ; 3.531 ;
; SW[2]      ; HEX6[2]     ; 3.534 ; 3.534 ; 3.534 ; 3.534 ;
; SW[2]      ; HEX6[3]     ; 3.553 ; 3.553 ; 3.553 ; 3.553 ;
; SW[2]      ; HEX6[4]     ; 3.545 ; 3.545 ; 3.545 ; 3.545 ;
; SW[2]      ; HEX6[5]     ; 3.533 ; 3.533 ; 3.533 ; 3.533 ;
; SW[2]      ; HEX6[6]     ; 3.537 ; 3.537 ; 3.537 ; 3.537 ;
; SW[3]      ; HEX6[0]     ; 3.805 ; 3.805 ; 3.805 ; 3.805 ;
; SW[3]      ; HEX6[1]     ; 3.805 ; 3.805 ; 3.805 ; 3.805 ;
; SW[3]      ; HEX6[2]     ; 3.799 ; 3.799 ; 3.799 ; 3.799 ;
; SW[3]      ; HEX6[3]     ; 3.825 ; 3.825 ; 3.825 ; 3.825 ;
; SW[3]      ; HEX6[4]     ;       ; 3.816 ; 3.816 ;       ;
; SW[3]      ; HEX6[5]     ; 3.796 ; 3.796 ; 3.796 ; 3.796 ;
; SW[3]      ; HEX6[6]     ; 3.811 ; 3.811 ; 3.811 ; 3.811 ;
; SW[4]      ; HEX7[0]     ; 3.297 ;       ;       ; 3.297 ;
; SW[4]      ; HEX7[3]     ; 3.267 ;       ;       ; 3.267 ;
; SW[4]      ; HEX7[4]     ; 3.267 ;       ;       ; 3.267 ;
; SW[4]      ; HEX7[5]     ; 3.301 ;       ;       ; 3.301 ;
; SW[5]      ; HEX3[0]     ;       ; 2.729 ; 2.729 ;       ;
; SW[5]      ; HEX3[6]     ;       ; 2.844 ; 2.844 ;       ;
; SW[10]     ; HEX4[0]     ; 2.781 ; 2.781 ; 2.781 ; 2.781 ;
; SW[10]     ; HEX4[1]     ; 2.788 ; 2.788 ; 2.788 ; 2.788 ;
; SW[10]     ; HEX4[2]     ;       ; 2.738 ; 2.738 ;       ;
; SW[10]     ; HEX4[3]     ; 2.646 ; 2.646 ; 2.646 ; 2.646 ;
; SW[10]     ; HEX4[4]     ; 2.665 ;       ;       ; 2.665 ;
; SW[10]     ; HEX4[5]     ; 2.664 ;       ;       ; 2.664 ;
; SW[10]     ; HEX4[6]     ; 2.733 ; 2.733 ; 2.733 ; 2.733 ;
; SW[11]     ; HEX4[0]     ; 2.730 ; 2.730 ; 2.730 ; 2.730 ;
; SW[11]     ; HEX4[1]     ; 2.731 ; 2.731 ; 2.731 ; 2.731 ;
; SW[11]     ; HEX4[2]     ; 2.676 ;       ;       ; 2.676 ;
; SW[11]     ; HEX4[3]     ; 2.593 ; 2.593 ; 2.593 ; 2.593 ;
; SW[11]     ; HEX4[4]     ;       ; 2.608 ; 2.608 ;       ;
; SW[11]     ; HEX4[5]     ; 2.615 ; 2.615 ; 2.615 ; 2.615 ;
; SW[11]     ; HEX4[6]     ; 2.687 ; 2.687 ; 2.687 ; 2.687 ;
; SW[12]     ; HEX4[0]     ; 2.854 ; 2.854 ; 2.854 ; 2.854 ;
; SW[12]     ; HEX4[1]     ; 2.855 ;       ;       ; 2.855 ;
; SW[12]     ; HEX4[2]     ; 2.799 ; 2.799 ; 2.799 ; 2.799 ;
; SW[12]     ; HEX4[3]     ; 2.717 ; 2.717 ; 2.717 ; 2.717 ;
; SW[12]     ; HEX4[4]     ; 2.729 ; 2.729 ; 2.729 ; 2.729 ;
; SW[12]     ; HEX4[5]     ; 2.736 ; 2.736 ; 2.736 ; 2.736 ;
; SW[12]     ; HEX4[6]     ; 2.808 ; 2.808 ; 2.808 ; 2.808 ;
; SW[13]     ; HEX4[0]     ; 5.303 ; 5.303 ; 5.303 ; 5.303 ;
; SW[13]     ; HEX4[1]     ; 5.308 ; 5.308 ; 5.308 ; 5.308 ;
; SW[13]     ; HEX4[2]     ; 5.257 ; 5.257 ; 5.257 ; 5.257 ;
; SW[13]     ; HEX4[3]     ; 5.165 ; 5.165 ; 5.165 ; 5.165 ;
; SW[13]     ; HEX4[4]     ;       ; 5.181 ; 5.181 ;       ;
; SW[13]     ; HEX4[5]     ; 5.183 ; 5.183 ; 5.183 ; 5.183 ;
; SW[13]     ; HEX4[6]     ; 5.247 ; 5.247 ; 5.247 ; 5.247 ;
; SW[14]     ; HEX5[0]     ; 5.185 ; 5.185 ; 5.185 ; 5.185 ;
; SW[14]     ; HEX5[1]     ; 5.147 ; 5.147 ; 5.147 ; 5.147 ;
; SW[14]     ; HEX5[2]     ;       ; 5.145 ; 5.145 ;       ;
; SW[14]     ; HEX5[3]     ; 5.305 ; 5.305 ; 5.305 ; 5.305 ;
; SW[14]     ; HEX5[4]     ; 5.229 ;       ;       ; 5.229 ;
; SW[14]     ; HEX5[5]     ; 5.282 ;       ;       ; 5.282 ;
; SW[14]     ; HEX5[6]     ; 5.301 ; 5.301 ; 5.301 ; 5.301 ;
; SW[15]     ; HEX5[0]     ; 5.102 ; 5.102 ; 5.102 ; 5.102 ;
; SW[15]     ; HEX5[1]     ; 5.071 ; 5.071 ; 5.071 ; 5.071 ;
; SW[15]     ; HEX5[2]     ; 5.069 ;       ;       ; 5.069 ;
; SW[15]     ; HEX5[3]     ; 5.231 ; 5.231 ; 5.231 ; 5.231 ;
; SW[15]     ; HEX5[4]     ;       ; 5.151 ; 5.151 ;       ;
; SW[15]     ; HEX5[5]     ; 5.204 ; 5.204 ; 5.204 ; 5.204 ;
; SW[15]     ; HEX5[6]     ; 5.227 ; 5.227 ; 5.227 ; 5.227 ;
; SW[16]     ; HEX5[0]     ; 5.193 ; 5.193 ; 5.193 ; 5.193 ;
; SW[16]     ; HEX5[1]     ; 5.167 ;       ;       ; 5.167 ;
; SW[16]     ; HEX5[2]     ; 5.164 ; 5.164 ; 5.164 ; 5.164 ;
; SW[16]     ; HEX5[3]     ; 5.318 ; 5.318 ; 5.318 ; 5.318 ;
; SW[16]     ; HEX5[4]     ; 5.250 ; 5.250 ; 5.250 ; 5.250 ;
; SW[16]     ; HEX5[5]     ; 5.305 ; 5.305 ; 5.305 ; 5.305 ;
; SW[16]     ; HEX5[6]     ; 5.320 ; 5.320 ; 5.320 ; 5.320 ;
; SW[17]     ; HEX5[0]     ; 5.091 ; 5.091 ; 5.091 ; 5.091 ;
; SW[17]     ; HEX5[1]     ; 5.071 ; 5.071 ; 5.071 ; 5.071 ;
; SW[17]     ; HEX5[2]     ; 5.064 ; 5.064 ; 5.064 ; 5.064 ;
; SW[17]     ; HEX5[3]     ; 5.221 ; 5.221 ; 5.221 ; 5.221 ;
; SW[17]     ; HEX5[4]     ;       ; 5.154 ; 5.154 ;       ;
; SW[17]     ; HEX5[5]     ; 5.207 ; 5.207 ; 5.207 ; 5.207 ;
; SW[17]     ; HEX5[6]     ; 5.227 ; 5.227 ; 5.227 ; 5.227 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -14.605   ; 0.215 ; N/A      ; N/A     ; -2.000              ;
;  SW[6]           ; -14.605   ; 0.215 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -1214.382 ; 0.0   ; 0.0      ; 0.0     ; -195.38             ;
;  SW[6]           ; -1214.382 ; 0.000 ; N/A      ; N/A     ; -195.380            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[6]      ; 16.094 ; 16.094 ; Rise       ; SW[6]           ;
;  SW[0]    ; SW[6]      ; 15.713 ; 15.713 ; Rise       ; SW[6]           ;
;  SW[1]    ; SW[6]      ; 15.493 ; 15.493 ; Rise       ; SW[6]           ;
;  SW[2]    ; SW[6]      ; 15.493 ; 15.493 ; Rise       ; SW[6]           ;
;  SW[3]    ; SW[6]      ; 16.094 ; 16.094 ; Rise       ; SW[6]           ;
;  SW[4]    ; SW[6]      ; 14.975 ; 14.975 ; Rise       ; SW[6]           ;
;  SW[5]    ; SW[6]      ; 15.008 ; 15.008 ; Rise       ; SW[6]           ;
;  SW[10]   ; SW[6]      ; 3.635  ; 3.635  ; Rise       ; SW[6]           ;
;  SW[11]   ; SW[6]      ; 2.439  ; 2.439  ; Rise       ; SW[6]           ;
;  SW[12]   ; SW[6]      ; 2.749  ; 2.749  ; Rise       ; SW[6]           ;
;  SW[13]   ; SW[6]      ; 6.168  ; 6.168  ; Rise       ; SW[6]           ;
;  SW[14]   ; SW[6]      ; 6.786  ; 6.786  ; Rise       ; SW[6]           ;
;  SW[15]   ; SW[6]      ; 6.093  ; 6.093  ; Rise       ; SW[6]           ;
;  SW[16]   ; SW[6]      ; 6.574  ; 6.574  ; Rise       ; SW[6]           ;
;  SW[17]   ; SW[6]      ; 6.672  ; 6.672  ; Rise       ; SW[6]           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[6]      ; 0.604  ; 0.604  ; Rise       ; SW[6]           ;
;  SW[0]    ; SW[6]      ; -0.025 ; -0.025 ; Rise       ; SW[6]           ;
;  SW[1]    ; SW[6]      ; -0.474 ; -0.474 ; Rise       ; SW[6]           ;
;  SW[2]    ; SW[6]      ; -0.067 ; -0.067 ; Rise       ; SW[6]           ;
;  SW[3]    ; SW[6]      ; -0.884 ; -0.884 ; Rise       ; SW[6]           ;
;  SW[4]    ; SW[6]      ; -0.183 ; -0.183 ; Rise       ; SW[6]           ;
;  SW[5]    ; SW[6]      ; -0.085 ; -0.085 ; Rise       ; SW[6]           ;
;  SW[10]   ; SW[6]      ; 0.315  ; 0.315  ; Rise       ; SW[6]           ;
;  SW[11]   ; SW[6]      ; 0.412  ; 0.412  ; Rise       ; SW[6]           ;
;  SW[12]   ; SW[6]      ; 0.604  ; 0.604  ; Rise       ; SW[6]           ;
;  SW[13]   ; SW[6]      ; -1.881 ; -1.881 ; Rise       ; SW[6]           ;
;  SW[14]   ; SW[6]      ; -2.032 ; -2.032 ; Rise       ; SW[6]           ;
;  SW[15]   ; SW[6]      ; -1.936 ; -1.936 ; Rise       ; SW[6]           ;
;  SW[16]   ; SW[6]      ; -1.930 ; -1.930 ; Rise       ; SW[6]           ;
;  SW[17]   ; SW[6]      ; -1.892 ; -1.892 ; Rise       ; SW[6]           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; SW[6]      ; 8.647  ; 8.647  ; Rise       ; SW[6]           ;
;  HEX0[0]  ; SW[6]      ; 8.441  ; 8.441  ; Rise       ; SW[6]           ;
;  HEX0[1]  ; SW[6]      ; 8.618  ; 8.618  ; Rise       ; SW[6]           ;
;  HEX0[2]  ; SW[6]      ; 8.632  ; 8.632  ; Rise       ; SW[6]           ;
;  HEX0[3]  ; SW[6]      ; 8.624  ; 8.624  ; Rise       ; SW[6]           ;
;  HEX0[4]  ; SW[6]      ; 8.640  ; 8.640  ; Rise       ; SW[6]           ;
;  HEX0[5]  ; SW[6]      ; 8.647  ; 8.647  ; Rise       ; SW[6]           ;
;  HEX0[6]  ; SW[6]      ; 8.643  ; 8.643  ; Rise       ; SW[6]           ;
; HEX1[*]   ; SW[6]      ; 10.691 ; 10.691 ; Rise       ; SW[6]           ;
;  HEX1[0]  ; SW[6]      ; 10.424 ; 10.424 ; Rise       ; SW[6]           ;
;  HEX1[1]  ; SW[6]      ; 10.092 ; 10.092 ; Rise       ; SW[6]           ;
;  HEX1[2]  ; SW[6]      ; 10.566 ; 10.566 ; Rise       ; SW[6]           ;
;  HEX1[3]  ; SW[6]      ; 10.407 ; 10.407 ; Rise       ; SW[6]           ;
;  HEX1[4]  ; SW[6]      ; 9.434  ; 9.434  ; Rise       ; SW[6]           ;
;  HEX1[5]  ; SW[6]      ; 10.691 ; 10.691 ; Rise       ; SW[6]           ;
;  HEX1[6]  ; SW[6]      ; 10.360 ; 10.360 ; Rise       ; SW[6]           ;
; LEDR[*]   ; SW[6]      ; 8.527  ; 8.527  ; Rise       ; SW[6]           ;
;  LEDR[0]  ; SW[6]      ; 8.527  ; 8.527  ; Rise       ; SW[6]           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; SW[6]      ; 4.298 ; 4.298 ; Rise       ; SW[6]           ;
;  HEX0[0]  ; SW[6]      ; 4.298 ; 4.298 ; Rise       ; SW[6]           ;
;  HEX0[1]  ; SW[6]      ; 4.351 ; 4.351 ; Rise       ; SW[6]           ;
;  HEX0[2]  ; SW[6]      ; 4.359 ; 4.359 ; Rise       ; SW[6]           ;
;  HEX0[3]  ; SW[6]      ; 4.387 ; 4.387 ; Rise       ; SW[6]           ;
;  HEX0[4]  ; SW[6]      ; 4.379 ; 4.379 ; Rise       ; SW[6]           ;
;  HEX0[5]  ; SW[6]      ; 4.380 ; 4.380 ; Rise       ; SW[6]           ;
;  HEX0[6]  ; SW[6]      ; 4.378 ; 4.378 ; Rise       ; SW[6]           ;
; HEX1[*]   ; SW[6]      ; 4.608 ; 4.608 ; Rise       ; SW[6]           ;
;  HEX1[0]  ; SW[6]      ; 5.079 ; 5.079 ; Rise       ; SW[6]           ;
;  HEX1[1]  ; SW[6]      ; 4.940 ; 4.940 ; Rise       ; SW[6]           ;
;  HEX1[2]  ; SW[6]      ; 5.059 ; 5.059 ; Rise       ; SW[6]           ;
;  HEX1[3]  ; SW[6]      ; 5.000 ; 5.000 ; Rise       ; SW[6]           ;
;  HEX1[4]  ; SW[6]      ; 4.608 ; 4.608 ; Rise       ; SW[6]           ;
;  HEX1[5]  ; SW[6]      ; 5.210 ; 5.210 ; Rise       ; SW[6]           ;
;  HEX1[6]  ; SW[6]      ; 4.975 ; 4.975 ; Rise       ; SW[6]           ;
; LEDR[*]   ; SW[6]      ; 4.743 ; 4.743 ; Rise       ; SW[6]           ;
;  LEDR[0]  ; SW[6]      ; 4.743 ; 4.743 ; Rise       ; SW[6]           ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX6[0]     ; 7.146 ; 7.146 ; 7.146 ; 7.146 ;
; SW[0]      ; HEX6[1]     ; 7.123 ; 7.123 ; 7.123 ; 7.123 ;
; SW[0]      ; HEX6[2]     ;       ; 7.099 ; 7.099 ;       ;
; SW[0]      ; HEX6[3]     ; 7.143 ; 7.143 ; 7.143 ; 7.143 ;
; SW[0]      ; HEX6[4]     ; 7.132 ;       ;       ; 7.132 ;
; SW[0]      ; HEX6[5]     ; 7.129 ;       ;       ; 7.129 ;
; SW[0]      ; HEX6[6]     ; 7.137 ; 7.137 ; 7.137 ; 7.137 ;
; SW[1]      ; HEX6[0]     ; 7.186 ; 7.186 ; 7.186 ; 7.186 ;
; SW[1]      ; HEX6[1]     ; 7.161 ; 7.161 ; 7.161 ; 7.161 ;
; SW[1]      ; HEX6[2]     ; 7.166 ;       ;       ; 7.166 ;
; SW[1]      ; HEX6[3]     ; 7.188 ; 7.188 ; 7.188 ; 7.188 ;
; SW[1]      ; HEX6[4]     ;       ; 7.171 ; 7.171 ;       ;
; SW[1]      ; HEX6[5]     ; 7.169 ; 7.169 ; 7.169 ; 7.169 ;
; SW[1]      ; HEX6[6]     ; 7.174 ; 7.174 ; 7.174 ; 7.174 ;
; SW[2]      ; HEX6[0]     ; 6.861 ; 6.861 ; 6.861 ; 6.861 ;
; SW[2]      ; HEX6[1]     ; 6.839 ;       ;       ; 6.839 ;
; SW[2]      ; HEX6[2]     ; 6.840 ; 6.840 ; 6.840 ; 6.840 ;
; SW[2]      ; HEX6[3]     ; 6.862 ; 6.862 ; 6.862 ; 6.862 ;
; SW[2]      ; HEX6[4]     ; 6.847 ; 6.847 ; 6.847 ; 6.847 ;
; SW[2]      ; HEX6[5]     ; 6.843 ; 6.843 ; 6.843 ; 6.843 ;
; SW[2]      ; HEX6[6]     ; 6.852 ; 6.852 ; 6.852 ; 6.852 ;
; SW[3]      ; HEX6[0]     ; 7.258 ; 7.258 ; 7.258 ; 7.258 ;
; SW[3]      ; HEX6[1]     ; 7.249 ; 7.249 ; 7.249 ; 7.249 ;
; SW[3]      ; HEX6[2]     ; 7.239 ; 7.239 ; 7.239 ; 7.239 ;
; SW[3]      ; HEX6[3]     ; 7.272 ; 7.272 ; 7.272 ; 7.272 ;
; SW[3]      ; HEX6[4]     ;       ; 7.256 ; 7.256 ;       ;
; SW[3]      ; HEX6[5]     ; 7.243 ; 7.243 ; 7.243 ; 7.243 ;
; SW[3]      ; HEX6[6]     ; 7.262 ; 7.262 ; 7.262 ; 7.262 ;
; SW[4]      ; HEX7[0]     ; 6.090 ;       ;       ; 6.090 ;
; SW[4]      ; HEX7[3]     ; 6.060 ;       ;       ; 6.060 ;
; SW[4]      ; HEX7[4]     ; 6.060 ;       ;       ; 6.060 ;
; SW[4]      ; HEX7[5]     ; 6.090 ;       ;       ; 6.090 ;
; SW[5]      ; HEX3[0]     ;       ; 5.124 ; 5.124 ;       ;
; SW[5]      ; HEX3[6]     ;       ; 5.391 ; 5.391 ;       ;
; SW[10]     ; HEX4[0]     ; 5.374 ; 5.374 ; 5.374 ; 5.374 ;
; SW[10]     ; HEX4[1]     ; 5.382 ; 5.382 ; 5.382 ; 5.382 ;
; SW[10]     ; HEX4[2]     ;       ; 5.268 ; 5.268 ;       ;
; SW[10]     ; HEX4[3]     ; 5.090 ; 5.090 ; 5.090 ; 5.090 ;
; SW[10]     ; HEX4[4]     ; 5.099 ;       ;       ; 5.099 ;
; SW[10]     ; HEX4[5]     ; 5.108 ;       ;       ; 5.108 ;
; SW[10]     ; HEX4[6]     ; 5.262 ; 5.262 ; 5.262 ; 5.262 ;
; SW[11]     ; HEX4[0]     ; 5.252 ; 5.252 ; 5.252 ; 5.252 ;
; SW[11]     ; HEX4[1]     ; 5.250 ; 5.250 ; 5.250 ; 5.250 ;
; SW[11]     ; HEX4[2]     ; 5.133 ;       ;       ; 5.133 ;
; SW[11]     ; HEX4[3]     ; 4.962 ; 4.962 ; 4.962 ; 4.962 ;
; SW[11]     ; HEX4[4]     ;       ; 4.969 ; 4.969 ;       ;
; SW[11]     ; HEX4[5]     ; 4.984 ; 4.984 ; 4.984 ; 4.984 ;
; SW[11]     ; HEX4[6]     ; 5.141 ; 5.141 ; 5.141 ; 5.141 ;
; SW[12]     ; HEX4[0]     ; 5.537 ; 5.537 ; 5.537 ; 5.537 ;
; SW[12]     ; HEX4[1]     ; 5.534 ;       ;       ; 5.534 ;
; SW[12]     ; HEX4[2]     ; 5.416 ; 5.416 ; 5.416 ; 5.416 ;
; SW[12]     ; HEX4[3]     ; 5.243 ; 5.243 ; 5.243 ; 5.243 ;
; SW[12]     ; HEX4[4]     ; 5.250 ; 5.250 ; 5.250 ; 5.250 ;
; SW[12]     ; HEX4[5]     ; 5.269 ; 5.269 ; 5.269 ; 5.269 ;
; SW[12]     ; HEX4[6]     ; 5.426 ; 5.426 ; 5.426 ; 5.426 ;
; SW[13]     ; HEX4[0]     ; 9.528 ; 9.528 ; 9.528 ; 9.528 ;
; SW[13]     ; HEX4[1]     ; 9.536 ; 9.536 ; 9.536 ; 9.536 ;
; SW[13]     ; HEX4[2]     ; 9.421 ; 9.421 ; 9.421 ; 9.421 ;
; SW[13]     ; HEX4[3]     ; 9.217 ; 9.217 ; 9.217 ; 9.217 ;
; SW[13]     ; HEX4[4]     ;       ; 9.254 ; 9.254 ;       ;
; SW[13]     ; HEX4[5]     ; 9.262 ; 9.262 ; 9.262 ; 9.262 ;
; SW[13]     ; HEX4[6]     ; 9.411 ; 9.411 ; 9.411 ; 9.411 ;
; SW[14]     ; HEX5[0]     ; 9.245 ; 9.245 ; 9.245 ; 9.245 ;
; SW[14]     ; HEX5[1]     ; 9.218 ; 9.218 ; 9.218 ; 9.218 ;
; SW[14]     ; HEX5[2]     ;       ; 9.183 ; 9.183 ;       ;
; SW[14]     ; HEX5[3]     ; 9.538 ; 9.538 ; 9.538 ; 9.538 ;
; SW[14]     ; HEX5[4]     ; 9.381 ;       ;       ; 9.381 ;
; SW[14]     ; HEX5[5]     ; 9.506 ;       ;       ; 9.506 ;
; SW[14]     ; HEX5[6]     ; 9.532 ; 9.532 ; 9.532 ; 9.532 ;
; SW[15]     ; HEX5[0]     ; 9.066 ; 9.066 ; 9.066 ; 9.066 ;
; SW[15]     ; HEX5[1]     ; 9.041 ; 9.041 ; 9.041 ; 9.041 ;
; SW[15]     ; HEX5[2]     ; 9.031 ;       ;       ; 9.031 ;
; SW[15]     ; HEX5[3]     ; 9.358 ; 9.358 ; 9.358 ; 9.358 ;
; SW[15]     ; HEX5[4]     ;       ; 9.207 ; 9.207 ;       ;
; SW[15]     ; HEX5[5]     ; 9.330 ; 9.330 ; 9.330 ; 9.330 ;
; SW[15]     ; HEX5[6]     ; 9.349 ; 9.349 ; 9.349 ; 9.349 ;
; SW[16]     ; HEX5[0]     ; 9.241 ; 9.241 ; 9.241 ; 9.241 ;
; SW[16]     ; HEX5[1]     ; 9.224 ;       ;       ; 9.224 ;
; SW[16]     ; HEX5[2]     ; 9.185 ; 9.185 ; 9.185 ; 9.185 ;
; SW[16]     ; HEX5[3]     ; 9.537 ; 9.537 ; 9.537 ; 9.537 ;
; SW[16]     ; HEX5[4]     ; 9.394 ; 9.394 ; 9.394 ; 9.394 ;
; SW[16]     ; HEX5[5]     ; 9.516 ; 9.516 ; 9.516 ; 9.516 ;
; SW[16]     ; HEX5[6]     ; 9.537 ; 9.537 ; 9.537 ; 9.537 ;
; SW[17]     ; HEX5[0]     ; 9.000 ; 9.000 ; 9.000 ; 9.000 ;
; SW[17]     ; HEX5[1]     ; 8.985 ; 8.985 ; 8.985 ; 8.985 ;
; SW[17]     ; HEX5[2]     ; 8.971 ; 8.971 ; 8.971 ; 8.971 ;
; SW[17]     ; HEX5[3]     ; 9.294 ; 9.294 ; 9.294 ; 9.294 ;
; SW[17]     ; HEX5[4]     ;       ; 9.154 ; 9.154 ;       ;
; SW[17]     ; HEX5[5]     ; 9.278 ; 9.278 ; 9.278 ; 9.278 ;
; SW[17]     ; HEX5[6]     ; 9.297 ; 9.297 ; 9.297 ; 9.297 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX6[0]     ; 3.668 ; 3.668 ; 3.668 ; 3.668 ;
; SW[0]      ; HEX6[1]     ; 3.652 ; 3.652 ; 3.652 ; 3.652 ;
; SW[0]      ; HEX6[2]     ;       ; 3.656 ; 3.656 ;       ;
; SW[0]      ; HEX6[3]     ; 3.675 ; 3.675 ; 3.675 ; 3.675 ;
; SW[0]      ; HEX6[4]     ; 3.667 ;       ;       ; 3.667 ;
; SW[0]      ; HEX6[5]     ; 3.660 ;       ;       ; 3.660 ;
; SW[0]      ; HEX6[6]     ; 3.659 ; 3.659 ; 3.659 ; 3.659 ;
; SW[1]      ; HEX6[0]     ; 3.688 ; 3.688 ; 3.688 ; 3.688 ;
; SW[1]      ; HEX6[1]     ; 3.671 ; 3.671 ; 3.671 ; 3.671 ;
; SW[1]      ; HEX6[2]     ; 3.676 ;       ;       ; 3.676 ;
; SW[1]      ; HEX6[3]     ; 3.694 ; 3.694 ; 3.694 ; 3.694 ;
; SW[1]      ; HEX6[4]     ;       ; 3.685 ; 3.685 ;       ;
; SW[1]      ; HEX6[5]     ; 3.675 ; 3.675 ; 3.675 ; 3.675 ;
; SW[1]      ; HEX6[6]     ; 3.676 ; 3.676 ; 3.676 ; 3.676 ;
; SW[2]      ; HEX6[0]     ; 3.546 ; 3.546 ; 3.546 ; 3.546 ;
; SW[2]      ; HEX6[1]     ; 3.531 ;       ;       ; 3.531 ;
; SW[2]      ; HEX6[2]     ; 3.534 ; 3.534 ; 3.534 ; 3.534 ;
; SW[2]      ; HEX6[3]     ; 3.553 ; 3.553 ; 3.553 ; 3.553 ;
; SW[2]      ; HEX6[4]     ; 3.545 ; 3.545 ; 3.545 ; 3.545 ;
; SW[2]      ; HEX6[5]     ; 3.533 ; 3.533 ; 3.533 ; 3.533 ;
; SW[2]      ; HEX6[6]     ; 3.537 ; 3.537 ; 3.537 ; 3.537 ;
; SW[3]      ; HEX6[0]     ; 3.805 ; 3.805 ; 3.805 ; 3.805 ;
; SW[3]      ; HEX6[1]     ; 3.805 ; 3.805 ; 3.805 ; 3.805 ;
; SW[3]      ; HEX6[2]     ; 3.799 ; 3.799 ; 3.799 ; 3.799 ;
; SW[3]      ; HEX6[3]     ; 3.825 ; 3.825 ; 3.825 ; 3.825 ;
; SW[3]      ; HEX6[4]     ;       ; 3.816 ; 3.816 ;       ;
; SW[3]      ; HEX6[5]     ; 3.796 ; 3.796 ; 3.796 ; 3.796 ;
; SW[3]      ; HEX6[6]     ; 3.811 ; 3.811 ; 3.811 ; 3.811 ;
; SW[4]      ; HEX7[0]     ; 3.297 ;       ;       ; 3.297 ;
; SW[4]      ; HEX7[3]     ; 3.267 ;       ;       ; 3.267 ;
; SW[4]      ; HEX7[4]     ; 3.267 ;       ;       ; 3.267 ;
; SW[4]      ; HEX7[5]     ; 3.301 ;       ;       ; 3.301 ;
; SW[5]      ; HEX3[0]     ;       ; 2.729 ; 2.729 ;       ;
; SW[5]      ; HEX3[6]     ;       ; 2.844 ; 2.844 ;       ;
; SW[10]     ; HEX4[0]     ; 2.781 ; 2.781 ; 2.781 ; 2.781 ;
; SW[10]     ; HEX4[1]     ; 2.788 ; 2.788 ; 2.788 ; 2.788 ;
; SW[10]     ; HEX4[2]     ;       ; 2.738 ; 2.738 ;       ;
; SW[10]     ; HEX4[3]     ; 2.646 ; 2.646 ; 2.646 ; 2.646 ;
; SW[10]     ; HEX4[4]     ; 2.665 ;       ;       ; 2.665 ;
; SW[10]     ; HEX4[5]     ; 2.664 ;       ;       ; 2.664 ;
; SW[10]     ; HEX4[6]     ; 2.733 ; 2.733 ; 2.733 ; 2.733 ;
; SW[11]     ; HEX4[0]     ; 2.730 ; 2.730 ; 2.730 ; 2.730 ;
; SW[11]     ; HEX4[1]     ; 2.731 ; 2.731 ; 2.731 ; 2.731 ;
; SW[11]     ; HEX4[2]     ; 2.676 ;       ;       ; 2.676 ;
; SW[11]     ; HEX4[3]     ; 2.593 ; 2.593 ; 2.593 ; 2.593 ;
; SW[11]     ; HEX4[4]     ;       ; 2.608 ; 2.608 ;       ;
; SW[11]     ; HEX4[5]     ; 2.615 ; 2.615 ; 2.615 ; 2.615 ;
; SW[11]     ; HEX4[6]     ; 2.687 ; 2.687 ; 2.687 ; 2.687 ;
; SW[12]     ; HEX4[0]     ; 2.854 ; 2.854 ; 2.854 ; 2.854 ;
; SW[12]     ; HEX4[1]     ; 2.855 ;       ;       ; 2.855 ;
; SW[12]     ; HEX4[2]     ; 2.799 ; 2.799 ; 2.799 ; 2.799 ;
; SW[12]     ; HEX4[3]     ; 2.717 ; 2.717 ; 2.717 ; 2.717 ;
; SW[12]     ; HEX4[4]     ; 2.729 ; 2.729 ; 2.729 ; 2.729 ;
; SW[12]     ; HEX4[5]     ; 2.736 ; 2.736 ; 2.736 ; 2.736 ;
; SW[12]     ; HEX4[6]     ; 2.808 ; 2.808 ; 2.808 ; 2.808 ;
; SW[13]     ; HEX4[0]     ; 5.303 ; 5.303 ; 5.303 ; 5.303 ;
; SW[13]     ; HEX4[1]     ; 5.308 ; 5.308 ; 5.308 ; 5.308 ;
; SW[13]     ; HEX4[2]     ; 5.257 ; 5.257 ; 5.257 ; 5.257 ;
; SW[13]     ; HEX4[3]     ; 5.165 ; 5.165 ; 5.165 ; 5.165 ;
; SW[13]     ; HEX4[4]     ;       ; 5.181 ; 5.181 ;       ;
; SW[13]     ; HEX4[5]     ; 5.183 ; 5.183 ; 5.183 ; 5.183 ;
; SW[13]     ; HEX4[6]     ; 5.247 ; 5.247 ; 5.247 ; 5.247 ;
; SW[14]     ; HEX5[0]     ; 5.185 ; 5.185 ; 5.185 ; 5.185 ;
; SW[14]     ; HEX5[1]     ; 5.147 ; 5.147 ; 5.147 ; 5.147 ;
; SW[14]     ; HEX5[2]     ;       ; 5.145 ; 5.145 ;       ;
; SW[14]     ; HEX5[3]     ; 5.305 ; 5.305 ; 5.305 ; 5.305 ;
; SW[14]     ; HEX5[4]     ; 5.229 ;       ;       ; 5.229 ;
; SW[14]     ; HEX5[5]     ; 5.282 ;       ;       ; 5.282 ;
; SW[14]     ; HEX5[6]     ; 5.301 ; 5.301 ; 5.301 ; 5.301 ;
; SW[15]     ; HEX5[0]     ; 5.102 ; 5.102 ; 5.102 ; 5.102 ;
; SW[15]     ; HEX5[1]     ; 5.071 ; 5.071 ; 5.071 ; 5.071 ;
; SW[15]     ; HEX5[2]     ; 5.069 ;       ;       ; 5.069 ;
; SW[15]     ; HEX5[3]     ; 5.231 ; 5.231 ; 5.231 ; 5.231 ;
; SW[15]     ; HEX5[4]     ;       ; 5.151 ; 5.151 ;       ;
; SW[15]     ; HEX5[5]     ; 5.204 ; 5.204 ; 5.204 ; 5.204 ;
; SW[15]     ; HEX5[6]     ; 5.227 ; 5.227 ; 5.227 ; 5.227 ;
; SW[16]     ; HEX5[0]     ; 5.193 ; 5.193 ; 5.193 ; 5.193 ;
; SW[16]     ; HEX5[1]     ; 5.167 ;       ;       ; 5.167 ;
; SW[16]     ; HEX5[2]     ; 5.164 ; 5.164 ; 5.164 ; 5.164 ;
; SW[16]     ; HEX5[3]     ; 5.318 ; 5.318 ; 5.318 ; 5.318 ;
; SW[16]     ; HEX5[4]     ; 5.250 ; 5.250 ; 5.250 ; 5.250 ;
; SW[16]     ; HEX5[5]     ; 5.305 ; 5.305 ; 5.305 ; 5.305 ;
; SW[16]     ; HEX5[6]     ; 5.320 ; 5.320 ; 5.320 ; 5.320 ;
; SW[17]     ; HEX5[0]     ; 5.091 ; 5.091 ; 5.091 ; 5.091 ;
; SW[17]     ; HEX5[1]     ; 5.071 ; 5.071 ; 5.071 ; 5.071 ;
; SW[17]     ; HEX5[2]     ; 5.064 ; 5.064 ; 5.064 ; 5.064 ;
; SW[17]     ; HEX5[3]     ; 5.221 ; 5.221 ; 5.221 ; 5.221 ;
; SW[17]     ; HEX5[4]     ;       ; 5.154 ; 5.154 ;       ;
; SW[17]     ; HEX5[5]     ; 5.207 ; 5.207 ; 5.207 ; 5.207 ;
; SW[17]     ; HEX5[6]     ; 5.227 ; 5.227 ; 5.227 ; 5.227 ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+----------+-----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+-----------+----------+----------+----------+
; SW[6]      ; SW[6]    ; 259439642 ; 0        ; 0        ; 0        ;
+------------+----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+----------+-----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+-----------+----------+----------+----------+
; SW[6]      ; SW[6]    ; 259439642 ; 0        ; 0        ; 0        ;
+------------+----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 777   ; 777  ;
; Unconstrained Output Ports      ; 42    ; 42   ;
; Unconstrained Output Port Paths ; 147   ; 147  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Apr 06 16:31:50 2018
Info: Command: quartus_sta pratica1 -c pratica1
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pratica1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name SW[6] SW[6]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -14.605
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -14.605     -1214.382 SW[6] 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 SW[6] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -195.380 SW[6] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.701
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.701      -475.068 SW[6] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 SW[6] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -195.380 SW[6] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 471 megabytes
    Info: Processing ended: Fri Apr 06 16:31:52 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


