# EvolVE: Evolutionary Search for LLM-based Verilog Generation and Optimization
# EvolVE：基于大语言模型的 Verilog 生成与优化的演化搜索

**Authors**: Wei-Po Hsin, Ren-Hao Deng, Yao-Ting Hsieh, En-Ming Huang, Shih-Hao Hung \
**Date**: 2026-01-26 \
**PDF**: https://arxiv.org/pdf/2601.18067v1 \
**Tags**: <span class="tag-label tag-green">EOH</span> \
**Score**: 6.0 \
**Evidence**: 用于优化的进化搜索策略 \
**TLDR**: 探索MCTS和IGR等进化策略，以优化基于大模型的Verilog生成。

---

## 速览
**TLDR**：EvolVE 是首个利用进化搜索策略优化 LLM 生成 Verilog 代码的框架，显著提升了硬件设计的功能正确性和 PPA 性能。 \
**Motivation**：LLM 在处理硬件设计的严谨逻辑和并发性方面存在不足，且领域内缺乏复杂的工业级优化基准。 \
**Method**：提出结合蒙特卡洛树搜索（MCTS）与思想引导细化（IGR）的进化框架，并利用结构化测试平台生成（STG）加速搜索过程。 \
**Result**：在 VerilogEval v2 和 RTLLM v2 上达到 SOTA 水平，并在工业级 IC-RTL 基准上将 PPA 乘积平均降低了 17%。 \
**Conclusion**：进化搜索策略能有效弥补 LLM 在硬件设计中的短板，为自动化芯片设计和优化提供了高效且可扩展的路径。

---

## Abstract
Verilog's design cycle is inherently labor-intensive and necessitates extensive domain expertise. Although Large Language Models (LLMs) offer a promising pathway toward automation, their limited training data and intrinsic sequential reasoning fail to capture the strict formal logic and concurrency inherent in hardware systems. To overcome these barriers, we present EvolVE, the first framework to analyze multiple evolution strategies on chip design tasks, revealing that Monte Carlo Tree Search (MCTS) excels at maximizing functional correctness, while Idea-Guided Refinement (IGR) proves superior for optimization. We further leverage Structured Testbench Generation (STG) to accelerate the evolutionary process. To address the lack of complex optimization benchmarks, we introduce IC-RTL, targeting industry-scale problems derived from the National Integrated Circuit Contest. Evaluations establish EvolVE as the new state-of-the-art, achieving 98.1% on VerilogEval v2 and 92% on RTLLM v2. Furthermore, on the industry-scale IC-RTL suite, our framework surpasses reference implementations authored by contest participants, reducing the Power, Performance, Area (PPA) product by up to 66% in Huffman Coding and 17% in the geometric mean across all problems. The source code of the IC-RTL benchmark is available at https://github.com/weiber2002/ICRTL.

## 摘要
Verilog 的设计周期本质上是劳动密集型的，且需要广泛的领域专业知识。尽管大语言模型（LLMs）为自动化提供了一条充满前景的路径，但其有限的训练数据和固有的顺序推理能力无法捕捉硬件系统固有的严格形式逻辑和并发性。为了克服这些障碍，我们提出了 EvolVE，这是第一个在芯片设计任务上分析多种演化策略的框架，研究表明蒙特卡洛树搜索（MCTS）在最大化功能正确性方面表现出色，而思想引导细化（IGR）在优化方面更具优势。我们进一步利用结构化测试平台生成（STG）来加速演化过程。针对缺乏复杂优化基准的问题，我们引入了 IC-RTL，其目标是源自全国集成电路设计大赛的工业级规模问题。评估结果表明 EvolVE 达到了新的 SOTA 水平，在 VerilogEval v2 上达到了 98.1%，在 RTLLM v2 上达到了 92%。此外，在工业级 IC-RTL 套件上，我们的框架超越了参赛选手编写的参考实现，在哈夫曼编码中将功耗、性能、面积（PPA）乘积降低了高达 66%，在所有问题的几何平均值上降低了 17%。IC-RTL 基准测试的源代码可在 https://github.com/weiber2002/ICRTL 获取。