0.7
2020.2
Sep  5 2024
15:23:16
E:/ELEC 4200/FinalProject/finalproject/finalproject.sim/sim_1/behav/xsim/glbl.v,1708598508,verilog,,,,glbl,,,,,,,,
E:/ELEC 4200/FinalProject/finalproject/finalproject.srcs/sim_1/new/cpu_sim.v,1733277034,verilog,,,,cpu_sim,,,,,,,,
E:/ELEC 4200/FinalProject/finalproject/finalproject.srcs/sources_1/new/alu.v,1733276792,verilog,,E:/ELEC 4200/FinalProject/finalproject/finalproject.srcs/sources_1/new/cpu.v,,alu,,,,,,,,
E:/ELEC 4200/FinalProject/finalproject/finalproject.srcs/sources_1/new/cpu.v,1733276500,verilog,,E:/ELEC 4200/FinalProject/finalproject/finalproject.srcs/sim_1/new/cpu_sim.v,,cpu,,,,,,,,
