Fitter report for SG_PnR_proj
Sat Mar 30 16:51:00 2013
Quartus II 64-Bit Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Output Pin Default Load For Reported TCO
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Fitter DSP Block Usage Summary
 29. DSP Block Details
 30. Interconnect Usage Summary
 31. LAB Logic Elements
 32. LAB-wide Signals
 33. LAB Signals Sourced
 34. LAB Signals Sourced Out
 35. LAB Distinct Inputs
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; Fitter Summary                                                                      ;
+------------------------------------+------------------------------------------------+
; Fitter Status                      ; Successful - Sat Mar 30 16:50:59 2013          ;
; Quartus II 64-Bit Version          ; 11.0 Build 208 07/03/2011 SP 1 SJ Full Version ;
; Revision Name                      ; SG_PnR_proj                                    ;
; Top-level Entity Name              ; top_synthesis                                  ;
; Family                             ; Cyclone II                                     ;
; Device                             ; EP2C35F672C6                                   ;
; Timing Models                      ; Final                                          ;
; Total logic elements               ; 5,116 / 33,216 ( 15 % )                        ;
;     Total combinational functions  ; 4,142 / 33,216 ( 12 % )                        ;
;     Dedicated logic registers      ; 3,004 / 33,216 ( 9 % )                         ;
; Total registers                    ; 3004                                           ;
; Total pins                         ; 142 / 475 ( 30 % )                             ;
; Total virtual pins                 ; 0                                              ;
; Total memory bits                  ; 301,940 / 483,840 ( 62 % )                     ;
; Embedded Multiplier 9-bit elements ; 2 / 70 ( 3 % )                                 ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                 ;
+------------------------------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.09        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;  12.5%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                      ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                      ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|sym_row[0]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|lpm_mult:un1_ram_addr_rd_8_0_|mult_fpr:auto_generated|mac_mult1 ; DATAB            ;                       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|sym_row[0]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|sym_row[0]~_Duplicate_1                                         ; REGOUT           ;                       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|sym_row[0]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                                                       ;                  ;                       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|sym_row[1]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|lpm_mult:un1_ram_addr_rd_8_0_|mult_fpr:auto_generated|mac_mult1 ; DATAB            ;                       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|sym_row[1]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|sym_row[1]~_Duplicate_1                                         ; REGOUT           ;                       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|sym_row[2]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|lpm_mult:un1_ram_addr_rd_8_0_|mult_fpr:auto_generated|mac_mult1 ; DATAB            ;                       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|sym_row[2]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|sym_row[2]~_Duplicate_1                                         ; REGOUT           ;                       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|sym_row[3]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|lpm_mult:un1_ram_addr_rd_8_0_|mult_fpr:auto_generated|mac_mult1 ; DATAB            ;                       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|sym_row[3]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|sym_row[3]~_Duplicate_1                                         ; REGOUT           ;                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                          ;
+----------+----------------+--------------+------------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------------+---------------+----------------+
; Location ;                ;              ; 7s_lsb_disp[0]   ; PIN_Y24       ; QSF Assignment ;
; Location ;                ;              ; 7s_lsb_disp[1]   ; PIN_AB25      ; QSF Assignment ;
; Location ;                ;              ; 7s_lsb_disp[2]   ; PIN_AB26      ; QSF Assignment ;
; Location ;                ;              ; 7s_lsb_disp[3]   ; PIN_AC26      ; QSF Assignment ;
; Location ;                ;              ; 7s_lsb_disp[4]   ; PIN_AC25      ; QSF Assignment ;
; Location ;                ;              ; 7s_lsb_disp[5]   ; PIN_V22       ; QSF Assignment ;
; Location ;                ;              ; 7s_lsb_disp[6]   ; PIN_AB23      ; QSF Assignment ;
; Location ;                ;              ; 7s_lsb_mem[0]    ; PIN_V13       ; QSF Assignment ;
; Location ;                ;              ; 7s_lsb_mem[1]    ; PIN_V14       ; QSF Assignment ;
; Location ;                ;              ; 7s_lsb_mem[2]    ; PIN_AE11      ; QSF Assignment ;
; Location ;                ;              ; 7s_lsb_mem[3]    ; PIN_AD11      ; QSF Assignment ;
; Location ;                ;              ; 7s_lsb_mem[4]    ; PIN_AC12      ; QSF Assignment ;
; Location ;                ;              ; 7s_lsb_mem[5]    ; PIN_AB12      ; QSF Assignment ;
; Location ;                ;              ; 7s_lsb_mem[6]    ; PIN_AF10      ; QSF Assignment ;
; Location ;                ;              ; 7s_lsb_tx[0]     ; PIN_T3        ; QSF Assignment ;
; Location ;                ;              ; 7s_lsb_tx[1]     ; PIN_R6        ; QSF Assignment ;
; Location ;                ;              ; 7s_lsb_tx[2]     ; PIN_R7        ; QSF Assignment ;
; Location ;                ;              ; 7s_lsb_tx[3]     ; PIN_T4        ; QSF Assignment ;
; Location ;                ;              ; 7s_lsb_tx[4]     ; PIN_U2        ; QSF Assignment ;
; Location ;                ;              ; 7s_lsb_tx[5]     ; PIN_U1        ; QSF Assignment ;
; Location ;                ;              ; 7s_lsb_tx[6]     ; PIN_U9        ; QSF Assignment ;
; Location ;                ;              ; 7s_msb_disp[0]   ; PIN_W24       ; QSF Assignment ;
; Location ;                ;              ; 7s_msb_disp[1]   ; PIN_U22       ; QSF Assignment ;
; Location ;                ;              ; 7s_msb_disp[2]   ; PIN_Y25       ; QSF Assignment ;
; Location ;                ;              ; 7s_msb_disp[3]   ; PIN_Y26       ; QSF Assignment ;
; Location ;                ;              ; 7s_msb_disp[4]   ; PIN_AA26      ; QSF Assignment ;
; Location ;                ;              ; 7s_msb_disp[5]   ; PIN_AA25      ; QSF Assignment ;
; Location ;                ;              ; 7s_msb_disp[6]   ; PIN_Y23       ; QSF Assignment ;
; Location ;                ;              ; 7s_msb_mem[0]    ; PIN_AB24      ; QSF Assignment ;
; Location ;                ;              ; 7s_msb_mem[1]    ; PIN_AA23      ; QSF Assignment ;
; Location ;                ;              ; 7s_msb_mem[2]    ; PIN_AA24      ; QSF Assignment ;
; Location ;                ;              ; 7s_msb_mem[3]    ; PIN_Y22       ; QSF Assignment ;
; Location ;                ;              ; 7s_msb_mem[4]    ; PIN_W21       ; QSF Assignment ;
; Location ;                ;              ; 7s_msb_mem[5]    ; PIN_V21       ; QSF Assignment ;
; Location ;                ;              ; 7s_msb_mem[6]    ; PIN_V20       ; QSF Assignment ;
; Location ;                ;              ; 7s_msb_tx[0]     ; PIN_R3        ; QSF Assignment ;
; Location ;                ;              ; 7s_msb_tx[1]     ; PIN_R4        ; QSF Assignment ;
; Location ;                ;              ; 7s_msb_tx[2]     ; PIN_R5        ; QSF Assignment ;
; Location ;                ;              ; 7s_msb_tx[3]     ; PIN_T9        ; QSF Assignment ;
; Location ;                ;              ; 7s_msb_tx[4]     ; PIN_P7        ; QSF Assignment ;
; Location ;                ;              ; 7s_msb_tx[5]     ; PIN_P6        ; QSF Assignment ;
; Location ;                ;              ; 7s_msb_tx[6]     ; PIN_T2        ; QSF Assignment ;
; Location ;                ;              ; DGND             ; PIN_M4        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[0]     ; PIN_T6        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[10]    ; PIN_Y1        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[11]    ; PIN_V5        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[1]     ; PIN_V4        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[2]     ; PIN_V3        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[3]     ; PIN_W2        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[4]     ; PIN_W1        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[5]     ; PIN_U6        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[6]     ; PIN_U7        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[7]     ; PIN_U5        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[8]     ; PIN_W4        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[9]     ; PIN_W3        ; QSF Assignment ;
; Location ;                ;              ; DRAM_BANK[0]     ; PIN_AE2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_BANK[1]     ; PIN_AE3       ; QSF Assignment ;
; Location ;                ;              ; DRAM_CAS_N       ; PIN_AB3       ; QSF Assignment ;
; Location ;                ;              ; DRAM_CKE         ; PIN_AA6       ; QSF Assignment ;
; Location ;                ;              ; DRAM_CS_N        ; PIN_AC3       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[0]       ; PIN_V6        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[10]      ; PIN_AB1       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[11]      ; PIN_AA4       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[12]      ; PIN_AA3       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[13]      ; PIN_AC2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[14]      ; PIN_AC1       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[15]      ; PIN_AA5       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[1]       ; PIN_AA2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[2]       ; PIN_AA1       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[3]       ; PIN_Y3        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[4]       ; PIN_Y4        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[5]       ; PIN_R8        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[6]       ; PIN_T8        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[7]       ; PIN_V7        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[8]       ; PIN_W6        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[9]       ; PIN_AB2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_LDQM        ; PIN_AD2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_RAS_N       ; PIN_AB4       ; QSF Assignment ;
; Location ;                ;              ; DRAM_UDQM        ; PIN_Y5        ; QSF Assignment ;
; Location ;                ;              ; DRAM_WE_N        ; PIN_AD3       ; QSF Assignment ;
; Location ;                ;              ; dbg_sdram_active ; PIN_AF23      ; QSF Assignment ;
+----------+----------------+--------------+------------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 7459 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 7459 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:stp              ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:stp              ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 6276    ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 180     ; 0                 ; N/A                     ; Post-Synthesis    ;
; sld_signaltap:stp              ; 995     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 8       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in H:/Project/SG_PnR_proj/SG_PnR_proj.pin.


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                                              ;
+---------------------------------------------+--------------------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                                        ;
+---------------------------------------------+--------------------------------------------------------------------------------------------------------------+
; Total logic elements                        ; 5,116 / 33,216 ( 15 % )                                                                                      ;
;     -- Combinational with no register       ; 2112                                                                                                         ;
;     -- Register only                        ; 974                                                                                                          ;
;     -- Combinational with a register        ; 2030                                                                                                         ;
;                                             ;                                                                                                              ;
; Logic element usage by number of LUT inputs ;                                                                                                              ;
;     -- 4 input functions                    ; 1371                                                                                                         ;
;     -- 3 input functions                    ; 1418                                                                                                         ;
;     -- <=2 input functions                  ; 1353                                                                                                         ;
;     -- Register only                        ; 974                                                                                                          ;
;                                             ;                                                                                                              ;
; Logic elements by mode                      ;                                                                                                              ;
;     -- normal mode                          ; 3101                                                                                                         ;
;     -- arithmetic mode                      ; 1041                                                                                                         ;
;                                             ;                                                                                                              ;
; Total registers*                            ; 3,004 / 34,593 ( 9 % )                                                                                       ;
;     -- Dedicated logic registers            ; 3,004 / 33,216 ( 9 % )                                                                                       ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )                                                                                            ;
;                                             ;                                                                                                              ;
; Total LABs:  partially or completely used   ; 438 / 2,076 ( 21 % )                                                                                         ;
; User inserted logic elements                ; 0                                                                                                            ;
; Virtual pins                                ; 0                                                                                                            ;
; I/O pins                                    ; 142 / 475 ( 30 % )                                                                                           ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )                                                                                               ;
; Global signals                              ; 16                                                                                                           ;
; M4Ks                                        ; 78 / 105 ( 74 % )                                                                                            ;
; Total block memory bits                     ; 301,940 / 483,840 ( 62 % )                                                                                   ;
; Total block memory implementation bits      ; 359,424 / 483,840 ( 74 % )                                                                                   ;
; Embedded Multiplier 9-bit elements          ; 2 / 70 ( 3 % )                                                                                               ;
; PLLs                                        ; 1 / 4 ( 25 % )                                                                                               ;
; Global clocks                               ; 16 / 16 ( 100 % )                                                                                            ;
; JTAGs                                       ; 1 / 1 ( 100 % )                                                                                              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                                                                ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                                                ;
; Average interconnect usage (total/H/V)      ; 7% / 7% / 6%                                                                                                 ;
; Peak interconnect usage (total/H/V)         ; 26% / 28% / 24%                                                                                              ;
; Maximum fan-out node                        ; global_nets_top:global_nets_inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|_clk1~clkctrl ;
; Maximum fan-out                             ; 1899                                                                                                         ;
; Highest non-global fan-out signal           ; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena                                    ;
; Highest non-global fan-out                  ; 93                                                                                                           ;
; Total fan-out                               ; 26558                                                                                                        ;
; Average fan-out                             ; 3.28                                                                                                         ;
+---------------------------------------------+--------------------------------------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                        ;
+---------------------------------------------+-----------------------+-----------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                   ; sld_hub:auto_hub      ; sld_signaltap:stp   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+-----------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                   ; Low                 ; Low                            ;
;                                             ;                       ;                       ;                     ;                                ;
; Total logic elements                        ; 4315 / 33216 ( 12 % ) ; 113 / 33216 ( < 1 % ) ; 688 / 33216 ( 2 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 1975                  ; 40                    ; 97                  ; 0                              ;
;     -- Register only                        ; 639                   ; 8                     ; 327                 ; 0                              ;
;     -- Combinational with a register        ; 1701                  ; 65                    ; 264                 ; 0                              ;
;                                             ;                       ;                       ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                       ;                     ;                                ;
;     -- 4 input functions                    ; 1182                  ; 42                    ; 147                 ; 0                              ;
;     -- 3 input functions                    ; 1250                  ; 41                    ; 127                 ; 0                              ;
;     -- <=2 input functions                  ; 1244                  ; 22                    ; 87                  ; 0                              ;
;     -- Register only                        ; 639                   ; 8                     ; 327                 ; 0                              ;
;                                             ;                       ;                       ;                     ;                                ;
; Logic elements by mode                      ;                       ;                       ;                     ;                                ;
;     -- normal mode                          ; 2699                  ; 101                   ; 301                 ; 0                              ;
;     -- arithmetic mode                      ; 977                   ; 4                     ; 60                  ; 0                              ;
;                                             ;                       ;                       ;                     ;                                ;
; Total registers                             ; 2340                  ; 73                    ; 591                 ; 0                              ;
;     -- Dedicated logic registers            ; 2340 / 33216 ( 7 % )  ; 73 / 33216 ( < 1 % )  ; 591 / 33216 ( 1 % ) ; 0 / 33216 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                     ; 0                   ; 0                              ;
;                                             ;                       ;                       ;                     ;                                ;
; Total LABs:  partially or completely used   ; 363 / 2076 ( 17 % )   ; 10 / 2076 ( < 1 % )   ; 65 / 2076 ( 3 % )   ; 0 / 2076 ( 0 % )               ;
;                                             ;                       ;                       ;                     ;                                ;
; Virtual pins                                ; 0                     ; 0                     ; 0                   ; 0                              ;
; I/O pins                                    ; 142                   ; 0                     ; 0                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 2 / 70 ( 2 % )        ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )      ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 121716                ; 0                     ; 180224              ; 0                              ;
; Total RAM block bits                        ; 156672                ; 0                     ; 202752              ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )       ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )       ; 1 / 4 ( 25 % )                 ;
; M4K                                         ; 34 / 105 ( 32 % )     ; 0 / 105 ( 0 % )       ; 44 / 105 ( 41 % )   ; 0 / 105 ( 0 % )                ;
; Clock control block                         ; 10 / 20 ( 50 % )      ; 2 / 20 ( 10 % )       ; 1 / 20 ( 5 % )      ; 4 / 20 ( 20 % )                ;
;                                             ;                       ;                       ;                     ;                                ;
; Connections                                 ;                       ;                       ;                     ;                                ;
;     -- Input Connections                    ; 2399                  ; 112                   ; 834                 ; 1                              ;
;     -- Registered Input Connections         ; 2358                  ; 82                    ; 634                 ; 0                              ;
;     -- Output Connections                   ; 445                   ; 116                   ; 1                   ; 2784                           ;
;     -- Registered Output Connections        ; 44                    ; 115                   ; 0                   ; 0                              ;
;                                             ;                       ;                       ;                     ;                                ;
; Internal Connections                        ;                       ;                       ;                     ;                                ;
;     -- Total Connections                    ; 22040                 ; 693                   ; 4489                ; 2789                           ;
;     -- Registered Connections               ; 10661                 ; 472                   ; 2680                ; 0                              ;
;                                             ;                       ;                       ;                     ;                                ;
; External Connections                        ;                       ;                       ;                     ;                                ;
;     -- Top                                  ; 0                     ; 104                   ; 341                 ; 2399                           ;
;     -- sld_hub:auto_hub                     ; 104                   ; 16                    ; 108                 ; 0                              ;
;     -- sld_signaltap:stp                    ; 341                   ; 108                   ; 0                   ; 386                            ;
;     -- hard_block:auto_generated_inst       ; 2399                  ; 0                     ; 386                 ; 0                              ;
;                                             ;                       ;                       ;                     ;                                ;
; Partition Interface                         ;                       ;                       ;                     ;                                ;
;     -- Input Ports                          ; 6                     ; 18                    ; 101                 ; 1                              ;
;     -- Output Ports                         ; 147                   ; 36                    ; 54                  ; 4                              ;
;     -- Bidir Ports                          ; 16                    ; 0                     ; 0                   ; 0                              ;
;                                             ;                       ;                       ;                     ;                                ;
; Registered Ports                            ;                       ;                       ;                     ;                                ;
;     -- Registered Input Ports               ; 0                     ; 4                     ; 19                  ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 26                    ; 1                   ; 0                              ;
;                                             ;                       ;                       ;                     ;                                ;
; Port Connectivity                           ;                       ;                       ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 1                     ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                     ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                     ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                     ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                     ; 35                  ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                     ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 1                     ; 40                  ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 14                    ; 45                  ; 0                              ;
+---------------------------------------------+-----------------------+-----------------------+---------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                           ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; fpga_clk       ; N2    ; 2        ; 0            ; 18           ; 0           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fpga_rst       ; G26   ; 5        ; 65           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; uart_serial_in ; C25   ; 5        ; 65           ; 32           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                              ;
+----------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name                       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; b_out[0]                   ; J13   ; 3        ; 24           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; b_out[1]                   ; J14   ; 3        ; 24           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; b_out[2]                   ; F12   ; 3        ; 27           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; b_out[3]                   ; G12   ; 3        ; 27           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; b_out[4]                   ; J10   ; 3        ; 27           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; b_out[5]                   ; J11   ; 3        ; 27           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; b_out[6]                   ; C11   ; 3        ; 29           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; b_out[7]                   ; B11   ; 3        ; 29           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; b_out[8]                   ; C12   ; 3        ; 29           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; b_out[9]                   ; B12   ; 3        ; 29           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; blank                      ; D6    ; 3        ; 11           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; clk_sdram_out              ; AA7   ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; clk_vesa_out               ; B8    ; 3        ; 16           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_actual_rd_bank         ; AE13  ; 8        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_actual_wr_bank         ; AF13  ; 8        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_disp_active            ; AB21  ; 7        ; 63           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_icy_bus_taken          ; AC22  ; 7        ; 63           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_icz_bus_taken          ; AD22  ; 7        ; 61           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_rd_bank_val            ; AD12  ; 8        ; 31           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_rx_path_cyc            ; AE23  ; 7        ; 63           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_sdram_acive            ; P23   ; 6        ; 65           ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; dbg_wr_bank_val            ; AE12  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_addr[0]               ; H15   ; 4        ; 42           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; dram_addr[10]              ; AA17  ; 7        ; 50           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; dram_addr[11]              ; G17   ; 4        ; 48           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; dram_addr[1]               ; T18   ; 6        ; 65           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; dram_addr[2]               ; P17   ; 6        ; 65           ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; dram_addr[3]               ; AF17  ; 7        ; 44           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; dram_addr[4]               ; R20   ; 6        ; 65           ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; dram_addr[5]               ; R24   ; 6        ; 65           ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; dram_addr[6]               ; F17   ; 4        ; 48           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; dram_addr[7]               ; A18   ; 4        ; 46           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; dram_addr[8]               ; R25   ; 6        ; 65           ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; dram_addr[9]               ; AA16  ; 7        ; 46           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; dram_bank[0]               ; T25   ; 6        ; 65           ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; dram_bank[1]               ; H16   ; 4        ; 42           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; dram_cas_n                 ; U20   ; 6        ; 65           ; 12           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; dram_cke                   ; D17   ; 4        ; 46           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; dram_cs_n                  ; AF20  ; 7        ; 53           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; dram_ldqm                  ; L10   ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; dram_ras_n                 ; Y16   ; 7        ; 46           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; dram_udqm                  ; K1    ; 2        ; 0            ; 25           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; dram_we_n                  ; AE18  ; 7        ; 46           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; g_out[0]                   ; B9    ; 3        ; 20           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; g_out[1]                   ; A9    ; 3        ; 20           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; g_out[2]                   ; C10   ; 3        ; 20           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; g_out[3]                   ; D10   ; 3        ; 20           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; g_out[4]                   ; B10   ; 3        ; 22           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; g_out[5]                   ; A10   ; 3        ; 22           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; g_out[6]                   ; G11   ; 3        ; 22           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; g_out[7]                   ; D11   ; 3        ; 22           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; g_out[8]                   ; E12   ; 3        ; 24           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; g_out[9]                   ; D12   ; 3        ; 24           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hsync                      ; A7    ; 3        ; 11           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_disp[0]                ; Y24   ; 6        ; 65           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_disp[1]                ; AB25  ; 6        ; 65           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_disp[2]                ; AB26  ; 6        ; 65           ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_disp[3]                ; AC26  ; 6        ; 65           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_disp[4]                ; AC25  ; 6        ; 65           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_disp[5]                ; V22   ; 6        ; 65           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_disp[6]                ; AB23  ; 6        ; 65           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_mem[0]                 ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_mem[1]                 ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_mem[2]                 ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_mem[3]                 ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_mem[4]                 ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_mem[5]                 ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_mem[6]                 ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_tx[0]                  ; T3    ; 1        ; 0            ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_tx[1]                  ; R6    ; 1        ; 0            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_tx[2]                  ; R7    ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_tx[3]                  ; T4    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_tx[4]                  ; U2    ; 1        ; 0            ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_tx[5]                  ; U1    ; 1        ; 0            ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_tx[6]                  ; U9    ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_version[0]             ; M4    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_version[1]             ; M5    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_version[2]             ; M3    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_version[3]             ; M2    ; 2        ; 0            ; 23           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_version[4]             ; P3    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_version[5]             ; P4    ; 1        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_version[6]             ; R2    ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_disp[0]                ; W24   ; 6        ; 65           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_disp[1]                ; U22   ; 6        ; 65           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_disp[2]                ; Y25   ; 6        ; 65           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_disp[3]                ; Y26   ; 6        ; 65           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_disp[4]                ; AA26  ; 6        ; 65           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_disp[5]                ; AA25  ; 6        ; 65           ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_disp[6]                ; Y23   ; 6        ; 65           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_mem[0]                 ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_mem[1]                 ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_mem[2]                 ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_mem[3]                 ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_mem[4]                 ; W21   ; 6        ; 65           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_mem[5]                 ; V21   ; 6        ; 65           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_mem[6]                 ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_tx[0]                  ; R3    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_tx[1]                  ; R4    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_tx[2]                  ; R5    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_tx[3]                  ; T9    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_tx[4]                  ; P7    ; 1        ; 0            ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_tx[5]                  ; P6    ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_tx[6]                  ; T2    ; 1        ; 0            ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_version[0]             ; N9    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_version[1]             ; P9    ; 2        ; 0            ; 25           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_version[2]             ; L7    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_version[3]             ; L6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_version[4]             ; L9    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_version[5]             ; L2    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_version[6]             ; L3    ; 2        ; 0            ; 24           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; programming_indication_led ; AE22  ; 7        ; 59           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; r_out[0]                   ; C8    ; 3        ; 14           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; r_out[1]                   ; F10   ; 3        ; 14           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; r_out[2]                   ; G10   ; 3        ; 14           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; r_out[3]                   ; D9    ; 3        ; 16           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; r_out[4]                   ; C9    ; 3        ; 16           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; r_out[5]                   ; A8    ; 3        ; 16           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; r_out[6]                   ; H11   ; 3        ; 18           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; r_out[7]                   ; H12   ; 3        ; 18           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; r_out[8]                   ; F11   ; 3        ; 18           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; r_out[9]                   ; E10   ; 3        ; 18           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; uart_serial_out            ; B25   ; 5        ; 65           ; 32           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vsync                      ; D8    ; 3        ; 14           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+----------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-----------------------------------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                                ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-----------------------------------------------------+---------------------+
; dram_dq[0]  ; AC9   ; 8        ; 20           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|oe_r ; -                   ;
; dram_dq[10] ; W12   ; 8        ; 18           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|oe_r ; -                   ;
; dram_dq[11] ; W11   ; 8        ; 18           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|oe_r ; -                   ;
; dram_dq[12] ; AC10  ; 8        ; 20           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|oe_r ; -                   ;
; dram_dq[13] ; AD10  ; 8        ; 22           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|oe_r ; -                   ;
; dram_dq[14] ; AF9   ; 8        ; 22           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|oe_r ; -                   ;
; dram_dq[15] ; AC16  ; 7        ; 42           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|oe_r ; -                   ;
; dram_dq[1]  ; AE9   ; 8        ; 20           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|oe_r ; -                   ;
; dram_dq[2]  ; AE8   ; 8        ; 18           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|oe_r ; -                   ;
; dram_dq[3]  ; AC11  ; 8        ; 22           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|oe_r ; -                   ;
; dram_dq[4]  ; AF8   ; 8        ; 18           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|oe_r ; -                   ;
; dram_dq[5]  ; AF7   ; 8        ; 16           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|oe_r ; -                   ;
; dram_dq[6]  ; AE7   ; 8        ; 16           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|oe_r ; -                   ;
; dram_dq[7]  ; AD16  ; 7        ; 42           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|oe_r ; -                   ;
; dram_dq[8]  ; AE10  ; 8        ; 24           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|oe_r ; -                   ;
; dram_dq[9]  ; T10   ; 1        ; 0            ; 16           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|oe_r ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-----------------------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 19 / 64 ( 30 % ) ; 3.3V          ; --           ;
; 2        ; 16 / 59 ( 27 % ) ; 3.3V          ; --           ;
; 3        ; 34 / 56 ( 61 % ) ; 3.3V          ; --           ;
; 4        ; 6 / 58 ( 10 % )  ; 3.3V          ; --           ;
; 5        ; 3 / 65 ( 5 % )   ; 3.3V          ; --           ;
; 6        ; 30 / 59 ( 51 % ) ; 3.3V          ; --           ;
; 7        ; 13 / 58 ( 22 % ) ; 3.3V          ; --           ;
; 8        ; 24 / 56 ( 43 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; hsync                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 457        ; 3        ; r_out[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 451        ; 3        ; g_out[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 447        ; 3        ; g_out[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 427        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; dram_addr[7]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A19      ; 394        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; clk_sdram_out                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 194        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 197        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; dram_addr[9]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA17     ; 219        ; 7        ; dram_addr[10]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA18     ; 220        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; msb_mem[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; msb_mem[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; msb_disp[5]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 267        ; 6        ; msb_disp[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ; 115        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; lsb_mem[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; dbg_disp_active                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; lsb_disp[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 257        ; 6        ; msb_mem[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; lsb_disp[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 262        ; 6        ; lsb_disp[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 119        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC8      ; 148        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; dram_dq[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC10     ; 164        ; 8        ; dram_dq[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC11     ; 168        ; 8        ; dram_dq[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC12     ; 172        ; 8        ; lsb_mem[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC14     ; 191        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 199        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; dram_dq[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC17     ; 207        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 241        ; 7        ; dbg_icy_bus_taken                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ; 245        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; lsb_disp[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 261        ; 6        ; lsb_disp[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; dram_dq[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD11     ; 173        ; 8        ; lsb_mem[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; dbg_rd_bank_val                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD13     ; 186        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ; 201        ; 7        ; dram_dq[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD17     ; 208        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 240        ; 7        ; dbg_icz_bus_taken                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ; 239        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 249        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; dram_dq[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE8      ; 159        ; 8        ; dram_dq[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE9      ; 165        ; 8        ; dram_dq[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE10     ; 169        ; 8        ; dram_dq[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE11     ; 174        ; 8        ; lsb_mem[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; dbg_wr_bank_val                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE13     ; 183        ; 8        ; dbg_actual_rd_bank                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ; 188        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE15     ; 189        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 200        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; dram_we_n                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE19     ; 214        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; programming_indication_led               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 244        ; 7        ; dbg_rx_path_cyc                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; dram_dq[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF8      ; 160        ; 8        ; dram_dq[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF9      ; 166        ; 8        ; dram_dq[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF10     ; 170        ; 8        ; lsb_mem[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; dbg_actual_wr_bank                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF14     ; 187        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; dram_addr[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF18     ; 211        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; dram_cs_n                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF21     ; 227        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 243        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; clk_vesa_out                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 452        ; 3        ; g_out[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 448        ; 3        ; g_out[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 435        ; 3        ; b_out[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 433        ; 3        ; b_out[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 429        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 428        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; uart_serial_out                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; r_out[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 459        ; 3        ; r_out[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 450        ; 3        ; g_out[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 436        ; 3        ; b_out[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 434        ; 3        ; b_out[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 431        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; uart_serial_in                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; blank                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 469        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; vsync                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 460        ; 3        ; r_out[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 449        ; 3        ; g_out[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 445        ; 3        ; g_out[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 443        ; 3        ; g_out[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ; 403        ; 4        ; dram_cke                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D18      ; 396        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; r_out[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; g_out[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; r_out[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 454        ; 3        ; r_out[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 440        ; 3        ; b_out[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 423        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; dram_addr[6]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F18      ; 398        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; r_out[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 446        ; 3        ; g_out[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 439        ; 3        ; b_out[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 422        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; dram_addr[11]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G18      ; 397        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; fpga_rst                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 37         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; r_out[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H12      ; 455        ; 3        ; r_out[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; dram_addr[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H16      ; 413        ; 4        ; dram_bank[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H17      ; 400        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 25         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; b_out[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J11      ; 437        ; 3        ; b_out[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; b_out[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J14      ; 441        ; 3        ; b_out[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J23      ; 339        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; dram_udqm                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K2       ; 43         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; msb_version[5]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 51         ; 2        ; msb_version[6]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 44         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; msb_version[3]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 47         ; 2        ; msb_version[2]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 59         ; 2        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L9       ; 49         ; 2        ; msb_version[4]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L10      ; 52         ; 2        ; dram_ldqm                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L24      ; 324        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; lsb_version[3]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 55         ; 2        ; lsb_version[2]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 53         ; 2        ; lsb_version[0]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 54         ; 2        ; lsb_version[1]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 58         ; 2        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M7       ; 60         ; 2        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M8       ; 57         ; 2        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; fpga_clk                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; msb_version[0]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 310        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N26      ; 308        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P1       ; 68         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P2       ; 67         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P3       ; 69         ; 1        ; lsb_version[4]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 70         ; 1        ; lsb_version[5]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; msb_tx[5]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 77         ; 1        ; msb_tx[4]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; msb_version[1]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; dram_addr[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P18      ; 347        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; dbg_sdram_acive                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P24      ; 304        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; lsb_version[6]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 72         ; 1        ; msb_tx[0]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 73         ; 1        ; msb_tx[1]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 74         ; 1        ; msb_tx[2]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 81         ; 1        ; lsb_tx[1]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 82         ; 1        ; lsb_tx[2]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 110        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; dram_addr[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; dram_addr[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R25      ; 303        ; 6        ; dram_addr[8]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; msb_tx[6]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 80         ; 1        ; lsb_tx[0]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 83         ; 1        ; lsb_tx[3]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 92         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 111        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; msb_tx[3]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T10      ; 75         ; 1        ; dram_dq[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; dram_addr[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T19      ; 281        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 296        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; dram_bank[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; lsb_tx[5]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 84         ; 1        ; lsb_tx[4]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 88         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 89         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 100        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; lsb_tx[6]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U10      ; 87         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; dram_cas_n                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U21      ; 279        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; msb_disp[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U23      ; 284        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 91         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 95         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 94         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 104        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; lsb_mem[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; lsb_mem[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; msb_mem[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 252        ; 6        ; msb_mem[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 259        ; 6        ; lsb_disp[5]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V23      ; 275        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 102        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; dram_dq[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W12      ; 162        ; 8        ; dram_dq[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; msb_mem[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; msb_disp[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W25      ; 273        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 103        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 193        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 195        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; dram_ras_n                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; msb_mem[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; msb_disp[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 264        ; 6        ; lsb_disp[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 269        ; 6        ; msb_disp[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 268        ; 6        ; msb_disp[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                           ;
+----------------------------------+----------------------------------------------------------------------------------------------------+
; Name                             ; global_nets_top:global_nets_inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|pll ;
+----------------------------------+----------------------------------------------------------------------------------------------------+
; SDC pin name                     ; global_nets_inst|clk_blk_inst|pll_inst|altpll_component|pll                                        ;
; PLL mode                         ; Normal                                                                                             ;
; Compensate clock                 ; clock0                                                                                             ;
; Compensated input/output pins    ; --                                                                                                 ;
; Self reset on gated loss of lock ; Off                                                                                                ;
; Gate lock counter                ; --                                                                                                 ;
; Input frequency 0                ; 50.0 MHz                                                                                           ;
; Input frequency 1                ; --                                                                                                 ;
; Nominal PFD frequency            ; 50.0 MHz                                                                                           ;
; Nominal VCO frequency            ; 800.0 MHz                                                                                          ;
; VCO post scale                   ; --                                                                                                 ;
; VCO multiply                     ; --                                                                                                 ;
; VCO divide                       ; --                                                                                                 ;
; Freq min lock                    ; 31.25 MHz                                                                                          ;
; Freq max lock                    ; 62.5 MHz                                                                                           ;
; M VCO Tap                        ; 0                                                                                                  ;
; M Initial                        ; 1                                                                                                  ;
; M value                          ; 16                                                                                                 ;
; N value                          ; 1                                                                                                  ;
; Preserve PLL counter order       ; Off                                                                                                ;
; PLL location                     ; PLL_1                                                                                              ;
; Inclk0 signal                    ; fpga_clk                                                                                           ;
; Inclk1 signal                    ; --                                                                                                 ;
; Inclk0 signal type               ; Dedicated Pin                                                                                      ;
; Inclk1 signal type               ; --                                                                                                 ;
+----------------------------------+----------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                      ;
+------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+--------------------------------------------------------------------+
; Name                                                                                                 ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                                                       ;
+------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+--------------------------------------------------------------------+
; global_nets_top:global_nets_inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|_clk0 ; clock0       ; 8    ; 3   ; 133.33 MHz       ; 0 (0 ps)    ; 50/50      ; C2      ; 6             ; 3/3 Even   ; 1       ; 0       ; global_nets_inst|clk_blk_inst|pll_inst|altpll_component|pll|clk[0] ;
; global_nets_top:global_nets_inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|_clk1 ; clock1       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)    ; 50/50      ; C0      ; 8             ; 4/4 Even   ; 1       ; 0       ; global_nets_inst|clk_blk_inst|pll_inst|altpll_component|pll|clk[1] ;
; global_nets_top:global_nets_inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|_clk2 ; clock2       ; 4    ; 5   ; 40.0 MHz         ; 0 (0 ps)    ; 50/50      ; C1      ; 20            ; 10/10 Even ; 1       ; 0       ; global_nets_inst|clk_blk_inst|pll_inst|altpll_component|pll|clk[2] ;
+------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+--------------------------------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                           ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                             ; Library Name ;
+------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |top_synthesis                                                                                       ; 5116 (2)    ; 3004 (0)                  ; 0 (0)         ; 301940      ; 78   ; 2            ; 2       ; 0         ; 142  ; 0            ; 2112 (2)     ; 974 (0)           ; 2030 (1)         ; |top_synthesis                                                                                                                                                                                                                                                                                  ;              ;
;    |global_nets_top:global_nets_inst|                                                                ; 21 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 13 (0)            ; 7 (0)            ; |top_synthesis|global_nets_top:global_nets_inst                                                                                                                                                                                                                                                 ;              ;
;       |clk_blk_top:clk_blk_inst|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|global_nets_top:global_nets_inst|clk_blk_top:clk_blk_inst                                                                                                                                                                                                                        ;              ;
;          |pll:pll_inst|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|global_nets_top:global_nets_inst|clk_blk_top:clk_blk_inst|pll:pll_inst                                                                                                                                                                                                           ;              ;
;             |altpll:altpll_component|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|global_nets_top:global_nets_inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component                                                                                                                                                                                   ;              ;
;       |reset_blk_top:reset_blk_inst|                                                                 ; 21 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 13 (0)            ; 7 (0)            ; |top_synthesis|global_nets_top:global_nets_inst|reset_blk_top:reset_blk_inst                                                                                                                                                                                                                    ;              ;
;          |reset_debouncer:rst_deb_inst|                                                              ; 15 (15)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 10 (10)           ; 4 (4)            ; |top_synthesis|global_nets_top:global_nets_inst|reset_blk_top:reset_blk_inst|reset_debouncer:rst_deb_inst                                                                                                                                                                                       ;              ;
;          |sync_rst_gen:sync_rst_sdram_inst|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top_synthesis|global_nets_top:global_nets_inst|reset_blk_top:reset_blk_inst|sync_rst_gen:sync_rst_sdram_inst                                                                                                                                                                                   ;              ;
;          |sync_rst_gen_1:sync_rst_sys_inst|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top_synthesis|global_nets_top:global_nets_inst|reset_blk_top:reset_blk_inst|sync_rst_gen_1:sync_rst_sys_inst                                                                                                                                                                                   ;              ;
;          |sync_rst_gen_2:sync_rst_vesa_inst|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top_synthesis|global_nets_top:global_nets_inst|reset_blk_top:reset_blk_inst|sync_rst_gen_2:sync_rst_vesa_inst                                                                                                                                                                                  ;              ;
;    |hexss:lsb_mem_hexss_inst|                                                                        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |top_synthesis|hexss:lsb_mem_hexss_inst                                                                                                                                                                                                                                                         ;              ;
;    |hexss_1:msb_mem_hexss_inst|                                                                      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |top_synthesis|hexss_1:msb_mem_hexss_inst                                                                                                                                                                                                                                                       ;              ;
;    |hexss_2:lsb_disp_hexss_inst|                                                                     ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |top_synthesis|hexss_2:lsb_disp_hexss_inst                                                                                                                                                                                                                                                      ;              ;
;    |hexss_3:msb_disp_hexss_inst|                                                                     ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; |top_synthesis|hexss_3:msb_disp_hexss_inst                                                                                                                                                                                                                                                      ;              ;
;    |hexss_4:lsb_tx_hexss_inst|                                                                       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; |top_synthesis|hexss_4:lsb_tx_hexss_inst                                                                                                                                                                                                                                                        ;              ;
;    |hexss_5:msb_tx_hexss_inst|                                                                       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |top_synthesis|hexss_5:msb_tx_hexss_inst                                                                                                                                                                                                                                                        ;              ;
;    |hexss_6:lsb_version_hexss_inst|                                                                  ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; |top_synthesis|hexss_6:lsb_version_hexss_inst                                                                                                                                                                                                                                                   ;              ;
;    |hexss_7:msb_version_hexss_inst|                                                                  ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|hexss_7:msb_version_hexss_inst                                                                                                                                                                                                                                                   ;              ;
;    |mds_top:mds_top_inst|                                                                            ; 4261 (0)    ; 2320 (0)                  ; 0 (0)         ; 121716      ; 34   ; 2            ; 2       ; 0         ; 0    ; 0            ; 1941 (0)     ; 626 (0)           ; 1694 (0)         ; |top_synthesis|mds_top:mds_top_inst                                                                                                                                                                                                                                                             ;              ;
;       |disp_ctrl_top:disp_ctrl_inst|                                                                 ; 1619 (91)   ; 943 (57)                  ; 0 (0)         ; 88876       ; 25   ; 2            ; 2       ; 0         ; 0    ; 0            ; 676 (34)     ; 269 (37)          ; 674 (12)         ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst                                                                                                                                                                                                                                ;              ;
;          |SG_WBM_IF:SG_WBM_IF_inst|                                                                  ; 256 (256)   ; 108 (108)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 148 (148)    ; 2 (2)             ; 106 (106)        ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst                                                                                                                                                                                                       ;              ;
;          |Symbol_Generator_Top:Symbol_Generator_Top_inst|                                            ; 726 (0)     ; 459 (0)                   ; 0 (0)         ; 23340       ; 9    ; 2            ; 2       ; 0         ; 0    ; 0            ; 267 (0)      ; 165 (0)           ; 294 (0)          ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst                                                                                                                                                                                 ;              ;
;             |RAM_300:RAM_300_inst|                                                                   ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 3900        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 14 (14)          ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|RAM_300:RAM_300_inst                                                                                                                                                            ;              ;
;                |altsyncram:mem_cZ|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3900        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|RAM_300:RAM_300_inst|altsyncram:mem_cZ                                                                                                                                          ;              ;
;                   |altsyncram_ium1:auto_generated|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3900        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|RAM_300:RAM_300_inst|altsyncram:mem_cZ|altsyncram_ium1:auto_generated                                                                                                           ;              ;
;                      |altsyncram_6bl1:altsyncram1|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3900        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|RAM_300:RAM_300_inst|altsyncram:mem_cZ|altsyncram_ium1:auto_generated|altsyncram_6bl1:altsyncram1                                                                               ;              ;
;             |general_fifoZ1_Symbol_Generator_Top_inst_fifo_A:fifo_A|                                 ; 107 (107)   ; 57 (57)                   ; 0 (0)         ; 5120        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (49)      ; 16 (16)           ; 42 (42)          ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A:fifo_A                                                                                                                          ;              ;
;                |altsyncram:mem_34_I_1|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5120        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A:fifo_A|altsyncram:mem_34_I_1                                                                                                    ;              ;
;                   |altsyncram_eak1:auto_generated|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5120        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A:fifo_A|altsyncram:mem_34_I_1|altsyncram_eak1:auto_generated                                                                     ;              ;
;                      |altsyncram_dbl1:altsyncram1|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5120        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A:fifo_A|altsyncram:mem_34_I_1|altsyncram_eak1:auto_generated|altsyncram_dbl1:altsyncram1                                         ;              ;
;             |general_fifoZ1_Symbol_Generator_Top_inst_fifo_A_1:fifo_B|                               ; 108 (108)   ; 57 (57)                   ; 0 (0)         ; 5120        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (51)      ; 16 (16)           ; 41 (41)          ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A_1:fifo_B                                                                                                                        ;              ;
;                |altsyncram:mem_34_I_1|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5120        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A_1:fifo_B|altsyncram:mem_34_I_1                                                                                                  ;              ;
;                   |altsyncram_eak1:auto_generated|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5120        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A_1:fifo_B|altsyncram:mem_34_I_1|altsyncram_eak1:auto_generated                                                                   ;              ;
;                      |altsyncram_dbl1:altsyncram1|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5120        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A_1:fifo_B|altsyncram:mem_34_I_1|altsyncram_eak1:auto_generated|altsyncram_dbl1:altsyncram1                                       ;              ;
;             |manager:manager_inst|                                                                   ; 213 (213)   ; 121 (121)                 ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 91 (91)      ; 28 (28)           ; 94 (94)          ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst                                                                                                                                                            ;              ;
;                |lpm_mult:un1_ram_addr_rd_8_0_|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|lpm_mult:un1_ram_addr_rd_8_0_                                                                                                                              ;              ;
;                   |mult_fpr:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|lpm_mult:un1_ram_addr_rd_8_0_|mult_fpr:auto_generated                                                                                                      ;              ;
;             |mux2:mux2_inst|                                                                         ; 13 (13)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 11 (11)           ; 1 (1)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|mux2:mux2_inst                                                                                                                                                                  ;              ;
;             |opcode_store:opcode_store_inst|                                                         ; 241 (107)   ; 172 (74)                  ; 0 (0)         ; 9200        ; 3    ; 1            ; 1       ; 0         ; 0    ; 0            ; 69 (33)      ; 73 (27)           ; 99 (47)          ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst                                                                                                                                                  ;              ;
;                |general_fifoZ0:general_fifo_inst|                                                    ; 134 (134)   ; 98 (98)                   ; 0 (0)         ; 9200        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 46 (46)           ; 52 (52)          ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifoZ0:general_fifo_inst                                                                                                                 ;              ;
;                   |altsyncram:mem_98|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 9200        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifoZ0:general_fifo_inst|altsyncram:mem_98                                                                                               ;              ;
;                      |altsyncram_dak1:auto_generated|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 9200        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifoZ0:general_fifo_inst|altsyncram:mem_98|altsyncram_dak1:auto_generated                                                                ;              ;
;                         |altsyncram_cbl1:altsyncram1|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 9200        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifoZ0:general_fifo_inst|altsyncram:mem_98|altsyncram_dak1:auto_generated|altsyncram_cbl1:altsyncram1                                    ;              ;
;                |lpm_mult:un6_ram_addr_wr_8_0_|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|lpm_mult:un6_ram_addr_wr_8_0_                                                                                                                    ;              ;
;                   |mult_fpr:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|lpm_mult:un6_ram_addr_wr_8_0_|mult_fpr:auto_generated                                                                                            ;              ;
;             |opcode_unite:opcode_unite_inst|                                                         ; 28 (28)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 20 (20)           ; 6 (6)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_unite:opcode_unite_inst                                                                                                                                                  ;              ;
;          |dc_fifo:dc_fifo_inst|                                                                      ; 133 (0)     ; 104 (0)                   ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 42 (0)            ; 62 (0)           ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst                                                                                                                                                                                                           ;              ;
;             |dcfifo:dcfifo_component|                                                                ; 133 (0)     ; 104 (0)                   ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 42 (0)            ; 62 (0)           ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component                                                                                                                                                                                   ;              ;
;                |dcfifo_7kl1:auto_generated|                                                          ; 133 (34)    ; 104 (31)                  ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (2)       ; 42 (20)           ; 62 (4)           ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated                                                                                                                                                        ;              ;
;                   |a_graycounter_igc:wrptr_gp|                                                       ; 27 (27)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 19 (19)          ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|a_graycounter_igc:wrptr_gp                                                                                                                             ;              ;
;                   |a_graycounter_s96:rdptr_g1p|                                                      ; 27 (27)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 19 (19)          ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|a_graycounter_s96:rdptr_g1p                                                                                                                            ;              ;
;                   |alt_synch_pipe_vdb:rs_dgwp|                                                       ; 28 (0)      ; 28 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (0)            ; 8 (0)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|alt_synch_pipe_vdb:rs_dgwp                                                                                                                             ;              ;
;                      |dffpipe_te9:dffpipe20|                                                         ; 28 (28)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 8 (8)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|alt_synch_pipe_vdb:rs_dgwp|dffpipe_te9:dffpipe20                                                                                                       ;              ;
;                   |altsyncram_1p61:fifo_ram|                                                         ; 12 (0)      ; 3 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 1 (0)             ; 2 (0)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|altsyncram_1p61:fifo_ram                                                                                                                               ;              ;
;                      |altsyncram_dve1:altsyncram12|                                                  ; 12 (3)      ; 3 (3)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 1 (1)             ; 2 (1)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|altsyncram_1p61:fifo_ram|altsyncram_dve1:altsyncram12                                                                                                  ;              ;
;                         |decode_o37:decode_b|                                                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|altsyncram_1p61:fifo_ram|altsyncram_dve1:altsyncram12|decode_o37:decode_b                                                                              ;              ;
;                         |mux_8u7:mux16|                                                              ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|altsyncram_1p61:fifo_ram|altsyncram_dve1:altsyncram12|mux_8u7:mux16                                                                                    ;              ;
;                   |dffpipe_9d9:wraclr|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|dffpipe_9d9:wraclr                                                                                                                                     ;              ;
;                   |dffpipe_ahe:rdaclr|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|dffpipe_ahe:rdaclr                                                                                                                                     ;              ;
;                   |mux_1u7:rdemp_eq_comp_lsb_mux|                                                    ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|mux_1u7:rdemp_eq_comp_lsb_mux                                                                                                                          ;              ;
;                   |mux_1u7:rdemp_eq_comp_msb_mux|                                                    ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|mux_1u7:rdemp_eq_comp_msb_mux                                                                                                                          ;              ;
;          |gen_regZ4:gen_reg_version_inst|                                                            ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_regZ4:gen_reg_version_inst                                                                                                                                                                                                 ;              ;
;          |gen_regZ5:gen_reg_opcode_unite_inst|                                                       ; 21 (21)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 8 (8)             ; 4 (4)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_regZ5:gen_reg_opcode_unite_inst                                                                                                                                                                                            ;              ;
;          |gen_regZ6:gen_reg_lower_frame_inst|                                                        ; 13 (13)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 8 (8)             ; 4 (4)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_regZ6:gen_reg_lower_frame_inst                                                                                                                                                                                             ;              ;
;          |gen_regZ7:gen_reg_upper_frame_inst|                                                        ; 13 (13)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 5 (5)             ; 7 (7)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_regZ7:gen_reg_upper_frame_inst                                                                                                                                                                                             ;              ;
;          |gen_regZ8:gen_reg_type_inst|                                                               ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_regZ8:gen_reg_type_inst                                                                                                                                                                                                    ;              ;
;          |pixel_mng:pixel_mng_inst|                                                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|pixel_mng:pixel_mng_inst                                                                                                                                                                                                       ;              ;
;          |synthetic_frame_generator:synth_pic_gen_inst|                                              ; 134 (134)   ; 80 (80)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (52)      ; 1 (1)             ; 81 (81)          ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst                                                                                                                                                                                   ;              ;
;          |vesa_gen_ctrl:vesa_gen_ctrl_inst|                                                          ; 226 (226)   ; 93 (93)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 133 (133)    ; 0 (0)             ; 93 (93)          ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst                                                                                                                                                                                               ;              ;
;       |interconZ0:intercon_y_inst|                                                                   ; 29 (29)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 1 (1)             ; 3 (3)            ; |top_synthesis|mds_top:mds_top_inst|interconZ0:intercon_y_inst                                                                                                                                                                                                                                  ;              ;
;       |interconZ1:intercon_z_inst|                                                                   ; 81 (81)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (69)      ; 2 (2)             ; 10 (10)          ; |top_synthesis|mds_top:mds_top_inst|interconZ1:intercon_z_inst                                                                                                                                                                                                                                  ;              ;
;       |intercon_mux:intercon_x_inst|                                                                 ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 10 (10)          ; |top_synthesis|mds_top:mds_top_inst|intercon_mux:intercon_x_inst                                                                                                                                                                                                                                ;              ;
;       |led:led_inst|                                                                                 ; 64 (64)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 29 (29)          ; |top_synthesis|mds_top:mds_top_inst|led:led_inst                                                                                                                                                                                                                                                ;              ;
;       |mem_mng_top:mem_mng_inst|                                                                     ; 1114 (52)   ; 580 (2)                   ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 533 (50)     ; 161 (0)           ; 420 (13)         ; |top_synthesis|mds_top:mds_top_inst|mem_mng_top:mem_mng_inst                                                                                                                                                                                                                                    ;              ;
;          |gen_regZ0:dbg_reg_generate_0_gen_reg_dbg_inst|                                             ; 17 (17)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 12 (12)          ; |top_synthesis|mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|gen_regZ0:dbg_reg_generate_0_gen_reg_dbg_inst                                                                                                                                                                                      ;              ;
;          |gen_regZ1:dbg_reg_generate_1_gen_reg_dbg_inst|                                             ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |top_synthesis|mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|gen_regZ1:dbg_reg_generate_1_gen_reg_dbg_inst                                                                                                                                                                                      ;              ;
;          |gen_regZ2:dbg_reg_generate_2_gen_reg_dbg_inst|                                             ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |top_synthesis|mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|gen_regZ2:dbg_reg_generate_2_gen_reg_dbg_inst                                                                                                                                                                                      ;              ;
;          |gen_regZ3:gen_reg_type_inst|                                                               ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |top_synthesis|mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|gen_regZ3:gen_reg_type_inst                                                                                                                                                                                                        ;              ;
;          |mem_ctrl_rd:mem_ctrl_rd_inst|                                                              ; 555 (83)    ; 289 (83)                  ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 265 (0)      ; 98 (59)           ; 192 (11)         ; |top_synthesis|mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst                                                                                                                                                                                                       ;              ;
;             |altera_16to8_dc_ram:ram1_inst|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|altera_16to8_dc_ram:ram1_inst                                                                                                                                                                         ;              ;
;                |altsyncram:altsyncram_component|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|altera_16to8_dc_ram:ram1_inst|altsyncram:altsyncram_component                                                                                                                                         ;              ;
;                   |altsyncram_b4l1:auto_generated|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|altera_16to8_dc_ram:ram1_inst|altsyncram:altsyncram_component|altsyncram_b4l1:auto_generated                                                                                                          ;              ;
;                      |altsyncram_t8l1:altsyncram1|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|altera_16to8_dc_ram:ram1_inst|altsyncram:altsyncram_component|altsyncram_b4l1:auto_generated|altsyncram_t8l1:altsyncram1                                                                              ;              ;
;             |mem_ctrl_rd_wbm:wbm_inst|                                                               ; 394 (394)   ; 152 (152)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 229 (229)    ; 15 (15)           ; 150 (150)        ; |top_synthesis|mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst                                                                                                                                                                              ;              ;
;             |mem_ctrl_rd_wbs:wbs_inst|                                                               ; 91 (91)     ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 24 (24)           ; 31 (31)          ; |top_synthesis|mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst                                                                                                                                                                              ;              ;
;          |mem_ctrl_wr:mem_ctrl_wr_inst|                                                              ; 456 (27)    ; 250 (27)                  ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 205 (0)      ; 58 (15)           ; 193 (1)          ; |top_synthesis|mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst                                                                                                                                                                                                       ;              ;
;             |altera_8to16_dc_ram:ram1_inst|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|altera_8to16_dc_ram:ram1_inst                                                                                                                                                                         ;              ;
;                |altsyncram:altsyncram_component|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|altera_8to16_dc_ram:ram1_inst|altsyncram:altsyncram_component                                                                                                                                         ;              ;
;                   |altsyncram_a4l1:auto_generated|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|altera_8to16_dc_ram:ram1_inst|altsyncram:altsyncram_component|altsyncram_a4l1:auto_generated                                                                                                          ;              ;
;                      |altsyncram_s8l1:altsyncram1|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|altera_8to16_dc_ram:ram1_inst|altsyncram:altsyncram_component|altsyncram_a4l1:auto_generated|altsyncram_s8l1:altsyncram1                                                                              ;              ;
;             |mem_ctrl_wr_wbm:wbm_inst|                                                               ; 355 (355)   ; 185 (185)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 159 (159)    ; 38 (38)           ; 158 (158)        ; |top_synthesis|mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst                                                                                                                                                                              ;              ;
;             |mem_ctrl_wr_wbs:wbs_inst|                                                               ; 85 (85)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 5 (5)             ; 34 (34)          ; |top_synthesis|mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst                                                                                                                                                                              ;              ;
;          |mem_mng_arbiter:arbiter_inst|                                                              ; 16 (16)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 4 (4)            ; |top_synthesis|mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_mng_arbiter:arbiter_inst                                                                                                                                                                                                       ;              ;
;          |wbs_regZ1:wbs_reg_inst|                                                                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|wbs_regZ1:wbs_reg_inst                                                                                                                                                                                                             ;              ;
;       |rx_path:rx_path_inst|                                                                         ; 516 (222)   ; 281 (77)                  ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 235 (145)    ; 73 (9)            ; 208 (88)         ; |top_synthesis|mds_top:mds_top_inst|rx_path:rx_path_inst                                                                                                                                                                                                                                        ;              ;
;          |checksum_calc:checksum_inst_dec|                                                           ; 25 (25)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 1 (1)             ; 16 (16)          ; |top_synthesis|mds_top:mds_top_inst|rx_path:rx_path_inst|checksum_calc:checksum_inst_dec                                                                                                                                                                                                        ;              ;
;          |mp_dec:mp_dec1|                                                                            ; 157 (157)   ; 130 (130)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 39 (39)           ; 98 (98)          ; |top_synthesis|mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1                                                                                                                                                                                                                         ;              ;
;          |ram_simple:ram_inst1|                                                                      ; 36 (36)     ; 26 (26)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 19 (19)          ; |top_synthesis|mds_top:mds_top_inst|rx_path:rx_path_inst|ram_simple:ram_inst1                                                                                                                                                                                                                   ;              ;
;             |altsyncram:ram_data_34_I_1|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|rx_path:rx_path_inst|ram_simple:ram_inst1|altsyncram:ram_data_34_I_1                                                                                                                                                                                        ;              ;
;                |altsyncram_ojj1:auto_generated|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|rx_path:rx_path_inst|ram_simple:ram_inst1|altsyncram:ram_data_34_I_1|altsyncram_ojj1:auto_generated                                                                                                                                                         ;              ;
;                   |altsyncram_6el1:altsyncram1|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|rx_path:rx_path_inst|ram_simple:ram_inst1|altsyncram:ram_data_34_I_1|altsyncram_ojj1:auto_generated|altsyncram_6el1:altsyncram1                                                                                                                             ;              ;
;          |uart_rx:uart_rx_c|                                                                         ; 100 (100)   ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (61)      ; 8 (8)             ; 31 (31)          ; |top_synthesis|mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c                                                                                                                                                                                                                      ;              ;
;       |sdram_controller:sdr_ctrl|                                                                    ; 304 (304)   ; 162 (162)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 142 (142)    ; 56 (56)           ; 106 (106)        ; |top_synthesis|mds_top:mds_top_inst|sdram_controller:sdr_ctrl                                                                                                                                                                                                                                   ;              ;
;       |tx_path:tx_path_inst|                                                                         ; 524 (32)    ; 311 (1)                   ; 0 (0)         ; 8264        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 204 (31)     ; 64 (0)            ; 256 (10)         ; |top_synthesis|mds_top:mds_top_inst|tx_path:tx_path_inst                                                                                                                                                                                                                                        ;              ;
;          |checksum_calc_1:checksum_inst_enc|                                                         ; 25 (25)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 10 (10)          ; |top_synthesis|mds_top:mds_top_inst|tx_path:tx_path_inst|checksum_calc_1:checksum_inst_enc                                                                                                                                                                                                      ;              ;
;          |gen_regZ10:rd_burst_reg_generate_1_gen_rd_burst_reg_inst|                                  ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |top_synthesis|mds_top:mds_top_inst|tx_path:tx_path_inst|gen_regZ10:rd_burst_reg_generate_1_gen_rd_burst_reg_inst                                                                                                                                                                               ;              ;
;          |gen_regZ11:gen_reg_addr_reg_inst|                                                          ; 26 (26)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 22 (22)          ; |top_synthesis|mds_top:mds_top_inst|tx_path:tx_path_inst|gen_regZ11:gen_reg_addr_reg_inst                                                                                                                                                                                                       ;              ;
;          |gen_regZ12:gen_dbg_cmd_reg_inst|                                                           ; 12 (12)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |top_synthesis|mds_top:mds_top_inst|tx_path:tx_path_inst|gen_regZ12:gen_dbg_cmd_reg_inst                                                                                                                                                                                                        ;              ;
;          |gen_regZ13:gen_reg_type_inst|                                                              ; 11 (11)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; |top_synthesis|mds_top:mds_top_inst|tx_path:tx_path_inst|gen_regZ13:gen_reg_type_inst                                                                                                                                                                                                           ;              ;
;          |gen_regZ9:rd_burst_reg_generate_0_gen_rd_burst_reg_inst|                                   ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |top_synthesis|mds_top:mds_top_inst|tx_path:tx_path_inst|gen_regZ9:rd_burst_reg_generate_0_gen_rd_burst_reg_inst                                                                                                                                                                                ;              ;
;          |general_fifoZ3:fifo_inst1|                                                                 ; 57 (57)     ; 39 (39)                   ; 0 (0)         ; 72          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 16 (16)           ; 23 (23)          ; |top_synthesis|mds_top:mds_top_inst|tx_path:tx_path_inst|general_fifoZ3:fifo_inst1                                                                                                                                                                                                              ;              ;
;             |altsyncram:mem_34_I_1|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 72          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|tx_path:tx_path_inst|general_fifoZ3:fifo_inst1|altsyncram:mem_34_I_1                                                                                                                                                                                        ;              ;
;                |altsyncram_h1k1:auto_generated|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 72          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|tx_path:tx_path_inst|general_fifoZ3:fifo_inst1|altsyncram:mem_34_I_1|altsyncram_h1k1:auto_generated                                                                                                                                                         ;              ;
;          |mp_enc:mp_enc1|                                                                            ; 129 (129)   ; 106 (106)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 21 (21)           ; 87 (87)          ; |top_synthesis|mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1                                                                                                                                                                                                                         ;              ;
;          |ram_simple_1:ram_inst1|                                                                    ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |top_synthesis|mds_top:mds_top_inst|tx_path:tx_path_inst|ram_simple_1:ram_inst1                                                                                                                                                                                                                 ;              ;
;             |altsyncram:ram_data_cZ|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|tx_path:tx_path_inst|ram_simple_1:ram_inst1|altsyncram:ram_data_cZ                                                                                                                                                                                          ;              ;
;                |altsyncram_38m1:auto_generated|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|tx_path:tx_path_inst|ram_simple_1:ram_inst1|altsyncram:ram_data_cZ|altsyncram_38m1:auto_generated                                                                                                                                                           ;              ;
;                   |altsyncram_6el1:altsyncram1|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|tx_path:tx_path_inst|ram_simple_1:ram_inst1|altsyncram:ram_data_cZ|altsyncram_38m1:auto_generated|altsyncram_6el1:altsyncram1                                                                                                                               ;              ;
;          |tx_path_wbm:tx_wbm_inst|                                                                   ; 166 (166)   ; 71 (71)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 86 (86)      ; 17 (17)           ; 63 (63)          ; |top_synthesis|mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst                                                                                                                                                                                                                ;              ;
;          |uart_tx:uart_tx_c|                                                                         ; 54 (54)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 9 (9)             ; 21 (21)          ; |top_synthesis|mds_top:mds_top_inst|tx_path:tx_path_inst|uart_tx:uart_tx_c                                                                                                                                                                                                                      ;              ;
;          |wbs_regZ1_1:wbs_reg_inst|                                                                  ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|tx_path:tx_path_inst|wbs_regZ1_1:wbs_reg_inst                                                                                                                                                                                                               ;              ;
;    |sld_hub:auto_hub|                                                                                ; 113 (71)    ; 73 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (26)      ; 8 (8)             ; 65 (40)          ; |top_synthesis|sld_hub:auto_hub                                                                                                                                                                                                                                                                 ;              ;
;       |sld_rom_sr:hub_info_reg|                                                                      ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; |top_synthesis|sld_hub:auto_hub|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                         ;              ;
;       |sld_shadow_jsm:shadow_jsm|                                                                    ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |top_synthesis|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                       ;              ;
;    |sld_signaltap:stp|                                                                               ; 688 (1)     ; 591 (0)                   ; 0 (0)         ; 180224      ; 44   ; 0            ; 0       ; 0         ; 0    ; 0            ; 97 (1)       ; 327 (0)           ; 264 (0)          ; |top_synthesis|sld_signaltap:stp                                                                                                                                                                                                                                                                ;              ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                        ; 687 (182)   ; 591 (170)                 ; 0 (0)         ; 180224      ; 44   ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (12)      ; 327 (160)         ; 264 (9)          ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                          ;              ;
;          |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                            ; 84 (82)     ; 82 (82)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 55 (55)           ; 28 (0)           ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                           ;              ;
;             |lpm_decode:wdecoder|                                                                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                       ;              ;
;                |decode_rqf:auto_generated|                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated                                                                                                             ;              ;
;             |lpm_mux:mux|                                                                            ; 27 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 27 (0)           ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                               ;              ;
;                |mux_doc:auto_generated|                                                              ; 27 (27)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 27 (27)          ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_doc:auto_generated                                                                                                                        ;              ;
;          |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                           ; 5 (0)       ; 1 (0)                     ; 0 (0)         ; 180224      ; 44   ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 1 (0)             ; 1 (0)            ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                          ;              ;
;             |altsyncram_gs14:auto_generated|                                                         ; 5 (0)       ; 1 (0)                     ; 0 (0)         ; 180224      ; 44   ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 1 (0)             ; 1 (0)            ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gs14:auto_generated                                                                                                                                           ;              ;
;                |altsyncram_ogq1:altsyncram1|                                                         ; 5 (1)       ; 1 (1)                     ; 0 (0)         ; 180224      ; 44   ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 1 (1)             ; 1 (0)            ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gs14:auto_generated|altsyncram_ogq1:altsyncram1                                                                                                               ;              ;
;                   |decode_1oa:decode4|                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gs14:auto_generated|altsyncram_ogq1:altsyncram1|decode_1oa:decode4                                                                                            ;              ;
;                   |decode_1oa:decode_a|                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gs14:auto_generated|altsyncram_ogq1:altsyncram1|decode_1oa:decode_a                                                                                           ;              ;
;          |lpm_shiftreg:segment_offset_config_deserialize|                                            ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 1 (1)            ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                           ;              ;
;          |lpm_shiftreg:status_register|                                                              ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                             ;              ;
;          |sld_buffer_manager:sld_buffer_manager_inst|                                                ; 121 (121)   ; 74 (74)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 20 (20)           ; 55 (55)          ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                               ;              ;
;          |sld_ela_control:ela_control|                                                               ; 133 (1)     ; 126 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 79 (0)            ; 47 (1)           ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                              ;              ;
;             |lpm_shiftreg:trigger_config_deserialize|                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                      ;              ;
;             |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm| ; 110 (0)     ; 110 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 66 (0)            ; 44 (0)           ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                       ;              ;
;                |lpm_shiftreg:trigger_condition_deserialize|                                          ; 66 (66)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 44 (44)           ; 22 (22)          ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                            ;              ;
;                |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                      ; 66 (0)      ; 44 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (0)            ; 44 (0)           ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                        ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1  ;              ;
;             |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                          ; 18 (8)      ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 9 (0)             ; 2 (1)            ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                ;              ;
;                |lpm_shiftreg:trigger_config_deserialize|                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 1 (1)            ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                        ;              ;
;          |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|          ; 116 (10)    ; 100 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (10)      ; 0 (0)             ; 100 (0)          ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                         ;              ;
;             |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                              ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                               ;              ;
;                |cntr_1ci:auto_generated|                                                             ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_1ci:auto_generated                                                       ;              ;
;             |lpm_counter:read_pointer_counter|                                                       ; 13 (0)      ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (0)           ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                        ;              ;
;                |cntr_65j:auto_generated|                                                             ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_65j:auto_generated                                                                                ;              ;
;             |lpm_counter:status_advance_pointer_counter|                                             ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                              ;              ;
;                |cntr_0ci:auto_generated|                                                             ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_0ci:auto_generated                                                                      ;              ;
;             |lpm_counter:status_read_pointer_counter|                                                ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                 ;              ;
;                |cntr_gui:auto_generated|                                                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_gui:auto_generated                                                                         ;              ;
;             |lpm_shiftreg:info_data_shift_out|                                                       ; 27 (27)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 27 (27)          ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                        ;              ;
;             |lpm_shiftreg:ram_data_shift_out|                                                        ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                         ;              ;
;             |lpm_shiftreg:status_data_shift_out|                                                     ; 27 (27)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 27 (27)          ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                      ;              ;
;          |sld_rom_sr:crc_rom_sr|                                                                     ; 19 (19)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 8 (8)            ; |top_synthesis|sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                    ;              ;
+------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                 ;
+----------------------------+----------+---------------+---------------+-----------------------+-----+
; Name                       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------------------------+----------+---------------+---------------+-----------------------+-----+
; clk_sdram_out              ; Output   ; --            ; --            ; --                    ; --  ;
; clk_vesa_out               ; Output   ; --            ; --            ; --                    ; --  ;
; uart_serial_out            ; Output   ; --            ; --            ; --                    ; --  ;
; dram_addr[0]               ; Output   ; --            ; --            ; --                    ; --  ;
; dram_addr[1]               ; Output   ; --            ; --            ; --                    ; --  ;
; dram_addr[2]               ; Output   ; --            ; --            ; --                    ; --  ;
; dram_addr[3]               ; Output   ; --            ; --            ; --                    ; --  ;
; dram_addr[4]               ; Output   ; --            ; --            ; --                    ; --  ;
; dram_addr[5]               ; Output   ; --            ; --            ; --                    ; --  ;
; dram_addr[6]               ; Output   ; --            ; --            ; --                    ; --  ;
; dram_addr[7]               ; Output   ; --            ; --            ; --                    ; --  ;
; dram_addr[8]               ; Output   ; --            ; --            ; --                    ; --  ;
; dram_addr[9]               ; Output   ; --            ; --            ; --                    ; --  ;
; dram_addr[10]              ; Output   ; --            ; --            ; --                    ; --  ;
; dram_addr[11]              ; Output   ; --            ; --            ; --                    ; --  ;
; dram_bank[0]               ; Output   ; --            ; --            ; --                    ; --  ;
; dram_bank[1]               ; Output   ; --            ; --            ; --                    ; --  ;
; dram_cas_n                 ; Output   ; --            ; --            ; --                    ; --  ;
; dram_cke                   ; Output   ; --            ; --            ; --                    ; --  ;
; dram_cs_n                  ; Output   ; --            ; --            ; --                    ; --  ;
; dram_ldqm                  ; Output   ; --            ; --            ; --                    ; --  ;
; dram_udqm                  ; Output   ; --            ; --            ; --                    ; --  ;
; dram_ras_n                 ; Output   ; --            ; --            ; --                    ; --  ;
; dram_we_n                  ; Output   ; --            ; --            ; --                    ; --  ;
; r_out[0]                   ; Output   ; --            ; --            ; --                    ; --  ;
; r_out[1]                   ; Output   ; --            ; --            ; --                    ; --  ;
; r_out[2]                   ; Output   ; --            ; --            ; --                    ; --  ;
; r_out[3]                   ; Output   ; --            ; --            ; --                    ; --  ;
; r_out[4]                   ; Output   ; --            ; --            ; --                    ; --  ;
; r_out[5]                   ; Output   ; --            ; --            ; --                    ; --  ;
; r_out[6]                   ; Output   ; --            ; --            ; --                    ; --  ;
; r_out[7]                   ; Output   ; --            ; --            ; --                    ; --  ;
; r_out[8]                   ; Output   ; --            ; --            ; --                    ; --  ;
; r_out[9]                   ; Output   ; --            ; --            ; --                    ; --  ;
; g_out[0]                   ; Output   ; --            ; --            ; --                    ; --  ;
; g_out[1]                   ; Output   ; --            ; --            ; --                    ; --  ;
; g_out[2]                   ; Output   ; --            ; --            ; --                    ; --  ;
; g_out[3]                   ; Output   ; --            ; --            ; --                    ; --  ;
; g_out[4]                   ; Output   ; --            ; --            ; --                    ; --  ;
; g_out[5]                   ; Output   ; --            ; --            ; --                    ; --  ;
; g_out[6]                   ; Output   ; --            ; --            ; --                    ; --  ;
; g_out[7]                   ; Output   ; --            ; --            ; --                    ; --  ;
; g_out[8]                   ; Output   ; --            ; --            ; --                    ; --  ;
; g_out[9]                   ; Output   ; --            ; --            ; --                    ; --  ;
; b_out[0]                   ; Output   ; --            ; --            ; --                    ; --  ;
; b_out[1]                   ; Output   ; --            ; --            ; --                    ; --  ;
; b_out[2]                   ; Output   ; --            ; --            ; --                    ; --  ;
; b_out[3]                   ; Output   ; --            ; --            ; --                    ; --  ;
; b_out[4]                   ; Output   ; --            ; --            ; --                    ; --  ;
; b_out[5]                   ; Output   ; --            ; --            ; --                    ; --  ;
; b_out[6]                   ; Output   ; --            ; --            ; --                    ; --  ;
; b_out[7]                   ; Output   ; --            ; --            ; --                    ; --  ;
; b_out[8]                   ; Output   ; --            ; --            ; --                    ; --  ;
; b_out[9]                   ; Output   ; --            ; --            ; --                    ; --  ;
; blank                      ; Output   ; --            ; --            ; --                    ; --  ;
; hsync                      ; Output   ; --            ; --            ; --                    ; --  ;
; vsync                      ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_rx_path_cyc            ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_sdram_acive            ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_disp_active            ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_icy_bus_taken          ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_icz_bus_taken          ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_wr_bank_val            ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_rd_bank_val            ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_actual_wr_bank         ; Output   ; --            ; --            ; --                    ; --  ;
; dbg_actual_rd_bank         ; Output   ; --            ; --            ; --                    ; --  ;
; programming_indication_led ; Output   ; --            ; --            ; --                    ; --  ;
; lsb_mem[0]                 ; Output   ; --            ; --            ; --                    ; --  ;
; lsb_mem[1]                 ; Output   ; --            ; --            ; --                    ; --  ;
; lsb_mem[2]                 ; Output   ; --            ; --            ; --                    ; --  ;
; lsb_mem[3]                 ; Output   ; --            ; --            ; --                    ; --  ;
; lsb_mem[4]                 ; Output   ; --            ; --            ; --                    ; --  ;
; lsb_mem[5]                 ; Output   ; --            ; --            ; --                    ; --  ;
; lsb_mem[6]                 ; Output   ; --            ; --            ; --                    ; --  ;
; msb_mem[0]                 ; Output   ; --            ; --            ; --                    ; --  ;
; msb_mem[1]                 ; Output   ; --            ; --            ; --                    ; --  ;
; msb_mem[2]                 ; Output   ; --            ; --            ; --                    ; --  ;
; msb_mem[3]                 ; Output   ; --            ; --            ; --                    ; --  ;
; msb_mem[4]                 ; Output   ; --            ; --            ; --                    ; --  ;
; msb_mem[5]                 ; Output   ; --            ; --            ; --                    ; --  ;
; msb_mem[6]                 ; Output   ; --            ; --            ; --                    ; --  ;
; lsb_disp[0]                ; Output   ; --            ; --            ; --                    ; --  ;
; lsb_disp[1]                ; Output   ; --            ; --            ; --                    ; --  ;
; lsb_disp[2]                ; Output   ; --            ; --            ; --                    ; --  ;
; lsb_disp[3]                ; Output   ; --            ; --            ; --                    ; --  ;
; lsb_disp[4]                ; Output   ; --            ; --            ; --                    ; --  ;
; lsb_disp[5]                ; Output   ; --            ; --            ; --                    ; --  ;
; lsb_disp[6]                ; Output   ; --            ; --            ; --                    ; --  ;
; msb_disp[0]                ; Output   ; --            ; --            ; --                    ; --  ;
; msb_disp[1]                ; Output   ; --            ; --            ; --                    ; --  ;
; msb_disp[2]                ; Output   ; --            ; --            ; --                    ; --  ;
; msb_disp[3]                ; Output   ; --            ; --            ; --                    ; --  ;
; msb_disp[4]                ; Output   ; --            ; --            ; --                    ; --  ;
; msb_disp[5]                ; Output   ; --            ; --            ; --                    ; --  ;
; msb_disp[6]                ; Output   ; --            ; --            ; --                    ; --  ;
; lsb_tx[0]                  ; Output   ; --            ; --            ; --                    ; --  ;
; lsb_tx[1]                  ; Output   ; --            ; --            ; --                    ; --  ;
; lsb_tx[2]                  ; Output   ; --            ; --            ; --                    ; --  ;
; lsb_tx[3]                  ; Output   ; --            ; --            ; --                    ; --  ;
; lsb_tx[4]                  ; Output   ; --            ; --            ; --                    ; --  ;
; lsb_tx[5]                  ; Output   ; --            ; --            ; --                    ; --  ;
; lsb_tx[6]                  ; Output   ; --            ; --            ; --                    ; --  ;
; msb_tx[0]                  ; Output   ; --            ; --            ; --                    ; --  ;
; msb_tx[1]                  ; Output   ; --            ; --            ; --                    ; --  ;
; msb_tx[2]                  ; Output   ; --            ; --            ; --                    ; --  ;
; msb_tx[3]                  ; Output   ; --            ; --            ; --                    ; --  ;
; msb_tx[4]                  ; Output   ; --            ; --            ; --                    ; --  ;
; msb_tx[5]                  ; Output   ; --            ; --            ; --                    ; --  ;
; msb_tx[6]                  ; Output   ; --            ; --            ; --                    ; --  ;
; lsb_version[0]             ; Output   ; --            ; --            ; --                    ; --  ;
; lsb_version[1]             ; Output   ; --            ; --            ; --                    ; --  ;
; lsb_version[2]             ; Output   ; --            ; --            ; --                    ; --  ;
; lsb_version[3]             ; Output   ; --            ; --            ; --                    ; --  ;
; lsb_version[4]             ; Output   ; --            ; --            ; --                    ; --  ;
; lsb_version[5]             ; Output   ; --            ; --            ; --                    ; --  ;
; lsb_version[6]             ; Output   ; --            ; --            ; --                    ; --  ;
; msb_version[0]             ; Output   ; --            ; --            ; --                    ; --  ;
; msb_version[1]             ; Output   ; --            ; --            ; --                    ; --  ;
; msb_version[2]             ; Output   ; --            ; --            ; --                    ; --  ;
; msb_version[3]             ; Output   ; --            ; --            ; --                    ; --  ;
; msb_version[4]             ; Output   ; --            ; --            ; --                    ; --  ;
; msb_version[5]             ; Output   ; --            ; --            ; --                    ; --  ;
; msb_version[6]             ; Output   ; --            ; --            ; --                    ; --  ;
; fpga_clk                   ; Input    ; --            ; --            ; --                    ; --  ;
; dram_dq[0]                 ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; dram_dq[1]                 ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; dram_dq[2]                 ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; dram_dq[3]                 ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; dram_dq[4]                 ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; dram_dq[5]                 ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; dram_dq[6]                 ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; dram_dq[7]                 ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; dram_dq[8]                 ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; dram_dq[9]                 ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; dram_dq[10]                ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; dram_dq[11]                ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; dram_dq[12]                ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; dram_dq[13]                ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; dram_dq[14]                ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; dram_dq[15]                ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; uart_serial_in             ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; fpga_rst                   ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
+----------------------------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                             ;
+--------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                          ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------+-------------------+---------+
; fpga_clk_in                                                                                                  ;                   ;         ;
; dram_dq_tri_0_                                                                                               ;                   ;         ;
;      - mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dat_o_r_0_                                             ; 1                 ; 6       ;
; dram_dq_tri_1_                                                                                               ;                   ;         ;
;      - mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dat_o_r_1~feeder                                       ; 0                 ; 6       ;
; dram_dq_tri_2_                                                                                               ;                   ;         ;
;      - mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dat_o_r_2~feeder                                       ; 0                 ; 6       ;
; dram_dq_tri_3_                                                                                               ;                   ;         ;
;      - mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dat_o_r_3_                                             ; 0                 ; 6       ;
; dram_dq_tri_4_                                                                                               ;                   ;         ;
;      - mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dat_o_r_4_                                             ; 1                 ; 6       ;
; dram_dq_tri_5_                                                                                               ;                   ;         ;
;      - mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dat_o_r_5~feeder                                       ; 0                 ; 6       ;
; dram_dq_tri_6_                                                                                               ;                   ;         ;
;      - mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dat_o_r_6~feeder                                       ; 1                 ; 6       ;
; dram_dq_tri_7_                                                                                               ;                   ;         ;
;      - mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dat_o_r_7_                                             ; 0                 ; 6       ;
; dram_dq_tri_8_                                                                                               ;                   ;         ;
;      - mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dat_o_r_8~feeder                                       ; 0                 ; 6       ;
; dram_dq_tri_9_                                                                                               ;                   ;         ;
;      - mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dat_o_r_9~feeder                                       ; 0                 ; 6       ;
; dram_dq_tri_10_                                                                                              ;                   ;         ;
;      - mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dat_o_r_10~feeder                                      ; 0                 ; 6       ;
; dram_dq_tri_11_                                                                                              ;                   ;         ;
;      - mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dat_o_r_11_                                            ; 1                 ; 6       ;
; dram_dq_tri_12_                                                                                              ;                   ;         ;
;      - mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dat_o_r_12~feeder                                      ; 0                 ; 6       ;
; dram_dq_tri_13_                                                                                              ;                   ;         ;
;      - mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dat_o_r_13_                                            ; 1                 ; 6       ;
; dram_dq_tri_14_                                                                                              ;                   ;         ;
;      - mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dat_o_r_14~feeder                                      ; 1                 ; 6       ;
; dram_dq_tri_15_                                                                                              ;                   ;         ;
;      - mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dat_o_r_15_                                            ; 1                 ; 6       ;
; uart_serial_in_in                                                                                            ;                   ;         ;
;      - uart_serial_in_c~_wirecell                                                                            ; 0                 ; 6       ;
; fpga_rst_in                                                                                                  ;                   ;         ;
;      - global_nets_top:global_nets_inst|reset_blk_top:reset_blk_inst|reset_debouncer:rst_deb_inst|reset_d1_Z ; 0                 ; 6       ;
+--------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                              ; Location           ; Fan-Out ; Usage                                  ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------+--------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                      ; JTAG_X1_Y19_N0     ; 366     ; Clock                                  ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                      ; JTAG_X1_Y19_N0     ; 24      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; fpga_clk                                                                                                                                                                                                                                          ; PIN_N2             ; 2       ; Clock                                  ; no     ; --                   ; --               ; --                        ;
; fpga_clk                                                                                                                                                                                                                                          ; PIN_N2             ; 14      ; Clock                                  ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; global_nets_top:global_nets_inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|_clk0                                                                                                                                              ; PLL_1              ; 565     ; Clock                                  ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; global_nets_top:global_nets_inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|_clk1                                                                                                                                              ; PLL_1              ; 1885    ; Clock                                  ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; global_nets_top:global_nets_inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|_clk2                                                                                                                                              ; PLL_1              ; 318     ; Clock                                  ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; global_nets_top:global_nets_inst|reset_blk_top:reset_blk_inst|reset_debouncer:rst_deb_inst|sync_rst_out                                                                                                                                           ; LCFF_X64_Y20_N17   ; 6       ; Async. clear                           ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; global_nets_top:global_nets_inst|reset_blk_top:reset_blk_inst|reset_debouncer:rst_deb_inst|un1_async_rst_i_i                                                                                                                                      ; LCCOMB_X33_Y2_N12  ; 4       ; Async. clear                           ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; global_nets_top:global_nets_inst|reset_blk_top:reset_blk_inst|sync_rst_gen:sync_rst_sdram_inst|sync_rst_out_0                                                                                                                                     ; LCFF_X64_Y18_N17   ; 560     ; Async. clear                           ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; global_nets_top:global_nets_inst|reset_blk_top:reset_blk_inst|sync_rst_gen_1:sync_rst_sys_inst|sync_rst_out_0                                                                                                                                     ; LCFF_X24_Y12_N9    ; 1243    ; Async. clear                           ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; global_nets_top:global_nets_inst|reset_blk_top:reset_blk_inst|sync_rst_gen_2:sync_rst_vesa_inst|sync_rst_out_0                                                                                                                                    ; LCFF_X33_Y1_N17    ; 230     ; Async. clear                           ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|G_1861                                                                                                                                                                 ; LCCOMB_X40_Y26_N4  ; 32      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|ack_cnt_0_0_10__g2_0_i                                                                                                                                                 ; LCCOMB_X34_Y18_N6  ; 11      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|cnt_1_0_31__g0_i_o4                                                                                                                                                    ; LCCOMB_X38_Y21_N4  ; 32      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|dbg_adrcst_0_0_17__g0_i_o4                                                                                                                                             ; LCCOMB_X38_Y21_N6  ; 18      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|m8_0_a2_i                                                                                                                                                              ; LCCOMB_X40_Y21_N16 ; 1       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|stb_internal_0_0_g0_i_o4                                                                                                                                               ; LCCOMB_X37_Y21_N20 ; 1       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|vsync_cnt_0_0_11__g2_i                                                                                                                                                 ; LCCOMB_X44_Y22_N30 ; 12      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|wbm_tga_o_1_0_0_5__g2                                                                                                                                                  ; LCCOMB_X40_Y21_N26 ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|we_internal_0_0_g0_i_o4                                                                                                                                                ; LCCOMB_X40_Y21_N24 ; 1       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|RAM_300:RAM_300_inst|ram_data_out_3_0                                                                                                            ; LCFF_X41_Y18_N25   ; 26      ; Clock enable, Sync. load               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|RAM_300:RAM_300_inst|un7_ram_wr_enlto8                                                                                                           ; LCCOMB_X31_Y18_N26 ; 2       ; Write enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A:fifo_A|mem_3_0_0_g2_i                                                                            ; LCCOMB_X28_Y28_N30 ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A:fifo_A|read_addr_dup_0_sqmuxa                                                                    ; LCCOMB_X30_Y29_N30 ; 22      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A:fifo_A|un25_rd_en                                                                                ; LCCOMB_X30_Y29_N0  ; 15      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A:fifo_A|un2_ifull                                                                                 ; LCCOMB_X32_Y29_N4  ; 4       ; Write enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A:fifo_A|un34_wr_en_1                                                                              ; LCCOMB_X27_Y28_N18 ; 15      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A:fifo_A|write_addr_0_sqmuxa_i                                                                     ; LCCOMB_X27_Y29_N30 ; 10      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A_1:fifo_B|mem_3_0_0_g2_i                                                                          ; LCCOMB_X16_Y28_N22 ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A_1:fifo_B|read_addr_dup_0_sqmuxa                                                                  ; LCCOMB_X10_Y26_N10 ; 23      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A_1:fifo_B|un25_rd_en                                                                              ; LCCOMB_X10_Y26_N2  ; 14      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A_1:fifo_B|un2_ifull                                                                               ; LCCOMB_X17_Y28_N10 ; 4       ; Write enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A_1:fifo_B|un34_wr_en_1                                                                            ; LCCOMB_X17_Y28_N12 ; 15      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A_1:fifo_B|write_addr_0_sqmuxa_i                                                                   ; LCCOMB_X12_Y28_N6  ; 10      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|current_sm[0]                                                                                                               ; LCFF_X31_Y28_N3    ; 12      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|current_sm[2]                                                                                                               ; LCFF_X47_Y28_N13   ; 30      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|fifo_a_rd_en                                                                                                                ; LCFF_X32_Y29_N1    ; 19      ; Clock enable, Sync. load               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|fifo_a_wr_en                                                                                                                ; LCFF_X31_Y28_N17   ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|fifo_b_rd_en                                                                                                                ; LCFF_X47_Y28_N3    ; 13      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|fifo_b_wr_en                                                                                                                ; LCFF_X31_Y28_N23   ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|req_in_trg_dev                                                                                                              ; LCFF_X40_Y22_N23   ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|row_count_0_0_10__g2                                                                                                        ; LCCOMB_X48_Y28_N30 ; 11      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|sdram_addr_rd_7_0_8__g0_0                                                                                                   ; LCCOMB_X41_Y18_N8  ; 28      ; Clock enable, Sync. clear              ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|sdram_rd_en                                                                                                                 ; LCFF_X41_Y18_N9    ; 53      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|sdram_ready_0_0_g0_i_o4                                                                                                     ; LCCOMB_X37_Y22_N0  ; 1       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|sdram_wait_counter_tmp_0_0_7__g2                                                                                            ; LCCOMB_X37_Y22_N12 ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|sdram_wait_counterlde_i_a3_0                                                                                                ; LCCOMB_X37_Y22_N30 ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|un1_current_sm_1_i_a2_0_a2_i                                                                                                ; LCCOMB_X31_Y28_N6  ; 8       ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|un1_sym_col_NE                                                                                                              ; LCCOMB_X41_Y18_N12 ; 11      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|mux2:mux2_inst|mux_dout_4_sn_m1_i                                                                                                                ; LCCOMB_X27_Y28_N10 ; 8       ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|counter_0_0_9__g2                                                                                                 ; LCCOMB_X56_Y16_N16 ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|fifo_used_scst_0_0_0__g2                                                                                          ; LCCOMB_X56_Y16_N18 ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifoZ0:general_fifo_inst|dout_22                                                                          ; LCFF_X50_Y19_N11   ; 13      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifoZ0:general_fifo_inst|mem_3_0_0_g2                                                                     ; LCCOMB_X54_Y20_N0  ; 23      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifoZ0:general_fifo_inst|un1_flush_1_0_i                                                                  ; LCCOMB_X54_Y19_N30 ; 9       ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifoZ0:general_fifo_inst|write_addrlde                                                                    ; LCCOMB_X54_Y18_N4  ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|mng_en                                                                                                            ; LCFF_X40_Y22_N25   ; 11      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|ram_wr_en                                                                                                         ; LCFF_X51_Y18_N9    ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|rd_en_fifo_0                                                                                                      ; LCFF_X56_Y16_N27   ; 27      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|rd_en_fifo_0_0_0_g0_i_o4                                                                                          ; LCCOMB_X56_Y16_N14 ; 1       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|rd_en_fifo_i                                                                                                      ; LCFF_X51_Y18_N13   ; 23      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|rd_mng_1_0_0_g0_i_o4                                                                                              ; LCCOMB_X56_Y16_N26 ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|un1_op_str_valid_i_o3                                                                                             ; LCCOMB_X56_Y16_N28 ; 9       ; Write enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|wr_en_fifo                                                                                                        ; LCFF_X54_Y16_N5    ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_unite:opcode_unite_inst|opcode_0_0_16__g0_i_o4                                                                                            ; LCCOMB_X51_Y20_N8  ; 24      ; Clock enable, Sync. clear              ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_unite:opcode_unite_inst|opcode_11_0_15__g0_0                                                                                              ; LCCOMB_X51_Y20_N4  ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_unite:opcode_unite_inst|opcode_11_0_7__g0_0                                                                                               ; LCCOMB_X51_Y20_N18 ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|altsyncram_1p61:fifo_ram|altsyncram_dve1:altsyncram12|decode_o37:decode_b|eq_node[0]                                    ; LCCOMB_X17_Y12_N6  ; 8       ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|altsyncram_1p61:fifo_ram|altsyncram_dve1:altsyncram12|decode_o37:decode_b|eq_node[1]                                    ; LCCOMB_X17_Y12_N4  ; 8       ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|dffpipe_9d9:wraclr|dffe24a[0]                                                                                           ; LCFF_X17_Y12_N15   ; 33      ; Async. clear                           ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|dffpipe_ahe:rdaclr|dffe19a[0]                                                                                           ; LCFF_X64_Y19_N1    ; 20      ; Async. clear                           ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|rdcnt_addr_ena                                                                                                          ; LCCOMB_X16_Y15_N16 ; 26      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|valid_wrreq                                                                                                             ; LCCOMB_X17_Y12_N14 ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo_aclr                                                                                                                                                                                    ; LCCOMB_X23_Y25_N2  ; 64      ; Async. clear                           ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_rd_req                                                                                                                                                                                       ; LCCOMB_X25_Y25_N0  ; 38      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_regZ4:gen_reg_version_inst|reg_data_1_0_1__g0_i_o4_i                                                                                                                                        ; LCCOMB_X33_Y20_N24 ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_regZ5:gen_reg_opcode_unite_inst|din_ack                                                                                                                                                     ; LCFF_X31_Y19_N23   ; 12      ; Clock enable, Sync. clear              ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_regZ5:gen_reg_opcode_unite_inst|un1_reg_data6_i_0_g0                                                                                                                                        ; LCCOMB_X31_Y19_N22 ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_regZ6:gen_reg_lower_frame_inst|reg_data_1_0_2__g0_i_o4_i                                                                                                                                    ; LCCOMB_X38_Y20_N14 ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_regZ7:gen_reg_upper_frame_inst|reg_data_1_0_2__g0_i_o4_i                                                                                                                                    ; LCCOMB_X38_Y20_N12 ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_regZ8:gen_reg_type_inst|reg_data_0_0_0__g0_i_o4_i                                                                                                                                           ; LCCOMB_X36_Y20_N12 ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|right_frame_rg_d1[5]                                                                                                                                                                            ; LCFF_X25_Y23_N5    ; 51      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|frame_flag                                                                                                                                         ; LCFF_X54_Y27_N17   ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|r_137_0_g2_i                                                                                                                                       ; LCCOMB_X20_Y27_N6  ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|un1_vsync                                                                                                                                          ; LCCOMB_X18_Y27_N6  ; 20      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|un5_frame_cnt                                                                                                                                      ; LCCOMB_X54_Y27_N16 ; 12      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|b_out_1_sqmuxa_9                                                                                                                                               ; LCCOMB_X33_Y27_N18 ; 24      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|image_tx_en_i_1_sqmuxa                                                                                                                                         ; LCCOMB_X25_Y25_N18 ; 28      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|req_lines_cnt_4_0_0__g1_i                                                                                                                                      ; LCCOMB_X24_Y24_N30 ; 10      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_mux_d2                                                                                                                                                                                     ; LCFF_X42_Y20_N1    ; 44      ; Sync. clear, Sync. load                ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|interconZ1:intercon_z_inst|cur_st_rep1_0                                                                                                                                                                                     ; LCFF_X32_Y21_N7    ; 23      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|interconZ1:intercon_z_inst|ic_wbs_adr_i_1_3_1_i_0_o2                                                                                                                                                                         ; LCCOMB_X34_Y19_N16 ; 20      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|interconZ1:intercon_z_inst|wbm_gnt_i_0_0                                                                                                                                                                                     ; LCFF_X32_Y21_N31   ; 9       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|intercon_mux:intercon_x_inst|inc_wbm_ack_i                                                                                                                                                                                   ; LCCOMB_X35_Y23_N0  ; 14      ; Clock enable, Sync. load, Write enable ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|gen_regZ0:dbg_reg_generate_0_gen_reg_dbg_inst|un1_reg_data6_i_0_g0                                                                                                                                  ; LCCOMB_X36_Y19_N2  ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|gen_regZ1:dbg_reg_generate_1_gen_reg_dbg_inst|un1_reg_data6_i_0_g0                                                                                                                                  ; LCCOMB_X36_Y19_N20 ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|gen_regZ2:dbg_reg_generate_2_gen_reg_dbg_inst|un1_reg_data6_i_0_g0                                                                                                                                  ; LCCOMB_X36_Y19_N14 ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|gen_regZ3:gen_reg_type_inst|un1_reg_data6_i_0_g0                                                                                                                                                    ; LCCOMB_X36_Y19_N8  ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|addr_pipe_1_0_7__g0_i_o4                                                                                                                      ; LCCOMB_X34_Y15_N0  ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|cur_rd_addr_1_sqmuxa                                                                                                                          ; LCCOMB_X33_Y13_N24 ; 30      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|r_174_0_g2_i                                                                                                                                  ; LCCOMB_X36_Y14_N6  ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|r_183_0_g2_i                                                                                                                                  ; LCCOMB_X34_Y13_N2  ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|r_205_0_g2_i                                                                                                                                  ; LCCOMB_X34_Y13_N20 ; 22      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|r_233_0_g2_i                                                                                                                                  ; LCCOMB_X34_Y13_N16 ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ram_words_cnt_15_m3s2                                                                                                                         ; LCCOMB_X31_Y15_N16 ; 9       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|un1_wbm_cur_st_1_i_a2                                                                                                                         ; LCCOMB_X31_Y15_N14 ; 18      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|un1_wbm_cur_st_7_0_o2                                                                                                                         ; LCCOMB_X31_Y14_N12 ; 17      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|wbm_cyc_internal_0_0_g0_i_o4                                                                                                                  ; LCCOMB_X31_Y14_N0  ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|wbm_stb_internal_0_0_g0_i_o4_i                                                                                                                ; LCCOMB_X31_Y14_N2  ; 1       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|wbm_tga_o_2_sqmuxa                                                                                                                            ; LCCOMB_X33_Y15_N14 ; 9       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|ram_expect_adr_0_0_9__g2_i                                                                                                                    ; LCCOMB_X34_Y18_N12 ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|restart_i_i                                                                                                                                   ; LCFF_X33_Y17_N31   ; 92      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|wbs_cur_st[5]                                                                                                                                 ; LCFF_X34_Y16_N13   ; 34      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|addr_pipe_1_0_0__g2_i                                                                                                                         ; LCCOMB_X23_Y16_N4  ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|bank_switch_1                                                                                                                                 ; LCFF_X18_Y16_N17   ; 21      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|cur_wr_addr_11_20_0_g1                                                                                                                        ; LCCOMB_X23_Y16_N30 ; 22      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|dat_1st_bool_0_0_g0_i_o4                                                                                                                      ; LCCOMB_X21_Y17_N26 ; 1       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|dat_1st_bool_i                                                                                                                                ; LCFF_X21_Y17_N25   ; 17      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|inc_sum_wr_cnt[0]                                                                                                                             ; LCFF_X19_Y18_N31   ; 19      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|r_283_0_g2_i                                                                                                                                  ; LCCOMB_X21_Y17_N22 ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|r_292_0_g2                                                                                                                                    ; LCCOMB_X21_Y17_N18 ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_1st_data_1_0_0__g2_i                                                                                                                      ; LCCOMB_X24_Y16_N20 ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_words_cnt[0]                                                                                                                              ; LCFF_X21_Y18_N17   ; 19      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|sum_pipe_bool_0_0_g0_i_o4                                                                                                                     ; LCCOMB_X22_Y18_N26 ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|un34_wbm_cur_st                                                                                                                               ; LCCOMB_X18_Y16_N16 ; 19      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|wbm_cur_st[0]                                                                                                                                 ; LCFF_X22_Y18_N27   ; 21      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|wbm_cur_st[4]                                                                                                                                 ; LCFF_X23_Y16_N25   ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|wbm_stb_internal_0_0_g0_i_o4_i                                                                                                                ; LCCOMB_X23_Y16_N24 ; 1       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|wbm_tga_o_1_0_7__g0_i_o4                                                                                                                      ; LCCOMB_X22_Y18_N28 ; 25      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|done_cnt_0_0_2__g2                                                                                                                            ; LCCOMB_X21_Y19_N2  ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|ram_din_valid                                                                                                                                 ; LCFF_X24_Y19_N7    ; 2       ; Write enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|ram_expect_adr_0_0_9__g2                                                                                                                      ; LCCOMB_X24_Y19_N0  ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|wbs_cur_st[3]                                                                                                                                 ; LCFF_X21_Y19_N9    ; 25      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|wbs_cur_st_ns_i_a2_0_a2_i[2]                                                                                                                  ; LCCOMB_X24_Y19_N18 ; 1       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_mng_arbiter:arbiter_inst|r_224_0_g2_i                                                                                                                                                           ; LCCOMB_X32_Y16_N16 ; 19      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_mng_arbiter:arbiter_inst|rd_wbm_ack_i                                                                                                                                                           ; LCCOMB_X32_Y16_N6  ; 3       ; Write enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_mng_arbiter:arbiter_inst|wr_gnt_i_i                                                                                                                                                             ; LCFF_X32_Y16_N1    ; 47      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|dat_1st_bool_0_0_g2                                                                                                                                                                                     ; LCCOMB_X30_Y21_N30 ; 1       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|N_439_i_0_g0                                                                                                                                                                             ; LCCOMB_X23_Y20_N16 ; 19      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|addr_blk_0_0_0__g2                                                                                                                                                                       ; LCCOMB_X25_Y20_N20 ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|crc_blk_0_0_0__g2                                                                                                                                                                        ; LCCOMB_X25_Y20_N18 ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|cur_st[2]                                                                                                                                                                                ; LCFF_X25_Y19_N13   ; 21      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|cur_st_0_0_3__g2_i                                                                                                                                                                       ; LCCOMB_X25_Y19_N0  ; 1       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|data_crc_val                                                                                                                                                                             ; LCFF_X25_Y19_N29   ; 8       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|len_blk_0_0_0__g2                                                                                                                                                                        ; LCCOMB_X25_Y20_N22 ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|tx_regs                                                                                                                                                                                  ; LCFF_X28_Y17_N1    ; 29      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|type_blk_0_0_0__g2                                                                                                                                                                       ; LCCOMB_X25_Y19_N18 ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|un71_valid_i_o2                                                                                                                                                                          ; LCCOMB_X25_Y19_N28 ; 9       ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|w_addr_1_0_15__g0_0                                                                                                                                                                      ; LCCOMB_X25_Y20_N24 ; 15      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|write_en                                                                                                                                                                                 ; LCFF_X23_Y20_N17   ; 4       ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|neg_cyc_bool_0_0_g0_i_o4_i                                                                                                                                                                              ; LCCOMB_X32_Y21_N12 ; 1       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|ram_addr_outlde                                                                                                                                                                                         ; LCCOMB_X27_Y23_N30 ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|ram_aout_val                                                                                                                                                                                            ; LCFF_X27_Y19_N25   ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|ram_aout_val_0_0_g0_i_o4_i                                                                                                                                                                              ; LCCOMB_X29_Y22_N12 ; 1       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|ram_bytes_left_0_0_9__g2                                                                                                                                                                                ; LCCOMB_X30_Y21_N4  ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|ram_simple:ram_inst1|ram_data_3_0_0_g2_i                                                                                                                                                                ; LCCOMB_X23_Y20_N18 ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|cur_st[1]                                                                                                                                                                             ; LCFF_X40_Y17_N17   ; 24      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|cur_st_0_sqmuxa                                                                                                                                                                       ; LCCOMB_X36_Y17_N4  ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|dout_i_0_0_7__g0_i_o4                                                                                                                                                                 ; LCCOMB_X36_Y17_N30 ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|pos_cnt_0_0_3__g2_i                                                                                                                                                                   ; LCCOMB_X40_Y17_N14 ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|valid                                                                                                                                                                                 ; LCFF_X36_Y17_N29   ; 23      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|un1_wbm_ack_i                                                                                                                                                                                           ; LCCOMB_X32_Y21_N18 ; 11      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|wbm_cur_st_4                                                                                                                                                                                            ; LCFF_X31_Y21_N19   ; 62      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|wbm_cur_st_i[5]                                                                                                                                                                                         ; LCFF_X31_Y21_N17   ; 51      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|wbm_stb_internal_0_0_g0_i_o4                                                                                                                                                                            ; LCCOMB_X30_Y21_N12 ; 1       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|wbm_tga_o_0_0_9__g0_0                                                                                                                                                                                   ; LCCOMB_X29_Y21_N30 ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|data_valid_r_0_0_g0_i_o4_i                                                                                                                                                                         ; LCCOMB_X43_Y18_N20 ; 1       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|data_valid_r_0_0_g2                                                                                                                                                                                ; LCCOMB_X43_Y18_N0  ; 18      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dram_bank_r_0_0_0__g2_i                                                                                                                                                                            ; LCCOMB_X45_Y18_N2  ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dram_udqm_0_0_g0_i_o4                                                                                                                                                                              ; LCCOMB_X45_Y18_N12 ; 1       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|next_init_state[3]                                                                                                                                                                                 ; LCFF_X47_Y18_N13   ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|next_state_2_sqmuxa_1                                                                                                                                                                              ; LCCOMB_X46_Y16_N16 ; 24      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|next_state_37_0_11__g1                                                                                                                                                                             ; LCCOMB_X44_Y17_N30 ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|oe_r                                                                                                                                                                                               ; LCFF_X44_Y18_N25   ; 16      ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|oor_r_0_0_g0_i_o4_i                                                                                                                                                                                ; LCCOMB_X45_Y16_N20 ; 1       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|r_21_0_g2                                                                                                                                                                                          ; LCCOMB_X48_Y18_N6  ; 15      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|r_255_0_g2_i                                                                                                                                                                                       ; LCCOMB_X19_Y17_N30 ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|r_274_0_g2_i                                                                                                                                                                                       ; LCCOMB_X19_Y17_N22 ; 19      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|r_33_0_g2                                                                                                                                                                                          ; LCCOMB_X46_Y16_N14 ; 12      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|r_42_0_g2                                                                                                                                                                                          ; LCCOMB_X43_Y18_N8  ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|r_6_0_g2                                                                                                                                                                                           ; LCCOMB_X47_Y12_N10 ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|stb_err_r_0_0_g0_i_o4                                                                                                                                                                              ; LCCOMB_X46_Y16_N8  ; 1       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|un109_current_state_i_a2                                                                                                                                                                           ; LCCOMB_X45_Y18_N20 ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|un1_next_state_1_1_i_a2                                                                                                                                                                            ; LCCOMB_X43_Y18_N26 ; 21      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|clear_dbg_reg                                                                                                                                                                                           ; LCFF_X34_Y22_N19   ; 9       ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_regZ10:rd_burst_reg_generate_1_gen_rd_burst_reg_inst|un1_reg_data6_i_a2                                                                                                                             ; LCCOMB_X33_Y22_N6  ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_regZ11:gen_reg_addr_reg_inst|reg_data_0_0_0__g0_i_o4_i                                                                                                                                              ; LCCOMB_X33_Y22_N20 ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_regZ12:gen_dbg_cmd_reg_inst|reg_data_0                                                                                                                                                              ; LCFF_X34_Y25_N5    ; 49      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_regZ12:gen_dbg_cmd_reg_inst|reg_data_0_0_7__g0_i_o4                                                                                                                                                 ; LCCOMB_X33_Y22_N8  ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_regZ13:gen_reg_type_inst|un1_reg_data6_i_a2                                                                                                                                                         ; LCCOMB_X34_Y22_N24 ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_regZ9:rd_burst_reg_generate_0_gen_rd_burst_reg_inst|un1_reg_data6_i_a2                                                                                                                              ; LCCOMB_X33_Y22_N2  ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|general_fifoZ3:fifo_inst1|mem_3_0_0_g2_i                                                                                                                                                                ; LCCOMB_X15_Y26_N6  ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|general_fifoZ3:fifo_inst1|read_addr_dup_0_sqmuxa                                                                                                                                                        ; LCCOMB_X14_Y26_N12 ; 6       ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|general_fifoZ3:fifo_inst1|un12_wr_en_1                                                                                                                                                                  ; LCCOMB_X14_Y26_N2  ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|general_fifoZ3:fifo_inst1|un2_ifull                                                                                                                                                                     ; LCCOMB_X14_Y26_N20 ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|general_fifoZ3:fifo_inst1|un2_rd_en                                                                                                                                                                     ; LCCOMB_X16_Y26_N24 ; 11      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|general_fifoZ3:fifo_inst1|write_addr_0_sqmuxa_i                                                                                                                                                         ; LCCOMB_X15_Y26_N4  ; 4       ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|N_355_i_0_g0                                                                                                                                                                             ; LCCOMB_X28_Y26_N24 ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|crc_blk_0_0_7__g0_i_o4_i                                                                                                                                                                 ; LCCOMB_X30_Y27_N16 ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|cur_st[2]                                                                                                                                                                                ; LCFF_X30_Y26_N25   ; 14      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|cur_st_0_0_0__g2_i                                                                                                                                                                       ; LCCOMB_X30_Y26_N22 ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|cur_st_i[8]                                                                                                                                                                              ; LCFF_X30_Y26_N11   ; 26      ; Sync. clear, Sync. load                ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|data_crc_4_sn_m5                                                                                                                                                                         ; LCCOMB_X31_Y24_N18 ; 9       ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|data_crc_val                                                                                                                                                                             ; LCFF_X31_Y24_N19   ; 8       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|dout_11_sn_m6                                                                                                                                                                            ; LCCOMB_X32_Y24_N10 ; 8       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|dout_valid_i                                                                                                                                                                             ; LCFF_X28_Y26_N25   ; 3       ; Write enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|len_blk_0_0_15__g0_i_o4_i                                                                                                                                                                ; LCCOMB_X33_Y25_N14 ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|len_blk_0_sqmuxa_i_i                                                                                                                                                                     ; LCCOMB_X33_Y25_N16 ; 32      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|ram_addr_i_1_0_15__g0_i_o4                                                                                                                                                               ; LCCOMB_X30_Y27_N10 ; 17      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|read_addr_en_6_0_a2_0_g0_0                                                                                                                                                               ; LCCOMB_X30_Y26_N28 ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|un1_cur_st_8_0_a2                                                                                                                                                                        ; LCCOMB_X29_Y26_N16 ; 16      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|un1_read_addr_en10_6_0_a3_1                                                                                                                                                              ; LCCOMB_X31_Y26_N28 ; 9       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|ram_simple_1:ram_inst1|data_out_3[7]                                                                                                                                                                    ; LCFF_X30_Y27_N13   ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ack_cnt_zero_b_0_0_g0_i_o4_0_m9_0_i                                                                                                                                             ; LCCOMB_X34_Y22_N8  ; 1       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ack_cnt_zero_b_0_0_g1_i_0_318_i_o2                                                                                                                                              ; LCCOMB_X34_Y22_N28 ; 12      ; Clock enable, Sync. load               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|cur_rd_addr_8_i_a2_i[0]                                                                                                                                                         ; LCCOMB_X34_Y22_N22 ; 8       ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ram_words_left_0_0_10__g2_i                                                                                                                                                     ; LCCOMB_X32_Y22_N4  ; 21      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|wbm_cur_st[1]                                                                                                                                                                   ; LCFF_X32_Y22_N19   ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|wbm_cur_st_s0_0_a2_0_a3                                                                                                                                                         ; LCCOMB_X32_Y22_N30 ; 70      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|uart_tx:uart_tx_c|cur_st[0]                                                                                                                                                                             ; LCFF_X17_Y26_N31   ; 15      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|uart_tx:uart_tx_c|fifo_rd_en                                                                                                                                                                            ; LCFF_X16_Y26_N31   ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|uart_tx:uart_tx_c|pos_cnt_0_0_3__g2                                                                                                                                                                     ; LCCOMB_X15_Y24_N30 ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|uart_tx:uart_tx_c|sr_0_0_9__g0_i_o4                                                                                                                                                                     ; LCCOMB_X17_Y26_N2  ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|uart_tx:uart_tx_c|un4_cur_st                                                                                                                                                                            ; LCCOMB_X16_Y24_N18 ; 11      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                                          ; LCFF_X37_Y24_N23   ; 28      ; Async. clear                           ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; sld_hub:auto_hub|irf_reg[1][0]~3                                                                                                                                                                                                                  ; LCCOMB_X36_Y24_N26 ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[1][4]                                                                                                                                                                                                                    ; LCFF_X37_Y23_N9    ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[1][7]                                                                                                                                                                                                                    ; LCFF_X37_Y23_N7    ; 34      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irsr_reg[0]~2                                                                                                                                                                                                                    ; LCCOMB_X37_Y26_N8  ; 7       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~2                                                                                                                                                                                                           ; LCCOMB_X37_Y24_N12 ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~16                                                                                                                                                                                            ; LCCOMB_X37_Y25_N26 ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[3]~12                                                                                                                                                                                       ; LCCOMB_X38_Y25_N20 ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[3]~19                                                                                                                                                                                       ; LCCOMB_X38_Y25_N22 ; 5       ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                               ; LCFF_X38_Y24_N7    ; 12      ; Async. clear                           ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                              ; LCFF_X37_Y24_N19   ; 12      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                               ; LCFF_X38_Y24_N25   ; 44      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                               ; LCFF_X38_Y24_N11   ; 13      ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                        ; LCCOMB_X37_Y24_N30 ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                              ; LCFF_X37_Y26_N1    ; 24      ; Async. clear, Clock enable             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated|eq_node[0]~1                                                                 ; LCCOMB_X41_Y28_N16 ; 27      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated|eq_node[1]~0                                                                 ; LCCOMB_X41_Y28_N6  ; 27      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gs14:auto_generated|altsyncram_ogq1:altsyncram1|decode_1oa:decode4|eq_node[0]                                                  ; LCCOMB_X41_Y28_N20 ; 22      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gs14:auto_generated|altsyncram_ogq1:altsyncram1|decode_1oa:decode4|eq_node[1]                                                  ; LCCOMB_X41_Y28_N22 ; 22      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gs14:auto_generated|altsyncram_ogq1:altsyncram1|decode_1oa:decode_a|eq_node[0]                                                 ; LCCOMB_X51_Y25_N26 ; 22      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gs14:auto_generated|altsyncram_ogq1:altsyncram1|decode_1oa:decode_a|eq_node[1]                                                 ; LCCOMB_X51_Y25_N12 ; 22      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|collect_data                                                                                                                                                                              ; LCCOMB_X43_Y28_N8  ; 33      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|reset_all                                                                                                                                                                                 ; LCFF_X37_Y31_N17   ; 246     ; Async. clear                           ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                            ; LCCOMB_X43_Y28_N22 ; 28      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                             ; LCCOMB_X43_Y28_N4  ; 13      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                                 ; LCCOMB_X37_Y30_N24 ; 1       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                       ; LCCOMB_X37_Y30_N2  ; 13      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_1ci:auto_generated|counter_reg_bit1a[4]~0 ; LCCOMB_X37_Y30_N30 ; 5       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_0ci:auto_generated|counter_reg_bit1a[4]~0                ; LCCOMB_X37_Y30_N16 ; 5       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_gui:auto_generated|counter_reg_bit1a[0]~0                   ; LCCOMB_X37_Y30_N12 ; 1       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load~0                                                                                         ; LCCOMB_X37_Y30_N20 ; 23      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                             ; LCCOMB_X37_Y30_N28 ; 13      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[3]~19                                                                                                                                                       ; LCCOMB_X42_Y29_N22 ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~11                                                                                                                                                  ; LCCOMB_X42_Y29_N28 ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                     ; LCCOMB_X42_Y29_N20 ; 18      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                         ; LCCOMB_X42_Y29_N12 ; 93      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                    ; Location          ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                            ; JTAG_X1_Y19_N0    ; 366     ; Global Clock         ; GCLK9            ; --                        ;
; fpga_clk                                                                                                                                                ; PIN_N2            ; 14      ; Global Clock         ; GCLK2            ; --                        ;
; global_nets_top:global_nets_inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|_clk0                                                    ; PLL_1             ; 565     ; Global Clock         ; GCLK1            ; --                        ;
; global_nets_top:global_nets_inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|_clk1                                                    ; PLL_1             ; 1885    ; Global Clock         ; GCLK3            ; --                        ;
; global_nets_top:global_nets_inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|_clk2                                                    ; PLL_1             ; 318     ; Global Clock         ; GCLK0            ; --                        ;
; global_nets_top:global_nets_inst|reset_blk_top:reset_blk_inst|reset_debouncer:rst_deb_inst|sync_rst_out                                                 ; LCFF_X64_Y20_N17  ; 6       ; Global Clock         ; GCLK6            ; --                        ;
; global_nets_top:global_nets_inst|reset_blk_top:reset_blk_inst|reset_debouncer:rst_deb_inst|un1_async_rst_i_i                                            ; LCCOMB_X33_Y2_N12 ; 4       ; Global Clock         ; GCLK12           ; --                        ;
; global_nets_top:global_nets_inst|reset_blk_top:reset_blk_inst|sync_rst_gen:sync_rst_sdram_inst|sync_rst_out_0                                           ; LCFF_X64_Y18_N17  ; 560     ; Global Clock         ; GCLK5            ; --                        ;
; global_nets_top:global_nets_inst|reset_blk_top:reset_blk_inst|sync_rst_gen_1:sync_rst_sys_inst|sync_rst_out_0                                           ; LCFF_X24_Y12_N9   ; 1243    ; Global Clock         ; GCLK15           ; --                        ;
; global_nets_top:global_nets_inst|reset_blk_top:reset_blk_inst|sync_rst_gen_2:sync_rst_vesa_inst|sync_rst_out_0                                          ; LCFF_X33_Y1_N17   ; 230     ; Global Clock         ; GCLK14           ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|dffpipe_9d9:wraclr|dffe24a[0] ; LCFF_X17_Y12_N15  ; 33      ; Global Clock         ; GCLK13           ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|dffpipe_ahe:rdaclr|dffe19a[0] ; LCFF_X64_Y19_N1   ; 20      ; Global Clock         ; GCLK7            ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo_aclr                                                                                          ; LCCOMB_X23_Y25_N2 ; 64      ; Global Clock         ; GCLK10           ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                                                ; LCFF_X37_Y24_N23  ; 28      ; Global Clock         ; GCLK8            ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                     ; LCFF_X38_Y24_N7   ; 12      ; Global Clock         ; GCLK4            ; --                        ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|reset_all                                                                                       ; LCFF_X37_Y31_N17  ; 246     ; Global Clock         ; GCLK11           ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                              ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                         ; 93      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|restart_i_i                                                                                                                                   ; 92      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|wbm_cur_st_s0_0_a2_0_a3                                                                                                                                                         ; 70      ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|wbm_cur_st_4                                                                                                                                                                                            ; 62      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|sdram_rd_en                                                                                                                 ; 53      ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|wbm_cur_st_i[5]                                                                                                                                                                                         ; 51      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|right_frame_rg_d1[5]                                                                                                                                                                            ; 51      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_regZ12:gen_dbg_cmd_reg_inst|reg_data_0                                                                                                                                                              ; 49      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_mng_arbiter:arbiter_inst|wr_gnt_i_i                                                                                                                                                             ; 47      ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[11]                                                                                                                                                          ; 46      ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[10]                                                                                                                                                          ; 46      ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[9]                                                                                                                                                           ; 46      ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[8]                                                                                                                                                           ; 46      ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[7]                                                                                                                                                           ; 46      ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[6]                                                                                                                                                           ; 46      ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[5]                                                                                                                                                           ; 46      ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[4]                                                                                                                                                           ; 46      ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[3]                                                                                                                                                           ; 46      ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[2]                                                                                                                                                           ; 46      ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[1]                                                                                                                                                           ; 46      ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[0]                                                                                                                                                           ; 46      ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_65j:auto_generated|safe_q[11]                                      ; 45      ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_65j:auto_generated|safe_q[10]                                      ; 45      ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_65j:auto_generated|safe_q[9]                                       ; 45      ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_65j:auto_generated|safe_q[8]                                       ; 45      ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_65j:auto_generated|safe_q[7]                                       ; 45      ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_65j:auto_generated|safe_q[6]                                       ; 45      ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_65j:auto_generated|safe_q[5]                                       ; 45      ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_65j:auto_generated|safe_q[4]                                       ; 45      ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_65j:auto_generated|safe_q[3]                                       ; 45      ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_65j:auto_generated|safe_q[2]                                       ; 45      ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_65j:auto_generated|safe_q[1]                                       ; 45      ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_65j:auto_generated|safe_q[0]                                       ; 45      ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gs14:auto_generated|altsyncram_ogq1:altsyncram1|decode_1oa:decode4|eq_node[1]                                                  ; 44      ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gs14:auto_generated|altsyncram_ogq1:altsyncram1|decode_1oa:decode4|eq_node[0]                                                  ; 44      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                               ; 44      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_mux_d2                                                                                                                                                                                     ; 44      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_rd_req                                                                                                                                                                                       ; 38      ;
; sld_hub:auto_hub|irf_reg[1][7]                                                                                                                                                                                                                    ; 34      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|wbs_cur_st[5]                                                                                                                                 ; 34      ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|collect_data                                                                                                                                                                              ; 33      ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~8                                                                                                                                       ; 32      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|len_blk_0_sqmuxa_i_i                                                                                                                                                                     ; 32      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|cnt_1_0_31__g0_i_o4                                                                                                                                                    ; 32      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|G_1861                                                                                                                                                                 ; 32      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|wbm_cur_st[0]                                                                                                                                 ; 32      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|current_sm[2]                                                                                                               ; 30      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|cur_rd_addr_1_sqmuxa                                                                                                                          ; 30      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|wbm_cur_st_i[4]                                                                                                                               ; 30      ;
; mds_top:mds_top_inst|interconZ1:intercon_z_inst|ic_wbs_adr_i_1_4_0_i_0_o2                                                                                                                                                                         ; 30      ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sdr~1                                                                                                                                                                                     ; 29      ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|tx_regs                                                                                                                                                                                  ; 29      ;
; mds_top:mds_top_inst|interconZ0:intercon_y_inst|cur_st_0                                                                                                                                                                                          ; 29      ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                            ; 28      ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load~0                                                                                  ; 28      ;
; mds_top:mds_top_inst|led:led_inst|un4_enable                                                                                                                                                                                                      ; 28      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|sdram_addr_rd_7_0_8__g0_0                                                                                                   ; 28      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|image_tx_en_i_1_sqmuxa                                                                                                                                         ; 28      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|cnt[0]                                                                                                                                                                 ; 28      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|wbm_cur_st_i[9]                                                                                                                               ; 28      ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated|eq_node[0]~1                                                                 ; 27      ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated|eq_node[1]~0                                                                 ; 27      ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                                  ; 27      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|rd_en_fifo_0                                                                                                      ; 27      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|req_data                                                                                                                                                       ; 27      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|wbm_cur_st[6]                                                                                                                                 ; 27      ;
; mds_top:mds_top_inst|interconZ1:intercon_z_inst|wbm_gnt_i_0_rep0_0                                                                                                                                                                                ; 27      ;
; mds_top:mds_top_inst|interconZ1:intercon_z_inst|wbm_gnt_i_0_rep1_0                                                                                                                                                                                ; 27      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|rdcnt_addr_ena                                                                                                          ; 26      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|cur_st_i[8]                                                                                                                                                                              ; 26      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|RAM_300:RAM_300_inst|ram_data_out_3_0                                                                                                            ; 26      ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|next_state[12]                                                                                                                                                                                     ; 26      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                               ; 25      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|wbm_tga_o_1_0_7__g0_i_o4                                                                                                                      ; 25      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|wbs_cur_st[3]                                                                                                                                 ; 25      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|wbm_cur_st_2                                                                                                                                  ; 25      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|rd_wbs_reg_cyc                                                                                                                                                                                      ; 25      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|wbm_tgc_o_rep1                                                                                                                                                                  ; 25      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|wbm_tgc_o                                                                                                                                                                       ; 25      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_mng_arbiter:arbiter_inst|wbm_cyc_o                                                                                                                                                              ; 25      ;
; sld_signaltap:stp|~GND                                                                                                                                                                                                                            ; 24      ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                              ; 24      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                      ; 24      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|a_graycounter_s96:rdptr_g1p|counter5a[8]                                                                                ; 24      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|a_graycounter_s96:rdptr_g1p|counter5a[5]                                                                                ; 24      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|a_graycounter_s96:rdptr_g1p|counter5a[2]                                                                                ; 24      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_unite:opcode_unite_inst|opcode_0_0_16__g0_i_o4                                                                                            ; 24      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|cur_st[3]                                                                                                                                                                                ; 24      ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|cur_st[1]                                                                                                                                                                             ; 24      ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|next_state_2_sqmuxa_1                                                                                                                                                                              ; 24      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|b_out_1_sqmuxa_9                                                                                                                                               ; 24      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|b_out_1_sqmuxa_8                                                                                                                                               ; 24      ;
; mds_top:mds_top_inst|interconZ1:intercon_z_inst|adrint_i_m3_i_m3_1                                                                                                                                                                                ; 24      ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load~0                                                                                         ; 23      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|a_graycounter_igc:wrptr_gp|counter11a[8]                                                                                ; 23      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|a_graycounter_igc:wrptr_gp|counter11a[5]                                                                                ; 23      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|a_graycounter_igc:wrptr_gp|counter11a[2]                                                                                ; 23      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|a_graycounter_s96:rdptr_g1p|counter5a[9]                                                                                ; 23      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|a_graycounter_s96:rdptr_g1p|counter5a[6]                                                                                ; 23      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|a_graycounter_s96:rdptr_g1p|counter5a[3]                                                                                ; 23      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|a_graycounter_s96:rdptr_g1p|counter5a[1]                                                                                ; 23      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|a_graycounter_s96:rdptr_g1p|counter5a[0]                                                                                ; 23      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifoZ0:general_fifo_inst|mem_3_0_0_g2                                                                     ; 23      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifoZ0:general_fifo_inst|I_4                                                                              ; 23      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|rd_en_fifo_i                                                                                                      ; 23      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A_1:fifo_B|read_addr_dup_0_sqmuxa                                                                  ; 23      ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|valid                                                                                                                                                                                 ; 23      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|un1_wbm_cur_st_17                                                                                                                             ; 23      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|cur_st[8]                                                                                                                                                              ; 23      ;
; mds_top:mds_top_inst|interconZ1:intercon_z_inst|cur_st_0                                                                                                                                                                                          ; 23      ;
; mds_top:mds_top_inst|interconZ1:intercon_z_inst|cur_st_rep1_0                                                                                                                                                                                     ; 23      ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gs14:auto_generated|altsyncram_ogq1:altsyncram1|decode_1oa:decode_a|eq_node[1]                                                 ; 22      ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gs14:auto_generated|altsyncram_ogq1:altsyncram1|decode_1oa:decode_a|eq_node[0]                                                 ; 22      ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gs14:auto_generated|altsyncram_ogq1:altsyncram1|address_reg_a[0]                                                               ; 22      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|a_graycounter_igc:wrptr_gp|counter11a[9]                                                                                ; 22      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|a_graycounter_igc:wrptr_gp|counter11a[6]                                                                                ; 22      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|a_graycounter_igc:wrptr_gp|counter11a[3]                                                                                ; 22      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|a_graycounter_igc:wrptr_gp|counter11a[0]                                                                                ; 22      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|a_graycounter_s96:rdptr_g1p|counter5a[11]                                                                               ; 22      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|a_graycounter_s96:rdptr_g1p|counter5a[10]                                                                               ; 22      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|a_graycounter_s96:rdptr_g1p|counter5a[7]                                                                                ; 22      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|a_graycounter_s96:rdptr_g1p|counter5a[4]                                                                                ; 22      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A:fifo_A|read_addr_dup_0_sqmuxa                                                                    ; 22      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|r_205_0_g2_i                                                                                                                                  ; 22      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|cur_wr_addr_11_20_0_g1                                                                                                                        ; 22      ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set                                                                                                                              ; 21      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|a_graycounter_igc:wrptr_gp|counter11a[11]                                                                               ; 21      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|a_graycounter_igc:wrptr_gp|counter11a[10]                                                                               ; 21      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|a_graycounter_igc:wrptr_gp|counter11a[7]                                                                                ; 21      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|a_graycounter_igc:wrptr_gp|counter11a[4]                                                                                ; 21      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|a_graycounter_igc:wrptr_gp|counter11a[1]                                                                                ; 21      ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|cur_st[2]                                                                                                                                                                                ; 21      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|wbm_cur_st[0]                                                                                                                                 ; 21      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ram_words_left_0_0_10__g2_i                                                                                                                                                     ; 21      ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|un1_next_state_1_1_i_a2                                                                                                                                                                            ; 21      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|bank_switch_1                                                                                                                                 ; 21      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|wbm_cur_st[8]                                                                                                                                 ; 21      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|wbm_cur_st[2]                                                                                                                                 ; 21      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_regZ13:gen_reg_type_inst|reg_data_0                                                                                                                                                                 ; 21      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|un1_vsync                                                                                                                                          ; 20      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|un1_wbm_cur_st_5                                                                                                                              ; 20      ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|un1_type_reg_offset_0_i_o2[0]                                                                                                                                                                           ; 20      ;
; mds_top:mds_top_inst|interconZ1:intercon_z_inst|wbs_gnt_rep1_0                                                                                                                                                                                    ; 20      ;
; mds_top:mds_top_inst|interconZ1:intercon_z_inst|adrint_i_m3_i_m3_0                                                                                                                                                                                ; 20      ;
; mds_top:mds_top_inst|interconZ1:intercon_z_inst|ic_wbs_adr_i_1_3_1_i_0_o2                                                                                                                                                                         ; 20      ;
; mds_top:mds_top_inst|interconZ1:intercon_z_inst|wbs_gnt_0                                                                                                                                                                                         ; 20      ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|N_439_i_0_g0                                                                                                                                                                             ; 19      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|inc_sum_wr_cnt[0]                                                                                                                             ; 19      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|inc_sum_wr_cnt[1]                                                                                                                             ; 19      ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|r_274_0_g2_i                                                                                                                                                                                       ; 19      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|fifo_a_rd_en                                                                                                                ; 19      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_words_cnt[0]                                                                                                                              ; 19      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|un34_wbm_cur_st                                                                                                                               ; 19      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_mng_arbiter:arbiter_inst|r_224_0_g2_i                                                                                                                                                           ; 19      ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|next_init_state_i_0[7]                                                                                                                                                                             ; 19      ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|next_init_state[1]                                                                                                                                                                                 ; 19      ;
; mds_top:mds_top_inst|interconZ0:intercon_y_inst|wbm_gnt_i_0_rep1_0                                                                                                                                                                                ; 19      ;
; mds_top:mds_top_inst|interconZ0:intercon_y_inst|wbm_gnt_i_0_0                                                                                                                                                                                     ; 19      ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                     ; 18      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|cur_st[5]                                                                                                                                                                                ; 18      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|un1_wbm_cur_st_1_i_a2                                                                                                                         ; 18      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|dbg_adrcst_0_0_17__g0_i_o4                                                                                                                                             ; 18      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ram_words_cnt_15_m2s2                                                                                                                         ; 18      ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|data_valid_r_0_0_g2                                                                                                                                                                                ; 18      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|uart_tx:uart_tx_c|cur_st[1]                                                                                                                                                                             ; 18      ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|wbm_cur_st_rep1_0                                                                                                                                                                                       ; 18      ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|wbm_cur_st_1                                                                                                                                                                                            ; 18      ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|wbm_cur_st_0                                                                                                                                                                                            ; 18      ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|process_0~1                                                                                                                                    ; 17      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|ram_addr_i_1_0_15__g0_i_o4                                                                                                                                                               ; 17      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|dat_1st_bool_i                                                                                                                                ; 17      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|un1_wbm_cur_st_7_0_o2                                                                                                                         ; 17      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|wbm_cur_st[7]                                                                                                                                 ; 17      ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|next_init_state[5]                                                                                                                                                                                 ; 17      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|wr_wbs_reg_cyc_rep1                                                                                                                                                                                 ; 17      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|wr_wbs_reg_cyc                                                                                                                                                                                      ; 17      ;
; mds_top:mds_top_inst|interconZ1:intercon_z_inst|wbs_gnt_i_0_0                                                                                                                                                                                     ; 17      ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|process_0~0                                                                                                                                    ; 16      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|altsyncram_1p61:fifo_ram|altsyncram_dve1:altsyncram12|decode_o37:decode_b|eq_node[0]                                    ; 16      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|altsyncram_1p61:fifo_ram|altsyncram_dve1:altsyncram12|decode_o37:decode_b|eq_node[1]                                    ; 16      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|reset_crc_i                                                                                                                                                                              ; 16      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|un1_cur_st_8_0_a2                                                                                                                                                                        ; 16      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|len_blk_0_0_15__g0_i_o4_i                                                                                                                                                                ; 16      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|m11                                                                                                                                                                                                 ; 16      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|ram_simple_1:ram_inst1|data_out_3[7]                                                                                                                                                                    ; 16      ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|reset_crc_i                                                                                                                                                                              ; 16      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|read_addr_en_6_0_a2_0_g0_0                                                                                                                                                               ; 16      ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|len_blk_0_0_0__g2                                                                                                                                                                        ; 16      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_1st_data_1_0_0__g2_i                                                                                                                      ; 16      ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|next_state[13]                                                                                                                                                                                     ; 16      ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|oe_r                                                                                                                                                                                               ; 16      ;
; mds_top:mds_top_inst|intercon_mux:intercon_x_inst|inc_wbm_ack_i                                                                                                                                                                                   ; 16      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|restart_rd_bool                                                                                                                               ; 16      ;
; mds_top:mds_top_inst|interconZ1:intercon_z_inst|wbs_gnt_i_0_rep1_0                                                                                                                                                                                ; 16      ;
; mds_top:mds_top_inst|interconZ1:intercon_z_inst|adrint_i_m3_i_m3_2                                                                                                                                                                                ; 16      ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal0~4                                                                                                                                       ; 15      ;
; sld_hub:auto_hub|hub_mode_reg[1]                                                                                                                                                                                                                  ; 15      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A:fifo_A|un34_wr_en_1                                                                              ; 15      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A_1:fifo_B|un34_wr_en_1                                                                            ; 15      ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|w_addr_1_0_15__g0_0                                                                                                                                                                      ; 15      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A:fifo_A|un25_rd_en                                                                                ; 15      ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|r_21_0_g2                                                                                                                                                                                          ; 15      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|uart_tx:uart_tx_c|cur_st[0]                                                                                                                                                                             ; 15      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|cur_st_tr19_0_a4_0_a2_0_g0_1                                                                                                                                           ; 15      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|err_i_status                                                                                                                                                           ; 15      ;
; mds_top:mds_top_inst|interconZ0:intercon_y_inst|ic_wbs_stb_i_0_a2_0                                                                                                                                                                               ; 15      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|cur_st_tr22_0_a2_0_g0_2_0                                                                                                                                              ; 15      ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|status_load_on~1                                                                                                                                                                          ; 14      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|cur_st[2]                                                                                                                                                                                ; 14      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A_1:fifo_B|un25_rd_en                                                                              ; 14      ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|cur_st[0]                                                                                                                                                                             ; 14      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|cnt_0[31]                                                                                                                                                              ; 14      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|we_internal                                                                                                                                                            ; 14      ;
; mds_top:mds_top_inst|interconZ1:intercon_z_inst|un13_ic_wbm_cyc_o_i_m3_i_m3                                                                                                                                                                       ; 14      ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                             ; 13      ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                       ; 13      ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                             ; 13      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                               ; 13      ;
; sld_hub:auto_hub|irsr_reg[8]                                                                                                                                                                                                                      ; 13      ;
; ~GND                                                                                                                                                                                                                                              ; 13      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|cur_st[4]                                                                                                                                                                                ; 13      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifoZ0:general_fifo_inst|dout_22                                                                          ; 13      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|fifo_b_rd_en                                                                                                                ; 13      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|wbs_cur_st_i[6]                                                                                                                               ; 13      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|err_i_status_2_i_0_o2                                                                                                                                                  ; 13      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|un49_wbm_cur_st_i_0_a2                                                                                                                        ; 13      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ram_words_left[8]                                                                                                                             ; 13      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ack_cnt_zero_b_i_0                                                                                                                                                              ; 13      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                              ; 12      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_regZ5:gen_reg_opcode_unite_inst|din_ack                                                                                                                                                     ; 12      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|cur_st[1]                                                                                                                                                                                ; 12      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|un5_frame_cnt                                                                                                                                      ; 12      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|ram_simple_1:ram_inst1|dout_valid                                                                                                                                                                       ; 12      ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|one_cnt[0]                                                                                                                                                                            ; 12      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|current_sm[0]                                                                                                               ; 12      ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|r_33_0_g2                                                                                                                                                                                          ; 12      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|vsync_cnt_0_0_11__g2_i                                                                                                                                                 ; 12      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|wbs_reg_dout_sn_m4                                                                                                                                                                                      ; 12      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|un1_cur_st_5_0_o2                                                                                                                                                      ; 12      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ack_cnt_zero_b_0_0_g1_i_0_318_i_o2                                                                                                                                              ; 12      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|wbm_cur_st[1]                                                                                                                                 ; 12      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|hcnt[0]                                                                                                                                                        ; 12      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|hcnt_i_0[9]                                                                                                                                                    ; 12      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|hcnt_i_0[8]                                                                                                                                                    ; 12      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_regZ11:gen_reg_addr_reg_inst|reg_data_0_0_6__I0_i_0_1146_i_m3                                                                                                                                       ; 12      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_regZ11:gen_reg_addr_reg_inst|reg_data_0_0_0__I0_i_0_1032_i_m3                                                                                                                                       ; 12      ;
; mds_top:mds_top_inst|interconZ1:intercon_z_inst|ic_wbs_dat_i_1_0_1_a4_0_a3                                                                                                                                                                        ; 12      ;
; mds_top:mds_top_inst|interconZ1:intercon_z_inst|ic_wbs_adr_i_1_2_1_a4_0_a2                                                                                                                                                                        ; 12      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|gen_regZ3:gen_reg_type_inst|reg_data_0                                                                                                                                                              ; 12      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|row_count_0_0_10__g2                                                                                                        ; 11      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|mng_en                                                                                                            ; 11      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|uart_tx:uart_tx_c|un4_cur_st                                                                                                                                                                            ; 11      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|general_fifoZ3:fifo_inst1|un2_rd_en                                                                                                                                                                     ; 11      ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|blk_pos_i_0[0]                                                                                                                                                                           ; 11      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|ack_cnt_0_0_10__g2_0_i                                                                                                                                                 ; 11      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|un1_sym_col_NE                                                                                                              ; 11      ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|un1_wbm_ack_i                                                                                                                                                                                           ; 11      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|cnt_0[1]                                                                                                                                                               ; 11      ;
; mds_top:mds_top_inst|interconZ1:intercon_z_inst|ic_wbm_stall_i_i_a4_0_a2_0                                                                                                                                                                        ; 11      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|cur_st[3]                                                                                                                                                              ; 11      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|cur_st[6]                                                                                                                                                              ; 11      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|cur_st[1]                                                                                                                                                              ; 11      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|un67_wbm_cur_st_1_o3                                                                                                                          ; 11      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|un31_wbm_cur_st                                                                                                                               ; 11      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|wbm_cur_st[3]                                                                                                                                 ; 11      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|hcnt[7]                                                                                                                                                        ; 11      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|hcnt_i_0[6]                                                                                                                                                    ; 11      ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|next_state[0]                                                                                                                                                                                      ; 11      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_regZ12:gen_dbg_cmd_reg_inst|reg_data_0_0_7__g2_0_1014_i_m3                                                                                                                                          ; 11      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_regZ11:gen_reg_addr_reg_inst|reg_data_0_0_2__I0_i_0_1070_i_m3                                                                                                                                       ; 11      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_regZ11:gen_reg_addr_reg_inst|reg_data_0_0_1__I0_i_0_1051_i_m3                                                                                                                                       ; 11      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|m7                                                                                                                                                                                                  ; 11      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|gen_regZ3:gen_reg_type_inst|reg_data_1                                                                                                                                                              ; 11      ;
; sld_hub:auto_hub|irf_reg[1][4]                                                                                                                                                                                                                    ; 10      ;
; sld_hub:auto_hub|irf_reg[1][1]                                                                                                                                                                                                                    ; 10      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|req_lines_cnt_4_0_0__g1_i                                                                                                                                      ; 10      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|req_lines_cnt_1_sqmuxa                                                                                                                                         ; 10      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifoZ0:general_fifo_inst|read_addr_dup_6_i_o2[0]                                                          ; 10      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|counter_0_0_9__g2                                                                                                 ; 10      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|rd_en_fifo_0_sqmuxa_i                                                                                             ; 10      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A_1:fifo_B|write_addr_0_sqmuxa_i                                                                   ; 10      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A:fifo_A|write_addr_0_sqmuxa_i                                                                     ; 10      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A:fifo_A|un1_wr_en_1[0]                                                                            ; 10      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A_1:fifo_B|un1_wr_en_1[0]                                                                          ; 10      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|un1_wbm_cur_st_23_i                                                                                                                           ; 10      ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|un1_one_cnt_4_sqmuxa                                                                                                                                                                  ; 10      ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|ram_addr_outlde                                                                                                                                                                                         ; 10      ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|addr_blk_0_0_0__g2                                                                                                                                                                       ; 10      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|ram_expect_adr_0_0_9__g2_i                                                                                                                    ; 10      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|ram_expect_adr_0_0_9__g2                                                                                                                      ; 10      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|r_137_0_g2_i                                                                                                                                       ; 10      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|uart_tx:uart_tx_c|fifo_rd_en                                                                                                                                                                            ; 10      ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|ram_bytes_left_0_0_9__g2                                                                                                                                                                                ; 10      ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|blk_pos[1]                                                                                                                                                                               ; 10      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_words_left[8]                                                                                                                             ; 10      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|right_frame[4]                                                                                                                                                                                  ; 10      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|un3_vesa_en_i                                                                                                                                                  ; 10      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|uart_tx:uart_tx_c|sr_0_0_9__g0_i_o4                                                                                                                                                                     ; 10      ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|next_state[11]                                                                                                                                                                                     ; 10      ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|wbm_stall_i_s0_i                                                                                                                                                                                        ; 10      ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|wbm_stall_i_s1_i                                                                                                                                                                                        ; 10      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|ack_o_sr_2_0_g0_1                                                                                                                             ; 10      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|hcnt[10]                                                                                                                                                       ; 10      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|hcnt[5]                                                                                                                                                        ; 10      ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|un84_current_state_i_a2                                                                                                                                                                            ; 10      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_regZ11:gen_reg_addr_reg_inst|reg_data_0_0_5__I0_i_0_1127_i_m3                                                                                                                                       ; 10      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_regZ11:gen_reg_addr_reg_inst|reg_data_0_0_4__I0_i_0_1108_i_m3                                                                                                                                       ; 10      ;
; mds_top:mds_top_inst|interconZ1:intercon_z_inst|ic_wbs_stb_i_5_i_m3_i_m3_0                                                                                                                                                                        ; 10      ;
; mds_top:mds_top_inst|interconZ1:intercon_z_inst|adrint_i_m3_i_m3_3                                                                                                                                                                                ; 10      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|gen_regZ3:gen_reg_type_inst|reg_data_7                                                                                                                                                              ; 10      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|gen_regZ3:gen_reg_type_inst|reg_data_6                                                                                                                                                              ; 10      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|gen_regZ3:gen_reg_type_inst|reg_data_5                                                                                                                                                              ; 10      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|gen_regZ3:gen_reg_type_inst|reg_data_4                                                                                                                                                              ; 10      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|gen_regZ3:gen_reg_type_inst|reg_data_3                                                                                                                                                              ; 10      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|gen_regZ3:gen_reg_type_inst|reg_data_2                                                                                                                                                              ; 10      ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                     ; 9       ;
; sld_hub:auto_hub|irsr_reg[0]                                                                                                                                                                                                                      ; 9       ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                      ; 9       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|valid_wrreq                                                                                                             ; 9       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_regZ5:gen_reg_opcode_unite_inst|un1_reg_data6_i_0_g0                                                                                                                                        ; 9       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|data_crc_4_sn_m5                                                                                                                                                                         ; 9       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|un1_read_addr_en10_6_0_a3_1                                                                                                                                                              ; 9       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifoZ0:general_fifo_inst|write_addrlde                                                                    ; 9       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifoZ0:general_fifo_inst|un1_flush_1_0_i                                                                  ; 9       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|r_183_0_g2_i                                                                                                                                  ; 9       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|fifo_used_scst_0_0_0__g2                                                                                          ; 9       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifoZ0:general_fifo_inst|un1_wr_en_1_i_0[0]                                                               ; 9       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|un1_op_str_valid_i_o3                                                                                             ; 9       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|wbm_tga_o_0_0_9__g0_0                                                                                                                                                                                   ; 9       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|un71_valid_i_o2                                                                                                                                                                          ; 9       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifoZ0:general_fifo_inst|un4_iempty_0_o3                                                                  ; 9       ;
; mds_top:mds_top_inst|interconZ1:intercon_z_inst|wbm_gnt_i_0_0                                                                                                                                                                                     ; 9       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|wbs_reg_dout_m_0_0_a2_6[7]                                                                                                                                                                      ; 9       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|wbs_reg_dout_m_0_0_a2_5_0                                                                                                                                                                       ; 9       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|sdram_wait_counter_tmp_0_0_7__g2                                                                                            ; 9       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|N_355_i_0_g0                                                                                                                                                                             ; 9       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|r_283_0_g2_i                                                                                                                                  ; 9       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|general_fifoZ3:fifo_inst1|un12_wr_en_1                                                                                                                                                                  ; 9       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|next_state_37_0_11__g1                                                                                                                                                                             ; 9       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|inside_row[0]                                                                                                               ; 9       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|cur_st_0_sqmuxa                                                                                                                                                                       ; 9       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|un1_wbm_cur_st_25                                                                                                                             ; 9       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|req_in_trg_dev                                                                                                              ; 9       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|ram_num_words_d2[8]                                                                                                                                                    ; 9       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|r_292_0_g2                                                                                                                                    ; 9       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|r_233_0_g2_i                                                                                                                                  ; 9       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|un1_vsync_1_combout                                                                                                                                ; 9       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|r_42_0_g2                                                                                                                                                                                          ; 9       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|blen_cnt_10_i_o2[8]                                                                                                                                                                                ; 9       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|G_4_i                                                                                                                                                                                              ; 9       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|dout_1                                                                                                                                                                                ; 9       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|dout_0                                                                                                                                                                                ; 9       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|dout_3                                                                                                                                                                                ; 9       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|dout_5                                                                                                                                                                                ; 9       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ram_words_cnt_15_m3s2                                                                                                                         ; 9       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|wbm_tga_o_2_sqmuxa                                                                                                                            ; 9       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|wbm_tga_o_14_ss0                                                                                                                              ; 9       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|un1_dat_1st_bool_0_sqmuxa_2                                                                                                                   ; 9       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|r_255_0_g2_i                                                                                                                                                                                       ; 9       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|wbs_cur_st[2]                                                                                                                                 ; 9       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_regZ12:gen_dbg_cmd_reg_inst|reg_data_0_0_7__g0_i_o4                                                                                                                                                 ; 9       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|clear_dbg_reg                                                                                                                                                                                           ; 9       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_regZ10:rd_burst_reg_generate_1_gen_rd_burst_reg_inst|un1_reg_data6_i_a2                                                                                                                             ; 9       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_regZ9:rd_burst_reg_generate_0_gen_rd_burst_reg_inst|un1_reg_data6_i_a2                                                                                                                              ; 9       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|gen_regZ2:dbg_reg_generate_2_gen_reg_dbg_inst|un1_reg_data6_i_0_g0                                                                                                                                  ; 9       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|gen_regZ1:dbg_reg_generate_1_gen_reg_dbg_inst|un1_reg_data6_i_0_g0                                                                                                                                  ; 9       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|gen_regZ0:dbg_reg_generate_0_gen_reg_dbg_inst|un1_reg_data6_i_0_g0                                                                                                                                  ; 9       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|tRCD_tRP_tRSC_cntr[0]                                                                                                                                                                              ; 9       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|wbm_dat_o_7_m1_0_o2_tz[0]                                                                                                                                              ; 9       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|wbm_cur_st[3]                                                                                                                                                                                           ; 9       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|wbs_reg_dout_m_0_0_a2_7_0                                                                                                                                                                       ; 9       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_regZ13:gen_reg_type_inst|un1_reg_data6_i_a2                                                                                                                                                         ; 9       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|wbs_reg_dout_m_0_0_a2_8[7]                                                                                                                                                                      ; 9       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|type_reg_wbm_d2[0]                                                                                                                                                     ; 9       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_cnt_zero_bool                                                                                                                             ; 9       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|cur_st[4]                                                                                                                                                              ; 9       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|neg_cyc_bool_0_sqmuxa_1                                                                                                                       ; 9       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|hcnt_i_0[2]                                                                                                                                                    ; 9       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|hcnt_i_0[1]                                                                                                                                                    ; 9       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|hcnt[4]                                                                                                                                                        ; 9       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|vcnt[5]                                                                                                                                                        ; 9       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_regZ11:gen_reg_addr_reg_inst|reg_data_0_0_3__I0_i_0_1089_i_m3                                                                                                                                       ; 9       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|gen_regZ3:gen_reg_type_inst|un1_reg_data6_i_0_g0                                                                                                                                                    ; 9       ;
; mds_top:mds_top_inst|interconZ1:intercon_z_inst|ic_wbs_tgc_i_i_0_a2_0                                                                                                                                                                             ; 9       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_regZ13:gen_reg_type_inst|reg_data_4                                                                                                                                                                 ; 9       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_regZ13:gen_reg_type_inst|reg_data_5                                                                                                                                                                 ; 9       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_regZ13:gen_reg_type_inst|reg_data_6                                                                                                                                                                 ; 9       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_regZ13:gen_reg_type_inst|reg_data_7                                                                                                                                                                 ; 9       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_regZ13:gen_reg_type_inst|reg_data_1                                                                                                                                                                 ; 9       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_regZ13:gen_reg_type_inst|reg_data_2                                                                                                                                                                 ; 9       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_regZ13:gen_reg_type_inst|reg_data_3                                                                                                                                                                 ; 9       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_regZ8:gen_reg_type_inst|reg_data_2                                                                                                                                                          ; 9       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                                     ; 8       ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~2                                                                                                                                                                                                           ; 8       ;
; sld_hub:auto_hub|irf_reg[1][0]~3                                                                                                                                                                                                                  ; 8       ;
; sld_hub:auto_hub|irsr_reg[1]                                                                                                                                                                                                                      ; 8       ;
; sld_hub:auto_hub|irsr_reg[2]                                                                                                                                                                                                                      ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|altsyncram_1p61:fifo_ram|altsyncram_dve1:altsyncram12|out_address_reg_a[0]                                              ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_unite:opcode_unite_inst|opcode_11_0_15__g0_0                                                                                              ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_unite:opcode_unite_inst|opcode_11_0_7__g0_0                                                                                               ; 8       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|data_crc_val                                                                                                                                                                             ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|wr_en_fifo                                                                                                        ; 8       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|wbs_reg_dout_sn_m3                                                                                                                                                                                      ; 8       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|wbs_reg_dout_sn_m7                                                                                                                                                                                      ; 8       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|crc_blk_0_0_7__g0_i_o4_i                                                                                                                                                                 ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_regZ6:gen_reg_lower_frame_inst|reg_data_1_0_2__g0_i_o4_i                                                                                                                                    ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_regZ7:gen_reg_upper_frame_inst|reg_data_1_0_2__g0_i_o4_i                                                                                                                                    ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|un1_current_sm_1_i_a2_0_a2_i                                                                                                ; 8       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|dout_11_sn_m6                                                                                                                                                                            ; 8       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|data_crc_val                                                                                                                                                                             ; 8       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|crc_blk_0_0_0__g2                                                                                                                                                                        ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|sdram_wait_counterlde_i_a3_0                                                                                                ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|un1_sdram_rd_en_0                                                                                                           ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A_1:fifo_B|mem_3_0_0_g2_i                                                                          ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A:fifo_A|mem_3_0_0_g2_i                                                                            ; 8       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|general_fifoZ3:fifo_inst1|mem_3_0_0_g2_i                                                                                                                                                                ; 8       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|dout_i_0_0_7__g0_i_o4                                                                                                                                                                 ; 8       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|one_cnt[2]                                                                                                                                                                            ; 8       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|one_cnt[1]                                                                                                                                                                            ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|frame_flag                                                                                                                                         ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|frame_state[0]                                                                                                                                     ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A_1:fifo_B|I_4                                                                                     ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A:fifo_A|I_4                                                                                       ; 8       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|general_fifoZ3:fifo_inst1|I_4                                                                                                                                                                           ; 8       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|sample_cnt[9]                                                                                                                                                                         ; 8       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|sample_cnt[6]                                                                                                                                                                         ; 8       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_words_cnt_12_m_0_a2_3[0]                                                                                                                  ; 8       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|lt7                                                                                                                                           ; 8       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_1st_data_0_sqmuxa_0_o2_i_a2                                                                                                               ; 8       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|addr_pipe_1_0_0__g2_i                                                                                                                         ; 8       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|addr_pipe_1_0_7__g0_i_o4                                                                                                                      ; 8       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|addr_pipe_1_sqmuxa                                                                                                                            ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|mux2:mux2_inst|mux_dout_4_sn_m1_i                                                                                                                ; 8       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|ram_simple:ram_inst1|ram_data_3_0_0_g2_i                                                                                                                                                                ; 8       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_regZ11:gen_reg_addr_reg_inst|reg_data_0_0_0__g0_i_o4_i                                                                                                                                              ; 8       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|dout_6                                                                                                                                                                                ; 8       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|dout_2                                                                                                                                                                                ; 8       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|dout_4                                                                                                                                                                                ; 8       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|type_blk_0_0_0__g2                                                                                                                                                                       ; 8       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|dout_7                                                                                                                                                                                ; 8       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|lt7_0                                                                                                                                         ; 8       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|lt7_3                                                                                                                                         ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|un6_req_datalto9                                                                                                                                   ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|un1_req_data_1                                                                                                                                     ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|vcnt_0_sqmuxa                                                                                                                                                  ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|un1_req_data                                                                                                                                       ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|hcnt[7]                                                                                                                                            ; 8       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|ram_aout_val                                                                                                                                                                                            ; 8       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|ram_simple:ram_inst1|I_4                                                                                                                                                                                ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|wbm_dat_o_7_m1_0_o2[0]                                                                                                                                                 ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|wbm_dat_o_7_m0_i_1[3]                                                                                                                                                  ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|un1_cur_st_i_a2_3                                                                                                                                                      ; 8       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|cur_rd_addr_8_i_a2_i[0]                                                                                                                                                         ; 8       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|wbm_cur_st[1]                                                                                                                                                                   ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_regZ4:gen_reg_version_inst|reg_data_1_0_1__g0_i_o4_i                                                                                                                                        ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_regZ8:gen_reg_type_inst|reg_data_0_0_0__g0_i_o4_i                                                                                                                                           ; 8       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|un20_ram_words_cnt                                                                                                                            ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|start_trigger                                                                                                     ; 8       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|release_arb_cnt[12]                                                                                                                           ; 8       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|wbm_cur_st[2]                                                                                                                                                                                           ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|vcnt_i_0[2]                                                                                                                                                    ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|vcnt[8]                                                                                                                                                        ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|vcnt[7]                                                                                                                                                        ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|vcnt[3]                                                                                                                                                        ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|vcnt_i_0[4]                                                                                                                                                    ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|vcnt_i[9]                                                                                                                                                      ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|vcnt_i[6]                                                                                                                                                      ; 8       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|next_init_state[3]                                                                                                                                                                                 ; 8       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|dat_1st_bool_i                                                                                                                                                                                          ; 8       ;
; mds_top:mds_top_inst|interconZ0:intercon_y_inst|ic_wbs_adr_i_0_2                                                                                                                                                                                  ; 8       ;
; mds_top:mds_top_inst|interconZ1:intercon_z_inst|ic_wbs_adr_i_1_0_1_i_i_a2                                                                                                                                                                         ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_regZ4:gen_reg_version_inst|reg_data_i_3                                                                                                                                                     ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_regZ4:gen_reg_version_inst|reg_data_5                                                                                                                                                       ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_regZ4:gen_reg_version_inst|reg_data_i_5                                                                                                                                                     ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_regZ4:gen_reg_version_inst|reg_data_i_6                                                                                                                                                     ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_regZ4:gen_reg_version_inst|reg_data_0                                                                                                                                                       ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_regZ4:gen_reg_version_inst|reg_data_i_0                                                                                                                                                     ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_regZ4:gen_reg_version_inst|reg_data_2                                                                                                                                                       ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_regZ4:gen_reg_version_inst|reg_data_i_2                                                                                                                                                     ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_regZ8:gen_reg_type_inst|reg_data_4                                                                                                                                                          ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_regZ8:gen_reg_type_inst|reg_data_5                                                                                                                                                          ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_regZ8:gen_reg_type_inst|reg_data_6                                                                                                                                                          ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_regZ8:gen_reg_type_inst|reg_data_7                                                                                                                                                          ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_regZ8:gen_reg_type_inst|reg_data_0                                                                                                                                                          ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_regZ8:gen_reg_type_inst|reg_data_1                                                                                                                                                          ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_regZ8:gen_reg_type_inst|reg_data_3                                                                                                                                                          ; 8       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]                                                                                                                                                     ; 7       ;
; sld_hub:auto_hub|irsr_reg[0]~2                                                                                                                                                                                                                    ; 7       ;
; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                                                                                                                                 ; 7       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifoZ0:general_fifo_inst|write_addr[0]                                                                    ; 7       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifoZ0:general_fifo_inst|write_addr[1]                                                                    ; 7       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifoZ0:general_fifo_inst|write_addr[7]                                                                    ; 7       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifoZ0:general_fifo_inst|write_addr[5]                                                                    ; 7       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifoZ0:general_fifo_inst|write_addr[8]                                                                    ; 7       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifoZ0:general_fifo_inst|write_addr[4]                                                                    ; 7       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifoZ0:general_fifo_inst|write_addr[6]                                                                    ; 7       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifoZ0:general_fifo_inst|write_addr[2]                                                                    ; 7       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifoZ0:general_fifo_inst|write_addr[3]                                                                    ; 7       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|blk_pos_i_0[0]                                                                                                                                                                           ; 7       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|inside_row_0_sqmuxa_0_o2                                                                                                    ; 7       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|un1_one_cnt_3_sqmuxa_i_o2[1]                                                                                                                                                          ; 7       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|inside_row[2]                                                                                                               ; 7       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|inside_row[1]                                                                                                               ; 7       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|sample_cnt[1]                                                                                                                                                                         ; 7       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|sample_cnt[2]                                                                                                                                                                         ; 7       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|req_cnt[6]                                                                                                                  ; 7       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|lower_frame_1_0                                                                                                                                    ; 7       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_regZ10:rd_burst_reg_generate_1_gen_rd_burst_reg_inst|reg_data_1                                                                                                                                     ; 7       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_regZ10:rd_burst_reg_generate_1_gen_rd_burst_reg_inst|reg_data_0                                                                                                                                     ; 7       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_regZ9:rd_burst_reg_generate_0_gen_rd_burst_reg_inst|reg_data_7                                                                                                                                      ; 7       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_regZ9:rd_burst_reg_generate_0_gen_rd_burst_reg_inst|reg_data_1                                                                                                                                      ; 7       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_regZ9:rd_burst_reg_generate_0_gen_rd_burst_reg_inst|reg_data_2                                                                                                                                      ; 7       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_regZ9:rd_burst_reg_generate_0_gen_rd_burst_reg_inst|reg_data_3                                                                                                                                      ; 7       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_regZ9:rd_burst_reg_generate_0_gen_rd_burst_reg_inst|reg_data_4                                                                                                                                      ; 7       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_regZ9:rd_burst_reg_generate_0_gen_rd_burst_reg_inst|reg_data_5                                                                                                                                      ; 7       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_regZ9:rd_burst_reg_generate_0_gen_rd_burst_reg_inst|reg_data_6                                                                                                                                      ; 7       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|cur_st[0]                                                                                                                                                                                ; 7       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|sym_col[0]                                                                                                                  ; 7       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ram_words_left[0]                                                                                                                             ; 7       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ram_words_left[1]                                                                                                                             ; 7       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ram_words_left[2]                                                                                                                             ; 7       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ram_words_left[3]                                                                                                                             ; 7       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ram_words_left[5]                                                                                                                             ; 7       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ram_words_left[6]                                                                                                                             ; 7       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ram_words_left[7]                                                                                                                             ; 7       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ram_words_left[4]                                                                                                                             ; 7       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|ram_expect_adr_9                                                                                                                              ; 7       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|hcnt[8]                                                                                                                                            ; 7       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|blen_cnt[1]                                                                                                                                                                                        ; 7       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|blen_cnt[0]                                                                                                                                                                                        ; 7       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|next_state_i_0[15]                                                                                                                                                                                 ; 7       ;
; mds_top:mds_top_inst|interconZ0:intercon_y_inst|ic_wbm_stall_i_0                                                                                                                                                                                  ; 7       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|cnt[31]                                                                                                                                                                ; 7       ;
; mds_top:mds_top_inst|interconZ0:intercon_y_inst|ic_wbm_stall_i_1_0                                                                                                                                                                                ; 7       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|wbs_stall_o_int_i                                                                                                                             ; 7       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|wbm_cur_st[0]                                                                                                                                                                   ; 7       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_mng_arbiter:arbiter_inst|wr_gnt                                                                                                                                                                 ; 7       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ack_i_cnt_i[8]                                                                                                                                ; 7       ;
; mds_top:mds_top_inst|interconZ1:intercon_z_inst|ic_wbs_adr_i_1_0_2_a2_i                                                                                                                                                                           ; 7       ;
; mds_top:mds_top_inst|interconZ1:intercon_z_inst|ic_wbs_adr_i_1_3_1_a2_i                                                                                                                                                                           ; 7       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|wbm_adr_internal_9                                                                                                                                                                                      ; 7       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|wbm_adr_internal_7                                                                                                                                                                                      ; 7       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|wbs_reg_cyc_i_o2                                                                                                                                                                                        ; 7       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|m35_m5                                                                                                                                                                                              ; 7       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|hcnt[3]                                                                                                                                                        ; 7       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|vcnt_i[0]                                                                                                                                                      ; 7       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|vcnt_i[1]                                                                                                                                                      ; 7       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|init_done                                                                                                                                                                                          ; 7       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|next_state[8]                                                                                                                                                                                      ; 7       ;
; mds_top:mds_top_inst|interconZ0:intercon_y_inst|ic_wbs_we_i_0                                                                                                                                                                                     ; 7       ;
; mds_top:mds_top_inst|interconZ0:intercon_y_inst|ic_wbs_adr_i_0_1                                                                                                                                                                                  ; 7       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|clear_signal                                                                                                                                                        ; 6       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|run                                                                                                                                                                                       ; 6       ;
; sld_hub:auto_hub|irsr_reg[3]                                                                                                                                                                                                                      ; 6       ;
; sld_hub:auto_hub|irf_reg[1][3]                                                                                                                                                                                                                    ; 6       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                          ; 6       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                          ; 6       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                          ; 6       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|eof_blk[6]                                                                                                                                                                               ; 6       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|blk_pos[1]                                                                                                                                                                               ; 6       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|ram_addr_i_0                                                                                                                                                                             ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A_1:fifo_B|write_addr[4]                                                                           ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A_1:fifo_B|write_addr[5]                                                                           ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A_1:fifo_B|write_addr[6]                                                                           ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A_1:fifo_B|write_addr[7]                                                                           ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A_1:fifo_B|write_addr[0]                                                                           ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A_1:fifo_B|write_addr[1]                                                                           ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A_1:fifo_B|write_addr[8]                                                                           ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A_1:fifo_B|write_addr[2]                                                                           ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A_1:fifo_B|write_addr[3]                                                                           ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A_1:fifo_B|write_addr[9]                                                                           ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A:fifo_A|write_addr[2]                                                                             ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A:fifo_A|write_addr[3]                                                                             ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A:fifo_A|write_addr[9]                                                                             ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A:fifo_A|write_addr[0]                                                                             ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A:fifo_A|write_addr[1]                                                                             ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A:fifo_A|write_addr[8]                                                                             ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A:fifo_A|write_addr[6]                                                                             ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A:fifo_A|write_addr[7]                                                                             ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A:fifo_A|write_addr[4]                                                                             ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A:fifo_A|write_addr[5]                                                                             ; 6       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|general_fifoZ3:fifo_inst1|read_addr_dup_0_sqmuxa                                                                                                                                                        ; 6       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|general_fifoZ3:fifo_inst1|read_addr[0]                                                                                                                                                                  ; 6       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|cur_st_ns_i_a2_0_a2_3_3[1]                                                                                                                                                            ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A_1:fifo_B|un4_iempty                                                                              ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|inside_row[3]                                                                                                               ; 6       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|cur_st[4]                                                                                                                                                                                ; 6       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|cur_st[1]                                                                                                                                                                                ; 6       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|sample_cnt[7]                                                                                                                                                                         ; 6       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|sample_cnt[4]                                                                                                                                                                         ; 6       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|sample_cnt[3]                                                                                                                                                                         ; 6       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|wbs_cur_st_i_0[4]                                                                                                                             ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|req_cnt[9]                                                                                                                  ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|req_cnt[4]                                                                                                                  ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|mng_en_internal                                                                                                             ; 6       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|write_en                                                                                                                                                                                 ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|adr_internal_12_4_i_o2                                                                                                                                                 ; 6       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|wbs_cur_st[2]                                                                                                                                 ; 6       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_regZ9:rd_burst_reg_generate_0_gen_rd_burst_reg_inst|reg_data_0                                                                                                                                      ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|sym_col[1]                                                                                                                  ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|sym_col[2]                                                                                                                  ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|sym_col[3]                                                                                                                  ; 6       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|ram_expect_adr_5                                                                                                                              ; 6       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|ram_expect_adr_7                                                                                                                              ; 6       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|ram_expect_adr_0                                                                                                                              ; 6       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|ram_expect_adr_1                                                                                                                              ; 6       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|ram_expect_adr_2                                                                                                                              ; 6       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|ram_expect_adr_3                                                                                                                              ; 6       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|ram_expect_adr_6                                                                                                                              ; 6       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|ram_expect_adr_8                                                                                                                              ; 6       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|ram_expect_adr_4                                                                                                                              ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|right_frame[5]                                                                                                                                                                                  ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|hcnt[6]                                                                                                                                            ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|hcnt[9]                                                                                                                                            ; 6       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|tRCD_tRP_tRSC_cntr[1]                                                                                                                                                                              ; 6       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|next_state[2]                                                                                                                                                                                      ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|cur_st_i_0[9]                                                                                                                                                          ; 6       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|un1_ram_aout_val_1_sqmuxa_0_a2_1                                                                                                                                                                        ; 6       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ram_words_left[10]                                                                                                                                                              ; 6       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ack_i_cnt[0]                                                                                                                                                                    ; 6       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|type_reg_offset[0]                                                                                                                                                                                      ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|wbs_reg_dout_m_0_0_a2_18[7]                                                                                                                                                                     ; 6       ;
; mds_top:mds_top_inst|interconZ1:intercon_z_inst|wbm_gnt_0_0_i_0_a3_0                                                                                                                                                                              ; 6       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|cur_rd_addr_0                                                                                                                                 ; 6       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|cur_rd_addr_1                                                                                                                                 ; 6       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|cur_rd_addr_2                                                                                                                                 ; 6       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|cur_rd_addr_3                                                                                                                                 ; 6       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|cur_rd_addr_4                                                                                                                                 ; 6       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|cur_rd_addr_5                                                                                                                                 ; 6       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|cur_rd_addr_6                                                                                                                                 ; 6       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|cur_rd_addr_7                                                                                                                                 ; 6       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|wbs_stall_o_0                                                                                                                                                                                      ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|cur_st[7]                                                                                                                                                              ; 6       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|wbs_ack_o_i                                                                                                                                                                                        ; 6       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|un12_wbm_ack_ilt8                                                                                                                             ; 6       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|cur_rd_addr_8                                                                                                                                                                   ; 6       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|cur_rd_addr_7                                                                                                                                                                   ; 6       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|ack_i_cnt[0]                                                                                                                                                                                            ; 6       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|ack_i_cnt[7]                                                                                                                                                                                            ; 6       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|ack_i_cnt[6]                                                                                                                                                                                            ; 6       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|next_state[10]                                                                                                                                                                                     ; 6       ;
; mds_top:mds_top_inst|interconZ0:intercon_y_inst|ic_wbs_adr_i_0_3                                                                                                                                                                                  ; 6       ;
; mds_top:mds_top_inst|interconZ0:intercon_y_inst|un2_ic_wbm_cyc_o                                                                                                                                                                                  ; 6       ;
; mds_top:mds_top_inst|interconZ1:intercon_z_inst|ic_wbs_adr_i_1_1_1_i_i_a2                                                                                                                                                                         ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|vsync_i                                                                                                                                                        ; 6       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_1ci:auto_generated|counter_reg_bit1a[4]~0 ; 5       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_0ci:auto_generated|counter_reg_bit1a[4]~0                ; 5       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                               ; 5       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                                                                                                           ; 5       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sdr~0                                                                                                                                                                                     ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[3]~19                                                                                                                                                                                       ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[3]~12                                                                                                                                                                                       ; 5       ;
; sld_hub:auto_hub|irf_reg[1][6]                                                                                                                                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                          ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|a_graycounter_s96:rdptr_g1p|counter5a[12]                                                                               ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|a_graycounter_s96:rdptr_g1p|counter5a[13]                                                                               ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|a_graycounter_igc:wrptr_gp|counter11a[12]                                                                               ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|a_graycounter_igc:wrptr_gp|counter11a[13]                                                                               ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_unite:opcode_unite_inst|current_sm[1]                                                                                                     ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifoZ0:general_fifo_inst|read_addr_dup_6_i[1]                                                             ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifoZ0:general_fifo_inst|read_addr_dup_6_i[0]                                                             ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifoZ0:general_fifo_inst|read_addr_dup_6_i[8]                                                             ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifoZ0:general_fifo_inst|read_addr_dup_6_i[5]                                                             ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifoZ0:general_fifo_inst|read_addr_dup_6_i[6]                                                             ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifoZ0:general_fifo_inst|read_addr_dup_6_i[4]                                                             ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifoZ0:general_fifo_inst|read_addr_dup_6_i[3]                                                             ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifoZ0:general_fifo_inst|read_addr_dup_6_i[2]                                                             ; 5       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|cur_st[0]                                                                                                                                                                                ; 5       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|end_wbm_rx                                                                                                                                                                      ; 5       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|cur_st_tr5_13_1_0_a2                                                                                                                                                                  ; 5       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|general_fifoZ3:fifo_inst1|write_addr[3]                                                                                                                                                                 ; 5       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|general_fifoZ3:fifo_inst1|read_addr[1]                                                                                                                                                                  ; 5       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|general_fifoZ3:fifo_inst1|write_addr[2]                                                                                                                                                                 ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|sdram_wait_count_en                                                                                                         ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|frame_state[2]                                                                                                                                     ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|current_sm[1]                                                                                                               ; 5       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|w_addr[0]                                                                                                                                                                                ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|inside_row[4]                                                                                                               ; 5       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|cur_st[3]                                                                                                                                                                                ; 5       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|cur_st_i[6]                                                                                                                                                                              ; 5       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|un115_sample_cnt                                                                                                                                                                      ; 5       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|sample_cnt[0]                                                                                                                                                                         ; 5       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|sample_cnt[8]                                                                                                                                                                         ; 5       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|sample_cnt[5]                                                                                                                                                                         ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|wbs_cur_st[4]                                                                                                                                 ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|req_cnt[5]                                                                                                                  ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|req_cnt[1]                                                                                                                  ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|req_cnt[0]                                                                                                                  ; 5       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|uart_tx:uart_tx_c|un1_cur_st_i_1_0_o3                                                                                                                                                                   ; 5       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|un21_current_init_state_3                                                                                                                                                                          ; 5       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|un47_valid_NE                                                                                                                                                                            ; 5       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|cur_st[5]                                                                                                                                                                                ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|ram_expect_adr_0                                                                                                                              ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|ram_expect_adr_2                                                                                                                              ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|ram_expect_adr_3                                                                                                                              ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|ram_expect_adr_1                                                                                                                              ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|ram_expect_adr_8                                                                                                                              ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|ram_expect_adr_9                                                                                                                              ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|ram_expect_adr_6                                                                                                                              ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|ram_expect_adr_7                                                                                                                              ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|ram_expect_adr_4                                                                                                                              ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|ram_expect_adr_5                                                                                                                              ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|wbs_cur_st[1]                                                                                                                                 ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|sym_col[4]                                                                                                                  ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_words_left[2]                                                                                                                             ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_words_left[1]                                                                                                                             ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_words_left[0]                                                                                                                             ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_words_left[5]                                                                                                                             ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_words_left[4]                                                                                                                             ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_words_left[6]                                                                                                                             ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_words_left[3]                                                                                                                             ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|un24_ram_words_cnt                                                                                                                            ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|addr_pipe[0]                                                                                                                                  ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|addr_pipe[1]                                                                                                                                  ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|addr_pipe[2]                                                                                                                                  ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|addr_pipe[3]                                                                                                                                  ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|addr_pipe[5]                                                                                                                                  ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|addr_pipe[6]                                                                                                                                  ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|addr_pipe[7]                                                                                                                                  ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|addr_pipe[4]                                                                                                                                  ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|wr_wbs_cmp_cyc                                                                                                                                                                                      ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|lower_frame[3]                                                                                                                                                                                  ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|hcnt[5]                                                                                                                                            ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|hcnt[4]                                                                                                                                            ; 5       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|next_state[3]                                                                                                                                                                                      ; 5       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|blen_cnt[2]                                                                                                                                                                                        ; 5       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|un22_trc_cntr_0_a2                                                                                                                                                                                 ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|cur_st[2]                                                                                                                                                              ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|cur_st_ns_1_iv_0_0_a2[1]                                                                                                                                               ; 5       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|end_wbm_rx_2_0_a2_1_a2                                                                                                                                                          ; 5       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_regZ11:gen_reg_addr_reg_inst|din_ack_14_0_a2_0_g0_2                                                                                                                                                 ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|cur_st[5]                                                                                                                                                              ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|cur_st[0]                                                                                                                                                              ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|wbm_tga_o_1_0_0_5__g2                                                                                                                                                  ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|wbm_cur_st[4]                                                                                                                                 ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|rd_cnt_i[1]                                                                                                                                   ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|rd_cnt_i[3]                                                                                                                                   ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|rd_cnt_i[0]                                                                                                                                   ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|rd_cnt_i[5]                                                                                                                                   ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|rd_cnt_i[2]                                                                                                                                   ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|rd_cnt_i[7]                                                                                                                                   ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|rd_cnt_i[4]                                                                                                                                   ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|rd_cnt_i[6]                                                                                                                                   ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|err_i_status                                                                                                                                  ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|un10_release_arb_cnt_2                                                                                                                        ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_mng_arbiter:arbiter_inst|rd_gnt                                                                                                                                                                 ; 5       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|wbm_adr_internal_8                                                                                                                                                                                      ; 5       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|cur_rd_addr_9                                                                                                                                                                   ; 5       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|cur_rd_addr_5                                                                                                                                                                   ; 5       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|cur_rd_addr_6                                                                                                                                                                   ; 5       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|wbm_adr_internal_5                                                                                                                                                                                      ; 5       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|cur_rd_addr_4                                                                                                                                                                   ; 5       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|err_i_status                                                                                                                                                                                            ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|left_frame_i[4]                                                                                                                                                ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|left_frame_i[5]                                                                                                                                                ; 5       ;
; mds_top:mds_top_inst|interconZ1:intercon_z_inst|ic_wbs_stb_i_0_a4_0_a2_0                                                                                                                                                                          ; 5       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[3]~19                                                                                                                                                       ; 4       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~11                                                                                                                                                  ; 4       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[12]                                                                                                                                                          ; 4       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~8                                                                                                                                                   ; 4       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|condition_delay_reg[3]                                                                                                                                                                    ; 4       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[13]                                                                                                                                    ; 4       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[12]                                                                                                                                    ; 4       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                                                                                              ; 4       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR~10                                                                                                                                                          ; 4       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|status_shift_enable                                                                                                                                                                       ; 4       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_65j:auto_generated|safe_q[12]                                      ; 4       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~16                                                                                                                                                                                            ; 4       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                                               ; 4       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                                               ; 4       ;
; sld_hub:auto_hub|irf_reg[1][5]                                                                                                                                                                                                                    ; 4       ;
; sld_hub:auto_hub|irf_reg[1][2]                                                                                                                                                                                                                    ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_regZ11:gen_reg_addr_reg_inst|reg_data_0_0_3__I0_i_0_1089_i_m3~_wirecell                                                                                                                             ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|a_graycounter_s96:rdptr_g1p|_~6                                                                                         ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|a_graycounter_s96:rdptr_g1p|_~4                                                                                         ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|a_graycounter_s96:rdptr_g1p|parity3                                                                                     ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|a_graycounter_igc:wrptr_gp|_~2                                                                                          ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|a_graycounter_igc:wrptr_gp|_~1                                                                                          ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|a_graycounter_igc:wrptr_gp|_~0                                                                                          ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|a_graycounter_igc:wrptr_gp|parity9                                                                                      ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|dffpipe_9d9:wraclr|dffe24a[0]                                                                                           ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|r_174_0_g2_i                                                                                                                                  ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|wbs_reg_dout_m_0_0_a2_9[7]                                                                                                                                                                      ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|wbs_reg_dout_m_0_0_a2_10[7]                                                                                                                                                                     ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_unite:opcode_unite_inst|current_sm[0]                                                                                                     ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|sym_row[0]~_Duplicate_1                                                                                                     ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifoZ0:general_fifo_inst|read_addr_dup_6_i[7]                                                             ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|un1_fifo_empty_1                                                                                                  ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|counter[9]                                                                                                        ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifoZ0:general_fifo_inst|Q_internal_4                                                                     ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifoZ0:general_fifo_inst|Q_internal_8                                                                     ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifoZ0:general_fifo_inst|Q_internal_7                                                                     ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|ram_addr_i_1                                                                                                                                                                             ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|ram_addr_i_3                                                                                                                                                                             ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|ram_addr_i_2                                                                                                                                                                             ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|ram_addr_i_5                                                                                                                                                                             ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|ram_addr_i_4                                                                                                                                                                             ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|ram_addr_i_7                                                                                                                                                                             ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|ram_addr_i_6                                                                                                                                                                             ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|ram_addr_i_9                                                                                                                                                                             ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|ram_addr_i_8                                                                                                                                                                             ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|general_fifoZ3:fifo_inst1|write_addr_0_sqmuxa_i                                                                                                                                                         ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|pos_cnt_0_0_3__g2_i                                                                                                                                                                   ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|sdram_wait_counterlde_i_a3_0_0                                                                                              ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|current_sm[3]                                                                                                               ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A_1:fifo_B|read_addr[8]                                                                            ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A_1:fifo_B|read_addr[7]                                                                            ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A_1:fifo_B|read_addr[1]                                                                            ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A_1:fifo_B|read_addr[5]                                                                            ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A_1:fifo_B|read_addr[2]                                                                            ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A_1:fifo_B|read_addr[6]                                                                            ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A_1:fifo_B|read_addr[4]                                                                            ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A_1:fifo_B|read_addr[0]                                                                            ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A_1:fifo_B|read_addr[3]                                                                            ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A:fifo_A|read_addr[8]                                                                              ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A:fifo_A|read_addr[7]                                                                              ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A:fifo_A|read_addr[1]                                                                              ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A:fifo_A|read_addr[5]                                                                              ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A:fifo_A|read_addr[2]                                                                              ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A:fifo_A|read_addr[6]                                                                              ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A:fifo_A|read_addr[4]                                                                              ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A:fifo_A|read_addr[0]                                                                              ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A:fifo_A|read_addr[3]                                                                              ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A:fifo_A|un2_ifull                                                                                 ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|fifo_a_wr_en                                                                                                                ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A_1:fifo_B|un2_ifull                                                                               ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|fifo_b_wr_en                                                                                                                ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|general_fifoZ3:fifo_inst1|write_addr[0]                                                                                                                                                                 ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|general_fifoZ3:fifo_inst1|write_addr[1]                                                                                                                                                                 ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|general_fifoZ3:fifo_inst1|read_addr[2]                                                                                                                                                                  ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|un1_req_in_trg_dev_i_m2_i_m2[0]                                                                                             ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|current_sm_i_0[4]                                                                                                           ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|cur_st_1_sqmuxa_1                                                                                                                                                                     ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|un6_sdram_wait_count_en                                                                                                     ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|uart_tx:uart_tx_c|pos_cnt_0_0_3__g2                                                                                                                                                                     ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|general_fifoZ3:fifo_inst1|un2_wr_en_1[0]                                                                                                                                                                ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|sdram_addr_rd_7_0_7__g2                                                                                                     ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|inside_row[5]                                                                                                               ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|un28_one_cnt_0_a2_0_a2                                                                                                                                                                ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|din_d2_i_0                                                                                                                                                                            ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|un1_ram_words_left_0_i[7]                                                                                                                     ; 4       ;
; mds_top:mds_top_inst|interconZ0:intercon_y_inst|ic_wbs_cyc_i_i_0                                                                                                                                                                                  ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|un13_mng_en_internal_0                                                                                                      ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|req_cnt[7]                                                                                                                  ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|req_cnt[8]                                                                                                                  ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|req_cnt[3]                                                                                                                  ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|req_cnt[2]                                                                                                                  ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|wbs_err_o_5_d1_i_o2_1                                                                                                                         ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|upper_frame_i_3                                                                                                                                    ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|general_fifoZ3:fifo_inst1|un4_iempty                                                                                                                                                                    ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_mng_arbiter:arbiter_inst|wbm_tga_o_0                                                                                                                                                            ; 4       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|r_6_0_g2                                                                                                                                                                                           ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|write_addr_0                                                                                                                                                                             ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|write_addr_1                                                                                                                                                                             ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|write_addr_8                                                                                                                                                                             ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|write_addr_9                                                                                                                                                                             ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|write_addr_6                                                                                                                                                                             ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|write_addr_7                                                                                                                                                                             ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|write_addr_4                                                                                                                                                                             ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|write_addr_5                                                                                                                                                                             ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|write_addr_2                                                                                                                                                                             ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|write_addr_3                                                                                                                                                                             ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|wbs_cur_st[3]                                                                                                                                 ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|mp_done                                                                                                                                                                                  ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|cur_st_ns_i_o2[0]                                                                                                                                                                        ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|ram_words_in_d2[8]                                                                                                                                                     ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|ack_cnt_0_0_10__g2_a0_3_0                                                                                                                                              ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|addr_pipe[0]                                                                                                                                  ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|addr_pipe[2]                                                                                                                                  ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|addr_pipe[3]                                                                                                                                  ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|addr_pipe[4]                                                                                                                                  ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|addr_pipe[5]                                                                                                                                  ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|addr_pipe[6]                                                                                                                                  ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|addr_pipe[7]                                                                                                                                  ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|addr_pipe[1]                                                                                                                                  ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|wbm_cur_st_ns_0_0_3__g0_0_a3                                                                                                                  ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_words_left[7]                                                                                                                             ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_ready_der                                                                                                                                 ; 4       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|blen_cnt62lt8                                                                                                                                                                                      ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|len_reg_8                                                                                                                                                                                ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|len_reg_9                                                                                                                                                                                ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|len_reg_7                                                                                                                                                                                ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|len_reg_1                                                                                                                                                                                ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|len_reg_2                                                                                                                                                                                ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|len_reg_3                                                                                                                                                                                ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|len_reg_4                                                                                                                                                                                ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|len_reg_5                                                                                                                                                                                ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|len_reg_6                                                                                                                                                                                ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|lower_frame[4]                                                                                                                                                                                  ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|lower_frame[6]                                                                                                                                                                                  ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|left_frame[5]                                                                                                                                                                                   ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|hcnt[1]                                                                                                                                            ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|hcnt[3]                                                                                                                                            ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|hcnt[2]                                                                                                                                            ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|hcnt[0]                                                                                                                                            ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|mux2:mux2_inst|mux_dout_valid                                                                                                                    ; 4       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|cyc_i_internal                                                                                                                                                                                     ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|uart_tx:uart_tx_c|uart_clk                                                                                                                                                                              ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|general_fifoZ3:fifo_inst1|dout_valid                                                                                                                                                                    ; 4       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|next_state_37_0_1_i_a2_1                                                                                                                                                                           ; 4       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|next_state_37_0_1_i_a2_0                                                                                                                                                                           ; 4       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|blen_cnt[8]                                                                                                                                                                                        ; 4       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|blen_cnt[4]                                                                                                                                                                                        ; 4       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|next_state[9]                                                                                                                                                                                      ; 4       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|we_i_r                                                                                                                                                                                             ; 4       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|do_refresh                                                                                                                                                                                         ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|dbg_adrcst[1]                                                                                                                                                          ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|dbg_adrcst[0]                                                                                                                                                          ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|cur_st_tr22_0_a2_0_g0_2                                                                                                                                                ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|adr_internal_12_i_o2_0[0]                                                                                                                                              ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|cnt[28]                                                                                                                                                                ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|cur_st_ns_0_1_0_i_o2_1                                                                                                                                                 ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|err_i_status                                                                                                                                                                    ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|type_reg_offset[1]                                                                                                                                                                                      ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_mng_arbiter:arbiter_inst|rd_wbm_stall_i                                                                                                                                                         ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|init_rd_bool                                                                                                                                  ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|cur_wr_addr_0                                                                                                                                 ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|cur_wr_addr_2                                                                                                                                 ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|cur_wr_addr_1                                                                                                                                 ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|cur_wr_addr_4                                                                                                                                 ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|cur_wr_addr_3                                                                                                                                 ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|cur_wr_addr_6                                                                                                                                 ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|cur_wr_addr_5                                                                                                                                 ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|cur_wr_addr_7                                                                                                                                 ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|ack_o_sr                                                                                                                                      ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|err_i_status                                                                                                                                  ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|un1_rd_cnt_i_16                                                                                                                               ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|un1_rd_cnt_i_15                                                                                                                               ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|rd_cnt_i[8]                                                                                                                                   ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|m18                                                                                                                                                                                                 ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|wbm_adr_internal_6                                                                                                                                                                                      ; 4       ;
; mds_top:mds_top_inst|interconZ1:intercon_z_inst|adrint_i_m3_i_m3_4                                                                                                                                                                                ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|wbm_adr_internal_4                                                                                                                                                                                      ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|d_m2_e                                                                                                                                                                                              ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|wbm_cur_st_tr3_0_a2_0                                                                                                                                                                                   ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|neg_cyc_bool_0_sqmuxa_m2_e_1_a2_0                                                                                                                                                                       ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|un41_vesa_en_ilto9_i_a2_3                                                                                                                                      ; 4       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|next_state[14]                                                                                                                                                                                     ; 4       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|next_state[1]                                                                                                                                                                                      ; 4       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|address_r[0]                                                                                                                                                                                       ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|gen_regZ0:dbg_reg_generate_0_gen_reg_dbg_inst|reg_data_0_0_7__g2_0_1784_i_m2                                                                                                                        ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|gen_regZ0:dbg_reg_generate_0_gen_reg_dbg_inst|reg_data_0_0_6__g2_0_1765_i_m2                                                                                                                        ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|gen_regZ0:dbg_reg_generate_0_gen_reg_dbg_inst|reg_data_0_0_5__g2_0_1746_i_m2                                                                                                                        ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|gen_regZ0:dbg_reg_generate_0_gen_reg_dbg_inst|reg_data_0_0_4__g2_0_1727_i_m2                                                                                                                        ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|gen_regZ0:dbg_reg_generate_0_gen_reg_dbg_inst|reg_data_0_0_3__g2_0_1708_i_m2                                                                                                                        ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|gen_regZ0:dbg_reg_generate_0_gen_reg_dbg_inst|reg_data_0_0_2__g2_0_1689_i_m2                                                                                                                        ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|gen_regZ0:dbg_reg_generate_0_gen_reg_dbg_inst|reg_data_0_0_1__g2_0_1670_i_m2                                                                                                                        ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|gen_regZ0:dbg_reg_generate_0_gen_reg_dbg_inst|reg_data_0_0_0__g2_0_1651_i_m2                                                                                                                        ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|wbs_regZ1:wbs_reg_inst|wr_en_0                                                                                                                                                                      ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|wbm_stb_internal                                                                                                                                                                ; 4       ;
; mds_top:mds_top_inst|interconZ0:intercon_y_inst|ic_wbs_stb_i_0_a4_0                                                                                                                                                                               ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|wbs_adr[0]                                                                                                                                                                                          ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|wbs_adr[2]                                                                                                                                                                                          ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|wbs_adr[3]                                                                                                                                                                                          ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|wbs_adr[1]                                                                                                                                                                                          ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|un15_rd_wbs_reg_cyc_0_tz                                                                                                                                                                            ; 4       ;
; mds_top:mds_top_inst|intercon_mux:intercon_x_inst|outc0_wbm_cyc_o                                                                                                                                                                                 ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|cur_rd_addr_1                                                                                                                                                                   ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|cur_rd_addr_0                                                                                                                                                                   ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|cur_rd_addr_2                                                                                                                                                                   ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|cur_rd_addr_3                                                                                                                                                                   ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|wbm_cyc_o_i_o2                                                                                                                                                         ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|vsync_en                                                                                                                                                               ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|hsync                                                                                                                                                          ; 4       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~12                                                                                                                                ; 3       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~11                                                                                                                                ; 3       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~10                                                                                                                                ; 3       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~9                                                                                                                                 ; 3       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~8                                                                                                                                 ; 3       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~7                                                                                                                                 ; 3       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~6                                                                                                                                 ; 3       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~5                                                                                                                                 ; 3       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~4                                                                                                                                 ; 3       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~3                                                                                                                                 ; 3       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~2                                                                                                                                 ; 3       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~1                                                                                                                                 ; 3       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[2]                     ; 3       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[0]                                                                                                                                                                     ; 3       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[5]                     ; 3       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[1]                                                                                                                                                                     ; 3       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[8]                     ; 3       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[2]                                                                                                                                                                     ; 3       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[11]                    ; 3       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[3]                                                                                                                                                                     ; 3       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[14]                    ; 3       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[4]                                                                                                                                                                     ; 3       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[17]                    ; 3       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[5]                                                                                                                                                                     ; 3       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[20]                    ; 3       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[6]                                                                                                                                                                     ; 3       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[23]                    ; 3       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[7]                                                                                                                                                                     ; 3       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[26]                    ; 3       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[8]                                                                                                                                                                     ; 3       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[29]                    ; 3       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[9]                                                                                                                                                                     ; 3       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[32]                    ; 3       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[10]                                                                                                                                                                    ; 3       ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[35]                    ; 3       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                     ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|RAM_300:RAM_300_inst|altsyncram:mem_cZ|altsyncram_ium1:auto_generated|altsyncram_6bl1:altsyncram1|ALTSYNCRAM                                            ; AUTO ; True Dual Port   ; Dual Clocks ; 300          ; 13           ; 300          ; 13           ; yes                    ; no                      ; yes                    ; no                      ; 3900   ; 300                         ; 13                          ; 300                         ; 13                          ; 3900                ; 2    ; None ; M4K_X26_Y20, M4K_X26_Y18                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A:fifo_A|altsyncram:mem_34_I_1|altsyncram_eak1:auto_generated|altsyncram_dbl1:altsyncram1|ALTSYNCRAM      ; AUTO ; True Dual Port   ; Dual Clocks ; 640          ; 8            ; 640          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 5120   ; 640                         ; 8                           ; 640                         ; 8                           ; 5120                ; 2    ; None ; M4K_X26_Y29, M4K_X26_Y28                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifoZ1_Symbol_Generator_Top_inst_fifo_A_1:fifo_B|altsyncram:mem_34_I_1|altsyncram_eak1:auto_generated|altsyncram_dbl1:altsyncram1|ALTSYNCRAM    ; AUTO ; True Dual Port   ; Dual Clocks ; 640          ; 8            ; 640          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 5120   ; 640                         ; 8                           ; 640                         ; 8                           ; 5120                ; 2    ; None ; M4K_X13_Y27, M4K_X13_Y28                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifoZ0:general_fifo_inst|altsyncram:mem_98|altsyncram_dak1:auto_generated|altsyncram_cbl1:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks ; 400          ; 24           ; 400          ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 9600   ; 400                         ; 23                          ; 400                         ; 23                          ; 9200                ; 3    ; None ; M4K_X52_Y18, M4K_X52_Y19, M4K_X52_Y20                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|altsyncram_1p61:fifo_ram|altsyncram_dve1:altsyncram12|ALTSYNCRAM                                                               ; AUTO ; True Dual Port   ; Dual Clocks ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; yes                     ; yes                    ; no                      ; 65536  ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 16   ; None ; M4K_X13_Y8, M4K_X13_Y15, M4K_X26_Y13, M4K_X26_Y12, M4K_X13_Y14, M4K_X13_Y13, M4K_X26_Y9, M4K_X26_Y10, M4K_X26_Y14, M4K_X26_Y15, M4K_X13_Y11, M4K_X13_Y12, M4K_X26_Y8, M4K_X26_Y11, M4K_X13_Y9, M4K_X13_Y10                                                                                                                                                                                                                                                                                                                                                                                ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|altera_16to8_dc_ram:ram1_inst|altsyncram:altsyncram_component|altsyncram_b4l1:auto_generated|altsyncram_t8l1:altsyncram1|ALTSYNCRAM                                           ; AUTO ; True Dual Port   ; Dual Clocks ; 1024         ; 8            ; 512          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 1024                        ; 8                           ; 512                         ; 16                          ; 8192                ; 2    ; None ; M4K_X26_Y16, M4K_X26_Y17                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|altera_8to16_dc_ram:ram1_inst|altsyncram:altsyncram_component|altsyncram_a4l1:auto_generated|altsyncram_s8l1:altsyncram1|ALTSYNCRAM                                           ; AUTO ; True Dual Port   ; Dual Clocks ; 512          ; 16           ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 512                         ; 16                          ; 1024                        ; 8                           ; 8192                ; 2    ; None ; M4K_X13_Y18, M4K_X13_Y17                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|ram_simple:ram_inst1|altsyncram:ram_data_34_I_1|altsyncram_ojj1:auto_generated|altsyncram_6el1:altsyncram1|ALTSYNCRAM                                                                                          ; AUTO ; True Dual Port   ; Dual Clocks ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 2    ; None ; M4K_X26_Y21, M4K_X26_Y19                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|general_fifoZ3:fifo_inst1|altsyncram:mem_34_I_1|altsyncram_h1k1:auto_generated|ALTSYNCRAM                                                                                                                      ; AUTO ; Simple Dual Port ; Dual Clocks ; 9            ; 8            ; 9            ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 72     ; 9                           ; 8                           ; 9                           ; 8                           ; 72                  ; 1    ; None ; M4K_X13_Y26                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|ram_simple_1:ram_inst1|altsyncram:ram_data_cZ|altsyncram_38m1:auto_generated|altsyncram_6el1:altsyncram1|ALTSYNCRAM                                                                                            ; AUTO ; True Dual Port   ; Dual Clocks ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 2    ; None ; M4K_X26_Y24, M4K_X26_Y25                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
; sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gs14:auto_generated|altsyncram_ogq1:altsyncram1|ALTSYNCRAM                                                                            ; AUTO ; True Dual Port   ; Dual Clocks ; 8192         ; 22           ; 8192         ; 22           ; yes                    ; no                      ; yes                    ; no                      ; 180224 ; 8192                        ; 22                          ; 8192                        ; 22                          ; 180224              ; 44   ; None ; M4K_X26_Y31, M4K_X26_Y32, M4K_X13_Y25, M4K_X13_Y24, M4K_X26_Y27, M4K_X26_Y30, M4K_X13_Y31, M4K_X13_Y29, M4K_X26_Y23, M4K_X26_Y26, M4K_X13_Y19, M4K_X13_Y16, M4K_X13_Y21, M4K_X13_Y20, M4K_X13_Y23, M4K_X13_Y22, M4K_X13_Y32, M4K_X13_Y30, M4K_X13_Y33, M4K_X13_Y34, M4K_X26_Y22, M4K_X52_Y27, M4K_X52_Y13, M4K_X52_Y9, M4K_X52_Y31, M4K_X52_Y32, M4K_X52_Y28, M4K_X52_Y25, M4K_X52_Y23, M4K_X52_Y22, M4K_X52_Y15, M4K_X52_Y11, M4K_X52_Y21, M4K_X52_Y17, M4K_X52_Y33, M4K_X52_Y34, M4K_X52_Y29, M4K_X52_Y30, M4K_X52_Y16, M4K_X52_Y10, M4K_X52_Y14, M4K_X52_Y12, M4K_X52_Y24, M4K_X52_Y26 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 2           ; 2                   ; 70                ;
; Simple Multipliers (18-bit)           ; 0           ; 1                   ; 35                ;
; Embedded Multiplier Blocks            ; 1           ; --                  ; 35                ;
; Embedded Multiplier 9-bit elements    ; 2           ; 2                   ; 70                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                               ; Mode                      ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|lpm_mult:un6_ram_addr_wr_8_0_|mult_fpr:auto_generated|result[0]    ; Simple Multiplier (9-bit) ; DSPOUT_X39_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|lpm_mult:un6_ram_addr_wr_8_0_|mult_fpr:auto_generated|mac_mult1 ;                           ; DSPMULT_X39_Y18_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|lpm_mult:un1_ram_addr_rd_8_0_|mult_fpr:auto_generated|result[0]              ; Simple Multiplier (9-bit) ; DSPOUT_X39_Y18_N3  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|lpm_mult:un1_ram_addr_rd_8_0_|mult_fpr:auto_generated|mac_mult1           ;                           ; DSPMULT_X39_Y18_N1 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 8,413 / 94,460 ( 9 % ) ;
; C16 interconnects          ; 101 / 3,315 ( 3 % )    ;
; C4 interconnects           ; 4,063 / 60,840 ( 7 % ) ;
; Direct links               ; 1,625 / 94,460 ( 2 % ) ;
; Global clocks              ; 16 / 16 ( 100 % )      ;
; Local interconnects        ; 2,373 / 33,216 ( 7 % ) ;
; R24 interconnects          ; 176 / 3,091 ( 6 % )    ;
; R4 interconnects           ; 5,667 / 81,294 ( 7 % ) ;
+----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 11.68) ; Number of LABs  (Total = 438) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 49                            ;
; 2                                           ; 14                            ;
; 3                                           ; 8                             ;
; 4                                           ; 10                            ;
; 5                                           ; 20                            ;
; 6                                           ; 12                            ;
; 7                                           ; 10                            ;
; 8                                           ; 8                             ;
; 9                                           ; 8                             ;
; 10                                          ; 7                             ;
; 11                                          ; 12                            ;
; 12                                          ; 7                             ;
; 13                                          ; 10                            ;
; 14                                          ; 10                            ;
; 15                                          ; 7                             ;
; 16                                          ; 246                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.38) ; Number of LABs  (Total = 438) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 327                           ;
; 1 Clock                            ; 370                           ;
; 1 Clock enable                     ; 156                           ;
; 1 Sync. clear                      ; 59                            ;
; 1 Sync. load                       ; 42                            ;
; 2 Async. clears                    ; 21                            ;
; 2 Clock enables                    ; 37                            ;
; 2 Clocks                           ; 31                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.50) ; Number of LABs  (Total = 438) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 20                            ;
; 2                                            ; 31                            ;
; 3                                            ; 4                             ;
; 4                                            ; 10                            ;
; 5                                            ; 5                             ;
; 6                                            ; 9                             ;
; 7                                            ; 3                             ;
; 8                                            ; 8                             ;
; 9                                            ; 13                            ;
; 10                                           ; 16                            ;
; 11                                           ; 7                             ;
; 12                                           ; 10                            ;
; 13                                           ; 4                             ;
; 14                                           ; 8                             ;
; 15                                           ; 4                             ;
; 16                                           ; 15                            ;
; 17                                           ; 18                            ;
; 18                                           ; 32                            ;
; 19                                           ; 20                            ;
; 20                                           ; 13                            ;
; 21                                           ; 17                            ;
; 22                                           ; 16                            ;
; 23                                           ; 12                            ;
; 24                                           ; 20                            ;
; 25                                           ; 24                            ;
; 26                                           ; 20                            ;
; 27                                           ; 14                            ;
; 28                                           ; 16                            ;
; 29                                           ; 13                            ;
; 30                                           ; 15                            ;
; 31                                           ; 4                             ;
; 32                                           ; 17                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.70) ; Number of LABs  (Total = 438) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 81                            ;
; 2                                               ; 25                            ;
; 3                                               ; 19                            ;
; 4                                               ; 13                            ;
; 5                                               ; 11                            ;
; 6                                               ; 11                            ;
; 7                                               ; 17                            ;
; 8                                               ; 21                            ;
; 9                                               ; 39                            ;
; 10                                              ; 24                            ;
; 11                                              ; 28                            ;
; 12                                              ; 25                            ;
; 13                                              ; 21                            ;
; 14                                              ; 28                            ;
; 15                                              ; 25                            ;
; 16                                              ; 22                            ;
; 17                                              ; 6                             ;
; 18                                              ; 4                             ;
; 19                                              ; 1                             ;
; 20                                              ; 2                             ;
; 21                                              ; 2                             ;
; 22                                              ; 3                             ;
; 23                                              ; 2                             ;
; 24                                              ; 3                             ;
; 25                                              ; 2                             ;
; 26                                              ; 0                             ;
; 27                                              ; 0                             ;
; 28                                              ; 0                             ;
; 29                                              ; 0                             ;
; 30                                              ; 1                             ;
; 31                                              ; 0                             ;
; 32                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 14.66) ; Number of LABs  (Total = 438) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 4                             ;
; 2                                            ; 34                            ;
; 3                                            ; 22                            ;
; 4                                            ; 16                            ;
; 5                                            ; 17                            ;
; 6                                            ; 15                            ;
; 7                                            ; 12                            ;
; 8                                            ; 10                            ;
; 9                                            ; 10                            ;
; 10                                           ; 16                            ;
; 11                                           ; 17                            ;
; 12                                           ; 13                            ;
; 13                                           ; 12                            ;
; 14                                           ; 13                            ;
; 15                                           ; 15                            ;
; 16                                           ; 19                            ;
; 17                                           ; 16                            ;
; 18                                           ; 19                            ;
; 19                                           ; 21                            ;
; 20                                           ; 14                            ;
; 21                                           ; 14                            ;
; 22                                           ; 14                            ;
; 23                                           ; 10                            ;
; 24                                           ; 11                            ;
; 25                                           ; 12                            ;
; 26                                           ; 10                            ;
; 27                                           ; 11                            ;
; 28                                           ; 9                             ;
; 29                                           ; 9                             ;
; 30                                           ; 6                             ;
; 31                                           ; 4                             ;
; 32                                           ; 10                            ;
; 33                                           ; 0                             ;
; 34                                           ; 0                             ;
; 35                                           ; 0                             ;
; 36                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As input tri-stated      ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version
    Info: Processing started: Sat Mar 30 16:50:40 2013
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off SG_PnR_proj -c SG_PnR_proj
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Selected device EP2C35F672C6 for design "SG_PnR_proj"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Implemented PLL "global_nets_top:global_nets_inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|pll" as Cyclone II PLL type
    Info: Implementing clock multiplication of 8, clock division of 3, and phase shift of 0 degrees (0 ps) for global_nets_top:global_nets_inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|_clk0 port
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for global_nets_top:global_nets_inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|_clk1 port
    Info: Implementing clock multiplication of 4, clock division of 5, and phase shift of 0 degrees (0 ps) for global_nets_top:global_nets_inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|_clk2 port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C50F672C6 is compatible
    Info: Device EP2C70F672C6 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location E3
    Info: Pin ~nCSO~ is reserved at location D3
    Info: Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning: No exact pin location assignment(s) for 38 pins of 142 total pins
    Info: Pin dram_addr[0] not assigned to an exact location on the device
    Info: Pin dram_addr[1] not assigned to an exact location on the device
    Info: Pin dram_addr[2] not assigned to an exact location on the device
    Info: Pin dram_addr[3] not assigned to an exact location on the device
    Info: Pin dram_addr[4] not assigned to an exact location on the device
    Info: Pin dram_addr[5] not assigned to an exact location on the device
    Info: Pin dram_addr[6] not assigned to an exact location on the device
    Info: Pin dram_addr[7] not assigned to an exact location on the device
    Info: Pin dram_addr[8] not assigned to an exact location on the device
    Info: Pin dram_addr[9] not assigned to an exact location on the device
    Info: Pin dram_addr[10] not assigned to an exact location on the device
    Info: Pin dram_addr[11] not assigned to an exact location on the device
    Info: Pin dram_bank[0] not assigned to an exact location on the device
    Info: Pin dram_bank[1] not assigned to an exact location on the device
    Info: Pin dram_cas_n not assigned to an exact location on the device
    Info: Pin dram_cke not assigned to an exact location on the device
    Info: Pin dram_cs_n not assigned to an exact location on the device
    Info: Pin dram_ldqm not assigned to an exact location on the device
    Info: Pin dram_udqm not assigned to an exact location on the device
    Info: Pin dram_ras_n not assigned to an exact location on the device
    Info: Pin dram_we_n not assigned to an exact location on the device
    Info: Pin dbg_sdram_acive not assigned to an exact location on the device
    Info: Pin dram_dq[0] not assigned to an exact location on the device
    Info: Pin dram_dq[1] not assigned to an exact location on the device
    Info: Pin dram_dq[2] not assigned to an exact location on the device
    Info: Pin dram_dq[3] not assigned to an exact location on the device
    Info: Pin dram_dq[4] not assigned to an exact location on the device
    Info: Pin dram_dq[5] not assigned to an exact location on the device
    Info: Pin dram_dq[6] not assigned to an exact location on the device
    Info: Pin dram_dq[7] not assigned to an exact location on the device
    Info: Pin dram_dq[8] not assigned to an exact location on the device
    Info: Pin dram_dq[9] not assigned to an exact location on the device
    Info: Pin dram_dq[10] not assigned to an exact location on the device
    Info: Pin dram_dq[11] not assigned to an exact location on the device
    Info: Pin dram_dq[12] not assigned to an exact location on the device
    Info: Pin dram_dq[13] not assigned to an exact location on the device
    Info: Pin dram_dq[14] not assigned to an exact location on the device
    Info: Pin dram_dq[15] not assigned to an exact location on the device
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Info: Evaluating HDL-embedded SDC commands
    Info: Entity dcfifo_7kl1
        Info: set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_te9:dffpipe20|dffe21a* 
    Info: Entity sld_hub
        Info: create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info: set_clock_groups -asynchronous -group {altera_reserved_tck}
Critical Warning: Synopsys Design Constraints File file not found: 'SG_PnR_proj.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning: Node: fpga_clk was determined to be a clock but was found without an associated clock assignment.
Warning: PLL cross checking found inconsistent PLL clock settings:
    Warning: Node: global_nets_inst|clk_blk_inst|pll_inst|altpll_component|pll|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning: Node: global_nets_inst|clk_blk_inst|pll_inst|altpll_component|pll|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning: Node: global_nets_inst|clk_blk_inst|pll_inst|altpll_component|pll|clk[2] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info: Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info: Found 1 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:  100.000 altera_reserved_tck
Info: Automatically promoted node fpga_clk (placed in PIN N2 (CLK0, LVDSCLK0p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info: Automatically promoted node global_nets_top:global_nets_inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|_clk0 (placed in counter C2 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
    Info: Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_X0_Y1_N1
Info: Automatically promoted node global_nets_top:global_nets_inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|_clk1 (placed in counter C0 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Automatically promoted node global_nets_top:global_nets_inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|_clk2 (placed in counter C1 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G0
Info: Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node global_nets_top:global_nets_inst|reset_blk_top:reset_blk_inst|sync_rst_gen_1:sync_rst_sys_inst|sync_rst_out_0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo_aclr_cZ
Info: Automatically promoted node global_nets_top:global_nets_inst|reset_blk_top:reset_blk_inst|sync_rst_gen:sync_rst_sdram_inst|sync_rst_out_0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|reset_all 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0
        Info: Destination node sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~1
Info: Automatically promoted node global_nets_top:global_nets_inst|reset_blk_top:reset_blk_inst|sync_rst_gen_2:sync_rst_vesa_inst|sync_rst_out_0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo_aclr 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|dffpipe_9d9:wraclr|dffe24a[0] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|valid_wrreq
        Info: Destination node mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|a_graycounter_igc:wrptr_gp|_~4
        Info: Destination node mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|altsyncram_1p61:fifo_ram|altsyncram_dve1:altsyncram12|decode_o37:decode_b|eq_node[1]
        Info: Destination node mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|altsyncram_1p61:fifo_ram|altsyncram_dve1:altsyncram12|decode_o37:decode_b|eq_node[0]
Info: Automatically promoted node sld_hub:auto_hub|clr_reg 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:auto_hub|clr_reg~_wirecell
        Info: Destination node sld_signaltap:stp|sld_signaltap_impl:sld_signaltap_body|reset_all~0
Info: Automatically promoted node mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_7kl1:auto_generated|dffpipe_ahe:rdaclr|dffe19a[0] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~0
        Info: Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~1
        Info: Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell
Info: Automatically promoted node global_nets_top:global_nets_inst|reset_blk_top:reset_blk_inst|reset_debouncer:rst_deb_inst|sync_rst_out 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node global_nets_top:global_nets_inst|reset_blk_top:reset_blk_inst|reset_debouncer:rst_deb_inst|un1_async_rst_i_i 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Starting register packing
Info: Finished register packing
    Extra Info: Packed 4 registers into blocks of type Embedded multiplier block
    Extra Info: Created 4 register duplicates
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 38 (unused VREF, 3.3V VCCIO, 0 input, 22 output, 16 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 18 total pin(s) used --  46 pins available
        Info: I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 18 total pin(s) used --  45 pins available
        Info: I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 34 total pin(s) used --  22 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  58 pins available
        Info: I/O bank number 5 does not use VREF pins and has 3.3V VCCIO pins. 3 total pin(s) used --  62 pins available
        Info: I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 22 total pin(s) used --  37 pins available
        Info: I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 5 total pin(s) used --  53 pins available
        Info: I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 11 total pin(s) used --  45 pins available
Warning: PLL "global_nets_top:global_nets_inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|pll" output port clk[2] feeds output pin "clk_vesa_out_out" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "7s_lsb_disp[0]" is assigned to location or region, but does not exist in design
    Warning: Node "7s_lsb_disp[1]" is assigned to location or region, but does not exist in design
    Warning: Node "7s_lsb_disp[2]" is assigned to location or region, but does not exist in design
    Warning: Node "7s_lsb_disp[3]" is assigned to location or region, but does not exist in design
    Warning: Node "7s_lsb_disp[4]" is assigned to location or region, but does not exist in design
    Warning: Node "7s_lsb_disp[5]" is assigned to location or region, but does not exist in design
    Warning: Node "7s_lsb_disp[6]" is assigned to location or region, but does not exist in design
    Warning: Node "7s_lsb_mem[0]" is assigned to location or region, but does not exist in design
    Warning: Node "7s_lsb_mem[1]" is assigned to location or region, but does not exist in design
    Warning: Node "7s_lsb_mem[2]" is assigned to location or region, but does not exist in design
    Warning: Node "7s_lsb_mem[3]" is assigned to location or region, but does not exist in design
    Warning: Node "7s_lsb_mem[4]" is assigned to location or region, but does not exist in design
    Warning: Node "7s_lsb_mem[5]" is assigned to location or region, but does not exist in design
    Warning: Node "7s_lsb_mem[6]" is assigned to location or region, but does not exist in design
    Warning: Node "7s_lsb_tx[0]" is assigned to location or region, but does not exist in design
    Warning: Node "7s_lsb_tx[1]" is assigned to location or region, but does not exist in design
    Warning: Node "7s_lsb_tx[2]" is assigned to location or region, but does not exist in design
    Warning: Node "7s_lsb_tx[3]" is assigned to location or region, but does not exist in design
    Warning: Node "7s_lsb_tx[4]" is assigned to location or region, but does not exist in design
    Warning: Node "7s_lsb_tx[5]" is assigned to location or region, but does not exist in design
    Warning: Node "7s_lsb_tx[6]" is assigned to location or region, but does not exist in design
    Warning: Node "7s_msb_disp[0]" is assigned to location or region, but does not exist in design
    Warning: Node "7s_msb_disp[1]" is assigned to location or region, but does not exist in design
    Warning: Node "7s_msb_disp[2]" is assigned to location or region, but does not exist in design
    Warning: Node "7s_msb_disp[3]" is assigned to location or region, but does not exist in design
    Warning: Node "7s_msb_disp[4]" is assigned to location or region, but does not exist in design
    Warning: Node "7s_msb_disp[5]" is assigned to location or region, but does not exist in design
    Warning: Node "7s_msb_disp[6]" is assigned to location or region, but does not exist in design
    Warning: Node "7s_msb_mem[0]" is assigned to location or region, but does not exist in design
    Warning: Node "7s_msb_mem[1]" is assigned to location or region, but does not exist in design
    Warning: Node "7s_msb_mem[2]" is assigned to location or region, but does not exist in design
    Warning: Node "7s_msb_mem[3]" is assigned to location or region, but does not exist in design
    Warning: Node "7s_msb_mem[4]" is assigned to location or region, but does not exist in design
    Warning: Node "7s_msb_mem[5]" is assigned to location or region, but does not exist in design
    Warning: Node "7s_msb_mem[6]" is assigned to location or region, but does not exist in design
    Warning: Node "7s_msb_tx[0]" is assigned to location or region, but does not exist in design
    Warning: Node "7s_msb_tx[1]" is assigned to location or region, but does not exist in design
    Warning: Node "7s_msb_tx[2]" is assigned to location or region, but does not exist in design
    Warning: Node "7s_msb_tx[3]" is assigned to location or region, but does not exist in design
    Warning: Node "7s_msb_tx[4]" is assigned to location or region, but does not exist in design
    Warning: Node "7s_msb_tx[5]" is assigned to location or region, but does not exist in design
    Warning: Node "7s_msb_tx[6]" is assigned to location or region, but does not exist in design
    Warning: Node "DGND" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_BANK[0]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_BANK[1]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_CAS_N" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_CKE" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_CS_N" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_LDQM" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_RAS_N" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_UDQM" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning: Node "dbg_sdram_active" is assigned to location or region, but does not exist in design
Info: Fitter preparation operations ending: elapsed time is 00:00:04
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:02
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 6% of the available device resources
    Info: Router estimated peak interconnect usage is 24% of the available device resources in the region that extends from location X22_Y12 to location X32_Y23
Info: Fitter routing operations ending: elapsed time is 00:00:02
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Warning: Found 139 output pins without output pin load capacitance assignment
    Info: Pin "clk_sdram_out" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "clk_vesa_out" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "uart_serial_out" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dram_addr[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dram_addr[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dram_addr[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dram_addr[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dram_addr[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dram_addr[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dram_addr[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dram_addr[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dram_addr[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dram_addr[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dram_addr[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dram_addr[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dram_bank[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dram_bank[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dram_cas_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dram_cke" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dram_cs_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dram_ldqm" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dram_udqm" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dram_ras_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dram_we_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "r_out[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "r_out[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "r_out[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "r_out[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "r_out[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "r_out[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "r_out[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "r_out[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "r_out[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "r_out[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "g_out[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "g_out[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "g_out[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "g_out[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "g_out[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "g_out[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "g_out[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "g_out[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "g_out[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "g_out[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "b_out[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "b_out[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "b_out[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "b_out[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "b_out[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "b_out[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "b_out[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "b_out[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "b_out[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "b_out[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "blank" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hsync" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vsync" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dbg_rx_path_cyc" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dbg_sdram_acive" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dbg_disp_active" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dbg_icy_bus_taken" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dbg_icz_bus_taken" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dbg_wr_bank_val" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dbg_rd_bank_val" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dbg_actual_wr_bank" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dbg_actual_rd_bank" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "programming_indication_led" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lsb_mem[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lsb_mem[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lsb_mem[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lsb_mem[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lsb_mem[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lsb_mem[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lsb_mem[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "msb_mem[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "msb_mem[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "msb_mem[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "msb_mem[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "msb_mem[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "msb_mem[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "msb_mem[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lsb_disp[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lsb_disp[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lsb_disp[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lsb_disp[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lsb_disp[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lsb_disp[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lsb_disp[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "msb_disp[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "msb_disp[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "msb_disp[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "msb_disp[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "msb_disp[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "msb_disp[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "msb_disp[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lsb_tx[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lsb_tx[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lsb_tx[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lsb_tx[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lsb_tx[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lsb_tx[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lsb_tx[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "msb_tx[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "msb_tx[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "msb_tx[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "msb_tx[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "msb_tx[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "msb_tx[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "msb_tx[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lsb_version[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lsb_version[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lsb_version[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lsb_version[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lsb_version[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lsb_version[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lsb_version[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "msb_version[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "msb_version[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "msb_version[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "msb_version[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "msb_version[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "msb_version[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "msb_version[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dram_dq[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dram_dq[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dram_dq[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dram_dq[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dram_dq[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dram_dq[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dram_dq[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dram_dq[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dram_dq[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dram_dq[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dram_dq[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dram_dq[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dram_dq[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dram_dq[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dram_dq[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dram_dq[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info: Generated suppressed messages file H:/Project/SG_PnR_proj/SG_PnR_proj.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 92 warnings
    Info: Peak virtual memory: 585 megabytes
    Info: Processing ended: Sat Mar 30 16:51:03 2013
    Info: Elapsed time: 00:00:23
    Info: Total CPU time (on all processors): 00:00:21


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in H:/Project/SG_PnR_proj/SG_PnR_proj.fit.smsg.


