TimeQuest Timing Analyzer report for TimeBin_SavedCounts
Tue Nov 12 12:19:12 2013
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'inst|altpll_component|pll|clk[0]'
 12. Slow Model Setup: 'switch'
 13. Slow Model Hold: 'inst|altpll_component|pll|clk[0]'
 14. Slow Model Hold: 'switch'
 15. Slow Model Recovery: 'switch'
 16. Slow Model Removal: 'switch'
 17. Slow Model Minimum Pulse Width: 'switch'
 18. Slow Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'
 19. Slow Model Minimum Pulse Width: 'osc'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Propagation Delay
 25. Minimum Propagation Delay
 26. Fast Model Setup Summary
 27. Fast Model Hold Summary
 28. Fast Model Recovery Summary
 29. Fast Model Removal Summary
 30. Fast Model Minimum Pulse Width Summary
 31. Fast Model Setup: 'inst|altpll_component|pll|clk[0]'
 32. Fast Model Setup: 'switch'
 33. Fast Model Hold: 'inst|altpll_component|pll|clk[0]'
 34. Fast Model Hold: 'switch'
 35. Fast Model Recovery: 'switch'
 36. Fast Model Removal: 'switch'
 37. Fast Model Minimum Pulse Width: 'switch'
 38. Fast Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'
 39. Fast Model Minimum Pulse Width: 'osc'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Propagation Delay
 45. Minimum Propagation Delay
 46. Multicorner Timing Analysis Summary
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Progagation Delay
 52. Minimum Progagation Delay
 53. Setup Transfers
 54. Hold Transfers
 55. Recovery Transfers
 56. Removal Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; TimeBin_SavedCounts                                               ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                               ;
+----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------+--------------------------------------+
; Clock Name                       ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                             ; Targets                              ;
+----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------+--------------------------------------+
; inst|altpll_component|pll|clk[0] ; Generated ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; osc    ; inst|altpll_component|pll|inclk[0] ; { inst|altpll_component|pll|clk[0] } ;
; osc                              ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                    ; { osc }                              ;
; switch                           ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                    ; { switch }                           ;
+----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------+--------------------------------------+


+------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                ;
+------------+-----------------+----------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                       ; Note ;
+------------+-----------------+----------------------------------+------+
; 156.79 MHz ; 156.79 MHz      ; inst|altpll_component|pll|clk[0] ;      ;
; 327.33 MHz ; 327.33 MHz      ; switch                           ;      ;
+------------+-----------------+----------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------+
; Slow Model Setup Summary                                  ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; inst|altpll_component|pll|clk[0] ; -7.241 ; -105.175      ;
; switch                           ; -2.055 ; -22.183       ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------+
; Slow Model Hold Summary                                  ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; inst|altpll_component|pll|clk[0] ; 0.445 ; 0.000         ;
; switch                           ; 0.629 ; 0.000         ;
+----------------------------------+-------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; switch ; 1.600 ; 0.000         ;
+--------+-------+---------------+


+---------------------------------+
; Slow Model Removal Summary      ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; switch ; -0.848 ; -13.568       ;
+--------+--------+---------------+


+-----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; switch                           ; -1.469 ; -21.021       ;
; inst|altpll_component|pll|clk[0] ; 8.889  ; 0.000         ;
; osc                              ; 10.000 ; 0.000         ;
+----------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst|altpll_component|pll|clk[0]'                                                                                                  ;
+--------+---------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                     ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+
; -7.241 ; count:inst2|out[0]  ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 5.044      ;
; -7.112 ; count:inst2|out[0]  ; trigger_clock:inst5|out[11] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.915      ;
; -7.070 ; count:inst2|out[0]  ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.873      ;
; -7.000 ; count:inst2|out[1]  ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.803      ;
; -6.999 ; count:inst2|out[0]  ; trigger_clock:inst5|out[13] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.802      ;
; -6.939 ; count:inst2|out[8]  ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.742      ;
; -6.916 ; count:inst2|out[0]  ; trigger_clock:inst5|out[12] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.719      ;
; -6.881 ; count:inst2|out[6]  ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.684      ;
; -6.871 ; count:inst2|out[1]  ; trigger_clock:inst5|out[11] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.674      ;
; -6.848 ; count:inst2|out[4]  ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.651      ;
; -6.829 ; count:inst2|out[1]  ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.632      ;
; -6.827 ; count:inst2|out[9]  ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.630      ;
; -6.815 ; count:inst2|out[0]  ; trigger_clock:inst5|out[8]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.618      ;
; -6.810 ; count:inst2|out[8]  ; trigger_clock:inst5|out[11] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.613      ;
; -6.768 ; count:inst2|out[8]  ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.571      ;
; -6.762 ; count:inst2|out[3]  ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.565      ;
; -6.758 ; count:inst2|out[1]  ; trigger_clock:inst5|out[13] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.561      ;
; -6.756 ; count:inst2|out[0]  ; trigger_clock:inst5|out[10] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.559      ;
; -6.752 ; count:inst2|out[6]  ; trigger_clock:inst5|out[11] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.555      ;
; -6.730 ; count:inst2|out[10] ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.533      ;
; -6.722 ; count:inst2|out[12] ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.525      ;
; -6.719 ; count:inst2|out[4]  ; trigger_clock:inst5|out[11] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.522      ;
; -6.710 ; count:inst2|out[6]  ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.513      ;
; -6.698 ; count:inst2|out[9]  ; trigger_clock:inst5|out[11] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.501      ;
; -6.697 ; count:inst2|out[8]  ; trigger_clock:inst5|out[13] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.500      ;
; -6.692 ; count:inst2|out[2]  ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.495      ;
; -6.678 ; count:inst2|out[0]  ; trigger_clock:inst5|out[9]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.481      ;
; -6.677 ; count:inst2|out[4]  ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.480      ;
; -6.675 ; count:inst2|out[1]  ; trigger_clock:inst5|out[12] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.478      ;
; -6.656 ; count:inst2|out[9]  ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.459      ;
; -6.654 ; count:inst2|out[14] ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.457      ;
; -6.639 ; count:inst2|out[6]  ; trigger_clock:inst5|out[13] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.442      ;
; -6.633 ; count:inst2|out[3]  ; trigger_clock:inst5|out[11] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.436      ;
; -6.614 ; count:inst2|out[8]  ; trigger_clock:inst5|out[12] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.417      ;
; -6.606 ; count:inst2|out[4]  ; trigger_clock:inst5|out[13] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.409      ;
; -6.601 ; count:inst2|out[10] ; trigger_clock:inst5|out[11] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.404      ;
; -6.591 ; count:inst2|out[3]  ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.394      ;
; -6.585 ; count:inst2|out[9]  ; trigger_clock:inst5|out[13] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.388      ;
; -6.574 ; count:inst2|out[1]  ; trigger_clock:inst5|out[8]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.377      ;
; -6.563 ; count:inst2|out[2]  ; trigger_clock:inst5|out[11] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.366      ;
; -6.559 ; count:inst2|out[10] ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.362      ;
; -6.556 ; count:inst2|out[6]  ; trigger_clock:inst5|out[12] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.359      ;
; -6.551 ; count:inst2|out[12] ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.354      ;
; -6.523 ; count:inst2|out[4]  ; trigger_clock:inst5|out[12] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.326      ;
; -6.521 ; count:inst2|out[2]  ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.324      ;
; -6.520 ; count:inst2|out[3]  ; trigger_clock:inst5|out[13] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.323      ;
; -6.515 ; count:inst2|out[1]  ; trigger_clock:inst5|out[10] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.318      ;
; -6.509 ; count:inst2|out[11] ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.312      ;
; -6.509 ; count:inst2|out[5]  ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.312      ;
; -6.502 ; count:inst2|out[9]  ; trigger_clock:inst5|out[12] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.305      ;
; -6.488 ; count:inst2|out[10] ; trigger_clock:inst5|out[13] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.291      ;
; -6.480 ; count:inst2|out[12] ; trigger_clock:inst5|out[13] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.283      ;
; -6.454 ; count:inst2|out[8]  ; trigger_clock:inst5|out[10] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.257      ;
; -6.450 ; count:inst2|out[2]  ; trigger_clock:inst5|out[13] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.253      ;
; -6.450 ; count:inst2|out[13] ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.253      ;
; -6.437 ; count:inst2|out[3]  ; trigger_clock:inst5|out[12] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.240      ;
; -6.437 ; count:inst2|out[1]  ; trigger_clock:inst5|out[9]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.240      ;
; -6.405 ; count:inst2|out[10] ; trigger_clock:inst5|out[12] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.208      ;
; -6.380 ; count:inst2|out[5]  ; trigger_clock:inst5|out[11] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.183      ;
; -6.376 ; count:inst2|out[8]  ; trigger_clock:inst5|out[9]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.179      ;
; -6.367 ; count:inst2|out[2]  ; trigger_clock:inst5|out[12] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.170      ;
; -6.363 ; count:inst2|out[4]  ; trigger_clock:inst5|out[10] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.166      ;
; -6.357 ; count:inst2|out[0]  ; trigger_clock:inst5|out[7]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.160      ;
; -6.342 ; count:inst2|out[9]  ; trigger_clock:inst5|out[10] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.145      ;
; -6.338 ; count:inst2|out[11] ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.141      ;
; -6.338 ; count:inst2|out[5]  ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.141      ;
; -6.338 ; count:inst2|out[7]  ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.141      ;
; -6.336 ; count:inst2|out[0]  ; trigger_clock:inst5|out[6]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.139      ;
; -6.336 ; count:inst2|out[3]  ; trigger_clock:inst5|out[8]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.139      ;
; -6.330 ; count:inst2|out[6]  ; trigger_clock:inst5|out[8]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.133      ;
; -6.285 ; count:inst2|out[4]  ; trigger_clock:inst5|out[9]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.088      ;
; -6.279 ; count:inst2|out[13] ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.082      ;
; -6.277 ; count:inst2|out[3]  ; trigger_clock:inst5|out[10] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.080      ;
; -6.275 ; count:inst2|out[0]  ; trigger_clock:inst5|out[2]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.734     ; 4.079      ;
; -6.271 ; count:inst2|out[6]  ; trigger_clock:inst5|out[10] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.074      ;
; -6.267 ; count:inst2|out[11] ; trigger_clock:inst5|out[13] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.070      ;
; -6.267 ; count:inst2|out[5]  ; trigger_clock:inst5|out[13] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.070      ;
; -6.266 ; count:inst2|out[2]  ; trigger_clock:inst5|out[8]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.069      ;
; -6.263 ; count:inst2|out[0]  ; trigger_clock:inst5|out[5]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.066      ;
; -6.209 ; count:inst2|out[7]  ; trigger_clock:inst5|out[11] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.012      ;
; -6.207 ; count:inst2|out[2]  ; trigger_clock:inst5|out[10] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.010      ;
; -6.199 ; count:inst2|out[3]  ; trigger_clock:inst5|out[9]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 4.002      ;
; -6.193 ; count:inst2|out[6]  ; trigger_clock:inst5|out[9]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 3.996      ;
; -6.192 ; count:inst2|out[0]  ; trigger_clock:inst5|out[1]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.734     ; 3.996      ;
; -6.187 ; count:inst2|out[4]  ; trigger_clock:inst5|out[8]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 3.990      ;
; -6.184 ; count:inst2|out[0]  ; trigger_clock:inst5|out[4]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 3.987      ;
; -6.184 ; count:inst2|out[11] ; trigger_clock:inst5|out[12] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 3.987      ;
; -6.184 ; count:inst2|out[5]  ; trigger_clock:inst5|out[12] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 3.987      ;
; -6.167 ; count:inst2|out[7]  ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 3.970      ;
; -6.161 ; count:inst2|out[8]  ; trigger_clock:inst5|out[8]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 3.964      ;
; -6.131 ; count:inst2|out[14] ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 3.934      ;
; -6.129 ; count:inst2|out[2]  ; trigger_clock:inst5|out[9]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 3.932      ;
; -6.116 ; count:inst2|out[1]  ; trigger_clock:inst5|out[7]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 3.919      ;
; -6.096 ; count:inst2|out[7]  ; trigger_clock:inst5|out[13] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 3.899      ;
; -6.095 ; count:inst2|out[1]  ; trigger_clock:inst5|out[6]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 3.898      ;
; -6.089 ; count:inst2|out[0]  ; trigger_clock:inst5|out[3]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 3.892      ;
; -6.072 ; count:inst2|out[5]  ; trigger_clock:inst5|out[8]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 3.875      ;
; -6.046 ; count:inst2|out[12] ; trigger_clock:inst5|out[12] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 3.849      ;
; -6.034 ; count:inst2|out[1]  ; trigger_clock:inst5|out[2]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.734     ; 3.838      ;
; -6.024 ; count:inst2|out[5]  ; trigger_clock:inst5|out[10] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.735     ; 3.827      ;
+--------+---------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'switch'                                                                                               ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -2.055 ; count:inst2|out[1]  ; count:inst2|out[15] ; switch       ; switch      ; 1.000        ; 0.000      ; 3.093      ;
; -1.975 ; count:inst2|out[1]  ; count:inst2|out[14] ; switch       ; switch      ; 1.000        ; 0.000      ; 3.013      ;
; -1.895 ; count:inst2|out[1]  ; count:inst2|out[13] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.933      ;
; -1.815 ; count:inst2|out[1]  ; count:inst2|out[12] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.853      ;
; -1.793 ; count:inst2|out[0]  ; count:inst2|out[15] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.831      ;
; -1.735 ; count:inst2|out[1]  ; count:inst2|out[11] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.773      ;
; -1.718 ; count:inst2|out[2]  ; count:inst2|out[15] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.756      ;
; -1.713 ; count:inst2|out[0]  ; count:inst2|out[14] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.751      ;
; -1.655 ; count:inst2|out[1]  ; count:inst2|out[10] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.693      ;
; -1.639 ; count:inst2|out[3]  ; count:inst2|out[15] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.677      ;
; -1.638 ; count:inst2|out[2]  ; count:inst2|out[14] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.676      ;
; -1.633 ; count:inst2|out[0]  ; count:inst2|out[13] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.671      ;
; -1.598 ; count:inst2|out[4]  ; count:inst2|out[15] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.636      ;
; -1.575 ; count:inst2|out[1]  ; count:inst2|out[9]  ; switch       ; switch      ; 1.000        ; 0.000      ; 2.613      ;
; -1.559 ; count:inst2|out[3]  ; count:inst2|out[14] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.597      ;
; -1.558 ; count:inst2|out[2]  ; count:inst2|out[13] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.596      ;
; -1.553 ; count:inst2|out[0]  ; count:inst2|out[12] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.591      ;
; -1.518 ; count:inst2|out[4]  ; count:inst2|out[14] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.556      ;
; -1.480 ; count:inst2|out[5]  ; count:inst2|out[15] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.518      ;
; -1.479 ; count:inst2|out[3]  ; count:inst2|out[13] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.517      ;
; -1.478 ; count:inst2|out[2]  ; count:inst2|out[12] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.516      ;
; -1.473 ; count:inst2|out[0]  ; count:inst2|out[11] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.511      ;
; -1.438 ; count:inst2|out[4]  ; count:inst2|out[13] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.476      ;
; -1.435 ; count:inst2|out[6]  ; count:inst2|out[15] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.473      ;
; -1.401 ; count:inst2|out[1]  ; count:inst2|out[8]  ; switch       ; switch      ; 1.000        ; 0.000      ; 2.439      ;
; -1.400 ; count:inst2|out[5]  ; count:inst2|out[14] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.438      ;
; -1.399 ; count:inst2|out[3]  ; count:inst2|out[12] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.437      ;
; -1.398 ; count:inst2|out[2]  ; count:inst2|out[11] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.436      ;
; -1.393 ; count:inst2|out[0]  ; count:inst2|out[10] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.431      ;
; -1.364 ; count:inst2|out[7]  ; count:inst2|out[15] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.402      ;
; -1.358 ; count:inst2|out[4]  ; count:inst2|out[12] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.396      ;
; -1.355 ; count:inst2|out[6]  ; count:inst2|out[14] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.393      ;
; -1.321 ; count:inst2|out[1]  ; count:inst2|out[7]  ; switch       ; switch      ; 1.000        ; 0.000      ; 2.359      ;
; -1.320 ; count:inst2|out[5]  ; count:inst2|out[13] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.358      ;
; -1.319 ; count:inst2|out[3]  ; count:inst2|out[11] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.357      ;
; -1.318 ; count:inst2|out[2]  ; count:inst2|out[10] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.356      ;
; -1.313 ; count:inst2|out[0]  ; count:inst2|out[9]  ; switch       ; switch      ; 1.000        ; 0.000      ; 2.351      ;
; -1.284 ; count:inst2|out[7]  ; count:inst2|out[14] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.322      ;
; -1.278 ; count:inst2|out[4]  ; count:inst2|out[11] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.316      ;
; -1.275 ; count:inst2|out[6]  ; count:inst2|out[13] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.313      ;
; -1.241 ; count:inst2|out[1]  ; count:inst2|out[6]  ; switch       ; switch      ; 1.000        ; 0.000      ; 2.279      ;
; -1.240 ; count:inst2|out[5]  ; count:inst2|out[12] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.278      ;
; -1.239 ; count:inst2|out[3]  ; count:inst2|out[10] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.277      ;
; -1.238 ; count:inst2|out[8]  ; count:inst2|out[15] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.276      ;
; -1.238 ; count:inst2|out[2]  ; count:inst2|out[9]  ; switch       ; switch      ; 1.000        ; 0.000      ; 2.276      ;
; -1.204 ; count:inst2|out[7]  ; count:inst2|out[13] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.242      ;
; -1.198 ; count:inst2|out[4]  ; count:inst2|out[10] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.236      ;
; -1.195 ; count:inst2|out[6]  ; count:inst2|out[12] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.233      ;
; -1.161 ; count:inst2|out[1]  ; count:inst2|out[5]  ; switch       ; switch      ; 1.000        ; 0.000      ; 2.199      ;
; -1.160 ; count:inst2|out[5]  ; count:inst2|out[11] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.198      ;
; -1.159 ; count:inst2|out[3]  ; count:inst2|out[9]  ; switch       ; switch      ; 1.000        ; 0.000      ; 2.197      ;
; -1.158 ; count:inst2|out[8]  ; count:inst2|out[14] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.196      ;
; -1.139 ; count:inst2|out[0]  ; count:inst2|out[8]  ; switch       ; switch      ; 1.000        ; 0.000      ; 2.177      ;
; -1.124 ; count:inst2|out[7]  ; count:inst2|out[12] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.162      ;
; -1.118 ; count:inst2|out[4]  ; count:inst2|out[9]  ; switch       ; switch      ; 1.000        ; 0.000      ; 2.156      ;
; -1.115 ; count:inst2|out[6]  ; count:inst2|out[11] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.153      ;
; -1.105 ; count:inst2|out[9]  ; count:inst2|out[15] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.143      ;
; -1.081 ; count:inst2|out[1]  ; count:inst2|out[4]  ; switch       ; switch      ; 1.000        ; 0.000      ; 2.119      ;
; -1.080 ; count:inst2|out[5]  ; count:inst2|out[10] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.118      ;
; -1.078 ; count:inst2|out[8]  ; count:inst2|out[13] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.116      ;
; -1.064 ; count:inst2|out[2]  ; count:inst2|out[8]  ; switch       ; switch      ; 1.000        ; 0.000      ; 2.102      ;
; -1.059 ; count:inst2|out[0]  ; count:inst2|out[7]  ; switch       ; switch      ; 1.000        ; 0.000      ; 2.097      ;
; -1.044 ; count:inst2|out[7]  ; count:inst2|out[11] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.082      ;
; -1.035 ; count:inst2|out[6]  ; count:inst2|out[10] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.073      ;
; -1.025 ; count:inst2|out[9]  ; count:inst2|out[14] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.063      ;
; -1.001 ; count:inst2|out[1]  ; count:inst2|out[3]  ; switch       ; switch      ; 1.000        ; 0.000      ; 2.039      ;
; -1.000 ; count:inst2|out[5]  ; count:inst2|out[9]  ; switch       ; switch      ; 1.000        ; 0.000      ; 2.038      ;
; -0.998 ; count:inst2|out[8]  ; count:inst2|out[12] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.036      ;
; -0.985 ; count:inst2|out[3]  ; count:inst2|out[8]  ; switch       ; switch      ; 1.000        ; 0.000      ; 2.023      ;
; -0.984 ; count:inst2|out[2]  ; count:inst2|out[7]  ; switch       ; switch      ; 1.000        ; 0.000      ; 2.022      ;
; -0.979 ; count:inst2|out[0]  ; count:inst2|out[6]  ; switch       ; switch      ; 1.000        ; 0.000      ; 2.017      ;
; -0.976 ; count:inst2|out[10] ; count:inst2|out[15] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.014      ;
; -0.964 ; count:inst2|out[7]  ; count:inst2|out[10] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.002      ;
; -0.955 ; count:inst2|out[6]  ; count:inst2|out[9]  ; switch       ; switch      ; 1.000        ; 0.000      ; 1.993      ;
; -0.945 ; count:inst2|out[9]  ; count:inst2|out[13] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.983      ;
; -0.944 ; count:inst2|out[4]  ; count:inst2|out[8]  ; switch       ; switch      ; 1.000        ; 0.000      ; 1.982      ;
; -0.937 ; count:inst2|out[11] ; count:inst2|out[15] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.975      ;
; -0.921 ; count:inst2|out[1]  ; count:inst2|out[2]  ; switch       ; switch      ; 1.000        ; 0.000      ; 1.959      ;
; -0.918 ; count:inst2|out[8]  ; count:inst2|out[11] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.956      ;
; -0.905 ; count:inst2|out[3]  ; count:inst2|out[7]  ; switch       ; switch      ; 1.000        ; 0.000      ; 1.943      ;
; -0.904 ; count:inst2|out[2]  ; count:inst2|out[6]  ; switch       ; switch      ; 1.000        ; 0.000      ; 1.942      ;
; -0.899 ; count:inst2|out[0]  ; count:inst2|out[5]  ; switch       ; switch      ; 1.000        ; 0.000      ; 1.937      ;
; -0.896 ; count:inst2|out[10] ; count:inst2|out[14] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.934      ;
; -0.884 ; count:inst2|out[7]  ; count:inst2|out[9]  ; switch       ; switch      ; 1.000        ; 0.000      ; 1.922      ;
; -0.865 ; count:inst2|out[9]  ; count:inst2|out[12] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.903      ;
; -0.864 ; count:inst2|out[4]  ; count:inst2|out[7]  ; switch       ; switch      ; 1.000        ; 0.000      ; 1.902      ;
; -0.861 ; count:inst2|out[0]  ; count:inst2|out[0]  ; switch       ; switch      ; 1.000        ; 0.000      ; 1.899      ;
; -0.857 ; count:inst2|out[11] ; count:inst2|out[14] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.895      ;
; -0.838 ; count:inst2|out[8]  ; count:inst2|out[10] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.876      ;
; -0.826 ; count:inst2|out[5]  ; count:inst2|out[8]  ; switch       ; switch      ; 1.000        ; 0.000      ; 1.864      ;
; -0.825 ; count:inst2|out[3]  ; count:inst2|out[6]  ; switch       ; switch      ; 1.000        ; 0.000      ; 1.863      ;
; -0.824 ; count:inst2|out[2]  ; count:inst2|out[5]  ; switch       ; switch      ; 1.000        ; 0.000      ; 1.862      ;
; -0.819 ; count:inst2|out[0]  ; count:inst2|out[4]  ; switch       ; switch      ; 1.000        ; 0.000      ; 1.857      ;
; -0.817 ; count:inst2|out[12] ; count:inst2|out[15] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.855      ;
; -0.816 ; count:inst2|out[10] ; count:inst2|out[13] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.854      ;
; -0.785 ; count:inst2|out[9]  ; count:inst2|out[11] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.823      ;
; -0.784 ; count:inst2|out[4]  ; count:inst2|out[6]  ; switch       ; switch      ; 1.000        ; 0.000      ; 1.822      ;
; -0.781 ; count:inst2|out[6]  ; count:inst2|out[8]  ; switch       ; switch      ; 1.000        ; 0.000      ; 1.819      ;
; -0.777 ; count:inst2|out[13] ; count:inst2|out[15] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.815      ;
; -0.777 ; count:inst2|out[11] ; count:inst2|out[13] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.815      ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst|altpll_component|pll|clk[0]'                                                                                                                            ;
+-------+----------------------------+----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.445 ; trigger_clock:inst5|k[2]   ; trigger_clock:inst5|k[2]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; trigger_clock:inst5|k[3]   ; trigger_clock:inst5|k[3]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.629 ; trigger_clock:inst5|i[31]  ; trigger_clock:inst5|i[31]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.915      ;
; 0.975 ; trigger_clock:inst5|i[1]   ; trigger_clock:inst5|i[1]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.261      ;
; 0.975 ; trigger_clock:inst5|i[17]  ; trigger_clock:inst5|i[17]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; trigger_clock:inst5|i[2]   ; trigger_clock:inst5|i[2]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; trigger_clock:inst5|i[9]   ; trigger_clock:inst5|i[9]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; trigger_clock:inst5|i[25]  ; trigger_clock:inst5|i[25]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; trigger_clock:inst5|i[11]  ; trigger_clock:inst5|i[11]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock:inst5|i[29]  ; trigger_clock:inst5|i[29]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock:inst5|i[30]  ; trigger_clock:inst5|i[30]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock:inst5|i[4]   ; trigger_clock:inst5|i[4]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock:inst5|i[7]   ; trigger_clock:inst5|i[7]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock:inst5|i[27]  ; trigger_clock:inst5|i[27]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 1.007 ; trigger_clock:inst5|i[28]  ; trigger_clock:inst5|i[28]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.293      ;
; 1.007 ; trigger_clock:inst5|i[19]  ; trigger_clock:inst5|i[19]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.293      ;
; 1.011 ; trigger_clock:inst5|i[10]  ; trigger_clock:inst5|i[10]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.297      ;
; 1.012 ; trigger_clock:inst5|i[12]  ; trigger_clock:inst5|i[12]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.298      ;
; 1.016 ; trigger_clock:inst5|i[3]   ; trigger_clock:inst5|i[3]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock:inst5|i[5]   ; trigger_clock:inst5|i[5]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock:inst5|i[6]   ; trigger_clock:inst5|i[6]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.031 ; trigger_clock:inst5|k[2]   ; trigger_clock:inst5|k[3]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.317      ;
; 1.407 ; trigger_clock:inst5|i[1]   ; trigger_clock:inst5|i[2]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.693      ;
; 1.408 ; trigger_clock:inst5|i[9]   ; trigger_clock:inst5|i[10]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.694      ;
; 1.408 ; trigger_clock:inst5|i[2]   ; trigger_clock:inst5|i[3]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.694      ;
; 1.409 ; trigger_clock:inst5|i[30]  ; trigger_clock:inst5|i[31]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; trigger_clock:inst5|i[29]  ; trigger_clock:inst5|i[30]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; trigger_clock:inst5|i[27]  ; trigger_clock:inst5|i[28]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; trigger_clock:inst5|i[11]  ; trigger_clock:inst5|i[12]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; trigger_clock:inst5|i[4]   ; trigger_clock:inst5|i[5]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.440 ; trigger_clock:inst5|i[28]  ; trigger_clock:inst5|i[29]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.726      ;
; 1.444 ; trigger_clock:inst5|i[10]  ; trigger_clock:inst5|i[11]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.730      ;
; 1.449 ; trigger_clock:inst5|i[3]   ; trigger_clock:inst5|i[4]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; trigger_clock:inst5|i[6]   ; trigger_clock:inst5|i[7]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; trigger_clock:inst5|i[5]   ; trigger_clock:inst5|i[6]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.487 ; trigger_clock:inst5|i[17]  ; trigger_clock:inst5|i[19]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.773      ;
; 1.487 ; trigger_clock:inst5|i[1]   ; trigger_clock:inst5|i[3]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.773      ;
; 1.488 ; trigger_clock:inst5|i[25]  ; trigger_clock:inst5|i[27]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.774      ;
; 1.488 ; trigger_clock:inst5|i[9]   ; trigger_clock:inst5|i[11]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.774      ;
; 1.488 ; trigger_clock:inst5|i[2]   ; trigger_clock:inst5|i[4]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.774      ;
; 1.489 ; trigger_clock:inst5|i[29]  ; trigger_clock:inst5|i[31]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.775      ;
; 1.489 ; trigger_clock:inst5|i[27]  ; trigger_clock:inst5|i[29]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.775      ;
; 1.489 ; trigger_clock:inst5|i[4]   ; trigger_clock:inst5|i[6]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.775      ;
; 1.520 ; trigger_clock:inst5|i[28]  ; trigger_clock:inst5|i[30]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.806      ;
; 1.524 ; trigger_clock:inst5|i[10]  ; trigger_clock:inst5|i[12]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.810      ;
; 1.529 ; trigger_clock:inst5|i[3]   ; trigger_clock:inst5|i[5]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; trigger_clock:inst5|i[5]   ; trigger_clock:inst5|i[7]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.815      ;
; 1.567 ; trigger_clock:inst5|i[1]   ; trigger_clock:inst5|i[4]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.853      ;
; 1.568 ; trigger_clock:inst5|i[25]  ; trigger_clock:inst5|i[28]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.854      ;
; 1.568 ; trigger_clock:inst5|i[9]   ; trigger_clock:inst5|i[12]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.854      ;
; 1.568 ; trigger_clock:inst5|i[2]   ; trigger_clock:inst5|i[5]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.854      ;
; 1.569 ; trigger_clock:inst5|i[27]  ; trigger_clock:inst5|i[30]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.855      ;
; 1.569 ; trigger_clock:inst5|i[4]   ; trigger_clock:inst5|i[7]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.855      ;
; 1.590 ; trigger_clock:inst5|i[7]   ; trigger_clock:inst5|i[9]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.876      ;
; 1.600 ; trigger_clock:inst5|i[28]  ; trigger_clock:inst5|i[31]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.886      ;
; 1.609 ; trigger_clock:inst5|i[16]  ; trigger_clock:inst5|i[17]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.896      ;
; 1.609 ; trigger_clock:inst5|i[3]   ; trigger_clock:inst5|i[6]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.895      ;
; 1.610 ; trigger_clock:inst5|i[0]   ; trigger_clock:inst5|i[1]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.896      ;
; 1.627 ; trigger_clock:inst5|i[18]  ; trigger_clock:inst5|i[19]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.912      ;
; 1.628 ; trigger_clock:inst5|i[8]   ; trigger_clock:inst5|i[9]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.914      ;
; 1.634 ; trigger_clock:inst5|i[26]  ; trigger_clock:inst5|i[27]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.919      ;
; 1.635 ; trigger_clock:inst5|i[24]  ; trigger_clock:inst5|i[25]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.920      ;
; 1.647 ; trigger_clock:inst5|i[1]   ; trigger_clock:inst5|i[5]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.933      ;
; 1.648 ; trigger_clock:inst5|i[25]  ; trigger_clock:inst5|i[29]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.934      ;
; 1.648 ; trigger_clock:inst5|i[2]   ; trigger_clock:inst5|i[6]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.934      ;
; 1.649 ; trigger_clock:inst5|i[27]  ; trigger_clock:inst5|i[31]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.935      ;
; 1.670 ; trigger_clock:inst5|i[7]   ; trigger_clock:inst5|i[10]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.956      ;
; 1.689 ; trigger_clock:inst5|i[3]   ; trigger_clock:inst5|i[7]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.975      ;
; 1.690 ; trigger_clock:inst5|i[0]   ; trigger_clock:inst5|i[2]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.976      ;
; 1.703 ; trigger_clock:inst5|i[6]   ; trigger_clock:inst5|i[9]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.989      ;
; 1.708 ; trigger_clock:inst5|i[8]   ; trigger_clock:inst5|i[10]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.994      ;
; 1.714 ; trigger_clock:inst5|i[26]  ; trigger_clock:inst5|i[28]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.999      ;
; 1.725 ; trigger_clock:inst5|i[13]  ; trigger_clock:inst5|i[17]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 2.007      ;
; 1.727 ; trigger_clock:inst5|i[1]   ; trigger_clock:inst5|i[6]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.013      ;
; 1.728 ; trigger_clock:inst5|i[25]  ; trigger_clock:inst5|i[30]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.014      ;
; 1.728 ; trigger_clock:inst5|i[2]   ; trigger_clock:inst5|i[7]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.014      ;
; 1.750 ; trigger_clock:inst5|i[7]   ; trigger_clock:inst5|i[11]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.036      ;
; 1.769 ; trigger_clock:inst5|i[16]  ; trigger_clock:inst5|i[19]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.056      ;
; 1.770 ; trigger_clock:inst5|i[0]   ; trigger_clock:inst5|i[3]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.056      ;
; 1.783 ; trigger_clock:inst5|i[6]   ; trigger_clock:inst5|i[10]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.069      ;
; 1.783 ; trigger_clock:inst5|i[5]   ; trigger_clock:inst5|i[9]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.069      ;
; 1.788 ; trigger_clock:inst5|i[8]   ; trigger_clock:inst5|i[11]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.074      ;
; 1.794 ; trigger_clock:inst5|i[26]  ; trigger_clock:inst5|i[29]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.079      ;
; 1.795 ; trigger_clock:inst5|i[24]  ; trigger_clock:inst5|i[27]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.080      ;
; 1.807 ; trigger_clock:inst5|i[1]   ; trigger_clock:inst5|i[7]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.093      ;
; 1.808 ; trigger_clock:inst5|i[25]  ; trigger_clock:inst5|i[31]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.094      ;
; 1.823 ; trigger_clock:inst5|i[4]   ; trigger_clock:inst5|i[9]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.109      ;
; 1.830 ; trigger_clock:inst5|i[7]   ; trigger_clock:inst5|i[12]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.116      ;
; 1.839 ; trigger_clock:inst5|out[7] ; trigger_clock:inst5|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.125      ;
; 1.850 ; trigger_clock:inst5|i[0]   ; trigger_clock:inst5|i[4]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.136      ;
; 1.850 ; trigger_clock:inst5|i[12]  ; trigger_clock:inst5|i[17]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 2.132      ;
; 1.851 ; trigger_clock:inst5|i[23]  ; trigger_clock:inst5|i[25]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.136      ;
; 1.851 ; trigger_clock:inst5|i[15]  ; trigger_clock:inst5|i[17]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 2.133      ;
; 1.861 ; trigger_clock:inst5|i[14]  ; trigger_clock:inst5|i[17]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 2.143      ;
; 1.863 ; trigger_clock:inst5|i[6]   ; trigger_clock:inst5|i[11]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.149      ;
; 1.863 ; trigger_clock:inst5|i[5]   ; trigger_clock:inst5|i[10]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.149      ;
; 1.868 ; trigger_clock:inst5|i[8]   ; trigger_clock:inst5|i[12]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.154      ;
; 1.874 ; trigger_clock:inst5|i[26]  ; trigger_clock:inst5|i[30]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.159      ;
; 1.875 ; trigger_clock:inst5|i[24]  ; trigger_clock:inst5|i[28]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.160      ;
; 1.882 ; trigger_clock:inst5|i[22]  ; trigger_clock:inst5|i[25]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.167      ;
+-------+----------------------------+----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'switch'                                                                                               ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.629 ; count:inst2|out[15] ; count:inst2|out[15] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.915      ;
; 0.976 ; count:inst2|out[10] ; count:inst2|out[10] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; count:inst2|out[8]  ; count:inst2|out[8]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; count:inst2|out[12] ; count:inst2|out[12] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; count:inst2|out[14] ; count:inst2|out[14] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.263      ;
; 0.979 ; count:inst2|out[0]  ; count:inst2|out[1]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.265      ;
; 0.984 ; count:inst2|out[2]  ; count:inst2|out[2]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.270      ;
; 0.985 ; count:inst2|out[3]  ; count:inst2|out[3]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.271      ;
; 0.986 ; count:inst2|out[5]  ; count:inst2|out[5]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.272      ;
; 1.016 ; count:inst2|out[11] ; count:inst2|out[11] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; count:inst2|out[13] ; count:inst2|out[13] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.302      ;
; 1.020 ; count:inst2|out[6]  ; count:inst2|out[6]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.306      ;
; 1.023 ; count:inst2|out[4]  ; count:inst2|out[4]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.309      ;
; 1.024 ; count:inst2|out[9]  ; count:inst2|out[9]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.310      ;
; 1.029 ; count:inst2|out[7]  ; count:inst2|out[7]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.315      ;
; 1.242 ; count:inst2|out[1]  ; count:inst2|out[1]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.528      ;
; 1.408 ; count:inst2|out[10] ; count:inst2|out[11] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.694      ;
; 1.409 ; count:inst2|out[14] ; count:inst2|out[15] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; count:inst2|out[12] ; count:inst2|out[13] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.695      ;
; 1.411 ; count:inst2|out[0]  ; count:inst2|out[2]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.697      ;
; 1.416 ; count:inst2|out[2]  ; count:inst2|out[3]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.702      ;
; 1.417 ; count:inst2|out[3]  ; count:inst2|out[4]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.703      ;
; 1.418 ; count:inst2|out[5]  ; count:inst2|out[6]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.704      ;
; 1.449 ; count:inst2|out[11] ; count:inst2|out[12] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; count:inst2|out[13] ; count:inst2|out[14] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.735      ;
; 1.453 ; count:inst2|out[6]  ; count:inst2|out[7]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.739      ;
; 1.456 ; count:inst2|out[4]  ; count:inst2|out[5]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.742      ;
; 1.457 ; count:inst2|out[9]  ; count:inst2|out[10] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.743      ;
; 1.462 ; count:inst2|out[7]  ; count:inst2|out[8]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.748      ;
; 1.488 ; count:inst2|out[10] ; count:inst2|out[12] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.774      ;
; 1.489 ; count:inst2|out[12] ; count:inst2|out[14] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.775      ;
; 1.491 ; count:inst2|out[0]  ; count:inst2|out[3]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.777      ;
; 1.496 ; count:inst2|out[2]  ; count:inst2|out[4]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.782      ;
; 1.497 ; count:inst2|out[3]  ; count:inst2|out[5]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.783      ;
; 1.498 ; count:inst2|out[5]  ; count:inst2|out[7]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.784      ;
; 1.510 ; count:inst2|out[8]  ; count:inst2|out[9]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.796      ;
; 1.529 ; count:inst2|out[13] ; count:inst2|out[15] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; count:inst2|out[11] ; count:inst2|out[13] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.815      ;
; 1.533 ; count:inst2|out[6]  ; count:inst2|out[8]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.819      ;
; 1.536 ; count:inst2|out[4]  ; count:inst2|out[6]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.822      ;
; 1.537 ; count:inst2|out[9]  ; count:inst2|out[11] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.823      ;
; 1.568 ; count:inst2|out[10] ; count:inst2|out[13] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.854      ;
; 1.569 ; count:inst2|out[12] ; count:inst2|out[15] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.855      ;
; 1.571 ; count:inst2|out[0]  ; count:inst2|out[4]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.857      ;
; 1.576 ; count:inst2|out[2]  ; count:inst2|out[5]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.862      ;
; 1.577 ; count:inst2|out[3]  ; count:inst2|out[6]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.863      ;
; 1.578 ; count:inst2|out[5]  ; count:inst2|out[8]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.864      ;
; 1.590 ; count:inst2|out[8]  ; count:inst2|out[10] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.876      ;
; 1.609 ; count:inst2|out[11] ; count:inst2|out[14] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.895      ;
; 1.613 ; count:inst2|out[0]  ; count:inst2|out[0]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.899      ;
; 1.616 ; count:inst2|out[4]  ; count:inst2|out[7]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.902      ;
; 1.617 ; count:inst2|out[9]  ; count:inst2|out[12] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.903      ;
; 1.636 ; count:inst2|out[7]  ; count:inst2|out[9]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.922      ;
; 1.648 ; count:inst2|out[10] ; count:inst2|out[14] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.934      ;
; 1.651 ; count:inst2|out[0]  ; count:inst2|out[5]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.937      ;
; 1.656 ; count:inst2|out[2]  ; count:inst2|out[6]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.942      ;
; 1.657 ; count:inst2|out[3]  ; count:inst2|out[7]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.943      ;
; 1.670 ; count:inst2|out[8]  ; count:inst2|out[11] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.956      ;
; 1.673 ; count:inst2|out[1]  ; count:inst2|out[2]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.959      ;
; 1.689 ; count:inst2|out[11] ; count:inst2|out[15] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.975      ;
; 1.696 ; count:inst2|out[4]  ; count:inst2|out[8]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.982      ;
; 1.697 ; count:inst2|out[9]  ; count:inst2|out[13] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.983      ;
; 1.707 ; count:inst2|out[6]  ; count:inst2|out[9]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.993      ;
; 1.716 ; count:inst2|out[7]  ; count:inst2|out[10] ; switch       ; switch      ; 0.000        ; 0.000      ; 2.002      ;
; 1.728 ; count:inst2|out[10] ; count:inst2|out[15] ; switch       ; switch      ; 0.000        ; 0.000      ; 2.014      ;
; 1.731 ; count:inst2|out[0]  ; count:inst2|out[6]  ; switch       ; switch      ; 0.000        ; 0.000      ; 2.017      ;
; 1.736 ; count:inst2|out[2]  ; count:inst2|out[7]  ; switch       ; switch      ; 0.000        ; 0.000      ; 2.022      ;
; 1.737 ; count:inst2|out[3]  ; count:inst2|out[8]  ; switch       ; switch      ; 0.000        ; 0.000      ; 2.023      ;
; 1.750 ; count:inst2|out[8]  ; count:inst2|out[12] ; switch       ; switch      ; 0.000        ; 0.000      ; 2.036      ;
; 1.752 ; count:inst2|out[5]  ; count:inst2|out[9]  ; switch       ; switch      ; 0.000        ; 0.000      ; 2.038      ;
; 1.753 ; count:inst2|out[1]  ; count:inst2|out[3]  ; switch       ; switch      ; 0.000        ; 0.000      ; 2.039      ;
; 1.777 ; count:inst2|out[9]  ; count:inst2|out[14] ; switch       ; switch      ; 0.000        ; 0.000      ; 2.063      ;
; 1.787 ; count:inst2|out[6]  ; count:inst2|out[10] ; switch       ; switch      ; 0.000        ; 0.000      ; 2.073      ;
; 1.796 ; count:inst2|out[7]  ; count:inst2|out[11] ; switch       ; switch      ; 0.000        ; 0.000      ; 2.082      ;
; 1.811 ; count:inst2|out[0]  ; count:inst2|out[7]  ; switch       ; switch      ; 0.000        ; 0.000      ; 2.097      ;
; 1.816 ; count:inst2|out[2]  ; count:inst2|out[8]  ; switch       ; switch      ; 0.000        ; 0.000      ; 2.102      ;
; 1.830 ; count:inst2|out[8]  ; count:inst2|out[13] ; switch       ; switch      ; 0.000        ; 0.000      ; 2.116      ;
; 1.832 ; count:inst2|out[5]  ; count:inst2|out[10] ; switch       ; switch      ; 0.000        ; 0.000      ; 2.118      ;
; 1.833 ; count:inst2|out[1]  ; count:inst2|out[4]  ; switch       ; switch      ; 0.000        ; 0.000      ; 2.119      ;
; 1.857 ; count:inst2|out[9]  ; count:inst2|out[15] ; switch       ; switch      ; 0.000        ; 0.000      ; 2.143      ;
; 1.867 ; count:inst2|out[6]  ; count:inst2|out[11] ; switch       ; switch      ; 0.000        ; 0.000      ; 2.153      ;
; 1.870 ; count:inst2|out[4]  ; count:inst2|out[9]  ; switch       ; switch      ; 0.000        ; 0.000      ; 2.156      ;
; 1.876 ; count:inst2|out[7]  ; count:inst2|out[12] ; switch       ; switch      ; 0.000        ; 0.000      ; 2.162      ;
; 1.891 ; count:inst2|out[0]  ; count:inst2|out[8]  ; switch       ; switch      ; 0.000        ; 0.000      ; 2.177      ;
; 1.910 ; count:inst2|out[8]  ; count:inst2|out[14] ; switch       ; switch      ; 0.000        ; 0.000      ; 2.196      ;
; 1.911 ; count:inst2|out[3]  ; count:inst2|out[9]  ; switch       ; switch      ; 0.000        ; 0.000      ; 2.197      ;
; 1.912 ; count:inst2|out[5]  ; count:inst2|out[11] ; switch       ; switch      ; 0.000        ; 0.000      ; 2.198      ;
; 1.913 ; count:inst2|out[1]  ; count:inst2|out[5]  ; switch       ; switch      ; 0.000        ; 0.000      ; 2.199      ;
; 1.947 ; count:inst2|out[6]  ; count:inst2|out[12] ; switch       ; switch      ; 0.000        ; 0.000      ; 2.233      ;
; 1.950 ; count:inst2|out[4]  ; count:inst2|out[10] ; switch       ; switch      ; 0.000        ; 0.000      ; 2.236      ;
; 1.956 ; count:inst2|out[7]  ; count:inst2|out[13] ; switch       ; switch      ; 0.000        ; 0.000      ; 2.242      ;
; 1.990 ; count:inst2|out[8]  ; count:inst2|out[15] ; switch       ; switch      ; 0.000        ; 0.000      ; 2.276      ;
; 1.990 ; count:inst2|out[2]  ; count:inst2|out[9]  ; switch       ; switch      ; 0.000        ; 0.000      ; 2.276      ;
; 1.991 ; count:inst2|out[3]  ; count:inst2|out[10] ; switch       ; switch      ; 0.000        ; 0.000      ; 2.277      ;
; 1.992 ; count:inst2|out[5]  ; count:inst2|out[12] ; switch       ; switch      ; 0.000        ; 0.000      ; 2.278      ;
; 1.993 ; count:inst2|out[1]  ; count:inst2|out[6]  ; switch       ; switch      ; 0.000        ; 0.000      ; 2.279      ;
; 2.027 ; count:inst2|out[6]  ; count:inst2|out[13] ; switch       ; switch      ; 0.000        ; 0.000      ; 2.313      ;
; 2.030 ; count:inst2|out[4]  ; count:inst2|out[11] ; switch       ; switch      ; 0.000        ; 0.000      ; 2.316      ;
; 2.036 ; count:inst2|out[7]  ; count:inst2|out[14] ; switch       ; switch      ; 0.000        ; 0.000      ; 2.322      ;
; 2.065 ; count:inst2|out[0]  ; count:inst2|out[9]  ; switch       ; switch      ; 0.000        ; 0.000      ; 2.351      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'switch'                                                                                                                     ;
+-------+---------------------------+---------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node             ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------+----------------------------------+-------------+--------------+------------+------------+
; 1.600 ; trigger_clock:inst5|reset ; count:inst2|out[0]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 2.737      ; 1.675      ;
; 1.600 ; trigger_clock:inst5|reset ; count:inst2|out[1]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 2.737      ; 1.675      ;
; 1.600 ; trigger_clock:inst5|reset ; count:inst2|out[2]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 2.737      ; 1.675      ;
; 1.600 ; trigger_clock:inst5|reset ; count:inst2|out[3]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 2.737      ; 1.675      ;
; 1.600 ; trigger_clock:inst5|reset ; count:inst2|out[4]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 2.737      ; 1.675      ;
; 1.600 ; trigger_clock:inst5|reset ; count:inst2|out[5]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 2.737      ; 1.675      ;
; 1.600 ; trigger_clock:inst5|reset ; count:inst2|out[6]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 2.737      ; 1.675      ;
; 1.600 ; trigger_clock:inst5|reset ; count:inst2|out[7]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 2.737      ; 1.675      ;
; 1.600 ; trigger_clock:inst5|reset ; count:inst2|out[8]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 2.737      ; 1.675      ;
; 1.600 ; trigger_clock:inst5|reset ; count:inst2|out[9]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 2.737      ; 1.675      ;
; 1.600 ; trigger_clock:inst5|reset ; count:inst2|out[10] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 2.737      ; 1.675      ;
; 1.600 ; trigger_clock:inst5|reset ; count:inst2|out[11] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 2.737      ; 1.675      ;
; 1.600 ; trigger_clock:inst5|reset ; count:inst2|out[12] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 2.737      ; 1.675      ;
; 1.600 ; trigger_clock:inst5|reset ; count:inst2|out[13] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 2.737      ; 1.675      ;
; 1.600 ; trigger_clock:inst5|reset ; count:inst2|out[14] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 2.737      ; 1.675      ;
; 1.600 ; trigger_clock:inst5|reset ; count:inst2|out[15] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 2.737      ; 1.675      ;
+-------+---------------------------+---------------------+----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'switch'                                                                                                                       ;
+--------+---------------------------+---------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node             ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------+----------------------------------+-------------+--------------+------------+------------+
; -0.848 ; trigger_clock:inst5|reset ; count:inst2|out[0]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 2.737      ; 1.675      ;
; -0.848 ; trigger_clock:inst5|reset ; count:inst2|out[1]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 2.737      ; 1.675      ;
; -0.848 ; trigger_clock:inst5|reset ; count:inst2|out[2]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 2.737      ; 1.675      ;
; -0.848 ; trigger_clock:inst5|reset ; count:inst2|out[3]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 2.737      ; 1.675      ;
; -0.848 ; trigger_clock:inst5|reset ; count:inst2|out[4]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 2.737      ; 1.675      ;
; -0.848 ; trigger_clock:inst5|reset ; count:inst2|out[5]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 2.737      ; 1.675      ;
; -0.848 ; trigger_clock:inst5|reset ; count:inst2|out[6]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 2.737      ; 1.675      ;
; -0.848 ; trigger_clock:inst5|reset ; count:inst2|out[7]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 2.737      ; 1.675      ;
; -0.848 ; trigger_clock:inst5|reset ; count:inst2|out[8]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 2.737      ; 1.675      ;
; -0.848 ; trigger_clock:inst5|reset ; count:inst2|out[9]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 2.737      ; 1.675      ;
; -0.848 ; trigger_clock:inst5|reset ; count:inst2|out[10] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 2.737      ; 1.675      ;
; -0.848 ; trigger_clock:inst5|reset ; count:inst2|out[11] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 2.737      ; 1.675      ;
; -0.848 ; trigger_clock:inst5|reset ; count:inst2|out[12] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 2.737      ; 1.675      ;
; -0.848 ; trigger_clock:inst5|reset ; count:inst2|out[13] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 2.737      ; 1.675      ;
; -0.848 ; trigger_clock:inst5|reset ; count:inst2|out[14] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 2.737      ; 1.675      ;
; -0.848 ; trigger_clock:inst5|reset ; count:inst2|out[15] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 2.737      ; 1.675      ;
+--------+---------------------------+---------------------+----------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'switch'                                                              ;
+--------+--------------+----------------+------------------+--------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+--------+------------+---------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; switch ; Rise       ; switch              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[10] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[10] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[11] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[11] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[12] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[12] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[13] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[13] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[14] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[14] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[15] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[15] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[8]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[8]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[9]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[0]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[0]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[10]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[10]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[11]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[11]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[12]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[12]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[13]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[13]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[14]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[14]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[15]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[15]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[1]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[1]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[2]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[2]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[3]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[3]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[4]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[4]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[5]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[5]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[6]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[6]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[7]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[7]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[8]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[8]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[9]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[9]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; switch|combout      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; switch|combout      ;
+--------+--------------+----------------+------------------+--------+------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'                                                                     ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                      ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------+
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[0]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[0]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[10]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[10]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[11]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[11]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[12]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[12]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[13]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[13]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[14]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[14]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[15]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[15]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[16]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[16]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[17]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[17]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[18]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[18]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[19]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[19]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[1]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[1]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[20]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[20]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[21]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[21]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[22]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[22]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[23]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[23]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[24]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[24]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[25]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[25]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[26]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[26]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[27]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[27]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[28]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[28]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[29]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[29]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[2]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[2]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[30]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[30]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[31]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[31]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[3]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[3]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[4]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[4]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[5]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[5]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[6]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[6]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[7]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[7]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[8]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[8]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[9]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[9]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|k[2]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|k[2]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|k[3]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|k[3]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[0]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[0]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[10] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[10] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[11] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[11] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[12] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[12] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[13] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[13] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[14] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[14] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[15] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[15] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[1]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[1]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[2]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[2]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[3]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[3]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[4]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[4]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[5]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[5]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[6]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[6]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[7]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[7]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[8]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[8]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[9]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[9]  ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'osc'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; osc|combout                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; osc|combout                        ;
; 17.369 ; 20.000       ; 2.631          ; Port Rate        ; osc   ; Rise       ; osc                                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+----------------------------------------------------------------------------------------+
; Setup Times                                                                            ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; zero      ; osc        ; 9.367 ; 9.367 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Hold Times                                                                               ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; zero      ; osc        ; -6.067 ; -6.067 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; LED2      ; osc        ; 5.053  ; 5.053  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 13.800 ; 13.800 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 13.382 ; 13.382 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 13.408 ; 13.408 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 13.754 ; 13.754 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 13.707 ; 13.707 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 13.800 ; 13.800 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 13.779 ; 13.779 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 13.768 ; 13.768 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; LED2      ; osc        ; 5.053 ; 5.053 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 7.745 ; 7.745 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 7.745 ; 7.745 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 7.775 ; 7.775 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 8.119 ; 8.119 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 8.111 ; 8.111 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 8.160 ; 8.160 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 8.141 ; 8.141 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 8.134 ; 8.134 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; in1        ; LED[0]      ; 4.635  ;        ;        ; 4.635  ;
; in1        ; ones[0]     ; 13.728 ; 13.728 ; 13.728 ; 13.728 ;
; in1        ; ones[1]     ; 13.754 ; 13.754 ; 13.754 ; 13.754 ;
; in1        ; ones[2]     ; 14.100 ; 14.100 ; 14.100 ; 14.100 ;
; in1        ; ones[3]     ; 14.053 ; 14.053 ; 14.053 ; 14.053 ;
; in1        ; ones[4]     ; 14.146 ; 14.146 ; 14.146 ; 14.146 ;
; in1        ; ones[5]     ; 14.125 ; 14.125 ; 14.125 ; 14.125 ;
; in1        ; ones[6]     ; 14.114 ; 14.114 ; 14.114 ; 14.114 ;
; in2        ; LED[1]      ; 4.986  ;        ;        ; 4.986  ;
; in2        ; ones[0]     ; 13.948 ; 13.948 ; 13.948 ; 13.948 ;
; in2        ; ones[1]     ; 13.974 ; 13.974 ; 13.974 ; 13.974 ;
; in2        ; ones[2]     ; 14.320 ; 14.320 ; 14.320 ; 14.320 ;
; in2        ; ones[3]     ; 14.273 ; 14.273 ; 14.273 ; 14.273 ;
; in2        ; ones[4]     ; 14.366 ; 14.366 ; 14.366 ; 14.366 ;
; in2        ; ones[5]     ; 14.345 ; 14.345 ; 14.345 ; 14.345 ;
; in2        ; ones[6]     ; 14.334 ; 14.334 ; 14.334 ; 14.334 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; in1        ; LED[0]      ; 4.635 ;       ;       ; 4.635 ;
; in1        ; ones[0]     ; 9.313 ; 9.313 ; 9.313 ; 9.313 ;
; in1        ; ones[1]     ; 9.343 ; 9.343 ; 9.343 ; 9.343 ;
; in1        ; ones[2]     ; 9.687 ; 9.687 ; 9.687 ; 9.687 ;
; in1        ; ones[3]     ; 9.679 ; 9.679 ; 9.679 ; 9.679 ;
; in1        ; ones[4]     ; 9.728 ; 9.728 ; 9.728 ; 9.728 ;
; in1        ; ones[5]     ; 9.709 ; 9.709 ; 9.709 ; 9.709 ;
; in1        ; ones[6]     ; 9.702 ; 9.702 ; 9.702 ; 9.702 ;
; in2        ; LED[1]      ; 4.986 ;       ;       ; 4.986 ;
; in2        ; ones[0]     ; 9.491 ; 9.491 ; 9.491 ; 9.491 ;
; in2        ; ones[1]     ; 9.521 ; 9.521 ; 9.521 ; 9.521 ;
; in2        ; ones[2]     ; 9.861 ; 9.861 ; 9.861 ; 9.861 ;
; in2        ; ones[3]     ; 9.858 ; 9.858 ; 9.858 ; 9.858 ;
; in2        ; ones[4]     ; 9.907 ; 9.907 ; 9.907 ; 9.907 ;
; in2        ; ones[5]     ; 9.885 ; 9.885 ; 9.885 ; 9.885 ;
; in2        ; ones[6]     ; 9.883 ; 9.883 ; 9.883 ; 9.883 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Fast Model Setup Summary                                  ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; inst|altpll_component|pll|clk[0] ; -3.112 ; -44.620       ;
; switch                           ; -0.224 ; -0.833        ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast Model Hold Summary                                  ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; inst|altpll_component|pll|clk[0] ; 0.215 ; 0.000         ;
; switch                           ; 0.243 ; 0.000         ;
+----------------------------------+-------+---------------+


+--------------------------------+
; Fast Model Recovery Summary    ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; switch ; 1.337 ; 0.000         ;
+--------+-------+---------------+


+---------------------------------+
; Fast Model Removal Summary      ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; switch ; -0.457 ; -7.312        ;
+--------+--------+---------------+


+-----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; switch                           ; -1.222 ; -17.222       ;
; inst|altpll_component|pll|clk[0] ; 9.000  ; 0.000         ;
; osc                              ; 10.000 ; 0.000         ;
+----------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst|altpll_component|pll|clk[0]'                                                                                                  ;
+--------+---------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                     ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+
; -3.112 ; count:inst2|out[0]  ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 2.030      ;
; -3.026 ; count:inst2|out[1]  ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.944      ;
; -3.012 ; count:inst2|out[0]  ; trigger_clock:inst5|out[11] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.615     ; 1.929      ;
; -3.011 ; count:inst2|out[0]  ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.929      ;
; -2.982 ; count:inst2|out[0]  ; trigger_clock:inst5|out[13] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.900      ;
; -2.944 ; count:inst2|out[0]  ; trigger_clock:inst5|out[12] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.862      ;
; -2.926 ; count:inst2|out[1]  ; trigger_clock:inst5|out[11] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.615     ; 1.843      ;
; -2.925 ; count:inst2|out[1]  ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.843      ;
; -2.922 ; count:inst2|out[0]  ; trigger_clock:inst5|out[8]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.615     ; 1.839      ;
; -2.909 ; count:inst2|out[3]  ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.827      ;
; -2.896 ; count:inst2|out[1]  ; trigger_clock:inst5|out[13] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.814      ;
; -2.894 ; count:inst2|out[8]  ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.812      ;
; -2.878 ; count:inst2|out[0]  ; trigger_clock:inst5|out[10] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.615     ; 1.795      ;
; -2.863 ; count:inst2|out[2]  ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.781      ;
; -2.858 ; count:inst2|out[1]  ; trigger_clock:inst5|out[12] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.776      ;
; -2.855 ; count:inst2|out[4]  ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.773      ;
; -2.853 ; count:inst2|out[6]  ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.771      ;
; -2.843 ; count:inst2|out[0]  ; trigger_clock:inst5|out[9]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.615     ; 1.760      ;
; -2.836 ; count:inst2|out[1]  ; trigger_clock:inst5|out[8]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.615     ; 1.753      ;
; -2.830 ; count:inst2|out[9]  ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.748      ;
; -2.809 ; count:inst2|out[3]  ; trigger_clock:inst5|out[11] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.615     ; 1.726      ;
; -2.808 ; count:inst2|out[3]  ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.726      ;
; -2.798 ; count:inst2|out[10] ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.716      ;
; -2.794 ; count:inst2|out[8]  ; trigger_clock:inst5|out[11] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.615     ; 1.711      ;
; -2.793 ; count:inst2|out[8]  ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.711      ;
; -2.792 ; count:inst2|out[1]  ; trigger_clock:inst5|out[10] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.615     ; 1.709      ;
; -2.779 ; count:inst2|out[3]  ; trigger_clock:inst5|out[13] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.697      ;
; -2.778 ; count:inst2|out[12] ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.696      ;
; -2.771 ; count:inst2|out[5]  ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.689      ;
; -2.764 ; count:inst2|out[8]  ; trigger_clock:inst5|out[13] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.682      ;
; -2.763 ; count:inst2|out[2]  ; trigger_clock:inst5|out[11] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.615     ; 1.680      ;
; -2.762 ; count:inst2|out[2]  ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.680      ;
; -2.757 ; count:inst2|out[1]  ; trigger_clock:inst5|out[9]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.615     ; 1.674      ;
; -2.755 ; count:inst2|out[4]  ; trigger_clock:inst5|out[11] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.615     ; 1.672      ;
; -2.754 ; count:inst2|out[4]  ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.672      ;
; -2.753 ; count:inst2|out[6]  ; trigger_clock:inst5|out[11] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.615     ; 1.670      ;
; -2.752 ; count:inst2|out[6]  ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.670      ;
; -2.741 ; count:inst2|out[3]  ; trigger_clock:inst5|out[12] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.659      ;
; -2.739 ; count:inst2|out[14] ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.657      ;
; -2.733 ; count:inst2|out[2]  ; trigger_clock:inst5|out[13] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.651      ;
; -2.730 ; count:inst2|out[9]  ; trigger_clock:inst5|out[11] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.615     ; 1.647      ;
; -2.729 ; count:inst2|out[9]  ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.647      ;
; -2.726 ; count:inst2|out[8]  ; trigger_clock:inst5|out[12] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.644      ;
; -2.725 ; count:inst2|out[4]  ; trigger_clock:inst5|out[13] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.643      ;
; -2.723 ; count:inst2|out[6]  ; trigger_clock:inst5|out[13] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.641      ;
; -2.719 ; count:inst2|out[3]  ; trigger_clock:inst5|out[8]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.615     ; 1.636      ;
; -2.715 ; count:inst2|out[11] ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.633      ;
; -2.700 ; count:inst2|out[9]  ; trigger_clock:inst5|out[13] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.618      ;
; -2.698 ; count:inst2|out[10] ; trigger_clock:inst5|out[11] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.615     ; 1.615      ;
; -2.697 ; count:inst2|out[10] ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.615      ;
; -2.696 ; count:inst2|out[0]  ; trigger_clock:inst5|out[7]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.614      ;
; -2.695 ; count:inst2|out[2]  ; trigger_clock:inst5|out[12] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.613      ;
; -2.692 ; count:inst2|out[7]  ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.610      ;
; -2.690 ; count:inst2|out[13] ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.608      ;
; -2.687 ; count:inst2|out[4]  ; trigger_clock:inst5|out[12] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.605      ;
; -2.685 ; count:inst2|out[6]  ; trigger_clock:inst5|out[12] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.603      ;
; -2.677 ; count:inst2|out[12] ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.595      ;
; -2.675 ; count:inst2|out[3]  ; trigger_clock:inst5|out[10] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.615     ; 1.592      ;
; -2.673 ; count:inst2|out[2]  ; trigger_clock:inst5|out[8]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.615     ; 1.590      ;
; -2.672 ; count:inst2|out[0]  ; trigger_clock:inst5|out[6]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.590      ;
; -2.671 ; count:inst2|out[5]  ; trigger_clock:inst5|out[11] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.615     ; 1.588      ;
; -2.670 ; count:inst2|out[5]  ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.588      ;
; -2.668 ; count:inst2|out[10] ; trigger_clock:inst5|out[13] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.586      ;
; -2.663 ; count:inst2|out[6]  ; trigger_clock:inst5|out[8]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.615     ; 1.580      ;
; -2.662 ; count:inst2|out[9]  ; trigger_clock:inst5|out[12] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.580      ;
; -2.660 ; count:inst2|out[8]  ; trigger_clock:inst5|out[10] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.615     ; 1.577      ;
; -2.648 ; count:inst2|out[12] ; trigger_clock:inst5|out[13] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.566      ;
; -2.641 ; count:inst2|out[0]  ; trigger_clock:inst5|out[5]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.559      ;
; -2.641 ; count:inst2|out[5]  ; trigger_clock:inst5|out[13] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.559      ;
; -2.640 ; count:inst2|out[3]  ; trigger_clock:inst5|out[9]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.615     ; 1.557      ;
; -2.636 ; count:inst2|out[4]  ; trigger_clock:inst5|out[8]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.615     ; 1.553      ;
; -2.630 ; count:inst2|out[10] ; trigger_clock:inst5|out[12] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.548      ;
; -2.629 ; count:inst2|out[2]  ; trigger_clock:inst5|out[10] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.615     ; 1.546      ;
; -2.626 ; count:inst2|out[0]  ; trigger_clock:inst5|out[2]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.544      ;
; -2.625 ; count:inst2|out[8]  ; trigger_clock:inst5|out[9]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.615     ; 1.542      ;
; -2.621 ; count:inst2|out[4]  ; trigger_clock:inst5|out[10] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.615     ; 1.538      ;
; -2.619 ; count:inst2|out[6]  ; trigger_clock:inst5|out[10] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.615     ; 1.536      ;
; -2.614 ; count:inst2|out[11] ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.532      ;
; -2.610 ; count:inst2|out[1]  ; trigger_clock:inst5|out[7]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.528      ;
; -2.607 ; count:inst2|out[0]  ; trigger_clock:inst5|out[4]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.525      ;
; -2.603 ; count:inst2|out[5]  ; trigger_clock:inst5|out[12] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.521      ;
; -2.601 ; count:inst2|out[8]  ; trigger_clock:inst5|out[8]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.615     ; 1.518      ;
; -2.596 ; count:inst2|out[9]  ; trigger_clock:inst5|out[10] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.615     ; 1.513      ;
; -2.594 ; count:inst2|out[2]  ; trigger_clock:inst5|out[9]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.615     ; 1.511      ;
; -2.592 ; count:inst2|out[7]  ; trigger_clock:inst5|out[11] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.615     ; 1.509      ;
; -2.591 ; count:inst2|out[7]  ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.509      ;
; -2.589 ; count:inst2|out[13] ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.507      ;
; -2.588 ; count:inst2|out[0]  ; trigger_clock:inst5|out[1]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.506      ;
; -2.586 ; count:inst2|out[1]  ; trigger_clock:inst5|out[6]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.504      ;
; -2.586 ; count:inst2|out[4]  ; trigger_clock:inst5|out[9]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.615     ; 1.503      ;
; -2.585 ; count:inst2|out[11] ; trigger_clock:inst5|out[13] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.503      ;
; -2.584 ; count:inst2|out[6]  ; trigger_clock:inst5|out[9]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.615     ; 1.501      ;
; -2.581 ; count:inst2|out[5]  ; trigger_clock:inst5|out[8]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.615     ; 1.498      ;
; -2.566 ; count:inst2|out[0]  ; trigger_clock:inst5|out[3]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.615     ; 1.483      ;
; -2.562 ; count:inst2|out[7]  ; trigger_clock:inst5|out[13] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.480      ;
; -2.555 ; count:inst2|out[1]  ; trigger_clock:inst5|out[5]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.473      ;
; -2.547 ; count:inst2|out[11] ; trigger_clock:inst5|out[12] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.465      ;
; -2.540 ; count:inst2|out[1]  ; trigger_clock:inst5|out[2]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.458      ;
; -2.537 ; count:inst2|out[5]  ; trigger_clock:inst5|out[10] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.615     ; 1.454      ;
; -2.535 ; count:inst2|out[14] ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.614     ; 1.453      ;
+--------+---------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'switch'                                                                                               ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.224 ; count:inst2|out[1]  ; count:inst2|out[15] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.256      ;
; -0.189 ; count:inst2|out[1]  ; count:inst2|out[14] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.221      ;
; -0.154 ; count:inst2|out[1]  ; count:inst2|out[13] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.186      ;
; -0.134 ; count:inst2|out[0]  ; count:inst2|out[15] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.166      ;
; -0.119 ; count:inst2|out[1]  ; count:inst2|out[12] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.151      ;
; -0.099 ; count:inst2|out[2]  ; count:inst2|out[15] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.131      ;
; -0.099 ; count:inst2|out[0]  ; count:inst2|out[14] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.131      ;
; -0.084 ; count:inst2|out[1]  ; count:inst2|out[11] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.116      ;
; -0.065 ; count:inst2|out[3]  ; count:inst2|out[15] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.097      ;
; -0.064 ; count:inst2|out[2]  ; count:inst2|out[14] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.096      ;
; -0.064 ; count:inst2|out[0]  ; count:inst2|out[13] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.096      ;
; -0.049 ; count:inst2|out[1]  ; count:inst2|out[10] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.081      ;
; -0.044 ; count:inst2|out[4]  ; count:inst2|out[15] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.076      ;
; -0.030 ; count:inst2|out[3]  ; count:inst2|out[14] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.062      ;
; -0.029 ; count:inst2|out[2]  ; count:inst2|out[13] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.061      ;
; -0.029 ; count:inst2|out[0]  ; count:inst2|out[12] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.061      ;
; -0.014 ; count:inst2|out[1]  ; count:inst2|out[9]  ; switch       ; switch      ; 1.000        ; 0.000      ; 1.046      ;
; -0.009 ; count:inst2|out[4]  ; count:inst2|out[14] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.041      ;
; 0.004  ; count:inst2|out[5]  ; count:inst2|out[15] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.028      ;
; 0.005  ; count:inst2|out[3]  ; count:inst2|out[13] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.027      ;
; 0.006  ; count:inst2|out[2]  ; count:inst2|out[12] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.026      ;
; 0.006  ; count:inst2|out[0]  ; count:inst2|out[11] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.026      ;
; 0.026  ; count:inst2|out[4]  ; count:inst2|out[13] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.006      ;
; 0.027  ; count:inst2|out[6]  ; count:inst2|out[15] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.005      ;
; 0.039  ; count:inst2|out[5]  ; count:inst2|out[14] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.993      ;
; 0.040  ; count:inst2|out[3]  ; count:inst2|out[12] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.992      ;
; 0.041  ; count:inst2|out[2]  ; count:inst2|out[11] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.991      ;
; 0.041  ; count:inst2|out[0]  ; count:inst2|out[10] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.991      ;
; 0.059  ; count:inst2|out[7]  ; count:inst2|out[15] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.973      ;
; 0.061  ; count:inst2|out[4]  ; count:inst2|out[12] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.971      ;
; 0.062  ; count:inst2|out[6]  ; count:inst2|out[14] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.970      ;
; 0.074  ; count:inst2|out[5]  ; count:inst2|out[13] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.958      ;
; 0.075  ; count:inst2|out[3]  ; count:inst2|out[11] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.957      ;
; 0.076  ; count:inst2|out[2]  ; count:inst2|out[10] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.956      ;
; 0.076  ; count:inst2|out[0]  ; count:inst2|out[9]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.956      ;
; 0.080  ; count:inst2|out[1]  ; count:inst2|out[8]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.952      ;
; 0.094  ; count:inst2|out[7]  ; count:inst2|out[14] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.938      ;
; 0.096  ; count:inst2|out[4]  ; count:inst2|out[11] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.936      ;
; 0.097  ; count:inst2|out[6]  ; count:inst2|out[13] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.935      ;
; 0.109  ; count:inst2|out[5]  ; count:inst2|out[12] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.923      ;
; 0.110  ; count:inst2|out[3]  ; count:inst2|out[10] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.922      ;
; 0.111  ; count:inst2|out[2]  ; count:inst2|out[9]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.921      ;
; 0.115  ; count:inst2|out[1]  ; count:inst2|out[7]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.917      ;
; 0.116  ; count:inst2|out[8]  ; count:inst2|out[15] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.916      ;
; 0.129  ; count:inst2|out[7]  ; count:inst2|out[13] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.903      ;
; 0.131  ; count:inst2|out[4]  ; count:inst2|out[10] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.901      ;
; 0.132  ; count:inst2|out[6]  ; count:inst2|out[12] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.900      ;
; 0.144  ; count:inst2|out[5]  ; count:inst2|out[11] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.888      ;
; 0.145  ; count:inst2|out[3]  ; count:inst2|out[9]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.887      ;
; 0.150  ; count:inst2|out[1]  ; count:inst2|out[6]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.882      ;
; 0.151  ; count:inst2|out[8]  ; count:inst2|out[14] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.881      ;
; 0.164  ; count:inst2|out[7]  ; count:inst2|out[12] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.868      ;
; 0.166  ; count:inst2|out[4]  ; count:inst2|out[9]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.866      ;
; 0.167  ; count:inst2|out[6]  ; count:inst2|out[11] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.865      ;
; 0.170  ; count:inst2|out[0]  ; count:inst2|out[8]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.862      ;
; 0.179  ; count:inst2|out[5]  ; count:inst2|out[10] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.853      ;
; 0.185  ; count:inst2|out[1]  ; count:inst2|out[5]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.847      ;
; 0.186  ; count:inst2|out[8]  ; count:inst2|out[13] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.846      ;
; 0.191  ; count:inst2|out[9]  ; count:inst2|out[15] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.841      ;
; 0.199  ; count:inst2|out[7]  ; count:inst2|out[11] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.833      ;
; 0.202  ; count:inst2|out[6]  ; count:inst2|out[10] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.830      ;
; 0.205  ; count:inst2|out[2]  ; count:inst2|out[8]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.827      ;
; 0.205  ; count:inst2|out[0]  ; count:inst2|out[7]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.827      ;
; 0.213  ; count:inst2|out[0]  ; count:inst2|out[0]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.819      ;
; 0.214  ; count:inst2|out[5]  ; count:inst2|out[9]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.818      ;
; 0.220  ; count:inst2|out[1]  ; count:inst2|out[4]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.812      ;
; 0.221  ; count:inst2|out[8]  ; count:inst2|out[12] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.811      ;
; 0.226  ; count:inst2|out[9]  ; count:inst2|out[14] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.806      ;
; 0.234  ; count:inst2|out[7]  ; count:inst2|out[10] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.798      ;
; 0.237  ; count:inst2|out[6]  ; count:inst2|out[9]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.795      ;
; 0.239  ; count:inst2|out[3]  ; count:inst2|out[8]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.793      ;
; 0.240  ; count:inst2|out[2]  ; count:inst2|out[7]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.792      ;
; 0.240  ; count:inst2|out[0]  ; count:inst2|out[6]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.792      ;
; 0.242  ; count:inst2|out[10] ; count:inst2|out[15] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.790      ;
; 0.255  ; count:inst2|out[1]  ; count:inst2|out[3]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.777      ;
; 0.256  ; count:inst2|out[8]  ; count:inst2|out[11] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.776      ;
; 0.260  ; count:inst2|out[4]  ; count:inst2|out[8]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.772      ;
; 0.261  ; count:inst2|out[9]  ; count:inst2|out[13] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.771      ;
; 0.264  ; count:inst2|out[11] ; count:inst2|out[15] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.768      ;
; 0.269  ; count:inst2|out[7]  ; count:inst2|out[9]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.763      ;
; 0.274  ; count:inst2|out[3]  ; count:inst2|out[7]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.758      ;
; 0.275  ; count:inst2|out[2]  ; count:inst2|out[6]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.757      ;
; 0.275  ; count:inst2|out[0]  ; count:inst2|out[5]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.757      ;
; 0.277  ; count:inst2|out[10] ; count:inst2|out[14] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.755      ;
; 0.290  ; count:inst2|out[1]  ; count:inst2|out[2]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.742      ;
; 0.291  ; count:inst2|out[8]  ; count:inst2|out[10] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.741      ;
; 0.295  ; count:inst2|out[4]  ; count:inst2|out[7]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.737      ;
; 0.296  ; count:inst2|out[9]  ; count:inst2|out[12] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.736      ;
; 0.299  ; count:inst2|out[11] ; count:inst2|out[14] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.733      ;
; 0.308  ; count:inst2|out[5]  ; count:inst2|out[8]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.724      ;
; 0.309  ; count:inst2|out[3]  ; count:inst2|out[6]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.723      ;
; 0.310  ; count:inst2|out[2]  ; count:inst2|out[5]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.722      ;
; 0.310  ; count:inst2|out[0]  ; count:inst2|out[4]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.722      ;
; 0.312  ; count:inst2|out[12] ; count:inst2|out[15] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.720      ;
; 0.312  ; count:inst2|out[10] ; count:inst2|out[13] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.720      ;
; 0.326  ; count:inst2|out[8]  ; count:inst2|out[9]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.706      ;
; 0.330  ; count:inst2|out[4]  ; count:inst2|out[6]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.702      ;
; 0.331  ; count:inst2|out[9]  ; count:inst2|out[11] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.701      ;
; 0.331  ; count:inst2|out[6]  ; count:inst2|out[8]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.701      ;
; 0.333  ; count:inst2|out[13] ; count:inst2|out[15] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.699      ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst|altpll_component|pll|clk[0]'                                                                                                                              ;
+-------+-----------------------------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.215 ; trigger_clock:inst5|k[2]    ; trigger_clock:inst5|k[2]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; trigger_clock:inst5|k[3]    ; trigger_clock:inst5|k[3]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; trigger_clock:inst5|i[31]   ; trigger_clock:inst5|i[31]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.359 ; trigger_clock:inst5|i[1]    ; trigger_clock:inst5|i[1]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; trigger_clock:inst5|i[17]   ; trigger_clock:inst5|i[17]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; trigger_clock:inst5|i[11]   ; trigger_clock:inst5|i[11]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; trigger_clock:inst5|i[2]    ; trigger_clock:inst5|i[2]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; trigger_clock:inst5|i[9]    ; trigger_clock:inst5|i[9]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; trigger_clock:inst5|i[25]   ; trigger_clock:inst5|i[25]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; trigger_clock:inst5|i[27]   ; trigger_clock:inst5|i[27]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; trigger_clock:inst5|i[29]   ; trigger_clock:inst5|i[29]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock:inst5|i[30]   ; trigger_clock:inst5|i[30]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock:inst5|i[4]    ; trigger_clock:inst5|i[4]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock:inst5|i[7]    ; trigger_clock:inst5|i[7]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.367 ; trigger_clock:inst5|i[28]   ; trigger_clock:inst5|i[28]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; trigger_clock:inst5|i[19]   ; trigger_clock:inst5|i[19]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; trigger_clock:inst5|i[12]   ; trigger_clock:inst5|i[12]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; trigger_clock:inst5|i[10]   ; trigger_clock:inst5|i[10]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; trigger_clock:inst5|i[3]    ; trigger_clock:inst5|i[3]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; trigger_clock:inst5|i[5]    ; trigger_clock:inst5|i[5]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; trigger_clock:inst5|i[6]    ; trigger_clock:inst5|i[6]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.382 ; trigger_clock:inst5|k[2]    ; trigger_clock:inst5|k[3]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.534      ;
; 0.497 ; trigger_clock:inst5|i[1]    ; trigger_clock:inst5|i[2]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; trigger_clock:inst5|i[27]   ; trigger_clock:inst5|i[28]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; trigger_clock:inst5|i[11]   ; trigger_clock:inst5|i[12]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; trigger_clock:inst5|i[9]    ; trigger_clock:inst5|i[10]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; trigger_clock:inst5|i[2]    ; trigger_clock:inst5|i[3]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; trigger_clock:inst5|i[30]   ; trigger_clock:inst5|i[31]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; trigger_clock:inst5|i[29]   ; trigger_clock:inst5|i[30]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; trigger_clock:inst5|i[4]    ; trigger_clock:inst5|i[5]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.507 ; trigger_clock:inst5|i[28]   ; trigger_clock:inst5|i[29]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.659      ;
; 0.509 ; trigger_clock:inst5|i[10]   ; trigger_clock:inst5|i[11]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.511 ; trigger_clock:inst5|i[3]    ; trigger_clock:inst5|i[4]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; trigger_clock:inst5|i[6]    ; trigger_clock:inst5|i[7]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; trigger_clock:inst5|i[5]    ; trigger_clock:inst5|i[6]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.532 ; trigger_clock:inst5|i[17]   ; trigger_clock:inst5|i[19]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.684      ;
; 0.532 ; trigger_clock:inst5|i[1]    ; trigger_clock:inst5|i[3]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; trigger_clock:inst5|i[25]   ; trigger_clock:inst5|i[27]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; trigger_clock:inst5|i[27]   ; trigger_clock:inst5|i[29]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; trigger_clock:inst5|i[9]    ; trigger_clock:inst5|i[11]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; trigger_clock:inst5|i[2]    ; trigger_clock:inst5|i[4]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; trigger_clock:inst5|i[29]   ; trigger_clock:inst5|i[31]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; trigger_clock:inst5|i[4]    ; trigger_clock:inst5|i[6]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.686      ;
; 0.542 ; trigger_clock:inst5|i[28]   ; trigger_clock:inst5|i[30]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.694      ;
; 0.544 ; trigger_clock:inst5|i[10]   ; trigger_clock:inst5|i[12]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.546 ; trigger_clock:inst5|i[3]    ; trigger_clock:inst5|i[5]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; trigger_clock:inst5|i[5]    ; trigger_clock:inst5|i[7]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.567 ; trigger_clock:inst5|i[1]    ; trigger_clock:inst5|i[4]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.719      ;
; 0.568 ; trigger_clock:inst5|i[25]   ; trigger_clock:inst5|i[28]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; trigger_clock:inst5|i[27]   ; trigger_clock:inst5|i[30]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; trigger_clock:inst5|i[9]    ; trigger_clock:inst5|i[12]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; trigger_clock:inst5|i[2]    ; trigger_clock:inst5|i[5]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.720      ;
; 0.569 ; trigger_clock:inst5|i[4]    ; trigger_clock:inst5|i[7]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.721      ;
; 0.575 ; trigger_clock:inst5|i[18]   ; trigger_clock:inst5|i[19]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.726      ;
; 0.576 ; trigger_clock:inst5|i[8]    ; trigger_clock:inst5|i[9]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.728      ;
; 0.577 ; trigger_clock:inst5|i[28]   ; trigger_clock:inst5|i[31]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.729      ;
; 0.578 ; trigger_clock:inst5|i[0]    ; trigger_clock:inst5|i[1]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.730      ;
; 0.578 ; trigger_clock:inst5|i[16]   ; trigger_clock:inst5|i[17]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.730      ;
; 0.578 ; trigger_clock:inst5|i[26]   ; trigger_clock:inst5|i[27]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.729      ;
; 0.580 ; trigger_clock:inst5|i[24]   ; trigger_clock:inst5|i[25]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.731      ;
; 0.581 ; trigger_clock:inst5|i[3]    ; trigger_clock:inst5|i[6]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.733      ;
; 0.589 ; trigger_clock:inst5|i[7]    ; trigger_clock:inst5|i[9]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.741      ;
; 0.602 ; trigger_clock:inst5|i[1]    ; trigger_clock:inst5|i[5]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.754      ;
; 0.603 ; trigger_clock:inst5|i[25]   ; trigger_clock:inst5|i[29]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.755      ;
; 0.603 ; trigger_clock:inst5|i[27]   ; trigger_clock:inst5|i[31]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.755      ;
; 0.603 ; trigger_clock:inst5|i[2]    ; trigger_clock:inst5|i[6]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.755      ;
; 0.611 ; trigger_clock:inst5|i[8]    ; trigger_clock:inst5|i[10]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.763      ;
; 0.613 ; trigger_clock:inst5|i[0]    ; trigger_clock:inst5|i[2]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.765      ;
; 0.613 ; trigger_clock:inst5|i[26]   ; trigger_clock:inst5|i[28]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.764      ;
; 0.616 ; trigger_clock:inst5|i[3]    ; trigger_clock:inst5|i[7]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.768      ;
; 0.624 ; trigger_clock:inst5|i[7]    ; trigger_clock:inst5|i[10]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.776      ;
; 0.637 ; trigger_clock:inst5|i[1]    ; trigger_clock:inst5|i[6]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.789      ;
; 0.638 ; trigger_clock:inst5|i[25]   ; trigger_clock:inst5|i[30]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.790      ;
; 0.638 ; trigger_clock:inst5|i[2]    ; trigger_clock:inst5|i[7]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.790      ;
; 0.641 ; trigger_clock:inst5|i[6]    ; trigger_clock:inst5|i[9]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.793      ;
; 0.646 ; trigger_clock:inst5|i[8]    ; trigger_clock:inst5|i[11]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.798      ;
; 0.648 ; trigger_clock:inst5|i[16]   ; trigger_clock:inst5|i[19]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.800      ;
; 0.648 ; trigger_clock:inst5|i[0]    ; trigger_clock:inst5|i[3]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.800      ;
; 0.648 ; trigger_clock:inst5|i[26]   ; trigger_clock:inst5|i[29]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.799      ;
; 0.650 ; trigger_clock:inst5|i[24]   ; trigger_clock:inst5|i[27]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.801      ;
; 0.656 ; trigger_clock:inst5|i[13]   ; trigger_clock:inst5|i[17]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 0.804      ;
; 0.659 ; trigger_clock:inst5|i[7]    ; trigger_clock:inst5|i[11]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.811      ;
; 0.672 ; trigger_clock:inst5|i[1]    ; trigger_clock:inst5|i[7]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.824      ;
; 0.673 ; trigger_clock:inst5|i[25]   ; trigger_clock:inst5|i[31]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.825      ;
; 0.675 ; trigger_clock:inst5|out[7]  ; trigger_clock:inst5|out[7]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.827      ;
; 0.676 ; trigger_clock:inst5|i[6]    ; trigger_clock:inst5|i[10]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.828      ;
; 0.676 ; trigger_clock:inst5|i[5]    ; trigger_clock:inst5|i[9]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.828      ;
; 0.677 ; trigger_clock:inst5|i[15]   ; trigger_clock:inst5|i[17]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 0.825      ;
; 0.678 ; trigger_clock:inst5|i[23]   ; trigger_clock:inst5|i[25]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.829      ;
; 0.681 ; trigger_clock:inst5|i[8]    ; trigger_clock:inst5|i[12]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.833      ;
; 0.683 ; trigger_clock:inst5|i[0]    ; trigger_clock:inst5|i[4]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.835      ;
; 0.683 ; trigger_clock:inst5|i[26]   ; trigger_clock:inst5|i[30]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.834      ;
; 0.684 ; trigger_clock:inst5|i[24]   ; trigger_clock:inst5|i[24]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.836      ;
; 0.685 ; trigger_clock:inst5|i[24]   ; trigger_clock:inst5|i[28]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.836      ;
; 0.688 ; trigger_clock:inst5|out[12] ; trigger_clock:inst5|out[12] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.840      ;
; 0.691 ; trigger_clock:inst5|out[5]  ; trigger_clock:inst5|out[5]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.843      ;
; 0.693 ; trigger_clock:inst5|out[4]  ; trigger_clock:inst5|out[4]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.845      ;
; 0.694 ; trigger_clock:inst5|i[7]    ; trigger_clock:inst5|i[12]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.846      ;
; 0.697 ; trigger_clock:inst5|out[13] ; trigger_clock:inst5|out[13] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.849      ;
; 0.698 ; trigger_clock:inst5|i[4]    ; trigger_clock:inst5|i[9]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.850      ;
+-------+-----------------------------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'switch'                                                                                               ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.243 ; count:inst2|out[15] ; count:inst2|out[15] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.395      ;
; 0.360 ; count:inst2|out[10] ; count:inst2|out[10] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; count:inst2|out[12] ; count:inst2|out[12] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; count:inst2|out[8]  ; count:inst2|out[8]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; count:inst2|out[14] ; count:inst2|out[14] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; count:inst2|out[2]  ; count:inst2|out[2]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; count:inst2|out[3]  ; count:inst2|out[3]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; count:inst2|out[5]  ; count:inst2|out[5]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; count:inst2|out[0]  ; count:inst2|out[1]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.517      ;
; 0.371 ; count:inst2|out[11] ; count:inst2|out[11] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; count:inst2|out[13] ; count:inst2|out[13] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; count:inst2|out[6]  ; count:inst2|out[6]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; count:inst2|out[9]  ; count:inst2|out[9]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; count:inst2|out[4]  ; count:inst2|out[4]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.527      ;
; 0.377 ; count:inst2|out[7]  ; count:inst2|out[7]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.529      ;
; 0.450 ; count:inst2|out[1]  ; count:inst2|out[1]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.602      ;
; 0.498 ; count:inst2|out[10] ; count:inst2|out[11] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; count:inst2|out[12] ; count:inst2|out[13] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; count:inst2|out[14] ; count:inst2|out[15] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; count:inst2|out[0]  ; count:inst2|out[2]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.652      ;
; 0.500 ; count:inst2|out[2]  ; count:inst2|out[3]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.652      ;
; 0.501 ; count:inst2|out[3]  ; count:inst2|out[4]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; count:inst2|out[5]  ; count:inst2|out[6]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.654      ;
; 0.511 ; count:inst2|out[11] ; count:inst2|out[12] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; count:inst2|out[13] ; count:inst2|out[14] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.664      ;
; 0.514 ; count:inst2|out[9]  ; count:inst2|out[10] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; count:inst2|out[6]  ; count:inst2|out[7]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.666      ;
; 0.515 ; count:inst2|out[4]  ; count:inst2|out[5]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.667      ;
; 0.517 ; count:inst2|out[7]  ; count:inst2|out[8]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.669      ;
; 0.533 ; count:inst2|out[10] ; count:inst2|out[12] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; count:inst2|out[12] ; count:inst2|out[14] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.685      ;
; 0.535 ; count:inst2|out[0]  ; count:inst2|out[3]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.687      ;
; 0.535 ; count:inst2|out[2]  ; count:inst2|out[4]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.687      ;
; 0.536 ; count:inst2|out[3]  ; count:inst2|out[5]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.688      ;
; 0.537 ; count:inst2|out[5]  ; count:inst2|out[7]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.689      ;
; 0.546 ; count:inst2|out[11] ; count:inst2|out[13] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; count:inst2|out[13] ; count:inst2|out[15] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.699      ;
; 0.549 ; count:inst2|out[9]  ; count:inst2|out[11] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.701      ;
; 0.549 ; count:inst2|out[6]  ; count:inst2|out[8]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.701      ;
; 0.550 ; count:inst2|out[4]  ; count:inst2|out[6]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.702      ;
; 0.554 ; count:inst2|out[8]  ; count:inst2|out[9]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.706      ;
; 0.568 ; count:inst2|out[10] ; count:inst2|out[13] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; count:inst2|out[12] ; count:inst2|out[15] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.720      ;
; 0.570 ; count:inst2|out[0]  ; count:inst2|out[4]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.722      ;
; 0.570 ; count:inst2|out[2]  ; count:inst2|out[5]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.722      ;
; 0.571 ; count:inst2|out[3]  ; count:inst2|out[6]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.723      ;
; 0.572 ; count:inst2|out[5]  ; count:inst2|out[8]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.724      ;
; 0.581 ; count:inst2|out[11] ; count:inst2|out[14] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.733      ;
; 0.584 ; count:inst2|out[9]  ; count:inst2|out[12] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.736      ;
; 0.585 ; count:inst2|out[4]  ; count:inst2|out[7]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.737      ;
; 0.589 ; count:inst2|out[8]  ; count:inst2|out[10] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.741      ;
; 0.590 ; count:inst2|out[1]  ; count:inst2|out[2]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.742      ;
; 0.603 ; count:inst2|out[10] ; count:inst2|out[14] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.755      ;
; 0.605 ; count:inst2|out[0]  ; count:inst2|out[5]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.757      ;
; 0.605 ; count:inst2|out[2]  ; count:inst2|out[6]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.757      ;
; 0.606 ; count:inst2|out[3]  ; count:inst2|out[7]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.758      ;
; 0.611 ; count:inst2|out[7]  ; count:inst2|out[9]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.763      ;
; 0.616 ; count:inst2|out[11] ; count:inst2|out[15] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.768      ;
; 0.619 ; count:inst2|out[9]  ; count:inst2|out[13] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.771      ;
; 0.620 ; count:inst2|out[4]  ; count:inst2|out[8]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.772      ;
; 0.624 ; count:inst2|out[8]  ; count:inst2|out[11] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.776      ;
; 0.625 ; count:inst2|out[1]  ; count:inst2|out[3]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.777      ;
; 0.638 ; count:inst2|out[10] ; count:inst2|out[15] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.790      ;
; 0.640 ; count:inst2|out[0]  ; count:inst2|out[6]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.792      ;
; 0.640 ; count:inst2|out[2]  ; count:inst2|out[7]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.792      ;
; 0.641 ; count:inst2|out[3]  ; count:inst2|out[8]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.793      ;
; 0.643 ; count:inst2|out[6]  ; count:inst2|out[9]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.795      ;
; 0.646 ; count:inst2|out[7]  ; count:inst2|out[10] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.798      ;
; 0.654 ; count:inst2|out[9]  ; count:inst2|out[14] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.806      ;
; 0.659 ; count:inst2|out[8]  ; count:inst2|out[12] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.811      ;
; 0.660 ; count:inst2|out[1]  ; count:inst2|out[4]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.812      ;
; 0.666 ; count:inst2|out[5]  ; count:inst2|out[9]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.818      ;
; 0.667 ; count:inst2|out[0]  ; count:inst2|out[0]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.819      ;
; 0.675 ; count:inst2|out[0]  ; count:inst2|out[7]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.827      ;
; 0.675 ; count:inst2|out[2]  ; count:inst2|out[8]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.827      ;
; 0.678 ; count:inst2|out[6]  ; count:inst2|out[10] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.830      ;
; 0.681 ; count:inst2|out[7]  ; count:inst2|out[11] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.833      ;
; 0.689 ; count:inst2|out[9]  ; count:inst2|out[15] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.841      ;
; 0.694 ; count:inst2|out[8]  ; count:inst2|out[13] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.846      ;
; 0.695 ; count:inst2|out[1]  ; count:inst2|out[5]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.847      ;
; 0.701 ; count:inst2|out[5]  ; count:inst2|out[10] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.853      ;
; 0.710 ; count:inst2|out[0]  ; count:inst2|out[8]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.862      ;
; 0.713 ; count:inst2|out[6]  ; count:inst2|out[11] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.865      ;
; 0.714 ; count:inst2|out[4]  ; count:inst2|out[9]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.866      ;
; 0.716 ; count:inst2|out[7]  ; count:inst2|out[12] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.868      ;
; 0.729 ; count:inst2|out[8]  ; count:inst2|out[14] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.881      ;
; 0.730 ; count:inst2|out[1]  ; count:inst2|out[6]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.882      ;
; 0.735 ; count:inst2|out[3]  ; count:inst2|out[9]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.887      ;
; 0.736 ; count:inst2|out[5]  ; count:inst2|out[11] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.888      ;
; 0.748 ; count:inst2|out[6]  ; count:inst2|out[12] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.900      ;
; 0.749 ; count:inst2|out[4]  ; count:inst2|out[10] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.901      ;
; 0.751 ; count:inst2|out[7]  ; count:inst2|out[13] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.903      ;
; 0.764 ; count:inst2|out[8]  ; count:inst2|out[15] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.916      ;
; 0.765 ; count:inst2|out[1]  ; count:inst2|out[7]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.917      ;
; 0.769 ; count:inst2|out[2]  ; count:inst2|out[9]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.921      ;
; 0.770 ; count:inst2|out[3]  ; count:inst2|out[10] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.922      ;
; 0.771 ; count:inst2|out[5]  ; count:inst2|out[12] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.923      ;
; 0.783 ; count:inst2|out[6]  ; count:inst2|out[13] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.935      ;
; 0.784 ; count:inst2|out[4]  ; count:inst2|out[11] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.936      ;
; 0.786 ; count:inst2|out[7]  ; count:inst2|out[14] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.938      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'switch'                                                                                                                     ;
+-------+---------------------------+---------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node             ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------+----------------------------------+-------------+--------------+------------+------------+
; 1.337 ; trigger_clock:inst5|reset ; count:inst2|out[0]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.616      ; 0.811      ;
; 1.337 ; trigger_clock:inst5|reset ; count:inst2|out[1]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.616      ; 0.811      ;
; 1.337 ; trigger_clock:inst5|reset ; count:inst2|out[2]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.616      ; 0.811      ;
; 1.337 ; trigger_clock:inst5|reset ; count:inst2|out[3]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.616      ; 0.811      ;
; 1.337 ; trigger_clock:inst5|reset ; count:inst2|out[4]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.616      ; 0.811      ;
; 1.337 ; trigger_clock:inst5|reset ; count:inst2|out[5]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.616      ; 0.811      ;
; 1.337 ; trigger_clock:inst5|reset ; count:inst2|out[6]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.616      ; 0.811      ;
; 1.337 ; trigger_clock:inst5|reset ; count:inst2|out[7]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.616      ; 0.811      ;
; 1.337 ; trigger_clock:inst5|reset ; count:inst2|out[8]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.616      ; 0.811      ;
; 1.337 ; trigger_clock:inst5|reset ; count:inst2|out[9]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.616      ; 0.811      ;
; 1.337 ; trigger_clock:inst5|reset ; count:inst2|out[10] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.616      ; 0.811      ;
; 1.337 ; trigger_clock:inst5|reset ; count:inst2|out[11] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.616      ; 0.811      ;
; 1.337 ; trigger_clock:inst5|reset ; count:inst2|out[12] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.616      ; 0.811      ;
; 1.337 ; trigger_clock:inst5|reset ; count:inst2|out[13] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.616      ; 0.811      ;
; 1.337 ; trigger_clock:inst5|reset ; count:inst2|out[14] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.616      ; 0.811      ;
; 1.337 ; trigger_clock:inst5|reset ; count:inst2|out[15] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.616      ; 0.811      ;
+-------+---------------------------+---------------------+----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'switch'                                                                                                                       ;
+--------+---------------------------+---------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node             ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------+----------------------------------+-------------+--------------+------------+------------+
; -0.457 ; trigger_clock:inst5|reset ; count:inst2|out[0]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.616      ; 0.811      ;
; -0.457 ; trigger_clock:inst5|reset ; count:inst2|out[1]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.616      ; 0.811      ;
; -0.457 ; trigger_clock:inst5|reset ; count:inst2|out[2]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.616      ; 0.811      ;
; -0.457 ; trigger_clock:inst5|reset ; count:inst2|out[3]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.616      ; 0.811      ;
; -0.457 ; trigger_clock:inst5|reset ; count:inst2|out[4]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.616      ; 0.811      ;
; -0.457 ; trigger_clock:inst5|reset ; count:inst2|out[5]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.616      ; 0.811      ;
; -0.457 ; trigger_clock:inst5|reset ; count:inst2|out[6]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.616      ; 0.811      ;
; -0.457 ; trigger_clock:inst5|reset ; count:inst2|out[7]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.616      ; 0.811      ;
; -0.457 ; trigger_clock:inst5|reset ; count:inst2|out[8]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.616      ; 0.811      ;
; -0.457 ; trigger_clock:inst5|reset ; count:inst2|out[9]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.616      ; 0.811      ;
; -0.457 ; trigger_clock:inst5|reset ; count:inst2|out[10] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.616      ; 0.811      ;
; -0.457 ; trigger_clock:inst5|reset ; count:inst2|out[11] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.616      ; 0.811      ;
; -0.457 ; trigger_clock:inst5|reset ; count:inst2|out[12] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.616      ; 0.811      ;
; -0.457 ; trigger_clock:inst5|reset ; count:inst2|out[13] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.616      ; 0.811      ;
; -0.457 ; trigger_clock:inst5|reset ; count:inst2|out[14] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.616      ; 0.811      ;
; -0.457 ; trigger_clock:inst5|reset ; count:inst2|out[15] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.616      ; 0.811      ;
+--------+---------------------------+---------------------+----------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'switch'                                                              ;
+--------+--------------+----------------+------------------+--------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+--------+------------+---------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; switch ; Rise       ; switch              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[0]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[0]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[10]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[10]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[11]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[11]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[12]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[12]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[13]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[13]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[14]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[14]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[15]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[15]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[1]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[1]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[2]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[2]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[3]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[3]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[4]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[4]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[5]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[5]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[6]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[6]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[7]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[7]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[8]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[8]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[9]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[9]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; switch|combout      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; switch|combout      ;
+--------+--------------+----------------+------------------+--------+------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'                                                                     ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                      ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[0]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[0]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[10]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[10]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[11]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[11]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[12]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[12]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[13]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[13]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[14]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[14]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[15]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[15]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[16]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[16]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[17]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[17]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[18]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[18]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[19]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[19]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[1]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[1]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[20]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[20]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[21]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[21]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[22]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[22]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[23]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[23]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[24]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[24]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[25]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[25]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[26]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[26]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[27]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[27]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[28]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[28]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[29]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[29]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[2]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[2]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[30]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[30]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[31]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[31]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[3]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[3]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[4]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[4]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[5]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[5]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[6]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[6]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[7]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[7]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[8]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[8]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[9]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[9]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|k[2]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|k[2]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|k[3]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|k[3]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[0]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[0]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[10] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[10] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[11] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[11] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[12] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[12] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[13] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[13] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[14] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[14] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[15] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[15] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[1]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[1]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[2]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[2]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[3]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[3]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[4]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[4]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[5]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[5]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[6]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[6]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[7]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[7]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[8]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[8]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[9]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[9]  ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'osc'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; osc|combout                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; osc|combout                        ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; osc   ; Rise       ; osc                                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+----------------------------------------------------------------------------------------+
; Setup Times                                                                            ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; zero      ; osc        ; 4.929 ; 4.929 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Hold Times                                                                               ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; zero      ; osc        ; -3.590 ; -3.590 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; LED2      ; osc        ; 2.025 ; 2.025 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 5.420 ; 5.420 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 5.224 ; 5.224 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 5.254 ; 5.254 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 5.393 ; 5.393 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 5.377 ; 5.377 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 5.420 ; 5.420 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 5.407 ; 5.407 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 5.398 ; 5.398 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; LED2      ; osc        ; 2.025 ; 2.025 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 3.132 ; 3.132 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 3.132 ; 3.132 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 3.162 ; 3.162 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 3.297 ; 3.297 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 3.284 ; 3.284 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 3.328 ; 3.328 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 3.315 ; 3.315 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 3.305 ; 3.305 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; in1        ; LED[0]      ; 2.289 ;       ;       ; 2.289 ;
; in1        ; ones[0]     ; 5.793 ; 5.793 ; 5.793 ; 5.793 ;
; in1        ; ones[1]     ; 5.823 ; 5.823 ; 5.823 ; 5.823 ;
; in1        ; ones[2]     ; 5.962 ; 5.962 ; 5.962 ; 5.962 ;
; in1        ; ones[3]     ; 5.946 ; 5.946 ; 5.946 ; 5.946 ;
; in1        ; ones[4]     ; 5.989 ; 5.989 ; 5.989 ; 5.989 ;
; in1        ; ones[5]     ; 5.976 ; 5.976 ; 5.976 ; 5.976 ;
; in1        ; ones[6]     ; 5.967 ; 5.967 ; 5.967 ; 5.967 ;
; in2        ; LED[1]      ; 2.428 ;       ;       ; 2.428 ;
; in2        ; ones[0]     ; 5.879 ; 5.879 ; 5.879 ; 5.879 ;
; in2        ; ones[1]     ; 5.909 ; 5.909 ; 5.909 ; 5.909 ;
; in2        ; ones[2]     ; 6.048 ; 6.048 ; 6.048 ; 6.048 ;
; in2        ; ones[3]     ; 6.032 ; 6.032 ; 6.032 ; 6.032 ;
; in2        ; ones[4]     ; 6.075 ; 6.075 ; 6.075 ; 6.075 ;
; in2        ; ones[5]     ; 6.062 ; 6.062 ; 6.062 ; 6.062 ;
; in2        ; ones[6]     ; 6.053 ; 6.053 ; 6.053 ; 6.053 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; in1        ; LED[0]      ; 2.289 ;       ;       ; 2.289 ;
; in1        ; ones[0]     ; 4.162 ; 4.162 ; 4.162 ; 4.162 ;
; in1        ; ones[1]     ; 4.192 ; 4.192 ; 4.192 ; 4.192 ;
; in1        ; ones[2]     ; 4.327 ; 4.327 ; 4.327 ; 4.327 ;
; in1        ; ones[3]     ; 4.314 ; 4.314 ; 4.314 ; 4.314 ;
; in1        ; ones[4]     ; 4.358 ; 4.358 ; 4.358 ; 4.358 ;
; in1        ; ones[5]     ; 4.345 ; 4.345 ; 4.345 ; 4.345 ;
; in1        ; ones[6]     ; 4.335 ; 4.335 ; 4.335 ; 4.335 ;
; in2        ; LED[1]      ; 2.428 ;       ;       ; 2.428 ;
; in2        ; ones[0]     ; 4.200 ; 4.200 ; 4.200 ; 4.200 ;
; in2        ; ones[1]     ; 4.231 ; 4.231 ; 4.231 ; 4.231 ;
; in2        ; ones[2]     ; 4.358 ; 4.358 ; 4.358 ; 4.358 ;
; in2        ; ones[3]     ; 4.354 ; 4.354 ; 4.354 ; 4.354 ;
; in2        ; ones[4]     ; 4.395 ; 4.395 ; 4.395 ; 4.395 ;
; in2        ; ones[5]     ; 4.379 ; 4.379 ; 4.379 ; 4.379 ;
; in2        ; ones[6]     ; 4.379 ; 4.379 ; 4.379 ; 4.379 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                             ;
+-----------------------------------+----------+-------+----------+---------+---------------------+
; Clock                             ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                  ; -7.241   ; 0.215 ; 1.337    ; -0.848  ; -1.469              ;
;  inst|altpll_component|pll|clk[0] ; -7.241   ; 0.215 ; N/A      ; N/A     ; 8.889               ;
;  osc                              ; N/A      ; N/A   ; N/A      ; N/A     ; 10.000              ;
;  switch                           ; -2.055   ; 0.243 ; 1.337    ; -0.848  ; -1.469              ;
; Design-wide TNS                   ; -127.358 ; 0.0   ; 0.0      ; -13.568 ; -21.021             ;
;  inst|altpll_component|pll|clk[0] ; -105.175 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  osc                              ; N/A      ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  switch                           ; -22.183  ; 0.000 ; 0.000    ; -13.568 ; -21.021             ;
+-----------------------------------+----------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------+
; Setup Times                                                                            ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; zero      ; osc        ; 9.367 ; 9.367 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Hold Times                                                                               ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; zero      ; osc        ; -3.590 ; -3.590 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; LED2      ; osc        ; 5.053  ; 5.053  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 13.800 ; 13.800 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 13.382 ; 13.382 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 13.408 ; 13.408 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 13.754 ; 13.754 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 13.707 ; 13.707 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 13.800 ; 13.800 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 13.779 ; 13.779 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 13.768 ; 13.768 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; LED2      ; osc        ; 2.025 ; 2.025 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 3.132 ; 3.132 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 3.132 ; 3.132 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 3.162 ; 3.162 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 3.297 ; 3.297 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 3.284 ; 3.284 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 3.328 ; 3.328 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 3.315 ; 3.315 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 3.305 ; 3.305 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; in1        ; LED[0]      ; 4.635  ;        ;        ; 4.635  ;
; in1        ; ones[0]     ; 13.728 ; 13.728 ; 13.728 ; 13.728 ;
; in1        ; ones[1]     ; 13.754 ; 13.754 ; 13.754 ; 13.754 ;
; in1        ; ones[2]     ; 14.100 ; 14.100 ; 14.100 ; 14.100 ;
; in1        ; ones[3]     ; 14.053 ; 14.053 ; 14.053 ; 14.053 ;
; in1        ; ones[4]     ; 14.146 ; 14.146 ; 14.146 ; 14.146 ;
; in1        ; ones[5]     ; 14.125 ; 14.125 ; 14.125 ; 14.125 ;
; in1        ; ones[6]     ; 14.114 ; 14.114 ; 14.114 ; 14.114 ;
; in2        ; LED[1]      ; 4.986  ;        ;        ; 4.986  ;
; in2        ; ones[0]     ; 13.948 ; 13.948 ; 13.948 ; 13.948 ;
; in2        ; ones[1]     ; 13.974 ; 13.974 ; 13.974 ; 13.974 ;
; in2        ; ones[2]     ; 14.320 ; 14.320 ; 14.320 ; 14.320 ;
; in2        ; ones[3]     ; 14.273 ; 14.273 ; 14.273 ; 14.273 ;
; in2        ; ones[4]     ; 14.366 ; 14.366 ; 14.366 ; 14.366 ;
; in2        ; ones[5]     ; 14.345 ; 14.345 ; 14.345 ; 14.345 ;
; in2        ; ones[6]     ; 14.334 ; 14.334 ; 14.334 ; 14.334 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; in1        ; LED[0]      ; 2.289 ;       ;       ; 2.289 ;
; in1        ; ones[0]     ; 4.162 ; 4.162 ; 4.162 ; 4.162 ;
; in1        ; ones[1]     ; 4.192 ; 4.192 ; 4.192 ; 4.192 ;
; in1        ; ones[2]     ; 4.327 ; 4.327 ; 4.327 ; 4.327 ;
; in1        ; ones[3]     ; 4.314 ; 4.314 ; 4.314 ; 4.314 ;
; in1        ; ones[4]     ; 4.358 ; 4.358 ; 4.358 ; 4.358 ;
; in1        ; ones[5]     ; 4.345 ; 4.345 ; 4.345 ; 4.345 ;
; in1        ; ones[6]     ; 4.335 ; 4.335 ; 4.335 ; 4.335 ;
; in2        ; LED[1]      ; 2.428 ;       ;       ; 2.428 ;
; in2        ; ones[0]     ; 4.200 ; 4.200 ; 4.200 ; 4.200 ;
; in2        ; ones[1]     ; 4.231 ; 4.231 ; 4.231 ; 4.231 ;
; in2        ; ones[2]     ; 4.358 ; 4.358 ; 4.358 ; 4.358 ;
; in2        ; ones[3]     ; 4.354 ; 4.354 ; 4.354 ; 4.354 ;
; in2        ; ones[4]     ; 4.395 ; 4.395 ; 4.395 ; 4.395 ;
; in2        ; ones[5]     ; 4.379 ; 4.379 ; 4.379 ; 4.379 ;
; in2        ; ones[6]     ; 4.379 ; 4.379 ; 4.379 ; 4.379 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                 ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 2057     ; 0        ; 0        ; 0        ;
; switch                           ; inst|altpll_component|pll|clk[0] ; 0        ; 260      ; 0        ; 0        ;
; switch                           ; switch                           ; 0        ; 0        ; 0        ; 136      ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                  ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 2057     ; 0        ; 0        ; 0        ;
; switch                           ; inst|altpll_component|pll|clk[0] ; 0        ; 260      ; 0        ; 0        ;
; switch                           ; switch                           ; 0        ; 0        ; 0        ; 136      ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Recovery Transfers                                                                      ;
+----------------------------------+----------+----------+----------+----------+----------+
; From Clock                       ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------+----------+----------+----------+----------+
; inst|altpll_component|pll|clk[0] ; switch   ; 0        ; 0        ; 16       ; 0        ;
+----------------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Removal Transfers                                                                       ;
+----------------------------------+----------+----------+----------+----------+----------+
; From Clock                       ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------+----------+----------+----------+----------+
; inst|altpll_component|pll|clk[0] ; switch   ; 0        ; 0        ; 16       ; 0        ;
+----------------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 67    ; 67   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 129   ; 129  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Nov 12 12:19:10 2013
Info: Command: quartus_sta TimeBin_SavedCounts -c TimeBin_SavedCounts
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TimeBin_SavedCounts.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name osc osc
    Info (332110): create_generated_clock -source {inst|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {inst|altpll_component|pll|clk[0]} {inst|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name switch switch
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.241
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.241      -105.175 inst|altpll_component|pll|clk[0] 
    Info (332119):    -2.055       -22.183 switch 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 inst|altpll_component|pll|clk[0] 
    Info (332119):     0.629         0.000 switch 
Info (332146): Worst-case recovery slack is 1.600
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.600         0.000 switch 
Info (332146): Worst-case removal slack is -0.848
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.848       -13.568 switch 
Info (332146): Worst-case minimum pulse width slack is -1.469
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.469       -21.021 switch 
    Info (332119):     8.889         0.000 inst|altpll_component|pll|clk[0] 
    Info (332119):    10.000         0.000 osc 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.112
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.112       -44.620 inst|altpll_component|pll|clk[0] 
    Info (332119):    -0.224        -0.833 switch 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 inst|altpll_component|pll|clk[0] 
    Info (332119):     0.243         0.000 switch 
Info (332146): Worst-case recovery slack is 1.337
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.337         0.000 switch 
Info (332146): Worst-case removal slack is -0.457
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.457        -7.312 switch 
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -17.222 switch 
    Info (332119):     9.000         0.000 inst|altpll_component|pll|clk[0] 
    Info (332119):    10.000         0.000 osc 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 394 megabytes
    Info: Processing ended: Tue Nov 12 12:19:12 2013
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


