\documentclass[11pt]{jarticle}
%パッケージ
\usepackage{setspace}
\usepackage{amsmath,amssymb}
\usepackage{verbatim}
\usepackage{moreverb}
\usepackage{wrapfig}
\usepackage[dvipdfmx]{graphicx}
\usepackage[top=30truemm,bottom=30truemm,left=25truemm,right=25truemm]{geometry}
\usepackage{listings,jlisting}
\usepackage{here}

\lstset{%
language={Verilog},%
basicstyle={\small},%ソースコードの文字を小さくする
commentstyle={\small\itshape},%コメントアウトの文字を小さくする
breaklines=true,%行が長くなったときの改行。trueの場合は改行する。
numbers=left,%行番号を左に書く。消す場合はnone。
xrightmargin=3zw,%左の空白の大きさ
xleftmargin=3zw,%右の空白の大きさ
stepnumber=1,%行番号を1から始める場合こうする(たぶん)
numbersep=1zw,%行番号と本文の間隔。
frame = single %枠で括る
}

\begin{document}
\section{目的}
\begin{verbatim}
　ハードウェア記述言語でFPGAの論理回路を設計していく方法を学習する。そのために、ハードウェア記述言語で実際にFPGAの論理回路と論理回路の真理値表を設計し、真理値表とFPGAボードの動作が等しいことを確かめていく。
\end{verbatim}

\section{実験内容}
 \input{ex5_1_tex/ex5_1.tex}
 \input{ex5_2_tex/ex5_2.tex}
 \input{ex5_3_tex/ex5_3.tex}
 \input{ex5_4_tex/ex5_4.tex}
 \input{ex5_5_tex/ex5_5.tex}
 \input{ex5_6_tex/ex5_6.tex}
 \input{ex5_7_tex/ex5_7.tex}
 \input{ex5_8_tex/ex5_8.tex}
 \input{ex5_9_tex/ex5_9.tex}
 \input{ex5_10_tex/ex5_10.tex}
 \input{ex5_11_tex/ex5_11.tex}
 \input{ex5_12_tex/ex5_12.tex}
 \input{ex5_13_tex/ex5_13.tex}
 \input{ex5_14_tex/ex5_14.tex}
 \input{ex5_15_tex/ex5_15.tex}
 \input{ex5_16_tex/ex5_16.tex}
 \input{ex5_17_tex/ex5_17.tex}
 \input{ex5_18_tex/ex5_18.tex}
 \input{ex5_19_tex/ex5_19.tex}
 \input{ex5_20_tex/ex5_20.tex}

\section{実験のまとめ}
\begin{verbatim}
　Verilogの記述に慣れてきたこともあり課題４の時ほど困ることは無かったが、レポートにまとめる時間を大幅に取られてしまった。今後の実験ではレポートにまとめるところまで意識して臨みたいと思う。
　レポート課題18のテストベッドを扱うツールは操作がわかりにくく苦労した。（課題４に引き続き）
\end{verbatim}
\end{document}