ckid0_0:@|S:PLL1.PLLInst_0.CLKOP@|E:ncoGen.phase_accum[63:0]@|F:@syn_dgcc_clockid0_0==1@|M:ClockId_0_0
