FPGA chips to help realize our integrated 
parallel system. 
In the previous year of research, we have 
found a convenient scheme to achieve the 
parallel 3x3 image convolution using the 
contained DSP blocks available in some FPGA 
chips (such as the Lattice’s ECP series products). 
While we have figured out the way to take the 
DVI video data for the digitized image input to 
the FPGA chip in real time, we can easily output 
the dynamic color or grey-level images (video) 
via the DVI interface from a personal computer. 
And through the preprocessing in FPGA, the 
image can be linked to specific parallel 
processor Soc chip or other FPGA modules for 
further real-time processing or detection. 
So far we have developed a high-speed 
parallel hardware architecture, while the parallel 
hardware system of this architecture has been 
actually realized in this project period. The first 
application of such a system is to control a full- 
color LED display system (of high resolution, 
HDTV standard).  Its real-time processing 
includes the color space conversion, gamma 
correction, individual LED intensity tuning, and 
the dimming control. The results are very 
successful. And this shows that the architecture 
of our design has been at the product level good 
for market competition. 
Quite a few basic image processing 
functions can be realized and parallel processed 
with such an architecture/hardware. With their 
firmware designed, these functions include 
image reduction, image convolution, Sobel 
operation, edge detection, and morphological 
operations, etc. While the higher level of vision 
detection, such as the parallel line detection and 
circle detection, can also be executed in such a 
system at the same time. The concise detection 
results can be sent out or superimposed on the 
original input image. 
So far, some difficulties exist around the 
output scheme of the proposed system. More 
research works are required in the aspect of how 
to combine the parallel processing results from 
the distributed parts of the system, such that the 
concise processing results can be sent out in real 
time. In the various parallel image processing 
applications, if this aspect succeeds, then our 
proposed architecture would give rise a very 
useful, practical parallel processing system for 
vision and image processing. 
 
二、 計畫的緣由與目的 
影像處理速度在電腦視覺常常是必要的
考量，許多視覺的即時應用必須在下一張影像
來到前完成影像處理、特徵萃取、甚或圖形辨
認、物件偵測定位；速度常是決定一個電腦視
覺系統能否實用的關鍵。 
過去數年來我們在基本影像處理與對多
種圖形高速偵測的並行處理機晶片設計已累
積了不少成果經驗，已有的晶片或設計如：行
列轉置記憶體、迴旋運算、影像中值濾波、赫
夫轉換直線偵測、圓偵測、快速陣列峰值偵
測、對稱軸線及對稱圖形偵測等。我們的設計
都已超過一般即時影像處理的速度要求，有些
更達到快於毫秒的軍事武器速度規格；作為特
定應用的晶片而言，我們過去的研發算得上成
功，然而在實際應用上更需要的是一個整合性
的高速(並行處理)電腦視覺系統，這也是我們
目前發展的目標。 
本研究計劃就是要研究以 FPGA 與並行處
理機晶片配合來實現此整合的視覺系統，規劃
各Soc子系統的介面功能以達到相容與運作的
「掃瞄板」為數較多，故其電路之精簡在
系統的設計上至為重要；在所採用 Lattice 
ECP系列FPGA的DSP功能區塊及內建記憶體的
支援下，我們的「掃瞄板」僅使用了兩顆與前
述「移動板」相同的 SRAM 記憶體晶片，其
一顆用於「掃瞄板」所負責整區影像處理成果
的暫存(Conversion Buffer)，而另一區則極為機
巧地作為最後輸出形成的緩衝區。此「掃瞄板」
的電路架構如圖三所示： 
 
 
圖三 「掃瞄板」之硬體架構 
 
依上述並行架構所設計的高速影像處理
系統的第一個應用就是控制全彩LED看板系統
(高解析度 HDTV 的規格)， 其即時影像處理含
括色間轉換、迦瑪修正、個別 LED 燈點調整及
整體明暗控制等，結果完全正確、十分成功，
此等架構設計已是具備市場競爭力商品的等
級。 
除了前述架構上的主要發展，我們另項的
成果是研究了利用 Lattice 的 ECP 系列 FPGA
晶片提供的 DSP 乘加器區塊，配合其內建的記
憶體及暫存器，可以有效率地產生並行的影像
迴旋運算(順此達成即時的邊緣點偵測)，圖四
顯示 3x3 迴旋運算於此並行影像處理系統運
作的機制。我們也探索了其他多項的影像預處
理，如 Sobel 運算、邊緣點偵測、影像區域的
邊點偵測、邊界的擴張/收縮運作、中值濾波
及階層式邊緣點濃縮，都可以利用 FPGA 內建
的記憶體及暫存器相當高效率地達成。 
 
 
 
圖四 3x3 迴旋運算於本計畫並行影像處理系統運作的
架構及其輸入資料安排 
 
除了多項的基本影像處理外，我們也研究
了如何將直線/圓偵測在此新設計的並行處理
系統中作高效率執行的可行性(這些雖然以前
已設計成 Soc 晶片)；以效率而言，從濃縮圓
來進行圓的偵測上，其成效頗為明顯，而直線
的萃取則不那麼倚賴濃縮。至此，我們研究的
重點將放在以 FPGA 含括所有需要的基本影像
處理功能，並探索更多的視覺應用。 
 
四、 結論與討論 
我們發展系統的方式是採漸進式的演
化，而非從開始就定下一個完整的特定規格，
但終究我們已設計出一套高速並行影像處理
系統的雛形，其可即時輸入動態影像，而由於
多片掃瞄板的使用，我們可依影像處理或偵測
運算不同應用的繁簡程度，有彈性地調整每片
移動板所連接掃瞄板的數量；使用的掃瞄板越
多，則每片掃瞄板所要分擔的影像區域越小，
可用的整段處理時間越長，如此系統終能即時
完成所需的並行處理。 
此系統需加強的是輸出機制的研究，如何
機巧地結合在系統內分散於掃瞄板並行處理
的結果，以達到即時送出高速並行影像或視覺
處理的摘要成果。在各類影像處理應用中，此
部分若能圓滿符合需求，則此項研發將是相當
成功實用的系統；此影像處理摘要結果的融
合，加上速度上的評估，正是成敗的關鍵。 
 
