0.6
2019.1
May 24 2019
15:06:07
C:/TDD/lab03spi-g03/Ejercicios/Compartido/module_seg7_control.sv,1664835362,systemVerilog,,C:/TDD/lab03spi-g03/Ejercicios/Ejercicio3/module_state_machine_pmod.sv,,module_seg7_control,,,../../../../../../scr/xci/WCLK,,,,,
C:/TDD/lab03spi-g03/Ejercicios/Ejercicio2/module_clk_divider_spi.sv,1664482163,systemVerilog,,C:/TDD/lab03spi-g03/Ejercicios/Ejercicio2/pkg_global.sv,,module_clk_divider_spi,,,../../../../../../scr/xci/WCLK,,,,,
C:/TDD/lab03spi-g03/Ejercicios/Ejercicio2/module_control_spi.sv,1664482163,systemVerilog,,C:/TDD/lab03spi-g03/Ejercicios/Ejercicio2/module_memoria.sv,,module_control_spi,,,../../../../../../scr/xci/WCLK,,,,,
C:/TDD/lab03spi-g03/Ejercicios/Ejercicio2/module_memoria.sv,1664042562,systemVerilog,,C:/TDD/lab03spi-g03/Ejercicios/Ejercicio2/module_mux_salida.sv,,module_memoria,,,../../../../../../scr/xci/WCLK,,,,,
C:/TDD/lab03spi-g03/Ejercicios/Ejercicio2/module_mux_salida.sv,1663803404,systemVerilog,,C:/TDD/lab03spi-g03/Ejercicios/Ejercicio2/module_mux_we.sv,,module_mux_salida,,,../../../../../../scr/xci/WCLK,,,,,
C:/TDD/lab03spi-g03/Ejercicios/Ejercicio2/module_mux_we.sv,1664042562,systemVerilog,,C:/TDD/lab03spi-g03/Ejercicios/Ejercicio3/module_pmodALS.sv,,module_mux_we,,,../../../../../../scr/xci/WCLK,,,,,
C:/TDD/lab03spi-g03/Ejercicios/Ejercicio2/module_reg_control.sv,1664482163,systemVerilog,,C:/TDD/lab03spi-g03/Ejercicios/Ejercicio2/module_reg_datos.sv,,module_reg_control,,,../../../../../../scr/xci/WCLK,,,,,
C:/TDD/lab03spi-g03/Ejercicios/Ejercicio2/module_reg_datos.sv,1664482163,systemVerilog,,C:/TDD/lab03spi-g03/Ejercicios/Ejercicio2/module_reg_miso.sv,,module_reg_datos,,,../../../../../../scr/xci/WCLK,,,,,
C:/TDD/lab03spi-g03/Ejercicios/Ejercicio2/module_reg_miso.sv,1664042562,systemVerilog,,C:/TDD/lab03spi-g03/Ejercicios/Ejercicio2/module_reg_mosi.sv,,module_reg_miso,,,../../../../../../scr/xci/WCLK,,,,,
C:/TDD/lab03spi-g03/Ejercicios/Ejercicio2/module_reg_mosi.sv,1664042562,systemVerilog,,C:/TDD/lab03spi-g03/Ejercicios/Compartido/module_seg7_control.sv,,module_reg_mosi,,,../../../../../../scr/xci/WCLK,,,,,
C:/TDD/lab03spi-g03/Ejercicios/Ejercicio2/module_state_machine_spi.sv,1664042562,systemVerilog,,C:/TDD/lab03spi-g03/Ejercicios/Ejercicio3/sim_top.sv,,module_state_machine_spi,,,../../../../../../scr/xci/WCLK,,,,,
C:/TDD/lab03spi-g03/Ejercicios/Ejercicio2/pkg_global.sv,1663803404,systemVerilog,C:/TDD/lab03spi-g03/Ejercicios/Ejercicio2/module_control_spi.sv;C:/TDD/lab03spi-g03/Ejercicios/Ejercicio2/module_memoria.sv;C:/TDD/lab03spi-g03/Ejercicios/Ejercicio2/module_reg_control.sv;C:/TDD/lab03spi-g03/Ejercicios/Ejercicio2/module_reg_datos.sv;C:/TDD/lab03spi-g03/Ejercicios/Ejercicio2/top_interface_spi.sv;C:/TDD/lab03spi-g03/Ejercicios/Ejercicio2/top_master_race_spi.sv;C:/TDD/lab03spi-g03/Ejercicios/Ejercicio3/sim_top.sv;C:/TDD/lab03spi-g03/Ejercicios/Ejercicio3/top_pmodALS.sv;C:/TDD/lab03spi-g03/Ejercicios/Proyectos/Ejercicio3/vivado_project.srcs/sources_1/new/module_control_pmodALS.sv,C:/TDD/lab03spi-g03/Ejercicios/Proyectos/Ejercicio3/vivado_project.srcs/sources_1/new/module_control_pmodALS.sv,,pkg_global,,,../../../../../../scr/xci/WCLK,,,,,
C:/TDD/lab03spi-g03/Ejercicios/Ejercicio2/top_interface_spi.sv,1665070248,systemVerilog,,C:/TDD/lab03spi-g03/Ejercicios/Ejercicio2/top_master_race_spi.sv,,top_interface_spi,,,../../../../../../scr/xci/WCLK,,,,,
C:/TDD/lab03spi-g03/Ejercicios/Ejercicio2/top_master_race_spi.sv,1664988717,systemVerilog,,C:/TDD/lab03spi-g03/Ejercicios/Ejercicio3/top_pmodALS.sv,,top_master_race_spi,,,../../../../../../scr/xci/WCLK,,,,,
C:/TDD/lab03spi-g03/Ejercicios/Ejercicio3/module_clk1s.sv,1664482163,systemVerilog,C:/TDD/lab03spi-g03/Ejercicios/Compartido/module_seg7_control.sv;C:/TDD/lab03spi-g03/Ejercicios/Ejercicio2/module_clk_divider_spi.sv;C:/TDD/lab03spi-g03/Ejercicios/Ejercicio2/module_control_spi.sv;C:/TDD/lab03spi-g03/Ejercicios/Ejercicio2/module_memoria.sv;C:/TDD/lab03spi-g03/Ejercicios/Ejercicio2/module_mux_salida.sv;C:/TDD/lab03spi-g03/Ejercicios/Ejercicio2/module_mux_we.sv;C:/TDD/lab03spi-g03/Ejercicios/Ejercicio2/module_reg_control.sv;C:/TDD/lab03spi-g03/Ejercicios/Ejercicio2/module_reg_datos.sv;C:/TDD/lab03spi-g03/Ejercicios/Ejercicio2/module_reg_miso.sv;C:/TDD/lab03spi-g03/Ejercicios/Ejercicio2/module_reg_mosi.sv;C:/TDD/lab03spi-g03/Ejercicios/Ejercicio2/module_state_machine_spi.sv;C:/TDD/lab03spi-g03/Ejercicios/Ejercicio2/top_interface_spi.sv;C:/TDD/lab03spi-g03/Ejercicios/Ejercicio2/top_master_race_spi.sv;C:/TDD/lab03spi-g03/Ejercicios/Ejercicio3/module_pmodALS.sv;C:/TDD/lab03spi-g03/Ejercicios/Ejercicio3/module_state_machine_pmod.sv;C:/TDD/lab03spi-g03/Ejercicios/Ejercicio3/sim_top.sv;C:/TDD/lab03spi-g03/Ejercicios/Ejercicio3/tb_spi_pmodALS.sv;C:/TDD/lab03spi-g03/Ejercicios/Ejercicio3/top_pmodALS.sv;C:/TDD/lab03spi-g03/Ejercicios/Proyectos/Ejercicio3/vivado_project.srcs/sources_1/new/module_control_pmodALS.sv,C:/TDD/lab03spi-g03/Ejercicios/Ejercicio2/module_clk_divider_spi.sv,,module_clk1s,,,../../../../../../scr/xci/WCLK,,,,,
C:/TDD/lab03spi-g03/Ejercicios/Ejercicio3/module_pmodALS.sv,1664482163,systemVerilog,,C:/TDD/lab03spi-g03/Ejercicios/Ejercicio2/module_reg_control.sv,,module_pmodALS,,,../../../../../../scr/xci/WCLK,,,,,
C:/TDD/lab03spi-g03/Ejercicios/Ejercicio3/module_state_machine_pmod.sv,1664482163,systemVerilog,,C:/TDD/lab03spi-g03/Ejercicios/Ejercicio2/module_state_machine_spi.sv,,module_state_machine_pmodALS,,,../../../../../../scr/xci/WCLK,,,,,
C:/TDD/lab03spi-g03/Ejercicios/Ejercicio3/sim_top.sv,1665075542,systemVerilog,,C:/TDD/lab03spi-g03/Ejercicios/Ejercicio2/top_interface_spi.sv,,sim_top,,,../../../../../../scr/xci/WCLK,,,,,
C:/TDD/lab03spi-g03/Ejercicios/Ejercicio3/tb_spi_pmodALS.sv,1665084511,systemVerilog,,,,tb_spi_pmodALS,,,../../../../../../scr/xci/WCLK,,,,,
C:/TDD/lab03spi-g03/Ejercicios/Ejercicio3/top_pmodALS.sv,1664925520,systemVerilog,,C:/TDD/lab03spi-g03/Ejercicios/Ejercicio3/tb_spi_pmodALS.sv,,top_pmodALS,,,../../../../../../scr/xci/WCLK,,,,,
C:/TDD/lab03spi-g03/Ejercicios/Ejercicio3/top_tactico_machine.sv,1664925184,systemVerilog,,C:/TDD/lab03spi-g03/Ejercicios/Ejercicio3/tb_spi_pmodALS.sv,,top_tactico,,,../../../../../../scr/xci/WCLK,,,,,
C:/TDD/lab03spi-g03/Ejercicios/Proyectos/Ejercicio3/vivado_project.sim/sim_1/behav/xsim/glbl.v,1664482164,verilog,,,,glbl,,,,,,,,
C:/TDD/lab03spi-g03/Ejercicios/Proyectos/Ejercicio3/vivado_project.srcs/sources_1/new/module_control_pmodALS.sv,1664482165,systemVerilog,,C:/TDD/lab03spi-g03/Ejercicios/Ejercicio2/module_control_spi.sv,,module_control_pmodALS,,,../../../../../../scr/xci/WCLK,,,,,
C:/TDD/lab03spi-g03/Ejercicios/scr/xci/WCLK/WCLK.v,1664910586,verilog,,,,WCLK,,,../../../../../../scr/xci/WCLK,,,,,
C:/TDD/lab03spi-g03/Ejercicios/scr/xci/WCLK/WCLK_clk_wiz.v,1664910586,verilog,,C:/TDD/lab03spi-g03/Ejercicios/scr/xci/WCLK/WCLK.v,,WCLK_clk_wiz,,,../../../../../../scr/xci/WCLK,,,,,
