Analysis & Synthesis report for Chen_Kevin_16x4SRAM
Mon Mar 11 12:24:43 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. User-Specified and Inferred Latches
  9. Logic Cells Representing Combinational Loops
 10. General Register Statistics
 11. Multiplexer Restructuring Statistics (Restructuring Performed)
 12. Elapsed Time Per Partition
 13. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                         ;
+------------------------------------+-------------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Mon Mar 11 12:24:43 2019           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; Chen_Kevin_16x4SRAM                             ;
; Top-level Entity Name              ; Chen_Kevin_16x32SRAMFinal                       ;
; Family                             ; Cyclone II                                      ;
; Total logic elements               ; 1,500                                           ;
;     Total combinational functions  ; 1,500                                           ;
;     Dedicated logic registers      ; 0                                               ;
; Total registers                    ; 0                                               ;
; Total pins                         ; 73                                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0                                               ;
; Embedded Multiplier 9-bit elements ; 0                                               ;
; Total PLLs                         ; 0                                               ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                                ;
+----------------------------------------------------------------------------+---------------------------+---------------------+
; Option                                                                     ; Setting                   ; Default Value       ;
+----------------------------------------------------------------------------+---------------------------+---------------------+
; Device                                                                     ; EP2C35F672C6              ;                     ;
; Top-level entity name                                                      ; Chen_Kevin_16x32SRAMFinal ; Chen_Kevin_16x4SRAM ;
; Family name                                                                ; Cyclone II                ; Cyclone IV GX       ;
; Use smart compilation                                                      ; Off                       ; Off                 ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                        ; On                  ;
; Enable compact report table                                                ; Off                       ; Off                 ;
; Restructure Multiplexers                                                   ; Auto                      ; Auto                ;
; Create Debugging Nodes for IP Cores                                        ; Off                       ; Off                 ;
; Preserve fewer node names                                                  ; On                        ; On                  ;
; Disable OpenCore Plus hardware evaluation                                  ; Off                       ; Off                 ;
; Verilog Version                                                            ; Verilog_2001              ; Verilog_2001        ;
; VHDL Version                                                               ; VHDL_1993                 ; VHDL_1993           ;
; State Machine Processing                                                   ; Auto                      ; Auto                ;
; Safe State Machine                                                         ; Off                       ; Off                 ;
; Extract Verilog State Machines                                             ; On                        ; On                  ;
; Extract VHDL State Machines                                                ; On                        ; On                  ;
; Ignore Verilog initial constructs                                          ; Off                       ; Off                 ;
; Iteration limit for constant Verilog loops                                 ; 5000                      ; 5000                ;
; Iteration limit for non-constant Verilog loops                             ; 250                       ; 250                 ;
; Add Pass-Through Logic to Inferred RAMs                                    ; On                        ; On                  ;
; Infer RAMs from Raw Logic                                                  ; On                        ; On                  ;
; Parallel Synthesis                                                         ; On                        ; On                  ;
; DSP Block Balancing                                                        ; Auto                      ; Auto                ;
; NOT Gate Push-Back                                                         ; On                        ; On                  ;
; Power-Up Don't Care                                                        ; On                        ; On                  ;
; Remove Redundant Logic Cells                                               ; Off                       ; Off                 ;
; Remove Duplicate Registers                                                 ; On                        ; On                  ;
; Ignore CARRY Buffers                                                       ; Off                       ; Off                 ;
; Ignore CASCADE Buffers                                                     ; Off                       ; Off                 ;
; Ignore GLOBAL Buffers                                                      ; Off                       ; Off                 ;
; Ignore ROW GLOBAL Buffers                                                  ; Off                       ; Off                 ;
; Ignore LCELL Buffers                                                       ; Off                       ; Off                 ;
; Ignore SOFT Buffers                                                        ; On                        ; On                  ;
; Limit AHDL Integers to 32 Bits                                             ; Off                       ; Off                 ;
; Optimization Technique                                                     ; Balanced                  ; Balanced            ;
; Carry Chain Length                                                         ; 70                        ; 70                  ;
; Auto Carry Chains                                                          ; On                        ; On                  ;
; Auto Open-Drain Pins                                                       ; On                        ; On                  ;
; Perform WYSIWYG Primitive Resynthesis                                      ; Off                       ; Off                 ;
; Auto ROM Replacement                                                       ; On                        ; On                  ;
; Auto RAM Replacement                                                       ; On                        ; On                  ;
; Auto Shift Register Replacement                                            ; Auto                      ; Auto                ;
; Allow Shift Register Merging across Hierarchies                            ; Auto                      ; Auto                ;
; Auto Clock Enable Replacement                                              ; On                        ; On                  ;
; Strict RAM Replacement                                                     ; Off                       ; Off                 ;
; Allow Synchronous Control Signals                                          ; On                        ; On                  ;
; Force Use of Synchronous Clear Signals                                     ; Off                       ; Off                 ;
; Auto RAM to Logic Cell Conversion                                          ; Off                       ; Off                 ;
; Auto Resource Sharing                                                      ; Off                       ; Off                 ;
; Allow Any RAM Size For Recognition                                         ; Off                       ; Off                 ;
; Allow Any ROM Size For Recognition                                         ; Off                       ; Off                 ;
; Allow Any Shift Register Size For Recognition                              ; Off                       ; Off                 ;
; Use LogicLock Constraints during Resource Balancing                        ; On                        ; On                  ;
; Ignore translate_off and synthesis_off directives                          ; Off                       ; Off                 ;
; Timing-Driven Synthesis                                                    ; Off                       ; Off                 ;
; Report Parameter Settings                                                  ; On                        ; On                  ;
; Report Source Assignments                                                  ; On                        ; On                  ;
; Report Connectivity Checks                                                 ; On                        ; On                  ;
; Ignore Maximum Fan-Out Assignments                                         ; Off                       ; Off                 ;
; Synchronization Register Chain Length                                      ; 2                         ; 2                   ;
; PowerPlay Power Optimization                                               ; Normal compilation        ; Normal compilation  ;
; HDL message level                                                          ; Level2                    ; Level2              ;
; Suppress Register Optimization Related Messages                            ; Off                       ; Off                 ;
; Number of Removed Registers Reported in Synthesis Report                   ; 5000                      ; 5000                ;
; Number of Swept Nodes Reported in Synthesis Report                         ; 5000                      ; 5000                ;
; Number of Inverted Registers Reported in Synthesis Report                  ; 100                       ; 100                 ;
; Clock MUX Protection                                                       ; On                        ; On                  ;
; Auto Gated Clock Conversion                                                ; Off                       ; Off                 ;
; Block Design Naming                                                        ; Auto                      ; Auto                ;
; SDC constraint protection                                                  ; Off                       ; Off                 ;
; Synthesis Effort                                                           ; Auto                      ; Auto                ;
; Shift Register Replacement - Allow Asynchronous Clear Signal               ; On                        ; On                  ;
; Pre-Mapping Resynthesis Optimization                                       ; Off                       ; Off                 ;
; Analysis & Synthesis Message Level                                         ; Medium                    ; Medium              ;
; Disable Register Merging Across Hierarchies                                ; Auto                      ; Auto                ;
; Resource Aware Inference For Block RAM                                     ; On                        ; On                  ;
; Synthesis Seed                                                             ; 1                         ; 1                   ;
+----------------------------------------------------------------------------+---------------------------+---------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                                                              ;
+-----------------------------------+-----------------+------------------------------------+----------------------------------------------------------------------------------------------------------------+---------+
; File Name with User-Entered Path  ; Used in Netlist ; File Type                          ; File Name with Absolute Path                                                                                   ; Library ;
+-----------------------------------+-----------------+------------------------------------+----------------------------------------------------------------------------------------------------------------+---------+
; Chen_Kevin_D-Latch.bdf            ; yes             ; User Block Diagram/Schematic File  ; C:/Users/kille/Desktop/Chen_Kevin/Lab 2/Quartus Files/16x32 SRAM_ONLYFORPINS/Chen_Kevin_D-Latch.bdf            ;         ;
; Chen_Kevin_SRAM.bdf               ; yes             ; User Block Diagram/Schematic File  ; C:/Users/kille/Desktop/Chen_Kevin/Lab 2/Quartus Files/16x32 SRAM_ONLYFORPINS/Chen_Kevin_SRAM.bdf               ;         ;
; Chen_Kevin_16x4SRAM.bdf           ; yes             ; User Block Diagram/Schematic File  ; C:/Users/kille/Desktop/Chen_Kevin/Lab 2/Quartus Files/16x32 SRAM_ONLYFORPINS/Chen_Kevin_16x4SRAM.bdf           ;         ;
; Chen_Kevin_16x1SRAM.bdf           ; yes             ; User Block Diagram/Schematic File  ; C:/Users/kille/Desktop/Chen_Kevin/Lab 2/Quartus Files/16x32 SRAM_ONLYFORPINS/Chen_Kevin_16x1SRAM.bdf           ;         ;
; Chen_Kevin_Decode4to16.vhd        ; yes             ; User VHDL File                     ; C:/Users/kille/Desktop/Chen_Kevin/Lab 2/Quartus Files/16x32 SRAM_ONLYFORPINS/Chen_Kevin_Decode4to16.vhd        ;         ;
; Chen_Kevin_Dec_to_Hex.vhd         ; yes             ; User VHDL File                     ; C:/Users/kille/Desktop/Chen_Kevin/Lab 2/Quartus Files/16x32 SRAM_ONLYFORPINS/Chen_Kevin_Dec_to_Hex.vhd         ;         ;
; Chen_Kevin_16x32SRAM.bdf          ; yes             ; User Block Diagram/Schematic File  ; C:/Users/kille/Desktop/Chen_Kevin/Lab 2/Quartus Files/16x32 SRAM_ONLYFORPINS/Chen_Kevin_16x32SRAM.bdf          ;         ;
; Chen_Kevin_16x32SRAMFinal.bdf     ; yes             ; User Block Diagram/Schematic File  ; C:/Users/kille/Desktop/Chen_Kevin/Lab 2/Quartus Files/16x32 SRAM_ONLYFORPINS/Chen_Kevin_16x32SRAMFinal.bdf     ;         ;
; Chen_Kevin_4x8SwitchesAndKeys.vhd ; yes             ; User VHDL File                     ; C:/Users/kille/Desktop/Chen_Kevin/Lab 2/Quartus Files/16x32 SRAM_ONLYFORPINS/Chen_Kevin_4x8SwitchesAndKeys.vhd ;         ;
+-----------------------------------+-----------------+------------------------------------+----------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary                                                                                                                                        ;
+---------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                                                                ;
+---------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Total logic elements              ; 1,500                                                                                                                                ;
;                                             ;                                                                                                                                      ;
; Total combinational functions               ; 1500                                                                                                                                 ;
; Logic element usage by number of LUT inputs ;                                                                                                                                      ;
;     -- 4 input functions                    ; 424                                                                                                                                  ;
;     -- 3 input functions                    ; 1072                                                                                                                                 ;
;     -- <=2 input functions                  ; 4                                                                                                                                    ;
;                                             ;                                                                                                                                      ;
; Logic elements by mode                      ;                                                                                                                                      ;
;     -- normal mode                          ; 1500                                                                                                                                 ;
;     -- arithmetic mode                      ; 0                                                                                                                                    ;
;                                             ;                                                                                                                                      ;
; Total registers                             ; 0                                                                                                                                    ;
;     -- Dedicated logic registers            ; 0                                                                                                                                    ;
;     -- I/O registers                        ; 0                                                                                                                                    ;
;                                             ;                                                                                                                                      ;
; I/O pins                                    ; 73                                                                                                                                   ;
; Embedded Multiplier 9-bit elements          ; 0                                                                                                                                    ;
; Maximum fan-out node                        ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; Maximum fan-out                             ; 64                                                                                                                                   ;
; Total fan-out                               ; 4976                                                                                                                                 ;
; Average fan-out                             ; 3.16                                                                                                                                 ;
+---------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                                                             ;
+-------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; LC Combinationals ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                      ; Library Name ;
+-------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |Chen_Kevin_16x32SRAMFinal                ; 1500 (0)          ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 73   ; 0            ; |Chen_Kevin_16x32SRAMFinal                                                                                                                               ; work         ;
;    |Chen_Kevin_16x32SRAM:inst|            ; 1408 (0)          ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst                                                                                                     ; work         ;
;       |Chen_Kevin_16x4SRAM:inst1|         ; 172 (4)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1                                                                           ; work         ;
;          |Chen_Kevin_16x1SRAM:inst1|      ; 42 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1                                                 ; work         ;
;             |Chen_Kevin_SRAM:inst10|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst11|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst12|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst13|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst14|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst15|      ; 12 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst1|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst2|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst2                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst3|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst3                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst4|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst5|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst6|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst7|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst8|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst9|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst|        ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst    ; work         ;
;          |Chen_Kevin_16x1SRAM:inst2|      ; 42 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2                                                 ; work         ;
;             |Chen_Kevin_SRAM:inst10|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst11|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst12|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst13|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst14|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst15|      ; 12 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst1|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst2|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst3|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst4|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst5|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst5                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst6|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst6                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst7|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst7                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst8|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst8                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst9|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst9                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst|        ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst    ; work         ;
;          |Chen_Kevin_16x1SRAM:inst3|      ; 42 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3                                                 ; work         ;
;             |Chen_Kevin_SRAM:inst10|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst10                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst11|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst11                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst12|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst12                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst13|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst14|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst14                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst15|      ; 12 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst1|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst1                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst2|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst2                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst3|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst3                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst4|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst4                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst5|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst5                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst6|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst6                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst7|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst7                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst8|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst8                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst9|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst9                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst|        ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst    ; work         ;
;          |Chen_Kevin_16x1SRAM:inst4|      ; 42 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4                                                 ; work         ;
;             |Chen_Kevin_SRAM:inst10|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst10                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst11|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst11                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst12|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst12                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst13|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst13                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst14|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst15|      ; 12 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst1|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst1                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst2|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst2                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst3|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst3                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst4|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst4                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst5|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst5                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst6|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst6                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst7|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst7                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst8|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst8                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst9|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst|        ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst    ; work         ;
;       |Chen_Kevin_16x4SRAM:inst2|         ; 172 (4)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2                                                                           ; work         ;
;          |Chen_Kevin_16x1SRAM:inst1|      ; 42 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1                                                 ; work         ;
;             |Chen_Kevin_SRAM:inst10|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst11|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst12|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst13|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst14|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst15|      ; 12 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst1|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst2|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst2                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst3|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst3                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst4|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst5|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst6|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst7|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst8|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst9|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst|        ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst    ; work         ;
;          |Chen_Kevin_16x1SRAM:inst2|      ; 42 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2                                                 ; work         ;
;             |Chen_Kevin_SRAM:inst10|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst11|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst12|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst13|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst14|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst15|      ; 12 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst1|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst2|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst3|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst4|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst5|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst5                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst6|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst6                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst7|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst7                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst8|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst8                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst9|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst9                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst|        ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst    ; work         ;
;          |Chen_Kevin_16x1SRAM:inst3|      ; 42 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3                                                 ; work         ;
;             |Chen_Kevin_SRAM:inst10|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst10                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst11|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst11                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst12|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst12                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst13|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst14|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst14                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst15|      ; 12 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst1|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst1                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst2|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst2                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst3|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst3                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst4|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst4                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst5|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst5                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst6|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst6                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst7|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst7                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst8|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst8                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst9|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst9                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst|        ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst    ; work         ;
;          |Chen_Kevin_16x1SRAM:inst4|      ; 42 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4                                                 ; work         ;
;             |Chen_Kevin_SRAM:inst10|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst10                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst11|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst11                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst12|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst12                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst13|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst13                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst14|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst15|      ; 12 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst1|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst1                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst2|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst2                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst3|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst3                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst4|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst4                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst5|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst5                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst6|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst6                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst7|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst7                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst8|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst8                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst9|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst|        ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst    ; work         ;
;       |Chen_Kevin_16x4SRAM:inst3|         ; 172 (4)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3                                                                           ; work         ;
;          |Chen_Kevin_16x1SRAM:inst1|      ; 42 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1                                                 ; work         ;
;             |Chen_Kevin_SRAM:inst10|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst11|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst12|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst13|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst14|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst15|      ; 12 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst1|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst2|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst2                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst3|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst3                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst4|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst5|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst6|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst7|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst8|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst9|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst|        ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst    ; work         ;
;          |Chen_Kevin_16x1SRAM:inst2|      ; 42 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2                                                 ; work         ;
;             |Chen_Kevin_SRAM:inst10|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst11|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst12|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst13|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst14|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst15|      ; 12 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst1|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst2|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst3|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst4|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst5|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst5                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst6|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst6                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst7|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst7                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst8|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst8                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst9|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst9                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst|        ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst    ; work         ;
;          |Chen_Kevin_16x1SRAM:inst3|      ; 42 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3                                                 ; work         ;
;             |Chen_Kevin_SRAM:inst10|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst10                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst11|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst11                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst12|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst12                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst13|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst14|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst14                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst15|      ; 12 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst1|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst1                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst2|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst2                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst3|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst3                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst4|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst4                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst5|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst5                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst6|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst6                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst7|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst7                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst8|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst8                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst9|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst9                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst|        ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst    ; work         ;
;          |Chen_Kevin_16x1SRAM:inst4|      ; 42 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4                                                 ; work         ;
;             |Chen_Kevin_SRAM:inst10|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst10                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst11|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst11                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst12|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst12                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst13|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst13                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst14|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst15|      ; 12 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst1|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst1                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst2|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst2                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst3|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst3                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst4|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst4                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst5|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst5                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst6|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst6                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst7|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst7                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst8|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst8                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst9|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst|        ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst    ; work         ;
;       |Chen_Kevin_16x4SRAM:inst4|         ; 172 (4)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4                                                                           ; work         ;
;          |Chen_Kevin_16x1SRAM:inst1|      ; 42 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1                                                 ; work         ;
;             |Chen_Kevin_SRAM:inst10|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst11|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst12|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst13|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst14|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst15|      ; 12 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst1|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst2|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst2                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst3|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst3                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst4|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst5|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst6|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst7|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst8|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst9|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst|        ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst    ; work         ;
;          |Chen_Kevin_16x1SRAM:inst2|      ; 42 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2                                                 ; work         ;
;             |Chen_Kevin_SRAM:inst10|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst11|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst12|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst13|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst14|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst15|      ; 12 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst1|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst2|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst3|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst4|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst5|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst5                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst6|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst6                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst7|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst7                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst8|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst8                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst9|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst9                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst|        ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst    ; work         ;
;          |Chen_Kevin_16x1SRAM:inst3|      ; 42 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3                                                 ; work         ;
;             |Chen_Kevin_SRAM:inst10|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst10                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst11|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst11                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst12|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst12                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst13|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst14|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst14                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst15|      ; 12 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst1|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst1                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst2|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst2                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst3|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst3                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst4|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst4                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst5|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst5                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst6|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst6                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst7|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst7                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst8|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst8                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst9|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst9                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst|        ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst    ; work         ;
;          |Chen_Kevin_16x1SRAM:inst4|      ; 42 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4                                                 ; work         ;
;             |Chen_Kevin_SRAM:inst10|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst10                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst11|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst11                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst12|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst12                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst13|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst13                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst14|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst15|      ; 12 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst1|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst1                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst2|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst2                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst3|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst3                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst4|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst4                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst5|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst5                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst6|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst6                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst7|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst7                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst8|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst8                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst9|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst|        ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst    ; work         ;
;       |Chen_Kevin_16x4SRAM:inst5|         ; 172 (4)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5                                                                           ; work         ;
;          |Chen_Kevin_16x1SRAM:inst1|      ; 42 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1                                                 ; work         ;
;             |Chen_Kevin_SRAM:inst10|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst11|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst12|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst13|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst14|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst15|      ; 12 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst1|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst2|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst2                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst3|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst3                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst4|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst5|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst6|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst7|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst8|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst9|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst|        ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst    ; work         ;
;          |Chen_Kevin_16x1SRAM:inst2|      ; 42 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2                                                 ; work         ;
;             |Chen_Kevin_SRAM:inst10|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst11|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst12|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst13|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst14|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst15|      ; 12 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst1|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst2|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst3|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst4|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst5|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst5                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst6|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst6                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst7|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst7                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst8|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst8                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst9|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst9                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst|        ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst    ; work         ;
;          |Chen_Kevin_16x1SRAM:inst3|      ; 42 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3                                                 ; work         ;
;             |Chen_Kevin_SRAM:inst10|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst10                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst11|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst11                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst12|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst12                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst13|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst14|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst14                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst15|      ; 12 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst1|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst1                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst2|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst2                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst3|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst3                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst4|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst4                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst5|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst5                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst6|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst6                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst7|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst7                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst8|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst8                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst9|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst9                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst|        ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst    ; work         ;
;          |Chen_Kevin_16x1SRAM:inst4|      ; 42 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4                                                 ; work         ;
;             |Chen_Kevin_SRAM:inst10|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst10                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst11|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst11                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst12|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst12                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst13|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst13                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst14|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst15|      ; 12 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst1|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst1                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst2|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst2                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst3|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst3                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst4|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst4                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst5|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst5                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst6|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst6                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst7|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst7                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst8|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst8                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst9|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst|        ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst    ; work         ;
;       |Chen_Kevin_16x4SRAM:inst6|         ; 172 (4)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6                                                                           ; work         ;
;          |Chen_Kevin_16x1SRAM:inst1|      ; 42 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1                                                 ; work         ;
;             |Chen_Kevin_SRAM:inst10|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst11|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst12|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst13|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst14|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst15|      ; 12 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst1|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst2|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst2                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst3|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst3                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst4|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst5|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst6|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst7|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst8|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst9|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst|        ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst    ; work         ;
;          |Chen_Kevin_16x1SRAM:inst2|      ; 42 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2                                                 ; work         ;
;             |Chen_Kevin_SRAM:inst10|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst11|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst12|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst13|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst14|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst15|      ; 12 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst1|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst2|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst3|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst4|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst5|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst5                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst6|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst6                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst7|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst7                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst8|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst8                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst9|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst9                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst|        ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst    ; work         ;
;          |Chen_Kevin_16x1SRAM:inst3|      ; 42 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3                                                 ; work         ;
;             |Chen_Kevin_SRAM:inst10|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst10                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst11|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst11                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst12|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst12                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst13|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst14|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst14                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst15|      ; 12 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst1|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst1                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst2|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst2                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst3|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst3                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst4|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst4                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst5|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst5                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst6|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst6                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst7|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst7                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst8|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst8                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst9|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst9                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst|        ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst    ; work         ;
;          |Chen_Kevin_16x1SRAM:inst4|      ; 42 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4                                                 ; work         ;
;             |Chen_Kevin_SRAM:inst10|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst10                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst11|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst11                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst12|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst12                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst13|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst13                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst14|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst15|      ; 12 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst1|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst1                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst2|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst2                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst3|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst3                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst4|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst4                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst5|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst5                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst6|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst6                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst7|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst7                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst8|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst8                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst9|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst|        ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst    ; work         ;
;       |Chen_Kevin_16x4SRAM:inst7|         ; 172 (4)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7                                                                           ; work         ;
;          |Chen_Kevin_16x1SRAM:inst1|      ; 42 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1                                                 ; work         ;
;             |Chen_Kevin_SRAM:inst10|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst11|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst12|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst13|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst14|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst15|      ; 12 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst1|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst2|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst2                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst3|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst3                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst4|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst5|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst6|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst7|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst8|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst9|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst|        ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst    ; work         ;
;          |Chen_Kevin_16x1SRAM:inst2|      ; 42 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2                                                 ; work         ;
;             |Chen_Kevin_SRAM:inst10|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst11|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst12|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst13|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst14|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst15|      ; 12 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst1|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst2|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst3|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst4|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst5|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst5                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst6|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst6                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst7|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst7                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst8|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst8                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst9|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst9                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst|        ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst    ; work         ;
;          |Chen_Kevin_16x1SRAM:inst3|      ; 42 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3                                                 ; work         ;
;             |Chen_Kevin_SRAM:inst10|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst10                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst11|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst11                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst12|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst12                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst13|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst14|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst14                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst15|      ; 12 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst1|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst1                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst2|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst2                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst3|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst3                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst4|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst4                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst5|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst5                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst6|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst6                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst7|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst7                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst8|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst8                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst9|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst9                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst|        ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst    ; work         ;
;          |Chen_Kevin_16x1SRAM:inst4|      ; 42 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4                                                 ; work         ;
;             |Chen_Kevin_SRAM:inst10|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst10                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst11|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst11                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst12|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst12                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst13|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst13                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst14|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst15|      ; 12 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15                          ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1 ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst  ; work         ;
;             |Chen_Kevin_SRAM:inst1|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst1                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst2|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst2                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst3|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst3                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst4|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst4                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst5|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst5                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst6|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst6                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst7|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst7                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst8|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst8                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst9|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst|        ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst    ; work         ;
;       |Chen_Kevin_16x4SRAM:inst|          ; 204 (4)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst                                                                            ; work         ;
;          |Chen_Kevin_16x1SRAM:inst1|      ; 42 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1                                                  ; work         ;
;             |Chen_Kevin_SRAM:inst10|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst11|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst12|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst13|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst14|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst15|      ; 12 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst1|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst    ; work         ;
;             |Chen_Kevin_SRAM:inst2|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst2                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst    ; work         ;
;             |Chen_Kevin_SRAM:inst3|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst3                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst    ; work         ;
;             |Chen_Kevin_SRAM:inst4|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst    ; work         ;
;             |Chen_Kevin_SRAM:inst5|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst    ; work         ;
;             |Chen_Kevin_SRAM:inst6|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst    ; work         ;
;             |Chen_Kevin_SRAM:inst7|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst    ; work         ;
;             |Chen_Kevin_SRAM:inst8|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst    ; work         ;
;             |Chen_Kevin_SRAM:inst9|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst    ; work         ;
;             |Chen_Kevin_SRAM:inst|        ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst                             ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1    ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst     ; work         ;
;          |Chen_Kevin_16x1SRAM:inst2|      ; 42 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2                                                  ; work         ;
;             |Chen_Kevin_SRAM:inst10|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst11|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst12|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst13|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst14|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst15|      ; 12 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst1|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst    ; work         ;
;             |Chen_Kevin_SRAM:inst2|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst    ; work         ;
;             |Chen_Kevin_SRAM:inst3|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst    ; work         ;
;             |Chen_Kevin_SRAM:inst4|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst    ; work         ;
;             |Chen_Kevin_SRAM:inst5|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst5                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst    ; work         ;
;             |Chen_Kevin_SRAM:inst6|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst6                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst    ; work         ;
;             |Chen_Kevin_SRAM:inst7|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst7                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst    ; work         ;
;             |Chen_Kevin_SRAM:inst8|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst8                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst    ; work         ;
;             |Chen_Kevin_SRAM:inst9|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst9                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst    ; work         ;
;             |Chen_Kevin_SRAM:inst|        ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst                             ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1    ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst     ; work         ;
;          |Chen_Kevin_16x1SRAM:inst3|      ; 42 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3                                                  ; work         ;
;             |Chen_Kevin_SRAM:inst10|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst10                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst11|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst11                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst12|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst12                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst13|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst14|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst14                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst15|      ; 12 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst1|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst1                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst    ; work         ;
;             |Chen_Kevin_SRAM:inst2|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst2                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst    ; work         ;
;             |Chen_Kevin_SRAM:inst3|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst3                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst    ; work         ;
;             |Chen_Kevin_SRAM:inst4|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst4                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst    ; work         ;
;             |Chen_Kevin_SRAM:inst5|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst5                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst    ; work         ;
;             |Chen_Kevin_SRAM:inst6|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst6                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst    ; work         ;
;             |Chen_Kevin_SRAM:inst7|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst7                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst    ; work         ;
;             |Chen_Kevin_SRAM:inst8|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst8                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst    ; work         ;
;             |Chen_Kevin_SRAM:inst9|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst9                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst    ; work         ;
;             |Chen_Kevin_SRAM:inst|        ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst                             ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1    ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst     ; work         ;
;          |Chen_Kevin_16x1SRAM:inst4|      ; 58 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4                                                  ; work         ;
;             |Chen_Kevin_SRAM:inst10|      ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst10                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst11|      ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst11                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst12|      ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst12                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst13|      ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst13                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst14|      ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst15|      ; 13 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15                           ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1  ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst   ; work         ;
;             |Chen_Kevin_SRAM:inst1|       ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst1                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst    ; work         ;
;             |Chen_Kevin_SRAM:inst2|       ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst2                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst    ; work         ;
;             |Chen_Kevin_SRAM:inst3|       ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst3                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst    ; work         ;
;             |Chen_Kevin_SRAM:inst4|       ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst4                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst    ; work         ;
;             |Chen_Kevin_SRAM:inst5|       ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst5                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst    ; work         ;
;             |Chen_Kevin_SRAM:inst6|       ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst6                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst    ; work         ;
;             |Chen_Kevin_SRAM:inst7|       ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst7                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst    ; work         ;
;             |Chen_Kevin_SRAM:inst8|       ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst8                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst    ; work         ;
;             |Chen_Kevin_SRAM:inst9|       ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9                            ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1   ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst    ; work         ;
;             |Chen_Kevin_SRAM:inst|        ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst                             ; work         ;
;                |Chen_Kevin_D-Latch:inst1| ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1    ; work         ;
;                |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst     ; work         ;
;          |Chen_Kevin_Decode4to16:inst|    ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_Decode4to16:inst                                                ; work         ;
;    |Chen_Kevin_4x8SwitchesAndKeys:inst10| ; 36 (36)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_4x8SwitchesAndKeys:inst10                                                                                          ; work         ;
;    |Chen_Kevin_Dec_to_Hex:inst2|          ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_Dec_to_Hex:inst2                                                                                                   ; work         ;
;    |Chen_Kevin_Dec_to_Hex:inst3|          ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_Dec_to_Hex:inst3                                                                                                   ; work         ;
;    |Chen_Kevin_Dec_to_Hex:inst4|          ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_Dec_to_Hex:inst4                                                                                                   ; work         ;
;    |Chen_Kevin_Dec_to_Hex:inst5|          ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_Dec_to_Hex:inst5                                                                                                   ; work         ;
;    |Chen_Kevin_Dec_to_Hex:inst6|          ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_Dec_to_Hex:inst6                                                                                                   ; work         ;
;    |Chen_Kevin_Dec_to_Hex:inst7|          ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_Dec_to_Hex:inst7                                                                                                   ; work         ;
;    |Chen_Kevin_Dec_to_Hex:inst8|          ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_Dec_to_Hex:inst8                                                                                                   ; work         ;
;    |Chen_Kevin_Dec_to_Hex:inst9|          ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_Dec_to_Hex:inst9                                                                                                   ; work         ;
+-------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------------+
; User-Specified and Inferred Latches                                                                                              ;
+------------------------------------------------------------+--------------------------------------------+------------------------+
; Latch Name                                                 ; Latch Enable Signal                        ; Free of Timing Hazards ;
+------------------------------------------------------------+--------------------------------------------+------------------------+
; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[0]  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Mux8  ; yes                    ;
; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[1]  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Mux8  ; yes                    ;
; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[2]  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Mux8  ; yes                    ;
; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[3]  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Mux8  ; yes                    ;
; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[4]  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Mux8  ; yes                    ;
; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[5]  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Mux8  ; yes                    ;
; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[6]  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Mux8  ; yes                    ;
; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[7]  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Mux8  ; yes                    ;
; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[8]  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Mux17 ; yes                    ;
; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[9]  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Mux17 ; yes                    ;
; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[10] ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Mux17 ; yes                    ;
; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[11] ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Mux17 ; yes                    ;
; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[12] ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Mux17 ; yes                    ;
; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[13] ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Mux17 ; yes                    ;
; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[14] ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Mux17 ; yes                    ;
; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[15] ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Mux17 ; yes                    ;
; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[16] ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Mux17 ; yes                    ;
; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[17] ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Mux17 ; yes                    ;
; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[18] ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Mux17 ; yes                    ;
; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[19] ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Mux17 ; yes                    ;
; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[20] ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Mux17 ; yes                    ;
; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[21] ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Mux17 ; yes                    ;
; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[22] ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Mux17 ; yes                    ;
; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[23] ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Mux17 ; yes                    ;
; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[24] ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Mux17 ; yes                    ;
; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[25] ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Mux17 ; yes                    ;
; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[26] ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Mux17 ; yes                    ;
; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[27] ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Mux17 ; yes                    ;
; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[28] ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Mux17 ; yes                    ;
; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[29] ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Mux17 ; yes                    ;
; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[30] ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Mux17 ; yes                    ;
; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[31] ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Mux17 ; yes                    ;
; Number of user-specified and inferred latches = 32         ;                                            ;                        ;
+------------------------------------------------------------+--------------------------------------------+------------------------+
Note: All latches listed above may not be present at the end of synthesis due to various synthesis optimizations.


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Logic Cells Representing Combinational Loops                                                                                                 ;
+---------------------------------------------------------------------------------------------------------------------------------------+------+
; Logic Cell Name                                                                                                                       ;      ;
+---------------------------------------------------------------------------------------------------------------------------------------+------+
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~0  ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~0    ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1|inst1~0   ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1|inst1~0   ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1|inst1~0   ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1|inst1~0   ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1|inst1~0   ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1|inst1~0   ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1|inst1~0   ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1|inst1~0   ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~0   ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1|inst1~0  ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1|inst1~0  ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1|inst1~0  ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~0  ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~0  ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~0  ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~0    ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1|inst1~0   ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1|inst1~0   ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1|inst1~0   ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1|inst1~0   ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1|inst1~0   ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1|inst1~0   ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1|inst1~0   ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1|inst1~0   ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~0   ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1|inst1~0  ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1|inst1~0  ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1|inst1~0  ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~0  ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~0  ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~0  ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~0    ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1|inst1~0   ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1|inst1~0   ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1|inst1~0   ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1|inst1~0   ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1|inst1~0   ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1|inst1~0   ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1|inst1~0   ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1|inst1~0   ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~0   ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1|inst1~0  ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1|inst1~0  ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1|inst1~0  ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~0  ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~0  ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~0  ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~0    ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1|inst1~0   ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1|inst1~0   ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1|inst1~0   ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1|inst1~0   ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1|inst1~0   ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1|inst1~0   ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1|inst1~0   ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1|inst1~0   ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~0   ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1|inst1~0  ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1|inst1~0  ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1|inst1~0  ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~0  ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~0  ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~0 ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~0   ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1|inst1~0  ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1|inst1~0  ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1|inst1~0  ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1|inst1~0  ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1|inst1~0  ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1|inst1~0  ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1|inst1~0  ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1|inst1~0  ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~0  ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1|inst1~0 ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1|inst1~0 ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1|inst1~0 ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~0 ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~0 ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~0 ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~0   ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1|inst1~0  ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1|inst1~0  ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1|inst1~0  ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1|inst1~0  ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1|inst1~0  ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1|inst1~0  ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1|inst1~0  ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1|inst1~0  ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~0  ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1|inst1~0 ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1|inst1~0 ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1|inst1~0 ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~0 ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~0 ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~0 ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~0   ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1|inst1~0  ;      ;
; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1|inst1~0  ;      ;
; Number of logic cells representing combinational loops                                                                                ; 1024 ;
+---------------------------------------------------------------------------------------------------------------------------------------+------+
Table restricted to first 100 entries. Note: All cells listed above may not be present at the end of synthesis due to various synthesis optimizations.


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 0     ;
; Number of registers using Synchronous Clear  ; 0     ;
; Number of registers using Synchronous Load   ; 0     ;
; Number of registers using Asynchronous Clear ; 0     ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 0     ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                                      ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-----------------------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                                            ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-----------------------------------------------------------------------+
; 1:1                ; 8 bits    ; 0 LEs         ; 0 LEs                ; 0 LEs                  ; No         ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_4x8SwitchesAndKeys:inst10|Mux30 ;
; 1:1                ; 8 bits    ; 0 LEs         ; 0 LEs                ; 0 LEs                  ; No         ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_4x8SwitchesAndKeys:inst10|Mux21 ;
; 1:1                ; 8 bits    ; 0 LEs         ; 0 LEs                ; 0 LEs                  ; No         ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_4x8SwitchesAndKeys:inst10|Mux12 ;
; 1:1                ; 8 bits    ; 0 LEs         ; 0 LEs                ; 0 LEs                  ; No         ; |Chen_Kevin_16x32SRAMFinal|Chen_Kevin_4x8SwitchesAndKeys:inst10|Mux3  ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-----------------------------------------------------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:04     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Analysis & Synthesis
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Mar 11 12:24:29 2019
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off Chen_Kevin_16x32SRAM -c Chen_Kevin_16x4SRAM
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (12021): Found 1 design units, including 1 entities, in source file chen_kevin_sr-latch.bdf
    Info (12023): Found entity 1: Chen_Kevin_SR-Latch
Info (12021): Found 1 design units, including 1 entities, in source file chen_kevin_control_sr-latch.bdf
    Info (12023): Found entity 1: Chen_Kevin_Control_SR-Latch
Info (12021): Found 1 design units, including 1 entities, in source file chen_kevin_d-latch.bdf
    Info (12023): Found entity 1: Chen_Kevin_D-Latch
Info (12021): Found 1 design units, including 1 entities, in source file chen_kevin_sram.bdf
    Info (12023): Found entity 1: Chen_Kevin_SRAM
Info (12021): Found 1 design units, including 1 entities, in source file chen_kevin_16x4sram.bdf
    Info (12023): Found entity 1: Chen_Kevin_16x4SRAM
Info (12021): Found 1 design units, including 1 entities, in source file chen_kevin_16x1sram.bdf
    Info (12023): Found entity 1: Chen_Kevin_16x1SRAM
Info (12021): Found 2 design units, including 1 entities, in source file chen_kevin_decode4to16.vhd
    Info (12022): Found design unit 1: Chen_Kevin_Decode4to16-Arch
    Info (12023): Found entity 1: Chen_Kevin_Decode4to16
Info (12021): Found 2 design units, including 1 entities, in source file chen_kevin_dec_to_hex.vhd
    Info (12022): Found design unit 1: Chen_Kevin_Dec_to_Hex-Arc
    Info (12023): Found entity 1: Chen_Kevin_Dec_to_Hex
Info (12021): Found 1 design units, including 1 entities, in source file chen_kevin_16x4sramfinal.bdf
    Info (12023): Found entity 1: Chen_Kevin_16x4SRAMFinal
Info (12021): Found 1 design units, including 1 entities, in source file chen_kevin_16x32sram.bdf
    Info (12023): Found entity 1: Chen_Kevin_16x32SRAM
Info (12021): Found 1 design units, including 1 entities, in source file chen_kevin_16x32sramfinal.bdf
    Info (12023): Found entity 1: Chen_Kevin_16x32SRAMFinal
Info (12021): Found 2 design units, including 1 entities, in source file chen_kevin_4x8switchesandkeys.vhd
    Info (12022): Found design unit 1: Chen_Kevin_4x8SwitchesAndKeys-Arch
    Info (12023): Found entity 1: Chen_Kevin_4x8SwitchesAndKeys
Info (12127): Elaborating entity "Chen_Kevin_16x32SRAMFinal" for the top level hierarchy
Info (12128): Elaborating entity "Chen_Kevin_Dec_to_Hex" for hierarchy "Chen_Kevin_Dec_to_Hex:inst2"
Info (12128): Elaborating entity "Chen_Kevin_16x32SRAM" for hierarchy "Chen_Kevin_16x32SRAM:inst"
Info (12128): Elaborating entity "Chen_Kevin_16x4SRAM" for hierarchy "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst"
Info (12128): Elaborating entity "Chen_Kevin_16x1SRAM" for hierarchy "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4"
Info (12128): Elaborating entity "Chen_Kevin_SRAM" for hierarchy "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15"
Info (12128): Elaborating entity "Chen_Kevin_D-Latch" for hierarchy "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1"
Info (12128): Elaborating entity "Chen_Kevin_Decode4to16" for hierarchy "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_Decode4to16:inst"
Info (12128): Elaborating entity "Chen_Kevin_4x8SwitchesAndKeys" for hierarchy "Chen_Kevin_4x8SwitchesAndKeys:inst10"
Warning (10492): VHDL Process Statement warning at Chen_Kevin_4x8SwitchesAndKeys.vhd(18): signal "Chen_Kevin_Switches" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at Chen_Kevin_4x8SwitchesAndKeys.vhd(20): signal "Chen_Kevin_Switches" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at Chen_Kevin_4x8SwitchesAndKeys.vhd(22): signal "Chen_Kevin_Switches" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at Chen_Kevin_4x8SwitchesAndKeys.vhd(24): signal "Chen_Kevin_Switches" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10631): VHDL Process Statement warning at Chen_Kevin_4x8SwitchesAndKeys.vhd(14): inferring latch(es) for signal or variable "Chen_Kevin_Output", which holds its previous value in one or more paths through the process
Info (10041): Inferred latch for "Chen_Kevin_Output[0]" at Chen_Kevin_4x8SwitchesAndKeys.vhd(14)
Info (10041): Inferred latch for "Chen_Kevin_Output[1]" at Chen_Kevin_4x8SwitchesAndKeys.vhd(14)
Info (10041): Inferred latch for "Chen_Kevin_Output[2]" at Chen_Kevin_4x8SwitchesAndKeys.vhd(14)
Info (10041): Inferred latch for "Chen_Kevin_Output[3]" at Chen_Kevin_4x8SwitchesAndKeys.vhd(14)
Info (10041): Inferred latch for "Chen_Kevin_Output[4]" at Chen_Kevin_4x8SwitchesAndKeys.vhd(14)
Info (10041): Inferred latch for "Chen_Kevin_Output[5]" at Chen_Kevin_4x8SwitchesAndKeys.vhd(14)
Info (10041): Inferred latch for "Chen_Kevin_Output[6]" at Chen_Kevin_4x8SwitchesAndKeys.vhd(14)
Info (10041): Inferred latch for "Chen_Kevin_Output[7]" at Chen_Kevin_4x8SwitchesAndKeys.vhd(14)
Info (10041): Inferred latch for "Chen_Kevin_Output[8]" at Chen_Kevin_4x8SwitchesAndKeys.vhd(14)
Info (10041): Inferred latch for "Chen_Kevin_Output[9]" at Chen_Kevin_4x8SwitchesAndKeys.vhd(14)
Info (10041): Inferred latch for "Chen_Kevin_Output[10]" at Chen_Kevin_4x8SwitchesAndKeys.vhd(14)
Info (10041): Inferred latch for "Chen_Kevin_Output[11]" at Chen_Kevin_4x8SwitchesAndKeys.vhd(14)
Info (10041): Inferred latch for "Chen_Kevin_Output[12]" at Chen_Kevin_4x8SwitchesAndKeys.vhd(14)
Info (10041): Inferred latch for "Chen_Kevin_Output[13]" at Chen_Kevin_4x8SwitchesAndKeys.vhd(14)
Info (10041): Inferred latch for "Chen_Kevin_Output[14]" at Chen_Kevin_4x8SwitchesAndKeys.vhd(14)
Info (10041): Inferred latch for "Chen_Kevin_Output[15]" at Chen_Kevin_4x8SwitchesAndKeys.vhd(14)
Info (10041): Inferred latch for "Chen_Kevin_Output[16]" at Chen_Kevin_4x8SwitchesAndKeys.vhd(14)
Info (10041): Inferred latch for "Chen_Kevin_Output[17]" at Chen_Kevin_4x8SwitchesAndKeys.vhd(14)
Info (10041): Inferred latch for "Chen_Kevin_Output[18]" at Chen_Kevin_4x8SwitchesAndKeys.vhd(14)
Info (10041): Inferred latch for "Chen_Kevin_Output[19]" at Chen_Kevin_4x8SwitchesAndKeys.vhd(14)
Info (10041): Inferred latch for "Chen_Kevin_Output[20]" at Chen_Kevin_4x8SwitchesAndKeys.vhd(14)
Info (10041): Inferred latch for "Chen_Kevin_Output[21]" at Chen_Kevin_4x8SwitchesAndKeys.vhd(14)
Info (10041): Inferred latch for "Chen_Kevin_Output[22]" at Chen_Kevin_4x8SwitchesAndKeys.vhd(14)
Info (10041): Inferred latch for "Chen_Kevin_Output[23]" at Chen_Kevin_4x8SwitchesAndKeys.vhd(14)
Info (10041): Inferred latch for "Chen_Kevin_Output[24]" at Chen_Kevin_4x8SwitchesAndKeys.vhd(14)
Info (10041): Inferred latch for "Chen_Kevin_Output[25]" at Chen_Kevin_4x8SwitchesAndKeys.vhd(14)
Info (10041): Inferred latch for "Chen_Kevin_Output[26]" at Chen_Kevin_4x8SwitchesAndKeys.vhd(14)
Info (10041): Inferred latch for "Chen_Kevin_Output[27]" at Chen_Kevin_4x8SwitchesAndKeys.vhd(14)
Info (10041): Inferred latch for "Chen_Kevin_Output[28]" at Chen_Kevin_4x8SwitchesAndKeys.vhd(14)
Info (10041): Inferred latch for "Chen_Kevin_Output[29]" at Chen_Kevin_4x8SwitchesAndKeys.vhd(14)
Info (10041): Inferred latch for "Chen_Kevin_Output[30]" at Chen_Kevin_4x8SwitchesAndKeys.vhd(14)
Info (10041): Inferred latch for "Chen_Kevin_Output[31]" at Chen_Kevin_4x8SwitchesAndKeys.vhd(14)
Warning (13046): Tri-state node(s) do not directly drive top-level pin(s)
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|inst7" to the node "Chen_Kevin_Dec_to_Hex:inst2|Mux0" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|inst8" to the node "Chen_Kevin_Dec_to_Hex:inst2|Mux0" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|inst9" to the node "Chen_Kevin_Dec_to_Hex:inst2|Mux0" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|inst11" to the node "Chen_Kevin_Dec_to_Hex:inst2|Mux0" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|inst7" to the node "Chen_Kevin_Dec_to_Hex:inst3|Mux0" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|inst8" to the node "Chen_Kevin_Dec_to_Hex:inst3|Mux0" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|inst9" to the node "Chen_Kevin_Dec_to_Hex:inst3|Mux0" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|inst11" to the node "Chen_Kevin_Dec_to_Hex:inst3|Mux0" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|inst7" to the node "Chen_Kevin_Dec_to_Hex:inst4|Mux0" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|inst8" to the node "Chen_Kevin_Dec_to_Hex:inst4|Mux0" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|inst9" to the node "Chen_Kevin_Dec_to_Hex:inst4|Mux0" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|inst11" to the node "Chen_Kevin_Dec_to_Hex:inst4|Mux0" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|inst7" to the node "Chen_Kevin_Dec_to_Hex:inst5|Mux0" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|inst8" to the node "Chen_Kevin_Dec_to_Hex:inst5|Mux0" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|inst9" to the node "Chen_Kevin_Dec_to_Hex:inst5|Mux0" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|inst11" to the node "Chen_Kevin_Dec_to_Hex:inst5|Mux0" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|inst7" to the node "Chen_Kevin_Dec_to_Hex:inst6|Mux0" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|inst8" to the node "Chen_Kevin_Dec_to_Hex:inst6|Mux0" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|inst9" to the node "Chen_Kevin_Dec_to_Hex:inst6|Mux0" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|inst11" to the node "Chen_Kevin_Dec_to_Hex:inst6|Mux0" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|inst7" to the node "Chen_Kevin_Dec_to_Hex:inst7|Mux0" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|inst8" to the node "Chen_Kevin_Dec_to_Hex:inst7|Mux0" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|inst9" to the node "Chen_Kevin_Dec_to_Hex:inst7|Mux0" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|inst11" to the node "Chen_Kevin_Dec_to_Hex:inst7|Mux0" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|inst7" to the node "Chen_Kevin_Dec_to_Hex:inst8|Mux0" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|inst8" to the node "Chen_Kevin_Dec_to_Hex:inst8|Mux0" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|inst9" to the node "Chen_Kevin_Dec_to_Hex:inst8|Mux0" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|inst11" to the node "Chen_Kevin_Dec_to_Hex:inst8|Mux0" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|inst7" to the node "Chen_Kevin_Dec_to_Hex:inst9|Mux0" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|inst8" to the node "Chen_Kevin_Dec_to_Hex:inst9|Mux0" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|inst9" to the node "Chen_Kevin_Dec_to_Hex:inst9|Mux0" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|inst11" to the node "Chen_Kevin_Dec_to_Hex:inst9|Mux0" into an OR gate
Warning (13046): Tri-state node(s) do not directly drive top-level pin(s)
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|inst4" to the node "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|inst7" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|inst4" to the node "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|inst8" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|inst4" to the node "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|inst9" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|inst4" to the node "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|inst11" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|inst4" to the node "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|inst7" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|inst4" to the node "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|inst8" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|inst4" to the node "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|inst9" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|inst4" to the node "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|inst11" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|inst4" to the node "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|inst7" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|inst4" to the node "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|inst8" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|inst4" to the node "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|inst9" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|inst4" to the node "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|inst11" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|inst4" to the node "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|inst7" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|inst4" to the node "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|inst8" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|inst4" to the node "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|inst9" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|inst4" to the node "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|inst11" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|inst4" to the node "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|inst7" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|inst4" to the node "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|inst8" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|inst4" to the node "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|inst9" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|inst4" to the node "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|inst11" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|inst4" to the node "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|inst7" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|inst4" to the node "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|inst8" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|inst4" to the node "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|inst9" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|inst4" to the node "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|inst11" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|inst4" to the node "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|inst7" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|inst4" to the node "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|inst8" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|inst4" to the node "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|inst9" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|inst4" to the node "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|inst11" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|inst4" to the node "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|inst7" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|inst4" to the node "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|inst8" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|inst4" to the node "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|inst9" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|inst4" to the node "Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|inst11" into an OR gate
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 1573 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 17 input pins
    Info (21059): Implemented 56 output pins
    Info (21061): Implemented 1500 logic cells
Info: Quartus II 64-Bit Analysis & Synthesis was successful. 0 errors, 72 warnings
    Info: Peak virtual memory: 4673 megabytes
    Info: Processing ended: Mon Mar 11 12:24:43 2019
    Info: Elapsed time: 00:00:14
    Info: Total CPU time (on all processors): 00:00:12


