TimeQuest Timing Analyzer report for RSA32
Fri Dec 02 17:41:51 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'ltp:inst_btn|state.ACT'
 13. Slow Model Setup: 'RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end'
 14. Slow Model Setup: 'RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end'
 15. Slow Model Setup: 'RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end'
 16. Slow Model Setup: 'RL_binary:inst_rsa|mod_exp:me_2|mm_1_start'
 17. Slow Model Setup: 'RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end'
 18. Slow Model Setup: 'RL_binary:inst_rsa|get_length:gl_RL|md_end'
 19. Slow Model Setup: 'RL_binary:inst_rsa|me_1_start'
 20. Slow Model Setup: 'RL_binary:inst_rsa|me_2_start'
 21. Slow Model Setup: 'RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end'
 22. Slow Model Setup: 'RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end'
 23. Slow Model Hold: 'clk'
 24. Slow Model Hold: 'RL_binary:inst_rsa|me_1_start'
 25. Slow Model Hold: 'RL_binary:inst_rsa|me_2_start'
 26. Slow Model Hold: 'RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end'
 27. Slow Model Hold: 'RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end'
 28. Slow Model Hold: 'RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end'
 29. Slow Model Hold: 'RL_binary:inst_rsa|get_length:gl_RL|md_end'
 30. Slow Model Hold: 'RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end'
 31. Slow Model Hold: 'RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end'
 32. Slow Model Hold: 'RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end'
 33. Slow Model Hold: 'RL_binary:inst_rsa|mod_exp:me_2|mm_1_start'
 34. Slow Model Hold: 'ltp:inst_btn|state.ACT'
 35. Slow Model Minimum Pulse Width: 'clk'
 36. Slow Model Minimum Pulse Width: 'ltp:inst_btn|state.ACT'
 37. Slow Model Minimum Pulse Width: 'RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end'
 38. Slow Model Minimum Pulse Width: 'RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end'
 39. Slow Model Minimum Pulse Width: 'RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end'
 40. Slow Model Minimum Pulse Width: 'RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end'
 41. Slow Model Minimum Pulse Width: 'RL_binary:inst_rsa|me_1_start'
 42. Slow Model Minimum Pulse Width: 'RL_binary:inst_rsa|me_2_start'
 43. Slow Model Minimum Pulse Width: 'RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end'
 44. Slow Model Minimum Pulse Width: 'RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end'
 45. Slow Model Minimum Pulse Width: 'RL_binary:inst_rsa|get_length:gl_RL|md_end'
 46. Slow Model Minimum Pulse Width: 'RL_binary:inst_rsa|mod_exp:me_2|mm_1_start'
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Propagation Delay
 52. Minimum Propagation Delay
 53. Fast Model Setup Summary
 54. Fast Model Hold Summary
 55. Fast Model Recovery Summary
 56. Fast Model Removal Summary
 57. Fast Model Minimum Pulse Width Summary
 58. Fast Model Setup: 'clk'
 59. Fast Model Setup: 'ltp:inst_btn|state.ACT'
 60. Fast Model Setup: 'RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end'
 61. Fast Model Setup: 'RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end'
 62. Fast Model Setup: 'RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end'
 63. Fast Model Setup: 'RL_binary:inst_rsa|mod_exp:me_2|mm_1_start'
 64. Fast Model Setup: 'RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end'
 65. Fast Model Setup: 'RL_binary:inst_rsa|get_length:gl_RL|md_end'
 66. Fast Model Setup: 'RL_binary:inst_rsa|me_1_start'
 67. Fast Model Setup: 'RL_binary:inst_rsa|me_2_start'
 68. Fast Model Setup: 'RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end'
 69. Fast Model Setup: 'RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end'
 70. Fast Model Hold: 'clk'
 71. Fast Model Hold: 'RL_binary:inst_rsa|me_1_start'
 72. Fast Model Hold: 'RL_binary:inst_rsa|me_2_start'
 73. Fast Model Hold: 'RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end'
 74. Fast Model Hold: 'RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end'
 75. Fast Model Hold: 'RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end'
 76. Fast Model Hold: 'RL_binary:inst_rsa|get_length:gl_RL|md_end'
 77. Fast Model Hold: 'RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end'
 78. Fast Model Hold: 'RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end'
 79. Fast Model Hold: 'RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end'
 80. Fast Model Hold: 'RL_binary:inst_rsa|mod_exp:me_2|mm_1_start'
 81. Fast Model Hold: 'ltp:inst_btn|state.ACT'
 82. Fast Model Minimum Pulse Width: 'clk'
 83. Fast Model Minimum Pulse Width: 'ltp:inst_btn|state.ACT'
 84. Fast Model Minimum Pulse Width: 'RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end'
 85. Fast Model Minimum Pulse Width: 'RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end'
 86. Fast Model Minimum Pulse Width: 'RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end'
 87. Fast Model Minimum Pulse Width: 'RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end'
 88. Fast Model Minimum Pulse Width: 'RL_binary:inst_rsa|me_1_start'
 89. Fast Model Minimum Pulse Width: 'RL_binary:inst_rsa|me_2_start'
 90. Fast Model Minimum Pulse Width: 'RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end'
 91. Fast Model Minimum Pulse Width: 'RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end'
 92. Fast Model Minimum Pulse Width: 'RL_binary:inst_rsa|get_length:gl_RL|md_end'
 93. Fast Model Minimum Pulse Width: 'RL_binary:inst_rsa|mod_exp:me_2|mm_1_start'
 94. Setup Times
 95. Hold Times
 96. Clock to Output Times
 97. Minimum Clock to Output Times
 98. Propagation Delay
 99. Minimum Propagation Delay
100. Multicorner Timing Analysis Summary
101. Setup Times
102. Hold Times
103. Clock to Output Times
104. Minimum Clock to Output Times
105. Progagation Delay
106. Minimum Progagation Delay
107. Setup Transfers
108. Hold Transfers
109. Report TCCS
110. Report RSKM
111. Unconstrained Paths
112. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; RSA32                                                             ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------------+
; Clock Name                                                            ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                                   ;
+-----------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------------+
; clk                                                                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                                                   ;
; ltp:inst_btn|state.ACT                                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ltp:inst_btn|state.ACT }                                                ;
; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RL_binary:inst_rsa|get_length:gl_RL|md_end }                            ;
; RL_binary:inst_rsa|me_1_start                                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RL_binary:inst_rsa|me_1_start }                                         ;
; RL_binary:inst_rsa|me_2_start                                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RL_binary:inst_rsa|me_2_start }                                         ;
; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end } ;
; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end } ;
; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end }                 ;
; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end } ;
; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end } ;
; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RL_binary:inst_rsa|mod_exp:me_2|mm_1_start }                            ;
; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end }                 ;
+-----------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                                                       ;
+-------------+-----------------+-----------------------------------------------------------------------+-------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                                                            ; Note                                                  ;
+-------------+-----------------+-----------------------------------------------------------------------+-------------------------------------------------------+
; 56.16 MHz   ; 56.16 MHz       ; clk                                                                   ;                                                       ;
; 372.72 MHz  ; 372.72 MHz      ; ltp:inst_btn|state.ACT                                                ;                                                       ;
; 1610.31 MHz ; 500.0 MHz       ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; limit due to high minimum pulse width violation (tch) ;
; 1610.31 MHz ; 500.0 MHz       ; RL_binary:inst_rsa|me_1_start                                         ; limit due to high minimum pulse width violation (tch) ;
; 1610.31 MHz ; 500.0 MHz       ; RL_binary:inst_rsa|me_2_start                                         ; limit due to high minimum pulse width violation (tch) ;
; 1610.31 MHz ; 500.0 MHz       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; limit due to high minimum pulse width violation (tch) ;
; 1610.31 MHz ; 500.0 MHz       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; limit due to high minimum pulse width violation (tch) ;
; 1610.31 MHz ; 500.0 MHz       ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; limit due to high minimum pulse width violation (tch) ;
; 1610.31 MHz ; 500.0 MHz       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; limit due to high minimum pulse width violation (tch) ;
; 1610.31 MHz ; 500.0 MHz       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; limit due to high minimum pulse width violation (tch) ;
; 1610.31 MHz ; 500.0 MHz       ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; limit due to high minimum pulse width violation (tch) ;
; 1610.31 MHz ; 500.0 MHz       ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; limit due to high minimum pulse width violation (tch) ;
+-------------+-----------------+-----------------------------------------------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                                        ;
+-----------------------------------------------------------------------+---------+---------------+
; Clock                                                                 ; Slack   ; End Point TNS ;
+-----------------------------------------------------------------------+---------+---------------+
; clk                                                                   ; -16.807 ; -8332.266     ;
; ltp:inst_btn|state.ACT                                                ; -1.683  ; -138.681      ;
; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; -0.983  ; -0.983        ;
; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; -0.673  ; -0.673        ;
; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; -0.544  ; -0.544        ;
; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; -0.157  ; -0.157        ;
; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 0.004   ; 0.000         ;
; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; 0.379   ; 0.000         ;
; RL_binary:inst_rsa|me_1_start                                         ; 0.379   ; 0.000         ;
; RL_binary:inst_rsa|me_2_start                                         ; 0.379   ; 0.000         ;
; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; 0.379   ; 0.000         ;
; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; 0.379   ; 0.000         ;
+-----------------------------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                                        ;
+-----------------------------------------------------------------------+--------+---------------+
; Clock                                                                 ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------+--------+---------------+
; clk                                                                   ; -2.541 ; -120.298      ;
; RL_binary:inst_rsa|me_1_start                                         ; -0.971 ; -1.503        ;
; RL_binary:inst_rsa|me_2_start                                         ; -0.661 ; -0.661        ;
; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; -0.166 ; -0.572        ;
; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; -0.145 ; -0.145        ;
; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 0.294  ; 0.000         ;
; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; 0.391  ; 0.000         ;
; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 0.391  ; 0.000         ;
; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; 0.391  ; 0.000         ;
; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 0.391  ; 0.000         ;
; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; 0.391  ; 0.000         ;
; ltp:inst_btn|state.ACT                                                ; 0.391  ; 0.000         ;
+-----------------------------------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                                         ;
+-----------------------------------------------------------------------+--------+---------------+
; Clock                                                                 ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------+--------+---------------+
; clk                                                                   ; -1.423 ; -1411.812     ;
; ltp:inst_btn|state.ACT                                                ; -0.500 ; -99.000       ;
; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; -0.500 ; -7.000        ;
; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; -0.500 ; -7.000        ;
; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; -0.500 ; -7.000        ;
; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; -0.500 ; -7.000        ;
; RL_binary:inst_rsa|me_1_start                                         ; -0.500 ; -2.000        ;
; RL_binary:inst_rsa|me_2_start                                         ; -0.500 ; -2.000        ;
; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; -0.500 ; -2.000        ;
; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; -0.500 ; -2.000        ;
; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; -0.500 ; -1.000        ;
; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; -0.500 ; -1.000        ;
+-----------------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                   ;
+---------+------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                      ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -16.807 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[31] ; clk          ; clk         ; 1.000        ; -0.002     ; 17.841     ;
; -16.788 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[15] ; clk          ; clk         ; 1.000        ; -0.004     ; 17.820     ;
; -16.788 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[16] ; clk          ; clk         ; 1.000        ; -0.004     ; 17.820     ;
; -16.788 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[17] ; clk          ; clk         ; 1.000        ; -0.004     ; 17.820     ;
; -16.788 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[18] ; clk          ; clk         ; 1.000        ; -0.004     ; 17.820     ;
; -16.788 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[19] ; clk          ; clk         ; 1.000        ; -0.004     ; 17.820     ;
; -16.788 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[20] ; clk          ; clk         ; 1.000        ; -0.004     ; 17.820     ;
; -16.788 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[21] ; clk          ; clk         ; 1.000        ; -0.004     ; 17.820     ;
; -16.788 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[22] ; clk          ; clk         ; 1.000        ; -0.004     ; 17.820     ;
; -16.788 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[23] ; clk          ; clk         ; 1.000        ; -0.004     ; 17.820     ;
; -16.788 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[24] ; clk          ; clk         ; 1.000        ; -0.004     ; 17.820     ;
; -16.701 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[31] ; clk          ; clk         ; 1.000        ; -0.002     ; 17.735     ;
; -16.682 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[15] ; clk          ; clk         ; 1.000        ; -0.004     ; 17.714     ;
; -16.682 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[16] ; clk          ; clk         ; 1.000        ; -0.004     ; 17.714     ;
; -16.682 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[17] ; clk          ; clk         ; 1.000        ; -0.004     ; 17.714     ;
; -16.682 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[18] ; clk          ; clk         ; 1.000        ; -0.004     ; 17.714     ;
; -16.682 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[19] ; clk          ; clk         ; 1.000        ; -0.004     ; 17.714     ;
; -16.682 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[20] ; clk          ; clk         ; 1.000        ; -0.004     ; 17.714     ;
; -16.682 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[21] ; clk          ; clk         ; 1.000        ; -0.004     ; 17.714     ;
; -16.682 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[22] ; clk          ; clk         ; 1.000        ; -0.004     ; 17.714     ;
; -16.682 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[23] ; clk          ; clk         ; 1.000        ; -0.004     ; 17.714     ;
; -16.682 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[24] ; clk          ; clk         ; 1.000        ; -0.004     ; 17.714     ;
; -16.680 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[31] ; clk          ; clk         ; 1.000        ; -0.002     ; 17.714     ;
; -16.661 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[15] ; clk          ; clk         ; 1.000        ; -0.004     ; 17.693     ;
; -16.661 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[16] ; clk          ; clk         ; 1.000        ; -0.004     ; 17.693     ;
; -16.661 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[17] ; clk          ; clk         ; 1.000        ; -0.004     ; 17.693     ;
; -16.661 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[18] ; clk          ; clk         ; 1.000        ; -0.004     ; 17.693     ;
; -16.661 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[19] ; clk          ; clk         ; 1.000        ; -0.004     ; 17.693     ;
; -16.661 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[20] ; clk          ; clk         ; 1.000        ; -0.004     ; 17.693     ;
; -16.661 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[21] ; clk          ; clk         ; 1.000        ; -0.004     ; 17.693     ;
; -16.661 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[22] ; clk          ; clk         ; 1.000        ; -0.004     ; 17.693     ;
; -16.661 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[23] ; clk          ; clk         ; 1.000        ; -0.004     ; 17.693     ;
; -16.661 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[24] ; clk          ; clk         ; 1.000        ; -0.004     ; 17.693     ;
; -16.615 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|ld_out[6]  ; clk          ; clk         ; 1.000        ; 0.011      ; 17.662     ;
; -16.615 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|ld_out[7]  ; clk          ; clk         ; 1.000        ; 0.011      ; 17.662     ;
; -16.615 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|ld_out[1]  ; clk          ; clk         ; 1.000        ; 0.011      ; 17.662     ;
; -16.611 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|ld_out[12] ; clk          ; clk         ; 1.000        ; -0.001     ; 17.646     ;
; -16.611 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|ld_out[15] ; clk          ; clk         ; 1.000        ; -0.001     ; 17.646     ;
; -16.611 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|ld_out[16] ; clk          ; clk         ; 1.000        ; -0.001     ; 17.646     ;
; -16.611 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|ld_out[17] ; clk          ; clk         ; 1.000        ; -0.001     ; 17.646     ;
; -16.611 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|ld_out[18] ; clk          ; clk         ; 1.000        ; -0.001     ; 17.646     ;
; -16.611 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|ld_out[19] ; clk          ; clk         ; 1.000        ; -0.001     ; 17.646     ;
; -16.611 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|ld_out[20] ; clk          ; clk         ; 1.000        ; -0.001     ; 17.646     ;
; -16.611 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|ld_out[21] ; clk          ; clk         ; 1.000        ; -0.001     ; 17.646     ;
; -16.610 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|ld_out[2]  ; clk          ; clk         ; 1.000        ; 0.010      ; 17.656     ;
; -16.610 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|ld_out[3]  ; clk          ; clk         ; 1.000        ; 0.010      ; 17.656     ;
; -16.610 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|ld_out[4]  ; clk          ; clk         ; 1.000        ; 0.010      ; 17.656     ;
; -16.610 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|ld_out[5]  ; clk          ; clk         ; 1.000        ; 0.010      ; 17.656     ;
; -16.610 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|ld_out[11] ; clk          ; clk         ; 1.000        ; 0.010      ; 17.656     ;
; -16.610 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|ld_out[12] ; clk          ; clk         ; 1.000        ; 0.010      ; 17.656     ;
; -16.610 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|ld_out[13] ; clk          ; clk         ; 1.000        ; 0.010      ; 17.656     ;
; -16.610 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|ld_out[14] ; clk          ; clk         ; 1.000        ; 0.010      ; 17.656     ;
; -16.607 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[31] ; clk          ; clk         ; 1.000        ; -0.002     ; 17.641     ;
; -16.599 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|ld_out[14] ; clk          ; clk         ; 1.000        ; 0.004      ; 17.639     ;
; -16.597 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|ld_out[9]  ; clk          ; clk         ; 1.000        ; 0.004      ; 17.637     ;
; -16.597 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|ld_out[10] ; clk          ; clk         ; 1.000        ; 0.004      ; 17.637     ;
; -16.597 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|ld_out[11] ; clk          ; clk         ; 1.000        ; 0.004      ; 17.637     ;
; -16.597 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|ld_out[25] ; clk          ; clk         ; 1.000        ; 0.004      ; 17.637     ;
; -16.597 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|ld_out[27] ; clk          ; clk         ; 1.000        ; 0.004      ; 17.637     ;
; -16.597 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|ld_out[28] ; clk          ; clk         ; 1.000        ; 0.004      ; 17.637     ;
; -16.597 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|ld_out[29] ; clk          ; clk         ; 1.000        ; 0.004      ; 17.637     ;
; -16.597 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|ld_out[30] ; clk          ; clk         ; 1.000        ; 0.004      ; 17.637     ;
; -16.597 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|ld_out[31] ; clk          ; clk         ; 1.000        ; 0.004      ; 17.637     ;
; -16.597 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|ld_out[26] ; clk          ; clk         ; 1.000        ; 0.004      ; 17.637     ;
; -16.588 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[15] ; clk          ; clk         ; 1.000        ; -0.004     ; 17.620     ;
; -16.588 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[16] ; clk          ; clk         ; 1.000        ; -0.004     ; 17.620     ;
; -16.588 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[17] ; clk          ; clk         ; 1.000        ; -0.004     ; 17.620     ;
; -16.588 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[18] ; clk          ; clk         ; 1.000        ; -0.004     ; 17.620     ;
; -16.588 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[19] ; clk          ; clk         ; 1.000        ; -0.004     ; 17.620     ;
; -16.588 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[20] ; clk          ; clk         ; 1.000        ; -0.004     ; 17.620     ;
; -16.588 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[21] ; clk          ; clk         ; 1.000        ; -0.004     ; 17.620     ;
; -16.588 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[22] ; clk          ; clk         ; 1.000        ; -0.004     ; 17.620     ;
; -16.588 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[23] ; clk          ; clk         ; 1.000        ; -0.004     ; 17.620     ;
; -16.588 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[24] ; clk          ; clk         ; 1.000        ; -0.004     ; 17.620     ;
; -16.548 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[0] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[31] ; clk          ; clk         ; 1.000        ; -0.003     ; 17.581     ;
; -16.529 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[0] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[15] ; clk          ; clk         ; 1.000        ; -0.005     ; 17.560     ;
; -16.529 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[0] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[16] ; clk          ; clk         ; 1.000        ; -0.005     ; 17.560     ;
; -16.529 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[0] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[17] ; clk          ; clk         ; 1.000        ; -0.005     ; 17.560     ;
; -16.529 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[0] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[18] ; clk          ; clk         ; 1.000        ; -0.005     ; 17.560     ;
; -16.529 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[0] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[19] ; clk          ; clk         ; 1.000        ; -0.005     ; 17.560     ;
; -16.529 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[0] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[20] ; clk          ; clk         ; 1.000        ; -0.005     ; 17.560     ;
; -16.529 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[0] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[21] ; clk          ; clk         ; 1.000        ; -0.005     ; 17.560     ;
; -16.529 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[0] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[22] ; clk          ; clk         ; 1.000        ; -0.005     ; 17.560     ;
; -16.529 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[0] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[23] ; clk          ; clk         ; 1.000        ; -0.005     ; 17.560     ;
; -16.529 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[0] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[24] ; clk          ; clk         ; 1.000        ; -0.005     ; 17.560     ;
; -16.528 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|ld_out[6]  ; clk          ; clk         ; 1.000        ; 0.011      ; 17.575     ;
; -16.528 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|ld_out[7]  ; clk          ; clk         ; 1.000        ; 0.011      ; 17.575     ;
; -16.528 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|ld_out[1]  ; clk          ; clk         ; 1.000        ; 0.011      ; 17.575     ;
; -16.526 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[5]  ; clk          ; clk         ; 1.000        ; -0.007     ; 17.555     ;
; -16.526 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[6]  ; clk          ; clk         ; 1.000        ; -0.007     ; 17.555     ;
; -16.526 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[7]  ; clk          ; clk         ; 1.000        ; -0.007     ; 17.555     ;
; -16.526 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[8]  ; clk          ; clk         ; 1.000        ; -0.007     ; 17.555     ;
; -16.526 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[9]  ; clk          ; clk         ; 1.000        ; -0.007     ; 17.555     ;
; -16.526 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[10] ; clk          ; clk         ; 1.000        ; -0.007     ; 17.555     ;
; -16.526 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[11] ; clk          ; clk         ; 1.000        ; -0.007     ; 17.555     ;
; -16.526 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[12] ; clk          ; clk         ; 1.000        ; -0.007     ; 17.555     ;
; -16.526 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[13] ; clk          ; clk         ; 1.000        ; -0.007     ; 17.555     ;
; -16.526 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[14] ; clk          ; clk         ; 1.000        ; -0.007     ; 17.555     ;
; -16.524 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|ld_out[12] ; clk          ; clk         ; 1.000        ; -0.001     ; 17.559     ;
; -16.524 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|ld_out[15] ; clk          ; clk         ; 1.000        ; -0.001     ; 17.559     ;
+---------+------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'ltp:inst_btn|state.ACT'                                                                                           ;
+--------+-------------------+--------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node      ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+--------------+------------------------+------------------------+--------------+------------+------------+
; -1.683 ; counter_1[2]~reg0 ; base[0]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.014      ; 2.733      ;
; -1.683 ; counter_1[2]~reg0 ; base[5]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.014      ; 2.733      ;
; -1.683 ; counter_1[2]~reg0 ; base[4]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.014      ; 2.733      ;
; -1.683 ; counter_1[2]~reg0 ; base[3]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.014      ; 2.733      ;
; -1.683 ; counter_1[2]~reg0 ; base[2]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.014      ; 2.733      ;
; -1.683 ; counter_1[2]~reg0 ; base[26]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.014      ; 2.733      ;
; -1.624 ; counter_1[2]~reg0 ; base[19]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.015      ; 2.675      ;
; -1.611 ; counter_1[2]~reg0 ; exponent[10] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.008     ; 2.639      ;
; -1.611 ; counter_1[2]~reg0 ; exponent[9]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.008     ; 2.639      ;
; -1.611 ; counter_1[2]~reg0 ; exponent[8]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.008     ; 2.639      ;
; -1.603 ; counter_1[2]~reg0 ; modulus[5]   ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.001     ; 2.638      ;
; -1.603 ; counter_1[2]~reg0 ; modulus[9]   ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.001     ; 2.638      ;
; -1.603 ; counter_1[2]~reg0 ; modulus[12]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.001     ; 2.638      ;
; -1.603 ; counter_1[2]~reg0 ; modulus[13]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.001     ; 2.638      ;
; -1.603 ; counter_1[2]~reg0 ; modulus[15]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.001     ; 2.638      ;
; -1.601 ; counter_1[2]~reg0 ; modulus[4]   ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.001     ; 2.636      ;
; -1.601 ; counter_1[2]~reg0 ; modulus[8]   ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.001     ; 2.636      ;
; -1.601 ; counter_1[2]~reg0 ; modulus[10]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.001     ; 2.636      ;
; -1.601 ; counter_1[2]~reg0 ; modulus[14]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.001     ; 2.636      ;
; -1.601 ; counter_1[2]~reg0 ; modulus[3]   ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.001     ; 2.636      ;
; -1.594 ; counter_1[2]~reg0 ; modulus[7]   ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.001     ; 2.629      ;
; -1.594 ; counter_1[2]~reg0 ; modulus[2]   ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.001     ; 2.629      ;
; -1.594 ; counter_1[2]~reg0 ; modulus[1]   ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.001     ; 2.629      ;
; -1.546 ; counter_1[0]~reg0 ; base[0]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.014      ; 2.596      ;
; -1.546 ; counter_1[0]~reg0 ; base[5]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.014      ; 2.596      ;
; -1.546 ; counter_1[0]~reg0 ; base[4]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.014      ; 2.596      ;
; -1.546 ; counter_1[0]~reg0 ; base[3]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.014      ; 2.596      ;
; -1.546 ; counter_1[0]~reg0 ; base[2]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.014      ; 2.596      ;
; -1.546 ; counter_1[0]~reg0 ; base[26]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.014      ; 2.596      ;
; -1.519 ; counter_1[2]~reg0 ; exponent[15] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.000      ; 2.555      ;
; -1.519 ; counter_1[2]~reg0 ; exponent[6]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.000      ; 2.555      ;
; -1.519 ; counter_1[2]~reg0 ; exponent[4]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.000      ; 2.555      ;
; -1.519 ; counter_1[2]~reg0 ; exponent[5]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.000      ; 2.555      ;
; -1.519 ; counter_1[2]~reg0 ; exponent[7]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.000      ; 2.555      ;
; -1.487 ; counter_1[0]~reg0 ; base[19]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.015      ; 2.538      ;
; -1.474 ; counter_1[0]~reg0 ; exponent[10] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.008     ; 2.502      ;
; -1.474 ; counter_1[0]~reg0 ; exponent[9]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.008     ; 2.502      ;
; -1.474 ; counter_1[0]~reg0 ; exponent[8]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.008     ; 2.502      ;
; -1.466 ; counter_1[0]~reg0 ; modulus[5]   ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.001     ; 2.501      ;
; -1.466 ; counter_1[0]~reg0 ; modulus[9]   ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.001     ; 2.501      ;
; -1.466 ; counter_1[0]~reg0 ; modulus[12]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.001     ; 2.501      ;
; -1.466 ; counter_1[0]~reg0 ; modulus[13]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.001     ; 2.501      ;
; -1.466 ; counter_1[0]~reg0 ; modulus[15]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.001     ; 2.501      ;
; -1.464 ; counter_1[0]~reg0 ; modulus[4]   ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.001     ; 2.499      ;
; -1.464 ; counter_1[0]~reg0 ; modulus[8]   ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.001     ; 2.499      ;
; -1.464 ; counter_1[0]~reg0 ; modulus[10]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.001     ; 2.499      ;
; -1.464 ; counter_1[0]~reg0 ; modulus[14]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.001     ; 2.499      ;
; -1.464 ; counter_1[0]~reg0 ; modulus[3]   ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.001     ; 2.499      ;
; -1.457 ; counter_1[0]~reg0 ; modulus[7]   ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.001     ; 2.492      ;
; -1.457 ; counter_1[0]~reg0 ; modulus[2]   ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.001     ; 2.492      ;
; -1.457 ; counter_1[0]~reg0 ; modulus[1]   ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.001     ; 2.492      ;
; -1.410 ; counter_1[2]~reg0 ; base[17]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.003     ; 2.443      ;
; -1.410 ; counter_1[2]~reg0 ; base[15]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.003     ; 2.443      ;
; -1.410 ; counter_1[2]~reg0 ; base[14]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.003     ; 2.443      ;
; -1.410 ; counter_1[2]~reg0 ; base[13]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.003     ; 2.443      ;
; -1.410 ; counter_1[2]~reg0 ; base[12]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.003     ; 2.443      ;
; -1.410 ; counter_1[2]~reg0 ; base[11]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.003     ; 2.443      ;
; -1.410 ; counter_1[2]~reg0 ; base[10]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.003     ; 2.443      ;
; -1.403 ; counter_1[1]~reg0 ; base[0]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.014      ; 2.453      ;
; -1.403 ; counter_1[1]~reg0 ; base[5]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.014      ; 2.453      ;
; -1.403 ; counter_1[1]~reg0 ; base[4]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.014      ; 2.453      ;
; -1.403 ; counter_1[1]~reg0 ; base[3]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.014      ; 2.453      ;
; -1.403 ; counter_1[1]~reg0 ; base[2]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.014      ; 2.453      ;
; -1.403 ; counter_1[1]~reg0 ; base[26]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.014      ; 2.453      ;
; -1.395 ; counter_1[2]~reg0 ; base[9]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.019      ; 2.450      ;
; -1.395 ; counter_1[2]~reg0 ; base[18]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.019      ; 2.450      ;
; -1.395 ; counter_1[2]~reg0 ; base[20]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.019      ; 2.450      ;
; -1.395 ; counter_1[2]~reg0 ; base[21]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.019      ; 2.450      ;
; -1.395 ; counter_1[2]~reg0 ; base[22]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.019      ; 2.450      ;
; -1.395 ; counter_1[2]~reg0 ; base[23]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.019      ; 2.450      ;
; -1.395 ; counter_1[2]~reg0 ; base[24]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.019      ; 2.450      ;
; -1.395 ; counter_1[2]~reg0 ; base[25]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.019      ; 2.450      ;
; -1.395 ; counter_1[2]~reg0 ; base[27]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.019      ; 2.450      ;
; -1.395 ; counter_1[2]~reg0 ; base[28]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.019      ; 2.450      ;
; -1.395 ; counter_1[2]~reg0 ; base[29]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.019      ; 2.450      ;
; -1.395 ; counter_1[2]~reg0 ; base[30]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.019      ; 2.450      ;
; -1.395 ; counter_1[2]~reg0 ; base[31]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.019      ; 2.450      ;
; -1.395 ; counter_1[2]~reg0 ; exponent[2]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.010     ; 2.421      ;
; -1.395 ; counter_1[2]~reg0 ; exponent[1]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.010     ; 2.421      ;
; -1.395 ; counter_1[2]~reg0 ; exponent[0]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.010     ; 2.421      ;
; -1.382 ; counter_1[0]~reg0 ; exponent[15] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.000      ; 2.418      ;
; -1.382 ; counter_1[0]~reg0 ; exponent[6]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.000      ; 2.418      ;
; -1.382 ; counter_1[0]~reg0 ; exponent[4]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.000      ; 2.418      ;
; -1.382 ; counter_1[0]~reg0 ; exponent[5]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.000      ; 2.418      ;
; -1.382 ; counter_1[0]~reg0 ; exponent[7]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.000      ; 2.418      ;
; -1.376 ; counter_1[2]~reg0 ; base[16]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.021      ; 2.433      ;
; -1.376 ; counter_1[2]~reg0 ; base[8]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.021      ; 2.433      ;
; -1.376 ; counter_1[2]~reg0 ; base[7]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.021      ; 2.433      ;
; -1.376 ; counter_1[2]~reg0 ; base[6]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.021      ; 2.433      ;
; -1.376 ; counter_1[2]~reg0 ; base[1]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.021      ; 2.433      ;
; -1.364 ; counter_1[2]~reg0 ; exponent[14] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.005     ; 2.395      ;
; -1.364 ; counter_1[2]~reg0 ; exponent[12] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.005     ; 2.395      ;
; -1.364 ; counter_1[2]~reg0 ; exponent[13] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.005     ; 2.395      ;
; -1.362 ; counter_1[2]~reg0 ; exponent[3]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.003     ; 2.395      ;
; -1.362 ; counter_1[2]~reg0 ; exponent[30] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.003     ; 2.395      ;
; -1.361 ; counter_1[2]~reg0 ; modulus[6]   ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.001     ; 2.396      ;
; -1.361 ; counter_1[2]~reg0 ; modulus[11]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.001     ; 2.396      ;
; -1.361 ; counter_1[2]~reg0 ; modulus[0]   ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.001     ; 2.396      ;
; -1.355 ; counter_1[2]~reg0 ; exponent[20] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.002     ; 2.389      ;
; -1.355 ; counter_1[2]~reg0 ; exponent[28] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.002     ; 2.389      ;
+--------+-------------------+--------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end'                                                                                                                                                                                                                                                           ;
+--------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                 ; To Node                                                               ; Launch Clock                                                          ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; -0.983 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; -1.362     ; 0.657      ;
; 0.306  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[4]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.651      ; 1.381      ;
; 0.379  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.000      ; 0.657      ;
; 0.461  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[5]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.651      ; 1.226      ;
; 0.465  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|len_out[1] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[1]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.651      ; 1.222      ;
; 0.469  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[3]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.651      ; 1.218      ;
; 0.473  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[2]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.651      ; 1.214      ;
; 0.476  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|len_out[0] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[0]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.651      ; 1.211      ;
+--------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end'                                                                                                                                                                                                                                                           ;
+--------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                 ; To Node                                                               ; Launch Clock                                                          ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; -0.673 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; -1.052     ; 0.657      ;
; 0.379  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.000      ; 0.657      ;
; 0.797  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[4]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.683      ; 0.922      ;
; 0.798  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[3]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.683      ; 0.921      ;
; 0.803  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[2]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.683      ; 0.916      ;
; 0.927  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|len_out[0] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[0]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.683      ; 0.792      ;
; 0.931  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[5]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.683      ; 0.788      ;
; 0.936  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|len_out[1] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[1]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.683      ; 0.783      ;
+--------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end'                                                                                                                                                                                                                                                           ;
+--------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                 ; To Node                                                               ; Launch Clock                                                          ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; -0.544 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; -0.923     ; 0.657      ;
; 0.331  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|len_out[0] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[0]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.502      ; 1.207      ;
; 0.331  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[3]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.502      ; 1.207      ;
; 0.332  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[5]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.502      ; 1.206      ;
; 0.333  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[4]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.502      ; 1.205      ;
; 0.337  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[2]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.502      ; 1.201      ;
; 0.343  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|len_out[1] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[1]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.502      ; 1.195      ;
; 0.379  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.000      ; 0.657      ;
+--------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'RL_binary:inst_rsa|mod_exp:me_2|mm_1_start'                                                                                                                                                                                                       ;
+--------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock                                          ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------------------------------------+--------------+------------+------------+
; -0.157 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start ; 1.000        ; -0.536     ; 0.657      ;
; 0.379  ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start            ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start ; 1.000        ; 0.000      ; 0.657      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end'                                                                                                                                                                                                                                                          ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                 ; To Node                                                               ; Launch Clock                                                          ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; 0.004 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; -0.375     ; 0.657      ;
; 0.315 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[4]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.523      ; 1.244      ;
; 0.336 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|len_out[0] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[0]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.523      ; 1.223      ;
; 0.338 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[3]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.523      ; 1.221      ;
; 0.342 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[2]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.523      ; 1.217      ;
; 0.343 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|len_out[1] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[1]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.523      ; 1.216      ;
; 0.343 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[5]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.523      ; 1.216      ;
; 0.379 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.000      ; 0.657      ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'RL_binary:inst_rsa|get_length:gl_RL|md_end'                                                                                                                                                                     ;
+-------+--------------------------------------------+--------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; 0.379 ; RL_binary:inst_rsa|get_length:gl_RL|enable ; RL_binary:inst_rsa|get_length:gl_RL|enable ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; 1.000        ; 0.000      ; 0.657      ;
+-------+--------------------------------------------+--------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'RL_binary:inst_rsa|me_1_start'                                                                                                                                                                                                                                                      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                               ; Launch Clock                                                          ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------------------+--------------+------------+------------+
; 0.379 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|me_1_start ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|me_1_start ; 1.000        ; 0.000      ; 0.657      ;
; 1.302 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|me_1_start ; 1.000        ; 0.923      ; 0.657      ;
; 1.741 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|me_1_start ; 1.000        ; 1.362      ; 0.657      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'RL_binary:inst_rsa|me_2_start'                                                                                                                                                                                                                                                      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                               ; Launch Clock                                                          ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------------------+--------------+------------+------------+
; 0.379 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|me_2_start ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|me_2_start ; 1.000        ; 0.000      ; 0.657      ;
; 0.754 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|me_2_start ; 1.000        ; 0.375      ; 0.657      ;
; 1.431 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|me_2_start ; 1.000        ; 1.052      ; 0.657      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end'                                                                                                                                                                                                      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock                                          ; Latch Clock                                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+
; 0.379 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|enable ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|enable ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; 1.000        ; 0.000      ; 0.657      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end'                                                                                                                                                                                                      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock                                          ; Latch Clock                                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+
; 0.379 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|enable ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|enable ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; 1.000        ; 0.000      ; 0.657      ;
; 0.915 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start            ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; 1.000        ; 0.536      ; 0.657      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock                                                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+
; -2.541 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; clk         ; 0.000        ; 2.682      ; 0.657      ;
; -2.540 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; clk         ; 0.000        ; 2.681      ; 0.657      ;
; -2.534 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.675      ; 0.657      ;
; -2.533 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; clk         ; 0.000        ; 2.674      ; 0.657      ;
; -2.530 ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; clk         ; 0.000        ; 2.671      ; 0.657      ;
; -2.526 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; clk         ; 0.000        ; 2.667      ; 0.657      ;
; -2.521 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.662      ; 0.657      ;
; -2.387 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|load                    ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; clk         ; 0.000        ; 2.667      ; 0.796      ;
; -2.199 ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|state.GETLEN                                       ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; clk         ; 0.000        ; 2.670      ; 0.987      ;
; -2.094 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|load                    ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; clk         ; 0.000        ; 2.682      ; 1.104      ;
; -2.090 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|load                    ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; clk         ; 0.000        ; 2.681      ; 1.107      ;
; -2.052 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|load                    ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; clk         ; 0.000        ; 2.674      ; 1.138      ;
; -2.041 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; clk         ; -0.500       ; 2.682      ; 0.657      ;
; -2.040 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; clk         ; -0.500       ; 2.681      ; 0.657      ;
; -2.034 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; -0.500       ; 2.675      ; 0.657      ;
; -2.033 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; clk         ; -0.500       ; 2.674      ; 0.657      ;
; -2.030 ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; clk         ; -0.500       ; 2.671      ; 0.657      ;
; -2.026 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; clk         ; -0.500       ; 2.667      ; 0.657      ;
; -2.021 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; -0.500       ; 2.662      ; 0.657      ;
; -1.887 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|load                    ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; clk         ; -0.500       ; 2.667      ; 0.796      ;
; -1.711 ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|me_2_start                                         ; clk         ; 0.000        ; 2.666      ; 1.471      ;
; -1.708 ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; RL_binary:inst_rsa|mod_exp:me_2|ch_1                                  ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; clk         ; 0.000        ; 2.654      ; 1.462      ;
; -1.708 ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; RL_binary:inst_rsa|mod_exp:me_2|ch_2                                  ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; clk         ; 0.000        ; 2.654      ; 1.462      ;
; -1.699 ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|state.GETLEN                                       ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; clk         ; -0.500       ; 2.670      ; 0.987      ;
; -1.648 ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|state.FLAG0                                        ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; clk         ; 0.000        ; 2.671      ; 1.539      ;
; -1.594 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|load                    ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; clk         ; -0.500       ; 2.682      ; 1.104      ;
; -1.590 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|load                    ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; clk         ; -0.500       ; 2.681      ; 1.107      ;
; -1.552 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|load                    ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; clk         ; -0.500       ; 2.674      ; 1.138      ;
; -1.456 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[31]             ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.662      ; 1.722      ;
; -1.309 ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|mm_out[31]             ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; clk         ; 0.000        ; 2.653      ; 1.860      ;
; -1.211 ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|me_2_start                                         ; clk         ; -0.500       ; 2.666      ; 1.471      ;
; -1.208 ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; RL_binary:inst_rsa|mod_exp:me_2|ch_1                                  ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; clk         ; -0.500       ; 2.654      ; 1.462      ;
; -1.208 ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; RL_binary:inst_rsa|mod_exp:me_2|ch_2                                  ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; clk         ; -0.500       ; 2.654      ; 1.462      ;
; -1.148 ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|state.FLAG0                                        ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; clk         ; -0.500       ; 2.671      ; 1.539      ;
; -1.090 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|index[0]               ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.654      ; 2.080      ;
; -1.090 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|index[1]               ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.654      ; 2.080      ;
; -1.090 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|index[2]               ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.654      ; 2.080      ;
; -1.090 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|index[3]               ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.654      ; 2.080      ;
; -1.090 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|index[4]               ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.654      ; 2.080      ;
; -1.086 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|index[0]               ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.674      ; 2.104      ;
; -1.086 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|index[1]               ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.674      ; 2.104      ;
; -1.086 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|index[2]               ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.674      ; 2.104      ;
; -1.086 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|index[3]               ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.674      ; 2.104      ;
; -1.086 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|index[4]               ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.674      ; 2.104      ;
; -0.970 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|enable                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.195      ; 1.491      ;
; -0.956 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[31]             ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; -0.500       ; 2.662      ; 1.722      ;
; -0.869 ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|index[0]               ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; clk         ; 0.000        ; 2.654      ; 2.301      ;
; -0.869 ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|index[1]               ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; clk         ; 0.000        ; 2.654      ; 2.301      ;
; -0.869 ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|index[2]               ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; clk         ; 0.000        ; 2.654      ; 2.301      ;
; -0.869 ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|index[3]               ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; clk         ; 0.000        ; 2.654      ; 2.301      ;
; -0.869 ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|index[4]               ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; clk         ; 0.000        ; 2.654      ; 2.301      ;
; -0.856 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[3]              ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.662      ; 2.322      ;
; -0.856 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[2]              ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.662      ; 2.322      ;
; -0.856 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[1]              ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.662      ; 2.322      ;
; -0.856 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[0]              ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.662      ; 2.322      ;
; -0.847 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[14]             ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.662      ; 2.331      ;
; -0.820 ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; clk         ; 0.000        ; 2.666      ; 2.362      ;
; -0.817 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|count[0]               ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.662      ; 2.361      ;
; -0.817 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|count[1]               ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.662      ; 2.361      ;
; -0.817 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|count[3]               ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.662      ; 2.361      ;
; -0.817 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|count[4]               ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.662      ; 2.361      ;
; -0.817 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|count[5]               ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.662      ; 2.361      ;
; -0.817 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|count[6]               ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.662      ; 2.361      ;
; -0.817 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|count[7]               ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.662      ; 2.361      ;
; -0.817 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|count[2]               ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.662      ; 2.361      ;
; -0.810 ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|i[0]   ; RL_binary:inst_rsa|me_2_start                                         ; clk         ; 0.000        ; 2.674      ; 2.380      ;
; -0.810 ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|i[1]   ; RL_binary:inst_rsa|me_2_start                                         ; clk         ; 0.000        ; 2.674      ; 2.380      ;
; -0.810 ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|i[2]   ; RL_binary:inst_rsa|me_2_start                                         ; clk         ; 0.000        ; 2.674      ; 2.380      ;
; -0.810 ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|i[3]   ; RL_binary:inst_rsa|me_2_start                                         ; clk         ; 0.000        ; 2.674      ; 2.380      ;
; -0.810 ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|i[4]   ; RL_binary:inst_rsa|me_2_start                                         ; clk         ; 0.000        ; 2.674      ; 2.380      ;
; -0.810 ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|i[5]   ; RL_binary:inst_rsa|me_2_start                                         ; clk         ; 0.000        ; 2.674      ; 2.380      ;
; -0.810 ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|i[7]   ; RL_binary:inst_rsa|me_2_start                                         ; clk         ; 0.000        ; 2.674      ; 2.380      ;
; -0.810 ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|i[6]   ; RL_binary:inst_rsa|me_2_start                                         ; clk         ; 0.000        ; 2.674      ; 2.380      ;
; -0.809 ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|mm_out[31]             ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; clk         ; -0.500       ; 2.653      ; 1.860      ;
; -0.806 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|mm_out[31]             ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.683      ; 2.393      ;
; -0.757 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|count[1]               ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.676      ; 2.435      ;
; -0.757 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|count[2]               ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.676      ; 2.435      ;
; -0.757 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|count[3]               ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.676      ; 2.435      ;
; -0.757 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|count[4]               ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.676      ; 2.435      ;
; -0.757 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|count[5]               ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.676      ; 2.435      ;
; -0.757 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|count[6]               ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.676      ; 2.435      ;
; -0.757 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|count[7]               ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.676      ; 2.435      ;
; -0.757 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|count[0]               ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.676      ; 2.435      ;
; -0.590 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|index[0]               ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; -0.500       ; 2.654      ; 2.080      ;
; -0.590 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|index[1]               ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; -0.500       ; 2.654      ; 2.080      ;
; -0.590 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|index[2]               ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; -0.500       ; 2.654      ; 2.080      ;
; -0.590 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|index[3]               ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; -0.500       ; 2.654      ; 2.080      ;
; -0.590 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|index[4]               ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; -0.500       ; 2.654      ; 2.080      ;
; -0.586 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|index[0]               ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; -0.500       ; 2.674      ; 2.104      ;
; -0.586 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|index[1]               ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; -0.500       ; 2.674      ; 2.104      ;
; -0.586 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|index[2]               ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; -0.500       ; 2.674      ; 2.104      ;
; -0.586 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|index[3]               ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; -0.500       ; 2.674      ; 2.104      ;
; -0.586 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|index[4]               ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; -0.500       ; 2.674      ; 2.104      ;
; -0.586 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[13]             ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.669      ; 2.599      ;
; -0.586 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[12]             ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.669      ; 2.599      ;
; -0.586 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[11]             ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.669      ; 2.599      ;
; -0.586 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[10]             ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.669      ; 2.599      ;
; -0.586 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[9]              ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.669      ; 2.599      ;
; -0.579 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[8]              ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.668      ; 2.605      ;
; -0.579 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[7]              ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 2.668      ; 2.605      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'RL_binary:inst_rsa|me_1_start'                                                                                                                                                                                                                                                        ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock                                                          ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------------------+--------------+------------+------------+
; -0.971 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|me_1_start ; 0.000        ; 1.362      ; 0.657      ;
; -0.532 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|me_1_start ; 0.000        ; 0.923      ; 0.657      ;
; 0.391  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|me_1_start ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|me_1_start ; 0.000        ; 0.000      ; 0.657      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'RL_binary:inst_rsa|me_2_start'                                                                                                                                                                                                                                                        ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock                                                          ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------------------+--------------+------------+------------+
; -0.661 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|me_2_start ; 0.000        ; 1.052      ; 0.657      ;
; 0.016  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|me_2_start ; 0.000        ; 0.375      ; 0.657      ;
; 0.391  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|me_2_start ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|me_2_start ; 0.000        ; 0.000      ; 0.657      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end'                                                                                                                                                                                                                                                            ;
+--------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                 ; To Node                                                               ; Launch Clock                                                          ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; -0.166 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|len_out[1] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[1]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.683      ; 0.783      ;
; -0.161 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[5]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.683      ; 0.788      ;
; -0.157 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|len_out[0] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[0]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.683      ; 0.792      ;
; -0.033 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[2]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.683      ; 0.916      ;
; -0.028 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[3]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.683      ; 0.921      ;
; -0.027 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[4]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.683      ; 0.922      ;
; 0.391  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.000      ; 0.657      ;
; 1.443  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; -1.052     ; 0.657      ;
+--------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end'                                                                                                                                                                                                        ;
+--------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock                                          ; Latch Clock                                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+
; -0.145 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start            ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; 0.000        ; 0.536      ; 0.657      ;
; 0.391  ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|enable ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|enable ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; 0.000        ; 0.000      ; 0.657      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end'                                                                                                                                                                                                                                                           ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                 ; To Node                                                               ; Launch Clock                                                          ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; 0.294 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|len_out[0] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[0]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.651      ; 1.211      ;
; 0.297 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[2]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.651      ; 1.214      ;
; 0.301 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[3]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.651      ; 1.218      ;
; 0.305 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|len_out[1] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[1]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.651      ; 1.222      ;
; 0.309 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[5]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.651      ; 1.226      ;
; 0.391 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.000      ; 0.657      ;
; 0.464 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[4]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.651      ; 1.381      ;
; 1.753 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; -1.362     ; 0.657      ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'RL_binary:inst_rsa|get_length:gl_RL|md_end'                                                                                                                                                                      ;
+-------+--------------------------------------------+--------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; 0.391 ; RL_binary:inst_rsa|get_length:gl_RL|enable ; RL_binary:inst_rsa|get_length:gl_RL|enable ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; 0.000        ; 0.000      ; 0.657      ;
+-------+--------------------------------------------+--------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end'                                                                                                                                                                                                                                                           ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                 ; To Node                                                               ; Launch Clock                                                          ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; 0.391 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.000      ; 0.657      ;
; 0.427 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|len_out[1] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[1]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.502      ; 1.195      ;
; 0.433 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[2]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.502      ; 1.201      ;
; 0.437 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[4]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.502      ; 1.205      ;
; 0.438 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[5]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.502      ; 1.206      ;
; 0.439 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|len_out[0] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[0]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.502      ; 1.207      ;
; 0.439 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[3]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.502      ; 1.207      ;
; 1.314 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; -0.923     ; 0.657      ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end'                                                                                                                                                                                                       ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock                                          ; Latch Clock                                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+
; 0.391 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|enable ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|enable ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; 0.000        ; 0.000      ; 0.657      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end'                                                                                                                                                                                                                                                           ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                 ; To Node                                                               ; Launch Clock                                                          ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; 0.391 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.000      ; 0.657      ;
; 0.427 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|len_out[1] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[1]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.523      ; 1.216      ;
; 0.427 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[5]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.523      ; 1.216      ;
; 0.428 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[2]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.523      ; 1.217      ;
; 0.432 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[3]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.523      ; 1.221      ;
; 0.434 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|len_out[0] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[0]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.523      ; 1.223      ;
; 0.455 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[4]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.523      ; 1.244      ;
; 0.766 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; -0.375     ; 0.657      ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'RL_binary:inst_rsa|mod_exp:me_2|mm_1_start'                                                                                                                                                                                                       ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock                                          ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------------------------------------+--------------+------------+------------+
; 0.391 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start            ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start ; 0.000        ; 0.000      ; 0.657      ;
; 0.927 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start ; 0.000        ; -0.536     ; 0.657      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'ltp:inst_btn|state.ACT'                                                                                                ;
+-------+-------------------+-------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+------------------------+------------------------+--------------+------------+------------+
; 0.391 ; counter_1[2]~reg0 ; counter_1[2]~reg0 ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter_1[0]~reg0 ; counter_1[0]~reg0 ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter_1[1]~reg0 ; counter_1[1]~reg0 ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.000      ; 0.657      ;
; 0.725 ; counter_1[0]~reg0 ; counter_1[2]~reg0 ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.000      ; 0.991      ;
; 0.725 ; counter_1[0]~reg0 ; counter_1[1]~reg0 ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.000      ; 0.991      ;
; 0.731 ; counter_1[2]~reg0 ; counter_1[0]~reg0 ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.000      ; 0.997      ;
; 1.005 ; counter_1[2]~reg0 ; counter_1[1]~reg0 ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.000      ; 1.271      ;
; 1.031 ; counter_1[1]~reg0 ; counter_1[0]~reg0 ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.000      ; 1.297      ;
; 1.032 ; counter_1[1]~reg0 ; counter_1[2]~reg0 ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.000      ; 1.298      ;
; 1.792 ; counter_1[1]~reg0 ; exponent[11]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.001     ; 2.057      ;
; 1.820 ; counter_1[1]~reg0 ; modulus[18]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.001      ; 2.087      ;
; 1.824 ; counter_1[1]~reg0 ; modulus[21]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.001      ; 2.091      ;
; 1.824 ; counter_1[1]~reg0 ; modulus[22]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.001      ; 2.091      ;
; 1.824 ; counter_1[1]~reg0 ; modulus[29]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.001      ; 2.091      ;
; 1.824 ; counter_1[1]~reg0 ; modulus[30]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.001      ; 2.091      ;
; 1.824 ; counter_1[1]~reg0 ; modulus[31]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.001      ; 2.091      ;
; 1.827 ; counter_1[1]~reg0 ; modulus[16]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.001      ; 2.094      ;
; 1.827 ; counter_1[1]~reg0 ; modulus[20]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.001      ; 2.094      ;
; 1.827 ; counter_1[1]~reg0 ; modulus[24]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.001      ; 2.094      ;
; 1.827 ; counter_1[1]~reg0 ; modulus[25]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.001      ; 2.094      ;
; 1.827 ; counter_1[1]~reg0 ; modulus[26]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.001      ; 2.094      ;
; 1.828 ; counter_1[1]~reg0 ; modulus[17]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.001      ; 2.095      ;
; 1.828 ; counter_1[1]~reg0 ; modulus[19]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.001      ; 2.095      ;
; 1.828 ; counter_1[1]~reg0 ; modulus[23]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.001      ; 2.095      ;
; 1.828 ; counter_1[1]~reg0 ; modulus[27]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.001      ; 2.095      ;
; 1.828 ; counter_1[1]~reg0 ; modulus[28]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.001      ; 2.095      ;
; 1.845 ; counter_1[1]~reg0 ; exponent[20]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.002     ; 2.109      ;
; 1.845 ; counter_1[1]~reg0 ; exponent[28]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.002     ; 2.109      ;
; 1.845 ; counter_1[1]~reg0 ; exponent[24]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.002     ; 2.109      ;
; 1.845 ; counter_1[1]~reg0 ; exponent[16]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.002     ; 2.109      ;
; 1.845 ; counter_1[1]~reg0 ; exponent[17]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.002     ; 2.109      ;
; 1.845 ; counter_1[1]~reg0 ; exponent[21]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.002     ; 2.109      ;
; 1.845 ; counter_1[1]~reg0 ; exponent[25]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.002     ; 2.109      ;
; 1.845 ; counter_1[1]~reg0 ; exponent[29]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.002     ; 2.109      ;
; 1.845 ; counter_1[1]~reg0 ; exponent[23]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.002     ; 2.109      ;
; 1.845 ; counter_1[1]~reg0 ; exponent[19]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.002     ; 2.109      ;
; 1.845 ; counter_1[1]~reg0 ; exponent[27]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.002     ; 2.109      ;
; 1.845 ; counter_1[1]~reg0 ; exponent[31]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.002     ; 2.109      ;
; 1.845 ; counter_1[1]~reg0 ; exponent[26]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.002     ; 2.109      ;
; 1.845 ; counter_1[1]~reg0 ; exponent[18]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.002     ; 2.109      ;
; 1.845 ; counter_1[1]~reg0 ; exponent[22]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.002     ; 2.109      ;
; 1.851 ; counter_1[1]~reg0 ; modulus[6]        ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.001     ; 2.116      ;
; 1.851 ; counter_1[1]~reg0 ; modulus[11]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.001     ; 2.116      ;
; 1.851 ; counter_1[1]~reg0 ; modulus[0]        ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.001     ; 2.116      ;
; 1.852 ; counter_1[1]~reg0 ; exponent[3]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.003     ; 2.115      ;
; 1.852 ; counter_1[1]~reg0 ; exponent[30]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.003     ; 2.115      ;
; 1.854 ; counter_1[1]~reg0 ; exponent[14]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.005     ; 2.115      ;
; 1.854 ; counter_1[1]~reg0 ; exponent[12]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.005     ; 2.115      ;
; 1.854 ; counter_1[1]~reg0 ; exponent[13]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.005     ; 2.115      ;
; 1.866 ; counter_1[1]~reg0 ; base[16]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.021      ; 2.153      ;
; 1.866 ; counter_1[1]~reg0 ; base[8]           ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.021      ; 2.153      ;
; 1.866 ; counter_1[1]~reg0 ; base[7]           ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.021      ; 2.153      ;
; 1.866 ; counter_1[1]~reg0 ; base[6]           ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.021      ; 2.153      ;
; 1.866 ; counter_1[1]~reg0 ; base[1]           ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.021      ; 2.153      ;
; 1.885 ; counter_1[1]~reg0 ; base[9]           ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.019      ; 2.170      ;
; 1.885 ; counter_1[1]~reg0 ; base[18]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.019      ; 2.170      ;
; 1.885 ; counter_1[1]~reg0 ; base[20]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.019      ; 2.170      ;
; 1.885 ; counter_1[1]~reg0 ; base[21]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.019      ; 2.170      ;
; 1.885 ; counter_1[1]~reg0 ; base[22]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.019      ; 2.170      ;
; 1.885 ; counter_1[1]~reg0 ; base[23]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.019      ; 2.170      ;
; 1.885 ; counter_1[1]~reg0 ; base[24]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.019      ; 2.170      ;
; 1.885 ; counter_1[1]~reg0 ; base[25]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.019      ; 2.170      ;
; 1.885 ; counter_1[1]~reg0 ; base[27]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.019      ; 2.170      ;
; 1.885 ; counter_1[1]~reg0 ; base[28]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.019      ; 2.170      ;
; 1.885 ; counter_1[1]~reg0 ; base[29]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.019      ; 2.170      ;
; 1.885 ; counter_1[1]~reg0 ; base[30]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.019      ; 2.170      ;
; 1.885 ; counter_1[1]~reg0 ; base[31]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.019      ; 2.170      ;
; 1.885 ; counter_1[1]~reg0 ; exponent[2]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.010     ; 2.141      ;
; 1.885 ; counter_1[1]~reg0 ; exponent[1]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.010     ; 2.141      ;
; 1.885 ; counter_1[1]~reg0 ; exponent[0]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.010     ; 2.141      ;
; 1.900 ; counter_1[1]~reg0 ; base[17]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.003     ; 2.163      ;
; 1.900 ; counter_1[1]~reg0 ; base[15]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.003     ; 2.163      ;
; 1.900 ; counter_1[1]~reg0 ; base[14]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.003     ; 2.163      ;
; 1.900 ; counter_1[1]~reg0 ; base[13]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.003     ; 2.163      ;
; 1.900 ; counter_1[1]~reg0 ; base[12]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.003     ; 2.163      ;
; 1.900 ; counter_1[1]~reg0 ; base[11]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.003     ; 2.163      ;
; 1.900 ; counter_1[1]~reg0 ; base[10]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.003     ; 2.163      ;
; 1.935 ; counter_1[0]~reg0 ; exponent[11]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.001     ; 2.200      ;
; 1.963 ; counter_1[0]~reg0 ; modulus[18]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.001      ; 2.230      ;
; 1.967 ; counter_1[0]~reg0 ; modulus[21]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.001      ; 2.234      ;
; 1.967 ; counter_1[0]~reg0 ; modulus[22]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.001      ; 2.234      ;
; 1.967 ; counter_1[0]~reg0 ; modulus[29]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.001      ; 2.234      ;
; 1.967 ; counter_1[0]~reg0 ; modulus[30]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.001      ; 2.234      ;
; 1.967 ; counter_1[0]~reg0 ; modulus[31]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.001      ; 2.234      ;
; 1.970 ; counter_1[0]~reg0 ; modulus[16]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.001      ; 2.237      ;
; 1.970 ; counter_1[0]~reg0 ; modulus[20]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.001      ; 2.237      ;
; 1.970 ; counter_1[0]~reg0 ; modulus[24]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.001      ; 2.237      ;
; 1.970 ; counter_1[0]~reg0 ; modulus[25]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.001      ; 2.237      ;
; 1.970 ; counter_1[0]~reg0 ; modulus[26]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.001      ; 2.237      ;
; 1.971 ; counter_1[0]~reg0 ; modulus[17]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.001      ; 2.238      ;
; 1.971 ; counter_1[0]~reg0 ; modulus[19]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.001      ; 2.238      ;
; 1.971 ; counter_1[0]~reg0 ; modulus[23]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.001      ; 2.238      ;
; 1.971 ; counter_1[0]~reg0 ; modulus[27]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.001      ; 2.238      ;
; 1.971 ; counter_1[0]~reg0 ; modulus[28]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.001      ; 2.238      ;
; 1.988 ; counter_1[0]~reg0 ; exponent[20]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.002     ; 2.252      ;
; 1.988 ; counter_1[0]~reg0 ; exponent[28]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.002     ; 2.252      ;
; 1.988 ; counter_1[0]~reg0 ; exponent[24]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.002     ; 2.252      ;
; 1.988 ; counter_1[0]~reg0 ; exponent[16]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.002     ; 2.252      ;
; 1.988 ; counter_1[0]~reg0 ; exponent[17]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.002     ; 2.252      ;
; 1.988 ; counter_1[0]~reg0 ; exponent[21]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.002     ; 2.252      ;
+-------+-------------------+-------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[0]               ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[0]               ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[0]~_Duplicate_1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[0]~_Duplicate_1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[10]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[10]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[10]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[10]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[11]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[11]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[11]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[11]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[12]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[12]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[12]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[12]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[13]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[13]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[13]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[13]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[14]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[14]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[14]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[14]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[15]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[15]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[15]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[15]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[16]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[16]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[16]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[16]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[17]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[17]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[17]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[17]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[18]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[18]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[18]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[18]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[19]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[19]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[19]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[19]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[1]               ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[1]               ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[1]~_Duplicate_1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[1]~_Duplicate_1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[20]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[20]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[20]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[20]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[21]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[21]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[21]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[21]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[22]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[22]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[22]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[22]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[23]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[23]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[23]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[23]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[24]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[24]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[24]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[24]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[25]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[25]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[25]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[25]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[26]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[26]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[26]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[26]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[27]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[27]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[27]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[27]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[28]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[28]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[28]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[28]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[29]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[29]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[29]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[29]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[2]               ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[2]               ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[2]~_Duplicate_1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[2]~_Duplicate_1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[30]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[30]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[30]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[30]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[31]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[31]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[31]~_Duplicate_1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[31]~_Duplicate_1 ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ltp:inst_btn|state.ACT'                                                            ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target            ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[10]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[10]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[11]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[11]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[12]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[12]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[13]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[13]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[14]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[14]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[15]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[15]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[16]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[16]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[17]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[17]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[18]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[18]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[19]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[19]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[20]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[20]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[21]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[21]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[22]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[22]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[23]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[23]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[24]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[24]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[25]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[25]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[26]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[26]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[27]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[27]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[28]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[28]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[29]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[29]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[30]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[30]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[31]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[31]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[8]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[8]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[9]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[9]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; counter_1[0]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; counter_1[0]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; counter_1[1]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; counter_1[1]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; counter_1[2]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; counter_1[2]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[10]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[10]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[11]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[11]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[12]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[12]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[13]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[13]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[14]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[14]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[15]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[15]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[16]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[16]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[17]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[17]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[18]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[18]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[19]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[19]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[20]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[20]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[21]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[21]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[22]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[22]      ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end'                                                                                                                ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                 ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[5]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|md_end|regout                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|md_end|regout                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|md_end~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|md_end~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|md_end~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|md_end~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|trig|datac                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|trig|datac                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|m_len[0]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|m_len[0]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|m_len[1]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|m_len[1]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|m_len[2]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|m_len[2]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|m_len[3]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|m_len[3]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|m_len[4]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|m_len[4]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|m_len[5]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|m_len[5]|clk                                       ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end'                                                                                                                ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                 ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[5]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|md_end|regout                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|md_end|regout                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|md_end~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|md_end~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|md_end~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|md_end~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|trig|datad                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|trig|datad                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|m_len[0]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|m_len[0]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|m_len[1]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|m_len[1]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|m_len[2]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|m_len[2]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|m_len[3]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|m_len[3]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|m_len[4]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|m_len[4]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|m_len[5]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|m_len[5]|clk                                       ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end'                                                                                                                ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                 ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[5]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|md_end|regout                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|md_end|regout                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|md_end~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|md_end~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|md_end~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|md_end~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|trig|datac                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|trig|datac                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|m_len[0]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|m_len[0]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|m_len[1]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|m_len[1]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|m_len[2]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|m_len[2]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|m_len[3]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|m_len[3]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|m_len[4]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|m_len[4]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|m_len[5]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|m_len[5]|clk                                       ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end'                                                                                                                ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                 ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[5]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|md_end|regout                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|md_end|regout                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|md_end~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|md_end~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|md_end~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|md_end~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|trig|datac                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|trig|datac                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|m_len[0]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|m_len[0]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|m_len[1]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|m_len[1]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|m_len[2]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|m_len[2]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|m_len[3]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|m_len[3]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|m_len[4]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|m_len[4]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|m_len[5]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|m_len[5]|clk                                       ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'RL_binary:inst_rsa|me_1_start'                                                                                                                ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|me_1_start ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_1_start ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|me_1_start ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_1_start ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1_start|regout                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1_start|regout                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|trig|datad                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|trig|datad                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|trig|datac                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|trig|datac                                   ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'RL_binary:inst_rsa|me_2_start'                                                                                                                ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|me_2_start ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_2_start ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|me_2_start ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_2_start ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2_start|regout                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2_start|regout                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|trig|datad                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|trig|datad                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|trig|datad                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|trig|datad                                   ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end'                                                                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------------------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                 ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------------------+------------+-------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|enable ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|enable ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_1|enable|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_1|enable|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_1|md_end|regout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_1|md_end|regout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_1|trig|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_1|trig|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_1|trig|dataa                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_1|trig|dataa                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_2|enable|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_2|enable|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_2|trig|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_2|trig|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_2|trig|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_2|trig|datad                         ;
+--------+--------------+----------------+------------------+-------------------------------------------------------+------------+-------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end'                                                                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------------------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                 ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------------------+------------+-------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|enable ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|enable ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_1|enable|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_1|enable|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_1|md_end|regout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_1|md_end|regout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_1|trig|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_1|trig|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_1|trig|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_1|trig|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_2|enable|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_2|enable|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_2|trig|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_2|trig|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_2|trig|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_2|trig|datad                         ;
+--------+--------------+----------------+------------------+-------------------------------------------------------+------------+-------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'RL_binary:inst_rsa|get_length:gl_RL|md_end'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+--------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; Rise       ; RL_binary:inst_rsa|get_length:gl_RL|enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; Rise       ; RL_binary:inst_rsa|get_length:gl_RL|enable ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; Rise       ; inst_rsa|gl_RL|enable|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; Rise       ; inst_rsa|gl_RL|enable|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; Rise       ; inst_rsa|gl_RL|md_end|regout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; Rise       ; inst_rsa|gl_RL|md_end|regout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; Rise       ; inst_rsa|gl_RL|trig|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; Rise       ; inst_rsa|gl_RL|trig|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; Rise       ; inst_rsa|gl_RL|trig|datad                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; Rise       ; inst_rsa|gl_RL|trig|datad                  ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+--------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'RL_binary:inst_rsa|mod_exp:me_2|mm_1_start'                                                                                                ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+-------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|enable ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start ; Rise       ; inst_rsa|me_2|mm_1_start|regout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start ; Rise       ; inst_rsa|me_2|mm_1_start|regout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start ; Rise       ; inst_rsa|me_2|mm_1|enable|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start ; Rise       ; inst_rsa|me_2|mm_1|enable|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start ; Rise       ; inst_rsa|me_2|mm_1|trig|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start ; Rise       ; inst_rsa|me_2|mm_1|trig|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start ; Rise       ; inst_rsa|me_2|mm_1|trig|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start ; Rise       ; inst_rsa|me_2|mm_1|trig|datad                         ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+-------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; write     ; clk                    ; 4.062 ; 4.062 ; Rise       ; clk                    ;
; data[*]   ; ltp:inst_btn|state.ACT ; 7.243 ; 7.243 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[0]  ; ltp:inst_btn|state.ACT ; 4.947 ; 4.947 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[1]  ; ltp:inst_btn|state.ACT ; 5.415 ; 5.415 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[2]  ; ltp:inst_btn|state.ACT ; 4.934 ; 4.934 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[3]  ; ltp:inst_btn|state.ACT ; 4.958 ; 4.958 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[4]  ; ltp:inst_btn|state.ACT ; 5.053 ; 5.053 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[5]  ; ltp:inst_btn|state.ACT ; 5.109 ; 5.109 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[6]  ; ltp:inst_btn|state.ACT ; 4.863 ; 4.863 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[7]  ; ltp:inst_btn|state.ACT ; 6.051 ; 6.051 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[8]  ; ltp:inst_btn|state.ACT ; 5.344 ; 5.344 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[9]  ; ltp:inst_btn|state.ACT ; 4.883 ; 4.883 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[10] ; ltp:inst_btn|state.ACT ; 4.850 ; 4.850 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[11] ; ltp:inst_btn|state.ACT ; 4.878 ; 4.878 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[12] ; ltp:inst_btn|state.ACT ; 5.135 ; 5.135 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[13] ; ltp:inst_btn|state.ACT ; 4.543 ; 4.543 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[14] ; ltp:inst_btn|state.ACT ; 5.764 ; 5.764 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[15] ; ltp:inst_btn|state.ACT ; 5.077 ; 5.077 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[16] ; ltp:inst_btn|state.ACT ; 4.836 ; 4.836 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[17] ; ltp:inst_btn|state.ACT ; 5.051 ; 5.051 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[18] ; ltp:inst_btn|state.ACT ; 4.854 ; 4.854 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[19] ; ltp:inst_btn|state.ACT ; 6.001 ; 6.001 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[20] ; ltp:inst_btn|state.ACT ; 5.064 ; 5.064 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[21] ; ltp:inst_btn|state.ACT ; 4.790 ; 4.790 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[22] ; ltp:inst_btn|state.ACT ; 5.100 ; 5.100 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[23] ; ltp:inst_btn|state.ACT ; 5.485 ; 5.485 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[24] ; ltp:inst_btn|state.ACT ; 4.623 ; 4.623 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[25] ; ltp:inst_btn|state.ACT ; 7.243 ; 7.243 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[26] ; ltp:inst_btn|state.ACT ; 5.263 ; 5.263 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[27] ; ltp:inst_btn|state.ACT ; 5.414 ; 5.414 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[28] ; ltp:inst_btn|state.ACT ; 5.086 ; 5.086 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[29] ; ltp:inst_btn|state.ACT ; 5.920 ; 5.920 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[30] ; ltp:inst_btn|state.ACT ; 5.657 ; 5.657 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[31] ; ltp:inst_btn|state.ACT ; 5.042 ; 5.042 ; Rise       ; ltp:inst_btn|state.ACT ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; write     ; clk                    ; -3.522 ; -3.522 ; Rise       ; clk                    ;
; data[*]   ; ltp:inst_btn|state.ACT ; -3.820 ; -3.820 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[0]  ; ltp:inst_btn|state.ACT ; -4.403 ; -4.403 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[1]  ; ltp:inst_btn|state.ACT ; -4.410 ; -4.410 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[2]  ; ltp:inst_btn|state.ACT ; -4.255 ; -4.255 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[3]  ; ltp:inst_btn|state.ACT ; -4.507 ; -4.507 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[4]  ; ltp:inst_btn|state.ACT ; -4.201 ; -4.201 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[5]  ; ltp:inst_btn|state.ACT ; -3.868 ; -3.868 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[6]  ; ltp:inst_btn|state.ACT ; -3.820 ; -3.820 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[7]  ; ltp:inst_btn|state.ACT ; -3.825 ; -3.825 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[8]  ; ltp:inst_btn|state.ACT ; -3.959 ; -3.959 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[9]  ; ltp:inst_btn|state.ACT ; -4.632 ; -4.632 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[10] ; ltp:inst_btn|state.ACT ; -4.605 ; -4.605 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[11] ; ltp:inst_btn|state.ACT ; -4.639 ; -4.639 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[12] ; ltp:inst_btn|state.ACT ; -4.436 ; -4.436 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[13] ; ltp:inst_btn|state.ACT ; -4.176 ; -4.176 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[14] ; ltp:inst_btn|state.ACT ; -5.101 ; -5.101 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[15] ; ltp:inst_btn|state.ACT ; -4.682 ; -4.682 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[16] ; ltp:inst_btn|state.ACT ; -4.451 ; -4.451 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[17] ; ltp:inst_btn|state.ACT ; -4.338 ; -4.338 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[18] ; ltp:inst_btn|state.ACT ; -4.544 ; -4.544 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[19] ; ltp:inst_btn|state.ACT ; -4.570 ; -4.570 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[20] ; ltp:inst_btn|state.ACT ; -4.251 ; -4.251 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[21] ; ltp:inst_btn|state.ACT ; -4.436 ; -4.436 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[22] ; ltp:inst_btn|state.ACT ; -4.504 ; -4.504 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[23] ; ltp:inst_btn|state.ACT ; -4.443 ; -4.443 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[24] ; ltp:inst_btn|state.ACT ; -4.276 ; -4.276 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[25] ; ltp:inst_btn|state.ACT ; -4.387 ; -4.387 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[26] ; ltp:inst_btn|state.ACT ; -4.502 ; -4.502 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[27] ; ltp:inst_btn|state.ACT ; -4.970 ; -4.970 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[28] ; ltp:inst_btn|state.ACT ; -4.520 ; -4.520 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[29] ; ltp:inst_btn|state.ACT ; -4.808 ; -4.808 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[30] ; ltp:inst_btn|state.ACT ; -5.047 ; -5.047 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[31] ; ltp:inst_btn|state.ACT ; -4.665 ; -4.665 ; Rise       ; ltp:inst_btn|state.ACT ;
+-----------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+---------------+------------------------+--------+--------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+--------+--------+------------+------------------------+
; IO_end        ; clk                    ; 7.090  ; 7.090  ; Rise       ; clk                    ;
; comp4         ; clk                    ; 12.137 ; 12.137 ; Rise       ; clk                    ;
; data[*]       ; clk                    ; 8.359  ; 8.359  ; Rise       ; clk                    ;
;  data[0]      ; clk                    ; 6.988  ; 6.988  ; Rise       ; clk                    ;
;  data[1]      ; clk                    ; 6.791  ; 6.791  ; Rise       ; clk                    ;
;  data[2]      ; clk                    ; 7.418  ; 7.418  ; Rise       ; clk                    ;
;  data[3]      ; clk                    ; 6.957  ; 6.957  ; Rise       ; clk                    ;
;  data[4]      ; clk                    ; 7.510  ; 7.510  ; Rise       ; clk                    ;
;  data[5]      ; clk                    ; 7.769  ; 7.769  ; Rise       ; clk                    ;
;  data[6]      ; clk                    ; 7.681  ; 7.681  ; Rise       ; clk                    ;
;  data[7]      ; clk                    ; 7.216  ; 7.216  ; Rise       ; clk                    ;
;  data[8]      ; clk                    ; 7.454  ; 7.454  ; Rise       ; clk                    ;
;  data[9]      ; clk                    ; 6.452  ; 6.452  ; Rise       ; clk                    ;
;  data[10]     ; clk                    ; 6.468  ; 6.468  ; Rise       ; clk                    ;
;  data[11]     ; clk                    ; 6.785  ; 6.785  ; Rise       ; clk                    ;
;  data[12]     ; clk                    ; 6.860  ; 6.860  ; Rise       ; clk                    ;
;  data[13]     ; clk                    ; 6.818  ; 6.818  ; Rise       ; clk                    ;
;  data[14]     ; clk                    ; 6.793  ; 6.793  ; Rise       ; clk                    ;
;  data[15]     ; clk                    ; 6.745  ; 6.745  ; Rise       ; clk                    ;
;  data[16]     ; clk                    ; 6.740  ; 6.740  ; Rise       ; clk                    ;
;  data[17]     ; clk                    ; 7.234  ; 7.234  ; Rise       ; clk                    ;
;  data[18]     ; clk                    ; 7.352  ; 7.352  ; Rise       ; clk                    ;
;  data[19]     ; clk                    ; 7.448  ; 7.448  ; Rise       ; clk                    ;
;  data[20]     ; clk                    ; 7.315  ; 7.315  ; Rise       ; clk                    ;
;  data[21]     ; clk                    ; 7.530  ; 7.530  ; Rise       ; clk                    ;
;  data[22]     ; clk                    ; 7.849  ; 7.849  ; Rise       ; clk                    ;
;  data[23]     ; clk                    ; 7.689  ; 7.689  ; Rise       ; clk                    ;
;  data[24]     ; clk                    ; 7.703  ; 7.703  ; Rise       ; clk                    ;
;  data[25]     ; clk                    ; 7.398  ; 7.398  ; Rise       ; clk                    ;
;  data[26]     ; clk                    ; 7.539  ; 7.539  ; Rise       ; clk                    ;
;  data[27]     ; clk                    ; 7.374  ; 7.374  ; Rise       ; clk                    ;
;  data[28]     ; clk                    ; 7.321  ; 7.321  ; Rise       ; clk                    ;
;  data[29]     ; clk                    ; 7.731  ; 7.731  ; Rise       ; clk                    ;
;  data[30]     ; clk                    ; 8.359  ; 8.359  ; Rise       ; clk                    ;
;  data[31]     ; clk                    ; 8.121  ; 8.121  ; Rise       ; clk                    ;
; comp1         ; ltp:inst_btn|state.ACT ; 12.698 ; 12.698 ; Rise       ; ltp:inst_btn|state.ACT ;
; comp2         ; ltp:inst_btn|state.ACT ; 12.175 ; 12.175 ; Rise       ; ltp:inst_btn|state.ACT ;
; comp3         ; ltp:inst_btn|state.ACT ; 11.488 ; 11.488 ; Rise       ; ltp:inst_btn|state.ACT ;
; counter_1[*]  ; ltp:inst_btn|state.ACT ; 8.035  ; 8.035  ; Rise       ; ltp:inst_btn|state.ACT ;
;  counter_1[0] ; ltp:inst_btn|state.ACT ; 8.035  ; 8.035  ; Rise       ; ltp:inst_btn|state.ACT ;
;  counter_1[1] ; ltp:inst_btn|state.ACT ; 7.566  ; 7.566  ; Rise       ; ltp:inst_btn|state.ACT ;
;  counter_1[2] ; ltp:inst_btn|state.ACT ; 7.843  ; 7.843  ; Rise       ; ltp:inst_btn|state.ACT ;
+---------------+------------------------+--------+--------+------------+------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+---------------+------------------------+-------+-------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+-------+-------+------------+------------------------+
; IO_end        ; clk                    ; 7.090 ; 7.090 ; Rise       ; clk                    ;
; comp4         ; clk                    ; 8.711 ; 8.711 ; Rise       ; clk                    ;
; data[*]       ; clk                    ; 6.452 ; 6.452 ; Rise       ; clk                    ;
;  data[0]      ; clk                    ; 6.988 ; 6.988 ; Rise       ; clk                    ;
;  data[1]      ; clk                    ; 6.791 ; 6.791 ; Rise       ; clk                    ;
;  data[2]      ; clk                    ; 7.418 ; 7.418 ; Rise       ; clk                    ;
;  data[3]      ; clk                    ; 6.957 ; 6.957 ; Rise       ; clk                    ;
;  data[4]      ; clk                    ; 7.510 ; 7.510 ; Rise       ; clk                    ;
;  data[5]      ; clk                    ; 7.769 ; 7.769 ; Rise       ; clk                    ;
;  data[6]      ; clk                    ; 7.681 ; 7.681 ; Rise       ; clk                    ;
;  data[7]      ; clk                    ; 7.216 ; 7.216 ; Rise       ; clk                    ;
;  data[8]      ; clk                    ; 7.454 ; 7.454 ; Rise       ; clk                    ;
;  data[9]      ; clk                    ; 6.452 ; 6.452 ; Rise       ; clk                    ;
;  data[10]     ; clk                    ; 6.468 ; 6.468 ; Rise       ; clk                    ;
;  data[11]     ; clk                    ; 6.785 ; 6.785 ; Rise       ; clk                    ;
;  data[12]     ; clk                    ; 6.860 ; 6.860 ; Rise       ; clk                    ;
;  data[13]     ; clk                    ; 6.818 ; 6.818 ; Rise       ; clk                    ;
;  data[14]     ; clk                    ; 6.793 ; 6.793 ; Rise       ; clk                    ;
;  data[15]     ; clk                    ; 6.745 ; 6.745 ; Rise       ; clk                    ;
;  data[16]     ; clk                    ; 6.740 ; 6.740 ; Rise       ; clk                    ;
;  data[17]     ; clk                    ; 7.234 ; 7.234 ; Rise       ; clk                    ;
;  data[18]     ; clk                    ; 7.352 ; 7.352 ; Rise       ; clk                    ;
;  data[19]     ; clk                    ; 7.448 ; 7.448 ; Rise       ; clk                    ;
;  data[20]     ; clk                    ; 7.315 ; 7.315 ; Rise       ; clk                    ;
;  data[21]     ; clk                    ; 7.530 ; 7.530 ; Rise       ; clk                    ;
;  data[22]     ; clk                    ; 7.849 ; 7.849 ; Rise       ; clk                    ;
;  data[23]     ; clk                    ; 7.689 ; 7.689 ; Rise       ; clk                    ;
;  data[24]     ; clk                    ; 7.703 ; 7.703 ; Rise       ; clk                    ;
;  data[25]     ; clk                    ; 7.398 ; 7.398 ; Rise       ; clk                    ;
;  data[26]     ; clk                    ; 7.539 ; 7.539 ; Rise       ; clk                    ;
;  data[27]     ; clk                    ; 7.374 ; 7.374 ; Rise       ; clk                    ;
;  data[28]     ; clk                    ; 7.321 ; 7.321 ; Rise       ; clk                    ;
;  data[29]     ; clk                    ; 7.731 ; 7.731 ; Rise       ; clk                    ;
;  data[30]     ; clk                    ; 8.359 ; 8.359 ; Rise       ; clk                    ;
;  data[31]     ; clk                    ; 8.121 ; 8.121 ; Rise       ; clk                    ;
; comp1         ; ltp:inst_btn|state.ACT ; 9.519 ; 9.519 ; Rise       ; ltp:inst_btn|state.ACT ;
; comp2         ; ltp:inst_btn|state.ACT ; 9.147 ; 9.147 ; Rise       ; ltp:inst_btn|state.ACT ;
; comp3         ; ltp:inst_btn|state.ACT ; 9.978 ; 9.978 ; Rise       ; ltp:inst_btn|state.ACT ;
; counter_1[*]  ; ltp:inst_btn|state.ACT ; 7.566 ; 7.566 ; Rise       ; ltp:inst_btn|state.ACT ;
;  counter_1[0] ; ltp:inst_btn|state.ACT ; 8.035 ; 8.035 ; Rise       ; ltp:inst_btn|state.ACT ;
;  counter_1[1] ; ltp:inst_btn|state.ACT ; 7.566 ; 7.566 ; Rise       ; ltp:inst_btn|state.ACT ;
;  counter_1[2] ; ltp:inst_btn|state.ACT ; 7.843 ; 7.843 ; Rise       ; ltp:inst_btn|state.ACT ;
+---------------+------------------------+-------+-------+------------+------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; oe         ; data[0]     ; 8.946 ; 8.946 ; 8.946 ; 8.946 ;
; oe         ; data[1]     ; 8.946 ; 8.946 ; 8.946 ; 8.946 ;
; oe         ; data[2]     ; 8.916 ; 8.916 ; 8.916 ; 8.916 ;
; oe         ; data[3]     ; 8.916 ; 8.916 ; 8.916 ; 8.916 ;
; oe         ; data[4]     ; 8.931 ; 8.931 ; 8.931 ; 8.931 ;
; oe         ; data[5]     ; 8.941 ; 8.941 ; 8.941 ; 8.941 ;
; oe         ; data[6]     ; 8.901 ; 8.901 ; 8.901 ; 8.901 ;
; oe         ; data[7]     ; 8.901 ; 8.901 ; 8.901 ; 8.901 ;
; oe         ; data[8]     ; 8.953 ; 8.953 ; 8.953 ; 8.953 ;
; oe         ; data[9]     ; 8.953 ; 8.953 ; 8.953 ; 8.953 ;
; oe         ; data[10]    ; 8.943 ; 8.943 ; 8.943 ; 8.943 ;
; oe         ; data[11]    ; 8.583 ; 8.583 ; 8.583 ; 8.583 ;
; oe         ; data[12]    ; 8.586 ; 8.586 ; 8.586 ; 8.586 ;
; oe         ; data[13]    ; 8.586 ; 8.586 ; 8.586 ; 8.586 ;
; oe         ; data[14]    ; 8.590 ; 8.590 ; 8.590 ; 8.590 ;
; oe         ; data[15]    ; 8.600 ; 8.600 ; 8.600 ; 8.600 ;
; oe         ; data[16]    ; 8.600 ; 8.600 ; 8.600 ; 8.600 ;
; oe         ; data[17]    ; 8.593 ; 8.593 ; 8.593 ; 8.593 ;
; oe         ; data[18]    ; 8.603 ; 8.603 ; 8.603 ; 8.603 ;
; oe         ; data[19]    ; 8.259 ; 8.259 ; 8.259 ; 8.259 ;
; oe         ; data[20]    ; 8.229 ; 8.229 ; 8.229 ; 8.229 ;
; oe         ; data[21]    ; 8.219 ; 8.219 ; 8.219 ; 8.219 ;
; oe         ; data[22]    ; 8.251 ; 8.251 ; 8.251 ; 8.251 ;
; oe         ; data[23]    ; 8.251 ; 8.251 ; 8.251 ; 8.251 ;
; oe         ; data[24]    ; 8.241 ; 8.241 ; 8.241 ; 8.241 ;
; oe         ; data[25]    ; 8.241 ; 8.241 ; 8.241 ; 8.241 ;
; oe         ; data[26]    ; 8.266 ; 8.266 ; 8.266 ; 8.266 ;
; oe         ; data[27]    ; 8.276 ; 8.276 ; 8.276 ; 8.276 ;
; oe         ; data[28]    ; 8.266 ; 8.266 ; 8.266 ; 8.266 ;
; oe         ; data[29]    ; 8.250 ; 8.250 ; 8.250 ; 8.250 ;
; oe         ; data[30]    ; 8.270 ; 8.270 ; 8.270 ; 8.270 ;
; oe         ; data[31]    ; 8.270 ; 8.270 ; 8.270 ; 8.270 ;
; oe         ; led_oe      ; 9.301 ;       ;       ; 9.301 ;
; rstn       ; led_rstn    ; 9.346 ;       ;       ; 9.346 ;
; write      ; led_write   ; 9.123 ;       ;       ; 9.123 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; oe         ; data[0]     ; 8.946 ; 8.946 ; 8.946 ; 8.946 ;
; oe         ; data[1]     ; 8.946 ; 8.946 ; 8.946 ; 8.946 ;
; oe         ; data[2]     ; 8.916 ; 8.916 ; 8.916 ; 8.916 ;
; oe         ; data[3]     ; 8.916 ; 8.916 ; 8.916 ; 8.916 ;
; oe         ; data[4]     ; 8.931 ; 8.931 ; 8.931 ; 8.931 ;
; oe         ; data[5]     ; 8.941 ; 8.941 ; 8.941 ; 8.941 ;
; oe         ; data[6]     ; 8.901 ; 8.901 ; 8.901 ; 8.901 ;
; oe         ; data[7]     ; 8.901 ; 8.901 ; 8.901 ; 8.901 ;
; oe         ; data[8]     ; 8.953 ; 8.953 ; 8.953 ; 8.953 ;
; oe         ; data[9]     ; 8.953 ; 8.953 ; 8.953 ; 8.953 ;
; oe         ; data[10]    ; 8.943 ; 8.943 ; 8.943 ; 8.943 ;
; oe         ; data[11]    ; 8.583 ; 8.583 ; 8.583 ; 8.583 ;
; oe         ; data[12]    ; 8.586 ; 8.586 ; 8.586 ; 8.586 ;
; oe         ; data[13]    ; 8.586 ; 8.586 ; 8.586 ; 8.586 ;
; oe         ; data[14]    ; 8.590 ; 8.590 ; 8.590 ; 8.590 ;
; oe         ; data[15]    ; 8.600 ; 8.600 ; 8.600 ; 8.600 ;
; oe         ; data[16]    ; 8.600 ; 8.600 ; 8.600 ; 8.600 ;
; oe         ; data[17]    ; 8.593 ; 8.593 ; 8.593 ; 8.593 ;
; oe         ; data[18]    ; 8.603 ; 8.603 ; 8.603 ; 8.603 ;
; oe         ; data[19]    ; 8.259 ; 8.259 ; 8.259 ; 8.259 ;
; oe         ; data[20]    ; 8.229 ; 8.229 ; 8.229 ; 8.229 ;
; oe         ; data[21]    ; 8.219 ; 8.219 ; 8.219 ; 8.219 ;
; oe         ; data[22]    ; 8.251 ; 8.251 ; 8.251 ; 8.251 ;
; oe         ; data[23]    ; 8.251 ; 8.251 ; 8.251 ; 8.251 ;
; oe         ; data[24]    ; 8.241 ; 8.241 ; 8.241 ; 8.241 ;
; oe         ; data[25]    ; 8.241 ; 8.241 ; 8.241 ; 8.241 ;
; oe         ; data[26]    ; 8.266 ; 8.266 ; 8.266 ; 8.266 ;
; oe         ; data[27]    ; 8.276 ; 8.276 ; 8.276 ; 8.276 ;
; oe         ; data[28]    ; 8.266 ; 8.266 ; 8.266 ; 8.266 ;
; oe         ; data[29]    ; 8.250 ; 8.250 ; 8.250 ; 8.250 ;
; oe         ; data[30]    ; 8.270 ; 8.270 ; 8.270 ; 8.270 ;
; oe         ; data[31]    ; 8.270 ; 8.270 ; 8.270 ; 8.270 ;
; oe         ; led_oe      ; 9.301 ;       ;       ; 9.301 ;
; rstn       ; led_rstn    ; 9.346 ;       ;       ; 9.346 ;
; write      ; led_write   ; 9.123 ;       ;       ; 9.123 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                                       ;
+-----------------------------------------------------------------------+--------+---------------+
; Clock                                                                 ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------+--------+---------------+
; clk                                                                   ; -6.329 ; -2895.985     ;
; ltp:inst_btn|state.ACT                                                ; -0.332 ; -19.974       ;
; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 0.031  ; 0.000         ;
; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 0.151  ; 0.000         ;
; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 0.239  ; 0.000         ;
; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; 0.419  ; 0.000         ;
; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 0.498  ; 0.000         ;
; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; 0.665  ; 0.000         ;
; RL_binary:inst_rsa|me_1_start                                         ; 0.665  ; 0.000         ;
; RL_binary:inst_rsa|me_2_start                                         ; 0.665  ; 0.000         ;
; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; 0.665  ; 0.000         ;
; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; 0.665  ; 0.000         ;
+-----------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                                        ;
+-----------------------------------------------------------------------+--------+---------------+
; Clock                                                                 ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------+--------+---------------+
; clk                                                                   ; -1.586 ; -130.925      ;
; RL_binary:inst_rsa|me_1_start                                         ; -0.419 ; -0.630        ;
; RL_binary:inst_rsa|me_2_start                                         ; -0.299 ; -0.299        ;
; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; -0.031 ; -0.031        ;
; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; -0.012 ; -0.028        ;
; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 0.170  ; 0.000         ;
; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; 0.215  ; 0.000         ;
; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 0.215  ; 0.000         ;
; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; 0.215  ; 0.000         ;
; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 0.215  ; 0.000         ;
; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; 0.215  ; 0.000         ;
; ltp:inst_btn|state.ACT                                                ; 0.215  ; 0.000         ;
+-----------------------------------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                                         ;
+-----------------------------------------------------------------------+--------+---------------+
; Clock                                                                 ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------+--------+---------------+
; clk                                                                   ; -1.519 ; -1448.676     ;
; ltp:inst_btn|state.ACT                                                ; -0.500 ; -99.000       ;
; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; -0.500 ; -7.000        ;
; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; -0.500 ; -7.000        ;
; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; -0.500 ; -7.000        ;
; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; -0.500 ; -7.000        ;
; RL_binary:inst_rsa|me_1_start                                         ; -0.500 ; -2.000        ;
; RL_binary:inst_rsa|me_2_start                                         ; -0.500 ; -2.000        ;
; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; -0.500 ; -2.000        ;
; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; -0.500 ; -2.000        ;
; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; -0.500 ; -1.000        ;
; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; -0.500 ; -1.000        ;
+-----------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                  ;
+--------+------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.329 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[31] ; clk          ; clk         ; 1.000        ; 0.001      ; 7.362      ;
; -6.322 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.354      ;
; -6.322 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[16] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.354      ;
; -6.322 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[17] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.354      ;
; -6.322 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[18] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.354      ;
; -6.322 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[19] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.354      ;
; -6.322 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.354      ;
; -6.322 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[21] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.354      ;
; -6.322 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[22] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.354      ;
; -6.322 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.354      ;
; -6.322 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[24] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.354      ;
; -6.311 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[31] ; clk          ; clk         ; 1.000        ; 0.001      ; 7.344      ;
; -6.311 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[31] ; clk          ; clk         ; 1.000        ; 0.001      ; 7.344      ;
; -6.304 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.336      ;
; -6.304 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[16] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.336      ;
; -6.304 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[17] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.336      ;
; -6.304 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[18] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.336      ;
; -6.304 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[19] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.336      ;
; -6.304 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.336      ;
; -6.304 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[21] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.336      ;
; -6.304 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[22] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.336      ;
; -6.304 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.336      ;
; -6.304 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[24] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.336      ;
; -6.304 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.336      ;
; -6.304 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[16] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.336      ;
; -6.304 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[17] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.336      ;
; -6.304 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[18] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.336      ;
; -6.304 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[19] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.336      ;
; -6.304 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.336      ;
; -6.304 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[21] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.336      ;
; -6.304 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[22] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.336      ;
; -6.304 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.336      ;
; -6.304 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[24] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.336      ;
; -6.258 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|ld_out[6]  ; clk          ; clk         ; 1.000        ; 0.013      ; 7.303      ;
; -6.258 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|ld_out[7]  ; clk          ; clk         ; 1.000        ; 0.013      ; 7.303      ;
; -6.258 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|ld_out[1]  ; clk          ; clk         ; 1.000        ; 0.013      ; 7.303      ;
; -6.255 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|ld_out[2]  ; clk          ; clk         ; 1.000        ; 0.012      ; 7.299      ;
; -6.255 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|ld_out[3]  ; clk          ; clk         ; 1.000        ; 0.012      ; 7.299      ;
; -6.255 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|ld_out[4]  ; clk          ; clk         ; 1.000        ; 0.012      ; 7.299      ;
; -6.255 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|ld_out[5]  ; clk          ; clk         ; 1.000        ; 0.012      ; 7.299      ;
; -6.255 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|ld_out[11] ; clk          ; clk         ; 1.000        ; 0.012      ; 7.299      ;
; -6.255 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|ld_out[12] ; clk          ; clk         ; 1.000        ; 0.012      ; 7.299      ;
; -6.255 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|ld_out[13] ; clk          ; clk         ; 1.000        ; 0.012      ; 7.299      ;
; -6.255 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|ld_out[14] ; clk          ; clk         ; 1.000        ; 0.012      ; 7.299      ;
; -6.247 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|ld_out[12] ; clk          ; clk         ; 1.000        ; 0.002      ; 7.281      ;
; -6.247 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|ld_out[15] ; clk          ; clk         ; 1.000        ; 0.002      ; 7.281      ;
; -6.247 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|ld_out[16] ; clk          ; clk         ; 1.000        ; 0.002      ; 7.281      ;
; -6.247 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|ld_out[17] ; clk          ; clk         ; 1.000        ; 0.002      ; 7.281      ;
; -6.247 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|ld_out[18] ; clk          ; clk         ; 1.000        ; 0.002      ; 7.281      ;
; -6.247 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|ld_out[19] ; clk          ; clk         ; 1.000        ; 0.002      ; 7.281      ;
; -6.247 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|ld_out[20] ; clk          ; clk         ; 1.000        ; 0.002      ; 7.281      ;
; -6.247 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[6] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|ld_out[21] ; clk          ; clk         ; 1.000        ; 0.002      ; 7.281      ;
; -6.240 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|ld_out[6]  ; clk          ; clk         ; 1.000        ; 0.013      ; 7.285      ;
; -6.240 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|ld_out[7]  ; clk          ; clk         ; 1.000        ; 0.013      ; 7.285      ;
; -6.240 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|ld_out[1]  ; clk          ; clk         ; 1.000        ; 0.013      ; 7.285      ;
; -6.238 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|ld_out[6]  ; clk          ; clk         ; 1.000        ; 0.013      ; 7.283      ;
; -6.238 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|ld_out[7]  ; clk          ; clk         ; 1.000        ; 0.013      ; 7.283      ;
; -6.238 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|ld_out[1]  ; clk          ; clk         ; 1.000        ; 0.013      ; 7.283      ;
; -6.237 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|ld_out[2]  ; clk          ; clk         ; 1.000        ; 0.012      ; 7.281      ;
; -6.237 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|ld_out[3]  ; clk          ; clk         ; 1.000        ; 0.012      ; 7.281      ;
; -6.237 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|ld_out[4]  ; clk          ; clk         ; 1.000        ; 0.012      ; 7.281      ;
; -6.237 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|ld_out[5]  ; clk          ; clk         ; 1.000        ; 0.012      ; 7.281      ;
; -6.237 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|ld_out[11] ; clk          ; clk         ; 1.000        ; 0.012      ; 7.281      ;
; -6.237 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|ld_out[12] ; clk          ; clk         ; 1.000        ; 0.012      ; 7.281      ;
; -6.237 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|ld_out[13] ; clk          ; clk         ; 1.000        ; 0.012      ; 7.281      ;
; -6.237 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|ld_out[14] ; clk          ; clk         ; 1.000        ; 0.012      ; 7.281      ;
; -6.235 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|ld_out[2]  ; clk          ; clk         ; 1.000        ; 0.012      ; 7.279      ;
; -6.235 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|ld_out[3]  ; clk          ; clk         ; 1.000        ; 0.012      ; 7.279      ;
; -6.235 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|ld_out[4]  ; clk          ; clk         ; 1.000        ; 0.012      ; 7.279      ;
; -6.235 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|ld_out[5]  ; clk          ; clk         ; 1.000        ; 0.012      ; 7.279      ;
; -6.235 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|ld_out[11] ; clk          ; clk         ; 1.000        ; 0.012      ; 7.279      ;
; -6.235 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|ld_out[12] ; clk          ; clk         ; 1.000        ; 0.012      ; 7.279      ;
; -6.235 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|ld_out[13] ; clk          ; clk         ; 1.000        ; 0.012      ; 7.279      ;
; -6.235 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|ld_out[14] ; clk          ; clk         ; 1.000        ; 0.012      ; 7.279      ;
; -6.231 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[31] ; clk          ; clk         ; 1.000        ; 0.001      ; 7.264      ;
; -6.229 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|ld_out[12] ; clk          ; clk         ; 1.000        ; 0.002      ; 7.263      ;
; -6.229 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|ld_out[15] ; clk          ; clk         ; 1.000        ; 0.002      ; 7.263      ;
; -6.229 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|ld_out[16] ; clk          ; clk         ; 1.000        ; 0.002      ; 7.263      ;
; -6.229 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|ld_out[17] ; clk          ; clk         ; 1.000        ; 0.002      ; 7.263      ;
; -6.229 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|ld_out[18] ; clk          ; clk         ; 1.000        ; 0.002      ; 7.263      ;
; -6.229 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|ld_out[19] ; clk          ; clk         ; 1.000        ; 0.002      ; 7.263      ;
; -6.229 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|ld_out[20] ; clk          ; clk         ; 1.000        ; 0.002      ; 7.263      ;
; -6.229 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|ld_out[21] ; clk          ; clk         ; 1.000        ; 0.002      ; 7.263      ;
; -6.227 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|ld_out[12] ; clk          ; clk         ; 1.000        ; 0.002      ; 7.261      ;
; -6.227 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|ld_out[15] ; clk          ; clk         ; 1.000        ; 0.002      ; 7.261      ;
; -6.227 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|ld_out[16] ; clk          ; clk         ; 1.000        ; 0.002      ; 7.261      ;
; -6.227 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|ld_out[17] ; clk          ; clk         ; 1.000        ; 0.002      ; 7.261      ;
; -6.227 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|ld_out[18] ; clk          ; clk         ; 1.000        ; 0.002      ; 7.261      ;
; -6.227 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|ld_out[19] ; clk          ; clk         ; 1.000        ; 0.002      ; 7.261      ;
; -6.227 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|ld_out[20] ; clk          ; clk         ; 1.000        ; 0.002      ; 7.261      ;
; -6.227 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|ld_out[21] ; clk          ; clk         ; 1.000        ; 0.002      ; 7.261      ;
; -6.224 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.256      ;
; -6.224 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[16] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.256      ;
; -6.224 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[17] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.256      ;
; -6.224 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[18] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.256      ;
; -6.224 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[19] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.256      ;
; -6.224 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.256      ;
; -6.224 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[21] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.256      ;
; -6.224 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[22] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.256      ;
; -6.224 ; RL_binary:inst_rsa|get_length:gl_RL|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|ld_out[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.256      ;
+--------+------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'ltp:inst_btn|state.ACT'                                                                                           ;
+--------+-------------------+--------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node      ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+--------------+------------------------+------------------------+--------------+------------+------------+
; -0.332 ; counter_1[2]~reg0 ; base[0]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.013      ; 1.377      ;
; -0.332 ; counter_1[2]~reg0 ; base[5]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.013      ; 1.377      ;
; -0.332 ; counter_1[2]~reg0 ; base[4]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.013      ; 1.377      ;
; -0.332 ; counter_1[2]~reg0 ; base[3]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.013      ; 1.377      ;
; -0.332 ; counter_1[2]~reg0 ; base[2]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.013      ; 1.377      ;
; -0.332 ; counter_1[2]~reg0 ; base[26]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.013      ; 1.377      ;
; -0.299 ; counter_1[2]~reg0 ; base[19]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.014      ; 1.345      ;
; -0.292 ; counter_1[2]~reg0 ; exponent[10] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.007     ; 1.317      ;
; -0.292 ; counter_1[2]~reg0 ; exponent[9]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.007     ; 1.317      ;
; -0.292 ; counter_1[2]~reg0 ; exponent[8]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.007     ; 1.317      ;
; -0.278 ; counter_1[2]~reg0 ; modulus[5]   ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.001      ; 1.311      ;
; -0.278 ; counter_1[2]~reg0 ; modulus[9]   ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.001      ; 1.311      ;
; -0.278 ; counter_1[2]~reg0 ; modulus[12]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.001      ; 1.311      ;
; -0.278 ; counter_1[2]~reg0 ; modulus[13]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.001      ; 1.311      ;
; -0.278 ; counter_1[2]~reg0 ; modulus[15]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.001      ; 1.311      ;
; -0.277 ; counter_1[2]~reg0 ; modulus[4]   ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.001      ; 1.310      ;
; -0.277 ; counter_1[2]~reg0 ; modulus[8]   ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.001      ; 1.310      ;
; -0.277 ; counter_1[2]~reg0 ; modulus[10]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.001      ; 1.310      ;
; -0.277 ; counter_1[2]~reg0 ; modulus[14]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.001      ; 1.310      ;
; -0.277 ; counter_1[2]~reg0 ; modulus[3]   ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.001      ; 1.310      ;
; -0.276 ; counter_1[0]~reg0 ; base[0]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.013      ; 1.321      ;
; -0.276 ; counter_1[0]~reg0 ; base[5]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.013      ; 1.321      ;
; -0.276 ; counter_1[0]~reg0 ; base[4]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.013      ; 1.321      ;
; -0.276 ; counter_1[0]~reg0 ; base[3]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.013      ; 1.321      ;
; -0.276 ; counter_1[0]~reg0 ; base[2]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.013      ; 1.321      ;
; -0.276 ; counter_1[0]~reg0 ; base[26]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.013      ; 1.321      ;
; -0.274 ; counter_1[2]~reg0 ; modulus[7]   ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.000      ; 1.306      ;
; -0.274 ; counter_1[2]~reg0 ; modulus[2]   ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.000      ; 1.306      ;
; -0.274 ; counter_1[2]~reg0 ; modulus[1]   ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.000      ; 1.306      ;
; -0.243 ; counter_1[0]~reg0 ; base[19]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.014      ; 1.289      ;
; -0.235 ; counter_1[2]~reg0 ; exponent[15] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.002      ; 1.269      ;
; -0.235 ; counter_1[2]~reg0 ; exponent[6]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.002      ; 1.269      ;
; -0.235 ; counter_1[2]~reg0 ; exponent[4]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.002      ; 1.269      ;
; -0.235 ; counter_1[2]~reg0 ; exponent[5]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.002      ; 1.269      ;
; -0.235 ; counter_1[2]~reg0 ; exponent[7]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.002      ; 1.269      ;
; -0.226 ; counter_1[0]~reg0 ; modulus[5]   ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.001      ; 1.259      ;
; -0.226 ; counter_1[0]~reg0 ; modulus[9]   ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.001      ; 1.259      ;
; -0.226 ; counter_1[0]~reg0 ; modulus[12]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.001      ; 1.259      ;
; -0.226 ; counter_1[0]~reg0 ; modulus[13]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.001      ; 1.259      ;
; -0.226 ; counter_1[0]~reg0 ; modulus[15]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.001      ; 1.259      ;
; -0.225 ; counter_1[0]~reg0 ; modulus[4]   ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.001      ; 1.258      ;
; -0.225 ; counter_1[0]~reg0 ; modulus[8]   ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.001      ; 1.258      ;
; -0.225 ; counter_1[0]~reg0 ; modulus[10]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.001      ; 1.258      ;
; -0.225 ; counter_1[0]~reg0 ; modulus[14]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.001      ; 1.258      ;
; -0.225 ; counter_1[0]~reg0 ; modulus[3]   ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.001      ; 1.258      ;
; -0.222 ; counter_1[0]~reg0 ; modulus[7]   ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.000      ; 1.254      ;
; -0.222 ; counter_1[0]~reg0 ; modulus[2]   ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.000      ; 1.254      ;
; -0.222 ; counter_1[0]~reg0 ; modulus[1]   ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.000      ; 1.254      ;
; -0.215 ; counter_1[0]~reg0 ; exponent[10] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.007     ; 1.240      ;
; -0.215 ; counter_1[0]~reg0 ; exponent[9]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.007     ; 1.240      ;
; -0.215 ; counter_1[0]~reg0 ; exponent[8]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.007     ; 1.240      ;
; -0.206 ; counter_1[2]~reg0 ; base[17]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.003     ; 1.235      ;
; -0.206 ; counter_1[2]~reg0 ; base[15]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.003     ; 1.235      ;
; -0.206 ; counter_1[2]~reg0 ; base[14]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.003     ; 1.235      ;
; -0.206 ; counter_1[2]~reg0 ; base[13]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.003     ; 1.235      ;
; -0.206 ; counter_1[2]~reg0 ; base[12]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.003     ; 1.235      ;
; -0.206 ; counter_1[2]~reg0 ; base[11]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.003     ; 1.235      ;
; -0.206 ; counter_1[2]~reg0 ; base[10]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.003     ; 1.235      ;
; -0.197 ; counter_1[2]~reg0 ; base[9]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.018      ; 1.247      ;
; -0.197 ; counter_1[2]~reg0 ; base[18]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.018      ; 1.247      ;
; -0.197 ; counter_1[2]~reg0 ; base[20]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.018      ; 1.247      ;
; -0.197 ; counter_1[2]~reg0 ; base[21]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.018      ; 1.247      ;
; -0.197 ; counter_1[2]~reg0 ; base[22]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.018      ; 1.247      ;
; -0.197 ; counter_1[2]~reg0 ; base[23]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.018      ; 1.247      ;
; -0.197 ; counter_1[2]~reg0 ; base[24]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.018      ; 1.247      ;
; -0.197 ; counter_1[2]~reg0 ; base[25]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.018      ; 1.247      ;
; -0.197 ; counter_1[2]~reg0 ; base[27]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.018      ; 1.247      ;
; -0.197 ; counter_1[2]~reg0 ; base[28]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.018      ; 1.247      ;
; -0.197 ; counter_1[2]~reg0 ; base[29]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.018      ; 1.247      ;
; -0.197 ; counter_1[2]~reg0 ; base[30]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.018      ; 1.247      ;
; -0.197 ; counter_1[2]~reg0 ; base[31]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.018      ; 1.247      ;
; -0.197 ; counter_1[2]~reg0 ; exponent[2]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.008     ; 1.221      ;
; -0.197 ; counter_1[2]~reg0 ; exponent[1]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.008     ; 1.221      ;
; -0.197 ; counter_1[2]~reg0 ; exponent[0]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.008     ; 1.221      ;
; -0.187 ; counter_1[1]~reg0 ; base[0]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.013      ; 1.232      ;
; -0.187 ; counter_1[1]~reg0 ; base[5]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.013      ; 1.232      ;
; -0.187 ; counter_1[1]~reg0 ; base[4]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.013      ; 1.232      ;
; -0.187 ; counter_1[1]~reg0 ; base[3]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.013      ; 1.232      ;
; -0.187 ; counter_1[1]~reg0 ; base[2]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.013      ; 1.232      ;
; -0.187 ; counter_1[1]~reg0 ; base[26]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.013      ; 1.232      ;
; -0.182 ; counter_1[2]~reg0 ; base[16]     ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.020      ; 1.234      ;
; -0.182 ; counter_1[2]~reg0 ; base[8]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.020      ; 1.234      ;
; -0.182 ; counter_1[2]~reg0 ; base[7]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.020      ; 1.234      ;
; -0.182 ; counter_1[2]~reg0 ; base[6]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.020      ; 1.234      ;
; -0.182 ; counter_1[2]~reg0 ; base[1]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; 0.020      ; 1.234      ;
; -0.174 ; counter_1[2]~reg0 ; exponent[14] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.004     ; 1.202      ;
; -0.174 ; counter_1[2]~reg0 ; exponent[12] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.004     ; 1.202      ;
; -0.174 ; counter_1[2]~reg0 ; exponent[13] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.004     ; 1.202      ;
; -0.170 ; counter_1[2]~reg0 ; exponent[3]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.003     ; 1.199      ;
; -0.170 ; counter_1[2]~reg0 ; exponent[30] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.003     ; 1.199      ;
; -0.168 ; counter_1[2]~reg0 ; modulus[6]   ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.001     ; 1.199      ;
; -0.168 ; counter_1[2]~reg0 ; modulus[11]  ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.001     ; 1.199      ;
; -0.168 ; counter_1[2]~reg0 ; modulus[0]   ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.001     ; 1.199      ;
; -0.164 ; counter_1[2]~reg0 ; exponent[20] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.002     ; 1.194      ;
; -0.164 ; counter_1[2]~reg0 ; exponent[28] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.002     ; 1.194      ;
; -0.164 ; counter_1[2]~reg0 ; exponent[24] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.002     ; 1.194      ;
; -0.164 ; counter_1[2]~reg0 ; exponent[16] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.002     ; 1.194      ;
; -0.164 ; counter_1[2]~reg0 ; exponent[17] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.002     ; 1.194      ;
; -0.164 ; counter_1[2]~reg0 ; exponent[21] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.002     ; 1.194      ;
; -0.164 ; counter_1[2]~reg0 ; exponent[25] ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 1.000        ; -0.002     ; 1.194      ;
+--------+-------------------+--------------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end'                                                                                                                                                                                                                                                          ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                 ; To Node                                                               ; Launch Clock                                                          ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; 0.031 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; -0.634     ; 0.367      ;
; 0.653 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[4]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.281      ; 0.660      ;
; 0.665 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.000      ; 0.367      ;
; 0.701 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[5]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.281      ; 0.612      ;
; 0.702 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|len_out[1] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[1]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.281      ; 0.611      ;
; 0.704 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[3]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.281      ; 0.609      ;
; 0.708 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[2]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.281      ; 0.605      ;
; 0.710 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|len_out[0] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[0]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.281      ; 0.603      ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end'                                                                                                                                                                                                                                                          ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                 ; To Node                                                               ; Launch Clock                                                          ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; 0.151 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; -0.514     ; 0.367      ;
; 0.665 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.000      ; 0.367      ;
; 0.859 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[3]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.270      ; 0.443      ;
; 0.859 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[4]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.270      ; 0.443      ;
; 0.863 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[2]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.270      ; 0.439      ;
; 0.887 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|len_out[0] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[0]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.270      ; 0.415      ;
; 0.889 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[5]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.270      ; 0.413      ;
; 0.892 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|len_out[1] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[1]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.270      ; 0.410      ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end'                                                                                                                                                                                                                                                          ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                 ; To Node                                                               ; Launch Clock                                                          ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; 0.239 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; -0.426     ; 0.367      ;
; 0.635 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[5]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.203      ; 0.600      ;
; 0.636 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|len_out[0] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[0]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.203      ; 0.599      ;
; 0.636 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[3]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.203      ; 0.599      ;
; 0.637 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[4]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.203      ; 0.598      ;
; 0.640 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[2]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.203      ; 0.595      ;
; 0.642 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|len_out[1] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[1]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.203      ; 0.593      ;
; 0.665 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'RL_binary:inst_rsa|mod_exp:me_2|mm_1_start'                                                                                                                                                                                                      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock                                          ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------------------------------------+--------------+------------+------------+
; 0.419 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start ; 1.000        ; -0.246     ; 0.367      ;
; 0.665 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start            ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start ; 1.000        ; 0.000      ; 0.367      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end'                                                                                                                                                                                                                                                          ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                 ; To Node                                                               ; Launch Clock                                                          ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; 0.498 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; -0.167     ; 0.367      ;
; 0.618 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[4]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.210      ; 0.624      ;
; 0.633 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|len_out[0] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[0]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.210      ; 0.609      ;
; 0.634 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[3]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.210      ; 0.608      ;
; 0.636 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|len_out[1] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[1]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.210      ; 0.606      ;
; 0.636 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[2]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.210      ; 0.606      ;
; 0.636 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[5]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.210      ; 0.606      ;
; 0.665 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'RL_binary:inst_rsa|get_length:gl_RL|md_end'                                                                                                                                                                     ;
+-------+--------------------------------------------+--------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; 0.665 ; RL_binary:inst_rsa|get_length:gl_RL|enable ; RL_binary:inst_rsa|get_length:gl_RL|enable ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------------------------------+--------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'RL_binary:inst_rsa|me_1_start'                                                                                                                                                                                                                                                      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                               ; Launch Clock                                                          ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------------------+--------------+------------+------------+
; 0.665 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|me_1_start ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|me_1_start ; 1.000        ; 0.000      ; 0.367      ;
; 1.091 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|me_1_start ; 1.000        ; 0.426      ; 0.367      ;
; 1.299 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|me_1_start ; 1.000        ; 0.634      ; 0.367      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'RL_binary:inst_rsa|me_2_start'                                                                                                                                                                                                                                                      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                               ; Launch Clock                                                          ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------------------+--------------+------------+------------+
; 0.665 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|me_2_start ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|me_2_start ; 1.000        ; 0.000      ; 0.367      ;
; 0.832 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|me_2_start ; 1.000        ; 0.167      ; 0.367      ;
; 1.179 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|me_2_start ; 1.000        ; 0.514      ; 0.367      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end'                                                                                                                                                                                                      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock                                          ; Latch Clock                                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+
; 0.665 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|enable ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|enable ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; 1.000        ; 0.000      ; 0.367      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end'                                                                                                                                                                                                      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock                                          ; Latch Clock                                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+
; 0.665 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|enable ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|enable ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; 1.000        ; 0.000      ; 0.367      ;
; 0.911 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start            ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; 1.000        ; 0.246      ; 0.367      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock                                                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.586 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; clk         ; 0.000        ; 1.660      ; 0.367      ;
; -1.585 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; clk         ; 0.000        ; 1.659      ; 0.367      ;
; -1.577 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.651      ; 0.367      ;
; -1.576 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; clk         ; 0.000        ; 1.650      ; 0.367      ;
; -1.574 ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; clk         ; 0.000        ; 1.648      ; 0.367      ;
; -1.572 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; clk         ; 0.000        ; 1.646      ; 0.367      ;
; -1.567 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.641      ; 0.367      ;
; -1.524 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|load                    ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; clk         ; 0.000        ; 1.646      ; 0.415      ;
; -1.458 ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|state.GETLEN                                       ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; clk         ; 0.000        ; 1.647      ; 0.482      ;
; -1.429 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|load                    ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; clk         ; 0.000        ; 1.660      ; 0.524      ;
; -1.426 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|load                    ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; clk         ; 0.000        ; 1.659      ; 0.526      ;
; -1.397 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|load                    ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; clk         ; 0.000        ; 1.650      ; 0.546      ;
; -1.244 ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|me_2_start                                         ; clk         ; 0.000        ; 1.643      ; 0.692      ;
; -1.224 ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|state.FLAG0                                        ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; clk         ; 0.000        ; 1.648      ; 0.717      ;
; -1.220 ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; RL_binary:inst_rsa|mod_exp:me_2|ch_1                                  ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; clk         ; 0.000        ; 1.633      ; 0.706      ;
; -1.220 ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; RL_binary:inst_rsa|mod_exp:me_2|ch_2                                  ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; clk         ; 0.000        ; 1.633      ; 0.706      ;
; -1.122 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[31]             ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.641      ; 0.812      ;
; -1.086 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; clk         ; -0.500       ; 1.660      ; 0.367      ;
; -1.085 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; clk         ; -0.500       ; 1.659      ; 0.367      ;
; -1.077 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; -0.500       ; 1.651      ; 0.367      ;
; -1.076 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; clk         ; -0.500       ; 1.650      ; 0.367      ;
; -1.074 ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; clk         ; -0.500       ; 1.648      ; 0.367      ;
; -1.073 ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|mm_out[31]             ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; clk         ; 0.000        ; 1.632      ; 0.852      ;
; -1.072 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; clk         ; -0.500       ; 1.646      ; 0.367      ;
; -1.067 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; -0.500       ; 1.641      ; 0.367      ;
; -1.024 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|load                    ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; clk         ; -0.500       ; 1.646      ; 0.415      ;
; -0.958 ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|state.GETLEN                                       ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; clk         ; -0.500       ; 1.647      ; 0.482      ;
; -0.929 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|load                    ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; clk         ; -0.500       ; 1.660      ; 0.524      ;
; -0.926 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|load                    ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; clk         ; -0.500       ; 1.659      ; 0.526      ;
; -0.897 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|load                    ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; clk         ; -0.500       ; 1.650      ; 0.546      ;
; -0.892 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|index[0]               ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.650      ; 1.051      ;
; -0.892 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|index[1]               ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.650      ; 1.051      ;
; -0.892 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|index[2]               ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.650      ; 1.051      ;
; -0.892 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|index[3]               ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.650      ; 1.051      ;
; -0.892 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|index[4]               ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.650      ; 1.051      ;
; -0.883 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|index[0]               ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.633      ; 1.043      ;
; -0.883 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|index[1]               ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.633      ; 1.043      ;
; -0.883 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|index[2]               ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.633      ; 1.043      ;
; -0.883 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|index[3]               ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.633      ; 1.043      ;
; -0.883 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|index[4]               ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.633      ; 1.043      ;
; -0.865 ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; clk         ; 0.000        ; 1.643      ; 1.071      ;
; -0.823 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|mm_out[31]             ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.659      ; 1.129      ;
; -0.791 ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|index[0]               ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; clk         ; 0.000        ; 1.633      ; 1.135      ;
; -0.791 ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|index[1]               ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; clk         ; 0.000        ; 1.633      ; 1.135      ;
; -0.791 ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|index[2]               ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; clk         ; 0.000        ; 1.633      ; 1.135      ;
; -0.791 ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|index[3]               ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; clk         ; 0.000        ; 1.633      ; 1.135      ;
; -0.791 ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|index[4]               ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; clk         ; 0.000        ; 1.633      ; 1.135      ;
; -0.791 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[3]              ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.640      ; 1.142      ;
; -0.791 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[2]              ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.640      ; 1.142      ;
; -0.791 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[1]              ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.640      ; 1.142      ;
; -0.791 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[0]              ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.640      ; 1.142      ;
; -0.785 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[14]             ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.641      ; 1.149      ;
; -0.780 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|count[0]               ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.641      ; 1.154      ;
; -0.780 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|count[1]               ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.641      ; 1.154      ;
; -0.780 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|count[3]               ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.641      ; 1.154      ;
; -0.780 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|count[4]               ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.641      ; 1.154      ;
; -0.780 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|count[5]               ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.641      ; 1.154      ;
; -0.780 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|count[6]               ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.641      ; 1.154      ;
; -0.780 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|count[7]               ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.641      ; 1.154      ;
; -0.780 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|count[2]               ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.641      ; 1.154      ;
; -0.757 ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|i[0]   ; RL_binary:inst_rsa|me_2_start                                         ; clk         ; 0.000        ; 1.650      ; 1.186      ;
; -0.757 ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|i[1]   ; RL_binary:inst_rsa|me_2_start                                         ; clk         ; 0.000        ; 1.650      ; 1.186      ;
; -0.757 ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|i[2]   ; RL_binary:inst_rsa|me_2_start                                         ; clk         ; 0.000        ; 1.650      ; 1.186      ;
; -0.757 ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|i[3]   ; RL_binary:inst_rsa|me_2_start                                         ; clk         ; 0.000        ; 1.650      ; 1.186      ;
; -0.757 ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|i[4]   ; RL_binary:inst_rsa|me_2_start                                         ; clk         ; 0.000        ; 1.650      ; 1.186      ;
; -0.757 ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|i[5]   ; RL_binary:inst_rsa|me_2_start                                         ; clk         ; 0.000        ; 1.650      ; 1.186      ;
; -0.757 ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|i[7]   ; RL_binary:inst_rsa|me_2_start                                         ; clk         ; 0.000        ; 1.650      ; 1.186      ;
; -0.757 ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|i[6]   ; RL_binary:inst_rsa|me_2_start                                         ; clk         ; 0.000        ; 1.650      ; 1.186      ;
; -0.753 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|count[1]               ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.652      ; 1.192      ;
; -0.753 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|count[2]               ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.652      ; 1.192      ;
; -0.753 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|count[3]               ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.652      ; 1.192      ;
; -0.753 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|count[4]               ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.652      ; 1.192      ;
; -0.753 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|count[5]               ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.652      ; 1.192      ;
; -0.753 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|count[6]               ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.652      ; 1.192      ;
; -0.753 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|count[7]               ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.652      ; 1.192      ;
; -0.753 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|count[0]               ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.652      ; 1.192      ;
; -0.752 ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; clk         ; 0.000        ; 1.648      ; 1.189      ;
; -0.749 ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|not_hp                                             ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; clk         ; 0.000        ; 1.648      ; 1.192      ;
; -0.744 ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|me_2_start                                         ; clk         ; -0.500       ; 1.643      ; 0.692      ;
; -0.724 ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|state.FLAG0                                        ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; clk         ; -0.500       ; 1.648      ; 0.717      ;
; -0.722 ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|me_1_start                                         ; clk         ; 0.000        ; 1.648      ; 1.219      ;
; -0.720 ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; RL_binary:inst_rsa|mod_exp:me_2|ch_1                                  ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; clk         ; -0.500       ; 1.633      ; 0.706      ;
; -0.720 ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; RL_binary:inst_rsa|mod_exp:me_2|ch_2                                  ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; clk         ; -0.500       ; 1.633      ; 0.706      ;
; -0.701 ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|not_hp                                             ; RL_binary:inst_rsa|me_2_start                                         ; clk         ; 0.000        ; 1.648      ; 1.240      ;
; -0.679 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|mm_out[5]              ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.649      ; 1.263      ;
; -0.678 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|mm_out[14]             ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.655      ; 1.270      ;
; -0.678 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|mm_out[13]             ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.655      ; 1.270      ;
; -0.678 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|mm_out[12]             ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.655      ; 1.270      ;
; -0.678 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|mm_out[10]             ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.655      ; 1.270      ;
; -0.678 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|mm_out[4]              ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.655      ; 1.270      ;
; -0.673 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|mm_out[11]             ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.654      ; 1.274      ;
; -0.673 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|mm_out[3]              ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.654      ; 1.274      ;
; -0.673 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|mm_out[30]             ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.654      ; 1.274      ;
; -0.673 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|mm_out[20]             ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.654      ; 1.274      ;
; -0.673 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|mm_out[2]              ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.654      ; 1.274      ;
; -0.673 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|mm_out[0]              ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.654      ; 1.274      ;
; -0.673 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[13]             ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.647      ; 1.267      ;
; -0.673 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[12]             ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.647      ; 1.267      ;
; -0.673 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[11]             ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.647      ; 1.267      ;
; -0.673 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|mm_out[10]             ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk         ; 0.000        ; 1.647      ; 1.267      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'RL_binary:inst_rsa|me_1_start'                                                                                                                                                                                                                                                        ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock                                                          ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------------------+--------------+------------+------------+
; -0.419 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|me_1_start ; 0.000        ; 0.634      ; 0.367      ;
; -0.211 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|me_1_start ; 0.000        ; 0.426      ; 0.367      ;
; 0.215  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|me_1_start ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|me_1_start ; 0.000        ; 0.000      ; 0.367      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'RL_binary:inst_rsa|me_2_start'                                                                                                                                                                                                                                                        ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock                                                          ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------------------+--------------+------------+------------+
; -0.299 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|me_2_start ; 0.000        ; 0.514      ; 0.367      ;
; 0.048  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|me_2_start ; 0.000        ; 0.167      ; 0.367      ;
; 0.215  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|me_2_start ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|me_2_start ; 0.000        ; 0.000      ; 0.367      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end'                                                                                                                                                                                                        ;
+--------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock                                          ; Latch Clock                                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+
; -0.031 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start            ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; 0.000        ; 0.246      ; 0.367      ;
; 0.215  ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|enable ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|enable ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; 0.000        ; 0.000      ; 0.367      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end'                                                                                                                                                                                                                                                            ;
+--------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                 ; To Node                                                               ; Launch Clock                                                          ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; -0.012 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|len_out[1] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[1]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.270      ; 0.410      ;
; -0.009 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[5]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.270      ; 0.413      ;
; -0.007 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|len_out[0] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[0]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.270      ; 0.415      ;
; 0.017  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[2]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.270      ; 0.439      ;
; 0.021  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[3]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.270      ; 0.443      ;
; 0.021  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[4]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.270      ; 0.443      ;
; 0.215  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.000      ; 0.367      ;
; 0.729  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; -0.514     ; 0.367      ;
+--------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end'                                                                                                                                                                                                                                                           ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                 ; To Node                                                               ; Launch Clock                                                          ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; 0.170 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|len_out[0] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[0]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.281      ; 0.603      ;
; 0.172 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[2]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.281      ; 0.605      ;
; 0.176 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[3]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.281      ; 0.609      ;
; 0.178 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|len_out[1] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[1]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.281      ; 0.611      ;
; 0.179 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[5]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.281      ; 0.612      ;
; 0.215 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.000      ; 0.367      ;
; 0.227 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[4]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.281      ; 0.660      ;
; 0.849 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; -0.634     ; 0.367      ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'RL_binary:inst_rsa|get_length:gl_RL|md_end'                                                                                                                                                                      ;
+-------+--------------------------------------------+--------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; 0.215 ; RL_binary:inst_rsa|get_length:gl_RL|enable ; RL_binary:inst_rsa|get_length:gl_RL|enable ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; 0.000        ; 0.000      ; 0.367      ;
+-------+--------------------------------------------+--------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end'                                                                                                                                                                                                                                                           ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                 ; To Node                                                               ; Launch Clock                                                          ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; 0.215 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|len_out[1] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[1]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.203      ; 0.593      ;
; 0.240 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[2]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.203      ; 0.595      ;
; 0.243 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[4]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.203      ; 0.598      ;
; 0.244 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|len_out[0] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[0]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.203      ; 0.599      ;
; 0.244 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[3]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.203      ; 0.599      ;
; 0.245 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[5]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; 0.203      ; 0.600      ;
; 0.641 ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 0.000        ; -0.426     ; 0.367      ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end'                                                                                                                                                                                                       ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock                                          ; Latch Clock                                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+
; 0.215 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|enable ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|enable ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; 0.000        ; 0.000      ; 0.367      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end'                                                                                                                                                                                                                                                           ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                 ; To Node                                                               ; Launch Clock                                                          ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; 0.215 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.000      ; 0.367      ;
; 0.244 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|len_out[1] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[1]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.210      ; 0.606      ;
; 0.244 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|len_out[2] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[2]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.210      ; 0.606      ;
; 0.244 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|len_out[5] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[5]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.210      ; 0.606      ;
; 0.246 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|len_out[3] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[3]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.210      ; 0.608      ;
; 0.247 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|len_out[0] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[0]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.210      ; 0.609      ;
; 0.262 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|len_out[4] ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[4]                ; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; 0.210      ; 0.624      ;
; 0.382 ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable     ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 0.000        ; -0.167     ; 0.367      ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'RL_binary:inst_rsa|mod_exp:me_2|mm_1_start'                                                                                                                                                                                                       ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock                                          ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------------------------------------+--------------+------------+------------+
; 0.215 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start            ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start ; 0.000        ; 0.000      ; 0.367      ;
; 0.461 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|enable ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start ; 0.000        ; -0.246     ; 0.367      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------+--------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'ltp:inst_btn|state.ACT'                                                                                                ;
+-------+-------------------+-------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+------------------------+------------------------+--------------+------------+------------+
; 0.215 ; counter_1[2]~reg0 ; counter_1[2]~reg0 ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter_1[0]~reg0 ; counter_1[0]~reg0 ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter_1[1]~reg0 ; counter_1[1]~reg0 ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.000      ; 0.367      ;
; 0.331 ; counter_1[0]~reg0 ; counter_1[2]~reg0 ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.000      ; 0.483      ;
; 0.332 ; counter_1[0]~reg0 ; counter_1[1]~reg0 ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.000      ; 0.484      ;
; 0.334 ; counter_1[2]~reg0 ; counter_1[0]~reg0 ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.000      ; 0.486      ;
; 0.452 ; counter_1[2]~reg0 ; counter_1[1]~reg0 ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.000      ; 0.604      ;
; 0.458 ; counter_1[1]~reg0 ; counter_1[0]~reg0 ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.000      ; 0.610      ;
; 0.459 ; counter_1[1]~reg0 ; counter_1[2]~reg0 ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.000      ; 0.611      ;
; 0.881 ; counter_1[1]~reg0 ; exponent[11]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.001     ; 1.032      ;
; 0.898 ; counter_1[1]~reg0 ; modulus[18]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.001      ; 1.051      ;
; 0.901 ; counter_1[1]~reg0 ; modulus[21]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.002      ; 1.055      ;
; 0.901 ; counter_1[1]~reg0 ; modulus[22]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.002      ; 1.055      ;
; 0.901 ; counter_1[1]~reg0 ; modulus[29]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.002      ; 1.055      ;
; 0.901 ; counter_1[1]~reg0 ; modulus[30]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.002      ; 1.055      ;
; 0.901 ; counter_1[1]~reg0 ; modulus[31]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.002      ; 1.055      ;
; 0.903 ; counter_1[1]~reg0 ; modulus[16]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.003      ; 1.058      ;
; 0.903 ; counter_1[1]~reg0 ; modulus[20]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.003      ; 1.058      ;
; 0.903 ; counter_1[1]~reg0 ; modulus[24]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.003      ; 1.058      ;
; 0.903 ; counter_1[1]~reg0 ; modulus[25]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.003      ; 1.058      ;
; 0.903 ; counter_1[1]~reg0 ; modulus[26]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.003      ; 1.058      ;
; 0.904 ; counter_1[1]~reg0 ; modulus[17]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.003      ; 1.059      ;
; 0.904 ; counter_1[1]~reg0 ; modulus[19]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.003      ; 1.059      ;
; 0.904 ; counter_1[1]~reg0 ; modulus[23]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.003      ; 1.059      ;
; 0.904 ; counter_1[1]~reg0 ; modulus[27]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.003      ; 1.059      ;
; 0.904 ; counter_1[1]~reg0 ; modulus[28]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.003      ; 1.059      ;
; 0.906 ; counter_1[1]~reg0 ; exponent[20]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.002     ; 1.056      ;
; 0.906 ; counter_1[1]~reg0 ; exponent[28]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.002     ; 1.056      ;
; 0.906 ; counter_1[1]~reg0 ; exponent[24]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.002     ; 1.056      ;
; 0.906 ; counter_1[1]~reg0 ; exponent[16]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.002     ; 1.056      ;
; 0.906 ; counter_1[1]~reg0 ; exponent[17]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.002     ; 1.056      ;
; 0.906 ; counter_1[1]~reg0 ; exponent[21]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.002     ; 1.056      ;
; 0.906 ; counter_1[1]~reg0 ; exponent[25]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.002     ; 1.056      ;
; 0.906 ; counter_1[1]~reg0 ; exponent[29]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.002     ; 1.056      ;
; 0.906 ; counter_1[1]~reg0 ; exponent[23]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.002     ; 1.056      ;
; 0.906 ; counter_1[1]~reg0 ; exponent[19]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.002     ; 1.056      ;
; 0.906 ; counter_1[1]~reg0 ; exponent[27]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.002     ; 1.056      ;
; 0.906 ; counter_1[1]~reg0 ; exponent[31]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.002     ; 1.056      ;
; 0.906 ; counter_1[1]~reg0 ; exponent[26]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.002     ; 1.056      ;
; 0.906 ; counter_1[1]~reg0 ; exponent[18]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.002     ; 1.056      ;
; 0.906 ; counter_1[1]~reg0 ; exponent[22]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.002     ; 1.056      ;
; 0.910 ; counter_1[1]~reg0 ; modulus[6]        ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.001     ; 1.061      ;
; 0.910 ; counter_1[1]~reg0 ; modulus[11]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.001     ; 1.061      ;
; 0.910 ; counter_1[1]~reg0 ; modulus[0]        ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.001     ; 1.061      ;
; 0.912 ; counter_1[1]~reg0 ; exponent[3]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.003     ; 1.061      ;
; 0.912 ; counter_1[1]~reg0 ; exponent[30]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.003     ; 1.061      ;
; 0.916 ; counter_1[1]~reg0 ; exponent[14]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.004     ; 1.064      ;
; 0.916 ; counter_1[1]~reg0 ; exponent[12]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.004     ; 1.064      ;
; 0.916 ; counter_1[1]~reg0 ; exponent[13]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.004     ; 1.064      ;
; 0.917 ; counter_1[1]~reg0 ; base[16]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.020      ; 1.089      ;
; 0.917 ; counter_1[1]~reg0 ; base[8]           ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.020      ; 1.089      ;
; 0.917 ; counter_1[1]~reg0 ; base[7]           ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.020      ; 1.089      ;
; 0.917 ; counter_1[1]~reg0 ; base[6]           ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.020      ; 1.089      ;
; 0.917 ; counter_1[1]~reg0 ; base[1]           ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.020      ; 1.089      ;
; 0.932 ; counter_1[1]~reg0 ; base[9]           ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.018      ; 1.102      ;
; 0.932 ; counter_1[1]~reg0 ; base[18]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.018      ; 1.102      ;
; 0.932 ; counter_1[1]~reg0 ; base[20]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.018      ; 1.102      ;
; 0.932 ; counter_1[1]~reg0 ; base[21]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.018      ; 1.102      ;
; 0.932 ; counter_1[1]~reg0 ; base[22]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.018      ; 1.102      ;
; 0.932 ; counter_1[1]~reg0 ; base[23]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.018      ; 1.102      ;
; 0.932 ; counter_1[1]~reg0 ; base[24]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.018      ; 1.102      ;
; 0.932 ; counter_1[1]~reg0 ; base[25]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.018      ; 1.102      ;
; 0.932 ; counter_1[1]~reg0 ; base[27]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.018      ; 1.102      ;
; 0.932 ; counter_1[1]~reg0 ; base[28]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.018      ; 1.102      ;
; 0.932 ; counter_1[1]~reg0 ; base[29]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.018      ; 1.102      ;
; 0.932 ; counter_1[1]~reg0 ; base[30]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.018      ; 1.102      ;
; 0.932 ; counter_1[1]~reg0 ; base[31]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.018      ; 1.102      ;
; 0.939 ; counter_1[1]~reg0 ; exponent[2]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.008     ; 1.083      ;
; 0.939 ; counter_1[1]~reg0 ; exponent[1]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.008     ; 1.083      ;
; 0.939 ; counter_1[1]~reg0 ; exponent[0]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.008     ; 1.083      ;
; 0.941 ; counter_1[1]~reg0 ; base[17]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.003     ; 1.090      ;
; 0.941 ; counter_1[1]~reg0 ; base[15]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.003     ; 1.090      ;
; 0.941 ; counter_1[1]~reg0 ; base[14]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.003     ; 1.090      ;
; 0.941 ; counter_1[1]~reg0 ; base[13]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.003     ; 1.090      ;
; 0.941 ; counter_1[1]~reg0 ; base[12]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.003     ; 1.090      ;
; 0.941 ; counter_1[1]~reg0 ; base[11]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.003     ; 1.090      ;
; 0.941 ; counter_1[1]~reg0 ; base[10]          ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.003     ; 1.090      ;
; 0.942 ; counter_1[0]~reg0 ; exponent[11]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.001     ; 1.093      ;
; 0.967 ; counter_1[0]~reg0 ; exponent[20]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.002     ; 1.117      ;
; 0.967 ; counter_1[0]~reg0 ; exponent[28]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.002     ; 1.117      ;
; 0.967 ; counter_1[0]~reg0 ; exponent[24]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.002     ; 1.117      ;
; 0.967 ; counter_1[0]~reg0 ; exponent[16]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.002     ; 1.117      ;
; 0.967 ; counter_1[0]~reg0 ; exponent[17]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.002     ; 1.117      ;
; 0.967 ; counter_1[0]~reg0 ; exponent[21]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.002     ; 1.117      ;
; 0.967 ; counter_1[0]~reg0 ; exponent[25]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.002     ; 1.117      ;
; 0.967 ; counter_1[0]~reg0 ; exponent[29]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.002     ; 1.117      ;
; 0.967 ; counter_1[0]~reg0 ; exponent[23]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.002     ; 1.117      ;
; 0.967 ; counter_1[0]~reg0 ; exponent[19]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.002     ; 1.117      ;
; 0.967 ; counter_1[0]~reg0 ; exponent[27]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.002     ; 1.117      ;
; 0.967 ; counter_1[0]~reg0 ; exponent[31]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.002     ; 1.117      ;
; 0.967 ; counter_1[0]~reg0 ; exponent[26]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.002     ; 1.117      ;
; 0.967 ; counter_1[0]~reg0 ; exponent[18]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.002     ; 1.117      ;
; 0.967 ; counter_1[0]~reg0 ; exponent[22]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.002     ; 1.117      ;
; 0.973 ; counter_1[0]~reg0 ; exponent[3]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.003     ; 1.122      ;
; 0.973 ; counter_1[0]~reg0 ; exponent[30]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; -0.003     ; 1.122      ;
; 0.977 ; counter_1[1]~reg0 ; exponent[15]      ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.002      ; 1.131      ;
; 0.977 ; counter_1[1]~reg0 ; exponent[6]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.002      ; 1.131      ;
; 0.977 ; counter_1[1]~reg0 ; exponent[4]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.002      ; 1.131      ;
; 0.977 ; counter_1[1]~reg0 ; exponent[5]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.002      ; 1.131      ;
; 0.977 ; counter_1[1]~reg0 ; exponent[7]       ; ltp:inst_btn|state.ACT ; ltp:inst_btn|state.ACT ; 0.000        ; 0.002      ; 1.131      ;
+-------+-------------------+-------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[0]               ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[0]               ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[0]~_Duplicate_1  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[0]~_Duplicate_1  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[10]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[10]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[10]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[10]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[11]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[11]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[11]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[11]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[12]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[12]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[12]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[12]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[13]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[13]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[13]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[13]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[14]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[14]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[14]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[14]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[15]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[15]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[15]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[15]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[16]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[16]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[16]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[16]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[17]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[17]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[17]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[17]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[18]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[18]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[18]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[18]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[19]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[19]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[19]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[19]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[1]               ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[1]               ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[1]~_Duplicate_1  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[1]~_Duplicate_1  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[20]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[20]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[20]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[20]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[21]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[21]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[21]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[21]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[22]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[22]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[22]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[22]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[23]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[23]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[23]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[23]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[24]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[24]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[24]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[24]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[25]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[25]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[25]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[25]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[26]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[26]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[26]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[26]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[27]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[27]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[27]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[27]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[28]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[28]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[28]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[28]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[29]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[29]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[29]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[29]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[2]               ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[2]               ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[2]~_Duplicate_1  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[2]~_Duplicate_1  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[30]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[30]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[30]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[30]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[31]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[31]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; RL_binary:inst_rsa|r[31]~_Duplicate_1 ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; RL_binary:inst_rsa|r[31]~_Duplicate_1 ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ltp:inst_btn|state.ACT'                                                            ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target            ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[10]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[10]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[11]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[11]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[12]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[12]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[13]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[13]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[14]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[14]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[15]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[15]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[16]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[16]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[17]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[17]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[18]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[18]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[19]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[19]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[20]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[20]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[21]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[21]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[22]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[22]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[23]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[23]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[24]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[24]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[25]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[25]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[26]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[26]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[27]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[27]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[28]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[28]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[29]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[29]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[30]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[30]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[31]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[31]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[8]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[8]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; base[9]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; base[9]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; counter_1[0]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; counter_1[0]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; counter_1[1]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; counter_1[1]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; counter_1[2]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; counter_1[2]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[10]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[10]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[11]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[11]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[12]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[12]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[13]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[13]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[14]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[14]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[15]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[15]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[16]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[16]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[17]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[17]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[18]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[18]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[19]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[19]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[20]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[20]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[21]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[21]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ltp:inst_btn|state.ACT ; Rise       ; exponent[22]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ltp:inst_btn|state.ACT ; Rise       ; exponent[22]      ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end'                                                                                                                ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                 ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|m_len[5]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|md_end|regout                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|md_end|regout                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|md_end~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|md_end~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|md_end~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|md_end~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|trig|datac                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|trig|datac                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|m_len[0]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|m_len[0]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|m_len[1]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|m_len[1]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|m_len[2]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|m_len[2]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|m_len[3]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|m_len[3]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|m_len[4]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|m_len[4]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|m_len[5]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_1|m_len[5]|clk                                       ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end'                                                                                                                ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                 ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|m_len[5]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|md_end|regout                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|md_end|regout                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|md_end~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|md_end~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|md_end~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|md_end~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|trig|datad                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|trig|datad                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|m_len[0]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|m_len[0]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|m_len[1]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|m_len[1]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|m_len[2]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|m_len[2]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|m_len[3]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|m_len[3]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|m_len[4]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|m_len[4]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|m_len[5]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_1|ld_2|m_len[5]|clk                                       ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end'                                                                                                                ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                 ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|m_len[5]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|md_end|regout                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|md_end|regout                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|md_end~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|md_end~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|md_end~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|md_end~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|trig|datac                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|trig|datac                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|m_len[0]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|m_len[0]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|m_len[1]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|m_len[1]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|m_len[2]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|m_len[2]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|m_len[3]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|m_len[3]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|m_len[4]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|m_len[4]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|m_len[5]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_1|m_len[5]|clk                                       ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end'                                                                                                                ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                 ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|m_len[5]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|md_end|regout                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|md_end|regout                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|md_end~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|md_end~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|md_end~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|md_end~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|trig|datac                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|trig|datac                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|m_len[0]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|m_len[0]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|m_len[1]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|m_len[1]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|m_len[2]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|m_len[2]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|m_len[3]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|m_len[3]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|m_len[4]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|m_len[4]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|m_len[5]|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; Rise       ; inst_rsa|me_2|ld_2|m_len[5]|clk                                       ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'RL_binary:inst_rsa|me_1_start'                                                                                                                ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|me_1_start ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_1_start ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|me_1_start ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_1_start ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|enable ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1_start|regout                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1_start|regout                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|trig|datad                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1|ld_1|gl_ld|trig|datad                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|trig|datac                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_1_start ; Rise       ; inst_rsa|me_1|ld_2|gl_ld|trig|datac                                   ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'RL_binary:inst_rsa|me_2_start'                                                                                                                ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|me_2_start ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_2_start ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|me_2_start ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_2_start ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|enable ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2_start|regout                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2_start|regout                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|trig|datad                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2|ld_1|gl_ld|trig|datad                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|enable|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|trig|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|trig|datad                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|me_2_start ; Rise       ; inst_rsa|me_2|ld_2|gl_ld|trig|datad                                   ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end'                                                                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------------------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                 ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------------------+------------+-------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|enable ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_2|enable ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_1|enable|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_1|enable|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_1|md_end|regout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_1|md_end|regout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_1|trig|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_1|trig|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_1|trig|dataa                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_1|trig|dataa                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_2|enable|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_2|enable|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_2|trig|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_2|trig|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_2|trig|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_1|mm_2|trig|datad                         ;
+--------+--------------+----------------+------------------+-------------------------------------------------------+------------+-------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end'                                                                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------------------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                 ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------------------+------------+-------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|enable ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_2|enable ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_1|enable|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_1|enable|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_1|md_end|regout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_1|md_end|regout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_1|trig|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_1|trig|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_1|trig|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_1|trig|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_2|enable|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_2|enable|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_2|trig|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_2|trig|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_2|trig|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end ; Rise       ; inst_rsa|me_2|mm_2|trig|datad                         ;
+--------+--------------+----------------+------------------+-------------------------------------------------------+------------+-------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'RL_binary:inst_rsa|get_length:gl_RL|md_end'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+--------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; Rise       ; RL_binary:inst_rsa|get_length:gl_RL|enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; Rise       ; RL_binary:inst_rsa|get_length:gl_RL|enable ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; Rise       ; inst_rsa|gl_RL|enable|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; Rise       ; inst_rsa|gl_RL|enable|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; Rise       ; inst_rsa|gl_RL|md_end|regout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; Rise       ; inst_rsa|gl_RL|md_end|regout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; Rise       ; inst_rsa|gl_RL|trig|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; Rise       ; inst_rsa|gl_RL|trig|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; Rise       ; inst_rsa|gl_RL|trig|datad                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|get_length:gl_RL|md_end ; Rise       ; inst_rsa|gl_RL|trig|datad                  ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+--------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'RL_binary:inst_rsa|mod_exp:me_2|mm_1_start'                                                                                                ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+-------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start ; Rise       ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|enable ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start ; Rise       ; inst_rsa|me_2|mm_1_start|regout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start ; Rise       ; inst_rsa|me_2|mm_1_start|regout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start ; Rise       ; inst_rsa|me_2|mm_1|enable|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start ; Rise       ; inst_rsa|me_2|mm_1|enable|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start ; Rise       ; inst_rsa|me_2|mm_1|trig|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start ; Rise       ; inst_rsa|me_2|mm_1|trig|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start ; Rise       ; inst_rsa|me_2|mm_1|trig|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start ; Rise       ; inst_rsa|me_2|mm_1|trig|datad                         ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+-------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; write     ; clk                    ; 2.163 ; 2.163 ; Rise       ; clk                    ;
; data[*]   ; ltp:inst_btn|state.ACT ; 3.892 ; 3.892 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[0]  ; ltp:inst_btn|state.ACT ; 2.717 ; 2.717 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[1]  ; ltp:inst_btn|state.ACT ; 2.963 ; 2.963 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[2]  ; ltp:inst_btn|state.ACT ; 2.721 ; 2.721 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[3]  ; ltp:inst_btn|state.ACT ; 2.728 ; 2.728 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[4]  ; ltp:inst_btn|state.ACT ; 2.783 ; 2.783 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[5]  ; ltp:inst_btn|state.ACT ; 2.821 ; 2.821 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[6]  ; ltp:inst_btn|state.ACT ; 2.663 ; 2.663 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[7]  ; ltp:inst_btn|state.ACT ; 3.248 ; 3.248 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[8]  ; ltp:inst_btn|state.ACT ; 2.936 ; 2.936 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[9]  ; ltp:inst_btn|state.ACT ; 2.683 ; 2.683 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[10] ; ltp:inst_btn|state.ACT ; 2.660 ; 2.660 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[11] ; ltp:inst_btn|state.ACT ; 2.681 ; 2.681 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[12] ; ltp:inst_btn|state.ACT ; 2.795 ; 2.795 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[13] ; ltp:inst_btn|state.ACT ; 2.522 ; 2.522 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[14] ; ltp:inst_btn|state.ACT ; 3.053 ; 3.053 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[15] ; ltp:inst_btn|state.ACT ; 2.755 ; 2.755 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[16] ; ltp:inst_btn|state.ACT ; 2.649 ; 2.649 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[17] ; ltp:inst_btn|state.ACT ; 2.754 ; 2.754 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[18] ; ltp:inst_btn|state.ACT ; 2.679 ; 2.679 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[19] ; ltp:inst_btn|state.ACT ; 3.295 ; 3.295 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[20] ; ltp:inst_btn|state.ACT ; 2.753 ; 2.753 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[21] ; ltp:inst_btn|state.ACT ; 2.623 ; 2.623 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[22] ; ltp:inst_btn|state.ACT ; 2.799 ; 2.799 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[23] ; ltp:inst_btn|state.ACT ; 3.025 ; 3.025 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[24] ; ltp:inst_btn|state.ACT ; 2.569 ; 2.569 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[25] ; ltp:inst_btn|state.ACT ; 3.892 ; 3.892 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[26] ; ltp:inst_btn|state.ACT ; 2.857 ; 2.857 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[27] ; ltp:inst_btn|state.ACT ; 2.925 ; 2.925 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[28] ; ltp:inst_btn|state.ACT ; 2.764 ; 2.764 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[29] ; ltp:inst_btn|state.ACT ; 3.205 ; 3.205 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[30] ; ltp:inst_btn|state.ACT ; 3.069 ; 3.069 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[31] ; ltp:inst_btn|state.ACT ; 2.789 ; 2.789 ; Rise       ; ltp:inst_btn|state.ACT ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; write     ; clk                    ; -1.904 ; -1.904 ; Rise       ; clk                    ;
; data[*]   ; ltp:inst_btn|state.ACT ; -2.127 ; -2.127 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[0]  ; ltp:inst_btn|state.ACT ; -2.460 ; -2.460 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[1]  ; ltp:inst_btn|state.ACT ; -2.452 ; -2.452 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[2]  ; ltp:inst_btn|state.ACT ; -2.370 ; -2.370 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[3]  ; ltp:inst_btn|state.ACT ; -2.464 ; -2.464 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[4]  ; ltp:inst_btn|state.ACT ; -2.317 ; -2.317 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[5]  ; ltp:inst_btn|state.ACT ; -2.172 ; -2.172 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[6]  ; ltp:inst_btn|state.ACT ; -2.127 ; -2.127 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[7]  ; ltp:inst_btn|state.ACT ; -2.129 ; -2.129 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[8]  ; ltp:inst_btn|state.ACT ; -2.229 ; -2.229 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[9]  ; ltp:inst_btn|state.ACT ; -2.538 ; -2.538 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[10] ; ltp:inst_btn|state.ACT ; -2.522 ; -2.522 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[11] ; ltp:inst_btn|state.ACT ; -2.555 ; -2.555 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[12] ; ltp:inst_btn|state.ACT ; -2.468 ; -2.468 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[13] ; ltp:inst_btn|state.ACT ; -2.324 ; -2.324 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[14] ; ltp:inst_btn|state.ACT ; -2.743 ; -2.743 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[15] ; ltp:inst_btn|state.ACT ; -2.543 ; -2.543 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[16] ; ltp:inst_btn|state.ACT ; -2.441 ; -2.441 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[17] ; ltp:inst_btn|state.ACT ; -2.404 ; -2.404 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[18] ; ltp:inst_btn|state.ACT ; -2.495 ; -2.495 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[19] ; ltp:inst_btn|state.ACT ; -2.501 ; -2.501 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[20] ; ltp:inst_btn|state.ACT ; -2.349 ; -2.349 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[21] ; ltp:inst_btn|state.ACT ; -2.417 ; -2.417 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[22] ; ltp:inst_btn|state.ACT ; -2.474 ; -2.474 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[23] ; ltp:inst_btn|state.ACT ; -2.469 ; -2.469 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[24] ; ltp:inst_btn|state.ACT ; -2.371 ; -2.371 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[25] ; ltp:inst_btn|state.ACT ; -2.432 ; -2.432 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[26] ; ltp:inst_btn|state.ACT ; -2.455 ; -2.455 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[27] ; ltp:inst_btn|state.ACT ; -2.716 ; -2.716 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[28] ; ltp:inst_btn|state.ACT ; -2.481 ; -2.481 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[29] ; ltp:inst_btn|state.ACT ; -2.656 ; -2.656 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[30] ; ltp:inst_btn|state.ACT ; -2.762 ; -2.762 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[31] ; ltp:inst_btn|state.ACT ; -2.579 ; -2.579 ; Rise       ; ltp:inst_btn|state.ACT ;
+-----------+------------------------+--------+--------+------------+------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+---------------+------------------------+-------+-------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+-------+-------+------------+------------------------+
; IO_end        ; clk                    ; 3.942 ; 3.942 ; Rise       ; clk                    ;
; comp4         ; clk                    ; 6.359 ; 6.359 ; Rise       ; clk                    ;
; data[*]       ; clk                    ; 4.569 ; 4.569 ; Rise       ; clk                    ;
;  data[0]      ; clk                    ; 3.889 ; 3.889 ; Rise       ; clk                    ;
;  data[1]      ; clk                    ; 3.839 ; 3.839 ; Rise       ; clk                    ;
;  data[2]      ; clk                    ; 4.060 ; 4.060 ; Rise       ; clk                    ;
;  data[3]      ; clk                    ; 3.888 ; 3.888 ; Rise       ; clk                    ;
;  data[4]      ; clk                    ; 4.147 ; 4.147 ; Rise       ; clk                    ;
;  data[5]      ; clk                    ; 4.242 ; 4.242 ; Rise       ; clk                    ;
;  data[6]      ; clk                    ; 4.207 ; 4.207 ; Rise       ; clk                    ;
;  data[7]      ; clk                    ; 3.999 ; 3.999 ; Rise       ; clk                    ;
;  data[8]      ; clk                    ; 4.120 ; 4.120 ; Rise       ; clk                    ;
;  data[9]      ; clk                    ; 3.631 ; 3.631 ; Rise       ; clk                    ;
;  data[10]     ; clk                    ; 3.643 ; 3.643 ; Rise       ; clk                    ;
;  data[11]     ; clk                    ; 3.791 ; 3.791 ; Rise       ; clk                    ;
;  data[12]     ; clk                    ; 3.843 ; 3.843 ; Rise       ; clk                    ;
;  data[13]     ; clk                    ; 3.820 ; 3.820 ; Rise       ; clk                    ;
;  data[14]     ; clk                    ; 3.793 ; 3.793 ; Rise       ; clk                    ;
;  data[15]     ; clk                    ; 3.763 ; 3.763 ; Rise       ; clk                    ;
;  data[16]     ; clk                    ; 3.763 ; 3.763 ; Rise       ; clk                    ;
;  data[17]     ; clk                    ; 3.991 ; 3.991 ; Rise       ; clk                    ;
;  data[18]     ; clk                    ; 4.054 ; 4.054 ; Rise       ; clk                    ;
;  data[19]     ; clk                    ; 4.142 ; 4.142 ; Rise       ; clk                    ;
;  data[20]     ; clk                    ; 4.023 ; 4.023 ; Rise       ; clk                    ;
;  data[21]     ; clk                    ; 4.126 ; 4.126 ; Rise       ; clk                    ;
;  data[22]     ; clk                    ; 4.324 ; 4.324 ; Rise       ; clk                    ;
;  data[23]     ; clk                    ; 4.244 ; 4.244 ; Rise       ; clk                    ;
;  data[24]     ; clk                    ; 4.246 ; 4.246 ; Rise       ; clk                    ;
;  data[25]     ; clk                    ; 4.090 ; 4.090 ; Rise       ; clk                    ;
;  data[26]     ; clk                    ; 4.135 ; 4.135 ; Rise       ; clk                    ;
;  data[27]     ; clk                    ; 4.075 ; 4.075 ; Rise       ; clk                    ;
;  data[28]     ; clk                    ; 4.033 ; 4.033 ; Rise       ; clk                    ;
;  data[29]     ; clk                    ; 4.288 ; 4.288 ; Rise       ; clk                    ;
;  data[30]     ; clk                    ; 4.569 ; 4.569 ; Rise       ; clk                    ;
;  data[31]     ; clk                    ; 4.425 ; 4.425 ; Rise       ; clk                    ;
; comp1         ; ltp:inst_btn|state.ACT ; 6.517 ; 6.517 ; Rise       ; ltp:inst_btn|state.ACT ;
; comp2         ; ltp:inst_btn|state.ACT ; 6.238 ; 6.238 ; Rise       ; ltp:inst_btn|state.ACT ;
; comp3         ; ltp:inst_btn|state.ACT ; 5.981 ; 5.981 ; Rise       ; ltp:inst_btn|state.ACT ;
; counter_1[*]  ; ltp:inst_btn|state.ACT ; 4.465 ; 4.465 ; Rise       ; ltp:inst_btn|state.ACT ;
;  counter_1[0] ; ltp:inst_btn|state.ACT ; 4.465 ; 4.465 ; Rise       ; ltp:inst_btn|state.ACT ;
;  counter_1[1] ; ltp:inst_btn|state.ACT ; 4.210 ; 4.210 ; Rise       ; ltp:inst_btn|state.ACT ;
;  counter_1[2] ; ltp:inst_btn|state.ACT ; 4.340 ; 4.340 ; Rise       ; ltp:inst_btn|state.ACT ;
+---------------+------------------------+-------+-------+------------+------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+---------------+------------------------+-------+-------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+-------+-------+------------+------------------------+
; IO_end        ; clk                    ; 3.942 ; 3.942 ; Rise       ; clk                    ;
; comp4         ; clk                    ; 4.777 ; 4.777 ; Rise       ; clk                    ;
; data[*]       ; clk                    ; 3.631 ; 3.631 ; Rise       ; clk                    ;
;  data[0]      ; clk                    ; 3.889 ; 3.889 ; Rise       ; clk                    ;
;  data[1]      ; clk                    ; 3.839 ; 3.839 ; Rise       ; clk                    ;
;  data[2]      ; clk                    ; 4.060 ; 4.060 ; Rise       ; clk                    ;
;  data[3]      ; clk                    ; 3.888 ; 3.888 ; Rise       ; clk                    ;
;  data[4]      ; clk                    ; 4.147 ; 4.147 ; Rise       ; clk                    ;
;  data[5]      ; clk                    ; 4.242 ; 4.242 ; Rise       ; clk                    ;
;  data[6]      ; clk                    ; 4.207 ; 4.207 ; Rise       ; clk                    ;
;  data[7]      ; clk                    ; 3.999 ; 3.999 ; Rise       ; clk                    ;
;  data[8]      ; clk                    ; 4.120 ; 4.120 ; Rise       ; clk                    ;
;  data[9]      ; clk                    ; 3.631 ; 3.631 ; Rise       ; clk                    ;
;  data[10]     ; clk                    ; 3.643 ; 3.643 ; Rise       ; clk                    ;
;  data[11]     ; clk                    ; 3.791 ; 3.791 ; Rise       ; clk                    ;
;  data[12]     ; clk                    ; 3.843 ; 3.843 ; Rise       ; clk                    ;
;  data[13]     ; clk                    ; 3.820 ; 3.820 ; Rise       ; clk                    ;
;  data[14]     ; clk                    ; 3.793 ; 3.793 ; Rise       ; clk                    ;
;  data[15]     ; clk                    ; 3.763 ; 3.763 ; Rise       ; clk                    ;
;  data[16]     ; clk                    ; 3.763 ; 3.763 ; Rise       ; clk                    ;
;  data[17]     ; clk                    ; 3.991 ; 3.991 ; Rise       ; clk                    ;
;  data[18]     ; clk                    ; 4.054 ; 4.054 ; Rise       ; clk                    ;
;  data[19]     ; clk                    ; 4.142 ; 4.142 ; Rise       ; clk                    ;
;  data[20]     ; clk                    ; 4.023 ; 4.023 ; Rise       ; clk                    ;
;  data[21]     ; clk                    ; 4.126 ; 4.126 ; Rise       ; clk                    ;
;  data[22]     ; clk                    ; 4.324 ; 4.324 ; Rise       ; clk                    ;
;  data[23]     ; clk                    ; 4.244 ; 4.244 ; Rise       ; clk                    ;
;  data[24]     ; clk                    ; 4.246 ; 4.246 ; Rise       ; clk                    ;
;  data[25]     ; clk                    ; 4.090 ; 4.090 ; Rise       ; clk                    ;
;  data[26]     ; clk                    ; 4.135 ; 4.135 ; Rise       ; clk                    ;
;  data[27]     ; clk                    ; 4.075 ; 4.075 ; Rise       ; clk                    ;
;  data[28]     ; clk                    ; 4.033 ; 4.033 ; Rise       ; clk                    ;
;  data[29]     ; clk                    ; 4.288 ; 4.288 ; Rise       ; clk                    ;
;  data[30]     ; clk                    ; 4.569 ; 4.569 ; Rise       ; clk                    ;
;  data[31]     ; clk                    ; 4.425 ; 4.425 ; Rise       ; clk                    ;
; comp1         ; ltp:inst_btn|state.ACT ; 5.048 ; 5.048 ; Rise       ; ltp:inst_btn|state.ACT ;
; comp2         ; ltp:inst_btn|state.ACT ; 4.872 ; 4.872 ; Rise       ; ltp:inst_btn|state.ACT ;
; comp3         ; ltp:inst_btn|state.ACT ; 5.207 ; 5.207 ; Rise       ; ltp:inst_btn|state.ACT ;
; counter_1[*]  ; ltp:inst_btn|state.ACT ; 4.210 ; 4.210 ; Rise       ; ltp:inst_btn|state.ACT ;
;  counter_1[0] ; ltp:inst_btn|state.ACT ; 4.465 ; 4.465 ; Rise       ; ltp:inst_btn|state.ACT ;
;  counter_1[1] ; ltp:inst_btn|state.ACT ; 4.210 ; 4.210 ; Rise       ; ltp:inst_btn|state.ACT ;
;  counter_1[2] ; ltp:inst_btn|state.ACT ; 4.340 ; 4.340 ; Rise       ; ltp:inst_btn|state.ACT ;
+---------------+------------------------+-------+-------+------------+------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; oe         ; data[0]     ; 5.080 ; 5.080 ; 5.080 ; 5.080 ;
; oe         ; data[1]     ; 5.080 ; 5.080 ; 5.080 ; 5.080 ;
; oe         ; data[2]     ; 5.050 ; 5.050 ; 5.050 ; 5.050 ;
; oe         ; data[3]     ; 5.050 ; 5.050 ; 5.050 ; 5.050 ;
; oe         ; data[4]     ; 5.064 ; 5.064 ; 5.064 ; 5.064 ;
; oe         ; data[5]     ; 5.074 ; 5.074 ; 5.074 ; 5.074 ;
; oe         ; data[6]     ; 5.034 ; 5.034 ; 5.034 ; 5.034 ;
; oe         ; data[7]     ; 5.034 ; 5.034 ; 5.034 ; 5.034 ;
; oe         ; data[8]     ; 5.089 ; 5.089 ; 5.089 ; 5.089 ;
; oe         ; data[9]     ; 5.089 ; 5.089 ; 5.089 ; 5.089 ;
; oe         ; data[10]    ; 5.079 ; 5.079 ; 5.079 ; 5.079 ;
; oe         ; data[11]    ; 4.895 ; 4.895 ; 4.895 ; 4.895 ;
; oe         ; data[12]    ; 4.899 ; 4.899 ; 4.899 ; 4.899 ;
; oe         ; data[13]    ; 4.899 ; 4.899 ; 4.899 ; 4.899 ;
; oe         ; data[14]    ; 4.892 ; 4.892 ; 4.892 ; 4.892 ;
; oe         ; data[15]    ; 4.902 ; 4.902 ; 4.902 ; 4.902 ;
; oe         ; data[16]    ; 4.902 ; 4.902 ; 4.902 ; 4.902 ;
; oe         ; data[17]    ; 4.896 ; 4.896 ; 4.896 ; 4.896 ;
; oe         ; data[18]    ; 4.906 ; 4.906 ; 4.906 ; 4.906 ;
; oe         ; data[19]    ; 4.737 ; 4.737 ; 4.737 ; 4.737 ;
; oe         ; data[20]    ; 4.707 ; 4.707 ; 4.707 ; 4.707 ;
; oe         ; data[21]    ; 4.697 ; 4.697 ; 4.697 ; 4.697 ;
; oe         ; data[22]    ; 4.731 ; 4.731 ; 4.731 ; 4.731 ;
; oe         ; data[23]    ; 4.731 ; 4.731 ; 4.731 ; 4.731 ;
; oe         ; data[24]    ; 4.721 ; 4.721 ; 4.721 ; 4.721 ;
; oe         ; data[25]    ; 4.721 ; 4.721 ; 4.721 ; 4.721 ;
; oe         ; data[26]    ; 4.733 ; 4.733 ; 4.733 ; 4.733 ;
; oe         ; data[27]    ; 4.743 ; 4.743 ; 4.743 ; 4.743 ;
; oe         ; data[28]    ; 4.733 ; 4.733 ; 4.733 ; 4.733 ;
; oe         ; data[29]    ; 4.718 ; 4.718 ; 4.718 ; 4.718 ;
; oe         ; data[30]    ; 4.738 ; 4.738 ; 4.738 ; 4.738 ;
; oe         ; data[31]    ; 4.738 ; 4.738 ; 4.738 ; 4.738 ;
; oe         ; led_oe      ; 5.309 ;       ;       ; 5.309 ;
; rstn       ; led_rstn    ; 5.334 ;       ;       ; 5.334 ;
; write      ; led_write   ; 5.205 ;       ;       ; 5.205 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; oe         ; data[0]     ; 5.080 ; 5.080 ; 5.080 ; 5.080 ;
; oe         ; data[1]     ; 5.080 ; 5.080 ; 5.080 ; 5.080 ;
; oe         ; data[2]     ; 5.050 ; 5.050 ; 5.050 ; 5.050 ;
; oe         ; data[3]     ; 5.050 ; 5.050 ; 5.050 ; 5.050 ;
; oe         ; data[4]     ; 5.064 ; 5.064 ; 5.064 ; 5.064 ;
; oe         ; data[5]     ; 5.074 ; 5.074 ; 5.074 ; 5.074 ;
; oe         ; data[6]     ; 5.034 ; 5.034 ; 5.034 ; 5.034 ;
; oe         ; data[7]     ; 5.034 ; 5.034 ; 5.034 ; 5.034 ;
; oe         ; data[8]     ; 5.089 ; 5.089 ; 5.089 ; 5.089 ;
; oe         ; data[9]     ; 5.089 ; 5.089 ; 5.089 ; 5.089 ;
; oe         ; data[10]    ; 5.079 ; 5.079 ; 5.079 ; 5.079 ;
; oe         ; data[11]    ; 4.895 ; 4.895 ; 4.895 ; 4.895 ;
; oe         ; data[12]    ; 4.899 ; 4.899 ; 4.899 ; 4.899 ;
; oe         ; data[13]    ; 4.899 ; 4.899 ; 4.899 ; 4.899 ;
; oe         ; data[14]    ; 4.892 ; 4.892 ; 4.892 ; 4.892 ;
; oe         ; data[15]    ; 4.902 ; 4.902 ; 4.902 ; 4.902 ;
; oe         ; data[16]    ; 4.902 ; 4.902 ; 4.902 ; 4.902 ;
; oe         ; data[17]    ; 4.896 ; 4.896 ; 4.896 ; 4.896 ;
; oe         ; data[18]    ; 4.906 ; 4.906 ; 4.906 ; 4.906 ;
; oe         ; data[19]    ; 4.737 ; 4.737 ; 4.737 ; 4.737 ;
; oe         ; data[20]    ; 4.707 ; 4.707 ; 4.707 ; 4.707 ;
; oe         ; data[21]    ; 4.697 ; 4.697 ; 4.697 ; 4.697 ;
; oe         ; data[22]    ; 4.731 ; 4.731 ; 4.731 ; 4.731 ;
; oe         ; data[23]    ; 4.731 ; 4.731 ; 4.731 ; 4.731 ;
; oe         ; data[24]    ; 4.721 ; 4.721 ; 4.721 ; 4.721 ;
; oe         ; data[25]    ; 4.721 ; 4.721 ; 4.721 ; 4.721 ;
; oe         ; data[26]    ; 4.733 ; 4.733 ; 4.733 ; 4.733 ;
; oe         ; data[27]    ; 4.743 ; 4.743 ; 4.743 ; 4.743 ;
; oe         ; data[28]    ; 4.733 ; 4.733 ; 4.733 ; 4.733 ;
; oe         ; data[29]    ; 4.718 ; 4.718 ; 4.718 ; 4.718 ;
; oe         ; data[30]    ; 4.738 ; 4.738 ; 4.738 ; 4.738 ;
; oe         ; data[31]    ; 4.738 ; 4.738 ; 4.738 ; 4.738 ;
; oe         ; led_oe      ; 5.309 ;       ;       ; 5.309 ;
; rstn       ; led_rstn    ; 5.334 ;       ;       ; 5.334 ;
; write      ; led_write   ; 5.205 ;       ;       ; 5.205 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                                      ;
+------------------------------------------------------------------------+-----------+----------+----------+---------+---------------------+
; Clock                                                                  ; Setup     ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------------------------------------+-----------+----------+----------+---------+---------------------+
; Worst-case Slack                                                       ; -16.807   ; -2.541   ; N/A      ; N/A     ; -1.519              ;
;  RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; 0.379     ; 0.215    ; N/A      ; N/A     ; -0.500              ;
;  RL_binary:inst_rsa|me_1_start                                         ; 0.379     ; -0.971   ; N/A      ; N/A     ; -0.500              ;
;  RL_binary:inst_rsa|me_2_start                                         ; 0.379     ; -0.661   ; N/A      ; N/A     ; -0.500              ;
;  RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; -0.544    ; 0.215    ; N/A      ; N/A     ; -0.500              ;
;  RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; -0.983    ; 0.170    ; N/A      ; N/A     ; -0.500              ;
;  RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; 0.379     ; 0.215    ; N/A      ; N/A     ; -0.500              ;
;  RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; -0.673    ; -0.166   ; N/A      ; N/A     ; -0.500              ;
;  RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 0.004     ; 0.215    ; N/A      ; N/A     ; -0.500              ;
;  RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; -0.157    ; 0.215    ; N/A      ; N/A     ; -0.500              ;
;  RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; 0.379     ; -0.145   ; N/A      ; N/A     ; -0.500              ;
;  clk                                                                   ; -16.807   ; -2.541   ; N/A      ; N/A     ; -1.519              ;
;  ltp:inst_btn|state.ACT                                                ; -1.683    ; 0.215    ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS                                                        ; -8473.304 ; -131.913 ; 0.0      ; 0.0     ; -1585.676           ;
;  RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; 0.000     ; 0.000    ; N/A      ; N/A     ; -1.000              ;
;  RL_binary:inst_rsa|me_1_start                                         ; 0.000     ; -1.503   ; N/A      ; N/A     ; -2.000              ;
;  RL_binary:inst_rsa|me_2_start                                         ; 0.000     ; -0.661   ; N/A      ; N/A     ; -2.000              ;
;  RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; -0.544    ; 0.000    ; N/A      ; N/A     ; -7.000              ;
;  RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; -0.983    ; 0.000    ; N/A      ; N/A     ; -7.000              ;
;  RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; 0.000     ; 0.000    ; N/A      ; N/A     ; -2.000              ;
;  RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; -0.673    ; -0.572   ; N/A      ; N/A     ; -7.000              ;
;  RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 0.000     ; 0.000    ; N/A      ; N/A     ; -7.000              ;
;  RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; -0.157    ; 0.000    ; N/A      ; N/A     ; -1.000              ;
;  RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; 0.000     ; -0.145   ; N/A      ; N/A     ; -2.000              ;
;  clk                                                                   ; -8332.266 ; -130.925 ; N/A      ; N/A     ; -1448.676           ;
;  ltp:inst_btn|state.ACT                                                ; -138.681  ; 0.000    ; N/A      ; N/A     ; -99.000             ;
+------------------------------------------------------------------------+-----------+----------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; write     ; clk                    ; 4.062 ; 4.062 ; Rise       ; clk                    ;
; data[*]   ; ltp:inst_btn|state.ACT ; 7.243 ; 7.243 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[0]  ; ltp:inst_btn|state.ACT ; 4.947 ; 4.947 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[1]  ; ltp:inst_btn|state.ACT ; 5.415 ; 5.415 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[2]  ; ltp:inst_btn|state.ACT ; 4.934 ; 4.934 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[3]  ; ltp:inst_btn|state.ACT ; 4.958 ; 4.958 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[4]  ; ltp:inst_btn|state.ACT ; 5.053 ; 5.053 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[5]  ; ltp:inst_btn|state.ACT ; 5.109 ; 5.109 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[6]  ; ltp:inst_btn|state.ACT ; 4.863 ; 4.863 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[7]  ; ltp:inst_btn|state.ACT ; 6.051 ; 6.051 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[8]  ; ltp:inst_btn|state.ACT ; 5.344 ; 5.344 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[9]  ; ltp:inst_btn|state.ACT ; 4.883 ; 4.883 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[10] ; ltp:inst_btn|state.ACT ; 4.850 ; 4.850 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[11] ; ltp:inst_btn|state.ACT ; 4.878 ; 4.878 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[12] ; ltp:inst_btn|state.ACT ; 5.135 ; 5.135 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[13] ; ltp:inst_btn|state.ACT ; 4.543 ; 4.543 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[14] ; ltp:inst_btn|state.ACT ; 5.764 ; 5.764 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[15] ; ltp:inst_btn|state.ACT ; 5.077 ; 5.077 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[16] ; ltp:inst_btn|state.ACT ; 4.836 ; 4.836 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[17] ; ltp:inst_btn|state.ACT ; 5.051 ; 5.051 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[18] ; ltp:inst_btn|state.ACT ; 4.854 ; 4.854 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[19] ; ltp:inst_btn|state.ACT ; 6.001 ; 6.001 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[20] ; ltp:inst_btn|state.ACT ; 5.064 ; 5.064 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[21] ; ltp:inst_btn|state.ACT ; 4.790 ; 4.790 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[22] ; ltp:inst_btn|state.ACT ; 5.100 ; 5.100 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[23] ; ltp:inst_btn|state.ACT ; 5.485 ; 5.485 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[24] ; ltp:inst_btn|state.ACT ; 4.623 ; 4.623 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[25] ; ltp:inst_btn|state.ACT ; 7.243 ; 7.243 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[26] ; ltp:inst_btn|state.ACT ; 5.263 ; 5.263 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[27] ; ltp:inst_btn|state.ACT ; 5.414 ; 5.414 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[28] ; ltp:inst_btn|state.ACT ; 5.086 ; 5.086 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[29] ; ltp:inst_btn|state.ACT ; 5.920 ; 5.920 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[30] ; ltp:inst_btn|state.ACT ; 5.657 ; 5.657 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[31] ; ltp:inst_btn|state.ACT ; 5.042 ; 5.042 ; Rise       ; ltp:inst_btn|state.ACT ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; write     ; clk                    ; -1.904 ; -1.904 ; Rise       ; clk                    ;
; data[*]   ; ltp:inst_btn|state.ACT ; -2.127 ; -2.127 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[0]  ; ltp:inst_btn|state.ACT ; -2.460 ; -2.460 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[1]  ; ltp:inst_btn|state.ACT ; -2.452 ; -2.452 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[2]  ; ltp:inst_btn|state.ACT ; -2.370 ; -2.370 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[3]  ; ltp:inst_btn|state.ACT ; -2.464 ; -2.464 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[4]  ; ltp:inst_btn|state.ACT ; -2.317 ; -2.317 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[5]  ; ltp:inst_btn|state.ACT ; -2.172 ; -2.172 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[6]  ; ltp:inst_btn|state.ACT ; -2.127 ; -2.127 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[7]  ; ltp:inst_btn|state.ACT ; -2.129 ; -2.129 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[8]  ; ltp:inst_btn|state.ACT ; -2.229 ; -2.229 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[9]  ; ltp:inst_btn|state.ACT ; -2.538 ; -2.538 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[10] ; ltp:inst_btn|state.ACT ; -2.522 ; -2.522 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[11] ; ltp:inst_btn|state.ACT ; -2.555 ; -2.555 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[12] ; ltp:inst_btn|state.ACT ; -2.468 ; -2.468 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[13] ; ltp:inst_btn|state.ACT ; -2.324 ; -2.324 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[14] ; ltp:inst_btn|state.ACT ; -2.743 ; -2.743 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[15] ; ltp:inst_btn|state.ACT ; -2.543 ; -2.543 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[16] ; ltp:inst_btn|state.ACT ; -2.441 ; -2.441 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[17] ; ltp:inst_btn|state.ACT ; -2.404 ; -2.404 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[18] ; ltp:inst_btn|state.ACT ; -2.495 ; -2.495 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[19] ; ltp:inst_btn|state.ACT ; -2.501 ; -2.501 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[20] ; ltp:inst_btn|state.ACT ; -2.349 ; -2.349 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[21] ; ltp:inst_btn|state.ACT ; -2.417 ; -2.417 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[22] ; ltp:inst_btn|state.ACT ; -2.474 ; -2.474 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[23] ; ltp:inst_btn|state.ACT ; -2.469 ; -2.469 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[24] ; ltp:inst_btn|state.ACT ; -2.371 ; -2.371 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[25] ; ltp:inst_btn|state.ACT ; -2.432 ; -2.432 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[26] ; ltp:inst_btn|state.ACT ; -2.455 ; -2.455 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[27] ; ltp:inst_btn|state.ACT ; -2.716 ; -2.716 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[28] ; ltp:inst_btn|state.ACT ; -2.481 ; -2.481 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[29] ; ltp:inst_btn|state.ACT ; -2.656 ; -2.656 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[30] ; ltp:inst_btn|state.ACT ; -2.762 ; -2.762 ; Rise       ; ltp:inst_btn|state.ACT ;
;  data[31] ; ltp:inst_btn|state.ACT ; -2.579 ; -2.579 ; Rise       ; ltp:inst_btn|state.ACT ;
+-----------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+---------------+------------------------+--------+--------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+--------+--------+------------+------------------------+
; IO_end        ; clk                    ; 7.090  ; 7.090  ; Rise       ; clk                    ;
; comp4         ; clk                    ; 12.137 ; 12.137 ; Rise       ; clk                    ;
; data[*]       ; clk                    ; 8.359  ; 8.359  ; Rise       ; clk                    ;
;  data[0]      ; clk                    ; 6.988  ; 6.988  ; Rise       ; clk                    ;
;  data[1]      ; clk                    ; 6.791  ; 6.791  ; Rise       ; clk                    ;
;  data[2]      ; clk                    ; 7.418  ; 7.418  ; Rise       ; clk                    ;
;  data[3]      ; clk                    ; 6.957  ; 6.957  ; Rise       ; clk                    ;
;  data[4]      ; clk                    ; 7.510  ; 7.510  ; Rise       ; clk                    ;
;  data[5]      ; clk                    ; 7.769  ; 7.769  ; Rise       ; clk                    ;
;  data[6]      ; clk                    ; 7.681  ; 7.681  ; Rise       ; clk                    ;
;  data[7]      ; clk                    ; 7.216  ; 7.216  ; Rise       ; clk                    ;
;  data[8]      ; clk                    ; 7.454  ; 7.454  ; Rise       ; clk                    ;
;  data[9]      ; clk                    ; 6.452  ; 6.452  ; Rise       ; clk                    ;
;  data[10]     ; clk                    ; 6.468  ; 6.468  ; Rise       ; clk                    ;
;  data[11]     ; clk                    ; 6.785  ; 6.785  ; Rise       ; clk                    ;
;  data[12]     ; clk                    ; 6.860  ; 6.860  ; Rise       ; clk                    ;
;  data[13]     ; clk                    ; 6.818  ; 6.818  ; Rise       ; clk                    ;
;  data[14]     ; clk                    ; 6.793  ; 6.793  ; Rise       ; clk                    ;
;  data[15]     ; clk                    ; 6.745  ; 6.745  ; Rise       ; clk                    ;
;  data[16]     ; clk                    ; 6.740  ; 6.740  ; Rise       ; clk                    ;
;  data[17]     ; clk                    ; 7.234  ; 7.234  ; Rise       ; clk                    ;
;  data[18]     ; clk                    ; 7.352  ; 7.352  ; Rise       ; clk                    ;
;  data[19]     ; clk                    ; 7.448  ; 7.448  ; Rise       ; clk                    ;
;  data[20]     ; clk                    ; 7.315  ; 7.315  ; Rise       ; clk                    ;
;  data[21]     ; clk                    ; 7.530  ; 7.530  ; Rise       ; clk                    ;
;  data[22]     ; clk                    ; 7.849  ; 7.849  ; Rise       ; clk                    ;
;  data[23]     ; clk                    ; 7.689  ; 7.689  ; Rise       ; clk                    ;
;  data[24]     ; clk                    ; 7.703  ; 7.703  ; Rise       ; clk                    ;
;  data[25]     ; clk                    ; 7.398  ; 7.398  ; Rise       ; clk                    ;
;  data[26]     ; clk                    ; 7.539  ; 7.539  ; Rise       ; clk                    ;
;  data[27]     ; clk                    ; 7.374  ; 7.374  ; Rise       ; clk                    ;
;  data[28]     ; clk                    ; 7.321  ; 7.321  ; Rise       ; clk                    ;
;  data[29]     ; clk                    ; 7.731  ; 7.731  ; Rise       ; clk                    ;
;  data[30]     ; clk                    ; 8.359  ; 8.359  ; Rise       ; clk                    ;
;  data[31]     ; clk                    ; 8.121  ; 8.121  ; Rise       ; clk                    ;
; comp1         ; ltp:inst_btn|state.ACT ; 12.698 ; 12.698 ; Rise       ; ltp:inst_btn|state.ACT ;
; comp2         ; ltp:inst_btn|state.ACT ; 12.175 ; 12.175 ; Rise       ; ltp:inst_btn|state.ACT ;
; comp3         ; ltp:inst_btn|state.ACT ; 11.488 ; 11.488 ; Rise       ; ltp:inst_btn|state.ACT ;
; counter_1[*]  ; ltp:inst_btn|state.ACT ; 8.035  ; 8.035  ; Rise       ; ltp:inst_btn|state.ACT ;
;  counter_1[0] ; ltp:inst_btn|state.ACT ; 8.035  ; 8.035  ; Rise       ; ltp:inst_btn|state.ACT ;
;  counter_1[1] ; ltp:inst_btn|state.ACT ; 7.566  ; 7.566  ; Rise       ; ltp:inst_btn|state.ACT ;
;  counter_1[2] ; ltp:inst_btn|state.ACT ; 7.843  ; 7.843  ; Rise       ; ltp:inst_btn|state.ACT ;
+---------------+------------------------+--------+--------+------------+------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+---------------+------------------------+-------+-------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+-------+-------+------------+------------------------+
; IO_end        ; clk                    ; 3.942 ; 3.942 ; Rise       ; clk                    ;
; comp4         ; clk                    ; 4.777 ; 4.777 ; Rise       ; clk                    ;
; data[*]       ; clk                    ; 3.631 ; 3.631 ; Rise       ; clk                    ;
;  data[0]      ; clk                    ; 3.889 ; 3.889 ; Rise       ; clk                    ;
;  data[1]      ; clk                    ; 3.839 ; 3.839 ; Rise       ; clk                    ;
;  data[2]      ; clk                    ; 4.060 ; 4.060 ; Rise       ; clk                    ;
;  data[3]      ; clk                    ; 3.888 ; 3.888 ; Rise       ; clk                    ;
;  data[4]      ; clk                    ; 4.147 ; 4.147 ; Rise       ; clk                    ;
;  data[5]      ; clk                    ; 4.242 ; 4.242 ; Rise       ; clk                    ;
;  data[6]      ; clk                    ; 4.207 ; 4.207 ; Rise       ; clk                    ;
;  data[7]      ; clk                    ; 3.999 ; 3.999 ; Rise       ; clk                    ;
;  data[8]      ; clk                    ; 4.120 ; 4.120 ; Rise       ; clk                    ;
;  data[9]      ; clk                    ; 3.631 ; 3.631 ; Rise       ; clk                    ;
;  data[10]     ; clk                    ; 3.643 ; 3.643 ; Rise       ; clk                    ;
;  data[11]     ; clk                    ; 3.791 ; 3.791 ; Rise       ; clk                    ;
;  data[12]     ; clk                    ; 3.843 ; 3.843 ; Rise       ; clk                    ;
;  data[13]     ; clk                    ; 3.820 ; 3.820 ; Rise       ; clk                    ;
;  data[14]     ; clk                    ; 3.793 ; 3.793 ; Rise       ; clk                    ;
;  data[15]     ; clk                    ; 3.763 ; 3.763 ; Rise       ; clk                    ;
;  data[16]     ; clk                    ; 3.763 ; 3.763 ; Rise       ; clk                    ;
;  data[17]     ; clk                    ; 3.991 ; 3.991 ; Rise       ; clk                    ;
;  data[18]     ; clk                    ; 4.054 ; 4.054 ; Rise       ; clk                    ;
;  data[19]     ; clk                    ; 4.142 ; 4.142 ; Rise       ; clk                    ;
;  data[20]     ; clk                    ; 4.023 ; 4.023 ; Rise       ; clk                    ;
;  data[21]     ; clk                    ; 4.126 ; 4.126 ; Rise       ; clk                    ;
;  data[22]     ; clk                    ; 4.324 ; 4.324 ; Rise       ; clk                    ;
;  data[23]     ; clk                    ; 4.244 ; 4.244 ; Rise       ; clk                    ;
;  data[24]     ; clk                    ; 4.246 ; 4.246 ; Rise       ; clk                    ;
;  data[25]     ; clk                    ; 4.090 ; 4.090 ; Rise       ; clk                    ;
;  data[26]     ; clk                    ; 4.135 ; 4.135 ; Rise       ; clk                    ;
;  data[27]     ; clk                    ; 4.075 ; 4.075 ; Rise       ; clk                    ;
;  data[28]     ; clk                    ; 4.033 ; 4.033 ; Rise       ; clk                    ;
;  data[29]     ; clk                    ; 4.288 ; 4.288 ; Rise       ; clk                    ;
;  data[30]     ; clk                    ; 4.569 ; 4.569 ; Rise       ; clk                    ;
;  data[31]     ; clk                    ; 4.425 ; 4.425 ; Rise       ; clk                    ;
; comp1         ; ltp:inst_btn|state.ACT ; 5.048 ; 5.048 ; Rise       ; ltp:inst_btn|state.ACT ;
; comp2         ; ltp:inst_btn|state.ACT ; 4.872 ; 4.872 ; Rise       ; ltp:inst_btn|state.ACT ;
; comp3         ; ltp:inst_btn|state.ACT ; 5.207 ; 5.207 ; Rise       ; ltp:inst_btn|state.ACT ;
; counter_1[*]  ; ltp:inst_btn|state.ACT ; 4.210 ; 4.210 ; Rise       ; ltp:inst_btn|state.ACT ;
;  counter_1[0] ; ltp:inst_btn|state.ACT ; 4.465 ; 4.465 ; Rise       ; ltp:inst_btn|state.ACT ;
;  counter_1[1] ; ltp:inst_btn|state.ACT ; 4.210 ; 4.210 ; Rise       ; ltp:inst_btn|state.ACT ;
;  counter_1[2] ; ltp:inst_btn|state.ACT ; 4.340 ; 4.340 ; Rise       ; ltp:inst_btn|state.ACT ;
+---------------+------------------------+-------+-------+------------+------------------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; oe         ; data[0]     ; 8.946 ; 8.946 ; 8.946 ; 8.946 ;
; oe         ; data[1]     ; 8.946 ; 8.946 ; 8.946 ; 8.946 ;
; oe         ; data[2]     ; 8.916 ; 8.916 ; 8.916 ; 8.916 ;
; oe         ; data[3]     ; 8.916 ; 8.916 ; 8.916 ; 8.916 ;
; oe         ; data[4]     ; 8.931 ; 8.931 ; 8.931 ; 8.931 ;
; oe         ; data[5]     ; 8.941 ; 8.941 ; 8.941 ; 8.941 ;
; oe         ; data[6]     ; 8.901 ; 8.901 ; 8.901 ; 8.901 ;
; oe         ; data[7]     ; 8.901 ; 8.901 ; 8.901 ; 8.901 ;
; oe         ; data[8]     ; 8.953 ; 8.953 ; 8.953 ; 8.953 ;
; oe         ; data[9]     ; 8.953 ; 8.953 ; 8.953 ; 8.953 ;
; oe         ; data[10]    ; 8.943 ; 8.943 ; 8.943 ; 8.943 ;
; oe         ; data[11]    ; 8.583 ; 8.583 ; 8.583 ; 8.583 ;
; oe         ; data[12]    ; 8.586 ; 8.586 ; 8.586 ; 8.586 ;
; oe         ; data[13]    ; 8.586 ; 8.586 ; 8.586 ; 8.586 ;
; oe         ; data[14]    ; 8.590 ; 8.590 ; 8.590 ; 8.590 ;
; oe         ; data[15]    ; 8.600 ; 8.600 ; 8.600 ; 8.600 ;
; oe         ; data[16]    ; 8.600 ; 8.600 ; 8.600 ; 8.600 ;
; oe         ; data[17]    ; 8.593 ; 8.593 ; 8.593 ; 8.593 ;
; oe         ; data[18]    ; 8.603 ; 8.603 ; 8.603 ; 8.603 ;
; oe         ; data[19]    ; 8.259 ; 8.259 ; 8.259 ; 8.259 ;
; oe         ; data[20]    ; 8.229 ; 8.229 ; 8.229 ; 8.229 ;
; oe         ; data[21]    ; 8.219 ; 8.219 ; 8.219 ; 8.219 ;
; oe         ; data[22]    ; 8.251 ; 8.251 ; 8.251 ; 8.251 ;
; oe         ; data[23]    ; 8.251 ; 8.251 ; 8.251 ; 8.251 ;
; oe         ; data[24]    ; 8.241 ; 8.241 ; 8.241 ; 8.241 ;
; oe         ; data[25]    ; 8.241 ; 8.241 ; 8.241 ; 8.241 ;
; oe         ; data[26]    ; 8.266 ; 8.266 ; 8.266 ; 8.266 ;
; oe         ; data[27]    ; 8.276 ; 8.276 ; 8.276 ; 8.276 ;
; oe         ; data[28]    ; 8.266 ; 8.266 ; 8.266 ; 8.266 ;
; oe         ; data[29]    ; 8.250 ; 8.250 ; 8.250 ; 8.250 ;
; oe         ; data[30]    ; 8.270 ; 8.270 ; 8.270 ; 8.270 ;
; oe         ; data[31]    ; 8.270 ; 8.270 ; 8.270 ; 8.270 ;
; oe         ; led_oe      ; 9.301 ;       ;       ; 9.301 ;
; rstn       ; led_rstn    ; 9.346 ;       ;       ; 9.346 ;
; write      ; led_write   ; 9.123 ;       ;       ; 9.123 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; oe         ; data[0]     ; 5.080 ; 5.080 ; 5.080 ; 5.080 ;
; oe         ; data[1]     ; 5.080 ; 5.080 ; 5.080 ; 5.080 ;
; oe         ; data[2]     ; 5.050 ; 5.050 ; 5.050 ; 5.050 ;
; oe         ; data[3]     ; 5.050 ; 5.050 ; 5.050 ; 5.050 ;
; oe         ; data[4]     ; 5.064 ; 5.064 ; 5.064 ; 5.064 ;
; oe         ; data[5]     ; 5.074 ; 5.074 ; 5.074 ; 5.074 ;
; oe         ; data[6]     ; 5.034 ; 5.034 ; 5.034 ; 5.034 ;
; oe         ; data[7]     ; 5.034 ; 5.034 ; 5.034 ; 5.034 ;
; oe         ; data[8]     ; 5.089 ; 5.089 ; 5.089 ; 5.089 ;
; oe         ; data[9]     ; 5.089 ; 5.089 ; 5.089 ; 5.089 ;
; oe         ; data[10]    ; 5.079 ; 5.079 ; 5.079 ; 5.079 ;
; oe         ; data[11]    ; 4.895 ; 4.895 ; 4.895 ; 4.895 ;
; oe         ; data[12]    ; 4.899 ; 4.899 ; 4.899 ; 4.899 ;
; oe         ; data[13]    ; 4.899 ; 4.899 ; 4.899 ; 4.899 ;
; oe         ; data[14]    ; 4.892 ; 4.892 ; 4.892 ; 4.892 ;
; oe         ; data[15]    ; 4.902 ; 4.902 ; 4.902 ; 4.902 ;
; oe         ; data[16]    ; 4.902 ; 4.902 ; 4.902 ; 4.902 ;
; oe         ; data[17]    ; 4.896 ; 4.896 ; 4.896 ; 4.896 ;
; oe         ; data[18]    ; 4.906 ; 4.906 ; 4.906 ; 4.906 ;
; oe         ; data[19]    ; 4.737 ; 4.737 ; 4.737 ; 4.737 ;
; oe         ; data[20]    ; 4.707 ; 4.707 ; 4.707 ; 4.707 ;
; oe         ; data[21]    ; 4.697 ; 4.697 ; 4.697 ; 4.697 ;
; oe         ; data[22]    ; 4.731 ; 4.731 ; 4.731 ; 4.731 ;
; oe         ; data[23]    ; 4.731 ; 4.731 ; 4.731 ; 4.731 ;
; oe         ; data[24]    ; 4.721 ; 4.721 ; 4.721 ; 4.721 ;
; oe         ; data[25]    ; 4.721 ; 4.721 ; 4.721 ; 4.721 ;
; oe         ; data[26]    ; 4.733 ; 4.733 ; 4.733 ; 4.733 ;
; oe         ; data[27]    ; 4.743 ; 4.743 ; 4.743 ; 4.743 ;
; oe         ; data[28]    ; 4.733 ; 4.733 ; 4.733 ; 4.733 ;
; oe         ; data[29]    ; 4.718 ; 4.718 ; 4.718 ; 4.718 ;
; oe         ; data[30]    ; 4.738 ; 4.738 ; 4.738 ; 4.738 ;
; oe         ; data[31]    ; 4.738 ; 4.738 ; 4.738 ; 4.738 ;
; oe         ; led_oe      ; 5.309 ;       ;       ; 5.309 ;
; rstn       ; led_rstn    ; 5.334 ;       ;       ; 5.334 ;
; write      ; led_write   ; 5.205 ;       ;       ; 5.205 ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                            ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------+----------+----------+----------+
; From Clock                                                            ; To Clock                                                              ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------+----------+----------+----------+
; clk                                                                   ; clk                                                                   ; 567615484 ; 0        ; 0        ; 0        ;
; ltp:inst_btn|state.ACT                                                ; clk                                                                   ; 25254     ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; clk                                                                   ; 91        ; 25       ; 0        ; 0        ;
; RL_binary:inst_rsa|me_1_start                                         ; clk                                                                   ; 211       ; 17       ; 0        ; 0        ;
; RL_binary:inst_rsa|me_2_start                                         ; clk                                                                   ; 212       ; 18       ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; clk                                                                   ; 111       ; 2        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; clk                                                                   ; 111       ; 2        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk                                                                   ; 181       ; 46       ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; clk                                                                   ; 111       ; 2        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; clk                                                                   ; 111       ; 2        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; clk                                                                   ; 115       ; 47       ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk                                                                   ; 181       ; 46       ; 0        ; 0        ;
; ltp:inst_btn|state.ACT                                                ; ltp:inst_btn|state.ACT                                                ; 297       ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; 1         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|me_1_start                                         ; 2         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|me_1_start                                         ; 1         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|me_1_start                                         ; 1         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|me_2_start                                         ; 2         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|me_2_start                                         ; 1         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|me_2_start                                         ; 1         ; 0        ; 0        ; 0        ;
; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 6         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 1         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 1         ; 0        ; 0        ; 0        ;
; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 6         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 1         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 1         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; 2         ; 0        ; 0        ; 0        ;
; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 6         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 1         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 1         ; 0        ; 0        ; 0        ;
; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 6         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 1         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 1         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; 1         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; 1         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; 1         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; 2         ; 0        ; 0        ; 0        ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                             ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------+----------+----------+----------+
; From Clock                                                            ; To Clock                                                              ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------+----------+----------+----------+
; clk                                                                   ; clk                                                                   ; 567615484 ; 0        ; 0        ; 0        ;
; ltp:inst_btn|state.ACT                                                ; clk                                                                   ; 25254     ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; clk                                                                   ; 91        ; 25       ; 0        ; 0        ;
; RL_binary:inst_rsa|me_1_start                                         ; clk                                                                   ; 211       ; 17       ; 0        ; 0        ;
; RL_binary:inst_rsa|me_2_start                                         ; clk                                                                   ; 212       ; 18       ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; clk                                                                   ; 111       ; 2        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; clk                                                                   ; 111       ; 2        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; clk                                                                   ; 181       ; 46       ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; clk                                                                   ; 111       ; 2        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; clk                                                                   ; 111       ; 2        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; clk                                                                   ; 115       ; 47       ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; clk                                                                   ; 181       ; 46       ; 0        ; 0        ;
; ltp:inst_btn|state.ACT                                                ; ltp:inst_btn|state.ACT                                                ; 297       ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; RL_binary:inst_rsa|get_length:gl_RL|md_end                            ; 1         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|me_1_start                                         ; 2         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|me_1_start                                         ; 1         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|me_1_start                                         ; 1         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|me_2_start                                         ; 2         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|me_2_start                                         ; 1         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|me_2_start                                         ; 1         ; 0        ; 0        ; 0        ;
; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 6         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 1         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end ; 1         ; 0        ; 0        ; 0        ;
; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 6         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|me_1_start                                         ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 1         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end ; 1         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end                 ; 2         ; 0        ; 0        ; 0        ;
; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 6         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 1         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end ; 1         ; 0        ; 0        ; 0        ;
; clk                                                                   ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 6         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|me_2_start                                         ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 1         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end ; 1         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; 1         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; 1         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_2|mm_1_start                            ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; 1         ; 0        ; 0        ; 0        ;
; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end                 ; 2         ; 0        ; 0        ; 0        ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 35    ; 35   ;
; Unconstrained Input Port Paths  ; 1321  ; 1321 ;
; Unconstrained Output Ports      ; 43    ; 43   ;
; Unconstrained Output Port Paths ; 199   ; 199  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Dec 02 17:41:50 2022
Info: Command: quartus_sta RSA32 -c RSA32
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'RSA32.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end
    Info (332105): create_clock -period 1.000 -name RL_binary:inst_rsa|me_1_start RL_binary:inst_rsa|me_1_start
    Info (332105): create_clock -period 1.000 -name ltp:inst_btn|state.ACT ltp:inst_btn|state.ACT
    Info (332105): create_clock -period 1.000 -name RL_binary:inst_rsa|get_length:gl_RL|md_end RL_binary:inst_rsa|get_length:gl_RL|md_end
    Info (332105): create_clock -period 1.000 -name RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end
    Info (332105): create_clock -period 1.000 -name RL_binary:inst_rsa|mod_exp:me_2|mm_1_start RL_binary:inst_rsa|mod_exp:me_2|mm_1_start
    Info (332105): create_clock -period 1.000 -name RL_binary:inst_rsa|me_2_start RL_binary:inst_rsa|me_2_start
    Info (332105): create_clock -period 1.000 -name RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end
    Info (332105): create_clock -period 1.000 -name RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end
    Info (332105): create_clock -period 1.000 -name RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end
    Info (332105): create_clock -period 1.000 -name RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -16.807
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -16.807     -8332.266 clk 
    Info (332119):    -1.683      -138.681 ltp:inst_btn|state.ACT 
    Info (332119):    -0.983        -0.983 RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end 
    Info (332119):    -0.673        -0.673 RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end 
    Info (332119):    -0.544        -0.544 RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end 
    Info (332119):    -0.157        -0.157 RL_binary:inst_rsa|mod_exp:me_2|mm_1_start 
    Info (332119):     0.004         0.000 RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end 
    Info (332119):     0.379         0.000 RL_binary:inst_rsa|get_length:gl_RL|md_end 
    Info (332119):     0.379         0.000 RL_binary:inst_rsa|me_1_start 
    Info (332119):     0.379         0.000 RL_binary:inst_rsa|me_2_start 
    Info (332119):     0.379         0.000 RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end 
    Info (332119):     0.379         0.000 RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end 
Info (332146): Worst-case hold slack is -2.541
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.541      -120.298 clk 
    Info (332119):    -0.971        -1.503 RL_binary:inst_rsa|me_1_start 
    Info (332119):    -0.661        -0.661 RL_binary:inst_rsa|me_2_start 
    Info (332119):    -0.166        -0.572 RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end 
    Info (332119):    -0.145        -0.145 RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end 
    Info (332119):     0.294         0.000 RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end 
    Info (332119):     0.391         0.000 RL_binary:inst_rsa|get_length:gl_RL|md_end 
    Info (332119):     0.391         0.000 RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end 
    Info (332119):     0.391         0.000 RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end 
    Info (332119):     0.391         0.000 RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end 
    Info (332119):     0.391         0.000 RL_binary:inst_rsa|mod_exp:me_2|mm_1_start 
    Info (332119):     0.391         0.000 ltp:inst_btn|state.ACT 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423     -1411.812 clk 
    Info (332119):    -0.500       -99.000 ltp:inst_btn|state.ACT 
    Info (332119):    -0.500        -7.000 RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end 
    Info (332119):    -0.500        -7.000 RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end 
    Info (332119):    -0.500        -7.000 RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end 
    Info (332119):    -0.500        -7.000 RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end 
    Info (332119):    -0.500        -2.000 RL_binary:inst_rsa|me_1_start 
    Info (332119):    -0.500        -2.000 RL_binary:inst_rsa|me_2_start 
    Info (332119):    -0.500        -2.000 RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end 
    Info (332119):    -0.500        -2.000 RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end 
    Info (332119):    -0.500        -1.000 RL_binary:inst_rsa|get_length:gl_RL|md_end 
    Info (332119):    -0.500        -1.000 RL_binary:inst_rsa|mod_exp:me_2|mm_1_start 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.329
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.329     -2895.985 clk 
    Info (332119):    -0.332       -19.974 ltp:inst_btn|state.ACT 
    Info (332119):     0.031         0.000 RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end 
    Info (332119):     0.151         0.000 RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end 
    Info (332119):     0.239         0.000 RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end 
    Info (332119):     0.419         0.000 RL_binary:inst_rsa|mod_exp:me_2|mm_1_start 
    Info (332119):     0.498         0.000 RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end 
    Info (332119):     0.665         0.000 RL_binary:inst_rsa|get_length:gl_RL|md_end 
    Info (332119):     0.665         0.000 RL_binary:inst_rsa|me_1_start 
    Info (332119):     0.665         0.000 RL_binary:inst_rsa|me_2_start 
    Info (332119):     0.665         0.000 RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end 
    Info (332119):     0.665         0.000 RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end 
Info (332146): Worst-case hold slack is -1.586
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.586      -130.925 clk 
    Info (332119):    -0.419        -0.630 RL_binary:inst_rsa|me_1_start 
    Info (332119):    -0.299        -0.299 RL_binary:inst_rsa|me_2_start 
    Info (332119):    -0.031        -0.031 RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end 
    Info (332119):    -0.012        -0.028 RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end 
    Info (332119):     0.170         0.000 RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end 
    Info (332119):     0.215         0.000 RL_binary:inst_rsa|get_length:gl_RL|md_end 
    Info (332119):     0.215         0.000 RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end 
    Info (332119):     0.215         0.000 RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end 
    Info (332119):     0.215         0.000 RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end 
    Info (332119):     0.215         0.000 RL_binary:inst_rsa|mod_exp:me_2|mm_1_start 
    Info (332119):     0.215         0.000 ltp:inst_btn|state.ACT 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.519
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.519     -1448.676 clk 
    Info (332119):    -0.500       -99.000 ltp:inst_btn|state.ACT 
    Info (332119):    -0.500        -7.000 RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_1|get_length:gl_ld|md_end 
    Info (332119):    -0.500        -7.000 RL_binary:inst_rsa|mod_exp:me_1|long_div:ld_2|get_length:gl_ld|md_end 
    Info (332119):    -0.500        -7.000 RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_1|get_length:gl_ld|md_end 
    Info (332119):    -0.500        -7.000 RL_binary:inst_rsa|mod_exp:me_2|long_div:ld_2|get_length:gl_ld|md_end 
    Info (332119):    -0.500        -2.000 RL_binary:inst_rsa|me_1_start 
    Info (332119):    -0.500        -2.000 RL_binary:inst_rsa|me_2_start 
    Info (332119):    -0.500        -2.000 RL_binary:inst_rsa|mod_exp:me_1|mont_mult:mm_1|md_end 
    Info (332119):    -0.500        -2.000 RL_binary:inst_rsa|mod_exp:me_2|mont_mult:mm_1|md_end 
    Info (332119):    -0.500        -1.000 RL_binary:inst_rsa|get_length:gl_RL|md_end 
    Info (332119):    -0.500        -1.000 RL_binary:inst_rsa|mod_exp:me_2|mm_1_start 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4592 megabytes
    Info: Processing ended: Fri Dec 02 17:41:51 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


