Timing Analyzer report for VGA_Pic
Thu Apr 20 17:57:07 2023
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'rst_n'
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'rst_n'
 16. Slow 1200mV 85C Model Recovery: 'rst_n'
 17. Slow 1200mV 85C Model Recovery: 'clk'
 18. Slow 1200mV 85C Model Removal: 'clk'
 19. Slow 1200mV 85C Model Removal: 'rst_n'
 20. Slow 1200mV 85C Model Metastability Summary
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'rst_n'
 28. Slow 1200mV 0C Model Setup: 'clk'
 29. Slow 1200mV 0C Model Hold: 'clk'
 30. Slow 1200mV 0C Model Hold: 'rst_n'
 31. Slow 1200mV 0C Model Recovery: 'rst_n'
 32. Slow 1200mV 0C Model Recovery: 'clk'
 33. Slow 1200mV 0C Model Removal: 'clk'
 34. Slow 1200mV 0C Model Removal: 'rst_n'
 35. Slow 1200mV 0C Model Metastability Summary
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'rst_n'
 42. Fast 1200mV 0C Model Setup: 'clk'
 43. Fast 1200mV 0C Model Hold: 'clk'
 44. Fast 1200mV 0C Model Hold: 'rst_n'
 45. Fast 1200mV 0C Model Recovery: 'rst_n'
 46. Fast 1200mV 0C Model Recovery: 'clk'
 47. Fast 1200mV 0C Model Removal: 'clk'
 48. Fast 1200mV 0C Model Removal: 'rst_n'
 49. Fast 1200mV 0C Model Metastability Summary
 50. Multicorner Timing Analysis Summary
 51. Board Trace Model Assignments
 52. Input Transition Times
 53. Signal Integrity Metrics (Slow 1200mv 0c Model)
 54. Signal Integrity Metrics (Slow 1200mv 85c Model)
 55. Signal Integrity Metrics (Fast 1200mv 0c Model)
 56. Setup Transfers
 57. Hold Transfers
 58. Recovery Transfers
 59. Removal Transfers
 60. Report TCCS
 61. Report RSKM
 62. Unconstrained Paths Summary
 63. Clock Status Summary
 64. Unconstrained Input Ports
 65. Unconstrained Output Ports
 66. Unconstrained Input Ports
 67. Unconstrained Output Ports
 68. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                         ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                  ;
; Revision Name         ; VGA_Pic                                                 ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE115F29C7                                           ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.05        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.8%      ;
;     Processors 3-8         ;   0.6%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                           ;
+------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------------+----------------------------------------------------------+
; Clock Name                                           ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                                 ; Targets                                                  ;
+------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------------+----------------------------------------------------------+
; clk                                                  ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                        ; { clk }                                                  ;
; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Generated ; 40.000 ; 25.0 MHz   ; 0.000 ; 20.000 ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; clk    ; pll_inst|altpll_component|auto_generated|pll1|inclk[0] ; { pll_inst|altpll_component|auto_generated|pll1|clk[1] } ;
; rst_n                                                ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                        ; { rst_n }                                                ;
+------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------------+----------------------------------------------------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 184.43 MHz ; 184.43 MHz      ; clk        ;      ;
; 184.43 MHz ; 184.43 MHz      ; rst_n      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; rst_n ; -6.915 ; -600.980           ;
; clk   ; -3.406 ; -156.521           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.110 ; -29.540           ;
; rst_n ; 0.403  ; 0.000             ;
+-------+--------+-------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; rst_n ; -4.199 ; -344.594              ;
; clk   ; -1.961 ; -158.320              ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 1.643 ; 0.000                 ;
; rst_n ; 4.069 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; rst_n ; -3.000 ; -143.256                         ;
; clk   ; 9.657  ; 0.000                            ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rst_n'                                                                                                                                                                        ;
+--------+--------------------------------------------------------------------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                    ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; -6.915 ; cnt_h_addr[3]                                                                                                ; h_addr[9]     ; clk          ; rst_n       ; 1.000        ; -2.555     ; 5.338      ;
; -6.896 ; cnt_h_addr[3]                                                                                                ; h_addr[10]    ; clk          ; rst_n       ; 1.000        ; -2.555     ; 5.319      ;
; -6.838 ; cnt_h_addr[1]                                                                                                ; cnt_h_addr[8] ; clk          ; rst_n       ; 1.000        ; -2.554     ; 5.262      ;
; -6.783 ; cnt_h_addr[3]                                                                                                ; h_addr[7]     ; clk          ; rst_n       ; 1.000        ; -2.555     ; 5.206      ;
; -6.764 ; cnt_h_addr[3]                                                                                                ; h_addr[8]     ; clk          ; rst_n       ; 1.000        ; -2.555     ; 5.187      ;
; -6.758 ; cnt_h_addr[5]                                                                                                ; h_addr[9]     ; clk          ; rst_n       ; 1.000        ; -2.554     ; 5.182      ;
; -6.739 ; cnt_h_addr[5]                                                                                                ; h_addr[10]    ; clk          ; rst_n       ; 1.000        ; -2.554     ; 5.163      ;
; -6.735 ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a18~porta_address_reg0 ; vga_r[3]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.897     ; 4.816      ;
; -6.733 ; cnt_h_addr[0]                                                                                                ; h_addr[9]     ; clk          ; rst_n       ; 1.000        ; -2.554     ; 5.157      ;
; -6.714 ; cnt_h_addr[0]                                                                                                ; h_addr[10]    ; clk          ; rst_n       ; 1.000        ; -2.554     ; 5.138      ;
; -6.697 ; cnt_h_addr[1]                                                                                                ; cnt_h_addr[9] ; clk          ; rst_n       ; 1.000        ; -2.554     ; 5.121      ;
; -6.686 ; cnt_h_addr[2]                                                                                                ; cnt_h_addr[9] ; clk          ; rst_n       ; 1.000        ; -2.554     ; 5.110      ;
; -6.684 ; cnt_h_addr[4]                                                                                                ; h_addr[9]     ; clk          ; rst_n       ; 1.000        ; -2.555     ; 5.107      ;
; -6.669 ; cnt_h_addr[2]                                                                                                ; cnt_h_addr[8] ; clk          ; rst_n       ; 1.000        ; -2.554     ; 5.093      ;
; -6.665 ; cnt_h_addr[4]                                                                                                ; h_addr[10]    ; clk          ; rst_n       ; 1.000        ; -2.555     ; 5.088      ;
; -6.651 ; cnt_h_addr[3]                                                                                                ; h_addr[5]     ; clk          ; rst_n       ; 1.000        ; -2.555     ; 5.074      ;
; -6.632 ; cnt_h_addr[3]                                                                                                ; h_addr[6]     ; clk          ; rst_n       ; 1.000        ; -2.555     ; 5.055      ;
; -6.626 ; cnt_h_addr[5]                                                                                                ; h_addr[7]     ; clk          ; rst_n       ; 1.000        ; -2.554     ; 5.050      ;
; -6.624 ; cnt_h_addr[6]                                                                                                ; vga_g[6]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.567     ; 5.035      ;
; -6.624 ; cnt_h_addr[6]                                                                                                ; vga_g[7]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.567     ; 5.035      ;
; -6.614 ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a14~porta_address_reg0 ; vga_g[7]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.900     ; 4.692      ;
; -6.607 ; cnt_h_addr[5]                                                                                                ; h_addr[8]     ; clk          ; rst_n       ; 1.000        ; -2.554     ; 5.031      ;
; -6.601 ; cnt_h_addr[0]                                                                                                ; h_addr[7]     ; clk          ; rst_n       ; 1.000        ; -2.554     ; 5.025      ;
; -6.594 ; cnt_h_addr[1]                                                                                                ; cnt_h_addr[5] ; clk          ; rst_n       ; 1.000        ; -2.554     ; 5.018      ;
; -6.585 ; cnt_v_addr[1]                                                                                                ; cnt_v_addr[9] ; clk          ; rst_n       ; 1.000        ; -2.553     ; 5.010      ;
; -6.582 ; cnt_h_addr[0]                                                                                                ; h_addr[8]     ; clk          ; rst_n       ; 1.000        ; -2.554     ; 5.006      ;
; -6.575 ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a14~porta_address_reg0 ; vga_g[6]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.900     ; 4.653      ;
; -6.566 ; cnt_h_addr[2]                                                                                                ; h_addr[9]     ; clk          ; rst_n       ; 1.000        ; -2.555     ; 4.989      ;
; -6.565 ; cnt_h_addr[4]                                                                                                ; vga_g[6]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.567     ; 4.976      ;
; -6.565 ; cnt_h_addr[4]                                                                                                ; vga_g[7]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.567     ; 4.976      ;
; -6.557 ; cnt_h_addr[6]                                                                                                ; vga_r[2]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.569     ; 4.966      ;
; -6.556 ; cnt_h_addr[2]                                                                                                ; cnt_h_addr[5] ; clk          ; rst_n       ; 1.000        ; -2.554     ; 4.980      ;
; -6.556 ; cnt_h_addr[6]                                                                                                ; vga_r[4]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.564     ; 4.970      ;
; -6.556 ; cnt_h_addr[6]                                                                                                ; vga_g[3]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.564     ; 4.970      ;
; -6.553 ; cnt_h_addr[6]                                                                                                ; vga_b[2]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.558     ; 4.973      ;
; -6.552 ; cnt_h_addr[4]                                                                                                ; h_addr[7]     ; clk          ; rst_n       ; 1.000        ; -2.555     ; 4.975      ;
; -6.547 ; cnt_h_addr[2]                                                                                                ; h_addr[10]    ; clk          ; rst_n       ; 1.000        ; -2.555     ; 4.970      ;
; -6.544 ; cnt_h_addr[0]                                                                                                ; cnt_h_addr[9] ; clk          ; rst_n       ; 1.000        ; -2.553     ; 4.969      ;
; -6.533 ; cnt_h_addr[4]                                                                                                ; h_addr[8]     ; clk          ; rst_n       ; 1.000        ; -2.555     ; 4.956      ;
; -6.532 ; cnt_h_addr[4]                                                                                                ; cnt_h_addr[8] ; clk          ; rst_n       ; 1.000        ; -2.554     ; 4.956      ;
; -6.527 ; cnt_h_addr[6]                                                                                                ; vga_b[6]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.560     ; 4.945      ;
; -6.527 ; cnt_h_addr[7]                                                                                                ; cnt_h_addr[8] ; clk          ; rst_n       ; 1.000        ; -2.554     ; 4.951      ;
; -6.526 ; cnt_h_addr[6]                                                                                                ; vga_b[4]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.560     ; 4.944      ;
; -6.524 ; cnt_h_addr[3]                                                                                                ; cnt_h_addr[8] ; clk          ; rst_n       ; 1.000        ; -2.554     ; 4.948      ;
; -6.518 ; cnt_h_addr[6]                                                                                                ; vga_r[1]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.566     ; 4.930      ;
; -6.498 ; cnt_h_addr[4]                                                                                                ; vga_r[2]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.569     ; 4.907      ;
; -6.498 ; cnt_h_addr[0]                                                                                                ; cnt_h_addr[8] ; clk          ; rst_n       ; 1.000        ; -2.553     ; 4.923      ;
; -6.497 ; cnt_h_addr[2]                                                                                                ; vga_g[6]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.567     ; 4.908      ;
; -6.497 ; cnt_h_addr[2]                                                                                                ; vga_g[7]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.567     ; 4.908      ;
; -6.497 ; cnt_v_addr[0]                                                                                                ; cnt_v_addr[9] ; clk          ; rst_n       ; 1.000        ; -2.553     ; 4.922      ;
; -6.497 ; cnt_h_addr[4]                                                                                                ; vga_r[4]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.564     ; 4.911      ;
; -6.497 ; cnt_h_addr[4]                                                                                                ; vga_g[3]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.564     ; 4.911      ;
; -6.494 ; cnt_h_addr[4]                                                                                                ; vga_b[2]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.558     ; 4.914      ;
; -6.492 ; cnt_h_addr[5]                                                                                                ; vga_g[6]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.566     ; 4.904      ;
; -6.492 ; cnt_h_addr[5]                                                                                                ; vga_g[7]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.566     ; 4.904      ;
; -6.472 ; cnt_v_addr[2]                                                                                                ; v_addr[9]     ; clk          ; rst_n       ; 1.000        ; -2.555     ; 4.895      ;
; -6.469 ; cnt_h_addr[0]                                                                                                ; h_addr[5]     ; clk          ; rst_n       ; 1.000        ; -2.554     ; 4.893      ;
; -6.468 ; cnt_h_addr[4]                                                                                                ; vga_b[6]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.560     ; 4.886      ;
; -6.467 ; cnt_h_addr[4]                                                                                                ; vga_b[4]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.560     ; 4.885      ;
; -6.459 ; cnt_h_addr[4]                                                                                                ; vga_r[1]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.566     ; 4.871      ;
; -6.453 ; cnt_v_addr[2]                                                                                                ; v_addr[10]    ; clk          ; rst_n       ; 1.000        ; -2.555     ; 4.876      ;
; -6.451 ; cnt_v_addr[1]                                                                                                ; cnt_v_addr[2] ; clk          ; rst_n       ; 1.000        ; -2.553     ; 4.876      ;
; -6.450 ; cnt_h_addr[0]                                                                                                ; h_addr[6]     ; clk          ; rst_n       ; 1.000        ; -2.554     ; 4.874      ;
; -6.434 ; cnt_h_addr[2]                                                                                                ; h_addr[7]     ; clk          ; rst_n       ; 1.000        ; -2.555     ; 4.857      ;
; -6.430 ; cnt_h_addr[2]                                                                                                ; vga_r[2]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.569     ; 4.839      ;
; -6.429 ; cnt_h_addr[2]                                                                                                ; vga_r[4]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.564     ; 4.843      ;
; -6.429 ; cnt_h_addr[2]                                                                                                ; vga_g[3]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.564     ; 4.843      ;
; -6.426 ; cnt_h_addr[2]                                                                                                ; vga_b[2]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.558     ; 4.846      ;
; -6.425 ; cnt_h_addr[5]                                                                                                ; vga_r[2]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.568     ; 4.835      ;
; -6.424 ; cnt_h_addr[5]                                                                                                ; vga_r[4]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.563     ; 4.839      ;
; -6.424 ; cnt_h_addr[5]                                                                                                ; vga_g[3]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.563     ; 4.839      ;
; -6.422 ; h_addr[0]                                                                                                    ; address[0]    ; clk          ; rst_n       ; 1.000        ; -2.556     ; 4.844      ;
; -6.421 ; h_addr[0]                                                                                                    ; address[5]    ; clk          ; rst_n       ; 1.000        ; -2.556     ; 4.843      ;
; -6.421 ; h_addr[0]                                                                                                    ; address[8]    ; clk          ; rst_n       ; 1.000        ; -2.556     ; 4.843      ;
; -6.421 ; cnt_h_addr[5]                                                                                                ; vga_b[2]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.557     ; 4.842      ;
; -6.420 ; h_addr[0]                                                                                                    ; address[2]    ; clk          ; rst_n       ; 1.000        ; -2.556     ; 4.842      ;
; -6.420 ; h_addr[0]                                                                                                    ; address[3]    ; clk          ; rst_n       ; 1.000        ; -2.556     ; 4.842      ;
; -6.419 ; h_addr[0]                                                                                                    ; address[4]    ; clk          ; rst_n       ; 1.000        ; -2.556     ; 4.841      ;
; -6.419 ; h_addr[0]                                                                                                    ; address[6]    ; clk          ; rst_n       ; 1.000        ; -2.556     ; 4.841      ;
; -6.419 ; h_addr[0]                                                                                                    ; address[7]    ; clk          ; rst_n       ; 1.000        ; -2.556     ; 4.841      ;
; -6.418 ; h_addr[0]                                                                                                    ; address[1]    ; clk          ; rst_n       ; 1.000        ; -2.556     ; 4.840      ;
; -6.417 ; h_addr[3]                                                                                                    ; address[0]    ; clk          ; rst_n       ; 1.000        ; -2.556     ; 4.839      ;
; -6.416 ; h_addr[3]                                                                                                    ; address[5]    ; clk          ; rst_n       ; 1.000        ; -2.556     ; 4.838      ;
; -6.416 ; h_addr[3]                                                                                                    ; address[8]    ; clk          ; rst_n       ; 1.000        ; -2.556     ; 4.838      ;
; -6.415 ; cnt_h_addr[6]                                                                                                ; vga_g[1]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.562     ; 4.831      ;
; -6.415 ; cnt_h_addr[2]                                                                                                ; h_addr[8]     ; clk          ; rst_n       ; 1.000        ; -2.555     ; 4.838      ;
; -6.415 ; h_addr[3]                                                                                                    ; address[2]    ; clk          ; rst_n       ; 1.000        ; -2.556     ; 4.837      ;
; -6.415 ; h_addr[3]                                                                                                    ; address[3]    ; clk          ; rst_n       ; 1.000        ; -2.556     ; 4.837      ;
; -6.414 ; cnt_h_addr[6]                                                                                                ; vga_r[0]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.562     ; 4.830      ;
; -6.414 ; cnt_h_addr[0]                                                                                                ; cnt_h_addr[5] ; clk          ; rst_n       ; 1.000        ; -2.553     ; 4.839      ;
; -6.414 ; h_addr[3]                                                                                                    ; address[4]    ; clk          ; rst_n       ; 1.000        ; -2.556     ; 4.836      ;
; -6.414 ; h_addr[3]                                                                                                    ; address[6]    ; clk          ; rst_n       ; 1.000        ; -2.556     ; 4.836      ;
; -6.414 ; h_addr[3]                                                                                                    ; address[7]    ; clk          ; rst_n       ; 1.000        ; -2.556     ; 4.836      ;
; -6.413 ; cnt_h_addr[6]                                                                                                ; vga_r[6]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.562     ; 4.829      ;
; -6.413 ; cnt_h_addr[6]                                                                                                ; h_addr[10]    ; clk          ; rst_n       ; 1.000        ; -2.555     ; 4.836      ;
; -6.413 ; h_addr[3]                                                                                                    ; address[1]    ; clk          ; rst_n       ; 1.000        ; -2.556     ; 4.835      ;
; -6.411 ; cnt_h_addr[6]                                                                                                ; vga_b[1]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.562     ; 4.827      ;
; -6.410 ; cnt_h_addr[6]                                                                                                ; vga_r[3]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.562     ; 4.826      ;
; -6.408 ; cnt_h_addr[6]                                                                                                ; vga_g[5]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.562     ; 4.824      ;
; -6.408 ; cnt_h_addr[4]                                                                                                ; cnt_h_addr[9] ; clk          ; rst_n       ; 1.000        ; -2.554     ; 4.832      ;
+--------+--------------------------------------------------------------------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                  ;
+--------+--------------------------------------------------------------------------------------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                    ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -3.406 ; vga_clk~1                                                                                                    ; vga_clk~reg0_emulated ; rst_n        ; clk         ; 1.000        ; 2.325      ; 6.709      ;
; -2.271 ; cnt_h_addr[3]                                                                                                ; h_addr[9]             ; rst_n        ; clk         ; 1.000        ; 2.089      ; 5.338      ;
; -2.252 ; cnt_h_addr[3]                                                                                                ; h_addr[10]            ; rst_n        ; clk         ; 1.000        ; 2.089      ; 5.319      ;
; -2.194 ; cnt_h_addr[1]                                                                                                ; cnt_h_addr[8]         ; rst_n        ; clk         ; 1.000        ; 2.090      ; 5.262      ;
; -2.139 ; cnt_h_addr[3]                                                                                                ; h_addr[7]             ; rst_n        ; clk         ; 1.000        ; 2.089      ; 5.206      ;
; -2.120 ; cnt_h_addr[3]                                                                                                ; h_addr[8]             ; rst_n        ; clk         ; 1.000        ; 2.089      ; 5.187      ;
; -2.114 ; cnt_h_addr[5]                                                                                                ; h_addr[9]             ; rst_n        ; clk         ; 1.000        ; 2.090      ; 5.182      ;
; -2.095 ; cnt_h_addr[5]                                                                                                ; h_addr[10]            ; rst_n        ; clk         ; 1.000        ; 2.090      ; 5.163      ;
; -2.091 ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a18~porta_address_reg0 ; vga_r[3]~reg0         ; rst_n        ; clk         ; 1.000        ; 1.747      ; 4.816      ;
; -2.089 ; cnt_h_addr[0]                                                                                                ; h_addr[9]             ; rst_n        ; clk         ; 1.000        ; 2.090      ; 5.157      ;
; -2.070 ; cnt_h_addr[0]                                                                                                ; h_addr[10]            ; rst_n        ; clk         ; 1.000        ; 2.090      ; 5.138      ;
; -2.053 ; cnt_h_addr[1]                                                                                                ; cnt_h_addr[9]         ; rst_n        ; clk         ; 1.000        ; 2.090      ; 5.121      ;
; -2.042 ; cnt_h_addr[2]                                                                                                ; cnt_h_addr[9]         ; rst_n        ; clk         ; 1.000        ; 2.090      ; 5.110      ;
; -2.040 ; cnt_h_addr[4]                                                                                                ; h_addr[9]             ; rst_n        ; clk         ; 1.000        ; 2.089      ; 5.107      ;
; -2.025 ; cnt_h_addr[2]                                                                                                ; cnt_h_addr[8]         ; rst_n        ; clk         ; 1.000        ; 2.090      ; 5.093      ;
; -2.021 ; cnt_h_addr[4]                                                                                                ; h_addr[10]            ; rst_n        ; clk         ; 1.000        ; 2.089      ; 5.088      ;
; -2.007 ; cnt_h_addr[3]                                                                                                ; h_addr[5]             ; rst_n        ; clk         ; 1.000        ; 2.089      ; 5.074      ;
; -1.988 ; cnt_h_addr[3]                                                                                                ; h_addr[6]             ; rst_n        ; clk         ; 1.000        ; 2.089      ; 5.055      ;
; -1.982 ; cnt_h_addr[5]                                                                                                ; h_addr[7]             ; rst_n        ; clk         ; 1.000        ; 2.090      ; 5.050      ;
; -1.980 ; cnt_h_addr[6]                                                                                                ; vga_g[6]~reg0         ; rst_n        ; clk         ; 1.000        ; 2.077      ; 5.035      ;
; -1.980 ; cnt_h_addr[6]                                                                                                ; vga_g[7]~reg0         ; rst_n        ; clk         ; 1.000        ; 2.077      ; 5.035      ;
; -1.970 ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a14~porta_address_reg0 ; vga_g[7]~reg0         ; rst_n        ; clk         ; 1.000        ; 1.744      ; 4.692      ;
; -1.963 ; cnt_h_addr[5]                                                                                                ; h_addr[8]             ; rst_n        ; clk         ; 1.000        ; 2.090      ; 5.031      ;
; -1.957 ; cnt_h_addr[0]                                                                                                ; h_addr[7]             ; rst_n        ; clk         ; 1.000        ; 2.090      ; 5.025      ;
; -1.950 ; cnt_h_addr[1]                                                                                                ; cnt_h_addr[5]         ; rst_n        ; clk         ; 1.000        ; 2.090      ; 5.018      ;
; -1.941 ; cnt_v_addr[1]                                                                                                ; cnt_v_addr[9]         ; rst_n        ; clk         ; 1.000        ; 2.091      ; 5.010      ;
; -1.938 ; cnt_h_addr[0]                                                                                                ; h_addr[8]             ; rst_n        ; clk         ; 1.000        ; 2.090      ; 5.006      ;
; -1.931 ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a14~porta_address_reg0 ; vga_g[6]~reg0         ; rst_n        ; clk         ; 1.000        ; 1.744      ; 4.653      ;
; -1.922 ; cnt_h_addr[2]                                                                                                ; h_addr[9]             ; rst_n        ; clk         ; 1.000        ; 2.089      ; 4.989      ;
; -1.921 ; cnt_h_addr[4]                                                                                                ; vga_g[6]~reg0         ; rst_n        ; clk         ; 1.000        ; 2.077      ; 4.976      ;
; -1.921 ; cnt_h_addr[4]                                                                                                ; vga_g[7]~reg0         ; rst_n        ; clk         ; 1.000        ; 2.077      ; 4.976      ;
; -1.913 ; cnt_h_addr[6]                                                                                                ; vga_r[2]~reg0         ; rst_n        ; clk         ; 1.000        ; 2.075      ; 4.966      ;
; -1.912 ; cnt_h_addr[2]                                                                                                ; cnt_h_addr[5]         ; rst_n        ; clk         ; 1.000        ; 2.090      ; 4.980      ;
; -1.912 ; cnt_h_addr[6]                                                                                                ; vga_r[4]~reg0         ; rst_n        ; clk         ; 1.000        ; 2.080      ; 4.970      ;
; -1.912 ; cnt_h_addr[6]                                                                                                ; vga_g[3]~reg0         ; rst_n        ; clk         ; 1.000        ; 2.080      ; 4.970      ;
; -1.909 ; cnt_h_addr[6]                                                                                                ; vga_b[2]~reg0         ; rst_n        ; clk         ; 1.000        ; 2.086      ; 4.973      ;
; -1.908 ; cnt_h_addr[4]                                                                                                ; h_addr[7]             ; rst_n        ; clk         ; 1.000        ; 2.089      ; 4.975      ;
; -1.903 ; cnt_h_addr[2]                                                                                                ; h_addr[10]            ; rst_n        ; clk         ; 1.000        ; 2.089      ; 4.970      ;
; -1.900 ; cnt_h_addr[0]                                                                                                ; cnt_h_addr[9]         ; rst_n        ; clk         ; 1.000        ; 2.091      ; 4.969      ;
; -1.889 ; cnt_h_addr[4]                                                                                                ; h_addr[8]             ; rst_n        ; clk         ; 1.000        ; 2.089      ; 4.956      ;
; -1.888 ; cnt_h_addr[4]                                                                                                ; cnt_h_addr[8]         ; rst_n        ; clk         ; 1.000        ; 2.090      ; 4.956      ;
; -1.883 ; cnt_h_addr[6]                                                                                                ; vga_b[6]~reg0         ; rst_n        ; clk         ; 1.000        ; 2.084      ; 4.945      ;
; -1.883 ; cnt_h_addr[7]                                                                                                ; cnt_h_addr[8]         ; rst_n        ; clk         ; 1.000        ; 2.090      ; 4.951      ;
; -1.882 ; cnt_h_addr[6]                                                                                                ; vga_b[4]~reg0         ; rst_n        ; clk         ; 1.000        ; 2.084      ; 4.944      ;
; -1.880 ; cnt_h_addr[3]                                                                                                ; cnt_h_addr[8]         ; rst_n        ; clk         ; 1.000        ; 2.090      ; 4.948      ;
; -1.874 ; cnt_h_addr[6]                                                                                                ; vga_r[1]~reg0         ; rst_n        ; clk         ; 1.000        ; 2.078      ; 4.930      ;
; -1.854 ; cnt_h_addr[4]                                                                                                ; vga_r[2]~reg0         ; rst_n        ; clk         ; 1.000        ; 2.075      ; 4.907      ;
; -1.854 ; cnt_h_addr[0]                                                                                                ; cnt_h_addr[8]         ; rst_n        ; clk         ; 1.000        ; 2.091      ; 4.923      ;
; -1.853 ; cnt_h_addr[2]                                                                                                ; vga_g[6]~reg0         ; rst_n        ; clk         ; 1.000        ; 2.077      ; 4.908      ;
; -1.853 ; cnt_h_addr[2]                                                                                                ; vga_g[7]~reg0         ; rst_n        ; clk         ; 1.000        ; 2.077      ; 4.908      ;
; -1.853 ; cnt_v_addr[0]                                                                                                ; cnt_v_addr[9]         ; rst_n        ; clk         ; 1.000        ; 2.091      ; 4.922      ;
; -1.853 ; cnt_h_addr[4]                                                                                                ; vga_r[4]~reg0         ; rst_n        ; clk         ; 1.000        ; 2.080      ; 4.911      ;
; -1.853 ; cnt_h_addr[4]                                                                                                ; vga_g[3]~reg0         ; rst_n        ; clk         ; 1.000        ; 2.080      ; 4.911      ;
; -1.850 ; cnt_h_addr[4]                                                                                                ; vga_b[2]~reg0         ; rst_n        ; clk         ; 1.000        ; 2.086      ; 4.914      ;
; -1.848 ; cnt_h_addr[5]                                                                                                ; vga_g[6]~reg0         ; rst_n        ; clk         ; 1.000        ; 2.078      ; 4.904      ;
; -1.848 ; cnt_h_addr[5]                                                                                                ; vga_g[7]~reg0         ; rst_n        ; clk         ; 1.000        ; 2.078      ; 4.904      ;
; -1.828 ; cnt_v_addr[2]                                                                                                ; v_addr[9]             ; rst_n        ; clk         ; 1.000        ; 2.089      ; 4.895      ;
; -1.825 ; cnt_h_addr[0]                                                                                                ; h_addr[5]             ; rst_n        ; clk         ; 1.000        ; 2.090      ; 4.893      ;
; -1.824 ; cnt_h_addr[4]                                                                                                ; vga_b[6]~reg0         ; rst_n        ; clk         ; 1.000        ; 2.084      ; 4.886      ;
; -1.823 ; cnt_h_addr[4]                                                                                                ; vga_b[4]~reg0         ; rst_n        ; clk         ; 1.000        ; 2.084      ; 4.885      ;
; -1.815 ; cnt_h_addr[4]                                                                                                ; vga_r[1]~reg0         ; rst_n        ; clk         ; 1.000        ; 2.078      ; 4.871      ;
; -1.809 ; cnt_v_addr[2]                                                                                                ; v_addr[10]            ; rst_n        ; clk         ; 1.000        ; 2.089      ; 4.876      ;
; -1.807 ; cnt_v_addr[1]                                                                                                ; cnt_v_addr[2]         ; rst_n        ; clk         ; 1.000        ; 2.091      ; 4.876      ;
; -1.806 ; cnt_h_addr[0]                                                                                                ; h_addr[6]             ; rst_n        ; clk         ; 1.000        ; 2.090      ; 4.874      ;
; -1.790 ; cnt_h_addr[2]                                                                                                ; h_addr[7]             ; rst_n        ; clk         ; 1.000        ; 2.089      ; 4.857      ;
; -1.786 ; cnt_h_addr[2]                                                                                                ; vga_r[2]~reg0         ; rst_n        ; clk         ; 1.000        ; 2.075      ; 4.839      ;
; -1.785 ; cnt_h_addr[2]                                                                                                ; vga_r[4]~reg0         ; rst_n        ; clk         ; 1.000        ; 2.080      ; 4.843      ;
; -1.785 ; cnt_h_addr[2]                                                                                                ; vga_g[3]~reg0         ; rst_n        ; clk         ; 1.000        ; 2.080      ; 4.843      ;
; -1.782 ; cnt_h_addr[2]                                                                                                ; vga_b[2]~reg0         ; rst_n        ; clk         ; 1.000        ; 2.086      ; 4.846      ;
; -1.781 ; cnt_h_addr[5]                                                                                                ; vga_r[2]~reg0         ; rst_n        ; clk         ; 1.000        ; 2.076      ; 4.835      ;
; -1.780 ; cnt_h_addr[5]                                                                                                ; vga_r[4]~reg0         ; rst_n        ; clk         ; 1.000        ; 2.081      ; 4.839      ;
; -1.780 ; cnt_h_addr[5]                                                                                                ; vga_g[3]~reg0         ; rst_n        ; clk         ; 1.000        ; 2.081      ; 4.839      ;
; -1.778 ; h_addr[0]                                                                                                    ; address[0]            ; rst_n        ; clk         ; 1.000        ; 2.088      ; 4.844      ;
; -1.777 ; h_addr[0]                                                                                                    ; address[5]            ; rst_n        ; clk         ; 1.000        ; 2.088      ; 4.843      ;
; -1.777 ; h_addr[0]                                                                                                    ; address[8]            ; rst_n        ; clk         ; 1.000        ; 2.088      ; 4.843      ;
; -1.777 ; cnt_h_addr[5]                                                                                                ; vga_b[2]~reg0         ; rst_n        ; clk         ; 1.000        ; 2.087      ; 4.842      ;
; -1.776 ; h_addr[0]                                                                                                    ; address[2]            ; rst_n        ; clk         ; 1.000        ; 2.088      ; 4.842      ;
; -1.776 ; h_addr[0]                                                                                                    ; address[3]            ; rst_n        ; clk         ; 1.000        ; 2.088      ; 4.842      ;
; -1.775 ; h_addr[0]                                                                                                    ; address[4]            ; rst_n        ; clk         ; 1.000        ; 2.088      ; 4.841      ;
; -1.775 ; h_addr[0]                                                                                                    ; address[6]            ; rst_n        ; clk         ; 1.000        ; 2.088      ; 4.841      ;
; -1.775 ; h_addr[0]                                                                                                    ; address[7]            ; rst_n        ; clk         ; 1.000        ; 2.088      ; 4.841      ;
; -1.774 ; h_addr[0]                                                                                                    ; address[1]            ; rst_n        ; clk         ; 1.000        ; 2.088      ; 4.840      ;
; -1.773 ; h_addr[3]                                                                                                    ; address[0]            ; rst_n        ; clk         ; 1.000        ; 2.088      ; 4.839      ;
; -1.772 ; h_addr[3]                                                                                                    ; address[5]            ; rst_n        ; clk         ; 1.000        ; 2.088      ; 4.838      ;
; -1.772 ; h_addr[3]                                                                                                    ; address[8]            ; rst_n        ; clk         ; 1.000        ; 2.088      ; 4.838      ;
; -1.771 ; cnt_h_addr[6]                                                                                                ; vga_g[1]~reg0         ; rst_n        ; clk         ; 1.000        ; 2.082      ; 4.831      ;
; -1.771 ; cnt_h_addr[2]                                                                                                ; h_addr[8]             ; rst_n        ; clk         ; 1.000        ; 2.089      ; 4.838      ;
; -1.771 ; h_addr[3]                                                                                                    ; address[2]            ; rst_n        ; clk         ; 1.000        ; 2.088      ; 4.837      ;
; -1.771 ; h_addr[3]                                                                                                    ; address[3]            ; rst_n        ; clk         ; 1.000        ; 2.088      ; 4.837      ;
; -1.770 ; cnt_h_addr[6]                                                                                                ; vga_r[0]~reg0         ; rst_n        ; clk         ; 1.000        ; 2.082      ; 4.830      ;
; -1.770 ; cnt_h_addr[0]                                                                                                ; cnt_h_addr[5]         ; rst_n        ; clk         ; 1.000        ; 2.091      ; 4.839      ;
; -1.770 ; h_addr[3]                                                                                                    ; address[4]            ; rst_n        ; clk         ; 1.000        ; 2.088      ; 4.836      ;
; -1.770 ; h_addr[3]                                                                                                    ; address[6]            ; rst_n        ; clk         ; 1.000        ; 2.088      ; 4.836      ;
; -1.770 ; h_addr[3]                                                                                                    ; address[7]            ; rst_n        ; clk         ; 1.000        ; 2.088      ; 4.836      ;
; -1.769 ; cnt_h_addr[6]                                                                                                ; vga_r[6]~reg0         ; rst_n        ; clk         ; 1.000        ; 2.082      ; 4.829      ;
; -1.769 ; cnt_h_addr[6]                                                                                                ; h_addr[10]            ; rst_n        ; clk         ; 1.000        ; 2.089      ; 4.836      ;
; -1.769 ; h_addr[3]                                                                                                    ; address[1]            ; rst_n        ; clk         ; 1.000        ; 2.088      ; 4.835      ;
; -1.767 ; cnt_h_addr[6]                                                                                                ; vga_b[1]~reg0         ; rst_n        ; clk         ; 1.000        ; 2.082      ; 4.827      ;
; -1.766 ; cnt_h_addr[6]                                                                                                ; vga_r[3]~reg0         ; rst_n        ; clk         ; 1.000        ; 2.082      ; 4.826      ;
; -1.764 ; cnt_h_addr[6]                                                                                                ; vga_g[5]~reg0         ; rst_n        ; clk         ; 1.000        ; 2.082      ; 4.824      ;
+--------+--------------------------------------------------------------------------------------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                            ;
+--------+----------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.110 ; address[0]     ; address[0]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.553      ; 0.669      ;
; -2.110 ; address[1]     ; address[1]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.553      ; 0.669      ;
; -2.110 ; address[2]     ; address[2]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.553      ; 0.669      ;
; -2.110 ; address[3]     ; address[3]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.553      ; 0.669      ;
; -2.110 ; address[4]     ; address[4]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.553      ; 0.669      ;
; -2.110 ; address[5]     ; address[5]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.553      ; 0.669      ;
; -2.110 ; address[6]     ; address[6]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.553      ; 0.669      ;
; -2.110 ; address[7]     ; address[7]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.553      ; 0.669      ;
; -2.110 ; address[8]     ; address[8]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.553      ; 0.669      ;
; -2.110 ; address[9]     ; address[9]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.553      ; 0.669      ;
; -2.110 ; address[10]    ; address[10]                                                                                                  ; rst_n        ; clk         ; 0.000        ; 2.553      ; 0.669      ;
; -2.110 ; address[11]    ; address[11]                                                                                                  ; rst_n        ; clk         ; 0.000        ; 2.553      ; 0.669      ;
; -2.110 ; vsync~reg0     ; vsync~reg0                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.553      ; 0.669      ;
; -2.110 ; hsync~reg0     ; hsync~reg0                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.553      ; 0.669      ;
; 0.244  ; cnt_v_addr[5]  ; v_addr[0]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 2.551      ; 3.021      ;
; 0.245  ; cnt_v_addr[5]  ; v_addr[1]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 2.551      ; 3.022      ;
; 0.336  ; cnt_v_addr[1]  ; cnt_v_addr[9]                                                                                                ; rst_n        ; clk         ; 0.000        ; 2.553      ; 3.115      ;
; 0.337  ; cnt_v_addr[1]  ; cnt_v_addr[0]                                                                                                ; rst_n        ; clk         ; 0.000        ; 2.553      ; 3.116      ;
; 0.338  ; cnt_v_addr[1]  ; cnt_v_addr[2]                                                                                                ; rst_n        ; clk         ; 0.000        ; 2.553      ; 3.117      ;
; 0.339  ; cnt_v_addr[1]  ; cnt_v_addr[3]                                                                                                ; rst_n        ; clk         ; 0.000        ; 2.553      ; 3.118      ;
; 0.354  ; cnt_h_addr[5]  ; h_addr[5]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 2.552      ; 3.132      ;
; 0.356  ; cnt_h_addr[3]  ; cnt_h_addr[3]                                                                                                ; rst_n        ; clk         ; 0.000        ; 2.553      ; 3.135      ;
; 0.359  ; cnt_h_addr[3]  ; h_addr[3]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 2.551      ; 3.136      ;
; 0.370  ; cnt_h_addr[7]  ; hsync~reg0                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.552      ; 3.148      ;
; 0.376  ; cnt_v_addr[7]  ; cnt_v_addr[7]                                                                                                ; rst_n        ; clk         ; 0.000        ; 2.553      ; 3.155      ;
; 0.396  ; cnt_v_addr[4]  ; v_addr[4]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 2.551      ; 3.173      ;
; 0.397  ; cnt_h_addr[9]  ; hsync~reg0                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.553      ; 3.176      ;
; 0.398  ; cnt_h_addr[7]  ; h_addr[7]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 2.551      ; 3.175      ;
; 0.401  ; cnt_h_addr[1]  ; hsync~reg0                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.552      ; 3.179      ;
; 0.403  ; hsync~reg0     ; hsync~reg0                                                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; vsync~reg0     ; vsync~reg0                                                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; address[11]    ; address[11]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; address[8]     ; address[8]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; address[6]     ; address[6]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; address[0]     ; address[0]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; address[1]     ; address[1]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; address[2]     ; address[2]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; address[3]     ; address[3]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; address[4]     ; address[4]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; address[5]     ; address[5]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; address[7]     ; address[7]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; address[10]    ; address[10]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; address[9]     ; address[9]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; address[6]     ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a18~porta_address_reg0 ; rst_n        ; clk         ; 0.000        ; 2.893      ; 3.558      ;
; 0.417  ; cnt_h_addr[2]  ; h_addr[3]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 2.551      ; 3.194      ;
; 0.418  ; cnt_h_addr[8]  ; cnt_h_addr[10]                                                                                               ; rst_n        ; clk         ; 0.000        ; 2.554      ; 3.198      ;
; 0.422  ; cnt_v_addr[4]  ; cnt_v_addr[4]                                                                                                ; rst_n        ; clk         ; 0.000        ; 2.553      ; 3.201      ;
; 0.426  ; cnt_h_addr[4]  ; cnt_h_addr[4]                                                                                                ; rst_n        ; clk         ; 0.000        ; 2.553      ; 3.205      ;
; 0.427  ; cnt_h_addr[8]  ; h_addr[8]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 2.552      ; 3.205      ;
; 0.428  ; cnt_h_addr[3]  ; hsync~reg0                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.552      ; 3.206      ;
; 0.440  ; cnt_h_addr[2]  ; h_addr[2]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 2.551      ; 3.217      ;
; 0.448  ; cnt_v_addr[5]  ; v_addr[10]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.551      ; 3.225      ;
; 0.448  ; cnt_v_addr[5]  ; v_addr[9]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 2.551      ; 3.225      ;
; 0.448  ; cnt_v_addr[5]  ; v_addr[8]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 2.551      ; 3.225      ;
; 0.448  ; cnt_v_addr[5]  ; v_addr[7]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 2.551      ; 3.225      ;
; 0.448  ; cnt_v_addr[5]  ; v_addr[6]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 2.551      ; 3.225      ;
; 0.448  ; cnt_v_addr[5]  ; v_addr[5]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 2.551      ; 3.225      ;
; 0.448  ; cnt_v_addr[5]  ; v_addr[4]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 2.551      ; 3.225      ;
; 0.448  ; cnt_v_addr[5]  ; v_addr[2]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 2.551      ; 3.225      ;
; 0.448  ; cnt_v_addr[5]  ; v_addr[3]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 2.551      ; 3.225      ;
; 0.450  ; address[3]     ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a8~porta_address_reg0  ; rst_n        ; clk         ; 0.000        ; 2.909      ; 3.621      ;
; 0.453  ; cnt_h_addr[5]  ; cnt_h_addr[8]                                                                                                ; rst_n        ; clk         ; 0.000        ; 2.553      ; 3.232      ;
; 0.457  ; cnt_h_addr[5]  ; cnt_h_addr[5]                                                                                                ; rst_n        ; clk         ; 0.000        ; 2.553      ; 3.236      ;
; 0.459  ; address[3]     ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a4~porta_address_reg0  ; rst_n        ; clk         ; 0.000        ; 2.911      ; 3.632      ;
; 0.459  ; cnt_h_addr[5]  ; hsync~reg0                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.553      ; 3.238      ;
; 0.460  ; address[3]     ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a16~porta_address_reg0 ; rst_n        ; clk         ; 0.000        ; 2.905      ; 3.627      ;
; 0.462  ; cnt_h_addr[6]  ; cnt_h_addr[6]                                                                                                ; rst_n        ; clk         ; 0.000        ; 2.553      ; 3.241      ;
; 0.464  ; address[0]     ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a14~porta_address_reg0 ; rst_n        ; clk         ; 0.000        ; 2.891      ; 3.617      ;
; 0.475  ; cnt_h_addr[1]  ; h_addr[1]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 2.551      ; 3.252      ;
; 0.484  ; address[0]     ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a18~porta_address_reg0 ; rst_n        ; clk         ; 0.000        ; 2.893      ; 3.639      ;
; 0.488  ; cnt_h_addr[2]  ; hsync~reg0                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.552      ; 3.266      ;
; 0.489  ; cnt_h_addr[8]  ; hsync~reg0                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.553      ; 3.268      ;
; 0.491  ; address[3]     ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a10~porta_address_reg0 ; rst_n        ; clk         ; 0.000        ; 2.896      ; 3.649      ;
; 0.492  ; cnt_h_addr[5]  ; cnt_h_addr[6]                                                                                                ; rst_n        ; clk         ; 0.000        ; 2.554      ; 3.272      ;
; 0.493  ; cnt_v_addr[1]  ; vsync~reg0                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.553      ; 3.272      ;
; 0.494  ; cnt_v_addr[10] ; cnt_v_addr[9]                                                                                                ; rst_n        ; clk         ; 0.000        ; 2.553      ; 3.273      ;
; 0.494  ; cnt_h_addr[10] ; hsync~reg0                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.552      ; 3.272      ;
; 0.495  ; cnt_h_addr[5]  ; cnt_h_addr[9]                                                                                                ; rst_n        ; clk         ; 0.000        ; 2.553      ; 3.274      ;
; 0.495  ; cnt_v_addr[10] ; cnt_v_addr[0]                                                                                                ; rst_n        ; clk         ; 0.000        ; 2.553      ; 3.274      ;
; 0.496  ; cnt_v_addr[10] ; cnt_v_addr[2]                                                                                                ; rst_n        ; clk         ; 0.000        ; 2.553      ; 3.275      ;
; 0.497  ; cnt_v_addr[6]  ; cnt_v_addr[6]                                                                                                ; rst_n        ; clk         ; 0.000        ; 2.553      ; 3.276      ;
; 0.497  ; cnt_v_addr[10] ; cnt_v_addr[3]                                                                                                ; rst_n        ; clk         ; 0.000        ; 2.553      ; 3.276      ;
; 0.500  ; cnt_h_addr[8]  ; cnt_h_addr[11]                                                                                               ; rst_n        ; clk         ; 0.000        ; 2.554      ; 3.280      ;
; 0.501  ; cnt_v_addr[1]  ; cnt_v_addr[1]                                                                                                ; rst_n        ; clk         ; 0.000        ; 2.553      ; 3.280      ;
; 0.501  ; cnt_h_addr[11] ; hsync~reg0                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.552      ; 3.279      ;
; 0.503  ; address[3]     ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a6~porta_address_reg0  ; rst_n        ; clk         ; 0.000        ; 2.903      ; 3.668      ;
; 0.507  ; address[11]    ; address[9]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.553      ; 3.286      ;
; 0.511  ; cnt_h_addr[1]  ; cnt_h_addr[1]                                                                                                ; rst_n        ; clk         ; 0.000        ; 2.553      ; 3.290      ;
; 0.515  ; address[11]    ; address[10]                                                                                                  ; rst_n        ; clk         ; 0.000        ; 2.553      ; 3.294      ;
; 0.520  ; cnt_v_addr[10] ; v_addr[10]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.551      ; 3.297      ;
; 0.527  ; address[7]     ; address[9]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.552      ; 3.305      ;
; 0.531  ; address[11]    ; address[0]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.554      ; 3.311      ;
; 0.533  ; address[11]    ; address[5]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.554      ; 3.313      ;
; 0.534  ; address[11]    ; address[8]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.554      ; 3.314      ;
; 0.534  ; address[7]     ; address[11]                                                                                                  ; rst_n        ; clk         ; 0.000        ; 2.552      ; 3.312      ;
; 0.535  ; address[7]     ; address[10]                                                                                                  ; rst_n        ; clk         ; 0.000        ; 2.552      ; 3.313      ;
; 0.536  ; address[11]    ; address[3]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.554      ; 3.316      ;
; 0.538  ; cnt_v_addr[5]  ; cnt_v_addr[5]                                                                                                ; rst_n        ; clk         ; 0.000        ; 2.553      ; 3.317      ;
; 0.538  ; address[11]    ; address[2]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.554      ; 3.318      ;
; 0.538  ; cnt_v_addr[10] ; v_addr[0]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 2.551      ; 3.315      ;
+--------+----------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rst_n'                                                                                                                                                                         ;
+-------+----------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.403 ; hsync~reg0     ; hsync~reg0                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; vsync~reg0     ; vsync~reg0                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; address[11]    ; address[11]                                                                                                  ; rst_n        ; rst_n       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; address[8]     ; address[8]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; address[6]     ; address[6]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; address[0]     ; address[0]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; address[1]     ; address[1]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; address[2]     ; address[2]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; address[3]     ; address[3]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; address[4]     ; address[4]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; address[5]     ; address[5]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; address[7]     ; address[7]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; address[10]    ; address[10]                                                                                                  ; rst_n        ; rst_n       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; address[9]     ; address[9]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.080      ; 0.669      ;
; 1.760 ; clk            ; vga_clk~1                                                                                                    ; clk          ; rst_n       ; 0.000        ; 1.563      ; 3.363      ;
; 1.825 ; clk            ; vga_clk~1                                                                                                    ; clk          ; rst_n       ; 0.000        ; 1.563      ; 3.428      ;
; 2.534 ; address[0]     ; address[0]                                                                                                   ; clk          ; rst_n       ; 0.000        ; -2.091     ; 0.669      ;
; 2.534 ; address[1]     ; address[1]                                                                                                   ; clk          ; rst_n       ; 0.000        ; -2.091     ; 0.669      ;
; 2.534 ; address[2]     ; address[2]                                                                                                   ; clk          ; rst_n       ; 0.000        ; -2.091     ; 0.669      ;
; 2.534 ; address[3]     ; address[3]                                                                                                   ; clk          ; rst_n       ; 0.000        ; -2.091     ; 0.669      ;
; 2.534 ; address[4]     ; address[4]                                                                                                   ; clk          ; rst_n       ; 0.000        ; -2.091     ; 0.669      ;
; 2.534 ; address[5]     ; address[5]                                                                                                   ; clk          ; rst_n       ; 0.000        ; -2.091     ; 0.669      ;
; 2.534 ; address[6]     ; address[6]                                                                                                   ; clk          ; rst_n       ; 0.000        ; -2.091     ; 0.669      ;
; 2.534 ; address[7]     ; address[7]                                                                                                   ; clk          ; rst_n       ; 0.000        ; -2.091     ; 0.669      ;
; 2.534 ; address[8]     ; address[8]                                                                                                   ; clk          ; rst_n       ; 0.000        ; -2.091     ; 0.669      ;
; 2.534 ; address[9]     ; address[9]                                                                                                   ; clk          ; rst_n       ; 0.000        ; -2.091     ; 0.669      ;
; 2.534 ; address[10]    ; address[10]                                                                                                  ; clk          ; rst_n       ; 0.000        ; -2.091     ; 0.669      ;
; 2.534 ; address[11]    ; address[11]                                                                                                  ; clk          ; rst_n       ; 0.000        ; -2.091     ; 0.669      ;
; 2.534 ; vsync~reg0     ; vsync~reg0                                                                                                   ; clk          ; rst_n       ; 0.000        ; -2.091     ; 0.669      ;
; 2.534 ; hsync~reg0     ; hsync~reg0                                                                                                   ; clk          ; rst_n       ; 0.000        ; -2.091     ; 0.669      ;
; 2.757 ; cnt_v_addr[5]  ; v_addr[0]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.078      ; 3.021      ;
; 2.758 ; cnt_v_addr[5]  ; v_addr[1]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.078      ; 3.022      ;
; 2.849 ; cnt_v_addr[1]  ; cnt_v_addr[9]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.080      ; 3.115      ;
; 2.850 ; cnt_v_addr[1]  ; cnt_v_addr[0]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.080      ; 3.116      ;
; 2.851 ; cnt_v_addr[1]  ; cnt_v_addr[2]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.080      ; 3.117      ;
; 2.852 ; cnt_v_addr[1]  ; cnt_v_addr[3]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.080      ; 3.118      ;
; 2.867 ; cnt_h_addr[5]  ; h_addr[5]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.079      ; 3.132      ;
; 2.869 ; cnt_h_addr[3]  ; cnt_h_addr[3]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.080      ; 3.135      ;
; 2.872 ; cnt_h_addr[3]  ; h_addr[3]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.078      ; 3.136      ;
; 2.883 ; cnt_h_addr[7]  ; hsync~reg0                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.079      ; 3.148      ;
; 2.889 ; cnt_v_addr[7]  ; cnt_v_addr[7]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.080      ; 3.155      ;
; 2.909 ; cnt_v_addr[4]  ; v_addr[4]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.078      ; 3.173      ;
; 2.910 ; cnt_h_addr[9]  ; hsync~reg0                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.080      ; 3.176      ;
; 2.911 ; cnt_h_addr[7]  ; h_addr[7]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.078      ; 3.175      ;
; 2.914 ; cnt_h_addr[1]  ; hsync~reg0                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.079      ; 3.179      ;
; 2.916 ; address[6]     ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a18~porta_address_reg0 ; rst_n        ; rst_n       ; 0.000        ; 0.420      ; 3.558      ;
; 2.930 ; cnt_h_addr[2]  ; h_addr[3]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.078      ; 3.194      ;
; 2.931 ; cnt_h_addr[8]  ; cnt_h_addr[10]                                                                                               ; rst_n        ; rst_n       ; 0.000        ; 0.081      ; 3.198      ;
; 2.935 ; cnt_v_addr[4]  ; cnt_v_addr[4]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.080      ; 3.201      ;
; 2.939 ; cnt_h_addr[4]  ; cnt_h_addr[4]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.080      ; 3.205      ;
; 2.940 ; cnt_h_addr[8]  ; h_addr[8]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.079      ; 3.205      ;
; 2.941 ; cnt_h_addr[3]  ; hsync~reg0                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.079      ; 3.206      ;
; 2.953 ; cnt_h_addr[2]  ; h_addr[2]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.078      ; 3.217      ;
; 2.961 ; cnt_v_addr[5]  ; v_addr[10]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.078      ; 3.225      ;
; 2.961 ; cnt_v_addr[5]  ; v_addr[9]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.078      ; 3.225      ;
; 2.961 ; cnt_v_addr[5]  ; v_addr[8]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.078      ; 3.225      ;
; 2.961 ; cnt_v_addr[5]  ; v_addr[7]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.078      ; 3.225      ;
; 2.961 ; cnt_v_addr[5]  ; v_addr[6]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.078      ; 3.225      ;
; 2.961 ; cnt_v_addr[5]  ; v_addr[5]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.078      ; 3.225      ;
; 2.961 ; cnt_v_addr[5]  ; v_addr[4]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.078      ; 3.225      ;
; 2.961 ; cnt_v_addr[5]  ; v_addr[2]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.078      ; 3.225      ;
; 2.961 ; cnt_v_addr[5]  ; v_addr[3]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.078      ; 3.225      ;
; 2.963 ; address[3]     ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a8~porta_address_reg0  ; rst_n        ; rst_n       ; 0.000        ; 0.436      ; 3.621      ;
; 2.966 ; cnt_h_addr[5]  ; cnt_h_addr[8]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.080      ; 3.232      ;
; 2.970 ; cnt_h_addr[5]  ; cnt_h_addr[5]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.080      ; 3.236      ;
; 2.972 ; address[3]     ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a4~porta_address_reg0  ; rst_n        ; rst_n       ; 0.000        ; 0.438      ; 3.632      ;
; 2.972 ; cnt_h_addr[5]  ; hsync~reg0                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.080      ; 3.238      ;
; 2.973 ; address[3]     ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a16~porta_address_reg0 ; rst_n        ; rst_n       ; 0.000        ; 0.432      ; 3.627      ;
; 2.975 ; cnt_h_addr[6]  ; cnt_h_addr[6]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.080      ; 3.241      ;
; 2.977 ; address[0]     ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a14~porta_address_reg0 ; rst_n        ; rst_n       ; 0.000        ; 0.418      ; 3.617      ;
; 2.988 ; cnt_h_addr[1]  ; h_addr[1]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.078      ; 3.252      ;
; 2.997 ; address[0]     ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a18~porta_address_reg0 ; rst_n        ; rst_n       ; 0.000        ; 0.420      ; 3.639      ;
; 3.001 ; cnt_h_addr[2]  ; hsync~reg0                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.079      ; 3.266      ;
; 3.002 ; cnt_h_addr[8]  ; hsync~reg0                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.080      ; 3.268      ;
; 3.004 ; address[3]     ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a10~porta_address_reg0 ; rst_n        ; rst_n       ; 0.000        ; 0.423      ; 3.649      ;
; 3.005 ; cnt_h_addr[5]  ; cnt_h_addr[6]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.081      ; 3.272      ;
; 3.006 ; cnt_v_addr[1]  ; vsync~reg0                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.080      ; 3.272      ;
; 3.007 ; cnt_v_addr[10] ; cnt_v_addr[9]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.080      ; 3.273      ;
; 3.007 ; cnt_h_addr[10] ; hsync~reg0                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.079      ; 3.272      ;
; 3.008 ; cnt_h_addr[5]  ; cnt_h_addr[9]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.080      ; 3.274      ;
; 3.008 ; cnt_v_addr[10] ; cnt_v_addr[0]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.080      ; 3.274      ;
; 3.009 ; cnt_v_addr[10] ; cnt_v_addr[2]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.080      ; 3.275      ;
; 3.010 ; cnt_v_addr[6]  ; cnt_v_addr[6]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.080      ; 3.276      ;
; 3.010 ; cnt_v_addr[10] ; cnt_v_addr[3]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.080      ; 3.276      ;
; 3.013 ; cnt_h_addr[8]  ; cnt_h_addr[11]                                                                                               ; rst_n        ; rst_n       ; 0.000        ; 0.081      ; 3.280      ;
; 3.014 ; cnt_v_addr[1]  ; cnt_v_addr[1]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.080      ; 3.280      ;
; 3.014 ; cnt_h_addr[11] ; hsync~reg0                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.079      ; 3.279      ;
; 3.016 ; address[3]     ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a6~porta_address_reg0  ; rst_n        ; rst_n       ; 0.000        ; 0.430      ; 3.668      ;
; 3.020 ; address[11]    ; address[9]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.080      ; 3.286      ;
; 3.024 ; cnt_h_addr[1]  ; cnt_h_addr[1]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.080      ; 3.290      ;
; 3.028 ; address[11]    ; address[10]                                                                                                  ; rst_n        ; rst_n       ; 0.000        ; 0.080      ; 3.294      ;
; 3.033 ; cnt_v_addr[10] ; v_addr[10]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.078      ; 3.297      ;
; 3.040 ; address[7]     ; address[9]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.079      ; 3.305      ;
; 3.044 ; address[11]    ; address[0]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.081      ; 3.311      ;
; 3.046 ; address[11]    ; address[5]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.081      ; 3.313      ;
; 3.047 ; address[11]    ; address[8]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.081      ; 3.314      ;
; 3.047 ; address[7]     ; address[11]                                                                                                  ; rst_n        ; rst_n       ; 0.000        ; 0.079      ; 3.312      ;
; 3.048 ; address[7]     ; address[10]                                                                                                  ; rst_n        ; rst_n       ; 0.000        ; 0.079      ; 3.313      ;
; 3.049 ; address[11]    ; address[3]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.081      ; 3.316      ;
; 3.051 ; cnt_v_addr[5]  ; cnt_v_addr[5]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.080      ; 3.317      ;
+-------+----------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'rst_n'                                                                   ;
+--------+-----------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------+--------------+-------------+--------------+------------+------------+
; -4.199 ; rst_n     ; address[0]     ; rst_n        ; rst_n       ; 0.500        ; 4.224      ; 8.921      ;
; -4.199 ; rst_n     ; address[1]     ; rst_n        ; rst_n       ; 0.500        ; 4.224      ; 8.921      ;
; -4.199 ; rst_n     ; address[2]     ; rst_n        ; rst_n       ; 0.500        ; 4.224      ; 8.921      ;
; -4.199 ; rst_n     ; address[3]     ; rst_n        ; rst_n       ; 0.500        ; 4.224      ; 8.921      ;
; -4.199 ; rst_n     ; address[4]     ; rst_n        ; rst_n       ; 0.500        ; 4.224      ; 8.921      ;
; -4.199 ; rst_n     ; address[5]     ; rst_n        ; rst_n       ; 0.500        ; 4.224      ; 8.921      ;
; -4.199 ; rst_n     ; address[6]     ; rst_n        ; rst_n       ; 0.500        ; 4.224      ; 8.921      ;
; -4.199 ; rst_n     ; address[7]     ; rst_n        ; rst_n       ; 0.500        ; 4.224      ; 8.921      ;
; -4.199 ; rst_n     ; address[8]     ; rst_n        ; rst_n       ; 0.500        ; 4.224      ; 8.921      ;
; -4.195 ; rst_n     ; vga_r[2]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 4.213      ; 8.906      ;
; -4.185 ; rst_n     ; vga_b[4]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 4.222      ; 8.905      ;
; -4.185 ; rst_n     ; vga_b[6]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 4.222      ; 8.905      ;
; -4.184 ; rst_n     ; vga_b[2]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 4.224      ; 8.906      ;
; -4.183 ; rst_n     ; vga_r[4]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 4.218      ; 8.899      ;
; -4.183 ; rst_n     ; vga_g[3]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 4.218      ; 8.899      ;
; -4.181 ; rst_n     ; vga_r[0]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 4.220      ; 8.899      ;
; -4.181 ; rst_n     ; vga_r[3]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 4.220      ; 8.899      ;
; -4.181 ; rst_n     ; vga_r[5]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 4.220      ; 8.899      ;
; -4.181 ; rst_n     ; vga_r[6]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 4.220      ; 8.899      ;
; -4.181 ; rst_n     ; vga_r[7]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 4.220      ; 8.899      ;
; -4.181 ; rst_n     ; vga_b[0]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 4.220      ; 8.899      ;
; -4.181 ; rst_n     ; vga_b[1]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 4.220      ; 8.899      ;
; -4.181 ; rst_n     ; vga_b[3]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 4.220      ; 8.899      ;
; -4.181 ; rst_n     ; vga_b[5]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 4.220      ; 8.899      ;
; -4.181 ; rst_n     ; vga_b[7]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 4.220      ; 8.899      ;
; -4.181 ; rst_n     ; vga_g[0]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 4.220      ; 8.899      ;
; -4.181 ; rst_n     ; vga_g[1]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 4.220      ; 8.899      ;
; -4.181 ; rst_n     ; vga_g[2]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 4.220      ; 8.899      ;
; -4.181 ; rst_n     ; vga_g[4]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 4.220      ; 8.899      ;
; -4.181 ; rst_n     ; vga_g[5]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 4.220      ; 8.899      ;
; -4.181 ; rst_n     ; vga_g[6]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 4.215      ; 8.894      ;
; -4.181 ; rst_n     ; vga_g[7]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 4.215      ; 8.894      ;
; -4.168 ; rst_n     ; cnt_v_addr[1]  ; rst_n        ; rst_n       ; 0.500        ; 4.227      ; 8.893      ;
; -4.168 ; rst_n     ; cnt_v_addr[4]  ; rst_n        ; rst_n       ; 0.500        ; 4.227      ; 8.893      ;
; -4.168 ; rst_n     ; cnt_v_addr[5]  ; rst_n        ; rst_n       ; 0.500        ; 4.227      ; 8.893      ;
; -4.168 ; rst_n     ; cnt_v_addr[6]  ; rst_n        ; rst_n       ; 0.500        ; 4.227      ; 8.893      ;
; -4.168 ; rst_n     ; cnt_v_addr[7]  ; rst_n        ; rst_n       ; 0.500        ; 4.227      ; 8.893      ;
; -4.168 ; rst_n     ; cnt_v_addr[8]  ; rst_n        ; rst_n       ; 0.500        ; 4.227      ; 8.893      ;
; -4.168 ; rst_n     ; cnt_v_addr[10] ; rst_n        ; rst_n       ; 0.500        ; 4.227      ; 8.893      ;
; -4.168 ; rst_n     ; cnt_v_addr[11] ; rst_n        ; rst_n       ; 0.500        ; 4.227      ; 8.893      ;
; -4.148 ; rst_n     ; address[9]     ; rst_n        ; rst_n       ; 0.500        ; 4.223      ; 8.869      ;
; -4.148 ; rst_n     ; address[10]    ; rst_n        ; rst_n       ; 0.500        ; 4.223      ; 8.869      ;
; -4.148 ; rst_n     ; address[11]    ; rst_n        ; rst_n       ; 0.500        ; 4.223      ; 8.869      ;
; -4.132 ; rst_n     ; cnt_v_addr[9]  ; rst_n        ; rst_n       ; 0.500        ; 4.227      ; 8.857      ;
; -4.132 ; rst_n     ; cnt_v_addr[3]  ; rst_n        ; rst_n       ; 0.500        ; 4.227      ; 8.857      ;
; -4.132 ; rst_n     ; cnt_v_addr[2]  ; rst_n        ; rst_n       ; 0.500        ; 4.227      ; 8.857      ;
; -4.132 ; rst_n     ; cnt_v_addr[0]  ; rst_n        ; rst_n       ; 0.500        ; 4.227      ; 8.857      ;
; -4.132 ; rst_n     ; vsync~reg0     ; rst_n        ; rst_n       ; 0.500        ; 4.227      ; 8.857      ;
; -4.120 ; rst_n     ; address[0]     ; rst_n        ; rst_n       ; 1.000        ; 4.224      ; 9.342      ;
; -4.120 ; rst_n     ; address[1]     ; rst_n        ; rst_n       ; 1.000        ; 4.224      ; 9.342      ;
; -4.120 ; rst_n     ; address[2]     ; rst_n        ; rst_n       ; 1.000        ; 4.224      ; 9.342      ;
; -4.120 ; rst_n     ; address[3]     ; rst_n        ; rst_n       ; 1.000        ; 4.224      ; 9.342      ;
; -4.120 ; rst_n     ; address[4]     ; rst_n        ; rst_n       ; 1.000        ; 4.224      ; 9.342      ;
; -4.120 ; rst_n     ; address[5]     ; rst_n        ; rst_n       ; 1.000        ; 4.224      ; 9.342      ;
; -4.120 ; rst_n     ; address[6]     ; rst_n        ; rst_n       ; 1.000        ; 4.224      ; 9.342      ;
; -4.120 ; rst_n     ; address[7]     ; rst_n        ; rst_n       ; 1.000        ; 4.224      ; 9.342      ;
; -4.120 ; rst_n     ; address[8]     ; rst_n        ; rst_n       ; 1.000        ; 4.224      ; 9.342      ;
; -4.118 ; rst_n     ; vga_r[2]~reg0  ; rst_n        ; rst_n       ; 1.000        ; 4.213      ; 9.329      ;
; -4.109 ; rst_n     ; vga_b[4]~reg0  ; rst_n        ; rst_n       ; 1.000        ; 4.222      ; 9.329      ;
; -4.109 ; rst_n     ; vga_b[6]~reg0  ; rst_n        ; rst_n       ; 1.000        ; 4.222      ; 9.329      ;
; -4.108 ; rst_n     ; vga_b[2]~reg0  ; rst_n        ; rst_n       ; 1.000        ; 4.224      ; 9.330      ;
; -4.106 ; rst_n     ; vga_r[4]~reg0  ; rst_n        ; rst_n       ; 1.000        ; 4.218      ; 9.322      ;
; -4.106 ; rst_n     ; vga_g[3]~reg0  ; rst_n        ; rst_n       ; 1.000        ; 4.218      ; 9.322      ;
; -4.105 ; rst_n     ; vga_r[0]~reg0  ; rst_n        ; rst_n       ; 1.000        ; 4.220      ; 9.323      ;
; -4.105 ; rst_n     ; vga_r[3]~reg0  ; rst_n        ; rst_n       ; 1.000        ; 4.220      ; 9.323      ;
; -4.105 ; rst_n     ; vga_r[5]~reg0  ; rst_n        ; rst_n       ; 1.000        ; 4.220      ; 9.323      ;
; -4.105 ; rst_n     ; vga_r[6]~reg0  ; rst_n        ; rst_n       ; 1.000        ; 4.220      ; 9.323      ;
; -4.105 ; rst_n     ; vga_r[7]~reg0  ; rst_n        ; rst_n       ; 1.000        ; 4.220      ; 9.323      ;
; -4.105 ; rst_n     ; vga_b[0]~reg0  ; rst_n        ; rst_n       ; 1.000        ; 4.220      ; 9.323      ;
; -4.105 ; rst_n     ; vga_b[1]~reg0  ; rst_n        ; rst_n       ; 1.000        ; 4.220      ; 9.323      ;
; -4.105 ; rst_n     ; vga_b[3]~reg0  ; rst_n        ; rst_n       ; 1.000        ; 4.220      ; 9.323      ;
; -4.105 ; rst_n     ; vga_b[5]~reg0  ; rst_n        ; rst_n       ; 1.000        ; 4.220      ; 9.323      ;
; -4.105 ; rst_n     ; vga_b[7]~reg0  ; rst_n        ; rst_n       ; 1.000        ; 4.220      ; 9.323      ;
; -4.105 ; rst_n     ; vga_g[0]~reg0  ; rst_n        ; rst_n       ; 1.000        ; 4.220      ; 9.323      ;
; -4.105 ; rst_n     ; vga_g[1]~reg0  ; rst_n        ; rst_n       ; 1.000        ; 4.220      ; 9.323      ;
; -4.105 ; rst_n     ; vga_g[2]~reg0  ; rst_n        ; rst_n       ; 1.000        ; 4.220      ; 9.323      ;
; -4.105 ; rst_n     ; vga_g[4]~reg0  ; rst_n        ; rst_n       ; 1.000        ; 4.220      ; 9.323      ;
; -4.105 ; rst_n     ; vga_g[5]~reg0  ; rst_n        ; rst_n       ; 1.000        ; 4.220      ; 9.323      ;
; -4.097 ; rst_n     ; vga_g[6]~reg0  ; rst_n        ; rst_n       ; 1.000        ; 4.215      ; 9.310      ;
; -4.097 ; rst_n     ; vga_g[7]~reg0  ; rst_n        ; rst_n       ; 1.000        ; 4.215      ; 9.310      ;
; -4.087 ; rst_n     ; cnt_v_addr[1]  ; rst_n        ; rst_n       ; 1.000        ; 4.227      ; 9.312      ;
; -4.087 ; rst_n     ; cnt_v_addr[4]  ; rst_n        ; rst_n       ; 1.000        ; 4.227      ; 9.312      ;
; -4.087 ; rst_n     ; cnt_v_addr[5]  ; rst_n        ; rst_n       ; 1.000        ; 4.227      ; 9.312      ;
; -4.087 ; rst_n     ; cnt_v_addr[6]  ; rst_n        ; rst_n       ; 1.000        ; 4.227      ; 9.312      ;
; -4.087 ; rst_n     ; cnt_v_addr[7]  ; rst_n        ; rst_n       ; 1.000        ; 4.227      ; 9.312      ;
; -4.087 ; rst_n     ; cnt_v_addr[8]  ; rst_n        ; rst_n       ; 1.000        ; 4.227      ; 9.312      ;
; -4.087 ; rst_n     ; cnt_v_addr[10] ; rst_n        ; rst_n       ; 1.000        ; 4.227      ; 9.312      ;
; -4.087 ; rst_n     ; cnt_v_addr[11] ; rst_n        ; rst_n       ; 1.000        ; 4.227      ; 9.312      ;
; -4.064 ; rst_n     ; address[9]     ; rst_n        ; rst_n       ; 1.000        ; 4.223      ; 9.285      ;
; -4.064 ; rst_n     ; address[10]    ; rst_n        ; rst_n       ; 1.000        ; 4.223      ; 9.285      ;
; -4.064 ; rst_n     ; address[11]    ; rst_n        ; rst_n       ; 1.000        ; 4.223      ; 9.285      ;
; -4.055 ; rst_n     ; vga_r[1]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 4.216      ; 8.769      ;
; -4.039 ; rst_n     ; cnt_v_addr[9]  ; rst_n        ; rst_n       ; 1.000        ; 4.227      ; 9.264      ;
; -4.039 ; rst_n     ; cnt_v_addr[3]  ; rst_n        ; rst_n       ; 1.000        ; 4.227      ; 9.264      ;
; -4.039 ; rst_n     ; cnt_v_addr[2]  ; rst_n        ; rst_n       ; 1.000        ; 4.227      ; 9.264      ;
; -4.039 ; rst_n     ; cnt_v_addr[0]  ; rst_n        ; rst_n       ; 1.000        ; 4.227      ; 9.264      ;
; -4.039 ; rst_n     ; vsync~reg0     ; rst_n        ; rst_n       ; 1.000        ; 4.227      ; 9.264      ;
; -4.039 ; rst_n     ; cnt_h_addr[1]  ; rst_n        ; rst_n       ; 0.500        ; 4.229      ; 8.766      ;
; -4.039 ; rst_n     ; cnt_h_addr[2]  ; rst_n        ; rst_n       ; 0.500        ; 4.229      ; 8.766      ;
; -4.039 ; rst_n     ; cnt_h_addr[3]  ; rst_n        ; rst_n       ; 0.500        ; 4.229      ; 8.766      ;
+--------+-----------+----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                     ;
+--------+-----------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------+--------------+-------------+--------------+------------+------------+
; -1.961 ; rst_n     ; address[0]     ; rst_n        ; clk         ; 0.500        ; 6.482      ; 8.921      ;
; -1.961 ; rst_n     ; address[1]     ; rst_n        ; clk         ; 0.500        ; 6.482      ; 8.921      ;
; -1.961 ; rst_n     ; address[2]     ; rst_n        ; clk         ; 0.500        ; 6.482      ; 8.921      ;
; -1.961 ; rst_n     ; address[3]     ; rst_n        ; clk         ; 0.500        ; 6.482      ; 8.921      ;
; -1.961 ; rst_n     ; address[4]     ; rst_n        ; clk         ; 0.500        ; 6.482      ; 8.921      ;
; -1.961 ; rst_n     ; address[5]     ; rst_n        ; clk         ; 0.500        ; 6.482      ; 8.921      ;
; -1.961 ; rst_n     ; address[6]     ; rst_n        ; clk         ; 0.500        ; 6.482      ; 8.921      ;
; -1.961 ; rst_n     ; address[7]     ; rst_n        ; clk         ; 0.500        ; 6.482      ; 8.921      ;
; -1.961 ; rst_n     ; address[8]     ; rst_n        ; clk         ; 0.500        ; 6.482      ; 8.921      ;
; -1.957 ; rst_n     ; vga_r[2]~reg0  ; rst_n        ; clk         ; 0.500        ; 6.471      ; 8.906      ;
; -1.947 ; rst_n     ; vga_b[4]~reg0  ; rst_n        ; clk         ; 0.500        ; 6.480      ; 8.905      ;
; -1.947 ; rst_n     ; vga_b[6]~reg0  ; rst_n        ; clk         ; 0.500        ; 6.480      ; 8.905      ;
; -1.946 ; rst_n     ; vga_b[2]~reg0  ; rst_n        ; clk         ; 0.500        ; 6.482      ; 8.906      ;
; -1.945 ; rst_n     ; vga_r[4]~reg0  ; rst_n        ; clk         ; 0.500        ; 6.476      ; 8.899      ;
; -1.945 ; rst_n     ; vga_g[3]~reg0  ; rst_n        ; clk         ; 0.500        ; 6.476      ; 8.899      ;
; -1.943 ; rst_n     ; vga_r[0]~reg0  ; rst_n        ; clk         ; 0.500        ; 6.478      ; 8.899      ;
; -1.943 ; rst_n     ; vga_r[3]~reg0  ; rst_n        ; clk         ; 0.500        ; 6.478      ; 8.899      ;
; -1.943 ; rst_n     ; vga_r[5]~reg0  ; rst_n        ; clk         ; 0.500        ; 6.478      ; 8.899      ;
; -1.943 ; rst_n     ; vga_r[6]~reg0  ; rst_n        ; clk         ; 0.500        ; 6.478      ; 8.899      ;
; -1.943 ; rst_n     ; vga_r[7]~reg0  ; rst_n        ; clk         ; 0.500        ; 6.478      ; 8.899      ;
; -1.943 ; rst_n     ; vga_b[0]~reg0  ; rst_n        ; clk         ; 0.500        ; 6.478      ; 8.899      ;
; -1.943 ; rst_n     ; vga_b[1]~reg0  ; rst_n        ; clk         ; 0.500        ; 6.478      ; 8.899      ;
; -1.943 ; rst_n     ; vga_b[3]~reg0  ; rst_n        ; clk         ; 0.500        ; 6.478      ; 8.899      ;
; -1.943 ; rst_n     ; vga_b[5]~reg0  ; rst_n        ; clk         ; 0.500        ; 6.478      ; 8.899      ;
; -1.943 ; rst_n     ; vga_b[7]~reg0  ; rst_n        ; clk         ; 0.500        ; 6.478      ; 8.899      ;
; -1.943 ; rst_n     ; vga_g[0]~reg0  ; rst_n        ; clk         ; 0.500        ; 6.478      ; 8.899      ;
; -1.943 ; rst_n     ; vga_g[1]~reg0  ; rst_n        ; clk         ; 0.500        ; 6.478      ; 8.899      ;
; -1.943 ; rst_n     ; vga_g[2]~reg0  ; rst_n        ; clk         ; 0.500        ; 6.478      ; 8.899      ;
; -1.943 ; rst_n     ; vga_g[4]~reg0  ; rst_n        ; clk         ; 0.500        ; 6.478      ; 8.899      ;
; -1.943 ; rst_n     ; vga_g[5]~reg0  ; rst_n        ; clk         ; 0.500        ; 6.478      ; 8.899      ;
; -1.943 ; rst_n     ; vga_g[6]~reg0  ; rst_n        ; clk         ; 0.500        ; 6.473      ; 8.894      ;
; -1.943 ; rst_n     ; vga_g[7]~reg0  ; rst_n        ; clk         ; 0.500        ; 6.473      ; 8.894      ;
; -1.930 ; rst_n     ; cnt_v_addr[1]  ; rst_n        ; clk         ; 0.500        ; 6.485      ; 8.893      ;
; -1.930 ; rst_n     ; cnt_v_addr[4]  ; rst_n        ; clk         ; 0.500        ; 6.485      ; 8.893      ;
; -1.930 ; rst_n     ; cnt_v_addr[5]  ; rst_n        ; clk         ; 0.500        ; 6.485      ; 8.893      ;
; -1.930 ; rst_n     ; cnt_v_addr[6]  ; rst_n        ; clk         ; 0.500        ; 6.485      ; 8.893      ;
; -1.930 ; rst_n     ; cnt_v_addr[7]  ; rst_n        ; clk         ; 0.500        ; 6.485      ; 8.893      ;
; -1.930 ; rst_n     ; cnt_v_addr[8]  ; rst_n        ; clk         ; 0.500        ; 6.485      ; 8.893      ;
; -1.930 ; rst_n     ; cnt_v_addr[10] ; rst_n        ; clk         ; 0.500        ; 6.485      ; 8.893      ;
; -1.930 ; rst_n     ; cnt_v_addr[11] ; rst_n        ; clk         ; 0.500        ; 6.485      ; 8.893      ;
; -1.910 ; rst_n     ; address[9]     ; rst_n        ; clk         ; 0.500        ; 6.481      ; 8.869      ;
; -1.910 ; rst_n     ; address[10]    ; rst_n        ; clk         ; 0.500        ; 6.481      ; 8.869      ;
; -1.910 ; rst_n     ; address[11]    ; rst_n        ; clk         ; 0.500        ; 6.481      ; 8.869      ;
; -1.894 ; rst_n     ; cnt_v_addr[9]  ; rst_n        ; clk         ; 0.500        ; 6.485      ; 8.857      ;
; -1.894 ; rst_n     ; cnt_v_addr[3]  ; rst_n        ; clk         ; 0.500        ; 6.485      ; 8.857      ;
; -1.894 ; rst_n     ; cnt_v_addr[2]  ; rst_n        ; clk         ; 0.500        ; 6.485      ; 8.857      ;
; -1.894 ; rst_n     ; cnt_v_addr[0]  ; rst_n        ; clk         ; 0.500        ; 6.485      ; 8.857      ;
; -1.894 ; rst_n     ; vsync~reg0     ; rst_n        ; clk         ; 0.500        ; 6.485      ; 8.857      ;
; -1.882 ; rst_n     ; address[0]     ; rst_n        ; clk         ; 1.000        ; 6.482      ; 9.342      ;
; -1.882 ; rst_n     ; address[1]     ; rst_n        ; clk         ; 1.000        ; 6.482      ; 9.342      ;
; -1.882 ; rst_n     ; address[2]     ; rst_n        ; clk         ; 1.000        ; 6.482      ; 9.342      ;
; -1.882 ; rst_n     ; address[3]     ; rst_n        ; clk         ; 1.000        ; 6.482      ; 9.342      ;
; -1.882 ; rst_n     ; address[4]     ; rst_n        ; clk         ; 1.000        ; 6.482      ; 9.342      ;
; -1.882 ; rst_n     ; address[5]     ; rst_n        ; clk         ; 1.000        ; 6.482      ; 9.342      ;
; -1.882 ; rst_n     ; address[6]     ; rst_n        ; clk         ; 1.000        ; 6.482      ; 9.342      ;
; -1.882 ; rst_n     ; address[7]     ; rst_n        ; clk         ; 1.000        ; 6.482      ; 9.342      ;
; -1.882 ; rst_n     ; address[8]     ; rst_n        ; clk         ; 1.000        ; 6.482      ; 9.342      ;
; -1.880 ; rst_n     ; vga_r[2]~reg0  ; rst_n        ; clk         ; 1.000        ; 6.471      ; 9.329      ;
; -1.871 ; rst_n     ; vga_b[4]~reg0  ; rst_n        ; clk         ; 1.000        ; 6.480      ; 9.329      ;
; -1.871 ; rst_n     ; vga_b[6]~reg0  ; rst_n        ; clk         ; 1.000        ; 6.480      ; 9.329      ;
; -1.870 ; rst_n     ; vga_b[2]~reg0  ; rst_n        ; clk         ; 1.000        ; 6.482      ; 9.330      ;
; -1.868 ; rst_n     ; vga_r[4]~reg0  ; rst_n        ; clk         ; 1.000        ; 6.476      ; 9.322      ;
; -1.868 ; rst_n     ; vga_g[3]~reg0  ; rst_n        ; clk         ; 1.000        ; 6.476      ; 9.322      ;
; -1.867 ; rst_n     ; vga_r[0]~reg0  ; rst_n        ; clk         ; 1.000        ; 6.478      ; 9.323      ;
; -1.867 ; rst_n     ; vga_r[3]~reg0  ; rst_n        ; clk         ; 1.000        ; 6.478      ; 9.323      ;
; -1.867 ; rst_n     ; vga_r[5]~reg0  ; rst_n        ; clk         ; 1.000        ; 6.478      ; 9.323      ;
; -1.867 ; rst_n     ; vga_r[6]~reg0  ; rst_n        ; clk         ; 1.000        ; 6.478      ; 9.323      ;
; -1.867 ; rst_n     ; vga_r[7]~reg0  ; rst_n        ; clk         ; 1.000        ; 6.478      ; 9.323      ;
; -1.867 ; rst_n     ; vga_b[0]~reg0  ; rst_n        ; clk         ; 1.000        ; 6.478      ; 9.323      ;
; -1.867 ; rst_n     ; vga_b[1]~reg0  ; rst_n        ; clk         ; 1.000        ; 6.478      ; 9.323      ;
; -1.867 ; rst_n     ; vga_b[3]~reg0  ; rst_n        ; clk         ; 1.000        ; 6.478      ; 9.323      ;
; -1.867 ; rst_n     ; vga_b[5]~reg0  ; rst_n        ; clk         ; 1.000        ; 6.478      ; 9.323      ;
; -1.867 ; rst_n     ; vga_b[7]~reg0  ; rst_n        ; clk         ; 1.000        ; 6.478      ; 9.323      ;
; -1.867 ; rst_n     ; vga_g[0]~reg0  ; rst_n        ; clk         ; 1.000        ; 6.478      ; 9.323      ;
; -1.867 ; rst_n     ; vga_g[1]~reg0  ; rst_n        ; clk         ; 1.000        ; 6.478      ; 9.323      ;
; -1.867 ; rst_n     ; vga_g[2]~reg0  ; rst_n        ; clk         ; 1.000        ; 6.478      ; 9.323      ;
; -1.867 ; rst_n     ; vga_g[4]~reg0  ; rst_n        ; clk         ; 1.000        ; 6.478      ; 9.323      ;
; -1.867 ; rst_n     ; vga_g[5]~reg0  ; rst_n        ; clk         ; 1.000        ; 6.478      ; 9.323      ;
; -1.859 ; rst_n     ; vga_g[6]~reg0  ; rst_n        ; clk         ; 1.000        ; 6.473      ; 9.310      ;
; -1.859 ; rst_n     ; vga_g[7]~reg0  ; rst_n        ; clk         ; 1.000        ; 6.473      ; 9.310      ;
; -1.849 ; rst_n     ; cnt_v_addr[1]  ; rst_n        ; clk         ; 1.000        ; 6.485      ; 9.312      ;
; -1.849 ; rst_n     ; cnt_v_addr[4]  ; rst_n        ; clk         ; 1.000        ; 6.485      ; 9.312      ;
; -1.849 ; rst_n     ; cnt_v_addr[5]  ; rst_n        ; clk         ; 1.000        ; 6.485      ; 9.312      ;
; -1.849 ; rst_n     ; cnt_v_addr[6]  ; rst_n        ; clk         ; 1.000        ; 6.485      ; 9.312      ;
; -1.849 ; rst_n     ; cnt_v_addr[7]  ; rst_n        ; clk         ; 1.000        ; 6.485      ; 9.312      ;
; -1.849 ; rst_n     ; cnt_v_addr[8]  ; rst_n        ; clk         ; 1.000        ; 6.485      ; 9.312      ;
; -1.849 ; rst_n     ; cnt_v_addr[10] ; rst_n        ; clk         ; 1.000        ; 6.485      ; 9.312      ;
; -1.849 ; rst_n     ; cnt_v_addr[11] ; rst_n        ; clk         ; 1.000        ; 6.485      ; 9.312      ;
; -1.826 ; rst_n     ; address[9]     ; rst_n        ; clk         ; 1.000        ; 6.481      ; 9.285      ;
; -1.826 ; rst_n     ; address[10]    ; rst_n        ; clk         ; 1.000        ; 6.481      ; 9.285      ;
; -1.826 ; rst_n     ; address[11]    ; rst_n        ; clk         ; 1.000        ; 6.481      ; 9.285      ;
; -1.817 ; rst_n     ; vga_r[1]~reg0  ; rst_n        ; clk         ; 0.500        ; 6.474      ; 8.769      ;
; -1.801 ; rst_n     ; cnt_v_addr[9]  ; rst_n        ; clk         ; 1.000        ; 6.485      ; 9.264      ;
; -1.801 ; rst_n     ; cnt_v_addr[3]  ; rst_n        ; clk         ; 1.000        ; 6.485      ; 9.264      ;
; -1.801 ; rst_n     ; cnt_v_addr[2]  ; rst_n        ; clk         ; 1.000        ; 6.485      ; 9.264      ;
; -1.801 ; rst_n     ; cnt_v_addr[0]  ; rst_n        ; clk         ; 1.000        ; 6.485      ; 9.264      ;
; -1.801 ; rst_n     ; vsync~reg0     ; rst_n        ; clk         ; 1.000        ; 6.485      ; 9.264      ;
; -1.801 ; rst_n     ; cnt_h_addr[1]  ; rst_n        ; clk         ; 0.500        ; 6.487      ; 8.766      ;
; -1.801 ; rst_n     ; cnt_h_addr[2]  ; rst_n        ; clk         ; 0.500        ; 6.487      ; 8.766      ;
; -1.801 ; rst_n     ; cnt_h_addr[3]  ; rst_n        ; clk         ; 0.500        ; 6.487      ; 8.766      ;
+--------+-----------+----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                            ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; 1.643 ; rst_n     ; h_addr[10]            ; rst_n        ; clk         ; 0.000        ; 6.780      ; 8.649      ;
; 1.643 ; rst_n     ; h_addr[6]             ; rst_n        ; clk         ; 0.000        ; 6.780      ; 8.649      ;
; 1.643 ; rst_n     ; h_addr[1]             ; rst_n        ; clk         ; 0.000        ; 6.780      ; 8.649      ;
; 1.643 ; rst_n     ; h_addr[2]             ; rst_n        ; clk         ; 0.000        ; 6.780      ; 8.649      ;
; 1.643 ; rst_n     ; h_addr[3]             ; rst_n        ; clk         ; 0.000        ; 6.780      ; 8.649      ;
; 1.643 ; rst_n     ; h_addr[0]             ; rst_n        ; clk         ; 0.000        ; 6.780      ; 8.649      ;
; 1.643 ; rst_n     ; h_addr[4]             ; rst_n        ; clk         ; 0.000        ; 6.780      ; 8.649      ;
; 1.643 ; rst_n     ; h_addr[5]             ; rst_n        ; clk         ; 0.000        ; 6.780      ; 8.649      ;
; 1.643 ; rst_n     ; h_addr[7]             ; rst_n        ; clk         ; 0.000        ; 6.780      ; 8.649      ;
; 1.643 ; rst_n     ; h_addr[8]             ; rst_n        ; clk         ; 0.000        ; 6.780      ; 8.649      ;
; 1.643 ; rst_n     ; h_addr[9]             ; rst_n        ; clk         ; 0.000        ; 6.780      ; 8.649      ;
; 1.738 ; rst_n     ; cnt_h_addr[1]         ; rst_n        ; clk         ; 0.000        ; 6.782      ; 8.746      ;
; 1.738 ; rst_n     ; cnt_h_addr[2]         ; rst_n        ; clk         ; 0.000        ; 6.782      ; 8.746      ;
; 1.738 ; rst_n     ; cnt_h_addr[3]         ; rst_n        ; clk         ; 0.000        ; 6.782      ; 8.746      ;
; 1.738 ; rst_n     ; cnt_h_addr[4]         ; rst_n        ; clk         ; 0.000        ; 6.782      ; 8.746      ;
; 1.738 ; rst_n     ; cnt_h_addr[7]         ; rst_n        ; clk         ; 0.000        ; 6.782      ; 8.746      ;
; 1.738 ; rst_n     ; cnt_h_addr[10]        ; rst_n        ; clk         ; 0.000        ; 6.782      ; 8.746      ;
; 1.738 ; rst_n     ; cnt_h_addr[11]        ; rst_n        ; clk         ; 0.000        ; 6.782      ; 8.746      ;
; 1.738 ; rst_n     ; cnt_h_addr[6]         ; rst_n        ; clk         ; 0.000        ; 6.782      ; 8.746      ;
; 1.739 ; rst_n     ; v_addr[10]            ; rst_n        ; clk         ; 0.000        ; 6.778      ; 8.743      ;
; 1.739 ; rst_n     ; v_addr[9]             ; rst_n        ; clk         ; 0.000        ; 6.778      ; 8.743      ;
; 1.739 ; rst_n     ; v_addr[8]             ; rst_n        ; clk         ; 0.000        ; 6.778      ; 8.743      ;
; 1.739 ; rst_n     ; v_addr[7]             ; rst_n        ; clk         ; 0.000        ; 6.778      ; 8.743      ;
; 1.739 ; rst_n     ; v_addr[6]             ; rst_n        ; clk         ; 0.000        ; 6.778      ; 8.743      ;
; 1.739 ; rst_n     ; v_addr[5]             ; rst_n        ; clk         ; 0.000        ; 6.778      ; 8.743      ;
; 1.739 ; rst_n     ; v_addr[4]             ; rst_n        ; clk         ; 0.000        ; 6.778      ; 8.743      ;
; 1.739 ; rst_n     ; v_addr[0]             ; rst_n        ; clk         ; 0.000        ; 6.778      ; 8.743      ;
; 1.739 ; rst_n     ; v_addr[1]             ; rst_n        ; clk         ; 0.000        ; 6.778      ; 8.743      ;
; 1.739 ; rst_n     ; v_addr[2]             ; rst_n        ; clk         ; 0.000        ; 6.778      ; 8.743      ;
; 1.739 ; rst_n     ; v_addr[3]             ; rst_n        ; clk         ; 0.000        ; 6.778      ; 8.743      ;
; 1.742 ; rst_n     ; cnt_h_addr[0]         ; rst_n        ; clk         ; 0.000        ; 6.781      ; 8.749      ;
; 1.742 ; rst_n     ; cnt_h_addr[8]         ; rst_n        ; clk         ; 0.000        ; 6.781      ; 8.749      ;
; 1.742 ; rst_n     ; cnt_h_addr[5]         ; rst_n        ; clk         ; 0.000        ; 6.781      ; 8.749      ;
; 1.742 ; rst_n     ; cnt_h_addr[9]         ; rst_n        ; clk         ; 0.000        ; 6.781      ; 8.749      ;
; 1.742 ; rst_n     ; hsync~reg0            ; rst_n        ; clk         ; 0.000        ; 6.781      ; 8.749      ;
; 1.746 ; rst_n     ; vga_clk~reg0_emulated ; rst_n        ; clk         ; 0.000        ; 4.041      ; 6.013      ;
; 1.770 ; rst_n     ; vga_r[1]~reg0         ; rst_n        ; clk         ; 0.000        ; 6.768      ; 8.764      ;
; 1.797 ; rst_n     ; h_addr[10]            ; rst_n        ; clk         ; -0.500       ; 6.780      ; 8.303      ;
; 1.797 ; rst_n     ; h_addr[6]             ; rst_n        ; clk         ; -0.500       ; 6.780      ; 8.303      ;
; 1.797 ; rst_n     ; h_addr[1]             ; rst_n        ; clk         ; -0.500       ; 6.780      ; 8.303      ;
; 1.797 ; rst_n     ; h_addr[2]             ; rst_n        ; clk         ; -0.500       ; 6.780      ; 8.303      ;
; 1.797 ; rst_n     ; h_addr[3]             ; rst_n        ; clk         ; -0.500       ; 6.780      ; 8.303      ;
; 1.797 ; rst_n     ; h_addr[0]             ; rst_n        ; clk         ; -0.500       ; 6.780      ; 8.303      ;
; 1.797 ; rst_n     ; h_addr[4]             ; rst_n        ; clk         ; -0.500       ; 6.780      ; 8.303      ;
; 1.797 ; rst_n     ; h_addr[5]             ; rst_n        ; clk         ; -0.500       ; 6.780      ; 8.303      ;
; 1.797 ; rst_n     ; h_addr[7]             ; rst_n        ; clk         ; -0.500       ; 6.780      ; 8.303      ;
; 1.797 ; rst_n     ; h_addr[8]             ; rst_n        ; clk         ; -0.500       ; 6.780      ; 8.303      ;
; 1.797 ; rst_n     ; h_addr[9]             ; rst_n        ; clk         ; -0.500       ; 6.780      ; 8.303      ;
; 1.864 ; rst_n     ; cnt_v_addr[9]         ; rst_n        ; clk         ; 0.000        ; 6.780      ; 8.870      ;
; 1.864 ; rst_n     ; cnt_v_addr[3]         ; rst_n        ; clk         ; 0.000        ; 6.780      ; 8.870      ;
; 1.864 ; rst_n     ; cnt_v_addr[2]         ; rst_n        ; clk         ; 0.000        ; 6.780      ; 8.870      ;
; 1.864 ; rst_n     ; cnt_v_addr[0]         ; rst_n        ; clk         ; 0.000        ; 6.780      ; 8.870      ;
; 1.864 ; rst_n     ; vsync~reg0            ; rst_n        ; clk         ; 0.000        ; 6.780      ; 8.870      ;
; 1.883 ; rst_n     ; v_addr[10]            ; rst_n        ; clk         ; -0.500       ; 6.778      ; 8.387      ;
; 1.883 ; rst_n     ; v_addr[9]             ; rst_n        ; clk         ; -0.500       ; 6.778      ; 8.387      ;
; 1.883 ; rst_n     ; v_addr[8]             ; rst_n        ; clk         ; -0.500       ; 6.778      ; 8.387      ;
; 1.883 ; rst_n     ; v_addr[7]             ; rst_n        ; clk         ; -0.500       ; 6.778      ; 8.387      ;
; 1.883 ; rst_n     ; v_addr[6]             ; rst_n        ; clk         ; -0.500       ; 6.778      ; 8.387      ;
; 1.883 ; rst_n     ; v_addr[5]             ; rst_n        ; clk         ; -0.500       ; 6.778      ; 8.387      ;
; 1.883 ; rst_n     ; v_addr[4]             ; rst_n        ; clk         ; -0.500       ; 6.778      ; 8.387      ;
; 1.883 ; rst_n     ; v_addr[0]             ; rst_n        ; clk         ; -0.500       ; 6.778      ; 8.387      ;
; 1.883 ; rst_n     ; v_addr[1]             ; rst_n        ; clk         ; -0.500       ; 6.778      ; 8.387      ;
; 1.883 ; rst_n     ; v_addr[2]             ; rst_n        ; clk         ; -0.500       ; 6.778      ; 8.387      ;
; 1.883 ; rst_n     ; v_addr[3]             ; rst_n        ; clk         ; -0.500       ; 6.778      ; 8.387      ;
; 1.889 ; rst_n     ; address[9]            ; rst_n        ; clk         ; 0.000        ; 6.776      ; 8.891      ;
; 1.889 ; rst_n     ; address[10]           ; rst_n        ; clk         ; 0.000        ; 6.776      ; 8.891      ;
; 1.889 ; rst_n     ; address[11]           ; rst_n        ; clk         ; 0.000        ; 6.776      ; 8.891      ;
; 1.889 ; rst_n     ; cnt_h_addr[0]         ; rst_n        ; clk         ; -0.500       ; 6.781      ; 8.396      ;
; 1.889 ; rst_n     ; cnt_h_addr[8]         ; rst_n        ; clk         ; -0.500       ; 6.781      ; 8.396      ;
; 1.889 ; rst_n     ; cnt_h_addr[5]         ; rst_n        ; clk         ; -0.500       ; 6.781      ; 8.396      ;
; 1.889 ; rst_n     ; cnt_h_addr[9]         ; rst_n        ; clk         ; -0.500       ; 6.781      ; 8.396      ;
; 1.889 ; rst_n     ; hsync~reg0            ; rst_n        ; clk         ; -0.500       ; 6.781      ; 8.396      ;
; 1.894 ; rst_n     ; cnt_h_addr[1]         ; rst_n        ; clk         ; -0.500       ; 6.782      ; 8.402      ;
; 1.894 ; rst_n     ; cnt_h_addr[2]         ; rst_n        ; clk         ; -0.500       ; 6.782      ; 8.402      ;
; 1.894 ; rst_n     ; cnt_h_addr[3]         ; rst_n        ; clk         ; -0.500       ; 6.782      ; 8.402      ;
; 1.894 ; rst_n     ; cnt_h_addr[4]         ; rst_n        ; clk         ; -0.500       ; 6.782      ; 8.402      ;
; 1.894 ; rst_n     ; cnt_h_addr[7]         ; rst_n        ; clk         ; -0.500       ; 6.782      ; 8.402      ;
; 1.894 ; rst_n     ; cnt_h_addr[10]        ; rst_n        ; clk         ; -0.500       ; 6.782      ; 8.402      ;
; 1.894 ; rst_n     ; cnt_h_addr[11]        ; rst_n        ; clk         ; -0.500       ; 6.782      ; 8.402      ;
; 1.894 ; rst_n     ; cnt_h_addr[6]         ; rst_n        ; clk         ; -0.500       ; 6.782      ; 8.402      ;
; 1.910 ; rst_n     ; cnt_v_addr[1]         ; rst_n        ; clk         ; 0.000        ; 6.780      ; 8.916      ;
; 1.910 ; rst_n     ; cnt_v_addr[4]         ; rst_n        ; clk         ; 0.000        ; 6.780      ; 8.916      ;
; 1.910 ; rst_n     ; cnt_v_addr[5]         ; rst_n        ; clk         ; 0.000        ; 6.780      ; 8.916      ;
; 1.910 ; rst_n     ; cnt_v_addr[6]         ; rst_n        ; clk         ; 0.000        ; 6.780      ; 8.916      ;
; 1.910 ; rst_n     ; cnt_v_addr[7]         ; rst_n        ; clk         ; 0.000        ; 6.780      ; 8.916      ;
; 1.910 ; rst_n     ; cnt_v_addr[8]         ; rst_n        ; clk         ; 0.000        ; 6.780      ; 8.916      ;
; 1.910 ; rst_n     ; cnt_v_addr[10]        ; rst_n        ; clk         ; 0.000        ; 6.780      ; 8.916      ;
; 1.910 ; rst_n     ; cnt_v_addr[11]        ; rst_n        ; clk         ; 0.000        ; 6.780      ; 8.916      ;
; 1.910 ; rst_n     ; vga_r[1]~reg0         ; rst_n        ; clk         ; -0.500       ; 6.768      ; 8.404      ;
; 1.920 ; rst_n     ; vga_g[6]~reg0         ; rst_n        ; clk         ; 0.000        ; 6.768      ; 8.914      ;
; 1.920 ; rst_n     ; vga_g[7]~reg0         ; rst_n        ; clk         ; 0.000        ; 6.768      ; 8.914      ;
; 1.928 ; rst_n     ; vga_r[0]~reg0         ; rst_n        ; clk         ; 0.000        ; 6.773      ; 8.927      ;
; 1.928 ; rst_n     ; vga_r[3]~reg0         ; rst_n        ; clk         ; 0.000        ; 6.773      ; 8.927      ;
; 1.928 ; rst_n     ; vga_r[5]~reg0         ; rst_n        ; clk         ; 0.000        ; 6.773      ; 8.927      ;
; 1.928 ; rst_n     ; vga_r[6]~reg0         ; rst_n        ; clk         ; 0.000        ; 6.773      ; 8.927      ;
; 1.928 ; rst_n     ; vga_r[7]~reg0         ; rst_n        ; clk         ; 0.000        ; 6.773      ; 8.927      ;
; 1.928 ; rst_n     ; vga_b[0]~reg0         ; rst_n        ; clk         ; 0.000        ; 6.773      ; 8.927      ;
; 1.928 ; rst_n     ; vga_b[1]~reg0         ; rst_n        ; clk         ; 0.000        ; 6.773      ; 8.927      ;
; 1.928 ; rst_n     ; vga_b[3]~reg0         ; rst_n        ; clk         ; 0.000        ; 6.773      ; 8.927      ;
; 1.928 ; rst_n     ; vga_b[5]~reg0         ; rst_n        ; clk         ; 0.000        ; 6.773      ; 8.927      ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'rst_n'                                                                   ;
+-------+-----------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------+--------------+-------------+--------------+------------+------------+
; 4.069 ; rst_n     ; h_addr[10]     ; rst_n        ; rst_n       ; 0.000        ; 4.394      ; 8.649      ;
; 4.069 ; rst_n     ; h_addr[6]      ; rst_n        ; rst_n       ; 0.000        ; 4.394      ; 8.649      ;
; 4.069 ; rst_n     ; h_addr[1]      ; rst_n        ; rst_n       ; 0.000        ; 4.394      ; 8.649      ;
; 4.069 ; rst_n     ; h_addr[2]      ; rst_n        ; rst_n       ; 0.000        ; 4.394      ; 8.649      ;
; 4.069 ; rst_n     ; h_addr[3]      ; rst_n        ; rst_n       ; 0.000        ; 4.394      ; 8.649      ;
; 4.069 ; rst_n     ; h_addr[0]      ; rst_n        ; rst_n       ; 0.000        ; 4.394      ; 8.649      ;
; 4.069 ; rst_n     ; h_addr[4]      ; rst_n        ; rst_n       ; 0.000        ; 4.394      ; 8.649      ;
; 4.069 ; rst_n     ; h_addr[5]      ; rst_n        ; rst_n       ; 0.000        ; 4.394      ; 8.649      ;
; 4.069 ; rst_n     ; h_addr[7]      ; rst_n        ; rst_n       ; 0.000        ; 4.394      ; 8.649      ;
; 4.069 ; rst_n     ; h_addr[8]      ; rst_n        ; rst_n       ; 0.000        ; 4.394      ; 8.649      ;
; 4.069 ; rst_n     ; h_addr[9]      ; rst_n        ; rst_n       ; 0.000        ; 4.394      ; 8.649      ;
; 4.164 ; rst_n     ; cnt_h_addr[1]  ; rst_n        ; rst_n       ; 0.000        ; 4.396      ; 8.746      ;
; 4.164 ; rst_n     ; cnt_h_addr[2]  ; rst_n        ; rst_n       ; 0.000        ; 4.396      ; 8.746      ;
; 4.164 ; rst_n     ; cnt_h_addr[3]  ; rst_n        ; rst_n       ; 0.000        ; 4.396      ; 8.746      ;
; 4.164 ; rst_n     ; cnt_h_addr[4]  ; rst_n        ; rst_n       ; 0.000        ; 4.396      ; 8.746      ;
; 4.164 ; rst_n     ; cnt_h_addr[7]  ; rst_n        ; rst_n       ; 0.000        ; 4.396      ; 8.746      ;
; 4.164 ; rst_n     ; cnt_h_addr[10] ; rst_n        ; rst_n       ; 0.000        ; 4.396      ; 8.746      ;
; 4.164 ; rst_n     ; cnt_h_addr[11] ; rst_n        ; rst_n       ; 0.000        ; 4.396      ; 8.746      ;
; 4.164 ; rst_n     ; cnt_h_addr[6]  ; rst_n        ; rst_n       ; 0.000        ; 4.396      ; 8.746      ;
; 4.165 ; rst_n     ; v_addr[10]     ; rst_n        ; rst_n       ; 0.000        ; 4.392      ; 8.743      ;
; 4.165 ; rst_n     ; v_addr[9]      ; rst_n        ; rst_n       ; 0.000        ; 4.392      ; 8.743      ;
; 4.165 ; rst_n     ; v_addr[8]      ; rst_n        ; rst_n       ; 0.000        ; 4.392      ; 8.743      ;
; 4.165 ; rst_n     ; v_addr[7]      ; rst_n        ; rst_n       ; 0.000        ; 4.392      ; 8.743      ;
; 4.165 ; rst_n     ; v_addr[6]      ; rst_n        ; rst_n       ; 0.000        ; 4.392      ; 8.743      ;
; 4.165 ; rst_n     ; v_addr[5]      ; rst_n        ; rst_n       ; 0.000        ; 4.392      ; 8.743      ;
; 4.165 ; rst_n     ; v_addr[4]      ; rst_n        ; rst_n       ; 0.000        ; 4.392      ; 8.743      ;
; 4.165 ; rst_n     ; v_addr[0]      ; rst_n        ; rst_n       ; 0.000        ; 4.392      ; 8.743      ;
; 4.165 ; rst_n     ; v_addr[1]      ; rst_n        ; rst_n       ; 0.000        ; 4.392      ; 8.743      ;
; 4.165 ; rst_n     ; v_addr[2]      ; rst_n        ; rst_n       ; 0.000        ; 4.392      ; 8.743      ;
; 4.165 ; rst_n     ; v_addr[3]      ; rst_n        ; rst_n       ; 0.000        ; 4.392      ; 8.743      ;
; 4.168 ; rst_n     ; cnt_h_addr[0]  ; rst_n        ; rst_n       ; 0.000        ; 4.395      ; 8.749      ;
; 4.168 ; rst_n     ; cnt_h_addr[8]  ; rst_n        ; rst_n       ; 0.000        ; 4.395      ; 8.749      ;
; 4.168 ; rst_n     ; cnt_h_addr[5]  ; rst_n        ; rst_n       ; 0.000        ; 4.395      ; 8.749      ;
; 4.168 ; rst_n     ; cnt_h_addr[9]  ; rst_n        ; rst_n       ; 0.000        ; 4.395      ; 8.749      ;
; 4.168 ; rst_n     ; hsync~reg0     ; rst_n        ; rst_n       ; 0.000        ; 4.395      ; 8.749      ;
; 4.196 ; rst_n     ; vga_r[1]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 4.382      ; 8.764      ;
; 4.203 ; rst_n     ; h_addr[10]     ; rst_n        ; rst_n       ; -0.500       ; 4.394      ; 8.303      ;
; 4.203 ; rst_n     ; h_addr[6]      ; rst_n        ; rst_n       ; -0.500       ; 4.394      ; 8.303      ;
; 4.203 ; rst_n     ; h_addr[1]      ; rst_n        ; rst_n       ; -0.500       ; 4.394      ; 8.303      ;
; 4.203 ; rst_n     ; h_addr[2]      ; rst_n        ; rst_n       ; -0.500       ; 4.394      ; 8.303      ;
; 4.203 ; rst_n     ; h_addr[3]      ; rst_n        ; rst_n       ; -0.500       ; 4.394      ; 8.303      ;
; 4.203 ; rst_n     ; h_addr[0]      ; rst_n        ; rst_n       ; -0.500       ; 4.394      ; 8.303      ;
; 4.203 ; rst_n     ; h_addr[4]      ; rst_n        ; rst_n       ; -0.500       ; 4.394      ; 8.303      ;
; 4.203 ; rst_n     ; h_addr[5]      ; rst_n        ; rst_n       ; -0.500       ; 4.394      ; 8.303      ;
; 4.203 ; rst_n     ; h_addr[7]      ; rst_n        ; rst_n       ; -0.500       ; 4.394      ; 8.303      ;
; 4.203 ; rst_n     ; h_addr[8]      ; rst_n        ; rst_n       ; -0.500       ; 4.394      ; 8.303      ;
; 4.203 ; rst_n     ; h_addr[9]      ; rst_n        ; rst_n       ; -0.500       ; 4.394      ; 8.303      ;
; 4.289 ; rst_n     ; v_addr[10]     ; rst_n        ; rst_n       ; -0.500       ; 4.392      ; 8.387      ;
; 4.289 ; rst_n     ; v_addr[9]      ; rst_n        ; rst_n       ; -0.500       ; 4.392      ; 8.387      ;
; 4.289 ; rst_n     ; v_addr[8]      ; rst_n        ; rst_n       ; -0.500       ; 4.392      ; 8.387      ;
; 4.289 ; rst_n     ; v_addr[7]      ; rst_n        ; rst_n       ; -0.500       ; 4.392      ; 8.387      ;
; 4.289 ; rst_n     ; v_addr[6]      ; rst_n        ; rst_n       ; -0.500       ; 4.392      ; 8.387      ;
; 4.289 ; rst_n     ; v_addr[5]      ; rst_n        ; rst_n       ; -0.500       ; 4.392      ; 8.387      ;
; 4.289 ; rst_n     ; v_addr[4]      ; rst_n        ; rst_n       ; -0.500       ; 4.392      ; 8.387      ;
; 4.289 ; rst_n     ; v_addr[0]      ; rst_n        ; rst_n       ; -0.500       ; 4.392      ; 8.387      ;
; 4.289 ; rst_n     ; v_addr[1]      ; rst_n        ; rst_n       ; -0.500       ; 4.392      ; 8.387      ;
; 4.289 ; rst_n     ; v_addr[2]      ; rst_n        ; rst_n       ; -0.500       ; 4.392      ; 8.387      ;
; 4.289 ; rst_n     ; v_addr[3]      ; rst_n        ; rst_n       ; -0.500       ; 4.392      ; 8.387      ;
; 4.290 ; rst_n     ; cnt_v_addr[9]  ; rst_n        ; rst_n       ; 0.000        ; 4.394      ; 8.870      ;
; 4.290 ; rst_n     ; cnt_v_addr[3]  ; rst_n        ; rst_n       ; 0.000        ; 4.394      ; 8.870      ;
; 4.290 ; rst_n     ; cnt_v_addr[2]  ; rst_n        ; rst_n       ; 0.000        ; 4.394      ; 8.870      ;
; 4.290 ; rst_n     ; cnt_v_addr[0]  ; rst_n        ; rst_n       ; 0.000        ; 4.394      ; 8.870      ;
; 4.290 ; rst_n     ; vsync~reg0     ; rst_n        ; rst_n       ; 0.000        ; 4.394      ; 8.870      ;
; 4.295 ; rst_n     ; cnt_h_addr[0]  ; rst_n        ; rst_n       ; -0.500       ; 4.395      ; 8.396      ;
; 4.295 ; rst_n     ; cnt_h_addr[8]  ; rst_n        ; rst_n       ; -0.500       ; 4.395      ; 8.396      ;
; 4.295 ; rst_n     ; cnt_h_addr[5]  ; rst_n        ; rst_n       ; -0.500       ; 4.395      ; 8.396      ;
; 4.295 ; rst_n     ; cnt_h_addr[9]  ; rst_n        ; rst_n       ; -0.500       ; 4.395      ; 8.396      ;
; 4.295 ; rst_n     ; hsync~reg0     ; rst_n        ; rst_n       ; -0.500       ; 4.395      ; 8.396      ;
; 4.300 ; rst_n     ; cnt_h_addr[1]  ; rst_n        ; rst_n       ; -0.500       ; 4.396      ; 8.402      ;
; 4.300 ; rst_n     ; cnt_h_addr[2]  ; rst_n        ; rst_n       ; -0.500       ; 4.396      ; 8.402      ;
; 4.300 ; rst_n     ; cnt_h_addr[3]  ; rst_n        ; rst_n       ; -0.500       ; 4.396      ; 8.402      ;
; 4.300 ; rst_n     ; cnt_h_addr[4]  ; rst_n        ; rst_n       ; -0.500       ; 4.396      ; 8.402      ;
; 4.300 ; rst_n     ; cnt_h_addr[7]  ; rst_n        ; rst_n       ; -0.500       ; 4.396      ; 8.402      ;
; 4.300 ; rst_n     ; cnt_h_addr[10] ; rst_n        ; rst_n       ; -0.500       ; 4.396      ; 8.402      ;
; 4.300 ; rst_n     ; cnt_h_addr[11] ; rst_n        ; rst_n       ; -0.500       ; 4.396      ; 8.402      ;
; 4.300 ; rst_n     ; cnt_h_addr[6]  ; rst_n        ; rst_n       ; -0.500       ; 4.396      ; 8.402      ;
; 4.315 ; rst_n     ; address[9]     ; rst_n        ; rst_n       ; 0.000        ; 4.390      ; 8.891      ;
; 4.315 ; rst_n     ; address[10]    ; rst_n        ; rst_n       ; 0.000        ; 4.390      ; 8.891      ;
; 4.315 ; rst_n     ; address[11]    ; rst_n        ; rst_n       ; 0.000        ; 4.390      ; 8.891      ;
; 4.316 ; rst_n     ; vga_r[1]~reg0  ; rst_n        ; rst_n       ; -0.500       ; 4.382      ; 8.404      ;
; 4.336 ; rst_n     ; cnt_v_addr[1]  ; rst_n        ; rst_n       ; 0.000        ; 4.394      ; 8.916      ;
; 4.336 ; rst_n     ; cnt_v_addr[4]  ; rst_n        ; rst_n       ; 0.000        ; 4.394      ; 8.916      ;
; 4.336 ; rst_n     ; cnt_v_addr[5]  ; rst_n        ; rst_n       ; 0.000        ; 4.394      ; 8.916      ;
; 4.336 ; rst_n     ; cnt_v_addr[6]  ; rst_n        ; rst_n       ; 0.000        ; 4.394      ; 8.916      ;
; 4.336 ; rst_n     ; cnt_v_addr[7]  ; rst_n        ; rst_n       ; 0.000        ; 4.394      ; 8.916      ;
; 4.336 ; rst_n     ; cnt_v_addr[8]  ; rst_n        ; rst_n       ; 0.000        ; 4.394      ; 8.916      ;
; 4.336 ; rst_n     ; cnt_v_addr[10] ; rst_n        ; rst_n       ; 0.000        ; 4.394      ; 8.916      ;
; 4.336 ; rst_n     ; cnt_v_addr[11] ; rst_n        ; rst_n       ; 0.000        ; 4.394      ; 8.916      ;
; 4.346 ; rst_n     ; vga_g[6]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 4.382      ; 8.914      ;
; 4.346 ; rst_n     ; vga_g[7]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 4.382      ; 8.914      ;
; 4.354 ; rst_n     ; vga_r[0]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 4.387      ; 8.927      ;
; 4.354 ; rst_n     ; vga_r[3]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 4.387      ; 8.927      ;
; 4.354 ; rst_n     ; vga_r[5]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 4.387      ; 8.927      ;
; 4.354 ; rst_n     ; vga_r[6]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 4.387      ; 8.927      ;
; 4.354 ; rst_n     ; vga_r[7]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 4.387      ; 8.927      ;
; 4.354 ; rst_n     ; vga_b[0]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 4.387      ; 8.927      ;
; 4.354 ; rst_n     ; vga_b[1]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 4.387      ; 8.927      ;
; 4.354 ; rst_n     ; vga_b[3]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 4.387      ; 8.927      ;
; 4.354 ; rst_n     ; vga_b[5]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 4.387      ; 8.927      ;
; 4.354 ; rst_n     ; vga_b[7]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 4.387      ; 8.927      ;
+-------+-----------+----------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 203.67 MHz ; 203.67 MHz      ; clk        ;      ;
; 203.67 MHz ; 203.67 MHz      ; rst_n      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; rst_n ; -6.146 ; -537.351          ;
; clk   ; -3.173 ; -139.393          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+--------+------------------+
; Clock ; Slack  ; End Point TNS    ;
+-------+--------+------------------+
; clk   ; -1.902 ; -26.625          ;
; rst_n ; 0.354  ; 0.000            ;
+-------+--------+------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; rst_n ; -3.968 ; -326.174             ;
; clk   ; -1.967 ; -159.728             ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 1.462 ; 0.000                ;
; rst_n ; 3.641 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; rst_n ; -3.000 ; -142.728                        ;
; clk   ; 9.714  ; 0.000                           ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rst_n'                                                                                                                                                                         ;
+--------+--------------------------------------------------------------------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                    ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; -6.146 ; cnt_h_addr[3]                                                                                                ; h_addr[9]     ; clk          ; rst_n       ; 1.000        ; -2.290     ; 4.835      ;
; -6.117 ; cnt_h_addr[3]                                                                                                ; h_addr[10]    ; clk          ; rst_n       ; 1.000        ; -2.290     ; 4.806      ;
; -6.051 ; cnt_h_addr[0]                                                                                                ; h_addr[9]     ; clk          ; rst_n       ; 1.000        ; -2.289     ; 4.741      ;
; -6.031 ; cnt_h_addr[1]                                                                                                ; cnt_h_addr[8] ; clk          ; rst_n       ; 1.000        ; -2.289     ; 4.721      ;
; -6.030 ; cnt_h_addr[3]                                                                                                ; h_addr[7]     ; clk          ; rst_n       ; 1.000        ; -2.290     ; 4.719      ;
; -6.028 ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a18~porta_address_reg0 ; vga_r[3]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.593     ; 4.414      ;
; -6.025 ; cnt_h_addr[2]                                                                                                ; cnt_h_addr[9] ; clk          ; rst_n       ; 1.000        ; -2.289     ; 4.715      ;
; -6.022 ; cnt_h_addr[0]                                                                                                ; h_addr[10]    ; clk          ; rst_n       ; 1.000        ; -2.289     ; 4.712      ;
; -6.009 ; cnt_h_addr[5]                                                                                                ; h_addr[9]     ; clk          ; rst_n       ; 1.000        ; -2.289     ; 4.699      ;
; -6.001 ; cnt_h_addr[3]                                                                                                ; h_addr[8]     ; clk          ; rst_n       ; 1.000        ; -2.290     ; 4.690      ;
; -5.980 ; cnt_h_addr[5]                                                                                                ; h_addr[10]    ; clk          ; rst_n       ; 1.000        ; -2.289     ; 4.670      ;
; -5.970 ; cnt_h_addr[4]                                                                                                ; h_addr[9]     ; clk          ; rst_n       ; 1.000        ; -2.290     ; 4.659      ;
; -5.949 ; cnt_h_addr[1]                                                                                                ; cnt_h_addr[9] ; clk          ; rst_n       ; 1.000        ; -2.289     ; 4.639      ;
; -5.945 ; cnt_h_addr[2]                                                                                                ; cnt_h_addr[8] ; clk          ; rst_n       ; 1.000        ; -2.289     ; 4.635      ;
; -5.941 ; cnt_h_addr[4]                                                                                                ; h_addr[10]    ; clk          ; rst_n       ; 1.000        ; -2.290     ; 4.630      ;
; -5.938 ; cnt_v_addr[1]                                                                                                ; cnt_v_addr[9] ; clk          ; rst_n       ; 1.000        ; -2.287     ; 4.630      ;
; -5.935 ; cnt_h_addr[0]                                                                                                ; h_addr[7]     ; clk          ; rst_n       ; 1.000        ; -2.289     ; 4.625      ;
; -5.924 ; cnt_h_addr[6]                                                                                                ; vga_g[7]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.301     ; 4.602      ;
; -5.923 ; cnt_h_addr[6]                                                                                                ; vga_g[6]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.301     ; 4.601      ;
; -5.918 ; cnt_h_addr[2]                                                                                                ; cnt_h_addr[5] ; clk          ; rst_n       ; 1.000        ; -2.289     ; 4.608      ;
; -5.914 ; cnt_h_addr[3]                                                                                                ; h_addr[5]     ; clk          ; rst_n       ; 1.000        ; -2.290     ; 4.603      ;
; -5.910 ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a14~porta_address_reg0 ; vga_g[7]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.595     ; 4.294      ;
; -5.906 ; cnt_h_addr[0]                                                                                                ; h_addr[8]     ; clk          ; rst_n       ; 1.000        ; -2.289     ; 4.596      ;
; -5.893 ; cnt_h_addr[5]                                                                                                ; h_addr[7]     ; clk          ; rst_n       ; 1.000        ; -2.289     ; 4.583      ;
; -5.885 ; cnt_h_addr[3]                                                                                                ; h_addr[6]     ; clk          ; rst_n       ; 1.000        ; -2.290     ; 4.574      ;
; -5.883 ; cnt_h_addr[0]                                                                                                ; cnt_h_addr[9] ; clk          ; rst_n       ; 1.000        ; -2.288     ; 4.574      ;
; -5.876 ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a14~porta_address_reg0 ; vga_g[6]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.595     ; 4.260      ;
; -5.872 ; cnt_h_addr[4]                                                                                                ; vga_g[7]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.301     ; 4.550      ;
; -5.871 ; cnt_h_addr[4]                                                                                                ; vga_g[6]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.301     ; 4.549      ;
; -5.866 ; cnt_h_addr[6]                                                                                                ; vga_b[2]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.294     ; 4.551      ;
; -5.866 ; cnt_h_addr[6]                                                                                                ; vga_g[3]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.298     ; 4.547      ;
; -5.865 ; cnt_h_addr[6]                                                                                                ; vga_r[4]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.298     ; 4.546      ;
; -5.864 ; cnt_h_addr[5]                                                                                                ; h_addr[8]     ; clk          ; rst_n       ; 1.000        ; -2.289     ; 4.554      ;
; -5.859 ; cnt_h_addr[6]                                                                                                ; vga_r[2]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.303     ; 4.535      ;
; -5.854 ; cnt_h_addr[4]                                                                                                ; h_addr[7]     ; clk          ; rst_n       ; 1.000        ; -2.290     ; 4.543      ;
; -5.847 ; cnt_h_addr[2]                                                                                                ; h_addr[9]     ; clk          ; rst_n       ; 1.000        ; -2.290     ; 4.536      ;
; -5.843 ; cnt_h_addr[6]                                                                                                ; vga_b[6]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.296     ; 4.526      ;
; -5.842 ; cnt_h_addr[1]                                                                                                ; cnt_h_addr[5] ; clk          ; rst_n       ; 1.000        ; -2.289     ; 4.532      ;
; -5.841 ; cnt_h_addr[6]                                                                                                ; vga_b[4]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.296     ; 4.524      ;
; -5.839 ; cnt_v_addr[0]                                                                                                ; cnt_v_addr[9] ; clk          ; rst_n       ; 1.000        ; -2.288     ; 4.530      ;
; -5.834 ; cnt_h_addr[6]                                                                                                ; vga_r[1]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.301     ; 4.512      ;
; -5.825 ; cnt_h_addr[4]                                                                                                ; h_addr[8]     ; clk          ; rst_n       ; 1.000        ; -2.290     ; 4.514      ;
; -5.819 ; cnt_h_addr[0]                                                                                                ; h_addr[5]     ; clk          ; rst_n       ; 1.000        ; -2.289     ; 4.509      ;
; -5.818 ; cnt_h_addr[2]                                                                                                ; h_addr[10]    ; clk          ; rst_n       ; 1.000        ; -2.290     ; 4.507      ;
; -5.815 ; cnt_v_addr[2]                                                                                                ; v_addr[9]     ; clk          ; rst_n       ; 1.000        ; -2.290     ; 4.504      ;
; -5.814 ; cnt_h_addr[4]                                                                                                ; vga_b[2]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.294     ; 4.499      ;
; -5.814 ; cnt_h_addr[4]                                                                                                ; vga_g[3]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.298     ; 4.495      ;
; -5.813 ; cnt_h_addr[4]                                                                                                ; vga_r[4]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.298     ; 4.494      ;
; -5.811 ; cnt_h_addr[5]                                                                                                ; vga_g[7]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.300     ; 4.490      ;
; -5.810 ; cnt_h_addr[5]                                                                                                ; vga_g[6]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.300     ; 4.489      ;
; -5.807 ; cnt_h_addr[4]                                                                                                ; vga_r[2]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.303     ; 4.483      ;
; -5.803 ; cnt_h_addr[0]                                                                                                ; cnt_h_addr[8] ; clk          ; rst_n       ; 1.000        ; -2.288     ; 4.494      ;
; -5.791 ; cnt_h_addr[4]                                                                                                ; vga_b[6]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.296     ; 4.474      ;
; -5.790 ; cnt_h_addr[2]                                                                                                ; vga_g[7]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.301     ; 4.468      ;
; -5.790 ; cnt_h_addr[0]                                                                                                ; h_addr[6]     ; clk          ; rst_n       ; 1.000        ; -2.289     ; 4.480      ;
; -5.789 ; cnt_h_addr[2]                                                                                                ; vga_g[6]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.301     ; 4.467      ;
; -5.789 ; cnt_h_addr[4]                                                                                                ; vga_b[4]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.296     ; 4.472      ;
; -5.786 ; cnt_v_addr[2]                                                                                                ; v_addr[10]    ; clk          ; rst_n       ; 1.000        ; -2.290     ; 4.475      ;
; -5.782 ; cnt_h_addr[4]                                                                                                ; vga_r[1]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.301     ; 4.460      ;
; -5.780 ; cnt_h_addr[7]                                                                                                ; cnt_h_addr[8] ; clk          ; rst_n       ; 1.000        ; -2.289     ; 4.470      ;
; -5.776 ; cnt_h_addr[0]                                                                                                ; cnt_h_addr[5] ; clk          ; rst_n       ; 1.000        ; -2.288     ; 4.467      ;
; -5.775 ; cnt_h_addr[4]                                                                                                ; cnt_h_addr[8] ; clk          ; rst_n       ; 1.000        ; -2.289     ; 4.465      ;
; -5.773 ; cnt_h_addr[4]                                                                                                ; cnt_h_addr[9] ; clk          ; rst_n       ; 1.000        ; -2.289     ; 4.463      ;
; -5.759 ; cnt_h_addr[3]                                                                                                ; cnt_h_addr[8] ; clk          ; rst_n       ; 1.000        ; -2.289     ; 4.449      ;
; -5.753 ; cnt_h_addr[5]                                                                                                ; vga_b[2]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.293     ; 4.439      ;
; -5.753 ; cnt_h_addr[5]                                                                                                ; vga_g[3]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.297     ; 4.435      ;
; -5.752 ; cnt_h_addr[5]                                                                                                ; vga_r[4]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.297     ; 4.434      ;
; -5.746 ; cnt_h_addr[5]                                                                                                ; vga_r[2]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.302     ; 4.423      ;
; -5.740 ; cnt_h_addr[6]                                                                                                ; vga_g[1]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.297     ; 4.422      ;
; -5.740 ; cnt_h_addr[2]                                                                                                ; vga_r[2]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.303     ; 4.416      ;
; -5.739 ; cnt_h_addr[6]                                                                                                ; vga_r[0]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.297     ; 4.421      ;
; -5.737 ; cnt_h_addr[6]                                                                                                ; vga_r[6]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.297     ; 4.419      ;
; -5.736 ; cnt_h_addr[6]                                                                                                ; vga_b[1]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.297     ; 4.418      ;
; -5.734 ; cnt_h_addr[6]                                                                                                ; vga_r[3]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.297     ; 4.416      ;
; -5.733 ; cnt_h_addr[6]                                                                                                ; vga_g[5]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.297     ; 4.415      ;
; -5.732 ; cnt_h_addr[6]                                                                                                ; vga_b[0]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.297     ; 4.414      ;
; -5.732 ; cnt_h_addr[2]                                                                                                ; vga_b[2]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.294     ; 4.417      ;
; -5.732 ; cnt_h_addr[2]                                                                                                ; vga_g[3]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.298     ; 4.413      ;
; -5.731 ; cnt_v_addr[4]                                                                                                ; cnt_v_addr[9] ; clk          ; rst_n       ; 1.000        ; -2.287     ; 4.423      ;
; -5.731 ; cnt_h_addr[2]                                                                                                ; vga_r[4]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.298     ; 4.412      ;
; -5.731 ; cnt_h_addr[2]                                                                                                ; h_addr[7]     ; clk          ; rst_n       ; 1.000        ; -2.290     ; 4.420      ;
; -5.730 ; cnt_h_addr[6]                                                                                                ; vga_r[7]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.297     ; 4.412      ;
; -5.730 ; cnt_h_addr[5]                                                                                                ; vga_b[6]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.295     ; 4.414      ;
; -5.728 ; cnt_h_addr[5]                                                                                                ; vga_b[4]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.295     ; 4.412      ;
; -5.727 ; cnt_h_addr[6]                                                                                                ; vga_b[7]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.297     ; 4.409      ;
; -5.725 ; cnt_h_addr[6]                                                                                                ; vga_g[2]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.297     ; 4.407      ;
; -5.724 ; cnt_h_addr[6]                                                                                                ; vga_g[4]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.297     ; 4.406      ;
; -5.723 ; cnt_h_addr[6]                                                                                                ; vga_r[5]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.297     ; 4.405      ;
; -5.722 ; cnt_h_addr[6]                                                                                                ; vga_b[3]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.297     ; 4.404      ;
; -5.721 ; cnt_h_addr[5]                                                                                                ; vga_r[1]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.300     ; 4.400      ;
; -5.720 ; cnt_h_addr[6]                                                                                                ; vga_g[0]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.297     ; 4.402      ;
; -5.717 ; cnt_h_addr[6]                                                                                                ; vga_b[5]~reg0 ; clk          ; rst_n       ; 1.000        ; -2.297     ; 4.399      ;
; -5.717 ; cnt_v_addr[8]                                                                                                ; cnt_v_addr[9] ; clk          ; rst_n       ; 1.000        ; -2.287     ; 4.409      ;
; -5.713 ; h_addr[0]                                                                                                    ; address[0]    ; clk          ; rst_n       ; 1.000        ; -2.291     ; 4.401      ;
; -5.713 ; h_addr[0]                                                                                                    ; address[5]    ; clk          ; rst_n       ; 1.000        ; -2.291     ; 4.401      ;
; -5.713 ; h_addr[0]                                                                                                    ; address[8]    ; clk          ; rst_n       ; 1.000        ; -2.291     ; 4.401      ;
; -5.712 ; h_addr[0]                                                                                                    ; address[2]    ; clk          ; rst_n       ; 1.000        ; -2.291     ; 4.400      ;
; -5.712 ; h_addr[0]                                                                                                    ; address[3]    ; clk          ; rst_n       ; 1.000        ; -2.291     ; 4.400      ;
; -5.711 ; h_addr[0]                                                                                                    ; address[4]    ; clk          ; rst_n       ; 1.000        ; -2.291     ; 4.399      ;
; -5.711 ; h_addr[0]                                                                                                    ; address[6]    ; clk          ; rst_n       ; 1.000        ; -2.291     ; 4.399      ;
+--------+--------------------------------------------------------------------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                   ;
+--------+--------------------------------------------------------------------------------------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                    ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -3.173 ; vga_clk~1                                                                                                    ; vga_clk~reg0_emulated ; rst_n        ; clk         ; 1.000        ; 2.089      ; 6.241      ;
; -1.986 ; cnt_h_addr[3]                                                                                                ; h_addr[9]             ; rst_n        ; clk         ; 1.000        ; 1.870      ; 4.835      ;
; -1.957 ; cnt_h_addr[3]                                                                                                ; h_addr[10]            ; rst_n        ; clk         ; 1.000        ; 1.870      ; 4.806      ;
; -1.891 ; cnt_h_addr[0]                                                                                                ; h_addr[9]             ; rst_n        ; clk         ; 1.000        ; 1.871      ; 4.741      ;
; -1.871 ; cnt_h_addr[1]                                                                                                ; cnt_h_addr[8]         ; rst_n        ; clk         ; 1.000        ; 1.871      ; 4.721      ;
; -1.870 ; cnt_h_addr[3]                                                                                                ; h_addr[7]             ; rst_n        ; clk         ; 1.000        ; 1.870      ; 4.719      ;
; -1.868 ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a18~porta_address_reg0 ; vga_r[3]~reg0         ; rst_n        ; clk         ; 1.000        ; 1.567      ; 4.414      ;
; -1.865 ; cnt_h_addr[2]                                                                                                ; cnt_h_addr[9]         ; rst_n        ; clk         ; 1.000        ; 1.871      ; 4.715      ;
; -1.862 ; cnt_h_addr[0]                                                                                                ; h_addr[10]            ; rst_n        ; clk         ; 1.000        ; 1.871      ; 4.712      ;
; -1.849 ; cnt_h_addr[5]                                                                                                ; h_addr[9]             ; rst_n        ; clk         ; 1.000        ; 1.871      ; 4.699      ;
; -1.841 ; cnt_h_addr[3]                                                                                                ; h_addr[8]             ; rst_n        ; clk         ; 1.000        ; 1.870      ; 4.690      ;
; -1.820 ; cnt_h_addr[5]                                                                                                ; h_addr[10]            ; rst_n        ; clk         ; 1.000        ; 1.871      ; 4.670      ;
; -1.810 ; cnt_h_addr[4]                                                                                                ; h_addr[9]             ; rst_n        ; clk         ; 1.000        ; 1.870      ; 4.659      ;
; -1.789 ; cnt_h_addr[1]                                                                                                ; cnt_h_addr[9]         ; rst_n        ; clk         ; 1.000        ; 1.871      ; 4.639      ;
; -1.785 ; cnt_h_addr[2]                                                                                                ; cnt_h_addr[8]         ; rst_n        ; clk         ; 1.000        ; 1.871      ; 4.635      ;
; -1.781 ; cnt_h_addr[4]                                                                                                ; h_addr[10]            ; rst_n        ; clk         ; 1.000        ; 1.870      ; 4.630      ;
; -1.778 ; cnt_v_addr[1]                                                                                                ; cnt_v_addr[9]         ; rst_n        ; clk         ; 1.000        ; 1.873      ; 4.630      ;
; -1.775 ; cnt_h_addr[0]                                                                                                ; h_addr[7]             ; rst_n        ; clk         ; 1.000        ; 1.871      ; 4.625      ;
; -1.764 ; cnt_h_addr[6]                                                                                                ; vga_g[7]~reg0         ; rst_n        ; clk         ; 1.000        ; 1.859      ; 4.602      ;
; -1.763 ; cnt_h_addr[6]                                                                                                ; vga_g[6]~reg0         ; rst_n        ; clk         ; 1.000        ; 1.859      ; 4.601      ;
; -1.758 ; cnt_h_addr[2]                                                                                                ; cnt_h_addr[5]         ; rst_n        ; clk         ; 1.000        ; 1.871      ; 4.608      ;
; -1.754 ; cnt_h_addr[3]                                                                                                ; h_addr[5]             ; rst_n        ; clk         ; 1.000        ; 1.870      ; 4.603      ;
; -1.750 ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a14~porta_address_reg0 ; vga_g[7]~reg0         ; rst_n        ; clk         ; 1.000        ; 1.565      ; 4.294      ;
; -1.746 ; cnt_h_addr[0]                                                                                                ; h_addr[8]             ; rst_n        ; clk         ; 1.000        ; 1.871      ; 4.596      ;
; -1.733 ; cnt_h_addr[5]                                                                                                ; h_addr[7]             ; rst_n        ; clk         ; 1.000        ; 1.871      ; 4.583      ;
; -1.725 ; cnt_h_addr[3]                                                                                                ; h_addr[6]             ; rst_n        ; clk         ; 1.000        ; 1.870      ; 4.574      ;
; -1.723 ; cnt_h_addr[0]                                                                                                ; cnt_h_addr[9]         ; rst_n        ; clk         ; 1.000        ; 1.872      ; 4.574      ;
; -1.716 ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a14~porta_address_reg0 ; vga_g[6]~reg0         ; rst_n        ; clk         ; 1.000        ; 1.565      ; 4.260      ;
; -1.712 ; cnt_h_addr[4]                                                                                                ; vga_g[7]~reg0         ; rst_n        ; clk         ; 1.000        ; 1.859      ; 4.550      ;
; -1.711 ; cnt_h_addr[4]                                                                                                ; vga_g[6]~reg0         ; rst_n        ; clk         ; 1.000        ; 1.859      ; 4.549      ;
; -1.706 ; cnt_h_addr[6]                                                                                                ; vga_b[2]~reg0         ; rst_n        ; clk         ; 1.000        ; 1.866      ; 4.551      ;
; -1.706 ; cnt_h_addr[6]                                                                                                ; vga_g[3]~reg0         ; rst_n        ; clk         ; 1.000        ; 1.862      ; 4.547      ;
; -1.705 ; cnt_h_addr[6]                                                                                                ; vga_r[4]~reg0         ; rst_n        ; clk         ; 1.000        ; 1.862      ; 4.546      ;
; -1.704 ; cnt_h_addr[5]                                                                                                ; h_addr[8]             ; rst_n        ; clk         ; 1.000        ; 1.871      ; 4.554      ;
; -1.699 ; cnt_h_addr[6]                                                                                                ; vga_r[2]~reg0         ; rst_n        ; clk         ; 1.000        ; 1.857      ; 4.535      ;
; -1.694 ; cnt_h_addr[4]                                                                                                ; h_addr[7]             ; rst_n        ; clk         ; 1.000        ; 1.870      ; 4.543      ;
; -1.687 ; cnt_h_addr[2]                                                                                                ; h_addr[9]             ; rst_n        ; clk         ; 1.000        ; 1.870      ; 4.536      ;
; -1.683 ; cnt_h_addr[6]                                                                                                ; vga_b[6]~reg0         ; rst_n        ; clk         ; 1.000        ; 1.864      ; 4.526      ;
; -1.682 ; cnt_h_addr[1]                                                                                                ; cnt_h_addr[5]         ; rst_n        ; clk         ; 1.000        ; 1.871      ; 4.532      ;
; -1.681 ; cnt_h_addr[6]                                                                                                ; vga_b[4]~reg0         ; rst_n        ; clk         ; 1.000        ; 1.864      ; 4.524      ;
; -1.679 ; cnt_v_addr[0]                                                                                                ; cnt_v_addr[9]         ; rst_n        ; clk         ; 1.000        ; 1.872      ; 4.530      ;
; -1.674 ; cnt_h_addr[6]                                                                                                ; vga_r[1]~reg0         ; rst_n        ; clk         ; 1.000        ; 1.859      ; 4.512      ;
; -1.665 ; cnt_h_addr[4]                                                                                                ; h_addr[8]             ; rst_n        ; clk         ; 1.000        ; 1.870      ; 4.514      ;
; -1.659 ; cnt_h_addr[0]                                                                                                ; h_addr[5]             ; rst_n        ; clk         ; 1.000        ; 1.871      ; 4.509      ;
; -1.658 ; cnt_h_addr[2]                                                                                                ; h_addr[10]            ; rst_n        ; clk         ; 1.000        ; 1.870      ; 4.507      ;
; -1.655 ; cnt_v_addr[2]                                                                                                ; v_addr[9]             ; rst_n        ; clk         ; 1.000        ; 1.870      ; 4.504      ;
; -1.654 ; cnt_h_addr[4]                                                                                                ; vga_b[2]~reg0         ; rst_n        ; clk         ; 1.000        ; 1.866      ; 4.499      ;
; -1.654 ; cnt_h_addr[4]                                                                                                ; vga_g[3]~reg0         ; rst_n        ; clk         ; 1.000        ; 1.862      ; 4.495      ;
; -1.653 ; cnt_h_addr[4]                                                                                                ; vga_r[4]~reg0         ; rst_n        ; clk         ; 1.000        ; 1.862      ; 4.494      ;
; -1.651 ; cnt_h_addr[5]                                                                                                ; vga_g[7]~reg0         ; rst_n        ; clk         ; 1.000        ; 1.860      ; 4.490      ;
; -1.650 ; cnt_h_addr[5]                                                                                                ; vga_g[6]~reg0         ; rst_n        ; clk         ; 1.000        ; 1.860      ; 4.489      ;
; -1.647 ; cnt_h_addr[4]                                                                                                ; vga_r[2]~reg0         ; rst_n        ; clk         ; 1.000        ; 1.857      ; 4.483      ;
; -1.643 ; cnt_h_addr[0]                                                                                                ; cnt_h_addr[8]         ; rst_n        ; clk         ; 1.000        ; 1.872      ; 4.494      ;
; -1.631 ; cnt_h_addr[4]                                                                                                ; vga_b[6]~reg0         ; rst_n        ; clk         ; 1.000        ; 1.864      ; 4.474      ;
; -1.630 ; cnt_h_addr[2]                                                                                                ; vga_g[7]~reg0         ; rst_n        ; clk         ; 1.000        ; 1.859      ; 4.468      ;
; -1.630 ; cnt_h_addr[0]                                                                                                ; h_addr[6]             ; rst_n        ; clk         ; 1.000        ; 1.871      ; 4.480      ;
; -1.629 ; cnt_h_addr[2]                                                                                                ; vga_g[6]~reg0         ; rst_n        ; clk         ; 1.000        ; 1.859      ; 4.467      ;
; -1.629 ; cnt_h_addr[4]                                                                                                ; vga_b[4]~reg0         ; rst_n        ; clk         ; 1.000        ; 1.864      ; 4.472      ;
; -1.626 ; cnt_v_addr[2]                                                                                                ; v_addr[10]            ; rst_n        ; clk         ; 1.000        ; 1.870      ; 4.475      ;
; -1.622 ; cnt_h_addr[4]                                                                                                ; vga_r[1]~reg0         ; rst_n        ; clk         ; 1.000        ; 1.859      ; 4.460      ;
; -1.620 ; cnt_h_addr[7]                                                                                                ; cnt_h_addr[8]         ; rst_n        ; clk         ; 1.000        ; 1.871      ; 4.470      ;
; -1.616 ; cnt_h_addr[0]                                                                                                ; cnt_h_addr[5]         ; rst_n        ; clk         ; 1.000        ; 1.872      ; 4.467      ;
; -1.615 ; cnt_h_addr[4]                                                                                                ; cnt_h_addr[8]         ; rst_n        ; clk         ; 1.000        ; 1.871      ; 4.465      ;
; -1.613 ; cnt_h_addr[4]                                                                                                ; cnt_h_addr[9]         ; rst_n        ; clk         ; 1.000        ; 1.871      ; 4.463      ;
; -1.599 ; cnt_h_addr[3]                                                                                                ; cnt_h_addr[8]         ; rst_n        ; clk         ; 1.000        ; 1.871      ; 4.449      ;
; -1.593 ; cnt_h_addr[5]                                                                                                ; vga_b[2]~reg0         ; rst_n        ; clk         ; 1.000        ; 1.867      ; 4.439      ;
; -1.593 ; cnt_h_addr[5]                                                                                                ; vga_g[3]~reg0         ; rst_n        ; clk         ; 1.000        ; 1.863      ; 4.435      ;
; -1.592 ; cnt_h_addr[5]                                                                                                ; vga_r[4]~reg0         ; rst_n        ; clk         ; 1.000        ; 1.863      ; 4.434      ;
; -1.586 ; cnt_h_addr[5]                                                                                                ; vga_r[2]~reg0         ; rst_n        ; clk         ; 1.000        ; 1.858      ; 4.423      ;
; -1.580 ; cnt_h_addr[6]                                                                                                ; vga_g[1]~reg0         ; rst_n        ; clk         ; 1.000        ; 1.863      ; 4.422      ;
; -1.580 ; cnt_h_addr[2]                                                                                                ; vga_r[2]~reg0         ; rst_n        ; clk         ; 1.000        ; 1.857      ; 4.416      ;
; -1.579 ; cnt_h_addr[6]                                                                                                ; vga_r[0]~reg0         ; rst_n        ; clk         ; 1.000        ; 1.863      ; 4.421      ;
; -1.577 ; cnt_h_addr[6]                                                                                                ; vga_r[6]~reg0         ; rst_n        ; clk         ; 1.000        ; 1.863      ; 4.419      ;
; -1.576 ; cnt_h_addr[6]                                                                                                ; vga_b[1]~reg0         ; rst_n        ; clk         ; 1.000        ; 1.863      ; 4.418      ;
; -1.574 ; cnt_h_addr[6]                                                                                                ; vga_r[3]~reg0         ; rst_n        ; clk         ; 1.000        ; 1.863      ; 4.416      ;
; -1.573 ; cnt_h_addr[6]                                                                                                ; vga_g[5]~reg0         ; rst_n        ; clk         ; 1.000        ; 1.863      ; 4.415      ;
; -1.572 ; cnt_h_addr[6]                                                                                                ; vga_b[0]~reg0         ; rst_n        ; clk         ; 1.000        ; 1.863      ; 4.414      ;
; -1.572 ; cnt_h_addr[2]                                                                                                ; vga_b[2]~reg0         ; rst_n        ; clk         ; 1.000        ; 1.866      ; 4.417      ;
; -1.572 ; cnt_h_addr[2]                                                                                                ; vga_g[3]~reg0         ; rst_n        ; clk         ; 1.000        ; 1.862      ; 4.413      ;
; -1.571 ; cnt_v_addr[4]                                                                                                ; cnt_v_addr[9]         ; rst_n        ; clk         ; 1.000        ; 1.873      ; 4.423      ;
; -1.571 ; cnt_h_addr[2]                                                                                                ; vga_r[4]~reg0         ; rst_n        ; clk         ; 1.000        ; 1.862      ; 4.412      ;
; -1.571 ; cnt_h_addr[2]                                                                                                ; h_addr[7]             ; rst_n        ; clk         ; 1.000        ; 1.870      ; 4.420      ;
; -1.570 ; cnt_h_addr[6]                                                                                                ; vga_r[7]~reg0         ; rst_n        ; clk         ; 1.000        ; 1.863      ; 4.412      ;
; -1.570 ; cnt_h_addr[5]                                                                                                ; vga_b[6]~reg0         ; rst_n        ; clk         ; 1.000        ; 1.865      ; 4.414      ;
; -1.568 ; cnt_h_addr[5]                                                                                                ; vga_b[4]~reg0         ; rst_n        ; clk         ; 1.000        ; 1.865      ; 4.412      ;
; -1.567 ; cnt_h_addr[6]                                                                                                ; vga_b[7]~reg0         ; rst_n        ; clk         ; 1.000        ; 1.863      ; 4.409      ;
; -1.565 ; cnt_h_addr[6]                                                                                                ; vga_g[2]~reg0         ; rst_n        ; clk         ; 1.000        ; 1.863      ; 4.407      ;
; -1.564 ; cnt_h_addr[6]                                                                                                ; vga_g[4]~reg0         ; rst_n        ; clk         ; 1.000        ; 1.863      ; 4.406      ;
; -1.563 ; cnt_h_addr[6]                                                                                                ; vga_r[5]~reg0         ; rst_n        ; clk         ; 1.000        ; 1.863      ; 4.405      ;
; -1.562 ; cnt_h_addr[6]                                                                                                ; vga_b[3]~reg0         ; rst_n        ; clk         ; 1.000        ; 1.863      ; 4.404      ;
; -1.561 ; cnt_h_addr[5]                                                                                                ; vga_r[1]~reg0         ; rst_n        ; clk         ; 1.000        ; 1.860      ; 4.400      ;
; -1.560 ; cnt_h_addr[6]                                                                                                ; vga_g[0]~reg0         ; rst_n        ; clk         ; 1.000        ; 1.863      ; 4.402      ;
; -1.557 ; cnt_h_addr[6]                                                                                                ; vga_b[5]~reg0         ; rst_n        ; clk         ; 1.000        ; 1.863      ; 4.399      ;
; -1.557 ; cnt_v_addr[8]                                                                                                ; cnt_v_addr[9]         ; rst_n        ; clk         ; 1.000        ; 1.873      ; 4.409      ;
; -1.553 ; h_addr[0]                                                                                                    ; address[0]            ; rst_n        ; clk         ; 1.000        ; 1.869      ; 4.401      ;
; -1.553 ; h_addr[0]                                                                                                    ; address[5]            ; rst_n        ; clk         ; 1.000        ; 1.869      ; 4.401      ;
; -1.553 ; h_addr[0]                                                                                                    ; address[8]            ; rst_n        ; clk         ; 1.000        ; 1.869      ; 4.401      ;
; -1.552 ; h_addr[0]                                                                                                    ; address[2]            ; rst_n        ; clk         ; 1.000        ; 1.869      ; 4.400      ;
; -1.552 ; h_addr[0]                                                                                                    ; address[3]            ; rst_n        ; clk         ; 1.000        ; 1.869      ; 4.400      ;
; -1.551 ; h_addr[0]                                                                                                    ; address[4]            ; rst_n        ; clk         ; 1.000        ; 1.869      ; 4.399      ;
+--------+--------------------------------------------------------------------------------------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                             ;
+--------+----------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.902 ; address[0]     ; address[0]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.288      ; 0.597      ;
; -1.902 ; address[1]     ; address[1]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.288      ; 0.597      ;
; -1.902 ; address[2]     ; address[2]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.288      ; 0.597      ;
; -1.902 ; address[3]     ; address[3]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.288      ; 0.597      ;
; -1.902 ; address[4]     ; address[4]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.288      ; 0.597      ;
; -1.902 ; address[5]     ; address[5]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.288      ; 0.597      ;
; -1.902 ; address[6]     ; address[6]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.288      ; 0.597      ;
; -1.902 ; address[7]     ; address[7]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.288      ; 0.597      ;
; -1.902 ; address[8]     ; address[8]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.288      ; 0.597      ;
; -1.902 ; vsync~reg0     ; vsync~reg0                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.288      ; 0.597      ;
; -1.902 ; hsync~reg0     ; hsync~reg0                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.288      ; 0.597      ;
; -1.901 ; address[9]     ; address[9]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.287      ; 0.597      ;
; -1.901 ; address[10]    ; address[10]                                                                                                  ; rst_n        ; clk         ; 0.000        ; 2.287      ; 0.597      ;
; -1.901 ; address[11]    ; address[11]                                                                                                  ; rst_n        ; clk         ; 0.000        ; 2.287      ; 0.597      ;
; 0.248  ; cnt_v_addr[5]  ; v_addr[0]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 2.287      ; 2.746      ;
; 0.249  ; cnt_v_addr[5]  ; v_addr[1]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 2.287      ; 2.747      ;
; 0.301  ; cnt_h_addr[5]  ; h_addr[5]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 2.287      ; 2.799      ;
; 0.303  ; cnt_h_addr[3]  ; h_addr[3]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 2.286      ; 2.800      ;
; 0.329  ; cnt_v_addr[7]  ; cnt_v_addr[7]                                                                                                ; rst_n        ; clk         ; 0.000        ; 2.288      ; 2.828      ;
; 0.335  ; cnt_h_addr[7]  ; h_addr[7]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 2.286      ; 2.832      ;
; 0.344  ; cnt_h_addr[3]  ; cnt_h_addr[3]                                                                                                ; rst_n        ; clk         ; 0.000        ; 2.288      ; 2.843      ;
; 0.345  ; cnt_h_addr[2]  ; h_addr[3]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 2.286      ; 2.842      ;
; 0.354  ; hsync~reg0     ; hsync~reg0                                                                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; vsync~reg0     ; vsync~reg0                                                                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; address[8]     ; address[8]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; address[6]     ; address[6]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; address[0]     ; address[0]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; address[1]     ; address[1]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; address[2]     ; address[2]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; address[3]     ; address[3]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; address[4]     ; address[4]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; address[5]     ; address[5]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; address[7]     ; address[7]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.355  ; address[11]    ; address[11]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; address[10]    ; address[10]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; address[9]     ; address[9]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.356  ; cnt_v_addr[1]  ; cnt_v_addr[9]                                                                                                ; rst_n        ; clk         ; 0.000        ; 2.289      ; 2.856      ;
; 0.357  ; cnt_v_addr[1]  ; cnt_v_addr[0]                                                                                                ; rst_n        ; clk         ; 0.000        ; 2.289      ; 2.857      ;
; 0.357  ; cnt_h_addr[9]  ; hsync~reg0                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.288      ; 2.856      ;
; 0.358  ; cnt_v_addr[1]  ; cnt_v_addr[2]                                                                                                ; rst_n        ; clk         ; 0.000        ; 2.289      ; 2.858      ;
; 0.359  ; cnt_v_addr[1]  ; cnt_v_addr[3]                                                                                                ; rst_n        ; clk         ; 0.000        ; 2.289      ; 2.859      ;
; 0.361  ; cnt_v_addr[4]  ; v_addr[4]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 2.287      ; 2.859      ;
; 0.361  ; cnt_h_addr[1]  ; hsync~reg0                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.287      ; 2.859      ;
; 0.367  ; cnt_v_addr[4]  ; cnt_v_addr[4]                                                                                                ; rst_n        ; clk         ; 0.000        ; 2.288      ; 2.866      ;
; 0.369  ; cnt_h_addr[8]  ; h_addr[8]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 2.287      ; 2.867      ;
; 0.372  ; address[6]     ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a18~porta_address_reg0 ; rst_n        ; clk         ; 0.000        ; 2.589      ; 3.202      ;
; 0.373  ; cnt_h_addr[7]  ; hsync~reg0                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.287      ; 2.871      ;
; 0.382  ; cnt_h_addr[3]  ; hsync~reg0                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.287      ; 2.880      ;
; 0.402  ; cnt_h_addr[2]  ; h_addr[2]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 2.286      ; 2.899      ;
; 0.409  ; address[3]     ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a8~porta_address_reg0  ; rst_n        ; clk         ; 0.000        ; 2.606      ; 3.256      ;
; 0.412  ; cnt_h_addr[6]  ; cnt_h_addr[6]                                                                                                ; rst_n        ; clk         ; 0.000        ; 2.288      ; 2.911      ;
; 0.412  ; cnt_h_addr[5]  ; cnt_h_addr[8]                                                                                                ; rst_n        ; clk         ; 0.000        ; 2.288      ; 2.911      ;
; 0.415  ; cnt_h_addr[5]  ; cnt_h_addr[5]                                                                                                ; rst_n        ; clk         ; 0.000        ; 2.288      ; 2.914      ;
; 0.418  ; cnt_h_addr[5]  ; hsync~reg0                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.288      ; 2.917      ;
; 0.419  ; address[3]     ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a16~porta_address_reg0 ; rst_n        ; clk         ; 0.000        ; 2.602      ; 3.262      ;
; 0.420  ; address[3]     ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a4~porta_address_reg0  ; rst_n        ; clk         ; 0.000        ; 2.608      ; 3.269      ;
; 0.429  ; cnt_h_addr[8]  ; cnt_h_addr[10]                                                                                               ; rst_n        ; clk         ; 0.000        ; 2.289      ; 2.929      ;
; 0.430  ; cnt_v_addr[1]  ; cnt_v_addr[1]                                                                                                ; rst_n        ; clk         ; 0.000        ; 2.288      ; 2.929      ;
; 0.440  ; cnt_h_addr[8]  ; cnt_h_addr[11]                                                                                               ; rst_n        ; clk         ; 0.000        ; 2.289      ; 2.940      ;
; 0.442  ; cnt_h_addr[8]  ; hsync~reg0                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.288      ; 2.941      ;
; 0.442  ; cnt_h_addr[2]  ; hsync~reg0                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.287      ; 2.940      ;
; 0.444  ; cnt_v_addr[5]  ; v_addr[10]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.287      ; 2.942      ;
; 0.444  ; cnt_v_addr[5]  ; v_addr[9]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 2.287      ; 2.942      ;
; 0.444  ; cnt_v_addr[5]  ; v_addr[8]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 2.287      ; 2.942      ;
; 0.444  ; cnt_v_addr[5]  ; v_addr[7]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 2.287      ; 2.942      ;
; 0.444  ; cnt_v_addr[5]  ; v_addr[6]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 2.287      ; 2.942      ;
; 0.444  ; cnt_v_addr[5]  ; v_addr[5]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 2.287      ; 2.942      ;
; 0.444  ; cnt_v_addr[5]  ; v_addr[4]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 2.287      ; 2.942      ;
; 0.444  ; cnt_v_addr[5]  ; v_addr[2]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 2.287      ; 2.942      ;
; 0.444  ; cnt_v_addr[5]  ; v_addr[3]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 2.287      ; 2.942      ;
; 0.444  ; cnt_h_addr[10] ; hsync~reg0                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.287      ; 2.942      ;
; 0.447  ; cnt_h_addr[5]  ; cnt_h_addr[9]                                                                                                ; rst_n        ; clk         ; 0.000        ; 2.288      ; 2.946      ;
; 0.449  ; cnt_h_addr[11] ; hsync~reg0                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.287      ; 2.947      ;
; 0.451  ; address[0]     ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a14~porta_address_reg0 ; rst_n        ; clk         ; 0.000        ; 2.587      ; 3.279      ;
; 0.452  ; address[3]     ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a10~porta_address_reg0 ; rst_n        ; clk         ; 0.000        ; 2.592      ; 3.285      ;
; 0.461  ; address[3]     ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a6~porta_address_reg0  ; rst_n        ; clk         ; 0.000        ; 2.599      ; 3.301      ;
; 0.461  ; address[11]    ; address[9]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.287      ; 2.959      ;
; 0.462  ; cnt_v_addr[10] ; cnt_v_addr[9]                                                                                                ; rst_n        ; clk         ; 0.000        ; 2.289      ; 2.962      ;
; 0.463  ; cnt_v_addr[10] ; cnt_v_addr[0]                                                                                                ; rst_n        ; clk         ; 0.000        ; 2.289      ; 2.963      ;
; 0.464  ; cnt_v_addr[10] ; cnt_v_addr[2]                                                                                                ; rst_n        ; clk         ; 0.000        ; 2.289      ; 2.964      ;
; 0.465  ; cnt_v_addr[10] ; cnt_v_addr[3]                                                                                                ; rst_n        ; clk         ; 0.000        ; 2.289      ; 2.965      ;
; 0.466  ; cnt_h_addr[2]  ; h_addr[5]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 2.286      ; 2.963      ;
; 0.468  ; cnt_v_addr[10] ; v_addr[10]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.287      ; 2.966      ;
; 0.469  ; address[11]    ; address[10]                                                                                                  ; rst_n        ; clk         ; 0.000        ; 2.287      ; 2.967      ;
; 0.479  ; cnt_h_addr[1]  ; h_addr[1]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 2.286      ; 2.976      ;
; 0.480  ; address[7]     ; address[9]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.287      ; 2.978      ;
; 0.481  ; cnt_v_addr[6]  ; cnt_v_addr[6]                                                                                                ; rst_n        ; clk         ; 0.000        ; 2.288      ; 2.980      ;
; 0.482  ; address[0]     ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a18~porta_address_reg0 ; rst_n        ; clk         ; 0.000        ; 2.589      ; 3.312      ;
; 0.483  ; cnt_h_addr[0]  ; cnt_h_addr[1]                                                                                                ; rst_n        ; clk         ; 0.000        ; 2.289      ; 2.983      ;
; 0.483  ; cnt_h_addr[4]  ; cnt_h_addr[4]                                                                                                ; rst_n        ; clk         ; 0.000        ; 2.288      ; 2.982      ;
; 0.483  ; address[11]    ; address[0]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.288      ; 2.982      ;
; 0.486  ; address[11]    ; address[5]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.288      ; 2.985      ;
; 0.486  ; address[11]    ; address[8]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.288      ; 2.985      ;
; 0.487  ; address[7]     ; address[11]                                                                                                  ; rst_n        ; clk         ; 0.000        ; 2.287      ; 2.985      ;
; 0.488  ; address[7]     ; address[10]                                                                                                  ; rst_n        ; clk         ; 0.000        ; 2.287      ; 2.986      ;
; 0.489  ; address[11]    ; address[3]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.288      ; 2.988      ;
; 0.489  ; cnt_v_addr[1]  ; vsync~reg0                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.289      ; 2.989      ;
; 0.491  ; address[11]    ; address[2]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.288      ; 2.990      ;
; 0.491  ; cnt_v_addr[1]  ; v_addr[1]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 2.287      ; 2.989      ;
; 0.492  ; address[11]    ; address[6]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 2.288      ; 2.991      ;
+--------+----------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rst_n'                                                                                                                                                                          ;
+-------+----------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.354 ; hsync~reg0     ; hsync~reg0                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vsync~reg0     ; vsync~reg0                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; address[8]     ; address[8]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; address[6]     ; address[6]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; address[0]     ; address[0]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; address[1]     ; address[1]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; address[2]     ; address[2]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; address[3]     ; address[3]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; address[4]     ; address[4]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; address[5]     ; address[5]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; address[7]     ; address[7]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.072      ; 0.597      ;
; 0.355 ; address[11]    ; address[11]                                                                                                  ; rst_n        ; rst_n       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; address[10]    ; address[10]                                                                                                  ; rst_n        ; rst_n       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; address[9]     ; address[9]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.071      ; 0.597      ;
; 1.634 ; clk            ; vga_clk~1                                                                                                    ; clk          ; rst_n       ; 0.000        ; 1.455      ; 3.129      ;
; 1.656 ; clk            ; vga_clk~1                                                                                                    ; clk          ; rst_n       ; 0.000        ; 1.455      ; 3.151      ;
; 2.258 ; address[0]     ; address[0]                                                                                                   ; clk          ; rst_n       ; 0.000        ; -1.872     ; 0.597      ;
; 2.258 ; address[1]     ; address[1]                                                                                                   ; clk          ; rst_n       ; 0.000        ; -1.872     ; 0.597      ;
; 2.258 ; address[2]     ; address[2]                                                                                                   ; clk          ; rst_n       ; 0.000        ; -1.872     ; 0.597      ;
; 2.258 ; address[3]     ; address[3]                                                                                                   ; clk          ; rst_n       ; 0.000        ; -1.872     ; 0.597      ;
; 2.258 ; address[4]     ; address[4]                                                                                                   ; clk          ; rst_n       ; 0.000        ; -1.872     ; 0.597      ;
; 2.258 ; address[5]     ; address[5]                                                                                                   ; clk          ; rst_n       ; 0.000        ; -1.872     ; 0.597      ;
; 2.258 ; address[6]     ; address[6]                                                                                                   ; clk          ; rst_n       ; 0.000        ; -1.872     ; 0.597      ;
; 2.258 ; address[7]     ; address[7]                                                                                                   ; clk          ; rst_n       ; 0.000        ; -1.872     ; 0.597      ;
; 2.258 ; address[8]     ; address[8]                                                                                                   ; clk          ; rst_n       ; 0.000        ; -1.872     ; 0.597      ;
; 2.258 ; vsync~reg0     ; vsync~reg0                                                                                                   ; clk          ; rst_n       ; 0.000        ; -1.872     ; 0.597      ;
; 2.258 ; hsync~reg0     ; hsync~reg0                                                                                                   ; clk          ; rst_n       ; 0.000        ; -1.872     ; 0.597      ;
; 2.259 ; address[9]     ; address[9]                                                                                                   ; clk          ; rst_n       ; 0.000        ; -1.873     ; 0.597      ;
; 2.259 ; address[10]    ; address[10]                                                                                                  ; clk          ; rst_n       ; 0.000        ; -1.873     ; 0.597      ;
; 2.259 ; address[11]    ; address[11]                                                                                                  ; clk          ; rst_n       ; 0.000        ; -1.873     ; 0.597      ;
; 2.504 ; cnt_v_addr[5]  ; v_addr[0]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.071      ; 2.746      ;
; 2.505 ; cnt_v_addr[5]  ; v_addr[1]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.071      ; 2.747      ;
; 2.557 ; cnt_h_addr[5]  ; h_addr[5]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.071      ; 2.799      ;
; 2.559 ; cnt_h_addr[3]  ; h_addr[3]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.070      ; 2.800      ;
; 2.585 ; cnt_v_addr[7]  ; cnt_v_addr[7]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.072      ; 2.828      ;
; 2.591 ; cnt_h_addr[7]  ; h_addr[7]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.070      ; 2.832      ;
; 2.600 ; cnt_h_addr[3]  ; cnt_h_addr[3]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.072      ; 2.843      ;
; 2.601 ; cnt_h_addr[2]  ; h_addr[3]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.070      ; 2.842      ;
; 2.612 ; cnt_v_addr[1]  ; cnt_v_addr[9]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.073      ; 2.856      ;
; 2.613 ; cnt_v_addr[1]  ; cnt_v_addr[0]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.073      ; 2.857      ;
; 2.613 ; cnt_h_addr[9]  ; hsync~reg0                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.072      ; 2.856      ;
; 2.614 ; cnt_v_addr[1]  ; cnt_v_addr[2]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.073      ; 2.858      ;
; 2.615 ; cnt_v_addr[1]  ; cnt_v_addr[3]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.073      ; 2.859      ;
; 2.617 ; cnt_v_addr[4]  ; v_addr[4]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.071      ; 2.859      ;
; 2.617 ; cnt_h_addr[1]  ; hsync~reg0                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.071      ; 2.859      ;
; 2.623 ; cnt_v_addr[4]  ; cnt_v_addr[4]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.072      ; 2.866      ;
; 2.625 ; cnt_h_addr[8]  ; h_addr[8]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.071      ; 2.867      ;
; 2.628 ; address[6]     ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a18~porta_address_reg0 ; rst_n        ; rst_n       ; 0.000        ; 0.373      ; 3.202      ;
; 2.629 ; cnt_h_addr[7]  ; hsync~reg0                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.071      ; 2.871      ;
; 2.638 ; cnt_h_addr[3]  ; hsync~reg0                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.071      ; 2.880      ;
; 2.658 ; cnt_h_addr[2]  ; h_addr[2]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.070      ; 2.899      ;
; 2.665 ; address[3]     ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a8~porta_address_reg0  ; rst_n        ; rst_n       ; 0.000        ; 0.390      ; 3.256      ;
; 2.668 ; cnt_h_addr[5]  ; cnt_h_addr[8]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.072      ; 2.911      ;
; 2.668 ; cnt_h_addr[6]  ; cnt_h_addr[6]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.072      ; 2.911      ;
; 2.671 ; cnt_h_addr[5]  ; cnt_h_addr[5]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.072      ; 2.914      ;
; 2.674 ; cnt_h_addr[5]  ; hsync~reg0                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.072      ; 2.917      ;
; 2.675 ; address[3]     ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a16~porta_address_reg0 ; rst_n        ; rst_n       ; 0.000        ; 0.386      ; 3.262      ;
; 2.676 ; address[3]     ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a4~porta_address_reg0  ; rst_n        ; rst_n       ; 0.000        ; 0.392      ; 3.269      ;
; 2.685 ; cnt_h_addr[8]  ; cnt_h_addr[10]                                                                                               ; rst_n        ; rst_n       ; 0.000        ; 0.073      ; 2.929      ;
; 2.686 ; cnt_v_addr[1]  ; cnt_v_addr[1]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.072      ; 2.929      ;
; 2.696 ; cnt_h_addr[8]  ; cnt_h_addr[11]                                                                                               ; rst_n        ; rst_n       ; 0.000        ; 0.073      ; 2.940      ;
; 2.698 ; cnt_h_addr[8]  ; hsync~reg0                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.072      ; 2.941      ;
; 2.698 ; cnt_h_addr[2]  ; hsync~reg0                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.071      ; 2.940      ;
; 2.700 ; cnt_v_addr[5]  ; v_addr[10]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.071      ; 2.942      ;
; 2.700 ; cnt_v_addr[5]  ; v_addr[9]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.071      ; 2.942      ;
; 2.700 ; cnt_v_addr[5]  ; v_addr[8]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.071      ; 2.942      ;
; 2.700 ; cnt_v_addr[5]  ; v_addr[7]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.071      ; 2.942      ;
; 2.700 ; cnt_v_addr[5]  ; v_addr[6]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.071      ; 2.942      ;
; 2.700 ; cnt_v_addr[5]  ; v_addr[5]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.071      ; 2.942      ;
; 2.700 ; cnt_v_addr[5]  ; v_addr[4]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.071      ; 2.942      ;
; 2.700 ; cnt_v_addr[5]  ; v_addr[2]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.071      ; 2.942      ;
; 2.700 ; cnt_v_addr[5]  ; v_addr[3]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.071      ; 2.942      ;
; 2.700 ; cnt_h_addr[10] ; hsync~reg0                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.071      ; 2.942      ;
; 2.703 ; cnt_h_addr[5]  ; cnt_h_addr[9]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.072      ; 2.946      ;
; 2.705 ; cnt_h_addr[11] ; hsync~reg0                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.071      ; 2.947      ;
; 2.707 ; address[0]     ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a14~porta_address_reg0 ; rst_n        ; rst_n       ; 0.000        ; 0.371      ; 3.279      ;
; 2.708 ; address[3]     ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a10~porta_address_reg0 ; rst_n        ; rst_n       ; 0.000        ; 0.376      ; 3.285      ;
; 2.717 ; address[3]     ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a6~porta_address_reg0  ; rst_n        ; rst_n       ; 0.000        ; 0.383      ; 3.301      ;
; 2.717 ; address[11]    ; address[9]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.071      ; 2.959      ;
; 2.718 ; cnt_v_addr[10] ; cnt_v_addr[9]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.073      ; 2.962      ;
; 2.719 ; cnt_v_addr[10] ; cnt_v_addr[0]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.073      ; 2.963      ;
; 2.720 ; cnt_v_addr[10] ; cnt_v_addr[2]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.073      ; 2.964      ;
; 2.721 ; cnt_v_addr[10] ; cnt_v_addr[3]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.073      ; 2.965      ;
; 2.722 ; cnt_h_addr[2]  ; h_addr[5]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.070      ; 2.963      ;
; 2.724 ; cnt_v_addr[10] ; v_addr[10]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.071      ; 2.966      ;
; 2.725 ; address[11]    ; address[10]                                                                                                  ; rst_n        ; rst_n       ; 0.000        ; 0.071      ; 2.967      ;
; 2.735 ; cnt_h_addr[1]  ; h_addr[1]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.070      ; 2.976      ;
; 2.736 ; address[7]     ; address[9]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.071      ; 2.978      ;
; 2.737 ; cnt_v_addr[6]  ; cnt_v_addr[6]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.072      ; 2.980      ;
; 2.738 ; address[0]     ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a18~porta_address_reg0 ; rst_n        ; rst_n       ; 0.000        ; 0.373      ; 3.312      ;
; 2.739 ; cnt_h_addr[4]  ; cnt_h_addr[4]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.072      ; 2.982      ;
; 2.739 ; cnt_h_addr[0]  ; cnt_h_addr[1]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.073      ; 2.983      ;
; 2.739 ; address[11]    ; address[0]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.072      ; 2.982      ;
; 2.742 ; address[11]    ; address[8]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.072      ; 2.985      ;
; 2.742 ; address[11]    ; address[5]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.072      ; 2.985      ;
; 2.743 ; address[7]     ; address[11]                                                                                                  ; rst_n        ; rst_n       ; 0.000        ; 0.071      ; 2.985      ;
; 2.744 ; address[7]     ; address[10]                                                                                                  ; rst_n        ; rst_n       ; 0.000        ; 0.071      ; 2.986      ;
; 2.745 ; address[11]    ; address[3]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.072      ; 2.988      ;
; 2.745 ; cnt_v_addr[1]  ; vsync~reg0                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.073      ; 2.989      ;
; 2.747 ; address[11]    ; address[2]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.072      ; 2.990      ;
+-------+----------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'rst_n'                                                                    ;
+--------+-----------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------+--------------+-------------+--------------+------------+------------+
; -3.968 ; rst_n     ; address[0]     ; rst_n        ; rst_n       ; 0.500        ; 3.850      ; 8.317      ;
; -3.968 ; rst_n     ; address[1]     ; rst_n        ; rst_n       ; 0.500        ; 3.850      ; 8.317      ;
; -3.968 ; rst_n     ; address[2]     ; rst_n        ; rst_n       ; 0.500        ; 3.850      ; 8.317      ;
; -3.968 ; rst_n     ; address[3]     ; rst_n        ; rst_n       ; 0.500        ; 3.850      ; 8.317      ;
; -3.968 ; rst_n     ; address[4]     ; rst_n        ; rst_n       ; 0.500        ; 3.850      ; 8.317      ;
; -3.968 ; rst_n     ; address[5]     ; rst_n        ; rst_n       ; 0.500        ; 3.850      ; 8.317      ;
; -3.968 ; rst_n     ; address[6]     ; rst_n        ; rst_n       ; 0.500        ; 3.850      ; 8.317      ;
; -3.968 ; rst_n     ; address[7]     ; rst_n        ; rst_n       ; 0.500        ; 3.850      ; 8.317      ;
; -3.968 ; rst_n     ; address[8]     ; rst_n        ; rst_n       ; 0.500        ; 3.850      ; 8.317      ;
; -3.967 ; rst_n     ; vga_r[2]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 3.840      ; 8.306      ;
; -3.961 ; rst_n     ; vga_b[4]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 3.847      ; 8.307      ;
; -3.961 ; rst_n     ; vga_b[6]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 3.847      ; 8.307      ;
; -3.959 ; rst_n     ; vga_b[2]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 3.849      ; 8.307      ;
; -3.953 ; rst_n     ; vga_r[0]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 3.846      ; 8.298      ;
; -3.953 ; rst_n     ; vga_r[3]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 3.846      ; 8.298      ;
; -3.953 ; rst_n     ; vga_r[4]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 3.845      ; 8.297      ;
; -3.953 ; rst_n     ; vga_r[5]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 3.846      ; 8.298      ;
; -3.953 ; rst_n     ; vga_r[6]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 3.846      ; 8.298      ;
; -3.953 ; rst_n     ; vga_r[7]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 3.846      ; 8.298      ;
; -3.953 ; rst_n     ; vga_b[0]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 3.846      ; 8.298      ;
; -3.953 ; rst_n     ; vga_b[1]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 3.846      ; 8.298      ;
; -3.953 ; rst_n     ; vga_b[3]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 3.846      ; 8.298      ;
; -3.953 ; rst_n     ; vga_b[5]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 3.846      ; 8.298      ;
; -3.953 ; rst_n     ; vga_b[7]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 3.846      ; 8.298      ;
; -3.953 ; rst_n     ; vga_g[0]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 3.846      ; 8.298      ;
; -3.953 ; rst_n     ; vga_g[1]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 3.846      ; 8.298      ;
; -3.953 ; rst_n     ; vga_g[2]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 3.846      ; 8.298      ;
; -3.953 ; rst_n     ; vga_g[3]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 3.845      ; 8.297      ;
; -3.953 ; rst_n     ; vga_g[4]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 3.846      ; 8.298      ;
; -3.953 ; rst_n     ; vga_g[5]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 3.846      ; 8.298      ;
; -3.948 ; rst_n     ; vga_g[6]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 3.842      ; 8.289      ;
; -3.948 ; rst_n     ; vga_g[7]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 3.842      ; 8.289      ;
; -3.935 ; rst_n     ; cnt_v_addr[1]  ; rst_n        ; rst_n       ; 0.500        ; 3.852      ; 8.286      ;
; -3.935 ; rst_n     ; cnt_v_addr[4]  ; rst_n        ; rst_n       ; 0.500        ; 3.852      ; 8.286      ;
; -3.935 ; rst_n     ; cnt_v_addr[5]  ; rst_n        ; rst_n       ; 0.500        ; 3.852      ; 8.286      ;
; -3.935 ; rst_n     ; cnt_v_addr[6]  ; rst_n        ; rst_n       ; 0.500        ; 3.852      ; 8.286      ;
; -3.935 ; rst_n     ; cnt_v_addr[7]  ; rst_n        ; rst_n       ; 0.500        ; 3.852      ; 8.286      ;
; -3.935 ; rst_n     ; cnt_v_addr[8]  ; rst_n        ; rst_n       ; 0.500        ; 3.852      ; 8.286      ;
; -3.935 ; rst_n     ; cnt_v_addr[10] ; rst_n        ; rst_n       ; 0.500        ; 3.852      ; 8.286      ;
; -3.935 ; rst_n     ; cnt_v_addr[11] ; rst_n        ; rst_n       ; 0.500        ; 3.852      ; 8.286      ;
; -3.920 ; rst_n     ; address[9]     ; rst_n        ; rst_n       ; 0.500        ; 3.850      ; 8.269      ;
; -3.920 ; rst_n     ; address[10]    ; rst_n        ; rst_n       ; 0.500        ; 3.850      ; 8.269      ;
; -3.920 ; rst_n     ; address[11]    ; rst_n        ; rst_n       ; 0.500        ; 3.850      ; 8.269      ;
; -3.897 ; rst_n     ; cnt_v_addr[9]  ; rst_n        ; rst_n       ; 0.500        ; 3.853      ; 8.249      ;
; -3.897 ; rst_n     ; cnt_v_addr[3]  ; rst_n        ; rst_n       ; 0.500        ; 3.853      ; 8.249      ;
; -3.897 ; rst_n     ; cnt_v_addr[2]  ; rst_n        ; rst_n       ; 0.500        ; 3.853      ; 8.249      ;
; -3.897 ; rst_n     ; cnt_v_addr[0]  ; rst_n        ; rst_n       ; 0.500        ; 3.853      ; 8.249      ;
; -3.897 ; rst_n     ; vsync~reg0     ; rst_n        ; rst_n       ; 0.500        ; 3.853      ; 8.249      ;
; -3.849 ; rst_n     ; vga_r[1]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 3.842      ; 8.190      ;
; -3.832 ; rst_n     ; cnt_h_addr[0]  ; rst_n        ; rst_n       ; 0.500        ; 3.854      ; 8.185      ;
; -3.832 ; rst_n     ; cnt_h_addr[1]  ; rst_n        ; rst_n       ; 0.500        ; 3.855      ; 8.186      ;
; -3.832 ; rst_n     ; cnt_h_addr[2]  ; rst_n        ; rst_n       ; 0.500        ; 3.855      ; 8.186      ;
; -3.832 ; rst_n     ; cnt_h_addr[3]  ; rst_n        ; rst_n       ; 0.500        ; 3.855      ; 8.186      ;
; -3.832 ; rst_n     ; cnt_h_addr[4]  ; rst_n        ; rst_n       ; 0.500        ; 3.855      ; 8.186      ;
; -3.832 ; rst_n     ; cnt_h_addr[7]  ; rst_n        ; rst_n       ; 0.500        ; 3.855      ; 8.186      ;
; -3.832 ; rst_n     ; cnt_h_addr[10] ; rst_n        ; rst_n       ; 0.500        ; 3.855      ; 8.186      ;
; -3.832 ; rst_n     ; cnt_h_addr[11] ; rst_n        ; rst_n       ; 0.500        ; 3.855      ; 8.186      ;
; -3.832 ; rst_n     ; cnt_h_addr[6]  ; rst_n        ; rst_n       ; 0.500        ; 3.855      ; 8.186      ;
; -3.832 ; rst_n     ; cnt_h_addr[8]  ; rst_n        ; rst_n       ; 0.500        ; 3.854      ; 8.185      ;
; -3.832 ; rst_n     ; cnt_h_addr[5]  ; rst_n        ; rst_n       ; 0.500        ; 3.854      ; 8.185      ;
; -3.832 ; rst_n     ; cnt_h_addr[9]  ; rst_n        ; rst_n       ; 0.500        ; 3.854      ; 8.185      ;
; -3.832 ; rst_n     ; hsync~reg0     ; rst_n        ; rst_n       ; 0.500        ; 3.854      ; 8.185      ;
; -3.819 ; rst_n     ; v_addr[10]     ; rst_n        ; rst_n       ; 0.500        ; 3.851      ; 8.169      ;
; -3.819 ; rst_n     ; v_addr[9]      ; rst_n        ; rst_n       ; 0.500        ; 3.851      ; 8.169      ;
; -3.819 ; rst_n     ; v_addr[8]      ; rst_n        ; rst_n       ; 0.500        ; 3.851      ; 8.169      ;
; -3.819 ; rst_n     ; v_addr[7]      ; rst_n        ; rst_n       ; 0.500        ; 3.851      ; 8.169      ;
; -3.819 ; rst_n     ; v_addr[6]      ; rst_n        ; rst_n       ; 0.500        ; 3.851      ; 8.169      ;
; -3.819 ; rst_n     ; v_addr[5]      ; rst_n        ; rst_n       ; 0.500        ; 3.851      ; 8.169      ;
; -3.819 ; rst_n     ; v_addr[4]      ; rst_n        ; rst_n       ; 0.500        ; 3.851      ; 8.169      ;
; -3.819 ; rst_n     ; v_addr[0]      ; rst_n        ; rst_n       ; 0.500        ; 3.851      ; 8.169      ;
; -3.819 ; rst_n     ; v_addr[1]      ; rst_n        ; rst_n       ; 0.500        ; 3.851      ; 8.169      ;
; -3.819 ; rst_n     ; v_addr[2]      ; rst_n        ; rst_n       ; 0.500        ; 3.851      ; 8.169      ;
; -3.819 ; rst_n     ; v_addr[3]      ; rst_n        ; rst_n       ; 0.500        ; 3.851      ; 8.169      ;
; -3.738 ; rst_n     ; h_addr[10]     ; rst_n        ; rst_n       ; 0.500        ; 3.853      ; 8.090      ;
; -3.738 ; rst_n     ; h_addr[6]      ; rst_n        ; rst_n       ; 0.500        ; 3.853      ; 8.090      ;
; -3.738 ; rst_n     ; h_addr[1]      ; rst_n        ; rst_n       ; 0.500        ; 3.853      ; 8.090      ;
; -3.738 ; rst_n     ; h_addr[2]      ; rst_n        ; rst_n       ; 0.500        ; 3.853      ; 8.090      ;
; -3.738 ; rst_n     ; h_addr[3]      ; rst_n        ; rst_n       ; 0.500        ; 3.853      ; 8.090      ;
; -3.738 ; rst_n     ; h_addr[0]      ; rst_n        ; rst_n       ; 0.500        ; 3.853      ; 8.090      ;
; -3.738 ; rst_n     ; h_addr[4]      ; rst_n        ; rst_n       ; 0.500        ; 3.853      ; 8.090      ;
; -3.738 ; rst_n     ; h_addr[5]      ; rst_n        ; rst_n       ; 0.500        ; 3.853      ; 8.090      ;
; -3.738 ; rst_n     ; h_addr[7]      ; rst_n        ; rst_n       ; 0.500        ; 3.853      ; 8.090      ;
; -3.738 ; rst_n     ; h_addr[8]      ; rst_n        ; rst_n       ; 0.500        ; 3.853      ; 8.090      ;
; -3.738 ; rst_n     ; h_addr[9]      ; rst_n        ; rst_n       ; 0.500        ; 3.853      ; 8.090      ;
; -3.593 ; rst_n     ; address[0]     ; rst_n        ; rst_n       ; 1.000        ; 3.850      ; 8.442      ;
; -3.593 ; rst_n     ; address[1]     ; rst_n        ; rst_n       ; 1.000        ; 3.850      ; 8.442      ;
; -3.593 ; rst_n     ; address[2]     ; rst_n        ; rst_n       ; 1.000        ; 3.850      ; 8.442      ;
; -3.593 ; rst_n     ; address[3]     ; rst_n        ; rst_n       ; 1.000        ; 3.850      ; 8.442      ;
; -3.593 ; rst_n     ; address[4]     ; rst_n        ; rst_n       ; 1.000        ; 3.850      ; 8.442      ;
; -3.593 ; rst_n     ; address[5]     ; rst_n        ; rst_n       ; 1.000        ; 3.850      ; 8.442      ;
; -3.593 ; rst_n     ; address[6]     ; rst_n        ; rst_n       ; 1.000        ; 3.850      ; 8.442      ;
; -3.593 ; rst_n     ; address[7]     ; rst_n        ; rst_n       ; 1.000        ; 3.850      ; 8.442      ;
; -3.593 ; rst_n     ; address[8]     ; rst_n        ; rst_n       ; 1.000        ; 3.850      ; 8.442      ;
; -3.591 ; rst_n     ; vga_r[2]~reg0  ; rst_n        ; rst_n       ; 1.000        ; 3.840      ; 8.430      ;
; -3.586 ; rst_n     ; vga_b[4]~reg0  ; rst_n        ; rst_n       ; 1.000        ; 3.847      ; 8.432      ;
; -3.586 ; rst_n     ; vga_b[6]~reg0  ; rst_n        ; rst_n       ; 1.000        ; 3.847      ; 8.432      ;
; -3.584 ; rst_n     ; vga_b[2]~reg0  ; rst_n        ; rst_n       ; 1.000        ; 3.849      ; 8.432      ;
; -3.583 ; rst_n     ; vga_r[4]~reg0  ; rst_n        ; rst_n       ; 1.000        ; 3.845      ; 8.427      ;
; -3.583 ; rst_n     ; vga_g[3]~reg0  ; rst_n        ; rst_n       ; 1.000        ; 3.845      ; 8.427      ;
; -3.582 ; rst_n     ; vga_r[0]~reg0  ; rst_n        ; rst_n       ; 1.000        ; 3.846      ; 8.427      ;
+--------+-----------+----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                             ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; -1.967 ; rst_n     ; address[0]            ; rst_n        ; clk         ; 0.500        ; 5.871      ; 8.317      ;
; -1.967 ; rst_n     ; address[1]            ; rst_n        ; clk         ; 0.500        ; 5.871      ; 8.317      ;
; -1.967 ; rst_n     ; address[2]            ; rst_n        ; clk         ; 0.500        ; 5.871      ; 8.317      ;
; -1.967 ; rst_n     ; address[3]            ; rst_n        ; clk         ; 0.500        ; 5.871      ; 8.317      ;
; -1.967 ; rst_n     ; address[4]            ; rst_n        ; clk         ; 0.500        ; 5.871      ; 8.317      ;
; -1.967 ; rst_n     ; address[5]            ; rst_n        ; clk         ; 0.500        ; 5.871      ; 8.317      ;
; -1.967 ; rst_n     ; address[6]            ; rst_n        ; clk         ; 0.500        ; 5.871      ; 8.317      ;
; -1.967 ; rst_n     ; address[7]            ; rst_n        ; clk         ; 0.500        ; 5.871      ; 8.317      ;
; -1.967 ; rst_n     ; address[8]            ; rst_n        ; clk         ; 0.500        ; 5.871      ; 8.317      ;
; -1.966 ; rst_n     ; vga_r[2]~reg0         ; rst_n        ; clk         ; 0.500        ; 5.861      ; 8.306      ;
; -1.960 ; rst_n     ; vga_b[4]~reg0         ; rst_n        ; clk         ; 0.500        ; 5.868      ; 8.307      ;
; -1.960 ; rst_n     ; vga_b[6]~reg0         ; rst_n        ; clk         ; 0.500        ; 5.868      ; 8.307      ;
; -1.958 ; rst_n     ; vga_b[2]~reg0         ; rst_n        ; clk         ; 0.500        ; 5.870      ; 8.307      ;
; -1.952 ; rst_n     ; vga_r[0]~reg0         ; rst_n        ; clk         ; 0.500        ; 5.867      ; 8.298      ;
; -1.952 ; rst_n     ; vga_r[3]~reg0         ; rst_n        ; clk         ; 0.500        ; 5.867      ; 8.298      ;
; -1.952 ; rst_n     ; vga_r[4]~reg0         ; rst_n        ; clk         ; 0.500        ; 5.866      ; 8.297      ;
; -1.952 ; rst_n     ; vga_r[5]~reg0         ; rst_n        ; clk         ; 0.500        ; 5.867      ; 8.298      ;
; -1.952 ; rst_n     ; vga_r[6]~reg0         ; rst_n        ; clk         ; 0.500        ; 5.867      ; 8.298      ;
; -1.952 ; rst_n     ; vga_r[7]~reg0         ; rst_n        ; clk         ; 0.500        ; 5.867      ; 8.298      ;
; -1.952 ; rst_n     ; vga_b[0]~reg0         ; rst_n        ; clk         ; 0.500        ; 5.867      ; 8.298      ;
; -1.952 ; rst_n     ; vga_b[1]~reg0         ; rst_n        ; clk         ; 0.500        ; 5.867      ; 8.298      ;
; -1.952 ; rst_n     ; vga_b[3]~reg0         ; rst_n        ; clk         ; 0.500        ; 5.867      ; 8.298      ;
; -1.952 ; rst_n     ; vga_b[5]~reg0         ; rst_n        ; clk         ; 0.500        ; 5.867      ; 8.298      ;
; -1.952 ; rst_n     ; vga_b[7]~reg0         ; rst_n        ; clk         ; 0.500        ; 5.867      ; 8.298      ;
; -1.952 ; rst_n     ; vga_g[0]~reg0         ; rst_n        ; clk         ; 0.500        ; 5.867      ; 8.298      ;
; -1.952 ; rst_n     ; vga_g[1]~reg0         ; rst_n        ; clk         ; 0.500        ; 5.867      ; 8.298      ;
; -1.952 ; rst_n     ; vga_g[2]~reg0         ; rst_n        ; clk         ; 0.500        ; 5.867      ; 8.298      ;
; -1.952 ; rst_n     ; vga_g[3]~reg0         ; rst_n        ; clk         ; 0.500        ; 5.866      ; 8.297      ;
; -1.952 ; rst_n     ; vga_g[4]~reg0         ; rst_n        ; clk         ; 0.500        ; 5.867      ; 8.298      ;
; -1.952 ; rst_n     ; vga_g[5]~reg0         ; rst_n        ; clk         ; 0.500        ; 5.867      ; 8.298      ;
; -1.947 ; rst_n     ; vga_g[6]~reg0         ; rst_n        ; clk         ; 0.500        ; 5.863      ; 8.289      ;
; -1.947 ; rst_n     ; vga_g[7]~reg0         ; rst_n        ; clk         ; 0.500        ; 5.863      ; 8.289      ;
; -1.934 ; rst_n     ; cnt_v_addr[1]         ; rst_n        ; clk         ; 0.500        ; 5.873      ; 8.286      ;
; -1.934 ; rst_n     ; cnt_v_addr[4]         ; rst_n        ; clk         ; 0.500        ; 5.873      ; 8.286      ;
; -1.934 ; rst_n     ; cnt_v_addr[5]         ; rst_n        ; clk         ; 0.500        ; 5.873      ; 8.286      ;
; -1.934 ; rst_n     ; cnt_v_addr[6]         ; rst_n        ; clk         ; 0.500        ; 5.873      ; 8.286      ;
; -1.934 ; rst_n     ; cnt_v_addr[7]         ; rst_n        ; clk         ; 0.500        ; 5.873      ; 8.286      ;
; -1.934 ; rst_n     ; cnt_v_addr[8]         ; rst_n        ; clk         ; 0.500        ; 5.873      ; 8.286      ;
; -1.934 ; rst_n     ; cnt_v_addr[10]        ; rst_n        ; clk         ; 0.500        ; 5.873      ; 8.286      ;
; -1.934 ; rst_n     ; cnt_v_addr[11]        ; rst_n        ; clk         ; 0.500        ; 5.873      ; 8.286      ;
; -1.919 ; rst_n     ; address[9]            ; rst_n        ; clk         ; 0.500        ; 5.871      ; 8.269      ;
; -1.919 ; rst_n     ; address[10]           ; rst_n        ; clk         ; 0.500        ; 5.871      ; 8.269      ;
; -1.919 ; rst_n     ; address[11]           ; rst_n        ; clk         ; 0.500        ; 5.871      ; 8.269      ;
; -1.896 ; rst_n     ; cnt_v_addr[9]         ; rst_n        ; clk         ; 0.500        ; 5.874      ; 8.249      ;
; -1.896 ; rst_n     ; cnt_v_addr[3]         ; rst_n        ; clk         ; 0.500        ; 5.874      ; 8.249      ;
; -1.896 ; rst_n     ; cnt_v_addr[2]         ; rst_n        ; clk         ; 0.500        ; 5.874      ; 8.249      ;
; -1.896 ; rst_n     ; cnt_v_addr[0]         ; rst_n        ; clk         ; 0.500        ; 5.874      ; 8.249      ;
; -1.896 ; rst_n     ; vsync~reg0            ; rst_n        ; clk         ; 0.500        ; 5.874      ; 8.249      ;
; -1.848 ; rst_n     ; vga_r[1]~reg0         ; rst_n        ; clk         ; 0.500        ; 5.863      ; 8.190      ;
; -1.831 ; rst_n     ; cnt_h_addr[0]         ; rst_n        ; clk         ; 0.500        ; 5.875      ; 8.185      ;
; -1.831 ; rst_n     ; cnt_h_addr[1]         ; rst_n        ; clk         ; 0.500        ; 5.876      ; 8.186      ;
; -1.831 ; rst_n     ; cnt_h_addr[2]         ; rst_n        ; clk         ; 0.500        ; 5.876      ; 8.186      ;
; -1.831 ; rst_n     ; cnt_h_addr[3]         ; rst_n        ; clk         ; 0.500        ; 5.876      ; 8.186      ;
; -1.831 ; rst_n     ; cnt_h_addr[4]         ; rst_n        ; clk         ; 0.500        ; 5.876      ; 8.186      ;
; -1.831 ; rst_n     ; cnt_h_addr[7]         ; rst_n        ; clk         ; 0.500        ; 5.876      ; 8.186      ;
; -1.831 ; rst_n     ; cnt_h_addr[10]        ; rst_n        ; clk         ; 0.500        ; 5.876      ; 8.186      ;
; -1.831 ; rst_n     ; cnt_h_addr[11]        ; rst_n        ; clk         ; 0.500        ; 5.876      ; 8.186      ;
; -1.831 ; rst_n     ; cnt_h_addr[6]         ; rst_n        ; clk         ; 0.500        ; 5.876      ; 8.186      ;
; -1.831 ; rst_n     ; cnt_h_addr[8]         ; rst_n        ; clk         ; 0.500        ; 5.875      ; 8.185      ;
; -1.831 ; rst_n     ; cnt_h_addr[5]         ; rst_n        ; clk         ; 0.500        ; 5.875      ; 8.185      ;
; -1.831 ; rst_n     ; cnt_h_addr[9]         ; rst_n        ; clk         ; 0.500        ; 5.875      ; 8.185      ;
; -1.831 ; rst_n     ; hsync~reg0            ; rst_n        ; clk         ; 0.500        ; 5.875      ; 8.185      ;
; -1.818 ; rst_n     ; v_addr[10]            ; rst_n        ; clk         ; 0.500        ; 5.872      ; 8.169      ;
; -1.818 ; rst_n     ; v_addr[9]             ; rst_n        ; clk         ; 0.500        ; 5.872      ; 8.169      ;
; -1.818 ; rst_n     ; v_addr[8]             ; rst_n        ; clk         ; 0.500        ; 5.872      ; 8.169      ;
; -1.818 ; rst_n     ; v_addr[7]             ; rst_n        ; clk         ; 0.500        ; 5.872      ; 8.169      ;
; -1.818 ; rst_n     ; v_addr[6]             ; rst_n        ; clk         ; 0.500        ; 5.872      ; 8.169      ;
; -1.818 ; rst_n     ; v_addr[5]             ; rst_n        ; clk         ; 0.500        ; 5.872      ; 8.169      ;
; -1.818 ; rst_n     ; v_addr[4]             ; rst_n        ; clk         ; 0.500        ; 5.872      ; 8.169      ;
; -1.818 ; rst_n     ; v_addr[0]             ; rst_n        ; clk         ; 0.500        ; 5.872      ; 8.169      ;
; -1.818 ; rst_n     ; v_addr[1]             ; rst_n        ; clk         ; 0.500        ; 5.872      ; 8.169      ;
; -1.818 ; rst_n     ; v_addr[2]             ; rst_n        ; clk         ; 0.500        ; 5.872      ; 8.169      ;
; -1.818 ; rst_n     ; v_addr[3]             ; rst_n        ; clk         ; 0.500        ; 5.872      ; 8.169      ;
; -1.737 ; rst_n     ; h_addr[10]            ; rst_n        ; clk         ; 0.500        ; 5.874      ; 8.090      ;
; -1.737 ; rst_n     ; h_addr[6]             ; rst_n        ; clk         ; 0.500        ; 5.874      ; 8.090      ;
; -1.737 ; rst_n     ; h_addr[1]             ; rst_n        ; clk         ; 0.500        ; 5.874      ; 8.090      ;
; -1.737 ; rst_n     ; h_addr[2]             ; rst_n        ; clk         ; 0.500        ; 5.874      ; 8.090      ;
; -1.737 ; rst_n     ; h_addr[3]             ; rst_n        ; clk         ; 0.500        ; 5.874      ; 8.090      ;
; -1.737 ; rst_n     ; h_addr[0]             ; rst_n        ; clk         ; 0.500        ; 5.874      ; 8.090      ;
; -1.737 ; rst_n     ; h_addr[4]             ; rst_n        ; clk         ; 0.500        ; 5.874      ; 8.090      ;
; -1.737 ; rst_n     ; h_addr[5]             ; rst_n        ; clk         ; 0.500        ; 5.874      ; 8.090      ;
; -1.737 ; rst_n     ; h_addr[7]             ; rst_n        ; clk         ; 0.500        ; 5.874      ; 8.090      ;
; -1.737 ; rst_n     ; h_addr[8]             ; rst_n        ; clk         ; 0.500        ; 5.874      ; 8.090      ;
; -1.737 ; rst_n     ; h_addr[9]             ; rst_n        ; clk         ; 0.500        ; 5.874      ; 8.090      ;
; -1.638 ; rst_n     ; vga_clk~reg0_emulated ; rst_n        ; clk         ; 0.500        ; 3.544      ; 5.661      ;
; -1.592 ; rst_n     ; address[0]            ; rst_n        ; clk         ; 1.000        ; 5.871      ; 8.442      ;
; -1.592 ; rst_n     ; address[1]            ; rst_n        ; clk         ; 1.000        ; 5.871      ; 8.442      ;
; -1.592 ; rst_n     ; address[2]            ; rst_n        ; clk         ; 1.000        ; 5.871      ; 8.442      ;
; -1.592 ; rst_n     ; address[3]            ; rst_n        ; clk         ; 1.000        ; 5.871      ; 8.442      ;
; -1.592 ; rst_n     ; address[4]            ; rst_n        ; clk         ; 1.000        ; 5.871      ; 8.442      ;
; -1.592 ; rst_n     ; address[5]            ; rst_n        ; clk         ; 1.000        ; 5.871      ; 8.442      ;
; -1.592 ; rst_n     ; address[6]            ; rst_n        ; clk         ; 1.000        ; 5.871      ; 8.442      ;
; -1.592 ; rst_n     ; address[7]            ; rst_n        ; clk         ; 1.000        ; 5.871      ; 8.442      ;
; -1.592 ; rst_n     ; address[8]            ; rst_n        ; clk         ; 1.000        ; 5.871      ; 8.442      ;
; -1.590 ; rst_n     ; vga_r[2]~reg0         ; rst_n        ; clk         ; 1.000        ; 5.861      ; 8.430      ;
; -1.585 ; rst_n     ; vga_b[4]~reg0         ; rst_n        ; clk         ; 1.000        ; 5.868      ; 8.432      ;
; -1.585 ; rst_n     ; vga_b[6]~reg0         ; rst_n        ; clk         ; 1.000        ; 5.868      ; 8.432      ;
; -1.583 ; rst_n     ; vga_b[2]~reg0         ; rst_n        ; clk         ; 1.000        ; 5.870      ; 8.432      ;
; -1.582 ; rst_n     ; vga_r[4]~reg0         ; rst_n        ; clk         ; 1.000        ; 5.866      ; 8.427      ;
; -1.582 ; rst_n     ; vga_g[3]~reg0         ; rst_n        ; clk         ; 1.000        ; 5.866      ; 8.427      ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                             ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; 1.462 ; rst_n     ; h_addr[10]            ; rst_n        ; clk         ; 0.000        ; 6.141      ; 7.814      ;
; 1.462 ; rst_n     ; h_addr[6]             ; rst_n        ; clk         ; 0.000        ; 6.141      ; 7.814      ;
; 1.462 ; rst_n     ; h_addr[1]             ; rst_n        ; clk         ; 0.000        ; 6.141      ; 7.814      ;
; 1.462 ; rst_n     ; h_addr[2]             ; rst_n        ; clk         ; 0.000        ; 6.141      ; 7.814      ;
; 1.462 ; rst_n     ; h_addr[3]             ; rst_n        ; clk         ; 0.000        ; 6.141      ; 7.814      ;
; 1.462 ; rst_n     ; h_addr[0]             ; rst_n        ; clk         ; 0.000        ; 6.141      ; 7.814      ;
; 1.462 ; rst_n     ; h_addr[4]             ; rst_n        ; clk         ; 0.000        ; 6.141      ; 7.814      ;
; 1.462 ; rst_n     ; h_addr[5]             ; rst_n        ; clk         ; 0.000        ; 6.141      ; 7.814      ;
; 1.462 ; rst_n     ; h_addr[7]             ; rst_n        ; clk         ; 0.000        ; 6.141      ; 7.814      ;
; 1.462 ; rst_n     ; h_addr[8]             ; rst_n        ; clk         ; 0.000        ; 6.141      ; 7.814      ;
; 1.462 ; rst_n     ; h_addr[9]             ; rst_n        ; clk         ; 0.000        ; 6.141      ; 7.814      ;
; 1.549 ; rst_n     ; cnt_h_addr[1]         ; rst_n        ; clk         ; 0.000        ; 6.143      ; 7.903      ;
; 1.549 ; rst_n     ; cnt_h_addr[2]         ; rst_n        ; clk         ; 0.000        ; 6.143      ; 7.903      ;
; 1.549 ; rst_n     ; cnt_h_addr[3]         ; rst_n        ; clk         ; 0.000        ; 6.143      ; 7.903      ;
; 1.549 ; rst_n     ; cnt_h_addr[4]         ; rst_n        ; clk         ; 0.000        ; 6.143      ; 7.903      ;
; 1.549 ; rst_n     ; cnt_h_addr[7]         ; rst_n        ; clk         ; 0.000        ; 6.143      ; 7.903      ;
; 1.549 ; rst_n     ; cnt_h_addr[10]        ; rst_n        ; clk         ; 0.000        ; 6.143      ; 7.903      ;
; 1.549 ; rst_n     ; cnt_h_addr[11]        ; rst_n        ; clk         ; 0.000        ; 6.143      ; 7.903      ;
; 1.549 ; rst_n     ; cnt_h_addr[6]         ; rst_n        ; clk         ; 0.000        ; 6.143      ; 7.903      ;
; 1.550 ; rst_n     ; v_addr[10]            ; rst_n        ; clk         ; 0.000        ; 6.139      ; 7.900      ;
; 1.550 ; rst_n     ; v_addr[9]             ; rst_n        ; clk         ; 0.000        ; 6.139      ; 7.900      ;
; 1.550 ; rst_n     ; v_addr[8]             ; rst_n        ; clk         ; 0.000        ; 6.139      ; 7.900      ;
; 1.550 ; rst_n     ; v_addr[7]             ; rst_n        ; clk         ; 0.000        ; 6.139      ; 7.900      ;
; 1.550 ; rst_n     ; v_addr[6]             ; rst_n        ; clk         ; 0.000        ; 6.139      ; 7.900      ;
; 1.550 ; rst_n     ; v_addr[5]             ; rst_n        ; clk         ; 0.000        ; 6.139      ; 7.900      ;
; 1.550 ; rst_n     ; v_addr[4]             ; rst_n        ; clk         ; 0.000        ; 6.139      ; 7.900      ;
; 1.550 ; rst_n     ; v_addr[0]             ; rst_n        ; clk         ; 0.000        ; 6.139      ; 7.900      ;
; 1.550 ; rst_n     ; v_addr[1]             ; rst_n        ; clk         ; 0.000        ; 6.139      ; 7.900      ;
; 1.550 ; rst_n     ; v_addr[2]             ; rst_n        ; clk         ; 0.000        ; 6.139      ; 7.900      ;
; 1.550 ; rst_n     ; v_addr[3]             ; rst_n        ; clk         ; 0.000        ; 6.139      ; 7.900      ;
; 1.553 ; rst_n     ; cnt_h_addr[0]         ; rst_n        ; clk         ; 0.000        ; 6.142      ; 7.906      ;
; 1.553 ; rst_n     ; cnt_h_addr[8]         ; rst_n        ; clk         ; 0.000        ; 6.142      ; 7.906      ;
; 1.553 ; rst_n     ; cnt_h_addr[5]         ; rst_n        ; clk         ; 0.000        ; 6.142      ; 7.906      ;
; 1.553 ; rst_n     ; cnt_h_addr[9]         ; rst_n        ; clk         ; 0.000        ; 6.142      ; 7.906      ;
; 1.553 ; rst_n     ; hsync~reg0            ; rst_n        ; clk         ; 0.000        ; 6.142      ; 7.906      ;
; 1.554 ; rst_n     ; vga_clk~reg0_emulated ; rst_n        ; clk         ; 0.000        ; 3.682      ; 5.447      ;
; 1.578 ; rst_n     ; vga_r[1]~reg0         ; rst_n        ; clk         ; 0.000        ; 6.130      ; 7.919      ;
; 1.670 ; rst_n     ; cnt_v_addr[9]         ; rst_n        ; clk         ; 0.000        ; 6.141      ; 8.022      ;
; 1.670 ; rst_n     ; cnt_v_addr[3]         ; rst_n        ; clk         ; 0.000        ; 6.141      ; 8.022      ;
; 1.670 ; rst_n     ; cnt_v_addr[2]         ; rst_n        ; clk         ; 0.000        ; 6.141      ; 8.022      ;
; 1.670 ; rst_n     ; cnt_v_addr[0]         ; rst_n        ; clk         ; 0.000        ; 6.141      ; 8.022      ;
; 1.670 ; rst_n     ; vsync~reg0            ; rst_n        ; clk         ; 0.000        ; 6.141      ; 8.022      ;
; 1.688 ; rst_n     ; address[9]            ; rst_n        ; clk         ; 0.000        ; 6.137      ; 8.036      ;
; 1.688 ; rst_n     ; address[10]           ; rst_n        ; clk         ; 0.000        ; 6.137      ; 8.036      ;
; 1.688 ; rst_n     ; address[11]           ; rst_n        ; clk         ; 0.000        ; 6.137      ; 8.036      ;
; 1.710 ; rst_n     ; cnt_v_addr[1]         ; rst_n        ; clk         ; 0.000        ; 6.140      ; 8.061      ;
; 1.710 ; rst_n     ; cnt_v_addr[4]         ; rst_n        ; clk         ; 0.000        ; 6.140      ; 8.061      ;
; 1.710 ; rst_n     ; cnt_v_addr[5]         ; rst_n        ; clk         ; 0.000        ; 6.140      ; 8.061      ;
; 1.710 ; rst_n     ; cnt_v_addr[6]         ; rst_n        ; clk         ; 0.000        ; 6.140      ; 8.061      ;
; 1.710 ; rst_n     ; cnt_v_addr[7]         ; rst_n        ; clk         ; 0.000        ; 6.140      ; 8.061      ;
; 1.710 ; rst_n     ; cnt_v_addr[8]         ; rst_n        ; clk         ; 0.000        ; 6.140      ; 8.061      ;
; 1.710 ; rst_n     ; cnt_v_addr[10]        ; rst_n        ; clk         ; 0.000        ; 6.140      ; 8.061      ;
; 1.710 ; rst_n     ; cnt_v_addr[11]        ; rst_n        ; clk         ; 0.000        ; 6.140      ; 8.061      ;
; 1.716 ; rst_n     ; vga_g[6]~reg0         ; rst_n        ; clk         ; 0.000        ; 6.129      ; 8.056      ;
; 1.716 ; rst_n     ; vga_g[7]~reg0         ; rst_n        ; clk         ; 0.000        ; 6.129      ; 8.056      ;
; 1.725 ; rst_n     ; vga_r[0]~reg0         ; rst_n        ; clk         ; 0.000        ; 6.134      ; 8.070      ;
; 1.725 ; rst_n     ; vga_r[3]~reg0         ; rst_n        ; clk         ; 0.000        ; 6.134      ; 8.070      ;
; 1.725 ; rst_n     ; vga_r[5]~reg0         ; rst_n        ; clk         ; 0.000        ; 6.134      ; 8.070      ;
; 1.725 ; rst_n     ; vga_r[6]~reg0         ; rst_n        ; clk         ; 0.000        ; 6.134      ; 8.070      ;
; 1.725 ; rst_n     ; vga_r[7]~reg0         ; rst_n        ; clk         ; 0.000        ; 6.134      ; 8.070      ;
; 1.725 ; rst_n     ; vga_b[0]~reg0         ; rst_n        ; clk         ; 0.000        ; 6.134      ; 8.070      ;
; 1.725 ; rst_n     ; vga_b[1]~reg0         ; rst_n        ; clk         ; 0.000        ; 6.134      ; 8.070      ;
; 1.725 ; rst_n     ; vga_b[3]~reg0         ; rst_n        ; clk         ; 0.000        ; 6.134      ; 8.070      ;
; 1.725 ; rst_n     ; vga_b[5]~reg0         ; rst_n        ; clk         ; 0.000        ; 6.134      ; 8.070      ;
; 1.725 ; rst_n     ; vga_b[7]~reg0         ; rst_n        ; clk         ; 0.000        ; 6.134      ; 8.070      ;
; 1.725 ; rst_n     ; vga_g[0]~reg0         ; rst_n        ; clk         ; 0.000        ; 6.134      ; 8.070      ;
; 1.725 ; rst_n     ; vga_g[1]~reg0         ; rst_n        ; clk         ; 0.000        ; 6.134      ; 8.070      ;
; 1.725 ; rst_n     ; vga_g[2]~reg0         ; rst_n        ; clk         ; 0.000        ; 6.134      ; 8.070      ;
; 1.725 ; rst_n     ; vga_g[4]~reg0         ; rst_n        ; clk         ; 0.000        ; 6.134      ; 8.070      ;
; 1.725 ; rst_n     ; vga_g[5]~reg0         ; rst_n        ; clk         ; 0.000        ; 6.134      ; 8.070      ;
; 1.727 ; rst_n     ; vga_r[4]~reg0         ; rst_n        ; clk         ; 0.000        ; 6.132      ; 8.070      ;
; 1.727 ; rst_n     ; vga_g[3]~reg0         ; rst_n        ; clk         ; 0.000        ; 6.132      ; 8.070      ;
; 1.728 ; rst_n     ; vga_b[2]~reg0         ; rst_n        ; clk         ; 0.000        ; 6.136      ; 8.075      ;
; 1.729 ; rst_n     ; vga_b[4]~reg0         ; rst_n        ; clk         ; 0.000        ; 6.135      ; 8.075      ;
; 1.729 ; rst_n     ; vga_b[6]~reg0         ; rst_n        ; clk         ; 0.000        ; 6.135      ; 8.075      ;
; 1.735 ; rst_n     ; vga_r[2]~reg0         ; rst_n        ; clk         ; 0.000        ; 6.127      ; 8.073      ;
; 1.736 ; rst_n     ; address[0]            ; rst_n        ; clk         ; 0.000        ; 6.138      ; 8.085      ;
; 1.736 ; rst_n     ; address[1]            ; rst_n        ; clk         ; 0.000        ; 6.138      ; 8.085      ;
; 1.736 ; rst_n     ; address[2]            ; rst_n        ; clk         ; 0.000        ; 6.138      ; 8.085      ;
; 1.736 ; rst_n     ; address[3]            ; rst_n        ; clk         ; 0.000        ; 6.138      ; 8.085      ;
; 1.736 ; rst_n     ; address[4]            ; rst_n        ; clk         ; 0.000        ; 6.138      ; 8.085      ;
; 1.736 ; rst_n     ; address[5]            ; rst_n        ; clk         ; 0.000        ; 6.138      ; 8.085      ;
; 1.736 ; rst_n     ; address[6]            ; rst_n        ; clk         ; 0.000        ; 6.138      ; 8.085      ;
; 1.736 ; rst_n     ; address[7]            ; rst_n        ; clk         ; 0.000        ; 6.138      ; 8.085      ;
; 1.736 ; rst_n     ; address[8]            ; rst_n        ; clk         ; 0.000        ; 6.138      ; 8.085      ;
; 1.906 ; rst_n     ; h_addr[10]            ; rst_n        ; clk         ; -0.500       ; 6.141      ; 7.758      ;
; 1.906 ; rst_n     ; h_addr[6]             ; rst_n        ; clk         ; -0.500       ; 6.141      ; 7.758      ;
; 1.906 ; rst_n     ; h_addr[1]             ; rst_n        ; clk         ; -0.500       ; 6.141      ; 7.758      ;
; 1.906 ; rst_n     ; h_addr[2]             ; rst_n        ; clk         ; -0.500       ; 6.141      ; 7.758      ;
; 1.906 ; rst_n     ; h_addr[3]             ; rst_n        ; clk         ; -0.500       ; 6.141      ; 7.758      ;
; 1.906 ; rst_n     ; h_addr[0]             ; rst_n        ; clk         ; -0.500       ; 6.141      ; 7.758      ;
; 1.906 ; rst_n     ; h_addr[4]             ; rst_n        ; clk         ; -0.500       ; 6.141      ; 7.758      ;
; 1.906 ; rst_n     ; h_addr[5]             ; rst_n        ; clk         ; -0.500       ; 6.141      ; 7.758      ;
; 1.906 ; rst_n     ; h_addr[7]             ; rst_n        ; clk         ; -0.500       ; 6.141      ; 7.758      ;
; 1.906 ; rst_n     ; h_addr[8]             ; rst_n        ; clk         ; -0.500       ; 6.141      ; 7.758      ;
; 1.906 ; rst_n     ; h_addr[9]             ; rst_n        ; clk         ; -0.500       ; 6.141      ; 7.758      ;
; 1.984 ; rst_n     ; v_addr[10]            ; rst_n        ; clk         ; -0.500       ; 6.139      ; 7.834      ;
; 1.984 ; rst_n     ; v_addr[9]             ; rst_n        ; clk         ; -0.500       ; 6.139      ; 7.834      ;
; 1.984 ; rst_n     ; v_addr[8]             ; rst_n        ; clk         ; -0.500       ; 6.139      ; 7.834      ;
; 1.984 ; rst_n     ; v_addr[7]             ; rst_n        ; clk         ; -0.500       ; 6.139      ; 7.834      ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'rst_n'                                                                    ;
+-------+-----------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------+--------------+-------------+--------------+------------+------------+
; 3.641 ; rst_n     ; h_addr[10]     ; rst_n        ; rst_n       ; 0.000        ; 4.002      ; 7.814      ;
; 3.641 ; rst_n     ; h_addr[6]      ; rst_n        ; rst_n       ; 0.000        ; 4.002      ; 7.814      ;
; 3.641 ; rst_n     ; h_addr[1]      ; rst_n        ; rst_n       ; 0.000        ; 4.002      ; 7.814      ;
; 3.641 ; rst_n     ; h_addr[2]      ; rst_n        ; rst_n       ; 0.000        ; 4.002      ; 7.814      ;
; 3.641 ; rst_n     ; h_addr[3]      ; rst_n        ; rst_n       ; 0.000        ; 4.002      ; 7.814      ;
; 3.641 ; rst_n     ; h_addr[0]      ; rst_n        ; rst_n       ; 0.000        ; 4.002      ; 7.814      ;
; 3.641 ; rst_n     ; h_addr[4]      ; rst_n        ; rst_n       ; 0.000        ; 4.002      ; 7.814      ;
; 3.641 ; rst_n     ; h_addr[5]      ; rst_n        ; rst_n       ; 0.000        ; 4.002      ; 7.814      ;
; 3.641 ; rst_n     ; h_addr[7]      ; rst_n        ; rst_n       ; 0.000        ; 4.002      ; 7.814      ;
; 3.641 ; rst_n     ; h_addr[8]      ; rst_n        ; rst_n       ; 0.000        ; 4.002      ; 7.814      ;
; 3.641 ; rst_n     ; h_addr[9]      ; rst_n        ; rst_n       ; 0.000        ; 4.002      ; 7.814      ;
; 3.728 ; rst_n     ; cnt_h_addr[1]  ; rst_n        ; rst_n       ; 0.000        ; 4.004      ; 7.903      ;
; 3.728 ; rst_n     ; cnt_h_addr[2]  ; rst_n        ; rst_n       ; 0.000        ; 4.004      ; 7.903      ;
; 3.728 ; rst_n     ; cnt_h_addr[3]  ; rst_n        ; rst_n       ; 0.000        ; 4.004      ; 7.903      ;
; 3.728 ; rst_n     ; cnt_h_addr[4]  ; rst_n        ; rst_n       ; 0.000        ; 4.004      ; 7.903      ;
; 3.728 ; rst_n     ; cnt_h_addr[7]  ; rst_n        ; rst_n       ; 0.000        ; 4.004      ; 7.903      ;
; 3.728 ; rst_n     ; cnt_h_addr[10] ; rst_n        ; rst_n       ; 0.000        ; 4.004      ; 7.903      ;
; 3.728 ; rst_n     ; cnt_h_addr[11] ; rst_n        ; rst_n       ; 0.000        ; 4.004      ; 7.903      ;
; 3.728 ; rst_n     ; cnt_h_addr[6]  ; rst_n        ; rst_n       ; 0.000        ; 4.004      ; 7.903      ;
; 3.729 ; rst_n     ; v_addr[10]     ; rst_n        ; rst_n       ; 0.000        ; 4.000      ; 7.900      ;
; 3.729 ; rst_n     ; v_addr[9]      ; rst_n        ; rst_n       ; 0.000        ; 4.000      ; 7.900      ;
; 3.729 ; rst_n     ; v_addr[8]      ; rst_n        ; rst_n       ; 0.000        ; 4.000      ; 7.900      ;
; 3.729 ; rst_n     ; v_addr[7]      ; rst_n        ; rst_n       ; 0.000        ; 4.000      ; 7.900      ;
; 3.729 ; rst_n     ; v_addr[6]      ; rst_n        ; rst_n       ; 0.000        ; 4.000      ; 7.900      ;
; 3.729 ; rst_n     ; v_addr[5]      ; rst_n        ; rst_n       ; 0.000        ; 4.000      ; 7.900      ;
; 3.729 ; rst_n     ; v_addr[4]      ; rst_n        ; rst_n       ; 0.000        ; 4.000      ; 7.900      ;
; 3.729 ; rst_n     ; v_addr[0]      ; rst_n        ; rst_n       ; 0.000        ; 4.000      ; 7.900      ;
; 3.729 ; rst_n     ; v_addr[1]      ; rst_n        ; rst_n       ; 0.000        ; 4.000      ; 7.900      ;
; 3.729 ; rst_n     ; v_addr[2]      ; rst_n        ; rst_n       ; 0.000        ; 4.000      ; 7.900      ;
; 3.729 ; rst_n     ; v_addr[3]      ; rst_n        ; rst_n       ; 0.000        ; 4.000      ; 7.900      ;
; 3.732 ; rst_n     ; cnt_h_addr[0]  ; rst_n        ; rst_n       ; 0.000        ; 4.003      ; 7.906      ;
; 3.732 ; rst_n     ; cnt_h_addr[8]  ; rst_n        ; rst_n       ; 0.000        ; 4.003      ; 7.906      ;
; 3.732 ; rst_n     ; cnt_h_addr[5]  ; rst_n        ; rst_n       ; 0.000        ; 4.003      ; 7.906      ;
; 3.732 ; rst_n     ; cnt_h_addr[9]  ; rst_n        ; rst_n       ; 0.000        ; 4.003      ; 7.906      ;
; 3.732 ; rst_n     ; hsync~reg0     ; rst_n        ; rst_n       ; 0.000        ; 4.003      ; 7.906      ;
; 3.757 ; rst_n     ; vga_r[1]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 3.991      ; 7.919      ;
; 3.849 ; rst_n     ; cnt_v_addr[9]  ; rst_n        ; rst_n       ; 0.000        ; 4.002      ; 8.022      ;
; 3.849 ; rst_n     ; cnt_v_addr[3]  ; rst_n        ; rst_n       ; 0.000        ; 4.002      ; 8.022      ;
; 3.849 ; rst_n     ; cnt_v_addr[2]  ; rst_n        ; rst_n       ; 0.000        ; 4.002      ; 8.022      ;
; 3.849 ; rst_n     ; cnt_v_addr[0]  ; rst_n        ; rst_n       ; 0.000        ; 4.002      ; 8.022      ;
; 3.849 ; rst_n     ; vsync~reg0     ; rst_n        ; rst_n       ; 0.000        ; 4.002      ; 8.022      ;
; 3.867 ; rst_n     ; address[9]     ; rst_n        ; rst_n       ; 0.000        ; 3.998      ; 8.036      ;
; 3.867 ; rst_n     ; address[10]    ; rst_n        ; rst_n       ; 0.000        ; 3.998      ; 8.036      ;
; 3.867 ; rst_n     ; address[11]    ; rst_n        ; rst_n       ; 0.000        ; 3.998      ; 8.036      ;
; 3.889 ; rst_n     ; cnt_v_addr[1]  ; rst_n        ; rst_n       ; 0.000        ; 4.001      ; 8.061      ;
; 3.889 ; rst_n     ; cnt_v_addr[4]  ; rst_n        ; rst_n       ; 0.000        ; 4.001      ; 8.061      ;
; 3.889 ; rst_n     ; cnt_v_addr[5]  ; rst_n        ; rst_n       ; 0.000        ; 4.001      ; 8.061      ;
; 3.889 ; rst_n     ; cnt_v_addr[6]  ; rst_n        ; rst_n       ; 0.000        ; 4.001      ; 8.061      ;
; 3.889 ; rst_n     ; cnt_v_addr[7]  ; rst_n        ; rst_n       ; 0.000        ; 4.001      ; 8.061      ;
; 3.889 ; rst_n     ; cnt_v_addr[8]  ; rst_n        ; rst_n       ; 0.000        ; 4.001      ; 8.061      ;
; 3.889 ; rst_n     ; cnt_v_addr[10] ; rst_n        ; rst_n       ; 0.000        ; 4.001      ; 8.061      ;
; 3.889 ; rst_n     ; cnt_v_addr[11] ; rst_n        ; rst_n       ; 0.000        ; 4.001      ; 8.061      ;
; 3.895 ; rst_n     ; vga_g[6]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 3.990      ; 8.056      ;
; 3.895 ; rst_n     ; vga_g[7]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 3.990      ; 8.056      ;
; 3.904 ; rst_n     ; vga_r[0]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 3.995      ; 8.070      ;
; 3.904 ; rst_n     ; vga_r[3]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 3.995      ; 8.070      ;
; 3.904 ; rst_n     ; vga_r[5]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 3.995      ; 8.070      ;
; 3.904 ; rst_n     ; vga_r[6]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 3.995      ; 8.070      ;
; 3.904 ; rst_n     ; vga_r[7]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 3.995      ; 8.070      ;
; 3.904 ; rst_n     ; vga_b[0]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 3.995      ; 8.070      ;
; 3.904 ; rst_n     ; vga_b[1]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 3.995      ; 8.070      ;
; 3.904 ; rst_n     ; vga_b[3]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 3.995      ; 8.070      ;
; 3.904 ; rst_n     ; vga_b[5]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 3.995      ; 8.070      ;
; 3.904 ; rst_n     ; vga_b[7]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 3.995      ; 8.070      ;
; 3.904 ; rst_n     ; vga_g[0]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 3.995      ; 8.070      ;
; 3.904 ; rst_n     ; vga_g[1]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 3.995      ; 8.070      ;
; 3.904 ; rst_n     ; vga_g[2]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 3.995      ; 8.070      ;
; 3.904 ; rst_n     ; vga_g[4]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 3.995      ; 8.070      ;
; 3.904 ; rst_n     ; vga_g[5]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 3.995      ; 8.070      ;
; 3.906 ; rst_n     ; vga_r[4]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 3.993      ; 8.070      ;
; 3.906 ; rst_n     ; vga_g[3]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 3.993      ; 8.070      ;
; 3.907 ; rst_n     ; vga_b[2]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 3.997      ; 8.075      ;
; 3.908 ; rst_n     ; vga_b[4]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 3.996      ; 8.075      ;
; 3.908 ; rst_n     ; vga_b[6]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 3.996      ; 8.075      ;
; 3.914 ; rst_n     ; vga_r[2]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 3.988      ; 8.073      ;
; 3.915 ; rst_n     ; address[0]     ; rst_n        ; rst_n       ; 0.000        ; 3.999      ; 8.085      ;
; 3.915 ; rst_n     ; address[1]     ; rst_n        ; rst_n       ; 0.000        ; 3.999      ; 8.085      ;
; 3.915 ; rst_n     ; address[2]     ; rst_n        ; rst_n       ; 0.000        ; 3.999      ; 8.085      ;
; 3.915 ; rst_n     ; address[3]     ; rst_n        ; rst_n       ; 0.000        ; 3.999      ; 8.085      ;
; 3.915 ; rst_n     ; address[4]     ; rst_n        ; rst_n       ; 0.000        ; 3.999      ; 8.085      ;
; 3.915 ; rst_n     ; address[5]     ; rst_n        ; rst_n       ; 0.000        ; 3.999      ; 8.085      ;
; 3.915 ; rst_n     ; address[6]     ; rst_n        ; rst_n       ; 0.000        ; 3.999      ; 8.085      ;
; 3.915 ; rst_n     ; address[7]     ; rst_n        ; rst_n       ; 0.000        ; 3.999      ; 8.085      ;
; 3.915 ; rst_n     ; address[8]     ; rst_n        ; rst_n       ; 0.000        ; 3.999      ; 8.085      ;
; 4.065 ; rst_n     ; h_addr[10]     ; rst_n        ; rst_n       ; -0.500       ; 4.002      ; 7.758      ;
; 4.065 ; rst_n     ; h_addr[6]      ; rst_n        ; rst_n       ; -0.500       ; 4.002      ; 7.758      ;
; 4.065 ; rst_n     ; h_addr[1]      ; rst_n        ; rst_n       ; -0.500       ; 4.002      ; 7.758      ;
; 4.065 ; rst_n     ; h_addr[2]      ; rst_n        ; rst_n       ; -0.500       ; 4.002      ; 7.758      ;
; 4.065 ; rst_n     ; h_addr[3]      ; rst_n        ; rst_n       ; -0.500       ; 4.002      ; 7.758      ;
; 4.065 ; rst_n     ; h_addr[0]      ; rst_n        ; rst_n       ; -0.500       ; 4.002      ; 7.758      ;
; 4.065 ; rst_n     ; h_addr[4]      ; rst_n        ; rst_n       ; -0.500       ; 4.002      ; 7.758      ;
; 4.065 ; rst_n     ; h_addr[5]      ; rst_n        ; rst_n       ; -0.500       ; 4.002      ; 7.758      ;
; 4.065 ; rst_n     ; h_addr[7]      ; rst_n        ; rst_n       ; -0.500       ; 4.002      ; 7.758      ;
; 4.065 ; rst_n     ; h_addr[8]      ; rst_n        ; rst_n       ; -0.500       ; 4.002      ; 7.758      ;
; 4.065 ; rst_n     ; h_addr[9]      ; rst_n        ; rst_n       ; -0.500       ; 4.002      ; 7.758      ;
; 4.143 ; rst_n     ; v_addr[10]     ; rst_n        ; rst_n       ; -0.500       ; 4.000      ; 7.834      ;
; 4.143 ; rst_n     ; v_addr[9]      ; rst_n        ; rst_n       ; -0.500       ; 4.000      ; 7.834      ;
; 4.143 ; rst_n     ; v_addr[8]      ; rst_n        ; rst_n       ; -0.500       ; 4.000      ; 7.834      ;
; 4.143 ; rst_n     ; v_addr[7]      ; rst_n        ; rst_n       ; -0.500       ; 4.000      ; 7.834      ;
; 4.143 ; rst_n     ; v_addr[6]      ; rst_n        ; rst_n       ; -0.500       ; 4.000      ; 7.834      ;
+-------+-----------+----------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; rst_n ; -3.176 ; -270.776          ;
; clk   ; -1.530 ; -23.548           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+--------+------------------+
; Clock ; Slack  ; End Point TNS    ;
+-------+--------+------------------+
; clk   ; -1.234 ; -18.147          ;
; rst_n ; 0.181  ; 0.000            ;
+-------+--------+------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; rst_n ; -2.237 ; -183.140             ;
; clk   ; -0.996 ; -79.740              ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.960 ; 0.000                ;
; rst_n ; 2.414 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; rst_n ; -3.000 ; -106.279                        ;
; clk   ; 9.567  ; 0.000                           ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rst_n'                                                                                                                                                                         ;
+--------+---------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.176 ; cnt_h_addr[1] ; cnt_h_addr[8]                                                                                                ; clk          ; rst_n       ; 1.000        ; -1.417     ; 2.726      ;
; -3.156 ; cnt_h_addr[0] ; h_addr[10]                                                                                                   ; clk          ; rst_n       ; 1.000        ; -1.418     ; 2.705      ;
; -3.125 ; cnt_h_addr[1] ; cnt_h_addr[9]                                                                                                ; clk          ; rst_n       ; 1.000        ; -1.417     ; 2.675      ;
; -3.112 ; cnt_h_addr[3] ; h_addr[10]                                                                                                   ; clk          ; rst_n       ; 1.000        ; -1.418     ; 2.661      ;
; -3.107 ; cnt_h_addr[2] ; cnt_h_addr[8]                                                                                                ; clk          ; rst_n       ; 1.000        ; -1.417     ; 2.657      ;
; -3.092 ; cnt_h_addr[0] ; h_addr[9]                                                                                                    ; clk          ; rst_n       ; 1.000        ; -1.418     ; 2.641      ;
; -3.088 ; cnt_h_addr[0] ; h_addr[8]                                                                                                    ; clk          ; rst_n       ; 1.000        ; -1.418     ; 2.637      ;
; -3.061 ; cnt_h_addr[1] ; cnt_h_addr[5]                                                                                                ; clk          ; rst_n       ; 1.000        ; -1.417     ; 2.611      ;
; -3.061 ; cnt_v_addr[1] ; cnt_v_addr[9]                                                                                                ; clk          ; rst_n       ; 1.000        ; -1.416     ; 2.612      ;
; -3.060 ; cnt_h_addr[7] ; cnt_h_addr[8]                                                                                                ; clk          ; rst_n       ; 1.000        ; -1.417     ; 2.610      ;
; -3.056 ; cnt_h_addr[2] ; cnt_h_addr[9]                                                                                                ; clk          ; rst_n       ; 1.000        ; -1.417     ; 2.606      ;
; -3.052 ; cnt_h_addr[3] ; h_addr[9]                                                                                                    ; clk          ; rst_n       ; 1.000        ; -1.418     ; 2.601      ;
; -3.044 ; cnt_h_addr[3] ; h_addr[8]                                                                                                    ; clk          ; rst_n       ; 1.000        ; -1.418     ; 2.593      ;
; -3.037 ; cnt_h_addr[4] ; cnt_h_addr[8]                                                                                                ; clk          ; rst_n       ; 1.000        ; -1.417     ; 2.587      ;
; -3.029 ; cnt_h_addr[5] ; h_addr[10]                                                                                                   ; clk          ; rst_n       ; 1.000        ; -1.418     ; 2.578      ;
; -3.024 ; cnt_h_addr[0] ; h_addr[7]                                                                                                    ; clk          ; rst_n       ; 1.000        ; -1.418     ; 2.573      ;
; -3.022 ; cnt_v_addr[2] ; v_addr[10]                                                                                                   ; clk          ; rst_n       ; 1.000        ; -1.418     ; 2.571      ;
; -3.020 ; cnt_h_addr[0] ; h_addr[6]                                                                                                    ; clk          ; rst_n       ; 1.000        ; -1.418     ; 2.569      ;
; -3.017 ; cnt_v_addr[5] ; cnt_v_addr[9]                                                                                                ; clk          ; rst_n       ; 1.000        ; -1.416     ; 2.568      ;
; -3.012 ; cnt_h_addr[3] ; cnt_h_addr[8]                                                                                                ; clk          ; rst_n       ; 1.000        ; -1.417     ; 2.562      ;
; -3.009 ; cnt_h_addr[7] ; cnt_h_addr[9]                                                                                                ; clk          ; rst_n       ; 1.000        ; -1.417     ; 2.559      ;
; -2.992 ; cnt_h_addr[2] ; cnt_h_addr[5]                                                                                                ; clk          ; rst_n       ; 1.000        ; -1.417     ; 2.542      ;
; -2.986 ; cnt_h_addr[4] ; cnt_h_addr[9]                                                                                                ; clk          ; rst_n       ; 1.000        ; -1.417     ; 2.536      ;
; -2.984 ; cnt_h_addr[4] ; h_addr[10]                                                                                                   ; clk          ; rst_n       ; 1.000        ; -1.418     ; 2.533      ;
; -2.984 ; cnt_h_addr[3] ; h_addr[7]                                                                                                    ; clk          ; rst_n       ; 1.000        ; -1.418     ; 2.533      ;
; -2.983 ; cnt_v_addr[0] ; cnt_v_addr[9]                                                                                                ; clk          ; rst_n       ; 1.000        ; -1.416     ; 2.534      ;
; -2.976 ; cnt_h_addr[3] ; h_addr[6]                                                                                                    ; clk          ; rst_n       ; 1.000        ; -1.418     ; 2.525      ;
; -2.970 ; cnt_h_addr[5] ; h_addr[9]                                                                                                    ; clk          ; rst_n       ; 1.000        ; -1.418     ; 2.519      ;
; -2.965 ; cnt_v_addr[1] ; cnt_v_addr[2]                                                                                                ; clk          ; rst_n       ; 1.000        ; -1.416     ; 2.516      ;
; -2.961 ; cnt_h_addr[0] ; cnt_h_addr[8]                                                                                                ; clk          ; rst_n       ; 1.000        ; -1.417     ; 2.511      ;
; -2.961 ; cnt_h_addr[3] ; cnt_h_addr[9]                                                                                                ; clk          ; rst_n       ; 1.000        ; -1.417     ; 2.511      ;
; -2.961 ; cnt_h_addr[5] ; h_addr[8]                                                                                                    ; clk          ; rst_n       ; 1.000        ; -1.418     ; 2.510      ;
; -2.958 ; cnt_v_addr[2] ; v_addr[9]                                                                                                    ; clk          ; rst_n       ; 1.000        ; -1.418     ; 2.507      ;
; -2.956 ; cnt_h_addr[0] ; h_addr[5]                                                                                                    ; clk          ; rst_n       ; 1.000        ; -1.418     ; 2.505      ;
; -2.954 ; cnt_v_addr[2] ; v_addr[8]                                                                                                    ; clk          ; rst_n       ; 1.000        ; -1.418     ; 2.503      ;
; -2.952 ; cnt_h_addr[0] ; h_addr[4]                                                                                                    ; clk          ; rst_n       ; 1.000        ; -1.418     ; 2.501      ;
; -2.946 ; cnt_h_addr[5] ; cnt_h_addr[8]                                                                                                ; clk          ; rst_n       ; 1.000        ; -1.417     ; 2.496      ;
; -2.946 ; cnt_v_addr[3] ; v_addr[10]                                                                                                   ; clk          ; rst_n       ; 1.000        ; -1.418     ; 2.495      ;
; -2.925 ; cnt_h_addr[4] ; h_addr[9]                                                                                                    ; clk          ; rst_n       ; 1.000        ; -1.418     ; 2.474      ;
; -2.923 ; cnt_h_addr[1] ; cnt_h_addr[11]                                                                                               ; clk          ; rst_n       ; 1.000        ; -1.417     ; 2.473      ;
; -2.922 ; cnt_h_addr[4] ; cnt_h_addr[5]                                                                                                ; clk          ; rst_n       ; 1.000        ; -1.417     ; 2.472      ;
; -2.919 ; cnt_h_addr[1] ; cnt_h_addr[10]                                                                                               ; clk          ; rst_n       ; 1.000        ; -1.417     ; 2.469      ;
; -2.919 ; cnt_h_addr[2] ; h_addr[10]                                                                                                   ; clk          ; rst_n       ; 1.000        ; -1.418     ; 2.468      ;
; -2.916 ; cnt_h_addr[4] ; h_addr[8]                                                                                                    ; clk          ; rst_n       ; 1.000        ; -1.418     ; 2.465      ;
; -2.916 ; cnt_h_addr[3] ; h_addr[5]                                                                                                    ; clk          ; rst_n       ; 1.000        ; -1.418     ; 2.465      ;
; -2.910 ; cnt_h_addr[0] ; cnt_h_addr[9]                                                                                                ; clk          ; rst_n       ; 1.000        ; -1.417     ; 2.460      ;
; -2.902 ; cnt_h_addr[1] ; h_addr[10]                                                                                                   ; clk          ; rst_n       ; 1.000        ; -1.418     ; 2.451      ;
; -2.902 ; cnt_h_addr[5] ; h_addr[7]                                                                                                    ; clk          ; rst_n       ; 1.000        ; -1.418     ; 2.451      ;
; -2.897 ; cnt_h_addr[3] ; cnt_h_addr[5]                                                                                                ; clk          ; rst_n       ; 1.000        ; -1.417     ; 2.447      ;
; -2.895 ; cnt_h_addr[5] ; cnt_h_addr[9]                                                                                                ; clk          ; rst_n       ; 1.000        ; -1.417     ; 2.445      ;
; -2.890 ; cnt_v_addr[2] ; v_addr[7]                                                                                                    ; clk          ; rst_n       ; 1.000        ; -1.418     ; 2.439      ;
; -2.888 ; cnt_h_addr[0] ; h_addr[3]                                                                                                    ; clk          ; rst_n       ; 1.000        ; -1.418     ; 2.437      ;
; -2.887 ; cnt_v_addr[0] ; cnt_v_addr[2]                                                                                                ; clk          ; rst_n       ; 1.000        ; -1.416     ; 2.438      ;
; -2.886 ; cnt_v_addr[2] ; v_addr[6]                                                                                                    ; clk          ; rst_n       ; 1.000        ; -1.418     ; 2.435      ;
; -2.885 ; cnt_h_addr[6] ; cnt_h_addr[8]                                                                                                ; clk          ; rst_n       ; 1.000        ; -1.417     ; 2.435      ;
; -2.884 ; cnt_h_addr[0] ; h_addr[2]                                                                                                    ; clk          ; rst_n       ; 1.000        ; -1.418     ; 2.433      ;
; -2.882 ; cnt_v_addr[3] ; v_addr[9]                                                                                                    ; clk          ; rst_n       ; 1.000        ; -1.418     ; 2.431      ;
; -2.880 ; cnt_v_addr[1] ; cnt_v_addr[11]                                                                                               ; clk          ; rst_n       ; 1.000        ; -1.417     ; 2.430      ;
; -2.878 ; cnt_h_addr[6] ; vga_g[7]~reg0                                                                                                ; clk          ; rst_n       ; 1.000        ; -1.427     ; 2.418      ;
; -2.878 ; cnt_v_addr[3] ; v_addr[8]                                                                                                    ; clk          ; rst_n       ; 1.000        ; -1.418     ; 2.427      ;
; -2.877 ; cnt_h_addr[6] ; vga_g[6]~reg0                                                                                                ; clk          ; rst_n       ; 1.000        ; -1.427     ; 2.417      ;
; -2.876 ; cnt_v_addr[1] ; cnt_v_addr[10]                                                                                               ; clk          ; rst_n       ; 1.000        ; -1.417     ; 2.426      ;
; -2.872 ; cnt_v_addr[6] ; cnt_v_addr[9]                                                                                                ; clk          ; rst_n       ; 1.000        ; -1.416     ; 2.423      ;
; -2.868 ; cnt_v_addr[1] ; cnt_v_addr[3]                                                                                                ; clk          ; rst_n       ; 1.000        ; -1.416     ; 2.419      ;
; -2.859 ; cnt_v_addr[8] ; cnt_v_addr[9]                                                                                                ; clk          ; rst_n       ; 1.000        ; -1.416     ; 2.410      ;
; -2.859 ; cnt_h_addr[2] ; h_addr[9]                                                                                                    ; clk          ; rst_n       ; 1.000        ; -1.418     ; 2.408      ;
; -2.857 ; cnt_h_addr[4] ; h_addr[7]                                                                                                    ; clk          ; rst_n       ; 1.000        ; -1.418     ; 2.406      ;
; -2.856 ; address[3]    ; address[8]                                                                                                   ; clk          ; rst_n       ; 1.000        ; -1.417     ; 2.406      ;
; -2.854 ; cnt_h_addr[2] ; cnt_h_addr[11]                                                                                               ; clk          ; rst_n       ; 1.000        ; -1.417     ; 2.404      ;
; -2.854 ; cnt_h_addr[4] ; vga_g[6]~reg0                                                                                                ; clk          ; rst_n       ; 1.000        ; -1.427     ; 2.394      ;
; -2.854 ; cnt_h_addr[4] ; vga_g[7]~reg0                                                                                                ; clk          ; rst_n       ; 1.000        ; -1.427     ; 2.394      ;
; -2.852 ; cnt_v_addr[3] ; cnt_v_addr[9]                                                                                                ; clk          ; rst_n       ; 1.000        ; -1.416     ; 2.403      ;
; -2.851 ; h_addr[3]     ; address[0]                                                                                                   ; clk          ; rst_n       ; 1.000        ; -1.419     ; 2.399      ;
; -2.851 ; h_addr[3]     ; address[5]                                                                                                   ; clk          ; rst_n       ; 1.000        ; -1.419     ; 2.399      ;
; -2.851 ; cnt_h_addr[2] ; h_addr[8]                                                                                                    ; clk          ; rst_n       ; 1.000        ; -1.418     ; 2.400      ;
; -2.850 ; h_addr[3]     ; address[3]                                                                                                   ; clk          ; rst_n       ; 1.000        ; -1.419     ; 2.398      ;
; -2.850 ; h_addr[3]     ; address[8]                                                                                                   ; clk          ; rst_n       ; 1.000        ; -1.419     ; 2.398      ;
; -2.850 ; cnt_h_addr[2] ; cnt_h_addr[10]                                                                                               ; clk          ; rst_n       ; 1.000        ; -1.417     ; 2.400      ;
; -2.850 ; h_addr[0]     ; address[0]                                                                                                   ; clk          ; rst_n       ; 1.000        ; -1.419     ; 2.398      ;
; -2.850 ; h_addr[0]     ; address[5]                                                                                                   ; clk          ; rst_n       ; 1.000        ; -1.419     ; 2.398      ;
; -2.849 ; h_addr[3]     ; address[2]                                                                                                   ; clk          ; rst_n       ; 1.000        ; -1.419     ; 2.397      ;
; -2.849 ; h_addr[3]     ; address[6]                                                                                                   ; clk          ; rst_n       ; 1.000        ; -1.419     ; 2.397      ;
; -2.849 ; address[4]    ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; rst_n       ; 1.000        ; -1.251     ; 2.587      ;
; -2.849 ; h_addr[0]     ; address[3]                                                                                                   ; clk          ; rst_n       ; 1.000        ; -1.419     ; 2.397      ;
; -2.849 ; h_addr[0]     ; address[8]                                                                                                   ; clk          ; rst_n       ; 1.000        ; -1.419     ; 2.397      ;
; -2.848 ; h_addr[3]     ; address[1]                                                                                                   ; clk          ; rst_n       ; 1.000        ; -1.419     ; 2.396      ;
; -2.848 ; h_addr[3]     ; address[4]                                                                                                   ; clk          ; rst_n       ; 1.000        ; -1.419     ; 2.396      ;
; -2.848 ; h_addr[3]     ; address[7]                                                                                                   ; clk          ; rst_n       ; 1.000        ; -1.419     ; 2.396      ;
; -2.848 ; cnt_h_addr[6] ; vga_r[2]~reg0                                                                                                ; clk          ; rst_n       ; 1.000        ; -1.431     ; 2.384      ;
; -2.848 ; h_addr[0]     ; address[2]                                                                                                   ; clk          ; rst_n       ; 1.000        ; -1.419     ; 2.396      ;
; -2.848 ; h_addr[0]     ; address[6]                                                                                                   ; clk          ; rst_n       ; 1.000        ; -1.419     ; 2.396      ;
; -2.847 ; h_addr[0]     ; address[1]                                                                                                   ; clk          ; rst_n       ; 1.000        ; -1.419     ; 2.395      ;
; -2.847 ; h_addr[0]     ; address[4]                                                                                                   ; clk          ; rst_n       ; 1.000        ; -1.419     ; 2.395      ;
; -2.847 ; h_addr[0]     ; address[7]                                                                                                   ; clk          ; rst_n       ; 1.000        ; -1.419     ; 2.395      ;
; -2.846 ; cnt_h_addr[0] ; cnt_h_addr[5]                                                                                                ; clk          ; rst_n       ; 1.000        ; -1.417     ; 2.396      ;
; -2.845 ; address[4]    ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a10~porta_address_reg0 ; clk          ; rst_n       ; 1.000        ; -1.255     ; 2.579      ;
; -2.845 ; cnt_v_addr[4] ; cnt_v_addr[9]                                                                                                ; clk          ; rst_n       ; 1.000        ; -1.416     ; 2.396      ;
; -2.839 ; cnt_h_addr[2] ; vga_g[6]~reg0                                                                                                ; clk          ; rst_n       ; 1.000        ; -1.427     ; 2.379      ;
; -2.839 ; cnt_h_addr[2] ; vga_g[7]~reg0                                                                                                ; clk          ; rst_n       ; 1.000        ; -1.427     ; 2.379      ;
; -2.838 ; cnt_h_addr[1] ; h_addr[9]                                                                                                    ; clk          ; rst_n       ; 1.000        ; -1.418     ; 2.387      ;
+--------+---------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                           ;
+--------+---------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.530 ; vga_clk~1     ; vga_clk~reg0_emulated                                                                                        ; rst_n        ; clk         ; 1.000        ; 1.303      ; 3.800      ;
; -0.587 ; cnt_h_addr[1] ; cnt_h_addr[8]                                                                                                ; rst_n        ; clk         ; 1.000        ; 1.172      ; 2.726      ;
; -0.567 ; cnt_h_addr[0] ; h_addr[10]                                                                                                   ; rst_n        ; clk         ; 1.000        ; 1.171      ; 2.705      ;
; -0.536 ; cnt_h_addr[1] ; cnt_h_addr[9]                                                                                                ; rst_n        ; clk         ; 1.000        ; 1.172      ; 2.675      ;
; -0.523 ; cnt_h_addr[3] ; h_addr[10]                                                                                                   ; rst_n        ; clk         ; 1.000        ; 1.171      ; 2.661      ;
; -0.518 ; cnt_h_addr[2] ; cnt_h_addr[8]                                                                                                ; rst_n        ; clk         ; 1.000        ; 1.172      ; 2.657      ;
; -0.503 ; cnt_h_addr[0] ; h_addr[9]                                                                                                    ; rst_n        ; clk         ; 1.000        ; 1.171      ; 2.641      ;
; -0.499 ; cnt_h_addr[0] ; h_addr[8]                                                                                                    ; rst_n        ; clk         ; 1.000        ; 1.171      ; 2.637      ;
; -0.472 ; cnt_h_addr[1] ; cnt_h_addr[5]                                                                                                ; rst_n        ; clk         ; 1.000        ; 1.172      ; 2.611      ;
; -0.472 ; cnt_v_addr[1] ; cnt_v_addr[9]                                                                                                ; rst_n        ; clk         ; 1.000        ; 1.173      ; 2.612      ;
; -0.471 ; cnt_h_addr[7] ; cnt_h_addr[8]                                                                                                ; rst_n        ; clk         ; 1.000        ; 1.172      ; 2.610      ;
; -0.467 ; cnt_h_addr[2] ; cnt_h_addr[9]                                                                                                ; rst_n        ; clk         ; 1.000        ; 1.172      ; 2.606      ;
; -0.463 ; cnt_h_addr[3] ; h_addr[9]                                                                                                    ; rst_n        ; clk         ; 1.000        ; 1.171      ; 2.601      ;
; -0.455 ; cnt_h_addr[3] ; h_addr[8]                                                                                                    ; rst_n        ; clk         ; 1.000        ; 1.171      ; 2.593      ;
; -0.448 ; cnt_h_addr[4] ; cnt_h_addr[8]                                                                                                ; rst_n        ; clk         ; 1.000        ; 1.172      ; 2.587      ;
; -0.440 ; cnt_h_addr[5] ; h_addr[10]                                                                                                   ; rst_n        ; clk         ; 1.000        ; 1.171      ; 2.578      ;
; -0.435 ; cnt_h_addr[0] ; h_addr[7]                                                                                                    ; rst_n        ; clk         ; 1.000        ; 1.171      ; 2.573      ;
; -0.433 ; cnt_v_addr[2] ; v_addr[10]                                                                                                   ; rst_n        ; clk         ; 1.000        ; 1.171      ; 2.571      ;
; -0.431 ; cnt_h_addr[0] ; h_addr[6]                                                                                                    ; rst_n        ; clk         ; 1.000        ; 1.171      ; 2.569      ;
; -0.428 ; cnt_v_addr[5] ; cnt_v_addr[9]                                                                                                ; rst_n        ; clk         ; 1.000        ; 1.173      ; 2.568      ;
; -0.423 ; cnt_h_addr[3] ; cnt_h_addr[8]                                                                                                ; rst_n        ; clk         ; 1.000        ; 1.172      ; 2.562      ;
; -0.420 ; cnt_h_addr[7] ; cnt_h_addr[9]                                                                                                ; rst_n        ; clk         ; 1.000        ; 1.172      ; 2.559      ;
; -0.403 ; cnt_h_addr[2] ; cnt_h_addr[5]                                                                                                ; rst_n        ; clk         ; 1.000        ; 1.172      ; 2.542      ;
; -0.397 ; cnt_h_addr[4] ; cnt_h_addr[9]                                                                                                ; rst_n        ; clk         ; 1.000        ; 1.172      ; 2.536      ;
; -0.395 ; cnt_h_addr[4] ; h_addr[10]                                                                                                   ; rst_n        ; clk         ; 1.000        ; 1.171      ; 2.533      ;
; -0.395 ; cnt_h_addr[3] ; h_addr[7]                                                                                                    ; rst_n        ; clk         ; 1.000        ; 1.171      ; 2.533      ;
; -0.394 ; cnt_v_addr[0] ; cnt_v_addr[9]                                                                                                ; rst_n        ; clk         ; 1.000        ; 1.173      ; 2.534      ;
; -0.387 ; cnt_h_addr[3] ; h_addr[6]                                                                                                    ; rst_n        ; clk         ; 1.000        ; 1.171      ; 2.525      ;
; -0.381 ; cnt_h_addr[5] ; h_addr[9]                                                                                                    ; rst_n        ; clk         ; 1.000        ; 1.171      ; 2.519      ;
; -0.376 ; cnt_v_addr[1] ; cnt_v_addr[2]                                                                                                ; rst_n        ; clk         ; 1.000        ; 1.173      ; 2.516      ;
; -0.372 ; cnt_h_addr[0] ; cnt_h_addr[8]                                                                                                ; rst_n        ; clk         ; 1.000        ; 1.172      ; 2.511      ;
; -0.372 ; cnt_h_addr[3] ; cnt_h_addr[9]                                                                                                ; rst_n        ; clk         ; 1.000        ; 1.172      ; 2.511      ;
; -0.372 ; cnt_h_addr[5] ; h_addr[8]                                                                                                    ; rst_n        ; clk         ; 1.000        ; 1.171      ; 2.510      ;
; -0.369 ; cnt_v_addr[2] ; v_addr[9]                                                                                                    ; rst_n        ; clk         ; 1.000        ; 1.171      ; 2.507      ;
; -0.367 ; cnt_h_addr[0] ; h_addr[5]                                                                                                    ; rst_n        ; clk         ; 1.000        ; 1.171      ; 2.505      ;
; -0.365 ; cnt_v_addr[2] ; v_addr[8]                                                                                                    ; rst_n        ; clk         ; 1.000        ; 1.171      ; 2.503      ;
; -0.363 ; cnt_h_addr[0] ; h_addr[4]                                                                                                    ; rst_n        ; clk         ; 1.000        ; 1.171      ; 2.501      ;
; -0.357 ; cnt_h_addr[5] ; cnt_h_addr[8]                                                                                                ; rst_n        ; clk         ; 1.000        ; 1.172      ; 2.496      ;
; -0.357 ; cnt_v_addr[3] ; v_addr[10]                                                                                                   ; rst_n        ; clk         ; 1.000        ; 1.171      ; 2.495      ;
; -0.336 ; cnt_h_addr[4] ; h_addr[9]                                                                                                    ; rst_n        ; clk         ; 1.000        ; 1.171      ; 2.474      ;
; -0.334 ; cnt_h_addr[1] ; cnt_h_addr[11]                                                                                               ; rst_n        ; clk         ; 1.000        ; 1.172      ; 2.473      ;
; -0.333 ; cnt_h_addr[4] ; cnt_h_addr[5]                                                                                                ; rst_n        ; clk         ; 1.000        ; 1.172      ; 2.472      ;
; -0.330 ; cnt_h_addr[1] ; cnt_h_addr[10]                                                                                               ; rst_n        ; clk         ; 1.000        ; 1.172      ; 2.469      ;
; -0.330 ; cnt_h_addr[2] ; h_addr[10]                                                                                                   ; rst_n        ; clk         ; 1.000        ; 1.171      ; 2.468      ;
; -0.327 ; cnt_h_addr[4] ; h_addr[8]                                                                                                    ; rst_n        ; clk         ; 1.000        ; 1.171      ; 2.465      ;
; -0.327 ; cnt_h_addr[3] ; h_addr[5]                                                                                                    ; rst_n        ; clk         ; 1.000        ; 1.171      ; 2.465      ;
; -0.321 ; cnt_h_addr[0] ; cnt_h_addr[9]                                                                                                ; rst_n        ; clk         ; 1.000        ; 1.172      ; 2.460      ;
; -0.313 ; cnt_h_addr[1] ; h_addr[10]                                                                                                   ; rst_n        ; clk         ; 1.000        ; 1.171      ; 2.451      ;
; -0.313 ; cnt_h_addr[5] ; h_addr[7]                                                                                                    ; rst_n        ; clk         ; 1.000        ; 1.171      ; 2.451      ;
; -0.308 ; cnt_h_addr[3] ; cnt_h_addr[5]                                                                                                ; rst_n        ; clk         ; 1.000        ; 1.172      ; 2.447      ;
; -0.306 ; cnt_h_addr[5] ; cnt_h_addr[9]                                                                                                ; rst_n        ; clk         ; 1.000        ; 1.172      ; 2.445      ;
; -0.301 ; cnt_v_addr[2] ; v_addr[7]                                                                                                    ; rst_n        ; clk         ; 1.000        ; 1.171      ; 2.439      ;
; -0.299 ; cnt_h_addr[0] ; h_addr[3]                                                                                                    ; rst_n        ; clk         ; 1.000        ; 1.171      ; 2.437      ;
; -0.298 ; cnt_v_addr[0] ; cnt_v_addr[2]                                                                                                ; rst_n        ; clk         ; 1.000        ; 1.173      ; 2.438      ;
; -0.297 ; cnt_v_addr[2] ; v_addr[6]                                                                                                    ; rst_n        ; clk         ; 1.000        ; 1.171      ; 2.435      ;
; -0.296 ; cnt_h_addr[6] ; cnt_h_addr[8]                                                                                                ; rst_n        ; clk         ; 1.000        ; 1.172      ; 2.435      ;
; -0.295 ; cnt_h_addr[0] ; h_addr[2]                                                                                                    ; rst_n        ; clk         ; 1.000        ; 1.171      ; 2.433      ;
; -0.293 ; cnt_v_addr[3] ; v_addr[9]                                                                                                    ; rst_n        ; clk         ; 1.000        ; 1.171      ; 2.431      ;
; -0.291 ; cnt_v_addr[1] ; cnt_v_addr[11]                                                                                               ; rst_n        ; clk         ; 1.000        ; 1.172      ; 2.430      ;
; -0.289 ; cnt_h_addr[6] ; vga_g[7]~reg0                                                                                                ; rst_n        ; clk         ; 1.000        ; 1.162      ; 2.418      ;
; -0.289 ; cnt_v_addr[3] ; v_addr[8]                                                                                                    ; rst_n        ; clk         ; 1.000        ; 1.171      ; 2.427      ;
; -0.288 ; cnt_h_addr[6] ; vga_g[6]~reg0                                                                                                ; rst_n        ; clk         ; 1.000        ; 1.162      ; 2.417      ;
; -0.287 ; cnt_v_addr[1] ; cnt_v_addr[10]                                                                                               ; rst_n        ; clk         ; 1.000        ; 1.172      ; 2.426      ;
; -0.283 ; cnt_v_addr[6] ; cnt_v_addr[9]                                                                                                ; rst_n        ; clk         ; 1.000        ; 1.173      ; 2.423      ;
; -0.279 ; cnt_v_addr[1] ; cnt_v_addr[3]                                                                                                ; rst_n        ; clk         ; 1.000        ; 1.173      ; 2.419      ;
; -0.270 ; cnt_v_addr[8] ; cnt_v_addr[9]                                                                                                ; rst_n        ; clk         ; 1.000        ; 1.173      ; 2.410      ;
; -0.270 ; cnt_h_addr[2] ; h_addr[9]                                                                                                    ; rst_n        ; clk         ; 1.000        ; 1.171      ; 2.408      ;
; -0.268 ; cnt_h_addr[4] ; h_addr[7]                                                                                                    ; rst_n        ; clk         ; 1.000        ; 1.171      ; 2.406      ;
; -0.267 ; address[3]    ; address[8]                                                                                                   ; rst_n        ; clk         ; 1.000        ; 1.172      ; 2.406      ;
; -0.265 ; cnt_h_addr[2] ; cnt_h_addr[11]                                                                                               ; rst_n        ; clk         ; 1.000        ; 1.172      ; 2.404      ;
; -0.265 ; cnt_h_addr[4] ; vga_g[6]~reg0                                                                                                ; rst_n        ; clk         ; 1.000        ; 1.162      ; 2.394      ;
; -0.265 ; cnt_h_addr[4] ; vga_g[7]~reg0                                                                                                ; rst_n        ; clk         ; 1.000        ; 1.162      ; 2.394      ;
; -0.263 ; cnt_v_addr[3] ; cnt_v_addr[9]                                                                                                ; rst_n        ; clk         ; 1.000        ; 1.173      ; 2.403      ;
; -0.262 ; h_addr[3]     ; address[0]                                                                                                   ; rst_n        ; clk         ; 1.000        ; 1.170      ; 2.399      ;
; -0.262 ; h_addr[3]     ; address[5]                                                                                                   ; rst_n        ; clk         ; 1.000        ; 1.170      ; 2.399      ;
; -0.262 ; cnt_h_addr[2] ; h_addr[8]                                                                                                    ; rst_n        ; clk         ; 1.000        ; 1.171      ; 2.400      ;
; -0.261 ; h_addr[3]     ; address[3]                                                                                                   ; rst_n        ; clk         ; 1.000        ; 1.170      ; 2.398      ;
; -0.261 ; h_addr[3]     ; address[8]                                                                                                   ; rst_n        ; clk         ; 1.000        ; 1.170      ; 2.398      ;
; -0.261 ; cnt_h_addr[2] ; cnt_h_addr[10]                                                                                               ; rst_n        ; clk         ; 1.000        ; 1.172      ; 2.400      ;
; -0.261 ; h_addr[0]     ; address[0]                                                                                                   ; rst_n        ; clk         ; 1.000        ; 1.170      ; 2.398      ;
; -0.261 ; h_addr[0]     ; address[5]                                                                                                   ; rst_n        ; clk         ; 1.000        ; 1.170      ; 2.398      ;
; -0.260 ; h_addr[3]     ; address[2]                                                                                                   ; rst_n        ; clk         ; 1.000        ; 1.170      ; 2.397      ;
; -0.260 ; h_addr[3]     ; address[6]                                                                                                   ; rst_n        ; clk         ; 1.000        ; 1.170      ; 2.397      ;
; -0.260 ; address[4]    ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a0~porta_address_reg0  ; rst_n        ; clk         ; 1.000        ; 1.338      ; 2.587      ;
; -0.260 ; h_addr[0]     ; address[3]                                                                                                   ; rst_n        ; clk         ; 1.000        ; 1.170      ; 2.397      ;
; -0.260 ; h_addr[0]     ; address[8]                                                                                                   ; rst_n        ; clk         ; 1.000        ; 1.170      ; 2.397      ;
; -0.259 ; h_addr[3]     ; address[1]                                                                                                   ; rst_n        ; clk         ; 1.000        ; 1.170      ; 2.396      ;
; -0.259 ; h_addr[3]     ; address[4]                                                                                                   ; rst_n        ; clk         ; 1.000        ; 1.170      ; 2.396      ;
; -0.259 ; h_addr[3]     ; address[7]                                                                                                   ; rst_n        ; clk         ; 1.000        ; 1.170      ; 2.396      ;
; -0.259 ; cnt_h_addr[6] ; vga_r[2]~reg0                                                                                                ; rst_n        ; clk         ; 1.000        ; 1.158      ; 2.384      ;
; -0.259 ; h_addr[0]     ; address[2]                                                                                                   ; rst_n        ; clk         ; 1.000        ; 1.170      ; 2.396      ;
; -0.259 ; h_addr[0]     ; address[6]                                                                                                   ; rst_n        ; clk         ; 1.000        ; 1.170      ; 2.396      ;
; -0.258 ; h_addr[0]     ; address[1]                                                                                                   ; rst_n        ; clk         ; 1.000        ; 1.170      ; 2.395      ;
; -0.258 ; h_addr[0]     ; address[4]                                                                                                   ; rst_n        ; clk         ; 1.000        ; 1.170      ; 2.395      ;
; -0.258 ; h_addr[0]     ; address[7]                                                                                                   ; rst_n        ; clk         ; 1.000        ; 1.170      ; 2.395      ;
; -0.257 ; cnt_h_addr[0] ; cnt_h_addr[5]                                                                                                ; rst_n        ; clk         ; 1.000        ; 1.172      ; 2.396      ;
; -0.256 ; address[4]    ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a10~porta_address_reg0 ; rst_n        ; clk         ; 1.000        ; 1.334      ; 2.579      ;
; -0.256 ; cnt_v_addr[4] ; cnt_v_addr[9]                                                                                                ; rst_n        ; clk         ; 1.000        ; 1.173      ; 2.396      ;
; -0.250 ; cnt_h_addr[2] ; vga_g[6]~reg0                                                                                                ; rst_n        ; clk         ; 1.000        ; 1.162      ; 2.379      ;
; -0.250 ; cnt_h_addr[2] ; vga_g[7]~reg0                                                                                                ; rst_n        ; clk         ; 1.000        ; 1.162      ; 2.379      ;
+--------+---------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                             ;
+--------+----------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.234 ; address[0]     ; address[0]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 1.417      ; 0.307      ;
; -1.234 ; address[1]     ; address[1]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 1.417      ; 0.307      ;
; -1.234 ; address[2]     ; address[2]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 1.417      ; 0.307      ;
; -1.234 ; address[3]     ; address[3]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 1.417      ; 0.307      ;
; -1.234 ; address[4]     ; address[4]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 1.417      ; 0.307      ;
; -1.234 ; address[5]     ; address[5]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 1.417      ; 0.307      ;
; -1.234 ; address[6]     ; address[6]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 1.417      ; 0.307      ;
; -1.234 ; address[7]     ; address[7]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 1.417      ; 0.307      ;
; -1.234 ; address[8]     ; address[8]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 1.417      ; 0.307      ;
; -1.234 ; address[9]     ; address[9]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 1.417      ; 0.307      ;
; -1.234 ; address[10]    ; address[10]                                                                                                  ; rst_n        ; clk         ; 0.000        ; 1.417      ; 0.307      ;
; -1.234 ; address[11]    ; address[11]                                                                                                  ; rst_n        ; clk         ; 0.000        ; 1.417      ; 0.307      ;
; -1.234 ; hsync~reg0     ; hsync~reg0                                                                                                   ; rst_n        ; clk         ; 0.000        ; 1.417      ; 0.307      ;
; -1.233 ; vsync~reg0     ; vsync~reg0                                                                                                   ; rst_n        ; clk         ; 0.000        ; 1.416      ; 0.307      ;
; -0.097 ; cnt_h_addr[3]  ; h_addr[3]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 1.415      ; 1.442      ;
; -0.090 ; cnt_h_addr[5]  ; h_addr[5]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 1.415      ; 1.449      ;
; -0.080 ; cnt_h_addr[7]  ; h_addr[7]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 1.415      ; 1.459      ;
; -0.066 ; cnt_h_addr[8]  ; h_addr[8]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 1.415      ; 1.473      ;
; -0.066 ; cnt_h_addr[2]  ; h_addr[3]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 1.415      ; 1.473      ;
; -0.063 ; cnt_v_addr[5]  ; v_addr[0]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 1.415      ; 1.476      ;
; -0.062 ; cnt_v_addr[5]  ; v_addr[1]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 1.415      ; 1.477      ;
; -0.050 ; cnt_h_addr[3]  ; cnt_h_addr[3]                                                                                                ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.491      ;
; -0.050 ; cnt_v_addr[1]  ; cnt_v_addr[9]                                                                                                ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.491      ;
; -0.048 ; cnt_v_addr[1]  ; cnt_v_addr[0]                                                                                                ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.493      ;
; -0.047 ; cnt_v_addr[1]  ; cnt_v_addr[2]                                                                                                ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.494      ;
; -0.046 ; cnt_v_addr[1]  ; cnt_v_addr[3]                                                                                                ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.495      ;
; -0.045 ; cnt_h_addr[2]  ; h_addr[2]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 1.415      ; 1.494      ;
; -0.039 ; cnt_h_addr[1]  ; hsync~reg0                                                                                                   ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.502      ;
; -0.039 ; cnt_h_addr[9]  ; hsync~reg0                                                                                                   ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.502      ;
; -0.034 ; cnt_h_addr[3]  ; hsync~reg0                                                                                                   ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.507      ;
; -0.028 ; cnt_h_addr[7]  ; hsync~reg0                                                                                                   ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.513      ;
; -0.026 ; cnt_v_addr[7]  ; cnt_v_addr[7]                                                                                                ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.515      ;
; -0.023 ; cnt_v_addr[4]  ; v_addr[4]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 1.415      ; 1.516      ;
; -0.020 ; cnt_h_addr[8]  ; cnt_h_addr[10]                                                                                               ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.521      ;
; -0.018 ; cnt_v_addr[4]  ; cnt_v_addr[4]                                                                                                ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.523      ;
; -0.016 ; cnt_h_addr[5]  ; cnt_h_addr[8]                                                                                                ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.525      ;
; -0.013 ; cnt_h_addr[5]  ; cnt_h_addr[5]                                                                                                ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.528      ;
; -0.013 ; cnt_h_addr[2]  ; hsync~reg0                                                                                                   ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.528      ;
; -0.012 ; cnt_h_addr[8]  ; hsync~reg0                                                                                                   ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.529      ;
; -0.011 ; cnt_h_addr[5]  ; hsync~reg0                                                                                                   ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.530      ;
; -0.006 ; cnt_h_addr[11] ; hsync~reg0                                                                                                   ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.535      ;
; -0.004 ; address[3]     ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a8~porta_address_reg0  ; rst_n        ; clk         ; 0.000        ; 1.601      ; 1.741      ;
; -0.003 ; cnt_h_addr[5]  ; cnt_h_addr[9]                                                                                                ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.538      ;
; -0.003 ; cnt_h_addr[1]  ; h_addr[1]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 1.415      ; 1.536      ;
; -0.002 ; address[6]     ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a18~porta_address_reg0 ; rst_n        ; clk         ; 0.000        ; 1.583      ; 1.725      ;
; -0.002 ; cnt_h_addr[10] ; hsync~reg0                                                                                                   ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.539      ;
; 0.000  ; cnt_v_addr[5]  ; v_addr[10]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 1.415      ; 1.539      ;
; 0.000  ; cnt_v_addr[5]  ; v_addr[9]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 1.415      ; 1.539      ;
; 0.000  ; cnt_v_addr[5]  ; v_addr[8]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 1.415      ; 1.539      ;
; 0.000  ; cnt_v_addr[5]  ; v_addr[7]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 1.415      ; 1.539      ;
; 0.000  ; cnt_v_addr[5]  ; v_addr[6]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 1.415      ; 1.539      ;
; 0.000  ; cnt_v_addr[5]  ; v_addr[5]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 1.415      ; 1.539      ;
; 0.000  ; cnt_v_addr[5]  ; v_addr[4]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 1.415      ; 1.539      ;
; 0.000  ; cnt_v_addr[5]  ; v_addr[2]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 1.415      ; 1.539      ;
; 0.000  ; cnt_v_addr[5]  ; v_addr[3]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 1.415      ; 1.539      ;
; 0.002  ; cnt_h_addr[2]  ; h_addr[5]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 1.415      ; 1.541      ;
; 0.002  ; cnt_h_addr[3]  ; cnt_h_addr[8]                                                                                                ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.543      ;
; 0.004  ; cnt_h_addr[6]  ; cnt_h_addr[6]                                                                                                ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.545      ;
; 0.004  ; address[3]     ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a4~porta_address_reg0  ; rst_n        ; clk         ; 0.000        ; 1.603      ; 1.751      ;
; 0.005  ; cnt_h_addr[3]  ; cnt_h_addr[5]                                                                                                ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.546      ;
; 0.006  ; cnt_h_addr[9]  ; cnt_h_addr[10]                                                                                               ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.547      ;
; 0.010  ; address[3]     ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a16~porta_address_reg0 ; rst_n        ; clk         ; 0.000        ; 1.596      ; 1.750      ;
; 0.011  ; cnt_h_addr[1]  ; cnt_h_addr[1]                                                                                                ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.552      ;
; 0.015  ; cnt_h_addr[3]  ; cnt_h_addr[9]                                                                                                ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.556      ;
; 0.016  ; cnt_v_addr[1]  ; cnt_v_addr[1]                                                                                                ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.557      ;
; 0.018  ; address[7]     ; address[9]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.559      ;
; 0.021  ; cnt_h_addr[9]  ; h_addr[9]                                                                                                    ; rst_n        ; clk         ; 0.000        ; 1.415      ; 1.560      ;
; 0.025  ; address[0]     ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a14~porta_address_reg0 ; rst_n        ; clk         ; 0.000        ; 1.581      ; 1.750      ;
; 0.025  ; address[7]     ; address[10]                                                                                                  ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.566      ;
; 0.025  ; address[7]     ; address[11]                                                                                                  ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.566      ;
; 0.027  ; cnt_v_addr[10] ; cnt_v_addr[9]                                                                                                ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.568      ;
; 0.027  ; address[7]     ; address[0]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.568      ;
; 0.028  ; cnt_v_addr[10] ; cnt_v_addr[0]                                                                                                ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.569      ;
; 0.029  ; cnt_v_addr[10] ; cnt_v_addr[2]                                                                                                ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.570      ;
; 0.029  ; address[7]     ; address[5]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.570      ;
; 0.030  ; cnt_h_addr[4]  ; cnt_h_addr[4]                                                                                                ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.571      ;
; 0.030  ; cnt_v_addr[10] ; cnt_v_addr[3]                                                                                                ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.571      ;
; 0.030  ; address[7]     ; address[8]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.571      ;
; 0.032  ; address[7]     ; address[3]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.573      ;
; 0.032  ; address[11]    ; address[9]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.573      ;
; 0.033  ; address[3]     ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a10~porta_address_reg0 ; rst_n        ; clk         ; 0.000        ; 1.586      ; 1.763      ;
; 0.034  ; address[7]     ; address[2]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.575      ;
; 0.035  ; address[3]     ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a6~porta_address_reg0  ; rst_n        ; clk         ; 0.000        ; 1.593      ; 1.772      ;
; 0.035  ; address[7]     ; address[6]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.576      ;
; 0.036  ; address[0]     ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a18~porta_address_reg0 ; rst_n        ; clk         ; 0.000        ; 1.583      ; 1.763      ;
; 0.038  ; address[7]     ; address[4]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.579      ;
; 0.039  ; address[7]     ; address[1]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.580      ;
; 0.039  ; address[11]    ; address[10]                                                                                                  ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.580      ;
; 0.041  ; address[11]    ; address[0]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.582      ;
; 0.042  ; cnt_v_addr[1]  ; vsync~reg0                                                                                                   ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.583      ;
; 0.043  ; cnt_h_addr[8]  ; cnt_h_addr[11]                                                                                               ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.584      ;
; 0.043  ; address[11]    ; address[5]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.584      ;
; 0.044  ; cnt_h_addr[2]  ; cnt_h_addr[2]                                                                                                ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.585      ;
; 0.044  ; address[11]    ; address[8]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.585      ;
; 0.045  ; cnt_v_addr[6]  ; cnt_v_addr[6]                                                                                                ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.586      ;
; 0.045  ; cnt_v_addr[3]  ; cnt_v_addr[4]                                                                                                ; rst_n        ; clk         ; 0.000        ; 1.416      ; 1.585      ;
; 0.046  ; cnt_h_addr[0]  ; hsync~reg0                                                                                                   ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.587      ;
; 0.046  ; v_addr[4]      ; address[9]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 1.415      ; 1.585      ;
; 0.046  ; address[11]    ; address[3]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.587      ;
; 0.048  ; address[11]    ; address[2]                                                                                                   ; rst_n        ; clk         ; 0.000        ; 1.417      ; 1.589      ;
+--------+----------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rst_n'                                                                                                                                                                          ;
+-------+----------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.181 ; hsync~reg0     ; hsync~reg0                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; address[11]    ; address[11]                                                                                                  ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; address[8]     ; address[8]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; address[6]     ; address[6]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; address[0]     ; address[0]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; address[1]     ; address[1]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; address[2]     ; address[2]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; address[3]     ; address[3]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; address[4]     ; address[4]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; address[5]     ; address[5]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; address[7]     ; address[7]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; address[10]    ; address[10]                                                                                                  ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; address[9]     ; address[9]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; vsync~reg0     ; vsync~reg0                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.041      ; 0.307      ;
; 1.027 ; clk            ; vga_clk~1                                                                                                    ; clk          ; rst_n       ; 0.000        ; 0.790      ; 1.857      ;
; 1.185 ; clk            ; vga_clk~1                                                                                                    ; clk          ; rst_n       ; 0.000        ; 0.790      ; 2.015      ;
; 1.318 ; cnt_h_addr[3]  ; h_addr[3]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.040      ; 1.442      ;
; 1.325 ; cnt_h_addr[5]  ; h_addr[5]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.040      ; 1.449      ;
; 1.335 ; cnt_h_addr[7]  ; h_addr[7]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.040      ; 1.459      ;
; 1.349 ; cnt_h_addr[8]  ; h_addr[8]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.040      ; 1.473      ;
; 1.349 ; cnt_h_addr[2]  ; h_addr[3]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.040      ; 1.473      ;
; 1.352 ; cnt_v_addr[5]  ; v_addr[0]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.040      ; 1.476      ;
; 1.353 ; cnt_v_addr[5]  ; v_addr[1]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.040      ; 1.477      ;
; 1.355 ; address[0]     ; address[0]                                                                                                   ; clk          ; rst_n       ; 0.000        ; -1.172     ; 0.307      ;
; 1.355 ; address[1]     ; address[1]                                                                                                   ; clk          ; rst_n       ; 0.000        ; -1.172     ; 0.307      ;
; 1.355 ; address[2]     ; address[2]                                                                                                   ; clk          ; rst_n       ; 0.000        ; -1.172     ; 0.307      ;
; 1.355 ; address[3]     ; address[3]                                                                                                   ; clk          ; rst_n       ; 0.000        ; -1.172     ; 0.307      ;
; 1.355 ; address[4]     ; address[4]                                                                                                   ; clk          ; rst_n       ; 0.000        ; -1.172     ; 0.307      ;
; 1.355 ; address[5]     ; address[5]                                                                                                   ; clk          ; rst_n       ; 0.000        ; -1.172     ; 0.307      ;
; 1.355 ; address[6]     ; address[6]                                                                                                   ; clk          ; rst_n       ; 0.000        ; -1.172     ; 0.307      ;
; 1.355 ; address[7]     ; address[7]                                                                                                   ; clk          ; rst_n       ; 0.000        ; -1.172     ; 0.307      ;
; 1.355 ; address[8]     ; address[8]                                                                                                   ; clk          ; rst_n       ; 0.000        ; -1.172     ; 0.307      ;
; 1.355 ; address[9]     ; address[9]                                                                                                   ; clk          ; rst_n       ; 0.000        ; -1.172     ; 0.307      ;
; 1.355 ; address[10]    ; address[10]                                                                                                  ; clk          ; rst_n       ; 0.000        ; -1.172     ; 0.307      ;
; 1.355 ; address[11]    ; address[11]                                                                                                  ; clk          ; rst_n       ; 0.000        ; -1.172     ; 0.307      ;
; 1.355 ; hsync~reg0     ; hsync~reg0                                                                                                   ; clk          ; rst_n       ; 0.000        ; -1.172     ; 0.307      ;
; 1.356 ; vsync~reg0     ; vsync~reg0                                                                                                   ; clk          ; rst_n       ; 0.000        ; -1.173     ; 0.307      ;
; 1.365 ; cnt_v_addr[1]  ; cnt_v_addr[9]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 1.491      ;
; 1.365 ; cnt_h_addr[3]  ; cnt_h_addr[3]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 1.491      ;
; 1.367 ; cnt_v_addr[1]  ; cnt_v_addr[0]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 1.493      ;
; 1.368 ; cnt_v_addr[1]  ; cnt_v_addr[2]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 1.494      ;
; 1.369 ; cnt_v_addr[1]  ; cnt_v_addr[3]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 1.495      ;
; 1.370 ; cnt_h_addr[2]  ; h_addr[2]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.040      ; 1.494      ;
; 1.376 ; cnt_h_addr[1]  ; hsync~reg0                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 1.502      ;
; 1.376 ; cnt_h_addr[9]  ; hsync~reg0                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 1.502      ;
; 1.381 ; cnt_h_addr[3]  ; hsync~reg0                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 1.507      ;
; 1.387 ; cnt_h_addr[7]  ; hsync~reg0                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 1.513      ;
; 1.389 ; cnt_v_addr[7]  ; cnt_v_addr[7]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 1.515      ;
; 1.392 ; cnt_v_addr[4]  ; v_addr[4]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.040      ; 1.516      ;
; 1.395 ; cnt_h_addr[8]  ; cnt_h_addr[10]                                                                                               ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 1.521      ;
; 1.397 ; cnt_v_addr[4]  ; cnt_v_addr[4]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 1.523      ;
; 1.399 ; cnt_h_addr[5]  ; cnt_h_addr[8]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 1.525      ;
; 1.402 ; cnt_h_addr[5]  ; cnt_h_addr[5]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 1.528      ;
; 1.402 ; cnt_h_addr[2]  ; hsync~reg0                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 1.528      ;
; 1.403 ; cnt_h_addr[8]  ; hsync~reg0                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 1.529      ;
; 1.404 ; cnt_h_addr[5]  ; hsync~reg0                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 1.530      ;
; 1.409 ; cnt_h_addr[11] ; hsync~reg0                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 1.535      ;
; 1.411 ; address[3]     ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a8~porta_address_reg0  ; rst_n        ; rst_n       ; 0.000        ; 0.226      ; 1.741      ;
; 1.412 ; cnt_h_addr[1]  ; h_addr[1]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.040      ; 1.536      ;
; 1.412 ; cnt_h_addr[5]  ; cnt_h_addr[9]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 1.538      ;
; 1.413 ; address[6]     ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a18~porta_address_reg0 ; rst_n        ; rst_n       ; 0.000        ; 0.208      ; 1.725      ;
; 1.413 ; cnt_h_addr[10] ; hsync~reg0                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 1.539      ;
; 1.415 ; cnt_v_addr[5]  ; v_addr[10]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.040      ; 1.539      ;
; 1.415 ; cnt_v_addr[5]  ; v_addr[9]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.040      ; 1.539      ;
; 1.415 ; cnt_v_addr[5]  ; v_addr[8]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.040      ; 1.539      ;
; 1.415 ; cnt_v_addr[5]  ; v_addr[7]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.040      ; 1.539      ;
; 1.415 ; cnt_v_addr[5]  ; v_addr[6]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.040      ; 1.539      ;
; 1.415 ; cnt_v_addr[5]  ; v_addr[5]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.040      ; 1.539      ;
; 1.415 ; cnt_v_addr[5]  ; v_addr[4]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.040      ; 1.539      ;
; 1.415 ; cnt_v_addr[5]  ; v_addr[2]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.040      ; 1.539      ;
; 1.415 ; cnt_v_addr[5]  ; v_addr[3]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.040      ; 1.539      ;
; 1.417 ; cnt_h_addr[2]  ; h_addr[5]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.040      ; 1.541      ;
; 1.417 ; cnt_h_addr[3]  ; cnt_h_addr[8]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 1.543      ;
; 1.419 ; address[3]     ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a4~porta_address_reg0  ; rst_n        ; rst_n       ; 0.000        ; 0.228      ; 1.751      ;
; 1.419 ; cnt_h_addr[6]  ; cnt_h_addr[6]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 1.545      ;
; 1.420 ; cnt_h_addr[3]  ; cnt_h_addr[5]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 1.546      ;
; 1.421 ; cnt_h_addr[9]  ; cnt_h_addr[10]                                                                                               ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 1.547      ;
; 1.425 ; address[3]     ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a16~porta_address_reg0 ; rst_n        ; rst_n       ; 0.000        ; 0.221      ; 1.750      ;
; 1.426 ; cnt_h_addr[1]  ; cnt_h_addr[1]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 1.552      ;
; 1.430 ; cnt_h_addr[3]  ; cnt_h_addr[9]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 1.556      ;
; 1.431 ; cnt_v_addr[1]  ; cnt_v_addr[1]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 1.557      ;
; 1.433 ; address[7]     ; address[9]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 1.559      ;
; 1.436 ; cnt_h_addr[9]  ; h_addr[9]                                                                                                    ; rst_n        ; rst_n       ; 0.000        ; 0.040      ; 1.560      ;
; 1.440 ; address[0]     ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a14~porta_address_reg0 ; rst_n        ; rst_n       ; 0.000        ; 0.206      ; 1.750      ;
; 1.440 ; address[7]     ; address[11]                                                                                                  ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 1.566      ;
; 1.440 ; address[7]     ; address[10]                                                                                                  ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 1.566      ;
; 1.442 ; cnt_v_addr[10] ; cnt_v_addr[9]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 1.568      ;
; 1.442 ; address[7]     ; address[0]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 1.568      ;
; 1.443 ; cnt_v_addr[10] ; cnt_v_addr[0]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 1.569      ;
; 1.444 ; cnt_v_addr[10] ; cnt_v_addr[2]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 1.570      ;
; 1.444 ; address[7]     ; address[5]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 1.570      ;
; 1.445 ; cnt_v_addr[10] ; cnt_v_addr[3]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 1.571      ;
; 1.445 ; cnt_h_addr[4]  ; cnt_h_addr[4]                                                                                                ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 1.571      ;
; 1.445 ; address[7]     ; address[8]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 1.571      ;
; 1.447 ; address[7]     ; address[3]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 1.573      ;
; 1.447 ; address[11]    ; address[9]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 1.573      ;
; 1.448 ; address[3]     ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a10~porta_address_reg0 ; rst_n        ; rst_n       ; 0.000        ; 0.211      ; 1.763      ;
; 1.449 ; address[7]     ; address[2]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 1.575      ;
; 1.450 ; address[3]     ; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_mja1:auto_generated|ram_block1a6~porta_address_reg0  ; rst_n        ; rst_n       ; 0.000        ; 0.218      ; 1.772      ;
; 1.450 ; address[7]     ; address[6]                                                                                                   ; rst_n        ; rst_n       ; 0.000        ; 0.042      ; 1.576      ;
+-------+----------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'rst_n'                                                                    ;
+--------+-----------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------+--------------+-------------+--------------+------------+------------+
; -2.237 ; rst_n     ; vga_r[2]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 2.173      ; 4.897      ;
; -2.230 ; rst_n     ; vga_b[4]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 2.184      ; 4.901      ;
; -2.230 ; rst_n     ; vga_b[6]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 2.184      ; 4.901      ;
; -2.229 ; rst_n     ; vga_b[2]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 2.185      ; 4.901      ;
; -2.226 ; rst_n     ; vga_r[0]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 2.182      ; 4.895      ;
; -2.226 ; rst_n     ; vga_r[3]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 2.182      ; 4.895      ;
; -2.226 ; rst_n     ; vga_r[4]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 2.181      ; 4.894      ;
; -2.226 ; rst_n     ; vga_r[5]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 2.182      ; 4.895      ;
; -2.226 ; rst_n     ; vga_r[6]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 2.182      ; 4.895      ;
; -2.226 ; rst_n     ; vga_r[7]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 2.182      ; 4.895      ;
; -2.226 ; rst_n     ; vga_b[0]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 2.182      ; 4.895      ;
; -2.226 ; rst_n     ; vga_b[1]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 2.182      ; 4.895      ;
; -2.226 ; rst_n     ; vga_b[3]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 2.182      ; 4.895      ;
; -2.226 ; rst_n     ; vga_b[5]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 2.182      ; 4.895      ;
; -2.226 ; rst_n     ; vga_b[7]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 2.182      ; 4.895      ;
; -2.226 ; rst_n     ; vga_g[0]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 2.182      ; 4.895      ;
; -2.226 ; rst_n     ; vga_g[1]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 2.182      ; 4.895      ;
; -2.226 ; rst_n     ; vga_g[2]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 2.182      ; 4.895      ;
; -2.226 ; rst_n     ; vga_g[3]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 2.181      ; 4.894      ;
; -2.226 ; rst_n     ; vga_g[4]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 2.182      ; 4.895      ;
; -2.226 ; rst_n     ; vga_g[5]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 2.182      ; 4.895      ;
; -2.225 ; rst_n     ; address[0]     ; rst_n        ; rst_n       ; 0.500        ; 2.183      ; 4.895      ;
; -2.225 ; rst_n     ; address[1]     ; rst_n        ; rst_n       ; 0.500        ; 2.183      ; 4.895      ;
; -2.225 ; rst_n     ; address[2]     ; rst_n        ; rst_n       ; 0.500        ; 2.183      ; 4.895      ;
; -2.225 ; rst_n     ; address[3]     ; rst_n        ; rst_n       ; 0.500        ; 2.183      ; 4.895      ;
; -2.225 ; rst_n     ; address[4]     ; rst_n        ; rst_n       ; 0.500        ; 2.183      ; 4.895      ;
; -2.225 ; rst_n     ; address[5]     ; rst_n        ; rst_n       ; 0.500        ; 2.183      ; 4.895      ;
; -2.225 ; rst_n     ; address[6]     ; rst_n        ; rst_n       ; 0.500        ; 2.183      ; 4.895      ;
; -2.225 ; rst_n     ; address[7]     ; rst_n        ; rst_n       ; 0.500        ; 2.183      ; 4.895      ;
; -2.225 ; rst_n     ; address[8]     ; rst_n        ; rst_n       ; 0.500        ; 2.183      ; 4.895      ;
; -2.219 ; rst_n     ; vga_g[6]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 2.177      ; 4.883      ;
; -2.219 ; rst_n     ; vga_g[7]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 2.177      ; 4.883      ;
; -2.212 ; rst_n     ; cnt_v_addr[1]  ; rst_n        ; rst_n       ; 0.500        ; 2.186      ; 4.885      ;
; -2.212 ; rst_n     ; cnt_v_addr[4]  ; rst_n        ; rst_n       ; 0.500        ; 2.186      ; 4.885      ;
; -2.212 ; rst_n     ; cnt_v_addr[5]  ; rst_n        ; rst_n       ; 0.500        ; 2.186      ; 4.885      ;
; -2.212 ; rst_n     ; cnt_v_addr[6]  ; rst_n        ; rst_n       ; 0.500        ; 2.186      ; 4.885      ;
; -2.212 ; rst_n     ; cnt_v_addr[7]  ; rst_n        ; rst_n       ; 0.500        ; 2.186      ; 4.885      ;
; -2.212 ; rst_n     ; cnt_v_addr[8]  ; rst_n        ; rst_n       ; 0.500        ; 2.186      ; 4.885      ;
; -2.212 ; rst_n     ; cnt_v_addr[10] ; rst_n        ; rst_n       ; 0.500        ; 2.186      ; 4.885      ;
; -2.212 ; rst_n     ; cnt_v_addr[11] ; rst_n        ; rst_n       ; 0.500        ; 2.186      ; 4.885      ;
; -2.208 ; rst_n     ; address[9]     ; rst_n        ; rst_n       ; 0.500        ; 2.183      ; 4.878      ;
; -2.208 ; rst_n     ; address[10]    ; rst_n        ; rst_n       ; 0.500        ; 2.183      ; 4.878      ;
; -2.208 ; rst_n     ; address[11]    ; rst_n        ; rst_n       ; 0.500        ; 2.183      ; 4.878      ;
; -2.195 ; rst_n     ; cnt_v_addr[9]  ; rst_n        ; rst_n       ; 0.500        ; 2.187      ; 4.869      ;
; -2.195 ; rst_n     ; cnt_v_addr[3]  ; rst_n        ; rst_n       ; 0.500        ; 2.187      ; 4.869      ;
; -2.195 ; rst_n     ; cnt_v_addr[2]  ; rst_n        ; rst_n       ; 0.500        ; 2.187      ; 4.869      ;
; -2.195 ; rst_n     ; cnt_v_addr[0]  ; rst_n        ; rst_n       ; 0.500        ; 2.187      ; 4.869      ;
; -2.195 ; rst_n     ; vsync~reg0     ; rst_n        ; rst_n       ; 0.500        ; 2.187      ; 4.869      ;
; -2.159 ; rst_n     ; vga_r[1]~reg0  ; rst_n        ; rst_n       ; 0.500        ; 2.178      ; 4.824      ;
; -2.151 ; rst_n     ; cnt_h_addr[1]  ; rst_n        ; rst_n       ; 0.500        ; 2.187      ; 4.825      ;
; -2.151 ; rst_n     ; cnt_h_addr[2]  ; rst_n        ; rst_n       ; 0.500        ; 2.187      ; 4.825      ;
; -2.151 ; rst_n     ; cnt_h_addr[3]  ; rst_n        ; rst_n       ; 0.500        ; 2.187      ; 4.825      ;
; -2.151 ; rst_n     ; cnt_h_addr[4]  ; rst_n        ; rst_n       ; 0.500        ; 2.187      ; 4.825      ;
; -2.151 ; rst_n     ; cnt_h_addr[7]  ; rst_n        ; rst_n       ; 0.500        ; 2.187      ; 4.825      ;
; -2.151 ; rst_n     ; cnt_h_addr[10] ; rst_n        ; rst_n       ; 0.500        ; 2.187      ; 4.825      ;
; -2.151 ; rst_n     ; cnt_h_addr[11] ; rst_n        ; rst_n       ; 0.500        ; 2.187      ; 4.825      ;
; -2.151 ; rst_n     ; cnt_h_addr[6]  ; rst_n        ; rst_n       ; 0.500        ; 2.187      ; 4.825      ;
; -2.150 ; rst_n     ; cnt_h_addr[0]  ; rst_n        ; rst_n       ; 0.500        ; 2.187      ; 4.824      ;
; -2.150 ; rst_n     ; cnt_h_addr[8]  ; rst_n        ; rst_n       ; 0.500        ; 2.187      ; 4.824      ;
; -2.150 ; rst_n     ; cnt_h_addr[5]  ; rst_n        ; rst_n       ; 0.500        ; 2.187      ; 4.824      ;
; -2.150 ; rst_n     ; cnt_h_addr[9]  ; rst_n        ; rst_n       ; 0.500        ; 2.187      ; 4.824      ;
; -2.150 ; rst_n     ; hsync~reg0     ; rst_n        ; rst_n       ; 0.500        ; 2.187      ; 4.824      ;
; -2.135 ; rst_n     ; v_addr[10]     ; rst_n        ; rst_n       ; 0.500        ; 2.185      ; 4.807      ;
; -2.135 ; rst_n     ; v_addr[9]      ; rst_n        ; rst_n       ; 0.500        ; 2.185      ; 4.807      ;
; -2.135 ; rst_n     ; v_addr[8]      ; rst_n        ; rst_n       ; 0.500        ; 2.185      ; 4.807      ;
; -2.135 ; rst_n     ; v_addr[7]      ; rst_n        ; rst_n       ; 0.500        ; 2.185      ; 4.807      ;
; -2.135 ; rst_n     ; v_addr[6]      ; rst_n        ; rst_n       ; 0.500        ; 2.185      ; 4.807      ;
; -2.135 ; rst_n     ; v_addr[5]      ; rst_n        ; rst_n       ; 0.500        ; 2.185      ; 4.807      ;
; -2.135 ; rst_n     ; v_addr[4]      ; rst_n        ; rst_n       ; 0.500        ; 2.185      ; 4.807      ;
; -2.135 ; rst_n     ; v_addr[0]      ; rst_n        ; rst_n       ; 0.500        ; 2.185      ; 4.807      ;
; -2.135 ; rst_n     ; v_addr[1]      ; rst_n        ; rst_n       ; 0.500        ; 2.185      ; 4.807      ;
; -2.135 ; rst_n     ; v_addr[2]      ; rst_n        ; rst_n       ; 0.500        ; 2.185      ; 4.807      ;
; -2.135 ; rst_n     ; v_addr[3]      ; rst_n        ; rst_n       ; 0.500        ; 2.185      ; 4.807      ;
; -2.092 ; rst_n     ; h_addr[10]     ; rst_n        ; rst_n       ; 0.500        ; 2.186      ; 4.765      ;
; -2.092 ; rst_n     ; h_addr[6]      ; rst_n        ; rst_n       ; 0.500        ; 2.186      ; 4.765      ;
; -2.092 ; rst_n     ; h_addr[1]      ; rst_n        ; rst_n       ; 0.500        ; 2.186      ; 4.765      ;
; -2.092 ; rst_n     ; h_addr[2]      ; rst_n        ; rst_n       ; 0.500        ; 2.186      ; 4.765      ;
; -2.092 ; rst_n     ; h_addr[3]      ; rst_n        ; rst_n       ; 0.500        ; 2.186      ; 4.765      ;
; -2.092 ; rst_n     ; h_addr[0]      ; rst_n        ; rst_n       ; 0.500        ; 2.186      ; 4.765      ;
; -2.092 ; rst_n     ; h_addr[4]      ; rst_n        ; rst_n       ; 0.500        ; 2.186      ; 4.765      ;
; -2.092 ; rst_n     ; h_addr[5]      ; rst_n        ; rst_n       ; 0.500        ; 2.186      ; 4.765      ;
; -2.092 ; rst_n     ; h_addr[7]      ; rst_n        ; rst_n       ; 0.500        ; 2.186      ; 4.765      ;
; -2.092 ; rst_n     ; h_addr[8]      ; rst_n        ; rst_n       ; 0.500        ; 2.186      ; 4.765      ;
; -2.092 ; rst_n     ; h_addr[9]      ; rst_n        ; rst_n       ; 0.500        ; 2.186      ; 4.765      ;
; -1.995 ; rst_n     ; vga_r[2]~reg0  ; rst_n        ; rst_n       ; 1.000        ; 2.173      ; 5.155      ;
; -1.990 ; rst_n     ; address[0]     ; rst_n        ; rst_n       ; 1.000        ; 2.183      ; 5.160      ;
; -1.990 ; rst_n     ; address[1]     ; rst_n        ; rst_n       ; 1.000        ; 2.183      ; 5.160      ;
; -1.990 ; rst_n     ; address[2]     ; rst_n        ; rst_n       ; 1.000        ; 2.183      ; 5.160      ;
; -1.990 ; rst_n     ; address[3]     ; rst_n        ; rst_n       ; 1.000        ; 2.183      ; 5.160      ;
; -1.990 ; rst_n     ; address[4]     ; rst_n        ; rst_n       ; 1.000        ; 2.183      ; 5.160      ;
; -1.990 ; rst_n     ; address[5]     ; rst_n        ; rst_n       ; 1.000        ; 2.183      ; 5.160      ;
; -1.990 ; rst_n     ; address[6]     ; rst_n        ; rst_n       ; 1.000        ; 2.183      ; 5.160      ;
; -1.990 ; rst_n     ; address[7]     ; rst_n        ; rst_n       ; 1.000        ; 2.183      ; 5.160      ;
; -1.990 ; rst_n     ; address[8]     ; rst_n        ; rst_n       ; 1.000        ; 2.183      ; 5.160      ;
; -1.988 ; rst_n     ; vga_r[4]~reg0  ; rst_n        ; rst_n       ; 1.000        ; 2.181      ; 5.156      ;
; -1.988 ; rst_n     ; vga_b[4]~reg0  ; rst_n        ; rst_n       ; 1.000        ; 2.184      ; 5.159      ;
; -1.988 ; rst_n     ; vga_b[6]~reg0  ; rst_n        ; rst_n       ; 1.000        ; 2.184      ; 5.159      ;
; -1.988 ; rst_n     ; vga_g[3]~reg0  ; rst_n        ; rst_n       ; 1.000        ; 2.181      ; 5.156      ;
; -1.987 ; rst_n     ; vga_r[0]~reg0  ; rst_n        ; rst_n       ; 1.000        ; 2.182      ; 5.156      ;
; -1.987 ; rst_n     ; vga_r[3]~reg0  ; rst_n        ; rst_n       ; 1.000        ; 2.182      ; 5.156      ;
+--------+-----------+----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                             ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; -0.996 ; rst_n     ; vga_r[2]~reg0         ; rst_n        ; clk         ; 0.500        ; 3.434      ; 4.897      ;
; -0.989 ; rst_n     ; vga_b[4]~reg0         ; rst_n        ; clk         ; 0.500        ; 3.445      ; 4.901      ;
; -0.989 ; rst_n     ; vga_b[6]~reg0         ; rst_n        ; clk         ; 0.500        ; 3.445      ; 4.901      ;
; -0.988 ; rst_n     ; vga_b[2]~reg0         ; rst_n        ; clk         ; 0.500        ; 3.446      ; 4.901      ;
; -0.985 ; rst_n     ; vga_r[0]~reg0         ; rst_n        ; clk         ; 0.500        ; 3.443      ; 4.895      ;
; -0.985 ; rst_n     ; vga_r[3]~reg0         ; rst_n        ; clk         ; 0.500        ; 3.443      ; 4.895      ;
; -0.985 ; rst_n     ; vga_r[4]~reg0         ; rst_n        ; clk         ; 0.500        ; 3.442      ; 4.894      ;
; -0.985 ; rst_n     ; vga_r[5]~reg0         ; rst_n        ; clk         ; 0.500        ; 3.443      ; 4.895      ;
; -0.985 ; rst_n     ; vga_r[6]~reg0         ; rst_n        ; clk         ; 0.500        ; 3.443      ; 4.895      ;
; -0.985 ; rst_n     ; vga_r[7]~reg0         ; rst_n        ; clk         ; 0.500        ; 3.443      ; 4.895      ;
; -0.985 ; rst_n     ; vga_b[0]~reg0         ; rst_n        ; clk         ; 0.500        ; 3.443      ; 4.895      ;
; -0.985 ; rst_n     ; vga_b[1]~reg0         ; rst_n        ; clk         ; 0.500        ; 3.443      ; 4.895      ;
; -0.985 ; rst_n     ; vga_b[3]~reg0         ; rst_n        ; clk         ; 0.500        ; 3.443      ; 4.895      ;
; -0.985 ; rst_n     ; vga_b[5]~reg0         ; rst_n        ; clk         ; 0.500        ; 3.443      ; 4.895      ;
; -0.985 ; rst_n     ; vga_b[7]~reg0         ; rst_n        ; clk         ; 0.500        ; 3.443      ; 4.895      ;
; -0.985 ; rst_n     ; vga_g[0]~reg0         ; rst_n        ; clk         ; 0.500        ; 3.443      ; 4.895      ;
; -0.985 ; rst_n     ; vga_g[1]~reg0         ; rst_n        ; clk         ; 0.500        ; 3.443      ; 4.895      ;
; -0.985 ; rst_n     ; vga_g[2]~reg0         ; rst_n        ; clk         ; 0.500        ; 3.443      ; 4.895      ;
; -0.985 ; rst_n     ; vga_g[3]~reg0         ; rst_n        ; clk         ; 0.500        ; 3.442      ; 4.894      ;
; -0.985 ; rst_n     ; vga_g[4]~reg0         ; rst_n        ; clk         ; 0.500        ; 3.443      ; 4.895      ;
; -0.985 ; rst_n     ; vga_g[5]~reg0         ; rst_n        ; clk         ; 0.500        ; 3.443      ; 4.895      ;
; -0.984 ; rst_n     ; address[0]            ; rst_n        ; clk         ; 0.500        ; 3.444      ; 4.895      ;
; -0.984 ; rst_n     ; address[1]            ; rst_n        ; clk         ; 0.500        ; 3.444      ; 4.895      ;
; -0.984 ; rst_n     ; address[2]            ; rst_n        ; clk         ; 0.500        ; 3.444      ; 4.895      ;
; -0.984 ; rst_n     ; address[3]            ; rst_n        ; clk         ; 0.500        ; 3.444      ; 4.895      ;
; -0.984 ; rst_n     ; address[4]            ; rst_n        ; clk         ; 0.500        ; 3.444      ; 4.895      ;
; -0.984 ; rst_n     ; address[5]            ; rst_n        ; clk         ; 0.500        ; 3.444      ; 4.895      ;
; -0.984 ; rst_n     ; address[6]            ; rst_n        ; clk         ; 0.500        ; 3.444      ; 4.895      ;
; -0.984 ; rst_n     ; address[7]            ; rst_n        ; clk         ; 0.500        ; 3.444      ; 4.895      ;
; -0.984 ; rst_n     ; address[8]            ; rst_n        ; clk         ; 0.500        ; 3.444      ; 4.895      ;
; -0.978 ; rst_n     ; vga_g[6]~reg0         ; rst_n        ; clk         ; 0.500        ; 3.438      ; 4.883      ;
; -0.978 ; rst_n     ; vga_g[7]~reg0         ; rst_n        ; clk         ; 0.500        ; 3.438      ; 4.883      ;
; -0.971 ; rst_n     ; cnt_v_addr[1]         ; rst_n        ; clk         ; 0.500        ; 3.447      ; 4.885      ;
; -0.971 ; rst_n     ; cnt_v_addr[4]         ; rst_n        ; clk         ; 0.500        ; 3.447      ; 4.885      ;
; -0.971 ; rst_n     ; cnt_v_addr[5]         ; rst_n        ; clk         ; 0.500        ; 3.447      ; 4.885      ;
; -0.971 ; rst_n     ; cnt_v_addr[6]         ; rst_n        ; clk         ; 0.500        ; 3.447      ; 4.885      ;
; -0.971 ; rst_n     ; cnt_v_addr[7]         ; rst_n        ; clk         ; 0.500        ; 3.447      ; 4.885      ;
; -0.971 ; rst_n     ; cnt_v_addr[8]         ; rst_n        ; clk         ; 0.500        ; 3.447      ; 4.885      ;
; -0.971 ; rst_n     ; cnt_v_addr[10]        ; rst_n        ; clk         ; 0.500        ; 3.447      ; 4.885      ;
; -0.971 ; rst_n     ; cnt_v_addr[11]        ; rst_n        ; clk         ; 0.500        ; 3.447      ; 4.885      ;
; -0.967 ; rst_n     ; address[9]            ; rst_n        ; clk         ; 0.500        ; 3.444      ; 4.878      ;
; -0.967 ; rst_n     ; address[10]           ; rst_n        ; clk         ; 0.500        ; 3.444      ; 4.878      ;
; -0.967 ; rst_n     ; address[11]           ; rst_n        ; clk         ; 0.500        ; 3.444      ; 4.878      ;
; -0.954 ; rst_n     ; cnt_v_addr[9]         ; rst_n        ; clk         ; 0.500        ; 3.448      ; 4.869      ;
; -0.954 ; rst_n     ; cnt_v_addr[3]         ; rst_n        ; clk         ; 0.500        ; 3.448      ; 4.869      ;
; -0.954 ; rst_n     ; cnt_v_addr[2]         ; rst_n        ; clk         ; 0.500        ; 3.448      ; 4.869      ;
; -0.954 ; rst_n     ; cnt_v_addr[0]         ; rst_n        ; clk         ; 0.500        ; 3.448      ; 4.869      ;
; -0.954 ; rst_n     ; vsync~reg0            ; rst_n        ; clk         ; 0.500        ; 3.448      ; 4.869      ;
; -0.918 ; rst_n     ; vga_r[1]~reg0         ; rst_n        ; clk         ; 0.500        ; 3.439      ; 4.824      ;
; -0.910 ; rst_n     ; cnt_h_addr[1]         ; rst_n        ; clk         ; 0.500        ; 3.448      ; 4.825      ;
; -0.910 ; rst_n     ; cnt_h_addr[2]         ; rst_n        ; clk         ; 0.500        ; 3.448      ; 4.825      ;
; -0.910 ; rst_n     ; cnt_h_addr[3]         ; rst_n        ; clk         ; 0.500        ; 3.448      ; 4.825      ;
; -0.910 ; rst_n     ; cnt_h_addr[4]         ; rst_n        ; clk         ; 0.500        ; 3.448      ; 4.825      ;
; -0.910 ; rst_n     ; cnt_h_addr[7]         ; rst_n        ; clk         ; 0.500        ; 3.448      ; 4.825      ;
; -0.910 ; rst_n     ; cnt_h_addr[10]        ; rst_n        ; clk         ; 0.500        ; 3.448      ; 4.825      ;
; -0.910 ; rst_n     ; cnt_h_addr[11]        ; rst_n        ; clk         ; 0.500        ; 3.448      ; 4.825      ;
; -0.910 ; rst_n     ; cnt_h_addr[6]         ; rst_n        ; clk         ; 0.500        ; 3.448      ; 4.825      ;
; -0.909 ; rst_n     ; cnt_h_addr[0]         ; rst_n        ; clk         ; 0.500        ; 3.448      ; 4.824      ;
; -0.909 ; rst_n     ; cnt_h_addr[8]         ; rst_n        ; clk         ; 0.500        ; 3.448      ; 4.824      ;
; -0.909 ; rst_n     ; cnt_h_addr[5]         ; rst_n        ; clk         ; 0.500        ; 3.448      ; 4.824      ;
; -0.909 ; rst_n     ; cnt_h_addr[9]         ; rst_n        ; clk         ; 0.500        ; 3.448      ; 4.824      ;
; -0.909 ; rst_n     ; hsync~reg0            ; rst_n        ; clk         ; 0.500        ; 3.448      ; 4.824      ;
; -0.894 ; rst_n     ; v_addr[10]            ; rst_n        ; clk         ; 0.500        ; 3.446      ; 4.807      ;
; -0.894 ; rst_n     ; v_addr[9]             ; rst_n        ; clk         ; 0.500        ; 3.446      ; 4.807      ;
; -0.894 ; rst_n     ; v_addr[8]             ; rst_n        ; clk         ; 0.500        ; 3.446      ; 4.807      ;
; -0.894 ; rst_n     ; v_addr[7]             ; rst_n        ; clk         ; 0.500        ; 3.446      ; 4.807      ;
; -0.894 ; rst_n     ; v_addr[6]             ; rst_n        ; clk         ; 0.500        ; 3.446      ; 4.807      ;
; -0.894 ; rst_n     ; v_addr[5]             ; rst_n        ; clk         ; 0.500        ; 3.446      ; 4.807      ;
; -0.894 ; rst_n     ; v_addr[4]             ; rst_n        ; clk         ; 0.500        ; 3.446      ; 4.807      ;
; -0.894 ; rst_n     ; v_addr[0]             ; rst_n        ; clk         ; 0.500        ; 3.446      ; 4.807      ;
; -0.894 ; rst_n     ; v_addr[1]             ; rst_n        ; clk         ; 0.500        ; 3.446      ; 4.807      ;
; -0.894 ; rst_n     ; v_addr[2]             ; rst_n        ; clk         ; 0.500        ; 3.446      ; 4.807      ;
; -0.894 ; rst_n     ; v_addr[3]             ; rst_n        ; clk         ; 0.500        ; 3.446      ; 4.807      ;
; -0.851 ; rst_n     ; h_addr[10]            ; rst_n        ; clk         ; 0.500        ; 3.447      ; 4.765      ;
; -0.851 ; rst_n     ; h_addr[6]             ; rst_n        ; clk         ; 0.500        ; 3.447      ; 4.765      ;
; -0.851 ; rst_n     ; h_addr[1]             ; rst_n        ; clk         ; 0.500        ; 3.447      ; 4.765      ;
; -0.851 ; rst_n     ; h_addr[2]             ; rst_n        ; clk         ; 0.500        ; 3.447      ; 4.765      ;
; -0.851 ; rst_n     ; h_addr[3]             ; rst_n        ; clk         ; 0.500        ; 3.447      ; 4.765      ;
; -0.851 ; rst_n     ; h_addr[0]             ; rst_n        ; clk         ; 0.500        ; 3.447      ; 4.765      ;
; -0.851 ; rst_n     ; h_addr[4]             ; rst_n        ; clk         ; 0.500        ; 3.447      ; 4.765      ;
; -0.851 ; rst_n     ; h_addr[5]             ; rst_n        ; clk         ; 0.500        ; 3.447      ; 4.765      ;
; -0.851 ; rst_n     ; h_addr[7]             ; rst_n        ; clk         ; 0.500        ; 3.447      ; 4.765      ;
; -0.851 ; rst_n     ; h_addr[8]             ; rst_n        ; clk         ; 0.500        ; 3.447      ; 4.765      ;
; -0.851 ; rst_n     ; h_addr[9]             ; rst_n        ; clk         ; 0.500        ; 3.447      ; 4.765      ;
; -0.844 ; rst_n     ; vga_clk~reg0_emulated ; rst_n        ; clk         ; 0.500        ; 2.093      ; 3.404      ;
; -0.754 ; rst_n     ; vga_r[2]~reg0         ; rst_n        ; clk         ; 1.000        ; 3.434      ; 5.155      ;
; -0.749 ; rst_n     ; address[0]            ; rst_n        ; clk         ; 1.000        ; 3.444      ; 5.160      ;
; -0.749 ; rst_n     ; address[1]            ; rst_n        ; clk         ; 1.000        ; 3.444      ; 5.160      ;
; -0.749 ; rst_n     ; address[2]            ; rst_n        ; clk         ; 1.000        ; 3.444      ; 5.160      ;
; -0.749 ; rst_n     ; address[3]            ; rst_n        ; clk         ; 1.000        ; 3.444      ; 5.160      ;
; -0.749 ; rst_n     ; address[4]            ; rst_n        ; clk         ; 1.000        ; 3.444      ; 5.160      ;
; -0.749 ; rst_n     ; address[5]            ; rst_n        ; clk         ; 1.000        ; 3.444      ; 5.160      ;
; -0.749 ; rst_n     ; address[6]            ; rst_n        ; clk         ; 1.000        ; 3.444      ; 5.160      ;
; -0.749 ; rst_n     ; address[7]            ; rst_n        ; clk         ; 1.000        ; 3.444      ; 5.160      ;
; -0.749 ; rst_n     ; address[8]            ; rst_n        ; clk         ; 1.000        ; 3.444      ; 5.160      ;
; -0.747 ; rst_n     ; vga_r[4]~reg0         ; rst_n        ; clk         ; 1.000        ; 3.442      ; 5.156      ;
; -0.747 ; rst_n     ; vga_b[4]~reg0         ; rst_n        ; clk         ; 1.000        ; 3.445      ; 5.159      ;
; -0.747 ; rst_n     ; vga_b[6]~reg0         ; rst_n        ; clk         ; 1.000        ; 3.445      ; 5.159      ;
; -0.747 ; rst_n     ; vga_g[3]~reg0         ; rst_n        ; clk         ; 1.000        ; 3.442      ; 5.156      ;
; -0.746 ; rst_n     ; vga_r[0]~reg0         ; rst_n        ; clk         ; 1.000        ; 3.443      ; 5.156      ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                             ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.960 ; rst_n     ; vga_clk~reg0_emulated ; rst_n        ; clk         ; 0.000        ; 2.178      ; 3.262      ;
; 1.046 ; rst_n     ; h_addr[10]            ; rst_n        ; clk         ; 0.000        ; 3.602      ; 4.772      ;
; 1.046 ; rst_n     ; h_addr[6]             ; rst_n        ; clk         ; 0.000        ; 3.602      ; 4.772      ;
; 1.046 ; rst_n     ; h_addr[1]             ; rst_n        ; clk         ; 0.000        ; 3.602      ; 4.772      ;
; 1.046 ; rst_n     ; h_addr[2]             ; rst_n        ; clk         ; 0.000        ; 3.602      ; 4.772      ;
; 1.046 ; rst_n     ; h_addr[3]             ; rst_n        ; clk         ; 0.000        ; 3.602      ; 4.772      ;
; 1.046 ; rst_n     ; h_addr[0]             ; rst_n        ; clk         ; 0.000        ; 3.602      ; 4.772      ;
; 1.046 ; rst_n     ; h_addr[4]             ; rst_n        ; clk         ; 0.000        ; 3.602      ; 4.772      ;
; 1.046 ; rst_n     ; h_addr[5]             ; rst_n        ; clk         ; 0.000        ; 3.602      ; 4.772      ;
; 1.046 ; rst_n     ; h_addr[7]             ; rst_n        ; clk         ; 0.000        ; 3.602      ; 4.772      ;
; 1.046 ; rst_n     ; h_addr[8]             ; rst_n        ; clk         ; 0.000        ; 3.602      ; 4.772      ;
; 1.046 ; rst_n     ; h_addr[9]             ; rst_n        ; clk         ; 0.000        ; 3.602      ; 4.772      ;
; 1.096 ; rst_n     ; v_addr[10]            ; rst_n        ; clk         ; 0.000        ; 3.601      ; 4.821      ;
; 1.096 ; rst_n     ; v_addr[9]             ; rst_n        ; clk         ; 0.000        ; 3.601      ; 4.821      ;
; 1.096 ; rst_n     ; v_addr[8]             ; rst_n        ; clk         ; 0.000        ; 3.601      ; 4.821      ;
; 1.096 ; rst_n     ; v_addr[7]             ; rst_n        ; clk         ; 0.000        ; 3.601      ; 4.821      ;
; 1.096 ; rst_n     ; v_addr[6]             ; rst_n        ; clk         ; 0.000        ; 3.601      ; 4.821      ;
; 1.096 ; rst_n     ; v_addr[5]             ; rst_n        ; clk         ; 0.000        ; 3.601      ; 4.821      ;
; 1.096 ; rst_n     ; v_addr[4]             ; rst_n        ; clk         ; 0.000        ; 3.601      ; 4.821      ;
; 1.096 ; rst_n     ; v_addr[0]             ; rst_n        ; clk         ; 0.000        ; 3.601      ; 4.821      ;
; 1.096 ; rst_n     ; v_addr[1]             ; rst_n        ; clk         ; 0.000        ; 3.601      ; 4.821      ;
; 1.096 ; rst_n     ; v_addr[2]             ; rst_n        ; clk         ; 0.000        ; 3.601      ; 4.821      ;
; 1.096 ; rst_n     ; v_addr[3]             ; rst_n        ; clk         ; 0.000        ; 3.601      ; 4.821      ;
; 1.103 ; rst_n     ; cnt_h_addr[1]         ; rst_n        ; clk         ; 0.000        ; 3.604      ; 4.831      ;
; 1.103 ; rst_n     ; cnt_h_addr[2]         ; rst_n        ; clk         ; 0.000        ; 3.604      ; 4.831      ;
; 1.103 ; rst_n     ; cnt_h_addr[3]         ; rst_n        ; clk         ; 0.000        ; 3.604      ; 4.831      ;
; 1.103 ; rst_n     ; cnt_h_addr[4]         ; rst_n        ; clk         ; 0.000        ; 3.604      ; 4.831      ;
; 1.103 ; rst_n     ; cnt_h_addr[7]         ; rst_n        ; clk         ; 0.000        ; 3.604      ; 4.831      ;
; 1.103 ; rst_n     ; cnt_h_addr[10]        ; rst_n        ; clk         ; 0.000        ; 3.604      ; 4.831      ;
; 1.103 ; rst_n     ; cnt_h_addr[11]        ; rst_n        ; clk         ; 0.000        ; 3.604      ; 4.831      ;
; 1.103 ; rst_n     ; cnt_h_addr[6]         ; rst_n        ; clk         ; 0.000        ; 3.604      ; 4.831      ;
; 1.105 ; rst_n     ; cnt_h_addr[0]         ; rst_n        ; clk         ; 0.000        ; 3.604      ; 4.833      ;
; 1.105 ; rst_n     ; cnt_h_addr[8]         ; rst_n        ; clk         ; 0.000        ; 3.604      ; 4.833      ;
; 1.105 ; rst_n     ; cnt_h_addr[5]         ; rst_n        ; clk         ; 0.000        ; 3.604      ; 4.833      ;
; 1.105 ; rst_n     ; cnt_h_addr[9]         ; rst_n        ; clk         ; 0.000        ; 3.604      ; 4.833      ;
; 1.105 ; rst_n     ; hsync~reg0            ; rst_n        ; clk         ; 0.000        ; 3.604      ; 4.833      ;
; 1.122 ; rst_n     ; vga_r[1]~reg0         ; rst_n        ; clk         ; 0.000        ; 3.594      ; 4.840      ;
; 1.169 ; rst_n     ; cnt_v_addr[9]         ; rst_n        ; clk         ; 0.000        ; 3.603      ; 4.896      ;
; 1.169 ; rst_n     ; cnt_v_addr[3]         ; rst_n        ; clk         ; 0.000        ; 3.603      ; 4.896      ;
; 1.169 ; rst_n     ; cnt_v_addr[2]         ; rst_n        ; clk         ; 0.000        ; 3.603      ; 4.896      ;
; 1.169 ; rst_n     ; cnt_v_addr[0]         ; rst_n        ; clk         ; 0.000        ; 3.603      ; 4.896      ;
; 1.169 ; rst_n     ; vsync~reg0            ; rst_n        ; clk         ; 0.000        ; 3.603      ; 4.896      ;
; 1.186 ; rst_n     ; address[9]            ; rst_n        ; clk         ; 0.000        ; 3.600      ; 4.910      ;
; 1.186 ; rst_n     ; address[10]           ; rst_n        ; clk         ; 0.000        ; 3.600      ; 4.910      ;
; 1.186 ; rst_n     ; address[11]           ; rst_n        ; clk         ; 0.000        ; 3.600      ; 4.910      ;
; 1.192 ; rst_n     ; cnt_v_addr[1]         ; rst_n        ; clk         ; 0.000        ; 3.603      ; 4.919      ;
; 1.192 ; rst_n     ; cnt_v_addr[4]         ; rst_n        ; clk         ; 0.000        ; 3.603      ; 4.919      ;
; 1.192 ; rst_n     ; cnt_v_addr[5]         ; rst_n        ; clk         ; 0.000        ; 3.603      ; 4.919      ;
; 1.192 ; rst_n     ; cnt_v_addr[6]         ; rst_n        ; clk         ; 0.000        ; 3.603      ; 4.919      ;
; 1.192 ; rst_n     ; cnt_v_addr[7]         ; rst_n        ; clk         ; 0.000        ; 3.603      ; 4.919      ;
; 1.192 ; rst_n     ; cnt_v_addr[8]         ; rst_n        ; clk         ; 0.000        ; 3.603      ; 4.919      ;
; 1.192 ; rst_n     ; cnt_v_addr[10]        ; rst_n        ; clk         ; 0.000        ; 3.603      ; 4.919      ;
; 1.192 ; rst_n     ; cnt_v_addr[11]        ; rst_n        ; clk         ; 0.000        ; 3.603      ; 4.919      ;
; 1.200 ; rst_n     ; vga_g[6]~reg0         ; rst_n        ; clk         ; 0.000        ; 3.593      ; 4.917      ;
; 1.200 ; rst_n     ; vga_g[7]~reg0         ; rst_n        ; clk         ; 0.000        ; 3.593      ; 4.917      ;
; 1.209 ; rst_n     ; vga_r[0]~reg0         ; rst_n        ; clk         ; 0.000        ; 3.599      ; 4.932      ;
; 1.209 ; rst_n     ; vga_r[3]~reg0         ; rst_n        ; clk         ; 0.000        ; 3.599      ; 4.932      ;
; 1.209 ; rst_n     ; vga_r[5]~reg0         ; rst_n        ; clk         ; 0.000        ; 3.599      ; 4.932      ;
; 1.209 ; rst_n     ; vga_r[6]~reg0         ; rst_n        ; clk         ; 0.000        ; 3.599      ; 4.932      ;
; 1.209 ; rst_n     ; vga_r[7]~reg0         ; rst_n        ; clk         ; 0.000        ; 3.599      ; 4.932      ;
; 1.209 ; rst_n     ; vga_b[0]~reg0         ; rst_n        ; clk         ; 0.000        ; 3.599      ; 4.932      ;
; 1.209 ; rst_n     ; vga_b[1]~reg0         ; rst_n        ; clk         ; 0.000        ; 3.599      ; 4.932      ;
; 1.209 ; rst_n     ; vga_b[2]~reg0         ; rst_n        ; clk         ; 0.000        ; 3.602      ; 4.935      ;
; 1.209 ; rst_n     ; vga_b[3]~reg0         ; rst_n        ; clk         ; 0.000        ; 3.599      ; 4.932      ;
; 1.209 ; rst_n     ; vga_b[5]~reg0         ; rst_n        ; clk         ; 0.000        ; 3.599      ; 4.932      ;
; 1.209 ; rst_n     ; vga_b[7]~reg0         ; rst_n        ; clk         ; 0.000        ; 3.599      ; 4.932      ;
; 1.209 ; rst_n     ; vga_g[0]~reg0         ; rst_n        ; clk         ; 0.000        ; 3.599      ; 4.932      ;
; 1.209 ; rst_n     ; vga_g[1]~reg0         ; rst_n        ; clk         ; 0.000        ; 3.599      ; 4.932      ;
; 1.209 ; rst_n     ; vga_g[2]~reg0         ; rst_n        ; clk         ; 0.000        ; 3.599      ; 4.932      ;
; 1.209 ; rst_n     ; vga_g[4]~reg0         ; rst_n        ; clk         ; 0.000        ; 3.599      ; 4.932      ;
; 1.209 ; rst_n     ; vga_g[5]~reg0         ; rst_n        ; clk         ; 0.000        ; 3.599      ; 4.932      ;
; 1.210 ; rst_n     ; vga_r[4]~reg0         ; rst_n        ; clk         ; 0.000        ; 3.597      ; 4.931      ;
; 1.210 ; rst_n     ; vga_b[4]~reg0         ; rst_n        ; clk         ; 0.000        ; 3.600      ; 4.934      ;
; 1.210 ; rst_n     ; vga_b[6]~reg0         ; rst_n        ; clk         ; 0.000        ; 3.600      ; 4.934      ;
; 1.210 ; rst_n     ; vga_g[3]~reg0         ; rst_n        ; clk         ; 0.000        ; 3.597      ; 4.931      ;
; 1.212 ; rst_n     ; address[0]            ; rst_n        ; clk         ; 0.000        ; 3.600      ; 4.936      ;
; 1.212 ; rst_n     ; address[1]            ; rst_n        ; clk         ; 0.000        ; 3.600      ; 4.936      ;
; 1.212 ; rst_n     ; address[2]            ; rst_n        ; clk         ; 0.000        ; 3.600      ; 4.936      ;
; 1.212 ; rst_n     ; address[3]            ; rst_n        ; clk         ; 0.000        ; 3.600      ; 4.936      ;
; 1.212 ; rst_n     ; address[4]            ; rst_n        ; clk         ; 0.000        ; 3.600      ; 4.936      ;
; 1.212 ; rst_n     ; address[5]            ; rst_n        ; clk         ; 0.000        ; 3.600      ; 4.936      ;
; 1.212 ; rst_n     ; address[6]            ; rst_n        ; clk         ; 0.000        ; 3.600      ; 4.936      ;
; 1.212 ; rst_n     ; address[7]            ; rst_n        ; clk         ; 0.000        ; 3.600      ; 4.936      ;
; 1.212 ; rst_n     ; address[8]            ; rst_n        ; clk         ; 0.000        ; 3.600      ; 4.936      ;
; 1.218 ; rst_n     ; vga_r[2]~reg0         ; rst_n        ; clk         ; 0.000        ; 3.589      ; 4.931      ;
; 1.350 ; rst_n     ; h_addr[10]            ; rst_n        ; clk         ; -0.500       ; 3.602      ; 4.576      ;
; 1.350 ; rst_n     ; h_addr[6]             ; rst_n        ; clk         ; -0.500       ; 3.602      ; 4.576      ;
; 1.350 ; rst_n     ; h_addr[1]             ; rst_n        ; clk         ; -0.500       ; 3.602      ; 4.576      ;
; 1.350 ; rst_n     ; h_addr[2]             ; rst_n        ; clk         ; -0.500       ; 3.602      ; 4.576      ;
; 1.350 ; rst_n     ; h_addr[3]             ; rst_n        ; clk         ; -0.500       ; 3.602      ; 4.576      ;
; 1.350 ; rst_n     ; h_addr[0]             ; rst_n        ; clk         ; -0.500       ; 3.602      ; 4.576      ;
; 1.350 ; rst_n     ; h_addr[4]             ; rst_n        ; clk         ; -0.500       ; 3.602      ; 4.576      ;
; 1.350 ; rst_n     ; h_addr[5]             ; rst_n        ; clk         ; -0.500       ; 3.602      ; 4.576      ;
; 1.350 ; rst_n     ; h_addr[7]             ; rst_n        ; clk         ; -0.500       ; 3.602      ; 4.576      ;
; 1.350 ; rst_n     ; h_addr[8]             ; rst_n        ; clk         ; -0.500       ; 3.602      ; 4.576      ;
; 1.350 ; rst_n     ; h_addr[9]             ; rst_n        ; clk         ; -0.500       ; 3.602      ; 4.576      ;
; 1.392 ; rst_n     ; v_addr[10]            ; rst_n        ; clk         ; -0.500       ; 3.601      ; 4.617      ;
; 1.392 ; rst_n     ; v_addr[9]             ; rst_n        ; clk         ; -0.500       ; 3.601      ; 4.617      ;
; 1.392 ; rst_n     ; v_addr[8]             ; rst_n        ; clk         ; -0.500       ; 3.601      ; 4.617      ;
; 1.392 ; rst_n     ; v_addr[7]             ; rst_n        ; clk         ; -0.500       ; 3.601      ; 4.617      ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'rst_n'                                                                    ;
+-------+-----------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------+--------------+-------------+--------------+------------+------------+
; 2.414 ; rst_n     ; h_addr[10]     ; rst_n        ; rst_n       ; 0.000        ; 2.274      ; 4.772      ;
; 2.414 ; rst_n     ; h_addr[6]      ; rst_n        ; rst_n       ; 0.000        ; 2.274      ; 4.772      ;
; 2.414 ; rst_n     ; h_addr[1]      ; rst_n        ; rst_n       ; 0.000        ; 2.274      ; 4.772      ;
; 2.414 ; rst_n     ; h_addr[2]      ; rst_n        ; rst_n       ; 0.000        ; 2.274      ; 4.772      ;
; 2.414 ; rst_n     ; h_addr[3]      ; rst_n        ; rst_n       ; 0.000        ; 2.274      ; 4.772      ;
; 2.414 ; rst_n     ; h_addr[0]      ; rst_n        ; rst_n       ; 0.000        ; 2.274      ; 4.772      ;
; 2.414 ; rst_n     ; h_addr[4]      ; rst_n        ; rst_n       ; 0.000        ; 2.274      ; 4.772      ;
; 2.414 ; rst_n     ; h_addr[5]      ; rst_n        ; rst_n       ; 0.000        ; 2.274      ; 4.772      ;
; 2.414 ; rst_n     ; h_addr[7]      ; rst_n        ; rst_n       ; 0.000        ; 2.274      ; 4.772      ;
; 2.414 ; rst_n     ; h_addr[8]      ; rst_n        ; rst_n       ; 0.000        ; 2.274      ; 4.772      ;
; 2.414 ; rst_n     ; h_addr[9]      ; rst_n        ; rst_n       ; 0.000        ; 2.274      ; 4.772      ;
; 2.464 ; rst_n     ; v_addr[10]     ; rst_n        ; rst_n       ; 0.000        ; 2.273      ; 4.821      ;
; 2.464 ; rst_n     ; v_addr[9]      ; rst_n        ; rst_n       ; 0.000        ; 2.273      ; 4.821      ;
; 2.464 ; rst_n     ; v_addr[8]      ; rst_n        ; rst_n       ; 0.000        ; 2.273      ; 4.821      ;
; 2.464 ; rst_n     ; v_addr[7]      ; rst_n        ; rst_n       ; 0.000        ; 2.273      ; 4.821      ;
; 2.464 ; rst_n     ; v_addr[6]      ; rst_n        ; rst_n       ; 0.000        ; 2.273      ; 4.821      ;
; 2.464 ; rst_n     ; v_addr[5]      ; rst_n        ; rst_n       ; 0.000        ; 2.273      ; 4.821      ;
; 2.464 ; rst_n     ; v_addr[4]      ; rst_n        ; rst_n       ; 0.000        ; 2.273      ; 4.821      ;
; 2.464 ; rst_n     ; v_addr[0]      ; rst_n        ; rst_n       ; 0.000        ; 2.273      ; 4.821      ;
; 2.464 ; rst_n     ; v_addr[1]      ; rst_n        ; rst_n       ; 0.000        ; 2.273      ; 4.821      ;
; 2.464 ; rst_n     ; v_addr[2]      ; rst_n        ; rst_n       ; 0.000        ; 2.273      ; 4.821      ;
; 2.464 ; rst_n     ; v_addr[3]      ; rst_n        ; rst_n       ; 0.000        ; 2.273      ; 4.821      ;
; 2.471 ; rst_n     ; cnt_h_addr[1]  ; rst_n        ; rst_n       ; 0.000        ; 2.276      ; 4.831      ;
; 2.471 ; rst_n     ; cnt_h_addr[2]  ; rst_n        ; rst_n       ; 0.000        ; 2.276      ; 4.831      ;
; 2.471 ; rst_n     ; cnt_h_addr[3]  ; rst_n        ; rst_n       ; 0.000        ; 2.276      ; 4.831      ;
; 2.471 ; rst_n     ; cnt_h_addr[4]  ; rst_n        ; rst_n       ; 0.000        ; 2.276      ; 4.831      ;
; 2.471 ; rst_n     ; cnt_h_addr[7]  ; rst_n        ; rst_n       ; 0.000        ; 2.276      ; 4.831      ;
; 2.471 ; rst_n     ; cnt_h_addr[10] ; rst_n        ; rst_n       ; 0.000        ; 2.276      ; 4.831      ;
; 2.471 ; rst_n     ; cnt_h_addr[11] ; rst_n        ; rst_n       ; 0.000        ; 2.276      ; 4.831      ;
; 2.471 ; rst_n     ; cnt_h_addr[6]  ; rst_n        ; rst_n       ; 0.000        ; 2.276      ; 4.831      ;
; 2.473 ; rst_n     ; cnt_h_addr[0]  ; rst_n        ; rst_n       ; 0.000        ; 2.276      ; 4.833      ;
; 2.473 ; rst_n     ; cnt_h_addr[8]  ; rst_n        ; rst_n       ; 0.000        ; 2.276      ; 4.833      ;
; 2.473 ; rst_n     ; cnt_h_addr[5]  ; rst_n        ; rst_n       ; 0.000        ; 2.276      ; 4.833      ;
; 2.473 ; rst_n     ; cnt_h_addr[9]  ; rst_n        ; rst_n       ; 0.000        ; 2.276      ; 4.833      ;
; 2.473 ; rst_n     ; hsync~reg0     ; rst_n        ; rst_n       ; 0.000        ; 2.276      ; 4.833      ;
; 2.490 ; rst_n     ; vga_r[1]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 2.266      ; 4.840      ;
; 2.537 ; rst_n     ; cnt_v_addr[9]  ; rst_n        ; rst_n       ; 0.000        ; 2.275      ; 4.896      ;
; 2.537 ; rst_n     ; cnt_v_addr[3]  ; rst_n        ; rst_n       ; 0.000        ; 2.275      ; 4.896      ;
; 2.537 ; rst_n     ; cnt_v_addr[2]  ; rst_n        ; rst_n       ; 0.000        ; 2.275      ; 4.896      ;
; 2.537 ; rst_n     ; cnt_v_addr[0]  ; rst_n        ; rst_n       ; 0.000        ; 2.275      ; 4.896      ;
; 2.537 ; rst_n     ; vsync~reg0     ; rst_n        ; rst_n       ; 0.000        ; 2.275      ; 4.896      ;
; 2.554 ; rst_n     ; address[9]     ; rst_n        ; rst_n       ; 0.000        ; 2.272      ; 4.910      ;
; 2.554 ; rst_n     ; address[10]    ; rst_n        ; rst_n       ; 0.000        ; 2.272      ; 4.910      ;
; 2.554 ; rst_n     ; address[11]    ; rst_n        ; rst_n       ; 0.000        ; 2.272      ; 4.910      ;
; 2.560 ; rst_n     ; cnt_v_addr[1]  ; rst_n        ; rst_n       ; 0.000        ; 2.275      ; 4.919      ;
; 2.560 ; rst_n     ; cnt_v_addr[4]  ; rst_n        ; rst_n       ; 0.000        ; 2.275      ; 4.919      ;
; 2.560 ; rst_n     ; cnt_v_addr[5]  ; rst_n        ; rst_n       ; 0.000        ; 2.275      ; 4.919      ;
; 2.560 ; rst_n     ; cnt_v_addr[6]  ; rst_n        ; rst_n       ; 0.000        ; 2.275      ; 4.919      ;
; 2.560 ; rst_n     ; cnt_v_addr[7]  ; rst_n        ; rst_n       ; 0.000        ; 2.275      ; 4.919      ;
; 2.560 ; rst_n     ; cnt_v_addr[8]  ; rst_n        ; rst_n       ; 0.000        ; 2.275      ; 4.919      ;
; 2.560 ; rst_n     ; cnt_v_addr[10] ; rst_n        ; rst_n       ; 0.000        ; 2.275      ; 4.919      ;
; 2.560 ; rst_n     ; cnt_v_addr[11] ; rst_n        ; rst_n       ; 0.000        ; 2.275      ; 4.919      ;
; 2.568 ; rst_n     ; vga_g[6]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 2.265      ; 4.917      ;
; 2.568 ; rst_n     ; vga_g[7]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 2.265      ; 4.917      ;
; 2.577 ; rst_n     ; vga_r[0]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 2.271      ; 4.932      ;
; 2.577 ; rst_n     ; vga_r[3]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 2.271      ; 4.932      ;
; 2.577 ; rst_n     ; vga_r[5]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 2.271      ; 4.932      ;
; 2.577 ; rst_n     ; vga_r[6]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 2.271      ; 4.932      ;
; 2.577 ; rst_n     ; vga_r[7]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 2.271      ; 4.932      ;
; 2.577 ; rst_n     ; vga_b[0]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 2.271      ; 4.932      ;
; 2.577 ; rst_n     ; vga_b[1]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 2.271      ; 4.932      ;
; 2.577 ; rst_n     ; vga_b[2]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 2.274      ; 4.935      ;
; 2.577 ; rst_n     ; vga_b[3]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 2.271      ; 4.932      ;
; 2.577 ; rst_n     ; vga_b[5]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 2.271      ; 4.932      ;
; 2.577 ; rst_n     ; vga_b[7]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 2.271      ; 4.932      ;
; 2.577 ; rst_n     ; vga_g[0]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 2.271      ; 4.932      ;
; 2.577 ; rst_n     ; vga_g[1]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 2.271      ; 4.932      ;
; 2.577 ; rst_n     ; vga_g[2]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 2.271      ; 4.932      ;
; 2.577 ; rst_n     ; vga_g[4]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 2.271      ; 4.932      ;
; 2.577 ; rst_n     ; vga_g[5]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 2.271      ; 4.932      ;
; 2.578 ; rst_n     ; vga_r[4]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 2.269      ; 4.931      ;
; 2.578 ; rst_n     ; vga_b[4]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 2.272      ; 4.934      ;
; 2.578 ; rst_n     ; vga_b[6]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 2.272      ; 4.934      ;
; 2.578 ; rst_n     ; vga_g[3]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 2.269      ; 4.931      ;
; 2.580 ; rst_n     ; address[0]     ; rst_n        ; rst_n       ; 0.000        ; 2.272      ; 4.936      ;
; 2.580 ; rst_n     ; address[1]     ; rst_n        ; rst_n       ; 0.000        ; 2.272      ; 4.936      ;
; 2.580 ; rst_n     ; address[2]     ; rst_n        ; rst_n       ; 0.000        ; 2.272      ; 4.936      ;
; 2.580 ; rst_n     ; address[3]     ; rst_n        ; rst_n       ; 0.000        ; 2.272      ; 4.936      ;
; 2.580 ; rst_n     ; address[4]     ; rst_n        ; rst_n       ; 0.000        ; 2.272      ; 4.936      ;
; 2.580 ; rst_n     ; address[5]     ; rst_n        ; rst_n       ; 0.000        ; 2.272      ; 4.936      ;
; 2.580 ; rst_n     ; address[6]     ; rst_n        ; rst_n       ; 0.000        ; 2.272      ; 4.936      ;
; 2.580 ; rst_n     ; address[7]     ; rst_n        ; rst_n       ; 0.000        ; 2.272      ; 4.936      ;
; 2.580 ; rst_n     ; address[8]     ; rst_n        ; rst_n       ; 0.000        ; 2.272      ; 4.936      ;
; 2.586 ; rst_n     ; vga_r[2]~reg0  ; rst_n        ; rst_n       ; 0.000        ; 2.261      ; 4.931      ;
; 2.698 ; rst_n     ; h_addr[10]     ; rst_n        ; rst_n       ; -0.500       ; 2.274      ; 4.576      ;
; 2.698 ; rst_n     ; h_addr[6]      ; rst_n        ; rst_n       ; -0.500       ; 2.274      ; 4.576      ;
; 2.698 ; rst_n     ; h_addr[1]      ; rst_n        ; rst_n       ; -0.500       ; 2.274      ; 4.576      ;
; 2.698 ; rst_n     ; h_addr[2]      ; rst_n        ; rst_n       ; -0.500       ; 2.274      ; 4.576      ;
; 2.698 ; rst_n     ; h_addr[3]      ; rst_n        ; rst_n       ; -0.500       ; 2.274      ; 4.576      ;
; 2.698 ; rst_n     ; h_addr[0]      ; rst_n        ; rst_n       ; -0.500       ; 2.274      ; 4.576      ;
; 2.698 ; rst_n     ; h_addr[4]      ; rst_n        ; rst_n       ; -0.500       ; 2.274      ; 4.576      ;
; 2.698 ; rst_n     ; h_addr[5]      ; rst_n        ; rst_n       ; -0.500       ; 2.274      ; 4.576      ;
; 2.698 ; rst_n     ; h_addr[7]      ; rst_n        ; rst_n       ; -0.500       ; 2.274      ; 4.576      ;
; 2.698 ; rst_n     ; h_addr[8]      ; rst_n        ; rst_n       ; -0.500       ; 2.274      ; 4.576      ;
; 2.698 ; rst_n     ; h_addr[9]      ; rst_n        ; rst_n       ; -0.500       ; 2.274      ; 4.576      ;
; 2.740 ; rst_n     ; v_addr[10]     ; rst_n        ; rst_n       ; -0.500       ; 2.273      ; 4.617      ;
; 2.740 ; rst_n     ; v_addr[9]      ; rst_n        ; rst_n       ; -0.500       ; 2.273      ; 4.617      ;
; 2.740 ; rst_n     ; v_addr[8]      ; rst_n        ; rst_n       ; -0.500       ; 2.273      ; 4.617      ;
; 2.740 ; rst_n     ; v_addr[7]      ; rst_n        ; rst_n       ; -0.500       ; 2.273      ; 4.617      ;
; 2.740 ; rst_n     ; v_addr[6]      ; rst_n        ; rst_n       ; -0.500       ; 2.273      ; 4.617      ;
+-------+-----------+----------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+----------+---------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -6.915   ; -2.110  ; -4.199   ; 0.960   ; -3.000              ;
;  clk             ; -3.406   ; -2.110  ; -1.967   ; 0.960   ; 9.567               ;
;  rst_n           ; -6.915   ; 0.181   ; -4.199   ; 2.414   ; -3.000              ;
; Design-wide TNS  ; -757.501 ; -29.54  ; -502.914 ; 0.0     ; -143.256            ;
;  clk             ; -156.521 ; -29.540 ; -159.728 ; 0.000   ; 0.000               ;
;  rst_n           ; -600.980 ; 0.000   ; -344.594 ; 0.000   ; -143.256            ;
+------------------+----------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; vsync         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hsync         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_clk       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_sync      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_blank     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_r[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_r[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_r[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_r[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_r[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_r[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_r[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_r[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_b[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_b[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_b[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_b[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_b[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_b[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_b[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_b[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_g[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_g[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_g[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_g[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_g[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_g[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_g[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_g[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_clk       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_sync      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_blank     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_r[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_r[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_r[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_r[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_r[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_r[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_r[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_r[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_b[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_b[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_b[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_b[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_b[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_b[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_b[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_b[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_g[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_g[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_g[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_g[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_g[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_g[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_g[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_g[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_clk       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_sync      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_blank     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_r[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_r[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_r[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_r[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_r[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_r[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_r[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_r[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_b[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_b[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_b[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_b[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_b[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_b[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_b[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_b[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_g[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_g[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_g[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_g[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_g[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_g[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_g[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_g[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_clk       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_sync      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_blank     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_r[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_r[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_r[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_r[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_r[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_r[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_r[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_r[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_b[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_b[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_b[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_b[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_b[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_b[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_b[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_b[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_g[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_g[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_g[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_g[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_g[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_g[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_g[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_g[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+------------------------------------------------------+----------+----------+----------+----------+----------+
; From Clock                                           ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------+----------+----------+----------+----------+----------+
; clk                                                  ; clk      ; 4257     ; 0        ; 0        ; 0        ;
; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; clk      ; 1        ; 1        ; 0        ; 0        ;
; rst_n                                                ; clk      ; 4258     ; 0        ; 0        ; 0        ;
; clk                                                  ; rst_n    ; 4258     ; 1        ; 0        ; 0        ;
; rst_n                                                ; rst_n    ; 4257     ; 0        ; 0        ; 0        ;
+------------------------------------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+------------------------------------------------------+----------+----------+----------+----------+----------+
; From Clock                                           ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------+----------+----------+----------+----------+----------+
; clk                                                  ; clk      ; 4257     ; 0        ; 0        ; 0        ;
; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; clk      ; 1        ; 1        ; 0        ; 0        ;
; rst_n                                                ; clk      ; 4258     ; 0        ; 0        ; 0        ;
; clk                                                  ; rst_n    ; 4258     ; 1        ; 0        ; 0        ;
; rst_n                                                ; rst_n    ; 4257     ; 0        ; 0        ; 0        ;
+------------------------------------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; rst_n      ; clk      ; 85       ; 85       ; 0        ; 0        ;
; rst_n      ; rst_n    ; 84       ; 84       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; rst_n      ; clk      ; 85       ; 85       ; 0        ; 0        ;
; rst_n      ; rst_n    ; 84       ; 84       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 2     ; 2    ;
; Unconstrained Output Ports      ; 28    ; 28   ;
; Unconstrained Output Port Paths ; 53    ; 53   ;
+---------------------------------+-------+------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                                  ;
+------------------------------------------------------+------------------------------------------------------+-----------+-------------+
; Target                                               ; Clock                                                ; Type      ; Status      ;
+------------------------------------------------------+------------------------------------------------------+-----------+-------------+
; clk                                                  ; clk                                                  ; Base      ; Constrained ;
; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Generated ; Constrained ;
; rst_n                                                ; rst_n                                                ; Base      ; Constrained ;
+------------------------------------------------------+------------------------------------------------------+-----------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; clk        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; hsync       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_b[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_b[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_b[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_b[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_b[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_b[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_b[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_b[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_blank   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_clk     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_g[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_g[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_g[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_g[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_g[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_g[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_g[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_g[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_r[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_r[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_r[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_r[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_r[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_r[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_r[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_r[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vsync       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; clk        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; hsync       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_b[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_b[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_b[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_b[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_b[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_b[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_b[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_b[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_blank   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_clk     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_g[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_g[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_g[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_g[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_g[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_g[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_g[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_g[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_r[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_r[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_r[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_r[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_r[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_r[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_r[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_r[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vsync       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition
    Info: Processing started: Thu Apr 20 17:57:04 2023
Info: Command: quartus_sta VGA_Pic -c VGA_Pic
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): The Timing Analyzer is analyzing 1 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'VGA_Pic.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name clk clk
    Info (332110): create_generated_clock -source {pll_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {pll_inst|altpll_component|auto_generated|pll1|clk[1]} {pll_inst|altpll_component|auto_generated|pll1|clk[1]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name rst_n rst_n
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: vga_clk~2  from: datad  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -6.915
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.915            -600.980 rst_n 
    Info (332119):    -3.406            -156.521 clk 
Info (332146): Worst-case hold slack is -2.110
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.110             -29.540 clk 
    Info (332119):     0.403               0.000 rst_n 
Info (332146): Worst-case recovery slack is -4.199
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.199            -344.594 rst_n 
    Info (332119):    -1.961            -158.320 clk 
Info (332146): Worst-case removal slack is 1.643
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.643               0.000 clk 
    Info (332119):     4.069               0.000 rst_n 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -143.256 rst_n 
    Info (332119):     9.657               0.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: vga_clk~2  from: datad  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -6.146
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.146            -537.351 rst_n 
    Info (332119):    -3.173            -139.393 clk 
Info (332146): Worst-case hold slack is -1.902
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.902             -26.625 clk 
    Info (332119):     0.354               0.000 rst_n 
Info (332146): Worst-case recovery slack is -3.968
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.968            -326.174 rst_n 
    Info (332119):    -1.967            -159.728 clk 
Info (332146): Worst-case removal slack is 1.462
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.462               0.000 clk 
    Info (332119):     3.641               0.000 rst_n 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -142.728 rst_n 
    Info (332119):     9.714               0.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: vga_clk~2  from: datad  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.176
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.176            -270.776 rst_n 
    Info (332119):    -1.530             -23.548 clk 
Info (332146): Worst-case hold slack is -1.234
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.234             -18.147 clk 
    Info (332119):     0.181               0.000 rst_n 
Info (332146): Worst-case recovery slack is -2.237
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.237            -183.140 rst_n 
    Info (332119):    -0.996             -79.740 clk 
Info (332146): Worst-case removal slack is 0.960
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.960               0.000 clk 
    Info (332119):     2.414               0.000 rst_n 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -106.279 rst_n 
    Info (332119):     9.567               0.000 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4893 megabytes
    Info: Processing ended: Thu Apr 20 17:57:07 2023
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


